--- /srv/rebuilderd/tmp/rebuilderdgZLZaF/inputs/libfftw3-double3_3.3.10-2+b1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdgZLZaF/out/libfftw3-double3_3.3.10-2+b1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2024-11-29 16:21:01.000000 debian-binary │ --rw-r--r-- 0 0 0 1112 2024-11-29 16:21:01.000000 control.tar.xz │ --rw-r--r-- 0 0 0 328468 2024-11-29 16:21:01.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 1108 2024-11-29 16:21:01.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 329020 2024-11-29 16:21:01.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./control │ │ │ @@ -1,13 +1,13 @@ │ │ │ Package: libfftw3-double3 │ │ │ Source: fftw3 (3.3.10-2) │ │ │ Version: 3.3.10-2+b1 │ │ │ Architecture: armhf │ │ │ Maintainer: Debian Science Maintainers │ │ │ -Installed-Size: 704 │ │ │ +Installed-Size: 736 │ │ │ Depends: libc6 (>= 2.34), libgomp1 (>= 4.9) │ │ │ Suggests: libfftw3-bin, libfftw3-dev │ │ │ Section: libs │ │ │ Priority: optional │ │ │ Multi-Arch: same │ │ │ Homepage: https://fftw.org │ │ │ Description: Library for computing Fast Fourier Transforms - Double precision │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── file list │ │ │ @@ -1,12 +1,12 @@ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-11-29 16:21:01.000000 ./ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-11-29 16:21:01.000000 ./usr/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-11-29 16:21:01.000000 ./usr/lib/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-11-29 16:21:01.000000 ./usr/lib/arm-linux-gnueabihf/ │ │ │ --rw-r--r-- 0 root (0) root (0) 648512 2024-11-29 16:21:01.000000 ./usr/lib/arm-linux-gnueabihf/libfftw3.so.3.6.10 │ │ │ +-rw-r--r-- 0 root (0) root (0) 681280 2024-11-29 16:21:01.000000 ./usr/lib/arm-linux-gnueabihf/libfftw3.so.3.6.10 │ │ │ -rw-r--r-- 0 root (0) root (0) 17724 2024-11-29 16:21:01.000000 ./usr/lib/arm-linux-gnueabihf/libfftw3_omp.so.3.6.10 │ │ │ -rw-r--r-- 0 root (0) root (0) 17724 2024-11-29 16:21:01.000000 ./usr/lib/arm-linux-gnueabihf/libfftw3_threads.so.3.6.10 │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-11-29 16:21:01.000000 ./usr/share/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-11-29 16:21:01.000000 ./usr/share/doc/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-11-29 16:21:01.000000 ./usr/share/doc/libfftw3-double3/ │ │ │ -rw-r--r-- 0 root (0) root (0) 10046 2021-02-25 22:52:19.000000 ./usr/share/doc/libfftw3-double3/NEWS.gz │ │ │ -rw-r--r-- 0 root (0) root (0) 2122 2020-12-10 12:02:44.000000 ./usr/share/doc/libfftw3-double3/README │ │ ├── ./usr/lib/arm-linux-gnueabihf/libfftw3.so.3.6.10 │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --file-header {} │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ ABI Version: 0 │ │ │ │ Type: DYN (Shared object file) │ │ │ │ Machine: ARM │ │ │ │ Version: 0x1 │ │ │ │ Entry point address: 0x0 │ │ │ │ Start of program headers: 52 (bytes into file) │ │ │ │ - Start of section headers: 647512 (bytes into file) │ │ │ │ + Start of section headers: 680280 (bytes into file) │ │ │ │ Flags: 0x5000400, Version5 EABI, hard-float ABI │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ Size of program headers: 32 (bytes) │ │ │ │ Number of program headers: 6 │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ Number of section headers: 25 │ │ │ │ Section header string table index: 24 │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,20 +1,20 @@ │ │ │ │ │ │ │ │ Elf file type is DYN (Shared object file) │ │ │ │ Entry point 0x0 │ │ │ │ There are 6 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - LOAD 0x000000 0x00000000 0x00000000 0x997dc 0x997dc R E 0x1000 │ │ │ │ - LOAD 0x099ea0 0x0009aea0 0x0009aea0 0x04168 0x0433c RW 0x1000 │ │ │ │ - DYNAMIC 0x09dac8 0x0009eac8 0x0009eac8 0x00100 0x00100 RW 0x4 │ │ │ │ + LOAD 0x000000 0x00000000 0x00000000 0xa0f1c 0xa0f1c R E 0x1000 │ │ │ │ + LOAD 0x0a1ea0 0x000a1ea0 0x000a1ea0 0x04168 0x0433c RW 0x1000 │ │ │ │ + DYNAMIC 0x0a5ac8 0x000a5ac8 0x000a5ac8 0x00100 0x00100 RW 0x4 │ │ │ │ NOTE 0x0000f4 0x000000f4 0x000000f4 0x00024 0x00024 R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ - GNU_RELRO 0x099ea0 0x0009aea0 0x0009aea0 0x04160 0x04160 R 0x1 │ │ │ │ + GNU_RELRO 0x0a1ea0 0x000a1ea0 0x000a1ea0 0x04160 0x04160 R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .note.gnu.build-id .gnu.hash .dynsym .dynstr .gnu.version .gnu.version_r .rel.dyn .rel.plt .init .plt .text .fini .rodata .eh_frame │ │ │ │ 01 .init_array .fini_array .data.rel.ro .dynamic .got .data .bss │ │ │ │ 02 .dynamic │ │ │ │ 03 .note.gnu.build-id │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -1,34 +1,34 @@ │ │ │ │ -There are 25 section headers, starting at offset 0x9e158: │ │ │ │ +There are 25 section headers, starting at offset 0xa6158: │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 000000f4 0000f4 000024 00 A 0 0 4 │ │ │ │ [ 2] .gnu.hash GNU_HASH 00000118 000118 001418 04 A 3 0 4 │ │ │ │ [ 3] .dynsym DYNSYM 00001530 001530 002950 10 A 4 3 4 │ │ │ │ [ 4] .dynstr STRTAB 00003e80 003e80 0034b5 00 A 0 0 1 │ │ │ │ [ 5] .gnu.version VERSYM 00007336 007336 00052a 02 A 3 0 2 │ │ │ │ [ 6] .gnu.version_r VERNEED 00007860 007860 000060 00 A 4 2 4 │ │ │ │ [ 7] .rel.dyn REL 000078c0 0078c0 002cd0 08 A 3 0 4 │ │ │ │ [ 8] .rel.plt REL 0000a590 00a590 0007a8 08 AI 3 19 4 │ │ │ │ [ 9] .init PROGBITS 0000ad38 00ad38 00000c 00 AX 0 0 4 │ │ │ │ [10] .plt PROGBITS 0000ad44 00ad44 000c60 04 AX 0 0 4 │ │ │ │ - [11] .text PROGBITS 0000b9a8 00b9a8 08a80c 00 AX 0 0 8 │ │ │ │ - [12] .fini PROGBITS 000961b4 0961b4 000008 00 AX 0 0 4 │ │ │ │ - [13] .rodata PROGBITS 000961bc 0961bc 00361c 00 A 0 0 4 │ │ │ │ - [14] .eh_frame PROGBITS 000997d8 0997d8 000004 00 A 0 0 4 │ │ │ │ - [15] .init_array INIT_ARRAY 0009aea0 099ea0 000004 04 WA 0 0 4 │ │ │ │ - [16] .fini_array FINI_ARRAY 0009aea4 099ea4 000004 04 WA 0 0 4 │ │ │ │ - [17] .data.rel.ro PROGBITS 0009aea8 099ea8 003c20 00 WA 0 0 8 │ │ │ │ - [18] .dynamic DYNAMIC 0009eac8 09dac8 000100 08 WA 4 0 4 │ │ │ │ - [19] .got PROGBITS 0009ebc8 09dbc8 000434 04 WA 0 0 4 │ │ │ │ - [20] .data PROGBITS 0009f000 09e000 000008 00 WA 0 0 4 │ │ │ │ - [21] .bss NOBITS 0009f008 09e008 0001d4 00 WA 0 0 4 │ │ │ │ - [22] .ARM.attributes ARM_ATTRIBUTES 00000000 09e008 000031 00 0 0 1 │ │ │ │ - [23] .gnu_debuglink PROGBITS 00000000 09e03c 000034 00 0 0 4 │ │ │ │ - [24] .shstrtab STRTAB 00000000 09e070 0000e7 00 0 0 1 │ │ │ │ + [11] .text PROGBITS 0000b9a8 00b9a8 091f4c 00 AX 0 0 8 │ │ │ │ + [12] .fini PROGBITS 0009d8f4 09d8f4 000008 00 AX 0 0 4 │ │ │ │ + [13] .rodata PROGBITS 0009d8fc 09d8fc 00361c 00 A 0 0 4 │ │ │ │ + [14] .eh_frame PROGBITS 000a0f18 0a0f18 000004 00 A 0 0 4 │ │ │ │ + [15] .init_array INIT_ARRAY 000a1ea0 0a1ea0 000004 04 WA 0 0 4 │ │ │ │ + [16] .fini_array FINI_ARRAY 000a1ea4 0a1ea4 000004 04 WA 0 0 4 │ │ │ │ + [17] .data.rel.ro PROGBITS 000a1ea8 0a1ea8 003c20 00 WA 0 0 8 │ │ │ │ + [18] .dynamic DYNAMIC 000a5ac8 0a5ac8 000100 08 WA 4 0 4 │ │ │ │ + [19] .got PROGBITS 000a5bc8 0a5bc8 000434 04 WA 0 0 4 │ │ │ │ + [20] .data PROGBITS 000a6000 0a6000 000008 00 WA 0 0 4 │ │ │ │ + [21] .bss NOBITS 000a6008 0a6008 0001d4 00 WA 0 0 4 │ │ │ │ + [22] .ARM.attributes ARM_ATTRIBUTES 00000000 0a6008 000031 00 0 0 1 │ │ │ │ + [23] .gnu_debuglink PROGBITS 00000000 0a603c 000034 00 0 0 4 │ │ │ │ + [24] .shstrtab STRTAB 00000000 0a6070 0000e7 00 0 0 1 │ │ │ │ Key to Flags: │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ ├── readelf --wide --symbols {} │ │ │ │ @@ -1,13 +1,13 @@ │ │ │ │ │ │ │ │ Symbol table '.dynsym' contains 661 entries: │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ 1: 0000ad38 0 SECTION LOCAL DEFAULT 9 .init │ │ │ │ - 2: 0009f000 0 SECTION LOCAL DEFAULT 20 .data │ │ │ │ + 2: 000a6000 0 SECTION LOCAL DEFAULT 20 .data │ │ │ │ 3: 00000000 0 FUNC GLOBAL DEFAULT UND raise@GLIBC_2.4 (2) │ │ │ │ 4: 00000000 0 FUNC GLOBAL DEFAULT UND strcmp@GLIBC_2.4 (2) │ │ │ │ 5: 00000000 0 FUNC WEAK DEFAULT UND __cxa_finalize@GLIBC_2.4 (2) │ │ │ │ 6: 00000000 0 NOTYPE WEAK DEFAULT UND _ITM_deregisterTMCloneTable │ │ │ │ 7: 00000000 0 FUNC GLOBAL DEFAULT UND fflush@GLIBC_2.4 (2) │ │ │ │ 8: 00000000 0 FUNC GLOBAL DEFAULT UND memmove@GLIBC_2.4 (2) │ │ │ │ 9: 00000000 0 FUNC GLOBAL DEFAULT UND free@GLIBC_2.4 (2) │ │ │ │ @@ -25,640 +25,640 @@ │ │ │ │ 21: 00000000 0 OBJECT GLOBAL DEFAULT UND stdout@GLIBC_2.4 (2) │ │ │ │ 22: 00000000 0 FUNC GLOBAL DEFAULT UND fclose@GLIBC_2.4 (2) │ │ │ │ 23: 00000000 0 FUNC GLOBAL DEFAULT UND fopen64@GLIBC_2.4 (2) │ │ │ │ 24: 00000000 0 FUNC GLOBAL DEFAULT UND __gettimeofday64@GLIBC_2.34 (5) │ │ │ │ 25: 00000000 0 FUNC GLOBAL DEFAULT UND qsort@GLIBC_2.4 (2) │ │ │ │ 26: 00000000 0 NOTYPE WEAK DEFAULT UND _ITM_registerTMCloneTable │ │ │ │ 27: 00000000 0 FUNC GLOBAL DEFAULT UND abort@GLIBC_2.4 (2) │ │ │ │ - 28: 0009370d 6 FUNC GLOBAL DEFAULT 11 dfftw_flops__ │ │ │ │ - 29: 0008eb35 16 FUNC GLOBAL DEFAULT 11 fftw_reodft_conf_standard │ │ │ │ - 30: 00012811 32 FUNC GLOBAL DEFAULT 11 fftw_mksolver_dft_direct │ │ │ │ - 31: 00099088 8 OBJECT GLOBAL DEFAULT 13 fftw_rdft_hb_genus │ │ │ │ - 32: 0006593d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft2_32 │ │ │ │ - 33: 00054b99 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_10 │ │ │ │ - 34: 0000c4f5 26 FUNC GLOBAL DEFAULT 11 fftw_ops_cpy │ │ │ │ - 35: 00054fe1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_12 │ │ │ │ - 36: 0008770d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb2_20 │ │ │ │ - 37: 0000c30d 22 FUNC GLOBAL DEFAULT 11 fftw_md5INT │ │ │ │ - 38: 00055389 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_15 │ │ │ │ - 39: 00055749 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_16 │ │ │ │ - 40: 00053859 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_2 │ │ │ │ - 41: 00053931 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_3 │ │ │ │ - 42: 00053a51 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_4 │ │ │ │ - 43: 00053c21 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_5 │ │ │ │ - 44: 00010e69 52 FUNC GLOBAL DEFAULT 11 fftw_dft_conf_standard │ │ │ │ - 45: 0005c00d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf2_4 │ │ │ │ - 46: 00053e09 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_6 │ │ │ │ - 47: 00092779 16 FUNC GLOBAL DEFAULT 11 dfftw_cost_ │ │ │ │ - 48: 00054101 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_7 │ │ │ │ - 49: 00093ed5 98 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r__ │ │ │ │ - 50: 00094245 36 FUNC GLOBAL DEFAULT 11 dfftw_execute_dft_c2r__ │ │ │ │ - 51: 0000c57d 12 FUNC GLOBAL DEFAULT 11 fftw_ops_add │ │ │ │ - 52: 00092711 32 FUNC GLOBAL DEFAULT 11 dfftw_import_wisdom_ │ │ │ │ - 53: 0000e3a1 8 FUNC GLOBAL DEFAULT 11 fftw_solver_use │ │ │ │ - 54: 0000ea35 134 FUNC GLOBAL DEFAULT 11 fftw_dimcmp │ │ │ │ - 55: 000543c1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_8 │ │ │ │ - 56: 00054841 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_9 │ │ │ │ - 57: 000368d1 72 FUNC GLOBAL DEFAULT 11 fftw_hc2hc_generic_register │ │ │ │ - 58: 0005c381 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf2_8 │ │ │ │ - 59: 0000c2b5 4 FUNC GLOBAL DEFAULT 11 fftw_kernel_malloc │ │ │ │ - 60: 0009482d 68 FUNC GLOBAL DEFAULT 11 fftw_map_r2r_kind │ │ │ │ - 61: 0005e171 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf2_32 │ │ │ │ - 62: 00035379 32 FUNC GLOBAL DEFAULT 11 fftw_mksolver_rdft_r2c_directbuf │ │ │ │ - 63: 0003cf19 22 FUNC GLOBAL DEFAULT 11 fftw_rdft2_strides │ │ │ │ - 64: 00092819 38 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_2d_ │ │ │ │ - 65: 00094629 8 FUNC GLOBAL DEFAULT 11 dfftw_execute_r2r__ │ │ │ │ - 66: 0003ce21 248 FUNC GLOBAL DEFAULT 11 fftw_rdft2_inplace_strides │ │ │ │ - 67: 000947a9 48 FUNC GLOBAL DEFAULT 11 fftw_import_wisdom_from_string │ │ │ │ - 68: 000926f1 4 FUNC GLOBAL DEFAULT 11 dfftw_forget_wisdom_ │ │ │ │ - 69: 0000bb81 74 FUNC GLOBAL DEFAULT 11 fftw_nbuf_redundant │ │ │ │ - 70: 00014001 76 FUNC GLOBAL DEFAULT 11 fftw_dft_vrank_geq1_register │ │ │ │ - 71: 00035359 32 FUNC GLOBAL DEFAULT 11 fftw_mksolver_rdft_r2c_direct │ │ │ │ - 72: 000990b0 8 OBJECT GLOBAL DEFAULT 13 fftw_rdft_r2cf_genus │ │ │ │ - 73: 0000c33d 46 FUNC GLOBAL DEFAULT 11 fftw_md5begin │ │ │ │ - 74: 0000e751 28 FUNC GLOBAL DEFAULT 11 fftw_tensor_min_stride │ │ │ │ - 75: 00016809 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_10 │ │ │ │ - 76: 0000dcdd 12 FUNC GLOBAL DEFAULT 11 fftw_factors_into_small_primes │ │ │ │ - 77: 00095371 34 FUNC GLOBAL DEFAULT 11 fftw_plan_r2r_1d │ │ │ │ - 78: 00016f89 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_11 │ │ │ │ - 79: 000173cd 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_12 │ │ │ │ - 80: 0003c069 40 FUNC GLOBAL DEFAULT 11 fftw_rdft2_complex_n │ │ │ │ - 81: 00017c99 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_13 │ │ │ │ - 82: 0003b065 28 FUNC GLOBAL DEFAULT 11 fftw_mksolver_rdft2_direct │ │ │ │ - 83: 000183b1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_14 │ │ │ │ - 84: 00057865 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_20 │ │ │ │ - 85: 00018b09 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_15 │ │ │ │ - 86: 00066821 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_2 │ │ │ │ - 87: 00019119 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_16 │ │ │ │ - 88: 00066901 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_3 │ │ │ │ - 89: 000925cd 30 FUNC GLOBAL DEFAULT 11 fftw_export_wisdom_to_file │ │ │ │ - 90: 0009369d 4 FUNC GLOBAL DEFAULT 11 dfftw_forget_wisdom__ │ │ │ │ - 91: 00034cb9 88 FUNC GLOBAL DEFAULT 11 fftw_rdft_conf_standard │ │ │ │ - 92: 000669f5 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_4 │ │ │ │ - 93: 00066be1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_5 │ │ │ │ - 94: 00066dd1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_6 │ │ │ │ - 95: 00058409 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_25 │ │ │ │ - 96: 0008694d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb2_32 │ │ │ │ - 97: 000670f1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_7 │ │ │ │ - 98: 0000ba75 48 FUNC GLOBAL DEFAULT 11 fftw_malloc_plain │ │ │ │ - 99: 00010151 26 FUNC GLOBAL DEFAULT 11 fftw_triggen_destroy │ │ │ │ - 100: 00067381 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_8 │ │ │ │ - 101: 00095755 94 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_split_dft_r2c │ │ │ │ - 102: 00067769 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_9 │ │ │ │ - 103: 00092f8d 24 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_1d_ │ │ │ │ - 104: 00094dcd 112 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_dft_c2r │ │ │ │ - 105: 00094b85 140 FUNC GLOBAL DEFAULT 11 fftw_mktensor_rowmajor │ │ │ │ - 106: 0000e0e5 12 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_unsolvable │ │ │ │ - 107: 000936a1 28 FUNC GLOBAL DEFAULT 11 dfftw_export_wisdom__ │ │ │ │ - 108: 00092c35 236 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_dft_r2c_ │ │ │ │ - 109: 000845a9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb2_4 │ │ │ │ - 110: 0000d8c1 176 FUNC GLOBAL DEFAULT 11 fftw_mkplanner │ │ │ │ - 111: 00084959 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb2_8 │ │ │ │ - 112: 0001cd41 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_20 │ │ │ │ - 113: 000924d9 4 FUNC GLOBAL DEFAULT 11 fftw_alignment_of │ │ │ │ - 114: 00095395 38 FUNC GLOBAL DEFAULT 11 fftw_plan_r2r_2d │ │ │ │ - 115: 0000c2ad 8 FUNC GLOBAL DEFAULT 11 fftw_iabs │ │ │ │ - 116: 0009afc0 8 OBJECT GLOBAL DEFAULT 17 fftw_dft_n_genus │ │ │ │ - 117: 00092841 42 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_3d_ │ │ │ │ - 118: 0001dd69 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_25 │ │ │ │ - 119: 000930d5 222 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_dft_c2r_ │ │ │ │ - 120: 0003f141 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_10 │ │ │ │ - 121: 00055f79 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_32 │ │ │ │ - 122: 00093299 36 FUNC GLOBAL DEFAULT 11 dfftw_execute_dft_c2r_ │ │ │ │ - 123: 0000c1c5 124 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_tiledbuf │ │ │ │ - 124: 0003f791 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_11 │ │ │ │ - 125: 0003fb69 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_12 │ │ │ │ - 126: 0007d5b9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_10 │ │ │ │ - 127: 0003ff79 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_13 │ │ │ │ - 128: 000402c9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_14 │ │ │ │ - 129: 000914b1 32 FUNC GLOBAL DEFAULT 11 fftw_redft00e_r2hc_pad_register │ │ │ │ - 130: 0000d9b5 22 FUNC GLOBAL DEFAULT 11 fftw_mkplan_d │ │ │ │ - 131: 0007da29 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_12 │ │ │ │ - 132: 00040661 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_15 │ │ │ │ - 133: 00094269 38 FUNC GLOBAL DEFAULT 11 dfftw_execute_split_dft_c2r__ │ │ │ │ - 134: 00040c39 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_16 │ │ │ │ - 135: 00093699 4 FUNC GLOBAL DEFAULT 11 dfftw_cleanup__ │ │ │ │ - 136: 0000c591 6 FUNC GLOBAL DEFAULT 11 fftw_ops_madd2 │ │ │ │ - 137: 0000ee19 1814 FUNC GLOBAL DEFAULT 11 fftw_tile2d │ │ │ │ - 138: 000954f5 32 FUNC GLOBAL DEFAULT 11 fftw_the_planner │ │ │ │ - 139: 0007dda1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_15 │ │ │ │ - 140: 0007e149 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_16 │ │ │ │ - 141: 000931b5 226 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_split_dft_c2r_ │ │ │ │ - 142: 0000c4cd 8 FUNC GLOBAL DEFAULT 11 fftw_imax │ │ │ │ - 143: 00092569 6 FUNC GLOBAL DEFAULT 11 fftw_execute_r2r │ │ │ │ - 144: 00094735 56 FUNC GLOBAL DEFAULT 11 fftw_import_wisdom_from_file │ │ │ │ - 145: 0008c519 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft2_16 │ │ │ │ - 146: 000996e4 12 OBJECT GLOBAL DEFAULT 13 fftw_version │ │ │ │ - 147: 0000baf5 2 FUNC GLOBAL DEFAULT 11 fftw_null_awake │ │ │ │ - 148: 0005934d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_10 │ │ │ │ - 149: 00093715 16 FUNC GLOBAL DEFAULT 11 dfftw_estimate_cost__ │ │ │ │ - 150: 000932e5 168 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_ │ │ │ │ - 151: 000598e5 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_12 │ │ │ │ - 152: 00033eb1 32 FUNC GLOBAL DEFAULT 11 fftw_dft_r2hc_register │ │ │ │ - 153: 0005a0a1 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_16 │ │ │ │ - 154: 00036919 4 FUNC GLOBAL DEFAULT 11 fftw_khc2hc_register │ │ │ │ - 155: 00092fa5 32 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_2d_ │ │ │ │ - 156: 000990a0 8 OBJECT GLOBAL DEFAULT 13 fftw_rdft_r2cb_genus │ │ │ │ - 157: 00013ba1 32 FUNC GLOBAL DEFAULT 11 fftw_dft_rader_register │ │ │ │ - 158: 00093415 330 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_r2r_ │ │ │ │ - 159: 0003cd5d 32 FUNC GLOBAL DEFAULT 11 fftw_rdft2_rdft_register │ │ │ │ - 160: 000957b5 124 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_split_dft │ │ │ │ - 161: 000111f9 32 FUNC GLOBAL DEFAULT 11 fftw_mksolver_ct │ │ │ │ - 162: 0009273d 36 FUNC GLOBAL DEFAULT 11 dfftw_print_plan_ │ │ │ │ - 163: 0003adf5 56 FUNC GLOBAL DEFAULT 11 fftw_rdft2_buffered_register │ │ │ │ - 164: 0000c2b9 4 FUNC GLOBAL DEFAULT 11 fftw_kernel_free │ │ │ │ - 165: 000953bd 48 FUNC GLOBAL DEFAULT 11 fftw_plan_r2r_3d │ │ │ │ - 166: 0001a03d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_32 │ │ │ │ - 167: 0000e0d9 10 FUNC GLOBAL DEFAULT 11 fftw_problem_destroy │ │ │ │ - 168: 00092539 48 FUNC GLOBAL DEFAULT 11 fftw_execute_dft │ │ │ │ - 169: 00039121 32 FUNC GLOBAL DEFAULT 11 fftw_rdft_dht_register │ │ │ │ - 170: 0000f549 28 FUNC GLOBAL DEFAULT 11 fftw_get_crude_time │ │ │ │ - 171: 000926e5 6 FUNC GLOBAL DEFAULT 11 dfftw_destroy_plan_ │ │ │ │ - 172: 0004508d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_20 │ │ │ │ - 173: 0001353d 36 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_dft_d │ │ │ │ - 174: 000144e9 1056 FUNC GLOBAL DEFAULT 11 fftw_dft_zerotens │ │ │ │ - 175: 00094291 168 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r__ │ │ │ │ - 176: 00010e31 56 FUNC GLOBAL DEFAULT 11 fftw_dft_buffered_register │ │ │ │ - 177: 0000e0f1 48 FUNC GLOBAL DEFAULT 11 fftw_rader_tl_insert │ │ │ │ - 178: 00080261 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_20 │ │ │ │ - 179: 0000c291 26 FUNC GLOBAL DEFAULT 11 fftw_hash │ │ │ │ - 180: 0008e4bd 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft2_20 │ │ │ │ - 181: 00045c4d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_25 │ │ │ │ - 182: 000134e1 92 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_dft │ │ │ │ - 183: 00092b75 98 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_ │ │ │ │ - 184: 000809f1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_25 │ │ │ │ - 185: 0000dc59 34 FUNC GLOBAL DEFAULT 11 fftw_isqrt │ │ │ │ - 186: 00094695 20 FUNC GLOBAL DEFAULT 11 fftw_estimate_cost │ │ │ │ - 187: 0005bdc5 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_20 │ │ │ │ - 188: 00092f09 30 FUNC GLOBAL DEFAULT 11 dfftw_execute_split_dft_r2c_ │ │ │ │ - 189: 000132fd 6 FUNC GLOBAL DEFAULT 11 fftw_kdft_dit_register │ │ │ │ - 190: 00011219 12 FUNC GLOBAL DEFAULT 11 fftw_mkplan_dftw │ │ │ │ - 191: 000132ed 6 FUNC GLOBAL DEFAULT 11 fftw_kdft_dif_register │ │ │ │ - 192: 000952e5 138 FUNC GLOBAL DEFAULT 11 fftw_plan_many_r2r │ │ │ │ - 193: 00067af1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_10 │ │ │ │ - 194: 00068161 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_11 │ │ │ │ - 195: 0000e3a9 32 FUNC GLOBAL DEFAULT 11 fftw_solver_destroy │ │ │ │ - 196: 000132f5 6 FUNC GLOBAL DEFAULT 11 fftw_kdft_difsq_register │ │ │ │ - 197: 00068541 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_12 │ │ │ │ - 198: 00068921 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_13 │ │ │ │ - 199: 0000e4a1 46 FUNC GLOBAL DEFAULT 11 fftw_tensor_tornk1 │ │ │ │ - 200: 00036b81 60 FUNC GLOBAL DEFAULT 11 fftw_rdft_indirect_register │ │ │ │ - 201: 0000c2bd 30 FUNC GLOBAL DEFAULT 11 fftw_md5putb │ │ │ │ - 202: 0006e241 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_2 │ │ │ │ - 203: 0000e799 26 FUNC GLOBAL DEFAULT 11 fftw_tensor_inplace_strides2 │ │ │ │ - 204: 00068ca1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_14 │ │ │ │ - 205: 00069009 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_15 │ │ │ │ - 206: 0000c36d 304 FUNC GLOBAL DEFAULT 11 fftw_md5putc │ │ │ │ - 207: 0006e431 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_3 │ │ │ │ - 208: 0006e681 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_4 │ │ │ │ - 209: 00069329 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_16 │ │ │ │ - 210: 0006ea59 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_5 │ │ │ │ - 211: 0006eea1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_6 │ │ │ │ - 212: 0009b208 12 OBJECT GLOBAL DEFAULT 17 fftw_rdft_hc2cf_genus │ │ │ │ - 213: 0006f241 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_7 │ │ │ │ - 214: 00094a95 28 FUNC GLOBAL DEFAULT 11 fftw_mkprinter_str │ │ │ │ - 215: 0006f551 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_8 │ │ │ │ - 216: 0000daf1 194 FUNC GLOBAL DEFAULT 11 fftw_find_generator │ │ │ │ - 217: 0006fa25 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_9 │ │ │ │ - 218: 00081931 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_10 │ │ │ │ - 219: 0009e6f8 704 OBJECT GLOBAL DEFAULT 17 fftw_solvtab_rdft_r2cb │ │ │ │ - 220: 00081e45 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_12 │ │ │ │ - 221: 0009f1c8 4 OBJECT GLOBAL DEFAULT 21 fftw_mksolver_hc2hc_hook │ │ │ │ - 222: 0009524d 150 FUNC GLOBAL DEFAULT 11 fftw_plan_many_dft │ │ │ │ - 223: 0004f095 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_4 │ │ │ │ - 224: 00051601 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_5 │ │ │ │ - 225: 00092fc5 36 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_3d_ │ │ │ │ - 226: 0009d3e8 704 OBJECT GLOBAL DEFAULT 17 fftw_solvtab_rdft_r2cf │ │ │ │ - 227: 0000dc1d 60 FUNC GLOBAL DEFAULT 11 fftw_factors_into │ │ │ │ - 228: 00041339 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_32 │ │ │ │ - 229: 000825dd 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_16 │ │ │ │ - 230: 0007c2ad 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_2 │ │ │ │ - 231: 0008f655 32 FUNC GLOBAL DEFAULT 11 fftw_reodft010e_r2hc_register │ │ │ │ - 232: 0000c2dd 24 FUNC GLOBAL DEFAULT 11 fftw_md5puts │ │ │ │ - 233: 0000e121 42 FUNC GLOBAL DEFAULT 11 fftw_rader_tl_find │ │ │ │ - 234: 0004f3f1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_8 │ │ │ │ - 235: 0007c389 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_3 │ │ │ │ - 236: 0007c4b1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_4 │ │ │ │ - 237: 00093b21 98 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c__ │ │ │ │ - 238: 0007ea01 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_32 │ │ │ │ - 239: 00093e91 34 FUNC GLOBAL DEFAULT 11 dfftw_execute_dft_r2c__ │ │ │ │ - 240: 0007c691 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_5 │ │ │ │ - 241: 0007c879 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_6 │ │ │ │ - 242: 0008d8a9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft2_32 │ │ │ │ - 243: 000947e1 52 FUNC GLOBAL DEFAULT 11 fftw_import_wisdom │ │ │ │ - 244: 0007cb89 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_7 │ │ │ │ - 245: 0007ce59 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_8 │ │ │ │ - 246: 0000c769 24 FUNC GLOBAL DEFAULT 11 fftw_plan_destroy_internal │ │ │ │ - 247: 0000fb55 318 FUNC GLOBAL DEFAULT 11 fftw_transpose │ │ │ │ - 248: 0000c065 80 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_ci │ │ │ │ - 249: 000990a8 8 OBJECT GLOBAL DEFAULT 13 fftw_rdft_r2cfII_genus │ │ │ │ - 250: 0007d239 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_9 │ │ │ │ - 251: 0000baf9 100 FUNC GLOBAL DEFAULT 11 fftw_nbuf │ │ │ │ - 252: 000132cd 32 FUNC GLOBAL DEFAULT 11 fftw_dft_indirect_transpose_register │ │ │ │ - 253: 000926f5 28 FUNC GLOBAL DEFAULT 11 dfftw_export_wisdom_ │ │ │ │ - 254: 000926ed 4 FUNC GLOBAL DEFAULT 11 dfftw_cleanup_ │ │ │ │ - 255: 0006d9a5 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_20 │ │ │ │ - 256: 0005b2dd 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_32 │ │ │ │ - 257: 0000c0b5 76 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_co │ │ │ │ - 258: 0000c4dd 22 FUNC GLOBAL DEFAULT 11 fftw_ops_zero │ │ │ │ - 259: 00087829 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_2 │ │ │ │ - 260: 00093f95 236 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_dft_c2r__ │ │ │ │ - 261: 0006e141 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_25 │ │ │ │ - 262: 00094815 4 FUNC GLOBAL DEFAULT 11 fftw_malloc │ │ │ │ - 263: 000946c5 48 FUNC GLOBAL DEFAULT 11 fftw_import_system_wisdom │ │ │ │ - 264: 00095189 194 FUNC GLOBAL DEFAULT 11 fftw_plan_many_dft_r2c │ │ │ │ - 265: 00092791 100 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_ │ │ │ │ - 266: 00087aa9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_4 │ │ │ │ - 267: 000955b5 92 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_dft_r2c │ │ │ │ - 268: 00087fa1 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_6 │ │ │ │ - 269: 000373c9 524 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft │ │ │ │ - 270: 00093685 12 FUNC GLOBAL DEFAULT 11 dfftw_execute__ │ │ │ │ - 271: 00088331 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_8 │ │ │ │ - 272: 00093f71 36 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_3d__ │ │ │ │ - 273: 0000ed69 78 FUNC GLOBAL DEFAULT 11 fftw_tensor_inplace_locations │ │ │ │ - 274: 00084365 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_20 │ │ │ │ - 275: 0009286d 246 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_dft_ │ │ │ │ - 276: 00095499 90 FUNC GLOBAL DEFAULT 11 fftw_rdft2_pad │ │ │ │ - 277: 0004fcd1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_16 │ │ │ │ - 278: 0000e3fd 40 FUNC GLOBAL DEFAULT 11 fftw_mktensor │ │ │ │ - 279: 0000edb9 18 FUNC GLOBAL DEFAULT 11 fftw_tensor_destroy2 │ │ │ │ - 280: 0000c531 74 FUNC GLOBAL DEFAULT 11 fftw_ops_madd │ │ │ │ - 281: 0000edcd 22 FUNC GLOBAL DEFAULT 11 fftw_tensor_destroy4 │ │ │ │ - 282: 0000dc7d 66 FUNC GLOBAL DEFAULT 11 fftw_choose_radix │ │ │ │ - 283: 00057351 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_64 │ │ │ │ - 284: 00092a49 234 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_split_dft_ │ │ │ │ - 285: 0000baa9 8 FUNC GLOBAL DEFAULT 11 fftw_ifree0 │ │ │ │ - 286: 00093f51 32 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_2d__ │ │ │ │ - 287: 0000e3c9 6 FUNC GLOBAL DEFAULT 11 fftw_solver_register │ │ │ │ - 288: 0009afc8 8 OBJECT GLOBAL DEFAULT 17 fftw_dft_t_genus │ │ │ │ - 289: 0009f1c0 4 OBJECT GLOBAL DEFAULT 21 fftw_mksolver_ct_hook │ │ │ │ - 290: 000936e9 36 FUNC GLOBAL DEFAULT 11 dfftw_print_plan__ │ │ │ │ - 291: 000953ed 42 FUNC GLOBAL DEFAULT 11 fftw_plan_r2r │ │ │ │ - 292: 00094631 98 FUNC GLOBAL DEFAULT 11 fftw_flops │ │ │ │ - 293: 000776e1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_4 │ │ │ │ - 294: 00079f2d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_5 │ │ │ │ - 295: 00069a99 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_32 │ │ │ │ - 296: 00093f39 24 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_1d__ │ │ │ │ - 297: 0009b1fc 12 OBJECT GLOBAL DEFAULT 17 fftw_rdft_hc2cb_genus │ │ │ │ - 298: 00077a91 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_8 │ │ │ │ - 299: 000783c1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_16 │ │ │ │ - 300: 00013305 44 FUNC GLOBAL DEFAULT 11 fftw_kdft_register │ │ │ │ - 301: 0000c599 426 FUNC GLOBAL DEFAULT 11 fftw_pickdim │ │ │ │ - 302: 0009ea18 24 OBJECT GLOBAL DEFAULT 17 fftw_solvtab_rdft_r2r │ │ │ │ - 303: 00099098 8 OBJECT GLOBAL DEFAULT 13 fftw_rdft_r2cbIII_genus │ │ │ │ - 304: 00011a91 124 FUNC GLOBAL DEFAULT 11 fftw_regsolver_ct_directwsq │ │ │ │ - 305: 000522b5 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_20 │ │ │ │ - 306: 00092675 52 FUNC GLOBAL DEFAULT 11 fftw_export_wisdom │ │ │ │ - 307: 00092b65 16 FUNC GLOBAL DEFAULT 11 dfftw_execute_split_dft_ │ │ │ │ - 308: 00094da1 42 FUNC GLOBAL DEFAULT 11 fftw_plan_dft │ │ │ │ - 309: 000537ed 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_25 │ │ │ │ - 310: 00083801 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_32 │ │ │ │ - 311: 0001c411 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_64 │ │ │ │ - 312: 0000bb5d 24 FUNC GLOBAL DEFAULT 11 fftw_bufdist │ │ │ │ - 313: 00093eb5 30 FUNC GLOBAL DEFAULT 11 dfftw_execute_split_dft_r2c__ │ │ │ │ - 314: 0000c781 2 FUNC GLOBAL DEFAULT 11 fftw_plan_null_destroy │ │ │ │ - 315: 00092155 32 FUNC GLOBAL DEFAULT 11 fftw_reodft00e_splitradix_register │ │ │ │ - 316: 00094f75 102 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_split_dft_c2r │ │ │ │ - 317: 00047a05 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_10 │ │ │ │ - 318: 00095831 72 FUNC GLOBAL DEFAULT 11 fftw_mktensor_iodims64 │ │ │ │ - 319: 00092fe9 236 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_dft_c2r_ │ │ │ │ - 320: 00047fa5 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_12 │ │ │ │ - 321: 00093911 228 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_dft__ │ │ │ │ - 322: 00095461 32 FUNC GLOBAL DEFAULT 11 fftw_fprint_plan │ │ │ │ - 323: 000996f0 1 OBJECT GLOBAL DEFAULT 13 fftw_codelet_optim │ │ │ │ - 324: 00048861 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_15 │ │ │ │ - 325: 0000d9cd 94 FUNC GLOBAL DEFAULT 11 fftw_mkplan_f_d │ │ │ │ - 326: 00094e3d 92 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_dft_r2c │ │ │ │ - 327: 00049031 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_16 │ │ │ │ - 328: 0009367d 8 FUNC GLOBAL DEFAULT 11 dfftw_execute_r2r_ │ │ │ │ - 329: 00094161 226 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_split_dft_c2r__ │ │ │ │ - 330: 0007acc1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_20 │ │ │ │ - 331: 000925b1 14 FUNC GLOBAL DEFAULT 11 fftw_execute_split_dft │ │ │ │ - 332: 0000bbcd 276 FUNC GLOBAL DEFAULT 11 fftw_cpy1d │ │ │ │ - 333: 0007c231 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_25 │ │ │ │ - 334: 00094a79 28 FUNC GLOBAL DEFAULT 11 fftw_mkprinter_cnt │ │ │ │ - 335: 000911f5 32 FUNC GLOBAL DEFAULT 11 fftw_reodft11e_r2hc_odd_register │ │ │ │ - 336: 0003de31 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_2 │ │ │ │ - 337: 00092495 68 FUNC GLOBAL DEFAULT 11 fftw_destroy_plan │ │ │ │ - 338: 0003df19 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_3 │ │ │ │ - 339: 0003e005 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_4 │ │ │ │ - 340: 000101ad 868 FUNC GLOBAL DEFAULT 11 fftw_twiddle_awake │ │ │ │ - 341: 0003e1e9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_5 │ │ │ │ - 342: 0003e3e9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_6 │ │ │ │ - 343: 0003e6e9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_7 │ │ │ │ - 344: 0003e959 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_8 │ │ │ │ - 345: 00051235 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_32 │ │ │ │ - 346: 000939f5 234 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_split_dft__ │ │ │ │ - 347: 0003edc1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_9 │ │ │ │ - 348: 00093819 246 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_dft__ │ │ │ │ - 349: 00093561 284 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_r2r_ │ │ │ │ - 350: 00042385 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_64 │ │ │ │ - 351: 0004dc11 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_20 │ │ │ │ - 352: 0007fda9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_64 │ │ │ │ - 353: 0000e365 40 FUNC GLOBAL DEFAULT 11 fftw_mkscanner │ │ │ │ - 354: 0000ed1d 74 FUNC GLOBAL DEFAULT 11 fftw_tensor_equal │ │ │ │ - 355: 00092789 8 FUNC GLOBAL DEFAULT 11 dfftw_set_timelimit_ │ │ │ │ - 356: 00098df8 4 OBJECT GLOBAL DEFAULT 13 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ - 357: 0004ee35 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_25 │ │ │ │ - 358: 00012831 32 FUNC GLOBAL DEFAULT 11 fftw_mksolver_dft_directbuf │ │ │ │ - 359: 0002d4e1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_10 │ │ │ │ - 360: 0000e585 6 FUNC GLOBAL DEFAULT 11 fftw_mktensor_0d │ │ │ │ - 361: 00079acd 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_32 │ │ │ │ - 362: 0000beb9 348 FUNC GLOBAL DEFAULT 11 fftw_cpy2d │ │ │ │ - 363: 00027c49 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_16 │ │ │ │ - 364: 00063305 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft2_4 │ │ │ │ - 365: 0000e391 16 FUNC GLOBAL DEFAULT 11 fftw_mksolver │ │ │ │ - 366: 0000dcc1 26 FUNC GLOBAL DEFAULT 11 fftw_modulo │ │ │ │ - 367: 0006fed9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_10 │ │ │ │ - 368: 00092731 12 FUNC GLOBAL DEFAULT 11 dfftw_import_system_wisdom_ │ │ │ │ - 369: 00070411 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_12 │ │ │ │ - 370: 00063761 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft2_8 │ │ │ │ - 371: 0001fa61 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_10 │ │ │ │ - 372: 0000be21 76 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_pair_ci │ │ │ │ - 373: 0003b6f5 64 FUNC GLOBAL DEFAULT 11 fftw_rdft2_rank_geq2_register │ │ │ │ - 374: 00080ae9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_2 │ │ │ │ - 375: 00070d31 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_15 │ │ │ │ - 376: 0000e3d1 42 FUNC GLOBAL DEFAULT 11 fftw_solvtab_exec │ │ │ │ - 377: 00020001 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_12 │ │ │ │ - 378: 0003a7a9 44 FUNC GLOBAL DEFAULT 11 fftw_rdft_vrank3_transpose_register │ │ │ │ - 379: 000714ed 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_16 │ │ │ │ - 380: 00080d21 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_4 │ │ │ │ - 381: 00044c41 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_128 │ │ │ │ - 382: 00092f29 98 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_ │ │ │ │ - 383: 00081171 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_6 │ │ │ │ - 384: 000208bd 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_15 │ │ │ │ - 385: 0002108d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_16 │ │ │ │ - 386: 0000be6d 76 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_pair_co │ │ │ │ - 387: 00081479 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_8 │ │ │ │ - 388: 0003b44d 32 FUNC GLOBAL DEFAULT 11 fftw_rdft2_rank0_register │ │ │ │ - 389: 0000e87d 70 FUNC GLOBAL DEFAULT 11 fftw_tensor_copy_inplace │ │ │ │ - 390: 000924f5 34 FUNC GLOBAL DEFAULT 11 fftw_execute_dft_c2r │ │ │ │ - 391: 00092769 16 FUNC GLOBAL DEFAULT 11 dfftw_estimate_cost_ │ │ │ │ - 392: 000932bd 38 FUNC GLOBAL DEFAULT 11 dfftw_execute_split_dft_c2r_ │ │ │ │ - 393: 0000e38d 4 FUNC GLOBAL DEFAULT 11 fftw_scanner_destroy │ │ │ │ - 394: 00013dd9 22 FUNC GLOBAL DEFAULT 11 fftw_dft_solve │ │ │ │ - 395: 00092179 16 FUNC GLOBAL DEFAULT 11 fftw_set_planner_hooks │ │ │ │ - 396: 0004a289 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_32 │ │ │ │ - 397: 0000f565 132 FUNC GLOBAL DEFAULT 11 fftw_elapsed_since │ │ │ │ - 398: 0003691d 60 FUNC GLOBAL DEFAULT 11 fftw_kr2c_register │ │ │ │ - 399: 00094a35 40 FUNC GLOBAL DEFAULT 11 fftw_mkprinter_file │ │ │ │ - 400: 00036959 24 FUNC GLOBAL DEFAULT 11 fftw_kr2r_register │ │ │ │ - 401: 0001de5d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_2 │ │ │ │ - 402: 000357d5 56 FUNC GLOBAL DEFAULT 11 fftw_rdft_generic_register │ │ │ │ - 403: 0000e58d 22 FUNC GLOBAL DEFAULT 11 fftw_mktensor_1d │ │ │ │ - 404: 0002e1ad 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_20 │ │ │ │ - 405: 0001e021 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_3 │ │ │ │ - 406: 0001e24d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_4 │ │ │ │ - 407: 0009503d 124 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_split_dft │ │ │ │ - 408: 0003b735 12 FUNC GLOBAL DEFAULT 11 fftw_mkplan_rdft2 │ │ │ │ - 409: 0001e5d9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_5 │ │ │ │ - 410: 0006d561 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_128 │ │ │ │ - 411: 0001ea1d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_6 │ │ │ │ - 412: 00093be1 236 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_dft_r2c__ │ │ │ │ - 413: 0001ede9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_7 │ │ │ │ - 414: 0002f65d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_25 │ │ │ │ - 415: 0001f0e9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_8 │ │ │ │ - 416: 0000e429 50 FUNC GLOBAL DEFAULT 11 fftw_tensor_sz │ │ │ │ - 417: 0001f581 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_9 │ │ │ │ - 418: 00092b35 46 FUNC GLOBAL DEFAULT 11 dfftw_execute_dft_ │ │ │ │ - 419: 0006ac35 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_64 │ │ │ │ - 420: 0007621d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_20 │ │ │ │ - 421: 00037011 904 FUNC GLOBAL DEFAULT 11 fftw_rdft_zerotens │ │ │ │ - 422: 0000ecf9 34 FUNC GLOBAL DEFAULT 11 fftw_tensor_split │ │ │ │ - 423: 000339a9 104 FUNC GLOBAL DEFAULT 11 fftw_hc2hc_applicable │ │ │ │ - 424: 00094389 54 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_3d__ │ │ │ │ - 425: 00093691 6 FUNC GLOBAL DEFAULT 11 dfftw_destroy_plan__ │ │ │ │ - 426: 0000e985 140 FUNC GLOBAL DEFAULT 11 fftw_tensor_append │ │ │ │ - 427: 00025bd9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_20 │ │ │ │ - 428: 00077485 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_25 │ │ │ │ - 429: 0000e091 20 FUNC GLOBAL DEFAULT 11 fftw_printer_destroy │ │ │ │ - 430: 00026ded 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_25 │ │ │ │ - 431: 0003c155 172 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft2 │ │ │ │ - 432: 0009435d 44 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_2d__ │ │ │ │ - 433: 00012bb1 32 FUNC GLOBAL DEFAULT 11 fftw_dft_generic_register │ │ │ │ - 434: 0000dbe9 26 FUNC GLOBAL DEFAULT 11 fftw_is_prime │ │ │ │ - 435: 0008eb21 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_e10_8 │ │ │ │ - 436: 0000ede5 52 FUNC GLOBAL DEFAULT 11 fftw_tensor_kosherp │ │ │ │ - 437: 00092965 228 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_dft_ │ │ │ │ - 438: 00094081 222 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_dft_c2r__ │ │ │ │ - 439: 0003403d 32 FUNC GLOBAL DEFAULT 11 fftw_dht_r2hc_register │ │ │ │ - 440: 00094ab1 72 FUNC GLOBAL DEFAULT 11 fftw_mktensor_iodims │ │ │ │ - 441: 0000e67d 88 FUNC GLOBAL DEFAULT 11 fftw_tensor_max_index │ │ │ │ - 442: 00045d51 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_2 │ │ │ │ - 443: 0000c49d 48 FUNC GLOBAL DEFAULT 11 fftw_md5end │ │ │ │ - 444: 00045f31 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_3 │ │ │ │ - 445: 00046185 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_4 │ │ │ │ - 446: 00094cf9 38 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_c2r │ │ │ │ - 447: 00046539 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_5 │ │ │ │ - 448: 0000e5a5 34 FUNC GLOBAL DEFAULT 11 fftw_mktensor_2d │ │ │ │ - 449: 00046989 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_6 │ │ │ │ - 450: 0000bce1 216 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_pair │ │ │ │ - 451: 00094339 34 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_1d__ │ │ │ │ - 452: 00046d41 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_7 │ │ │ │ - 453: 000946a9 8 FUNC GLOBAL DEFAULT 11 fftw_cost │ │ │ │ - 454: 00047061 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_8 │ │ │ │ - 455: 0002f815 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_q1_2 │ │ │ │ - 456: 00029141 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_32 │ │ │ │ - 457: 00047521 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_9 │ │ │ │ - 458: 00031f11 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_q1_3 │ │ │ │ - 459: 0008b91d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft2_4 │ │ │ │ - 460: 0009261d 74 FUNC GLOBAL DEFAULT 11 fftw_export_wisdom_to_string │ │ │ │ - 461: 0002fd85 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_q1_4 │ │ │ │ - 462: 0000eb55 420 FUNC GLOBAL DEFAULT 11 fftw_tensor_compress_contiguous │ │ │ │ - 463: 00032a05 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_q1_5 │ │ │ │ - 464: 000338f1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_q1_6 │ │ │ │ - 465: 0008bcb1 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft2_8 │ │ │ │ - 466: 00031be1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_q1_8 │ │ │ │ - 467: 0001016d 62 FUNC GLOBAL DEFAULT 11 fftw_twiddle_length │ │ │ │ - 468: 00072739 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_32 │ │ │ │ - 469: 0000d971 68 FUNC GLOBAL DEFAULT 11 fftw_planner_destroy │ │ │ │ - 470: 0000e93d 72 FUNC GLOBAL DEFAULT 11 fftw_tensor_copy_sub │ │ │ │ - 471: 0009bff0 408 OBJECT GLOBAL DEFAULT 17 fftw_solvtab_dft_standard │ │ │ │ - 472: 000600f5 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_10 │ │ │ │ - 473: 000222dd 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_32 │ │ │ │ - 474: 00060735 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_12 │ │ │ │ - 475: 00034e39 28 FUNC GLOBAL DEFAULT 11 fftw_mksolver_rdft_r2r_direct │ │ │ │ - 476: 00027025 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_4 │ │ │ │ - 477: 0002cf91 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_5 │ │ │ │ - 478: 00093725 16 FUNC GLOBAL DEFAULT 11 dfftw_cost__ │ │ │ │ - 479: 00027379 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_8 │ │ │ │ - 480: 00060fd9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_16 │ │ │ │ - 481: 00035e15 172 FUNC GLOBAL DEFAULT 11 fftw_regsolver_hc2hc_direct │ │ │ │ - 482: 00094f09 108 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_r2r │ │ │ │ - 483: 00039359 76 FUNC GLOBAL DEFAULT 11 fftw_rdft_vrank_geq1_register │ │ │ │ - 484: 000925c1 12 FUNC GLOBAL DEFAULT 11 fftw_execute │ │ │ │ - 485: 0000c4d5 8 FUNC GLOBAL DEFAULT 11 fftw_imin │ │ │ │ - 486: 000936dd 12 FUNC GLOBAL DEFAULT 11 dfftw_import_system_wisdom__ │ │ │ │ - 487: 0003d395 12 FUNC GLOBAL DEFAULT 11 fftw_mkplan_hc2c │ │ │ │ - 488: 00094c3d 30 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_1d │ │ │ │ - 489: 0000e425 4 FUNC GLOBAL DEFAULT 11 fftw_tensor_destroy │ │ │ │ - 490: 00037615 32 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft_0_d │ │ │ │ - 491: 00092571 36 FUNC GLOBAL DEFAULT 11 fftw_execute_split_dft_c2r │ │ │ │ - 492: 00093dad 226 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_split_dft_r2c__ │ │ │ │ - 493: 0000da2d 70 FUNC GLOBAL DEFAULT 11 fftw_safe_mulmod │ │ │ │ - 494: 0000bdb9 104 FUNC GLOBAL DEFAULT 11 fftw_zero1d_pair │ │ │ │ - 495: 0000e5c9 46 FUNC GLOBAL DEFAULT 11 fftw_mktensor_3d │ │ │ │ - 496: 00092761 6 FUNC GLOBAL DEFAULT 11 dfftw_flops_ │ │ │ │ - 497: 00036c1d 32 FUNC GLOBAL DEFAULT 11 fftw_rdft_nop_register │ │ │ │ - 498: 00093ae1 46 FUNC GLOBAL DEFAULT 11 dfftw_execute_dft__ │ │ │ │ - 499: 0000c325 22 FUNC GLOBAL DEFAULT 11 fftw_md5unsigned │ │ │ │ - 500: 00094e99 110 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_dft │ │ │ │ - 501: 00014a4d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_2 │ │ │ │ - 502: 00014bd9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_3 │ │ │ │ - 503: 000373b9 16 FUNC GLOBAL DEFAULT 11 fftw_rdft_kind_str │ │ │ │ - 504: 00014d99 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_4 │ │ │ │ - 505: 000150e1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_5 │ │ │ │ - 506: 000154b9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_6 │ │ │ │ - 507: 00015b31 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_7 │ │ │ │ - 508: 00016021 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_8 │ │ │ │ - 509: 000163f9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_9 │ │ │ │ - 510: 00063031 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_20 │ │ │ │ - 511: 00094ca1 26 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_c2r_1d │ │ │ │ - 512: 0009481d 6 FUNC GLOBAL DEFAULT 11 fftw_alloc_real │ │ │ │ - 513: 00093b11 16 FUNC GLOBAL DEFAULT 11 dfftw_execute_split_dft__ │ │ │ │ - 514: 0008e7f1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_e01_8 │ │ │ │ - 515: 000133b1 12 FUNC GLOBAL DEFAULT 11 fftw_mkplan_dft │ │ │ │ - 516: 00010a15 32 FUNC GLOBAL DEFAULT 11 fftw_dft_bluestein_register │ │ │ │ - 517: 00012e31 60 FUNC GLOBAL DEFAULT 11 fftw_dft_indirect_register │ │ │ │ - 518: 00094c5d 30 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_2d │ │ │ │ - 519: 0000e14d 56 FUNC GLOBAL DEFAULT 11 fftw_rader_tl_delete │ │ │ │ - 520: 00093735 8 FUNC GLOBAL DEFAULT 11 dfftw_set_timelimit__ │ │ │ │ - 521: 00010029 296 FUNC GLOBAL DEFAULT 11 fftw_mktriggen │ │ │ │ - 522: 00094871 364 FUNC GLOBAL DEFAULT 11 fftw_mapflags │ │ │ │ - 523: 00094fdd 94 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_split_dft_r2c │ │ │ │ - 524: 0004d14d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_64 │ │ │ │ - 525: 0003d379 28 FUNC GLOBAL DEFAULT 11 fftw_mksolver_hc2c │ │ │ │ - 526: 0009552d 24 FUNC GLOBAL DEFAULT 11 fftw_set_timelimit │ │ │ │ - 527: 0000e5f9 58 FUNC GLOBAL DEFAULT 11 fftw_mktensor_4d │ │ │ │ - 528: 00092bd9 24 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_1d_ │ │ │ │ - 529: 0009338d 34 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_1d_ │ │ │ │ - 530: 00095481 24 FUNC GLOBAL DEFAULT 11 fftw_print_plan │ │ │ │ - 531: 0000bb75 12 FUNC GLOBAL DEFAULT 11 fftw_toobig │ │ │ │ - 532: 0000c511 32 FUNC GLOBAL DEFAULT 11 fftw_ops_other │ │ │ │ - 533: 000946b1 18 FUNC GLOBAL DEFAULT 11 fftw_forget_wisdom │ │ │ │ - 534: 0000c745 36 FUNC GLOBAL DEFAULT 11 fftw_mkplan │ │ │ │ - 535: 0000c785 20 FUNC GLOBAL DEFAULT 11 fftw_plan_awake │ │ │ │ - 536: 00037605 16 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft_1_d │ │ │ │ - 537: 0008888d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_10 │ │ │ │ - 538: 00088e91 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_12 │ │ │ │ - 539: 0000baa5 4 FUNC GLOBAL DEFAULT 11 fftw_ifree │ │ │ │ - 540: 000623f5 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_32 │ │ │ │ - 541: 000956ed 102 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_split_dft_c2r │ │ │ │ - 542: 000896f9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_16 │ │ │ │ - 543: 00094cbd 26 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_c2r_2d │ │ │ │ - 544: 00012201 156 FUNC GLOBAL DEFAULT 11 fftw_ct_genericbuf_register │ │ │ │ - 545: 0000e6d5 60 FUNC GLOBAL DEFAULT 11 fftw_tensor_min_istride │ │ │ │ - 546: 00038d49 64 FUNC GLOBAL DEFAULT 11 fftw_rdft_rank_geq2_register │ │ │ │ - 547: 00094c7d 36 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_3d │ │ │ │ - 548: 0003c4d9 76 FUNC GLOBAL DEFAULT 11 fftw_rdft2_vrank_geq1_register │ │ │ │ - 549: 0000c589 6 FUNC GLOBAL DEFAULT 11 fftw_ops_add2 │ │ │ │ - 550: 00033bdd 24 FUNC GLOBAL DEFAULT 11 fftw_mksolver_hc2hc │ │ │ │ - 551: 0009450d 284 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_r2r__ │ │ │ │ - 552: 0000e8c5 118 FUNC GLOBAL DEFAULT 11 fftw_tensor_copy_except │ │ │ │ - 553: 000375f5 16 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft_1 │ │ │ │ - 554: 000996f4 81 OBJECT GLOBAL DEFAULT 13 fftw_cc │ │ │ │ - 555: 0000bab1 68 FUNC GLOBAL DEFAULT 11 fftw_assertion_failed │ │ │ │ - 556: 00013391 32 FUNC GLOBAL DEFAULT 11 fftw_dft_nop_register │ │ │ │ - 557: 0000f5e9 6 FUNC GLOBAL DEFAULT 11 fftw_measure_execution_time │ │ │ │ - 558: 0000e635 70 FUNC GLOBAL DEFAULT 11 fftw_mktensor_5d │ │ │ │ - 559: 0000e83d 62 FUNC GLOBAL DEFAULT 11 fftw_tensor_copy │ │ │ │ - 560: 0003cf31 4 FUNC GLOBAL DEFAULT 11 fftw_khc2c_register │ │ │ │ - 561: 0002cbe1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_64 │ │ │ │ - 562: 00094d21 26 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_r2c_1d │ │ │ │ - 563: 00095515 24 FUNC GLOBAL DEFAULT 11 fftw_cleanup │ │ │ │ - 564: 00033bf5 12 FUNC GLOBAL DEFAULT 11 fftw_mkplan_hc2hc │ │ │ │ - 565: 00094af9 140 FUNC GLOBAL DEFAULT 11 fftw_guru_kosherp │ │ │ │ - 566: 0008b69d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_20 │ │ │ │ - 567: 00011841 216 FUNC GLOBAL DEFAULT 11 fftw_regsolver_ct_directw │ │ │ │ - 568: 00075699 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_64 │ │ │ │ - 569: 0003cd7d 164 FUNC GLOBAL DEFAULT 11 fftw_rdft2_tensor_max_index │ │ │ │ - 570: 00094cd9 32 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_c2r_3d │ │ │ │ - 571: 0009373d 100 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft__ │ │ │ │ - 572: 0003c229 94 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft2_d_3pointers │ │ │ │ - 573: 00013d99 64 FUNC GLOBAL DEFAULT 11 fftw_dft_rank_geq2_register │ │ │ │ - 574: 00092bf1 32 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_2d_ │ │ │ │ - 575: 00025135 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_64 │ │ │ │ - 576: 000933b1 44 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_2d_ │ │ │ │ - 577: 000943c1 330 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_r2r__ │ │ │ │ - 578: 00010f5d 120 FUNC GLOBAL DEFAULT 11 fftw_ct_applicable │ │ │ │ - 579: 000925ed 48 FUNC GLOBAL DEFAULT 11 fftw_export_wisdom_to_filename │ │ │ │ - 580: 00036c3d 12 FUNC GLOBAL DEFAULT 11 fftw_mkplan_rdft │ │ │ │ - 581: 00095419 70 FUNC GLOBAL DEFAULT 11 fftw_sprint_plan │ │ │ │ - 582: 0000f531 24 FUNC GLOBAL DEFAULT 11 fftw_compute_tilesz │ │ │ │ - 583: 00092d21 222 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_dft_r2c_ │ │ │ │ - 584: 0000d159 44 FUNC GLOBAL DEFAULT 11 fftw_iestimate_cost │ │ │ │ - 585: 00092ee5 34 FUNC GLOBAL DEFAULT 11 dfftw_execute_dft_r2c_ │ │ │ │ - 586: 00093ccd 222 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_dft_r2c__ │ │ │ │ - 587: 0000e4d1 180 FUNC GLOBAL DEFAULT 11 fftw_tensor_print │ │ │ │ - 588: 00092519 32 FUNC GLOBAL DEFAULT 11 fftw_execute_dft_r2c │ │ │ │ - 589: 0000da75 122 FUNC GLOBAL DEFAULT 11 fftw_power_mod │ │ │ │ - 590: 0000e0cd 12 FUNC GLOBAL DEFAULT 11 fftw_mkproblem │ │ │ │ - 591: 0000dbb5 52 FUNC GLOBAL DEFAULT 11 fftw_first_divisor │ │ │ │ - 592: 0003478d 56 FUNC GLOBAL DEFAULT 11 fftw_dht_rader_register │ │ │ │ - 593: 0003c201 40 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft2_d │ │ │ │ - 594: 00092e01 226 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_split_dft_r2c_ │ │ │ │ - 595: 0000e065 44 FUNC GLOBAL DEFAULT 11 fftw_mkprinter │ │ │ │ - 596: 00058501 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_2 │ │ │ │ - 597: 000936bd 32 FUNC GLOBAL DEFAULT 11 dfftw_import_wisdom__ │ │ │ │ - 598: 00058739 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_4 │ │ │ │ - 599: 00094d3d 26 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_r2c_2d │ │ │ │ - 600: 00058b79 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_6 │ │ │ │ - 601: 0009476d 40 FUNC GLOBAL DEFAULT 11 fftw_import_wisdom_from_filename │ │ │ │ - 602: 0000dc05 22 FUNC GLOBAL DEFAULT 11 fftw_next_prime │ │ │ │ - 603: 00058e81 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_8 │ │ │ │ - 604: 0008aa89 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_32 │ │ │ │ - 605: 00064149 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft2_16 │ │ │ │ - 606: 00099090 8 OBJECT GLOBAL DEFAULT 13 fftw_rdft_hf_genus │ │ │ │ - 607: 000375d5 32 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft_d │ │ │ │ - 608: 00095681 108 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_r2r │ │ │ │ - 609: 00094819 4 FUNC GLOBAL DEFAULT 11 fftw_free │ │ │ │ - 610: 0000c241 52 FUNC GLOBAL DEFAULT 11 fftw_ct_uglyp │ │ │ │ - 611: 0000c171 84 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_tiled │ │ │ │ - 612: 00093bbd 36 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_3d__ │ │ │ │ - 613: 0000ba71 4 FUNC GLOBAL DEFAULT 11 fftw_ialignment_of │ │ │ │ - 614: 0003c289 22 FUNC GLOBAL DEFAULT 11 fftw_rdft2_solve │ │ │ │ - 615: 000990b8 4 OBJECT GLOBAL DEFAULT 13 fftw_rdft_r2r_genus │ │ │ │ - 616: 00091779 32 FUNC GLOBAL DEFAULT 11 fftw_rodft00e_r2hc_pad_register │ │ │ │ - 617: 00092c11 36 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_3d_ │ │ │ │ - 618: 000933dd 54 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_3d_ │ │ │ │ - 619: 0000e45d 68 FUNC GLOBAL DEFAULT 11 fftw_tensor_md5 │ │ │ │ - 620: 0005cc51 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf2_16 │ │ │ │ - 621: 0000eabd 152 FUNC GLOBAL DEFAULT 11 fftw_tensor_compress │ │ │ │ - 622: 000937ed 42 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_3d__ │ │ │ │ - 623: 00095611 110 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_dft │ │ │ │ - 624: 00094d79 38 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_r2c │ │ │ │ - 625: 00093b9d 32 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_2d__ │ │ │ │ - 626: 00094c11 44 FUNC GLOBAL DEFAULT 11 fftw_many_kosherp │ │ │ │ - 627: 00094825 6 FUNC GLOBAL DEFAULT 11 fftw_alloc_complex │ │ │ │ - 628: 00094d59 32 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_r2c_3d │ │ │ │ - 629: 00066799 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft2_20 │ │ │ │ - 630: 0000e7b5 136 FUNC GLOBAL DEFAULT 11 fftw_tensor_strides_decrease │ │ │ │ - 631: 0000fd05 144 FUNC GLOBAL DEFAULT 11 fftw_transpose_tiledbuf │ │ │ │ - 632: 000937c5 38 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_2d__ │ │ │ │ - 633: 00090279 32 FUNC GLOBAL DEFAULT 11 fftw_reodft11e_radix2_r2hc_register │ │ │ │ - 634: 00093b85 24 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_1d__ │ │ │ │ - 635: 00034c81 56 FUNC GLOBAL DEFAULT 11 fftw_rdft_buffered_register │ │ │ │ - 636: 000927f5 34 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_1d_ │ │ │ │ - 637: 00038b41 56 FUNC GLOBAL DEFAULT 11 fftw_rdft_rank0_register │ │ │ │ - 638: 00085285 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb2_16 │ │ │ │ - 639: 0000e76d 44 FUNC GLOBAL DEFAULT 11 fftw_tensor_inplace_strides │ │ │ │ - 640: 00095879 140 FUNC GLOBAL DEFAULT 11 fftw_guru64_kosherp │ │ │ │ - 641: 000924dd 24 FUNC GLOBAL DEFAULT 11 fftw_configure_planner │ │ │ │ - 642: 0003b0e5 32 FUNC GLOBAL DEFAULT 11 fftw_rdft2_nop_register │ │ │ │ - 643: 00011e71 152 FUNC GLOBAL DEFAULT 11 fftw_ct_generic_register │ │ │ │ - 644: 000937a1 34 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_1d__ │ │ │ │ - 645: 00039141 8 FUNC GLOBAL DEFAULT 11 fftw_rdft_solve │ │ │ │ - 646: 0005ef7d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_2 │ │ │ │ - 647: 0005ee39 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf2_20 │ │ │ │ - 648: 0003dd6d 84 FUNC GLOBAL DEFAULT 11 fftw_regsolver_hc2c_direct │ │ │ │ - 649: 0000c275 26 FUNC GLOBAL DEFAULT 11 fftw_extract_reim │ │ │ │ - 650: 00092189 780 FUNC GLOBAL DEFAULT 11 fftw_mkapiplan │ │ │ │ - 651: 0005f245 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_4 │ │ │ │ - 652: 0000e711 64 FUNC GLOBAL DEFAULT 11 fftw_tensor_min_ostride │ │ │ │ - 653: 0005f751 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_6 │ │ │ │ - 654: 000950b9 206 FUNC GLOBAL DEFAULT 11 fftw_plan_many_dft_c2r │ │ │ │ - 655: 0005fb29 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_8 │ │ │ │ - 656: 00095545 112 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_dft_c2r │ │ │ │ - 657: 00092595 28 FUNC GLOBAL DEFAULT 11 fftw_execute_split_dft_r2c │ │ │ │ - 658: 000926d9 12 FUNC GLOBAL DEFAULT 11 dfftw_execute_ │ │ │ │ - 659: 0000c2f5 22 FUNC GLOBAL DEFAULT 11 fftw_md5int │ │ │ │ - 660: 0000fc95 112 FUNC GLOBAL DEFAULT 11 fftw_transpose_tiled │ │ │ │ + 28: 0009a6d5 6 FUNC GLOBAL DEFAULT 11 dfftw_flops__ │ │ │ │ + 29: 000950bd 16 FUNC GLOBAL DEFAULT 11 fftw_reodft_conf_standard │ │ │ │ + 30: 00013995 48 FUNC GLOBAL DEFAULT 11 fftw_mksolver_dft_direct │ │ │ │ + 31: 000a07c8 8 OBJECT GLOBAL DEFAULT 13 fftw_rdft_hb_genus │ │ │ │ + 32: 0006aa05 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft2_32 │ │ │ │ + 33: 00059389 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_10 │ │ │ │ + 34: 0000c74d 34 FUNC GLOBAL DEFAULT 11 fftw_ops_cpy │ │ │ │ + 35: 000597f9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_12 │ │ │ │ + 36: 0008d8bd 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb2_20 │ │ │ │ + 37: 0000c4f9 26 FUNC GLOBAL DEFAULT 11 fftw_md5INT │ │ │ │ + 38: 00059be9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_15 │ │ │ │ + 39: 00059fd1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_16 │ │ │ │ + 40: 00057f2d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_2 │ │ │ │ + 41: 00058029 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_3 │ │ │ │ + 42: 00058169 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_4 │ │ │ │ + 43: 00058361 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_5 │ │ │ │ + 44: 00011bb9 64 FUNC GLOBAL DEFAULT 11 fftw_dft_conf_standard │ │ │ │ + 45: 00060c09 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf2_4 │ │ │ │ + 46: 00058561 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_6 │ │ │ │ + 47: 0009944d 18 FUNC GLOBAL DEFAULT 11 dfftw_cost_ │ │ │ │ + 48: 00058879 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_7 │ │ │ │ + 49: 0009b049 130 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r__ │ │ │ │ + 50: 0009b475 40 FUNC GLOBAL DEFAULT 11 dfftw_execute_dft_c2r__ │ │ │ │ + 51: 0000c7e1 14 FUNC GLOBAL DEFAULT 11 fftw_ops_add │ │ │ │ + 52: 000993d9 32 FUNC GLOBAL DEFAULT 11 dfftw_import_wisdom_ │ │ │ │ + 53: 0000ea19 10 FUNC GLOBAL DEFAULT 11 fftw_solver_use │ │ │ │ + 54: 0000f2d9 156 FUNC GLOBAL DEFAULT 11 fftw_dimcmp │ │ │ │ + 55: 00058b61 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_8 │ │ │ │ + 56: 00059011 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_9 │ │ │ │ + 57: 000393c1 100 FUNC GLOBAL DEFAULT 11 fftw_hc2hc_generic_register │ │ │ │ + 58: 00060f99 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf2_8 │ │ │ │ + 59: 0000c481 4 FUNC GLOBAL DEFAULT 11 fftw_kernel_malloc │ │ │ │ + 60: 0009bb51 96 FUNC GLOBAL DEFAULT 11 fftw_map_r2r_kind │ │ │ │ + 61: 00062e49 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf2_32 │ │ │ │ + 62: 00037b51 48 FUNC GLOBAL DEFAULT 11 fftw_mksolver_rdft_r2c_directbuf │ │ │ │ + 63: 00040961 22 FUNC GLOBAL DEFAULT 11 fftw_rdft2_strides │ │ │ │ + 64: 00099519 40 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_2d_ │ │ │ │ + 65: 0009b8dd 8 FUNC GLOBAL DEFAULT 11 dfftw_execute_r2r__ │ │ │ │ + 66: 00040831 302 FUNC GLOBAL DEFAULT 11 fftw_rdft2_inplace_strides │ │ │ │ + 67: 0009bab5 60 FUNC GLOBAL DEFAULT 11 fftw_import_wisdom_from_string │ │ │ │ + 68: 000993b5 4 FUNC GLOBAL DEFAULT 11 dfftw_forget_wisdom_ │ │ │ │ + 69: 0000bbb9 110 FUNC GLOBAL DEFAULT 11 fftw_nbuf_redundant │ │ │ │ + 70: 00015511 104 FUNC GLOBAL DEFAULT 11 fftw_dft_vrank_geq1_register │ │ │ │ + 71: 00037b21 48 FUNC GLOBAL DEFAULT 11 fftw_mksolver_rdft_r2c_direct │ │ │ │ + 72: 000a07f0 8 OBJECT GLOBAL DEFAULT 13 fftw_rdft_r2cf_genus │ │ │ │ + 73: 0000c531 48 FUNC GLOBAL DEFAULT 11 fftw_md5begin │ │ │ │ + 74: 0000eef9 40 FUNC GLOBAL DEFAULT 11 fftw_tensor_min_stride │ │ │ │ + 75: 00017f89 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_10 │ │ │ │ + 76: 0000e281 12 FUNC GLOBAL DEFAULT 11 fftw_factors_into_small_primes │ │ │ │ + 77: 0009c911 38 FUNC GLOBAL DEFAULT 11 fftw_plan_r2r_1d │ │ │ │ + 78: 00018751 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_11 │ │ │ │ + 79: 00018bb9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_12 │ │ │ │ + 80: 0003f81d 50 FUNC GLOBAL DEFAULT 11 fftw_rdft2_complex_n │ │ │ │ + 81: 00019491 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_13 │ │ │ │ + 82: 0003e5d1 40 FUNC GLOBAL DEFAULT 11 fftw_mksolver_rdft2_direct │ │ │ │ + 83: 00019bb1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_14 │ │ │ │ + 84: 0005c241 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_20 │ │ │ │ + 85: 0001a321 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_15 │ │ │ │ + 86: 0006b925 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_2 │ │ │ │ + 87: 0001a981 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_16 │ │ │ │ + 88: 0006ba29 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_3 │ │ │ │ + 89: 00099259 34 FUNC GLOBAL DEFAULT 11 fftw_export_wisdom_to_file │ │ │ │ + 90: 0009a659 4 FUNC GLOBAL DEFAULT 11 dfftw_forget_wisdom__ │ │ │ │ + 91: 000373a5 100 FUNC GLOBAL DEFAULT 11 fftw_rdft_conf_standard │ │ │ │ + 92: 0006bb45 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_4 │ │ │ │ + 93: 0006bd51 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_5 │ │ │ │ + 94: 0006bf69 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_6 │ │ │ │ + 95: 0005ce19 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_25 │ │ │ │ + 96: 0008cad9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb2_32 │ │ │ │ + 97: 0006c2a9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_7 │ │ │ │ + 98: 0000ba79 52 FUNC GLOBAL DEFAULT 11 fftw_malloc_plain │ │ │ │ + 99: 00010d0d 30 FUNC GLOBAL DEFAULT 11 fftw_triggen_destroy │ │ │ │ + 100: 0006c559 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_8 │ │ │ │ + 101: 0009cdf1 152 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_split_dft_r2c │ │ │ │ + 102: 0006c989 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_9 │ │ │ │ + 103: 00099e29 26 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_1d_ │ │ │ │ + 104: 0009c1e1 148 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_dft_c2r │ │ │ │ + 105: 0009bf41 172 FUNC GLOBAL DEFAULT 11 fftw_mktensor_rowmajor │ │ │ │ + 106: 0000e6f9 12 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_unsolvable │ │ │ │ + 107: 0009a65d 32 FUNC GLOBAL DEFAULT 11 dfftw_export_wisdom__ │ │ │ │ + 108: 00099a0d 282 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_dft_r2c_ │ │ │ │ + 109: 0008a68d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb2_4 │ │ │ │ + 110: 0000dd71 204 FUNC GLOBAL DEFAULT 11 fftw_mkplanner │ │ │ │ + 111: 0008aa71 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb2_8 │ │ │ │ + 112: 0001e771 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_20 │ │ │ │ + 113: 00099129 4 FUNC GLOBAL DEFAULT 11 fftw_alignment_of │ │ │ │ + 114: 0009c939 42 FUNC GLOBAL DEFAULT 11 fftw_plan_r2r_2d │ │ │ │ + 115: 0000c479 8 FUNC GLOBAL DEFAULT 11 fftw_iabs │ │ │ │ + 116: 000a1fc0 8 OBJECT GLOBAL DEFAULT 17 fftw_dft_n_genus │ │ │ │ + 117: 00099541 44 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_3d_ │ │ │ │ + 118: 0001f801 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_25 │ │ │ │ + 119: 00099fad 272 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_dft_c2r_ │ │ │ │ + 120: 00042f11 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_10 │ │ │ │ + 121: 0005a841 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_32 │ │ │ │ + 122: 0009a1d1 40 FUNC GLOBAL DEFAULT 11 dfftw_execute_dft_c2r_ │ │ │ │ + 123: 0000c361 164 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_tiledbuf │ │ │ │ + 124: 00043581 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_11 │ │ │ │ + 125: 000439a1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_12 │ │ │ │ + 126: 000832a1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_10 │ │ │ │ + 127: 00043dd9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_13 │ │ │ │ + 128: 00044149 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_14 │ │ │ │ + 129: 00097ef1 36 FUNC GLOBAL DEFAULT 11 fftw_redft00e_r2hc_pad_register │ │ │ │ + 130: 0000de95 34 FUNC GLOBAL DEFAULT 11 fftw_mkplan_d │ │ │ │ + 131: 00083749 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_12 │ │ │ │ + 132: 000444f9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_15 │ │ │ │ + 133: 0009b49d 40 FUNC GLOBAL DEFAULT 11 dfftw_execute_split_dft_c2r__ │ │ │ │ + 134: 00044b19 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_16 │ │ │ │ + 135: 0009a655 4 FUNC GLOBAL DEFAULT 11 dfftw_cleanup__ │ │ │ │ + 136: 0000c7f9 6 FUNC GLOBAL DEFAULT 11 fftw_ops_madd2 │ │ │ │ + 137: 0000f7a1 1924 FUNC GLOBAL DEFAULT 11 fftw_tile2d │ │ │ │ + 138: 0009cae1 32 FUNC GLOBAL DEFAULT 11 fftw_the_planner │ │ │ │ + 139: 00083ae9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_15 │ │ │ │ + 140: 00083ed1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_16 │ │ │ │ + 141: 0009a0bd 276 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_split_dft_c2r_ │ │ │ │ + 142: 0000c721 8 FUNC GLOBAL DEFAULT 11 fftw_imax │ │ │ │ + 143: 000991dd 6 FUNC GLOBAL DEFAULT 11 fftw_execute_r2r │ │ │ │ + 144: 0009ba25 68 FUNC GLOBAL DEFAULT 11 fftw_import_wisdom_from_file │ │ │ │ + 145: 00092959 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft2_16 │ │ │ │ + 146: 000a0e24 12 OBJECT GLOBAL DEFAULT 13 fftw_version │ │ │ │ + 147: 0000bb09 2 FUNC GLOBAL DEFAULT 11 fftw_null_awake │ │ │ │ + 148: 0005de61 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_10 │ │ │ │ + 149: 0009a6dd 18 FUNC GLOBAL DEFAULT 11 dfftw_estimate_cost__ │ │ │ │ + 150: 0009a221 204 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_ │ │ │ │ + 151: 0005e429 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_12 │ │ │ │ + 152: 000363a1 36 FUNC GLOBAL DEFAULT 11 fftw_dft_r2hc_register │ │ │ │ + 153: 0005ec19 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_16 │ │ │ │ + 154: 00039425 4 FUNC GLOBAL DEFAULT 11 fftw_khc2hc_register │ │ │ │ + 155: 00099e45 34 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_2d_ │ │ │ │ + 156: 000a07e0 8 OBJECT GLOBAL DEFAULT 13 fftw_rdft_r2cb_genus │ │ │ │ + 157: 00014ffd 36 FUNC GLOBAL DEFAULT 11 fftw_dft_rader_register │ │ │ │ + 158: 0009a379 362 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_r2r_ │ │ │ │ + 159: 00040749 36 FUNC GLOBAL DEFAULT 11 fftw_rdft2_rdft_register │ │ │ │ + 160: 0009ce89 182 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_split_dft │ │ │ │ + 161: 00011fc5 44 FUNC GLOBAL DEFAULT 11 fftw_mksolver_ct │ │ │ │ + 162: 00099409 40 FUNC GLOBAL DEFAULT 11 dfftw_print_plan_ │ │ │ │ + 163: 0003e2fd 76 FUNC GLOBAL DEFAULT 11 fftw_rdft2_buffered_register │ │ │ │ + 164: 0000c485 4 FUNC GLOBAL DEFAULT 11 fftw_kernel_free │ │ │ │ + 165: 0009c965 52 FUNC GLOBAL DEFAULT 11 fftw_plan_r2r_3d │ │ │ │ + 166: 0001b921 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_32 │ │ │ │ + 167: 0000e6ed 10 FUNC GLOBAL DEFAULT 11 fftw_problem_destroy │ │ │ │ + 168: 00099195 70 FUNC GLOBAL DEFAULT 11 fftw_execute_dft │ │ │ │ + 169: 0003c2ad 36 FUNC GLOBAL DEFAULT 11 fftw_rdft_dht_register │ │ │ │ + 170: 0000ff49 52 FUNC GLOBAL DEFAULT 11 fftw_get_crude_time │ │ │ │ + 171: 000993a9 6 FUNC GLOBAL DEFAULT 11 dfftw_destroy_plan_ │ │ │ │ + 172: 00049195 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_20 │ │ │ │ + 173: 000148dd 48 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_dft_d │ │ │ │ + 174: 00015a51 1240 FUNC GLOBAL DEFAULT 11 fftw_dft_zerotens │ │ │ │ + 175: 0009b4c5 204 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r__ │ │ │ │ + 176: 00011b6d 76 FUNC GLOBAL DEFAULT 11 fftw_dft_buffered_register │ │ │ │ + 177: 0000e705 70 FUNC GLOBAL DEFAULT 11 fftw_rader_tl_insert │ │ │ │ + 178: 0008611d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_20 │ │ │ │ + 179: 0000c45d 26 FUNC GLOBAL DEFAULT 11 fftw_hash │ │ │ │ + 180: 000949ad 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft2_20 │ │ │ │ + 181: 00049d99 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_25 │ │ │ │ + 182: 00014855 136 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_dft │ │ │ │ + 183: 00099921 130 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_ │ │ │ │ + 184: 000868f9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_25 │ │ │ │ + 185: 0000e1dd 50 FUNC GLOBAL DEFAULT 11 fftw_isqrt │ │ │ │ + 186: 0009b961 24 FUNC GLOBAL DEFAULT 11 fftw_estimate_cost │ │ │ │ + 187: 0006099d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_20 │ │ │ │ + 188: 00099d75 48 FUNC GLOBAL DEFAULT 11 dfftw_execute_split_dft_r2c_ │ │ │ │ + 189: 00014609 8 FUNC GLOBAL DEFAULT 11 fftw_kdft_dit_register │ │ │ │ + 190: 00011ff1 14 FUNC GLOBAL DEFAULT 11 fftw_mkplan_dftw │ │ │ │ + 191: 000145f9 8 FUNC GLOBAL DEFAULT 11 fftw_kdft_dif_register │ │ │ │ + 192: 0009c86d 162 FUNC GLOBAL DEFAULT 11 fftw_plan_many_r2r │ │ │ │ + 193: 0006cd41 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_10 │ │ │ │ + 194: 0006d3d9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_11 │ │ │ │ + 195: 0000ea25 38 FUNC GLOBAL DEFAULT 11 fftw_solver_destroy │ │ │ │ + 196: 00014601 8 FUNC GLOBAL DEFAULT 11 fftw_kdft_difsq_register │ │ │ │ + 197: 0006d7f1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_12 │ │ │ │ + 198: 0006dc09 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_13 │ │ │ │ + 199: 0000eb75 56 FUNC GLOBAL DEFAULT 11 fftw_tensor_tornk1 │ │ │ │ + 200: 0003970d 76 FUNC GLOBAL DEFAULT 11 fftw_rdft_indirect_register │ │ │ │ + 201: 0000c489 48 FUNC GLOBAL DEFAULT 11 fftw_md5putb │ │ │ │ + 202: 000738b1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_2 │ │ │ │ + 203: 0000ef59 28 FUNC GLOBAL DEFAULT 11 fftw_tensor_inplace_strides2 │ │ │ │ + 204: 0006dfd9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_14 │ │ │ │ + 205: 0006e389 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_15 │ │ │ │ + 206: 0000c561 376 FUNC GLOBAL DEFAULT 11 fftw_md5putc │ │ │ │ + 207: 00073ac9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_3 │ │ │ │ + 208: 00073d41 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_4 │ │ │ │ + 209: 0006e6d9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_16 │ │ │ │ + 210: 00074131 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_5 │ │ │ │ + 211: 000745a1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_6 │ │ │ │ + 212: 000a2208 12 OBJECT GLOBAL DEFAULT 17 fftw_rdft_hc2cf_genus │ │ │ │ + 213: 00074989 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_7 │ │ │ │ + 214: 0009be19 36 FUNC GLOBAL DEFAULT 11 fftw_mkprinter_str │ │ │ │ + 215: 00074ce1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_8 │ │ │ │ + 216: 0000e015 248 FUNC GLOBAL DEFAULT 11 fftw_find_generator │ │ │ │ + 217: 000751e9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_9 │ │ │ │ + 218: 00087929 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_10 │ │ │ │ + 219: 000a56f8 704 OBJECT GLOBAL DEFAULT 17 fftw_solvtab_rdft_r2cb │ │ │ │ + 220: 00087e75 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_12 │ │ │ │ + 221: 000a61c8 4 OBJECT GLOBAL DEFAULT 21 fftw_mksolver_hc2hc_hook │ │ │ │ + 222: 0009c7b5 184 FUNC GLOBAL DEFAULT 11 fftw_plan_many_dft │ │ │ │ + 223: 000535d9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_4 │ │ │ │ + 224: 00055c71 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_5 │ │ │ │ + 225: 00099e69 38 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_3d_ │ │ │ │ + 226: 000a43e8 704 OBJECT GLOBAL DEFAULT 17 fftw_solvtab_rdft_r2cf │ │ │ │ + 227: 0000e191 74 FUNC GLOBAL DEFAULT 11 fftw_factors_into │ │ │ │ + 228: 00045279 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_32 │ │ │ │ + 229: 00088641 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_16 │ │ │ │ + 230: 00081e79 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_2 │ │ │ │ + 231: 00095d79 36 FUNC GLOBAL DEFAULT 11 fftw_reodft010e_r2hc_register │ │ │ │ + 232: 0000c4b9 36 FUNC GLOBAL DEFAULT 11 fftw_md5puts │ │ │ │ + 233: 0000e74d 44 FUNC GLOBAL DEFAULT 11 fftw_rader_tl_find │ │ │ │ + 234: 00053979 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_8 │ │ │ │ + 235: 00081f81 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_3 │ │ │ │ + 236: 000820d1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_4 │ │ │ │ + 237: 0009abc5 130 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c__ │ │ │ │ + 238: 000847c5 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_32 │ │ │ │ + 239: 0009aff1 38 FUNC GLOBAL DEFAULT 11 dfftw_execute_dft_r2c__ │ │ │ │ + 240: 000822d1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_5 │ │ │ │ + 241: 000824d9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_6 │ │ │ │ + 242: 00093d55 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft2_32 │ │ │ │ + 243: 0009baf9 64 FUNC GLOBAL DEFAULT 11 fftw_import_wisdom │ │ │ │ + 244: 00082809 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_7 │ │ │ │ + 245: 00082b01 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_8 │ │ │ │ + 246: 0000ca1d 28 FUNC GLOBAL DEFAULT 11 fftw_plan_destroy_internal │ │ │ │ + 247: 00010615 374 FUNC GLOBAL DEFAULT 11 fftw_transpose │ │ │ │ + 248: 0000c1a9 104 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_ci │ │ │ │ + 249: 000a07e8 8 OBJECT GLOBAL DEFAULT 13 fftw_rdft_r2cfII_genus │ │ │ │ + 250: 00082f01 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_9 │ │ │ │ + 251: 0000bb0d 130 FUNC GLOBAL DEFAULT 11 fftw_nbuf │ │ │ │ + 252: 000145d5 36 FUNC GLOBAL DEFAULT 11 fftw_dft_indirect_transpose_register │ │ │ │ + 253: 000993b9 32 FUNC GLOBAL DEFAULT 11 dfftw_export_wisdom_ │ │ │ │ + 254: 000993b1 4 FUNC GLOBAL DEFAULT 11 dfftw_cleanup_ │ │ │ │ + 255: 00072f91 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_20 │ │ │ │ + 256: 0005fe91 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_32 │ │ │ │ + 257: 0000c211 104 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_co │ │ │ │ + 258: 0000c731 26 FUNC GLOBAL DEFAULT 11 fftw_ops_zero │ │ │ │ + 259: 0008da05 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_2 │ │ │ │ + 260: 0009b135 282 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_dft_c2r__ │ │ │ │ + 261: 00073791 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_25 │ │ │ │ + 262: 0009bb39 4 FUNC GLOBAL DEFAULT 11 fftw_malloc │ │ │ │ + 263: 0009b999 60 FUNC GLOBAL DEFAULT 11 fftw_import_system_wisdom │ │ │ │ + 264: 0009c6dd 216 FUNC GLOBAL DEFAULT 11 fftw_plan_many_dft_r2c │ │ │ │ + 265: 00099469 138 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_ │ │ │ │ + 266: 0008dca9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_4 │ │ │ │ + 267: 0009cbcd 124 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_dft_r2c │ │ │ │ + 268: 0008e1d9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_6 │ │ │ │ + 269: 0003a0b5 652 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft │ │ │ │ + 270: 0009a641 12 FUNC GLOBAL DEFAULT 11 dfftw_execute__ │ │ │ │ + 271: 0008e599 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_8 │ │ │ │ + 272: 0009b10d 38 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_3d__ │ │ │ │ + 273: 0000f6b9 108 FUNC GLOBAL DEFAULT 11 fftw_tensor_inplace_locations │ │ │ │ + 274: 0008a421 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_20 │ │ │ │ + 275: 0009956d 292 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_dft_ │ │ │ │ + 276: 0009ca61 128 FUNC GLOBAL DEFAULT 11 fftw_rdft2_pad │ │ │ │ + 277: 00054291 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_16 │ │ │ │ + 278: 0000ea95 58 FUNC GLOBAL DEFAULT 11 fftw_mktensor │ │ │ │ + 279: 0000f725 22 FUNC GLOBAL DEFAULT 11 fftw_tensor_destroy2 │ │ │ │ + 280: 0000c795 74 FUNC GLOBAL DEFAULT 11 fftw_ops_madd │ │ │ │ + 281: 0000f73d 34 FUNC GLOBAL DEFAULT 11 fftw_tensor_destroy4 │ │ │ │ + 282: 0000e211 74 FUNC GLOBAL DEFAULT 11 fftw_choose_radix │ │ │ │ + 283: 0005bccd 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cfII_64 │ │ │ │ + 284: 000997a9 284 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_split_dft_ │ │ │ │ + 285: 0000bab1 8 FUNC GLOBAL DEFAULT 11 fftw_ifree0 │ │ │ │ + 286: 0009b0e9 34 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_2d__ │ │ │ │ + 287: 0000ea4d 6 FUNC GLOBAL DEFAULT 11 fftw_solver_register │ │ │ │ + 288: 000a1fc8 8 OBJECT GLOBAL DEFAULT 17 fftw_dft_t_genus │ │ │ │ + 289: 000a61c0 4 OBJECT GLOBAL DEFAULT 21 fftw_mksolver_ct_hook │ │ │ │ + 290: 0009a6ad 40 FUNC GLOBAL DEFAULT 11 dfftw_print_plan__ │ │ │ │ + 291: 0009c999 48 FUNC GLOBAL DEFAULT 11 fftw_plan_r2r │ │ │ │ + 292: 0009b8e5 122 FUNC GLOBAL DEFAULT 11 fftw_flops │ │ │ │ + 293: 0007d0a5 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_4 │ │ │ │ + 294: 0007fa1d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_5 │ │ │ │ + 295: 0006eeb1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_32 │ │ │ │ + 296: 0009b0cd 26 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_1d__ │ │ │ │ + 297: 000a21fc 12 OBJECT GLOBAL DEFAULT 17 fftw_rdft_hc2cb_genus │ │ │ │ + 298: 0007d491 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_8 │ │ │ │ + 299: 0007ddf9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_16 │ │ │ │ + 300: 00014611 56 FUNC GLOBAL DEFAULT 11 fftw_kdft_register │ │ │ │ + 301: 0000c801 484 FUNC GLOBAL DEFAULT 11 fftw_pickdim │ │ │ │ + 302: 000a5a18 24 OBJECT GLOBAL DEFAULT 17 fftw_solvtab_rdft_r2r │ │ │ │ + 303: 000a07d8 8 OBJECT GLOBAL DEFAULT 13 fftw_rdft_r2cbIII_genus │ │ │ │ + 304: 000129c5 172 FUNC GLOBAL DEFAULT 11 fftw_regsolver_ct_directwsq │ │ │ │ + 305: 0005695d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_20 │ │ │ │ + 306: 00099321 68 FUNC GLOBAL DEFAULT 11 fftw_export_wisdom │ │ │ │ + 307: 0009990d 18 FUNC GLOBAL DEFAULT 11 dfftw_execute_split_dft_ │ │ │ │ + 308: 0009c1b1 48 FUNC GLOBAL DEFAULT 11 fftw_plan_dft │ │ │ │ + 309: 00057ead 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_25 │ │ │ │ + 310: 00089881 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_32 │ │ │ │ + 311: 0001dde1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_64 │ │ │ │ + 312: 0000bb91 28 FUNC GLOBAL DEFAULT 11 fftw_bufdist │ │ │ │ + 313: 0009b019 48 FUNC GLOBAL DEFAULT 11 dfftw_execute_split_dft_r2c__ │ │ │ │ + 314: 0000ca39 2 FUNC GLOBAL DEFAULT 11 fftw_plan_null_destroy │ │ │ │ + 315: 00098d1d 36 FUNC GLOBAL DEFAULT 11 fftw_reodft00e_splitradix_register │ │ │ │ + 316: 0009c3f5 162 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_split_dft_c2r │ │ │ │ + 317: 0004bd01 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_10 │ │ │ │ + 318: 0009cf41 98 FUNC GLOBAL DEFAULT 11 fftw_mktensor_iodims64 │ │ │ │ + 319: 00099e91 282 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_dft_c2r_ │ │ │ │ + 320: 0004c2dd 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_12 │ │ │ │ + 321: 0009a935 278 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_dft__ │ │ │ │ + 322: 0009ca1d 44 FUNC GLOBAL DEFAULT 11 fftw_fprint_plan │ │ │ │ + 323: 000a0e30 1 OBJECT GLOBAL DEFAULT 13 fftw_codelet_optim │ │ │ │ + 324: 0004cbc9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_15 │ │ │ │ + 325: 0000deb9 106 FUNC GLOBAL DEFAULT 11 fftw_mkplan_f_d │ │ │ │ + 326: 0009c275 124 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_dft_r2c │ │ │ │ + 327: 0004d3d9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_16 │ │ │ │ + 328: 0009a639 8 FUNC GLOBAL DEFAULT 11 dfftw_execute_r2r_ │ │ │ │ + 329: 0009b361 276 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_split_dft_c2r__ │ │ │ │ + 330: 00080829 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_20 │ │ │ │ + 331: 0009923d 16 FUNC GLOBAL DEFAULT 11 fftw_execute_split_dft │ │ │ │ + 332: 0000bc29 312 FUNC GLOBAL DEFAULT 11 fftw_cpy1d │ │ │ │ + 333: 00081de9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_25 │ │ │ │ + 334: 0009bdf5 36 FUNC GLOBAL DEFAULT 11 fftw_mkprinter_cnt │ │ │ │ + 335: 00097bc5 36 FUNC GLOBAL DEFAULT 11 fftw_reodft11e_r2hc_odd_register │ │ │ │ + 336: 00041ab5 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_2 │ │ │ │ + 337: 000990dd 76 FUNC GLOBAL DEFAULT 11 fftw_destroy_plan │ │ │ │ + 338: 00041bc1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_3 │ │ │ │ + 339: 00041cd5 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_4 │ │ │ │ + 340: 00010d75 944 FUNC GLOBAL DEFAULT 11 fftw_twiddle_awake │ │ │ │ + 341: 00041ed1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_5 │ │ │ │ + 342: 000420f9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_6 │ │ │ │ + 343: 00042419 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_7 │ │ │ │ + 344: 000426b1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_8 │ │ │ │ + 345: 00055861 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf2_32 │ │ │ │ + 346: 0009aa4d 284 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_split_dft__ │ │ │ │ + 347: 00042b59 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_9 │ │ │ │ + 348: 0009a811 292 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_dft__ │ │ │ │ + 349: 0009a4e5 338 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_r2r_ │ │ │ │ + 350: 00046371 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_64 │ │ │ │ + 351: 000520a9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_20 │ │ │ │ + 352: 00085c29 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cbIII_64 │ │ │ │ + 353: 0000e9d9 40 FUNC GLOBAL DEFAULT 11 fftw_mkscanner │ │ │ │ + 354: 0000f655 98 FUNC GLOBAL DEFAULT 11 fftw_tensor_equal │ │ │ │ + 355: 00099461 8 FUNC GLOBAL DEFAULT 11 dfftw_set_timelimit_ │ │ │ │ + 356: 000a0538 4 OBJECT GLOBAL DEFAULT 13 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ + 357: 00053355 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_25 │ │ │ │ + 358: 000139c5 48 FUNC GLOBAL DEFAULT 11 fftw_mksolver_dft_directbuf │ │ │ │ + 359: 0002f5b9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_10 │ │ │ │ + 360: 0000ec79 8 FUNC GLOBAL DEFAULT 11 fftw_mktensor_0d │ │ │ │ + 361: 0007f591 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb2_32 │ │ │ │ + 362: 0000bfb1 400 FUNC GLOBAL DEFAULT 11 fftw_cpy2d │ │ │ │ + 363: 00029b59 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_16 │ │ │ │ + 364: 00068281 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft2_4 │ │ │ │ + 365: 0000ea05 20 FUNC GLOBAL DEFAULT 11 fftw_mksolver │ │ │ │ + 366: 0000e25d 34 FUNC GLOBAL DEFAULT 11 fftw_modulo │ │ │ │ + 367: 000756d1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_10 │ │ │ │ + 368: 000993f9 14 FUNC GLOBAL DEFAULT 11 dfftw_import_system_wisdom_ │ │ │ │ + 369: 00075c35 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_12 │ │ │ │ + 370: 00068719 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft2_8 │ │ │ │ + 371: 00021679 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_10 │ │ │ │ + 372: 0000bef1 96 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_pair_ci │ │ │ │ + 373: 0003ed7d 100 FUNC GLOBAL DEFAULT 11 fftw_rdft2_rank_geq2_register │ │ │ │ + 374: 00086a1d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_2 │ │ │ │ + 375: 00076549 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_15 │ │ │ │ + 376: 0000ea55 62 FUNC GLOBAL DEFAULT 11 fftw_solvtab_exec │ │ │ │ + 377: 00021c59 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_12 │ │ │ │ + 378: 0003dbd9 76 FUNC GLOBAL DEFAULT 11 fftw_rdft_vrank3_transpose_register │ │ │ │ + 379: 00076d3d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_16 │ │ │ │ + 380: 00086c7d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_4 │ │ │ │ + 381: 00048d09 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cf_128 │ │ │ │ + 382: 00099da5 130 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_c2r_ │ │ │ │ + 383: 00087101 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_6 │ │ │ │ + 384: 00022529 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_15 │ │ │ │ + 385: 00022d31 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_16 │ │ │ │ + 386: 0000bf51 96 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_pair_co │ │ │ │ + 387: 00087441 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb_8 │ │ │ │ + 388: 0003ea6d 36 FUNC GLOBAL DEFAULT 11 fftw_rdft2_rank0_register │ │ │ │ + 389: 0000f079 96 FUNC GLOBAL DEFAULT 11 fftw_tensor_copy_inplace │ │ │ │ + 390: 00099149 38 FUNC GLOBAL DEFAULT 11 fftw_execute_dft_c2r │ │ │ │ + 391: 00099439 18 FUNC GLOBAL DEFAULT 11 dfftw_estimate_cost_ │ │ │ │ + 392: 0009a1f9 40 FUNC GLOBAL DEFAULT 11 dfftw_execute_split_dft_c2r_ │ │ │ │ + 393: 0000ea01 4 FUNC GLOBAL DEFAULT 11 fftw_scanner_destroy │ │ │ │ + 394: 000152a9 24 FUNC GLOBAL DEFAULT 11 fftw_dft_solve │ │ │ │ + 395: 00098d41 16 FUNC GLOBAL DEFAULT 11 fftw_set_planner_hooks │ │ │ │ + 396: 0004e661 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_32 │ │ │ │ + 397: 0000ff7d 180 FUNC GLOBAL DEFAULT 11 fftw_elapsed_since │ │ │ │ + 398: 00039429 72 FUNC GLOBAL DEFAULT 11 fftw_kr2c_register │ │ │ │ + 399: 0009bda9 44 FUNC GLOBAL DEFAULT 11 fftw_mkprinter_file │ │ │ │ + 400: 00039471 28 FUNC GLOBAL DEFAULT 11 fftw_kr2r_register │ │ │ │ + 401: 0001f915 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_2 │ │ │ │ + 402: 00038051 76 FUNC GLOBAL DEFAULT 11 fftw_rdft_generic_register │ │ │ │ + 403: 0000ec81 36 FUNC GLOBAL DEFAULT 11 fftw_mktensor_1d │ │ │ │ + 404: 000302e1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_20 │ │ │ │ + 405: 0001faf9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_3 │ │ │ │ + 406: 0001fd49 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_4 │ │ │ │ + 407: 0009c531 182 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_split_dft │ │ │ │ + 408: 0003ede1 14 FUNC GLOBAL DEFAULT 11 fftw_mkplan_rdft2 │ │ │ │ + 409: 00020101 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_5 │ │ │ │ + 410: 00072ad1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_128 │ │ │ │ + 411: 00020565 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_6 │ │ │ │ + 412: 0009acb1 282 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_dft_r2c__ │ │ │ │ + 413: 00020951 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_7 │ │ │ │ + 414: 000317e1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_25 │ │ │ │ + 415: 00020c91 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_8 │ │ │ │ + 416: 0000ead5 62 FUNC GLOBAL DEFAULT 11 fftw_tensor_sz │ │ │ │ + 417: 00021161 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_9 │ │ │ │ + 418: 000998c5 72 FUNC GLOBAL DEFAULT 11 dfftw_execute_dft_ │ │ │ │ + 419: 000700e9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_r2cb_64 │ │ │ │ + 420: 0007bb5d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_20 │ │ │ │ + 421: 00039c59 1056 FUNC GLOBAL DEFAULT 11 fftw_rdft_zerotens │ │ │ │ + 422: 0000f619 58 FUNC GLOBAL DEFAULT 11 fftw_tensor_split │ │ │ │ + 423: 00035dd1 124 FUNC GLOBAL DEFAULT 11 fftw_hc2hc_applicable │ │ │ │ + 424: 0009b5e5 56 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_3d__ │ │ │ │ + 425: 0009a64d 6 FUNC GLOBAL DEFAULT 11 dfftw_destroy_plan__ │ │ │ │ + 426: 0000f1e5 196 FUNC GLOBAL DEFAULT 11 fftw_tensor_append │ │ │ │ + 427: 000279f1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_20 │ │ │ │ + 428: 0007ce21 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_25 │ │ │ │ + 429: 0000e69d 24 FUNC GLOBAL DEFAULT 11 fftw_printer_destroy │ │ │ │ + 430: 00028c4d 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_25 │ │ │ │ + 431: 0003f961 232 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft2 │ │ │ │ + 432: 0009b5b5 46 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_2d__ │ │ │ │ + 433: 00013da1 36 FUNC GLOBAL DEFAULT 11 fftw_dft_generic_register │ │ │ │ + 434: 0000e151 34 FUNC GLOBAL DEFAULT 11 fftw_is_prime │ │ │ │ + 435: 000950a9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_e10_8 │ │ │ │ + 436: 0000f761 64 FUNC GLOBAL DEFAULT 11 fftw_tensor_kosherp │ │ │ │ + 437: 00099691 278 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_dft_ │ │ │ │ + 438: 0009b251 272 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_dft_c2r__ │ │ │ │ + 439: 00036575 36 FUNC GLOBAL DEFAULT 11 fftw_dht_r2hc_register │ │ │ │ + 440: 0009be3d 98 FUNC GLOBAL DEFAULT 11 fftw_mktensor_iodims │ │ │ │ + 441: 0000edcd 114 FUNC GLOBAL DEFAULT 11 fftw_tensor_max_index │ │ │ │ + 442: 00049eb9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_2 │ │ │ │ + 443: 0000c6d9 70 FUNC GLOBAL DEFAULT 11 fftw_md5end │ │ │ │ + 444: 0004a0c1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_3 │ │ │ │ + 445: 0004a339 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_4 │ │ │ │ + 446: 0009c0f5 44 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_c2r │ │ │ │ + 447: 0004a729 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_5 │ │ │ │ + 448: 0000eca5 56 FUNC GLOBAL DEFAULT 11 fftw_mktensor_2d │ │ │ │ + 449: 0004aba5 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_6 │ │ │ │ + 450: 0000bd61 260 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_pair │ │ │ │ + 451: 0009b591 36 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_1d__ │ │ │ │ + 452: 0004af99 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_7 │ │ │ │ + 453: 0009b979 8 FUNC GLOBAL DEFAULT 11 fftw_cost │ │ │ │ + 454: 0004b2f9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_8 │ │ │ │ + 455: 000319c5 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_q1_2 │ │ │ │ + 456: 0002b0d9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_32 │ │ │ │ + 457: 0004b7ed 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_9 │ │ │ │ + 458: 00034229 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_q1_3 │ │ │ │ + 459: 00091cf9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft2_4 │ │ │ │ + 460: 000992bd 88 FUNC GLOBAL DEFAULT 11 fftw_export_wisdom_to_string │ │ │ │ + 461: 00031f89 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_q1_4 │ │ │ │ + 462: 0000f42d 492 FUNC GLOBAL DEFAULT 11 fftw_tensor_compress_contiguous │ │ │ │ + 463: 00034d85 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_q1_5 │ │ │ │ + 464: 00035cf1 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_q1_6 │ │ │ │ + 465: 000920b9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft2_8 │ │ │ │ + 466: 00033ebd 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_q1_8 │ │ │ │ + 467: 00010d2d 72 FUNC GLOBAL DEFAULT 11 fftw_twiddle_length │ │ │ │ + 468: 00077fd9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_32 │ │ │ │ + 469: 0000de3d 86 FUNC GLOBAL DEFAULT 11 fftw_planner_destroy │ │ │ │ + 470: 0000f18d 86 FUNC GLOBAL DEFAULT 11 fftw_tensor_copy_sub │ │ │ │ + 471: 000a2ff0 408 OBJECT GLOBAL DEFAULT 17 fftw_solvtab_dft_standard │ │ │ │ + 472: 00064f05 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_10 │ │ │ │ + 473: 00023fb5 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_32 │ │ │ │ + 474: 00065589 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_12 │ │ │ │ + 475: 00037561 40 FUNC GLOBAL DEFAULT 11 fftw_mksolver_rdft_r2r_direct │ │ │ │ + 476: 00028ea9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_4 │ │ │ │ + 477: 0002f021 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_5 │ │ │ │ + 478: 0009a6f1 18 FUNC GLOBAL DEFAULT 11 dfftw_cost__ │ │ │ │ + 479: 00029229 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_8 │ │ │ │ + 480: 00065e79 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_16 │ │ │ │ + 481: 0003876d 220 FUNC GLOBAL DEFAULT 11 fftw_regsolver_hc2hc_direct │ │ │ │ + 482: 0009c375 126 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_r2r │ │ │ │ + 483: 0003c539 104 FUNC GLOBAL DEFAULT 11 fftw_rdft_vrank_geq1_register │ │ │ │ + 484: 0009924d 10 FUNC GLOBAL DEFAULT 11 fftw_execute │ │ │ │ + 485: 0000c729 8 FUNC GLOBAL DEFAULT 11 fftw_imin │ │ │ │ + 486: 0009a69d 14 FUNC GLOBAL DEFAULT 11 dfftw_import_system_wisdom__ │ │ │ │ + 487: 00040e71 14 FUNC GLOBAL DEFAULT 11 fftw_mkplan_hc2c │ │ │ │ + 488: 0009c021 34 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_1d │ │ │ │ + 489: 0000ead1 4 FUNC GLOBAL DEFAULT 11 fftw_tensor_destroy │ │ │ │ + 490: 0003a395 46 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft_0_d │ │ │ │ + 491: 000991e5 38 FUNC GLOBAL DEFAULT 11 fftw_execute_split_dft_c2r │ │ │ │ + 492: 0009aedd 276 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_split_dft_r2c__ │ │ │ │ + 493: 0000df25 76 FUNC GLOBAL DEFAULT 11 fftw_safe_mulmod │ │ │ │ + 494: 0000be65 140 FUNC GLOBAL DEFAULT 11 fftw_zero1d_pair │ │ │ │ + 495: 0000ecdd 68 FUNC GLOBAL DEFAULT 11 fftw_mktensor_3d │ │ │ │ + 496: 00099431 6 FUNC GLOBAL DEFAULT 11 dfftw_flops_ │ │ │ │ + 497: 000397c1 36 FUNC GLOBAL DEFAULT 11 fftw_rdft_nop_register │ │ │ │ + 498: 0009ab69 72 FUNC GLOBAL DEFAULT 11 dfftw_execute_dft__ │ │ │ │ + 499: 0000c515 26 FUNC GLOBAL DEFAULT 11 fftw_md5unsigned │ │ │ │ + 500: 0009c2f1 132 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_dft │ │ │ │ + 501: 00016095 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_2 │ │ │ │ + 502: 00016239 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_3 │ │ │ │ + 503: 0003a0a5 16 FUNC GLOBAL DEFAULT 11 fftw_rdft_kind_str │ │ │ │ + 504: 00016415 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_4 │ │ │ │ + 505: 00016779 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_5 │ │ │ │ + 506: 00016b71 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_6 │ │ │ │ + 507: 00017239 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_7 │ │ │ │ + 508: 00017749 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_8 │ │ │ │ + 509: 00017b51 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_n1_9 │ │ │ │ + 510: 00067f89 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_20 │ │ │ │ + 511: 0009c091 30 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_c2r_1d │ │ │ │ + 512: 0009bb41 8 FUNC GLOBAL DEFAULT 11 fftw_alloc_real │ │ │ │ + 513: 0009abb1 18 FUNC GLOBAL DEFAULT 11 dfftw_execute_split_dft__ │ │ │ │ + 514: 00094d21 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_e01_8 │ │ │ │ + 515: 000146d5 14 FUNC GLOBAL DEFAULT 11 fftw_mkplan_dft │ │ │ │ + 516: 000116c5 36 FUNC GLOBAL DEFAULT 11 fftw_dft_bluestein_register │ │ │ │ + 517: 000140a5 76 FUNC GLOBAL DEFAULT 11 fftw_dft_indirect_register │ │ │ │ + 518: 0009c045 34 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_2d │ │ │ │ + 519: 0000e779 62 FUNC GLOBAL DEFAULT 11 fftw_rader_tl_delete │ │ │ │ + 520: 0009a705 8 FUNC GLOBAL DEFAULT 11 dfftw_set_timelimit__ │ │ │ │ + 521: 00010bb1 348 FUNC GLOBAL DEFAULT 11 fftw_mktriggen │ │ │ │ + 522: 0009bbb1 388 FUNC GLOBAL DEFAULT 11 fftw_mapflags │ │ │ │ + 523: 0009c499 152 FUNC GLOBAL DEFAULT 11 fftw_plan_guru_split_dft_r2c │ │ │ │ + 524: 000515b9 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hf_64 │ │ │ │ + 525: 00040e49 40 FUNC GLOBAL DEFAULT 11 fftw_mksolver_hc2c │ │ │ │ + 526: 0009cb1d 26 FUNC GLOBAL DEFAULT 11 fftw_set_timelimit │ │ │ │ + 527: 0000ed21 80 FUNC GLOBAL DEFAULT 11 fftw_mktensor_4d │ │ │ │ + 528: 000999a5 26 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_1d_ │ │ │ │ + 529: 0009a2ed 36 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_1d_ │ │ │ │ + 530: 0009ca49 24 FUNC GLOBAL DEFAULT 11 fftw_print_plan │ │ │ │ + 531: 0000bbad 12 FUNC GLOBAL DEFAULT 11 fftw_toobig │ │ │ │ + 532: 0000c771 34 FUNC GLOBAL DEFAULT 11 fftw_ops_other │ │ │ │ + 533: 0009b981 24 FUNC GLOBAL DEFAULT 11 fftw_forget_wisdom │ │ │ │ + 534: 0000c9e5 54 FUNC GLOBAL DEFAULT 11 fftw_mkplan │ │ │ │ + 535: 0000ca3d 32 FUNC GLOBAL DEFAULT 11 fftw_plan_awake │ │ │ │ + 536: 0003a381 18 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft_1_d │ │ │ │ + 537: 0008eb29 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_10 │ │ │ │ + 538: 0008f15d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_12 │ │ │ │ + 539: 0000baad 4 FUNC GLOBAL DEFAULT 11 fftw_ifree │ │ │ │ + 540: 00067319 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_32 │ │ │ │ + 541: 0009cd4d 162 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_split_dft_c2r │ │ │ │ + 542: 0008fa01 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_16 │ │ │ │ + 543: 0009c0b1 30 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_c2r_2d │ │ │ │ + 544: 000132ad 200 FUNC GLOBAL DEFAULT 11 fftw_ct_genericbuf_register │ │ │ │ + 545: 0000ee41 96 FUNC GLOBAL DEFAULT 11 fftw_tensor_min_istride │ │ │ │ + 546: 0003be39 100 FUNC GLOBAL DEFAULT 11 fftw_rdft_rank_geq2_register │ │ │ │ + 547: 0009c069 40 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_3d │ │ │ │ + 548: 0003fd99 104 FUNC GLOBAL DEFAULT 11 fftw_rdft2_vrank_geq1_register │ │ │ │ + 549: 0000c7f1 6 FUNC GLOBAL DEFAULT 11 fftw_ops_add2 │ │ │ │ + 550: 0003603d 36 FUNC GLOBAL DEFAULT 11 fftw_mksolver_hc2hc │ │ │ │ + 551: 0009b789 338 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_r2r__ │ │ │ │ + 552: 0000f0d9 180 FUNC GLOBAL DEFAULT 11 fftw_tensor_copy_except │ │ │ │ + 553: 0003a36d 18 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft_1 │ │ │ │ + 554: 000a0e34 81 OBJECT GLOBAL DEFAULT 13 fftw_cc │ │ │ │ + 555: 0000bab9 80 FUNC GLOBAL DEFAULT 11 fftw_assertion_failed │ │ │ │ + 556: 000146b1 36 FUNC GLOBAL DEFAULT 11 fftw_dft_nop_register │ │ │ │ + 557: 00010031 6 FUNC GLOBAL DEFAULT 11 fftw_measure_execution_time │ │ │ │ + 558: 0000ed71 92 FUNC GLOBAL DEFAULT 11 fftw_mktensor_5d │ │ │ │ + 559: 0000f021 86 FUNC GLOBAL DEFAULT 11 fftw_tensor_copy │ │ │ │ + 560: 00040979 4 FUNC GLOBAL DEFAULT 11 fftw_khc2c_register │ │ │ │ + 561: 0002ec49 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t2_64 │ │ │ │ + 562: 0009c121 30 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_r2c_1d │ │ │ │ + 563: 0009cb01 28 FUNC GLOBAL DEFAULT 11 fftw_cleanup │ │ │ │ + 564: 00036061 14 FUNC GLOBAL DEFAULT 11 fftw_mkplan_hc2hc │ │ │ │ + 565: 0009bea1 158 FUNC GLOBAL DEFAULT 11 fftw_guru_kosherp │ │ │ │ + 566: 00091a55 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_20 │ │ │ │ + 567: 00012701 276 FUNC GLOBAL DEFAULT 11 fftw_regsolver_ct_directw │ │ │ │ + 568: 0007af89 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_hb_64 │ │ │ │ + 569: 0004076d 196 FUNC GLOBAL DEFAULT 11 fftw_rdft2_tensor_max_index │ │ │ │ + 570: 0009c0d1 36 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_c2r_3d │ │ │ │ + 571: 0009a70d 138 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft__ │ │ │ │ + 572: 0003fa7d 126 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft2_d_3pointers │ │ │ │ + 573: 00015245 100 FUNC GLOBAL DEFAULT 11 fftw_dft_rank_geq2_register │ │ │ │ + 574: 000999c1 34 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_2d_ │ │ │ │ + 575: 00026edd 20 FUNC GLOBAL DEFAULT 11 fftw_codelet_t1_64 │ │ │ │ + 576: 0009a311 46 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_2d_ │ │ │ │ + 577: 0009b61d 362 FUNC GLOBAL DEFAULT 11 dfftw_plan_many_r2r__ │ │ │ │ + 578: 00011cf1 134 FUNC GLOBAL DEFAULT 11 fftw_ct_applicable │ │ │ │ + 579: 0009927d 64 FUNC GLOBAL DEFAULT 11 fftw_export_wisdom_to_filename │ │ │ │ + 580: 000397e5 14 FUNC GLOBAL DEFAULT 11 fftw_mkplan_rdft │ │ │ │ + 581: 0009c9c9 84 FUNC GLOBAL DEFAULT 11 fftw_sprint_plan │ │ │ │ + 582: 0000ff25 30 FUNC GLOBAL DEFAULT 11 fftw_compute_tilesz │ │ │ │ + 583: 00099b29 272 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_dft_r2c_ │ │ │ │ + 584: 0000d57d 46 FUNC GLOBAL DEFAULT 11 fftw_iestimate_cost │ │ │ │ + 585: 00099d4d 38 FUNC GLOBAL DEFAULT 11 dfftw_execute_dft_r2c_ │ │ │ │ + 586: 0009adcd 272 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_dft_r2c__ │ │ │ │ + 587: 0000ebad 204 FUNC GLOBAL DEFAULT 11 fftw_tensor_print │ │ │ │ + 588: 00099171 36 FUNC GLOBAL DEFAULT 11 fftw_execute_dft_r2c │ │ │ │ + 589: 0000df71 162 FUNC GLOBAL DEFAULT 11 fftw_power_mod │ │ │ │ + 590: 0000e6dd 14 FUNC GLOBAL DEFAULT 11 fftw_mkproblem │ │ │ │ + 591: 0000e10d 68 FUNC GLOBAL DEFAULT 11 fftw_first_divisor │ │ │ │ + 592: 00036da1 76 FUNC GLOBAL DEFAULT 11 fftw_dht_rader_register │ │ │ │ + 593: 0003fa49 52 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft2_d │ │ │ │ + 594: 00099c39 276 FUNC GLOBAL DEFAULT 11 dfftw_plan_guru_split_dft_r2c_ │ │ │ │ + 595: 0000e661 60 FUNC GLOBAL DEFAULT 11 fftw_mkprinter │ │ │ │ + 596: 0005cf3d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_2 │ │ │ │ + 597: 0009a67d 32 FUNC GLOBAL DEFAULT 11 dfftw_import_wisdom__ │ │ │ │ + 598: 0005d19d 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_4 │ │ │ │ + 599: 0009c141 30 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_r2c_2d │ │ │ │ + 600: 0005d621 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_6 │ │ │ │ + 601: 0009ba69 52 FUNC GLOBAL DEFAULT 11 fftw_import_wisdom_from_filename │ │ │ │ + 602: 0000e175 26 FUNC GLOBAL DEFAULT 11 fftw_next_prime │ │ │ │ + 603: 0005d959 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf_8 │ │ │ │ + 604: 00090dfd 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cbdft_32 │ │ │ │ + 605: 00069151 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft2_16 │ │ │ │ + 606: 000a07d0 8 OBJECT GLOBAL DEFAULT 13 fftw_rdft_hf_genus │ │ │ │ + 607: 0003a341 44 FUNC GLOBAL DEFAULT 11 fftw_mkproblem_rdft_d │ │ │ │ + 608: 0009cccd 126 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_r2r │ │ │ │ + 609: 0009bb3d 4 FUNC GLOBAL DEFAULT 11 fftw_free │ │ │ │ + 610: 0000c405 60 FUNC GLOBAL DEFAULT 11 fftw_ct_uglyp │ │ │ │ + 611: 0000c2f9 104 FUNC GLOBAL DEFAULT 11 fftw_cpy2d_tiled │ │ │ │ + 612: 0009ac89 38 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_3d__ │ │ │ │ + 613: 0000ba71 6 FUNC GLOBAL DEFAULT 11 fftw_ialignment_of │ │ │ │ + 614: 0003fafd 24 FUNC GLOBAL DEFAULT 11 fftw_rdft2_solve │ │ │ │ + 615: 000a07f8 4 OBJECT GLOBAL DEFAULT 13 fftw_rdft_r2r_genus │ │ │ │ + 616: 00098221 36 FUNC GLOBAL DEFAULT 11 fftw_rodft00e_r2hc_pad_register │ │ │ │ + 617: 000999e5 38 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_3d_ │ │ │ │ + 618: 0009a341 56 FUNC GLOBAL DEFAULT 11 dfftw_plan_r2r_3d_ │ │ │ │ + 619: 0000eb15 94 FUNC GLOBAL DEFAULT 11 fftw_tensor_md5 │ │ │ │ + 620: 000618a1 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf2_16 │ │ │ │ + 621: 0000f375 184 FUNC GLOBAL DEFAULT 11 fftw_tensor_compress │ │ │ │ + 622: 0009a7e5 44 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_3d__ │ │ │ │ + 623: 0009cc49 132 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_dft │ │ │ │ + 624: 0009c185 44 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_r2c │ │ │ │ + 625: 0009ac65 34 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_2d__ │ │ │ │ + 626: 0009bfed 52 FUNC GLOBAL DEFAULT 11 fftw_many_kosherp │ │ │ │ + 627: 0009bb49 8 FUNC GLOBAL DEFAULT 11 fftw_alloc_complex │ │ │ │ + 628: 0009c161 36 FUNC GLOBAL DEFAULT 11 fftw_plan_dft_r2c_3d │ │ │ │ + 629: 0006b889 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft2_20 │ │ │ │ + 630: 0000ef75 170 FUNC GLOBAL DEFAULT 11 fftw_tensor_strides_decrease │ │ │ │ + 631: 0001081d 184 FUNC GLOBAL DEFAULT 11 fftw_transpose_tiledbuf │ │ │ │ + 632: 0009a7bd 40 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_2d__ │ │ │ │ + 633: 00096af1 36 FUNC GLOBAL DEFAULT 11 fftw_reodft11e_radix2_r2hc_register │ │ │ │ + 634: 0009ac49 26 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_r2c_1d__ │ │ │ │ + 635: 00037359 76 FUNC GLOBAL DEFAULT 11 fftw_rdft_buffered_register │ │ │ │ + 636: 000994f5 36 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_1d_ │ │ │ │ + 637: 0003bbd5 72 FUNC GLOBAL DEFAULT 11 fftw_rdft_rank0_register │ │ │ │ + 638: 0008b3ad 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cb2_16 │ │ │ │ + 639: 0000ef21 56 FUNC GLOBAL DEFAULT 11 fftw_tensor_inplace_strides │ │ │ │ + 640: 0009cfa5 158 FUNC GLOBAL DEFAULT 11 fftw_guru64_kosherp │ │ │ │ + 641: 0009912d 28 FUNC GLOBAL DEFAULT 11 fftw_configure_planner │ │ │ │ + 642: 0003e665 36 FUNC GLOBAL DEFAULT 11 fftw_rdft2_nop_register │ │ │ │ + 643: 00012e75 196 FUNC GLOBAL DEFAULT 11 fftw_ct_generic_register │ │ │ │ + 644: 0009a799 36 FUNC GLOBAL DEFAULT 11 dfftw_plan_dft_1d__ │ │ │ │ + 645: 0003c2d1 8 FUNC GLOBAL DEFAULT 11 fftw_rdft_solve │ │ │ │ + 646: 00063cbd 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_2 │ │ │ │ + 647: 00063b51 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cf2_20 │ │ │ │ + 648: 000419c1 108 FUNC GLOBAL DEFAULT 11 fftw_regsolver_hc2c_direct │ │ │ │ + 649: 0000c441 28 FUNC GLOBAL DEFAULT 11 fftw_extract_reim │ │ │ │ + 650: 00098d51 908 FUNC GLOBAL DEFAULT 11 fftw_mkapiplan │ │ │ │ + 651: 00063fa9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_4 │ │ │ │ + 652: 0000eea1 86 FUNC GLOBAL DEFAULT 11 fftw_tensor_min_ostride │ │ │ │ + 653: 000644e9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_6 │ │ │ │ + 654: 0009c5e9 242 FUNC GLOBAL DEFAULT 11 fftw_plan_many_dft_c2r │ │ │ │ + 655: 000648f9 24 FUNC GLOBAL DEFAULT 11 fftw_codelet_hc2cfdft_8 │ │ │ │ + 656: 0009cb39 148 FUNC GLOBAL DEFAULT 11 fftw_plan_guru64_dft_c2r │ │ │ │ + 657: 0009920d 46 FUNC GLOBAL DEFAULT 11 fftw_execute_split_dft_r2c │ │ │ │ + 658: 0009939d 12 FUNC GLOBAL DEFAULT 11 dfftw_execute_ │ │ │ │ + 659: 0000c4dd 26 FUNC GLOBAL DEFAULT 11 fftw_md5int │ │ │ │ + 660: 0001078d 144 FUNC GLOBAL DEFAULT 11 fftw_transpose_tiled │ │ │ ├── readelf --wide --relocs {} │ │ │ │ @@ -1,1685 +1,1685 @@ │ │ │ │ │ │ │ │ Relocation section '.rel.dyn' at offset 0x78c0 contains 1434 entries: │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ -0009aea0 00000017 R_ARM_RELATIVE │ │ │ │ -0009aea4 00000017 R_ARM_RELATIVE │ │ │ │ -0009aea8 00000017 R_ARM_RELATIVE │ │ │ │ -0009aeac 00000017 R_ARM_RELATIVE │ │ │ │ -0009aeb0 00000017 R_ARM_RELATIVE │ │ │ │ -0009aeb4 00000017 R_ARM_RELATIVE │ │ │ │ -0009aeb8 00000017 R_ARM_RELATIVE │ │ │ │ -0009aec0 00000017 R_ARM_RELATIVE │ │ │ │ -0009aec4 00000017 R_ARM_RELATIVE │ │ │ │ -0009aec8 00000017 R_ARM_RELATIVE │ │ │ │ -0009aecc 00000017 R_ARM_RELATIVE │ │ │ │ -0009aed4 00000017 R_ARM_RELATIVE │ │ │ │ -0009aee0 00000017 R_ARM_RELATIVE │ │ │ │ -0009aeec 00000017 R_ARM_RELATIVE │ │ │ │ -0009aef8 00000017 R_ARM_RELATIVE │ │ │ │ -0009aefc 00000017 R_ARM_RELATIVE │ │ │ │ -0009af00 00000017 R_ARM_RELATIVE │ │ │ │ -0009af08 00000017 R_ARM_RELATIVE │ │ │ │ -0009af0c 00000017 R_ARM_RELATIVE │ │ │ │ -0009af10 00000017 R_ARM_RELATIVE │ │ │ │ -0009af18 00000017 R_ARM_RELATIVE │ │ │ │ -0009af1c 00000017 R_ARM_RELATIVE │ │ │ │ -0009af20 00000017 R_ARM_RELATIVE │ │ │ │ -0009af28 00000017 R_ARM_RELATIVE │ │ │ │ -0009af2c 00000017 R_ARM_RELATIVE │ │ │ │ -0009af30 00000017 R_ARM_RELATIVE │ │ │ │ -0009af38 00000017 R_ARM_RELATIVE │ │ │ │ -0009af44 00000017 R_ARM_RELATIVE │ │ │ │ -0009af50 00000017 R_ARM_RELATIVE │ │ │ │ -0009af58 00000017 R_ARM_RELATIVE │ │ │ │ -0009af5c 00000017 R_ARM_RELATIVE │ │ │ │ -0009af60 00000017 R_ARM_RELATIVE │ │ │ │ -0009af64 00000017 R_ARM_RELATIVE │ │ │ │ -0009af68 00000017 R_ARM_RELATIVE │ │ │ │ -0009af6c 00000017 R_ARM_RELATIVE │ │ │ │ -0009af74 00000017 R_ARM_RELATIVE │ │ │ │ -0009af80 00000017 R_ARM_RELATIVE │ │ │ │ -0009af8c 00000017 R_ARM_RELATIVE │ │ │ │ -0009af90 00000017 R_ARM_RELATIVE │ │ │ │ -0009af94 00000017 R_ARM_RELATIVE │ │ │ │ -0009af98 00000017 R_ARM_RELATIVE │ │ │ │ -0009afa0 00000017 R_ARM_RELATIVE │ │ │ │ -0009afac 00000017 R_ARM_RELATIVE │ │ │ │ -0009afb8 00000017 R_ARM_RELATIVE │ │ │ │ -0009afc0 00000017 R_ARM_RELATIVE │ │ │ │ -0009afc8 00000017 R_ARM_RELATIVE │ │ │ │ -0009afd4 00000017 R_ARM_RELATIVE │ │ │ │ -0009afe0 00000017 R_ARM_RELATIVE │ │ │ │ -0009afec 00000017 R_ARM_RELATIVE │ │ │ │ -0009aff8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b004 00000017 R_ARM_RELATIVE │ │ │ │ -0009b010 00000017 R_ARM_RELATIVE │ │ │ │ -0009b01c 00000017 R_ARM_RELATIVE │ │ │ │ -0009b028 00000017 R_ARM_RELATIVE │ │ │ │ -0009b034 00000017 R_ARM_RELATIVE │ │ │ │ -0009b038 00000017 R_ARM_RELATIVE │ │ │ │ -0009b03c 00000017 R_ARM_RELATIVE │ │ │ │ -0009b044 00000017 R_ARM_RELATIVE │ │ │ │ -0009b048 00000017 R_ARM_RELATIVE │ │ │ │ -0009b04c 00000017 R_ARM_RELATIVE │ │ │ │ -0009b054 00000017 R_ARM_RELATIVE │ │ │ │ -0009b05c 00000017 R_ARM_RELATIVE │ │ │ │ -0009b060 00000017 R_ARM_RELATIVE │ │ │ │ -0009b064 00000017 R_ARM_RELATIVE │ │ │ │ -0009b068 00000017 R_ARM_RELATIVE │ │ │ │ -0009b06c 00000017 R_ARM_RELATIVE │ │ │ │ -0009b070 00000017 R_ARM_RELATIVE │ │ │ │ -0009b078 00000017 R_ARM_RELATIVE │ │ │ │ -0009b084 00000017 R_ARM_RELATIVE │ │ │ │ -0009b088 00000017 R_ARM_RELATIVE │ │ │ │ -0009b08c 00000017 R_ARM_RELATIVE │ │ │ │ -0009b090 00000017 R_ARM_RELATIVE │ │ │ │ -0009b094 00000017 R_ARM_RELATIVE │ │ │ │ -0009b098 00000017 R_ARM_RELATIVE │ │ │ │ -0009b09c 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0a0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0a4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0a8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0b0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0b8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0c0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0c4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0c8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0d0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0d4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0d8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0e0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0e4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0e8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0f0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0f8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b0fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009b104 00000017 R_ARM_RELATIVE │ │ │ │ -0009b110 00000017 R_ARM_RELATIVE │ │ │ │ -0009b11c 00000017 R_ARM_RELATIVE │ │ │ │ -0009b128 00000017 R_ARM_RELATIVE │ │ │ │ -0009b130 00000017 R_ARM_RELATIVE │ │ │ │ -0009b134 00000017 R_ARM_RELATIVE │ │ │ │ -0009b138 00000017 R_ARM_RELATIVE │ │ │ │ -0009b140 00000017 R_ARM_RELATIVE │ │ │ │ -0009b148 00000017 R_ARM_RELATIVE │ │ │ │ -0009b14c 00000017 R_ARM_RELATIVE │ │ │ │ -0009b150 00000017 R_ARM_RELATIVE │ │ │ │ -0009b154 00000017 R_ARM_RELATIVE │ │ │ │ -0009b158 00000017 R_ARM_RELATIVE │ │ │ │ -0009b15c 00000017 R_ARM_RELATIVE │ │ │ │ -0009b160 00000017 R_ARM_RELATIVE │ │ │ │ -0009b164 00000017 R_ARM_RELATIVE │ │ │ │ -0009b168 00000017 R_ARM_RELATIVE │ │ │ │ -0009b16c 00000017 R_ARM_RELATIVE │ │ │ │ -0009b170 00000017 R_ARM_RELATIVE │ │ │ │ -0009b174 00000017 R_ARM_RELATIVE │ │ │ │ -0009b17c 00000017 R_ARM_RELATIVE │ │ │ │ -0009b188 00000017 R_ARM_RELATIVE │ │ │ │ -0009b194 00000017 R_ARM_RELATIVE │ │ │ │ -0009b1a0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b1ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009b1b8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b1bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009b1c0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b1c4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b1cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009b1d8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b1e4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b1f0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b1f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b1f8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b1fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009b208 00000017 R_ARM_RELATIVE │ │ │ │ -0009b218 00000017 R_ARM_RELATIVE │ │ │ │ -0009b224 00000017 R_ARM_RELATIVE │ │ │ │ -0009b230 00000017 R_ARM_RELATIVE │ │ │ │ -0009b23c 00000017 R_ARM_RELATIVE │ │ │ │ -0009b248 00000017 R_ARM_RELATIVE │ │ │ │ -0009b254 00000017 R_ARM_RELATIVE │ │ │ │ -0009b260 00000017 R_ARM_RELATIVE │ │ │ │ -0009b264 00000017 R_ARM_RELATIVE │ │ │ │ -0009b268 00000017 R_ARM_RELATIVE │ │ │ │ -0009b270 00000017 R_ARM_RELATIVE │ │ │ │ -0009b274 00000017 R_ARM_RELATIVE │ │ │ │ -0009b278 00000017 R_ARM_RELATIVE │ │ │ │ -0009b280 00000017 R_ARM_RELATIVE │ │ │ │ -0009b288 00000017 R_ARM_RELATIVE │ │ │ │ -0009b290 00000017 R_ARM_RELATIVE │ │ │ │ -0009b298 00000017 R_ARM_RELATIVE │ │ │ │ -0009b2a0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b2a8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b2b0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b2b8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b2c0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b2c8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b2d0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b2e0 00000017 R_ARM_RELATIVE │ │ │ │ -0009b2e4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b2e8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b2f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b2f8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b300 00000017 R_ARM_RELATIVE │ │ │ │ -0009b304 00000017 R_ARM_RELATIVE │ │ │ │ -0009b310 00000017 R_ARM_RELATIVE │ │ │ │ -0009b314 00000017 R_ARM_RELATIVE │ │ │ │ -0009b318 00000017 R_ARM_RELATIVE │ │ │ │ -0009b320 00000017 R_ARM_RELATIVE │ │ │ │ -0009b324 00000017 R_ARM_RELATIVE │ │ │ │ -0009b328 00000017 R_ARM_RELATIVE │ │ │ │ -0009b334 00000017 R_ARM_RELATIVE │ │ │ │ -0009b340 00000017 R_ARM_RELATIVE │ │ │ │ -0009b344 00000017 R_ARM_RELATIVE │ │ │ │ -0009b348 00000017 R_ARM_RELATIVE │ │ │ │ -0009b350 00000017 R_ARM_RELATIVE │ │ │ │ -0009b354 00000017 R_ARM_RELATIVE │ │ │ │ -0009b358 00000017 R_ARM_RELATIVE │ │ │ │ -0009b360 00000017 R_ARM_RELATIVE │ │ │ │ -0009b364 00000017 R_ARM_RELATIVE │ │ │ │ -0009b368 00000017 R_ARM_RELATIVE │ │ │ │ -0009b374 00000017 R_ARM_RELATIVE │ │ │ │ -0009b3b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b3f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b434 00000017 R_ARM_RELATIVE │ │ │ │ -0009b474 00000017 R_ARM_RELATIVE │ │ │ │ -0009b4b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b4f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b534 00000017 R_ARM_RELATIVE │ │ │ │ -0009b574 00000017 R_ARM_RELATIVE │ │ │ │ -0009b5b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b5f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b634 00000017 R_ARM_RELATIVE │ │ │ │ -0009b674 00000017 R_ARM_RELATIVE │ │ │ │ -0009b6b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b6f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b734 00000017 R_ARM_RELATIVE │ │ │ │ -0009b774 00000017 R_ARM_RELATIVE │ │ │ │ -0009b7b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b7f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b834 00000017 R_ARM_RELATIVE │ │ │ │ -0009b838 00000017 R_ARM_RELATIVE │ │ │ │ -0009b874 00000017 R_ARM_RELATIVE │ │ │ │ -0009b878 00000017 R_ARM_RELATIVE │ │ │ │ -0009b8b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b8b8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b8f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b8f8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b934 00000017 R_ARM_RELATIVE │ │ │ │ -0009b938 00000017 R_ARM_RELATIVE │ │ │ │ -0009b974 00000017 R_ARM_RELATIVE │ │ │ │ -0009b978 00000017 R_ARM_RELATIVE │ │ │ │ -0009b9b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b9b8 00000017 R_ARM_RELATIVE │ │ │ │ -0009b9f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009b9f8 00000017 R_ARM_RELATIVE │ │ │ │ -0009ba34 00000017 R_ARM_RELATIVE │ │ │ │ -0009ba38 00000017 R_ARM_RELATIVE │ │ │ │ -0009ba74 00000017 R_ARM_RELATIVE │ │ │ │ -0009ba78 00000017 R_ARM_RELATIVE │ │ │ │ -0009bab4 00000017 R_ARM_RELATIVE │ │ │ │ -0009bab8 00000017 R_ARM_RELATIVE │ │ │ │ -0009baf4 00000017 R_ARM_RELATIVE │ │ │ │ -0009baf8 00000017 R_ARM_RELATIVE │ │ │ │ -0009bb34 00000017 R_ARM_RELATIVE │ │ │ │ -0009bb38 00000017 R_ARM_RELATIVE │ │ │ │ -0009bb74 00000017 R_ARM_RELATIVE │ │ │ │ -0009bb78 00000017 R_ARM_RELATIVE │ │ │ │ -0009bbb4 00000017 R_ARM_RELATIVE │ │ │ │ -0009bbb8 00000017 R_ARM_RELATIVE │ │ │ │ -0009bbf4 00000017 R_ARM_RELATIVE │ │ │ │ -0009bbf8 00000017 R_ARM_RELATIVE │ │ │ │ -0009bc34 00000017 R_ARM_RELATIVE │ │ │ │ -0009bc38 00000017 R_ARM_RELATIVE │ │ │ │ -0009bc74 00000017 R_ARM_RELATIVE │ │ │ │ -0009bc78 00000017 R_ARM_RELATIVE │ │ │ │ -0009bcb4 00000017 R_ARM_RELATIVE │ │ │ │ -0009bcb8 00000017 R_ARM_RELATIVE │ │ │ │ -0009bcf4 00000017 R_ARM_RELATIVE │ │ │ │ -0009bcf8 00000017 R_ARM_RELATIVE │ │ │ │ -0009bd34 00000017 R_ARM_RELATIVE │ │ │ │ -0009bd38 00000017 R_ARM_RELATIVE │ │ │ │ -0009bd74 00000017 R_ARM_RELATIVE │ │ │ │ -0009bd78 00000017 R_ARM_RELATIVE │ │ │ │ -0009bdb4 00000017 R_ARM_RELATIVE │ │ │ │ -0009bdb8 00000017 R_ARM_RELATIVE │ │ │ │ -0009bdf4 00000017 R_ARM_RELATIVE │ │ │ │ -0009bdf8 00000017 R_ARM_RELATIVE │ │ │ │ -0009be34 00000017 R_ARM_RELATIVE │ │ │ │ -0009be38 00000017 R_ARM_RELATIVE │ │ │ │ -0009be74 00000017 R_ARM_RELATIVE │ │ │ │ -0009be78 00000017 R_ARM_RELATIVE │ │ │ │ -0009beb4 00000017 R_ARM_RELATIVE │ │ │ │ -0009beb8 00000017 R_ARM_RELATIVE │ │ │ │ -0009bef4 00000017 R_ARM_RELATIVE │ │ │ │ -0009bef8 00000017 R_ARM_RELATIVE │ │ │ │ -0009bf34 00000017 R_ARM_RELATIVE │ │ │ │ -0009bf38 00000017 R_ARM_RELATIVE │ │ │ │ -0009bf74 00000017 R_ARM_RELATIVE │ │ │ │ -0009bf78 00000017 R_ARM_RELATIVE │ │ │ │ -0009bfb4 00000017 R_ARM_RELATIVE │ │ │ │ -0009bfb8 00000017 R_ARM_RELATIVE │ │ │ │ -0009bff4 00000017 R_ARM_RELATIVE │ │ │ │ -0009bffc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c004 00000017 R_ARM_RELATIVE │ │ │ │ -0009c00c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c014 00000017 R_ARM_RELATIVE │ │ │ │ -0009c01c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c024 00000017 R_ARM_RELATIVE │ │ │ │ -0009c02c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c034 00000017 R_ARM_RELATIVE │ │ │ │ -0009c03c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c044 00000017 R_ARM_RELATIVE │ │ │ │ -0009c04c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c054 00000017 R_ARM_RELATIVE │ │ │ │ -0009c05c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c064 00000017 R_ARM_RELATIVE │ │ │ │ -0009c06c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c074 00000017 R_ARM_RELATIVE │ │ │ │ -0009c07c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c084 00000017 R_ARM_RELATIVE │ │ │ │ -0009c08c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c094 00000017 R_ARM_RELATIVE │ │ │ │ -0009c09c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c0a4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c0ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009c0b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c0bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c0c4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c0cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c0d4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c0dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c0e4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c0ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009c0f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c0fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c104 00000017 R_ARM_RELATIVE │ │ │ │ -0009c10c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c114 00000017 R_ARM_RELATIVE │ │ │ │ -0009c11c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c124 00000017 R_ARM_RELATIVE │ │ │ │ -0009c12c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c134 00000017 R_ARM_RELATIVE │ │ │ │ -0009c13c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c144 00000017 R_ARM_RELATIVE │ │ │ │ -0009c14c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c154 00000017 R_ARM_RELATIVE │ │ │ │ -0009c15c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c164 00000017 R_ARM_RELATIVE │ │ │ │ -0009c16c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c174 00000017 R_ARM_RELATIVE │ │ │ │ -0009c17c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c18c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c190 00000017 R_ARM_RELATIVE │ │ │ │ -0009c194 00000017 R_ARM_RELATIVE │ │ │ │ -0009c19c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1a0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1a4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1b0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1c0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1c4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1d0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1d4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1e4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c1fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c204 00000017 R_ARM_RELATIVE │ │ │ │ -0009c20c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c214 00000017 R_ARM_RELATIVE │ │ │ │ -0009c21c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c224 00000017 R_ARM_RELATIVE │ │ │ │ -0009c22c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c234 00000017 R_ARM_RELATIVE │ │ │ │ -0009c23c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c244 00000017 R_ARM_RELATIVE │ │ │ │ -0009c24c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c254 00000017 R_ARM_RELATIVE │ │ │ │ -0009c25c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c264 00000017 R_ARM_RELATIVE │ │ │ │ -0009c26c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c280 00000017 R_ARM_RELATIVE │ │ │ │ -0009c284 00000017 R_ARM_RELATIVE │ │ │ │ -0009c290 00000017 R_ARM_RELATIVE │ │ │ │ -0009c294 00000017 R_ARM_RELATIVE │ │ │ │ -0009c29c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c2a0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c2ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009c2b0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c2b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c2c0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c2d0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c2dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c2e0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c2e4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c2ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009c2f0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c2f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009c2fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c300 00000017 R_ARM_RELATIVE │ │ │ │ -0009c304 00000017 R_ARM_RELATIVE │ │ │ │ -0009c30c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c310 00000017 R_ARM_RELATIVE │ │ │ │ -0009c314 00000017 R_ARM_RELATIVE │ │ │ │ -0009c31c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c320 00000017 R_ARM_RELATIVE │ │ │ │ -0009c324 00000017 R_ARM_RELATIVE │ │ │ │ -0009c330 00000017 R_ARM_RELATIVE │ │ │ │ -0009c334 00000017 R_ARM_RELATIVE │ │ │ │ -0009c340 00000017 R_ARM_RELATIVE │ │ │ │ -0009c34c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c350 00000017 R_ARM_RELATIVE │ │ │ │ -0009c354 00000017 R_ARM_RELATIVE │ │ │ │ -0009c35c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c360 00000017 R_ARM_RELATIVE │ │ │ │ -0009c364 00000017 R_ARM_RELATIVE │ │ │ │ -0009c36c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c370 00000017 R_ARM_RELATIVE │ │ │ │ -0009c374 00000017 R_ARM_RELATIVE │ │ │ │ -0009c37c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c380 00000017 R_ARM_RELATIVE │ │ │ │ -0009c384 00000017 R_ARM_RELATIVE │ │ │ │ -0009c38c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c390 00000017 R_ARM_RELATIVE │ │ │ │ -0009c394 00000017 R_ARM_RELATIVE │ │ │ │ -0009c39c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c3cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c3fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c42c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c45c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c48c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c4bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c4ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009c51c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c54c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c57c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c5ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009c5dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c60c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c63c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c66c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c69c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c6cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c6fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c72c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c75c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c760 00000017 R_ARM_RELATIVE │ │ │ │ -0009c78c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c790 00000017 R_ARM_RELATIVE │ │ │ │ -0009c7bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c7c0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c7ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009c7f0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c81c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c820 00000017 R_ARM_RELATIVE │ │ │ │ -0009c84c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c850 00000017 R_ARM_RELATIVE │ │ │ │ -0009c87c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c880 00000017 R_ARM_RELATIVE │ │ │ │ -0009c8ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009c8b0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c8dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c8e0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c90c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c910 00000017 R_ARM_RELATIVE │ │ │ │ -0009c93c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c940 00000017 R_ARM_RELATIVE │ │ │ │ -0009c96c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c970 00000017 R_ARM_RELATIVE │ │ │ │ -0009c99c 00000017 R_ARM_RELATIVE │ │ │ │ -0009c9a0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c9cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009c9d0 00000017 R_ARM_RELATIVE │ │ │ │ -0009c9fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009ca00 00000017 R_ARM_RELATIVE │ │ │ │ -0009ca2c 00000017 R_ARM_RELATIVE │ │ │ │ -0009ca30 00000017 R_ARM_RELATIVE │ │ │ │ -0009ca5c 00000017 R_ARM_RELATIVE │ │ │ │ -0009ca60 00000017 R_ARM_RELATIVE │ │ │ │ -0009ca8c 00000017 R_ARM_RELATIVE │ │ │ │ -0009ca90 00000017 R_ARM_RELATIVE │ │ │ │ -0009cabc 00000017 R_ARM_RELATIVE │ │ │ │ -0009cac0 00000017 R_ARM_RELATIVE │ │ │ │ -0009caec 00000017 R_ARM_RELATIVE │ │ │ │ -0009caf0 00000017 R_ARM_RELATIVE │ │ │ │ -0009cb1c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cb20 00000017 R_ARM_RELATIVE │ │ │ │ -0009cb4c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cb50 00000017 R_ARM_RELATIVE │ │ │ │ -0009cb7c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cb80 00000017 R_ARM_RELATIVE │ │ │ │ -0009cbac 00000017 R_ARM_RELATIVE │ │ │ │ -0009cbdc 00000017 R_ARM_RELATIVE │ │ │ │ -0009cc0c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cc3c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cc6c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cc9c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cccc 00000017 R_ARM_RELATIVE │ │ │ │ -0009ccfc 00000017 R_ARM_RELATIVE │ │ │ │ -0009cd2c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cd5c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cd8c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cdbc 00000017 R_ARM_RELATIVE │ │ │ │ -0009cdec 00000017 R_ARM_RELATIVE │ │ │ │ -0009ce1c 00000017 R_ARM_RELATIVE │ │ │ │ -0009ce4c 00000017 R_ARM_RELATIVE │ │ │ │ -0009ce7c 00000017 R_ARM_RELATIVE │ │ │ │ -0009ceac 00000017 R_ARM_RELATIVE │ │ │ │ -0009ceb0 00000017 R_ARM_RELATIVE │ │ │ │ -0009cedc 00000017 R_ARM_RELATIVE │ │ │ │ -0009cee0 00000017 R_ARM_RELATIVE │ │ │ │ -0009cf0c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cf10 00000017 R_ARM_RELATIVE │ │ │ │ -0009cf3c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cf40 00000017 R_ARM_RELATIVE │ │ │ │ -0009cf6c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cf70 00000017 R_ARM_RELATIVE │ │ │ │ -0009cf9c 00000017 R_ARM_RELATIVE │ │ │ │ -0009cfa0 00000017 R_ARM_RELATIVE │ │ │ │ -0009cfcc 00000017 R_ARM_RELATIVE │ │ │ │ -0009cfd0 00000017 R_ARM_RELATIVE │ │ │ │ -0009cffc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d000 00000017 R_ARM_RELATIVE │ │ │ │ -0009d02c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d030 00000017 R_ARM_RELATIVE │ │ │ │ -0009d05c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d060 00000017 R_ARM_RELATIVE │ │ │ │ -0009d08c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d090 00000017 R_ARM_RELATIVE │ │ │ │ -0009d0bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d0c0 00000017 R_ARM_RELATIVE │ │ │ │ -0009d0ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009d0f0 00000017 R_ARM_RELATIVE │ │ │ │ -0009d11c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d120 00000017 R_ARM_RELATIVE │ │ │ │ -0009d14c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d150 00000017 R_ARM_RELATIVE │ │ │ │ -0009d17c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d180 00000017 R_ARM_RELATIVE │ │ │ │ -0009d1ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009d1b0 00000017 R_ARM_RELATIVE │ │ │ │ -0009d1dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d1e0 00000017 R_ARM_RELATIVE │ │ │ │ -0009d20c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d210 00000017 R_ARM_RELATIVE │ │ │ │ -0009d23c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d240 00000017 R_ARM_RELATIVE │ │ │ │ -0009d26c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d270 00000017 R_ARM_RELATIVE │ │ │ │ -0009d29c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d2a0 00000017 R_ARM_RELATIVE │ │ │ │ -0009d2cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d2d0 00000017 R_ARM_RELATIVE │ │ │ │ -0009d2fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d300 00000017 R_ARM_RELATIVE │ │ │ │ -0009d32c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d330 00000017 R_ARM_RELATIVE │ │ │ │ -0009d35c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d360 00000017 R_ARM_RELATIVE │ │ │ │ -0009d38c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d390 00000017 R_ARM_RELATIVE │ │ │ │ -0009d3bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d3c0 00000017 R_ARM_RELATIVE │ │ │ │ -0009d3ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009d3f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009d3fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d404 00000017 R_ARM_RELATIVE │ │ │ │ -0009d40c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d414 00000017 R_ARM_RELATIVE │ │ │ │ -0009d41c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d424 00000017 R_ARM_RELATIVE │ │ │ │ -0009d42c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d434 00000017 R_ARM_RELATIVE │ │ │ │ -0009d43c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d444 00000017 R_ARM_RELATIVE │ │ │ │ -0009d44c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d454 00000017 R_ARM_RELATIVE │ │ │ │ -0009d45c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d464 00000017 R_ARM_RELATIVE │ │ │ │ -0009d46c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d474 00000017 R_ARM_RELATIVE │ │ │ │ -0009d47c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d484 00000017 R_ARM_RELATIVE │ │ │ │ -0009d48c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d494 00000017 R_ARM_RELATIVE │ │ │ │ -0009d49c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d4a4 00000017 R_ARM_RELATIVE │ │ │ │ -0009d4ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009d4b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009d4bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d4c4 00000017 R_ARM_RELATIVE │ │ │ │ -0009d4cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d4d4 00000017 R_ARM_RELATIVE │ │ │ │ -0009d4dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d4e4 00000017 R_ARM_RELATIVE │ │ │ │ -0009d4ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009d4f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009d4fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d504 00000017 R_ARM_RELATIVE │ │ │ │ -0009d50c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d514 00000017 R_ARM_RELATIVE │ │ │ │ -0009d51c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d524 00000017 R_ARM_RELATIVE │ │ │ │ -0009d52c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d534 00000017 R_ARM_RELATIVE │ │ │ │ -0009d53c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d544 00000017 R_ARM_RELATIVE │ │ │ │ -0009d54c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d554 00000017 R_ARM_RELATIVE │ │ │ │ -0009d55c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d564 00000017 R_ARM_RELATIVE │ │ │ │ -0009d56c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d574 00000017 R_ARM_RELATIVE │ │ │ │ -0009d57c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d584 00000017 R_ARM_RELATIVE │ │ │ │ -0009d58c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d594 00000017 R_ARM_RELATIVE │ │ │ │ -0009d59c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d5a4 00000017 R_ARM_RELATIVE │ │ │ │ -0009d5ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009d5b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009d5bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d5c4 00000017 R_ARM_RELATIVE │ │ │ │ -0009d5cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d5d4 00000017 R_ARM_RELATIVE │ │ │ │ -0009d5dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d5e4 00000017 R_ARM_RELATIVE │ │ │ │ -0009d5ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009d5f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009d5fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d604 00000017 R_ARM_RELATIVE │ │ │ │ -0009d60c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d614 00000017 R_ARM_RELATIVE │ │ │ │ -0009d61c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d624 00000017 R_ARM_RELATIVE │ │ │ │ -0009d62c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d634 00000017 R_ARM_RELATIVE │ │ │ │ -0009d63c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d644 00000017 R_ARM_RELATIVE │ │ │ │ -0009d64c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d654 00000017 R_ARM_RELATIVE │ │ │ │ -0009d65c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d664 00000017 R_ARM_RELATIVE │ │ │ │ -0009d66c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d674 00000017 R_ARM_RELATIVE │ │ │ │ -0009d67c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d684 00000017 R_ARM_RELATIVE │ │ │ │ -0009d68c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d694 00000017 R_ARM_RELATIVE │ │ │ │ -0009d69c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d6ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009d6dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d70c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d73c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d76c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d79c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d7cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d7fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d82c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d85c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d88c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d8bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009d8ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009d91c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d94c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d97c 00000017 R_ARM_RELATIVE │ │ │ │ -0009d9ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009d9dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009da0c 00000017 R_ARM_RELATIVE │ │ │ │ -0009da3c 00000017 R_ARM_RELATIVE │ │ │ │ -0009da6c 00000017 R_ARM_RELATIVE │ │ │ │ -0009da70 00000017 R_ARM_RELATIVE │ │ │ │ -0009da9c 00000017 R_ARM_RELATIVE │ │ │ │ -0009daa0 00000017 R_ARM_RELATIVE │ │ │ │ -0009dacc 00000017 R_ARM_RELATIVE │ │ │ │ -0009dad0 00000017 R_ARM_RELATIVE │ │ │ │ -0009dafc 00000017 R_ARM_RELATIVE │ │ │ │ -0009db00 00000017 R_ARM_RELATIVE │ │ │ │ -0009db2c 00000017 R_ARM_RELATIVE │ │ │ │ -0009db30 00000017 R_ARM_RELATIVE │ │ │ │ -0009db5c 00000017 R_ARM_RELATIVE │ │ │ │ -0009db60 00000017 R_ARM_RELATIVE │ │ │ │ -0009db8c 00000017 R_ARM_RELATIVE │ │ │ │ -0009db90 00000017 R_ARM_RELATIVE │ │ │ │ -0009dbbc 00000017 R_ARM_RELATIVE │ │ │ │ -0009dbc0 00000017 R_ARM_RELATIVE │ │ │ │ -0009dbec 00000017 R_ARM_RELATIVE │ │ │ │ -0009dbf0 00000017 R_ARM_RELATIVE │ │ │ │ -0009dc1c 00000017 R_ARM_RELATIVE │ │ │ │ -0009dc20 00000017 R_ARM_RELATIVE │ │ │ │ -0009dc4c 00000017 R_ARM_RELATIVE │ │ │ │ -0009dc50 00000017 R_ARM_RELATIVE │ │ │ │ -0009dc7c 00000017 R_ARM_RELATIVE │ │ │ │ -0009dc80 00000017 R_ARM_RELATIVE │ │ │ │ -0009dcac 00000017 R_ARM_RELATIVE │ │ │ │ -0009dcb0 00000017 R_ARM_RELATIVE │ │ │ │ -0009dcdc 00000017 R_ARM_RELATIVE │ │ │ │ -0009dce0 00000017 R_ARM_RELATIVE │ │ │ │ -0009dd0c 00000017 R_ARM_RELATIVE │ │ │ │ -0009dd10 00000017 R_ARM_RELATIVE │ │ │ │ -0009dd3c 00000017 R_ARM_RELATIVE │ │ │ │ -0009dd40 00000017 R_ARM_RELATIVE │ │ │ │ -0009dd6c 00000017 R_ARM_RELATIVE │ │ │ │ -0009dd70 00000017 R_ARM_RELATIVE │ │ │ │ -0009dd9c 00000017 R_ARM_RELATIVE │ │ │ │ -0009dda0 00000017 R_ARM_RELATIVE │ │ │ │ -0009ddcc 00000017 R_ARM_RELATIVE │ │ │ │ -0009ddd0 00000017 R_ARM_RELATIVE │ │ │ │ -0009ddfc 00000017 R_ARM_RELATIVE │ │ │ │ -0009de00 00000017 R_ARM_RELATIVE │ │ │ │ -0009de2c 00000017 R_ARM_RELATIVE │ │ │ │ -0009de30 00000017 R_ARM_RELATIVE │ │ │ │ -0009de5c 00000017 R_ARM_RELATIVE │ │ │ │ -0009de60 00000017 R_ARM_RELATIVE │ │ │ │ -0009de8c 00000017 R_ARM_RELATIVE │ │ │ │ -0009de90 00000017 R_ARM_RELATIVE │ │ │ │ -0009debc 00000017 R_ARM_RELATIVE │ │ │ │ -0009deec 00000017 R_ARM_RELATIVE │ │ │ │ -0009df1c 00000017 R_ARM_RELATIVE │ │ │ │ -0009df4c 00000017 R_ARM_RELATIVE │ │ │ │ -0009df7c 00000017 R_ARM_RELATIVE │ │ │ │ -0009dfac 00000017 R_ARM_RELATIVE │ │ │ │ -0009dfdc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e00c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e03c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e06c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e09c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e0cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e0fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e12c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e15c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e18c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e1bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e1c0 00000017 R_ARM_RELATIVE │ │ │ │ -0009e1ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009e1f0 00000017 R_ARM_RELATIVE │ │ │ │ -0009e21c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e220 00000017 R_ARM_RELATIVE │ │ │ │ -0009e24c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e250 00000017 R_ARM_RELATIVE │ │ │ │ -0009e27c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e280 00000017 R_ARM_RELATIVE │ │ │ │ -0009e2ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009e2b0 00000017 R_ARM_RELATIVE │ │ │ │ -0009e2dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e2e0 00000017 R_ARM_RELATIVE │ │ │ │ -0009e30c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e310 00000017 R_ARM_RELATIVE │ │ │ │ -0009e33c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e340 00000017 R_ARM_RELATIVE │ │ │ │ -0009e36c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e370 00000017 R_ARM_RELATIVE │ │ │ │ -0009e39c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e3a0 00000017 R_ARM_RELATIVE │ │ │ │ -0009e3cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e3d0 00000017 R_ARM_RELATIVE │ │ │ │ -0009e3fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e400 00000017 R_ARM_RELATIVE │ │ │ │ -0009e42c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e430 00000017 R_ARM_RELATIVE │ │ │ │ -0009e45c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e460 00000017 R_ARM_RELATIVE │ │ │ │ -0009e48c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e490 00000017 R_ARM_RELATIVE │ │ │ │ -0009e4bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e4c0 00000017 R_ARM_RELATIVE │ │ │ │ -0009e4ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009e4f0 00000017 R_ARM_RELATIVE │ │ │ │ -0009e51c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e520 00000017 R_ARM_RELATIVE │ │ │ │ -0009e54c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e550 00000017 R_ARM_RELATIVE │ │ │ │ -0009e57c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e580 00000017 R_ARM_RELATIVE │ │ │ │ -0009e5ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009e5b0 00000017 R_ARM_RELATIVE │ │ │ │ -0009e5dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e5e0 00000017 R_ARM_RELATIVE │ │ │ │ -0009e60c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e610 00000017 R_ARM_RELATIVE │ │ │ │ -0009e63c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e640 00000017 R_ARM_RELATIVE │ │ │ │ -0009e66c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e670 00000017 R_ARM_RELATIVE │ │ │ │ -0009e69c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e6a0 00000017 R_ARM_RELATIVE │ │ │ │ -0009e6cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e6d0 00000017 R_ARM_RELATIVE │ │ │ │ -0009e6fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e704 00000017 R_ARM_RELATIVE │ │ │ │ -0009e70c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e714 00000017 R_ARM_RELATIVE │ │ │ │ -0009e71c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e724 00000017 R_ARM_RELATIVE │ │ │ │ -0009e72c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e734 00000017 R_ARM_RELATIVE │ │ │ │ -0009e73c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e744 00000017 R_ARM_RELATIVE │ │ │ │ -0009e74c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e754 00000017 R_ARM_RELATIVE │ │ │ │ -0009e75c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e764 00000017 R_ARM_RELATIVE │ │ │ │ -0009e76c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e774 00000017 R_ARM_RELATIVE │ │ │ │ -0009e77c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e784 00000017 R_ARM_RELATIVE │ │ │ │ -0009e78c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e794 00000017 R_ARM_RELATIVE │ │ │ │ -0009e79c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e7a4 00000017 R_ARM_RELATIVE │ │ │ │ -0009e7ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009e7b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009e7bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e7c4 00000017 R_ARM_RELATIVE │ │ │ │ -0009e7cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e7d4 00000017 R_ARM_RELATIVE │ │ │ │ -0009e7dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e7e4 00000017 R_ARM_RELATIVE │ │ │ │ -0009e7ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009e7f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009e7fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e804 00000017 R_ARM_RELATIVE │ │ │ │ -0009e80c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e814 00000017 R_ARM_RELATIVE │ │ │ │ -0009e81c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e824 00000017 R_ARM_RELATIVE │ │ │ │ -0009e82c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e834 00000017 R_ARM_RELATIVE │ │ │ │ -0009e83c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e844 00000017 R_ARM_RELATIVE │ │ │ │ -0009e84c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e854 00000017 R_ARM_RELATIVE │ │ │ │ -0009e85c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e864 00000017 R_ARM_RELATIVE │ │ │ │ -0009e86c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e874 00000017 R_ARM_RELATIVE │ │ │ │ -0009e87c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e884 00000017 R_ARM_RELATIVE │ │ │ │ -0009e88c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e894 00000017 R_ARM_RELATIVE │ │ │ │ -0009e89c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e8a4 00000017 R_ARM_RELATIVE │ │ │ │ -0009e8ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009e8b4 00000017 R_ARM_RELATIVE │ │ │ │ -0009e8bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e8c4 00000017 R_ARM_RELATIVE │ │ │ │ -0009e8cc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e8d4 00000017 R_ARM_RELATIVE │ │ │ │ -0009e8dc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e8e4 00000017 R_ARM_RELATIVE │ │ │ │ -0009e8ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009e8f4 00000017 R_ARM_RELATIVE │ │ │ │ -0009e8fc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e904 00000017 R_ARM_RELATIVE │ │ │ │ -0009e90c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e914 00000017 R_ARM_RELATIVE │ │ │ │ -0009e91c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e924 00000017 R_ARM_RELATIVE │ │ │ │ -0009e92c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e934 00000017 R_ARM_RELATIVE │ │ │ │ -0009e93c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e944 00000017 R_ARM_RELATIVE │ │ │ │ -0009e94c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e954 00000017 R_ARM_RELATIVE │ │ │ │ -0009e95c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e964 00000017 R_ARM_RELATIVE │ │ │ │ -0009e96c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e974 00000017 R_ARM_RELATIVE │ │ │ │ -0009e97c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e984 00000017 R_ARM_RELATIVE │ │ │ │ -0009e98c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e994 00000017 R_ARM_RELATIVE │ │ │ │ -0009e99c 00000017 R_ARM_RELATIVE │ │ │ │ -0009e9a4 00000017 R_ARM_RELATIVE │ │ │ │ -0009e9ac 00000017 R_ARM_RELATIVE │ │ │ │ -0009e9bc 00000017 R_ARM_RELATIVE │ │ │ │ -0009e9ec 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea1c 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea24 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea34 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea3c 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea44 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea4c 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea54 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea5c 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea6c 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea70 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea74 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea7c 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea80 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea84 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea8c 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea90 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea94 00000017 R_ARM_RELATIVE │ │ │ │ -0009ea9c 00000017 R_ARM_RELATIVE │ │ │ │ -0009eaa0 00000017 R_ARM_RELATIVE │ │ │ │ -0009eaa4 00000017 R_ARM_RELATIVE │ │ │ │ -0009eaac 00000017 R_ARM_RELATIVE │ │ │ │ -0009eab0 00000017 R_ARM_RELATIVE │ │ │ │ -0009eab4 00000017 R_ARM_RELATIVE │ │ │ │ -0009eabc 00000017 R_ARM_RELATIVE │ │ │ │ -0009eac0 00000017 R_ARM_RELATIVE │ │ │ │ -0009eac4 00000017 R_ARM_RELATIVE │ │ │ │ -0009f000 00000017 R_ARM_RELATIVE │ │ │ │ -0009f004 00000017 R_ARM_RELATIVE │ │ │ │ -0009b25c 00018a02 R_ARM_ABS32 00013dd9 fftw_dft_solve │ │ │ │ -0009b26c 00018a02 R_ARM_ABS32 00013dd9 fftw_dft_solve │ │ │ │ -0009b2dc 00018a02 R_ARM_ABS32 00013dd9 fftw_dft_solve │ │ │ │ -0009b2ec 00018a02 R_ARM_ABS32 00013dd9 fftw_dft_solve │ │ │ │ -0009b2fc 00018a02 R_ARM_ABS32 00013dd9 fftw_dft_solve │ │ │ │ -0009b30c 00018a02 R_ARM_ABS32 00013dd9 fftw_dft_solve │ │ │ │ -0009b31c 00018a02 R_ARM_ABS32 00013dd9 fftw_dft_solve │ │ │ │ -0009b32c 00018a02 R_ARM_ABS32 00013dd9 fftw_dft_solve │ │ │ │ -0009b33c 00018a02 R_ARM_ABS32 00013dd9 fftw_dft_solve │ │ │ │ -0009b34c 00018a02 R_ARM_ABS32 00013dd9 fftw_dft_solve │ │ │ │ -0009b35c 00018a02 R_ARM_ABS32 00013dd9 fftw_dft_solve │ │ │ │ -0009c198 00018a02 R_ARM_ABS32 00013dd9 fftw_dft_solve │ │ │ │ -0009b27c 00020502 R_ARM_ABS32 00012e31 fftw_dft_indirect_register │ │ │ │ -0009b284 0000fc02 R_ARM_ABS32 000132cd fftw_dft_indirect_transpose_register │ │ │ │ -0009b28c 00023d02 R_ARM_ABS32 00013d99 fftw_dft_rank_geq2_register │ │ │ │ -0009b294 00004602 R_ARM_ABS32 00014001 fftw_dft_vrank_geq1_register │ │ │ │ -0009b29c 0000b002 R_ARM_ABS32 00010e31 fftw_dft_buffered_register │ │ │ │ -0009b2a4 0001b102 R_ARM_ABS32 00012bb1 fftw_dft_generic_register │ │ │ │ -0009b2ac 00009d02 R_ARM_ABS32 00013ba1 fftw_dft_rader_register │ │ │ │ -0009b2b4 00020402 R_ARM_ABS32 00010a15 fftw_dft_bluestein_register │ │ │ │ -0009b2bc 00022c02 R_ARM_ABS32 00013391 fftw_dft_nop_register │ │ │ │ -0009b2c4 00028302 R_ARM_ABS32 00011e71 fftw_ct_generic_register │ │ │ │ -0009b2cc 00022002 R_ARM_ABS32 00012201 fftw_ct_genericbuf_register │ │ │ │ -0009b2f0 00009302 R_ARM_ABS32 0000baf5 fftw_null_awake │ │ │ │ -0009b330 00009302 R_ARM_ABS32 0000baf5 fftw_null_awake │ │ │ │ -0009c27c 00009302 R_ARM_ABS32 0000baf5 fftw_null_awake │ │ │ │ -0009c28c 00009302 R_ARM_ABS32 0000baf5 fftw_null_awake │ │ │ │ -0009c2bc 00009302 R_ARM_ABS32 0000baf5 fftw_null_awake │ │ │ │ -0009c2cc 00009302 R_ARM_ABS32 0000baf5 fftw_null_awake │ │ │ │ -0009c32c 00009302 R_ARM_ABS32 0000baf5 fftw_null_awake │ │ │ │ -0009c33c 00009302 R_ARM_ABS32 0000baf5 fftw_null_awake │ │ │ │ -0009b308 00013a02 R_ARM_ABS32 0000c781 fftw_plan_null_destroy │ │ │ │ -0009b338 00013a02 R_ARM_ABS32 0000c781 fftw_plan_null_destroy │ │ │ │ -0009c2a4 00013a02 R_ARM_ABS32 0000c781 fftw_plan_null_destroy │ │ │ │ -0009c2c4 00013a02 R_ARM_ABS32 0000c781 fftw_plan_null_destroy │ │ │ │ -0009c2d4 00013a02 R_ARM_ABS32 0000c781 fftw_plan_null_destroy │ │ │ │ -0009c344 00013a02 R_ARM_ABS32 0000c781 fftw_plan_null_destroy │ │ │ │ -0009b398 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b3d8 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b418 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b458 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b498 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b4d8 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b518 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b558 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b598 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b5d8 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b618 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b658 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b698 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b6d8 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b718 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b758 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b798 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b7d8 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b818 00007402 R_ARM_ABS32 0009afc0 fftw_dft_n_genus │ │ │ │ -0009b83c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009b87c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009b8bc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009b8fc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009b93c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009b97c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009b9bc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009b9fc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009ba3c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009ba7c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009babc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bafc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bb3c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bb7c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bbbc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bbfc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bc3c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bc7c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bcbc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bcfc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bd3c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bd7c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bdbc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bdfc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009be3c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009be7c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bebc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009befc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bf3c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bf7c 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bfbc 00012002 R_ARM_ABS32 0009afc8 fftw_dft_t_genus │ │ │ │ -0009bff0 0001f502 R_ARM_ABS32 00014a4d fftw_codelet_n1_2 │ │ │ │ -0009bff8 0001f602 R_ARM_ABS32 00014bd9 fftw_codelet_n1_3 │ │ │ │ -0009c000 0001f802 R_ARM_ABS32 00014d99 fftw_codelet_n1_4 │ │ │ │ -0009c008 0001f902 R_ARM_ABS32 000150e1 fftw_codelet_n1_5 │ │ │ │ -0009c010 0001fa02 R_ARM_ABS32 000154b9 fftw_codelet_n1_6 │ │ │ │ -0009c018 0001fb02 R_ARM_ABS32 00015b31 fftw_codelet_n1_7 │ │ │ │ -0009c020 0001fc02 R_ARM_ABS32 00016021 fftw_codelet_n1_8 │ │ │ │ -0009c028 0001fd02 R_ARM_ABS32 000163f9 fftw_codelet_n1_9 │ │ │ │ -0009c030 00004b02 R_ARM_ABS32 00016809 fftw_codelet_n1_10 │ │ │ │ -0009c038 00004e02 R_ARM_ABS32 00016f89 fftw_codelet_n1_11 │ │ │ │ -0009c040 00004f02 R_ARM_ABS32 000173cd fftw_codelet_n1_12 │ │ │ │ -0009c048 00005102 R_ARM_ABS32 00017c99 fftw_codelet_n1_13 │ │ │ │ -0009c050 00005302 R_ARM_ABS32 000183b1 fftw_codelet_n1_14 │ │ │ │ -0009c058 00005502 R_ARM_ABS32 00018b09 fftw_codelet_n1_15 │ │ │ │ -0009c060 00005702 R_ARM_ABS32 00019119 fftw_codelet_n1_16 │ │ │ │ -0009c068 0000a602 R_ARM_ABS32 0001a03d fftw_codelet_n1_32 │ │ │ │ -0009c070 00013702 R_ARM_ABS32 0001c411 fftw_codelet_n1_64 │ │ │ │ -0009c078 00007002 R_ARM_ABS32 0001cd41 fftw_codelet_n1_20 │ │ │ │ -0009c080 00007602 R_ARM_ABS32 0001dd69 fftw_codelet_n1_25 │ │ │ │ -0009c088 00019102 R_ARM_ABS32 0001de5d fftw_codelet_t1_2 │ │ │ │ -0009c090 00019502 R_ARM_ABS32 0001e021 fftw_codelet_t1_3 │ │ │ │ -0009c098 00019602 R_ARM_ABS32 0001e24d fftw_codelet_t1_4 │ │ │ │ -0009c0a0 00019902 R_ARM_ABS32 0001e5d9 fftw_codelet_t1_5 │ │ │ │ -0009c0a8 00019b02 R_ARM_ABS32 0001ea1d fftw_codelet_t1_6 │ │ │ │ -0009c0b0 00019d02 R_ARM_ABS32 0001ede9 fftw_codelet_t1_7 │ │ │ │ -0009c0b8 00019f02 R_ARM_ABS32 0001f0e9 fftw_codelet_t1_8 │ │ │ │ -0009c0c0 0001a102 R_ARM_ABS32 0001f581 fftw_codelet_t1_9 │ │ │ │ -0009c0c8 00017302 R_ARM_ABS32 0001fa61 fftw_codelet_t1_10 │ │ │ │ -0009c0d0 00017902 R_ARM_ABS32 00020001 fftw_codelet_t1_12 │ │ │ │ -0009c0d8 00018002 R_ARM_ABS32 000208bd fftw_codelet_t1_15 │ │ │ │ -0009c0e0 00018102 R_ARM_ABS32 0002108d fftw_codelet_t1_16 │ │ │ │ -0009c0e8 0001d902 R_ARM_ABS32 000222dd fftw_codelet_t1_32 │ │ │ │ -0009c0f0 00023f02 R_ARM_ABS32 00025135 fftw_codelet_t1_64 │ │ │ │ -0009c0f8 0001ab02 R_ARM_ABS32 00025bd9 fftw_codelet_t1_20 │ │ │ │ -0009c100 0001ae02 R_ARM_ABS32 00026ded fftw_codelet_t1_25 │ │ │ │ -0009c108 0001dc02 R_ARM_ABS32 00027025 fftw_codelet_t2_4 │ │ │ │ -0009c110 0001df02 R_ARM_ABS32 00027379 fftw_codelet_t2_8 │ │ │ │ -0009c118 00016b02 R_ARM_ABS32 00027c49 fftw_codelet_t2_16 │ │ │ │ -0009c120 0001c802 R_ARM_ABS32 00029141 fftw_codelet_t2_32 │ │ │ │ -0009c128 00023102 R_ARM_ABS32 0002cbe1 fftw_codelet_t2_64 │ │ │ │ -0009c130 0001dd02 R_ARM_ABS32 0002cf91 fftw_codelet_t2_5 │ │ │ │ -0009c138 00016702 R_ARM_ABS32 0002d4e1 fftw_codelet_t2_10 │ │ │ │ -0009c140 00019402 R_ARM_ABS32 0002e1ad fftw_codelet_t2_20 │ │ │ │ -0009c148 00019e02 R_ARM_ABS32 0002f65d fftw_codelet_t2_25 │ │ │ │ -0009c150 0001c702 R_ARM_ABS32 0002f815 fftw_codelet_q1_2 │ │ │ │ -0009c158 0001cd02 R_ARM_ABS32 0002fd85 fftw_codelet_q1_4 │ │ │ │ -0009c160 0001d202 R_ARM_ABS32 00031be1 fftw_codelet_q1_8 │ │ │ │ -0009c168 0001ca02 R_ARM_ABS32 00031f11 fftw_codelet_q1_3 │ │ │ │ -0009c170 0001cf02 R_ARM_ABS32 00032a05 fftw_codelet_q1_5 │ │ │ │ -0009c178 0001d002 R_ARM_ABS32 000338f1 fftw_codelet_q1_6 │ │ │ │ -0009c188 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c1a8 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c1b8 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c1c8 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c278 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c288 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c298 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c2a8 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c2b8 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c2c8 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c2d8 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c2e8 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c2f8 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c308 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009ea68 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009ea78 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009ea88 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009ea98 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009eaa8 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009eab8 00028502 R_ARM_ABS32 00039141 fftw_rdft_solve │ │ │ │ -0009c1d8 0000c802 R_ARM_ABS32 00036b81 fftw_rdft_indirect_register │ │ │ │ -0009c1e0 00027d02 R_ARM_ABS32 00038b41 fftw_rdft_rank0_register │ │ │ │ -0009c1e8 00017a02 R_ARM_ABS32 0003a7a9 fftw_rdft_vrank3_transpose_register │ │ │ │ -0009c1f0 0001e302 R_ARM_ABS32 00039359 fftw_rdft_vrank_geq1_register │ │ │ │ -0009c1f8 0001f102 R_ARM_ABS32 00036c1d fftw_rdft_nop_register │ │ │ │ -0009c200 00027b02 R_ARM_ABS32 00034c81 fftw_rdft_buffered_register │ │ │ │ -0009c208 00019202 R_ARM_ABS32 000357d5 fftw_rdft_generic_register │ │ │ │ -0009c210 00022202 R_ARM_ABS32 00038d49 fftw_rdft_rank_geq2_register │ │ │ │ -0009c218 00009802 R_ARM_ABS32 00033eb1 fftw_dft_r2hc_register │ │ │ │ -0009c220 0000a902 R_ARM_ABS32 00039121 fftw_rdft_dht_register │ │ │ │ -0009c228 0001b702 R_ARM_ABS32 0003403d fftw_dht_r2hc_register │ │ │ │ -0009c230 00025002 R_ARM_ABS32 0003478d fftw_dht_rader_register │ │ │ │ -0009c238 00022402 R_ARM_ABS32 0003c4d9 fftw_rdft2_vrank_geq1_register │ │ │ │ -0009c240 00028202 R_ARM_ABS32 0003b0e5 fftw_rdft2_nop_register │ │ │ │ -0009c248 00018402 R_ARM_ABS32 0003b44d fftw_rdft2_rank0_register │ │ │ │ -0009c250 0000a302 R_ARM_ABS32 0003adf5 fftw_rdft2_buffered_register │ │ │ │ -0009c258 00017502 R_ARM_ABS32 0003b6f5 fftw_rdft2_rank_geq2_register │ │ │ │ -0009c260 00009f02 R_ARM_ABS32 0003cd5d fftw_rdft2_rdft_register │ │ │ │ -0009c268 00003902 R_ARM_ABS32 000368d1 fftw_hc2hc_generic_register │ │ │ │ -0009c318 00026602 R_ARM_ABS32 0003c289 fftw_rdft2_solve │ │ │ │ -0009c328 00026602 R_ARM_ABS32 0003c289 fftw_rdft2_solve │ │ │ │ -0009c338 00026602 R_ARM_ABS32 0003c289 fftw_rdft2_solve │ │ │ │ -0009c348 00026602 R_ARM_ABS32 0003c289 fftw_rdft2_solve │ │ │ │ -0009c358 00026602 R_ARM_ABS32 0003c289 fftw_rdft2_solve │ │ │ │ -0009c368 00026602 R_ARM_ABS32 0003c289 fftw_rdft2_solve │ │ │ │ -0009c378 00026602 R_ARM_ABS32 0003c289 fftw_rdft2_solve │ │ │ │ -0009c388 00026602 R_ARM_ABS32 0003c289 fftw_rdft2_solve │ │ │ │ -0009c3c0 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c3f0 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c420 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c450 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c480 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c4b0 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c4e0 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c510 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c540 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c570 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c5a0 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c5d0 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c600 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c630 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c660 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c690 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c6c0 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c6f0 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c720 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c750 00004802 R_ARM_ABS32 000990b0 fftw_rdft_r2cf_genus │ │ │ │ -0009c764 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009c794 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009c7c4 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009c7f4 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009c824 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009c854 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009c884 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009c8b4 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009c8e4 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009c914 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009c944 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009c974 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009c9a4 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009c9d4 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009ca04 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009ca34 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009ca64 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009ca94 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009cac4 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009caf4 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009cb24 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009cb54 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009cb84 00025e02 R_ARM_ABS32 00099090 fftw_rdft_hf_genus │ │ │ │ -0009cbd0 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009cc00 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009cc30 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009cc60 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009cc90 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009ccc0 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009ccf0 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009cd20 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009cd50 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009cd80 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009cdb0 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009cde0 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009ce10 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009ce40 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009ce70 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009cea0 0000f902 R_ARM_ABS32 000990a8 fftw_rdft_r2cfII_genus │ │ │ │ -0009ceb4 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009cee4 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009cf14 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009cf44 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009cf74 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009cfa4 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009cfd4 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d004 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d034 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d064 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d094 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d0c4 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d0f4 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d124 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d154 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d184 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d1b4 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d1e4 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d214 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d244 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d274 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d2a4 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d2d4 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d304 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d334 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d364 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d394 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d3c4 0000d402 R_ARM_ABS32 0009b208 fftw_rdft_hc2cf_genus │ │ │ │ -0009d3e8 00015002 R_ARM_ABS32 0003de31 fftw_codelet_r2cf_2 │ │ │ │ -0009d3f0 00015202 R_ARM_ABS32 0003df19 fftw_codelet_r2cf_3 │ │ │ │ -0009d3f8 00015302 R_ARM_ABS32 0003e005 fftw_codelet_r2cf_4 │ │ │ │ -0009d400 00015502 R_ARM_ABS32 0003e1e9 fftw_codelet_r2cf_5 │ │ │ │ -0009d408 00015602 R_ARM_ABS32 0003e3e9 fftw_codelet_r2cf_6 │ │ │ │ -0009d410 00015702 R_ARM_ABS32 0003e6e9 fftw_codelet_r2cf_7 │ │ │ │ -0009d418 00015802 R_ARM_ABS32 0003e959 fftw_codelet_r2cf_8 │ │ │ │ -0009d420 00015b02 R_ARM_ABS32 0003edc1 fftw_codelet_r2cf_9 │ │ │ │ -0009d428 00007802 R_ARM_ABS32 0003f141 fftw_codelet_r2cf_10 │ │ │ │ -0009d430 00007c02 R_ARM_ABS32 0003f791 fftw_codelet_r2cf_11 │ │ │ │ -0009d438 00007d02 R_ARM_ABS32 0003fb69 fftw_codelet_r2cf_12 │ │ │ │ -0009d440 00007f02 R_ARM_ABS32 0003ff79 fftw_codelet_r2cf_13 │ │ │ │ -0009d448 00008002 R_ARM_ABS32 000402c9 fftw_codelet_r2cf_14 │ │ │ │ -0009d450 00008402 R_ARM_ABS32 00040661 fftw_codelet_r2cf_15 │ │ │ │ -0009d458 00008602 R_ARM_ABS32 00040c39 fftw_codelet_r2cf_16 │ │ │ │ -0009d460 0000e402 R_ARM_ABS32 00041339 fftw_codelet_r2cf_32 │ │ │ │ -0009d468 00015e02 R_ARM_ABS32 00042385 fftw_codelet_r2cf_64 │ │ │ │ -0009d470 00017d02 R_ARM_ABS32 00044c41 fftw_codelet_r2cf_128 │ │ │ │ -0009d478 0000ac02 R_ARM_ABS32 0004508d fftw_codelet_r2cf_20 │ │ │ │ -0009d480 0000b502 R_ARM_ABS32 00045c4d fftw_codelet_r2cf_25 │ │ │ │ -0009d488 0001ba02 R_ARM_ABS32 00045d51 fftw_codelet_hf_2 │ │ │ │ -0009d490 0001bc02 R_ARM_ABS32 00045f31 fftw_codelet_hf_3 │ │ │ │ -0009d498 0001bd02 R_ARM_ABS32 00046185 fftw_codelet_hf_4 │ │ │ │ -0009d4a0 0001bf02 R_ARM_ABS32 00046539 fftw_codelet_hf_5 │ │ │ │ -0009d4a8 0001c102 R_ARM_ABS32 00046989 fftw_codelet_hf_6 │ │ │ │ -0009d4b0 0001c402 R_ARM_ABS32 00046d41 fftw_codelet_hf_7 │ │ │ │ -0009d4b8 0001c602 R_ARM_ABS32 00047061 fftw_codelet_hf_8 │ │ │ │ -0009d4c0 0001c902 R_ARM_ABS32 00047521 fftw_codelet_hf_9 │ │ │ │ -0009d4c8 00013d02 R_ARM_ABS32 00047a05 fftw_codelet_hf_10 │ │ │ │ -0009d4d0 00014002 R_ARM_ABS32 00047fa5 fftw_codelet_hf_12 │ │ │ │ -0009d4d8 00014402 R_ARM_ABS32 00048861 fftw_codelet_hf_15 │ │ │ │ -0009d4e0 00014702 R_ARM_ABS32 00049031 fftw_codelet_hf_16 │ │ │ │ -0009d4e8 00018c02 R_ARM_ABS32 0004a289 fftw_codelet_hf_32 │ │ │ │ -0009d4f0 00020c02 R_ARM_ABS32 0004d14d fftw_codelet_hf_64 │ │ │ │ -0009d4f8 00015f02 R_ARM_ABS32 0004dc11 fftw_codelet_hf_20 │ │ │ │ -0009d500 00016502 R_ARM_ABS32 0004ee35 fftw_codelet_hf_25 │ │ │ │ -0009d508 0000df02 R_ARM_ABS32 0004f095 fftw_codelet_hf2_4 │ │ │ │ -0009d510 0000ea02 R_ARM_ABS32 0004f3f1 fftw_codelet_hf2_8 │ │ │ │ -0009d518 00011502 R_ARM_ABS32 0004fcd1 fftw_codelet_hf2_16 │ │ │ │ -0009d520 00015902 R_ARM_ABS32 00051235 fftw_codelet_hf2_32 │ │ │ │ -0009d528 0000e002 R_ARM_ABS32 00051601 fftw_codelet_hf2_5 │ │ │ │ -0009d530 00013102 R_ARM_ABS32 000522b5 fftw_codelet_hf2_20 │ │ │ │ -0009d538 00013502 R_ARM_ABS32 000537ed fftw_codelet_hf2_25 │ │ │ │ -0009d540 00002802 R_ARM_ABS32 00053859 fftw_codelet_r2cfII_2 │ │ │ │ -0009d548 00002902 R_ARM_ABS32 00053931 fftw_codelet_r2cfII_3 │ │ │ │ -0009d550 00002a02 R_ARM_ABS32 00053a51 fftw_codelet_r2cfII_4 │ │ │ │ -0009d558 00002b02 R_ARM_ABS32 00053c21 fftw_codelet_r2cfII_5 │ │ │ │ -0009d560 00002e02 R_ARM_ABS32 00053e09 fftw_codelet_r2cfII_6 │ │ │ │ -0009d568 00003002 R_ARM_ABS32 00054101 fftw_codelet_r2cfII_7 │ │ │ │ -0009d570 00003702 R_ARM_ABS32 000543c1 fftw_codelet_r2cfII_8 │ │ │ │ -0009d578 00003802 R_ARM_ABS32 00054841 fftw_codelet_r2cfII_9 │ │ │ │ -0009d580 00002102 R_ARM_ABS32 00054b99 fftw_codelet_r2cfII_10 │ │ │ │ -0009d588 00002302 R_ARM_ABS32 00054fe1 fftw_codelet_r2cfII_12 │ │ │ │ -0009d590 00002602 R_ARM_ABS32 00055389 fftw_codelet_r2cfII_15 │ │ │ │ -0009d598 00002702 R_ARM_ABS32 00055749 fftw_codelet_r2cfII_16 │ │ │ │ -0009d5a0 00007902 R_ARM_ABS32 00055f79 fftw_codelet_r2cfII_32 │ │ │ │ -0009d5a8 00011b02 R_ARM_ABS32 00057351 fftw_codelet_r2cfII_64 │ │ │ │ -0009d5b0 00005402 R_ARM_ABS32 00057865 fftw_codelet_r2cfII_20 │ │ │ │ -0009d5b8 00005f02 R_ARM_ABS32 00058409 fftw_codelet_r2cfII_25 │ │ │ │ -0009d5c0 00025402 R_ARM_ABS32 00058501 fftw_codelet_hc2cf_2 │ │ │ │ -0009d5c8 00025602 R_ARM_ABS32 00058739 fftw_codelet_hc2cf_4 │ │ │ │ -0009d5d0 00025802 R_ARM_ABS32 00058b79 fftw_codelet_hc2cf_6 │ │ │ │ -0009d5d8 00025b02 R_ARM_ABS32 00058e81 fftw_codelet_hc2cf_8 │ │ │ │ -0009d5e0 00009402 R_ARM_ABS32 0005934d fftw_codelet_hc2cf_10 │ │ │ │ -0009d5e8 00009702 R_ARM_ABS32 000598e5 fftw_codelet_hc2cf_12 │ │ │ │ -0009d5f0 00009902 R_ARM_ABS32 0005a0a1 fftw_codelet_hc2cf_16 │ │ │ │ -0009d5f8 00010002 R_ARM_ABS32 0005b2dd fftw_codelet_hc2cf_32 │ │ │ │ -0009d600 0000bb02 R_ARM_ABS32 0005bdc5 fftw_codelet_hc2cf_20 │ │ │ │ -0009d608 00002d02 R_ARM_ABS32 0005c00d fftw_codelet_hc2cf2_4 │ │ │ │ -0009d610 00003a02 R_ARM_ABS32 0005c381 fftw_codelet_hc2cf2_8 │ │ │ │ -0009d618 00026c02 R_ARM_ABS32 0005cc51 fftw_codelet_hc2cf2_16 │ │ │ │ -0009d620 00003d02 R_ARM_ABS32 0005e171 fftw_codelet_hc2cf2_32 │ │ │ │ -0009d628 00028702 R_ARM_ABS32 0005ee39 fftw_codelet_hc2cf2_20 │ │ │ │ -0009d630 00028602 R_ARM_ABS32 0005ef7d fftw_codelet_hc2cfdft_2 │ │ │ │ -0009d638 00028b02 R_ARM_ABS32 0005f245 fftw_codelet_hc2cfdft_4 │ │ │ │ -0009d640 00028d02 R_ARM_ABS32 0005f751 fftw_codelet_hc2cfdft_6 │ │ │ │ -0009d648 00028f02 R_ARM_ABS32 0005fb29 fftw_codelet_hc2cfdft_8 │ │ │ │ -0009d650 0001d802 R_ARM_ABS32 000600f5 fftw_codelet_hc2cfdft_10 │ │ │ │ -0009d658 0001da02 R_ARM_ABS32 00060735 fftw_codelet_hc2cfdft_12 │ │ │ │ -0009d660 0001e002 R_ARM_ABS32 00060fd9 fftw_codelet_hc2cfdft_16 │ │ │ │ -0009d668 00021c02 R_ARM_ABS32 000623f5 fftw_codelet_hc2cfdft_32 │ │ │ │ -0009d670 0001fe02 R_ARM_ABS32 00063031 fftw_codelet_hc2cfdft_20 │ │ │ │ -0009d678 00016c02 R_ARM_ABS32 00063305 fftw_codelet_hc2cfdft2_4 │ │ │ │ -0009d680 00017202 R_ARM_ABS32 00063761 fftw_codelet_hc2cfdft2_8 │ │ │ │ -0009d688 00025d02 R_ARM_ABS32 00064149 fftw_codelet_hc2cfdft2_16 │ │ │ │ -0009d690 00002002 R_ARM_ABS32 0006593d fftw_codelet_hc2cfdft2_32 │ │ │ │ -0009d698 00027502 R_ARM_ABS32 00066799 fftw_codelet_hc2cfdft2_20 │ │ │ │ -0009d6d0 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d700 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d730 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d760 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d790 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d7c0 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d7f0 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d820 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d850 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d880 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d8b0 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d8e0 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d910 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d940 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d970 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d9a0 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009d9d0 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009da00 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009da30 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009da60 00009c02 R_ARM_ABS32 000990a0 fftw_rdft_r2cb_genus │ │ │ │ -0009da74 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009daa4 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009dad4 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009db04 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009db34 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009db64 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009db94 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009dbc4 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009dbf4 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009dc24 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009dc54 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009dc84 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009dcb4 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009dce4 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009dd14 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009dd44 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009dd74 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009dda4 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009ddd4 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009de04 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009de34 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009de64 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009de94 00001f02 R_ARM_ABS32 00099088 fftw_rdft_hb_genus │ │ │ │ -0009dee0 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009df10 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009df40 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009df70 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009dfa0 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009dfd0 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009e000 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009e030 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009e060 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009e090 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009e0c0 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009e0f0 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009e120 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009e150 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009e180 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009e1b0 00012f02 R_ARM_ABS32 00099098 fftw_rdft_r2cbIII_genus │ │ │ │ -0009e1c4 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e1f4 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e224 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e254 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e284 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e2b4 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e2e4 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e314 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e344 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e374 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e3a4 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e3d4 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e404 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e434 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e464 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e494 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e4c4 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e4f4 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e524 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e554 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e584 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e5b4 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e5e4 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e614 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e644 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e674 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e6a4 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e6d4 00012902 R_ARM_ABS32 0009b1fc fftw_rdft_hc2cb_genus │ │ │ │ -0009e6f8 00005602 R_ARM_ABS32 00066821 fftw_codelet_r2cb_2 │ │ │ │ -0009e700 00005802 R_ARM_ABS32 00066901 fftw_codelet_r2cb_3 │ │ │ │ -0009e708 00005c02 R_ARM_ABS32 000669f5 fftw_codelet_r2cb_4 │ │ │ │ -0009e710 00005d02 R_ARM_ABS32 00066be1 fftw_codelet_r2cb_5 │ │ │ │ -0009e718 00005e02 R_ARM_ABS32 00066dd1 fftw_codelet_r2cb_6 │ │ │ │ -0009e720 00006102 R_ARM_ABS32 000670f1 fftw_codelet_r2cb_7 │ │ │ │ -0009e728 00006402 R_ARM_ABS32 00067381 fftw_codelet_r2cb_8 │ │ │ │ -0009e730 00006602 R_ARM_ABS32 00067769 fftw_codelet_r2cb_9 │ │ │ │ -0009e738 0000c102 R_ARM_ABS32 00067af1 fftw_codelet_r2cb_10 │ │ │ │ -0009e740 0000c202 R_ARM_ABS32 00068161 fftw_codelet_r2cb_11 │ │ │ │ -0009e748 0000c502 R_ARM_ABS32 00068541 fftw_codelet_r2cb_12 │ │ │ │ -0009e750 0000c602 R_ARM_ABS32 00068921 fftw_codelet_r2cb_13 │ │ │ │ -0009e758 0000cc02 R_ARM_ABS32 00068ca1 fftw_codelet_r2cb_14 │ │ │ │ -0009e760 0000cd02 R_ARM_ABS32 00069009 fftw_codelet_r2cb_15 │ │ │ │ -0009e768 0000d102 R_ARM_ABS32 00069329 fftw_codelet_r2cb_16 │ │ │ │ -0009e770 00012702 R_ARM_ABS32 00069a99 fftw_codelet_r2cb_32 │ │ │ │ -0009e778 0001a302 R_ARM_ABS32 0006ac35 fftw_codelet_r2cb_64 │ │ │ │ -0009e780 00019a02 R_ARM_ABS32 0006d561 fftw_codelet_r2cb_128 │ │ │ │ -0009e788 0000ff02 R_ARM_ABS32 0006d9a5 fftw_codelet_r2cb_20 │ │ │ │ -0009e790 00010502 R_ARM_ABS32 0006e141 fftw_codelet_r2cb_25 │ │ │ │ -0009e798 0000ca02 R_ARM_ABS32 0006e241 fftw_codelet_hb_2 │ │ │ │ -0009e7a0 0000cf02 R_ARM_ABS32 0006e431 fftw_codelet_hb_3 │ │ │ │ -0009e7a8 0000d002 R_ARM_ABS32 0006e681 fftw_codelet_hb_4 │ │ │ │ -0009e7b0 0000d202 R_ARM_ABS32 0006ea59 fftw_codelet_hb_5 │ │ │ │ -0009e7b8 0000d302 R_ARM_ABS32 0006eea1 fftw_codelet_hb_6 │ │ │ │ -0009e7c0 0000d502 R_ARM_ABS32 0006f241 fftw_codelet_hb_7 │ │ │ │ -0009e7c8 0000d702 R_ARM_ABS32 0006f551 fftw_codelet_hb_8 │ │ │ │ -0009e7d0 0000d902 R_ARM_ABS32 0006fa25 fftw_codelet_hb_9 │ │ │ │ -0009e7d8 00016f02 R_ARM_ABS32 0006fed9 fftw_codelet_hb_10 │ │ │ │ -0009e7e0 00017102 R_ARM_ABS32 00070411 fftw_codelet_hb_12 │ │ │ │ -0009e7e8 00017702 R_ARM_ABS32 00070d31 fftw_codelet_hb_15 │ │ │ │ -0009e7f0 00017b02 R_ARM_ABS32 000714ed fftw_codelet_hb_16 │ │ │ │ -0009e7f8 0001d402 R_ARM_ABS32 00072739 fftw_codelet_hb_32 │ │ │ │ -0009e800 00023802 R_ARM_ABS32 00075699 fftw_codelet_hb_64 │ │ │ │ -0009e808 0001a402 R_ARM_ABS32 0007621d fftw_codelet_hb_20 │ │ │ │ -0009e810 0001ac02 R_ARM_ABS32 00077485 fftw_codelet_hb_25 │ │ │ │ -0009e818 00012502 R_ARM_ABS32 000776e1 fftw_codelet_hb2_4 │ │ │ │ -0009e820 00012a02 R_ARM_ABS32 00077a91 fftw_codelet_hb2_8 │ │ │ │ -0009e828 00012b02 R_ARM_ABS32 000783c1 fftw_codelet_hb2_16 │ │ │ │ -0009e830 00016902 R_ARM_ABS32 00079acd fftw_codelet_hb2_32 │ │ │ │ -0009e838 00012602 R_ARM_ABS32 00079f2d fftw_codelet_hb2_5 │ │ │ │ -0009e840 00014a02 R_ARM_ABS32 0007acc1 fftw_codelet_hb2_20 │ │ │ │ -0009e848 00014d02 R_ARM_ABS32 0007c231 fftw_codelet_hb2_25 │ │ │ │ -0009e850 0000e602 R_ARM_ABS32 0007c2ad fftw_codelet_r2cbIII_2 │ │ │ │ -0009e858 0000eb02 R_ARM_ABS32 0007c389 fftw_codelet_r2cbIII_3 │ │ │ │ -0009e860 0000ec02 R_ARM_ABS32 0007c4b1 fftw_codelet_r2cbIII_4 │ │ │ │ -0009e868 0000f002 R_ARM_ABS32 0007c691 fftw_codelet_r2cbIII_5 │ │ │ │ -0009e870 0000f102 R_ARM_ABS32 0007c879 fftw_codelet_r2cbIII_6 │ │ │ │ -0009e878 0000f402 R_ARM_ABS32 0007cb89 fftw_codelet_r2cbIII_7 │ │ │ │ -0009e880 0000f502 R_ARM_ABS32 0007ce59 fftw_codelet_r2cbIII_8 │ │ │ │ -0009e888 0000fa02 R_ARM_ABS32 0007d239 fftw_codelet_r2cbIII_9 │ │ │ │ -0009e890 00007e02 R_ARM_ABS32 0007d5b9 fftw_codelet_r2cbIII_10 │ │ │ │ -0009e898 00008302 R_ARM_ABS32 0007da29 fftw_codelet_r2cbIII_12 │ │ │ │ -0009e8a0 00008b02 R_ARM_ABS32 0007dda1 fftw_codelet_r2cbIII_15 │ │ │ │ -0009e8a8 00008c02 R_ARM_ABS32 0007e149 fftw_codelet_r2cbIII_16 │ │ │ │ -0009e8b0 0000ee02 R_ARM_ABS32 0007ea01 fftw_codelet_r2cbIII_32 │ │ │ │ -0009e8b8 00016002 R_ARM_ABS32 0007fda9 fftw_codelet_r2cbIII_64 │ │ │ │ -0009e8c0 0000b202 R_ARM_ABS32 00080261 fftw_codelet_r2cbIII_20 │ │ │ │ -0009e8c8 0000b802 R_ARM_ABS32 000809f1 fftw_codelet_r2cbIII_25 │ │ │ │ -0009e8d0 00017602 R_ARM_ABS32 00080ae9 fftw_codelet_hc2cb_2 │ │ │ │ -0009e8d8 00017c02 R_ARM_ABS32 00080d21 fftw_codelet_hc2cb_4 │ │ │ │ -0009e8e0 00017f02 R_ARM_ABS32 00081171 fftw_codelet_hc2cb_6 │ │ │ │ -0009e8e8 00018302 R_ARM_ABS32 00081479 fftw_codelet_hc2cb_8 │ │ │ │ -0009e8f0 0000da02 R_ARM_ABS32 00081931 fftw_codelet_hc2cb_10 │ │ │ │ -0009e8f8 0000dc02 R_ARM_ABS32 00081e45 fftw_codelet_hc2cb_12 │ │ │ │ -0009e900 0000e502 R_ARM_ABS32 000825dd fftw_codelet_hc2cb_16 │ │ │ │ -0009e908 00013602 R_ARM_ABS32 00083801 fftw_codelet_hc2cb_32 │ │ │ │ -0009e910 00011202 R_ARM_ABS32 00084365 fftw_codelet_hc2cb_20 │ │ │ │ -0009e918 00006d02 R_ARM_ABS32 000845a9 fftw_codelet_hc2cb2_4 │ │ │ │ -0009e920 00006f02 R_ARM_ABS32 00084959 fftw_codelet_hc2cb2_8 │ │ │ │ -0009e928 00027e02 R_ARM_ABS32 00085285 fftw_codelet_hc2cb2_16 │ │ │ │ -0009e930 00006002 R_ARM_ABS32 0008694d fftw_codelet_hc2cb2_32 │ │ │ │ -0009e938 00002402 R_ARM_ABS32 0008770d fftw_codelet_hc2cb2_20 │ │ │ │ -0009e940 00010302 R_ARM_ABS32 00087829 fftw_codelet_hc2cbdft_2 │ │ │ │ -0009e948 00010a02 R_ARM_ABS32 00087aa9 fftw_codelet_hc2cbdft_4 │ │ │ │ -0009e950 00010c02 R_ARM_ABS32 00087fa1 fftw_codelet_hc2cbdft_6 │ │ │ │ -0009e958 00010f02 R_ARM_ABS32 00088331 fftw_codelet_hc2cbdft_8 │ │ │ │ -0009e960 00021902 R_ARM_ABS32 0008888d fftw_codelet_hc2cbdft_10 │ │ │ │ -0009e968 00021a02 R_ARM_ABS32 00088e91 fftw_codelet_hc2cbdft_12 │ │ │ │ -0009e970 00021e02 R_ARM_ABS32 000896f9 fftw_codelet_hc2cbdft_16 │ │ │ │ -0009e978 00025c02 R_ARM_ABS32 0008aa89 fftw_codelet_hc2cbdft_32 │ │ │ │ -0009e980 00023602 R_ARM_ABS32 0008b69d fftw_codelet_hc2cbdft_20 │ │ │ │ -0009e988 0001cb02 R_ARM_ABS32 0008b91d fftw_codelet_hc2cbdft2_4 │ │ │ │ -0009e990 0001d102 R_ARM_ABS32 0008bcb1 fftw_codelet_hc2cbdft2_8 │ │ │ │ -0009e998 00009102 R_ARM_ABS32 0008c519 fftw_codelet_hc2cbdft2_16 │ │ │ │ -0009e9a0 0000f202 R_ARM_ABS32 0008d8a9 fftw_codelet_hc2cbdft2_32 │ │ │ │ -0009e9a8 0000b402 R_ARM_ABS32 0008e4bd fftw_codelet_hc2cbdft2_20 │ │ │ │ -0009e9e0 00026702 R_ARM_ABS32 000990b8 fftw_rdft_r2r_genus │ │ │ │ -0009ea10 00026702 R_ARM_ABS32 000990b8 fftw_rdft_r2r_genus │ │ │ │ -0009ea18 00020202 R_ARM_ABS32 0008e7f1 fftw_codelet_e01_8 │ │ │ │ -0009ea20 0001b302 R_ARM_ABS32 0008eb21 fftw_codelet_e10_8 │ │ │ │ -0009ea30 00008102 R_ARM_ABS32 000914b1 fftw_redft00e_r2hc_pad_register │ │ │ │ -0009ea38 00026802 R_ARM_ABS32 00091779 fftw_rodft00e_r2hc_pad_register │ │ │ │ -0009ea40 00013b02 R_ARM_ABS32 00092155 fftw_reodft00e_splitradix_register │ │ │ │ -0009ea48 0000e702 R_ARM_ABS32 0008f655 fftw_reodft010e_r2hc_register │ │ │ │ -0009ea50 00027902 R_ARM_ABS32 00090279 fftw_reodft11e_radix2_r2hc_register │ │ │ │ -0009ea58 00014f02 R_ARM_ABS32 000911f5 fftw_reodft11e_r2hc_odd_register │ │ │ │ -0009efa8 0000f815 R_ARM_GLOB_DAT 0000c065 fftw_cpy2d_ci │ │ │ │ -0009efac 0000e215 R_ARM_GLOB_DAT 0009d3e8 fftw_solvtab_rdft_r2cf │ │ │ │ -0009efb0 0000db15 R_ARM_GLOB_DAT 0009e6f8 fftw_solvtab_rdft_r2cb │ │ │ │ -0009efb4 00000515 R_ARM_GLOB_DAT 00000000 __cxa_finalize@GLIBC_2.4 │ │ │ │ -0009efb8 00000615 R_ARM_GLOB_DAT 00000000 _ITM_deregisterTMCloneTable │ │ │ │ -0009efbc 00026315 R_ARM_GLOB_DAT 0000c171 fftw_cpy2d_tiled │ │ │ │ -0009efc0 00016415 R_ARM_GLOB_DAT 00098df8 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ -0009efc4 00000d15 R_ARM_GLOB_DAT 00000000 stderr@GLIBC_2.4 │ │ │ │ -0009efc8 00027715 R_ARM_GLOB_DAT 0000fd05 fftw_transpose_tiledbuf │ │ │ │ -0009efcc 0000dd15 R_ARM_GLOB_DAT 0009f1c8 fftw_mksolver_hc2hc_hook │ │ │ │ -0009efd0 00001215 R_ARM_GLOB_DAT 00000000 __gmon_start__ │ │ │ │ -0009efd4 00003615 R_ARM_GLOB_DAT 0000ea35 fftw_dimcmp │ │ │ │ -0009efd8 00012115 R_ARM_GLOB_DAT 0009f1c0 fftw_mksolver_ct_hook │ │ │ │ -0009efdc 00001515 R_ARM_GLOB_DAT 00000000 stdout@GLIBC_2.4 │ │ │ │ -0009efe0 0001d715 R_ARM_GLOB_DAT 0009bff0 fftw_solvtab_dft_standard │ │ │ │ -0009efe4 00029415 R_ARM_GLOB_DAT 0000fc95 fftw_transpose_tiled │ │ │ │ -0009efe8 00007b15 R_ARM_GLOB_DAT 0000c1c5 fftw_cpy2d_tiledbuf │ │ │ │ -0009efec 00010115 R_ARM_GLOB_DAT 0000c0b5 fftw_cpy2d_co │ │ │ │ -0009eff0 00001a15 R_ARM_GLOB_DAT 00000000 _ITM_registerTMCloneTable │ │ │ │ -0009eff4 00012e15 R_ARM_GLOB_DAT 0009ea18 fftw_solvtab_rdft_r2r │ │ │ │ -0009eff8 0000f715 R_ARM_GLOB_DAT 0000fb55 fftw_transpose │ │ │ │ +000a1ea0 00000017 R_ARM_RELATIVE │ │ │ │ +000a1ea4 00000017 R_ARM_RELATIVE │ │ │ │ +000a1ea8 00000017 R_ARM_RELATIVE │ │ │ │ +000a1eac 00000017 R_ARM_RELATIVE │ │ │ │ +000a1eb0 00000017 R_ARM_RELATIVE │ │ │ │ +000a1eb4 00000017 R_ARM_RELATIVE │ │ │ │ +000a1eb8 00000017 R_ARM_RELATIVE │ │ │ │ +000a1ec0 00000017 R_ARM_RELATIVE │ │ │ │ +000a1ec4 00000017 R_ARM_RELATIVE │ │ │ │ +000a1ec8 00000017 R_ARM_RELATIVE │ │ │ │ +000a1ecc 00000017 R_ARM_RELATIVE │ │ │ │ +000a1ed4 00000017 R_ARM_RELATIVE │ │ │ │ +000a1ee0 00000017 R_ARM_RELATIVE │ │ │ │ +000a1eec 00000017 R_ARM_RELATIVE │ │ │ │ +000a1ef8 00000017 R_ARM_RELATIVE │ │ │ │ +000a1efc 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f00 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f08 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f0c 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f10 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f18 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f1c 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f20 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f28 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f2c 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f30 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f38 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f44 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f50 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f58 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f5c 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f60 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f64 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f68 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f6c 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f74 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f80 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f8c 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f90 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f94 00000017 R_ARM_RELATIVE │ │ │ │ +000a1f98 00000017 R_ARM_RELATIVE │ │ │ │ +000a1fa0 00000017 R_ARM_RELATIVE │ │ │ │ +000a1fac 00000017 R_ARM_RELATIVE │ │ │ │ +000a1fb8 00000017 R_ARM_RELATIVE │ │ │ │ +000a1fc0 00000017 R_ARM_RELATIVE │ │ │ │ +000a1fc8 00000017 R_ARM_RELATIVE │ │ │ │ +000a1fd4 00000017 R_ARM_RELATIVE │ │ │ │ +000a1fe0 00000017 R_ARM_RELATIVE │ │ │ │ +000a1fec 00000017 R_ARM_RELATIVE │ │ │ │ +000a1ff8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2004 00000017 R_ARM_RELATIVE │ │ │ │ +000a2010 00000017 R_ARM_RELATIVE │ │ │ │ +000a201c 00000017 R_ARM_RELATIVE │ │ │ │ +000a2028 00000017 R_ARM_RELATIVE │ │ │ │ +000a2034 00000017 R_ARM_RELATIVE │ │ │ │ +000a2038 00000017 R_ARM_RELATIVE │ │ │ │ +000a203c 00000017 R_ARM_RELATIVE │ │ │ │ +000a2044 00000017 R_ARM_RELATIVE │ │ │ │ +000a2048 00000017 R_ARM_RELATIVE │ │ │ │ +000a204c 00000017 R_ARM_RELATIVE │ │ │ │ +000a2054 00000017 R_ARM_RELATIVE │ │ │ │ +000a205c 00000017 R_ARM_RELATIVE │ │ │ │ +000a2060 00000017 R_ARM_RELATIVE │ │ │ │ +000a2064 00000017 R_ARM_RELATIVE │ │ │ │ +000a2068 00000017 R_ARM_RELATIVE │ │ │ │ +000a206c 00000017 R_ARM_RELATIVE │ │ │ │ +000a2070 00000017 R_ARM_RELATIVE │ │ │ │ +000a2078 00000017 R_ARM_RELATIVE │ │ │ │ +000a2084 00000017 R_ARM_RELATIVE │ │ │ │ +000a2088 00000017 R_ARM_RELATIVE │ │ │ │ +000a208c 00000017 R_ARM_RELATIVE │ │ │ │ +000a2090 00000017 R_ARM_RELATIVE │ │ │ │ +000a2094 00000017 R_ARM_RELATIVE │ │ │ │ +000a2098 00000017 R_ARM_RELATIVE │ │ │ │ +000a209c 00000017 R_ARM_RELATIVE │ │ │ │ +000a20a0 00000017 R_ARM_RELATIVE │ │ │ │ +000a20a4 00000017 R_ARM_RELATIVE │ │ │ │ +000a20a8 00000017 R_ARM_RELATIVE │ │ │ │ +000a20ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a20b0 00000017 R_ARM_RELATIVE │ │ │ │ +000a20b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a20b8 00000017 R_ARM_RELATIVE │ │ │ │ +000a20bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a20c0 00000017 R_ARM_RELATIVE │ │ │ │ +000a20c4 00000017 R_ARM_RELATIVE │ │ │ │ +000a20c8 00000017 R_ARM_RELATIVE │ │ │ │ +000a20cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a20d0 00000017 R_ARM_RELATIVE │ │ │ │ +000a20d4 00000017 R_ARM_RELATIVE │ │ │ │ +000a20d8 00000017 R_ARM_RELATIVE │ │ │ │ +000a20dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a20e0 00000017 R_ARM_RELATIVE │ │ │ │ +000a20e4 00000017 R_ARM_RELATIVE │ │ │ │ +000a20e8 00000017 R_ARM_RELATIVE │ │ │ │ +000a20ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a20f0 00000017 R_ARM_RELATIVE │ │ │ │ +000a20f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a20f8 00000017 R_ARM_RELATIVE │ │ │ │ +000a20fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a2104 00000017 R_ARM_RELATIVE │ │ │ │ +000a2110 00000017 R_ARM_RELATIVE │ │ │ │ +000a211c 00000017 R_ARM_RELATIVE │ │ │ │ +000a2128 00000017 R_ARM_RELATIVE │ │ │ │ +000a2130 00000017 R_ARM_RELATIVE │ │ │ │ +000a2134 00000017 R_ARM_RELATIVE │ │ │ │ +000a2138 00000017 R_ARM_RELATIVE │ │ │ │ +000a2140 00000017 R_ARM_RELATIVE │ │ │ │ +000a2148 00000017 R_ARM_RELATIVE │ │ │ │ +000a214c 00000017 R_ARM_RELATIVE │ │ │ │ +000a2150 00000017 R_ARM_RELATIVE │ │ │ │ +000a2154 00000017 R_ARM_RELATIVE │ │ │ │ +000a2158 00000017 R_ARM_RELATIVE │ │ │ │ +000a215c 00000017 R_ARM_RELATIVE │ │ │ │ +000a2160 00000017 R_ARM_RELATIVE │ │ │ │ +000a2164 00000017 R_ARM_RELATIVE │ │ │ │ +000a2168 00000017 R_ARM_RELATIVE │ │ │ │ +000a216c 00000017 R_ARM_RELATIVE │ │ │ │ +000a2170 00000017 R_ARM_RELATIVE │ │ │ │ +000a2174 00000017 R_ARM_RELATIVE │ │ │ │ +000a217c 00000017 R_ARM_RELATIVE │ │ │ │ +000a2188 00000017 R_ARM_RELATIVE │ │ │ │ +000a2194 00000017 R_ARM_RELATIVE │ │ │ │ +000a21a0 00000017 R_ARM_RELATIVE │ │ │ │ +000a21ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a21b8 00000017 R_ARM_RELATIVE │ │ │ │ +000a21bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a21c0 00000017 R_ARM_RELATIVE │ │ │ │ +000a21c4 00000017 R_ARM_RELATIVE │ │ │ │ +000a21cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a21d8 00000017 R_ARM_RELATIVE │ │ │ │ +000a21e4 00000017 R_ARM_RELATIVE │ │ │ │ +000a21f0 00000017 R_ARM_RELATIVE │ │ │ │ +000a21f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a21f8 00000017 R_ARM_RELATIVE │ │ │ │ +000a21fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a2208 00000017 R_ARM_RELATIVE │ │ │ │ +000a2218 00000017 R_ARM_RELATIVE │ │ │ │ +000a2224 00000017 R_ARM_RELATIVE │ │ │ │ +000a2230 00000017 R_ARM_RELATIVE │ │ │ │ +000a223c 00000017 R_ARM_RELATIVE │ │ │ │ +000a2248 00000017 R_ARM_RELATIVE │ │ │ │ +000a2254 00000017 R_ARM_RELATIVE │ │ │ │ +000a2260 00000017 R_ARM_RELATIVE │ │ │ │ +000a2264 00000017 R_ARM_RELATIVE │ │ │ │ +000a2268 00000017 R_ARM_RELATIVE │ │ │ │ +000a2270 00000017 R_ARM_RELATIVE │ │ │ │ +000a2274 00000017 R_ARM_RELATIVE │ │ │ │ +000a2278 00000017 R_ARM_RELATIVE │ │ │ │ +000a2280 00000017 R_ARM_RELATIVE │ │ │ │ +000a2288 00000017 R_ARM_RELATIVE │ │ │ │ +000a2290 00000017 R_ARM_RELATIVE │ │ │ │ +000a2298 00000017 R_ARM_RELATIVE │ │ │ │ +000a22a0 00000017 R_ARM_RELATIVE │ │ │ │ +000a22a8 00000017 R_ARM_RELATIVE │ │ │ │ +000a22b0 00000017 R_ARM_RELATIVE │ │ │ │ +000a22b8 00000017 R_ARM_RELATIVE │ │ │ │ +000a22c0 00000017 R_ARM_RELATIVE │ │ │ │ +000a22c8 00000017 R_ARM_RELATIVE │ │ │ │ +000a22d0 00000017 R_ARM_RELATIVE │ │ │ │ +000a22e0 00000017 R_ARM_RELATIVE │ │ │ │ +000a22e4 00000017 R_ARM_RELATIVE │ │ │ │ +000a22e8 00000017 R_ARM_RELATIVE │ │ │ │ +000a22f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a22f8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2300 00000017 R_ARM_RELATIVE │ │ │ │ +000a2304 00000017 R_ARM_RELATIVE │ │ │ │ +000a2310 00000017 R_ARM_RELATIVE │ │ │ │ +000a2314 00000017 R_ARM_RELATIVE │ │ │ │ +000a2318 00000017 R_ARM_RELATIVE │ │ │ │ +000a2320 00000017 R_ARM_RELATIVE │ │ │ │ +000a2324 00000017 R_ARM_RELATIVE │ │ │ │ +000a2328 00000017 R_ARM_RELATIVE │ │ │ │ +000a2334 00000017 R_ARM_RELATIVE │ │ │ │ +000a2340 00000017 R_ARM_RELATIVE │ │ │ │ +000a2344 00000017 R_ARM_RELATIVE │ │ │ │ +000a2348 00000017 R_ARM_RELATIVE │ │ │ │ +000a2350 00000017 R_ARM_RELATIVE │ │ │ │ +000a2354 00000017 R_ARM_RELATIVE │ │ │ │ +000a2358 00000017 R_ARM_RELATIVE │ │ │ │ +000a2360 00000017 R_ARM_RELATIVE │ │ │ │ +000a2364 00000017 R_ARM_RELATIVE │ │ │ │ +000a2368 00000017 R_ARM_RELATIVE │ │ │ │ +000a2374 00000017 R_ARM_RELATIVE │ │ │ │ +000a23b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a23f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2434 00000017 R_ARM_RELATIVE │ │ │ │ +000a2474 00000017 R_ARM_RELATIVE │ │ │ │ +000a24b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a24f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2534 00000017 R_ARM_RELATIVE │ │ │ │ +000a2574 00000017 R_ARM_RELATIVE │ │ │ │ +000a25b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a25f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2634 00000017 R_ARM_RELATIVE │ │ │ │ +000a2674 00000017 R_ARM_RELATIVE │ │ │ │ +000a26b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a26f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2734 00000017 R_ARM_RELATIVE │ │ │ │ +000a2774 00000017 R_ARM_RELATIVE │ │ │ │ +000a27b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a27f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2834 00000017 R_ARM_RELATIVE │ │ │ │ +000a2838 00000017 R_ARM_RELATIVE │ │ │ │ +000a2874 00000017 R_ARM_RELATIVE │ │ │ │ +000a2878 00000017 R_ARM_RELATIVE │ │ │ │ +000a28b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a28b8 00000017 R_ARM_RELATIVE │ │ │ │ +000a28f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a28f8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2934 00000017 R_ARM_RELATIVE │ │ │ │ +000a2938 00000017 R_ARM_RELATIVE │ │ │ │ +000a2974 00000017 R_ARM_RELATIVE │ │ │ │ +000a2978 00000017 R_ARM_RELATIVE │ │ │ │ +000a29b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a29b8 00000017 R_ARM_RELATIVE │ │ │ │ +000a29f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a29f8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2a34 00000017 R_ARM_RELATIVE │ │ │ │ +000a2a38 00000017 R_ARM_RELATIVE │ │ │ │ +000a2a74 00000017 R_ARM_RELATIVE │ │ │ │ +000a2a78 00000017 R_ARM_RELATIVE │ │ │ │ +000a2ab4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2ab8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2af4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2af8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2b34 00000017 R_ARM_RELATIVE │ │ │ │ +000a2b38 00000017 R_ARM_RELATIVE │ │ │ │ +000a2b74 00000017 R_ARM_RELATIVE │ │ │ │ +000a2b78 00000017 R_ARM_RELATIVE │ │ │ │ +000a2bb4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2bb8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2bf4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2bf8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2c34 00000017 R_ARM_RELATIVE │ │ │ │ +000a2c38 00000017 R_ARM_RELATIVE │ │ │ │ +000a2c74 00000017 R_ARM_RELATIVE │ │ │ │ +000a2c78 00000017 R_ARM_RELATIVE │ │ │ │ +000a2cb4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2cb8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2cf4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2cf8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2d34 00000017 R_ARM_RELATIVE │ │ │ │ +000a2d38 00000017 R_ARM_RELATIVE │ │ │ │ +000a2d74 00000017 R_ARM_RELATIVE │ │ │ │ +000a2d78 00000017 R_ARM_RELATIVE │ │ │ │ +000a2db4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2db8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2df4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2df8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2e34 00000017 R_ARM_RELATIVE │ │ │ │ +000a2e38 00000017 R_ARM_RELATIVE │ │ │ │ +000a2e74 00000017 R_ARM_RELATIVE │ │ │ │ +000a2e78 00000017 R_ARM_RELATIVE │ │ │ │ +000a2eb4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2eb8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2ef4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2ef8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2f34 00000017 R_ARM_RELATIVE │ │ │ │ +000a2f38 00000017 R_ARM_RELATIVE │ │ │ │ +000a2f74 00000017 R_ARM_RELATIVE │ │ │ │ +000a2f78 00000017 R_ARM_RELATIVE │ │ │ │ +000a2fb4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2fb8 00000017 R_ARM_RELATIVE │ │ │ │ +000a2ff4 00000017 R_ARM_RELATIVE │ │ │ │ +000a2ffc 00000017 R_ARM_RELATIVE │ │ │ │ +000a3004 00000017 R_ARM_RELATIVE │ │ │ │ +000a300c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3014 00000017 R_ARM_RELATIVE │ │ │ │ +000a301c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3024 00000017 R_ARM_RELATIVE │ │ │ │ +000a302c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3034 00000017 R_ARM_RELATIVE │ │ │ │ +000a303c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3044 00000017 R_ARM_RELATIVE │ │ │ │ +000a304c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3054 00000017 R_ARM_RELATIVE │ │ │ │ +000a305c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3064 00000017 R_ARM_RELATIVE │ │ │ │ +000a306c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3074 00000017 R_ARM_RELATIVE │ │ │ │ +000a307c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3084 00000017 R_ARM_RELATIVE │ │ │ │ +000a308c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3094 00000017 R_ARM_RELATIVE │ │ │ │ +000a309c 00000017 R_ARM_RELATIVE │ │ │ │ +000a30a4 00000017 R_ARM_RELATIVE │ │ │ │ +000a30ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a30b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a30bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a30c4 00000017 R_ARM_RELATIVE │ │ │ │ +000a30cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a30d4 00000017 R_ARM_RELATIVE │ │ │ │ +000a30dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a30e4 00000017 R_ARM_RELATIVE │ │ │ │ +000a30ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a30f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a30fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a3104 00000017 R_ARM_RELATIVE │ │ │ │ +000a310c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3114 00000017 R_ARM_RELATIVE │ │ │ │ +000a311c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3124 00000017 R_ARM_RELATIVE │ │ │ │ +000a312c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3134 00000017 R_ARM_RELATIVE │ │ │ │ +000a313c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3144 00000017 R_ARM_RELATIVE │ │ │ │ +000a314c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3154 00000017 R_ARM_RELATIVE │ │ │ │ +000a315c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3164 00000017 R_ARM_RELATIVE │ │ │ │ +000a316c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3174 00000017 R_ARM_RELATIVE │ │ │ │ +000a317c 00000017 R_ARM_RELATIVE │ │ │ │ +000a318c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3190 00000017 R_ARM_RELATIVE │ │ │ │ +000a3194 00000017 R_ARM_RELATIVE │ │ │ │ +000a319c 00000017 R_ARM_RELATIVE │ │ │ │ +000a31a0 00000017 R_ARM_RELATIVE │ │ │ │ +000a31a4 00000017 R_ARM_RELATIVE │ │ │ │ +000a31ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a31b0 00000017 R_ARM_RELATIVE │ │ │ │ +000a31b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a31bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a31c0 00000017 R_ARM_RELATIVE │ │ │ │ +000a31c4 00000017 R_ARM_RELATIVE │ │ │ │ +000a31cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a31d0 00000017 R_ARM_RELATIVE │ │ │ │ +000a31d4 00000017 R_ARM_RELATIVE │ │ │ │ +000a31dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a31e4 00000017 R_ARM_RELATIVE │ │ │ │ +000a31ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a31f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a31fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a3204 00000017 R_ARM_RELATIVE │ │ │ │ +000a320c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3214 00000017 R_ARM_RELATIVE │ │ │ │ +000a321c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3224 00000017 R_ARM_RELATIVE │ │ │ │ +000a322c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3234 00000017 R_ARM_RELATIVE │ │ │ │ +000a323c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3244 00000017 R_ARM_RELATIVE │ │ │ │ +000a324c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3254 00000017 R_ARM_RELATIVE │ │ │ │ +000a325c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3264 00000017 R_ARM_RELATIVE │ │ │ │ +000a326c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3280 00000017 R_ARM_RELATIVE │ │ │ │ +000a3284 00000017 R_ARM_RELATIVE │ │ │ │ +000a3290 00000017 R_ARM_RELATIVE │ │ │ │ +000a3294 00000017 R_ARM_RELATIVE │ │ │ │ +000a329c 00000017 R_ARM_RELATIVE │ │ │ │ +000a32a0 00000017 R_ARM_RELATIVE │ │ │ │ +000a32ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a32b0 00000017 R_ARM_RELATIVE │ │ │ │ +000a32b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a32c0 00000017 R_ARM_RELATIVE │ │ │ │ +000a32d0 00000017 R_ARM_RELATIVE │ │ │ │ +000a32dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a32e0 00000017 R_ARM_RELATIVE │ │ │ │ +000a32e4 00000017 R_ARM_RELATIVE │ │ │ │ +000a32ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a32f0 00000017 R_ARM_RELATIVE │ │ │ │ +000a32f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a32fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a3300 00000017 R_ARM_RELATIVE │ │ │ │ +000a3304 00000017 R_ARM_RELATIVE │ │ │ │ +000a330c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3310 00000017 R_ARM_RELATIVE │ │ │ │ +000a3314 00000017 R_ARM_RELATIVE │ │ │ │ +000a331c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3320 00000017 R_ARM_RELATIVE │ │ │ │ +000a3324 00000017 R_ARM_RELATIVE │ │ │ │ +000a3330 00000017 R_ARM_RELATIVE │ │ │ │ +000a3334 00000017 R_ARM_RELATIVE │ │ │ │ +000a3340 00000017 R_ARM_RELATIVE │ │ │ │ +000a334c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3350 00000017 R_ARM_RELATIVE │ │ │ │ +000a3354 00000017 R_ARM_RELATIVE │ │ │ │ +000a335c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3360 00000017 R_ARM_RELATIVE │ │ │ │ +000a3364 00000017 R_ARM_RELATIVE │ │ │ │ +000a336c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3370 00000017 R_ARM_RELATIVE │ │ │ │ +000a3374 00000017 R_ARM_RELATIVE │ │ │ │ +000a337c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3380 00000017 R_ARM_RELATIVE │ │ │ │ +000a3384 00000017 R_ARM_RELATIVE │ │ │ │ +000a338c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3390 00000017 R_ARM_RELATIVE │ │ │ │ +000a3394 00000017 R_ARM_RELATIVE │ │ │ │ +000a339c 00000017 R_ARM_RELATIVE │ │ │ │ +000a33cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a33fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a342c 00000017 R_ARM_RELATIVE │ │ │ │ +000a345c 00000017 R_ARM_RELATIVE │ │ │ │ +000a348c 00000017 R_ARM_RELATIVE │ │ │ │ +000a34bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a34ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a351c 00000017 R_ARM_RELATIVE │ │ │ │ +000a354c 00000017 R_ARM_RELATIVE │ │ │ │ +000a357c 00000017 R_ARM_RELATIVE │ │ │ │ +000a35ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a35dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a360c 00000017 R_ARM_RELATIVE │ │ │ │ +000a363c 00000017 R_ARM_RELATIVE │ │ │ │ +000a366c 00000017 R_ARM_RELATIVE │ │ │ │ +000a369c 00000017 R_ARM_RELATIVE │ │ │ │ +000a36cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a36fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a372c 00000017 R_ARM_RELATIVE │ │ │ │ +000a375c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3760 00000017 R_ARM_RELATIVE │ │ │ │ +000a378c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3790 00000017 R_ARM_RELATIVE │ │ │ │ +000a37bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a37c0 00000017 R_ARM_RELATIVE │ │ │ │ +000a37ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a37f0 00000017 R_ARM_RELATIVE │ │ │ │ +000a381c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3820 00000017 R_ARM_RELATIVE │ │ │ │ +000a384c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3850 00000017 R_ARM_RELATIVE │ │ │ │ +000a387c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3880 00000017 R_ARM_RELATIVE │ │ │ │ +000a38ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a38b0 00000017 R_ARM_RELATIVE │ │ │ │ +000a38dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a38e0 00000017 R_ARM_RELATIVE │ │ │ │ +000a390c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3910 00000017 R_ARM_RELATIVE │ │ │ │ +000a393c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3940 00000017 R_ARM_RELATIVE │ │ │ │ +000a396c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3970 00000017 R_ARM_RELATIVE │ │ │ │ +000a399c 00000017 R_ARM_RELATIVE │ │ │ │ +000a39a0 00000017 R_ARM_RELATIVE │ │ │ │ +000a39cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a39d0 00000017 R_ARM_RELATIVE │ │ │ │ +000a39fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a3a00 00000017 R_ARM_RELATIVE │ │ │ │ +000a3a2c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3a30 00000017 R_ARM_RELATIVE │ │ │ │ +000a3a5c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3a60 00000017 R_ARM_RELATIVE │ │ │ │ +000a3a8c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3a90 00000017 R_ARM_RELATIVE │ │ │ │ +000a3abc 00000017 R_ARM_RELATIVE │ │ │ │ +000a3ac0 00000017 R_ARM_RELATIVE │ │ │ │ +000a3aec 00000017 R_ARM_RELATIVE │ │ │ │ +000a3af0 00000017 R_ARM_RELATIVE │ │ │ │ +000a3b1c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3b20 00000017 R_ARM_RELATIVE │ │ │ │ +000a3b4c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3b50 00000017 R_ARM_RELATIVE │ │ │ │ +000a3b7c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3b80 00000017 R_ARM_RELATIVE │ │ │ │ +000a3bac 00000017 R_ARM_RELATIVE │ │ │ │ +000a3bdc 00000017 R_ARM_RELATIVE │ │ │ │ +000a3c0c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3c3c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3c6c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3c9c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3ccc 00000017 R_ARM_RELATIVE │ │ │ │ +000a3cfc 00000017 R_ARM_RELATIVE │ │ │ │ +000a3d2c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3d5c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3d8c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3dbc 00000017 R_ARM_RELATIVE │ │ │ │ +000a3dec 00000017 R_ARM_RELATIVE │ │ │ │ +000a3e1c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3e4c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3e7c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3eac 00000017 R_ARM_RELATIVE │ │ │ │ +000a3eb0 00000017 R_ARM_RELATIVE │ │ │ │ +000a3edc 00000017 R_ARM_RELATIVE │ │ │ │ +000a3ee0 00000017 R_ARM_RELATIVE │ │ │ │ +000a3f0c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3f10 00000017 R_ARM_RELATIVE │ │ │ │ +000a3f3c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3f40 00000017 R_ARM_RELATIVE │ │ │ │ +000a3f6c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3f70 00000017 R_ARM_RELATIVE │ │ │ │ +000a3f9c 00000017 R_ARM_RELATIVE │ │ │ │ +000a3fa0 00000017 R_ARM_RELATIVE │ │ │ │ +000a3fcc 00000017 R_ARM_RELATIVE │ │ │ │ +000a3fd0 00000017 R_ARM_RELATIVE │ │ │ │ +000a3ffc 00000017 R_ARM_RELATIVE │ │ │ │ +000a4000 00000017 R_ARM_RELATIVE │ │ │ │ +000a402c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4030 00000017 R_ARM_RELATIVE │ │ │ │ +000a405c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4060 00000017 R_ARM_RELATIVE │ │ │ │ +000a408c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4090 00000017 R_ARM_RELATIVE │ │ │ │ +000a40bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a40c0 00000017 R_ARM_RELATIVE │ │ │ │ +000a40ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a40f0 00000017 R_ARM_RELATIVE │ │ │ │ +000a411c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4120 00000017 R_ARM_RELATIVE │ │ │ │ +000a414c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4150 00000017 R_ARM_RELATIVE │ │ │ │ +000a417c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4180 00000017 R_ARM_RELATIVE │ │ │ │ +000a41ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a41b0 00000017 R_ARM_RELATIVE │ │ │ │ +000a41dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a41e0 00000017 R_ARM_RELATIVE │ │ │ │ +000a420c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4210 00000017 R_ARM_RELATIVE │ │ │ │ +000a423c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4240 00000017 R_ARM_RELATIVE │ │ │ │ +000a426c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4270 00000017 R_ARM_RELATIVE │ │ │ │ +000a429c 00000017 R_ARM_RELATIVE │ │ │ │ +000a42a0 00000017 R_ARM_RELATIVE │ │ │ │ +000a42cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a42d0 00000017 R_ARM_RELATIVE │ │ │ │ +000a42fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a4300 00000017 R_ARM_RELATIVE │ │ │ │ +000a432c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4330 00000017 R_ARM_RELATIVE │ │ │ │ +000a435c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4360 00000017 R_ARM_RELATIVE │ │ │ │ +000a438c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4390 00000017 R_ARM_RELATIVE │ │ │ │ +000a43bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a43c0 00000017 R_ARM_RELATIVE │ │ │ │ +000a43ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a43f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a43fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a4404 00000017 R_ARM_RELATIVE │ │ │ │ +000a440c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4414 00000017 R_ARM_RELATIVE │ │ │ │ +000a441c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4424 00000017 R_ARM_RELATIVE │ │ │ │ +000a442c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4434 00000017 R_ARM_RELATIVE │ │ │ │ +000a443c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4444 00000017 R_ARM_RELATIVE │ │ │ │ +000a444c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4454 00000017 R_ARM_RELATIVE │ │ │ │ +000a445c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4464 00000017 R_ARM_RELATIVE │ │ │ │ +000a446c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4474 00000017 R_ARM_RELATIVE │ │ │ │ +000a447c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4484 00000017 R_ARM_RELATIVE │ │ │ │ +000a448c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4494 00000017 R_ARM_RELATIVE │ │ │ │ +000a449c 00000017 R_ARM_RELATIVE │ │ │ │ +000a44a4 00000017 R_ARM_RELATIVE │ │ │ │ +000a44ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a44b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a44bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a44c4 00000017 R_ARM_RELATIVE │ │ │ │ +000a44cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a44d4 00000017 R_ARM_RELATIVE │ │ │ │ +000a44dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a44e4 00000017 R_ARM_RELATIVE │ │ │ │ +000a44ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a44f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a44fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a4504 00000017 R_ARM_RELATIVE │ │ │ │ +000a450c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4514 00000017 R_ARM_RELATIVE │ │ │ │ +000a451c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4524 00000017 R_ARM_RELATIVE │ │ │ │ +000a452c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4534 00000017 R_ARM_RELATIVE │ │ │ │ +000a453c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4544 00000017 R_ARM_RELATIVE │ │ │ │ +000a454c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4554 00000017 R_ARM_RELATIVE │ │ │ │ +000a455c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4564 00000017 R_ARM_RELATIVE │ │ │ │ +000a456c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4574 00000017 R_ARM_RELATIVE │ │ │ │ +000a457c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4584 00000017 R_ARM_RELATIVE │ │ │ │ +000a458c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4594 00000017 R_ARM_RELATIVE │ │ │ │ +000a459c 00000017 R_ARM_RELATIVE │ │ │ │ +000a45a4 00000017 R_ARM_RELATIVE │ │ │ │ +000a45ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a45b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a45bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a45c4 00000017 R_ARM_RELATIVE │ │ │ │ +000a45cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a45d4 00000017 R_ARM_RELATIVE │ │ │ │ +000a45dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a45e4 00000017 R_ARM_RELATIVE │ │ │ │ +000a45ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a45f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a45fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a4604 00000017 R_ARM_RELATIVE │ │ │ │ +000a460c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4614 00000017 R_ARM_RELATIVE │ │ │ │ +000a461c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4624 00000017 R_ARM_RELATIVE │ │ │ │ +000a462c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4634 00000017 R_ARM_RELATIVE │ │ │ │ +000a463c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4644 00000017 R_ARM_RELATIVE │ │ │ │ +000a464c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4654 00000017 R_ARM_RELATIVE │ │ │ │ +000a465c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4664 00000017 R_ARM_RELATIVE │ │ │ │ +000a466c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4674 00000017 R_ARM_RELATIVE │ │ │ │ +000a467c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4684 00000017 R_ARM_RELATIVE │ │ │ │ +000a468c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4694 00000017 R_ARM_RELATIVE │ │ │ │ +000a469c 00000017 R_ARM_RELATIVE │ │ │ │ +000a46ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a46dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a470c 00000017 R_ARM_RELATIVE │ │ │ │ +000a473c 00000017 R_ARM_RELATIVE │ │ │ │ +000a476c 00000017 R_ARM_RELATIVE │ │ │ │ +000a479c 00000017 R_ARM_RELATIVE │ │ │ │ +000a47cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a47fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a482c 00000017 R_ARM_RELATIVE │ │ │ │ +000a485c 00000017 R_ARM_RELATIVE │ │ │ │ +000a488c 00000017 R_ARM_RELATIVE │ │ │ │ +000a48bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a48ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a491c 00000017 R_ARM_RELATIVE │ │ │ │ +000a494c 00000017 R_ARM_RELATIVE │ │ │ │ +000a497c 00000017 R_ARM_RELATIVE │ │ │ │ +000a49ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a49dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a4a0c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4a3c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4a6c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4a70 00000017 R_ARM_RELATIVE │ │ │ │ +000a4a9c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4aa0 00000017 R_ARM_RELATIVE │ │ │ │ +000a4acc 00000017 R_ARM_RELATIVE │ │ │ │ +000a4ad0 00000017 R_ARM_RELATIVE │ │ │ │ +000a4afc 00000017 R_ARM_RELATIVE │ │ │ │ +000a4b00 00000017 R_ARM_RELATIVE │ │ │ │ +000a4b2c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4b30 00000017 R_ARM_RELATIVE │ │ │ │ +000a4b5c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4b60 00000017 R_ARM_RELATIVE │ │ │ │ +000a4b8c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4b90 00000017 R_ARM_RELATIVE │ │ │ │ +000a4bbc 00000017 R_ARM_RELATIVE │ │ │ │ +000a4bc0 00000017 R_ARM_RELATIVE │ │ │ │ +000a4bec 00000017 R_ARM_RELATIVE │ │ │ │ +000a4bf0 00000017 R_ARM_RELATIVE │ │ │ │ +000a4c1c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4c20 00000017 R_ARM_RELATIVE │ │ │ │ +000a4c4c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4c50 00000017 R_ARM_RELATIVE │ │ │ │ +000a4c7c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4c80 00000017 R_ARM_RELATIVE │ │ │ │ +000a4cac 00000017 R_ARM_RELATIVE │ │ │ │ +000a4cb0 00000017 R_ARM_RELATIVE │ │ │ │ +000a4cdc 00000017 R_ARM_RELATIVE │ │ │ │ +000a4ce0 00000017 R_ARM_RELATIVE │ │ │ │ +000a4d0c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4d10 00000017 R_ARM_RELATIVE │ │ │ │ +000a4d3c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4d40 00000017 R_ARM_RELATIVE │ │ │ │ +000a4d6c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4d70 00000017 R_ARM_RELATIVE │ │ │ │ +000a4d9c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4da0 00000017 R_ARM_RELATIVE │ │ │ │ +000a4dcc 00000017 R_ARM_RELATIVE │ │ │ │ +000a4dd0 00000017 R_ARM_RELATIVE │ │ │ │ +000a4dfc 00000017 R_ARM_RELATIVE │ │ │ │ +000a4e00 00000017 R_ARM_RELATIVE │ │ │ │ +000a4e2c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4e30 00000017 R_ARM_RELATIVE │ │ │ │ +000a4e5c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4e60 00000017 R_ARM_RELATIVE │ │ │ │ +000a4e8c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4e90 00000017 R_ARM_RELATIVE │ │ │ │ +000a4ebc 00000017 R_ARM_RELATIVE │ │ │ │ +000a4eec 00000017 R_ARM_RELATIVE │ │ │ │ +000a4f1c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4f4c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4f7c 00000017 R_ARM_RELATIVE │ │ │ │ +000a4fac 00000017 R_ARM_RELATIVE │ │ │ │ +000a4fdc 00000017 R_ARM_RELATIVE │ │ │ │ +000a500c 00000017 R_ARM_RELATIVE │ │ │ │ +000a503c 00000017 R_ARM_RELATIVE │ │ │ │ +000a506c 00000017 R_ARM_RELATIVE │ │ │ │ +000a509c 00000017 R_ARM_RELATIVE │ │ │ │ +000a50cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a50fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a512c 00000017 R_ARM_RELATIVE │ │ │ │ +000a515c 00000017 R_ARM_RELATIVE │ │ │ │ +000a518c 00000017 R_ARM_RELATIVE │ │ │ │ +000a51bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a51c0 00000017 R_ARM_RELATIVE │ │ │ │ +000a51ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a51f0 00000017 R_ARM_RELATIVE │ │ │ │ +000a521c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5220 00000017 R_ARM_RELATIVE │ │ │ │ +000a524c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5250 00000017 R_ARM_RELATIVE │ │ │ │ +000a527c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5280 00000017 R_ARM_RELATIVE │ │ │ │ +000a52ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a52b0 00000017 R_ARM_RELATIVE │ │ │ │ +000a52dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a52e0 00000017 R_ARM_RELATIVE │ │ │ │ +000a530c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5310 00000017 R_ARM_RELATIVE │ │ │ │ +000a533c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5340 00000017 R_ARM_RELATIVE │ │ │ │ +000a536c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5370 00000017 R_ARM_RELATIVE │ │ │ │ +000a539c 00000017 R_ARM_RELATIVE │ │ │ │ +000a53a0 00000017 R_ARM_RELATIVE │ │ │ │ +000a53cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a53d0 00000017 R_ARM_RELATIVE │ │ │ │ +000a53fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a5400 00000017 R_ARM_RELATIVE │ │ │ │ +000a542c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5430 00000017 R_ARM_RELATIVE │ │ │ │ +000a545c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5460 00000017 R_ARM_RELATIVE │ │ │ │ +000a548c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5490 00000017 R_ARM_RELATIVE │ │ │ │ +000a54bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a54c0 00000017 R_ARM_RELATIVE │ │ │ │ +000a54ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a54f0 00000017 R_ARM_RELATIVE │ │ │ │ +000a551c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5520 00000017 R_ARM_RELATIVE │ │ │ │ +000a554c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5550 00000017 R_ARM_RELATIVE │ │ │ │ +000a557c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5580 00000017 R_ARM_RELATIVE │ │ │ │ +000a55ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a55b0 00000017 R_ARM_RELATIVE │ │ │ │ +000a55dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a55e0 00000017 R_ARM_RELATIVE │ │ │ │ +000a560c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5610 00000017 R_ARM_RELATIVE │ │ │ │ +000a563c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5640 00000017 R_ARM_RELATIVE │ │ │ │ +000a566c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5670 00000017 R_ARM_RELATIVE │ │ │ │ +000a569c 00000017 R_ARM_RELATIVE │ │ │ │ +000a56a0 00000017 R_ARM_RELATIVE │ │ │ │ +000a56cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a56d0 00000017 R_ARM_RELATIVE │ │ │ │ +000a56fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a5704 00000017 R_ARM_RELATIVE │ │ │ │ +000a570c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5714 00000017 R_ARM_RELATIVE │ │ │ │ +000a571c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5724 00000017 R_ARM_RELATIVE │ │ │ │ +000a572c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5734 00000017 R_ARM_RELATIVE │ │ │ │ +000a573c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5744 00000017 R_ARM_RELATIVE │ │ │ │ +000a574c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5754 00000017 R_ARM_RELATIVE │ │ │ │ +000a575c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5764 00000017 R_ARM_RELATIVE │ │ │ │ +000a576c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5774 00000017 R_ARM_RELATIVE │ │ │ │ +000a577c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5784 00000017 R_ARM_RELATIVE │ │ │ │ +000a578c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5794 00000017 R_ARM_RELATIVE │ │ │ │ +000a579c 00000017 R_ARM_RELATIVE │ │ │ │ +000a57a4 00000017 R_ARM_RELATIVE │ │ │ │ +000a57ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a57b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a57bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a57c4 00000017 R_ARM_RELATIVE │ │ │ │ +000a57cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a57d4 00000017 R_ARM_RELATIVE │ │ │ │ +000a57dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a57e4 00000017 R_ARM_RELATIVE │ │ │ │ +000a57ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a57f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a57fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a5804 00000017 R_ARM_RELATIVE │ │ │ │ +000a580c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5814 00000017 R_ARM_RELATIVE │ │ │ │ +000a581c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5824 00000017 R_ARM_RELATIVE │ │ │ │ +000a582c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5834 00000017 R_ARM_RELATIVE │ │ │ │ +000a583c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5844 00000017 R_ARM_RELATIVE │ │ │ │ +000a584c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5854 00000017 R_ARM_RELATIVE │ │ │ │ +000a585c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5864 00000017 R_ARM_RELATIVE │ │ │ │ +000a586c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5874 00000017 R_ARM_RELATIVE │ │ │ │ +000a587c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5884 00000017 R_ARM_RELATIVE │ │ │ │ +000a588c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5894 00000017 R_ARM_RELATIVE │ │ │ │ +000a589c 00000017 R_ARM_RELATIVE │ │ │ │ +000a58a4 00000017 R_ARM_RELATIVE │ │ │ │ +000a58ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a58b4 00000017 R_ARM_RELATIVE │ │ │ │ +000a58bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a58c4 00000017 R_ARM_RELATIVE │ │ │ │ +000a58cc 00000017 R_ARM_RELATIVE │ │ │ │ +000a58d4 00000017 R_ARM_RELATIVE │ │ │ │ +000a58dc 00000017 R_ARM_RELATIVE │ │ │ │ +000a58e4 00000017 R_ARM_RELATIVE │ │ │ │ +000a58ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a58f4 00000017 R_ARM_RELATIVE │ │ │ │ +000a58fc 00000017 R_ARM_RELATIVE │ │ │ │ +000a5904 00000017 R_ARM_RELATIVE │ │ │ │ +000a590c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5914 00000017 R_ARM_RELATIVE │ │ │ │ +000a591c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5924 00000017 R_ARM_RELATIVE │ │ │ │ +000a592c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5934 00000017 R_ARM_RELATIVE │ │ │ │ +000a593c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5944 00000017 R_ARM_RELATIVE │ │ │ │ +000a594c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5954 00000017 R_ARM_RELATIVE │ │ │ │ +000a595c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5964 00000017 R_ARM_RELATIVE │ │ │ │ +000a596c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5974 00000017 R_ARM_RELATIVE │ │ │ │ +000a597c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5984 00000017 R_ARM_RELATIVE │ │ │ │ +000a598c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5994 00000017 R_ARM_RELATIVE │ │ │ │ +000a599c 00000017 R_ARM_RELATIVE │ │ │ │ +000a59a4 00000017 R_ARM_RELATIVE │ │ │ │ +000a59ac 00000017 R_ARM_RELATIVE │ │ │ │ +000a59bc 00000017 R_ARM_RELATIVE │ │ │ │ +000a59ec 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a1c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a24 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a34 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a3c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a44 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a4c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a54 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a5c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a6c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a70 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a74 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a7c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a80 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a84 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a8c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a90 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a94 00000017 R_ARM_RELATIVE │ │ │ │ +000a5a9c 00000017 R_ARM_RELATIVE │ │ │ │ +000a5aa0 00000017 R_ARM_RELATIVE │ │ │ │ +000a5aa4 00000017 R_ARM_RELATIVE │ │ │ │ +000a5aac 00000017 R_ARM_RELATIVE │ │ │ │ +000a5ab0 00000017 R_ARM_RELATIVE │ │ │ │ +000a5ab4 00000017 R_ARM_RELATIVE │ │ │ │ +000a5abc 00000017 R_ARM_RELATIVE │ │ │ │ +000a5ac0 00000017 R_ARM_RELATIVE │ │ │ │ +000a5ac4 00000017 R_ARM_RELATIVE │ │ │ │ +000a6000 00000017 R_ARM_RELATIVE │ │ │ │ +000a6004 00000017 R_ARM_RELATIVE │ │ │ │ +000a225c 00018a02 R_ARM_ABS32 000152a9 fftw_dft_solve │ │ │ │ +000a226c 00018a02 R_ARM_ABS32 000152a9 fftw_dft_solve │ │ │ │ +000a22dc 00018a02 R_ARM_ABS32 000152a9 fftw_dft_solve │ │ │ │ +000a22ec 00018a02 R_ARM_ABS32 000152a9 fftw_dft_solve │ │ │ │ +000a22fc 00018a02 R_ARM_ABS32 000152a9 fftw_dft_solve │ │ │ │ +000a230c 00018a02 R_ARM_ABS32 000152a9 fftw_dft_solve │ │ │ │ +000a231c 00018a02 R_ARM_ABS32 000152a9 fftw_dft_solve │ │ │ │ +000a232c 00018a02 R_ARM_ABS32 000152a9 fftw_dft_solve │ │ │ │ +000a233c 00018a02 R_ARM_ABS32 000152a9 fftw_dft_solve │ │ │ │ +000a234c 00018a02 R_ARM_ABS32 000152a9 fftw_dft_solve │ │ │ │ +000a235c 00018a02 R_ARM_ABS32 000152a9 fftw_dft_solve │ │ │ │ +000a3198 00018a02 R_ARM_ABS32 000152a9 fftw_dft_solve │ │ │ │ +000a227c 00020502 R_ARM_ABS32 000140a5 fftw_dft_indirect_register │ │ │ │ +000a2284 0000fc02 R_ARM_ABS32 000145d5 fftw_dft_indirect_transpose_register │ │ │ │ +000a228c 00023d02 R_ARM_ABS32 00015245 fftw_dft_rank_geq2_register │ │ │ │ +000a2294 00004602 R_ARM_ABS32 00015511 fftw_dft_vrank_geq1_register │ │ │ │ +000a229c 0000b002 R_ARM_ABS32 00011b6d fftw_dft_buffered_register │ │ │ │ +000a22a4 0001b102 R_ARM_ABS32 00013da1 fftw_dft_generic_register │ │ │ │ +000a22ac 00009d02 R_ARM_ABS32 00014ffd fftw_dft_rader_register │ │ │ │ +000a22b4 00020402 R_ARM_ABS32 000116c5 fftw_dft_bluestein_register │ │ │ │ +000a22bc 00022c02 R_ARM_ABS32 000146b1 fftw_dft_nop_register │ │ │ │ +000a22c4 00028302 R_ARM_ABS32 00012e75 fftw_ct_generic_register │ │ │ │ +000a22cc 00022002 R_ARM_ABS32 000132ad fftw_ct_genericbuf_register │ │ │ │ +000a22f0 00009302 R_ARM_ABS32 0000bb09 fftw_null_awake │ │ │ │ +000a2330 00009302 R_ARM_ABS32 0000bb09 fftw_null_awake │ │ │ │ +000a327c 00009302 R_ARM_ABS32 0000bb09 fftw_null_awake │ │ │ │ +000a328c 00009302 R_ARM_ABS32 0000bb09 fftw_null_awake │ │ │ │ +000a32bc 00009302 R_ARM_ABS32 0000bb09 fftw_null_awake │ │ │ │ +000a32cc 00009302 R_ARM_ABS32 0000bb09 fftw_null_awake │ │ │ │ +000a332c 00009302 R_ARM_ABS32 0000bb09 fftw_null_awake │ │ │ │ +000a333c 00009302 R_ARM_ABS32 0000bb09 fftw_null_awake │ │ │ │ +000a2308 00013a02 R_ARM_ABS32 0000ca39 fftw_plan_null_destroy │ │ │ │ +000a2338 00013a02 R_ARM_ABS32 0000ca39 fftw_plan_null_destroy │ │ │ │ +000a32a4 00013a02 R_ARM_ABS32 0000ca39 fftw_plan_null_destroy │ │ │ │ +000a32c4 00013a02 R_ARM_ABS32 0000ca39 fftw_plan_null_destroy │ │ │ │ +000a32d4 00013a02 R_ARM_ABS32 0000ca39 fftw_plan_null_destroy │ │ │ │ +000a3344 00013a02 R_ARM_ABS32 0000ca39 fftw_plan_null_destroy │ │ │ │ +000a2398 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a23d8 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a2418 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a2458 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a2498 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a24d8 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a2518 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a2558 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a2598 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a25d8 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a2618 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a2658 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a2698 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a26d8 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a2718 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a2758 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a2798 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a27d8 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a2818 00007402 R_ARM_ABS32 000a1fc0 fftw_dft_n_genus │ │ │ │ +000a283c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a287c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a28bc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a28fc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a293c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a297c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a29bc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a29fc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2a3c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2a7c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2abc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2afc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2b3c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2b7c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2bbc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2bfc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2c3c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2c7c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2cbc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2cfc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2d3c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2d7c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2dbc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2dfc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2e3c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2e7c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2ebc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2efc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2f3c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2f7c 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2fbc 00012002 R_ARM_ABS32 000a1fc8 fftw_dft_t_genus │ │ │ │ +000a2ff0 0001f502 R_ARM_ABS32 00016095 fftw_codelet_n1_2 │ │ │ │ +000a2ff8 0001f602 R_ARM_ABS32 00016239 fftw_codelet_n1_3 │ │ │ │ +000a3000 0001f802 R_ARM_ABS32 00016415 fftw_codelet_n1_4 │ │ │ │ +000a3008 0001f902 R_ARM_ABS32 00016779 fftw_codelet_n1_5 │ │ │ │ +000a3010 0001fa02 R_ARM_ABS32 00016b71 fftw_codelet_n1_6 │ │ │ │ +000a3018 0001fb02 R_ARM_ABS32 00017239 fftw_codelet_n1_7 │ │ │ │ +000a3020 0001fc02 R_ARM_ABS32 00017749 fftw_codelet_n1_8 │ │ │ │ +000a3028 0001fd02 R_ARM_ABS32 00017b51 fftw_codelet_n1_9 │ │ │ │ +000a3030 00004b02 R_ARM_ABS32 00017f89 fftw_codelet_n1_10 │ │ │ │ +000a3038 00004e02 R_ARM_ABS32 00018751 fftw_codelet_n1_11 │ │ │ │ +000a3040 00004f02 R_ARM_ABS32 00018bb9 fftw_codelet_n1_12 │ │ │ │ +000a3048 00005102 R_ARM_ABS32 00019491 fftw_codelet_n1_13 │ │ │ │ +000a3050 00005302 R_ARM_ABS32 00019bb1 fftw_codelet_n1_14 │ │ │ │ +000a3058 00005502 R_ARM_ABS32 0001a321 fftw_codelet_n1_15 │ │ │ │ +000a3060 00005702 R_ARM_ABS32 0001a981 fftw_codelet_n1_16 │ │ │ │ +000a3068 0000a602 R_ARM_ABS32 0001b921 fftw_codelet_n1_32 │ │ │ │ +000a3070 00013702 R_ARM_ABS32 0001dde1 fftw_codelet_n1_64 │ │ │ │ +000a3078 00007002 R_ARM_ABS32 0001e771 fftw_codelet_n1_20 │ │ │ │ +000a3080 00007602 R_ARM_ABS32 0001f801 fftw_codelet_n1_25 │ │ │ │ +000a3088 00019102 R_ARM_ABS32 0001f915 fftw_codelet_t1_2 │ │ │ │ +000a3090 00019502 R_ARM_ABS32 0001faf9 fftw_codelet_t1_3 │ │ │ │ +000a3098 00019602 R_ARM_ABS32 0001fd49 fftw_codelet_t1_4 │ │ │ │ +000a30a0 00019902 R_ARM_ABS32 00020101 fftw_codelet_t1_5 │ │ │ │ +000a30a8 00019b02 R_ARM_ABS32 00020565 fftw_codelet_t1_6 │ │ │ │ +000a30b0 00019d02 R_ARM_ABS32 00020951 fftw_codelet_t1_7 │ │ │ │ +000a30b8 00019f02 R_ARM_ABS32 00020c91 fftw_codelet_t1_8 │ │ │ │ +000a30c0 0001a102 R_ARM_ABS32 00021161 fftw_codelet_t1_9 │ │ │ │ +000a30c8 00017302 R_ARM_ABS32 00021679 fftw_codelet_t1_10 │ │ │ │ +000a30d0 00017902 R_ARM_ABS32 00021c59 fftw_codelet_t1_12 │ │ │ │ +000a30d8 00018002 R_ARM_ABS32 00022529 fftw_codelet_t1_15 │ │ │ │ +000a30e0 00018102 R_ARM_ABS32 00022d31 fftw_codelet_t1_16 │ │ │ │ +000a30e8 0001d902 R_ARM_ABS32 00023fb5 fftw_codelet_t1_32 │ │ │ │ +000a30f0 00023f02 R_ARM_ABS32 00026edd fftw_codelet_t1_64 │ │ │ │ +000a30f8 0001ab02 R_ARM_ABS32 000279f1 fftw_codelet_t1_20 │ │ │ │ +000a3100 0001ae02 R_ARM_ABS32 00028c4d fftw_codelet_t1_25 │ │ │ │ +000a3108 0001dc02 R_ARM_ABS32 00028ea9 fftw_codelet_t2_4 │ │ │ │ +000a3110 0001df02 R_ARM_ABS32 00029229 fftw_codelet_t2_8 │ │ │ │ +000a3118 00016b02 R_ARM_ABS32 00029b59 fftw_codelet_t2_16 │ │ │ │ +000a3120 0001c802 R_ARM_ABS32 0002b0d9 fftw_codelet_t2_32 │ │ │ │ +000a3128 00023102 R_ARM_ABS32 0002ec49 fftw_codelet_t2_64 │ │ │ │ +000a3130 0001dd02 R_ARM_ABS32 0002f021 fftw_codelet_t2_5 │ │ │ │ +000a3138 00016702 R_ARM_ABS32 0002f5b9 fftw_codelet_t2_10 │ │ │ │ +000a3140 00019402 R_ARM_ABS32 000302e1 fftw_codelet_t2_20 │ │ │ │ +000a3148 00019e02 R_ARM_ABS32 000317e1 fftw_codelet_t2_25 │ │ │ │ +000a3150 0001c702 R_ARM_ABS32 000319c5 fftw_codelet_q1_2 │ │ │ │ +000a3158 0001cd02 R_ARM_ABS32 00031f89 fftw_codelet_q1_4 │ │ │ │ +000a3160 0001d202 R_ARM_ABS32 00033ebd fftw_codelet_q1_8 │ │ │ │ +000a3168 0001ca02 R_ARM_ABS32 00034229 fftw_codelet_q1_3 │ │ │ │ +000a3170 0001cf02 R_ARM_ABS32 00034d85 fftw_codelet_q1_5 │ │ │ │ +000a3178 0001d002 R_ARM_ABS32 00035cf1 fftw_codelet_q1_6 │ │ │ │ +000a3188 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a31a8 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a31b8 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a31c8 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a3278 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a3288 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a3298 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a32a8 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a32b8 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a32c8 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a32d8 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a32e8 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a32f8 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a3308 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a5a68 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a5a78 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a5a88 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a5a98 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a5aa8 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a5ab8 00028502 R_ARM_ABS32 0003c2d1 fftw_rdft_solve │ │ │ │ +000a31d8 0000c802 R_ARM_ABS32 0003970d fftw_rdft_indirect_register │ │ │ │ +000a31e0 00027d02 R_ARM_ABS32 0003bbd5 fftw_rdft_rank0_register │ │ │ │ +000a31e8 00017a02 R_ARM_ABS32 0003dbd9 fftw_rdft_vrank3_transpose_register │ │ │ │ +000a31f0 0001e302 R_ARM_ABS32 0003c539 fftw_rdft_vrank_geq1_register │ │ │ │ +000a31f8 0001f102 R_ARM_ABS32 000397c1 fftw_rdft_nop_register │ │ │ │ +000a3200 00027b02 R_ARM_ABS32 00037359 fftw_rdft_buffered_register │ │ │ │ +000a3208 00019202 R_ARM_ABS32 00038051 fftw_rdft_generic_register │ │ │ │ +000a3210 00022202 R_ARM_ABS32 0003be39 fftw_rdft_rank_geq2_register │ │ │ │ +000a3218 00009802 R_ARM_ABS32 000363a1 fftw_dft_r2hc_register │ │ │ │ +000a3220 0000a902 R_ARM_ABS32 0003c2ad fftw_rdft_dht_register │ │ │ │ +000a3228 0001b702 R_ARM_ABS32 00036575 fftw_dht_r2hc_register │ │ │ │ +000a3230 00025002 R_ARM_ABS32 00036da1 fftw_dht_rader_register │ │ │ │ +000a3238 00022402 R_ARM_ABS32 0003fd99 fftw_rdft2_vrank_geq1_register │ │ │ │ +000a3240 00028202 R_ARM_ABS32 0003e665 fftw_rdft2_nop_register │ │ │ │ +000a3248 00018402 R_ARM_ABS32 0003ea6d fftw_rdft2_rank0_register │ │ │ │ +000a3250 0000a302 R_ARM_ABS32 0003e2fd fftw_rdft2_buffered_register │ │ │ │ +000a3258 00017502 R_ARM_ABS32 0003ed7d fftw_rdft2_rank_geq2_register │ │ │ │ +000a3260 00009f02 R_ARM_ABS32 00040749 fftw_rdft2_rdft_register │ │ │ │ +000a3268 00003902 R_ARM_ABS32 000393c1 fftw_hc2hc_generic_register │ │ │ │ +000a3318 00026602 R_ARM_ABS32 0003fafd fftw_rdft2_solve │ │ │ │ +000a3328 00026602 R_ARM_ABS32 0003fafd fftw_rdft2_solve │ │ │ │ +000a3338 00026602 R_ARM_ABS32 0003fafd fftw_rdft2_solve │ │ │ │ +000a3348 00026602 R_ARM_ABS32 0003fafd fftw_rdft2_solve │ │ │ │ +000a3358 00026602 R_ARM_ABS32 0003fafd fftw_rdft2_solve │ │ │ │ +000a3368 00026602 R_ARM_ABS32 0003fafd fftw_rdft2_solve │ │ │ │ +000a3378 00026602 R_ARM_ABS32 0003fafd fftw_rdft2_solve │ │ │ │ +000a3388 00026602 R_ARM_ABS32 0003fafd fftw_rdft2_solve │ │ │ │ +000a33c0 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a33f0 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a3420 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a3450 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a3480 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a34b0 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a34e0 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a3510 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a3540 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a3570 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a35a0 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a35d0 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a3600 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a3630 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a3660 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a3690 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a36c0 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a36f0 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a3720 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a3750 00004802 R_ARM_ABS32 000a07f0 fftw_rdft_r2cf_genus │ │ │ │ +000a3764 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3794 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a37c4 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a37f4 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3824 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3854 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3884 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a38b4 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a38e4 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3914 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3944 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3974 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a39a4 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a39d4 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3a04 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3a34 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3a64 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3a94 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3ac4 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3af4 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3b24 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3b54 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3b84 00025e02 R_ARM_ABS32 000a07d0 fftw_rdft_hf_genus │ │ │ │ +000a3bd0 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3c00 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3c30 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3c60 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3c90 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3cc0 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3cf0 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3d20 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3d50 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3d80 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3db0 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3de0 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3e10 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3e40 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3e70 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3ea0 0000f902 R_ARM_ABS32 000a07e8 fftw_rdft_r2cfII_genus │ │ │ │ +000a3eb4 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a3ee4 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a3f14 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a3f44 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a3f74 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a3fa4 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a3fd4 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4004 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4034 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4064 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4094 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a40c4 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a40f4 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4124 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4154 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4184 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a41b4 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a41e4 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4214 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4244 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4274 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a42a4 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a42d4 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4304 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4334 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4364 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a4394 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a43c4 0000d402 R_ARM_ABS32 000a2208 fftw_rdft_hc2cf_genus │ │ │ │ +000a43e8 00015002 R_ARM_ABS32 00041ab5 fftw_codelet_r2cf_2 │ │ │ │ +000a43f0 00015202 R_ARM_ABS32 00041bc1 fftw_codelet_r2cf_3 │ │ │ │ +000a43f8 00015302 R_ARM_ABS32 00041cd5 fftw_codelet_r2cf_4 │ │ │ │ +000a4400 00015502 R_ARM_ABS32 00041ed1 fftw_codelet_r2cf_5 │ │ │ │ +000a4408 00015602 R_ARM_ABS32 000420f9 fftw_codelet_r2cf_6 │ │ │ │ +000a4410 00015702 R_ARM_ABS32 00042419 fftw_codelet_r2cf_7 │ │ │ │ +000a4418 00015802 R_ARM_ABS32 000426b1 fftw_codelet_r2cf_8 │ │ │ │ +000a4420 00015b02 R_ARM_ABS32 00042b59 fftw_codelet_r2cf_9 │ │ │ │ +000a4428 00007802 R_ARM_ABS32 00042f11 fftw_codelet_r2cf_10 │ │ │ │ +000a4430 00007c02 R_ARM_ABS32 00043581 fftw_codelet_r2cf_11 │ │ │ │ +000a4438 00007d02 R_ARM_ABS32 000439a1 fftw_codelet_r2cf_12 │ │ │ │ +000a4440 00007f02 R_ARM_ABS32 00043dd9 fftw_codelet_r2cf_13 │ │ │ │ +000a4448 00008002 R_ARM_ABS32 00044149 fftw_codelet_r2cf_14 │ │ │ │ +000a4450 00008402 R_ARM_ABS32 000444f9 fftw_codelet_r2cf_15 │ │ │ │ +000a4458 00008602 R_ARM_ABS32 00044b19 fftw_codelet_r2cf_16 │ │ │ │ +000a4460 0000e402 R_ARM_ABS32 00045279 fftw_codelet_r2cf_32 │ │ │ │ +000a4468 00015e02 R_ARM_ABS32 00046371 fftw_codelet_r2cf_64 │ │ │ │ +000a4470 00017d02 R_ARM_ABS32 00048d09 fftw_codelet_r2cf_128 │ │ │ │ +000a4478 0000ac02 R_ARM_ABS32 00049195 fftw_codelet_r2cf_20 │ │ │ │ +000a4480 0000b502 R_ARM_ABS32 00049d99 fftw_codelet_r2cf_25 │ │ │ │ +000a4488 0001ba02 R_ARM_ABS32 00049eb9 fftw_codelet_hf_2 │ │ │ │ +000a4490 0001bc02 R_ARM_ABS32 0004a0c1 fftw_codelet_hf_3 │ │ │ │ +000a4498 0001bd02 R_ARM_ABS32 0004a339 fftw_codelet_hf_4 │ │ │ │ +000a44a0 0001bf02 R_ARM_ABS32 0004a729 fftw_codelet_hf_5 │ │ │ │ +000a44a8 0001c102 R_ARM_ABS32 0004aba5 fftw_codelet_hf_6 │ │ │ │ +000a44b0 0001c402 R_ARM_ABS32 0004af99 fftw_codelet_hf_7 │ │ │ │ +000a44b8 0001c602 R_ARM_ABS32 0004b2f9 fftw_codelet_hf_8 │ │ │ │ +000a44c0 0001c902 R_ARM_ABS32 0004b7ed fftw_codelet_hf_9 │ │ │ │ +000a44c8 00013d02 R_ARM_ABS32 0004bd01 fftw_codelet_hf_10 │ │ │ │ +000a44d0 00014002 R_ARM_ABS32 0004c2dd fftw_codelet_hf_12 │ │ │ │ +000a44d8 00014402 R_ARM_ABS32 0004cbc9 fftw_codelet_hf_15 │ │ │ │ +000a44e0 00014702 R_ARM_ABS32 0004d3d9 fftw_codelet_hf_16 │ │ │ │ +000a44e8 00018c02 R_ARM_ABS32 0004e661 fftw_codelet_hf_32 │ │ │ │ +000a44f0 00020c02 R_ARM_ABS32 000515b9 fftw_codelet_hf_64 │ │ │ │ +000a44f8 00015f02 R_ARM_ABS32 000520a9 fftw_codelet_hf_20 │ │ │ │ +000a4500 00016502 R_ARM_ABS32 00053355 fftw_codelet_hf_25 │ │ │ │ +000a4508 0000df02 R_ARM_ABS32 000535d9 fftw_codelet_hf2_4 │ │ │ │ +000a4510 0000ea02 R_ARM_ABS32 00053979 fftw_codelet_hf2_8 │ │ │ │ +000a4518 00011502 R_ARM_ABS32 00054291 fftw_codelet_hf2_16 │ │ │ │ +000a4520 00015902 R_ARM_ABS32 00055861 fftw_codelet_hf2_32 │ │ │ │ +000a4528 0000e002 R_ARM_ABS32 00055c71 fftw_codelet_hf2_5 │ │ │ │ +000a4530 00013102 R_ARM_ABS32 0005695d fftw_codelet_hf2_20 │ │ │ │ +000a4538 00013502 R_ARM_ABS32 00057ead fftw_codelet_hf2_25 │ │ │ │ +000a4540 00002802 R_ARM_ABS32 00057f2d fftw_codelet_r2cfII_2 │ │ │ │ +000a4548 00002902 R_ARM_ABS32 00058029 fftw_codelet_r2cfII_3 │ │ │ │ +000a4550 00002a02 R_ARM_ABS32 00058169 fftw_codelet_r2cfII_4 │ │ │ │ +000a4558 00002b02 R_ARM_ABS32 00058361 fftw_codelet_r2cfII_5 │ │ │ │ +000a4560 00002e02 R_ARM_ABS32 00058561 fftw_codelet_r2cfII_6 │ │ │ │ +000a4568 00003002 R_ARM_ABS32 00058879 fftw_codelet_r2cfII_7 │ │ │ │ +000a4570 00003702 R_ARM_ABS32 00058b61 fftw_codelet_r2cfII_8 │ │ │ │ +000a4578 00003802 R_ARM_ABS32 00059011 fftw_codelet_r2cfII_9 │ │ │ │ +000a4580 00002102 R_ARM_ABS32 00059389 fftw_codelet_r2cfII_10 │ │ │ │ +000a4588 00002302 R_ARM_ABS32 000597f9 fftw_codelet_r2cfII_12 │ │ │ │ +000a4590 00002602 R_ARM_ABS32 00059be9 fftw_codelet_r2cfII_15 │ │ │ │ +000a4598 00002702 R_ARM_ABS32 00059fd1 fftw_codelet_r2cfII_16 │ │ │ │ +000a45a0 00007902 R_ARM_ABS32 0005a841 fftw_codelet_r2cfII_32 │ │ │ │ +000a45a8 00011b02 R_ARM_ABS32 0005bccd fftw_codelet_r2cfII_64 │ │ │ │ +000a45b0 00005402 R_ARM_ABS32 0005c241 fftw_codelet_r2cfII_20 │ │ │ │ +000a45b8 00005f02 R_ARM_ABS32 0005ce19 fftw_codelet_r2cfII_25 │ │ │ │ +000a45c0 00025402 R_ARM_ABS32 0005cf3d fftw_codelet_hc2cf_2 │ │ │ │ +000a45c8 00025602 R_ARM_ABS32 0005d19d fftw_codelet_hc2cf_4 │ │ │ │ +000a45d0 00025802 R_ARM_ABS32 0005d621 fftw_codelet_hc2cf_6 │ │ │ │ +000a45d8 00025b02 R_ARM_ABS32 0005d959 fftw_codelet_hc2cf_8 │ │ │ │ +000a45e0 00009402 R_ARM_ABS32 0005de61 fftw_codelet_hc2cf_10 │ │ │ │ +000a45e8 00009702 R_ARM_ABS32 0005e429 fftw_codelet_hc2cf_12 │ │ │ │ +000a45f0 00009902 R_ARM_ABS32 0005ec19 fftw_codelet_hc2cf_16 │ │ │ │ +000a45f8 00010002 R_ARM_ABS32 0005fe91 fftw_codelet_hc2cf_32 │ │ │ │ +000a4600 0000bb02 R_ARM_ABS32 0006099d fftw_codelet_hc2cf_20 │ │ │ │ +000a4608 00002d02 R_ARM_ABS32 00060c09 fftw_codelet_hc2cf2_4 │ │ │ │ +000a4610 00003a02 R_ARM_ABS32 00060f99 fftw_codelet_hc2cf2_8 │ │ │ │ +000a4618 00026c02 R_ARM_ABS32 000618a1 fftw_codelet_hc2cf2_16 │ │ │ │ +000a4620 00003d02 R_ARM_ABS32 00062e49 fftw_codelet_hc2cf2_32 │ │ │ │ +000a4628 00028702 R_ARM_ABS32 00063b51 fftw_codelet_hc2cf2_20 │ │ │ │ +000a4630 00028602 R_ARM_ABS32 00063cbd fftw_codelet_hc2cfdft_2 │ │ │ │ +000a4638 00028b02 R_ARM_ABS32 00063fa9 fftw_codelet_hc2cfdft_4 │ │ │ │ +000a4640 00028d02 R_ARM_ABS32 000644e9 fftw_codelet_hc2cfdft_6 │ │ │ │ +000a4648 00028f02 R_ARM_ABS32 000648f9 fftw_codelet_hc2cfdft_8 │ │ │ │ +000a4650 0001d802 R_ARM_ABS32 00064f05 fftw_codelet_hc2cfdft_10 │ │ │ │ +000a4658 0001da02 R_ARM_ABS32 00065589 fftw_codelet_hc2cfdft_12 │ │ │ │ +000a4660 0001e002 R_ARM_ABS32 00065e79 fftw_codelet_hc2cfdft_16 │ │ │ │ +000a4668 00021c02 R_ARM_ABS32 00067319 fftw_codelet_hc2cfdft_32 │ │ │ │ +000a4670 0001fe02 R_ARM_ABS32 00067f89 fftw_codelet_hc2cfdft_20 │ │ │ │ +000a4678 00016c02 R_ARM_ABS32 00068281 fftw_codelet_hc2cfdft2_4 │ │ │ │ +000a4680 00017202 R_ARM_ABS32 00068719 fftw_codelet_hc2cfdft2_8 │ │ │ │ +000a4688 00025d02 R_ARM_ABS32 00069151 fftw_codelet_hc2cfdft2_16 │ │ │ │ +000a4690 00002002 R_ARM_ABS32 0006aa05 fftw_codelet_hc2cfdft2_32 │ │ │ │ +000a4698 00027502 R_ARM_ABS32 0006b889 fftw_codelet_hc2cfdft2_20 │ │ │ │ +000a46d0 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4700 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4730 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4760 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4790 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a47c0 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a47f0 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4820 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4850 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4880 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a48b0 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a48e0 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4910 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4940 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4970 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a49a0 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a49d0 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4a00 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4a30 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4a60 00009c02 R_ARM_ABS32 000a07e0 fftw_rdft_r2cb_genus │ │ │ │ +000a4a74 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4aa4 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4ad4 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4b04 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4b34 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4b64 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4b94 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4bc4 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4bf4 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4c24 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4c54 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4c84 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4cb4 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4ce4 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4d14 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4d44 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4d74 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4da4 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4dd4 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4e04 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4e34 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4e64 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4e94 00001f02 R_ARM_ABS32 000a07c8 fftw_rdft_hb_genus │ │ │ │ +000a4ee0 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a4f10 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a4f40 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a4f70 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a4fa0 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a4fd0 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a5000 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a5030 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a5060 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a5090 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a50c0 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a50f0 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a5120 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a5150 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a5180 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a51b0 00012f02 R_ARM_ABS32 000a07d8 fftw_rdft_r2cbIII_genus │ │ │ │ +000a51c4 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a51f4 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5224 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5254 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5284 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a52b4 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a52e4 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5314 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5344 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5374 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a53a4 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a53d4 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5404 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5434 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5464 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5494 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a54c4 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a54f4 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5524 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5554 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5584 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a55b4 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a55e4 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5614 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5644 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a5674 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a56a4 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a56d4 00012902 R_ARM_ABS32 000a21fc fftw_rdft_hc2cb_genus │ │ │ │ +000a56f8 00005602 R_ARM_ABS32 0006b925 fftw_codelet_r2cb_2 │ │ │ │ +000a5700 00005802 R_ARM_ABS32 0006ba29 fftw_codelet_r2cb_3 │ │ │ │ +000a5708 00005c02 R_ARM_ABS32 0006bb45 fftw_codelet_r2cb_4 │ │ │ │ +000a5710 00005d02 R_ARM_ABS32 0006bd51 fftw_codelet_r2cb_5 │ │ │ │ +000a5718 00005e02 R_ARM_ABS32 0006bf69 fftw_codelet_r2cb_6 │ │ │ │ +000a5720 00006102 R_ARM_ABS32 0006c2a9 fftw_codelet_r2cb_7 │ │ │ │ +000a5728 00006402 R_ARM_ABS32 0006c559 fftw_codelet_r2cb_8 │ │ │ │ +000a5730 00006602 R_ARM_ABS32 0006c989 fftw_codelet_r2cb_9 │ │ │ │ +000a5738 0000c102 R_ARM_ABS32 0006cd41 fftw_codelet_r2cb_10 │ │ │ │ +000a5740 0000c202 R_ARM_ABS32 0006d3d9 fftw_codelet_r2cb_11 │ │ │ │ +000a5748 0000c502 R_ARM_ABS32 0006d7f1 fftw_codelet_r2cb_12 │ │ │ │ +000a5750 0000c602 R_ARM_ABS32 0006dc09 fftw_codelet_r2cb_13 │ │ │ │ +000a5758 0000cc02 R_ARM_ABS32 0006dfd9 fftw_codelet_r2cb_14 │ │ │ │ +000a5760 0000cd02 R_ARM_ABS32 0006e389 fftw_codelet_r2cb_15 │ │ │ │ +000a5768 0000d102 R_ARM_ABS32 0006e6d9 fftw_codelet_r2cb_16 │ │ │ │ +000a5770 00012702 R_ARM_ABS32 0006eeb1 fftw_codelet_r2cb_32 │ │ │ │ +000a5778 0001a302 R_ARM_ABS32 000700e9 fftw_codelet_r2cb_64 │ │ │ │ +000a5780 00019a02 R_ARM_ABS32 00072ad1 fftw_codelet_r2cb_128 │ │ │ │ +000a5788 0000ff02 R_ARM_ABS32 00072f91 fftw_codelet_r2cb_20 │ │ │ │ +000a5790 00010502 R_ARM_ABS32 00073791 fftw_codelet_r2cb_25 │ │ │ │ +000a5798 0000ca02 R_ARM_ABS32 000738b1 fftw_codelet_hb_2 │ │ │ │ +000a57a0 0000cf02 R_ARM_ABS32 00073ac9 fftw_codelet_hb_3 │ │ │ │ +000a57a8 0000d002 R_ARM_ABS32 00073d41 fftw_codelet_hb_4 │ │ │ │ +000a57b0 0000d202 R_ARM_ABS32 00074131 fftw_codelet_hb_5 │ │ │ │ +000a57b8 0000d302 R_ARM_ABS32 000745a1 fftw_codelet_hb_6 │ │ │ │ +000a57c0 0000d502 R_ARM_ABS32 00074989 fftw_codelet_hb_7 │ │ │ │ +000a57c8 0000d702 R_ARM_ABS32 00074ce1 fftw_codelet_hb_8 │ │ │ │ +000a57d0 0000d902 R_ARM_ABS32 000751e9 fftw_codelet_hb_9 │ │ │ │ +000a57d8 00016f02 R_ARM_ABS32 000756d1 fftw_codelet_hb_10 │ │ │ │ +000a57e0 00017102 R_ARM_ABS32 00075c35 fftw_codelet_hb_12 │ │ │ │ +000a57e8 00017702 R_ARM_ABS32 00076549 fftw_codelet_hb_15 │ │ │ │ +000a57f0 00017b02 R_ARM_ABS32 00076d3d fftw_codelet_hb_16 │ │ │ │ +000a57f8 0001d402 R_ARM_ABS32 00077fd9 fftw_codelet_hb_32 │ │ │ │ +000a5800 00023802 R_ARM_ABS32 0007af89 fftw_codelet_hb_64 │ │ │ │ +000a5808 0001a402 R_ARM_ABS32 0007bb5d fftw_codelet_hb_20 │ │ │ │ +000a5810 0001ac02 R_ARM_ABS32 0007ce21 fftw_codelet_hb_25 │ │ │ │ +000a5818 00012502 R_ARM_ABS32 0007d0a5 fftw_codelet_hb2_4 │ │ │ │ +000a5820 00012a02 R_ARM_ABS32 0007d491 fftw_codelet_hb2_8 │ │ │ │ +000a5828 00012b02 R_ARM_ABS32 0007ddf9 fftw_codelet_hb2_16 │ │ │ │ +000a5830 00016902 R_ARM_ABS32 0007f591 fftw_codelet_hb2_32 │ │ │ │ +000a5838 00012602 R_ARM_ABS32 0007fa1d fftw_codelet_hb2_5 │ │ │ │ +000a5840 00014a02 R_ARM_ABS32 00080829 fftw_codelet_hb2_20 │ │ │ │ +000a5848 00014d02 R_ARM_ABS32 00081de9 fftw_codelet_hb2_25 │ │ │ │ +000a5850 0000e602 R_ARM_ABS32 00081e79 fftw_codelet_r2cbIII_2 │ │ │ │ +000a5858 0000eb02 R_ARM_ABS32 00081f81 fftw_codelet_r2cbIII_3 │ │ │ │ +000a5860 0000ec02 R_ARM_ABS32 000820d1 fftw_codelet_r2cbIII_4 │ │ │ │ +000a5868 0000f002 R_ARM_ABS32 000822d1 fftw_codelet_r2cbIII_5 │ │ │ │ +000a5870 0000f102 R_ARM_ABS32 000824d9 fftw_codelet_r2cbIII_6 │ │ │ │ +000a5878 0000f402 R_ARM_ABS32 00082809 fftw_codelet_r2cbIII_7 │ │ │ │ +000a5880 0000f502 R_ARM_ABS32 00082b01 fftw_codelet_r2cbIII_8 │ │ │ │ +000a5888 0000fa02 R_ARM_ABS32 00082f01 fftw_codelet_r2cbIII_9 │ │ │ │ +000a5890 00007e02 R_ARM_ABS32 000832a1 fftw_codelet_r2cbIII_10 │ │ │ │ +000a5898 00008302 R_ARM_ABS32 00083749 fftw_codelet_r2cbIII_12 │ │ │ │ +000a58a0 00008b02 R_ARM_ABS32 00083ae9 fftw_codelet_r2cbIII_15 │ │ │ │ +000a58a8 00008c02 R_ARM_ABS32 00083ed1 fftw_codelet_r2cbIII_16 │ │ │ │ +000a58b0 0000ee02 R_ARM_ABS32 000847c5 fftw_codelet_r2cbIII_32 │ │ │ │ +000a58b8 00016002 R_ARM_ABS32 00085c29 fftw_codelet_r2cbIII_64 │ │ │ │ +000a58c0 0000b202 R_ARM_ABS32 0008611d fftw_codelet_r2cbIII_20 │ │ │ │ +000a58c8 0000b802 R_ARM_ABS32 000868f9 fftw_codelet_r2cbIII_25 │ │ │ │ +000a58d0 00017602 R_ARM_ABS32 00086a1d fftw_codelet_hc2cb_2 │ │ │ │ +000a58d8 00017c02 R_ARM_ABS32 00086c7d fftw_codelet_hc2cb_4 │ │ │ │ +000a58e0 00017f02 R_ARM_ABS32 00087101 fftw_codelet_hc2cb_6 │ │ │ │ +000a58e8 00018302 R_ARM_ABS32 00087441 fftw_codelet_hc2cb_8 │ │ │ │ +000a58f0 0000da02 R_ARM_ABS32 00087929 fftw_codelet_hc2cb_10 │ │ │ │ +000a58f8 0000dc02 R_ARM_ABS32 00087e75 fftw_codelet_hc2cb_12 │ │ │ │ +000a5900 0000e502 R_ARM_ABS32 00088641 fftw_codelet_hc2cb_16 │ │ │ │ +000a5908 00013602 R_ARM_ABS32 00089881 fftw_codelet_hc2cb_32 │ │ │ │ +000a5910 00011202 R_ARM_ABS32 0008a421 fftw_codelet_hc2cb_20 │ │ │ │ +000a5918 00006d02 R_ARM_ABS32 0008a68d fftw_codelet_hc2cb2_4 │ │ │ │ +000a5920 00006f02 R_ARM_ABS32 0008aa71 fftw_codelet_hc2cb2_8 │ │ │ │ +000a5928 00027e02 R_ARM_ABS32 0008b3ad fftw_codelet_hc2cb2_16 │ │ │ │ +000a5930 00006002 R_ARM_ABS32 0008cad9 fftw_codelet_hc2cb2_32 │ │ │ │ +000a5938 00002402 R_ARM_ABS32 0008d8bd fftw_codelet_hc2cb2_20 │ │ │ │ +000a5940 00010302 R_ARM_ABS32 0008da05 fftw_codelet_hc2cbdft_2 │ │ │ │ +000a5948 00010a02 R_ARM_ABS32 0008dca9 fftw_codelet_hc2cbdft_4 │ │ │ │ +000a5950 00010c02 R_ARM_ABS32 0008e1d9 fftw_codelet_hc2cbdft_6 │ │ │ │ +000a5958 00010f02 R_ARM_ABS32 0008e599 fftw_codelet_hc2cbdft_8 │ │ │ │ +000a5960 00021902 R_ARM_ABS32 0008eb29 fftw_codelet_hc2cbdft_10 │ │ │ │ +000a5968 00021a02 R_ARM_ABS32 0008f15d fftw_codelet_hc2cbdft_12 │ │ │ │ +000a5970 00021e02 R_ARM_ABS32 0008fa01 fftw_codelet_hc2cbdft_16 │ │ │ │ +000a5978 00025c02 R_ARM_ABS32 00090dfd fftw_codelet_hc2cbdft_32 │ │ │ │ +000a5980 00023602 R_ARM_ABS32 00091a55 fftw_codelet_hc2cbdft_20 │ │ │ │ +000a5988 0001cb02 R_ARM_ABS32 00091cf9 fftw_codelet_hc2cbdft2_4 │ │ │ │ +000a5990 0001d102 R_ARM_ABS32 000920b9 fftw_codelet_hc2cbdft2_8 │ │ │ │ +000a5998 00009102 R_ARM_ABS32 00092959 fftw_codelet_hc2cbdft2_16 │ │ │ │ +000a59a0 0000f202 R_ARM_ABS32 00093d55 fftw_codelet_hc2cbdft2_32 │ │ │ │ +000a59a8 0000b402 R_ARM_ABS32 000949ad fftw_codelet_hc2cbdft2_20 │ │ │ │ +000a59e0 00026702 R_ARM_ABS32 000a07f8 fftw_rdft_r2r_genus │ │ │ │ +000a5a10 00026702 R_ARM_ABS32 000a07f8 fftw_rdft_r2r_genus │ │ │ │ +000a5a18 00020202 R_ARM_ABS32 00094d21 fftw_codelet_e01_8 │ │ │ │ +000a5a20 0001b302 R_ARM_ABS32 000950a9 fftw_codelet_e10_8 │ │ │ │ +000a5a30 00008102 R_ARM_ABS32 00097ef1 fftw_redft00e_r2hc_pad_register │ │ │ │ +000a5a38 00026802 R_ARM_ABS32 00098221 fftw_rodft00e_r2hc_pad_register │ │ │ │ +000a5a40 00013b02 R_ARM_ABS32 00098d1d fftw_reodft00e_splitradix_register │ │ │ │ +000a5a48 0000e702 R_ARM_ABS32 00095d79 fftw_reodft010e_r2hc_register │ │ │ │ +000a5a50 00027902 R_ARM_ABS32 00096af1 fftw_reodft11e_radix2_r2hc_register │ │ │ │ +000a5a58 00014f02 R_ARM_ABS32 00097bc5 fftw_reodft11e_r2hc_odd_register │ │ │ │ +000a5fa8 0000f815 R_ARM_GLOB_DAT 0000c1a9 fftw_cpy2d_ci │ │ │ │ +000a5fac 0000e215 R_ARM_GLOB_DAT 000a43e8 fftw_solvtab_rdft_r2cf │ │ │ │ +000a5fb0 0000db15 R_ARM_GLOB_DAT 000a56f8 fftw_solvtab_rdft_r2cb │ │ │ │ +000a5fb4 00000515 R_ARM_GLOB_DAT 00000000 __cxa_finalize@GLIBC_2.4 │ │ │ │ +000a5fb8 00000615 R_ARM_GLOB_DAT 00000000 _ITM_deregisterTMCloneTable │ │ │ │ +000a5fbc 00026315 R_ARM_GLOB_DAT 0000c2f9 fftw_cpy2d_tiled │ │ │ │ +000a5fc0 00016415 R_ARM_GLOB_DAT 000a0538 fftw_an_INT_guaranteed_to_be_zero │ │ │ │ +000a5fc4 00000d15 R_ARM_GLOB_DAT 00000000 stderr@GLIBC_2.4 │ │ │ │ +000a5fc8 00027715 R_ARM_GLOB_DAT 0001081d fftw_transpose_tiledbuf │ │ │ │ +000a5fcc 0000dd15 R_ARM_GLOB_DAT 000a61c8 fftw_mksolver_hc2hc_hook │ │ │ │ +000a5fd0 00001215 R_ARM_GLOB_DAT 00000000 __gmon_start__ │ │ │ │ +000a5fd4 00003615 R_ARM_GLOB_DAT 0000f2d9 fftw_dimcmp │ │ │ │ +000a5fd8 00012115 R_ARM_GLOB_DAT 000a61c0 fftw_mksolver_ct_hook │ │ │ │ +000a5fdc 00001515 R_ARM_GLOB_DAT 00000000 stdout@GLIBC_2.4 │ │ │ │ +000a5fe0 0001d715 R_ARM_GLOB_DAT 000a2ff0 fftw_solvtab_dft_standard │ │ │ │ +000a5fe4 00029415 R_ARM_GLOB_DAT 0001078d fftw_transpose_tiled │ │ │ │ +000a5fe8 00007b15 R_ARM_GLOB_DAT 0000c361 fftw_cpy2d_tiledbuf │ │ │ │ +000a5fec 00010115 R_ARM_GLOB_DAT 0000c211 fftw_cpy2d_co │ │ │ │ +000a5ff0 00001a15 R_ARM_GLOB_DAT 00000000 _ITM_registerTMCloneTable │ │ │ │ +000a5ff4 00012e15 R_ARM_GLOB_DAT 000a5a18 fftw_solvtab_rdft_r2r │ │ │ │ +000a5ff8 0000f715 R_ARM_GLOB_DAT 00010615 fftw_transpose │ │ │ │ │ │ │ │ Relocation section '.rel.plt' at offset 0xa590 contains 245 entries: │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ -0009ebd4 0000f816 R_ARM_JUMP_SLOT 0000c065 fftw_cpy2d_ci │ │ │ │ -0009ebd8 00021716 R_ARM_JUMP_SLOT 0000c785 fftw_plan_awake │ │ │ │ -0009ebdc 00018d16 R_ARM_JUMP_SLOT 0000f565 fftw_elapsed_since │ │ │ │ -0009ebe0 00024d16 R_ARM_JUMP_SLOT 0000da75 fftw_power_mod │ │ │ │ -0009ebe4 00000316 R_ARM_JUMP_SLOT 00000000 raise@GLIBC_2.4 │ │ │ │ -0009ebe8 0001b916 R_ARM_JUMP_SLOT 0000e67d fftw_tensor_max_index │ │ │ │ -0009ebec 00007216 R_ARM_JUMP_SLOT 00095395 fftw_plan_r2r_2d │ │ │ │ -0009ebf0 0000ad16 R_ARM_JUMP_SLOT 0001353d fftw_mkproblem_dft_d │ │ │ │ -0009ebf4 00003c16 R_ARM_JUMP_SLOT 0009482d fftw_map_r2r_kind │ │ │ │ -0009ebf8 00003b16 R_ARM_JUMP_SLOT 0000c2b5 fftw_kernel_malloc │ │ │ │ -0009ebfc 00000416 R_ARM_JUMP_SLOT 00000000 strcmp@GLIBC_2.4 │ │ │ │ -0009ec00 00000516 R_ARM_JUMP_SLOT 00000000 __cxa_finalize@GLIBC_2.4 │ │ │ │ -0009ec04 00014216 R_ARM_JUMP_SLOT 00095461 fftw_fprint_plan │ │ │ │ -0009ec08 00013016 R_ARM_JUMP_SLOT 00011a91 fftw_regsolver_ct_directwsq │ │ │ │ -0009ec0c 0001f316 R_ARM_JUMP_SLOT 0000c325 fftw_md5unsigned │ │ │ │ -0009ec10 00021816 R_ARM_JUMP_SLOT 00037605 fftw_mkproblem_rdft_1_d │ │ │ │ -0009ec14 0001ce16 R_ARM_JUMP_SLOT 0000eb55 fftw_tensor_compress_contiguous │ │ │ │ -0009ec18 00020a16 R_ARM_JUMP_SLOT 00094871 fftw_mapflags │ │ │ │ -0009ec1c 00000716 R_ARM_JUMP_SLOT 00000000 fflush@GLIBC_2.4 │ │ │ │ -0009ec20 00010816 R_ARM_JUMP_SLOT 00095189 fftw_plan_many_dft_r2c │ │ │ │ -0009ec24 00016d16 R_ARM_JUMP_SLOT 0000e391 fftw_mksolver │ │ │ │ -0009ec28 0001d516 R_ARM_JUMP_SLOT 0000d971 fftw_planner_destroy │ │ │ │ -0009ec2c 00000816 R_ARM_JUMP_SLOT 00000000 memmove@GLIBC_2.4 │ │ │ │ -0009ec30 00011616 R_ARM_JUMP_SLOT 0000e3fd fftw_mktensor │ │ │ │ -0009ec34 00008e16 R_ARM_JUMP_SLOT 0000c4cd fftw_imax │ │ │ │ -0009ec38 00015416 R_ARM_JUMP_SLOT 000101ad fftw_twiddle_awake │ │ │ │ -0009ec3c 00000916 R_ARM_JUMP_SLOT 00000000 free@GLIBC_2.4 │ │ │ │ -0009ec40 00013816 R_ARM_JUMP_SLOT 0000bb5d fftw_bufdist │ │ │ │ -0009ec44 0000c916 R_ARM_JUMP_SLOT 0000c2bd fftw_md5putb │ │ │ │ -0009ec48 00026316 R_ARM_JUMP_SLOT 0000c171 fftw_cpy2d_tiled │ │ │ │ -0009ec4c 00010216 R_ARM_JUMP_SLOT 0000c4dd fftw_ops_zero │ │ │ │ -0009ec50 00006316 R_ARM_JUMP_SLOT 00010151 fftw_triggen_destroy │ │ │ │ -0009ec54 00011716 R_ARM_JUMP_SLOT 0000edb9 fftw_tensor_destroy2 │ │ │ │ -0009ec58 00000a16 R_ARM_JUMP_SLOT 00000000 ferror@GLIBC_2.4 │ │ │ │ -0009ec5c 00005016 R_ARM_JUMP_SLOT 0003c069 fftw_rdft2_complex_n │ │ │ │ -0009ec60 00008816 R_ARM_JUMP_SLOT 0000c591 fftw_ops_madd2 │ │ │ │ -0009ec64 00011916 R_ARM_JUMP_SLOT 0000edcd fftw_tensor_destroy4 │ │ │ │ -0009ec68 0000a116 R_ARM_JUMP_SLOT 000111f9 fftw_mksolver_ct │ │ │ │ -0009ec6c 00000b16 R_ARM_JUMP_SLOT 00000000 memcpy@GLIBC_2.4 │ │ │ │ -0009ec70 00014616 R_ARM_JUMP_SLOT 00094e3d fftw_plan_guru_dft_r2c │ │ │ │ -0009ec74 0000e916 R_ARM_JUMP_SLOT 0000e121 fftw_rader_tl_find │ │ │ │ -0009ec78 00013416 R_ARM_JUMP_SLOT 00094da1 fftw_plan_dft │ │ │ │ -0009ec7c 0001c516 R_ARM_JUMP_SLOT 000946a9 fftw_cost │ │ │ │ -0009ec80 0001c016 R_ARM_JUMP_SLOT 0000e5a5 fftw_mktensor_2d │ │ │ │ -0009ec84 00004a16 R_ARM_JUMP_SLOT 0000e751 fftw_tensor_min_stride │ │ │ │ -0009ec88 00025a16 R_ARM_JUMP_SLOT 0000dc05 fftw_next_prime │ │ │ │ -0009ec8c 00023216 R_ARM_JUMP_SLOT 00094d21 fftw_plan_dft_r2c_1d │ │ │ │ -0009ec90 00000c16 R_ARM_JUMP_SLOT 00000000 sincos@GLIBC_2.4 │ │ │ │ -0009ec94 00020916 R_ARM_JUMP_SLOT 00010029 fftw_mktriggen │ │ │ │ -0009ec98 0001ff16 R_ARM_JUMP_SLOT 00094ca1 fftw_plan_dft_c2r_1d │ │ │ │ -0009ec9c 00008916 R_ARM_JUMP_SLOT 0000ee19 fftw_tile2d │ │ │ │ -0009eca0 00028e16 R_ARM_JUMP_SLOT 000950b9 fftw_plan_many_dft_c2r │ │ │ │ -0009eca4 00027016 R_ARM_JUMP_SLOT 00094d79 fftw_plan_dft_r2c │ │ │ │ -0009eca8 00029316 R_ARM_JUMP_SLOT 0000c2f5 fftw_md5int │ │ │ │ -0009ecac 0001aa16 R_ARM_JUMP_SLOT 0000e985 fftw_tensor_append │ │ │ │ -0009ecb0 00011416 R_ARM_JUMP_SLOT 00095499 fftw_rdft2_pad │ │ │ │ -0009ecb4 0000ba16 R_ARM_JUMP_SLOT 00094695 fftw_estimate_cost │ │ │ │ -0009ecb8 00023716 R_ARM_JUMP_SLOT 00011841 fftw_regsolver_ct_directw │ │ │ │ -0009ecbc 00016216 R_ARM_JUMP_SLOT 0000ed1d fftw_tensor_equal │ │ │ │ -0009ecc0 0000b116 R_ARM_JUMP_SLOT 0000e0f1 fftw_rader_tl_insert │ │ │ │ -0009ecc4 00006816 R_ARM_JUMP_SLOT 00094dcd fftw_plan_guru_dft_c2r │ │ │ │ -0009ecc8 00009a16 R_ARM_JUMP_SLOT 00036919 fftw_khc2hc_register │ │ │ │ -0009eccc 00023016 R_ARM_JUMP_SLOT 0003cf31 fftw_khc2c_register │ │ │ │ -0009ecd0 0001be16 R_ARM_JUMP_SLOT 00094cf9 fftw_plan_dft_c2r │ │ │ │ -0009ecd4 00017816 R_ARM_JUMP_SLOT 0000e3d1 fftw_solvtab_exec │ │ │ │ -0009ecd8 00006e16 R_ARM_JUMP_SLOT 0000d8c1 fftw_mkplanner │ │ │ │ -0009ecdc 00021516 R_ARM_JUMP_SLOT 000946b1 fftw_forget_wisdom │ │ │ │ -0009ece0 00019716 R_ARM_JUMP_SLOT 0009503d fftw_plan_guru_split_dft │ │ │ │ -0009ece4 0001a516 R_ARM_JUMP_SLOT 00037011 fftw_rdft_zerotens │ │ │ │ -0009ece8 00024216 R_ARM_JUMP_SLOT 00010f5d fftw_ct_applicable │ │ │ │ -0009ecec 0000aa16 R_ARM_JUMP_SLOT 0000f549 fftw_get_crude_time │ │ │ │ -0009ecf0 00022b16 R_ARM_JUMP_SLOT 0000bab1 fftw_assertion_failed │ │ │ │ -0009ecf4 0000ae16 R_ARM_JUMP_SLOT 000144e9 fftw_dft_zerotens │ │ │ │ -0009ecf8 0001a616 R_ARM_JUMP_SLOT 0000ecf9 fftw_tensor_split │ │ │ │ -0009ecfc 00028816 R_ARM_JUMP_SLOT 0003dd6d fftw_regsolver_hc2c_direct │ │ │ │ -0009ed00 00027616 R_ARM_JUMP_SLOT 0000e7b5 fftw_tensor_strides_decrease │ │ │ │ -0009ed04 0001ef16 R_ARM_JUMP_SLOT 0000e5c9 fftw_mktensor_3d │ │ │ │ -0009ed08 00012d16 R_ARM_JUMP_SLOT 0000c599 fftw_pickdim │ │ │ │ -0009ed0c 00002516 R_ARM_JUMP_SLOT 0000c30d fftw_md5INT │ │ │ │ -0009ed10 00023516 R_ARM_JUMP_SLOT 00094af9 fftw_guru_kosherp │ │ │ │ -0009ed14 0001e716 R_ARM_JUMP_SLOT 0003d395 fftw_mkplan_hc2c │ │ │ │ -0009ed18 00016e16 R_ARM_JUMP_SLOT 0000dcc1 fftw_modulo │ │ │ │ -0009ed1c 00011116 R_ARM_JUMP_SLOT 0000ed69 fftw_tensor_inplace_locations │ │ │ │ -0009ed20 00000e16 R_ARM_JUMP_SLOT 00000000 fwrite@GLIBC_2.4 │ │ │ │ -0009ed24 00019816 R_ARM_JUMP_SLOT 0003b735 fftw_mkplan_rdft2 │ │ │ │ -0009ed28 00021616 R_ARM_JUMP_SLOT 0000c745 fftw_mkplan │ │ │ │ -0009ed2c 00024e16 R_ARM_JUMP_SLOT 0000e0cd fftw_mkproblem │ │ │ │ -0009ed30 00002216 R_ARM_JUMP_SLOT 0000c4f5 fftw_ops_cpy │ │ │ │ -0009ed34 00000f16 R_ARM_JUMP_SLOT 00000000 log@GLIBC_2.29 │ │ │ │ -0009ed38 00022d16 R_ARM_JUMP_SLOT 0000f5e9 fftw_measure_execution_time │ │ │ │ -0009ed3c 0001b216 R_ARM_JUMP_SLOT 0000dbe9 fftw_is_prime │ │ │ │ -0009ed40 00001016 R_ARM_JUMP_SLOT 00000000 fread@GLIBC_2.4 │ │ │ │ -0009ed44 00004516 R_ARM_JUMP_SLOT 0000bb81 fftw_nbuf_redundant │ │ │ │ -0009ed48 00023416 R_ARM_JUMP_SLOT 00033bf5 fftw_mkplan_hc2hc │ │ │ │ -0009ed4c 00027716 R_ARM_JUMP_SLOT 0000fd05 fftw_transpose_tiledbuf │ │ │ │ -0009ed50 0000bd16 R_ARM_JUMP_SLOT 000132fd fftw_kdft_dit_register │ │ │ │ -0009ed54 00011816 R_ARM_JUMP_SLOT 0000c531 fftw_ops_madd │ │ │ │ -0009ed58 0001af16 R_ARM_JUMP_SLOT 0003c155 fftw_mkproblem_rdft2 │ │ │ │ -0009ed5c 00023316 R_ARM_JUMP_SLOT 00095515 fftw_cleanup │ │ │ │ -0009ed60 00024416 R_ARM_JUMP_SLOT 00036c3d fftw_mkplan_rdft │ │ │ │ -0009ed64 0001c216 R_ARM_JUMP_SLOT 0000bce1 fftw_cpy2d_pair │ │ │ │ -0009ed68 0001ea16 R_ARM_JUMP_SLOT 00037615 fftw_mkproblem_rdft_0_d │ │ │ │ -0009ed6c 0001a716 R_ARM_JUMP_SLOT 000339a9 fftw_hc2hc_applicable │ │ │ │ -0009ed70 00004d16 R_ARM_JUMP_SLOT 00095371 fftw_plan_r2r_1d │ │ │ │ -0009ed74 0001ee16 R_ARM_JUMP_SLOT 0000bdb9 fftw_zero1d_pair │ │ │ │ -0009ed78 00018e16 R_ARM_JUMP_SLOT 0003691d fftw_kr2c_register │ │ │ │ -0009ed7c 00005916 R_ARM_JUMP_SLOT 000925cd fftw_export_wisdom_to_file │ │ │ │ -0009ed80 00023a16 R_ARM_JUMP_SLOT 00094cd9 fftw_plan_dft_c2r_3d │ │ │ │ -0009ed84 0001e116 R_ARM_JUMP_SLOT 00035e15 fftw_regsolver_hc2hc_direct │ │ │ │ -0009ed88 00001116 R_ARM_JUMP_SLOT 00000000 malloc@GLIBC_2.4 │ │ │ │ -0009ed8c 00028916 R_ARM_JUMP_SLOT 0000c275 fftw_extract_reim │ │ │ │ -0009ed90 00024f16 R_ARM_JUMP_SLOT 0000dbb5 fftw_first_divisor │ │ │ │ -0009ed94 0001e216 R_ARM_JUMP_SLOT 00094f09 fftw_plan_guru_r2r │ │ │ │ -0009ed98 00024616 R_ARM_JUMP_SLOT 0000f531 fftw_compute_tilesz │ │ │ │ -0009ed9c 0001f416 R_ARM_JUMP_SLOT 00094e99 fftw_plan_guru_dft │ │ │ │ -0009eda0 00027416 R_ARM_JUMP_SLOT 00094d59 fftw_plan_dft_r2c_3d │ │ │ │ -0009eda4 00021316 R_ARM_JUMP_SLOT 0000bb75 fftw_toobig │ │ │ │ -0009eda8 00001216 R_ARM_JUMP_SLOT 00000000 __gmon_start__ │ │ │ │ -0009edac 00003f16 R_ARM_JUMP_SLOT 0003cf19 fftw_rdft2_strides │ │ │ │ -0009edb0 0001e816 R_ARM_JUMP_SLOT 00094c3d fftw_plan_dft_1d │ │ │ │ -0009edb4 00022516 R_ARM_JUMP_SLOT 0000c589 fftw_ops_add2 │ │ │ │ -0009edb8 0000e316 R_ARM_JUMP_SLOT 0000dc1d fftw_factors_into │ │ │ │ -0009edbc 00016816 R_ARM_JUMP_SLOT 0000e585 fftw_mktensor_0d │ │ │ │ -0009edc0 00023c16 R_ARM_JUMP_SLOT 0003c229 fftw_mkproblem_rdft2_d_3pointers │ │ │ │ -0009edc4 0000b916 R_ARM_JUMP_SLOT 0000dc59 fftw_isqrt │ │ │ │ -0009edc8 00018f16 R_ARM_JUMP_SLOT 00094a35 fftw_mkprinter_file │ │ │ │ -0009edcc 00009016 R_ARM_JUMP_SLOT 00094735 fftw_import_wisdom_from_file │ │ │ │ -0009edd0 00011d16 R_ARM_JUMP_SLOT 0000baa9 fftw_ifree0 │ │ │ │ -0009edd4 00003316 R_ARM_JUMP_SLOT 0000c57d fftw_ops_add │ │ │ │ -0009edd8 0000cb16 R_ARM_JUMP_SLOT 0000e799 fftw_tensor_inplace_strides2 │ │ │ │ -0009eddc 0000e816 R_ARM_JUMP_SLOT 0000c2dd fftw_md5puts │ │ │ │ -0009ede0 00022f16 R_ARM_JUMP_SLOT 0000e83d fftw_tensor_copy │ │ │ │ -0009ede4 0000de16 R_ARM_JUMP_SLOT 0009524d fftw_plan_many_dft │ │ │ │ -0009ede8 00004916 R_ARM_JUMP_SLOT 0000c33d fftw_md5begin │ │ │ │ -0009edec 00021216 R_ARM_JUMP_SLOT 00095481 fftw_print_plan │ │ │ │ -0009edf0 0000a716 R_ARM_JUMP_SLOT 0000e0d9 fftw_problem_destroy │ │ │ │ -0009edf4 0000be16 R_ARM_JUMP_SLOT 00011219 fftw_mkplan_dftw │ │ │ │ -0009edf8 00022916 R_ARM_JUMP_SLOT 000375f5 fftw_mkproblem_rdft_1 │ │ │ │ -0009edfc 00022316 R_ARM_JUMP_SLOT 00094c7d fftw_plan_dft_3d │ │ │ │ -0009ee00 00007316 R_ARM_JUMP_SLOT 0000c2ad fftw_iabs │ │ │ │ -0009ee04 00016a16 R_ARM_JUMP_SLOT 0000beb9 fftw_cpy2d │ │ │ │ -0009ee08 00006216 R_ARM_JUMP_SLOT 0000ba75 fftw_malloc_plain │ │ │ │ -0009ee0c 00020d16 R_ARM_JUMP_SLOT 0003d379 fftw_mksolver_hc2c │ │ │ │ -0009ee10 00018916 R_ARM_JUMP_SLOT 0000e38d fftw_scanner_destroy │ │ │ │ -0009ee14 00003516 R_ARM_JUMP_SLOT 0000e3a1 fftw_solver_use │ │ │ │ -0009ee18 0000c416 R_ARM_JUMP_SLOT 000132f5 fftw_kdft_difsq_register │ │ │ │ -0009ee1c 0001ed16 R_ARM_JUMP_SLOT 0000da2d fftw_safe_mulmod │ │ │ │ -0009ee20 00028116 R_ARM_JUMP_SLOT 000924dd fftw_configure_planner │ │ │ │ -0009ee24 0000b316 R_ARM_JUMP_SLOT 0000c291 fftw_hash │ │ │ │ -0009ee28 00003616 R_ARM_JUMP_SLOT 0000ea35 fftw_dimcmp │ │ │ │ -0009ee2c 00019316 R_ARM_JUMP_SLOT 0000e58d fftw_mktensor_1d │ │ │ │ -0009ee30 00025716 R_ARM_JUMP_SLOT 00094d3d fftw_plan_dft_r2c_2d │ │ │ │ -0009ee34 0000c316 R_ARM_JUMP_SLOT 0000e3a9 fftw_solver_destroy │ │ │ │ -0009ee38 00020e16 R_ARM_JUMP_SLOT 0009552d fftw_set_timelimit │ │ │ │ -0009ee3c 00013e16 R_ARM_JUMP_SLOT 00095831 fftw_mktensor_iodims64 │ │ │ │ -0009ee40 00005b16 R_ARM_JUMP_SLOT 00034cb9 fftw_rdft_conf_standard │ │ │ │ -0009ee44 00025116 R_ARM_JUMP_SLOT 0003c201 fftw_mkproblem_rdft2_d │ │ │ │ -0009ee48 00028016 R_ARM_JUMP_SLOT 00095879 fftw_guru64_kosherp │ │ │ │ -0009ee4c 00012316 R_ARM_JUMP_SLOT 000953ed fftw_plan_r2r │ │ │ │ -0009ee50 00001316 R_ARM_JUMP_SLOT 00000000 memset@GLIBC_2.4 │ │ │ │ -0009ee54 00010616 R_ARM_JUMP_SLOT 00094815 fftw_malloc │ │ │ │ -0009ee58 00020b16 R_ARM_JUMP_SLOT 00094fdd fftw_plan_guru_split_dft_r2c │ │ │ │ -0009ee5c 00008a16 R_ARM_JUMP_SLOT 000954f5 fftw_the_planner │ │ │ │ -0009ee60 00018516 R_ARM_JUMP_SLOT 0000e87d fftw_tensor_copy_inplace │ │ │ │ -0009ee64 00011f16 R_ARM_JUMP_SLOT 0000e3c9 fftw_solver_register │ │ │ │ -0009ee68 0000c716 R_ARM_JUMP_SLOT 0000e4a1 fftw_tensor_tornk1 │ │ │ │ -0009ee6c 00016116 R_ARM_JUMP_SLOT 0000e365 fftw_mkscanner │ │ │ │ -0009ee70 00021b16 R_ARM_JUMP_SLOT 0000baa5 fftw_ifree │ │ │ │ -0009ee74 0000b616 R_ARM_JUMP_SLOT 000134e1 fftw_mkproblem_dft │ │ │ │ -0009ee78 00024816 R_ARM_JUMP_SLOT 0000d159 fftw_iestimate_cost │ │ │ │ -0009ee7c 00002c16 R_ARM_JUMP_SLOT 00010e69 fftw_dft_conf_standard │ │ │ │ -0009ee80 00006916 R_ARM_JUMP_SLOT 00094b85 fftw_mktensor_rowmajor │ │ │ │ -0009ee84 0000ce16 R_ARM_JUMP_SLOT 0000c36d fftw_md5putc │ │ │ │ -0009ee88 0001db16 R_ARM_JUMP_SLOT 00034e39 fftw_mksolver_rdft_r2r_direct │ │ │ │ -0009ee8c 00014e16 R_ARM_JUMP_SLOT 00094a79 fftw_mkprinter_cnt │ │ │ │ -0009ee90 00027f16 R_ARM_JUMP_SLOT 0000e76d fftw_tensor_inplace_strides │ │ │ │ -0009ee94 00010716 R_ARM_JUMP_SLOT 000946c5 fftw_import_system_wisdom │ │ │ │ -0009ee98 00001416 R_ARM_JUMP_SLOT 00000000 __fprintf_chk@GLIBC_2.4 │ │ │ │ -0009ee9c 0001bb16 R_ARM_JUMP_SLOT 0000c49d fftw_md5end │ │ │ │ -0009eea0 00028c16 R_ARM_JUMP_SLOT 0000e711 fftw_tensor_min_ostride │ │ │ │ -0009eea4 00001616 R_ARM_JUMP_SLOT 00000000 fclose@GLIBC_2.4 │ │ │ │ -0009eea8 0001ad16 R_ARM_JUMP_SLOT 0000e091 fftw_printer_destroy │ │ │ │ -0009eeac 00028a16 R_ARM_JUMP_SLOT 00092189 fftw_mkapiplan │ │ │ │ -0009eeb0 0000a416 R_ARM_JUMP_SLOT 0000c2b9 fftw_kernel_free │ │ │ │ -0009eeb4 00004716 R_ARM_JUMP_SLOT 00035359 fftw_mksolver_rdft_r2c_direct │ │ │ │ -0009eeb8 00017416 R_ARM_JUMP_SLOT 0000be21 fftw_cpy2d_pair_ci │ │ │ │ -0009eebc 00004216 R_ARM_JUMP_SLOT 0003ce21 fftw_rdft2_inplace_strides │ │ │ │ -0009eec0 0000c016 R_ARM_JUMP_SLOT 000952e5 fftw_plan_many_r2r │ │ │ │ -0009eec4 0000f616 R_ARM_JUMP_SLOT 0000c769 fftw_plan_destroy_internal │ │ │ │ -0009eec8 00020716 R_ARM_JUMP_SLOT 0000e14d fftw_rader_tl_delete │ │ │ │ -0009eecc 00003e16 R_ARM_JUMP_SLOT 00035379 fftw_mksolver_rdft_r2c_directbuf │ │ │ │ -0009eed0 00005216 R_ARM_JUMP_SLOT 0003b065 fftw_mksolver_rdft2_direct │ │ │ │ -0009eed4 0000a516 R_ARM_JUMP_SLOT 000953bd fftw_plan_r2r_3d │ │ │ │ -0009eed8 00010d16 R_ARM_JUMP_SLOT 000373c9 fftw_mkproblem_rdft │ │ │ │ -0009eedc 0001b816 R_ARM_JUMP_SLOT 00094ab1 fftw_mktensor_iodims │ │ │ │ -0009eee0 00018216 R_ARM_JUMP_SLOT 0000be6d fftw_cpy2d_pair_co │ │ │ │ -0009eee4 00029416 R_ARM_JUMP_SLOT 0000fc95 fftw_transpose_tiled │ │ │ │ -0009eee8 0000f316 R_ARM_JUMP_SLOT 000947e1 fftw_import_wisdom │ │ │ │ -0009eeec 0001d616 R_ARM_JUMP_SLOT 0000e93d fftw_tensor_copy_sub │ │ │ │ -0009eef0 00025316 R_ARM_JUMP_SLOT 0000e065 fftw_mkprinter │ │ │ │ -0009eef4 00001d16 R_ARM_JUMP_SLOT 0008eb35 fftw_reodft_conf_standard │ │ │ │ -0009eef8 00026216 R_ARM_JUMP_SLOT 0000c241 fftw_ct_uglyp │ │ │ │ -0009eefc 00015116 R_ARM_JUMP_SLOT 00092495 fftw_destroy_plan │ │ │ │ -0009ef00 00020316 R_ARM_JUMP_SLOT 000133b1 fftw_mkplan_dft │ │ │ │ -0009ef04 00001716 R_ARM_JUMP_SLOT 00000000 fopen64@GLIBC_2.4 │ │ │ │ -0009ef08 0001a016 R_ARM_JUMP_SLOT 0000e429 fftw_tensor_sz │ │ │ │ -0009ef0c 00001816 R_ARM_JUMP_SLOT 00000000 __gettimeofday64@GLIBC_2.34 │ │ │ │ -0009ef10 00001916 R_ARM_JUMP_SLOT 00000000 qsort@GLIBC_2.4 │ │ │ │ -0009ef14 0001e516 R_ARM_JUMP_SLOT 0000c4d5 fftw_imin │ │ │ │ -0009ef18 0000d816 R_ARM_JUMP_SLOT 0000daf1 fftw_find_generator │ │ │ │ -0009ef1c 00019016 R_ARM_JUMP_SLOT 00036959 fftw_kr2r_register │ │ │ │ -0009ef20 00021f16 R_ARM_JUMP_SLOT 00094cbd fftw_plan_dft_c2r_2d │ │ │ │ -0009ef24 00011a16 R_ARM_JUMP_SLOT 0000dc7d fftw_choose_radix │ │ │ │ -0009ef28 00006a16 R_ARM_JUMP_SLOT 0000e0e5 fftw_mkproblem_unsolvable │ │ │ │ -0009ef2c 00007b16 R_ARM_JUMP_SLOT 0000c1c5 fftw_cpy2d_tiledbuf │ │ │ │ -0009ef30 00026516 R_ARM_JUMP_SLOT 0000ba71 fftw_ialignment_of │ │ │ │ -0009ef34 00013c16 R_ARM_JUMP_SLOT 00094f75 fftw_plan_guru_split_dft_c2r │ │ │ │ -0009ef38 0000fb16 R_ARM_JUMP_SLOT 0000baf9 fftw_nbuf │ │ │ │ -0009ef3c 00026d16 R_ARM_JUMP_SLOT 0000eabd fftw_tensor_compress │ │ │ │ -0009ef40 00021416 R_ARM_JUMP_SLOT 0000c511 fftw_ops_other │ │ │ │ -0009ef44 0001f716 R_ARM_JUMP_SLOT 000373b9 fftw_rdft_kind_str │ │ │ │ -0009ef48 00004c16 R_ARM_JUMP_SLOT 0000dcdd fftw_factors_into_small_primes │ │ │ │ -0009ef4c 0000d616 R_ARM_JUMP_SLOT 00094a95 fftw_mkprinter_str │ │ │ │ -0009ef50 00010116 R_ARM_JUMP_SLOT 0000c0b5 fftw_cpy2d_co │ │ │ │ -0009ef54 00014516 R_ARM_JUMP_SLOT 0000d9cd fftw_mkplan_f_d │ │ │ │ -0009ef58 00020616 R_ARM_JUMP_SLOT 00094c5d fftw_plan_dft_2d │ │ │ │ -0009ef5c 00008216 R_ARM_JUMP_SLOT 0000d9b5 fftw_mkplan_d │ │ │ │ -0009ef60 00012c16 R_ARM_JUMP_SLOT 00013305 fftw_kdft_register │ │ │ │ -0009ef64 00027216 R_ARM_JUMP_SLOT 00094c11 fftw_many_kosherp │ │ │ │ -0009ef68 00014c16 R_ARM_JUMP_SLOT 0000bbcd fftw_cpy1d │ │ │ │ -0009ef6c 0000f716 R_ARM_JUMP_SLOT 0000fb55 fftw_transpose │ │ │ │ -0009ef70 00013216 R_ARM_JUMP_SLOT 00092675 fftw_export_wisdom │ │ │ │ -0009ef74 00022616 R_ARM_JUMP_SLOT 00033bdd fftw_mksolver_hc2hc │ │ │ │ -0009ef78 00001b16 R_ARM_JUMP_SLOT 00000000 abort@GLIBC_2.4 │ │ │ │ -0009ef7c 00024b16 R_ARM_JUMP_SLOT 0000e4d1 fftw_tensor_print │ │ │ │ -0009ef80 00022116 R_ARM_JUMP_SLOT 0000e6d5 fftw_tensor_min_istride │ │ │ │ -0009ef84 00016616 R_ARM_JUMP_SLOT 00012831 fftw_mksolver_dft_directbuf │ │ │ │ -0009ef88 00001e16 R_ARM_JUMP_SLOT 00012811 fftw_mksolver_dft_direct │ │ │ │ -0009ef8c 00012416 R_ARM_JUMP_SLOT 00094631 fftw_flops │ │ │ │ -0009ef90 00022816 R_ARM_JUMP_SLOT 0000e8c5 fftw_tensor_copy_except │ │ │ │ -0009ef94 00026b16 R_ARM_JUMP_SLOT 0000e45d fftw_tensor_md5 │ │ │ │ -0009ef98 0001d316 R_ARM_JUMP_SLOT 0001016d fftw_twiddle_length │ │ │ │ -0009ef9c 0001e916 R_ARM_JUMP_SLOT 0000e425 fftw_tensor_destroy │ │ │ │ -0009efa0 00023916 R_ARM_JUMP_SLOT 0003cd7d fftw_rdft2_tensor_max_index │ │ │ │ -0009efa4 00025f16 R_ARM_JUMP_SLOT 000375d5 fftw_mkproblem_rdft_d │ │ │ │ +000a5bd4 0000f816 R_ARM_JUMP_SLOT 0000c1a9 fftw_cpy2d_ci │ │ │ │ +000a5bd8 00021716 R_ARM_JUMP_SLOT 0000ca3d fftw_plan_awake │ │ │ │ +000a5bdc 00018d16 R_ARM_JUMP_SLOT 0000ff7d fftw_elapsed_since │ │ │ │ +000a5be0 00024d16 R_ARM_JUMP_SLOT 0000df71 fftw_power_mod │ │ │ │ +000a5be4 00000316 R_ARM_JUMP_SLOT 00000000 raise@GLIBC_2.4 │ │ │ │ +000a5be8 0001b916 R_ARM_JUMP_SLOT 0000edcd fftw_tensor_max_index │ │ │ │ +000a5bec 00007216 R_ARM_JUMP_SLOT 0009c939 fftw_plan_r2r_2d │ │ │ │ +000a5bf0 0000ad16 R_ARM_JUMP_SLOT 000148dd fftw_mkproblem_dft_d │ │ │ │ +000a5bf4 00003c16 R_ARM_JUMP_SLOT 0009bb51 fftw_map_r2r_kind │ │ │ │ +000a5bf8 00003b16 R_ARM_JUMP_SLOT 0000c481 fftw_kernel_malloc │ │ │ │ +000a5bfc 00000416 R_ARM_JUMP_SLOT 00000000 strcmp@GLIBC_2.4 │ │ │ │ +000a5c00 00000516 R_ARM_JUMP_SLOT 00000000 __cxa_finalize@GLIBC_2.4 │ │ │ │ +000a5c04 00014216 R_ARM_JUMP_SLOT 0009ca1d fftw_fprint_plan │ │ │ │ +000a5c08 00013016 R_ARM_JUMP_SLOT 000129c5 fftw_regsolver_ct_directwsq │ │ │ │ +000a5c0c 0001f316 R_ARM_JUMP_SLOT 0000c515 fftw_md5unsigned │ │ │ │ +000a5c10 00021816 R_ARM_JUMP_SLOT 0003a381 fftw_mkproblem_rdft_1_d │ │ │ │ +000a5c14 0001ce16 R_ARM_JUMP_SLOT 0000f42d fftw_tensor_compress_contiguous │ │ │ │ +000a5c18 00020a16 R_ARM_JUMP_SLOT 0009bbb1 fftw_mapflags │ │ │ │ +000a5c1c 00000716 R_ARM_JUMP_SLOT 00000000 fflush@GLIBC_2.4 │ │ │ │ +000a5c20 00010816 R_ARM_JUMP_SLOT 0009c6dd fftw_plan_many_dft_r2c │ │ │ │ +000a5c24 00016d16 R_ARM_JUMP_SLOT 0000ea05 fftw_mksolver │ │ │ │ +000a5c28 0001d516 R_ARM_JUMP_SLOT 0000de3d fftw_planner_destroy │ │ │ │ +000a5c2c 00000816 R_ARM_JUMP_SLOT 00000000 memmove@GLIBC_2.4 │ │ │ │ +000a5c30 00011616 R_ARM_JUMP_SLOT 0000ea95 fftw_mktensor │ │ │ │ +000a5c34 00008e16 R_ARM_JUMP_SLOT 0000c721 fftw_imax │ │ │ │ +000a5c38 00015416 R_ARM_JUMP_SLOT 00010d75 fftw_twiddle_awake │ │ │ │ +000a5c3c 00000916 R_ARM_JUMP_SLOT 00000000 free@GLIBC_2.4 │ │ │ │ +000a5c40 00013816 R_ARM_JUMP_SLOT 0000bb91 fftw_bufdist │ │ │ │ +000a5c44 0000c916 R_ARM_JUMP_SLOT 0000c489 fftw_md5putb │ │ │ │ +000a5c48 00026316 R_ARM_JUMP_SLOT 0000c2f9 fftw_cpy2d_tiled │ │ │ │ +000a5c4c 00010216 R_ARM_JUMP_SLOT 0000c731 fftw_ops_zero │ │ │ │ +000a5c50 00006316 R_ARM_JUMP_SLOT 00010d0d fftw_triggen_destroy │ │ │ │ +000a5c54 00011716 R_ARM_JUMP_SLOT 0000f725 fftw_tensor_destroy2 │ │ │ │ +000a5c58 00000a16 R_ARM_JUMP_SLOT 00000000 ferror@GLIBC_2.4 │ │ │ │ +000a5c5c 00005016 R_ARM_JUMP_SLOT 0003f81d fftw_rdft2_complex_n │ │ │ │ +000a5c60 00008816 R_ARM_JUMP_SLOT 0000c7f9 fftw_ops_madd2 │ │ │ │ +000a5c64 00011916 R_ARM_JUMP_SLOT 0000f73d fftw_tensor_destroy4 │ │ │ │ +000a5c68 0000a116 R_ARM_JUMP_SLOT 00011fc5 fftw_mksolver_ct │ │ │ │ +000a5c6c 00000b16 R_ARM_JUMP_SLOT 00000000 memcpy@GLIBC_2.4 │ │ │ │ +000a5c70 00014616 R_ARM_JUMP_SLOT 0009c275 fftw_plan_guru_dft_r2c │ │ │ │ +000a5c74 0000e916 R_ARM_JUMP_SLOT 0000e74d fftw_rader_tl_find │ │ │ │ +000a5c78 00013416 R_ARM_JUMP_SLOT 0009c1b1 fftw_plan_dft │ │ │ │ +000a5c7c 0001c516 R_ARM_JUMP_SLOT 0009b979 fftw_cost │ │ │ │ +000a5c80 0001c016 R_ARM_JUMP_SLOT 0000eca5 fftw_mktensor_2d │ │ │ │ +000a5c84 00004a16 R_ARM_JUMP_SLOT 0000eef9 fftw_tensor_min_stride │ │ │ │ +000a5c88 00025a16 R_ARM_JUMP_SLOT 0000e175 fftw_next_prime │ │ │ │ +000a5c8c 00023216 R_ARM_JUMP_SLOT 0009c121 fftw_plan_dft_r2c_1d │ │ │ │ +000a5c90 00000c16 R_ARM_JUMP_SLOT 00000000 sincos@GLIBC_2.4 │ │ │ │ +000a5c94 00020916 R_ARM_JUMP_SLOT 00010bb1 fftw_mktriggen │ │ │ │ +000a5c98 0001ff16 R_ARM_JUMP_SLOT 0009c091 fftw_plan_dft_c2r_1d │ │ │ │ +000a5c9c 00008916 R_ARM_JUMP_SLOT 0000f7a1 fftw_tile2d │ │ │ │ +000a5ca0 00028e16 R_ARM_JUMP_SLOT 0009c5e9 fftw_plan_many_dft_c2r │ │ │ │ +000a5ca4 00027016 R_ARM_JUMP_SLOT 0009c185 fftw_plan_dft_r2c │ │ │ │ +000a5ca8 00029316 R_ARM_JUMP_SLOT 0000c4dd fftw_md5int │ │ │ │ +000a5cac 0001aa16 R_ARM_JUMP_SLOT 0000f1e5 fftw_tensor_append │ │ │ │ +000a5cb0 00011416 R_ARM_JUMP_SLOT 0009ca61 fftw_rdft2_pad │ │ │ │ +000a5cb4 0000ba16 R_ARM_JUMP_SLOT 0009b961 fftw_estimate_cost │ │ │ │ +000a5cb8 00023716 R_ARM_JUMP_SLOT 00012701 fftw_regsolver_ct_directw │ │ │ │ +000a5cbc 00016216 R_ARM_JUMP_SLOT 0000f655 fftw_tensor_equal │ │ │ │ +000a5cc0 0000b116 R_ARM_JUMP_SLOT 0000e705 fftw_rader_tl_insert │ │ │ │ +000a5cc4 00006816 R_ARM_JUMP_SLOT 0009c1e1 fftw_plan_guru_dft_c2r │ │ │ │ +000a5cc8 00009a16 R_ARM_JUMP_SLOT 00039425 fftw_khc2hc_register │ │ │ │ +000a5ccc 00023016 R_ARM_JUMP_SLOT 00040979 fftw_khc2c_register │ │ │ │ +000a5cd0 0001be16 R_ARM_JUMP_SLOT 0009c0f5 fftw_plan_dft_c2r │ │ │ │ +000a5cd4 00017816 R_ARM_JUMP_SLOT 0000ea55 fftw_solvtab_exec │ │ │ │ +000a5cd8 00006e16 R_ARM_JUMP_SLOT 0000dd71 fftw_mkplanner │ │ │ │ +000a5cdc 00021516 R_ARM_JUMP_SLOT 0009b981 fftw_forget_wisdom │ │ │ │ +000a5ce0 00019716 R_ARM_JUMP_SLOT 0009c531 fftw_plan_guru_split_dft │ │ │ │ +000a5ce4 0001a516 R_ARM_JUMP_SLOT 00039c59 fftw_rdft_zerotens │ │ │ │ +000a5ce8 00024216 R_ARM_JUMP_SLOT 00011cf1 fftw_ct_applicable │ │ │ │ +000a5cec 0000aa16 R_ARM_JUMP_SLOT 0000ff49 fftw_get_crude_time │ │ │ │ +000a5cf0 00022b16 R_ARM_JUMP_SLOT 0000bab9 fftw_assertion_failed │ │ │ │ +000a5cf4 0000ae16 R_ARM_JUMP_SLOT 00015a51 fftw_dft_zerotens │ │ │ │ +000a5cf8 0001a616 R_ARM_JUMP_SLOT 0000f619 fftw_tensor_split │ │ │ │ +000a5cfc 00028816 R_ARM_JUMP_SLOT 000419c1 fftw_regsolver_hc2c_direct │ │ │ │ +000a5d00 00027616 R_ARM_JUMP_SLOT 0000ef75 fftw_tensor_strides_decrease │ │ │ │ +000a5d04 0001ef16 R_ARM_JUMP_SLOT 0000ecdd fftw_mktensor_3d │ │ │ │ +000a5d08 00012d16 R_ARM_JUMP_SLOT 0000c801 fftw_pickdim │ │ │ │ +000a5d0c 00002516 R_ARM_JUMP_SLOT 0000c4f9 fftw_md5INT │ │ │ │ +000a5d10 00023516 R_ARM_JUMP_SLOT 0009bea1 fftw_guru_kosherp │ │ │ │ +000a5d14 0001e716 R_ARM_JUMP_SLOT 00040e71 fftw_mkplan_hc2c │ │ │ │ +000a5d18 00016e16 R_ARM_JUMP_SLOT 0000e25d fftw_modulo │ │ │ │ +000a5d1c 00011116 R_ARM_JUMP_SLOT 0000f6b9 fftw_tensor_inplace_locations │ │ │ │ +000a5d20 00000e16 R_ARM_JUMP_SLOT 00000000 fwrite@GLIBC_2.4 │ │ │ │ +000a5d24 00019816 R_ARM_JUMP_SLOT 0003ede1 fftw_mkplan_rdft2 │ │ │ │ +000a5d28 00021616 R_ARM_JUMP_SLOT 0000c9e5 fftw_mkplan │ │ │ │ +000a5d2c 00024e16 R_ARM_JUMP_SLOT 0000e6dd fftw_mkproblem │ │ │ │ +000a5d30 00002216 R_ARM_JUMP_SLOT 0000c74d fftw_ops_cpy │ │ │ │ +000a5d34 00000f16 R_ARM_JUMP_SLOT 00000000 log@GLIBC_2.29 │ │ │ │ +000a5d38 00022d16 R_ARM_JUMP_SLOT 00010031 fftw_measure_execution_time │ │ │ │ +000a5d3c 0001b216 R_ARM_JUMP_SLOT 0000e151 fftw_is_prime │ │ │ │ +000a5d40 00001016 R_ARM_JUMP_SLOT 00000000 fread@GLIBC_2.4 │ │ │ │ +000a5d44 00004516 R_ARM_JUMP_SLOT 0000bbb9 fftw_nbuf_redundant │ │ │ │ +000a5d48 00023416 R_ARM_JUMP_SLOT 00036061 fftw_mkplan_hc2hc │ │ │ │ +000a5d4c 00027716 R_ARM_JUMP_SLOT 0001081d fftw_transpose_tiledbuf │ │ │ │ +000a5d50 0000bd16 R_ARM_JUMP_SLOT 00014609 fftw_kdft_dit_register │ │ │ │ +000a5d54 00011816 R_ARM_JUMP_SLOT 0000c795 fftw_ops_madd │ │ │ │ +000a5d58 0001af16 R_ARM_JUMP_SLOT 0003f961 fftw_mkproblem_rdft2 │ │ │ │ +000a5d5c 00023316 R_ARM_JUMP_SLOT 0009cb01 fftw_cleanup │ │ │ │ +000a5d60 00024416 R_ARM_JUMP_SLOT 000397e5 fftw_mkplan_rdft │ │ │ │ +000a5d64 0001c216 R_ARM_JUMP_SLOT 0000bd61 fftw_cpy2d_pair │ │ │ │ +000a5d68 0001ea16 R_ARM_JUMP_SLOT 0003a395 fftw_mkproblem_rdft_0_d │ │ │ │ +000a5d6c 0001a716 R_ARM_JUMP_SLOT 00035dd1 fftw_hc2hc_applicable │ │ │ │ +000a5d70 00004d16 R_ARM_JUMP_SLOT 0009c911 fftw_plan_r2r_1d │ │ │ │ +000a5d74 0001ee16 R_ARM_JUMP_SLOT 0000be65 fftw_zero1d_pair │ │ │ │ +000a5d78 00018e16 R_ARM_JUMP_SLOT 00039429 fftw_kr2c_register │ │ │ │ +000a5d7c 00005916 R_ARM_JUMP_SLOT 00099259 fftw_export_wisdom_to_file │ │ │ │ +000a5d80 00023a16 R_ARM_JUMP_SLOT 0009c0d1 fftw_plan_dft_c2r_3d │ │ │ │ +000a5d84 0001e116 R_ARM_JUMP_SLOT 0003876d fftw_regsolver_hc2hc_direct │ │ │ │ +000a5d88 00001116 R_ARM_JUMP_SLOT 00000000 malloc@GLIBC_2.4 │ │ │ │ +000a5d8c 00028916 R_ARM_JUMP_SLOT 0000c441 fftw_extract_reim │ │ │ │ +000a5d90 00024f16 R_ARM_JUMP_SLOT 0000e10d fftw_first_divisor │ │ │ │ +000a5d94 0001e216 R_ARM_JUMP_SLOT 0009c375 fftw_plan_guru_r2r │ │ │ │ +000a5d98 00024616 R_ARM_JUMP_SLOT 0000ff25 fftw_compute_tilesz │ │ │ │ +000a5d9c 0001f416 R_ARM_JUMP_SLOT 0009c2f1 fftw_plan_guru_dft │ │ │ │ +000a5da0 00027416 R_ARM_JUMP_SLOT 0009c161 fftw_plan_dft_r2c_3d │ │ │ │ +000a5da4 00021316 R_ARM_JUMP_SLOT 0000bbad fftw_toobig │ │ │ │ +000a5da8 00001216 R_ARM_JUMP_SLOT 00000000 __gmon_start__ │ │ │ │ +000a5dac 00003f16 R_ARM_JUMP_SLOT 00040961 fftw_rdft2_strides │ │ │ │ +000a5db0 0001e816 R_ARM_JUMP_SLOT 0009c021 fftw_plan_dft_1d │ │ │ │ +000a5db4 00022516 R_ARM_JUMP_SLOT 0000c7f1 fftw_ops_add2 │ │ │ │ +000a5db8 0000e316 R_ARM_JUMP_SLOT 0000e191 fftw_factors_into │ │ │ │ +000a5dbc 00016816 R_ARM_JUMP_SLOT 0000ec79 fftw_mktensor_0d │ │ │ │ +000a5dc0 00023c16 R_ARM_JUMP_SLOT 0003fa7d fftw_mkproblem_rdft2_d_3pointers │ │ │ │ +000a5dc4 0000b916 R_ARM_JUMP_SLOT 0000e1dd fftw_isqrt │ │ │ │ +000a5dc8 00018f16 R_ARM_JUMP_SLOT 0009bda9 fftw_mkprinter_file │ │ │ │ +000a5dcc 00009016 R_ARM_JUMP_SLOT 0009ba25 fftw_import_wisdom_from_file │ │ │ │ +000a5dd0 00011d16 R_ARM_JUMP_SLOT 0000bab1 fftw_ifree0 │ │ │ │ +000a5dd4 00003316 R_ARM_JUMP_SLOT 0000c7e1 fftw_ops_add │ │ │ │ +000a5dd8 0000cb16 R_ARM_JUMP_SLOT 0000ef59 fftw_tensor_inplace_strides2 │ │ │ │ +000a5ddc 0000e816 R_ARM_JUMP_SLOT 0000c4b9 fftw_md5puts │ │ │ │ +000a5de0 00022f16 R_ARM_JUMP_SLOT 0000f021 fftw_tensor_copy │ │ │ │ +000a5de4 0000de16 R_ARM_JUMP_SLOT 0009c7b5 fftw_plan_many_dft │ │ │ │ +000a5de8 00004916 R_ARM_JUMP_SLOT 0000c531 fftw_md5begin │ │ │ │ +000a5dec 00021216 R_ARM_JUMP_SLOT 0009ca49 fftw_print_plan │ │ │ │ +000a5df0 0000a716 R_ARM_JUMP_SLOT 0000e6ed fftw_problem_destroy │ │ │ │ +000a5df4 0000be16 R_ARM_JUMP_SLOT 00011ff1 fftw_mkplan_dftw │ │ │ │ +000a5df8 00022916 R_ARM_JUMP_SLOT 0003a36d fftw_mkproblem_rdft_1 │ │ │ │ +000a5dfc 00022316 R_ARM_JUMP_SLOT 0009c069 fftw_plan_dft_3d │ │ │ │ +000a5e00 00007316 R_ARM_JUMP_SLOT 0000c479 fftw_iabs │ │ │ │ +000a5e04 00016a16 R_ARM_JUMP_SLOT 0000bfb1 fftw_cpy2d │ │ │ │ +000a5e08 00006216 R_ARM_JUMP_SLOT 0000ba79 fftw_malloc_plain │ │ │ │ +000a5e0c 00020d16 R_ARM_JUMP_SLOT 00040e49 fftw_mksolver_hc2c │ │ │ │ +000a5e10 00018916 R_ARM_JUMP_SLOT 0000ea01 fftw_scanner_destroy │ │ │ │ +000a5e14 00003516 R_ARM_JUMP_SLOT 0000ea19 fftw_solver_use │ │ │ │ +000a5e18 0000c416 R_ARM_JUMP_SLOT 00014601 fftw_kdft_difsq_register │ │ │ │ +000a5e1c 0001ed16 R_ARM_JUMP_SLOT 0000df25 fftw_safe_mulmod │ │ │ │ +000a5e20 00028116 R_ARM_JUMP_SLOT 0009912d fftw_configure_planner │ │ │ │ +000a5e24 0000b316 R_ARM_JUMP_SLOT 0000c45d fftw_hash │ │ │ │ +000a5e28 00003616 R_ARM_JUMP_SLOT 0000f2d9 fftw_dimcmp │ │ │ │ +000a5e2c 00019316 R_ARM_JUMP_SLOT 0000ec81 fftw_mktensor_1d │ │ │ │ +000a5e30 00025716 R_ARM_JUMP_SLOT 0009c141 fftw_plan_dft_r2c_2d │ │ │ │ +000a5e34 0000c316 R_ARM_JUMP_SLOT 0000ea25 fftw_solver_destroy │ │ │ │ +000a5e38 00020e16 R_ARM_JUMP_SLOT 0009cb1d fftw_set_timelimit │ │ │ │ +000a5e3c 00013e16 R_ARM_JUMP_SLOT 0009cf41 fftw_mktensor_iodims64 │ │ │ │ +000a5e40 00005b16 R_ARM_JUMP_SLOT 000373a5 fftw_rdft_conf_standard │ │ │ │ +000a5e44 00025116 R_ARM_JUMP_SLOT 0003fa49 fftw_mkproblem_rdft2_d │ │ │ │ +000a5e48 00028016 R_ARM_JUMP_SLOT 0009cfa5 fftw_guru64_kosherp │ │ │ │ +000a5e4c 00012316 R_ARM_JUMP_SLOT 0009c999 fftw_plan_r2r │ │ │ │ +000a5e50 00001316 R_ARM_JUMP_SLOT 00000000 memset@GLIBC_2.4 │ │ │ │ +000a5e54 00010616 R_ARM_JUMP_SLOT 0009bb39 fftw_malloc │ │ │ │ +000a5e58 00020b16 R_ARM_JUMP_SLOT 0009c499 fftw_plan_guru_split_dft_r2c │ │ │ │ +000a5e5c 00008a16 R_ARM_JUMP_SLOT 0009cae1 fftw_the_planner │ │ │ │ +000a5e60 00018516 R_ARM_JUMP_SLOT 0000f079 fftw_tensor_copy_inplace │ │ │ │ +000a5e64 00011f16 R_ARM_JUMP_SLOT 0000ea4d fftw_solver_register │ │ │ │ +000a5e68 0000c716 R_ARM_JUMP_SLOT 0000eb75 fftw_tensor_tornk1 │ │ │ │ +000a5e6c 00016116 R_ARM_JUMP_SLOT 0000e9d9 fftw_mkscanner │ │ │ │ +000a5e70 00021b16 R_ARM_JUMP_SLOT 0000baad fftw_ifree │ │ │ │ +000a5e74 0000b616 R_ARM_JUMP_SLOT 00014855 fftw_mkproblem_dft │ │ │ │ +000a5e78 00024816 R_ARM_JUMP_SLOT 0000d57d fftw_iestimate_cost │ │ │ │ +000a5e7c 00002c16 R_ARM_JUMP_SLOT 00011bb9 fftw_dft_conf_standard │ │ │ │ +000a5e80 00006916 R_ARM_JUMP_SLOT 0009bf41 fftw_mktensor_rowmajor │ │ │ │ +000a5e84 0000ce16 R_ARM_JUMP_SLOT 0000c561 fftw_md5putc │ │ │ │ +000a5e88 0001db16 R_ARM_JUMP_SLOT 00037561 fftw_mksolver_rdft_r2r_direct │ │ │ │ +000a5e8c 00014e16 R_ARM_JUMP_SLOT 0009bdf5 fftw_mkprinter_cnt │ │ │ │ +000a5e90 00027f16 R_ARM_JUMP_SLOT 0000ef21 fftw_tensor_inplace_strides │ │ │ │ +000a5e94 00010716 R_ARM_JUMP_SLOT 0009b999 fftw_import_system_wisdom │ │ │ │ +000a5e98 00001416 R_ARM_JUMP_SLOT 00000000 __fprintf_chk@GLIBC_2.4 │ │ │ │ +000a5e9c 0001bb16 R_ARM_JUMP_SLOT 0000c6d9 fftw_md5end │ │ │ │ +000a5ea0 00028c16 R_ARM_JUMP_SLOT 0000eea1 fftw_tensor_min_ostride │ │ │ │ +000a5ea4 00001616 R_ARM_JUMP_SLOT 00000000 fclose@GLIBC_2.4 │ │ │ │ +000a5ea8 0001ad16 R_ARM_JUMP_SLOT 0000e69d fftw_printer_destroy │ │ │ │ +000a5eac 00028a16 R_ARM_JUMP_SLOT 00098d51 fftw_mkapiplan │ │ │ │ +000a5eb0 0000a416 R_ARM_JUMP_SLOT 0000c485 fftw_kernel_free │ │ │ │ +000a5eb4 00004716 R_ARM_JUMP_SLOT 00037b21 fftw_mksolver_rdft_r2c_direct │ │ │ │ +000a5eb8 00017416 R_ARM_JUMP_SLOT 0000bef1 fftw_cpy2d_pair_ci │ │ │ │ +000a5ebc 00004216 R_ARM_JUMP_SLOT 00040831 fftw_rdft2_inplace_strides │ │ │ │ +000a5ec0 0000c016 R_ARM_JUMP_SLOT 0009c86d fftw_plan_many_r2r │ │ │ │ +000a5ec4 0000f616 R_ARM_JUMP_SLOT 0000ca1d fftw_plan_destroy_internal │ │ │ │ +000a5ec8 00020716 R_ARM_JUMP_SLOT 0000e779 fftw_rader_tl_delete │ │ │ │ +000a5ecc 00003e16 R_ARM_JUMP_SLOT 00037b51 fftw_mksolver_rdft_r2c_directbuf │ │ │ │ +000a5ed0 00005216 R_ARM_JUMP_SLOT 0003e5d1 fftw_mksolver_rdft2_direct │ │ │ │ +000a5ed4 0000a516 R_ARM_JUMP_SLOT 0009c965 fftw_plan_r2r_3d │ │ │ │ +000a5ed8 00010d16 R_ARM_JUMP_SLOT 0003a0b5 fftw_mkproblem_rdft │ │ │ │ +000a5edc 0001b816 R_ARM_JUMP_SLOT 0009be3d fftw_mktensor_iodims │ │ │ │ +000a5ee0 00018216 R_ARM_JUMP_SLOT 0000bf51 fftw_cpy2d_pair_co │ │ │ │ +000a5ee4 00029416 R_ARM_JUMP_SLOT 0001078d fftw_transpose_tiled │ │ │ │ +000a5ee8 0000f316 R_ARM_JUMP_SLOT 0009baf9 fftw_import_wisdom │ │ │ │ +000a5eec 0001d616 R_ARM_JUMP_SLOT 0000f18d fftw_tensor_copy_sub │ │ │ │ +000a5ef0 00025316 R_ARM_JUMP_SLOT 0000e661 fftw_mkprinter │ │ │ │ +000a5ef4 00001d16 R_ARM_JUMP_SLOT 000950bd fftw_reodft_conf_standard │ │ │ │ +000a5ef8 00026216 R_ARM_JUMP_SLOT 0000c405 fftw_ct_uglyp │ │ │ │ +000a5efc 00015116 R_ARM_JUMP_SLOT 000990dd fftw_destroy_plan │ │ │ │ +000a5f00 00020316 R_ARM_JUMP_SLOT 000146d5 fftw_mkplan_dft │ │ │ │ +000a5f04 00001716 R_ARM_JUMP_SLOT 00000000 fopen64@GLIBC_2.4 │ │ │ │ +000a5f08 0001a016 R_ARM_JUMP_SLOT 0000ead5 fftw_tensor_sz │ │ │ │ +000a5f0c 00001816 R_ARM_JUMP_SLOT 00000000 __gettimeofday64@GLIBC_2.34 │ │ │ │ +000a5f10 00001916 R_ARM_JUMP_SLOT 00000000 qsort@GLIBC_2.4 │ │ │ │ +000a5f14 0001e516 R_ARM_JUMP_SLOT 0000c729 fftw_imin │ │ │ │ +000a5f18 0000d816 R_ARM_JUMP_SLOT 0000e015 fftw_find_generator │ │ │ │ +000a5f1c 00019016 R_ARM_JUMP_SLOT 00039471 fftw_kr2r_register │ │ │ │ +000a5f20 00021f16 R_ARM_JUMP_SLOT 0009c0b1 fftw_plan_dft_c2r_2d │ │ │ │ +000a5f24 00011a16 R_ARM_JUMP_SLOT 0000e211 fftw_choose_radix │ │ │ │ +000a5f28 00006a16 R_ARM_JUMP_SLOT 0000e6f9 fftw_mkproblem_unsolvable │ │ │ │ +000a5f2c 00007b16 R_ARM_JUMP_SLOT 0000c361 fftw_cpy2d_tiledbuf │ │ │ │ +000a5f30 00026516 R_ARM_JUMP_SLOT 0000ba71 fftw_ialignment_of │ │ │ │ +000a5f34 00013c16 R_ARM_JUMP_SLOT 0009c3f5 fftw_plan_guru_split_dft_c2r │ │ │ │ +000a5f38 0000fb16 R_ARM_JUMP_SLOT 0000bb0d fftw_nbuf │ │ │ │ +000a5f3c 00026d16 R_ARM_JUMP_SLOT 0000f375 fftw_tensor_compress │ │ │ │ +000a5f40 00021416 R_ARM_JUMP_SLOT 0000c771 fftw_ops_other │ │ │ │ +000a5f44 0001f716 R_ARM_JUMP_SLOT 0003a0a5 fftw_rdft_kind_str │ │ │ │ +000a5f48 00004c16 R_ARM_JUMP_SLOT 0000e281 fftw_factors_into_small_primes │ │ │ │ +000a5f4c 0000d616 R_ARM_JUMP_SLOT 0009be19 fftw_mkprinter_str │ │ │ │ +000a5f50 00010116 R_ARM_JUMP_SLOT 0000c211 fftw_cpy2d_co │ │ │ │ +000a5f54 00014516 R_ARM_JUMP_SLOT 0000deb9 fftw_mkplan_f_d │ │ │ │ +000a5f58 00020616 R_ARM_JUMP_SLOT 0009c045 fftw_plan_dft_2d │ │ │ │ +000a5f5c 00008216 R_ARM_JUMP_SLOT 0000de95 fftw_mkplan_d │ │ │ │ +000a5f60 00012c16 R_ARM_JUMP_SLOT 00014611 fftw_kdft_register │ │ │ │ +000a5f64 00027216 R_ARM_JUMP_SLOT 0009bfed fftw_many_kosherp │ │ │ │ +000a5f68 00014c16 R_ARM_JUMP_SLOT 0000bc29 fftw_cpy1d │ │ │ │ +000a5f6c 0000f716 R_ARM_JUMP_SLOT 00010615 fftw_transpose │ │ │ │ +000a5f70 00013216 R_ARM_JUMP_SLOT 00099321 fftw_export_wisdom │ │ │ │ +000a5f74 00022616 R_ARM_JUMP_SLOT 0003603d fftw_mksolver_hc2hc │ │ │ │ +000a5f78 00001b16 R_ARM_JUMP_SLOT 00000000 abort@GLIBC_2.4 │ │ │ │ +000a5f7c 00024b16 R_ARM_JUMP_SLOT 0000ebad fftw_tensor_print │ │ │ │ +000a5f80 00022116 R_ARM_JUMP_SLOT 0000ee41 fftw_tensor_min_istride │ │ │ │ +000a5f84 00016616 R_ARM_JUMP_SLOT 000139c5 fftw_mksolver_dft_directbuf │ │ │ │ +000a5f88 00001e16 R_ARM_JUMP_SLOT 00013995 fftw_mksolver_dft_direct │ │ │ │ +000a5f8c 00012416 R_ARM_JUMP_SLOT 0009b8e5 fftw_flops │ │ │ │ +000a5f90 00022816 R_ARM_JUMP_SLOT 0000f0d9 fftw_tensor_copy_except │ │ │ │ +000a5f94 00026b16 R_ARM_JUMP_SLOT 0000eb15 fftw_tensor_md5 │ │ │ │ +000a5f98 0001d316 R_ARM_JUMP_SLOT 00010d2d fftw_twiddle_length │ │ │ │ +000a5f9c 0001e916 R_ARM_JUMP_SLOT 0000ead1 fftw_tensor_destroy │ │ │ │ +000a5fa0 00023916 R_ARM_JUMP_SLOT 0004076d fftw_rdft2_tensor_max_index │ │ │ │ +000a5fa4 00025f16 R_ARM_JUMP_SLOT 0003a341 fftw_mkproblem_rdft_d │ │ │ ├── readelf --wide --dynamic {} │ │ │ │ @@ -1,25 +1,25 @@ │ │ │ │ │ │ │ │ -Dynamic section at offset 0x9dac8 contains 28 entries: │ │ │ │ +Dynamic section at offset 0xa5ac8 contains 28 entries: │ │ │ │ Tag Type Name/Value │ │ │ │ 0x00000001 (NEEDED) Shared library: [libm.so.6] │ │ │ │ 0x00000001 (NEEDED) Shared library: [libc.so.6] │ │ │ │ 0x0000000e (SONAME) Library soname: [libfftw3.so.3] │ │ │ │ 0x0000000c (INIT) 0xad38 │ │ │ │ - 0x0000000d (FINI) 0x961b4 │ │ │ │ - 0x00000019 (INIT_ARRAY) 0x9aea0 │ │ │ │ + 0x0000000d (FINI) 0x9d8f4 │ │ │ │ + 0x00000019 (INIT_ARRAY) 0xa1ea0 │ │ │ │ 0x0000001b (INIT_ARRAYSZ) 4 (bytes) │ │ │ │ - 0x0000001a (FINI_ARRAY) 0x9aea4 │ │ │ │ + 0x0000001a (FINI_ARRAY) 0xa1ea4 │ │ │ │ 0x0000001c (FINI_ARRAYSZ) 4 (bytes) │ │ │ │ 0x6ffffef5 (GNU_HASH) 0x118 │ │ │ │ 0x00000005 (STRTAB) 0x3e80 │ │ │ │ 0x00000006 (SYMTAB) 0x1530 │ │ │ │ 0x0000000a (STRSZ) 13493 (bytes) │ │ │ │ 0x0000000b (SYMENT) 16 (bytes) │ │ │ │ - 0x00000003 (PLTGOT) 0x9ebc8 │ │ │ │ + 0x00000003 (PLTGOT) 0xa5bc8 │ │ │ │ 0x00000002 (PLTRELSZ) 1960 (bytes) │ │ │ │ 0x00000014 (PLTREL) REL │ │ │ │ 0x00000017 (JMPREL) 0xa590 │ │ │ │ 0x00000011 (REL) 0x78c0 │ │ │ │ 0x00000012 (RELSZ) 11472 (bytes) │ │ │ │ 0x00000013 (RELENT) 8 (bytes) │ │ │ │ 0x0000001e (FLAGS) BIND_NOW │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,4 +1,4 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 5c29c71aa2488416e1a0b64dd7e4dbf82148c8a2 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 5a720d3be778f606dbe0163b1179b9d0d91c39fe │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -640,91 +640,45 @@ │ │ │ │ libm.so.6 │ │ │ │ libc.so.6 │ │ │ │ libfftw3.so.3 │ │ │ │ GLIBC_2.29 │ │ │ │ GLIBC_2.4 │ │ │ │ GLIBC_2.34 │ │ │ │ H KxD J{D │ │ │ │ -F5N\F5O}D~D │ │ │ │ -{1>HzDxD │ │ │ │ -_q:HzDxD │ │ │ │ +SFJF1F F │ │ │ │ +{1EHzDxD │ │ │ │ +_q@HzDxD │ │ │ │ +h9F(F[h │ │ │ │ -"h)F8` FR │ │ │ │ - F;F2F)F │ │ │ │ +"h)F8` F │ │ │ │ +;F F2F)F │ │ │ │ CF:F0F)F │ │ │ │ - |#F2F1F │ │ │ │ KFBF8F1F │ │ │ │ F/FBF(F1F │ │ │ │ -ZF#h FID │ │ │ │ -F!F3hZF0FFUF │ │ │ │ -0JX 0IzDyD │ │ │ │ -yJh yIzDyD │ │ │ │ -5Jh 5IzDyD │ │ │ │ -wJP wIzDyD │ │ │ │ -@JP @IzDyD │ │ │ │ -(JP (IzDyD │ │ │ │ -F:F!hCF │ │ │ │ -!hCF:F │ │ │ │ -[\@]@^@3 │ │ │ │ -;D@E@F@O │ │ │ │ -k]@^@_@! │ │ │ │ -EJh EIzDyD{ │ │ │ │ -5JzD5Ih yD{ │ │ │ │ -$JzD$I` yDz │ │ │ │ -!J!I` zD │ │ │ │ -!J!I` zD │ │ │ │ -CJzDCIh │ │ │ │ -"9FKE0FO │ │ │ │ -JF"F!F0F[ │ │ │ │ -"9FKE0FO │ │ │ │ +80!FRFHF^D │ │ │ │ +k*FQF8FDD │ │ │ │ +80!FRFHF^D │ │ │ │ +k*FQF8FDD │ │ │ │ +G I F#hyD │ │ │ │ +F&FTF!F` │ │ │ │ +SFVFbFeF │ │ │ │ +:F=F[F^F │ │ │ │ +F:F9F@Fu │ │ │ │ +F:F9F0Ft │ │ │ │ +F:F9F(Fs │ │ │ │ +JF"F!F0FO │ │ │ │ +BF"F!F(F │ │ │ │ fftw: %s:%d: assertion failed: %s │ │ │ │ planner.c │ │ │ │ SLVNDX(slot) == slvndx │ │ │ │ (fftw-3.3.10 fftw_wisdom #x%M #x%M #x%M #x%M │ │ │ │ (%*s %d #x%x #x%x #x%x #x%M #x%M #x%M #x%M) │ │ │ │ flags.l == l │ │ │ │ flags.u == u │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.plt {} │ │ │ │ @@ -4,1285 +4,1285 @@ │ │ │ │ Disassembly of section .plt: │ │ │ │ │ │ │ │ 0000ad44 : │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [pc, #4] @ ad54 │ │ │ │ add lr, pc, lr │ │ │ │ ldr pc, [lr, #8]! │ │ │ │ - andeq r3, r9, r4, ror lr │ │ │ │ + andeq sl, r9, r4, ror lr │ │ │ │ │ │ │ │ 0000ad58 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3700]! @ 0xe74 │ │ │ │ │ │ │ │ 0000ad64 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3688]! @ 0xe68 │ │ │ │ │ │ │ │ 0000ad74 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3680]! @ 0xe60 │ │ │ │ │ │ │ │ 0000ad80 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3672]! @ 0xe58 │ │ │ │ │ │ │ │ 0000ad8c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3664]! @ 0xe50 │ │ │ │ │ │ │ │ 0000ad98 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3656]! @ 0xe48 │ │ │ │ │ │ │ │ 0000ada4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3648]! @ 0xe40 │ │ │ │ │ │ │ │ 0000adb0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3640]! @ 0xe38 │ │ │ │ │ │ │ │ 0000adbc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3632]! @ 0xe30 │ │ │ │ │ │ │ │ 0000adc8 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3620]! @ 0xe24 │ │ │ │ │ │ │ │ 0000add8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3612]! @ 0xe1c │ │ │ │ │ │ │ │ 0000ade4 <__cxa_finalize@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3604]! @ 0xe14 │ │ │ │ │ │ │ │ 0000adf0 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3592]! @ 0xe08 │ │ │ │ │ │ │ │ 0000ae00 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3580]! @ 0xdfc │ │ │ │ │ │ │ │ 0000ae10 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3572]! @ 0xdf4 │ │ │ │ │ │ │ │ 0000ae1c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3564]! @ 0xdec │ │ │ │ │ │ │ │ 0000ae28 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3556]! @ 0xde4 │ │ │ │ │ │ │ │ 0000ae34 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3548]! @ 0xddc │ │ │ │ │ │ │ │ 0000ae40 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3536]! @ 0xdd0 │ │ │ │ │ │ │ │ 0000ae50 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3528]! @ 0xdc8 │ │ │ │ │ │ │ │ 0000ae5c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3520]! @ 0xdc0 │ │ │ │ │ │ │ │ 0000ae68 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3512]! @ 0xdb8 │ │ │ │ │ │ │ │ 0000ae74 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3504]! @ 0xdb0 │ │ │ │ │ │ │ │ 0000ae80 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3492]! @ 0xda4 │ │ │ │ │ │ │ │ 0000ae90 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3480]! @ 0xd98 │ │ │ │ │ │ │ │ 0000aea0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3472]! @ 0xd90 │ │ │ │ │ │ │ │ 0000aeac : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3460]! @ 0xd84 │ │ │ │ │ │ │ │ 0000aebc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3452]! @ 0xd7c │ │ │ │ │ │ │ │ 0000aec8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3444]! @ 0xd74 │ │ │ │ │ │ │ │ 0000aed4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3436]! @ 0xd6c │ │ │ │ │ │ │ │ 0000aee0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3428]! @ 0xd64 │ │ │ │ │ │ │ │ 0000aeec : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3420]! @ 0xd5c │ │ │ │ │ │ │ │ 0000aef8 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3408]! @ 0xd50 │ │ │ │ │ │ │ │ 0000af08 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3400]! @ 0xd48 │ │ │ │ │ │ │ │ 0000af14 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3392]! @ 0xd40 │ │ │ │ │ │ │ │ 0000af20 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3384]! @ 0xd38 │ │ │ │ │ │ │ │ 0000af2c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3376]! @ 0xd30 │ │ │ │ │ │ │ │ 0000af38 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3368]! @ 0xd28 │ │ │ │ │ │ │ │ 0000af44 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3356]! @ 0xd1c │ │ │ │ │ │ │ │ 0000af54 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3348]! @ 0xd14 │ │ │ │ │ │ │ │ 0000af60 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3340]! @ 0xd0c │ │ │ │ │ │ │ │ 0000af6c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3332]! @ 0xd04 │ │ │ │ │ │ │ │ 0000af78 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3324]! @ 0xcfc │ │ │ │ │ │ │ │ 0000af84 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3316]! @ 0xcf4 │ │ │ │ │ │ │ │ 0000af90 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3308]! @ 0xcec │ │ │ │ │ │ │ │ 0000af9c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3300]! @ 0xce4 │ │ │ │ │ │ │ │ 0000afa8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3292]! @ 0xcdc │ │ │ │ │ │ │ │ 0000afb4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3284]! @ 0xcd4 │ │ │ │ │ │ │ │ 0000afc0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3276]! @ 0xccc │ │ │ │ │ │ │ │ 0000afcc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3268]! @ 0xcc4 │ │ │ │ │ │ │ │ 0000afd8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3260]! @ 0xcbc │ │ │ │ │ │ │ │ 0000afe4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3252]! @ 0xcb4 │ │ │ │ │ │ │ │ 0000aff0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3244]! @ 0xcac │ │ │ │ │ │ │ │ 0000affc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3236]! @ 0xca4 │ │ │ │ │ │ │ │ 0000b008 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3228]! @ 0xc9c │ │ │ │ │ │ │ │ 0000b014 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3220]! @ 0xc94 │ │ │ │ │ │ │ │ 0000b020 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3212]! @ 0xc8c │ │ │ │ │ │ │ │ 0000b02c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3200]! @ 0xc80 │ │ │ │ │ │ │ │ 0000b03c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3192]! @ 0xc78 │ │ │ │ │ │ │ │ 0000b048 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3184]! @ 0xc70 │ │ │ │ │ │ │ │ 0000b054 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3176]! @ 0xc68 │ │ │ │ │ │ │ │ 0000b060 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3164]! @ 0xc5c │ │ │ │ │ │ │ │ 0000b070 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3152]! @ 0xc50 │ │ │ │ │ │ │ │ 0000b080 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3144]! @ 0xc48 │ │ │ │ │ │ │ │ 0000b08c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3132]! @ 0xc3c │ │ │ │ │ │ │ │ 0000b09c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3124]! @ 0xc34 │ │ │ │ │ │ │ │ 0000b0a8 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3112]! @ 0xc28 │ │ │ │ │ │ │ │ 0000b0b8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3104]! @ 0xc20 │ │ │ │ │ │ │ │ 0000b0c4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3096]! @ 0xc18 │ │ │ │ │ │ │ │ 0000b0d0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3088]! @ 0xc10 │ │ │ │ │ │ │ │ 0000b0dc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3080]! @ 0xc08 │ │ │ │ │ │ │ │ 0000b0e8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3072]! @ 0xc00 │ │ │ │ │ │ │ │ 0000b0f4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3064]! @ 0xbf8 │ │ │ │ │ │ │ │ 0000b100 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3056]! @ 0xbf0 │ │ │ │ │ │ │ │ 0000b10c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3044]! @ 0xbe4 │ │ │ │ │ │ │ │ 0000b11c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3036]! @ 0xbdc │ │ │ │ │ │ │ │ 0000b128 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3028]! @ 0xbd4 │ │ │ │ │ │ │ │ 0000b134 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3020]! @ 0xbcc │ │ │ │ │ │ │ │ 0000b140 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3012]! @ 0xbc4 │ │ │ │ │ │ │ │ 0000b14c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #3004]! @ 0xbbc │ │ │ │ │ │ │ │ 0000b158 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2996]! @ 0xbb4 │ │ │ │ │ │ │ │ 0000b164 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2988]! @ 0xbac │ │ │ │ │ │ │ │ 0000b170 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2980]! @ 0xba4 │ │ │ │ │ │ │ │ 0000b17c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2972]! @ 0xb9c │ │ │ │ │ │ │ │ 0000b188 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2964]! @ 0xb94 │ │ │ │ │ │ │ │ 0000b194 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2956]! @ 0xb8c │ │ │ │ │ │ │ │ 0000b1a0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2948]! @ 0xb84 │ │ │ │ │ │ │ │ 0000b1ac : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2940]! @ 0xb7c │ │ │ │ │ │ │ │ 0000b1b8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2932]! @ 0xb74 │ │ │ │ │ │ │ │ 0000b1c4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2924]! @ 0xb6c │ │ │ │ │ │ │ │ 0000b1d0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2916]! @ 0xb64 │ │ │ │ │ │ │ │ 0000b1dc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2908]! @ 0xb5c │ │ │ │ │ │ │ │ 0000b1e8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2900]! @ 0xb54 │ │ │ │ │ │ │ │ 0000b1f4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2892]! @ 0xb4c │ │ │ │ │ │ │ │ 0000b200 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2884]! @ 0xb44 │ │ │ │ │ │ │ │ 0000b20c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2872]! @ 0xb38 │ │ │ │ │ │ │ │ 0000b21c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2860]! @ 0xb2c │ │ │ │ │ │ │ │ 0000b22c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2852]! @ 0xb24 │ │ │ │ │ │ │ │ 0000b238 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2840]! @ 0xb18 │ │ │ │ │ │ │ │ 0000b248 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2832]! @ 0xb10 │ │ │ │ │ │ │ │ 0000b254 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2820]! @ 0xb04 │ │ │ │ │ │ │ │ 0000b264 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2812]! @ 0xafc │ │ │ │ │ │ │ │ 0000b270 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2804]! @ 0xaf4 │ │ │ │ │ │ │ │ 0000b27c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2796]! @ 0xaec │ │ │ │ │ │ │ │ 0000b288 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2788]! @ 0xae4 │ │ │ │ │ │ │ │ 0000b294 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2776]! @ 0xad8 │ │ │ │ │ │ │ │ 0000b2a4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2768]! @ 0xad0 │ │ │ │ │ │ │ │ 0000b2b0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2760]! @ 0xac8 │ │ │ │ │ │ │ │ 0000b2bc : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2748]! @ 0xabc │ │ │ │ │ │ │ │ 0000b2cc : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2736]! @ 0xab0 │ │ │ │ │ │ │ │ 0000b2dc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2728]! @ 0xaa8 │ │ │ │ │ │ │ │ 0000b2e8 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2716]! @ 0xa9c │ │ │ │ │ │ │ │ 0000b2f8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2708]! @ 0xa94 │ │ │ │ │ │ │ │ 0000b304 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2700]! @ 0xa8c │ │ │ │ │ │ │ │ 0000b310 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2692]! @ 0xa84 │ │ │ │ │ │ │ │ 0000b31c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2684]! @ 0xa7c │ │ │ │ │ │ │ │ 0000b328 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2676]! @ 0xa74 │ │ │ │ │ │ │ │ 0000b334 <__gmon_start__@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2668]! @ 0xa6c │ │ │ │ │ │ │ │ 0000b340 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2660]! @ 0xa64 │ │ │ │ │ │ │ │ 0000b34c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2652]! @ 0xa5c │ │ │ │ │ │ │ │ 0000b358 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2644]! @ 0xa54 │ │ │ │ │ │ │ │ 0000b364 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2632]! @ 0xa48 │ │ │ │ │ │ │ │ 0000b374 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2624]! @ 0xa40 │ │ │ │ │ │ │ │ 0000b380 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2616]! @ 0xa38 │ │ │ │ │ │ │ │ 0000b38c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2604]! @ 0xa2c │ │ │ │ │ │ │ │ 0000b39c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2596]! @ 0xa24 │ │ │ │ │ │ │ │ 0000b3a8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2588]! @ 0xa1c │ │ │ │ │ │ │ │ 0000b3b4 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2576]! @ 0xa10 │ │ │ │ │ │ │ │ 0000b3c4 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2564]! @ 0xa04 │ │ │ │ │ │ │ │ 0000b3d4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2556]! @ 0x9fc │ │ │ │ │ │ │ │ 0000b3e0 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2544]! @ 0x9f0 │ │ │ │ │ │ │ │ 0000b3f0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2536]! @ 0x9e8 │ │ │ │ │ │ │ │ 0000b3fc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2528]! @ 0x9e0 │ │ │ │ │ │ │ │ 0000b408 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2520]! @ 0x9d8 │ │ │ │ │ │ │ │ 0000b414 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2512]! @ 0x9d0 │ │ │ │ │ │ │ │ 0000b420 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2504]! @ 0x9c8 │ │ │ │ │ │ │ │ 0000b42c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2496]! @ 0x9c0 │ │ │ │ │ │ │ │ 0000b438 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2488]! @ 0x9b8 │ │ │ │ │ │ │ │ 0000b444 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2480]! @ 0x9b0 │ │ │ │ │ │ │ │ 0000b450 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2472]! @ 0x9a8 │ │ │ │ │ │ │ │ 0000b45c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2460]! @ 0x99c │ │ │ │ │ │ │ │ 0000b46c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2452]! @ 0x994 │ │ │ │ │ │ │ │ 0000b478 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2444]! @ 0x98c │ │ │ │ │ │ │ │ 0000b484 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2436]! @ 0x984 │ │ │ │ │ │ │ │ 0000b490 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2428]! @ 0x97c │ │ │ │ │ │ │ │ 0000b49c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2416]! @ 0x970 │ │ │ │ │ │ │ │ 0000b4ac : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2404]! @ 0x964 │ │ │ │ │ │ │ │ 0000b4bc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2396]! @ 0x95c │ │ │ │ │ │ │ │ 0000b4c8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2388]! @ 0x954 │ │ │ │ │ │ │ │ 0000b4d4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2380]! @ 0x94c │ │ │ │ │ │ │ │ 0000b4e0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2372]! @ 0x944 │ │ │ │ │ │ │ │ 0000b4ec : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2364]! @ 0x93c │ │ │ │ │ │ │ │ 0000b4f8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2356]! @ 0x934 │ │ │ │ │ │ │ │ 0000b504 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2344]! @ 0x928 │ │ │ │ │ │ │ │ 0000b514 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2336]! @ 0x920 │ │ │ │ │ │ │ │ 0000b520 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2328]! @ 0x918 │ │ │ │ │ │ │ │ 0000b52c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2320]! @ 0x910 │ │ │ │ │ │ │ │ 0000b538 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2312]! @ 0x908 │ │ │ │ │ │ │ │ 0000b544 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2304]! @ 0x900 │ │ │ │ │ │ │ │ 0000b550 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2292]! @ 0x8f4 │ │ │ │ │ │ │ │ 0000b560 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2280]! @ 0x8e8 │ │ │ │ │ │ │ │ 0000b570 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2272]! @ 0x8e0 │ │ │ │ │ │ │ │ 0000b57c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2264]! @ 0x8d8 │ │ │ │ │ │ │ │ 0000b588 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2256]! @ 0x8d0 │ │ │ │ │ │ │ │ 0000b594 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2244]! @ 0x8c4 │ │ │ │ │ │ │ │ 0000b5a4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2236]! @ 0x8bc │ │ │ │ │ │ │ │ 0000b5b0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2228]! @ 0x8b4 │ │ │ │ │ │ │ │ 0000b5bc : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2216]! @ 0x8a8 │ │ │ │ │ │ │ │ 0000b5cc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2208]! @ 0x8a0 │ │ │ │ │ │ │ │ 0000b5d8 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2196]! @ 0x894 │ │ │ │ │ │ │ │ 0000b5e8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2188]! @ 0x88c │ │ │ │ │ │ │ │ 0000b5f4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2180]! @ 0x884 │ │ │ │ │ │ │ │ 0000b600 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2172]! @ 0x87c │ │ │ │ │ │ │ │ 0000b60c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2164]! @ 0x874 │ │ │ │ │ │ │ │ 0000b618 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2156]! @ 0x86c │ │ │ │ │ │ │ │ 0000b624 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2148]! @ 0x864 │ │ │ │ │ │ │ │ 0000b630 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2140]! @ 0x85c │ │ │ │ │ │ │ │ 0000b63c <__fprintf_chk@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2132]! @ 0x854 │ │ │ │ │ │ │ │ 0000b648 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2124]! @ 0x84c │ │ │ │ │ │ │ │ 0000b654 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2116]! @ 0x844 │ │ │ │ │ │ │ │ 0000b660 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2108]! @ 0x83c │ │ │ │ │ │ │ │ 0000b66c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2096]! @ 0x830 │ │ │ │ │ │ │ │ 0000b67c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2084]! @ 0x824 │ │ │ │ │ │ │ │ 0000b68c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2072]! @ 0x818 │ │ │ │ │ │ │ │ 0000b69c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2064]! @ 0x810 │ │ │ │ │ │ │ │ 0000b6a8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2056]! @ 0x808 │ │ │ │ │ │ │ │ 0000b6b4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2048]! @ 0x800 │ │ │ │ │ │ │ │ 0000b6c0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2040]! @ 0x7f8 │ │ │ │ │ │ │ │ 0000b6cc : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2028]! @ 0x7ec │ │ │ │ │ │ │ │ 0000b6dc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2020]! @ 0x7e4 │ │ │ │ │ │ │ │ 0000b6e8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2012]! @ 0x7dc │ │ │ │ │ │ │ │ 0000b6f4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #2004]! @ 0x7d4 │ │ │ │ │ │ │ │ 0000b700 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1996]! @ 0x7cc │ │ │ │ │ │ │ │ 0000b70c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1988]! @ 0x7c4 │ │ │ │ │ │ │ │ 0000b718 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1980]! @ 0x7bc │ │ │ │ │ │ │ │ 0000b724 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1972]! @ 0x7b4 │ │ │ │ │ │ │ │ 0000b730 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1964]! @ 0x7ac │ │ │ │ │ │ │ │ 0000b73c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1956]! @ 0x7a4 │ │ │ │ │ │ │ │ 0000b748 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1948]! @ 0x79c │ │ │ │ │ │ │ │ 0000b754 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1940]! @ 0x794 │ │ │ │ │ │ │ │ 0000b760 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1928]! @ 0x788 │ │ │ │ │ │ │ │ 0000b770 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1920]! @ 0x780 │ │ │ │ │ │ │ │ 0000b77c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1908]! @ 0x774 │ │ │ │ │ │ │ │ 0000b78c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1900]! @ 0x76c │ │ │ │ │ │ │ │ 0000b798 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1892]! @ 0x764 │ │ │ │ │ │ │ │ 0000b7a4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1884]! @ 0x75c │ │ │ │ │ │ │ │ 0000b7b0 <__gettimeofday64@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1876]! @ 0x754 │ │ │ │ │ │ │ │ 0000b7bc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1868]! @ 0x74c │ │ │ │ │ │ │ │ 0000b7c8 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1856]! @ 0x740 │ │ │ │ │ │ │ │ 0000b7d8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1848]! @ 0x738 │ │ │ │ │ │ │ │ 0000b7e4 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1836]! @ 0x72c │ │ │ │ │ │ │ │ 0000b7f4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1828]! @ 0x724 │ │ │ │ │ │ │ │ 0000b800 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1820]! @ 0x71c │ │ │ │ │ │ │ │ 0000b80c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1808]! @ 0x710 │ │ │ │ │ │ │ │ 0000b81c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1800]! @ 0x708 │ │ │ │ │ │ │ │ 0000b828 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1788]! @ 0x6fc │ │ │ │ │ │ │ │ 0000b838 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1780]! @ 0x6f4 │ │ │ │ │ │ │ │ 0000b844 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1772]! @ 0x6ec │ │ │ │ │ │ │ │ 0000b850 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1764]! @ 0x6e4 │ │ │ │ │ │ │ │ 0000b85c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1756]! @ 0x6dc │ │ │ │ │ │ │ │ 0000b868 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1748]! @ 0x6d4 │ │ │ │ │ │ │ │ 0000b874 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1740]! @ 0x6cc │ │ │ │ │ │ │ │ 0000b880 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1732]! @ 0x6c4 │ │ │ │ │ │ │ │ 0000b88c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1724]! @ 0x6bc │ │ │ │ │ │ │ │ 0000b898 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1716]! @ 0x6b4 │ │ │ │ │ │ │ │ 0000b8a4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1708]! @ 0x6ac │ │ │ │ │ │ │ │ 0000b8b0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1700]! @ 0x6a4 │ │ │ │ │ │ │ │ 0000b8bc : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1688]! @ 0x698 │ │ │ │ │ │ │ │ 0000b8cc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1680]! @ 0x690 │ │ │ │ │ │ │ │ 0000b8d8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1672]! @ 0x688 │ │ │ │ │ │ │ │ 0000b8e4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1664]! @ 0x680 │ │ │ │ │ │ │ │ 0000b8f0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1656]! @ 0x678 │ │ │ │ │ │ │ │ 0000b8fc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1648]! @ 0x670 │ │ │ │ │ │ │ │ 0000b908 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1640]! @ 0x668 │ │ │ │ │ │ │ │ 0000b914 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1632]! @ 0x660 │ │ │ │ │ │ │ │ 0000b920 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1624]! @ 0x658 │ │ │ │ │ │ │ │ 0000b92c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1616]! @ 0x650 │ │ │ │ │ │ │ │ 0000b938 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1608]! @ 0x648 │ │ │ │ │ │ │ │ 0000b944 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1596]! @ 0x63c │ │ │ │ │ │ │ │ 0000b954 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1588]! @ 0x634 │ │ │ │ │ │ │ │ 0000b960 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1576]! @ 0x628 │ │ │ │ │ │ │ │ 0000b970 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1568]! @ 0x620 │ │ │ │ │ │ │ │ 0000b97c : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1556]! @ 0x614 │ │ │ │ │ │ │ │ 0000b98c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1548]! @ 0x60c │ │ │ │ │ │ │ │ 0000b998 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #602112 @ 0x93000 │ │ │ │ + add ip, ip, #630784 @ 0x9a000 │ │ │ │ ldr pc, [ip, #1540]! @ 0x604 │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -7,1165 +7,1279 @@ │ │ │ │ ldr r3, [pc, #20] @ b9c4 │ │ │ │ ldr r2, [pc, #20] @ b9c8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ cmp r2, #0 │ │ │ │ bxeq lr │ │ │ │ b b334 <__gmon_start__@plt> │ │ │ │ - andeq r3, r9, r0, lsl r2 │ │ │ │ + andeq sl, r9, r0, lsl r2 │ │ │ │ andeq r0, r0, r8, lsl #8 │ │ │ │ - blmi 1dd9ec │ │ │ │ + blmi 1dd9ec │ │ │ │ ldrbtmi r4, [r8], #-2567 @ 0xfffff5f9 │ │ │ │ ldrbtmi r4, [sl], #-1147 @ 0xfffffb85 │ │ │ │ andle r4, r3, r3, lsl #5 │ │ │ │ ldmpl r3, {r0, r2, r8, r9, fp, lr}^ │ │ │ │ ldrmi fp, [r8, -r3, lsl #2] │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq r3, r9, r2, lsr r6 │ │ │ │ - andeq r3, r9, r0, lsr r6 │ │ │ │ - andeq r3, r9, lr, ror #3 │ │ │ │ + andeq sl, r9, r2, lsr r6 │ │ │ │ + andeq sl, r9, r0, lsr r6 │ │ │ │ + andeq sl, r9, lr, ror #3 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - blmi 25da20 │ │ │ │ - bmi 25cbe4 │ │ │ │ - bne 6dcbf4 │ │ │ │ + blmi 25da20 │ │ │ │ + bmi 25cbe4 │ │ │ │ + bne 6dcbf4 │ │ │ │ svceq 0x00d9447a │ │ │ │ @ instruction: 0x01a3eb01 │ │ │ │ andle r1, r3, r9, asr #32 │ │ │ │ ldmpl r3, {r0, r2, r8, r9, fp, lr}^ │ │ │ │ ldrmi fp, [r8, -r3, lsl #2] │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq r3, r9, r8, lsl #12 │ │ │ │ - andeq r3, r9, r4, lsl #12 │ │ │ │ - andeq r3, r9, r0, asr #3 │ │ │ │ + andeq sl, r9, r8, lsl #12 │ │ │ │ + andeq sl, r9, r4, lsl #12 │ │ │ │ + andeq sl, r9, r0, asr #3 │ │ │ │ andeq r0, r0, r8, lsr #8 │ │ │ │ - blmi 2b8e54 │ │ │ │ + blmi 2b8e54 │ │ │ │ ldrbtmi r4, [fp], #-2570 @ 0xfffff5f6 │ │ │ │ ldmdavc fp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - blmi 279fec │ │ │ │ + blmi 279fec │ │ │ │ ldrdlt r5, [r3, -r3]! │ │ │ │ ldrbtmi r4, [fp], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ @ instruction: 0xf7ffe9ce │ │ │ │ - blmi 1cb950 │ │ │ │ + blmi 1cb950 │ │ │ │ ldrbtmi r2, [fp], #-513 @ 0xfffffdff │ │ │ │ stclt 0, cr7, [r8, #-104] @ 0xffffff98 │ │ │ │ - ldrdeq r3, [r9], -r2 │ │ │ │ + ldrdeq sl, [r9], -r2 │ │ │ │ muleq r9, r0, r1 │ │ │ │ andeq r0, r0, ip, ror #7 │ │ │ │ - @ instruction: 0x000935ba │ │ │ │ - @ instruction: 0x000935b2 │ │ │ │ + @ instruction: 0x0009a5ba │ │ │ │ + @ instruction: 0x0009a5b2 │ │ │ │ svclt 0x0000e7c4 │ │ │ │ │ │ │ │ 0000ba70 : │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000ba74 : │ │ │ │ +0000ba78 : │ │ │ │ cmp r0, #1 │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ it cc │ │ │ │ movcc r0, #1 │ │ │ │ blx adcc │ │ │ │ mov r4, r0 │ │ │ │ - cbz r0, ba88 │ │ │ │ + cbz r0, ba8e │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r2, [pc, #16] @ (ba9c ) │ │ │ │ - movs r1, #29 │ │ │ │ - ldr r0, [pc, #16] @ (baa0 ) │ │ │ │ + ldr r2, [pc, #20] @ (baa4 ) │ │ │ │ + mov.w r1, #29 │ │ │ │ + ldr r0, [pc, #16] @ (baa8 ) │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ blx b0e8 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - add r7, pc, #744 @ (adr r7, bd88 ) │ │ │ │ - movs r0, r1 │ │ │ │ - add r7, pc, #768 @ (adr r7, bda4 ) │ │ │ │ - movs r0, r1 │ │ │ │ + subs r2, r6, #3 │ │ │ │ + movs r1, r1 │ │ │ │ + subs r0, r7, #3 │ │ │ │ + movs r1, r1 │ │ │ │ │ │ │ │ -0000baa4 : │ │ │ │ +0000baac : │ │ │ │ b.w b68c │ │ │ │ │ │ │ │ -0000baa8 : │ │ │ │ - cbz r0, baae │ │ │ │ +0000bab0 : │ │ │ │ + cbz r0, bab6 │ │ │ │ b.w b5bc │ │ │ │ bx lr │ │ │ │ │ │ │ │ -0000bab0 : │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ - mov r6, r0 │ │ │ │ - ldr r7, [pc, #44] @ (bae4 ) │ │ │ │ - ldr r3, [pc, #48] @ (bae8 ) │ │ │ │ +0000bab8 : │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + mov r4, r2 │ │ │ │ + ldr r3, [pc, #56] @ (baf8 ) │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + ldr r7, [pc, #52] @ (bafc ) │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ sub sp, #12 │ │ │ │ - add r7, pc │ │ │ │ + mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ - mov r4, r2 │ │ │ │ + add r7, pc │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r0, [r3, #0] │ │ │ │ blx ae44 │ │ │ │ - ldr r3, [pc, #32] @ (baec ) │ │ │ │ - ldr r2, [pc, #36] @ (baf0 ) │ │ │ │ - movs r1, #1 │ │ │ │ - add r2, pc │ │ │ │ + ldr r3, [pc, #36] @ (bb00 ) │ │ │ │ + mov.w r1, #1 │ │ │ │ + ldr r2, [pc, #32] @ (bb04 ) │ │ │ │ ldr r3, [r7, r3] │ │ │ │ + add r2, pc │ │ │ │ ldr r0, [r3, #0] │ │ │ │ mov r3, r4 │ │ │ │ strd r5, r6, [sp] │ │ │ │ blx b63c <__fprintf_chk@plt> │ │ │ │ blx b908 │ │ │ │ nop │ │ │ │ - adds r1, #10 │ │ │ │ - movs r1, r1 │ │ │ │ lsls r4, r2, #16 │ │ │ │ movs r0, r0 │ │ │ │ + add r0, pc, #976 @ (adr r0, bed0 ) │ │ │ │ + movs r1, r1 │ │ │ │ lsls r4, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, pc, #536 @ (adr r7, bd0c ) │ │ │ │ - movs r0, r1 │ │ │ │ + subs r0, r6, #2 │ │ │ │ + movs r1, r1 │ │ │ │ │ │ │ │ -0000baf4 : │ │ │ │ +0000bb08 : │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0000baf8 : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ +0000bb0c : │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ subs r4, r2, #0 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ mov r5, r1 │ │ │ │ mov r1, r0 │ │ │ │ mov.w r0, #32768 @ 0x8000 │ │ │ │ it eq │ │ │ │ moveq.w r4, #256 @ 0x100 │ │ │ │ - bl 95b80 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ + bl 9d2c0 │ │ │ │ mov r1, r0 │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ blx ae94 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b7cc │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx b7cc │ │ │ │ - adds r1, r0, #3 │ │ │ │ + add.w r1, r0, #3 │ │ │ │ + mov r7, r0 │ │ │ │ ands.w r1, r1, r0, asr #32 │ │ │ │ it cc │ │ │ │ movcc r1, r0 │ │ │ │ - mov r7, r0 │ │ │ │ - movs r0, #1 │ │ │ │ - asrs r1, r1, #2 │ │ │ │ + mov.w r0, #1 │ │ │ │ + mov.w r1, r1, asr #2 │ │ │ │ blx ae94 │ │ │ │ cmp r7, r0 │ │ │ │ - blt.n bb58 │ │ │ │ + blt.n bb80 │ │ │ │ mov r6, r0 │ │ │ │ mov r4, r7 │ │ │ │ - b.n bb4a │ │ │ │ - subs r4, #1 │ │ │ │ + b.n bb72 │ │ │ │ + add.w r4, r4, #4294967295 @ 0xffffffff │ │ │ │ cmp r6, r4 │ │ │ │ - bgt.n bb58 │ │ │ │ + bgt.n bb80 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n bb44 │ │ │ │ + bne.n bb6a │ │ │ │ mov r7, r4 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ mov r0, r7 │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000bb5c : │ │ │ │ - push {r4, lr} │ │ │ │ +0000bb90 : │ │ │ │ cmp r1, #1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ - beq.n bb70 │ │ │ │ - movs r1, #8 │ │ │ │ + beq.n bba8 │ │ │ │ + mov.w r1, #8 │ │ │ │ rsb r0, r0, #6 │ │ │ │ blx b164 │ │ │ │ add r4, r0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ │ │ │ │ -0000bb74 : │ │ │ │ +0000bbac : │ │ │ │ cmp.w r0, #32768 @ 0x8000 │ │ │ │ ite le │ │ │ │ movle r0, #0 │ │ │ │ movgt r0, #1 │ │ │ │ bx lr │ │ │ │ │ │ │ │ -0000bb80 : │ │ │ │ - cbz r2, bbc6 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ +0000bbb8 : │ │ │ │ + cbz r2, bc20 │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + mov.w r5, #0 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r7, r0 │ │ │ │ + sub.w r6, r3, #4 │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ mov r8, r1 │ │ │ │ mov r9, r2 │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ add.w sl, r3, r2, lsl #2 │ │ │ │ - subs r6, r3, #4 │ │ │ │ - movs r5, #0 │ │ │ │ - b.n bb9c │ │ │ │ - adds r5, #1 │ │ │ │ + b.n bbe6 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ cmp r9, r5 │ │ │ │ - beq.n bbc0 │ │ │ │ + beq.n bc1a │ │ │ │ ldr.w r2, [r6, #4]! │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ blx b844 │ │ │ │ ldr.w r2, [sl] │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ blx b844 │ │ │ │ cmp r4, r0 │ │ │ │ - bne.n bb96 │ │ │ │ - movs r0, #1 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - movs r0, #0 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - movs r0, #0 │ │ │ │ + bne.n bbde │ │ │ │ + mov.w r0, #1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + mov.w r0, #0 │ │ │ │ + b.n bc08 │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0000bbcc : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ +0000bc28 : │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r5, r4, [sp, #28] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ cmp r4, #2 │ │ │ │ - beq.n bc1a │ │ │ │ + beq.n bc94 │ │ │ │ cmp r4, #4 │ │ │ │ - beq.n bc30 │ │ │ │ + beq.n bcae │ │ │ │ cmp r4, #1 │ │ │ │ - beq.n bc9e │ │ │ │ + beq.n bd1c │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n bc16 │ │ │ │ + ble.n bc82 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n bc16 │ │ │ │ - movs r6, #0 │ │ │ │ + ble.n bc82 │ │ │ │ + mov.w r6, #0 │ │ │ │ mov.w r8, r3, lsl #3 │ │ │ │ add.w r4, r0, r4, lsl #3 │ │ │ │ mov r9, r6 │ │ │ │ mov r7, r6 │ │ │ │ add.w ip, r0, r9, lsl #3 │ │ │ │ add.w lr, r1, r6, lsl #3 │ │ │ │ vldmia ip!, {d7} │ │ │ │ cmp ip, r4 │ │ │ │ vstmia lr!, {d7} │ │ │ │ - bne.n bbfe │ │ │ │ - adds r7, #1 │ │ │ │ + bne.n bc68 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ add r9, r3 │ │ │ │ + cmp r2, r7 │ │ │ │ add r6, r5 │ │ │ │ add r4, r8 │ │ │ │ - cmp r2, r7 │ │ │ │ - bne.n bbf6 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + bne.n bc60 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ lsls r4, r2, #31 │ │ │ │ - bmi.n bc76 │ │ │ │ + bmi.n bcf6 │ │ │ │ cmp r5, #2 │ │ │ │ it eq │ │ │ │ cmpeq r3, #2 │ │ │ │ - bne.n bc76 │ │ │ │ + bne.n bcf6 │ │ │ │ add.w r2, r2, r2, lsr #31 │ │ │ │ - movs r5, #4 │ │ │ │ + mov.w r5, #4 │ │ │ │ mov r3, r5 │ │ │ │ - asrs r2, r2, #1 │ │ │ │ + mov.w r2, r2, asr #1 │ │ │ │ cmp r2, #0 │ │ │ │ itt gt │ │ │ │ lslgt r3, r3, #3 │ │ │ │ movgt.w ip, r5, lsl #3 │ │ │ │ - ble.n bc16 │ │ │ │ + ble.n bc82 │ │ │ │ vldr d7, [r0] │ │ │ │ subs r2, #1 │ │ │ │ ldrd r8, r9, [r0, #8] │ │ │ │ ldrd r6, r7, [r0, #16] │ │ │ │ ldrd r4, r5, [r0, #24] │ │ │ │ - strd r4, r5, [r1, #24] │ │ │ │ - strd r8, r9, [r1, #8] │ │ │ │ add r0, r3 │ │ │ │ - strd r6, r7, [r1, #16] │ │ │ │ vstr d7, [r1] │ │ │ │ + strd r8, r9, [r1, #8] │ │ │ │ + strd r6, r7, [r1, #16] │ │ │ │ + strd r4, r5, [r1, #24] │ │ │ │ add r1, ip │ │ │ │ - bne.n bc3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + bne.n bcba │ │ │ │ + b.n bc82 │ │ │ │ add.w r3, r2, r2, lsr #31 │ │ │ │ - asrs r2, r3, #1 │ │ │ │ lsls r5, r3, #30 │ │ │ │ - bpl.n bc26 │ │ │ │ - movs r5, #2 │ │ │ │ + mov.w r2, r3, asr #1 │ │ │ │ + bpl.n bca0 │ │ │ │ + mov.w r5, #2 │ │ │ │ mov r3, r5 │ │ │ │ cmp r2, #0 │ │ │ │ itt gt │ │ │ │ lslgt r3, r3, #3 │ │ │ │ movgt.w ip, r5, lsl #3 │ │ │ │ - ble.n bc16 │ │ │ │ + ble.n bc82 │ │ │ │ ldrd r6, r7, [r0] │ │ │ │ subs r2, #1 │ │ │ │ ldrd r4, r5, [r0, #8] │ │ │ │ - strd r4, r5, [r1, #8] │ │ │ │ - strd r6, r7, [r1] │ │ │ │ add r0, r3 │ │ │ │ + strd r6, r7, [r1] │ │ │ │ + strd r4, r5, [r1, #8] │ │ │ │ add r1, ip │ │ │ │ - bne.n bc82 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + bne.n bd02 │ │ │ │ + b.n bc82 │ │ │ │ lsls r6, r2, #31 │ │ │ │ - bpl.n bcbe │ │ │ │ + bpl.n bd3a │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n bc16 │ │ │ │ + ble.n bc82 │ │ │ │ cmp r3, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ - bne.n bcca │ │ │ │ + bne.n bd46 │ │ │ │ ldrd r4, r5, [r0], #8 │ │ │ │ subs r2, #1 │ │ │ │ strd r4, r5, [r1], #8 │ │ │ │ - bne.n bcae │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + bne.n bd2c │ │ │ │ + b.n bc82 │ │ │ │ cmp r5, #1 │ │ │ │ it eq │ │ │ │ cmpeq r3, #1 │ │ │ │ - beq.n bc68 │ │ │ │ + beq.n bce4 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n bc16 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - lsls r6, r5, #3 │ │ │ │ + ble.n bc82 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ ldrd r4, r5, [r0] │ │ │ │ - strd r4, r5, [r1] │ │ │ │ + subs r2, #1 │ │ │ │ add r0, r3 │ │ │ │ + strd r4, r5, [r1] │ │ │ │ add r1, r6 │ │ │ │ - subs r2, #1 │ │ │ │ - bne.n bcce │ │ │ │ - b.n bc16 │ │ │ │ + bne.n bd4e │ │ │ │ + b.n bc82 │ │ │ │ │ │ │ │ -0000bce0 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ +0000bd60 : │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #12 │ │ │ │ - ldr.w sl, [sp, #60] @ 0x3c │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ + ldr.w sl, [sp, #60] @ 0x3c │ │ │ │ cmp.w sl, #0 │ │ │ │ - ble.n bd54 │ │ │ │ + ble.n bde8 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.n bd54 │ │ │ │ + ble.n bde8 │ │ │ │ mov r8, r2 │ │ │ │ mov r9, r3 │ │ │ │ ldrd r3, r2, [sp, #52] @ 0x34 │ │ │ │ mov r6, r0 │ │ │ │ cmp r2, #1 │ │ │ │ it eq │ │ │ │ cmpeq r3, #1 │ │ │ │ ite ne │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ - bne.n bd5a │ │ │ │ + bne.n be00 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ add.w r1, r6, r1, lsl #3 │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r0 │ │ │ │ mov.w fp, r3, lsl #3 │ │ │ │ mov.w ip, r5, lsl #3 │ │ │ │ - lsls r2, r0, #3 │ │ │ │ + mov.w r2, r0, lsl #3 │ │ │ │ add.w r3, r6, ip │ │ │ │ - add.w lr, r8, r2 │ │ │ │ add ip, r7 │ │ │ │ + add.w lr, r8, r2 │ │ │ │ add r2, r9 │ │ │ │ vldmia r3!, {d6} │ │ │ │ vldmia ip!, {d7} │ │ │ │ cmp r3, r1 │ │ │ │ vstmia lr!, {d6} │ │ │ │ vstmia r2!, {d7} │ │ │ │ - bne.n bd30 │ │ │ │ + bne.n bdc2 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add r1, fp │ │ │ │ cmp sl, r4 │ │ │ │ add r5, r3 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ add r0, r3 │ │ │ │ - bne.n bd1e │ │ │ │ + bne.n bdae │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov.w lr, r3, lsl #3 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ mov.w fp, #0 │ │ │ │ - str r6, [sp, #0] │ │ │ │ - str r7, [sp, #4] │ │ │ │ + strd r6, r7, [sp] │ │ │ │ mov r6, fp │ │ │ │ - mov.w ip, r3, lsl #3 │ │ │ │ mov r7, fp │ │ │ │ + mov.w ip, r3, lsl #3 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ - lsls r2, r7, #3 │ │ │ │ - movs r0, #0 │ │ │ │ - adds r5, r3, r2 │ │ │ │ + mov.w r2, r7, lsl #3 │ │ │ │ + mov.w r0, #0 │ │ │ │ + add.w r5, r3, r2 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ add r2, r3 │ │ │ │ mov.w r3, fp, lsl #3 │ │ │ │ add.w r4, r8, r3 │ │ │ │ add r3, r9 │ │ │ │ - vldr d6, [r5] │ │ │ │ - adds r0, #1 │ │ │ │ vldr d7, [r2] │ │ │ │ - add r5, lr │ │ │ │ + add.w r0, r0, #1 │ │ │ │ add r2, lr │ │ │ │ cmp r1, r0 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add r5, lr │ │ │ │ vstr d6, [r4] │ │ │ │ add r4, ip │ │ │ │ vstr d7, [r3] │ │ │ │ add r3, ip │ │ │ │ - bne.n bd86 │ │ │ │ + bne.n be32 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ - adds r6, #1 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ cmp sl, r6 │ │ │ │ add r7, r3 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ add fp, r3 │ │ │ │ - bne.n bd70 │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.n be16 │ │ │ │ + b.n bde8 │ │ │ │ │ │ │ │ -0000bdb8 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +0000be64 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ subs r4, r2, #0 │ │ │ │ - ble.n be02 │ │ │ │ - mov r5, r1 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + ble.n beca │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n bde8 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - adds r3, r0, r4 │ │ │ │ - adds r2, r1, r4 │ │ │ │ + mov r5, r1 │ │ │ │ + bne.n beaa │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r3, r0, r4 │ │ │ │ + add.w r2, r1, r4 │ │ │ │ cmp r0, r2 │ │ │ │ it cc │ │ │ │ cmpcc r1, r3 │ │ │ │ - bcc.n be04 │ │ │ │ + bcc.n bed2 │ │ │ │ mov r2, r4 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b554 │ │ │ │ mov r2, r4 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ mov r0, r5 │ │ │ │ - movs r1, #0 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + mov.w r1, #0 │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w b550 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - movs r2, #0 │ │ │ │ - vldr d7, [pc, #40] @ be18 │ │ │ │ - adds r2, #1 │ │ │ │ + vldr d7, [pc, #60] @ bee8 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mov.w r2, #0 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ vstr d7, [r0] │ │ │ │ + add r0, r3 │ │ │ │ cmp r4, r2 │ │ │ │ vstr d7, [r1] │ │ │ │ - add r0, r3 │ │ │ │ add r1, r3 │ │ │ │ - bne.n bdf0 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ - movs r4, #0 │ │ │ │ - movs r5, #0 │ │ │ │ + bne.n beb6 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ + mov.w r4, #0 │ │ │ │ + mov.w r5, #0 │ │ │ │ strd r4, r5, [r0], #8 │ │ │ │ - strd r4, r5, [r1], #8 │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n be08 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ - nop │ │ │ │ + strd r4, r5, [r1], #8 │ │ │ │ + bne.n beda │ │ │ │ + b.n beca │ │ │ │ ... │ │ │ │ │ │ │ │ -0000be20 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ +0000bef0 : │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd ip, r5, [sp, #28] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldrd r4, r7, [sp, #44] @ 0x2c │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ + ldrd lr, r6, [sp, #36] @ 0x24 │ │ │ │ eor.w r9, r5, r5, asr #31 │ │ │ │ - sub.w r9, r9, r5, asr #31 │ │ │ │ eor.w r8, r4, r4, asr #31 │ │ │ │ + sub.w r9, r9, r5, asr #31 │ │ │ │ sub.w r8, r8, r4, asr #31 │ │ │ │ - ldrd lr, r6, [sp, #36] @ 0x24 │ │ │ │ cmp r9, r8 │ │ │ │ - bge.n be58 │ │ │ │ - strd r4, r7, [sp, #44] @ 0x2c │ │ │ │ - strd lr, r6, [sp, #36] @ 0x24 │ │ │ │ + bge.n bf42 │ │ │ │ strd ip, r5, [sp, #28] │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + strd lr, r6, [sp, #36] @ 0x24 │ │ │ │ + strd r4, r7, [sp, #44] @ 0x2c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b254 │ │ │ │ - strd r5, lr, [sp, #44] @ 0x2c │ │ │ │ - strd r7, ip, [sp, #36] @ 0x24 │ │ │ │ strd r6, r4, [sp, #28] │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - b.w b254 │ │ │ │ + strd r7, ip, [sp, #36] @ 0x24 │ │ │ │ + strd r5, lr, [sp, #44] @ 0x2c │ │ │ │ + b.n bf2c │ │ │ │ │ │ │ │ -0000be6c : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ +0000bf50 : │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r5, r6, [sp, #36] @ 0x24 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldrd r7, r4, [sp, #44] @ 0x2c │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ + ldrd ip, lr, [sp, #28] │ │ │ │ eor.w r9, r5, r5, asr #31 │ │ │ │ - sub.w r9, r9, r5, asr #31 │ │ │ │ eor.w r8, r4, r4, asr #31 │ │ │ │ + sub.w r9, r9, r5, asr #31 │ │ │ │ sub.w r8, r8, r4, asr #31 │ │ │ │ - ldrd ip, lr, [sp, #28] │ │ │ │ cmp r9, r8 │ │ │ │ - bge.n bea4 │ │ │ │ - strd r7, r4, [sp, #44] @ 0x2c │ │ │ │ - strd r5, r6, [sp, #36] @ 0x24 │ │ │ │ + bge.n bfa2 │ │ │ │ strd ip, lr, [sp, #28] │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + strd r5, r6, [sp, #36] @ 0x24 │ │ │ │ + strd r7, r4, [sp, #44] @ 0x2c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b254 │ │ │ │ - strd lr, r5, [sp, #44] @ 0x2c │ │ │ │ - strd r4, ip, [sp, #36] @ 0x24 │ │ │ │ strd r6, r7, [sp, #28] │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - b.w b254 │ │ │ │ + strd r4, ip, [sp, #36] @ 0x24 │ │ │ │ + strd lr, r5, [sp, #44] @ 0x2c │ │ │ │ + b.n bf8c │ │ │ │ │ │ │ │ -0000beb8 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ +0000bfb0 : │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r3 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r0 │ │ │ │ - sub sp, #12 │ │ │ │ mov r8, r1 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #12 │ │ │ │ ldrd r6, lr, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n bf8a │ │ │ │ + beq.n c0b0 │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n bf3c │ │ │ │ + beq.n c05c │ │ │ │ cmp.w lr, #0 │ │ │ │ - ble.n bf36 │ │ │ │ + ble.n c044 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n bf36 │ │ │ │ + ble.n c044 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n bf36 │ │ │ │ - mov.w sl, #0 │ │ │ │ + ble.n c044 │ │ │ │ add.w r3, r0, r3, lsl #3 │ │ │ │ + mov.w sl, #0 │ │ │ │ mov.w r9, r5, lsl #3 │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov ip, sl │ │ │ │ + str r3, [sp, #4] │ │ │ │ mov r3, sl │ │ │ │ str.w lr, [sp, #52] @ 0x34 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov fp, sl │ │ │ │ mov lr, ip │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ str r3, [sp, #0] │ │ │ │ add.w r0, r1, ip, lsl #3 │ │ │ │ add.w r3, r7, lr, lsl #3 │ │ │ │ add.w r1, r8, fp, lsl #3 │ │ │ │ vldmia r3!, {d7} │ │ │ │ cmp r0, r3 │ │ │ │ vstmia r1!, {d7} │ │ │ │ - bne.n bf0c │ │ │ │ - adds r4, #1 │ │ │ │ + bne.n c016 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add lr, r5 │ │ │ │ + cmp r2, r4 │ │ │ │ add fp, r6 │ │ │ │ add r0, r9 │ │ │ │ - cmp r2, r4 │ │ │ │ - bne.n bf04 │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ + bne.n c00e │ │ │ │ ldr r3, [sp, #0] │ │ │ │ + ldr r1, [sp, #56] @ 0x38 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ add ip, r1 │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ - adds r3, #1 │ │ │ │ add sl, r1 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n bef6 │ │ │ │ + bne.n bffe │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ cmp.w lr, #0 │ │ │ │ - ble.n bf36 │ │ │ │ + ble.n c044 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n bf36 │ │ │ │ - movs r4, #0 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + ble.n c044 │ │ │ │ ldrd sl, fp, [sp, #56] @ 0x38 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ + mov.w r4, #0 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ mov r9, r4 │ │ │ │ mov ip, r4 │ │ │ │ add.w r1, r7, r9, lsl #3 │ │ │ │ + mov.w r0, #0 │ │ │ │ add.w r3, r8, r4, lsl #3 │ │ │ │ - movs r0, #0 │ │ │ │ vldr d6, [r1] │ │ │ │ - adds r0, #1 │ │ │ │ - vldr d7, [r1, #8] │ │ │ │ + add.w r0, r0, #1 │ │ │ │ cmp r2, r0 │ │ │ │ + vldr d7, [r1, #8] │ │ │ │ add r1, r5 │ │ │ │ vstr d6, [r3] │ │ │ │ vstr d7, [r3, #8] │ │ │ │ add r3, r6 │ │ │ │ - bne.n bf5e │ │ │ │ + bne.n c086 │ │ │ │ add.w ip, ip, #1 │ │ │ │ add r9, sl │ │ │ │ - add r4, fp │ │ │ │ cmp lr, ip │ │ │ │ - bne.n bf54 │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + add r4, fp │ │ │ │ + bne.n c07a │ │ │ │ + b.n c044 │ │ │ │ cmp.w lr, #0 │ │ │ │ - ble.n bf36 │ │ │ │ + ble.n c044 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n bf36 │ │ │ │ + ble.n c044 │ │ │ │ cmp r5, #1 │ │ │ │ it eq │ │ │ │ cmpeq r6, #1 │ │ │ │ ite ne │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #0 │ │ │ │ - bne.n bfdc │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ + bne.n c0fe │ │ │ │ + ldrd r3, fp, [sp, #56] @ 0x38 │ │ │ │ add.w r2, r7, r2, lsl #3 │ │ │ │ - ldr.w fp, [sp, #60] @ 0x3c │ │ │ │ mov r9, r0 │ │ │ │ mov ip, r0 │ │ │ │ + mov.w r6, r3, lsl #3 │ │ │ │ mov sl, r3 │ │ │ │ - lsls r6, r3, #3 │ │ │ │ add.w r3, r7, r9, lsl #3 │ │ │ │ add.w r1, r8, r0, lsl #3 │ │ │ │ ldrd r4, r5, [r3], #8 │ │ │ │ - strd r4, r5, [r1], #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n bfbc │ │ │ │ + strd r4, r5, [r1], #8 │ │ │ │ + bne.n c0e2 │ │ │ │ add.w ip, ip, #1 │ │ │ │ add r9, sl │ │ │ │ + cmp lr, ip │ │ │ │ add r0, fp │ │ │ │ add r2, r6 │ │ │ │ - cmp lr, ip │ │ │ │ - bne.n bfb4 │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - movs r4, #0 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + bne.n c0da │ │ │ │ + b.n c044 │ │ │ │ ldrd sl, fp, [sp, #56] @ 0x38 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ + mov.w r4, #0 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ mov r9, r4 │ │ │ │ mov ip, r4 │ │ │ │ add.w r0, r7, r9, lsl #3 │ │ │ │ + mov.w r3, #0 │ │ │ │ add.w r1, r8, r4, lsl #3 │ │ │ │ - movs r3, #0 │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ add r0, r5 │ │ │ │ cmp r2, r3 │ │ │ │ vstr d7, [r1] │ │ │ │ add r1, r6 │ │ │ │ - bne.n bff4 │ │ │ │ + bne.n c11e │ │ │ │ add.w ip, ip, #1 │ │ │ │ add r9, sl │ │ │ │ - add r4, fp │ │ │ │ cmp lr, ip │ │ │ │ - bne.n bfea │ │ │ │ - b.n bf36 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + add r4, fp │ │ │ │ + bne.n c112 │ │ │ │ + b.n c044 │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov ip, r0 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #24 │ │ │ │ ldr r4, [sp, #56] @ 0x38 │ │ │ │ - add.w r5, r4, #8 │ │ │ │ - ldr r7, [r4, #4] │ │ │ │ - ldr r6, [r4, #0] │ │ │ │ - ldmia.w r5, {r5, r8, r9, sl} │ │ │ │ + ldrd r6, r7, [r4] │ │ │ │ + ldrd r9, sl, [r4, #16] │ │ │ │ + ldrd r5, r8, [r4, #8] │ │ │ │ ldr r4, [r4, #24] │ │ │ │ - strd sl, r4, [sp, #12] │ │ │ │ - str.w r9, [sp, #8] │ │ │ │ mul.w lr, r2, sl │ │ │ │ + strd r9, sl, [sp, #8] │ │ │ │ mla lr, r0, r8, lr │ │ │ │ mul.w r0, r2, r9 │ │ │ │ - subs r2, r3, r2 │ │ │ │ - mla r0, ip, r5, r0 │ │ │ │ - strd r8, r2, [sp] │ │ │ │ + sub.w r2, r3, r2 │ │ │ │ mov r3, r5 │ │ │ │ + strd r8, r2, [sp] │ │ │ │ sub.w r2, r1, ip │ │ │ │ add.w r1, r7, lr, lsl #3 │ │ │ │ + mla r0, ip, r5, r0 │ │ │ │ + str r4, [sp, #16] │ │ │ │ add.w r0, r6, r0, lsl #3 │ │ │ │ blx b460 │ │ │ │ add sp, #24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ │ │ │ │ -0000c064 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - eor.w sl, r3, r3, asr #31 │ │ │ │ - sub.w sl, sl, r3, asr #31 │ │ │ │ +0000c1a8 : │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ ldrd r6, ip, [sp, #40] @ 0x28 │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ + eor.w sl, r3, r3, asr #31 │ │ │ │ ldrd lr, r7, [sp, #32] │ │ │ │ + sub.w sl, sl, r3, asr #31 │ │ │ │ eor.w r9, r6, r6, asr #31 │ │ │ │ ldr.w r8, [sp, #48] @ 0x30 │ │ │ │ sub.w r9, r9, r6, asr #31 │ │ │ │ cmp sl, r9 │ │ │ │ - bge.n c09c │ │ │ │ - strd ip, r8, [sp, #44] @ 0x2c │ │ │ │ - strd r7, r6, [sp, #36] @ 0x24 │ │ │ │ - str.w lr, [sp, #32] │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + bge.n c1fa │ │ │ │ + strd lr, r7, [sp, #32] │ │ │ │ + strd r6, ip, [sp, #40] @ 0x28 │ │ │ │ + str.w r8, [sp, #48] @ 0x30 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, lr, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ b.w b45c │ │ │ │ - strd r2, r3, [sp, #36] @ 0x24 │ │ │ │ - mov r3, r6 │ │ │ │ + mov r5, r2 │ │ │ │ + mov r4, r3 │ │ │ │ mov r2, r7 │ │ │ │ - strd lr, r8, [sp, #44] @ 0x2c │ │ │ │ - str.w ip, [sp, #32] │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - b.w b45c │ │ │ │ - │ │ │ │ -0000c0b4 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - ldr.w r8, [sp, #48] @ 0x30 │ │ │ │ + mov r3, r6 │ │ │ │ + strd ip, r5, [sp, #32] │ │ │ │ + strd r4, lr, [sp, #40] @ 0x28 │ │ │ │ + str.w r8, [sp, #48] @ 0x30 │ │ │ │ + b.n c1e4 │ │ │ │ + │ │ │ │ +0000c210 : │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ ldrd r7, ip, [sp, #32] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ ldrd lr, r6, [sp, #40] @ 0x28 │ │ │ │ eor.w sl, r7, r7, asr #31 │ │ │ │ + ldr.w r8, [sp, #48] @ 0x30 │ │ │ │ sub.w sl, sl, r7, asr #31 │ │ │ │ eor.w r9, r6, r6, asr #31 │ │ │ │ sub.w r9, r9, r6, asr #31 │ │ │ │ cmp sl, r9 │ │ │ │ - bge.n c0ea │ │ │ │ - strd r6, r8, [sp, #44] @ 0x2c │ │ │ │ - strd ip, lr, [sp, #36] @ 0x24 │ │ │ │ - str r7, [sp, #32] │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + bge.n c262 │ │ │ │ + strd r7, ip, [sp, #32] │ │ │ │ + strd lr, r6, [sp, #40] @ 0x28 │ │ │ │ + str.w r8, [sp, #48] @ 0x30 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, lr, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ b.w b45c │ │ │ │ - strd r2, r3, [sp, #36] @ 0x24 │ │ │ │ - mov r3, lr │ │ │ │ - strd r7, r8, [sp, #44] @ 0x2c │ │ │ │ + mov r4, r2 │ │ │ │ + mov r5, r3 │ │ │ │ mov r2, ip │ │ │ │ - str r6, [sp, #32] │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - b.w b45c │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ - mov r6, r1 │ │ │ │ + mov r3, lr │ │ │ │ + strd r6, r4, [sp, #32] │ │ │ │ + strd r5, r7, [sp, #40] @ 0x28 │ │ │ │ + str.w r8, [sp, #48] @ 0x30 │ │ │ │ + b.n c24c │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r5, r2 │ │ │ │ - sub sp, #24 │ │ │ │ - mov r8, r3 │ │ │ │ - subs r6, r6, r0 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + sub.w r6, r1, r0 │ │ │ │ mov r7, r0 │ │ │ │ - sub.w r8, r8, r5 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ + sub sp, #24 │ │ │ │ + sub.w r8, r3, r2 │ │ │ │ ldr r4, [sp, #48] @ 0x30 │ │ │ │ - ldr r1, [r4, #16] │ │ │ │ ldr r3, [r4, #8] │ │ │ │ + ldr r1, [r4, #16] │ │ │ │ ldr r2, [r4, #24] │ │ │ │ - str r2, [sp, #16] │ │ │ │ mul.w ip, r5, r1 │ │ │ │ strd r2, r8, [sp] │ │ │ │ mla ip, r0, r3, ip │ │ │ │ + str r2, [sp, #16] │ │ │ │ mul.w r0, r2, r6 │ │ │ │ mov r2, r6 │ │ │ │ strd r1, r0, [sp, #8] │ │ │ │ ldr r0, [r4, #0] │ │ │ │ ldr r1, [r4, #28] │ │ │ │ add.w r0, r0, ip, lsl #3 │ │ │ │ blx ad58 │ │ │ │ - ldr r2, [r4, #12] │ │ │ │ - ldrd r0, r3, [r4, #20] │ │ │ │ ldr r1, [r4, #4] │ │ │ │ - str r2, [sp, #0] │ │ │ │ + ldrd r0, r3, [r4, #20] │ │ │ │ + ldr r2, [r4, #12] │ │ │ │ mul.w r5, r0, r5 │ │ │ │ - strd r0, r3, [sp, #12] │ │ │ │ + strd r2, r8, [sp] │ │ │ │ mla r7, r7, r2, r5 │ │ │ │ + str r3, [sp, #16] │ │ │ │ mov r2, r6 │ │ │ │ mul.w r5, r3, r6 │ │ │ │ - strd r8, r5, [sp, #4] │ │ │ │ add.w r1, r1, r7, lsl #3 │ │ │ │ + strd r5, r0, [sp, #8] │ │ │ │ ldr r0, [r4, #28] │ │ │ │ blx b88c │ │ │ │ add sp, #24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ │ │ │ │ -0000c170 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ +0000c2f8 : │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ + mov r4, r2 │ │ │ │ + mov r5, r3 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r7, r0 │ │ │ │ mov r6, r1 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ sub sp, #48 @ 0x30 │ │ │ │ - movs r1, #2 │ │ │ │ - mov r4, r2 │ │ │ │ - mov r5, r3 │ │ │ │ + mov.w r1, #2 │ │ │ │ ldr.w r8, [sp, #88] @ 0x58 │ │ │ │ mov r0, r8 │ │ │ │ blx b304 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ - str r3, [sp, #28] │ │ │ │ - movs r2, #0 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + mov.w r2, #0 │ │ │ │ mov r1, r4 │ │ │ │ + str r0, [sp, #0] │ │ │ │ + mov r0, r2 │ │ │ │ + strd r7, r6, [sp, #16] │ │ │ │ + strd r5, r3, [sp, #24] │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ + strd r8, r2, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #32] │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ - strd r3, r8, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ add r3, sp, #16 │ │ │ │ str r3, [sp, #8] │ │ │ │ - ldr r3, [pc, #28] @ (c1c0 ) │ │ │ │ - strd r7, r6, [sp, #16] │ │ │ │ + ldr r3, [pc, #24] @ (c35c ) │ │ │ │ add r3, pc │ │ │ │ - strd r0, r3, [sp] │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ - mov r0, r2 │ │ │ │ - str r5, [sp, #24] │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ blx afd8 │ │ │ │ add sp, #48 @ 0x30 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - nop │ │ │ │ - mcr2 15, 3, pc, cr11, cr15, {7} @ │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ + ldc2l 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ │ │ │ │ -0000c1c4 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ +0000c360 : │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r3 │ │ │ │ + mov r5, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ - sub.w sp, sp, #4128 @ 0x1020 │ │ │ │ mov r7, r1 │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ + sub.w sp, sp, #4128 @ 0x1020 │ │ │ │ + mov.w r1, #2 │ │ │ │ sub sp, #20 │ │ │ │ - movs r1, #2 │ │ │ │ add.w r3, sp, #4192 @ 0x1060 │ │ │ │ - mov r5, r2 │ │ │ │ add r4, sp, #48 @ 0x30 │ │ │ │ ldr.w r9, [r3] │ │ │ │ mov r0, r9 │ │ │ │ blx b304 │ │ │ │ add.w r3, sp, #4160 @ 0x1040 │ │ │ │ - adds r3, #16 │ │ │ │ str.w r4, [r4, #-4] │ │ │ │ - movs r2, #0 │ │ │ │ + mov.w r2, #0 │ │ │ │ + add.w r3, r3, #16 │ │ │ │ mov r1, r5 │ │ │ │ strd r8, r7, [sp, #16] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #28] │ │ │ │ + strd r6, r3, [sp, #24] │ │ │ │ add.w r3, sp, #4160 @ 0x1040 │ │ │ │ - adds r3, #24 │ │ │ │ - str r6, [sp, #24] │ │ │ │ + add.w r3, r3, #24 │ │ │ │ + str.w r9, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #32] │ │ │ │ add.w r3, sp, #4160 @ 0x1040 │ │ │ │ - adds r3, #28 │ │ │ │ + add.w r3, r3, #28 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - strd r3, r9, [sp, #36] @ 0x24 │ │ │ │ + str r0, [sp, #0] │ │ │ │ + mov r0, r2 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ add r3, sp, #16 │ │ │ │ str r3, [sp, #8] │ │ │ │ - ldr r3, [pc, #32] @ (c23c ) │ │ │ │ + ldr r3, [pc, #44] @ (c400 ) │ │ │ │ add r3, pc │ │ │ │ - strd r0, r3, [sp] │ │ │ │ + str r3, [sp, #4] │ │ │ │ add.w r3, sp, #4160 @ 0x1040 │ │ │ │ - mov r0, r2 │ │ │ │ - adds r3, #20 │ │ │ │ + add.w r3, r3, #20 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ blx afd8 │ │ │ │ add.w sp, sp, #4128 @ 0x1020 │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ - mcr2 15, 7, pc, cr1, cr15, {7} @ │ │ │ │ + mcr2 15, 5, pc, cr1, cr15, {7} @ │ │ │ │ │ │ │ │ -0000c240 : │ │ │ │ +0000c404 : │ │ │ │ cmp r2, r0 │ │ │ │ - ble.n c26c │ │ │ │ + ble.n c434 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n c270 │ │ │ │ - push {r4, lr} │ │ │ │ + ble.n c43a │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r1 │ │ │ │ - subs r1, r2, #1 │ │ │ │ + add.w r1, r2, #4294967295 @ 0xffffffff │ │ │ │ tst r1, r2 │ │ │ │ it ne │ │ │ │ movne r0, #0 │ │ │ │ - bne.n c26a │ │ │ │ + bne.n c432 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r2 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mul.w r0, r4, r0 │ │ │ │ cmp r0, #4 │ │ │ │ ite gt │ │ │ │ movgt r0, #0 │ │ │ │ movle r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ bx lr │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ │ │ │ │ -0000c274 : │ │ │ │ - push {r4} │ │ │ │ +0000c440 : │ │ │ │ + str.w r4, [sp, #-4]! │ │ │ │ add.w r4, r1, #8 │ │ │ │ - mov ip, r4 │ │ │ │ adds r0, #1 │ │ │ │ + mov ip, r4 │ │ │ │ itt ne │ │ │ │ movne r4, r1 │ │ │ │ movne r1, ip │ │ │ │ str r1, [r2, #0] │ │ │ │ str r4, [r3, #0] │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ bx lr │ │ │ │ - nop │ │ │ │ │ │ │ │ -0000c290 : │ │ │ │ +0000c45c : │ │ │ │ mov r2, r0 │ │ │ │ movw r0, #48879 @ 0xbeef │ │ │ │ movt r0, #57005 @ 0xdead │ │ │ │ ldrb.w r3, [r2], #1 │ │ │ │ add.w r0, r0, r0, lsl #4 │ │ │ │ add r0, r3 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n c29a │ │ │ │ + bne.n c466 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0000c2ac : │ │ │ │ +0000c478 : │ │ │ │ cmp r0, #0 │ │ │ │ it lt │ │ │ │ neglt r0, r0 │ │ │ │ bx lr │ │ │ │ │ │ │ │ -0000c2b4 : │ │ │ │ +0000c480 : │ │ │ │ b.w b2cc │ │ │ │ │ │ │ │ -0000c2b8 : │ │ │ │ +0000c484 : │ │ │ │ b.w aeac │ │ │ │ │ │ │ │ -0000c2bc : │ │ │ │ - cbz r2, c2d8 │ │ │ │ - subs r2, #1 │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ +0000c488 : │ │ │ │ + cbz r2, c4b6 │ │ │ │ + add.w r2, r2, #4294967295 @ 0xffffffff │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + add.w r4, r1, #4294967295 @ 0xffffffff │ │ │ │ + add.w r5, r1, r2 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ - subs r4, r1, #1 │ │ │ │ - adds r5, r1, r2 │ │ │ │ ldrb.w r1, [r4, #1]! │ │ │ │ mov r0, r6 │ │ │ │ blx b600 │ │ │ │ cmp r4, r5 │ │ │ │ - bne.n c2c8 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bne.n c4a0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ bx lr │ │ │ │ - nop │ │ │ │ │ │ │ │ -0000c2dc : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ - mov r5, r0 │ │ │ │ +0000c4b8 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r1 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r0 │ │ │ │ ldrb r1, [r4, #0] │ │ │ │ mov r0, r5 │ │ │ │ blx b600 │ │ │ │ ldrb.w r3, [r4], #1 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n c2e2 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + bne.n c4c4 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ │ │ │ │ -0000c2f4 : │ │ │ │ - push {lr} │ │ │ │ - movs r2, #4 │ │ │ │ +0000c4dc : │ │ │ │ + str.w lr, [sp, #-4]! │ │ │ │ sub sp, #12 │ │ │ │ + mov.w r2, #4 │ │ │ │ str r1, [sp, #4] │ │ │ │ add.w r1, sp, r2 │ │ │ │ blx aec8 │ │ │ │ add sp, #12 │ │ │ │ ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0000c30c : │ │ │ │ - push {lr} │ │ │ │ - movs r2, #4 │ │ │ │ +0000c4f8 : │ │ │ │ + str.w lr, [sp, #-4]! │ │ │ │ sub sp, #12 │ │ │ │ + mov.w r2, #4 │ │ │ │ str r1, [sp, #4] │ │ │ │ add.w r1, sp, r2 │ │ │ │ blx aec8 │ │ │ │ add sp, #12 │ │ │ │ ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0000c324 : │ │ │ │ - push {lr} │ │ │ │ - movs r2, #4 │ │ │ │ +0000c514 : │ │ │ │ + str.w lr, [sp, #-4]! │ │ │ │ sub sp, #12 │ │ │ │ + mov.w r2, #4 │ │ │ │ str r1, [sp, #4] │ │ │ │ add.w r1, sp, r2 │ │ │ │ blx aec8 │ │ │ │ add sp, #12 │ │ │ │ ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0000c33c : │ │ │ │ +0000c530 : │ │ │ │ movw r3, #8961 @ 0x2301 │ │ │ │ movt r3, #26437 @ 0x6745 │ │ │ │ str r3, [r0, #0] │ │ │ │ movw r3, #43913 @ 0xab89 │ │ │ │ movt r3, #61389 @ 0xefcd │ │ │ │ str r3, [r0, #4] │ │ │ │ movw r3, #56574 @ 0xdcfe │ │ │ │ movt r3, #39098 @ 0x98ba │ │ │ │ str r3, [r0, #8] │ │ │ │ movw r3, #21622 @ 0x5476 │ │ │ │ movt r3, #4146 @ 0x1032 │ │ │ │ str r3, [r0, #12] │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ str r3, [r0, #80] @ 0x50 │ │ │ │ bx lr │ │ │ │ - nop │ │ │ │ │ │ │ │ -0000c36c : │ │ │ │ +0000c560 : │ │ │ │ ldr r3, [r0, #80] @ 0x50 │ │ │ │ and.w r2, r3, #63 @ 0x3f │ │ │ │ - adds r3, #1 │ │ │ │ add r2, r0 │ │ │ │ strb r1, [r2, #16] │ │ │ │ - str r3, [r0, #80] @ 0x50 │ │ │ │ - lsls r3, r3, #26 │ │ │ │ - beq.n c380 │ │ │ │ + add.w r1, r3, #1 │ │ │ │ + str r1, [r0, #80] @ 0x50 │ │ │ │ + ands.w r1, r1, #63 @ 0x3f │ │ │ │ + beq.n c578 │ │ │ │ bx lr │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r0 │ │ │ │ - add.w r4, r0, #16 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #76 @ 0x4c │ │ │ │ - add.w r7, r0, #80 @ 0x50 │ │ │ │ - add r6, sp, #8 │ │ │ │ - mov r5, r6 │ │ │ │ - ldr r0, [r4, #0] │ │ │ │ - ldr r1, [r4, #4] │ │ │ │ - adds r4, #16 │ │ │ │ - ldr.w r2, [r4, #-8] │ │ │ │ - ldr.w r3, [r4, #-4] │ │ │ │ - cmp r4, r7 │ │ │ │ - stmia r5!, {r0, r1, r2, r3} │ │ │ │ - mov r6, r5 │ │ │ │ - bne.n c392 │ │ │ │ - ldrd sl, r9, [r8] │ │ │ │ - str.w sl, [sp, #4] │ │ │ │ - ldrd r0, fp, [r8, #8] │ │ │ │ - mov r2, sl │ │ │ │ - ldr r5, [pc, #212] @ (c490 ) │ │ │ │ - mov ip, r9 │ │ │ │ - ldr r6, [pc, #212] @ (c494 ) │ │ │ │ - mov r4, fp │ │ │ │ - ldr r7, [pc, #212] @ (c498 ) │ │ │ │ + ldr r4, [r0, #16] │ │ │ │ + ldr r2, [r0, #20] │ │ │ │ + ldr r5, [pc, #312] @ (c6cc ) │ │ │ │ + ldr r6, [pc, #312] @ (c6d0 ) │ │ │ │ + strd r4, r2, [sp, #8] │ │ │ │ + ldr r4, [r0, #24] │ │ │ │ add r5, pc │ │ │ │ + ldr r2, [r0, #28] │ │ │ │ + sub.w r5, r5, #4 │ │ │ │ add r6, pc │ │ │ │ - subs r5, #4 │ │ │ │ - add r7, pc │ │ │ │ - mov lr, r0 │ │ │ │ - movs r1, #0 │ │ │ │ + ldr r7, [pc, #300] @ (c6d4 ) │ │ │ │ add.w r6, r6, #256 @ 0x100 │ │ │ │ + strd r4, r2, [sp, #16] │ │ │ │ + ldr r4, [r0, #32] │ │ │ │ + add r7, pc │ │ │ │ + ldr r2, [r0, #36] @ 0x24 │ │ │ │ add.w r7, r7, #256 @ 0x100 │ │ │ │ + strd r4, r2, [sp, #24] │ │ │ │ + ldr r4, [r0, #40] @ 0x28 │ │ │ │ + ldr r2, [r0, #44] @ 0x2c │ │ │ │ + strd r4, r2, [sp, #32] │ │ │ │ + ldr r4, [r0, #48] @ 0x30 │ │ │ │ + ldr r2, [r0, #52] @ 0x34 │ │ │ │ + strd r4, r2, [sp, #40] @ 0x28 │ │ │ │ + ldr r4, [r0, #56] @ 0x38 │ │ │ │ + ldr r2, [r0, #60] @ 0x3c │ │ │ │ + ldrd sl, r9, [r0] │ │ │ │ + ldrd r8, fp, [r0, #8] │ │ │ │ + strd r4, r2, [sp, #48] @ 0x30 │ │ │ │ + mov ip, r9 │ │ │ │ + ldr r4, [r0, #64] @ 0x40 │ │ │ │ + mov lr, r8 │ │ │ │ + str.w sl, [sp, #4] │ │ │ │ + ldr r2, [r0, #68] @ 0x44 │ │ │ │ + strd r4, r2, [sp, #56] @ 0x38 │ │ │ │ + ldr r4, [r0, #72] @ 0x48 │ │ │ │ + ldr r2, [r0, #76] @ 0x4c │ │ │ │ + strd r4, r2, [sp, #64] @ 0x40 │ │ │ │ + mov r2, sl │ │ │ │ + mov r4, fp │ │ │ │ mov sl, r0 │ │ │ │ - b.n c420 │ │ │ │ + b.n c63e │ │ │ │ cmp r3, #1 │ │ │ │ - itete ne │ │ │ │ - eorne.w r3, lr, r4 │ │ │ │ - eoreq.w r3, lr, ip │ │ │ │ - andne.w r3, r3, ip │ │ │ │ - andeq r3, r4 │ │ │ │ - ite ne │ │ │ │ - eorne r3, r4 │ │ │ │ - eoreq.w r3, r3, lr │ │ │ │ + beq.n c6bc │ │ │ │ + eor.w r3, lr, r4 │ │ │ │ + and.w r3, r3, ip │ │ │ │ + eor.w r3, r3, r4 │ │ │ │ add r2, r3 │ │ │ │ ldrb.w r3, [r6, r1, lsl #1] │ │ │ │ ldr.w r0, [r5, #4]! │ │ │ │ add.w r3, sp, r3, lsl #2 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ add r3, r0 │ │ │ │ add r3, r2 │ │ │ │ add.w r2, r6, r1, lsl #1 │ │ │ │ - adds r1, #1 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ ldrb r2, [r2, #1] │ │ │ │ rsb r2, r2, #32 │ │ │ │ - rors r3, r2 │ │ │ │ + ror.w r3, r3, r2 │ │ │ │ add r3, ip │ │ │ │ mov r2, r4 │ │ │ │ mov r4, lr │ │ │ │ mov lr, ip │ │ │ │ mov ip, r3 │ │ │ │ - asrs r3, r1, #4 │ │ │ │ + mov.w r3, r1, asr #4 │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n c482 │ │ │ │ + beq.n c6b0 │ │ │ │ cmp r3, #3 │ │ │ │ - bne.n c3da │ │ │ │ + bne.n c5fe │ │ │ │ orn r3, ip, r4 │ │ │ │ ldr.w r0, [r5, #4]! │ │ │ │ eor.w r3, r3, lr │ │ │ │ add r2, r3 │ │ │ │ ldrb.w r3, [r7, r1, lsl #1] │ │ │ │ add.w r3, sp, r3, lsl #2 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ add r3, r0 │ │ │ │ add r3, r2 │ │ │ │ add.w r2, r7, r1, lsl #1 │ │ │ │ - adds r1, #1 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ cmp r1, #64 @ 0x40 │ │ │ │ ldrb r2, [r2, #1] │ │ │ │ rsb r2, r2, #32 │ │ │ │ ror.w r3, r3, r2 │ │ │ │ add r3, ip │ │ │ │ - bne.n c418 │ │ │ │ + bne.n c636 │ │ │ │ mov r0, sl │ │ │ │ ldr.w sl, [sp, #4] │ │ │ │ add r3, r9 │ │ │ │ - add r0, ip │ │ │ │ add r4, sl │ │ │ │ - str.w r3, [r8, #4] │ │ │ │ - str.w r4, [r8] │ │ │ │ + strd r4, r3, [r0] │ │ │ │ + add.w r3, r8, ip │ │ │ │ + str r3, [r0, #8] │ │ │ │ add.w r3, fp, lr │ │ │ │ - str.w r0, [r8, #8] │ │ │ │ - str.w r3, [r8, #12] │ │ │ │ + str r3, [r0, #12] │ │ │ │ add sp, #76 @ 0x4c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ eor.w r3, lr, r4 │ │ │ │ eor.w r3, r3, ip │ │ │ │ add r2, r3 │ │ │ │ - b.n c3f6 │ │ │ │ - nop │ │ │ │ - ldmia r0!, {r1, r3, r4, r7} │ │ │ │ - movs r0, r1 │ │ │ │ - ldmia r0!, {r3, r4, r7} │ │ │ │ - movs r0, r1 │ │ │ │ - ldmia r0!, {r2, r4, r7} │ │ │ │ - movs r0, r1 │ │ │ │ + b.n c610 │ │ │ │ + eor.w r3, lr, ip │ │ │ │ + and.w r3, r3, r4 │ │ │ │ + eor.w r3, r3, lr │ │ │ │ + add r2, r3 │ │ │ │ + b.n c610 │ │ │ │ + subs r6, #0 │ │ │ │ + movs r1, r1 │ │ │ │ + subs r5, #248 @ 0xf8 │ │ │ │ + movs r1, r1 │ │ │ │ + subs r5, #234 @ 0xea │ │ │ │ + movs r1, r1 │ │ │ │ │ │ │ │ -0000c49c : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - movs r1, #128 @ 0x80 │ │ │ │ - ldr r5, [r0, #80] @ 0x50 │ │ │ │ +0000c6d8 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + mov.w r1, #128 @ 0x80 │ │ │ │ mov r4, r0 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - b.n c4ac │ │ │ │ - movs r1, #0 │ │ │ │ + ldr r5, [r0, #80] @ 0x50 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + b.n c6f4 │ │ │ │ + mov.w r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ blx b600 │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ and.w r3, r3, #63 @ 0x3f │ │ │ │ cmp r3, #56 @ 0x38 │ │ │ │ - bne.n c4a8 │ │ │ │ - movs r6, #8 │ │ │ │ + bne.n c6ee │ │ │ │ + mov.w r6, #8 │ │ │ │ uxtb r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ + mov.w r5, r5, lsr #8 │ │ │ │ blx b600 │ │ │ │ - lsrs r5, r5, #8 │ │ │ │ subs r6, #1 │ │ │ │ - bne.n c4bc │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bne.n c706 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000c4cc : │ │ │ │ +0000c720 : │ │ │ │ cmp r0, r1 │ │ │ │ it lt │ │ │ │ movlt r0, r1 │ │ │ │ bx lr │ │ │ │ │ │ │ │ -0000c4d4 : │ │ │ │ +0000c728 : │ │ │ │ cmp r0, r1 │ │ │ │ it ge │ │ │ │ movge r0, r1 │ │ │ │ bx lr │ │ │ │ │ │ │ │ -0000c4dc : │ │ │ │ - movs r2, #0 │ │ │ │ - movs r3, #0 │ │ │ │ - strd r2, r3, [r0, #24] │ │ │ │ - strd r2, r3, [r0, #16] │ │ │ │ - strd r2, r3, [r0, #8] │ │ │ │ +0000c730 : │ │ │ │ + mov.w r2, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ strd r2, r3, [r0] │ │ │ │ + strd r2, r3, [r0, #8] │ │ │ │ + strd r2, r3, [r0, #16] │ │ │ │ + strd r2, r3, [r0, #24] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0000c4f4 : │ │ │ │ - push {lr} │ │ │ │ - mov lr, r0 │ │ │ │ - mov ip, r1 │ │ │ │ - ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ - stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ - ldmia.w lr, {r0, r1, r2, r3} │ │ │ │ - stmia.w ip, {r0, r1, r2, r3} │ │ │ │ - ldr.w pc, [sp], #4 │ │ │ │ +0000c74c : │ │ │ │ + ldrd r2, r3, [r0] │ │ │ │ + strd r2, r3, [r1] │ │ │ │ + ldrd r2, r3, [r0, #8] │ │ │ │ + strd r2, r3, [r1, #8] │ │ │ │ + ldrd r2, r3, [r0, #16] │ │ │ │ + strd r2, r3, [r1, #16] │ │ │ │ + ldrd r2, r3, [r0, #24] │ │ │ │ + strd r2, r3, [r1, #24] │ │ │ │ + bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0000c510 : │ │ │ │ - push {r4, lr} │ │ │ │ +0000c770 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r1 │ │ │ │ vpush {d8} │ │ │ │ vmov s16, r0 │ │ │ │ mov r0, r1 │ │ │ │ blx aee0 │ │ │ │ vcvt.f64.s32 d7, s16 │ │ │ │ vpop {d8} │ │ │ │ vstr d7, [r4, #24] │ │ │ │ pop {r4, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000c530 : │ │ │ │ +0000c794 : │ │ │ │ vmov s14, r0 │ │ │ │ vldr d5, [r1] │ │ │ │ vldr d6, [r2] │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vldr d5, [r1, #8] │ │ │ │ vstr d6, [r3] │ │ │ │ @@ -1179,3382 +1293,3536 @@ │ │ │ │ vstr d6, [r3, #16] │ │ │ │ vldr d6, [r2, #24] │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vstr d6, [r3, #24] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0000c57c : │ │ │ │ +0000c7e0 : │ │ │ │ mov r3, r2 │ │ │ │ mov r2, r1 │ │ │ │ mov r1, r0 │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ b.w b21c │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000c588 : │ │ │ │ +0000c7f0 : │ │ │ │ mov r2, r1 │ │ │ │ b.w b3c4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0000c590 : │ │ │ │ +0000c7f8 : │ │ │ │ mov r3, r2 │ │ │ │ b.w b21c │ │ │ │ nop │ │ │ │ │ │ │ │ -0000c598 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ +0000c800 : │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r3 │ │ │ │ - mov r6, r2 │ │ │ │ - sub sp, #12 │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ subs r5, r0, #0 │ │ │ │ - ldr r7, [sp, #48] @ 0x30 │ │ │ │ - ble.w c6de │ │ │ │ + ldr r3, [r3, #0] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + ldr r7, [sp, #36] @ 0x24 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r2 │ │ │ │ + ble.w c96e │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n c646 │ │ │ │ + ble.n c8b2 │ │ │ │ cmp r7, #0 │ │ │ │ - bne.n c64e │ │ │ │ - mov r0, r4 │ │ │ │ - mov ip, r7 │ │ │ │ + bne.n c8cc │ │ │ │ + mov ip, r4 │ │ │ │ + mov lr, r7 │ │ │ │ mov r2, r7 │ │ │ │ - mov lr, r1 │ │ │ │ - mov r8, r4 │ │ │ │ - b.n c5c8 │ │ │ │ - adds r2, #1 │ │ │ │ - adds r0, #12 │ │ │ │ + b.n c83e │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w ip, ip, #12 │ │ │ │ cmp r3, r2 │ │ │ │ - beq.n c646 │ │ │ │ - ldrd r1, r4, [r0, #8] │ │ │ │ - cmp r1, r4 │ │ │ │ - bne.n c5c0 │ │ │ │ - add.w ip, ip, #1 │ │ │ │ - cmp r5, ip │ │ │ │ - bne.n c5c0 │ │ │ │ - mov r1, lr │ │ │ │ - mov r4, r8 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ + beq.n c8b2 │ │ │ │ + ldrd r6, r0, [ip, #8] │ │ │ │ + cmp r6, r0 │ │ │ │ + bne.n c832 │ │ │ │ + add.w lr, lr, #1 │ │ │ │ + cmp r5, lr │ │ │ │ + bne.n c832 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ str r2, [r3, #0] │ │ │ │ - cbz r6, c63a │ │ │ │ - subs r3, r1, #4 │ │ │ │ + cmp.w fp, #0 │ │ │ │ + beq.n c8a8 │ │ │ │ + sub.w r3, r1, #4 │ │ │ │ mov.w lr, #0 │ │ │ │ - mov.w sl, #12 │ │ │ │ - mov r9, r2 │ │ │ │ - mov r8, r3 │ │ │ │ - ldr.w r3, [r8, #4]! │ │ │ │ - cmp r3, r5 │ │ │ │ - beq.n c63a │ │ │ │ + ldr.w r9, [r3, #4]! │ │ │ │ + cmp r9, r5 │ │ │ │ + beq.n c8a8 │ │ │ │ + cmp.w r9, #0 │ │ │ │ ldr r1, [r4, #0] │ │ │ │ - cmp r3, #0 │ │ │ │ - ble.n c660 │ │ │ │ + ble.n c8e4 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.n c632 │ │ │ │ + ble.n c8a0 │ │ │ │ cmp r7, #0 │ │ │ │ - bne.n c698 │ │ │ │ - mov r0, r4 │ │ │ │ + bne.n c924 │ │ │ │ + mov r8, r4 │ │ │ │ + mov sl, r7 │ │ │ │ mov ip, r7 │ │ │ │ - mov r2, r7 │ │ │ │ - mov fp, r5 │ │ │ │ - str r4, [sp, #4] │ │ │ │ - b.n c61a │ │ │ │ - adds r2, #1 │ │ │ │ - adds r0, #12 │ │ │ │ - cmp r1, r2 │ │ │ │ - beq.n c6c8 │ │ │ │ - ldrd r4, r5, [r0, #8] │ │ │ │ - cmp r4, r5 │ │ │ │ - bne.n c612 │ │ │ │ + b.n c88c │ │ │ │ add.w ip, ip, #1 │ │ │ │ - cmp r3, ip │ │ │ │ - bne.n c612 │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ - mov r5, fp │ │ │ │ - cmp r9, r2 │ │ │ │ - beq.n c646 │ │ │ │ + add.w r8, r8, #12 │ │ │ │ + cmp r1, ip │ │ │ │ + beq.n c8a0 │ │ │ │ + ldrd r6, r0, [r8, #8] │ │ │ │ + cmp r6, r0 │ │ │ │ + bne.n c880 │ │ │ │ + add.w sl, sl, #1 │ │ │ │ + cmp r9, sl │ │ │ │ + bne.n c880 │ │ │ │ + cmp r2, ip │ │ │ │ + beq.n c8b2 │ │ │ │ add.w lr, lr, #1 │ │ │ │ - cmp r6, lr │ │ │ │ - bne.n c5f0 │ │ │ │ - movs r0, #1 │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + cmp fp, lr │ │ │ │ + bne.n c860 │ │ │ │ + mov.w r0, #1 │ │ │ │ + b.n c8b6 │ │ │ │ cmp r3, #0 │ │ │ │ - bge.n c718 │ │ │ │ - movs r0, #0 │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - subs r2, r5, #1 │ │ │ │ - movs r0, #0 │ │ │ │ - b.n c65a │ │ │ │ - adds r0, #1 │ │ │ │ + bge.n c9ae │ │ │ │ + mov.w r0, #0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + add.w r2, r5, #4294967295 @ 0xffffffff │ │ │ │ + mov.w r0, #0 │ │ │ │ + b.n c8de │ │ │ │ + add.w r0, r0, #1 │ │ │ │ cmp r3, r0 │ │ │ │ - beq.n c646 │ │ │ │ - cmp r0, r2 │ │ │ │ - bne.n c654 │ │ │ │ - b.n c5dc │ │ │ │ - add.w ip, r1, #4294967295 @ 0xffffffff │ │ │ │ - beq.n c6aa │ │ │ │ - cmp.w ip, #0 │ │ │ │ - blt.n c632 │ │ │ │ - cbnz r7, c6ce │ │ │ │ - mla r1, sl, r1, r4 │ │ │ │ - mov fp, r7 │ │ │ │ - negs r3, r3 │ │ │ │ - b.n c684 │ │ │ │ - add.w ip, ip, #4294967295 @ 0xffffffff │ │ │ │ - subs r1, #12 │ │ │ │ - cmp.w ip, #4294967295 @ 0xffffffff │ │ │ │ - beq.n c632 │ │ │ │ - ldrd r2, r0, [r1, #-4] │ │ │ │ + beq.n c8b2 │ │ │ │ cmp r0, r2 │ │ │ │ - bne.n c678 │ │ │ │ - add.w fp, fp, #1 │ │ │ │ - cmp fp, r3 │ │ │ │ - bne.n c678 │ │ │ │ - mov r2, ip │ │ │ │ - b.n c62e │ │ │ │ - movs r0, #0 │ │ │ │ - b.n c6a0 │ │ │ │ + bne.n c8d6 │ │ │ │ + b.n c84e │ │ │ │ + add.w r8, r1, #4294967295 @ 0xffffffff │ │ │ │ + beq.n c93a │ │ │ │ + cmp.w r8, #0 │ │ │ │ + blt.n c8a0 │ │ │ │ + cbnz r7, c95c │ │ │ │ + add.w r1, r1, r1, lsl #1 │ │ │ │ + mov sl, r7 │ │ │ │ + rsb r9, r9, #0 │ │ │ │ + add.w ip, r4, r1, lsl #2 │ │ │ │ + b.n c910 │ │ │ │ + add.w r8, r8, #4294967295 @ 0xffffffff │ │ │ │ + sub.w ip, ip, #12 │ │ │ │ + cmp.w r8, #4294967295 @ 0xffffffff │ │ │ │ + beq.n c8a0 │ │ │ │ + ldrd r1, r0, [ip, #-4] │ │ │ │ + cmp r0, r1 │ │ │ │ + bne.n c902 │ │ │ │ + add.w sl, sl, #1 │ │ │ │ + cmp sl, r9 │ │ │ │ + bne.n c902 │ │ │ │ + mov ip, r8 │ │ │ │ + b.n c89c │ │ │ │ + mov.w r0, #0 │ │ │ │ + b.n c92e │ │ │ │ cmp r1, r0 │ │ │ │ - beq.n c632 │ │ │ │ - mov r2, r0 │ │ │ │ - adds r0, #1 │ │ │ │ - cmp r3, r0 │ │ │ │ - bne.n c69c │ │ │ │ - b.n c62e │ │ │ │ + beq.n c8a0 │ │ │ │ + mov ip, r0 │ │ │ │ + add.w r0, r0, #1 │ │ │ │ + cmp r9, r0 │ │ │ │ + bne.n c92a │ │ │ │ + b.n c89c │ │ │ │ cmp r1, #0 │ │ │ │ - blt.n c632 │ │ │ │ - add.w ip, ip, ip, lsr #31 │ │ │ │ - mov.w r2, ip, asr #1 │ │ │ │ + blt.n c8a0 │ │ │ │ + add.w r8, r8, r8, lsr #31 │ │ │ │ + mov.w ip, r8, asr #1 │ │ │ │ cmp r7, #0 │ │ │ │ - bne.n c62e │ │ │ │ - mla r3, sl, r2, r4 │ │ │ │ - ldrd r1, r3, [r3, #8] │ │ │ │ - cmp r1, r3 │ │ │ │ - bne.n c632 │ │ │ │ - b.n c62e │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ - mov r5, fp │ │ │ │ - b.n c632 │ │ │ │ - adds r2, r1, r3 │ │ │ │ - b.n c6d8 │ │ │ │ - subs.w ip, ip, #1 │ │ │ │ - bcc.n c632 │ │ │ │ - cmp ip, r2 │ │ │ │ - bne.n c6d2 │ │ │ │ - b.n c62e │ │ │ │ - add.w r0, r3, #4294967295 @ 0xffffffff │ │ │ │ - beq.n c642 │ │ │ │ - cmp r0, #0 │ │ │ │ - blt.n c646 │ │ │ │ - cbnz r7, c734 │ │ │ │ - mov.w ip, #12 │ │ │ │ + bne.n c89c │ │ │ │ + add.w r1, ip, ip, lsl #1 │ │ │ │ + add.w r1, r4, r1, lsl #2 │ │ │ │ + ldrd r0, r1, [r1, #8] │ │ │ │ + cmp r0, r1 │ │ │ │ + bne.n c8a0 │ │ │ │ + b.n c89c │ │ │ │ + add.w ip, r1, r9 │ │ │ │ + b.n c968 │ │ │ │ + subs.w r8, r8, #1 │ │ │ │ + bcc.n c8a0 │ │ │ │ + cmp r8, ip │ │ │ │ + bne.n c962 │ │ │ │ + b.n c89c │ │ │ │ + add.w ip, r3, #4294967295 @ 0xffffffff │ │ │ │ + beq.n c8ae │ │ │ │ + cmp.w ip, #0 │ │ │ │ + blt.n c8b2 │ │ │ │ + cbnz r7, c9d0 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ mov lr, r7 │ │ │ │ rsb r8, r5, #0 │ │ │ │ - mla ip, ip, r3, r4 │ │ │ │ - b.n c704 │ │ │ │ - subs r0, #1 │ │ │ │ - sub.w ip, ip, #12 │ │ │ │ - adds r3, r0, #1 │ │ │ │ - beq.n c646 │ │ │ │ - ldrd r2, r3, [ip, #-4] │ │ │ │ - cmp r2, r3 │ │ │ │ - bne.n c6fa │ │ │ │ + add.w r2, r4, r3, lsl #2 │ │ │ │ + b.n c99a │ │ │ │ + add.w ip, ip, #4294967295 @ 0xffffffff │ │ │ │ + sub.w r2, r2, #12 │ │ │ │ + cmp.w ip, #4294967295 @ 0xffffffff │ │ │ │ + beq.n c8b2 │ │ │ │ + ldrd r0, r3, [r2, #-4] │ │ │ │ + cmp r0, r3 │ │ │ │ + bne.n c98c │ │ │ │ add.w lr, lr, #1 │ │ │ │ cmp r8, lr │ │ │ │ - bne.n c6fa │ │ │ │ - mov r2, r0 │ │ │ │ - b.n c5dc │ │ │ │ - add.w r0, r0, r0, lsr #31 │ │ │ │ - asrs r2, r0, #1 │ │ │ │ + bne.n c98c │ │ │ │ + mov r2, ip │ │ │ │ + b.n c84e │ │ │ │ + add.w ip, ip, ip, lsr #31 │ │ │ │ + mov.w r2, ip, asr #1 │ │ │ │ cmp r7, #0 │ │ │ │ - bne.w c5dc │ │ │ │ - movs r3, #12 │ │ │ │ - mla r3, r3, r2, r4 │ │ │ │ + bne.w c84e │ │ │ │ + add.w r3, r2, r2, lsl #1 │ │ │ │ + add.w r3, r4, r3, lsl #2 │ │ │ │ ldrd r0, r3, [r3, #8] │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n c646 │ │ │ │ - b.n c5dc │ │ │ │ - adds r2, r5, r3 │ │ │ │ - b.n c73c │ │ │ │ - subs r0, #1 │ │ │ │ - bcc.n c646 │ │ │ │ - cmp r0, r2 │ │ │ │ - bne.n c738 │ │ │ │ - b.n c5dc │ │ │ │ - nop │ │ │ │ + bne.w c8b2 │ │ │ │ + b.n c84e │ │ │ │ + add.w r2, r5, r3 │ │ │ │ + b.n c9de │ │ │ │ + subs.w ip, ip, #1 │ │ │ │ + bcc.w c8b2 │ │ │ │ + cmp ip, r2 │ │ │ │ + bne.n c9d6 │ │ │ │ + b.n c84e │ │ │ │ │ │ │ │ -0000c744 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +0000c9e4 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r1 │ │ │ │ blx b46c │ │ │ │ mov r4, r0 │ │ │ │ str.w r5, [r0], #8 │ │ │ │ blx aee0 │ │ │ │ - movs r2, #0 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov.w r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ strd r2, r3, [r4, #40] @ 0x28 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ strd r3, r3, [r4, #48] @ 0x30 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000c768 : │ │ │ │ - cbz r0, c77e │ │ │ │ +0000ca1c : │ │ │ │ + cbz r0, ca36 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ blx r3 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b5bc │ │ │ │ bx lr │ │ │ │ │ │ │ │ -0000c780 : │ │ │ │ +0000ca38 : │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0000c784 : │ │ │ │ - cbz r0, c796 │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +0000ca3c : │ │ │ │ + cbz r0, ca5a │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r1 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ blx r3 │ │ │ │ str r5, [r4, #48] @ 0x30 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ bx lr │ │ │ │ - cbz r1, c7e6 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + cmp r1, #0 │ │ │ │ + beq.n cac4 │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ - mov r6, r1 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ blx b490 │ │ │ │ - ldrd r3, r5, [r4, #28] │ │ │ │ - cmp r3, r5 │ │ │ │ - bcs.n c7e8 │ │ │ │ - movs r2, #20 │ │ │ │ - ldr r0, [r4, #36] @ 0x24 │ │ │ │ - mul.w r3, r2, r3 │ │ │ │ + ldrd r3, r6, [r4, #28] │ │ │ │ + cmp r3, r6 │ │ │ │ + bcs.n cac6 │ │ │ │ ldr r2, [r4, #24] │ │ │ │ - adds r5, r2, r3 │ │ │ │ - str r6, [r2, r3] │ │ │ │ + add.w r3, r3, r3, lsl #2 │ │ │ │ + mov.w r3, r3, lsl #2 │ │ │ │ + ldr r0, [r4, #36] @ 0x24 │ │ │ │ + add.w r6, r2, r3 │ │ │ │ + str r5, [r2, r3] │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ - str r0, [r5, #4] │ │ │ │ - adds r2, r3, #1 │ │ │ │ + str r0, [r6, #4] │ │ │ │ + add.w r2, r3, #1 │ │ │ │ str r2, [r4, #40] @ 0x28 │ │ │ │ - str r3, [r5, #12] │ │ │ │ + str r3, [r6, #12] │ │ │ │ blx b4c8 │ │ │ │ - ldr r3, [r6, #0] │ │ │ │ - str r0, [r5, #8] │ │ │ │ + ldr r3, [r5, #0] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ add.w r2, r4, r2, lsl #2 │ │ │ │ ldr r3, [r2, #44] @ 0x2c │ │ │ │ - str r3, [r5, #16] │ │ │ │ + str r0, [r6, #8] │ │ │ │ + str r3, [r6, #16] │ │ │ │ ldr r3, [r4, #28] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ str r3, [r2, #44] @ 0x2c │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [r4, #28] │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ bx lr │ │ │ │ - adds r7, r5, #1 │ │ │ │ - mov.w sl, #20 │ │ │ │ - add.w r7, r7, r5, lsr #2 │ │ │ │ - mul.w r0, sl, r7 │ │ │ │ + add.w r7, r6, #1 │ │ │ │ + add.w r7, r7, r6, lsr #2 │ │ │ │ + add.w r0, r7, r7, lsl #2 │ │ │ │ + mov.w r0, r0, lsl #2 │ │ │ │ blx b46c │ │ │ │ - ldr.w r9, [r4, #24] │ │ │ │ - mov r8, r0 │ │ │ │ - str r0, [r4, #24] │ │ │ │ + mov lr, r0 │ │ │ │ + ldr r0, [r4, #24] │ │ │ │ + str.w lr, [r4, #24] │ │ │ │ str r7, [r4, #32] │ │ │ │ - cbz r5, c82a │ │ │ │ - mul.w r7, sl, r5 │ │ │ │ - movs r5, #0 │ │ │ │ - add.w lr, r9, r5 │ │ │ │ - add.w ip, r8, r5 │ │ │ │ - adds r5, #20 │ │ │ │ - cmp r5, r7 │ │ │ │ - ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ - stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ - ldr.w r3, [lr] │ │ │ │ - str.w r3, [ip] │ │ │ │ - bne.n c80c │ │ │ │ - mov r0, r9 │ │ │ │ + cbz r6, cb18 │ │ │ │ + add.w r6, r6, r6, lsl #2 │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov.w r1, r6, lsl #2 │ │ │ │ + add.w ip, r0, r3 │ │ │ │ + add.w r2, lr, r3 │ │ │ │ + ldrd r6, r7, [ip] │ │ │ │ + add.w r3, r3, #20 │ │ │ │ + cmp r3, r1 │ │ │ │ + strd r6, r7, [r2] │ │ │ │ + ldrd r6, r7, [ip, #8] │ │ │ │ + strd r6, r7, [r2, #8] │ │ │ │ + ldr.w r6, [ip, #16] │ │ │ │ + str r6, [r2, #16] │ │ │ │ + bne.n caf2 │ │ │ │ blx b3b8 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ - b.n c7b0 │ │ │ │ - stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r1 │ │ │ │ + b.n ca7e │ │ │ │ + strd r3, r4, [sp, #-40]! @ 0x28 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ + strd fp, lr, [sp, #32] │ │ │ │ ldr.w fp, [r0, #4] │ │ │ │ + strd r7, r8, [sp, #16] │ │ │ │ mov r7, r0 │ │ │ │ + mov r8, r1 │ │ │ │ + ldr r0, [r1, #0] │ │ │ │ + strd r9, sl, [sp, #24] │ │ │ │ + mov sl, r3 │ │ │ │ mov r9, r2 │ │ │ │ - ldr.w r0, [r8] │ │ │ │ mov r1, fp │ │ │ │ - mov sl, r3 │ │ │ │ - bl 95b64 │ │ │ │ + bl 9d2a4 │ │ │ │ ldr.w r0, [r8, #4] │ │ │ │ mov r4, r1 │ │ │ │ add.w r1, fp, #4294967295 @ 0xffffffff │ │ │ │ - bl 95b64 │ │ │ │ - ldr r3, [r7, #32] │ │ │ │ - ldr r6, [r7, #28] │ │ │ │ - movs r2, #24 │ │ │ │ - adds r3, #1 │ │ │ │ + bl 9d2a4 │ │ │ │ + ldrd r6, r3, [r7, #28] │ │ │ │ + add.w r5, r4, r4, lsl #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [r7, #32] │ │ │ │ - adds r3, r6, #1 │ │ │ │ + add.w r3, r6, #1 │ │ │ │ str r3, [r7, #28] │ │ │ │ ldr r3, [r7, #0] │ │ │ │ - mla r5, r2, r4, r3 │ │ │ │ + add.w r5, r3, r5, lsl #3 │ │ │ │ ldrb.w ip, [r5, #18] │ │ │ │ ubfx ip, ip, #4, #3 │ │ │ │ cmp.w ip, #3 │ │ │ │ - bls.n c8a6 │ │ │ │ - adds r1, #1 │ │ │ │ - adds r6, #2 │ │ │ │ - b.n c886 │ │ │ │ - mov r6, r0 │ │ │ │ + bls.n cbb0 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ + add.w r6, r6, #2 │ │ │ │ + b.n cb8a │ │ │ │ + mov r6, r2 │ │ │ │ add r4, r1 │ │ │ │ - adds r0, r6, #1 │ │ │ │ + add.w r2, r6, #1 │ │ │ │ cmp fp, r4 │ │ │ │ it ls │ │ │ │ subls.w r4, r4, fp │ │ │ │ - mla r5, r2, r4, r3 │ │ │ │ + add.w r5, r4, r4, lsl #1 │ │ │ │ + add.w r5, r3, r5, lsl #3 │ │ │ │ ldrb.w ip, [r5, #18] │ │ │ │ ubfx ip, ip, #4, #3 │ │ │ │ cmp.w ip, #3 │ │ │ │ - bhi.n c884 │ │ │ │ + bhi.n cb88 │ │ │ │ str r6, [r7, #28] │ │ │ │ ldr r3, [r7, #24] │ │ │ │ orr.w ip, ip, #6 │ │ │ │ - ldrh.w r1, [r9, #2] │ │ │ │ cmp.w sl, #4096 @ 0x1000 │ │ │ │ + ldrh.w r1, [r9, #2] │ │ │ │ add.w r3, r3, #1 │ │ │ │ str r3, [r7, #24] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ ubfx r1, r1, #7, #9 │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ add.w r3, r3, #1 │ │ │ │ str r3, [r7, #8] │ │ │ │ ldr.w r3, [r9, #4] │ │ │ │ ubfx r2, r3, #0, #20 │ │ │ │ ldr.w r3, [r9] │ │ │ │ orr.w r2, r2, sl, lsl #20 │ │ │ │ - str r2, [r5, #20] │ │ │ │ ubfx r3, r3, #0, #20 │ │ │ │ orr.w r3, r3, ip, lsl #20 │ │ │ │ orr.w r3, r3, r1, lsl #23 │ │ │ │ - str r3, [r5, #16] │ │ │ │ - bcs.n c904 │ │ │ │ + strd r3, r2, [r5, #16] │ │ │ │ + bcs.n cc20 │ │ │ │ ldr.w r3, [r8] │ │ │ │ + ldrd r9, sl, [sp, #24] │ │ │ │ str r3, [r5, #0] │ │ │ │ ldr.w r3, [r8, #4] │ │ │ │ str r3, [r5, #4] │ │ │ │ ldr.w r3, [r8, #8] │ │ │ │ str r3, [r5, #8] │ │ │ │ ldr.w r3, [r8, #12] │ │ │ │ + ldrd r7, r8, [sp, #16] │ │ │ │ str r3, [r5, #12] │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r2, [pc, #16] @ (c918 ) │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + add sp, #32 │ │ │ │ + ldmia.w sp!, {fp, pc} │ │ │ │ + ldr r2, [pc, #16] @ (cc34 ) │ │ │ │ movw r1, #261 @ 0x105 │ │ │ │ - ldr r0, [pc, #16] @ (c91c ) │ │ │ │ + ldr r0, [pc, #16] @ (cc38 ) │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ blx b0e8 │ │ │ │ - b.n c8e8 │ │ │ │ + b.n cbf2 │ │ │ │ nop │ │ │ │ - ldr r1, [sp, #432] @ 0x1b0 │ │ │ │ - movs r0, r1 │ │ │ │ - ldr r1, [sp, #472] @ 0x1d8 │ │ │ │ - movs r0, r1 │ │ │ │ - ldr r2, [r0, #8] │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ - adds r3, r2, #1 │ │ │ │ - ldr r6, [r0, #4] │ │ │ │ + lsrs r0, r2, #22 │ │ │ │ + movs r1, r1 │ │ │ │ + lsrs r2, r3, #22 │ │ │ │ + movs r1, r1 │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + ldrd r6, r2, [r0, #4] │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ + add.w r3, r2, #1 │ │ │ │ add.w r3, r3, r2, lsr #3 │ │ │ │ cmp r6, r3 │ │ │ │ - bls.n c936 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + bls.n cc66 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ mov r5, r0 │ │ │ │ - ldr r7, [r0, #0] │ │ │ │ - adds r0, r3, #1 │ │ │ │ + add.w r0, r3, #1 │ │ │ │ add.w r0, r0, r3, lsr #3 │ │ │ │ + ldr r7, [r5, #0] │ │ │ │ blx af9c │ │ │ │ - movs r1, #24 │ │ │ │ + add.w r1, r0, r0, lsl #1 │ │ │ │ mov r8, r0 │ │ │ │ - mul.w r4, r1, r0 │ │ │ │ + mov.w r4, r1, lsl #3 │ │ │ │ mov r0, r4 │ │ │ │ blx b46c │ │ │ │ ldr r3, [r5, #36] @ 0x24 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [r5, #36] @ 0x24 │ │ │ │ cmp.w r8, #0 │ │ │ │ - beq.n c972 │ │ │ │ + beq.n ccac │ │ │ │ mov r3, r0 │ │ │ │ - adds r1, r4, r0 │ │ │ │ + add.w r1, r4, r0 │ │ │ │ ldrb r2, [r3, #18] │ │ │ │ - adds r3, #24 │ │ │ │ + add.w r3, r3, #24 │ │ │ │ bic.w r2, r2, #112 @ 0x70 │ │ │ │ strb.w r2, [r3, #-6] │ │ │ │ cmp r3, r1 │ │ │ │ - bne.n c962 │ │ │ │ - movs r3, #0 │ │ │ │ + bne.n cc9a │ │ │ │ + mov.w r3, #0 │ │ │ │ strd r0, r8, [r5] │ │ │ │ str r3, [r5, #8] │ │ │ │ - cbz r6, c9b2 │ │ │ │ + cbz r6, ccf2 │ │ │ │ mov r4, r7 │ │ │ │ mov r8, r3 │ │ │ │ - b.n c98c │ │ │ │ + b.n ccca │ │ │ │ add.w r8, r8, #1 │ │ │ │ - adds r4, #24 │ │ │ │ + add.w r4, r4, #24 │ │ │ │ cmp r6, r8 │ │ │ │ - beq.n c9b2 │ │ │ │ + beq.n ccf2 │ │ │ │ ldrb r3, [r4, #18] │ │ │ │ ubfx r3, r3, #4, #3 │ │ │ │ cmp r3, #3 │ │ │ │ - bls.n c982 │ │ │ │ + bls.n ccbe │ │ │ │ ldrh r3, [r4, #22] │ │ │ │ add.w r2, r4, #16 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ add.w r8, r8, #1 │ │ │ │ - adds r4, #24 │ │ │ │ + add.w r4, r4, #24 │ │ │ │ ubfx r3, r3, #4, #12 │ │ │ │ - bl c834 │ │ │ │ + bl cb20 │ │ │ │ cmp r6, r8 │ │ │ │ - bne.n c98c │ │ │ │ + bne.n ccca │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ mov r0, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, lr, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ b.w b3b4 │ │ │ │ - push {r4, lr} │ │ │ │ + nop │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ - cbz r1, c9ec │ │ │ │ + cbz r1, cd3c │ │ │ │ cmp r1, #1 │ │ │ │ - beq.n c9c8 │ │ │ │ + beq.n cd16 │ │ │ │ pop {r4, pc} │ │ │ │ ldr r0, [r0, #80] @ 0x50 │ │ │ │ blx b5c0 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ add.w r0, r4, #80 @ 0x50 │ │ │ │ - str r3, [r4, #80] @ 0x50 │ │ │ │ - str r3, [r4, #116] @ 0x74 │ │ │ │ - str r3, [r4, #100] @ 0x64 │ │ │ │ - strd r3, r3, [r4, #92] @ 0x5c │ │ │ │ - strd r3, r3, [r4, #108] @ 0x6c │ │ │ │ - str r3, [r4, #104] @ 0x68 │ │ │ │ - strd r3, r3, [r4, #84] @ 0x54 │ │ │ │ - bl c920 │ │ │ │ + strd r3, r3, [r4, #80] @ 0x50 │ │ │ │ + strd r3, r3, [r4, #88] @ 0x58 │ │ │ │ + strd r3, r3, [r4, #96] @ 0x60 │ │ │ │ + strd r3, r3, [r4, #104] @ 0x68 │ │ │ │ + strd r3, r3, [r4, #112] @ 0x70 │ │ │ │ + bl cc3c │ │ │ │ ldr r0, [r4, #120] @ 0x78 │ │ │ │ blx b5c0 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ add.w r0, r4, #120 @ 0x78 │ │ │ │ - str r3, [r4, #120] @ 0x78 │ │ │ │ - str.w r3, [r4, #156] @ 0x9c │ │ │ │ - str.w r3, [r4, #140] @ 0x8c │ │ │ │ - strd r3, r3, [r4, #132] @ 0x84 │ │ │ │ - strd r3, r3, [r4, #148] @ 0x94 │ │ │ │ - str.w r3, [r4, #144] @ 0x90 │ │ │ │ - strd r3, r3, [r4, #124] @ 0x7c │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ - b.n c920 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + strd r3, r3, [r4, #120] @ 0x78 │ │ │ │ + strd r3, r3, [r4, #128] @ 0x80 │ │ │ │ + strd r3, r3, [r4, #136] @ 0x88 │ │ │ │ + strd r3, r3, [r4, #144] @ 0x90 │ │ │ │ + strd r3, r3, [r4, #152] @ 0x98 │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + b.n cc3c │ │ │ │ + nop │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r1 │ │ │ │ ldr r5, [r0, #4] │ │ │ │ - sub sp, #20 │ │ │ │ - mov r4, r0 │ │ │ │ - mov r1, r5 │ │ │ │ - ldr r0, [r6, #0] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov.w r8, #0 │ │ │ │ + ldr r0, [r1, #0] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov sl, r3 │ │ │ │ - mov.w r9, #0 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - bl 95b64 │ │ │ │ + mov r9, r2 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #12 │ │ │ │ + mov r1, r5 │ │ │ │ + bl 9d2a4 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ mov r7, r1 │ │ │ │ - subs r1, r5, #1 │ │ │ │ - bl 95b64 │ │ │ │ - ldr r2, [r4, #28] │ │ │ │ + add.w r1, r5, #4294967295 @ 0xffffffff │ │ │ │ + bl 9d2a4 │ │ │ │ movw r3, #4095 @ 0xfff │ │ │ │ ldr r0, [r4, #0] │ │ │ │ + add.w lr, r1, #1 │ │ │ │ cmp sl, r3 │ │ │ │ - add.w r8, r1, #1 │ │ │ │ - add.w r2, r2, #1 │ │ │ │ - mov r3, r7 │ │ │ │ - mov.w lr, #24 │ │ │ │ mov ip, r7 │ │ │ │ - str r4, [sp, #4] │ │ │ │ - str.w sl, [sp, #12] │ │ │ │ - bne.n ca72 │ │ │ │ - b.n cb12 │ │ │ │ - add r3, r8 │ │ │ │ - adds r2, #1 │ │ │ │ + strd r4, sl, [sp] │ │ │ │ + ldr r2, [r4, #28] │ │ │ │ + mov r3, r7 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + bne.n cdd0 │ │ │ │ + b.n ce78 │ │ │ │ + add r3, lr │ │ │ │ + add.w r2, r2, #1 │ │ │ │ cmp r5, r3 │ │ │ │ it ls │ │ │ │ subls r3, r3, r5 │ │ │ │ cmp ip, r3 │ │ │ │ - beq.w cbc2 │ │ │ │ - mul.w sl, lr, r3 │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ - add.w r1, r0, sl │ │ │ │ - str r2, [r4, #28] │ │ │ │ + beq.w cf40 │ │ │ │ + add.w sl, r3, r3, lsl #1 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + add.w r1, r0, sl, lsl #3 │ │ │ │ ldrb r7, [r1, #18] │ │ │ │ + str r2, [r4, #28] │ │ │ │ + tst.w r7, #32 │ │ │ │ ubfx fp, r7, #4, #3 │ │ │ │ - lsls r7, r7, #26 │ │ │ │ - bpl.n cb3a │ │ │ │ + beq.n cea2 │ │ │ │ cmp.w fp, #3 │ │ │ │ - bls.n ca62 │ │ │ │ - ldr.w r7, [r0, sl] │ │ │ │ + bls.n cdbe │ │ │ │ + ldr.w r7, [r0, sl, lsl #3] │ │ │ │ ldr r4, [r6, #0] │ │ │ │ cmp r4, r7 │ │ │ │ - bne.n ca62 │ │ │ │ + bne.n cdbe │ │ │ │ ldr r7, [r1, #4] │ │ │ │ ldr r4, [r6, #4] │ │ │ │ cmp r4, r7 │ │ │ │ - bne.n ca62 │ │ │ │ + bne.n cdbe │ │ │ │ ldr r7, [r1, #8] │ │ │ │ ldr r4, [r6, #8] │ │ │ │ cmp r4, r7 │ │ │ │ - bne.n ca62 │ │ │ │ + bne.n cdbe │ │ │ │ ldr r7, [r1, #12] │ │ │ │ ldr r4, [r6, #12] │ │ │ │ cmp r4, r7 │ │ │ │ - bne.n ca62 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ + bne.n cdbe │ │ │ │ ldr r7, [r1, #20] │ │ │ │ - ldr.w fp, [r4, #4] │ │ │ │ + ldr.w fp, [r9, #4] │ │ │ │ ubfx r7, r7, #0, #20 │ │ │ │ ubfx sl, fp, #0, #20 │ │ │ │ and.w fp, fp, r7 │ │ │ │ cmp sl, fp │ │ │ │ - bne.n ca62 │ │ │ │ - ldr r7, [r4, #0] │ │ │ │ + bne.n cdbe │ │ │ │ + ldr.w r7, [r9] │ │ │ │ ldr.w fp, [r1, #16] │ │ │ │ ubfx r7, r7, #0, #20 │ │ │ │ ubfx sl, fp, #0, #20 │ │ │ │ and.w fp, fp, r7 │ │ │ │ cmp sl, fp │ │ │ │ - bne.n ca62 │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ + bne.n cdbe │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ mov.w sl, #2 │ │ │ │ - cmp.w r9, #0 │ │ │ │ + cmp.w r8, #0 │ │ │ │ it eq │ │ │ │ - moveq r9, r1 │ │ │ │ + moveq r8, r1 │ │ │ │ ldr r7, [r4, #8] │ │ │ │ - subs r7, #1 │ │ │ │ + add.w r7, r7, #4294967295 @ 0xffffffff │ │ │ │ str r7, [r4, #8] │ │ │ │ ldrb r7, [r1, #18] │ │ │ │ bfi r7, sl, #4, #3 │ │ │ │ strb r7, [r1, #18] │ │ │ │ - b.n ca62 │ │ │ │ + b.n cdbe │ │ │ │ ldr r7, [r1, #4] │ │ │ │ ldr r4, [r6, #4] │ │ │ │ cmp r4, r7 │ │ │ │ - beq.n cbe4 │ │ │ │ - add r3, r8 │ │ │ │ - adds r2, #1 │ │ │ │ + beq.w cf72 │ │ │ │ + add r3, lr │ │ │ │ + add.w r2, r2, #1 │ │ │ │ cmp r5, r3 │ │ │ │ it ls │ │ │ │ subls r3, r3, r5 │ │ │ │ cmp ip, r3 │ │ │ │ - beq.n cbc2 │ │ │ │ - mul.w sl, lr, r3 │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ - add.w r1, r0, sl │ │ │ │ - str r2, [r4, #28] │ │ │ │ + beq.n cf40 │ │ │ │ + add.w sl, r3, r3, lsl #1 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + add.w r1, r0, sl, lsl #3 │ │ │ │ ldrb r7, [r1, #18] │ │ │ │ + str r2, [r4, #28] │ │ │ │ + tst.w r7, #32 │ │ │ │ ubfx fp, r7, #4, #3 │ │ │ │ - lsls r7, r7, #26 │ │ │ │ - bpl.n cb3a │ │ │ │ + beq.n cea2 │ │ │ │ cmp.w fp, #3 │ │ │ │ - bls.n cb04 │ │ │ │ - ldr.w r7, [r0, sl] │ │ │ │ + bls.n ce68 │ │ │ │ + ldr.w r7, [r0, sl, lsl #3] │ │ │ │ ldr r4, [r6, #0] │ │ │ │ cmp r7, r4 │ │ │ │ - bne.n cb04 │ │ │ │ - b.n cafc │ │ │ │ - ldr.w sl, [sp, #12] │ │ │ │ - cmp.w r9, #0 │ │ │ │ - beq.n cbce │ │ │ │ - ldr r3, [r4, #24] │ │ │ │ + bne.n ce68 │ │ │ │ + b.n ce5e │ │ │ │ + ldr.w sl, [sp, #4] │ │ │ │ + cmp.w r8, #0 │ │ │ │ + beq.n cf4a │ │ │ │ cmp.w sl, #4096 @ 0x1000 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ + ldr r3, [r4, #24] │ │ │ │ + ldr.w r1, [r9] │ │ │ │ add.w r3, r3, #1 │ │ │ │ str r3, [r4, #24] │ │ │ │ ldr r3, [r4, #8] │ │ │ │ - ldr r1, [r0, #0] │ │ │ │ add.w r3, r3, #1 │ │ │ │ str r3, [r4, #8] │ │ │ │ - ldr r3, [r0, #4] │ │ │ │ - ldr.w r2, [r9, #16] │ │ │ │ - ubfx r3, r3, #0, #20 │ │ │ │ + ldr.w r2, [r8, #16] │ │ │ │ + ldr.w r3, [r9, #4] │ │ │ │ bfi r2, r1, #0, #20 │ │ │ │ - str.w r2, [r9, #16] │ │ │ │ + ubfx r3, r3, #0, #20 │ │ │ │ + str.w r2, [r8, #16] │ │ │ │ + ldrh.w r1, [r9, #2] │ │ │ │ orr.w r3, r3, sl, lsl #20 │ │ │ │ - ldrh r1, [r0, #2] │ │ │ │ - ldrh.w r2, [r9, #18] │ │ │ │ - str.w r3, [r9, #20] │ │ │ │ + ldrh.w r2, [r8, #18] │ │ │ │ + str.w r3, [r8, #20] │ │ │ │ ubfx r1, r1, #7, #9 │ │ │ │ bfi r2, r1, #7, #9 │ │ │ │ - strh.w r2, [r9, #18] │ │ │ │ + strh.w r2, [r8, #18] │ │ │ │ orr.w r2, r2, #96 @ 0x60 │ │ │ │ - strb.w r2, [r9, #18] │ │ │ │ - bcs.n cbb0 │ │ │ │ + strb.w r2, [r8, #18] │ │ │ │ + bcs.n cf2e │ │ │ │ ldr r3, [r6, #0] │ │ │ │ - str.w r3, [r9] │ │ │ │ + str.w r3, [r8] │ │ │ │ ldr r3, [r6, #4] │ │ │ │ - str.w r3, [r9, #4] │ │ │ │ + str.w r3, [r8, #4] │ │ │ │ ldr r3, [r6, #8] │ │ │ │ - str.w r3, [r9, #8] │ │ │ │ + str.w r3, [r8, #8] │ │ │ │ ldr r3, [r6, #12] │ │ │ │ - str.w r3, [r9, #12] │ │ │ │ - add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r2, [pc, #140] @ (cc40 ) │ │ │ │ + str.w r3, [r8, #12] │ │ │ │ + add sp, #12 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + ldr r2, [pc, #160] @ (cfd0 ) │ │ │ │ movw r1, #261 @ 0x105 │ │ │ │ - ldr r0, [pc, #140] @ (cc44 ) │ │ │ │ + ldr r0, [pc, #156] @ (cfd4 ) │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ blx b0e8 │ │ │ │ - b.n cb92 │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ - ldr.w sl, [sp, #12] │ │ │ │ - cmp.w r9, #0 │ │ │ │ - bne.n cb44 │ │ │ │ + b.n cefe │ │ │ │ + ldrd r4, sl, [sp] │ │ │ │ + cmp.w r8, #0 │ │ │ │ + bne.n ceac │ │ │ │ mov r0, r4 │ │ │ │ - bl c920 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + bl cc3c │ │ │ │ mov r3, sl │ │ │ │ + mov r2, r9 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b.n c834 │ │ │ │ + add sp, #12 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ + b.n cb20 │ │ │ │ ldr r7, [r1, #8] │ │ │ │ ldr r4, [r6, #8] │ │ │ │ cmp r4, r7 │ │ │ │ - bne.n cb04 │ │ │ │ + bne.w ce68 │ │ │ │ ldr r7, [r1, #12] │ │ │ │ ldr r4, [r6, #12] │ │ │ │ cmp r4, r7 │ │ │ │ - bne.n cb04 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ + bne.w ce68 │ │ │ │ ldr r7, [r1, #16] │ │ │ │ - ldr.w fp, [r4] │ │ │ │ + ldr.w fp, [r9] │ │ │ │ ubfx r7, r7, #0, #20 │ │ │ │ ubfx sl, fp, #0, #20 │ │ │ │ and.w fp, fp, r7 │ │ │ │ cmp sl, fp │ │ │ │ - bne.w cb04 │ │ │ │ + bne.w ce68 │ │ │ │ ldrh r7, [r1, #18] │ │ │ │ - ldrh.w sl, [r4, #2] │ │ │ │ + ldrh.w sl, [r9, #2] │ │ │ │ ubfx r7, r7, #7, #9 │ │ │ │ cmp.w r7, sl, lsr #7 │ │ │ │ - bcc.w cb04 │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ + bcc.w ce68 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ mov.w sl, #2 │ │ │ │ - cmp.w r9, #0 │ │ │ │ + cmp.w r8, #0 │ │ │ │ it eq │ │ │ │ - moveq r9, r1 │ │ │ │ + moveq r8, r1 │ │ │ │ ldr r7, [r4, #8] │ │ │ │ - subs r7, #1 │ │ │ │ + add.w r7, r7, #4294967295 @ 0xffffffff │ │ │ │ str r7, [r4, #8] │ │ │ │ ldrb r7, [r1, #18] │ │ │ │ bfi r7, sl, #4, #3 │ │ │ │ strb r7, [r1, #18] │ │ │ │ - b.n cb04 │ │ │ │ - nop │ │ │ │ - str r6, [sp, #768] @ 0x300 │ │ │ │ - movs r0, r1 │ │ │ │ - str r6, [sp, #808] @ 0x328 │ │ │ │ - movs r0, r1 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + b.n ce68 │ │ │ │ + lsrs r2, r0, #10 │ │ │ │ + movs r1, r1 │ │ │ │ + lsrs r4, r1, #10 │ │ │ │ + movs r1, r1 │ │ │ │ + strd r3, r4, [sp, #-40]! @ 0x28 │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ mov r6, r1 │ │ │ │ ldr r5, [r0, #4] │ │ │ │ - sub sp, #12 │ │ │ │ - mov r4, r0 │ │ │ │ + strd r7, r8, [sp, #16] │ │ │ │ + ldr r0, [r1, #0] │ │ │ │ + strd r9, sl, [sp, #24] │ │ │ │ + mov sl, r2 │ │ │ │ + mov.w r9, #0 │ │ │ │ + strd fp, lr, [sp, #32] │ │ │ │ mov r1, r5 │ │ │ │ - ldr r0, [r6, #0] │ │ │ │ - mov.w sl, #0 │ │ │ │ - str r2, [sp, #4] │ │ │ │ - bl 95b64 │ │ │ │ + bl 9d2a4 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ mov r8, r1 │ │ │ │ - subs r1, r5, #1 │ │ │ │ - bl 95b64 │ │ │ │ - ldr r3, [r4, #12] │ │ │ │ + add.w r1, r5, #4294967295 @ 0xffffffff │ │ │ │ + bl 9d2a4 │ │ │ │ ldr r7, [r4, #0] │ │ │ │ - add.w r9, r1, #1 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w lr, r1, #1 │ │ │ │ + ldr r3, [r4, #12] │ │ │ │ ldr r2, [r4, #20] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [r4, #12] │ │ │ │ - mov.w lr, #24 │ │ │ │ mov r3, r8 │ │ │ │ - str r4, [sp, #0] │ │ │ │ - b.n cc90 │ │ │ │ - add r3, r9 │ │ │ │ + b.n d02c │ │ │ │ + add r3, lr │ │ │ │ cmp r5, r3 │ │ │ │ it ls │ │ │ │ subls r3, r3, r5 │ │ │ │ cmp r8, r3 │ │ │ │ - beq.n cd30 │ │ │ │ - mul.w ip, lr, r3 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ - adds r2, #1 │ │ │ │ - add.w r1, r7, ip │ │ │ │ - str r2, [r0, #20] │ │ │ │ - ldrb r0, [r1, #18] │ │ │ │ - ubfx fp, r0, #4, #3 │ │ │ │ - lsls r0, r0, #26 │ │ │ │ - bpl.n cd30 │ │ │ │ + beq.n d0d6 │ │ │ │ + add.w r0, r3, r3, lsl #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w ip, r7, r0, lsl #3 │ │ │ │ + ldrb.w r1, [ip, #18] │ │ │ │ + str r2, [r4, #20] │ │ │ │ + tst.w r1, #32 │ │ │ │ + ubfx fp, r1, #4, #3 │ │ │ │ + beq.n d0d6 │ │ │ │ cmp.w fp, #3 │ │ │ │ - bls.n cc84 │ │ │ │ - ldr.w r0, [r7, ip] │ │ │ │ - ldr r4, [r6, #0] │ │ │ │ - cmp r4, r0 │ │ │ │ - bne.n cc84 │ │ │ │ - ldr r0, [r1, #4] │ │ │ │ - ldr r4, [r6, #4] │ │ │ │ - cmp r4, r0 │ │ │ │ - bne.n cc84 │ │ │ │ - ldr r0, [r1, #8] │ │ │ │ - ldr r4, [r6, #8] │ │ │ │ - cmp r4, r0 │ │ │ │ - bne.n cc84 │ │ │ │ - ldr r0, [r1, #12] │ │ │ │ - ldr r4, [r6, #12] │ │ │ │ - cmp r4, r0 │ │ │ │ - bne.n cc84 │ │ │ │ - ldrh.w ip, [r1, #22] │ │ │ │ - movw r0, #4095 @ 0xfff │ │ │ │ - cmp.w r0, ip, lsr #4 │ │ │ │ - beq.n cd46 │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ - ldr.w ip, [r1, #20] │ │ │ │ - ldr r0, [r0, #4] │ │ │ │ - ubfx fp, ip, #0, #20 │ │ │ │ - ubfx r0, r0, #0, #20 │ │ │ │ - and.w ip, ip, r0 │ │ │ │ - cmp fp, ip │ │ │ │ - bne.n cc84 │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ - ldr.w ip, [r0] │ │ │ │ - ldr r0, [r1, #16] │ │ │ │ - ubfx fp, ip, #0, #20 │ │ │ │ - ubfx r0, r0, #0, #20 │ │ │ │ - and.w ip, ip, r0 │ │ │ │ - cmp fp, ip │ │ │ │ - bne.n cc84 │ │ │ │ - cmp.w sl, #0 │ │ │ │ - beq.n cd72 │ │ │ │ - ldr.w r0, [sl, #20] │ │ │ │ - ldr.w ip, [r1, #20] │ │ │ │ - ubfx r0, r0, #0, #20 │ │ │ │ - ubfx fp, ip, #0, #20 │ │ │ │ - and.w ip, ip, r0 │ │ │ │ - cmp fp, ip │ │ │ │ + bls.n d020 │ │ │ │ + ldr.w r0, [r7, r0, lsl #3] │ │ │ │ + ldr r1, [r6, #0] │ │ │ │ + cmp r1, r0 │ │ │ │ + bne.n d020 │ │ │ │ + ldr r0, [r6, #4] │ │ │ │ + ldr.w r1, [ip, #4] │ │ │ │ + cmp r0, r1 │ │ │ │ + bne.n d020 │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ + ldr.w r1, [ip, #8] │ │ │ │ + cmp r0, r1 │ │ │ │ + bne.n d020 │ │ │ │ + ldr r0, [r6, #12] │ │ │ │ + ldr.w r1, [ip, #12] │ │ │ │ + cmp r0, r1 │ │ │ │ + bne.n d020 │ │ │ │ + ldrh.w r0, [ip, #22] │ │ │ │ + movw r1, #4095 @ 0xfff │ │ │ │ + cmp.w r1, r0, lsr #4 │ │ │ │ + beq.n d0fc │ │ │ │ + ldr.w r1, [sl, #4] │ │ │ │ + ldr.w r0, [ip, #20] │ │ │ │ + ubfx r1, r1, #0, #20 │ │ │ │ + ubfx fp, r0, #0, #20 │ │ │ │ + and.w r0, r0, r1 │ │ │ │ + cmp fp, r0 │ │ │ │ + bne.n d020 │ │ │ │ + ldr.w r1, [ip, #16] │ │ │ │ + ldr.w r0, [sl] │ │ │ │ + ubfx r1, r1, #0, #20 │ │ │ │ + ubfx fp, r0, #0, #20 │ │ │ │ + and.w r0, r0, r1 │ │ │ │ + cmp fp, r0 │ │ │ │ + bne.n d020 │ │ │ │ + cmp.w r9, #0 │ │ │ │ + beq.n d12a │ │ │ │ + ldr.w r1, [r9, #20] │ │ │ │ + ldr.w r0, [ip, #20] │ │ │ │ + ubfx r1, r1, #0, #20 │ │ │ │ + ubfx fp, r0, #0, #20 │ │ │ │ + and.w r0, r0, r1 │ │ │ │ + cmp fp, r0 │ │ │ │ it eq │ │ │ │ - moveq sl, r1 │ │ │ │ - b.n cc84 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - cmp.w sl, #0 │ │ │ │ - beq.n cd3e │ │ │ │ + moveq r9, ip │ │ │ │ + b.n d020 │ │ │ │ + cmp.w r9, #0 │ │ │ │ + beq.n d0e4 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [r4, #16] │ │ │ │ - mov r0, sl │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ - ldr.w ip, [r1, #16] │ │ │ │ - ldr r0, [r0, #0] │ │ │ │ - ubfx fp, ip, #0, #20 │ │ │ │ - ubfx r0, r0, #0, #20 │ │ │ │ - and.w ip, ip, r0 │ │ │ │ - cmp fp, ip │ │ │ │ - bne.n cc84 │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ - ldrh.w ip, [r1, #18] │ │ │ │ - ldrh r0, [r0, #2] │ │ │ │ - ubfx r0, r0, #7, #9 │ │ │ │ - cmp.w r0, ip, lsr #7 │ │ │ │ - bcc.n cc84 │ │ │ │ - b.n cd0e │ │ │ │ - mov sl, r1 │ │ │ │ - b.n cc84 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + mov r0, r9 │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + ldrd r7, r8, [sp, #16] │ │ │ │ + ldrd r9, sl, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldmia.w sp!, {fp, pc} │ │ │ │ + ldr.w r1, [sl] │ │ │ │ + ldr.w r0, [ip, #16] │ │ │ │ + ubfx r1, r1, #0, #20 │ │ │ │ + ubfx fp, r0, #0, #20 │ │ │ │ + and.w r0, r0, r1 │ │ │ │ + cmp fp, r0 │ │ │ │ + bne.n d020 │ │ │ │ + ldrh.w r1, [sl, #2] │ │ │ │ + ldrh.w r0, [ip, #18] │ │ │ │ + ubfx r1, r1, #7, #9 │ │ │ │ + cmp.w r1, r0, lsr #7 │ │ │ │ + bcc.w d020 │ │ │ │ + b.n d0b4 │ │ │ │ + mov r9, ip │ │ │ │ + b.n d020 │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r0 │ │ │ │ + mov r0, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r1 │ │ │ │ - mov sl, r0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #316 @ 0x13c │ │ │ │ + add r2, sp, #112 @ 0x70 │ │ │ │ add.w r9, sp, #116 @ 0x74 │ │ │ │ - add r5, sp, #112 @ 0x70 │ │ │ │ - add.w r8, sp, #104 @ 0x68 │ │ │ │ add r3, sp, #108 @ 0x6c │ │ │ │ - str.w r9, [sp, #4] │ │ │ │ + add.w r8, sp, #104 @ 0x68 │ │ │ │ + strd r2, r9, [sp] │ │ │ │ + ldr r5, [r1, #0] │ │ │ │ + strd r3, r2, [sp, #36] @ 0x24 │ │ │ │ mov r2, r8 │ │ │ │ - str r5, [sp, #0] │ │ │ │ - str r0, [sp, #36] @ 0x24 │ │ │ │ - mov r0, r7 │ │ │ │ - ldr r4, [r1, #0] │ │ │ │ - ldr r1, [pc, #620] @ (d00c ) │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r1, [pc, #692] @ (d41c ) │ │ │ │ add r1, pc │ │ │ │ - blx r4 │ │ │ │ - cbnz r0, cdae │ │ │ │ - movs r0, #0 │ │ │ │ + blx r5 │ │ │ │ + cbnz r0, d188 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #316 @ 0x13c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ add r6, sp, #228 @ 0xe4 │ │ │ │ + mov.w sl, #0 │ │ │ │ mov r0, r6 │ │ │ │ + mov fp, sl │ │ │ │ blx b408 │ │ │ │ - movs r1, #8 │ │ │ │ + mov.w r1, #8 │ │ │ │ mov r0, r6 │ │ │ │ blx ae10 │ │ │ │ - ldr.w r3, [sl, #28] │ │ │ │ - cbz r3, cdf2 │ │ │ │ - mov.w sl, #0 │ │ │ │ - str r5, [sp, #44] @ 0x2c │ │ │ │ - ldr r5, [sp, #36] @ 0x24 │ │ │ │ - mov fp, sl │ │ │ │ - ldr r4, [r5, #24] │ │ │ │ + ldr r3, [r4, #28] │ │ │ │ + cbz r3, d1c6 │ │ │ │ + ldr r5, [r4, #24] │ │ │ │ mov r0, r6 │ │ │ │ add.w fp, fp, #1 │ │ │ │ - add r4, sl │ │ │ │ + add r5, sl │ │ │ │ add.w sl, sl, #20 │ │ │ │ - ldr r1, [r4, #12] │ │ │ │ + ldr r1, [r5, #12] │ │ │ │ blx affc │ │ │ │ - ldr r1, [r4, #4] │ │ │ │ + ldr r1, [r5, #4] │ │ │ │ mov r0, r6 │ │ │ │ blx b3e4 │ │ │ │ - ldr r2, [r5, #28] │ │ │ │ - cmp fp, r2 │ │ │ │ - bcc.n cdce │ │ │ │ - ldr r5, [sp, #44] @ 0x2c │ │ │ │ + ldr r3, [r4, #28] │ │ │ │ + cmp fp, r3 │ │ │ │ + bcc.n d1a4 │ │ │ │ mov r0, r6 │ │ │ │ blx b648 │ │ │ │ - ldr r2, [sp, #228] @ 0xe4 │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ + ldr r2, [sp, #228] @ 0xe4 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n cda6 │ │ │ │ - ldr r2, [sp, #232] @ 0xe8 │ │ │ │ + bne.n d16c │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ + ldr r2, [sp, #232] @ 0xe8 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n cda6 │ │ │ │ - ldr r2, [sp, #236] @ 0xec │ │ │ │ + bne.n d16c │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ + ldr r2, [sp, #236] @ 0xec │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n cda6 │ │ │ │ - ldr r2, [sp, #240] @ 0xf0 │ │ │ │ + bne.n d16c │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n cda6 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ - add r2, sp, #120 @ 0x78 │ │ │ │ - mov r6, r2 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ - adds r3, #80 @ 0x50 │ │ │ │ - mov.w sl, #24 │ │ │ │ - ldr r4, [r3, #4] │ │ │ │ - mov ip, r3 │ │ │ │ + bne.n d16c │ │ │ │ + add.w r3, r4, #80 @ 0x50 │ │ │ │ + add.w sl, sp, #120 @ 0x78 │ │ │ │ + ldr r6, [r4, #84] @ 0x54 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ - ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ - stmia r6!, {r0, r1, r2, r3} │ │ │ │ - mul.w sl, sl, r4 │ │ │ │ - ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ - stmia r6!, {r0, r1, r2, r3} │ │ │ │ - ldmia.w ip, {r0, r1} │ │ │ │ - stmia.w r6, {r0, r1} │ │ │ │ - mov r0, sl │ │ │ │ + ldrd r2, r3, [r4, #80] @ 0x50 │ │ │ │ + add.w r5, r6, r6, lsl #1 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + strd r2, r3, [sp, #120] @ 0x78 │ │ │ │ + ldrd r2, r3, [r4, #88] @ 0x58 │ │ │ │ + mov r0, r5 │ │ │ │ + strd r2, r3, [sl, #8] │ │ │ │ + ldrd r2, r3, [r4, #96] @ 0x60 │ │ │ │ + strd r2, r3, [sl, #16] │ │ │ │ + ldrd r2, r3, [r4, #104] @ 0x68 │ │ │ │ + strd r2, r3, [sl, #24] │ │ │ │ + ldrd r2, r3, [r4, #112] @ 0x70 │ │ │ │ + strd r2, r3, [sl, #32] │ │ │ │ blx b46c │ │ │ │ mov fp, r0 │ │ │ │ - cbz r4, ce74 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ - mov.w ip, #0 │ │ │ │ - ldr.w lr, [r3, #80] @ 0x50 │ │ │ │ - add.w r6, lr, ip │ │ │ │ - add.w r4, fp, ip │ │ │ │ - add.w ip, ip, #24 │ │ │ │ - cmp sl, ip │ │ │ │ - ldmia r6!, {r0, r1, r2, r3} │ │ │ │ - stmia r4!, {r0, r1, r2, r3} │ │ │ │ - ldmia.w r6, {r0, r1} │ │ │ │ - stmia.w r4, {r0, r1} │ │ │ │ - bne.n ce58 │ │ │ │ - ldr r3, [pc, #408] @ (d010 ) │ │ │ │ - str.w fp, [sp, #68] @ 0x44 │ │ │ │ - add r3, pc │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ - ldr r3, [pc, #404] @ (d014 ) │ │ │ │ - strd r5, r9, [sp, #56] @ 0x38 │ │ │ │ + cbz r6, d266 │ │ │ │ + ldr r6, [r4, #80] @ 0x50 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov ip, r4 │ │ │ │ + mov r2, r5 │ │ │ │ + add.w r0, r6, r1 │ │ │ │ + add.w r3, fp, r1 │ │ │ │ + ldrd r4, r5, [r0] │ │ │ │ + add.w r1, r1, #24 │ │ │ │ + cmp r2, r1 │ │ │ │ + strd r4, r5, [r3] │ │ │ │ + ldrd r4, r5, [r0, #8] │ │ │ │ + strd r4, r5, [r3, #8] │ │ │ │ + ldrd r4, r5, [r0, #16] │ │ │ │ + strd r4, r5, [r3, #16] │ │ │ │ + bne.n d23c │ │ │ │ + mov r4, ip │ │ │ │ + ldr r3, [pc, #440] @ (d420 ) │ │ │ │ + str.w r9, [sp, #60] @ 0x3c │ │ │ │ + strd fp, sl, [sp, #68] @ 0x44 │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ - ldr r3, [pc, #396] @ (d018 ) │ │ │ │ + ldr r3, [pc, #428] @ (d424 ) │ │ │ │ + add r3, pc │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [pc, #428] @ (d428 ) │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ movw r3, #52429 @ 0xcccd │ │ │ │ movt r3, #52428 @ 0xcccc │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [r7, #0] │ │ │ │ mov r0, r7 │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ + ldr r1, [sp, #52] @ 0x34 │ │ │ │ blx r3 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w cffe │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ + bne.w d40c │ │ │ │ + ldrd r1, r3, [sp, #56] @ 0x38 │ │ │ │ add.w r9, sp, #160 @ 0xa0 │ │ │ │ - str r3, [sp, #28] │ │ │ │ - movs r2, #64 @ 0x40 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ + mov.w r2, #64 @ 0x40 │ │ │ │ + str.w r8, [sp, #16] │ │ │ │ mov r0, r7 │ │ │ │ - str r3, [sp, #24] │ │ │ │ + str r3, [sp, #28] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ - strd r8, r3, [sp, #16] │ │ │ │ + str r3, [sp, #24] │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #20] │ │ │ │ add r3, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #12] │ │ │ │ add r3, sp, #84 @ 0x54 │ │ │ │ str r3, [sp, #8] │ │ │ │ add r3, sp, #80 @ 0x50 │ │ │ │ str r3, [sp, #4] │ │ │ │ add r3, sp, #92 @ 0x5c │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r9 │ │ │ │ - ldr r4, [r7, #0] │ │ │ │ - ldr r1, [sp, #52] @ 0x34 │ │ │ │ - blx r4 │ │ │ │ + ldr r5, [r7, #0] │ │ │ │ + blx r5 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n cfc4 │ │ │ │ + beq.n d3be │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ mov r0, r9 │ │ │ │ blx add8 │ │ │ │ ldr.w fp, [sp, #92] @ 0x5c │ │ │ │ orrs.w r0, r0, fp │ │ │ │ - bne.n cf78 │ │ │ │ + bne.n d36c │ │ │ │ movw r6, #4095 @ 0xfff │ │ │ │ - ldrd r2, r4, [sp, #80] @ 0x50 │ │ │ │ + ldrd r2, r5, [sp, #80] @ 0x50 │ │ │ │ ldr.w r9, [sp, #88] @ 0x58 │ │ │ │ - cmp.w r2, #1048576 @ 0x100000 │ │ │ │ ubfx r3, r2, #0, #20 │ │ │ │ + cmp.w r2, #1048576 @ 0x100000 │ │ │ │ orr.w r3, r3, #1048576 @ 0x100000 │ │ │ │ orr.w r3, r3, r9, lsl #23 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ - bfi r3, r4, #0, #20 │ │ │ │ + bfi r3, r5, #0, #20 │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ it cc │ │ │ │ - movcc r3, r4 │ │ │ │ - bcs.n cfea │ │ │ │ - ubfx r4, r4, #0, #20 │ │ │ │ - cmp r4, r3 │ │ │ │ - beq.n cf2e │ │ │ │ - ldr r2, [pc, #252] @ (d01c ) │ │ │ │ + movcc r3, r5 │ │ │ │ + bcs.n d3f8 │ │ │ │ + ubfx r5, r5, #0, #20 │ │ │ │ + cmp r5, r3 │ │ │ │ + beq.n d324 │ │ │ │ + ldr r2, [pc, #276] @ (d42c ) │ │ │ │ movw r1, #891 @ 0x37b │ │ │ │ - ldr r0, [pc, #248] @ (d020 ) │ │ │ │ + ldr r0, [pc, #276] @ (d430 ) │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ blx b0e8 │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ ubfx r9, r9, #0, #9 │ │ │ │ cmp r3, r9 │ │ │ │ - beq.n cf48 │ │ │ │ - ldr r2, [pc, #232] @ (d024 ) │ │ │ │ + beq.n d33e │ │ │ │ + ldr r2, [pc, #260] @ (d434 ) │ │ │ │ mov.w r1, #892 @ 0x37c │ │ │ │ - ldr r0, [pc, #232] @ (d028 ) │ │ │ │ + ldr r0, [pc, #256] @ (d438 ) │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ blx b0e8 │ │ │ │ - add r4, sp, #96 @ 0x60 │ │ │ │ + add r5, sp, #96 @ 0x60 │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ - mov r2, r4 │ │ │ │ mov r1, r8 │ │ │ │ - bl cc48 │ │ │ │ + mov r2, r5 │ │ │ │ + bl cfd8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n ce98 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ - mov r2, r4 │ │ │ │ + bne.n d28a │ │ │ │ + mov r2, r5 │ │ │ │ mov r1, r8 │ │ │ │ - add.w r0, r3, #120 @ 0x78 │ │ │ │ - bl cc48 │ │ │ │ + add.w r0, r4, #120 @ 0x78 │ │ │ │ + bl cfd8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n ce98 │ │ │ │ + bne.n d28a │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ mov r3, r6 │ │ │ │ - mov r2, r4 │ │ │ │ + mov r2, r5 │ │ │ │ mov r1, r8 │ │ │ │ - bl ca18 │ │ │ │ - b.n ce98 │ │ │ │ + bl cd68 │ │ │ │ + b.n d28a │ │ │ │ ldr r6, [sp, #88] @ 0x58 │ │ │ │ - cbnz r6, cfc4 │ │ │ │ + cbnz r6, d3be │ │ │ │ mov r0, r9 │ │ │ │ blx b4c8 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ - mov r5, r0 │ │ │ │ - ldr r1, [r3, #28] │ │ │ │ - cbz r1, cfc4 │ │ │ │ - ldr r4, [r3, #24] │ │ │ │ + ldr r1, [r4, #28] │ │ │ │ + cbz r1, d3be │ │ │ │ + ldr r5, [r4, #24] │ │ │ │ add.w sl, r1, r1, lsl #2 │ │ │ │ - b.n cf9a │ │ │ │ - adds r6, #5 │ │ │ │ - adds r4, #20 │ │ │ │ + str r7, [sp, #48] @ 0x30 │ │ │ │ + mov r7, r0 │ │ │ │ + b.n d392 │ │ │ │ + add.w r6, r6, #5 │ │ │ │ + add.w r5, r5, #20 │ │ │ │ cmp sl, r6 │ │ │ │ - beq.n cfc4 │ │ │ │ - ldr r3, [r4, #12] │ │ │ │ + beq.n d3be │ │ │ │ + ldr r3, [r5, #12] │ │ │ │ cmp fp, r3 │ │ │ │ - bne.n cf92 │ │ │ │ - ldr r3, [r4, #8] │ │ │ │ - cmp r5, r3 │ │ │ │ - bne.n cf92 │ │ │ │ - ldr r0, [r4, #4] │ │ │ │ + bne.n d386 │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + cmp r7, r3 │ │ │ │ + bne.n d386 │ │ │ │ + ldr r0, [r5, #4] │ │ │ │ mov r1, r9 │ │ │ │ blx add8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n cf92 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ + bne.n d386 │ │ │ │ sbfx r6, r6, #0, #30 │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ mul.w r6, r3, r6 │ │ │ │ movw r3, #4095 @ 0xfff │ │ │ │ cmp r6, r3 │ │ │ │ - bne.n ceee │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ - ldr.w fp, [sp, #68] @ 0x44 │ │ │ │ - ldr r0, [r3, #80] @ 0x50 │ │ │ │ + bne.n d2e4 │ │ │ │ + ldrd fp, sl, [sp, #68] @ 0x44 │ │ │ │ + ldr r0, [r4, #80] @ 0x50 │ │ │ │ blx b3b8 │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ + ldr r1, [sp, #44] @ 0x2c │ │ │ │ str.w fp, [sp, #120] @ 0x78 │ │ │ │ - ldr r4, [sp, #44] @ 0x2c │ │ │ │ - ldmia r5!, {r0, r1, r2, r3} │ │ │ │ - stmia r4!, {r0, r1, r2, r3} │ │ │ │ - ldmia r5!, {r0, r1, r2, r3} │ │ │ │ - stmia r4!, {r0, r1, r2, r3} │ │ │ │ - ldmia.w r5, {r0, r1} │ │ │ │ - stmia.w r4, {r0, r1} │ │ │ │ - b.n cda6 │ │ │ │ - ldr r2, [pc, #64] @ (d02c ) │ │ │ │ + ldrd r2, r3, [sp, #120] @ 0x78 │ │ │ │ + strd r2, r3, [r4, #80] @ 0x50 │ │ │ │ + ldrd r2, r3, [sl, #8] │ │ │ │ + strd r2, r3, [r1, #8] │ │ │ │ + ldrd r2, r3, [sl, #16] │ │ │ │ + strd r2, r3, [r1, #16] │ │ │ │ + ldrd r2, r3, [sl, #24] │ │ │ │ + strd r2, r3, [r1, #24] │ │ │ │ + ldrd r2, r3, [sl, #32] │ │ │ │ + strd r2, r3, [r1, #32] │ │ │ │ + b.n d16c │ │ │ │ + ldr r2, [pc, #64] @ (d43c ) │ │ │ │ movw r1, #890 @ 0x37a │ │ │ │ - ldr r0, [pc, #60] @ (d030 ) │ │ │ │ + ldr r0, [pc, #64] @ (d440 ) │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ blx b0e8 │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ - b.n cf16 │ │ │ │ + b.n d30c │ │ │ │ ldr.w fp, [sp, #68] @ 0x44 │ │ │ │ mov r0, fp │ │ │ │ blx b3b8 │ │ │ │ - movs r0, #1 │ │ │ │ - b.n cda8 │ │ │ │ - str r4, [sp, #1008] @ 0x3f0 │ │ │ │ - movs r0, r1 │ │ │ │ - ldr r0, [sp, #696] @ 0x2b8 │ │ │ │ - movs r0, r1 │ │ │ │ - str r4, [sp, #288] @ 0x120 │ │ │ │ - movs r0, r1 │ │ │ │ - itee pl │ │ │ │ - movpl r0, r1 │ │ │ │ - strmi r3, [sp, #328] @ 0x148 │ │ │ │ - movmi r0, r1 │ │ │ │ - str r3, [sp, #896] @ 0x380 │ │ │ │ - movs r0, r1 │ │ │ │ - str r3, [sp, #224] @ 0xe0 │ │ │ │ - movs r0, r1 │ │ │ │ - str r3, [sp, #856] @ 0x358 │ │ │ │ - movs r0, r1 │ │ │ │ - str r2, [sp, #536] @ 0x218 │ │ │ │ - movs r0, r1 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - movs r0, r1 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - mov r5, r0 │ │ │ │ - mov r6, r1 │ │ │ │ - sub sp, #120 @ 0x78 │ │ │ │ - movs r7, #0 │ │ │ │ + mov.w r0, #1 │ │ │ │ + b.n d170 │ │ │ │ + lsrs r6, r6, #1 │ │ │ │ + movs r1, r1 │ │ │ │ + lsrs r0, r7, #15 │ │ │ │ + movs r1, r1 │ │ │ │ + lsls r6, r2, #30 │ │ │ │ + movs r1, r1 │ │ │ │ + adds r2, #160 @ 0xa0 │ │ │ │ + movs r1, r1 │ │ │ │ + lsls r4, r3, #26 │ │ │ │ + movs r1, r1 │ │ │ │ + lsls r2, r5, #28 │ │ │ │ + movs r1, r1 │ │ │ │ + lsls r2, r0, #26 │ │ │ │ + movs r1, r1 │ │ │ │ + lsls r0, r4, #28 │ │ │ │ + movs r1, r1 │ │ │ │ + lsls r0, r7, #22 │ │ │ │ + movs r1, r1 │ │ │ │ + lsls r6, r6, #24 │ │ │ │ + movs r1, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov.w r6, #0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r1 │ │ │ │ + mov r8, r6 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #124 @ 0x7c │ │ │ │ add.w r9, sp, #36 @ 0x24 │ │ │ │ - mov r8, r7 │ │ │ │ mov r0, r9 │ │ │ │ blx b408 │ │ │ │ - movs r1, #8 │ │ │ │ + mov.w r1, #8 │ │ │ │ mov r0, r9 │ │ │ │ blx ae10 │ │ │ │ - ldr r3, [r5, #28] │ │ │ │ - cbz r3, d078 │ │ │ │ - ldr r4, [r5, #24] │ │ │ │ + ldr r3, [r4, #28] │ │ │ │ + cbz r3, d49e │ │ │ │ + ldr r5, [r4, #24] │ │ │ │ mov r0, r9 │ │ │ │ add.w r8, r8, #1 │ │ │ │ - add r4, r7 │ │ │ │ - adds r7, #20 │ │ │ │ - ldr r1, [r4, #12] │ │ │ │ + add r5, r6 │ │ │ │ + add.w r6, r6, #20 │ │ │ │ + ldr r1, [r5, #12] │ │ │ │ blx affc │ │ │ │ - ldr r1, [r4, #4] │ │ │ │ + ldr r1, [r5, #4] │ │ │ │ mov r0, r9 │ │ │ │ blx b3e4 │ │ │ │ - ldr r3, [r5, #28] │ │ │ │ + ldr r3, [r4, #28] │ │ │ │ cmp r8, r3 │ │ │ │ - bcc.n d058 │ │ │ │ + bcc.n d47c │ │ │ │ mov r0, r9 │ │ │ │ blx b648 │ │ │ │ + ldr r1, [pc, #196] @ (d56c ) │ │ │ │ + mov r0, r7 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ + add r1, pc │ │ │ │ str r3, [sp, #4] │ │ │ │ - mov r0, r6 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r1, [pc, #188] @ (d148 ) │ │ │ │ - ldrd r2, r3, [sp, #36] @ 0x24 │ │ │ │ - add r1, pc │ │ │ │ - ldr r4, [r6, #0] │ │ │ │ - blx r4 │ │ │ │ - ldr r2, [r5, #84] @ 0x54 │ │ │ │ + ldr r5, [r7, #0] │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ + blx r5 │ │ │ │ + ldr r2, [r4, #84] @ 0x54 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.n d136 │ │ │ │ - ldr.w r8, [pc, #176] @ d14c │ │ │ │ - movs r4, #0 │ │ │ │ - ldr.w r9, [pc, #172] @ d150 │ │ │ │ - mov.w sl, #24 │ │ │ │ + beq.n d54a │ │ │ │ + ldr.w r8, [pc, #172] @ d570 │ │ │ │ + mov.w r5, #0 │ │ │ │ + movw r9, #65520 @ 0xfff0 │ │ │ │ + mov fp, r5 │ │ │ │ + ldr.w sl, [pc, #164] @ d574 │ │ │ │ add r8, pc │ │ │ │ - add r9, pc │ │ │ │ - mul.w r1, sl, r4 │ │ │ │ - ldr.w lr, [r5, #80] @ 0x50 │ │ │ │ - add.w ip, lr, r1 │ │ │ │ - ldrb.w r3, [ip, #18] │ │ │ │ - ubfx r3, r3, #4, #3 │ │ │ │ - cmp r3, #3 │ │ │ │ - bls.n d130 │ │ │ │ - ldrh.w r2, [ip, #22] │ │ │ │ - movw r0, #65520 @ 0xfff0 │ │ │ │ - bic.w r3, r2, #15 │ │ │ │ - lsls r3, r3, #16 │ │ │ │ - lsrs r3, r3, #16 │ │ │ │ - cmp r3, r0 │ │ │ │ - itete ne │ │ │ │ - movne r0, #20 │ │ │ │ - moveq r2, r9 │ │ │ │ - ubfxne r2, r2, #4, #12 │ │ │ │ - moveq r3, #0 │ │ │ │ - itt ne │ │ │ │ - ldrne r3, [r5, #24] │ │ │ │ - mlane r3, r0, r2, r3 │ │ │ │ - ldr.w r0, [ip, #12] │ │ │ │ - itt ne │ │ │ │ - ldrne r2, [r3, #4] │ │ │ │ - ldrne r3, [r3, #12] │ │ │ │ + add sl, pc │ │ │ │ + b.n d528 │ │ │ │ + ldr r2, [r4, #24] │ │ │ │ + ubfx r3, r3, #4, #12 │ │ │ │ + add.w r3, r3, r3, lsl #2 │ │ │ │ + add.w r3, r2, r3, lsl #2 │ │ │ │ + ldr r2, [r3, #4] │ │ │ │ + ldr r3, [r3, #12] │ │ │ │ + ldr r0, [r1, #12] │ │ │ │ str r0, [sp, #24] │ │ │ │ - ldr.w r0, [ip, #8] │ │ │ │ + ldr r0, [r1, #8] │ │ │ │ str r0, [sp, #20] │ │ │ │ - ldr.w r0, [ip, #4] │ │ │ │ + ldr r0, [r1, #4] │ │ │ │ str r0, [sp, #16] │ │ │ │ - mov r0, r6 │ │ │ │ - ldr.w r1, [lr, r1] │ │ │ │ - str r1, [sp, #12] │ │ │ │ - ldrh.w r1, [ip, #18] │ │ │ │ - ubfx r1, r1, #7, #9 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - ldr.w r1, [ip, #20] │ │ │ │ - ubfx r1, r1, #0, #20 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - ldr.w r1, [ip, #16] │ │ │ │ + ldr r0, [r1, #0] │ │ │ │ + str r0, [sp, #12] │ │ │ │ + ldrh r0, [r1, #18] │ │ │ │ + ubfx r0, r0, #7, #9 │ │ │ │ + str r0, [sp, #8] │ │ │ │ + ldr r0, [r1, #20] │ │ │ │ + ubfx r0, r0, #0, #20 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov r0, r7 │ │ │ │ + ldr r1, [r1, #16] │ │ │ │ ubfx r1, r1, #0, #20 │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r1, r8 │ │ │ │ - ldr r7, [r6, #0] │ │ │ │ - blx r7 │ │ │ │ - ldr r2, [r5, #84] @ 0x54 │ │ │ │ - adds r4, #1 │ │ │ │ - cmp r4, r2 │ │ │ │ - bcc.n d0ac │ │ │ │ - ldr r1, [pc, #28] @ (d154 ) │ │ │ │ - mov r0, r6 │ │ │ │ - ldr r3, [r6, #0] │ │ │ │ + ldr r6, [r7, #0] │ │ │ │ + blx r6 │ │ │ │ + ldr r2, [r4, #84] @ 0x54 │ │ │ │ + add.w fp, fp, #1 │ │ │ │ + add.w r5, r5, #24 │ │ │ │ + cmp fp, r2 │ │ │ │ + bcs.n d54a │ │ │ │ + ldr r1, [r4, #80] @ 0x50 │ │ │ │ + add r1, r5 │ │ │ │ + ldrb r3, [r1, #18] │ │ │ │ + ubfx r3, r3, #4, #3 │ │ │ │ + cmp r3, #3 │ │ │ │ + bls.n d51c │ │ │ │ + ldrh r3, [r1, #22] │ │ │ │ + bic.w r2, r3, #15 │ │ │ │ + uxth r2, r2 │ │ │ │ + cmp r2, r9 │ │ │ │ + bne.n d4d8 │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov r2, sl │ │ │ │ + b.n d4ea │ │ │ │ + ldr r1, [pc, #44] @ (d578 ) │ │ │ │ + mov r0, r7 │ │ │ │ + ldr r3, [r7, #0] │ │ │ │ add r1, pc │ │ │ │ blx r3 │ │ │ │ - add sp, #120 @ 0x78 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - nop │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ - movs r0, r1 │ │ │ │ - str r2, [sp, #672] @ 0x2a0 │ │ │ │ - movs r0, r1 │ │ │ │ - pop {r1, r4, r5, pc} │ │ │ │ - movs r0, r1 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ - movs r0, r1 │ │ │ │ + add sp, #124 @ 0x7c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + lsls r0, r6, #20 │ │ │ │ + movs r1, r1 │ │ │ │ + lsls r6, r7, #22 │ │ │ │ + movs r1, r1 │ │ │ │ + adds r0, #72 @ 0x48 │ │ │ │ + movs r1, r1 │ │ │ │ + lsls r4, r7, #20 │ │ │ │ + movs r1, r1 │ │ │ │ │ │ │ │ -0000d158 : │ │ │ │ - vldr d7, [r1, #16] │ │ │ │ +0000d57c : │ │ │ │ vldr d0, [r1, #8] │ │ │ │ + vldr d7, [r1, #16] │ │ │ │ ldr r3, [r0, #8] │ │ │ │ vadd.f64 d0, d0, d7 │ │ │ │ vldr d7, [r1, #24] │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d0, d0, d7 │ │ │ │ vldr d7, [r1, #32] │ │ │ │ vadd.f64 d0, d0, d7 │ │ │ │ - cbz r3, d182 │ │ │ │ - movs r1, #1 │ │ │ │ + cbz r3, d5a8 │ │ │ │ + mov.w r1, #1 │ │ │ │ mov r0, r2 │ │ │ │ bx r3 │ │ │ │ bx lr │ │ │ │ + nop │ │ │ │ ldr.w r3, [r0, #168] @ 0xa8 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r5, r1 │ │ │ │ - mov r6, r2 │ │ │ │ mov r4, r0 │ │ │ │ - ubfx r2, r3, #0, #20 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + mov r6, r2 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ lsls r1, r3, #30 │ │ │ │ - bpl.n d1d2 │ │ │ │ + ubfx r2, r3, #0, #20 │ │ │ │ + bpl.n d610 │ │ │ │ ldr.w r3, [r0, #208] @ 0xd0 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str.w r3, [r0, #208] @ 0xd0 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ blx b5dc │ │ │ │ vldr d7, [r4, #224] @ 0xe0 │ │ │ │ vstr d0, [r5, #40] @ 0x28 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vstr d7, [r4, #224] @ 0xe0 │ │ │ │ ldr r7, [r4, #4] │ │ │ │ - cbz r7, d210 │ │ │ │ + cbz r7, d652 │ │ │ │ + ldrd r8, lr, [sp, #16] │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ mov ip, r7 │ │ │ │ - movs r3, #0 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #24 │ │ │ │ bx ip │ │ │ │ lsls r3, r2, #31 │ │ │ │ - bmi.n d214 │ │ │ │ + bmi.n d660 │ │ │ │ ldr.w r3, [r4, #208] @ 0xd0 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str.w r3, [r4, #208] @ 0xd0 │ │ │ │ blx b1c4 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n d1a4 │ │ │ │ - vldr d7, [r4, #216] @ 0xd8 │ │ │ │ - movs r3, #1 │ │ │ │ + bmi.n d5d6 │ │ │ │ + mov.w r3, #1 │ │ │ │ ldr r7, [r4, #4] │ │ │ │ + vldr d7, [r4, #216] @ 0xd8 │ │ │ │ vstr d0, [r5, #40] @ 0x28 │ │ │ │ - vadd.f64 d7, d7, d0 │ │ │ │ str.w r3, [r4, #204] @ 0xcc │ │ │ │ + vadd.f64 d7, d7, d0 │ │ │ │ vstr d7, [r4, #216] @ 0xd8 │ │ │ │ cmp r7, #0 │ │ │ │ - bne.n d1c2 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + bne.n d5f4 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ vldr d7, [r5, #40] @ 0x28 │ │ │ │ vcmp.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.n d1be │ │ │ │ - b.n d1d6 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + bne.n d5f0 │ │ │ │ + b.n d614 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov sl, r1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr.w r3, [r0, #168] @ 0xa8 │ │ │ │ str r2, [sp, #16] │ │ │ │ lsls r2, r3, #30 │ │ │ │ - bmi.n d254 │ │ │ │ + bmi.n d6b0 │ │ │ │ ldr.w r3, [r0, #200] @ 0xc8 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w d3d2 │ │ │ │ + bne.w d84a │ │ │ │ vldr d7, [r0, #192] @ 0xc0 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bge.w d3de │ │ │ │ + bge.w d850 │ │ │ │ ldr.w r3, [sl] │ │ │ │ - movs r2, #0 │ │ │ │ - str.w r2, [r4, #204] @ 0xcc │ │ │ │ + mov.w r2, #0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ add.w r3, r4, r3, lsl #2 │ │ │ │ ldr r3, [r3, #44] @ 0x2c │ │ │ │ + str.w r2, [r4, #204] @ 0xcc │ │ │ │ cmp r3, r2 │ │ │ │ - blt.w d3d2 │ │ │ │ + blt.w d84a │ │ │ │ + mov.w r1, #1 │ │ │ │ mov fp, r2 │ │ │ │ - add r7, sp, #24 │ │ │ │ - add.w r6, r4, #164 @ 0xa4 │ │ │ │ - movs r1, #1 │ │ │ │ + add.w r9, sp, #24 │ │ │ │ + add.w r7, r4, #164 @ 0xa4 │ │ │ │ str r1, [sp, #12] │ │ │ │ movw r1, #52429 @ 0xcccd │ │ │ │ movt r1, #52428 @ 0xcccc │ │ │ │ str r1, [sp, #20] │ │ │ │ - movs r2, #20 │ │ │ │ - ldr.w r8, [r4, #160] @ 0xa0 │ │ │ │ - ldmia.w r6, {r0, r1} │ │ │ │ - stmia.w r7, {r0, r1} │ │ │ │ - mul.w r3, r2, r3 │ │ │ │ ldr r2, [r4, #24] │ │ │ │ - add.w r9, r2, r3 │ │ │ │ - ldr r5, [r2, r3] │ │ │ │ - mov r2, r4 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - ldmia.w r3, {r0, r1} │ │ │ │ - stmia.w r6, {r0, r1} │ │ │ │ + add.w r3, r3, r3, lsl #2 │ │ │ │ mov r1, sl │ │ │ │ - mov r0, r5 │ │ │ │ + ldr.w r6, [r4, #160] @ 0xa0 │ │ │ │ + ldr.w r0, [r2, r3, lsl #2] │ │ │ │ + add.w r8, r2, r3, lsl #2 │ │ │ │ + ldrd r2, r3, [r7] │ │ │ │ + strd r2, r3, [r9] │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + ldrd r2, r3, [r3] │ │ │ │ + strd r2, r3, [r7] │ │ │ │ + mov r2, r4 │ │ │ │ ldrh.w r3, [r4, #166] @ 0xa6 │ │ │ │ bfc r3, #7, #9 │ │ │ │ strh.w r3, [r4, #166] @ 0xa6 │ │ │ │ - ldr r3, [r5, #0] │ │ │ │ + ldr r3, [r0, #0] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ blx r3 │ │ │ │ - ldr.w r3, [r4, #204] @ 0xcc │ │ │ │ + ldrd r2, r3, [r9] │ │ │ │ mov r5, r0 │ │ │ │ - str.w r8, [r4, #160] @ 0xa0 │ │ │ │ - ldmia.w r7, {r0, r1} │ │ │ │ - stmia.w r6, {r0, r1} │ │ │ │ + str.w r6, [r4, #160] @ 0xa0 │ │ │ │ + strd r2, r3, [r7] │ │ │ │ + ldr.w r3, [r4, #204] @ 0xcc │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n d344 │ │ │ │ - cbz r5, d334 │ │ │ │ - ldr.w r8, [r5, #52] @ 0x34 │ │ │ │ + bne.n d7b4 │ │ │ │ + cbz r5, d792 │ │ │ │ + ldr r6, [r5, #52] @ 0x34 │ │ │ │ cmp.w fp, #0 │ │ │ │ - beq.n d374 │ │ │ │ + beq.n d7ea │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n d38a │ │ │ │ + bne.n d802 │ │ │ │ mov r2, sl │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl d184 │ │ │ │ + bl d5ac │ │ │ │ vldr d6, [r5, #40] @ 0x28 │ │ │ │ vldr d7, [fp, #40] @ 0x28 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n d368 │ │ │ │ + bpl.n d7dc │ │ │ │ mov r0, fp │ │ │ │ mov fp, r5 │ │ │ │ blx b6d0 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - sub.w r3, r9, r3 │ │ │ │ - asrs r3, r3, #2 │ │ │ │ + sub.w r3, r8, r3 │ │ │ │ + mov.w r3, r3, asr #2 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r3, [r2, #0] │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr.w r3, [r4, #168] @ 0xa8 │ │ │ │ - subs.w r8, r8, #0 │ │ │ │ + subs r6, #0 │ │ │ │ it ne │ │ │ │ - movne.w r8, #1 │ │ │ │ - ands.w r8, r8, r3, lsr #17 │ │ │ │ - bne.n d33c │ │ │ │ - ldr.w r3, [r9, #16] │ │ │ │ + movne r6, #1 │ │ │ │ + ands.w r6, r6, r3, lsr #17 │ │ │ │ + bne.n d79a │ │ │ │ + ldr.w r3, [r8, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - bge.n d282 │ │ │ │ + bge.n d6e4 │ │ │ │ mov r0, fp │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr.w r3, [r4, #168] @ 0xa8 │ │ │ │ lsls r3, r3, #30 │ │ │ │ - bmi.n d360 │ │ │ │ + bmi.n d7d2 │ │ │ │ ldr.w r3, [r4, #200] @ 0xc8 │ │ │ │ - cbnz r3, d3c6 │ │ │ │ + cmp r3, #0 │ │ │ │ + bne.n d83e │ │ │ │ vldr d7, [r4, #192] @ 0xc0 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bge.n d396 │ │ │ │ - movs r3, #0 │ │ │ │ + bge.n d80e │ │ │ │ + mov.w r3, #0 │ │ │ │ str.w r3, [r4, #204] @ 0xcc │ │ │ │ - b.n d2d4 │ │ │ │ + b.n d734 │ │ │ │ mov r0, r5 │ │ │ │ blx b6d0 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ - b.n d320 │ │ │ │ + b.n d782 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ mov fp, r5 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - sub.w r3, r9, r3 │ │ │ │ - asrs r3, r3, #2 │ │ │ │ + sub.w r3, r8, r3 │ │ │ │ + mov.w r3, r3, asr #2 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r3, [r2, #0] │ │ │ │ - b.n d320 │ │ │ │ + b.n d782 │ │ │ │ mov r2, sl │ │ │ │ mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ - bl d184 │ │ │ │ - b.n d2e6 │ │ │ │ - add.w r3, r4, #184 @ 0xb8 │ │ │ │ - ldmia.w r3, {r0, r1} │ │ │ │ - add.w r3, r4, #176 @ 0xb0 │ │ │ │ - stmia.w sp, {r0, r1} │ │ │ │ + bl d5ac │ │ │ │ + b.n d744 │ │ │ │ + ldrd r2, r3, [r4, #184] @ 0xb8 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ + strd r2, r3, [sp] │ │ │ │ + add.w r3, r4, #176 @ 0xb0 │ │ │ │ ldmia r3, {r2, r3} │ │ │ │ blx ad74 │ │ │ │ vldr d7, [r4, #192] @ 0xc0 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n d360 │ │ │ │ - movs r0, #1 │ │ │ │ - movs r1, #1 │ │ │ │ - strd r0, r1, [r4, #200] @ 0xc8 │ │ │ │ + blt.n d7d2 │ │ │ │ + mov.w r2, #1 │ │ │ │ + mov.w r3, #1 │ │ │ │ + strd r2, r3, [r4, #200] @ 0xc8 │ │ │ │ mov r0, r5 │ │ │ │ blx b6d0 │ │ │ │ mov r0, fp │ │ │ │ blx b6d0 │ │ │ │ mov.w fp, #0 │ │ │ │ - mov r0, fp │ │ │ │ - add sp, #36 @ 0x24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - add.w r3, r0, #184 @ 0xb8 │ │ │ │ - ldmia.w r3, {r0, r1} │ │ │ │ - add.w r3, r4, #176 @ 0xb0 │ │ │ │ - stmia.w sp, {r0, r1} │ │ │ │ - mov r1, sl │ │ │ │ - mov r0, r4 │ │ │ │ + b.n d79a │ │ │ │ + ldrd r2, r3, [r0, #184] @ 0xb8 │ │ │ │ + strd r2, r3, [sp] │ │ │ │ + add.w r3, r0, #176 @ 0xb0 │ │ │ │ ldmia r3, {r2, r3} │ │ │ │ blx ad74 │ │ │ │ vldr d7, [r4, #192] @ 0xc0 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ittt ge │ │ │ │ movge r2, #1 │ │ │ │ movge r3, #1 │ │ │ │ strdge r2, r3, [r4, #200] @ 0xc8 │ │ │ │ - blt.w d254 │ │ │ │ - b.n d3d2 │ │ │ │ + blt.w d6b0 │ │ │ │ + b.n d84a │ │ │ │ + nop │ │ │ │ ldr.w r3, [r0, #168] @ 0xa8 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ - lsls r0, r3, #30 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + lsls r1, r3, #30 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #132 @ 0x84 │ │ │ │ - ldr r0, [r4, #76] @ 0x4c │ │ │ │ - ittt mi │ │ │ │ - ldrhmi.w r3, [r4, #166] @ 0xa6 │ │ │ │ - bfcmi r3, #7, #9 │ │ │ │ - strhmi.w r3, [r4, #166] @ 0xa6 │ │ │ │ + bpl.n d8ae │ │ │ │ + ldrh.w r3, [r0, #166] @ 0xa6 │ │ │ │ + bfc r3, #7, #9 │ │ │ │ + strh.w r3, [r0, #166] @ 0xa6 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ + ldr r0, [r4, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w d722 │ │ │ │ + beq.w dba0 │ │ │ │ + mov r1, r5 │ │ │ │ blx r3 │ │ │ │ + cmp r0, #2 │ │ │ │ str r0, [r4, #76] @ 0x4c │ │ │ │ - sub.w r0, r0, #2 │ │ │ │ - clz r0, r0 │ │ │ │ - lsrs r0, r0, #5 │ │ │ │ + ite ne │ │ │ │ + movne r0, #0 │ │ │ │ + moveq r0, #1 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w d70c │ │ │ │ + bne.w db72 │ │ │ │ ldr.w r3, [r4, #232] @ 0xe8 │ │ │ │ add r7, sp, #44 @ 0x2c │ │ │ │ str.w r0, [r4, #200] @ 0xc8 │ │ │ │ mov r0, r7 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str.w r3, [r4, #232] @ 0xe8 │ │ │ │ blx b408 │ │ │ │ - movs r1, #8 │ │ │ │ + mov.w r1, #8 │ │ │ │ mov r0, r7 │ │ │ │ - add.w r9, r4, #164 @ 0xa4 │ │ │ │ blx ae10 │ │ │ │ ldr.w r1, [r4, #160] @ 0xa0 │ │ │ │ mov r0, r7 │ │ │ │ - add.w sl, sp, #28 │ │ │ │ blx affc │ │ │ │ ldr r3, [r5, #0] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ blx r3 │ │ │ │ mov r0, r7 │ │ │ │ blx b648 │ │ │ │ - ldr.w r8, [r4, #76] @ 0x4c │ │ │ │ - ldmia.w r9, {r0, r1} │ │ │ │ - cmp.w r8, #4 │ │ │ │ - stmia.w sl, {r0, r1} │ │ │ │ - bne.w d5c0 │ │ │ │ - ldr.w r3, [r4, #164] @ 0xa4 │ │ │ │ - ubfx r8, r3, #0, #20 │ │ │ │ - ldrb.w r3, [r4, #166] @ 0xa6 │ │ │ │ - ubfx r3, r3, #4, #3 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - ldrh.w r3, [r4, #166] @ 0xa6 │ │ │ │ - ubfx r3, r3, #7, #9 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - ldr.w r3, [r4, #168] @ 0xa8 │ │ │ │ - ubfx r3, r3, #0, #20 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - mov r2, r3 │ │ │ │ - ldmia.w r9, {r0, r1} │ │ │ │ - stmia.w sl, {r0, r1} │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - mov r9, r2 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + ldr.w r9, [r4, #76] @ 0x4c │ │ │ │ + add r1, sp, #28 │ │ │ │ + ldrd r2, r3, [r4, #164] @ 0xa4 │ │ │ │ + str r1, [sp, #4] │ │ │ │ + cmp.w r9, #4 │ │ │ │ + strd r2, r3, [sp, #28] │ │ │ │ + bne.w da32 │ │ │ │ + ldr.w r1, [r4, #164] @ 0xa4 │ │ │ │ + ubfx r9, r1, #0, #20 │ │ │ │ + ldrb.w r1, [r4, #166] @ 0xa6 │ │ │ │ + ubfx r1, r1, #4, #3 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + ldrh.w r1, [r4, #166] @ 0xa6 │ │ │ │ + ubfx r1, r1, #7, #9 │ │ │ │ + str r1, [sp, #20] │ │ │ │ + ldr.w r1, [r4, #168] @ 0xa8 │ │ │ │ + ubfx r8, r1, #0, #20 │ │ │ │ + strd r2, r3, [sp, #28] │ │ │ │ + mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bfi r3, r2, #0, #20 │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ + mov sl, r8 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + bfi r3, r8, #0, #20 │ │ │ │ str r3, [sp, #28] │ │ │ │ ubfx r3, r3, #16, #8 │ │ │ │ - bfi r3, r1, #4, #3 │ │ │ │ + bfi r3, r2, #4, #3 │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ strb.w r3, [sp, #30] │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ ldrh.w r3, [sp, #30] │ │ │ │ - bfi r3, r1, #7, #9 │ │ │ │ + bfi r3, r2, #7, #9 │ │ │ │ + add r2, sp, #24 │ │ │ │ + str r2, [sp, #16] │ │ │ │ strh.w r3, [sp, #30] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ - add r1, sp, #24 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - bfi r3, r2, #0, #20 │ │ │ │ - mov r2, r1 │ │ │ │ + bfi r3, r8, #0, #20 │ │ │ │ str r3, [sp, #32] │ │ │ │ - mov r1, r5 │ │ │ │ - mov r3, sl │ │ │ │ - bl d224 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + bl d670 │ │ │ │ mov r6, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w d8b4 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - bic.w fp, r2, #16 │ │ │ │ - bics.w r3, r8, fp │ │ │ │ - mov r3, r2 │ │ │ │ - beq.w d72e │ │ │ │ - bic.w fp, r9, #2048 @ 0x800 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - bics.w r3, r8, fp │ │ │ │ - beq.w d764 │ │ │ │ - bic.w fp, r9, #8 │ │ │ │ - bics.w r3, r8, fp │ │ │ │ - beq.w d79a │ │ │ │ - bic.w fp, r9, #65536 @ 0x10000 │ │ │ │ - bics.w r3, r8, fp │ │ │ │ - beq.w d7ce │ │ │ │ - cmp r8, r9 │ │ │ │ - beq.n d56e │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + bne.w dd64 │ │ │ │ + bic.w fp, r8, #16 │ │ │ │ + bics.w r3, r9, fp │ │ │ │ + beq.w dbae │ │ │ │ + bic.w fp, sl, #2048 @ 0x800 │ │ │ │ + str.w r8, [sp, #8] │ │ │ │ + bics.w r3, r9, fp │ │ │ │ + beq.w dbe6 │ │ │ │ + bic.w fp, sl, #8 │ │ │ │ + bics.w r3, r9, fp │ │ │ │ + beq.w dc1c │ │ │ │ + bic.w fp, sl, #65536 @ 0x10000 │ │ │ │ + bics.w r3, r9, fp │ │ │ │ + beq.w dc52 │ │ │ │ + cmp r9, sl │ │ │ │ + beq.n d9de │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ mov r1, r5 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ mov r0, r4 │ │ │ │ - bfi r3, r8, #0, #20 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + bfi r3, r9, #0, #20 │ │ │ │ str r3, [sp, #28] │ │ │ │ - mov r3, sl │ │ │ │ - bl d224 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + bl d670 │ │ │ │ mov r6, r0 │ │ │ │ - str.w r8, [sp, #4] │ │ │ │ + str.w r9, [sp, #8] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w d808 │ │ │ │ + beq.w dc8c │ │ │ │ mov r1, r5 │ │ │ │ blx r3 │ │ │ │ sub.w r3, r0, #2 │ │ │ │ - clz r3, r3 │ │ │ │ str r0, [r4, #76] @ 0x4c │ │ │ │ - lsrs r3, r3, #5 │ │ │ │ + clz r3, r3 │ │ │ │ + mov.w r3, r3, lsr #5 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w d70e │ │ │ │ + bne.w db76 │ │ │ │ ldr.w r2, [r4, #200] @ 0xc8 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w d7f8 │ │ │ │ + beq.w dc7c │ │ │ │ ldrh.w r3, [r4, #166] @ 0xa6 │ │ │ │ cmp r3, #127 @ 0x7f │ │ │ │ - bls.w d718 │ │ │ │ + bls.w db82 │ │ │ │ cmp r0, #1 │ │ │ │ - bhi.w d71a │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + bhi.w db86 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ orr.w r3, r3, #1 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - cmp r6, #0 │ │ │ │ - beq.w d89e │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ str r3, [sp, #12] │ │ │ │ + cmp r6, #0 │ │ │ │ + beq.w dd4c │ │ │ │ + ldr.w sl, [sp, #24] │ │ │ │ add.w r0, r4, #80 @ 0x50 │ │ │ │ - b.n d6d8 │ │ │ │ - mov r2, sl │ │ │ │ - mov r1, r7 │ │ │ │ + b.n db3e │ │ │ │ + mov r2, r1 │ │ │ │ add.w r0, r4, #80 @ 0x50 │ │ │ │ - bl cc48 │ │ │ │ + mov r1, r7 │ │ │ │ + bl cfd8 │ │ │ │ mov r6, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w d814 │ │ │ │ + beq.w dc9a │ │ │ │ ldr r3, [r4, #12] │ │ │ │ - cbz r3, d5e8 │ │ │ │ + cbz r3, da5a │ │ │ │ add.w r2, r6, #16 │ │ │ │ mov r0, r5 │ │ │ │ ldmia r2, {r1, r2} │ │ │ │ blx r3 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w d830 │ │ │ │ - ldrh r3, [r6, #22] │ │ │ │ - ubfx r2, r3, #4, #12 │ │ │ │ + beq.w dcb6 │ │ │ │ + ldrh.w sl, [r6, #22] │ │ │ │ movw r3, #4095 @ 0xfff │ │ │ │ - str r2, [sp, #12] │ │ │ │ - cmp r2, r3 │ │ │ │ - str r2, [sp, #24] │ │ │ │ - beq.w d866 │ │ │ │ - add.w r3, r6, #16 │ │ │ │ - movs r2, #1 │ │ │ │ - ldmia.w r3, {r0, r1} │ │ │ │ - stmia.w sl, {r0, r1} │ │ │ │ - movs r1, #20 │ │ │ │ - ubfx r3, r0, #0, #20 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldrh r3, [r6, #18] │ │ │ │ - ldrb r0, [r6, #18] │ │ │ │ - ubfx r3, r3, #7, #9 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - ldr r3, [r6, #20] │ │ │ │ + ubfx sl, sl, #4, #12 │ │ │ │ + cmp sl, r3 │ │ │ │ + str.w sl, [sp, #24] │ │ │ │ + beq.w dcec │ │ │ │ + ldrd r2, r3, [r6, #16] │ │ │ │ + ldrb r1, [r6, #18] │ │ │ │ + ldrb.w r0, [r4, #166] @ 0xa6 │ │ │ │ + strd r2, r3, [sp, #28] │ │ │ │ + add.w r2, sl, sl, lsl #2 │ │ │ │ + ldr r3, [r6, #16] │ │ │ │ + ubfx r1, r1, #4, #3 │ │ │ │ ubfx r0, r0, #4, #3 │ │ │ │ - ldr r6, [sp, #12] │ │ │ │ - str r2, [r4, #76] @ 0x4c │ │ │ │ - ldr r2, [r4, #24] │ │ │ │ ubfx r3, r3, #0, #20 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - mul.w r1, r6, r1 │ │ │ │ - ldrb.w r3, [r4, #166] @ 0xa6 │ │ │ │ - ubfx r3, r3, #4, #3 │ │ │ │ - ldr.w ip, [r2, r1] │ │ │ │ - ldr r1, [r5, #0] │ │ │ │ - ldr.w r2, [ip] │ │ │ │ - ldr r6, [r1, #0] │ │ │ │ - ldr r1, [r2, #0] │ │ │ │ - cmp r6, r1 │ │ │ │ - bne.n d70c │ │ │ │ - and.w r3, r3, #1 │ │ │ │ - add.w fp, sp, #36 @ 0x24 │ │ │ │ - orr.w r6, r0, r3 │ │ │ │ - ldr.w r3, [r4, #160] @ 0xa0 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + ldrh r3, [r6, #18] │ │ │ │ + ubfx r3, r3, #7, #9 │ │ │ │ str r3, [sp, #20] │ │ │ │ - ldrb.w r3, [sp, #30] │ │ │ │ - ldmia.w r9, {r0, r1} │ │ │ │ - stmia.w fp, {r0, r1} │ │ │ │ - bfi r3, r6, #4, #3 │ │ │ │ - strb.w r3, [sp, #30] │ │ │ │ - str r6, [sp, #8] │ │ │ │ - ldmia.w sl, {r0, r1} │ │ │ │ - stmia.w r9, {r0, r1} │ │ │ │ + ldr r3, [r6, #20] │ │ │ │ + ubfx r8, r3, #0, #20 │ │ │ │ + mov.w r3, #1 │ │ │ │ + str r3, [r4, #76] @ 0x4c │ │ │ │ + ldr r3, [r4, #24] │ │ │ │ + ldr.w ip, [r3, r2, lsl #2] │ │ │ │ + ldr r2, [r5, #0] │ │ │ │ + ldr.w r3, [ip] │ │ │ │ + ldr r2, [r2, #0] │ │ │ │ + ldr r6, [r3, #0] │ │ │ │ + cmp r2, r6 │ │ │ │ + bne.n db72 │ │ │ │ + and.w r0, r0, #1 │ │ │ │ + ldr.w fp, [r4, #160] @ 0xa0 │ │ │ │ + orr.w r2, r1, r0 │ │ │ │ + mov r6, r2 │ │ │ │ + ldrb.w r2, [sp, #30] │ │ │ │ + ldrd r0, r1, [r4, #164] @ 0xa4 │ │ │ │ + str r6, [sp, #12] │ │ │ │ + bfi r2, r6, #4, #3 │ │ │ │ + strb.w r2, [sp, #30] │ │ │ │ + strd r0, r1, [sp, #36] @ 0x24 │ │ │ │ + ldrd r0, r1, [sp, #28] │ │ │ │ + strd r0, r1, [r4, #164] @ 0xa4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, ip │ │ │ │ - ldrh.w r3, [r4, #166] @ 0xa6 │ │ │ │ - bfc r3, #7, #9 │ │ │ │ - strh.w r3, [r4, #166] @ 0xa6 │ │ │ │ - ldr r3, [r2, #4] │ │ │ │ + ldrh.w r2, [r4, #166] @ 0xa6 │ │ │ │ + bfc r2, #7, #9 │ │ │ │ + strh.w r2, [r4, #166] @ 0xa6 │ │ │ │ mov r2, r4 │ │ │ │ + ldr r3, [r3, #4] │ │ │ │ blx r3 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - str.w r3, [r4, #160] @ 0xa0 │ │ │ │ + ldrd r2, r3, [sp, #36] @ 0x24 │ │ │ │ mov r6, r0 │ │ │ │ - ldr r3, [r4, #20] │ │ │ │ - ldmia.w fp, {r0, r1} │ │ │ │ - stmia.w r9, {r0, r1} │ │ │ │ + str.w fp, [r4, #160] @ 0xa0 │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ + strd r2, r3, [r4, #164] @ 0xa4 │ │ │ │ + ldr r3, [r4, #20] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w d8a8 │ │ │ │ + beq.w dd56 │ │ │ │ mov r1, r5 │ │ │ │ blx r3 │ │ │ │ + cmp r0, #2 │ │ │ │ str r0, [r4, #76] @ 0x4c │ │ │ │ - sub.w r0, r0, #2 │ │ │ │ - clz r0, r0 │ │ │ │ - lsrs r0, r0, #5 │ │ │ │ - cbnz r0, d70e │ │ │ │ - cbz r6, d70c │ │ │ │ - cmp.w r8, #1 │ │ │ │ - str.w r8, [r4, #76] @ 0x4c │ │ │ │ - bhi.n d71a │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + ite ne │ │ │ │ + movne r0, #0 │ │ │ │ + moveq r0, #1 │ │ │ │ + cbnz r0, db76 │ │ │ │ + cbz r6, db72 │ │ │ │ + cmp.w r9, #1 │ │ │ │ + str.w r9, [r4, #76] @ 0x4c │ │ │ │ + bhi.n db86 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ lsls r2, r3, #31 │ │ │ │ it pl │ │ │ │ addpl.w r0, r4, #120 @ 0x78 │ │ │ │ - bmi.w d5ba │ │ │ │ - ldrd r3, r2, [sp, #4] │ │ │ │ + bmi.w da2c │ │ │ │ + ldrd r3, r2, [sp, #8] │ │ │ │ mov r1, r7 │ │ │ │ orr.w r3, r3, r2, lsl #20 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ orr.w r3, r3, r2, lsl #23 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ str r3, [sp, #28] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ - bfi r3, r2, #0, #20 │ │ │ │ - mov r2, sl │ │ │ │ + bfi r3, r8, #0, #20 │ │ │ │ str r3, [sp, #32] │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - bl ca18 │ │ │ │ + mov r3, sl │ │ │ │ + bl cd68 │ │ │ │ ldr r7, [r4, #4] │ │ │ │ - cbz r7, d71a │ │ │ │ - movs r3, #1 │ │ │ │ + cbz r7, db86 │ │ │ │ + mov.w r3, #1 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ blx r7 │ │ │ │ - b.n d71a │ │ │ │ - movs r6, #0 │ │ │ │ + b.n db86 │ │ │ │ + mov.w r6, #0 │ │ │ │ mov r0, r6 │ │ │ │ blx b6d0 │ │ │ │ - movs r3, #2 │ │ │ │ + mov.w r3, #2 │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ - movs r6, #0 │ │ │ │ + mov.w r6, #0 │ │ │ │ mov r0, r6 │ │ │ │ add sp, #132 @ 0x84 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ sub.w r0, r0, #2 │ │ │ │ clz r0, r0 │ │ │ │ - lsrs r0, r0, #5 │ │ │ │ - b.n d44a │ │ │ │ - lsls r1, r2, #27 │ │ │ │ - bpl.w d8ba │ │ │ │ + mov.w r0, r0, lsr #5 │ │ │ │ + b.n d8c6 │ │ │ │ + tst.w r8, #16 │ │ │ │ + beq.w dd6a │ │ │ │ ubfx r3, fp, #0, #20 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - mov r2, r3 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, r3 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + str r2, [sp, #8] │ │ │ │ bfi r3, r2, #0, #20 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ str r3, [sp, #28] │ │ │ │ - mov r3, sl │ │ │ │ - bl d224 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + bl d670 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w d8a4 │ │ │ │ - mov r9, fp │ │ │ │ - bic.w fp, r9, #2048 @ 0x800 │ │ │ │ - bics.w r3, r8, fp │ │ │ │ - bne.w d538 │ │ │ │ - tst.w r9, #2048 @ 0x800 │ │ │ │ - beq.n d78c │ │ │ │ + bne.w dd52 │ │ │ │ + mov sl, fp │ │ │ │ + bic.w fp, sl, #2048 @ 0x800 │ │ │ │ + bics.w r3, r9, fp │ │ │ │ + bne.w d9a8 │ │ │ │ + tst.w sl, #2048 @ 0x800 │ │ │ │ + beq.n dc0e │ │ │ │ ubfx r3, fp, #0, #20 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - mov r2, r3 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, r3 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + str r2, [sp, #8] │ │ │ │ bfi r3, r2, #0, #20 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ str r3, [sp, #28] │ │ │ │ - mov r3, sl │ │ │ │ - bl d224 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + bl d670 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w d8a4 │ │ │ │ - mov r9, fp │ │ │ │ - bic.w fp, r9, #8 │ │ │ │ - bics.w r3, r8, fp │ │ │ │ - bne.w d544 │ │ │ │ - tst.w r9, #8 │ │ │ │ - beq.n d7c0 │ │ │ │ + bne.w dd52 │ │ │ │ + mov sl, fp │ │ │ │ + bic.w fp, sl, #8 │ │ │ │ + bics.w r3, r9, fp │ │ │ │ + bne.w d9b4 │ │ │ │ + tst.w sl, #8 │ │ │ │ + beq.n dc44 │ │ │ │ ubfx r3, fp, #0, #20 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - mov r2, r3 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, r3 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + str r2, [sp, #8] │ │ │ │ bfi r3, r2, #0, #20 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ str r3, [sp, #28] │ │ │ │ - mov r3, sl │ │ │ │ - bl d224 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + bl d670 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n d8a4 │ │ │ │ - mov r9, fp │ │ │ │ - bic.w fp, r9, #65536 @ 0x10000 │ │ │ │ - bics.w r3, r8, fp │ │ │ │ - bne.w d550 │ │ │ │ - tst.w r9, #65536 @ 0x10000 │ │ │ │ - beq.n d7f4 │ │ │ │ + bne.w dd52 │ │ │ │ + mov sl, fp │ │ │ │ + bic.w fp, sl, #65536 @ 0x10000 │ │ │ │ + bics.w r3, r9, fp │ │ │ │ + bne.w d9c0 │ │ │ │ + tst.w sl, #65536 @ 0x10000 │ │ │ │ + beq.n dc78 │ │ │ │ ubfx r3, fp, #0, #20 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - mov r2, r3 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ + mov r2, r3 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + str r2, [sp, #8] │ │ │ │ bfi r3, r2, #0, #20 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ str r3, [sp, #28] │ │ │ │ - mov r3, sl │ │ │ │ - bl d224 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + bl d670 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n d8a4 │ │ │ │ - mov r9, fp │ │ │ │ - b.n d550 │ │ │ │ + bne.n dd52 │ │ │ │ + mov sl, fp │ │ │ │ + b.n d9c0 │ │ │ │ cmp r0, #1 │ │ │ │ - bhi.n d71a │ │ │ │ + bhi.n db86 │ │ │ │ cmp r6, #0 │ │ │ │ - beq.n d870 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ - strd r2, r3, [sp, #12] │ │ │ │ - b.n d6ca │ │ │ │ + beq.n dd1e │ │ │ │ + ldr.w sl, [sp, #24] │ │ │ │ + str r3, [sp, #20] │ │ │ │ + b.n db30 │ │ │ │ sub.w r3, r0, #2 │ │ │ │ clz r3, r3 │ │ │ │ - lsrs r3, r3, #5 │ │ │ │ - b.n d588 │ │ │ │ - mov r2, sl │ │ │ │ + mov.w r3, r3, lsr #5 │ │ │ │ + b.n d9fa │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ mov r1, r7 │ │ │ │ add.w r0, r4, #120 @ 0x78 │ │ │ │ - bl cc48 │ │ │ │ + bl cfd8 │ │ │ │ mov r6, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w d5d4 │ │ │ │ + bne.w da46 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ - cbz r3, d834 │ │ │ │ + cbz r3, dcba │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ - ldr.w r8, [r4, #76] @ 0x4c │ │ │ │ - cmp.w r8, #1 │ │ │ │ - beq.w d70c │ │ │ │ + ldr.w r9, [r4, #76] @ 0x4c │ │ │ │ + cmp.w r9, #1 │ │ │ │ + beq.w db72 │ │ │ │ ldr.w r3, [r4, #164] @ 0xa4 │ │ │ │ - ubfx r8, r3, #0, #20 │ │ │ │ + ubfx r9, r3, #0, #20 │ │ │ │ ldr.w r3, [r4, #168] @ 0xa8 │ │ │ │ - ubfx r3, r3, #0, #20 │ │ │ │ - str r3, [sp, #0] │ │ │ │ + ubfx r8, r3, #0, #20 │ │ │ │ ldrb.w r3, [r4, #166] @ 0xa6 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ ubfx r3, r3, #4, #3 │ │ │ │ - str r3, [sp, #8] │ │ │ │ + str r3, [sp, #12] │ │ │ │ ldrh.w r3, [r4, #166] @ 0xa6 │ │ │ │ ubfx r3, r3, #7, #9 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - b.n d4cc │ │ │ │ + str r3, [sp, #20] │ │ │ │ + ldrd r2, r3, [r4, #164] @ 0xa4 │ │ │ │ + b.n d944 │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ cmp r3, #3 │ │ │ │ - beq.w d4a4 │ │ │ │ - b.n d718 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + bne.w db82 │ │ │ │ + ldr.w r3, [r4, #164] @ 0xa4 │ │ │ │ + ubfx r9, r3, #0, #20 │ │ │ │ + ldrb.w r3, [r4, #166] @ 0xa6 │ │ │ │ + ubfx r3, r3, #4, #3 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + ldrh.w r3, [r4, #166] @ 0xa6 │ │ │ │ + ubfx r3, r3, #7, #9 │ │ │ │ + str r3, [sp, #20] │ │ │ │ + ldr.w r3, [r4, #168] @ 0xa8 │ │ │ │ + ubfx r8, r3, #0, #20 │ │ │ │ + ldrd r2, r3, [r4, #164] @ 0xa4 │ │ │ │ + b.n d944 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ lsls r3, r3, #31 │ │ │ │ itt pl │ │ │ │ addpl.w r0, r4, #120 @ 0x78 │ │ │ │ - strpl r6, [sp, #16] │ │ │ │ - bmi.n d89c │ │ │ │ - ldrd r3, r2, [sp, #4] │ │ │ │ + strpl r6, [sp, #20] │ │ │ │ + bmi.n dd4a │ │ │ │ + ldrd r3, r2, [sp, #8] │ │ │ │ mov r1, r7 │ │ │ │ orr.w r3, r3, r2, lsl #20 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ orr.w r3, r3, r2, lsl #23 │ │ │ │ - mov r2, sl │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ str r3, [sp, #28] │ │ │ │ movw r3, #4095 @ 0xfff │ │ │ │ - bl ca18 │ │ │ │ - b.n d718 │ │ │ │ - str r6, [sp, #16] │ │ │ │ + bl cd68 │ │ │ │ + b.n db82 │ │ │ │ + str r6, [sp, #20] │ │ │ │ add.w r0, r4, #80 @ 0x50 │ │ │ │ - b.n d87e │ │ │ │ + b.n dd2c │ │ │ │ mov r6, r0 │ │ │ │ - b.n d56e │ │ │ │ + b.n d9de │ │ │ │ sub.w r0, r0, #2 │ │ │ │ clz r0, r0 │ │ │ │ - lsrs r0, r0, #5 │ │ │ │ - b.n d6bc │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ - str r3, [sp, #4] │ │ │ │ - b.n d56e │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ - mov r9, fp │ │ │ │ - b.n d52a │ │ │ │ + mov.w r0, r0, lsr #5 │ │ │ │ + b.n db22 │ │ │ │ + str.w r8, [sp, #8] │ │ │ │ + b.n d9de │ │ │ │ + mov sl, fp │ │ │ │ + b.n d998 │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000d8c0 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ - movs r0, #240 @ 0xf0 │ │ │ │ +0000dd70 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ + mov.w r0, #240 @ 0xf0 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov.w r5, #0 │ │ │ │ blx b46c │ │ │ │ - ldr r3, [pc, #160] @ (d96c ) │ │ │ │ - movs r2, #0 │ │ │ │ - movs r5, #0 │ │ │ │ + ldr r3, [pc, #176] @ (de38 ) │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r2, #0 │ │ │ │ + add.w r0, r0, #80 @ 0x50 │ │ │ │ + strd r5, r5, [r4, #8] │ │ │ │ + strd r5, r5, [r4, #16] │ │ │ │ + strd r5, r5, [r4, #24] │ │ │ │ add r3, pc │ │ │ │ - str r3, [r0, #0] │ │ │ │ - movs r3, #0 │ │ │ │ - strd r2, r3, [r0, #224] @ 0xe0 │ │ │ │ - strd r2, r3, [r0, #216] @ 0xd8 │ │ │ │ - movs r3, #1 │ │ │ │ - ldr.w r2, [r0, #168] @ 0xa8 │ │ │ │ - str.w r5, [r0, #232] @ 0xe8 │ │ │ │ - str.w r5, [r0, #208] @ 0xd0 │ │ │ │ - str r5, [r0, #20] │ │ │ │ - bfi r2, r5, #0, #20 │ │ │ │ - str r5, [r0, #36] @ 0x24 │ │ │ │ - str r5, [r0, #76] @ 0x4c │ │ │ │ - str r5, [r0, #32] │ │ │ │ - strd r3, r5, [r0, #160] @ 0xa0 │ │ │ │ - str.w r2, [r0, #168] @ 0xa8 │ │ │ │ - movs r2, #0 │ │ │ │ - str.w r3, [r0, #204] @ 0xcc │ │ │ │ - movs r3, #0 │ │ │ │ + strd r3, r5, [r4] │ │ │ │ + mov.w r3, #0 │ │ │ │ + strd r5, r5, [r4, #32] │ │ │ │ + strd r5, r5, [r4, #76] @ 0x4c │ │ │ │ + strd r2, r3, [r4, #216] @ 0xd8 │ │ │ │ + strd r2, r3, [r4, #224] @ 0xe0 │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr.w r2, [r4, #168] @ 0xa8 │ │ │ │ + strd r5, r5, [r4, #84] @ 0x54 │ │ │ │ + str.w r3, [r4, #160] @ 0xa0 │ │ │ │ + str.w r3, [r4, #204] @ 0xcc │ │ │ │ + mov.w r3, #0 │ │ │ │ movt r3, #49136 @ 0xbff0 │ │ │ │ - str r5, [r0, #116] @ 0x74 │ │ │ │ - strd r2, r3, [r0, #192] @ 0xc0 │ │ │ │ - str r5, [r0, #100] @ 0x64 │ │ │ │ - str r5, [r0, #104] @ 0x68 │ │ │ │ - str r5, [r0, #88] @ 0x58 │ │ │ │ - strd r5, r5, [r0, #4] │ │ │ │ - strd r5, r5, [r0, #12] │ │ │ │ - strd r5, r5, [r0, #24] │ │ │ │ - strd r5, r5, [r0, #92] @ 0x5c │ │ │ │ - strd r5, r5, [r0, #108] @ 0x6c │ │ │ │ - strd r5, r5, [r0, #80] @ 0x50 │ │ │ │ - adds r0, #80 @ 0x50 │ │ │ │ - bl c920 │ │ │ │ + strd r5, r5, [r4, #92] @ 0x5c │ │ │ │ + bfi r2, r5, #0, #20 │ │ │ │ + strd r5, r5, [r4, #100] @ 0x64 │ │ │ │ + strd r5, r5, [r4, #108] @ 0x6c │ │ │ │ + str r5, [r4, #116] @ 0x74 │ │ │ │ + str.w r5, [r4, #164] @ 0xa4 │ │ │ │ + str.w r2, [r4, #168] @ 0xa8 │ │ │ │ + mov.w r2, #0 │ │ │ │ + str.w r5, [r4, #208] @ 0xd0 │ │ │ │ + strd r2, r3, [r4, #192] @ 0xc0 │ │ │ │ + str.w r5, [r4, #232] @ 0xe8 │ │ │ │ + bl cc3c │ │ │ │ add.w r0, r4, #120 @ 0x78 │ │ │ │ - str.w r5, [r4, #156] @ 0x9c │ │ │ │ - str.w r5, [r4, #140] @ 0x8c │ │ │ │ - strd r5, r5, [r4, #132] @ 0x84 │ │ │ │ - strd r5, r5, [r4, #148] @ 0x94 │ │ │ │ - str.w r5, [r4, #144] @ 0x90 │ │ │ │ strd r5, r5, [r4, #120] @ 0x78 │ │ │ │ - str.w r5, [r4, #128] @ 0x80 │ │ │ │ - bl c920 │ │ │ │ - movs r2, #32 │ │ │ │ - movs r1, #255 @ 0xff │ │ │ │ + strd r5, r5, [r4, #128] @ 0x80 │ │ │ │ + strd r5, r5, [r4, #136] @ 0x88 │ │ │ │ + strd r5, r5, [r4, #144] @ 0x90 │ │ │ │ + strd r5, r5, [r4, #152] @ 0x98 │ │ │ │ + bl cc3c │ │ │ │ add.w r0, r4, #44 @ 0x2c │ │ │ │ + mov.w r2, #32 │ │ │ │ + mov.w r1, #255 @ 0xff │ │ │ │ blx b554 │ │ │ │ mov r0, r4 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ nop │ │ │ │ - bpl.n d918 │ │ │ │ - movs r0, r1 │ │ │ │ + asrs r0, r1 │ │ │ │ + movs r1, r1 │ │ │ │ │ │ │ │ -0000d970 : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ +0000de3c : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r0 │ │ │ │ + mov.w r4, #0 │ │ │ │ ldr r0, [r0, #80] @ 0x50 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ blx b5c0 │ │ │ │ - movs r4, #0 │ │ │ │ ldr r0, [r5, #120] @ 0x78 │ │ │ │ str r4, [r5, #80] @ 0x50 │ │ │ │ str r4, [r5, #88] @ 0x58 │ │ │ │ blx b5c0 │ │ │ │ ldr r3, [r5, #28] │ │ │ │ str r4, [r5, #120] @ 0x78 │ │ │ │ str.w r4, [r5, #128] @ 0x80 │ │ │ │ - cbz r3, d9a4 │ │ │ │ + cbz r3, de7c │ │ │ │ mov r6, r4 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ - adds r6, #1 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ ldr r0, [r3, r4] │ │ │ │ - adds r4, #20 │ │ │ │ + add.w r4, r4, #20 │ │ │ │ blx b4f8 │ │ │ │ ldr r3, [r5, #28] │ │ │ │ cmp r3, r6 │ │ │ │ - bhi.n d992 │ │ │ │ + bhi.n de66 │ │ │ │ ldr r0, [r5, #24] │ │ │ │ blx b3b8 │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ mov r0, r5 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w b5bc │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000d9b4 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ - mov r5, r1 │ │ │ │ +0000de94 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ ldr r3, [r0, #0] │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ blx r3 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b420 │ │ │ │ mov r0, r4 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ nop │ │ │ │ │ │ │ │ -0000d9cc : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ - add.w r5, r0, #164 @ 0xa4 │ │ │ │ - mov ip, r0 │ │ │ │ - sub sp, #8 │ │ │ │ - mov lr, r1 │ │ │ │ - ldmia.w r5, {r0, r1} │ │ │ │ - strd r0, r1, [sp] │ │ │ │ - ldr.w r1, [ip, #168] @ 0xa8 │ │ │ │ - ldr.w r8, [sp, #32] │ │ │ │ - ubfx r6, r0, #0, #20 │ │ │ │ - ubfx r7, r1, #0, #20 │ │ │ │ - bic.w r6, r6, r8 │ │ │ │ - orrs r6, r2 │ │ │ │ - bic.w r7, r7, r8 │ │ │ │ - orrs r2, r3 │ │ │ │ - orrs r2, r7 │ │ │ │ - bfi r0, r6, #0, #20 │ │ │ │ - str.w r0, [ip, #164] @ 0xa4 │ │ │ │ - mov r0, ip │ │ │ │ - bfi r1, r2, #0, #20 │ │ │ │ - str.w r1, [ip, #168] @ 0xa8 │ │ │ │ - mov r1, lr │ │ │ │ +0000deb8 : │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + ldrd r6, r5, [r0, #164] @ 0xa4 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ + sub sp, #12 │ │ │ │ + ldr r7, [sp, #40] @ 0x28 │ │ │ │ + ubfx ip, r6, #0, #20 │ │ │ │ + ldrd r8, r9, [r0, #164] @ 0xa4 │ │ │ │ + ubfx lr, r5, #0, #20 │ │ │ │ + bic.w ip, ip, r7 │ │ │ │ + bic.w lr, lr, r7 │ │ │ │ + orr.w ip, ip, r2 │ │ │ │ + orr.w r2, r2, r3 │ │ │ │ + orr.w r2, r2, lr │ │ │ │ + bfi r6, ip, #0, #20 │ │ │ │ + strd r8, r9, [sp] │ │ │ │ + bfi r5, r2, #0, #20 │ │ │ │ + strd r6, r5, [r0, #164] @ 0xa4 │ │ │ │ blx b8b0 │ │ │ │ - mov r3, r0 │ │ │ │ - ldrd r0, r1, [sp] │ │ │ │ - stmia.w r5, {r0, r1} │ │ │ │ - mov r0, r3 │ │ │ │ - add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + ldrd r2, r3, [sp] │ │ │ │ + strd r2, r3, [r4, #164] @ 0xa4 │ │ │ │ + add sp, #12 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0000da2c : │ │ │ │ +0000df24 : │ │ │ │ mov r3, r0 │ │ │ │ - b.n da36 │ │ │ │ + b.n df2e │ │ │ │ mov r0, r3 │ │ │ │ mov r3, r1 │ │ │ │ mov r1, r0 │ │ │ │ cmp r1, r3 │ │ │ │ - bgt.n da30 │ │ │ │ - cbz r1, da6e │ │ │ │ - movs r0, #0 │ │ │ │ - push {lr} │ │ │ │ - and.w ip, r1, #1 │ │ │ │ - asrs r1, r1, #1 │ │ │ │ - mul.w ip, r3, ip │ │ │ │ + bgt.n df28 │ │ │ │ + cbz r1, df6c │ │ │ │ + mov.w r0, #0 │ │ │ │ + str.w lr, [sp, #-4]! │ │ │ │ + sbfx ip, r1, #0, #1 │ │ │ │ + mov.w r1, r1, asr #1 │ │ │ │ + and.w ip, ip, r3 │ │ │ │ sub.w lr, r2, ip │ │ │ │ cmp r0, lr │ │ │ │ it ge │ │ │ │ subge.w ip, ip, r2 │ │ │ │ add r0, ip │ │ │ │ sub.w ip, r2, r3 │ │ │ │ cmp r3, ip │ │ │ │ ite ge │ │ │ │ rsbge r3, r2, r3, lsl #1 │ │ │ │ lsllt r3, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n da40 │ │ │ │ + bne.n df3c │ │ │ │ ldr.w pc, [sp], #4 │ │ │ │ mov r0, r1 │ │ │ │ bx lr │ │ │ │ - nop │ │ │ │ │ │ │ │ -0000da74 : │ │ │ │ - cbz r1, dacc │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ +0000df70 : │ │ │ │ + cbz r1, dfe2 │ │ │ │ lsls r3, r1, #31 │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ mov r6, r2 │ │ │ │ - bmi.n daa0 │ │ │ │ + bmi.n dfac │ │ │ │ add.w r1, r1, r1, lsr #31 │ │ │ │ - asrs r1, r1, #1 │ │ │ │ - bl da74 │ │ │ │ + mov.w r1, r1, asr #1 │ │ │ │ + bl df70 │ │ │ │ rsb r2, r0, #92672 @ 0x16a00 │ │ │ │ - adds r2, #9 │ │ │ │ + add.w r2, r2, #9 │ │ │ │ cmp r2, r0 │ │ │ │ - blt.n dae2 │ │ │ │ - mov r1, r6 │ │ │ │ + blt.n e000 │ │ │ │ mul.w r0, r0, r0 │ │ │ │ - bl 95e14 │ │ │ │ + mov r1, r6 │ │ │ │ + bl 9d554 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ mov r0, r1 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - subs r4, r1, #1 │ │ │ │ + pop {r6, pc} │ │ │ │ + add.w r4, r1, #4294967295 @ 0xffffffff │ │ │ │ mov r5, r0 │ │ │ │ mov r1, r4 │ │ │ │ blx ad80 │ │ │ │ rsb r0, r0, #92672 @ 0x16a00 │ │ │ │ - adds r0, #9 │ │ │ │ mov r2, r6 │ │ │ │ - cmp r5, r0 │ │ │ │ + add.w r0, r0, #9 │ │ │ │ mov r1, r4 │ │ │ │ + cmp r5, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bgt.n dad0 │ │ │ │ + bgt.n dfe8 │ │ │ │ blx ad80 │ │ │ │ - mov r1, r6 │ │ │ │ mul.w r0, r5, r0 │ │ │ │ - bl 95e14 │ │ │ │ + mov r1, r6 │ │ │ │ + bl 9d554 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ mov r0, r1 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - movs r0, #1 │ │ │ │ + pop {r6, pc} │ │ │ │ + mov.w r0, #1 │ │ │ │ bx lr │ │ │ │ blx ad80 │ │ │ │ - mov r2, r6 │ │ │ │ mov r1, r0 │ │ │ │ + mov r2, r6 │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ mov r0, r5 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w b4ac │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r0 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w b4ac │ │ │ │ nop │ │ │ │ │ │ │ │ -0000daf0 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ +0000e014 : │ │ │ │ cmp r0, #2 │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ it eq │ │ │ │ moveq r6, #1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ sub sp, #68 @ 0x44 │ │ │ │ - beq.n db9e │ │ │ │ + beq.n e0de │ │ │ │ add.w r8, r0, #4294967295 @ 0xffffffff │ │ │ │ + mov.w r3, #2 │ │ │ │ mov r7, r0 │ │ │ │ mov r4, r8 │ │ │ │ - movs r3, #2 │ │ │ │ str r3, [sp, #0] │ │ │ │ - asrs r4, r4, #1 │ │ │ │ + mov.w r4, r4, asr #1 │ │ │ │ ands.w r6, r4, #1 │ │ │ │ - beq.n db0a │ │ │ │ + beq.n e03c │ │ │ │ cmp r4, #1 │ │ │ │ - beq.n dbac │ │ │ │ + beq.n e0fe │ │ │ │ cmp r4, #8 │ │ │ │ - ble.n dba6 │ │ │ │ - movs r5, #3 │ │ │ │ - b.n db28 │ │ │ │ - adds r5, #2 │ │ │ │ + ble.n e0f4 │ │ │ │ + mov.w r5, #3 │ │ │ │ + b.n e060 │ │ │ │ + add.w r5, r5, #2 │ │ │ │ mul.w r3, r5, r5 │ │ │ │ cmp r3, r4 │ │ │ │ - bgt.n db5e │ │ │ │ + bgt.n e098 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n db1e │ │ │ │ + bne.n e054 │ │ │ │ add.w r9, r6, #1 │ │ │ │ add.w r6, sp, r6, lsl #2 │ │ │ │ str r5, [r6, #0] │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r1, r5 │ │ │ │ mov r4, r0 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.n db3e │ │ │ │ - adds r5, #2 │ │ │ │ + beq.n e076 │ │ │ │ + add.w r5, r5, #2 │ │ │ │ mov r6, r9 │ │ │ │ mul.w r3, r5, r5 │ │ │ │ cmp r3, r4 │ │ │ │ - ble.n db28 │ │ │ │ + ble.n e060 │ │ │ │ cmp r4, #1 │ │ │ │ - itt eq │ │ │ │ - moveq r5, r6 │ │ │ │ - ldreq r1, [sp, #0] │ │ │ │ - beq.n db72 │ │ │ │ - adds r5, r6, #1 │ │ │ │ - lsls r6, r6, #2 │ │ │ │ + itt ne │ │ │ │ + addne r5, r6, #1 │ │ │ │ + lslne r6, r6, #2 │ │ │ │ + beq.n e106 │ │ │ │ add r6, sp │ │ │ │ str r4, [r6, #0] │ │ │ │ ldr r1, [sp, #0] │ │ │ │ - movs r4, #0 │ │ │ │ - movs r6, #2 │ │ │ │ - b.n db84 │ │ │ │ - adds r4, #1 │ │ │ │ + mov.w r4, #0 │ │ │ │ + mov.w r6, #2 │ │ │ │ + b.n e0c0 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ cmp r5, r4 │ │ │ │ - ble.n db9e │ │ │ │ + ble.n e0de │ │ │ │ add.w r3, sp, r4, lsl #2 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ mov r0, r8 │ │ │ │ - bl 95b80 │ │ │ │ - mov r2, r7 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r1, r0 │ │ │ │ + mov r2, r7 │ │ │ │ mov r0, r6 │ │ │ │ blx ad80 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n db78 │ │ │ │ - adds r6, #1 │ │ │ │ - movs r4, #0 │ │ │ │ - b.n db7e │ │ │ │ + bne.n e0b2 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ + mov.w r4, #0 │ │ │ │ + b.n e0ba │ │ │ │ mov r0, r6 │ │ │ │ add sp, #68 @ 0x44 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - movs r6, #4 │ │ │ │ - movs r5, #2 │ │ │ │ - b.n db6c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r6, #4 │ │ │ │ + mov.w r5, #2 │ │ │ │ + b.n e0a2 │ │ │ │ mov r5, r4 │ │ │ │ - movs r1, #2 │ │ │ │ - b.n db72 │ │ │ │ - nop │ │ │ │ + mov.w r1, #2 │ │ │ │ + b.n e0a8 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ + mov r5, r6 │ │ │ │ + b.n e0a8 │ │ │ │ │ │ │ │ -0000dbb4 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +0000e10c : │ │ │ │ cmp r0, #1 │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ - ble.n dbe4 │ │ │ │ + ble.n e146 │ │ │ │ lsls r3, r0, #31 │ │ │ │ it pl │ │ │ │ movpl r5, #2 │ │ │ │ - bpl.n dbe4 │ │ │ │ + bpl.n e146 │ │ │ │ cmp r5, #8 │ │ │ │ - ble.n dbe4 │ │ │ │ - movs r4, #3 │ │ │ │ - b.n dbd6 │ │ │ │ - adds r4, #2 │ │ │ │ + ble.n e146 │ │ │ │ + mov.w r4, #3 │ │ │ │ + b.n e138 │ │ │ │ + add.w r4, r4, #2 │ │ │ │ mul.w r3, r4, r4 │ │ │ │ cmp r5, r3 │ │ │ │ - blt.n dbe4 │ │ │ │ + blt.n e146 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n dbcc │ │ │ │ + bne.n e12c │ │ │ │ mov r5, r4 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ mov r0, r5 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + pop {r5, pc} │ │ │ │ │ │ │ │ -0000dbe8 : │ │ │ │ +0000e150 : │ │ │ │ cmp r0, #1 │ │ │ │ - bgt.n dbf0 │ │ │ │ - movs r0, #0 │ │ │ │ + bgt.n e15a │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ blx b2ec │ │ │ │ - subs r0, r0, r4 │ │ │ │ + sub.w r0, r0, r4 │ │ │ │ clz r0, r0 │ │ │ │ - lsrs r0, r0, #5 │ │ │ │ + mov.w r0, r0, lsr #5 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ │ │ │ │ -0000dc04 : │ │ │ │ - push {r4, lr} │ │ │ │ +0000e174 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ - b.n dc0c │ │ │ │ - adds r4, #1 │ │ │ │ + b.n e180 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ mov r0, r4 │ │ │ │ blx b1d0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n dc0a │ │ │ │ + beq.n e17c │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ │ │ │ │ -0000dc1c : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ +0000e190 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r5, [r1, #0] │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ mov r6, r1 │ │ │ │ - cbz r5, dc4c │ │ │ │ + cbz r5, e1c6 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95e14 │ │ │ │ - cbnz r1, dc44 │ │ │ │ + bl 9d554 │ │ │ │ + cbnz r1, e1be │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r1, r5 │ │ │ │ mov r4, r0 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.n dc30 │ │ │ │ + beq.n e1aa │ │ │ │ ldr.w r5, [r6, #4]! │ │ │ │ cmp r5, #0 │ │ │ │ - bne.n dc26 │ │ │ │ + bne.n e1a0 │ │ │ │ sub.w r0, r4, #1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ clz r0, r0 │ │ │ │ - lsrs r0, r0, #5 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + mov.w r0, r0, lsr #5 │ │ │ │ + pop {r6, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000dc58 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ - mov r5, r0 │ │ │ │ +0000e1dc : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - cbz r0, dc76 │ │ │ │ - movs r0, #1 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r0 │ │ │ │ + cbz r0, e204 │ │ │ │ + mov.w r0, #1 │ │ │ │ add r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ add.w r4, r4, r4, lsr #31 │ │ │ │ - asrs r4, r4, #1 │ │ │ │ + mov.w r4, r4, asr #1 │ │ │ │ mov r1, r4 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ cmp r4, r0 │ │ │ │ - bgt.n dc62 │ │ │ │ + bgt.n e1ee │ │ │ │ mov r0, r4 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ nop │ │ │ │ │ │ │ │ -0000dc7c : │ │ │ │ - push {r4, lr} │ │ │ │ +0000e210 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ - cmp r4, #0 │ │ │ │ mov r0, r1 │ │ │ │ - ble.n dc92 │ │ │ │ + cmp r4, #0 │ │ │ │ + ble.n e228 │ │ │ │ mov r1, r4 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r4 │ │ │ │ - cbnz r1, dc9a │ │ │ │ + cbnz r1, e232 │ │ │ │ pop {r4, pc} │ │ │ │ - beq.n dcb6 │ │ │ │ - negs r1, r4 │ │ │ │ + beq.n e250 │ │ │ │ + rsb r1, r4, #0 │ │ │ │ cmp r1, r0 │ │ │ │ - blt.n dc9e │ │ │ │ - movs r0, #0 │ │ │ │ + blt.n e238 │ │ │ │ + mov.w r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ mov r4, r0 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n dc9a │ │ │ │ + bne.n e232 │ │ │ │ blx b390 │ │ │ │ mul.w r3, r0, r0 │ │ │ │ cmp r4, r3 │ │ │ │ - bne.n dc9a │ │ │ │ - b.n dc90 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + bne.n e232 │ │ │ │ + b.n e226 │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b2e8 │ │ │ │ nop │ │ │ │ │ │ │ │ -0000dcc0 : │ │ │ │ +0000e25c : │ │ │ │ subs r2, r0, #0 │ │ │ │ - push {r4, lr} │ │ │ │ - blt.n dcce │ │ │ │ - bl 95e14 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + blt.n e26c │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r1 │ │ │ │ pop {r4, pc} │ │ │ │ - subs r4, r1, #1 │ │ │ │ - mvns r0, r2 │ │ │ │ - bl 95e14 │ │ │ │ - subs r0, r4, r1 │ │ │ │ + mvn.w r0, r2 │ │ │ │ + add.w r4, r1, #4294967295 @ 0xffffffff │ │ │ │ + bl 9d554 │ │ │ │ + sub.w r0, r4, r1 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ │ │ │ │ -0000dcdc : │ │ │ │ - ldr r1, [pc, #4] @ (dce4 ) │ │ │ │ +0000e280 : │ │ │ │ + ldr r1, [pc, #4] @ (e288 ) │ │ │ │ add r1, pc │ │ │ │ b.w b364 │ │ │ │ - cbz r6, dce8 │ │ │ │ - movs r0, r1 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + movs r2, #162 @ 0xa2 │ │ │ │ + movs r1, r1 │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r5, r1 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r6, r1 │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #64 @ 0x40 │ │ │ │ ldrb.w r1, [r5], #1 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.n ddda │ │ │ │ + beq.n e390 │ │ │ │ mov r4, r0 │ │ │ │ - mov r8, r2 │ │ │ │ - b.n dd12 │ │ │ │ - mov r6, r5 │ │ │ │ + mov r7, r2 │ │ │ │ + b.n e2c2 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ mov r0, r4 │ │ │ │ + mov r6, r5 │ │ │ │ blx r3 │ │ │ │ mov r5, r6 │ │ │ │ ldrb.w r1, [r5], #1 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.n ddda │ │ │ │ + beq.n e390 │ │ │ │ cmp r1, #37 @ 0x25 │ │ │ │ - bne.n dd00 │ │ │ │ + bne.n e2b0 │ │ │ │ ldrb r3, [r6, #1] │ │ │ │ - adds r7, r6, #2 │ │ │ │ - subs r3, #40 @ 0x28 │ │ │ │ + add.w r8, r6, #2 │ │ │ │ + sub.w r3, r3, #40 @ 0x28 │ │ │ │ cmp r3, #80 @ 0x50 │ │ │ │ - bhi.n ddce │ │ │ │ + bhi.n e384 │ │ │ │ tbh [pc, r3, lsl #1] │ │ │ │ - lsls r6, r1, #5 │ │ │ │ + lsls r7, r4, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r6, r3, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r7, r0, #2 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r3, r5, #2 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r6, r6, #2 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - lsls r6, r3, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r0, r1, #3 │ │ │ │ - lsls r7, r2, #3 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r2, r4, #3 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r7, r5, #3 │ │ │ │ - lsls r2, r3, #4 │ │ │ │ - lsls r5, r2, #1 │ │ │ │ - lsls r4, r5, #4 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r4, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r2, r2, #2 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r1, r7, #2 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r4, r0, #3 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r1, #3 │ │ │ │ + lsls r6, r4, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #3 │ │ │ │ + lsls r7, r4, #3 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r2, r6, #3 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r7, r7, #3 │ │ │ │ + lsls r6, r5, #4 │ │ │ │ + lsls r6, r2, #1 │ │ │ │ + lsls r2, r0, #5 │ │ │ │ ldrd r3, r2, [r4, #16] │ │ │ │ - subs r3, r3, r2 │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ str r3, [r4, #16] │ │ │ │ - mov r6, r7 │ │ │ │ + mov r6, r8 │ │ │ │ mov r5, r6 │ │ │ │ ldrb.w r1, [r5], #1 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n dd12 │ │ │ │ + bne.n e2c2 │ │ │ │ add sp, #64 @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - ldr.w r5, [r8], #4 │ │ │ │ - mov r6, r7 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + ldr.w r5, [r7], #4 │ │ │ │ + mov r6, r8 │ │ │ │ cmp r5, #0 │ │ │ │ - bge.n ddf4 │ │ │ │ - negs r5, r5 │ │ │ │ + bge.n e3bc │ │ │ │ ldr r3, [r4, #8] │ │ │ │ - movs r1, #45 @ 0x2d │ │ │ │ + mov.w r1, #45 @ 0x2d │ │ │ │ mov r0, r4 │ │ │ │ + rsb r5, r5, #0 │ │ │ │ blx r3 │ │ │ │ - ldr r0, [pc, #568] @ (e030 ) │ │ │ │ + ldr r0, [pc, #616] @ (e628 ) │ │ │ │ movw r1, #26215 @ 0x6667 │ │ │ │ movt r1, #26214 @ 0x6666 │ │ │ │ mov r9, sp │ │ │ │ - mov r7, sp │ │ │ │ - mov.w ip, #10 │ │ │ │ + mov r8, sp │ │ │ │ add r0, pc │ │ │ │ smull r3, r2, r1, r5 │ │ │ │ - asrs r3, r5, #31 │ │ │ │ + mov.w r3, r5, asr #31 │ │ │ │ rsb r3, r3, r2, asr #2 │ │ │ │ - mls r5, ip, r3, r5 │ │ │ │ - ldrb r2, [r0, r5] │ │ │ │ + add.w r2, r3, r3, lsl #2 │ │ │ │ + sub.w r2, r5, r2, lsl #1 │ │ │ │ mov r5, r3 │ │ │ │ - strb.w r2, [r7], #1 │ │ │ │ + ldrb r2, [r0, r2] │ │ │ │ + strb.w r2, [r8], #1 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n de08 │ │ │ │ - ldrb.w r1, [r7, #-1]! │ │ │ │ + bne.n e3cc │ │ │ │ + ldrb.w r1, [r8, #-1]! │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ blx r3 │ │ │ │ - cmp r7, r9 │ │ │ │ - bne.n de22 │ │ │ │ - b.n dd08 │ │ │ │ - ldr r1, [pc, #512] @ (e034 ) │ │ │ │ + cmp r8, r9 │ │ │ │ + bne.n e3ec │ │ │ │ + b.n e2b8 │ │ │ │ + ldr r1, [pc, #556] @ (e62c ) │ │ │ │ mov r9, sp │ │ │ │ - ldr.w r3, [r8], #4 │ │ │ │ mov r5, sp │ │ │ │ + ldr.w r3, [r7], #4 │ │ │ │ add r1, pc │ │ │ │ and.w r2, r3, #15 │ │ │ │ cmp r3, #15 │ │ │ │ mov.w r3, r3, lsr #4 │ │ │ │ ldrb r2, [r1, r2] │ │ │ │ strb.w r2, [r5], #1 │ │ │ │ - bhi.n de3e │ │ │ │ + bhi.n e408 │ │ │ │ sub.w sl, r5, r9 │ │ │ │ cmp.w sl, #7 │ │ │ │ - bgt.n de6a │ │ │ │ - movs r6, #8 │ │ │ │ + bgt.n e43a │ │ │ │ + mov.w r6, #8 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ - movs r1, #48 @ 0x30 │ │ │ │ + mov.w r1, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ - subs r6, #1 │ │ │ │ + add.w r6, r6, #4294967295 @ 0xffffffff │ │ │ │ blx r3 │ │ │ │ cmp sl, r6 │ │ │ │ - bne.n de5c │ │ │ │ + bne.n e428 │ │ │ │ ldrb.w r1, [r5, #-1]! │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ blx r3 │ │ │ │ cmp r5, r9 │ │ │ │ - bne.n de6a │ │ │ │ - b.n ddce │ │ │ │ - ldr.w r0, [r8], #4 │ │ │ │ + bne.n e43a │ │ │ │ + b.n e384 │ │ │ │ + ldr.w r0, [r7], #4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w e016 │ │ │ │ + beq.w e608 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ mov r1, r4 │ │ │ │ - mov r6, r7 │ │ │ │ + mov r6, r8 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ blx r3 │ │ │ │ - b.n dd08 │ │ │ │ - ldr.w r0, [r8], #4 │ │ │ │ + b.n e2b8 │ │ │ │ + ldr.w r0, [r7], #4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w e016 │ │ │ │ + beq.w e608 │ │ │ │ mov r1, r4 │ │ │ │ - mov r6, r7 │ │ │ │ + mov r6, r8 │ │ │ │ blx b914 │ │ │ │ - b.n dd08 │ │ │ │ - ldr.w r1, [r8], #4 │ │ │ │ + b.n e2b8 │ │ │ │ + ldr.w r1, [r7], #4 │ │ │ │ mov r0, r4 │ │ │ │ + mov r6, r8 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ - mov r6, r7 │ │ │ │ uxtb r1, r1 │ │ │ │ blx r3 │ │ │ │ - b.n dd08 │ │ │ │ - ldr.w r5, [r8], #4 │ │ │ │ - adds r7, r6, #3 │ │ │ │ + b.n e2b8 │ │ │ │ + ldr.w r5, [r7], #4 │ │ │ │ + add.w r8, r6, #3 │ │ │ │ cmp r5, #0 │ │ │ │ - bne.w dfee │ │ │ │ + bne.w e5dc │ │ │ │ ldrb r3, [r6, #2] │ │ │ │ cmp r3, #61 @ 0x3d │ │ │ │ - beq.n ddce │ │ │ │ - ldrb.w r3, [r7], #1 │ │ │ │ + beq.w e384 │ │ │ │ + ldrb.w r3, [r8], #1 │ │ │ │ cmp r3, #61 @ 0x3d │ │ │ │ - bne.n dec6 │ │ │ │ - mov r6, r7 │ │ │ │ - b.n ddd0 │ │ │ │ - ldr.w r0, [r8], #4 │ │ │ │ + bne.n e49a │ │ │ │ + mov r6, r8 │ │ │ │ + b.n e386 │ │ │ │ + ldr.w r0, [r7], #4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w e016 │ │ │ │ + beq.w e608 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ mov r1, r4 │ │ │ │ - mov r6, r7 │ │ │ │ + mov r6, r8 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ blx r3 │ │ │ │ - b.n dd08 │ │ │ │ - ldr.w r5, [r8], #4 │ │ │ │ - cbnz r5, def6 │ │ │ │ - b.n e016 │ │ │ │ + b.n e2b8 │ │ │ │ + ldr.w r5, [r7], #4 │ │ │ │ + cbnz r5, e4ca │ │ │ │ + b.n e608 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldrb.w r1, [r5], #1 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n def0 │ │ │ │ - mov r6, r7 │ │ │ │ - b.n ddd0 │ │ │ │ - ldr r6, [pc, #308] @ (e038 ) │ │ │ │ + bne.n e4c4 │ │ │ │ + mov r6, r8 │ │ │ │ + b.n e386 │ │ │ │ + ldr r6, [pc, #344] @ (e630 ) │ │ │ │ movw r0, #52429 @ 0xcccd │ │ │ │ movt r0, #52428 @ 0xcccc │ │ │ │ - ldr.w r2, [r8], #4 │ │ │ │ mov r9, sp │ │ │ │ mov r5, sp │ │ │ │ - mov.w ip, #10 │ │ │ │ + ldr.w r2, [r7], #4 │ │ │ │ add r6, pc │ │ │ │ umull r1, r3, r0, r2 │ │ │ │ - lsrs r3, r3, #3 │ │ │ │ - mls r1, ip, r3, r2 │ │ │ │ + mov.w r3, r3, lsr #3 │ │ │ │ + add.w r1, r3, r3, lsl #2 │ │ │ │ + sub.w r1, r2, r1, lsl #1 │ │ │ │ ldrb r1, [r6, r1] │ │ │ │ strb.w r1, [r5], #1 │ │ │ │ mov r1, r2 │ │ │ │ - cmp r1, #9 │ │ │ │ mov r2, r3 │ │ │ │ - bhi.n df1a │ │ │ │ + cmp r1, #9 │ │ │ │ + bhi.n e4ea │ │ │ │ subs.w sl, r5, r9 │ │ │ │ - bpl.n df48 │ │ │ │ - movs r6, #0 │ │ │ │ + bpl.n e524 │ │ │ │ + mov.w r6, #0 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ - movs r1, #48 @ 0x30 │ │ │ │ + mov.w r1, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ - subs r6, #1 │ │ │ │ + add.w r6, r6, #4294967295 @ 0xffffffff │ │ │ │ blx r3 │ │ │ │ cmp r6, sl │ │ │ │ - bne.n df3a │ │ │ │ + bne.n e512 │ │ │ │ ldrb.w r1, [r5, #-1]! │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ blx r3 │ │ │ │ cmp r5, r9 │ │ │ │ - bne.n df48 │ │ │ │ - b.n ddce │ │ │ │ - ldr.w r5, [r8], #4 │ │ │ │ + bne.n e524 │ │ │ │ + b.n e384 │ │ │ │ + ldr.w r5, [r7], #4 │ │ │ │ cmp r5, #1 │ │ │ │ - ble.w ddce │ │ │ │ - ldr r6, [pc, #216] @ (e03c ) │ │ │ │ - movs r1, #45 @ 0x2d │ │ │ │ + ble.w e384 │ │ │ │ + ldr r6, [pc, #244] @ (e634 ) │ │ │ │ + mov.w r1, #45 @ 0x2d │ │ │ │ add r6, pc │ │ │ │ - adds r6, #1 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldrb.w r1, [r6], #1 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n df6a │ │ │ │ - mov r6, r7 │ │ │ │ - b.n ddf4 │ │ │ │ - ldr r1, [pc, #192] @ (e040 ) │ │ │ │ + bne.n e54a │ │ │ │ + mov r6, r8 │ │ │ │ + b.n e3bc │ │ │ │ + ldr r1, [pc, #216] @ (e638 ) │ │ │ │ mov r9, sp │ │ │ │ - ldr.w r3, [r8], #4 │ │ │ │ mov r5, sp │ │ │ │ + ldr.w r3, [r7], #4 │ │ │ │ add r1, pc │ │ │ │ and.w r2, r3, #15 │ │ │ │ cmp r3, #15 │ │ │ │ mov.w r3, r3, lsr #4 │ │ │ │ ldrb r2, [r1, r2] │ │ │ │ strb.w r2, [r5], #1 │ │ │ │ - bhi.n df88 │ │ │ │ + bhi.n e568 │ │ │ │ subs.w sl, r5, r9 │ │ │ │ - bpl.n dfb0 │ │ │ │ - movs r6, #0 │ │ │ │ + bpl.n e596 │ │ │ │ + mov.w r6, #0 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ - movs r1, #48 @ 0x30 │ │ │ │ + mov.w r1, #48 @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ - subs r6, #1 │ │ │ │ + add.w r6, r6, #4294967295 @ 0xffffffff │ │ │ │ blx r3 │ │ │ │ cmp r6, sl │ │ │ │ - bne.n dfa2 │ │ │ │ + bne.n e584 │ │ │ │ ldrb.w r1, [r5, #-1]! │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ blx r3 │ │ │ │ cmp r5, r9 │ │ │ │ - bne.n dfb0 │ │ │ │ - b.n ddce │ │ │ │ + bne.n e596 │ │ │ │ + b.n e384 │ │ │ │ ldrd r3, r2, [r4, #16] │ │ │ │ - movs r1, #10 │ │ │ │ + mov.w r1, #10 │ │ │ │ mov r0, r4 │ │ │ │ add r3, r2 │ │ │ │ str r3, [r4, #16] │ │ │ │ ldr r3, [r4, #8] │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w ddce │ │ │ │ - movs r5, #0 │ │ │ │ + ble.w e384 │ │ │ │ + mov.w r5, #0 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ - movs r1, #32 │ │ │ │ + mov.w r1, #32 │ │ │ │ mov r0, r4 │ │ │ │ - adds r5, #1 │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ cmp r5, r3 │ │ │ │ - blt.n dfda │ │ │ │ - mov r6, r7 │ │ │ │ - b.n ddd0 │ │ │ │ - movs r1, #47 @ 0x2f │ │ │ │ + blt.n e5c4 │ │ │ │ + mov r6, r8 │ │ │ │ + b.n e386 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ + mov.w r1, #47 @ 0x2f │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldrb r1, [r6, #2] │ │ │ │ cmp r1, #61 @ 0x3d │ │ │ │ - beq.n e00a │ │ │ │ + beq.n e5fa │ │ │ │ ldr r3, [r4, #8] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ - ldrb.w r1, [r7], #1 │ │ │ │ + ldrb.w r1, [r8], #1 │ │ │ │ cmp r1, #61 @ 0x3d │ │ │ │ - bne.n dffc │ │ │ │ + bne.n e5ec │ │ │ │ ldr r3, [r4, #8] │ │ │ │ - movs r1, #61 @ 0x3d │ │ │ │ + mov.w r1, #61 @ 0x3d │ │ │ │ mov r0, r4 │ │ │ │ - mov r6, r7 │ │ │ │ + mov r6, r8 │ │ │ │ blx r3 │ │ │ │ - b.n dde6 │ │ │ │ - ldr r5, [pc, #44] @ (e044 ) │ │ │ │ - movs r1, #40 @ 0x28 │ │ │ │ + b.n e3aa │ │ │ │ + ldr r5, [pc, #48] @ (e63c ) │ │ │ │ + mov.w r1, #40 @ 0x28 │ │ │ │ add r5, pc │ │ │ │ - adds r5, #1 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldrb.w r1, [r5], #1 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n e01e │ │ │ │ - mov r6, r7 │ │ │ │ - b.n ddd0 │ │ │ │ - strh r6, [r0, #44] @ 0x2c │ │ │ │ - movs r0, r1 │ │ │ │ - strh r0, [r2, #42] @ 0x2a │ │ │ │ - movs r0, r1 │ │ │ │ - strh r4, [r6, #34] @ 0x22 │ │ │ │ - movs r0, r1 │ │ │ │ - strh r2, [r3, #32] │ │ │ │ - movs r0, r1 │ │ │ │ - strh r6, [r0, #32] │ │ │ │ - movs r0, r1 │ │ │ │ - strh r2, [r5, #26] │ │ │ │ - movs r0, r1 │ │ │ │ + bne.n e614 │ │ │ │ + mov r6, r8 │ │ │ │ + b.n e386 │ │ │ │ + nop │ │ │ │ + @ instruction: 0xf7020008 │ │ │ │ + movt r0, #26632 @ 0x6808 │ │ │ │ + @ instruction: 0xf5e40008 │ │ │ │ + sbcs.w r0, ip, #8912896 @ 0x880000 │ │ │ │ + sbc.w r0, r6, #8912896 @ 0x880000 │ │ │ │ + @ instruction: 0xf4b60008 │ │ │ │ push {r1, r2, r3} │ │ │ │ - push {lr} │ │ │ │ + str.w lr, [sp, #-4]! │ │ │ │ sub sp, #8 │ │ │ │ add r2, sp, #12 │ │ │ │ ldr.w r1, [r2], #4 │ │ │ │ str r2, [sp, #4] │ │ │ │ - bl dce8 │ │ │ │ + bl e28c │ │ │ │ add sp, #8 │ │ │ │ ldr.w lr, [sp], #4 │ │ │ │ add sp, #12 │ │ │ │ bx lr │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000e064 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ - mov r5, r1 │ │ │ │ +0000e660 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r2 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx b46c │ │ │ │ - ldr r2, [pc, #24] @ (e088 ) │ │ │ │ - movs r1, #0 │ │ │ │ - str r4, [r0, #12] │ │ │ │ + ldr r2, [pc, #32] @ (e694 ) │ │ │ │ + mov.w r1, #0 │ │ │ │ + strd r5, r4, [r0, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ add r2, pc │ │ │ │ str r2, [r0, #0] │ │ │ │ - ldr r2, [pc, #16] @ (e08c ) │ │ │ │ + ldr r2, [pc, #16] @ (e698 ) │ │ │ │ add r2, pc │ │ │ │ - strd r2, r5, [r0, #4] │ │ │ │ - movs r2, #2 │ │ │ │ + str r2, [r0, #4] │ │ │ │ + mov.w r2, #2 │ │ │ │ strd r1, r2, [r0, #16] │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ - @ instruction: 0xffd1ffff │ │ │ │ - stc2l 15, cr15, [fp], #-1020 @ 0xfffffc04 │ │ │ │ + pop {r5, pc} │ │ │ │ + @ instruction: 0xffbdffff │ │ │ │ + stc2 15, cr15, [r3], {255} @ 0xff │ │ │ │ │ │ │ │ -0000e090 : │ │ │ │ +0000e69c : │ │ │ │ ldr r3, [r0, #12] │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ - cbz r3, e09a │ │ │ │ + cbz r3, e6a8 │ │ │ │ blx r3 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b5bc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldr r3, [r1, #0] │ │ │ │ mov r0, r1 │ │ │ │ - ldr r1, [pc, #4] @ (e0b4 ) │ │ │ │ + ldr r1, [pc, #8] @ (e6c4 ) │ │ │ │ + ldr r3, [r0, #0] │ │ │ │ add r1, pc │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ - strh r2, [r6, #22] │ │ │ │ - movs r0, r1 │ │ │ │ + bic.w r0, r2, #8912896 @ 0x880000 │ │ │ │ mov r0, r1 │ │ │ │ - ldr r1, [pc, #8] @ (e0c4 ) │ │ │ │ + ldr r1, [pc, #8] @ (e6d4 ) │ │ │ │ add r1, pc │ │ │ │ b.w b3e0 │ │ │ │ nop │ │ │ │ - strh r4, [r6, #22] │ │ │ │ - movs r0, r1 │ │ │ │ + bic.w r0, r4, #8912896 @ 0x880000 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0000e0cc : │ │ │ │ - push {r4, lr} │ │ │ │ +0000e6dc : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r1 │ │ │ │ blx b46c │ │ │ │ str r4, [r0, #0] │ │ │ │ pop {r4, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000e0d8 : │ │ │ │ - cbz r0, e0e0 │ │ │ │ +0000e6ec : │ │ │ │ + cbz r0, e6f4 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ ldr r3, [r3, #16] │ │ │ │ bx r3 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0000e0e4 : │ │ │ │ - ldr r0, [pc, #4] @ (e0ec ) │ │ │ │ +0000e6f8 : │ │ │ │ + ldr r0, [pc, #4] @ (e700 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - lsrs r2, r3, #28 │ │ │ │ + ldrb r6, [r0, #4] │ │ │ │ movs r1, r1 │ │ │ │ │ │ │ │ -0000e0f0 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ - mov r7, r0 │ │ │ │ - ldr.w r8, [sp, #24] │ │ │ │ - movs r0, #24 │ │ │ │ +0000e704 : │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r4, r3 │ │ │ │ - mov r6, r1 │ │ │ │ mov r5, r2 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + mov r7, r0 │ │ │ │ + mov.w r0, #24 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ + mov r6, r1 │ │ │ │ + ldr.w r8, [sp, #24] │ │ │ │ blx b46c │ │ │ │ - movs r3, #1 │ │ │ │ - str r3, [r0, #16] │ │ │ │ - ldr.w r3, [r8] │ │ │ │ + mov.w r3, #1 │ │ │ │ strd r7, r6, [r0] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ strd r5, r4, [r0, #8] │ │ │ │ + str r3, [r0, #16] │ │ │ │ + ldr.w r3, [r8] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #16 │ │ │ │ str r3, [r0, #20] │ │ │ │ str.w r0, [r8] │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000e120 : │ │ │ │ +0000e74c : │ │ │ │ mov ip, r0 │ │ │ │ mov r0, r3 │ │ │ │ - cbnz r3, e12c │ │ │ │ - b.n e148 │ │ │ │ + cbnz r3, e758 │ │ │ │ + b.n e776 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ - cbz r0, e146 │ │ │ │ + cbz r0, e774 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cmp r3, ip │ │ │ │ - bne.n e128 │ │ │ │ + bne.n e754 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ cmp r3, r1 │ │ │ │ - bne.n e128 │ │ │ │ + bne.n e754 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n e128 │ │ │ │ + bne.n e754 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [r0, #16] │ │ │ │ ldr r0, [r0, #12] │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ - nop │ │ │ │ │ │ │ │ -0000e14c : │ │ │ │ - cbz r0, e170 │ │ │ │ - push {r4, lr} │ │ │ │ +0000e778 : │ │ │ │ + cbz r0, e7a0 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ ldr r4, [r1, #0] │ │ │ │ - cbnz r4, e15e │ │ │ │ - b.n e16e │ │ │ │ + cbnz r4, e78c │ │ │ │ + b.n e79e │ │ │ │ add.w r1, r4, #20 │ │ │ │ ldr r4, [r4, #20] │ │ │ │ - cbz r4, e16e │ │ │ │ + cbz r4, e79e │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, r0 │ │ │ │ - bne.n e156 │ │ │ │ + bne.n e784 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ - subs r3, #1 │ │ │ │ - str r3, [r4, #16] │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n e172 │ │ │ │ + str r3, [r4, #16] │ │ │ │ + ble.n e7a2 │ │ │ │ pop {r4, pc} │ │ │ │ bx lr │ │ │ │ ldr r3, [r4, #20] │ │ │ │ str r3, [r1, #0] │ │ │ │ blx b5c0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b5bc │ │ │ │ + nop │ │ │ │ ldr r3, [r0, #12] │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + mov r4, r0 │ │ │ │ + mov r5, r1 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r7, r2 │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ adds r6, r3, #1 │ │ │ │ - it ne │ │ │ │ + itt ne │ │ │ │ movne.w r2, #4294967295 @ 0xffffffff │ │ │ │ - mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ - it ne │ │ │ │ strne r2, [r0, #12] │ │ │ │ - bne.n e1a4 │ │ │ │ + bne.n e7e2 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ blx r3 │ │ │ │ mov r3, r0 │ │ │ │ sub.w r2, r3, #43 @ 0x2b │ │ │ │ bics.w r2, r2, #2 │ │ │ │ it ne │ │ │ │ movne.w r8, #1 │ │ │ │ - bne.n e1ce │ │ │ │ + bne.n e80c │ │ │ │ cmp r3, #45 @ 0x2d │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ite ne │ │ │ │ movne.w r8, #1 │ │ │ │ moveq.w r8, #4294967295 @ 0xffffffff │ │ │ │ adds r1, r3, #1 │ │ │ │ itt ne │ │ │ │ movne.w r2, #4294967295 @ 0xffffffff │ │ │ │ strne r2, [r4, #12] │ │ │ │ - beq.n e22c │ │ │ │ + beq.n e878 │ │ │ │ mov.w sl, #0 │ │ │ │ mov.w r6, #4294967295 @ 0xffffffff │ │ │ │ mov r9, sl │ │ │ │ - b.n e1f8 │ │ │ │ + b.n e836 │ │ │ │ sub.w ip, r3, #87 @ 0x57 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ mla sl, r5, sl, ip │ │ │ │ adds r2, r3, #1 │ │ │ │ it ne │ │ │ │ strne r6, [r4, #12] │ │ │ │ - bne.n e1f4 │ │ │ │ + bne.n e832 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ mov r3, r0 │ │ │ │ add.w r9, r9, #1 │ │ │ │ sub.w ip, r3, #48 @ 0x30 │ │ │ │ cmp.w ip, #9 │ │ │ │ - bls.n e1de │ │ │ │ + bls.n e81c │ │ │ │ sub.w r2, r3, #65 @ 0x41 │ │ │ │ cmp r2, #25 │ │ │ │ it ls │ │ │ │ subls.w ip, r3, #55 @ 0x37 │ │ │ │ - bls.n e1de │ │ │ │ + bls.n e81c │ │ │ │ sub.w r2, r3, #97 @ 0x61 │ │ │ │ cmp r2, #25 │ │ │ │ - bls.n e1da │ │ │ │ + bls.n e818 │ │ │ │ str r3, [r4, #12] │ │ │ │ subs.w r3, r9, #0 │ │ │ │ + mul.w r0, sl, r8 │ │ │ │ it ne │ │ │ │ movne r3, #1 │ │ │ │ - mul.w r0, sl, r8 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ str r3, [r7, #0] │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ ldr r3, [r4, #8] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ mov r3, r0 │ │ │ │ - b.n e1ce │ │ │ │ + b.n e80c │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - mov r9, r1 │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ mov.w r8, #0 │ │ │ │ + mov r9, r1 │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #8 │ │ │ │ ldrb.w r5, [r9], #1 │ │ │ │ str.w r8, [sp, #4] │ │ │ │ cmp r5, #0 │ │ │ │ - beq.n e2bc │ │ │ │ + beq.n e914 │ │ │ │ mov r4, r0 │ │ │ │ mov r7, r2 │ │ │ │ mov.w r6, #4294967295 @ 0xffffffff │ │ │ │ - b.n e270 │ │ │ │ + b.n e8ca │ │ │ │ + ldr r0, [r4, #12] │ │ │ │ adds r3, r0, #1 │ │ │ │ - bne.n e296 │ │ │ │ + bne.n e8ec │ │ │ │ ldr r3, [r4, #8] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ cmp r5, r0 │ │ │ │ str r0, [sp, #4] │ │ │ │ - bne.n e29e │ │ │ │ + bne.n e8f4 │ │ │ │ ldrb.w r5, [r9], #1 │ │ │ │ - cbz r5, e2bc │ │ │ │ + cbz r5, e914 │ │ │ │ cmp r5, #37 @ 0x25 │ │ │ │ - beq.n e2c4 │ │ │ │ + beq.n e92c │ │ │ │ sub.w r3, r5, #40 @ 0x28 │ │ │ │ cmp r5, #32 │ │ │ │ it hi │ │ │ │ cmphi r3, #1 │ │ │ │ - it hi │ │ │ │ - ldrhi r0, [r4, #12] │ │ │ │ - bhi.n e25a │ │ │ │ + bhi.n e8b2 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ adds r2, r0, #1 │ │ │ │ - beq.n e2a4 │ │ │ │ + beq.n e8fc │ │ │ │ cmp r0, #32 │ │ │ │ str r6, [r4, #12] │ │ │ │ - bls.n e284 │ │ │ │ + bls.n e8da │ │ │ │ cmp r5, #32 │ │ │ │ str r0, [r4, #12] │ │ │ │ - bls.n e26a │ │ │ │ + bls.n e8c4 │ │ │ │ cmp r5, r0 │ │ │ │ - str r6, [r4, #12] │ │ │ │ str r0, [sp, #4] │ │ │ │ - beq.n e26a │ │ │ │ + str r6, [r4, #12] │ │ │ │ + beq.n e8c4 │ │ │ │ str r0, [r4, #12] │ │ │ │ - movs r0, #0 │ │ │ │ - b.n e2be │ │ │ │ + mov.w r0, #0 │ │ │ │ + b.n e918 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ cmp r0, #32 │ │ │ │ - bls.n e284 │ │ │ │ + bls.n e8da │ │ │ │ cmp r5, #32 │ │ │ │ str r0, [r4, #12] │ │ │ │ - bhi.n e25a │ │ │ │ + bhi.n e8b4 │ │ │ │ ldrb.w r5, [r9], #1 │ │ │ │ cmp r5, #0 │ │ │ │ - bne.n e270 │ │ │ │ - movs r0, #1 │ │ │ │ + bne.n e8ca │ │ │ │ + mov.w r0, #1 │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - movs r2, #0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + mov.w r2, #0 │ │ │ │ ldrb.w r3, [r9], #1 │ │ │ │ cmp r3, #100 @ 0x64 │ │ │ │ - beq.n e2fa │ │ │ │ - bhi.n e2f0 │ │ │ │ + beq.n e966 │ │ │ │ + bhi.n e95c │ │ │ │ cmp r3, #42 @ 0x2a │ │ │ │ - beq.n e33e │ │ │ │ + beq.n e9ac │ │ │ │ cmp r3, #77 @ 0x4d │ │ │ │ - bne.n e26a │ │ │ │ + bne.n e8c4 │ │ │ │ ldr.w r5, [r7], #4 │ │ │ │ add r2, sp, #4 │ │ │ │ - movs r1, #16 │ │ │ │ + mov.w r1, #16 │ │ │ │ mov r0, r4 │ │ │ │ - bl e184 │ │ │ │ + bl e7b8 │ │ │ │ str r0, [r5, #0] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n e26a │ │ │ │ - b.n e2a0 │ │ │ │ + bne.n e8c4 │ │ │ │ + b.n e8f6 │ │ │ │ cmp r3, #115 @ 0x73 │ │ │ │ - beq.n e304 │ │ │ │ + beq.n e972 │ │ │ │ cmp r3, #120 @ 0x78 │ │ │ │ - beq.n e2d8 │ │ │ │ - b.n e26a │ │ │ │ + beq.n e942 │ │ │ │ + b.n e8c4 │ │ │ │ ldr.w r5, [r7], #4 │ │ │ │ add r2, sp, #4 │ │ │ │ - movs r1, #10 │ │ │ │ - b.n e2e0 │ │ │ │ + mov.w r1, #10 │ │ │ │ + b.n e94c │ │ │ │ ldr.w r5, [r7], #4 │ │ │ │ add.w sl, r5, r2 │ │ │ │ - b.n e31a │ │ │ │ + b.n e988 │ │ │ │ cmp r0, #40 @ 0x28 │ │ │ │ - beq.n e336 │ │ │ │ + beq.n e9a4 │ │ │ │ cmp r5, sl │ │ │ │ - bcs.n e336 │ │ │ │ + bcs.n e9a4 │ │ │ │ strb.w r0, [r5], #1 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ adds r3, r0, #1 │ │ │ │ it ne │ │ │ │ strne r6, [r4, #12] │ │ │ │ - bne.n e32e │ │ │ │ + bne.n e99c │ │ │ │ ldr r3, [r4, #8] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ adds r1, r0, #1 │ │ │ │ - beq.n e336 │ │ │ │ + beq.n e9a4 │ │ │ │ cmp r0, #41 @ 0x29 │ │ │ │ it ne │ │ │ │ cmpne r0, #32 │ │ │ │ - bhi.n e30e │ │ │ │ + bhi.n e97c │ │ │ │ strb.w r8, [r5] │ │ │ │ str r0, [r4, #12] │ │ │ │ - b.n e26a │ │ │ │ + b.n e8c4 │ │ │ │ ldr.w r2, [r7], #4 │ │ │ │ cmp r2, #0 │ │ │ │ - bgt.n e2c6 │ │ │ │ - b.n e2a0 │ │ │ │ + bgt.n e930 │ │ │ │ + b.n e8f6 │ │ │ │ + nop │ │ │ │ push {r1, r2, r3} │ │ │ │ - push {lr} │ │ │ │ + str.w lr, [sp, #-4]! │ │ │ │ sub sp, #8 │ │ │ │ add r2, sp, #12 │ │ │ │ ldr.w r1, [r2], #4 │ │ │ │ str r2, [sp, #4] │ │ │ │ - bl e238 │ │ │ │ + bl e884 │ │ │ │ add sp, #8 │ │ │ │ ldr.w lr, [sp], #4 │ │ │ │ add sp, #12 │ │ │ │ bx lr │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000e364 : │ │ │ │ - push {r4, lr} │ │ │ │ +0000e9d8 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r1 │ │ │ │ blx b46c │ │ │ │ - ldr r2, [pc, #20] @ (e384 ) │ │ │ │ + ldr r2, [pc, #20] @ (e9f8 ) │ │ │ │ + str r4, [r0, #8] │ │ │ │ add r2, pc │ │ │ │ str r2, [r0, #0] │ │ │ │ - ldr r2, [pc, #20] @ (e388 ) │ │ │ │ + ldr r2, [pc, #16] @ (e9fc ) │ │ │ │ add r2, pc │ │ │ │ - strd r2, r4, [r0, #4] │ │ │ │ + str r2, [r0, #4] │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ str r2, [r0, #12] │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ - @ instruction: 0xffd7ffff │ │ │ │ - mcr2 15, 6, pc, cr1, cr15, {7} @ │ │ │ │ + @ instruction: 0xffcfffff │ │ │ │ + mrc2 15, 4, pc, cr5, cr15, {7} │ │ │ │ │ │ │ │ -0000e38c : │ │ │ │ +0000ea00 : │ │ │ │ b.w b5bc │ │ │ │ │ │ │ │ -0000e390 : │ │ │ │ - push {r4, lr} │ │ │ │ +0000ea04 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r1 │ │ │ │ blx b46c │ │ │ │ - movs r2, #0 │ │ │ │ - str r4, [r0, #0] │ │ │ │ - str r2, [r0, #4] │ │ │ │ + mov.w r2, #0 │ │ │ │ + strd r4, r2, [r0] │ │ │ │ pop {r4, pc} │ │ │ │ │ │ │ │ -0000e3a0 : │ │ │ │ +0000ea18 : │ │ │ │ ldr r3, [r0, #4] │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [r0, #4] │ │ │ │ bx lr │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000e3a8 : │ │ │ │ +0000ea24 : │ │ │ │ ldr r3, [r0, #4] │ │ │ │ - subs r3, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ str r3, [r0, #4] │ │ │ │ - cbnz r3, e3c6 │ │ │ │ + cbnz r3, ea48 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ - cbz r3, e3bc │ │ │ │ + cbz r3, ea3c │ │ │ │ blx r3 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b5bc │ │ │ │ bx lr │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000e3c8 : │ │ │ │ +0000ea4c : │ │ │ │ ldr r3, [r0, #0] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ │ │ │ │ -0000e3d0 : │ │ │ │ +0000ea54 : │ │ │ │ ldr r3, [r0, #4] │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r1 │ │ │ │ - cbz r3, e3f4 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + cbz r3, ea84 │ │ │ │ mov r4, r0 │ │ │ │ - movs r6, #0 │ │ │ │ - adds r4, #8 │ │ │ │ + mov.w r6, #0 │ │ │ │ + add.w r4, r4, #8 │ │ │ │ + mov r0, r5 │ │ │ │ + add.w r4, r4, #8 │ │ │ │ strd r3, r6, [r5, #36] @ 0x24 │ │ │ │ - adds r4, #8 │ │ │ │ ldr.w r3, [r4, #-16] │ │ │ │ - mov r0, r5 │ │ │ │ blx r3 │ │ │ │ ldr.w r3, [r4, #-4] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n e3de │ │ │ │ - movs r3, #0 │ │ │ │ + bne.n ea6c │ │ │ │ + mov.w r3, #0 │ │ │ │ str r3, [r5, #36] @ 0x24 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ nop │ │ │ │ │ │ │ │ -0000e3fc : │ │ │ │ - subs r2, r0, #2 │ │ │ │ +0000ea94 : │ │ │ │ + sub.w r2, r0, #2 │ │ │ │ movw r3, #65532 @ 0xfffc │ │ │ │ movt r3, #32767 @ 0x7fff │ │ │ │ - push {r4, lr} │ │ │ │ - cmp r2, r3 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ - ittet ls │ │ │ │ - movls r3, #12 │ │ │ │ - addls.w r0, r0, #4294967295 @ 0xffffffff │ │ │ │ - movhi r0, #16 │ │ │ │ - mulls r0, r3 │ │ │ │ - it ls │ │ │ │ - addls r0, #16 │ │ │ │ + cmp r2, r3 │ │ │ │ + bhi.n eac2 │ │ │ │ + add.w r0, r0, #4294967295 @ 0xffffffff │ │ │ │ + add.w r0, r0, r0, lsl #1 │ │ │ │ + mov.w r0, r0, lsl #2 │ │ │ │ + add.w r0, r0, #16 │ │ │ │ blx b46c │ │ │ │ str r4, [r0, #0] │ │ │ │ pop {r4, pc} │ │ │ │ + mov.w r0, #16 │ │ │ │ + blx b46c │ │ │ │ + str r4, [r0, #0] │ │ │ │ + pop {r4, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000e424 : │ │ │ │ +0000ead0 : │ │ │ │ b.w b5bc │ │ │ │ │ │ │ │ -0000e428 : │ │ │ │ +0000ead4 : │ │ │ │ ldr r3, [r0, #0] │ │ │ │ mvn.w r2, #2147483648 @ 0x80000000 │ │ │ │ mov r1, r0 │ │ │ │ cmp r3, r2 │ │ │ │ - beq.n e452 │ │ │ │ + beq.n eb06 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n e456 │ │ │ │ + ble.n eb0c │ │ │ │ add.w ip, r3, r3, lsl #1 │ │ │ │ - movs r0, #1 │ │ │ │ - movs r3, #0 │ │ │ │ - adds r1, #4 │ │ │ │ + mov.w r0, #1 │ │ │ │ + mov.w r3, #0 │ │ │ │ + add.w r1, r1, #4 │ │ │ │ ldr.w r2, [r1, r3, lsl #2] │ │ │ │ - adds r3, #3 │ │ │ │ + add.w r3, r3, #3 │ │ │ │ cmp r3, ip │ │ │ │ mul.w r0, r2, r0 │ │ │ │ - bne.n e442 │ │ │ │ + bne.n eaf4 │ │ │ │ bx lr │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0000e45c : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ +0000eb14 : │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ + mov r5, r0 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [r1, #0] │ │ │ │ - mov r5, r0 │ │ │ │ blx affc │ │ │ │ ldr r3, [r7, #0] │ │ │ │ movw r2, #65533 @ 0xfffd │ │ │ │ movt r2, #32767 @ 0x7fff │ │ │ │ - subs r3, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ cmp r3, r2 │ │ │ │ - bhi.n e49e │ │ │ │ + bhi.n eb66 │ │ │ │ mov r4, r7 │ │ │ │ - movs r6, #0 │ │ │ │ + mov.w r6, #0 │ │ │ │ ldr r1, [r4, #4] │ │ │ │ mov r0, r5 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ blx b140 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ mov r0, r5 │ │ │ │ - adds r6, #1 │ │ │ │ blx b140 │ │ │ │ ldr.w r1, [r4, #12]! │ │ │ │ mov r0, r5 │ │ │ │ blx b140 │ │ │ │ ldr r3, [r7, #0] │ │ │ │ cmp r3, r6 │ │ │ │ - bgt.n e47c │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ + bgt.n eb42 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000e4a0 : │ │ │ │ - push {r4} │ │ │ │ +0000eb74 : │ │ │ │ + str.w r4, [sp, #-4]! │ │ │ │ ldr r4, [r0, #0] │ │ │ │ cmp r4, #1 │ │ │ │ - beq.n e4ba │ │ │ │ - movs r0, #1 │ │ │ │ + beq.n eb96 │ │ │ │ + mov.w r0, #1 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ str r0, [r1, #0] │ │ │ │ - movs r1, #0 │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov.w r0, #1 │ │ │ │ str r1, [r3, #0] │ │ │ │ str r1, [r2, #0] │ │ │ │ bx lr │ │ │ │ ldr r4, [r0, #4] │ │ │ │ str r4, [r1, #0] │ │ │ │ - ldr.w r4, [sp], #4 │ │ │ │ ldr r1, [r0, #8] │ │ │ │ + ldr.w r4, [sp], #4 │ │ │ │ str r1, [r2, #0] │ │ │ │ ldr r2, [r0, #12] │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ str r2, [r3, #0] │ │ │ │ bx lr │ │ │ │ - nop │ │ │ │ │ │ │ │ -0000e4d0 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - mov r5, r1 │ │ │ │ +0000ebac : │ │ │ │ ldr r3, [r1, #0] │ │ │ │ - ldr r1, [r0, #0] │ │ │ │ mvn.w r2, #2147483648 @ 0x80000000 │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + mov r5, r1 │ │ │ │ + ldr r1, [r0, #0] │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - beq.n e55c │ │ │ │ + beq.n ec5a │ │ │ │ + ldr r1, [pc, #144] @ (ec60 ) │ │ │ │ mov sl, r0 │ │ │ │ - ldr r1, [pc, #132] @ (e56c ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ blx r3 │ │ │ │ ldr.w r3, [sl] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n e54c │ │ │ │ + ble.n ec3c │ │ │ │ ldr.w r3, [sl, #12] │ │ │ │ mov r0, r5 │ │ │ │ + ldr.w r8, [pc, #124] @ ec64 │ │ │ │ + ldr r2, [pc, #124] @ (ec68 ) │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldr.w r8, [pc, #112] @ e570 │ │ │ │ ldr.w r3, [sl, #8] │ │ │ │ - str r3, [sp, #0] │ │ │ │ add r8, pc │ │ │ │ - ldr r2, [pc, #104] @ (e574 ) │ │ │ │ mov r1, r8 │ │ │ │ + add r2, pc │ │ │ │ + str r3, [sp, #0] │ │ │ │ ldr r4, [r5, #0] │ │ │ │ ldr.w r3, [sl, #4] │ │ │ │ - add r2, pc │ │ │ │ blx r4 │ │ │ │ mov r4, sl │ │ │ │ ldr.w r3, [r4], #12 │ │ │ │ cmp r3, #1 │ │ │ │ - ble.n e54c │ │ │ │ - ldr.w r9, [pc, #84] @ e578 │ │ │ │ - movs r6, #1 │ │ │ │ + ble.n ec3c │ │ │ │ + ldr.w r9, [pc, #96] @ ec6c │ │ │ │ + mov.w r6, #1 │ │ │ │ add r9, pc │ │ │ │ ldr r3, [r4, #12] │ │ │ │ mov r2, r9 │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ - adds r6, #1 │ │ │ │ - ldr r3, [r4, #8] │ │ │ │ - adds r4, #12 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ + add.w r4, r4, #12 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + ldr.w r3, [r4, #-4] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr.w r3, [r4, #-8] │ │ │ │ ldr r7, [r5, #0] │ │ │ │ blx r7 │ │ │ │ ldr.w r3, [sl] │ │ │ │ cmp r3, r6 │ │ │ │ - bgt.n e52a │ │ │ │ - ldr r1, [pc, #44] @ (e57c ) │ │ │ │ - mov r0, r5 │ │ │ │ + bgt.n ec14 │ │ │ │ + ldr r1, [pc, #48] @ (ec70 ) │ │ │ │ ldr r3, [r5, #0] │ │ │ │ add r1, pc │ │ │ │ - add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - bx r3 │ │ │ │ - ldr r1, [pc, #32] @ (e580 ) │ │ │ │ mov r0, r5 │ │ │ │ - add r1, pc │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, lr, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ bx r3 │ │ │ │ - nop │ │ │ │ - ldrb r2, [r2, #27] │ │ │ │ - movs r0, r1 │ │ │ │ - ldrb r0, [r7, #26] │ │ │ │ - movs r0, r1 │ │ │ │ - strh r4, [r6, #8] │ │ │ │ - movs r0, r1 │ │ │ │ - ldrb r0, [r5, #26] │ │ │ │ - movs r0, r1 │ │ │ │ - strh r6, [r2, #14] │ │ │ │ - movs r0, r1 │ │ │ │ - ldrb r4, [r6, #25] │ │ │ │ - movs r0, r1 │ │ │ │ + ldr r1, [pc, #24] @ (ec74 ) │ │ │ │ + add r1, pc │ │ │ │ + b.n ec42 │ │ │ │ + vhadd.s32 d0, d10, d8 │ │ │ │ + vhadd.s16 d0, d0, d8 │ │ │ │ + @ instruction: 0xf1940008 │ │ │ │ + cdp 0, 15, cr0, cr14, cr8, {0} │ │ │ │ + @ instruction: 0xf2280008 │ │ │ │ + cdp 0, 11, cr0, cr8, cr8, {0} │ │ │ │ │ │ │ │ -0000e584 : │ │ │ │ - movs r0, #0 │ │ │ │ +0000ec78 : │ │ │ │ + mov.w r0, #0 │ │ │ │ b.w ae80 │ │ │ │ - nop │ │ │ │ │ │ │ │ -0000e58c : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - mov r6, r0 │ │ │ │ - movs r0, #1 │ │ │ │ +0000ec80 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r1 │ │ │ │ mov r4, r2 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + mov r6, r0 │ │ │ │ + mov.w r0, #1 │ │ │ │ blx ae84 │ │ │ │ strd r6, r5, [r0, #4] │ │ │ │ str r4, [r0, #12] │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ │ │ │ │ -0000e5a4 : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ - mov r7, r0 │ │ │ │ - movs r0, #2 │ │ │ │ +0000eca4 : │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r2 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ + mov r7, r0 │ │ │ │ + mov.w r0, #2 │ │ │ │ blx ae84 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - str r3, [r0, #20] │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ strd r7, r6, [r0, #4] │ │ │ │ strd r5, r4, [r0, #12] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + str r3, [r0, #20] │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ str r3, [r0, #24] │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - nop │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ │ │ │ │ -0000e5c8 : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ - mov r7, r0 │ │ │ │ - movs r0, #3 │ │ │ │ +0000ecdc : │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r2 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ + mov r7, r0 │ │ │ │ + mov.w r0, #3 │ │ │ │ blx ae84 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ + strd r7, r6, [r0, #4] │ │ │ │ + strd r5, r4, [r0, #12] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ str r3, [r0, #20] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r3, [r0, #24] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r0, #28] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ str r3, [r0, #32] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ - strd r7, r6, [r0, #4] │ │ │ │ - strd r5, r4, [r0, #12] │ │ │ │ str r3, [r0, #36] @ 0x24 │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - nop │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ │ │ │ │ -0000e5f8 : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ - mov r7, r0 │ │ │ │ - movs r0, #4 │ │ │ │ +0000ed20 : │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r2 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ + mov r7, r0 │ │ │ │ + mov.w r0, #4 │ │ │ │ blx ae84 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ + strd r7, r6, [r0, #4] │ │ │ │ + strd r5, r4, [r0, #12] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ str r3, [r0, #20] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r3, [r0, #24] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r0, #28] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ str r3, [r0, #32] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ str r3, [r0, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ str r3, [r0, #40] @ 0x28 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ str r3, [r0, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ - strd r7, r6, [r0, #4] │ │ │ │ - strd r5, r4, [r0, #12] │ │ │ │ str r3, [r0, #48] @ 0x30 │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - nop │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ │ │ │ │ -0000e634 : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ - mov r7, r0 │ │ │ │ - movs r0, #5 │ │ │ │ +0000ed70 : │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r2 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ + mov r7, r0 │ │ │ │ + mov.w r0, #5 │ │ │ │ blx ae84 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ + strd r7, r6, [r0, #4] │ │ │ │ + strd r5, r4, [r0, #12] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ str r3, [r0, #20] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r3, [r0, #24] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r0, #28] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ str r3, [r0, #32] │ │ │ │ @@ -4567,768 +4835,855 @@ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ str r3, [r0, #48] @ 0x30 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ str r3, [r0, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ str r3, [r0, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ - strd r7, r6, [r0, #4] │ │ │ │ - strd r5, r4, [r0, #12] │ │ │ │ str r3, [r0, #60] @ 0x3c │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - nop │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ │ │ │ │ -0000e67c : │ │ │ │ - stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ +0000edcc : │ │ │ │ + strd r3, r4, [sp, #-32]! │ │ │ │ ldr r3, [r0, #0] │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ + strd r7, r8, [sp, #16] │ │ │ │ + strd r9, lr, [sp, #24] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n e6c4 │ │ │ │ - movs r7, #0 │ │ │ │ + ble.n ee36 │ │ │ │ + mov.w r7, #0 │ │ │ │ mov r9, r0 │ │ │ │ mov r4, r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r6, r7 │ │ │ │ - ldr r3, [r4, #4] │ │ │ │ - adds r6, #1 │ │ │ │ - ldr r0, [r4, #8] │ │ │ │ - subs r5, r3, #1 │ │ │ │ + ldrd r3, r0, [r4, #4] │ │ │ │ + add.w r6, r6, #1 │ │ │ │ + add.w r5, r3, #4294967295 @ 0xffffffff │ │ │ │ blx b450 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ mla r8, r0, r5, r8 │ │ │ │ - subs r5, r3, #1 │ │ │ │ ldr.w r0, [r4, #12]! │ │ │ │ + add.w r5, r3, #4294967295 @ 0xffffffff │ │ │ │ blx b450 │ │ │ │ ldr.w r3, [r9] │ │ │ │ mla r7, r0, r5, r7 │ │ │ │ cmp r3, r6 │ │ │ │ - bgt.n e690 │ │ │ │ + bgt.n edee │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + ldrd r7, r8, [sp, #16] │ │ │ │ + ldrd r9, lr, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ b.w ae90 │ │ │ │ - movs r7, #0 │ │ │ │ + mov.w r7, #0 │ │ │ │ mov r8, r7 │ │ │ │ - mov r1, r7 │ │ │ │ - mov r0, r8 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - b.w ae90 │ │ │ │ + b.n ee1c │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000e6d4 : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ +0000ee40 : │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ ldr r4, [r0, #0] │ │ │ │ - cbnz r4, e6de │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ + cbnz r4, ee5e │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [r0, #8] │ │ │ │ blx b450 │ │ │ │ - mov r4, r0 │ │ │ │ ldr r3, [r7, #0] │ │ │ │ + mov r4, r0 │ │ │ │ cmp r3, #1 │ │ │ │ - ble.n e6da │ │ │ │ + ble.n ee50 │ │ │ │ mov r6, r7 │ │ │ │ - movs r5, #1 │ │ │ │ + mov.w r5, #1 │ │ │ │ ldr r0, [r6, #20] │ │ │ │ - adds r5, #1 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + add.w r6, r6, #12 │ │ │ │ blx b450 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - adds r6, #12 │ │ │ │ blx b7cc │ │ │ │ ldr r3, [r7, #0] │ │ │ │ mov r4, r0 │ │ │ │ cmp r5, r3 │ │ │ │ - blt.n e6f2 │ │ │ │ + blt.n ee74 │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ │ │ │ │ -0000e710 : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ +0000eea0 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ ldr r4, [r0, #0] │ │ │ │ - cbnz r4, e71a │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + cbnz r4, eeb6 │ │ │ │ mov r0, r4 │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r0, #12] │ │ │ │ blx b450 │ │ │ │ - mov r4, r0 │ │ │ │ ldr r3, [r6, #0] │ │ │ │ + mov r4, r0 │ │ │ │ cmp r3, #1 │ │ │ │ - ble.n e716 │ │ │ │ - movs r5, #2 │ │ │ │ - movs r7, #12 │ │ │ │ - mul.w r3, r7, r5 │ │ │ │ - ldr r0, [r6, r3] │ │ │ │ + ble.n eeac │ │ │ │ + mov.w r5, #2 │ │ │ │ + add.w r3, r5, r5, lsl #1 │ │ │ │ + ldr.w r0, [r6, r3, lsl #2] │ │ │ │ blx b450 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx b7cc │ │ │ │ ldr r2, [r6, #0] │ │ │ │ + mov r3, r5 │ │ │ │ mov r4, r0 │ │ │ │ - cmp r2, r5 │ │ │ │ add.w r5, r5, #1 │ │ │ │ - bgt.n e72e │ │ │ │ + cmp r2, r3 │ │ │ │ + bgt.n eeca │ │ │ │ mov r0, r4 │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000e750 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +0000eef8 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ blx b920 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b654 │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w b7c8 │ │ │ │ │ │ │ │ -0000e76c : │ │ │ │ - push {r4} │ │ │ │ +0000ef20 : │ │ │ │ + str.w r4, [sp, #-4]! │ │ │ │ ldr r4, [r0, #0] │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n e790 │ │ │ │ - movs r3, #0 │ │ │ │ - b.n e780 │ │ │ │ - adds r3, #1 │ │ │ │ - adds r0, #12 │ │ │ │ + ble.n ef4e │ │ │ │ + mov.w r3, #0 │ │ │ │ + b.n ef3c │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + add.w r0, r0, #12 │ │ │ │ cmp r3, r4 │ │ │ │ - beq.n e790 │ │ │ │ + beq.n ef4e │ │ │ │ ldrd r1, r2, [r0, #8] │ │ │ │ cmp r1, r2 │ │ │ │ - beq.n e778 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n ef30 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ - movs r0, #1 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ + mov.w r0, #1 │ │ │ │ bx lr │ │ │ │ │ │ │ │ -0000e798 : │ │ │ │ - push {r4, lr} │ │ │ │ +0000ef58 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r1 │ │ │ │ blx b624 │ │ │ │ - cbnz r0, e7a4 │ │ │ │ + cbnz r0, ef66 │ │ │ │ pop {r4, pc} │ │ │ │ mov r0, r4 │ │ │ │ blx b624 │ │ │ │ subs r0, #0 │ │ │ │ it ne │ │ │ │ movne r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ │ │ │ │ -0000e7b4 : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ +0000ef74 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r4, r1 │ │ │ │ - ldr r1, [r0, #0] │ │ │ │ - mov r6, r2 │ │ │ │ movw r3, #65533 @ 0xfffd │ │ │ │ movt r3, #32767 @ 0x7fff │ │ │ │ - subs r2, r1, #1 │ │ │ │ + ldr r1, [r0, #0] │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + mov r6, r2 │ │ │ │ + add.w r2, r1, #4294967295 @ 0xffffffff │ │ │ │ cmp r2, r3 │ │ │ │ - bhi.n e7fa │ │ │ │ + bhi.n efcc │ │ │ │ cmp r6, #1 │ │ │ │ mov ip, r0 │ │ │ │ ite eq │ │ │ │ moveq r5, #1 │ │ │ │ movne.w r5, #4294967295 @ 0xffffffff │ │ │ │ mov.w lr, #0 │ │ │ │ - b.n e7e8 │ │ │ │ + b.n efb0 │ │ │ │ add.w lr, lr, #1 │ │ │ │ add.w ip, ip, #12 │ │ │ │ cmp r1, lr │ │ │ │ - beq.n e7fa │ │ │ │ + beq.n efcc │ │ │ │ ldrd r2, r3, [ip, #8] │ │ │ │ - subs r3, r3, r2 │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ mul.w r3, r5, r3 │ │ │ │ cmp r3, #0 │ │ │ │ - bge.n e7dc │ │ │ │ - movs r0, #1 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bge.n efa4 │ │ │ │ + mov.w r0, #1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ blx b624 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n e7f8 │ │ │ │ + beq.n efc4 │ │ │ │ ldr r5, [r4, #0] │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ cmp r5, r3 │ │ │ │ - beq.n e838 │ │ │ │ + beq.n f012 │ │ │ │ cmp r5, #0 │ │ │ │ - ble.n e838 │ │ │ │ + ble.n f012 │ │ │ │ cmp r6, #1 │ │ │ │ mov r1, r4 │ │ │ │ ite eq │ │ │ │ moveq r6, #1 │ │ │ │ movne.w r6, #4294967295 @ 0xffffffff │ │ │ │ - movs r2, #0 │ │ │ │ - b.n e828 │ │ │ │ - adds r2, #1 │ │ │ │ - adds r1, #12 │ │ │ │ + mov.w r2, #0 │ │ │ │ + b.n f000 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w r1, r1, #12 │ │ │ │ cmp r5, r2 │ │ │ │ - beq.n e838 │ │ │ │ + beq.n f012 │ │ │ │ ldrd r0, r3, [r1, #8] │ │ │ │ - subs r3, r3, r0 │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ mul.w r3, r6, r3 │ │ │ │ cmp r3, #0 │ │ │ │ - bge.n e820 │ │ │ │ - b.n e7f6 │ │ │ │ - movs r0, #0 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bge.n eff4 │ │ │ │ + b.n efc0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + mov.w r0, #0 │ │ │ │ + pop {r6, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000e83c : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ - mov r4, r0 │ │ │ │ +0000f020 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + mov r6, r0 │ │ │ │ ldr r0, [r0, #0] │ │ │ │ blx ae84 │ │ │ │ + ldr r3, [r6, #0] │ │ │ │ movw r2, #65533 @ 0xfffd │ │ │ │ movt r2, #32767 @ 0x7fff │ │ │ │ - ldr r3, [r4, #0] │ │ │ │ - mov r5, r0 │ │ │ │ - subs r1, r3, #1 │ │ │ │ + add.w r1, r3, #4294967295 @ 0xffffffff │ │ │ │ cmp r1, r2 │ │ │ │ - bhi.n e876 │ │ │ │ - movs r2, #12 │ │ │ │ - mul.w lr, r2, r3 │ │ │ │ - movs r3, #4 │ │ │ │ - add.w lr, lr, #4 │ │ │ │ - adds r2, r4, r3 │ │ │ │ - add.w ip, r5, r3 │ │ │ │ - adds r3, #12 │ │ │ │ - cmp lr, r3 │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - stmia.w ip, {r0, r1, r2} │ │ │ │ - bne.n e864 │ │ │ │ - mov r0, r5 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + bhi.n f06e │ │ │ │ + add.w ip, r3, r3, lsl #1 │ │ │ │ + mov.w r3, #4 │ │ │ │ + mov.w ip, ip, lsl #2 │ │ │ │ + add.w ip, ip, #4 │ │ │ │ + add.w r1, r6, r3 │ │ │ │ + add.w r2, r0, r3 │ │ │ │ + ldrd r4, r5, [r1] │ │ │ │ + add.w r3, r3, #12 │ │ │ │ + cmp ip, r3 │ │ │ │ + strd r4, r5, [r2] │ │ │ │ + ldr r1, [r1, #8] │ │ │ │ + str r1, [r2, #8] │ │ │ │ + bne.n f052 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ nop │ │ │ │ │ │ │ │ -0000e87c : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +0000f078 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r1 │ │ │ │ blx b3f0 │ │ │ │ ldr r4, [r0, #0] │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ cmp r4, r3 │ │ │ │ - beq.n e8a8 │ │ │ │ + beq.n f0ac │ │ │ │ cmp r5, #1 │ │ │ │ - beq.n e8aa │ │ │ │ + beq.n f0b4 │ │ │ │ cmp r4, #0 │ │ │ │ itt gt │ │ │ │ movgt r2, r0 │ │ │ │ movgt r3, #0 │ │ │ │ - ble.n e8a8 │ │ │ │ + ble.n f0ac │ │ │ │ ldr r1, [r2, #8] │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ cmp r4, r3 │ │ │ │ str.w r1, [r2, #12]! │ │ │ │ - bne.n e89c │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + bne.n f09e │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n e8a8 │ │ │ │ + ble.n f0ac │ │ │ │ mov r3, r0 │ │ │ │ - movs r2, #0 │ │ │ │ + mov.w r2, #0 │ │ │ │ ldr r1, [r3, #12] │ │ │ │ - adds r2, #1 │ │ │ │ - str r1, [r3, #8] │ │ │ │ - cmp r4, r2 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ add.w r3, r3, #12 │ │ │ │ - bne.n e8b2 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ - nop │ │ │ │ + cmp r4, r2 │ │ │ │ + str.w r1, [r3, #-4] │ │ │ │ + bne.n f0be │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ │ │ │ │ -0000e8c4 : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ +0000f0d8 : │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ + mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r0, #0] │ │ │ │ - mov r4, r1 │ │ │ │ - subs r0, #1 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ + add.w r0, r0, #4294967295 @ 0xffffffff │ │ │ │ blx ae84 │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ - mov lr, r0 │ │ │ │ cmp r4, r3 │ │ │ │ - beq.n e910 │ │ │ │ + beq.n f140 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n e8fc │ │ │ │ - movs r6, #12 │ │ │ │ - movs r3, #4 │ │ │ │ - mul.w r6, r4, r6 │ │ │ │ - adds r6, #4 │ │ │ │ - adds r2, r5, r3 │ │ │ │ - add.w ip, lr, r3 │ │ │ │ - adds r3, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - stmia.w ip, {r0, r1, r2} │ │ │ │ - bne.n e8ea │ │ │ │ - ldr.w r6, [lr] │ │ │ │ - movw r2, #65533 @ 0xfffd │ │ │ │ - movt r2, #32767 @ 0x7fff │ │ │ │ - subs r3, r6, r4 │ │ │ │ - subs r3, #1 │ │ │ │ - cmp r3, r2 │ │ │ │ - bls.n e914 │ │ │ │ - mov r0, lr │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - movs r2, #12 │ │ │ │ - add.w ip, lr, #4 │ │ │ │ - adds r5, #16 │ │ │ │ - mul.w r3, r2, r4 │ │ │ │ - mul.w r6, r2, r6 │ │ │ │ - adds r2, r5, r3 │ │ │ │ - add.w r4, ip, r3 │ │ │ │ - adds r3, #12 │ │ │ │ - cmp r3, r6 │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - stmia.w r4, {r0, r1, r2} │ │ │ │ - bne.n e924 │ │ │ │ - mov r0, lr │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - nop │ │ │ │ + ble.n f12a │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ + mov.w r3, #4 │ │ │ │ + mov.w ip, ip, lsl #2 │ │ │ │ + add.w ip, ip, #4 │ │ │ │ + add.w r1, r5, r3 │ │ │ │ + add.w r2, r0, r3 │ │ │ │ + ldrd r6, r7, [r1] │ │ │ │ + add.w r3, r3, #12 │ │ │ │ + cmp ip, r3 │ │ │ │ + strd r6, r7, [r2] │ │ │ │ + ldr r1, [r1, #8] │ │ │ │ + str r1, [r2, #8] │ │ │ │ + bne.n f10e │ │ │ │ + ldr r3, [r0, #0] │ │ │ │ + movw r1, #65533 @ 0xfffd │ │ │ │ + movt r1, #32767 @ 0x7fff │ │ │ │ + sub.w r2, r3, r4 │ │ │ │ + add.w r2, r2, #4294967295 @ 0xffffffff │ │ │ │ + cmp r2, r1 │ │ │ │ + bls.n f14c │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ + add.w r4, r4, r4, lsl #1 │ │ │ │ + add.w ip, r0, #4 │ │ │ │ + add.w r5, r5, #16 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + mov.w r1, r4, lsl #2 │ │ │ │ + mov.w r4, r3, lsl #2 │ │ │ │ + add.w r2, r5, r1 │ │ │ │ + add.w r3, ip, r1 │ │ │ │ + ldrd r6, r7, [r2] │ │ │ │ + add.w r1, r1, #12 │ │ │ │ + cmp r1, r4 │ │ │ │ + strd r6, r7, [r3] │ │ │ │ + ldr r2, [r2, #8] │ │ │ │ + str r2, [r3, #8] │ │ │ │ + bne.n f164 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ │ │ │ │ -0000e93c : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ - mov r4, r2 │ │ │ │ - mov r5, r0 │ │ │ │ +0000f18c : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + mov r5, r2 │ │ │ │ + mov r4, r0 │ │ │ │ mov r0, r2 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ mov r6, r1 │ │ │ │ blx ae84 │ │ │ │ - subs r2, r4, #1 │ │ │ │ + add.w r2, r5, #4294967295 @ 0xffffffff │ │ │ │ movw r3, #65533 @ 0xfffd │ │ │ │ movt r3, #32767 @ 0x7fff │ │ │ │ - mov r7, r0 │ │ │ │ cmp r2, r3 │ │ │ │ - bhi.n e980 │ │ │ │ - movs r3, #12 │ │ │ │ - mla r5, r3, r6, r5 │ │ │ │ - adds r6, r0, #4 │ │ │ │ - mul.w r4, r3, r4 │ │ │ │ - movs r3, #0 │ │ │ │ - adds r5, #4 │ │ │ │ - add.w lr, r5, r3 │ │ │ │ - add.w ip, r6, r3 │ │ │ │ - adds r3, #12 │ │ │ │ - cmp r3, r4 │ │ │ │ - ldmia.w lr, {r0, r1, r2} │ │ │ │ - stmia.w ip, {r0, r1, r2} │ │ │ │ - bne.n e96a │ │ │ │ - mov r0, r7 │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ + bhi.n f1da │ │ │ │ + add.w r6, r6, r6, lsl #1 │ │ │ │ + mov r3, r0 │ │ │ │ + add.w r2, r5, r5, lsl #1 │ │ │ │ + add.w r1, r4, r6, lsl #2 │ │ │ │ + add.w r2, r0, r2, lsl #2 │ │ │ │ + ldrd r4, r5, [r1, #4] │ │ │ │ + add.w r3, r3, #12 │ │ │ │ + add.w r1, r1, #12 │ │ │ │ + strd r4, r5, [r3, #-8] │ │ │ │ + ldr r4, [r1, #0] │ │ │ │ + str r4, [r3, #0] │ │ │ │ + cmp r3, r2 │ │ │ │ + bne.n f1c2 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -0000e984 : │ │ │ │ +0000f1e4 : │ │ │ │ ldr r2, [r0, #0] │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n e99a │ │ │ │ + beq.n f204 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r1, #0] │ │ │ │ mov r4, r1 │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n e9a6 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, lr} │ │ │ │ + bne.n f21a │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ mvn.w r0, #2147483648 @ 0x80000000 │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + ldrd r7, lr, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ b.w ae80 │ │ │ │ add r0, r2 │ │ │ │ blx ae84 │ │ │ │ - ldr r6, [r5, #0] │ │ │ │ - movw r3, #65533 @ 0xfffd │ │ │ │ - movt r3, #32767 @ 0x7fff │ │ │ │ - subs r2, r6, #1 │ │ │ │ - mov lr, r0 │ │ │ │ - cmp r2, r3 │ │ │ │ - bhi.n e9da │ │ │ │ - movs r7, #12 │ │ │ │ - movs r3, #4 │ │ │ │ - mul.w r7, r6, r7 │ │ │ │ - adds r7, #4 │ │ │ │ - adds r2, r5, r3 │ │ │ │ - add.w ip, lr, r3 │ │ │ │ - adds r3, #12 │ │ │ │ - cmp r7, r3 │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - stmia.w ip, {r0, r1, r2} │ │ │ │ - bne.n e9c8 │ │ │ │ - ldr r7, [r4, #0] │ │ │ │ - movw r3, #65533 @ 0xfffd │ │ │ │ - movt r3, #32767 @ 0x7fff │ │ │ │ - subs r2, r7, #1 │ │ │ │ - cmp r2, r3 │ │ │ │ - bhi.n ea0c │ │ │ │ - movs r3, #12 │ │ │ │ - adds r4, #4 │ │ │ │ - mla r5, r3, r6, lr │ │ │ │ - mul.w r7, r3, r7 │ │ │ │ - movs r3, #0 │ │ │ │ - adds r5, #4 │ │ │ │ - adds r2, r4, r3 │ │ │ │ - add.w ip, r5, r3 │ │ │ │ - adds r3, #12 │ │ │ │ - cmp r3, r7 │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - stmia.w ip, {r0, r1, r2} │ │ │ │ - bne.n e9fa │ │ │ │ - mov r0, lr │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ - mov r5, r1 │ │ │ │ + ldr r3, [r5, #0] │ │ │ │ + movw r2, #65533 @ 0xfffd │ │ │ │ + movt r2, #32767 @ 0x7fff │ │ │ │ + add.w r1, r3, #4294967295 @ 0xffffffff │ │ │ │ + cmp r1, r2 │ │ │ │ + bhi.n f260 │ │ │ │ + add.w lr, r3, r3, lsl #1 │ │ │ │ + mov.w r2, #4 │ │ │ │ + mov.w lr, lr, lsl #2 │ │ │ │ + add.w lr, lr, #4 │ │ │ │ + add.w ip, r5, r2 │ │ │ │ + add.w r1, r0, r2 │ │ │ │ + ldrd r6, r7, [ip] │ │ │ │ + add.w r2, r2, #12 │ │ │ │ + cmp r2, lr │ │ │ │ + strd r6, r7, [r1] │ │ │ │ + ldr.w r6, [ip, #8] │ │ │ │ + str r6, [r1, #8] │ │ │ │ + bne.n f242 │ │ │ │ + ldr r6, [r4, #0] │ │ │ │ + movw r2, #65533 @ 0xfffd │ │ │ │ + movt r2, #32767 @ 0x7fff │ │ │ │ + add.w r1, r6, #4294967295 @ 0xffffffff │ │ │ │ + cmp r1, r2 │ │ │ │ + bhi.n f29c │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + mov r1, r4 │ │ │ │ + add.w r6, r6, r6, lsl #1 │ │ │ │ + add.w r3, r0, r3, lsl #2 │ │ │ │ + add.w r6, r4, r6, lsl #2 │ │ │ │ + ldrd r4, r5, [r1, #4] │ │ │ │ + add.w r1, r1, #12 │ │ │ │ + add.w r3, r3, #12 │ │ │ │ + strd r4, r5, [r3, #-8] │ │ │ │ + ldr r2, [r1, #0] │ │ │ │ + cmp r6, r1 │ │ │ │ + str r2, [r3, #0] │ │ │ │ + bne.n f284 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ ldr r0, [r0, #4] │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx b450 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ blx b450 │ │ │ │ subs r0, r0, r4 │ │ │ │ it mi │ │ │ │ movmi.w r0, #4294967295 @ 0xffffffff │ │ │ │ - bmi.n ea32 │ │ │ │ + bmi.n f2d0 │ │ │ │ subs r0, #0 │ │ │ │ it ne │ │ │ │ movne r0, #1 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ │ │ │ │ -0000ea34 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - mov r4, r1 │ │ │ │ +0000f2d8 : │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r5, r0 │ │ │ │ + mov r4, r1 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ blx b450 │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b450 │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ blx b450 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ blx b450 │ │ │ │ - mov r1, r8 │ │ │ │ mov r9, r0 │ │ │ │ + mov r1, r8 │ │ │ │ mov r0, r6 │ │ │ │ blx b7cc │ │ │ │ - mov r1, r9 │ │ │ │ mov sl, r0 │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r7 │ │ │ │ blx b7cc │ │ │ │ cmp sl, r0 │ │ │ │ - beq.n ea80 │ │ │ │ + beq.n f33e │ │ │ │ cmp r0, sl │ │ │ │ ite lt │ │ │ │ movlt.w r0, #4294967295 @ 0xffffffff │ │ │ │ movge r0, #1 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ cmp r6, r7 │ │ │ │ - beq.n ea92 │ │ │ │ + beq.n f34e │ │ │ │ cmp r7, r6 │ │ │ │ ite lt │ │ │ │ movlt.w r0, #4294967295 @ 0xffffffff │ │ │ │ movge r0, #1 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + b.n f32c │ │ │ │ cmp r8, r9 │ │ │ │ - bne.n eaac │ │ │ │ - ldr r3, [r5, #0] │ │ │ │ + bne.n f368 │ │ │ │ ldr r2, [r4, #0] │ │ │ │ + ldr r3, [r5, #0] │ │ │ │ subs r3, r3, r2 │ │ │ │ it mi │ │ │ │ movmi.w r0, #4294967295 @ 0xffffffff │ │ │ │ - bmi.n ea7c │ │ │ │ + bmi.n f32c │ │ │ │ subs r0, r3, #0 │ │ │ │ it ne │ │ │ │ movne r0, #1 │ │ │ │ - b.n ea7c │ │ │ │ + b.n f32c │ │ │ │ cmp r9, r8 │ │ │ │ ite lt │ │ │ │ movlt.w r0, #4294967295 @ 0xffffffff │ │ │ │ movge r0, #1 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - nop │ │ │ │ + b.n f32c │ │ │ │ │ │ │ │ -0000eabc : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ - mov r8, r0 │ │ │ │ - ldr r5, [pc, #136] @ (eb4c ) │ │ │ │ - ldr r1, [r0, #0] │ │ │ │ - sub sp, #8 │ │ │ │ +0000f374 : │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r0 │ │ │ │ + ldr r5, [pc, #160] @ (f424 ) │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + sub sp, #12 │ │ │ │ + cmp r4, #0 │ │ │ │ add r5, pc │ │ │ │ - cmp r1, #0 │ │ │ │ - ble.n eb46 │ │ │ │ - movs r3, #0 │ │ │ │ - add.w r1, r1, r1, lsl #1 │ │ │ │ + ble.n f41e │ │ │ │ + mov.w r3, #0 │ │ │ │ + add.w r4, r4, r4, lsl #1 │ │ │ │ + add.w r1, r6, #4 │ │ │ │ mov r0, r3 │ │ │ │ - add.w lr, r8, #4 │ │ │ │ - ldr.w r2, [lr, r3, lsl #2] │ │ │ │ - adds r3, #3 │ │ │ │ + ldr.w r2, [r1, r3, lsl #2] │ │ │ │ + add.w r3, r3, #3 │ │ │ │ cmp r2, #1 │ │ │ │ it ne │ │ │ │ addne r0, #1 │ │ │ │ - cmp r3, r1 │ │ │ │ - bne.n eada │ │ │ │ + cmp r3, r4 │ │ │ │ + bne.n f39c │ │ │ │ blx ae84 │ │ │ │ - ldr.w r7, [r8] │ │ │ │ - mov r6, r0 │ │ │ │ - cmp r7, #0 │ │ │ │ - ble.n eb2a │ │ │ │ - movs r3, #0 │ │ │ │ - add.w lr, r8, #4 │ │ │ │ - add.w r7, r7, r7, lsl #1 │ │ │ │ - mov r4, r3 │ │ │ │ - mov.w r8, #12 │ │ │ │ - ldr.w r2, [lr, r3, lsl #2] │ │ │ │ + ldr r3, [r6, #0] │ │ │ │ + mov r4, r0 │ │ │ │ + cmp r3, #0 │ │ │ │ + ble.n f3f4 │ │ │ │ + add.w lr, r3, r3, lsl #1 │ │ │ │ + mov.w r3, #0 │ │ │ │ + add.w r1, r6, #4 │ │ │ │ + mov ip, r3 │ │ │ │ + ldr.w r2, [r1, r3, lsl #2] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n eb24 │ │ │ │ - mla ip, r8, r4, r6 │ │ │ │ - add.w r2, lr, r3, lsl #2 │ │ │ │ - adds r4, #1 │ │ │ │ - add.w ip, ip, #4 │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - stmia.w ip, {r0, r1, r2} │ │ │ │ - adds r3, #3 │ │ │ │ - cmp r7, r3 │ │ │ │ - bne.n eb08 │ │ │ │ - ldr r1, [r6, #0] │ │ │ │ + beq.n f3ec │ │ │ │ + add.w r0, r1, r3, lsl #2 │ │ │ │ + add.w r2, ip, ip, lsl #1 │ │ │ │ + add.w ip, ip, #1 │ │ │ │ + ldrd r6, r7, [r0] │ │ │ │ + add.w r2, r4, r2, lsl #2 │ │ │ │ + strd r6, r7, [r2, #4] │ │ │ │ + ldr r0, [r0, #8] │ │ │ │ + str r0, [r2, #12] │ │ │ │ + add.w r3, r3, #3 │ │ │ │ + cmp lr, r3 │ │ │ │ + bne.n f3c8 │ │ │ │ + ldr r1, [r4, #0] │ │ │ │ cmp r1, #1 │ │ │ │ - ble.n eb3e │ │ │ │ - ldr r3, [pc, #28] @ (eb50 ) │ │ │ │ - movs r2, #12 │ │ │ │ - adds r0, r6, #4 │ │ │ │ + ble.n f40c │ │ │ │ + ldr r3, [pc, #44] @ (f428 ) │ │ │ │ + mov.w r2, #12 │ │ │ │ + add.w r0, r4, #4 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ str r3, [sp, #4] │ │ │ │ blx b7bc │ │ │ │ - mov r0, r6 │ │ │ │ - add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - movs r0, #0 │ │ │ │ - b.n eaea │ │ │ │ - nop │ │ │ │ - lsls r4, r7, #3 │ │ │ │ + mov r0, r4 │ │ │ │ + add sp, #12 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r0, #0 │ │ │ │ + b.n f3ae │ │ │ │ + ldr r2, [r7, #0] │ │ │ │ movs r1, r1 │ │ │ │ lsls r4, r1, #16 │ │ │ │ ... │ │ │ │ │ │ │ │ -0000eb54 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - mov r8, r0 │ │ │ │ - ldr r4, [pc, #400] @ (ecec ) │ │ │ │ - sub sp, #12 │ │ │ │ +0000f42c : │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ + ldr r4, [pc, #472] @ (f60c ) │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + mov r6, r0 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ + sub sp, #8 │ │ │ │ add r4, pc │ │ │ │ blx b7a4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w ecc6 │ │ │ │ - ldr.w r1, [r8] │ │ │ │ - cmp r1, #0 │ │ │ │ + beq.w f5da │ │ │ │ + ldr r5, [r6, #0] │ │ │ │ + cmp r5, #0 │ │ │ │ it le │ │ │ │ movle r0, #0 │ │ │ │ - ble.n eb92 │ │ │ │ - movs r3, #0 │ │ │ │ - add.w r1, r1, r1, lsl #1 │ │ │ │ + ble.n f474 │ │ │ │ + mov.w r3, #0 │ │ │ │ + add.w r5, r5, r5, lsl #1 │ │ │ │ + add.w r1, r6, #4 │ │ │ │ mov r0, r3 │ │ │ │ - add.w lr, r8, #4 │ │ │ │ - ldr.w r2, [lr, r3, lsl #2] │ │ │ │ - adds r3, #3 │ │ │ │ + ldr.w r2, [r1, r3, lsl #2] │ │ │ │ + add.w r3, r3, #3 │ │ │ │ cmp r2, #1 │ │ │ │ it ne │ │ │ │ addne r0, #1 │ │ │ │ - cmp r1, r3 │ │ │ │ - bne.n eb82 │ │ │ │ + cmp r5, r3 │ │ │ │ + bne.n f462 │ │ │ │ blx ae84 │ │ │ │ - ldr.w r7, [r8] │ │ │ │ + ldr r3, [r6, #0] │ │ │ │ mov r5, r0 │ │ │ │ - cmp r7, #0 │ │ │ │ - ble.n ebd2 │ │ │ │ - movs r3, #0 │ │ │ │ - add.w lr, r8, #4 │ │ │ │ - add.w r7, r7, r7, lsl #1 │ │ │ │ - mov r6, r3 │ │ │ │ - mov.w r8, #12 │ │ │ │ - ldr.w r2, [lr, r3, lsl #2] │ │ │ │ + cmp r3, #0 │ │ │ │ + ble.n f4ba │ │ │ │ + add.w lr, r3, r3, lsl #1 │ │ │ │ + mov.w r3, #0 │ │ │ │ + add.w r1, r6, #4 │ │ │ │ + mov ip, r3 │ │ │ │ + ldr.w r2, [r1, r3, lsl #2] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n ebcc │ │ │ │ - mla ip, r8, r6, r5 │ │ │ │ - add.w r2, lr, r3, lsl #2 │ │ │ │ - adds r6, #1 │ │ │ │ - add.w ip, ip, #4 │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - stmia.w ip, {r0, r1, r2} │ │ │ │ - adds r3, #3 │ │ │ │ - cmp r7, r3 │ │ │ │ - bne.n ebb0 │ │ │ │ + beq.n f4b2 │ │ │ │ + add.w r0, r1, r3, lsl #2 │ │ │ │ + add.w r2, ip, ip, lsl #1 │ │ │ │ + add.w ip, ip, #1 │ │ │ │ + ldrd r6, r7, [r0] │ │ │ │ + add.w r2, r5, r2, lsl #2 │ │ │ │ + strd r6, r7, [r2, #4] │ │ │ │ + ldr r0, [r0, #8] │ │ │ │ + str r0, [r2, #12] │ │ │ │ + add.w r3, r3, #3 │ │ │ │ + cmp lr, r3 │ │ │ │ + bne.n f48e │ │ │ │ ldr r1, [r5, #0] │ │ │ │ cmp r1, #1 │ │ │ │ - ble.n ecbe │ │ │ │ - ldr r3, [pc, #276] @ (ecf0 ) │ │ │ │ + ble.w f5c8 │ │ │ │ + ldr r3, [pc, #332] @ (f610 ) │ │ │ │ add.w r8, r5, #4 │ │ │ │ - movs r2, #12 │ │ │ │ + mov.w r2, #12 │ │ │ │ mov r0, r8 │ │ │ │ add r3, pc │ │ │ │ blx b7bc │ │ │ │ ldr r1, [r5, #0] │ │ │ │ cmp r1, #1 │ │ │ │ - ble.n ece6 │ │ │ │ - movs r0, #12 │ │ │ │ + ble.w f606 │ │ │ │ + add.w r1, r1, r1, lsl #1 │ │ │ │ sub.w ip, r5, #12 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ mov r3, r5 │ │ │ │ - mla ip, r0, r1, ip │ │ │ │ - movs r0, #1 │ │ │ │ - b.n ec08 │ │ │ │ - adds r3, #12 │ │ │ │ - adds r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ + add.w ip, ip, r1, lsl #2 │ │ │ │ + b.n f4fe │ │ │ │ + add.w r3, r3, #12 │ │ │ │ + add.w r0, r0, #1 │ │ │ │ cmp r3, ip │ │ │ │ - beq.n ec28 │ │ │ │ + beq.n f520 │ │ │ │ mov r6, r2 │ │ │ │ ldrd r1, r2, [r3, #16] │ │ │ │ mul.w r7, r1, r2 │ │ │ │ cmp r7, r6 │ │ │ │ - bne.n ec00 │ │ │ │ + bne.n f4f2 │ │ │ │ ldr r6, [r3, #24] │ │ │ │ mul.w r1, r6, r1 │ │ │ │ ldr r6, [r3, #12] │ │ │ │ cmp r6, r1 │ │ │ │ - bne.n ec00 │ │ │ │ - adds r3, #12 │ │ │ │ + bne.n f4f2 │ │ │ │ + add.w r3, r3, #12 │ │ │ │ cmp r3, ip │ │ │ │ - bne.n ec08 │ │ │ │ + bne.n f4fe │ │ │ │ blx ae84 │ │ │ │ - adds r7, r0, #4 │ │ │ │ + ldrd r2, r3, [r5, #4] │ │ │ │ + add.w r7, r0, #4 │ │ │ │ mov r6, r0 │ │ │ │ - ldmia.w r8, {r0, r1, r2} │ │ │ │ - stmia.w r7, {r0, r1, r2} │ │ │ │ + strd r2, r3, [r0, #4] │ │ │ │ ldr r2, [r5, #0] │ │ │ │ + ldr.w r3, [r8, #8] │ │ │ │ cmp r2, #1 │ │ │ │ - ble.n ecb0 │ │ │ │ - sub.w r8, r5, #12 │ │ │ │ - mov.w r9, #12 │ │ │ │ + str r3, [r7, #8] │ │ │ │ + ble.n f5ba │ │ │ │ + add.w r2, r2, r2, lsl #1 │ │ │ │ + sub.w lr, r5, #12 │ │ │ │ mov r3, r5 │ │ │ │ - mov.w lr, #1 │ │ │ │ - mla r8, r9, r2, r8 │ │ │ │ - b.n ec6e │ │ │ │ - mla ip, r9, lr, r6 │ │ │ │ - add.w r2, r3, #16 │ │ │ │ - adds r3, #12 │ │ │ │ - add.w lr, lr, #1 │ │ │ │ - add.w ip, ip, #4 │ │ │ │ - cmp r3, r8 │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - stmia.w ip, {r0, r1, r2} │ │ │ │ - beq.n ecb0 │ │ │ │ - ldr r0, [r3, #8] │ │ │ │ - ldrd r1, r2, [r3, #16] │ │ │ │ - mul.w r2, r1, r2 │ │ │ │ - cmp r0, r2 │ │ │ │ - bne.n ec52 │ │ │ │ - ldr r2, [r3, #24] │ │ │ │ - ldr r0, [r3, #12] │ │ │ │ - mul.w r2, r1, r2 │ │ │ │ - cmp r0, r2 │ │ │ │ - bne.n ec52 │ │ │ │ - mla r2, r9, lr, r6 │ │ │ │ - adds r3, #12 │ │ │ │ - ldr.w r0, [r2, #-8] │ │ │ │ - mul.w r0, r1, r0 │ │ │ │ - str.w r0, [r2, #-8] │ │ │ │ - ldr r1, [r3, #8] │ │ │ │ - str.w r1, [r2, #-4] │ │ │ │ - add.w r2, lr, #4294967295 @ 0xffffffff │ │ │ │ + mov.w ip, #1 │ │ │ │ + add.w lr, lr, r2, lsl #2 │ │ │ │ + b.n f572 │ │ │ │ + ldrd r0, r1, [r3, #16] │ │ │ │ + add.w r2, ip, ip, lsl #1 │ │ │ │ + add.w r3, r3, #12 │ │ │ │ + add.w ip, ip, #1 │ │ │ │ + add.w r2, r6, r2, lsl #2 │ │ │ │ + strd r0, r1, [r2, #4] │ │ │ │ ldr r1, [r3, #12] │ │ │ │ - cmp r3, r8 │ │ │ │ - mla r2, r9, r2, r6 │ │ │ │ + cmp r3, lr │ │ │ │ str r1, [r2, #12] │ │ │ │ - bne.n ec6e │ │ │ │ + beq.n f5ba │ │ │ │ + ldr r1, [r3, #8] │ │ │ │ + ldrd r0, r2, [r3, #16] │ │ │ │ + mul.w r2, r0, r2 │ │ │ │ + cmp r1, r2 │ │ │ │ + bne.n f552 │ │ │ │ + ldr r1, [r3, #12] │ │ │ │ + ldr r2, [r3, #24] │ │ │ │ + mul.w r2, r0, r2 │ │ │ │ + cmp r1, r2 │ │ │ │ + bne.n f552 │ │ │ │ + add.w r1, ip, ip, lsl #1 │ │ │ │ + add.w r3, r3, #12 │ │ │ │ + add.w r1, r6, r1, lsl #2 │ │ │ │ + ldr.w r2, [r1, #-8] │ │ │ │ + mul.w r2, r0, r2 │ │ │ │ + str.w r2, [r1, #-8] │ │ │ │ + ldr r2, [r3, #8] │ │ │ │ + str.w r2, [r1, #-4] │ │ │ │ + add.w r1, ip, ip, lsl #1 │ │ │ │ + ldr r2, [r3, #12] │ │ │ │ + cmp r3, lr │ │ │ │ + add.w r1, r6, r1, lsl #2 │ │ │ │ + str r2, [r1, #0] │ │ │ │ + bne.n f572 │ │ │ │ mov r0, r5 │ │ │ │ blx b980 │ │ │ │ ldr r1, [r6, #0] │ │ │ │ cmp r1, #1 │ │ │ │ - bgt.n ecd4 │ │ │ │ + bgt.n f5f2 │ │ │ │ mov r5, r6 │ │ │ │ mov r0, r5 │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + add sp, #8 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ mvn.w r0, #2147483648 @ 0x80000000 │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + add sp, #8 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, lr, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ b.w ae80 │ │ │ │ - ldr r3, [pc, #28] @ (ecf4 ) │ │ │ │ - movs r2, #12 │ │ │ │ + ldr r3, [pc, #32] @ (f614 ) │ │ │ │ + mov.w r2, #12 │ │ │ │ mov r0, r7 │ │ │ │ mov r5, r6 │ │ │ │ ldr r3, [r4, r3] │ │ │ │ str r3, [sp, #4] │ │ │ │ blx b7bc │ │ │ │ - b.n ecbe │ │ │ │ - movs r0, #1 │ │ │ │ - b.n ec28 │ │ │ │ - nop │ │ │ │ - lsls r6, r4, #1 │ │ │ │ + b.n f5c8 │ │ │ │ + mov.w r0, #1 │ │ │ │ + b.n f520 │ │ │ │ + str r6, [r0, #120] @ 0x78 │ │ │ │ movs r1, r1 │ │ │ │ - mcr2 15, 1, pc, cr11, cr15, {7} @ │ │ │ │ + ldc2l 15, cr15, [r7, #1020] @ 0x3fc │ │ │ │ lsls r4, r1, #16 │ │ │ │ ... │ │ │ │ │ │ │ │ -0000ecf8 : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ +0000f618 : │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r7, r1 │ │ │ │ - movs r1, #0 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ + mov r7, r1 │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b748 │ │ │ │ ldr r2, [r4, #0] │ │ │ │ mov r1, r5 │ │ │ │ str r0, [r7, #0] │ │ │ │ mov r0, r4 │ │ │ │ - subs r2, r2, r5 │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ blx b748 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ str r0, [r6, #0] │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ nop │ │ │ │ │ │ │ │ -0000ed1c : │ │ │ │ +0000f654 : │ │ │ │ ldr r3, [r1, #0] │ │ │ │ - push {r4, r5} │ │ │ │ + strd r4, r5, [sp, #-8]! │ │ │ │ ldr r4, [r0, #0] │ │ │ │ cmp r4, r3 │ │ │ │ - bne.n ed5a │ │ │ │ - subs r2, r4, #1 │ │ │ │ + bne.n f69e │ │ │ │ + add.w r2, r4, #4294967295 @ 0xffffffff │ │ │ │ movw r3, #65533 @ 0xfffd │ │ │ │ movt r3, #32767 @ 0x7fff │ │ │ │ cmp r2, r3 │ │ │ │ - bhi.n ed60 │ │ │ │ - movs r3, #0 │ │ │ │ - b.n ed52 │ │ │ │ - ldr r2, [r1, #8] │ │ │ │ + bhi.n f6aa │ │ │ │ + mov.w r3, #0 │ │ │ │ + b.n f696 │ │ │ │ ldr r5, [r0, #8] │ │ │ │ + ldr r2, [r1, #8] │ │ │ │ cmp r5, r2 │ │ │ │ - bne.n ed5a │ │ │ │ - ldr r2, [r1, #12] │ │ │ │ + bne.n f69e │ │ │ │ ldr r5, [r0, #12] │ │ │ │ + ldr r2, [r1, #12] │ │ │ │ cmp r5, r2 │ │ │ │ - bne.n ed5a │ │ │ │ - adds r3, #1 │ │ │ │ - adds r0, #12 │ │ │ │ - adds r1, #12 │ │ │ │ + bne.n f69e │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + add.w r0, r0, #12 │ │ │ │ cmp r4, r3 │ │ │ │ - beq.n ed60 │ │ │ │ - ldr r2, [r1, #4] │ │ │ │ + add.w r1, r1, #12 │ │ │ │ + beq.n f6aa │ │ │ │ ldr r5, [r0, #4] │ │ │ │ + ldr r2, [r1, #4] │ │ │ │ cmp r5, r2 │ │ │ │ - beq.n ed38 │ │ │ │ - movs r0, #0 │ │ │ │ - pop {r4, r5} │ │ │ │ + beq.n f676 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + mov.w r0, #0 │ │ │ │ + add sp, #8 │ │ │ │ bx lr │ │ │ │ - movs r0, #1 │ │ │ │ - pop {r4, r5} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + mov.w r0, #1 │ │ │ │ + add sp, #8 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0000ed68 : │ │ │ │ - stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ +0000f6b8 : │ │ │ │ + strd r3, r4, [sp, #-32]! │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ + strd r7, r8, [sp, #16] │ │ │ │ + strd r9, lr, [sp, #24] │ │ │ │ blx b008 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ mov r8, r0 │ │ │ │ blx b588 │ │ │ │ - movs r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ blx b588 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx ae28 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ @@ -5336,177 +5691,185 @@ │ │ │ │ mov r1, r0 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r6 │ │ │ │ blx b03c │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r8 │ │ │ │ blx b980 │ │ │ │ - mov r0, r4 │ │ │ │ mov r3, r7 │ │ │ │ + mov r0, r4 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ blx af2c │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ mov r0, r9 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - nop │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + ldrd r7, r8, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {r9, pc} │ │ │ │ │ │ │ │ -0000edb8 : │ │ │ │ - push {r4, lr} │ │ │ │ +0000f724 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r1 │ │ │ │ blx b980 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b97c │ │ │ │ nop │ │ │ │ │ │ │ │ -0000edcc : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +0000f73c : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r2 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r3 │ │ │ │ blx aefc │ │ │ │ mov r1, r5 │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w aef8 │ │ │ │ nop │ │ │ │ │ │ │ │ -0000ede4 : │ │ │ │ +0000f760 : │ │ │ │ ldr r1, [r0, #0] │ │ │ │ cmp r1, #0 │ │ │ │ - blt.n ee10 │ │ │ │ - subs r2, r1, #1 │ │ │ │ + blt.n f794 │ │ │ │ + add.w r2, r1, #4294967295 @ 0xffffffff │ │ │ │ movw r3, #65533 @ 0xfffd │ │ │ │ movt r3, #32767 @ 0x7fff │ │ │ │ cmp r2, r3 │ │ │ │ - bhi.n ee14 │ │ │ │ + bhi.n f79a │ │ │ │ add.w r1, r1, r1, lsl #1 │ │ │ │ - movs r3, #0 │ │ │ │ - adds r0, #4 │ │ │ │ - b.n ee08 │ │ │ │ - adds r3, #3 │ │ │ │ + mov.w r3, #0 │ │ │ │ + add.w r0, r0, #4 │ │ │ │ + b.n f78c │ │ │ │ + add.w r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ - beq.n ee14 │ │ │ │ + beq.n f79a │ │ │ │ ldr.w r2, [r0, r3, lsl #2] │ │ │ │ cmp r2, #0 │ │ │ │ - bge.n ee02 │ │ │ │ - movs r0, #0 │ │ │ │ + bge.n f784 │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ bx lr │ │ │ │ │ │ │ │ -0000ee18 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ +0000f7a0 : │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ sub.w sl, r3, r2 │ │ │ │ - mov r5, sl │ │ │ │ - sub sp, #60 @ 0x3c │ │ │ │ sub.w r9, r1, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #60 @ 0x3c │ │ │ │ + mov r5, sl │ │ │ │ ldrd r8, r4, [sp, #96] @ 0x60 │ │ │ │ - str r4, [sp, #20] │ │ │ │ + strd r1, r4, [sp, #16] │ │ │ │ ldr r4, [sp, #104] @ 0x68 │ │ │ │ + strd r3, r2, [sp, #36] @ 0x24 │ │ │ │ + strd r0, r9, [sp, #44] @ 0x2c │ │ │ │ str r4, [sp, #24] │ │ │ │ mov r4, r8 │ │ │ │ - str r0, [sp, #44] @ 0x2c │ │ │ │ - str r1, [sp, #16] │ │ │ │ - strd r3, r2, [sp, #36] @ 0x24 │ │ │ │ - str.w r9, [sp, #48] @ 0x30 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ cmp r3, r5 │ │ │ │ it ge │ │ │ │ cmpge r3, r4 │ │ │ │ - bgt.w f11a │ │ │ │ + bgt.w fac4 │ │ │ │ cmp r5, r4 │ │ │ │ - ble.w f3d0 │ │ │ │ + ble.w fd96 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ ldrd r3, r2, [sp, #36] @ 0x24 │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ - adds r3, r2, r3 │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ + add r3, r2 │ │ │ │ mov r5, r2 │ │ │ │ - str r1, [sp, #32] │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - subs r1, r0, r1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ + sub.w r7, r3, r2 │ │ │ │ + strd r3, r1, [sp, #28] │ │ │ │ + sub.w r1, r0, r1 │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - str r3, [sp, #28] │ │ │ │ - subs r7, r3, r2 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ cmp r2, r7 │ │ │ │ mov r3, r2 │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, r2 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w efb6 │ │ │ │ + bne.w f956 │ │ │ │ cmp r4, r7 │ │ │ │ - bge.w f0f6 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + bge.w fa9e │ │ │ │ + ldrd r3, r2, [sp, #28] │ │ │ │ add.w r9, r3, r5 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov sl, r2 │ │ │ │ add.w r9, r9, r9, lsr #31 │ │ │ │ - sub.w fp, r3, r2 │ │ │ │ mov.w r9, r9, asr #1 │ │ │ │ + sub.w fp, r3, r2 │ │ │ │ sub.w r6, r9, r5 │ │ │ │ cmp fp, r6 │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, fp │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n ef2e │ │ │ │ + bne.n f8cc │ │ │ │ cmp r4, r6 │ │ │ │ - bge.n ef9e │ │ │ │ - add.w r8, r9, r5 │ │ │ │ + bge.n f93c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ + add.w r8, r9, r5 │ │ │ │ mov r0, sl │ │ │ │ add.w r8, r8, r8, lsr #31 │ │ │ │ - sub.w r6, r3, sl │ │ │ │ mov.w r8, r8, asr #1 │ │ │ │ + sub.w r6, r3, sl │ │ │ │ sub.w r7, r8, r5 │ │ │ │ cmp r6, r7 │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, r6 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w f508 │ │ │ │ + bne.w fef8 │ │ │ │ cmp r4, r7 │ │ │ │ - bge.n ef18 │ │ │ │ + bge.n f8b6 │ │ │ │ add.w r7, r8, r5 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - str r3, [sp, #8] │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ mov r2, r5 │ │ │ │ add.w r7, r7, r7, lsr #31 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ + mov.w r7, r7, asr #1 │ │ │ │ + mov r5, r7 │ │ │ │ + str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - strd r4, r3, [sp] │ │ │ │ - asrs r7, r7, #1 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ + str r3, [sp, #4] │ │ │ │ mov r3, r7 │ │ │ │ - str r0, [sp, #52] @ 0x34 │ │ │ │ - mov r5, r7 │ │ │ │ - bl ee18 │ │ │ │ sub.w r7, r8, r7 │ │ │ │ + str r0, [sp, #52] @ 0x34 │ │ │ │ + bl f7a0 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ - b.n eed6 │ │ │ │ + b.n f872 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, r5 │ │ │ │ + sub.w r6, r9, r8 │ │ │ │ + ldrd r1, r5, [sp, #16] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r8 │ │ │ │ - ldrd r1, r5, [sp, #16] │ │ │ │ blx r5 │ │ │ │ - sub.w r6, r9, r8 │ │ │ │ mov r5, r8 │ │ │ │ - b.n eea8 │ │ │ │ + b.n f844 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, r5 │ │ │ │ sub.w r8, r9, r5 │ │ │ │ add.w fp, r3, sl │ │ │ │ add.w fp, fp, fp, lsr #31 │ │ │ │ mov.w fp, fp, asr #1 │ │ │ │ sub.w r7, fp, sl │ │ │ │ @@ -5514,293 +5877,285 @@ │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, r7 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w f4de │ │ │ │ + bne.w fecc │ │ │ │ cmp r4, r8 │ │ │ │ - bge.n ef86 │ │ │ │ - add.w r8, r9, r2 │ │ │ │ + bge.n f924 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - str r3, [sp, #8] │ │ │ │ + add.w r8, r9, r2 │ │ │ │ mov r1, fp │ │ │ │ add.w r8, r8, r8, lsr #31 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - strd r4, r3, [sp] │ │ │ │ mov r0, sl │ │ │ │ + str r4, [sp, #0] │ │ │ │ mov.w r8, r8, asr #1 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + str r3, [sp, #4] │ │ │ │ mov r3, r8 │ │ │ │ - bl ee18 │ │ │ │ + bl f7a0 │ │ │ │ mov r2, r8 │ │ │ │ sub.w r8, r9, r8 │ │ │ │ - b.n ef46 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + b.n f8e4 │ │ │ │ + ldrd r7, r3, [sp, #20] │ │ │ │ mov r1, fp │ │ │ │ mov r0, sl │ │ │ │ + mov sl, fp │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ mov r3, r9 │ │ │ │ blx r7 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - mov sl, fp │ │ │ │ sub.w fp, r3, fp │ │ │ │ - b.n eea8 │ │ │ │ + b.n f844 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, r5 │ │ │ │ - str r3, [sp, #0] │ │ │ │ mov r0, sl │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ + ldrd r1, r5, [sp, #16] │ │ │ │ + str r3, [sp, #0] │ │ │ │ mov r3, r9 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ blx r5 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r5, r9 │ │ │ │ - subs r7, r3, r5 │ │ │ │ - b.n ee6e │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - mov sl, r5 │ │ │ │ + sub.w r7, r3, r5 │ │ │ │ + b.n f80a │ │ │ │ ldr r3, [sp, #16] │ │ │ │ + mov sl, r5 │ │ │ │ str r5, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ add r3, r2 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - str r3, [sp, #32] │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ sub.w fp, r3, r2 │ │ │ │ + str r3, [sp, #32] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - subs r6, r3, r5 │ │ │ │ + sub.w r6, r3, r5 │ │ │ │ mov r5, r2 │ │ │ │ cmp fp, r6 │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, fp │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n f05c │ │ │ │ + bne.n fa02 │ │ │ │ cmp r4, r6 │ │ │ │ - bge.n f0d2 │ │ │ │ + bge.n fa78 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r5 │ │ │ │ add.w r9, r3, sl │ │ │ │ ldr r3, [sp, #32] │ │ │ │ add.w r9, r9, r9, lsr #31 │ │ │ │ - subs r6, r3, r5 │ │ │ │ mov.w r9, r9, asr #1 │ │ │ │ + sub.w r6, r3, r5 │ │ │ │ sub.w r8, r9, sl │ │ │ │ cmp r6, r8 │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, r6 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w f48c │ │ │ │ + bne.w fe74 │ │ │ │ cmp r4, r8 │ │ │ │ - bge.n f044 │ │ │ │ - add.w r8, r9, sl │ │ │ │ + bge.n f9ea │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - str r3, [sp, #8] │ │ │ │ + add.w r8, r9, sl │ │ │ │ mov r2, sl │ │ │ │ add.w r8, r8, r8, lsr #31 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - strd r4, r3, [sp] │ │ │ │ - mov.w r8, r8, asr #1 │ │ │ │ + str r4, [sp, #0] │ │ │ │ ldr r1, [sp, #32] │ │ │ │ - mov r3, r8 │ │ │ │ - str r0, [sp, #52] @ 0x34 │ │ │ │ + mov.w r8, r8, asr #1 │ │ │ │ + str r3, [sp, #8] │ │ │ │ mov sl, r8 │ │ │ │ - bl ee18 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + str r3, [sp, #4] │ │ │ │ + mov r3, r8 │ │ │ │ sub.w r8, r9, r8 │ │ │ │ + str r0, [sp, #52] @ 0x34 │ │ │ │ + bl f7a0 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ - b.n f000 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + b.n f9a6 │ │ │ │ + ldrd r6, r3, [sp, #20] │ │ │ │ mov r2, sl │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ mov sl, r9 │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r9 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ blx r6 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ sub.w r6, r3, r9 │ │ │ │ - b.n efd2 │ │ │ │ + b.n f976 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ mov r2, sl │ │ │ │ add.w fp, r3, r5 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add.w fp, fp, fp, lsr #31 │ │ │ │ - sub.w r9, r3, sl │ │ │ │ mov.w fp, fp, asr #1 │ │ │ │ + sub.w r9, r3, sl │ │ │ │ sub.w r8, fp, r5 │ │ │ │ cmp r8, r9 │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, r8 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w f4b2 │ │ │ │ + bne.w fea0 │ │ │ │ cmp r4, r9 │ │ │ │ - bge.n f0ba │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + bge.n fa60 │ │ │ │ + ldrd r1, r3, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ + str r4, [sp, #0] │ │ │ │ add.w r9, r3, r2 │ │ │ │ str r1, [sp, #8] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add.w r9, r9, r9, lsr #31 │ │ │ │ - strd r4, r1, [sp] │ │ │ │ - mov r1, fp │ │ │ │ mov.w r9, r9, asr #1 │ │ │ │ mov r3, r9 │ │ │ │ - bl ee18 │ │ │ │ + str r1, [sp, #4] │ │ │ │ + mov r1, fp │ │ │ │ + bl f7a0 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, r9 │ │ │ │ sub.w r9, r3, r9 │ │ │ │ - b.n f076 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - mov r1, fp │ │ │ │ + b.n fa1c │ │ │ │ mov r0, r5 │ │ │ │ + ldrd r5, r3, [sp, #20] │ │ │ │ + mov r1, fp │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ blx r5 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ mov r5, fp │ │ │ │ sub.w fp, r3, fp │ │ │ │ - b.n efd2 │ │ │ │ - ldr.w r8, [sp, #32] │ │ │ │ + b.n f976 │ │ │ │ + ldrd r6, r3, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ mov r2, sl │ │ │ │ + ldr.w r8, [sp, #32] │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #0] │ │ │ │ - mov r1, r8 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ + mov r1, r8 │ │ │ │ blx r6 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ mov r3, r8 │ │ │ │ str.w r8, [sp, #32] │ │ │ │ - subs r3, r2, r3 │ │ │ │ + sub.w r3, r2, r3 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - b.n ee6e │ │ │ │ - ldr r6, [sp, #28] │ │ │ │ + b.n f80a │ │ │ │ + ldrd r3, r6, [sp, #24] │ │ │ │ mov r2, r5 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ + ldrd r1, r5, [sp, #16] │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r6 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ blx r5 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - subs r5, r2, r6 │ │ │ │ str r6, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ + sub.w r5, r2, r6 │ │ │ │ cmp r3, r5 │ │ │ │ it ge │ │ │ │ cmpge r3, r4 │ │ │ │ - ble.w ee4c │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ + ble.w f7e2 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ - adds r3, r2, r3 │ │ │ │ str r5, [sp, #48] @ 0x30 │ │ │ │ + ldrd r1, r2, [sp, #40] @ 0x28 │ │ │ │ + add r3, r2 │ │ │ │ mov sl, r1 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - str r3, [sp, #28] │ │ │ │ - subs r7, r3, r2 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ + sub.w r7, r3, r2 │ │ │ │ + strd r3, r7, [sp, #28] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - str r7, [sp, #32] │ │ │ │ - subs r6, r3, r1 │ │ │ │ + sub.w r6, r3, r1 │ │ │ │ mov r5, r6 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ cmp r2, r5 │ │ │ │ mov r3, r2 │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, r2 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w f27a │ │ │ │ + bne.w fc32 │ │ │ │ cmp r4, r5 │ │ │ │ - bge.w f3b2 │ │ │ │ + bge.w fd76 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ add.w r8, r3, sl │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - mov r9, r2 │ │ │ │ add.w r8, r8, r8, lsr #31 │ │ │ │ - sub.w fp, r3, r2 │ │ │ │ + mov r9, r2 │ │ │ │ mov.w r8, r8, asr #1 │ │ │ │ + sub.w fp, r3, r2 │ │ │ │ sub.w r5, r8, sl │ │ │ │ cmp fp, r5 │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, fp │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n f1f4 │ │ │ │ + bne.n fbaa │ │ │ │ cmp r4, r5 │ │ │ │ - bge.n f260 │ │ │ │ - add.w r7, r8, sl │ │ │ │ + bge.n fc18 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ + add.w r7, r8, sl │ │ │ │ mov r0, r9 │ │ │ │ add.w r7, r7, r7, lsr #31 │ │ │ │ + mov.w r7, r7, asr #1 │ │ │ │ sub.w r5, r3, r9 │ │ │ │ - asrs r7, r7, #1 │ │ │ │ sub.w r6, r7, sl │ │ │ │ cmp r5, r6 │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, r5 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w f416 │ │ │ │ + bne.w fdf0 │ │ │ │ cmp r4, r6 │ │ │ │ - bge.n f1de │ │ │ │ + bge.n fb94 │ │ │ │ + ldrd r3, r1, [sp, #24] │ │ │ │ add.w r6, r7, sl │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - str r3, [sp, #8] │ │ │ │ mov r2, sl │ │ │ │ add.w r6, r6, r6, lsr #31 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + mov.w r6, r6, asr #1 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + mov sl, r6 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - strd r4, r3, [sp] │ │ │ │ - asrs r6, r6, #1 │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ - mov r3, r6 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ - mov sl, r6 │ │ │ │ - bl ee18 │ │ │ │ - subs r6, r7, r6 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + mov r3, r6 │ │ │ │ + sub.w r6, r7, r6 │ │ │ │ + bl f7a0 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ - b.n f19e │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + b.n fb50 │ │ │ │ + ldrd r5, r3, [sp, #20] │ │ │ │ mov r2, sl │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ mov sl, r7 │ │ │ │ + ldr r1, [sp, #28] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r7 │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ blx r5 │ │ │ │ sub.w r5, r8, r7 │ │ │ │ - b.n f172 │ │ │ │ + b.n fb22 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, sl │ │ │ │ sub.w r7, r8, sl │ │ │ │ add r3, r9 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ mov.w fp, r3, asr #1 │ │ │ │ sub.w r6, fp, r9 │ │ │ │ @@ -5808,3861 +6163,4072 @@ │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, r6 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w f3ec │ │ │ │ + bne.w fdc4 │ │ │ │ cmp r4, r7 │ │ │ │ - bge.n f248 │ │ │ │ - add.w r7, r8, r2 │ │ │ │ + bge.n fc00 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - str r3, [sp, #8] │ │ │ │ + add.w r7, r8, r2 │ │ │ │ mov r1, fp │ │ │ │ add.w r7, r7, r7, lsr #31 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - strd r4, r3, [sp] │ │ │ │ mov r0, r9 │ │ │ │ - asrs r7, r7, #1 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + mov.w r7, r7, asr #1 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + str r3, [sp, #4] │ │ │ │ mov r3, r7 │ │ │ │ - bl ee18 │ │ │ │ + bl f7a0 │ │ │ │ mov r2, r7 │ │ │ │ sub.w r7, r8, r7 │ │ │ │ - b.n f20a │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + b.n fbc0 │ │ │ │ + ldrd r6, r3, [sp, #20] │ │ │ │ mov r1, fp │ │ │ │ mov r0, r9 │ │ │ │ + mov r9, fp │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ mov r3, r8 │ │ │ │ blx r6 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - mov r9, fp │ │ │ │ sub.w fp, r3, fp │ │ │ │ - b.n f172 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + b.n fb22 │ │ │ │ + ldrd r5, r3, [sp, #20] │ │ │ │ mov r2, sl │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ mov r0, r9 │ │ │ │ + mov sl, r8 │ │ │ │ + ldr r1, [sp, #28] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r8 │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ - mov sl, r8 │ │ │ │ blx r5 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ sub.w r5, r3, r8 │ │ │ │ - b.n f138 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ - mov r9, sl │ │ │ │ + b.n fae8 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ + mov r9, sl │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ str r5, [sp, #44] @ 0x2c │ │ │ │ add r3, r2 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r1, r3, #1 │ │ │ │ + mov.w r1, r3, asr #1 │ │ │ │ mov r3, r2 │ │ │ │ - subs r6, r1, r2 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r5, r3 │ │ │ │ + sub.w r6, r1, r2 │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ str r1, [sp, #32] │ │ │ │ sub.w r7, r2, sl │ │ │ │ cmp r6, r7 │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, r6 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n f322 │ │ │ │ + bne.n fce0 │ │ │ │ cmp r4, r7 │ │ │ │ - bge.n f394 │ │ │ │ + bge.n fd56 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r0, r5 │ │ │ │ add.w fp, r3, r9 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ add.w fp, fp, fp, lsr #31 │ │ │ │ - subs r7, r3, r5 │ │ │ │ mov.w fp, fp, asr #1 │ │ │ │ + sub.w r7, r3, r5 │ │ │ │ sub.w r8, fp, r9 │ │ │ │ cmp r7, r8 │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, r7 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w f466 │ │ │ │ + bne.w fe48 │ │ │ │ cmp r4, r8 │ │ │ │ - bge.n f30a │ │ │ │ - add.w r8, fp, r9 │ │ │ │ + bge.n fcc8 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - str r3, [sp, #8] │ │ │ │ + add.w r8, fp, r9 │ │ │ │ mov r2, r9 │ │ │ │ add.w r8, r8, r8, lsr #31 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - strd r4, r3, [sp] │ │ │ │ - mov.w r8, r8, asr #1 │ │ │ │ + str r4, [sp, #0] │ │ │ │ ldr r1, [sp, #32] │ │ │ │ - mov r3, r8 │ │ │ │ - str r0, [sp, #52] @ 0x34 │ │ │ │ + mov.w r8, r8, asr #1 │ │ │ │ + str r3, [sp, #8] │ │ │ │ mov r9, r8 │ │ │ │ - bl ee18 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + str r3, [sp, #4] │ │ │ │ + mov r3, r8 │ │ │ │ sub.w r8, fp, r8 │ │ │ │ + str r0, [sp, #52] @ 0x34 │ │ │ │ + bl f7a0 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ - b.n f2c6 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + b.n fc84 │ │ │ │ + ldrd r7, r3, [sp, #20] │ │ │ │ mov r2, r9 │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ mov r9, fp │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ blx r7 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ sub.w r7, r3, fp │ │ │ │ - b.n f298 │ │ │ │ + b.n fc54 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ mov r2, r9 │ │ │ │ add.w fp, r3, r5 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ add.w fp, fp, fp, lsr #31 │ │ │ │ - sub.w r8, r3, r9 │ │ │ │ mov.w fp, fp, asr #1 │ │ │ │ + sub.w r8, r3, r9 │ │ │ │ sub.w r6, fp, r5 │ │ │ │ cmp r6, r8 │ │ │ │ ite ge │ │ │ │ movge r3, #1 │ │ │ │ movlt r3, #0 │ │ │ │ cmp r4, r6 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n f43c │ │ │ │ + bne.w fe1c │ │ │ │ cmp r4, r8 │ │ │ │ - bge.n f37e │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ - mov r0, r5 │ │ │ │ + bge.n fd3e │ │ │ │ ldr r1, [sp, #24] │ │ │ │ - add.w r8, r3, r2 │ │ │ │ + mov r0, r5 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ str r1, [sp, #8] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ + add.w r8, r3, r2 │ │ │ │ add.w r8, r8, r8, lsr #31 │ │ │ │ - strd r4, r1, [sp] │ │ │ │ - mov r1, fp │ │ │ │ mov.w r8, r8, asr #1 │ │ │ │ + str r1, [sp, #4] │ │ │ │ + mov r1, fp │ │ │ │ mov r3, r8 │ │ │ │ - bl ee18 │ │ │ │ + bl f7a0 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r2, r8 │ │ │ │ sub.w r8, r3, r8 │ │ │ │ - b.n f33c │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + b.n fcfa │ │ │ │ mov r0, r5 │ │ │ │ - str r3, [sp, #0] │ │ │ │ + ldrd r5, r3, [sp, #20] │ │ │ │ mov r1, fp │ │ │ │ + str r3, [sp, #0] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ blx r5 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ mov r5, fp │ │ │ │ - subs r6, r3, r5 │ │ │ │ - b.n f298 │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ + sub.w r6, r3, r5 │ │ │ │ + b.n fc54 │ │ │ │ + ldrd r6, r3, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ mov r2, r9 │ │ │ │ + ldr r7, [sp, #32] │ │ │ │ + ldr r5, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #0] │ │ │ │ - mov r1, r7 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ - ldr r5, [sp, #44] @ 0x2c │ │ │ │ + mov r1, r7 │ │ │ │ blx r6 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ str r7, [sp, #44] @ 0x2c │ │ │ │ - subs r3, r2, r7 │ │ │ │ + sub.w r3, r2, r7 │ │ │ │ str r3, [sp, #32] │ │ │ │ - b.n f138 │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ + b.n fae8 │ │ │ │ + ldrd r6, r3, [sp, #20] │ │ │ │ mov r2, sl │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + ldr r7, [sp, #28] │ │ │ │ + ldrd r0, r5, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #0] │ │ │ │ - mov r1, r7 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ + mov r1, r7 │ │ │ │ blx r6 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r7, [sp, #44] @ 0x2c │ │ │ │ - subs r3, r2, r7 │ │ │ │ + sub.w r3, r2, r7 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - b.n ee40 │ │ │ │ + b.n f7d6 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ vldr s15, [sp, #20] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + ldrd r2, r0, [sp, #40] @ 0x28 │ │ │ │ vmov ip, s15 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ - ldrd r3, r2, [sp, #36] @ 0x24 │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx ip │ │ │ │ - add.w r6, fp, r9 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - str r3, [sp, #8] │ │ │ │ + add.w r6, fp, r9 │ │ │ │ mov r0, r9 │ │ │ │ add.w r6, r6, r6, lsr #31 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - strd r4, r3, [sp] │ │ │ │ - mov r3, r8 │ │ │ │ - asrs r6, r6, #1 │ │ │ │ - str r2, [sp, #52] @ 0x34 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + mov.w r6, r6, asr #1 │ │ │ │ + str r3, [sp, #8] │ │ │ │ mov r1, r6 │ │ │ │ mov r9, r6 │ │ │ │ - bl ee18 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ sub.w r6, fp, r6 │ │ │ │ + str r2, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + mov r3, r8 │ │ │ │ + bl f7a0 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ - b.n f20a │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ - adds r5, r3, r0 │ │ │ │ + b.n fbc0 │ │ │ │ + ldrd r2, r3, [sp, #24] │ │ │ │ + str r4, [sp, #0] │ │ │ │ + add.w r5, r3, r0 │ │ │ │ str r2, [sp, #8] │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ mov r3, r7 │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ add.w r5, r5, r5, lsr #31 │ │ │ │ - strd r4, r2, [sp] │ │ │ │ - mov r2, sl │ │ │ │ - asrs r5, r5, #1 │ │ │ │ + mov.w r5, r5, asr #1 │ │ │ │ mov r1, r5 │ │ │ │ - bl ee18 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + mov r2, sl │ │ │ │ + bl f7a0 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r5 │ │ │ │ - subs r5, r3, r5 │ │ │ │ - b.n f19e │ │ │ │ - add.w r6, fp, r5 │ │ │ │ + sub.w r5, r3, r5 │ │ │ │ + b.n fb50 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - str r3, [sp, #8] │ │ │ │ + add.w r6, fp, r5 │ │ │ │ mov r0, r5 │ │ │ │ add.w r6, r6, r6, lsr #31 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - strd r4, r3, [sp] │ │ │ │ - asrs r6, r6, #1 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + mov.w r6, r6, asr #1 │ │ │ │ + str r3, [sp, #8] │ │ │ │ mov r1, r6 │ │ │ │ - str r2, [sp, #52] @ 0x34 │ │ │ │ mov r5, r6 │ │ │ │ - bl ee18 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ sub.w r6, fp, r6 │ │ │ │ + str r2, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ + bl f7a0 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ - b.n f33c │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + b.n fcfa │ │ │ │ ldr r2, [sp, #24] │ │ │ │ - adds r7, r3, r0 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ + add.w r7, r3, r0 │ │ │ │ mov r3, fp │ │ │ │ add.w r7, r7, r7, lsr #31 │ │ │ │ - strd r4, r2, [sp] │ │ │ │ + mov.w r7, r7, asr #1 │ │ │ │ + str r2, [sp, #4] │ │ │ │ mov r2, r9 │ │ │ │ - asrs r7, r7, #1 │ │ │ │ mov r1, r7 │ │ │ │ - bl ee18 │ │ │ │ + bl f7a0 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ mov r0, r7 │ │ │ │ - subs r7, r3, r7 │ │ │ │ - b.n f2c6 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + sub.w r7, r3, r7 │ │ │ │ + b.n fc84 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ - adds r6, r3, r0 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ + add.w r6, r3, r0 │ │ │ │ mov r3, r9 │ │ │ │ add.w r6, r6, r6, lsr #31 │ │ │ │ - strd r4, r2, [sp] │ │ │ │ + mov.w r6, r6, asr #1 │ │ │ │ + str r2, [sp, #4] │ │ │ │ mov r2, sl │ │ │ │ - asrs r6, r6, #1 │ │ │ │ mov r1, r6 │ │ │ │ - bl ee18 │ │ │ │ + bl f7a0 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ mov r0, r6 │ │ │ │ - subs r6, r3, r6 │ │ │ │ - b.n f000 │ │ │ │ - add.w r8, fp, r5 │ │ │ │ + sub.w r6, r3, r6 │ │ │ │ + b.n f9a6 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - str r3, [sp, #8] │ │ │ │ + add.w r8, fp, r5 │ │ │ │ mov r0, r5 │ │ │ │ add.w r8, r8, r8, lsr #31 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - strd r4, r3, [sp] │ │ │ │ + str r4, [sp, #0] │ │ │ │ mov.w r8, r8, asr #1 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + str r3, [sp, #8] │ │ │ │ mov r1, r8 │ │ │ │ - str r2, [sp, #52] @ 0x34 │ │ │ │ mov r5, r8 │ │ │ │ - bl ee18 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ sub.w r8, fp, r8 │ │ │ │ + str r2, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + bl f7a0 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ - b.n f076 │ │ │ │ - add.w r7, fp, sl │ │ │ │ + b.n fa1c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - str r3, [sp, #8] │ │ │ │ + add.w r7, fp, sl │ │ │ │ mov r0, sl │ │ │ │ add.w r7, r7, r7, lsr #31 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - strd r4, r3, [sp] │ │ │ │ - mov r3, r9 │ │ │ │ - asrs r7, r7, #1 │ │ │ │ - str r2, [sp, #52] @ 0x34 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + mov.w r7, r7, asr #1 │ │ │ │ + str r3, [sp, #8] │ │ │ │ mov r1, r7 │ │ │ │ mov sl, r7 │ │ │ │ - bl ee18 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ sub.w r7, fp, r7 │ │ │ │ + str r2, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + mov r3, r9 │ │ │ │ + bl f7a0 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ - b.n ef46 │ │ │ │ + b.n f8e4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ + str r4, [sp, #0] │ │ │ │ ldr r2, [sp, #24] │ │ │ │ - adds r6, r3, r0 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ + add.w r6, r3, r0 │ │ │ │ mov r3, r8 │ │ │ │ add.w r6, r6, r6, lsr #31 │ │ │ │ - strd r4, r2, [sp] │ │ │ │ - mov r2, r5 │ │ │ │ - asrs r6, r6, #1 │ │ │ │ + str r2, [sp, #8] │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ + mov.w r6, r6, asr #1 │ │ │ │ mov r1, r6 │ │ │ │ - bl ee18 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + mov r2, r5 │ │ │ │ + bl f7a0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r0, r6 │ │ │ │ - subs r6, r3, r6 │ │ │ │ - b.n eed6 │ │ │ │ - nop │ │ │ │ + sub.w r6, r3, r6 │ │ │ │ + b.n f872 │ │ │ │ │ │ │ │ -0000f530 : │ │ │ │ +0000ff24 : │ │ │ │ mul.w r1, r0, r1 │ │ │ │ - push {r3, lr} │ │ │ │ + strd r3, lr, [sp, #-8]! │ │ │ │ mov.w r0, #8192 @ 0x2000 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - bl 95b80 │ │ │ │ - ldmia.w sp!, {r3, lr} │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + bl 9d2c0 │ │ │ │ + ldrd r3, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b38c │ │ │ │ + nop │ │ │ │ + movs r0, r0 │ │ │ │ + ... │ │ │ │ │ │ │ │ -0000f548 : │ │ │ │ - push {r4, r5, lr} │ │ │ │ +0000ff48 : │ │ │ │ + str.w r4, [sp, #-12]! │ │ │ │ + mov.w r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ - movs r1, #0 │ │ │ │ + strd r5, lr, [sp, #4] │ │ │ │ sub sp, #20 │ │ │ │ mov r0, sp │ │ │ │ blx b7b0 <__gettimeofday64@plt> │ │ │ │ - ldmia.w sp, {r0, r1, r2, r3} │ │ │ │ - stmia.w r4, {r0, r1, r2, r3} │ │ │ │ + ldrd r2, r3, [sp] │ │ │ │ mov r0, r4 │ │ │ │ + strd r2, r3, [r4] │ │ │ │ + ldrd r2, r3, [sp, #8] │ │ │ │ + strd r2, r3, [r4, #8] │ │ │ │ add sp, #20 │ │ │ │ - pop {r4, r5, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0000f564 : │ │ │ │ +0000ff7c : │ │ │ │ sub sp, #8 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + mov r4, r2 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ vpush {d8} │ │ │ │ sub sp, #20 │ │ │ │ add r1, sp, #56 @ 0x38 │ │ │ │ mov r0, sp │ │ │ │ - mov r4, r2 │ │ │ │ - mov r8, r3 │ │ │ │ ldrd r7, r9, [sp, #64] @ 0x40 │ │ │ │ stmia.w r1, {r2, r3} │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b7b0 <__gettimeofday64@plt> │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ + ldrd r3, r1, [sp, #8] │ │ │ │ subs r0, r3, r7 │ │ │ │ sbc.w r1, r1, r9 │ │ │ │ - bl 9614c │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ + bl 9d88c │ │ │ │ vmov d8, r0, r1 │ │ │ │ - vldr d7, [pc, #64] @ f5e0 │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ + ldrd r3, r1, [sp] │ │ │ │ + vldr d7, [pc, #96] @ 10028 │ │ │ │ subs r0, r3, r4 │ │ │ │ sbc.w r1, r1, r8 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ - bl 9614c │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ + bl 9d88c │ │ │ │ vmov d0, r0, r1 │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ vadd.f64 d0, d8, d0 │ │ │ │ - cbz r3, f5d0 │ │ │ │ - movs r1, #1 │ │ │ │ + cbz r3, 10006 │ │ │ │ + mov.w r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ add sp, #20 │ │ │ │ vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ add sp, #8 │ │ │ │ bx r3 │ │ │ │ add sp, #20 │ │ │ │ vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ add sp, #8 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ + nop.w │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ │ │ │ │ -0000f5e8 : │ │ │ │ +00010030 : │ │ │ │ vmov.f64 d0, #240 @ 0xbf800000 -1.0 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r3 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #20 │ │ │ │ - mov r4, r1 │ │ │ │ + mov fp, r3 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ - ldrd r6, r2, [r3, #8] │ │ │ │ ldrd r5, r7, [r3] │ │ │ │ + ldrd r6, r2, [r3, #8] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n f6fa │ │ │ │ + beq.w 1016c │ │ │ │ cmp r2, #2 │ │ │ │ - beq.n f68a │ │ │ │ + beq.n 100f4 │ │ │ │ cmp r8, fp │ │ │ │ - bge.n f684 │ │ │ │ + bge.n 100dc │ │ │ │ cmp r0, r1 │ │ │ │ - bge.n f684 │ │ │ │ + bge.n 100dc │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n f684 │ │ │ │ + ble.n 100dc │ │ │ │ mul.w r3, r7, r8 │ │ │ │ - add.w r2, r5, r2, lsl #3 │ │ │ │ mul.w sl, r8, r6 │ │ │ │ - strd r2, r0, [sp, #8] │ │ │ │ + add.w r2, r5, r2, lsl #3 │ │ │ │ mla r3, r0, r6, r3 │ │ │ │ - mov.w r9, r6, lsl #3 │ │ │ │ mla sl, r0, r7, sl │ │ │ │ + mov.w r9, r6, lsl #3 │ │ │ │ + strd r2, r0, [sp, #8] │ │ │ │ mov r2, fp │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ + ldrd r1, ip, [sp, #8] │ │ │ │ mov fp, sl │ │ │ │ - ldr.w ip, [sp, #12] │ │ │ │ mov lr, r3 │ │ │ │ str.w sl, [sp, #4] │ │ │ │ add.w r0, r1, r3, lsl #3 │ │ │ │ add.w r1, r5, lr, lsl #3 │ │ │ │ add.w sl, r5, fp, lsl #3 │ │ │ │ vldr d6, [r1] │ │ │ │ vldr d7, [sl] │ │ │ │ vstmia sl!, {d6} │ │ │ │ vstmia r1!, {d7} │ │ │ │ cmp r0, r1 │ │ │ │ - bne.n f652 │ │ │ │ + bne.n 100aa │ │ │ │ add.w ip, ip, #1 │ │ │ │ add lr, r6 │ │ │ │ + cmp r4, ip │ │ │ │ add fp, r7 │ │ │ │ add r0, r9 │ │ │ │ - cmp r4, ip │ │ │ │ - bne.n f64a │ │ │ │ + bne.n 100a2 │ │ │ │ ldr.w sl, [sp, #4] │ │ │ │ add.w r8, r8, #1 │ │ │ │ add r3, r7 │ │ │ │ cmp r2, r8 │ │ │ │ add sl, r6 │ │ │ │ - bne.n f638 │ │ │ │ + bne.n 10092 │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ cmp r8, fp │ │ │ │ - bge.n f684 │ │ │ │ + bge.n 100dc │ │ │ │ cmp r0, r1 │ │ │ │ - bge.n f684 │ │ │ │ - mul.w sl, r0, r6 │ │ │ │ - mov.w ip, r6, lsl #3 │ │ │ │ + bge.n 100dc │ │ │ │ + mul.w r2, r0, r6 │ │ │ │ mul.w r3, r0, r7 │ │ │ │ - lsls r1, r7, #3 │ │ │ │ - mul.w r9, r8, r7 │ │ │ │ - mul.w lr, r8, r6 │ │ │ │ - add.w sl, r5, sl, lsl #3 │ │ │ │ + mul.w sl, r8, r7 │ │ │ │ + add.w r2, r5, r2, lsl #3 │ │ │ │ add.w r3, r5, r3, lsl #3 │ │ │ │ + mul.w r9, r8, r6 │ │ │ │ + add.w r5, r2, #8 │ │ │ │ + mov.w lr, r6, lsl #3 │ │ │ │ + add.w r3, r3, #8 │ │ │ │ + mov.w ip, r7, lsl #3 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ - add.w r2, sl, r9, lsl #3 │ │ │ │ - mov r5, r0 │ │ │ │ - add.w r3, r3, lr, lsl #3 │ │ │ │ - vldr d4, [r2] │ │ │ │ - adds r5, #1 │ │ │ │ - vldr d5, [r2, #8] │ │ │ │ - cmp r4, r5 │ │ │ │ - vldr d6, [r3] │ │ │ │ - vldr d7, [r3, #8] │ │ │ │ - vstr d4, [r3] │ │ │ │ - vstr d5, [r3, #8] │ │ │ │ - add r3, r1 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vstr d7, [r2, #8] │ │ │ │ - add r2, ip │ │ │ │ - bne.n f6be │ │ │ │ + add.w r2, r5, sl, lsl #3 │ │ │ │ + mov r1, r0 │ │ │ │ + add.w r3, r3, r9, lsl #3 │ │ │ │ + vldr d4, [r2, #-8] │ │ │ │ + add.w r1, r1, #1 │ │ │ │ + cmp r4, r1 │ │ │ │ + vldr d6, [r3, #-8] │ │ │ │ + vldr d5, [r2] │ │ │ │ + vldr d7, [r3] │ │ │ │ + vstr d4, [r3, #-8] │ │ │ │ + vstr d5, [r3] │ │ │ │ + add r3, ip │ │ │ │ + vstr d6, [r2, #-8] │ │ │ │ + vstr d7, [r2] │ │ │ │ + add r2, lr │ │ │ │ + bne.n 10132 │ │ │ │ add.w r8, r8, #1 │ │ │ │ - add r9, r7 │ │ │ │ - add lr, r6 │ │ │ │ + add sl, r7 │ │ │ │ cmp fp, r8 │ │ │ │ - bne.n f6b2 │ │ │ │ - add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + add r9, r6 │ │ │ │ + bne.n 10126 │ │ │ │ + b.n 100dc │ │ │ │ cmp r8, fp │ │ │ │ - bge.n f684 │ │ │ │ + bge.n 100dc │ │ │ │ cmp r0, r1 │ │ │ │ - bge.n f684 │ │ │ │ + bge.n 100dc │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r6, #1 │ │ │ │ - bne.n f734 │ │ │ │ + bne.n 101aa │ │ │ │ add.w r2, r8, r1 │ │ │ │ - subs r4, r0, r1 │ │ │ │ + sub.w r4, r0, r1 │ │ │ │ add.w r2, r5, r2, lsl #3 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - adds r3, r4, r2 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r3, r4, r2 │ │ │ │ ldrd r0, r1, [r3] │ │ │ │ strd r0, r1, [r3], #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n f718 │ │ │ │ + bne.n 10190 │ │ │ │ add.w r8, r8, #1 │ │ │ │ - adds r2, #8 │ │ │ │ + add.w r2, r2, #8 │ │ │ │ cmp fp, r8 │ │ │ │ - bne.n f716 │ │ │ │ - add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.n 1018c │ │ │ │ + b.n 100dc │ │ │ │ mul.w sl, r0, r6 │ │ │ │ - mov.w ip, r6, lsl #3 │ │ │ │ mul.w r3, r0, r7 │ │ │ │ - lsls r1, r7, #3 │ │ │ │ mul.w r9, r8, r7 │ │ │ │ mul.w lr, r8, r6 │ │ │ │ - add.w sl, r5, sl, lsl #3 │ │ │ │ add.w r3, r5, r3, lsl #3 │ │ │ │ + mov.w ip, r6, lsl #3 │ │ │ │ + add.w sl, r5, sl, lsl #3 │ │ │ │ + mov.w r1, r7, lsl #3 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ add.w r2, sl, r9, lsl #3 │ │ │ │ mov r5, r0 │ │ │ │ add.w r3, r3, lr, lsl #3 │ │ │ │ vldr d6, [r2] │ │ │ │ - adds r5, #1 │ │ │ │ - vldr d7, [r3] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ cmp r4, r5 │ │ │ │ + vldr d7, [r3] │ │ │ │ vstr d6, [r3] │ │ │ │ add r3, r1 │ │ │ │ vstr d7, [r2] │ │ │ │ add r2, ip │ │ │ │ - bne.n f760 │ │ │ │ + bne.n 101d8 │ │ │ │ add.w r8, r8, #1 │ │ │ │ add r9, r7 │ │ │ │ - add lr, r6 │ │ │ │ cmp fp, r8 │ │ │ │ - bne.n f754 │ │ │ │ - b.n f684 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ - mov r6, r1 │ │ │ │ - mov r8, r3 │ │ │ │ - sub sp, #24 │ │ │ │ + add lr, r6 │ │ │ │ + bne.n 101cc │ │ │ │ + b.n 100dc │ │ │ │ + nop │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r5, r2 │ │ │ │ - subs r6, r6, r0 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + sub.w r6, r1, r0 │ │ │ │ mov r7, r0 │ │ │ │ - sub.w r8, r8, r5 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ + sub sp, #24 │ │ │ │ + sub.w r8, r3, r2 │ │ │ │ ldr r4, [sp, #48] @ 0x30 │ │ │ │ - ldrd r3, r1, [r4, #4] │ │ │ │ - ldr r2, [r4, #12] │ │ │ │ - str r2, [sp, #16] │ │ │ │ + ldr r3, [r4, #4] │ │ │ │ + ldrd r1, r2, [r4, #8] │ │ │ │ mul.w ip, r5, r1 │ │ │ │ strd r2, r8, [sp] │ │ │ │ + str r2, [sp, #16] │ │ │ │ mla ip, r0, r3, ip │ │ │ │ mul.w r0, r2, r6 │ │ │ │ mov r2, r6 │ │ │ │ strd r1, r0, [sp, #8] │ │ │ │ ldr r0, [r4, #0] │ │ │ │ ldr r1, [r4, #20] │ │ │ │ add.w r0, r0, ip, lsl #3 │ │ │ │ blx ad58 │ │ │ │ - ldr r2, [r4, #12] │ │ │ │ ldrd r1, r3, [r4, #4] │ │ │ │ - str r2, [sp, #16] │ │ │ │ - strd r2, r8, [sp] │ │ │ │ - mul.w r0, r2, r6 │ │ │ │ - mov r2, r6 │ │ │ │ - strd r1, r0, [sp, #8] │ │ │ │ + ldr r2, [r4, #12] │ │ │ │ mul.w ip, r5, r1 │ │ │ │ + mul.w r0, r2, r6 │ │ │ │ + strd r2, r8, [sp] │ │ │ │ mla ip, r7, r3, ip │ │ │ │ + strd r1, r0, [sp, #8] │ │ │ │ + str r2, [sp, #16] │ │ │ │ + mov r2, r6 │ │ │ │ ldr r0, [r4, #0] │ │ │ │ ldr r1, [r4, #24] │ │ │ │ add.w r0, r0, ip, lsl #3 │ │ │ │ blx ad58 │ │ │ │ - ldr r3, [r4, #12] │ │ │ │ ldrd r2, r0, [r4, #4] │ │ │ │ - strd r0, r3, [sp, #12] │ │ │ │ - str r2, [sp, #0] │ │ │ │ + ldr r3, [r4, #12] │ │ │ │ mul.w r1, r5, r0 │ │ │ │ + strd r2, r8, [sp] │ │ │ │ + strd r0, r3, [sp, #12] │ │ │ │ mul.w r0, r3, r6 │ │ │ │ - strd r8, r0, [sp, #4] │ │ │ │ mla r1, r7, r2, r1 │ │ │ │ mov r2, r6 │ │ │ │ + str r0, [sp, #8] │ │ │ │ ldr r0, [r4, #0] │ │ │ │ add.w r1, r0, r1, lsl #3 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ blx b88c │ │ │ │ - ldr r3, [r4, #12] │ │ │ │ - ldrd r0, r2, [r4, #4] │ │ │ │ - ldr r1, [r4, #0] │ │ │ │ - str r2, [sp, #0] │ │ │ │ + ldrd r1, r0, [r4] │ │ │ │ + ldrd r2, r3, [r4, #8] │ │ │ │ mul.w r5, r0, r5 │ │ │ │ - strd r0, r3, [sp, #12] │ │ │ │ + strd r2, r8, [sp] │ │ │ │ mla r7, r7, r2, r5 │ │ │ │ + str r3, [sp, #16] │ │ │ │ mov r2, r6 │ │ │ │ mul.w r5, r3, r6 │ │ │ │ - strd r8, r5, [sp, #4] │ │ │ │ add.w r1, r1, r7, lsl #3 │ │ │ │ + strd r5, r0, [sp, #8] │ │ │ │ ldr r0, [r4, #20] │ │ │ │ blx b88c │ │ │ │ add sp, #24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ cmp r1, #1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #108 @ 0x6c │ │ │ │ str r2, [sp, #20] │ │ │ │ - ble.w fafa │ │ │ │ + ble.w 105a6 │ │ │ │ mov r9, r0 │ │ │ │ mov r7, r1 │ │ │ │ mov fp, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - asrs r4, r7, #1 │ │ │ │ + mov.w r4, r7, asr #1 │ │ │ │ + mov.w r0, #0 │ │ │ │ str.w r9, [fp] │ │ │ │ mov r2, r4 │ │ │ │ - str.w fp, [sp, #8] │ │ │ │ mov r1, r4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - movs r0, #0 │ │ │ │ + strd r3, fp, [sp, #4] │ │ │ │ ldr.w r3, [fp, #16] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r7 │ │ │ │ blx afd8 │ │ │ │ cmp r4, #1 │ │ │ │ - beq.w fb4c │ │ │ │ + beq.w 1060c │ │ │ │ mov sl, fp │ │ │ │ mov r8, r9 │ │ │ │ + str r7, [sp, #56] @ 0x38 │ │ │ │ mov r6, r4 │ │ │ │ mov fp, r9 │ │ │ │ - str r7, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - asrs r5, r6, #1 │ │ │ │ + mov.w r5, r6, asr #1 │ │ │ │ + mov.w r0, #0 │ │ │ │ str.w r8, [sl] │ │ │ │ mov r2, r5 │ │ │ │ - str.w sl, [sp, #8] │ │ │ │ mov r1, r5 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - movs r0, #0 │ │ │ │ + strd r3, sl, [sp, #4] │ │ │ │ ldr.w r3, [sl, #16] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r6 │ │ │ │ blx afd8 │ │ │ │ cmp r5, #1 │ │ │ │ - beq.w fb44 │ │ │ │ + beq.w 10604 │ │ │ │ mov r7, r5 │ │ │ │ str.w r8, [sp, #32] │ │ │ │ strd r4, r5, [sp, #60] @ 0x3c │ │ │ │ strd r8, r6, [sp, #68] @ 0x44 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - asrs r4, r7, #1 │ │ │ │ + mov.w r4, r7, asr #1 │ │ │ │ + mov.w r0, #0 │ │ │ │ ldr r5, [sp, #32] │ │ │ │ mov r2, r4 │ │ │ │ - str.w r5, [sl] │ │ │ │ mov r1, r4 │ │ │ │ - str.w sl, [sp, #8] │ │ │ │ - movs r0, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + str.w r5, [sl] │ │ │ │ + strd r3, sl, [sp, #4] │ │ │ │ ldr.w r3, [sl, #16] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r7 │ │ │ │ blx afd8 │ │ │ │ cmp r4, #1 │ │ │ │ - beq.w fb3c │ │ │ │ + beq.w 105fc │ │ │ │ mov r8, r4 │ │ │ │ strd r4, r7, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov.w r7, r8, asr #1 │ │ │ │ + mov.w r0, #0 │ │ │ │ str.w r5, [sl] │ │ │ │ mov r2, r7 │ │ │ │ - str.w sl, [sp, #8] │ │ │ │ mov r1, r7 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - movs r0, #0 │ │ │ │ + strd r3, sl, [sp, #4] │ │ │ │ ldr.w r3, [sl, #16] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r8 │ │ │ │ blx afd8 │ │ │ │ cmp r7, #1 │ │ │ │ - beq.w fb34 │ │ │ │ + beq.w 105f4 │ │ │ │ mov r6, r7 │ │ │ │ strd r7, r5, [sp, #84] @ 0x54 │ │ │ │ - str.w r8, [sp, #92] @ 0x5c │ │ │ │ mov r7, r5 │ │ │ │ + strd r8, fp, [sp, #92] @ 0x5c │ │ │ │ mov r8, sl │ │ │ │ - str.w fp, [sp, #96] @ 0x60 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - asrs r5, r6, #1 │ │ │ │ + mov.w r5, r6, asr #1 │ │ │ │ + mov.w r0, #0 │ │ │ │ str.w r7, [r8] │ │ │ │ mov r2, r5 │ │ │ │ - str.w r8, [sp, #8] │ │ │ │ mov r1, r5 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - movs r0, #0 │ │ │ │ + strd r3, r8, [sp, #4] │ │ │ │ ldr.w r3, [r8, #16] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r6 │ │ │ │ blx afd8 │ │ │ │ cmp r5, #1 │ │ │ │ - beq.w fb2c │ │ │ │ + beq.w 105ec │ │ │ │ mov sl, r7 │ │ │ │ mov fp, r5 │ │ │ │ mov r4, r8 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov.w r8, fp, asr #1 │ │ │ │ + mov.w r0, #0 │ │ │ │ str.w sl, [r4] │ │ │ │ mov r2, r8 │ │ │ │ - str r4, [sp, #8] │ │ │ │ mov r1, r8 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - movs r0, #0 │ │ │ │ + strd r3, r4, [sp, #4] │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ blx afd8 │ │ │ │ cmp.w r8, #1 │ │ │ │ - beq.w fb00 │ │ │ │ - mov r2, sl │ │ │ │ + beq.w 105be │ │ │ │ mov r9, sl │ │ │ │ mov r3, r8 │ │ │ │ mov sl, r7 │ │ │ │ - str.w r9, [sp, #28] │ │ │ │ - mov r7, r2 │ │ │ │ + mov r7, r9 │ │ │ │ + strd r5, r9, [sp, #24] │ │ │ │ mov r9, r6 │ │ │ │ - str r5, [sp, #24] │ │ │ │ ldr r1, [sp, #20] │ │ │ │ - asrs r2, r3, #1 │ │ │ │ + mov.w r2, r3, asr #1 │ │ │ │ + mov.w r0, #0 │ │ │ │ ldr r6, [sp, #28] │ │ │ │ - movs r0, #0 │ │ │ │ + strd r2, r3, [sp, #36] @ 0x24 │ │ │ │ str r6, [r4, #0] │ │ │ │ - str r4, [sp, #8] │ │ │ │ - str r1, [sp, #4] │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ + strd r1, r4, [sp, #4] │ │ │ │ ldr r1, [r4, #16] │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r1, r2 │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ blx afd8 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldrd r2, r3, [sp, #36] @ 0x24 │ │ │ │ cmp r2, #1 │ │ │ │ - beq.w fb08 │ │ │ │ - str.w r9, [sp, #36] @ 0x24 │ │ │ │ + beq.w 105c8 │ │ │ │ mov r5, r2 │ │ │ │ + strd r9, r8, [sp, #36] @ 0x24 │ │ │ │ mov r9, sl │ │ │ │ mov sl, r3 │ │ │ │ - strd r8, r7, [sp, #40] @ 0x28 │ │ │ │ - strd fp, r2, [sp, #48] @ 0x30 │ │ │ │ + strd r7, fp, [sp, #44] @ 0x2c │ │ │ │ + str r2, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov.w fp, r5, asr #1 │ │ │ │ + mov.w r0, #0 │ │ │ │ str r6, [r4, #0] │ │ │ │ mov r2, fp │ │ │ │ - str r4, [sp, #8] │ │ │ │ mov r1, fp │ │ │ │ - str r3, [sp, #4] │ │ │ │ - movs r0, #0 │ │ │ │ + strd r3, r4, [sp, #4] │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r5 │ │ │ │ blx afd8 │ │ │ │ cmp.w fp, #1 │ │ │ │ - beq.w fb10 │ │ │ │ + beq.w 105d0 │ │ │ │ mov r8, r6 │ │ │ │ mov r7, fp │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - asrs r1, r7, #1 │ │ │ │ + mov.w r1, r7, asr #1 │ │ │ │ + mov.w r0, #0 │ │ │ │ str.w r8, [r4] │ │ │ │ mov r2, r1 │ │ │ │ - str r4, [sp, #8] │ │ │ │ - movs r0, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - str r1, [sp, #100] @ 0x64 │ │ │ │ + strd r3, r4, [sp, #4] │ │ │ │ ldr r3, [r4, #16] │ │ │ │ + str r1, [sp, #100] @ 0x64 │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r7 │ │ │ │ blx afd8 │ │ │ │ - mov r0, r8 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ + mov r0, r8 │ │ │ │ mov r3, r4 │ │ │ │ ldr r1, [sp, #100] @ 0x64 │ │ │ │ - bl f84c │ │ │ │ - ldr r1, [sp, #100] @ 0x64 │ │ │ │ + bl 102d8 │ │ │ │ ldrd r3, r2, [r4, #4] │ │ │ │ - subs r7, r7, r1 │ │ │ │ - cmp r7, #1 │ │ │ │ + ldr r1, [sp, #100] @ 0x64 │ │ │ │ add.w r0, r3, r2 │ │ │ │ mul.w r3, r0, r1 │ │ │ │ + sub.w r7, r7, r1 │ │ │ │ + cmp r7, #1 │ │ │ │ add.w r8, r8, r3, lsl #3 │ │ │ │ - bgt.n f9f0 │ │ │ │ + bgt.n 10492 │ │ │ │ mul.w r3, r0, fp │ │ │ │ sub.w r5, r5, fp │ │ │ │ cmp r5, #1 │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ - bgt.n f9c8 │ │ │ │ + bgt.n 10468 │ │ │ │ + ldrd r7, fp, [sp, #44] @ 0x2c │ │ │ │ mov r3, sl │ │ │ │ mov sl, r9 │ │ │ │ - ldrd r8, r7, [sp, #40] @ 0x28 │ │ │ │ - ldrd fp, r2, [sp, #48] @ 0x30 │ │ │ │ - ldr.w r9, [sp, #36] @ 0x24 │ │ │ │ - ldr r5, [sp, #28] │ │ │ │ + ldrd r9, r8, [sp, #36] @ 0x24 │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ mul.w r1, r0, r2 │ │ │ │ - subs r3, r3, r2 │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ cmp r3, #1 │ │ │ │ add.w r1, r5, r1, lsl #3 │ │ │ │ str r1, [sp, #28] │ │ │ │ - bgt.n f990 │ │ │ │ - mov r3, r7 │ │ │ │ + bgt.n 1042e │ │ │ │ ldr r5, [sp, #24] │ │ │ │ - mov r7, sl │ │ │ │ + mov r3, r7 │ │ │ │ mov r6, r9 │ │ │ │ + mov r7, sl │ │ │ │ mov sl, r3 │ │ │ │ mul.w r3, r0, r8 │ │ │ │ sub.w fp, fp, r8 │ │ │ │ cmp.w fp, #1 │ │ │ │ add.w sl, sl, r3, lsl #3 │ │ │ │ - bgt.w f958 │ │ │ │ + bgt.w 103f8 │ │ │ │ mov r8, r4 │ │ │ │ mul.w r3, r0, r5 │ │ │ │ - subs r6, r6, r5 │ │ │ │ + sub.w r6, r6, r5 │ │ │ │ cmp r6, #1 │ │ │ │ add.w r7, r7, r3, lsl #3 │ │ │ │ - bgt.w f92c │ │ │ │ - mov sl, r8 │ │ │ │ - ldr.w fp, [sp, #96] @ 0x60 │ │ │ │ + bgt.w 103ca │ │ │ │ ldrd r7, r5, [sp, #84] @ 0x54 │ │ │ │ - ldr.w r8, [sp, #92] @ 0x5c │ │ │ │ + mov sl, r8 │ │ │ │ + ldrd r8, fp, [sp, #92] @ 0x5c │ │ │ │ mul.w r3, r0, r7 │ │ │ │ sub.w r8, r8, r7 │ │ │ │ cmp.w r8, #1 │ │ │ │ add.w r5, r5, r3, lsl #3 │ │ │ │ - bgt.w f8f2 │ │ │ │ + bgt.w 10394 │ │ │ │ ldrd r4, r7, [sp, #76] @ 0x4c │ │ │ │ mul.w r3, r0, r4 │ │ │ │ + sub.w r7, r7, r4 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ - subs r7, r7, r4 │ │ │ │ cmp r7, #1 │ │ │ │ add.w r3, r2, r3, lsl #3 │ │ │ │ str r3, [sp, #32] │ │ │ │ - bgt.w f8c4 │ │ │ │ + bgt.w 10364 │ │ │ │ ldrd r4, r5, [sp, #60] @ 0x3c │ │ │ │ ldrd r8, r6, [sp, #68] @ 0x44 │ │ │ │ mul.w r3, r0, r5 │ │ │ │ - subs r6, r6, r5 │ │ │ │ + sub.w r6, r6, r5 │ │ │ │ cmp r6, #1 │ │ │ │ add.w r8, r8, r3, lsl #3 │ │ │ │ - bgt.w f890 │ │ │ │ + bgt.w 1032e │ │ │ │ ldr r7, [sp, #56] @ 0x38 │ │ │ │ mov r9, fp │ │ │ │ mov fp, sl │ │ │ │ mul.w r0, r4, r0 │ │ │ │ - subs r7, r7, r4 │ │ │ │ + sub.w r7, r7, r4 │ │ │ │ cmp r7, #1 │ │ │ │ add.w r9, r9, r0, lsl #3 │ │ │ │ - bgt.w f860 │ │ │ │ + bgt.w 102fc │ │ │ │ add sp, #108 @ 0x6c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldrd r3, r2, [r4, #4] │ │ │ │ - adds r0, r3, r2 │ │ │ │ - b.n fa6c │ │ │ │ + add.w r0, r3, r2 │ │ │ │ + b.n 10514 │ │ │ │ ldrd r0, r1, [r4, #4] │ │ │ │ add r0, r1 │ │ │ │ - b.n fa50 │ │ │ │ + b.n 104f6 │ │ │ │ ldrd r3, r2, [r4, #4] │ │ │ │ sub.w r5, r5, fp │ │ │ │ cmp r5, #1 │ │ │ │ add.w r0, r3, r2 │ │ │ │ mul.w r3, r0, fp │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ - bgt.w f9c8 │ │ │ │ - b.n fa40 │ │ │ │ + bgt.w 10468 │ │ │ │ + b.n 104e8 │ │ │ │ ldrd r0, r3, [r8, #4] │ │ │ │ add r0, r3 │ │ │ │ - b.n fa82 │ │ │ │ + b.n 1052a │ │ │ │ ldrd r0, r2, [sl, #4] │ │ │ │ add r0, r2 │ │ │ │ - b.n faa0 │ │ │ │ + b.n 10546 │ │ │ │ ldrd r0, r2, [sl, #4] │ │ │ │ add r0, r2 │ │ │ │ - b.n fab8 │ │ │ │ + b.n 1055e │ │ │ │ ldrd r0, r2, [sl, #4] │ │ │ │ add r0, r2 │ │ │ │ - b.n fad4 │ │ │ │ + b.n 1057c │ │ │ │ ldrd r0, r2, [fp, #4] │ │ │ │ add r0, r2 │ │ │ │ - b.n faea │ │ │ │ + b.n 10594 │ │ │ │ │ │ │ │ -0000fb54 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ +00010614 : │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov ip, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r2 │ │ │ │ - sub sp, #12 │ │ │ │ mov r5, r3 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #12 │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ cmp r1, #1 │ │ │ │ - beq.n fc24 │ │ │ │ + beq.n 10712 │ │ │ │ cmp r1, #2 │ │ │ │ - beq.n fbca │ │ │ │ + beq.n 106b4 │ │ │ │ cmp.w ip, #1 │ │ │ │ - ble.n fbc4 │ │ │ │ + ble.n 1069c │ │ │ │ cmp r1, #0 │ │ │ │ - ble.n fbc4 │ │ │ │ - mov.w r8, r3, lsl #3 │ │ │ │ + ble.n 1069c │ │ │ │ + add.w fp, r0, r1, lsl #3 │ │ │ │ mov sl, r3 │ │ │ │ mov r9, r2 │ │ │ │ - movs r7, #1 │ │ │ │ - add.w fp, r0, r1, lsl #3 │ │ │ │ + mov.w r8, r3, lsl #3 │ │ │ │ + mov.w r7, #1 │ │ │ │ str.w fp, [sp, #4] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov fp, sl │ │ │ │ mov lr, r9 │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ add.w r1, r3, r9, lsl #3 │ │ │ │ add.w r3, r0, lr, lsl #3 │ │ │ │ add.w r2, r0, fp, lsl #3 │ │ │ │ - vldr d6, [r3] │ │ │ │ vldr d7, [r2] │ │ │ │ + vldr d6, [r3] │ │ │ │ vstmia r2!, {d6} │ │ │ │ vstmia r3!, {d7} │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n fb9a │ │ │ │ - adds r4, #1 │ │ │ │ + bne.n 1066e │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add lr, r5 │ │ │ │ + cmp r4, r7 │ │ │ │ add fp, r6 │ │ │ │ add r1, r8 │ │ │ │ - cmp r4, r7 │ │ │ │ - bne.n fb92 │ │ │ │ - adds r7, #1 │ │ │ │ + bne.n 10666 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ add r9, r6 │ │ │ │ - add sl, r5 │ │ │ │ cmp ip, r7 │ │ │ │ - bne.n fb86 │ │ │ │ + add sl, r5 │ │ │ │ + bne.n 10658 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ cmp.w ip, #1 │ │ │ │ - ble.n fbc4 │ │ │ │ + ble.n 1069c │ │ │ │ mov.w r8, r3, lsl #3 │ │ │ │ - mov.w lr, r2, lsl #3 │ │ │ │ mov sl, r3 │ │ │ │ mov r9, r2 │ │ │ │ - movs r7, #1 │ │ │ │ + mov.w lr, r2, lsl #3 │ │ │ │ + mov.w r7, #1 │ │ │ │ mov fp, r3 │ │ │ │ add.w r2, r0, r9, lsl #3 │ │ │ │ + mov.w r1, #0 │ │ │ │ add.w r3, r0, sl, lsl #3 │ │ │ │ - movs r1, #0 │ │ │ │ vldr d5, [r2] │ │ │ │ - adds r1, #1 │ │ │ │ - vldr d6, [r2, #8] │ │ │ │ + add.w r1, r1, #1 │ │ │ │ cmp r1, r7 │ │ │ │ vldr d7, [r3] │ │ │ │ + vldr d6, [r2, #8] │ │ │ │ ldrd r4, r5, [r3, #8] │ │ │ │ vstr d5, [r3] │ │ │ │ vstr d6, [r3, #8] │ │ │ │ add r3, lr │ │ │ │ - strd r4, r5, [r2, #8] │ │ │ │ vstr d7, [r2] │ │ │ │ + strd r4, r5, [r2, #8] │ │ │ │ add r2, r8 │ │ │ │ - bne.n fbea │ │ │ │ - adds r7, #1 │ │ │ │ + bne.n 106d8 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ add r9, r6 │ │ │ │ - add sl, fp │ │ │ │ cmp ip, r7 │ │ │ │ - bne.n fbe0 │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + add sl, fp │ │ │ │ + bne.n 106cc │ │ │ │ + b.n 1069c │ │ │ │ cmp.w ip, #1 │ │ │ │ - ble.n fbc4 │ │ │ │ + ble.n 1069c │ │ │ │ cmp r2, #1 │ │ │ │ it eq │ │ │ │ cmpeq r3, #1 │ │ │ │ itt eq │ │ │ │ addeq.w r2, r0, #8 │ │ │ │ addeq r0, #16 │ │ │ │ - bne.n fc58 │ │ │ │ + bne.n 10748 │ │ │ │ mov r3, r2 │ │ │ │ ldrd r4, r5, [r3] │ │ │ │ strd r4, r5, [r3], #8 │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n fc3c │ │ │ │ - adds r1, #1 │ │ │ │ - adds r2, #8 │ │ │ │ - adds r0, #16 │ │ │ │ + bne.n 1072a │ │ │ │ + add.w r1, r1, #1 │ │ │ │ + add.w r2, r2, #8 │ │ │ │ cmp ip, r1 │ │ │ │ - bne.n fc3a │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + add.w r0, r0, #16 │ │ │ │ + bne.n 10728 │ │ │ │ + b.n 1069c │ │ │ │ mov.w lr, r3, lsl #3 │ │ │ │ - lsls r7, r6, #3 │ │ │ │ mov fp, r3 │ │ │ │ mov sl, r6 │ │ │ │ + mov.w r7, r6, lsl #3 │ │ │ │ add.w r2, r0, sl, lsl #3 │ │ │ │ + mov.w r4, #0 │ │ │ │ add.w r3, r0, fp, lsl #3 │ │ │ │ - movs r4, #0 │ │ │ │ vldr d7, [r2] │ │ │ │ - adds r4, #1 │ │ │ │ - ldrd r8, r9, [r3] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ cmp r4, r1 │ │ │ │ + ldrd r8, r9, [r3] │ │ │ │ vstr d7, [r3] │ │ │ │ add r3, r7 │ │ │ │ strd r8, r9, [r2] │ │ │ │ add r2, lr │ │ │ │ - bne.n fc6c │ │ │ │ - adds r1, #1 │ │ │ │ + bne.n 10760 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ add sl, r6 │ │ │ │ - add fp, r5 │ │ │ │ cmp ip, r1 │ │ │ │ - bne.n fc62 │ │ │ │ - b.n fbc4 │ │ │ │ + add fp, r5 │ │ │ │ + bne.n 10754 │ │ │ │ + b.n 1069c │ │ │ │ nop │ │ │ │ │ │ │ │ -0000fc94 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ +0001078c : │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r4, r1 │ │ │ │ + mov.w r1, #2 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ sub sp, #48 @ 0x30 │ │ │ │ - movs r1, #2 │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ strd r2, r3, [sp, #20] │ │ │ │ str r0, [sp, #28] │ │ │ │ blx b304 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ cmp r4, #1 │ │ │ │ - str r0, [sp, #32] │ │ │ │ - strd r3, r3, [sp, #36] @ 0x24 │ │ │ │ - ble.n fcfa │ │ │ │ - ldr r7, [pc, #68] @ (fd00 ) │ │ │ │ + strd r0, r3, [sp, #32] │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ + ble.n 10806 │ │ │ │ + ldr r7, [pc, #88] @ (10818 ) │ │ │ │ add.w r8, sp, #16 │ │ │ │ add r7, pc │ │ │ │ - asrs r5, r4, #1 │ │ │ │ + mov.w r5, r4, asr #1 │ │ │ │ mov r3, r4 │ │ │ │ + strd r0, r7, [sp] │ │ │ │ + mov.w r0, #0 │ │ │ │ + str.w r8, [sp, #8] │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r5 │ │ │ │ - str r0, [sp, #0] │ │ │ │ - movs r0, #0 │ │ │ │ - strd r7, r8, [sp, #4] │ │ │ │ - subs r4, r4, r5 │ │ │ │ str r6, [sp, #16] │ │ │ │ blx afd8 │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r6 │ │ │ │ mov r1, r5 │ │ │ │ - bl f84c │ │ │ │ - cmp r4, #1 │ │ │ │ + bl 102d8 │ │ │ │ ldrd r3, r2, [sp, #20] │ │ │ │ + sub.w r4, r4, r5 │ │ │ │ + cmp r4, #1 │ │ │ │ add r3, r2 │ │ │ │ mul.w r3, r5, r3 │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ - ble.n fcfa │ │ │ │ + ble.n 10806 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ - b.n fcc0 │ │ │ │ + b.n 107c4 │ │ │ │ add sp, #48 @ 0x30 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - @ instruction: 0xf92fffff │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ + nop │ │ │ │ + ldr??.w pc, [r3, #255]! │ │ │ │ │ │ │ │ -0000fd04 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ +0001081c : │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r0 │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ sub.w sp, sp, #8192 @ 0x2000 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ add.w r1, sp, #8256 @ 0x2040 │ │ │ │ add r5, sp, #48 @ 0x30 │ │ │ │ - adds r1, #16 │ │ │ │ - ldr r0, [r1, #0] │ │ │ │ - movs r1, #2 │ │ │ │ + ldr r0, [r1, #16] │ │ │ │ + add.w r1, r1, #16 │ │ │ │ + mov.w r1, #2 │ │ │ │ strd r2, r3, [r5, #-28] │ │ │ │ str.w r0, [r5, #-20] │ │ │ │ blx b304 │ │ │ │ add.w r3, sp, #4128 @ 0x1020 │ │ │ │ cmp r4, #1 │ │ │ │ - add.w r3, r3, #16 │ │ │ │ strd r0, r5, [r5, #-16] │ │ │ │ + add.w r3, r3, #16 │ │ │ │ str.w r3, [r5, #-8] │ │ │ │ - ble.n fd86 │ │ │ │ - ldr.w r8, [pc, #80] @ fd90 │ │ │ │ + ble.n 108b6 │ │ │ │ + ldr.w r8, [pc, #104] @ 108d0 │ │ │ │ add.w r9, sp, #16 │ │ │ │ add r8, pc │ │ │ │ - asrs r6, r4, #1 │ │ │ │ - str.w r7, [r5, #-32] │ │ │ │ + mov.w r6, r4, asr #1 │ │ │ │ mov r3, r4 │ │ │ │ + str.w r7, [r5, #-32] │ │ │ │ + strd r0, r8, [sp] │ │ │ │ + mov.w r0, #0 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r6 │ │ │ │ - str r0, [sp, #0] │ │ │ │ - strd r8, r9, [sp, #4] │ │ │ │ - movs r0, #0 │ │ │ │ + str.w r9, [sp, #8] │ │ │ │ blx afd8 │ │ │ │ mov r3, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, r6 │ │ │ │ - subs r4, r4, r6 │ │ │ │ - bl f84c │ │ │ │ - cmp r4, #1 │ │ │ │ + bl 102d8 │ │ │ │ ldrd r3, r2, [r5, #-28] │ │ │ │ + sub.w r4, r4, r6 │ │ │ │ + cmp r4, #1 │ │ │ │ add r3, r2 │ │ │ │ mul.w r3, r6, r3 │ │ │ │ add.w r7, r7, r3, lsl #3 │ │ │ │ - ble.n fd86 │ │ │ │ + ble.n 108b6 │ │ │ │ ldr.w r0, [r5, #-16] │ │ │ │ - b.n fd48 │ │ │ │ + b.n 10870 │ │ │ │ add.w sp, sp, #8192 @ 0x2000 │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - @ instruction: 0xfa3fffff │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + pli [r3, #4095] @ 0xfff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r3, [r0, #32] │ │ │ │ cmp r1, #0 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ - push {r4} │ │ │ │ + str.w r4, [sp, #-4]! │ │ │ │ + ldr r4, [r0, #20] │ │ │ │ add r3, r1 │ │ │ │ - ldrd r4, r1, [r0, #20] │ │ │ │ + ldr r1, [r0, #24] │ │ │ │ and.w ip, r3, r4 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ add.w r1, r1, ip, lsl #4 │ │ │ │ vldr d4, [r1] │ │ │ │ vldr d7, [r1, #8] │ │ │ │ ldr r1, [r0, #28] │ │ │ │ ldr r0, [r0, #12] │ │ │ │ - asrs r3, r0 │ │ │ │ + asr.w r3, r3, r0 │ │ │ │ add.w r3, r1, r3, lsl #4 │ │ │ │ - vldr d5, [r3, #8] │ │ │ │ vldr d3, [r3] │ │ │ │ + vldr d5, [r3, #8] │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ - vstr d7, [r2, #8] │ │ │ │ + vmla.f64 d7, d4, d5 │ │ │ │ vstr d6, [r2] │ │ │ │ + vstr d7, [r2, #8] │ │ │ │ bx lr │ │ │ │ ldr r3, [r0, #32] │ │ │ │ cmp r1, #0 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ - push {r4} │ │ │ │ + str.w r4, [sp, #-4]! │ │ │ │ + ldr r4, [r0, #20] │ │ │ │ add r3, r1 │ │ │ │ - ldrd r4, r1, [r0, #20] │ │ │ │ + ldr r1, [r0, #24] │ │ │ │ and.w ip, r3, r4 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ add.w r1, r1, ip, lsl #4 │ │ │ │ vldr d4, [r1] │ │ │ │ vldr d7, [r1, #8] │ │ │ │ ldr r1, [r0, #28] │ │ │ │ ldr r0, [r0, #12] │ │ │ │ - asrs r3, r0 │ │ │ │ + asr.w r3, r3, r0 │ │ │ │ add.w r3, r1, r3, lsl #4 │ │ │ │ - vldr d5, [r3, #8] │ │ │ │ vldr d3, [r3] │ │ │ │ + vldr d5, [r3, #8] │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ vmul.f64 d5, d7, d1 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmla.f64 d5, d6, d0 │ │ │ │ vnmls.f64 d7, d6, d1 │ │ │ │ vstr d5, [r2] │ │ │ │ vstr d7, [r2, #8] │ │ │ │ bx lr │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ strd r0, r1, [r2] │ │ │ │ strd r0, r1, [r2, #8] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r2 │ │ │ │ - ldr r3, [r0, #4] │ │ │ │ vpush {d8-d9} │ │ │ │ sub sp, #16 │ │ │ │ - vmov.f64 d9, d1 │ │ │ │ - mov r2, sp │ │ │ │ vmov.f64 d8, d0 │ │ │ │ + ldr r3, [r0, #4] │ │ │ │ + mov r2, sp │ │ │ │ + vmov.f64 d9, d1 │ │ │ │ blx r3 │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ vldr d7, [sp] │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ vmul.f64 d6, d5, d9 │ │ │ │ vmla.f64 d6, d7, d8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vmls.f64 d7, d5, d8 │ │ │ │ vstr d6, [r4] │ │ │ │ vstr d7, [r4, #8] │ │ │ │ add sp, #16 │ │ │ │ vpop {d8-d9} │ │ │ │ pop {r4, pc} │ │ │ │ - mov.w ip, r1, lsl #2 │ │ │ │ + nop │ │ │ │ lsls r0, r0, #2 │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + mov r4, r2 │ │ │ │ + mov.w ip, r1, lsl #2 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + sub sp, #20 │ │ │ │ it mi │ │ │ │ addmi r0, ip │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ - mov r4, r2 │ │ │ │ sub.w r2, ip, r0 │ │ │ │ - vmov s15, ip │ │ │ │ cmp r2, r0 │ │ │ │ - sub sp, #20 │ │ │ │ - itt ge │ │ │ │ - movge r2, r0 │ │ │ │ - movge r5, #2 │ │ │ │ - sub.w r3, r2, r1 │ │ │ │ - itee ge │ │ │ │ - movge r6, #0 │ │ │ │ + itt lt │ │ │ │ movlt r5, #6 │ │ │ │ movlt r6, #4 │ │ │ │ + blt.n 10a1a │ │ │ │ + mov r2, r0 │ │ │ │ + mov.w r5, #2 │ │ │ │ + mov.w r6, #0 │ │ │ │ + vmov s15, ip │ │ │ │ + sub.w r3, r2, r1 │ │ │ │ cmp r3, #0 │ │ │ │ - vcvt.f64.s32 d0, s15 │ │ │ │ itt le │ │ │ │ movle r3, r2 │ │ │ │ movle r5, r6 │ │ │ │ - subs r1, r1, r3 │ │ │ │ + sub.w r1, r1, r3 │ │ │ │ cmp r1, r3 │ │ │ │ - bge.n ff24 │ │ │ │ + vcvt.f64.s32 d0, s15 │ │ │ │ + bge.n 10a90 │ │ │ │ vmov s15, r1 │ │ │ │ - vldr d6, [pc, #116] @ ff50 │ │ │ │ - mov r1, sp │ │ │ │ add r0, sp, #8 │ │ │ │ - vcvt.f64.s32 d7, s15 │ │ │ │ + mov r1, sp │ │ │ │ + vldr d6, [pc, #120] @ 10ab8 │ │ │ │ orr.w r7, r5, #1 │ │ │ │ and.w r6, r5, #4 │ │ │ │ + vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ blx afb4 │ │ │ │ vldr d7, [sp] │ │ │ │ vldr d6, [sp, #8] │ │ │ │ lsls r3, r7, #30 │ │ │ │ - bpl.n ff12 │ │ │ │ + bpl.n 10a72 │ │ │ │ vneg.f64 d5, d7 │ │ │ │ vmov.f64 d7, d6 │ │ │ │ vmov.f64 d6, d5 │ │ │ │ - cbz r6, ff18 │ │ │ │ + cbz r6, 10a78 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d6, [r4] │ │ │ │ vstr d7, [r4, #8] │ │ │ │ add sp, #20 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ vmov s15, r3 │ │ │ │ - vldr d6, [pc, #36] @ ff50 │ │ │ │ mov r1, sp │ │ │ │ add r0, sp, #8 │ │ │ │ - vcvt.f64.s32 d7, s15 │ │ │ │ + vldr d6, [pc, #28] @ 10ab8 │ │ │ │ mov r7, r5 │ │ │ │ + vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ blx afb4 │ │ │ │ vldr d6, [sp] │ │ │ │ vldr d7, [sp, #8] │ │ │ │ - b.n ff02 │ │ │ │ - nop.w │ │ │ │ + b.n 10a62 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ strd r0, r1, [r2] │ │ │ │ strd r0, r1, [r2, #8] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ ldr r0, [r0, #32] │ │ │ │ lsls r1, r1, #2 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ mov r4, r2 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + sub sp, #20 │ │ │ │ mov.w ip, r0, lsl #2 │ │ │ │ - vmov s15, ip │ │ │ │ it mi │ │ │ │ addmi r1, ip │ │ │ │ - sub sp, #20 │ │ │ │ sub.w r2, ip, r1 │ │ │ │ - vcvt.f64.s32 d0, s15 │ │ │ │ cmp r1, r2 │ │ │ │ - itt le │ │ │ │ - movle r2, r1 │ │ │ │ - movle r5, #2 │ │ │ │ - sub.w r3, r2, r0 │ │ │ │ - itee le │ │ │ │ - movle r6, #0 │ │ │ │ + itt gt │ │ │ │ movgt r5, #6 │ │ │ │ movgt r6, #4 │ │ │ │ + bgt.n 10b08 │ │ │ │ + mov r2, r1 │ │ │ │ + mov.w r5, #2 │ │ │ │ + mov.w r6, #0 │ │ │ │ + vmov s15, ip │ │ │ │ + sub.w r3, r2, r0 │ │ │ │ cmp r3, #0 │ │ │ │ itt le │ │ │ │ movle r3, r2 │ │ │ │ movle r5, r6 │ │ │ │ - subs r0, r0, r3 │ │ │ │ + sub.w r0, r0, r3 │ │ │ │ cmp r3, r0 │ │ │ │ - ble.n fff6 │ │ │ │ + vcvt.f64.s32 d0, s15 │ │ │ │ + ble.n 10b7e │ │ │ │ vmov s15, r0 │ │ │ │ - vldr d6, [pc, #112] @ 10020 │ │ │ │ mov r1, sp │ │ │ │ add r0, sp, #8 │ │ │ │ - vcvt.f64.s32 d7, s15 │ │ │ │ + vldr d6, [pc, #120] @ 10ba8 │ │ │ │ orr.w r7, r5, #1 │ │ │ │ and.w r6, r5, #4 │ │ │ │ + vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ blx afb4 │ │ │ │ vldr d7, [sp] │ │ │ │ vldr d6, [sp, #8] │ │ │ │ lsls r3, r7, #30 │ │ │ │ - bpl.n ffe4 │ │ │ │ + bpl.n 10b60 │ │ │ │ vneg.f64 d5, d7 │ │ │ │ vmov.f64 d7, d6 │ │ │ │ vmov.f64 d6, d5 │ │ │ │ - cbz r6, ffea │ │ │ │ + cbz r6, 10b66 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d6, [r4] │ │ │ │ vstr d7, [r4, #8] │ │ │ │ add sp, #20 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ vmov s15, r3 │ │ │ │ - vldr d6, [pc, #36] @ 10020 │ │ │ │ mov r1, sp │ │ │ │ add r0, sp, #8 │ │ │ │ - vcvt.f64.s32 d7, s15 │ │ │ │ + vldr d6, [pc, #32] @ 10ba8 │ │ │ │ mov r7, r5 │ │ │ │ + vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ blx afb4 │ │ │ │ vldr d6, [sp] │ │ │ │ vldr d7, [sp, #8] │ │ │ │ - b.n ffd4 │ │ │ │ + b.n 10b50 │ │ │ │ nop │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ │ │ │ │ -00010028 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ +00010bb0 : │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r5, r0 │ │ │ │ - movs r0, #36 @ 0x24 │ │ │ │ + mov.w r0, #36 @ 0x24 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r6, r1 │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ blx b46c │ │ │ │ - movs r3, #0 │ │ │ │ - mov r4, r0 │ │ │ │ + mov.w r3, #0 │ │ │ │ cmp r5, #2 │ │ │ │ - str r6, [r0, #32] │ │ │ │ - strd r3, r3, [r0, #24] │ │ │ │ + mov r4, r0 │ │ │ │ str r3, [r0, #0] │ │ │ │ str r3, [r0, #8] │ │ │ │ - beq.n 1006a │ │ │ │ + strd r3, r3, [r0, #24] │ │ │ │ + str r6, [r0, #32] │ │ │ │ + beq.n 10c10 │ │ │ │ cmp r5, #3 │ │ │ │ - beq.n 10056 │ │ │ │ + beq.n 10bee │ │ │ │ cmp r5, #1 │ │ │ │ - beq.n 1010a │ │ │ │ + beq.n 10cc0 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ str r3, [r0, #0] │ │ │ │ - b.n 1005e │ │ │ │ - ldr r3, [pc, #224] @ (10138 ) │ │ │ │ + b.n 10bf6 │ │ │ │ + ldr r3, [pc, #260] @ (10cf4 ) │ │ │ │ add r3, pc │ │ │ │ strd r3, r3, [r0] │ │ │ │ - ldr r3, [pc, #220] @ (1013c ) │ │ │ │ + ldr r3, [pc, #256] @ (10cf8 ) │ │ │ │ add r3, pc │ │ │ │ str r3, [r4, #8] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ cmp r6, #0 │ │ │ │ - ble.n 10118 │ │ │ │ + ble.n 10cce │ │ │ │ mov r2, r6 │ │ │ │ mov r5, r3 │ │ │ │ - adds r5, #1 │ │ │ │ asrs r2, r2, #2 │ │ │ │ - bne.n 10072 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + bne.n 10c18 │ │ │ │ mov.w sl, #1 │ │ │ │ lsl.w sl, sl, r5 │ │ │ │ - strd r5, sl, [r4, #12] │ │ │ │ - add.w r0, r6, sl │ │ │ │ add.w r3, sl, #4294967295 @ 0xffffffff │ │ │ │ + add.w r0, r6, sl │ │ │ │ mov r1, sl │ │ │ │ + add.w r0, r0, #4294967295 @ 0xffffffff │ │ │ │ + strd r5, sl, [r4, #12] │ │ │ │ str r3, [r4, #20] │ │ │ │ - subs r0, #1 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r9, r0 │ │ │ │ - movs r0, #16 │ │ │ │ - lsls r0, r5 │ │ │ │ + mov.w r0, #16 │ │ │ │ + lsl.w r0, r0, r5 │ │ │ │ blx b46c │ │ │ │ str r0, [r4, #24] │ │ │ │ mov.w r0, r9, lsl #4 │ │ │ │ blx b46c │ │ │ │ cmp.w sl, #0 │ │ │ │ mov r7, r0 │ │ │ │ str r0, [r4, #28] │ │ │ │ - ble.n 100ce │ │ │ │ + ble.n 10c80 │ │ │ │ ldr.w r8, [r4, #24] │ │ │ │ - movs r5, #0 │ │ │ │ + mov.w r5, #0 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r6 │ │ │ │ - adds r5, #1 │ │ │ │ - bl fe98 │ │ │ │ - add.w r8, r8, #16 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + bl 109e8 │ │ │ │ cmp sl, r5 │ │ │ │ - bne.n 100ba │ │ │ │ + add.w r8, r8, #16 │ │ │ │ + bne.n 10c6a │ │ │ │ cmp.w r9, #0 │ │ │ │ - ble.n 100f4 │ │ │ │ - movs r5, #0 │ │ │ │ + ble.n 10caa │ │ │ │ ldr.w sl, [r4, #16] │ │ │ │ + mov.w r5, #0 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r5 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r6 │ │ │ │ - adds r7, #1 │ │ │ │ - bl fe98 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + bl 109e8 │ │ │ │ + cmp r9, r7 │ │ │ │ add r5, sl │ │ │ │ add.w r8, r8, #16 │ │ │ │ - cmp r9, r7 │ │ │ │ - bne.n 100de │ │ │ │ - ldr r2, [pc, #72] @ (10140 ) │ │ │ │ - ldr r3, [pc, #76] @ (10144 ) │ │ │ │ + bne.n 10c92 │ │ │ │ + ldr r3, [pc, #80] @ (10cfc ) │ │ │ │ + ldr r2, [pc, #80] @ (10d00 ) │ │ │ │ + add r3, pc │ │ │ │ add r2, pc │ │ │ │ - str r2, [r4, #8] │ │ │ │ + strd r3, r2, [r4, #4] │ │ │ │ ldr r2, [r4, #0] │ │ │ │ - add r3, pc │ │ │ │ - str r3, [r4, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.n 10064 │ │ │ │ + bne.n 10bfc │ │ │ │ str r3, [r4, #0] │ │ │ │ - b.n 10064 │ │ │ │ - ldr r3, [pc, #60] @ (10148 ) │ │ │ │ + b.n 10bfc │ │ │ │ + ldr r3, [pc, #64] @ (10d04 ) │ │ │ │ add r3, pc │ │ │ │ str r3, [r0, #0] │ │ │ │ - ldr r3, [pc, #56] @ (1014c ) │ │ │ │ + ldr r3, [pc, #64] @ (10d08 ) │ │ │ │ add r3, pc │ │ │ │ str r3, [r0, #4] │ │ │ │ - b.n 1005e │ │ │ │ - str r3, [r0, #12] │ │ │ │ - movs r5, #1 │ │ │ │ - strd r5, r3, [r0, #16] │ │ │ │ - movs r0, #16 │ │ │ │ + b.n 10bf6 │ │ │ │ + mov.w r5, #1 │ │ │ │ + mov.w r0, #16 │ │ │ │ + mov r9, r6 │ │ │ │ + mov sl, r5 │ │ │ │ + strd r3, r5, [r4, #12] │ │ │ │ + str r3, [r4, #20] │ │ │ │ blx b46c │ │ │ │ str r0, [r4, #24] │ │ │ │ - lsls r0, r6, #4 │ │ │ │ - mov r9, r6 │ │ │ │ + mov.w r0, r6, lsl #4 │ │ │ │ blx b46c │ │ │ │ - mov sl, r5 │ │ │ │ mov r7, r0 │ │ │ │ str r0, [r4, #28] │ │ │ │ - b.n 100b4 │ │ │ │ - vmaxnm.f32 , , │ │ │ │ + b.n 10c62 │ │ │ │ + mcr2 15, 7, pc, cr1, cr15, {7} @ │ │ │ │ + stc2 15, cr15, [r9, #1020]! @ 0x3fc │ │ │ │ + stc2 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ + ldc2l 15, cr15, [r9], #-1020 @ 0xfffffc04 │ │ │ │ + stc2l 15, cr15, [fp], {255} @ 0xff │ │ │ │ ldc2l 15, cr15, [r5, #1020]! @ 0x3fc │ │ │ │ - stc2l 15, cr15, [sp], #1020 @ 0x3fc │ │ │ │ - ldc2 15, cr15, [r7], {255} @ 0xff │ │ │ │ - ldc2 15, cr15, [r9, #-1020]! @ 0xfffffc04 │ │ │ │ - mcr2 15, 2, pc, cr3, cr15, {7} @ │ │ │ │ │ │ │ │ -00010150 : │ │ │ │ - push {r4, lr} │ │ │ │ +00010d0c : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #24] │ │ │ │ blx b3b8 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ blx b3b8 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b5bc │ │ │ │ nop │ │ │ │ │ │ │ │ -0001016c : │ │ │ │ +00010d2c : │ │ │ │ ldrb r3, [r1, #0] │ │ │ │ cmp r3, #3 │ │ │ │ - beq.n 101a6 │ │ │ │ + beq.n 10d6e │ │ │ │ add.w ip, r0, #4294967295 @ 0xffffffff │ │ │ │ - push {lr} │ │ │ │ - movs r0, #0 │ │ │ │ + str.w lr, [sp, #-4]! │ │ │ │ + mov.w r0, #0 │ │ │ │ mov.w lr, ip, lsl #1 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi.n 1018e │ │ │ │ + bhi.n 10d54 │ │ │ │ tbb [pc, r3] │ │ │ │ lsls r3, r0, #12 │ │ │ │ - lsls r6, r1, #16 │ │ │ │ - lsrs r4, r1, #8 │ │ │ │ - adds r0, #1 │ │ │ │ + lsls r7, r1, #20 │ │ │ │ + lsrs r5, r1, #12 │ │ │ │ + add.w r0, r0, #1 │ │ │ │ ldrb.w r3, [r1, #4]! │ │ │ │ cmp r3, #3 │ │ │ │ - bne.n 1017e │ │ │ │ + bne.n 10d42 │ │ │ │ ldr.w pc, [sp], #4 │ │ │ │ add r0, ip │ │ │ │ - b.n 1018e │ │ │ │ + b.n 10d54 │ │ │ │ add r0, lr │ │ │ │ - b.n 1018e │ │ │ │ - adds r0, #2 │ │ │ │ - b.n 1018e │ │ │ │ - movs r0, #0 │ │ │ │ + b.n 10d54 │ │ │ │ + add.w r0, r0, #2 │ │ │ │ + b.n 10d54 │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ - nop │ │ │ │ │ │ │ │ -000101ac : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r1 │ │ │ │ +00010d74 : │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #68 @ 0x44 │ │ │ │ + mov fp, r1 │ │ │ │ ldr r7, [sp, #104] @ 0x68 │ │ │ │ str r3, [sp, #0] │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 10228 │ │ │ │ + bne.n 10e1a │ │ │ │ ldr r4, [r1, #0] │ │ │ │ ldr r3, [r4, #16] │ │ │ │ - subs r3, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ str r3, [r4, #16] │ │ │ │ - cbnz r3, 10222 │ │ │ │ - ldr r3, [r4, #4] │ │ │ │ - ldr r2, [r4, #8] │ │ │ │ + cbnz r3, 10e02 │ │ │ │ + ldrd r3, r2, [r4, #4] │ │ │ │ add.w r3, r3, r3, lsl #4 │ │ │ │ add r3, r2 │ │ │ │ movw r2, #55917 @ 0xda6d │ │ │ │ movt r2, #38479 @ 0x964f │ │ │ │ cmp r3, #0 │ │ │ │ it lt │ │ │ │ neglt r3, r3 │ │ │ │ smull r1, r2, r2, r3 │ │ │ │ - asrs r1, r3, #31 │ │ │ │ + mov.w r1, r3, asr #31 │ │ │ │ add r2, r3 │ │ │ │ rsb r1, r1, r2, asr #6 │ │ │ │ - movs r2, #109 @ 0x6d │ │ │ │ + mov.w r2, #109 @ 0x6d │ │ │ │ mls r1, r2, r1, r3 │ │ │ │ - ldr r3, [pc, #784] @ (10504 ) │ │ │ │ + ldr r3, [pc, #840] @ (11118 ) │ │ │ │ add r3, pc │ │ │ │ add.w r2, r3, r1, lsl #2 │ │ │ │ ldr.w r3, [r3, r1, lsl #2] │ │ │ │ - cbnz r3, 10208 │ │ │ │ - b.n 10222 │ │ │ │ + cbnz r3, 10de6 │ │ │ │ + b.n 10e02 │ │ │ │ add.w r2, r3, #24 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ - cbz r3, 10222 │ │ │ │ + cbz r3, 10e02 │ │ │ │ cmp r4, r3 │ │ │ │ - bne.n 10200 │ │ │ │ + bne.n 10dde │ │ │ │ + ldr r0, [r4, #0] │ │ │ │ ldr r3, [r4, #24] │ │ │ │ str r3, [r2, #0] │ │ │ │ - ldr r0, [r4, #0] │ │ │ │ blx b5c0 │ │ │ │ mov r0, r4 │ │ │ │ blx b5c0 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ str.w r3, [fp] │ │ │ │ add sp, #68 @ 0x44 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r3 │ │ │ │ add.w r3, r3, r3, lsl #4 │ │ │ │ mov sl, r2 │ │ │ │ - add r3, r7 │ │ │ │ movw r2, #55917 @ 0xda6d │ │ │ │ movt r2, #38479 @ 0x964f │ │ │ │ + add r3, r7 │ │ │ │ cmp r3, #0 │ │ │ │ it lt │ │ │ │ neglt r3, r3 │ │ │ │ smull r1, r2, r2, r3 │ │ │ │ - asrs r1, r3, #31 │ │ │ │ + mov.w r1, r3, asr #31 │ │ │ │ add r2, r3 │ │ │ │ rsb r9, r1, r2, asr #6 │ │ │ │ - movs r2, #109 @ 0x6d │ │ │ │ + mov.w r2, #109 @ 0x6d │ │ │ │ mls r9, r2, r9, r3 │ │ │ │ - ldr r3, [pc, #688] @ (10508 ) │ │ │ │ + ldr r3, [pc, #720] @ (1111c ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r5, [r3, r9, lsl #2] │ │ │ │ - cbz r5, 102c0 │ │ │ │ + cbz r5, 10eba │ │ │ │ mov r2, r0 │ │ │ │ - b.n 10266 │ │ │ │ + b.n 10e5c │ │ │ │ ldr r5, [r5, #24] │ │ │ │ - cbz r5, 102c0 │ │ │ │ + cbz r5, 10eba │ │ │ │ ldr r3, [r5, #28] │ │ │ │ cmp r4, r3 │ │ │ │ - bne.n 10262 │ │ │ │ + bne.n 10e58 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 10262 │ │ │ │ + bne.n 10e58 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ cmp r7, r3 │ │ │ │ - bne.n 10262 │ │ │ │ + bne.n 10e58 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr r1, [sp, #108] @ 0x6c │ │ │ │ cmp r1, r3 │ │ │ │ - bgt.n 10262 │ │ │ │ + bgt.n 10e58 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ cmp sl, r1 │ │ │ │ - beq.w 104b0 │ │ │ │ + beq.w 110c0 │ │ │ │ ldrb r3, [r1, #0] │ │ │ │ ldrb.w r0, [sl] │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n 10262 │ │ │ │ + bne.n 10e58 │ │ │ │ mov r0, sl │ │ │ │ + cmp r3, #3 │ │ │ │ ldrsb.w ip, [r1, #1] │ │ │ │ mov lr, r0 │ │ │ │ ldrsb.w r6, [r0, #1] │ │ │ │ - cmp r3, #3 │ │ │ │ - beq.w 104aa │ │ │ │ - subs r3, #4 │ │ │ │ + beq.w 110ba │ │ │ │ + sub.w r3, r3, #4 │ │ │ │ cmp r3, #1 │ │ │ │ - bhi.w 104e8 │ │ │ │ + bhi.w 110fa │ │ │ │ cmp ip, r6 │ │ │ │ - bne.n 10262 │ │ │ │ + bne.n 10e58 │ │ │ │ ldrb.w r3, [r1, #4]! │ │ │ │ - adds r0, #4 │ │ │ │ + add.w r0, r0, #4 │ │ │ │ ldrb.w r6, [lr, #4] │ │ │ │ cmp r6, r3 │ │ │ │ - beq.n 10294 │ │ │ │ - b.n 10262 │ │ │ │ - movs r0, #32 │ │ │ │ + beq.n 10e8a │ │ │ │ + b.n 10e58 │ │ │ │ + mov.w r0, #32 │ │ │ │ blx b46c │ │ │ │ - ldr r3, [sp, #108] @ 0x6c │ │ │ │ ldr r1, [sp, #0] │ │ │ │ mov r5, r0 │ │ │ │ - str r3, [r0, #12] │ │ │ │ - movs r3, #1 │ │ │ │ - str r4, [r0, #28] │ │ │ │ - str r3, [r0, #16] │ │ │ │ - strd r1, r7, [r0, #4] │ │ │ │ - str.w sl, [r0, #20] │ │ │ │ mov r0, r4 │ │ │ │ + ldr r3, [sp, #108] @ 0x6c │ │ │ │ + strd r1, r7, [r5, #4] │ │ │ │ + str r3, [r5, #12] │ │ │ │ + mov.w r3, #1 │ │ │ │ + str.w sl, [r5, #20] │ │ │ │ + str r3, [r5, #16] │ │ │ │ + str r4, [r5, #28] │ │ │ │ blx afc0 │ │ │ │ ldrb.w r3, [sl] │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #3 │ │ │ │ - beq.w 104fe │ │ │ │ - subs r0, r7, #1 │ │ │ │ + beq.w 11110 │ │ │ │ + add.w r0, r7, #4294967295 @ 0xffffffff │ │ │ │ mov r2, sl │ │ │ │ - movs r6, #0 │ │ │ │ mov.w ip, r0, lsl #1 │ │ │ │ + mov.w r6, #0 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi.n 1030e │ │ │ │ + bhi.n 10f12 │ │ │ │ tbh [pc, r3, lsl #1] │ │ │ │ movs r6, r0 │ │ │ │ movs r6, r0 │ │ │ │ - lsls r3, r2, #3 │ │ │ │ - movs r7, r0 │ │ │ │ - lsls r1, r2, #3 │ │ │ │ - lsls r7, r1, #3 │ │ │ │ - adds r6, #1 │ │ │ │ + lsls r1, r3, #3 │ │ │ │ + movs r0, r1 │ │ │ │ + lsls r7, r2, #3 │ │ │ │ + lsls r5, r2, #3 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ ldrb.w r3, [r2, #4]! │ │ │ │ cmp r3, #3 │ │ │ │ - bne.n 102f8 │ │ │ │ + bne.n 10efa │ │ │ │ ldrsb.w r1, [r2, #1] │ │ │ │ ldr r0, [sp, #108] @ 0x6c │ │ │ │ str r1, [sp, #4] │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mul.w r0, r6, r0 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ blx b46c │ │ │ │ - ldr r3, [sp, #108] @ 0x6c │ │ │ │ ldr r1, [sp, #4] │ │ │ │ - cmp r3, #0 │ │ │ │ str r0, [sp, #32] │ │ │ │ - ble.n 1040e │ │ │ │ - subs r3, r7, #3 │ │ │ │ + ldr r3, [sp, #108] @ 0x6c │ │ │ │ + cmp r3, #0 │ │ │ │ + ble.n 11020 │ │ │ │ + sub.w r3, r7, #3 │ │ │ │ mov.w r8, #0 │ │ │ │ + strd r9, r5, [sp, #36] @ 0x24 │ │ │ │ + mov.w lr, r3, lsr #1 │ │ │ │ movw ip, #27145 @ 0x6a09 │ │ │ │ movt ip, #1 │ │ │ │ - mov.w lr, r3, lsr #1 │ │ │ │ - strd r9, r5, [sp, #36] @ 0x24 │ │ │ │ + mov r6, r0 │ │ │ │ + mov r9, r8 │ │ │ │ add.w r3, lr, #2 │ │ │ │ - str.w fp, [sp, #44] @ 0x2c │ │ │ │ + mov r5, ip │ │ │ │ str r3, [sp, #4] │ │ │ │ + mov.w r3, r7, lsl #4 │ │ │ │ + str.w fp, [sp, #44] @ 0x2c │ │ │ │ mov fp, r4 │ │ │ │ - lsls r3, r7, #4 │ │ │ │ - mov r6, r0 │ │ │ │ - mov r9, r8 │ │ │ │ mov r4, sl │ │ │ │ - mov r5, ip │ │ │ │ - subs r3, #16 │ │ │ │ + sub.w r3, r3, #16 │ │ │ │ strd lr, r1, [sp, #24] │ │ │ │ str r3, [sp, #20] │ │ │ │ add r3, sp, #48 @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldrb r3, [r4, #0] │ │ │ │ cmp r3, #3 │ │ │ │ - beq.w 104c6 │ │ │ │ + beq.w 110da │ │ │ │ mov sl, r4 │ │ │ │ str r4, [sp, #16] │ │ │ │ mov r4, fp │ │ │ │ cmp r3, #5 │ │ │ │ - bhi.n 103ee │ │ │ │ + bhi.n 11000 │ │ │ │ tbb [pc, r3] │ │ │ │ - ldrb r6, [r2, #21] │ │ │ │ - adds r5, #41 @ 0x29 │ │ │ │ - lsls r6, r4, #13 │ │ │ │ + ldrb r7, [r2, #25] │ │ │ │ + subs r0, #43 @ 0x2b │ │ │ │ + lsls r7, r4, #13 │ │ │ │ cmp r7, #2 │ │ │ │ itttt gt │ │ │ │ - strgt r6, [sp, #12] │ │ │ │ movgt fp, r6 │ │ │ │ movgt.w r8, #1 │ │ │ │ + strgt r6, [sp, #12] │ │ │ │ movgt r6, r5 │ │ │ │ - bgt.n 103ba │ │ │ │ - b.n 103ee │ │ │ │ + bgt.n 10fc8 │ │ │ │ + b.n 11000 │ │ │ │ ldr r1, [sp, #0] │ │ │ │ mul.w r0, r8, r0 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ mov r2, fp │ │ │ │ mov r0, r4 │ │ │ │ blx r5 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ add.w r8, r8, #1 │ │ │ │ add.w fp, fp, #16 │ │ │ │ cmp r8, r3 │ │ │ │ - beq.n 104b8 │ │ │ │ + beq.w 110ca │ │ │ │ ldrsb.w r0, [sl, #1] │ │ │ │ ldr r5, [r4, #0] │ │ │ │ add r0, r9 │ │ │ │ - subs r2, r6, r0 │ │ │ │ + sub.w r2, r6, r0 │ │ │ │ cmp r2, r8 │ │ │ │ - bge.n 1039c │ │ │ │ - mov r1, r0 │ │ │ │ + bge.n 10fa8 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ + mov r1, r0 │ │ │ │ mov r0, r8 │ │ │ │ blx b4b0 │ │ │ │ mov r1, r0 │ │ │ │ - b.n 103a6 │ │ │ │ + b.n 10fb2 │ │ │ │ ldrsb.w r1, [sl, #1] │ │ │ │ mov r2, r6 │ │ │ │ + mov r0, r4 │ │ │ │ + add.w r6, r6, #16 │ │ │ │ ldrsh.w ip, [sl, #2] │ │ │ │ - adds r6, #16 │ │ │ │ - add r1, r9 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ - mov r0, r4 │ │ │ │ + add r1, r9 │ │ │ │ mul.w r1, ip, r1 │ │ │ │ blx r3 │ │ │ │ ldrb.w r3, [sl, #4]! │ │ │ │ cmp r3, #3 │ │ │ │ - bne.n 1037c │ │ │ │ + bne.n 10f88 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov fp, r4 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ add r9, r3 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ cmp r3, r9 │ │ │ │ - bgt.n 1036e │ │ │ │ + bgt.n 10f7a │ │ │ │ + ldrd r9, r5, [sp, #36] @ 0x24 │ │ │ │ mov r4, fp │ │ │ │ ldr.w fp, [sp, #44] @ 0x2c │ │ │ │ - ldrd r9, r5, [sp, #36] @ 0x24 │ │ │ │ mov r0, r4 │ │ │ │ blx aeec │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [r5, #0] │ │ │ │ - ldr r3, [pc, #240] @ (1050c ) │ │ │ │ + ldr r3, [pc, #244] @ (11120 ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r2, [r3, r9, lsl #2] │ │ │ │ str r2, [r5, #24] │ │ │ │ str.w r5, [r3, r9, lsl #2] │ │ │ │ str.w r5, [fp] │ │ │ │ - add sp, #68 @ 0x44 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 10e02 │ │ │ │ ldrsb.w r1, [sl, #1] │ │ │ │ mov r0, r4 │ │ │ │ ldrsh.w ip, [sl, #2] │ │ │ │ - add r1, r9 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ + add r1, r9 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ mul.w r1, ip, r1 │ │ │ │ blx r3 │ │ │ │ ldrd r2, r3, [sp, #48] @ 0x30 │ │ │ │ strd r2, r3, [r6], #8 │ │ │ │ - b.n 103ee │ │ │ │ + b.n 11000 │ │ │ │ cmp r7, #1 │ │ │ │ - ble.n 103ee │ │ │ │ + ble.n 11000 │ │ │ │ mov fp, r6 │ │ │ │ mov.w r8, #1 │ │ │ │ ldrsb.w r1, [sl, #1] │ │ │ │ mov r2, fp │ │ │ │ - ldr r3, [r4, #0] │ │ │ │ mov r0, r4 │ │ │ │ - add r1, r9 │ │ │ │ add.w fp, fp, #16 │ │ │ │ + ldr r3, [r4, #0] │ │ │ │ + add r1, r9 │ │ │ │ mul.w r1, r8, r1 │ │ │ │ add.w r8, r8, #1 │ │ │ │ blx r3 │ │ │ │ cmp r7, r8 │ │ │ │ - bne.n 1045a │ │ │ │ + bne.n 11068 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ add r6, r3 │ │ │ │ - b.n 103ee │ │ │ │ + b.n 11000 │ │ │ │ ldrsb.w r1, [sl, #1] │ │ │ │ mov r0, r4 │ │ │ │ ldrsh.w ip, [sl, #2] │ │ │ │ - add r1, r9 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ + add r1, r9 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ mul.w r1, ip, r1 │ │ │ │ blx r3 │ │ │ │ ldrd r2, r3, [sp, #56] @ 0x38 │ │ │ │ strd r2, r3, [r6], #8 │ │ │ │ - b.n 103ee │ │ │ │ + b.n 11000 │ │ │ │ add r6, r0 │ │ │ │ - b.n 1030e │ │ │ │ + b.n 10f12 │ │ │ │ add r6, ip │ │ │ │ - b.n 1030e │ │ │ │ - adds r6, #2 │ │ │ │ - b.n 1030e │ │ │ │ + b.n 10f12 │ │ │ │ + add.w r6, r6, #2 │ │ │ │ + b.n 10f12 │ │ │ │ cmp ip, r6 │ │ │ │ - bne.w 10262 │ │ │ │ + bne.w 10e58 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [r5, #16] │ │ │ │ - b.n 10426 │ │ │ │ + b.n 11038 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r5, r6 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ add.w r6, r6, r3, lsl #4 │ │ │ │ - b.n 103ee │ │ │ │ + b.n 11000 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r8, r9 │ │ │ │ - ldr r3, [sp, #108] @ 0x6c │ │ │ │ mov r4, fp │ │ │ │ + ldrd r9, r5, [sp, #36] @ 0x24 │ │ │ │ + ldr r3, [sp, #108] @ 0x6c │ │ │ │ add.w r2, r1, r8 │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ - ldr.w r9, [sp, #36] @ 0x24 │ │ │ │ - cmp r3, r2 │ │ │ │ ldr.w fp, [sp, #44] @ 0x2c │ │ │ │ - ble.n 1040e │ │ │ │ + cmp r3, r2 │ │ │ │ + ble.n 11020 │ │ │ │ add r2, r1 │ │ │ │ cmp r3, r2 │ │ │ │ - bgt.n 104e0 │ │ │ │ - b.n 1040e │ │ │ │ + bgt.n 110f2 │ │ │ │ + b.n 11020 │ │ │ │ cmp ip, r6 │ │ │ │ - bne.w 10262 │ │ │ │ + bne.w 10e58 │ │ │ │ ldrsh.w r6, [r1, #2] │ │ │ │ ldrsh.w r3, [r0, #2] │ │ │ │ cmp r6, r3 │ │ │ │ - beq.w 102b0 │ │ │ │ - b.n 10262 │ │ │ │ + beq.w 10ea8 │ │ │ │ + b.n 10e58 │ │ │ │ mov r2, sl │ │ │ │ - movs r6, #0 │ │ │ │ - b.n 10316 │ │ │ │ - cdp 0, 1, cr0, cr6, cr8, {0} │ │ │ │ - ldc 0, cr0, [r2, #32]! │ │ │ │ - @ instruction: 0xebee0008 │ │ │ │ - push {r4, lr} │ │ │ │ + mov.w r6, #0 │ │ │ │ + b.n 10f1a │ │ │ │ + strh r0, [r7, r0] │ │ │ │ + movs r1, r1 │ │ │ │ + str r4, [r7, r6] │ │ │ │ + movs r1, r1 │ │ │ │ + ldr r7, [pc, #880] @ (11494 ) │ │ │ │ + movs r1, r1 │ │ │ │ mov r2, r0 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r0, r1 │ │ │ │ - sub sp, #8 │ │ │ │ ldr r3, [r2, #80] @ 0x50 │ │ │ │ + sub sp, #8 │ │ │ │ + ldr r1, [pc, #16] @ (11144 ) │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r4, [r1, #0] │ │ │ │ - ldr r1, [pc, #12] @ (1052c ) │ │ │ │ - ldrd r2, r3, [r2, #64] @ 0x40 │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ add r1, pc │ │ │ │ + ldrd r2, r3, [r2, #64] @ 0x40 │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - ldrsh r4, [r7, r2] │ │ │ │ + nop │ │ │ │ + ldmia r1, {r1, r3, r5, r6, r7} │ │ │ │ movs r0, r1 │ │ │ │ ldr r0, [r0, #80] @ 0x50 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r9, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r2 │ │ │ │ + mov r5, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ - ldr r2, [r0, #84] @ 0x54 │ │ │ │ ldrd r8, sl, [r0, #64] @ 0x40 │ │ │ │ - mov r5, r1 │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ - str r3, [sp, #24] │ │ │ │ + ldr r4, [r0, #72] @ 0x48 │ │ │ │ mov.w r7, sl, lsl #4 │ │ │ │ + ldr r2, [r0, #84] @ 0x54 │ │ │ │ + str r3, [sp, #24] │ │ │ │ ldr r3, [r0, #88] @ 0x58 │ │ │ │ str r3, [sp, #12] │ │ │ │ - ldrd r4, r3, [r0, #72] @ 0x48 │ │ │ │ + ldr r3, [r0, #76] @ 0x4c │ │ │ │ mov r0, r7 │ │ │ │ str r2, [sp, #28] │ │ │ │ str r3, [sp, #16] │ │ │ │ blx b46c │ │ │ │ cmp.w r8, #0 │ │ │ │ mov fp, r0 │ │ │ │ - ble.w 10708 │ │ │ │ + ble.w 11354 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ cmp r2, #1 │ │ │ │ - bne.w 1067c │ │ │ │ + bne.w 112c8 │ │ │ │ mov r2, r0 │ │ │ │ - mov r1, r4 │ │ │ │ add.w r0, r5, r8, lsl #3 │ │ │ │ + mov r1, r4 │ │ │ │ vldmia r5!, {d3} │ │ │ │ - adds r1, #16 │ │ │ │ + add.w r1, r1, #16 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ vldr d4, [r1, #-16] │ │ │ │ - adds r2, #16 │ │ │ │ vldr d7, [r1, #-8] │ │ │ │ vldmia r6!, {d5} │ │ │ │ cmp r5, r0 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vstr d6, [r2, #-16] │ │ │ │ vstr d7, [r2, #-8] │ │ │ │ - bne.n 10580 │ │ │ │ + bne.n 111a8 │ │ │ │ cmp r8, sl │ │ │ │ - bge.w 1072a │ │ │ │ + bge.w 11376 │ │ │ │ mov r2, r8 │ │ │ │ add.w r2, fp, r2, lsl #4 │ │ │ │ add r7, fp │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ strd r0, r1, [r2, #8] │ │ │ │ strd r0, r1, [r2], #16 │ │ │ │ cmp r2, r7 │ │ │ │ - bne.n 105c2 │ │ │ │ + bne.n 111f2 │ │ │ │ ldr.w r0, [r9, #80] @ 0x50 │ │ │ │ add.w r6, fp, #8 │ │ │ │ - str r6, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ mov r2, r6 │ │ │ │ mov r1, fp │ │ │ │ + str r6, [sp, #0] │ │ │ │ ldr r5, [r0, #56] @ 0x38 │ │ │ │ blx r5 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ mov r2, fp │ │ │ │ mov r1, r6 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ + add.w r0, r0, #16 │ │ │ │ vldr d4, [r1, #-8] │ │ │ │ - adds r2, #16 │ │ │ │ - vldr d3, [r0, #8] │ │ │ │ - adds r1, #16 │ │ │ │ - vldr d7, [r2, #-8] │ │ │ │ - adds r0, #16 │ │ │ │ + add.w r1, r1, #16 │ │ │ │ vldr d5, [r0, #-16] │ │ │ │ + vldr d3, [r0, #-8] │ │ │ │ + vldr d7, [r2, #-8] │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vstr d6, [r1, #-24] @ 0xffffffe8 │ │ │ │ vstr d7, [r2, #-8] │ │ │ │ cmp r2, r7 │ │ │ │ - bne.n 105e8 │ │ │ │ + bne.n 11218 │ │ │ │ ldr.w r0, [r9, #80] @ 0x50 │ │ │ │ mov r3, fp │ │ │ │ - str r6, [sp, #0] │ │ │ │ mov r2, r6 │ │ │ │ mov r1, fp │ │ │ │ + str r6, [sp, #0] │ │ │ │ ldr r5, [r0, #56] @ 0x38 │ │ │ │ blx r5 │ │ │ │ cmp.w r8, #0 │ │ │ │ - ble.n 10670 │ │ │ │ + ble.n 112aa │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r2, fp │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 106bc │ │ │ │ + bne.n 1130e │ │ │ │ ldrd r0, r1, [sp, #20] │ │ │ │ add.w r8, fp, r8, lsl #4 │ │ │ │ - vldr d3, [r2, #8] │ │ │ │ - adds r2, #16 │ │ │ │ - vldr d4, [r4] │ │ │ │ - adds r4, #16 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ + add.w r4, r4, #16 │ │ │ │ + vldr d4, [r4, #-16] │ │ │ │ vldr d5, [r2, #-16] │ │ │ │ + vldr d3, [r2, #-8] │ │ │ │ cmp r8, r2 │ │ │ │ vldr d7, [r4, #-8] │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vstmia r0!, {d6} │ │ │ │ vstmia r1!, {d7} │ │ │ │ - bne.n 10640 │ │ │ │ + bne.n 11276 │ │ │ │ mov r0, fp │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b5bc │ │ │ │ - lsls r0, r2, #3 │ │ │ │ + add.w ip, r4, r8, lsl #4 │ │ │ │ mov r1, fp │ │ │ │ + mov.w r0, r2, lsl #3 │ │ │ │ mov r2, r4 │ │ │ │ - add.w ip, r4, r8, lsl #4 │ │ │ │ - vldr d3, [r2, #8] │ │ │ │ - adds r2, #16 │ │ │ │ vldr d4, [r6] │ │ │ │ - adds r1, #16 │ │ │ │ - vldr d5, [r2, #-16] │ │ │ │ + add.w r2, r2, #16 │ │ │ │ add r6, r0 │ │ │ │ - vldr d7, [r5] │ │ │ │ + add.w r1, r1, #16 │ │ │ │ + vldr d5, [r2, #-16] │ │ │ │ + vldr d3, [r2, #-8] │ │ │ │ cmp r2, ip │ │ │ │ - vmul.f64 d6, d4, d3 │ │ │ │ + vldr d7, [r5] │ │ │ │ add r5, r0 │ │ │ │ + vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vstr d6, [r1, #-16] │ │ │ │ vstr d7, [r1, #-8] │ │ │ │ - bne.n 10686 │ │ │ │ - b.n 105b0 │ │ │ │ + bne.n 112d4 │ │ │ │ + b.n 111dc │ │ │ │ ldrd r0, r1, [sp, #20] │ │ │ │ mov.w sl, r3, lsl #3 │ │ │ │ add.w r8, fp, r8, lsl #4 │ │ │ │ vldr d4, [r2] │ │ │ │ - adds r2, #16 │ │ │ │ - vldr d3, [r4, #8] │ │ │ │ - adds r4, #16 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ + add.w r4, r4, #16 │ │ │ │ + vldr d5, [r4, #-16] │ │ │ │ + vldr d3, [r4, #-8] │ │ │ │ vldr d7, [r2, #-8] │ │ │ │ cmp r8, r2 │ │ │ │ - vldr d5, [r4, #-16] │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vstr d6, [r0] │ │ │ │ add r0, sl │ │ │ │ vstr d7, [r1] │ │ │ │ add r1, sl │ │ │ │ - bne.n 106c8 │ │ │ │ - mov r0, fp │ │ │ │ - add sp, #36 @ 0x24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b.w b5bc │ │ │ │ + bne.n 1131a │ │ │ │ + b.n 112aa │ │ │ │ cmp.w sl, #0 │ │ │ │ it gt │ │ │ │ movgt r2, #0 │ │ │ │ - bgt.w 105b8 │ │ │ │ + bgt.w 111e4 │ │ │ │ ldr.w r0, [r9, #80] @ 0x50 │ │ │ │ add.w r6, fp, #8 │ │ │ │ - str r6, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ mov r2, r6 │ │ │ │ mov r1, fp │ │ │ │ + str r6, [sp, #0] │ │ │ │ ldr r5, [r0, #56] @ 0x38 │ │ │ │ blx r5 │ │ │ │ - b.n 1061a │ │ │ │ + b.n 11250 │ │ │ │ ldr.w r0, [r9, #80] @ 0x50 │ │ │ │ add.w r6, fp, #8 │ │ │ │ - str r6, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ mov r2, r6 │ │ │ │ mov r1, fp │ │ │ │ + str r6, [sp, #0] │ │ │ │ ldr r5, [r0, #56] @ 0x38 │ │ │ │ blx r5 │ │ │ │ cmp.w sl, #0 │ │ │ │ - ble.w 1061a │ │ │ │ + ble.w 11250 │ │ │ │ add r7, fp │ │ │ │ - b.n 105e2 │ │ │ │ + b.n 11212 │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [r0, #80] @ 0x50 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8} │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ - mov r4, r1 │ │ │ │ blx ad68 │ │ │ │ - cbnz r4, 10784 │ │ │ │ + cbnz r4, 113f2 │ │ │ │ ldr.w r0, [r9, #72] @ 0x48 │ │ │ │ blx b3b8 │ │ │ │ ldr.w r0, [r9, #76] @ 0x4c │ │ │ │ str.w r4, [r9, #72] @ 0x48 │ │ │ │ blx b3b8 │ │ │ │ str.w r4, [r9, #76] @ 0x4c │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr.w r5, [r9, #64] @ 0x40 │ │ │ │ - ldr.w r3, [r9, #68] @ 0x44 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + ldrd r5, r3, [r9, #64] @ 0x40 │ │ │ │ vmov s15, r3 │ │ │ │ + mov r7, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ - lsls r3, r5, #4 │ │ │ │ + mov.w r3, r5, lsl #4 │ │ │ │ str r5, [sp, #16] │ │ │ │ + mov.w r5, r5, lsl #1 │ │ │ │ mov r0, r3 │ │ │ │ - vcvt.f64.s32 d8, s15 │ │ │ │ str r3, [sp, #24] │ │ │ │ + vcvt.f64.s32 d8, s15 │ │ │ │ blx b46c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - mov r7, r5 │ │ │ │ - str.w r0, [r9, #72] @ 0x48 │ │ │ │ mov r6, r0 │ │ │ │ - lsls r5, r5, #1 │ │ │ │ - lsls r3, r3, #4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str.w r6, [r9, #72] @ 0x48 │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ mov r0, r3 │ │ │ │ + str r3, [sp, #12] │ │ │ │ blx b46c │ │ │ │ + mov r3, r0 │ │ │ │ mov r1, r5 │ │ │ │ - str.w r0, [r9, #76] @ 0x4c │ │ │ │ - str r0, [sp, #20] │ │ │ │ mov r0, r4 │ │ │ │ + str.w r3, [r9, #76] @ 0x4c │ │ │ │ + str r3, [sp, #20] │ │ │ │ blx afc0 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ cmp r7, #0 │ │ │ │ - ble.n 10898 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + ble.n 11516 │ │ │ │ mov r8, r6 │ │ │ │ + add.w sl, r5, #1 │ │ │ │ str r6, [sp, #20] │ │ │ │ mov fp, r8 │ │ │ │ - add.w sl, r5, #1 │ │ │ │ - movs r7, #1 │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r7, #1 │ │ │ │ + mov.w r4, #0 │ │ │ │ mov r6, r0 │ │ │ │ mov r8, r3 │ │ │ │ - mov r1, r4 │ │ │ │ ldr r3, [r6, #0] │ │ │ │ + mov r1, r4 │ │ │ │ mov r2, fp │ │ │ │ mov r0, r6 │ │ │ │ add r4, r7 │ │ │ │ blx r3 │ │ │ │ cmp r5, r4 │ │ │ │ - bge.n 107f4 │ │ │ │ - subs r4, r4, r5 │ │ │ │ + bge.n 1146c │ │ │ │ + sub.w r4, r4, r5 │ │ │ │ cmp r5, r4 │ │ │ │ - blt.n 107ee │ │ │ │ - adds r7, #2 │ │ │ │ + blt.n 11464 │ │ │ │ + add.w r7, r7, #2 │ │ │ │ add.w fp, fp, #16 │ │ │ │ cmp r7, sl │ │ │ │ - bne.n 107de │ │ │ │ - mov fp, r6 │ │ │ │ - str.w r8, [sp, #28] │ │ │ │ - mov r0, fp │ │ │ │ + bne.n 11454 │ │ │ │ + mov r0, r6 │ │ │ │ ldr r6, [sp, #20] │ │ │ │ + str.w r8, [sp, #28] │ │ │ │ blx aeec │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - ble.n 1082a │ │ │ │ + ble.n 114a8 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r2, r3 │ │ │ │ - movs r0, #0 │ │ │ │ - adds r4, r1, r3 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ + add.w r4, r1, r3 │ │ │ │ + mov.w r1, #0 │ │ │ │ strd r0, r1, [r2, #8] │ │ │ │ strd r0, r1, [r2], #16 │ │ │ │ cmp r4, r2 │ │ │ │ - bne.n 1081e │ │ │ │ + bne.n 1149c │ │ │ │ vldr d6, [r6] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ vdiv.f64 d7, d6, d8 │ │ │ │ cmp r2, #1 │ │ │ │ vstr d7, [r3] │ │ │ │ vldr d6, [r6, #8] │ │ │ │ vdiv.f64 d7, d6, d8 │ │ │ │ vstr d7, [r3, #8] │ │ │ │ - ble.n 1087e │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ - mov r1, r3 │ │ │ │ + ble.n 11504 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ - subs r0, #16 │ │ │ │ + mov r1, r3 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ add r2, r3 │ │ │ │ + sub.w r0, r0, #16 │ │ │ │ add r0, r6 │ │ │ │ vldr d6, [r6, #16] │ │ │ │ - adds r6, #16 │ │ │ │ - subs r2, #16 │ │ │ │ - adds r1, #16 │ │ │ │ + add.w r6, r6, #16 │ │ │ │ + sub.w r2, r2, #16 │ │ │ │ + add.w r1, r1, #16 │ │ │ │ vdiv.f64 d7, d6, d8 │ │ │ │ vstr d7, [r2] │ │ │ │ vstr d7, [r1] │ │ │ │ vldr d6, [r6, #8] │ │ │ │ cmp r0, r6 │ │ │ │ vdiv.f64 d7, d6, d8 │ │ │ │ vstr d7, [r2, #8] │ │ │ │ vstr d7, [r1, #8] │ │ │ │ - bne.n 10854 │ │ │ │ + bne.n 114d4 │ │ │ │ ldr.w r0, [r9, #80] @ 0x50 │ │ │ │ add.w r2, r3, #8 │ │ │ │ - str r2, [sp, #0] │ │ │ │ mov r1, r3 │ │ │ │ + str r2, [sp, #0] │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ blx r4 │ │ │ │ - add sp, #36 @ 0x24 │ │ │ │ - vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 113d6 │ │ │ │ str r3, [sp, #20] │ │ │ │ blx aeec │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - bgt.n 10814 │ │ │ │ + bgt.n 1148c │ │ │ │ vldr d6, [r6] │ │ │ │ vdiv.f64 d7, d6, d8 │ │ │ │ vstr d7, [r3] │ │ │ │ vldr d6, [r6, #8] │ │ │ │ vdiv.f64 d7, d6, d8 │ │ │ │ vstr d7, [r3, #8] │ │ │ │ - b.n 1087e │ │ │ │ + b.n 11504 │ │ │ │ + nop │ │ │ │ ldr r3, [r1, #4] │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r7, r2 │ │ │ │ - ldr r2, [r3, #0] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #8 │ │ │ │ + ldr r2, [r3, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 108d8 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 11574 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ ldr r2, [r1, #8] │ │ │ │ mov r9, r1 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.n 108d0 │ │ │ │ + bne.n 1155c │ │ │ │ ldr r0, [r3, #4] │ │ │ │ blx b1d0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 108d0 │ │ │ │ + beq.n 1155c │ │ │ │ ldr.w r3, [r9, #4] │ │ │ │ ldr.w r8, [r3, #4] │ │ │ │ cmp.w r8, #16 │ │ │ │ - ble.n 108d0 │ │ │ │ + ble.n 1155c │ │ │ │ ldr.w r3, [r7, #164] @ 0xa4 │ │ │ │ ubfx r3, r3, #3, #1 │ │ │ │ eor.w r3, r3, #1 │ │ │ │ cmp.w r8, #24 │ │ │ │ it gt │ │ │ │ orrgt.w r3, r3, #1 │ │ │ │ lsls r3, r3, #31 │ │ │ │ - bpl.n 108d0 │ │ │ │ + bpl.n 1155c │ │ │ │ mov.w r6, r8, lsl #1 │ │ │ │ - subs r4, r6, #1 │ │ │ │ - b.n 1091e │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r6, #4294967295 @ 0xffffffff │ │ │ │ + b.n 115be │ │ │ │ + add.w r4, r4, #1 │ │ │ │ mov r0, r4 │ │ │ │ blx b874 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 1091c │ │ │ │ - lsls r0, r4, #4 │ │ │ │ + beq.n 115ba │ │ │ │ + mov.w r0, r4, lsl #4 │ │ │ │ blx b46c │ │ │ │ - movs r2, #2 │ │ │ │ + mov.w r2, #2 │ │ │ │ mov r5, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ blx b4e0 │ │ │ │ - movs r2, #0 │ │ │ │ + mov.w r2, #0 │ │ │ │ mov sl, r0 │ │ │ │ mov r1, r2 │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ blx b4e0 │ │ │ │ add.w r3, r5, #8 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, r5 │ │ │ │ mov r0, sl │ │ │ │ - strd r5, r3, [sp] │ │ │ │ mov.w sl, #0 │ │ │ │ + strd r5, r3, [sp] │ │ │ │ blx adb0 │ │ │ │ - mov r3, sl │ │ │ │ mov r1, r0 │ │ │ │ - movs r2, #8 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r3, sl │ │ │ │ str.w sl, [sp] │ │ │ │ + mov r0, r7 │ │ │ │ + mov.w r2, #8 │ │ │ │ blx b898 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r5 │ │ │ │ cmp r7, #0 │ │ │ │ - beq.n 10a00 │ │ │ │ + beq.n 116b0 │ │ │ │ blx b5c0 │ │ │ │ - ldr r2, [pc, #144] @ (10a0c ) │ │ │ │ - ldr r1, [pc, #148] @ (10a10 ) │ │ │ │ - movs r0, #96 @ 0x60 │ │ │ │ + ldr r2, [pc, #152] @ (116bc ) │ │ │ │ + mov.w r0, #96 @ 0x60 │ │ │ │ + ldr r1, [pc, #148] @ (116c0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b78c │ │ │ │ ldr.w r3, [r9, #4] │ │ │ │ - strd r8, r4, [r0, #64] @ 0x40 │ │ │ │ - add.w r1, r7, #8 │ │ │ │ mov r5, r0 │ │ │ │ - strd sl, sl, [r0, #72] @ 0x48 │ │ │ │ - ldrd r2, r3, [r3, #8] │ │ │ │ - strd r2, r3, [r0, #84] @ 0x54 │ │ │ │ - str r7, [r0, #80] @ 0x50 │ │ │ │ - add.w r2, r0, #8 │ │ │ │ + add.w r1, r7, #8 │ │ │ │ mov r0, r1 │ │ │ │ + strd r8, r4, [r5, #64] @ 0x40 │ │ │ │ + strd sl, sl, [r5, #72] @ 0x48 │ │ │ │ + str r7, [r5, #80] @ 0x50 │ │ │ │ + ldrd r2, r3, [r3, #8] │ │ │ │ + strd r2, r3, [r5, #84] @ 0x54 │ │ │ │ + add.w r2, r5, #8 │ │ │ │ blx b3c8 │ │ │ │ - adds r3, r6, r4 │ │ │ │ + add.w r3, r6, r4 │ │ │ │ vldr d7, [r5, #8] │ │ │ │ mov r0, r5 │ │ │ │ - lsls r2, r3, #1 │ │ │ │ + mov.w r2, r3, lsl #1 │ │ │ │ vmov s12, r2 │ │ │ │ - lsls r2, r3, #2 │ │ │ │ + mov.w r2, r3, lsl #2 │ │ │ │ sub.w r3, r3, r8 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + mov.w r3, r3, lsl #1 │ │ │ │ vcvt.f64.s32 d6, s12 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vmov s12, r2 │ │ │ │ - movs r2, #6 │ │ │ │ - vcvt.f64.s32 d6, s12 │ │ │ │ vstr d7, [r5, #8] │ │ │ │ - mul.w r3, r2, r3 │ │ │ │ vldr d7, [r5, #16] │ │ │ │ + vcvt.f64.s32 d6, s12 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [r5, #32] │ │ │ │ vstr d7, [r5, #16] │ │ │ │ vmov s15, r3 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d6, [r5, #32] │ │ │ │ - add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + b.n 11560 │ │ │ │ blx b3b8 │ │ │ │ mov r0, r7 │ │ │ │ blx b6d0 │ │ │ │ - b.n 108d0 │ │ │ │ - udiv pc, r7, pc │ │ │ │ - add r0, sp, #864 @ 0x360 │ │ │ │ - movs r0, r1 │ │ │ │ + b.n 1155c │ │ │ │ + @ instruction: 0xfb23ffff │ │ │ │ + lsrs r4, r5, #16 │ │ │ │ + movs r1, r1 │ │ │ │ │ │ │ │ -00010a14 : │ │ │ │ - ldr r1, [pc, #24] @ (10a30 ) │ │ │ │ - push {r4, lr} │ │ │ │ +000116c4 : │ │ │ │ + ldr r1, [pc, #28] @ (116e4 ) │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r0, #8 │ │ │ │ add r1, pc │ │ │ │ - movs r0, #8 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - add r4, pc, #712 @ (adr r4, 10cfc ) │ │ │ │ - movs r0, r1 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + lsls r4, r7, #31 │ │ │ │ + movs r1, r1 │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ - ldr r3, [r0, #72] @ 0x48 │ │ │ │ + ldrd r3, r6, [r0, #72] @ 0x48 │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ sub sp, #28 │ │ │ │ - ldr r6, [r0, #76] @ 0x4c │ │ │ │ ldr r7, [r0, #84] @ 0x54 │ │ │ │ - mov r4, r0 │ │ │ │ - mov r1, r6 │ │ │ │ str r3, [sp, #16] │ │ │ │ + mov r1, r6 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r0, [r0, #88] @ 0x58 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ str r1, [sp, #4] │ │ │ │ - ldr r1, [pc, #20] @ (10a6c ) │ │ │ │ mov r2, r6 │ │ │ │ - ldr r3, [r4, #80] @ 0x50 │ │ │ │ mov r0, r5 │ │ │ │ + ldr r3, [r4, #80] @ 0x50 │ │ │ │ + ldr r1, [pc, #28] @ (11738 ) │ │ │ │ str r3, [sp, #0] │ │ │ │ - add r1, pc │ │ │ │ mov r3, r7 │ │ │ │ ldr r4, [r5, #0] │ │ │ │ + add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #28 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - ldr r4, [r3, r6] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + stmia r4!, {r1, r3, r4} │ │ │ │ movs r0, r1 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r2 │ │ │ │ - sub sp, #44 @ 0x2c │ │ │ │ mov r6, r3 │ │ │ │ - str r0, [sp, #32] │ │ │ │ - ldrd r2, r0, [r0, #84] @ 0x54 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - str r2, [sp, #12] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #44 @ 0x2c │ │ │ │ + ldr r2, [r0, #84] @ 0x54 │ │ │ │ ldr r7, [sp, #80] @ 0x50 │ │ │ │ + str r0, [sp, #32] │ │ │ │ + ldr r0, [r0, #88] @ 0x58 │ │ │ │ + strd r1, r2, [sp, #8] │ │ │ │ mul.w r0, r2, r0 │ │ │ │ - lsls r0, r0, #4 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ blx b46c │ │ │ │ - ldr r1, [r4, #80] @ 0x50 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ ldrd sl, r9, [r4, #64] @ 0x40 │ │ │ │ - cmp r2, r1 │ │ │ │ + ldr r1, [r4, #80] @ 0x50 │ │ │ │ ldrd fp, r3, [r4, #92] @ 0x5c │ │ │ │ ldrd r8, lr, [r4, #100] @ 0x64 │ │ │ │ - bgt.n 10afe │ │ │ │ + cmp r2, r1 │ │ │ │ + bgt.n 117de │ │ │ │ add.w r4, r0, r8, lsl #3 │ │ │ │ - mov.w fp, fp, lsl #3 │ │ │ │ mov r8, r2 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mov.w fp, fp, lsl #3 │ │ │ │ str r4, [sp, #12] │ │ │ │ add.w r4, r0, lr, lsl #3 │ │ │ │ - str r3, [sp, #20] │ │ │ │ str r4, [sp, #16] │ │ │ │ - str r2, [sp, #24] │ │ │ │ - str r0, [sp, #36] @ 0x24 │ │ │ │ + strd r3, r2, [sp, #20] │ │ │ │ str r1, [sp, #28] │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + str r0, [sp, #36] @ 0x24 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ mov r2, r5 │ │ │ │ - str r3, [sp, #0] │ │ │ │ mov r0, sl │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ add r5, fp │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + str r3, [sp, #0] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ ldr.w r4, [sl, #56] @ 0x38 │ │ │ │ blx r4 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - str r7, [sp, #0] │ │ │ │ + ldrd r0, r1, [sp, #8] │ │ │ │ mov r3, r6 │ │ │ │ + str r7, [sp, #0] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + ldr.w r4, [r9, #56] @ 0x38 │ │ │ │ add r0, fp │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldrd r1, r2, [sp, #12] │ │ │ │ mov r0, r9 │ │ │ │ - ldr.w r4, [r9, #56] @ 0x38 │ │ │ │ blx r4 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ add r6, r3 │ │ │ │ add r7, r3 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ add r8, r3 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r3, r8 │ │ │ │ - bge.n 10ac2 │ │ │ │ + bge.n 117a2 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ blx b5c0 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ mov r2, r5 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ ldr r0, [r3, #72] @ 0x48 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [sp, #80] @ 0x50 │ │ │ │ ldr r7, [r0, #56] @ 0x38 │ │ │ │ mov ip, r7 │ │ │ │ add sp, #44 @ 0x2c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx ip │ │ │ │ - nop │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #72] @ 0x48 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ ldr.w r3, [r2, #164] @ 0xa4 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ lsls r4, r3, #21 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ - bpl.n 10b6c │ │ │ │ - movs r5, #0 │ │ │ │ + bpl.n 11888 │ │ │ │ + mov.w r5, #0 │ │ │ │ mov r9, r5 │ │ │ │ mov r8, r5 │ │ │ │ mov r0, r5 │ │ │ │ blx b3b8 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ mov r0, r9 │ │ │ │ blx b6d0 │ │ │ │ mov r0, r8 │ │ │ │ blx b6d0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #84 @ 0x54 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r1, #8] │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cmp r3, #1 │ │ │ │ - bgt.n 10b46 │ │ │ │ + bgt.n 1184a │ │ │ │ ldr.w r9, [r1, #4] │ │ │ │ ldr.w r3, [r9] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 10b46 │ │ │ │ + bne.n 1184a │ │ │ │ + add r3, sp, #48 @ 0x30 │ │ │ │ add.w r8, sp, #44 @ 0x2c │ │ │ │ add r6, sp, #40 @ 0x28 │ │ │ │ - add r3, sp, #48 @ 0x30 │ │ │ │ mov r7, r2 │ │ │ │ mov r1, r6 │ │ │ │ mov r2, r8 │ │ │ │ str r3, [sp, #28] │ │ │ │ blx b5a4 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r0, [r3, #4] │ │ │ │ blx b328 │ │ │ │ - cbz r0, 10baa │ │ │ │ + cbz r0, 118c6 │ │ │ │ ldr.w r3, [r7, #164] @ 0xa4 │ │ │ │ lsls r1, r3, #17 │ │ │ │ - bmi.n 10b46 │ │ │ │ - ldr.w sl, [pc, #596] @ 10e00 │ │ │ │ - movs r3, #2 │ │ │ │ + bmi.n 1184a │ │ │ │ + ldr.w sl, [pc, #616] @ 11b30 │ │ │ │ + mov.w r3, #2 │ │ │ │ ldr.w r0, [r9, #4] │ │ │ │ str r3, [sp, #0] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ add sl, pc │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ mov r3, sl │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ blx b1e8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 10b46 │ │ │ │ + bne.n 1184a │ │ │ │ ldr r2, [r4, #12] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.w 10db0 │ │ │ │ + beq.w 11ae0 │ │ │ │ ldr.w r3, [r9, #12] │ │ │ │ cmp r3, #2 │ │ │ │ - ble.n 10b46 │ │ │ │ + ble.n 1184a │ │ │ │ ldr.w r3, [r7, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #15 │ │ │ │ - bmi.n 10b46 │ │ │ │ + bmi.n 1184a │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b7a4 │ │ │ │ - mov r3, r8 │ │ │ │ mov sl, r0 │ │ │ │ + ldr r0, [r4, #8] │ │ │ │ + mov r3, r8 │ │ │ │ mov r2, r6 │ │ │ │ add r1, sp, #36 @ 0x24 │ │ │ │ - ldr r0, [r4, #8] │ │ │ │ blx b5a4 │ │ │ │ - ldr r3, [pc, #524] @ (10e04 ) │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ + ldr r3, [pc, #544] @ (11b34 ) │ │ │ │ mov r0, sl │ │ │ │ - add r3, pc │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ + add r3, pc │ │ │ │ ldr.w r2, [r3, r2, lsl #2] │ │ │ │ blx b844 │ │ │ │ - mov r6, r0 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ + mov r6, r0 │ │ │ │ mov r0, sl │ │ │ │ blx aebc │ │ │ │ - str r0, [sp, #8] │ │ │ │ ldrd r3, r2, [r4, #12] │ │ │ │ + mov r1, r0 │ │ │ │ mul.w r0, r0, r6 │ │ │ │ - subs r3, r3, r2 │ │ │ │ - cmp r3, #0 │ │ │ │ mov.w r0, r0, lsl #4 │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ + cmp r3, #0 │ │ │ │ iteet gt │ │ │ │ movgt r3, #1 │ │ │ │ movle r3, #0 │ │ │ │ movle r2, #1 │ │ │ │ movgt r2, #0 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + strd r1, r3, [sp, #8] │ │ │ │ str r2, [sp, #16] │ │ │ │ blx b46c │ │ │ │ ldr r3, [r4, #4] │ │ │ │ mov r5, r0 │ │ │ │ - movs r2, #2 │ │ │ │ + mov.w r2, #2 │ │ │ │ mov r0, sl │ │ │ │ ldr r1, [r3, #8] │ │ │ │ blx b4e0 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r6 │ │ │ │ mov.w fp, r1, lsl #1 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ blx b4e0 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + ldrd r3, r2, [sp, #12] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r8 │ │ │ │ add.w r9, r5, r3, lsl #3 │ │ │ │ add.w r3, r5, r2, lsl #3 │ │ │ │ strd r9, r3, [sp] │ │ │ │ str r3, [sp, #20] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx adb0 │ │ │ │ - ldr r2, [r4, #20] │ │ │ │ - mov r1, r0 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ + mov r1, r0 │ │ │ │ mov r0, r7 │ │ │ │ - subs r3, r3, r2 │ │ │ │ + ldr r2, [r4, #20] │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ clz r3, r3 │ │ │ │ - lsrs r3, r3, #5 │ │ │ │ - lsls r3, r3, #12 │ │ │ │ + mov.w r3, r3, lsr #5 │ │ │ │ + mov.w r3, r3, lsl #12 │ │ │ │ str r3, [sp, #0] │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ mov r2, r3 │ │ │ │ blx b898 │ │ │ │ mov r8, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 10dac │ │ │ │ + beq.w 11adc │ │ │ │ blx b374 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r1, fp │ │ │ │ str r0, [sp, #24] │ │ │ │ mov r0, r6 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [r3, #12] │ │ │ │ str r3, [sp, #4] │ │ │ │ - movs r3, #2 │ │ │ │ + mov.w r3, #2 │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, sl │ │ │ │ blx af84 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ mov r2, r9 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r7 │ │ │ │ blx b8b0 │ │ │ │ mov r9, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 10b4c │ │ │ │ + beq.w 11852 │ │ │ │ mov r0, r5 │ │ │ │ blx b5c0 │ │ │ │ - mov r1, r6 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ - bl 95b80 │ │ │ │ + mov r1, r6 │ │ │ │ + bl 9d2c0 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ mul.w r5, r6, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ mul.w fp, r3, r5 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov.w fp, fp, lsl #3 │ │ │ │ mul.w r5, r3, r5 │ │ │ │ blx b3f0 │ │ │ │ mov r1, r6 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ - bl 95e14 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r1 │ │ │ │ ldrd r1, r2, [sp, #40] @ 0x28 │ │ │ │ blx b4e0 │ │ │ │ mov r1, r0 │ │ │ │ - ldr r0, [r4, #24] │ │ │ │ - lsls r5, r5, #3 │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ - add r0, r5 │ │ │ │ - str r0, [sp, #4] │ │ │ │ + ldr r0, [r4, #24] │ │ │ │ add r3, fp │ │ │ │ add r2, fp │ │ │ │ + add r0, r5 │ │ │ │ + str r0, [sp, #4] │ │ │ │ ldr r0, [r4, #20] │ │ │ │ add r5, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ str r5, [sp, #0] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r7 │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 10b4c │ │ │ │ - ldr r2, [pc, #196] @ (10e08 ) │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ - ldr r1, [pc, #196] @ (10e0c ) │ │ │ │ + beq.w 11852 │ │ │ │ + ldr r2, [pc, #196] @ (11b38 ) │ │ │ │ + mov.w r0, #112 @ 0x70 │ │ │ │ + ldr r1, [pc, #196] @ (11b3c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b78c │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - strd r5, sl, [r0, #72] @ 0x48 │ │ │ │ mov r4, r0 │ │ │ │ - str r3, [r0, #80] @ 0x50 │ │ │ │ add.w r1, r9, #8 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + add.w r0, r8, #8 │ │ │ │ add.w r7, r4, #8 │ │ │ │ + strd r8, r9, [r4, #64] @ 0x40 │ │ │ │ + strd r5, sl, [r4, #72] @ 0x48 │ │ │ │ + add.w r5, r5, #8 │ │ │ │ ldr.w sl, [sp, #28] │ │ │ │ - adds r5, #8 │ │ │ │ - strd r8, r9, [r0, #64] @ 0x40 │ │ │ │ + str r3, [r4, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ mov r2, sl │ │ │ │ mul.w r3, r6, r3 │ │ │ │ - str r3, [r0, #92] @ 0x5c │ │ │ │ + str r3, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ - str r6, [r0, #84] @ 0x54 │ │ │ │ + str r6, [r4, #84] @ 0x54 │ │ │ │ mul.w r3, r6, r3 │ │ │ │ - str r3, [r0, #96] @ 0x60 │ │ │ │ + str r3, [r4, #96] @ 0x60 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - str r3, [r0, #100] @ 0x64 │ │ │ │ + str r3, [r4, #100] @ 0x64 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - str r3, [r0, #104] @ 0x68 │ │ │ │ + str r3, [r4, #104] @ 0x68 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - str r3, [r0, #88] @ 0x58 │ │ │ │ - add.w r0, r8, #8 │ │ │ │ + str r3, [r4, #88] @ 0x58 │ │ │ │ blx b3c8 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ mov r1, r6 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, sl │ │ │ │ blx b220 │ │ │ │ mov r0, r4 │ │ │ │ - add sp, #84 @ 0x54 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 11870 │ │ │ │ mov r9, r0 │ │ │ │ - b.n 10b4c │ │ │ │ + b.n 11852 │ │ │ │ ldrd r0, r1, [r4, #4] │ │ │ │ blx b3d4 │ │ │ │ - cbnz r0, 10dda │ │ │ │ + cbnz r0, 11b0a │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ - cbz r2, 10dda │ │ │ │ + cbz r2, 11b0a │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr.w r0, [r9, #4] │ │ │ │ ldr.w r2, [sl, r2, lsl #2] │ │ │ │ blx b844 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r0, r3 │ │ │ │ - bne.w 10b46 │ │ │ │ + bne.w 1184a │ │ │ │ ldr.w r3, [r7, #164] @ 0xa4 │ │ │ │ lsls r2, r3, #15 │ │ │ │ - bpl.w 10be0 │ │ │ │ + bpl.w 118fe │ │ │ │ ldr r2, [r4, #12] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 10b46 │ │ │ │ + bne.w 1184a │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r0, [r3, #4] │ │ │ │ blx b328 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 10be0 │ │ │ │ - b.n 10b46 │ │ │ │ + beq.w 118fe │ │ │ │ + b.n 1184a │ │ │ │ nop │ │ │ │ - strh r2, [r0, #18] │ │ │ │ - movs r0, r1 │ │ │ │ - strh r6, [r7, #14] │ │ │ │ - movs r0, r1 │ │ │ │ - stc2 15, cr15, [r7, #-1020]! @ 0xfffffc04 │ │ │ │ - add r5, pc, #128 @ (adr r5, 10e90 ) │ │ │ │ - movs r0, r1 │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + stcl 0, cr0, [r2], #-32 @ 0xffffffe0 │ │ │ │ + ldc 0, cr0, [lr], {8} │ │ │ │ + stc2l 15, cr15, [r1], {255} @ 0xff │ │ │ │ + lsls r6, r5, #31 │ │ │ │ + movs r1, r1 │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ │ │ │ │ -00010e30 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +00011b6c : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r5, [pc, #44] @ (10e64 ) │ │ │ │ - movs r0, #12 │ │ │ │ + mov.w r0, #12 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + ldr r5, [pc, #56] @ (11bb4 ) │ │ │ │ add r5, pc │ │ │ │ mov r1, r5 │ │ │ │ blx ae5c │ │ │ │ - movs r3, #0 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ + mov.w r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [r1, #8] │ │ │ │ blx b598 │ │ │ │ mov r1, r5 │ │ │ │ - movs r0, #12 │ │ │ │ + mov.w r0, #12 │ │ │ │ blx ae5c │ │ │ │ - movs r3, #1 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + str r3, [r1, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w b594 │ │ │ │ - add r0, pc, #640 @ (adr r0, 110e8 ) │ │ │ │ - movs r0, r1 │ │ │ │ + lsls r4, r3, #13 │ │ │ │ + movs r1, r1 │ │ │ │ │ │ │ │ -00010e68 : │ │ │ │ - push {r4, r5, lr} │ │ │ │ +00011bb8 : │ │ │ │ mov r1, r0 │ │ │ │ + str.w r4, [sp, #-12]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [pc, #32] @ (10e90 ) │ │ │ │ + ldr r0, [pc, #40] @ (11bec ) │ │ │ │ + strd r5, lr, [sp, #4] │ │ │ │ sub sp, #12 │ │ │ │ - ldr r5, [pc, #32] @ (10e94 ) │ │ │ │ + ldr r5, [pc, #36] @ (11bf0 ) │ │ │ │ add r0, pc │ │ │ │ blx b090 │ │ │ │ - ldr r3, [pc, #28] @ (10e98 ) │ │ │ │ + ldr r3, [pc, #32] @ (11bf4 ) │ │ │ │ add r5, pc │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ + str r3, [sp, #4] │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b08c │ │ │ │ - add r4, pc, #16 @ (adr r4, 10ea4 ) │ │ │ │ - movs r0, r1 │ │ │ │ - ble.n 10f28 │ │ │ │ - movs r0, r1 │ │ │ │ + lsls r6, r5, #26 │ │ │ │ + movs r1, r1 │ │ │ │ + subs r7, #242 @ 0xf2 │ │ │ │ + movs r1, r1 │ │ │ │ lsls r0, r3, #16 │ │ │ │ movs r0, r0 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ - sub sp, #12 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r3 │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + sub sp, #12 │ │ │ │ ldr r6, [sp, #32] │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ str r6, [sp, #0] │ │ │ │ ldr r7, [r0, #56] @ 0x38 │ │ │ │ blx r7 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r4, r0 │ │ │ │ + mov r5, r1 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r7, r3 │ │ │ │ - ldr.w r8, [sp, #24] │ │ │ │ - mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ + ldr.w r8, [sp, #24] │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - str.w r8, [sp, #24] │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ + str.w r8, [sp, #24] │ │ │ │ mov r1, r5 │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, lr, [sp, #16] │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ mov ip, r4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #24 │ │ │ │ bx ip │ │ │ │ + nop │ │ │ │ mov r3, r0 │ │ │ │ - ldr r2, [pc, #48] @ (10f20 ) │ │ │ │ - push {r4, lr} │ │ │ │ + ldr r2, [pc, #48] @ (11ca4 ) │ │ │ │ mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + sub sp, #8 │ │ │ │ ldr r4, [r1, #0] │ │ │ │ ldr r1, [r3, #56] @ 0x38 │ │ │ │ add r2, pc │ │ │ │ - sub sp, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - beq.n 10f18 │ │ │ │ - ldr r2, [pc, #32] @ (10f24 ) │ │ │ │ + beq.n 11c9e │ │ │ │ + ldr r2, [pc, #32] @ (11ca8 ) │ │ │ │ add r2, pc │ │ │ │ ldr r1, [r3, #64] @ 0x40 │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r1, [r3, #68] @ 0x44 │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #24] @ (10f28 ) │ │ │ │ + ldr r1, [pc, #24] @ (11cac ) │ │ │ │ ldr r3, [r3, #72] @ 0x48 │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r2, [pc, #16] @ (10f2c ) │ │ │ │ + ldr r2, [pc, #16] @ (11cb0 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 10f04 │ │ │ │ - nop │ │ │ │ - @ instruction: 0xffa1ffff │ │ │ │ - ldrsb r6, [r4, r1] │ │ │ │ + b.n 11c8a │ │ │ │ + vminnm.f16 , , │ │ │ │ + stmia r0!, {r5} │ │ │ │ movs r0, r1 │ │ │ │ - ldrsb r4, [r3, r1] │ │ │ │ + stmia r0!, {r1, r2, r4} │ │ │ │ movs r0, r1 │ │ │ │ - ldrsb r2, [r1, r1] │ │ │ │ + stmia r0!, {r2} │ │ │ │ movs r0, r1 │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ │ │ │ │ -00010f5c : │ │ │ │ +00011cf0 : │ │ │ │ ldr r3, [r1, #4] │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - ldr r5, [r3, #0] │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ sub sp, #8 │ │ │ │ + ldr r5, [r3, #0] │ │ │ │ cmp r5, #1 │ │ │ │ - beq.n 10f70 │ │ │ │ - movs r5, #0 │ │ │ │ + beq.n 11d12 │ │ │ │ + mov.w r5, #0 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #8 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [r1, #8] │ │ │ │ ldr r1, [r1, #0] │ │ │ │ cmp r1, #1 │ │ │ │ - bgt.n 10f68 │ │ │ │ + bgt.n 11d02 │ │ │ │ ldr r1, [r0, #12] │ │ │ │ mov r6, r0 │ │ │ │ cmp r1, #1 │ │ │ │ - beq.n 10f92 │ │ │ │ + beq.n 11d34 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ ldr r1, [r4, #20] │ │ │ │ cmp r0, r1 │ │ │ │ - beq.n 10f92 │ │ │ │ + beq.n 11d34 │ │ │ │ ldr.w r1, [r2, #164] @ 0xa4 │ │ │ │ lsls r1, r1, #19 │ │ │ │ - bmi.n 10f68 │ │ │ │ + bmi.n 11d02 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ - ldr r0, [r6, #8] │ │ │ │ str r2, [sp, #4] │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ blx b800 │ │ │ │ cmp r0, #1 │ │ │ │ - ble.n 10f68 │ │ │ │ + ble.n 11d02 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r0, r3 │ │ │ │ - bge.n 10f68 │ │ │ │ + bge.n 11d02 │ │ │ │ ldr r3, [r6, #12] │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n 10f6a │ │ │ │ + beq.n 11d06 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 10f6a │ │ │ │ + beq.n 11d06 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldr.w r3, [r2, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #27 │ │ │ │ - bpl.n 10f6a │ │ │ │ + bpl.n 11d06 │ │ │ │ ldr r3, [r6, #20] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 10f68 │ │ │ │ + beq.n 11d02 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ blx r3 │ │ │ │ subs r5, r0, #0 │ │ │ │ it ne │ │ │ │ movne r5, #1 │ │ │ │ - b.n 10f6a │ │ │ │ + b.n 11d06 │ │ │ │ + nop │ │ │ │ ldr.w r3, [r2, #164] @ 0xa4 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r1 │ │ │ │ - sub sp, #68 @ 0x44 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r0 │ │ │ │ mov r5, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ lsls r3, r3, #22 │ │ │ │ - bpl.n 10ff2 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #68 @ 0x44 │ │ │ │ + bpl.n 11da6 │ │ │ │ ldr.w r3, [r2, #160] @ 0xa0 │ │ │ │ cmp r3, #1 │ │ │ │ - bgt.w 111a4 │ │ │ │ + bgt.w 11f5e │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ blx b0d0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 111a4 │ │ │ │ + beq.w 11f5e │ │ │ │ ldr.w r9, [r4, #4] │ │ │ │ ldr r0, [r6, #8] │ │ │ │ ldr.w r8, [r9, #4] │ │ │ │ mov r1, r8 │ │ │ │ blx b800 │ │ │ │ mov r1, r0 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl 95b80 │ │ │ │ - add r3, sp, #60 @ 0x3c │ │ │ │ + bl 9d2c0 │ │ │ │ mov r8, r0 │ │ │ │ - add r2, sp, #56 @ 0x38 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ + add r3, sp, #60 @ 0x3c │ │ │ │ + add r2, sp, #56 @ 0x38 │ │ │ │ add r1, sp, #52 @ 0x34 │ │ │ │ blx b5a4 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 110e8 │ │ │ │ + bne.n 11e9a │ │ │ │ ldr.w r2, [r9, #12] │ │ │ │ str r5, [sp, #36] @ 0x24 │ │ │ │ - ldr r1, [sp, #60] @ 0x3c │ │ │ │ ldr r0, [r4, #24] │ │ │ │ - str r0, [sp, #32] │ │ │ │ + ldr r1, [sp, #60] @ 0x3c │ │ │ │ mul.w r3, r8, r2 │ │ │ │ + str r0, [sp, #32] │ │ │ │ ldr r0, [r4, #20] │ │ │ │ - strd r8, r0, [sp, #24] │ │ │ │ - movs r0, #0 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - strd r1, r0, [sp, #16] │ │ │ │ - mov r0, r6 │ │ │ │ - ldr r1, [sp, #52] @ 0x34 │ │ │ │ - strd r2, r1, [sp, #4] │ │ │ │ + strd r8, r2, [sp] │ │ │ │ mov r2, r3 │ │ │ │ - str.w r8, [sp] │ │ │ │ + strd r1, r1, [sp, #12] │ │ │ │ + ldr r1, [sp, #52] @ 0x34 │ │ │ │ + strd r8, r0, [sp, #24] │ │ │ │ + mov.w r0, #0 │ │ │ │ + str r1, [sp, #8] │ │ │ │ mov r1, r7 │ │ │ │ + str r0, [sp, #20] │ │ │ │ + mov r0, r6 │ │ │ │ ldr.w sl, [r6, #16] │ │ │ │ blx sl │ │ │ │ mov r6, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 11196 │ │ │ │ + beq.w 11f4c │ │ │ │ ldrd r1, r2, [r9, #8] │ │ │ │ mov r0, r8 │ │ │ │ mul.w r1, r7, r1 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ + mov sl, r0 │ │ │ │ + mov r0, r7 │ │ │ │ ldrd r1, r2, [r9, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ - mov sl, r0 │ │ │ │ + mul.w r2, r2, r8 │ │ │ │ str r3, [sp, #0] │ │ │ │ - mov r0, r7 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ blx af84 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, sl │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 11198 │ │ │ │ - ldr r2, [pc, #304] @ (111e8 ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #304] @ (111ec ) │ │ │ │ + beq.n 11f50 │ │ │ │ + ldr r2, [pc, #328] @ (11fb4 ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #324] @ (11fb8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b78c │ │ │ │ mov r4, r0 │ │ │ │ add.w r0, r5, #8 │ │ │ │ add.w r2, r4, #8 │ │ │ │ - add.w r1, r6, #8 │ │ │ │ strd r5, r6, [r4, #64] @ 0x40 │ │ │ │ + add.w r1, r6, #8 │ │ │ │ str r7, [r4, #72] @ 0x48 │ │ │ │ blx b3c8 │ │ │ │ ldr r3, [r6, #52] @ 0x34 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ - add sp, #68 @ 0x44 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 11f62 │ │ │ │ bics.w r3, r0, #2 │ │ │ │ - bne.n 111e0 │ │ │ │ + bne.w 11fae │ │ │ │ ldr.w r3, [r9, #8] │ │ │ │ cmp r0, #2 │ │ │ │ - ldr.w ip, [sp, #52] @ 0x34 │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ + ldrd ip, r1, [sp, #52] @ 0x34 │ │ │ │ mul.w r2, r3, r8 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ - beq.n 11192 │ │ │ │ - mul.w fp, r3, r8 │ │ │ │ + beq.n 11f48 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ + mul.w fp, r3, r8 │ │ │ │ mov sl, r1 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ str r5, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [r4, #16] │ │ │ │ - str r0, [sp, #32] │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ + strd r8, r3, [sp] │ │ │ │ strd ip, r1, [sp, #8] │ │ │ │ mov r1, r7 │ │ │ │ - strd r8, r0, [sp, #24] │ │ │ │ - movs r0, #0 │ │ │ │ - strd r8, r3, [sp] │ │ │ │ - strd sl, r0, [sp, #16] │ │ │ │ + str.w sl, [sp, #16] │ │ │ │ + str.w r8, [sp, #24] │ │ │ │ + str r0, [sp, #32] │ │ │ │ + ldr r0, [sp, #44] @ 0x2c │ │ │ │ + str r0, [sp, #28] │ │ │ │ + mov.w r0, #0 │ │ │ │ + str r0, [sp, #20] │ │ │ │ mov r0, r6 │ │ │ │ ldr r3, [r6, #16] │ │ │ │ mov ip, r3 │ │ │ │ mov r3, fp │ │ │ │ mov r6, ip │ │ │ │ blx r6 │ │ │ │ mov r6, r0 │ │ │ │ - cbz r0, 11196 │ │ │ │ - ldr.w r2, [r9, #12] │ │ │ │ + cbz r0, 11f4c │ │ │ │ + ldrd r1, r2, [r9, #8] │ │ │ │ mov r0, r8 │ │ │ │ - ldr.w r1, [r9, #8] │ │ │ │ mul.w r2, r7, r2 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ - ldr.w r2, [r9, #12] │ │ │ │ mov r8, r0 │ │ │ │ mov r1, fp │ │ │ │ - strd sl, r3, [sp] │ │ │ │ mov r0, r7 │ │ │ │ + ldr.w r2, [r9, #12] │ │ │ │ + strd sl, r3, [sp] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ blx af84 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r8 │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ - cbz r0, 11198 │ │ │ │ - ldr r2, [pc, #108] @ (111f0 ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #108] @ (111f4 ) │ │ │ │ + cbz r0, 11f50 │ │ │ │ + ldr r2, [pc, #132] @ (11fbc ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #132] @ (11fc0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b78c │ │ │ │ mov r4, r0 │ │ │ │ - b.n 110c6 │ │ │ │ + b.n 11e7c │ │ │ │ cmp r7, ip │ │ │ │ - beq.n 111ac │ │ │ │ - movs r6, #0 │ │ │ │ + beq.n 11f7a │ │ │ │ + mov.w r6, #0 │ │ │ │ mov r0, r6 │ │ │ │ blx b6d0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #68 @ 0x44 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mul.w r0, r7, r1 │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n 11196 │ │ │ │ + bne.n 11f4c │ │ │ │ ldr r2, [r4, #12] │ │ │ │ ldr r0, [r4, #20] │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ cmp r2, r0 │ │ │ │ - bne.n 11196 │ │ │ │ + bne.n 11f4c │ │ │ │ ldr.w lr, [r9, #12] │ │ │ │ mul.w sl, r7, lr │ │ │ │ cmp lr, r1 │ │ │ │ it eq │ │ │ │ cmpeq sl, r3 │ │ │ │ - bne.n 11196 │ │ │ │ + bne.n 11f4c │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ mul.w r2, r3, r8 │ │ │ │ cmp r0, r2 │ │ │ │ - bne.n 11196 │ │ │ │ + bne.n 11f4c │ │ │ │ mov sl, r2 │ │ │ │ - mov fp, r1 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ - b.n 1110c │ │ │ │ + mov fp, r1 │ │ │ │ + b.n 11ebe │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r3, #64] @ 0x40 │ │ │ │ udf #255 @ 0xff │ │ │ │ - nop │ │ │ │ - ldc2l 15, cr15, [sp, #1020] @ 0x3fc │ │ │ │ - add r2, pc, #104 @ (adr r2, 11258 ) │ │ │ │ - movs r0, r1 │ │ │ │ - ldc2 15, cr15, [r7, #-1020]! @ 0xfffffc04 │ │ │ │ - add r1, pc, #320 @ (adr r1, 11338 ) │ │ │ │ - movs r0, r1 │ │ │ │ + stc2 15, cr15, [r3, #1020] @ 0x3fc │ │ │ │ + lsls r4, r4, #17 │ │ │ │ + movs r1, r1 │ │ │ │ + ldc2l 15, cr15, [r1], #1020 @ 0x3fc │ │ │ │ + lsls r2, r3, #14 │ │ │ │ + movs r1, r1 │ │ │ │ │ │ │ │ -000111f8 : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - mov r6, r1 │ │ │ │ - ldr r1, [pc, #20] @ (11214 ) │ │ │ │ +00011fc4 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r4, r3 │ │ │ │ mov r5, r2 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + mov r6, r1 │ │ │ │ + ldr r1, [pc, #24] @ (11fec ) │ │ │ │ add r1, pc │ │ │ │ blx ae5c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ strd r6, r5, [r0, #8] │ │ │ │ - str r4, [r0, #16] │ │ │ │ - str r3, [r0, #20] │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - ldr r4, [sp, #904] @ 0x388 │ │ │ │ - movs r0, r1 │ │ │ │ + strd r4, r3, [r0, #16] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + vhadd.u16 d0, d0, d8 │ │ │ │ │ │ │ │ -00011218 : │ │ │ │ - push {r4, lr} │ │ │ │ +00011ff0 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r2 │ │ │ │ blx b194 │ │ │ │ str r4, [r0, #56] @ 0x38 │ │ │ │ pop {r4, pc} │ │ │ │ + nop │ │ │ │ ldr r3, [r0, #84] @ 0x54 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 11272 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + ble.n 12066 │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ - sub sp, #16 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r6, r2 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ + sub sp, #16 │ │ │ │ mov.w r8, #0 │ │ │ │ - ldr r3, [r4, #92] @ 0x5c │ │ │ │ - add.w r8, r8, #1 │ │ │ │ ldr r1, [r4, #80] @ 0x50 │ │ │ │ + add.w r8, r8, #1 │ │ │ │ + ldr r3, [r4, #92] @ 0x5c │ │ │ │ ldr r2, [r4, #108] @ 0x6c │ │ │ │ - ldr r2, [r2, #0] │ │ │ │ mul.w r0, r1, r3 │ │ │ │ + ldr r2, [r2, #0] │ │ │ │ str r1, [sp, #8] │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ ldr r1, [r4, #96] @ 0x60 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ strd r3, r1, [sp] │ │ │ │ - adds r1, r6, r0 │ │ │ │ + add.w r1, r6, r0 │ │ │ │ add r0, r5 │ │ │ │ - ldr r3, [r4, #72] @ 0x48 │ │ │ │ ldr r7, [r4, #64] @ 0x40 │ │ │ │ + ldr r3, [r4, #72] @ 0x48 │ │ │ │ blx r7 │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ add r5, r3 │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ cmp r3, r8 │ │ │ │ - bgt.n 1123a │ │ │ │ + bgt.n 1201e │ │ │ │ + add sp, #16 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ add sp, #16 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ bx lr │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ ldrd sl, r9, [r0, #84] @ 0x54 │ │ │ │ - sub sp, #36 @ 0x24 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldrd r3, r5, [r0, #92] @ 0x5c │ │ │ │ - cmp.w sl, #0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #36 @ 0x24 │ │ │ │ ldr r0, [r0, #80] @ 0x50 │ │ │ │ - ble.n 112fc │ │ │ │ + cmp.w sl, #0 │ │ │ │ + ble.n 1210c │ │ │ │ add.w fp, r5, #4294967295 @ 0xffffffff │ │ │ │ mul.w r8, r0, r3 │ │ │ │ mov r6, r1 │ │ │ │ mov.w r9, r9, lsl #3 │ │ │ │ - adds r1, r5, #1 │ │ │ │ + add.w r1, r5, #1 │ │ │ │ strd r3, r0, [sp, #24] │ │ │ │ mul.w lr, r0, fp │ │ │ │ - str r1, [sp, #20] │ │ │ │ - sub.w r8, r8, lr │ │ │ │ mov.w r7, lr, lsl #3 │ │ │ │ + sub.w r8, r8, lr │ │ │ │ mov.w r8, r8, lsl #3 │ │ │ │ add r6, r7 │ │ │ │ - adds r5, r2, r7 │ │ │ │ - movs r7, #0 │ │ │ │ - str r7, [sp, #16] │ │ │ │ + add.w r5, r2, r7 │ │ │ │ + mov.w r7, #0 │ │ │ │ + strd r7, r1, [sp, #16] │ │ │ │ ldr r3, [r4, #108] @ 0x6c │ │ │ │ add.w r1, r5, r8 │ │ │ │ add.w r0, r6, r8 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ strd fp, r3, [sp, #4] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [r4, #72] @ 0x48 │ │ │ │ ldr r7, [r4, #64] @ 0x40 │ │ │ │ + ldr r3, [r4, #72] @ 0x48 │ │ │ │ blx r7 │ │ │ │ ldr r3, [r4, #108] @ 0x6c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ add r5, r9 │ │ │ │ add r6, r9 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ + str.w fp, [sp] │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - strd fp, r3, [sp] │ │ │ │ - ldr r3, [r4, #72] @ 0x48 │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r7, [r4, #64] @ 0x40 │ │ │ │ + ldr r3, [r4, #72] @ 0x48 │ │ │ │ blx r7 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ cmp sl, r3 │ │ │ │ - bne.n 112ba │ │ │ │ + str r3, [sp, #16] │ │ │ │ + bne.n 120c4 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ ldr r3, [r0, #112] @ 0x70 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldr.w r8, [r1] │ │ │ │ - ldr r7, [r3, #24] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ sub sp, #20 │ │ │ │ - ldr r3, [r3, #28] │ │ │ │ - mov r4, r0 │ │ │ │ + ldrd r7, r3, [r3, #24] │ │ │ │ ldr r6, [r0, #68] @ 0x44 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ - cbz r3, 1134c │ │ │ │ + cbz r3, 12188 │ │ │ │ mov r0, r6 │ │ │ │ add.w r9, r6, #3 │ │ │ │ blx b970 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ - str r3, [sp, #8] │ │ │ │ bic.w r2, r9, #3 │ │ │ │ - ldr r1, [pc, #52] @ (1136c ) │ │ │ │ - adds r2, #2 │ │ │ │ + add.w r2, r2, #2 │ │ │ │ + ldr r1, [pc, #64] @ (121a4 ) │ │ │ │ + str r3, [sp, #8] │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ - strd r0, r3, [sp] │ │ │ │ add r1, pc │ │ │ │ + strd r0, r3, [sp] │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx r8 │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r0, r6 │ │ │ │ blx b970 │ │ │ │ ldr r2, [r7, #4] │ │ │ │ - str r2, [sp, #4] │ │ │ │ mov r3, r0 │ │ │ │ - ldr r1, [pc, #20] @ (11370 ) │ │ │ │ mov r0, r5 │ │ │ │ + ldr r1, [pc, #16] @ (121a8 ) │ │ │ │ + str r2, [sp, #4] │ │ │ │ ldr r2, [r4, #84] @ 0x54 │ │ │ │ - str r2, [sp, #0] │ │ │ │ add r1, pc │ │ │ │ + str r2, [sp, #0] │ │ │ │ mov r2, r6 │ │ │ │ blx r8 │ │ │ │ - add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - strh r2, [r1, r1] │ │ │ │ + b.n 12174 │ │ │ │ + cbnz r0, 12200 │ │ │ │ movs r0, r1 │ │ │ │ - strh r4, [r1, r1] │ │ │ │ + cbnz r2, 12200 │ │ │ │ movs r0, r1 │ │ │ │ mov ip, r0 │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r0, r1 │ │ │ │ + ldr.w r3, [ip, #68] @ 0x44 │ │ │ │ sub sp, #8 │ │ │ │ ldr.w r2, [ip, #112] @ 0x70 │ │ │ │ ldr.w r4, [ip, #76] @ 0x4c │ │ │ │ - ldr.w r3, [ip, #68] @ 0x44 │ │ │ │ - ldr r2, [r2, #24] │ │ │ │ ldr.w r1, [ip, #100] @ 0x64 │ │ │ │ - ldr r2, [r2, #8] │ │ │ │ + ldr r2, [r2, #24] │ │ │ │ add r1, r4 │ │ │ │ + ldr r2, [r2, #8] │ │ │ │ strd r3, r1, [sp] │ │ │ │ mul.w r3, r4, r3 │ │ │ │ add.w r1, ip, #108 @ 0x6c │ │ │ │ blx aea0 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ - ldr r7, [r0, #24] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ - ldr.w r8, [r0, #28] │ │ │ │ - mov r4, r0 │ │ │ │ + ldrd r7, r8, [r0, #24] │ │ │ │ str r2, [sp, #24] │ │ │ │ - ldrd r2, r1, [sp, #92] @ 0x5c │ │ │ │ ldr.w r9, [sp, #80] @ 0x50 │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ + ldr r1, [sp, #96] @ 0x60 │ │ │ │ add.w sl, r2, r1 │ │ │ │ ldr r2, [r7, #0] │ │ │ │ cmp.w r8, #0 │ │ │ │ - beq.n 113da │ │ │ │ + beq.n 12236 │ │ │ │ cmp r5, r2 │ │ │ │ - beq.n 114b8 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.w 1231e │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ cmp r5, r2 │ │ │ │ - bne.n 113d2 │ │ │ │ - ldrd r2, r1, [sp, #84] @ 0x54 │ │ │ │ + bne.n 1221a │ │ │ │ ldr r6, [sp, #24] │ │ │ │ + ldrd r2, r1, [sp, #84] @ 0x54 │ │ │ │ cmp r6, r3 │ │ │ │ it eq │ │ │ │ cmpeq r2, r1 │ │ │ │ - bne.n 113d2 │ │ │ │ - ldr r2, [sp, #108] @ 0x6c │ │ │ │ - mov r0, r7 │ │ │ │ + bne.n 1221a │ │ │ │ ldr r3, [r7, #12] │ │ │ │ + mov r0, r7 │ │ │ │ + str.w sl, [sp, #12] │ │ │ │ + ldr r2, [sp, #108] @ 0x6c │ │ │ │ + ldr r1, [sp, #100] @ 0x64 │ │ │ │ str r2, [sp, #20] │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ - strd sl, r2, [sp, #12] │ │ │ │ + str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ str r2, [sp, #0] │ │ │ │ - ldrd r1, r2, [sp, #100] @ 0x64 │ │ │ │ ldr.w fp, [r3] │ │ │ │ mov r3, r6 │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ blx fp │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 1161e │ │ │ │ - ldr r3, [sp, #92] @ 0x5c │ │ │ │ + bne.w 12498 │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ cmp r3, #0 │ │ │ │ it eq │ │ │ │ cmpeq sl, r2 │ │ │ │ - bne.n 113d2 │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ + bne.n 1221a │ │ │ │ + ldrd r3, r1, [sp, #96] @ 0x60 │ │ │ │ mov r0, r7 │ │ │ │ ldr r2, [sp, #108] @ 0x6c │ │ │ │ add.w fp, r3, #4294967295 @ 0xffffffff │ │ │ │ ldr r3, [r7, #12] │ │ │ │ + strd r8, fp, [sp, #8] │ │ │ │ str r2, [sp, #20] │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ - strd fp, r2, [sp, #12] │ │ │ │ + str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ str r2, [sp, #0] │ │ │ │ - str.w r8, [sp, #8] │ │ │ │ - ldrd r1, r2, [sp, #100] @ 0x64 │ │ │ │ ldr.w r8, [r3] │ │ │ │ mov r3, r6 │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ blx r8 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 113d2 │ │ │ │ - ldr r2, [sp, #108] @ 0x6c │ │ │ │ - mov r0, r7 │ │ │ │ + beq.n 1221a │ │ │ │ ldr r3, [r7, #12] │ │ │ │ + mov r0, r7 │ │ │ │ + str.w fp, [sp, #8] │ │ │ │ + ldr r2, [sp, #108] @ 0x6c │ │ │ │ + ldr r1, [sp, #100] @ 0x64 │ │ │ │ str r2, [sp, #20] │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #96] @ 0x60 │ │ │ │ - adds r2, #1 │ │ │ │ - strd fp, r2, [sp, #8] │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + str r2, [sp, #12] │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ str r2, [sp, #0] │ │ │ │ - ldrd r1, r2, [sp, #100] @ 0x64 │ │ │ │ ldr.w r8, [r3] │ │ │ │ mov r3, r6 │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ blx r8 │ │ │ │ mov.w r8, #1 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 113d2 │ │ │ │ + beq.n 1221a │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ - ldr r2, [sp, #108] @ 0x6c │ │ │ │ ldr r0, [sp, #100] @ 0x64 │ │ │ │ - lsls r1, r3, #3 │ │ │ │ + ldr r2, [sp, #108] @ 0x6c │ │ │ │ + mov.w r1, r3, lsl #3 │ │ │ │ ldr r3, [r7, #12] │ │ │ │ + str.w fp, [sp, #12] │ │ │ │ str r2, [sp, #20] │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ - strd fp, r2, [sp, #12] │ │ │ │ + str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ str r2, [sp, #0] │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ ldr.w fp, [r3] │ │ │ │ - add r2, r1 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ + add r2, r1 │ │ │ │ add r1, r0 │ │ │ │ mov r0, r7 │ │ │ │ blx fp │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 113d2 │ │ │ │ - b.n 11530 │ │ │ │ - ldrd r2, r1, [sp, #84] @ 0x54 │ │ │ │ + beq.w 1221a │ │ │ │ + b.n 123a2 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ + ldrd r2, r1, [sp, #84] @ 0x54 │ │ │ │ cmp r0, r3 │ │ │ │ it eq │ │ │ │ cmpeq r2, r1 │ │ │ │ - bne.n 113d2 │ │ │ │ - adds r2, r5, #3 │ │ │ │ + bne.w 1221a │ │ │ │ ldr r1, [sp, #108] @ 0x6c │ │ │ │ + mov.w fp, #2 │ │ │ │ + add.w r2, r5, #3 │ │ │ │ bic.w r2, r2, #3 │ │ │ │ + mov.w r8, #0 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - adds r2, #2 │ │ │ │ - str r1, [sp, #20] │ │ │ │ + add.w r2, r2, #2 │ │ │ │ + mov.w r3, r2, lsl #1 │ │ │ │ + str.w r8, [sp] │ │ │ │ + strd fp, r1, [sp, #16] │ │ │ │ ldr r1, [sp, #92] @ 0x5c │ │ │ │ - mov.w r8, #0 │ │ │ │ - lsls r3, r2, #1 │ │ │ │ - str r1, [sp, #8] │ │ │ │ + str r3, [sp, #28] │ │ │ │ add r2, r1 │ │ │ │ str r2, [sp, #12] │ │ │ │ + mov r2, r1 │ │ │ │ + mov r1, r8 │ │ │ │ + str r2, [sp, #8] │ │ │ │ ldr r2, [sp, #72] @ 0x48 │ │ │ │ - mov.w fp, #2 │ │ │ │ str r2, [sp, #4] │ │ │ │ - mov r1, r8 │ │ │ │ - str.w fp, [sp, #16] │ │ │ │ - str.w r8, [sp] │ │ │ │ - str r3, [sp, #28] │ │ │ │ ldr r2, [r0, #0] │ │ │ │ mov r0, r7 │ │ │ │ mov r6, r2 │ │ │ │ - movs r2, #8 │ │ │ │ + mov.w r2, #8 │ │ │ │ blx r6 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 113d2 │ │ │ │ + beq.w 1221a │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ mov r1, r8 │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ mov r0, r7 │ │ │ │ - strd fp, r3, [sp, #16] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + str.w r8, [sp] │ │ │ │ + strd sl, fp, [sp, #12] │ │ │ │ + str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #92] @ 0x5c │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ - strd r8, r3, [sp] │ │ │ │ - str.w sl, [sp, #12] │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr.w fp, [r2] │ │ │ │ - movs r2, #8 │ │ │ │ + mov.w r2, #8 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ blx fp │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 113d2 │ │ │ │ + beq.w 1221a │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ mul.w fp, r3, r5 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ lsls r2, r3, #15 │ │ │ │ - bpl.n 1155c │ │ │ │ + bpl.n 123ce │ │ │ │ ldr r3, [r4, #28] │ │ │ │ mov r2, fp │ │ │ │ mov r1, r9 │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, r5 │ │ │ │ ite eq │ │ │ │ moveq r0, #16 │ │ │ │ movne.w r0, #512 @ 0x200 │ │ │ │ blx b770 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 113d2 │ │ │ │ + bne.w 1221a │ │ │ │ cmp.w fp, #262144 @ 0x40000 │ │ │ │ - ble.n 1156e │ │ │ │ + ble.n 123e0 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #20 │ │ │ │ - bmi.w 113d2 │ │ │ │ + bmi.w 1221a │ │ │ │ ldr r3, [r4, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 11636 │ │ │ │ + bne.n 124b2 │ │ │ │ cmp.w r8, #0 │ │ │ │ - beq.n 11648 │ │ │ │ - ldr r2, [pc, #212] @ (11650 ) │ │ │ │ + beq.n 124c6 │ │ │ │ + ldr r2, [pc, #220] @ (124cc ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #212] @ (11654 ) │ │ │ │ - movs r0, #120 @ 0x78 │ │ │ │ + ldr r1, [pc, #220] @ (124d0 ) │ │ │ │ + mov.w r0, #120 @ 0x78 │ │ │ │ add r1, pc │ │ │ │ blx b42c │ │ │ │ mov fp, r0 │ │ │ │ ldr r3, [r4, #32] │ │ │ │ - movs r6, #0 │ │ │ │ - str.w r3, [fp, #64] @ 0x40 │ │ │ │ + mov.w r6, #0 │ │ │ │ + strd sl, r8, [fp, #96] @ 0x60 │ │ │ │ + add.w sl, fp, #8 │ │ │ │ + add.w r8, r7, #16 │ │ │ │ + mov r0, sl │ │ │ │ + strd r3, r5, [fp, #64] @ 0x40 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ + str.w r9, [fp, #84] @ 0x54 │ │ │ │ str.w r3, [fp, #72] @ 0x48 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ + strd r6, r4, [fp, #108] @ 0x6c │ │ │ │ str.w r3, [fp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ - strd r3, r9, [fp, #80] @ 0x50 │ │ │ │ + str.w r3, [fp, #80] @ 0x50 │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ str.w r3, [fp, #88] @ 0x58 │ │ │ │ ldr r3, [sp, #92] @ 0x5c │ │ │ │ - strd r3, sl, [fp, #92] @ 0x5c │ │ │ │ - adds r3, r5, #3 │ │ │ │ + str.w r3, [fp, #92] @ 0x5c │ │ │ │ + add.w r3, r5, #3 │ │ │ │ bic.w r3, r3, #3 │ │ │ │ - add.w sl, fp, #8 │ │ │ │ - adds r3, #2 │ │ │ │ - mov r0, sl │ │ │ │ - str.w r6, [fp, #108] @ 0x6c │ │ │ │ - lsls r3, r3, #1 │ │ │ │ - str.w r5, [fp, #68] @ 0x44 │ │ │ │ - strd r8, r3, [fp, #100] @ 0x64 │ │ │ │ - add.w r8, r7, #16 │ │ │ │ - str.w r4, [fp, #112] @ 0x70 │ │ │ │ + add.w r3, r3, #2 │ │ │ │ + mov.w r3, r3, lsl #1 │ │ │ │ + str.w r3, [fp, #104] @ 0x68 │ │ │ │ blx aee0 │ │ │ │ ldr r3, [r7, #12] │ │ │ │ ldr r0, [sp, #96] @ 0x60 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ - bl 95b80 │ │ │ │ - mov r2, sl │ │ │ │ + bl 9d2c0 │ │ │ │ mul.w r0, r9, r0 │ │ │ │ + mov r2, sl │ │ │ │ mov r1, r8 │ │ │ │ blx af20 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ - cbz r3, 11622 │ │ │ │ + cbz r3, 1249c │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ vldr d6, [fp, #32] │ │ │ │ mul.w r3, r5, r3 │ │ │ │ mul.w r3, r9, r3 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ vmov s15, r3 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d6, [fp, #32] │ │ │ │ mov r0, fp │ │ │ │ str.w r6, [fp, #52] @ 0x34 │ │ │ │ - add sp, #36 @ 0x24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 1221e │ │ │ │ mov fp, sl │ │ │ │ - b.n 11484 │ │ │ │ - subs r6, r5, #5 │ │ │ │ + b.n 122e4 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ + sub.w r6, r5, #5 │ │ │ │ cmp r6, #58 @ 0x3a │ │ │ │ ite hi │ │ │ │ movhi r6, #0 │ │ │ │ movls r6, #1 │ │ │ │ cmp r5, r3 │ │ │ │ it gt │ │ │ │ movgt r6, #0 │ │ │ │ - b.n 11612 │ │ │ │ - ldr r2, [pc, #32] @ (11658 ) │ │ │ │ - movs r0, #120 @ 0x78 │ │ │ │ - ldr r1, [pc, #32] @ (1165c ) │ │ │ │ + b.n 12490 │ │ │ │ + ldr r2, [pc, #32] @ (124d4 ) │ │ │ │ + mov.w r0, #120 @ 0x78 │ │ │ │ + ldr r1, [pc, #28] @ (124d8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b42c │ │ │ │ mov fp, r0 │ │ │ │ - b.n 1158a │ │ │ │ - ldr r2, [pc, #20] @ (11660 ) │ │ │ │ + b.n 123fe │ │ │ │ + ldr r2, [pc, #20] @ (124dc ) │ │ │ │ add r2, pc │ │ │ │ - b.n 1157e │ │ │ │ - nop │ │ │ │ - ldc2l 15, cr15, [r5], #1020 @ 0x3fc │ │ │ │ - ldr r1, [sp, #440] @ 0x1b8 │ │ │ │ - movs r0, r1 │ │ │ │ - movs r5, r4 │ │ │ │ + b.n 123f0 │ │ │ │ + ldc2l 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ + @ instruction: 0xfafa0008 │ │ │ │ + movs r3, r4 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [sp, #712] @ 0x2c8 │ │ │ │ - movs r0, r1 │ │ │ │ - @ instruction: 0xfbd7ffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + @ instruction: 0xfa340008 │ │ │ │ + @ instruction: 0xfb35ffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov sl, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ add r7, sp, #24 │ │ │ │ strd r2, r1, [r7, #28] │ │ │ │ ldr r2, [r0, #68] @ 0x44 │ │ │ │ ldr r1, [r0, #84] @ 0x54 │ │ │ │ - adds r3, r2, #3 │ │ │ │ + add.w r3, r2, #3 │ │ │ │ bic.w r3, r3, #3 │ │ │ │ - adds r6, r3, #2 │ │ │ │ + add.w r6, r3, #2 │ │ │ │ ldrd r3, r0, [r0, #92] @ 0x5c │ │ │ │ str r0, [r7, #36] @ 0x24 │ │ │ │ mul.w r0, r6, r2 │ │ │ │ - lsls r4, r0, #4 │ │ │ │ + mov.w r4, r0, lsl #4 │ │ │ │ cmp.w r4, #65536 @ 0x10000 │ │ │ │ - bcs.w 11826 │ │ │ │ + bcs.w 126e6 │ │ │ │ sub.w sp, sp, r4 │ │ │ │ cmp r1, #0 │ │ │ │ add.w r9, sp, #24 │ │ │ │ - ble.w 11810 │ │ │ │ + ble.w 126bc │ │ │ │ + add.w r0, r3, r6 │ │ │ │ mov r8, r6 │ │ │ │ - adds r0, r3, r6 │ │ │ │ - strd r3, r1, [r7, #4] │ │ │ │ - str r0, [r7, #12] │ │ │ │ + strd r4, r3, [r7] │ │ │ │ + strd r1, r0, [r7, #8] │ │ │ │ add.w r0, r9, #8 │ │ │ │ - str r4, [r7, #0] │ │ │ │ str r0, [r7, #24] │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ str r0, [r7, #16] │ │ │ │ - ldr r3, [r7, #36] @ 0x24 │ │ │ │ ldr r1, [r7, #12] │ │ │ │ + ldr r3, [r7, #36] @ 0x24 │ │ │ │ cmp r3, r1 │ │ │ │ - itt le │ │ │ │ - ldrle r3, [r7, #4] │ │ │ │ - strle r3, [r7, #20] │ │ │ │ - ble.n 11762 │ │ │ │ - mov r5, r8 │ │ │ │ - mov r6, r1 │ │ │ │ - mov fp, r9 │ │ │ │ - ldr.w r8, [sl, #80] @ 0x50 │ │ │ │ + itttt gt │ │ │ │ + movgt fp, r1 │ │ │ │ + movgt r5, r8 │ │ │ │ + movgt r6, fp │ │ │ │ + movgt fp, r9 │ │ │ │ + ble.w 126d8 │ │ │ │ sub.w r9, r6, r5 │ │ │ │ ldr r3, [r7, #32] │ │ │ │ - ldr.w r0, [sl, #104] @ 0x68 │ │ │ │ + str r6, [r7, #20] │ │ │ │ + ldr.w r8, [sl, #80] @ 0x50 │ │ │ │ ldr.w r1, [sl, #72] @ 0x48 │ │ │ │ + ldr.w r0, [sl, #104] @ 0x68 │ │ │ │ mul.w r4, r9, r8 │ │ │ │ - str r6, [r7, #20] │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ add r3, r4 │ │ │ │ str r3, [r7, #44] @ 0x2c │ │ │ │ ldr r3, [r7, #28] │ │ │ │ - adds r3, r4, r3 │ │ │ │ + add r3, r4 │ │ │ │ str r3, [r7, #40] @ 0x28 │ │ │ │ - str r5, [sp, #12] │ │ │ │ - movs r3, #2 │ │ │ │ - strd r8, r3, [sp, #16] │ │ │ │ + mov.w r3, #2 │ │ │ │ + strd r5, r8, [sp, #12] │ │ │ │ + str r3, [sp, #20] │ │ │ │ str r0, [r7, #52] @ 0x34 │ │ │ │ str r0, [sp, #8] │ │ │ │ str r1, [r7, #48] @ 0x30 │ │ │ │ strd r2, r1, [sp] │ │ │ │ mov r2, fp │ │ │ │ ldr r4, [r7, #24] │ │ │ │ ldrd r1, r0, [r7, #40] @ 0x28 │ │ │ │ mov r3, r4 │ │ │ │ blx b6a8 │ │ │ │ ldr.w r3, [sl, #108] @ 0x6c │ │ │ │ - movs r1, #2 │ │ │ │ + mov.w r1, #2 │ │ │ │ mov r0, fp │ │ │ │ ldr r2, [r3, #0] │ │ │ │ - strd r6, r1, [sp, #4] │ │ │ │ - mov r1, r4 │ │ │ │ - str.w r9, [sp] │ │ │ │ + strd r9, r6, [sp] │ │ │ │ mov r9, r4 │ │ │ │ add r6, r5 │ │ │ │ - ldr.w r3, [sl, #104] @ 0x68 │ │ │ │ + str r1, [sp, #8] │ │ │ │ + mov r1, r4 │ │ │ │ ldr.w r4, [sl, #64] @ 0x40 │ │ │ │ + ldr.w r3, [sl, #104] @ 0x68 │ │ │ │ blx r4 │ │ │ │ - movs r3, #2 │ │ │ │ - strd r5, r3, [sp, #12] │ │ │ │ + mov.w r3, #2 │ │ │ │ mov r1, r9 │ │ │ │ - str.w r8, [sp, #20] │ │ │ │ mov r0, fp │ │ │ │ + str.w r8, [sp, #20] │ │ │ │ + strd r5, r3, [sp, #12] │ │ │ │ ldr r3, [r7, #48] @ 0x30 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [r7, #52] @ 0x34 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [sl, #68] @ 0x44 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r3, r2, [r7, #40] @ 0x28 │ │ │ │ blx b724 │ │ │ │ ldr r3, [r7, #36] @ 0x24 │ │ │ │ ldr.w r2, [sl, #68] @ 0x44 │ │ │ │ cmp r3, r6 │ │ │ │ - bgt.n 116ca │ │ │ │ + bgt.n 12560 │ │ │ │ mov r9, fp │ │ │ │ mov r8, r5 │ │ │ │ ldr r4, [r7, #20] │ │ │ │ - ldr.w r5, [sl, #80] @ 0x50 │ │ │ │ ldr r6, [r7, #32] │ │ │ │ - ldr.w r1, [sl, #104] @ 0x68 │ │ │ │ + ldr.w r5, [sl, #80] @ 0x50 │ │ │ │ ldr.w r0, [sl, #72] @ 0x48 │ │ │ │ + ldr.w r1, [sl, #104] @ 0x68 │ │ │ │ mul.w r3, r4, r5 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ add.w fp, r6, r3 │ │ │ │ ldr r6, [r7, #28] │ │ │ │ - adds r3, r6, r3 │ │ │ │ + add r3, r6 │ │ │ │ str r3, [r7, #44] @ 0x2c │ │ │ │ ldr r3, [r7, #36] @ 0x24 │ │ │ │ - subs r6, r3, r4 │ │ │ │ - movs r3, #2 │ │ │ │ - str r6, [sp, #12] │ │ │ │ - strd r5, r3, [sp, #16] │ │ │ │ + sub.w r6, r3, r4 │ │ │ │ + mov.w r3, #2 │ │ │ │ + strd r6, r5, [sp, #12] │ │ │ │ + str r3, [sp, #20] │ │ │ │ str r1, [r7, #52] @ 0x34 │ │ │ │ str r1, [sp, #8] │ │ │ │ str r0, [r7, #48] @ 0x30 │ │ │ │ strd r2, r0, [sp] │ │ │ │ mov r2, r9 │ │ │ │ mov r0, fp │ │ │ │ ldr r3, [r7, #24] │ │ │ │ ldr r1, [r7, #44] @ 0x2c │ │ │ │ blx b6a8 │ │ │ │ ldr.w r3, [sl, #108] @ 0x6c │ │ │ │ - movs r0, #2 │ │ │ │ + mov.w r0, #2 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ str r0, [sp, #8] │ │ │ │ mov r0, r9 │ │ │ │ ldr r3, [r7, #36] @ 0x24 │ │ │ │ strd r4, r3, [sp] │ │ │ │ - ldr.w r3, [sl, #104] @ 0x68 │ │ │ │ ldr r1, [r7, #24] │ │ │ │ ldr.w r4, [sl, #64] @ 0x40 │ │ │ │ + ldr.w r3, [sl, #104] @ 0x68 │ │ │ │ blx r4 │ │ │ │ - movs r0, #2 │ │ │ │ - strd r6, r0, [sp, #12] │ │ │ │ + mov.w r0, #2 │ │ │ │ str r5, [sp, #20] │ │ │ │ + strd r6, r0, [sp, #12] │ │ │ │ ldr r0, [r7, #48] @ 0x30 │ │ │ │ str r0, [sp, #8] │ │ │ │ mov r0, r9 │ │ │ │ ldr r2, [r7, #52] @ 0x34 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r2, fp │ │ │ │ ldr.w r3, [sl, #68] @ 0x44 │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [r7, #44] @ 0x2c │ │ │ │ ldr r1, [r7, #24] │ │ │ │ + ldr r3, [r7, #44] @ 0x2c │ │ │ │ blx b724 │ │ │ │ ldr.w r3, [sl, #88] @ 0x58 │ │ │ │ - ldr r6, [r7, #32] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - adds r1, r6, r3 │ │ │ │ + ldr r6, [r7, #32] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w r1, r6, r3 │ │ │ │ ldr r6, [r7, #28] │ │ │ │ - adds r2, #1 │ │ │ │ - str r1, [r7, #32] │ │ │ │ - adds r3, r6, r3 │ │ │ │ - str r3, [r7, #28] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ str r2, [r7, #16] │ │ │ │ + add r3, r6 │ │ │ │ + strd r3, r1, [r7, #28] │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ cmp r3, r2 │ │ │ │ - ble.n 11808 │ │ │ │ + ble.n 126b4 │ │ │ │ ldr.w r2, [sl, #68] @ 0x44 │ │ │ │ - b.n 116b6 │ │ │ │ + b.n 1254c │ │ │ │ ldr r4, [r7, #0] │ │ │ │ cmp.w r4, #65536 @ 0x10000 │ │ │ │ - bcs.n 11818 │ │ │ │ - adds r7, #60 @ 0x3c │ │ │ │ + bcs.n 126de │ │ │ │ + add.w r7, r7, #60 @ 0x3c │ │ │ │ mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + ldr r3, [r7, #4] │ │ │ │ + str r3, [r7, #20] │ │ │ │ + b.n 125fe │ │ │ │ mov r0, r9 │ │ │ │ blx b5c0 │ │ │ │ - adds r7, #60 @ 0x3c │ │ │ │ - mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 126bc │ │ │ │ mov r0, r4 │ │ │ │ strd r3, r1, [r7, #48] @ 0x30 │ │ │ │ blx b46c │ │ │ │ ldr r1, [r7, #52] @ 0x34 │ │ │ │ mov r9, r0 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.n 11818 │ │ │ │ - ldr.w r2, [sl, #68] @ 0x44 │ │ │ │ + ble.n 126de │ │ │ │ ldr r3, [r7, #48] @ 0x30 │ │ │ │ - b.n 116a0 │ │ │ │ + ldr.w r2, [sl, #68] @ 0x44 │ │ │ │ + b.n 12532 │ │ │ │ │ │ │ │ -00011840 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ +00012700 : │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r2 │ │ │ │ - ldr.w sl, [pc, #192] @ 11908 │ │ │ │ - sub sp, #12 │ │ │ │ - mov.w r9, #0 │ │ │ │ - mov r7, r3 │ │ │ │ - add sl, pc │ │ │ │ - mov r3, sl │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ - str.w r9, [sp] │ │ │ │ mov r6, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov.w r9, #0 │ │ │ │ + mov.w r0, #36 @ 0x24 │ │ │ │ + ldr.w sl, [pc, #232] @ 12804 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #12 │ │ │ │ mov r2, r7 │ │ │ │ - movs r0, #36 @ 0x24 │ │ │ │ + ldr.w r8, [pc, #216] @ 12808 │ │ │ │ + str.w r9, [sp] │ │ │ │ + add sl, pc │ │ │ │ ldr r1, [r4, #0] │ │ │ │ + mov r3, sl │ │ │ │ blx af38 │ │ │ │ - ldr.w r8, [pc, #160] @ 1190c │ │ │ │ mov r1, r0 │ │ │ │ - str r6, [r0, #32] │ │ │ │ strd r4, r9, [r0, #24] │ │ │ │ + add r8, pc │ │ │ │ + str r6, [r0, #32] │ │ │ │ mov r0, r5 │ │ │ │ blx b598 │ │ │ │ - ldr r3, [pc, #148] @ (11910 ) │ │ │ │ - add r8, pc │ │ │ │ + ldr r3, [pc, #188] @ (1280c ) │ │ │ │ ldr.w r8, [r8, r3] │ │ │ │ ldr.w fp, [r8] │ │ │ │ cmp.w fp, #0 │ │ │ │ - beq.n 118a8 │ │ │ │ - str.w r9, [sp] │ │ │ │ + beq.n 1277c │ │ │ │ mov r3, sl │ │ │ │ mov r2, r7 │ │ │ │ - movs r0, #36 @ 0x24 │ │ │ │ + str.w r9, [sp] │ │ │ │ ldr r1, [r4, #0] │ │ │ │ + mov.w r0, #36 @ 0x24 │ │ │ │ blx fp │ │ │ │ mov r1, r0 │ │ │ │ - str r6, [r0, #32] │ │ │ │ - strd r4, r9, [r0, #24] │ │ │ │ mov r0, r5 │ │ │ │ + strd r4, r9, [r1, #24] │ │ │ │ + str r6, [r1, #32] │ │ │ │ blx b598 │ │ │ │ - ldr.w fp, [pc, #104] @ 11914 │ │ │ │ + ldr.w fp, [pc, #144] @ 12810 │ │ │ │ mov.w sl, #0 │ │ │ │ - str.w sl, [sp] │ │ │ │ mov r2, r7 │ │ │ │ - add fp, pc │ │ │ │ - movs r0, #36 @ 0x24 │ │ │ │ + mov.w r0, #36 @ 0x24 │ │ │ │ + mov.w r9, #1 │ │ │ │ + str.w sl, [sp] │ │ │ │ ldr r1, [r4, #0] │ │ │ │ + add fp, pc │ │ │ │ mov r3, fp │ │ │ │ blx af38 │ │ │ │ - mov.w r9, #1 │ │ │ │ mov r1, r0 │ │ │ │ - str r6, [r0, #32] │ │ │ │ - str r4, [r0, #24] │ │ │ │ - str.w r9, [r0, #28] │ │ │ │ mov r0, r5 │ │ │ │ + strd r4, r9, [r1, #24] │ │ │ │ + str r6, [r1, #32] │ │ │ │ blx b598 │ │ │ │ ldr.w r8, [r8] │ │ │ │ cmp.w r8, #0 │ │ │ │ - beq.n 11902 │ │ │ │ - str.w sl, [sp] │ │ │ │ + beq.n 127ea │ │ │ │ mov r3, fp │ │ │ │ mov r2, r7 │ │ │ │ - movs r0, #36 @ 0x24 │ │ │ │ + str.w sl, [sp] │ │ │ │ ldr r1, [r4, #0] │ │ │ │ + mov.w r0, #36 @ 0x24 │ │ │ │ blx r8 │ │ │ │ mov r1, r0 │ │ │ │ - str r6, [r0, #32] │ │ │ │ - strd r4, r9, [r0, #24] │ │ │ │ mov r0, r5 │ │ │ │ + strd r4, r9, [r1, #24] │ │ │ │ + str r6, [r1, #32] │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b594 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - @ instruction: 0xfb53ffff │ │ │ │ - bcc.n 119a0 │ │ │ │ - movs r0, r1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + @ instruction: 0xfaa9ffff │ │ │ │ + adds r4, #128 @ 0x80 │ │ │ │ + movs r1, r1 │ │ │ │ lsls r0, r2, #16 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfaefffff │ │ │ │ - push {r4, lr} │ │ │ │ + @ instruction: 0xfa49ffff │ │ │ │ + ldr r3, [r0, #92] @ 0x5c │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov lr, r1 │ │ │ │ mov r1, r2 │ │ │ │ + ldr r4, [r0, #84] @ 0x54 │ │ │ │ sub sp, #16 │ │ │ │ ldr r2, [r0, #100] @ 0x64 │ │ │ │ - ldr r3, [r0, #92] @ 0x5c │ │ │ │ - ldr r4, [r0, #84] @ 0x54 │ │ │ │ + mul.w ip, r4, r3 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r4, [sp, #12] │ │ │ │ - mul.w ip, r4, r3 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ ldr r4, [r0, #96] @ 0x60 │ │ │ │ + add r1, ip │ │ │ │ strd r3, r4, [sp, #4] │ │ │ │ ldr r3, [r0, #76] @ 0x4c │ │ │ │ - mov.w ip, ip, lsl #3 │ │ │ │ str r3, [sp, #0] │ │ │ │ - add r1, ip │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ add.w r0, lr, ip │ │ │ │ blx r4 │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ + nop │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldr.w r8, [r0, #24] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ sub sp, #28 │ │ │ │ ldr.w r2, [r8] │ │ │ │ cmp r1, r2 │ │ │ │ - beq.n 1196c │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 12888 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [sp, #72] @ 0x48 │ │ │ │ cmp r4, r2 │ │ │ │ it eq │ │ │ │ cmpeq r6, r1 │ │ │ │ ldr r1, [sp, #68] @ 0x44 │ │ │ │ @@ -9670,2703 +10236,2866 @@ │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #0 │ │ │ │ cmp r3, r1 │ │ │ │ ite ne │ │ │ │ movne r2, #0 │ │ │ │ andeq.w r2, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.n 11964 │ │ │ │ + beq.n 12870 │ │ │ │ ldrd r3, r2, [sp, #76] @ 0x4c │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r8 │ │ │ │ add.w r9, r3, r2 │ │ │ │ ldr r2, [sp, #92] @ 0x5c │ │ │ │ ldr.w r3, [r8, #12] │ │ │ │ + str.w r9, [sp, #12] │ │ │ │ str r2, [sp, #20] │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ - strd r9, r2, [sp, #12] │ │ │ │ + str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ str r2, [sp, #4] │ │ │ │ - str r1, [sp, #0] │ │ │ │ - ldrd r1, r2, [sp, #84] @ 0x54 │ │ │ │ + mov r2, r1 │ │ │ │ + ldr r1, [sp, #84] @ 0x54 │ │ │ │ + str r2, [sp, #0] │ │ │ │ ldr r7, [r3, #0] │ │ │ │ mov r3, r6 │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ blx r7 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 11964 │ │ │ │ - ldr r2, [pc, #88] @ (11a1c ) │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ - ldr r1, [pc, #88] @ (11a20 ) │ │ │ │ + beq.n 12870 │ │ │ │ + ldr r2, [pc, #92] @ (12940 ) │ │ │ │ + mov.w r0, #112 @ 0x70 │ │ │ │ + ldr r1, [pc, #92] @ (12944 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b42c │ │ │ │ ldr r3, [r5, #28] │ │ │ │ - str r3, [r0, #64] @ 0x40 │ │ │ │ mov r7, r0 │ │ │ │ + strd r3, r4, [r0, #64] @ 0x40 │ │ │ │ + add.w r4, r0, #8 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ - str r3, [r0, #76] @ 0x4c │ │ │ │ - movs r3, #0 │ │ │ │ - str r3, [r0, #100] @ 0x64 │ │ │ │ + str r6, [r0, #72] @ 0x48 │ │ │ │ + str.w r9, [r0, #96] @ 0x60 │ │ │ │ + str r5, [r0, #104] @ 0x68 │ │ │ │ + mov r0, r4 │ │ │ │ + add.w r5, r8, #16 │ │ │ │ + str r3, [r7, #76] @ 0x4c │ │ │ │ + mov.w r3, #0 │ │ │ │ + str r3, [r7, #100] @ 0x64 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ - str r3, [r0, #80] @ 0x50 │ │ │ │ + str r3, [r7, #80] @ 0x50 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ - str r3, [r0, #84] @ 0x54 │ │ │ │ + str r3, [r7, #84] @ 0x54 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ - str r4, [r0, #68] @ 0x44 │ │ │ │ - add.w r4, r0, #8 │ │ │ │ - str r3, [r0, #88] @ 0x58 │ │ │ │ + str r3, [r7, #88] @ 0x58 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ - strd r3, r9, [r0, #92] @ 0x5c │ │ │ │ - str r5, [r0, #104] @ 0x68 │ │ │ │ - add.w r5, r8, #16 │ │ │ │ - str r6, [r0, #72] @ 0x48 │ │ │ │ - mov r0, r4 │ │ │ │ + str r3, [r7, #92] @ 0x5c │ │ │ │ blx aee0 │ │ │ │ ldr.w r3, [r8, #12] │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r5 │ │ │ │ blx af20 │ │ │ │ mov r0, r7 │ │ │ │ - b.n 11966 │ │ │ │ - nop │ │ │ │ - vmaxnm.f32 , , │ │ │ │ - str r5, [sp, #224] @ 0xe0 │ │ │ │ - movs r0, r1 │ │ │ │ + b.n 12874 │ │ │ │ + vminnm.f32 , , │ │ │ │ + @ instruction: 0xf6160008 │ │ │ │ ldr r3, [r0, #104] @ 0x68 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r4, r0 │ │ │ │ + mov r5, r1 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ ldr r6, [r0, #68] @ 0x44 │ │ │ │ - ldr r7, [r3, #24] │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ sub sp, #8 │ │ │ │ + ldr r7, [r3, #24] │ │ │ │ ldr.w r8, [r1] │ │ │ │ - mov r5, r1 │ │ │ │ mov r0, r6 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ blx b970 │ │ │ │ ldr r2, [r7, #4] │ │ │ │ - str r2, [sp, #4] │ │ │ │ mov r3, r0 │ │ │ │ - ldr r1, [pc, #20] @ (11a5c ) │ │ │ │ mov r0, r5 │ │ │ │ + ldr r1, [pc, #28] @ (12990 ) │ │ │ │ + str r2, [sp, #4] │ │ │ │ ldr r2, [r4, #88] @ 0x58 │ │ │ │ - str r2, [sp, #0] │ │ │ │ add r1, pc │ │ │ │ + str r2, [sp, #0] │ │ │ │ mov r2, r6 │ │ │ │ blx r8 │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - nop │ │ │ │ - ldr r3, [pc, #488] @ (11c48 ) │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ + cbz r0, 129f8 │ │ │ │ movs r0, r1 │ │ │ │ mov ip, r0 │ │ │ │ - push {lr} │ │ │ │ mov r0, r1 │ │ │ │ + str.w lr, [sp, #-4]! │ │ │ │ + ldr.w r3, [ip, #68] @ 0x44 │ │ │ │ sub sp, #12 │ │ │ │ ldr.w r2, [ip, #104] @ 0x68 │ │ │ │ ldr.w r1, [ip, #80] @ 0x50 │ │ │ │ - ldr.w r3, [ip, #68] @ 0x44 │ │ │ │ ldr r2, [r2, #24] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ strd r3, r1, [sp] │ │ │ │ mul.w r3, r1, r3 │ │ │ │ add.w r1, ip, #100 @ 0x64 │ │ │ │ blx aea0 │ │ │ │ add sp, #12 │ │ │ │ ldr.w pc, [sp], #4 │ │ │ │ - nop │ │ │ │ │ │ │ │ -00011a90 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ +000129c4 : │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r4, r2 │ │ │ │ - ldr.w sl, [pc, #104] @ 11b00 │ │ │ │ - sub sp, #8 │ │ │ │ - mov.w r9, #0 │ │ │ │ - adds r7, r3, #2 │ │ │ │ - add sl, pc │ │ │ │ - mov r3, sl │ │ │ │ mov r5, r0 │ │ │ │ - str.w r9, [sp] │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + add.w r7, r3, #2 │ │ │ │ mov r6, r1 │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ mov r2, r7 │ │ │ │ - movs r0, #32 │ │ │ │ + mov.w r0, #32 │ │ │ │ + ldr.w sl, [pc, #128] @ 12a64 │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + sub sp, #8 │ │ │ │ + mov.w r9, #0 │ │ │ │ + ldr.w r8, [pc, #120] @ 12a68 │ │ │ │ + str.w r9, [sp] │ │ │ │ ldr r1, [r4, #0] │ │ │ │ + add sl, pc │ │ │ │ + mov r3, sl │ │ │ │ blx af38 │ │ │ │ - ldr.w r8, [pc, #72] @ 11b04 │ │ │ │ mov r1, r0 │ │ │ │ strd r4, r6, [r0, #24] │ │ │ │ mov r0, r5 │ │ │ │ - add r8, pc │ │ │ │ blx b598 │ │ │ │ - ldr r3, [pc, #60] @ (11b08 ) │ │ │ │ + ldr r3, [pc, #92] @ (12a6c ) │ │ │ │ + add r8, pc │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ ldr.w r8, [r3] │ │ │ │ cmp.w r8, #0 │ │ │ │ - beq.n 11afa │ │ │ │ - str.w r9, [sp] │ │ │ │ + beq.n 12a4e │ │ │ │ mov r3, sl │ │ │ │ mov r2, r7 │ │ │ │ - movs r0, #32 │ │ │ │ + str.w r9, [sp] │ │ │ │ ldr r1, [r4, #0] │ │ │ │ + mov.w r0, #32 │ │ │ │ blx r8 │ │ │ │ mov r1, r0 │ │ │ │ - strd r4, r6, [r0, #24] │ │ │ │ mov r0, r5 │ │ │ │ + strd r4, r6, [r1, #24] │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, lr, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ b.w b594 │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - mcr2 15, 5, pc, cr11, cr15, {7} @ │ │ │ │ - bne.n 11b08 │ │ │ │ - movs r0, r1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + nop │ │ │ │ + mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ + adds r1, #182 @ 0xb6 │ │ │ │ + movs r1, r1 │ │ │ │ lsls r0, r2, #16 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r2 │ │ │ │ ldr r3, [r0, #76] @ 0x4c │ │ │ │ - sub sp, #20 │ │ │ │ - ldr r2, [r0, #88] @ 0x58 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + ldrd r2, r1, [r0, #88] @ 0x58 │ │ │ │ cmp r3, #0 │ │ │ │ it eq │ │ │ │ addeq r3, #1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #20 │ │ │ │ ldr.w r8, [r0, #64] @ 0x40 │ │ │ │ cmp r2, #0 │ │ │ │ - ldr r1, [r0, #92] @ 0x5c │ │ │ │ str r2, [sp, #8] │ │ │ │ - ble.n 11bce │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + ble.n 12b52 │ │ │ │ cmp.w r8, #1 │ │ │ │ - ble.n 11bce │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + ble.n 12b52 │ │ │ │ ldr.w ip, [r0, #80] @ 0x50 │ │ │ │ mov r4, r0 │ │ │ │ cmp ip, r3 │ │ │ │ - ble.n 11bce │ │ │ │ + ble.n 12b52 │ │ │ │ ldr r5, [r4, #84] @ 0x54 │ │ │ │ ldr r4, [r4, #100] @ 0x64 │ │ │ │ ldrd r2, r0, [r0, #68] @ 0x44 │ │ │ │ cmp r5, #1 │ │ │ │ ldr r4, [r4, #0] │ │ │ │ - bne.n 11bd4 │ │ │ │ + bne.n 12b6a │ │ │ │ add ip, r2 │ │ │ │ - lsls r5, r2, #3 │ │ │ │ + mov.w r5, r2, lsl #3 │ │ │ │ add r2, r3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ add.w r9, r0, #4294967295 @ 0xffffffff │ │ │ │ mov.w fp, ip, lsl #3 │ │ │ │ add.w sl, r4, r3, lsl #4 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ mov r0, fp │ │ │ │ str r2, [sp, #12] │ │ │ │ - movs r2, #0 │ │ │ │ + mov.w r2, #0 │ │ │ │ ldr.w ip, [sp, #12] │ │ │ │ - adds r4, r0, r6 │ │ │ │ + add.w r4, r0, r6 │ │ │ │ mov fp, r9 │ │ │ │ mov.w lr, #1 │ │ │ │ strd r1, r2, [sp] │ │ │ │ + add.w r2, sl, fp, lsl #4 │ │ │ │ add.w r3, r6, ip │ │ │ │ add.w r1, r7, ip │ │ │ │ - add.w r2, sl, fp, lsl #4 │ │ │ │ vldr d4, [r2, #-16] │ │ │ │ - adds r2, #16 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ vldr d3, [r3] │ │ │ │ vldr d7, [r2, #-24] @ 0xffffffe8 │ │ │ │ vldr d5, [r1] │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vstmia r3!, {d6} │ │ │ │ cmp r3, r4 │ │ │ │ vstmia r1!, {d7} │ │ │ │ - bne.n 11b82 │ │ │ │ + bne.n 12b00 │ │ │ │ add.w lr, lr, #1 │ │ │ │ add fp, r9 │ │ │ │ - adds r4, r3, r5 │ │ │ │ - add ip, r5 │ │ │ │ cmp r8, lr │ │ │ │ - bne.n 11b76 │ │ │ │ + add.w r4, r3, r5 │ │ │ │ + add ip, r5 │ │ │ │ + bne.n 12af4 │ │ │ │ ldrd r1, r2, [sp] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - adds r2, #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ add r6, r1 │ │ │ │ add r7, r1 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 11b66 │ │ │ │ + bne.n 12ae2 │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - add.w sl, r0, #4294967295 @ 0xffffffff │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov.w fp, r2, lsl #3 │ │ │ │ + add.w sl, r0, #4294967295 @ 0xffffffff │ │ │ │ add r0, ip │ │ │ │ mla r2, r3, r5, r2 │ │ │ │ - subs r0, #1 │ │ │ │ + add.w r0, r0, #4294967295 @ 0xffffffff │ │ │ │ sub.w r3, r3, ip │ │ │ │ - mov.w sl, sl, lsl #4 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ add.w r0, r4, r0, lsl #4 │ │ │ │ - str r2, [sp, #12] │ │ │ │ - lsls r4, r5, #3 │ │ │ │ + mov.w sl, sl, lsl #4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + mov.w r4, r5, lsl #3 │ │ │ │ mov.w r9, r3, lsl #4 │ │ │ │ - movs r2, #0 │ │ │ │ + str r2, [sp, #12] │ │ │ │ + mov.w r2, #0 │ │ │ │ ldr.w ip, [sp, #12] │ │ │ │ mov r5, r0 │ │ │ │ mov.w lr, #1 │ │ │ │ strd r1, r2, [sp] │ │ │ │ add.w r1, r6, ip │ │ │ │ add.w r2, r7, ip │ │ │ │ add.w r3, r5, r9 │ │ │ │ - vldr d3, [r3, #-8] │ │ │ │ - adds r3, #16 │ │ │ │ vldr d4, [r2] │ │ │ │ + add.w r3, r3, #16 │ │ │ │ vldr d5, [r3, #-32] @ 0xffffffe0 │ │ │ │ + vldr d3, [r3, #-24] @ 0xffffffe8 │ │ │ │ cmp r3, r5 │ │ │ │ vldr d7, [r1] │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vstr d6, [r1] │ │ │ │ add r1, r4 │ │ │ │ vstr d7, [r2] │ │ │ │ add r2, r4 │ │ │ │ - bne.n 11c16 │ │ │ │ + bne.n 12bb4 │ │ │ │ add.w lr, lr, #1 │ │ │ │ add.w r5, r3, sl │ │ │ │ - add ip, fp │ │ │ │ cmp r8, lr │ │ │ │ - bne.n 11c0a │ │ │ │ + add ip, fp │ │ │ │ + bne.n 12ba8 │ │ │ │ ldrd r1, r2, [sp] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - adds r2, #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ add r6, r1 │ │ │ │ add r7, r1 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 11bfc │ │ │ │ - add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ - mov r7, r0 │ │ │ │ + bne.n 12b9a │ │ │ │ + b.n 12b52 │ │ │ │ + nop │ │ │ │ ldr r3, [r0, #76] @ 0x4c │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + mov r4, r2 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r1 │ │ │ │ ldr r5, [r0, #84] @ 0x54 │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ sub sp, #12 │ │ │ │ - mov r6, r1 │ │ │ │ - mov r4, r2 │ │ │ │ + mov r7, r0 │ │ │ │ mul.w r5, r3, r5 │ │ │ │ - bl 11b0c │ │ │ │ + bl 12a70 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ - lsls r2, r5, #3 │ │ │ │ - adds r3, r6, r2 │ │ │ │ + mov.w r2, r5, lsl #3 │ │ │ │ + add.w r3, r6, r2 │ │ │ │ add r2, r4 │ │ │ │ - str r2, [sp, #0] │ │ │ │ mov r1, r3 │ │ │ │ + str r2, [sp, #0] │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ blx r4 │ │ │ │ add sp, #12 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - nop │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + ldr r3, [r0, #84] @ 0x54 │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r2 │ │ │ │ + mov r5, r1 │ │ │ │ + ldr r2, [r0, #76] @ 0x4c │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ sub sp, #12 │ │ │ │ ldr r0, [r0, #96] @ 0x60 │ │ │ │ - ldr r2, [r4, #76] @ 0x4c │ │ │ │ - mov r5, r1 │ │ │ │ - ldr r3, [r4, #84] @ 0x54 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ mov.w ip, r3, lsl #3 │ │ │ │ add.w r2, r6, ip │ │ │ │ - str r2, [sp, #0] │ │ │ │ add.w r3, r1, ip │ │ │ │ - ldr r7, [r0, #56] @ 0x38 │ │ │ │ mov r1, r3 │ │ │ │ + str r2, [sp, #0] │ │ │ │ + ldr r7, [r0, #56] @ 0x38 │ │ │ │ blx r7 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, lr} │ │ │ │ - b.n 11b0c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ + b.n 12a70 │ │ │ │ nop │ │ │ │ mov r3, r0 │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r0, r1 │ │ │ │ - ldr r4, [r1, #0] │ │ │ │ - sub sp, #16 │ │ │ │ ldr r2, [r3, #108] @ 0x6c │ │ │ │ + sub sp, #16 │ │ │ │ + ldr r4, [r1, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 11cfc │ │ │ │ - ldr r2, [pc, #32] @ (11d04 ) │ │ │ │ + beq.n 12cca │ │ │ │ + ldr r2, [pc, #32] @ (12cd0 ) │ │ │ │ add r2, pc │ │ │ │ ldr r1, [r3, #96] @ 0x60 │ │ │ │ str r1, [sp, #8] │ │ │ │ ldr r1, [r3, #88] @ 0x58 │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r1, [r3, #72] @ 0x48 │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #20] @ (11d08 ) │ │ │ │ + ldr r1, [pc, #20] @ (12cd4 ) │ │ │ │ ldr r3, [r3, #64] @ 0x40 │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r2, [pc, #12] @ (11d0c ) │ │ │ │ + ldr r2, [pc, #12] @ (12cd8 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 11ce4 │ │ │ │ - nop │ │ │ │ - ldr r0, [pc, #536] @ (11f20 ) │ │ │ │ + b.n 12cb2 │ │ │ │ + add r7, sp, #992 @ 0x3e0 │ │ │ │ movs r0, r1 │ │ │ │ - ldr r0, [pc, #976] @ (120dc ) │ │ │ │ + add sp, #408 @ 0x198 │ │ │ │ movs r0, r1 │ │ │ │ - ldr r0, [pc, #408] @ (11ea8 ) │ │ │ │ + add r7, sp, #864 @ 0x360 │ │ │ │ movs r0, r1 │ │ │ │ ldr r0, [r0, #96] @ 0x60 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r5, r1 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ sub sp, #8 │ │ │ │ - ldrd r8, r1, [sp, #44] @ 0x2c │ │ │ │ + ldrd r7, r1, [sp, #44] @ 0x2c │ │ │ │ cmp r2, r3 │ │ │ │ it eq │ │ │ │ - cmpeq r8, r1 │ │ │ │ - bne.n 11e24 │ │ │ │ + cmpeq r7, r1 │ │ │ │ + bne.w 12e0c │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #28 │ │ │ │ - bmi.n 11e24 │ │ │ │ + bmi.n 12e0c │ │ │ │ mov r1, r2 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ mov r4, r2 │ │ │ │ blx b4e0 │ │ │ │ - strd r8, r8, [sp] │ │ │ │ ldrd r2, r3, [sp, #36] @ 0x24 │ │ │ │ - mov r7, r0 │ │ │ │ + mov r8, r0 │ │ │ │ + strd r7, r7, [sp] │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ mov r1, r2 │ │ │ │ blx af84 │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r1, r0 │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ add r2, r3 │ │ │ │ add r3, r0 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r8 │ │ │ │ strd r2, r3, [sp] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #68] @ 0x44 │ │ │ │ blx b8b0 │ │ │ │ - mov r7, r0 │ │ │ │ + mov r8, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 11e20 │ │ │ │ + beq.n 12e08 │ │ │ │ ldr r3, [r6, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 11e2c │ │ │ │ - ldr r2, [pc, #172] @ (11e34 ) │ │ │ │ + beq.n 12e20 │ │ │ │ + ldr r2, [pc, #200] @ (12e28 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #172] @ (11e38 ) │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ + ldr r1, [pc, #200] @ (12e2c ) │ │ │ │ + mov.w r0, #112 @ 0x70 │ │ │ │ add r1, pc │ │ │ │ blx b42c │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - str r3, [r0, #72] @ 0x48 │ │ │ │ - mov ip, r0 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ vmov.f64 d6, #32 @ 0x41000000 8.0 │ │ │ │ - str r3, [r0, #84] @ 0x54 │ │ │ │ - vmov.f64 d4, #16 @ 0x40800000 4.0 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ - strd r3, r8, [r0, #88] @ 0x58 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ - str r3, [r0, #76] @ 0x4c │ │ │ │ - add r3, r2 │ │ │ │ - str r3, [r0, #80] @ 0x50 │ │ │ │ - ldr r3, [r6, #12] │ │ │ │ + mov r3, r0 │ │ │ │ strd r5, r4, [r0, #64] @ 0x40 │ │ │ │ - subs r5, #1 │ │ │ │ - str r3, [r0, #108] @ 0x6c │ │ │ │ - movs r3, #0 │ │ │ │ - str r3, [r0, #100] @ 0x64 │ │ │ │ - subs r3, r2, #1 │ │ │ │ - add.w r4, r7, #8 │ │ │ │ + add.w r5, r5, #4294967295 @ 0xffffffff │ │ │ │ + vmov.f64 d4, #16 @ 0x40800000 4.0 │ │ │ │ + ldr r1, [sp, #56] @ 0x38 │ │ │ │ + str r2, [r0, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ + str r2, [r0, #84] @ 0x54 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + strd r7, r8, [r0, #92] @ 0x5c │ │ │ │ str r6, [r0, #104] @ 0x68 │ │ │ │ - str r7, [r0, #96] @ 0x60 │ │ │ │ - mul.w r5, r3, r5 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ - mul.w r5, r3, r5 │ │ │ │ + str r2, [r0, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ + str r2, [r0, #76] @ 0x4c │ │ │ │ + add r2, r1 │ │ │ │ + str r2, [r0, #80] @ 0x50 │ │ │ │ + ldr r2, [r6, #12] │ │ │ │ + str r2, [r0, #108] @ 0x6c │ │ │ │ + mov.w r2, #0 │ │ │ │ + str r2, [r0, #100] @ 0x64 │ │ │ │ + add.w r2, r1, #4294967295 @ 0xffffffff │ │ │ │ + mul.w r5, r2, r5 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + mul.w r5, r2, r5 │ │ │ │ vmov s15, r5 │ │ │ │ - add.w r5, r0, #8 │ │ │ │ - ldmia r4!, {r0, r1, r2, r3} │ │ │ │ + ldrd r4, r5, [r8, #8] │ │ │ │ + strd r4, r5, [r0, #8] │ │ │ │ + ldrd r4, r5, [r8, #16] │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - stmia r5!, {r0, r1, r2, r3} │ │ │ │ + strd r4, r5, [r0, #16] │ │ │ │ + vldr d5, [r0, #16] │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ - ldmia.w r4, {r0, r1, r2, r3} │ │ │ │ - stmia.w r5, {r0, r1, r2, r3} │ │ │ │ - vldr d5, [ip, #16] │ │ │ │ - mov r0, ip │ │ │ │ + ldrd r4, r5, [r8, #24] │ │ │ │ + strd r4, r5, [r0, #24] │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vstr d5, [ip, #16] │ │ │ │ - vldr d5, [ip, #8] │ │ │ │ + ldrd r0, r1, [r8, #32] │ │ │ │ + vstr d5, [r3, #16] │ │ │ │ + vldr d5, [r3, #8] │ │ │ │ + strd r0, r1, [r3, #32] │ │ │ │ + mov r0, r3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ - vldr d7, [ip, #32] │ │ │ │ + vldr d7, [r3, #32] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d7, [ip, #32] │ │ │ │ - vstr d5, [ip, #8] │ │ │ │ - add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + vstr d5, [r3, #8] │ │ │ │ + vstr d7, [r3, #32] │ │ │ │ + b.n 12e10 │ │ │ │ blx b6d0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r2, [pc, #12] @ (11e3c ) │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ + ldr r2, [pc, #12] @ (12e30 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 11d8a │ │ │ │ + b.n 12d62 │ │ │ │ nop │ │ │ │ - vmaxnm.f32 , , │ │ │ │ - str r1, [sp, #520] @ 0x208 │ │ │ │ - movs r0, r1 │ │ │ │ - mrc2 15, 1, pc, cr11, cr15, {7} │ │ │ │ - push {r4, r5, lr} │ │ │ │ + mcr2 15, 7, pc, cr13, cr15, {7} @ │ │ │ │ + sub.w r0, r8, #8 │ │ │ │ + stc2l 15, cr15, [r7, #1020]! @ 0x3fc │ │ │ │ + str.w r4, [sp, #-12]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #96] @ 0x60 │ │ │ │ + strd r5, lr, [sp, #4] │ │ │ │ sub sp, #12 │ │ │ │ mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ - ldr r2, [r4, #72] @ 0x48 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ add.w r1, r4, #100 @ 0x64 │ │ │ │ - strd r2, r3, [sp] │ │ │ │ mov r0, r5 │ │ │ │ + ldr r2, [r4, #72] @ 0x48 │ │ │ │ + strd r2, r3, [sp] │ │ │ │ mul.w r3, r2, r3 │ │ │ │ - ldr r2, [pc, #8] @ (11e6c ) │ │ │ │ + ldr r2, [pc, #20] @ (12e70 ) │ │ │ │ add r2, pc │ │ │ │ blx aea0 │ │ │ │ add sp, #12 │ │ │ │ - pop {r4, r5, pc} │ │ │ │ - ldr r6, [r3, #120] @ 0x78 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + bvs.n 12e3c │ │ │ │ movs r0, r1 │ │ │ │ │ │ │ │ -00011e70 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ - movs r5, #0 │ │ │ │ - ldr.w r8, [pc, #128] @ 11ef8 │ │ │ │ - sub sp, #8 │ │ │ │ +00012e74 : │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ + mov.w r5, #0 │ │ │ │ mov r4, r0 │ │ │ │ - add r8, pc │ │ │ │ - movs r2, #1 │ │ │ │ - mov r3, r8 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + mov.w r2, #1 │ │ │ │ mov r1, r5 │ │ │ │ - movs r0, #24 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ + sub sp, #8 │ │ │ │ + mov.w r0, #24 │ │ │ │ + ldr.w r8, [pc, #148] @ 12f28 │ │ │ │ str r5, [sp, #0] │ │ │ │ + ldr r6, [pc, #144] @ (12f2c ) │ │ │ │ + add r8, pc │ │ │ │ + mov r3, r8 │ │ │ │ blx af38 │ │ │ │ - ldr r6, [pc, #108] @ (11efc ) │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx b598 │ │ │ │ - ldr r3, [pc, #100] @ (11f00 ) │ │ │ │ + ldr r3, [pc, #132] @ (12f30 ) │ │ │ │ add r6, pc │ │ │ │ ldr r6, [r6, r3] │ │ │ │ ldr r7, [r6, #0] │ │ │ │ - cbz r7, 11eb6 │ │ │ │ + cbz r7, 12ecc │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r8 │ │ │ │ - movs r2, #1 │ │ │ │ - movs r0, #24 │ │ │ │ str r5, [sp, #0] │ │ │ │ + mov.w r2, #1 │ │ │ │ + mov.w r0, #24 │ │ │ │ blx r7 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx b598 │ │ │ │ - ldr r7, [pc, #76] @ (11f04 ) │ │ │ │ - movs r5, #0 │ │ │ │ + ldr r7, [pc, #100] @ (12f34 ) │ │ │ │ + mov.w r5, #0 │ │ │ │ + mov.w r0, #24 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r5 │ │ │ │ + str r5, [sp, #0] │ │ │ │ add r7, pc │ │ │ │ - movs r0, #24 │ │ │ │ mov r3, r7 │ │ │ │ - str r5, [sp, #0] │ │ │ │ blx af38 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx b598 │ │ │ │ ldr r6, [r6, #0] │ │ │ │ - cbz r6, 11ef0 │ │ │ │ + cbz r6, 12f16 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r7 │ │ │ │ - mov r2, r5 │ │ │ │ str r5, [sp, #0] │ │ │ │ - movs r0, #24 │ │ │ │ + mov r2, r5 │ │ │ │ + mov.w r0, #24 │ │ │ │ blx r6 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, lr, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ b.w b594 │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ nop │ │ │ │ - mrc2 15, 4, pc, cr7, cr15, {7} │ │ │ │ - ldmia r5, {r1, r3, r5} │ │ │ │ - movs r0, r1 │ │ │ │ + mcr2 15, 2, pc, cr7, cr15, {7} @ │ │ │ │ + cmp r5, #24 │ │ │ │ + movs r1, r1 │ │ │ │ lsls r0, r2, #16 │ │ │ │ movs r0, r0 │ │ │ │ - mrc2 15, 2, pc, cr7, cr15, {7} │ │ │ │ - push {r4, lr} │ │ │ │ + mcr2 15, 0, pc, cr5, cr15, {7} @ │ │ │ │ mov r2, r0 │ │ │ │ - mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ sub sp, #8 │ │ │ │ ldr r3, [r2, #100] @ 0x64 │ │ │ │ + mov r0, r1 │ │ │ │ + ldr r1, [pc, #20] @ (12f5c ) │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r2, #72] @ 0x48 │ │ │ │ + add r1, pc │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r4, [r1, #0] │ │ │ │ - ldr r1, [pc, #12] @ (11f28 ) │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ ldr r3, [r2, #64] @ 0x40 │ │ │ │ - add r1, pc │ │ │ │ ldr r2, [r2, #96] @ 0x60 │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - mov sl, sp │ │ │ │ + nop │ │ │ │ + add r5, sp, #1016 @ 0x3f8 │ │ │ │ movs r0, r1 │ │ │ │ ldr r0, [r0, #100] @ 0x64 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ mov r4, r2 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ sub sp, #12 │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ cmp r2, #1 │ │ │ │ it eq │ │ │ │ cmpeq r4, r3 │ │ │ │ - bne.n 11f50 │ │ │ │ + bne.n 12f90 │ │ │ │ ldr r7, [r0, #24] │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ cmp r3, r7 │ │ │ │ - bge.n 11f58 │ │ │ │ - movs r0, #0 │ │ │ │ + bge.n 12fa8 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r5, r1 │ │ │ │ mov r0, r3 │ │ │ │ mov r1, r7 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 11f50 │ │ │ │ + bne.n 12f90 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ cmp r5, #63 @ 0x3f │ │ │ │ ite gt │ │ │ │ movgt r3, #1 │ │ │ │ movle r3, #0 │ │ │ │ cmp r5, r2 │ │ │ │ it gt │ │ │ │ movgt r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 11f50 │ │ │ │ + beq.n 12f90 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #15 │ │ │ │ - bpl.n 11f8e │ │ │ │ + bpl.n 12fde │ │ │ │ mul.w r3, r2, r5 │ │ │ │ cmp.w r3, #65536 @ 0x10000 │ │ │ │ - blt.n 11f50 │ │ │ │ + blt.n 12f90 │ │ │ │ add.w r9, r5, #16 │ │ │ │ mul.w r0, r7, r9 │ │ │ │ - lsls r0, r0, #4 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ blx b46c │ │ │ │ - movs r2, #2 │ │ │ │ + mov.w r2, #2 │ │ │ │ mov r8, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r5 │ │ │ │ blx b4e0 │ │ │ │ mov.w r2, r9, lsl #1 │ │ │ │ mov r7, r0 │ │ │ │ - mov r1, r2 │ │ │ │ ldr r0, [r6, #24] │ │ │ │ + mov r1, r2 │ │ │ │ blx b4e0 │ │ │ │ add.w r3, r8, #8 │ │ │ │ mov r1, r0 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r7 │ │ │ │ strd r8, r3, [sp] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #76] @ 0x4c │ │ │ │ blx b8b0 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r8 │ │ │ │ blx b5c0 │ │ │ │ cmp r7, #0 │ │ │ │ - beq.n 12066 │ │ │ │ - ldr r2, [pc, #144] @ (12070 ) │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ - ldr r1, [pc, #144] @ (12074 ) │ │ │ │ + beq.n 130cc │ │ │ │ + ldr r2, [pc, #160] @ (130d4 ) │ │ │ │ + mov.w r0, #112 @ 0x70 │ │ │ │ + ldr r1, [pc, #160] @ (130d8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b42c │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ - str r3, [r0, #72] @ 0x48 │ │ │ │ - subs r1, r5, #1 │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ - mov ip, r0 │ │ │ │ - str r3, [r0, #76] @ 0x4c │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d6, #32 @ 0x41000000 8.0 │ │ │ │ - ldr r3, [r6, #24] │ │ │ │ + mov r3, r0 │ │ │ │ + strd r5, r4, [r0, #64] @ 0x40 │ │ │ │ vmov.f64 d4, #16 @ 0x40800000 4.0 │ │ │ │ - str r3, [r0, #96] @ 0x60 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ - str r3, [r0, #88] @ 0x58 │ │ │ │ - ldrd r2, r3, [sp, #60] @ 0x3c │ │ │ │ - str r4, [r0, #68] @ 0x44 │ │ │ │ - add.w r4, r7, #8 │ │ │ │ - str r5, [r0, #64] @ 0x40 │ │ │ │ - add r3, r2 │ │ │ │ - str r3, [r0, #92] @ 0x5c │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ - add.w r5, r0, #8 │ │ │ │ - str r6, [r0, #108] @ 0x6c │ │ │ │ - subs r3, #1 │ │ │ │ + ldr r1, [sp, #60] @ 0x3c │ │ │ │ + str r2, [r0, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ + str r2, [r0, #76] @ 0x4c │ │ │ │ + ldr r2, [r6, #24] │ │ │ │ str r7, [r0, #100] @ 0x64 │ │ │ │ - mul.w r1, r3, r1 │ │ │ │ + str r6, [r0, #108] @ 0x6c │ │ │ │ + str r2, [r0, #96] @ 0x60 │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ + str r2, [r0, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + add r2, r1 │ │ │ │ + add.w r1, r5, #4294967295 @ 0xffffffff │ │ │ │ + ldrd r4, r5, [r7, #8] │ │ │ │ + str r2, [r0, #92] @ 0x5c │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + strd r4, r5, [r0, #8] │ │ │ │ + ldrd r4, r5, [r7, #16] │ │ │ │ + add.w r2, r2, #4294967295 @ 0xffffffff │ │ │ │ + mul.w r1, r2, r1 │ │ │ │ + strd r4, r5, [r0, #16] │ │ │ │ + vldr d5, [r0, #16] │ │ │ │ vmov s15, r1 │ │ │ │ - ldmia r4!, {r0, r1, r2, r3} │ │ │ │ + ldrd r4, r5, [r7, #24] │ │ │ │ + strd r4, r5, [r0, #24] │ │ │ │ + ldrd r0, r1, [r7, #32] │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - stmia r5!, {r0, r1, r2, r3} │ │ │ │ + strd r0, r1, [r3, #32] │ │ │ │ + mov r0, r3 │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ - ldmia.w r4, {r0, r1, r2, r3} │ │ │ │ - stmia.w r5, {r0, r1, r2, r3} │ │ │ │ - vldr d5, [ip, #16] │ │ │ │ - mov r0, ip │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vstr d5, [ip, #16] │ │ │ │ - vldr d5, [ip, #8] │ │ │ │ + vstr d5, [r3, #16] │ │ │ │ + vldr d5, [r3, #8] │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ - vldr d7, [ip, #32] │ │ │ │ + vldr d7, [r3, #32] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d7, [ip, #32] │ │ │ │ - vstr d5, [ip, #8] │ │ │ │ - b.n 11f52 │ │ │ │ + vstr d5, [r3, #8] │ │ │ │ + vstr d7, [r3, #32] │ │ │ │ + b.n 12f94 │ │ │ │ mov r0, r7 │ │ │ │ blx b6d0 │ │ │ │ - b.n 11f50 │ │ │ │ - nop │ │ │ │ - lsls r3, r2, #2 │ │ │ │ + b.n 12f90 │ │ │ │ + lsls r1, r4, #2 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r4, [r7, #56] @ 0x38 │ │ │ │ - movs r0, r1 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r0 │ │ │ │ + cdp 0, 14, cr0, cr6, cr8, {0} │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ - adds r3, #16 │ │ │ │ + add.w r3, r3, #16 │ │ │ │ strd r1, r2, [sp, #52] @ 0x34 │ │ │ │ ldr r2, [r0, #96] @ 0x60 │ │ │ │ mul.w r0, r2, r3 │ │ │ │ - lsls r0, r0, #4 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ blx b46c │ │ │ │ ldr r3, [r7, #88] @ 0x58 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ mov r2, r3 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [r7, #92] @ 0x5c │ │ │ │ str r0, [sp, #92] @ 0x5c │ │ │ │ cmp r2, r3 │ │ │ │ - bge.w 121be │ │ │ │ + bge.w 13246 │ │ │ │ ldr.w r8, [r7, #96] @ 0x60 │ │ │ │ add.w r2, r0, #8 │ │ │ │ str r2, [sp, #88] @ 0x58 │ │ │ │ mov r5, r8 │ │ │ │ mov r8, r0 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ ldr r2, [r7, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ ldr r6, [r7, #76] @ 0x4c │ │ │ │ - adds r1, r3, r5 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 121ca │ │ │ │ + add.w r1, r3, r5 │ │ │ │ + ble.w 13264 │ │ │ │ cmp r1, r3 │ │ │ │ - ble.w 121ca │ │ │ │ + ble.w 13264 │ │ │ │ ldr r3, [r7, #68] @ 0x44 │ │ │ │ add.w sl, r2, #16 │ │ │ │ - ldr.w fp, [r7, #104] @ 0x68 │ │ │ │ mov.w r9, r6, lsl #3 │ │ │ │ mov.w ip, #0 │ │ │ │ - str r1, [sp, #32] │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov lr, r8 │ │ │ │ + str r1, [sp, #32] │ │ │ │ + ldr.w fp, [r7, #104] @ 0x68 │ │ │ │ strd r5, r8, [sp, #72] @ 0x48 │ │ │ │ - str r6, [sp, #80] @ 0x50 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ + strd r6, r7, [sp, #80] @ 0x50 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + strd r3, r2, [sp, #60] @ 0x3c │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ mul.w r3, r3, r6 │ │ │ │ - str r7, [sp, #84] @ 0x54 │ │ │ │ + mov.w r0, r3, lsl #3 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ - lsls r0, r3, #3 │ │ │ │ mov.w r3, sl, lsl #4 │ │ │ │ - str r3, [sp, #28] │ │ │ │ - mov r3, r9 │ │ │ │ mov sl, fp │ │ │ │ mov r1, r0 │ │ │ │ + str r3, [sp, #28] │ │ │ │ + mov r3, r9 │ │ │ │ mov r9, ip │ │ │ │ mov fp, r3 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ - mov r6, lr │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ + mov r6, lr │ │ │ │ mov r5, ip │ │ │ │ + strd r1, lr, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + str.w ip, [sp, #48] @ 0x30 │ │ │ │ add.w r8, r3, r1 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ - strd r1, lr, [sp, #40] @ 0x28 │ │ │ │ - adds r7, r3, r1 │ │ │ │ + add.w r7, r3, r1 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, sl │ │ │ │ mov sl, r3 │ │ │ │ - str.w ip, [sp, #48] @ 0x30 │ │ │ │ - ldr.w r3, [r9, #8] │ │ │ │ - mov r2, r6 │ │ │ │ vldr d1, [r7] │ │ │ │ + mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ - vldr d0, [r8] │ │ │ │ mov r0, r9 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + vldr d0, [r8] │ │ │ │ + add r5, sl │ │ │ │ + add r8, fp │ │ │ │ + add r7, fp │ │ │ │ + ldr.w r3, [r9, #8] │ │ │ │ blx r3 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - adds r4, #1 │ │ │ │ - add r8, fp │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ - add r7, fp │ │ │ │ - add r5, sl │ │ │ │ cmp r3, r4 │ │ │ │ - bne.n 12122 │ │ │ │ + bne.n 131a2 │ │ │ │ mov r3, sl │ │ │ │ - ldr.w ip, [sp, #48] @ 0x30 │ │ │ │ + ldrd lr, ip, [sp, #44] @ 0x2c │ │ │ │ mov sl, r9 │ │ │ │ add.w r9, r3, #1 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ - ldrd r1, lr, [sp, #40] @ 0x28 │ │ │ │ + ldrd r3, r1, [sp, #36] @ 0x24 │ │ │ │ + add.w lr, lr, #16 │ │ │ │ add ip, r3 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ - add.w lr, lr, #16 │ │ │ │ add r1, r3 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ cmp r3, r9 │ │ │ │ - bne.n 12104 │ │ │ │ + bne.n 13182 │ │ │ │ ldrd r5, r8, [sp, #72] @ 0x48 │ │ │ │ ldrd r6, r7, [sp, #80] @ 0x50 │ │ │ │ mov r3, r8 │ │ │ │ - ldr r0, [r7, #100] @ 0x64 │ │ │ │ mov r1, r8 │ │ │ │ ldr r2, [sp, #88] @ 0x58 │ │ │ │ + ldr r0, [r7, #100] @ 0x64 │ │ │ │ str r2, [sp, #0] │ │ │ │ mov r9, r2 │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ blx r4 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ - movs r0, #2 │ │ │ │ - lsls r2, r3, #3 │ │ │ │ - ldrd r3, r1, [r7, #64] @ 0x40 │ │ │ │ - strd r3, r0, [sp, #12] │ │ │ │ - ldr r0, [sp, #52] @ 0x34 │ │ │ │ - adds r3, #16 │ │ │ │ - str r1, [sp, #20] │ │ │ │ - str r6, [sp, #8] │ │ │ │ + mov.w r0, #2 │ │ │ │ + ldr r1, [r7, #68] @ 0x44 │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ + ldr r3, [r7, #64] @ 0x40 │ │ │ │ + str r5, [sp, #0] │ │ │ │ + strd r6, r3, [sp, #8] │ │ │ │ + add.w r3, r3, #16 │ │ │ │ + mov.w r3, r3, lsl #1 │ │ │ │ + strd r0, r1, [sp, #16] │ │ │ │ mov r1, r9 │ │ │ │ - lsls r3, r3, #1 │ │ │ │ - strd r5, r3, [sp] │ │ │ │ + ldr r0, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ add r3, r2 │ │ │ │ add r2, r0 │ │ │ │ mov r0, r8 │ │ │ │ blx b724 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ ldr r5, [r7, #96] @ 0x60 │ │ │ │ add r3, r5 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r7, #92] @ 0x5c │ │ │ │ + str r2, [sp, #36] @ 0x24 │ │ │ │ cmp r3, r2 │ │ │ │ - bgt.w 120b2 │ │ │ │ + bgt.w 1312a │ │ │ │ ldr r0, [sp, #92] @ 0x5c │ │ │ │ add sp, #100 @ 0x64 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b5bc │ │ │ │ mul.w r3, r3, r6 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ - b.n 12172 │ │ │ │ - nop │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + b.n 131f2 │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ + mov r4, r1 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r0, #100] @ 0x64 │ │ │ │ - mov r4, r1 │ │ │ │ blx ad68 │ │ │ │ - cbnz r4, 121ec │ │ │ │ + cbnz r4, 13290 │ │ │ │ ldr r0, [r5, #104] @ 0x68 │ │ │ │ blx aeec │ │ │ │ str r4, [r5, #104] @ 0x68 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ ldr r3, [r5, #64] @ 0x40 │ │ │ │ - movs r0, #2 │ │ │ │ + mov.w r0, #2 │ │ │ │ ldr r1, [r5, #72] @ 0x48 │ │ │ │ mul.w r1, r3, r1 │ │ │ │ blx afc0 │ │ │ │ mov r4, r0 │ │ │ │ str r4, [r5, #104] @ 0x68 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ │ │ │ │ -00012200 : │ │ │ │ - ldr r2, [pc, #136] @ (1228c ) │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r9, r0 │ │ │ │ - ldr r1, [pc, #132] @ (12290 ) │ │ │ │ +000132ac : │ │ │ │ + ldr r2, [pc, #180] @ (13364 ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + ldr r1, [pc, #180] @ (13368 ) │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + ldr.w fp, [pc, #172] @ 1336c │ │ │ │ add r2, pc │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ sub sp, #28 │ │ │ │ - ldr.w fp, [pc, #132] @ 12294 │ │ │ │ - ldr.w sl, [pc, #132] @ 12298 │ │ │ │ + mov r9, r0 │ │ │ │ ldr r3, [r2, r1] │ │ │ │ + ldr.w sl, [pc, #156] @ 13370 │ │ │ │ add fp, pc │ │ │ │ - add sl, pc │ │ │ │ add.w r6, fp, #28 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + strd r3, r6, [sp, #12] │ │ │ │ add.w r3, fp, #48 @ 0x30 │ │ │ │ - strd r6, fp, [sp, #16] │ │ │ │ + str.w fp, [sp, #20] │ │ │ │ + add sl, pc │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov.w r8, #0 │ │ │ │ add.w r4, r3, #28 │ │ │ │ ldr.w r7, [fp] │ │ │ │ mov r3, sl │ │ │ │ + mov.w r2, #1 │ │ │ │ + mov.w r0, #28 │ │ │ │ ldr.w r5, [r4], #4 │ │ │ │ - movs r2, #1 │ │ │ │ - mov r1, r7 │ │ │ │ - movs r0, #28 │ │ │ │ str.w r8, [sp] │ │ │ │ + mov r1, r7 │ │ │ │ blx af38 │ │ │ │ mov r1, r0 │ │ │ │ - str r5, [r0, #24] │ │ │ │ mov r0, r9 │ │ │ │ + str r5, [r1, #24] │ │ │ │ blx b598 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r6, [r3, #0] │ │ │ │ - cbz r6, 12276 │ │ │ │ + cbz r6, 1333c │ │ │ │ mov r1, r7 │ │ │ │ mov r3, sl │ │ │ │ - movs r2, #1 │ │ │ │ - movs r0, #28 │ │ │ │ str.w r8, [sp] │ │ │ │ + mov.w r2, #1 │ │ │ │ + mov.w r0, #28 │ │ │ │ blx r6 │ │ │ │ mov r1, r0 │ │ │ │ - str r5, [r0, #24] │ │ │ │ mov r0, r9 │ │ │ │ + str r5, [r1, #24] │ │ │ │ blx b598 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r4, r3 │ │ │ │ - bne.n 12236 │ │ │ │ + bne.n 132f4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ add.w fp, fp, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bne.n 1222c │ │ │ │ + bne.n 132ea │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldmia r1, {r1, r3, r4, r5, r7} │ │ │ │ - movs r0, r1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + cmp r1, #4 │ │ │ │ + movs r1, r1 │ │ │ │ lsls r0, r2, #16 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [r6, #60] @ 0x3c │ │ │ │ + bcs.n 13458 │ │ │ │ movs r0, r1 │ │ │ │ - ldc2 15, cr15, [r7, #-1020] @ 0xfffffc04 │ │ │ │ - push {r4, lr} │ │ │ │ + ldc2l 15, cr15, [pc], #-1020 @ 12f78 │ │ │ │ mov ip, r0 │ │ │ │ mov r0, r1 │ │ │ │ - sub sp, #24 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r1, r2 │ │ │ │ mov r2, r3 │ │ │ │ ldr.w r3, [ip, #88] @ 0x58 │ │ │ │ + sub sp, #24 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr.w r3, [ip, #84] @ 0x54 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr.w r3, [ip, #80] @ 0x50 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr.w r3, [ip, #68] @ 0x44 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [ip, #64] @ 0x40 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr.w r4, [ip, #92] @ 0x5c │ │ │ │ blx r4 │ │ │ │ add sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + mov r7, r2 │ │ │ │ + mov r2, r3 │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ mov r9, r3 │ │ │ │ - ldr r3, [r0, #88] @ 0x58 │ │ │ │ + ldr r5, [r4, #80] @ 0x50 │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #24 │ │ │ │ - ldr r5, [r0, #80] @ 0x50 │ │ │ │ - mov r4, r0 │ │ │ │ mov sl, r1 │ │ │ │ - subs r5, #1 │ │ │ │ - mov r7, r2 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - mov r2, r9 │ │ │ │ - ldr.w r8, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [r4, #88] @ 0x58 │ │ │ │ mov r1, r7 │ │ │ │ - ldr r3, [r0, #84] @ 0x54 │ │ │ │ + mov r0, sl │ │ │ │ + ldr.w r8, [sp, #56] @ 0x38 │ │ │ │ + add.w r5, r5, #4294967295 @ 0xffffffff │ │ │ │ + str r3, [sp, #16] │ │ │ │ + ldr r3, [r4, #84] @ 0x54 │ │ │ │ strd r5, r3, [sp, #8] │ │ │ │ - ldr r3, [r0, #68] @ 0x44 │ │ │ │ + ldr r3, [r4, #68] @ 0x44 │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldr r3, [r0, #64] @ 0x40 │ │ │ │ - mov r0, sl │ │ │ │ + ldr r3, [r4, #64] @ 0x40 │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r8 │ │ │ │ ldr r6, [r4, #92] @ 0x5c │ │ │ │ blx r6 │ │ │ │ - ldr r3, [r4, #88] @ 0x58 │ │ │ │ - ldr r0, [r4, #84] @ 0x54 │ │ │ │ + ldrd r0, r3, [r4, #84] @ 0x54 │ │ │ │ mul.w r0, r5, r0 │ │ │ │ mul.w r5, r3, r5 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ strd r3, r3, [sp, #12] │ │ │ │ - movs r3, #1 │ │ │ │ + mov.w r3, #1 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ str r3, [sp, #8] │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - adds r1, r7, r0 │ │ │ │ + add.w r1, r7, r0 │ │ │ │ + add r0, sl │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ add.w r2, r9, r5 │ │ │ │ str r3, [sp, #4] │ │ │ │ - add r0, sl │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ str r3, [sp, #0] │ │ │ │ add.w r3, r8, r5 │ │ │ │ ldr r4, [r4, #92] @ 0x5c │ │ │ │ blx r4 │ │ │ │ add sp, #24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + nop │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r1 │ │ │ │ - push {r4, r5, lr} │ │ │ │ - ldr r1, [r3, #96] @ 0x60 │ │ │ │ + str.w r4, [sp, #-12]! │ │ │ │ + strd r5, lr, [sp, #4] │ │ │ │ sub sp, #12 │ │ │ │ - ldr r5, [r0, #0] │ │ │ │ + ldr r5, [r1, #0] │ │ │ │ + ldr r1, [r3, #96] @ 0x60 │ │ │ │ ldr r3, [r3, #80] @ 0x50 │ │ │ │ ldr r4, [r1, #8] │ │ │ │ ldr r1, [r1, #16] │ │ │ │ - ldr r2, [r4, #0] │ │ │ │ - ldr r4, [r4, #4] │ │ │ │ - cbz r1, 12374 │ │ │ │ - adds r1, r2, #3 │ │ │ │ + ldrd r2, r4, [r4] │ │ │ │ + cbz r1, 13486 │ │ │ │ + add.w r1, r2, #3 │ │ │ │ strd r3, r4, [sp] │ │ │ │ - bic.w r1, r1, #3 │ │ │ │ mov r3, r2 │ │ │ │ - adds r2, r1, #2 │ │ │ │ - ldr r1, [pc, #20] @ (12380 ) │ │ │ │ + bic.w r1, r1, #3 │ │ │ │ + add.w r2, r1, #2 │ │ │ │ + ldr r1, [pc, #36] @ (1349c ) │ │ │ │ add r1, pc │ │ │ │ blx r5 │ │ │ │ add sp, #12 │ │ │ │ - pop {r4, r5, pc} │ │ │ │ - ldr r1, [pc, #12] @ (12384 ) │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + ldr r1, [pc, #24] @ (134a0 ) │ │ │ │ str r4, [sp, #0] │ │ │ │ add r1, pc │ │ │ │ blx r5 │ │ │ │ add sp, #12 │ │ │ │ - pop {r4, r5, pc} │ │ │ │ - cmn r0, r0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + add r0, sp, #984 @ 0x3d8 │ │ │ │ movs r0, r1 │ │ │ │ - cmn r4, r2 │ │ │ │ + add r1, sp, #8 │ │ │ │ movs r0, r1 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldr r3, [r1, #4] │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r2 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ + mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldr r7, [r0, #8] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ ldr r0, [r0, #16] │ │ │ │ - mov r6, r1 │ │ │ │ - ldr r3, [r1, #4] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - mov r4, r2 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ - cbz r0, 123ac │ │ │ │ + cbz r0, 134ec │ │ │ │ cmp r1, #1 │ │ │ │ - beq.w 12500 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.w 1364a │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ cmp r1, #1 │ │ │ │ - bne.n 123a4 │ │ │ │ + bne.n 134d0 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ ldr r2, [r0, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - bgt.n 123a4 │ │ │ │ + bgt.n 134d0 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r3, [r7, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 123a4 │ │ │ │ + bne.n 134d0 │ │ │ │ add r3, sp, #52 @ 0x34 │ │ │ │ add r2, sp, #48 @ 0x30 │ │ │ │ add r1, sp, #44 @ 0x2c │ │ │ │ blx b5a4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 123a4 │ │ │ │ + beq.n 134d0 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ mov r0, r7 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ ldr r2, [r7, #40] @ 0x28 │ │ │ │ - str r1, [sp, #20] │ │ │ │ + strd r1, r4, [sp, #20] │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ str r1, [sp, #16] │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ - str r4, [sp, #24] │ │ │ │ str r1, [sp, #12] │ │ │ │ ldr r1, [r3, #12] │ │ │ │ str r1, [sp, #8] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r6, #24] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr.w r8, [r2] │ │ │ │ - ldr r1, [r6, #12] │ │ │ │ - ldrd r2, r3, [r6, #16] │ │ │ │ + ldrd r1, r2, [r6, #12] │ │ │ │ + ldr r3, [r6, #20] │ │ │ │ blx r8 │ │ │ │ ldr r1, [r6, #12] │ │ │ │ mov r8, r0 │ │ │ │ ldr r3, [r6, #20] │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 125c2 │ │ │ │ + bne.w 13716 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ ldr.w ip, [r7, #40] @ 0x28 │ │ │ │ - str r2, [sp, #20] │ │ │ │ + strd r2, r4, [sp, #20] │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ - str r4, [sp, #24] │ │ │ │ - subs r2, #1 │ │ │ │ + add.w r2, r2, #4294967295 @ 0xffffffff │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [r0, #12] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [r0, #8] │ │ │ │ mov r0, r7 │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [r6, #24] │ │ │ │ str r2, [sp, #0] │ │ │ │ ldr.w r9, [ip] │ │ │ │ ldr r2, [r6, #16] │ │ │ │ blx r9 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 123a4 │ │ │ │ + beq.n 134d0 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ - movs r1, #2 │ │ │ │ - ldr r2, [r7, #40] @ 0x28 │ │ │ │ + mov.w r1, #2 │ │ │ │ mov r0, r7 │ │ │ │ + ldr r2, [r7, #40] @ 0x28 │ │ │ │ + strd r1, r8, [sp, #12] │ │ │ │ strd r8, r4, [sp, #20] │ │ │ │ - str.w r8, [sp, #16] │ │ │ │ - str r1, [sp, #12] │ │ │ │ ldr r1, [r3, #12] │ │ │ │ str r1, [sp, #8] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r6, #24] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r4, [r2, #0] │ │ │ │ - ldr r1, [r6, #12] │ │ │ │ - ldrd r2, r3, [r6, #16] │ │ │ │ + ldrd r1, r2, [r6, #12] │ │ │ │ + ldr r3, [r6, #20] │ │ │ │ blx r4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 123a4 │ │ │ │ + beq.n 134d0 │ │ │ │ ldr r2, [r6, #12] │ │ │ │ ldr r3, [r6, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.w 125fa │ │ │ │ - ldr r2, [pc, #440] @ (12628 ) │ │ │ │ + beq.w 1374e │ │ │ │ + ldr r2, [pc, #460] @ (1377c ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #440] @ (1262c ) │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ + ldr r1, [pc, #460] @ (13780 ) │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ add r1, pc │ │ │ │ blx b78c │ │ │ │ mov r4, r0 │ │ │ │ - ldr r2, [r6, #4] │ │ │ │ + ldrd r2, r0, [r6, #4] │ │ │ │ + add.w r6, r4, #8 │ │ │ │ add.w r8, r7, #8 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ str r3, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [r2, #4] │ │ │ │ str r3, [r4, #76] @ 0x4c │ │ │ │ - adds r3, #3 │ │ │ │ - ldr r0, [r6, #8] │ │ │ │ - bic.w r3, r3, #3 │ │ │ │ - add.w r6, r4, #8 │ │ │ │ - adds r3, #2 │ │ │ │ + add.w r3, r3, #3 │ │ │ │ ldrd r1, r2, [r2, #8] │ │ │ │ + bic.w r3, r3, #3 │ │ │ │ + add.w r3, r3, #2 │ │ │ │ + mov.w r3, r3, lsl #1 │ │ │ │ strd r1, r2, [r4, #64] @ 0x40 │ │ │ │ - lsls r3, r3, #1 │ │ │ │ add.w r2, r4, #84 @ 0x54 │ │ │ │ add.w r1, r4, #80 @ 0x50 │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ add.w r3, r4, #88 @ 0x58 │ │ │ │ blx b5a4 │ │ │ │ mov r0, r6 │ │ │ │ str r5, [r4, #96] @ 0x60 │ │ │ │ blx aee0 │ │ │ │ ldr r3, [r7, #40] @ 0x28 │ │ │ │ ldr r0, [r4, #80] @ 0x50 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r8 │ │ │ │ blx af20 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ - cbz r3, 124f0 │ │ │ │ - ldrd r2, r1, [r4, #76] @ 0x4c │ │ │ │ + cbz r3, 1363c │ │ │ │ vldr d6, [r4, #32] │ │ │ │ + ldrd r2, r1, [r4, #76] @ 0x4c │ │ │ │ mul.w r2, r1, r2 │ │ │ │ - lsls r2, r2, #2 │ │ │ │ + mov.w r2, r2, lsl #2 │ │ │ │ vmov s15, r2 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d6, [r4, #32] │ │ │ │ clz r3, r3 │ │ │ │ mov r0, r4 │ │ │ │ - lsrs r3, r3, #5 │ │ │ │ + mov.w r3, r3, lsr #5 │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ - add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 134d4 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ ldr r2, [r0, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - bne.w 123a4 │ │ │ │ + bne.w 134d0 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r3, [r7, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 123a4 │ │ │ │ + bne.w 134d0 │ │ │ │ add r3, sp, #52 @ 0x34 │ │ │ │ add r2, sp, #48 @ 0x30 │ │ │ │ add r1, sp, #44 @ 0x2c │ │ │ │ blx b5a4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 123a4 │ │ │ │ + beq.w 134d0 │ │ │ │ ldr.w r3, [r4, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #15 │ │ │ │ - bmi.n 125cc │ │ │ │ + bmi.n 13720 │ │ │ │ ldr r3, [r7, #0] │ │ │ │ mov.w sl, #2 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov r0, r7 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ - movs r1, #0 │ │ │ │ add.w r8, r3, #3 │ │ │ │ ldr r3, [r7, #40] @ 0x28 │ │ │ │ bic.w r8, r8, #3 │ │ │ │ - str r4, [sp, #24] │ │ │ │ - str r2, [sp, #20] │ │ │ │ add.w r8, r8, #2 │ │ │ │ - strd r8, sl, [sp, #12] │ │ │ │ - mov r0, r7 │ │ │ │ mov.w r9, r8, lsl #1 │ │ │ │ + strd r8, sl, [sp, #12] │ │ │ │ + strd r2, r4, [sp, #20] │ │ │ │ ldr r2, [r6, #4] │ │ │ │ ldr r2, [r2, #12] │ │ │ │ strd r9, r2, [sp, #4] │ │ │ │ ldr r2, [r6, #24] │ │ │ │ str r2, [sp, #0] │ │ │ │ - movs r2, #8 │ │ │ │ + mov.w r2, #8 │ │ │ │ ldr.w fp, [r3] │ │ │ │ ldr r3, [r6, #20] │ │ │ │ blx fp │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 123a4 │ │ │ │ + beq.w 134d0 │ │ │ │ ldr r3, [r6, #20] │ │ │ │ mov r1, r8 │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ - ldr.w fp, [r7, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ - str r4, [sp, #24] │ │ │ │ + ldr.w fp, [r7, #40] @ 0x28 │ │ │ │ strd sl, r2, [sp, #16] │ │ │ │ - bl 95e14 │ │ │ │ + str r4, [sp, #24] │ │ │ │ + bl 9d554 │ │ │ │ str r1, [sp, #12] │ │ │ │ mov r0, r7 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ ldr r2, [r6, #4] │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ ldr r2, [r2, #12] │ │ │ │ strd r9, r2, [sp, #4] │ │ │ │ ldr r2, [r6, #24] │ │ │ │ str r2, [sp, #0] │ │ │ │ - movs r2, #8 │ │ │ │ + mov.w r2, #8 │ │ │ │ ldr.w r4, [fp] │ │ │ │ blx r4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 123a4 │ │ │ │ + beq.w 134d0 │ │ │ │ ldr r2, [r6, #12] │ │ │ │ ldr r3, [r6, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 12612 │ │ │ │ - ldr r2, [pc, #124] @ (12630 ) │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ - ldr r1, [pc, #124] @ (12634 ) │ │ │ │ + beq.n 13766 │ │ │ │ + ldr r2, [pc, #128] @ (13784 ) │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ + ldr r1, [pc, #124] @ (13788 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b78c │ │ │ │ mov r4, r0 │ │ │ │ - b.n 1247c │ │ │ │ + b.n 135c0 │ │ │ │ cmp r3, r1 │ │ │ │ - beq.n 125e4 │ │ │ │ - ldr r2, [pc, #112] @ (12638 ) │ │ │ │ + beq.n 13738 │ │ │ │ + ldr r2, [pc, #112] @ (1378c ) │ │ │ │ add r2, pc │ │ │ │ - b.n 12470 │ │ │ │ + b.n 135b2 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ ldr r0, [r3, #8] │ │ │ │ blx b450 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ blx b450 │ │ │ │ cmp r8, r0 │ │ │ │ - ble.w 123a4 │ │ │ │ - b.n 1252c │ │ │ │ + ble.w 134d0 │ │ │ │ + b.n 13676 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 125c6 │ │ │ │ + beq.n 1371a │ │ │ │ ldrd r0, r1, [r6, #4] │ │ │ │ blx b3d4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 123a4 │ │ │ │ - b.n 125c6 │ │ │ │ + beq.w 134d0 │ │ │ │ + b.n 1371a │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r3, #1 │ │ │ │ - beq.w 1246c │ │ │ │ + beq.w 135ae │ │ │ │ ldrd r0, r1, [r6, #4] │ │ │ │ blx b3d4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 1246c │ │ │ │ - b.n 123a4 │ │ │ │ + bne.w 135ae │ │ │ │ + b.n 134d0 │ │ │ │ ldrd r0, r1, [r6, #4] │ │ │ │ blx b3d4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 125b0 │ │ │ │ + bne.n 13702 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r8, r3 │ │ │ │ - blt.w 123a4 │ │ │ │ - b.n 125b0 │ │ │ │ - mcr2 15, 3, pc, cr3, cr15, {7} @ │ │ │ │ - ldrh r4, [r6, #50] @ 0x32 │ │ │ │ - movs r0, r1 │ │ │ │ + blt.w 134d0 │ │ │ │ + b.n 13702 │ │ │ │ + ldc2l 15, cr15, [r9, #1020]! @ 0x3fc │ │ │ │ + ldc 0, cr0, [r0, #-32]! @ 0xffffffe0 │ │ │ │ lsls r3, r0, #2 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r6, #40] @ 0x28 │ │ │ │ - movs r0, r1 │ │ │ │ - ldc2l 15, cr15, [r1], {255} @ 0xff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r2 │ │ │ │ + rsbs r0, ip, r8 │ │ │ │ + mrrc2 15, 15, pc, r5, cr15 @ │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov r9, r3 │ │ │ │ + mov sl, r1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ - ldr r2, [r0, #76] @ 0x4c │ │ │ │ + mov fp, r2 │ │ │ │ + ldrd r2, r3, [r0, #76] @ 0x4c │ │ │ │ add r7, sp, #24 │ │ │ │ - ldr r3, [r0, #80] @ 0x50 │ │ │ │ - mov r4, r0 │ │ │ │ - adds r5, r2, #3 │ │ │ │ - mov sl, r1 │ │ │ │ - bic.w r5, r5, #3 │ │ │ │ + add.w r5, r2, #3 │ │ │ │ str r3, [r7, #4] │ │ │ │ - adds r5, #2 │ │ │ │ + bic.w r5, r5, #3 │ │ │ │ + add.w r5, r5, #2 │ │ │ │ mul.w r3, r5, r2 │ │ │ │ - lsls r3, r3, #4 │ │ │ │ - str r3, [r7, #0] │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ cmp.w r3, #65536 @ 0x10000 │ │ │ │ - bcs.w 12800 │ │ │ │ + str r3, [r7, #0] │ │ │ │ + bcs.w 13986 │ │ │ │ sub.w sp, sp, r3 │ │ │ │ add r3, sp, #24 │ │ │ │ - str r3, [r7, #16] │ │ │ │ mov r1, r3 │ │ │ │ + str r3, [r7, #16] │ │ │ │ ldr r3, [r7, #4] │ │ │ │ - adds r1, #8 │ │ │ │ + add.w r1, r1, #8 │ │ │ │ str r1, [r7, #20] │ │ │ │ - subs r3, r3, r5 │ │ │ │ ldr r1, [r4, #84] @ 0x54 │ │ │ │ + sub.w r3, r3, r5 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 1274a │ │ │ │ + ble.n 138c4 │ │ │ │ mov.w r8, #0 │ │ │ │ str r3, [r7, #8] │ │ │ │ - b.n 126c8 │ │ │ │ + b.n 1383c │ │ │ │ + mov.w r0, #2 │ │ │ │ strd r3, r2, [sp] │ │ │ │ - movs r0, #2 │ │ │ │ - strd r5, r0, [sp, #8] │ │ │ │ mov r2, r9 │ │ │ │ str r1, [sp, #16] │ │ │ │ + strd r5, r0, [sp, #8] │ │ │ │ mov r0, r6 │ │ │ │ - ldr r3, [r7, #64] @ 0x40 │ │ │ │ - ldr r1, [r7, #20] │ │ │ │ ldr r6, [r7, #12] │ │ │ │ + ldr r1, [r7, #20] │ │ │ │ + ldr r3, [r7, #64] @ 0x40 │ │ │ │ blx r6 │ │ │ │ ldr r1, [r4, #84] @ 0x54 │ │ │ │ add r8, r5 │ │ │ │ ldr r2, [r7, #64] @ 0x40 │ │ │ │ mul.w r3, r5, r1 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ add sl, r3 │ │ │ │ add fp, r3 │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ mul.w r3, r5, r3 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ add r2, r3 │ │ │ │ add r9, r3 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ str r2, [r7, #64] @ 0x40 │ │ │ │ - cmp r8, r3 │ │ │ │ ldr r2, [r4, #76] @ 0x4c │ │ │ │ - bge.n 12742 │ │ │ │ - str r5, [sp, #12] │ │ │ │ - movs r0, #2 │ │ │ │ - strd r1, r0, [sp, #16] │ │ │ │ + cmp r8, r3 │ │ │ │ + bge.n 138bc │ │ │ │ + mov.w r0, #2 │ │ │ │ + strd r5, r1, [sp, #12] │ │ │ │ mov r1, fp │ │ │ │ + str r0, [sp, #20] │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ strd r2, r3, [sp] │ │ │ │ ldrd r6, r3, [r7, #16] │ │ │ │ mov r2, r6 │ │ │ │ blx b6a8 │ │ │ │ - ldr r2, [r4, #68] @ 0x44 │ │ │ │ + ldrd r2, r3, [r4, #68] @ 0x44 │ │ │ │ ldrd r1, r0, [r4, #88] @ 0x58 │ │ │ │ - str r0, [r7, #12] │ │ │ │ eor.w ip, r2, r2, asr #31 │ │ │ │ - ldr r3, [r4, #72] @ 0x48 │ │ │ │ - sub.w ip, ip, r2, asr #31 │ │ │ │ + str r0, [r7, #12] │ │ │ │ eor.w r0, r1, r1, asr #31 │ │ │ │ + sub.w ip, ip, r2, asr #31 │ │ │ │ sub.w r0, r0, r1, asr #31 │ │ │ │ cmp ip, r0 │ │ │ │ - blt.n 1268a │ │ │ │ - strd r3, r5, [sp, #4] │ │ │ │ - movs r2, #2 │ │ │ │ - strd r2, r2, [sp, #12] │ │ │ │ - str r3, [sp, #0] │ │ │ │ + blt.n 137f8 │ │ │ │ + mov.w r2, #2 │ │ │ │ + strd r3, r3, [sp] │ │ │ │ + strd r5, r2, [sp, #8] │ │ │ │ + str r2, [sp, #16] │ │ │ │ + ldrd r6, r0, [r7, #12] │ │ │ │ ldr r1, [r7, #20] │ │ │ │ - ldr r0, [r7, #16] │ │ │ │ - mov r3, r1 │ │ │ │ - ldr r6, [r7, #12] │ │ │ │ mov r2, r0 │ │ │ │ + mov r3, r1 │ │ │ │ blx r6 │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ - str r3, [sp, #20] │ │ │ │ - movs r3, #2 │ │ │ │ - strd r5, r3, [sp, #12] │ │ │ │ mov r2, r9 │ │ │ │ + str r5, [sp, #12] │ │ │ │ + str r3, [sp, #20] │ │ │ │ + mov.w r3, #2 │ │ │ │ + str r3, [sp, #16] │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [r7, #64] @ 0x40 │ │ │ │ ldrd r0, r1, [r7, #16] │ │ │ │ + ldr r3, [r7, #64] @ 0x40 │ │ │ │ blx b724 │ │ │ │ - b.n 126a2 │ │ │ │ + b.n 13812 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ sub.w r3, r3, r8 │ │ │ │ str r3, [r7, #4] │ │ │ │ - movs r5, #2 │ │ │ │ - strd r1, r5, [sp, #16] │ │ │ │ + mov.w r5, #2 │ │ │ │ mov r0, sl │ │ │ │ + strd r1, r5, [sp, #16] │ │ │ │ mov r1, fp │ │ │ │ ldr r6, [r7, #4] │ │ │ │ str r6, [sp, #12] │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ strd r2, r3, [sp] │ │ │ │ ldrd r8, r3, [r7, #16] │ │ │ │ mov r2, r8 │ │ │ │ blx b6a8 │ │ │ │ - ldr r2, [r4, #68] @ 0x44 │ │ │ │ + ldrd r2, r3, [r4, #68] @ 0x44 │ │ │ │ ldrd r1, sl, [r4, #88] @ 0x58 │ │ │ │ eor.w ip, r2, r2, asr #31 │ │ │ │ - ldr r3, [r4, #72] @ 0x48 │ │ │ │ - sub.w ip, ip, r2, asr #31 │ │ │ │ eor.w r0, r1, r1, asr #31 │ │ │ │ + sub.w ip, ip, r2, asr #31 │ │ │ │ sub.w r0, r0, r1, asr #31 │ │ │ │ cmp ip, r0 │ │ │ │ - bge.n 127ac │ │ │ │ - strd r2, r6, [sp, #4] │ │ │ │ + bge.n 1393c │ │ │ │ mov r0, r8 │ │ │ │ - strd r5, r1, [sp, #12] │ │ │ │ + strd r3, r2, [sp] │ │ │ │ mov r2, r9 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - ldr r3, [r7, #64] @ 0x40 │ │ │ │ + str r1, [sp, #16] │ │ │ │ + strd r6, r5, [sp, #8] │ │ │ │ ldr r1, [r7, #20] │ │ │ │ + ldr r3, [r7, #64] @ 0x40 │ │ │ │ blx sl │ │ │ │ ldr r3, [r7, #0] │ │ │ │ cmp.w r3, #65536 @ 0x10000 │ │ │ │ - bcs.n 127f2 │ │ │ │ - adds r7, #28 │ │ │ │ + bcs.n 1397e │ │ │ │ + add.w r7, r7, #28 │ │ │ │ mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ strd r5, r5, [sp, #12] │ │ │ │ ldr r6, [r7, #4] │ │ │ │ - strd r3, r6, [sp, #4] │ │ │ │ - str r3, [sp, #0] │ │ │ │ - ldr.w fp, [r7, #20] │ │ │ │ - ldr.w r8, [r7, #16] │ │ │ │ + strd r3, r3, [sp] │ │ │ │ + str r6, [sp, #8] │ │ │ │ + ldrd r8, fp, [r7, #16] │ │ │ │ mov r3, fp │ │ │ │ - mov r1, fp │ │ │ │ mov r2, r8 │ │ │ │ + mov r1, fp │ │ │ │ mov r0, r8 │ │ │ │ blx sl │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ - strd r5, r3, [sp, #16] │ │ │ │ mov r2, r9 │ │ │ │ - str r6, [sp, #12] │ │ │ │ mov r1, fp │ │ │ │ + strd r6, r5, [sp, #12] │ │ │ │ mov r0, r8 │ │ │ │ + str r3, [sp, #20] │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [r7, #64] @ 0x40 │ │ │ │ blx b724 │ │ │ │ ldr r3, [r7, #0] │ │ │ │ cmp.w r3, #65536 @ 0x10000 │ │ │ │ - bcc.n 127a4 │ │ │ │ + bcc.n 13920 │ │ │ │ ldr r0, [r7, #16] │ │ │ │ blx b5c0 │ │ │ │ - adds r7, #28 │ │ │ │ - mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 13920 │ │ │ │ mov r0, r3 │ │ │ │ blx b46c │ │ │ │ ldr r2, [r4, #76] @ 0x4c │ │ │ │ mov r1, r0 │ │ │ │ str r0, [r7, #16] │ │ │ │ - b.n 12674 │ │ │ │ - nop │ │ │ │ + b.n 137de │ │ │ │ │ │ │ │ -00012810 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +00013994 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r1 │ │ │ │ - ldr r1, [pc, #20] @ (1282c ) │ │ │ │ + ldr r1, [pc, #36] @ (139c0 ) │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ - movs r0, #20 │ │ │ │ + mov.w r0, #20 │ │ │ │ add r1, pc │ │ │ │ blx ae5c │ │ │ │ - movs r2, #0 │ │ │ │ + mov.w r2, #0 │ │ │ │ strd r4, r5, [r0, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ str r2, [r0, #16] │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + pop {r5, pc} │ │ │ │ nop │ │ │ │ - strh r6, [r2, #56] @ 0x38 │ │ │ │ + b.n 134d8 │ │ │ │ movs r0, r1 │ │ │ │ │ │ │ │ -00012830 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +000139c4 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r1 │ │ │ │ - ldr r1, [pc, #20] @ (1284c ) │ │ │ │ + ldr r1, [pc, #36] @ (139f0 ) │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ - movs r0, #20 │ │ │ │ + mov.w r0, #20 │ │ │ │ add r1, pc │ │ │ │ blx ae5c │ │ │ │ - movs r2, #1 │ │ │ │ + mov.w r2, #1 │ │ │ │ strd r4, r5, [r0, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ str r2, [r0, #16] │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + pop {r5, pc} │ │ │ │ nop │ │ │ │ - strh r6, [r6, #54] @ 0x36 │ │ │ │ + b.n 134a8 │ │ │ │ movs r0, r1 │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ mov r2, r0 │ │ │ │ - ldr r3, [r1, #0] │ │ │ │ mov r0, r1 │ │ │ │ - ldr r1, [pc, #8] @ (12860 ) │ │ │ │ + ldr r1, [pc, #8] @ (13a08 ) │ │ │ │ + ldr r3, [r0, #0] │ │ │ │ ldr r2, [r2, #68] @ 0x44 │ │ │ │ add r1, pc │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ - subs r6, #10 │ │ │ │ + add r3, pc, #648 @ (adr r3, 13c94 ) │ │ │ │ movs r0, r1 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r5, r3 │ │ │ │ - mov r4, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r3 │ │ │ │ + mov r5, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r2 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #28 │ │ │ │ add r7, sp, #0 │ │ │ │ + ldrd fp, r2, [r0, #68] @ 0x44 │ │ │ │ ldr r3, [r0, #76] @ 0x4c │ │ │ │ - ldrd r8, r9, [r0, #68] @ 0x44 │ │ │ │ - mov sl, r2 │ │ │ │ - str r3, [r7, #8] │ │ │ │ + ldr.w r8, [r7, #64] @ 0x40 │ │ │ │ + str r3, [r7, #12] │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ - ldr r6, [r3, #0] │ │ │ │ - mov.w r3, r8, lsl #4 │ │ │ │ + ldr r4, [r3, #0] │ │ │ │ + mov.w r3, fp, lsl #4 │ │ │ │ cmp.w r3, #65536 @ 0x10000 │ │ │ │ - str r3, [r7, #12] │ │ │ │ - bcs.w 12a0c │ │ │ │ + str r3, [r7, #16] │ │ │ │ + bcs.w 13bd8 │ │ │ │ sub.w sp, sp, r3 │ │ │ │ - mov fp, sp │ │ │ │ - vldr d5, [r4] │ │ │ │ - cmp.w r8, #2 │ │ │ │ - vstr d5, [fp] │ │ │ │ + mov r9, sp │ │ │ │ + vldr d5, [r5] │ │ │ │ + cmp.w fp, #2 │ │ │ │ + vstr d5, [r9] │ │ │ │ vldr d6, [sl] │ │ │ │ - vstr d6, [fp, #8] │ │ │ │ - ble.w 129f2 │ │ │ │ - add.w r3, fp, #48 @ 0x30 │ │ │ │ - cmp.w r9, #1 │ │ │ │ - str r3, [r7, #16] │ │ │ │ - bne.w 12a24 │ │ │ │ - mov.w r1, r8, lsl #3 │ │ │ │ + vstr d6, [r9, #8] │ │ │ │ + ble.w 13c86 │ │ │ │ + add.w r3, r9, #48 @ 0x30 │ │ │ │ + cmp r2, #1 │ │ │ │ + str r3, [r7, #20] │ │ │ │ + bne.w 13bee │ │ │ │ + str r3, [r7, #4] │ │ │ │ + sub.w r3, fp, #3 │ │ │ │ + mov.w r1, fp, lsl #3 │ │ │ │ + mov.w lr, r3, lsr #1 │ │ │ │ + add.w r2, r5, #8 │ │ │ │ add.w r0, sl, #8 │ │ │ │ - add.w ip, r4, r1 │ │ │ │ + str r3, [r7, #8] │ │ │ │ + add.w ip, r5, r1 │ │ │ │ + add.w r5, r5, #16 │ │ │ │ + ldr r3, [r7, #4] │ │ │ │ + add.w r5, r5, lr, lsl #3 │ │ │ │ add r1, sl │ │ │ │ - sub.w sl, r8, #3 │ │ │ │ - add.w r2, r4, #8 │ │ │ │ - adds r4, #16 │ │ │ │ - mov.w lr, sl, lsr #1 │ │ │ │ - add.w r4, r4, lr, lsl #3 │ │ │ │ + add.w r3, r3, #32 │ │ │ │ vldmdb ip!, {d4} │ │ │ │ - adds r3, #32 │ │ │ │ vldr d7, [r2] │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d7, [r3, #-64] @ 0xffffffc0 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ + vstr d7, [r3, #-64] @ 0xffffffc0 │ │ │ │ vldmdb r1!, {d4} │ │ │ │ vldr d7, [r0] │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d7, [r3, #-56] @ 0xffffffc8 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d4, [ip] │ │ │ │ + vstr d7, [r3, #-56] @ 0xffffffc8 │ │ │ │ vldmia r2!, {d7} │ │ │ │ + vldr d4, [ip] │ │ │ │ + cmp r2, r5 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - cmp r2, r4 │ │ │ │ vstr d7, [r3, #-48] @ 0xffffffd0 │ │ │ │ vldmia r0!, {d7} │ │ │ │ vldr d4, [r1] │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vstr d7, [r3, #-40] @ 0xffffffd8 │ │ │ │ - bne.n 128d8 │ │ │ │ - add.w r3, r8, #4294967295 @ 0xffffffff │ │ │ │ + bne.n 13a9a │ │ │ │ + add.w r3, fp, #4294967295 @ 0xffffffff │ │ │ │ str r3, [r7, #4] │ │ │ │ - mov r4, r3 │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + add.w sl, fp, #536870912 @ 0x20000000 │ │ │ │ + mov.w r5, #1 │ │ │ │ + add.w sl, sl, #4294967295 @ 0xffffffff │ │ │ │ + vstr d5, [r6] │ │ │ │ + mov.w sl, sl, lsl #3 │ │ │ │ + vstr d6, [r8] │ │ │ │ + mov.w fp, r2, lsl #3 │ │ │ │ + mul.w r3, r2, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ - add.w r8, r8, #536870912 @ 0x20000000 │ │ │ │ - ldr r3, [r7, #64] @ 0x40 │ │ │ │ - add.w r8, r8, #4294967295 @ 0xffffffff │ │ │ │ - ldr r1, [r7, #64] @ 0x40 │ │ │ │ - mov.w lr, sl, lsr #1 │ │ │ │ - vstr d5, [r5] │ │ │ │ + mov r0, fp │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mov.w lr, r2, lsr #1 │ │ │ │ add.w lr, lr, #2 │ │ │ │ - mul.w r4, r2, r4 │ │ │ │ - mov.w sl, #1 │ │ │ │ - vstr d6, [r3] │ │ │ │ - mov.w r3, r8, lsl #3 │ │ │ │ - str r3, [r7, #20] │ │ │ │ - lsls r3, r2, #3 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - add.w r9, r5, r3 │ │ │ │ - add.w r8, r1, r3 │ │ │ │ - add r5, r4 │ │ │ │ - add r4, r1 │ │ │ │ - vldr d4, [pc, #332] @ 12ab8 │ │ │ │ - add.w r0, r6, #16 │ │ │ │ - ldr r2, [r7, #16] │ │ │ │ - movs r1, #1 │ │ │ │ - vldr d5, [fp] │ │ │ │ + vldr d4, [pc, #364] @ 13c90 │ │ │ │ + add.w r1, r4, #16 │ │ │ │ + mov.w ip, #1 │ │ │ │ + vldr d5, [r9] │ │ │ │ + vldr d6, [r9, #8] │ │ │ │ + ldr r2, [r7, #20] │ │ │ │ vmov.f64 d2, d4 │ │ │ │ - vldr d6, [fp, #8] │ │ │ │ - vldr d7, [r0, #-16] │ │ │ │ - mov ip, r1 │ │ │ │ - vldr d3, [r2, #-32] @ 0xffffffe0 │ │ │ │ - adds r1, #1 │ │ │ │ - adds r2, #32 │ │ │ │ - adds r0, #16 │ │ │ │ - cmp lr, r1 │ │ │ │ + add.w ip, ip, #1 │ │ │ │ + add.w r1, r1, #16 │ │ │ │ + vldr d7, [r1, #-32] @ 0xffffffe0 │ │ │ │ + cmp ip, lr │ │ │ │ + add.w r2, r2, #32 │ │ │ │ + vldr d3, [r2, #-64] @ 0xffffffc0 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vldr d3, [r2, #-56] @ 0xffffffc8 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ - vldr d7, [r0, #-24] @ 0xffffffe8 │ │ │ │ vldr d3, [r2, #-48] @ 0xffffffd0 │ │ │ │ + vldr d7, [r1, #-24] @ 0xffffffe8 │ │ │ │ vmla.f64 d2, d7, d3 │ │ │ │ vldr d3, [r2, #-40] @ 0xffffffd8 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ - bne.n 12982 │ │ │ │ + bne.n 13b3c │ │ │ │ vadd.f64 d7, d5, d4 │ │ │ │ - ldr r2, [r7, #20] │ │ │ │ + add.w r2, r6, r0 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - cmp sl, ip │ │ │ │ - add r6, r2 │ │ │ │ - add.w r2, sl, #1 │ │ │ │ - vstr d7, [r9] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + add r4, sl │ │ │ │ + cmp r5, lr │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d6, d2 │ │ │ │ + add.w r2, r8, r0 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - add r9, r3 │ │ │ │ - vstr d7, [r8] │ │ │ │ - add r8, r3 │ │ │ │ - vstr d5, [r5] │ │ │ │ - sub.w r5, r5, r3 │ │ │ │ - vstr d6, [r4] │ │ │ │ - sub.w r4, r4, r3 │ │ │ │ - beq.n 129fc │ │ │ │ - mov sl, r2 │ │ │ │ - b.n 1296a │ │ │ │ - ldr r3, [r7, #64] @ 0x40 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [r7, #12] │ │ │ │ + add r0, fp │ │ │ │ + vstr d7, [r2] │ │ │ │ + add.w r2, r6, r3 │ │ │ │ + vstr d5, [r2] │ │ │ │ + add.w r2, r8, r3 │ │ │ │ + sub.w r3, r3, fp │ │ │ │ + vstr d6, [r2] │ │ │ │ + bne.n 13b22 │ │ │ │ + ldr r3, [r7, #16] │ │ │ │ cmp.w r3, #65536 @ 0x10000 │ │ │ │ - bcs.n 12a16 │ │ │ │ - adds r7, #28 │ │ │ │ + bcs.n 13be6 │ │ │ │ + add.w r7, r7, #28 │ │ │ │ mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r0, r3 │ │ │ │ + str r2, [r7, #20] │ │ │ │ blx b46c │ │ │ │ - mov fp, r0 │ │ │ │ - b.n 12892 │ │ │ │ - mov r0, fp │ │ │ │ + ldr r2, [r7, #20] │ │ │ │ + mov r9, r0 │ │ │ │ + b.n 13a4e │ │ │ │ + mov r0, r9 │ │ │ │ blx b5c0 │ │ │ │ - adds r7, #28 │ │ │ │ - mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - add.w r2, r8, #4294967295 @ 0xffffffff │ │ │ │ - str r2, [r7, #4] │ │ │ │ - mov r1, r3 │ │ │ │ - mov.w r3, r9, lsl #3 │ │ │ │ - adds r0, r4, r3 │ │ │ │ - add.w ip, sl, r3 │ │ │ │ - mul.w r2, r9, r2 │ │ │ │ + b.n 13bbc │ │ │ │ + str r3, [r7, #0] │ │ │ │ + add.w r3, fp, #4294967295 @ 0xffffffff │ │ │ │ + mov.w r1, r2, lsl #3 │ │ │ │ mov.w lr, #1 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - add r4, r2 │ │ │ │ + mul.w r2, r3, r2 │ │ │ │ + str r3, [r7, #4] │ │ │ │ + sub.w r3, fp, #3 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + add.w ip, sl, r1 │ │ │ │ + str r3, [r7, #8] │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add r5, r2 │ │ │ │ add r2, sl │ │ │ │ - sub.w sl, r8, #3 │ │ │ │ - mov.w r9, sl, lsr #1 │ │ │ │ - add.w r9, r9, #2 │ │ │ │ - vldr d4, [r4] │ │ │ │ + mov.w sl, r3, lsr #1 │ │ │ │ + ldr r3, [r7, #0] │ │ │ │ + add.w sl, sl, #2 │ │ │ │ + vldr d4, [r5] │ │ │ │ add.w lr, lr, #1 │ │ │ │ + add.w r3, r3, #32 │ │ │ │ + cmp lr, sl │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r1, #32 │ │ │ │ - cmp lr, r9 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d7, [r1, #-64] @ 0xffffffc0 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ + vstr d7, [r3, #-64] @ 0xffffffc0 │ │ │ │ vldr d4, [r2] │ │ │ │ vldr d7, [ip] │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d7, [r1, #-56] @ 0xffffffc8 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d4, [r4] │ │ │ │ - sub.w r4, r4, r3 │ │ │ │ + vstr d7, [r3, #-56] @ 0xffffffc8 │ │ │ │ + vldr d4, [r5] │ │ │ │ + sub.w r5, r5, r1 │ │ │ │ vldr d7, [r0] │ │ │ │ - add r0, r3 │ │ │ │ + add r0, r1 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d7, [r1, #-48] @ 0xffffffd0 │ │ │ │ - vldr d7, [ip] │ │ │ │ - add ip, r3 │ │ │ │ + vstr d7, [r3, #-48] @ 0xffffffd0 │ │ │ │ vldr d4, [r2] │ │ │ │ - sub.w r2, r2, r3 │ │ │ │ + sub.w r2, r2, r1 │ │ │ │ + vldr d7, [ip] │ │ │ │ + add ip, r1 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d7, [r1, #-40] @ 0xffffffd8 │ │ │ │ - bne.n 12a50 │ │ │ │ - ldr r4, [r7, #4] │ │ │ │ - b.n 1292e │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + vstr d7, [r3, #-40] @ 0xffffffd8 │ │ │ │ + bne.n 13c22 │ │ │ │ + ldr r3, [r7, #4] │ │ │ │ + b.n 13af0 │ │ │ │ + vstr d5, [r6] │ │ │ │ + vstr d6, [r8] │ │ │ │ + b.n 13bb4 │ │ │ │ ... │ │ │ │ mov ip, r0 │ │ │ │ - push {lr} │ │ │ │ - mov r0, r1 │ │ │ │ + str.w lr, [sp, #-4]! │ │ │ │ sub sp, #12 │ │ │ │ - add.w r1, ip, #64 @ 0x40 │ │ │ │ ldr.w r3, [ip, #68] @ 0x44 │ │ │ │ - subs r2, r3, #1 │ │ │ │ + mov r0, r1 │ │ │ │ + add.w r1, ip, #64 @ 0x40 │ │ │ │ + add.w r2, r3, #4294967295 @ 0xffffffff │ │ │ │ add.w r2, r2, r2, lsr #31 │ │ │ │ - asrs r2, r2, #1 │ │ │ │ + mov.w r2, r2, asr #1 │ │ │ │ strd r3, r2, [sp] │ │ │ │ - ldr r2, [pc, #12] @ (12aec ) │ │ │ │ + ldr r2, [pc, #12] @ (13cc8 ) │ │ │ │ add r2, pc │ │ │ │ blx aea0 │ │ │ │ add sp, #12 │ │ │ │ ldr.w pc, [sp], #4 │ │ │ │ - nop │ │ │ │ - str r2, [r3, #52] @ 0x34 │ │ │ │ + ldmia r0!, {r2, r3, r4, r5, r7} │ │ │ │ movs r0, r1 │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ ldr r1, [r3, #0] │ │ │ │ cmp r1, #1 │ │ │ │ - beq.n 12b00 │ │ │ │ - movs r0, #0 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + beq.n 13cea │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + mov.w r0, #0 │ │ │ │ + pop {r5, pc} │ │ │ │ ldr r1, [r4, #8] │ │ │ │ ldr r5, [r1, #0] │ │ │ │ cmp r5, #0 │ │ │ │ - bne.n 12afc │ │ │ │ + bne.n 13cde │ │ │ │ ldr r0, [r3, #4] │ │ │ │ cmp r0, #0 │ │ │ │ and.w r3, r0, #1 │ │ │ │ it lt │ │ │ │ neglt r3, r3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 12afc │ │ │ │ + bne.n 13cde │ │ │ │ ldr.w r3, [r2, #164] @ 0xa4 │ │ │ │ ubfx r2, r3, #0, #20 │ │ │ │ ubfx r3, r3, #6, #1 │ │ │ │ eor.w r3, r3, #1 │ │ │ │ cmp r0, #172 @ 0xac │ │ │ │ it le │ │ │ │ orrle.w r3, r3, #1 │ │ │ │ lsls r1, r3, #31 │ │ │ │ - bpl.n 12afc │ │ │ │ + bpl.n 13cde │ │ │ │ ubfx r2, r2, #3, #1 │ │ │ │ eor.w r2, r2, #1 │ │ │ │ cmp r0, #16 │ │ │ │ it gt │ │ │ │ orrgt.w r2, r2, #1 │ │ │ │ lsls r3, r2, #31 │ │ │ │ - bpl.n 12afc │ │ │ │ + bpl.n 13cde │ │ │ │ blx b1d0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 12afc │ │ │ │ - ldr r2, [pc, #84] @ (12ba8 ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #84] @ (12bac ) │ │ │ │ + beq.n 13cde │ │ │ │ + ldr r2, [pc, #92] @ (13d98 ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #88] @ (13d9c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b78c │ │ │ │ ldr r2, [r4, #4] │ │ │ │ ldrd r3, r1, [r2, #4] │ │ │ │ strd r3, r1, [r0, #68] @ 0x44 │ │ │ │ - subs r3, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ ldr r2, [r2, #12] │ │ │ │ + str r5, [r0, #64] @ 0x40 │ │ │ │ str r2, [r0, #76] @ 0x4c │ │ │ │ add.w r2, r3, r3, lsl #2 │ │ │ │ - vmov s14, r2 │ │ │ │ mul.w r3, r3, r3 │ │ │ │ - str r5, [r0, #64] @ 0x40 │ │ │ │ + vmov s14, r2 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vstr d7, [r0, #8] │ │ │ │ - vldr d7, [pc, #24] @ 12ba0 │ │ │ │ + vldr d7, [pc, #28] @ 13d90 │ │ │ │ vstr d7, [r0, #16] │ │ │ │ vmov s15, r3 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vstr d7, [r0, #24] │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + pop {r5, pc} │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ ... │ │ │ │ - stc2 15, cr15, [fp, #-1020] @ 0xfffffc04 │ │ │ │ - strh r0, [r4, #60] @ 0x3c │ │ │ │ + stc2l 15, cr15, [r7], {255} @ 0xff │ │ │ │ + b.n 13908 │ │ │ │ movs r0, r1 │ │ │ │ │ │ │ │ -00012bb0 : │ │ │ │ - ldr r1, [pc, #24] @ (12bcc ) │ │ │ │ - push {r4, lr} │ │ │ │ +00013da0 : │ │ │ │ + ldr r1, [pc, #28] @ (13dc0 ) │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r0, #8 │ │ │ │ add r1, pc │ │ │ │ - movs r0, #8 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - strh r6, [r0, #28] │ │ │ │ + b.n 140e4 │ │ │ │ movs r0, r1 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ - sub sp, #12 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r3 │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + sub sp, #12 │ │ │ │ ldr r5, [sp, #32] │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ str r5, [sp, #0] │ │ │ │ ldr r7, [r0, #56] @ 0x38 │ │ │ │ blx r7 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ - str r5, [sp, #32] │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ + str r5, [sp, #32] │ │ │ │ mov r1, r6 │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ mov ip, r4 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx ip │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r0 │ │ │ │ + mov r5, r2 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ - sub sp, #12 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r3 │ │ │ │ mov r3, r1 │ │ │ │ - mov r4, r1 │ │ │ │ - mov r5, r2 │ │ │ │ - str r2, [sp, #0] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ + sub sp, #12 │ │ │ │ ldr.w r8, [sp, #40] @ 0x28 │ │ │ │ + str r2, [sp, #0] │ │ │ │ ldr.w r9, [r0, #56] @ 0x38 │ │ │ │ blx r9 │ │ │ │ ldr r0, [r6, #64] @ 0x40 │ │ │ │ - str.w r8, [sp, #40] @ 0x28 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r5 │ │ │ │ + str.w r8, [sp, #40] @ 0x28 │ │ │ │ mov r1, r4 │ │ │ │ ldr r6, [r0, #56] @ 0x38 │ │ │ │ mov ip, r6 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx ip │ │ │ │ - nop │ │ │ │ mov r3, r0 │ │ │ │ - push {r4, lr} │ │ │ │ mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + ldr r1, [r3, #64] @ 0x40 │ │ │ │ sub sp, #8 │ │ │ │ ldr r2, [r3, #72] @ 0x48 │ │ │ │ - ldr r1, [r3, #64] @ 0x40 │ │ │ │ - ldr r4, [r0, #0] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #8] @ (12c50 ) │ │ │ │ + ldr r1, [pc, #12] @ (13e74 ) │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ ldr r3, [r3, #68] @ 0x44 │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - subs r2, #48 @ 0x30 │ │ │ │ + nop │ │ │ │ + ldr r7, [sp, #312] @ 0x138 │ │ │ │ movs r0, r1 │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ mov r4, r1 │ │ │ │ + mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ ldr r1, [r1, #8] │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r2 │ │ │ │ - mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ sub sp, #12 │ │ │ │ ldr r2, [r1, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 12ca2 │ │ │ │ + beq.n 13ed4 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 12ca2 │ │ │ │ + ble.n 13ed4 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 12cca │ │ │ │ + beq.n 13f08 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ - ldr r2, [pc, #284] @ (12db0 ) │ │ │ │ + ldr r2, [pc, #300] @ (13ff0 ) │ │ │ │ ldr r3, [r3, #0] │ │ │ │ add r2, pc │ │ │ │ cmp r3, r2 │ │ │ │ - beq.n 12ca8 │ │ │ │ - ldr r2, [pc, #280] @ (12db4 ) │ │ │ │ + beq.n 13ee8 │ │ │ │ + ldr r2, [pc, #292] @ (13ff4 ) │ │ │ │ add r2, pc │ │ │ │ cmp r3, r2 │ │ │ │ - beq.n 12cdc │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 13f1a │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #12 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr.w r3, [r6, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #19 │ │ │ │ - bmi.n 12ca2 │ │ │ │ + bmi.n 13ed4 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b920 │ │ │ │ cmp r0, #2 │ │ │ │ - ble.n 12da2 │ │ │ │ - ldr r3, [r4, #20] │ │ │ │ + ble.n 13fe4 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ + ldr r3, [r4, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - itt ne │ │ │ │ - ldrne r3, [r5, #8] │ │ │ │ - ldrne r3, [r3, #0] │ │ │ │ - bne.n 12c9a │ │ │ │ - b.n 12ca2 │ │ │ │ + beq.n 13ed4 │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r3, [r3, #0] │ │ │ │ + b.n 13ecc │ │ │ │ blx b3d4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 12d78 │ │ │ │ + beq.n 13fb8 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 12ca2 │ │ │ │ - b.n 12c8e │ │ │ │ + beq.n 13ed4 │ │ │ │ + b.n 13ec0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b654 │ │ │ │ cmp r0, #2 │ │ │ │ - bgt.n 12ca2 │ │ │ │ + bgt.n 13ed4 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b920 │ │ │ │ cmp r0, #2 │ │ │ │ - ble.n 12ca2 │ │ │ │ + ble.n 13ed4 │ │ │ │ ldr.w r3, [r6, #164] @ 0xa4 │ │ │ │ lsls r2, r3, #26 │ │ │ │ - bpl.n 12d00 │ │ │ │ + bpl.n 13f3e │ │ │ │ ldr r2, [r4, #12] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 12ca2 │ │ │ │ + bne.n 13ed4 │ │ │ │ blx b374 │ │ │ │ mov r7, r0 │ │ │ │ ldrd r1, r0, [r4, #4] │ │ │ │ blx b008 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r0, r7 │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r6 │ │ │ │ blx b8b0 │ │ │ │ mov r7, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 12d94 │ │ │ │ + beq.n 13fd4 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ blx r3 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ mov r1, r0 │ │ │ │ mov.w r2, #1024 @ 0x400 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [sp, #0] │ │ │ │ blx b898 │ │ │ │ mov r6, r0 │ │ │ │ - cbz r0, 12d94 │ │ │ │ + cbz r0, 13fd4 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #100] @ (12db8 ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #100] @ (13ff8 ) │ │ │ │ ldr r2, [r3, #0] │ │ │ │ add r1, pc │ │ │ │ blx b78c │ │ │ │ - add.w r1, r7, #8 │ │ │ │ mov r4, r0 │ │ │ │ add.w r2, r0, #8 │ │ │ │ - strd r7, r6, [r0, #64] @ 0x40 │ │ │ │ - str r5, [r0, #72] @ 0x48 │ │ │ │ + add.w r1, r7, #8 │ │ │ │ add.w r0, r6, #8 │ │ │ │ + strd r7, r6, [r4, #64] @ 0x40 │ │ │ │ + str r5, [r4, #72] @ 0x48 │ │ │ │ blx b3c8 │ │ │ │ mov r0, r4 │ │ │ │ - add sp, #12 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + b.n 13ed8 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ ldrd r0, r1, [r4, #4] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ - ldr r3, [pc, #56] @ (12dbc ) │ │ │ │ + ldr r3, [pc, #56] @ (13ffc ) │ │ │ │ add r3, pc │ │ │ │ subs r2, r2, r3 │ │ │ │ it ne │ │ │ │ movne r2, #1 │ │ │ │ blx b11c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 12cd2 │ │ │ │ - b.n 12cf0 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 13f10 │ │ │ │ + b.n 13f2e │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ mov r0, r7 │ │ │ │ blx b6d0 │ │ │ │ - b.n 12ca2 │ │ │ │ + b.n 13ed4 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b654 │ │ │ │ cmp r0, #2 │ │ │ │ - bgt.n 12cf0 │ │ │ │ - b.n 12cba │ │ │ │ - nop │ │ │ │ - vminnm.f32 , , │ │ │ │ - vminnm.f16 , , │ │ │ │ - strh r4, [r6, #44] @ 0x2c │ │ │ │ + bgt.n 13f2e │ │ │ │ + b.n 13efa │ │ │ │ + vminnm.f16 , , │ │ │ │ + mrc2 15, 7, pc, cr3, cr15, {7} │ │ │ │ + b.n 146e0 │ │ │ │ movs r0, r1 │ │ │ │ - mrc2 15, 3, pc, cr3, cr15, {7} │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + mrc2 15, 1, pc, cr11, cr15, {7} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ - push {r4, r5, lr} │ │ │ │ + mov.w r1, #0 │ │ │ │ + str.w r4, [sp, #-12]! │ │ │ │ mov r4, r0 │ │ │ │ - movs r1, #0 │ │ │ │ - sub sp, #12 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ + strd r5, lr, [sp, #4] │ │ │ │ + sub sp, #12 │ │ │ │ blx b588 │ │ │ │ - movs r1, #0 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b588 │ │ │ │ - mov r1, r0 │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ + mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ strd r2, r3, [sp] │ │ │ │ blx adb0 │ │ │ │ add sp, #12 │ │ │ │ - pop {r4, r5, pc} │ │ │ │ - push {r4, r5, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + mov.w r1, #1 │ │ │ │ + str.w r4, [sp, #-12]! │ │ │ │ mov r4, r0 │ │ │ │ - movs r1, #1 │ │ │ │ - sub sp, #12 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ + strd r5, lr, [sp, #4] │ │ │ │ + sub sp, #12 │ │ │ │ blx b588 │ │ │ │ - movs r1, #1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ + mov.w r1, #1 │ │ │ │ blx b588 │ │ │ │ - mov r1, r0 │ │ │ │ ldrd r2, r3, [r4, #20] │ │ │ │ + mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ strd r2, r3, [sp] │ │ │ │ blx adb0 │ │ │ │ add sp, #12 │ │ │ │ - pop {r4, r5, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -00012e30 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +000140a4 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ + ldr r4, [pc, #64] @ (140ec ) │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ - ldr r4, [pc, #48] @ (12e68 ) │ │ │ │ - movs r0, #12 │ │ │ │ + mov.w r0, #12 │ │ │ │ add r4, pc │ │ │ │ mov r1, r4 │ │ │ │ blx ae5c │ │ │ │ - add.w r3, r4, #12 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ + add.w r3, r4, #12 │ │ │ │ mov r0, r5 │ │ │ │ + str r3, [r1, #8] │ │ │ │ blx b598 │ │ │ │ mov r1, r4 │ │ │ │ - movs r0, #12 │ │ │ │ - adds r4, #24 │ │ │ │ + mov.w r0, #12 │ │ │ │ blx ae5c │ │ │ │ - str r4, [r0, #8] │ │ │ │ mov r1, r0 │ │ │ │ + add.w r4, r4, #24 │ │ │ │ mov r0, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + str r4, [r1, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - strh r0, [r2, #8] │ │ │ │ + udf #148 @ 0x94 │ │ │ │ movs r0, r1 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov sl, r0 │ │ │ │ mov ip, r2 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + ldrd r2, r4, [r0, #64] @ 0x40 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ mov lr, r1 │ │ │ │ - ldrd r2, r4, [sl, #64] @ 0x40 │ │ │ │ + cmp r2, #0 │ │ │ │ mov r1, r3 │ │ │ │ + ldr r3, [r0, #72] @ 0x48 │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ - ldr.w r3, [sl, #72] @ 0x48 │ │ │ │ - cmp r2, #0 │ │ │ │ - ble.n 12f08 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - mov.w r9, r3, lsl #3 │ │ │ │ - str r4, [sp, #8] │ │ │ │ + ble.n 141a2 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ mov r7, ip │ │ │ │ - mov r4, r0 │ │ │ │ mov r6, lr │ │ │ │ - movs r5, #0 │ │ │ │ + mov.w r9, r3, lsl #3 │ │ │ │ + mov.w r5, #0 │ │ │ │ mov fp, r1 │ │ │ │ - str r2, [sp, #12] │ │ │ │ + strd r4, r2, [sp, #8] │ │ │ │ + mov r4, r0 │ │ │ │ strd lr, ip, [sp, #16] │ │ │ │ strd r1, r0, [sp, #24] │ │ │ │ ldr.w r0, [sl, #76] @ 0x4c │ │ │ │ mov r3, fp │ │ │ │ - str r4, [sp, #0] │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ - adds r5, #1 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ ldr.w r8, [r0, #56] @ 0x38 │ │ │ │ blx r8 │ │ │ │ ldr.w r0, [sl, #80] @ 0x50 │ │ │ │ - str r4, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ mov r2, r4 │ │ │ │ mov r1, fp │ │ │ │ - ldr.w r8, [r0, #56] @ 0x38 │ │ │ │ + str r4, [sp, #0] │ │ │ │ add fp, r9 │ │ │ │ + add r4, r9 │ │ │ │ + ldr.w r8, [r0, #56] @ 0x38 │ │ │ │ blx r8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - add r4, r9 │ │ │ │ add r6, r3 │ │ │ │ add r7, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, r5 │ │ │ │ - bne.n 12ea4 │ │ │ │ + bne.n 1413a │ │ │ │ ldr r4, [sp, #8] │ │ │ │ - subs r2, r3, #1 │ │ │ │ - ldrd r1, r0, [sp, #24] │ │ │ │ + add.w r2, r3, #4294967295 @ 0xffffffff │ │ │ │ ldrd lr, ip, [sp, #16] │ │ │ │ mul.w r3, r2, r9 │ │ │ │ - add r0, r9 │ │ │ │ + ldrd r1, r0, [sp, #24] │ │ │ │ mul.w r2, r4, r2 │ │ │ │ + add.w r8, lr, r4 │ │ │ │ + add.w lr, r8, r2 │ │ │ │ + add r0, r9 │ │ │ │ add r9, r1 │ │ │ │ add r0, r3 │ │ │ │ add.w r1, r9, r3 │ │ │ │ - add.w r8, lr, r4 │ │ │ │ add.w r3, ip, r4 │ │ │ │ - add.w lr, r8, r2 │ │ │ │ add.w ip, r3, r2 │ │ │ │ ldr.w r4, [sl, #84] @ 0x54 │ │ │ │ mov r3, r1 │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ mov r2, ip │ │ │ │ + str r0, [sp, #72] @ 0x48 │ │ │ │ mov r1, lr │ │ │ │ - mov r0, r4 │ │ │ │ ldr r5, [r4, #56] @ 0x38 │ │ │ │ + mov r0, r4 │ │ │ │ mov ip, r5 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx ip │ │ │ │ nop │ │ │ │ - push {r4, lr} │ │ │ │ mov r2, r0 │ │ │ │ - mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ sub sp, #8 │ │ │ │ ldr r3, [r2, #84] @ 0x54 │ │ │ │ + mov r0, r1 │ │ │ │ + ldr r1, [pc, #20] @ (141f4 ) │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r2, #80] @ 0x50 │ │ │ │ + add r1, pc │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r4, [r1, #0] │ │ │ │ - ldr r1, [pc, #12] @ (12f44 ) │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ ldr r3, [r2, #76] @ 0x4c │ │ │ │ - add r1, pc │ │ │ │ ldr r2, [r2, #64] @ 0x40 │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - adds r7, #122 @ 0x7a │ │ │ │ + nop │ │ │ │ + ldr r4, [sp, #72] @ 0x48 │ │ │ │ movs r0, r1 │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #84] @ 0x54 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #80] @ 0x50 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #76] @ 0x4c │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #80] @ 0x50 │ │ │ │ mov r1, r5 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #84] @ 0x54 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ ldr r0, [r1, #8] │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r2 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ ldr r2, [r0, #0] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 12fa2 │ │ │ │ - mov r5, r1 │ │ │ │ + beq.n 14272 │ │ │ │ + mov r4, r1 │ │ │ │ ldr r1, [r1, #4] │ │ │ │ ldr r2, [r1, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 12faa │ │ │ │ - movs r0, #0 │ │ │ │ + bne.n 1428e │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #44 @ 0x2c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ blx b3d4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 12fa2 │ │ │ │ - ldrd r8, sl, [r5, #4] │ │ │ │ - ldr.w r3, [sl] │ │ │ │ + beq.n 14272 │ │ │ │ + ldrd sl, r1, [r4, #4] │ │ │ │ + ldr r3, [r1, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 12fa2 │ │ │ │ - mov r7, sl │ │ │ │ + ble.n 14272 │ │ │ │ + ldr.w r2, [sl] │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ - mov.w r9, #0 │ │ │ │ - ldr.w r2, [r8] │ │ │ │ - str r5, [sp, #12] │ │ │ │ - mov fp, r3 │ │ │ │ - mov r5, sl │ │ │ │ - str r6, [sp, #16] │ │ │ │ - mov sl, r9 │ │ │ │ - mov r6, r7 │ │ │ │ - mov r9, r8 │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov r5, r3 │ │ │ │ + mov fp, r1 │ │ │ │ + mov r9, r0 │ │ │ │ str r3, [sp, #8] │ │ │ │ - cmp r2, #0 │ │ │ │ - ble.n 1307e │ │ │ │ - mov.w r8, #0 │ │ │ │ - mov r4, r6 │ │ │ │ - mov r6, r8 │ │ │ │ - mov r8, r9 │ │ │ │ - b.n 13012 │ │ │ │ + strd r4, r7, [sp, #16] │ │ │ │ + mov r4, r1 │ │ │ │ + mov r3, r2 │ │ │ │ + cmp r3, #0 │ │ │ │ + ble.n 1435e │ │ │ │ + mov r6, sl │ │ │ │ + mov.w r7, #0 │ │ │ │ + b.n 142f2 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ blx b450 │ │ │ │ - movs r3, #12 │ │ │ │ - mov r7, r0 │ │ │ │ - mla r2, r3, fp, r5 │ │ │ │ - ldr r0, [r2, #8] │ │ │ │ + mov r8, r0 │ │ │ │ + add.w r0, r5, r5, lsl #1 │ │ │ │ + add.w r0, fp, r0, lsl #2 │ │ │ │ + ldr r0, [r0, #8] │ │ │ │ blx b450 │ │ │ │ - cmp r7, r0 │ │ │ │ - ble.n 1305c │ │ │ │ - ldr.w r2, [r9] │ │ │ │ - adds r6, #1 │ │ │ │ - add.w r8, r8, #12 │ │ │ │ - cmp r6, r2 │ │ │ │ - bge.n 1304c │ │ │ │ - ldrd r7, r0, [r4, #4] │ │ │ │ + cmp r8, r0 │ │ │ │ + ble.n 1433a │ │ │ │ + ldr.w r3, [sl] │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + add.w r6, r6, #12 │ │ │ │ + cmp r7, r3 │ │ │ │ + bge.n 14328 │ │ │ │ + ldrd r8, r0, [r4, #4] │ │ │ │ blx b450 │ │ │ │ - mul.w r7, r0, r7 │ │ │ │ - ldr.w r0, [r8, #8] │ │ │ │ + mul.w r8, r0, r8 │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ blx b450 │ │ │ │ - cmp r7, r0 │ │ │ │ - bgt.n 13004 │ │ │ │ - ldr r1, [r4, #4] │ │ │ │ - ldr.w r2, [r8, #4] │ │ │ │ - cmp r1, r2 │ │ │ │ - blt.n 13004 │ │ │ │ - cmp.w fp, #4294967295 @ 0xffffffff │ │ │ │ - bne.n 12fec │ │ │ │ - mov fp, sl │ │ │ │ - str r6, [sp, #8] │ │ │ │ - ldr.w r2, [r9] │ │ │ │ - adds r6, #1 │ │ │ │ - add.w r8, r8, #12 │ │ │ │ - cmp r6, r2 │ │ │ │ - blt.n 13012 │ │ │ │ - ldr r1, [r5, #0] │ │ │ │ - add.w sl, sl, #1 │ │ │ │ - mov r6, r4 │ │ │ │ - cmp sl, r1 │ │ │ │ - bge.n 1307e │ │ │ │ - adds r6, #12 │ │ │ │ - b.n 12fdc │ │ │ │ - ldr.w r0, [r8, #8] │ │ │ │ + cmp r8, r0 │ │ │ │ + bgt.n 142e2 │ │ │ │ + ldr r0, [r4, #4] │ │ │ │ + ldr r3, [r6, #4] │ │ │ │ + cmp r0, r3 │ │ │ │ + blt.n 142e2 │ │ │ │ + adds r0, r5, #1 │ │ │ │ + bne.n 142c8 │ │ │ │ + mov r5, r9 │ │ │ │ + str r7, [sp, #8] │ │ │ │ + ldr.w r3, [sl] │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + add.w r6, r6, #12 │ │ │ │ + cmp r7, r3 │ │ │ │ + blt.n 142f2 │ │ │ │ + ldr.w r1, [fp] │ │ │ │ + add.w r9, r9, #1 │ │ │ │ + cmp r9, r1 │ │ │ │ + bge.n 1435e │ │ │ │ + add.w r4, r4, #12 │ │ │ │ + b.n 142bc │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ blx b450 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - movs r2, #12 │ │ │ │ - mov r7, r0 │ │ │ │ - mla r2, r2, r3, r9 │ │ │ │ - ldr r0, [r2, #8] │ │ │ │ + str r0, [sp, #12] │ │ │ │ + add.w r0, r3, r3, lsl #1 │ │ │ │ + add.w r0, sl, r0, lsl #2 │ │ │ │ + ldr r0, [r0, #8] │ │ │ │ blx b450 │ │ │ │ - cmp r7, r0 │ │ │ │ - blt.n 13004 │ │ │ │ - mov fp, sl │ │ │ │ - str r6, [sp, #8] │ │ │ │ - b.n 1303e │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + cmp r3, r0 │ │ │ │ + blt.n 142e2 │ │ │ │ + mov r5, r9 │ │ │ │ + str r7, [sp, #8] │ │ │ │ + b.n 14318 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ - ldrd r5, r6, [sp, #12] │ │ │ │ - cmp.w fp, #4294967295 @ 0xffffffff │ │ │ │ + ldrd r4, r7, [sp, #16] │ │ │ │ + cmp.w r5, #4294967295 @ 0xffffffff │ │ │ │ it ne │ │ │ │ cmpne.w r2, #4294967295 @ 0xffffffff │ │ │ │ - beq.n 12fa2 │ │ │ │ - ldrd r0, r1, [r5, #4] │ │ │ │ - movs r3, #12 │ │ │ │ - mul.w r4, r3, fp │ │ │ │ - mla r3, r3, r2, r0 │ │ │ │ - str r4, [sp, #36] @ 0x24 │ │ │ │ - adds r7, r1, r4 │ │ │ │ + beq.n 14272 │ │ │ │ + ldrd r0, ip, [r4, #4] │ │ │ │ + mov.w r3, r5, lsl #1 │ │ │ │ + mov.w r6, r2, lsl #1 │ │ │ │ + mov r8, r3 │ │ │ │ + add r3, r5 │ │ │ │ + mov.w r3, r3, lsl #2 │ │ │ │ + add.w r9, ip, r3 │ │ │ │ + ldr.w r1, [r9, #8] │ │ │ │ + strd r1, r3, [sp, #32] │ │ │ │ + add.w r3, r6, r2 │ │ │ │ + add.w r3, r0, r3, lsl #2 │ │ │ │ ldr r3, [r3, #12] │ │ │ │ - ldr r4, [r7, #8] │ │ │ │ - str r4, [sp, #32] │ │ │ │ - cmp r3, r4 │ │ │ │ - beq.w 12fa2 │ │ │ │ - ldrd r9, r3, [r5, #12] │ │ │ │ - add.w r2, r3, #8 │ │ │ │ - cmp r9, r2 │ │ │ │ + cmp r3, r1 │ │ │ │ + beq.w 14272 │ │ │ │ + ldrd r2, r3, [r4, #12] │ │ │ │ + add.w r1, r3, #8 │ │ │ │ + cmp r2, r1 │ │ │ │ it eq │ │ │ │ - moveq.w ip, #2 │ │ │ │ - beq.n 130d0 │ │ │ │ - add.w ip, r9, #8 │ │ │ │ - cmp r3, ip │ │ │ │ + moveq.w sl, #2 │ │ │ │ + beq.n 143c2 │ │ │ │ + add.w sl, r2, #8 │ │ │ │ + cmp r3, sl │ │ │ │ ite eq │ │ │ │ - moveq.w ip, #2 │ │ │ │ - movne.w ip, #1 │ │ │ │ - ldr.w r2, [r6, #164] @ 0xa4 │ │ │ │ - ubfx r4, r2, #0, #20 │ │ │ │ - lsls r2, r2, #15 │ │ │ │ - bpl.n 1310e │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - cmp ip, r2 │ │ │ │ - beq.n 1310e │ │ │ │ - ldr r2, [r1, #0] │ │ │ │ - cmp r2, #2 │ │ │ │ - bne.w 12fa2 │ │ │ │ - movs r2, #12 │ │ │ │ - rsb lr, fp, #1 │ │ │ │ - mla lr, r2, lr, r1 │ │ │ │ - ldr.w r2, [lr, #8] │ │ │ │ - cmp ip, r2 │ │ │ │ - bne.w 12fa2 │ │ │ │ - ldr.w r2, [lr, #4] │ │ │ │ - mul.w ip, r2, ip │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - cmp ip, r2 │ │ │ │ - bne.w 12fa2 │ │ │ │ - ldr r2, [r5, #20] │ │ │ │ - lsls r4, r4, #26 │ │ │ │ - str r2, [sp, #12] │ │ │ │ - bpl.n 1311c │ │ │ │ - cmp r9, r2 │ │ │ │ - bne.w 12fa2 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - movs r4, #12 │ │ │ │ - ldr r3, [r7, #4] │ │ │ │ + moveq.w sl, #2 │ │ │ │ + movne.w sl, #1 │ │ │ │ + ldr.w r1, [r7, #164] @ 0xa4 │ │ │ │ + ubfx lr, r1, #0, #20 │ │ │ │ + lsls r1, r1, #15 │ │ │ │ + bpl.n 14404 │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ + cmp sl, r1 │ │ │ │ + beq.n 14404 │ │ │ │ + ldr.w r1, [ip] │ │ │ │ + cmp r1, #2 │ │ │ │ + bne.w 14272 │ │ │ │ + rsb fp, r5, #1 │ │ │ │ + add.w fp, fp, fp, lsl #1 │ │ │ │ + add.w fp, ip, fp, lsl #2 │ │ │ │ + ldr.w r1, [fp, #8] │ │ │ │ + cmp sl, r1 │ │ │ │ + bne.w 14272 │ │ │ │ + ldr.w r1, [fp, #4] │ │ │ │ + mul.w sl, r1, sl │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ + cmp sl, r1 │ │ │ │ + bne.w 14272 │ │ │ │ + tst.w lr, #32 │ │ │ │ + ldr.w fp, [r4, #20] │ │ │ │ + beq.n 14414 │ │ │ │ + cmp r2, fp │ │ │ │ + bne.w 14272 │ │ │ │ + strd r2, r3, [sp, #12] │ │ │ │ + ldr.w r3, [r9, #4] │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - mul.w sl, r4, r3 │ │ │ │ - mul.w r4, r4, fp │ │ │ │ - ldr.w fp, [r5, #24] │ │ │ │ - add.w r2, r0, sl │ │ │ │ - add r1, r4 │ │ │ │ - ldr r2, [r2, #4] │ │ │ │ - ldr r1, [r1, #12] │ │ │ │ - str r1, [sp, #28] │ │ │ │ - movs r1, #0 │ │ │ │ - str r2, [sp, #24] │ │ │ │ - blx b588 │ │ │ │ - mov r7, r0 │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ - add.w r1, r7, sl │ │ │ │ - adds r2, r0, r4 │ │ │ │ - ldr r2, [r2, #8] │ │ │ │ - str r2, [r1, #12] │ │ │ │ - movs r1, #0 │ │ │ │ + add r6, r3 │ │ │ │ + mov r3, r8 │ │ │ │ + add r3, r5 │ │ │ │ + mov.w r6, r6, lsl #2 │ │ │ │ + mov.w r5, r3, lsl #2 │ │ │ │ + ldr r3, [r4, #24] │ │ │ │ + add.w r1, r0, r6 │ │ │ │ + add ip, r5 │ │ │ │ + ldr r2, [r1, #4] │ │ │ │ + ldr.w r1, [ip, #12] │ │ │ │ + str r3, [sp, #8] │ │ │ │ + strd r2, r1, [sp, #24] │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b588 │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ + add.w ip, r0, r6 │ │ │ │ mov r8, r0 │ │ │ │ - add r0, r4 │ │ │ │ - add r2, sl │ │ │ │ - ldr r1, [r2, #8] │ │ │ │ - str r1, [r0, #12] │ │ │ │ - ldr r2, [r2, #4] │ │ │ │ - str r2, [r0, #4] │ │ │ │ + ldr r0, [r4, #8] │ │ │ │ + add.w r1, r0, r5 │ │ │ │ + ldr r1, [r1, #8] │ │ │ │ + str.w r1, [ip, #12] │ │ │ │ + mov.w r1, #0 │ │ │ │ + blx b588 │ │ │ │ + ldr r1, [r4, #4] │ │ │ │ + add.w ip, r0, r5 │ │ │ │ + mov r9, r0 │ │ │ │ + add r1, r6 │ │ │ │ + ldr r0, [r1, #8] │ │ │ │ + str.w r0, [ip, #12] │ │ │ │ + ldr r1, [r1, #4] │ │ │ │ + str.w r1, [ip, #4] │ │ │ │ blx b374 │ │ │ │ - mov r1, r7 │ │ │ │ - str r0, [sp, #8] │ │ │ │ - mov r0, r8 │ │ │ │ + mov sl, r0 │ │ │ │ + mov r1, r8 │ │ │ │ + mov r0, r9 │ │ │ │ blx b008 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldrd r3, r2, [sp, #8] │ │ │ │ mov r1, r0 │ │ │ │ - mov r2, r9 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ + mov r0, sl │ │ │ │ + strd fp, r3, [sp] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - str.w fp, [sp, #4] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ - mov r0, r6 │ │ │ │ - blx b8b0 │ │ │ │ - mov r1, r8 │ │ │ │ - mov r9, r0 │ │ │ │ mov r0, r7 │ │ │ │ + blx b8b0 │ │ │ │ + mov sl, r0 │ │ │ │ + mov r1, r9 │ │ │ │ + mov r0, r8 │ │ │ │ blx aefc │ │ │ │ - cmp.w r9, #0 │ │ │ │ - beq.w 132ac │ │ │ │ - ldr r0, [r5, #4] │ │ │ │ + cmp.w sl, #0 │ │ │ │ + beq.n 145b2 │ │ │ │ + ldr r0, [r4, #4] │ │ │ │ blx b3f0 │ │ │ │ - mov r7, r0 │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ - adds r3, r0, r4 │ │ │ │ + mov r8, r0 │ │ │ │ + ldr r0, [r4, #8] │ │ │ │ + add.w r3, r0, r5 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ - add.w r3, r7, sl │ │ │ │ + add.w r3, r8, r6 │ │ │ │ str r2, [r3, #8] │ │ │ │ blx b3f0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - add r4, r0 │ │ │ │ + ldr r3, [r4, #4] │ │ │ │ + add r5, r0 │ │ │ │ mov r1, r0 │ │ │ │ - add r3, sl │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r8 │ │ │ │ + add r3, r6 │ │ │ │ ldrd r2, r3, [r3, #4] │ │ │ │ - strd r2, r3, [r4, #4] │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - mov r3, fp │ │ │ │ - str r2, [sp, #0] │ │ │ │ - str.w fp, [sp, #4] │ │ │ │ + strd r2, r3, [r5, #4] │ │ │ │ + mov r2, fp │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + str.w fp, [sp] │ │ │ │ + str r3, [sp, #4] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, r7 │ │ │ │ blx b8b0 │ │ │ │ - mov r7, r0 │ │ │ │ + mov r8, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 132ac │ │ │ │ - ldr.w r8, [sp, #24] │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ - mov r1, r8 │ │ │ │ - bl 95b80 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ - mov r3, r8 │ │ │ │ - mov r4, r0 │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ - mul.w r8, r2, r8 │ │ │ │ + beq.n 145b2 │ │ │ │ + ldrd r0, r9, [sp, #20] │ │ │ │ + mov r1, r9 │ │ │ │ + bl 9d2c0 │ │ │ │ + ldrd r1, r2, [sp, #28] │ │ │ │ + mov r3, r9 │ │ │ │ + mov r5, r0 │ │ │ │ + ldr r0, [r4, #8] │ │ │ │ mul.w fp, r1, r3 │ │ │ │ + mul.w r9, r2, r9 │ │ │ │ blx b3f0 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ - str r0, [sp, #8] │ │ │ │ - add r2, r0 │ │ │ │ - ldr r0, [r5, #4] │ │ │ │ - add sl, r0 │ │ │ │ - ldr r1, [r2, #4] │ │ │ │ - ldr.w r3, [sl, #4] │ │ │ │ - mls r3, r3, r4, r1 │ │ │ │ + mov r1, r0 │ │ │ │ + ldr r0, [r4, #4] │ │ │ │ + str r1, [sp, #8] │ │ │ │ + add r2, r1 │ │ │ │ + ldr r3, [r2, #4] │ │ │ │ + add r6, r0 │ │ │ │ + ldr r6, [r6, #4] │ │ │ │ + mls r3, r6, r5, r3 │ │ │ │ str r3, [r2, #4] │ │ │ │ blx b3f0 │ │ │ │ - mul.w ip, fp, r4 │ │ │ │ - ldr r1, [r5, #24] │ │ │ │ - mul.w r2, r8, r4 │ │ │ │ - ldrd lr, r3, [r5, #12] │ │ │ │ + mul.w ip, fp, r5 │ │ │ │ + ldrd lr, r3, [r4, #12] │ │ │ │ + mul.w r2, r9, r5 │ │ │ │ + ldr r6, [r4, #24] │ │ │ │ mov.w ip, ip, lsl #3 │ │ │ │ - add.w sl, r1, ip │ │ │ │ - str.w sl, [sp, #4] │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ - ldr r5, [r5, #20] │ │ │ │ add r3, r2 │ │ │ │ add r2, lr │ │ │ │ - add r5, ip │ │ │ │ - str r5, [sp, #0] │ │ │ │ + add r6, ip │ │ │ │ + str r6, [sp, #4] │ │ │ │ + ldr r4, [r4, #20] │ │ │ │ + add r4, ip │ │ │ │ + str r4, [sp, #0] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, r7 │ │ │ │ blx b8b0 │ │ │ │ mov r6, r0 │ │ │ │ - cbz r0, 132ae │ │ │ │ - ldr r2, [pc, #96] @ (132c4 ) │ │ │ │ - movs r0, #88 @ 0x58 │ │ │ │ - ldr r1, [pc, #96] @ (132c8 ) │ │ │ │ + cbz r0, 145b6 │ │ │ │ + ldr r2, [pc, #96] @ (145cc ) │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ + ldr r1, [pc, #92] @ (145d0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b78c │ │ │ │ - strd r4, r8, [r0, #64] @ 0x40 │ │ │ │ - add.w r8, r0, #8 │ │ │ │ - mov r5, r0 │ │ │ │ - mov r1, r8 │ │ │ │ - strd r9, r7, [r0, #76] @ 0x4c │ │ │ │ - str r6, [r0, #84] @ 0x54 │ │ │ │ - str.w fp, [r0, #72] @ 0x48 │ │ │ │ + mov r4, r0 │ │ │ │ + add.w r7, r0, #8 │ │ │ │ + mov r1, r7 │ │ │ │ add.w r0, r6, #8 │ │ │ │ + strd r5, r9, [r4, #64] @ 0x40 │ │ │ │ + strd fp, sl, [r4, #72] @ 0x48 │ │ │ │ + strd r8, r6, [r4, #80] @ 0x50 │ │ │ │ blx b1ac │ │ │ │ - mov r2, r8 │ │ │ │ - add.w r1, r7, #8 │ │ │ │ - mov r0, r4 │ │ │ │ - blx af20 │ │ │ │ - mov r0, r4 │ │ │ │ - mov r2, r8 │ │ │ │ - add.w r1, r9, #8 │ │ │ │ + mov r2, r7 │ │ │ │ + add.w r1, r8, #8 │ │ │ │ + mov r0, r5 │ │ │ │ blx af20 │ │ │ │ mov r0, r5 │ │ │ │ - add sp, #44 @ 0x2c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - movs r7, #0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov r2, r7 │ │ │ │ + add.w r1, sl, #8 │ │ │ │ + blx af20 │ │ │ │ + mov r0, r4 │ │ │ │ + b.n 14276 │ │ │ │ + mov.w r8, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r8 │ │ │ │ blx b6d0 │ │ │ │ - mov r0, r9 │ │ │ │ + mov r0, sl │ │ │ │ blx b6d0 │ │ │ │ - b.n 12fa2 │ │ │ │ - nop │ │ │ │ - stc2 15, cr15, [r3], {255} @ 0xff │ │ │ │ - strh r0, [r6, #4] │ │ │ │ + b.n 14272 │ │ │ │ + @ instruction: 0xfb7bffff │ │ │ │ + ble.n 1451c │ │ │ │ movs r0, r1 │ │ │ │ │ │ │ │ -000132cc : │ │ │ │ - ldr r1, [pc, #24] @ (132e8 ) │ │ │ │ - push {r4, lr} │ │ │ │ +000145d4 : │ │ │ │ + ldr r1, [pc, #28] @ (145f4 ) │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r0, #8 │ │ │ │ add r1, pc │ │ │ │ - movs r0, #8 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - ldrb r2, [r3, #18] │ │ │ │ + bls.n 14510 │ │ │ │ movs r0, r1 │ │ │ │ │ │ │ │ -000132ec : │ │ │ │ - movs r3, #0 │ │ │ │ +000145f8 : │ │ │ │ + mov.w r3, #0 │ │ │ │ b.w b02c │ │ │ │ - nop │ │ │ │ │ │ │ │ -000132f4 : │ │ │ │ - movs r3, #0 │ │ │ │ +00014600 : │ │ │ │ + mov.w r3, #0 │ │ │ │ b.w ae00 │ │ │ │ - nop │ │ │ │ │ │ │ │ -000132fc : │ │ │ │ - movs r3, #1 │ │ │ │ +00014608 : │ │ │ │ + mov.w r3, #1 │ │ │ │ b.w b02c │ │ │ │ - nop │ │ │ │ │ │ │ │ -00013304 : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ +00014610 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r1 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r5 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ mov r6, r2 │ │ │ │ blx b938 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx b598 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx b92c │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w b594 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldr r3, [r1, #0] │ │ │ │ mov r0, r1 │ │ │ │ - ldr r1, [pc, #4] @ (13340 ) │ │ │ │ + ldr r1, [pc, #8] @ (14658 ) │ │ │ │ + ldr r3, [r0, #0] │ │ │ │ add r1, pc │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ - adds r3, #166 @ 0xa6 │ │ │ │ + str r7, [sp, #824] @ 0x338 │ │ │ │ movs r0, r1 │ │ │ │ ldr r0, [r1, #8] │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ ldr r2, [r0, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 1336c │ │ │ │ + beq.n 14688 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - cbnz r3, 13360 │ │ │ │ - ldr r2, [r1, #20] │ │ │ │ + cbnz r3, 1467a │ │ │ │ ldr r3, [r1, #12] │ │ │ │ + ldr r2, [r1, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 13364 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 14680 │ │ │ │ + mov.w r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ blx b624 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 13360 │ │ │ │ - ldr r2, [pc, #24] @ (13388 ) │ │ │ │ - movs r0, #64 @ 0x40 │ │ │ │ - ldr r1, [pc, #24] @ (1338c ) │ │ │ │ + beq.n 1467a │ │ │ │ + ldr r2, [pc, #28] @ (146a8 ) │ │ │ │ + mov.w r0, #64 @ 0x40 │ │ │ │ + ldr r1, [pc, #28] @ (146ac ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b78c │ │ │ │ mov r4, r0 │ │ │ │ - adds r0, #8 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ blx aee0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - @ instruction: 0xffbbffff │ │ │ │ - ldrb r4, [r6, #30] │ │ │ │ + @ instruction: 0xffb5ffff │ │ │ │ + bgt.n 145dc │ │ │ │ movs r0, r1 │ │ │ │ │ │ │ │ -00013390 : │ │ │ │ - ldr r1, [pc, #24] @ (133ac ) │ │ │ │ - push {r4, lr} │ │ │ │ +000146b0 : │ │ │ │ + ldr r1, [pc, #28] @ (146d0 ) │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r0, #8 │ │ │ │ add r1, pc │ │ │ │ - movs r0, #8 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - ldrb r2, [r4, #15] │ │ │ │ + bhi.n 1464c │ │ │ │ movs r0, r1 │ │ │ │ │ │ │ │ -000133b0 : │ │ │ │ - push {r4, lr} │ │ │ │ +000146d4 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r2 │ │ │ │ blx b194 │ │ │ │ str r4, [r0, #56] @ 0x38 │ │ │ │ pop {r4, pc} │ │ │ │ - push {r4, lr} │ │ │ │ + nop │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldrd r1, r0, [r0, #4] │ │ │ │ blx aefc │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b5bc │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #12] │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + ldr r7, [r4, #20] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ sub sp, #28 │ │ │ │ ldr.w r8, [r1] │ │ │ │ - ldr r7, [r4, #20] │ │ │ │ - mov r6, r1 │ │ │ │ - subs r7, r7, r0 │ │ │ │ + sub.w r7, r7, r0 │ │ │ │ blx b82c │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ + clz r7, r7 │ │ │ │ blx b82c │ │ │ │ ldr r3, [r4, #8] │ │ │ │ + mov.w r7, r7, lsr #5 │ │ │ │ + ldr r1, [pc, #64] @ (1477c ) │ │ │ │ + mov r2, r7 │ │ │ │ str r3, [sp, #16] │ │ │ │ - clz r7, r7 │ │ │ │ - ldr r1, [pc, #44] @ (1342c ) │ │ │ │ ldr r3, [r4, #4] │ │ │ │ - lsrs r7, r7, #5 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - mov r2, r7 │ │ │ │ add r1, pc │ │ │ │ + str r3, [sp, #12] │ │ │ │ ldrd r3, r5, [r4, #20] │ │ │ │ - subs r5, r5, r3 │ │ │ │ + sub.w r5, r5, r3 │ │ │ │ mov r3, r9 │ │ │ │ - asrs r5, r5, #3 │ │ │ │ + mov.w r5, r5, asr #3 │ │ │ │ str r5, [sp, #8] │ │ │ │ ldrd r4, r5, [r4, #12] │ │ │ │ - subs r4, r5, r4 │ │ │ │ - asrs r4, r4, #3 │ │ │ │ + sub.w r4, r5, r4 │ │ │ │ + mov.w r4, r4, asr #3 │ │ │ │ strd r0, r4, [sp] │ │ │ │ mov r0, r6 │ │ │ │ blx r8 │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - nop │ │ │ │ - adds r2, #230 @ 0xe6 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + str r6, [sp, #944] @ 0x3b0 │ │ │ │ movs r0, r1 │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ ldrd r1, r0, [r0, #4] │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ blx b008 │ │ │ │ ldrd r1, r2, [r4, #12] │ │ │ │ mov r5, r0 │ │ │ │ blx b0f4 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ mov r0, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w b97c │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r1 │ │ │ │ - ldr r1, [pc, #132] @ (134dc ) │ │ │ │ + ldr r1, [pc, #148] @ (14850 ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ blx b3e4 │ │ │ │ - ldr r3, [r4, #20] │ │ │ │ ldr r1, [r4, #12] │ │ │ │ mov r0, r5 │ │ │ │ - subs r1, r1, r3 │ │ │ │ + ldr r3, [r4, #20] │ │ │ │ + sub.w r1, r1, r3 │ │ │ │ clz r1, r1 │ │ │ │ - lsrs r1, r1, #5 │ │ │ │ + mov.w r1, r1, lsr #5 │ │ │ │ blx affc │ │ │ │ - mov r0, r5 │ │ │ │ ldrd r3, r1, [r4, #12] │ │ │ │ - subs r1, r1, r3 │ │ │ │ - asrs r1, r1, #3 │ │ │ │ - blx b140 │ │ │ │ mov r0, r5 │ │ │ │ + sub.w r1, r1, r3 │ │ │ │ + mov.w r1, r1, asr #3 │ │ │ │ + blx b140 │ │ │ │ ldrd r3, r1, [r4, #20] │ │ │ │ - subs r1, r1, r3 │ │ │ │ - asrs r1, r1, #3 │ │ │ │ + mov r0, r5 │ │ │ │ + sub.w r1, r1, r3 │ │ │ │ + mov.w r1, r1, asr #3 │ │ │ │ blx b140 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ blx b82c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx affc │ │ │ │ ldr r0, [r4, #16] │ │ │ │ @@ -12385,2075 +13114,2121 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx affc │ │ │ │ ldr r1, [r4, #4] │ │ │ │ mov r0, r5 │ │ │ │ blx b964 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ mov r0, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w b960 │ │ │ │ nop │ │ │ │ - adds r2, #174 @ 0xae │ │ │ │ + str r6, [sp, #560] @ 0x230 │ │ │ │ movs r0, r1 │ │ │ │ │ │ │ │ -000134e0 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ +00014854 : │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + mov r5, r3 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + ldrd r7, r6, [sp, #32] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ mov r9, r0 │ │ │ │ mov r8, r1 │ │ │ │ - ldrd r7, r6, [sp, #32] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ mov sl, r2 │ │ │ │ - mov r5, r3 │ │ │ │ cmp r3, r6 │ │ │ │ it ne │ │ │ │ cmpne r2, r7 │ │ │ │ - bne.n 13506 │ │ │ │ + bne.n 14886 │ │ │ │ cmp r3, r6 │ │ │ │ it eq │ │ │ │ cmpeq r2, r7 │ │ │ │ - bne.n 13530 │ │ │ │ + bne.n 148c0 │ │ │ │ blx b170 │ │ │ │ - cbz r0, 13530 │ │ │ │ - ldr r1, [pc, #48] @ (13538 ) │ │ │ │ - movs r0, #28 │ │ │ │ + cbz r0, 148c0 │ │ │ │ + ldr r1, [pc, #80] @ (148d8 ) │ │ │ │ + mov.w r0, #28 │ │ │ │ add r1, pc │ │ │ │ blx b1a0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r9 │ │ │ │ blx b850 │ │ │ │ str r0, [r4, #4] │ │ │ │ mov r0, r8 │ │ │ │ blx ae28 │ │ │ │ - strd r5, r7, [r4, #16] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ strd r0, sl, [r4, #8] │ │ │ │ mov r0, r4 │ │ │ │ + strd r5, r7, [r4, #16] │ │ │ │ str r6, [r4, #24] │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, lr, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ b.w b80c │ │ │ │ - ldrb r2, [r7, #9] │ │ │ │ + nop │ │ │ │ + bvs.n 148cc │ │ │ │ movs r0, r1 │ │ │ │ │ │ │ │ -0001353c : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ +000148dc : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r1 │ │ │ │ - mov r6, r0 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ sub sp, #8 │ │ │ │ + mov r6, r0 │ │ │ │ ldr r4, [sp, #28] │ │ │ │ str r4, [sp, #4] │ │ │ │ ldr r4, [sp, #24] │ │ │ │ str r4, [sp, #0] │ │ │ │ blx b5cc │ │ │ │ - mov r1, r6 │ │ │ │ mov r4, r0 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx aefc │ │ │ │ mov r0, r4 │ │ │ │ add sp, #8 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - mov r5, r1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ - sub sp, #8 │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + mov r5, r1 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r1, [pc, #76] @ (135b8 ) │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + sub sp, #8 │ │ │ │ + ldr r1, [pc, #80] @ (14970 ) │ │ │ │ str r3, [sp, #4] │ │ │ │ - add r1, pc │ │ │ │ ldr r3, [r0, #92] @ 0x5c │ │ │ │ + add r1, pc │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [r0, #88] @ 0x58 │ │ │ │ + ldr r6, [r5, #0] │ │ │ │ ldr r2, [r0, #76] @ 0x4c │ │ │ │ + ldr r3, [r0, #88] @ 0x58 │ │ │ │ mov r0, r5 │ │ │ │ - ldr r6, [r5, #0] │ │ │ │ blx r6 │ │ │ │ ldrd r3, r2, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 13592 │ │ │ │ - ldr r1, [pc, #52] @ (135bc ) │ │ │ │ + beq.n 14944 │ │ │ │ + ldr r1, [pc, #56] @ (14974 ) │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ add r1, pc │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ ldr r2, [r4, #96] @ 0x60 │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 135a8 │ │ │ │ + beq.n 1495a │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 135a8 │ │ │ │ - ldr r1, [pc, #32] @ (135c0 ) │ │ │ │ + beq.n 1495a │ │ │ │ + ldr r1, [pc, #36] @ (14978 ) │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ add r1, pc │ │ │ │ blx r3 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ - movs r1, #41 @ 0x29 │ │ │ │ + mov.w r1, #41 @ 0x29 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ bx r3 │ │ │ │ - nop │ │ │ │ - adds r1, #158 @ 0x9e │ │ │ │ + str r5, [sp, #168] @ 0xa8 │ │ │ │ movs r0, r1 │ │ │ │ - adds r1, #160 @ 0xa0 │ │ │ │ + str r5, [sp, #184] @ 0xb8 │ │ │ │ movs r0, r1 │ │ │ │ - adds r1, #136 @ 0x88 │ │ │ │ + str r5, [sp, #88] @ 0x58 │ │ │ │ movs r0, r1 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + ldrd r7, r4, [r0, #76] @ 0x4c │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r2 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov fp, r3 │ │ │ │ - ldr r7, [r0, #76] @ 0x4c │ │ │ │ vpush {d8-d9} │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - subs r6, r7, #1 │ │ │ │ - ldr r5, [r0, #92] @ 0x5c │ │ │ │ - ldr r4, [r0, #80] @ 0x50 │ │ │ │ - mov r9, r2 │ │ │ │ - lsls r3, r6, #4 │ │ │ │ - ldr.w sl, [sp, #112] @ 0x70 │ │ │ │ vldr d9, [r1] │ │ │ │ + add.w r6, r7, #4294967295 @ 0xffffffff │ │ │ │ str r0, [sp, #16] │ │ │ │ + ldr r5, [r0, #92] @ 0x5c │ │ │ │ + mov.w r3, r6, lsl #4 │ │ │ │ str r1, [sp, #32] │ │ │ │ ldr r1, [r0, #88] @ 0x58 │ │ │ │ mov r0, r3 │ │ │ │ + vldr d8, [r2] │ │ │ │ + strd r5, r4, [sp, #8] │ │ │ │ + ldr.w sl, [sp, #112] @ 0x70 │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - vldr d8, [r2] │ │ │ │ - str r5, [sp, #8] │ │ │ │ - str r4, [sp, #12] │ │ │ │ blx b46c │ │ │ │ add.w r3, r0, #8 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ - lsls r3, r5, #3 │ │ │ │ mov r1, r0 │ │ │ │ str r0, [sp, #24] │ │ │ │ cmp r6, #0 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ add.w r0, fp, r3 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ - str r0, [sp, #28] │ │ │ │ add r3, sl │ │ │ │ str r3, [sp, #20] │ │ │ │ - ble.w 137e0 │ │ │ │ + str r0, [sp, #28] │ │ │ │ + ble.w 14bd2 │ │ │ │ rsb ip, r4, #92672 @ 0x16a00 │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ mov r5, r1 │ │ │ │ add.w ip, ip, #9 │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ str.w fp, [sp, #40] @ 0x28 │ │ │ │ - mov.w r8, #0 │ │ │ │ ldr.w fp, [sp, #32] │ │ │ │ - str r1, [sp, #44] @ 0x2c │ │ │ │ + mov.w r8, #0 │ │ │ │ str.w sl, [sp, #32] │ │ │ │ mov sl, ip │ │ │ │ - b.n 13652 │ │ │ │ + str r1, [sp, #44] @ 0x2c │ │ │ │ + b.n 14a24 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r1, r7 │ │ │ │ - adds r5, #16 │ │ │ │ + add.w r5, r5, #16 │ │ │ │ mul.w r0, r3, r0 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ cmp r6, r8 │ │ │ │ mov r0, r1 │ │ │ │ - beq.n 13686 │ │ │ │ + beq.n 14a5a │ │ │ │ mul.w r2, r0, r4 │ │ │ │ - add.w r8, r8, #1 │ │ │ │ cmp r0, sl │ │ │ │ + add.w r8, r8, #1 │ │ │ │ mov.w r2, r2, lsl #3 │ │ │ │ add.w r1, fp, r2 │ │ │ │ add r2, r9 │ │ │ │ vldr d6, [r1] │ │ │ │ vldr d7, [r2] │ │ │ │ vstr d6, [r5] │ │ │ │ vstr d7, [r5, #8] │ │ │ │ - ble.n 1363e │ │ │ │ + ble.n 14a0e │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r2, r7 │ │ │ │ + add.w r5, r5, #16 │ │ │ │ blx b4b0 │ │ │ │ - adds r5, #16 │ │ │ │ cmp r6, r8 │ │ │ │ - bne.n 13652 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ - ldr.w r8, [sp, #28] │ │ │ │ + bne.n 14a24 │ │ │ │ + ldrd r3, r2, [sp, #16] │ │ │ │ + ldrd r1, r8, [sp, #24] │ │ │ │ + ldr.w sl, [sp, #32] │ │ │ │ ldr r0, [r3, #64] @ 0x40 │ │ │ │ - str r2, [sp, #0] │ │ │ │ mov r3, r8 │ │ │ │ + str r2, [sp, #0] │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ - ldr r5, [r0, #56] @ 0x38 │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ ldrd fp, r4, [sp, #40] @ 0x28 │ │ │ │ - ldr.w sl, [sp, #32] │ │ │ │ + ldr r5, [r0, #56] @ 0x38 │ │ │ │ blx r5 │ │ │ │ vldr d7, [r8] │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldrd r3, r2, [sp, #16] │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ ldr r3, [r3, #72] @ 0x48 │ │ │ │ vstr d7, [fp] │ │ │ │ vldr d7, [r2] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ cmp r2, #1 │ │ │ │ vstr d7, [sl] │ │ │ │ - bne.n 1379e │ │ │ │ + bne.n 14b8e │ │ │ │ + add.w r0, fp, r7, lsl #3 │ │ │ │ add.w r2, fp, #8 │ │ │ │ add.w r1, sl, #8 │ │ │ │ - add.w r0, fp, r7, lsl #3 │ │ │ │ vldr d3, [r3] │ │ │ │ - adds r3, #16 │ │ │ │ + add.w r3, r3, #16 │ │ │ │ vldr d5, [r3, #-8] │ │ │ │ vldr d7, [r1] │ │ │ │ vldr d4, [r2] │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstmia r2!, {d6} │ │ │ │ cmp r0, r2 │ │ │ │ vstmia r1!, {d7} │ │ │ │ - bne.n 136d4 │ │ │ │ + bne.n 14aa6 │ │ │ │ + ldrd r3, r2, [sp, #16] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ - vldr d7, [r1] │ │ │ │ ldr r0, [r3, #68] @ 0x44 │ │ │ │ + vldr d7, [r1] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vstr d7, [r1] │ │ │ │ vldr d7, [r2] │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vstr d7, [r2] │ │ │ │ str r5, [sp, #0] │ │ │ │ ldr r5, [r0, #56] @ 0x38 │ │ │ │ blx r5 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - movs r0, #1 │ │ │ │ - movs r5, #0 │ │ │ │ + mov.w r0, #1 │ │ │ │ + mov.w r5, #0 │ │ │ │ ldr.w r9, [r3, #84] @ 0x54 │ │ │ │ rsb r8, r9, #92672 @ 0x16a00 │ │ │ │ add.w r8, r8, #9 │ │ │ │ - b.n 13756 │ │ │ │ + b.n 14b30 │ │ │ │ mul.w r0, r0, r9 │ │ │ │ mov r1, r7 │ │ │ │ - bl 95e14 │ │ │ │ - adds r4, #16 │ │ │ │ - mov r0, r1 │ │ │ │ + add.w r4, r4, #16 │ │ │ │ + bl 9d554 │ │ │ │ cmp r6, r5 │ │ │ │ - beq.n 1378e │ │ │ │ + mov r0, r1 │ │ │ │ + beq.n 14b6c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - adds r5, #1 │ │ │ │ - vldr d7, [r4] │ │ │ │ cmp r0, r8 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + vldr d7, [r4] │ │ │ │ mul.w r2, r0, r3 │ │ │ │ mov.w r2, r2, lsl #3 │ │ │ │ add.w r1, fp, r2 │ │ │ │ add r2, sl │ │ │ │ vstr d7, [r1] │ │ │ │ vldr d7, [r4, #8] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [r2] │ │ │ │ - ble.n 13744 │ │ │ │ + ble.n 14b1c │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r9 │ │ │ │ blx b4b0 │ │ │ │ - adds r4, #16 │ │ │ │ cmp r6, r5 │ │ │ │ - bne.n 13756 │ │ │ │ + add.w r4, r4, #16 │ │ │ │ + bne.n 14b30 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ vpop {d8-d9} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b5bc │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ + ldrd r0, r5, [sp, #48] @ 0x30 │ │ │ │ + ldr r1, [sp, #28] │ │ │ │ add r0, r3 │ │ │ │ - ldr r5, [sp, #52] @ 0x34 │ │ │ │ - vldr d7, [r3, #8] │ │ │ │ - adds r3, #16 │ │ │ │ vldr d3, [r1] │ │ │ │ + add.w r3, r3, #16 │ │ │ │ vldr d5, [r2] │ │ │ │ + vldr d7, [r3, #-8] │ │ │ │ vldr d4, [r3, #-16] │ │ │ │ cmp r0, r3 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d6, [r1] │ │ │ │ add r1, r5 │ │ │ │ vstr d7, [r2] │ │ │ │ add r2, r5 │ │ │ │ - bne.n 137a8 │ │ │ │ - b.n 13706 │ │ │ │ + bne.n 14b98 │ │ │ │ + b.n 14ada │ │ │ │ ldr r6, [sp, #16] │ │ │ │ - mov r9, r0 │ │ │ │ - ldr.w r8, [sp, #36] @ 0x24 │ │ │ │ mov r5, r3 │ │ │ │ + mov r9, r0 │ │ │ │ + mov r3, r0 │ │ │ │ mov r7, r1 │ │ │ │ + ldr.w r8, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [r6, #64] @ 0x40 │ │ │ │ + str r5, [sp, #0] │ │ │ │ mov r2, r8 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - mov r3, r9 │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ blx r4 │ │ │ │ vldr d7, [r9] │ │ │ │ - ldr r0, [r6, #68] @ 0x44 │ │ │ │ mov r1, r9 │ │ │ │ mov r2, r5 │ │ │ │ mov r3, r7 │ │ │ │ + ldr r0, [r6, #68] @ 0x44 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vstr d7, [fp] │ │ │ │ vldr d7, [r5] │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vstr d7, [sl] │ │ │ │ vldr d7, [r9] │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vstr d7, [r9] │ │ │ │ vldr d7, [r5] │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vstr d7, [r5] │ │ │ │ str.w r8, [sp] │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ blx r4 │ │ │ │ - b.n 1378e │ │ │ │ - nop │ │ │ │ - push {r4, lr} │ │ │ │ + b.n 14b6c │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #96] @ 0x60 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r0 │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8} │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ blx ad68 │ │ │ │ - cbnz r5, 13898 │ │ │ │ - ldr r1, [pc, #296] @ (139a8 ) │ │ │ │ + cbnz r5, 14cae │ │ │ │ + ldr r1, [pc, #308] @ (14db8 ) │ │ │ │ mov fp, r5 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ add r1, pc │ │ │ │ blx b6dc │ │ │ │ str.w fp, [r4, #72] @ 0x48 │ │ │ │ add sp, #44 @ 0x2c │ │ │ │ vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ blx b7d8 │ │ │ │ ldr r2, [r4, #76] @ 0x4c │ │ │ │ str r0, [r4, #80] @ 0x50 │ │ │ │ - subs r1, r2, #2 │ │ │ │ + sub.w r1, r2, #2 │ │ │ │ blx ad80 │ │ │ │ - ldr r3, [r4, #96] @ 0x60 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - mov r2, r0 │ │ │ │ - ldr r3, [pc, #252] @ (139ac ) │ │ │ │ - mov r7, r0 │ │ │ │ ldr.w r9, [r4, #76] @ 0x4c │ │ │ │ - add r3, pc │ │ │ │ - str r0, [r4, #84] @ 0x54 │ │ │ │ + mov r7, r0 │ │ │ │ + mov r2, r0 │ │ │ │ + ldr r3, [r4, #96] @ 0x60 │ │ │ │ + str r7, [r4, #84] @ 0x54 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r9 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + ldr r3, [pc, #232] @ (14dbc ) │ │ │ │ + add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ blx af60 │ │ │ │ mov fp, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 1388a │ │ │ │ + bne.n 14c8e │ │ │ │ add.w r2, r9, #4294967295 @ 0xffffffff │ │ │ │ + mov.w r0, r2, lsl #4 │ │ │ │ str r2, [sp, #8] │ │ │ │ - lsls r0, r2, #4 │ │ │ │ blx b46c │ │ │ │ vmov s15, r9 │ │ │ │ mov fp, r0 │ │ │ │ mov r1, r9 │ │ │ │ + mov r0, r5 │ │ │ │ vcvt.f64.s32 d8, s15 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ - mov r0, r5 │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ blx afc0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ mov sl, r0 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n 13970 │ │ │ │ + ble.n 14d8e │ │ │ │ rsb ip, r7, #92672 @ 0x16a00 │ │ │ │ - mov r6, fp │ │ │ │ - add.w ip, ip, #9 │ │ │ │ add r3, sp, #24 │ │ │ │ - str.w fp, [sp, #16] │ │ │ │ + add.w ip, ip, #9 │ │ │ │ + mov r6, fp │ │ │ │ mov.w r8, #0 │ │ │ │ - str r4, [sp, #20] │ │ │ │ - movs r5, #1 │ │ │ │ + mov.w r5, #1 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + strd fp, r4, [sp, #16] │ │ │ │ mov fp, ip │ │ │ │ mov r4, r2 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - b.n 1392a │ │ │ │ + b.n 14d46 │ │ │ │ mul.w r0, r5, r7 │ │ │ │ mov r1, r9 │ │ │ │ - bl 95e14 │ │ │ │ - adds r6, #16 │ │ │ │ - mov r5, r1 │ │ │ │ + add.w r6, r6, #16 │ │ │ │ + bl 9d554 │ │ │ │ cmp r4, r8 │ │ │ │ - beq.n 1396c │ │ │ │ + mov r5, r1 │ │ │ │ + beq.n 14d8a │ │ │ │ ldr.w r3, [sl, #4] │ │ │ │ mov r1, r5 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ mov r0, sl │ │ │ │ + add.w r8, r8, #1 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ blx r3 │ │ │ │ vldr d6, [sp, #24] │ │ │ │ - add.w r8, r8, #1 │ │ │ │ cmp fp, r5 │ │ │ │ vdiv.f64 d7, d6, d8 │ │ │ │ vstr d7, [r6] │ │ │ │ vldr d7, [sp, #32] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vdiv.f64 d6, d7, d8 │ │ │ │ vstr d6, [r6, #8] │ │ │ │ - bge.n 13918 │ │ │ │ + bge.n 14d32 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r7 │ │ │ │ - adds r6, #16 │ │ │ │ + add.w r6, r6, #16 │ │ │ │ blx b4b0 │ │ │ │ cmp r4, r8 │ │ │ │ mov r5, r0 │ │ │ │ - bne.n 1392a │ │ │ │ + bne.n 14d46 │ │ │ │ ldrd fp, r4, [sp, #16] │ │ │ │ mov r0, sl │ │ │ │ blx aeec │ │ │ │ ldr r0, [sp, #12] │ │ │ │ add.w r2, fp, #8 │ │ │ │ - str r2, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ mov r1, fp │ │ │ │ + str r2, [sp, #0] │ │ │ │ ldr r5, [r0, #56] @ 0x38 │ │ │ │ blx r5 │ │ │ │ - ldr r3, [pc, #40] @ (139b0 ) │ │ │ │ + ldr r3, [pc, #24] @ (14dc0 ) │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r9 │ │ │ │ - add r3, pc │ │ │ │ mov r0, r9 │ │ │ │ + add r3, pc │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ blx b048 │ │ │ │ - str.w fp, [r4, #72] @ 0x48 │ │ │ │ - add sp, #44 @ 0x2c │ │ │ │ - vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ - cbnz r4, 139ba │ │ │ │ - movs r0, r1 │ │ │ │ - cbnz r2, 139b2 │ │ │ │ - movs r0, r1 │ │ │ │ - @ instruction: 0xb834 │ │ │ │ - movs r0, r1 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + b.n 14c8e │ │ │ │ + asrs r0, r7, #20 │ │ │ │ + movs r1, r1 │ │ │ │ + asrs r4, r5, #19 │ │ │ │ + movs r1, r1 │ │ │ │ + asrs r4, r2, #16 │ │ │ │ + movs r1, r1 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 139cc │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 14e00 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr r2, [r1, #8] │ │ │ │ mov r5, r1 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.n 139c4 │ │ │ │ + bne.n 14de4 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ lsls r2, r3, #28 │ │ │ │ - bpl.n 139e6 │ │ │ │ + bpl.n 14e1a │ │ │ │ cmp r0, #32 │ │ │ │ - ble.n 139c4 │ │ │ │ + ble.n 14de4 │ │ │ │ blx b1d0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 139c4 │ │ │ │ + beq.n 14de4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #28 │ │ │ │ - bmi.w 13b86 │ │ │ │ + bmi.w 14fe0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ - ldr r1, [pc, #408] @ (13b98 ) │ │ │ │ - ldr r2, [r3, #8] │ │ │ │ - add r1, pc │ │ │ │ - str r2, [sp, #24] │ │ │ │ - ldr r2, [pc, #404] @ (13b9c ) │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ + ldr r1, [pc, #444] @ (14ff4 ) │ │ │ │ ldr r6, [r3, #4] │ │ │ │ + ldrd r2, fp, [r3, #8] │ │ │ │ + add r1, pc │ │ │ │ + strd r6, r2, [sp, #20] │ │ │ │ + ldr r2, [pc, #436] @ (14ff8 ) │ │ │ │ add r2, pc │ │ │ │ - ldr.w fp, [r3, #12] │ │ │ │ - str r6, [sp, #20] │ │ │ │ blx b78c │ │ │ │ ldrd r9, sl, [r5, #20] │ │ │ │ - subs r5, r6, #1 │ │ │ │ + add.w r5, r6, #4294967295 @ 0xffffffff │ │ │ │ mov r4, r0 │ │ │ │ - lsls r0, r5, #4 │ │ │ │ + mov.w r0, r5, lsl #4 │ │ │ │ blx b46c │ │ │ │ - mov r2, fp │ │ │ │ mov r6, r0 │ │ │ │ - movs r1, #2 │ │ │ │ + mov r2, fp │ │ │ │ + mov.w r1, #2 │ │ │ │ mov r0, r5 │ │ │ │ blx b4e0 │ │ │ │ - movs r2, #0 │ │ │ │ + mov.w r2, #0 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, r2 │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ blx b4e0 │ │ │ │ - add.w r2, r6, #8 │ │ │ │ mov.w r3, fp, lsl #3 │ │ │ │ + add.w r2, r6, #8 │ │ │ │ mov r1, r0 │ │ │ │ + mov r0, r7 │ │ │ │ + mov.w r7, #0 │ │ │ │ add r9, r3 │ │ │ │ add sl, r3 │ │ │ │ - mov r0, r7 │ │ │ │ mov r3, r2 │ │ │ │ - movs r7, #0 │ │ │ │ - str r2, [sp, #16] │ │ │ │ strd r9, sl, [sp] │ │ │ │ + str r2, [sp, #16] │ │ │ │ mov r2, r6 │ │ │ │ blx adb0 │ │ │ │ - mov r3, r7 │ │ │ │ mov r1, r0 │ │ │ │ - movs r2, #8 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ + mov r3, r7 │ │ │ │ + mov.w r2, #8 │ │ │ │ str r7, [sp, #0] │ │ │ │ blx b898 │ │ │ │ mov r8, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 13b62 │ │ │ │ - movs r2, #2 │ │ │ │ + beq.w 14fba │ │ │ │ + mov.w r2, #2 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r5 │ │ │ │ blx b4e0 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r7 │ │ │ │ str r0, [sp, #28] │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r1, r0 │ │ │ │ mov r2, r9 │ │ │ │ + ldr r0, [sp, #28] │ │ │ │ strd r6, r3, [sp] │ │ │ │ mov r3, sl │ │ │ │ - ldr r0, [sp, #28] │ │ │ │ blx adb0 │ │ │ │ - mov r3, r7 │ │ │ │ mov r1, r0 │ │ │ │ - movs r2, #8 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ + mov r3, r7 │ │ │ │ + mov.w r2, #8 │ │ │ │ str r7, [sp, #0] │ │ │ │ blx b898 │ │ │ │ mov r9, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 13b62 │ │ │ │ - movs r2, #2 │ │ │ │ + beq.n 14fba │ │ │ │ + mov.w r2, #2 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r2 │ │ │ │ blx b4e0 │ │ │ │ - mov r2, r7 │ │ │ │ mov sl, r0 │ │ │ │ + mov r2, r7 │ │ │ │ mov r1, r7 │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r1, r0 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, sl │ │ │ │ strd r6, r3, [sp] │ │ │ │ blx adb0 │ │ │ │ - movs r3, #2 │ │ │ │ mov r1, r0 │ │ │ │ - movs r2, #8 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ + mov.w r3, #2 │ │ │ │ + mov.w r2, #8 │ │ │ │ str r7, [sp, #0] │ │ │ │ blx b898 │ │ │ │ mov sl, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 13b66 │ │ │ │ + beq.n 14fbe │ │ │ │ mov r0, r6 │ │ │ │ blx b5c0 │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + ldrd r6, r3, [sp, #20] │ │ │ │ add.w r0, r8, #8 │ │ │ │ - strd r3, fp, [r4, #88] @ 0x58 │ │ │ │ add.w r2, r4, #8 │ │ │ │ add.w r1, r9, #8 │ │ │ │ strd r8, r9, [r4, #64] @ 0x40 │ │ │ │ + strd r7, r6, [r4, #72] @ 0x48 │ │ │ │ + strd r3, fp, [r4, #88] @ 0x58 │ │ │ │ str.w sl, [r4, #96] @ 0x60 │ │ │ │ - str r7, [r4, #72] @ 0x48 │ │ │ │ - str r6, [r4, #76] @ 0x4c │ │ │ │ blx b3c8 │ │ │ │ - movs r3, #14 │ │ │ │ + rsb r3, r5, r5, lsl #3 │ │ │ │ vldr d6, [r4, #32] │ │ │ │ mov r0, r4 │ │ │ │ - mul.w r3, r5, r3 │ │ │ │ - lsls r5, r5, #2 │ │ │ │ - adds r3, #6 │ │ │ │ + mov.w r5, r5, lsl #2 │ │ │ │ + mov.w r3, r3, lsl #1 │ │ │ │ + add.w r3, r3, #6 │ │ │ │ vmov s15, r3 │ │ │ │ - adds r3, r6, #1 │ │ │ │ + add.w r3, r6, #1 │ │ │ │ + mov.w r3, r3, lsl #1 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - lsls r3, r3, #1 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vmov s15, r3 │ │ │ │ - vcvt.f64.s32 d7, s15 │ │ │ │ vstr d6, [r4, #32] │ │ │ │ vldr d6, [r4, #8] │ │ │ │ + vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vmov s15, r5 │ │ │ │ - vcvt.f64.s32 d7, s15 │ │ │ │ vstr d6, [r4, #8] │ │ │ │ vldr d6, [r4, #16] │ │ │ │ + vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d6, [r4, #16] │ │ │ │ - add sp, #36 @ 0x24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 14de8 │ │ │ │ mov.w r9, #0 │ │ │ │ mov r0, r6 │ │ │ │ blx b3b8 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ mov r0, r9 │ │ │ │ blx b6d0 │ │ │ │ mov r0, r8 │ │ │ │ blx b6d0 │ │ │ │ mov r0, r4 │ │ │ │ blx b5c0 │ │ │ │ - b.n 139c4 │ │ │ │ + b.n 14de4 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r0, [r3, #4] │ │ │ │ - subs r0, #1 │ │ │ │ + add.w r0, r0, #4294967295 @ 0xffffffff │ │ │ │ blx b874 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 139fa │ │ │ │ - b.n 139c4 │ │ │ │ - ldrb r6, [r6, #4] │ │ │ │ + bne.w 14e2e │ │ │ │ + b.n 14de4 │ │ │ │ + bmi.n 14ff0 │ │ │ │ movs r0, r1 │ │ │ │ - udiv pc, r7, pc │ │ │ │ + @ instruction: 0xfb35ffff │ │ │ │ │ │ │ │ -00013ba0 : │ │ │ │ - ldr r1, [pc, #24] @ (13bbc ) │ │ │ │ - push {r4, lr} │ │ │ │ +00014ffc : │ │ │ │ + ldr r1, [pc, #28] @ (1501c ) │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r0, #8 │ │ │ │ add r1, pc │ │ │ │ - movs r0, #8 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - strb r2, [r6, #15] │ │ │ │ + ldmia r7, {r4, r7} │ │ │ │ movs r0, r1 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ - sub sp, #12 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r3 │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + sub sp, #12 │ │ │ │ ldr r5, [sp, #32] │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ str r5, [sp, #0] │ │ │ │ ldr r7, [r0, #56] @ 0x38 │ │ │ │ blx r7 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ - str r5, [sp, #32] │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ + str r5, [sp, #32] │ │ │ │ mov r1, r6 │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ mov ip, r4 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx ip │ │ │ │ mov r3, r0 │ │ │ │ - push {r4, lr} │ │ │ │ mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + ldrd r1, r2, [r3, #68] @ 0x44 │ │ │ │ sub sp, #8 │ │ │ │ - ldr r2, [r3, #72] @ 0x48 │ │ │ │ - ldr r1, [r3, #68] @ 0x44 │ │ │ │ - ldr r4, [r0, #0] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #12] @ (13c08 ) │ │ │ │ + ldr r1, [pc, #12] @ (1507c ) │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ ldr r3, [r3, #64] @ 0x40 │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ - cmp r3, #54 @ 0x36 │ │ │ │ + ldrh r0, [r0, #48] @ 0x30 │ │ │ │ movs r0, r1 │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r5, r2 │ │ │ │ - ldr r7, [r1, #4] │ │ │ │ mov r4, r1 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + ldr r7, [r1, #4] │ │ │ │ mvn.w r1, #2147483648 @ 0x80000000 │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #24 │ │ │ │ ldr r2, [r7, #0] │ │ │ │ cmp r2, r1 │ │ │ │ - beq.n 13c42 │ │ │ │ + beq.n 150c6 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, r1 │ │ │ │ it ne │ │ │ │ cmpne r2, #1 │ │ │ │ - bgt.n 13c4a │ │ │ │ - movs r0, #0 │ │ │ │ + bgt.n 150de │ │ │ │ + mov.w r0, #0 │ │ │ │ + add sp, #24 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ add sp, #24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ add r3, sp, #20 │ │ │ │ + mov r6, r0 │ │ │ │ str r3, [sp, #4] │ │ │ │ - movs r3, #1 │ │ │ │ + mov.w r3, #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ - mov r6, r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldrd r1, r2, [r0, #12] │ │ │ │ - ldr r0, [r0, #8] │ │ │ │ + ldrd r0, r1, [r0, #8] │ │ │ │ + ldr r2, [r6, #16] │ │ │ │ blx b134 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 13c42 │ │ │ │ + beq.n 150c6 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [r7, #0] │ │ │ │ - adds r2, #1 │ │ │ │ - str r2, [sp, #20] │ │ │ │ + add.w r2, r2, #1 │ │ │ │ cmp r2, r3 │ │ │ │ - bge.n 13c42 │ │ │ │ + str r2, [sp, #20] │ │ │ │ + bge.n 150c6 │ │ │ │ ldr.w r3, [r5, #164] @ 0xa4 │ │ │ │ - ubfx r1, r3, #0, #20 │ │ │ │ lsls r0, r3, #24 │ │ │ │ - bpl.n 13c86 │ │ │ │ + ubfx r1, r3, #0, #20 │ │ │ │ + bpl.n 1511e │ │ │ │ ldrd r0, r3, [r6, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n 13c42 │ │ │ │ + bne.n 150c6 │ │ │ │ lsls r3, r1, #15 │ │ │ │ - bpl.n 13c92 │ │ │ │ + bpl.n 1512a │ │ │ │ ldr r0, [r4, #8] │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - bgt.n 13d62 │ │ │ │ - add r3, sp, #16 │ │ │ │ + bgt.n 15200 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ + add r3, sp, #16 │ │ │ │ add r1, sp, #12 │ │ │ │ blx b100 │ │ │ │ - movs r1, #1 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ + mov.w r1, #1 │ │ │ │ blx b588 │ │ │ │ - movs r1, #1 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ + mov.w r1, #1 │ │ │ │ blx b588 │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ blx b3f0 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ blx b008 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r7 │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b8b0 │ │ │ │ mov r7, r0 │ │ │ │ - cbz r0, 13d48 │ │ │ │ - movs r1, #1 │ │ │ │ + cbz r0, 151e4 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ + mov.w r1, #1 │ │ │ │ blx b588 │ │ │ │ - mov r1, r9 │ │ │ │ mov sl, r0 │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r8 │ │ │ │ blx b008 │ │ │ │ - mov r1, r0 │ │ │ │ ldrd r2, r3, [r4, #20] │ │ │ │ - strd r2, r3, [sp] │ │ │ │ + mov r1, r0 │ │ │ │ mov r0, sl │ │ │ │ + strd r2, r3, [sp] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ - cbz r0, 13d48 │ │ │ │ - ldr r2, [pc, #104] @ (13d78 ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #104] @ (13d7c ) │ │ │ │ + cbz r0, 151e4 │ │ │ │ + ldr r2, [pc, #104] @ (15218 ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #104] @ (1521c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b78c │ │ │ │ - add.w r1, r5, #8 │ │ │ │ mov r4, r0 │ │ │ │ add.w r2, r0, #8 │ │ │ │ - strd r7, r5, [r0, #64] @ 0x40 │ │ │ │ - str r6, [r0, #72] @ 0x48 │ │ │ │ + add.w r1, r5, #8 │ │ │ │ add.w r0, r7, #8 │ │ │ │ + strd r7, r5, [r4, #64] @ 0x40 │ │ │ │ + str r6, [r4, #72] @ 0x48 │ │ │ │ blx b3c8 │ │ │ │ - mov r3, r9 │ │ │ │ ldrd r0, r1, [sp, #12] │ │ │ │ + mov r3, r9 │ │ │ │ mov r2, r8 │ │ │ │ blx af2c │ │ │ │ mov r0, r4 │ │ │ │ - add sp, #24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - movs r0, #0 │ │ │ │ + b.n 150ca │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ mov r0, r7 │ │ │ │ blx b6d0 │ │ │ │ - mov r3, r9 │ │ │ │ ldrd r0, r1, [sp, #12] │ │ │ │ + mov r3, r9 │ │ │ │ mov r2, r8 │ │ │ │ blx af2c │ │ │ │ - b.n 13c42 │ │ │ │ + b.n 150c6 │ │ │ │ blx af90 │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx ad98 │ │ │ │ cmp r7, r0 │ │ │ │ - bgt.w 13c42 │ │ │ │ + bgt.w 150c6 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - b.n 13c92 │ │ │ │ - mcr2 15, 5, pc, cr9, cr15, {7} @ │ │ │ │ - strb r2, [r6, #24] │ │ │ │ + b.n 1512a │ │ │ │ + nop │ │ │ │ + mcr2 15, 3, pc, cr9, cr15, {7} @ │ │ │ │ + bne.n 15144 │ │ │ │ movs r0, r1 │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ │ │ │ │ -00013d98 : │ │ │ │ - stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - mov r5, r0 │ │ │ │ - ldr r4, [pc, #48] @ (13dd0 ) │ │ │ │ - ldr r7, [pc, #48] @ (13dd4 ) │ │ │ │ - add r4, pc │ │ │ │ - add.w r8, r4, #12 │ │ │ │ - add r7, pc │ │ │ │ - mov r6, r4 │ │ │ │ - ldr.w r9, [r4], #4 │ │ │ │ - mov r1, r7 │ │ │ │ - movs r0, #20 │ │ │ │ +00015244 : │ │ │ │ + strd r3, r4, [sp, #-32]! │ │ │ │ + mov.w r4, #0 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ + mov r6, r0 │ │ │ │ + ldr r5, [pc, #76] @ (152a0 ) │ │ │ │ + strd r7, r8, [sp, #16] │ │ │ │ + ldr.w r8, [pc, #72] @ 152a4 │ │ │ │ + strd r9, lr, [sp, #24] │ │ │ │ + add r5, pc │ │ │ │ + mov r7, r5 │ │ │ │ + add r8, pc │ │ │ │ + ldr.w r9, [r5], #4 │ │ │ │ + mov r1, r8 │ │ │ │ + mov.w r0, #20 │ │ │ │ blx ae5c │ │ │ │ - movs r3, #3 │ │ │ │ mov r1, r0 │ │ │ │ - strd r9, r6, [r0, #8] │ │ │ │ - str r3, [r0, #16] │ │ │ │ - mov r0, r5 │ │ │ │ + mov.w r3, #3 │ │ │ │ + mov r0, r6 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + strd r9, r7, [r1, #8] │ │ │ │ + str r3, [r1, #16] │ │ │ │ blx b598 │ │ │ │ - cmp r4, r8 │ │ │ │ - bne.n 13dac │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - str r6, [r3, r2] │ │ │ │ + cmp r4, #3 │ │ │ │ + bne.n 15266 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + ldrd r7, r8, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {r9, pc} │ │ │ │ + cbz r0, 152ec │ │ │ │ movs r0, r1 │ │ │ │ - strb r4, [r7, #7] │ │ │ │ + ldmia r5!, {r6} │ │ │ │ movs r0, r1 │ │ │ │ │ │ │ │ -00013dd8 : │ │ │ │ - push {r4, lr} │ │ │ │ +000152a8 : │ │ │ │ ldr r3, [r1, #24] │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ sub sp, #8 │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r1, #16] │ │ │ │ ldr r1, [r1, #12] │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r0 │ │ │ │ - ldr r7, [r0, #76] @ 0x4c │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r2 │ │ │ │ ldrd r3, r6, [r0, #68] @ 0x44 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + ldr r7, [r0, #76] @ 0x4c │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r2, [r0, #56] @ 0x38 │ │ │ │ - ble.n 13e46 │ │ │ │ - ldr.w r8, [sp, #56] @ 0x38 │ │ │ │ + ble.n 15328 │ │ │ │ + strd r3, fp, [sp, #8] │ │ │ │ mov.w sl, r6, lsl #3 │ │ │ │ - str r3, [sp, #8] │ │ │ │ + mov fp, r2 │ │ │ │ + ldr.w r8, [sp, #56] @ 0x38 │ │ │ │ mov.w r9, r7, lsl #3 │ │ │ │ + mov.w r7, #0 │ │ │ │ mov r3, r8 │ │ │ │ - str.w fp, [sp, #12] │ │ │ │ - movs r7, #0 │ │ │ │ mov r8, r1 │ │ │ │ - mov fp, r2 │ │ │ │ mov r6, r3 │ │ │ │ - b.n 13e2c │ │ │ │ + b.n 1530c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r0, [r3, #64] @ 0x40 │ │ │ │ mov r3, r4 │ │ │ │ mov r2, r5 │ │ │ │ - mov r1, r8 │ │ │ │ str r6, [sp, #0] │ │ │ │ + mov r1, r8 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ blx fp │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - adds r7, #1 │ │ │ │ add r8, sl │ │ │ │ add r5, sl │ │ │ │ add r4, r9 │ │ │ │ add r6, r9 │ │ │ │ cmp r3, r7 │ │ │ │ - bne.n 13e28 │ │ │ │ + bne.n 15308 │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r2, r0 │ │ │ │ - push {r4, lr} │ │ │ │ mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + ldr r1, [r2, #64] @ 0x40 │ │ │ │ sub sp, #8 │ │ │ │ ldr r3, [r2, #80] @ 0x50 │ │ │ │ - ldr r1, [r2, #64] @ 0x40 │ │ │ │ - ldr r4, [r0, #0] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #12] @ (13e6c ) │ │ │ │ + ldr r1, [pc, #12] @ (15360 ) │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ ldr r2, [r2, #68] @ 0x44 │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ - cmp r0, #242 @ 0xf2 │ │ │ │ + ldrh r4, [r7, #24] │ │ │ │ movs r0, r1 │ │ │ │ ldr r3, [r1, #8] │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - mov r5, r2 │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r4, r1 │ │ │ │ - ldr r2, [r3, #0] │ │ │ │ - movw r1, #65533 @ 0xfffd │ │ │ │ - movt r1, #32767 @ 0x7fff │ │ │ │ + mov r5, r2 │ │ │ │ + movw r2, #65533 @ 0xfffd │ │ │ │ + movt r2, #32767 @ 0x7fff │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #16 │ │ │ │ - subs r2, #1 │ │ │ │ - cmp r2, r1 │ │ │ │ - bhi.n 13e94 │ │ │ │ + ldr r1, [r3, #0] │ │ │ │ + add.w r1, r1, #4294967295 @ 0xffffffff │ │ │ │ + cmp r1, r2 │ │ │ │ + bhi.n 15396 │ │ │ │ ldr r2, [r4, #4] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ cmp r2, #0 │ │ │ │ - bgt.n 13e9c │ │ │ │ - movs r0, #0 │ │ │ │ + bgt.n 153ae │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #16 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ add r2, sp, #12 │ │ │ │ + mov r8, r0 │ │ │ │ str r2, [sp, #4] │ │ │ │ - mov r6, r0 │ │ │ │ - ldr r1, [r4, #20] │ │ │ │ ldr r2, [r4, #12] │ │ │ │ + ldr r1, [r4, #20] │ │ │ │ subs r2, r2, r1 │ │ │ │ it ne │ │ │ │ movne r2, #1 │ │ │ │ str r2, [sp, #0] │ │ │ │ - ldrd r1, r2, [r0, #12] │ │ │ │ - ldr r0, [r0, #8] │ │ │ │ + ldrd r0, r1, [r0, #8] │ │ │ │ + ldr.w r2, [r8, #16] │ │ │ │ blx b134 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 13e94 │ │ │ │ + beq.n 15396 │ │ │ │ ldr.w r3, [r5, #164] @ 0xa4 │ │ │ │ - ubfx r2, r3, #0, #20 │ │ │ │ lsls r0, r3, #23 │ │ │ │ - bpl.n 13ed2 │ │ │ │ - ldrd r1, r3, [r6, #8] │ │ │ │ + ubfx r2, r3, #0, #20 │ │ │ │ + bpl.n 153e6 │ │ │ │ + ldrd r1, r3, [r8, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 13e94 │ │ │ │ + bne.n 15396 │ │ │ │ lsls r1, r2, #15 │ │ │ │ - bpl.n 13ee2 │ │ │ │ + bpl.n 153f6 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #1 │ │ │ │ - bgt.n 13fa0 │ │ │ │ + bgt.n 154b6 │ │ │ │ lsls r3, r2, #22 │ │ │ │ - bmi.n 13f96 │ │ │ │ - ldr r3, [r4, #8] │ │ │ │ - movs r2, #12 │ │ │ │ - ldr r0, [r4, #4] │ │ │ │ + bmi.n 154ac │ │ │ │ + ldrd r0, r3, [r4, #4] │ │ │ │ add.w r9, r3, #4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - mul.w r8, r2, r3 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + mov.w r7, r3, lsl #2 │ │ │ │ blx b3f0 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ - mov r7, r0 │ │ │ │ + mov r6, r0 │ │ │ │ + add.w sl, r9, r7 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - add.w sl, r9, r8 │ │ │ │ blx b954 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b8b0 │ │ │ │ - mov r7, r0 │ │ │ │ + mov r6, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 13e94 │ │ │ │ - ldr r2, [pc, #192] @ (13fe8 ) │ │ │ │ - movs r0, #88 @ 0x58 │ │ │ │ - ldr r1, [pc, #192] @ (13fec ) │ │ │ │ + beq.n 15396 │ │ │ │ + ldr r2, [pc, #184] @ (154f8 ) │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ + ldr r1, [pc, #184] @ (154fc ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b78c │ │ │ │ - ldr.w r1, [r9, r8] │ │ │ │ - ldrd r2, r3, [sl, #4] │ │ │ │ - strd r3, r6, [r0, #76] @ 0x4c │ │ │ │ + ldr.w r1, [r9, r7] │ │ │ │ mov r5, r0 │ │ │ │ - add.w r6, r0, #8 │ │ │ │ - strd r1, r2, [r0, #68] @ 0x44 │ │ │ │ - str r7, [r0, #64] @ 0x40 │ │ │ │ - mov r0, r6 │ │ │ │ + add.w r7, r0, #8 │ │ │ │ + mov r0, r7 │ │ │ │ + ldrd r2, r3, [sl, #4] │ │ │ │ + strd r6, r1, [r5, #64] @ 0x40 │ │ │ │ + str.w r8, [r5, #80] @ 0x50 │ │ │ │ + strd r2, r3, [r5, #72] @ 0x48 │ │ │ │ blx aee0 │ │ │ │ - ldr r0, [r5, #68] @ 0x44 │ │ │ │ - add r3, pc, #136 @ (adr r3, 13fe0 ) │ │ │ │ + add r3, pc, #128 @ (adr r3, 154f0 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ + add.w r1, r6, #8 │ │ │ │ + ldr r0, [r5, #68] @ 0x44 │ │ │ │ strd r2, r3, [r5, #32] │ │ │ │ - add.w r1, r7, #8 │ │ │ │ - mov r2, r6 │ │ │ │ + mov r2, r7 │ │ │ │ blx af20 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 13f8c │ │ │ │ + beq.n 154a2 │ │ │ │ vldr s15, [r5, #68] @ 0x44 │ │ │ │ mov r0, r5 │ │ │ │ - vldr d6, [r7, #40] @ 0x28 │ │ │ │ + vldr d6, [r6, #40] @ 0x28 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [r5, #40] @ 0x28 │ │ │ │ - add sp, #16 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + b.n 1539a │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r3, #64 @ 0x40 │ │ │ │ - bgt.n 13f70 │ │ │ │ + bgt.n 1548a │ │ │ │ mov r0, r5 │ │ │ │ - b.n 13f86 │ │ │ │ + b.n 1539a │ │ │ │ ldr.w r3, [r5, #160] @ 0xa0 │ │ │ │ cmp r3, #1 │ │ │ │ - ble.n 13ee2 │ │ │ │ - b.n 13e94 │ │ │ │ - ldr r7, [r4, #8] │ │ │ │ - movs r2, #12 │ │ │ │ + ble.n 153f6 │ │ │ │ + b.n 15396 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - adds r7, #4 │ │ │ │ - mla r7, r2, r3, r7 │ │ │ │ - ldr r0, [r7, #4] │ │ │ │ + ldr r6, [r4, #8] │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add.w r6, r6, r3, lsl #2 │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ blx b450 │ │ │ │ - mov r8, r0 │ │ │ │ - ldr r0, [r7, #8] │ │ │ │ + mov r7, r0 │ │ │ │ + ldr r0, [r6, #12] │ │ │ │ blx b450 │ │ │ │ mov r1, r0 │ │ │ │ - mov r0, r8 │ │ │ │ + mov r0, r7 │ │ │ │ blx b7cc │ │ │ │ - mov r7, r0 │ │ │ │ + mov r6, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx ad98 │ │ │ │ - cmp r7, r0 │ │ │ │ - blt.w 13e94 │ │ │ │ + cmp r6, r0 │ │ │ │ + blt.w 15396 │ │ │ │ ldr.w r2, [r5, #164] @ 0xa4 │ │ │ │ ubfx r2, r2, #0, #20 │ │ │ │ - b.n 13ede │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + b.n 153f2 │ │ │ │ strh r6, [r5, #50] @ 0x32 │ │ │ │ ands.w r1, fp, #4177590528 @ 0xf900f900 │ │ │ │ ands r1, r1 │ │ │ │ - mcr2 15, 6, pc, cr1, cr15, {7} @ │ │ │ │ - strb r2, [r5, #16] │ │ │ │ + mrc2 15, 3, pc, cr9, cr15, {7} │ │ │ │ + ldmia r7!, {r1, r4} │ │ │ │ movs r0, r1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ b.w ad64 │ │ │ │ nop │ │ │ │ │ │ │ │ -00014000 : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ +00015510 : │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r7, [pc, #60] @ (14044 ) │ │ │ │ - ldr r6, [pc, #64] @ (14048 ) │ │ │ │ - movs r0, #20 │ │ │ │ + mov.w r0, #20 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ + mov.w r5, #2 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ + ldr r7, [pc, #72] @ (15570 ) │ │ │ │ + ldr r6, [pc, #72] @ (15574 ) │ │ │ │ add r7, pc │ │ │ │ - movs r5, #2 │ │ │ │ mov r1, r7 │ │ │ │ - add r6, pc │ │ │ │ blx ae5c │ │ │ │ - movs r3, #1 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ - str r6, [r0, #12] │ │ │ │ - str r5, [r0, #16] │ │ │ │ + mov.w r3, #1 │ │ │ │ + add r6, pc │ │ │ │ mov r0, r4 │ │ │ │ + strd r3, r6, [r1, #8] │ │ │ │ + str r5, [r1, #16] │ │ │ │ blx b598 │ │ │ │ mov r1, r7 │ │ │ │ - movs r0, #20 │ │ │ │ + mov.w r0, #20 │ │ │ │ blx ae5c │ │ │ │ - mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ - str r5, [r0, #16] │ │ │ │ mov r1, r0 │ │ │ │ - strd r3, r6, [r0, #8] │ │ │ │ + mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ + ldrd r7, lr, [sp, #16] │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, lr} │ │ │ │ + strd r3, r6, [r1, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + str r5, [r1, #16] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + add sp, #24 │ │ │ │ b.w b594 │ │ │ │ - ldr r6, [r4, #120] @ 0x78 │ │ │ │ + ldmia r2, {r1, r2, r7} │ │ │ │ movs r0, r1 │ │ │ │ - ldr r6, [pc, #240] @ (1413c ) │ │ │ │ + add sp, #336 @ 0x150 │ │ │ │ movs r0, r1 │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov ip, r1 │ │ │ │ mov r1, r3 │ │ │ │ - sub sp, #116 @ 0x74 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #108 @ 0x6c │ │ │ │ + strd r2, r3, [sp] │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ cmp ip, r3 │ │ │ │ - beq.w 141c2 │ │ │ │ - mov r7, r2 │ │ │ │ + beq.w 15704 │ │ │ │ cmp.w ip, #0 │ │ │ │ - beq.w 141c8 │ │ │ │ - ble.w 141c2 │ │ │ │ - ldr r3, [r0, #0] │ │ │ │ - mov lr, r0 │ │ │ │ - ldr r2, [r0, #4] │ │ │ │ + beq.w 156f2 │ │ │ │ + ble.w 15704 │ │ │ │ + ldrd r3, r2, [r0] │ │ │ │ cmp.w ip, #1 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ - beq.w 141da │ │ │ │ + mov lr, r0 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ + str r2, [sp, #52] @ 0x34 │ │ │ │ + beq.w 1571c │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 141c2 │ │ │ │ + ble.w 15704 │ │ │ │ + mov sl, r3 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ - lsls r1, r2, #3 │ │ │ │ - ldr r0, [r0, #16] │ │ │ │ - add.w r5, lr, #48 @ 0x30 │ │ │ │ + mov.w r7, #0 │ │ │ │ + mov r8, r2 │ │ │ │ + mov r4, r7 │ │ │ │ + mov r1, r0 │ │ │ │ + str r3, [sp, #32] │ │ │ │ + ldr r3, [r0, #16] │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ + add.w r3, r0, #48 @ 0x30 │ │ │ │ str r3, [sp, #28] │ │ │ │ - mov r9, r2 │ │ │ │ - lsls r4, r3, #3 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - mov.w fp, r0, lsl #3 │ │ │ │ - str r0, [sp, #36] @ 0x24 │ │ │ │ - movs r0, #0 │ │ │ │ - str r5, [sp, #20] │ │ │ │ - str.w fp, [sp, #44] @ 0x2c │ │ │ │ - mov r5, r1 │ │ │ │ - mov fp, r7 │ │ │ │ - str r7, [sp, #60] @ 0x3c │ │ │ │ - mov r2, r3 │ │ │ │ - mov r1, ip │ │ │ │ - mov r7, r0 │ │ │ │ - str r4, [sp, #32] │ │ │ │ - str r4, [sp, #100] @ 0x64 │ │ │ │ - cmp r1, #2 │ │ │ │ - beq.w 1437e │ │ │ │ - mov r8, r0 │ │ │ │ - mov r4, r2 │ │ │ │ - mov ip, lr │ │ │ │ - subs r3, r1, #4 │ │ │ │ - str r1, [sp, #24] │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ + cmp.w ip, #2 │ │ │ │ + add r2, r3 │ │ │ │ + str r2, [sp, #12] │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + add r3, r2 │ │ │ │ str r3, [sp, #16] │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + beq.w 158c8 │ │ │ │ + sub.w r3, ip, #4 │ │ │ │ + mov lr, r1 │ │ │ │ + mov r1, ip │ │ │ │ + str r3, [sp, #24] │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 141ac │ │ │ │ - ldr.w sl, [ip, #28] │ │ │ │ - movs r2, #0 │ │ │ │ - ldr.w r3, [ip, #24] │ │ │ │ - mov lr, ip │ │ │ │ + ble.n 156d6 │ │ │ │ + ldrd r3, r5, [lr, #24] │ │ │ │ + mov.w ip, #0 │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ str r3, [sp, #8] │ │ │ │ - adds r3, r7, r3 │ │ │ │ - mov.w r6, sl, lsl #3 │ │ │ │ - str r7, [sp, #0] │ │ │ │ - str.w sl, [sp, #88] @ 0x58 │ │ │ │ - mov sl, r2 │ │ │ │ - str r7, [sp, #72] @ 0x48 │ │ │ │ - mov r7, r4 │ │ │ │ - str r5, [sp, #84] @ 0x54 │ │ │ │ - mov r5, fp │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - strd r8, r9, [sp, #64] @ 0x40 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - strd fp, r4, [sp, #76] @ 0x4c │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - cmp r3, #3 │ │ │ │ - beq.w 1420e │ │ │ │ + add r3, r7 │ │ │ │ + str r5, [sp, #72] @ 0x48 │ │ │ │ + mov r5, ip │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + ldrd r2, ip, [sp, #12] │ │ │ │ + str r3, [sp, #20] │ │ │ │ + strd r4, sl, [sp, #56] @ 0x38 │ │ │ │ + strd r8, r7, [sp, #64] @ 0x40 │ │ │ │ + cmp r1, #3 │ │ │ │ + beq.w 15770 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 1434e │ │ │ │ - ldrd r9, r1, [lr, #36] @ 0x24 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - mov.w r8, r1, lsl #3 │ │ │ │ - cmp r3, #4 │ │ │ │ - beq.w 142d0 │ │ │ │ - mov fp, r5 │ │ │ │ - mov r3, r7 │ │ │ │ - movs r2, #0 │ │ │ │ - strd sl, r5, [sp, #52] @ 0x34 │ │ │ │ - str r7, [sp, #92] @ 0x5c │ │ │ │ - mov sl, r6 │ │ │ │ - mov r7, fp │ │ │ │ - str.w lr, [sp, #96] @ 0x60 │ │ │ │ - mov r5, r9 │ │ │ │ - mov fp, r8 │ │ │ │ + ble.w 1589e │ │ │ │ + ldrd r9, r3, [lr, #36] @ 0x24 │ │ │ │ + cmp r1, #4 │ │ │ │ + mov.w r8, r3, lsl #3 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + beq.w 15816 │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov fp, r6 │ │ │ │ + str r5, [sp, #16] │ │ │ │ mov r6, r2 │ │ │ │ - mov lr, r3 │ │ │ │ + mov r5, r9 │ │ │ │ + str r7, [sp, #48] @ 0x30 │ │ │ │ + mov sl, r8 │ │ │ │ + mov r7, ip │ │ │ │ + strd r2, ip, [sp, #76] @ 0x4c │ │ │ │ + strd lr, r1, [sp, #84] @ 0x54 │ │ │ │ + mov r1, r3 │ │ │ │ cmp r5, #0 │ │ │ │ - ble.n 14166 │ │ │ │ - str r6, [sp, #48] @ 0x30 │ │ │ │ - mov r9, lr │ │ │ │ - mov r8, r7 │ │ │ │ - movs r4, #0 │ │ │ │ - mov r6, lr │ │ │ │ + ble.n 15698 │ │ │ │ + mov r8, r6 │ │ │ │ + mov.w r4, #0 │ │ │ │ + str r6, [sp, #12] │ │ │ │ + mov r9, r1 │ │ │ │ + mov r6, r7 │ │ │ │ + ldrd r1, r0, [sp, #24] │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r8 │ │ │ │ - ldrd r1, r0, [sp, #16] │ │ │ │ - adds r4, #1 │ │ │ │ - bl 14050 │ │ │ │ - add r8, fp │ │ │ │ - add r6, fp │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + add r8, sl │ │ │ │ + bl 15578 │ │ │ │ cmp r4, r5 │ │ │ │ - bne.n 1414c │ │ │ │ - ldr r6, [sp, #48] @ 0x30 │ │ │ │ - mov lr, r9 │ │ │ │ + add r6, sl │ │ │ │ + bne.n 1567c │ │ │ │ + ldr r6, [sp, #12] │ │ │ │ + mov r1, r9 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ + add r6, fp │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - adds r6, #1 │ │ │ │ - add r7, sl │ │ │ │ - add lr, sl │ │ │ │ - cmp r3, r6 │ │ │ │ - bne.n 1413e │ │ │ │ - mov r6, sl │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ - ldr r7, [sp, #92] @ 0x5c │ │ │ │ - ldr.w sl, [sp, #52] @ 0x34 │ │ │ │ - ldr.w lr, [sp, #96] @ 0x60 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ - add.w sl, sl, #1 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - add r3, r2 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - str r3, [sp, #0] │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ - add r2, r3 │ │ │ │ - add r5, r3 │ │ │ │ + add r7, fp │ │ │ │ + cmp r3, r1 │ │ │ │ + bne.n 1566c │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ + mov r6, fp │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ + ldrd r2, ip, [sp, #76] @ 0x4c │ │ │ │ + ldrd lr, r1, [sp, #84] @ 0x54 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ add r7, r3 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ - str r2, [sp, #12] │ │ │ │ - cmp r3, sl │ │ │ │ - bne.n 14102 │ │ │ │ - ldrd r8, r9, [sp, #64] @ 0x40 │ │ │ │ - mov ip, lr │ │ │ │ - ldrd r7, fp, [sp, #72] @ 0x48 │ │ │ │ - ldrd r4, r5, [sp, #80] @ 0x50 │ │ │ │ - add.w r8, r8, #1 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - add r7, r9 │ │ │ │ - add fp, r5 │ │ │ │ - add r4, r5 │ │ │ │ - add r3, r5 │ │ │ │ - str r3, [sp, #32] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ - cmp r3, r8 │ │ │ │ - bne.n 140cc │ │ │ │ - add sp, #116 @ 0x74 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - movs r2, #0 │ │ │ │ - movs r3, #0 │ │ │ │ + add r0, r3 │ │ │ │ + add r2, r3 │ │ │ │ + add ip, r3 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ + str r0, [sp, #20] │ │ │ │ + cmp r3, r5 │ │ │ │ + bne.n 15632 │ │ │ │ + ldrd r4, sl, [sp, #56] @ 0x38 │ │ │ │ + ldrd r8, r7, [sp, #64] @ 0x40 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + add r7, r8 │ │ │ │ + cmp sl, r4 │ │ │ │ + beq.n 15704 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ + add r2, r3 │ │ │ │ + str r2, [sp, #12] │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + add r3, r2 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + b.n 15606 │ │ │ │ + mov r0, r2 │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov.w r2, #0 │ │ │ │ strd r2, r3, [r1] │ │ │ │ - strd r2, r3, [r7] │ │ │ │ - add sp, #116 @ 0x74 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + strd r2, r3, [r0] │ │ │ │ + add sp, #108 @ 0x6c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 141c2 │ │ │ │ + ble.n 15704 │ │ │ │ cmp r2, #1 │ │ │ │ - bne.w 14492 │ │ │ │ - lsls r4, r3, #3 │ │ │ │ mov r0, r1 │ │ │ │ - adds r3, r1, r4 │ │ │ │ - adds r2, r7, r4 │ │ │ │ + bne.w 159ec │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ + mov.w r4, r3, lsl #3 │ │ │ │ + add.w r3, r1, r4 │ │ │ │ + add.w r2, r5, r4 │ │ │ │ cmp r1, r2 │ │ │ │ it cc │ │ │ │ - cmpcc r7, r3 │ │ │ │ - bcc.w 144c8 │ │ │ │ + cmpcc r5, r3 │ │ │ │ + bcc.w 15a28 │ │ │ │ mov r2, r4 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b554 │ │ │ │ mov r2, r4 │ │ │ │ - movs r1, #0 │ │ │ │ - mov r0, r7 │ │ │ │ - add sp, #116 @ 0x74 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov r0, r5 │ │ │ │ + add sp, #108 @ 0x6c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b550 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ - mov ip, r7 │ │ │ │ - str.w sl, [sp, #16] │ │ │ │ - ldr.w sl, [sp, #88] @ 0x58 │ │ │ │ - ldrd r0, r9, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #8] │ │ │ │ - ldrd r7, fp, [sp, #72] @ 0x48 │ │ │ │ - str.w r9, [sp, #48] @ 0x30 │ │ │ │ - ldrd r2, r5, [sp, #80] @ 0x50 │ │ │ │ - strd fp, r2, [sp, #52] @ 0x34 │ │ │ │ - ldr.w r9, [sp, #12] │ │ │ │ - mov.w r8, r4, lsl #3 │ │ │ │ - str r7, [sp, #12] │ │ │ │ - mov fp, lr │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - mov r7, ip │ │ │ │ - mov r5, sl │ │ │ │ - mov sl, r3 │ │ │ │ - str r0, [sp, #24] │ │ │ │ - cmp r4, #0 │ │ │ │ - ble.w 14438 │ │ │ │ - cmp r5, #1 │ │ │ │ - bne.w 143fc │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ - ldr r1, [sp, #60] @ 0x3c │ │ │ │ - lsls r2, r3, #3 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + mov fp, r5 │ │ │ │ + strd r2, ip, [sp, #12] │ │ │ │ + ldrd r4, sl, [sp, #56] @ 0x38 │ │ │ │ + str r7, [sp, #24] │ │ │ │ + ldr.w r8, [sp, #64] @ 0x40 │ │ │ │ + mov.w r5, r3, lsl #3 │ │ │ │ + ldr.w r9, [sp, #72] @ 0x48 │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ + ldr r7, [sp, #68] @ 0x44 │ │ │ │ + mov r4, r9 │ │ │ │ + mov r9, r1 │ │ │ │ + str r7, [sp, #56] @ 0x38 │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ + str.w lr, [sp, #20] │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + cmp r3, #0 │ │ │ │ + ble.n 157de │ │ │ │ + cmp r4, #1 │ │ │ │ + bne.w 1596e │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ add.w ip, r1, r2 │ │ │ │ - add r1, r9 │ │ │ │ - add.w r0, r3, r9 │ │ │ │ + add r1, r7 │ │ │ │ + add.w r0, r3, r7 │ │ │ │ add r2, r3 │ │ │ │ cmp r1, r2 │ │ │ │ it hi │ │ │ │ cmphi r0, ip │ │ │ │ - bhi.w 14476 │ │ │ │ - mov r2, r8 │ │ │ │ - movs r1, #0 │ │ │ │ - mov r0, r7 │ │ │ │ + bhi.w 159cc │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + mov r2, r5 │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b554 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - mov r2, r8 │ │ │ │ - movs r1, #0 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ + mov r2, r5 │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b554 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - ldr r1, [sp, #36] @ 0x24 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - add r2, r1 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - str r2, [sp, #0] │ │ │ │ - adds r3, #1 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ - str r3, [sp, #16] │ │ │ │ - add r1, r2 │ │ │ │ - add r7, r2 │ │ │ │ - add r9, r2 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ - str r1, [sp, #8] │ │ │ │ - cmp r2, r3 │ │ │ │ - bne.n 14246 │ │ │ │ - mov lr, fp │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ - ldr.w r9, [sp, #48] @ 0x30 │ │ │ │ - mov r1, sl │ │ │ │ - ldr r7, [sp, #12] │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ - ldr.w fp, [sp, #52] @ 0x34 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - adds r0, #1 │ │ │ │ - add r7, r9 │ │ │ │ - add fp, r5 │ │ │ │ - add r3, r5 │ │ │ │ - str r3, [sp, #32] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ + add.w fp, fp, #1 │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ + add r3, r2 │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ + str r3, [sp, #24] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ - add r2, r5 │ │ │ │ - cmp r3, r0 │ │ │ │ - bne.w 140ba │ │ │ │ - b.n 141c2 │ │ │ │ + add r2, r3 │ │ │ │ + add r7, r3 │ │ │ │ + str r2, [sp, #12] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + add r2, r3 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ + str r2, [sp, #16] │ │ │ │ + cmp r3, fp │ │ │ │ + bne.n 1579a │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ + mov ip, r9 │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ + ldr r7, [sp, #56] @ 0x38 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + add r7, r8 │ │ │ │ + cmp sl, r4 │ │ │ │ + bne.w 155e4 │ │ │ │ + b.n 15704 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ - movs r2, #0 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ - mov.w r2, r9, lsl #3 │ │ │ │ - mov r0, r7 │ │ │ │ - strd r7, r5, [sp, #48] @ 0x30 │ │ │ │ - lsls r4, r3, #3 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ - strd sl, r5, [sp, #92] @ 0x5c │ │ │ │ - mov sl, r2 │ │ │ │ + mov.w r4, r7, lsl #3 │ │ │ │ + cmp.w r9, #0 │ │ │ │ + mov.w sl, r9, lsl #3 │ │ │ │ + mov r0, ip │ │ │ │ + str r2, [sp, #16] │ │ │ │ + strd ip, r5, [sp, #76] @ 0x4c │ │ │ │ + mov r5, sl │ │ │ │ + mov sl, ip │ │ │ │ + strd r7, r2, [sp, #84] @ 0x54 │ │ │ │ + mov r7, r2 │ │ │ │ + strd ip, lr, [sp, #92] @ 0x5c │ │ │ │ add.w fp, r3, r4 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ - str r7, [sp, #104] @ 0x68 │ │ │ │ - mov r7, r1 │ │ │ │ + str r1, [sp, #100] @ 0x64 │ │ │ │ add r4, r3 │ │ │ │ - str.w lr, [sp, #108] @ 0x6c │ │ │ │ - cmp.w r9, #0 │ │ │ │ - ble.n 14328 │ │ │ │ - cmp r7, #1 │ │ │ │ - bne.n 143de │ │ │ │ - add.w r1, r4, sl │ │ │ │ - add.w ip, fp, sl │ │ │ │ + mov.w r3, #0 │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ + ble.n 1587a │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + cmp r3, #1 │ │ │ │ + bne.n 1593e │ │ │ │ + add.w r1, r4, r5 │ │ │ │ + add.w ip, fp, r5 │ │ │ │ cmp ip, r4 │ │ │ │ it hi │ │ │ │ cmphi r1, fp │ │ │ │ - bhi.w 1445c │ │ │ │ - mov r2, sl │ │ │ │ - movs r1, #0 │ │ │ │ + bhi.w 159b2 │ │ │ │ + mov r2, r5 │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b554 │ │ │ │ - mov r2, sl │ │ │ │ - movs r1, #0 │ │ │ │ - mov r0, r5 │ │ │ │ + mov r2, r5 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov r0, r7 │ │ │ │ blx b554 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + add sl, r6 │ │ │ │ add fp, r6 │ │ │ │ - ldr r5, [sp, #52] @ 0x34 │ │ │ │ add r4, r6 │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ - adds r3, #1 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ - add r5, r6 │ │ │ │ - add r0, r6 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ + add r7, r6 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r7, [sp, #16] │ │ │ │ cmp r2, r3 │ │ │ │ - str r5, [sp, #52] @ 0x34 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - bne.n 142fa │ │ │ │ - ldrd sl, r5, [sp, #92] @ 0x5c │ │ │ │ - ldrd r7, lr, [sp, #104] @ 0x68 │ │ │ │ - b.n 14180 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ - add.w sl, sl, #1 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - add r3, r2 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - str r3, [sp, #0] │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ - add r2, r3 │ │ │ │ - add r5, r3 │ │ │ │ - add r7, r3 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ - str r2, [sp, #12] │ │ │ │ - cmp r3, sl │ │ │ │ - bne.w 1410a │ │ │ │ - ldrd r0, r9, [sp, #64] @ 0x40 │ │ │ │ - ldrd r7, fp, [sp, #72] @ 0x48 │ │ │ │ - ldrd r2, r5, [sp, #80] @ 0x50 │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ - b.n 142b8 │ │ │ │ - mov r4, r5 │ │ │ │ - ldr.w r9, [sp, #28] │ │ │ │ - mov r5, fp │ │ │ │ - ldr.w r8, [sp, #32] │ │ │ │ - ldr.w fp, [sp, #44] @ 0x2c │ │ │ │ - mov r6, r2 │ │ │ │ - ldr r7, [sp, #100] @ 0x64 │ │ │ │ - ldr.w sl, [sp, #60] @ 0x3c │ │ │ │ - str r0, [sp, #0] │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ + beq.n 15960 │ │ │ │ cmp.w r9, #0 │ │ │ │ - ble.n 143ca │ │ │ │ + mov r0, sl │ │ │ │ + bgt.n 1584c │ │ │ │ + b.n 1587a │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ + add r7, r3 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ + add r0, r3 │ │ │ │ + add r2, r3 │ │ │ │ + add ip, r3 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ + str r0, [sp, #20] │ │ │ │ + cmp r3, r5 │ │ │ │ + bne.w 15638 │ │ │ │ + ldrd r4, sl, [sp, #56] @ 0x38 │ │ │ │ + mov ip, r1 │ │ │ │ + mov r1, lr │ │ │ │ + ldrd r8, r7, [sp, #64] @ 0x40 │ │ │ │ + b.n 15808 │ │ │ │ + ldrd r9, sl, [sp] │ │ │ │ + mov fp, r4 │ │ │ │ + mov r0, r3 │ │ │ │ + ldr r5, [sp, #32] │ │ │ │ + ldr r6, [sp, #12] │ │ │ │ + cmp r5, #0 │ │ │ │ + mov.w r4, r5, lsl #3 │ │ │ │ + ble.n 1592e │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 1441a │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - add.w r1, sl, r8 │ │ │ │ - add.w r2, r3, r8 │ │ │ │ - cmp r5, r2 │ │ │ │ + bne.n 15990 │ │ │ │ + add.w r3, r7, r5 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r2, sl, r3 │ │ │ │ + add r3, r9 │ │ │ │ + cmp r6, r2 │ │ │ │ it cc │ │ │ │ - cmpcc r6, r1 │ │ │ │ - bcc.n 144b2 │ │ │ │ - mov r2, r7 │ │ │ │ - movs r1, #0 │ │ │ │ - mov r0, r6 │ │ │ │ + cmpcc r0, r3 │ │ │ │ + bcc.w 15a16 │ │ │ │ + mov r2, r4 │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b554 │ │ │ │ - mov r2, r7 │ │ │ │ - movs r1, #0 │ │ │ │ - mov r0, r5 │ │ │ │ + mov r2, r4 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov r0, r6 │ │ │ │ blx b554 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ - add r5, r4 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - add r6, r4 │ │ │ │ - adds r3, #1 │ │ │ │ - add r8, r4 │ │ │ │ - cmp r2, r3 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - bne.n 14398 │ │ │ │ - b.n 141c2 │ │ │ │ - ldrd r0, r5, [sp, #48] @ 0x30 │ │ │ │ - movs r1, #0 │ │ │ │ - vldr d7, [pc, #248] @ 144e0 │ │ │ │ - adds r1, #1 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + add.w fp, fp, #1 │ │ │ │ + add r7, r3 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ + cmp fp, r3 │ │ │ │ + beq.w 15704 │ │ │ │ + mov.w r0, r7, lsl #3 │ │ │ │ + cmp r5, #0 │ │ │ │ + add.w r6, r9, r0 │ │ │ │ + add r0, sl │ │ │ │ + bgt.n 158dc │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + add.w fp, fp, #1 │ │ │ │ + add r7, r3 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ + cmp r3, fp │ │ │ │ + bne.n 15920 │ │ │ │ + b.n 15704 │ │ │ │ + vldr d7, [pc, #264] @ 15a48 │ │ │ │ + mov r1, sl │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vstr d7, [r1] │ │ │ │ + add r1, r8 │ │ │ │ + cmp r3, r9 │ │ │ │ vstr d7, [r0] │ │ │ │ - cmp r1, r9 │ │ │ │ - vstr d7, [r5] │ │ │ │ add r0, r8 │ │ │ │ - add r5, r8 │ │ │ │ - bne.n 143e8 │ │ │ │ - b.n 14328 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - mov r1, r7 │ │ │ │ - movs r2, #0 │ │ │ │ - vldr d7, [pc, #220] @ 144e0 │ │ │ │ - adds r2, #1 │ │ │ │ + bne.n 1594a │ │ │ │ + b.n 1587a │ │ │ │ + ldrd r5, r7, [sp, #80] @ 0x50 │ │ │ │ + ldrd r2, ip, [sp, #88] @ 0x58 │ │ │ │ + ldrd lr, r1, [sp, #96] @ 0x60 │ │ │ │ + b.n 156b4 │ │ │ │ + vldr d7, [pc, #216] @ 15a48 │ │ │ │ + mov.w r2, #0 │ │ │ │ + ldrd r0, r1, [sp, #12] │ │ │ │ + add.w r2, r2, #1 │ │ │ │ vstr d7, [r1] │ │ │ │ - cmp r2, r4 │ │ │ │ - vstr d7, [r0] │ │ │ │ add r1, r6 │ │ │ │ + cmp r2, r3 │ │ │ │ + vstr d7, [r0] │ │ │ │ add r0, r6 │ │ │ │ - bne.n 14406 │ │ │ │ - b.n 14284 │ │ │ │ - mov r0, r5 │ │ │ │ - mov r1, r6 │ │ │ │ - movs r2, #0 │ │ │ │ - vldr d7, [pc, #188] @ 144e0 │ │ │ │ - adds r2, #1 │ │ │ │ - vstr d7, [r1] │ │ │ │ - cmp r2, r9 │ │ │ │ + bne.n 1597a │ │ │ │ + b.n 157de │ │ │ │ + vldr d7, [pc, #180] @ 15a48 │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr.w r8, [sp, #40] @ 0x28 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ vstr d7, [r0] │ │ │ │ - add r1, fp │ │ │ │ - add r0, fp │ │ │ │ - bne.n 14424 │ │ │ │ - b.n 143ca │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - ldr r1, [sp, #36] @ 0x24 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - add r2, r1 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - str r2, [sp, #0] │ │ │ │ - adds r3, #1 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ - str r3, [sp, #16] │ │ │ │ - add r1, r2 │ │ │ │ - add r7, r2 │ │ │ │ - add r9, r2 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ - str r1, [sp, #8] │ │ │ │ - cmp r3, r2 │ │ │ │ - bne.w 14246 │ │ │ │ - b.n 142a4 │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ - ldr r0, [sp, #52] @ 0x34 │ │ │ │ - add.w r5, r1, sl │ │ │ │ - vldr d7, [pc, #120] @ 144e0 │ │ │ │ + add r0, r8 │ │ │ │ + cmp r3, r5 │ │ │ │ + vstr d7, [r6] │ │ │ │ + add r6, r8 │ │ │ │ + bne.n 1599c │ │ │ │ + b.n 15910 │ │ │ │ + vldr d7, [pc, #148] @ 15a48 │ │ │ │ + add.w r0, sl, r5 │ │ │ │ + mov r3, sl │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + vstmia r3!, {d7} │ │ │ │ + cmp r3, r0 │ │ │ │ vstmia r1!, {d7} │ │ │ │ - cmp r1, r5 │ │ │ │ - vstmia r0!, {d7} │ │ │ │ - bne.n 14468 │ │ │ │ - b.n 14328 │ │ │ │ - ldr.w ip, [sp, #8] │ │ │ │ - add.w lr, r7, r4, lsl #3 │ │ │ │ - mov r2, r7 │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ + bne.n 159be │ │ │ │ + b.n 1587a │ │ │ │ + ldrd r3, ip, [sp, #8] │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + add.w lr, r2, r3, lsl #3 │ │ │ │ strd r0, r1, [r2], #8 │ │ │ │ - strd r0, r1, [ip], #8 │ │ │ │ cmp r2, lr │ │ │ │ - bne.n 14484 │ │ │ │ - b.n 14284 │ │ │ │ - mov r6, r3 │ │ │ │ - lsls r0, r2, #3 │ │ │ │ - movs r3, #0 │ │ │ │ - mov r2, r7 │ │ │ │ - movs r4, #0 │ │ │ │ - movs r5, #0 │ │ │ │ - adds r3, #1 │ │ │ │ - strd r4, r5, [r1] │ │ │ │ + strd r0, r1, [ip], #8 │ │ │ │ + bne.n 159de │ │ │ │ + b.n 157de │ │ │ │ + ldr r6, [sp, #44] @ 0x2c │ │ │ │ + mov.w r1, r2, lsl #3 │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ + mov.w r5, #0 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + strd r4, r5, [r0] │ │ │ │ + add r0, r1 │ │ │ │ cmp r6, r3 │ │ │ │ strd r4, r5, [r2] │ │ │ │ - add r1, r0 │ │ │ │ - add r2, r0 │ │ │ │ - bne.n 1449e │ │ │ │ - b.n 141c2 │ │ │ │ - mov r0, r5 │ │ │ │ - mov r1, r6 │ │ │ │ - vldr d7, [pc, #40] @ 144e0 │ │ │ │ - vstmia r1!, {d7} │ │ │ │ - cmp r1, r2 │ │ │ │ + add r2, r1 │ │ │ │ + bne.n 15a00 │ │ │ │ + b.n 15704 │ │ │ │ + vldr d7, [pc, #48] @ 15a48 │ │ │ │ vstmia r0!, {d7} │ │ │ │ - bne.n 144ba │ │ │ │ - b.n 143ca │ │ │ │ + cmp r0, r2 │ │ │ │ + vstmia r6!, {d7} │ │ │ │ + bne.n 15a1a │ │ │ │ + b.n 15910 │ │ │ │ mov r2, r1 │ │ │ │ - mov r4, r7 │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ + mov r4, r5 │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ strd r0, r1, [r2], #8 │ │ │ │ - strd r0, r1, [r4], #8 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 144d0 │ │ │ │ - b.n 141c2 │ │ │ │ + strd r0, r1, [r4], #8 │ │ │ │ + bne.n 15a34 │ │ │ │ + b.n 15704 │ │ │ │ nop │ │ │ │ + nop.w │ │ │ │ ... │ │ │ │ │ │ │ │ -000144e8 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov sl, r0 │ │ │ │ +00015a50 : │ │ │ │ ldr r3, [r0, #0] │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #132 @ 0x84 │ │ │ │ + mov fp, r0 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #4] │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ cmp r0, r3 │ │ │ │ - strd r2, r1, [sp, #20] │ │ │ │ - beq.w 14670 │ │ │ │ - mov r4, r2 │ │ │ │ + str r1, [sp, #16] │ │ │ │ + str r2, [sp, #32] │ │ │ │ + beq.w 15c20 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 14676 │ │ │ │ - ble.w 14670 │ │ │ │ - ldr.w r2, [sl, #8] │ │ │ │ - str r2, [sp, #68] @ 0x44 │ │ │ │ + mov r4, r2 │ │ │ │ + beq.w 15c38 │ │ │ │ + ble.w 15c20 │ │ │ │ + ldrd r3, r2, [fp, #4] │ │ │ │ + strd r2, r3, [sp, #68] @ 0x44 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ - ldr.w r3, [sl, #4] │ │ │ │ cmp r2, #1 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - beq.w 14688 │ │ │ │ + beq.w 15c4a │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 14670 │ │ │ │ + ble.w 15c20 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ mov r5, r4 │ │ │ │ - movs r6, #0 │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ - mov fp, r6 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ - add.w r3, sl, #64 @ 0x40 │ │ │ │ - str r3, [sp, #28] │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - ldrd r3, r0, [sl, #16] │ │ │ │ - cmp r2, #2 │ │ │ │ - beq.w 14796 │ │ │ │ - cmp r3, #0 │ │ │ │ - ble.w 1465a │ │ │ │ - str.w fp, [sp, #112] @ 0x70 │ │ │ │ - mov r9, r6 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ - mov.w r8, #0 │ │ │ │ - mov r3, r0 │ │ │ │ - mov fp, r4 │ │ │ │ + mov.w r4, #0 │ │ │ │ + mov sl, r4 │ │ │ │ + mov r7, r4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ + add.w r3, fp, #64 @ 0x40 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + ldrd r0, ip, [fp, #16] │ │ │ │ + cmp r3, #2 │ │ │ │ + beq.w 15d8c │ │ │ │ + cmp r0, #0 │ │ │ │ + ble.w 15c0a │ │ │ │ + sub.w r3, r5, sl │ │ │ │ + mov r8, r4 │ │ │ │ + mov.w r9, #0 │ │ │ │ + strd r3, ip, [sp, #60] @ 0x3c │ │ │ │ + strd r7, sl, [sp, #112] @ 0x70 │ │ │ │ + mov sl, r0 │ │ │ │ + strd r4, r5, [sp, #120] @ 0x78 │ │ │ │ + mov.w r2, r8, lsl #3 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + ldr r1, [sp, #60] @ 0x3c │ │ │ │ + ldr.w ip, [fp, #28] │ │ │ │ + add r3, r2 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + add r1, r2 │ │ │ │ + str r1, [sp, #8] │ │ │ │ + ldr.w r1, [fp, #32] │ │ │ │ + str r1, [sp, #24] │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ + cmp r1, #3 │ │ │ │ + beq.w 15d40 │ │ │ │ + cmp.w ip, #0 │ │ │ │ + ble.n 15bf4 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + mov.w r5, #0 │ │ │ │ + mov r6, r8 │ │ │ │ mov r7, r5 │ │ │ │ - lsls r2, r0, #3 │ │ │ │ - strd r6, r4, [sp, #116] @ 0x74 │ │ │ │ - str r2, [sp, #60] @ 0x3c │ │ │ │ - str r5, [sp, #124] @ 0x7c │ │ │ │ - ldrd r1, r2, [sl, #28] │ │ │ │ - str r2, [sp, #12] │ │ │ │ + str.w ip, [sp, #52] @ 0x34 │ │ │ │ + str.w r8, [sp, #108] @ 0x6c │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, sl, [sp, #100] @ 0x64 │ │ │ │ + mov.w r4, r2, lsl #3 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + str r2, [sp, #20] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ - cmp r2, #3 │ │ │ │ - beq.w 1474c │ │ │ │ - cmp r1, #0 │ │ │ │ - ble.n 14640 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - mov r5, r7 │ │ │ │ - mov r6, r9 │ │ │ │ - movs r4, #0 │ │ │ │ - str.w fp, [sp, #8] │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ + sub.w r2, r2, #5 │ │ │ │ + str r2, [sp, #28] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ - strd r8, r3, [sp, #92] @ 0x5c │ │ │ │ - subs r2, #5 │ │ │ │ - str r1, [sp, #48] @ 0x30 │ │ │ │ - str r2, [sp, #16] │ │ │ │ - strd r9, fp, [sp, #100] @ 0x64 │ │ │ │ - str r7, [sp, #108] @ 0x6c │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - ldrd r0, ip, [sl, #40] @ 0x28 │ │ │ │ - cmp r3, #4 │ │ │ │ - beq.w 1470a │ │ │ │ + ldrd r0, r3, [fp, #40] @ 0x28 │ │ │ │ + cmp r2, #4 │ │ │ │ + beq.w 15cf0 │ │ │ │ cmp r0, #0 │ │ │ │ - ble.n 14620 │ │ │ │ - ldr.w r9, [sp, #8] │ │ │ │ - mov.w r3, ip, lsl #3 │ │ │ │ - mov fp, r6 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ - mov r8, r5 │ │ │ │ - movs r7, #0 │ │ │ │ - mov r3, sl │ │ │ │ - str r4, [sp, #76] @ 0x4c │ │ │ │ - strd r0, ip, [sp, #32] │ │ │ │ - strd r6, r5, [sp, #80] @ 0x50 │ │ │ │ + ble.n 15bc8 │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ + mov r9, r6 │ │ │ │ + mov.w sl, #0 │ │ │ │ + str r0, [sp, #48] @ 0x30 │ │ │ │ + strd r7, r4, [sp, #76] @ 0x4c │ │ │ │ + strd r5, r6, [sp, #84] @ 0x54 │ │ │ │ + str.w r8, [sp, #92] @ 0x5c │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ + str r2, [sp, #44] @ 0x2c │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + mov.w r1, r9, lsl #3 │ │ │ │ + ldrd r8, r6, [fp, #52] @ 0x34 │ │ │ │ + add.w r5, r2, r1 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ + add.w r4, r2, r1 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ - ldrd r1, r4, [r3, #52] @ 0x34 │ │ │ │ cmp r2, #5 │ │ │ │ - beq.n 146c2 │ │ │ │ - cmp r1, #0 │ │ │ │ - ble.n 14606 │ │ │ │ - str r7, [sp, #52] @ 0x34 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - movs r5, #0 │ │ │ │ - mov r7, r9 │ │ │ │ - mov r6, r1 │ │ │ │ - mov sl, r3 │ │ │ │ - str.w r8, [sp, #56] @ 0x38 │ │ │ │ - mov r3, r8 │ │ │ │ - mov r2, r7 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ - adds r5, #1 │ │ │ │ - ldr r0, [sp, #28] │ │ │ │ - add r7, r4 │ │ │ │ - bl 14050 │ │ │ │ + beq.w 15ca0 │ │ │ │ + cmp.w r8, #0 │ │ │ │ + ble.n 15bb0 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ + mov r3, r4 │ │ │ │ + mov.w r7, #0 │ │ │ │ + mov r4, r5 │ │ │ │ + mov r5, r3 │ │ │ │ + ldr r1, [sp, #28] │ │ │ │ + mov r3, r5 │ │ │ │ + mov r2, r4 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + add r4, r6 │ │ │ │ + ldr r0, [sp, #36] @ 0x24 │ │ │ │ + add r5, r6 │ │ │ │ + bl 15578 │ │ │ │ + cmp r8, r7 │ │ │ │ + bne.n 15b96 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + add.w sl, sl, #1 │ │ │ │ + add r9, r3 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ + cmp r2, sl │ │ │ │ + bne.n 15b64 │ │ │ │ + ldrd r7, r4, [sp, #76] @ 0x4c │ │ │ │ + ldrd r5, r6, [sp, #84] @ 0x54 │ │ │ │ + ldr.w r8, [sp, #92] @ 0x5c │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + add r5, r4 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ add r8, r4 │ │ │ │ - cmp r6, r5 │ │ │ │ - bne.n 145ea │ │ │ │ - ldrd r7, r8, [sp, #52] @ 0x34 │ │ │ │ - mov r3, sl │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - adds r7, #1 │ │ │ │ - add r9, r2 │ │ │ │ - add r8, r2 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - add fp, r2 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - cmp r2, r7 │ │ │ │ - bne.n 145cc │ │ │ │ - ldrd r4, r6, [sp, #76] @ 0x4c │ │ │ │ - mov sl, r3 │ │ │ │ - ldr r5, [sp, #84] @ 0x54 │ │ │ │ + add r3, r4 │ │ │ │ + str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - adds r4, #1 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ + add r3, r4 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - add r5, r2 │ │ │ │ - add r3, r2 │ │ │ │ + add r3, r4 │ │ │ │ str r3, [sp, #8] │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - cmp r3, r4 │ │ │ │ - bne.n 145a0 │ │ │ │ - ldrd r8, r3, [sp, #92] @ 0x5c │ │ │ │ - ldrd r9, fp, [sp, #100] @ 0x64 │ │ │ │ - ldr r7, [sp, #108] @ 0x6c │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ - add.w r8, r8, #1 │ │ │ │ - add r9, r3 │ │ │ │ - add fp, r2 │ │ │ │ - add r7, r2 │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ - cmp r2, r8 │ │ │ │ - bne.n 1456c │ │ │ │ - ldrd fp, r6, [sp, #112] @ 0x70 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + cmp r3, r7 │ │ │ │ + bne.n 15b30 │ │ │ │ + ldrd r9, sl, [sp, #100] @ 0x64 │ │ │ │ + ldr.w r8, [sp, #108] @ 0x6c │ │ │ │ + add.w r9, r9, #1 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + cmp sl, r9 │ │ │ │ + add r8, r3 │ │ │ │ + bne.w 15ae0 │ │ │ │ + ldrd r7, sl, [sp, #112] @ 0x70 │ │ │ │ ldrd r4, r5, [sp, #120] @ 0x78 │ │ │ │ - add.w fp, fp, #1 │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ - add r6, r3 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ - add r4, r3 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ + add r4, r2 │ │ │ │ + add sl, r3 │ │ │ │ add r5, r3 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ - cmp r3, fp │ │ │ │ - bne.w 1453e │ │ │ │ + cmp r3, r7 │ │ │ │ + bne.w 15ab6 │ │ │ │ add sp, #132 @ 0x84 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - movs r2, #0 │ │ │ │ - movs r3, #0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r2, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ strd r2, r3, [r4] │ │ │ │ strd r2, r3, [r1] │ │ │ │ - add sp, #132 @ 0x84 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 15c20 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 14670 │ │ │ │ + ble.n 15c20 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ cmp r3, #1 │ │ │ │ - bne.w 148aa │ │ │ │ + bne.w 15ebe │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ mov r0, r4 │ │ │ │ mov r5, r1 │ │ │ │ - lsls r4, r3, #3 │ │ │ │ - adds r3, r0, r4 │ │ │ │ - adds r2, r1, r4 │ │ │ │ + mov.w r4, r3, lsl #3 │ │ │ │ + add.w r3, r0, r4 │ │ │ │ + add.w r2, r1, r4 │ │ │ │ cmp r0, r2 │ │ │ │ it cc │ │ │ │ cmpcc r1, r3 │ │ │ │ - bcc.w 148e6 │ │ │ │ + bcc.w 15f06 │ │ │ │ mov r2, r4 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b554 │ │ │ │ mov r2, r4 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #132 @ 0x84 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b550 │ │ │ │ - cmp r1, #0 │ │ │ │ - ble.n 14606 │ │ │ │ - cmp r4, #1 │ │ │ │ - bne.w 147ce │ │ │ │ - add.w r0, r1, fp │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ - mov.w r2, fp, lsl #3 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - adds r5, r6, r0 │ │ │ │ - add.w ip, r4, r2 │ │ │ │ - add r0, r4 │ │ │ │ - add r2, r6 │ │ │ │ - cmp r0, r2 │ │ │ │ + cmp.w r8, #0 │ │ │ │ + ble.n 15bb0 │ │ │ │ + cmp r6, #1 │ │ │ │ + bne.w 15dd6 │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ + add.w r0, r8, r9 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + add.w ip, r6, r1 │ │ │ │ + add.w r7, r2, r0 │ │ │ │ + add r1, r2 │ │ │ │ + add r0, r6 │ │ │ │ + cmp r0, r1 │ │ │ │ it hi │ │ │ │ - cmphi r5, ip │ │ │ │ - bhi.w 14834 │ │ │ │ - lsls r4, r1, #3 │ │ │ │ - mov r0, r8 │ │ │ │ - mov r2, r4 │ │ │ │ - movs r1, #0 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ + cmphi r7, ip │ │ │ │ + bhi.w 15e46 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov r0, r4 │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ + mov r2, r8 │ │ │ │ blx b554 │ │ │ │ - mov r2, r4 │ │ │ │ - movs r1, #0 │ │ │ │ - mov r0, r9 │ │ │ │ + mov r2, r8 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov r0, r5 │ │ │ │ blx b554 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ - b.n 14606 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + b.n 15bb0 │ │ │ │ cmp r0, #0 │ │ │ │ - ble.n 14620 │ │ │ │ - cmp.w ip, #1 │ │ │ │ - bne.n 147ee │ │ │ │ - adds r2, r0, r6 │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ - lsls r3, r6, #3 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - adds r7, r1, r2 │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ - add.w ip, r1, r3 │ │ │ │ + ble.w 15bc8 │ │ │ │ + cmp r3, #1 │ │ │ │ + bne.n 15df8 │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ + add.w r2, r0, r6 │ │ │ │ + mov.w r3, r6, lsl #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w ip, r1, r2 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + add.w lr, r1, r3 │ │ │ │ add r2, r1 │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ add r3, r1 │ │ │ │ cmp r2, r3 │ │ │ │ it hi │ │ │ │ - cmphi r7, ip │ │ │ │ - bhi.w 14872 │ │ │ │ - lsls r7, r0, #3 │ │ │ │ - movs r1, #0 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r0, r5 │ │ │ │ - blx b554 │ │ │ │ + cmphi ip, lr │ │ │ │ + bhi.w 15e88 │ │ │ │ + mov.w r9, r0, lsl #3 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ - mov r2, r7 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov r2, r9 │ │ │ │ blx b554 │ │ │ │ - b.n 14620 │ │ │ │ - cmp r1, #0 │ │ │ │ - ble.w 14640 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - cmp r2, #1 │ │ │ │ - bne.n 14814 │ │ │ │ - add.w r0, r1, r9 │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ - mov.w r2, r9, lsl #3 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - adds r5, r6, r0 │ │ │ │ - add.w ip, r4, r2 │ │ │ │ - add r0, r4 │ │ │ │ - add r2, r6 │ │ │ │ - cmp r0, r2 │ │ │ │ + mov r2, r9 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov r0, r8 │ │ │ │ + blx b554 │ │ │ │ + b.n 15bc8 │ │ │ │ + cmp.w ip, #0 │ │ │ │ + ble.w 15bf4 │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + cmp r1, #1 │ │ │ │ + bne.n 15e1e │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + add.w r1, ip, r8 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ + add r0, r1 │ │ │ │ + add r2, r4 │ │ │ │ + add r1, r4 │ │ │ │ + cmp r1, r3 │ │ │ │ it hi │ │ │ │ - cmphi r5, ip │ │ │ │ - bhi.w 14890 │ │ │ │ - lsls r4, r1, #3 │ │ │ │ - mov r0, r7 │ │ │ │ + cmphi r0, r2 │ │ │ │ + bhi.w 15ea2 │ │ │ │ + mov.w r4, ip, lsl #3 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + mov.w r1, #0 │ │ │ │ + str r3, [sp, #12] │ │ │ │ mov r2, r4 │ │ │ │ - movs r1, #0 │ │ │ │ - str r3, [sp, #8] │ │ │ │ blx b554 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r2, r4 │ │ │ │ - movs r1, #0 │ │ │ │ - mov r0, fp │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov r0, r3 │ │ │ │ blx b554 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - b.n 14640 │ │ │ │ - cmp r3, #0 │ │ │ │ - ble.w 1465a │ │ │ │ - cmp r0, #1 │ │ │ │ - bne.n 1484e │ │ │ │ - adds r2, r3, r6 │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - add r1, r2 │ │ │ │ - add r2, r0 │ │ │ │ - cmp r5, r2 │ │ │ │ + b.n 15bf4 │ │ │ │ + cmp r0, #0 │ │ │ │ + ble.w 15c0a │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + cmp.w ip, #1 │ │ │ │ + add.w r6, sl, r3 │ │ │ │ + bne.n 15e60 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + mov r1, r3 │ │ │ │ + add.w r3, r0, r4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add r2, r3 │ │ │ │ + add r3, r1 │ │ │ │ + cmp r5, r3 │ │ │ │ it cc │ │ │ │ - cmpcc r4, r1 │ │ │ │ - bcc.w 148cc │ │ │ │ - lsls r7, r3, #3 │ │ │ │ - movs r1, #0 │ │ │ │ - mov r2, r7 │ │ │ │ + cmpcc r6, r2 │ │ │ │ + bcc.w 15eea │ │ │ │ + mov.w r8, r0, lsl #3 │ │ │ │ + mov.w r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ + mov r2, r8 │ │ │ │ blx b554 │ │ │ │ - mov r2, r7 │ │ │ │ - movs r1, #0 │ │ │ │ - mov r0, r4 │ │ │ │ + mov r2, r8 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov r0, r6 │ │ │ │ blx b554 │ │ │ │ - b.n 1465a │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - mov r5, r9 │ │ │ │ - mov r0, r8 │ │ │ │ - movs r2, #0 │ │ │ │ - vldr d7, [pc, #296] @ 14900 │ │ │ │ - adds r2, #1 │ │ │ │ - vstr d7, [r0] │ │ │ │ - cmp r1, r2 │ │ │ │ + b.n 15c0a │ │ │ │ + vldr d7, [pc, #328] @ 15f20 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + mov.w r1, #0 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ + vstr d7, [r4] │ │ │ │ + add r4, r6 │ │ │ │ + cmp r8, r1 │ │ │ │ vstr d7, [r5] │ │ │ │ - add r0, r4 │ │ │ │ - add r5, r4 │ │ │ │ - bne.n 147da │ │ │ │ - b.n 14606 │ │ │ │ + add r5, r6 │ │ │ │ + bne.n 15de2 │ │ │ │ + b.n 15bb0 │ │ │ │ + vldr d7, [pc, #292] @ 15f20 │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ + mov ip, r8 │ │ │ │ + mov.w r3, #0 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ - mov.w ip, ip, lsl #3 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vstr d7, [r1] │ │ │ │ + add r1, r2 │ │ │ │ + cmp r0, r3 │ │ │ │ + vstr d7, [ip] │ │ │ │ + add ip, r2 │ │ │ │ + bne.n 15e08 │ │ │ │ + b.n 15bc8 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + mov.w r2, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ + mov.w r5, #0 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + strd r4, r5, [r0] │ │ │ │ + add r0, r1 │ │ │ │ + cmp ip, r2 │ │ │ │ + strd r4, r5, [r3] │ │ │ │ + add r3, r1 │ │ │ │ + bne.n 15e30 │ │ │ │ + b.n 15bf4 │ │ │ │ + add.w r2, r4, r8, lsl #3 │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ + strd r0, r1, [r4], #8 │ │ │ │ + cmp r4, r2 │ │ │ │ + strd r0, r1, [r5], #8 │ │ │ │ + bne.n 15e52 │ │ │ │ + b.n 15bb0 │ │ │ │ + mov.w r1, ip, lsl #3 │ │ │ │ mov r2, r5 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ mov.w r8, #0 │ │ │ │ mov.w r9, #0 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ strd r8, r9, [r2] │ │ │ │ + add r2, r1 │ │ │ │ cmp r0, r3 │ │ │ │ - strd r8, r9, [r1] │ │ │ │ - add r2, ip │ │ │ │ - add r1, ip │ │ │ │ - bne.n 14800 │ │ │ │ - b.n 14620 │ │ │ │ - lsls r5, r2, #3 │ │ │ │ - mov r4, fp │ │ │ │ - mov r0, r7 │ │ │ │ - movs r2, #0 │ │ │ │ - vldr d7, [pc, #224] @ 14900 │ │ │ │ - adds r2, #1 │ │ │ │ - vstr d7, [r0] │ │ │ │ - cmp r1, r2 │ │ │ │ - vstr d7, [r4] │ │ │ │ - add r0, r5 │ │ │ │ - add r4, r5 │ │ │ │ - bne.n 14820 │ │ │ │ - b.n 14640 │ │ │ │ - add.w r5, r8, r1, lsl #3 │ │ │ │ - mov r4, r9 │ │ │ │ + strd r8, r9, [r6] │ │ │ │ + add r6, r1 │ │ │ │ + bne.n 15e72 │ │ │ │ + b.n 15c0a │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ mov r2, r8 │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ - strd r0, r1, [r2], #8 │ │ │ │ - strd r0, r1, [r4], #8 │ │ │ │ - cmp r2, r5 │ │ │ │ - bne.n 14840 │ │ │ │ - b.n 14606 │ │ │ │ - lsls r7, r0, #3 │ │ │ │ - mov r1, r5 │ │ │ │ - mov r0, r4 │ │ │ │ - movs r2, #0 │ │ │ │ - mov.w r8, #0 │ │ │ │ - mov.w r9, #0 │ │ │ │ - adds r2, #1 │ │ │ │ - strd r8, r9, [r1] │ │ │ │ - cmp r3, r2 │ │ │ │ - strd r8, r9, [r0] │ │ │ │ - add r1, r7 │ │ │ │ - add r0, r7 │ │ │ │ - bne.n 1485e │ │ │ │ - b.n 1465a │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ - add.w r0, r5, r0, lsl #3 │ │ │ │ - mov r3, r5 │ │ │ │ - mov.w r8, #0 │ │ │ │ - mov.w r9, #0 │ │ │ │ - strd r8, r9, [r3], #8 │ │ │ │ - strd r8, r9, [r2], #8 │ │ │ │ + vldr d7, [pc, #144] @ 15f20 │ │ │ │ + add.w r0, r3, r0, lsl #3 │ │ │ │ + vstmia r3!, {d7} │ │ │ │ cmp r3, r0 │ │ │ │ - bne.n 14882 │ │ │ │ - b.n 14620 │ │ │ │ - add.w r5, r7, r1, lsl #3 │ │ │ │ - mov r4, fp │ │ │ │ - mov r2, r7 │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ - strd r0, r1, [r2], #8 │ │ │ │ + vstmia r2!, {d7} │ │ │ │ + bne.n 15e94 │ │ │ │ + b.n 15bc8 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ + add.w r2, r4, ip, lsl #3 │ │ │ │ strd r0, r1, [r4], #8 │ │ │ │ - cmp r2, r5 │ │ │ │ - bne.n 1489c │ │ │ │ - b.n 14640 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ + cmp r4, r2 │ │ │ │ + strd r0, r1, [r3], #8 │ │ │ │ + bne.n 15eb0 │ │ │ │ + b.n 15bf4 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + mov.w r0, r3, lsl #3 │ │ │ │ mov r1, r4 │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ ldr r6, [sp, #72] @ 0x48 │ │ │ │ - lsls r0, r3, #3 │ │ │ │ - movs r4, #0 │ │ │ │ - movs r3, #0 │ │ │ │ - movs r5, #0 │ │ │ │ - adds r3, #1 │ │ │ │ + mov.w r5, #0 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ strd r4, r5, [r1] │ │ │ │ + add r1, r0 │ │ │ │ cmp r6, r3 │ │ │ │ strd r4, r5, [r2] │ │ │ │ - add r1, r0 │ │ │ │ add r2, r0 │ │ │ │ - bne.n 148b8 │ │ │ │ - b.n 14670 │ │ │ │ - add.w r7, r5, r3, lsl #3 │ │ │ │ - mov r2, r4 │ │ │ │ + bne.n 15ed4 │ │ │ │ + b.n 15c20 │ │ │ │ + add.w r2, r5, r0, lsl #3 │ │ │ │ mov r3, r5 │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ strd r0, r1, [r3], #8 │ │ │ │ - strd r0, r1, [r2], #8 │ │ │ │ - cmp r3, r7 │ │ │ │ - bne.n 148d8 │ │ │ │ - b.n 1465a │ │ │ │ + cmp r3, r2 │ │ │ │ + strd r0, r1, [r6], #8 │ │ │ │ + bne.n 15ef8 │ │ │ │ + b.n 15c0a │ │ │ │ mov r2, r0 │ │ │ │ mov r4, r5 │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ strd r0, r1, [r2], #8 │ │ │ │ - strd r0, r1, [r4], #8 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 148ee │ │ │ │ - b.n 14670 │ │ │ │ - nop.w │ │ │ │ + strd r0, r1, [r4], #8 │ │ │ │ + bne.n 15f12 │ │ │ │ + b.n 15c20 │ │ │ │ ... │ │ │ │ - ldr r3, [r0, #44] @ 0x2c │ │ │ │ ldr r2, [sp, #4] │ │ │ │ + ldr r3, [r0, #44] @ 0x2c │ │ │ │ cmp r3, r2 │ │ │ │ it ne │ │ │ │ cmpne r3, #0 │ │ │ │ ite eq │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #0 │ │ │ │ - bne.n 14950 │ │ │ │ - ldr r3, [r0, #48] @ 0x30 │ │ │ │ + bne.n 15f70 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ + ldr r3, [r0, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ it ne │ │ │ │ cmpne r3, r2 │ │ │ │ ite eq │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #0 │ │ │ │ - bne.n 14950 │ │ │ │ - ldr r3, [r0, #52] @ 0x34 │ │ │ │ + bne.n 15f70 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ + ldr r3, [r0, #52] @ 0x34 │ │ │ │ cmp r3, #0 │ │ │ │ it ne │ │ │ │ cmpne r3, r2 │ │ │ │ ite eq │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #0 │ │ │ │ - bne.n 14950 │ │ │ │ - ldr r0, [r0, #56] @ 0x38 │ │ │ │ + bne.n 15f70 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ + ldr r0, [r0, #56] @ 0x38 │ │ │ │ cmp r0, #0 │ │ │ │ it ne │ │ │ │ cmpne r3, r0 │ │ │ │ ite eq │ │ │ │ moveq r0, #1 │ │ │ │ movne r0, #0 │ │ │ │ bx lr │ │ │ │ @@ -14462,71 +15237,76 @@ │ │ │ │ ldr r2, [r0, #48] @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ it ne │ │ │ │ cmpne r2, #0 │ │ │ │ ite eq │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #0 │ │ │ │ - bne.n 14988 │ │ │ │ - ldr r2, [r0, #52] @ 0x34 │ │ │ │ + bne.n 15fa8 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ + ldr r2, [r0, #52] @ 0x34 │ │ │ │ cmp r2, #0 │ │ │ │ it ne │ │ │ │ cmpne r2, r3 │ │ │ │ ite eq │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #0 │ │ │ │ - bne.n 14988 │ │ │ │ - ldr r0, [r0, #56] @ 0x38 │ │ │ │ + bne.n 15fa8 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ + ldr r0, [r0, #56] @ 0x38 │ │ │ │ cmp r0, #0 │ │ │ │ it ne │ │ │ │ cmpne r3, r0 │ │ │ │ ite eq │ │ │ │ moveq r0, #1 │ │ │ │ movne r0, #0 │ │ │ │ bx lr │ │ │ │ mov r0, r2 │ │ │ │ bx lr │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ - ldr r5, [sp, #36] @ 0x24 │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r4, r6, [sp, #28] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + ldr r5, [sp, #36] @ 0x24 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 149f8 │ │ │ │ + ble.n 16022 │ │ │ │ ldr r7, [sp, #20] │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ mov.w ip, r7, lsl #3 │ │ │ │ ldr r7, [sp, #24] │ │ │ │ mov.w lr, r7, lsl #3 │ │ │ │ - bne.n 149fa │ │ │ │ + bne.n 16030 │ │ │ │ add.w r5, r0, ip │ │ │ │ vldr d7, [r0] │ │ │ │ subs r4, #1 │ │ │ │ add.w r0, r0, #8 │ │ │ │ vldr d6, [r5] │ │ │ │ add.w r5, r2, lr │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r5] │ │ │ │ add.w r5, r1, ip │ │ │ │ - vstmia r2!, {d7} │ │ │ │ add.w r1, r1, #8 │ │ │ │ + vstmia r2!, {d7} │ │ │ │ vldr d7, [r1, #-8] │ │ │ │ vldr d6, [r5] │ │ │ │ add.w r5, r3, lr │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r5] │ │ │ │ vstmia r3!, {d7} │ │ │ │ - bne.n 149ac │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + bne.n 15fd6 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w r7, r0, ip │ │ │ │ vldr d7, [r0] │ │ │ │ subs r4, #1 │ │ │ │ add r0, r6 │ │ │ │ vldr d6, [r7] │ │ │ │ add.w r7, r2, lr │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ @@ -14540,177 +15320,189 @@ │ │ │ │ vldr d6, [r7] │ │ │ │ add.w r7, r3, lr │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r7] │ │ │ │ vstr d7, [r3] │ │ │ │ add r3, r5 │ │ │ │ - bne.n 149fe │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + bne.n 16038 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -00014a4c : │ │ │ │ - ldr r2, [pc, #8] @ (14a58 ) │ │ │ │ - ldr r1, [pc, #12] @ (14a5c ) │ │ │ │ +00016094 : │ │ │ │ + ldr r2, [pc, #8] @ (160a0 ) │ │ │ │ + ldr r1, [pc, #12] @ (160a4 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - ldr r4, [r3, #16] │ │ │ │ + stmia r2!, {r2, r4, r6, r7} │ │ │ │ movs r0, r1 │ │ │ │ - vminnm.f16 , , │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + vmaxnm.f32 , , │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ vpush {d8} │ │ │ │ ldrd r4, r7, [sp, #36] @ 0x24 │ │ │ │ ldr r6, [sp, #44] @ 0x2c │ │ │ │ cmp r7, #0 │ │ │ │ - ble.n 14b22 │ │ │ │ + ble.n 16178 │ │ │ │ ldr r5, [sp, #32] │ │ │ │ mov.w r8, r4, lsl #4 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ mov.w ip, r5, lsl #3 │ │ │ │ ldr r5, [sp, #48] @ 0x30 │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ - bne.n 14b2a │ │ │ │ - vldr d2, [pc, #324] @ 14bd0 │ │ │ │ + bne.n 1618a │ │ │ │ + vldr d2, [pc, #340] @ 16230 │ │ │ │ vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ add.w r5, r0, ip │ │ │ │ - vldr d5, [r0] │ │ │ │ - vldr d7, [r1] │ │ │ │ add.w lr, r2, r8 │ │ │ │ - adds r0, #8 │ │ │ │ - adds r2, #8 │ │ │ │ + vldr d5, [r0] │ │ │ │ + subs r7, #1 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ + add.w r2, r2, #8 │ │ │ │ vldr d4, [r5] │ │ │ │ add r5, ip │ │ │ │ - subs r7, #1 │ │ │ │ vldr d6, [r5] │ │ │ │ add.w r5, r1, ip │ │ │ │ add.w r1, r1, #8 │ │ │ │ vldr d0, [r5] │ │ │ │ add r5, ip │ │ │ │ + vldr d7, [r1, #-8] │ │ │ │ vadd.f64 d1, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vldr d4, [r5] │ │ │ │ - vmul.f64 d6, d6, d2 │ │ │ │ vsub.f64 d8, d0, d4 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ vmls.f64 d5, d1, d3 │ │ │ │ + vmul.f64 d6, d6, d2 │ │ │ │ vmul.f64 d8, d8, d2 │ │ │ │ vstr d0, [r2, #-8] │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vmls.f64 d7, d4, d3 │ │ │ │ vsub.f64 d1, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vstr d0, [r3] │ │ │ │ vstr d1, [lr] │ │ │ │ sub.w lr, lr, r4 │ │ │ │ vstr d5, [lr] │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - add.w lr, r3, r4 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + add.w lr, r3, r4 │ │ │ │ add.w r3, r3, #8 │ │ │ │ vstr d5, [lr] │ │ │ │ add lr, r4 │ │ │ │ vstr d7, [lr] │ │ │ │ - bne.n 14a90 │ │ │ │ + bne.n 160e2 │ │ │ │ vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - vldr d1, [pc, #160] @ 14bd0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ + vldr d1, [pc, #164] @ 16230 │ │ │ │ vmov.f64 d2, #96 @ 0x3f000000 0.5 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w lr, r0, ip │ │ │ │ vldr d3, [r0] │ │ │ │ - vldr d7, [r1] │ │ │ │ - add r0, r6 │ │ │ │ subs r7, #1 │ │ │ │ + add r0, r6 │ │ │ │ vldr d5, [lr] │ │ │ │ add lr, ip │ │ │ │ vldr d6, [lr] │ │ │ │ add.w lr, r1, ip │ │ │ │ - add r1, r6 │ │ │ │ vldr d4, [lr] │ │ │ │ add lr, ip │ │ │ │ - vadd.f64 d0, d5, d6 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ vldr d8, [lr] │ │ │ │ add.w lr, r2, r8 │ │ │ │ - vmul.f64 d6, d6, d1 │ │ │ │ + vadd.f64 d0, d5, d6 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add r1, r6 │ │ │ │ vsub.f64 d5, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vadd.f64 d8, d3, d0 │ │ │ │ vmls.f64 d3, d0, d2 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vstr d8, [r2] │ │ │ │ vadd.f64 d8, d7, d4 │ │ │ │ vmls.f64 d7, d4, d2 │ │ │ │ add r2, r5 │ │ │ │ vsub.f64 d0, d3, d5 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vstr d8, [r3] │ │ │ │ vstr d0, [lr] │ │ │ │ sub.w lr, lr, r4 │ │ │ │ vstr d5, [lr] │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ - add.w lr, r3, r4 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + add.w lr, r3, r4 │ │ │ │ add r3, r5 │ │ │ │ vstr d5, [lr] │ │ │ │ add lr, r4 │ │ │ │ vstr d7, [lr] │ │ │ │ - bne.n 14b36 │ │ │ │ - vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + bne.n 1619a │ │ │ │ + b.n 16178 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (14e7c ) │ │ │ │ + ldr r4, [pc, #680] @ (164dc ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ │ │ │ │ -00014bd8 : │ │ │ │ - ldr r2, [pc, #8] @ (14be4 ) │ │ │ │ - ldr r1, [pc, #12] @ (14be8 ) │ │ │ │ +00016238 : │ │ │ │ + ldr r2, [pc, #8] @ (16244 ) │ │ │ │ + ldr r1, [pc, #12] @ (16248 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - str r0, [r2, #124] @ 0x7c │ │ │ │ + stmia r1!, {r4, r5, r6} │ │ │ │ movs r0, r1 │ │ │ │ - mrc2 15, 3, pc, cr15, cr15, {7} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + mcr2 15, 3, pc, cr7, cr15, {7} @ │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ vpush {d8} │ │ │ │ - ldrd r8, r7, [sp, #48] @ 0x30 │ │ │ │ ldrd r5, r6, [sp, #40] @ 0x28 │ │ │ │ + ldrd r8, r7, [sp, #48] @ 0x30 │ │ │ │ cmp.w r8, #0 │ │ │ │ - ble.n 14cca │ │ │ │ - lsls r4, r5, #4 │ │ │ │ + ble.n 1633e │ │ │ │ + mov.w r4, r5, lsl #4 │ │ │ │ mov.w sl, r5, lsl #3 │ │ │ │ mov.w ip, r6, lsl #3 │ │ │ │ - lsls r5, r6, #4 │ │ │ │ + mov.w r5, r6, lsl #4 │ │ │ │ ldr r6, [sp, #56] @ 0x38 │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r6, #1 │ │ │ │ - bne.n 14cd2 │ │ │ │ + bne.n 16354 │ │ │ │ rsb r7, sl, #0 │ │ │ │ rsb r6, ip, #0 │ │ │ │ add.w lr, r0, r4 │ │ │ │ vldr d7, [r0] │ │ │ │ add.w ip, r1, r4 │ │ │ │ - adds r0, #8 │ │ │ │ - adds r1, #8 │ │ │ │ subs.w r8, r8, #1 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ vldr d6, [lr] │ │ │ │ add lr, r7 │ │ │ │ + add.w r1, r1, #8 │ │ │ │ vldr d4, [ip] │ │ │ │ add ip, r7 │ │ │ │ + vldr d8, [ip] │ │ │ │ + add ip, r4 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r1, #-8] │ │ │ │ - vldr d8, [ip] │ │ │ │ - add ip, r4 │ │ │ │ vsub.f64 d1, d6, d4 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vldr d6, [lr] │ │ │ │ add lr, r4 │ │ │ │ vldr d5, [lr] │ │ │ │ add.w lr, r3, r5 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ @@ -14735,33 +15527,37 @@ │ │ │ │ vadd.f64 d5, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ add lr, r5 │ │ │ │ vstr d5, [ip] │ │ │ │ add ip, r5 │ │ │ │ vstr d6, [lr] │ │ │ │ vstr d7, [ip] │ │ │ │ - bne.n 14c20 │ │ │ │ + bne.n 16290 │ │ │ │ vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ mov.w lr, r7, lsl #3 │ │ │ │ - mov.w r9, r6, lsl #3 │ │ │ │ rsb r7, sl, #0 │ │ │ │ + mov.w r9, r6, lsl #3 │ │ │ │ rsb r6, ip, #0 │ │ │ │ add.w sl, r0, r4 │ │ │ │ vldr d7, [r0] │ │ │ │ add.w ip, r1, r4 │ │ │ │ - add r0, lr │ │ │ │ subs.w r8, r8, #1 │ │ │ │ + add r0, lr │ │ │ │ vldr d6, [sl] │ │ │ │ add sl, r7 │ │ │ │ vldr d5, [ip] │ │ │ │ add ip, r7 │ │ │ │ vldr d4, [sl] │ │ │ │ - vadd.f64 d2, d7, d6 │ │ │ │ add sl, r4 │ │ │ │ + vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ add r1, lr │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vldr d5, [sl] │ │ │ │ add.w sl, r3, r5 │ │ │ │ @@ -14791,81 +15587,83 @@ │ │ │ │ vadd.f64 d6, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ add sl, r5 │ │ │ │ vstr d6, [ip] │ │ │ │ add ip, r5 │ │ │ │ vstr d4, [sl] │ │ │ │ vstr d7, [ip] │ │ │ │ - bne.n 14ce2 │ │ │ │ - vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + bne.n 16364 │ │ │ │ + b.n 1633e │ │ │ │ │ │ │ │ -00014d98 : │ │ │ │ - ldr r2, [pc, #8] @ (14da4 ) │ │ │ │ - ldr r1, [pc, #12] @ (14da8 ) │ │ │ │ +00016414 : │ │ │ │ + ldr r2, [pc, #8] @ (16420 ) │ │ │ │ + ldr r1, [pc, #12] @ (16424 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - str r0, [r2, #100] @ 0x64 │ │ │ │ - movs r0, r1 │ │ │ │ - mcr2 15, 2, pc, cr11, cr15, {7} @ │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w lr, [pc, #800] @ 150d8 │ │ │ │ + ite le │ │ │ │ + movle r0, r1 │ │ │ │ + mcr2gt 15, 1, pc, cr15, cr15, {7} @ │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - ldrd ip, r7, [sp, #108] @ 0x6c │ │ │ │ - add lr, pc │ │ │ │ + ldr.w ip, [pc, #812] @ 16770 │ │ │ │ + ldrd lr, r7, [sp, #108] @ 0x6c │ │ │ │ ldrd r5, r4, [sp, #100] @ 0x64 │ │ │ │ - cmp.w ip, #0 │ │ │ │ - ble.w 14f4a │ │ │ │ - ldr.w r8, [pc, #780] @ 150dc │ │ │ │ - ldr.w r6, [lr, r8] │ │ │ │ - ldr.w lr, [r6] │ │ │ │ + add ip, pc │ │ │ │ + cmp.w lr, #0 │ │ │ │ + ble.w 165d4 │ │ │ │ + ldr.w r8, [pc, #796] @ 16774 │ │ │ │ + ldr.w r6, [ip, r8] │ │ │ │ + ldr.w r8, [r6] │ │ │ │ ldr r6, [sp, #116] @ 0x74 │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r6, #1 │ │ │ │ - bne.w 14f52 │ │ │ │ - vldr d14, [pc, #728] @ 150c0 │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d1, [pc, #728] @ 150c8 │ │ │ │ + bne.w 165ee │ │ │ │ + vldr d14, [pc, #744] @ 16758 │ │ │ │ vmov.f64 d15, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d2, [pc, #728] @ 150d0 │ │ │ │ - mov.w r8, r5, lsl #3 │ │ │ │ - mov.w r9, r5, lsl #5 │ │ │ │ - add.w r6, r0, r8 │ │ │ │ + vldr d1, [pc, #744] @ 16760 │ │ │ │ + vldr d2, [pc, #748] @ 16768 │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ vldr d7, [r0] │ │ │ │ + add.w r7, r0, r6 │ │ │ │ vldr d13, [r1] │ │ │ │ - subs.w ip, ip, #1 │ │ │ │ - vldr d4, [r6] │ │ │ │ - add.w r6, r0, r9 │ │ │ │ - add r9, r1 │ │ │ │ - vldr d11, [r6] │ │ │ │ - mov.w r6, r5, lsl #4 │ │ │ │ - add.w sl, r0, r6 │ │ │ │ - add r6, r1 │ │ │ │ - vldr d10, [r9] │ │ │ │ - mov.w r9, r4, lsl #3 │ │ │ │ + vldr d4, [r7] │ │ │ │ + mov.w r7, r5, lsl #5 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vldr d11, [ip] │ │ │ │ + mov.w ip, r5, lsl #4 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ + add.w r9, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + vldr d10, [r7] │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ + vldr d9, [r9] │ │ │ │ + add r9, r6 │ │ │ │ + vldr d12, [r9] │ │ │ │ vadd.f64 d5, d11, d4 │ │ │ │ + add.w r9, r1, r6 │ │ │ │ vsub.f64 d11, d4, d11 │ │ │ │ - vldr d9, [sl] │ │ │ │ - add sl, r8 │ │ │ │ - vldr d4, [r6] │ │ │ │ - add r6, r8 │ │ │ │ - add.w r0, r0, #8 │ │ │ │ - eor.w r5, r5, lr │ │ │ │ - vldr d12, [sl] │ │ │ │ - add.w sl, r1, r8 │ │ │ │ add.w r1, r1, #8 │ │ │ │ + vldr d4, [ip] │ │ │ │ + add ip, r6 │ │ │ │ + add.w r6, r2, r4, lsl #5 │ │ │ │ + vldr d6, [r9] │ │ │ │ vadd.f64 d3, d12, d9 │ │ │ │ - vldr d6, [sl] │ │ │ │ vsub.f64 d12, d9, d12 │ │ │ │ - vldr d9, [r6] │ │ │ │ - add.w r6, r2, r4, lsl #5 │ │ │ │ + vldr d9, [ip] │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ vadd.f64 d8, d9, d4 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vadd.f64 d3, d10, d6 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ vadd.f64 d10, d8, d3 │ │ │ │ @@ -14875,93 +15673,97 @@ │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vmul.f64 d8, d8, d14 │ │ │ │ vstr d3, [r2] │ │ │ │ vadd.f64 d3, d10, d13 │ │ │ │ vmls.f64 d13, d10, d15 │ │ │ │ vstr d3, [r3] │ │ │ │ vmul.f64 d3, d6, d2 │ │ │ │ - vmla.f64 d3, d4, d1 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ + vmla.f64 d3, d4, d1 │ │ │ │ vnmls.f64 d6, d4, d2 │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vsub.f64 d5, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vstr d5, [r6] │ │ │ │ - mul.w r6, r7, r4 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ + add.w r6, r2, ip │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - add.w r8, r2, r6 │ │ │ │ vadd.f64 d6, d13, d8 │ │ │ │ + add ip, r3 │ │ │ │ vsub.f64 d13, d13, d8 │ │ │ │ + vstr d5, [r6] │ │ │ │ + add.w r6, r2, r7 │ │ │ │ + vstr d4, [r6] │ │ │ │ + mov.w r6, r4, lsl #4 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + add.w r9, r2, r6 │ │ │ │ add r6, r3 │ │ │ │ - vstr d5, [r8] │ │ │ │ - add.w r8, r2, r9 │ │ │ │ - vstr d4, [r8] │ │ │ │ - mov.w r8, r4, lsl #4 │ │ │ │ - add.w sl, r2, r8 │ │ │ │ - add r8, r3 │ │ │ │ add.w r2, r2, #8 │ │ │ │ - eor.w r4, r4, lr │ │ │ │ - vstr d7, [sl] │ │ │ │ + vstr d7, [r9] │ │ │ │ vmul.f64 d7, d11, d2 │ │ │ │ - vmla.f64 d7, d12, d1 │ │ │ │ vmul.f64 d11, d11, d1 │ │ │ │ - add.w sl, r3, r9 │ │ │ │ + add.w r9, r3, r7 │ │ │ │ add.w r3, r3, #8 │ │ │ │ + vmla.f64 d7, d12, d1 │ │ │ │ vnmls.f64 d11, d12, d2 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vstr d5, [sl] │ │ │ │ + vstr d5, [r9] │ │ │ │ vsub.f64 d5, d13, d11 │ │ │ │ vadd.f64 d13, d13, d11 │ │ │ │ - vstr d5, [r6] │ │ │ │ - add r6, r9 │ │ │ │ - vstr d6, [r6] │ │ │ │ - vstr d13, [r8] │ │ │ │ - bne.w 14df8 │ │ │ │ + vstr d5, [ip] │ │ │ │ + add ip, r7 │ │ │ │ + vstr d6, [ip] │ │ │ │ + vstr d13, [r6] │ │ │ │ + bne.w 1647e │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - mov.w r8, r7, lsl #3 │ │ │ │ - mov.w r9, r6, lsl #3 │ │ │ │ - vldr d14, [pc, #356] @ 150c0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d14, [pc, #360] @ 16758 │ │ │ │ vmov.f64 d15, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d1, [pc, #364] @ 150d0 │ │ │ │ - vldr d2, [pc, #352] @ 150c8 │ │ │ │ - lsls r7, r5, #3 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vldr d1, [pc, #360] @ 16768 │ │ │ │ + vldr d2, [pc, #348] @ 16760 │ │ │ │ + mov.w r9, r5, lsl #3 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ mov.w sl, r5, lsl #5 │ │ │ │ - adds r6, r0, r7 │ │ │ │ vldr d7, [r0] │ │ │ │ + add.w ip, r0, r9 │ │ │ │ vldr d13, [r1] │ │ │ │ - subs.w ip, ip, #1 │ │ │ │ - vldr d4, [r6] │ │ │ │ - add.w r6, r0, sl │ │ │ │ + vldr d4, [ip] │ │ │ │ + add.w ip, r0, sl │ │ │ │ add sl, r1 │ │ │ │ - vldr d11, [r6] │ │ │ │ - mov.w r6, r5, lsl #4 │ │ │ │ - add.w fp, r0, r6 │ │ │ │ - add r6, r1 │ │ │ │ + vldr d11, [ip] │ │ │ │ + mov.w ip, r5, lsl #4 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ + add.w fp, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ vldr d10, [sl] │ │ │ │ mov.w sl, r4, lsl #3 │ │ │ │ - vadd.f64 d5, d4, d11 │ │ │ │ - vsub.f64 d11, d4, d11 │ │ │ │ + add r0, r7 │ │ │ │ vldr d9, [fp] │ │ │ │ - add fp, r7 │ │ │ │ - vldr d4, [r6] │ │ │ │ - add r6, r7 │ │ │ │ - add r0, r8 │ │ │ │ - eor.w r5, r5, lr │ │ │ │ + add fp, r9 │ │ │ │ vldr d12, [fp] │ │ │ │ - add.w fp, r1, r7 │ │ │ │ - add r1, r8 │ │ │ │ - vadd.f64 d3, d9, d12 │ │ │ │ + vadd.f64 d5, d4, d11 │ │ │ │ + add.w fp, r1, r9 │ │ │ │ + vsub.f64 d11, d4, d11 │ │ │ │ + add r1, r7 │ │ │ │ + vldr d4, [ip] │ │ │ │ + add ip, r9 │ │ │ │ vldr d6, [fp] │ │ │ │ + vadd.f64 d3, d9, d12 │ │ │ │ vsub.f64 d12, d9, d12 │ │ │ │ - vldr d9, [r6] │ │ │ │ - add.w r6, r2, r4, lsl #5 │ │ │ │ + vldr d9, [ip] │ │ │ │ + add.w ip, r2, r4, lsl #5 │ │ │ │ vadd.f64 d0, d5, d3 │ │ │ │ vadd.f64 d8, d4, d9 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vadd.f64 d3, d6, d10 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ vadd.f64 d10, d3, d8 │ │ │ │ @@ -14978,443 +15780,451 @@ │ │ │ │ vmla.f64 d3, d6, d1 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vnmls.f64 d6, d4, d1 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vsub.f64 d5, d4, d3 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ - vstr d5, [r6] │ │ │ │ - mov.w r6, #24 │ │ │ │ + vstr d5, [ip] │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d8, d13 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ vsub.f64 d13, d13, d8 │ │ │ │ - mul.w r6, r6, r4 │ │ │ │ - add.w r7, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ - vstr d5, [r7] │ │ │ │ - add.w r7, r2, sl │ │ │ │ - vstr d3, [r7] │ │ │ │ - mov.w r7, r4, lsl #4 │ │ │ │ - add.w fp, r2, r7 │ │ │ │ - add r7, r3 │ │ │ │ - add r2, r9 │ │ │ │ - eor.w r4, r4, lr │ │ │ │ + add.w r9, r2, ip │ │ │ │ + add ip, r3 │ │ │ │ + vstr d5, [r9] │ │ │ │ + add.w r9, r2, sl │ │ │ │ + vstr d3, [r9] │ │ │ │ + mov.w r9, r4, lsl #4 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + add.w fp, r2, r9 │ │ │ │ + add r9, r3 │ │ │ │ + add r2, r6 │ │ │ │ vstr d7, [fp] │ │ │ │ vmul.f64 d7, d12, d2 │ │ │ │ + add.w fp, r3, sl │ │ │ │ + add r3, r6 │ │ │ │ vmla.f64 d7, d11, d1 │ │ │ │ vmul.f64 d11, d11, d2 │ │ │ │ - add.w fp, r3, sl │ │ │ │ - add r3, r9 │ │ │ │ vnmls.f64 d11, d12, d1 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [fp] │ │ │ │ vsub.f64 d5, d13, d11 │ │ │ │ vadd.f64 d11, d11, d13 │ │ │ │ - vstr d5, [r6] │ │ │ │ - add r6, sl │ │ │ │ - vstr d7, [r6] │ │ │ │ - vstr d11, [r7] │ │ │ │ - bne.w 14f6a │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ - b.w ff4bd7f2 │ │ │ │ - b.n 157b6 │ │ │ │ + vstr d5, [ip] │ │ │ │ + add ip, sl │ │ │ │ + vstr d7, [ip] │ │ │ │ + vstr d11, [r9] │ │ │ │ + bne.w 16606 │ │ │ │ + b.n 165d4 │ │ │ │ + nop │ │ │ │ + b.w ff4bee8a │ │ │ │ + b.n 16e4e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - ldr r6, [sp, #16] │ │ │ │ - movs r0, r1 │ │ │ │ + @ instruction: 0xf7780008 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -000150e0 : │ │ │ │ - ldr r2, [pc, #8] @ (150ec ) │ │ │ │ - ldr r1, [pc, #12] @ (150f0 ) │ │ │ │ +00016778 : │ │ │ │ + ldr r2, [pc, #8] @ (16784 ) │ │ │ │ + ldr r1, [pc, #12] @ (16788 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - str r0, [r1, #52] @ 0x34 │ │ │ │ + pop {r4, r5, r7} │ │ │ │ movs r0, r1 │ │ │ │ - stc2l 15, cr15, [r7], {255} @ 0xff │ │ │ │ + stc2 15, cr15, [r7], #1020 @ 0x3fc │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w ip, [pc, #944] @ 154b0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #44 @ 0x2c │ │ │ │ - add ip, pc │ │ │ │ - ldrd r8, r6, [sp, #152] @ 0x98 │ │ │ │ - ldrd r5, r4, [sp, #144] @ 0x90 │ │ │ │ - cmp.w r8, #0 │ │ │ │ - ble.w 152dc │ │ │ │ - ldr.w lr, [pc, #920] @ 154b4 │ │ │ │ - ldr.w r7, [ip, lr] │ │ │ │ - ldr.w fp, [r7] │ │ │ │ - ldr r7, [sp, #160] @ 0xa0 │ │ │ │ + sub sp, #36 @ 0x24 │ │ │ │ + ldr.w lr, [pc, #956] @ 16b68 │ │ │ │ + ldr.w ip, [sp, #144] @ 0x90 │ │ │ │ + ldrd r5, r4, [sp, #136] @ 0x88 │ │ │ │ + add lr, pc │ │ │ │ + ldr r7, [sp, #152] @ 0x98 │ │ │ │ + cmp.w ip, #0 │ │ │ │ + ble.w 1698a │ │ │ │ + ldr.w r8, [pc, #936] @ 16b6c │ │ │ │ + ldr.w r6, [lr, r8] │ │ │ │ + ldr.w lr, [r6] │ │ │ │ + ldr r6, [sp, #148] @ 0x94 │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r7, #1 │ │ │ │ - bne.w 152e6 │ │ │ │ - mov.w r9, #24 │ │ │ │ - vldr d0, [pc, #880] @ 154a8 │ │ │ │ + bne.w 169a6 │ │ │ │ + vldr d0, [pc, #900] @ 16b60 │ │ │ │ vmov.f64 d9, #96 @ 0x3f000000 0.5 │ │ │ │ - mul.w lr, r9, r5 │ │ │ │ + add.w r7, r5, r5, lsl #1 │ │ │ │ + subs.w ip, ip, #1 │ │ │ │ vldr d13, [r0] │ │ │ │ + mov.w r9, r5, lsl #5 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ vldr d7, [r1] │ │ │ │ - mov.w ip, r5, lsl #5 │ │ │ │ - add.w r6, r0, lr │ │ │ │ - subs.w r8, r8, #1 │ │ │ │ + add.w r6, r0, r7 │ │ │ │ vldr d6, [r6] │ │ │ │ - add.w r6, r1, lr │ │ │ │ + add.w r6, r1, r7 │ │ │ │ vsub.f64 d4, d13, d6 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ vldr d6, [r6] │ │ │ │ mov.w r6, r5, lsl #4 │ │ │ │ - add.w r7, r0, r6 │ │ │ │ + add.w r8, r0, r6 │ │ │ │ add r6, r1 │ │ │ │ + vldr d15, [r6] │ │ │ │ + add r6, r7 │ │ │ │ vsub.f64 d12, d7, d6 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vldr d15, [r6] │ │ │ │ - add r6, lr │ │ │ │ vstr d7, [sp, #16] │ │ │ │ - vldr d7, [r7] │ │ │ │ - add r7, lr │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ + vldr d7, [r8] │ │ │ │ + add r8, r7 │ │ │ │ + vldr d6, [r8] │ │ │ │ + add.w r8, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d11, d7, d6 │ │ │ │ - vldr d7, [r7] │ │ │ │ - mov.w r7, r5, lsl #3 │ │ │ │ - add.w sl, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ + vldr d7, [r8] │ │ │ │ + mov.w r8, r5, lsl #3 │ │ │ │ + eor.w r5, r5, lr │ │ │ │ + add.w sl, r0, r8 │ │ │ │ + add r8, r1 │ │ │ │ add.w r0, r0, #8 │ │ │ │ add.w r1, r1, #8 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ - eor.w r5, r5, fp │ │ │ │ vldr d5, [sl] │ │ │ │ + vstr d3, [sp, #8] │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vadd.f64 d14, d5, d3 │ │ │ │ vldr d3, [r6] │ │ │ │ - vstr d5, [sp] │ │ │ │ vadd.f64 d8, d6, d11 │ │ │ │ - vldr d5, [r7] │ │ │ │ - mul.w r6, r9, r4 │ │ │ │ + vstr d5, [sp] │ │ │ │ + add.w r6, r4, r4, lsl #1 │ │ │ │ + vsub.f64 d6, d6, d11 │ │ │ │ + vldr d5, [r8] │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w r7, r2, r6 │ │ │ │ + add r6, r3 │ │ │ │ vsub.f64 d7, d15, d3 │ │ │ │ vadd.f64 d15, d3, d15 │ │ │ │ - vldr d3, [ip] │ │ │ │ - add.w r7, r2, r6 │ │ │ │ + vldr d3, [r9] │ │ │ │ vadd.f64 d10, d8, d4 │ │ │ │ - add r6, r3 │ │ │ │ vmls.f64 d4, d8, d9 │ │ │ │ - vsub.f64 d6, d6, d11 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ vsub.f64 d1, d3, d5 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vstr d10, [r7] │ │ │ │ - vmul.f64 d6, d6, d0 │ │ │ │ vadd.f64 d2, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vadd.f64 d3, d5, d15 │ │ │ │ vsub.f64 d15, d15, d5 │ │ │ │ vldr d5, [sp] │ │ │ │ vadd.f64 d10, d2, d12 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmls.f64 d12, d2, d9 │ │ │ │ vmul.f64 d15, d15, d0 │ │ │ │ vstr d10, [r6] │ │ │ │ vadd.f64 d10, d14, d13 │ │ │ │ - mov.w r6, #40 @ 0x28 │ │ │ │ vsub.f64 d1, d4, d7 │ │ │ │ + add.w r6, r4, r4, lsl #2 │ │ │ │ vmls.f64 d13, d14, d9 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d10, [r2] │ │ │ │ - mul.w r6, r6, r4 │ │ │ │ - vldr d10, [sp, #16] │ │ │ │ - vadd.f64 d4, d12, d6 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ add.w r7, r2, r6 │ │ │ │ + vadd.f64 d4, d12, d6 │ │ │ │ add r6, r3 │ │ │ │ + vstr d10, [r2] │ │ │ │ + vldr d10, [sp, #16] │ │ │ │ vadd.f64 d10, d3, d10 │ │ │ │ vstr d10, [r3] │ │ │ │ vstr d1, [r7] │ │ │ │ mov.w r7, r4, lsl #3 │ │ │ │ - add.w ip, r2, r7 │ │ │ │ + add.w r8, r2, r7 │ │ │ │ add r7, r3 │ │ │ │ - vstr d7, [ip] │ │ │ │ + vstr d7, [r8] │ │ │ │ vsub.f64 d7, d12, d6 │ │ │ │ - vstr d4, [r7] │ │ │ │ vsub.f64 d6, d13, d15 │ │ │ │ + vstr d4, [r7] │ │ │ │ mov.w r7, r4, lsl #4 │ │ │ │ vadd.f64 d15, d15, d13 │ │ │ │ vstr d7, [r6] │ │ │ │ add.w r6, r2, r7 │ │ │ │ add r7, r3 │ │ │ │ vstr d6, [r6] │ │ │ │ mov.w r6, r4, lsl #5 │ │ │ │ + eor.w r4, r4, lr │ │ │ │ vldr d6, [sp, #16] │ │ │ │ - add.w ip, r2, r6 │ │ │ │ - vmls.f64 d6, d3, d9 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ + add.w r8, r2, r6 │ │ │ │ add r6, r3 │ │ │ │ add.w r2, r2, #8 │ │ │ │ - vstr d15, [ip] │ │ │ │ add.w r3, r3, #8 │ │ │ │ + vstr d15, [r8] │ │ │ │ + vmls.f64 d6, d3, d9 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ vsub.f64 d7, d5, d3 │ │ │ │ - eor.w r4, r4, fp │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r7] │ │ │ │ vstr d7, [r6] │ │ │ │ - bne.w 1513c │ │ │ │ - add sp, #44 @ 0x2c │ │ │ │ + bne.w 167e2 │ │ │ │ + add sp, #36 @ 0x24 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - mov.w sl, #24 │ │ │ │ - vldr d0, [pc, #440] @ 154a8 │ │ │ │ - mov r9, r6 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d0, [pc, #440] @ 16b60 │ │ │ │ vmov.f64 d9, #96 @ 0x3f000000 0.5 │ │ │ │ - str r7, [sp, #36] @ 0x24 │ │ │ │ - mul.w lr, sl, r5 │ │ │ │ + mov.w sl, r6, lsl #3 │ │ │ │ + mov.w fp, r7, lsl #3 │ │ │ │ + add.w r7, r5, r5, lsl #1 │ │ │ │ vldr d5, [r0] │ │ │ │ - mov.w ip, r5, lsl #5 │ │ │ │ - subs.w r8, r8, #1 │ │ │ │ - add.w r6, r0, lr │ │ │ │ + subs.w ip, ip, #1 │ │ │ │ + mov.w r9, r5, lsl #5 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w r6, r0, r7 │ │ │ │ vldr d13, [r6] │ │ │ │ - add.w r6, r1, lr │ │ │ │ - vsub.f64 d6, d5, d13 │ │ │ │ + add.w r6, r1, r7 │ │ │ │ vldr d7, [r6] │ │ │ │ - vadd.f64 d13, d5, d13 │ │ │ │ mov.w r6, r5, lsl #4 │ │ │ │ - vldr d5, [r1] │ │ │ │ - add.w r7, r0, r6 │ │ │ │ + add.w r8, r0, r6 │ │ │ │ str r6, [sp, #0] │ │ │ │ + vsub.f64 d6, d5, d13 │ │ │ │ + vadd.f64 d13, d5, d13 │ │ │ │ + vldr d5, [r1] │ │ │ │ vsub.f64 d12, d5, d7 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ - vldr d5, [r7] │ │ │ │ - add r7, lr │ │ │ │ + vldr d5, [r8] │ │ │ │ + add r8, r7 │ │ │ │ vstr d7, [sp, #8] │ │ │ │ - vldr d7, [r7] │ │ │ │ - add.w r7, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vldr d4, [r7] │ │ │ │ - mov.w r7, r5, lsl #3 │ │ │ │ - add.w r6, r0, r7 │ │ │ │ + vldr d7, [r8] │ │ │ │ + add.w r8, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ + vldr d4, [r8] │ │ │ │ + mov.w r8, r5, lsl #3 │ │ │ │ + eor.w r5, r5, lr │ │ │ │ + add.w r6, r0, r8 │ │ │ │ + add r8, r1 │ │ │ │ + add r0, sl │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d11, d5, d7 │ │ │ │ - add r7, r1 │ │ │ │ - add r0, r9 │ │ │ │ - eor.w r5, r5, fp │ │ │ │ vldr d5, [r6] │ │ │ │ ldr r6, [sp, #0] │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ vsub.f64 d7, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ add r6, r1 │ │ │ │ - vldr d4, [ip] │ │ │ │ - add r1, r9 │ │ │ │ + vldr d4, [r9] │ │ │ │ + add r1, sl │ │ │ │ vadd.f64 d14, d3, d5 │ │ │ │ vldr d3, [r6] │ │ │ │ - add r6, lr │ │ │ │ + add r6, r7 │ │ │ │ vstr d5, [sp, #24] │ │ │ │ vadd.f64 d8, d11, d7 │ │ │ │ vsub.f64 d7, d7, d11 │ │ │ │ vldr d15, [r6] │ │ │ │ - mul.w r6, sl, r4 │ │ │ │ + add.w r6, r4, r4, lsl #1 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w r7, r2, r6 │ │ │ │ + add r6, r3 │ │ │ │ vadd.f64 d10, d6, d8 │ │ │ │ vmls.f64 d6, d8, d9 │ │ │ │ vsub.f64 d5, d3, d15 │ │ │ │ vadd.f64 d15, d3, d15 │ │ │ │ - vldr d3, [r7] │ │ │ │ - add.w r7, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ + vldr d3, [r8] │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vsub.f64 d1, d4, d3 │ │ │ │ vstr d10, [r7] │ │ │ │ + vsub.f64 d1, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vadd.f64 d2, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vadd.f64 d3, d15, d4 │ │ │ │ vsub.f64 d15, d15, d4 │ │ │ │ vadd.f64 d10, d12, d2 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vmls.f64 d12, d2, d9 │ │ │ │ vmul.f64 d15, d15, d0 │ │ │ │ vstr d10, [r6] │ │ │ │ vadd.f64 d10, d13, d14 │ │ │ │ - mov.w r6, #40 @ 0x28 │ │ │ │ vsub.f64 d1, d6, d5 │ │ │ │ - vmls.f64 d13, d14, d9 │ │ │ │ + add.w r6, r4, r4, lsl #2 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d10, [r2] │ │ │ │ - mul.w r6, r6, r4 │ │ │ │ - vldr d10, [sp, #8] │ │ │ │ - vadd.f64 d5, d7, d12 │ │ │ │ + vmls.f64 d13, d14, d9 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ add.w r7, r2, r6 │ │ │ │ + vadd.f64 d5, d7, d12 │ │ │ │ add r6, r3 │ │ │ │ + vstr d10, [r2] │ │ │ │ + vldr d10, [sp, #8] │ │ │ │ vadd.f64 d10, d10, d3 │ │ │ │ vstr d10, [r3] │ │ │ │ vstr d1, [r7] │ │ │ │ mov.w r7, r4, lsl #3 │ │ │ │ - add.w ip, r2, r7 │ │ │ │ + add.w r8, r2, r7 │ │ │ │ add r7, r3 │ │ │ │ - vstr d6, [ip] │ │ │ │ + vstr d6, [r8] │ │ │ │ vsub.f64 d6, d12, d7 │ │ │ │ + vadd.f64 d7, d13, d15 │ │ │ │ vstr d5, [r7] │ │ │ │ mov.w r7, r4, lsl #4 │ │ │ │ - vadd.f64 d7, d13, d15 │ │ │ │ vstr d6, [r6] │ │ │ │ vsub.f64 d6, d13, d15 │ │ │ │ add.w r6, r2, r7 │ │ │ │ add r7, r3 │ │ │ │ vstr d6, [r6] │ │ │ │ mov.w r6, r4, lsl #5 │ │ │ │ - add.w ip, r2, r6 │ │ │ │ + eor.w r4, r4, lr │ │ │ │ vldr d6, [sp, #24] │ │ │ │ + add.w r8, r2, r6 │ │ │ │ add r6, r3 │ │ │ │ - eor.w r4, r4, fp │ │ │ │ - vstr d7, [ip] │ │ │ │ + add r2, fp │ │ │ │ + add r3, fp │ │ │ │ + vstr d7, [r8] │ │ │ │ vldr d7, [sp, #8] │ │ │ │ vmls.f64 d7, d3, d9 │ │ │ │ vldr d3, [sp, #16] │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r7] │ │ │ │ vstr d7, [r6] │ │ │ │ - ldr r6, [sp, #36] @ 0x24 │ │ │ │ - add r2, r6 │ │ │ │ - add r3, r6 │ │ │ │ - bne.w 152fa │ │ │ │ - add sp, #44 @ 0x2c │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + bne.w 169b6 │ │ │ │ + b.n 1698a │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (15754 ) │ │ │ │ + ldr r4, [pc, #680] @ (16e0c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - ldr r2, [sp, #760] @ 0x2f8 │ │ │ │ - movs r0, r1 │ │ │ │ + and.w r0, lr, #8912896 @ 0x880000 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -000154b8 : │ │ │ │ - ldr r2, [pc, #8] @ (154c4 ) │ │ │ │ - ldr r1, [pc, #12] @ (154c8 ) │ │ │ │ +00016b70 : │ │ │ │ + ldr r2, [pc, #8] @ (16b7c ) │ │ │ │ + ldr r1, [pc, #12] @ (16b80 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - ldrsh r0, [r6, r6] │ │ │ │ + @ instruction: 0xb8f8 │ │ │ │ movs r0, r1 │ │ │ │ - ldc2 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ + ldc2 15, cr15, [r7], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w ip, [pc, #848] @ 15828 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #84 @ 0x54 │ │ │ │ - add ip, pc │ │ │ │ - ldrd r8, r7, [sp, #192] @ 0xc0 │ │ │ │ - ldrd r5, r4, [sp, #184] @ 0xb8 │ │ │ │ - cmp.w r8, #0 │ │ │ │ - ble.w 157ea │ │ │ │ - ldr.w lr, [pc, #824] @ 1582c │ │ │ │ - ldr.w r6, [ip, lr] │ │ │ │ - ldr r6, [r6, #0] │ │ │ │ - str r6, [sp, #76] @ 0x4c │ │ │ │ - ldr r6, [sp, #200] @ 0xc8 │ │ │ │ - cmp r7, #1 │ │ │ │ + sub sp, #76 @ 0x4c │ │ │ │ + ldr.w lr, [pc, #868] @ 16f08 │ │ │ │ + ldr.w ip, [sp, #184] @ 0xb8 │ │ │ │ + ldrd r5, r4, [sp, #176] @ 0xb0 │ │ │ │ + add lr, pc │ │ │ │ + ldr r7, [sp, #192] @ 0xc0 │ │ │ │ + cmp.w ip, #0 │ │ │ │ + ble.w 16eba │ │ │ │ + ldr.w r8, [pc, #848] @ 16f0c │ │ │ │ + ldr.w r6, [lr, r8] │ │ │ │ + ldr.w lr, [r6] │ │ │ │ + ldr r6, [sp, #188] @ 0xbc │ │ │ │ + cmp r6, #1 │ │ │ │ it eq │ │ │ │ - cmpeq r6, #1 │ │ │ │ - bne.w 15830 │ │ │ │ - mov.w sl, #48 @ 0x30 │ │ │ │ - mov.w r9, #40 @ 0x28 │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d8, [pc, #740] @ 157f8 │ │ │ │ - vldr d0, [pc, #744] @ 15800 │ │ │ │ - vldr d15, [pc, #748] @ 15808 │ │ │ │ - vldr d14, [pc, #752] @ 15810 │ │ │ │ - vldr d12, [pc, #756] @ 15818 │ │ │ │ - vldr d11, [pc, #760] @ 15820 │ │ │ │ - lsls r6, r5, #3 │ │ │ │ + cmpeq r7, #1 │ │ │ │ + bne.w 16f10 │ │ │ │ + vldr d8, [pc, #772] @ 16ed8 │ │ │ │ + vldr d0, [pc, #776] @ 16ee0 │ │ │ │ + vldr d15, [pc, #780] @ 16ee8 │ │ │ │ + vldr d14, [pc, #784] @ 16ef0 │ │ │ │ + vldr d12, [pc, #788] @ 16ef8 │ │ │ │ + vldr d11, [pc, #792] @ 16f00 │ │ │ │ + mov.w r8, r5, lsl #3 │ │ │ │ + subs.w ip, ip, #1 │ │ │ │ vldr d4, [r0] │ │ │ │ - add.w ip, r0, r6 │ │ │ │ + add.w r6, r0, r8 │ │ │ │ vldr d7, [r1] │ │ │ │ - subs.w r8, r8, #1 │ │ │ │ - vldr d6, [ip] │ │ │ │ - mul.w ip, sl, r5 │ │ │ │ - add.w lr, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vldr d5, [lr] │ │ │ │ - add.w lr, r1, r6 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r5, r5, lsl #1 │ │ │ │ + mov.w r7, r6, lsl #4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w r9, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vldr d5, [r9] │ │ │ │ + add.w r9, r1, r8 │ │ │ │ + vldr d10, [r9] │ │ │ │ + mov.w r9, r5, lsl #4 │ │ │ │ vadd.f64 d13, d5, d6 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vldr d10, [lr] │ │ │ │ - mov.w lr, r5, lsl #4 │ │ │ │ - vldr d5, [ip] │ │ │ │ - add.w ip, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ vstr d6, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d6, d5, d10 │ │ │ │ vsub.f64 d2, d10, d5 │ │ │ │ vstr d6, [sp, #8] │ │ │ │ - vldr d6, [ip] │ │ │ │ - mul.w ip, r9, r5 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, r5, r5, lsl #2 │ │ │ │ + eor.w r5, r5, lr │ │ │ │ vstr d2, [sp, #48] @ 0x30 │ │ │ │ - add.w fp, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vldr d5, [fp] │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w sl, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vldr d5, [sl] │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [lr] │ │ │ │ + vldr d6, [r9] │ │ │ │ vstr d5, [sp, #40] @ 0x28 │ │ │ │ - vldr d5, [ip] │ │ │ │ - mul.w ip, r7, r5 │ │ │ │ - add.w lr, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vsub.f64 d9, d6, d5 │ │ │ │ - vadd.f64 d5, d5, d6 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, r0, r6 │ │ │ │ + add r6, r1 │ │ │ │ add.w r0, r0, #8 │ │ │ │ add.w r1, r1, #8 │ │ │ │ - vldr d6, [lr] │ │ │ │ - add lr, r6 │ │ │ │ + vsub.f64 d9, d6, d5 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add r7, r8 │ │ │ │ + vldr d3, [r7] │ │ │ │ vstr d9, [sp] │ │ │ │ - vldr d3, [lr] │ │ │ │ - vldr d9, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - mul.w r6, r9, r4 │ │ │ │ + vldr d9, [r6] │ │ │ │ + add r6, r8 │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ - vstr d3, [sp, #64] @ 0x40 │ │ │ │ - vldr d3, [ip] │ │ │ │ - add.w ip, r2, r6 │ │ │ │ vstr d1, [sp, #32] │ │ │ │ + vstr d3, [sp, #64] @ 0x40 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add.w r6, r4, r4, lsl #2 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w r7, r2, r6 │ │ │ │ add r6, r3 │ │ │ │ vsub.f64 d6, d9, d3 │ │ │ │ vadd.f64 d9, d3, d9 │ │ │ │ vmov.f64 d10, d6 │ │ │ │ vadd.f64 d6, d13, d4 │ │ │ │ vstr d9, [sp, #16] │ │ │ │ - vadd.f64 d6, d6, d2 │ │ │ │ vmul.f64 d3, d10, d0 │ │ │ │ vstr d10, [sp, #24] │ │ │ │ vmov.f64 d10, d4 │ │ │ │ + vadd.f64 d6, d6, d2 │ │ │ │ vmla.f64 d10, d1, d14 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vstr d6, [r2] │ │ │ │ vldr d6, [sp, #8] │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d6, d6, d9 │ │ │ │ @@ -15426,1581 +16236,1608 @@ │ │ │ │ vmla.f64 d6, d13, d12 │ │ │ │ vmls.f64 d3, d9, d15 │ │ │ │ vsub.f64 d6, d10, d6 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ vsub.f64 d1, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vldr d3, [sp, #64] @ 0x40 │ │ │ │ - vstr d1, [ip] │ │ │ │ - mov.w ip, r4, lsl #4 │ │ │ │ - add.w lr, r2, ip │ │ │ │ + vstr d1, [r7] │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ - add ip, r3 │ │ │ │ - vstr d6, [lr] │ │ │ │ + add.w r8, r2, r7 │ │ │ │ + add r7, r3 │ │ │ │ + vstr d6, [r8] │ │ │ │ vldr d6, [sp, #56] @ 0x38 │ │ │ │ vldr d1, [sp, #40] @ 0x28 │ │ │ │ vnmls.f64 d3, d6, d8 │ │ │ │ vldr d6, [sp, #16] │ │ │ │ + vmls.f64 d3, d1, d15 │ │ │ │ vmla.f64 d10, d6, d14 │ │ │ │ vmul.f64 d6, d5, d11 │ │ │ │ - vmls.f64 d3, d1, d15 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vldr d10, [sp, #8] │ │ │ │ vmla.f64 d6, d10, d12 │ │ │ │ vldr d10, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ vadd.f64 d1, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vldr d3, [sp, #48] @ 0x30 │ │ │ │ - vstr d1, [ip] │ │ │ │ + vstr d1, [r7] │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ vstr d6, [r6] │ │ │ │ - vmla.f64 d3, d9, d8 │ │ │ │ + add.w r6, r4, r4, lsl #1 │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ + mov.w r7, r6, lsl #4 │ │ │ │ vldr d6, [sp, #32] │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vmla.f64 d3, d9, d8 │ │ │ │ vmov.f64 d9, d4 │ │ │ │ - vmla.f64 d9, d13, d14 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ - mul.w r6, sl, r4 │ │ │ │ + add.w r8, r2, r7 │ │ │ │ + add r7, r3 │ │ │ │ vmla.f64 d4, d2, d14 │ │ │ │ + vmla.f64 d9, d13, d14 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - vmla.f64 d6, d2, d12 │ │ │ │ vmla.f64 d3, d1, d15 │ │ │ │ - add.w ip, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ + vmla.f64 d6, d2, d12 │ │ │ │ vsub.f64 d6, d9, d6 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ vmla.f64 d7, d5, d14 │ │ │ │ vsub.f64 d1, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vldr d3, [sp, #56] @ 0x38 │ │ │ │ - vstr d1, [ip] │ │ │ │ + vstr d1, [r8] │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ + mov.w r8, r4, lsl #3 │ │ │ │ vldr d1, [sp, #40] @ 0x28 │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ - add.w lr, r2, ip │ │ │ │ - add ip, r3 │ │ │ │ + add.w r9, r2, r8 │ │ │ │ + add r8, r3 │ │ │ │ + vstr d6, [r9] │ │ │ │ vmla.f64 d3, d1, d8 │ │ │ │ vldr d1, [sp, #8] │ │ │ │ - vstr d6, [lr] │ │ │ │ - vmla.f64 d9, d1, d14 │ │ │ │ vmla.f64 d3, d10, d15 │ │ │ │ + vmla.f64 d9, d1, d14 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vldr d9, [sp, #16] │ │ │ │ vmul.f64 d6, d9, d11 │ │ │ │ vmul.f64 d9, d9, d12 │ │ │ │ vmla.f64 d6, d5, d12 │ │ │ │ vldr d5, [sp, #8] │ │ │ │ vmla.f64 d9, d5, d11 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ - vsub.f64 d7, d7, d9 │ │ │ │ vadd.f64 d1, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vldr d3, [sp, #48] @ 0x30 │ │ │ │ - vstr d1, [ip] │ │ │ │ - vstr d6, [r6] │ │ │ │ + vsub.f64 d7, d7, d9 │ │ │ │ + vstr d1, [r8] │ │ │ │ + vstr d6, [r7] │ │ │ │ vmul.f64 d6, d3, d15 │ │ │ │ + mov.w r7, r4, lsl #5 │ │ │ │ vldr d3, [sp, #24] │ │ │ │ - mov.w r6, r4, lsl #5 │ │ │ │ + eor.w r4, r4, lr │ │ │ │ + add.w r8, r2, r7 │ │ │ │ + add r7, r3 │ │ │ │ vldr d1, [sp, #32] │ │ │ │ - add.w ip, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ vmla.f64 d6, d3, d8 │ │ │ │ vldr d3, [sp] │ │ │ │ vmls.f64 d6, d3, d0 │ │ │ │ vmul.f64 d3, d1, d12 │ │ │ │ - vmla.f64 d3, d13, d11 │ │ │ │ vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d3, d13, d11 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vstr d3, [ip] │ │ │ │ - mul.w ip, r7, r4 │ │ │ │ + vstr d3, [r8] │ │ │ │ + add.w r8, r2, r6 │ │ │ │ + add r6, r3 │ │ │ │ vldr d3, [sp, #56] @ 0x38 │ │ │ │ - add.w lr, r2, ip │ │ │ │ - add ip, r3 │ │ │ │ add.w r2, r2, #8 │ │ │ │ add.w r3, r3, #8 │ │ │ │ + vstr d4, [r8] │ │ │ │ vmul.f64 d6, d3, d15 │ │ │ │ vmla.f64 d6, d10, d8 │ │ │ │ - vstr d4, [lr] │ │ │ │ vmls.f64 d6, d1, d0 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d5, [ip] │ │ │ │ - vstr d7, [r6] │ │ │ │ - ldr r6, [sp, #76] @ 0x4c │ │ │ │ - eor.w r5, r5, r6 │ │ │ │ - eor.w r4, r4, r6 │ │ │ │ - bne.w 1552a │ │ │ │ - add sp, #84 @ 0x54 │ │ │ │ + vstr d5, [r6] │ │ │ │ + vstr d7, [r7] │ │ │ │ + bne.w 16bea │ │ │ │ + add sp, #76 @ 0x4c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ strd r0, r5, [r9, #-352]! @ 0x160 │ │ │ │ adds r2, #156 @ 0x9c │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ udf #75 @ 0x4b │ │ │ │ strb r5, [r0, #20] │ │ │ │ lsls r3, r0, #19 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ add r3, sp, #772 @ 0x304 │ │ │ │ - ldr r5, [pc, #452] @ (159d0 ) │ │ │ │ + ldr r5, [pc, #452] @ (170b0 ) │ │ │ │ stmia r4!, {r6, r7} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ @ instruction: 0xf3a03fe3 │ │ │ │ cmp sl, r0 │ │ │ │ - b.n 15e22 │ │ │ │ + b.n 17502 │ │ │ │ ldrb r0, [r2, #14] │ │ │ │ subs r7, #204 @ 0xcc │ │ │ │ ldrb r1, [r6, r1] │ │ │ │ add r1, sp, #812 @ 0x32c │ │ │ │ - bmi.n 157a0 │ │ │ │ + bmi.n 16e80 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ - str r6, [sp, #920] @ 0x398 │ │ │ │ - movs r0, r1 │ │ │ │ + ands.w r0, r6, #8 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - mov.w fp, #48 @ 0x30 │ │ │ │ - mov.w sl, #24 │ │ │ │ - vldr d8, [pc, #708] @ 15b00 │ │ │ │ - vldr d0, [pc, #712] @ 15b08 │ │ │ │ - mov r9, r7 │ │ │ │ - vldr d15, [pc, #712] @ 15b10 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - vldr d14, [pc, #716] @ 15b18 │ │ │ │ - vldr d12, [pc, #720] @ 15b20 │ │ │ │ - vldr d11, [pc, #724] @ 15b28 │ │ │ │ - str r6, [sp, #56] @ 0x38 │ │ │ │ - lsls r7, r5, #3 │ │ │ │ - movs r6, #40 @ 0x28 │ │ │ │ - add.w ip, r0, r7 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vldr d3, [r1] │ │ │ │ - subs.w r8, r8, #1 │ │ │ │ - vldr d7, [ip] │ │ │ │ - mul.w ip, fp, r5 │ │ │ │ - vstr d3, [sp] │ │ │ │ - add.w lr, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vldr d5, [lr] │ │ │ │ - add.w lr, r1, r7 │ │ │ │ - vadd.f64 d9, d7, d5 │ │ │ │ - vsub.f64 d7, d5, d7 │ │ │ │ - vldr d5, [lr] │ │ │ │ - mov.w lr, r5, lsl #4 │ │ │ │ - vstr d7, [sp, #16] │ │ │ │ - vldr d7, [ip] │ │ │ │ - add.w ip, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ - vadd.f64 d1, d5, d7 │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ - vldr d7, [ip] │ │ │ │ - mul.w ip, r6, r5 │ │ │ │ - add.w r6, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vstr d4, [sp, #24] │ │ │ │ - vstr d1, [sp, #8] │ │ │ │ - vldr d5, [r6] │ │ │ │ - mov.w r6, #40 @ 0x28 │ │ │ │ - vldr d13, [ip] │ │ │ │ - mul.w ip, sl, r5 │ │ │ │ - vadd.f64 d2, d7, d5 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ - vstr d5, [sp, #32] │ │ │ │ - vldr d5, [lr] │ │ │ │ - add.w lr, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - add r0, r9 │ │ │ │ - add r1, r9 │ │ │ │ - vldr d7, [lr] │ │ │ │ - add lr, r7 │ │ │ │ - vsub.f64 d10, d5, d13 │ │ │ │ - vadd.f64 d13, d5, d13 │ │ │ │ - vldr d4, [ip] │ │ │ │ - add ip, r7 │ │ │ │ - vldr d5, [lr] │ │ │ │ - mul.w r7, r6, r4 │ │ │ │ - vstr d10, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d10, d7, d5 │ │ │ │ - vsub.f64 d7, d5, d7 │ │ │ │ - vldr d5, [ip] │ │ │ │ - add.w ip, r2, r7 │ │ │ │ - add r7, r3 │ │ │ │ - vstr d7, [sp, #48] @ 0x30 │ │ │ │ - vsub.f64 d7, d4, d5 │ │ │ │ + vldr d0, [pc, #756] @ 17208 │ │ │ │ + mov.w sl, r6, lsl #3 │ │ │ │ + mov.w fp, r7, lsl #3 │ │ │ │ + vldr d15, [pc, #752] @ 17210 │ │ │ │ + vldr d14, [pc, #756] @ 17218 │ │ │ │ + vldr d12, [pc, #760] @ 17220 │ │ │ │ + vldr d11, [pc, #764] @ 17228 │ │ │ │ + mov.w r8, r5, lsl #3 │ │ │ │ + subs.w ip, ip, #1 │ │ │ │ + vldr d3, [r0] │ │ │ │ + add.w r6, r0, r8 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r5, r5, lsl #1 │ │ │ │ + mov.w r7, r6, lsl #4 │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ + add.w r9, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vldr d4, [r9] │ │ │ │ + add.w r9, r1, r8 │ │ │ │ + vadd.f64 d5, d6, d4 │ │ │ │ + vsub.f64 d6, d4, d6 │ │ │ │ + vldr d4, [r7] │ │ │ │ + vstr d5, [sp] │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ + vldr d6, [r9] │ │ │ │ + mov.w r9, r5, lsl #4 │ │ │ │ + add.w r7, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ + vsub.f64 d8, d6, d4 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add.w r7, r5, r5, lsl #2 │ │ │ │ + eor.w r5, r5, lr │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w r6, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vstr d6, [sp, #8] │ │ │ │ + vldr d2, [r6] │ │ │ │ + vstr d8, [sp, #48] @ 0x30 │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ + vldr d9, [r7] │ │ │ │ + vadd.f64 d1, d4, d2 │ │ │ │ + vsub.f64 d2, d2, d4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w r7, r0, r6 │ │ │ │ + add r6, r1 │ │ │ │ + add r0, sl │ │ │ │ + add r1, sl │ │ │ │ + vldr d4, [r7] │ │ │ │ + add r7, r8 │ │ │ │ + vstr d2, [sp, #24] │ │ │ │ + vldr d2, [r9] │ │ │ │ + vstr d1, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d5, d2, d9 │ │ │ │ + vsub.f64 d10, d2, d9 │ │ │ │ + vldr d2, [r7] │ │ │ │ + vadd.f64 d13, d4, d2 │ │ │ │ + vsub.f64 d9, d2, d4 │ │ │ │ + vldr d2, [r6] │ │ │ │ + add r6, r8 │ │ │ │ + vstr d10, [sp, #32] │ │ │ │ + vldr d4, [r6] │ │ │ │ + add.w r6, r4, r4, lsl #2 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vmov.f64 d6, d9 │ │ │ │ + add.w r7, r2, r6 │ │ │ │ + add r6, r3 │ │ │ │ + vadd.f64 d9, d2, d4 │ │ │ │ + vsub.f64 d10, d2, d4 │ │ │ │ + vldr d4, [sp] │ │ │ │ + vmov.f64 d2, d8 │ │ │ │ + vldr d8, [sp, #32] │ │ │ │ + vadd.f64 d4, d3, d4 │ │ │ │ + vadd.f64 d4, d4, d1 │ │ │ │ + vldr d1, [pc, #520] @ 17230 │ │ │ │ + vadd.f64 d4, d4, d13 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vadd.f64 d4, d7, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vadd.f64 d5, d6, d9 │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ - vadd.f64 d5, d5, d10 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vadd.f64 d5, d3, d1 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d5, d5, d13 │ │ │ │ - vadd.f64 d5, d5, d4 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vmul.f64 d5, d7, d0 │ │ │ │ - vnmls.f64 d5, d3, d8 │ │ │ │ - vmul.f64 d3, d9, d11 │ │ │ │ - vmla.f64 d3, d2, d12 │ │ │ │ - vmls.f64 d5, d1, d15 │ │ │ │ - vmov.f64 d1, d6 │ │ │ │ - vmla.f64 d1, d10, d14 │ │ │ │ - vsub.f64 d3, d1, d3 │ │ │ │ - vsub.f64 d1, d3, d5 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - vstr d1, [ip] │ │ │ │ - mov.w ip, r4, lsl #4 │ │ │ │ - add.w lr, r2, ip │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - add ip, r3 │ │ │ │ - vstr d5, [lr] │ │ │ │ - vldr d5, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d3, d5, d0 │ │ │ │ - vldr d5, [sp, #32] │ │ │ │ - vnmls.f64 d3, d1, d8 │ │ │ │ - vldr d1, [sp] │ │ │ │ - vmla.f64 d1, d4, d14 │ │ │ │ - vmls.f64 d3, d5, d15 │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ - vmul.f64 d5, d5, d11 │ │ │ │ - vmla.f64 d5, d13, d12 │ │ │ │ - vsub.f64 d5, d1, d5 │ │ │ │ - vadd.f64 d1, d3, d5 │ │ │ │ - vsub.f64 d5, d5, d3 │ │ │ │ - vstr d1, [ip] │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - vstr d5, [r7] │ │ │ │ - mul.w r7, fp, r4 │ │ │ │ - vmul.f64 d5, d1, d8 │ │ │ │ - vmov.f64 d1, d6 │ │ │ │ - vmla.f64 d5, d3, d0 │ │ │ │ - vmul.f64 d3, d2, d11 │ │ │ │ - vmla.f64 d1, d9, d14 │ │ │ │ - vmla.f64 d3, d10, d12 │ │ │ │ - add.w ip, r2, r7 │ │ │ │ - vmul.f64 d9, d9, d12 │ │ │ │ - vmla.f64 d6, d2, d14 │ │ │ │ - vmla.f64 d9, d10, d11 │ │ │ │ - vmla.f64 d5, d7, d15 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ + vadd.f64 d4, d4, d9 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vmul.f64 d4, d10, d0 │ │ │ │ + vnmls.f64 d4, d2, d1 │ │ │ │ + vldr d2, [sp] │ │ │ │ + vmov.f64 d1, d3 │ │ │ │ + vmla.f64 d1, d13, d14 │ │ │ │ + vmls.f64 d4, d8, d15 │ │ │ │ + vldr d8, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d2, d2, d11 │ │ │ │ + vmla.f64 d2, d8, d12 │ │ │ │ + vsub.f64 d2, d1, d2 │ │ │ │ + vsub.f64 d1, d2, d4 │ │ │ │ + vadd.f64 d4, d4, d2 │ │ │ │ + vmul.f64 d2, d6, d0 │ │ │ │ + vstr d1, [r7] │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ + vldr d1, [pc, #428] @ 17230 │ │ │ │ + add.w r8, r2, r7 │ │ │ │ add r7, r3 │ │ │ │ - ldr r6, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d3, d1, d3 │ │ │ │ - vsub.f64 d6, d6, d9 │ │ │ │ - vsub.f64 d1, d3, d5 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - vstr d1, [ip] │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ - add.w lr, r2, ip │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - add ip, r3 │ │ │ │ - vstr d5, [lr] │ │ │ │ - vldr d5, [sp, #32] │ │ │ │ - vmul.f64 d3, d5, d8 │ │ │ │ + vstr d4, [r8] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vstr d5, [sp, #40] @ 0x28 │ │ │ │ + vnmls.f64 d2, d4, d1 │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ + vmul.f64 d4, d4, d11 │ │ │ │ + vmls.f64 d2, d1, d15 │ │ │ │ + vmov.f64 d1, d7 │ │ │ │ + vmla.f64 d4, d5, d12 │ │ │ │ vldr d5, [sp, #48] @ 0x30 │ │ │ │ - vmla.f64 d3, d1, d0 │ │ │ │ - vldr d1, [sp] │ │ │ │ - vmla.f64 d3, d5, d15 │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ - vmla.f64 d1, d5, d14 │ │ │ │ - vmul.f64 d5, d13, d11 │ │ │ │ - vmla.f64 d5, d4, d12 │ │ │ │ - vsub.f64 d5, d1, d5 │ │ │ │ - vadd.f64 d1, d3, d5 │ │ │ │ - vsub.f64 d5, d5, d3 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - vmla.f64 d7, d3, d15 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ - vstr d1, [ip] │ │ │ │ - vstr d5, [r7] │ │ │ │ - mov.w r7, r4, lsl #5 │ │ │ │ - add.w ip, r2, r7 │ │ │ │ + vmla.f64 d1, d9, d14 │ │ │ │ + vsub.f64 d4, d1, d4 │ │ │ │ + vadd.f64 d1, d2, d4 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ + vldr d2, [sp] │ │ │ │ + vstr d1, [r7] │ │ │ │ + vldr d1, [pc, #348] @ 17230 │ │ │ │ + vstr d4, [r6] │ │ │ │ + add.w r6, r4, r4, lsl #1 │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ + mov.w r7, r6, lsl #4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w r8, r2, r7 │ │ │ │ add r7, r3 │ │ │ │ - vmls.f64 d7, d3, d0 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vsub.f64 d5, d6, d7 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #48] @ 0x30 │ │ │ │ - vstr d5, [ip] │ │ │ │ - mul.w ip, sl, r4 │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ - add.w lr, r2, ip │ │ │ │ - vmla.f64 d6, d3, d15 │ │ │ │ - vldr d3, [sp, #32] │ │ │ │ - add ip, r3 │ │ │ │ + vmul.f64 d4, d4, d1 │ │ │ │ + vmov.f64 d1, d3 │ │ │ │ + vmla.f64 d3, d8, d14 │ │ │ │ + vmla.f64 d1, d2, d14 │ │ │ │ + vmul.f64 d2, d8, d11 │ │ │ │ + vmla.f64 d4, d5, d0 │ │ │ │ + vmla.f64 d2, d13, d12 │ │ │ │ + vmla.f64 d4, d10, d15 │ │ │ │ + vsub.f64 d2, d1, d2 │ │ │ │ + vsub.f64 d1, d2, d4 │ │ │ │ + vadd.f64 d4, d4, d2 │ │ │ │ + vstr d1, [r8] │ │ │ │ + mov.w r8, r4, lsl #3 │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ + add.w r9, r2, r8 │ │ │ │ + add r8, r3 │ │ │ │ + vstr d4, [r9] │ │ │ │ + vldr d4, [pc, #252] @ 17230 │ │ │ │ + vmul.f64 d2, d1, d4 │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vmov.f64 d1, d7 │ │ │ │ + vmla.f64 d2, d4, d0 │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vmla.f64 d2, d6, d15 │ │ │ │ + vmla.f64 d1, d4, d14 │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d4, d4, d11 │ │ │ │ + vmla.f64 d4, d9, d12 │ │ │ │ + vsub.f64 d4, d1, d4 │ │ │ │ + vadd.f64 d1, d2, d4 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ + vmov.f64 d2, d5 │ │ │ │ + vldr d5, [sp] │ │ │ │ + vstr d1, [r8] │ │ │ │ + vldr d1, [pc, #184] @ 17230 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ - add r2, r6 │ │ │ │ - vstr d7, [lr] │ │ │ │ - vmla.f64 d5, d4, d11 │ │ │ │ - vldr d7, [sp] │ │ │ │ - vmls.f64 d6, d3, d0 │ │ │ │ - vmla.f64 d7, d13, d14 │ │ │ │ - add r3, r6 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ + vstr d4, [r7] │ │ │ │ + mov.w r7, r4, lsl #5 │ │ │ │ + eor.w r4, r4, lr │ │ │ │ + add.w r8, r2, r7 │ │ │ │ + vmla.f64 d5, d13, d11 │ │ │ │ + vmul.f64 d10, d10, d1 │ │ │ │ + vmul.f64 d13, d6, d1 │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ + vmla.f64 d10, d2, d15 │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ + vmul.f64 d6, d6, d12 │ │ │ │ + vsub.f64 d5, d3, d5 │ │ │ │ + vmls.f64 d10, d2, d0 │ │ │ │ + vmla.f64 d6, d9, d11 │ │ │ │ + vsub.f64 d4, d5, d10 │ │ │ │ + vadd.f64 d10, d10, d5 │ │ │ │ + vldr d5, [sp, #40] @ 0x28 │ │ │ │ + vstr d4, [r8] │ │ │ │ + vmla.f64 d7, d5, d14 │ │ │ │ + add.w r8, r2, r6 │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + add r6, r3 │ │ │ │ + add r2, fp │ │ │ │ + vstr d10, [r8] │ │ │ │ + vmla.f64 d13, d4, d15 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d5, [ip] │ │ │ │ - vstr d7, [r7] │ │ │ │ - ldr r7, [sp, #76] @ 0x4c │ │ │ │ - eor.w r5, r5, r7 │ │ │ │ - eor.w r4, r4, r7 │ │ │ │ - bne.w 15858 │ │ │ │ - add sp, #84 @ 0x54 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ - strd r0, r5, [r9, #-352]! @ 0x160 │ │ │ │ - adds r2, #156 @ 0x9c │ │ │ │ - subs r7, #239 @ 0xef │ │ │ │ + vmls.f64 d13, d1, d0 │ │ │ │ + vadd.f64 d6, d13, d7 │ │ │ │ + vsub.f64 d7, d7, d13 │ │ │ │ + vstr d6, [r6] │ │ │ │ + add.w r6, r3, r7 │ │ │ │ + add r3, fp │ │ │ │ + vstr d7, [r6] │ │ │ │ + bne.w 16f2c │ │ │ │ + b.n 16eba │ │ │ │ + nop.w │ │ │ │ udf #75 @ 0x4b │ │ │ │ strb r5, [r0, #20] │ │ │ │ lsls r3, r0, #19 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ add r3, sp, #772 @ 0x304 │ │ │ │ - ldr r5, [pc, #452] @ (15cd8 ) │ │ │ │ + ldr r5, [pc, #452] @ (173d8 ) │ │ │ │ stmia r4!, {r6, r7} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ @ instruction: 0xf3a03fe3 │ │ │ │ ldrb r1, [r6, r1] │ │ │ │ add r1, sp, #812 @ 0x32c │ │ │ │ - bmi.n 15aa0 │ │ │ │ + bmi.n 171a0 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ cmp sl, r0 │ │ │ │ - b.n 16132 │ │ │ │ + b.n 17832 │ │ │ │ ldrb r0, [r2, #14] │ │ │ │ subs r7, #204 @ 0xcc │ │ │ │ + strd r0, r5, [r9, #-352]! @ 0x160 │ │ │ │ + adds r2, #156 @ 0x9c │ │ │ │ + subs r7, #239 @ 0xef │ │ │ │ │ │ │ │ -00015b30 : │ │ │ │ - ldr r2, [pc, #8] @ (15b3c ) │ │ │ │ - ldr r1, [pc, #12] @ (15b40 ) │ │ │ │ +00017238 : │ │ │ │ + ldr r2, [pc, #8] @ (17244 ) │ │ │ │ + ldr r1, [pc, #12] @ (17248 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - ldr r0, [r7, r5] │ │ │ │ + sxtb r0, r6 │ │ │ │ movs r0, r1 │ │ │ │ - pli [r7, #4095] @ 0xfff │ │ │ │ + @ instruction: 0xf947ffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w ip, [pc, #632] @ 15dc8 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #36 @ 0x24 │ │ │ │ - add ip, pc │ │ │ │ - ldrd fp, r7, [sp, #144] @ 0x90 │ │ │ │ - ldrd r5, r4, [sp, #136] @ 0x88 │ │ │ │ - cmp.w fp, #0 │ │ │ │ - ble.w 15db2 │ │ │ │ - ldr.w lr, [pc, #608] @ 15dcc │ │ │ │ - ldr.w r6, [ip, lr] │ │ │ │ - ldr.w sl, [r6] │ │ │ │ - ldr r6, [sp, #152] @ 0x98 │ │ │ │ - cmp r7, #1 │ │ │ │ + sub sp, #44 @ 0x2c │ │ │ │ + ldr.w lr, [pc, #652] @ 174f8 │ │ │ │ + ldr.w ip, [sp, #152] @ 0x98 │ │ │ │ + ldrd r5, r4, [sp, #144] @ 0x90 │ │ │ │ + add lr, pc │ │ │ │ + ldr r7, [sp, #160] @ 0xa0 │ │ │ │ + cmp.w ip, #0 │ │ │ │ + ble.w 174d4 │ │ │ │ + ldr.w r8, [pc, #632] @ 174fc │ │ │ │ + ldr.w r6, [lr, r8] │ │ │ │ + ldr.w lr, [r6] │ │ │ │ + ldr r6, [sp, #156] @ 0x9c │ │ │ │ + cmp r6, #1 │ │ │ │ it eq │ │ │ │ - cmpeq r6, #1 │ │ │ │ - bne.w 15dd0 │ │ │ │ - mov.w r8, #56 @ 0x38 │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d2, [pc, #568] @ 15dc0 │ │ │ │ - mov.w ip, r5, lsl #5 │ │ │ │ + cmpeq r7, #1 │ │ │ │ + bne.w 17500 │ │ │ │ + vldr d2, [pc, #596] @ 174f0 │ │ │ │ + mov.w r7, r5, lsl #5 │ │ │ │ + subs.w ip, ip, #1 │ │ │ │ vldr d6, [r0] │ │ │ │ - add.w r6, r0, ip │ │ │ │ - subs.w fp, fp, #1 │ │ │ │ + add.w r6, r0, r7 │ │ │ │ vldr d7, [r6] │ │ │ │ - add.w r6, r1, ip │ │ │ │ + add.w r6, r1, r7 │ │ │ │ vldr d15, [r6] │ │ │ │ mov.w r6, r5, lsl #4 │ │ │ │ + add.w r8, r0, r6 │ │ │ │ + add r6, r1 │ │ │ │ vadd.f64 d11, d7, d6 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ - add.w lr, r0, r6 │ │ │ │ vldr d6, [r1] │ │ │ │ - add r6, r1 │ │ │ │ vadd.f64 d4, d15, d6 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - vldr d6, [lr] │ │ │ │ - add lr, ip │ │ │ │ + vldr d6, [r8] │ │ │ │ + add r8, r7 │ │ │ │ vstr d3, [sp, #24] │ │ │ │ - vldr d14, [lr] │ │ │ │ - mul.w lr, r8, r5 │ │ │ │ + vldr d14, [r8] │ │ │ │ vadd.f64 d12, d14, d6 │ │ │ │ vsub.f64 d14, d6, d14 │ │ │ │ vldr d6, [r6] │ │ │ │ - add r6, ip │ │ │ │ + add r6, r7 │ │ │ │ vldr d7, [r6] │ │ │ │ - add.w r6, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ - vldr d0, [r6] │ │ │ │ - mul.w r6, r7, r5 │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ + sub.w r9, r6, r5 │ │ │ │ + mov.w r9, r9, lsl #3 │ │ │ │ + add.w r8, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ - vldr d13, [lr] │ │ │ │ - add.w r9, r0, r6 │ │ │ │ - add r6, r1 │ │ │ │ vadd.f64 d8, d7, d6 │ │ │ │ - vldr d3, [r9] │ │ │ │ + vldr d0, [r8] │ │ │ │ + add.w r8, r5, r5, lsl #1 │ │ │ │ + eor.w r5, r5, lr │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + vldr d13, [r9] │ │ │ │ + add.w sl, r0, r8 │ │ │ │ + add r8, r1 │ │ │ │ vstr d1, [sp, #16] │ │ │ │ - vldr d1, [r6] │ │ │ │ - mov.w r6, r5, lsl #3 │ │ │ │ - vsub.f64 d7, d0, d3 │ │ │ │ - add.w lr, r0, r6 │ │ │ │ + vldr d3, [sl] │ │ │ │ + vldr d1, [r8] │ │ │ │ + add.w r8, r0, r6 │ │ │ │ add r6, r1 │ │ │ │ - vadd.f64 d3, d3, d0 │ │ │ │ - vsub.f64 d6, d13, d1 │ │ │ │ - vadd.f64 d13, d1, d13 │ │ │ │ add.w r0, r0, #8 │ │ │ │ add.w r1, r1, #8 │ │ │ │ + vsub.f64 d7, d0, d3 │ │ │ │ + vadd.f64 d3, d3, d0 │ │ │ │ vldr d0, [r6] │ │ │ │ - add r6, ip │ │ │ │ - eor.w r5, r5, sl │ │ │ │ + add r6, r7 │ │ │ │ + vsub.f64 d6, d13, d1 │ │ │ │ + vadd.f64 d13, d1, d13 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vldr d6, [r6] │ │ │ │ vstr d9, [sp] │ │ │ │ vsub.f64 d7, d0, d6 │ │ │ │ - vldr d9, [lr] │ │ │ │ - add lr, ip │ │ │ │ - vstr d5, [sp, #8] │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vldr d5, [lr] │ │ │ │ - mov.w lr, r4, lsl #5 │ │ │ │ - add.w r6, r2, lr │ │ │ │ + vldr d9, [r8] │ │ │ │ + add r8, r7 │ │ │ │ + vstr d5, [sp, #8] │ │ │ │ + vldr d5, [r8] │ │ │ │ + mov.w r8, r4, lsl #5 │ │ │ │ + add.w r6, r2, r8 │ │ │ │ vsub.f64 d1, d9, d5 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vadd.f64 d9, d12, d11 │ │ │ │ vsub.f64 d11, d11, d12 │ │ │ │ vadd.f64 d0, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vadd.f64 d1, d5, d3 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ vsub.f64 d10, d9, d1 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vldr d8, [sp, #8] │ │ │ │ vstr d10, [r6] │ │ │ │ - add.w r6, r3, lr │ │ │ │ + add.w r6, r3, r8 │ │ │ │ vstr d1, [r2] │ │ │ │ vadd.f64 d1, d6, d13 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ vsub.f64 d6, d6, d13 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ vsub.f64 d10, d9, d1 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vstr d10, [r6] │ │ │ │ mov.w r6, r4, lsl #4 │ │ │ │ - add.w ip, r3, r6 │ │ │ │ vstr d1, [r3] │ │ │ │ + add.w r7, r3, r6 │ │ │ │ add r6, r2 │ │ │ │ vldr d1, [sp, #16] │ │ │ │ - vstr d3, [ip] │ │ │ │ - add ip, lr │ │ │ │ + vstr d3, [r7] │ │ │ │ + add r7, r8 │ │ │ │ vldr d3, [sp, #24] │ │ │ │ - vstr d4, [ip] │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ + vstr d4, [r7] │ │ │ │ vsub.f64 d4, d11, d6 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ + add.w r7, r4, r4, lsl #1 │ │ │ │ + add.w r8, r2, r7, lsl #4 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ vadd.f64 d5, d1, d3 │ │ │ │ - mla ip, ip, r4, r2 │ │ │ │ - vstr d4, [ip] │ │ │ │ + vstr d4, [r8] │ │ │ │ + add.w r8, r4, r4, lsl #2 │ │ │ │ vstr d6, [r6] │ │ │ │ vadd.f64 d6, d0, d8 │ │ │ │ - mov.w r6, #40 @ 0x28 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + add.w r6, r2, r8 │ │ │ │ + add r8, r3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - mul.w ip, r6, r4 │ │ │ │ - add.w r6, r2, ip │ │ │ │ - add ip, r3 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d15, d14 │ │ │ │ vadd.f64 d14, d14, d15 │ │ │ │ vstr d4, [r6] │ │ │ │ mov.w r6, r4, lsl #3 │ │ │ │ - add.w lr, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ - vstr d6, [lr] │ │ │ │ + add.w r9, r2, r6 │ │ │ │ + vstr d6, [r9] │ │ │ │ vldr d9, [sp] │ │ │ │ vadd.f64 d6, d7, d9 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [ip] │ │ │ │ - mul.w ip, r8, r4 │ │ │ │ - vstr d6, [r6] │ │ │ │ + vstr d4, [r8] │ │ │ │ + add.w r8, r3, r6 │ │ │ │ + sub.w r6, r6, r4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + eor.w r4, r4, lr │ │ │ │ + vstr d6, [r8] │ │ │ │ vsub.f64 d6, d8, d0 │ │ │ │ - add.w r6, r3, ip │ │ │ │ - add ip, r2 │ │ │ │ + add.w r8, r3, r6 │ │ │ │ + add r6, r2 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vsub.f64 d5, d14, d6 │ │ │ │ vadd.f64 d6, d6, d14 │ │ │ │ - vstr d5, [r6] │ │ │ │ - mul.w r6, r7, r4 │ │ │ │ - eor.w r4, r4, sl │ │ │ │ - add.w lr, r3, r6 │ │ │ │ - add r6, r2 │ │ │ │ + vstr d5, [r8] │ │ │ │ + add.w r8, r3, r7 │ │ │ │ + add r7, r2 │ │ │ │ add.w r3, r3, #8 │ │ │ │ add.w r2, r2, #8 │ │ │ │ - vstr d6, [lr] │ │ │ │ + vstr d6, [r8] │ │ │ │ vsub.f64 d6, d3, d1 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [ip] │ │ │ │ - vstr d7, [r6] │ │ │ │ - bne.w 15b8a │ │ │ │ - add sp, #36 @ 0x24 │ │ │ │ + vstr d5, [r6] │ │ │ │ + vstr d7, [r7] │ │ │ │ + bne.w 1729e │ │ │ │ + add sp, #44 @ 0x2c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 16040 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 17770 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - str r0, [sp, #440] @ 0x1b8 │ │ │ │ - movs r0, r1 │ │ │ │ + strd r0, r0, [lr, #-32] │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - vldr d2, [pc, #576] @ 16018 │ │ │ │ - mov.w lr, r5, lsl #5 │ │ │ │ + vldr d2, [pc, #572] @ 17740 │ │ │ │ + mov.w sl, r6, lsl #3 │ │ │ │ + mov.w fp, r7, lsl #3 │ │ │ │ + mov.w r7, r5, lsl #5 │ │ │ │ vldr d6, [r0] │ │ │ │ - add.w ip, r0, lr │ │ │ │ - mov.w r9, #24 │ │ │ │ - subs.w fp, fp, #1 │ │ │ │ - vldr d7, [ip] │ │ │ │ - add.w ip, r1, lr │ │ │ │ - vldr d14, [ip] │ │ │ │ - mov.w ip, r5, lsl #4 │ │ │ │ + subs.w ip, ip, #1 │ │ │ │ + add.w r6, r0, r7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r1, r7 │ │ │ │ + vldr d14, [r6] │ │ │ │ + mov.w r6, r5, lsl #4 │ │ │ │ + add.w r8, r0, r6 │ │ │ │ + add r6, r1 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ - add.w r8, r0, ip │ │ │ │ vldr d6, [r1] │ │ │ │ - add ip, r1 │ │ │ │ vadd.f64 d4, d6, d14 │ │ │ │ vsub.f64 d14, d6, d14 │ │ │ │ vldr d6, [r8] │ │ │ │ - add r8, lr │ │ │ │ - vstr d3, [sp] │ │ │ │ + add r8, r7 │ │ │ │ + vstr d3, [sp, #8] │ │ │ │ vldr d15, [r8] │ │ │ │ vadd.f64 d12, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, lr │ │ │ │ - vldr d7, [ip] │ │ │ │ - mov.w ip, #56 @ 0x38 │ │ │ │ - mul.w r8, ip, r5 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ + sub.w r9, r6, r5 │ │ │ │ + mov.w r9, r9, lsl #3 │ │ │ │ + str r6, [sp, #0] │ │ │ │ + add.w r8, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ - add.w ip, r0, r8 │ │ │ │ + vldr d3, [r8] │ │ │ │ + add.w r8, r5, r5, lsl #1 │ │ │ │ + eor.w r5, r5, lr │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + add.w r6, r0, r8 │ │ │ │ add r8, r1 │ │ │ │ - vstr d1, [sp, #8] │ │ │ │ - vldr d3, [ip] │ │ │ │ - mul.w ip, r9, r5 │ │ │ │ - vldr d1, [r8] │ │ │ │ - add.w r9, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vldr d0, [r9] │ │ │ │ - mov.w r9, #24 │ │ │ │ - vldr d13, [ip] │ │ │ │ - mov.w ip, r5, lsl #3 │ │ │ │ - add.w r8, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ + vstr d1, [sp, #16] │ │ │ │ + vldr d0, [r6] │ │ │ │ + vldr d1, [r9] │ │ │ │ + vldr d13, [r8] │ │ │ │ vsub.f64 d6, d3, d0 │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ vsub.f64 d7, d1, d13 │ │ │ │ vadd.f64 d13, d1, d13 │ │ │ │ - add r0, r7 │ │ │ │ - add r1, r7 │ │ │ │ - eor.w r5, r5, sl │ │ │ │ + add.w r8, r0, r6 │ │ │ │ + add r6, r1 │ │ │ │ + add r0, sl │ │ │ │ + add r1, sl │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, lr │ │ │ │ - vstr d5, [sp, #16] │ │ │ │ + vldr d6, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vldr d0, [r6] │ │ │ │ + vstr d5, [sp, #24] │ │ │ │ vldr d5, [r8] │ │ │ │ - add r8, lr │ │ │ │ - vldr d0, [ip] │ │ │ │ - vstr d9, [sp, #24] │ │ │ │ + add r8, r7 │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ + vstr d9, [sp, #32] │ │ │ │ vldr d9, [r8] │ │ │ │ - mov.w r8, r4, lsl #5 │ │ │ │ vsub.f64 d7, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - add.w ip, r2, r8 │ │ │ │ + mov.w r8, r4, lsl #5 │ │ │ │ + add.w r6, r2, r8 │ │ │ │ vsub.f64 d1, d5, d9 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vadd.f64 d0, d1, d7 │ │ │ │ vadd.f64 d9, d3, d5 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vadd.f64 d1, d11, d12 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d13, d6 │ │ │ │ vsub.f64 d6, d6, d13 │ │ │ │ - vstr d10, [ip] │ │ │ │ - add.w ip, r3, r8 │ │ │ │ + vstr d10, [r6] │ │ │ │ + add.w r6, r3, r8 │ │ │ │ vstr d1, [r2] │ │ │ │ vadd.f64 d1, d4, d8 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ - vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d3, d5, d4 │ │ │ │ + vadd.f64 d1, d1, d9 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vsub.f64 d5, d11, d12 │ │ │ │ - vstr d10, [ip] │ │ │ │ - mov.w ip, r4, lsl #4 │ │ │ │ - add.w lr, r3, ip │ │ │ │ + vstr d10, [r6] │ │ │ │ + add.w r6, r3, r7 │ │ │ │ + add r7, r2 │ │ │ │ vstr d1, [r3] │ │ │ │ - add ip, r2 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - vstr d3, [lr] │ │ │ │ - add lr, r8 │ │ │ │ - vldr d3, [sp] │ │ │ │ - vstr d4, [lr] │ │ │ │ - mov.w lr, #48 @ 0x30 │ │ │ │ + vstr d3, [r6] │ │ │ │ + add r6, r8 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ + vstr d4, [r6] │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ + add.w r6, r4, r4, lsl #1 │ │ │ │ + vldr d1, [sp, #16] │ │ │ │ + add.w r8, r2, r6, lsl #4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vstr d4, [r8] │ │ │ │ + vstr d5, [r7] │ │ │ │ vadd.f64 d6, d3, d1 │ │ │ │ - mla lr, lr, r4, r2 │ │ │ │ - vstr d4, [lr] │ │ │ │ - mov.w lr, #40 @ 0x28 │ │ │ │ - vstr d5, [ip] │ │ │ │ + add.w r7, r4, r4, lsl #2 │ │ │ │ + vldr d8, [sp, #24] │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d9, [sp, #32] │ │ │ │ + add.w r8, r2, r7 │ │ │ │ + add r7, r3 │ │ │ │ vadd.f64 d5, d8, d0 │ │ │ │ - mul.w lr, lr, r4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ - add.w ip, r2, lr │ │ │ │ - add lr, r3 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [ip] │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ - add.w r8, r2, ip │ │ │ │ - add ip, r3 │ │ │ │ - vstr d6, [r8] │ │ │ │ - vsub.f64 d6, d14, d15 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ - vadd.f64 d14, d14, d15 │ │ │ │ vadd.f64 d5, d9, d7 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ + vstr d4, [r8] │ │ │ │ + mov.w r8, r4, lsl #3 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ + add.w r9, r2, r8 │ │ │ │ + vstr d6, [r9] │ │ │ │ + vsub.f64 d6, d14, d15 │ │ │ │ + vadd.f64 d14, d14, d15 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [lr] │ │ │ │ - vstr d6, [ip] │ │ │ │ + vstr d4, [r7] │ │ │ │ + add.w r7, r3, r8 │ │ │ │ + vstr d6, [r7] │ │ │ │ vsub.f64 d6, d8, d0 │ │ │ │ - mov.w ip, #56 @ 0x38 │ │ │ │ + sub.w r7, r8, r4 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + eor.w r4, r4, lr │ │ │ │ + add.w r8, r3, r7 │ │ │ │ + add r7, r2 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - mul.w lr, ip, r4 │ │ │ │ - add.w ip, r3, lr │ │ │ │ - add lr, r2 │ │ │ │ vsub.f64 d5, d14, d6 │ │ │ │ vadd.f64 d14, d14, d6 │ │ │ │ vsub.f64 d6, d3, d1 │ │ │ │ - vstr d5, [ip] │ │ │ │ - mul.w ip, r9, r4 │ │ │ │ + vstr d5, [r8] │ │ │ │ + add.w r8, r3, r6 │ │ │ │ + add r6, r2 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - add.w r8, r3, ip │ │ │ │ - add ip, r2 │ │ │ │ - add r3, r6 │ │ │ │ - add r2, r6 │ │ │ │ - eor.w r4, r4, sl │ │ │ │ + add r2, fp │ │ │ │ + add r3, fp │ │ │ │ vstr d14, [r8] │ │ │ │ - vstr d5, [lr] │ │ │ │ - vstr d6, [ip] │ │ │ │ - bne.w 15dd8 │ │ │ │ - add sp, #36 @ 0x24 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + vstr d5, [r7] │ │ │ │ + vstr d6, [r6] │ │ │ │ + bne.w 1750c │ │ │ │ + b.n 174d4 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 16298 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 179c0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ │ │ │ │ -00016020 : │ │ │ │ - ldr r2, [pc, #8] @ (1602c ) │ │ │ │ - ldr r1, [pc, #12] @ (16030 ) │ │ │ │ +00017748 : │ │ │ │ + ldr r2, [pc, #8] @ (17754 ) │ │ │ │ + ldr r1, [pc, #12] @ (17758 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - strb r0, [r1, r3] │ │ │ │ + add r5, sp, #640 @ 0x280 │ │ │ │ movs r0, r1 │ │ │ │ - @ instruction: 0xfb1fffff │ │ │ │ + @ instruction: 0xfaffffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w ip, [pc, #944] @ 163f0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ + ldr.w ip, [pc, #972] @ 17b48 │ │ │ │ + ldr.w fp, [sp, #192] @ 0xc0 │ │ │ │ + ldrd r5, r4, [sp, #184] @ 0xb8 │ │ │ │ add ip, pc │ │ │ │ - ldr r6, [sp, #192] @ 0xc0 │ │ │ │ - ldrd r5, sl, [sp, #184] @ 0xb8 │ │ │ │ - cmp r6, #0 │ │ │ │ - ble.w 163aa │ │ │ │ - ldr.w r8, [pc, #924] @ 163f4 │ │ │ │ + cmp.w fp, #0 │ │ │ │ + ble.w 17aee │ │ │ │ + ldr.w r8, [pc, #952] @ 17b4c │ │ │ │ vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ - ldr r4, [sp, #200] @ 0xc8 │ │ │ │ - ldr r7, [sp, #196] @ 0xc4 │ │ │ │ - vldr d14, [pc, #852] @ 163b8 │ │ │ │ + ldrd r7, r6, [sp, #196] @ 0xc4 │ │ │ │ + vldr d14, [pc, #880] @ 17b10 │ │ │ │ ldr.w ip, [ip, r8] │ │ │ │ - mov.w lr, r4, lsl #3 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - mov.w r8, #24 │ │ │ │ - vldr d9, [pc, #844] @ 163c0 │ │ │ │ - mov r4, sl │ │ │ │ - ldr.w r9, [ip] │ │ │ │ - vldr d8, [pc, #840] @ 163c8 │ │ │ │ - mul.w ip, r8, r5 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d9, [pc, #876] @ 17b18 │ │ │ │ + mov.w lr, r6, lsl #3 │ │ │ │ + vldr d8, [pc, #876] @ 17b20 │ │ │ │ + ldr.w r8, [ip] │ │ │ │ + add.w ip, r5, r5, lsl #1 │ │ │ │ + subs.w fp, fp, #1 │ │ │ │ vldr d5, [r0] │ │ │ │ - subs r6, #1 │ │ │ │ - add.w sl, r0, ip │ │ │ │ - vldr d4, [sl] │ │ │ │ - add sl, ip │ │ │ │ - vldr d7, [sl] │ │ │ │ - add.w sl, r1, ip │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w r9, r0, ip │ │ │ │ + vldr d4, [r9] │ │ │ │ + add r9, ip │ │ │ │ + vldr d7, [r9] │ │ │ │ + add.w r9, r1, ip │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vadd.f64 d12, d5, d6 │ │ │ │ vmls.f64 d5, d6, d13 │ │ │ │ vstr d7, [sp] │ │ │ │ - vldr d7, [sl] │ │ │ │ - add sl, ip │ │ │ │ - vldr d4, [sl] │ │ │ │ - mov.w sl, r5, lsl #3 │ │ │ │ + vldr d7, [r9] │ │ │ │ + add r9, ip │ │ │ │ + vldr d4, [r9] │ │ │ │ + mov.w r9, r5, lsl #3 │ │ │ │ vstr d5, [sp, #16] │ │ │ │ - add.w fp, r0, sl │ │ │ │ + add.w sl, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ vldr d5, [r1] │ │ │ │ - add sl, r1 │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vmul.f64 d4, d7, d14 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ - vmls.f64 d7, d6, d13 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ - vldr d6, [sl] │ │ │ │ - add sl, ip │ │ │ │ + vmls.f64 d7, d6, d13 │ │ │ │ + vldr d6, [r9] │ │ │ │ + add r9, ip │ │ │ │ vstr d4, [sp, #8] │ │ │ │ - vldr d4, [fp] │ │ │ │ - add fp, ip │ │ │ │ + vldr d4, [sl] │ │ │ │ + add sl, ip │ │ │ │ vstr d3, [sp, #24] │ │ │ │ - vldr d5, [fp] │ │ │ │ - add fp, ip │ │ │ │ + vldr d5, [sl] │ │ │ │ + add sl, ip │ │ │ │ vstr d7, [sp, #32] │ │ │ │ - vldr d7, [fp] │ │ │ │ + vldr d7, [sl] │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sl] │ │ │ │ - add sl, ip │ │ │ │ - vldr d1, [sl] │ │ │ │ + vldr d5, [r9] │ │ │ │ + add r9, ip │ │ │ │ + vldr d1, [r9] │ │ │ │ + mov.w r9, r5, lsl #4 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ + add.w sl, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ vadd.f64 d10, d4, d2 │ │ │ │ vmls.f64 d4, d2, d13 │ │ │ │ - mov.w sl, r5, lsl #4 │ │ │ │ - add.w fp, r0, sl │ │ │ │ + add r0, r7 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ + add r1, r7 │ │ │ │ vsub.f64 d3, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - add sl, r1 │ │ │ │ - add r0, r7 │ │ │ │ - add r1, r7 │ │ │ │ - eor.w r5, r5, r9 │ │ │ │ + vmul.f64 d3, d3, d14 │ │ │ │ vadd.f64 d11, d6, d5 │ │ │ │ vmls.f64 d6, d5, d13 │ │ │ │ - vmul.f64 d3, d3, d14 │ │ │ │ - vldr d5, [sl] │ │ │ │ - add sl, ip │ │ │ │ + vldr d5, [r9] │ │ │ │ + add r9, ip │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d0, d4, d3 │ │ │ │ - vldr d3, [fp] │ │ │ │ - add fp, ip │ │ │ │ - vldr d4, [sl] │ │ │ │ + vldr d3, [sl] │ │ │ │ add sl, ip │ │ │ │ + vldr d4, [r9] │ │ │ │ + add r9, ip │ │ │ │ vadd.f64 d15, d7, d6 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ - vldr d7, [fp] │ │ │ │ - add fp, ip │ │ │ │ - vstr d0, [sp, #48] @ 0x30 │ │ │ │ + vldr d7, [sl] │ │ │ │ + add sl, ip │ │ │ │ vstr d2, [sp, #40] @ 0x28 │ │ │ │ - vldr d6, [fp] │ │ │ │ + vstr d0, [sp, #48] @ 0x30 │ │ │ │ + vldr d6, [sl] │ │ │ │ + mov.w sl, r4, lsl #3 │ │ │ │ vstr d1, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sl] │ │ │ │ - mul.w sl, r8, r4 │ │ │ │ - add.w ip, r2, sl │ │ │ │ + vldr d7, [r9] │ │ │ │ + add.w r9, r4, r4, lsl #1 │ │ │ │ + mov.w r9, r9, lsl #3 │ │ │ │ + add.w ip, r2, r9 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vadd.f64 d7, d3, d0 │ │ │ │ vmls.f64 d3, d0, d13 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vadd.f64 d1, d5, d4 │ │ │ │ vmls.f64 d5, d4, d13 │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ vadd.f64 d0, d2, d3 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vstr d3, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d3, d10, d7 │ │ │ │ vsub.f64 d5, d11, d1 │ │ │ │ vadd.f64 d11, d11, d1 │ │ │ │ + vldr d1, [pc, #524] @ 17b28 │ │ │ │ + vstr d3, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d3, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vldr d1, [pc, #496] @ 163d0 │ │ │ │ vstr d6, [sp, #72] @ 0x48 │ │ │ │ vmov.f64 d6, d12 │ │ │ │ - vmls.f64 d6, d3, d13 │ │ │ │ - vadd.f64 d3, d12, d3 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ + vmls.f64 d6, d3, d13 │ │ │ │ + vadd.f64 d3, d12, d3 │ │ │ │ vstr d3, [r2] │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vstr d3, [ip] │ │ │ │ - add ip, sl │ │ │ │ + add ip, r9 │ │ │ │ vldr d3, [sp, #24] │ │ │ │ vstr d6, [ip] │ │ │ │ - add.w ip, r3, sl │ │ │ │ + add.w ip, r3, r9 │ │ │ │ vmov.f64 d6, d3 │ │ │ │ vmls.f64 d6, d11, d13 │ │ │ │ vadd.f64 d11, d3, d11 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [pc, #424] @ 163d8 │ │ │ │ + vldr d7, [pc, #444] @ 17b30 │ │ │ │ vstr d5, [ip] │ │ │ │ - add ip, sl │ │ │ │ - vstr d11, [r3] │ │ │ │ + add ip, r9 │ │ │ │ vldr d5, [sp, #8] │ │ │ │ + vstr d11, [r3] │ │ │ │ vldr d11, [sp, #16] │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ vstr d6, [ip] │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ + add.w ip, r2, sl │ │ │ │ + vldr d6, [sp] │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d3, d11, d5 │ │ │ │ vmul.f64 d5, d15, d7 │ │ │ │ + vldr d12, [sp, #32] │ │ │ │ vmul.f64 d7, d4, d8 │ │ │ │ vmla.f64 d5, d2, d1 │ │ │ │ vmla.f64 d7, d0, d9 │ │ │ │ vmul.f64 d0, d0, d8 │ │ │ │ - vldr d12, [sp, #32] │ │ │ │ - add.w fp, r2, ip │ │ │ │ - vldr d6, [sp] │ │ │ │ - add ip, r3 │ │ │ │ - vnmls.f64 d0, d4, d9 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ + vnmls.f64 d0, d4, d9 │ │ │ │ vadd.f64 d10, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vmov.f64 d5, d2 │ │ │ │ - vldr d2, [pc, #332] @ 163d8 │ │ │ │ - vmul.f64 d5, d5, d2 │ │ │ │ + vldr d2, [pc, #356] @ 17b30 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vldr d2, [pc, #328] @ 163e0 │ │ │ │ + vmul.f64 d5, d5, d2 │ │ │ │ + vldr d2, [pc, #352] @ 17b38 │ │ │ │ vnmls.f64 d5, d15, d1 │ │ │ │ vldr d1, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d4, d5, d0 │ │ │ │ vadd.f64 d0, d5, d0 │ │ │ │ vadd.f64 d5, d3, d10 │ │ │ │ vmls.f64 d3, d10, d13 │ │ │ │ vldr d10, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ - vstr d5, [fp] │ │ │ │ + vstr d5, [ip] │ │ │ │ vadd.f64 d5, d6, d0 │ │ │ │ vmls.f64 d6, d0, d13 │ │ │ │ - mov.w fp, #56 @ 0x38 │ │ │ │ + add.w ip, r3, sl │ │ │ │ + sub.w sl, sl, r4 │ │ │ │ vldr d0, [sp, #48] @ 0x30 │ │ │ │ + add.w sl, r2, sl, lsl #3 │ │ │ │ vstr d5, [ip] │ │ │ │ - mla fp, fp, r4, r2 │ │ │ │ vsub.f64 d5, d3, d4 │ │ │ │ - add ip, sl │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vstr d5, [fp] │ │ │ │ + add ip, r9 │ │ │ │ + vstr d5, [sl] │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - add.w fp, r2, r4, lsl #5 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vstr d4, [fp] │ │ │ │ + add.w sl, r2, r4, lsl #5 │ │ │ │ + vstr d4, [sl] │ │ │ │ vmul.f64 d4, d10, d8 │ │ │ │ vstr d5, [ip] │ │ │ │ - add ip, sl │ │ │ │ + add ip, r9 │ │ │ │ vldr d5, [sp, #8] │ │ │ │ - vmla.f64 d4, d0, d9 │ │ │ │ vstr d6, [ip] │ │ │ │ mov.w ip, r4, lsl #4 │ │ │ │ vldr d6, [sp] │ │ │ │ - vsub.f64 d5, d11, d5 │ │ │ │ - vldr d11, [pc, #208] @ 163e8 │ │ │ │ - add.w fp, r2, ip │ │ │ │ + vmla.f64 d4, d0, d9 │ │ │ │ + add.w sl, r2, ip │ │ │ │ add ip, r3 │ │ │ │ add r3, lr │ │ │ │ + vsub.f64 d5, d11, d5 │ │ │ │ + vldr d11, [pc, #220] @ 17b40 │ │ │ │ vsub.f64 d7, d12, d6 │ │ │ │ vldr d12, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d6, d12, d2 │ │ │ │ vnmls.f64 d6, d1, d11 │ │ │ │ vmul.f64 d1, d1, d2 │ │ │ │ vmla.f64 d1, d12, d11 │ │ │ │ vadd.f64 d3, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vmul.f64 d4, d0, d8 │ │ │ │ - vmul.f64 d6, d6, d14 │ │ │ │ vnmls.f64 d4, d10, d9 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ vsub.f64 d2, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vadd.f64 d1, d5, d3 │ │ │ │ vmls.f64 d5, d3, d13 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ - vstr d1, [fp] │ │ │ │ + vstr d1, [sl] │ │ │ │ vadd.f64 d1, d7, d2 │ │ │ │ vmls.f64 d7, d2, d13 │ │ │ │ vstr d1, [ip] │ │ │ │ - add ip, sl │ │ │ │ + add ip, r9 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d2, [ip] │ │ │ │ - add ip, sl │ │ │ │ + add ip, r9 │ │ │ │ vstr d7, [ip] │ │ │ │ vsub.f64 d7, d5, d4 │ │ │ │ add.w ip, r2, r4, lsl #6 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vstr d7, [ip] │ │ │ │ - mov.w ip, #40 @ 0x28 │ │ │ │ - mla ip, ip, r4, r2 │ │ │ │ + add.w ip, r4, r4, lsl #2 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + add.w ip, r2, ip, lsl #3 │ │ │ │ add r2, lr │ │ │ │ - eor.w r4, r4, r9 │ │ │ │ vstr d4, [ip] │ │ │ │ - bne.w 16080 │ │ │ │ + bne.w 177b8 │ │ │ │ add sp, #84 @ 0x54 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (16664 ) │ │ │ │ + ldr r4, [pc, #680] @ (17dbc ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ strb r2, [r1, #14] │ │ │ │ ldrb r3, [r1, #24] │ │ │ │ subs r2, #26 │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ adds r7, r2, #0 │ │ │ │ ldrh r1, [r0, #36] @ 0x24 │ │ │ │ strh r3, [r1, #28] │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ str r1, [r7, r0] │ │ │ │ - add r2, pc, #828 @ (adr r2, 16710 ) │ │ │ │ + add r2, pc, #828 @ (adr r2, 17e68 ) │ │ │ │ strh r7, [r5, #26] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ asrs r5, r3, #24 │ │ │ │ strh r4, [r7, r0] │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ cmp r5, #28 │ │ │ │ negs r2, r2 │ │ │ │ asrs r6, r6, #7 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ lsrs r5, r6, #15 │ │ │ │ strb r2, [r1, #18] │ │ │ │ - b.n 16b40 │ │ │ │ + b.n 18298 │ │ │ │ subs r7, #213 @ 0xd5 │ │ │ │ - ldrh r6, [r7, #26] │ │ │ │ + b.n 173c8 │ │ │ │ movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -000163f8 : │ │ │ │ - ldr r2, [pc, #8] @ (16404 ) │ │ │ │ - ldr r1, [pc, #12] @ (16408 ) │ │ │ │ +00017b50 : │ │ │ │ + ldr r2, [pc, #8] @ (17b5c ) │ │ │ │ + ldr r1, [pc, #12] @ (17b60 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - str r0, [r6, r4] │ │ │ │ + add r1, sp, #864 @ 0x360 │ │ │ │ movs r0, r1 │ │ │ │ - ldc2 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ + stc2 15, cr15, [r7], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr r6, [pc, #1000] @ (16800 ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #140 @ 0x8c │ │ │ │ + sub sp, #132 @ 0x84 │ │ │ │ + ldr r6, [pc, #1020] @ (17f80 ) │ │ │ │ + ldr r7, [sp, #240] @ 0xf0 │ │ │ │ + ldrd r5, r4, [sp, #232] @ 0xe8 │ │ │ │ add r6, pc │ │ │ │ - ldr r7, [sp, #248] @ 0xf8 │ │ │ │ - ldrd r5, r4, [sp, #240] @ 0xf0 │ │ │ │ cmp r7, #0 │ │ │ │ - ble.w 167d8 │ │ │ │ - ldr r7, [sp, #252] @ 0xfc │ │ │ │ - vldr d12, [pc, #952] @ 167e8 │ │ │ │ - vldr d11, [pc, #956] @ 167f0 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r7, [sp, #124] @ 0x7c │ │ │ │ - ldr r7, [sp, #256] @ 0x100 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r7, [sp, #128] @ 0x80 │ │ │ │ - ldr r7, [pc, #964] @ (16804 ) │ │ │ │ + ble.w 17f48 │ │ │ │ + ldr r7, [sp, #244] @ 0xf4 │ │ │ │ + vldr d12, [pc, #976] @ 17f68 │ │ │ │ + vldr d11, [pc, #980] @ 17f70 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + str r7, [sp, #116] @ 0x74 │ │ │ │ + ldr r7, [sp, #248] @ 0xf8 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + str r7, [sp, #120] @ 0x78 │ │ │ │ + ldr r7, [pc, #984] @ (17f84 ) │ │ │ │ ldr r6, [r6, r7] │ │ │ │ ldr r6, [r6, #0] │ │ │ │ - str r6, [sp, #132] @ 0x84 │ │ │ │ - movs r6, #40 @ 0x28 │ │ │ │ + str r6, [sp, #124] @ 0x7c │ │ │ │ + add.w r6, r5, r5, lsl #2 │ │ │ │ vldr d6, [r0] │ │ │ │ - lsls r7, r5, #4 │ │ │ │ - mov.w lr, #48 @ 0x30 │ │ │ │ + mov.w lr, r5, lsl #4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w ip, r5, r5, lsl #1 │ │ │ │ + add.w r7, r0, r6 │ │ │ │ mov.w r9, r5, lsl #3 │ │ │ │ - mov.w fp, #24 │ │ │ │ - mul.w ip, r6, r5 │ │ │ │ + mov.w sl, ip, lsl #4 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r1, r6 │ │ │ │ mov.w r8, r5, lsl #6 │ │ │ │ - mul.w sl, lr, r5 │ │ │ │ - add.w r6, r0, ip │ │ │ │ - mul.w lr, fp, r5 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, r1, ip │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - adds r6, r0, r7 │ │ │ │ vldr d6, [r1] │ │ │ │ - add r7, r1 │ │ │ │ - vldr d4, [r6] │ │ │ │ - add r6, ip │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r0, lr │ │ │ │ + add lr, r1 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add r7, r6 │ │ │ │ + vstr d2, [sp, #48] @ 0x30 │ │ │ │ + vstr d13, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ - vadd.f64 d2, d6, d7 │ │ │ │ - vstr d3, [sp, #56] @ 0x38 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, r0, sl │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r0, sl │ │ │ │ add sl, r1 │ │ │ │ - vstr d13, [sp, #64] @ 0x40 │ │ │ │ - vstr d5, [sp] │ │ │ │ - vldr d6, [r6] │ │ │ │ - add.w r6, r0, r9 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ vsub.f64 d1, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vstr d2, [sp, #8] │ │ │ │ - add r9, r1 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, r0, r8 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r0, r8 │ │ │ │ + vstr d5, [sp] │ │ │ │ add r8, r1 │ │ │ │ - vldr d5, [r6] │ │ │ │ - add.w r6, r0, lr │ │ │ │ + vstr d0, [sp, #8] │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + vldr d2, [r8] │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - add lr, r1 │ │ │ │ - vldr d7, [r6] │ │ │ │ - lsls r6, r5, #5 │ │ │ │ - add.w fp, r0, r6 │ │ │ │ - add r6, r1 │ │ │ │ - vsub.f64 d15, d5, d7 │ │ │ │ + vldr d7, [r7] │ │ │ │ + mov.w r7, r5, lsl #5 │ │ │ │ + add.w fp, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vsub.f64 d14, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [fp] │ │ │ │ - add fp, ip │ │ │ │ + add fp, r6 │ │ │ │ vldr d0, [fp] │ │ │ │ - mov.w fp, #24 │ │ │ │ - vsub.f64 d14, d7, d0 │ │ │ │ + vsub.f64 d8, d1, d14 │ │ │ │ + vadd.f64 d14, d1, d14 │ │ │ │ + vsub.f64 d15, d7, d0 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ - vsub.f64 d0, d1, d15 │ │ │ │ - vadd.f64 d15, d1, d15 │ │ │ │ - vsub.f64 d2, d7, d6 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vstr d0, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d0, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vsub.f64 d8, d14, d3 │ │ │ │ - vadd.f64 d14, d3, d14 │ │ │ │ - vldr d3, [r8] │ │ │ │ - vstr d2, [sp, #96] @ 0x60 │ │ │ │ - vldr d2, [r7] │ │ │ │ - add r7, ip │ │ │ │ + vstr d8, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d8, d15, d3 │ │ │ │ + vadd.f64 d15, d3, d15 │ │ │ │ + vldr d3, [sl] │ │ │ │ + vstr d4, [sp, #16] │ │ │ │ + vstr d8, [sp, #72] @ 0x48 │ │ │ │ + vsub.f64 d8, d7, d6 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vstr d0, [sp, #80] @ 0x50 │ │ │ │ + vadd.f64 d1, d14, d15 │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vstr d7, [sp, #24] │ │ │ │ - vstr d4, [sp, #16] │ │ │ │ - vldr d7, [r7] │ │ │ │ - vldr d4, [sl] │ │ │ │ - vstr d6, [sp, #32] │ │ │ │ - vadd.f64 d6, d15, d14 │ │ │ │ - vsub.f64 d13, d2, d7 │ │ │ │ - vadd.f64 d2, d2, d7 │ │ │ │ + vstr d8, [sp, #88] @ 0x58 │ │ │ │ vldr d7, [r9] │ │ │ │ - vldr d5, [r6] │ │ │ │ - add r6, ip │ │ │ │ - vstr d6, [sp, #104] @ 0x68 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add r7, r6 │ │ │ │ + vstr d6, [sp, #32] │ │ │ │ vldr d6, [lr] │ │ │ │ + add lr, r6 │ │ │ │ + add.w r6, r4, r4, lsl #2 │ │ │ │ + vsub.f64 d0, d3, d7 │ │ │ │ + vadd.f64 d3, d3, d7 │ │ │ │ + vstr d1, [sp, #96] @ 0x60 │ │ │ │ + vldr d8, [lr] │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ mov.w lr, r4, lsl #3 │ │ │ │ - vstr d0, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d0, d4, d7 │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ - vldr d1, [r6] │ │ │ │ - vsub.f64 d7, d3, d6 │ │ │ │ - vadd.f64 d3, d3, d6 │ │ │ │ - vstr d8, [sp, #80] @ 0x50 │ │ │ │ - movs r6, #40 @ 0x28 │ │ │ │ - vsub.f64 d6, d5, d1 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ - vsub.f64 d9, d2, d3 │ │ │ │ - vsub.f64 d8, d13, d7 │ │ │ │ - mul.w r6, r6, r4 │ │ │ │ - vadd.f64 d7, d13, d7 │ │ │ │ - vsub.f64 d10, d5, d4 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vadd.f64 d4, d15, d14 │ │ │ │ - vsub.f64 d1, d6, d0 │ │ │ │ - vstr d9, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d9, d2, d3 │ │ │ │ - vadd.f64 d6, d0, d6 │ │ │ │ - adds r7, r2, r6 │ │ │ │ - vstr d5, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d13, d6, d8 │ │ │ │ + vadd.f64 d8, d6, d8 │ │ │ │ + vldr d6, [ip] │ │ │ │ + vsub.f64 d7, d2, d6 │ │ │ │ + vadd.f64 d2, d2, d6 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, r2, r6 │ │ │ │ add r6, r3 │ │ │ │ - vldr d13, [sp, #64] @ 0x40 │ │ │ │ - vsub.f64 d15, d15, d14 │ │ │ │ - vadd.f64 d3, d9, d5 │ │ │ │ + vsub.f64 d9, d8, d2 │ │ │ │ + vsub.f64 d5, d4, d6 │ │ │ │ + vadd.f64 d4, d4, d6 │ │ │ │ + vadd.f64 d8, d8, d2 │ │ │ │ + vsub.f64 d6, d13, d7 │ │ │ │ + vadd.f64 d7, d13, d7 │ │ │ │ + vadd.f64 d13, d14, d15 │ │ │ │ + vsub.f64 d14, d14, d15 │ │ │ │ + vmov.f64 d15, #80 @ 0x3e800000 0.250 │ │ │ │ + vstr d9, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d1, d5, d0 │ │ │ │ + vadd.f64 d5, d0, d5 │ │ │ │ + vadd.f64 d9, d3, d4 │ │ │ │ + vsub.f64 d10, d4, d3 │ │ │ │ vldr d0, [sp, #32] │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - vldr d14, [sp, #104] @ 0x68 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp] │ │ │ │ - vstr d3, [sp, #48] @ 0x30 │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d4, d3, d4 │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d3, d8, d9 │ │ │ │ + vadd.f64 d4, d2, d13 │ │ │ │ + vldr d13, [sp, #56] @ 0x38 │ │ │ │ + vstr d3, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d3, d7, d5 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vldr d5, [sp] │ │ │ │ vstr d4, [r7] │ │ │ │ - movs r7, #72 @ 0x48 │ │ │ │ + add.w r7, lr, r4 │ │ │ │ vldr d4, [sp] │ │ │ │ - mul.w r7, r7, r4 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vmls.f64 d5, d3, d15 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ vstr d4, [r6] │ │ │ │ vadd.f64 d4, d13, d0 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ - adds r6, r2, r7 │ │ │ │ + add.w r6, r2, r7 │ │ │ │ + vldr d0, [sp, #8] │ │ │ │ add r7, r3 │ │ │ │ vstr d4, [r2] │ │ │ │ - vadd.f64 d4, d2, d0 │ │ │ │ - vmov.f64 d2, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d0, [pc, #456] @ 167f8 │ │ │ │ - vmls.f64 d3, d14, d2 │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d4, d0, d4 │ │ │ │ + vldr d0, [pc, #472] @ 17f78 │ │ │ │ vstr d4, [r3] │ │ │ │ vmul.f64 d4, d1, d11 │ │ │ │ - vmla.f64 d4, d8, d12 │ │ │ │ - vmul.f64 d15, d15, d0 │ │ │ │ - vmul.f64 d8, d8, d11 │ │ │ │ - vnmls.f64 d8, d1, d12 │ │ │ │ - vadd.f64 d1, d15, d3 │ │ │ │ - vsub.f64 d2, d3, d15 │ │ │ │ + vmul.f64 d14, d14, d0 │ │ │ │ + vmla.f64 d4, d6, d12 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ + vnmls.f64 d6, d1, d12 │ │ │ │ + vldr d1, [sp, #96] @ 0x60 │ │ │ │ + vmls.f64 d2, d1, d15 │ │ │ │ + vadd.f64 d1, d14, d2 │ │ │ │ + vsub.f64 d2, d2, d14 │ │ │ │ vsub.f64 d0, d1, d4 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ vstr d0, [r6] │ │ │ │ - mul.w r6, fp, r4 │ │ │ │ - vadd.f64 d0, d8, d2 │ │ │ │ - vsub.f64 d2, d2, d8 │ │ │ │ - add.w ip, r2, r6 │ │ │ │ - vldr d8, [sp, #80] @ 0x50 │ │ │ │ - add r6, r3 │ │ │ │ + vadd.f64 d0, d6, d2 │ │ │ │ + add.w r6, r4, r4, lsl #1 │ │ │ │ + vsub.f64 d2, d2, d6 │ │ │ │ + vldr d6, [sp, #64] @ 0x40 │ │ │ │ + mov.w r8, r6, lsl #3 │ │ │ │ + mov.w r6, r6, lsl #4 │ │ │ │ + add.w ip, r2, r8 │ │ │ │ + add r8, r3 │ │ │ │ vstr d0, [ip] │ │ │ │ add.w ip, r2, lr │ │ │ │ - vldr d0, [pc, #368] @ 167f8 │ │ │ │ - vmul.f64 d3, d8, d11 │ │ │ │ - vmla.f64 d3, d1, d12 │ │ │ │ - add lr, r3 │ │ │ │ + vldr d0, [pc, #372] @ 17f78 │ │ │ │ vstr d4, [ip] │ │ │ │ - mov.w ip, #56 @ 0x38 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vmul.f64 d4, d1, d11 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - add.w r8, r2, ip │ │ │ │ - vnmls.f64 d4, d8, d12 │ │ │ │ + sub.w ip, lr, r4 │ │ │ │ + add lr, r3 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w r9, r2, ip │ │ │ │ add ip, r3 │ │ │ │ - vldr d8, [sp, #112] @ 0x70 │ │ │ │ - vstr d2, [r8] │ │ │ │ - vmov.f64 d2, #80 @ 0x3e800000 0.250 │ │ │ │ - vmls.f64 d6, d5, d2 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d7, d5, d3 │ │ │ │ - vadd.f64 d3, d3, d5 │ │ │ │ - vmov.f64 d5, d13 │ │ │ │ + vstr d2, [r9] │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vldr d2, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d3, d7, d5 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ + vmul.f64 d4, d2, d11 │ │ │ │ + vmla.f64 d4, d6, d12 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ + vnmls.f64 d6, d2, d12 │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ + vsub.f64 d7, d3, d4 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ vstr d7, [lr] │ │ │ │ - vadd.f64 d7, d4, d6 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ + vadd.f64 d7, d6, d5 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vmul.f64 d6, d10, d11 │ │ │ │ mov.w lr, r4, lsl #4 │ │ │ │ vstr d7, [ip] │ │ │ │ - vmul.f64 d7, d8, d11 │ │ │ │ - vstr d3, [r7] │ │ │ │ - lsls r7, r4, #6 │ │ │ │ - vldr d3, [sp, #32] │ │ │ │ - vstr d6, [r6] │ │ │ │ - vmul.f64 d6, d10, d11 │ │ │ │ - vnmls.f64 d7, d10, d12 │ │ │ │ - vmla.f64 d6, d8, d12 │ │ │ │ - vmls.f64 d5, d3, d2 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - add.w r6, r2, lr │ │ │ │ + vmul.f64 d7, d1, d11 │ │ │ │ + vmla.f64 d6, d1, d12 │ │ │ │ + vstr d4, [r7] │ │ │ │ + add.w r7, r2, lr │ │ │ │ + mov.w ip, r4, lsl #6 │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ add lr, r3 │ │ │ │ - vsub.f64 d3, d3, d1 │ │ │ │ - vmov.f64 d1, d0 │ │ │ │ + vstr d5, [r8] │ │ │ │ + vmov.f64 d5, d13 │ │ │ │ + vnmls.f64 d7, d10, d12 │ │ │ │ + vmls.f64 d5, d2, d15 │ │ │ │ + vsub.f64 d3, d4, d3 │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ vsub.f64 d4, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d3, [r6] │ │ │ │ - movs r6, #48 @ 0x30 │ │ │ │ + vstr d3, [r7] │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ + add.w r7, r2, r6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - mul.w ip, r6, r4 │ │ │ │ - add.w r6, r2, ip │ │ │ │ + add r6, r3 │ │ │ │ + vstr d3, [r7] │ │ │ │ + add.w r7, r2, ip │ │ │ │ add ip, r3 │ │ │ │ - vstr d3, [r6] │ │ │ │ - adds r6, r2, r7 │ │ │ │ + vstr d7, [r7] │ │ │ │ + mov.w r7, r4, lsl #5 │ │ │ │ + add.w r8, r2, r7 │ │ │ │ add r7, r3 │ │ │ │ - vstr d7, [r6] │ │ │ │ - lsls r6, r4, #5 │ │ │ │ - add.w r8, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ vstr d5, [r8] │ │ │ │ - vldr d5, [sp, #88] @ 0x58 │ │ │ │ - vldr d7, [sp, #96] @ 0x60 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d6, d5, d11 │ │ │ │ + vldr d5, [sp, #80] @ 0x50 │ │ │ │ + vldr d7, [sp, #88] @ 0x58 │ │ │ │ vldr d4, [sp, #8] │ │ │ │ - vmls.f64 d4, d0, d2 │ │ │ │ + vmul.f64 d6, d5, d11 │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ vnmls.f64 d6, d7, d12 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ + vmls.f64 d4, d3, d15 │ │ │ │ vmla.f64 d7, d5, d12 │ │ │ │ - vldr d5, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d5, d9, d5 │ │ │ │ - vmul.f64 d5, d5, d1 │ │ │ │ + vsub.f64 d5, d8, d9 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ vadd.f64 d4, d6, d3 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ vstr d4, [lr] │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d4, [ip] │ │ │ │ - vstr d3, [r7] │ │ │ │ - vstr d7, [r6] │ │ │ │ - ldr r6, [sp, #124] @ 0x7c │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r6, [sp, #116] @ 0x74 │ │ │ │ + vstr d3, [ip] │ │ │ │ + vstr d7, [r7] │ │ │ │ add r0, r6 │ │ │ │ add r1, r6 │ │ │ │ - ldr r6, [sp, #128] @ 0x80 │ │ │ │ + ldr r6, [sp, #120] @ 0x78 │ │ │ │ add r2, r6 │ │ │ │ add r3, r6 │ │ │ │ - ldr r6, [sp, #132] @ 0x84 │ │ │ │ - eors r5, r6 │ │ │ │ - eors r4, r6 │ │ │ │ - ldr r6, [sp, #248] @ 0xf8 │ │ │ │ + ldr r6, [sp, #124] @ 0x7c │ │ │ │ + eor.w r5, r5, r6 │ │ │ │ + eor.w r4, r4, r6 │ │ │ │ + ldr r6, [sp, #240] @ 0xf0 │ │ │ │ subs r6, #1 │ │ │ │ - str r6, [sp, #248] @ 0xf8 │ │ │ │ - bne.w 16446 │ │ │ │ - add sp, #140 @ 0x8c │ │ │ │ + str r6, [sp, #240] @ 0xf0 │ │ │ │ + bne.w 17bb2 │ │ │ │ + add sp, #132 @ 0x84 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff4bef2a │ │ │ │ - b.n 16eee │ │ │ │ + b.w ff4c06aa │ │ │ │ + b.n 1866e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - strh r0, [r5, #60] @ 0x3c │ │ │ │ + b.n 17ff8 │ │ │ │ movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00016808 : │ │ │ │ - ldr r2, [pc, #8] @ (16814 ) │ │ │ │ - ldr r1, [pc, #12] @ (16818 ) │ │ │ │ +00017f88 : │ │ │ │ + ldr r2, [pc, #8] @ (17f94 ) │ │ │ │ + ldr r1, [pc, #12] @ (17f98 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - ldr r5, [pc, #384] @ (16998 ) │ │ │ │ + add r5, pc, #896 @ (adr r5, 18318 ) │ │ │ │ movs r0, r1 │ │ │ │ - @ instruction: 0xfbffffff │ │ │ │ + @ instruction: 0xfbd7ffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r6, [pc, #1104] @ 16c78 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #172 @ 0xac │ │ │ │ + sub sp, #164 @ 0xa4 │ │ │ │ + ldr.w r6, [pc, #1108] @ 18410 │ │ │ │ + ldr.w r8, [sp, #272] @ 0x110 │ │ │ │ + ldrd r4, r5, [sp, #264] @ 0x108 │ │ │ │ add r6, pc │ │ │ │ + cmp.w r8, #0 │ │ │ │ + ble.w 1871a │ │ │ │ + ldr r7, [sp, #276] @ 0x114 │ │ │ │ + vldr d1, [pc, #1004] @ 183c0 │ │ │ │ + vldr d2, [pc, #1008] @ 183c8 │ │ │ │ + mov.w sl, r7, lsl #3 │ │ │ │ ldr r7, [sp, #280] @ 0x118 │ │ │ │ - ldrd r5, r4, [sp, #272] @ 0x110 │ │ │ │ - cmp r7, #0 │ │ │ │ - ble.w 16f66 │ │ │ │ - ldr r7, [sp, #284] @ 0x11c │ │ │ │ - vldr d1, [pc, #1000] @ 16c28 │ │ │ │ - vldr d2, [pc, #1004] @ 16c30 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r7, [sp, #156] @ 0x9c │ │ │ │ - ldr r7, [sp, #288] @ 0x120 │ │ │ │ - vldr d3, [pc, #1000] @ 16c38 │ │ │ │ - vldr d0, [pc, #1004] @ 16c40 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r7, [sp, #160] @ 0xa0 │ │ │ │ - ldr.w r7, [pc, #1056] @ 16c7c │ │ │ │ - vldr d15, [pc, #1000] @ 16c48 │ │ │ │ + vldr d3, [pc, #1004] @ 183d0 │ │ │ │ + vldr d0, [pc, #1008] @ 183d8 │ │ │ │ + mov.w r9, r7, lsl #3 │ │ │ │ + ldr.w r7, [pc, #1060] @ 18414 │ │ │ │ + vldr d15, [pc, #1004] @ 183e0 │ │ │ │ ldr r6, [r6, r7] │ │ │ │ ldr r6, [r6, #0] │ │ │ │ - str r6, [sp, #164] @ 0xa4 │ │ │ │ - mov.w sl, r5, lsl #3 │ │ │ │ - mov.w ip, #80 @ 0x50 │ │ │ │ - add.w r6, r0, sl │ │ │ │ - mov.w lr, #72 @ 0x48 │ │ │ │ + str r6, [sp, #156] @ 0x9c │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ vldr d4, [r0] │ │ │ │ + subs.w r8, r8, #1 │ │ │ │ + add.w r6, r0, r7 │ │ │ │ vldr d8, [r1] │ │ │ │ vldr d7, [r6] │ │ │ │ - mul.w r6, ip, r5 │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - adds r7, r0, r6 │ │ │ │ - add r6, r1 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r1, sl │ │ │ │ + add.w r6, r4, r4, lsl #2 │ │ │ │ + mov.w ip, r6, lsl #4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w lr, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + vldr d6, [lr] │ │ │ │ + add.w lr, r1, r7 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ - vldr d6, [r7] │ │ │ │ - lsls r7, r5, #4 │ │ │ │ - vldr d7, [r6] │ │ │ │ - adds r6, r1, r7 │ │ │ │ - add r7, r0 │ │ │ │ + vldr d7, [ip] │ │ │ │ + vldr d6, [lr] │ │ │ │ + mov.w lr, r4, lsl #4 │ │ │ │ + add.w ip, r1, lr │ │ │ │ + add lr, r0 │ │ │ │ vstr d5, [sp, #16] │ │ │ │ - vsub.f64 d9, d6, d7 │ │ │ │ vstr d11, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d9, d6, d7 │ │ │ │ vstr d9, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ - vldr d6, [r6] │ │ │ │ - mul.w r6, lr, r5 │ │ │ │ - mul.w lr, lr, r4 │ │ │ │ - add.w r8, r1, r6 │ │ │ │ - add r6, r0 │ │ │ │ - vldr d7, [r8] │ │ │ │ + vldr d6, [ip] │ │ │ │ + add.w ip, r7, r4 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w fp, r1, ip │ │ │ │ + add ip, r0 │ │ │ │ + vldr d7, [fp] │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ vstr d10, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d10, d6, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d6, [r6] │ │ │ │ - mul.w r8, r7, r5 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ + vldr d7, [lr] │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w lr, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ vstr d10, [sp, #24] │ │ │ │ vadd.f64 d12, d7, d6 │ │ │ │ vsub.f64 d13, d6, d7 │ │ │ │ - add.w r6, r0, r8 │ │ │ │ - add r8, r1 │ │ │ │ - mul.w r7, r4, r7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - lsls r6, r5, #6 │ │ │ │ - add.w r9, r0, r6 │ │ │ │ - add r6, r1 │ │ │ │ + vldr d7, [lr] │ │ │ │ + mov.w lr, r4, lsl #6 │ │ │ │ + add.w fp, r0, lr │ │ │ │ + add lr, r1 │ │ │ │ + vldr d6, [fp] │ │ │ │ vstr d12, [sp] │ │ │ │ vstr d13, [sp, #72] @ 0x48 │ │ │ │ - vldr d6, [r9] │ │ │ │ - mov.w r9, #56 @ 0x38 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r8] │ │ │ │ - mov.w r8, r5, lsl #5 │ │ │ │ - vstr d7, [sp, #80] @ 0x50 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, r0, r8 │ │ │ │ + vldr d6, [ip] │ │ │ │ vstr d5, [sp, #32] │ │ │ │ - add r8, r1 │ │ │ │ + vstr d7, [sp, #80] @ 0x50 │ │ │ │ + vldr d7, [lr] │ │ │ │ + mov.w lr, r4, lsl #5 │ │ │ │ + add.w ip, r0, lr │ │ │ │ + add lr, r1 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - mul.w r6, r9, r5 │ │ │ │ - mul.w r9, r9, r4 │ │ │ │ - add.w fp, r0, r6 │ │ │ │ - add r6, r1 │ │ │ │ - vstr d5, [sp, #88] @ 0x58 │ │ │ │ - vldr d5, [r8] │ │ │ │ + vldr d7, [ip] │ │ │ │ + sub.w ip, r7, r4 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w fp, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ vldr d6, [fp] │ │ │ │ + vstr d5, [sp, #88] @ 0x58 │ │ │ │ + vldr d5, [lr] │ │ │ │ vadd.f64 d13, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - movs r6, #40 @ 0x28 │ │ │ │ - mul.w r8, r6, r5 │ │ │ │ + vldr d7, [ip] │ │ │ │ + add.w ip, r1, r6 │ │ │ │ + add r6, r0 │ │ │ │ + add r1, sl │ │ │ │ + add r0, sl │ │ │ │ vstr d6, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d11, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - add.w fp, r1, r8 │ │ │ │ - add r8, r0 │ │ │ │ - mul.w r6, r4, r6 │ │ │ │ - vldr d6, [fp] │ │ │ │ - add fp, sl │ │ │ │ + vldr d6, [ip] │ │ │ │ + add ip, r7 │ │ │ │ + vldr d10, [ip] │ │ │ │ vstr d11, [sp, #112] @ 0x70 │ │ │ │ - vldr d10, [fp] │ │ │ │ vsub.f64 d7, d6, d10 │ │ │ │ vadd.f64 d14, d6, d10 │ │ │ │ vstr d7, [sp, #120] @ 0x78 │ │ │ │ - vldr d7, [r8] │ │ │ │ - add r8, sl │ │ │ │ - vldr d10, [sp, #24] │ │ │ │ + vldr d7, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ vstr d8, [sp, #8] │ │ │ │ - vldr d6, [r8] │ │ │ │ - add.w r8, r2, r9 │ │ │ │ + vldr d6, [r6] │ │ │ │ + sub.w ip, r7, r5 │ │ │ │ + vstr d4, [sp, #40] @ 0x28 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + vldr d10, [sp, #24] │ │ │ │ vstr d14, [sp, #144] @ 0x90 │ │ │ │ + add.w r6, r2, ip │ │ │ │ vstr d13, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d11, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #16] │ │ │ │ - vstr d4, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ + vstr d11, [sp, #128] @ 0x80 │ │ │ │ vstr d6, [sp, #136] @ 0x88 │ │ │ │ vldr d6, [sp] │ │ │ │ - vstr d11, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #32] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d7, d7, d13 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ vstr d7, [r2] │ │ │ │ vadd.f64 d7, d8, d9 │ │ │ │ vldr d8, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d7, d7, d14 │ │ │ │ - vldr d14, [pc, #564] @ 16c50 │ │ │ │ + vldr d14, [pc, #560] @ 183e8 │ │ │ │ vstr d7, [r3] │ │ │ │ vldr d7, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d6, d7, d1 │ │ │ │ - vldr d7, [pc, #556] @ 16c58 │ │ │ │ + vldr d7, [pc, #552] @ 183f0 │ │ │ │ vmla.f64 d6, d8, d7 │ │ │ │ - vldr d7, [sp, #120] @ 0x78 │ │ │ │ vldr d8, [sp, #112] @ 0x70 │ │ │ │ + vldr d7, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d8, d2 │ │ │ │ vmul.f64 d8, d13, d14 │ │ │ │ - vldr d13, [pc, #536] @ 16c60 │ │ │ │ + vldr d13, [pc, #532] @ 183f8 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #64] @ 0x40 │ │ │ │ vmls.f64 d6, d7, d0 │ │ │ │ - vldr d7, [pc, #528] @ 16c68 │ │ │ │ + vldr d7, [pc, #524] @ 18400 │ │ │ │ vnmls.f64 d8, d11, d7 │ │ │ │ vmov.f64 d7, d4 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ vldr d11, [sp] │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ vmla.f64 d7, d4, d13 │ │ │ │ vldr d4, [sp, #16] │ │ │ │ - vldr d13, [pc, #500] @ 16c68 │ │ │ │ + vldr d13, [pc, #496] @ 18400 │ │ │ │ vadd.f64 d8, d8, d7 │ │ │ │ - vldr d7, [pc, #500] @ 16c70 │ │ │ │ + vldr d7, [pc, #496] @ 18408 │ │ │ │ vmul.f64 d4, d4, d7 │ │ │ │ vmla.f64 d4, d11, d15 │ │ │ │ vldr d11, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d4, d8, d4 │ │ │ │ vsub.f64 d8, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d8, [r8] │ │ │ │ - mov.w r8, r4, lsl #5 │ │ │ │ - add.w sl, r2, r8 │ │ │ │ + vstr d8, [r6] │ │ │ │ + mov.w r6, r5, lsl #5 │ │ │ │ vldr d8, [sp, #104] @ 0x68 │ │ │ │ - add r8, r3 │ │ │ │ - vstr d6, [sl] │ │ │ │ + add.w lr, r2, r6 │ │ │ │ + add r6, r3 │ │ │ │ + vstr d6, [lr] │ │ │ │ + mov.w lr, r5, lsl #4 │ │ │ │ vldr d6, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d4, d6, d1 │ │ │ │ - vldr d6, [pc, #416] @ 16c58 │ │ │ │ + vldr d6, [pc, #408] @ 183f0 │ │ │ │ vmla.f64 d4, d11, d6 │ │ │ │ vldr d6, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vnmls.f64 d6, d8, d2 │ │ │ │ vmul.f64 d8, d5, d14 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vldr d6, [sp, #72] @ 0x48 │ │ │ │ vmls.f64 d4, d6, d0 │ │ │ │ vldr d6, [sp, #144] @ 0x90 │ │ │ │ vnmls.f64 d8, d6, d13 │ │ │ │ - vldr d13, [pc, #380] @ 16c60 │ │ │ │ vldr d6, [sp, #8] │ │ │ │ + vldr d13, [pc, #368] @ 183f8 │ │ │ │ vmla.f64 d6, d12, d13 │ │ │ │ vmov.f64 d13, d10 │ │ │ │ vadd.f64 d8, d8, d6 │ │ │ │ vmul.f64 d6, d9, d7 │ │ │ │ vmla.f64 d6, d10, d15 │ │ │ │ vsub.f64 d6, d8, d6 │ │ │ │ vadd.f64 d8, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vstr d8, [r8] │ │ │ │ - add.w r8, r3, r9 │ │ │ │ - vldr d8, [pc, #324] @ 16c58 │ │ │ │ - vstr d6, [r8] │ │ │ │ - mov.w r8, r4, lsl #4 │ │ │ │ + vstr d8, [r6] │ │ │ │ + add.w r6, r3, ip │ │ │ │ + vldr d8, [pc, #316] @ 183f0 │ │ │ │ + vstr d6, [r6] │ │ │ │ + vmov.f64 d6, d11 │ │ │ │ + add.w r6, r3, lr │ │ │ │ vldr d10, [sp, #72] @ 0x48 │ │ │ │ - add.w sl, r3, r8 │ │ │ │ - add r8, r2 │ │ │ │ + add lr, r2 │ │ │ │ + vldr d11, [pc, #304] @ 183f8 │ │ │ │ vmul.f64 d4, d10, d8 │ │ │ │ vldr d10, [sp, #104] @ 0x68 │ │ │ │ - vmla.f64 d4, d11, d3 │ │ │ │ vmul.f64 d8, d5, d15 │ │ │ │ - vldr d11, [pc, #296] @ 16c60 │ │ │ │ + vmla.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d10, d0 │ │ │ │ vldr d10, [sp, #136] @ 0x88 │ │ │ │ vmla.f64 d6, d10, d1 │ │ │ │ vldr d10, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [sp, #144] @ 0x90 │ │ │ │ vmls.f64 d4, d10, d2 │ │ │ │ - vmov.f64 d10, d9 │ │ │ │ - vldr d9, [pc, #268] @ 16c68 │ │ │ │ vnmls.f64 d8, d6, d11 │ │ │ │ vldr d6, [sp, #8] │ │ │ │ + vmov.f64 d10, d9 │ │ │ │ + vldr d9, [pc, #252] @ 18400 │ │ │ │ vldr d11, [sp, #128] @ 0x80 │ │ │ │ vmla.f64 d6, d10, d9 │ │ │ │ vldr d9, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d8, d8, d6 │ │ │ │ vmul.f64 d6, d13, d7 │ │ │ │ - vmla.f64 d6, d12, d14 │ │ │ │ vldr d13, [sp, #96] @ 0x60 │ │ │ │ + vmla.f64 d6, d12, d14 │ │ │ │ vsub.f64 d6, d8, d6 │ │ │ │ vadd.f64 d8, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vldr d4, [sp, #112] @ 0x70 │ │ │ │ - vstr d8, [sl] │ │ │ │ - add.w sl, r3, lr │ │ │ │ - vldr d8, [pc, #188] @ 16c58 │ │ │ │ + vstr d8, [r6] │ │ │ │ + add.w r6, r7, r5 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - add lr, r2 │ │ │ │ - vstr d6, [sl] │ │ │ │ + vldr d8, [pc, #176] @ 183f0 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w fp, r3, r6 │ │ │ │ + add r6, r2 │ │ │ │ + vstr d6, [fp] │ │ │ │ vmul.f64 d6, d9, d8 │ │ │ │ vldr d9, [sp, #56] @ 0x38 │ │ │ │ vldr d8, [sp, #120] @ 0x78 │ │ │ │ vmla.f64 d6, d9, d3 │ │ │ │ vldr d9, [sp, #16] │ │ │ │ vmla.f64 d4, d8, d1 │ │ │ │ vmul.f64 d8, d13, d15 │ │ │ │ vmov.f64 d13, d14 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vldr d4, [sp, #88] @ 0x58 │ │ │ │ vmls.f64 d6, d4, d2 │ │ │ │ - vldr d4, [pc, #136] @ 16c60 │ │ │ │ + vldr d4, [pc, #120] @ 183f8 │ │ │ │ vnmls.f64 d8, d11, d4 │ │ │ │ - vldr d11, [pc, #136] @ 16c68 │ │ │ │ vldr d4, [sp, #40] @ 0x28 │ │ │ │ + vldr d11, [pc, #116] @ 18400 │ │ │ │ vmla.f64 d4, d9, d11 │ │ │ │ vldr d9, [sp] │ │ │ │ vldr d11, [sp, #32] │ │ │ │ vadd.f64 d8, d8, d4 │ │ │ │ vmul.f64 d4, d9, d7 │ │ │ │ vmla.f64 d4, d11, d14 │ │ │ │ vldr d11, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d4, d8, d4 │ │ │ │ vsub.f64 d8, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vldr d4, [sp, #64] @ 0x40 │ │ │ │ - vstr d8, [lr] │ │ │ │ - add.w lr, r2, ip │ │ │ │ - vldr d8, [sp, #56] @ 0x38 │ │ │ │ - add ip, r3 │ │ │ │ - vstr d6, [r8] │ │ │ │ - b.n 16c80 │ │ │ │ + b.n 18418 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ ldr r3, [r1, r0] │ │ │ │ ldrh.w r4, [fp, #3309] @ 0xced │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ ldrh r7, [r7, #44] @ 0x2c │ │ │ │ ldc2l 7, cr0, [r6, #-924]! @ 0xfffffc64 │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ @@ -17017,377 +17854,400 @@ │ │ │ │ adds r7, #95 @ 0x5f │ │ │ │ subs r7, #194 @ 0xc2 │ │ │ │ str r7, [r2, r1] │ │ │ │ ldr r3, [sp, #820] @ 0x334 │ │ │ │ push {r1, r3, r5} │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ cmp r0, #161 @ 0xa1 │ │ │ │ - cbnz r2, 16cac │ │ │ │ + cbnz r2, 18444 │ │ │ │ cmp r7, #25 │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - bcs.w 51b2c │ │ │ │ + bcs.w 532c4 │ │ │ │ @ instruction: 0xeb8c3fea │ │ │ │ asrs r6, r6, #10 │ │ │ │ - bls.n 16bfc │ │ │ │ + bls.n 18394 │ │ │ │ str r6, [sp, #160] @ 0xa0 │ │ │ │ subs r7, #218 @ 0xda │ │ │ │ ldr r7, [r0, r2] │ │ │ │ ldrb r7, [r6, #29] │ │ │ │ teq lr, #116736 @ 0x1c800 │ │ │ │ - strh r6, [r2, #28] │ │ │ │ + blt.n 18410 │ │ │ │ movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + vstr d8, [r6] │ │ │ │ + add.w r6, r5, r5, lsl #2 │ │ │ │ + vldr d8, [sp, #56] @ 0x38 │ │ │ │ + vstr d6, [lr] │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ - mov.w r8, r4, lsl #3 │ │ │ │ + mov.w fp, r6, lsl #4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w lr, r2, fp │ │ │ │ + add fp, r3 │ │ │ │ vmla.f64 d6, d8, d1 │ │ │ │ - vldr d8, [pc, #736] @ 16f70 │ │ │ │ + vldr d8, [pc, #760] @ 18738 │ │ │ │ vmul.f64 d4, d11, d8 │ │ │ │ vldr d11, [sp, #88] @ 0x58 │ │ │ │ vmov.f64 d14, d8 │ │ │ │ vldr d8, [sp, #120] @ 0x78 │ │ │ │ vmla.f64 d4, d11, d0 │ │ │ │ vldr d11, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [pc, #712] @ 16f78 │ │ │ │ + vldr d4, [pc, #736] @ 18740 │ │ │ │ vmla.f64 d6, d8, d2 │ │ │ │ vmul.f64 d8, d11, d13 │ │ │ │ - vldr d11, [pc, #708] @ 16f80 │ │ │ │ + vldr d11, [pc, #732] @ 18748 │ │ │ │ vnmls.f64 d8, d9, d4 │ │ │ │ vldr d9, [sp, #16] │ │ │ │ vldr d4, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d4, d9, d11 │ │ │ │ vldr d9, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d8, d8, d4 │ │ │ │ vldr d4, [sp, #32] │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ vmla.f64 d4, d9, d7 │ │ │ │ vsub.f64 d4, d8, d4 │ │ │ │ vsub.f64 d8, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d8, [lr] │ │ │ │ - add.w lr, r2, r8 │ │ │ │ - add r8, r3 │ │ │ │ + add.w lr, r2, r7 │ │ │ │ + vmov.f64 d8, d14 │ │ │ │ + add r7, r3 │ │ │ │ vstr d6, [lr] │ │ │ │ - add lr, r9 │ │ │ │ + add lr, ip │ │ │ │ vldr d6, [sp, #72] @ 0x48 │ │ │ │ vldr d9, [sp, #104] @ 0x68 │ │ │ │ - vldr d8, [sp, #80] @ 0x50 │ │ │ │ + vldr d14, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d4, d6, d3 │ │ │ │ vldr d6, [sp, #48] @ 0x30 │ │ │ │ vmla.f64 d4, d6, d1 │ │ │ │ - vmul.f64 d6, d9, d14 │ │ │ │ + vmul.f64 d6, d9, d8 │ │ │ │ + vldr d8, [sp, #80] @ 0x50 │ │ │ │ + vldr d9, [pc, #620] @ 18740 │ │ │ │ vmla.f64 d6, d8, d0 │ │ │ │ - vldr d14, [sp, #144] @ 0x90 │ │ │ │ - vldr d9, [pc, #596] @ 16f78 │ │ │ │ vmul.f64 d8, d14, d13 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vldr d6, [sp, #136] @ 0x88 │ │ │ │ vmla.f64 d4, d6, d2 │ │ │ │ vldr d6, [sp, #24] │ │ │ │ vnmls.f64 d8, d6, d9 │ │ │ │ vldr d6, [sp, #8] │ │ │ │ - vmla.f64 d6, d10, d11 │ │ │ │ vmov.f64 d9, d11 │ │ │ │ vldr d11, [sp, #120] @ 0x78 │ │ │ │ + vmla.f64 d6, d10, d9 │ │ │ │ vadd.f64 d8, d8, d6 │ │ │ │ vmul.f64 d6, d12, d15 │ │ │ │ vmla.f64 d6, d5, d7 │ │ │ │ vsub.f64 d6, d8, d6 │ │ │ │ vadd.f64 d8, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vldr d4, [sp, #112] @ 0x70 │ │ │ │ - vstr d8, [r8] │ │ │ │ - vstr d6, [ip] │ │ │ │ + vstr d8, [r7] │ │ │ │ + add.w r7, r5, r5, lsl #1 │ │ │ │ + vldr d8, [sp, #56] @ 0x38 │ │ │ │ + vstr d6, [fp] │ │ │ │ vmul.f64 d6, d4, d1 │ │ │ │ + mov.w ip, r7, lsl #3 │ │ │ │ vldr d4, [sp, #88] @ 0x58 │ │ │ │ - add.w ip, r2, r7 │ │ │ │ - vldr d8, [sp, #56] @ 0x38 │ │ │ │ - add r7, r3 │ │ │ │ - vmul.f64 d4, d4, d3 │ │ │ │ + mov.w r7, r7, lsl #4 │ │ │ │ vmla.f64 d6, d8, d0 │ │ │ │ - vldr d8, [pc, #484] @ 16f70 │ │ │ │ + vldr d8, [pc, #500] @ 18738 │ │ │ │ + vmul.f64 d4, d4, d3 │ │ │ │ vnmls.f64 d4, d11, d8 │ │ │ │ vldr d11, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d8, d11, d7 │ │ │ │ - vldr d11, [pc, #476] @ 16f78 │ │ │ │ + vldr d11, [pc, #488] @ 18740 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vldr d4, [sp, #64] @ 0x40 │ │ │ │ vmls.f64 d6, d4, d2 │ │ │ │ vldr d4, [sp, #96] @ 0x60 │ │ │ │ vnmls.f64 d8, d4, d9 │ │ │ │ vldr d9, [sp, #32] │ │ │ │ vldr d4, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d4, d9, d11 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ vldr d11, [sp] │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ vadd.f64 d8, d8, d4 │ │ │ │ vmul.f64 d4, d9, d15 │ │ │ │ - vmla.f64 d4, d11, d13 │ │ │ │ vldr d9, [sp, #104] @ 0x68 │ │ │ │ + vmla.f64 d4, d11, d13 │ │ │ │ vldr d11, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d4, d8, d4 │ │ │ │ vsub.f64 d8, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vmul.f64 d4, d9, d1 │ │ │ │ vldr d9, [sp, #80] @ 0x50 │ │ │ │ - vmla.f64 d4, d11, d0 │ │ │ │ vstr d8, [lr] │ │ │ │ - vstr d6, [ip] │ │ │ │ + add.w lr, r2, ip │ │ │ │ + vmla.f64 d4, d11, d0 │ │ │ │ + vldr d8, [pc, #384] @ 18738 │ │ │ │ + add ip, r3 │ │ │ │ + vstr d6, [lr] │ │ │ │ vmul.f64 d6, d9, d3 │ │ │ │ - vldr d8, [pc, #368] @ 16f70 │ │ │ │ vldr d9, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d6, d9, d8 │ │ │ │ + vldr d9, [pc, #376] @ 18748 │ │ │ │ vmul.f64 d8, d14, d7 │ │ │ │ - vldr d9, [pc, #368] @ 16f80 │ │ │ │ vnmls.f64 d8, d5, d9 │ │ │ │ - vldr d9, [pc, #352] @ 16f78 │ │ │ │ + vldr d9, [pc, #356] @ 18740 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vldr d6, [sp, #72] @ 0x48 │ │ │ │ vmls.f64 d4, d6, d2 │ │ │ │ vldr d6, [sp, #8] │ │ │ │ vmla.f64 d6, d12, d9 │ │ │ │ vmov.f64 d9, d10 │ │ │ │ vadd.f64 d8, d8, d6 │ │ │ │ vmul.f64 d6, d10, d15 │ │ │ │ vldr d10, [sp, #24] │ │ │ │ vmla.f64 d6, d10, d13 │ │ │ │ vsub.f64 d6, d8, d6 │ │ │ │ vadd.f64 d8, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vstr d8, [r7] │ │ │ │ - add.w r7, r3, r4, lsl #6 │ │ │ │ - vldr d8, [pc, #280] @ 16f70 │ │ │ │ - vstr d6, [r7] │ │ │ │ - adds r7, r3, r6 │ │ │ │ - vldr d10, [sp, #80] @ 0x50 │ │ │ │ + vstr d8, [ip] │ │ │ │ + add.w ip, r3, r5, lsl #6 │ │ │ │ + vldr d8, [pc, #284] @ 18738 │ │ │ │ + vstr d6, [ip] │ │ │ │ + add.w ip, r3, r6 │ │ │ │ add r6, r2 │ │ │ │ + vldr d10, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d6, d10, d8 │ │ │ │ vldr d10, [sp, #104] @ 0x68 │ │ │ │ vmla.f64 d6, d11, d2 │ │ │ │ - vldr d11, [pc, #268] @ 16f80 │ │ │ │ + vldr d11, [pc, #272] @ 18748 │ │ │ │ vmul.f64 d4, d10, d3 │ │ │ │ vldr d10, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d4, d10, d0 │ │ │ │ vldr d10, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [pc, #236] @ 16f78 │ │ │ │ + vldr d4, [pc, #240] @ 18740 │ │ │ │ vmls.f64 d6, d10, d1 │ │ │ │ vmul.f64 d10, d14, d15 │ │ │ │ vmov.f64 d14, d11 │ │ │ │ vnmls.f64 d10, d5, d4 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ vldr d5, [sp, #8] │ │ │ │ + vldr d4, [sp, #24] │ │ │ │ vmla.f64 d5, d4, d11 │ │ │ │ vldr d11, [sp] │ │ │ │ - vadd.f64 d10, d10, d5 │ │ │ │ + vadd.f64 d4, d10, d5 │ │ │ │ vmul.f64 d5, d9, d13 │ │ │ │ - vmla.f64 d5, d12, d7 │ │ │ │ vldr d9, [sp, #16] │ │ │ │ - vsub.f64 d5, d10, d5 │ │ │ │ vldr d10, [sp, #112] @ 0x70 │ │ │ │ + vmla.f64 d5, d12, d7 │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vldr d6, [sp, #88] @ 0x58 │ │ │ │ - vstr d4, [r7] │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ + vstr d4, [ip] │ │ │ │ + add.w ip, r3, r7 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vldr d8, [sp, #56] @ 0x38 │ │ │ │ - vldr d4, [sp, #96] @ 0x60 │ │ │ │ - mul.w r7, r4, r7 │ │ │ │ - vmla.f64 d6, d8, d2 │ │ │ │ - vldr d8, [sp, #64] @ 0x40 │ │ │ │ - add.w ip, r3, r7 │ │ │ │ add r7, r2 │ │ │ │ + add r3, r9 │ │ │ │ vstr d5, [ip] │ │ │ │ vmul.f64 d5, d10, d3 │ │ │ │ + add r2, r9 │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ vldr d10, [sp, #120] @ 0x78 │ │ │ │ + vmla.f64 d6, d8, d2 │ │ │ │ + vldr d8, [sp, #64] @ 0x40 │ │ │ │ vnmls.f64 d5, d10, d0 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vldr d5, [sp, #128] @ 0x80 │ │ │ │ vmls.f64 d6, d8, d1 │ │ │ │ - vldr d8, [pc, #100] @ 16f78 │ │ │ │ + vldr d8, [pc, #104] @ 18740 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vnmls.f64 d5, d4, d8 │ │ │ │ + vldr d8, [sp, #32] │ │ │ │ vldr d4, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d4, d11, d14 │ │ │ │ - vldr d8, [sp, #32] │ │ │ │ vadd.f64 d4, d5, d4 │ │ │ │ vmul.f64 d5, d9, d13 │ │ │ │ vmla.f64 d5, d8, d7 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vsub.f64 d7, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d7, [r7] │ │ │ │ vstr d6, [r6] │ │ │ │ ldr r6, [sp, #156] @ 0x9c │ │ │ │ - add r0, r6 │ │ │ │ - add r1, r6 │ │ │ │ - ldr r6, [sp, #160] @ 0xa0 │ │ │ │ - add r2, r6 │ │ │ │ - add r3, r6 │ │ │ │ - ldr r6, [sp, #164] @ 0xa4 │ │ │ │ - eors r5, r6 │ │ │ │ - eors r4, r6 │ │ │ │ - ldr r6, [sp, #280] @ 0x118 │ │ │ │ - subs r6, #1 │ │ │ │ - str r6, [sp, #280] @ 0x118 │ │ │ │ - bne.w 16866 │ │ │ │ - add sp, #172 @ 0xac │ │ │ │ + eor.w r4, r4, r6 │ │ │ │ + eor.w r5, r5, r6 │ │ │ │ + bne.w 17ffa │ │ │ │ + add sp, #164 @ 0xa4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ cmp r0, #161 @ 0xa1 │ │ │ │ - cbnz r2, 16fc4 │ │ │ │ + cbnz r2, 1878c │ │ │ │ cmp r7, #25 │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ asrs r6, r6, #10 │ │ │ │ - bls.n 16f0c │ │ │ │ + bls.n 186d4 │ │ │ │ str r6, [sp, #160] @ 0xa0 │ │ │ │ subs r7, #218 @ 0xda │ │ │ │ - bcs.w 51e4c │ │ │ │ + bcs.w 53614 │ │ │ │ @ instruction: 0xeb8c3fea │ │ │ │ │ │ │ │ -00016f88 : │ │ │ │ - ldr r2, [pc, #8] @ (16f94 ) │ │ │ │ - ldr r1, [pc, #12] @ (16f98 ) │ │ │ │ +00018750 : │ │ │ │ + ldr r2, [pc, #8] @ (1875c ) │ │ │ │ + ldr r1, [pc, #12] @ (18760 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - mov r0, r4 │ │ │ │ + ldr r6, [sp, #352] @ 0x160 │ │ │ │ movs r0, r1 │ │ │ │ - strb.w pc, [pc, #4095] @ 17f9b │ │ │ │ + str.w pc, [r7, #255]! │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r6, [pc, #1040] @ 173b8 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #116 @ 0x74 │ │ │ │ - add r6, pc │ │ │ │ - ldr r7, [sp, #224] @ 0xe0 │ │ │ │ + ldr r6, [pc, #60] @ (187c0 ) │ │ │ │ + ldr.w r8, [sp, #224] @ 0xe0 │ │ │ │ ldrd r5, r4, [sp, #216] @ 0xd8 │ │ │ │ - cmp r7, #0 │ │ │ │ - ble.w 173c0 │ │ │ │ - ldr.w ip, [pc, #1020] @ 173bc │ │ │ │ - mov.w sl, #48 @ 0x30 │ │ │ │ + add r6, pc │ │ │ │ + cmp.w r8, #0 │ │ │ │ + ble.w 18b9c │ │ │ │ ldr r7, [sp, #228] @ 0xe4 │ │ │ │ - mov.w r9, #24 │ │ │ │ - vldr d12, [pc, #996] @ 173b0 │ │ │ │ vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ - ldr.w r6, [r6, ip] │ │ │ │ - mov.w r8, r7, lsl #3 │ │ │ │ + vldr d12, [pc, #24] @ 187b8 │ │ │ │ + mov.w sl, r7, lsl #3 │ │ │ │ ldr r7, [sp, #232] @ 0xe8 │ │ │ │ + mov.w r9, r7, lsl #3 │ │ │ │ + ldr r7, [pc, #24] @ (187c4 ) │ │ │ │ + ldr r6, [r6, r7] │ │ │ │ ldr r6, [r6, #0] │ │ │ │ - lsls r7, r7, #3 │ │ │ │ str r6, [sp, #108] @ 0x6c │ │ │ │ - lsls r6, r5, #5 │ │ │ │ + b.n 187c8 │ │ │ │ + nop.w │ │ │ │ + ldr r4, [pc, #680] @ (18a64 ) │ │ │ │ + @ instruction: 0xe858b67a │ │ │ │ + subs r7, #235 @ 0xeb │ │ │ │ + bmi.n 18834 │ │ │ │ + movs r0, r1 │ │ │ │ + lsls r0, r7, #15 │ │ │ │ + movs r0, r0 │ │ │ │ + mov.w r7, r5, lsl #5 │ │ │ │ vldr d4, [r0] │ │ │ │ - add.w ip, r0, r6 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vldr d7, [ip] │ │ │ │ - add.w ip, r1, r6 │ │ │ │ + subs.w r8, r8, #1 │ │ │ │ + add.w r6, r0, r7 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r1, r7 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, r6 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add.w r6, r5, r5, lsl #1 │ │ │ │ + mov.w ip, r6, lsl #4 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ vmls.f64 d4, d5, d14 │ │ │ │ - vldr d3, [ip] │ │ │ │ - mul.w ip, sl, r5 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ add.w lr, r0, ip │ │ │ │ add ip, r1 │ │ │ │ vadd.f64 d5, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vldr d3, [lr] │ │ │ │ - add lr, r6 │ │ │ │ + add lr, r7 │ │ │ │ vstr d7, [sp] │ │ │ │ vstr d4, [sp, #88] @ 0x58 │ │ │ │ - vldr d4, [r1] │ │ │ │ vmul.f64 d6, d6, d12 │ │ │ │ + vldr d4, [r1] │ │ │ │ + vstr d6, [sp, #8] │ │ │ │ vmov.f64 d10, d4 │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ vmls.f64 d10, d5, d14 │ │ │ │ vldr d5, [lr] │ │ │ │ mov.w lr, r5, lsl #4 │ │ │ │ - vstr d6, [sp, #8] │ │ │ │ add.w fp, r0, lr │ │ │ │ add lr, r1 │ │ │ │ vldr d6, [fp] │ │ │ │ vldr d2, [lr] │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vstr d10, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d10, d3, d4 │ │ │ │ vmls.f64 d3, d4, d14 │ │ │ │ vldr d4, [ip] │ │ │ │ - add ip, r6 │ │ │ │ + add ip, r7 │ │ │ │ vmul.f64 d1, d6, d12 │ │ │ │ vldr d6, [ip] │ │ │ │ - mul.w ip, r9, r5 │ │ │ │ - add.w lr, r0, ip │ │ │ │ - vstr d1, [sp, #24] │ │ │ │ + add.w ip, r0, r6 │ │ │ │ + add r6, r1 │ │ │ │ vadd.f64 d5, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vstr d3, [sp, #16] │ │ │ │ - add ip, r1 │ │ │ │ + vstr d1, [sp, #24] │ │ │ │ vmul.f64 d0, d6, d12 │ │ │ │ vmov.f64 d6, d4 │ │ │ │ - vmls.f64 d6, d5, d14 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ - vldr d4, [lr] │ │ │ │ - add lr, r6 │ │ │ │ + vldr d4, [ip] │ │ │ │ + add ip, r7 │ │ │ │ + vldr d1, [ip] │ │ │ │ + add ip, r7 │ │ │ │ + vmls.f64 d6, d5, d14 │ │ │ │ vstr d0, [sp, #32] │ │ │ │ - vldr d1, [lr] │ │ │ │ - add lr, r6 │ │ │ │ vstr d6, [sp, #40] @ 0x28 │ │ │ │ - vldr d6, [lr] │ │ │ │ + vldr d6, [ip] │ │ │ │ vadd.f64 d5, d1, d6 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ vmls.f64 d4, d5, d14 │ │ │ │ vmul.f64 d11, d6, d12 │ │ │ │ vstr d11, [sp, #48] @ 0x30 │ │ │ │ vstr d4, [sp, #56] @ 0x38 │ │ │ │ - vldr d4, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vldr d1, [ip] │ │ │ │ - mov.w ip, #72 @ 0x48 │ │ │ │ - mul.w lr, ip, r5 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vldr d1, [r6] │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ + add.w ip, r6, r5 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w lr, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ vadd.f64 d5, d6, d1 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vmov.f64 d1, d4 │ │ │ │ - add.w ip, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ + vldr d0, [lr] │ │ │ │ + add.w lr, r0, r6 │ │ │ │ + add r6, r1 │ │ │ │ + add r0, sl │ │ │ │ + vldr d8, [lr] │ │ │ │ + add lr, r7 │ │ │ │ + add r1, sl │ │ │ │ vmls.f64 d1, d5, d14 │ │ │ │ - vldr d0, [ip] │ │ │ │ - mov.w ip, r5, lsl #3 │ │ │ │ - add.w fp, r0, ip │ │ │ │ vmul.f64 d15, d6, d12 │ │ │ │ vadd.f64 d6, d4, d5 │ │ │ │ - add ip, r1 │ │ │ │ - add r0, r8 │ │ │ │ - add r1, r8 │ │ │ │ - vldr d8, [fp] │ │ │ │ - add fp, r6 │ │ │ │ - vldr d4, [fp] │ │ │ │ + vldr d4, [lr] │ │ │ │ vstr d1, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d1, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vadd.f64 d5, d0, d1 │ │ │ │ vmls.f64 d0, d1, d14 │ │ │ │ vmul.f64 d13, d4, d12 │ │ │ │ vstr d0, [sp, #72] @ 0x48 │ │ │ │ - vldr d4, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vldr d8, [lr] │ │ │ │ - mul.w r6, sl, r4 │ │ │ │ - vldr d1, [ip] │ │ │ │ + vldr d4, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + add.w r7, r4, r4, lsl #1 │ │ │ │ + vldr d1, [r6] │ │ │ │ + mov.w r6, r7, lsl #4 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d8, [ip] │ │ │ │ add.w ip, r2, r6 │ │ │ │ vadd.f64 d0, d4, d1 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vadd.f64 d1, d8, d0 │ │ │ │ vmls.f64 d8, d0, d14 │ │ │ │ vmul.f64 d11, d4, d12 │ │ │ │ vadd.f64 d0, d2, d5 │ │ │ │ @@ -17405,95 +18265,93 @@ │ │ │ │ vstr d4, [r2] │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vsub.f64 d8, d4, d0 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ vldr d0, [sp, #72] @ 0x48 │ │ │ │ vstr d8, [ip] │ │ │ │ - mul.w ip, r9, r4 │ │ │ │ + add.w ip, r3, r7 │ │ │ │ + add r7, r2 │ │ │ │ vstr d4, [r3] │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ - add.w lr, r3, ip │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - add ip, r2 │ │ │ │ vldr d8, [sp, #80] @ 0x50 │ │ │ │ - vstr d4, [lr] │ │ │ │ - add lr, r6 │ │ │ │ + vstr d4, [ip] │ │ │ │ + add ip, r6 │ │ │ │ vadd.f64 d4, d2, d1 │ │ │ │ vldr d2, [sp, #16] │ │ │ │ - vstr d7, [lr] │ │ │ │ + vstr d7, [ip] │ │ │ │ vsub.f64 d7, d9, d10 │ │ │ │ - vldr d10, [sp, #96] @ 0x60 │ │ │ │ vldr d9, [sp, #88] @ 0x58 │ │ │ │ + vldr d10, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #40] @ 0x28 │ │ │ │ - vstr d5, [ip] │ │ │ │ - add ip, r6 │ │ │ │ + vstr d5, [r7] │ │ │ │ + add r7, r6 │ │ │ │ vldr d5, [sp, #24] │ │ │ │ - vstr d7, [ip] │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ + vstr d7, [r7] │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ vldr d7, [sp] │ │ │ │ + add.w ip, r3, r7 │ │ │ │ + add r7, r2 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ vldr d5, [sp, #56] @ 0x38 │ │ │ │ - add.w lr, r3, ip │ │ │ │ - add ip, r2 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d13, d8 │ │ │ │ vldr d8, [sp, #32] │ │ │ │ - vadd.f64 d8, d2, d8 │ │ │ │ vsub.f64 d1, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d5, d15 │ │ │ │ vadd.f64 d5, d0, d11 │ │ │ │ + vadd.f64 d8, d2, d8 │ │ │ │ vsub.f64 d0, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vldr d5, [sp, #8] │ │ │ │ vadd.f64 d5, d9, d5 │ │ │ │ vadd.f64 d2, d5, d8 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ vsub.f64 d8, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vstr d8, [lr] │ │ │ │ + vstr d8, [ip] │ │ │ │ vadd.f64 d8, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - add lr, r6 │ │ │ │ - vstr d8, [ip] │ │ │ │ add ip, r6 │ │ │ │ - vstr d3, [lr] │ │ │ │ - vstr d5, [ip] │ │ │ │ - mov.w ip, #80 @ 0x50 │ │ │ │ + vstr d8, [r7] │ │ │ │ + add r7, r6 │ │ │ │ + vstr d3, [ip] │ │ │ │ + vstr d5, [r7] │ │ │ │ vsub.f64 d5, d2, d6 │ │ │ │ + add.w r7, r4, r4, lsl #2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ + mov.w ip, r7, lsl #4 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ add.w lr, r2, ip │ │ │ │ add ip, r3 │ │ │ │ vstr d5, [lr] │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d5, [ip] │ │ │ │ mov.w ip, r4, lsl #5 │ │ │ │ add.w lr, r2, ip │ │ │ │ add ip, r3 │ │ │ │ vstr d6, [lr] │ │ │ │ vstr d7, [ip] │ │ │ │ - mov.w ip, #40 @ 0x28 │ │ │ │ + add.w ip, r3, r7 │ │ │ │ + add r7, r2 │ │ │ │ vldr d7, [sp] │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ vldr d1, [sp, #48] @ 0x30 │ │ │ │ - vldr d8, [sp, #80] @ 0x50 │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ vsub.f64 d6, d10, d7 │ │ │ │ - vldr d7, [sp, #40] @ 0x28 │ │ │ │ vldr d10, [sp, #24] │ │ │ │ - add.w lr, r3, ip │ │ │ │ + vldr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d8, [sp, #80] @ 0x50 │ │ │ │ vldr d0, [sp, #72] @ 0x48 │ │ │ │ - add ip, r2 │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ vsub.f64 d11, d0, d11 │ │ │ │ vldr d0, [sp, #8] │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d0, d9, d0 │ │ │ │ @@ -17507,5739 +18365,5767 @@ │ │ │ │ vsub.f64 d4, d4, d15 │ │ │ │ vadd.f64 d8, d0, d2 │ │ │ │ vsub.f64 d2, d0, d2 │ │ │ │ vsub.f64 d1, d4, d11 │ │ │ │ vadd.f64 d4, d4, d11 │ │ │ │ vsub.f64 d0, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - vstr d0, [lr] │ │ │ │ + vstr d0, [ip] │ │ │ │ vadd.f64 d0, d3, d2 │ │ │ │ vsub.f64 d2, d2, d3 │ │ │ │ - add lr, r6 │ │ │ │ - vstr d0, [ip] │ │ │ │ add ip, r6 │ │ │ │ - vstr d5, [lr] │ │ │ │ + vstr d0, [r7] │ │ │ │ + add r7, r6 │ │ │ │ + vstr d5, [ip] │ │ │ │ vsub.f64 d5, d8, d4 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ - vstr d2, [ip] │ │ │ │ - mov.w ip, r4, lsl #4 │ │ │ │ - add.w lr, r2, ip │ │ │ │ - add ip, r3 │ │ │ │ - add r2, r7 │ │ │ │ - add r3, r7 │ │ │ │ - vstr d5, [lr] │ │ │ │ + vstr d2, [r7] │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ + add.w ip, r2, r7 │ │ │ │ + add r7, r3 │ │ │ │ + add r2, r9 │ │ │ │ + add r3, r9 │ │ │ │ + vstr d5, [ip] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ - add lr, r6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [ip] │ │ │ │ add ip, r6 │ │ │ │ + vstr d5, [r7] │ │ │ │ + add r7, r6 │ │ │ │ ldr r6, [sp, #108] @ 0x6c │ │ │ │ - vstr d4, [lr] │ │ │ │ - eors r5, r6 │ │ │ │ - eors r4, r6 │ │ │ │ - ldr r6, [sp, #224] @ 0xe0 │ │ │ │ - vstr d7, [ip] │ │ │ │ - subs r6, #1 │ │ │ │ - str r6, [sp, #224] @ 0xe0 │ │ │ │ - bne.w 16fe2 │ │ │ │ - b.n 173c0 │ │ │ │ - ldr r4, [pc, #680] @ (1765c ) │ │ │ │ - @ instruction: 0xe858b67a │ │ │ │ - subs r7, #235 @ 0xeb │ │ │ │ - ldrb r6, [r2, #16] │ │ │ │ - movs r0, r1 │ │ │ │ - lsls r0, r7, #15 │ │ │ │ - movs r0, r0 │ │ │ │ + vstr d4, [ip] │ │ │ │ + vstr d7, [r7] │ │ │ │ + eor.w r5, r5, r6 │ │ │ │ + eor.w r4, r4, r6 │ │ │ │ + bne.w 187c8 │ │ │ │ add sp, #116 @ 0x74 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -000173cc : │ │ │ │ - ldr r2, [pc, #8] @ (173d8 ) │ │ │ │ - ldr r1, [pc, #12] @ (173dc ) │ │ │ │ +00018bb8 : │ │ │ │ + ldr r2, [pc, #8] @ (18bc4 ) │ │ │ │ + ldr r1, [pc, #12] @ (18bc8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - tst r4, r3 │ │ │ │ + ldr r2, [sp, #192] @ 0xc0 │ │ │ │ movs r0, r1 │ │ │ │ - @ instruction: 0xfbcbffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r0 │ │ │ │ - mov sl, r1 │ │ │ │ + @ instruction: 0xfba7ffff │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #228 @ 0xe4 │ │ │ │ - mov r1, r2 │ │ │ │ - mov r0, r3 │ │ │ │ - ldr.w r3, [pc, #1500] @ 179d0 │ │ │ │ - ldr r2, [sp, #336] @ 0x150 │ │ │ │ - add r3, pc │ │ │ │ - ldrd r4, r5, [sp, #328] @ 0x148 │ │ │ │ + sub sp, #204 @ 0xcc │ │ │ │ + ldr r2, [sp, #312] @ 0x138 │ │ │ │ + ldr.w r3, [pc, #1500] @ 191d0 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 17c2a │ │ │ │ - ldr r2, [sp, #340] @ 0x154 │ │ │ │ - mov r7, r4 │ │ │ │ - mov r6, r1 │ │ │ │ - mov r4, sl │ │ │ │ - mov ip, r5 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #344] @ 0x158 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #216] @ 0xd8 │ │ │ │ - ldr.w r2, [pc, #1464] @ 179d4 │ │ │ │ + add r3, pc │ │ │ │ + ble.w 19418 │ │ │ │ + ldr r2, [sp, #316] @ 0x13c │ │ │ │ + mov r9, r6 │ │ │ │ + mov fp, r0 │ │ │ │ + mov r8, r1 │ │ │ │ + ldrd sl, r6, [sp, #304] @ 0x130 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #188] @ 0xbc │ │ │ │ + ldr r2, [sp, #320] @ 0x140 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #192] @ 0xc0 │ │ │ │ + ldr.w r2, [pc, #1468] @ 191d4 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - mov r2, fp │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #220] @ 0xdc │ │ │ │ - mov.w fp, r7, lsl #6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r3, r2, fp │ │ │ │ - movs r5, #96 @ 0x60 │ │ │ │ - mov.w lr, #80 @ 0x50 │ │ │ │ - mov.w r9, #24 │ │ │ │ - vstr d6, [sp, #48] @ 0x30 │ │ │ │ - mov.w sl, r7, lsl #3 │ │ │ │ - vldr d6, [r3] │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - mul.w r5, r5, r7 │ │ │ │ - vldr d14, [r4] │ │ │ │ - mul.w r1, lr, r7 │ │ │ │ - mov.w lr, #88 @ 0x58 │ │ │ │ - mul.w r3, r3, r7 │ │ │ │ - str r1, [sp, #16] │ │ │ │ - str r3, [sp, #0] │ │ │ │ - mul.w r9, r9, r7 │ │ │ │ - adds r3, r2, r3 │ │ │ │ - vstr d14, [sp, #160] @ 0xa0 │ │ │ │ + str r3, [sp, #196] @ 0xc4 │ │ │ │ + mov.w lr, sl, lsl #6 │ │ │ │ + vldr d7, [r8] │ │ │ │ vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ - mul.w lr, lr, r7 │ │ │ │ - str r5, [sp, #8] │ │ │ │ - add fp, r4 │ │ │ │ + add.w r2, sl, sl, lsl #2 │ │ │ │ + mov.w r5, #88 @ 0x58 │ │ │ │ + add.w r3, fp, lr │ │ │ │ + mov.w r4, sl, lsl #5 │ │ │ │ + vldr d10, [fp] │ │ │ │ + mov.w r0, r2, lsl #4 │ │ │ │ + add lr, r8 │ │ │ │ + vldr d6, [r3] │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ + add.w r2, fp, r0 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + mul.w r5, r5, sl │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, fp, r4 │ │ │ │ + mov.w r4, sl, lsl #3 │ │ │ │ + str r3, [sp, #104] @ 0x68 │ │ │ │ + add r3, fp │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ vldr d7, [r3] │ │ │ │ - adds r3, r2, r5 │ │ │ │ - movs r5, #48 @ 0x30 │ │ │ │ - vldr d11, [r3] │ │ │ │ - adds r3, r2, r1 │ │ │ │ + add.w r3, sl, sl, lsl #1 │ │ │ │ + str r0, [sp, #120] @ 0x78 │ │ │ │ + add.w r0, r4, sl │ │ │ │ + vldr d4, [r2] │ │ │ │ + mov.w r1, r3, lsl #5 │ │ │ │ + add.w r2, fp, r4 │ │ │ │ + mov.w ip, r3, lsl #3 │ │ │ │ + str r5, [sp, #8] │ │ │ │ + vldr d13, [r2] │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + add.w r2, fp, ip │ │ │ │ + vstr d10, [sp, #16] │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ + add r1, fp │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - mul.w r5, r5, r7 │ │ │ │ - vldr d2, [r3] │ │ │ │ - lsls r3, r7, #5 │ │ │ │ - str r3, [sp, #24] │ │ │ │ - adds r3, r2, r3 │ │ │ │ - str r5, [sp, #32] │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, r2, sl │ │ │ │ - add sl, r4 │ │ │ │ + add ip, r8 │ │ │ │ + vldr d11, [r1] │ │ │ │ vadd.f64 d7, d2, d4 │ │ │ │ - vldr d13, [r3] │ │ │ │ - add.w r3, r2, r9 │ │ │ │ + add.w r1, fp, r5 │ │ │ │ vsub.f64 d2, d2, d4 │ │ │ │ - add r9, r4 │ │ │ │ vadd.f64 d10, d11, d7 │ │ │ │ vmls.f64 d11, d7, d14 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - mul.w r8, r3, r7 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - add.w r1, r2, r8 │ │ │ │ - add r8, r4 │ │ │ │ - vldr d1, [r1] │ │ │ │ - add.w r1, r2, lr │ │ │ │ - add lr, r4 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, fp, r0 │ │ │ │ + add r0, r8 │ │ │ │ + vldr d1, [r2] │ │ │ │ vadd.f64 d5, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vadd.f64 d3, d13, d5 │ │ │ │ vmls.f64 d13, d5, d14 │ │ │ │ vldr d5, [r1] │ │ │ │ - adds r1, r2, r5 │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ + add.w r1, fp, r3 │ │ │ │ + add r3, r8 │ │ │ │ vldr d1, [r1] │ │ │ │ - mul.w r5, r5, r7 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ - adds r5, r2, r5 │ │ │ │ + sub.w r1, r4, sl │ │ │ │ + add r4, r8 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r5, fp, r1 │ │ │ │ + add r1, r8 │ │ │ │ vadd.f64 d4, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vldr d1, [r5] │ │ │ │ - lsls r5, r7, #4 │ │ │ │ - adds r1, r2, r5 │ │ │ │ - add r5, r4 │ │ │ │ - vldr d0, [r1] │ │ │ │ - vadd.f64 d8, d1, d0 │ │ │ │ - vsub.f64 d1, d1, d0 │ │ │ │ + mov.w r5, sl, lsl #4 │ │ │ │ + add.w r2, fp, r5 │ │ │ │ + add r5, r8 │ │ │ │ + vldr d0, [r2] │ │ │ │ + vadd.f64 d8, d1, d0 │ │ │ │ + vsub.f64 d1, d1, d0 │ │ │ │ vadd.f64 d9, d5, d1 │ │ │ │ vadd.f64 d0, d4, d8 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vadd.f64 d15, d6, d9 │ │ │ │ vmls.f64 d6, d9, d14 │ │ │ │ - vstr d15, [sp, #56] @ 0x38 │ │ │ │ + vstr d15, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d15, d3, d10 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ vadd.f64 d10, d12, d0 │ │ │ │ vmls.f64 d12, d0, d14 │ │ │ │ - vstr d15, [sp, #64] @ 0x40 │ │ │ │ + vstr d15, [sp, #32] │ │ │ │ vadd.f64 d15, d3, d10 │ │ │ │ vsub.f64 d3, d3, d10 │ │ │ │ - vldr d10, [pc, #996] @ 17940 │ │ │ │ + vldr d10, [pc, #992] @ 19140 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ - vstr d15, [sp, #72] @ 0x48 │ │ │ │ - vstr d3, [sp, #168] @ 0xa8 │ │ │ │ + vstr d15, [sp, #40] @ 0x28 │ │ │ │ + vstr d3, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d3, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vsub.f64 d1, d3, d5 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ - vstr d5, [sp, #184] @ 0xb8 │ │ │ │ - vldr d5, [pc, #968] @ 17948 │ │ │ │ - vstr d1, [sp, #176] @ 0xb0 │ │ │ │ + vstr d1, [sp, #48] @ 0x30 │ │ │ │ + vstr d5, [sp, #56] @ 0x38 │ │ │ │ + vldr d5, [pc, #960] @ 19148 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vmul.f64 d4, d4, d5 │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vstr d7, [sp, #80] @ 0x50 │ │ │ │ + vadd.f64 d6, d7, d6 │ │ │ │ vsub.f64 d7, d13, d11 │ │ │ │ vadd.f64 d11, d11, d13 │ │ │ │ - vstr d2, [sp, #192] @ 0xc0 │ │ │ │ - vadd.f64 d2, d7, d4 │ │ │ │ - vsub.f64 d4, d7, d4 │ │ │ │ + vstr d6, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d13, d11, d12 │ │ │ │ - vadd.f64 d12, d11, d12 │ │ │ │ - vstr d2, [sp, #88] @ 0x58 │ │ │ │ - vstr d4, [sp, #96] @ 0x60 │ │ │ │ - vstr d13, [sp, #104] @ 0x68 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - vldr d6, [fp] │ │ │ │ - add.w fp, r4, r1 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - vstr d12, [sp, #112] @ 0x70 │ │ │ │ - vldr d7, [r8] │ │ │ │ - mov.w r8, #80 @ 0x50 │ │ │ │ - vldr d13, [fp] │ │ │ │ - add.w fp, r4, r1 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ - vldr d3, [r9] │ │ │ │ - mov.w r9, ip, lsl #3 │ │ │ │ - vldr d1, [fp] │ │ │ │ - add.w fp, r4, r1 │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ - vadd.f64 d12, d6, d13 │ │ │ │ + vadd.f64 d6, d7, d4 │ │ │ │ + vadd.f64 d11, d11, d12 │ │ │ │ + vsub.f64 d4, d7, d4 │ │ │ │ + vstr d6, [sp, #72] @ 0x48 │ │ │ │ + vstr d4, [sp, #80] @ 0x50 │ │ │ │ + vstr d13, [sp, #88] @ 0x58 │ │ │ │ + vstr d2, [sp, #152] @ 0x98 │ │ │ │ + vstr d11, [sp, #96] @ 0x60 │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ + vldr d6, [lr] │ │ │ │ + vldr d11, [r0] │ │ │ │ + add.w lr, r8, r2 │ │ │ │ + ldr r2, [sp, #112] @ 0x70 │ │ │ │ + vldr d15, [lr] │ │ │ │ + add.w lr, r8, r2 │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ + vldr d1, [lr] │ │ │ │ + vadd.f64 d12, d6, d15 │ │ │ │ + vsub.f64 d7, d6, d15 │ │ │ │ + add.w lr, r8, r2 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + vldr d6, [lr] │ │ │ │ + vmov.f64 d3, d1 │ │ │ │ + vstr d7, [sp, #104] @ 0x68 │ │ │ │ + add.w lr, r8, r2 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vldr d13, [lr] │ │ │ │ + mov.w lr, r6, lsl #6 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r0, r8, r2 │ │ │ │ + vldr d2, [r0] │ │ │ │ + vadd.f64 d5, d6, d13 │ │ │ │ vsub.f64 d13, d6, d13 │ │ │ │ - vldr d2, [lr] │ │ │ │ - vldr d6, [fp] │ │ │ │ - add.w fp, r4, r1 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ - vmov.f64 d9, d1 │ │ │ │ - mul.w r8, r8, ip │ │ │ │ - vldr d11, [fp] │ │ │ │ - add.w lr, r4, r1 │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ - mov.w fp, #24 │ │ │ │ - vadd.f64 d5, d6, d11 │ │ │ │ - vsub.f64 d11, d6, d11 │ │ │ │ - vadd.f64 d6, d3, d7 │ │ │ │ - vsub.f64 d3, d3, d7 │ │ │ │ - vldr d7, [lr] │ │ │ │ - add.w lr, r4, r1 │ │ │ │ - movs r1, #40 @ 0x28 │ │ │ │ - vmls.f64 d9, d5, d14 │ │ │ │ + vldr d6, [ip] │ │ │ │ + mov.w ip, r6, lsl #4 │ │ │ │ + vadd.f64 d9, d2, d7 │ │ │ │ + vsub.f64 d2, d2, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vmls.f64 d3, d5, d14 │ │ │ │ vadd.f64 d1, d1, d5 │ │ │ │ - vldr d5, [sl] │ │ │ │ + vldr d5, [r4] │ │ │ │ + vadd.f64 d4, d6, d11 │ │ │ │ + vsub.f64 d11, d6, d11 │ │ │ │ + mov.w r4, r6, lsl #5 │ │ │ │ + vldr d6, [r5] │ │ │ │ + mov.w r5, r6, lsl #3 │ │ │ │ + add.w r3, r7, r5 │ │ │ │ + vstr d1, [sp] │ │ │ │ + vmov.f64 d10, d3 │ │ │ │ + vmov.f64 d3, d5 │ │ │ │ + vadd.f64 d5, d5, d4 │ │ │ │ + vmls.f64 d3, d4, d14 │ │ │ │ + vadd.f64 d4, d7, d6 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vsub.f64 d1, d5, d1 │ │ │ │ + vadd.f64 d6, d9, d4 │ │ │ │ + vsub.f64 d4, d4, d9 │ │ │ │ + vldr d9, [pc, #708] @ 19148 │ │ │ │ vadd.f64 d8, d2, d7 │ │ │ │ - vsub.f64 d2, d2, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add.w r5, r0, r9 │ │ │ │ - mul.w r1, r1, ip │ │ │ │ - vmov.f64 d0, d5 │ │ │ │ - add r9, r6 │ │ │ │ - vmls.f64 d0, d6, d14 │ │ │ │ - vadd.f64 d5, d5, d6 │ │ │ │ - vldr d6, [lr] │ │ │ │ - mov.w lr, ip, lsl #5 │ │ │ │ - vstr d9, [sp] │ │ │ │ - vadd.f64 d4, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d10, d5, d1 │ │ │ │ - vadd.f64 d5, d1, d5 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ - vmov.f64 d15, d0 │ │ │ │ - vadd.f64 d7, d8, d4 │ │ │ │ - vadd.f64 d0, d2, d6 │ │ │ │ - vstr d10, [sp, #120] @ 0x78 │ │ │ │ - vsub.f64 d4, d4, d8 │ │ │ │ - vldr d8, [pc, #680] @ 17948 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ - vldr d2, [pc, #680] @ 17950 │ │ │ │ - vadd.f64 d10, d13, d0 │ │ │ │ - vstr d0, [sp, #8] │ │ │ │ - vmul.f64 d4, d4, d8 │ │ │ │ - vstr d10, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d10, d9, d15 │ │ │ │ - vmov.f64 d9, d12 │ │ │ │ - vmls.f64 d9, d7, d14 │ │ │ │ - vadd.f64 d7, d12, d7 │ │ │ │ - vsub.f64 d0, d10, d9 │ │ │ │ - vadd.f64 d10, d10, d9 │ │ │ │ - vldr d9, [sp] │ │ │ │ - vsub.f64 d15, d15, d9 │ │ │ │ - vstr d0, [sp, #16] │ │ │ │ - vldr d9, [pc, #608] @ 17940 │ │ │ │ - vadd.f64 d0, d15, d4 │ │ │ │ - vsub.f64 d4, d15, d4 │ │ │ │ - vstr d0, [sp, #200] @ 0xc8 │ │ │ │ - vldr d0, [sp, #8] │ │ │ │ - vstr d4, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ - vadd.f64 d7, d5, d7 │ │ │ │ - vadd.f64 d5, d11, d3 │ │ │ │ - vmls.f64 d13, d0, d14 │ │ │ │ - vsub.f64 d11, d11, d3 │ │ │ │ - vldr d3, [pc, #588] @ 17958 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + vstr d1, [sp, #8] │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d0, d10, d3 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vsub.f64 d12, d6, d5 │ │ │ │ - vadd.f64 d9, d5, d6 │ │ │ │ - vmul.f64 d11, d11, d8 │ │ │ │ - vldr d6, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d6, d6, d1 │ │ │ │ - vsub.f64 d5, d13, d11 │ │ │ │ - vadd.f64 d8, d13, d11 │ │ │ │ - vldr d13, [pc, #560] @ 17960 │ │ │ │ - vstr d5, [sp, #144] @ 0x90 │ │ │ │ - vstr d8, [sp, #152] @ 0x98 │ │ │ │ - vstr d6, [r6] │ │ │ │ - vldr d14, [sp, #160] @ 0xa0 │ │ │ │ - vldr d0, [sp, #16] │ │ │ │ - vldr d5, [pc, #544] @ 17968 │ │ │ │ - vadd.f64 d6, d14, d7 │ │ │ │ - vldr d15, [sp, #56] @ 0x38 │ │ │ │ - vstr d12, [sp] │ │ │ │ - vldr d11, [sp, #80] @ 0x50 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vmul.f64 d6, d0, d13 │ │ │ │ - vmla.f64 d6, d9, d5 │ │ │ │ - vmul.f64 d5, d10, d3 │ │ │ │ - vmla.f64 d5, d12, d2 │ │ │ │ - vldr d3, [pc, #512] @ 17970 │ │ │ │ - vldr d13, [pc, #516] @ 17978 │ │ │ │ - vldr d2, [sp, #64] @ 0x40 │ │ │ │ - vldr d0, [pc, #516] @ 17980 │ │ │ │ - vsub.f64 d12, d5, d6 │ │ │ │ - vadd.f64 d8, d6, d5 │ │ │ │ - vmul.f64 d6, d15, d3 │ │ │ │ - vldr d15, [sp, #192] @ 0xc0 │ │ │ │ - vstr d8, [sp, #32] │ │ │ │ - vmov.f64 d5, d6 │ │ │ │ - vmul.f64 d6, d11, d13 │ │ │ │ - vldr d8, [pc, #492] @ 17988 │ │ │ │ - vmla.f64 d5, d2, d0 │ │ │ │ - vldr d11, [sp, #96] @ 0x60 │ │ │ │ - vldr d2, [pc, #488] @ 17990 │ │ │ │ - vnmls.f64 d6, d11, d8 │ │ │ │ - vldr d11, [sp, #88] @ 0x58 │ │ │ │ - vmul.f64 d2, d11, d2 │ │ │ │ - vldr d11, [pc, #480] @ 17998 │ │ │ │ - vstr d5, [sp, #8] │ │ │ │ - vmla.f64 d2, d15, d11 │ │ │ │ - vsub.f64 d1, d6, d2 │ │ │ │ - vadd.f64 d2, d6, d2 │ │ │ │ - vldr d6, [sp, #64] @ 0x40 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ + vadd.f64 d1, d1, d8 │ │ │ │ + vstr d1, [sp, #160] @ 0xa0 │ │ │ │ + vmov.f64 d1, d3 │ │ │ │ + vmov.f64 d3, d12 │ │ │ │ + vmls.f64 d3, d6, d14 │ │ │ │ + vsub.f64 d10, d1, d10 │ │ │ │ + vldr d1, [sp] │ │ │ │ + vadd.f64 d6, d12, d6 │ │ │ │ + vldr d12, [pc, #640] @ 19140 │ │ │ │ + vadd.f64 d5, d1, d5 │ │ │ │ + vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d15, d0, d3 │ │ │ │ + vadd.f64 d3, d0, d3 │ │ │ │ + vadd.f64 d0, d10, d4 │ │ │ │ + vsub.f64 d4, d10, d4 │ │ │ │ + vldr d10, [sp, #16] │ │ │ │ + vstr d15, [sp, #112] @ 0x70 │ │ │ │ + vldr d15, [sp, #104] @ 0x68 │ │ │ │ + vstr d4, [sp, #120] @ 0x78 │ │ │ │ + vsub.f64 d4, d5, d6 │ │ │ │ + vadd.f64 d6, d5, d6 │ │ │ │ + vadd.f64 d5, d13, d11 │ │ │ │ + vsub.f64 d13, d13, d11 │ │ │ │ + vstr d0, [sp, #168] @ 0xa8 │ │ │ │ + vmls.f64 d15, d8, d14 │ │ │ │ + vldr d14, [pc, #588] @ 19150 │ │ │ │ + vmul.f64 d4, d4, d12 │ │ │ │ + vmul.f64 d13, d13, d9 │ │ │ │ + vadd.f64 d2, d5, d7 │ │ │ │ + vldr d8, [pc, #580] @ 19158 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vadd.f64 d5, d10, d1 │ │ │ │ + vldr d10, [pc, #576] @ 19160 │ │ │ │ + vmul.f64 d1, d3, d14 │ │ │ │ + vsub.f64 d9, d15, d13 │ │ │ │ + vadd.f64 d12, d15, d13 │ │ │ │ + vstr d5, [r9] │ │ │ │ + vmla.f64 d1, d7, d8 │ │ │ │ + vstr d9, [sp, #104] @ 0x68 │ │ │ │ + vstr d12, [sp, #128] @ 0x80 │ │ │ │ + vldr d5, [sp, #24] │ │ │ │ + str r4, [sp, #0] │ │ │ │ + vldr d9, [pc, #544] @ 19168 │ │ │ │ + vldr d15, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ + vldr d12, [pc, #540] @ 19170 │ │ │ │ + vldr d8, [sp, #32] │ │ │ │ + vldr d11, [sp, #64] @ 0x40 │ │ │ │ + vstr d5, [r7] │ │ │ │ + vmul.f64 d5, d15, d9 │ │ │ │ + vldr d14, [sp, #80] @ 0x50 │ │ │ │ + vldr d9, [pc, #524] @ 19178 │ │ │ │ + vmla.f64 d5, d2, d12 │ │ │ │ + vldr d15, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d12, d1, d5 │ │ │ │ + vadd.f64 d0, d5, d1 │ │ │ │ + vldr d5, [pc, #512] @ 19180 │ │ │ │ + vldr d1, [pc, #516] @ 19188 │ │ │ │ + vmul.f64 d5, d11, d5 │ │ │ │ + vstr d0, [sp, #176] @ 0xb0 │ │ │ │ + vldr d0, [sp, #136] @ 0x88 │ │ │ │ + vldr d11, [pc, #508] @ 19190 │ │ │ │ + vnmls.f64 d5, d14, d1 │ │ │ │ + vldr d14, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d13, d0, d9 │ │ │ │ + vmla.f64 d13, d8, d10 │ │ │ │ + vmul.f64 d8, d14, d11 │ │ │ │ + vldr d14, [pc, #492] @ 19198 │ │ │ │ + vldr d11, [pc, #496] @ 191a0 │ │ │ │ + vmla.f64 d8, d15, d14 │ │ │ │ + vsub.f64 d1, d5, d8 │ │ │ │ + vadd.f64 d5, d5, d8 │ │ │ │ + vldr d8, [sp, #32] │ │ │ │ + vmul.f64 d9, d8, d9 │ │ │ │ + vldr d8, [pc, #464] @ 19198 │ │ │ │ + vmul.f64 d11, d5, d11 │ │ │ │ + vadd.f64 d14, d13, d1 │ │ │ │ vadd.f64 d1, d1, d1 │ │ │ │ - vnmls.f64 d6, d3, d0 │ │ │ │ - vldr d3, [pc, #428] @ 17990 │ │ │ │ - vldr d0, [sp, #88] @ 0x58 │ │ │ │ - vstr d5, [sp, #40] @ 0x28 │ │ │ │ - vldr d5, [pc, #432] @ 179a0 │ │ │ │ - vmul.f64 d2, d2, d5 │ │ │ │ - vstr d6, [sp, #24] │ │ │ │ - vmul.f64 d6, d15, d3 │ │ │ │ - vldr d15, [pc, #424] @ 179a8 │ │ │ │ - vnmls.f64 d6, d0, d11 │ │ │ │ - vldr d11, [sp, #96] @ 0x60 │ │ │ │ + vnmls.f64 d9, d0, d10 │ │ │ │ + vldr d10, [pc, #436] @ 19190 │ │ │ │ + vldr d0, [sp, #72] @ 0x48 │ │ │ │ + vsub.f64 d1, d1, d13 │ │ │ │ + vldr d13, [pc, #384] @ 19168 │ │ │ │ + vmul.f64 d5, d15, d10 │ │ │ │ + vldr d15, [sp, #112] @ 0x70 │ │ │ │ + vnmls.f64 d5, d0, d8 │ │ │ │ vldr d0, [sp, #80] @ 0x50 │ │ │ │ - vmul.f64 d3, d11, d13 │ │ │ │ - vmla.f64 d3, d0, d8 │ │ │ │ - vsub.f64 d0, d6, d3 │ │ │ │ - vadd.f64 d6, d6, d3 │ │ │ │ - vmul.f64 d11, d6, d5 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ - vsub.f64 d8, d6, d0 │ │ │ │ - vldr d6, [pc, #388] @ 179b0 │ │ │ │ - vadd.f64 d0, d0, d0 │ │ │ │ - vmul.f64 d3, d9, d6 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - vldr d6, [pc, #380] @ 179b8 │ │ │ │ - vnmls.f64 d3, d9, d6 │ │ │ │ - vldr d6, [sp] │ │ │ │ - str r1, [sp, #0] │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ - vldr d15, [pc, #372] @ 179c0 │ │ │ │ - vnmls.f64 d6, d10, d15 │ │ │ │ - vldr d10, [pc, #372] @ 179c8 │ │ │ │ - vsub.f64 d9, d4, d3 │ │ │ │ - vadd.f64 d3, d3, d3 │ │ │ │ - vmls.f64 d14, d7, d10 │ │ │ │ - vadd.f64 d3, d3, d4 │ │ │ │ - vsub.f64 d7, d14, d6 │ │ │ │ - vadd.f64 d6, d6, d6 │ │ │ │ - vadd.f64 d6, d6, d14 │ │ │ │ - vldr d14, [sp, #24] │ │ │ │ - vadd.f64 d4, d9, d7 │ │ │ │ - vsub.f64 d7, d7, d9 │ │ │ │ - vadd.f64 d0, d0, d14 │ │ │ │ - vadd.f64 d9, d3, d6 │ │ │ │ - vsub.f64 d6, d6, d3 │ │ │ │ - vadd.f64 d10, d0, d9 │ │ │ │ - vsub.f64 d9, d9, d0 │ │ │ │ - vstr d10, [r5] │ │ │ │ - movs r5, #96 @ 0x60 │ │ │ │ - mul.w sl, r5, ip │ │ │ │ - add.w r5, r0, sl │ │ │ │ - add sl, r6 │ │ │ │ - vstr d9, [r5] │ │ │ │ - adds r5, r0, r1 │ │ │ │ - vldr d9, [sp, #8] │ │ │ │ - vsub.f64 d1, d1, d9 │ │ │ │ - vadd.f64 d3, d1, d6 │ │ │ │ - vsub.f64 d6, d6, d1 │ │ │ │ - vstr d3, [r5] │ │ │ │ - mov.w r5, ip, lsl #6 │ │ │ │ - str r5, [sp, #8] │ │ │ │ - adds r5, r0, r5 │ │ │ │ - vadd.f64 d3, d12, d2 │ │ │ │ - vsub.f64 d2, d12, d2 │ │ │ │ - vldr d12, [pc, #136] @ 17958 │ │ │ │ - vstr d6, [r5] │ │ │ │ - vsub.f64 d6, d4, d8 │ │ │ │ - add.w r5, r0, lr │ │ │ │ - vadd.f64 d8, d8, d4 │ │ │ │ - add lr, r6 │ │ │ │ - vsub.f64 d1, d6, d3 │ │ │ │ - vadd.f64 d6, d6, d3 │ │ │ │ - vstr d1, [r5] │ │ │ │ - add.w r5, r0, r8 │ │ │ │ - vldr d1, [pc, #164] @ 17998 │ │ │ │ - add r8, r6 │ │ │ │ - vstr d6, [r5] │ │ │ │ - mul.w r5, fp, ip │ │ │ │ - vadd.f64 d6, d2, d8 │ │ │ │ - str r5, [sp, #16] │ │ │ │ - vldr d9, [sp, #32] │ │ │ │ - adds r5, r0, r5 │ │ │ │ - vldr d14, [sp, #40] @ 0x28 │ │ │ │ - mov.w fp, #48 @ 0x30 │ │ │ │ - vsub.f64 d8, d8, d2 │ │ │ │ - vldr d10, [sp, #184] @ 0xb8 │ │ │ │ - vstr d6, [r5] │ │ │ │ - vadd.f64 d6, d11, d7 │ │ │ │ - vadd.f64 d4, d9, d14 │ │ │ │ - adds r5, r0, r3 │ │ │ │ - mul.w r1, fp, ip │ │ │ │ - mov.w fp, #88 @ 0x58 │ │ │ │ - vsub.f64 d7, d7, d11 │ │ │ │ - str r1, [sp, #24] │ │ │ │ - b.n 179d8 │ │ │ │ + vldr d8, [pc, #388] @ 19180 │ │ │ │ + vmul.f64 d10, d0, d8 │ │ │ │ + vldr d0, [sp, #64] @ 0x40 │ │ │ │ + vldr d8, [pc, #384] @ 19188 │ │ │ │ + vmla.f64 d10, d0, d8 │ │ │ │ + vldr d0, [pc, #408] @ 191a8 │ │ │ │ + vmul.f64 d2, d2, d0 │ │ │ │ + vldr d0, [pc, #408] @ 191b0 │ │ │ │ + vsub.f64 d8, d5, d10 │ │ │ │ + vadd.f64 d10, d5, d10 │ │ │ │ + vldr d5, [pc, #380] @ 191a0 │ │ │ │ + vnmls.f64 d2, d15, d0 │ │ │ │ + vldr d15, [pc, #396] @ 191b8 │ │ │ │ + vmul.f64 d10, d10, d5 │ │ │ │ + vsub.f64 d5, d9, d8 │ │ │ │ + vadd.f64 d8, d8, d8 │ │ │ │ + vmul.f64 d7, d7, d15 │ │ │ │ + vldr d15, [pc, #384] @ 191c0 │ │ │ │ + vsub.f64 d0, d4, d2 │ │ │ │ + vadd.f64 d2, d2, d2 │ │ │ │ + vadd.f64 d8, d8, d9 │ │ │ │ + vldr d9, [pc, #320] @ 19190 │ │ │ │ + vnmls.f64 d7, d3, d15 │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ + vldr d15, [pc, #364] @ 191c8 │ │ │ │ + vadd.f64 d2, d2, d4 │ │ │ │ + vmls.f64 d3, d6, d15 │ │ │ │ + vsub.f64 d6, d3, d7 │ │ │ │ + vadd.f64 d7, d7, d7 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ + vadd.f64 d4, d0, d6 │ │ │ │ + vsub.f64 d6, d6, d0 │ │ │ │ + vadd.f64 d3, d2, d7 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + vadd.f64 d0, d8, d3 │ │ │ │ + vsub.f64 d3, d3, d8 │ │ │ │ + vldr d8, [pc, #276] @ 191a0 │ │ │ │ + vstr d0, [r3] │ │ │ │ + add.w r3, r6, r6, lsl #1 │ │ │ │ + mov.w r2, r3, lsl #5 │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + str r2, [sp, #24] │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ + vstr d3, [r1] │ │ │ │ + add.w r1, r6, r6, lsl #2 │ │ │ │ + vadd.f64 d3, d1, d7 │ │ │ │ + vsub.f64 d7, d7, d1 │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ + vldr d1, [pc, #208] @ 19188 │ │ │ │ + mov.w r0, r1, lsl #3 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + str r0, [sp, #32] │ │ │ │ + add r0, r7 │ │ │ │ + str r2, [sp, #64] @ 0x40 │ │ │ │ + vstr d3, [r0] │ │ │ │ + add.w r0, r7, lr │ │ │ │ + vadd.f64 d3, d12, d11 │ │ │ │ + vsub.f64 d11, d12, d11 │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ + add lr, r9 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vsub.f64 d7, d4, d5 │ │ │ │ + vadd.f64 d5, d5, d4 │ │ │ │ + add.w r0, r7, r4 │ │ │ │ + vsub.f64 d2, d7, d3 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ + vldr d3, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d4, d11, d5 │ │ │ │ + vsub.f64 d5, d5, d11 │ │ │ │ + vstr d2, [r0] │ │ │ │ + add.w r0, r7, r1 │ │ │ │ + add r1, r9 │ │ │ │ + vstr d7, [r0] │ │ │ │ + add.w r0, r7, r2 │ │ │ │ + vadd.f64 d7, d10, d6 │ │ │ │ + vsub.f64 d6, d6, d10 │ │ │ │ + vldr d10, [pc, #124] @ 19198 │ │ │ │ + vstr d4, [r0] │ │ │ │ + add.w r0, r5, r6 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + add.w r4, r7, r0 │ │ │ │ + add r0, r9 │ │ │ │ + vstr d5, [r4] │ │ │ │ + vadd.f64 d5, d3, d14 │ │ │ │ + b.n 191d8 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ str r1, [sp, #308] @ 0x134 │ │ │ │ strh r3, [r5, #22] │ │ │ │ subs r2, #199 @ 0xc7 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - ldr r4, [pc, #680] @ (17bf4 ) │ │ │ │ + ldr r4, [pc, #680] @ (193f4 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - subs r0, #150 @ 0x96 │ │ │ │ - adds r0, #12 │ │ │ │ - movs r5, #145 @ 0x91 │ │ │ │ - subs r7, #189 @ 0xbd │ │ │ │ adds r1, #49 @ 0x31 │ │ │ │ sxth r7, r1 │ │ │ │ adds r1, r7, #3 │ │ │ │ subs r7, #224 @ 0xe0 │ │ │ │ + subs r0, #150 @ 0x96 │ │ │ │ + adds r0, #12 │ │ │ │ + movs r5, #145 @ 0x91 │ │ │ │ + subs r7, #189 @ 0xbd │ │ │ │ + lsls r7, r2, #30 │ │ │ │ + strh r6, [r6, #62] @ 0x3e │ │ │ │ + str r5, [r1, #120] @ 0x78 │ │ │ │ + subs r7, #226 @ 0xe2 │ │ │ │ subs.w sp, r7, sp, lsl #18 │ │ │ │ lsls r7, r2, #22 │ │ │ │ subs r7, #209 @ 0xd1 │ │ │ │ movs r6, #62 @ 0x3e │ │ │ │ - b.n 17d1c │ │ │ │ + b.n 19524 │ │ │ │ ldmia r3!, {r0} │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ push {r0, r2, r4, r6, r7, lr} │ │ │ │ strb r5, [r6, #25] │ │ │ │ - ldr r2, [pc, #176] @ (17a28 ) │ │ │ │ + ldr r2, [pc, #176] @ (19230 ) │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ str r5, [sp, #616] @ 0x268 │ │ │ │ str r3, [r1, #12] │ │ │ │ asrs r4, r0, #20 │ │ │ │ subs r7, #196 @ 0xc4 │ │ │ │ - lsls r7, r2, #30 │ │ │ │ - strh r6, [r6, #62] @ 0x3e │ │ │ │ - str r5, [r1, #120] @ 0x78 │ │ │ │ - subs r7, #226 @ 0xe2 │ │ │ │ ldc2 2, cr10, [sl, #284]! @ 0x11c │ │ │ │ str r4, [r3, #100] @ 0x64 │ │ │ │ subs r7, #208 @ 0xd0 │ │ │ │ movs r5, #167 @ 0xa7 │ │ │ │ adds r6, r3, #2 │ │ │ │ adds r7, #28 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ stmia r0!, {r0, r2, r3, r7} │ │ │ │ ldr r1, [sp, #936] @ 0x3a8 │ │ │ │ stmia r1!, {r0, r2, r6} │ │ │ │ subs r7, #135 @ 0x87 │ │ │ │ - ldr r4, [pc, #680] @ (17c4c ) │ │ │ │ + ldr r4, [pc, #680] @ (1944c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ - adds r1, #49 @ 0x31 │ │ │ │ - sxth r7, r1 │ │ │ │ - adds r1, r7, #3 │ │ │ │ - subs r7, #208 @ 0xd0 │ │ │ │ subs.w sp, r7, sp, lsl #18 │ │ │ │ lsls r7, r2, #22 │ │ │ │ subs r7, #193 @ 0xc1 │ │ │ │ ldr r4, [r2, #108] @ 0x6c │ │ │ │ str r6, [sp, #572] @ 0x23c │ │ │ │ strh r6, [r2, #58] @ 0x3a │ │ │ │ subs r7, #208 @ 0xd0 │ │ │ │ - beq.n 17a8c │ │ │ │ + adds r1, #49 @ 0x31 │ │ │ │ + sxth r7, r1 │ │ │ │ + adds r1, r7, #3 │ │ │ │ + subs r7, #208 @ 0xd0 │ │ │ │ + beq.n 1928c │ │ │ │ ldmia r2!, {r1, r4, r5, r7} │ │ │ │ ldr r0, [r4, #100] @ 0x64 │ │ │ │ subs r7, #179 @ 0xb3 │ │ │ │ strb r5, [r2, r5] │ │ │ │ strb r5, [r2, r5] │ │ │ │ strb r5, [r2, r5] │ │ │ │ subs r7, #181 @ 0xb5 │ │ │ │ - strb r4, [r1, #31] │ │ │ │ + ldmia r7, {r1, r2, r3, r6, r7} │ │ │ │ movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vstr d8, [r5] │ │ │ │ - adds r5, r0, r1 │ │ │ │ - vsub.f64 d3, d6, d4 │ │ │ │ - vadd.f64 d6, d6, d4 │ │ │ │ - vldr d2, [pc, #592] @ 17c38 │ │ │ │ - add r3, r6 │ │ │ │ - vldr d11, [sp, #152] @ 0x98 │ │ │ │ - vldr d15, [sp, #200] @ 0xc8 │ │ │ │ - vstr d3, [r5] │ │ │ │ - mul.w r5, fp, ip │ │ │ │ - str r5, [sp, #32] │ │ │ │ - adds r5, r0, r5 │ │ │ │ - vldr d3, [pc, #572] @ 17c40 │ │ │ │ - vldr d8, [pc, #576] @ 17c48 │ │ │ │ - vstr d6, [r5] │ │ │ │ - vsub.f64 d6, d9, d14 │ │ │ │ - mov.w r5, ip, lsl #4 │ │ │ │ - vldr d14, [pc, #568] @ 17c50 │ │ │ │ - add.w fp, r0, r5 │ │ │ │ - vldr d9, [sp, #176] @ 0xb0 │ │ │ │ - add r5, r6 │ │ │ │ - vadd.f64 d4, d6, d7 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vstr d4, [fp] │ │ │ │ - mov.w fp, #56 @ 0x38 │ │ │ │ - vldr d4, [sp, #112] @ 0x70 │ │ │ │ - mul.w r1, fp, ip │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ - add.w fp, r0, r1 │ │ │ │ - vstr d7, [fp] │ │ │ │ - vldr d7, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d6, d7, d14 │ │ │ │ - vmul.f64 d7, d4, d12 │ │ │ │ - vldr d14, [pc, #516] @ 17c58 │ │ │ │ - vldr d12, [pc, #520] @ 17c60 │ │ │ │ - vldr d4, [sp, #120] @ 0x78 │ │ │ │ - vmla.f64 d6, d9, d14 │ │ │ │ - vnmls.f64 d7, d10, d12 │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ + vsub.f64 d14, d3, d14 │ │ │ │ + add.w r4, r7, r3 │ │ │ │ + vldr d3, [pc, #596] @ 19438 │ │ │ │ + vsub.f64 d4, d7, d5 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vadd.f64 d5, d14, d6 │ │ │ │ + vsub.f64 d6, d6, d14 │ │ │ │ + vstr d4, [r4] │ │ │ │ + mov.w r4, #88 @ 0x58 │ │ │ │ + mul.w r2, r6, r4 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + add r2, r9 │ │ │ │ + vstr d7, [r4] │ │ │ │ + add.w r4, r7, ip │ │ │ │ + add ip, r9 │ │ │ │ + vstr d5, [r4] │ │ │ │ + sub.w r4, r5, r6 │ │ │ │ + add r5, r9 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d5, [pc, #544] @ 19440 │ │ │ │ + add.w r3, r7, r4 │ │ │ │ + vldr d7, [sp, #48] @ 0x30 │ │ │ │ + add r4, r9 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vldr d0, [sp, #96] @ 0x60 │ │ │ │ + vldr d6, [sp, #88] @ 0x58 │ │ │ │ + vldr d14, [sp, #160] @ 0xa0 │ │ │ │ + vldr d11, [sp, #8] │ │ │ │ + vmul.f64 d6, d6, d13 │ │ │ │ + vldr d13, [pc, #512] @ 19448 │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ + vmul.f64 d15, d14, d5 │ │ │ │ + vmul.f64 d14, d14, d3 │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ + vmla.f64 d6, d7, d13 │ │ │ │ + vldr d13, [pc, #500] @ 19450 │ │ │ │ + vmla.f64 d15, d11, d3 │ │ │ │ + vldr d11, [sp, #120] @ 0x78 │ │ │ │ + add r3, r9 │ │ │ │ + vldr d2, [sp, #128] @ 0x80 │ │ │ │ + vmul.f64 d7, d0, d13 │ │ │ │ + vldr d13, [pc, #484] @ 19458 │ │ │ │ + vnmls.f64 d7, d4, d13 │ │ │ │ + vldr d4, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d13, d6, d7 │ │ │ │ vsub.f64 d12, d6, d7 │ │ │ │ - vldr d6, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d7, d6, d3 │ │ │ │ - vmla.f64 d7, d4, d2 │ │ │ │ - vldr d4, [sp, #136] @ 0x88 │ │ │ │ - vmov.f64 d0, d7 │ │ │ │ - vldr d7, [pc, #484] @ 17c68 │ │ │ │ - vmul.f64 d7, d4, d7 │ │ │ │ - vstr d0, [sp, #56] @ 0x38 │ │ │ │ - vnmls.f64 d7, d11, d1 │ │ │ │ - vldr d11, [sp, #144] @ 0x90 │ │ │ │ - vmul.f64 d6, d11, d13 │ │ │ │ - vnmls.f64 d6, d15, d8 │ │ │ │ + vmul.f64 d7, d11, d9 │ │ │ │ + vnmls.f64 d7, d2, d10 │ │ │ │ + vldr d2, [pc, #464] @ 19460 │ │ │ │ + vstr d13, [sp, #80] @ 0x50 │ │ │ │ + vldr d13, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d6, d4, d2 │ │ │ │ + vnmls.f64 d6, d13, d1 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d11, d7, d5 │ │ │ │ - vmul.f64 d7, d6, d2 │ │ │ │ - vldr d2, [sp, #120] @ 0x78 │ │ │ │ - vmul.f64 d6, d15, d13 │ │ │ │ - vldr d13, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d0, d0, d4 │ │ │ │ - vldr d15, [pc, #428] @ 17c70 │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ + vnmls.f64 d14, d6, d5 │ │ │ │ + vmul.f64 d6, d13, d2 │ │ │ │ + vldr d2, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d11, d7, d8 │ │ │ │ + vadd.f64 d0, d15, d4 │ │ │ │ + vldr d5, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d4, d4, d4 │ │ │ │ - vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d3, [sp, #144] @ 0x90 │ │ │ │ - vmla.f64 d6, d3, d8 │ │ │ │ - vldr d3, [pc, #400] @ 17c68 │ │ │ │ - vldr d8, [sp, #168] @ 0xa8 │ │ │ │ - vmov.f64 d2, d7 │ │ │ │ - vmul.f64 d7, d13, d1 │ │ │ │ - vldr d13, [sp, #152] @ 0x98 │ │ │ │ - vldr d1, [pc, #396] @ 17c78 │ │ │ │ - vmla.f64 d7, d13, d3 │ │ │ │ - vmov.f64 d13, d2 │ │ │ │ + vldr d13, [pc, #412] @ 19468 │ │ │ │ + vmla.f64 d6, d2, d1 │ │ │ │ + vldr d2, [sp, #128] @ 0x80 │ │ │ │ + vmul.f64 d7, d5, d10 │ │ │ │ + vldr d5, [pc, #404] @ 19470 │ │ │ │ + vsub.f64 d4, d4, d15 │ │ │ │ + vldr d1, [pc, #404] @ 19478 │ │ │ │ + vldr d10, [pc, #408] @ 19480 │ │ │ │ + vmla.f64 d7, d2, d9 │ │ │ │ + vldr d9, [pc, #408] @ 19488 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d6, d6, d5 │ │ │ │ - vmul.f64 d5, d9, d15 │ │ │ │ - vldr d9, [pc, #372] @ 17c80 │ │ │ │ - vsub.f64 d2, d2, d3 │ │ │ │ - vldr d15, [pc, #372] @ 17c88 │ │ │ │ + vldr d7, [sp, #48] @ 0x30 │ │ │ │ + vmul.f64 d5, d7, d5 │ │ │ │ + vldr d7, [sp, #88] @ 0x58 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vsub.f64 d2, d14, d3 │ │ │ │ vadd.f64 d3, d3, d3 │ │ │ │ + vldr d8, [sp, #144] @ 0x90 │ │ │ │ vnmls.f64 d5, d7, d9 │ │ │ │ - vldr d7, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d3, d3, d13 │ │ │ │ + vldr d7, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d3, d3, d14 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ - vmla.f64 d7, d10, d15 │ │ │ │ - vldr d15, [pc, #348] @ 17c90 │ │ │ │ - vldr d10, [sp, #48] @ 0x30 │ │ │ │ - vmls.f64 d10, d1, d15 │ │ │ │ + vldr d1, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d9, d8, d5 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ + vmla.f64 d7, d1, d10 │ │ │ │ + vldr d10, [sp, #16] │ │ │ │ + vldr d1, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ + vmls.f64 d10, d1, d13 │ │ │ │ + vldr d13, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d1, d10, d7 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ vsub.f64 d8, d1, d9 │ │ │ │ vadd.f64 d1, d9, d1 │ │ │ │ vadd.f64 d9, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vsub.f64 d10, d9, d3 │ │ │ │ vadd.f64 d9, d9, d3 │ │ │ │ vsub.f64 d3, d1, d2 │ │ │ │ + vsub.f64 d5, d7, d4 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vstr d10, [sl] │ │ │ │ - vstr d9, [r9] │ │ │ │ - vsub.f64 d9, d14, d11 │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d14, d14, d11 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ + vstr d10, [r3] │ │ │ │ + vstr d9, [r5] │ │ │ │ + vsub.f64 d9, d13, d11 │ │ │ │ + vadd.f64 d13, d13, d11 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ vsub.f64 d10, d3, d9 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ - vsub.f64 d5, d7, d4 │ │ │ │ - vstr d10, [r8] │ │ │ │ - vstr d3, [lr] │ │ │ │ - add.w lr, r6, r1 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vstr d5, [lr] │ │ │ │ - add.w lr, r6, r1 │ │ │ │ + vstr d10, [r1] │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ + add r1, r9 │ │ │ │ + vstr d3, [r1] │ │ │ │ + add.w r1, r9, r3 │ │ │ │ + vstr d5, [r1] │ │ │ │ vsub.f64 d5, d0, d12 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ vadd.f64 d12, d12, d0 │ │ │ │ vstr d7, [lr] │ │ │ │ vsub.f64 d7, d8, d6 │ │ │ │ - add.w lr, r6, r1 │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d4, [lr] │ │ │ │ - add.w lr, r6, r1 │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ - vstr d7, [lr] │ │ │ │ + add r3, r9 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d6, d12 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ - add r1, r6 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vsub.f64 d7, d2, d14 │ │ │ │ - vstr d6, [r5] │ │ │ │ - vadd.f64 d2, d2, d14 │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ - adds r1, r6, r5 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - add r2, r3 │ │ │ │ - add r4, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - add r6, r3 │ │ │ │ - add r0, r3 │ │ │ │ - ldr r3, [sp, #220] @ 0xdc │ │ │ │ - eors r7, r3 │ │ │ │ - eor.w ip, ip, r3 │ │ │ │ - ldr r3, [sp, #336] @ 0x150 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vsub.f64 d7, d2, d13 │ │ │ │ + add.w r3, r9, r2 │ │ │ │ + vstr d6, [ip] │ │ │ │ + vadd.f64 d2, d2, d13 │ │ │ │ + vstr d7, [r3] │ │ │ │ + ldr r3, [sp, #188] @ 0xbc │ │ │ │ + vstr d2, [r0] │ │ │ │ + add fp, r3 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ + add r9, r3 │ │ │ │ + add r7, r3 │ │ │ │ + ldr r3, [sp, #196] @ 0xc4 │ │ │ │ + eor.w sl, sl, r3 │ │ │ │ + eor.w r6, r6, r3 │ │ │ │ + ldr r3, [sp, #312] @ 0x138 │ │ │ │ subs r3, #1 │ │ │ │ - str r3, [sp, #336] @ 0x150 │ │ │ │ - bne.w 17424 │ │ │ │ - add sp, #228 @ 0xe4 │ │ │ │ + str r3, [sp, #312] @ 0x138 │ │ │ │ + bne.w 18c20 │ │ │ │ + add sp, #204 @ 0xcc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ lsls r7, r2, #30 │ │ │ │ strh r6, [r6, #62] @ 0x3e │ │ │ │ str r5, [r1, #120] @ 0x78 │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ push {r0, r2, r4, r6, r7, lr} │ │ │ │ strb r5, [r6, #25] │ │ │ │ - ldr r2, [pc, #176] @ (17cf8 ) │ │ │ │ + ldr r2, [pc, #176] @ (194f8 ) │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ - ldc2 2, cr10, [sl, #284]! @ 0x11c │ │ │ │ - str r4, [r3, #100] @ 0x64 │ │ │ │ - subs r7, #208 @ 0xd0 │ │ │ │ - subs.w sp, r7, sp, lsl #18 │ │ │ │ - lsls r7, r2, #22 │ │ │ │ - subs r7, #209 @ 0xd1 │ │ │ │ movs r6, #62 @ 0x3e │ │ │ │ - b.n 1800c │ │ │ │ + b.n 197fc │ │ │ │ ldmia r3!, {r0} │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ + adds r1, #49 @ 0x31 │ │ │ │ + sxth r7, r1 │ │ │ │ + adds r1, r7, #3 │ │ │ │ + subs r7, #224 @ 0xe0 │ │ │ │ subs r0, #150 @ 0x96 │ │ │ │ adds r0, #12 │ │ │ │ movs r5, #145 @ 0x91 │ │ │ │ subs r7, #189 @ 0xbd │ │ │ │ - movs r5, #167 @ 0xa7 │ │ │ │ - adds r6, r3, #2 │ │ │ │ - adds r7, #28 │ │ │ │ - subs r7, #211 @ 0xd3 │ │ │ │ + str r5, [sp, #616] @ 0x268 │ │ │ │ + str r3, [r1, #12] │ │ │ │ + asrs r4, r0, #20 │ │ │ │ + subs r7, #196 @ 0xc4 │ │ │ │ + strb r5, [r2, r5] │ │ │ │ + strb r5, [r2, r5] │ │ │ │ + strb r5, [r2, r5] │ │ │ │ + subs r7, #181 @ 0xb5 │ │ │ │ subs.w sp, r7, sp, lsl #18 │ │ │ │ lsls r7, r2, #22 │ │ │ │ subs r7, #193 @ 0xc1 │ │ │ │ - beq.n 17d44 │ │ │ │ + beq.n 19544 │ │ │ │ ldmia r2!, {r1, r4, r5, r7} │ │ │ │ ldr r0, [r4, #100] @ 0x64 │ │ │ │ subs r7, #179 @ 0xb3 │ │ │ │ - ldr r4, [r2, #108] @ 0x6c │ │ │ │ - str r6, [sp, #572] @ 0x23c │ │ │ │ - strh r6, [r2, #58] @ 0x3a │ │ │ │ - subs r7, #208 @ 0xd0 │ │ │ │ adds r1, #49 @ 0x31 │ │ │ │ sxth r7, r1 │ │ │ │ adds r1, r7, #3 │ │ │ │ subs r7, #208 @ 0xd0 │ │ │ │ - strb r5, [r2, r5] │ │ │ │ - strb r5, [r2, r5] │ │ │ │ - strb r5, [r2, r5] │ │ │ │ - subs r7, #181 @ 0xb5 │ │ │ │ + ldr r4, [r2, #108] @ 0x6c │ │ │ │ + str r6, [sp, #572] @ 0x23c │ │ │ │ + strh r6, [r2, #58] @ 0x3a │ │ │ │ + subs r7, #208 @ 0xd0 │ │ │ │ │ │ │ │ -00017c98 : │ │ │ │ - ldr r2, [pc, #8] @ (17ca4 ) │ │ │ │ - ldr r1, [pc, #12] @ (17ca8 ) │ │ │ │ +00019490 : │ │ │ │ + ldr r2, [pc, #8] @ (1949c ) │ │ │ │ + ldr r1, [pc, #12] @ (194a0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - subs r1, #144 @ 0x90 │ │ │ │ + str r1, [sp, #608] @ 0x260 │ │ │ │ movs r0, r1 │ │ │ │ - bl fff57caa │ │ │ │ + bl fff514a2 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r6, [pc, #1072] @ 180e8 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #196 @ 0xc4 │ │ │ │ + sub sp, #188 @ 0xbc │ │ │ │ + ldr r6, [pc, #116] @ (19538 ) │ │ │ │ + ldr r7, [sp, #296] @ 0x128 │ │ │ │ + ldrd r5, r4, [sp, #288] @ 0x120 │ │ │ │ add r6, pc │ │ │ │ - ldr r7, [sp, #304] @ 0x130 │ │ │ │ - ldrd r5, r4, [sp, #296] @ 0x128 │ │ │ │ cmp r7, #0 │ │ │ │ - ble.w 18394 │ │ │ │ - ldr r7, [sp, #308] @ 0x134 │ │ │ │ - mov.w fp, #40 @ 0x28 │ │ │ │ - vldr d15, [pc, #996] @ 180b8 │ │ │ │ - vldr d14, [pc, #1000] @ 180c0 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r7, [sp, #180] @ 0xb4 │ │ │ │ - ldr r7, [sp, #312] @ 0x138 │ │ │ │ - vldr d13, [pc, #996] @ 180c8 │ │ │ │ - vldr d9, [pc, #1000] @ 180d0 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r7, [sp, #184] @ 0xb8 │ │ │ │ - ldr r7, [pc, #1020] @ (180ec ) │ │ │ │ + ble.w 19b92 │ │ │ │ + ldr r7, [sp, #300] @ 0x12c │ │ │ │ + vldr d14, [pc, #48] @ 19508 │ │ │ │ + vldr d13, [pc, #52] @ 19510 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d11, [pc, #52] @ 19518 │ │ │ │ + str r7, [sp, #176] @ 0xb0 │ │ │ │ + ldr r7, [sp, #304] @ 0x130 │ │ │ │ + vldr d9, [pc, #52] @ 19520 │ │ │ │ + vldr d8, [pc, #56] @ 19528 │ │ │ │ + mov.w fp, r7, lsl #3 │ │ │ │ + ldr r7, [pc, #68] @ (1953c ) │ │ │ │ + vldr d2, [pc, #56] @ 19530 │ │ │ │ ldr r6, [r6, r7] │ │ │ │ ldr r6, [r6, #0] │ │ │ │ - str r6, [sp, #188] @ 0xbc │ │ │ │ - movs r6, #56 @ 0x38 │ │ │ │ - vldr d6, [r0] │ │ │ │ - mov.w sl, #80 @ 0x50 │ │ │ │ - mul.w r6, r6, r5 │ │ │ │ - adds r7, r0, r6 │ │ │ │ - vldr d7, [r7] │ │ │ │ - adds r7, r1, r6 │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - lsls r7, r5, #4 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add.w ip, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ - vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d2, d6, d7 │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vstr d4, [sp] │ │ │ │ - vldr d7, [ip] │ │ │ │ - mov.w ip, #96 @ 0x60 │ │ │ │ - vstr d3, [sp, #120] @ 0x78 │ │ │ │ - vstr d2, [sp, #104] @ 0x68 │ │ │ │ - mul.w lr, ip, r5 │ │ │ │ - vsub.f64 d5, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - add.w ip, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ - vldr d3, [ip] │ │ │ │ - mul.w ip, fp, r5 │ │ │ │ - add.w r8, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vldr d7, [r8] │ │ │ │ - mul.w r8, sl, r5 │ │ │ │ - vsub.f64 d4, d3, d7 │ │ │ │ - vadd.f64 d7, d3, d7 │ │ │ │ - vldr d3, [ip] │ │ │ │ - vsub.f64 d12, d7, d6 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add r7, r6 │ │ │ │ - vadd.f64 d0, d5, d4 │ │ │ │ - vsub.f64 d8, d4, d5 │ │ │ │ - vstr d7, [sp, #40] @ 0x28 │ │ │ │ - vldr d7, [r7] │ │ │ │ - lsls r7, r5, #5 │ │ │ │ - add.w ip, r0, r7 │ │ │ │ - vstr d8, [sp, #160] @ 0xa0 │ │ │ │ - vmov.f64 d1, d0 │ │ │ │ - add r7, r1 │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [lr] │ │ │ │ - vstr d12, [sp, #16] │ │ │ │ - vsub.f64 d5, d7, d3 │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ - vsub.f64 d10, d4, d5 │ │ │ │ - vadd.f64 d8, d4, d5 │ │ │ │ - vldr d4, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vsub.f64 d0, d6, d7 │ │ │ │ - vstr d10, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d10, d6, d7 │ │ │ │ - vldr d7, [ip] │ │ │ │ - add.w ip, r0, r8 │ │ │ │ - add r8, r1 │ │ │ │ - vstr d0, [sp, #168] @ 0xa8 │ │ │ │ - vmov.f64 d12, d8 │ │ │ │ - vldr d3, [ip] │ │ │ │ - mov.w ip, #24 │ │ │ │ - vsub.f64 d6, d4, d7 │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ - vstr d10, [sp, #128] @ 0x80 │ │ │ │ - mul.w lr, ip, r5 │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - add.w r9, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ - vldr d7, [r9] │ │ │ │ - mov.w r9, r5, lsl #6 │ │ │ │ - vsub.f64 d5, d3, d7 │ │ │ │ - vadd.f64 d7, d3, d7 │ │ │ │ - vsub.f64 d10, d4, d7 │ │ │ │ - vadd.f64 d2, d4, d7 │ │ │ │ - vsub.f64 d7, d5, d6 │ │ │ │ - vadd.f64 d3, d6, d5 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add r7, r6 │ │ │ │ - vstr d10, [sp, #56] @ 0x38 │ │ │ │ - vstr d7, [sp, #64] @ 0x40 │ │ │ │ - vldr d7, [r7] │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ - vstr d2, [sp, #8] │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r8] │ │ │ │ - vldr d2, [lr] │ │ │ │ - mul.w lr, r7, r5 │ │ │ │ - add.w r8, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ - vsub.f64 d8, d7, d2 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d0, d4, d8 │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ - vadd.f64 d5, d4, d8 │ │ │ │ - vmov.f64 d8, d6 │ │ │ │ - vstr d0, [sp, #72] @ 0x48 │ │ │ │ - vstr d5, [sp, #32] │ │ │ │ - vldr d5, [r8] │ │ │ │ - add r8, r6 │ │ │ │ - vstr d8, [sp, #136] @ 0x88 │ │ │ │ - vldr d7, [r8] │ │ │ │ - add.w r8, r0, r9 │ │ │ │ - add r9, r1 │ │ │ │ - vldr d2, [r8] │ │ │ │ - mov.w r8, r5, lsl #3 │ │ │ │ - add.w r7, r0, r8 │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - add r8, r1 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vsub.f64 d7, d2, d6 │ │ │ │ - vadd.f64 d6, d2, d6 │ │ │ │ - vsub.f64 d0, d5, d6 │ │ │ │ - vadd.f64 d6, d5, d6 │ │ │ │ - vadd.f64 d10, d4, d7 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [lr] │ │ │ │ - add lr, r6 │ │ │ │ - vldr d5, [r8] │ │ │ │ - movs r6, #56 @ 0x38 │ │ │ │ - vstr d6, [sp, #144] @ 0x90 │ │ │ │ - vldr d6, [lr] │ │ │ │ - vstr d0, [sp, #80] @ 0x50 │ │ │ │ - mul.w r6, r6, r4 │ │ │ │ - vstr d7, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d0, d4, d6 │ │ │ │ - vadd.f64 d4, d4, d6 │ │ │ │ - vldr d6, [r9] │ │ │ │ - add.w lr, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ - vsub.f64 d2, d6, d5 │ │ │ │ - vadd.f64 d5, d6, d5 │ │ │ │ - vldr d6, [sp, #32] │ │ │ │ - vsub.f64 d7, d0, d2 │ │ │ │ - vsub.f64 d11, d5, d4 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vadd.f64 d0, d0, d2 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vstr d7, [sp, #96] @ 0x60 │ │ │ │ - vmov.f64 d7, d5 │ │ │ │ - vadd.f64 d5, d4, d1 │ │ │ │ - vstr d11, [sp, #152] @ 0x98 │ │ │ │ - vldr d11, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - vstr d7, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d5, d5, d10 │ │ │ │ - vstr d5, [lr] │ │ │ │ - vadd.f64 d5, d11, d12 │ │ │ │ - mul.w lr, fp, r4 │ │ │ │ - vadd.f64 d5, d5, d6 │ │ │ │ - vldr d6, [pc, #384] @ 180d8 │ │ │ │ - vadd.f64 d5, d5, d0 │ │ │ │ - vstr d5, [r6] │ │ │ │ - add.w r6, r2, lr │ │ │ │ - vldr d5, [sp, #112] @ 0x70 │ │ │ │ - add lr, r3 │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ - vldr d2, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ - vldr d2, [sp, #128] @ 0x80 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d5, [sp, #120] @ 0x78 │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ - vadd.f64 d5, d5, d8 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vldr d7, [sp, #96] @ 0x60 │ │ │ │ - vldr d2, [sp, #48] @ 0x30 │ │ │ │ - vldr d8, [sp, #160] @ 0xa0 │ │ │ │ - vmul.f64 d5, d7, d14 │ │ │ │ - vldr d7, [pc, #304] @ 180e0 │ │ │ │ - vnmls.f64 d5, d2, d15 │ │ │ │ - vldr d2, [sp, #72] @ 0x48 │ │ │ │ - vmls.f64 d5, d2, d13 │ │ │ │ - vmov.f64 d2, d4 │ │ │ │ - vmul.f64 d4, d1, d6 │ │ │ │ - vmla.f64 d2, d10, d7 │ │ │ │ - vmla.f64 d4, d3, d9 │ │ │ │ - vldr d6, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d4, d2, d4 │ │ │ │ - vsub.f64 d2, d4, d5 │ │ │ │ - vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ - vstr d2, [r6] │ │ │ │ - movs r6, #72 @ 0x48 │ │ │ │ - vmov.f64 d2, d11 │ │ │ │ - vmla.f64 d2, d0, d7 │ │ │ │ - mul.w r6, r4, r6 │ │ │ │ - add.w r8, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ - vstr d5, [r8] │ │ │ │ - vmul.f64 d5, d6, d14 │ │ │ │ - vldr d6, [pc, #212] @ 180d8 │ │ │ │ - vnmls.f64 d5, d8, d15 │ │ │ │ - vmls.f64 d5, d4, d13 │ │ │ │ - vmul.f64 d4, d12, d6 │ │ │ │ - vldr d6, [sp, #32] │ │ │ │ - vmla.f64 d4, d6, d9 │ │ │ │ - vldr d6, [sp, #96] @ 0x60 │ │ │ │ - vsub.f64 d4, d2, d4 │ │ │ │ - vsub.f64 d2, d4, d5 │ │ │ │ - vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #48] @ 0x30 │ │ │ │ - vstr d2, [lr] │ │ │ │ - vstr d5, [r6] │ │ │ │ - movs r6, #104 @ 0x68 │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ - vldr d2, [sp] │ │ │ │ - vmla.f64 d2, d1, d7 │ │ │ │ - mul.w r6, r4, r6 │ │ │ │ - vmul.f64 d5, d5, d15 │ │ │ │ - vmla.f64 d5, d4, d14 │ │ │ │ - add.w lr, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ - vmla.f64 d5, d6, d13 │ │ │ │ - vldr d6, [pc, #124] @ 180d8 │ │ │ │ - vmul.f64 d4, d3, d6 │ │ │ │ - vldr d6, [sp, #88] @ 0x58 │ │ │ │ - vmla.f64 d4, d10, d9 │ │ │ │ - vsub.f64 d4, d2, d4 │ │ │ │ - vsub.f64 d2, d4, d5 │ │ │ │ - vadd.f64 d5, d5, d4 │ │ │ │ - vstr d2, [lr] │ │ │ │ - mov.w lr, r4, lsl #3 │ │ │ │ - add.w r8, r2, lr │ │ │ │ - vmov.f64 d2, d11 │ │ │ │ - vmla.f64 d2, d12, d7 │ │ │ │ - add lr, r3 │ │ │ │ - vstr d5, [r8] │ │ │ │ - vldr d5, [sp, #64] @ 0x40 │ │ │ │ - vmul.f64 d4, d5, d15 │ │ │ │ - vldr d5, [sp, #32] │ │ │ │ - vmla.f64 d4, d8, d14 │ │ │ │ - vmla.f64 d4, d6, d13 │ │ │ │ - vldr d6, [pc, #52] @ 180d8 │ │ │ │ - vmul.f64 d5, d5, d6 │ │ │ │ - vldr d6, [sp, #96] @ 0x60 │ │ │ │ - vmla.f64 d5, d0, d9 │ │ │ │ - b.n 180f0 │ │ │ │ + str r6, [sp, #180] @ 0xb4 │ │ │ │ + b.n 19540 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ strd r0, r5, [r9, #-352]! @ 0x160 │ │ │ │ adds r2, #156 @ 0x9c │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ udf #75 @ 0x4b │ │ │ │ strb r5, [r0, #20] │ │ │ │ lsls r3, r0, #19 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ add r3, sp, #772 @ 0x304 │ │ │ │ - ldr r5, [pc, #452] @ (18290 ) │ │ │ │ + ldr r5, [pc, #452] @ (196e0 ) │ │ │ │ stmia r4!, {r6, r7} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ + ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ + @ instruction: 0xf3a03fe3 │ │ │ │ ldrb r1, [r6, r1] │ │ │ │ add r1, sp, #812 @ 0x32c │ │ │ │ - bmi.n 18050 │ │ │ │ + bmi.n 194a8 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ cmp sl, r0 │ │ │ │ - b.n 186e2 │ │ │ │ + b.n 19b3a │ │ │ │ ldrb r0, [r2, #14] │ │ │ │ subs r7, #204 @ 0xcc │ │ │ │ - ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ - @ instruction: 0xf3a03fe3 │ │ │ │ - ldr r6, [r0, #112] @ 0x70 │ │ │ │ + stmia r6!, {r1, r3, r4, r5, r6, r7} │ │ │ │ movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ - vsub.f64 d5, d2, d5 │ │ │ │ - vadd.f64 d2, d4, d5 │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #48] @ 0x30 │ │ │ │ - vmla.f64 d6, d4, d13 │ │ │ │ - vstr d2, [lr] │ │ │ │ - vldr d4, [sp, #72] @ 0x48 │ │ │ │ - vmov.f64 d2, d7 │ │ │ │ - vstr d5, [r6] │ │ │ │ - movs r6, #88 @ 0x58 │ │ │ │ - vldr d5, [sp] │ │ │ │ - vmla.f64 d5, d3, d7 │ │ │ │ - vldr d7, [pc, #636] @ 183a0 │ │ │ │ - vmls.f64 d6, d4, d14 │ │ │ │ - vmul.f64 d4, d1, d9 │ │ │ │ - mul.w r6, r4, r6 │ │ │ │ - vldr d3, [pc, #620] @ 183a0 │ │ │ │ - vmla.f64 d4, d10, d7 │ │ │ │ - vldr d7, [sp, #88] @ 0x58 │ │ │ │ - add.w lr, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ - vmla.f64 d7, d8, d13 │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ - vsub.f64 d4, d5, d6 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #32] │ │ │ │ - vstr d4, [lr] │ │ │ │ + mov.w r8, r5, lsl #3 │ │ │ │ + vldr d5, [r0] │ │ │ │ + mov.w lr, r5, lsl #4 │ │ │ │ + sub.w r7, r8, r5 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w r6, r0, r7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r1, r7 │ │ │ │ + vsub.f64 d6, d5, d7 │ │ │ │ + vadd.f64 d4, d5, d7 │ │ │ │ + vldr d5, [r1] │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r0, lr │ │ │ │ + add lr, r1 │ │ │ │ + vstr d4, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d15, d5, d7 │ │ │ │ + vadd.f64 d3, d5, d7 │ │ │ │ + vldr d5, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r5, r5, lsl #1 │ │ │ │ + mov.w sl, r6, lsl #5 │ │ │ │ + str r6, [sp, #0] │ │ │ │ + add.w ip, r0, sl │ │ │ │ + vstr d3, [sp, #136] @ 0x88 │ │ │ │ + add sl, r1 │ │ │ │ + vldr d1, [ip] │ │ │ │ + add.w ip, r5, r5, lsl #2 │ │ │ │ + vsub.f64 d4, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + mov.w r9, ip, lsl #3 │ │ │ │ + mov.w ip, ip, lsl #4 │ │ │ │ + add.w r6, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ + vldr d7, [r6] │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + vsub.f64 d3, d1, d7 │ │ │ │ + vadd.f64 d7, d1, d7 │ │ │ │ + vsub.f64 d1, d7, d5 │ │ │ │ + vadd.f64 d12, d4, d3 │ │ │ │ + vstr d1, [sp, #32] │ │ │ │ + vadd.f64 d1, d5, d7 │ │ │ │ + vsub.f64 d7, d3, d4 │ │ │ │ + vldr d5, [lr] │ │ │ │ + add lr, r7 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [lr] │ │ │ │ + mov.w lr, r5, lsl #5 │ │ │ │ + vstr d1, [sp, #144] @ 0x90 │ │ │ │ + vldr d1, [r9] │ │ │ │ + add.w r9, r0, lr │ │ │ │ + add lr, r1 │ │ │ │ + vsub.f64 d3, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [sl] │ │ │ │ + vsub.f64 d4, d7, d1 │ │ │ │ + vadd.f64 d7, d7, d1 │ │ │ │ + vsub.f64 d0, d5, d7 │ │ │ │ + vadd.f64 d7, d5, d7 │ │ │ │ + vldr d5, [r9] │ │ │ │ + add r9, r7 │ │ │ │ + vsub.f64 d10, d3, d4 │ │ │ │ + vstr d7, [sp, #152] @ 0x98 │ │ │ │ + vldr d7, [r9] │ │ │ │ + add.w r9, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + vstr d10, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d10, d3, d4 │ │ │ │ + vldr d1, [r9] │ │ │ │ + mov.w r9, r6, lsl #3 │ │ │ │ + mov.w r6, r6, lsl #4 │ │ │ │ + add.w sl, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ + vsub.f64 d4, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [sl] │ │ │ │ + vstr d0, [sp, #56] @ 0x38 │ │ │ │ + vstr d10, [sp, #8] │ │ │ │ + vsub.f64 d3, d1, d7 │ │ │ │ + vadd.f64 d7, d1, d7 │ │ │ │ + vsub.f64 d0, d5, d7 │ │ │ │ + vadd.f64 d10, d4, d3 │ │ │ │ + vsub.f64 d4, d3, d4 │ │ │ │ + vstr d0, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d0, d5, d7 │ │ │ │ + vldr d5, [lr] │ │ │ │ + add lr, r7 │ │ │ │ + vstr d4, [sp, #72] @ 0x48 │ │ │ │ + vldr d7, [lr] │ │ │ │ + vstr d0, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d3, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [ip] │ │ │ │ + add.w ip, r0, r6 │ │ │ │ + add r6, r1 │ │ │ │ + vldr d1, [r9] │ │ │ │ + vsub.f64 d4, d7, d1 │ │ │ │ + vadd.f64 d7, d7, d1 │ │ │ │ + vsub.f64 d1, d3, d4 │ │ │ │ + vstr d1, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d1, d7, d5 │ │ │ │ + vadd.f64 d7, d5, d7 │ │ │ │ + vldr d5, [ip] │ │ │ │ + add ip, r7 │ │ │ │ + vstr d7, [sp] │ │ │ │ + vstr d1, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d1, d3, d4 │ │ │ │ + vldr d7, [ip] │ │ │ │ + mov.w ip, r5, lsl #6 │ │ │ │ + add.w lr, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + vstr d1, [sp, #16] │ │ │ │ + vldr d1, [lr] │ │ │ │ + add.w lr, r0, r8 │ │ │ │ + vsub.f64 d4, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + add r8, r1 │ │ │ │ + vldr d7, [lr] │ │ │ │ + vsub.f64 d3, d1, d7 │ │ │ │ + vadd.f64 d7, d1, d7 │ │ │ │ + vadd.f64 d1, d4, d3 │ │ │ │ + vsub.f64 d4, d3, d4 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vsub.f64 d0, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + mov.w r6, r4, lsl #3 │ │ │ │ + sub.w r7, r6, r4 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vstr d4, [sp, #104] @ 0x68 │ │ │ │ + vstr d0, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d4, d3, d7 │ │ │ │ + vadd.f64 d3, d3, d7 │ │ │ │ + vldr d7, [r8] │ │ │ │ + vstr d5, [sp, #168] @ 0xa8 │ │ │ │ + vldr d5, [ip] │ │ │ │ + add.w ip, r2, r7 │ │ │ │ + add r7, r3 │ │ │ │ + vsub.f64 d0, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vsub.f64 d7, d4, d0 │ │ │ │ + vadd.f64 d4, d4, d0 │ │ │ │ + vldr d0, [sp, #144] @ 0x90 │ │ │ │ + vstr d7, [sp, #112] @ 0x70 │ │ │ │ + vsub.f64 d7, d5, d3 │ │ │ │ + vadd.f64 d5, d3, d5 │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + vstr d5, [sp, #24] │ │ │ │ + vadd.f64 d5, d6, d12 │ │ │ │ + vstr d7, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d5, d5, d10 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vstr d5, [ip] │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vadd.f64 d5, d15, d5 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ + vldr d3, [sp, #136] @ 0x88 │ │ │ │ + vadd.f64 d5, d5, d4 │ │ │ │ + vstr d5, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #2 │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ + mov.w lr, r7, lsl #3 │ │ │ │ + mov.w r7, r7, lsl #4 │ │ │ │ + add.w ip, r2, lr │ │ │ │ + add lr, r3 │ │ │ │ + vadd.f64 d5, d5, d0 │ │ │ │ + vldr d0, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d5, d5, d0 │ │ │ │ + vldr d0, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [sp] │ │ │ │ + vstr d5, [r2] │ │ │ │ + vadd.f64 d5, d3, d0 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [sp, #24] │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [sp, #112] @ 0x70 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vmul.f64 d5, d7, d13 │ │ │ │ + vldr d7, [sp, #80] @ 0x50 │ │ │ │ + vnmls.f64 d5, d3, d14 │ │ │ │ + vmov.f64 d3, d6 │ │ │ │ + vmla.f64 d3, d1, d9 │ │ │ │ + vmls.f64 d5, d7, d11 │ │ │ │ + vldr d7, [sp, #40] @ 0x28 │ │ │ │ + vmov.f64 d0, d3 │ │ │ │ + vmul.f64 d3, d12, d2 │ │ │ │ + vmla.f64 d3, d10, d8 │ │ │ │ + vsub.f64 d3, d0, d3 │ │ │ │ + vsub.f64 d0, d3, d5 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ + vmov.f64 d3, d15 │ │ │ │ + vmla.f64 d3, d4, d9 │ │ │ │ + vstr d0, [ip] │ │ │ │ + add.w ip, r6, r4 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w r8, r2, ip │ │ │ │ + add ip, r3 │ │ │ │ + vstr d5, [r8] │ │ │ │ + vldr d5, [sp, #104] @ 0x68 │ │ │ │ + vmov.f64 d0, d3 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ + vmul.f64 d5, d5, d13 │ │ │ │ + vmul.f64 d3, d3, d2 │ │ │ │ + vnmls.f64 d5, d7, d14 │ │ │ │ + vldr d7, [sp, #72] @ 0x48 │ │ │ │ + vmls.f64 d5, d7, d11 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ + vmla.f64 d3, d7, d8 │ │ │ │ + vldr d7, [sp, #112] @ 0x70 │ │ │ │ + vsub.f64 d3, d0, d3 │ │ │ │ + vsub.f64 d0, d3, d5 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ + vstr d0, [lr] │ │ │ │ + vmov.f64 d0, d6 │ │ │ │ + vmla.f64 d6, d10, d9 │ │ │ │ + vstr d5, [ip] │ │ │ │ + mov.w ip, #104 @ 0x68 │ │ │ │ + vldr d5, [sp, #80] @ 0x50 │ │ │ │ + mul.w ip, ip, r4 │ │ │ │ + vmla.f64 d0, d12, d9 │ │ │ │ + vmul.f64 d12, d12, d8 │ │ │ │ add.w lr, r2, ip │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ add ip, r3 │ │ │ │ - vstr d6, [lr] │ │ │ │ - vmov.f64 d6, d11 │ │ │ │ - vmla.f64 d6, d5, d2 │ │ │ │ - vmul.f64 d5, d12, d9 │ │ │ │ - vmla.f64 d5, d0, d3 │ │ │ │ - vmls.f64 d7, d4, d14 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ + vmla.f64 d12, d1, d2 │ │ │ │ + vmla.f64 d5, d3, d13 │ │ │ │ + vmul.f64 d3, d10, d2 │ │ │ │ + vmla.f64 d3, d1, d8 │ │ │ │ + vmla.f64 d5, d7, d11 │ │ │ │ + vldr d7, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d6, d6, d12 │ │ │ │ + vldr d12, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d3, d0, d3 │ │ │ │ + vsub.f64 d0, d3, d5 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ + vstr d0, [lr] │ │ │ │ + add.w lr, r2, r6 │ │ │ │ + vmov.f64 d0, d15 │ │ │ │ + add r6, r3 │ │ │ │ + vstr d5, [lr] │ │ │ │ + vldr d5, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d3, d5, d14 │ │ │ │ + vldr d5, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d3, d5, d13 │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vmla.f64 d3, d7, d11 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ + vmla.f64 d0, d5, d9 │ │ │ │ + vmul.f64 d5, d7, d2 │ │ │ │ + vldr d7, [sp, #112] @ 0x70 │ │ │ │ + vmla.f64 d5, d4, d8 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vsub.f64 d5, d0, d5 │ │ │ │ + vadd.f64 d0, d3, d5 │ │ │ │ + vsub.f64 d5, d5, d3 │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ + vmla.f64 d7, d3, d11 │ │ │ │ + vldr d3, [sp, #80] @ 0x50 │ │ │ │ + vstr d0, [r6] │ │ │ │ + mov.w r6, #88 @ 0x58 │ │ │ │ vstr d5, [ip] │ │ │ │ - vstr d6, [r6] │ │ │ │ - movs r6, #48 @ 0x30 │ │ │ │ - vldr d7, [sp, #80] @ 0x50 │ │ │ │ + mul.w ip, r6, r4 │ │ │ │ + vmls.f64 d7, d3, d13 │ │ │ │ + add.w r6, r2, ip │ │ │ │ + add ip, r3 │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vstr d5, [r6] │ │ │ │ + add.w r6, r4, r4, lsl #1 │ │ │ │ + mov.w lr, r6, lsl #3 │ │ │ │ + add.w r8, r2, lr │ │ │ │ + add lr, r3 │ │ │ │ + vstr d7, [r8] │ │ │ │ + vmul.f64 d7, d12, d14 │ │ │ │ + vldr d10, [sp, #40] @ 0x28 │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ vldr d12, [sp, #16] │ │ │ │ - vldr d3, [sp, #120] @ 0x78 │ │ │ │ - mul.w r7, r4, r6 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - vldr d6, [sp, #56] @ 0x38 │ │ │ │ - vldr d0, [sp, #128] @ 0x80 │ │ │ │ - adds r6, r3, r7 │ │ │ │ - vldr d8, [sp, #136] @ 0x88 │ │ │ │ - add r7, r2 │ │ │ │ - vldr d10, [sp, #104] @ 0x68 │ │ │ │ - vnmls.f64 d7, d12, d14 │ │ │ │ - vldr d4, [sp, #112] @ 0x70 │ │ │ │ - vldr d11, [sp, #152] @ 0x98 │ │ │ │ - vldr d1, [sp, #168] @ 0xa8 │ │ │ │ - vstr d3, [sp] │ │ │ │ - vmls.f64 d7, d6, d15 │ │ │ │ + vmla.f64 d7, d10, d11 │ │ │ │ + vldr d10, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ + vmla.f64 d15, d12, d9 │ │ │ │ + vldr d3, [sp, #136] @ 0x88 │ │ │ │ + vmls.f64 d7, d10, d13 │ │ │ │ + vldr d12, [sp] │ │ │ │ + vmla.f64 d6, d4, d2 │ │ │ │ + vldr d10, [sp, #64] @ 0x40 │ │ │ │ + vldr d4, [sp, #128] @ 0x80 │ │ │ │ + vldr d0, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d15, d15, d6 │ │ │ │ + vadd.f64 d6, d7, d15 │ │ │ │ + vsub.f64 d15, d15, d7 │ │ │ │ + vstr d6, [lr] │ │ │ │ + mov.w lr, r6, lsl #4 │ │ │ │ + vldr d6, [sp, #96] @ 0x60 │ │ │ │ + mov.w r6, r6, lsl #5 │ │ │ │ + vstr d15, [ip] │ │ │ │ + add.w ip, r3, lr │ │ │ │ + add lr, r2 │ │ │ │ + vldr d15, [sp, #24] │ │ │ │ + vmul.f64 d7, d6, d11 │ │ │ │ + vldr d6, [sp, #32] │ │ │ │ + vnmls.f64 d7, d6, d13 │ │ │ │ vmov.f64 d6, d3 │ │ │ │ - vmla.f64 d6, d0, d2 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vmov.f64 d5, d6 │ │ │ │ - vldr d6, [pc, #436] @ 183a0 │ │ │ │ - vmul.f64 d6, d8, d6 │ │ │ │ + vmls.f64 d7, d10, d14 │ │ │ │ + vldr d10, [sp, #152] @ 0x98 │ │ │ │ vmla.f64 d6, d10, d9 │ │ │ │ - vldr d10, [sp, #144] @ 0x90 │ │ │ │ + vmov.f64 d5, d6 │ │ │ │ + vmul.f64 d6, d12, d2 │ │ │ │ + vmla.f64 d6, d15, d8 │ │ │ │ + vldr d15, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #416] @ 183a8 │ │ │ │ - vstr d5, [r6] │ │ │ │ - lsls r6, r4, #6 │ │ │ │ - add.w ip, r3, r6 │ │ │ │ + vmul.f64 d6, d0, d2 │ │ │ │ + vstr d5, [ip] │ │ │ │ + mov.w ip, r4, lsl #6 │ │ │ │ + vmla.f64 d6, d15, d8 │ │ │ │ + vldr d5, [sp, #56] @ 0x38 │ │ │ │ + add.w r8, r3, ip │ │ │ │ + add ip, r2 │ │ │ │ + vstr d7, [r8] │ │ │ │ + vldr d7, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ + vnmls.f64 d7, d5, d13 │ │ │ │ vmov.f64 d5, d4 │ │ │ │ - vmla.f64 d5, d2, d6 │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - vldr d6, [pc, #384] @ 183a0 │ │ │ │ - add r6, r2 │ │ │ │ - vstr d7, [ip] │ │ │ │ - vmul.f64 d7, d11, d13 │ │ │ │ - vldr d11, [sp, #24] │ │ │ │ - vmul.f64 d6, d2, d6 │ │ │ │ - vmla.f64 d6, d10, d9 │ │ │ │ - vnmls.f64 d7, d1, d14 │ │ │ │ - vmls.f64 d7, d11, d15 │ │ │ │ + vmls.f64 d7, d1, d14 │ │ │ │ + vldr d1, [sp, #144] @ 0x90 │ │ │ │ + vmla.f64 d5, d1, d9 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #344] @ 183a8 │ │ │ │ - vstr d5, [r7] │ │ │ │ - lsls r7, r4, #5 │ │ │ │ - vstr d7, [r6] │ │ │ │ - adds r6, r3, r7 │ │ │ │ - vldr d7, [sp, #56] @ 0x38 │ │ │ │ - add r7, r2 │ │ │ │ - vldr d5, [sp, #80] @ 0x50 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vmla.f64 d7, d12, d13 │ │ │ │ - vldr d12, [sp, #104] @ 0x68 │ │ │ │ - vmls.f64 d7, d5, d15 │ │ │ │ + vldr d6, [sp, #32] │ │ │ │ + vstr d5, [lr] │ │ │ │ + vstr d7, [ip] │ │ │ │ + mov.w ip, r4, lsl #5 │ │ │ │ + vldr d7, [sp, #64] @ 0x40 │ │ │ │ + add.w lr, r3, ip │ │ │ │ + add ip, r2 │ │ │ │ + vldr d5, [sp, #96] @ 0x60 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ + vmla.f64 d7, d6, d11 │ │ │ │ + vmul.f64 d6, d10, d8 │ │ │ │ + vmls.f64 d7, d5, d14 │ │ │ │ vmov.f64 d5, d3 │ │ │ │ - vldr d3, [pc, #292] @ 183a0 │ │ │ │ - vmla.f64 d5, d8, d6 │ │ │ │ - vmul.f64 d6, d0, d9 │ │ │ │ - vmla.f64 d6, d12, d3 │ │ │ │ + vmla.f64 d5, d12, d9 │ │ │ │ + vldr d12, [sp, #24] │ │ │ │ + vmla.f64 d6, d12, d2 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #272] @ 183a8 │ │ │ │ - vstr d5, [r6] │ │ │ │ - mul.w r6, sl, r4 │ │ │ │ + vmul.f64 d6, d1, d8 │ │ │ │ + vstr d5, [lr] │ │ │ │ + add.w lr, r3, r7 │ │ │ │ + vmla.f64 d6, d15, d2 │ │ │ │ + vldr d5, [sp, #56] @ 0x38 │ │ │ │ + add r7, r2 │ │ │ │ + vstr d7, [lr] │ │ │ │ + vldr d7, [sp, #88] @ 0x58 │ │ │ │ + vldr d12, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ + vmla.f64 d7, d5, d11 │ │ │ │ vmov.f64 d5, d4 │ │ │ │ - vmla.f64 d5, d2, d6 │ │ │ │ - add.w ip, r3, r6 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - add r6, r2 │ │ │ │ - vstr d7, [ip] │ │ │ │ - vmul.f64 d7, d11, d14 │ │ │ │ - vmul.f64 d6, d2, d9 │ │ │ │ - vmla.f64 d7, d1, d13 │ │ │ │ - vmla.f64 d6, d10, d3 │ │ │ │ - vldr d11, [sp, #152] @ 0x98 │ │ │ │ - vldr d3, [pc, #216] @ 183a8 │ │ │ │ - mov.w ip, #96 @ 0x60 │ │ │ │ - vmls.f64 d7, d11, d15 │ │ │ │ + vmla.f64 d5, d0, d9 │ │ │ │ + vmls.f64 d7, d12, d14 │ │ │ │ + vldr d12, [sp, #24] │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #16] │ │ │ │ - vstr d5, [r7] │ │ │ │ - vstr d7, [r6] │ │ │ │ - lsls r6, r4, #4 │ │ │ │ - vldr d7, [sp, #56] @ 0x38 │ │ │ │ - adds r7, r3, r6 │ │ │ │ - vldr d5, [pc, #164] @ 183a0 │ │ │ │ - add r6, r2 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - vmla.f64 d7, d6, d15 │ │ │ │ - vldr d6, [sp, #80] @ 0x50 │ │ │ │ - vmul.f64 d5, d0, d5 │ │ │ │ - vmla.f64 d5, d8, d9 │ │ │ │ + vldr d6, [sp, #32] │ │ │ │ + vstr d5, [ip] │ │ │ │ + vmul.f64 d5, d10, d2 │ │ │ │ + vstr d7, [r7] │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ + vldr d7, [sp, #64] @ 0x40 │ │ │ │ + add.w ip, r3, r7 │ │ │ │ + add r7, r2 │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ vmla.f64 d7, d6, d14 │ │ │ │ - vldr d6, [sp] │ │ │ │ - vmla.f64 d6, d12, d3 │ │ │ │ + vldr d6, [sp, #96] @ 0x60 │ │ │ │ + vmla.f64 d7, d6, d13 │ │ │ │ + vmov.f64 d6, d3 │ │ │ │ + vmla.f64 d6, d12, d9 │ │ │ │ + vldr d12, [sp] │ │ │ │ + vmla.f64 d5, d12, d8 │ │ │ │ + vldr d12, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vstr d5, [r7] │ │ │ │ - mul.w r7, ip, r4 │ │ │ │ - vldr d5, [pc, #108] @ 183a0 │ │ │ │ - add.w ip, r3, r7 │ │ │ │ - vldr d7, [sp, #24] │ │ │ │ - add r7, r2 │ │ │ │ - vmul.f64 d5, d2, d5 │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ + vldr d7, [sp, #88] @ 0x58 │ │ │ │ + vstr d5, [ip] │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ + add.w ip, r3, r6 │ │ │ │ + vldr d5, [sp, #56] @ 0x38 │ │ │ │ + add r6, r2 │ │ │ │ + add r3, fp │ │ │ │ vstr d6, [ip] │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ vmov.f64 d6, d4 │ │ │ │ - vmla.f64 d7, d1, d15 │ │ │ │ - vmla.f64 d5, d2, d9 │ │ │ │ - vmla.f64 d6, d10, d3 │ │ │ │ - vmla.f64 d7, d11, d14 │ │ │ │ + add r2, fp │ │ │ │ + vmla.f64 d6, d15, d9 │ │ │ │ + vmla.f64 d7, d5, d14 │ │ │ │ + vmul.f64 d5, d1, d2 │ │ │ │ + vmla.f64 d5, d0, d8 │ │ │ │ + vmla.f64 d7, d12, d13 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r7] │ │ │ │ - vstr d7, [r6] │ │ │ │ - ldr r6, [sp, #180] @ 0xb4 │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r6, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [r7] │ │ │ │ add r0, r6 │ │ │ │ add r1, r6 │ │ │ │ - ldr r6, [sp, #184] @ 0xb8 │ │ │ │ - add r2, r6 │ │ │ │ - add r3, r6 │ │ │ │ - ldr r6, [sp, #188] @ 0xbc │ │ │ │ - eors r5, r6 │ │ │ │ - eors r4, r6 │ │ │ │ - ldr r6, [sp, #304] @ 0x130 │ │ │ │ + ldr r6, [sp, #180] @ 0xb4 │ │ │ │ + eor.w r5, r5, r6 │ │ │ │ + eor.w r4, r4, r6 │ │ │ │ + ldr r6, [sp, #296] @ 0x128 │ │ │ │ subs r6, #1 │ │ │ │ - str r6, [sp, #304] @ 0x130 │ │ │ │ - bne.w 17cf4 │ │ │ │ - add sp, #196 @ 0xc4 │ │ │ │ + str r6, [sp, #296] @ 0x128 │ │ │ │ + bne.w 19540 │ │ │ │ + add sp, #188 @ 0xbc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ - cmp sl, r0 │ │ │ │ - b.n 189aa │ │ │ │ - ldrb r0, [r2, #14] │ │ │ │ - subs r7, #204 @ 0xcc │ │ │ │ - ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ - @ instruction: 0xf3a03fe3 │ │ │ │ │ │ │ │ -000183b0 : │ │ │ │ - ldr r2, [pc, #8] @ (183bc ) │ │ │ │ - ldr r1, [pc, #12] @ (183c0 ) │ │ │ │ +00019bb0 : │ │ │ │ + ldr r2, [pc, #8] @ (19bbc ) │ │ │ │ + ldr r1, [pc, #12] @ (19bc0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - adds r2, #184 @ 0xb8 │ │ │ │ + ldrh r0, [r7, #20] │ │ │ │ movs r0, r1 │ │ │ │ - ldr??.w pc, [r7, #4095] @ 0xfff │ │ │ │ + str??.w pc, [pc, #4095] @ 1abc3 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r6, [pc, #1064] @ 187f8 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub sp, #292 @ 0x124 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub sp, #276 @ 0x114 │ │ │ │ + ldr.w r6, [pc, #1052] @ 1a000 │ │ │ │ + ldr r7, [sp, #384] @ 0x180 │ │ │ │ + ldrd r5, r4, [sp, #376] @ 0x178 │ │ │ │ add r6, pc │ │ │ │ - ldr r7, [sp, #400] @ 0x190 │ │ │ │ - ldrd r5, r4, [sp, #392] @ 0x188 │ │ │ │ cmp r7, #0 │ │ │ │ - ble.w 18af0 │ │ │ │ - ldr.w ip, [pc, #1044] @ 187fc │ │ │ │ - mov.w r9, #40 @ 0x28 │ │ │ │ - ldr r7, [sp, #404] @ 0x194 │ │ │ │ - vldr d11, [pc, #1000] @ 187d8 │ │ │ │ - vldr d15, [pc, #1004] @ 187e0 │ │ │ │ - ldr.w r6, [r6, ip] │ │ │ │ + ble.w 1a304 │ │ │ │ + ldr r7, [sp, #388] @ 0x184 │ │ │ │ + vldr d15, [pc, #1000] @ 19fe0 │ │ │ │ + vldr d14, [pc, #1004] @ 19fe8 │ │ │ │ + mov.w r9, r7, lsl #3 │ │ │ │ + ldr r7, [sp, #392] @ 0x188 │ │ │ │ mov.w r8, r7, lsl #3 │ │ │ │ - ldr r7, [sp, #408] @ 0x198 │ │ │ │ - vldr d14, [pc, #996] @ 187e8 │ │ │ │ + ldr r7, [pc, #1016] @ (1a004 ) │ │ │ │ + ldr r6, [r6, r7] │ │ │ │ ldr r6, [r6, #0] │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r6, [sp, #284] @ 0x11c │ │ │ │ - mul.w r6, r9, r5 │ │ │ │ + str r6, [sp, #268] @ 0x10c │ │ │ │ + add.w r6, r5, r5, lsl #2 │ │ │ │ vldr d4, [r0] │ │ │ │ + add.w ip, r5, r5, lsl #1 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vldr d0, [pc, #972] @ 19ff0 │ │ │ │ + mov.w lr, ip, lsl #4 │ │ │ │ + add.w r7, r0, r6 │ │ │ │ vldr d7, [r1] │ │ │ │ - add.w ip, r0, r6 │ │ │ │ - vldr d5, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add.w ip, r1, r6 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, r6 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, r1, r6 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vldr d1, [ip] │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ + vldr d5, [pc, #936] @ 19ff0 │ │ │ │ + vmul.f64 d6, d6, d5 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, r6 │ │ │ │ + vldr d1, [r7] │ │ │ │ + add.w r7, r0, lr │ │ │ │ + add lr, r1 │ │ │ │ vsub.f64 d3, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vadd.f64 d1, d4, d2 │ │ │ │ - mul.w ip, ip, r5 │ │ │ │ - add.w lr, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vmul.f64 d3, d3, d11 │ │ │ │ - vadd.f64 d0, d7, d5 │ │ │ │ - vstr d1, [sp, #152] @ 0x98 │ │ │ │ + vmul.f64 d3, d3, d0 │ │ │ │ + vadd.f64 d10, d7, d5 │ │ │ │ + vstr d1, [sp, #144] @ 0x90 │ │ │ │ vmov.f64 d1, #96 @ 0x3f000000 0.5 │ │ │ │ vmls.f64 d4, d2, d1 │ │ │ │ vmls.f64 d7, d5, d1 │ │ │ │ - vstr d0, [sp, #160] @ 0xa0 │ │ │ │ - vsub.f64 d8, d4, d3 │ │ │ │ + vmov.f64 d11, d1 │ │ │ │ + vstr d10, [sp, #152] @ 0x98 │ │ │ │ + vldr d10, [lr] │ │ │ │ + add lr, r6 │ │ │ │ + vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d4, [sp, #176] @ 0xb0 │ │ │ │ + vstr d2, [sp, #160] @ 0xa0 │ │ │ │ + vstr d4, [sp, #168] @ 0xa8 │ │ │ │ vmov.f64 d4, d1 │ │ │ │ - vldr d1, [lr] │ │ │ │ - add lr, r6 │ │ │ │ - vstr d7, [sp, #192] @ 0xc0 │ │ │ │ - vstr d8, [sp, #168] @ 0xa8 │ │ │ │ - vldr d6, [lr] │ │ │ │ - mov.w lr, r5, lsl #3 │ │ │ │ - add.w sl, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ - vmov.f64 d3, d1 │ │ │ │ - vstr d5, [sp, #184] @ 0xb8 │ │ │ │ + vldr d1, [r7] │ │ │ │ + add r7, r6 │ │ │ │ + vstr d8, [sp, #176] @ 0xb0 │ │ │ │ + vldr d6, [r7] │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ + vstr d7, [sp, #184] @ 0xb8 │ │ │ │ + add.w sl, r0, r7 │ │ │ │ vldr d7, [sl] │ │ │ │ - vadd.f64 d2, d6, d7 │ │ │ │ + vmov.f64 d3, d1 │ │ │ │ + vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + vmul.f64 d13, d7, d0 │ │ │ │ + vldr d7, [lr] │ │ │ │ + add.w lr, r1, r7 │ │ │ │ + add r7, r5 │ │ │ │ + vmls.f64 d3, d8, d4 │ │ │ │ + vadd.f64 d1, d1, d8 │ │ │ │ vldr d6, [lr] │ │ │ │ - mov.w lr, #72 @ 0x48 │ │ │ │ - vmul.f64 d12, d7, d11 │ │ │ │ - vmls.f64 d3, d2, d4 │ │ │ │ - vadd.f64 d2, d1, d2 │ │ │ │ - vstr d12, [sp, #48] @ 0x30 │ │ │ │ - vldr d12, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vstr d2, [sp, #8] │ │ │ │ - vldr d7, [ip] │ │ │ │ - mul.w ip, lr, r5 │ │ │ │ - vstr d3, [sp, #24] │ │ │ │ - add.w lr, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vadd.f64 d10, d7, d6 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vmov.f64 d6, d12 │ │ │ │ - vldr d3, [lr] │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w lr, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vldr d2, [lr] │ │ │ │ add lr, r6 │ │ │ │ - vmls.f64 d6, d10, d4 │ │ │ │ - vmul.f64 d13, d7, d11 │ │ │ │ + vstr d13, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d13, d7, d6 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vstr d1, [sp] │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ + vmov.f64 d12, d2 │ │ │ │ + vmul.f64 d5, d7, d0 │ │ │ │ vldr d7, [lr] │ │ │ │ mov.w lr, r5, lsl #5 │ │ │ │ add.w sl, r0, lr │ │ │ │ - vmov.f64 d5, d3 │ │ │ │ add lr, r1 │ │ │ │ - vadd.f64 d10, d12, d10 │ │ │ │ - vldr d0, [lr] │ │ │ │ - vstr d6, [sp, #56] @ 0x38 │ │ │ │ vldr d6, [sl] │ │ │ │ - mov.w sl, #24 │ │ │ │ - vadd.f64 d8, d7, d6 │ │ │ │ + vstr d5, [sp, #24] │ │ │ │ + vmov.f64 d5, d10 │ │ │ │ + vadd.f64 d10, d10, d13 │ │ │ │ + vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vmls.f64 d5, d8, d4 │ │ │ │ - vadd.f64 d3, d3, d8 │ │ │ │ - vstr d7, [sp] │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vldr d7, [ip] │ │ │ │ - mul.w ip, sl, r5 │ │ │ │ - vadd.f64 d1, d2, d3 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ - add.w lr, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ + vmls.f64 d5, d13, d4 │ │ │ │ + vmls.f64 d12, d3, d4 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add r7, r6 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ + vadd.f64 d3, d2, d3 │ │ │ │ + vldr d0, [lr] │ │ │ │ + vldr d7, [r7] │ │ │ │ + mov.w r7, ip, lsl #3 │ │ │ │ vmov.f64 d9, d5 │ │ │ │ + mov.w ip, ip, lsl #5 │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ + add.w lr, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vadd.f64 d8, d1, d3 │ │ │ │ + vstr d3, [sp, #8] │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ vadd.f64 d5, d7, d0 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ - vldr d0, [sp] │ │ │ │ - vstr d1, [sp, #200] @ 0xc8 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - vmls.f64 d0, d5, d4 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vldr d12, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vstr d10, [sp] │ │ │ │ - vsub.f64 d8, d3, d13 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vadd.f64 d13, d3, d13 │ │ │ │ - vsub.f64 d1, d9, d7 │ │ │ │ - vadd.f64 d7, d9, d7 │ │ │ │ - vstr d8, [sp, #24] │ │ │ │ - vadd.f64 d4, d10, d5 │ │ │ │ - vldr d10, [sp, #56] @ 0x38 │ │ │ │ - vstr d5, [sp, #40] @ 0x28 │ │ │ │ - vstr d7, [sp, #88] @ 0x58 │ │ │ │ + vldr d0, [pc, #612] @ 19ff0 │ │ │ │ + vstr d8, [sp, #192] @ 0xc0 │ │ │ │ + vsub.f64 d8, d3, d2 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmov.f64 d0, d4 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vmls.f64 d0, d5, d11 │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ + vldr d13, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d1, d12, d7 │ │ │ │ + vadd.f64 d12, d12, d7 │ │ │ │ + vadd.f64 d5, d10, d4 │ │ │ │ vadd.f64 d8, d8, d1 │ │ │ │ - vsub.f64 d5, d10, d12 │ │ │ │ - vadd.f64 d12, d12, d10 │ │ │ │ - vstr d4, [sp, #216] @ 0xd8 │ │ │ │ - vsub.f64 d4, d0, d6 │ │ │ │ + vstr d1, [sp, #24] │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ + vsub.f64 d4, d9, d13 │ │ │ │ + vadd.f64 d13, d13, d9 │ │ │ │ + vsub.f64 d1, d0, d6 │ │ │ │ vadd.f64 d0, d6, d0 │ │ │ │ - vstr d13, [sp, #80] @ 0x50 │ │ │ │ - vstr d8, [sp, #208] @ 0xd0 │ │ │ │ - vstr d12, [sp, #64] @ 0x40 │ │ │ │ - vstr d5, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d5, d5, d4 │ │ │ │ - vadd.f64 d10, d12, d0 │ │ │ │ - vadd.f64 d12, d13, d7 │ │ │ │ - vstr d4, [sp, #56] @ 0x38 │ │ │ │ - vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ - vstr d1, [sp, #32] │ │ │ │ + vstr d5, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d5, d13, d0 │ │ │ │ + vstr d4, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d4, d4, d1 │ │ │ │ + vstr d1, [sp, #48] @ 0x30 │ │ │ │ + vstr d13, [sp, #56] @ 0x38 │ │ │ │ + vstr d8, [sp, #200] @ 0xc8 │ │ │ │ + vstr d0, [sp, #64] @ 0x40 │ │ │ │ + vstr d4, [sp, #216] @ 0xd8 │ │ │ │ vstr d5, [sp, #224] @ 0xe0 │ │ │ │ - vstr d10, [sp, #232] @ 0xe8 │ │ │ │ - vldr d10, [lr] │ │ │ │ + vadd.f64 d5, d3, d2 │ │ │ │ + vmov.f64 d2, d12 │ │ │ │ + vadd.f64 d12, d5, d12 │ │ │ │ + vstr d5, [sp, #72] @ 0x48 │ │ │ │ + vldr d5, [lr] │ │ │ │ add lr, r6 │ │ │ │ - vstr d12, [sp, #240] @ 0xf0 │ │ │ │ - vstr d0, [sp, #72] @ 0x48 │ │ │ │ + vstr d2, [sp, #80] @ 0x50 │ │ │ │ vldr d6, [lr] │ │ │ │ add lr, r6 │ │ │ │ - vmov.f64 d3, d10 │ │ │ │ vldr d7, [lr] │ │ │ │ - mov.w lr, #96 @ 0x60 │ │ │ │ - vadd.f64 d13, d6, d7 │ │ │ │ + vstr d12, [sp, #232] @ 0xe8 │ │ │ │ + vmov.f64 d3, d5 │ │ │ │ + vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - mul.w sl, lr, r5 │ │ │ │ - vmul.f64 d12, d7, d11 │ │ │ │ - vldr d7, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vmls.f64 d3, d13, d4 │ │ │ │ - vstr d13, [sp, #96] @ 0x60 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vldr d5, [ip] │ │ │ │ - add.w ip, r0, sl │ │ │ │ - add sl, r1 │ │ │ │ - vstr d3, [sp, #104] @ 0x68 │ │ │ │ - vmov.f64 d3, d4 │ │ │ │ - vadd.f64 d13, d6, d5 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vldr d1, [ip] │ │ │ │ - mov.w ip, r5, lsl #4 │ │ │ │ - add.w fp, r0, ip │ │ │ │ + vldr d6, [pc, #444] @ 19ff0 │ │ │ │ + vmls.f64 d3, d4, d11 │ │ │ │ + vmul.f64 d9, d7, d6 │ │ │ │ + vadd.f64 d4, d5, d4 │ │ │ │ + vstr d3, [sp, #88] @ 0x58 │ │ │ │ + vldr d3, [r7] │ │ │ │ + add r7, r6 │ │ │ │ + vstr d9, [sp, #96] @ 0x60 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add r7, r6 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, r0, ip │ │ │ │ add ip, r1 │ │ │ │ - add r0, r8 │ │ │ │ - add r1, r8 │ │ │ │ - vmul.f64 d8, d6, d11 │ │ │ │ - vmov.f64 d6, d7 │ │ │ │ - vmls.f64 d6, d13, d4 │ │ │ │ - vmov.f64 d4, d1 │ │ │ │ - vadd.f64 d7, d7, d13 │ │ │ │ + vldr d1, [r7] │ │ │ │ + mov.w r7, r5, lsl #4 │ │ │ │ + add.w lr, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vldr d2, [ip] │ │ │ │ + mov.w ip, r4, lsl #3 │ │ │ │ + add r0, r9 │ │ │ │ + add r1, r9 │ │ │ │ + vadd.f64 d12, d7, d6 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vldr d6, [pc, #364] @ 19ff0 │ │ │ │ + add.w sl, ip, r4 │ │ │ │ + vmov.f64 d0, d1 │ │ │ │ + vldr d5, [sp, #88] @ 0x58 │ │ │ │ + mov.w sl, sl, lsl #3 │ │ │ │ + vmov.f64 d9, d2 │ │ │ │ + vmul.f64 d13, d7, d6 │ │ │ │ + vmov.f64 d6, d3 │ │ │ │ + vldr d7, [lr] │ │ │ │ + add lr, r6 │ │ │ │ + vadd.f64 d3, d3, d12 │ │ │ │ + vmls.f64 d6, d12, d11 │ │ │ │ vstr d6, [sp, #128] @ 0x80 │ │ │ │ - vldr d6, [fp] │ │ │ │ - add fp, r6 │ │ │ │ - vldr d5, [fp] │ │ │ │ - vadd.f64 d2, d6, d5 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vmls.f64 d4, d2, d3 │ │ │ │ - vadd.f64 d1, d1, d2 │ │ │ │ - vmul.f64 d5, d5, d11 │ │ │ │ - vstr d4, [sp, #112] @ 0x70 │ │ │ │ - vldr d4, [sl] │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - movs r6, #72 @ 0x48 │ │ │ │ - vldr d0, [ip] │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ - mul.w fp, r6, r4 │ │ │ │ - vadd.f64 d9, d6, d0 │ │ │ │ - vsub.f64 d6, d6, d0 │ │ │ │ - vmov.f64 d0, d4 │ │ │ │ - add.w r6, r2, fp │ │ │ │ - mul.w sl, ip, r4 │ │ │ │ - vmls.f64 d0, d9, d3 │ │ │ │ - vldr d3, [sp, #96] @ 0x60 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vadd.f64 d4, d4, d9 │ │ │ │ - vadd.f64 d10, d10, d3 │ │ │ │ - vldr d3, [sp, #104] @ 0x68 │ │ │ │ - vsub.f64 d2, d3, d8 │ │ │ │ - vldr d3, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d9, d0, d5 │ │ │ │ - vsub.f64 d3, d3, d6 │ │ │ │ - vstr d2, [sp, #96] @ 0x60 │ │ │ │ - vstr d9, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d2, d2, d3 │ │ │ │ - vstr d3, [sp, #120] @ 0x78 │ │ │ │ - vadd.f64 d3, d7, d4 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - vstr d2, [sp, #248] @ 0xf8 │ │ │ │ - vldr d2, [sp, #128] @ 0x80 │ │ │ │ - vsub.f64 d13, d2, d12 │ │ │ │ - vadd.f64 d12, d12, d2 │ │ │ │ - vadd.f64 d9, d13, d9 │ │ │ │ - vstr d13, [sp, #128] @ 0x80 │ │ │ │ - vldr d13, [sp, #104] @ 0x68 │ │ │ │ - vstr d9, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d9, d5, d0 │ │ │ │ - vadd.f64 d0, d13, d8 │ │ │ │ - vldr d13, [sp, #112] @ 0x70 │ │ │ │ - vldr d8, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d13, d13, d6 │ │ │ │ - vadd.f64 d6, d10, d1 │ │ │ │ - vadd.f64 d5, d12, d9 │ │ │ │ - vstr d9, [sp, #144] @ 0x90 │ │ │ │ - vldr d9, [sp, #152] @ 0x98 │ │ │ │ - vsub.f64 d1, d10, d1 │ │ │ │ + vldr d6, [lr] │ │ │ │ + vadd.f64 d8, d7, d6 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vldr d7, [pc, #300] @ 19ff0 │ │ │ │ + vmls.f64 d0, d8, d11 │ │ │ │ + vmul.f64 d11, d6, d7 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add r7, r6 │ │ │ │ + vadd.f64 d8, d1, d8 │ │ │ │ + add.w r6, r2, sl │ │ │ │ + vadd.f64 d1, d4, d8 │ │ │ │ + vsub.f64 d4, d4, d8 │ │ │ │ vstr d0, [sp, #104] @ 0x68 │ │ │ │ - vstr d13, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d13, d0, d13 │ │ │ │ - vstr d5, [sp, #264] @ 0x108 │ │ │ │ - vldr d0, [pc, #128] @ 187f0 │ │ │ │ - vstr d13, [sp, #272] @ 0x110 │ │ │ │ - vldr d13, [sp, #200] @ 0xc8 │ │ │ │ - vadd.f64 d2, d13, d6 │ │ │ │ - vsub.f64 d5, d6, d13 │ │ │ │ - vmov.f64 d13, #80 @ 0x3e800000 0.250 │ │ │ │ + vldr d0, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #1 │ │ │ │ + mov.w lr, r7, lsl #4 │ │ │ │ + vadd.f64 d6, d7, d0 │ │ │ │ + vsub.f64 d7, d7, d0 │ │ │ │ + vldr d0, [pc, #244] @ 19ff0 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ + vadd.f64 d2, d2, d6 │ │ │ │ + vmls.f64 d9, d6, d0 │ │ │ │ + vmov.f64 d0, d9 │ │ │ │ + vsub.f64 d9, d5, d13 │ │ │ │ + vldr d5, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ + vstr d9, [sp, #112] @ 0x70 │ │ │ │ + vldr d6, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d9, d9, d5 │ │ │ │ + vstr d5, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d5, d3, d2 │ │ │ │ + vsub.f64 d3, d3, d2 │ │ │ │ + vstr d9, [sp, #240] @ 0xf0 │ │ │ │ + vldr d9, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d12, d6, d9 │ │ │ │ + vsub.f64 d9, d0, d11 │ │ │ │ + vadd.f64 d0, d11, d0 │ │ │ │ + vstr d9, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d9, d12, d9 │ │ │ │ + vstr d9, [sp, #248] @ 0xf8 │ │ │ │ + vldr d9, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d6, d9, d6 │ │ │ │ + vmov.f64 d9, d0 │ │ │ │ + vadd.f64 d0, d6, d0 │ │ │ │ + vstr d6, [sp, #96] @ 0x60 │ │ │ │ + vldr d6, [sp, #88] @ 0x58 │ │ │ │ + vstr d9, [sp, #136] @ 0x88 │ │ │ │ + vldr d9, [sp, #144] @ 0x90 │ │ │ │ + vstr d0, [sp, #256] @ 0x100 │ │ │ │ + vldr d0, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d13, d6, d13 │ │ │ │ + vldr d6, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d7, d0, d7 │ │ │ │ + vadd.f64 d0, d13, d7 │ │ │ │ + vmov.f64 d11, d7 │ │ │ │ + vldr d7, [pc, #100] @ 19ff8 │ │ │ │ + vstr d0, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d0, d1, d6 │ │ │ │ + vadd.f64 d1, d6, d1 │ │ │ │ vmov.f64 d6, d9 │ │ │ │ - vmls.f64 d6, d2, d13 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ - vadd.f64 d2, d9, d2 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vldr d2, [sp, #160] @ 0xa0 │ │ │ │ - vmov.f64 d0, d6 │ │ │ │ - vldr d6, [sp] │ │ │ │ - vsub.f64 d6, d6, d8 │ │ │ │ - vmul.f64 d8, d7, d14 │ │ │ │ - vnmls.f64 d8, d6, d15 │ │ │ │ - vmul.f64 d6, d6, d14 │ │ │ │ - vmla.f64 d6, d7, d15 │ │ │ │ - vadd.f64 d7, d5, d0 │ │ │ │ - vsub.f64 d0, d0, d5 │ │ │ │ - vsub.f64 d4, d7, d6 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d7, d0, d8 │ │ │ │ - vadd.f64 d8, d8, d0 │ │ │ │ - b.n 18800 │ │ │ │ + vmul.f64 d0, d0, d7 │ │ │ │ + vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ + vmls.f64 d6, d1, d7 │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ + vadd.f64 d1, d9, d1 │ │ │ │ + vsub.f64 d7, d10, d7 │ │ │ │ + vmul.f64 d10, d3, d14 │ │ │ │ + vstr d1, [r2] │ │ │ │ + vldr d1, [pc, #48] @ 19ff8 │ │ │ │ + vnmls.f64 d10, d7, d15 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vmla.f64 d7, d3, d15 │ │ │ │ + vadd.f64 d3, d0, d6 │ │ │ │ + b.n 1a008 │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (18a84 ) │ │ │ │ - @ instruction: 0xe858b67a │ │ │ │ - subs r7, #235 @ 0xeb │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff4c0f22 │ │ │ │ - b.n 18ee6 │ │ │ │ + ldr r4, [pc, #680] @ (1a29c ) │ │ │ │ + @ instruction: 0xe858b67a │ │ │ │ + subs r7, #235 @ 0xeb │ │ │ │ + b.w ff4c272a │ │ │ │ + b.n 1a6ee │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - str r6, [r5, #124] @ 0x7c │ │ │ │ - movs r0, r1 │ │ │ │ + it le │ │ │ │ + movle r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d0, [pc, #764] @ 18b00 │ │ │ │ - vstr d4, [r6] │ │ │ │ - add.w r6, r2, sl │ │ │ │ - vstr d6, [r6] │ │ │ │ - mul.w r6, lr, r4 │ │ │ │ - vldr d6, [sp, #216] @ 0xd8 │ │ │ │ - add.w ip, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ - vsub.f64 d5, d3, d6 │ │ │ │ - vadd.f64 d3, d6, d3 │ │ │ │ - vstr d7, [ip] │ │ │ │ - mov.w ip, #24 │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ - vmov.f64 d6, d2 │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - vmls.f64 d6, d3, d13 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ - vadd.f64 d3, d2, d3 │ │ │ │ - add.w lr, r2, ip │ │ │ │ - add ip, r3 │ │ │ │ - vstr d8, [lr] │ │ │ │ - add.w lr, r3, sl │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ - vstr d3, [r3] │ │ │ │ - vadd.f64 d3, d5, d6 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - vmul.f64 d4, d1, d14 │ │ │ │ - vldr d10, [sp, #248] @ 0xf8 │ │ │ │ - vldr d9, [sp, #136] @ 0x88 │ │ │ │ - vldr d8, [sp, #192] @ 0xc0 │ │ │ │ - vnmls.f64 d4, d7, d15 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vmla.f64 d7, d1, d15 │ │ │ │ - vmov.f64 d1, d0 │ │ │ │ + vsub.f64 d6, d6, d0 │ │ │ │ + vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ vsub.f64 d2, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d2, [lr] │ │ │ │ - add.w lr, r3, fp │ │ │ │ - vldr d2, [sp, #48] @ 0x30 │ │ │ │ - vstr d7, [lr] │ │ │ │ - vsub.f64 d7, d6, d4 │ │ │ │ - vadd.f64 d4, d4, d6 │ │ │ │ + vstr d2, [r6] │ │ │ │ + add.w r6, r2, lr │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ + vstr d7, [r6] │ │ │ │ + vsub.f64 d7, d6, d10 │ │ │ │ + mov.w r6, r7, lsl #5 │ │ │ │ + vadd.f64 d10, d10, d6 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ vldr d6, [sp, #208] @ 0xd0 │ │ │ │ - vstr d7, [ip] │ │ │ │ - vsub.f64 d5, d10, d6 │ │ │ │ - vstr d4, [r6] │ │ │ │ - vadd.f64 d4, d6, d10 │ │ │ │ - vldr d10, [sp, #56] @ 0x38 │ │ │ │ - mul.w ip, r9, r4 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ - vldr d0, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d7, d2, d10 │ │ │ │ + add.w fp, r2, r6 │ │ │ │ + add r6, r3 │ │ │ │ + vstr d7, [fp] │ │ │ │ + add.w fp, r2, r7 │ │ │ │ + add r7, r3 │ │ │ │ + vldr d7, [sp] │ │ │ │ + vsub.f64 d3, d5, d6 │ │ │ │ + vadd.f64 d5, d6, d5 │ │ │ │ + vstr d10, [fp] │ │ │ │ + add.w fp, r3, lr │ │ │ │ + vldr d10, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + vmul.f64 d2, d4, d14 │ │ │ │ + vmul.f64 d3, d3, d1 │ │ │ │ + vmov.f64 d6, d10 │ │ │ │ + vmls.f64 d6, d5, d0 │ │ │ │ + vnmls.f64 d2, d7, d15 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vadd.f64 d5, d10, d5 │ │ │ │ + vmla.f64 d7, d4, d15 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vadd.f64 d5, d3, d6 │ │ │ │ + vsub.f64 d6, d6, d3 │ │ │ │ + vsub.f64 d4, d5, d7 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vstr d4, [fp] │ │ │ │ + add.w fp, r3, sl │ │ │ │ + vstr d7, [fp] │ │ │ │ + vsub.f64 d7, d6, d2 │ │ │ │ + vadd.f64 d2, d2, d6 │ │ │ │ + vldr d6, [sp, #200] @ 0xc8 │ │ │ │ + vstr d7, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #2 │ │ │ │ + vldr d7, [sp, #240] @ 0xf0 │ │ │ │ + vstr d2, [r6] │ │ │ │ + mov.w fp, r7, lsl #3 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ + mov.w r7, r7, lsl #4 │ │ │ │ + add.w r6, r2, fp │ │ │ │ + add fp, r3 │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vldr d10, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d4, d6, d7 │ │ │ │ + vsub.f64 d5, d7, d6 │ │ │ │ + vmov.f64 d6, d2 │ │ │ │ + vldr d9, [sp, #112] @ 0x70 │ │ │ │ + vldr d8, [sp, #176] @ 0xb0 │ │ │ │ + vsub.f64 d7, d3, d10 │ │ │ │ vldr d10, [sp, #128] @ 0x80 │ │ │ │ - add.w r6, r2, ip │ │ │ │ - add ip, r3 │ │ │ │ - vmov.f64 d6, d0 │ │ │ │ - vsub.f64 d2, d10, d9 │ │ │ │ - vmls.f64 d6, d4, d13 │ │ │ │ - vadd.f64 d4, d0, d4 │ │ │ │ - vldr d9, [sp, #256] @ 0x100 │ │ │ │ - vmul.f64 d3, d2, d14 │ │ │ │ + vmls.f64 d6, d4, d0 │ │ │ │ + vmul.f64 d5, d5, d1 │ │ │ │ + vadd.f64 d4, d2, d4 │ │ │ │ + vsub.f64 d12, d12, d10 │ │ │ │ + vldr d10, [sp, #248] @ 0xf8 │ │ │ │ vstr d4, [r6] │ │ │ │ - add r6, fp │ │ │ │ - vnmls.f64 d3, d7, d15 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vmla.f64 d7, d2, d15 │ │ │ │ + add r6, sl │ │ │ │ + mov.w sl, r4, lsl #4 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vmul.f64 d3, d12, d14 │ │ │ │ + vnmls.f64 d3, d7, d15 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vmla.f64 d7, d12, d15 │ │ │ │ + vldr d12, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d2, [r6] │ │ │ │ - movs r6, #88 @ 0x58 │ │ │ │ - vldr d2, [sp, #96] @ 0x60 │ │ │ │ + mov.w r6, #88 @ 0x58 │ │ │ │ mla r6, r6, r4, r2 │ │ │ │ vstr d7, [r6] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ - lsls r6, r4, #4 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - add.w lr, r2, r6 │ │ │ │ - vldr d6, [sp, #224] @ 0xe0 │ │ │ │ - add r6, r3 │ │ │ │ - vstr d7, [lr] │ │ │ │ - add.w lr, r2, r4, lsl #6 │ │ │ │ - vldr d7, [sp, #24] │ │ │ │ - vadd.f64 d4, d6, d9 │ │ │ │ - vsub.f64 d5, d9, d6 │ │ │ │ - vmov.f64 d6, d8 │ │ │ │ - vstr d3, [lr] │ │ │ │ - vldr d3, [sp, #32] │ │ │ │ - vmls.f64 d6, d4, d13 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ + add.w r6, r2, sl │ │ │ │ + vldr d6, [sp, #216] @ 0xd8 │ │ │ │ + add sl, r3 │ │ │ │ + vstr d7, [r6] │ │ │ │ + add.w r6, r2, r4, lsl #6 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ + vadd.f64 d4, d6, d10 │ │ │ │ + vsub.f64 d5, d10, d6 │ │ │ │ + vstr d3, [r6] │ │ │ │ + sub.w r6, ip, r4 │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ + vldr d10, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vldr d8, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #120] @ 0x78 │ │ │ │ - vstr d4, [ip] │ │ │ │ - add ip, sl │ │ │ │ - vsub.f64 d2, d2, d3 │ │ │ │ + vmov.f64 d6, d10 │ │ │ │ + vsub.f64 d2, d9, d3 │ │ │ │ + vmls.f64 d6, d4, d0 │ │ │ │ + vadd.f64 d4, d10, d4 │ │ │ │ + vmul.f64 d3, d2, d14 │ │ │ │ + vstr d4, [fp] │ │ │ │ + add fp, lr │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vmul.f64 d3, d2, d14 │ │ │ │ vnmls.f64 d3, d7, d15 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ + vmov.f64 d5, d8 │ │ │ │ vmla.f64 d7, d2, d15 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [ip] │ │ │ │ - mov.w ip, #112 @ 0x70 │ │ │ │ - mla ip, ip, r4, r3 │ │ │ │ - vstr d7, [ip] │ │ │ │ + vstr d2, [fp] │ │ │ │ + add.w fp, r3, r6, lsl #4 │ │ │ │ + vldr d2, [sp, #80] @ 0x50 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vstr d7, [fp] │ │ │ │ vadd.f64 d7, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - mov.w ip, #80 @ 0x50 │ │ │ │ - vstr d7, [r6] │ │ │ │ - add r6, sl │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - vstr d6, [r6] │ │ │ │ - add.w r6, r3, ip │ │ │ │ - vldr d6, [sp, #232] @ 0xe8 │ │ │ │ - add ip, r2 │ │ │ │ - vldr d0, [sp, #184] @ 0xb8 │ │ │ │ - vldr d3, [sp, #80] @ 0x50 │ │ │ │ - vldr d2, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d4, d6, d8 │ │ │ │ - vsub.f64 d7, d8, d6 │ │ │ │ - vldr d8, [sp, #104] @ 0x68 │ │ │ │ - vldr d6, [sp, #112] @ 0x70 │ │ │ │ - vmov.f64 d5, d0 │ │ │ │ - vsub.f64 d2, d3, d2 │ │ │ │ - vldr d9, [sp, #144] @ 0x90 │ │ │ │ - vmls.f64 d5, d4, d13 │ │ │ │ - vadd.f64 d4, d0, d4 │ │ │ │ - vsub.f64 d6, d8, d6 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - vldr d0, [sp, #72] @ 0x48 │ │ │ │ + vldr d3, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d2, d12, d2 │ │ │ │ + vstr d7, [sl] │ │ │ │ + add sl, lr │ │ │ │ + vstr d6, [sl] │ │ │ │ + add.w sl, r3, r7 │ │ │ │ + add r7, r2 │ │ │ │ + vldr d6, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d4, d6, d3 │ │ │ │ + vsub.f64 d7, d3, d6 │ │ │ │ + vsub.f64 d6, d13, d11 │ │ │ │ vmul.f64 d3, d2, d14 │ │ │ │ - vstr d4, [r6] │ │ │ │ - movs r6, #56 @ 0x38 │ │ │ │ + vmls.f64 d5, d4, d0 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d3, d6, d15 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - mul.w r6, r4, r6 │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ + vadd.f64 d4, d8, d4 │ │ │ │ vnmls.f64 d6, d2, d15 │ │ │ │ - add.w lr, r3, r6 │ │ │ │ - vldr d5, [sp, #272] @ 0x110 │ │ │ │ + vstr d4, [sl] │ │ │ │ + add.w sl, r3, r6 │ │ │ │ add r6, r2 │ │ │ │ + vsub.f64 d4, d5, d7 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vldr d5, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vstr d2, [lr] │ │ │ │ - add lr, sl │ │ │ │ - vstr d4, [lr] │ │ │ │ - mov.w lr, r4, lsl #3 │ │ │ │ + vstr d2, [sl] │ │ │ │ + add sl, lr │ │ │ │ + add.w lr, r3, ip │ │ │ │ + add ip, r2 │ │ │ │ + vstr d4, [sl] │ │ │ │ + vstr d6, [lr] │ │ │ │ + mov.w lr, r4, lsl #5 │ │ │ │ add.w sl, r3, lr │ │ │ │ - vsub.f64 d4, d12, d9 │ │ │ │ - vldr d12, [sp, #64] @ 0x40 │ │ │ │ add lr, r2 │ │ │ │ - vstr d6, [sl] │ │ │ │ - mov.w sl, r4, lsl #5 │ │ │ │ - vldr d6, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d2, d12, d0 │ │ │ │ - add.w fp, r3, sl │ │ │ │ - add sl, r2 │ │ │ │ - add r3, r7 │ │ │ │ + add r3, r8 │ │ │ │ + vstr d3, [sl] │ │ │ │ + vldr d6, [sp, #232] @ 0xe8 │ │ │ │ + vldr d13, [sp, #56] @ 0x38 │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vstr d3, [fp] │ │ │ │ + vadd.f64 d5, d6, d5 │ │ │ │ + vldr d9, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vldr d1, [sp, #168] @ 0xa8 │ │ │ │ + vsub.f64 d4, d4, d9 │ │ │ │ + vmov.f64 d6, d1 │ │ │ │ + vmls.f64 d6, d5, d0 │ │ │ │ + vldr d0, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d5, d1, d5 │ │ │ │ + vsub.f64 d2, d13, d0 │ │ │ │ + vstr d5, [r7] │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ vmul.f64 d3, d2, d14 │ │ │ │ vmla.f64 d3, d4, d15 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sp, #176] @ 0xb0 │ │ │ │ vnmls.f64 d4, d2, d15 │ │ │ │ - vmov.f64 d5, d1 │ │ │ │ - vmls.f64 d5, d6, d13 │ │ │ │ - vadd.f64 d6, d1, d6 │ │ │ │ - vstr d6, [ip] │ │ │ │ - vsub.f64 d6, d5, d7 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d2, d6, d4 │ │ │ │ - vadd.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ + vsub.f64 d2, d5, d4 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ vstr d2, [r6] │ │ │ │ - movs r6, #104 @ 0x68 │ │ │ │ + mov.w r6, #104 @ 0x68 │ │ │ │ mla r6, r6, r4, r2 │ │ │ │ - add r2, r7 │ │ │ │ + add r2, r8 │ │ │ │ vstr d4, [r6] │ │ │ │ - ldr r6, [sp, #284] @ 0x11c │ │ │ │ - vstr d6, [sl] │ │ │ │ - eors r5, r6 │ │ │ │ - eors r4, r6 │ │ │ │ - ldr r6, [sp, #400] @ 0x190 │ │ │ │ - vstr d3, [lr] │ │ │ │ + ldr r6, [sp, #268] @ 0x10c │ │ │ │ + vstr d6, [lr] │ │ │ │ + vstr d3, [ip] │ │ │ │ + eor.w r5, r5, r6 │ │ │ │ + eor.w r4, r4, r6 │ │ │ │ + ldr r6, [sp, #384] @ 0x180 │ │ │ │ subs r6, #1 │ │ │ │ - str r6, [sp, #400] @ 0x190 │ │ │ │ - bne.w 1840a │ │ │ │ - add sp, #292 @ 0x124 │ │ │ │ + str r6, [sp, #384] @ 0x180 │ │ │ │ + bne.w 19c10 │ │ │ │ + add sp, #276 @ 0x114 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ - b.w ff4c1232 │ │ │ │ - b.n 191f6 │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00018b08 : │ │ │ │ - ldr r2, [pc, #8] @ (18b14 ) │ │ │ │ - ldr r1, [pc, #12] @ (18b18 ) │ │ │ │ +0001a320 : │ │ │ │ + ldr r2, [pc, #8] @ (1a32c ) │ │ │ │ + ldr r1, [pc, #12] @ (1a330 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - cmp r3, #160 @ 0xa0 │ │ │ │ + strh r0, [r1, #28] │ │ │ │ movs r0, r1 │ │ │ │ - pldw [r7, #4095] @ 0xfff │ │ │ │ + pld [pc, #4095] @ 1b333 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr r6, [pc, #88] @ (18b80 ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #196 @ 0xc4 │ │ │ │ + sub sp, #204 @ 0xcc │ │ │ │ + ldr r6, [pc, #76] @ (1a3a0 ) │ │ │ │ + ldr r7, [sp, #312] @ 0x138 │ │ │ │ + ldrd r5, r4, [sp, #304] @ 0x130 │ │ │ │ add r6, pc │ │ │ │ - ldr r7, [sp, #304] @ 0x130 │ │ │ │ - ldrd r5, r4, [sp, #296] @ 0x128 │ │ │ │ cmp r7, #0 │ │ │ │ - ble.w 1910c │ │ │ │ - ldr r7, [sp, #308] @ 0x134 │ │ │ │ - mov.w sl, #120 @ 0x78 │ │ │ │ - mov.w fp, #40 @ 0x28 │ │ │ │ - vldr d13, [pc, #32] @ 18b68 │ │ │ │ - vldr d12, [pc, #36] @ 18b70 │ │ │ │ - mov.w r9, r7, lsl #3 │ │ │ │ - ldr r7, [sp, #312] @ 0x138 │ │ │ │ - vldr d11, [pc, #36] @ 18b78 │ │ │ │ - mov.w r8, r7, lsl #3 │ │ │ │ - ldr r7, [pc, #40] @ (18b84 ) │ │ │ │ + ble.w 1a964 │ │ │ │ + ldr r7, [sp, #316] @ 0x13c │ │ │ │ + vldr d13, [pc, #32] @ 1a388 │ │ │ │ + vldr d12, [pc, #36] @ 1a390 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d11, [pc, #36] @ 1a398 │ │ │ │ + str r7, [sp, #188] @ 0xbc │ │ │ │ + ldr r7, [sp, #320] @ 0x140 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + str r7, [sp, #192] @ 0xc0 │ │ │ │ + ldr r7, [pc, #36] @ (1a3a4 ) │ │ │ │ ldr r6, [r6, r7] │ │ │ │ ldr r6, [r6, #0] │ │ │ │ - str r6, [sp, #188] @ 0xbc │ │ │ │ - b.n 18b88 │ │ │ │ - nop.w │ │ │ │ + str r6, [sp, #196] @ 0xc4 │ │ │ │ + b.n 1a3a8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 18de8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 1a608 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 18e34 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 1a654 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - str r0, [r3, #8] │ │ │ │ + @ instruction: 0xb86a │ │ │ │ movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r5, #6 │ │ │ │ + mov.w r6, r5, lsl #6 │ │ │ │ vldr d4, [r0] │ │ │ │ - adds r7, r0, r6 │ │ │ │ + add.w r7, r0, r6 │ │ │ │ vldr d6, [r1] │ │ │ │ vldr d7, [r7] │ │ │ │ - adds r7, r1, r6 │ │ │ │ + add.w r7, r1, r6 │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r7] │ │ │ │ - lsls r7, r5, #5 │ │ │ │ + mov.w r7, r5, lsl #5 │ │ │ │ add.w ip, r0, r7 │ │ │ │ add r7, r1 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [ip] │ │ │ │ add ip, r6 │ │ │ │ vldr d5, [ip] │ │ │ │ - mul.w ip, sl, r5 │ │ │ │ + mov.w ip, r5, lsl #4 │ │ │ │ + sub.w lr, ip, r5 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [r7] │ │ │ │ add r7, r6 │ │ │ │ vldr d8, [r7] │ │ │ │ - add.w r7, r0, ip │ │ │ │ - vsub.f64 d9, d0, d1 │ │ │ │ - add ip, r1 │ │ │ │ + add.w r7, r0, lr │ │ │ │ + add lr, r1 │ │ │ │ + vsub.f64 d10, d0, d1 │ │ │ │ vadd.f64 d3, d5, d8 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vldr d7, [r7] │ │ │ │ - movs r7, #56 @ 0x38 │ │ │ │ - vstr d9, [sp, #80] @ 0x50 │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ + sub.w r8, r7, r5 │ │ │ │ + mov.w r9, r8, lsl #3 │ │ │ │ vsub.f64 d14, d2, d3 │ │ │ │ vadd.f64 d3, d2, d3 │ │ │ │ + mov.w r8, r8, lsl #4 │ │ │ │ + add.w sl, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ vsub.f64 d2, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ - mul.w r7, r7, r5 │ │ │ │ - vstr d0, [sp, #120] @ 0x78 │ │ │ │ - vldr d0, [ip] │ │ │ │ - mov.w ip, #24 │ │ │ │ - add.w lr, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ - vstr d2, [sp, #96] @ 0x60 │ │ │ │ + vldr d4, [lr] │ │ │ │ + add.w lr, r5, r5, lsl #1 │ │ │ │ + vstr d8, [sp] │ │ │ │ + vldr d6, [sl] │ │ │ │ vstr d1, [sp, #112] @ 0x70 │ │ │ │ - vldr d6, [lr] │ │ │ │ - mov.w lr, #112 @ 0x70 │ │ │ │ - vstr d8, [sp, #8] │ │ │ │ + vstr d0, [sp, #120] @ 0x78 │ │ │ │ + vstr d3, [sp, #8] │ │ │ │ vstr d5, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d2, d7, d6 │ │ │ │ + vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - mul.w r7, ip, r5 │ │ │ │ - vstr d3, [sp] │ │ │ │ - add.w ip, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ - vsub.f64 d1, d0, d6 │ │ │ │ - vadd.f64 d0, d0, d6 │ │ │ │ + vldr d6, [r9] │ │ │ │ + mov.w r9, lr, lsl #3 │ │ │ │ + vstr d2, [sp, #96] @ 0x60 │ │ │ │ + vstr d10, [sp, #80] @ 0x50 │ │ │ │ + mov.w lr, lr, lsl #4 │ │ │ │ + add.w sl, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ vstr d14, [sp, #88] @ 0x58 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vldr d8, [r7] │ │ │ │ - add r7, r6 │ │ │ │ - vldr d5, [ip] │ │ │ │ - vadd.f64 d3, d6, d5 │ │ │ │ + vldr d8, [r9] │ │ │ │ + add r9, r6 │ │ │ │ + vsub.f64 d0, d4, d6 │ │ │ │ + vadd.f64 d4, d4, d6 │ │ │ │ + vldr d6, [sl] │ │ │ │ + add sl, r6 │ │ │ │ + vldr d5, [sl] │ │ │ │ + vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ - lsls r7, r5, #4 │ │ │ │ - add.w ip, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ - vsub.f64 d4, d8, d5 │ │ │ │ + vldr d5, [r9] │ │ │ │ + add.w r9, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + vsub.f64 d3, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - vadd.f64 d15, d2, d3 │ │ │ │ - vsub.f64 d10, d0, d5 │ │ │ │ - vsub.f64 d8, d7, d4 │ │ │ │ - vadd.f64 d4, d7, d4 │ │ │ │ - vadd.f64 d0, d0, d5 │ │ │ │ - vstr d10, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d10, d1, d6 │ │ │ │ - vsub.f64 d6, d1, d6 │ │ │ │ - vsub.f64 d1, d2, d3 │ │ │ │ - vstr d4, [sp, #160] @ 0xa0 │ │ │ │ - vldr d4, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vstr d0, [sp, #16] │ │ │ │ - vstr d8, [sp, #136] @ 0x88 │ │ │ │ - vstr d10, [sp, #144] @ 0x90 │ │ │ │ - vstr d6, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d15, d1, d2 │ │ │ │ + vadd.f64 d8, d0, d6 │ │ │ │ + vsub.f64 d1, d1, d2 │ │ │ │ + vsub.f64 d6, d0, d6 │ │ │ │ + vsub.f64 d9, d4, d5 │ │ │ │ + vadd.f64 d0, d7, d3 │ │ │ │ + vadd.f64 d5, d4, d5 │ │ │ │ + vldr d4, [r9] │ │ │ │ + add r9, r6 │ │ │ │ + vstr d8, [sp, #144] @ 0x90 │ │ │ │ + vstr d9, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d9, d7, d3 │ │ │ │ + vstr d5, [sp, #16] │ │ │ │ vstr d1, [sp, #24] │ │ │ │ - vldr d7, [ip] │ │ │ │ - mul.w ip, lr, r5 │ │ │ │ - vldr d5, [r7] │ │ │ │ - add r7, r6 │ │ │ │ + vstr d6, [sp, #152] @ 0x98 │ │ │ │ + vstr d9, [sp, #136] @ 0x88 │ │ │ │ + vstr d0, [sp, #160] @ 0xa0 │ │ │ │ + vldr d7, [r9] │ │ │ │ + mov.w r9, r4, lsl #6 │ │ │ │ + vldr d5, [ip] │ │ │ │ + add ip, r6 │ │ │ │ vadd.f64 d1, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - add.w r7, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vldr d6, [r7] │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ + vldr d7, [ip] │ │ │ │ + add.w ip, r0, r8 │ │ │ │ + add r8, r1 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add.w ip, r0, lr │ │ │ │ + add lr, r1 │ │ │ │ + vldr d8, [lr] │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - mul.w r7, r7, r5 │ │ │ │ - add.w lr, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ - vldr d7, [lr] │ │ │ │ - vldr d8, [r7] │ │ │ │ - lsls r7, r5, #3 │ │ │ │ - vadd.f64 d0, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [ip] │ │ │ │ add.w ip, r0, r7 │ │ │ │ add r7, r1 │ │ │ │ - vadd.f64 d9, d7, d8 │ │ │ │ - vsub.f64 d7, d7, d8 │ │ │ │ vldr d3, [ip] │ │ │ │ add ip, r6 │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r8] │ │ │ │ + vadd.f64 d10, d7, d8 │ │ │ │ + vsub.f64 d7, d7, d8 │ │ │ │ vadd.f64 d14, d1, d0 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - vsub.f64 d8, d2, d9 │ │ │ │ - vadd.f64 d9, d2, d9 │ │ │ │ + vsub.f64 d8, d2, d10 │ │ │ │ + vadd.f64 d10, d2, d10 │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ vstr d8, [sp, #32] │ │ │ │ + vstr d4, [sp, #40] @ 0x28 │ │ │ │ vstr d2, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vstr d5, [sp, #40] @ 0x28 │ │ │ │ - vstr d2, [sp, #176] @ 0xb0 │ │ │ │ vstr d7, [sp, #48] @ 0x30 │ │ │ │ vldr d7, [ip] │ │ │ │ + vstr d2, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vmov.f64 d0, d6 │ │ │ │ vldr d6, [r7] │ │ │ │ add r7, r6 │ │ │ │ vldr d7, [r7] │ │ │ │ - mul.w r7, fp, r5 │ │ │ │ + add.w r7, r5, r5, lsl #2 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ vstr d0, [sp, #56] @ 0x38 │ │ │ │ add.w ip, r0, r7 │ │ │ │ add r7, r1 │ │ │ │ - vsub.f64 d5, d6, d7 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ + vldr d2, [r7] │ │ │ │ + add r7, r6 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - add r0, r9 │ │ │ │ - add r1, r9 │ │ │ │ + vstr d4, [sp, #64] @ 0x40 │ │ │ │ vldr d4, [ip] │ │ │ │ add ip, r6 │ │ │ │ - vstr d5, [sp, #64] @ 0x40 │ │ │ │ + add.w r6, r2, r9 │ │ │ │ vldr d5, [ip] │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vldr d5, [r7] │ │ │ │ - add r7, r6 │ │ │ │ - vldr d2, [r7] │ │ │ │ - lsls r7, r4, #6 │ │ │ │ - adds r6, r2, r7 │ │ │ │ - vsub.f64 d8, d5, d2 │ │ │ │ - vadd.f64 d2, d5, d2 │ │ │ │ + vsub.f64 d8, d2, d5 │ │ │ │ + vadd.f64 d2, d2, d5 │ │ │ │ vadd.f64 d5, d0, d7 │ │ │ │ - vsub.f64 d10, d6, d2 │ │ │ │ + vsub.f64 d9, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vldr d2, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d0, d2, d4 │ │ │ │ vldr d2, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ vldr d2, [sp, #64] @ 0x40 │ │ │ │ vstr d0, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d0, d3, d8 │ │ │ │ vadd.f64 d8, d3, d8 │ │ │ │ vadd.f64 d3, d15, d5 │ │ │ │ - vsub.f64 d4, d2, d4 │ │ │ │ vsub.f64 d5, d15, d5 │ │ │ │ + vsub.f64 d4, d2, d4 │ │ │ │ vstr d4, [sp, #56] @ 0x38 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ + vldr d4, [sp] │ │ │ │ vadd.f64 d4, d4, d14 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sp] │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ vstr d2, [r6] │ │ │ │ - adds r6, r3, r7 │ │ │ │ + add.w r6, r3, r9 │ │ │ │ vldr d2, [sp, #16] │ │ │ │ vstr d4, [r2] │ │ │ │ - vadd.f64 d4, d3, d9 │ │ │ │ + vadd.f64 d4, d3, d10 │ │ │ │ vadd.f64 d3, d2, d6 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vstr d2, [r6] │ │ │ │ - lsls r6, r4, #5 │ │ │ │ - vldr d3, [sp] │ │ │ │ - add.w ip, r3, r6 │ │ │ │ + mov.w r6, r4, lsl #5 │ │ │ │ + vadd.f64 d2, d9, d7 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ + vsub.f64 d7, d9, d7 │ │ │ │ vstr d4, [r3] │ │ │ │ - vadd.f64 d2, d10, d7 │ │ │ │ - vldr d15, [sp, #128] @ 0x80 │ │ │ │ + add.w r7, r3, r6 │ │ │ │ add r6, r2 │ │ │ │ - vsub.f64 d4, d3, d9 │ │ │ │ - vldr d9, [sp, #80] @ 0x50 │ │ │ │ - str r7, [sp, #0] │ │ │ │ - vsub.f64 d7, d10, d7 │ │ │ │ + vldr d15, [sp, #128] @ 0x80 │ │ │ │ + vldr d9, [sp, #136] @ 0x88 │ │ │ │ + vsub.f64 d4, d3, d10 │ │ │ │ + vldr d10, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d3, d5, d4 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vstr d3, [ip] │ │ │ │ - add ip, r7 │ │ │ │ + vstr d3, [r7] │ │ │ │ + add r7, r9 │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + vstr d4, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #1 │ │ │ │ + vldr d4, [sp] │ │ │ │ + add.w ip, r2, r7, lsl #5 │ │ │ │ + mov.w fp, r7, lsl #4 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vsub.f64 d6, d6, d3 │ │ │ │ vldr d3, [sp, #24] │ │ │ │ - vstr d4, [ip] │ │ │ │ - mov.w ip, #96 @ 0x60 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - mla ip, ip, r4, r2 │ │ │ │ + add.w lr, r3, fp │ │ │ │ + add fp, r2 │ │ │ │ vsub.f64 d5, d4, d14 │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ vldr d14, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vsub.f64 d6, d3, d15 │ │ │ │ vstr d4, [ip] │ │ │ │ + add.w ip, r4, r4, lsl #2 │ │ │ │ vadd.f64 d3, d2, d6 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ vstr d5, [r6] │ │ │ │ - movs r6, #80 @ 0x50 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vsub.f64 d5, d14, d1 │ │ │ │ - vadd.f64 d4, d9, d4 │ │ │ │ + vldr d5, [sp, #32] │ │ │ │ + add.w r6, r2, ip, lsl #4 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ - mla r6, r6, r4, r2 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ + vadd.f64 d4, d10, d5 │ │ │ │ + vsub.f64 d5, d14, d1 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vldr d3, [sp, #24] │ │ │ │ vstr d2, [r6] │ │ │ │ - movs r6, #48 @ 0x30 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ vadd.f64 d3, d15, d3 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ + mov.w r6, r4, lsl #4 │ │ │ │ vldr d15, [sp, #176] @ 0xb0 │ │ │ │ - mul.w ip, r6, r4 │ │ │ │ - lsls r6, r4, #4 │ │ │ │ - adds r7, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ - add.w lr, r3, ip │ │ │ │ - add ip, r2 │ │ │ │ + add.w r8, r2, r6 │ │ │ │ vstr d2, [lr] │ │ │ │ - vstr d4, [r7] │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - vsub.f64 d6, d9, d4 │ │ │ │ + add lr, r9 │ │ │ │ + vstr d4, [r8] │ │ │ │ vsub.f64 d4, d7, d3 │ │ │ │ - add lr, r7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vmul.f64 d4, d4, d13 │ │ │ │ vstr d5, [lr] │ │ │ │ - mov.w lr, #112 @ 0x70 │ │ │ │ - vadd.f64 d5, d14, d1 │ │ │ │ + mov.w r8, r4, lsl #3 │ │ │ │ + vldr d5, [sp, #32] │ │ │ │ + sub.w lr, r8, r4 │ │ │ │ + add.w sl, r2, lr, lsl #4 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + vmul.f64 d4, d4, d13 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vldr d14, [sp, #168] @ 0xa8 │ │ │ │ + vsub.f64 d6, d10, d5 │ │ │ │ + vadd.f64 d5, d14, d1 │ │ │ │ vldr d1, [sp, #72] @ 0x48 │ │ │ │ + vldr d14, [sp, #168] @ 0xa8 │ │ │ │ + vldr d10, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ - mla lr, lr, r4, r2 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #48] @ 0x30 │ │ │ │ - vstr d3, [lr] │ │ │ │ + vmul.f64 d4, d10, d12 │ │ │ │ + vstr d3, [sl] │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ + add.w sl, r3, r6 │ │ │ │ vldr d7, [sp, #96] @ 0x60 │ │ │ │ - vstr d3, [r6] │ │ │ │ - add r6, r7 │ │ │ │ - vstr d6, [ip] │ │ │ │ - vsub.f64 d6, d14, d4 │ │ │ │ + sub.w r6, r6, r4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vnmls.f64 d4, d9, d11 │ │ │ │ + vstr d3, [sl] │ │ │ │ + add sl, r9 │ │ │ │ + mov.w r9, #88 @ 0x58 │ │ │ │ + vstr d6, [fp] │ │ │ │ + vstr d5, [sl] │ │ │ │ + mul.w r9, r9, r4 │ │ │ │ vldr d3, [sp, #40] @ 0x28 │ │ │ │ - mov.w ip, #24 │ │ │ │ - vstr d5, [r6] │ │ │ │ - movs r6, #88 @ 0x58 │ │ │ │ - vmul.f64 d6, d6, d13 │ │ │ │ + vldr d5, [sp, #48] @ 0x30 │ │ │ │ + add.w sl, r2, r9 │ │ │ │ + add r9, r3 │ │ │ │ + vsub.f64 d6, d14, d5 │ │ │ │ vsub.f64 d5, d15, d3 │ │ │ │ - mul.w r6, r4, r6 │ │ │ │ - adds r7, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ + vmul.f64 d6, d6, d13 │ │ │ │ + vmul.f64 d5, d5, d13 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d6, d7, d6 │ │ │ │ vldr d7, [sp, #120] @ 0x78 │ │ │ │ - vmul.f64 d5, d5, d13 │ │ │ │ - vldr d10, [sp, #144] @ 0x90 │ │ │ │ - vldr d9, [sp, #136] @ 0x88 │ │ │ │ - vmul.f64 d4, d10, d12 │ │ │ │ vsub.f64 d3, d7, d5 │ │ │ │ vadd.f64 d5, d7, d5 │ │ │ │ vmul.f64 d7, d0, d11 │ │ │ │ - vmla.f64 d7, d1, d12 │ │ │ │ vmul.f64 d0, d0, d12 │ │ │ │ - vnmls.f64 d4, d9, d11 │ │ │ │ + vmla.f64 d7, d1, d12 │ │ │ │ vadd.f64 d1, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [sp, #72] @ 0x48 │ │ │ │ vnmls.f64 d0, d7, d11 │ │ │ │ vmul.f64 d7, d9, d12 │ │ │ │ vmla.f64 d7, d10, d11 │ │ │ │ vldr d10, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d9, d0, d7 │ │ │ │ vadd.f64 d7, d0, d7 │ │ │ │ vsub.f64 d0, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vstr d0, [r7] │ │ │ │ + vstr d0, [sl] │ │ │ │ vsub.f64 d0, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ - vstr d0, [r6] │ │ │ │ - mul.w r6, ip, r4 │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ + vstr d0, [r9] │ │ │ │ + add.w r9, r2, r7 │ │ │ │ + add r7, r3 │ │ │ │ vldr d0, [sp, #160] @ 0xa0 │ │ │ │ - adds r7, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ - vstr d2, [r7] │ │ │ │ - vstr d5, [r6] │ │ │ │ - mul.w r6, sl, r4 │ │ │ │ - vldr d2, [sp, #48] @ 0x30 │ │ │ │ - adds r7, r3, r6 │ │ │ │ + vstr d2, [r9] │ │ │ │ + vmul.f64 d2, d8, d12 │ │ │ │ + vstr d5, [r7] │ │ │ │ + add.w r7, r3, r6 │ │ │ │ add r6, r2 │ │ │ │ - vldr d5, [sp, #112] @ 0x70 │ │ │ │ vstr d7, [r7] │ │ │ │ vsub.f64 d7, d6, d9 │ │ │ │ - movs r7, #56 @ 0x38 │ │ │ │ vadd.f64 d6, d6, d9 │ │ │ │ vldr d9, [sp, #152] @ 0x98 │ │ │ │ + vmla.f64 d2, d10, d11 │ │ │ │ vstr d7, [r6] │ │ │ │ - mul.w r6, r7, r4 │ │ │ │ - adds r7, r3, r6 │ │ │ │ - add r6, r2 │ │ │ │ - vstr d3, [r7] │ │ │ │ + add.w r6, r3, lr │ │ │ │ + add lr, r2 │ │ │ │ + vstr d3, [r6] │ │ │ │ + add.w r6, r8, r4 │ │ │ │ vldr d3, [sp, #40] @ 0x28 │ │ │ │ - vstr d6, [r6] │ │ │ │ - movs r6, #72 @ 0x48 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vstr d6, [lr] │ │ │ │ vldr d6, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d7, d15, d3 │ │ │ │ - mul.w r6, r4, r6 │ │ │ │ - adds r7, r2, r6 │ │ │ │ + add.w r7, r2, r6 │ │ │ │ add r6, r3 │ │ │ │ + vadd.f64 d7, d15, d3 │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vadd.f64 d6, d14, d2 │ │ │ │ - vmul.f64 d2, d8, d12 │ │ │ │ - vmla.f64 d2, d10, d11 │ │ │ │ + vadd.f64 d6, d14, d3 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ - vsub.f64 d4, d5, d6 │ │ │ │ - vadd.f64 d6, d5, d6 │ │ │ │ - vmul.f64 d5, d9, d11 │ │ │ │ - vnmls.f64 d5, d0, d12 │ │ │ │ + vsub.f64 d3, d4, d6 │ │ │ │ + vadd.f64 d6, d4, d6 │ │ │ │ + vmul.f64 d4, d9, d11 │ │ │ │ + vnmls.f64 d4, d0, d12 │ │ │ │ vmul.f64 d0, d0, d11 │ │ │ │ vmla.f64 d0, d9, d12 │ │ │ │ - vadd.f64 d1, d2, d5 │ │ │ │ - vsub.f64 d5, d5, d2 │ │ │ │ + vadd.f64 d1, d2, d4 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ vmul.f64 d2, d8, d11 │ │ │ │ vnmls.f64 d2, d10, d12 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d0, d2, d0 │ │ │ │ - vsub.f64 d2, d3, d1 │ │ │ │ - vadd.f64 d3, d3, d1 │ │ │ │ + vsub.f64 d2, d5, d1 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ vstr d2, [r7] │ │ │ │ vsub.f64 d2, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vstr d2, [r6] │ │ │ │ - lsls r6, r4, #3 │ │ │ │ - adds r7, r2, r6 │ │ │ │ - add r6, r3 │ │ │ │ - vstr d3, [r7] │ │ │ │ - vstr d6, [r6] │ │ │ │ - movs r6, #104 @ 0x68 │ │ │ │ - vsub.f64 d6, d4, d5 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ - mul.w r6, r4, r6 │ │ │ │ - adds r7, r3, r6 │ │ │ │ + add.w r6, r2, r8 │ │ │ │ + add r8, r3 │ │ │ │ + vstr d5, [r6] │ │ │ │ + mov.w r6, #104 @ 0x68 │ │ │ │ + vstr d6, [r8] │ │ │ │ + vsub.f64 d6, d3, d4 │ │ │ │ + vadd.f64 d3, d3, d4 │ │ │ │ + mul.w r6, r6, r4 │ │ │ │ + add.w r7, r3, r6 │ │ │ │ add r6, r2 │ │ │ │ vstr d6, [r7] │ │ │ │ vsub.f64 d6, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vstr d6, [r6] │ │ │ │ - mul.w r6, fp, r4 │ │ │ │ - adds r7, r3, r6 │ │ │ │ - add r6, r2 │ │ │ │ - add r3, r8 │ │ │ │ - add r2, r8 │ │ │ │ - vstr d4, [r7] │ │ │ │ - vstr d7, [r6] │ │ │ │ + add.w r6, r3, ip │ │ │ │ + add ip, r2 │ │ │ │ + vstr d3, [r6] │ │ │ │ ldr r6, [sp, #188] @ 0xbc │ │ │ │ - eors r5, r6 │ │ │ │ - eors r4, r6 │ │ │ │ - ldr r6, [sp, #304] @ 0x130 │ │ │ │ + vstr d7, [ip] │ │ │ │ + add r0, r6 │ │ │ │ + add r1, r6 │ │ │ │ + ldr r6, [sp, #192] @ 0xc0 │ │ │ │ + add r2, r6 │ │ │ │ + add r3, r6 │ │ │ │ + ldr r6, [sp, #196] @ 0xc4 │ │ │ │ + eor.w r5, r5, r6 │ │ │ │ + eor.w r4, r4, r6 │ │ │ │ + ldr r6, [sp, #312] @ 0x138 │ │ │ │ subs r6, #1 │ │ │ │ - str r6, [sp, #304] @ 0x130 │ │ │ │ - bne.w 18b88 │ │ │ │ - add sp, #196 @ 0xc4 │ │ │ │ + str r6, [sp, #312] @ 0x138 │ │ │ │ + bne.w 1a3a8 │ │ │ │ + add sp, #204 @ 0xcc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00019118 : │ │ │ │ - ldr r2, [pc, #8] @ (19124 ) │ │ │ │ - ldr r1, [pc, #12] @ (19128 ) │ │ │ │ +0001a980 : │ │ │ │ + ldr r2, [pc, #8] @ (1a98c ) │ │ │ │ + ldr r1, [pc, #12] @ (1a990 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - movs r5, #208 @ 0xd0 │ │ │ │ + ldrb r0, [r5, #21] │ │ │ │ movs r0, r1 │ │ │ │ - ldr??.w pc, [pc, #4095] @ 1a12b │ │ │ │ + vld4.32 {d15[],d17[],d19[],d21[]}, [pc :128] │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov ip, r2 │ │ │ │ - mov lr, r3 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r1 │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #524 @ 0x20c │ │ │ │ - ldr.w r3, [pc, #1044] @ 19558 │ │ │ │ - ldr r2, [sp, #632] @ 0x278 │ │ │ │ - add r3, pc │ │ │ │ - ldrd r8, r7, [sp, #624] @ 0x270 │ │ │ │ - cmp r2, #0 │ │ │ │ - ble.w 1a030 │ │ │ │ - ldr r2, [sp, #636] @ 0x27c │ │ │ │ - mov fp, r0 │ │ │ │ - mov sl, r1 │ │ │ │ - vldr d11, [pc, #996] @ 19540 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #508] @ 0x1fc │ │ │ │ - ldr r2, [sp, #640] @ 0x280 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #512] @ 0x200 │ │ │ │ - ldr r2, [pc, #1012] @ (1955c ) │ │ │ │ - ldr r3, [r3, r2] │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #516] @ 0x204 │ │ │ │ - mov.w r5, r8, lsl #7 │ │ │ │ - vldr d4, [fp] │ │ │ │ - add.w r3, fp, r5 │ │ │ │ - vldr d6, [sl] │ │ │ │ - movs r1, #96 @ 0x60 │ │ │ │ - vldr d13, [pc, #964] @ 19548 │ │ │ │ - movs r0, #240 @ 0xf0 │ │ │ │ - mov.w r9, #120 @ 0x78 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, sl, r5 │ │ │ │ - mul.w r4, r0, r8 │ │ │ │ + sub sp, #508 @ 0x1fc │ │ │ │ + ldrd ip, r0, [sp, #612] @ 0x264 │ │ │ │ + ldr.w r1, [pc, #1100] @ 1ae08 │ │ │ │ + cmp r0, #0 │ │ │ │ + add r1, pc │ │ │ │ + ble.w 1b8f0 │ │ │ │ + ldr r0, [sp, #620] @ 0x26c │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r0, [sp, #492] @ 0x1ec │ │ │ │ + ldr r0, [sp, #624] @ 0x270 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r0, [sp, #496] @ 0x1f0 │ │ │ │ + ldr.w r0, [pc, #1076] @ 1ae0c │ │ │ │ + ldr r1, [r1, r0] │ │ │ │ + ldr r0, [sp, #608] @ 0x260 │ │ │ │ + ldr r1, [r1, #0] │ │ │ │ + str r1, [sp, #500] @ 0x1f4 │ │ │ │ + mov.w r1, r0, lsl #7 │ │ │ │ + vldr d4, [r9] │ │ │ │ + mov.w r7, r0, lsl #5 │ │ │ │ + add.w r4, r9, r1 │ │ │ │ + vldr d6, [fp] │ │ │ │ + mov.w sl, r0, lsl #3 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, fp, r1 │ │ │ │ + vldr d11, [pc, #1004] @ 1adf0 │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mov.w r3, r8, lsl #6 │ │ │ │ - add.w r2, fp, r3 │ │ │ │ - add r3, sl │ │ │ │ - mul.w r0, r7, r0 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov.w r4, r0, lsl #6 │ │ │ │ + add.w r5, r9, r4 │ │ │ │ + add r4, fp │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add r2, r5 │ │ │ │ - vldr d5, [r2] │ │ │ │ + vldr d7, [r5] │ │ │ │ + add r5, r1 │ │ │ │ + vldr d5, [r5] │ │ │ │ + sub.w r5, sl, r0 │ │ │ │ + mov.w lr, r5, lsl #5 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vldr d8, [r3] │ │ │ │ - mov.w r3, r8, lsl #5 │ │ │ │ - add.w r2, fp, r3 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add r4, r1 │ │ │ │ + vldr d8, [r4] │ │ │ │ + add.w r4, r9, r7 │ │ │ │ vadd.f64 d10, d0, d1 │ │ │ │ - vsub.f64 d1, d0, d1 │ │ │ │ - add r3, sl │ │ │ │ + vsub.f64 d9, d0, d1 │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ vadd.f64 d3, d5, d8 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ - vadd.f64 d8, d6, d7 │ │ │ │ + vsub.f64 d8, d6, d7 │ │ │ │ + vstr d9, [sp, #352] @ 0x160 │ │ │ │ vstr d10, [sp, #360] @ 0x168 │ │ │ │ - vstr d1, [sp, #368] @ 0x170 │ │ │ │ - vsub.f64 d0, d2, d3 │ │ │ │ - vadd.f64 d9, d2, d3 │ │ │ │ - vsub.f64 d3, d4, d5 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vldr d4, [r2] │ │ │ │ - add r2, r5 │ │ │ │ - vsub.f64 d2, d6, d7 │ │ │ │ - vstr d8, [sp, #32] │ │ │ │ - vstr d0, [sp] │ │ │ │ - vldr d7, [r2] │ │ │ │ - vstr d5, [sp, #16] │ │ │ │ - vstr d2, [sp, #24] │ │ │ │ + vsub.f64 d12, d2, d3 │ │ │ │ + vadd.f64 d3, d2, d3 │ │ │ │ + vsub.f64 d2, d4, d5 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vstr d2, [sp] │ │ │ │ + vstr d4, [sp, #8] │ │ │ │ + vldr d4, [r4] │ │ │ │ + add r4, r1 │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, fp, r7 │ │ │ │ + sub.w r7, r7, r0 │ │ │ │ + vstr d0, [sp, #24] │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vstr d3, [sp, #376] @ 0x178 │ │ │ │ + vstr d12, [sp, #368] @ 0x170 │ │ │ │ + vldr d12, [pc, #844] @ 1adf8 │ │ │ │ vadd.f64 d1, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ - vstr d9, [sp, #376] @ 0x178 │ │ │ │ - vldr d6, [r3] │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ - mul.w r2, r3, r8 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add r4, r1 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r9, lr │ │ │ │ + add lr, fp │ │ │ │ + vldr d8, [lr] │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - add.w r3, fp, r2 │ │ │ │ - add r2, sl │ │ │ │ - vldr d6, [r3] │ │ │ │ - mul.w r3, r1, r8 │ │ │ │ - add.w r1, fp, r3 │ │ │ │ - add r3, sl │ │ │ │ - vldr d5, [r1] │ │ │ │ - vldr d8, [r3] │ │ │ │ - mov.w r3, r8, lsl #4 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r0, r0, lsl #1 │ │ │ │ + mov.w r6, r4, lsl #5 │ │ │ │ + str r4, [sp, #136] @ 0x88 │ │ │ │ + add.w r4, r0, r0, lsl #2 │ │ │ │ + add.w r8, r9, r6 │ │ │ │ + add r6, fp │ │ │ │ + vldr d5, [r8] │ │ │ │ vadd.f64 d0, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add.w r2, fp, r3 │ │ │ │ - add r3, sl │ │ │ │ - vadd.f64 d3, d5, d8 │ │ │ │ - vsub.f64 d5, d5, d8 │ │ │ │ - vadd.f64 d12, d1, d0 │ │ │ │ - vadd.f64 d15, d2, d3 │ │ │ │ - vstr d12, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d12, d0, d1 │ │ │ │ + vldr d5, [r6] │ │ │ │ + mov.w r6, r0, lsl #4 │ │ │ │ + add.w lr, r9, r6 │ │ │ │ + vadd.f64 d15, d1, d0 │ │ │ │ + vadd.f64 d3, d8, d5 │ │ │ │ + vsub.f64 d5, d8, d5 │ │ │ │ + vsub.f64 d1, d0, d1 │ │ │ │ + vldr d0, [pc, #748] @ 1ae00 │ │ │ │ vstr d15, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d15, d2, d3 │ │ │ │ + vadd.f64 d15, d2, d3 │ │ │ │ + vsub.f64 d3, d2, d3 │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ - vsub.f64 d3, d6, d5 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + vstr d1, [sp, #32] │ │ │ │ + vstr d3, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d12, [sp, #48] @ 0x30 │ │ │ │ - vstr d15, [sp, #56] @ 0x38 │ │ │ │ + vstr d15, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ - vadd.f64 d3, d3, d2 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ + vadd.f64 d3, d3, d2 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vmul.f64 d8, d1, d11 │ │ │ │ - vmul.f64 d3, d3, d11 │ │ │ │ - vmul.f64 d5, d5, d11 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vstr d8, [sp, #64] @ 0x40 │ │ │ │ - vstr d3, [sp, #72] @ 0x48 │ │ │ │ - vstr d5, [sp, #80] @ 0x50 │ │ │ │ - vstr d7, [sp, #88] @ 0x58 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add r2, r5 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vldr d6, [r2] │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ + vmul.f64 d8, d1, d0 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ + vmul.f64 d2, d3, d0 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vstr d8, [sp, #48] @ 0x30 │ │ │ │ + vstr d2, [sp, #56] @ 0x38 │ │ │ │ + vstr d5, [sp, #64] @ 0x40 │ │ │ │ + vstr d7, [sp, #72] @ 0x48 │ │ │ │ + vldr d7, [lr] │ │ │ │ + add lr, r1 │ │ │ │ + str r4, [sp, #280] @ 0x118 │ │ │ │ + vldr d6, [lr] │ │ │ │ + add.w lr, fp, r6 │ │ │ │ + sub.w r6, r6, r0 │ │ │ │ + vldr d4, [lr] │ │ │ │ + add lr, r1 │ │ │ │ vadd.f64 d10, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mul.w r3, r2, r8 │ │ │ │ - mul.w r2, r7, r2 │ │ │ │ - add.w r1, fp, r3 │ │ │ │ - add r3, sl │ │ │ │ + vldr d6, [lr] │ │ │ │ + mov.w lr, r4, lsl #4 │ │ │ │ + add.w r8, r9, lr │ │ │ │ + add lr, fp │ │ │ │ vadd.f64 d9, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add r1, r5 │ │ │ │ - vldr d5, [r1] │ │ │ │ - movs r1, #112 @ 0x70 │ │ │ │ + vldr d6, [r8] │ │ │ │ + add r8, r1 │ │ │ │ + vldr d5, [r8] │ │ │ │ + mov.w r8, r6, lsl #4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vldr d3, [r3] │ │ │ │ - vadd.f64 d12, d10, d2 │ │ │ │ - vadd.f64 d0, d4, d6 │ │ │ │ - vsub.f64 d6, d4, d6 │ │ │ │ + vldr d5, [lr] │ │ │ │ + add lr, r1 │ │ │ │ + vldr d3, [lr] │ │ │ │ + add.w lr, r9, r8 │ │ │ │ + add r8, fp │ │ │ │ + vadd.f64 d0, d10, d2 │ │ │ │ vsub.f64 d10, d10, d2 │ │ │ │ - add.w r3, fp, r4 │ │ │ │ vadd.f64 d1, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vstr d12, [sp, #392] @ 0x188 │ │ │ │ - add r4, sl │ │ │ │ - vldr d12, [pc, #496] @ 19550 │ │ │ │ + vstr d0, [sp, #400] @ 0x190 │ │ │ │ + vadd.f64 d0, d4, d6 │ │ │ │ + vsub.f64 d6, d4, d6 │ │ │ │ + vadd.f64 d3, d9, d1 │ │ │ │ + vsub.f64 d9, d9, d1 │ │ │ │ + vstr d3, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d3, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d15, d9, d1 │ │ │ │ - vsub.f64 d9, d9, d1 │ │ │ │ - vldr d4, [r4] │ │ │ │ - movs r4, #48 @ 0x30 │ │ │ │ - vmul.f64 d5, d7, d13 │ │ │ │ + vsub.f64 d4, d9, d10 │ │ │ │ + vadd.f64 d1, d9, d10 │ │ │ │ + vmul.f64 d5, d7, d11 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ - vmla.f64 d7, d6, d13 │ │ │ │ + vstr d4, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d8, d3, d12 │ │ │ │ - vmul.f64 d3, d3, d13 │ │ │ │ - vstr d15, [sp, #96] @ 0x60 │ │ │ │ - vmla.f64 d3, d0, d12 │ │ │ │ + vmul.f64 d3, d3, d11 │ │ │ │ + vldr d4, [r8] │ │ │ │ + vstr d1, [sp, #128] @ 0x80 │ │ │ │ + vmla.f64 d7, d6, d11 │ │ │ │ vnmls.f64 d5, d6, d12 │ │ │ │ - vsub.f64 d6, d9, d10 │ │ │ │ - vnmls.f64 d8, d0, d13 │ │ │ │ - vstr d6, [sp, #136] @ 0x88 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mul.w r3, r1, r8 │ │ │ │ - vstr d7, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d7, d9, d10 │ │ │ │ - add.w r6, fp, r3 │ │ │ │ - add r3, sl │ │ │ │ - vstr d5, [sp, #120] @ 0x78 │ │ │ │ - mul.w r1, r7, r1 │ │ │ │ - vstr d3, [sp, #112] @ 0x70 │ │ │ │ - vstr d7, [sp, #400] @ 0x190 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vstr d8, [sp, #104] @ 0x68 │ │ │ │ - vmov.f64 d8, d12 │ │ │ │ + vldr d6, [lr] │ │ │ │ + mov.w lr, r5, lsl #4 │ │ │ │ + vmla.f64 d3, d0, d12 │ │ │ │ + vnmls.f64 d8, d0, d11 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + add.w r4, r9, lr │ │ │ │ + add lr, fp │ │ │ │ + vstr d7, [sp, #112] @ 0x70 │ │ │ │ + vldr d7, [r4] │ │ │ │ + vstr d5, [sp, #104] @ 0x68 │ │ │ │ + ldr r4, [sp, #136] @ 0x88 │ │ │ │ + vstr d8, [sp, #88] @ 0x58 │ │ │ │ + vstr d3, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d10, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mul.w r3, r4, r8 │ │ │ │ - mul.w r4, r7, r4 │ │ │ │ - add.w r6, fp, r3 │ │ │ │ - add r3, sl │ │ │ │ + vldr d7, [lr] │ │ │ │ + mov.w lr, r4, lsl #4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r8, r9, lr │ │ │ │ + add lr, fp │ │ │ │ vadd.f64 d9, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add r6, r5 │ │ │ │ - vldr d5, [r6] │ │ │ │ - movs r6, #248 @ 0xf8 │ │ │ │ + vldr d7, [r8] │ │ │ │ + add r8, r1 │ │ │ │ + vldr d5, [r8] │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - mul.w r6, r6, r8 │ │ │ │ - vldr d3, [r3] │ │ │ │ - vadd.f64 d0, d10, d1 │ │ │ │ + vldr d5, [lr] │ │ │ │ + add lr, r1 │ │ │ │ + vldr d3, [lr] │ │ │ │ + add.w lr, r9, r7 │ │ │ │ + add r7, fp │ │ │ │ + vadd.f64 d15, d10, d1 │ │ │ │ vsub.f64 d10, d10, d1 │ │ │ │ - add.w r3, fp, r6 │ │ │ │ - add r6, sl │ │ │ │ vadd.f64 d2, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vstr d0, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ + vstr d15, [sp, #408] @ 0x198 │ │ │ │ + vadd.f64 d0, d9, d2 │ │ │ │ + vsub.f64 d9, d9, d2 │ │ │ │ + vstr d0, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d0, d6, d5 │ │ │ │ - vadd.f64 d12, d9, d2 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d9, d9, d2 │ │ │ │ - vstr d12, [sp, #144] @ 0x90 │ │ │ │ - vmov.f64 d12, d8 │ │ │ │ - vmul.f64 d8, d0, d8 │ │ │ │ - vmul.f64 d5, d6, d13 │ │ │ │ - vmla.f64 d8, d3, d13 │ │ │ │ vadd.f64 d4, d10, d9 │ │ │ │ - vsub.f64 d2, d10, d9 │ │ │ │ + vsub.f64 d10, d10, d9 │ │ │ │ + vmul.f64 d8, d0, d12 │ │ │ │ + vmul.f64 d5, d6, d11 │ │ │ │ + vmla.f64 d8, d3, d11 │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ - vstr d4, [sp, #184] @ 0xb8 │ │ │ │ - vstr d2, [sp, #192] @ 0xc0 │ │ │ │ - vnmls.f64 d3, d0, d13 │ │ │ │ - vstr d8, [sp, #152] @ 0x98 │ │ │ │ + vmov.f64 d15, d5 │ │ │ │ + vstr d8, [sp, #144] @ 0x90 │ │ │ │ vmov.f64 d8, d12 │ │ │ │ - vmov.f64 d12, d5 │ │ │ │ - vmla.f64 d12, d7, d8 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - vstr d3, [sp, #160] @ 0xa0 │ │ │ │ + vmov.f64 d12, d3 │ │ │ │ + vmla.f64 d15, d7, d8 │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ + vnmls.f64 d12, d0, d11 │ │ │ │ vnmls.f64 d7, d6, d8 │ │ │ │ - vstr d12, [sp, #168] @ 0xa8 │ │ │ │ - vstr d7, [sp, #176] @ 0xb0 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mul.w r3, r9, r8 │ │ │ │ - add.w r9, fp, r3 │ │ │ │ - add r3, sl │ │ │ │ - vldr d7, [r9] │ │ │ │ - mov.w r9, #56 @ 0x38 │ │ │ │ - vadd.f64 d15, d6, d7 │ │ │ │ - vsub.f64 d9, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mul.w r3, r9, r8 │ │ │ │ - vldr d6, [r6] │ │ │ │ - mov.w r9, #216 @ 0xd8 │ │ │ │ - add.w r6, fp, r3 │ │ │ │ - add r3, sl │ │ │ │ - vstr d15, [sp, #224] @ 0xe0 │ │ │ │ - vmov.f64 d13, d9 │ │ │ │ - vsub.f64 d15, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ + vstr d12, [sp, #152] @ 0x98 │ │ │ │ + vstr d15, [sp, #160] @ 0xa0 │ │ │ │ + vstr d7, [sp, #168] @ 0xa8 │ │ │ │ + vstr d4, [sp, #176] @ 0xb0 │ │ │ │ + vldr d6, [lr] │ │ │ │ + add.w lr, r9, r6 │ │ │ │ + add r6, fp │ │ │ │ + vstr d10, [sp, #184] @ 0xb8 │ │ │ │ + vldr d7, [lr] │ │ │ │ + mov.w lr, ip, lsl #3 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r9, r5 │ │ │ │ + add r5, fp │ │ │ │ vldr d2, [r6] │ │ │ │ - add r6, r5 │ │ │ │ - vstr d6, [sp, #240] @ 0xf0 │ │ │ │ + add r6, r1 │ │ │ │ + vmov.f64 d13, d6 │ │ │ │ + vldr d6, [r7] │ │ │ │ + mov.w r7, #104 @ 0x68 │ │ │ │ + vstr d5, [sp, #216] @ 0xd8 │ │ │ │ + vsub.f64 d10, d6, d7 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add r5, r1 │ │ │ │ + vmov.f64 d11, d7 │ │ │ │ vldr d7, [r6] │ │ │ │ - movs r6, #24 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vadd.f64 d10, d2, d7 │ │ │ │ + mov.w r6, #88 @ 0x58 │ │ │ │ + vadd.f64 d12, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mul.w r3, r6, r8 │ │ │ │ - add.w r6, fp, r3 │ │ │ │ - add r3, sl │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r9, r4 │ │ │ │ + add r4, fp │ │ │ │ vsub.f64 d0, d6, d7 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add r4, r1 │ │ │ │ + vmov.f64 d14, d6 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add r5, r1 │ │ │ │ + vldr d15, [r5] │ │ │ │ + mov.w r5, #216 @ 0xd8 │ │ │ │ + mul.w r5, r5, r0 │ │ │ │ + vadd.f64 d9, d6, d15 │ │ │ │ + vsub.f64 d15, d6, d15 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r9, r5 │ │ │ │ + add r5, fp │ │ │ │ + vldr d5, [r4] │ │ │ │ + mul.w r4, r6, r0 │ │ │ │ + vldr d3, [r5] │ │ │ │ + add.w r6, r9, r4 │ │ │ │ + add r4, fp │ │ │ │ + vsub.f64 d1, d7, d6 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vldr d8, [r4] │ │ │ │ + add.w r4, r9, sl │ │ │ │ vldr d6, [r6] │ │ │ │ - add r6, r5 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vmov.f64 d14, d5 │ │ │ │ - vldr d12, [r6] │ │ │ │ - mul.w r6, r9, r8 │ │ │ │ - vadd.f64 d9, d6, d12 │ │ │ │ - vsub.f64 d12, d6, d12 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, fp, r6 │ │ │ │ - add r6, sl │ │ │ │ - b.n 19560 │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 197c0 ) │ │ │ │ - subs r7, #230 @ 0xe6 │ │ │ │ + vadd.f64 d4, d5, d6 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vsub.f64 d6, d3, d8 │ │ │ │ + vadd.f64 d3, d3, d8 │ │ │ │ + b.n 1ae10 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 19804 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 1b0ac ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - ldrh r6, [r7, r1] │ │ │ │ + subs r3, #205 @ 0xcd │ │ │ │ + str r7, [r7, #100] @ 0x64 │ │ │ │ + add r0, pc, #632 @ (adr r0, 1b080 ) │ │ │ │ + subs r7, #230 @ 0xe6 │ │ │ │ + sxth r4, r0 │ │ │ │ movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #88 @ 0x58 │ │ │ │ - vsub.f64 d1, d7, d6 │ │ │ │ - vldr d3, [r6] │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - add.w r9, fp, r3 │ │ │ │ - add r3, sl │ │ │ │ - vldr d6, [r9] │ │ │ │ - vldr d8, [r3] │ │ │ │ - mov.w r3, r8, lsl #3 │ │ │ │ - add.w r6, fp, r3 │ │ │ │ - add r3, sl │ │ │ │ - vadd.f64 d4, d5, d6 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vsub.f64 d6, d3, d8 │ │ │ │ - vadd.f64 d3, d3, d8 │ │ │ │ vmov.f64 d8, d13 │ │ │ │ vsub.f64 d13, d13, d0 │ │ │ │ - vstr d13, [sp, #200] @ 0xc8 │ │ │ │ + vstr d13, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d13, d8, d0 │ │ │ │ - vsub.f64 d0, d15, d2 │ │ │ │ - vadd.f64 d2, d15, d2 │ │ │ │ - vldr d15, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d8, d9, d4 │ │ │ │ + vsub.f64 d0, d10, d2 │ │ │ │ + vadd.f64 d2, d10, d2 │ │ │ │ + vstr d0, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d0, d9, d4 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ + vstr d2, [sp, #208] @ 0xd0 │ │ │ │ + vldr d2, [sp, #216] @ 0xd8 │ │ │ │ vstr d13, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d13, d7, d3 │ │ │ │ - vstr d2, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vadd.f64 d2, d15, d10 │ │ │ │ - vsub.f64 d10, d15, d10 │ │ │ │ - vstr d0, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ - vldr d0, [sp, #240] @ 0xf0 │ │ │ │ + vstr d0, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vstr d13, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d15, d10, d7 │ │ │ │ - vstr d2, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d2, d2, d8 │ │ │ │ - vstr d8, [sp, #232] @ 0xe8 │ │ │ │ - vstr d15, [sp, #432] @ 0x1b0 │ │ │ │ - vadd.f64 d15, d10, d7 │ │ │ │ - vstr d2, [sp, #424] @ 0x1a8 │ │ │ │ - vsub.f64 d7, d1, d12 │ │ │ │ - vadd.f64 d2, d0, d14 │ │ │ │ - vadd.f64 d12, d12, d1 │ │ │ │ - vstr d15, [sp, #440] @ 0x1b8 │ │ │ │ - vsub.f64 d13, d2, d13 │ │ │ │ - vstr d2, [sp, #240] @ 0xf0 │ │ │ │ + vadd.f64 d10, d2, d12 │ │ │ │ + vsub.f64 d12, d2, d12 │ │ │ │ + vsub.f64 d2, d12, d7 │ │ │ │ + vadd.f64 d7, d12, d7 │ │ │ │ + vstr d13, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d8, d10, d0 │ │ │ │ + vadd.f64 d0, d11, d14 │ │ │ │ + vstr d10, [sp, #216] @ 0xd8 │ │ │ │ + vstr d7, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d7, d1, d15 │ │ │ │ + vsub.f64 d13, d0, d13 │ │ │ │ + vstr d0, [sp, #232] @ 0xe8 │ │ │ │ + vadd.f64 d15, d15, d1 │ │ │ │ + vldr d0, [pc, #1004] @ 1b278 │ │ │ │ + vstr d2, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d8, [sp, #424] @ 0x1a8 │ │ │ │ vsub.f64 d2, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d13, [sp, #496] @ 0x1f0 │ │ │ │ - vmul.f64 d15, d2, d11 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vstr d15, [sp, #256] @ 0x100 │ │ │ │ - vstr d7, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d7, d0, d14 │ │ │ │ - vsub.f64 d9, d7, d4 │ │ │ │ - vadd.f64 d3, d7, d4 │ │ │ │ - vsub.f64 d7, d6, d12 │ │ │ │ - vadd.f64 d6, d6, d12 │ │ │ │ - vstr d3, [sp, #456] @ 0x1c8 │ │ │ │ - vmul.f64 d5, d7, d11 │ │ │ │ - vstr d9, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d5, [sp, #272] @ 0x110 │ │ │ │ - vmul.f64 d5, d6, d11 │ │ │ │ - vldr d6, [r6] │ │ │ │ - add r6, r5 │ │ │ │ - vldr d7, [r6] │ │ │ │ - movs r6, #72 @ 0x48 │ │ │ │ - vstr d5, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d12, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vmov.f64 d14, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mul.w r3, r6, r8 │ │ │ │ - vstr d12, [sp, #312] @ 0x138 │ │ │ │ - add.w r6, fp, r3 │ │ │ │ - add r3, sl │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmul.f64 d12, d2, d0 │ │ │ │ + vstr d12, [sp, #248] @ 0xf8 │ │ │ │ + vstr d7, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d7, d11, d14 │ │ │ │ + vsub.f64 d3, d7, d4 │ │ │ │ + vadd.f64 d9, d7, d4 │ │ │ │ + vsub.f64 d7, d6, d15 │ │ │ │ + vadd.f64 d6, d6, d15 │ │ │ │ + vstr d3, [sp, #448] @ 0x1c0 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ + vmul.f64 d5, d7, d0 │ │ │ │ + vstr d5, [sp, #264] @ 0x108 │ │ │ │ + vstr d6, [sp, #272] @ 0x110 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add r4, r1 │ │ │ │ + vstr d9, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, fp, sl │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vstr d6, [sp, #288] @ 0x120 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add r4, r1 │ │ │ │ + vstr d5, [sp, #312] @ 0x138 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, sl, r0 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r5, r9, r4 │ │ │ │ + add r4, fp │ │ │ │ vsub.f64 d15, d6, d7 │ │ │ │ - vadd.f64 d4, d6, d7 │ │ │ │ - vldr d3, [r6] │ │ │ │ - add r6, r5 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vstr d4, [sp, #328] @ 0x148 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vadd.f64 d9, d3, d7 │ │ │ │ - vsub.f64 d3, d3, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - mul.w r6, r3, r8 │ │ │ │ - vsub.f64 d0, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - add.w r9, fp, r6 │ │ │ │ - add r6, sl │ │ │ │ - vmov.f64 d13, d6 │ │ │ │ - vldr d6, [r9] │ │ │ │ - add r9, r5 │ │ │ │ - vldr d12, [r9] │ │ │ │ - mov.w r9, #104 @ 0x68 │ │ │ │ - vadd.f64 d1, d6, d12 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add r5, r1 │ │ │ │ + vldr d12, [r5] │ │ │ │ + vadd.f64 d10, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ - vldr d6, [r6] │ │ │ │ - add r6, r5 │ │ │ │ - movs r5, #232 @ 0xe8 │ │ │ │ - vldr d7, [r6] │ │ │ │ - mul.w r6, r5, r8 │ │ │ │ - add.w r5, fp, r6 │ │ │ │ - vsub.f64 d10, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - add r6, sl │ │ │ │ - vldr d7, [r5] │ │ │ │ - mul.w r5, r9, r8 │ │ │ │ - add.w r3, fp, r5 │ │ │ │ - add r5, sl │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ - vldr d8, [r5] │ │ │ │ - movs r5, #176 @ 0xb0 │ │ │ │ - vadd.f64 d4, d7, d5 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r6] │ │ │ │ - mul.w r5, r7, r5 │ │ │ │ - add.w r6, ip, r5 │ │ │ │ - add r5, lr │ │ │ │ - vsub.f64 d2, d5, d8 │ │ │ │ - vadd.f64 d5, d5, d8 │ │ │ │ - vadd.f64 d8, d15, d3 │ │ │ │ - vsub.f64 d3, d15, d3 │ │ │ │ - vstr d8, [sp, #288] @ 0x120 │ │ │ │ - vmov.f64 d8, d14 │ │ │ │ - vadd.f64 d14, d14, d0 │ │ │ │ - vstr d3, [sp, #304] @ 0x130 │ │ │ │ - vstr d14, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d14, d8, d0 │ │ │ │ - vldr d8, [sp, #312] @ 0x138 │ │ │ │ - vadd.f64 d0, d1, d4 │ │ │ │ - vsub.f64 d4, d4, d1 │ │ │ │ - vadd.f64 d3, d8, d9 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add r4, r1 │ │ │ │ + vldr d2, [r4] │ │ │ │ + ldr r4, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d14, d15, d12 │ │ │ │ + vsub.f64 d1, d6, d2 │ │ │ │ + vadd.f64 d2, d6, d2 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r5, r9, r4 │ │ │ │ + add r4, fp │ │ │ │ vstr d14, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d0, [sp, #320] @ 0x140 │ │ │ │ - vsub.f64 d9, d8, d9 │ │ │ │ - vstr d3, [sp, #312] @ 0x138 │ │ │ │ - vsub.f64 d3, d3, d0 │ │ │ │ - vmov.f64 d0, d13 │ │ │ │ - vstr d3, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d3, [sp, #328] @ 0x148 │ │ │ │ - vadd.f64 d14, d3, d13 │ │ │ │ - vsub.f64 d3, d3, d0 │ │ │ │ - vsub.f64 d1, d3, d4 │ │ │ │ - vadd.f64 d4, d3, d4 │ │ │ │ - vadd.f64 d3, d12, d10 │ │ │ │ - vmov.f64 d13, d14 │ │ │ │ - vadd.f64 d14, d6, d5 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vmov.f64 d15, d4 │ │ │ │ - vsub.f64 d4, d7, d2 │ │ │ │ - vstr d13, [sp, #328] @ 0x148 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #136] @ 0x88 │ │ │ │ - vldr d8, [sp, #432] @ 0x1b0 │ │ │ │ - vsub.f64 d0, d4, d3 │ │ │ │ - vadd.f64 d4, d4, d3 │ │ │ │ - vstr d14, [sp, #336] @ 0x150 │ │ │ │ - vsub.f64 d14, d13, d14 │ │ │ │ - vmul.f64 d4, d4, d11 │ │ │ │ - vmul.f64 d0, d0, d11 │ │ │ │ - vstr d4, [sp, #480] @ 0x1e0 │ │ │ │ - vsub.f64 d4, d9, d6 │ │ │ │ - vadd.f64 d9, d9, d6 │ │ │ │ - vsub.f64 d6, d10, d12 │ │ │ │ - vldr d10, [sp, #368] @ 0x170 │ │ │ │ - vstr d0, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d12, d6, d7 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add r5, r1 │ │ │ │ + vmov.f64 d11, d1 │ │ │ │ + vldr d9, [r5] │ │ │ │ + vadd.f64 d1, d6, d9 │ │ │ │ + vsub.f64 d9, d6, d9 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add r4, r1 │ │ │ │ + mov.w r1, #232 @ 0xe8 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mul.w r4, r1, r0 │ │ │ │ + add.w r1, r9, r4 │ │ │ │ + add r4, fp │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vmul.f64 d7, d6, d11 │ │ │ │ - vmul.f64 d5, d12, d11 │ │ │ │ - vldr d6, [sp, #184] @ 0xb8 │ │ │ │ - vldr d12, [pc, #1012] @ 19c08 │ │ │ │ - vstr d7, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d7, [sp, #56] @ 0x38 │ │ │ │ - vstr d5, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d5, d10, d7 │ │ │ │ - vsub.f64 d7, d2, d6 │ │ │ │ - vldr d2, [pc, #996] @ 19c10 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vmul.f64 d6, d4, d2 │ │ │ │ - vmov.f64 d13, d2 │ │ │ │ + vldr d7, [r1] │ │ │ │ + mul.w r1, r7, r0 │ │ │ │ + sub.w r7, lr, ip │ │ │ │ + add.w r5, r9, r1 │ │ │ │ + add r1, fp │ │ │ │ + vstr d4, [sp, #280] @ 0x118 │ │ │ │ + vldr d4, [r5] │ │ │ │ + add.w r5, ip, ip, lsl #1 │ │ │ │ + vldr d8, [r1] │ │ │ │ + mov.w r1, #176 @ 0xb0 │ │ │ │ + mul.w r1, r1, ip │ │ │ │ + vadd.f64 d3, d7, d4 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, r2, r1 │ │ │ │ + add r1, r3 │ │ │ │ + vsub.f64 d0, d4, d8 │ │ │ │ + vadd.f64 d4, d4, d8 │ │ │ │ + vldr d8, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d14, d8, d11 │ │ │ │ + vstr d14, [sp, #288] @ 0x120 │ │ │ │ + vsub.f64 d14, d15, d12 │ │ │ │ + vadd.f64 d15, d1, d3 │ │ │ │ + vldr d12, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d3, d3, d1 │ │ │ │ + vstr d14, [sp, #296] @ 0x128 │ │ │ │ + vsub.f64 d14, d8, d11 │ │ │ │ + vadd.f64 d11, d5, d2 │ │ │ │ + vsub.f64 d2, d5, d2 │ │ │ │ + vstr d14, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d14, d12, d10 │ │ │ │ + vsub.f64 d10, d12, d10 │ │ │ │ + vstr d11, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d11, d6, d4 │ │ │ │ + vsub.f64 d1, d2, d3 │ │ │ │ + vstr d15, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ + vldr d12, [pc, #616] @ 1b280 │ │ │ │ + vsub.f64 d15, d14, d15 │ │ │ │ + vmov.f64 d5, d11 │ │ │ │ + vldr d11, [sp, #320] @ 0x140 │ │ │ │ + vsub.f64 d4, d10, d6 │ │ │ │ + vadd.f64 d10, d10, d6 │ │ │ │ + vstr d5, [sp, #328] @ 0x148 │ │ │ │ + vldr d8, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d11, d11, d5 │ │ │ │ + vadd.f64 d5, d2, d3 │ │ │ │ + vsub.f64 d3, d7, d0 │ │ │ │ + vldr d6, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d7, d7, d0 │ │ │ │ + vldr d0, [pc, #572] @ 1b288 │ │ │ │ + vadd.f64 d2, d9, d8 │ │ │ │ + vstr d5, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d5, [pc, #544] @ 1b278 │ │ │ │ + vsub.f64 d8, d3, d2 │ │ │ │ + vadd.f64 d3, d3, d2 │ │ │ │ + vldr d2, [pc, #532] @ 1b278 │ │ │ │ + vmul.f64 d5, d8, d5 │ │ │ │ + vmul.f64 d3, d3, d2 │ │ │ │ + vmov.f64 d8, d2 │ │ │ │ + vstr d3, [sp, #336] @ 0x150 │ │ │ │ + vstr d5, [sp, #480] @ 0x1e0 │ │ │ │ + vsub.f64 d5, d6, d9 │ │ │ │ + vldr d9, [sp, #352] @ 0x160 │ │ │ │ + vsub.f64 d6, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vmul.f64 d7, d5, d2 │ │ │ │ + vmul.f64 d6, d6, d2 │ │ │ │ + vldr d2, [sp, #176] @ 0xb0 │ │ │ │ + vstr d6, [sp, #280] @ 0x118 │ │ │ │ + vstr d7, [sp, #344] @ 0x158 │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [sp, #120] @ 0x78 │ │ │ │ + vsub.f64 d5, d9, d6 │ │ │ │ + vmul.f64 d6, d4, d0 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + vldr d2, [sp, #432] @ 0x1b0 │ │ │ │ + vnmls.f64 d6, d1, d12 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ + vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vmul.f64 d7, d8, d2 │ │ │ │ - vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ - vnmls.f64 d6, d1, d12 │ │ │ │ - vmla.f64 d4, d1, d13 │ │ │ │ - vldr d1, [sp, #48] @ 0x30 │ │ │ │ - vmla.f64 d7, d2, d12 │ │ │ │ - vmov.f64 d12, d13 │ │ │ │ + vmul.f64 d7, d2, d0 │ │ │ │ + vmla.f64 d7, d8, d12 │ │ │ │ vsub.f64 d0, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vmul.f64 d7, d2, d13 │ │ │ │ - vldr d2, [pc, #920] @ 19c08 │ │ │ │ - vldr d13, [sp, #400] @ 0x190 │ │ │ │ - vnmls.f64 d7, d8, d2 │ │ │ │ + vldr d7, [pc, #424] @ 1b288 │ │ │ │ + vmla.f64 d4, d1, d7 │ │ │ │ + vmul.f64 d7, d8, d7 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vnmls.f64 d7, d2, d12 │ │ │ │ + vldr d2, [sp, #128] @ 0x80 │ │ │ │ + vldr d12, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d8, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vsub.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d2, d1, d13 │ │ │ │ - vmul.f64 d2, d2, d11 │ │ │ │ + vsub.f64 d4, d12, d1 │ │ │ │ + vldr d1, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d2, d1, d2 │ │ │ │ + vldr d1, [pc, #360] @ 1b278 │ │ │ │ + vmul.f64 d2, d2, d1 │ │ │ │ vsub.f64 d1, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vsub.f64 d2, d3, d8 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vldr d8, [pc, #336] @ 1b278 │ │ │ │ + vstr d2, [r4] │ │ │ │ vsub.f64 d2, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [pc, #852] @ 19c08 │ │ │ │ - movs r6, #248 @ 0xf8 │ │ │ │ - vstr d2, [r5] │ │ │ │ - add.w r5, ip, r4 │ │ │ │ - add r4, lr │ │ │ │ - vstr d3, [r5] │ │ │ │ - movs r5, #232 @ 0xe8 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vldr d4, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d2, [r1] │ │ │ │ + mov.w r1, r5, lsl #4 │ │ │ │ + vldr d2, [pc, #324] @ 1b288 │ │ │ │ + add.w r4, r2, r1 │ │ │ │ + add r1, r3 │ │ │ │ + vstr d3, [r4] │ │ │ │ + vstr d6, [r1] │ │ │ │ + mov.w r1, ip, lsl #4 │ │ │ │ vsub.f64 d6, d1, d7 │ │ │ │ - add.w r4, lr, r0 │ │ │ │ - add r0, ip │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sp, #48] @ 0x30 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vldr d1, [sp, #472] @ 0x1d8 │ │ │ │ + sub.w r4, r1, ip │ │ │ │ + str r4, [sp, #352] @ 0x160 │ │ │ │ + mov.w r4, r4, lsl #4 │ │ │ │ + add.w r6, r3, r4 │ │ │ │ + add r4, r2 │ │ │ │ + vstr d6, [r6] │ │ │ │ vsub.f64 d6, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - vldr d0, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d6, [r0] │ │ │ │ - add.w r0, lr, r1 │ │ │ │ - vldr d6, [sp, #56] @ 0x38 │ │ │ │ - add r1, ip │ │ │ │ - vstr d7, [r0] │ │ │ │ - vadd.f64 d7, d10, d6 │ │ │ │ - vldr d10, [sp, #192] @ 0xc0 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vmul.f64 d5, d0, d4 │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ - vadd.f64 d6, d13, d10 │ │ │ │ - vldr d10, [sp, #456] @ 0x1c8 │ │ │ │ - mul.w r1, r7, r1 │ │ │ │ - vmla.f64 d5, d10, d12 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - add.w r0, ip, r1 │ │ │ │ - add r1, lr │ │ │ │ + vldr d0, [pc, #256] @ 1b280 │ │ │ │ + vstr d6, [r4] │ │ │ │ + mov.w r4, r7, lsl #4 │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ + add.w r6, r3, r4 │ │ │ │ + add r4, r2 │ │ │ │ + vstr d7, [r6] │ │ │ │ + add.w r6, lr, ip │ │ │ │ + vstr d5, [r4] │ │ │ │ + mov.w r4, r6, lsl #4 │ │ │ │ + vadd.f64 d7, d9, d6 │ │ │ │ + vldr d6, [sp, #128] @ 0x80 │ │ │ │ + vldr d9, [sp, #184] @ 0xb8 │ │ │ │ + vadd.f64 d6, d6, d9 │ │ │ │ + vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vmul.f64 d5, d9, d0 │ │ │ │ + vmla.f64 d5, d4, d2 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vmul.f64 d6, d9, d4 │ │ │ │ - vnmls.f64 d6, d15, d12 │ │ │ │ + vmul.f64 d6, d10, d0 │ │ │ │ + vnmls.f64 d6, d1, d2 │ │ │ │ vsub.f64 d2, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vmul.f64 d5, d9, d12 │ │ │ │ - vmul.f64 d9, d10, d4 │ │ │ │ - vmla.f64 d5, d15, d4 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vnmls.f64 d9, d0, d12 │ │ │ │ - vadd.f64 d0, d5, d9 │ │ │ │ - vsub.f64 d9, d9, d5 │ │ │ │ + vldr d5, [pc, #168] @ 1b288 │ │ │ │ + vmul.f64 d5, d10, d5 │ │ │ │ + vmul.f64 d10, d4, d0 │ │ │ │ + vldr d4, [pc, #156] @ 1b288 │ │ │ │ + vmla.f64 d5, d1, d0 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vnmls.f64 d10, d9, d4 │ │ │ │ + vmov.f64 d4, d12 │ │ │ │ + str r6, [sp, #32] │ │ │ │ + add.w r6, r2, r4 │ │ │ │ + add r4, r3 │ │ │ │ + vldr d9, [sp, #376] @ 0x178 │ │ │ │ + vldr d12, [sp, #384] @ 0x180 │ │ │ │ + vadd.f64 d0, d5, d10 │ │ │ │ + vsub.f64 d10, d10, d5 │ │ │ │ vadd.f64 d5, d4, d1 │ │ │ │ - vldr d1, [sp, #136] @ 0x88 │ │ │ │ - vldr d4, [sp, #184] @ 0xb8 │ │ │ │ + vldr d1, [sp, #120] @ 0x78 │ │ │ │ + vldr d4, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ - vmul.f64 d4, d4, d11 │ │ │ │ + vmul.f64 d4, d4, d8 │ │ │ │ vsub.f64 d1, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vstr d4, [r0] │ │ │ │ + vstr d4, [r6] │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r1] │ │ │ │ - lsls r1, r7, #4 │ │ │ │ - add.w r0, ip, r1 │ │ │ │ - add r1, lr │ │ │ │ - vldr d10, [sp, #360] @ 0x168 │ │ │ │ - vldr d4, [sp, #40] @ 0x28 │ │ │ │ - vstr d3, [r0] │ │ │ │ - vstr d6, [r1] │ │ │ │ - movs r1, #208 @ 0xd0 │ │ │ │ - vsub.f64 d6, d1, d9 │ │ │ │ - vadd.f64 d9, d9, d1 │ │ │ │ - vldr d1, [sp, #144] @ 0x90 │ │ │ │ - vsub.f64 d5, d10, d4 │ │ │ │ - mul.w r1, r7, r1 │ │ │ │ - vldr d13, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d12, [sp, #384] @ 0x180 │ │ │ │ - add.w r0, lr, r1 │ │ │ │ + vstr d4, [r4] │ │ │ │ + add.w r4, r2, r1 │ │ │ │ + vldr d4, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d3, [r4] │ │ │ │ + add.w r4, r3, r1 │ │ │ │ add r1, ip │ │ │ │ - vldr d15, [sp, #392] @ 0x188 │ │ │ │ - vstr d6, [r0] │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vstr d6, [r4] │ │ │ │ + mov.w r4, #208 @ 0xd0 │ │ │ │ + vsub.f64 d6, d1, d10 │ │ │ │ + vadd.f64 d10, d10, d1 │ │ │ │ + vldr d1, [sp, #136] @ 0x88 │ │ │ │ + mul.w r4, r4, ip │ │ │ │ + b.n 1b2b0 │ │ │ │ + subs r3, #205 @ 0xcd │ │ │ │ + str r7, [r7, #100] @ 0x64 │ │ │ │ + add r0, pc, #632 @ (adr r0, 1b4f8 ) │ │ │ │ + subs r7, #230 @ 0xe6 │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 1b53c ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ + ldrh r6, [r0, #42] @ 0x2a │ │ │ │ + ldmia r7!, {r1, r4, r5} │ │ │ │ + str r0, [sp, #428] @ 0x1ac │ │ │ │ + subs r7, #237 @ 0xed │ │ │ │ + add r6, pc, #44 @ (adr r6, 1b2c0 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ + ldrb r0, [r6, r2] │ │ │ │ + ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ + str r7, [r2, #40] @ 0x28 │ │ │ │ + subs r7, #239 @ 0xef │ │ │ │ + ldr r0, [r1, #12] │ │ │ │ + subs r1, #174 @ 0xae │ │ │ │ + stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + add r1, pc, #652 @ (adr r1, 1b538 ) │ │ │ │ + cmp r1, #14 │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ + subs r7, #234 @ 0xea │ │ │ │ + add.w r6, r3, r4 │ │ │ │ + add r4, r2 │ │ │ │ + vstr d6, [r6] │ │ │ │ vsub.f64 d6, d7, d2 │ │ │ │ + add.w r6, ip, ip, lsl #2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vstr d6, [r1] │ │ │ │ - add.w r1, lr, r2 │ │ │ │ - vldr d6, [sp, #96] @ 0x60 │ │ │ │ - add r2, ip │ │ │ │ - vstr d9, [r1] │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d6, [r4] │ │ │ │ + mov.w r4, r6, lsl #4 │ │ │ │ + vldr d6, [sp, #80] @ 0x50 │ │ │ │ + add.w r8, r3, r4 │ │ │ │ + add r4, r2 │ │ │ │ + vstr d10, [r8] │ │ │ │ + vldr d10, [sp, #360] @ 0x168 │ │ │ │ + vstr d7, [r4] │ │ │ │ + mov.w r4, r6, lsl #5 │ │ │ │ vsub.f64 d7, d6, d1 │ │ │ │ - vldr d9, [sp, #424] @ 0x1a8 │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ - vldr d1, [sp, #472] @ 0x1d8 │ │ │ │ + vmov.f64 d1, d13 │ │ │ │ + vldr d13, [sp, #408] @ 0x198 │ │ │ │ + vsub.f64 d6, d11, d15 │ │ │ │ + vadd.f64 d15, d15, d11 │ │ │ │ + add.w r8, r2, r4 │ │ │ │ + vldr d11, [sp, #400] @ 0x190 │ │ │ │ + add r4, r3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vsub.f64 d5, d10, d12 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vsub.f64 d6, d14, d1 │ │ │ │ - vadd.f64 d7, d9, d13 │ │ │ │ - vadd.f64 d4, d1, d14 │ │ │ │ - vldr d14, [sp, #408] @ 0x198 │ │ │ │ - mul.w r2, r7, r2 │ │ │ │ + vadd.f64 d7, d4, d1 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d7, d9, d13 │ │ │ │ - vldr d9, [sp, #376] @ 0x178 │ │ │ │ - vsub.f64 d8, d14, d15 │ │ │ │ - add.w r1, ip, r2 │ │ │ │ - add r2, lr │ │ │ │ - vldr d13, [sp, #248] @ 0xf8 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vmul.f64 d3, d3, d11 │ │ │ │ - vadd.f64 d1, d4, d7 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - vsub.f64 d4, d9, d12 │ │ │ │ - vmul.f64 d1, d1, d11 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ + vsub.f64 d7, d4, d1 │ │ │ │ + vmul.f64 d3, d3, d8 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vadd.f64 d1, d15, d7 │ │ │ │ + vsub.f64 d7, d7, d15 │ │ │ │ + vldr d15, [sp, #392] @ 0x188 │ │ │ │ + vmul.f64 d1, d1, d8 │ │ │ │ + vsub.f64 d4, d9, d15 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ + vsub.f64 d8, d13, d11 │ │ │ │ vsub.f64 d0, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vsub.f64 d8, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vstr d8, [r1] │ │ │ │ + vmov.f64 d1, d11 │ │ │ │ + vldr d11, [sp, #320] @ 0x140 │ │ │ │ + vstr d8, [r8] │ │ │ │ vsub.f64 d8, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #40] @ 0x28 │ │ │ │ - vstr d8, [r2] │ │ │ │ - lsls r2, r7, #5 │ │ │ │ - add.w r1, ip, r2 │ │ │ │ - add r2, lr │ │ │ │ - vstr d2, [r1] │ │ │ │ - vstr d6, [r2] │ │ │ │ - mul.w r2, r3, r7 │ │ │ │ + vldr d4, [sp, #232] @ 0xe8 │ │ │ │ + vstr d8, [r4] │ │ │ │ + mov.w r4, ip, lsl #5 │ │ │ │ + add.w r8, r2, r4 │ │ │ │ + vstr d2, [r8] │ │ │ │ + add.w r8, r3, r4 │ │ │ │ + sub.w r4, r4, ip │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vstr d6, [r8] │ │ │ │ vsub.f64 d6, d0, d7 │ │ │ │ + mov.w r8, r7, lsl #5 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ - add.w r1, lr, r2 │ │ │ │ - add r2, ip │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ - vstr d6, [r1] │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w sl, r3, r8 │ │ │ │ + add r8, r2 │ │ │ │ + vstr d6, [sl] │ │ │ │ vsub.f64 d6, d5, d3 │ │ │ │ - movs r1, #96 @ 0x60 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vstr d6, [r2] │ │ │ │ - mul.w r2, r1, r7 │ │ │ │ - vadd.f64 d6, d15, d14 │ │ │ │ - vldr d14, [sp, #328] @ 0x148 │ │ │ │ - add.w r1, lr, r2 │ │ │ │ - add r2, ip │ │ │ │ - vldr d15, [sp, #336] @ 0x150 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vadd.f64 d7, d10, d4 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vadd.f64 d4, d14, d15 │ │ │ │ - lsls r2, r7, #7 │ │ │ │ - add.w r1, ip, r2 │ │ │ │ - add r2, lr │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ + vstr d6, [r8] │ │ │ │ + mov.w r8, r5, lsl #5 │ │ │ │ + vadd.f64 d6, d1, d13 │ │ │ │ + vldr d1, [sp, #328] @ 0x148 │ │ │ │ + add.w sl, r3, r8 │ │ │ │ + add r8, r2 │ │ │ │ + vstr d7, [sl] │ │ │ │ + vadd.f64 d7, d10, d12 │ │ │ │ + vstr d5, [r8] │ │ │ │ + mov.w r8, ip, lsl #7 │ │ │ │ + vldr d13, [sp, #240] @ 0xf0 │ │ │ │ + add.w sl, r2, r8 │ │ │ │ + add r8, r3 │ │ │ │ + vldr d12, [sp, #192] @ 0xc0 │ │ │ │ + vldr d10, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #240] @ 0xf0 │ │ │ │ - vadd.f64 d6, d6, d13 │ │ │ │ - vldr d13, [sp, #320] @ 0x140 │ │ │ │ - vsub.f64 d3, d4, d6 │ │ │ │ - vadd.f64 d6, d4, d6 │ │ │ │ - vldr d4, [sp, #312] @ 0x138 │ │ │ │ - vadd.f64 d2, d4, d13 │ │ │ │ - vldr d4, [sp, #224] @ 0xe0 │ │ │ │ - vldr d1, [sp, #232] @ 0xe8 │ │ │ │ - vldr d10, [sp, #96] @ 0x60 │ │ │ │ - vldr d14, [sp, #344] @ 0x158 │ │ │ │ - vadd.f64 d4, d4, d1 │ │ │ │ + vadd.f64 d6, d11, d1 │ │ │ │ + vldr d0, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d5, d4, d13 │ │ │ │ + vmov.f64 d4, d14 │ │ │ │ + vldr d13, [sp, #312] @ 0x138 │ │ │ │ + vldr d14, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d1, d6, d5 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vldr d11, [sp, #480] @ 0x1e0 │ │ │ │ + vadd.f64 d5, d10, d0 │ │ │ │ + vadd.f64 d4, d4, d13 │ │ │ │ + vldr d10, [sp, #80] @ 0x50 │ │ │ │ + vldr d13, [sp, #248] @ 0xf8 │ │ │ │ + vadd.f64 d8, d4, d5 │ │ │ │ + vsub.f64 d5, d5, d4 │ │ │ │ + vadd.f64 d4, d9, d15 │ │ │ │ + vldr d9, [sp, #48] @ 0x30 │ │ │ │ + vldr d15, [sp, #136] @ 0x88 │ │ │ │ + vadd.f64 d2, d10, d15 │ │ │ │ + vldr d10, [sp] │ │ │ │ + vldr d15, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d0, d4, d2 │ │ │ │ + vadd.f64 d4, d4, d2 │ │ │ │ + vsub.f64 d2, d3, d8 │ │ │ │ + vadd.f64 d3, d3, d8 │ │ │ │ + vldr d8, [sp, #208] @ 0xd0 │ │ │ │ + vstr d2, [sl] │ │ │ │ + vsub.f64 d2, d4, d6 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vstr d2, [r8] │ │ │ │ + mov.w r8, ip, lsl #6 │ │ │ │ + vstr d3, [r2] │ │ │ │ + vstr d6, [r3] │ │ │ │ + vadd.f64 d6, d5, d0 │ │ │ │ + add.w sl, r3, r8 │ │ │ │ + add r8, r2 │ │ │ │ + vsub.f64 d0, d0, d5 │ │ │ │ + vldr d3, [sp, #96] @ 0x60 │ │ │ │ + vstr d6, [sl] │ │ │ │ + vadd.f64 d6, d7, d1 │ │ │ │ + vsub.f64 d7, d7, d1 │ │ │ │ vldr d1, [sp, #144] @ 0x90 │ │ │ │ - vldr d13, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d1, d10, d1 │ │ │ │ - vldr d10, [sp, #8] │ │ │ │ - vadd.f64 d8, d2, d4 │ │ │ │ - vsub.f64 d4, d4, d2 │ │ │ │ - vadd.f64 d2, d9, d12 │ │ │ │ - vsub.f64 d0, d2, d1 │ │ │ │ - vadd.f64 d2, d2, d1 │ │ │ │ - vsub.f64 d1, d5, d8 │ │ │ │ - vadd.f64 d5, d5, d8 │ │ │ │ - vldr d8, [sp, #32] │ │ │ │ - vstr d1, [r1] │ │ │ │ - vsub.f64 d1, d2, d6 │ │ │ │ - vadd.f64 d6, d6, d2 │ │ │ │ - vstr d1, [r2] │ │ │ │ - lsls r2, r7, #6 │ │ │ │ - vstr d5, [ip] │ │ │ │ - add.w r1, lr, r2 │ │ │ │ - vstr d6, [lr] │ │ │ │ - vadd.f64 d6, d4, d0 │ │ │ │ - add r2, ip │ │ │ │ - vsub.f64 d0, d0, d4 │ │ │ │ - vldr d4, [sp, #152] @ 0x98 │ │ │ │ - vldr d5, [sp, #112] @ 0x70 │ │ │ │ - vstr d6, [r1] │ │ │ │ - vadd.f64 d6, d7, d3 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vstr d6, [r2] │ │ │ │ - movs r2, #192 @ 0xc0 │ │ │ │ - vldr d6, [sp, #80] @ 0x50 │ │ │ │ - mul.w r2, r7, r2 │ │ │ │ - add.w r1, lr, r2 │ │ │ │ - add r2, ip │ │ │ │ - vstr d0, [r1] │ │ │ │ - movs r1, #184 @ 0xb8 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d6, [r8] │ │ │ │ + mov.w r8, r5, lsl #6 │ │ │ │ + vldr d6, [sp, #64] @ 0x40 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + add.w sl, r3, r8 │ │ │ │ + add r8, r2 │ │ │ │ + vstr d0, [sl] │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ + vstr d7, [r8] │ │ │ │ + mov.w r8, #184 @ 0xb8 │ │ │ │ vsub.f64 d7, d10, d6 │ │ │ │ - vldr d6, [sp, #104] @ 0x68 │ │ │ │ - vldr d0, [sp, #160] @ 0xa0 │ │ │ │ - mul.w r1, r7, r1 │ │ │ │ - vldr d10, [sp, #200] @ 0xc8 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ - add.w r2, ip, r1 │ │ │ │ - add r1, lr │ │ │ │ - vsub.f64 d4, d8, d4 │ │ │ │ - vldr d8, [sp, #288] @ 0x120 │ │ │ │ + vldr d6, [sp, #88] @ 0x58 │ │ │ │ + mul.w r8, r8, ip │ │ │ │ + vldr d10, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d4, d0, d9 │ │ │ │ + vldr d0, [sp, #152] @ 0x98 │ │ │ │ + add.w sl, r2, r8 │ │ │ │ + add r8, r3 │ │ │ │ + vsub.f64 d6, d6, d1 │ │ │ │ + vsub.f64 d9, d15, d10 │ │ │ │ + vldr d10, [pc, #-600] @ 1b290 │ │ │ │ + vldr d15, [pc, #-596] @ 1b298 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d0, d5 │ │ │ │ - vldr d5, [sp, #352] @ 0x160 │ │ │ │ + vsub.f64 d6, d0, d3 │ │ │ │ + vmul.f64 d2, d9, d10 │ │ │ │ + vmul.f64 d9, d9, d15 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vsub.f64 d6, d8, d14 │ │ │ │ - vldr d14, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d8, [pc, #40] @ 19c18 │ │ │ │ - vsub.f64 d9, d14, d5 │ │ │ │ - vldr d5, [pc, #40] @ 19c20 │ │ │ │ - vmov.f64 d15, d5 │ │ │ │ - vmul.f64 d2, d9, d8 │ │ │ │ - vmul.f64 d9, d9, d5 │ │ │ │ - b.n 19c38 │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 19ec4 ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #216 @ 0xd8 │ │ │ │ - ldrh r6, [r0, #42] @ 0x2a │ │ │ │ - ldmia r7!, {r1, r4, r5} │ │ │ │ - str r0, [sp, #428] @ 0x1ac │ │ │ │ - subs r7, #237 @ 0xed │ │ │ │ - add r6, pc, #44 @ (adr r6, 19c48 ) │ │ │ │ - subs r4, #105 @ 0x69 │ │ │ │ - ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ - ldrb r0, [r6, r2] │ │ │ │ - ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ - str r7, [r2, #40] @ 0x28 │ │ │ │ - subs r7, #239 @ 0xef │ │ │ │ - add r1, pc, #652 @ (adr r1, 19eb8 ) │ │ │ │ - cmp r1, #14 │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ - subs r7, #234 @ 0xea │ │ │ │ - ldr r0, [r1, #12] │ │ │ │ - subs r1, #174 @ 0xae │ │ │ │ - stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - vmla.f64 d2, d6, d5 │ │ │ │ - vnmls.f64 d9, d6, d8 │ │ │ │ - vsub.f64 d6, d10, d13 │ │ │ │ - vldr d10, [sp, #216] @ 0xd8 │ │ │ │ - vldr d13, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d0, d10, d13 │ │ │ │ - vmul.f64 d5, d0, d5 │ │ │ │ - vnmls.f64 d5, d6, d8 │ │ │ │ + vsub.f64 d6, d14, d11 │ │ │ │ + vmla.f64 d2, d6, d15 │ │ │ │ + vnmls.f64 d9, d6, d10 │ │ │ │ + vsub.f64 d6, d12, d13 │ │ │ │ + vldr d13, [sp, #264] @ 0x108 │ │ │ │ + vsub.f64 d0, d8, d13 │ │ │ │ + vmul.f64 d5, d0, d15 │ │ │ │ + vnmls.f64 d5, d6, d10 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vmla.f64 d6, d0, d8 │ │ │ │ + vmla.f64 d6, d0, d10 │ │ │ │ vadd.f64 d0, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vsub.f64 d8, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vstr d8, [r2] │ │ │ │ - movs r2, #56 @ 0x38 │ │ │ │ - mul.w r2, r2, r7 │ │ │ │ - add.w r0, ip, r2 │ │ │ │ - add r2, lr │ │ │ │ - vstr d1, [r0] │ │ │ │ + vstr d8, [sl] │ │ │ │ + add.w sl, r2, r7 │ │ │ │ + add r7, r3 │ │ │ │ + vstr d1, [sl] │ │ │ │ vadd.f64 d1, d9, d6 │ │ │ │ vsub.f64 d9, d9, d6 │ │ │ │ vsub.f64 d0, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vsub.f64 d6, d7, d9 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ - vstr d0, [r1] │ │ │ │ - mul.w r1, r6, r7 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d0, [r8] │ │ │ │ + vstr d4, [r7] │ │ │ │ vsub.f64 d4, d3, d5 │ │ │ │ - add.w r2, lr, r1 │ │ │ │ + add.w r7, r3, r4 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ - add r1, ip │ │ │ │ - movs r6, #24 │ │ │ │ - vstr d4, [r2] │ │ │ │ - mul.w r2, r3, r7 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - add.w r0, lr, r2 │ │ │ │ - vldr d9, [sp, #72] @ 0x48 │ │ │ │ - add r2, ip │ │ │ │ - vldr d2, [sp, #120] @ 0x78 │ │ │ │ - vldr d0, [sp, #88] @ 0x58 │ │ │ │ - mul.w r3, r7, r3 │ │ │ │ - vstr d3, [r0] │ │ │ │ - vstr d6, [r1] │ │ │ │ - vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d1, d9 │ │ │ │ - vldr d9, [sp, #168] @ 0xa8 │ │ │ │ - movs r2, #168 @ 0xa8 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - vldr d5, [sp, #304] @ 0x130 │ │ │ │ - vsub.f64 d6, d2, d9 │ │ │ │ - vldr d12, [sp, #488] @ 0x1e8 │ │ │ │ - vsub.f64 d4, d3, d0 │ │ │ │ - vldr d3, [sp, #176] @ 0xb0 │ │ │ │ - vldr d0, [sp, #128] @ 0x80 │ │ │ │ - mul.w r2, r7, r2 │ │ │ │ - vldr d15, [sp, #480] @ 0x1e0 │ │ │ │ + add r4, r2 │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ + vldr d12, [sp, #56] @ 0x38 │ │ │ │ + vldr d5, [sp, #104] @ 0x68 │ │ │ │ + vstr d4, [r7] │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + ldr r7, [sp, #352] @ 0x160 │ │ │ │ + vldr d9, [sp, #160] @ 0xa0 │ │ │ │ + vldr d2, [sp, #112] @ 0x70 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d0, [pc, #-772] @ 1b2a0 │ │ │ │ + add.w r8, r3, r7 │ │ │ │ + add r7, r2 │ │ │ │ + vldr d13, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d3, [r8] │ │ │ │ + vldr d3, [sp, #72] @ 0x48 │ │ │ │ + vstr d6, [r4] │ │ │ │ + vsub.f64 d6, d5, d9 │ │ │ │ + mov.w r4, #168 @ 0xa8 │ │ │ │ + vldr d9, [sp, #288] @ 0x120 │ │ │ │ + vstr d7, [r7] │ │ │ │ + vsub.f64 d7, d4, d12 │ │ │ │ + mul.w r4, r4, ip │ │ │ │ + vldr d12, [sp, #168] @ 0xa8 │ │ │ │ + vldr d5, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d4, d8, d3 │ │ │ │ + add.w r7, r2, r4 │ │ │ │ + add r4, r3 │ │ │ │ + vldr d8, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d3, d0 │ │ │ │ - vldr d2, [sp, #296] @ 0x128 │ │ │ │ - vldr d0, [pc, #-248] @ 19c30 │ │ │ │ - add.w r1, ip, r2 │ │ │ │ - vldr d13, [sp, #416] @ 0x1a0 │ │ │ │ - add r2, lr │ │ │ │ - vsub.f64 d9, d2, d15 │ │ │ │ - vldr d10, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d6, d12, d2 │ │ │ │ + vldr d2, [sp, #344] @ 0x158 │ │ │ │ + vmov.f64 d12, d0 │ │ │ │ + vsub.f64 d9, d9, d5 │ │ │ │ + vldr d5, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vsub.f64 d6, d5, d12 │ │ │ │ - vldr d5, [pc, #-292] @ 19c28 │ │ │ │ - vmov.f64 d8, d0 │ │ │ │ + vsub.f64 d6, d5, d2 │ │ │ │ + vldr d5, [pc, #-876] @ 1b2a8 │ │ │ │ vmul.f64 d2, d6, d5 │ │ │ │ vmla.f64 d2, d9, d0 │ │ │ │ vmul.f64 d9, d9, d5 │ │ │ │ vnmls.f64 d9, d6, d0 │ │ │ │ - vldr d6, [sp, #280] @ 0x118 │ │ │ │ - vsub.f64 d0, d13, d6 │ │ │ │ - vldr d6, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d6, d10, d6 │ │ │ │ - vmov.f64 d10, d5 │ │ │ │ + vldr d6, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d0, d13, d8 │ │ │ │ + vldr d8, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d6, d8, d6 │ │ │ │ + vmov.f64 d8, d5 │ │ │ │ vmul.f64 d5, d6, d5 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ - vmla.f64 d6, d0, d10 │ │ │ │ - vnmls.f64 d5, d0, d8 │ │ │ │ + vmul.f64 d6, d6, d12 │ │ │ │ + vnmls.f64 d5, d0, d12 │ │ │ │ + vmla.f64 d6, d0, d8 │ │ │ │ vadd.f64 d0, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vsub.f64 d8, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vstr d8, [r1] │ │ │ │ - add.w r1, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ - vstr d1, [r1] │ │ │ │ + vstr d8, [r7] │ │ │ │ + add.w r7, r2, r6 │ │ │ │ + add r6, r3 │ │ │ │ + vstr d1, [r7] │ │ │ │ vadd.f64 d1, d9, d6 │ │ │ │ vsub.f64 d9, d9, d6 │ │ │ │ + mov.w r7, #104 @ 0x68 │ │ │ │ vsub.f64 d0, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vsub.f64 d6, d7, d9 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - vstr d0, [r2] │ │ │ │ - mul.w r2, r5, r7 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d0, [r4] │ │ │ │ + mov.w r4, #232 @ 0xe8 │ │ │ │ + vstr d4, [r6] │ │ │ │ vsub.f64 d4, d3, d5 │ │ │ │ - add.w r3, lr, r2 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ - add r2, ip │ │ │ │ - vstr d4, [r3] │ │ │ │ - mul.w r3, r9, r7 │ │ │ │ - vldr d4, [pc, #-460] @ 19c18 │ │ │ │ - mov.w r9, #216 @ 0xd8 │ │ │ │ - add.w r1, lr, r3 │ │ │ │ - add r3, ip │ │ │ │ - vmov.f64 d8, d4 │ │ │ │ - vstr d3, [r1] │ │ │ │ - vstr d6, [r2] │ │ │ │ - vstr d7, [r3] │ │ │ │ - movs r3, #136 @ 0x88 │ │ │ │ - vldr d7, [sp, #72] @ 0x48 │ │ │ │ - vldr d6, [sp, #176] @ 0xb0 │ │ │ │ - mul.w r3, r7, r3 │ │ │ │ - vadd.f64 d7, d1, d7 │ │ │ │ - vldr d1, [sp, #128] @ 0x80 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ - vadd.f64 d6, d1, d6 │ │ │ │ + mul.w r6, r4, ip │ │ │ │ + add.w r4, r3, r6 │ │ │ │ + add r6, r2 │ │ │ │ + vstr d4, [r4] │ │ │ │ + mul.w r4, r7, ip │ │ │ │ + add.w r7, r3, r4 │ │ │ │ + add r4, r2 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vstr d6, [r6] │ │ │ │ + vldr d6, [sp, #56] @ 0x38 │ │ │ │ + vstr d7, [r4] │ │ │ │ + add.w r4, r2, r1 │ │ │ │ + add r1, r3 │ │ │ │ + vldr d7, [sp, #8] │ │ │ │ + vldr d2, [sp, #112] @ 0x70 │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ + vldr d4, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vldr d12, [sp, #72] @ 0x48 │ │ │ │ + vldr d5, [sp, #104] @ 0x68 │ │ │ │ + vldr d9, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d6, d2, d4 │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ + vadd.f64 d5, d5, d9 │ │ │ │ + vldr d9, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ - vldr d0, [sp, #88] @ 0x58 │ │ │ │ - vldr d2, [sp, #120] @ 0x78 │ │ │ │ - vldr d9, [sp, #168] @ 0xa8 │ │ │ │ - vadd.f64 d6, d6, d0 │ │ │ │ - vldr d0, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d5, d2, d9 │ │ │ │ - vldr d2, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d0, d13, d0 │ │ │ │ - vldr d13, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d9, d2, d15 │ │ │ │ - vldr d15, [pc, #-564] @ 19c20 │ │ │ │ + vadd.f64 d6, d2, d12 │ │ │ │ + vldr d2, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ + vadd.f64 d9, d2, d9 │ │ │ │ + vldr d2, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d10, d5, d12 │ │ │ │ - vldr d5, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d5, d13, d5 │ │ │ │ - vldr d13, [sp, #256] @ 0x100 │ │ │ │ - vmul.f64 d2, d10, d4 │ │ │ │ + vldr d5, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d4, d5, d2 │ │ │ │ + vldr d5, [sp, #256] @ 0x100 │ │ │ │ + vmul.f64 d2, d4, d10 │ │ │ │ vmla.f64 d2, d9, d15 │ │ │ │ - vmul.f64 d9, d9, d4 │ │ │ │ - vmul.f64 d4, d5, d4 │ │ │ │ + vmul.f64 d9, d9, d10 │ │ │ │ + vnmls.f64 d9, d4, d15 │ │ │ │ + vldr d4, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d0, d13, d4 │ │ │ │ + vldr d13, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d5, d13, d5 │ │ │ │ + vmul.f64 d4, d5, d10 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ - vmla.f64 d5, d0, d8 │ │ │ │ - vnmls.f64 d9, d10, d15 │ │ │ │ - vldr d10, [sp, #200] @ 0xc8 │ │ │ │ vnmls.f64 d4, d0, d15 │ │ │ │ + vmla.f64 d5, d0, d10 │ │ │ │ + vldr d10, [sp] │ │ │ │ + vldr d15, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d0, d2, d4 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ vsub.f64 d8, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vstr d8, [r2] │ │ │ │ - lsls r2, r7, #3 │ │ │ │ - add.w r1, ip, r2 │ │ │ │ - add r2, lr │ │ │ │ - vldr d8, [pc, #-656] @ 19c28 │ │ │ │ - vstr d1, [r1] │ │ │ │ + vstr d8, [r4] │ │ │ │ + add.w r4, r2, lr │ │ │ │ + add lr, r3 │ │ │ │ + vldr d8, [pc, #412] @ 1b910 │ │ │ │ + vstr d1, [r4] │ │ │ │ vadd.f64 d1, d9, d5 │ │ │ │ - movs r1, #72 @ 0x48 │ │ │ │ vsub.f64 d9, d9, d5 │ │ │ │ - vldr d5, [sp, #112] @ 0x70 │ │ │ │ + vldr d5, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d0, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #64] @ 0x40 │ │ │ │ - vstr d0, [r3] │ │ │ │ - vstr d6, [r2] │ │ │ │ - movs r2, #200 @ 0xc8 │ │ │ │ + vldr d1, [sp, #144] @ 0x90 │ │ │ │ + vstr d0, [r1] │ │ │ │ + mov.w r1, #200 @ 0xc8 │ │ │ │ + vstr d6, [lr] │ │ │ │ vsub.f64 d6, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ - vldr d0, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d4, d2, d1 │ │ │ │ - mul.w r2, r7, r2 │ │ │ │ - add.w r3, lr, r2 │ │ │ │ - add r2, ip │ │ │ │ - vstr d6, [r3] │ │ │ │ - mul.w r3, r1, r7 │ │ │ │ + mul.w r1, r1, ip │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ + vldr d0, [sp, #152] @ 0x98 │ │ │ │ + add.w r4, r3, r1 │ │ │ │ + add r1, r2 │ │ │ │ + vstr d6, [r4] │ │ │ │ vsub.f64 d6, d7, d9 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ - add.w r1, lr, r3 │ │ │ │ - add r3, ip │ │ │ │ - vldr d9, [sp, #80] @ 0x50 │ │ │ │ - vstr d3, [r1] │ │ │ │ - vstr d6, [r2] │ │ │ │ - vadd.f64 d6, d5, d0 │ │ │ │ - vstr d7, [r3] │ │ │ │ - movs r2, #152 @ 0x98 │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ - vldr d5, [sp, #152] @ 0x98 │ │ │ │ - vldr d0, [sp, #344] @ 0x158 │ │ │ │ - mul.w r2, r7, r2 │ │ │ │ - vadd.f64 d7, d7, d9 │ │ │ │ - vldr d3, [pc, #-784] @ 19c30 │ │ │ │ - add.w r3, ip, r2 │ │ │ │ - add r2, lr │ │ │ │ + mov.w r4, r6, lsl #3 │ │ │ │ + add.w r6, r3, r4 │ │ │ │ + add r4, r2 │ │ │ │ + vstr d3, [r6] │ │ │ │ + mov.w r6, #88 @ 0x58 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vadd.f64 d6, d4, d0 │ │ │ │ + mov.w r1, #152 @ 0x98 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vadd.f64 d7, d10, d5 │ │ │ │ + vadd.f64 d5, d14, d11 │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ + mul.w r1, r1, ip │ │ │ │ + vldr d4, [sp, #48] @ 0x30 │ │ │ │ + add.w r4, r2, r1 │ │ │ │ + add r1, r3 │ │ │ │ + vldr d10, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ + vldr d6, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d4, d0, d4 │ │ │ │ + vldr d3, [pc, #260] @ 1b918 │ │ │ │ + vldr d12, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d6, d6, d1 │ │ │ │ + vldr d0, [sp, #208] @ 0xd0 │ │ │ │ + vldr d13, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d2, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vldr d6, [sp, #288] @ 0x120 │ │ │ │ - vadd.f64 d5, d6, d0 │ │ │ │ - vldr d6, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d6, d14, d6 │ │ │ │ + vadd.f64 d6, d15, d10 │ │ │ │ + vmov.f64 d10, d3 │ │ │ │ vmul.f64 d1, d6, d8 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vmla.f64 d1, d5, d3 │ │ │ │ vnmls.f64 d6, d5, d8 │ │ │ │ - vadd.f64 d5, d10, d13 │ │ │ │ - vldr d10, [sp, #216] @ 0xd8 │ │ │ │ - vldr d13, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d0, d10, d13 │ │ │ │ - vmov.f64 d10, d3 │ │ │ │ + vadd.f64 d5, d12, d13 │ │ │ │ + vldr d13, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d0, d0, d13 │ │ │ │ vmul.f64 d3, d0, d3 │ │ │ │ vnmls.f64 d3, d5, d8 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vmla.f64 d5, d0, d8 │ │ │ │ vadd.f64 d0, d1, d3 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vsub.f64 d8, d9, d0 │ │ │ │ vadd.f64 d9, d9, d0 │ │ │ │ vadd.f64 d0, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d8, [r3] │ │ │ │ - mul.w r3, r6, r7 │ │ │ │ + vstr d8, [r4] │ │ │ │ + add.w r4, r2, r5 │ │ │ │ + add r5, r3 │ │ │ │ vsub.f64 d8, d4, d0 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ - add.w r1, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ + vstr d9, [r4] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d9, [r1] │ │ │ │ - vstr d8, [r2] │ │ │ │ - mul.w r2, r9, r7 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d8, [r1] │ │ │ │ + vstr d4, [r5] │ │ │ │ + mov.w r5, #216 @ 0xd8 │ │ │ │ vsub.f64 d4, d2, d3 │ │ │ │ - add.w r3, lr, r2 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ - add r2, ip │ │ │ │ - vstr d4, [r3] │ │ │ │ - movs r3, #88 @ 0x58 │ │ │ │ - mul.w r3, r3, r7 │ │ │ │ - add.w r1, lr, r3 │ │ │ │ - add r3, ip │ │ │ │ - vstr d2, [r1] │ │ │ │ - vstr d5, [r2] │ │ │ │ - vstr d7, [r3] │ │ │ │ - ldr r3, [sp, #508] @ 0x1fc │ │ │ │ - add fp, r3 │ │ │ │ - add sl, r3 │ │ │ │ - ldr r3, [sp, #512] @ 0x200 │ │ │ │ - add ip, r3 │ │ │ │ - add lr, r3 │ │ │ │ - ldr r3, [sp, #516] @ 0x204 │ │ │ │ - eor.w r8, r8, r3 │ │ │ │ - eors r7, r3 │ │ │ │ - ldr r3, [sp, #632] @ 0x278 │ │ │ │ - subs r3, #1 │ │ │ │ - str r3, [sp, #632] @ 0x278 │ │ │ │ - bne.w 1916e │ │ │ │ - add.w sp, sp, #524 @ 0x20c │ │ │ │ + mul.w r4, r5, ip │ │ │ │ + add.w r1, r3, r4 │ │ │ │ + add r4, r2 │ │ │ │ + vstr d4, [r1] │ │ │ │ + mul.w r1, r6, ip │ │ │ │ + add.w r5, r3, r1 │ │ │ │ + add r1, r2 │ │ │ │ + vstr d2, [r5] │ │ │ │ + vstr d5, [r4] │ │ │ │ + vstr d7, [r1] │ │ │ │ + ldr r1, [sp, #492] @ 0x1ec │ │ │ │ + add r9, r1 │ │ │ │ + add fp, r1 │ │ │ │ + ldr r1, [sp, #496] @ 0x1f0 │ │ │ │ + add r2, r1 │ │ │ │ + add r3, r1 │ │ │ │ + ldr r1, [sp, #500] @ 0x1f4 │ │ │ │ + eor.w r0, r0, r1 │ │ │ │ + eor.w ip, ip, r1 │ │ │ │ + ldr r1, [sp, #616] @ 0x268 │ │ │ │ + subs r1, #1 │ │ │ │ + str r1, [sp, #616] @ 0x268 │ │ │ │ + bne.w 1a9e2 │ │ │ │ + add sp, #508 @ 0x1fc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop.w │ │ │ │ + add r1, pc, #652 @ (adr r1, 1bba0 ) │ │ │ │ + cmp r1, #14 │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ + subs r7, #234 @ 0xea │ │ │ │ + ldr r0, [r1, #12] │ │ │ │ + subs r1, #174 @ 0xae │ │ │ │ + stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ │ │ │ │ -0001a03c : │ │ │ │ - ldr r2, [pc, #8] @ (1a048 ) │ │ │ │ - ldr r1, [pc, #12] @ (1a04c ) │ │ │ │ +0001b920 : │ │ │ │ + ldr r2, [pc, #8] @ (1b92c ) │ │ │ │ + ldr r1, [pc, #12] @ (1b930 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - asrs r4, r5, #27 │ │ │ │ + ldr r0, [r1, #96] @ 0x60 │ │ │ │ movs r0, r1 │ │ │ │ - bl 10604e │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r2 │ │ │ │ - mov r5, r3 │ │ │ │ + bl 8b932 │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r3 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r2 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ subw sp, sp, #1028 @ 0x404 │ │ │ │ - ldr.w r3, [pc, #1340] @ 1a5a0 │ │ │ │ + ldr.w r3, [pc, #1348] @ 1bea0 │ │ │ │ ldr.w r2, [sp, #1136] @ 0x470 │ │ │ │ + ldr.w r8, [sp, #1132] @ 0x46c │ │ │ │ add r3, pc │ │ │ │ - ldr.w r7, [sp, #1128] @ 0x468 │ │ │ │ - ldr.w ip, [sp, #1132] @ 0x46c │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 1c3d4 │ │ │ │ + ble.w 1dd8e │ │ │ │ ldr.w r2, [sp, #1140] @ 0x474 │ │ │ │ - mov r6, r0 │ │ │ │ - mov lr, r1 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov fp, r0 │ │ │ │ + mov r7, r1 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #1012] @ 0x3f4 │ │ │ │ ldr.w r2, [sp, #1144] @ 0x478 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #1016] @ 0x3f8 │ │ │ │ - ldr.w r2, [pc, #1300] @ 1a5a4 │ │ │ │ + ldr.w r2, [pc, #1308] @ 1bea4 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ + ldr.w r2, [sp, #1128] @ 0x468 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #1020] @ 0x3fc │ │ │ │ - lsls r3, r7, #8 │ │ │ │ - vldr d0, [r6] │ │ │ │ - adds r2, r6, r3 │ │ │ │ - vldr d2, [lr] │ │ │ │ - movs r0, #192 @ 0xc0 │ │ │ │ - mov.w r4, #480 @ 0x1e0 │ │ │ │ - mov.w r9, #224 @ 0xe0 │ │ │ │ - mov.w sl, #56 @ 0x38 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, lr, r3 │ │ │ │ - mov.w fp, #496 @ 0x1f0 │ │ │ │ + mov.w r3, r2, lsl #8 │ │ │ │ + vldr d0, [fp] │ │ │ │ + add.w r9, r2, r2, lsl #1 │ │ │ │ + add.w r1, fp, r3 │ │ │ │ + vldr d2, [r7] │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r7, r3 │ │ │ │ vadd.f64 d14, d0, d7 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - lsls r2, r7, #7 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vadd.f64 d5, d2, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov.w r1, r2, lsl #7 │ │ │ │ + add.w r0, fp, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vldr d3, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vadd.f64 d12, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d3, [r1] │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r2, lsl #6 │ │ │ │ + vldr d1, [r1] │ │ │ │ add r1, r3 │ │ │ │ - vldr d1, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d7, [r1] │ │ │ │ + str r0, [sp, #16] │ │ │ │ vadd.f64 d15, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - lsls r2, r7, #6 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vadd.f64 d11, d1, d7 │ │ │ │ - vsub.f64 d1, d1, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, fp, r0 │ │ │ │ vldr d6, [r1] │ │ │ │ add r1, r3 │ │ │ │ + vadd.f64 d11, d1, d7 │ │ │ │ + vsub.f64 d1, d1, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ + add.w r1, r7, r0 │ │ │ │ + mov.w r0, r2, lsl #3 │ │ │ │ + str r0, [sp, #0] │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d13, [r2] │ │ │ │ - mov.w r2, #448 @ 0x1c0 │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ - mul.w r1, r2, r7 │ │ │ │ - vadd.f64 d12, d6, d13 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vldr d13, [r1] │ │ │ │ + sub.w r1, r0, r2 │ │ │ │ + mov.w r5, r1, lsl #6 │ │ │ │ + add.w r0, fp, r5 │ │ │ │ + vstr d7, [sp, #8] │ │ │ │ + add r5, r7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r9, lsl #6 │ │ │ │ + vadd.f64 d5, d6, d13 │ │ │ │ vsub.f64 d13, d6, d13 │ │ │ │ - adds r2, r6, r1 │ │ │ │ - add r1, lr │ │ │ │ - vldr d7, [r2] │ │ │ │ - mul.w r2, r0, r7 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vldr d6, [r0] │ │ │ │ - vldr d10, [r2] │ │ │ │ - lsls r2, r7, #5 │ │ │ │ + add.w ip, fp, r0 │ │ │ │ + add r0, r7 │ │ │ │ + vldr d6, [ip] │ │ │ │ + vldr d10, [r0] │ │ │ │ + mov.w r0, r2, lsl #5 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, fp, r0 │ │ │ │ vadd.f64 d8, d6, d10 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ vsub.f64 d10, d0, d1 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ - vstr d1, [sp, #8] │ │ │ │ + vstr d10, [sp, #32] │ │ │ │ + vstr d1, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d1, d2, d3 │ │ │ │ vadd.f64 d3, d2, d3 │ │ │ │ vadd.f64 d2, d14, d15 │ │ │ │ vsub.f64 d14, d14, d15 │ │ │ │ - vstr d10, [sp] │ │ │ │ - vstr d1, [sp, #16] │ │ │ │ - vstr d3, [sp, #24] │ │ │ │ + vstr d1, [sp, #48] @ 0x30 │ │ │ │ + vstr d3, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d3, d9, d4 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ - vldr d1, [pc, #1012] @ 1a588 │ │ │ │ + vldr d1, [pc, #1000] @ 1be88 │ │ │ │ vadd.f64 d0, d2, d3 │ │ │ │ vsub.f64 d2, d2, d3 │ │ │ │ - vsub.f64 d3, d5, d11 │ │ │ │ - vadd.f64 d5, d5, d11 │ │ │ │ - vstr d0, [sp, #768] @ 0x300 │ │ │ │ - vsub.f64 d9, d3, d4 │ │ │ │ + vsub.f64 d3, d12, d11 │ │ │ │ + vadd.f64 d12, d12, d11 │ │ │ │ + vstr d0, [sp, #776] @ 0x308 │ │ │ │ + vldr d0, [sp, #8] │ │ │ │ + vstr d2, [sp, #784] @ 0x310 │ │ │ │ + vsub.f64 d2, d3, d4 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ - vldr d0, [sp, #32] │ │ │ │ - vstr d2, [sp, #776] @ 0x308 │ │ │ │ vadd.f64 d3, d0, d13 │ │ │ │ - vstr d4, [sp, #792] @ 0x318 │ │ │ │ + vstr d2, [sp, #792] @ 0x318 │ │ │ │ + vstr d4, [sp, #800] @ 0x320 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d9, [sp, #784] @ 0x310 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vmul.f64 d2, d2, d1 │ │ │ │ - vstr d4, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d4, d12, d8 │ │ │ │ - vsub.f64 d12, d12, d8 │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ - vadd.f64 d11, d5, d4 │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ - vsub.f64 d8, d14, d12 │ │ │ │ - vstr d5, [sp, #808] @ 0x328 │ │ │ │ + vmul.f64 d9, d2, d1 │ │ │ │ + vstr d9, [sp, #64] @ 0x40 │ │ │ │ + vstr d4, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d4, d5, d8 │ │ │ │ + vsub.f64 d5, d5, d8 │ │ │ │ + vadd.f64 d10, d12, d4 │ │ │ │ + vsub.f64 d8, d14, d5 │ │ │ │ + vsub.f64 d12, d12, d4 │ │ │ │ + vadd.f64 d5, d14, d5 │ │ │ │ + vstr d10, [sp, #808] @ 0x328 │ │ │ │ + vstr d12, [sp, #816] @ 0x330 │ │ │ │ + vstr d8, [sp, #824] @ 0x338 │ │ │ │ + vstr d5, [sp, #832] @ 0x340 │ │ │ │ vsub.f64 d5, d13, d0 │ │ │ │ - vstr d8, [sp, #816] @ 0x330 │ │ │ │ - vadd.f64 d8, d14, d12 │ │ │ │ - vstr d11, [sp, #800] @ 0x320 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vstr d8, [sp, #824] @ 0x338 │ │ │ │ - vmul.f64 d9, d6, d1 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ vmul.f64 d7, d5, d1 │ │ │ │ - vstr d9, [sp, #48] @ 0x30 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add r1, r3 │ │ │ │ - vstr d7, [sp, #56] @ 0x38 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #160 @ 0xa0 │ │ │ │ + vstr d6, [sp, #80] @ 0x50 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add r5, r3 │ │ │ │ + vstr d7, [sp, #88] @ 0x58 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r7, r0 │ │ │ │ + sub.w r0, r0, r2 │ │ │ │ + vadd.f64 d12, d6, d7 │ │ │ │ + vsub.f64 d13, d6, d7 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add r5, r3 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r2, r2, lsl #2 │ │ │ │ + str r5, [sp, #8] │ │ │ │ + mov.w r5, r5, lsl #5 │ │ │ │ + vstr d13, [sp, #136] @ 0x88 │ │ │ │ + add.w ip, fp, r5 │ │ │ │ + add r5, r7 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - vsub.f64 d10, d6, d7 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mul.w r2, r1, r7 │ │ │ │ - vstr d10, [sp, #112] @ 0x70 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vadd.f64 d15, d6, d7 │ │ │ │ - vsub.f64 d11, d6, d7 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add r1, r3 │ │ │ │ - vstr d11, [sp, #120] @ 0x78 │ │ │ │ - vldr d14, [r1] │ │ │ │ - mul.w r1, r4, r7 │ │ │ │ - movs r4, #208 @ 0xd0 │ │ │ │ - vadd.f64 d12, d6, d14 │ │ │ │ - vsub.f64 d14, d6, d14 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d11, [r2] │ │ │ │ - adds r2, r6, r1 │ │ │ │ - add r1, lr │ │ │ │ - vadd.f64 d8, d6, d11 │ │ │ │ - vsub.f64 d11, d6, d11 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w r2, r9, r7 │ │ │ │ - vldr d4, [r1] │ │ │ │ - mov.w r9, #80 @ 0x50 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vldr d7, [r0] │ │ │ │ - mov.w r0, #464 @ 0x1d0 │ │ │ │ - vadd.f64 d2, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - mul.w r2, r2, r7 │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ - vsub.f64 d4, d4, d7 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vldr d7, [r1] │ │ │ │ - add r1, r3 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vadd.f64 d9, d7, d5 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d1, [r2] │ │ │ │ - vadd.f64 d10, d2, d9 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add ip, r3 │ │ │ │ + vldr d15, [ip] │ │ │ │ vstr d7, [sp, #144] @ 0x90 │ │ │ │ - vsub.f64 d2, d2, d9 │ │ │ │ - lsls r2, r7, #4 │ │ │ │ - vadd.f64 d0, d5, d1 │ │ │ │ - vsub.f64 d5, d5, d1 │ │ │ │ - vadd.f64 d1, d13, d12 │ │ │ │ - vsub.f64 d12, d13, d12 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vadd.f64 d7, d1, d10 │ │ │ │ - vsub.f64 d1, d10, d1 │ │ │ │ - vsub.f64 d10, d15, d8 │ │ │ │ - vadd.f64 d15, d15, d8 │ │ │ │ - vstr d1, [sp, #832] @ 0x340 │ │ │ │ - vsub.f64 d1, d3, d0 │ │ │ │ - vsub.f64 d13, d10, d12 │ │ │ │ - vadd.f64 d3, d3, d0 │ │ │ │ - vstr d7, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d7, d10, d12 │ │ │ │ - vldr d10, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d12, d2, d1 │ │ │ │ - vldr d0, [pc, #600] @ 1a590 │ │ │ │ - vadd.f64 d8, d15, d3 │ │ │ │ - vstr d13, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d13, d15, d3 │ │ │ │ - vsub.f64 d3, d10, d11 │ │ │ │ - vadd.f64 d9, d2, d1 │ │ │ │ - vstr d7, [sp, #80] @ 0x50 │ │ │ │ - vstr d12, [sp, #96] @ 0x60 │ │ │ │ - vldr d12, [sp, #120] @ 0x78 │ │ │ │ - vmul.f64 d1, d3, d0 │ │ │ │ + vadd.f64 d8, d6, d15 │ │ │ │ + vsub.f64 d15, d6, d15 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add r5, r3 │ │ │ │ + vldr d11, [r5] │ │ │ │ + mov.w r5, r2, lsl #4 │ │ │ │ + sub.w r4, r5, r2 │ │ │ │ + mov.w lr, r4, lsl #5 │ │ │ │ + str r4, [sp, #288] @ 0x120 │ │ │ │ + add.w ip, fp, lr │ │ │ │ + add lr, r7 │ │ │ │ + vadd.f64 d1, d6, d11 │ │ │ │ + vsub.f64 d11, d6, d11 │ │ │ │ + vldr d6, [ip] │ │ │ │ + mov.w ip, r1, lsl #5 │ │ │ │ + add.w r4, fp, ip │ │ │ │ + add ip, r7 │ │ │ │ + vldr d5, [lr] │ │ │ │ + vldr d7, [ip] │ │ │ │ + mov.w ip, r9, lsl #5 │ │ │ │ + vldr d14, [r4] │ │ │ │ + add.w lr, fp, ip │ │ │ │ + add ip, r7 │ │ │ │ + mov.w r4, #464 @ 0x1d0 │ │ │ │ + vadd.f64 d4, d5, d7 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ + vldr d7, [lr] │ │ │ │ + add lr, r3 │ │ │ │ + vadd.f64 d3, d6, d14 │ │ │ │ + vsub.f64 d14, d6, d14 │ │ │ │ + vldr d6, [lr] │ │ │ │ + vstr d5, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d0, d7, d6 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add ip, r3 │ │ │ │ + vldr d9, [ip] │ │ │ │ + add.w ip, fp, r5 │ │ │ │ + vadd.f64 d10, d3, d0 │ │ │ │ + vsub.f64 d3, d3, d0 │ │ │ │ + vadd.f64 d2, d6, d9 │ │ │ │ + vsub.f64 d6, d6, d9 │ │ │ │ + vadd.f64 d9, d12, d8 │ │ │ │ + vsub.f64 d12, d12, d8 │ │ │ │ + vsub.f64 d0, d4, d2 │ │ │ │ + vadd.f64 d4, d4, d2 │ │ │ │ + vadd.f64 d5, d9, d10 │ │ │ │ + vstr d5, [sp, #24] │ │ │ │ + vsub.f64 d5, d10, d9 │ │ │ │ + vsub.f64 d9, d13, d1 │ │ │ │ + vadd.f64 d13, d13, d1 │ │ │ │ + vsub.f64 d10, d3, d0 │ │ │ │ + vsub.f64 d8, d9, d12 │ │ │ │ + vadd.f64 d1, d13, d4 │ │ │ │ + vsub.f64 d4, d13, d4 │ │ │ │ + vstr d8, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d8, d9, d12 │ │ │ │ + vadd.f64 d9, d3, d0 │ │ │ │ + vldr d0, [pc, #560] @ 1be90 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ - vldr d8, [pc, #564] @ 1a598 │ │ │ │ - vadd.f64 d2, d12, d14 │ │ │ │ - vsub.f64 d14, d12, d14 │ │ │ │ - vstr d9, [sp, #88] @ 0x58 │ │ │ │ - vmul.f64 d3, d3, d8 │ │ │ │ - vstr d13, [sp, #840] @ 0x348 │ │ │ │ - vnmls.f64 d1, d2, d8 │ │ │ │ - vstr d1, [sp, #112] @ 0x70 │ │ │ │ - vmov.f64 d1, d8 │ │ │ │ - vmov.f64 d8, d3 │ │ │ │ - vmla.f64 d8, d2, d0 │ │ │ │ - vadd.f64 d2, d10, d11 │ │ │ │ - vstr d8, [sp, #120] @ 0x78 │ │ │ │ - vmov.f64 d8, d1 │ │ │ │ - vmul.f64 d1, d2, d1 │ │ │ │ - vmul.f64 d2, d2, d0 │ │ │ │ - vnmls.f64 d1, d14, d0 │ │ │ │ - vmov.f64 d9, d2 │ │ │ │ - vadd.f64 d2, d6, d5 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vmla.f64 d9, d14, d8 │ │ │ │ - vmul.f64 d5, d6, d0 │ │ │ │ + vstr d9, [sp, #112] @ 0x70 │ │ │ │ + vstr d10, [sp, #120] @ 0x78 │ │ │ │ vstr d1, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d1, d2, d8 │ │ │ │ - vldr d7, [sp, #144] @ 0x90 │ │ │ │ - vstr d9, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d3, d4, d7 │ │ │ │ - vadd.f64 d7, d4, d7 │ │ │ │ - vmov.f64 d10, d1 │ │ │ │ - vmla.f64 d5, d7, d8 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vmla.f64 d10, d3, d0 │ │ │ │ - vmul.f64 d3, d3, d8 │ │ │ │ - vmov.f64 d4, d7 │ │ │ │ - vmov.f64 d11, d3 │ │ │ │ - vnmls.f64 d4, d6, d8 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add r1, r3 │ │ │ │ - vstr d10, [sp, #144] @ 0x90 │ │ │ │ - vstr d5, [sp, #160] @ 0xa0 │ │ │ │ - vnmls.f64 d11, d2, d0 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ + vstr d5, [sp, #840] @ 0x348 │ │ │ │ + vstr d4, [sp, #848] @ 0x350 │ │ │ │ + vldr d12, [sp, #144] @ 0x90 │ │ │ │ + str r5, [sp, #528] @ 0x210 │ │ │ │ + vldr d13, [sp, #136] @ 0x88 │ │ │ │ + vldr d1, [pc, #532] @ 1be98 │ │ │ │ + vadd.f64 d3, d12, d15 │ │ │ │ + vldr d5, [sp, #168] @ 0xa8 │ │ │ │ + vsub.f64 d15, d12, d15 │ │ │ │ + vsub.f64 d4, d13, d11 │ │ │ │ + vmul.f64 d2, d4, d1 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ + vmla.f64 d4, d3, d1 │ │ │ │ + vmov.f64 d8, d2 │ │ │ │ + vnmls.f64 d8, d3, d0 │ │ │ │ + vadd.f64 d3, d13, d11 │ │ │ │ + vmul.f64 d2, d3, d0 │ │ │ │ + vmul.f64 d3, d3, d1 │ │ │ │ + vstr d4, [sp, #144] @ 0x90 │ │ │ │ + vsub.f64 d4, d5, d7 │ │ │ │ + vadd.f64 d7, d5, d7 │ │ │ │ + vstr d8, [sp, #136] @ 0x88 │ │ │ │ + vmov.f64 d10, d3 │ │ │ │ + vadd.f64 d3, d14, d6 │ │ │ │ + vsub.f64 d14, d14, d6 │ │ │ │ + vmov.f64 d9, d2 │ │ │ │ + vmla.f64 d10, d15, d0 │ │ │ │ + vnmls.f64 d9, d15, d1 │ │ │ │ + vmul.f64 d2, d3, d0 │ │ │ │ + vmul.f64 d6, d14, d1 │ │ │ │ + vmla.f64 d6, d7, d0 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vmov.f64 d11, d2 │ │ │ │ + vstr d9, [sp, #152] @ 0x98 │ │ │ │ + vstr d10, [sp, #160] @ 0xa0 │ │ │ │ + vmla.f64 d11, d4, d1 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ + vmov.f64 d5, d7 │ │ │ │ + vnmls.f64 d5, d14, d0 │ │ │ │ + vmov.f64 d13, d4 │ │ │ │ + vstr d6, [sp, #184] @ 0xb8 │ │ │ │ + vnmls.f64 d13, d3, d1 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add ip, r3 │ │ │ │ + vstr d11, [sp, #168] @ 0xa8 │ │ │ │ + vldr d7, [ip] │ │ │ │ + add.w ip, r7, r5 │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ - vsub.f64 d10, d6, d7 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vstr d4, [sp, #168] @ 0xa8 │ │ │ │ - vstr d11, [sp, #152] @ 0x98 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mul.w r2, r1, r7 │ │ │ │ - vstr d10, [sp, #232] @ 0xe8 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vstr d6, [sp, #240] @ 0xf0 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add r1, r3 │ │ │ │ - vldr d13, [r1] │ │ │ │ - mul.w r1, r0, r7 │ │ │ │ + add r5, r2 │ │ │ │ + vstr d13, [sp, #176] @ 0xb0 │ │ │ │ + vstr d5, [sp, #192] @ 0xc0 │ │ │ │ + vstr d6, [sp, #264] @ 0x108 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add ip, r3 │ │ │ │ + str r5, [sp, #536] @ 0x218 │ │ │ │ + vldr d7, [ip] │ │ │ │ + mov.w ip, r5, lsl #4 │ │ │ │ + add.w lr, fp, ip │ │ │ │ + add ip, r7 │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ + vadd.f64 d12, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vldr d6, [lr] │ │ │ │ + add lr, r3 │ │ │ │ + vldr d13, [lr] │ │ │ │ + mul.w lr, r4, r2 │ │ │ │ + vstr d7, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d8, d6, d13 │ │ │ │ vsub.f64 d13, d6, d13 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d15, [r2] │ │ │ │ - adds r2, r6, r1 │ │ │ │ - add r1, lr │ │ │ │ - vldr d5, [r2] │ │ │ │ - mul.w r2, r4, r7 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add ip, r3 │ │ │ │ + vldr d15, [ip] │ │ │ │ + add.w ip, fp, lr │ │ │ │ + add lr, r7 │ │ │ │ + vldr d5, [ip] │ │ │ │ + mov.w ip, #208 @ 0xd0 │ │ │ │ + mul.w ip, ip, r2 │ │ │ │ vadd.f64 d0, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vldr d6, [r1] │ │ │ │ - mov.w r4, #440 @ 0x1b8 │ │ │ │ - vldr d3, [r2] │ │ │ │ - mul.w r2, r9, r7 │ │ │ │ - vldr d2, [r0] │ │ │ │ - movs r0, #248 @ 0xf8 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vsub.f64 d4, d6, d3 │ │ │ │ - vadd.f64 d6, d6, d3 │ │ │ │ + vldr d6, [lr] │ │ │ │ + add.w r4, fp, ip │ │ │ │ + add ip, r7 │ │ │ │ + vldr d2, [r4] │ │ │ │ + vldr d3, [ip] │ │ │ │ + mov.w ip, r5, lsl #4 │ │ │ │ + add.w lr, fp, ip │ │ │ │ + add ip, r7 │ │ │ │ vsub.f64 d7, d5, d2 │ │ │ │ + vldr d1, [lr] │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - vldr d1, [r1] │ │ │ │ - add r1, r3 │ │ │ │ - vldr d2, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - mov.w r9, #184 @ 0xb8 │ │ │ │ + add lr, r3 │ │ │ │ + vsub.f64 d4, d6, d3 │ │ │ │ + vldr d2, [ip] │ │ │ │ + add ip, r3 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ vadd.f64 d11, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d10, [r2] │ │ │ │ - mov.w r2, #504 @ 0x1f8 │ │ │ │ - vldr d4, [r1] │ │ │ │ - vstr d5, [sp, #176] @ 0xb0 │ │ │ │ - vsub.f64 d9, d2, d10 │ │ │ │ - vadd.f64 d2, d2, d10 │ │ │ │ + vldr d4, [lr] │ │ │ │ + vldr d10, [ip] │ │ │ │ + vstr d14, [sp, #200] @ 0xc8 │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ vsub.f64 d3, d1, d4 │ │ │ │ vadd.f64 d1, d1, d4 │ │ │ │ + vsub.f64 d9, d2, d10 │ │ │ │ + vadd.f64 d2, d2, d10 │ │ │ │ vadd.f64 d10, d14, d8 │ │ │ │ - vsub.f64 d14, d14, d8 │ │ │ │ - mul.w r1, r2, r7 │ │ │ │ + sub.w r4, r5, r2 │ │ │ │ + ldr r5, [sp, #288] @ 0x120 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w ip, fp, r4 │ │ │ │ + add r4, r7 │ │ │ │ vsub.f64 d4, d9, d3 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ vadd.f64 d9, d5, d1 │ │ │ │ - adds r2, r6, r1 │ │ │ │ - add r1, lr │ │ │ │ - vadd.f64 d5, d10, d9 │ │ │ │ + vsub.f64 d5, d5, d1 │ │ │ │ + vadd.f64 d14, d10, d9 │ │ │ │ vsub.f64 d10, d10, d9 │ │ │ │ vsub.f64 d9, d12, d0 │ │ │ │ vadd.f64 d12, d12, d0 │ │ │ │ - vstr d5, [sp, #184] @ 0xb8 │ │ │ │ - vldr d5, [sp, #176] @ 0xb0 │ │ │ │ - vstr d10, [sp, #848] @ 0x350 │ │ │ │ - vsub.f64 d5, d5, d1 │ │ │ │ - vsub.f64 d10, d9, d5 │ │ │ │ + vstr d14, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d14, d9, d5 │ │ │ │ vadd.f64 d5, d9, d5 │ │ │ │ - vstr d5, [sp, #192] @ 0xc0 │ │ │ │ + vstr d14, [sp, #216] @ 0xd8 │ │ │ │ + vstr d5, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d5, d2, d6 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vstr d10, [sp, #176] @ 0xb0 │ │ │ │ - vldr d2, [pc, #92] @ 1a588 │ │ │ │ - vsub.f64 d8, d14, d5 │ │ │ │ - vadd.f64 d14, d14, d5 │ │ │ │ - vadd.f64 d5, d12, d6 │ │ │ │ + vldr d14, [sp, #200] @ 0xc8 │ │ │ │ + vstr d10, [sp, #856] @ 0x358 │ │ │ │ + vldr d2, [pc, #48] @ 1be88 │ │ │ │ + vadd.f64 d0, d12, d6 │ │ │ │ vsub.f64 d12, d12, d6 │ │ │ │ + vsub.f64 d14, d14, d8 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d8, [sp, #200] @ 0xc8 │ │ │ │ - vstr d14, [sp, #208] @ 0xd0 │ │ │ │ - vstr d5, [sp, #216] @ 0xd8 │ │ │ │ + vstr d0, [sp, #240] @ 0xf0 │ │ │ │ + vstr d12, [sp, #248] @ 0xf8 │ │ │ │ + vsub.f64 d1, d14, d5 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vldr d14, [sp, #240] @ 0xf0 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - vstr d12, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d5, d14, d13 │ │ │ │ - vsub.f64 d13, d14, d13 │ │ │ │ - vsub.f64 d0, d5, d6 │ │ │ │ - vadd.f64 d6, d5, d6 │ │ │ │ - vmov.f64 d5, d2 │ │ │ │ - vstr d6, [sp, #864] @ 0x360 │ │ │ │ - vadd.f64 d6, d11, d4 │ │ │ │ - vsub.f64 d4, d4, d11 │ │ │ │ - vstr d0, [sp, #856] @ 0x358 │ │ │ │ - b.n 1a5a8 │ │ │ │ + vldr d12, [sp, #256] @ 0x100 │ │ │ │ + b.n 1bea8 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 1a808 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 1c108 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 1c14c ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 1a854 ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #216 @ 0xd8 │ │ │ │ - ldr r3, [pc, #368] @ (1a714 ) │ │ │ │ + add r2, pc, #384 @ (adr r2, 1c024 ) │ │ │ │ movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + vadd.f64 d14, d14, d5 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ + vstr d1, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d5, d12, d13 │ │ │ │ + vsub.f64 d13, d12, d13 │ │ │ │ + vstr d14, [sp, #232] @ 0xe8 │ │ │ │ + vldr d14, [sp, #264] @ 0x108 │ │ │ │ + vsub.f64 d9, d5, d6 │ │ │ │ + vadd.f64 d6, d5, d6 │ │ │ │ + vstr d6, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d6, d11, d4 │ │ │ │ + vsub.f64 d4, d4, d11 │ │ │ │ + vstr d9, [sp, #864] @ 0x360 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmul.f64 d4, d4, d5 │ │ │ │ - vsub.f64 d14, d13, d6 │ │ │ │ - vadd.f64 d6, d13, d6 │ │ │ │ - vstr d14, [sp, #872] @ 0x368 │ │ │ │ - vldr d14, [sp, #232] @ 0xe8 │ │ │ │ - vstr d6, [sp, #880] @ 0x370 │ │ │ │ + vmul.f64 d4, d4, d2 │ │ │ │ + vsub.f64 d12, d13, d6 │ │ │ │ + vadd.f64 d13, d13, d6 │ │ │ │ vadd.f64 d6, d14, d15 │ │ │ │ vsub.f64 d15, d14, d15 │ │ │ │ + vstr d12, [sp, #872] @ 0x368 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ - vadd.f64 d2, d6, d7 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w r2, r0, r7 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vadd.f64 d6, d15, d4 │ │ │ │ vsub.f64 d11, d15, d4 │ │ │ │ - vadd.f64 d4, d15, d4 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vstr d3, [sp, #232] @ 0xe8 │ │ │ │ - vstr d2, [sp, #240] @ 0xf0 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vstr d11, [sp, #888] @ 0x378 │ │ │ │ - vstr d4, [sp, #248] @ 0xf8 │ │ │ │ + vstr d3, [sp, #264] @ 0x108 │ │ │ │ + vstr d7, [sp, #888] @ 0x378 │ │ │ │ + vstr d6, [sp, #280] @ 0x118 │ │ │ │ + vldr d6, [ip] │ │ │ │ + mov.w ip, r0, lsl #3 │ │ │ │ + vstr d11, [sp, #272] @ 0x110 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ + add.w lr, fp, ip │ │ │ │ + add ip, r7 │ │ │ │ + vstr d13, [sp, #880] @ 0x370 │ │ │ │ + vldr d7, [lr] │ │ │ │ + mov.w lr, #440 @ 0x1b8 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ - vldr d6, [r1] │ │ │ │ - movs r1, #120 @ 0x78 │ │ │ │ - vstr d11, [sp, #320] @ 0x140 │ │ │ │ - vldr d11, [r2] │ │ │ │ - mul.w r2, r1, r7 │ │ │ │ - vstr d14, [sp, #256] @ 0x100 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ + vadd.f64 d4, d6, d7 │ │ │ │ + vldr d6, [r4] │ │ │ │ + mov.w r4, r5, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #4 │ │ │ │ + vstr d4, [sp, #16] │ │ │ │ + vstr d11, [sp, #336] @ 0x150 │ │ │ │ + vldr d11, [ip] │ │ │ │ + add.w ip, fp, r4 │ │ │ │ + add r4, r7 │ │ │ │ + vldr d1, [r4] │ │ │ │ + add r4, r3 │ │ │ │ vsub.f64 d15, d6, d11 │ │ │ │ vadd.f64 d11, d6, d11 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add r1, r3 │ │ │ │ - vldr d12, [r1] │ │ │ │ - mul.w r1, r4, r7 │ │ │ │ - movs r4, #176 @ 0xb0 │ │ │ │ - vadd.f64 d1, d6, d12 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add ip, r3 │ │ │ │ + vldr d12, [ip] │ │ │ │ + mul.w ip, lr, r2 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, fp, ip │ │ │ │ + add ip, r7 │ │ │ │ + vldr d5, [r4] │ │ │ │ + mov.w r4, #184 @ 0xb8 │ │ │ │ + vadd.f64 d14, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ - vstr d1, [sp, #264] @ 0x108 │ │ │ │ - vldr d1, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d7, [r2] │ │ │ │ - adds r2, r6, r1 │ │ │ │ - add r1, lr │ │ │ │ - vldr d5, [r2] │ │ │ │ - mul.w r2, r9, r7 │ │ │ │ - vldr d2, [r1] │ │ │ │ + mul.w r4, r4, r2 │ │ │ │ + vldr d2, [ip] │ │ │ │ vsub.f64 d13, d1, d7 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ - mov.w r9, #48 @ 0x30 │ │ │ │ - vldr d3, [r0] │ │ │ │ - vldr d4, [r2] │ │ │ │ - mul.w r2, sl, r7 │ │ │ │ - mov.w sl, #136 @ 0x88 │ │ │ │ + add.w lr, fp, r4 │ │ │ │ + add r4, r7 │ │ │ │ + vldr d3, [lr] │ │ │ │ + mov.w lr, #104 @ 0x68 │ │ │ │ + vldr d4, [r4] │ │ │ │ + mov.w r4, r1, lsl #3 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + add.w ip, fp, r4 │ │ │ │ + add r4, r7 │ │ │ │ vsub.f64 d7, d5, d3 │ │ │ │ - adds r1, r6, r2 │ │ │ │ + vldr d0, [ip] │ │ │ │ + add ip, r3 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ vsub.f64 d6, d2, d4 │ │ │ │ - add r2, lr │ │ │ │ vadd.f64 d2, d2, d4 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - vldr d0, [r1] │ │ │ │ - add r1, r3 │ │ │ │ + vldr d10, [ip] │ │ │ │ + mov.w ip, #200 @ 0xc8 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d10, [r1] │ │ │ │ - mul.w r1, fp, r7 │ │ │ │ - vldr d8, [r2] │ │ │ │ - adds r2, r6, r1 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add r4, r3 │ │ │ │ vsub.f64 d3, d0, d10 │ │ │ │ vadd.f64 d0, d0, d10 │ │ │ │ - vldr d10, [sp, #264] @ 0x108 │ │ │ │ - add r1, lr │ │ │ │ + vldr d10, [sp, #16] │ │ │ │ + vldr d8, [r4] │ │ │ │ + add.w r4, fp, r0 │ │ │ │ + add r0, r7 │ │ │ │ + vstr d7, [sp, #352] @ 0x160 │ │ │ │ + vadd.f64 d10, d10, d14 │ │ │ │ vsub.f64 d9, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ - vadd.f64 d10, d14, d10 │ │ │ │ vsub.f64 d8, d9, d3 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ vadd.f64 d9, d5, d0 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vldr d0, [pc, #1016] @ 1aad8 │ │ │ │ - vadd.f64 d14, d10, d9 │ │ │ │ - vstr d14, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d14, d10, d9 │ │ │ │ + vldr d0, [pc, #1008] @ 1c418 │ │ │ │ + vadd.f64 d7, d10, d9 │ │ │ │ + vstr d7, [sp, #288] @ 0x120 │ │ │ │ + vsub.f64 d7, d10, d9 │ │ │ │ vsub.f64 d9, d11, d1 │ │ │ │ vadd.f64 d11, d11, d1 │ │ │ │ - vstr d14, [sp, #280] @ 0x118 │ │ │ │ - vsub.f64 d14, d9, d5 │ │ │ │ - vstr d14, [sp, #288] @ 0x120 │ │ │ │ - vadd.f64 d14, d9, d5 │ │ │ │ + vstr d7, [sp, #296] @ 0x128 │ │ │ │ + vsub.f64 d7, d9, d5 │ │ │ │ + vadd.f64 d5, d9, d5 │ │ │ │ + vstr d7, [sp, #304] @ 0x130 │ │ │ │ + vstr d5, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d5, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vstr d14, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d1, d11, d5 │ │ │ │ vadd.f64 d11, d11, d5 │ │ │ │ vsub.f64 d5, d8, d4 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ - vstr d11, [sp, #312] @ 0x138 │ │ │ │ - vldr d11, [sp, #320] @ 0x140 │ │ │ │ + vstr d1, [sp, #320] @ 0x140 │ │ │ │ + vstr d11, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vstr d1, [sp, #304] @ 0x130 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ + vldr d11, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d1, d11, d13 │ │ │ │ vadd.f64 d13, d11, d13 │ │ │ │ - vsub.f64 d10, d1, d5 │ │ │ │ + vsub.f64 d7, d1, d5 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ vadd.f64 d1, d15, d12 │ │ │ │ vsub.f64 d15, d15, d12 │ │ │ │ - vstr d5, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d5, d7, d3 │ │ │ │ + vstr d7, [sp, #336] @ 0x150 │ │ │ │ + vldr d7, [sp, #352] @ 0x160 │ │ │ │ + vsub.f64 d8, d15, d4 │ │ │ │ vadd.f64 d12, d15, d4 │ │ │ │ + vstr d5, [sp, #344] @ 0x158 │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vsub.f64 d5, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d10, [sp, #320] @ 0x140 │ │ │ │ + vstr d8, [sp, #368] @ 0x170 │ │ │ │ + vstr d12, [sp, #376] @ 0x178 │ │ │ │ + vsub.f64 d14, d4, d14 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vstr d12, [sp, #360] @ 0x168 │ │ │ │ - vsub.f64 d9, d1, d5 │ │ │ │ - vadd.f64 d5, d1, d5 │ │ │ │ - vldr d1, [sp, #264] @ 0x108 │ │ │ │ - vstr d5, [sp, #344] @ 0x158 │ │ │ │ - vmov.f64 d5, d0 │ │ │ │ - vsub.f64 d0, d15, d4 │ │ │ │ - vldr d4, [sp, #256] @ 0x100 │ │ │ │ - vstr d9, [sp, #336] @ 0x150 │ │ │ │ - vsub.f64 d14, d4, d1 │ │ │ │ - vmul.f64 d7, d7, d5 │ │ │ │ - vstr d0, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d4, d14, d6 │ │ │ │ + vsub.f64 d0, d14, d6 │ │ │ │ vadd.f64 d6, d14, d6 │ │ │ │ vsub.f64 d3, d13, d7 │ │ │ │ vadd.f64 d11, d13, d7 │ │ │ │ - vstr d6, [sp, #264] @ 0x108 │ │ │ │ - vldr d6, [r2] │ │ │ │ - movs r2, #240 @ 0xf0 │ │ │ │ - vstr d3, [sp, #368] @ 0x170 │ │ │ │ - vstr d4, [sp, #256] @ 0x100 │ │ │ │ - mul.w r2, r2, r7 │ │ │ │ - vstr d11, [sp, #376] @ 0x178 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vldr d7, [r0] │ │ │ │ - mov.w r0, #432 @ 0x1b0 │ │ │ │ + vsub.f64 d10, d1, d5 │ │ │ │ + vadd.f64 d5, d1, d5 │ │ │ │ + vstr d6, [sp, #392] @ 0x188 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, fp, r5 │ │ │ │ + add r5, r7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + vstr d10, [sp, #352] @ 0x160 │ │ │ │ + vstr d3, [sp, #400] @ 0x190 │ │ │ │ + vstr d5, [sp, #360] @ 0x168 │ │ │ │ + vstr d0, [sp, #384] @ 0x180 │ │ │ │ + vstr d11, [sp, #408] @ 0x198 │ │ │ │ + vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d6, [r1] │ │ │ │ - movs r1, #112 @ 0x70 │ │ │ │ - mul.w r2, r1, r7 │ │ │ │ + vstr d3, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, fp, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vldr d7, [r5] │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vldr d6, [r1] │ │ │ │ - add r1, r3 │ │ │ │ - vstr d3, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d15, [r1] │ │ │ │ - mul.w r1, r0, r7 │ │ │ │ + vsub.f64 d2, d6, d7 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vldr d15, [r0] │ │ │ │ + vstr d2, [sp, #472] @ 0x1d8 │ │ │ │ vadd.f64 d8, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d14, [r2] │ │ │ │ - adds r2, r6, r1 │ │ │ │ - add r1, lr │ │ │ │ - vldr d5, [r2] │ │ │ │ - mul.w r2, r4, r7 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vldr d14, [r1] │ │ │ │ + mov.w r1, #432 @ 0x1b0 │ │ │ │ + mul.w r0, r1, r2 │ │ │ │ + add.w r1, fp, r0 │ │ │ │ + add r0, r7 │ │ │ │ vadd.f64 d0, d6, d14 │ │ │ │ vsub.f64 d14, d6, d14 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vldr d6, [r1] │ │ │ │ - movs r4, #40 @ 0x28 │ │ │ │ - vldr d2, [r0] │ │ │ │ - movs r0, #200 @ 0xc8 │ │ │ │ - vldr d3, [r2] │ │ │ │ - mul.w r2, r9, r7 │ │ │ │ - mov.w r9, #168 @ 0xa8 │ │ │ │ + vldr d5, [r1] │ │ │ │ + mov.w r1, #176 @ 0xb0 │ │ │ │ + mul.w r1, r1, r2 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r4, fp, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vldr d2, [r4] │ │ │ │ + vldr d3, [r1] │ │ │ │ + mov.w r1, r9, lsl #4 │ │ │ │ + add.w r0, fp, r1 │ │ │ │ + add r1, r7 │ │ │ │ vsub.f64 d7, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ + vldr d1, [r0] │ │ │ │ + add r0, r3 │ │ │ │ vsub.f64 d4, d6, d3 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d2, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d1, [r1] │ │ │ │ - add r1, r3 │ │ │ │ - vldr d2, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d4, [r1] │ │ │ │ - vldr d10, [r2] │ │ │ │ - lsls r2, r7, #3 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ + vldr d4, [r0] │ │ │ │ + vstr d2, [sp, #496] @ 0x1f0 │ │ │ │ vsub.f64 d3, d1, d4 │ │ │ │ vadd.f64 d1, d1, d4 │ │ │ │ + vldr d2, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vldr d10, [r1] │ │ │ │ vsub.f64 d9, d2, d10 │ │ │ │ vadd.f64 d2, d2, d10 │ │ │ │ vadd.f64 d10, d13, d8 │ │ │ │ vsub.f64 d13, d13, d8 │ │ │ │ vsub.f64 d4, d9, d3 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ vadd.f64 d9, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vadd.f64 d11, d10, d9 │ │ │ │ - vstr d11, [sp, #384] @ 0x180 │ │ │ │ + vstr d11, [sp, #16] │ │ │ │ vsub.f64 d11, d10, d9 │ │ │ │ vsub.f64 d9, d12, d0 │ │ │ │ vadd.f64 d12, d12, d0 │ │ │ │ - vstr d11, [sp, #392] @ 0x188 │ │ │ │ - vsub.f64 d10, d9, d5 │ │ │ │ - vadd.f64 d9, d9, d5 │ │ │ │ + vsub.f64 d1, d9, d5 │ │ │ │ + vadd.f64 d10, d9, d5 │ │ │ │ + vstr d11, [sp, #416] @ 0x1a0 │ │ │ │ vsub.f64 d5, d2, d6 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vldr d2, [pc, #520] @ 1aad8 │ │ │ │ - vstr d10, [sp, #400] @ 0x190 │ │ │ │ + vldr d2, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d1, [sp, #424] @ 0x1a8 │ │ │ │ + vsub.f64 d8, d13, d5 │ │ │ │ vadd.f64 d0, d12, d6 │ │ │ │ + vstr d10, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d6, d12, d6 │ │ │ │ - vsub.f64 d8, d13, d5 │ │ │ │ - vstr d9, [sp, #408] @ 0x198 │ │ │ │ - vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ + vadd.f64 d13, d13, d5 │ │ │ │ + vadd.f64 d5, d2, d15 │ │ │ │ + vsub.f64 d15, d2, d15 │ │ │ │ + vstr d8, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d8, [pc, #488] @ 1c418 │ │ │ │ + vstr d13, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d6, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ - vstr d0, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vldr d0, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d8, [sp, #416] @ 0x1a0 │ │ │ │ - vadd.f64 d8, d13, d5 │ │ │ │ - vmul.f64 d6, d6, d2 │ │ │ │ - vadd.f64 d5, d0, d15 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - vsub.f64 d15, d0, d15 │ │ │ │ - vstr d8, [sp, #424] @ 0x1a8 │ │ │ │ - vadd.f64 d13, d5, d6 │ │ │ │ + vstr d0, [sp, #456] @ 0x1c8 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ vsub.f64 d12, d5, d6 │ │ │ │ - vldr d5, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d13, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d13, [sp, #456] @ 0x1c8 │ │ │ │ + vadd.f64 d6, d5, d6 │ │ │ │ + vstr d6, [sp, #472] @ 0x1d8 │ │ │ │ vstr d12, [sp, #896] @ 0x380 │ │ │ │ - vadd.f64 d6, d13, d14 │ │ │ │ - vsub.f64 d14, d13, d14 │ │ │ │ + vldr d12, [sp, #480] @ 0x1e0 │ │ │ │ + vadd.f64 d6, d12, d14 │ │ │ │ + vsub.f64 d14, d12, d14 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ - vstr d3, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d3, [sp, #480] @ 0x1e0 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - vadd.f64 d7, d5, d4 │ │ │ │ - vmov.f64 d6, d2 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vstr d3, [sp, #904] @ 0x388 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - vmul.f64 d4, d4, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add r1, r3 │ │ │ │ + vldr d6, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d3, [sp, #488] @ 0x1e8 │ │ │ │ + vadd.f64 d7, d6, d4 │ │ │ │ + vsub.f64 d4, d4, d6 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ + vmul.f64 d4, d4, d8 │ │ │ │ vsub.f64 d2, d15, d7 │ │ │ │ vadd.f64 d15, d15, d7 │ │ │ │ - vsub.f64 d7, d14, d4 │ │ │ │ - vadd.f64 d13, d14, d4 │ │ │ │ - vstr d15, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d15, [r1] │ │ │ │ - vstr d7, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d2, [sp, #464] @ 0x1d0 │ │ │ │ - vadd.f64 d12, d6, d15 │ │ │ │ - vsub.f64 d15, d6, d15 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vstr d13, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mul.w r2, sl, r7 │ │ │ │ - mov.w sl, #488 @ 0x1e8 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - vadd.f64 d0, d6, d7 │ │ │ │ + vsub.f64 d12, d14, d4 │ │ │ │ + vadd.f64 d14, d14, d4 │ │ │ │ + vstr d2, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d15, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ + vstr d12, [sp, #512] @ 0x200 │ │ │ │ + ldr r5, [sp, #528] @ 0x210 │ │ │ │ + vstr d14, [sp, #520] @ 0x208 │ │ │ │ + add.w r1, fp, r0 │ │ │ │ vldr d6, [r1] │ │ │ │ add r1, r3 │ │ │ │ - vstr d3, [sp, #528] @ 0x210 │ │ │ │ - vldr d14, [r1] │ │ │ │ - vstr d0, [sp, #520] @ 0x208 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r7, r0 │ │ │ │ + vadd.f64 d12, d6, d7 │ │ │ │ + vsub.f64 d14, d6, d7 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vldr d15, [r1] │ │ │ │ + add.w r1, r5, r2 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r0, fp, r1 │ │ │ │ + vstr d14, [sp, #560] @ 0x230 │ │ │ │ + add r1, r7 │ │ │ │ + vsub.f64 d9, d6, d15 │ │ │ │ + vadd.f64 d15, d6, d15 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vldr d14, [r0] │ │ │ │ + mov.w r0, #456 @ 0x1c8 │ │ │ │ + mul.w r0, r0, r2 │ │ │ │ + vstr d9, [sp, #568] @ 0x238 │ │ │ │ vadd.f64 d8, d6, d14 │ │ │ │ vsub.f64 d14, d6, d14 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d13, [r2] │ │ │ │ - mov.w r2, #456 @ 0x1c8 │ │ │ │ - mul.w r1, r2, r7 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vldr d13, [r1] │ │ │ │ + add.w r1, fp, r0 │ │ │ │ + add r0, r7 │ │ │ │ + vldr d5, [r0] │ │ │ │ vsub.f64 d11, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ - adds r2, r6, r1 │ │ │ │ - add r1, lr │ │ │ │ - vstr d11, [sp, #536] @ 0x218 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w r2, r0, r7 │ │ │ │ - vldr d5, [r1] │ │ │ │ - movs r1, #72 @ 0x48 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vldr d4, [r2] │ │ │ │ - mul.w r2, r1, r7 │ │ │ │ - vldr d2, [r0] │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ + vldr d6, [r1] │ │ │ │ + mul.w r1, ip, r2 │ │ │ │ + mov.w ip, r8, lsl #4 │ │ │ │ + add.w r4, fp, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vldr d4, [r1] │ │ │ │ + ldr r1, [sp, #536] @ 0x218 │ │ │ │ + vldr d2, [r4] │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r0, fp, r1 │ │ │ │ + add r1, r7 │ │ │ │ vsub.f64 d7, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vldr d1, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d2, [r1] │ │ │ │ + vldr d1, [r1] │ │ │ │ add r1, r3 │ │ │ │ - vldr d0, [r2] │ │ │ │ + vldr d2, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vldr d0, [r1] │ │ │ │ vsub.f64 d4, d7, d3 │ │ │ │ - vldr d10, [r1] │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - mul.w r2, r4, r7 │ │ │ │ + vldr d10, [r0] │ │ │ │ vsub.f64 d3, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ vsub.f64 d9, d2, d10 │ │ │ │ vadd.f64 d2, d2, d10 │ │ │ │ vadd.f64 d10, d12, d8 │ │ │ │ vsub.f64 d12, d12, d8 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ vsub.f64 d8, d1, d5 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vadd.f64 d0, d9, d3 │ │ │ │ vsub.f64 d3, d3, d9 │ │ │ │ vadd.f64 d9, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vadd.f64 d11, d10, d9 │ │ │ │ + vstr d0, [sp] │ │ │ │ + vadd.f64 d0, d10, d9 │ │ │ │ vsub.f64 d10, d10, d9 │ │ │ │ - vldr d9, [sp, #520] @ 0x208 │ │ │ │ - vstr d11, [sp, #496] @ 0x1f0 │ │ │ │ - vsub.f64 d11, d12, d8 │ │ │ │ + vldr d9, [sp, #568] @ 0x238 │ │ │ │ + vstr d0, [sp, #528] @ 0x210 │ │ │ │ + vsub.f64 d0, d12, d8 │ │ │ │ vadd.f64 d12, d12, d8 │ │ │ │ - vadd.f64 d8, d9, d13 │ │ │ │ - vsub.f64 d13, d9, d13 │ │ │ │ - vstr d10, [sp, #912] @ 0x390 │ │ │ │ - vstr d11, [sp, #504] @ 0x1f8 │ │ │ │ - vsub.f64 d11, d8, d5 │ │ │ │ + vadd.f64 d8, d15, d13 │ │ │ │ + vadd.f64 d1, d9, d14 │ │ │ │ + vsub.f64 d15, d15, d13 │ │ │ │ + vsub.f64 d14, d9, d14 │ │ │ │ + vstr d0, [sp, #536] @ 0x218 │ │ │ │ + vstr d12, [sp, #544] @ 0x220 │ │ │ │ + vsub.f64 d12, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - vstr d12, [sp, #512] @ 0x200 │ │ │ │ - vldr d8, [pc, #52] @ 1aad8 │ │ │ │ - vldr d12, [sp, #528] @ 0x210 │ │ │ │ - vstr d5, [sp, #520] @ 0x208 │ │ │ │ - vsub.f64 d5, d4, d0 │ │ │ │ - vstr d11, [sp, #920] @ 0x398 │ │ │ │ - vadd.f64 d4, d4, d0 │ │ │ │ - vadd.f64 d1, d12, d14 │ │ │ │ - vsub.f64 d14, d12, d14 │ │ │ │ + vldr d8, [pc, #44] @ 1c418 │ │ │ │ + vsub.f64 d13, d15, d6 │ │ │ │ + vadd.f64 d15, d15, d6 │ │ │ │ + vstr d5, [sp, #552] @ 0x228 │ │ │ │ + vldr d5, [sp] │ │ │ │ + vstr d10, [sp, #904] @ 0x388 │ │ │ │ + vstr d12, [sp, #912] @ 0x390 │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vmul.f64 d4, d4, d8 │ │ │ │ - vsub.f64 d11, d1, d5 │ │ │ │ - vadd.f64 d1, d1, d5 │ │ │ │ - b.n 1aaf8 │ │ │ │ + vsub.f64 d10, d1, d5 │ │ │ │ + b.n 1c438 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 1ad58 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 1c698 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 1c6dc ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 1ada4 ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #216 @ 0xd8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 1ad70 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 1c6b0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ + vadd.f64 d5, d1, d5 │ │ │ │ + vstr d10, [sp, #920] @ 0x398 │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ + vstr d5, [sp, #928] @ 0x3a0 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d11, [sp, #528] @ 0x210 │ │ │ │ - vldr d11, [sp, #536] @ 0x218 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vstr d1, [sp, #928] @ 0x3a0 │ │ │ │ + vldr d12, [sp, #560] @ 0x230 │ │ │ │ + vstr d13, [sp, #568] @ 0x238 │ │ │ │ + vstr d15, [sp, #576] @ 0x240 │ │ │ │ + mov.w r1, r5, lsl #3 │ │ │ │ + mov.w r5, #168 @ 0xa8 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vsub.f64 d1, d15, d11 │ │ │ │ - vadd.f64 d15, d15, d11 │ │ │ │ + add.w r0, fp, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vsub.f64 d1, d12, d11 │ │ │ │ + vadd.f64 d11, d12, d11 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vsub.f64 d0, d1, d5 │ │ │ │ + vadd.f64 d1, d1, d5 │ │ │ │ + vldr d5, [sp] │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vstr d0, [sp, #560] @ 0x230 │ │ │ │ + vstr d1, [sp, #936] @ 0x3a8 │ │ │ │ + vmov.f64 d1, d8 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vmul.f64 d4, d4, d8 │ │ │ │ vsub.f64 d3, d14, d7 │ │ │ │ - vadd.f64 d7, d14, d7 │ │ │ │ - vsub.f64 d0, d15, d4 │ │ │ │ - vadd.f64 d15, d15, d4 │ │ │ │ - vsub.f64 d4, d13, d6 │ │ │ │ - vadd.f64 d13, d13, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add r1, r3 │ │ │ │ - vsub.f64 d10, d1, d5 │ │ │ │ - vadd.f64 d5, d1, d5 │ │ │ │ - vstr d7, [sp, #968] @ 0x3c8 │ │ │ │ - vstr d4, [sp, #544] @ 0x220 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vldr d4, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vstr d10, [sp, #536] @ 0x218 │ │ │ │ - vstr d5, [sp, #936] @ 0x3a8 │ │ │ │ - vstr d0, [sp, #944] @ 0x3b0 │ │ │ │ - vstr d15, [sp, #952] @ 0x3b8 │ │ │ │ + vadd.f64 d14, d14, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vsub.f64 d8, d11, d4 │ │ │ │ + vadd.f64 d4, d11, d4 │ │ │ │ vadd.f64 d15, d6, d7 │ │ │ │ - vstr d13, [sp, #552] @ 0x228 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + vstr d8, [sp, #944] @ 0x3b0 │ │ │ │ + vstr d4, [sp, #952] @ 0x3b8 │ │ │ │ + vldr d4, [r1] │ │ │ │ + add r1, r3 │ │ │ │ vstr d3, [sp, #960] @ 0x3c0 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mul.w r2, r9, r7 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vsub.f64 d5, d4, d7 │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ + mul.w r1, r5, r2 │ │ │ │ + mov.w r5, #232 @ 0xe8 │ │ │ │ + vstr d14, [sp, #968] @ 0x3c8 │ │ │ │ + add.w r0, fp, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vldr d2, [r1] │ │ │ │ add r1, r3 │ │ │ │ - vldr d2, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vstr d3, [sp, #560] @ 0x230 │ │ │ │ - vldr d4, [r1] │ │ │ │ - mul.w r1, sl, r7 │ │ │ │ - vldr d13, [r2] │ │ │ │ - adds r2, r6, r1 │ │ │ │ - add r1, lr │ │ │ │ + vsub.f64 d5, d4, d7 │ │ │ │ + vadd.f64 d11, d4, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vldr d4, [r0] │ │ │ │ + mov.w r0, #488 @ 0x1e8 │ │ │ │ + vldr d13, [r1] │ │ │ │ + mul.w r0, r0, r2 │ │ │ │ + vstr d11, [sp] │ │ │ │ + add.w r1, fp, r0 │ │ │ │ + add r0, r7 │ │ │ │ vadd.f64 d12, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + vldr d1, [r1] │ │ │ │ + mul.w r1, r5, r2 │ │ │ │ + mov.w r5, #216 @ 0xd8 │ │ │ │ vsub.f64 d4, d2, d13 │ │ │ │ vadd.f64 d13, d2, d13 │ │ │ │ - vldr d1, [r2] │ │ │ │ - movs r2, #232 @ 0xe8 │ │ │ │ - vadd.f64 d2, d5, d7 │ │ │ │ + add.w r4, fp, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - mul.w r2, r2, r7 │ │ │ │ vsub.f64 d14, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vsub.f64 d0, d3, d13 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vstr d7, [sp, #640] @ 0x280 │ │ │ │ - vsub.f64 d8, d15, d12 │ │ │ │ - vstr d2, [sp, #608] @ 0x260 │ │ │ │ + vsub.f64 d9, d11, d13 │ │ │ │ + vstr d7, [sp, #648] @ 0x288 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov.w r4, #472 @ 0x1d8 │ │ │ │ + vstr d3, [sp, #616] @ 0x268 │ │ │ │ + vsub.f64 d3, d15, d12 │ │ │ │ vadd.f64 d12, d15, d12 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vstr d6, [sp, #632] @ 0x278 │ │ │ │ - vldr d6, [r2] │ │ │ │ + vstr d6, [sp, #640] @ 0x280 │ │ │ │ + vldr d6, [r1] │ │ │ │ + mul.w r1, lr, r2 │ │ │ │ + mov.w lr, r8, lsl #3 │ │ │ │ vadd.f64 d2, d1, d7 │ │ │ │ vsub.f64 d1, d1, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #104 @ 0x68 │ │ │ │ - vstr d0, [sp, #584] @ 0x248 │ │ │ │ - vstr d8, [sp, #568] @ 0x238 │ │ │ │ - mul.w r2, r1, r7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, fp, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vstr d3, [sp, #8] │ │ │ │ + vstr d9, [sp, #592] @ 0x250 │ │ │ │ + vldr d0, [r0] │ │ │ │ + add r0, r3 │ │ │ │ vsub.f64 d10, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ - vldr d0, [r1] │ │ │ │ + vldr d6, [r0] │ │ │ │ + vldr d3, [r1] │ │ │ │ add r1, r3 │ │ │ │ - vldr d3, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d6, [r1] │ │ │ │ - movs r1, #24 │ │ │ │ vadd.f64 d9, d0, d6 │ │ │ │ vsub.f64 d0, d0, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w r2, r1, r7 │ │ │ │ - mul.w r1, r1, ip │ │ │ │ - adds r0, r6, r2 │ │ │ │ - add r2, lr │ │ │ │ + vldr d6, [r1] │ │ │ │ + mov.w r1, r9, lsl #3 │ │ │ │ + add.w r0, fp, r1 │ │ │ │ + add r1, r7 │ │ │ │ vsub.f64 d4, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ vsub.f64 d6, d2, d9 │ │ │ │ vadd.f64 d2, d2, d9 │ │ │ │ + vldr d9, [sp, #8] │ │ │ │ vadd.f64 d8, d10, d0 │ │ │ │ vsub.f64 d0, d10, d0 │ │ │ │ - vldr d10, [pc, #-368] @ 1aaf0 │ │ │ │ + vldr d10, [pc, #-420] @ 1c430 │ │ │ │ vsub.f64 d11, d7, d3 │ │ │ │ vsub.f64 d5, d1, d4 │ │ │ │ vadd.f64 d15, d12, d2 │ │ │ │ - vsub.f64 d9, d2, d12 │ │ │ │ - vldr d2, [sp, #568] @ 0x238 │ │ │ │ + vsub.f64 d2, d2, d12 │ │ │ │ + vldr d12, [sp] │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vadd.f64 d1, d11, d6 │ │ │ │ vsub.f64 d6, d6, d11 │ │ │ │ - vstr d15, [sp, #576] @ 0x240 │ │ │ │ - vldr d15, [sp, #584] @ 0x248 │ │ │ │ - vstr d9, [sp, #976] @ 0x3d0 │ │ │ │ - vsub.f64 d2, d15, d2 │ │ │ │ + vldr d11, [sp, #8] │ │ │ │ + vstr d15, [sp, #584] @ 0x248 │ │ │ │ + vadd.f64 d13, d12, d13 │ │ │ │ + vldr d15, [sp, #592] @ 0x250 │ │ │ │ + vstr d2, [sp, #976] @ 0x3d0 │ │ │ │ + vldr d12, [sp, #616] @ 0x268 │ │ │ │ + vsub.f64 d3, d13, d7 │ │ │ │ + vadd.f64 d7, d13, d7 │ │ │ │ + vsub.f64 d2, d15, d9 │ │ │ │ + vstr d7, [sp] │ │ │ │ vsub.f64 d9, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vmul.f64 d12, d9, d10 │ │ │ │ + vstr d3, [sp, #608] @ 0x260 │ │ │ │ + vmul.f64 d9, d9, d10 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ - vldr d9, [pc, #-448] @ 1aae8 │ │ │ │ - vstr d12, [sp, #584] @ 0x248 │ │ │ │ - vldr d12, [sp, #560] @ 0x230 │ │ │ │ - vstr d2, [sp, #592] @ 0x250 │ │ │ │ - vldr d2, [pc, #-472] @ 1aae0 │ │ │ │ - vadd.f64 d13, d12, d13 │ │ │ │ - vldr d12, [sp, #608] @ 0x260 │ │ │ │ - vsub.f64 d3, d13, d7 │ │ │ │ - vstr d3, [sp, #560] @ 0x230 │ │ │ │ - vadd.f64 d3, d13, d7 │ │ │ │ + vstr d9, [sp, #592] @ 0x250 │ │ │ │ + vldr d9, [pc, #-540] @ 1c420 │ │ │ │ + vstr d2, [sp, #600] @ 0x258 │ │ │ │ + vldr d2, [pc, #-540] @ 1c428 │ │ │ │ vmul.f64 d7, d14, d9 │ │ │ │ + vmul.f64 d3, d8, d2 │ │ │ │ vmul.f64 d14, d14, d2 │ │ │ │ vmla.f64 d7, d12, d2 │ │ │ │ - vstr d3, [sp, #600] @ 0x258 │ │ │ │ - vmul.f64 d3, d8, d2 │ │ │ │ - vnmls.f64 d14, d12, d9 │ │ │ │ vnmls.f64 d3, d5, d9 │ │ │ │ + vnmls.f64 d14, d12, d9 │ │ │ │ vsub.f64 d13, d3, d7 │ │ │ │ - vadd.f64 d7, d3, d7 │ │ │ │ + vadd.f64 d3, d3, d7 │ │ │ │ + vstr d13, [sp, #616] @ 0x268 │ │ │ │ + vstr d3, [sp, #984] @ 0x3d8 │ │ │ │ vmov.f64 d3, d2 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ - vstr d13, [sp, #608] @ 0x260 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ - vstr d7, [sp, #984] @ 0x3d8 │ │ │ │ + vmul.f64 d7, d4, d2 │ │ │ │ vmla.f64 d5, d8, d9 │ │ │ │ - vmul.f64 d7, d4, d9 │ │ │ │ + vldr d8, [sp, #648] @ 0x288 │ │ │ │ vmla.f64 d7, d0, d3 │ │ │ │ vmul.f64 d0, d0, d2 │ │ │ │ vnmls.f64 d0, d4, d3 │ │ │ │ - vsub.f64 d8, d14, d5 │ │ │ │ - vadd.f64 d14, d14, d5 │ │ │ │ - vstr d8, [sp, #616] @ 0x268 │ │ │ │ - vstr d14, [sp, #624] @ 0x270 │ │ │ │ - vldr d8, [sp, #632] @ 0x278 │ │ │ │ - vldr d12, [sp, #640] @ 0x280 │ │ │ │ - vldr d4, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vmul.f64 d5, d8, d9 │ │ │ │ - vnmls.f64 d5, d12, d3 │ │ │ │ + vsub.f64 d9, d14, d5 │ │ │ │ + vadd.f64 d12, d14, d5 │ │ │ │ + vldr d14, [sp, #640] @ 0x280 │ │ │ │ + vmul.f64 d5, d14, d2 │ │ │ │ + vstr d9, [sp, #624] @ 0x270 │ │ │ │ + vstr d12, [sp, #632] @ 0x278 │ │ │ │ + vnmls.f64 d5, d8, d3 │ │ │ │ vsub.f64 d9, d5, d7 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ + vstr d7, [sp, #640] @ 0x280 │ │ │ │ + vadd.f64 d7, d15, d11 │ │ │ │ vstr d9, [sp, #992] @ 0x3e0 │ │ │ │ - vldr d9, [sp, #568] @ 0x238 │ │ │ │ - vstr d7, [sp, #632] @ 0x278 │ │ │ │ - vadd.f64 d7, d15, d9 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vmul.f64 d7, d8, d3 │ │ │ │ - vmla.f64 d7, d12, d2 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ - vmul.f64 d14, d5, d10 │ │ │ │ - vstr d6, [sp, #640] @ 0x280 │ │ │ │ - vstr d14, [sp, #568] @ 0x238 │ │ │ │ - vsub.f64 d6, d0, d7 │ │ │ │ - vadd.f64 d0, d0, d7 │ │ │ │ - vstr d6, [sp, #1000] @ 0x3e8 │ │ │ │ + vmul.f64 d7, d14, d3 │ │ │ │ + vmla.f64 d7, d8, d2 │ │ │ │ + vmul.f64 d11, d5, d10 │ │ │ │ + vstr d11, [sp, #648] @ 0x288 │ │ │ │ + vmul.f64 d11, d6, d10 │ │ │ │ vldr d6, [r0] │ │ │ │ add r0, r3 │ │ │ │ - vstr d0, [sp, #648] @ 0x288 │ │ │ │ + vsub.f64 d4, d0, d7 │ │ │ │ + vadd.f64 d0, d0, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ + vstr d11, [sp, #656] @ 0x290 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #152 @ 0x98 │ │ │ │ - mul.w r0, r2, r7 │ │ │ │ + vstr d0, [sp, #664] @ 0x298 │ │ │ │ + vstr d4, [sp, #1000] @ 0x3e8 │ │ │ │ + vldr d4, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov.w r1, #152 @ 0x98 │ │ │ │ + mul.w r1, r1, r2 │ │ │ │ + add.w r0, fp, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vadd.f64 d8, d4, d7 │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ - vadd.f64 d0, d4, d7 │ │ │ │ - mul.w r2, r2, ip │ │ │ │ - adds r4, r6, r0 │ │ │ │ - add r0, lr │ │ │ │ - vldr d7, [r4] │ │ │ │ - add r4, r3 │ │ │ │ - vldr d2, [r0] │ │ │ │ + vldr d7, [r0] │ │ │ │ add r0, r3 │ │ │ │ - vstr d0, [sp, #656] @ 0x290 │ │ │ │ - vldr d4, [r4] │ │ │ │ - mov.w r4, #472 @ 0x1d8 │ │ │ │ - vldr d13, [r0] │ │ │ │ - mul.w sl, r4, r7 │ │ │ │ + vldr d2, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vldr d4, [r0] │ │ │ │ + mul.w r0, r4, r2 │ │ │ │ + vldr d13, [r1] │ │ │ │ + add.w r1, fp, r0 │ │ │ │ + add r0, r7 │ │ │ │ + vstr d8, [sp, #8] │ │ │ │ vadd.f64 d12, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d4, d2, d13 │ │ │ │ - add.w r0, r6, sl │ │ │ │ vadd.f64 d13, d2, d13 │ │ │ │ - add sl, lr │ │ │ │ - mul.w r4, r4, ip │ │ │ │ - vsub.f64 d1, d14, d12 │ │ │ │ + vldr d2, [r1] │ │ │ │ + mul.w r1, r5, r2 │ │ │ │ + add.w r4, fp, r1 │ │ │ │ + vadd.f64 d11, d5, d7 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ + add r1, r7 │ │ │ │ + vsub.f64 d0, d14, d12 │ │ │ │ vadd.f64 d12, d14, d12 │ │ │ │ - vldr d2, [r0] │ │ │ │ - movs r0, #216 @ 0xd8 │ │ │ │ - vadd.f64 d8, d5, d7 │ │ │ │ - vsub.f64 d7, d5, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ vsub.f64 d15, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - mul.w r9, r0, r7 │ │ │ │ - vstr d1, [sp, #664] @ 0x298 │ │ │ │ - vsub.f64 d0, d0, d13 │ │ │ │ - vldr d14, [pc, #-820] @ 1aae8 │ │ │ │ - add.w fp, r6, r9 │ │ │ │ - vstr d7, [sp, #744] @ 0x2e8 │ │ │ │ - add r9, lr │ │ │ │ - vstr d6, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d6, [sl] │ │ │ │ - mul.w r0, r0, ip │ │ │ │ - vldr d7, [fp] │ │ │ │ - vstr d8, [sp, #704] @ 0x2c0 │ │ │ │ - vstr d0, [sp, #672] @ 0x2a0 │ │ │ │ + vsub.f64 d9, d8, d13 │ │ │ │ + vstr d5, [sp, #752] @ 0x2f0 │ │ │ │ vadd.f64 d3, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d7, [r9] │ │ │ │ - mov.w r9, #88 @ 0x58 │ │ │ │ - mul.w sl, r9, r7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov.w r1, #88 @ 0x58 │ │ │ │ + vstr d0, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d6, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d6, [r0] │ │ │ │ + mul.w r1, r1, r2 │ │ │ │ + vstr d9, [sp, #680] @ 0x2a8 │ │ │ │ + vstr d11, [sp, #712] @ 0x2c8 │ │ │ │ + add.w r0, fp, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vldr d4, [r1] │ │ │ │ + add r1, r3 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - mul.w r9, r9, ip │ │ │ │ - add.w fp, r6, sl │ │ │ │ - add sl, lr │ │ │ │ - vldr d7, [fp] │ │ │ │ - add fp, r3 │ │ │ │ - vldr d4, [sl] │ │ │ │ - add sl, r3 │ │ │ │ - vldr d5, [fp] │ │ │ │ + vldr d7, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vldr d5, [r0] │ │ │ │ vadd.f64 d8, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sl] │ │ │ │ - mov.w sl, ip, lsl #8 │ │ │ │ - add.w r3, r8, sl │ │ │ │ + vldr d5, [r1] │ │ │ │ + mov.w r1, r8, lsl #8 │ │ │ │ + add.w r3, sl, r1 │ │ │ │ vsub.f64 d1, d3, d8 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vsub.f64 d10, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vadd.f64 d5, d9, d7 │ │ │ │ vsub.f64 d7, d9, d7 │ │ │ │ + vsub.f64 d14, d3, d12 │ │ │ │ vadd.f64 d9, d12, d3 │ │ │ │ - vsub.f64 d3, d3, d12 │ │ │ │ - vsub.f64 d11, d6, d4 │ │ │ │ + vldr d12, [pc, #-980] @ 1c430 │ │ │ │ vsub.f64 d0, d2, d10 │ │ │ │ + vsub.f64 d11, d6, d4 │ │ │ │ vadd.f64 d10, d2, d10 │ │ │ │ - vldr d12, [pc, #-968] @ 1aaf0 │ │ │ │ + vldr d2, [sp, #680] @ 0x2a8 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d3, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d8, [sp, #664] @ 0x298 │ │ │ │ + vstr d14, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d14, [sp, #672] @ 0x2a0 │ │ │ │ vsub.f64 d3, d1, d11 │ │ │ │ - vldr d2, [sp, #672] @ 0x2a0 │ │ │ │ vadd.f64 d11, d11, d1 │ │ │ │ - vadd.f64 d2, d8, d2 │ │ │ │ + vadd.f64 d2, d14, d2 │ │ │ │ vsub.f64 d8, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vmov.f64 d2, d12 │ │ │ │ - vmul.f64 d8, d8, d12 │ │ │ │ + vmul.f64 d14, d8, d12 │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ vmul.f64 d12, d3, d12 │ │ │ │ - vstr d12, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d12, [sp, #656] @ 0x290 │ │ │ │ - vstr d8, [sp, #688] @ 0x2b0 │ │ │ │ - vadd.f64 d3, d12, d13 │ │ │ │ - vldr d13, [pc, #1012] @ 1b2f0 │ │ │ │ - vldr d12, [sp, #704] @ 0x2c0 │ │ │ │ - vsub.f64 d4, d3, d6 │ │ │ │ + vadd.f64 d3, d8, d13 │ │ │ │ + vstr d14, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d12, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d12, [pc, #1004] @ 1cc40 │ │ │ │ + vldr d14, [pc, #1008] @ 1cc48 │ │ │ │ + vsub.f64 d8, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vmul.f64 d6, d0, d13 │ │ │ │ - vmla.f64 d6, d5, d14 │ │ │ │ - vmul.f64 d5, d5, d13 │ │ │ │ - vstr d4, [sp, #656] @ 0x290 │ │ │ │ - vmul.f64 d4, d15, d13 │ │ │ │ + vmul.f64 d4, d15, d12 │ │ │ │ + vmul.f64 d6, d0, d12 │ │ │ │ vmul.f64 d15, d15, d14 │ │ │ │ - vmla.f64 d15, d12, d13 │ │ │ │ + vstr d8, [sp, #8] │ │ │ │ + vldr d8, [sp, #712] @ 0x2c8 │ │ │ │ + vmla.f64 d6, d5, d14 │ │ │ │ + vmul.f64 d5, d5, d12 │ │ │ │ vnmls.f64 d5, d0, d14 │ │ │ │ - vnmls.f64 d4, d12, d14 │ │ │ │ - vsub.f64 d0, d5, d15 │ │ │ │ - vsub.f64 d8, d4, d6 │ │ │ │ + vnmls.f64 d4, d8, d14 │ │ │ │ + vmla.f64 d15, d8, d12 │ │ │ │ + vsub.f64 d13, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ - vldr d4, [sp, #312] @ 0x138 │ │ │ │ - vstr d0, [sp, #720] @ 0x2d0 │ │ │ │ - vadd.f64 d0, d5, d15 │ │ │ │ + vldr d4, [sp, #752] @ 0x2f0 │ │ │ │ + vsub.f64 d0, d5, d15 │ │ │ │ + vadd.f64 d8, d5, d15 │ │ │ │ vmul.f64 d5, d7, d14 │ │ │ │ - vldr d15, [sp, #744] @ 0x2e8 │ │ │ │ - vstr d8, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d8, [sp, #736] @ 0x2e0 │ │ │ │ - vstr d6, [sp, #712] @ 0x2c8 │ │ │ │ - vnmls.f64 d5, d10, d13 │ │ │ │ - vstr d0, [sp, #728] @ 0x2d8 │ │ │ │ - vmul.f64 d6, d8, d13 │ │ │ │ + vstr d13, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d13, [sp, #744] @ 0x2e8 │ │ │ │ + vnmls.f64 d5, d10, d12 │ │ │ │ vmul.f64 d10, d10, d14 │ │ │ │ - vmla.f64 d6, d15, d14 │ │ │ │ - vmla.f64 d10, d7, d13 │ │ │ │ - vsub.f64 d12, d5, d6 │ │ │ │ - vadd.f64 d0, d5, d6 │ │ │ │ - vstr d12, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d6, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d0, [sp, #728] @ 0x2d8 │ │ │ │ + vstr d8, [sp, #736] @ 0x2e0 │ │ │ │ + vmla.f64 d10, d7, d12 │ │ │ │ + vmul.f64 d6, d13, d12 │ │ │ │ + vmla.f64 d6, d4, d14 │ │ │ │ + vsub.f64 d0, d5, d6 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ vstr d0, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d12, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d0, [sp, #664] @ 0x298 │ │ │ │ - vsub.f64 d6, d12, d0 │ │ │ │ - vldr d0, [sp, #64] @ 0x40 │ │ │ │ - vldr d12, [sp, #800] @ 0x320 │ │ │ │ + vldr d0, [sp, #680] @ 0x2a8 │ │ │ │ + vstr d5, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d8, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d15, [sp, #776] @ 0x308 │ │ │ │ + vsub.f64 d6, d0, d8 │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ + vldr d8, [sp, #528] @ 0x210 │ │ │ │ vsub.f64 d5, d6, d11 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ vmov.f64 d11, d2 │ │ │ │ + vadd.f64 d7, d15, d0 │ │ │ │ vmul.f64 d1, d5, d2 │ │ │ │ - vadd.f64 d5, d4, d3 │ │ │ │ - vstr d1, [sp, #664] @ 0x298 │ │ │ │ - vmul.f64 d1, d6, d2 │ │ │ │ - vmul.f64 d6, d8, d14 │ │ │ │ + vmul.f64 d2, d6, d2 │ │ │ │ + vldr d5, [sp, #552] @ 0x228 │ │ │ │ + vmul.f64 d6, d13, d14 │ │ │ │ + vldr d13, [sp, #288] @ 0x120 │ │ │ │ + vnmls.f64 d6, d4, d12 │ │ │ │ vstr d1, [sp, #672] @ 0x2a0 │ │ │ │ - vnmls.f64 d6, d15, d13 │ │ │ │ - vldr d15, [sp, #768] @ 0x300 │ │ │ │ - vadd.f64 d2, d6, d10 │ │ │ │ - vsub.f64 d7, d6, d10 │ │ │ │ - vldr d6, [sp, #384] @ 0x180 │ │ │ │ - vstr d2, [sp, #760] @ 0x2f8 │ │ │ │ - vldr d2, [sp, #184] @ 0xb8 │ │ │ │ - vstr d7, [sp, #752] @ 0x2f0 │ │ │ │ - vadd.f64 d7, d15, d0 │ │ │ │ - vldr d0, [sp, #520] @ 0x208 │ │ │ │ - vadd.f64 d6, d2, d6 │ │ │ │ - vldr d2, [sp, #576] @ 0x240 │ │ │ │ + vstr d2, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ + vsub.f64 d4, d6, d10 │ │ │ │ + vadd.f64 d1, d6, d10 │ │ │ │ + vldr d6, [sp, #208] @ 0xd0 │ │ │ │ + vldr d10, [sp, #456] @ 0x1c8 │ │ │ │ + vadd.f64 d6, d6, d2 │ │ │ │ + vstr d4, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d1, [sp, #768] @ 0x300 │ │ │ │ + vldr d4, [sp, #328] @ 0x148 │ │ │ │ + vldr d2, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #600] @ 0x258 │ │ │ │ - vadd.f64 d6, d0, d6 │ │ │ │ + vldr d6, [sp] │ │ │ │ + vadd.f64 d6, d5, d6 │ │ │ │ + vadd.f64 d5, d4, d3 │ │ │ │ + vldr d4, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d0, d6, d5 │ │ │ │ + vadd.f64 d4, d8, d4 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #496] @ 0x1f0 │ │ │ │ - vadd.f64 d4, d5, d2 │ │ │ │ - vldr d2, [sp, #272] @ 0x110 │ │ │ │ - vldr d10, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d5, d2, d9 │ │ │ │ - vldr d2, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d5, d13, d9 │ │ │ │ + vldr d13, [sp, #808] @ 0x328 │ │ │ │ vadd.f64 d8, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vadd.f64 d4, d12, d10 │ │ │ │ - vldr d10, [sp, #432] @ 0x1b0 │ │ │ │ + vadd.f64 d4, d13, d2 │ │ │ │ + vldr d2, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d10, d2, d10 │ │ │ │ vsub.f64 d2, d4, d10 │ │ │ │ vadd.f64 d4, d4, d10 │ │ │ │ vsub.f64 d10, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ vstr d10, [r3] │ │ │ │ vsub.f64 d10, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - add.w r3, r5, sl │ │ │ │ + add.w r3, r6, r1 │ │ │ │ vstr d10, [r3] │ │ │ │ - mov.w r3, ip, lsl #7 │ │ │ │ - vstr d1, [r8] │ │ │ │ - add.w fp, r5, r3 │ │ │ │ - vstr d6, [r5] │ │ │ │ + mov.w r3, r8, lsl #7 │ │ │ │ + vstr d1, [sl] │ │ │ │ + vstr d6, [r6] │ │ │ │ vadd.f64 d6, d5, d2 │ │ │ │ - add r3, r8 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ - vstr d6, [fp] │ │ │ │ + add r3, sl │ │ │ │ + vstr d6, [r0] │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ - vldr d0, [sp, #64] @ 0x40 │ │ │ │ - add fp, sl │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ + add r0, r1 │ │ │ │ vstr d6, [r3] │ │ │ │ + add r3, r1 │ │ │ │ vsub.f64 d6, d15, d0 │ │ │ │ - add r3, sl │ │ │ │ - vldr d15, [sp, #216] @ 0xd8 │ │ │ │ - vldr d0, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d2, [fp] │ │ │ │ + vldr d0, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d2, [r0] │ │ │ │ + mov.w r0, r8, lsl #6 │ │ │ │ + vldr d2, [sp, #240] @ 0xf0 │ │ │ │ vstr d7, [r3] │ │ │ │ - mov.w r3, #320 @ 0x140 │ │ │ │ - vsub.f64 d7, d15, d0 │ │ │ │ - vldr d0, [sp, #104] @ 0x68 │ │ │ │ - vldr d2, [sp, #384] @ 0x180 │ │ │ │ - vldr d15, [sp, #272] @ 0x110 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - vsub.f64 d5, d12, d0 │ │ │ │ - vldr d0, [sp, #184] @ 0xb8 │ │ │ │ + add.w r3, r8, r8, lsl #2 │ │ │ │ + vsub.f64 d7, d2, d0 │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ + vldr d0, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d12, [sp, #576] @ 0x240 │ │ │ │ - vsub.f64 d9, d15, d9 │ │ │ │ + vsub.f64 d5, d13, d0 │ │ │ │ + vldr d0, [sp, #208] @ 0xd0 │ │ │ │ + str r0, [sp, #24] │ │ │ │ + vldr d13, [sp, #288] @ 0x120 │ │ │ │ + vldr d15, [sp, #816] @ 0x330 │ │ │ │ vsub.f64 d7, d2, d0 │ │ │ │ - vldr d0, [sp, #496] @ 0x1f0 │ │ │ │ - add.w sl, r8, r3 │ │ │ │ - add r3, r5 │ │ │ │ - vsub.f64 d4, d0, d12 │ │ │ │ - vldr d0, [sp, #520] @ 0x208 │ │ │ │ + vldr d0, [sp, #528] @ 0x210 │ │ │ │ + vsub.f64 d9, d13, d9 │ │ │ │ + vldr d13, [sp, #328] @ 0x148 │ │ │ │ + vldr d10, [sp, #856] @ 0x358 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #600] @ 0x258 │ │ │ │ + vldr d7, [sp, #584] @ 0x248 │ │ │ │ + vsub.f64 d3, d13, d3 │ │ │ │ + vldr d13, [sp, #848] @ 0x350 │ │ │ │ + vsub.f64 d4, d0, d7 │ │ │ │ + vldr d7, [sp] │ │ │ │ + str r3, [sp, #0] │ │ │ │ + mov.w r3, r3, lsl #6 │ │ │ │ + vldr d0, [sp, #552] @ 0x228 │ │ │ │ + add.w r1, sl, r3 │ │ │ │ + add r3, r6 │ │ │ │ vsub.f64 d7, d0, d7 │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #312] @ 0x138 │ │ │ │ - vsub.f64 d3, d4, d3 │ │ │ │ vsub.f64 d4, d9, d3 │ │ │ │ vadd.f64 d3, d9, d3 │ │ │ │ vadd.f64 d8, d0, d4 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ vmul.f64 d8, d8, d11 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ vsub.f64 d9, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ - vstr d9, [sl] │ │ │ │ - mov.w sl, ip, lsl #6 │ │ │ │ - add.w fp, r8, sl │ │ │ │ - add sl, r5 │ │ │ │ - vmov.f64 d9, d14 │ │ │ │ - vstr d1, [fp] │ │ │ │ + vstr d9, [r1] │ │ │ │ + add.w r1, sl, r0 │ │ │ │ + vldr d9, [sp, #784] @ 0x310 │ │ │ │ + vstr d1, [r1] │ │ │ │ vadd.f64 d1, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ + sub.w r1, lr, r8 │ │ │ │ + vldr d3, [sp, #840] @ 0x348 │ │ │ │ + mov r5, r1 │ │ │ │ + add.w r1, r8, r8, lsl #1 │ │ │ │ + vsub.f64 d0, d9, d13 │ │ │ │ + vadd.f64 d13, d9, d13 │ │ │ │ + vldr d9, [sp, #688] @ 0x2b0 │ │ │ │ vmul.f64 d1, d1, d11 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vsub.f64 d8, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ + vldr d1, [sp, #296] @ 0x128 │ │ │ │ vstr d8, [r3] │ │ │ │ - mov.w r3, #448 @ 0x1c0 │ │ │ │ - vstr d5, [sl] │ │ │ │ + add.w r3, r6, r0 │ │ │ │ + mov.w r0, r5, lsl #6 │ │ │ │ + vsub.f64 d8, d15, d3 │ │ │ │ + vstr d5, [r3] │ │ │ │ vsub.f64 d5, d2, d4 │ │ │ │ + add.w r3, r6, r0 │ │ │ │ vadd.f64 d2, d2, d4 │ │ │ │ - mul.w sl, r3, ip │ │ │ │ - add.w r3, r5, sl │ │ │ │ - add sl, r8 │ │ │ │ + add r0, sl │ │ │ │ vstr d5, [r3] │ │ │ │ - movs r3, #192 @ 0xc0 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - add.w fp, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vstr d2, [fp] │ │ │ │ + mov.w r3, r1, lsl #6 │ │ │ │ + add.w r4, r6, r3 │ │ │ │ + add r3, sl │ │ │ │ + vstr d2, [r4] │ │ │ │ vmov.f64 d2, d11 │ │ │ │ - vstr d5, [sl] │ │ │ │ - mov.w sl, #352 @ 0x160 │ │ │ │ + vadd.f64 d11, d15, d3 │ │ │ │ + vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d5, [r0] │ │ │ │ + vldr d15, [sp, #464] @ 0x1d0 │ │ │ │ vstr d6, [r3] │ │ │ │ - vldr d6, [sp, #776] @ 0x308 │ │ │ │ - vldr d11, [sp, #840] @ 0x348 │ │ │ │ - mul.w sl, sl, ip │ │ │ │ - vldr d15, [sp, #832] @ 0x340 │ │ │ │ - vldr d1, [sp, #392] @ 0x188 │ │ │ │ - add.w r3, r8, sl │ │ │ │ - vsub.f64 d0, d6, d11 │ │ │ │ - vadd.f64 d12, d6, d11 │ │ │ │ - vldr d4, [sp, #440] @ 0x1b8 │ │ │ │ - add sl, r5 │ │ │ │ - vldr d6, [sp, #808] @ 0x328 │ │ │ │ - vldr d10, [sp, #848] @ 0x350 │ │ │ │ - vadd.f64 d7, d1, d4 │ │ │ │ - vldr d3, [sp, #680] @ 0x2a8 │ │ │ │ - vadd.f64 d11, d6, d15 │ │ │ │ - vsub.f64 d8, d6, d15 │ │ │ │ - vldr d4, [sp, #304] @ 0x130 │ │ │ │ - vldr d15, [sp, #224] @ 0xe0 │ │ │ │ - vldr d1, [sp, #656] @ 0x290 │ │ │ │ - vadd.f64 d4, d4, d3 │ │ │ │ - vsub.f64 d6, d15, d10 │ │ │ │ - vldr d15, [sp, #280] @ 0x118 │ │ │ │ - vmul.f64 d3, d4, d14 │ │ │ │ + mov.w r3, #352 @ 0x160 │ │ │ │ + vldr d6, [sp, #248] @ 0xf8 │ │ │ │ + mul.w r3, r3, r8 │ │ │ │ + vadd.f64 d7, d3, d15 │ │ │ │ + vldr d15, [sp, #320] @ 0x140 │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + add r3, r6 │ │ │ │ + vsub.f64 d6, d6, d10 │ │ │ │ + vadd.f64 d4, d15, d9 │ │ │ │ + vmov.f64 d9, d14 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d7, d15, d1 │ │ │ │ - vmov.f64 d1, d13 │ │ │ │ + vldr d7, [sp, #8] │ │ │ │ + vmul.f64 d3, d4, d14 │ │ │ │ + vadd.f64 d7, d1, d7 │ │ │ │ + vmov.f64 d1, d12 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vnmls.f64 d3, d7, d13 │ │ │ │ + vnmls.f64 d3, d7, d12 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmov.f64 d15, d7 │ │ │ │ - vmla.f64 d15, d4, d13 │ │ │ │ - vldr d13, [sp, #392] @ 0x188 │ │ │ │ - vldr d4, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d3, [sp, #64] @ 0x40 │ │ │ │ - vsub.f64 d7, d13, d4 │ │ │ │ - vldr d13, [sp, #560] @ 0x230 │ │ │ │ - vstr d15, [sp, #104] @ 0x68 │ │ │ │ - vldr d15, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d3, d10, d15 │ │ │ │ - vldr d10, [sp, #912] @ 0x390 │ │ │ │ + vmla.f64 d15, d4, d12 │ │ │ │ + vldr d12, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d3, [sp, #128] @ 0x80 │ │ │ │ + vstr d15, [sp, #208] @ 0xd0 │ │ │ │ + vldr d3, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d4, [sp, #248] @ 0xf8 │ │ │ │ vldr d15, [sp, #976] @ 0x3d0 │ │ │ │ - vsub.f64 d14, d10, d13 │ │ │ │ + vsub.f64 d7, d12, d3 │ │ │ │ + vldr d12, [sp, #608] @ 0x260 │ │ │ │ + vadd.f64 d3, d10, d4 │ │ │ │ + vldr d10, [sp, #904] @ 0x388 │ │ │ │ vsub.f64 d4, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vmul.f64 d13, d14, d9 │ │ │ │ - vmul.f64 d14, d14, d1 │ │ │ │ + vsub.f64 d14, d10, d12 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #920] @ 0x398 │ │ │ │ + vldr d2, [sp, #912] @ 0x390 │ │ │ │ + vmul.f64 d12, d14, d9 │ │ │ │ + vmul.f64 d14, d14, d1 │ │ │ │ vsub.f64 d3, d2, d15 │ │ │ │ vadd.f64 d2, d2, d15 │ │ │ │ - vldr d15, [sp, #560] @ 0x230 │ │ │ │ - vmla.f64 d13, d3, d1 │ │ │ │ + vmla.f64 d12, d3, d1 │ │ │ │ vnmls.f64 d14, d3, d9 │ │ │ │ - vadd.f64 d3, d10, d15 │ │ │ │ + vldr d3, [sp, #608] @ 0x260 │ │ │ │ + vadd.f64 d3, d10, d3 │ │ │ │ vmov.f64 d10, d9 │ │ │ │ vmul.f64 d15, d3, d1 │ │ │ │ vmul.f64 d3, d3, d9 │ │ │ │ + vnmls.f64 d3, d2, d1 │ │ │ │ vmla.f64 d15, d2, d9 │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ vmov.f64 d9, d1 │ │ │ │ - vnmls.f64 d3, d2, d1 │ │ │ │ - vldr d1, [sp, #280] @ 0x118 │ │ │ │ - vldr d2, [sp, #656] @ 0x290 │ │ │ │ - vstr d3, [sp, #184] @ 0xb8 │ │ │ │ + str r5, [sp, #8] │ │ │ │ + vldr d1, [sp, #296] @ 0x128 │ │ │ │ + vstr d3, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d3, d1, d2 │ │ │ │ - vldr d2, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d1, [sp, #304] @ 0x130 │ │ │ │ + vldr d1, [sp, #320] @ 0x140 │ │ │ │ + vldr d2, [sp, #688] @ 0x2b0 │ │ │ │ vsub.f64 d1, d1, d2 │ │ │ │ vmul.f64 d2, d1, d9 │ │ │ │ vnmls.f64 d2, d3, d10 │ │ │ │ vmul.f64 d3, d3, d9 │ │ │ │ vmla.f64 d3, d1, d10 │ │ │ │ vadd.f64 d1, d0, d5 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ - vadd.f64 d9, d13, d2 │ │ │ │ - vsub.f64 d2, d2, d13 │ │ │ │ - vsub.f64 d10, d1, d9 │ │ │ │ - vadd.f64 d1, d1, d9 │ │ │ │ - vadd.f64 d9, d14, d3 │ │ │ │ - vsub.f64 d14, d14, d3 │ │ │ │ - vstr d10, [r3] │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - add.w fp, r8, r3 │ │ │ │ - add r3, r5 │ │ │ │ - b.n 1b330 │ │ │ │ - nop.w │ │ │ │ + vldr d0, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d9, d12, d2 │ │ │ │ + vsub.f64 d2, d2, d12 │ │ │ │ + vldr d12, [sp, #240] @ 0xf0 │ │ │ │ + b.n 1cc88 │ │ │ │ + nop │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - add r1, pc, #652 @ (adr r1, 1b588 ) │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 1cf04 ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ + add r1, pc, #652 @ (adr r1, 1cee0 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r6, pc, #44 @ (adr r6, 1b338 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 1cc90 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 1b5dc ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 1cf34 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 1b5a8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 1cf00 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - vstr d1, [fp] │ │ │ │ + vsub.f64 d10, d1, d9 │ │ │ │ + vadd.f64 d1, d1, d9 │ │ │ │ + vadd.f64 d9, d14, d3 │ │ │ │ + vsub.f64 d14, d14, d3 │ │ │ │ + vstr d10, [r0] │ │ │ │ + mov.w r0, r1, lsl #5 │ │ │ │ + add.w r4, sl, r0 │ │ │ │ + add r0, r6 │ │ │ │ + vstr d1, [r4] │ │ │ │ vadd.f64 d1, d8, d4 │ │ │ │ vsub.f64 d4, d8, d4 │ │ │ │ - mov.w fp, #224 @ 0xe0 │ │ │ │ + sub.w r4, ip, r8 │ │ │ │ + str r4, [sp, #16] │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ - vstr d10, [sl] │ │ │ │ - mov.w sl, #480 @ 0x1e0 │ │ │ │ - vstr d1, [r3] │ │ │ │ + vldr d9, [pc, #-100] @ 1cc60 │ │ │ │ + vstr d10, [r3] │ │ │ │ + vstr d1, [r0] │ │ │ │ vsub.f64 d1, d4, d2 │ │ │ │ + mov.w r0, r4, lsl #5 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ - vldr d2, [pc, #-80] @ 1b310 │ │ │ │ - mul.w sl, sl, ip │ │ │ │ - vldr d10, [pc, #-80] @ 1b318 │ │ │ │ - add.w r3, r5, sl │ │ │ │ - add sl, r8 │ │ │ │ + vldr d2, [pc, #-116] @ 1cc68 │ │ │ │ + add.w r3, r6, r0 │ │ │ │ + add r0, sl │ │ │ │ vstr d1, [r3] │ │ │ │ - mul.w r3, fp, ip │ │ │ │ - vldr d1, [pc, #-88] @ 1b320 │ │ │ │ - add.w fp, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vstr d4, [fp] │ │ │ │ + mov.w r3, r5, lsl #5 │ │ │ │ + vldr d1, [pc, #-116] @ 1cc78 │ │ │ │ + add.w r4, r6, r3 │ │ │ │ + add r3, sl │ │ │ │ + vstr d4, [r4] │ │ │ │ vsub.f64 d4, d5, d14 │ │ │ │ vadd.f64 d5, d5, d14 │ │ │ │ - vstr d4, [sl] │ │ │ │ - vldr d14, [sp, #64] @ 0x40 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vadd.f64 d5, d12, d7 │ │ │ │ - mov.w r3, #288 @ 0x120 │ │ │ │ - vldr d0, [sp, #104] @ 0x68 │ │ │ │ + vldr d14, [sp, #128] @ 0x80 │ │ │ │ + vstr d4, [r0] │ │ │ │ + add.w r0, lr, r8 │ │ │ │ vadd.f64 d4, d14, d15 │ │ │ │ - vldr d13, [sp, #184] @ 0xb8 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vadd.f64 d5, d13, d7 │ │ │ │ + mov.w r4, r0, lsl #5 │ │ │ │ vsub.f64 d15, d14, d15 │ │ │ │ - vsub.f64 d7, d12, d7 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - vldr d12, [sp, #96] @ 0x60 │ │ │ │ - vldr d9, [sp, #696] @ 0x2b8 │ │ │ │ + vsub.f64 d7, d13, d7 │ │ │ │ + add.w r3, sl, r4 │ │ │ │ + add r4, r6 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ - add.w sl, r8, r3 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vadd.f64 d4, d0, d13 │ │ │ │ - add r3, r5 │ │ │ │ - vldr d14, [sp, #512] @ 0x200 │ │ │ │ - vstr d3, [sl] │ │ │ │ - mov.w sl, ip, lsl #5 │ │ │ │ - add.w fp, r8, sl │ │ │ │ - add sl, r5 │ │ │ │ - vstr d5, [fp] │ │ │ │ + vadd.f64 d4, d0, d12 │ │ │ │ + vstr d3, [r3] │ │ │ │ + mov.w r3, r8, lsl #5 │ │ │ │ + add.w r5, sl, r3 │ │ │ │ + vstr d5, [r5] │ │ │ │ vadd.f64 d5, d11, d6 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d6, d15 │ │ │ │ vadd.f64 d6, d6, d15 │ │ │ │ - vldr d15, [sp, #88] @ 0x58 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vstr d5, [sl] │ │ │ │ - mov.w sl, #416 @ 0x1a0 │ │ │ │ - vldr d3, [sp, #824] @ 0x338 │ │ │ │ - mul.w sl, sl, ip │ │ │ │ - add.w r3, r5, sl │ │ │ │ - add sl, r8 │ │ │ │ - vstr d4, [r3] │ │ │ │ - movs r3, #160 @ 0xa0 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - add.w fp, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vstr d6, [fp] │ │ │ │ - vsub.f64 d6, d13, d0 │ │ │ │ - vldr d0, [sp, #80] @ 0x50 │ │ │ │ - vldr d13, [sp, #792] @ 0x318 │ │ │ │ + vstr d3, [r4] │ │ │ │ + add.w r4, r6, r3 │ │ │ │ + vstr d5, [r4] │ │ │ │ + mov.w r4, #416 @ 0x1a0 │ │ │ │ + mul.w r4, r4, r8 │ │ │ │ + add.w r5, r6, r4 │ │ │ │ + add r4, sl │ │ │ │ + vstr d4, [r5] │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ + mov.w r5, r5, lsl #5 │ │ │ │ + add.w r9, r6, r5 │ │ │ │ + add r5, sl │ │ │ │ + vstr d6, [r9] │ │ │ │ + vsub.f64 d6, d12, d0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #-288] @ 1b328 │ │ │ │ - vstr d5, [sl] │ │ │ │ - mov.w sl, #336 @ 0x150 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vadd.f64 d7, d0, d12 │ │ │ │ - mul.w sl, sl, ip │ │ │ │ + vldr d6, [pc, #-284] @ 1cc80 │ │ │ │ + vstr d5, [r4] │ │ │ │ + mov.w r4, #336 @ 0x150 │ │ │ │ + vldr d3, [sp, #104] @ 0x68 │ │ │ │ + vstr d7, [r5] │ │ │ │ + mul.w r4, r4, r8 │ │ │ │ + vldr d13, [sp, #112] @ 0x70 │ │ │ │ + vldr d0, [sp, #120] @ 0x78 │ │ │ │ + add.w r5, sl, r4 │ │ │ │ + add r4, r6 │ │ │ │ + vldr d15, [sp, #832] @ 0x340 │ │ │ │ + vldr d10, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d7, d3, d0 │ │ │ │ + vldr d4, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d11, [sp, #800] @ 0x320 │ │ │ │ + vldr d14, [sp, #680] @ 0x2a8 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - add.w r3, r8, sl │ │ │ │ - add sl, r5 │ │ │ │ - vsub.f64 d0, d3, d7 │ │ │ │ - vadd.f64 d12, d3, d7 │ │ │ │ - vldr d3, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d7, d3, d15 │ │ │ │ - vldr d15, [sp, #296] @ 0x128 │ │ │ │ - vldr d3, [sp, #672] @ 0x2a0 │ │ │ │ + vsub.f64 d0, d15, d7 │ │ │ │ + vadd.f64 d12, d15, d7 │ │ │ │ + vldr d15, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d7, d15, d13 │ │ │ │ + vldr d15, [sp, #232] @ 0xe8 │ │ │ │ + vldr d13, [sp, #432] @ 0x1b0 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d4, d15, d3 │ │ │ │ - vsub.f64 d8, d13, d7 │ │ │ │ - vadd.f64 d11, d13, d7 │ │ │ │ - vldr d13, [sp, #208] @ 0xd0 │ │ │ │ - vldr d7, [sp, #424] @ 0x1a8 │ │ │ │ - vmul.f64 d6, d13, d1 │ │ │ │ - vldr d13, [sp, #192] @ 0xc0 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - vnmls.f64 d6, d13, d2 │ │ │ │ - vldr d13, [sp, #408] @ 0x198 │ │ │ │ + vmul.f64 d6, d15, d1 │ │ │ │ + vnmls.f64 d6, d10, d2 │ │ │ │ + vldr d10, [sp, #704] @ 0x2c0 │ │ │ │ + vsub.f64 d8, d11, d7 │ │ │ │ + vadd.f64 d11, d11, d7 │ │ │ │ + vmul.f64 d7, d4, d1 │ │ │ │ + vldr d4, [sp, #312] @ 0x138 │ │ │ │ vmla.f64 d7, d13, d2 │ │ │ │ - vldr d13, [sp, #552] @ 0x228 │ │ │ │ + vldr d13, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d4, d4, d14 │ │ │ │ + vmul.f64 d3, d4, d9 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d7, d7, d9 │ │ │ │ - vldr d9, [pc, #-448] @ 1b308 │ │ │ │ - vmul.f64 d3, d4, d9 │ │ │ │ + vadd.f64 d7, d13, d10 │ │ │ │ + vldr d10, [pc, #-448] @ 1cc70 │ │ │ │ + vldr d13, [sp, #544] @ 0x220 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vnmls.f64 d3, d7, d10 │ │ │ │ vmov.f64 d15, d4 │ │ │ │ - vldr d4, [sp, #640] @ 0x280 │ │ │ │ + vldr d4, [sp, #600] @ 0x258 │ │ │ │ vmla.f64 d15, d7, d9 │ │ │ │ - vsub.f64 d14, d14, d4 │ │ │ │ - vldr d4, [sp, #592] @ 0x250 │ │ │ │ - vsub.f64 d7, d13, d4 │ │ │ │ - vldr d4, [pc, #-504] @ 1b2f8 │ │ │ │ - vstr d3, [sp, #64] @ 0x40 │ │ │ │ - vldr d3, [pc, #-504] @ 1b300 │ │ │ │ - vstr d15, [sp, #104] @ 0x68 │ │ │ │ + vldr d7, [sp, #656] @ 0x290 │ │ │ │ + vstr d3, [sp, #128] @ 0x80 │ │ │ │ + vldr d3, [pc, #-508] @ 1cc58 │ │ │ │ + vsub.f64 d14, d13, d7 │ │ │ │ + vldr d7, [sp, #576] @ 0x240 │ │ │ │ + vstr d15, [sp, #208] @ 0xd0 │ │ │ │ + vldr d15, [sp, #432] @ 0x1b0 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vldr d4, [pc, #-540] @ 1cc50 │ │ │ │ vmul.f64 d13, d7, d4 │ │ │ │ vmla.f64 d13, d14, d3 │ │ │ │ vmul.f64 d14, d14, d4 │ │ │ │ + vldr d4, [sp, #448] @ 0x1c0 │ │ │ │ vnmls.f64 d14, d7, d3 │ │ │ │ - vldr d7, [sp, #408] @ 0x198 │ │ │ │ - vldr d15, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d4, [sp, #208] @ 0xd0 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - vmul.f64 d4, d4, d2 │ │ │ │ - vnmls.f64 d7, d15, d2 │ │ │ │ - vldr d15, [sp, #192] @ 0xc0 │ │ │ │ - vldr d2, [sp, #592] @ 0x250 │ │ │ │ + vmul.f64 d7, d15, d1 │ │ │ │ + vldr d15, [sp, #232] @ 0xe8 │ │ │ │ + vnmls.f64 d7, d4, d2 │ │ │ │ + vmul.f64 d4, d15, d2 │ │ │ │ + vldr d15, [sp, #224] @ 0xe0 │ │ │ │ + vldr d2, [sp, #600] @ 0x258 │ │ │ │ vmla.f64 d4, d15, d1 │ │ │ │ - vldr d15, [sp, #512] @ 0x200 │ │ │ │ - vldr d1, [sp, #640] @ 0x280 │ │ │ │ + vldr d15, [sp, #544] @ 0x220 │ │ │ │ + vldr d1, [sp, #704] @ 0x2c0 │ │ │ │ vsub.f64 d3, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vadd.f64 d4, d15, d1 │ │ │ │ - vldr d15, [sp, #552] @ 0x228 │ │ │ │ + vldr d4, [sp, #656] @ 0x290 │ │ │ │ + vadd.f64 d4, d15, d4 │ │ │ │ + vldr d15, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d2, d15, d2 │ │ │ │ vmul.f64 d15, d2, d9 │ │ │ │ vmla.f64 d15, d4, d10 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vldr d9, [pc, #-612] @ 1b2f8 │ │ │ │ + vldr d9, [pc, #-636] @ 1cc50 │ │ │ │ vnmls.f64 d4, d2, d10 │ │ │ │ - vldr d2, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d10, [pc, #-616] @ 1b300 │ │ │ │ - vstr d4, [sp, #184] @ 0xb8 │ │ │ │ - vldr d4, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d1, d4, d2 │ │ │ │ - vldr d2, [sp, #296] @ 0x128 │ │ │ │ - vldr d4, [sp, #672] @ 0x2a0 │ │ │ │ - vsub.f64 d4, d2, d4 │ │ │ │ + vldr d2, [sp, #392] @ 0x188 │ │ │ │ + vldr d10, [pc, #-640] @ 1cc58 │ │ │ │ + vsub.f64 d1, d2, d1 │ │ │ │ + vstr d4, [sp, #224] @ 0xe0 │ │ │ │ + vldr d4, [sp, #312] @ 0x138 │ │ │ │ + vldr d2, [sp, #680] @ 0x2a8 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ vmul.f64 d2, d4, d9 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ - vmla.f64 d4, d1, d9 │ │ │ │ vnmls.f64 d2, d1, d10 │ │ │ │ + vmla.f64 d4, d1, d9 │ │ │ │ vadd.f64 d1, d0, d5 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ - vldr d0, [sp, #104] @ 0x68 │ │ │ │ + vldr d0, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d9, d13, d2 │ │ │ │ vsub.f64 d2, d2, d13 │ │ │ │ - vldr d13, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d14, d4 │ │ │ │ vsub.f64 d14, d14, d4 │ │ │ │ - vstr d10, [r3] │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ + vstr d10, [r5] │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ vsub.f64 d4, d5, d14 │ │ │ │ vadd.f64 d5, d5, d14 │ │ │ │ - vldr d14, [sp, #64] @ 0x40 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - add.w fp, r8, r3 │ │ │ │ - add r3, r5 │ │ │ │ - vstr d1, [fp] │ │ │ │ + vldr d14, [sp, #128] @ 0x80 │ │ │ │ + mov.w r5, r5, lsl #4 │ │ │ │ + add.w r9, sl, r5 │ │ │ │ + add r5, r6 │ │ │ │ + vstr d1, [r9] │ │ │ │ vadd.f64 d1, d8, d3 │ │ │ │ vsub.f64 d3, d8, d3 │ │ │ │ - mov.w fp, #208 @ 0xd0 │ │ │ │ + mov.w r9, #464 @ 0x1d0 │ │ │ │ + vldr d8, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ - vldr d9, [pc, #-744] @ 1b308 │ │ │ │ - vstr d10, [sl] │ │ │ │ - mov.w sl, #464 @ 0x1d0 │ │ │ │ - vstr d1, [r3] │ │ │ │ + vldr d9, [pc, #-764] @ 1cc60 │ │ │ │ + vstr d10, [r4] │ │ │ │ + vstr d1, [r5] │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ + mul.w r5, r9, r8 │ │ │ │ + mov.w r9, #208 @ 0xd0 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vldr d2, [pc, #-760] @ 1b310 │ │ │ │ - mul.w sl, sl, ip │ │ │ │ - vldr d10, [pc, #-760] @ 1b318 │ │ │ │ - add.w r3, r5, sl │ │ │ │ - add sl, r8 │ │ │ │ - vstr d1, [r3] │ │ │ │ - mul.w r3, fp, ip │ │ │ │ - vldr d1, [pc, #-768] @ 1b320 │ │ │ │ - add.w fp, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vstr d3, [fp] │ │ │ │ - vstr d4, [sl] │ │ │ │ + vldr d2, [pc, #-784] @ 1cc68 │ │ │ │ + add.w r4, r6, r5 │ │ │ │ + add r5, sl │ │ │ │ + vldr d10, [pc, #-788] @ 1cc70 │ │ │ │ + vstr d1, [r4] │ │ │ │ + mul.w r4, r9, r8 │ │ │ │ + vldr d1, [pc, #-792] @ 1cc78 │ │ │ │ + add.w r9, r6, r4 │ │ │ │ + add r4, sl │ │ │ │ + vstr d3, [r9] │ │ │ │ + vstr d4, [r5] │ │ │ │ vadd.f64 d4, d14, d15 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vadd.f64 d5, d12, d7 │ │ │ │ - mov.w r3, #272 @ 0x110 │ │ │ │ vsub.f64 d15, d14, d15 │ │ │ │ + vstr d5, [r4] │ │ │ │ + vadd.f64 d5, d12, d7 │ │ │ │ + add.w r4, ip, r8 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ + vldr d14, [sp, #792] @ 0x318 │ │ │ │ + str r4, [sp, #128] @ 0x80 │ │ │ │ + mov.w r4, r4, lsl #4 │ │ │ │ + add.w r5, sl, r4 │ │ │ │ + add r4, r6 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vadd.f64 d4, d0, d13 │ │ │ │ - add.w sl, r8, r3 │ │ │ │ - add r3, r5 │ │ │ │ - vstr d3, [sl] │ │ │ │ - mov.w sl, ip, lsl #4 │ │ │ │ - add.w fp, r8, sl │ │ │ │ - add sl, r5 │ │ │ │ - vstr d5, [fp] │ │ │ │ + vadd.f64 d4, d0, d8 │ │ │ │ + vstr d3, [r5] │ │ │ │ + add.w r5, sl, ip │ │ │ │ + add ip, r6 │ │ │ │ + vstr d5, [r5] │ │ │ │ vadd.f64 d5, d11, d6 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ + vldr d11, [sp, #824] @ 0x338 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d6, d15 │ │ │ │ vadd.f64 d6, d6, d15 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vstr d5, [sl] │ │ │ │ - mov.w sl, #400 @ 0x190 │ │ │ │ - mul.w sl, sl, ip │ │ │ │ - add.w r3, r5, sl │ │ │ │ - add sl, r8 │ │ │ │ - vstr d4, [r3] │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - add.w fp, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vstr d6, [fp] │ │ │ │ - vsub.f64 d6, d13, d0 │ │ │ │ + vldr d15, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d3, [r4] │ │ │ │ + mov.w r4, #400 @ 0x190 │ │ │ │ + vstr d5, [ip] │ │ │ │ + mul.w r4, r4, r8 │ │ │ │ + vldr d3, [sp, #104] @ 0x68 │ │ │ │ + add.w r5, r6, r4 │ │ │ │ + add r4, sl │ │ │ │ + vstr d4, [r5] │ │ │ │ + mov.w r5, r0, lsl #4 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + add.w ip, r6, r5 │ │ │ │ + add r5, sl │ │ │ │ + vstr d6, [ip] │ │ │ │ + vsub.f64 d6, d8, d0 │ │ │ │ + vldr d0, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #-920] @ 1b328 │ │ │ │ - vstr d5, [sl] │ │ │ │ - mov.w sl, #368 @ 0x170 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vldr d3, [sp, #72] @ 0x48 │ │ │ │ - vldr d11, [sp, #88] @ 0x58 │ │ │ │ - mul.w sl, sl, ip │ │ │ │ - vldr d5, [sp, #816] @ 0x330 │ │ │ │ - vldr d14, [sp, #784] @ 0x310 │ │ │ │ - add.w r3, r8, sl │ │ │ │ - vsub.f64 d7, d3, d11 │ │ │ │ - vldr d3, [sp, #96] @ 0x60 │ │ │ │ - vldr d13, [sp, #400] @ 0x190 │ │ │ │ - add sl, r5 │ │ │ │ - vldr d15, [sp, #664] @ 0x298 │ │ │ │ + vldr d6, [pc, #-964] @ 1cc80 │ │ │ │ + vstr d5, [r4] │ │ │ │ + mov.w r4, #368 @ 0x170 │ │ │ │ + vldr d5, [sp, #96] @ 0x60 │ │ │ │ + vstr d7, [r5] │ │ │ │ + mul.w r4, r4, r8 │ │ │ │ + add.w r5, sl, r4 │ │ │ │ + add r4, r6 │ │ │ │ + vsub.f64 d7, d5, d0 │ │ │ │ + vldr d5, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d0, d5, d7 │ │ │ │ - vadd.f64 d12, d5, d7 │ │ │ │ - vldr d5, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d7, d3, d5 │ │ │ │ - vldr d5, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d0, d11, d7 │ │ │ │ + vadd.f64 d12, d11, d7 │ │ │ │ + vldr d11, [sp, #120] @ 0x78 │ │ │ │ + vsub.f64 d7, d11, d3 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #200] @ 0xc8 │ │ │ │ - vmul.f64 d6, d6, d2 │ │ │ │ + vmul.f64 d6, d5, d2 │ │ │ │ vsub.f64 d8, d14, d7 │ │ │ │ vadd.f64 d11, d14, d7 │ │ │ │ - vldr d14, [sp, #176] @ 0xb0 │ │ │ │ - vmul.f64 d7, d5, d2 │ │ │ │ - vmla.f64 d7, d13, d1 │ │ │ │ - vldr d13, [sp, #256] @ 0x100 │ │ │ │ + vldr d14, [sp, #216] @ 0xd8 │ │ │ │ + vmul.f64 d7, d15, d2 │ │ │ │ vnmls.f64 d6, d14, d1 │ │ │ │ - vldr d14, [sp, #688] @ 0x2b0 │ │ │ │ - vadd.f64 d4, d13, d15 │ │ │ │ - vldr d13, [sp, #288] @ 0x120 │ │ │ │ - vldr d15, [pc, #1016] @ 1bb40 │ │ │ │ + vldr d14, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d4, [sp, #384] @ 0x180 │ │ │ │ + vldr d13, [sp, #696] @ 0x2b8 │ │ │ │ + vmla.f64 d7, d14, d1 │ │ │ │ + vldr d14, [sp, #304] @ 0x130 │ │ │ │ + vldr d15, [sp, #672] @ 0x2a0 │ │ │ │ + vadd.f64 d4, d4, d15 │ │ │ │ + vldr d15, [pc, #1012] @ 1d4a8 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [sp, #568] @ 0x238 │ │ │ │ - vstr d7, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d7, d13, d14 │ │ │ │ - vldr d13, [pc, #1000] @ 1bb48 │ │ │ │ - vldr d14, [sp, #544] @ 0x220 │ │ │ │ + vldr d6, [sp, #592] @ 0x250 │ │ │ │ + vstr d7, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d7, d14, d13 │ │ │ │ + vldr d13, [pc, #996] @ 1d4b0 │ │ │ │ vmul.f64 d3, d7, d13 │ │ │ │ vnmls.f64 d3, d4, d15 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ + vldr d13, [sp, #568] @ 0x238 │ │ │ │ vmla.f64 d4, d7, d15 │ │ │ │ - vldr d13, [sp, #584] @ 0x248 │ │ │ │ - vsub.f64 d7, d14, d6 │ │ │ │ - vldr d14, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d6, [sp, #176] @ 0xb0 │ │ │ │ - vsub.f64 d14, d14, d13 │ │ │ │ - vstr d3, [sp, #72] @ 0x48 │ │ │ │ + vldr d7, [sp, #648] @ 0x288 │ │ │ │ + vstr d3, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d7, d13, d7 │ │ │ │ + vldr d3, [sp, #216] @ 0xd8 │ │ │ │ + vldr d13, [sp, #536] @ 0x218 │ │ │ │ + vstr d4, [sp, #112] @ 0x70 │ │ │ │ + vldr d4, [sp, #424] @ 0x1a8 │ │ │ │ + vsub.f64 d14, d13, d6 │ │ │ │ + vldr d6, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d13, d14, d9 │ │ │ │ vmul.f64 d14, d14, d10 │ │ │ │ - vstr d4, [sp, #80] @ 0x50 │ │ │ │ vmla.f64 d13, d7, d10 │ │ │ │ - vldr d4, [sp, #400] @ 0x190 │ │ │ │ - vldr d3, [sp, #200] @ 0xc8 │ │ │ │ vnmls.f64 d14, d7, d9 │ │ │ │ vmul.f64 d7, d4, d2 │ │ │ │ - vldr d4, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d4, [sp, #440] @ 0x1b8 │ │ │ │ vnmls.f64 d7, d4, d1 │ │ │ │ - vmul.f64 d4, d3, d1 │ │ │ │ - vmla.f64 d4, d6, d2 │ │ │ │ - vldr d6, [sp, #568] @ 0x238 │ │ │ │ - vmov.f64 d1, d15 │ │ │ │ + vmul.f64 d4, d6, d1 │ │ │ │ + vldr d1, [sp, #536] @ 0x218 │ │ │ │ + vldr d6, [sp, #592] @ 0x250 │ │ │ │ + vmla.f64 d4, d3, d2 │ │ │ │ + vldr d2, [sp, #568] @ 0x238 │ │ │ │ vsub.f64 d3, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #544] @ 0x220 │ │ │ │ - vadd.f64 d2, d4, d6 │ │ │ │ - vldr d6, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d4, [sp, #584] @ 0x248 │ │ │ │ - vadd.f64 d4, d6, d4 │ │ │ │ - vldr d6, [pc, #868] @ 1bb48 │ │ │ │ + vldr d4, [sp, #648] @ 0x288 │ │ │ │ + vadd.f64 d2, d2, d4 │ │ │ │ + vadd.f64 d4, d1, d6 │ │ │ │ + vldr d6, [pc, #868] @ 1d4b0 │ │ │ │ + vmov.f64 d1, d15 │ │ │ │ vmul.f64 d15, d4, d15 │ │ │ │ vmul.f64 d4, d4, d6 │ │ │ │ vmla.f64 d15, d2, d6 │ │ │ │ vmov.f64 d6, d4 │ │ │ │ - vldr d4, [sp, #664] @ 0x298 │ │ │ │ + vldr d4, [sp, #672] @ 0x2a0 │ │ │ │ vnmls.f64 d6, d2, d1 │ │ │ │ - vldr d2, [sp, #256] @ 0x100 │ │ │ │ + vldr d2, [sp, #384] @ 0x180 │ │ │ │ + vldr d1, [sp, #696] @ 0x2b8 │ │ │ │ vsub.f64 d4, d2, d4 │ │ │ │ - vldr d2, [sp, #288] @ 0x120 │ │ │ │ - vldr d1, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d2, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d1, d2, d1 │ │ │ │ vmul.f64 d2, d1, d10 │ │ │ │ vnmls.f64 d2, d4, d9 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vmla.f64 d4, d1, d9 │ │ │ │ vadd.f64 d1, d0, d5 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ - vldr d0, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d9, d13, d2 │ │ │ │ vsub.f64 d2, d2, d13 │ │ │ │ vmov.f64 d13, d6 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d14, d4 │ │ │ │ vsub.f64 d14, d14, d4 │ │ │ │ - vstr d10, [r3] │ │ │ │ - movs r3, #112 @ 0x70 │ │ │ │ + vstr d10, [r5] │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ vsub.f64 d4, d5, d14 │ │ │ │ vadd.f64 d5, d5, d14 │ │ │ │ - vldr d14, [sp, #72] @ 0x48 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - add.w fp, r8, r3 │ │ │ │ - add r3, r5 │ │ │ │ - vstr d1, [fp] │ │ │ │ + mov.w r5, r5, lsl #4 │ │ │ │ + add.w ip, sl, r5 │ │ │ │ + add r5, r6 │ │ │ │ + vstr d1, [ip] │ │ │ │ vadd.f64 d1, d8, d3 │ │ │ │ - mov.w fp, #496 @ 0x1f0 │ │ │ │ vsub.f64 d3, d8, d3 │ │ │ │ - vldr d8, [sp, #120] @ 0x78 │ │ │ │ + vldr d8, [pc, #736] @ 1d4b8 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ - vldr d9, [sp, #928] @ 0x3a0 │ │ │ │ - vstr d10, [sl] │ │ │ │ - mul.w sl, fp, ip │ │ │ │ - vstr d1, [r3] │ │ │ │ + vstr d10, [r4] │ │ │ │ + sub.w r4, r3, r8 │ │ │ │ + add r3, r8 │ │ │ │ + vstr d1, [r5] │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ - add.w r3, r5, sl │ │ │ │ + mov.w ip, r4, lsl #4 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - add sl, r8 │ │ │ │ - vldr d2, [sp, #64] @ 0x40 │ │ │ │ - vldr d10, [sp, #936] @ 0x3a8 │ │ │ │ - vstr d1, [r3] │ │ │ │ - movs r3, #240 @ 0xf0 │ │ │ │ - vldr d1, [pc, #656] @ 1bb40 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - add.w fp, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vstr d3, [fp] │ │ │ │ - mov.w fp, #48 @ 0x30 │ │ │ │ - vstr d4, [sl] │ │ │ │ - vadd.f64 d4, d14, d15 │ │ │ │ - vstr d5, [r3] │ │ │ │ - mov.w sl, #304 @ 0x130 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r5, r6, ip │ │ │ │ + add ip, sl │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vstr d1, [r5] │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ + vldr d1, [pc, #660] @ 1d4a8 │ │ │ │ + mov.w r5, r5, lsl #4 │ │ │ │ + add.w r9, r6, r5 │ │ │ │ + add r5, sl │ │ │ │ + vstr d3, [r9] │ │ │ │ + vstr d4, [ip] │ │ │ │ + vstr d5, [r5] │ │ │ │ vadd.f64 d5, d12, d7 │ │ │ │ - vsub.f64 d15, d14, d15 │ │ │ │ + mov.w r5, #304 @ 0x130 │ │ │ │ + vldr d14, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - vldr d14, [sp] │ │ │ │ - mul.w sl, sl, ip │ │ │ │ + mul.w r5, r5, r8 │ │ │ │ + vldr d2, [sp, #96] @ 0x60 │ │ │ │ + vldr d0, [sp, #112] @ 0x70 │ │ │ │ + add.w ip, sl, r5 │ │ │ │ + add r5, r6 │ │ │ │ + vadd.f64 d4, d14, d15 │ │ │ │ + vsub.f64 d15, d14, d15 │ │ │ │ + vldr d14, [sp, #32] │ │ │ │ + vldr d9, [sp, #928] @ 0x3a0 │ │ │ │ + vldr d10, [sp, #936] @ 0x3a8 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ - add.w r3, r8, sl │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d0, d6 │ │ │ │ - add sl, r5 │ │ │ │ vsub.f64 d6, d11, d2 │ │ │ │ - vstr d3, [r3] │ │ │ │ - mul.w r3, fp, ip │ │ │ │ - add.w fp, r8, r3 │ │ │ │ - add r3, r5 │ │ │ │ - vstr d5, [fp] │ │ │ │ + vstr d3, [ip] │ │ │ │ + mov.w ip, r1, lsl #4 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r9, sl, ip │ │ │ │ + add ip, r6 │ │ │ │ + vstr d5, [r9] │ │ │ │ vadd.f64 d5, d11, d2 │ │ │ │ - vldr d2, [sp, #984] @ 0x3d8 │ │ │ │ - vldr d11, [pc, #560] @ 1bb48 │ │ │ │ + mov.w r9, #176 @ 0xb0 │ │ │ │ + vldr d2, [sp, #280] @ 0x118 │ │ │ │ + vldr d11, [sp, #720] @ 0x2d0 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d6, d15 │ │ │ │ vadd.f64 d6, d6, d15 │ │ │ │ - vldr d15, [sp, #328] @ 0x148 │ │ │ │ - vstr d3, [sl] │ │ │ │ - vstr d5, [r3] │ │ │ │ - mov.w r3, #432 @ 0x1b0 │ │ │ │ - mul.w sl, r3, ip │ │ │ │ - add.w r3, r5, sl │ │ │ │ - add sl, r8 │ │ │ │ - vstr d4, [r3] │ │ │ │ - movs r3, #176 @ 0xb0 │ │ │ │ - vldr d4, [sp, #168] @ 0xa8 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - vadd.f64 d12, d8, d4 │ │ │ │ - vldr d4, [pc, #504] @ 1bb50 │ │ │ │ - add.w fp, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vldr d8, [pc, #500] @ 1bb58 │ │ │ │ - vstr d6, [fp] │ │ │ │ + vldr d15, [sp, #632] @ 0x278 │ │ │ │ + vstr d3, [r5] │ │ │ │ + vstr d5, [ip] │ │ │ │ + mov.w ip, #432 @ 0x1b0 │ │ │ │ + vldr d3, [sp, #984] @ 0x3d8 │ │ │ │ + mul.w ip, ip, r8 │ │ │ │ + add.w r5, r6, ip │ │ │ │ + add ip, sl │ │ │ │ + vstr d4, [r5] │ │ │ │ + mul.w r5, r9, r8 │ │ │ │ + vldr d4, [sp, #144] @ 0x90 │ │ │ │ + add.w r9, r6, r5 │ │ │ │ + add r5, sl │ │ │ │ + vstr d6, [r9] │ │ │ │ vsub.f64 d6, d13, d0 │ │ │ │ - vldr d13, [sp, #48] @ 0x30 │ │ │ │ - mov.w fp, #456 @ 0x1c8 │ │ │ │ + mov.w r9, #88 @ 0x58 │ │ │ │ + vldr d0, [sp, #80] @ 0x50 │ │ │ │ + vldr d13, [sp, #736] @ 0x2e0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d6, d14, d13 │ │ │ │ - vldr d14, [sp, #728] @ 0x2d8 │ │ │ │ - vstr d5, [sl] │ │ │ │ - vldr d5, [sp, #624] @ 0x270 │ │ │ │ + vadd.f64 d6, d14, d0 │ │ │ │ + vstr d5, [ip] │ │ │ │ + mov.w ip, #344 @ 0x158 │ │ │ │ + vldr d5, [sp, #192] @ 0xc0 │ │ │ │ + vstr d7, [r5] │ │ │ │ + vadd.f64 d7, d9, d15 │ │ │ │ + mul.w ip, ip, r8 │ │ │ │ + add.w r5, sl, ip │ │ │ │ + add ip, r6 │ │ │ │ + vadd.f64 d12, d4, d5 │ │ │ │ + vldr d4, [pc, #420] @ 1d4c0 │ │ │ │ + vmul.f64 d5, d7, d4 │ │ │ │ vsub.f64 d0, d6, d12 │ │ │ │ - vstr d7, [r3] │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - vadd.f64 d6, d10, d2 │ │ │ │ - mov.w r3, #344 @ 0x158 │ │ │ │ - vadd.f64 d7, d9, d5 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - vmul.f64 d5, d7, d4 │ │ │ │ - add.w sl, r8, r3 │ │ │ │ - vmla.f64 d5, d6, d8 │ │ │ │ + vadd.f64 d6, d10, d3 │ │ │ │ + vmov.f64 d14, d5 │ │ │ │ + vmov.f64 d5, d4 │ │ │ │ + vmla.f64 d14, d6, d8 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - add r3, r5 │ │ │ │ - vmov.f64 d13, d6 │ │ │ │ - vnmls.f64 d13, d7, d8 │ │ │ │ - vstr d5, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d7, d15, d14 │ │ │ │ - vstr d13, [sp, #72] @ 0x48 │ │ │ │ - vldr d15, [sp, #344] @ 0x158 │ │ │ │ - vldr d14, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d3, [sp, #864] @ 0x360 │ │ │ │ - vadd.f64 d6, d15, d14 │ │ │ │ - vmul.f64 d15, d6, d4 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ + vmov.f64 d4, d8 │ │ │ │ + vmov.f64 d15, d6 │ │ │ │ vnmls.f64 d15, d7, d8 │ │ │ │ - vldr d8, [sp, #248] @ 0xf8 │ │ │ │ - vmov.f64 d14, d6 │ │ │ │ - vldr d6, [sp, #488] @ 0x1e8 │ │ │ │ - vmla.f64 d14, d7, d4 │ │ │ │ - vmul.f64 d5, d8, d11 │ │ │ │ - vldr d8, [pc, #352] @ 1bb60 │ │ │ │ - vmul.f64 d7, d6, d11 │ │ │ │ - vldr d6, [sp, #448] @ 0x1c0 │ │ │ │ - vnmls.f64 d5, d3, d1 │ │ │ │ + vldr d8, [sp, #520] @ 0x208 │ │ │ │ + vstr d14, [sp, #96] @ 0x60 │ │ │ │ + vstr d15, [sp, #104] @ 0x68 │ │ │ │ + vldr d15, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d7, d15, d13 │ │ │ │ + vldr d13, [sp, #360] @ 0x168 │ │ │ │ + vadd.f64 d6, d13, d11 │ │ │ │ + vldr d11, [pc, #328] @ 1d4b0 │ │ │ │ + vmul.f64 d15, d6, d5 │ │ │ │ + vmul.f64 d6, d6, d4 │ │ │ │ + vnmls.f64 d15, d7, d4 │ │ │ │ + vmov.f64 d13, d6 │ │ │ │ + vldr d6, [sp, #472] @ 0x1d8 │ │ │ │ + vmla.f64 d13, d7, d5 │ │ │ │ + vmul.f64 d5, d2, d11 │ │ │ │ + vldr d2, [sp, #256] @ 0x100 │ │ │ │ + vmul.f64 d7, d8, d11 │ │ │ │ + vldr d8, [pc, #312] @ 1d4c8 │ │ │ │ vmla.f64 d7, d6, d1 │ │ │ │ - vldr d6, [sp, #624] @ 0x270 │ │ │ │ - vstr d14, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d14, d10, d2 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ + vnmls.f64 d5, d2, d1 │ │ │ │ + vmov.f64 d6, d10 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ + vstr d13, [sp, #112] @ 0x70 │ │ │ │ + vldr d13, [sp, #632] @ 0x278 │ │ │ │ + vsub.f64 d14, d6, d3 │ │ │ │ + vldr d6, [pc, #288] @ 1d4d0 │ │ │ │ + vldr d3, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vsub.f64 d7, d9, d6 │ │ │ │ - vldr d6, [pc, #308] @ 1bb68 │ │ │ │ + vsub.f64 d7, d9, d13 │ │ │ │ + vldr d2, [sp, #64] @ 0x40 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ vmul.f64 d13, d7, d6 │ │ │ │ vmla.f64 d13, d14, d8 │ │ │ │ vmul.f64 d14, d14, d6 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ + vadd.f64 d6, d3, d2 │ │ │ │ + vldr d2, [sp, #280] @ 0x118 │ │ │ │ + vldr d3, [sp, #472] @ 0x1d8 │ │ │ │ vnmls.f64 d14, d7, d8 │ │ │ │ - vldr d8, [sp, #160] @ 0xa0 │ │ │ │ - vldr d7, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d6, d6, d2 │ │ │ │ - vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d7, [sp, #136] @ 0x88 │ │ │ │ + vldr d8, [sp, #184] @ 0xb8 │ │ │ │ + vmul.f64 d2, d2, d1 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #448] @ 0x1c0 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vnmls.f64 d7, d2, d1 │ │ │ │ - vldr d2, [sp, #248] @ 0xf8 │ │ │ │ - vmul.f64 d2, d2, d1 │ │ │ │ + vmul.f64 d7, d3, d11 │ │ │ │ + vldr d3, [sp, #520] @ 0x208 │ │ │ │ + vnmls.f64 d7, d3, d1 │ │ │ │ + vldr d3, [sp, #256] @ 0x100 │ │ │ │ vmla.f64 d2, d3, d11 │ │ │ │ - vldr d11, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d11, [sp, #736] @ 0x2e0 │ │ │ │ vsub.f64 d3, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d1, d2, d11 │ │ │ │ vldr d2, [sp, #344] @ 0x158 │ │ │ │ - vldr d11, [sp, #712] @ 0x2c8 │ │ │ │ + vsub.f64 d1, d2, d11 │ │ │ │ + vldr d2, [sp, #360] @ 0x168 │ │ │ │ + vldr d11, [sp, #720] @ 0x2d0 │ │ │ │ vsub.f64 d11, d2, d11 │ │ │ │ vmul.f64 d2, d11, d9 │ │ │ │ vmul.f64 d11, d11, d10 │ │ │ │ - vmla.f64 d11, d1, d9 │ │ │ │ vnmls.f64 d2, d1, d10 │ │ │ │ + vmla.f64 d11, d1, d9 │ │ │ │ vadd.f64 d1, d0, d4 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ - vldr d0, [sp, #64] @ 0x40 │ │ │ │ + vldr d0, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d9, d13, d2 │ │ │ │ vsub.f64 d2, d2, d13 │ │ │ │ - vldr d13, [sp, #72] @ 0x48 │ │ │ │ + vldr d13, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d14, d11 │ │ │ │ vsub.f64 d14, d14, d11 │ │ │ │ - vldr d11, [pc, #148] @ 1bb70 │ │ │ │ - vstr d10, [sl] │ │ │ │ - add.w sl, r8, r9 │ │ │ │ - add r9, r5 │ │ │ │ - vstr d1, [sl] │ │ │ │ + vldr d11, [pc, #108] @ 1d4d8 │ │ │ │ + vstr d10, [r5] │ │ │ │ + mul.w r5, r9, r8 │ │ │ │ + add.w r9, sl, r5 │ │ │ │ + add r5, r6 │ │ │ │ + vstr d1, [r9] │ │ │ │ vadd.f64 d1, d8, d3 │ │ │ │ vsub.f64 d3, d8, d3 │ │ │ │ - mov.w sl, #56 @ 0x38 │ │ │ │ + mov.w r9, #472 @ 0x1d8 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ - vstr d10, [r3] │ │ │ │ - adds r3, r5, r4 │ │ │ │ - vstr d1, [r9] │ │ │ │ - vsub.f64 d1, d3, d2 │ │ │ │ - vadd.f64 d3, d3, d2 │ │ │ │ - add r4, r8 │ │ │ │ - mov.w r9, #184 @ 0xb8 │ │ │ │ - vstr d1, [r3] │ │ │ │ - adds r3, r5, r0 │ │ │ │ - add r0, r8 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vsub.f64 d3, d4, d14 │ │ │ │ - vadd.f64 d4, d4, d14 │ │ │ │ - mov.w r3, #280 @ 0x118 │ │ │ │ - vldr d14, [sp, #80] @ 0x50 │ │ │ │ - vstr d3, [r4] │ │ │ │ - b.n 1bba0 │ │ │ │ - nop │ │ │ │ + vstr d10, [ip] │ │ │ │ + mul.w ip, r9, r8 │ │ │ │ + mov.w r9, #216 @ 0xd8 │ │ │ │ + vstr d1, [r5] │ │ │ │ + b.n 1d508 │ │ │ │ nop.w │ │ │ │ - add r1, pc, #652 @ (adr r1, 1bdd0 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 1d738 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ - cmp r6, #213 @ 0xd5 │ │ │ │ - str r4, [sp, #24] │ │ │ │ - subs r7, #210 @ 0xd2 │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ + cmp r6, #213 @ 0xd5 │ │ │ │ + str r4, [sp, #24] │ │ │ │ + subs r7, #210 @ 0xd2 │ │ │ │ @ instruction: 0xf63b3806 │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ pop {r0, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf18038b2 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 1beb8 ) │ │ │ │ - bhi.n 1ba92 │ │ │ │ + add r3, pc, #836 @ (adr r3, 1d820 ) │ │ │ │ + bhi.n 1d3fa │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (1bf5c ) │ │ │ │ + ldr r4, [pc, #972] @ (1d8c4 ) │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - add r6, pc, #44 @ (adr r6, 1bbc8 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 1d530 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ + vsub.f64 d1, d3, d2 │ │ │ │ + vadd.f64 d3, d3, d2 │ │ │ │ + add.w r5, r6, ip │ │ │ │ + add ip, sl │ │ │ │ + vstr d1, [r5] │ │ │ │ + mul.w r5, r9, r8 │ │ │ │ + add.w r9, r6, r5 │ │ │ │ + add r5, sl │ │ │ │ + vstr d3, [r9] │ │ │ │ + vsub.f64 d3, d4, d14 │ │ │ │ + vadd.f64 d4, d4, d14 │ │ │ │ + vldr d14, [sp, #104] @ 0x68 │ │ │ │ + mov.w r9, #152 @ 0x98 │ │ │ │ + vstr d3, [ip] │ │ │ │ vadd.f64 d3, d0, d15 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vadd.f64 d4, d12, d7 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ vsub.f64 d15, d15, d0 │ │ │ │ + vstr d4, [r5] │ │ │ │ + vadd.f64 d4, d12, d7 │ │ │ │ + mov.w r5, #280 @ 0x118 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - mov.w r4, #440 @ 0x1b8 │ │ │ │ - add.w r0, r8, r3 │ │ │ │ - add r3, r5 │ │ │ │ + mul.w r5, r5, r8 │ │ │ │ + add.w ip, sl, r5 │ │ │ │ + add r5, r6 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vadd.f64 d3, d13, d14 │ │ │ │ - vstr d2, [r0] │ │ │ │ - add.w r0, r8, r1 │ │ │ │ - add r1, r5 │ │ │ │ - vstr d4, [r0] │ │ │ │ + vadd.f64 d3, d14, d13 │ │ │ │ + vstr d2, [ip] │ │ │ │ + add.w ip, sl, r1 │ │ │ │ + add r1, r6 │ │ │ │ + vstr d4, [ip] │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - movs r0, #248 @ 0xf8 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ + vldr d3, [pc, #-140] @ 1d500 │ │ │ │ vsub.f64 d5, d6, d15 │ │ │ │ vadd.f64 d6, d6, d15 │ │ │ │ - vldr d3, [pc, #-96] @ 1bb98 │ │ │ │ - vstr d2, [r3] │ │ │ │ - mov.w r3, #408 @ 0x198 │ │ │ │ + vldr d15, [sp, #40] @ 0x28 │ │ │ │ + vstr d2, [r5] │ │ │ │ + mov.w r5, #408 @ 0x198 │ │ │ │ vstr d4, [r1] │ │ │ │ - vldr d15, [sp, #8] │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - vldr d0, [sp, #40] @ 0x28 │ │ │ │ - vldr d8, [sp, #952] @ 0x3b8 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vldr d9, [sp, #968] @ 0x3c8 │ │ │ │ - vldr d12, [sp, #744] @ 0x2e8 │ │ │ │ + mul.w r5, r5, r8 │ │ │ │ + vldr d2, [pc, #-180] @ 1d4f8 │ │ │ │ + add.w r1, r6, r5 │ │ │ │ + add r5, sl │ │ │ │ vstr d5, [r1] │ │ │ │ - adds r1, r5, r2 │ │ │ │ - add r2, r8 │ │ │ │ - vldr d2, [pc, #-156] @ 1bb90 │ │ │ │ - vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d6, [r1] │ │ │ │ - vsub.f64 d6, d13, d14 │ │ │ │ - vldr d13, [sp, #152] @ 0x98 │ │ │ │ - vldr d10, [sp, #880] @ 0x370 │ │ │ │ - vldr d1, [sp, #904] @ 0x388 │ │ │ │ + mul.w r1, r9, r8 │ │ │ │ + add.w ip, r6, r1 │ │ │ │ + add r1, sl │ │ │ │ + vstr d6, [ip] │ │ │ │ + vsub.f64 d6, d14, d13 │ │ │ │ + mov.w ip, #200 @ 0xc8 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + vstr d5, [r5] │ │ │ │ + vstr d7, [r1] │ │ │ │ + mov.w r1, #328 @ 0x148 │ │ │ │ + vldr d0, [sp, #72] @ 0x48 │ │ │ │ + mul.w r1, r1, r8 │ │ │ │ + vldr d13, [sp, #176] @ 0xb0 │ │ │ │ + vldr d4, [sp, #408] @ 0x198 │ │ │ │ + add.w r5, sl, r1 │ │ │ │ + add r1, r6 │ │ │ │ + vldr d1, [sp, #968] @ 0x3c8 │ │ │ │ vadd.f64 d6, d15, d0 │ │ │ │ - vldr d0, [sp, #136] @ 0x88 │ │ │ │ + vldr d0, [sp, #160] @ 0xa0 │ │ │ │ + vldr d15, [sp, #640] @ 0x280 │ │ │ │ + vldr d5, [sp, #664] @ 0x298 │ │ │ │ + vldr d8, [sp, #952] @ 0x3b8 │ │ │ │ vadd.f64 d14, d0, d13 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vldr d5, [sp, #648] @ 0x288 │ │ │ │ - vstr d7, [r2] │ │ │ │ - mov.w r2, #328 @ 0x148 │ │ │ │ - vldr d13, [pc, #-244] @ 1bb78 │ │ │ │ + vadd.f64 d7, d1, d15 │ │ │ │ + vldr d13, [pc, #-312] @ 1d4e0 │ │ │ │ + vldr d12, [sp, #768] @ 0x300 │ │ │ │ vsub.f64 d0, d6, d14 │ │ │ │ vadd.f64 d14, d6, d14 │ │ │ │ + vldr d10, [sp, #880] @ 0x370 │ │ │ │ vadd.f64 d6, d8, d5 │ │ │ │ - vldr d5, [sp, #632] @ 0x278 │ │ │ │ - mul.w r2, r2, ip │ │ │ │ - vadd.f64 d7, d9, d5 │ │ │ │ - add.w r3, r8, r2 │ │ │ │ - add r2, r5 │ │ │ │ vmul.f64 d5, d7, d13 │ │ │ │ + vldr d9, [sp, #888] @ 0x378 │ │ │ │ vmov.f64 d15, d5 │ │ │ │ - vldr d5, [sp, #376] @ 0x178 │ │ │ │ + vldr d5, [sp, #752] @ 0x2f0 │ │ │ │ vmla.f64 d15, d6, d11 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ vnmls.f64 d6, d7, d11 │ │ │ │ - vadd.f64 d7, d5, d12 │ │ │ │ - vldr d12, [sp, #360] @ 0x168 │ │ │ │ - vldr d5, [sp, #760] @ 0x2f8 │ │ │ │ - vstr d15, [sp, #80] @ 0x50 │ │ │ │ - vldr d15, [sp, #648] @ 0x288 │ │ │ │ - vstr d6, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d6, d12, d5 │ │ │ │ + vadd.f64 d7, d4, d5 │ │ │ │ + vldr d4, [sp, #376] @ 0x178 │ │ │ │ + vstr d15, [sp, #112] @ 0x70 │ │ │ │ + vldr d15, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d6, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d6, d4, d12 │ │ │ │ vmul.f64 d5, d6, d13 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vmla.f64 d6, d7, d13 │ │ │ │ vmov.f64 d12, d5 │ │ │ │ - vldr d5, [sp, #240] @ 0xf0 │ │ │ │ + vldr d5, [sp, #488] @ 0x1e8 │ │ │ │ vnmls.f64 d12, d7, d11 │ │ │ │ - vmul.f64 d7, d4, d2 │ │ │ │ - vstr d6, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d6, d5, d3 │ │ │ │ - vmla.f64 d7, d1, d3 │ │ │ │ - vldr d5, [pc, #-364] @ 1bb80 │ │ │ │ + vmul.f64 d7, d15, d2 │ │ │ │ + vldr d15, [sp, #640] @ 0x280 │ │ │ │ + vmla.f64 d7, d5, d3 │ │ │ │ + vstr d6, [sp, #208] @ 0xd0 │ │ │ │ + vmul.f64 d6, d9, d3 │ │ │ │ + vstr d12, [sp, #200] @ 0xc8 │ │ │ │ + vldr d12, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d6, d10, d2 │ │ │ │ - vstr d12, [sp, #96] @ 0x60 │ │ │ │ - vldr d12, [sp, #16] │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vstr d6, [sp, #176] @ 0xb0 │ │ │ │ - vsub.f64 d6, d8, d15 │ │ │ │ - vldr d15, [sp, #632] @ 0x278 │ │ │ │ - vldr d8, [pc, #-392] @ 1bb88 │ │ │ │ - vsub.f64 d7, d9, d15 │ │ │ │ - vldr d9, [sp, #56] @ 0x38 │ │ │ │ + vldr d6, [sp, #664] @ 0x298 │ │ │ │ + vsub.f64 d7, d1, d15 │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ + vstr d5, [sp, #216] @ 0xd8 │ │ │ │ + vsub.f64 d6, d8, d6 │ │ │ │ + vldr d5, [pc, #-464] @ 1d4e8 │ │ │ │ + vldr d8, [pc, #-460] @ 1d4f0 │ │ │ │ vmul.f64 d15, d7, d5 │ │ │ │ vmla.f64 d15, d6, d8 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ vnmls.f64 d6, d7, d8 │ │ │ │ - vstr d6, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d6, d12, d9 │ │ │ │ - vldr d12, [sp, #128] @ 0x80 │ │ │ │ - vldr d7, [sp, #144] @ 0x90 │ │ │ │ + vldr d7, [sp, #168] @ 0xa8 │ │ │ │ + vstr d6, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d6, d12, d1 │ │ │ │ + vldr d12, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d7, d12, d7 │ │ │ │ - vldr d12, [sp, #760] @ 0x2f8 │ │ │ │ - vsub.f64 d9, d6, d7 │ │ │ │ + vldr d12, [sp, #488] @ 0x1e8 │ │ │ │ + vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d9, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ - vmov.f64 d9, d1 │ │ │ │ + vstr d1, [sp, #104] @ 0x68 │ │ │ │ + vldr d1, [sp, #504] @ 0x1f8 │ │ │ │ + vmul.f64 d7, d1, d3 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ - vnmls.f64 d7, d9, d2 │ │ │ │ - vldr d9, [sp, #240] @ 0xf0 │ │ │ │ + vnmls.f64 d7, d12, d2 │ │ │ │ vmul.f64 d2, d10, d3 │ │ │ │ vmla.f64 d2, d9, d1 │ │ │ │ - vldr d1, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d1, [sp, #752] @ 0x2f0 │ │ │ │ vsub.f64 d3, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #376] @ 0x178 │ │ │ │ + vldr d2, [sp, #408] @ 0x198 │ │ │ │ vsub.f64 d1, d2, d1 │ │ │ │ - vldr d2, [sp, #360] @ 0x168 │ │ │ │ + vldr d2, [sp, #376] @ 0x178 │ │ │ │ + vldr d12, [sp, #768] @ 0x300 │ │ │ │ vsub.f64 d12, d2, d12 │ │ │ │ vmul.f64 d2, d12, d5 │ │ │ │ vmul.f64 d12, d12, d8 │ │ │ │ - vmla.f64 d12, d1, d5 │ │ │ │ vnmls.f64 d2, d1, d8 │ │ │ │ + vmla.f64 d12, d1, d5 │ │ │ │ vadd.f64 d1, d0, d4 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ - vldr d0, [sp, #64] @ 0x40 │ │ │ │ + vldr d0, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d9, d15, d2 │ │ │ │ vsub.f64 d2, d2, d15 │ │ │ │ - vldr d15, [sp, #80] @ 0x50 │ │ │ │ + vldr d15, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ - vstr d10, [r3] │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - vldr d10, [sp, #64] @ 0x40 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - vadd.f64 d9, d10, d12 │ │ │ │ + vldr d9, [sp, #96] @ 0x60 │ │ │ │ + vstr d10, [r5] │ │ │ │ + add.w r5, sl, r0 │ │ │ │ + vadd.f64 d9, d9, d12 │ │ │ │ + add r0, r6 │ │ │ │ vsub.f64 d12, d0, d12 │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - add r3, r5 │ │ │ │ - vldr d0, [sp, #88] @ 0x58 │ │ │ │ - vstr d1, [r1] │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ + vldr d0, [sp, #120] @ 0x78 │ │ │ │ + vstr d1, [r5] │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ - vldr d9, [sp, #104] @ 0x68 │ │ │ │ - vstr d10, [r2] │ │ │ │ - mul.w r2, fp, ip │ │ │ │ - vstr d1, [r3] │ │ │ │ - mov.w fp, #200 @ 0xc8 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ - adds r3, r5, r2 │ │ │ │ - add r2, r8 │ │ │ │ + vstr d10, [r1] │ │ │ │ + mov.w r1, #456 @ 0x1c8 │ │ │ │ + vstr d1, [r0] │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ + mul.w r0, r1, r8 │ │ │ │ + vldr d10, [sp, #208] @ 0xd0 │ │ │ │ + add.w r1, r6, r0 │ │ │ │ + add r0, sl │ │ │ │ vsub.f64 d3, d1, d3 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vsub.f64 d2, d4, d12 │ │ │ │ vadd.f64 d4, d4, d12 │ │ │ │ - vldr d12, [sp, #96] @ 0x60 │ │ │ │ - vstr d1, [r3] │ │ │ │ - mul.w r3, fp, ip │ │ │ │ - vldr d1, [sp, #176] @ 0xb0 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vstr d3, [r1] │ │ │ │ + vldr d12, [sp, #200] @ 0xc8 │ │ │ │ + vstr d1, [r1] │ │ │ │ + mul.w r1, ip, r8 │ │ │ │ + vldr d1, [sp, #216] @ 0xd8 │ │ │ │ + add.w r5, r6, r1 │ │ │ │ + add r1, sl │ │ │ │ + vstr d3, [r5] │ │ │ │ vadd.f64 d3, d15, d12 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d2, [r0] │ │ │ │ + vstr d4, [r1] │ │ │ │ vadd.f64 d4, d14, d7 │ │ │ │ - mov.w r3, #264 @ 0x108 │ │ │ │ + add.w r1, sl, r3 │ │ │ │ + add r3, r6 │ │ │ │ vsub.f64 d7, d14, d7 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ + vldr d14, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vadd.f64 d3, d0, d9 │ │ │ │ - add.w r2, r8, r3 │ │ │ │ - add r3, r5 │ │ │ │ - vstr d2, [r2] │ │ │ │ - mov.w r2, ip, lsl #3 │ │ │ │ - add.w r1, r8, r2 │ │ │ │ - add r2, r5 │ │ │ │ + vadd.f64 d3, d0, d10 │ │ │ │ + vstr d2, [r1] │ │ │ │ + add.w r1, sl, lr │ │ │ │ + add lr, r6 │ │ │ │ vstr d4, [r1] │ │ │ │ vadd.f64 d4, d1, d6 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ + mov.w r1, #392 @ 0x188 │ │ │ │ + mul.w r1, r1, r8 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vstr d2, [r3] │ │ │ │ - vstr d4, [r2] │ │ │ │ + add.w r3, r6, r1 │ │ │ │ + add r1, sl │ │ │ │ + vstr d4, [lr] │ │ │ │ vsub.f64 d4, d12, d15 │ │ │ │ - mov.w r2, #392 @ 0x188 │ │ │ │ - vldr d2, [pc, #-776] @ 1bb90 │ │ │ │ - mul.w r2, r2, ip │ │ │ │ + mov.w lr, #440 @ 0x1b8 │ │ │ │ + vldr d2, [pc, #-836] @ 1d4f8 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - adds r3, r5, r2 │ │ │ │ - add r2, r8 │ │ │ │ vstr d3, [r3] │ │ │ │ - movs r3, #136 @ 0x88 │ │ │ │ - vldr d3, [pc, #-792] @ 1bb98 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - adds r1, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vstr d6, [r1] │ │ │ │ - vsub.f64 d6, d0, d9 │ │ │ │ - movs r1, #120 @ 0x78 │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ + vldr d3, [pc, #-848] @ 1d500 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + add r3, sl │ │ │ │ + vstr d6, [r0] │ │ │ │ + vsub.f64 d6, d0, d10 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r2] │ │ │ │ - mov.w r2, #376 @ 0x178 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vldr d14, [sp, #48] @ 0x30 │ │ │ │ - vldr d6, [sp] │ │ │ │ - mul.w r2, r2, ip │ │ │ │ - vldr d7, [sp, #112] @ 0x70 │ │ │ │ - vldr d4, [sp, #616] @ 0x268 │ │ │ │ - add.w r3, r8, r2 │ │ │ │ + vldr d6, [sp, #32] │ │ │ │ vsub.f64 d6, d6, d14 │ │ │ │ - vldr d14, [sp, #160] @ 0xa0 │ │ │ │ - vldr d15, [sp, #608] @ 0x260 │ │ │ │ - add r2, r5 │ │ │ │ - vldr d9, [sp, #888] @ 0x378 │ │ │ │ + vldr d14, [sp, #184] @ 0xb8 │ │ │ │ + vstr d4, [r1] │ │ │ │ + mov.w r1, #376 @ 0x178 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vldr d7, [sp, #136] @ 0x88 │ │ │ │ + mul.w r1, r1, r8 │ │ │ │ + vldr d10, [sp, #920] @ 0x398 │ │ │ │ + add.w r3, sl, r1 │ │ │ │ + add r1, r6 │ │ │ │ + vldr d15, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d12, d7, d14 │ │ │ │ - vldr d14, [sp, #528] @ 0x210 │ │ │ │ - vldr d10, [sp, #856] @ 0x358 │ │ │ │ + vldr d14, [sp, #560] @ 0x230 │ │ │ │ + vldr d9, [sp, #864] @ 0x360 │ │ │ │ vldr d1, [sp, #896] @ 0x380 │ │ │ │ - vadd.f64 d7, d14, d15 │ │ │ │ - vldr d15, [sp, #704] @ 0x2c0 │ │ │ │ vsub.f64 d0, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - vldr d6, [sp, #536] @ 0x218 │ │ │ │ - vadd.f64 d6, d6, d4 │ │ │ │ + vldr d6, [sp, #616] @ 0x268 │ │ │ │ + vadd.f64 d7, d10, d6 │ │ │ │ + vldr d6, [sp, #624] @ 0x270 │ │ │ │ + vadd.f64 d6, d14, d6 │ │ │ │ vmul.f64 d4, d6, d5 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vmov.f64 d14, d4 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ + vmov.f64 d14, d4 │ │ │ │ vmla.f64 d14, d7, d8 │ │ │ │ - vldr d4, [sp, #720] @ 0x2d0 │ │ │ │ - vstr d6, [sp, #48] @ 0x30 │ │ │ │ - vstr d14, [sp] │ │ │ │ - vldr d14, [sp, #320] @ 0x140 │ │ │ │ - vadd.f64 d6, d14, d15 │ │ │ │ - vldr d15, [sp, #336] @ 0x150 │ │ │ │ - vldr d14, [sp, #528] @ 0x210 │ │ │ │ - vadd.f64 d7, d15, d4 │ │ │ │ - vmul.f64 d4, d7, d8 │ │ │ │ + vldr d7, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d6, [sp, #80] @ 0x50 │ │ │ │ + vldr d6, [sp, #352] @ 0x160 │ │ │ │ + vstr d14, [sp, #32] │ │ │ │ + vldr d14, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d6, d6, d15 │ │ │ │ + vadd.f64 d7, d14, d7 │ │ │ │ + vldr d14, [sp, #272] @ 0x110 │ │ │ │ + vmul.f64 d4, d6, d8 │ │ │ │ vmov.f64 d15, d4 │ │ │ │ - vldr d4, [sp, #480] @ 0x1e0 │ │ │ │ - vnmls.f64 d15, d6, d5 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ - vmla.f64 d6, d7, d5 │ │ │ │ - vmul.f64 d5, d9, d2 │ │ │ │ + vldr d4, [sp, #512] @ 0x200 │ │ │ │ + vnmls.f64 d15, d7, d5 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ + vldr d8, [sp, #192] @ 0xc0 │ │ │ │ + vmla.f64 d7, d6, d5 │ │ │ │ + vmul.f64 d5, d14, d2 │ │ │ │ + vldr d14, [sp, #560] @ 0x230 │ │ │ │ + vmov.f64 d6, d10 │ │ │ │ + vldr d10, [sp, #64] @ 0x40 │ │ │ │ + vnmls.f64 d5, d9, d3 │ │ │ │ + vstr d15, [sp, #96] @ 0x60 │ │ │ │ + vldr d15, [sp, #616] @ 0x268 │ │ │ │ + vstr d7, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d7, d4, d2 │ │ │ │ - vldr d8, [sp, #168] @ 0xa8 │ │ │ │ vmla.f64 d7, d1, d3 │ │ │ │ - vnmls.f64 d5, d10, d3 │ │ │ │ - vstr d15, [sp, #64] @ 0x40 │ │ │ │ - vstr d6, [sp, #72] @ 0x48 │ │ │ │ - vldr d6, [sp, #616] @ 0x268 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #608] @ 0x260 │ │ │ │ - vsub.f64 d7, d14, d7 │ │ │ │ - vldr d14, [sp, #536] @ 0x218 │ │ │ │ + vsub.f64 d7, d6, d15 │ │ │ │ + vldr d6, [sp, #624] @ 0x270 │ │ │ │ vsub.f64 d15, d14, d6 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ + vldr d6, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d14, d15, d13 │ │ │ │ vmul.f64 d15, d15, d11 │ │ │ │ + vsub.f64 d6, d6, d10 │ │ │ │ + vmov.f64 d10, d1 │ │ │ │ + vmov.f64 d1, d2 │ │ │ │ vmla.f64 d14, d7, d11 │ │ │ │ vnmls.f64 d15, d7, d13 │ │ │ │ - vldr d7, [sp, #32] │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d7, d8, d7 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vmov.f64 d7, d1 │ │ │ │ - vmov.f64 d1, d2 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ - vnmls.f64 d7, d2, d3 │ │ │ │ - vmul.f64 d2, d9, d3 │ │ │ │ - vmla.f64 d2, d10, d1 │ │ │ │ - vldr d1, [sp, #704] @ 0x2c0 │ │ │ │ + vmul.f64 d7, d10, d2 │ │ │ │ + vldr d2, [sp, #272] @ 0x110 │ │ │ │ + vldr d10, [sp, #512] @ 0x200 │ │ │ │ + vmul.f64 d2, d2, d3 │ │ │ │ + vnmls.f64 d7, d10, d3 │ │ │ │ + vldr d10, [sp, #712] @ 0x2c8 │ │ │ │ + vmla.f64 d2, d9, d1 │ │ │ │ vsub.f64 d3, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #320] @ 0x140 │ │ │ │ - vsub.f64 d9, d2, d1 │ │ │ │ vldr d2, [sp, #336] @ 0x150 │ │ │ │ - vldr d1, [sp, #720] @ 0x2d0 │ │ │ │ - vsub.f64 d1, d2, d1 │ │ │ │ + vsub.f64 d9, d2, d10 │ │ │ │ + vldr d2, [sp, #352] @ 0x160 │ │ │ │ + vldr d10, [sp, #728] @ 0x2d8 │ │ │ │ + vsub.f64 d1, d2, d10 │ │ │ │ vmul.f64 d2, d1, d11 │ │ │ │ vmul.f64 d11, d9, d11 │ │ │ │ + vnmls.f64 d2, d9, d13 │ │ │ │ vmla.f64 d11, d1, d13 │ │ │ │ vadd.f64 d1, d0, d4 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ - vldr d0, [sp, #64] @ 0x40 │ │ │ │ - vnmls.f64 d2, d9, d13 │ │ │ │ - vldr d13, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d9, d14, d2 │ │ │ │ vsub.f64 d2, d2, d14 │ │ │ │ - vldr d14, [sp] │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d15, d11 │ │ │ │ vsub.f64 d15, d15, d11 │ │ │ │ - vldr d11, [sp, #944] @ 0x3b0 │ │ │ │ vstr d10, [r3] │ │ │ │ - mul.w r3, r1, ip │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - add r3, r5 │ │ │ │ - vstr d1, [r1] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + add r3, r6 │ │ │ │ + vstr d1, [r0] │ │ │ │ vadd.f64 d1, d8, d3 │ │ │ │ vsub.f64 d3, d8, d3 │ │ │ │ - vldr d8, [pc, #876] @ 1c3e0 │ │ │ │ + vldr d8, [pc, #940] @ 1ddb0 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ - vldr d9, [sp, #992] @ 0x3e0 │ │ │ │ - vstr d10, [r2] │ │ │ │ - mov.w r2, #504 @ 0x1f8 │ │ │ │ + vstr d10, [r1] │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ vstr d1, [r3] │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vldr d10, [sp, #960] @ 0x3c0 │ │ │ │ - mul.w r2, r2, ip │ │ │ │ - adds r3, r5, r2 │ │ │ │ - add r2, r8 │ │ │ │ - vstr d1, [r3] │ │ │ │ - mul.w r3, r0, ip │ │ │ │ - vldr d1, [pc, #828] @ 1c3e8 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ + vldr d14, [sp, #32] │ │ │ │ + vldr d0, [sp, #96] @ 0x60 │ │ │ │ + sub.w r3, r0, r8 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d13, [sp, #104] @ 0x68 │ │ │ │ + add.w r1, r6, r3 │ │ │ │ + add r3, sl │ │ │ │ + vldr d11, [sp, #944] @ 0x3b0 │ │ │ │ + vstr d1, [r1] │ │ │ │ + add.w r1, r6, r4 │ │ │ │ + add r4, sl │ │ │ │ + vldr d9, [sp, #960] @ 0x3c0 │ │ │ │ vstr d3, [r1] │ │ │ │ vsub.f64 d3, d4, d15 │ │ │ │ vadd.f64 d4, d4, d15 │ │ │ │ - vldr d15, [sp, #48] @ 0x30 │ │ │ │ - vstr d3, [r2] │ │ │ │ + mov.w r1, #312 @ 0x138 │ │ │ │ + vldr d15, [sp, #80] @ 0x50 │ │ │ │ + mul.w r1, r1, r8 │ │ │ │ + vldr d10, [sp, #992] @ 0x3e0 │ │ │ │ + vldr d1, [pc, #848] @ 1ddb8 │ │ │ │ + vstr d3, [r3] │ │ │ │ vadd.f64 d3, d14, d0 │ │ │ │ - vstr d4, [r3] │ │ │ │ - mov.w r2, #312 @ 0x138 │ │ │ │ + add.w r3, sl, r1 │ │ │ │ + vstr d4, [r4] │ │ │ │ vadd.f64 d4, d12, d7 │ │ │ │ + add r1, r6 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - vldr d12, [sp, #128] @ 0x80 │ │ │ │ - mul.w r2, r2, ip │ │ │ │ + vldr d12, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ - add.w r3, r8, r2 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vadd.f64 d3, d15, d13 │ │ │ │ - add r2, r5 │ │ │ │ vstr d2, [r3] │ │ │ │ - mul.w r3, sl, ip │ │ │ │ - mov.w sl, #488 @ 0x1e8 │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - add r3, r5 │ │ │ │ - vstr d4, [r1] │ │ │ │ + mov.w r3, r4, lsl #3 │ │ │ │ + mov.w r4, #184 @ 0xb8 │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + add r3, r6 │ │ │ │ + vstr d4, [r0] │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d0, d14 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [pc, #720] @ 1c3f0 │ │ │ │ - vstr d2, [r2] │ │ │ │ - mul.w r2, r4, ip │ │ │ │ + vldr d3, [pc, #764] @ 1ddc0 │ │ │ │ + vstr d2, [r1] │ │ │ │ + mul.w r1, lr, r8 │ │ │ │ + mov.w lr, #104 @ 0x68 │ │ │ │ vstr d4, [r3] │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ - adds r3, r5, r2 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - add r2, r8 │ │ │ │ - vldr d2, [pc, #700] @ 1c3f8 │ │ │ │ - movs r4, #40 @ 0x28 │ │ │ │ + vldr d2, [pc, #744] @ 1ddc8 │ │ │ │ + add.w r3, r6, r1 │ │ │ │ + add r1, sl │ │ │ │ vstr d4, [r3] │ │ │ │ - mul.w r3, r9, ip │ │ │ │ + mul.w r3, r4, r8 │ │ │ │ vldr d4, [sp, #1000] @ 0x3e8 │ │ │ │ - mov.w r9, #168 @ 0xa8 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vstr d6, [r1] │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + add r3, sl │ │ │ │ + vstr d6, [r0] │ │ │ │ vsub.f64 d6, d15, d13 │ │ │ │ - vldr d15, [sp, #8] │ │ │ │ - movs r1, #104 @ 0x68 │ │ │ │ + vldr d15, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #40] @ 0x28 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vldr d6, [sp, #72] @ 0x48 │ │ │ │ + vstr d5, [r1] │ │ │ │ vsub.f64 d6, d15, d6 │ │ │ │ + mov.w r1, #360 @ 0x168 │ │ │ │ vstr d7, [r3] │ │ │ │ - mov.w r2, #360 @ 0x168 │ │ │ │ - vldr d7, [sp, #144] @ 0x90 │ │ │ │ - mul.w r2, r2, ip │ │ │ │ + vldr d7, [sp, #168] @ 0xa8 │ │ │ │ + mul.w r1, r1, r8 │ │ │ │ + vldr d15, [sp, #760] @ 0x2f8 │ │ │ │ + add.w r3, sl, r1 │ │ │ │ + add r1, r6 │ │ │ │ vsub.f64 d14, d12, d7 │ │ │ │ - vadd.f64 d7, d10, d4 │ │ │ │ - add.w r3, r8, r2 │ │ │ │ - add r2, r5 │ │ │ │ + vadd.f64 d7, d9, d4 │ │ │ │ vsub.f64 d0, d6, d14 │ │ │ │ vadd.f64 d14, d6, d14 │ │ │ │ - vadd.f64 d6, d11, d9 │ │ │ │ + vadd.f64 d6, d11, d10 │ │ │ │ vmul.f64 d5, d6, d2 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vmov.f64 d12, d5 │ │ │ │ vnmls.f64 d6, d7, d2 │ │ │ │ + vmov.f64 d12, d5 │ │ │ │ vmla.f64 d12, d7, d8 │ │ │ │ - vldr d7, [sp, #368] @ 0x170 │ │ │ │ - vstr d6, [sp, #8] │ │ │ │ - vstr d12, [sp] │ │ │ │ - vldr d15, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d13, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d12, [sp, #872] @ 0x368 │ │ │ │ + vldr d7, [sp, #400] @ 0x190 │ │ │ │ + vstr d12, [sp, #8] │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ vadd.f64 d6, d7, d15 │ │ │ │ - vldr d15, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d7, d15, d13 │ │ │ │ + vldr d15, [sp, #368] @ 0x170 │ │ │ │ + vldr d7, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ + vldr d12, [sp, #872] @ 0x368 │ │ │ │ + vadd.f64 d7, d15, d7 │ │ │ │ vmul.f64 d15, d7, d8 │ │ │ │ vnmls.f64 d15, d6, d2 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ + vldr d8, [sp, #496] @ 0x1f0 │ │ │ │ vmla.f64 d6, d7, d2 │ │ │ │ - vldr d7, [sp, #232] @ 0xe8 │ │ │ │ - vldr d8, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d2, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d7, [sp, #264] @ 0x108 │ │ │ │ + vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ vmul.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d8, d1 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ - vmla.f64 d7, d2, d3 │ │ │ │ - vnmls.f64 d5, d12, d1 │ │ │ │ + vldr d8, [sp, #176] @ 0xb0 │ │ │ │ vstr d6, [sp, #24] │ │ │ │ + vnmls.f64 d5, d12, d1 │ │ │ │ + vmla.f64 d7, d2, d3 │ │ │ │ vadd.f64 d13, d5, d7 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ - vsub.f64 d7, d11, d9 │ │ │ │ - vsub.f64 d5, d10, d4 │ │ │ │ - vldr d9, [pc, #484] @ 1c400 │ │ │ │ - vldr d10, [pc, #488] @ 1c408 │ │ │ │ - vldr d11, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d5, d9, d4 │ │ │ │ + vsub.f64 d7, d11, d10 │ │ │ │ + vldr d9, [pc, #524] @ 1ddd0 │ │ │ │ + vldr d10, [pc, #528] @ 1ddd8 │ │ │ │ + vldr d11, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d2, d7, d9 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vmla.f64 d2, d5, d10 │ │ │ │ vnmls.f64 d7, d5, d9 │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d4, d8, d5 │ │ │ │ - vldr d5, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d11, d11, d5 │ │ │ │ + vldr d5, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d4, d11, d5 │ │ │ │ + vldr d5, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d11, d8, d5 │ │ │ │ vmov.f64 d5, d3 │ │ │ │ + vmul.f64 d5, d12, d5 │ │ │ │ vsub.f64 d8, d4, d11 │ │ │ │ vadd.f64 d11, d4, d11 │ │ │ │ - vldr d4, [sp, #464] @ 0x1d0 │ │ │ │ - vmul.f64 d5, d12, d5 │ │ │ │ + vldr d4, [sp, #496] @ 0x1f0 │ │ │ │ vmul.f64 d3, d4, d3 │ │ │ │ - vldr d4, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d4, [sp, #480] @ 0x1e0 │ │ │ │ vnmls.f64 d3, d4, d1 │ │ │ │ - vldr d4, [sp, #232] @ 0xe8 │ │ │ │ + vldr d4, [sp, #264] @ 0x108 │ │ │ │ vmla.f64 d5, d4, d1 │ │ │ │ - vldr d1, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d1, [sp, #760] @ 0x2f8 │ │ │ │ vsub.f64 d4, d3, d5 │ │ │ │ vadd.f64 d12, d3, d5 │ │ │ │ - vldr d5, [sp, #368] @ 0x170 │ │ │ │ - vldr d3, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d5, [sp, #400] @ 0x190 │ │ │ │ + vldr d3, [sp, #744] @ 0x2e8 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vldr d1, [sp, #352] @ 0x160 │ │ │ │ + vldr d1, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d1, d1, d3 │ │ │ │ vmul.f64 d3, d1, d10 │ │ │ │ vnmls.f64 d3, d5, d9 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vmla.f64 d5, d1, d9 │ │ │ │ vadd.f64 d1, d0, d6 │ │ │ │ vsub.f64 d6, d0, d6 │ │ │ │ vadd.f64 d9, d2, d3 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstr d10, [r3] │ │ │ │ - mul.w r3, r1, ip │ │ │ │ + mul.w r3, lr, r8 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - add r3, r5 │ │ │ │ vadd.f64 d7, d14, d12 │ │ │ │ vsub.f64 d14, d14, d12 │ │ │ │ - vstr d1, [r1] │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + add r3, r6 │ │ │ │ + vstr d1, [r0] │ │ │ │ vadd.f64 d1, d8, d4 │ │ │ │ vsub.f64 d4, d8, d4 │ │ │ │ + mov.w r0, #488 @ 0x1e8 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vstr d10, [r2] │ │ │ │ - mul.w r2, sl, ip │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + vstr d10, [r1] │ │ │ │ + mul.w r1, r0, r8 │ │ │ │ + mov.w r0, #232 @ 0xe8 │ │ │ │ vstr d1, [r3] │ │ │ │ - adds r3, r5, r2 │ │ │ │ - add r2, r8 │ │ │ │ + add.w r3, r6, r1 │ │ │ │ + add r1, sl │ │ │ │ vstr d2, [r3] │ │ │ │ - movs r3, #232 @ 0xe8 │ │ │ │ + mul.w r3, r0, r8 │ │ │ │ vldr d2, [sp, #24] │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - adds r1, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vstr d4, [r1] │ │ │ │ - vldr d4, [sp] │ │ │ │ - vstr d5, [r2] │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + add r3, sl │ │ │ │ + vstr d4, [r0] │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vstr d5, [r1] │ │ │ │ vstr d6, [r3] │ │ │ │ mov.w r3, #296 @ 0x128 │ │ │ │ + mul.w r3, r3, r8 │ │ │ │ vadd.f64 d6, d4, d15 │ │ │ │ vsub.f64 d15, d15, d4 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ + add.w r1, sl, r3 │ │ │ │ + add r3, r6 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ - add.w r2, r8, r3 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d3, d2 │ │ │ │ - add r3, r5 │ │ │ │ - vstr d5, [r2] │ │ │ │ - mul.w r2, r4, ip │ │ │ │ - add.w r1, r8, r2 │ │ │ │ - add r2, r5 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d5, [r1] │ │ │ │ + mov.w r1, r5, lsl #3 │ │ │ │ + mov.w r5, #168 @ 0xa8 │ │ │ │ + add.w r0, sl, r1 │ │ │ │ + add r1, r6 │ │ │ │ + vstr d7, [r0] │ │ │ │ vadd.f64 d7, d13, d11 │ │ │ │ vsub.f64 d11, d11, d13 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r3] │ │ │ │ - vstr d7, [r2] │ │ │ │ - mov.w r2, #424 @ 0x1a8 │ │ │ │ + vstr d7, [r1] │ │ │ │ + mov.w r1, #424 @ 0x1a8 │ │ │ │ vsub.f64 d7, d11, d15 │ │ │ │ vadd.f64 d11, d11, d15 │ │ │ │ - mul.w r2, r2, ip │ │ │ │ - adds r3, r5, r2 │ │ │ │ - add r2, r8 │ │ │ │ + mul.w r1, r1, r8 │ │ │ │ + add.w r3, r6, r1 │ │ │ │ + add r1, sl │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d3, d2 │ │ │ │ - mul.w r3, r9, ip │ │ │ │ - adds r1, r5, r3 │ │ │ │ - add r3, r8 │ │ │ │ + mul.w r3, r5, r8 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + add r3, sl │ │ │ │ + vstr d11, [r0] │ │ │ │ vsub.f64 d6, d14, d7 │ │ │ │ vadd.f64 d14, d14, d7 │ │ │ │ - vstr d11, [r1] │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d6, [r1] │ │ │ │ vstr d14, [r3] │ │ │ │ ldr r3, [sp, #1012] @ 0x3f4 │ │ │ │ - add r6, r3 │ │ │ │ - add lr, r3 │ │ │ │ + add fp, r3 │ │ │ │ + add r7, r3 │ │ │ │ ldr r3, [sp, #1016] @ 0x3f8 │ │ │ │ - add r8, r3 │ │ │ │ - add r5, r3 │ │ │ │ + add sl, r3 │ │ │ │ + add r6, r3 │ │ │ │ ldr r3, [sp, #1020] @ 0x3fc │ │ │ │ - eors r7, r3 │ │ │ │ - eor.w ip, ip, r3 │ │ │ │ + eor.w r2, r2, r3 │ │ │ │ + eor.w r8, r8, r3 │ │ │ │ ldr.w r3, [sp, #1136] @ 0x470 │ │ │ │ subs r3, #1 │ │ │ │ str.w r3, [sp, #1136] @ 0x470 │ │ │ │ - bne.w 1a096 │ │ │ │ + bne.w 1b992 │ │ │ │ addw sp, sp, #1028 @ 0x404 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop.w │ │ │ │ @ instruction: 0xf63b3806 │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 1c680 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 1e050 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ pop {r0, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf18038b2 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ ldr r7, [sp, #24] │ │ │ │ @@ -23247,1868 +24133,1895 @@ │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ │ │ │ │ -0001c410 : │ │ │ │ - ldr r2, [pc, #8] @ (1c41c ) │ │ │ │ - ldr r1, [pc, #12] @ (1c420 ) │ │ │ │ +0001dde0 : │ │ │ │ + ldr r2, [pc, #8] @ (1ddec ) │ │ │ │ + ldr r1, [pc, #12] @ (1ddf0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - @ instruction: 0xf3580007 │ │ │ │ - bgt.n 1c492 │ │ │ │ + ldr r1, [pc, #544] @ (1e010 ) │ │ │ │ + movs r0, r1 │ │ │ │ + blt.n 1de92 │ │ │ │ vaddl.u q8, d15, d0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r6, [pc, #1048] @ 1c848 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r0 │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #396 @ 0x18c │ │ │ │ - add r6, pc │ │ │ │ - ldr r7, [sp, #504] @ 0x1f8 │ │ │ │ - ldrd r5, r4, [sp, #496] @ 0x1f0 │ │ │ │ - cmp r7, #0 │ │ │ │ - ble.w 1cd34 │ │ │ │ - ldr r7, [sp, #508] @ 0x1fc │ │ │ │ - mov.w fp, #136 @ 0x88 │ │ │ │ - vldr d12, [pc, #1004] @ 1c838 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r7, [sp, #380] @ 0x17c │ │ │ │ - ldr r7, [sp, #512] @ 0x200 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r7, [sp, #384] @ 0x180 │ │ │ │ - ldr r7, [pc, #1008] @ (1c84c ) │ │ │ │ - ldr r6, [r6, r7] │ │ │ │ - ldr r6, [r6, #0] │ │ │ │ - str r6, [sp, #388] @ 0x184 │ │ │ │ - movs r6, #80 @ 0x50 │ │ │ │ - vldr d6, [r0] │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ + sub sp, #388 @ 0x184 │ │ │ │ + ldr.w r0, [pc, #2072] @ 1e630 │ │ │ │ + ldr r4, [sp, #496] @ 0x1f0 │ │ │ │ + ldrd lr, sl, [sp, #488] @ 0x1e8 │ │ │ │ + add r0, pc │ │ │ │ + cmp r4, #0 │ │ │ │ + ble.w 1e752 │ │ │ │ + ldr r4, [sp, #500] @ 0x1f4 │ │ │ │ + mov r9, lr │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r4, [sp, #372] @ 0x174 │ │ │ │ + ldr r4, [sp, #504] @ 0x1f8 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r4, [sp, #376] @ 0x178 │ │ │ │ + ldr.w r4, [pc, #2040] @ 1e634 │ │ │ │ + ldr r0, [r0, r4] │ │ │ │ + ldr r0, [r0, #0] │ │ │ │ + str r0, [sp, #380] @ 0x17c │ │ │ │ + add.w r4, r9, r9, lsl #2 │ │ │ │ + vldr d6, [fp] │ │ │ │ + add.w r6, r9, r9, lsl #1 │ │ │ │ + mov.w r0, r4, lsl #4 │ │ │ │ vldr d4, [r1] │ │ │ │ - mov.w lr, #104 @ 0x68 │ │ │ │ - mov.w r8, #24 │ │ │ │ - mul.w ip, r6, r5 │ │ │ │ - mov.w r9, #96 @ 0x60 │ │ │ │ - mov.w sl, #56 @ 0x38 │ │ │ │ - add.w r6, r0, ip │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, r1, ip │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r5, fp, r0 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r1, r0 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - mul.w r6, r7, r5 │ │ │ │ - adds r7, r0, r6 │ │ │ │ - add r6, r1 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, fp, r4 │ │ │ │ + add r4, r1 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - add r7, ip │ │ │ │ - vldr d5, [r7] │ │ │ │ + vldr d7, [r5] │ │ │ │ + add r5, r0 │ │ │ │ + vldr d5, [r5] │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r6] │ │ │ │ - add r6, ip │ │ │ │ - vldr d8, [r6] │ │ │ │ - lsls r6, r5, #6 │ │ │ │ - adds r7, r0, r6 │ │ │ │ - add r6, r1 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add r4, r0 │ │ │ │ + vldr d8, [r4] │ │ │ │ + mov.w r4, r9, lsl #6 │ │ │ │ + add.w r5, fp, r4 │ │ │ │ + add r4, r1 │ │ │ │ + vsub.f64 d11, d3, d7 │ │ │ │ + vadd.f64 d7, d3, d7 │ │ │ │ vsub.f64 d2, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vsub.f64 d8, d0, d1 │ │ │ │ - vadd.f64 d1, d0, d1 │ │ │ │ - vsub.f64 d0, d3, d7 │ │ │ │ - vadd.f64 d7, d3, d7 │ │ │ │ - vsub.f64 d11, d6, d2 │ │ │ │ + vadd.f64 d0, d0, d1 │ │ │ │ + vstr d7, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d1, d6, d2 │ │ │ │ vadd.f64 d13, d6, d2 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add r7, ip │ │ │ │ - vstr d7, [sp, #256] @ 0x100 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add r5, r0 │ │ │ │ vsub.f64 d10, d4, d5 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vstr d11, [sp, #248] @ 0xf8 │ │ │ │ + vldr d7, [r5] │ │ │ │ vstr d8, [sp, #216] @ 0xd8 │ │ │ │ - vldr d7, [r7] │ │ │ │ - mul.w r7, lr, r5 │ │ │ │ - vstr d11, [sp, #240] @ 0xf0 │ │ │ │ - vstr d13, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d9, d6, d7 │ │ │ │ - vsub.f64 d15, d6, d7 │ │ │ │ - vldr d6, [r6] │ │ │ │ - add r6, ip │ │ │ │ - vstr d5, [sp, #224] @ 0xe0 │ │ │ │ - vstr d10, [sp] │ │ │ │ - vldr d11, [r6] │ │ │ │ - adds r6, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ - vstr d1, [sp, #8] │ │ │ │ - vstr d0, [sp, #232] @ 0xe8 │ │ │ │ - vsub.f64 d4, d6, d11 │ │ │ │ - vadd.f64 d11, d6, d11 │ │ │ │ - vldr d6, [r6] │ │ │ │ - mul.w r6, r8, r5 │ │ │ │ - vstr d15, [sp, #96] @ 0x60 │ │ │ │ - mov.w r8, r5, lsl #7 │ │ │ │ - add.w lr, r0, r6 │ │ │ │ - add r6, r1 │ │ │ │ - vstr d4, [sp, #80] @ 0x50 │ │ │ │ - vldr d4, [r7] │ │ │ │ - mul.w r7, r9, r5 │ │ │ │ - vldr d7, [lr] │ │ │ │ - vadd.f64 d13, d6, d7 │ │ │ │ + vstr d13, [sp, #264] @ 0x108 │ │ │ │ + vstr d10, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d15, d6, d7 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - adds r6, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ - vsub.f64 d5, d4, d7 │ │ │ │ - vldr d6, [r6] │ │ │ │ - lsls r6, r5, #4 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add r4, r0 │ │ │ │ + vldr d13, [r4] │ │ │ │ + mov.w r4, #104 @ 0x68 │ │ │ │ + mul.w r5, r4, r9 │ │ │ │ + vstr d4, [sp, #232] @ 0xe8 │ │ │ │ + vstr d3, [sp, #80] @ 0x50 │ │ │ │ + add.w r4, fp, r5 │ │ │ │ + add r5, r1 │ │ │ │ + vstr d0, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d14, d6, d13 │ │ │ │ + vadd.f64 d13, d6, d13 │ │ │ │ + vldr d6, [r4] │ │ │ │ + mov.w r4, r6, lsl #3 │ │ │ │ + add.w r7, fp, r4 │ │ │ │ + vldr d4, [r5] │ │ │ │ + add r4, r1 │ │ │ │ + mov.w r5, r6, lsl #5 │ │ │ │ + vldr d7, [r7] │ │ │ │ + mov.w r6, r6, lsl #4 │ │ │ │ + vstr d14, [sp, #64] @ 0x40 │ │ │ │ + vstr d1, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d11, d6, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, fp, r5 │ │ │ │ + add r5, r1 │ │ │ │ + vldr d6, [r4] │ │ │ │ + mov.w r4, r9, lsl #4 │ │ │ │ + add.w r7, fp, r4 │ │ │ │ + vstr d5, [sp, #72] @ 0x48 │ │ │ │ + vsub.f64 d14, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - add.w lr, r0, r6 │ │ │ │ - add r6, r1 │ │ │ │ - vstr d3, [sp, #88] @ 0x58 │ │ │ │ - vstr d5, [sp, #104] @ 0x68 │ │ │ │ - vldr d5, [r7] │ │ │ │ - mul.w r7, fp, r5 │ │ │ │ - vldr d7, [r6] │ │ │ │ - adds r6, r0, r7 │ │ │ │ - vldr d10, [lr] │ │ │ │ - add r7, r1 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, r1, r4 │ │ │ │ + add r4, r9 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, fp, r4 │ │ │ │ + add r4, r1 │ │ │ │ + vldr d10, [r7] │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - mul.w r6, sl, r5 │ │ │ │ + vldr d7, [r5] │ │ │ │ + mov.w r5, r9, lsl #3 │ │ │ │ vadd.f64 d0, d6, d10 │ │ │ │ vsub.f64 d10, d6, d10 │ │ │ │ - add.w lr, r0, r6 │ │ │ │ - add r6, r1 │ │ │ │ - vldr d6, [lr] │ │ │ │ - vldr d8, [r6] │ │ │ │ - lsls r6, r5, #5 │ │ │ │ + sub.w r7, r5, r9 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w ip, fp, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vldr d6, [ip] │ │ │ │ + vldr d8, [r7] │ │ │ │ + vsub.f64 d12, d7, d6 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - adds r7, r0, r6 │ │ │ │ - add r6, r1 │ │ │ │ - vsub.f64 d14, d0, d1 │ │ │ │ + vldr d6, [r4] │ │ │ │ + mov.w r4, r9, lsl #5 │ │ │ │ + add.w r7, fp, r4 │ │ │ │ + add r4, r1 │ │ │ │ vsub.f64 d2, d6, d8 │ │ │ │ + vsub.f64 d9, d0, d1 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ - vsub.f64 d8, d9, d13 │ │ │ │ - vadd.f64 d0, d0, d1 │ │ │ │ - vadd.f64 d13, d9, d13 │ │ │ │ - vstr d14, [sp, #24] │ │ │ │ - vadd.f64 d15, d8, d14 │ │ │ │ - vsub.f64 d14, d5, d6 │ │ │ │ - vadd.f64 d6, d5, d6 │ │ │ │ - vadd.f64 d1, d13, d0 │ │ │ │ - vstr d0, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d0, d3, d7 │ │ │ │ - vstr d13, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d8, d15, d11 │ │ │ │ + vadd.f64 d1, d0, d1 │ │ │ │ + vadd.f64 d15, d15, d11 │ │ │ │ + vstr d8, [sp, #8] │ │ │ │ + vsub.f64 d7, d5, d6 │ │ │ │ + vstr d9, [sp, #16] │ │ │ │ + vadd.f64 d9, d8, d9 │ │ │ │ + vsub.f64 d8, d13, d4 │ │ │ │ + vadd.f64 d4, d13, d4 │ │ │ │ + vadd.f64 d13, d5, d6 │ │ │ │ + vldr d5, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d0, d15, d1 │ │ │ │ + vstr d15, [sp, #48] @ 0x30 │ │ │ │ + vldr d15, [sp, #80] @ 0x50 │ │ │ │ + vadd.f64 d6, d4, d13 │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ + vadd.f64 d7, d8, d7 │ │ │ │ + vstr d1, [sp, #56] @ 0x38 │ │ │ │ + vsub.f64 d1, d3, d12 │ │ │ │ + vstr d13, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d13, d10, d2 │ │ │ │ - vstr d15, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d15, d11, d4 │ │ │ │ - vadd.f64 d11, d11, d4 │ │ │ │ - vstr d6, [sp, #56] @ 0x38 │ │ │ │ - vldr d4, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d2, d10, d2 │ │ │ │ - vstr d1, [sp, #288] @ 0x120 │ │ │ │ - vadd.f64 d7, d3, d7 │ │ │ │ - vstr d15, [sp, #32] │ │ │ │ - vadd.f64 d15, d15, d14 │ │ │ │ - vadd.f64 d5, d11, d6 │ │ │ │ - vldr d6, [sp, #80] @ 0x50 │ │ │ │ - vstr d14, [sp, #40] @ 0x28 │ │ │ │ - vldr d14, [sp, #96] @ 0x60 │ │ │ │ - vsub.f64 d1, d6, d4 │ │ │ │ - vstr d11, [sp, #48] @ 0x30 │ │ │ │ - vstr d5, [sp, #280] @ 0x118 │ │ │ │ - vstr d15, [sp, #272] @ 0x110 │ │ │ │ - vstr d7, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d5, d1, d0 │ │ │ │ - vstr d1, [sp, #80] @ 0x50 │ │ │ │ - vstr d8, [sp, #16] │ │ │ │ - vstr d0, [sp, #88] @ 0x58 │ │ │ │ - vstr d2, [sp, #120] @ 0x78 │ │ │ │ - vstr d5, [sp, #296] @ 0x128 │ │ │ │ - vldr d5, [sp, #104] @ 0x68 │ │ │ │ - vstr d13, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d1, d14, d5 │ │ │ │ - vsub.f64 d11, d14, d5 │ │ │ │ - vadd.f64 d10, d1, d2 │ │ │ │ - vadd.f64 d15, d11, d13 │ │ │ │ - vstr d11, [sp, #96] @ 0x60 │ │ │ │ - vstr d1, [sp, #112] @ 0x70 │ │ │ │ - vstr d10, [sp, #312] @ 0x138 │ │ │ │ - vadd.f64 d10, d6, d4 │ │ │ │ - vstr d15, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d7, d10, d7 │ │ │ │ - vstr d10, [sp, #128] @ 0x80 │ │ │ │ - vstr d7, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d10, d10, d2 │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ + vadd.f64 d2, d3, d12 │ │ │ │ + vstr d8, [sp] │ │ │ │ + vsub.f64 d11, d15, d14 │ │ │ │ + vadd.f64 d14, d15, d14 │ │ │ │ + vstr d0, [sp, #296] @ 0x128 │ │ │ │ + vstr d6, [sp, #288] @ 0x120 │ │ │ │ + vldr d6, [sp, #64] @ 0x40 │ │ │ │ + vstr d7, [sp, #280] @ 0x118 │ │ │ │ + vstr d1, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d7, d11, d13 │ │ │ │ + vstr d10, [sp, #104] @ 0x68 │ │ │ │ + vstr d14, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d14, d14, d10 │ │ │ │ + vstr d11, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d4, d6, d5 │ │ │ │ + vadd.f64 d15, d6, d5 │ │ │ │ vldr d6, [r7] │ │ │ │ - add r7, ip │ │ │ │ + add r7, r0 │ │ │ │ + vstr d7, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d0, d4, d1 │ │ │ │ + vadd.f64 d10, d15, d2 │ │ │ │ vldr d7, [r7] │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r6] │ │ │ │ - add r6, ip │ │ │ │ - vstr d7, [sp, #192] @ 0xc0 │ │ │ │ - vmov.f64 d2, d3 │ │ │ │ - vldr d7, [r6] │ │ │ │ - movs r6, #72 @ 0x48 │ │ │ │ - mul.w r7, r6, r5 │ │ │ │ - vsub.f64 d0, d6, d7 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vstr d2, [sp, #144] @ 0x90 │ │ │ │ - add.w lr, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ - movs r6, #80 @ 0x50 │ │ │ │ - vstr d0, [sp, #176] @ 0xb0 │ │ │ │ - vldr d6, [lr] │ │ │ │ - add lr, ip │ │ │ │ - vstr d7, [sp, #152] @ 0x98 │ │ │ │ - vldr d7, [lr] │ │ │ │ + vstr d14, [sp, #320] @ 0x140 │ │ │ │ + vstr d4, [sp, #64] @ 0x40 │ │ │ │ + vstr d15, [sp, #112] @ 0x70 │ │ │ │ + vstr d13, [sp, #88] @ 0x58 │ │ │ │ + vstr d2, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ - vsub.f64 d9, d6, d7 │ │ │ │ + vstr d0, [sp, #304] @ 0x130 │ │ │ │ + vstr d10, [sp, #328] @ 0x148 │ │ │ │ + vmov.f64 d15, d14 │ │ │ │ + vsub.f64 d14, d6, d7 │ │ │ │ + vstr d14, [sp, #184] @ 0xb8 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add r4, r0 │ │ │ │ + vldr d13, [r4] │ │ │ │ + add.w r4, r5, r9 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r7, fp, r4 │ │ │ │ + add r4, r1 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add r4, r0 │ │ │ │ + vsub.f64 d0, d6, d13 │ │ │ │ + vadd.f64 d13, d6, d13 │ │ │ │ vldr d6, [r7] │ │ │ │ - add r7, ip │ │ │ │ - vldr d10, [r7] │ │ │ │ - add.w r7, r0, r8 │ │ │ │ - add r8, r1 │ │ │ │ - vstr d9, [sp, #184] @ 0xb8 │ │ │ │ - vsub.f64 d9, d2, d14 │ │ │ │ - vsub.f64 d15, d6, d10 │ │ │ │ - vadd.f64 d10, d6, d10 │ │ │ │ + add r7, r0 │ │ │ │ + vldr d7, [r7] │ │ │ │ + vstr d0, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d11, d6, d7 │ │ │ │ + vsub.f64 d10, d6, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov.w r4, r9, lsl #7 │ │ │ │ + add.w r7, fp, r4 │ │ │ │ + add r4, r1 │ │ │ │ vldr d6, [r7] │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ - vldr d3, [r8] │ │ │ │ - vstr d9, [sp, #160] @ 0xa0 │ │ │ │ - mul.w lr, r7, r5 │ │ │ │ - mul.w r7, r4, r7 │ │ │ │ - add.w r9, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ - vldr d7, [lr] │ │ │ │ - mov.w lr, r5, lsl #3 │ │ │ │ - add.w r8, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ - vldr d13, [r9] │ │ │ │ - mul.w r9, r6, r4 │ │ │ │ - vsub.f64 d11, d3, d7 │ │ │ │ - vadd.f64 d3, d3, d7 │ │ │ │ - vldr d5, [r8] │ │ │ │ - add r8, ip │ │ │ │ - vldr d4, [lr] │ │ │ │ - add lr, ip │ │ │ │ - vadd.f64 d8, d6, d13 │ │ │ │ - vsub.f64 d13, d6, d13 │ │ │ │ - vldr d7, [r8] │ │ │ │ - add.w ip, r2, r9 │ │ │ │ - vldr d6, [sp, #152] @ 0x98 │ │ │ │ - mov.w r8, r4, lsl #4 │ │ │ │ - add r9, r3 │ │ │ │ - vadd.f64 d0, d5, d7 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [lr] │ │ │ │ - mov.w lr, #112 @ 0x70 │ │ │ │ - vsub.f64 d2, d8, d0 │ │ │ │ - vsub.f64 d1, d4, d7 │ │ │ │ + add.w r7, fp, r6 │ │ │ │ + add r6, r1 │ │ │ │ + vsub.f64 d14, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, fp, r5 │ │ │ │ + add r5, r1 │ │ │ │ + vsub.f64 d12, d15, d11 │ │ │ │ + vldr d7, [r6] │ │ │ │ + mov.w r6, sl, lsl #3 │ │ │ │ + vstr d14, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d3, d13, d4 │ │ │ │ + vadd.f64 d13, d13, d4 │ │ │ │ + vldr d14, [r7] │ │ │ │ + vstr d12, [sp, #136] @ 0x88 │ │ │ │ + vstr d10, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d8, d6, d14 │ │ │ │ + vsub.f64 d14, d6, d14 │ │ │ │ + vsub.f64 d6, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vstr d6, [sp, #192] @ 0xc0 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add r4, r0 │ │ │ │ + vldr d10, [r4] │ │ │ │ + vadd.f64 d0, d6, d10 │ │ │ │ + vsub.f64 d10, d6, d10 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add r5, r0 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, sl, sl, lsl #2 │ │ │ │ + mov.w r8, r5, lsl #4 │ │ │ │ + add.w r0, r2, r8 │ │ │ │ + add r8, r3 │ │ │ │ + vsub.f64 d1, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vsub.f64 d7, d8, d0 │ │ │ │ vadd.f64 d8, d8, d0 │ │ │ │ - vldr d0, [sp, #176] @ 0xb0 │ │ │ │ - mul.w lr, lr, r4 │ │ │ │ - vadd.f64 d7, d9, d2 │ │ │ │ - vstr d2, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d2, d6, d10 │ │ │ │ - vsub.f64 d6, d3, d4 │ │ │ │ - vadd.f64 d4, d3, d4 │ │ │ │ - vadd.f64 d9, d2, d6 │ │ │ │ - vsub.f64 d6, d2, d6 │ │ │ │ - vstr d9, [sp, #328] @ 0x148 │ │ │ │ - vldr d9, [sp, #152] @ 0x98 │ │ │ │ - vstr d4, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d10, d9, d10 │ │ │ │ - vadd.f64 d3, d10, d4 │ │ │ │ - vstr d3, [sp, #336] @ 0x150 │ │ │ │ - vldr d3, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d4, d3, d14 │ │ │ │ - vsub.f64 d14, d11, d5 │ │ │ │ - vadd.f64 d11, d11, d5 │ │ │ │ - vldr d5, [pc, #68] @ 1c840 │ │ │ │ - vadd.f64 d3, d4, d8 │ │ │ │ - vstr d4, [sp, #144] @ 0x90 │ │ │ │ - vstr d3, [sp, #344] @ 0x158 │ │ │ │ - vldr d9, [sp, #184] @ 0xb8 │ │ │ │ - vstr d14, [sp, #184] @ 0xb8 │ │ │ │ - vsub.f64 d3, d0, d9 │ │ │ │ - vadd.f64 d0, d0, d9 │ │ │ │ - vldr d9, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d4, d3, d14 │ │ │ │ - vstr d3, [sp, #176] @ 0xb0 │ │ │ │ - vldr d3, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d14, d13, d1 │ │ │ │ - vadd.f64 d1, d13, d1 │ │ │ │ - b.n 1c850 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ - strb r7, [r7, r3] │ │ │ │ - asrs r4, r0, #13 │ │ │ │ - ldr r6, [r1, #112] @ 0x70 │ │ │ │ - subs r7, #238 @ 0xee │ │ │ │ - b.w ff4c4f72 │ │ │ │ - b.n 1cf36 │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - movs r7, #142 @ 0x8e │ │ │ │ - movs r0, r1 │ │ │ │ - lsls r0, r7, #15 │ │ │ │ - movs r0, r0 │ │ │ │ - vstr d0, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d13, d0, d11 │ │ │ │ - vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d4, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d4, d3, d15 │ │ │ │ - vadd.f64 d15, d3, d15 │ │ │ │ - vstr d14, [sp, #200] @ 0xc8 │ │ │ │ - vstr d4, [sp, #192] @ 0xc0 │ │ │ │ - vadd.f64 d4, d4, d14 │ │ │ │ - vldr d14, [sp, #40] @ 0x28 │ │ │ │ - vstr d4, [sp, #360] @ 0x168 │ │ │ │ - vadd.f64 d4, d15, d1 │ │ │ │ - vstr d4, [sp, #368] @ 0x170 │ │ │ │ - vldr d4, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d3, d7, d4 │ │ │ │ - vadd.f64 d7, d4, d7 │ │ │ │ + vadd.f64 d2, d12, d7 │ │ │ │ + vstr d7, [sp, #144] @ 0x90 │ │ │ │ + vsub.f64 d7, d5, d6 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ + vadd.f64 d6, d15, d11 │ │ │ │ + vldr d11, [sp, #192] @ 0xc0 │ │ │ │ + vsub.f64 d15, d14, d1 │ │ │ │ + vadd.f64 d1, d14, d1 │ │ │ │ + vadd.f64 d12, d3, d7 │ │ │ │ + vsub.f64 d7, d3, d7 │ │ │ │ + vadd.f64 d4, d13, d5 │ │ │ │ + vadd.f64 d0, d6, d8 │ │ │ │ + vstr d5, [sp, #152] @ 0x98 │ │ │ │ + vstr d6, [sp, #160] @ 0xa0 │ │ │ │ + vldr d6, [sp, #176] @ 0xb0 │ │ │ │ + vstr d12, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d12, d11, d10 │ │ │ │ + vstr d4, [sp, #344] @ 0x158 │ │ │ │ + vldr d4, [sp, #168] @ 0xa8 │ │ │ │ + vstr d12, [sp, #176] @ 0xb0 │ │ │ │ + vsub.f64 d5, d4, d6 │ │ │ │ + vadd.f64 d6, d4, d6 │ │ │ │ vmov.f64 d4, d9 │ │ │ │ - vmul.f64 d3, d3, d5 │ │ │ │ - vldr d5, [sp, #32] │ │ │ │ - vmls.f64 d4, d7, d0 │ │ │ │ - vadd.f64 d7, d9, d7 │ │ │ │ - vldr d9, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d5, d5, d14 │ │ │ │ - vldr d14, [pc, #1016] @ 1cca8 │ │ │ │ - vstr d7, [ip] │ │ │ │ - add.w ip, r2, lr │ │ │ │ - vmul.f64 d2, d6, d14 │ │ │ │ + vstr d5, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d5, d5, d12 │ │ │ │ + vldr d12, [sp, #128] @ 0x80 │ │ │ │ + vstr d5, [sp, #352] @ 0x160 │ │ │ │ + vldr d5, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d12, d5, d12 │ │ │ │ + vstr d12, [sp, #184] @ 0xb8 │ │ │ │ + vstr d15, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d15, d12, d15 │ │ │ │ + vstr d6, [sp, #200] @ 0xc8 │ │ │ │ + vldr d12, [sp, #128] @ 0x80 │ │ │ │ + vldr d9, [sp] │ │ │ │ + vstr d15, [sp, #360] @ 0x168 │ │ │ │ + vadd.f64 d15, d5, d12 │ │ │ │ + vldr d12, [sp, #216] @ 0xd8 │ │ │ │ + vldr d5, [pc, #1004] @ 1e618 │ │ │ │ + vadd.f64 d14, d15, d1 │ │ │ │ + vstr d15, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d15, d11, d10 │ │ │ │ + vldr d10, [pc, #996] @ 1e620 │ │ │ │ + vmov.f64 d11, d5 │ │ │ │ + vadd.f64 d6, d6, d15 │ │ │ │ + vmul.f64 d3, d7, d10 │ │ │ │ + vstr d6, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d6, d2, d4 │ │ │ │ + vadd.f64 d4, d4, d2 │ │ │ │ + vmov.f64 d2, #80 @ 0x3e800000 0.250 │ │ │ │ + vmul.f64 d6, d6, d5 │ │ │ │ + vmov.f64 d5, d12 │ │ │ │ + vmls.f64 d5, d4, d2 │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ + vadd.f64 d4, d12, d4 │ │ │ │ + str r5, [sp, #24] │ │ │ │ + vldr d12, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d2, d9, d2 │ │ │ │ + vldr d9, [pc, #940] @ 1e628 │ │ │ │ + vstr d4, [r0] │ │ │ │ + sub.w r0, r6, sl │ │ │ │ + mov.w ip, r0, lsl #4 │ │ │ │ + str r0, [sp, #216] @ 0xd8 │ │ │ │ + add.w r0, r2, ip │ │ │ │ + add ip, r3 │ │ │ │ + vnmls.f64 d3, d2, d9 │ │ │ │ + vmul.f64 d2, d2, d10 │ │ │ │ + vmla.f64 d2, d7, d9 │ │ │ │ + vadd.f64 d7, d6, d5 │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vldr d6, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d4, d7, d2 │ │ │ │ + vadd.f64 d2, d2, d7 │ │ │ │ + vsub.f64 d7, d5, d3 │ │ │ │ + vadd.f64 d3, d3, d5 │ │ │ │ + vsub.f64 d5, d12, d6 │ │ │ │ + vstr d4, [r0] │ │ │ │ + add.w r0, sl, sl, lsl #1 │ │ │ │ + vadd.f64 d4, d6, d12 │ │ │ │ + vldr d12, [sp, #136] @ 0x88 │ │ │ │ + mov.w lr, r0, lsl #4 │ │ │ │ + vmul.f64 d5, d5, d11 │ │ │ │ + str r0, [sp, #0] │ │ │ │ + add.w r0, r2, lr │ │ │ │ + vldr d11, [sp, #224] @ 0xe0 │ │ │ │ add lr, r3 │ │ │ │ - vadd.f64 d7, d3, d4 │ │ │ │ - vsub.f64 d4, d4, d3 │ │ │ │ - vnmls.f64 d2, d5, d12 │ │ │ │ - vmul.f64 d5, d5, d14 │ │ │ │ - vmla.f64 d5, d6, d12 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vldr d14, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d6, d7, d5 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - vsub.f64 d7, d4, d2 │ │ │ │ - vadd.f64 d2, d2, d4 │ │ │ │ - vldr d4, [sp, #272] @ 0x110 │ │ │ │ - vstr d6, [ip] │ │ │ │ - add.w ip, r2, r7 │ │ │ │ - vldr d6, [sp] │ │ │ │ + vstr d2, [r0] │ │ │ │ + mov.w r0, sl, lsl #4 │ │ │ │ + vmov.f64 d2, #80 @ 0x3e800000 0.250 │ │ │ │ + add.w r4, r2, r0 │ │ │ │ + vstr d7, [r4] │ │ │ │ + add.w r4, r6, sl │ │ │ │ + vmov.f64 d6, d11 │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ + vmov.f64 d10, d2 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r5, r2, r7 │ │ │ │ add r7, r3 │ │ │ │ - vstr d5, [ip] │ │ │ │ - add.w ip, r2, r8 │ │ │ │ - vsub.f64 d5, d9, d4 │ │ │ │ - vadd.f64 d4, d4, d9 │ │ │ │ - vldr d9, [sp, #160] @ 0xa0 │ │ │ │ - add r8, r3 │ │ │ │ - vstr d7, [ip] │ │ │ │ - mov.w ip, #144 @ 0x90 │ │ │ │ - vldr d7, [pc, #916] @ 1ccb0 │ │ │ │ - vmls.f64 d6, d4, d0 │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - vmul.f64 d5, d5, d7 │ │ │ │ - add.w r6, r2, ip │ │ │ │ - add ip, r3 │ │ │ │ - vstr d2, [r6] │ │ │ │ - movs r6, #72 @ 0x48 │ │ │ │ - vldr d2, [sp, #24] │ │ │ │ - mul.w r6, r4, r6 │ │ │ │ - vsub.f64 d7, d3, d2 │ │ │ │ - vsub.f64 d2, d9, d14 │ │ │ │ - vldr d9, [pc, #864] @ 1cca8 │ │ │ │ - vmul.f64 d3, d2, d9 │ │ │ │ - vnmls.f64 d3, d7, d12 │ │ │ │ - vmul.f64 d7, d7, d9 │ │ │ │ - vmla.f64 d7, d2, d12 │ │ │ │ - vldr d2, [sp] │ │ │ │ - vadd.f64 d4, d2, d4 │ │ │ │ - vstr d4, [r9] │ │ │ │ + vmls.f64 d6, d4, d2 │ │ │ │ + vadd.f64 d4, d11, d4 │ │ │ │ + vstr d3, [r5] │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ + vstr d4, [r8] │ │ │ │ + mov.w r8, sl, lsl #6 │ │ │ │ + vsub.f64 d7, d3, d9 │ │ │ │ + vldr d9, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - mov.w r9, #96 @ 0x60 │ │ │ │ + vldr d5, [sp, #296] @ 0x128 │ │ │ │ + vsub.f64 d2, d12, d9 │ │ │ │ + vldr d12, [pc, #732] @ 1e620 │ │ │ │ + vldr d9, [pc, #736] @ 1e628 │ │ │ │ + vmul.f64 d3, d2, d12 │ │ │ │ + vnmls.f64 d3, d7, d9 │ │ │ │ + vmul.f64 d7, d7, d12 │ │ │ │ + vldr d12, [sp, #152] @ 0x98 │ │ │ │ + vmla.f64 d7, d2, d9 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r7] │ │ │ │ - vstr d7, [lr] │ │ │ │ + vadd.f64 d4, d5, d0 │ │ │ │ + vstr d2, [lr] │ │ │ │ + vstr d7, [ip] │ │ │ │ vadd.f64 d7, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - mul.w lr, r9, r4 │ │ │ │ + add.w ip, r3, r0 │ │ │ │ + vstr d7, [ip] │ │ │ │ + mov.w ip, sl, lsl #5 │ │ │ │ + vldr d7, [pc, #656] @ 1e618 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vsub.f64 d6, d0, d5 │ │ │ │ + vldr d0, [sp, #240] @ 0xf0 │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ + vmul.f64 d6, d6, d7 │ │ │ │ + vsub.f64 d7, d13, d12 │ │ │ │ + vldr d9, [sp, #40] @ 0x28 │ │ │ │ + vmov.f64 d5, d0 │ │ │ │ + vmov.f64 d13, #80 @ 0x3e800000 0.250 │ │ │ │ + vldr d12, [pc, #620] @ 1e620 │ │ │ │ + mov.w lr, r7, lsl #5 │ │ │ │ + vmls.f64 d5, d4, d10 │ │ │ │ + vadd.f64 d4, d0, d4 │ │ │ │ + vldr d0, [pc, #596] @ 1e618 │ │ │ │ add.w r7, r2, lr │ │ │ │ add lr, r3 │ │ │ │ - vstr d7, [r8] │ │ │ │ - mov.w r8, r4, lsl #6 │ │ │ │ - vstr d6, [ip] │ │ │ │ - mov.w ip, r4, lsl #5 │ │ │ │ - vldr d9, [sp, #344] @ 0x158 │ │ │ │ - vldr d4, [sp, #288] @ 0x120 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vldr d14, [sp, #48] @ 0x30 │ │ │ │ - vsub.f64 d6, d9, d4 │ │ │ │ - vadd.f64 d4, d4, d9 │ │ │ │ - vldr d7, [pc, #752] @ 1ccb0 │ │ │ │ - vldr d9, [sp, #152] @ 0x98 │ │ │ │ - vmls.f64 d3, d4, d0 │ │ │ │ - vmul.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d7, d10, d9 │ │ │ │ - vldr d9, [pc, #724] @ 1cca8 │ │ │ │ - vldr d10, [pc, #728] @ 1ccb0 │ │ │ │ - vmov.f64 d5, d3 │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d2, d14, d3 │ │ │ │ - vldr d14, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d3, d2, d9 │ │ │ │ - vmla.f64 d3, d7, d12 │ │ │ │ - vmul.f64 d7, d7, d9 │ │ │ │ - vldr d9, [sp, #336] @ 0x150 │ │ │ │ - vnmls.f64 d7, d2, d12 │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - vadd.f64 d4, d2, d4 │ │ │ │ + vsub.f64 d2, d3, d9 │ │ │ │ + vldr d9, [pc, #600] @ 1e628 │ │ │ │ + vmov.f64 d11, d12 │ │ │ │ vstr d4, [r2] │ │ │ │ + vmul.f64 d3, d2, d12 │ │ │ │ + vmov.f64 d10, d9 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vmla.f64 d3, d7, d9 │ │ │ │ + vmul.f64 d7, d7, d12 │ │ │ │ + vldr d12, [sp, #344] @ 0x158 │ │ │ │ + vnmls.f64 d7, d2, d9 │ │ │ │ + vldr d9, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d2, [r7] │ │ │ │ add.w r7, r2, r8 │ │ │ │ add r8, r3 │ │ │ │ vstr d7, [r7] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ add.w r7, r2, ip │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vldr d6, [sp, #280] @ 0x118 │ │ │ │ + vldr d6, [sp, #288] @ 0x120 │ │ │ │ add ip, r3 │ │ │ │ vstr d7, [r7] │ │ │ │ - lsls r7, r4, #7 │ │ │ │ - add.w r9, r2, r7 │ │ │ │ - vadd.f64 d4, d6, d9 │ │ │ │ - vsub.f64 d7, d9, d6 │ │ │ │ - vldr d6, [sp, #144] @ 0x90 │ │ │ │ - vldr d9, [sp, #224] @ 0xe0 │ │ │ │ + mov.w r7, sl, lsl #7 │ │ │ │ + vadd.f64 d4, d6, d12 │ │ │ │ + vsub.f64 d7, d12, d6 │ │ │ │ + vldr d6, [sp, #160] @ 0xa0 │ │ │ │ + add.w r5, r2, r7 │ │ │ │ add r7, r3 │ │ │ │ - vstr d3, [r9] │ │ │ │ - vldr d3, [sp, #64] @ 0x40 │ │ │ │ + vldr d12, [sp, #232] @ 0xe8 │ │ │ │ + vstr d3, [r5] │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ - vldr d8, [pc, #580] @ 1cca8 │ │ │ │ - vmov.f64 d5, d9 │ │ │ │ - vmls.f64 d5, d4, d0 │ │ │ │ - vmul.f64 d7, d7, d10 │ │ │ │ - vsub.f64 d2, d3, d14 │ │ │ │ - vadd.f64 d4, d9, d4 │ │ │ │ - vldr d9, [sp, #352] @ 0x160 │ │ │ │ - vldr d14, [sp, #112] @ 0x70 │ │ │ │ - vmul.f64 d3, d2, d8 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmov.f64 d5, d12 │ │ │ │ + vldr d8, [sp, #352] @ 0x160 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + vsub.f64 d2, d3, d9 │ │ │ │ + vmls.f64 d5, d4, d13 │ │ │ │ + vldr d9, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d4, d12, d4 │ │ │ │ + vmul.f64 d3, d2, d11 │ │ │ │ vstr d4, [r3] │ │ │ │ - vmla.f64 d3, d6, d12 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ - vmov.f64 d8, d10 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #296] @ 0x128 │ │ │ │ - vnmls.f64 d6, d2, d12 │ │ │ │ + vldr d5, [sp, #304] @ 0x130 │ │ │ │ + vmla.f64 d3, d6, d10 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ + vldr d11, [sp, #248] @ 0xf8 │ │ │ │ + vnmls.f64 d6, d2, d10 │ │ │ │ vsub.f64 d2, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vadd.f64 d4, d5, d9 │ │ │ │ + vadd.f64 d4, d5, d8 │ │ │ │ vstr d2, [r8] │ │ │ │ + vldr d2, [sp, #104] @ 0x68 │ │ │ │ vstr d6, [lr] │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ - vldr d2, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - mov.w lr, #104 @ 0x68 │ │ │ │ + vldr d3, [sp, #96] @ 0x60 │ │ │ │ vstr d6, [ip] │ │ │ │ - vsub.f64 d6, d9, d5 │ │ │ │ - vsub.f64 d2, d14, d2 │ │ │ │ + vsub.f64 d6, d8, d5 │ │ │ │ + vmov.f64 d5, d11 │ │ │ │ + vsub.f64 d2, d3, d2 │ │ │ │ vstr d7, [r7] │ │ │ │ - vsub.f64 d7, d15, d1 │ │ │ │ - vldr d15, [pc, #456] @ 1cca8 │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ - mul.w lr, lr, r4 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ - vldr d10, [sp, #232] @ 0xe8 │ │ │ │ - vmul.f64 d3, d2, d15 │ │ │ │ - mul.w ip, fp, r4 │ │ │ │ - vmla.f64 d3, d7, d12 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ - vmov.f64 d5, d10 │ │ │ │ - mul.w r8, r7, r4 │ │ │ │ - vmls.f64 d5, d4, d0 │ │ │ │ - vadd.f64 d4, d10, d4 │ │ │ │ - add.w r7, r3, r8 │ │ │ │ - vmov.f64 d1, d8 │ │ │ │ - vnmls.f64 d7, d2, d12 │ │ │ │ - add r8, r2 │ │ │ │ + vsub.f64 d7, d9, d1 │ │ │ │ + vldr d1, [pc, #332] @ 1e620 │ │ │ │ + vmov.f64 d8, d13 │ │ │ │ + add.w r7, r3, r5 │ │ │ │ + mov.w ip, #104 @ 0x68 │ │ │ │ + add r5, r2 │ │ │ │ + vmls.f64 d5, d4, d13 │ │ │ │ + vmov.f64 d13, d10 │ │ │ │ + vadd.f64 d4, d11, d4 │ │ │ │ + mul.w ip, ip, sl │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ + vmul.f64 d3, d2, d1 │ │ │ │ vstr d4, [r7] │ │ │ │ - add.w r7, r3, lr │ │ │ │ - add lr, r2 │ │ │ │ + add.w r7, r3, ip │ │ │ │ + add ip, r2 │ │ │ │ + vmla.f64 d3, d7, d10 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vmov.f64 d10, d1 │ │ │ │ + vmov.f64 d1, d0 │ │ │ │ + vmov.f64 d0, d8 │ │ │ │ + vnmls.f64 d7, d2, d13 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d2, [r7] │ │ │ │ - add.w r7, r3, ip │ │ │ │ - add ip, r2 │ │ │ │ - vstr d7, [r7] │ │ │ │ + add.w r7, r0, sl │ │ │ │ + sub.w r0, r0, sl │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + add.w lr, r3, r7 │ │ │ │ + add r7, r2 │ │ │ │ + vstr d7, [lr] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ - lsls r7, r4, #3 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - add.w r9, r3, r7 │ │ │ │ - add r7, r2 │ │ │ │ - vstr d7, [r9] │ │ │ │ - add.w r9, r3, r6 │ │ │ │ + add.w lr, r3, r6 │ │ │ │ + vldr d6, [sp, #320] @ 0x140 │ │ │ │ add r6, r2 │ │ │ │ - vstr d3, [r9] │ │ │ │ - vldr d6, [sp, #312] @ 0x138 │ │ │ │ - vldr d5, [sp, #368] @ 0x170 │ │ │ │ - vldr d3, [sp, #80] @ 0x50 │ │ │ │ - vldr d2, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d7, d5, d6 │ │ │ │ - vldr d14, [sp, #184] @ 0xb8 │ │ │ │ - vldr d9, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d4, d6, d5 │ │ │ │ - vsub.f64 d2, d3, d2 │ │ │ │ - vldr d10, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vsub.f64 d6, d9, d14 │ │ │ │ - vldr d8, [sp, #248] @ 0xf8 │ │ │ │ - vmul.f64 d3, d2, d15 │ │ │ │ - vldr d14, [sp, #200] @ 0xc8 │ │ │ │ - vmov.f64 d5, d8 │ │ │ │ - vmla.f64 d3, d6, d12 │ │ │ │ - vmls.f64 d5, d4, d0 │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ - vldr d8, [sp, #256] @ 0x100 │ │ │ │ - vnmls.f64 d6, d2, d12 │ │ │ │ - vstr d4, [r8] │ │ │ │ - mov.w r8, #24 │ │ │ │ + vstr d7, [lr] │ │ │ │ + add.w lr, r3, r4 │ │ │ │ + add r4, r2 │ │ │ │ + vadd.f64 d4, d6, d14 │ │ │ │ + vsub.f64 d7, d14, d6 │ │ │ │ + vstr d3, [lr] │ │ │ │ + vldr d11, [sp, #264] @ 0x108 │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ + vldr d9, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vldr d12, [sp, #168] @ 0xa8 │ │ │ │ + vmov.f64 d5, d11 │ │ │ │ + vldr d14, [sp, #176] @ 0xb0 │ │ │ │ + vsub.f64 d2, d3, d9 │ │ │ │ + vmls.f64 d5, d4, d8 │ │ │ │ + vldr d9, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d4, d11, d4 │ │ │ │ + vldr d11, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d6, d12, d14 │ │ │ │ + vldr d12, [sp, #184] @ 0xb8 │ │ │ │ + vmov.f64 d14, d13 │ │ │ │ + vmul.f64 d3, d2, d10 │ │ │ │ + vldr d8, [sp, #272] @ 0x110 │ │ │ │ + vstr d4, [r5] │ │ │ │ + mov.w r5, #88 @ 0x58 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ - mul.w r8, r8, r4 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #320] @ 0x140 │ │ │ │ + vldr d5, [sp, #208] @ 0xd0 │ │ │ │ + vmla.f64 d3, d6, d13 │ │ │ │ + vmul.f64 d6, d6, d10 │ │ │ │ + vnmls.f64 d6, d2, d13 │ │ │ │ + vldr d13, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #192] @ 0xc0 │ │ │ │ - vstr d2, [lr] │ │ │ │ - mov.w lr, #120 @ 0x78 │ │ │ │ - vsub.f64 d2, d3, d14 │ │ │ │ - vstr d4, [ip] │ │ │ │ - vstr d6, [r7] │ │ │ │ + vstr d2, [ip] │ │ │ │ + vsub.f64 d2, d12, d9 │ │ │ │ + vstr d4, [r7] │ │ │ │ + vsub.f64 d4, d11, d13 │ │ │ │ + vmov.f64 d11, d10 │ │ │ │ + vstr d6, [r6] │ │ │ │ + mul.w r6, r5, sl │ │ │ │ + mov.w r5, #152 @ 0x98 │ │ │ │ + vstr d7, [r4] │ │ │ │ + add.w r4, r3, r0 │ │ │ │ + b.n 1e638 │ │ │ │ + nop │ │ │ │ + b.w ff4c6d4a │ │ │ │ + b.n 1ed0e │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + ldrh r6, [r3, r1] │ │ │ │ + lsls r5, r6, #17 │ │ │ │ + ldmia r7!, {r0, r1, r5} │ │ │ │ + subs r7, #226 @ 0xe2 │ │ │ │ + strb r7, [r7, r3] │ │ │ │ + asrs r4, r0, #13 │ │ │ │ + ldr r6, [r1, #112] @ 0x70 │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ + ldrb r6, [r4, #22] │ │ │ │ + movs r0, r1 │ │ │ │ + lsls r0, r7, #15 │ │ │ │ + movs r0, r0 │ │ │ │ + add r0, r2 │ │ │ │ + vldr d6, [sp, #328] @ 0x148 │ │ │ │ + mul.w r5, r5, sl │ │ │ │ + vmul.f64 d3, d2, d10 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ + vldr d7, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d5, d6, d5 │ │ │ │ + vnmls.f64 d3, d4, d14 │ │ │ │ + vmul.f64 d4, d4, d10 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d10, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ vmov.f64 d6, d8 │ │ │ │ - vstr d7, [r6] │ │ │ │ - vsub.f64 d7, d13, d5 │ │ │ │ - vldr d4, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d5, d5, d13 │ │ │ │ - vldr d13, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d3, d2, d15 │ │ │ │ - mul.w lr, lr, r4 │ │ │ │ - mov.w ip, #88 @ 0x58 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - movs r7, #152 @ 0x98 │ │ │ │ - vsub.f64 d4, d4, d13 │ │ │ │ + vmla.f64 d4, d2, d14 │ │ │ │ + vsub.f64 d15, d10, d15 │ │ │ │ vmls.f64 d6, d5, d0 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - add.w r6, r3, lr │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - add lr, r2 │ │ │ │ - mul.w r7, r4, r7 │ │ │ │ - vnmls.f64 d3, d4, d12 │ │ │ │ - vmul.f64 d4, d4, d15 │ │ │ │ - vmla.f64 d4, d2, d12 │ │ │ │ - vstr d5, [r6] │ │ │ │ - add.w r6, r3, ip │ │ │ │ - add ip, r2 │ │ │ │ + vstr d5, [r4] │ │ │ │ + add.w r4, r3, r6 │ │ │ │ + add r6, r2 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ + vldr d5, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ - vldr d5, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vstr d2, [r6] │ │ │ │ - adds r6, r3, r7 │ │ │ │ + vstr d2, [r4] │ │ │ │ + add.w r4, r3, r5 │ │ │ │ + add r5, r2 │ │ │ │ + vldr d2, [sp, #256] @ 0x100 │ │ │ │ + vstr d4, [r4] │ │ │ │ + add.w r4, r3, r7 │ │ │ │ add r7, r2 │ │ │ │ - vstr d4, [r6] │ │ │ │ - add.w r6, r3, r8 │ │ │ │ - vldr d4, [sp, #136] @ 0x88 │ │ │ │ - add r8, r2 │ │ │ │ - vstr d7, [r6] │ │ │ │ - mul.w r6, sl, r4 │ │ │ │ - vldr d7, [sp, #304] @ 0x130 │ │ │ │ - vsub.f64 d4, d10, d4 │ │ │ │ - add.w r9, r3, r6 │ │ │ │ - add r6, r2 │ │ │ │ - vsub.f64 d6, d5, d7 │ │ │ │ - b.n 1ccb8 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ - lsls r5, r6, #17 │ │ │ │ - ldmia r7!, {r0, r1, r5} │ │ │ │ - subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff4c53e2 │ │ │ │ - b.n 1d3a6 │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - vadd.f64 d5, d7, d5 │ │ │ │ - vstr d3, [r9] │ │ │ │ + vldr d4, [sp, #360] @ 0x168 │ │ │ │ + vstr d7, [r4] │ │ │ │ + ldr r4, [sp, #216] @ 0xd8 │ │ │ │ + vldr d7, [sp, #312] @ 0x138 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w ip, r3, r4 │ │ │ │ + add r4, r2 │ │ │ │ + vsub.f64 d6, d4, d7 │ │ │ │ + vadd.f64 d4, d7, d4 │ │ │ │ + vstr d3, [ip] │ │ │ │ + vmov.f64 d7, d2 │ │ │ │ + vldr d3, [sp, #120] @ 0x78 │ │ │ │ + vmls.f64 d7, d4, d0 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #240] @ 0xf0 │ │ │ │ - vmov.f64 d7, d1 │ │ │ │ - vmls.f64 d7, d5, d0 │ │ │ │ - vldr d0, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d5, d1, d5 │ │ │ │ - vsub.f64 d2, d0, d11 │ │ │ │ - vstr d5, [lr] │ │ │ │ - vmul.f64 d3, d2, d15 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d4, d2, d4 │ │ │ │ + vsub.f64 d5, d5, d3 │ │ │ │ + vmul.f64 d3, d15, d11 │ │ │ │ + vstr d4, [r0] │ │ │ │ + vnmls.f64 d3, d5, d14 │ │ │ │ + vmul.f64 d5, d5, d11 │ │ │ │ + vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vnmls.f64 d3, d4, d12 │ │ │ │ - vmul.f64 d4, d4, d15 │ │ │ │ - vmla.f64 d4, d2, d12 │ │ │ │ + vmla.f64 d5, d15, d14 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vadd.f64 d2, d4, d5 │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ - vstr d2, [ip] │ │ │ │ - vstr d5, [r7] │ │ │ │ - vstr d6, [r8] │ │ │ │ - vstr d7, [r6] │ │ │ │ - ldr r6, [sp, #380] @ 0x17c │ │ │ │ - add r0, r6 │ │ │ │ - add r1, r6 │ │ │ │ - ldr r6, [sp, #384] @ 0x180 │ │ │ │ - add r2, r6 │ │ │ │ - add r3, r6 │ │ │ │ - ldr r6, [sp, #388] @ 0x184 │ │ │ │ - eors r5, r6 │ │ │ │ - eors r4, r6 │ │ │ │ - ldr r6, [sp, #504] @ 0x1f8 │ │ │ │ - subs r6, #1 │ │ │ │ - str r6, [sp, #504] @ 0x1f8 │ │ │ │ - bne.w 1c460 │ │ │ │ - add sp, #396 @ 0x18c │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vadd.f64 d2, d5, d4 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vstr d2, [r6] │ │ │ │ + ldr r0, [sp, #372] @ 0x174 │ │ │ │ + vstr d4, [r5] │ │ │ │ + vstr d6, [r7] │ │ │ │ + vstr d7, [r4] │ │ │ │ + add fp, r0 │ │ │ │ + add r1, r0 │ │ │ │ + ldr r0, [sp, #376] @ 0x178 │ │ │ │ + add r2, r0 │ │ │ │ + add r3, r0 │ │ │ │ + ldr r0, [sp, #380] @ 0x17c │ │ │ │ + eor.w r9, r9, r0 │ │ │ │ + eor.w sl, sl, r0 │ │ │ │ + ldr r0, [sp, #496] @ 0x1f0 │ │ │ │ + subs r0, #1 │ │ │ │ + str r0, [sp, #496] @ 0x1f0 │ │ │ │ + bne.w 1de42 │ │ │ │ + add sp, #388 @ 0x184 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0001cd40 : │ │ │ │ - ldr r2, [pc, #8] @ (1cd4c ) │ │ │ │ - ldr r1, [pc, #12] @ (1cd50 ) │ │ │ │ +0001e770 : │ │ │ │ + ldr r2, [pc, #8] @ (1e77c ) │ │ │ │ + ldr r1, [pc, #12] @ (1e780 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - orn r0, r8, r7 │ │ │ │ - bl ffefcd52 │ │ │ │ + ands r0, r7 │ │ │ │ + movs r0, r1 │ │ │ │ + bl ffe9e782 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r5, r2 │ │ │ │ - mov r7, r3 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #452 @ 0x1c4 │ │ │ │ - ldr.w r3, [pc, #1040] @ 1d178 │ │ │ │ - ldr r2, [sp, #560] @ 0x230 │ │ │ │ + sub sp, #444 @ 0x1bc │ │ │ │ + ldrd fp, r4, [sp, #548] @ 0x224 │ │ │ │ + ldr.w r3, [pc, #1028] @ 1ebb0 │ │ │ │ + cmp r4, #0 │ │ │ │ add r3, pc │ │ │ │ - ldrd r6, r9, [sp, #552] @ 0x228 │ │ │ │ - cmp r2, #0 │ │ │ │ - ble.w 1dd16 │ │ │ │ - ldr r2, [sp, #564] @ 0x234 │ │ │ │ - mov sl, r0 │ │ │ │ - mov fp, r1 │ │ │ │ - vldr d13, [pc, #992] @ 1d160 │ │ │ │ - vldr d15, [pc, #996] @ 1d168 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #436] @ 0x1b4 │ │ │ │ - ldr r2, [sp, #568] @ 0x238 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #440] @ 0x1b8 │ │ │ │ - ldr r2, [pc, #1000] @ (1d17c ) │ │ │ │ - ldr r3, [r3, r2] │ │ │ │ + ble.w 1f78e │ │ │ │ + ldr r4, [sp, #556] @ 0x22c │ │ │ │ + vldr d13, [pc, #992] @ 1eb98 │ │ │ │ + vldr d15, [pc, #996] @ 1eba0 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r4, [sp, #428] @ 0x1ac │ │ │ │ + ldr r4, [sp, #560] @ 0x230 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r4, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r4, [pc, #996] @ (1ebb4 ) │ │ │ │ + ldr r3, [r3, r4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #444] @ 0x1bc │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - vldr d6, [sl] │ │ │ │ + str r3, [sp, #436] @ 0x1b4 │ │ │ │ + ldr r3, [sp, #544] @ 0x220 │ │ │ │ + add.w r5, r3, r3, lsl #2 │ │ │ │ vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ mov.w r8, #168 @ 0xa8 │ │ │ │ - mov.w ip, #192 @ 0xc0 │ │ │ │ - mul.w r3, r3, r6 │ │ │ │ - mov.w lr, #112 @ 0x70 │ │ │ │ - add.w r2, sl, r3 │ │ │ │ - vldr d3, [r2] │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ - mul.w r1, r2, r6 │ │ │ │ - add.w r2, sl, r1 │ │ │ │ - add r1, fp │ │ │ │ - vldr d1, [r2] │ │ │ │ - mul.w r2, r0, r6 │ │ │ │ - add.w r0, sl, r2 │ │ │ │ - add r2, fp │ │ │ │ + vldr d6, [r0] │ │ │ │ + mov.w r4, r5, lsl #3 │ │ │ │ + mul.w ip, r8, r3 │ │ │ │ + add.w r6, r0, r4 │ │ │ │ + vldr d3, [r6] │ │ │ │ + mov.w r6, r5, lsl #5 │ │ │ │ + mov.w r5, r5, lsl #4 │ │ │ │ + add.w r7, r0, r6 │ │ │ │ + add r6, r1 │ │ │ │ + vldr d1, [r7] │ │ │ │ + add.w r7, r0, r5 │ │ │ │ + add r5, r1 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add r7, r4 │ │ │ │ + vldr d0, [r7] │ │ │ │ + add.w r7, r1, r4 │ │ │ │ vadd.f64 d7, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vldr d4, [r0] │ │ │ │ - add r0, r3 │ │ │ │ - vldr d0, [r0] │ │ │ │ - add.w r0, fp, r3 │ │ │ │ vadd.f64 d2, d4, d0 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - vldr d0, [pc, #888] @ 1d170 │ │ │ │ + vldr d0, [pc, #888] @ 1eba8 │ │ │ │ vadd.f64 d5, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vmls.f64 d6, d5, d12 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vstr d1, [sp, #376] @ 0x178 │ │ │ │ + vstr d1, [sp, #368] @ 0x170 │ │ │ │ vmul.f64 d1, d3, d15 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + vsub.f64 d11, d6, d7 │ │ │ │ + vldr d6, [r7] │ │ │ │ vnmls.f64 d1, d4, d13 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ vmla.f64 d4, d3, d13 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vldr d3, [r1] │ │ │ │ - vsub.f64 d11, d6, d7 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vstr d5, [sp, #16] │ │ │ │ + vldr d3, [r6] │ │ │ │ + mov.w r6, r3, lsl #3 │ │ │ │ + vstr d1, [sp, #8] │ │ │ │ vadd.f64 d7, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d5, [fp] │ │ │ │ - vstr d1, [sp] │ │ │ │ - vstr d4, [sp, #8] │ │ │ │ - vldr d4, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vstr d11, [sp, #24] │ │ │ │ - vldr d1, [r2] │ │ │ │ - lsls r2, r6, #3 │ │ │ │ - add.w r1, sl, r2 │ │ │ │ - add r2, fp │ │ │ │ + vstr d4, [sp, #16] │ │ │ │ + vldr d4, [r5] │ │ │ │ + add r5, r4 │ │ │ │ + vstr d5, [sp, #24] │ │ │ │ + vldr d1, [r5] │ │ │ │ + add.w r5, r0, r6 │ │ │ │ + vstr d11, [sp, #32] │ │ │ │ + vldr d5, [r1] │ │ │ │ vadd.f64 d2, d4, d1 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ - vldr d11, [r2] │ │ │ │ - lsls r2, r6, #5 │ │ │ │ vadd.f64 d3, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vmul.f64 d1, d4, d15 │ │ │ │ - vstr d11, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d9, d5, d3 │ │ │ │ vmls.f64 d5, d3, d12 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmov.f64 d8, d1 │ │ │ │ + vmov.f64 d1, d0 │ │ │ │ vmla.f64 d8, d6, d13 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vmov.f64 d1, d0 │ │ │ │ - vstr d9, [sp, #384] @ 0x180 │ │ │ │ - vnmls.f64 d6, d4, d13 │ │ │ │ vadd.f64 d14, d7, d5 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - vldr d5, [r1] │ │ │ │ - add.w r1, sl, r2 │ │ │ │ - add r2, fp │ │ │ │ - vstr d8, [sp, #32] │ │ │ │ - vstr d14, [sp, #48] @ 0x30 │ │ │ │ - vldr d14, [r1] │ │ │ │ - movs r1, #48 @ 0x30 │ │ │ │ - vstr d7, [sp, #56] @ 0x38 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mul.w r0, r1, r6 │ │ │ │ - vstr d5, [sp, #64] @ 0x40 │ │ │ │ - mul.w r1, r8, r6 │ │ │ │ - vstr d6, [sp, #40] @ 0x28 │ │ │ │ - add.w r2, sl, r0 │ │ │ │ - vstr d7, [sp, #88] @ 0x58 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, r1, r6 │ │ │ │ + vnmls.f64 d6, d4, d13 │ │ │ │ + vldr d11, [r5] │ │ │ │ + mov.w r5, r3, lsl #5 │ │ │ │ + add.w r7, r0, r5 │ │ │ │ + add r5, r1 │ │ │ │ + vstr d5, [sp] │ │ │ │ + vstr d7, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r3, r3, lsl #1 │ │ │ │ + vstr d14, [sp, #56] @ 0x38 │ │ │ │ + mov.w lr, r5, lsl #4 │ │ │ │ + vldr d14, [r7] │ │ │ │ + vstr d8, [sp, #40] @ 0x28 │ │ │ │ + add.w r7, r0, lr │ │ │ │ + vstr d6, [sp, #48] @ 0x30 │ │ │ │ + add lr, r1 │ │ │ │ + vstr d11, [sp, #72] @ 0x48 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + vldr d6, [r7] │ │ │ │ + mov.w r7, #88 @ 0x58 │ │ │ │ vstr d14, [sp, #80] @ 0x50 │ │ │ │ - add r0, fp │ │ │ │ - mov.w r8, #176 @ 0xb0 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add.w r2, sl, r1 │ │ │ │ - add r1, fp │ │ │ │ - vldr d6, [r2] │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ - mul.w r2, r2, r6 │ │ │ │ + mul.w r7, r7, r3 │ │ │ │ + vstr d7, [sp, #88] @ 0x58 │ │ │ │ + vstr d9, [sp, #376] @ 0x178 │ │ │ │ + add.w r9, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ vadd.f64 d7, d5, d6 │ │ │ │ vsub.f64 d9, d5, d6 │ │ │ │ - add.w r4, sl, r2 │ │ │ │ - add r2, fp │ │ │ │ - vldr d2, [r4] │ │ │ │ - add r4, r3 │ │ │ │ - vldr d3, [r4] │ │ │ │ + vldr d2, [r9] │ │ │ │ + add r9, r4 │ │ │ │ + vldr d3, [r9] │ │ │ │ vadd.f64 d4, d2, d3 │ │ │ │ vsub.f64 d0, d2, d3 │ │ │ │ vadd.f64 d14, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vstr d0, [sp, #208] @ 0xd0 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d2, [r0] │ │ │ │ - vmul.f64 d8, d7, d1 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, r4 │ │ │ │ vstr d9, [sp, #216] @ 0xd8 │ │ │ │ - vldr d4, [r2] │ │ │ │ - vstr d8, [sp, #136] @ 0x88 │ │ │ │ + vldr d2, [lr] │ │ │ │ + mov.w lr, r5, lsl #6 │ │ │ │ + vldr d4, [r7] │ │ │ │ + vmul.f64 d8, d7, d1 │ │ │ │ vadd.f64 d6, d5, d4 │ │ │ │ - vldr d8, [r1] │ │ │ │ - movs r1, #72 @ 0x48 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ + vstr d8, [sp, #136] @ 0x88 │ │ │ │ + vldr d8, [ip] │ │ │ │ + add.w ip, r6, r3 │ │ │ │ + sub.w r6, r6, r3 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w r7, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ vadd.f64 d7, d2, d8 │ │ │ │ - mul.w r0, r1, r6 │ │ │ │ - mul.w r1, ip, r6 │ │ │ │ vsub.f64 d8, d2, d8 │ │ │ │ - add.w r2, sl, r0 │ │ │ │ vmov.f64 d2, d1 │ │ │ │ - add r0, fp │ │ │ │ - mov.w ip, #96 @ 0x60 │ │ │ │ vadd.f64 d10, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, sl, r1 │ │ │ │ - add r1, fp │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, r0, lr │ │ │ │ + add lr, r1 │ │ │ │ + vldr d0, [lr] │ │ │ │ vmul.f64 d4, d7, d1 │ │ │ │ vstr d10, [sp, #96] @ 0x60 │ │ │ │ - vldr d0, [r1] │ │ │ │ vstr d4, [sp, #224] @ 0xe0 │ │ │ │ - vldr d4, [r2] │ │ │ │ - mul.w r2, lr, r6 │ │ │ │ - mov.w lr, r6, lsl #6 │ │ │ │ - add.w r4, sl, r2 │ │ │ │ - add r2, fp │ │ │ │ + vldr d4, [r7] │ │ │ │ + mov.w r7, r6, lsl #4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w r9, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vldr d1, [r9] │ │ │ │ + add r9, r4 │ │ │ │ + vldr d9, [r9] │ │ │ │ vadd.f64 d7, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d1, [r4] │ │ │ │ - add r4, r3 │ │ │ │ - vldr d9, [r4] │ │ │ │ + mov.w r9, #104 @ 0x68 │ │ │ │ vadd.f64 d3, d1, d9 │ │ │ │ vsub.f64 d9, d1, d9 │ │ │ │ vadd.f64 d11, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vmul.f64 d10, d7, d2 │ │ │ │ - vldr d2, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d7, [r0] │ │ │ │ - movs r0, #24 │ │ │ │ - vldr d1, [r2] │ │ │ │ + vldr d2, [r7] │ │ │ │ + add r7, r4 │ │ │ │ + vldr d7, [ip] │ │ │ │ + vldr d1, [r7] │ │ │ │ + mov.w r7, r3, lsl #4 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ vadd.f64 d4, d7, d0 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ - lsls r2, r6, #4 │ │ │ │ - add.w r1, sl, r2 │ │ │ │ - add r2, fp │ │ │ │ vadd.f64 d3, d2, d1 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ - vldr d1, [sp, #64] @ 0x40 │ │ │ │ + vldr d1, [sp] │ │ │ │ vadd.f64 d0, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vldr d3, [pc, #368] @ 1d170 │ │ │ │ + vldr d3, [pc, #360] @ 1eba8 │ │ │ │ vadd.f64 d1, d1, d14 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ vldr d3, [sp, #80] @ 0x50 │ │ │ │ vstr d1, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d3, d3, d11 │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ vstr d3, [sp, #112] @ 0x70 │ │ │ │ vldr d3, [sp, #96] @ 0x60 │ │ │ │ - vstr d1, [sp, #392] @ 0x188 │ │ │ │ + vstr d1, [sp, #384] @ 0x180 │ │ │ │ vldr d1, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d3, d1, d3 │ │ │ │ vldr d1, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ vstr d3, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vstr d1, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d1, d5, d15 │ │ │ │ vmla.f64 d1, d8, d13 │ │ │ │ - vstr d3, [sp, #400] @ 0x190 │ │ │ │ + vstr d3, [sp, #392] @ 0x188 │ │ │ │ vmul.f64 d3, d8, d15 │ │ │ │ vnmls.f64 d3, d5, d13 │ │ │ │ - vldr d5, [sp, #64] @ 0x40 │ │ │ │ + vldr d5, [sp] │ │ │ │ vmls.f64 d5, d14, d12 │ │ │ │ vldr d14, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d8, d14, d5 │ │ │ │ vsub.f64 d5, d5, d14 │ │ │ │ vadd.f64 d14, d1, d8 │ │ │ │ vsub.f64 d8, d8, d1 │ │ │ │ - vstr d14, [sp, #64] @ 0x40 │ │ │ │ + vstr d14, [sp] │ │ │ │ vadd.f64 d14, d3, d5 │ │ │ │ vstr d8, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d8, d5, d3 │ │ │ │ vmul.f64 d5, d9, d15 │ │ │ │ + vstr d14, [sp, #136] @ 0x88 │ │ │ │ vmla.f64 d5, d6, d13 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vstr d14, [sp, #136] @ 0x88 │ │ │ │ vstr d8, [sp, #152] @ 0x98 │ │ │ │ vldr d14, [sp, #88] @ 0x58 │ │ │ │ - vmls.f64 d14, d0, d12 │ │ │ │ - vnmls.f64 d6, d9, d13 │ │ │ │ vldr d8, [sp, #216] @ 0xd8 │ │ │ │ + vnmls.f64 d6, d9, d13 │ │ │ │ + vmls.f64 d14, d0, d12 │ │ │ │ vldr d0, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d1, d4, d14 │ │ │ │ vsub.f64 d3, d14, d4 │ │ │ │ - vldr d14, [r1] │ │ │ │ + vldr d14, [ip] │ │ │ │ vsub.f64 d4, d1, d5 │ │ │ │ vsub.f64 d9, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vstr d4, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d4, d5, d1 │ │ │ │ vldr d5, [sp, #80] @ 0x50 │ │ │ │ - vmls.f64 d5, d11, d12 │ │ │ │ + vstr d9, [sp, #160] @ 0xa0 │ │ │ │ vstr d6, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d6, d2, d15 │ │ │ │ - vstr d9, [sp, #160] @ 0xa0 │ │ │ │ + vstr d4, [sp, #168] @ 0xa8 │ │ │ │ + vmls.f64 d5, d11, d12 │ │ │ │ vmla.f64 d6, d7, d13 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vstr d4, [sp, #168] @ 0xa8 │ │ │ │ vnmls.f64 d7, d2, d13 │ │ │ │ vadd.f64 d4, d10, d5 │ │ │ │ vsub.f64 d5, d5, d10 │ │ │ │ vsub.f64 d10, d4, d6 │ │ │ │ - vadd.f64 d11, d6, d4 │ │ │ │ - vmul.f64 d6, d8, d15 │ │ │ │ vadd.f64 d2, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ + vadd.f64 d11, d6, d4 │ │ │ │ + vmul.f64 d6, d8, d15 │ │ │ │ vmul.f64 d7, d0, d15 │ │ │ │ vstr d10, [sp, #192] @ 0xc0 │ │ │ │ + vnmls.f64 d6, d0, d13 │ │ │ │ vmla.f64 d7, d8, d13 │ │ │ │ vldr d10, [sp, #96] @ 0x60 │ │ │ │ - vnmls.f64 d6, d0, d13 │ │ │ │ + vstr d11, [sp, #80] @ 0x50 │ │ │ │ vstr d5, [sp, #200] @ 0xc8 │ │ │ │ vldr d5, [sp, #72] @ 0x48 │ │ │ │ - vmls.f64 d5, d10, d12 │ │ │ │ - vldr d0, [sp, #224] @ 0xe0 │ │ │ │ - vstr d11, [sp, #80] @ 0x50 │ │ │ │ vstr d2, [sp, #184] @ 0xb8 │ │ │ │ + vldr d0, [sp, #224] @ 0xe0 │ │ │ │ + vmls.f64 d5, d10, d12 │ │ │ │ vadd.f64 d4, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ vsub.f64 d9, d5, d6 │ │ │ │ vadd.f64 d5, d6, d5 │ │ │ │ vsub.f64 d8, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d5, [sp, #216] @ 0xd8 │ │ │ │ - vldr d5, [r2] │ │ │ │ - mul.w r2, r0, r6 │ │ │ │ - vstr d7, [sp, #208] @ 0xd0 │ │ │ │ - b.n 1d180 │ │ │ │ + vldr d5, [r7] │ │ │ │ + b.n 1ebb8 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff4c58a2 │ │ │ │ - b.n 1d866 │ │ │ │ + b.w ff4c72da │ │ │ │ + b.n 1f29e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - subs r0, r3, #1 │ │ │ │ + strb r6, [r2, #16] │ │ │ │ movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - mul.w r0, r0, r9 │ │ │ │ - add.w r1, sl, r2 │ │ │ │ - add r2, fp │ │ │ │ - vstr d5, [sp, #232] @ 0xe8 │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #5 │ │ │ │ vstr d8, [sp, #72] @ 0x48 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #56 @ 0x38 │ │ │ │ - vldr d11, [r1] │ │ │ │ - mul.w r1, r8, r6 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vstr d7, [sp, #208] @ 0xd0 │ │ │ │ vstr d9, [sp, #96] @ 0x60 │ │ │ │ - mul.w r4, r2, r6 │ │ │ │ - vstr d7, [sp, #248] @ 0xf8 │ │ │ │ - vstr d11, [sp, #240] @ 0xf0 │ │ │ │ - add.w r2, sl, r4 │ │ │ │ - add r4, fp │ │ │ │ - vldr d5, [r2] │ │ │ │ - add.w r2, sl, r1 │ │ │ │ - add r1, fp │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w r2, ip, r6 │ │ │ │ - add.w ip, sl, r2 │ │ │ │ - add r2, fp │ │ │ │ - vadd.f64 d7, d5, d6 │ │ │ │ - vsub.f64 d6, d5, d6 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r0, r6 │ │ │ │ + add r6, r1 │ │ │ │ + vldr d11, [ip] │ │ │ │ + mov.w ip, #176 @ 0xb0 │ │ │ │ + vstr d5, [sp, #224] @ 0xe0 │ │ │ │ + vldr d5, [r7] │ │ │ │ + mul.w r7, ip, r3 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vstr d7, [sp, #240] @ 0xf0 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add.w ip, r0, r5 │ │ │ │ + add r5, r1 │ │ │ │ + vstr d11, [sp, #232] @ 0xe8 │ │ │ │ vldr d2, [ip] │ │ │ │ - add ip, r3 │ │ │ │ + add ip, r4 │ │ │ │ vldr d3, [ip] │ │ │ │ + vadd.f64 d7, d5, d6 │ │ │ │ + vsub.f64 d6, d5, d6 │ │ │ │ vadd.f64 d4, d2, d3 │ │ │ │ vadd.f64 d10, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d10, [sp, #256] @ 0x100 │ │ │ │ + vstr d10, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d10, d2, d3 │ │ │ │ - vldr d3, [pc, #1008] @ 1d5e8 │ │ │ │ + vldr d3, [pc, #1016] @ 1f028 │ │ │ │ + vstr d10, [sp, #360] @ 0x168 │ │ │ │ vmul.f64 d2, d7, d3 │ │ │ │ - vstr d10, [sp, #368] @ 0x170 │ │ │ │ - vmov.f64 d11, d3 │ │ │ │ - vstr d2, [sp, #312] @ 0x138 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d2, [r4] │ │ │ │ - vldr d8, [r1] │ │ │ │ - movs r1, #184 @ 0xb8 │ │ │ │ - vldr d4, [r2] │ │ │ │ - add.w r2, sl, lr │ │ │ │ - vstr d6, [sp, #408] @ 0x198 │ │ │ │ - add lr, fp │ │ │ │ + vstr d2, [sp, #296] @ 0x128 │ │ │ │ + vldr d4, [r5] │ │ │ │ + add r5, r4 │ │ │ │ + vstr d6, [sp, #400] @ 0x190 │ │ │ │ + vldr d2, [r6] │ │ │ │ + vldr d5, [r5] │ │ │ │ + vldr d8, [r7] │ │ │ │ + mov.w r7, r3, lsl #6 │ │ │ │ + add.w r5, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vadd.f64 d6, d4, d5 │ │ │ │ + vsub.f64 d11, d4, d5 │ │ │ │ vadd.f64 d7, d2, d8 │ │ │ │ - mul.w ip, r1, r6 │ │ │ │ - vadd.f64 d6, d5, d4 │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ vsub.f64 d8, d2, d8 │ │ │ │ - vstr d14, [sp, #224] @ 0xe0 │ │ │ │ - mul.w r1, r1, r9 │ │ │ │ + vstr d11, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, sl, ip │ │ │ │ - add ip, fp │ │ │ │ + vldr d6, [r5] │ │ │ │ + mov.w r5, #184 @ 0xb8 │ │ │ │ + mul.w r6, r5, r3 │ │ │ │ + add.w r5, r0, r6 │ │ │ │ vmul.f64 d4, d7, d3 │ │ │ │ - vstr d9, [sp, #264] @ 0x108 │ │ │ │ - vldr d0, [ip] │ │ │ │ - vstr d4, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d4, [r2] │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ - mul.w r4, r2, r6 │ │ │ │ - vadd.f64 d7, d6, d4 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - add.w r8, sl, r4 │ │ │ │ - add r4, fp │ │ │ │ - vldr d1, [r8] │ │ │ │ - add r8, r3 │ │ │ │ - vldr d9, [r8] │ │ │ │ - vadd.f64 d3, d1, d9 │ │ │ │ - vsub.f64 d9, d1, d9 │ │ │ │ - vadd.f64 d2, d7, d3 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vstr d2, [sp, #272] @ 0x110 │ │ │ │ - vmul.f64 d10, d7, d11 │ │ │ │ - vldr d2, [r4] │ │ │ │ - add r4, r3 │ │ │ │ - vldr d7, [lr] │ │ │ │ - vldr d1, [r4] │ │ │ │ - movs r4, #80 @ 0x50 │ │ │ │ - vadd.f64 d4, d7, d0 │ │ │ │ - vsub.f64 d7, d7, d0 │ │ │ │ - vadd.f64 d3, d2, d1 │ │ │ │ - vsub.f64 d2, d2, d1 │ │ │ │ - vldr d1, [sp, #248] @ 0xf8 │ │ │ │ - mul.w r3, r4, r9 │ │ │ │ - adds r4, r5, r3 │ │ │ │ - vadd.f64 d0, d4, d3 │ │ │ │ - vsub.f64 d4, d4, d3 │ │ │ │ + vstr d9, [sp, #256] @ 0x100 │ │ │ │ + add r6, r1 │ │ │ │ + vldr d5, [r5] │ │ │ │ + mul.w r5, r9, r3 │ │ │ │ + vldr d1, [r6] │ │ │ │ + add.w ip, r0, r5 │ │ │ │ + add r5, r1 │ │ │ │ + vstr d4, [sp, #408] @ 0x198 │ │ │ │ + vldr d2, [ip] │ │ │ │ + add ip, r4 │ │ │ │ + vadd.f64 d7, d6, d5 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ + vldr d9, [ip] │ │ │ │ + vadd.f64 d4, d2, d9 │ │ │ │ + vsub.f64 d9, d2, d9 │ │ │ │ + vldr d2, [r5] │ │ │ │ + add r5, r4 │ │ │ │ + add.w r4, fp, fp, lsl #2 │ │ │ │ + mov.w r6, r4, lsl #4 │ │ │ │ + vadd.f64 d11, d7, d4 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vmul.f64 d10, d7, d3 │ │ │ │ + vldr d7, [r7] │ │ │ │ + vstr d11, [sp, #264] @ 0x108 │ │ │ │ + vmov.f64 d11, d3 │ │ │ │ + vldr d3, [r5] │ │ │ │ + add.w r5, r2, r6 │ │ │ │ + vadd.f64 d4, d7, d1 │ │ │ │ + vsub.f64 d7, d7, d1 │ │ │ │ + vadd.f64 d5, d2, d3 │ │ │ │ + vsub.f64 d3, d2, d3 │ │ │ │ + vadd.f64 d0, d4, d5 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vstr d3, [sp, #344] @ 0x158 │ │ │ │ + vmov.f64 d5, d14 │ │ │ │ vldr d3, [sp, #240] @ 0xf0 │ │ │ │ + vldr d14, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ - vldr d11, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d14, d14, d11 │ │ │ │ - vldr d11, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d11, d3, d11 │ │ │ │ - vldr d3, [sp, #232] @ 0xe8 │ │ │ │ - vstr d14, [sp, #280] @ 0x118 │ │ │ │ - vstr d11, [sp, #288] @ 0x120 │ │ │ │ + vldr d11, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d14, d5, d14 │ │ │ │ + vmov.f64 d2, d14 │ │ │ │ + vldr d14, [sp, #232] @ 0xe8 │ │ │ │ + vstr d2, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d11, d14, d11 │ │ │ │ - vldr d14, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d14, d3, d14 │ │ │ │ - vadd.f64 d3, d1, d0 │ │ │ │ - vadd.f64 d1, d14, d3 │ │ │ │ - vstr d3, [sp, #304] @ 0x130 │ │ │ │ - vmul.f64 d3, d8, d15 │ │ │ │ - vstr d14, [sp, #296] @ 0x128 │ │ │ │ - vldr d14, [sp, #312] @ 0x138 │ │ │ │ - vstr d1, [sp, #424] @ 0x1a8 │ │ │ │ - vmul.f64 d1, d5, d15 │ │ │ │ + vldr d14, [sp, #224] @ 0xe0 │ │ │ │ + vstr d11, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d11, d2, d11 │ │ │ │ + vldr d2, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d14, d14, d2 │ │ │ │ + vldr d2, [sp, #304] @ 0x130 │ │ │ │ + vmov.f64 d1, d14 │ │ │ │ + vadd.f64 d14, d3, d0 │ │ │ │ + vstr d1, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d3, d1, d14 │ │ │ │ + vmul.f64 d1, d2, d15 │ │ │ │ vmla.f64 d1, d8, d13 │ │ │ │ - vldr d8, [sp, #256] @ 0x100 │ │ │ │ - vnmls.f64 d3, d5, d13 │ │ │ │ - vldr d5, [sp, #224] @ 0xe0 │ │ │ │ + vstr d3, [sp, #416] @ 0x1a0 │ │ │ │ + vmul.f64 d3, d8, d15 │ │ │ │ + vldr d8, [sp, #248] @ 0xf8 │ │ │ │ + vnmls.f64 d3, d2, d13 │ │ │ │ + vldr d2, [sp, #296] @ 0x128 │ │ │ │ vmls.f64 d5, d8, d12 │ │ │ │ - vadd.f64 d8, d14, d5 │ │ │ │ - vsub.f64 d5, d5, d14 │ │ │ │ - vadd.f64 d14, d1, d8 │ │ │ │ + vadd.f64 d8, d2, d5 │ │ │ │ + vsub.f64 d5, d5, d2 │ │ │ │ + vadd.f64 d2, d1, d8 │ │ │ │ vsub.f64 d8, d8, d1 │ │ │ │ - vstr d14, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d14, d3, d5 │ │ │ │ + vstr d2, [sp, #248] @ 0xf8 │ │ │ │ + vadd.f64 d2, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vstr d14, [sp, #256] @ 0x100 │ │ │ │ - vstr d5, [sp, #320] @ 0x140 │ │ │ │ + vstr d2, [sp, #296] @ 0x128 │ │ │ │ + vldr d3, [sp, #240] @ 0xf0 │ │ │ │ + vstr d8, [sp, #304] @ 0x130 │ │ │ │ + vstr d5, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d5, d9, d15 │ │ │ │ + vldr d2, [sp, #400] @ 0x190 │ │ │ │ + vmls.f64 d3, d0, d12 │ │ │ │ + vldr d0, [sp, #384] @ 0x180 │ │ │ │ vmla.f64 d5, d6, d13 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vstr d8, [sp, #312] @ 0x138 │ │ │ │ vnmls.f64 d6, d9, d13 │ │ │ │ - vldr d9, [sp, #248] @ 0xf8 │ │ │ │ - vmls.f64 d9, d0, d12 │ │ │ │ - vldr d0, [sp, #392] @ 0x188 │ │ │ │ - vadd.f64 d1, d4, d9 │ │ │ │ - vsub.f64 d3, d9, d4 │ │ │ │ - vldr d9, [sp, #272] @ 0x110 │ │ │ │ + vldr d9, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d1, d4, d3 │ │ │ │ + vsub.f64 d3, d3, d4 │ │ │ │ vsub.f64 d4, d1, d5 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - vstr d4, [sp, #248] @ 0xf8 │ │ │ │ + vstr d4, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d4, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vstr d5, [sp, #336] @ 0x150 │ │ │ │ - vldr d5, [sp, #240] @ 0xf0 │ │ │ │ - vmls.f64 d5, d9, d12 │ │ │ │ - vldr d3, [sp, #304] @ 0x130 │ │ │ │ - vstr d4, [sp, #328] @ 0x148 │ │ │ │ - vstr d6, [sp, #344] @ 0x158 │ │ │ │ - vmul.f64 d6, d2, d15 │ │ │ │ + vstr d5, [sp, #328] @ 0x148 │ │ │ │ + vldr d5, [sp, #344] @ 0x158 │ │ │ │ + vstr d4, [sp, #320] @ 0x140 │ │ │ │ + vstr d6, [sp, #336] @ 0x150 │ │ │ │ + vmul.f64 d6, d5, d15 │ │ │ │ vmla.f64 d6, d7, d13 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vnmls.f64 d7, d2, d13 │ │ │ │ + vnmls.f64 d7, d5, d13 │ │ │ │ + vldr d5, [sp, #232] @ 0xe8 │ │ │ │ + vmls.f64 d5, d9, d12 │ │ │ │ vadd.f64 d4, d10, d5 │ │ │ │ vsub.f64 d5, d5, d10 │ │ │ │ - vldr d10, [sp, #368] @ 0x170 │ │ │ │ - vadd.f64 d2, d6, d4 │ │ │ │ - vsub.f64 d8, d4, d6 │ │ │ │ - vldr d6, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d9, d7, d5 │ │ │ │ + vadd.f64 d10, d6, d4 │ │ │ │ + vadd.f64 d8, d7, d5 │ │ │ │ + vsub.f64 d6, d4, d6 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - vstr d2, [sp, #240] @ 0xf0 │ │ │ │ + vstr d10, [sp, #232] @ 0xe8 │ │ │ │ + vldr d10, [sp, #360] @ 0x168 │ │ │ │ + vstr d8, [sp, #264] @ 0x108 │ │ │ │ + vstr d6, [sp, #344] @ 0x158 │ │ │ │ + vmul.f64 d6, d2, d15 │ │ │ │ + vstr d7, [sp, #352] @ 0x160 │ │ │ │ + vldr d7, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d5, d10, d15 │ │ │ │ - vldr d2, [sp, #408] @ 0x198 │ │ │ │ - vstr d8, [sp, #352] @ 0x160 │ │ │ │ - vstr d7, [sp, #360] @ 0x168 │ │ │ │ - vmul.f64 d7, d2, d15 │ │ │ │ + vldr d8, [pc, #480] @ 1f028 │ │ │ │ + vnmls.f64 d6, d10, d13 │ │ │ │ + vldr d10, [sp, #408] @ 0x198 │ │ │ │ vmla.f64 d5, d2, d13 │ │ │ │ - vstr d9, [sp, #272] @ 0x110 │ │ │ │ - vldr d9, [sp, #128] @ 0x80 │ │ │ │ - vldr d8, [pc, #476] @ 1d5e8 │ │ │ │ - vnmls.f64 d7, d10, d13 │ │ │ │ - vldr d10, [sp, #264] @ 0x108 │ │ │ │ - vmls.f64 d6, d10, d12 │ │ │ │ - vldr d10, [sp, #416] @ 0x1a0 │ │ │ │ - vadd.f64 d4, d10, d6 │ │ │ │ - vsub.f64 d6, d6, d10 │ │ │ │ - vsub.f64 d2, d6, d7 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ + vldr d2, [sp, #256] @ 0x100 │ │ │ │ + vmls.f64 d7, d2, d12 │ │ │ │ + vldr d2, [sp, #368] @ 0x170 │ │ │ │ + vadd.f64 d4, d10, d7 │ │ │ │ + vsub.f64 d7, d7, d10 │ │ │ │ + vsub.f64 d9, d7, d6 │ │ │ │ vsub.f64 d10, d4, d5 │ │ │ │ - vsub.f64 d6, d0, d11 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ + vsub.f64 d6, d0, d11 │ │ │ │ vadd.f64 d4, d0, d11 │ │ │ │ vldr d0, [sp, #120] @ 0x78 │ │ │ │ - vstr d7, [sp, #368] @ 0x170 │ │ │ │ - vstr d2, [sp, #232] @ 0xe8 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ - vsub.f64 d7, d0, d9 │ │ │ │ - vldr d9, [sp, #296] @ 0x128 │ │ │ │ - vldr d2, [sp, #376] @ 0x178 │ │ │ │ - vstr d5, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d14, d9, d3 │ │ │ │ + vstr d9, [sp, #224] @ 0xe0 │ │ │ │ + vldr d9, [sp, #128] @ 0x80 │ │ │ │ + vstr d5, [sp, #256] @ 0x100 │ │ │ │ vmov.f64 d5, d2 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vstr d7, [sp, #360] @ 0x168 │ │ │ │ vmls.f64 d5, d4, d12 │ │ │ │ vadd.f64 d4, d2, d4 │ │ │ │ + vsub.f64 d7, d0, d9 │ │ │ │ + vldr d9, [sp, #288] @ 0x120 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vsub.f64 d14, d9, d14 │ │ │ │ + vsub.f64 d4, d5, d6 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ vmul.f64 d3, d14, d15 │ │ │ │ vmla.f64 d3, d7, d13 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vstr d4, [r5] │ │ │ │ vnmls.f64 d7, d14, d13 │ │ │ │ - vsub.f64 d4, d5, d6 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ + vldr d14, [pc, #360] @ 1f038 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r4] │ │ │ │ - movs r4, #120 @ 0x78 │ │ │ │ - mul.w r4, r4, r9 │ │ │ │ - add.w ip, r5, r4 │ │ │ │ - add r4, r7 │ │ │ │ + vstr d2, [r5] │ │ │ │ + mov.w r5, fp, lsl #4 │ │ │ │ + sub.w r7, r5, fp │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w ip, r2, r7 │ │ │ │ + add r7, sl │ │ │ │ vstr d7, [ip] │ │ │ │ - mov.w ip, #160 @ 0xa0 │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ + mov.w ip, r4, lsl #5 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - mul.w ip, ip, r9 │ │ │ │ - add.w lr, r5, ip │ │ │ │ - add ip, r7 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w lr, r2, ip │ │ │ │ + add ip, sl │ │ │ │ vstr d7, [lr] │ │ │ │ - mov.w lr, #40 @ 0x28 │ │ │ │ - mul.w lr, lr, r9 │ │ │ │ - add.w r8, r5, lr │ │ │ │ - add lr, r7 │ │ │ │ - vstr d3, [r8] │ │ │ │ - add.w r8, r7, r3 │ │ │ │ - vldr d2, [sp, #400] @ 0x190 │ │ │ │ - vldr d9, [sp, #424] @ 0x1a8 │ │ │ │ + add.w lr, r2, r4 │ │ │ │ + add r4, sl │ │ │ │ + vstr d3, [lr] │ │ │ │ + add.w lr, sl, r6 │ │ │ │ + vldr d2, [sp, #392] @ 0x188 │ │ │ │ vldr d1, [sp, #104] @ 0x68 │ │ │ │ + vstr d10, [sp, #104] @ 0x68 │ │ │ │ vldr d3, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d4, d2, d9 │ │ │ │ - vsub.f64 d7, d2, d9 │ │ │ │ - vldr d2, [sp, #288] @ 0x120 │ │ │ │ + vldr d0, [sp, #376] @ 0x178 │ │ │ │ + vldr d9, [sp, #416] @ 0x1a0 │ │ │ │ vsub.f64 d6, d1, d3 │ │ │ │ vldr d1, [sp, #280] @ 0x118 │ │ │ │ - vldr d0, [sp, #384] @ 0x180 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vldr d14, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d2, d1, d2 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ vmov.f64 d5, d0 │ │ │ │ - vstr d10, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d4, d2, d9 │ │ │ │ + vsub.f64 d7, d2, d9 │ │ │ │ + vldr d2, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d2, d2, d1 │ │ │ │ vmls.f64 d5, d4, d12 │ │ │ │ + vldr d1, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ vadd.f64 d4, d0, d4 │ │ │ │ - vldr d0, [sp, #64] @ 0x40 │ │ │ │ + vldr d0, [sp] │ │ │ │ vmul.f64 d3, d2, d15 │ │ │ │ + vstr d4, [sl] │ │ │ │ + vsub.f64 d4, d5, d7 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vldr d5, [sp, #24] │ │ │ │ vmla.f64 d3, d6, d13 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vstr d4, [r7] │ │ │ │ vnmls.f64 d6, d2, d13 │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #16] │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vldr d7, [sp, #32] │ │ │ │ - vstr d2, [r8] │ │ │ │ - mov.w r8, #168 @ 0xa8 │ │ │ │ - vstr d4, [r4] │ │ │ │ - mov.w r4, r9, lsl #3 │ │ │ │ - vstr d6, [lr] │ │ │ │ + vldr d7, [sp, #40] @ 0x28 │ │ │ │ + vstr d2, [lr] │ │ │ │ + vldr d2, [sp, #56] @ 0x38 │ │ │ │ + vstr d4, [r7] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vstr d6, [r4] │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ + mov.w r4, fp, lsl #3 │ │ │ │ vstr d3, [ip] │ │ │ │ - add.w ip, r5, r4 │ │ │ │ - vldr d3, [pc, #136] @ 1d600 │ │ │ │ - add r4, r7 │ │ │ │ - vldr d2, [sp, #48] @ 0x30 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vmul.f64 d5, d1, d3 │ │ │ │ - vldr d1, [pc, #112] @ 1d5f8 │ │ │ │ - vldr d7, [pc, #188] @ 1d648 │ │ │ │ + mul.w ip, r8, fp │ │ │ │ + vldr d3, [pc, #128] @ 1f040 │ │ │ │ + add.w r7, r2, r4 │ │ │ │ + add.w r8, fp, fp, lsl #1 │ │ │ │ + vldr d7, [pc, #204] @ 1f098 │ │ │ │ + mov.w lr, r8, lsl #4 │ │ │ │ vsub.f64 d11, d2, d4 │ │ │ │ vldr d2, [sp, #88] @ 0x58 │ │ │ │ - vmla.f64 d5, d0, d1 │ │ │ │ - vldr d4, [pc, #204] @ 1d668 │ │ │ │ + vmul.f64 d5, d1, d3 │ │ │ │ vldr d1, [sp, #80] @ 0x50 │ │ │ │ + vldr d4, [pc, #140] @ 1f070 │ │ │ │ vmul.f64 d7, d2, d7 │ │ │ │ - vldr d2, [pc, #168] @ 1d650 │ │ │ │ + vldr d2, [pc, #180] @ 1f0a0 │ │ │ │ + vmla.f64 d5, d0, d14 │ │ │ │ + vmov.f64 d14, d10 │ │ │ │ + vldr d10, [sp, #240] @ 0xf0 │ │ │ │ vmla.f64 d7, d1, d4 │ │ │ │ - vldr d1, [pc, #144] @ 1d640 │ │ │ │ - vmul.f64 d0, d10, d2 │ │ │ │ - vldr d10, [sp, #248] @ 0xf8 │ │ │ │ + vldr d1, [pc, #144] @ 1f090 │ │ │ │ + vmul.f64 d0, d14, d2 │ │ │ │ + vldr d14, [sp, #248] @ 0xf8 │ │ │ │ vmla.f64 d0, d14, d1 │ │ │ │ - vldr d14, [pc, #72] @ 1d608 │ │ │ │ - vldr d1, [pc, #44] @ 1d5f0 │ │ │ │ - vmul.f64 d4, d10, d14 │ │ │ │ - vldr d10, [sp, #240] @ 0xf0 │ │ │ │ + vldr d14, [pc, #56] @ 1f048 │ │ │ │ + vldr d1, [pc, #28] @ 1f030 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d9, d5, d7 │ │ │ │ - vmla.f64 d4, d10, d1 │ │ │ │ - vldr d7, [pc, #108] @ 1d648 │ │ │ │ vldr d5, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d2, d0, d4 │ │ │ │ - b.n 1d678 │ │ │ │ - b.w ff4c5d1a │ │ │ │ - b.n 1dcde │ │ │ │ + b.n 1f0b8 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ + b.w ff4c775a │ │ │ │ + b.n 1f71e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ @ instruction: 0xb816 │ │ │ │ lsls r2, r2, #15 │ │ │ │ strh r6, [r6, r6] │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ subs r0, r4, #3 │ │ │ │ adds r0, r2, #4 │ │ │ │ cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ lsls r6, r2, #30 │ │ │ │ @ instruction: 0xfa1cd511 │ │ │ │ subs r7, #207 @ 0xcf │ │ │ │ movs r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 1d5ae │ │ │ │ + b.n 1efee │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ - bls.n 1d61a │ │ │ │ + bls.n 1f05a │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #239 @ 0xef │ │ │ │ ldrhvs r0, [r4, r7] │ │ │ │ ldrbvc r1, [r4, r6] │ │ │ │ lsrvc r3, r5, #11 │ │ │ │ subs r7, #192 @ 0xc0 │ │ │ │ ldr r2, [r5, #60] @ 0x3c │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ lsls r4, r7, #6 │ │ │ │ cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ - str r3, [sp, #484] @ 0x1e4 │ │ │ │ + cmp r3, #81 @ 0x51 │ │ │ │ + subs r4, #24 │ │ │ │ + movs r5, #126 @ 0x7e │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + mvns r6, r7 │ │ │ │ + itt al │ │ │ │ + vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ + stral r3, [sp, #484] @ 0x1e4 │ │ │ │ subs r0, r4, r7 │ │ │ │ asrs r2, r1, #12 │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (1d848 ) │ │ │ │ + ldr r6, [pc, #516] @ (1f298 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ add r1, sp, #324 @ 0x144 │ │ │ │ ldrb r7, [r7, r2] │ │ │ │ - bpl.n 1d672 │ │ │ │ + bpl.n 1f0c2 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ - b.w ff4c5d8a │ │ │ │ - b.n 1dd4e │ │ │ │ + b.w ff4c77da │ │ │ │ + b.n 1f79e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 1d61e │ │ │ │ + bgt.n 1f06e │ │ │ │ orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ - cmp r3, #81 @ 0x51 │ │ │ │ - subs r4, #24 │ │ │ │ - movs r5, #126 @ 0x7e │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - mvns r6, r7 │ │ │ │ - itt al │ │ │ │ - vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ - vsubal.f64 d10, d0, d4 │ │ │ │ - vldr d0, [sp, #64] @ 0x40 │ │ │ │ - vldr d4, [pc, #-140] @ 1d5f8 │ │ │ │ + vmul.f64 d4, d10, d14 │ │ │ │ + vldr d10, [sp, #232] @ 0xe8 │ │ │ │ + vldr d7, [pc, #-44] @ 1f098 │ │ │ │ + vmla.f64 d4, d10, d1 │ │ │ │ + vadd.f64 d2, d0, d4 │ │ │ │ + vsub.f64 d10, d0, d4 │ │ │ │ + vldr d0, [sp] │ │ │ │ + vldr d4, [pc, #-160] @ 1f038 │ │ │ │ vadd.f64 d14, d3, d2 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vldr d2, [pc, #-64] @ 1d650 │ │ │ │ + vldr d2, [pc, #-68] @ 1f0a0 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ - vldr d8, [pc, #-152] @ 1d600 │ │ │ │ + vldr d8, [pc, #-172] @ 1f040 │ │ │ │ vmul.f64 d8, d0, d8 │ │ │ │ vldr d0, [sp, #80] @ 0x50 │ │ │ │ + vnmls.f64 d8, d5, d4 │ │ │ │ + vldr d4, [pc, #-140] @ 1f070 │ │ │ │ vmul.f64 d7, d0, d7 │ │ │ │ vldr d0, [sp, #88] @ 0x58 │ │ │ │ - vnmls.f64 d8, d5, d4 │ │ │ │ - vldr d4, [pc, #-72] @ 1d668 │ │ │ │ - vldr d5, [pc, #-116] @ 1d640 │ │ │ │ + vldr d5, [pc, #-120] @ 1f090 │ │ │ │ vnmls.f64 d7, d0, d4 │ │ │ │ - vldr d0, [sp, #224] @ 0xe0 │ │ │ │ + vldr d0, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d2, d0, d2 │ │ │ │ vldr d0, [sp, #104] @ 0x68 │ │ │ │ - vnmls.f64 d2, d0, d5 │ │ │ │ - vldr d0, [sp, #240] @ 0xf0 │ │ │ │ - vldr d5, [pc, #-200] @ 1d608 │ │ │ │ vadd.f64 d4, d8, d7 │ │ │ │ vsub.f64 d7, d8, d7 │ │ │ │ + vnmls.f64 d2, d0, d5 │ │ │ │ + vldr d0, [sp, #232] @ 0xe8 │ │ │ │ + vldr d5, [pc, #-228] @ 1f048 │ │ │ │ vmul.f64 d5, d0, d5 │ │ │ │ - vldr d0, [sp, #248] @ 0xf8 │ │ │ │ + vldr d0, [sp, #240] @ 0xf0 │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vadd.f64 d0, d2, d5 │ │ │ │ vsub.f64 d5, d2, d5 │ │ │ │ vadd.f64 d2, d6, d14 │ │ │ │ vmls.f64 d6, d14, d12 │ │ │ │ - vldr d14, [pc, #-240] @ 1d608 │ │ │ │ + vldr d14, [pc, #-260] @ 1f048 │ │ │ │ vadd.f64 d8, d4, d0 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - vstr d2, [ip] │ │ │ │ - mul.w ip, r8, r9 │ │ │ │ - vldr d0, [pc, #-180] @ 1d658 │ │ │ │ + vldr d0, [pc, #-176] @ 1f0a8 │ │ │ │ + vstr d2, [r7] │ │ │ │ + add.w r7, sl, r4 │ │ │ │ + str r4, [sp, #0] │ │ │ │ vadd.f64 d2, d11, d8 │ │ │ │ vmls.f64 d11, d8, d12 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d2, [r7] │ │ │ │ vmul.f64 d2, d5, d15 │ │ │ │ + add.w r7, r2, ip │ │ │ │ + add ip, sl │ │ │ │ vmla.f64 d2, d7, d13 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - add.w r4, r5, ip │ │ │ │ - add ip, r7 │ │ │ │ vnmls.f64 d7, d5, d13 │ │ │ │ vadd.f64 d5, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vsub.f64 d3, d5, d2 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ vadd.f64 d5, d4, d11 │ │ │ │ - vstr d3, [r4] │ │ │ │ + vstr d3, [r7] │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ - add.w r4, r5, r9, lsl #7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vmul.f64 d7, d10, d15 │ │ │ │ + add.w r7, r2, fp, lsl #7 │ │ │ │ vmla.f64 d7, d9, d13 │ │ │ │ vmul.f64 d9, d9, d15 │ │ │ │ - vstr d3, [r4] │ │ │ │ - movs r4, #48 @ 0x30 │ │ │ │ - vldr d3, [sp] │ │ │ │ - mul.w lr, r4, r9 │ │ │ │ + vstr d3, [r7] │ │ │ │ + add.w r7, r2, lr │ │ │ │ + add lr, sl │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ + vstr d2, [r7] │ │ │ │ + mov.w r7, #88 @ 0x58 │ │ │ │ + vldr d2, [sp, #296] @ 0x128 │ │ │ │ + mul.w r7, r7, fp │ │ │ │ vnmls.f64 d9, d10, d13 │ │ │ │ - vldr d10, [sp, #40] @ 0x28 │ │ │ │ - add.w r4, r5, lr │ │ │ │ - add lr, r7 │ │ │ │ - vstr d2, [r4] │ │ │ │ - movs r4, #88 @ 0x58 │ │ │ │ - vldr d2, [sp, #232] @ 0xe8 │ │ │ │ - mul.w r4, r4, r9 │ │ │ │ - add.w r8, r5, r4 │ │ │ │ - add r4, r7 │ │ │ │ - vstr d6, [r8] │ │ │ │ + vldr d10, [sp, #48] @ 0x30 │ │ │ │ + add.w r4, r2, r7 │ │ │ │ + add r7, sl │ │ │ │ + vstr d6, [r4] │ │ │ │ vsub.f64 d6, d11, d4 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ + vldr d11, [sp, #32] │ │ │ │ + mov.w r4, #184 @ 0xb8 │ │ │ │ vldr d5, [sp, #184] @ 0xb8 │ │ │ │ - mov.w r8, #176 @ 0xb0 │ │ │ │ - vldr d11, [sp, #24] │ │ │ │ vstr d4, [lr] │ │ │ │ vsub.f64 d4, d6, d9 │ │ │ │ vadd.f64 d9, d9, d6 │ │ │ │ - add lr, r3 │ │ │ │ - vldr d6, [sp, #56] @ 0x38 │ │ │ │ + vldr d6, [sp, #64] @ 0x40 │ │ │ │ + add lr, r6 │ │ │ │ vadd.f64 d11, d11, d10 │ │ │ │ vldr d10, [sp, #160] @ 0xa0 │ │ │ │ vstr d4, [lr] │ │ │ │ - mov.w lr, #112 @ 0x70 │ │ │ │ vstr d7, [ip] │ │ │ │ - mov.w ip, #192 @ 0xc0 │ │ │ │ - vstr d9, [r4] │ │ │ │ + vstr d9, [r7] │ │ │ │ vsub.f64 d9, d6, d3 │ │ │ │ + mov.w r7, r8, lsl #3 │ │ │ │ vldr d3, [sp, #96] @ 0x60 │ │ │ │ - adds r4, r5, r0 │ │ │ │ - vldr d4, [pc, #-376] @ 1d670 │ │ │ │ - add r0, r7 │ │ │ │ - vldr d7, [sp, #136] @ 0x88 │ │ │ │ + vstr d11, [sp, #72] @ 0x48 │ │ │ │ + add.w ip, r2, r7 │ │ │ │ + add r7, sl │ │ │ │ + vldr d4, [pc, #-456] @ 1f078 │ │ │ │ + vldr d11, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d6, d3, d14 │ │ │ │ - vldr d3, [pc, #-488] @ 1d610 │ │ │ │ - vmul.f64 d4, d2, d4 │ │ │ │ - vldr d2, [sp, #256] @ 0x100 │ │ │ │ - vstr d11, [sp, #64] @ 0x40 │ │ │ │ - vmla.f64 d6, d7, d1 │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ + vldr d3, [pc, #-508] @ 1f050 │ │ │ │ + vldr d7, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d4, d11, d4 │ │ │ │ + vldr d11, [pc, #-496] @ 1f068 │ │ │ │ vmov.f64 d8, d3 │ │ │ │ - vldr d3, [pc, #-508] @ 1d618 │ │ │ │ - vldr d11, [pc, #-496] @ 1d628 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ + vldr d3, [pc, #-524] @ 1f058 │ │ │ │ + vmla.f64 d6, d7, d1 │ │ │ │ vnmls.f64 d5, d10, d3 │ │ │ │ - vldr d10, [pc, #-496] @ 1d630 │ │ │ │ + vldr d10, [pc, #-496] @ 1f080 │ │ │ │ vmla.f64 d4, d2, d10 │ │ │ │ - vldr d2, [sp, #272] @ 0x110 │ │ │ │ - vldr d10, [pc, #-524] @ 1d620 │ │ │ │ - vmul.f64 d7, d2, d11 │ │ │ │ - vldr d2, [sp, #328] @ 0x148 │ │ │ │ + vldr d2, [sp, #264] @ 0x108 │ │ │ │ + vldr d10, [pc, #-540] @ 1f060 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #-552] @ 1d618 │ │ │ │ - vnmls.f64 d7, d2, d10 │ │ │ │ + vldr d5, [pc, #-560] @ 1f058 │ │ │ │ + vmul.f64 d7, d2, d11 │ │ │ │ + vldr d11, [sp, #320] @ 0x140 │ │ │ │ + vnmls.f64 d7, d11, d10 │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d11, d3, d2 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ vmul.f64 d10, d3, d0 │ │ │ │ - vmul.f64 d3, d7, d14 │ │ │ │ - vldr d7, [sp, #160] @ 0xa0 │ │ │ │ + vmov.f64 d3, d14 │ │ │ │ vldr d14, [sp, #96] @ 0x60 │ │ │ │ vldr d0, [sp, #184] @ 0xb8 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ + vmul.f64 d3, d7, d3 │ │ │ │ + vldr d7, [sp, #160] @ 0xa0 │ │ │ │ vnmls.f64 d3, d14, d1 │ │ │ │ - vldr d1, [sp, #256] @ 0x100 │ │ │ │ + vldr d1, [sp, #296] @ 0x128 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ + vldr d14, [pc, #-592] @ 1f080 │ │ │ │ vmla.f64 d7, d0, d5 │ │ │ │ - vldr d5, [pc, #-528] @ 1d670 │ │ │ │ - vldr d14, [pc, #-596] @ 1d630 │ │ │ │ - vldr d0, [pc, #-616] @ 1d620 │ │ │ │ + vldr d5, [pc, #-608] @ 1f078 │ │ │ │ + vldr d0, [pc, #-636] @ 1f060 │ │ │ │ vmul.f64 d5, d1, d5 │ │ │ │ - vldr d1, [sp, #232] @ 0xe8 │ │ │ │ - vnmls.f64 d5, d1, d14 │ │ │ │ - vldr d14, [sp, #328] @ 0x148 │ │ │ │ - vldr d1, [pc, #-628] @ 1d628 │ │ │ │ + vldr d1, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d8, d3, d7 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ + vnmls.f64 d5, d1, d14 │ │ │ │ + vldr d14, [sp, #320] @ 0x140 │ │ │ │ + vldr d1, [pc, #-656] @ 1f068 │ │ │ │ vmul.f64 d2, d14, d1 │ │ │ │ - vldr d1, [sp, #272] @ 0x110 │ │ │ │ - vldr d14, [pc, #-600] @ 1d658 │ │ │ │ + vldr d1, [sp, #264] @ 0x108 │ │ │ │ + vldr d14, [pc, #-604] @ 1f0a8 │ │ │ │ vmla.f64 d2, d1, d0 │ │ │ │ vsub.f64 d1, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vsub.f64 d0, d8, d1 │ │ │ │ vadd.f64 d1, d8, d1 │ │ │ │ - vldr d8, [sp, #64] @ 0x40 │ │ │ │ + vldr d8, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d3, d8, d11 │ │ │ │ vmul.f64 d0, d0, d14 │ │ │ │ - vstr d3, [r4] │ │ │ │ + vstr d3, [ip] │ │ │ │ vadd.f64 d3, d9, d1 │ │ │ │ vmls.f64 d9, d1, d12 │ │ │ │ - vstr d3, [r0] │ │ │ │ + mov.w ip, fp, lsl #6 │ │ │ │ + vstr d3, [r7] │ │ │ │ vmul.f64 d3, d4, d15 │ │ │ │ + add.w r7, sl, ip │ │ │ │ + add ip, r2 │ │ │ │ + vadd.f64 d2, d0, d9 │ │ │ │ vmla.f64 d3, d6, d13 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - mov.w r0, r9, lsl #6 │ │ │ │ - adds r4, r7, r0 │ │ │ │ - add r0, r5 │ │ │ │ - vadd.f64 d2, d0, d9 │ │ │ │ vnmls.f64 d6, d4, d13 │ │ │ │ vsub.f64 d4, d9, d0 │ │ │ │ - vldr d9, [sp, #368] @ 0x170 │ │ │ │ + vldr d9, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d1, d2, d3 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vldr d2, [pc, #-704] @ 1d650 │ │ │ │ - vstr d1, [r4] │ │ │ │ + vldr d2, [pc, #-708] @ 1f0a0 │ │ │ │ + vstr d1, [r7] │ │ │ │ vsub.f64 d1, d4, d6 │ │ │ │ - add r4, r3 │ │ │ │ + add r7, r6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d1, [r4] │ │ │ │ - adds r4, r7, r1 │ │ │ │ - add r1, r5 │ │ │ │ - vldr d1, [pc, #-744] @ 1d640 │ │ │ │ - vstr d3, [r4] │ │ │ │ - adds r4, r7, r2 │ │ │ │ - add r2, r5 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d1, [r7] │ │ │ │ + mul.w r7, r4, fp │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + add.w lr, sl, r7 │ │ │ │ + add r7, r2 │ │ │ │ + vldr d1, [pc, #-760] @ 1f090 │ │ │ │ + vstr d3, [lr] │ │ │ │ + mul.w lr, r9, fp │ │ │ │ + add.w r9, sl, lr │ │ │ │ + add lr, r2 │ │ │ │ + vstr d6, [r9] │ │ │ │ vmul.f64 d6, d5, d15 │ │ │ │ vmla.f64 d6, d7, d13 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vnmls.f64 d7, d5, d13 │ │ │ │ vmov.f64 d5, d8 │ │ │ │ + vldr d8, [pc, #-792] @ 1f098 │ │ │ │ vmls.f64 d5, d11, d12 │ │ │ │ - vldr d11, [sp, #24] │ │ │ │ - vldr d8, [pc, #-780] @ 1d648 │ │ │ │ + vldr d11, [sp, #32] │ │ │ │ vmul.f64 d0, d9, d8 │ │ │ │ - vldr d9, [sp, #320] @ 0x140 │ │ │ │ + vldr d9, [sp, #312] @ 0x138 │ │ │ │ + vldr d8, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d4, d10, d5 │ │ │ │ vsub.f64 d5, d5, d10 │ │ │ │ - vldr d10, [sp, #40] @ 0x28 │ │ │ │ + vldr d10, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [pc, #-780] @ 1d668 │ │ │ │ - vstr d3, [r1] │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ + vldr d4, [pc, #-876] @ 1f070 │ │ │ │ + vstr d3, [r7] │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ + add.w r7, r4, fp │ │ │ │ + add.w r9, r2, r7, lsl #4 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vmla.f64 d0, d9, d4 │ │ │ │ - vldr d4, [pc, #-796] @ 1d670 │ │ │ │ - mla r1, r1, r9, r5 │ │ │ │ - vldr d9, [pc, #-868] @ 1d630 │ │ │ │ - vstr d3, [r1] │ │ │ │ - vstr d6, [r0] │ │ │ │ + vldr d4, [pc, #-896] @ 1f078 │ │ │ │ + sub.w r4, r4, fp │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d9, [pc, #-900] @ 1f080 │ │ │ │ + vstr d3, [r9] │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ + vstr d6, [ip] │ │ │ │ vsub.f64 d6, d11, d10 │ │ │ │ - vldr d3, [sp] │ │ │ │ - vldr d10, [sp, #56] @ 0x38 │ │ │ │ - vstr d5, [r2] │ │ │ │ - mov.w r2, r9, lsl #4 │ │ │ │ - adds r1, r5, r2 │ │ │ │ - add r2, r7 │ │ │ │ + add.w ip, r2, r5 │ │ │ │ + vldr d10, [sp, #64] @ 0x40 │ │ │ │ + vstr d5, [lr] │ │ │ │ vadd.f64 d11, d3, d10 │ │ │ │ - vldr d3, [sp, #216] @ 0xd8 │ │ │ │ vldr d10, [sp, #176] @ 0xb0 │ │ │ │ + vldr d3, [sp, #216] @ 0xd8 │ │ │ │ vmul.f64 d5, d3, d2 │ │ │ │ vldr d3, [sp, #152] @ 0x98 │ │ │ │ vmla.f64 d5, d3, d1 │ │ │ │ - vldr d1, [pc, #-920] @ 1d638 │ │ │ │ vldr d3, [sp, #200] @ 0xc8 │ │ │ │ + vldr d1, [pc, #-952] @ 1f088 │ │ │ │ vmul.f64 d7, d3, d1 │ │ │ │ - vldr d3, [pc, #-892] @ 1d660 │ │ │ │ + vldr d3, [pc, #-920] @ 1f0b0 │ │ │ │ vnmls.f64 d7, d10, d3 │ │ │ │ - vldr d10, [sp, #344] @ 0x158 │ │ │ │ + vldr d10, [sp, #336] @ 0x150 │ │ │ │ vmul.f64 d4, d10, d4 │ │ │ │ - vldr d10, [sp, #360] @ 0x168 │ │ │ │ - vmla.f64 d4, d10, d9 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ + vmla.f64 d4, d8, d9 │ │ │ │ vsub.f64 d9, d5, d7 │ │ │ │ - vldr d7, [pc, #-956] @ 1d640 │ │ │ │ - vldr d5, [pc, #-952] @ 1d648 │ │ │ │ + vldr d7, [pc, #-980] @ 1f090 │ │ │ │ + vldr d5, [pc, #-976] @ 1f098 │ │ │ │ vadd.f64 d2, d0, d4 │ │ │ │ vsub.f64 d10, d0, d4 │ │ │ │ vldr d0, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d14, d3, d2 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vldr d2, [pc, #-968] @ 1d650 │ │ │ │ + vldr d2, [pc, #-992] @ 1f0a0 │ │ │ │ vmul.f64 d8, d0, d2 │ │ │ │ - vldr d2, [sp, #216] @ 0xd8 │ │ │ │ vldr d0, [sp, #200] @ 0xc8 │ │ │ │ vstr d14, [sp] │ │ │ │ - vldr d14, [pc, #-980] @ 1d658 │ │ │ │ + vldr d2, [sp, #216] @ 0xd8 │ │ │ │ + vldr d14, [pc, #-1004] @ 1f0a8 │ │ │ │ vnmls.f64 d8, d2, d7 │ │ │ │ vldr d7, [sp, #176] @ 0xb0 │ │ │ │ - vldr d2, [pc, #-984] @ 1d660 │ │ │ │ + vldr d2, [pc, #-1008] @ 1f0b0 │ │ │ │ vmul.f64 d3, d3, d14 │ │ │ │ - vldr d14, [sp, #360] @ 0x168 │ │ │ │ + vldr d14, [sp, #352] @ 0x160 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d7, d0, d2 │ │ │ │ - vldr d0, [sp, #320] @ 0x140 │ │ │ │ + vldr d0, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d2, d0, d5 │ │ │ │ - vldr d0, [sp, #368] @ 0x170 │ │ │ │ - vldr d5, [pc, #-1008] @ 1d668 │ │ │ │ - vnmls.f64 d2, d0, d5 │ │ │ │ - vldr d5, [pc, #-1008] @ 1d670 │ │ │ │ - vldr d0, [sp, #344] @ 0x158 │ │ │ │ + vldr d0, [sp, #360] @ 0x168 │ │ │ │ + vldr d5, [pc, #752] @ 1f7b0 │ │ │ │ vsub.f64 d4, d8, d7 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ + vnmls.f64 d2, d0, d5 │ │ │ │ + vldr d5, [pc, #744] @ 1f7b8 │ │ │ │ + vldr d0, [sp, #336] @ 0x150 │ │ │ │ vmul.f64 d5, d14, d5 │ │ │ │ - vldr d14, [pc, #684] @ 1dd20 │ │ │ │ + vldr d14, [pc, #740] @ 1f7c0 │ │ │ │ vnmls.f64 d5, d0, d14 │ │ │ │ vldr d14, [sp] │ │ │ │ vadd.f64 d0, d2, d5 │ │ │ │ vsub.f64 d5, d2, d5 │ │ │ │ vadd.f64 d2, d6, d14 │ │ │ │ vmls.f64 d6, d14, d12 │ │ │ │ vadd.f64 d8, d4, d0 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - vstr d2, [r1] │ │ │ │ - mul.w r1, r8, r9 │ │ │ │ - vldr d0, [pc, #648] @ 1dd28 │ │ │ │ + vldr d0, [pc, #712] @ 1f7c8 │ │ │ │ + vstr d2, [ip] │ │ │ │ + add.w ip, sl, r5 │ │ │ │ + add r5, fp │ │ │ │ + add.w r5, r2, r5, lsl #3 │ │ │ │ + vldr d14, [sp, #24] │ │ │ │ vadd.f64 d2, d11, d8 │ │ │ │ vmls.f64 d11, d8, d12 │ │ │ │ + vldr d8, [pc, #688] @ 1f7d0 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - vldr d8, [pc, #640] @ 1dd30 │ │ │ │ - vstr d2, [r2] │ │ │ │ + vstr d2, [ip] │ │ │ │ vmul.f64 d2, d5, d15 │ │ │ │ + mov.w ip, #176 @ 0xb0 │ │ │ │ + mul.w ip, ip, fp │ │ │ │ vmla.f64 d2, d7, d13 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - adds r2, r5, r1 │ │ │ │ - add r1, r7 │ │ │ │ + add.w lr, r2, ip │ │ │ │ + add ip, sl │ │ │ │ vnmls.f64 d7, d5, d13 │ │ │ │ vadd.f64 d5, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vsub.f64 d3, d5, d2 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ vadd.f64 d5, d4, d11 │ │ │ │ - vstr d3, [r2] │ │ │ │ - movs r2, #136 @ 0x88 │ │ │ │ + vstr d3, [lr] │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vmul.f64 d7, d10, d15 │ │ │ │ - vldr d14, [sp, #16] │ │ │ │ - mla r2, r2, r9, r5 │ │ │ │ vmla.f64 d7, d9, d13 │ │ │ │ vmul.f64 d9, d9, d15 │ │ │ │ - vstr d3, [r2] │ │ │ │ - movs r2, #56 @ 0x38 │ │ │ │ - vnmls.f64 d9, d10, d13 │ │ │ │ + vstr d3, [r5] │ │ │ │ + mov.w r5, r4, lsl #3 │ │ │ │ vldr d3, [sp, #208] @ 0xd0 │ │ │ │ + add.w r4, r2, r4, lsl #4 │ │ │ │ + add.w lr, r2, r5 │ │ │ │ + add r5, sl │ │ │ │ + vnmls.f64 d9, d10, d13 │ │ │ │ + vstr d2, [lr] │ │ │ │ + mov.w lr, r8, lsl #5 │ │ │ │ vldr d10, [sp, #192] @ 0xc0 │ │ │ │ - mul.w r0, r2, r9 │ │ │ │ + add.w r8, r2, r8, lsl #6 │ │ │ │ + add.w r9, r2, lr │ │ │ │ + add lr, sl │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ - adds r2, r5, r0 │ │ │ │ - add r0, r7 │ │ │ │ - vstr d2, [r2] │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - vldr d2, [pc, #532] @ 1dd38 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - adds r4, r5, r2 │ │ │ │ - add r2, r7 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vldr d2, [pc, #560] @ 1f7d8 │ │ │ │ + vstr d6, [r9] │ │ │ │ vsub.f64 d6, d11, d4 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [pc, #512] @ 1dd40 │ │ │ │ - vldr d11, [pc, #516] @ 1dd48 │ │ │ │ - vstr d4, [r0] │ │ │ │ + vldr d5, [pc, #500] @ 1f7b0 │ │ │ │ + vldr d11, [pc, #544] @ 1f7e0 │ │ │ │ + vstr d4, [r5] │ │ │ │ vsub.f64 d4, d6, d9 │ │ │ │ vadd.f64 d9, d9, d6 │ │ │ │ - add r0, r3 │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - vstr d4, [r0] │ │ │ │ - vstr d7, [r1] │ │ │ │ - vstr d9, [r2] │ │ │ │ - mov.w r2, r9, lsl #5 │ │ │ │ - vldr d9, [sp, #32] │ │ │ │ - adds r1, r5, r2 │ │ │ │ - vldr d7, [pc, #480] @ 1dd50 │ │ │ │ - add r2, r7 │ │ │ │ + add r5, r6 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ + vstr d4, [r5] │ │ │ │ + mov.w r5, fp, lsl #5 │ │ │ │ + vstr d7, [ip] │ │ │ │ + vstr d9, [lr] │ │ │ │ + add.w ip, r2, r5 │ │ │ │ + add r5, sl │ │ │ │ + vldr d9, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [pc, #504] @ 1f7e8 │ │ │ │ vsub.f64 d14, d14, d9 │ │ │ │ - vldr d9, [sp, #48] @ 0x30 │ │ │ │ + vldr d9, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d9, d6, d9 │ │ │ │ vldr d6, [sp, #144] @ 0x90 │ │ │ │ vmla.f64 d3, d6, d5 │ │ │ │ vldr d6, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d7, d6, d7 │ │ │ │ vmla.f64 d7, d10, d11 │ │ │ │ - vldr d11, [sp, #312] @ 0x138 │ │ │ │ - vldr d10, [sp, #352] @ 0x160 │ │ │ │ + vldr d11, [sp, #304] @ 0x130 │ │ │ │ + vldr d10, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d6, d11, d1 │ │ │ │ - vldr d11, [sp, #264] @ 0x108 │ │ │ │ - vnmls.f64 d6, d11, d2 │ │ │ │ - vldr d2, [pc, #428] @ 1dd58 │ │ │ │ - vldr d11, [sp, #336] @ 0x150 │ │ │ │ + vldr d11, [sp, #256] @ 0x100 │ │ │ │ vsub.f64 d4, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vldr d7, [pc, #396] @ 1dd48 │ │ │ │ + vldr d7, [pc, #436] @ 1f7e0 │ │ │ │ + vnmls.f64 d6, d11, d2 │ │ │ │ + vldr d2, [pc, #444] @ 1f7f0 │ │ │ │ + vldr d11, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d5, d10, d2 │ │ │ │ - vldr d10, [pc, #412] @ 1dd60 │ │ │ │ + vldr d10, [pc, #440] @ 1f7f8 │ │ │ │ vnmls.f64 d5, d11, d10 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #364] @ 1dd40 │ │ │ │ + vldr d5, [pc, #352] @ 1f7b0 │ │ │ │ vadd.f64 d10, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vmul.f64 d11, d4, d0 │ │ │ │ vldr d4, [sp, #144] @ 0x90 │ │ │ │ vldr d0, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d2, d4, d8 │ │ │ │ vldr d4, [sp, #168] @ 0xa8 │ │ │ │ - vldr d8, [pc, #356] @ 1dd58 │ │ │ │ + vldr d8, [pc, #384] @ 1f7f0 │ │ │ │ + vnmls.f64 d2, d0, d5 │ │ │ │ + vldr d5, [pc, #368] @ 1f7e8 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ vldr d4, [sp, #192] @ 0xc0 │ │ │ │ - vnmls.f64 d2, d0, d5 │ │ │ │ - vldr d5, [pc, #332] @ 1dd50 │ │ │ │ - vldr d0, [sp, #312] @ 0x138 │ │ │ │ + vldr d0, [sp, #304] @ 0x130 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ - vldr d5, [sp, #264] @ 0x108 │ │ │ │ + vldr d5, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d1, d5, d1 │ │ │ │ - vldr d5, [pc, #288] @ 1dd38 │ │ │ │ - vmla.f64 d1, d0, d5 │ │ │ │ - vldr d5, [sp, #336] @ 0x150 │ │ │ │ - vldr d0, [sp, #352] @ 0x160 │ │ │ │ + vldr d5, [pc, #324] @ 1f7d8 │ │ │ │ vadd.f64 d4, d2, d7 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ - vmul.f64 d5, d5, d8 │ │ │ │ - vldr d8, [pc, #300] @ 1dd60 │ │ │ │ vadd.f64 d2, d14, d10 │ │ │ │ vmls.f64 d14, d10, d12 │ │ │ │ + vmla.f64 d1, d0, d5 │ │ │ │ + vldr d5, [sp, #328] @ 0x148 │ │ │ │ + vldr d0, [sp, #344] @ 0x158 │ │ │ │ + vstr d2, [ip] │ │ │ │ + vmul.f64 d5, d5, d8 │ │ │ │ + vldr d8, [pc, #316] @ 1f7f8 │ │ │ │ vmla.f64 d5, d0, d8 │ │ │ │ - vstr d2, [r1] │ │ │ │ - movs r1, #72 @ 0x48 │ │ │ │ vadd.f64 d8, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vldr d1, [pc, #216] @ 1dd28 │ │ │ │ + vldr d1, [pc, #252] @ 1f7c8 │ │ │ │ vsub.f64 d0, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vadd.f64 d2, d9, d0 │ │ │ │ vmls.f64 d9, d0, d12 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vstr d2, [r2] │ │ │ │ + vstr d2, [r5] │ │ │ │ vmul.f64 d2, d3, d15 │ │ │ │ - add r2, r3 │ │ │ │ + add r5, r6 │ │ │ │ + vsub.f64 d1, d9, d4 │ │ │ │ vnmls.f64 d2, d6, d13 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vmla.f64 d6, d3, d13 │ │ │ │ - vsub.f64 d1, d9, d4 │ │ │ │ vadd.f64 d3, d4, d9 │ │ │ │ vadd.f64 d4, d2, d1 │ │ │ │ vsub.f64 d1, d1, d2 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d4, [r5] │ │ │ │ vadd.f64 d4, d6, d3 │ │ │ │ - add r2, r3 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ vmul.f64 d6, d5, d15 │ │ │ │ + add r5, r6 │ │ │ │ vmla.f64 d6, d7, d13 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vstr d4, [r2] │ │ │ │ - movs r2, #152 @ 0x98 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ + vstr d4, [r5] │ │ │ │ + mov.w r5, #152 @ 0x98 │ │ │ │ + mul.w r5, r5, fp │ │ │ │ vnmls.f64 d7, d5, d13 │ │ │ │ vadd.f64 d5, d11, d14 │ │ │ │ vsub.f64 d14, d14, d11 │ │ │ │ - adds r3, r7, r2 │ │ │ │ - add r2, r5 │ │ │ │ - vstr d1, [r3] │ │ │ │ - mul.w r3, r1, r9 │ │ │ │ + add.w r6, sl, r5 │ │ │ │ + add r5, r2 │ │ │ │ + vstr d1, [r6] │ │ │ │ + add.w r6, sl, r7 │ │ │ │ + add r7, r2 │ │ │ │ + vstr d3, [r6] │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - adds r1, r7, r3 │ │ │ │ - add r3, r5 │ │ │ │ - vstr d3, [r1] │ │ │ │ - mla r1, ip, r9, r5 │ │ │ │ - vstr d4, [r1] │ │ │ │ + vstr d4, [r8] │ │ │ │ vadd.f64 d4, d7, d14 │ │ │ │ vsub.f64 d14, d14, d7 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vstr d6, [r3] │ │ │ │ - mla r3, lr, r9, r5 │ │ │ │ - vstr d14, [r3] │ │ │ │ - ldr r3, [sp, #436] @ 0x1b4 │ │ │ │ - add sl, r3 │ │ │ │ - add fp, r3 │ │ │ │ - ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ - add r5, r3 │ │ │ │ - add r7, r3 │ │ │ │ - ldr r3, [sp, #444] @ 0x1bc │ │ │ │ - eors r6, r3 │ │ │ │ - eor.w r9, r9, r3 │ │ │ │ - ldr r3, [sp, #560] @ 0x230 │ │ │ │ - subs r3, #1 │ │ │ │ - str r3, [sp, #560] @ 0x230 │ │ │ │ - bne.w 1cd98 │ │ │ │ - add sp, #452 @ 0x1c4 │ │ │ │ + vstr d4, [r5] │ │ │ │ + vstr d6, [r7] │ │ │ │ + vstr d14, [r4] │ │ │ │ + ldr r4, [sp, #428] @ 0x1ac │ │ │ │ + add r0, r4 │ │ │ │ + add r1, r4 │ │ │ │ + ldr r4, [sp, #432] @ 0x1b0 │ │ │ │ + add r2, r4 │ │ │ │ + add sl, r4 │ │ │ │ + ldr r4, [sp, #436] @ 0x1b4 │ │ │ │ + eor.w r3, r3, r4 │ │ │ │ + eor.w fp, fp, r4 │ │ │ │ + ldr r4, [sp, #552] @ 0x228 │ │ │ │ + subs r4, #1 │ │ │ │ + str r4, [sp, #552] @ 0x228 │ │ │ │ + bne.w 1e7d6 │ │ │ │ + add sp, #444 @ 0x1bc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - str r3, [sp, #484] @ 0x1e4 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ + cmp r3, #81 @ 0x51 │ │ │ │ + subs r4, #24 │ │ │ │ + movs r5, #126 @ 0x7e │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + mvns r6, r7 │ │ │ │ + itt al │ │ │ │ + vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ + stral r3, [sp, #484] @ 0x1e4 │ │ │ │ subs r0, r4, r7 │ │ │ │ asrs r2, r1, #12 │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ - b.w ff4c645a │ │ │ │ - b.n 1e41e │ │ │ │ + b.w ff4c7efa │ │ │ │ + b.n 1febe │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 1dcf6 │ │ │ │ + bgt.n 1f796 │ │ │ │ orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ - cmp r3, #81 @ 0x51 │ │ │ │ - subs r4, #24 │ │ │ │ - movs r5, #126 @ 0x7e │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ lsls r4, r7, #6 │ │ │ │ cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ ldr r2, [r5, #60] @ 0x3c │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - bls.n 1dd62 │ │ │ │ + bls.n 1f7fa │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #239 @ 0xef │ │ │ │ ldrhvs r0, [r4, r7] │ │ │ │ ldrbvc r1, [r4, r6] │ │ │ │ lsrvc r3, r5, #11 │ │ │ │ subs r7, #192 @ 0xc0 │ │ │ │ │ │ │ │ -0001dd68 : │ │ │ │ - ldr r2, [pc, #8] @ (1dd74 ) │ │ │ │ - ldr r1, [pc, #12] @ (1dd78 ) │ │ │ │ +0001f800 : │ │ │ │ + ldr r2, [pc, #8] @ (1f80c ) │ │ │ │ + ldr r1, [pc, #12] @ (1f810 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b8bc │ │ │ │ - bge.n 1dc78 │ │ │ │ - movs r7, r0 │ │ │ │ - @ instruction: 0xefe7ffff │ │ │ │ - push {r4, r5, r6} │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ + cmp r7, #232 @ 0xe8 │ │ │ │ + movs r0, r1 │ │ │ │ + vrsqrts.f16 , , │ │ │ │ + str.w r4, [sp, #-12]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r4, r6, [sp, #12] │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ cmp r4, r6 │ │ │ │ add.w r2, r2, r4, lsl #4 │ │ │ │ - bge.n 1ddee │ │ │ │ - cmp r5, #1 │ │ │ │ + bge.n 1f890 │ │ │ │ mov.w r3, r3, lsl #3 │ │ │ │ + cmp r5, #1 │ │ │ │ ittt eq │ │ │ │ - addeq.w ip, r0, r3 │ │ │ │ addeq r2, #16 │ │ │ │ + addeq.w ip, r0, r3 │ │ │ │ addeq r3, r3, r1 │ │ │ │ - bne.n 1ddf2 │ │ │ │ + bne.n 1f89c │ │ │ │ vldr d2, [r2, #-16] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d1, [ip] │ │ │ │ - adds r2, #16 │ │ │ │ - vldr d3, [r3] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ cmp r4, r6 │ │ │ │ + vldr d1, [ip] │ │ │ │ vldr d7, [r2, #-24] @ 0xffffffe8 │ │ │ │ + vldr d3, [r3] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ vldr d4, [r0] │ │ │ │ vldr d5, [r1] │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstmia ip!, {d3} │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstmia r3!, {d3} │ │ │ │ vstmia r0!, {d6} │ │ │ │ vstmia r1!, {d7} │ │ │ │ - bne.n 1dd9e │ │ │ │ - pop {r4, r5, r6} │ │ │ │ + bne.n 1f83c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w r6, [sp], #4 │ │ │ │ bx lr │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w ip, r0, r3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - adds r2, #16 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ add r3, r1 │ │ │ │ vldr d2, [r3] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d1, [r2, #-8] │ │ │ │ - cmp r6, r4 │ │ │ │ - vldr d3, [r2, #-16] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w r2, r2, #16 │ │ │ │ + cmp r6, r4 │ │ │ │ + vldr d3, [r2, #-32] @ 0xffffffe0 │ │ │ │ + vldr d1, [r2, #-24] @ 0xffffffe8 │ │ │ │ vldr d7, [ip] │ │ │ │ - vmul.f64 d4, d2, d1 │ │ │ │ vldr d5, [r0] │ │ │ │ + vmul.f64 d4, d2, d1 │ │ │ │ vldr d6, [r1] │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vstr d3, [ip] │ │ │ │ @@ -25117,353 +26030,371 @@ │ │ │ │ add ip, r5 │ │ │ │ vstr d3, [r3] │ │ │ │ add r3, r5 │ │ │ │ vstr d5, [r0] │ │ │ │ add r0, r5 │ │ │ │ vstr d6, [r1] │ │ │ │ add r1, r5 │ │ │ │ - bne.n 1ddfc │ │ │ │ - pop {r4, r5, r6} │ │ │ │ + bne.n 1f8aa │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w r6, [sp], #4 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0001de5c : │ │ │ │ - ldr r2, [pc, #8] @ (1de68 ) │ │ │ │ - ldr r1, [pc, #12] @ (1de6c ) │ │ │ │ +0001f914 : │ │ │ │ + ldr r2, [pc, #8] @ (1f920 ) │ │ │ │ + ldr r1, [pc, #12] @ (1f924 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - bls.n 1de04 │ │ │ │ - movs r7, r0 │ │ │ │ - vmaxnm.f16 , , │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + cmp r7, #20 │ │ │ │ + movs r0, r1 │ │ │ │ + mrc2 15, 7, pc, cr7, cr15, {7} │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ vpush {d8-d10} │ │ │ │ ldrd r4, r6, [sp, #44] @ 0x2c │ │ │ │ ldr r5, [sp, #52] @ 0x34 │ │ │ │ cmp r4, r6 │ │ │ │ add.w r2, r2, r4, lsl #5 │ │ │ │ - bge.n 1df42 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + bge.n 1fa0c │ │ │ │ cmp r5, #1 │ │ │ │ - bne.n 1df48 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + bne.n 1fa1e │ │ │ │ + vldr d5, [pc, #416] @ 1faf0 │ │ │ │ + vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ add.w lr, r0, r3 │ │ │ │ add.w ip, r1, r3 │ │ │ │ add.w r5, lr, r3 │ │ │ │ - adds r2, #32 │ │ │ │ + add.w r2, r2, #32 │ │ │ │ add r3, ip │ │ │ │ - vldr d5, [pc, #380] @ 1e018 │ │ │ │ - vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d3, [r2, #-32] @ 0xffffffe0 │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d1, [lr] │ │ │ │ - adds r2, #32 │ │ │ │ - vldr d6, [ip] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + add.w r2, r2, #32 │ │ │ │ cmp r6, r4 │ │ │ │ + vldr d1, [lr] │ │ │ │ vldr d7, [r2, #-56] @ 0xffffffc8 │ │ │ │ + vldr d6, [ip] │ │ │ │ vmul.f64 d0, d3, d1 │ │ │ │ vldr d9, [r2, #-48] @ 0xffffffd0 │ │ │ │ vldr d10, [r5] │ │ │ │ + vldr d8, [r0] │ │ │ │ vmla.f64 d0, d7, d6 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [r2, #-40] @ 0xffffffd8 │ │ │ │ - vldr d8, [r0] │ │ │ │ vldr d2, [r1] │ │ │ │ vnmls.f64 d7, d3, d6 │ │ │ │ vldr d3, [r3] │ │ │ │ vmul.f64 d6, d9, d10 │ │ │ │ vmla.f64 d6, d1, d3 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ vnmls.f64 d1, d9, d3 │ │ │ │ vadd.f64 d9, d6, d0 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vadd.f64 d3, d1, d7 │ │ │ │ - vadd.f64 d10, d9, d8 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ + vadd.f64 d10, d9, d8 │ │ │ │ vmls.f64 d8, d9, d4 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ + vmul.f64 d7, d7, d5 │ │ │ │ vstmia r0!, {d10} │ │ │ │ vadd.f64 d10, d3, d2 │ │ │ │ - vmul.f64 d7, d7, d5 │ │ │ │ vmls.f64 d2, d3, d4 │ │ │ │ - vstmia r1!, {d10} │ │ │ │ vsub.f64 d1, d8, d7 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - vstmia r5!, {d1} │ │ │ │ + vstmia r1!, {d10} │ │ │ │ vadd.f64 d3, d2, d6 │ │ │ │ + vstmia r5!, {d1} │ │ │ │ vstmia lr!, {d7} │ │ │ │ vsub.f64 d7, d2, d6 │ │ │ │ vstmia ip!, {d3} │ │ │ │ vstmia r3!, {d7} │ │ │ │ - bne.n 1dea2 │ │ │ │ + bne.n 1f968 │ │ │ │ vpop {d8-d10} │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d4, [pc, #208] @ 1faf0 │ │ │ │ + vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ add.w lr, r0, r3 │ │ │ │ add.w ip, r1, r3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w r7, lr, r3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - adds r2, #32 │ │ │ │ + add.w r2, r2, #32 │ │ │ │ add r3, ip │ │ │ │ - vldr d4, [pc, #188] @ 1e018 │ │ │ │ - vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d2, [ip] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d1, [r2, #-24] @ 0xffffffe8 │ │ │ │ - cmp r6, r4 │ │ │ │ - vldr d6, [r2, #-32] @ 0xffffffe0 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w r2, r2, #32 │ │ │ │ + cmp r6, r4 │ │ │ │ + vldr d6, [r2, #-64] @ 0xffffffc0 │ │ │ │ + vldr d1, [r2, #-56] @ 0xffffffc8 │ │ │ │ vldr d5, [lr] │ │ │ │ + vldr d10, [r2, #-40] @ 0xffffffd8 │ │ │ │ vmul.f64 d8, d2, d1 │ │ │ │ vldr d9, [r3] │ │ │ │ - vldr d10, [r2, #-40] @ 0xffffffd8 │ │ │ │ + vldr d0, [r0] │ │ │ │ + vldr d7, [r1] │ │ │ │ vmla.f64 d8, d5, d6 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vldr d1, [r7] │ │ │ │ - vldr d0, [r0] │ │ │ │ - vldr d7, [r1] │ │ │ │ vnmls.f64 d5, d2, d6 │ │ │ │ vldr d2, [r2, #-48] @ 0xffffffd0 │ │ │ │ vmul.f64 d6, d9, d10 │ │ │ │ vmla.f64 d6, d1, d2 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ vnmls.f64 d1, d9, d2 │ │ │ │ vadd.f64 d9, d8, d6 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ vadd.f64 d2, d5, d1 │ │ │ │ - vadd.f64 d10, d0, d9 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ + vadd.f64 d10, d0, d9 │ │ │ │ vmls.f64 d0, d9, d3 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ + vmul.f64 d5, d5, d4 │ │ │ │ vstr d10, [r0] │ │ │ │ vadd.f64 d10, d7, d2 │ │ │ │ vmls.f64 d7, d2, d3 │ │ │ │ - vmul.f64 d5, d5, d4 │ │ │ │ add r0, r5 │ │ │ │ - vstr d10, [r1] │ │ │ │ - add r1, r5 │ │ │ │ vsub.f64 d1, d0, d5 │ │ │ │ vadd.f64 d0, d0, d5 │ │ │ │ + vstr d10, [r1] │ │ │ │ + add r1, r5 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d1, [r7] │ │ │ │ add r7, r5 │ │ │ │ vstr d0, [lr] │ │ │ │ add lr, r5 │ │ │ │ vstr d5, [ip] │ │ │ │ add ip, r5 │ │ │ │ vstr d7, [r3] │ │ │ │ add r3, r5 │ │ │ │ - bne.n 1df62 │ │ │ │ - vpop {d8-d10} │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + bne.n 1fa3c │ │ │ │ + b.n 1fa0c │ │ │ │ nop │ │ │ │ - ldr r4, [pc, #680] @ (1e2c4 ) │ │ │ │ + ldr r4, [pc, #680] @ (1fd9c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ │ │ │ │ -0001e020 : │ │ │ │ - ldr r2, [pc, #8] @ (1e02c ) │ │ │ │ - ldr r1, [pc, #12] @ (1e030 ) │ │ │ │ +0001faf8 : │ │ │ │ + ldr r2, [pc, #8] @ (1fb04 ) │ │ │ │ + ldr r1, [pc, #12] @ (1fb08 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - bhi.n 1e0c0 │ │ │ │ - movs r7, r0 │ │ │ │ - mcr2 15, 2, pc, cr7, cr15, {7} @ │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - movs r6, #48 @ 0x30 │ │ │ │ + cmp r5, #112 @ 0x70 │ │ │ │ + movs r0, r1 │ │ │ │ + mcr2 15, 1, pc, cr7, cr15, {7} @ │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ vpush {d8-d10} │ │ │ │ - ldrd r4, r7, [sp, #60] @ 0x3c │ │ │ │ - ldr r5, [sp, #68] @ 0x44 │ │ │ │ - cmp r4, r7 │ │ │ │ - mla r2, r6, r4, r2 │ │ │ │ - bge.n 1e144 │ │ │ │ + ldrd r4, r6, [sp, #56] @ 0x38 │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ + add.w r7, r4, r4, lsl #1 │ │ │ │ + cmp r4, r6 │ │ │ │ + add.w r2, r2, r7, lsl #4 │ │ │ │ + bge.n 1fc30 │ │ │ │ cmp r5, #1 │ │ │ │ - mov.w r8, r3, lsl #4 │ │ │ │ + mov.w ip, r3, lsl #4 │ │ │ │ mov.w lr, r3, lsl #3 │ │ │ │ - ittt eq │ │ │ │ - addeq r2, #48 @ 0x30 │ │ │ │ - addeq.w r6, r0, r8 │ │ │ │ - addeq.w r5, r1, r8 │ │ │ │ - bne.n 1e14c │ │ │ │ + bne.w 1fc46 │ │ │ │ + add.w r5, r0, ip │ │ │ │ + add.w r3, r1, ip │ │ │ │ + add.w r2, r2, #48 @ 0x30 │ │ │ │ + sub.w ip, r5, lr │ │ │ │ + vldr d4, [r5] │ │ │ │ + add.w r8, r1, lr │ │ │ │ + add.w r9, r5, lr │ │ │ │ + add.w r7, r3, lr │ │ │ │ + add.w r4, r4, #1 │ │ │ │ vldr d6, [r2, #-32] @ 0xffffffe0 │ │ │ │ - add.w ip, r0, lr │ │ │ │ - vldr d4, [r6] │ │ │ │ - add.w r3, r1, lr │ │ │ │ - vldr d7, [r5] │ │ │ │ - add.w sl, ip, r8 │ │ │ │ - vldr d5, [r2, #-24] @ 0xffffffe8 │ │ │ │ - add.w r9, r3, r8 │ │ │ │ + cmp r6, r4 │ │ │ │ + add.w r2, r2, #48 @ 0x30 │ │ │ │ + vldr d7, [r3] │ │ │ │ + vldr d5, [r2, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d0, d6, d4 │ │ │ │ - vldr d1, [r2, #-48] @ 0xffffffd0 │ │ │ │ + vldr d1, [r2, #-96] @ 0xffffffa0 │ │ │ │ vldr d8, [ip] │ │ │ │ - adds r4, #1 │ │ │ │ + vldr d9, [r2, #-64] @ 0xffffffc0 │ │ │ │ vmla.f64 d0, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r3] │ │ │ │ - adds r2, #48 @ 0x30 │ │ │ │ - vldr d9, [r2, #-64] @ 0xffffffc0 │ │ │ │ - cmp r7, r4 │ │ │ │ - vldr d10, [sl] │ │ │ │ + vldr d4, [r8] │ │ │ │ + vldr d10, [r9] │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d6, [r2, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d7, d1, d8 │ │ │ │ vldr d2, [r0] │ │ │ │ vldr d3, [r1] │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vldr d8, [r9] │ │ │ │ + vldr d8, [r7] │ │ │ │ vnmls.f64 d6, d1, d4 │ │ │ │ vldr d4, [r2, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d1, d9, d10 │ │ │ │ vmla.f64 d1, d4, d8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vnmls.f64 d4, d9, d8 │ │ │ │ vadd.f64 d9, d0, d2 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vadd.f64 d8, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vsub.f64 d10, d9, d8 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vadd.f64 d9, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vstmia r6!, {d10} │ │ │ │ + vstmia r5!, {d10} │ │ │ │ vstmia r0!, {d8} │ │ │ │ vadd.f64 d8, d5, d3 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ vsub.f64 d4, d2, d6 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vadd.f64 d10, d8, d9 │ │ │ │ - vsub.f64 d8, d8, d9 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ + vsub.f64 d8, d8, d9 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstmia r1!, {d10} │ │ │ │ - vstmia r5!, {d8} │ │ │ │ - vstr d4, [sl] │ │ │ │ - vstr d6, [ip] │ │ │ │ - vstr d5, [r3] │ │ │ │ - vstr d7, [r9] │ │ │ │ - bne.n 1e064 │ │ │ │ + vstmia r3!, {d8} │ │ │ │ + vstr d4, [r9] │ │ │ │ + vstmia ip!, {d6} │ │ │ │ + vstr d5, [r8] │ │ │ │ + vstr d7, [r7] │ │ │ │ + bne.n 1fb50 │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - add r2, r6 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - add.w r6, r0, r8 │ │ │ │ - add.w r3, r1, r8 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + add.w r7, r0, ip │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + add.w r3, r1, ip │ │ │ │ + add.w r2, r2, #48 @ 0x30 │ │ │ │ + sub.w ip, r7, lr │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r9, r0, lr │ │ │ │ + add.w r9, r1, lr │ │ │ │ + add.w r8, r3, lr │ │ │ │ + add.w sl, r7, lr │ │ │ │ + add.w r4, r4, #1 │ │ │ │ vldr d3, [r2, #-24] @ 0xffffffe8 │ │ │ │ - add.w ip, r1, lr │ │ │ │ - vldr d5, [r2, #-32] @ 0xffffffe0 │ │ │ │ - add.w sl, ip, r8 │ │ │ │ - vldr d2, [r6] │ │ │ │ - add.w fp, r9, r8 │ │ │ │ + cmp r6, r4 │ │ │ │ + add.w r2, r2, #48 @ 0x30 │ │ │ │ + vldr d2, [r7] │ │ │ │ + vldr d5, [r2, #-80] @ 0xffffffb0 │ │ │ │ vmul.f64 d0, d4, d3 │ │ │ │ - vldr d8, [ip] │ │ │ │ - vldr d1, [r2, #-48] @ 0xffffffd0 │ │ │ │ - adds r4, #1 │ │ │ │ + vldr d8, [r9] │ │ │ │ + vldr d1, [r2, #-96] @ 0xffffffa0 │ │ │ │ + vldr d10, [r2, #-56] @ 0xffffffc8 │ │ │ │ vmla.f64 d0, d2, d5 │ │ │ │ vmul.f64 d2, d2, d3 │ │ │ │ - vldr d10, [r2, #-8] │ │ │ │ - cmp r7, r4 │ │ │ │ - vldr d9, [sl] │ │ │ │ - add.w r2, r2, #48 @ 0x30 │ │ │ │ + vldr d9, [r8] │ │ │ │ vldr d6, [r0] │ │ │ │ vnmls.f64 d2, d4, d5 │ │ │ │ - vldr d5, [r9] │ │ │ │ vldr d4, [r2, #-88] @ 0xffffffa8 │ │ │ │ + vldr d5, [ip] │ │ │ │ vldr d7, [r1] │ │ │ │ vmul.f64 d3, d8, d4 │ │ │ │ vmul.f64 d4, d5, d4 │ │ │ │ vmla.f64 d3, d5, d1 │ │ │ │ - vldr d5, [fp] │ │ │ │ + vldr d5, [sl] │ │ │ │ vnmls.f64 d4, d8, d1 │ │ │ │ vldr d8, [r2, #-64] @ 0xffffffc0 │ │ │ │ vmul.f64 d1, d9, d10 │ │ │ │ vmla.f64 d1, d5, d8 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vnmls.f64 d5, d9, d8 │ │ │ │ vadd.f64 d8, d6, d0 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vadd.f64 d9, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vsub.f64 d10, d8, d9 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - vstr d10, [r6] │ │ │ │ - add r6, r5 │ │ │ │ + vstr d10, [r7] │ │ │ │ + add r7, r5 │ │ │ │ vstr d8, [r0] │ │ │ │ vadd.f64 d8, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ add r0, r5 │ │ │ │ vadd.f64 d10, d9, d8 │ │ │ │ - vsub.f64 d8, d8, d9 │ │ │ │ vsub.f64 d5, d7, d3 │ │ │ │ + vsub.f64 d8, d8, d9 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstr d10, [r1] │ │ │ │ add r1, r5 │ │ │ │ vstr d8, [r3] │ │ │ │ add r3, r5 │ │ │ │ - vstr d4, [fp] │ │ │ │ - vstr d6, [r9] │ │ │ │ - vstr d5, [ip] │ │ │ │ - vstr d7, [sl] │ │ │ │ - bne.n 1e158 │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + vstr d4, [sl] │ │ │ │ + vstr d6, [ip] │ │ │ │ + add ip, r5 │ │ │ │ + vstr d5, [r9] │ │ │ │ + vstr d7, [r8] │ │ │ │ + bne.n 1fc5a │ │ │ │ + b.n 1fc30 │ │ │ │ nop │ │ │ │ │ │ │ │ -0001e24c : │ │ │ │ - ldr r2, [pc, #8] @ (1e258 ) │ │ │ │ - ldr r1, [pc, #12] @ (1e25c ) │ │ │ │ +0001fd48 : │ │ │ │ + ldr r2, [pc, #8] @ (1fd54 ) │ │ │ │ + ldr r1, [pc, #12] @ (1fd58 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - bvs.n 1e314 │ │ │ │ - movs r7, r0 │ │ │ │ - ldc2l 15, cr15, [pc, #1020] @ 1e65c │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + cmp r3, #96 @ 0x60 │ │ │ │ + movs r0, r1 │ │ │ │ + ldc2 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ ldrd r4, r7, [sp, #100] @ 0x64 │ │ │ │ ldr r5, [sp, #108] @ 0x6c │ │ │ │ cmp r4, r7 │ │ │ │ add.w r2, r2, r4, lsl #6 │ │ │ │ - bge.w 1e414 │ │ │ │ + bge.w 1ff28 │ │ │ │ + cmp r5, #1 │ │ │ │ mov.w ip, r3, lsl #3 │ │ │ │ mov.w lr, r3, lsl #4 │ │ │ │ - cmp r5, #1 │ │ │ │ - bne.w 1e41c │ │ │ │ + bne.w 1ff42 │ │ │ │ + vldr d15, [pc, #848] @ 200e8 │ │ │ │ add.w r3, r2, #64 @ 0x40 │ │ │ │ - vldr d15, [pc, #820] @ 1e5c0 │ │ │ │ rsb r2, lr, #0 │ │ │ │ - vldr d12, [pc, #820] @ 1e5c8 │ │ │ │ + vldr d12, [pc, #844] @ 200f0 │ │ │ │ add.w r6, r0, ip │ │ │ │ add.w r5, r1, ip │ │ │ │ vldr d6, [r3, #-64] @ 0xffffffc0 │ │ │ │ add.w sl, r6, lr │ │ │ │ - vldr d2, [r3, #-56] @ 0xffffffc8 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w fp, sl, ip │ │ │ │ + cmp r7, r4 │ │ │ │ vldr d5, [r6] │ │ │ │ add.w r8, fp, r2 │ │ │ │ + add.w r3, r3, #64 @ 0x40 │ │ │ │ + vldr d2, [r3, #-120] @ 0xffffff88 │ │ │ │ vldr d7, [r5] │ │ │ │ add r5, lr │ │ │ │ - vldr d3, [r3, #-24] @ 0xffffffe8 │ │ │ │ add.w r9, r5, ip │ │ │ │ vmul.f64 d0, d6, d5 │ │ │ │ - vldr d4, [r3, #-16] │ │ │ │ + vldr d8, [fp] │ │ │ │ + vldr d3, [r3, #-88] @ 0xffffffa8 │ │ │ │ + vldr d4, [r3, #-80] @ 0xffffffb0 │ │ │ │ vmla.f64 d0, d2, d7 │ │ │ │ vmul.f64 d2, d2, d5 │ │ │ │ vldr d5, [sl] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d8, [fp] │ │ │ │ - adds r3, #64 @ 0x40 │ │ │ │ vldr d9, [r3, #-112] @ 0xffffff90 │ │ │ │ - cmp r7, r4 │ │ │ │ vnmls.f64 d2, d6, d7 │ │ │ │ vldr d6, [r3, #-96] @ 0xffffffa0 │ │ │ │ vldr d7, [r5] │ │ │ │ vldr d13, [r0] │ │ │ │ vmul.f64 d1, d6, d5 │ │ │ │ vldr d14, [r1] │ │ │ │ vmla.f64 d1, d3, d7 │ │ │ │ @@ -25472,26 +26403,26 @@ │ │ │ │ vnmls.f64 d3, d6, d7 │ │ │ │ vldr d7, [r3, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d6, d4, d8 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vldr d8, [r8] │ │ │ │ add.w r8, r9, r2 │ │ │ │ - vnmls.f64 d7, d4, d5 │ │ │ │ vldr d10, [r8] │ │ │ │ + vnmls.f64 d7, d4, d5 │ │ │ │ vldr d5, [r3, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d4, d9, d8 │ │ │ │ vmla.f64 d4, d5, d10 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ + vsub.f64 d8, d2, d7 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ vnmls.f64 d5, d9, d10 │ │ │ │ vsub.f64 d9, d0, d6 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vsub.f64 d8, d2, d7 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vldr d0, [pc, #636] @ 1e5d0 │ │ │ │ + vldr d0, [pc, #656] @ 200f8 │ │ │ │ vsub.f64 d11, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vsub.f64 d10, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ @@ -25516,65 +26447,70 @@ │ │ │ │ vsub.f64 d6, d1, d2 │ │ │ │ vadd.f64 d1, d1, d2 │ │ │ │ vstr d6, [fp] │ │ │ │ vadd.f64 d6, d4, d8 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vstr d6, [sl] │ │ │ │ vmul.f64 d6, d9, d12 │ │ │ │ - vmla.f64 d6, d11, d15 │ │ │ │ vmul.f64 d9, d9, d15 │ │ │ │ vstr d1, [r6] │ │ │ │ add r6, ip │ │ │ │ - vnmls.f64 d9, d11, d12 │ │ │ │ vstr d4, [r6] │ │ │ │ sub.w r6, r8, ip │ │ │ │ + vmla.f64 d6, d11, d15 │ │ │ │ + vnmls.f64 d9, d11, d12 │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vstr d7, [r6] │ │ │ │ vsub.f64 d7, d14, d9 │ │ │ │ vadd.f64 d14, d14, d9 │ │ │ │ vstr d7, [r5] │ │ │ │ vstr d5, [r9] │ │ │ │ vstr d14, [r8] │ │ │ │ - bne.w 1e296 │ │ │ │ + bne.w 1fda6 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d15, [pc, #428] @ 200f0 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w r3, r2, #64 @ 0x40 │ │ │ │ - vldr d15, [pc, #420] @ 1e5c8 │ │ │ │ rsb r2, lr, #0 │ │ │ │ - vldr d12, [pc, #404] @ 1e5c0 │ │ │ │ + vldr d12, [pc, #404] @ 200e8 │ │ │ │ mov fp, r5 │ │ │ │ add.w r5, r1, ip │ │ │ │ add.w r6, r0, ip │ │ │ │ - vldr d5, [r3, #-56] @ 0xffffffc8 │ │ │ │ - add.w r9, r6, lr │ │ │ │ vldr d7, [r3, #-64] @ 0xffffffc0 │ │ │ │ + add.w r9, r6, lr │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w sl, r9, ip │ │ │ │ + add.w r3, r3, #64 @ 0x40 │ │ │ │ + vldr d5, [r3, #-120] @ 0xffffff88 │ │ │ │ + add.w r7, sl, r2 │ │ │ │ vldr d6, [r5] │ │ │ │ add r5, lr │ │ │ │ - vldr d2, [r6] │ │ │ │ add.w r8, r5, ip │ │ │ │ + vldr d2, [r6] │ │ │ │ vldr d3, [r9] │ │ │ │ - add.w r7, sl, r2 │ │ │ │ vmul.f64 d0, d6, d5 │ │ │ │ - vldr d8, [r3, #-8] │ │ │ │ - vmla.f64 d0, d2, d7 │ │ │ │ - vmul.f64 d2, d2, d5 │ │ │ │ - vldr d5, [r3, #-24] @ 0xffffffe8 │ │ │ │ - adds r4, #1 │ │ │ │ vldr d4, [r8] │ │ │ │ - adds r3, #64 @ 0x40 │ │ │ │ + vldr d8, [r3, #-72] @ 0xffffffb8 │ │ │ │ vldr d10, [r3, #-112] @ 0xffffff90 │ │ │ │ + vmla.f64 d0, d2, d7 │ │ │ │ + vmul.f64 d2, d2, d5 │ │ │ │ + vldr d5, [r3, #-88] @ 0xffffffa8 │ │ │ │ + vldr d13, [r0] │ │ │ │ vnmls.f64 d2, d6, d7 │ │ │ │ vldr d6, [r5] │ │ │ │ vldr d7, [r3, #-96] @ 0xffffffa0 │ │ │ │ - vldr d13, [r0] │ │ │ │ - vmul.f64 d1, d6, d5 │ │ │ │ vldr d14, [r1] │ │ │ │ + vmul.f64 d1, d6, d5 │ │ │ │ vmla.f64 d1, d3, d7 │ │ │ │ vmul.f64 d3, d3, d5 │ │ │ │ vldr d5, [r3, #-80] @ 0xffffffb0 │ │ │ │ vnmls.f64 d3, d6, d7 │ │ │ │ vldr d7, [sl] │ │ │ │ vmul.f64 d6, d4, d8 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ @@ -25588,15 +26524,15 @@ │ │ │ │ vmla.f64 d4, d5, d10 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vsub.f64 d8, d2, d7 │ │ │ │ vadd.f64 d7, d2, d7 │ │ │ │ vnmls.f64 d5, d9, d10 │ │ │ │ vsub.f64 d9, d0, d6 │ │ │ │ vadd.f64 d6, d0, d6 │ │ │ │ - vldr d0, [pc, #228] @ 1e5d0 │ │ │ │ + vldr d0, [pc, #224] @ 200f8 │ │ │ │ vsub.f64 d11, d4, d1 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vsub.f64 d10, d5, d3 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ vadd.f64 d1, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ @@ -25605,17 +26541,17 @@ │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vstr d2, [r0] │ │ │ │ vadd.f64 d2, d14, d3 │ │ │ │ add r0, fp │ │ │ │ vstr d2, [r1] │ │ │ │ vmul.f64 d2, d10, d12 │ │ │ │ + add r1, fp │ │ │ │ vmla.f64 d2, d8, d15 │ │ │ │ vmul.f64 d8, d8, d12 │ │ │ │ - add r1, fp │ │ │ │ vnmls.f64 d8, d10, d15 │ │ │ │ vmov.f64 d10, #80 @ 0x3e800000 0.250 │ │ │ │ vmls.f64 d13, d1, d10 │ │ │ │ vmls.f64 d14, d3, d10 │ │ │ │ vadd.f64 d1, d6, d13 │ │ │ │ vsub.f64 d4, d13, d6 │ │ │ │ vadd.f64 d5, d7, d14 │ │ │ │ @@ -25623,3900 +26559,3889 @@ │ │ │ │ vsub.f64 d6, d1, d2 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vstr d6, [sl] │ │ │ │ vadd.f64 d6, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vstr d6, [r9] │ │ │ │ vmul.f64 d6, d11, d12 │ │ │ │ - vmla.f64 d6, d9, d15 │ │ │ │ - vmul.f64 d9, d9, d12 │ │ │ │ vstr d2, [r6] │ │ │ │ add r6, ip │ │ │ │ - vnmls.f64 d9, d11, d15 │ │ │ │ vstr d4, [r6] │ │ │ │ sub.w r6, r7, ip │ │ │ │ + vmla.f64 d6, d9, d15 │ │ │ │ + vmul.f64 d9, d9, d12 │ │ │ │ + vnmls.f64 d9, d11, d15 │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d7, [r6] │ │ │ │ vsub.f64 d7, d14, d9 │ │ │ │ vadd.f64 d9, d9, d14 │ │ │ │ vstr d7, [r5] │ │ │ │ ldr r5, [sp, #104] @ 0x68 │ │ │ │ vstr d6, [r8] │ │ │ │ - cmp r5, r4 │ │ │ │ vstr d9, [r7] │ │ │ │ - bne.w 1e430 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + cmp r5, r4 │ │ │ │ + bne.w 1ff58 │ │ │ │ + b.n 1ff28 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - b.w ff4c6d02 │ │ │ │ - b.n 1ecc6 │ │ │ │ + b.w ff4c882a │ │ │ │ + b.n 207ee │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ │ │ │ │ -0001e5d8 : │ │ │ │ - ldr r2, [pc, #8] @ (1e5e4 ) │ │ │ │ - ldr r1, [pc, #12] @ (1e5e8 ) │ │ │ │ +00020100 : │ │ │ │ + ldr r2, [pc, #8] @ (2010c ) │ │ │ │ + ldr r1, [pc, #12] @ (20110 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - bcc.n 1e608 │ │ │ │ - movs r7, r0 │ │ │ │ - ldc2l 15, cr15, [pc], #-1020 @ 1e1f0 │ │ │ │ + movs r7, #232 @ 0xe8 │ │ │ │ + movs r0, r1 │ │ │ │ + mrrc2 15, 15, pc, r7, cr15 @ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - movs r5, #80 @ 0x50 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #28 │ │ │ │ - ldr.w r9, [sp, #128] @ 0x80 │ │ │ │ + ldrd r5, r6, [sp, #128] @ 0x80 │ │ │ │ ldr r4, [sp, #136] @ 0x88 │ │ │ │ - mla r2, r5, r9, r2 │ │ │ │ - ldr r5, [sp, #132] @ 0x84 │ │ │ │ - cmp r9, r5 │ │ │ │ - bge.w 1e808 │ │ │ │ - movs r5, #24 │ │ │ │ - lsls r6, r3, #5 │ │ │ │ - lsls r7, r3, #3 │ │ │ │ - mov.w fp, r3, lsl #4 │ │ │ │ + add.w r5, r5, r5, lsl #2 │ │ │ │ + add.w r2, r2, r5, lsl #4 │ │ │ │ + ldr r5, [sp, #128] @ 0x80 │ │ │ │ + cmp r5, r6 │ │ │ │ + bge.w 20340 │ │ │ │ + mov.w ip, r3, lsl #5 │ │ │ │ cmp r4, #1 │ │ │ │ - str r6, [sp, #16] │ │ │ │ - mul.w r5, r3, r5 │ │ │ │ - bne.w 1e820 │ │ │ │ - add.w r3, r2, #80 @ 0x50 │ │ │ │ - rsb sl, r5, #0 │ │ │ │ - rsb r6, fp, #0 │ │ │ │ - vldr d15, [pc, #484] @ 1e818 │ │ │ │ + mov.w r5, r3, lsl #3 │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + bne.w 20368 │ │ │ │ + vldr d15, [pc, #512] @ 20360 │ │ │ │ vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - adds r4, r0, r5 │ │ │ │ - vldr d2, [r3, #-48] @ 0xffffffd0 │ │ │ │ - add.w r9, r9, #1 │ │ │ │ - vldr d7, [r3, #-40] @ 0xffffffd8 │ │ │ │ - adds r3, #80 @ 0x50 │ │ │ │ - vldr d1, [r4] │ │ │ │ - add r4, r7 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add r2, r5 │ │ │ │ + mov r4, r3 │ │ │ │ + rsb r4, r4, #0 │ │ │ │ + add.w r3, r2, #80 @ 0x50 │ │ │ │ + add.w lr, r0, r5 │ │ │ │ + add.w r2, r1, r5 │ │ │ │ + str r4, [sp, #12] │ │ │ │ + ldrd r4, r6, [sp, #8] │ │ │ │ + add.w r5, r0, ip │ │ │ │ + add.w sl, lr, ip │ │ │ │ + add.w r8, r2, ip │ │ │ │ + add.w r3, r3, #80 @ 0x50 │ │ │ │ + vldr d2, [r3, #-128] @ 0xffffff80 │ │ │ │ + vldr d7, [r3, #-120] @ 0xffffff88 │ │ │ │ + add.w fp, lr, r4 │ │ │ │ + add.w r9, r2, r4 │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r4, r1, ip │ │ │ │ + add.w r7, r5, r6 │ │ │ │ + add r6, r4 │ │ │ │ + vldr d1, [fp] │ │ │ │ + vldr d3, [r9] │ │ │ │ vldr d12, [r0] │ │ │ │ - add.w lr, r4, sl │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ vldr d4, [r3, #-112] @ 0xffffff90 │ │ │ │ - vldr d3, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - add.w ip, r2, sl │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ + vldr d0, [r8] │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [lr] │ │ │ │ - add lr, r7 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d3, [r4] │ │ │ │ + vldr d3, [r5] │ │ │ │ vldr d2, [r3, #-160] @ 0xffffff60 │ │ │ │ vsub.f64 d9, d12, d6 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ vldr d6, [r3, #-104] @ 0xffffff98 │ │ │ │ vsub.f64 d11, d5, d7 │ │ │ │ vadd.f64 d5, d7, d5 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vstr d5, [sp, #8] │ │ │ │ + vldr d7, [r4] │ │ │ │ + vstr d5, [sp] │ │ │ │ vmul.f64 d5, d4, d3 │ │ │ │ vmla.f64 d5, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vmul.f64 d3, d2, d1 │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ - vldr d4, [ip] │ │ │ │ vldr d7, [r3, #-152] @ 0xffffff68 │ │ │ │ - add ip, r7 │ │ │ │ + vldr d4, [r2] │ │ │ │ vmla.f64 d3, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [r3, #-96] @ 0xffffffa0 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ vadd.f64 d13, d3, d5 │ │ │ │ vsub.f64 d4, d5, d3 │ │ │ │ - vldr d3, [lr] │ │ │ │ vldr d5, [r3, #-144] @ 0xffffff70 │ │ │ │ - add lr, r5 │ │ │ │ - add.w r8, lr, r6 │ │ │ │ + vldr d3, [r7] │ │ │ │ vadd.f64 d14, d7, d6 │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ - vldr d6, [ip] │ │ │ │ - vmul.f64 d2, d5, d3 │ │ │ │ vldr d7, [r3, #-136] @ 0xffffff78 │ │ │ │ - add ip, r5 │ │ │ │ + vldr d6, [r6] │ │ │ │ + vmul.f64 d2, d5, d3 │ │ │ │ vmla.f64 d2, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vldr d0, [ip] │ │ │ │ vldr d3, [r3, #-88] @ 0xffffffa8 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [lr] │ │ │ │ + vldr d6, [sl] │ │ │ │ vmul.f64 d5, d1, d6 │ │ │ │ vmla.f64 d5, d3, d0 │ │ │ │ vmul.f64 d3, d3, d6 │ │ │ │ vnmls.f64 d3, d1, d0 │ │ │ │ vsub.f64 d0, d2, d5 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ - vadd.f64 d1, d0, d4 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ + vadd.f64 d1, d0, d4 │ │ │ │ vmov.f64 d3, d9 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - vmls.f64 d3, d1, d8 │ │ │ │ - vadd.f64 d1, d1, d9 │ │ │ │ vsub.f64 d2, d7, d10 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ + vmls.f64 d3, d1, d8 │ │ │ │ + vadd.f64 d1, d1, d9 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vstr d1, [r8] │ │ │ │ - add r8, r6 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ + vstr d1, [fp] │ │ │ │ vadd.f64 d1, d3, d2 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vstr d1, [r8] │ │ │ │ - vstr d3, [lr] │ │ │ │ + vstmia lr!, {d1} │ │ │ │ + vstr d3, [sl] │ │ │ │ vmov.f64 d3, d11 │ │ │ │ vmls.f64 d3, d7, d8 │ │ │ │ - sub.w lr, ip, r1 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vsub.f64 d4, d6, d14 │ │ │ │ vadd.f64 d6, d6, d14 │ │ │ │ - vstr d2, [lr] │ │ │ │ - add lr, fp │ │ │ │ - vmul.f64 d4, d4, d15 │ │ │ │ - vstr d7, [lr] │ │ │ │ + vstmia r2!, {d2} │ │ │ │ + vstr d7, [r9] │ │ │ │ vmov.f64 d7, d12 │ │ │ │ - vstr d3, [ip] │ │ │ │ + vmul.f64 d4, d4, d15 │ │ │ │ + vstr d3, [r8] │ │ │ │ vadd.f64 d3, d5, d13 │ │ │ │ vsub.f64 d13, d13, d5 │ │ │ │ vmls.f64 d7, d3, d8 │ │ │ │ vadd.f64 d3, d3, d12 │ │ │ │ vmul.f64 d13, d13, d15 │ │ │ │ vstmia r0!, {d3} │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d3, [r4] │ │ │ │ - add r4, r6 │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d3, [r5] │ │ │ │ + vldr d5, [sp] │ │ │ │ + vstr d7, [r7] │ │ │ │ vmov.f64 d7, d5 │ │ │ │ vmls.f64 d7, d6, d8 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstmia r1!, {d6} │ │ │ │ - str r1, [sp, #4] │ │ │ │ vadd.f64 d6, d7, d13 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ - vstr d6, [r2] │ │ │ │ - add r2, r6 │ │ │ │ - vstr d7, [r2] │ │ │ │ - ldr r2, [sp, #132] @ 0x84 │ │ │ │ - cmp r2, r9 │ │ │ │ - bne.w 1e63a │ │ │ │ + vstr d6, [r4] │ │ │ │ + ldr r4, [sp, #128] @ 0x80 │ │ │ │ + vstr d7, [r6] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + str r4, [sp, #128] @ 0x80 │ │ │ │ + ldrd r5, r4, [sp, #128] @ 0x80 │ │ │ │ + cmp r4, r5 │ │ │ │ + bne.w 20178 │ │ │ │ add sp, #28 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (1eac4 ) │ │ │ │ + ldr r4, [pc, #680] @ (2060c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - rsb r6, fp, #0 │ │ │ │ - str.w fp, [sp, #20] │ │ │ │ add.w r3, r2, #80 @ 0x50 │ │ │ │ - rsb sl, r5, #0 │ │ │ │ - vldr d15, [pc, #-28] @ 1e818 │ │ │ │ - mov fp, r4 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ - adds r4, r0, r5 │ │ │ │ - vldr d1, [r3, #-40] @ 0xffffffd8 │ │ │ │ - add.w r9, r9, #1 │ │ │ │ - adds r2, r1, r5 │ │ │ │ - vldr d3, [r3, #-48] @ 0xffffffd0 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add r4, r7 │ │ │ │ - vldr d5, [r1] │ │ │ │ - add.w lr, r4, sl │ │ │ │ - vldr d2, [r2] │ │ │ │ - add r2, r7 │ │ │ │ + mov.w r6, r4, lsl #3 │ │ │ │ + add.w fp, r1, r5 │ │ │ │ + add.w r4, r0, r5 │ │ │ │ + vldr d15, [pc, #-32] @ 20360 │ │ │ │ + mov r7, ip │ │ │ │ + str r1, [sp, #0] │ │ │ │ + rsb r2, r2, #0 │ │ │ │ + str r2, [sp, #12] │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ + add.w r5, r0, r7 │ │ │ │ + add.w lr, fp, r7 │ │ │ │ + add.w r9, r4, r7 │ │ │ │ + add.w r3, r3, #80 @ 0x50 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ vldr d12, [r0] │ │ │ │ - add.w ip, r2, sl │ │ │ │ - vldr d4, [r3, #-24] @ 0xffffffe8 │ │ │ │ - adds r3, #80 @ 0x50 │ │ │ │ + vldr d1, [r3, #-120] @ 0xffffff88 │ │ │ │ + add.w r8, fp, r2 │ │ │ │ + add.w sl, r4, r2 │ │ │ │ + vldr d3, [r3, #-128] @ 0xffffff80 │ │ │ │ + add.w r2, r1, r7 │ │ │ │ + vldr d2, [r8] │ │ │ │ + vldr d7, [sl] │ │ │ │ + vldr d5, [r1] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ vldr d0, [r3, #-152] @ 0xffffff68 │ │ │ │ + vldr d4, [r3, #-104] @ 0xffffff98 │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [ip] │ │ │ │ - add ip, r7 │ │ │ │ + vldr d1, [fp] │ │ │ │ vldr d8, [r3, #-96] @ 0xffffffa0 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ + add.w ip, r5, r1 │ │ │ │ + add r1, r2 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vsub.f64 d2, d12, d6 │ │ │ │ vadd.f64 d12, d12, d6 │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d10, d5, d7 │ │ │ │ vldr d5, [r2] │ │ │ │ vldr d7, [r3, #-112] @ 0xffffff90 │ │ │ │ - vstr d6, [sp, #8] │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - vldr d6, [r4] │ │ │ │ + vldr d6, [r5] │ │ │ │ vmla.f64 d3, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vmul.f64 d4, d1, d0 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ vldr d5, [r3, #-160] @ 0xffffff60 │ │ │ │ - vldr d7, [lr] │ │ │ │ - add lr, r7 │ │ │ │ + vldr d7, [r4] │ │ │ │ vmla.f64 d4, d7, d5 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ + vldr d0, [lr] │ │ │ │ vnmls.f64 d7, d1, d5 │ │ │ │ vldr d1, [r3, #-136] @ 0xffffff78 │ │ │ │ vsub.f64 d5, d3, d4 │ │ │ │ vadd.f64 d13, d3, d4 │ │ │ │ - vldr d3, [ip] │ │ │ │ + vldr d3, [r1] │ │ │ │ vldr d4, [r3, #-144] @ 0xffffff70 │ │ │ │ - add ip, r5 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ - vldr d7, [lr] │ │ │ │ + vldr d7, [ip] │ │ │ │ vmul.f64 d6, d3, d1 │ │ │ │ - add lr, r5 │ │ │ │ - vldr d0, [ip] │ │ │ │ - add.w r8, lr, r6 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [r3, #-88] @ 0xffffffa8 │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ - vldr d4, [lr] │ │ │ │ + vldr d4, [r9] │ │ │ │ vmul.f64 d3, d0, d1 │ │ │ │ vmla.f64 d3, d4, d8 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ vnmls.f64 d4, d0, d8 │ │ │ │ vsub.f64 d0, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vadd.f64 d1, d7, d4 │ │ │ │ - vadd.f64 d8, d5, d0 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + vadd.f64 d8, d5, d0 │ │ │ │ vmov.f64 d4, d2 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vmls.f64 d4, d8, d11 │ │ │ │ - vadd.f64 d2, d2, d8 │ │ │ │ vsub.f64 d3, d7, d9 │ │ │ │ vadd.f64 d9, d9, d7 │ │ │ │ + vmls.f64 d4, d8, d11 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ + vadd.f64 d2, d2, d8 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ - vstr d2, [r8] │ │ │ │ - add r8, r6 │ │ │ │ - vmls.f64 d7, d9, d11 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ + vmls.f64 d7, d9, d11 │ │ │ │ vadd.f64 d10, d10, d9 │ │ │ │ + vstr d2, [sl] │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vstr d2, [r8] │ │ │ │ - vstr d4, [lr] │ │ │ │ + vstr d2, [r4] │ │ │ │ + add r4, r6 │ │ │ │ + vstr d4, [r9] │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ - sub.w lr, ip, r1 │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vsub.f64 d5, d1, d14 │ │ │ │ vadd.f64 d14, d14, d1 │ │ │ │ - vstr d4, [lr] │ │ │ │ + vstr d4, [fp] │ │ │ │ vadd.f64 d4, d13, d6 │ │ │ │ - add lr, r1 │ │ │ │ vsub.f64 d13, d13, d6 │ │ │ │ + vstr d10, [r8] │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ - vstr d10, [lr] │ │ │ │ - vstr d7, [ip] │ │ │ │ + add fp, r6 │ │ │ │ + vstr d7, [lr] │ │ │ │ vmov.f64 d7, d12 │ │ │ │ vmls.f64 d7, d4, d11 │ │ │ │ vadd.f64 d12, d12, d4 │ │ │ │ vmul.f64 d13, d13, d15 │ │ │ │ vstr d12, [r0] │ │ │ │ - add r0, fp │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ + add r0, r6 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d4, [r4] │ │ │ │ - add r4, r6 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d4, [r5] │ │ │ │ + vstr d7, [ip] │ │ │ │ vmov.f64 d7, d6 │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ vmls.f64 d7, d14, d11 │ │ │ │ vadd.f64 d14, d6, d14 │ │ │ │ - vstr d14, [r1] │ │ │ │ - add r1, fp │ │ │ │ - str r1, [sp, #4] │ │ │ │ + vstr d14, [r5] │ │ │ │ + add r5, r6 │ │ │ │ + str r5, [sp, #0] │ │ │ │ vadd.f64 d6, d13, d7 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ vstr d6, [r2] │ │ │ │ - add r2, r6 │ │ │ │ - vstr d7, [r2] │ │ │ │ - ldr r2, [sp, #132] @ 0x84 │ │ │ │ - cmp r2, r9 │ │ │ │ - bne.w 1e83e │ │ │ │ - add sp, #28 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ + vstr d7, [r1] │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + str r2, [sp, #128] @ 0x80 │ │ │ │ + ldrd r1, r2, [sp, #128] @ 0x80 │ │ │ │ + cmp r2, r1 │ │ │ │ + bne.w 2038c │ │ │ │ + b.n 20340 │ │ │ │ │ │ │ │ -0001ea1c : │ │ │ │ - ldr r2, [pc, #8] @ (1ea28 ) │ │ │ │ - ldr r1, [pc, #12] @ (1ea2c ) │ │ │ │ +00020564 : │ │ │ │ + ldr r2, [pc, #8] @ (20570 ) │ │ │ │ + ldr r1, [pc, #12] @ (20574 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - ldmia r7!, {r2, r3} │ │ │ │ - movs r7, r0 │ │ │ │ - @ instruction: 0xfbcbffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + movs r3, #196 @ 0xc4 │ │ │ │ + movs r0, r1 │ │ │ │ + @ instruction: 0xfbabffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #76 @ 0x4c │ │ │ │ - ldrd ip, r4, [sp, #176] @ 0xb0 │ │ │ │ - cmp ip, r4 │ │ │ │ - bge.w 1edac │ │ │ │ - movs r6, #40 @ 0x28 │ │ │ │ - movs r7, #24 │ │ │ │ - lsls r4, r3, #4 │ │ │ │ - lsls r5, r3, #3 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - mov r0, r1 │ │ │ │ - mul.w r6, r6, r3 │ │ │ │ - vldr d8, [pc, #864] @ 1edb8 │ │ │ │ - str r6, [sp, #60] @ 0x3c │ │ │ │ - mul.w r7, r3, r7 │ │ │ │ - ldr r6, [sp, #184] @ 0xb8 │ │ │ │ - lsls r3, r3, #5 │ │ │ │ - rsb r8, r3, #0 │ │ │ │ - vldr d15, [pc, #856] @ 1edc0 │ │ │ │ - negs r3, r4 │ │ │ │ - vldr d12, [pc, #856] @ 1edc8 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - add.w r6, ip, #1 │ │ │ │ - str r6, [sp, #56] @ 0x38 │ │ │ │ - movs r6, #96 @ 0x60 │ │ │ │ - vldr d11, [pc, #848] @ 1edd0 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ - mla r6, ip, r6, r6 │ │ │ │ - add r2, r6 │ │ │ │ - b.n 1ea8e │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - adds r2, #96 @ 0x60 │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ - vldr d7, [r0] │ │ │ │ - adds r4, r1, r5 │ │ │ │ - vldr d3, [r2, #-184] @ 0xffffff48 │ │ │ │ - vldr d0, [r3] │ │ │ │ - mov r3, r0 │ │ │ │ - add r3, r5 │ │ │ │ + ldrd r5, r1, [sp, #176] @ 0xb0 │ │ │ │ + cmp r5, r1 │ │ │ │ + bge.w 20902 │ │ │ │ + mov.w r1, r3, lsl #4 │ │ │ │ + mov r7, r0 │ │ │ │ + vldr d8, [pc, #888] @ 20920 │ │ │ │ + mov.w r4, r3, lsl #3 │ │ │ │ + vldr d15, [pc, #888] @ 20928 │ │ │ │ + str r1, [sp, #68] @ 0x44 │ │ │ │ + mov.w r1, r3, lsl #5 │ │ │ │ + add.w ip, r0, r4 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + add.w lr, ip, r4 │ │ │ │ + vldr d12, [pc, #876] @ 20930 │ │ │ │ + vldr d11, [pc, #880] @ 20938 │ │ │ │ + mov.w r0, r3, lsl #3 │ │ │ │ + add.w r3, r5, #1 │ │ │ │ + mov r5, r7 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add.w r3, r2, r3, lsl #5 │ │ │ │ + add.w r2, r6, r4 │ │ │ │ + add r4, r2 │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ + b.n 205ec │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r9, lr, r1 │ │ │ │ + add.w sl, r2, r1 │ │ │ │ + add.w fp, ip, r1 │ │ │ │ + add.w r8, r5, r1 │ │ │ │ + vldr d3, [r3, #-88] @ 0xffffffa8 │ │ │ │ + add.w r3, r3, #96 @ 0x60 │ │ │ │ + vldr d4, [r2] │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ vstr d7, [sp, #8] │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d7, [r2, #-192] @ 0xffffff40 │ │ │ │ - vldr d4, [r3] │ │ │ │ - ldr r1, [sp, #60] @ 0x3c │ │ │ │ - vldr d1, [r2, #-104] @ 0xffffff98 │ │ │ │ + vldr d7, [r3, #-192] @ 0xffffff40 │ │ │ │ + vldr d6, [ip] │ │ │ │ vmul.f64 d5, d4, d3 │ │ │ │ - add r3, r1 │ │ │ │ + add.w r7, r4, r1 │ │ │ │ + vldr d1, [r3, #-104] @ 0xffffff98 │ │ │ │ + str r7, [sp, #60] @ 0x3c │ │ │ │ + vldr d2, [r7] │ │ │ │ vmla.f64 d5, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - add.w r9, r4, r1 │ │ │ │ - vldr d3, [r2, #-112] @ 0xffffff90 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r6, r3, r8 │ │ │ │ - add.w sl, r9, r8 │ │ │ │ - ldr r1, [sp, #68] @ 0x44 │ │ │ │ + vldr d3, [r3, #-112] @ 0xffffff90 │ │ │ │ + ldr r7, [sp, #68] @ 0x44 │ │ │ │ + vldr d0, [r5] │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ - vldr d7, [r9] │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ - add.w fp, sl, r7 │ │ │ │ - add.w lr, fp, r1 │ │ │ │ - str r1, [sp, #52] @ 0x34 │ │ │ │ + vldr d7, [r9] │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r2, #-120] @ 0xffffff88 │ │ │ │ + vldr d1, [r3, #-120] @ 0xffffff88 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ + vldr d2, [sl] │ │ │ │ vadd.f64 d3, d5, d4 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vstr d3, [sp] │ │ │ │ vsub.f64 d13, d6, d7 │ │ │ │ - vmov.f64 d10, d4 │ │ │ │ - vldr d3, [r2, #-168] @ 0xffffff58 │ │ │ │ - vldr d4, [r6] │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ - vldr d7, [r2, #-176] @ 0xffffff50 │ │ │ │ - add r6, r7 │ │ │ │ - vldr d6, [sl] │ │ │ │ - add.w ip, r6, r1 │ │ │ │ + vldr d7, [r3, #-176] @ 0xffffff50 │ │ │ │ + vmov.f64 d10, d4 │ │ │ │ + vstr d3, [sp] │ │ │ │ + vldr d3, [r3, #-168] @ 0xffffff58 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, ip, r7 │ │ │ │ + add r7, r2 │ │ │ │ + vldr d6, [lr] │ │ │ │ + vstr d9, [sp, #16] │ │ │ │ + str r7, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d5, d4, d3 │ │ │ │ - vldr d2, [r6] │ │ │ │ vmla.f64 d5, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r2, #-128] @ 0xffffff80 │ │ │ │ - vstr d9, [sp, #16] │ │ │ │ + vldr d3, [r3, #-128] @ 0xffffff80 │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ vldr d7, [fp] │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d3, [r2, #-152] @ 0xffffff68 │ │ │ │ + vldr d3, [r3, #-152] @ 0xffffff68 │ │ │ │ vadd.f64 d2, d5, d4 │ │ │ │ vsub.f64 d1, d4, d5 │ │ │ │ - vldr d5, [lr] │ │ │ │ - add lr, r5 │ │ │ │ + vldr d5, [r4] │ │ │ │ vsub.f64 d14, d6, d7 │ │ │ │ vmov.f64 d9, d2 │ │ │ │ vstr d1, [sp, #32] │ │ │ │ vstr d14, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, r5 │ │ │ │ - vldr d7, [r2, #-160] @ 0xffffff60 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, r6, r1 │ │ │ │ + vldr d7, [r3, #-160] @ 0xffffff60 │ │ │ │ vmul.f64 d4, d6, d3 │ │ │ │ vmla.f64 d4, d5, d7 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d6, [lr] │ │ │ │ - vldr d2, [ip] │ │ │ │ - vldr d1, [r2, #-136] @ 0xffffff78 │ │ │ │ - vldr d3, [r2, #-144] @ 0xffffff70 │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ + vldr d6, [r8] │ │ │ │ + str r7, [sp, #52] @ 0x34 │ │ │ │ + vstr d2, [sp, #24] │ │ │ │ + vldr d1, [r3, #-136] @ 0xffffff78 │ │ │ │ + vldr d2, [r7] │ │ │ │ + vldr d3, [r3, #-144] @ 0xffffff70 │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d7, d2, d1 │ │ │ │ - vstr d9, [sp, #24] │ │ │ │ vmla.f64 d7, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ + vmov.f64 d3, d9 │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ + vstr d13, [sp, #16] │ │ │ │ vadd.f64 d1, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vldr d5, [sp] │ │ │ │ vadd.f64 d6, d0, d5 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ - vadd.f64 d6, d6, d9 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - vstr d13, [sp, #16] │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vstr d6, [r1] │ │ │ │ + vstr d6, [r5] │ │ │ │ vadd.f64 d6, d9, d14 │ │ │ │ - ldr r1, [sp, #52] @ 0x34 │ │ │ │ - add ip, r1 │ │ │ │ + add r5, r0 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vldr d3, [pc, #456] @ 1edd8 │ │ │ │ - vstr d6, [r0] │ │ │ │ + vldr d3, [pc, #468] @ 20940 │ │ │ │ + vstr d6, [r6] │ │ │ │ vmul.f64 d6, d4, d8 │ │ │ │ + add r6, r0 │ │ │ │ vnmls.f64 d6, d13, d3 │ │ │ │ vldr d13, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d3, d0 │ │ │ │ vmls.f64 d6, d13, d15 │ │ │ │ - vldr d13, [pc, #436] @ 1ede0 │ │ │ │ + vldr d13, [pc, #448] @ 20948 │ │ │ │ vmla.f64 d3, d1, d13 │ │ │ │ vldr d13, [sp, #24] │ │ │ │ vmla.f64 d5, d13, d12 │ │ │ │ vmov.f64 d13, d0 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ vsub.f64 d3, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vmul.f64 d5, d7, d8 │ │ │ │ vstr d3, [fp] │ │ │ │ - vldr d3, [pc, #388] @ 1edd8 │ │ │ │ - vstr d6, [sl] │ │ │ │ - vldr d6, [pc, #388] @ 1ede0 │ │ │ │ + vldr d3, [pc, #400] @ 20940 │ │ │ │ + vstr d6, [lr] │ │ │ │ + add lr, r0 │ │ │ │ + vldr d6, [pc, #396] @ 20948 │ │ │ │ vnmls.f64 d5, d10, d3 │ │ │ │ vldr d3, [sp, #32] │ │ │ │ vmls.f64 d5, d3, d15 │ │ │ │ vldr d3, [sp, #8] │ │ │ │ vmla.f64 d3, d2, d6 │ │ │ │ vmul.f64 d6, d9, d11 │ │ │ │ vmla.f64 d6, d14, d12 │ │ │ │ vsub.f64 d6, d3, d6 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #336] @ 1edd8 │ │ │ │ - vstr d3, [ip] │ │ │ │ - vstr d6, [r6] │ │ │ │ - add r6, r8 │ │ │ │ - vldr d6, [sp, #40] @ 0x28 │ │ │ │ + vldr d5, [pc, #344] @ 20940 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vstr d6, [sl] │ │ │ │ vldr d3, [sp, #16] │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ + ldr r7, [sp, #60] @ 0x3c │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ vldr d5, [sp] │ │ │ │ vmla.f64 d6, d3, d8 │ │ │ │ - vldr d3, [pc, #308] @ 1ede0 │ │ │ │ - vmla.f64 d13, d5, d3 │ │ │ │ + vldr d3, [pc, #320] @ 20948 │ │ │ │ vmla.f64 d6, d4, d15 │ │ │ │ + vmla.f64 d13, d5, d3 │ │ │ │ vmov.f64 d3, d13 │ │ │ │ vldr d13, [sp, #24] │ │ │ │ vmul.f64 d5, d13, d11 │ │ │ │ vmla.f64 d5, d1, d12 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ vsub.f64 d3, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #260] @ 1edd8 │ │ │ │ + vldr d5, [pc, #272] @ 20940 │ │ │ │ vstr d3, [r9] │ │ │ │ - vstr d6, [r4] │ │ │ │ - add r4, r7 │ │ │ │ - vldr d6, [sp, #32] │ │ │ │ + vstr d6, [ip] │ │ │ │ + add ip, r0 │ │ │ │ vldr d3, [sp, #8] │ │ │ │ + vldr d6, [sp, #32] │ │ │ │ vmul.f64 d5, d6, d5 │ │ │ │ - vldr d6, [pc, #244] @ 1ede0 │ │ │ │ + vldr d6, [pc, #252] @ 20948 │ │ │ │ vmla.f64 d5, d10, d8 │ │ │ │ vmla.f64 d3, d9, d6 │ │ │ │ vmul.f64 d6, d14, d11 │ │ │ │ - vmla.f64 d6, d2, d12 │ │ │ │ vmla.f64 d5, d7, d15 │ │ │ │ + vmla.f64 d6, d2, d12 │ │ │ │ vsub.f64 d6, d3, d6 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d3, [r6] │ │ │ │ - vstr d6, [r3] │ │ │ │ - subs r3, r3, r7 │ │ │ │ - vldr d6, [pc, #188] @ 1edd8 │ │ │ │ + vstr d3, [r2] │ │ │ │ + add r2, r0 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vldr d6, [pc, #200] @ 20940 │ │ │ │ vldr d3, [sp, #16] │ │ │ │ vmul.f64 d4, d4, d6 │ │ │ │ vmla.f64 d4, d3, d15 │ │ │ │ vldr d3, [sp, #40] @ 0x28 │ │ │ │ vldr d5, [sp] │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ + ldr r7, [sp, #56] @ 0x38 │ │ │ │ vmls.f64 d4, d3, d8 │ │ │ │ - vldr d3, [pc, #168] @ 1ede0 │ │ │ │ + vldr d3, [pc, #176] @ 20948 │ │ │ │ vmul.f64 d6, d5, d12 │ │ │ │ - vmla.f64 d6, d1, d11 │ │ │ │ vmla.f64 d0, d13, d3 │ │ │ │ vmul.f64 d13, d9, d12 │ │ │ │ + vmla.f64 d6, d1, d11 │ │ │ │ vmla.f64 d13, d2, d11 │ │ │ │ vsub.f64 d6, d0, d6 │ │ │ │ vsub.f64 d5, d6, d4 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vldr d6, [pc, #124] @ 1edd8 │ │ │ │ + vldr d6, [pc, #132] @ 20940 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #32] │ │ │ │ + vstr d5, [r8] │ │ │ │ + vstr d4, [r4] │ │ │ │ vmla.f64 d7, d10, d15 │ │ │ │ vldr d10, [sp, #8] │ │ │ │ - vmla.f64 d10, d14, d3 │ │ │ │ - vstr d5, [r4] │ │ │ │ - subs r4, r4, r5 │ │ │ │ vmls.f64 d7, d6, d8 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vmla.f64 d10, d14, d3 │ │ │ │ vsub.f64 d10, d10, d13 │ │ │ │ vadd.f64 d6, d7, d10 │ │ │ │ vsub.f64 d10, d10, d7 │ │ │ │ - vstr d6, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vstr d10, [r3] │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ - add r1, r3 │ │ │ │ - str r1, [sp, #48] @ 0x30 │ │ │ │ - mov r1, r0 │ │ │ │ - add r1, r3 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - mov r0, r1 │ │ │ │ - ldr r1, [sp, #180] @ 0xb4 │ │ │ │ - cmp r1, r3 │ │ │ │ - bne.w 1ea8a │ │ │ │ + vstr d6, [r7] │ │ │ │ + ldrd r4, r7, [sp, #48] @ 0x30 │ │ │ │ + add r4, r0 │ │ │ │ + vstr d10, [r7] │ │ │ │ + ldr r7, [sp, #64] @ 0x40 │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ + ldr r4, [sp, #180] @ 0xb4 │ │ │ │ + cmp r4, r7 │ │ │ │ + bne.w 205e6 │ │ │ │ add sp, #76 @ 0x4c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ udf #75 @ 0x4b │ │ │ │ strb r5, [r0, #20] │ │ │ │ lsls r3, r0, #19 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ add r3, sp, #772 @ 0x304 │ │ │ │ - ldr r5, [pc, #452] @ (1ef88 ) │ │ │ │ + ldr r5, [pc, #452] @ (20af0 ) │ │ │ │ stmia r4!, {r6, r7} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ ldrb r1, [r6, r1] │ │ │ │ add r1, sp, #812 @ 0x32c │ │ │ │ - bmi.n 1ed48 │ │ │ │ + bmi.n 208b0 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ cmp sl, r0 │ │ │ │ - b.n 1f3da │ │ │ │ + b.n 20f42 │ │ │ │ ldrb r0, [r2, #14] │ │ │ │ subs r7, #204 @ 0xcc │ │ │ │ strd r0, r5, [r9, #-352]! @ 0x160 │ │ │ │ adds r2, #156 @ 0x9c │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ @ instruction: 0xf3a03fe3 │ │ │ │ │ │ │ │ -0001ede8 : │ │ │ │ - ldr r2, [pc, #8] @ (1edf4 ) │ │ │ │ - ldr r1, [pc, #12] @ (1edf8 ) │ │ │ │ +00020950 : │ │ │ │ + ldr r2, [pc, #8] @ (2095c ) │ │ │ │ + ldr r1, [pc, #12] @ (20960 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - ldmia r3!, {r7} │ │ │ │ - movs r7, r0 │ │ │ │ - ldc2 15, cr15, [pc], #-1020 @ 1ea00 │ │ │ │ + movs r0, #24 │ │ │ │ + movs r0, r1 │ │ │ │ + ldc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #60 @ 0x3c │ │ │ │ - ldrd r5, r4, [sp, #160] @ 0xa0 │ │ │ │ - cmp r5, r4 │ │ │ │ - bge.w 1f0d2 │ │ │ │ - movs r4, #24 │ │ │ │ - lsls r7, r3, #5 │ │ │ │ - mov.w r8, r3, lsl #3 │ │ │ │ - vldr d8, [pc, #704] @ 1f0e0 │ │ │ │ - rsb r8, r8, #0 │ │ │ │ - mul.w r4, r4, r3 │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ - lsls r4, r3, #4 │ │ │ │ - str r4, [sp, #44] @ 0x2c │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ - adds r4, r5, #1 │ │ │ │ - str r4, [sp, #36] @ 0x24 │ │ │ │ - movs r4, #112 @ 0x70 │ │ │ │ - mla r4, r5, r4, r4 │ │ │ │ - add r2, r4 │ │ │ │ - negs r4, r7 │ │ │ │ - str r4, [sp, #32] │ │ │ │ - mvn.w r4, #39 @ 0x27 │ │ │ │ - mul.w r3, r3, r4 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ - b.n 1ee54 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ - add.w ip, r1, r7 │ │ │ │ - add.w lr, r0, r7 │ │ │ │ - vldr d1, [r2, #-56] @ 0xffffffc8 │ │ │ │ - adds r2, #112 @ 0x70 │ │ │ │ - vldr d3, [r2, #-176] @ 0xffffff50 │ │ │ │ - vldr d2, [ip] │ │ │ │ - vldr d7, [lr] │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + sub sp, #76 @ 0x4c │ │ │ │ + ldrd r1, r4, [sp, #176] @ 0xb0 │ │ │ │ + cmp r1, r4 │ │ │ │ + bge.w 20c6a │ │ │ │ + mov.w r5, r3, lsl #5 │ │ │ │ + vldr d8, [pc, #756] @ 20c88 │ │ │ │ + mov.w r4, r3, lsl #3 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov.w r8, r3, lsl #4 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + mov.w r7, r3, lsl #3 │ │ │ │ + add.w r3, r1, #1 │ │ │ │ + add.w r1, r0, r5 │ │ │ │ + strd r4, r3, [sp, #56] @ 0x38 │ │ │ │ + rsb r3, r3, r3, lsl #3 │ │ │ │ + add.w r3, r2, r3, lsl #4 │ │ │ │ + add.w r2, r6, r5 │ │ │ │ + rsb r5, r4, #0 │ │ │ │ + str r5, [sp, #68] @ 0x44 │ │ │ │ + sub.w r5, r1, r4 │ │ │ │ + sub.w r4, r2, r4 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + b.n 209d8 │ │ │ │ + add.w r0, r0, #1 │ │ │ │ + str r0, [sp, #60] @ 0x3c │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w ip, r6, r8 │ │ │ │ + add.w sl, r2, r8 │ │ │ │ + add.w fp, r1, r8 │ │ │ │ + add.w r3, r3, #112 @ 0x70 │ │ │ │ + vldr d3, [r3, #-176] @ 0xffffff50 │ │ │ │ + vldr d1, [r3, #-168] @ 0xffffff58 │ │ │ │ + vldr d7, [r1] │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ + vldr d12, [r6] │ │ │ │ vldr d14, [r0] │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - add ip, r3 │ │ │ │ - vldr d12, [r1] │ │ │ │ - add lr, r3 │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ + add.w r0, r5, r4 │ │ │ │ + str r0, [sp, #20] │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d5, [ip] │ │ │ │ - vldr d3, [r2, #-120] @ 0xffffff88 │ │ │ │ - add.w r9, ip, r4 │ │ │ │ - add.w r5, lr, r4 │ │ │ │ - add.w r3, r9, r8 │ │ │ │ - add.w sl, r5, r8 │ │ │ │ - ldr r4, [sp, #52] @ 0x34 │ │ │ │ + vldr d3, [r3, #-120] @ 0xffffff88 │ │ │ │ vadd.f64 d1, d14, d6 │ │ │ │ - vmul.f64 d4, d5, d3 │ │ │ │ vsub.f64 d14, d14, d6 │ │ │ │ - vldr d6, [lr] │ │ │ │ - vldr d2, [r9] │ │ │ │ - add.w fp, sl, r7 │ │ │ │ - add.w r6, fp, r4 │ │ │ │ + vldr d6, [r0] │ │ │ │ + mov r0, r4 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ vsub.f64 d0, d12, d7 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ - vldr d7, [r2, #-128] @ 0xffffff80 │ │ │ │ + vldr d7, [r3, #-128] @ 0xffffff80 │ │ │ │ + add r0, r4 │ │ │ │ + vldr d2, [r4] │ │ │ │ + vldr d5, [r0] │ │ │ │ + str r0, [sp, #16] │ │ │ │ + vstr d0, [sp, #24] │ │ │ │ + vldr d0, [r3, #-184] @ 0xffffff48 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + vmul.f64 d4, d5, d3 │ │ │ │ + add.w lr, r0, r8 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vstr d0, [sp] │ │ │ │ - vldr d0, [r2, #-184] @ 0xffffff48 │ │ │ │ - vldr d3, [r2, #-192] @ 0xffffff40 │ │ │ │ + vldr d3, [r3, #-192] @ 0xffffff40 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ vldr d7, [r5] │ │ │ │ vmul.f64 d5, d2, d0 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ + vldr d0, [sl] │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vadd.f64 d11, d4, d5 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - vldr d4, [r2, #-200] @ 0xffffff38 │ │ │ │ - add r3, r7 │ │ │ │ - adds r4, r3, r4 │ │ │ │ + vldr d4, [r3, #-200] @ 0xffffff38 │ │ │ │ + vldr d5, [ip] │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ - vldr d7, [r2, #-208] @ 0xffffff30 │ │ │ │ + vldr d7, [r3, #-208] @ 0xffffff30 │ │ │ │ + vstr d9, [sp, #32] │ │ │ │ + vldr d6, [lr] │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - vldr d6, [sl] │ │ │ │ - vldr d0, [r3] │ │ │ │ - vstr d9, [sp, #8] │ │ │ │ + vldr d9, [r3, #-136] @ 0xffffff78 │ │ │ │ + vstr d10, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d3, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - vldr d9, [r2, #-136] @ 0xffffff78 │ │ │ │ - vldr d4, [r2, #-144] @ 0xffffff70 │ │ │ │ - vstr d10, [sp, #16] │ │ │ │ + vldr d4, [r3, #-144] @ 0xffffff70 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ vldr d7, [fp] │ │ │ │ vmul.f64 d5, d0, d9 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vnmls.f64 d7, d0, d4 │ │ │ │ vadd.f64 d4, d3, d5 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ - vldr d3, [r4] │ │ │ │ - add r4, r7 │ │ │ │ vsub.f64 d15, d6, d7 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ - vldr d6, [r2, #-224] @ 0xffffff20 │ │ │ │ - vldr d5, [r6] │ │ │ │ - add r6, r7 │ │ │ │ - vldr d0, [r2, #-216] @ 0xffffff28 │ │ │ │ - vldr d10, [r2, #-152] @ 0xffffff68 │ │ │ │ + vstr d5, [sp, #48] @ 0x30 │ │ │ │ + ldr r4, [sp, #68] @ 0x44 │ │ │ │ + vldr d6, [r3, #-224] @ 0xffffff20 │ │ │ │ + vldr d0, [r3, #-216] @ 0xffffff28 │ │ │ │ + add.w r0, lr, r4 │ │ │ │ + vldr d10, [r3, #-152] @ 0xffffff68 │ │ │ │ + str r0, [sp, #12] │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, ip, r4 │ │ │ │ + vldr d3, [r0] │ │ │ │ + str r0, [sp, #8] │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d7, d3, d0 │ │ │ │ + add r0, r1 │ │ │ │ + mov r4, r0 │ │ │ │ vmla.f64 d7, d5, d6 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vldr d0, [r4] │ │ │ │ - add r4, r8 │ │ │ │ vnmls.f64 d5, d3, d6 │ │ │ │ - vldr d3, [r2, #-160] @ 0xffffff60 │ │ │ │ - vldr d6, [r6] │ │ │ │ + vldr d6, [r0] │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ + vldr d3, [r3, #-160] @ 0xffffff60 │ │ │ │ + add.w r9, r2, r0 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + vldr d0, [r9] │ │ │ │ vmul.f64 d9, d0, d10 │ │ │ │ - add r6, r8 │ │ │ │ vmla.f64 d9, d6, d3 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vnmls.f64 d6, d0, d3 │ │ │ │ vadd.f64 d3, d7, d9 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ - vadd.f64 d9, d11, d3 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ + vadd.f64 d9, d11, d3 │ │ │ │ vadd.f64 d5, d1, d4 │ │ │ │ vsub.f64 d4, d1, d4 │ │ │ │ vsub.f64 d3, d11, d3 │ │ │ │ - vldr d11, [sp, #24] │ │ │ │ + vldr d11, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d10, d5, d9 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vadd.f64 d9, d2, d0 │ │ │ │ vsub.f64 d0, d0, d2 │ │ │ │ - vstr d10, [r6] │ │ │ │ + vstr d10, [r1] │ │ │ │ + add r1, r7 │ │ │ │ vstr d5, [r0] │ │ │ │ vadd.f64 d5, d12, d13 │ │ │ │ vsub.f64 d12, d12, d13 │ │ │ │ - ldr r6, [sp, #44] @ 0x2c │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ vadd.f64 d10, d9, d5 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ - vldr d9, [sp, #8] │ │ │ │ - vstr d10, [r1] │ │ │ │ - vstr d5, [r4] │ │ │ │ + vldr d9, [sp, #32] │ │ │ │ + vstr d10, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vstr d5, [r2] │ │ │ │ vsub.f64 d5, d4, d0 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ - subs r4, r4, r6 │ │ │ │ - vldr d10, [sp, #16] │ │ │ │ - vldr d0, [sp] │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ + add r2, r7 │ │ │ │ + vldr d10, [sp, #40] @ 0x28 │ │ │ │ vstr d5, [fp] │ │ │ │ vadd.f64 d5, d3, d12 │ │ │ │ - vstr d4, [sl] │ │ │ │ - vadd.f64 d1, d9, d10 │ │ │ │ vsub.f64 d12, d12, d3 │ │ │ │ + vstr d4, [lr] │ │ │ │ vsub.f64 d3, d14, d15 │ │ │ │ vsub.f64 d4, d0, d11 │ │ │ │ - vstr d5, [r4] │ │ │ │ + vadd.f64 d1, d9, d10 │ │ │ │ + vstr d5, [ip] │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d9, d10 │ │ │ │ - vstr d12, [r3] │ │ │ │ - add r3, r8 │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ + vstr d12, [sl] │ │ │ │ vsub.f64 d2, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vmul.f64 d2, d2, d8 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vstr d1, [lr] │ │ │ │ + vstr d1, [r0] │ │ │ │ vsub.f64 d1, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vadd.f64 d5, d14, d15 │ │ │ │ - vstr d1, [r3] │ │ │ │ - add r3, r4 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + vstr d1, [r9] │ │ │ │ vstr d3, [r5] │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - add r5, r6 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d4, [r0] │ │ │ │ vadd.f64 d4, d0, d11 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ + add r5, r7 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - add r0, r3 │ │ │ │ - add r1, r3 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ vsub.f64 d6, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d6, [r4] │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - add r5, r4 │ │ │ │ - ldr r4, [sp, #164] @ 0xa4 │ │ │ │ - vstr d6, [ip] │ │ │ │ - cmp r4, r3 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vstr d4, [r9] │ │ │ │ - bne.w 1ee50 │ │ │ │ - add sp, #60 @ 0x3c │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + vstr d6, [r0] │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ + vstr d5, [r0] │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + vstr d4, [r4] │ │ │ │ + add r4, r7 │ │ │ │ + add r0, r7 │ │ │ │ + strd r4, r0, [sp] │ │ │ │ + ldr r0, [sp, #60] @ 0x3c │ │ │ │ + ldr r4, [sp, #180] @ 0xb4 │ │ │ │ + cmp r4, r0 │ │ │ │ + bne.w 209d2 │ │ │ │ + add sp, #76 @ 0x4c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 1f360 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 20f08 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ │ │ │ │ -0001f0e8 : │ │ │ │ - ldr r2, [pc, #8] @ (1f0f4 ) │ │ │ │ - ldr r1, [pc, #12] @ (1f0f8 ) │ │ │ │ +00020c90 : │ │ │ │ + ldr r2, [pc, #8] @ (20c9c ) │ │ │ │ + ldr r1, [pc, #12] @ (20ca0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - ldmia r0!, {r6, r7} │ │ │ │ - movs r7, r0 │ │ │ │ - stc2 15, cr15, [pc, #-1020] @ 1ed00 │ │ │ │ + adds r0, r3, #4 │ │ │ │ + movs r0, r1 │ │ │ │ + stc2l 15, cr15, [pc], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov sl, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov fp, r1 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #132 @ 0x84 │ │ │ │ - ldr r1, [pc, #72] @ (1f158 ) │ │ │ │ - mov r4, r3 │ │ │ │ - ldr r0, [sp, #236] @ 0xec │ │ │ │ - add r1, pc │ │ │ │ - ldr r3, [sp, #232] @ 0xe8 │ │ │ │ + ldrd r3, r0, [sp, #232] @ 0xe8 │ │ │ │ + ldr r1, [pc, #64] @ (20d10 ) │ │ │ │ cmp r3, r0 │ │ │ │ - bge.w 1f54c │ │ │ │ + add r1, pc │ │ │ │ + bge.w 2111a │ │ │ │ ldr r0, [sp, #240] @ 0xf0 │ │ │ │ - adds r3, #1 │ │ │ │ - mov r8, fp │ │ │ │ - vldr d11, [pc, #32] @ 1f148 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ add.w r9, r2, r3, lsl #7 │ │ │ │ - vldr d12, [pc, #32] @ 1f150 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + vldr d11, [pc, #24] @ 20d00 │ │ │ │ + vldr d12, [pc, #28] @ 20d08 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ str r0, [sp, #120] @ 0x78 │ │ │ │ - ldr r0, [pc, #36] @ (1f15c ) │ │ │ │ - mov fp, r4 │ │ │ │ - vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ + ldr r0, [pc, #32] @ (20d14 ) │ │ │ │ ldr r1, [r1, r0] │ │ │ │ str r3, [sp, #116] @ 0x74 │ │ │ │ ldr r1, [r1, #0] │ │ │ │ str r1, [sp, #124] @ 0x7c │ │ │ │ - b.n 1f164 │ │ │ │ + b.n 20d1e │ │ │ │ nop │ │ │ │ - ldr r4, [pc, #680] @ (1f3f4 ) │ │ │ │ + ldr r4, [pc, #680] @ (20fac ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ strb r2, [r1, #14] │ │ │ │ ldrb r3, [r1, #24] │ │ │ │ subs r2, #26 │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ - @ instruction: 0xfab00007 │ │ │ │ + ldr r6, [pc, #976] @ (210e4 ) │ │ │ │ + movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #116] @ 0x74 │ │ │ │ - movs r3, #24 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + vldr d8, [fp] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ vldr d3, [r9, #-88] @ 0xffffffa8 │ │ │ │ + add.w r7, fp, r3 │ │ │ │ + add.w ip, sl, r3 │ │ │ │ vldr d7, [r9, #-96] @ 0xffffffa0 │ │ │ │ + add.w r1, r7, r3 │ │ │ │ + add.w r2, ip, r3 │ │ │ │ + vldr d5, [r7] │ │ │ │ + strd r2, r1, [sp, #4] │ │ │ │ + vldr d6, [ip] │ │ │ │ + vstr d8, [sp, #24] │ │ │ │ vldr d1, [r9, #-40] @ 0xffffffd8 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - vldr d8, [r8] │ │ │ │ - vldr d13, [sl] │ │ │ │ - add.w ip, r8, r3 │ │ │ │ - add.w lr, sl, r3 │ │ │ │ - add.w r1, ip, r3 │ │ │ │ - add.w r2, lr, r3 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - vldr d5, [ip] │ │ │ │ - vldr d6, [lr] │ │ │ │ - vldr d2, [r1] │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - str r1, [sp, #4] │ │ │ │ + vldr d2, [r1] │ │ │ │ + vldr d0, [r9, #-104] @ 0xffffff98 │ │ │ │ + vldr d13, [sl] │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r9, #-48] @ 0xffffffd0 │ │ │ │ - vstr d8, [sp, #24] │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - mov.w r2, fp, lsl #4 │ │ │ │ + mov.w r2, r4, lsl #4 │ │ │ │ add.w r1, sl, r2 │ │ │ │ - add r2, r8 │ │ │ │ + add.w r8, fp, r2 │ │ │ │ + mov.w r2, r4, lsl #3 │ │ │ │ + add.w lr, r1, r3 │ │ │ │ + add.w r5, lr, r3 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - adds r4, r1, r3 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - adds r5, r4, r3 │ │ │ │ - str r5, [sp, #16] │ │ │ │ + strd r1, r5, [sp, #12] │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ - vldr d8, [r9, #-104] @ 0xffffff98 │ │ │ │ vmls.f64 d13, d1, d14 │ │ │ │ vstr d1, [sp, #48] @ 0x30 │ │ │ │ vmls.f64 d7, d6, d14 │ │ │ │ vmul.f64 d3, d3, d11 │ │ │ │ - vstr d6, [sp, #56] @ 0x38 │ │ │ │ - vldr d6, [r9, #-112] @ 0xffffff90 │ │ │ │ vstr d3, [sp, #32] │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ + vldr d4, [r8] │ │ │ │ + vstr d6, [sp, #56] @ 0x38 │ │ │ │ + vldr d6, [r9, #-112] @ 0xffffff90 │ │ │ │ vstr d13, [sp, #72] @ 0x48 │ │ │ │ vstr d7, [sp, #80] @ 0x50 │ │ │ │ - vmul.f64 d2, d3, d11 │ │ │ │ vldr d7, [r1] │ │ │ │ - vmul.f64 d5, d4, d8 │ │ │ │ - adds r1, r2, r3 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - adds r6, r1, r3 │ │ │ │ + vmul.f64 d2, d3, d11 │ │ │ │ + add.w r1, r8, r3 │ │ │ │ + vmul.f64 d5, d4, d0 │ │ │ │ + add.w r6, r1, r3 │ │ │ │ + vldr d1, [r6] │ │ │ │ str r6, [sp, #20] │ │ │ │ - vmul.f64 d8, d7, d8 │ │ │ │ + add.w r6, sl, r2 │ │ │ │ + add r2, fp │ │ │ │ + add.w r0, r2, r3 │ │ │ │ + vmul.f64 d0, d7, d0 │ │ │ │ vstr d2, [sp, #40] @ 0x28 │ │ │ │ - vldr d2, [r9, #-56] @ 0xffffffc8 │ │ │ │ vmla.f64 d5, d7, d6 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vnmls.f64 d8, d4, d6 │ │ │ │ + vldr d2, [r9, #-56] @ 0xffffffc8 │ │ │ │ + vldr d7, [lr] │ │ │ │ + vnmls.f64 d0, d4, d6 │ │ │ │ vldr d4, [r1] │ │ │ │ vldr d6, [r9, #-64] @ 0xffffffc0 │ │ │ │ - mov.w r1, fp, lsl #3 │ │ │ │ - add.w r7, sl, r1 │ │ │ │ - add r1, r8 │ │ │ │ vmul.f64 d3, d4, d2 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vnmls.f64 d7, d4, d6 │ │ │ │ vldr d4, [r5] │ │ │ │ - vldr d1, [r6] │ │ │ │ - adds r5, r1, r3 │ │ │ │ - vldr d0, [r9, #-8] │ │ │ │ - adds r6, r7, r3 │ │ │ │ + add.w r5, r6, r3 │ │ │ │ vldr d2, [r9, #-16] │ │ │ │ - adds r0, r6, r3 │ │ │ │ - add r3, r5 │ │ │ │ - str r0, [sp, #112] @ 0x70 │ │ │ │ - vmul.f64 d6, d1, d0 │ │ │ │ + str r0, [sp, #0] │ │ │ │ + vldr d8, [r9, #-8] │ │ │ │ + vmul.f64 d6, d1, d8 │ │ │ │ vmla.f64 d6, d4, d2 │ │ │ │ - vmul.f64 d4, d4, d0 │ │ │ │ + vmul.f64 d4, d4, d8 │ │ │ │ vnmls.f64 d4, d1, d2 │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vldr d3, [r9, #-72] @ 0xffffffb8 │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ - vadd.f64 d10, d5, d1 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + vldr d4, [r9, #-120] @ 0xffffff88 │ │ │ │ + vadd.f64 d10, d5, d1 │ │ │ │ vmls.f64 d5, d1, d14 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vldr d1, [r9, #-24] @ 0xffffffe8 │ │ │ │ - vadd.f64 d13, d8, d2 │ │ │ │ - vmls.f64 d8, d2, d14 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vsub.f64 d9, d5, d7 │ │ │ │ - vadd.f64 d0, d5, d7 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vldr d7, [r7] │ │ │ │ - vsub.f64 d4, d8, d6 │ │ │ │ - vadd.f64 d15, d6, d8 │ │ │ │ + vadd.f64 d13, d0, d2 │ │ │ │ + vmls.f64 d0, d2, d14 │ │ │ │ + vsub.f64 d15, d5, d7 │ │ │ │ + vadd.f64 d9, d5, d7 │ │ │ │ + vldr d5, [r2] │ │ │ │ + vldr d7, [r6] │ │ │ │ + vstr d9, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d9, d5, d4 │ │ │ │ + vstr d15, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d15, d6, d0 │ │ │ │ + vsub.f64 d0, d0, d6 │ │ │ │ vldr d6, [r9, #-128] @ 0xffffff80 │ │ │ │ add.w r9, r9, #128 @ 0x80 │ │ │ │ - vstr d9, [sp, #88] @ 0x58 │ │ │ │ - vstr d0, [sp, #64] @ 0x40 │ │ │ │ - vstr d4, [sp, #96] @ 0x60 │ │ │ │ - vldr d4, [r9, #-248] @ 0xffffff08 │ │ │ │ - vmul.f64 d9, d5, d4 │ │ │ │ + vstr d0, [sp, #96] @ 0x60 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ + vldr d7, [r5] │ │ │ │ vnmls.f64 d2, d5, d6 │ │ │ │ - vldr d5, [r5] │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, r5, r3 │ │ │ │ vldr d6, [r9, #-208] @ 0xffffff30 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ + vstr d2, [sp, #104] @ 0x68 │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + str r0, [sp, #112] @ 0x70 │ │ │ │ vldr d3, [r9, #-160] @ 0xffffff60 │ │ │ │ - vstr d2, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d2, [r3] │ │ │ │ vldr d6, [r0] │ │ │ │ ldr r0, [sp, #0] │ │ │ │ + add r3, r0 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + vldr d2, [r3] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ vldr d2, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d8, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vldr d4, [sl] │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ - vadd.f64 d0, d9, d8 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + vadd.f64 d0, d9, d8 │ │ │ │ vmls.f64 d9, d8, d14 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ vadd.f64 d1, d2, d3 │ │ │ │ vmls.f64 d2, d3, d14 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vadd.f64 d8, d10, d0 │ │ │ │ vsub.f64 d10, d10, d0 │ │ │ │ vsub.f64 d3, d1, d13 │ │ │ │ - vadd.f64 d6, d9, d7 │ │ │ │ - vsub.f64 d9, d9, d7 │ │ │ │ vadd.f64 d13, d13, d1 │ │ │ │ vldr d1, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d6, d9, d7 │ │ │ │ + vsub.f64 d9, d9, d7 │ │ │ │ vmul.f64 d10, d10, d11 │ │ │ │ vmov.f64 d7, d2 │ │ │ │ vadd.f64 d2, d5, d2 │ │ │ │ vmul.f64 d3, d3, d11 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ vmov.f64 d4, d5 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vmls.f64 d4, d8, d14 │ │ │ │ vstr d5, [sl] │ │ │ │ vadd.f64 d5, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vstr d5, [lr] │ │ │ │ + vstr d5, [ip] │ │ │ │ vldr d5, [sp, #24] │ │ │ │ vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vmov.f64 d4, d5 │ │ │ │ vmls.f64 d4, d13, d14 │ │ │ │ vadd.f64 d13, d13, d5 │ │ │ │ - vstr d13, [r8] │ │ │ │ + vstr d13, [fp] │ │ │ │ vsub.f64 d5, d4, d10 │ │ │ │ vadd.f64 d10, d10, d4 │ │ │ │ vstr d5, [r0] │ │ │ │ - vstr d10, [ip] │ │ │ │ - vldr d10, [pc, #348] @ 1f558 │ │ │ │ - vldr d13, [sp, #72] @ 0x48 │ │ │ │ + vstr d10, [r7] │ │ │ │ + vldr d10, [pc, #368] @ 21138 │ │ │ │ vldr d5, [sp, #32] │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d1, d2, d10 │ │ │ │ - vldr d10, [pc, #340] @ 1f560 │ │ │ │ + vldr d10, [pc, #360] @ 21140 │ │ │ │ + vldr d13, [sp, #72] @ 0x48 │ │ │ │ vldr d0, [sp, #64] @ 0x40 │ │ │ │ + vmla.f64 d1, d6, d10 │ │ │ │ + vldr d10, [pc, #352] @ 21148 │ │ │ │ vadd.f64 d3, d5, d13 │ │ │ │ vldr d8, [sp, #80] @ 0x50 │ │ │ │ - vmla.f64 d1, d6, d10 │ │ │ │ - vldr d10, [pc, #328] @ 1f568 │ │ │ │ - vldr d4, [sp, #40] @ 0x28 │ │ │ │ ldr r0, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d5, d15, d10 │ │ │ │ - vmla.f64 d5, d0, d12 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ + vmla.f64 d5, d0, d12 │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vldr d1, [pc, #284] @ 1f558 │ │ │ │ + vldr d1, [pc, #300] @ 21138 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vldr d1, [pc, #284] @ 1f560 │ │ │ │ + vldr d1, [pc, #300] @ 21140 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ vnmls.f64 d6, d2, d1 │ │ │ │ vldr d1, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d2, d1, d10 │ │ │ │ vnmls.f64 d2, d15, d12 │ │ │ │ vsub.f64 d1, d6, d2 │ │ │ │ vadd.f64 d2, d6, d2 │ │ │ │ vadd.f64 d6, d3, d0 │ │ │ │ vmls.f64 d3, d0, d14 │ │ │ │ vldr d0, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d1, d1, d11 │ │ │ │ - vstr d6, [r7] │ │ │ │ + vstr d6, [r6] │ │ │ │ vadd.f64 d6, d4, d2 │ │ │ │ vmls.f64 d4, d2, d14 │ │ │ │ vmul.f64 d2, d7, d10 │ │ │ │ - vmla.f64 d2, d9, d12 │ │ │ │ - vstr d6, [r1] │ │ │ │ + ldr r6, [sp, #20] │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d3, d1 │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + vmla.f64 d2, d9, d12 │ │ │ │ vstr d6, [r0] │ │ │ │ vadd.f64 d6, d5, d4 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vstr d1, [r6] │ │ │ │ - vldr d1, [sp, #88] @ 0x58 │ │ │ │ + vstr d1, [r5] │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ vldr d5, [sp, #32] │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d6, [r2] │ │ │ │ vstr d4, [r3] │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ vldr d4, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d5, d13, d5 │ │ │ │ - vldr d13, [pc, #176] @ 1f570 │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ + vldr d13, [pc, #192] @ 21150 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ vsub.f64 d4, d8, d4 │ │ │ │ - vldr d8, [pc, #176] @ 1f578 │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ + vldr d8, [pc, #188] @ 21158 │ │ │ │ + ldr r2, [sp, #236] @ 0xec │ │ │ │ vmul.f64 d6, d1, d8 │ │ │ │ - add sl, r3 │ │ │ │ - add r8, r3 │ │ │ │ - ldr r3, [sp, #124] @ 0x7c │ │ │ │ - eor.w fp, fp, r3 │ │ │ │ - ldr r3, [sp, #116] @ 0x74 │ │ │ │ vnmls.f64 d6, d0, d13 │ │ │ │ vadd.f64 d3, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vmul.f64 d2, d9, d10 │ │ │ │ vmul.f64 d9, d0, d8 │ │ │ │ - vmla.f64 d9, d1, d13 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ vnmls.f64 d2, d7, d12 │ │ │ │ + vmla.f64 d9, d1, d13 │ │ │ │ vadd.f64 d7, d5, d3 │ │ │ │ vmls.f64 d5, d3, d14 │ │ │ │ - vstr d7, [r1] │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ + vstr d7, [r3] │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d1, d2, d9 │ │ │ │ vsub.f64 d2, d2, d9 │ │ │ │ - vmul.f64 d1, d1, d11 │ │ │ │ + add sl, r3 │ │ │ │ + add fp, r3 │ │ │ │ + ldr r3, [sp, #124] @ 0x7c │ │ │ │ vadd.f64 d7, d4, d2 │ │ │ │ + vmul.f64 d1, d1, d11 │ │ │ │ vmls.f64 d4, d2, d14 │ │ │ │ - vstr d7, [r2] │ │ │ │ + eor.w r4, r4, r3 │ │ │ │ + ldr r3, [sp, #116] @ 0x74 │ │ │ │ + vstr d7, [r8] │ │ │ │ vsub.f64 d7, d5, d1 │ │ │ │ vadd.f64 d1, d1, d5 │ │ │ │ - ldr r2, [sp, #236] @ 0xec │ │ │ │ cmp r2, r3 │ │ │ │ - vstr d7, [r5] │ │ │ │ vadd.f64 d5, d6, d4 │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d4, d6 │ │ │ │ - vstr d1, [r4] │ │ │ │ + vstr d1, [lr] │ │ │ │ vstr d5, [r1] │ │ │ │ vstr d7, [r6] │ │ │ │ - bne.w 1f160 │ │ │ │ + bne.w 20d18 │ │ │ │ add sp, #132 @ 0x84 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ asrs r5, r3, #24 │ │ │ │ strh r4, [r7, r0] │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ str r1, [r7, r0] │ │ │ │ - add r2, pc, #828 @ (adr r2, 1f8a0 ) │ │ │ │ + add r2, pc, #828 @ (adr r2, 21480 ) │ │ │ │ strh r7, [r5, #26] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ adds r7, r2, #0 │ │ │ │ ldrh r1, [r0, #36] @ 0x24 │ │ │ │ strh r3, [r1, #28] │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ lsrs r5, r6, #15 │ │ │ │ strb r2, [r1, #18] │ │ │ │ - b.n 1fcc8 │ │ │ │ + b.n 218a8 │ │ │ │ subs r7, #213 @ 0xd5 │ │ │ │ cmp r5, #28 │ │ │ │ negs r2, r2 │ │ │ │ asrs r6, r6, #7 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ │ │ │ │ -0001f580 : │ │ │ │ - ldr r2, [pc, #8] @ (1f58c ) │ │ │ │ - ldr r1, [pc, #12] @ (1f590 ) │ │ │ │ +00021160 : │ │ │ │ + ldr r2, [pc, #8] @ (2116c ) │ │ │ │ + ldr r1, [pc, #12] @ (21170 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - stmia r4!, {r3, r5, r6} │ │ │ │ - movs r7, r0 │ │ │ │ - @ instruction: 0xfb77ffff │ │ │ │ + adds r0, r1, r2 │ │ │ │ + movs r0, r1 │ │ │ │ + @ instruction: 0xfb3fffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #196 @ 0xc4 │ │ │ │ - mov r7, r3 │ │ │ │ - ldr r3, [pc, #68] @ (1f5f0 ) │ │ │ │ - ldr r1, [sp, #296] @ 0x128 │ │ │ │ - add r3, pc │ │ │ │ - ldr r0, [sp, #300] @ 0x12c │ │ │ │ - cmp r1, r0 │ │ │ │ - bge.w 1fa48 │ │ │ │ + ldrd r3, r0, [sp, #296] @ 0x128 │ │ │ │ + ldr r1, [pc, #64] @ (211e0 ) │ │ │ │ + cmp r3, r0 │ │ │ │ + add r1, pc │ │ │ │ + bge.w 21650 │ │ │ │ ldr r0, [sp, #304] @ 0x130 │ │ │ │ - vldr d14, [pc, #36] @ 1f5e0 │ │ │ │ - vldr d11, [pc, #40] @ 1f5e8 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vldr d14, [pc, #32] @ 211d0 │ │ │ │ + vldr d11, [pc, #36] @ 211d8 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ str r0, [sp, #184] @ 0xb8 │ │ │ │ - ldr r0, [pc, #44] @ (1f5f4 ) │ │ │ │ - ldr r3, [r3, r0] │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #188] @ 0xbc │ │ │ │ - adds r3, r1, #1 │ │ │ │ + ldr r0, [pc, #40] @ (211e4 ) │ │ │ │ + ldr r1, [r1, r0] │ │ │ │ str r3, [sp, #180] @ 0xb4 │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ - mla r3, r1, r3, r3 │ │ │ │ - adds r4, r2, r3 │ │ │ │ - b.n 1f5fc │ │ │ │ + add.w r3, r3, r3, lsl #3 │ │ │ │ + add.w r4, r2, r3, lsl #4 │ │ │ │ + ldr r1, [r1, #0] │ │ │ │ + str r1, [sp, #188] @ 0xbc │ │ │ │ + b.n 211ee │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - @ instruction: 0xf6180007 │ │ │ │ + ldr r2, [pc, #144] @ (21274 ) │ │ │ │ + movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #180] @ 0xb4 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d1, [r4, #-72] @ 0xffffffb8 │ │ │ │ - vldr d3, [r4, #-80] @ 0xffffffb0 │ │ │ │ - mov.w ip, #72 @ 0x48 │ │ │ │ + add.w r3, r7, r7, lsl #2 │ │ │ │ vldr d5, [r6] │ │ │ │ - mul.w r3, r3, r7 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vldr d10, [r4, #-136] @ 0xffffff78 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d1, [r4, #-72] @ 0xffffffb8 │ │ │ │ add.w fp, r5, r3 │ │ │ │ - adds r3, r6, r3 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - vldr d0, [r4, #-8] │ │ │ │ + add r3, r6 │ │ │ │ + vldr d3, [r4, #-80] @ 0xffffffb0 │ │ │ │ vldr d2, [r3] │ │ │ │ - lsls r3, r7, #5 │ │ │ │ + str r3, [sp, #0] │ │ │ │ + mov.w r3, r7, lsl #5 │ │ │ │ vldr d7, [fp] │ │ │ │ - adds r0, r6, r3 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - lsls r3, r7, #3 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + add.w r1, r5, r3 │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ + vldr d4, [r5] │ │ │ │ + add.w r2, r5, r3 │ │ │ │ + strd r1, r0, [sp, #4] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - adds r2, r5, r3 │ │ │ │ + vldr d10, [r4, #-136] @ 0xffffff78 │ │ │ │ + str r2, [sp, #12] │ │ │ │ + vldr d0, [r4, #-8] │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - adds r3, r6, r3 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - str r1, [sp, #4] │ │ │ │ - str r0, [sp, #8] │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - str r2, [sp, #12] │ │ │ │ vsub.f64 d1, d4, d6 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ vldr d4, [r4, #-88] @ 0xffffffa8 │ │ │ │ + vldr d6, [r0] │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ vldr d5, [r1] │ │ │ │ vstr d1, [sp, #104] @ 0x68 │ │ │ │ + add.w r1, r6, r3 │ │ │ │ vmul.f64 d1, d6, d4 │ │ │ │ - vstr d2, [sp, #120] @ 0x78 │ │ │ │ + vstr d3, [sp, #112] @ 0x70 │ │ │ │ vstr d7, [sp, #128] @ 0x80 │ │ │ │ vldr d7, [r4, #-96] @ 0xffffffa0 │ │ │ │ - vstr d3, [sp, #112] @ 0x70 │ │ │ │ + vstr d2, [sp, #120] @ 0x78 │ │ │ │ vmla.f64 d1, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r3] │ │ │ │ - mul.w r3, ip, r7 │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ - adds r1, r6, r3 │ │ │ │ - add.w r8, r5, r3 │ │ │ │ + vldr d4, [r1] │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ + add.w r2, r3, r7 │ │ │ │ vmul.f64 d3, d4, d10 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ vldr d6, [r4, #-144] @ 0xffffff70 │ │ │ │ - mul.w r3, ip, r7 │ │ │ │ - str r1, [sp, #20] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r0, r6, r2 │ │ │ │ + add.w r8, r5, r2 │ │ │ │ + add.w r2, r7, r7, lsl #1 │ │ │ │ + add.w sl, r5, r3 │ │ │ │ + add r3, r6 │ │ │ │ + strd r1, r0, [sp, #16] │ │ │ │ + mov.w r1, r2, lsl #4 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ - lsls r2, r7, #4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vldr d7, [r4, #-16] │ │ │ │ - adds r0, r5, r3 │ │ │ │ - adds r3, r6, r3 │ │ │ │ - str r0, [sp, #24] │ │ │ │ - add.w lr, r5, r2 │ │ │ │ + add.w r9, r5, r2 │ │ │ │ + add r2, r6 │ │ │ │ vnmls.f64 d10, d4, d6 │ │ │ │ - vldr d4, [r1] │ │ │ │ + vldr d4, [r0] │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ vldr d6, [r8] │ │ │ │ - add r2, r6 │ │ │ │ - str r3, [sp, #28] │ │ │ │ - mov.w ip, #24 │ │ │ │ + strd r0, r1, [sp, #24] │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmla.f64 d2, d6, d7 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vldr d0, [r3] │ │ │ │ - lsls r3, r7, #6 │ │ │ │ + vldr d0, [r1] │ │ │ │ + mov.w r1, r7, lsl #6 │ │ │ │ + add.w ip, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ + mov.w r0, r7, lsl #4 │ │ │ │ vldr d9, [r4, #-64] @ 0xffffffc0 │ │ │ │ - mul.w r0, ip, r7 │ │ │ │ - vldr d8, [r4, #-56] @ 0xffffffc8 │ │ │ │ - mov.w ip, #56 @ 0x38 │ │ │ │ - add.w r9, r5, r0 │ │ │ │ + add.w lr, r5, r0 │ │ │ │ add r0, r6 │ │ │ │ str r2, [sp, #176] @ 0xb0 │ │ │ │ + vldr d8, [r4, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d4, d0, d8 │ │ │ │ - mul.w r1, ip, r7 │ │ │ │ vmla.f64 d4, d7, d9 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - add.w sl, r5, r1 │ │ │ │ - add r1, r6 │ │ │ │ - add.w ip, r5, r3 │ │ │ │ - add r3, r6 │ │ │ │ vnmls.f64 d7, d0, d9 │ │ │ │ vadd.f64 d9, d5, d6 │ │ │ │ vsub.f64 d0, d1, d2 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vldr d5, [r2] │ │ │ │ + vldr d5, [r0] │ │ │ │ vsub.f64 d8, d4, d3 │ │ │ │ - vstr d9, [sp, #48] @ 0x30 │ │ │ │ - vstr d0, [sp, #32] │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ + vstr d0, [sp, #32] │ │ │ │ + vstr d9, [sp, #48] @ 0x30 │ │ │ │ vstr d6, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d12, d10, d7 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ vstr d8, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d8, d7, d10 │ │ │ │ - vstr d4, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d13, d9, d12 │ │ │ │ - vstr d0, [sp, #136] @ 0x88 │ │ │ │ + vstr d4, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d7, d6, d8 │ │ │ │ vldr d6, [r4, #-128] @ 0xffffff80 │ │ │ │ + vstr d0, [sp, #136] @ 0x88 │ │ │ │ vstr d12, [sp, #56] @ 0x38 │ │ │ │ vstr d13, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d13, d1, d2 │ │ │ │ - vstr d7, [sp, #160] @ 0xa0 │ │ │ │ - vldr d7, [lr] │ │ │ │ - vldr d2, [r3] │ │ │ │ + vldr d1, [r4, #-24] @ 0xffffffe8 │ │ │ │ + vldr d2, [r1] │ │ │ │ vadd.f64 d0, d13, d4 │ │ │ │ vldr d4, [r4, #-120] @ 0xffffff88 │ │ │ │ + vstr d7, [sp, #160] @ 0xa0 │ │ │ │ + vldr d7, [lr] │ │ │ │ vstr d13, [sp, #64] @ 0x40 │ │ │ │ - vldr d1, [r4, #-24] @ 0xffffffe8 │ │ │ │ vmul.f64 d13, d5, d4 │ │ │ │ + vstr d0, [sp, #152] @ 0x98 │ │ │ │ vmla.f64 d13, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vstr d0, [sp, #152] @ 0x98 │ │ │ │ vldr d4, [r4, #-104] @ 0xffffff98 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vldr d7, [r9] │ │ │ │ vnmls.f64 d0, d5, d6 │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d5, [r2] │ │ │ │ vldr d6, [r4, #-112] @ 0xffffff90 │ │ │ │ - adds r4, #144 @ 0x90 │ │ │ │ + add.w r4, r4, #144 @ 0x90 │ │ │ │ vmul.f64 d9, d5, d4 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [r4, #-184] @ 0xffffff48 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ vldr d7, [sl] │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d5, [r1] │ │ │ │ + vldr d5, [r3] │ │ │ │ vldr d6, [r4, #-192] @ 0xffffff40 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [ip] │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vldr d6, [r4, #-176] @ 0xffffff50 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ vmla.f64 d5, d4, d6 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ - vnmls.f64 d4, d2, d6 │ │ │ │ - vsub.f64 d2, d13, d3 │ │ │ │ vadd.f64 d12, d0, d7 │ │ │ │ vsub.f64 d7, d0, d7 │ │ │ │ + vldr d0, [pc, #580] @ 21670 │ │ │ │ + vnmls.f64 d4, d2, d6 │ │ │ │ + vsub.f64 d2, d13, d3 │ │ │ │ vadd.f64 d13, d13, d3 │ │ │ │ - vldr d0, [pc, #552] @ 1fa58 │ │ │ │ vsub.f64 d6, d5, d9 │ │ │ │ - vstr d2, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d5, d9, d5 │ │ │ │ + vstr d2, [sp, #88] @ 0x58 │ │ │ │ vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ vadd.f64 d10, d10, d4 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ vadd.f64 d15, d12, d10 │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d10, d12, d10 │ │ │ │ vstr d15, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d15, d13, d5 │ │ │ │ vstr d5, [sp, #96] @ 0x60 │ │ │ │ - vldr d1, [sp, #136] @ 0x88 │ │ │ │ - vldr d4, [sp, #80] @ 0x50 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ + vldr d4, [sp, #80] @ 0x50 │ │ │ │ + vldr d1, [sp, #136] @ 0x88 │ │ │ │ + vsub.f64 d8, d4, d8 │ │ │ │ vsub.f64 d5, d2, d1 │ │ │ │ vadd.f64 d2, d1, d2 │ │ │ │ - vsub.f64 d8, d4, d8 │ │ │ │ vldr d1, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d4, d8, d11 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ - vmul.f64 d4, d8, d11 │ │ │ │ - vmls.f64 d0, d2, d9 │ │ │ │ vmla.f64 d4, d7, d14 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ + vmls.f64 d0, d2, d9 │ │ │ │ vadd.f64 d2, d1, d2 │ │ │ │ vldr d1, [sp, #160] @ 0xa0 │ │ │ │ vnmls.f64 d7, d8, d14 │ │ │ │ vstr d2, [fp] │ │ │ │ vsub.f64 d2, d0, d5 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - vldr d0, [pc, #416] @ 1fa58 │ │ │ │ + vldr d0, [pc, #436] @ 21670 │ │ │ │ vsub.f64 d8, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vstr d8, [sl] │ │ │ │ vstr d7, [r9] │ │ │ │ vsub.f64 d7, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vldr d8, [sp, #40] @ 0x28 │ │ │ │ vstr d7, [r8] │ │ │ │ vsub.f64 d7, d3, d1 │ │ │ │ - vstr d4, [r2] │ │ │ │ vadd.f64 d3, d1, d3 │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ vldr d4, [sp, #88] @ 0x58 │ │ │ │ vldr d1, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ vldr d4, [sp, #32] │ │ │ │ vmov.f64 d5, d1 │ │ │ │ + vsub.f64 d2, d4, d8 │ │ │ │ vmls.f64 d5, d3, d9 │ │ │ │ vadd.f64 d3, d1, d3 │ │ │ │ - vsub.f64 d2, d4, d8 │ │ │ │ vmov.f64 d1, d0 │ │ │ │ - vstr d3, [r2] │ │ │ │ vmul.f64 d4, d2, d11 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - vmla.f64 d4, d6, d14 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ + vmla.f64 d4, d6, d14 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ vnmls.f64 d6, d2, d14 │ │ │ │ vsub.f64 d2, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vldr d3, [sp, #56] @ 0x38 │ │ │ │ - vstr d2, [r0] │ │ │ │ - vstr d6, [r1] │ │ │ │ + vstr d2, [r2] │ │ │ │ + vstr d6, [r3] │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ vldr d2, [sp, #120] @ 0x78 │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ vstr d6, [r2] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ vldr d6, [sp, #152] @ 0x98 │ │ │ │ vstr d4, [r2] │ │ │ │ - vadd.f64 d5, d6, d15 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ vldr d4, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d5, d6, d15 │ │ │ │ vsub.f64 d7, d15, d6 │ │ │ │ vmov.f64 d6, d2 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vmul.f64 d3, d10, d11 │ │ │ │ vmls.f64 d6, d5, d9 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vadd.f64 d5, d2, d5 │ │ │ │ vnmls.f64 d3, d4, d14 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ - vmla.f64 d4, d10, d14 │ │ │ │ vstr d5, [r5] │ │ │ │ + vmla.f64 d4, d10, d14 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d2, d5, d4 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vstr d2, [r1] │ │ │ │ + vsub.f64 d2, d5, d4 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vstr d2, [r3] │ │ │ │ vstr d4, [r2] │ │ │ │ vstr d7, [lr] │ │ │ │ vstr d3, [ip] │ │ │ │ vldr d5, [sp, #144] @ 0x90 │ │ │ │ vldr d0, [sp, #168] @ 0xa8 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ vldr d3, [sp, #72] @ 0x48 │ │ │ │ - vldr d2, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d4, d5, d0 │ │ │ │ vsub.f64 d6, d0, d5 │ │ │ │ vldr d5, [sp, #64] @ 0x40 │ │ │ │ - vmov.f64 d7, d2 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ + vldr d2, [sp, #128] @ 0x80 │ │ │ │ + ldr r2, [sp, #300] @ 0x12c │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vldr d3, [sp, #96] @ 0x60 │ │ │ │ - vmls.f64 d7, d4, d9 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vadd.f64 d4, d2, d4 │ │ │ │ + vmov.f64 d7, d2 │ │ │ │ vsub.f64 d13, d13, d3 │ │ │ │ - vstr d4, [r6] │ │ │ │ + vmls.f64 d7, d4, d9 │ │ │ │ + vadd.f64 d4, d2, d4 │ │ │ │ vmul.f64 d3, d13, d11 │ │ │ │ + vstr d4, [r6] │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vnmls.f64 d3, d5, d14 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ vmla.f64 d5, d13, d14 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vadd.f64 d2, d5, d4 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vstr d2, [r0] │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + vstr d4, [r3] │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - ldr r2, [sp, #300] @ 0x12c │ │ │ │ + vstr d6, [r0] │ │ │ │ + vstr d7, [r1] │ │ │ │ add r5, r3 │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ - eors r7, r3 │ │ │ │ + eor.w r7, r7, r3 │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 1f5f8 │ │ │ │ + bne.w 211e8 │ │ │ │ add sp, #196 @ 0xc4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ - b.w ff4c818a │ │ │ │ - b.n 2014e │ │ │ │ + b.w ff4c9da2 │ │ │ │ + b.n 21d66 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ │ │ │ │ -0001fa60 : │ │ │ │ - ldr r2, [pc, #8] @ (1fa6c ) │ │ │ │ - ldr r1, [pc, #12] @ (1fa70 ) │ │ │ │ +00021678 : │ │ │ │ + ldr r2, [pc, #8] @ (21684 ) │ │ │ │ + ldr r1, [pc, #12] @ (21688 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - it gt │ │ │ │ - movgt r7, r0 │ │ │ │ - @ instruction: 0xfb2fffff │ │ │ │ + asrs r0, r6, #14 │ │ │ │ + movs r0, r1 │ │ │ │ + @ instruction: 0xfaf7ffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r0 │ │ │ │ - mov r8, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r1 │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #220 @ 0xdc │ │ │ │ - mov r9, r3 │ │ │ │ - ldr r3, [pc, #60] @ (1fac8 ) │ │ │ │ - ldr r1, [sp, #320] @ 0x140 │ │ │ │ - add r3, pc │ │ │ │ - ldr r0, [sp, #324] @ 0x144 │ │ │ │ + ldrd r1, r0, [sp, #320] @ 0x140 │ │ │ │ + ldr r3, [pc, #64] @ (216f8 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 1fff4 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 21c3c │ │ │ │ ldr r0, [sp, #328] @ 0x148 │ │ │ │ - mov ip, r9 │ │ │ │ - vldr d13, [pc, #36] @ 1fac0 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + mov ip, r6 │ │ │ │ + mov fp, r7 │ │ │ │ + mov lr, r8 │ │ │ │ + vldr d13, [pc, #36] @ 216f0 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ str r0, [sp, #208] @ 0xd0 │ │ │ │ - ldr r0, [pc, #36] @ (1facc ) │ │ │ │ + ldr r0, [pc, #36] @ (216fc ) │ │ │ │ ldr r3, [r3, r0] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #212] @ 0xd4 │ │ │ │ - adds r3, r1, #1 │ │ │ │ + add.w r3, r1, #1 │ │ │ │ str r3, [sp, #204] @ 0xcc │ │ │ │ - movs r3, #176 @ 0xb0 │ │ │ │ + mov.w r3, #176 @ 0xb0 │ │ │ │ mla r3, r1, r3, r3 │ │ │ │ - adds r6, r2, r3 │ │ │ │ - b.n 1fad4 │ │ │ │ - nop.w │ │ │ │ - ldr r4, [pc, #680] @ (1fd6c ) │ │ │ │ + add.w r5, r2, r3 │ │ │ │ + b.n 21706 │ │ │ │ + ldr r4, [pc, #680] @ (2199c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - @ instruction: 0xf1380007 │ │ │ │ + cmp r4, r1 │ │ │ │ + movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #204] @ 0xcc │ │ │ │ - mov.w r3, ip, lsl #5 │ │ │ │ - vldr d3, [r6, #-120] @ 0xffffff88 │ │ │ │ - add.w lr, r8, r3 │ │ │ │ - add.w r9, r7, r3 │ │ │ │ - vldr d7, [r6, #-128] @ 0xffffff80 │ │ │ │ + mov.w r3, lr, lsl #5 │ │ │ │ + vldr d7, [r5, #-128] @ 0xffffff80 │ │ │ │ + mov r7, fp │ │ │ │ + add.w r8, fp, r3 │ │ │ │ + vldr d3, [r5, #-120] @ 0xffffff88 │ │ │ │ + add.w r9, ip, r3 │ │ │ │ add.w r2, r9, r3 │ │ │ │ - add r3, lr │ │ │ │ - vldr d1, [r6, #-56] @ 0xffffffc8 │ │ │ │ - vldr d5, [lr] │ │ │ │ - movs r1, #72 @ 0x48 │ │ │ │ + add r3, r8 │ │ │ │ + vldr d5, [r8] │ │ │ │ + strd r2, r3, [sp, #4] │ │ │ │ vldr d6, [r9] │ │ │ │ - movs r5, #40 @ 0x28 │ │ │ │ - vldr d2, [r3] │ │ │ │ - mov.w sl, #48 @ 0x30 │ │ │ │ + vldr d1, [r5, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + vldr d2, [r3] │ │ │ │ + mov.w r3, lr, lsl #3 │ │ │ │ + vldr d8, [r5, #-40] @ 0xffffffd8 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r6, #-64] @ 0xffffffc0 │ │ │ │ - mul.w r3, r1, ip │ │ │ │ - vldr d8, [r6, #-40] @ 0xffffffd8 │ │ │ │ - adds r1, r7, r3 │ │ │ │ - add.w r0, r8, r3 │ │ │ │ + vldr d3, [r5, #-64] @ 0xffffffc0 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - mul.w r3, r5, ip │ │ │ │ - str r1, [sp, #8] │ │ │ │ + add.w r2, r3, lr │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w r1, ip, r2 │ │ │ │ + add.w r0, r7, r2 │ │ │ │ + add.w r2, lr, lr, lsl #2 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - adds r5, r7, r3 │ │ │ │ - mov.w r3, ip, lsl #3 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - str r0, [sp, #12] │ │ │ │ - mov.w r2, ip, lsl #4 │ │ │ │ + strd r1, r0, [sp, #12] │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - str r5, [sp, #16] │ │ │ │ - str r4, [sp, #20] │ │ │ │ vadd.f64 d15, d4, d5 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - adds r1, r7, r3 │ │ │ │ - add r3, r8 │ │ │ │ - str r1, [sp, #24] │ │ │ │ - str r3, [sp, #28] │ │ │ │ + mov.w r1, r2, lsl #3 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w r6, r7, r1 │ │ │ │ + add.w r4, ip, r1 │ │ │ │ + add.w r1, lr, lr, lsl #1 │ │ │ │ + str r4, [sp, #20] │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ + str r6, [sp, #24] │ │ │ │ vstr d3, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ - vldr d5, [r7] │ │ │ │ vmov.f64 d4, d6 │ │ │ │ - vmls.f64 d5, d15, d11 │ │ │ │ - vldr d6, [r8] │ │ │ │ + vldr d5, [ip] │ │ │ │ + vldr d6, [fp] │ │ │ │ + vstr d4, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d0, d3, d13 │ │ │ │ - vldr d3, [r6, #-104] @ 0xffffff98 │ │ │ │ + vldr d3, [r5, #-104] @ 0xffffff98 │ │ │ │ + vmls.f64 d5, d15, d11 │ │ │ │ vmls.f64 d6, d4, d11 │ │ │ │ - vstr d4, [sp, #72] @ 0x48 │ │ │ │ vstr d0, [sp, #56] @ 0x38 │ │ │ │ vstr d5, [sp, #64] @ 0x40 │ │ │ │ vldr d5, [r0] │ │ │ │ - adds r0, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ + add.w r0, ip, r3 │ │ │ │ vstr d6, [sp, #80] @ 0x50 │ │ │ │ + vldr d6, [r5, #-48] @ 0xffffffd0 │ │ │ │ + str r0, [sp, #28] │ │ │ │ vmul.f64 d0, d5, d8 │ │ │ │ vmul.f64 d8, d7, d8 │ │ │ │ - vldr d6, [r6, #-48] @ 0xffffffd0 │ │ │ │ vnmls.f64 d8, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ + vldr d5, [r6] │ │ │ │ vmla.f64 d0, d7, d6 │ │ │ │ - vldr d7, [r6, #-112] @ 0xffffff90 │ │ │ │ - vldr d6, [r5] │ │ │ │ - mul.w r5, sl, ip │ │ │ │ + mov.w r6, r1, lsl #4 │ │ │ │ + vldr d7, [r5, #-112] @ 0xffffff90 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w fp, ip, r6 │ │ │ │ + add r6, r7 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r7, r3 │ │ │ │ + add.w sl, ip, r1 │ │ │ │ + add r1, r7 │ │ │ │ + sub.w r3, r3, lr │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - mov.w sl, #80 @ 0x50 │ │ │ │ - add.w fp, r7, r5 │ │ │ │ + str r4, [sp, #32] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, r5, r8 │ │ │ │ - vldr d1, [r6, #-168] @ 0xffffff58 │ │ │ │ - movs r5, #88 @ 0x58 │ │ │ │ - vldr d3, [r6, #-176] @ 0xffffff50 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vldr d2, [r4] │ │ │ │ + mov.w r4, lr, lsl #4 │ │ │ │ + vldr d3, [r5, #-176] @ 0xffffff50 │ │ │ │ + add.w r0, ip, r4 │ │ │ │ + add r4, r7 │ │ │ │ + vldr d1, [r5, #-168] @ 0xffffff58 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - str r3, [sp, #32] │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vadd.f64 d12, d4, d5 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ - vldr d6, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vldr d6, [r5, #-96] @ 0xffffffa0 │ │ │ │ vldr d7, [fp] │ │ │ │ vmul.f64 d2, d3, d13 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - vldr d4, [r6, #-88] @ 0xffffffa8 │ │ │ │ + vldr d4, [r5, #-88] @ 0xffffffa8 │ │ │ │ + vldr d5, [r6] │ │ │ │ vmul.f64 d1, d3, d13 │ │ │ │ vstr d2, [sp, #88] @ 0x58 │ │ │ │ - vmul.f64 d3, d5, d4 │ │ │ │ vmov.f64 d2, d8 │ │ │ │ - vmla.f64 d3, d7, d6 │ │ │ │ - vmul.f64 d7, d7, d4 │ │ │ │ + vmul.f64 d3, d5, d4 │ │ │ │ vmls.f64 d2, d14, d11 │ │ │ │ - vldr d4, [r6, #-152] @ 0xffffff68 │ │ │ │ + vadd.f64 d14, d8, d14 │ │ │ │ vstr d1, [sp, #96] @ 0x60 │ │ │ │ vmov.f64 d1, d0 │ │ │ │ + vmla.f64 d3, d7, d6 │ │ │ │ + vmul.f64 d7, d7, d4 │ │ │ │ + vldr d4, [r5, #-152] @ 0xffffff68 │ │ │ │ vmls.f64 d1, d12, d11 │ │ │ │ vadd.f64 d12, d0, d12 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ + vldr d6, [r4] │ │ │ │ vldr d5, [r0] │ │ │ │ - mul.w r0, sl, ip │ │ │ │ - mov.w sl, #24 │ │ │ │ - vadd.f64 d14, d8, d14 │ │ │ │ - adds r3, r7, r0 │ │ │ │ - add r0, r8 │ │ │ │ + add.w r0, ip, r2 │ │ │ │ + add r2, r7 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ + str r2, [sp, #44] @ 0x2c │ │ │ │ vmul.f64 d3, d6, d4 │ │ │ │ - vstr d2, [sp, #112] @ 0x70 │ │ │ │ - mul.w r4, sl, ip │ │ │ │ - vldr d2, [r0] │ │ │ │ vstr d1, [sp, #104] @ 0x68 │ │ │ │ - add.w sl, r7, r4 │ │ │ │ + vldr d1, [r5, #-24] @ 0xffffffe8 │ │ │ │ + vstr d2, [sp, #112] @ 0x70 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ - vldr d7, [r6, #-160] @ 0xffffff60 │ │ │ │ - vldr d1, [r6, #-24] @ 0xffffffe8 │ │ │ │ - add r4, r8 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ - vmla.f64 d3, d5, d7 │ │ │ │ - vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r6, #-32] @ 0xffffffe0 │ │ │ │ + vldr d7, [r5, #-160] @ 0xffffff60 │ │ │ │ vstr d9, [sp, #120] @ 0x78 │ │ │ │ + vldr d2, [r2] │ │ │ │ + mov r2, r7 │ │ │ │ + mov.w r7, #88 @ 0x58 │ │ │ │ vstr d10, [sp, #128] @ 0x80 │ │ │ │ + vmla.f64 d3, d5, d7 │ │ │ │ + vmul.f64 d5, d5, d4 │ │ │ │ + vldr d4, [r5, #-32] @ 0xffffffe0 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ + vldr d7, [r0] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - mul.w r3, r5, ip │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ + mul.w r0, r7, lr │ │ │ │ + add.w r7, ip, r0 │ │ │ │ + add r0, r2 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - adds r1, r7, r3 │ │ │ │ - add r3, r8 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ vmls.f64 d7, d5, d11 │ │ │ │ vstr d4, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d4, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ vmov.f64 d6, d9 │ │ │ │ - vmul.f64 d2, d4, d13 │ │ │ │ - vldr d4, [r4] │ │ │ │ - vmls.f64 d6, d3, d11 │ │ │ │ vstr d7, [sp, #184] @ 0xb8 │ │ │ │ vldr d7, [sl] │ │ │ │ + vmul.f64 d2, d4, d13 │ │ │ │ + vmls.f64 d6, d3, d11 │ │ │ │ + vldr d4, [r1] │ │ │ │ vstr d2, [sp, #144] @ 0x90 │ │ │ │ - vldr d2, [r6, #-136] @ 0xffffff78 │ │ │ │ - vmul.f64 d1, d4, d2 │ │ │ │ + vldr d2, [r5, #-136] @ 0xffffff78 │ │ │ │ vstr d6, [sp, #176] @ 0xb0 │ │ │ │ - vldr d6, [r6, #-144] @ 0xffffff70 │ │ │ │ + vldr d6, [r5, #-144] @ 0xffffff70 │ │ │ │ + vmul.f64 d1, d4, d2 │ │ │ │ vmla.f64 d1, d7, d6 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ vnmls.f64 d2, d4, d6 │ │ │ │ vstr d1, [sp, #152] @ 0x98 │ │ │ │ - vldr d1, [r6, #-8] │ │ │ │ - vldr d4, [r6, #-16] │ │ │ │ - vldr d7, [r1] │ │ │ │ - str r1, [sp, #44] @ 0x2c │ │ │ │ - mul.w r1, r5, ip │ │ │ │ - vldr d10, [r6, #-72] @ 0xffffffb8 │ │ │ │ - adds r5, r7, r1 │ │ │ │ - add r1, r8 │ │ │ │ - str r3, [sp, #200] @ 0xc8 │ │ │ │ + vldr d7, [r7] │ │ │ │ + vldr d1, [r5, #-8] │ │ │ │ + vldr d4, [r5, #-16] │ │ │ │ + vldr d10, [r5, #-72] @ 0xffffffb8 │ │ │ │ vstr d2, [sp, #160] @ 0xa0 │ │ │ │ - vldr d2, [r3] │ │ │ │ - vldr d9, [r1] │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + vldr d2, [r0] │ │ │ │ + str r7, [sp, #200] @ 0xc8 │ │ │ │ + add.w r7, ip, r3 │ │ │ │ + add r3, r2 │ │ │ │ + vldr d9, [r3] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r6, #-80] @ 0xffffffb0 │ │ │ │ - adds r6, #176 @ 0xb0 │ │ │ │ + vldr d1, [r5, #-80] @ 0xffffffb0 │ │ │ │ + add.w r5, r5, #176 @ 0xb0 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ - vldr d4, [r5] │ │ │ │ + vldr d4, [r7] │ │ │ │ vmul.f64 d2, d9, d10 │ │ │ │ vmla.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vnmls.f64 d4, d9, d1 │ │ │ │ vsub.f64 d9, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vldr d2, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d10, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vldr d4, [sp, #160] @ 0xa0 │ │ │ │ vmls.f64 d2, d6, d11 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ vmls.f64 d4, d7, d11 │ │ │ │ vmul.f64 d10, d10, d13 │ │ │ │ + vstr d4, [sp, #168] @ 0xa8 │ │ │ │ + vldr d4, [ip] │ │ │ │ vstr d2, [sp, #192] @ 0xc0 │ │ │ │ vldr d2, [sp, #120] @ 0x78 │ │ │ │ - vstr d4, [sp, #168] @ 0xa8 │ │ │ │ - vldr d4, [r7] │ │ │ │ - vadd.f64 d3, d2, d3 │ │ │ │ vadd.f64 d4, d4, d15 │ │ │ │ vldr d15, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d3, d2, d3 │ │ │ │ vadd.f64 d2, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vldr d3, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d1, d3, d5 │ │ │ │ - vldr d5, [r8] │ │ │ │ + vldr d5, [r2] │ │ │ │ vadd.f64 d5, d5, d15 │ │ │ │ vadd.f64 d3, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vldr d1, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vldr d1, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d7, d1, d7 │ │ │ │ vadd.f64 d0, d6, d12 │ │ │ │ + vadd.f64 d7, d1, d7 │ │ │ │ vsub.f64 d6, d6, d12 │ │ │ │ vsub.f64 d1, d7, d14 │ │ │ │ - vadd.f64 d7, d7, d14 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ + vadd.f64 d7, d7, d14 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vstr d8, [fp] │ │ │ │ + mov fp, r2 │ │ │ │ vsub.f64 d8, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vsub.f64 d7, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vstr d8, [r3] │ │ │ │ - vstr d2, [r7] │ │ │ │ - vstr d3, [r8] │ │ │ │ + vstr d8, [r6] │ │ │ │ + vstr d2, [ip] │ │ │ │ + vstr d3, [r2] │ │ │ │ vstr d7, [sl] │ │ │ │ vadd.f64 d7, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vstr d7, [r4] │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #12] │ │ │ │ - vstr d5, [r4] │ │ │ │ vldr d3, [sp, #48] @ 0x30 │ │ │ │ + vstr d7, [r1] │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + vstr d5, [r1] │ │ │ │ vldr d5, [sp, #64] @ 0x40 │ │ │ │ + ldrd r1, r2, [sp, #40] @ 0x28 │ │ │ │ vldr d8, [sp, #136] @ 0x88 │ │ │ │ vldr d12, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d7, d3, d5 │ │ │ │ vldr d0, [sp, #56] @ 0x38 │ │ │ │ vldr d15, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d6, d8, d12 │ │ │ │ vldr d14, [sp, #184] @ 0xb8 │ │ │ │ vldr d8, [sp, #88] @ 0x58 │ │ │ │ vldr d1, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d5, d15, d14 │ │ │ │ - vldr d15, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #80] @ 0x50 │ │ │ │ + vadd.f64 d5, d15, d14 │ │ │ │ + vldr d15, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d4, d8, d1 │ │ │ │ vldr d1, [sp, #96] @ 0x60 │ │ │ │ - vldr d8, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d6, d0, d6 │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d8, d1, d8 │ │ │ │ + vldr d8, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d10, d15 │ │ │ │ + vadd.f64 d8, d1, d8 │ │ │ │ vadd.f64 d0, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vldr d4, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d4, d9, d4 │ │ │ │ vsub.f64 d1, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vldr d0, [sp, #56] @ 0x38 │ │ │ │ - vstr d8, [r4] │ │ │ │ + vstr d8, [r1] │ │ │ │ vsub.f64 d8, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d8, [r0] │ │ │ │ + ldr r1, [sp, #28] │ │ │ │ + vstr d8, [r2] │ │ │ │ vstr d2, [r9] │ │ │ │ - vstr d6, [lr] │ │ │ │ + vstr d6, [r8] │ │ │ │ vsub.f64 d6, d7, d1 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ vldr d1, [sp, #104] @ 0x68 │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d6, [r7] │ │ │ │ vadd.f64 d6, d3, d5 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ vldr d5, [sp, #136] @ 0x88 │ │ │ │ - vstr d6, [r1] │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ + vstr d6, [r3] │ │ │ │ vstr d7, [r1] │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ vldr d7, [sp, #64] @ 0x40 │ │ │ │ vstr d3, [r1] │ │ │ │ vldr d3, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vsub.f64 d7, d12, d5 │ │ │ │ vldr d5, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d5, d14, d5 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ vldr d0, [sp, #88] @ 0x58 │ │ │ │ - ldr r0, [sp, #36] @ 0x24 │ │ │ │ - ldr r1, [sp, #44] @ 0x2c │ │ │ │ - vsub.f64 d2, d1, d0 │ │ │ │ - vldr d0, [sp, #96] @ 0x60 │ │ │ │ + ldrd r2, r3, [sp, #4] │ │ │ │ + ldr r1, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ + vsub.f64 d2, d1, d0 │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vsub.f64 d5, d15, d10 │ │ │ │ - ldr r3, [sp, #200] @ 0xc8 │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ - ldr r4, [sp, #20] │ │ │ │ + vldr d0, [sp, #96] @ 0x60 │ │ │ │ + ldr r7, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d1, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vldr d2, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d9, d2, d9 │ │ │ │ vldr d2, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vsub.f64 d0, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vsub.f64 d8, d9, d2 │ │ │ │ vadd.f64 d2, d9, d2 │ │ │ │ - vstr d0, [r0] │ │ │ │ + vstr d0, [r1] │ │ │ │ vsub.f64 d0, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vstr d0, [r2] │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ + vstr d0, [r4] │ │ │ │ vstr d4, [r2] │ │ │ │ vsub.f64 d4, d6, d8 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ + mov r2, fp │ │ │ │ + vstr d3, [r3] │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ - vstr d3, [r2] │ │ │ │ - vstr d4, [r1] │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ + vstr d4, [r7] │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - ldr r2, [sp, #324] @ 0x144 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #208] @ 0xd0 │ │ │ │ - vstr d6, [r5] │ │ │ │ - add r7, r3 │ │ │ │ - add r8, r3 │ │ │ │ + add r2, r3 │ │ │ │ + add ip, r3 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - vstr d7, [r4] │ │ │ │ - eor.w ip, ip, r3 │ │ │ │ + mov fp, r2 │ │ │ │ + ldr r2, [sp, #324] @ 0x144 │ │ │ │ + vstr d4, [r0] │ │ │ │ + vstr d6, [r4] │ │ │ │ + eor.w lr, lr, r3 │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ + vstr d7, [r6] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 1fad0 │ │ │ │ + bne.w 21700 │ │ │ │ add sp, #220 @ 0xdc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00020000 : │ │ │ │ - ldr r2, [pc, #8] @ (2000c ) │ │ │ │ - ldr r1, [pc, #12] @ (20010 ) │ │ │ │ +00021c58 : │ │ │ │ + ldr r2, [pc, #8] @ (21c64 ) │ │ │ │ + ldr r1, [pc, #12] @ (21c68 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - rev16 r0, r5 │ │ │ │ - movs r7, r0 │ │ │ │ - @ instruction: 0xfa6fffff │ │ │ │ + lsrs r0, r2, #24 │ │ │ │ + movs r0, r1 │ │ │ │ + @ instruction: 0xfa2fffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov r9, r0 │ │ │ │ mov sl, r1 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub sp, #364 @ 0x16c │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov fp, r3 │ │ │ │ - ldr r3, [pc, #76] @ (20078 ) │ │ │ │ - ldr r1, [sp, #464] @ 0x1d0 │ │ │ │ - add r3, pc │ │ │ │ - ldr r0, [sp, #468] @ 0x1d4 │ │ │ │ - cmp r1, r0 │ │ │ │ - bge.w 208b0 │ │ │ │ - ldr r0, [sp, #472] @ 0x1d8 │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub sp, #348 @ 0x15c │ │ │ │ + ldrd r3, r0, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r1, [pc, #56] @ (21cd0 ) │ │ │ │ + cmp r3, r0 │ │ │ │ + add r1, pc │ │ │ │ + bge.w 2250c │ │ │ │ + ldr r0, [sp, #456] @ 0x1c8 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ mov r7, r9 │ │ │ │ - vldr d10, [pc, #44] @ 20068 │ │ │ │ mov ip, sl │ │ │ │ - vldr d15, [pc, #44] @ 20070 │ │ │ │ mov lr, fp │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - str r0, [sp, #352] @ 0x160 │ │ │ │ - ldr r0, [pc, #48] @ (2007c ) │ │ │ │ - ldr r3, [r3, r0] │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #356] @ 0x164 │ │ │ │ - adds r3, r1, #1 │ │ │ │ - str r3, [sp, #348] @ 0x15c │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ - mla r3, r1, r3, r3 │ │ │ │ - add.w r8, r2, r3 │ │ │ │ - b.n 20084 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ - strb r7, [r7, r3] │ │ │ │ - asrs r4, r0, #13 │ │ │ │ - ldr r6, [r1, #112] @ 0x70 │ │ │ │ - subs r7, #238 @ 0xee │ │ │ │ + vldr d15, [pc, #28] @ 21cc8 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r0, [sp, #336] @ 0x150 │ │ │ │ + ldr r0, [pc, #28] @ (21cd4 ) │ │ │ │ + ldr r1, [r1, r0] │ │ │ │ + str r3, [sp, #332] @ 0x14c │ │ │ │ + rsb r3, r3, r3, lsl #3 │ │ │ │ + add.w r8, r2, r3, lsl #5 │ │ │ │ + ldr r1, [r1, #0] │ │ │ │ + str r1, [sp, #340] @ 0x154 │ │ │ │ + b.n 21cde │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - @ instruction: 0xeb980007 │ │ │ │ + subs r7, #44 @ 0x2c │ │ │ │ + movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #348] @ 0x15c │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d2, [r8, #-152] @ 0xffffff68 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #332] @ 0x14c │ │ │ │ + add.w r3, lr, lr, lsl #2 │ │ │ │ vldr d6, [r8, #-160] @ 0xffffff60 │ │ │ │ - movs r0, #48 @ 0x30 │ │ │ │ - vldr d0, [r8, #-72] @ 0xffffffb8 │ │ │ │ - movs r6, #72 @ 0x48 │ │ │ │ - mul.w r3, r3, lr │ │ │ │ - vldr d11, [pc, #972] @ 20468 │ │ │ │ - vldr d8, [ip] │ │ │ │ mov.w fp, #88 @ 0x58 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d2, [r8, #-152] @ 0xffffff68 │ │ │ │ add.w r9, ip, r3 │ │ │ │ add.w sl, r7, r3 │ │ │ │ + vldr d11, [pc, #996] @ 220e0 │ │ │ │ add.w r1, r9, r3 │ │ │ │ add.w r2, sl, r3 │ │ │ │ - str r2, [sp, #12] │ │ │ │ vldr d4, [r9] │ │ │ │ + strd r2, r1, [sp] │ │ │ │ vldr d7, [sl] │ │ │ │ - vldr d1, [r1] │ │ │ │ + vldr d0, [r8, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d5, d4, d2 │ │ │ │ + vldr d1, [r1] │ │ │ │ vldr d3, [r7] │ │ │ │ + vldr d8, [ip] │ │ │ │ vmla.f64 d5, d7, d6 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ + vldr d9, [r8, #-136] @ 0xffffff78 │ │ │ │ vldr d2, [r8, #-80] @ 0xffffffb0 │ │ │ │ - vldr d9, [r8, #-88] @ 0xffffffa8 │ │ │ │ - str r1, [sp, #16] │ │ │ │ vnmls.f64 d7, d4, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ vmul.f64 d4, d1, d0 │ │ │ │ - mul.w r2, r0, lr │ │ │ │ + add.w r2, lr, lr, lsl #1 │ │ │ │ + mov.w r1, r2, lsl #4 │ │ │ │ + add.w r0, r7, r1 │ │ │ │ + add.w r5, ip, r1 │ │ │ │ + mov.w r1, lr, lsl #3 │ │ │ │ vmla.f64 d4, d6, d2 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - add.w r5, ip, r2 │ │ │ │ - mul.w r2, r6, lr │ │ │ │ - str r0, [sp, #20] │ │ │ │ - str r5, [sp, #24] │ │ │ │ + strd r0, r5, [sp, #8] │ │ │ │ + add.w r4, ip, r1 │ │ │ │ vnmls.f64 d6, d1, d2 │ │ │ │ - adds r6, r7, r2 │ │ │ │ - str r6, [sp, #28] │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r8, #-144] @ 0xffffff70 │ │ │ │ - vmul.f64 d13, d2, d11 │ │ │ │ + vmul.f64 d12, d2, d11 │ │ │ │ vsub.f64 d2, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d13, [sp, #240] @ 0xf0 │ │ │ │ - vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ - vmul.f64 d14, d2, d11 │ │ │ │ + vmul.f64 d13, d2, d11 │ │ │ │ vadd.f64 d2, d8, d7 │ │ │ │ - vmls.f64 d8, d7, d13 │ │ │ │ + vstr d12, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d4, d3, d5 │ │ │ │ + vstr d13, [sp, #216] @ 0xd8 │ │ │ │ + vstr d4, [sp, #224] @ 0xe0 │ │ │ │ + vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ + vstr d2, [sp, #232] @ 0xe8 │ │ │ │ + vmls.f64 d3, d5, d4 │ │ │ │ + vmls.f64 d8, d7, d4 │ │ │ │ vldr d7, [r0] │ │ │ │ - vmls.f64 d3, d5, d13 │ │ │ │ - vldr d5, [r5] │ │ │ │ - add.w r0, ip, r2 │ │ │ │ - vstr d14, [sp, #248] @ 0xf8 │ │ │ │ - mul.w r2, fp, lr │ │ │ │ - vldr d14, [r8, #-136] @ 0xffffff78 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - str r0, [sp, #32] │ │ │ │ - str r5, [sp, #36] @ 0x24 │ │ │ │ - vstr d4, [sp, #256] @ 0x100 │ │ │ │ - vstr d8, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d8, d5, d14 │ │ │ │ - vmul.f64 d14, d7, d14 │ │ │ │ - vmla.f64 d8, d7, d6 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, ip, r2 │ │ │ │ - vstr d3, [sp, #96] @ 0x60 │ │ │ │ - mov.w r2, lr, lsl #3 │ │ │ │ - vstr d2, [sp, #264] @ 0x108 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - vnmls.f64 d14, d5, d6 │ │ │ │ - vldr d5, [r0] │ │ │ │ - vldr d6, [r8, #-96] @ 0xffffffa0 │ │ │ │ - add r2, ip │ │ │ │ - vmul.f64 d3, d5, d9 │ │ │ │ + add.w r0, r1, lr │ │ │ │ + vldr d4, [r5] │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + vldr d5, [r8, #-144] @ 0xffffff70 │ │ │ │ + add.w r6, r7, r0 │ │ │ │ + add r0, ip │ │ │ │ + strd r6, r0, [sp, #16] │ │ │ │ + vmul.f64 d6, d4, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ - vmla.f64 d3, d7, d6 │ │ │ │ - vmov.f64 d11, d8 │ │ │ │ - vnmls.f64 d9, d5, d6 │ │ │ │ - vstr d3, [sp] │ │ │ │ + vstr d3, [sp, #96] @ 0x60 │ │ │ │ + vstr d8, [sp, #240] @ 0xf0 │ │ │ │ + vldr d8, [r8, #-88] @ 0xffffffa8 │ │ │ │ + vmla.f64 d6, d7, d5 │ │ │ │ + vnmls.f64 d9, d4, d5 │ │ │ │ + vldr d7, [r6] │ │ │ │ + vldr d4, [r0] │ │ │ │ + mul.w r0, fp, lr │ │ │ │ + vldr d5, [r8, #-96] @ 0xffffffa0 │ │ │ │ + add.w r5, r7, r0 │ │ │ │ + add.w r6, ip, r0 │ │ │ │ + add.w r0, r7, r1 │ │ │ │ + sub.w r1, r1, lr │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + vmul.f64 d12, d4, d8 │ │ │ │ + vmul.f64 d8, d7, d8 │ │ │ │ + vmla.f64 d12, d7, d5 │ │ │ │ vldr d7, [r5] │ │ │ │ - vldr d5, [r6] │ │ │ │ - vldr d4, [r8, #-56] @ 0xffffffc8 │ │ │ │ - vldr d6, [r8, #-64] @ 0xffffffc0 │ │ │ │ - vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ - vmul.f64 d12, d5, d4 │ │ │ │ - str r2, [sp, #48] @ 0x30 │ │ │ │ - vmla.f64 d12, d7, d6 │ │ │ │ - vmul.f64 d7, d7, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ - movs r2, #112 @ 0x70 │ │ │ │ - str r6, [sp, #40] @ 0x28 │ │ │ │ - str r1, [sp, #44] @ 0x2c │ │ │ │ + vnmls.f64 d8, d4, d5 │ │ │ │ + strd r5, r6, [sp, #24] │ │ │ │ + add.w r5, r7, r1 │ │ │ │ + add r1, ip │ │ │ │ + vldr d4, [r6] │ │ │ │ + strd r0, r4, [sp, #32] │ │ │ │ + vldr d3, [r8, #-56] @ 0xffffffc8 │ │ │ │ + strd r5, r1, [sp, #40] @ 0x28 │ │ │ │ + vldr d5, [r8, #-64] @ 0xffffffc0 │ │ │ │ vmul.f64 d2, d4, d3 │ │ │ │ - vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r8, #-224] @ 0xffffff20 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vldr d6, [r1] │ │ │ │ - movs r1, #24 │ │ │ │ - add.w r5, ip, r2 │ │ │ │ - adds r0, r7, r2 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ - mov.w r2, lr, lsl #5 │ │ │ │ - vmla.f64 d1, d6, d5 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ - vldr d2, [r5] │ │ │ │ - adds r4, r7, r2 │ │ │ │ + vmla.f64 d1, d7, d5 │ │ │ │ + vmul.f64 d7, d7, d3 │ │ │ │ + vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ + vmov.f64 d0, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vnmls.f64 d0, d4, d5 │ │ │ │ + vldr d4, [r4] │ │ │ │ + mov.w r4, r2, lsl #3 │ │ │ │ + vstr d1, [sp, #56] @ 0x38 │ │ │ │ + mov.w r2, r2, lsl #5 │ │ │ │ + vldr d5, [r8, #-224] @ 0xffffff20 │ │ │ │ + add.w r0, r7, r4 │ │ │ │ + add r4, ip │ │ │ │ + add.w fp, r7, r2 │ │ │ │ add r2, ip │ │ │ │ - str r0, [sp, #52] @ 0x34 │ │ │ │ - vstr d7, [sp, #64] @ 0x40 │ │ │ │ - mul.w r1, r1, lr │ │ │ │ - vnmls.f64 d6, d4, d5 │ │ │ │ - vldr d5, [r8, #-16] │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ - adds r6, r7, r1 │ │ │ │ - str r4, [sp, #60] @ 0x3c │ │ │ │ + vmul.f64 d2, d4, d3 │ │ │ │ + vmul.f64 d3, d7, d3 │ │ │ │ + vstr d0, [sp, #64] @ 0x40 │ │ │ │ + vnmls.f64 d3, d4, d5 │ │ │ │ + vmov.f64 d13, d2 │ │ │ │ + vldr d2, [r1] │ │ │ │ + mov.w r1, lr, lsl #5 │ │ │ │ + add.w r6, r7, r1 │ │ │ │ add r1, ip │ │ │ │ - str r2, [sp, #344] @ 0x158 │ │ │ │ - vadd.f64 d3, d12, d1 │ │ │ │ - vstr d1, [sp, #72] @ 0x48 │ │ │ │ + vmla.f64 d13, d7, d5 │ │ │ │ + vldr d7, [r5] │ │ │ │ + strd r6, r1, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d4, d0, d3 │ │ │ │ + vldr d0, [r8, #-168] @ 0xffffff58 │ │ │ │ + vadd.f64 d5, d1, d13 │ │ │ │ vldr d1, [r8, #-8] │ │ │ │ - vadd.f64 d4, d7, d6 │ │ │ │ - vstr d6, [sp, #80] @ 0x50 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vmul.f64 d0, d2, d1 │ │ │ │ - vadd.f64 d13, d11, d3 │ │ │ │ - mov.w r0, lr, lsl #6 │ │ │ │ - adds r5, r7, r0 │ │ │ │ - add r0, ip │ │ │ │ - vmla.f64 d0, d6, d5 │ │ │ │ - vmul.f64 d1, d6, d1 │ │ │ │ - vstr d13, [sp, #112] @ 0x70 │ │ │ │ + vstr d13, [sp, #72] @ 0x48 │ │ │ │ + vmov.f64 d13, d5 │ │ │ │ + vldr d5, [r8, #-16] │ │ │ │ + vmul.f64 d14, d2, d1 │ │ │ │ + vmul.f64 d1, d7, d1 │ │ │ │ + vmla.f64 d14, d7, d5 │ │ │ │ vnmls.f64 d1, d2, d5 │ │ │ │ - vldr d5, [r4] │ │ │ │ vldr d2, [r8, #-176] @ 0xffffff50 │ │ │ │ - adds r4, r0, r3 │ │ │ │ - vmov.f64 d8, d0 │ │ │ │ - vldr d0, [r2] │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - vmov.f64 d7, d0 │ │ │ │ - vldr d0, [r8, #-168] @ 0xffffff58 │ │ │ │ - vstr d8, [sp, #88] @ 0x58 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - add.w fp, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ - vmul.f64 d6, d7, d0 │ │ │ │ + vldr d5, [r6] │ │ │ │ + vmov.f64 d10, d14 │ │ │ │ + vldr d14, [r1] │ │ │ │ + mov.w r1, lr, lsl #6 │ │ │ │ + add.w r5, r7, r1 │ │ │ │ + add r1, ip │ │ │ │ + add.w r6, r1, r3 │ │ │ │ + vstr d10, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d7, d14, d0 │ │ │ │ vmul.f64 d0, d5, d0 │ │ │ │ - vmla.f64 d6, d5, d2 │ │ │ │ - vnmls.f64 d0, d7, d2 │ │ │ │ - vldr d7, [sp] │ │ │ │ - vadd.f64 d5, d8, d6 │ │ │ │ + vmla.f64 d7, d5, d2 │ │ │ │ + vnmls.f64 d0, d14, d2 │ │ │ │ + vmov.f64 d14, d13 │ │ │ │ + vadd.f64 d13, d6, d13 │ │ │ │ + vstr d13, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d5, d10, d7 │ │ │ │ vadd.f64 d2, d1, d0 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d8, d13, d7 │ │ │ │ - vadd.f64 d13, d9, d2 │ │ │ │ - vstr d7, [sp, #120] @ 0x78 │ │ │ │ - vstr d8, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d8, d14, d4 │ │ │ │ - vadd.f64 d7, d8, d13 │ │ │ │ - vstr d8, [sp, #128] @ 0x80 │ │ │ │ - vstr d13, [sp, #136] @ 0x88 │ │ │ │ - vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ - vmov.f64 d8, d11 │ │ │ │ - vldr d11, [pc, #400] @ 20468 │ │ │ │ - vmls.f64 d8, d3, d13 │ │ │ │ - vldr d3, [sp, #80] @ 0x50 │ │ │ │ - vstr d7, [sp, #280] @ 0x118 │ │ │ │ - vmls.f64 d9, d2, d13 │ │ │ │ - vldr d7, [sp, #64] @ 0x40 │ │ │ │ - vmls.f64 d14, d4, d13 │ │ │ │ + vadd.f64 d10, d12, d5 │ │ │ │ + vadd.f64 d11, d13, d10 │ │ │ │ + vadd.f64 d13, d8, d2 │ │ │ │ + vstr d10, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d10, d9, d4 │ │ │ │ + vstr d13, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d13, d10, d13 │ │ │ │ + vstr d10, [sp, #208] @ 0xd0 │ │ │ │ + vmov.f64 d10, #96 @ 0x3f000000 0.5 │ │ │ │ + vmls.f64 d6, d14, d10 │ │ │ │ + vmls.f64 d8, d2, d10 │ │ │ │ + vmls.f64 d9, d4, d10 │ │ │ │ + vmls.f64 d12, d5, d10 │ │ │ │ + vstr d13, [sp, #248] @ 0xf8 │ │ │ │ + vldr d13, [sp, #64] @ 0x40 │ │ │ │ + vstr d11, [sp, #320] @ 0x140 │ │ │ │ + vldr d11, [pc, #392] @ 220e0 │ │ │ │ + vsub.f64 d3, d13, d3 │ │ │ │ + vmul.f64 d3, d3, d11 │ │ │ │ + vsub.f64 d14, d6, d3 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + vstr d14, [sp, #256] @ 0x100 │ │ │ │ + vldr d14, [sp, #56] @ 0x38 │ │ │ │ + vstr d6, [sp, #264] @ 0x108 │ │ │ │ + vldr d13, [sp, #72] @ 0x48 │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ + vldr d6, [sp, #80] @ 0x50 │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ vldr d4, [r8, #-40] @ 0xffffffd8 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - str r4, [sp, #80] @ 0x50 │ │ │ │ + str r6, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vsub.f64 d3, d8, d7 │ │ │ │ - vadd.f64 d8, d8, d7 │ │ │ │ - vstr d3, [sp, #288] @ 0x120 │ │ │ │ - vldr d3, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d6, d6, d3 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vadd.f64 d2, d6, d9 │ │ │ │ - vsub.f64 d6, d9, d6 │ │ │ │ - vldr d9, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d7, d9, d12 │ │ │ │ - vstr d2, [sp, #296] @ 0x128 │ │ │ │ - vstr d6, [sp, #144] @ 0x90 │ │ │ │ - vsub.f64 d6, d1, d0 │ │ │ │ + vadd.f64 d6, d7, d8 │ │ │ │ + vsub.f64 d2, d8, d7 │ │ │ │ + vsub.f64 d7, d13, d14 │ │ │ │ + vstr d2, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vadd.f64 d9, d7, d14 │ │ │ │ - vsub.f64 d2, d14, d7 │ │ │ │ - vldr d7, [sp] │ │ │ │ - vmls.f64 d7, d5, d13 │ │ │ │ - vstr d9, [sp, #304] @ 0x130 │ │ │ │ - vldr d9, [r8, #-184] @ 0xffffff48 │ │ │ │ - vstr d2, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vsub.f64 d1, d7, d6 │ │ │ │ - vldr d7, [r6] │ │ │ │ - adds r6, r5, r3 │ │ │ │ + vstr d6, [sp, #272] @ 0x110 │ │ │ │ vldr d6, [r8, #-192] @ 0xffffff40 │ │ │ │ - str r6, [sp, #72] @ 0x48 │ │ │ │ - vstr d5, [sp, #168] @ 0xa8 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vstr d1, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d14, d7, d9 │ │ │ │ + vsub.f64 d9, d9, d7 │ │ │ │ + vsub.f64 d7, d1, d0 │ │ │ │ + vstr d14, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ + vstr d9, [sp, #288] @ 0x120 │ │ │ │ + vldr d9, [r8, #-184] @ 0xffffff48 │ │ │ │ + vsub.f64 d5, d12, d7 │ │ │ │ + vadd.f64 d7, d12, d7 │ │ │ │ + vstr d7, [sp, #136] @ 0x88 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, lr, lsl #4 │ │ │ │ + vstr d5, [sp, #296] @ 0x128 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, r5, r3 │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d0, d5, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ - vmla.f64 d0, d7, d6 │ │ │ │ - vldr d7, [fp] │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ vldr d5, [r2] │ │ │ │ + vmla.f64 d0, d7, d6 │ │ │ │ vldr d6, [r8, #-48] @ 0xffffffd0 │ │ │ │ + vldr d7, [fp] │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [r8, #-104] @ 0xffffff98 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d5, [r1] │ │ │ │ vldr d6, [r8, #-112] @ 0xffffff90 │ │ │ │ - vmov.f64 d12, d3 │ │ │ │ + vstr d3, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - vstr d7, [sp, #184] @ 0xb8 │ │ │ │ - vmov.f64 d1, d3 │ │ │ │ + vstr d7, [sp, #152] @ 0x98 │ │ │ │ vldr d7, [r5] │ │ │ │ - vmla.f64 d1, d7, d6 │ │ │ │ + vmov.f64 d13, d3 │ │ │ │ + vmla.f64 d13, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ - vldr d6, [r8, #-32] @ 0xffffffe0 │ │ │ │ - mov.w r4, lr, lsl #4 │ │ │ │ - vmov.f64 d2, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ vldr d4, [r8, #-24] @ 0xffffffe8 │ │ │ │ - adds r6, r7, r4 │ │ │ │ - add r4, ip │ │ │ │ - vstr d1, [sp, #192] @ 0xc0 │ │ │ │ - str r4, [sp, #0] │ │ │ │ + vmov.f64 d1, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + vnmls.f64 d1, d5, d6 │ │ │ │ + vldr d5, [r6] │ │ │ │ + add.w r6, r7, r0 │ │ │ │ + add r0, ip │ │ │ │ + add.w r4, r6, r3 │ │ │ │ + vldr d6, [r8, #-32] @ 0xffffffe0 │ │ │ │ + add r3, r0 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - vstr d2, [sp, #200] @ 0xc8 │ │ │ │ - vmov.f64 d14, d3 │ │ │ │ - vldr d3, [r8, #-200] @ 0xffffff38 │ │ │ │ - vmla.f64 d14, d7, d6 │ │ │ │ + vmov.f64 d12, d3 │ │ │ │ + vmla.f64 d12, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vldr d4, [r4] │ │ │ │ - adds r4, r6, r3 │ │ │ │ - str r4, [sp, #88] @ 0x58 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ + vstr d12, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d5, d13, d12 │ │ │ │ + vldr d3, [r8, #-200] @ 0xffffff38 │ │ │ │ + vstr d1, [sp, #160] @ 0xa0 │ │ │ │ + vldr d4, [r0] │ │ │ │ + str r4, [sp, #328] @ 0x148 │ │ │ │ + vadd.f64 d2, d1, d7 │ │ │ │ + vldr d6, [r6] │ │ │ │ + vmov.f64 d8, d5 │ │ │ │ vldr d5, [r8, #-208] @ 0xffffff30 │ │ │ │ - vadd.f64 d6, d1, d14 │ │ │ │ vmul.f64 d1, d4, d3 │ │ │ │ - vstr d6, [sp, #176] @ 0xb0 │ │ │ │ - vmov.f64 d13, d1 │ │ │ │ - vldr d6, [r6] │ │ │ │ - vadd.f64 d2, d2, d7 │ │ │ │ - vmla.f64 d13, d6, d5 │ │ │ │ + vmov.f64 d14, d1 │ │ │ │ + vmla.f64 d14, d6, d5 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r8, #-120] @ 0xffffff88 │ │ │ │ vnmls.f64 d6, d4, d5 │ │ │ │ + vldr d4, [r3] │ │ │ │ vldr d5, [r8, #-128] @ 0xffffff80 │ │ │ │ add.w r8, r8, #224 @ 0xe0 │ │ │ │ - vstr d13, [sp, #208] @ 0xd0 │ │ │ │ - vmov.f64 d11, d6 │ │ │ │ + vstr d14, [sp, #176] @ 0xb0 │ │ │ │ + vmul.f64 d1, d4, d3 │ │ │ │ + vmov.f64 d12, d6 │ │ │ │ vldr d6, [r4] │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - add r3, r4 │ │ │ │ - vstr d11, [sp, #216] @ 0xd8 │ │ │ │ - vldr d4, [r3] │ │ │ │ - b.n 20480 │ │ │ │ - nop.w │ │ │ │ - ldr r4, [pc, #680] @ (20714 ) │ │ │ │ - @ instruction: 0xe858b67a │ │ │ │ - subs r7, #235 @ 0xeb │ │ │ │ - ldr r4, [pc, #680] @ (2071c ) │ │ │ │ + vstr d12, [sp, #184] @ 0xb8 │ │ │ │ + vmla.f64 d1, d6, d5 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ + b.n 220f8 │ │ │ │ + nop │ │ │ │ + ldr r4, [pc, #680] @ (2238c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - b.w ff4c8baa │ │ │ │ - b.n 20b6e │ │ │ │ + b.w ff4ca81a │ │ │ │ + b.n 227de │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - vmul.f64 d1, d4, d3 │ │ │ │ - vmla.f64 d1, d6, d5 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ + strb r7, [r7, r3] │ │ │ │ + asrs r4, r0, #13 │ │ │ │ + ldr r6, [r1, #112] @ 0x70 │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ vnmls.f64 d6, d4, d5 │ │ │ │ - vadd.f64 d3, d13, d1 │ │ │ │ - vldr d13, [sp, #176] @ 0xb0 │ │ │ │ - vstr d12, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d5, d12, d3 │ │ │ │ - vadd.f64 d4, d11, d6 │ │ │ │ - vadd.f64 d11, d0, d13 │ │ │ │ - vstr d4, [sp, #224] @ 0xe0 │ │ │ │ + vldr d5, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d3, d14, d1 │ │ │ │ + vadd.f64 d14, d0, d8 │ │ │ │ + vadd.f64 d4, d12, d6 │ │ │ │ + vmov.f64 d12, d8 │ │ │ │ + vadd.f64 d8, d5, d3 │ │ │ │ + vldr d5, [sp, #152] @ 0x98 │ │ │ │ + vmov.f64 d10, d4 │ │ │ │ + vstr d4, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d4, d14, d8 │ │ │ │ + vstr d8, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d5, d5, d10 │ │ │ │ + vmov.f64 d10, #96 @ 0x3f000000 0.5 │ │ │ │ + vstr d4, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d4, d9, d2 │ │ │ │ - vmov.f64 d12, d11 │ │ │ │ - vadd.f64 d11, d11, d5 │ │ │ │ - vstr d5, [sp, #232] @ 0xe8 │ │ │ │ - vldr d5, [sp, #184] @ 0xb8 │ │ │ │ - vstr d11, [sp, #312] @ 0x138 │ │ │ │ - vldr d11, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d5, d5, d11 │ │ │ │ - vadd.f64 d11, d4, d5 │ │ │ │ + vmls.f64 d0, d12, d10 │ │ │ │ + vldr d12, [sp, #160] @ 0xa0 │ │ │ │ + vmls.f64 d9, d2, d10 │ │ │ │ + vadd.f64 d8, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - vstr d11, [sp, #320] @ 0x140 │ │ │ │ - vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ + vsub.f64 d7, d12, d7 │ │ │ │ vmul.f64 d4, d5, d15 │ │ │ │ - vmls.f64 d0, d13, d11 │ │ │ │ - vldr d13, [sp, #200] @ 0xc8 │ │ │ │ - vldr d11, [pc, #-124] @ 20470 │ │ │ │ - vsub.f64 d7, d13, d7 │ │ │ │ - vldr d13, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vsub.f64 d11, d0, d7 │ │ │ │ + vsub.f64 d12, d0, d7 │ │ │ │ vadd.f64 d0, d0, d7 │ │ │ │ - vsub.f64 d7, d1, d13 │ │ │ │ - vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ - vmls.f64 d9, d2, d13 │ │ │ │ - vstr d0, [sp, #336] @ 0x150 │ │ │ │ - vldr d0, [pc, #-164] @ 20470 │ │ │ │ - vstr d11, [sp, #328] @ 0x148 │ │ │ │ - vldr d11, [sp, #224] @ 0xe0 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vldr d0, [sp, #184] @ 0xb8 │ │ │ │ - vmls.f64 d0, d11, d13 │ │ │ │ + vstr d12, [sp, #160] @ 0xa0 │ │ │ │ + vstr d0, [sp, #312] @ 0x138 │ │ │ │ + vldr d12, [sp, #168] @ 0xa8 │ │ │ │ + vldr d0, [sp, #176] @ 0xb0 │ │ │ │ + vsub.f64 d7, d1, d0 │ │ │ │ + vldr d0, [sp, #152] @ 0x98 │ │ │ │ + vldr d1, [sp, #192] @ 0xc0 │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ + vmls.f64 d0, d1, d10 │ │ │ │ vadd.f64 d1, d7, d0 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ - vstr d1, [sp, #184] @ 0xb8 │ │ │ │ - vstr d0, [sp, #200] @ 0xc8 │ │ │ │ - vldr d1, [sp, #192] @ 0xc0 │ │ │ │ - vldr d0, [pc, #-208] @ 20470 │ │ │ │ - vldr d11, [sp, #312] @ 0x138 │ │ │ │ - vsub.f64 d7, d14, d1 │ │ │ │ - vldr d14, [sp, #128] @ 0x80 │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ + vsub.f64 d7, d12, d13 │ │ │ │ + vldr d12, [sp, #184] @ 0xb8 │ │ │ │ + vldr d13, [sp, #224] @ 0xe0 │ │ │ │ + vstr d1, [sp, #152] @ 0x98 │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ vadd.f64 d1, d7, d9 │ │ │ │ vsub.f64 d9, d9, d7 │ │ │ │ - vldr d7, [sp, #176] @ 0xb0 │ │ │ │ - vmls.f64 d7, d3, d13 │ │ │ │ - vldr d13, [sp, #136] @ 0x88 │ │ │ │ - vstr d1, [sp, #192] @ 0xc0 │ │ │ │ - vldr d1, [sp, #216] @ 0xd8 │ │ │ │ - vsub.f64 d3, d1, d6 │ │ │ │ - vmul.f64 d3, d3, d0 │ │ │ │ - vldr d0, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d2, d11, d0 │ │ │ │ - vadd.f64 d6, d7, d3 │ │ │ │ + vldr d7, [sp, #144] @ 0x90 │ │ │ │ + vmls.f64 d7, d3, d10 │ │ │ │ + vsub.f64 d3, d12, d6 │ │ │ │ + vstr d1, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d3, d3, d11 │ │ │ │ + vldr d11, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d2, d7, d3 │ │ │ │ vsub.f64 d1, d7, d3 │ │ │ │ - vldr d7, [pc, #-272] @ 20478 │ │ │ │ - vstr d6, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d6, d0, d11 │ │ │ │ - vldr d11, [sp, #256] @ 0x100 │ │ │ │ - vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ + vldr d3, [sp, #304] @ 0x130 │ │ │ │ + vldr d7, [pc, #-232] @ 220e8 │ │ │ │ + vstr d2, [sp, #144] @ 0x90 │ │ │ │ + vsub.f64 d2, d3, d11 │ │ │ │ + vadd.f64 d6, d11, d3 │ │ │ │ + vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ + vldr d11, [sp, #208] @ 0xd0 │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ + vldr d12, [sp, #120] @ 0x78 │ │ │ │ + vmov.f64 d10, d3 │ │ │ │ vmul.f64 d2, d2, d7 │ │ │ │ - vsub.f64 d7, d14, d13 │ │ │ │ - vldr d13, [sp, #112] @ 0x70 │ │ │ │ - vmov.f64 d3, d11 │ │ │ │ - vmls.f64 d3, d6, d0 │ │ │ │ - vadd.f64 d6, d11, d6 │ │ │ │ - vnmls.f64 d4, d7, d10 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ - vmla.f64 d7, d5, d10 │ │ │ │ - vldr d11, [sp, #320] @ 0x140 │ │ │ │ + vmov.f64 d7, d13 │ │ │ │ + vmls.f64 d7, d6, d3 │ │ │ │ + vadd.f64 d6, d13, d6 │ │ │ │ + vldr d13, [sp, #104] @ 0x68 │ │ │ │ vstr d6, [r7] │ │ │ │ + vmov.f64 d3, d7 │ │ │ │ + vsub.f64 d7, d11, d12 │ │ │ │ + vldr d11, [pc, #-288] @ 220f0 │ │ │ │ + vldr d12, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d6, d2, d3 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp, #264] @ 0x108 │ │ │ │ + vmov.f64 d2, d8 │ │ │ │ + vldr d8, [sp, #200] @ 0xc8 │ │ │ │ + vnmls.f64 d4, d7, d11 │ │ │ │ + vmul.f64 d7, d7, d15 │ │ │ │ + vmla.f64 d7, d5, d11 │ │ │ │ + vsub.f64 d14, d14, d8 │ │ │ │ + vmov.f64 d8, d11 │ │ │ │ + vldr d11, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vmov.f64 d6, d2 │ │ │ │ vstr d5, [r4] │ │ │ │ - ldr r4, [sp, #20] │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ vstr d7, [r4] │ │ │ │ vsub.f64 d7, d3, d4 │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ + vmov.f64 d3, d10 │ │ │ │ + vldr d10, [sp, #112] @ 0x70 │ │ │ │ vstr d7, [fp] │ │ │ │ vstr d4, [r4] │ │ │ │ - vsub.f64 d12, d12, d3 │ │ │ │ - vldr d4, [sp, #280] @ 0x118 │ │ │ │ - vldr d7, [pc, #-400] @ 20478 │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ - vsub.f64 d5, d11, d4 │ │ │ │ - vadd.f64 d4, d4, d11 │ │ │ │ - vmul.f64 d3, d12, d15 │ │ │ │ + vldr d7, [pc, #-388] @ 220e8 │ │ │ │ + vldr d4, [sp, #248] @ 0xf8 │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ + vsub.f64 d5, d2, d4 │ │ │ │ + vadd.f64 d4, d4, d2 │ │ │ │ + vldr d2, [sp, #232] @ 0xe8 │ │ │ │ + vmov.f64 d6, d2 │ │ │ │ vmul.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #120] @ 0x78 │ │ │ │ - vmls.f64 d6, d4, d0 │ │ │ │ + vsub.f64 d7, d13, d10 │ │ │ │ + vldr d10, [sp, #256] @ 0x100 │ │ │ │ + vldr d13, [sp, #296] @ 0x128 │ │ │ │ + vmls.f64 d6, d4, d3 │ │ │ │ + vmul.f64 d3, d14, d15 │ │ │ │ vadd.f64 d4, d2, d4 │ │ │ │ - vsub.f64 d7, d13, d7 │ │ │ │ - vstr d4, [ip] │ │ │ │ - vnmls.f64 d3, d7, d10 │ │ │ │ + vnmls.f64 d3, d7, d8 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vmla.f64 d7, d12, d10 │ │ │ │ + vstr d4, [ip] │ │ │ │ + vmla.f64 d7, d14, d8 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d14, d10, d13 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ + vmov.f64 d4, #80 @ 0x3e800000 0.250 │ │ │ │ vstr d2, [r4] │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ + vldr d2, [sp, #128] @ 0x80 │ │ │ │ vstr d7, [r4] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vstr d3, [r2] │ │ │ │ - vldr d2, [sp, #152] @ 0x98 │ │ │ │ - vldr d4, [sp, #200] @ 0xc8 │ │ │ │ - vldr d11, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d7, d2, d5 │ │ │ │ - vldr d14, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d6, d9, d4 │ │ │ │ - vldr d13, [sp, #240] @ 0xf0 │ │ │ │ - vldr d2, [sp, #160] @ 0xa0 │ │ │ │ - ldr r4, [sp, #52] @ 0x34 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d6, d9, d0 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vsub.f64 d7, d11, d2 │ │ │ │ vmul.f64 d5, d6, d15 │ │ │ │ - vadd.f64 d12, d14, d2 │ │ │ │ - vnmls.f64 d5, d7, d10 │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + vnmls.f64 d5, d7, d8 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vmla.f64 d7, d6, d10 │ │ │ │ + vmla.f64 d7, d6, d8 │ │ │ │ vldr d6, [sp, #96] @ 0x60 │ │ │ │ - vsub.f64 d3, d6, d13 │ │ │ │ - vadd.f64 d6, d11, d1 │ │ │ │ - vsub.f64 d1, d11, d1 │ │ │ │ - vldr d11, [sp, #336] @ 0x150 │ │ │ │ - vmov.f64 d4, d3 │ │ │ │ - vadd.f64 d2, d6, d12 │ │ │ │ - vsub.f64 d6, d6, d12 │ │ │ │ - vldr d12, [pc, #-588] @ 20478 │ │ │ │ - vmls.f64 d4, d2, d0 │ │ │ │ - vmul.f64 d6, d6, d12 │ │ │ │ + vldr d8, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d3, d6, d12 │ │ │ │ + vadd.f64 d6, d8, d1 │ │ │ │ + vsub.f64 d1, d8, d1 │ │ │ │ + vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ + vmov.f64 d12, d3 │ │ │ │ + vadd.f64 d2, d6, d14 │ │ │ │ + vsub.f64 d6, d6, d14 │ │ │ │ + vldr d14, [pc, #-576] @ 220e8 │ │ │ │ + vmls.f64 d12, d2, d4 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vstr d3, [sl] │ │ │ │ - vadd.f64 d3, d4, d6 │ │ │ │ - vsub.f64 d4, d4, d6 │ │ │ │ + vadd.f64 d3, d12, d6 │ │ │ │ + vsub.f64 d4, d12, d6 │ │ │ │ + vsub.f64 d6, d10, d13 │ │ │ │ + vldr d10, [pc, #-600] @ 220f0 │ │ │ │ vsub.f64 d2, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d2, [r4] │ │ │ │ - ldr r4, [sp, #36] @ 0x24 │ │ │ │ - vldr d2, [sp, #200] @ 0xc8 │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ + vldr d2, [sp, #128] @ 0x80 │ │ │ │ + vldr d13, [sp, #216] @ 0xd8 │ │ │ │ vstr d7, [r4] │ │ │ │ vsub.f64 d7, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #160] @ 0xa0 │ │ │ │ - vstr d7, [r6] │ │ │ │ - vsub.f64 d6, d14, d4 │ │ │ │ - vldr d7, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d4, d1, d15 │ │ │ │ - vldr d14, [sp, #248] @ 0xf8 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vldr d5, [sp, #144] @ 0x90 │ │ │ │ - vsub.f64 d3, d7, d14 │ │ │ │ - vadd.f64 d7, d2, d9 │ │ │ │ - vldr d2, [sp, #152] @ 0x98 │ │ │ │ + ldr r4, [sp, #36] @ 0x24 │ │ │ │ + vldr d12, [sp, #240] @ 0xf0 │ │ │ │ + vadd.f64 d2, d2, d11 │ │ │ │ + vldr d11, [sp, #280] @ 0x118 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vadd.f64 d7, d0, d9 │ │ │ │ vnmls.f64 d4, d6, d10 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ + vstr d5, [r5] │ │ │ │ + ldr r6, [sp, #28] │ │ │ │ + vsub.f64 d3, d12, d13 │ │ │ │ + ldr r5, [sp, #44] @ 0x2c │ │ │ │ vmla.f64 d6, d1, d10 │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d2, d5, d2 │ │ │ │ - vmov.f64 d5, d3 │ │ │ │ - vmov.f64 d9, d12 │ │ │ │ vadd.f64 d1, d7, d2 │ │ │ │ + vldr d9, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vmls.f64 d5, d1, d0 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ + vmov.f64 d5, d3 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ + vmls.f64 d5, d1, d8 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vmov.f64 d1, d14 │ │ │ │ + vldr d14, [sp, #312] @ 0x138 │ │ │ │ vstr d3, [r9] │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vsub.f64 d2, d3, d6 │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ + vldr d3, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d4, d13, d12 │ │ │ │ + vldr d13, [sp, #152] @ 0x98 │ │ │ │ + vldr d12, [sp, #168] @ 0xa8 │ │ │ │ vstr d2, [r6] │ │ │ │ + vldr d2, [sp, #144] @ 0x90 │ │ │ │ vstr d6, [r5] │ │ │ │ - vsub.f64 d6, d11, d4 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vstr d5, [r0] │ │ │ │ - vldr d5, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d7, d8, d5 │ │ │ │ + vmov.f64 d0, d4 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vsub.f64 d7, d9, d3 │ │ │ │ + vstr d5, [r1] │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ + vsub.f64 d6, d14, d2 │ │ │ │ vmul.f64 d5, d7, d15 │ │ │ │ vmla.f64 d5, d6, d10 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vnmls.f64 d6, d7, d10 │ │ │ │ - vldr d7, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d4, d14, d7 │ │ │ │ - vldr d7, [sp, #184] @ 0xb8 │ │ │ │ - vldr d1, [sp, #192] @ 0xc0 │ │ │ │ - vldr d12, [sp, #296] @ 0x128 │ │ │ │ - vldr d14, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d7, d7, d1 │ │ │ │ - vmov.f64 d1, d9 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ - vadd.f64 d3, d12, d14 │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - ldr r6, [sp, #72] @ 0x48 │ │ │ │ - ldr r4, [sp, #60] @ 0x3c │ │ │ │ + vldr d10, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d7, d13, d12 │ │ │ │ + vadd.f64 d3, d10, d11 │ │ │ │ vadd.f64 d2, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #96] @ 0x60 │ │ │ │ - vmul.f64 d7, d7, d9 │ │ │ │ - vmov.f64 d9, d4 │ │ │ │ - vmls.f64 d9, d2, d0 │ │ │ │ + vmls.f64 d0, d2, d8 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ vstr d4, [r1] │ │ │ │ - ldr r1, [sp, #44] @ 0x2c │ │ │ │ - vsub.f64 d4, d9, d7 │ │ │ │ - vadd.f64 d7, d7, d9 │ │ │ │ + ldr r1, [sp, #52] @ 0x34 │ │ │ │ + vsub.f64 d4, d0, d7 │ │ │ │ + vadd.f64 d7, d7, d0 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d7, d12, d13 │ │ │ │ + vldr d12, [sp, #88] @ 0x58 │ │ │ │ vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d4, [sp, #192] @ 0xc0 │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d7, d4, d7 │ │ │ │ - vldr d4, [sp, #176] @ 0xb0 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vsub.f64 d5, d14, d12 │ │ │ │ - vadd.f64 d4, d11, d4 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vstr d6, [r4] │ │ │ │ + vstr d5, [r1] │ │ │ │ + vsub.f64 d5, d11, d10 │ │ │ │ + vldr d3, [sp, #96] @ 0x60 │ │ │ │ + vldr d10, [pc, #-916] @ 220f0 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ vmul.f64 d6, d5, d15 │ │ │ │ + vldr d2, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d4, d12, d3 │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ + vldr d3, [sp, #136] @ 0x88 │ │ │ │ vmla.f64 d6, d7, d10 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ + ldr r4, [sp, #72] @ 0x48 │ │ │ │ vnmls.f64 d7, d5, d10 │ │ │ │ - vadd.f64 d5, d13, d3 │ │ │ │ - vldr d3, [sp, #168] @ 0xa8 │ │ │ │ - vadd.f64 d3, d8, d3 │ │ │ │ - vadd.f64 d2, d4, d3 │ │ │ │ - vsub.f64 d4, d4, d3 │ │ │ │ - vmov.f64 d3, d5 │ │ │ │ - vmls.f64 d3, d2, d0 │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ - vmul.f64 d4, d4, d1 │ │ │ │ - vstr d5, [r2] │ │ │ │ - ldr r2, [sp, #468] @ 0x1d4 │ │ │ │ - vsub.f64 d5, d3, d4 │ │ │ │ - vadd.f64 d4, d4, d3 │ │ │ │ - vsub.f64 d2, d5, d7 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d5, d4, d6 │ │ │ │ - vadd.f64 d6, d6, d4 │ │ │ │ + vadd.f64 d5, d14, d2 │ │ │ │ + vadd.f64 d3, d9, d3 │ │ │ │ + ldr r6, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d2, d5, d3 │ │ │ │ + vsub.f64 d5, d5, d3 │ │ │ │ + vmov.f64 d3, d4 │ │ │ │ + vmls.f64 d3, d2, d8 │ │ │ │ + vadd.f64 d4, d4, d2 │ │ │ │ + vmul.f64 d5, d5, d1 │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #452] @ 0x1c4 │ │ │ │ + vsub.f64 d4, d3, d5 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ + vsub.f64 d2, d4, d7 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #352] @ 0x160 │ │ │ │ - vstr d7, [r6] │ │ │ │ + ldr r3, [sp, #336] @ 0x150 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vsub.f64 d7, d5, d6 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ add r7, r3 │ │ │ │ add ip, r3 │ │ │ │ - ldr r3, [sp, #356] @ 0x164 │ │ │ │ - vstr d5, [r4] │ │ │ │ + ldr r3, [sp, #340] @ 0x154 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vstr d6, [r0] │ │ │ │ eor.w lr, lr, r3 │ │ │ │ - ldr r3, [sp, #348] @ 0x15c │ │ │ │ - vstr d6, [r1] │ │ │ │ + ldr r3, [sp, #332] @ 0x14c │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 20080 │ │ │ │ - add sp, #364 @ 0x16c │ │ │ │ + bne.w 21cd8 │ │ │ │ + add sp, #348 @ 0x15c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -000208bc : │ │ │ │ - ldr r2, [pc, #8] @ (208c8 ) │ │ │ │ - ldr r1, [pc, #12] @ (208cc ) │ │ │ │ +00022528 : │ │ │ │ + ldr r2, [pc, #8] @ (22534 ) │ │ │ │ + ldr r1, [pc, #12] @ (22538 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - cbz r4, 20906 │ │ │ │ - movs r7, r0 │ │ │ │ - bl fff748ce │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + lsls r0, r0, #22 │ │ │ │ + movs r0, r1 │ │ │ │ + bl fff6253a │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ - mov r9, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #340 @ 0x154 │ │ │ │ - mov sl, r3 │ │ │ │ - ldr r3, [pc, #84] @ (20938 ) │ │ │ │ - ldr r1, [sp, #440] @ 0x1b8 │ │ │ │ - add r3, pc │ │ │ │ - ldr r0, [sp, #444] @ 0x1bc │ │ │ │ - cmp r1, r0 │ │ │ │ - bge.w 21082 │ │ │ │ + ldrd r3, r0, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r1, [pc, #56] @ (225a0 ) │ │ │ │ + cmp r3, r0 │ │ │ │ + add r1, pc │ │ │ │ + bge.w 22d04 │ │ │ │ ldr r0, [sp, #448] @ 0x1c0 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ mov ip, r8 │ │ │ │ - vldr d15, [pc, #44] @ 20920 │ │ │ │ - mov lr, r9 │ │ │ │ - vldr d14, [pc, #44] @ 20928 │ │ │ │ - mov r8, sl │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + mov lr, sl │ │ │ │ + mov r8, r4 │ │ │ │ + vldr d15, [pc, #28] @ 22598 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ str r0, [sp, #328] @ 0x148 │ │ │ │ - ldr r0, [pc, #56] @ (2093c ) │ │ │ │ - vldr d13, [pc, #40] @ 20930 │ │ │ │ - ldr r3, [r3, r0] │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #332] @ 0x14c │ │ │ │ - adds r3, r1, #1 │ │ │ │ + ldr r0, [pc, #28] @ (225a4 ) │ │ │ │ + ldr r1, [r1, r0] │ │ │ │ str r3, [sp, #324] @ 0x144 │ │ │ │ - movs r3, #240 @ 0xf0 │ │ │ │ - mla r3, r1, r3, r3 │ │ │ │ - adds r7, r2, r3 │ │ │ │ - b.n 20944 │ │ │ │ - nop.w │ │ │ │ + rsb r3, r3, r3, lsl #4 │ │ │ │ + add.w r7, r2, r3, lsl #4 │ │ │ │ + ldr r1, [r1, #0] │ │ │ │ + str r1, [sp, #332] @ 0x14c │ │ │ │ + b.n 225ae │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 20ba0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 22818 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - ldrh r6, [r0, #42] @ 0x2a │ │ │ │ - ldmia r7!, {r1, r4, r5} │ │ │ │ - str r0, [sp, #428] @ 0x1ac │ │ │ │ - subs r7, #237 @ 0xed │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 20bec ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #216 @ 0xd8 │ │ │ │ - b.n 20efc │ │ │ │ - movs r7, r0 │ │ │ │ + adds r6, #92 @ 0x5c │ │ │ │ + movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #324] @ 0x144 │ │ │ │ mov.w r3, r8, lsl #6 │ │ │ │ - vldr d1, [r7, #-120] @ 0xffffff88 │ │ │ │ + vldr d3, [r7, #-128] @ 0xffffff80 │ │ │ │ add.w r1, lr, r3 │ │ │ │ + vldr d1, [r7, #-120] @ 0xffffff88 │ │ │ │ add.w r2, ip, r3 │ │ │ │ - vldr d3, [r7, #-128] @ 0xffffff80 │ │ │ │ - movs r6, #112 @ 0x70 │ │ │ │ - vldr d5, [lr] │ │ │ │ vldr d2, [r1] │ │ │ │ + strd r2, r1, [sp] │ │ │ │ vldr d7, [r2] │ │ │ │ - vldr d4, [ip] │ │ │ │ - vmul.f64 d6, d2, d1 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - vmla.f64 d6, d7, d3 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ mov.w r2, r8, lsl #5 │ │ │ │ - vldr d1, [r7, #-56] @ 0xffffffc8 │ │ │ │ + vldr d5, [lr] │ │ │ │ add.w r9, lr, r2 │ │ │ │ add.w sl, ip, r2 │ │ │ │ add.w r4, r9, r3 │ │ │ │ add.w r0, sl, r3 │ │ │ │ - vnmls.f64 d7, d2, d3 │ │ │ │ mov.w r2, r8, lsl #4 │ │ │ │ + vmul.f64 d6, d2, d1 │ │ │ │ + vldr d4, [ip] │ │ │ │ add.w fp, lr, r2 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - vldr d2, [r4] │ │ │ │ add.w r1, ip, r2 │ │ │ │ - adds r5, r1, r3 │ │ │ │ + strd r0, r4, [sp, #8] │ │ │ │ + add.w r5, r1, r3 │ │ │ │ add r3, fp │ │ │ │ + sub.w r2, r2, r8 │ │ │ │ + strd r1, r5, [sp, #16] │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vmla.f64 d6, d7, d3 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vldr d1, [r7, #-56] @ 0xffffffc8 │ │ │ │ + vnmls.f64 d7, d2, d3 │ │ │ │ + vldr d2, [r4] │ │ │ │ vadd.f64 d11, d4, d6 │ │ │ │ - str r0, [sp, #8] │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [r9] │ │ │ │ - str r4, [sp, #12] │ │ │ │ - movs r2, #48 @ 0x30 │ │ │ │ - str r1, [sp, #16] │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ - vadd.f64 d7, d5, d7 │ │ │ │ - vstr d4, [sp, #96] @ 0x60 │ │ │ │ - vldr d4, [sl] │ │ │ │ - str r5, [sp, #20] │ │ │ │ - vstr d3, [sp, #88] @ 0x58 │ │ │ │ - vldr d3, [r7, #-184] @ 0xffffff48 │ │ │ │ - vstr d7, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d12, d5, d7 │ │ │ │ vldr d7, [r7, #-192] @ 0xffffff40 │ │ │ │ + vstr d3, [sp, #80] @ 0x50 │ │ │ │ + vldr d3, [r7, #-184] @ 0xffffff48 │ │ │ │ + vstr d4, [sp, #88] @ 0x58 │ │ │ │ + vldr d4, [sl] │ │ │ │ + vstr d11, [sp, #256] @ 0x100 │ │ │ │ + vstr d12, [sp, #264] @ 0x108 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - vstr d11, [sp, #80] @ 0x50 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ vldr d3, [r7, #-64] @ 0xffffffc0 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - movs r0, #88 @ 0x58 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vldr d3, [r7, #-216] @ 0xffffff28 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ vsub.f64 d1, d5, d6 │ │ │ │ vldr d5, [r7, #-224] @ 0xffffff20 │ │ │ │ vsub.f64 d0, d4, d7 │ │ │ │ - vadd.f64 d8, d4, d7 │ │ │ │ + vadd.f64 d7, d4, d7 │ │ │ │ vldr d4, [fp] │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #56 @ 0x38 │ │ │ │ - vstr d2, [sp, #112] @ 0x70 │ │ │ │ + vstr d2, [sp, #96] @ 0x60 │ │ │ │ + vstr d1, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ - vstr d1, [sp, #120] @ 0x78 │ │ │ │ + vstr d0, [sp, #112] @ 0x70 │ │ │ │ + vstr d7, [sp, #272] @ 0x110 │ │ │ │ + vldr d7, [r1] │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vstr d0, [sp, #128] @ 0x80 │ │ │ │ - vstr d8, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vldr d5, [r5] │ │ │ │ + str r3, [sp, #24] │ │ │ │ vldr d2, [r3] │ │ │ │ + mov.w r3, r8, lsl #3 │ │ │ │ vldr d1, [r7, #-88] @ 0xffffffa8 │ │ │ │ + sub.w r1, r3, r8 │ │ │ │ + mov.w r0, r1, lsl #4 │ │ │ │ vldr d3, [r7, #-96] @ 0xffffffa0 │ │ │ │ - str r3, [sp, #24] │ │ │ │ - mul.w r3, r6, r8 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r5, lr, r0 │ │ │ │ + add.w r6, ip, r0 │ │ │ │ + add.w r0, r8, r8, lsl #1 │ │ │ │ + mov.w r4, r0, lsl #4 │ │ │ │ + strd r6, r5, [sp, #28] │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - add.w r6, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ - str r3, [sp, #32] │ │ │ │ vldr d1, [r7, #-152] @ 0xffffff68 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vldr d3, [r7, #-24] @ 0xffffffe8 │ │ │ │ - str r6, [sp, #28] │ │ │ │ - vadd.f64 d9, d6, d4 │ │ │ │ + vadd.f64 d8, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r3] │ │ │ │ - mul.w r3, r2, r8 │ │ │ │ - vadd.f64 d10, d7, d5 │ │ │ │ + vldr d4, [r5] │ │ │ │ + add.w r5, ip, r4 │ │ │ │ + add r4, lr │ │ │ │ + vldr d2, [r4] │ │ │ │ + strd r5, r4, [sp, #36] @ 0x24 │ │ │ │ + add.w r4, ip, r2 │ │ │ │ + add r2, lr │ │ │ │ + vadd.f64 d9, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [r7, #-32] @ 0xffffffe0 │ │ │ │ - add.w r4, lr, r3 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ - vstr d9, [sp, #144] @ 0x90 │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d12, d7, d6 │ │ │ │ + vsub.f64 d10, d7, d6 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ vldr d7, [r6] │ │ │ │ - movs r6, #120 @ 0x78 │ │ │ │ - vldr d2, [r4] │ │ │ │ - vstr d10, [sp, #152] @ 0x98 │ │ │ │ - vstr d6, [sp, #168] @ 0xa8 │ │ │ │ + vstr d9, [sp, #120] @ 0x78 │ │ │ │ + vstr d8, [sp, #280] @ 0x118 │ │ │ │ + vstr d10, [sp, #128] @ 0x80 │ │ │ │ + vstr d6, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [r7, #-160] @ 0xffffff60 │ │ │ │ - mul.w r4, r6, r8 │ │ │ │ - vstr d12, [sp, #160] @ 0xa0 │ │ │ │ - add.w r6, ip, r4 │ │ │ │ - add.w r3, r4, lr │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ + vldr d5, [r5] │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ - str r6, [sp, #44] @ 0x2c │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ + mov.w r5, #88 @ 0x58 │ │ │ │ + mul.w r6, r5, r8 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + add.w r5, ip, r6 │ │ │ │ + add r6, lr │ │ │ │ + strd r4, r5, [sp, #44] @ 0x2c │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vadd.f64 d9, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ + vldr d4, [r5] │ │ │ │ + add.w r5, ip, r0 │ │ │ │ + add r0, lr │ │ │ │ vadd.f64 d10, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #24 │ │ │ │ - vstr d9, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d12, d6, d7 │ │ │ │ + vldr d5, [r2] │ │ │ │ + vstr d9, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vstr d10, [sp, #184] @ 0xb8 │ │ │ │ - mul.w r5, r3, r8 │ │ │ │ - vldr d10, [r7, #-8] │ │ │ │ + vstr d10, [sp, #152] @ 0x98 │ │ │ │ vldr d6, [r7, #-16] │ │ │ │ - add.w r3, ip, r5 │ │ │ │ - vstr d7, [sp, #200] @ 0xc8 │ │ │ │ - add r5, lr │ │ │ │ - vldr d7, [r6] │ │ │ │ - mul.w r6, r0, r8 │ │ │ │ + vldr d10, [r7, #-8] │ │ │ │ + vstr d8, [sp, #160] @ 0xa0 │ │ │ │ + vstr d7, [sp, #168] @ 0xa8 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, ip, r1 │ │ │ │ + add r1, lr │ │ │ │ vmul.f64 d9, d5, d10 │ │ │ │ - vstr d12, [sp, #192] @ 0xc0 │ │ │ │ - add.w r0, ip, r6 │ │ │ │ - add r6, lr │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ - str r0, [sp, #52] @ 0x34 │ │ │ │ - vldr d4, [r0] │ │ │ │ - mul.w r0, r1, r8 │ │ │ │ - vldr d7, [r7, #-80] @ 0xffffffb0 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ vldr d6, [r6] │ │ │ │ + strd r4, r5, [sp, #52] @ 0x34 │ │ │ │ + vldr d8, [r7, #-200] @ 0xffffff38 │ │ │ │ vldr d5, [r7, #-72] @ 0xffffffb8 │ │ │ │ - add.w r1, ip, r0 │ │ │ │ - add r0, lr │ │ │ │ + vldr d7, [r7, #-80] @ 0xffffffb0 │ │ │ │ vldr d1, [r7, #-136] @ 0xffffff78 │ │ │ │ - vldr d0, [r5] │ │ │ │ vmul.f64 d3, d6, d5 │ │ │ │ - vldr d8, [r7, #-200] @ 0xffffff38 │ │ │ │ + vldr d0, [r0] │ │ │ │ vmla.f64 d3, d4, d7 │ │ │ │ vmul.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r1] │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, ip, r3 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d6, [r0] │ │ │ │ + vldr d6, [r1] │ │ │ │ vldr d7, [r7, #-144] @ 0xffffff70 │ │ │ │ vmul.f64 d2, d6, d1 │ │ │ │ vmla.f64 d2, d5, d7 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vldr d1, [r7, #-208] @ 0xffffff30 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ + vldr d7, [r5] │ │ │ │ vmul.f64 d6, d0, d8 │ │ │ │ - mov.w r3, r8, lsl #3 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ - add.w r1, lr, r3 │ │ │ │ + add.w r5, lr, r3 │ │ │ │ + add r3, r8 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + strd r4, r5, [sp, #60] @ 0x3c │ │ │ │ vmla.f64 d6, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ - str r1, [sp, #68] @ 0x44 │ │ │ │ + vadd.f64 d12, d10, d5 │ │ │ │ + vsub.f64 d10, d10, d5 │ │ │ │ + vldr d5, [r5] │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d0, d9, d2 │ │ │ │ vsub.f64 d9, d9, d2 │ │ │ │ - vadd.f64 d12, d10, d5 │ │ │ │ - vsub.f64 d10, d10, d5 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vadd.f64 d8, d3, d6 │ │ │ │ - vstr d0, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d11, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vstr d12, [sp, #224] @ 0xe0 │ │ │ │ + vstr d0, [sp, #176] @ 0xb0 │ │ │ │ + vstr d12, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d1, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vsub.f64 d11, d0, d8 │ │ │ │ - vstr d8, [sp, #216] @ 0xd8 │ │ │ │ - vldr d8, [r7, #-40] @ 0xffffffd8 │ │ │ │ - vsub.f64 d4, d9, d7 │ │ │ │ - vadd.f64 d9, d9, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ - vstr d11, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d11, d12, d1 │ │ │ │ - vldr d12, [r7, #-232] @ 0xffffff18 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vstr d1, [sp, #232] @ 0xe8 │ │ │ │ - vstr d4, [sp, #240] @ 0xf0 │ │ │ │ - add.w r1, ip, r2 │ │ │ │ - vmul.f64 d2, d5, d12 │ │ │ │ - vstr d11, [sp, #296] @ 0x128 │ │ │ │ - vmul.f64 d12, d7, d12 │ │ │ │ + vsub.f64 d8, d0, d11 │ │ │ │ + vstr d11, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d11, d10, d6 │ │ │ │ - vsub.f64 d10, d10, d6 │ │ │ │ + vstr d1, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d1, d12, d1 │ │ │ │ + vsub.f64 d12, d9, d7 │ │ │ │ + vadd.f64 d7, d9, d7 │ │ │ │ + vstr d7, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d7, d10, d6 │ │ │ │ + vstr d1, [sp, #296] @ 0x128 │ │ │ │ vldr d6, [r7, #-240] @ 0xffffff10 │ │ │ │ - add r2, lr │ │ │ │ - str r1, [sp, #72] @ 0x48 │ │ │ │ + vldr d1, [r7, #-232] @ 0xffffff18 │ │ │ │ + vstr d7, [sp, #216] @ 0xd8 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov.w r4, #104 @ 0x68 │ │ │ │ + vstr d8, [sp, #288] @ 0x120 │ │ │ │ + mul.w r5, r4, r8 │ │ │ │ + vldr d8, [r7, #-40] @ 0xffffffd8 │ │ │ │ + vmul.f64 d2, d5, d1 │ │ │ │ + add.w r4, ip, r5 │ │ │ │ + add r5, lr │ │ │ │ + vmul.f64 d1, d7, d1 │ │ │ │ + str r4, [sp, #68] @ 0x44 │ │ │ │ vmla.f64 d2, d7, d6 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #72 @ 0x48 │ │ │ │ - vnmls.f64 d12, d5, d6 │ │ │ │ - vldr d5, [r2] │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, ip, r3 │ │ │ │ + add r3, lr │ │ │ │ + vnmls.f64 d1, d5, d6 │ │ │ │ + vldr d5, [r5] │ │ │ │ vldr d6, [r7, #-48] @ 0xffffffd0 │ │ │ │ - mul.w r1, r1, r8 │ │ │ │ + strd r4, r3, [sp, #72] @ 0x48 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, r8, r8, lsl #2 │ │ │ │ vmul.f64 d0, d5, d8 │ │ │ │ vmul.f64 d8, d7, d8 │ │ │ │ - add.w r3, ip, r1 │ │ │ │ - add r1, lr │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ - vmla.f64 d0, d7, d6 │ │ │ │ vldr d3, [r7, #-104] @ 0xffffff98 │ │ │ │ - vldr d4, [r3] │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d14, [r7, #-168] @ 0xffffff58 │ │ │ │ vnmls.f64 d8, d5, d6 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d6, [r1] │ │ │ │ + vmla.f64 d0, d7, d6 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, ip, r4 │ │ │ │ + add r4, lr │ │ │ │ vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ - vldr d1, [r7, #-168] @ 0xffffff58 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ + str r3, [sp, #320] @ 0x140 │ │ │ │ + vldr d13, [r4] │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - add.w r4, ip, r3 │ │ │ │ - str r4, [sp, #320] @ 0x140 │ │ │ │ vldr d3, [r7, #-176] @ 0xffffff50 │ │ │ │ - adds r7, #240 @ 0xf0 │ │ │ │ + add.w r7, r7, #240 @ 0xf0 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d6, [r4] │ │ │ │ - add.w r4, r3, lr │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ + vldr d6, [r3] │ │ │ │ + vmul.f64 d7, d13, d14 │ │ │ │ + vldr d13, [r4] │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ vmla.f64 d7, d6, d3 │ │ │ │ - vmul.f64 d6, d6, d1 │ │ │ │ - vldr d1, [r4] │ │ │ │ - vnmls.f64 d6, d1, d3 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ + vnmls.f64 d6, d13, d3 │ │ │ │ vadd.f64 d3, d2, d5 │ │ │ │ vsub.f64 d5, d2, d5 │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ - vadd.f64 d1, d0, d7 │ │ │ │ - vstr d3, [sp, #248] @ 0xf8 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d13, d0, d7 │ │ │ │ vsub.f64 d0, d7, d0 │ │ │ │ - vsub.f64 d3, d3, d1 │ │ │ │ - vstr d1, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d1, d8, d6 │ │ │ │ + vstr d3, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d14, d8, d6 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ - vstr d3, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d3, d12, d4 │ │ │ │ - vsub.f64 d4, d12, d4 │ │ │ │ + vstr d13, [sp, #232] @ 0xe8 │ │ │ │ + vsub.f64 d13, d3, d13 │ │ │ │ + vadd.f64 d3, d1, d4 │ │ │ │ + vsub.f64 d4, d1, d4 │ │ │ │ + vldr d1, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d8, d5, d6 │ │ │ │ - vadd.f64 d12, d5, d6 │ │ │ │ - vldr d6, [sp, #160] @ 0xa0 │ │ │ │ - vldr d5, [sp, #96] @ 0x60 │ │ │ │ - vstr d3, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d3, d3, d1 │ │ │ │ + vadd.f64 d6, d5, d6 │ │ │ │ + vldr d5, [sp, #88] @ 0x58 │ │ │ │ + vstr d3, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d7, d4, d0 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - vldr d0, [sp, #128] @ 0x80 │ │ │ │ - vstr d1, [sp, #280] @ 0x118 │ │ │ │ - vldr d1, [sp, #200] @ 0xc8 │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ - vstr d3, [sp, #304] @ 0x130 │ │ │ │ - vstr d4, [sp, #312] @ 0x138 │ │ │ │ + vldr d0, [sp, #112] @ 0x70 │ │ │ │ + vstr d14, [sp, #248] @ 0xf8 │ │ │ │ + vsub.f64 d14, d3, d14 │ │ │ │ + vstr d6, [sp, #312] @ 0x138 │ │ │ │ + vldr d6, [sp, #128] @ 0x80 │ │ │ │ + vstr d4, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d4, d5, d0 │ │ │ │ - vldr d0, [sp, #240] @ 0xf0 │ │ │ │ + vldr d0, [pc, #848] @ 22d20 │ │ │ │ + vsub.f64 d6, d6, d2 │ │ │ │ + vmov.f64 d9, d0 │ │ │ │ + vmul.f64 d6, d6, d15 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vldr d6, [sp, #168] @ 0xa8 │ │ │ │ + vldr d6, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d5, d1, d6 │ │ │ │ - vldr d1, [sp, #120] @ 0x78 │ │ │ │ - vldr d6, [sp, #88] @ 0x58 │ │ │ │ + vldr d6, [sp, #80] @ 0x50 │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vmul.f64 d1, d8, d13 │ │ │ │ - vmul.f64 d8, d8, d14 │ │ │ │ - vmla.f64 d1, d7, d14 │ │ │ │ + vmul.f64 d1, d8, d0 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vmul.f64 d5, d11, d14 │ │ │ │ - vnmls.f64 d8, d7, d13 │ │ │ │ - vldr d7, [sp, #240] @ 0xf0 │ │ │ │ - vnmls.f64 d5, d0, d13 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vmla.f64 d7, d11, d13 │ │ │ │ + vldr d5, [pc, #796] @ 22d28 │ │ │ │ + vmov.f64 d10, d5 │ │ │ │ + vmla.f64 d1, d7, d5 │ │ │ │ + vmul.f64 d5, d11, d5 │ │ │ │ + vmul.f64 d8, d8, d10 │ │ │ │ + vnmls.f64 d5, d12, d0 │ │ │ │ + vnmls.f64 d8, d7, d9 │ │ │ │ + vmul.f64 d7, d12, d10 │ │ │ │ + vmla.f64 d7, d11, d9 │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d8, d7 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vstr d8, [r3] │ │ │ │ vsub.f64 d8, d3, d7 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d7, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vstr d8, [r6] │ │ │ │ vstr d2, [r3] │ │ │ │ - vstr d3, [r5] │ │ │ │ - ldr r6, [sp, #44] @ 0x2c │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - vldr d3, [sp, #184] @ 0xb8 │ │ │ │ - vldr d11, [sp, #80] @ 0x50 │ │ │ │ - vstr d7, [r6] │ │ │ │ + vstr d3, [r0] │ │ │ │ + ldr r0, [sp, #44] @ 0x2c │ │ │ │ + vstr d7, [r0] │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ - ldr r6, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d2, [sp, #112] @ 0x70 │ │ │ │ - vldr d8, [sp, #136] @ 0x88 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vstr d4, [r6] │ │ │ │ - vsub.f64 d5, d11, d2 │ │ │ │ - vldr d4, [sp, #152] @ 0x98 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vldr d11, [sp, #304] @ 0x130 │ │ │ │ + ldr r6, [sp, #20] │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + vldr d2, [sp, #96] @ 0x60 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vldr d3, [sp, #152] @ 0x98 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vldr d4, [sp, #120] @ 0x78 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vldr d11, [sp, #256] @ 0x100 │ │ │ │ + vldr d12, [sp, #264] @ 0x108 │ │ │ │ + vldr d9, [sp, #272] @ 0x110 │ │ │ │ vsub.f64 d7, d4, d3 │ │ │ │ - vldr d3, [sp, #176] @ 0xb0 │ │ │ │ - vldr d4, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d4, d13, d14 │ │ │ │ + vldr d10, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d5, d11, d2 │ │ │ │ + vldr d3, [sp, #144] @ 0x90 │ │ │ │ + vldr d8, [sp, #288] @ 0x120 │ │ │ │ vldr d0, [sp, #296] @ 0x128 │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ - vsub.f64 d6, d3, d4 │ │ │ │ - vldr d3, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ - vsub.f64 d7, d3, d8 │ │ │ │ - vldr d8, [sp, #288] @ 0x120 │ │ │ │ - ldr r6, [sp, #28] │ │ │ │ + vsub.f64 d7, d12, d9 │ │ │ │ + vsub.f64 d6, d3, d10 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d4, d6, d11 │ │ │ │ vsub.f64 d6, d8, d0 │ │ │ │ vadd.f64 d8, d8, d0 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d4, d11, d4 │ │ │ │ + vsub.f64 d4, d14, d13 │ │ │ │ + vldr d14, [pc, #572] @ 22d28 │ │ │ │ vmul.f64 d1, d1, d15 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vsub.f64 d0, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vsub.f64 d8, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vmul.f64 d0, d0, d15 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vstr d8, [r5] │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ + vmul.f64 d0, d0, d15 │ │ │ │ + vstr d8, [r6] │ │ │ │ vsub.f64 d8, d3, d4 │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ vsub.f64 d4, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - vstr d8, [r5] │ │ │ │ - vstr d2, [r0] │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ + vldr d0, [sp, #112] @ 0x70 │ │ │ │ + vstr d8, [r6] │ │ │ │ + ldr r6, [sp, #28] │ │ │ │ + vstr d2, [r1] │ │ │ │ vstr d3, [fp] │ │ │ │ vstr d4, [r6] │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r5] │ │ │ │ - ldr r5, [sp, #36] @ 0x24 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vldr d5, [sp, #96] @ 0x60 │ │ │ │ - vldr d0, [sp, #128] @ 0x80 │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ - vldr d1, [sp, #120] @ 0x78 │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r6, [sp, #36] @ 0x24 │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ + vldr d5, [sp, #88] @ 0x58 │ │ │ │ + vstr d7, [r6] │ │ │ │ vadd.f64 d6, d5, d0 │ │ │ │ - vldr d5, [sp, #168] @ 0xa8 │ │ │ │ - vldr d0, [sp, #200] @ 0xc8 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vldr d11, [sp, #312] @ 0x138 │ │ │ │ + vldr d5, [sp, #136] @ 0x88 │ │ │ │ + vldr d0, [sp, #168] @ 0xa8 │ │ │ │ + ldrd r6, r3, [sp, #72] @ 0x48 │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d7, d5, d0 │ │ │ │ - vldr d0, [sp, #160] @ 0xa0 │ │ │ │ - vldr d5, [sp, #192] @ 0xc0 │ │ │ │ - ldr r5, [sp, #76] @ 0x4c │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ + vldr d0, [sp, #128] @ 0x80 │ │ │ │ + vldr d5, [sp, #160] @ 0xa0 │ │ │ │ + vldr d4, [sp, #216] @ 0xd8 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ + vldr d13, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d5, d0, d5 │ │ │ │ - vldr d8, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ + vldr d0, [pc, #408] @ 22d20 │ │ │ │ + vldr d8, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #88] @ 0x58 │ │ │ │ + vldr d7, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ - vmul.f64 d1, d12, d14 │ │ │ │ - vmla.f64 d1, d11, d13 │ │ │ │ - vadd.f64 d4, d5, d7 │ │ │ │ + vldr d1, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vmul.f64 d5, d10, d13 │ │ │ │ - vnmls.f64 d5, d9, d14 │ │ │ │ - vadd.f64 d2, d1, d5 │ │ │ │ - vsub.f64 d5, d5, d1 │ │ │ │ - vmul.f64 d1, d12, d13 │ │ │ │ - vmul.f64 d12, d9, d13 │ │ │ │ - vmla.f64 d12, d10, d14 │ │ │ │ - vldr d9, [sp, #176] @ 0xb0 │ │ │ │ - vldr d10, [sp, #184] @ 0xb8 │ │ │ │ - vnmls.f64 d1, d11, d14 │ │ │ │ - vldr d11, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d0, d1, d12 │ │ │ │ - vadd.f64 d12, d1, d12 │ │ │ │ - vsub.f64 d1, d3, d2 │ │ │ │ - vadd.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp, #112] @ 0x70 │ │ │ │ - vstr d1, [r5] │ │ │ │ - vsub.f64 d1, d4, d12 │ │ │ │ - vadd.f64 d4, d4, d12 │ │ │ │ - vstr d1, [r1] │ │ │ │ + vmul.f64 d5, d13, d14 │ │ │ │ + vnmls.f64 d4, d1, d14 │ │ │ │ + vmla.f64 d5, d8, d0 │ │ │ │ + vadd.f64 d1, d5, d4 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vmov.f64 d5, d0 │ │ │ │ + vmul.f64 d0, d13, d0 │ │ │ │ + vldr d13, [sp, #232] @ 0xe8 │ │ │ │ + vnmls.f64 d0, d8, d14 │ │ │ │ + vldr d8, [sp, #208] @ 0xd0 │ │ │ │ + vmul.f64 d5, d8, d5 │ │ │ │ + vldr d8, [sp, #216] @ 0xd8 │ │ │ │ + vmla.f64 d5, d8, d14 │ │ │ │ + vsub.f64 d8, d0, d5 │ │ │ │ + vadd.f64 d5, d0, d5 │ │ │ │ + vsub.f64 d0, d2, d1 │ │ │ │ + vadd.f64 d2, d2, d1 │ │ │ │ + vstr d0, [r6] │ │ │ │ + vsub.f64 d0, d3, d5 │ │ │ │ + vadd.f64 d3, d3, d5 │ │ │ │ + vsub.f64 d5, d6, d8 │ │ │ │ + vadd.f64 d6, d6, d8 │ │ │ │ + vstr d0, [r3] │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ + vldr d0, [sp, #176] @ 0xb0 │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + vldr d2, [sp, #96] @ 0x60 │ │ │ │ vstr d3, [r3] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vsub.f64 d4, d6, d0 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d6, d6, d0 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vsub.f64 d4, d7, d5 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vsub.f64 d5, d7, d4 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + vldr d4, [sp, #120] @ 0x78 │ │ │ │ ldr r3, [sp, #320] @ 0x140 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #144] @ 0x90 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d5, [r5] │ │ │ │ + vmov.f64 d5, d10 │ │ │ │ + vldr d10, [sp, #152] @ 0x98 │ │ │ │ vstr d6, [r3] │ │ │ │ vadd.f64 d6, d11, d2 │ │ │ │ + vldr d2, [sp, #144] @ 0x90 │ │ │ │ vstr d7, [r4] │ │ │ │ - vadd.f64 d7, d5, d9 │ │ │ │ - vldr d4, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d7, d5, d2 │ │ │ │ + vadd.f64 d5, d4, d10 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d5, d4, d10 │ │ │ │ - vadd.f64 d7, d7, d8 │ │ │ │ + vadd.f64 d7, d12, d9 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #248] @ 0xf8 │ │ │ │ - vldr d0, [sp, #208] @ 0xd0 │ │ │ │ - vldr d8, [sp, #216] @ 0xd8 │ │ │ │ - vldr d9, [sp, #256] @ 0x100 │ │ │ │ - vldr d12, [sp, #224] @ 0xe0 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - vadd.f64 d2, d5, d9 │ │ │ │ - vadd.f64 d5, d0, d8 │ │ │ │ - vldr d8, [sp, #280] @ 0x118 │ │ │ │ - vldr d0, [sp, #272] @ 0x110 │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ + vldr d5, [sp, #224] @ 0xe0 │ │ │ │ + vldr d11, [sp, #184] @ 0xb8 │ │ │ │ + ldrd r2, r1, [sp] │ │ │ │ + vadd.f64 d2, d5, d13 │ │ │ │ + vldr d12, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d5, d0, d11 │ │ │ │ + vldr d14, [sp, #248] @ 0xf8 │ │ │ │ + vldr d0, [sp, #240] @ 0xf0 │ │ │ │ + ldrd r0, r4, [sp, #8] │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vldr d2, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d0, d0, d8 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ + vldr d2, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d0, d0, d14 │ │ │ │ ldr r3, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d2, d12, d2 │ │ │ │ - ldr r4, [sp, #12] │ │ │ │ vsub.f64 d8, d0, d2 │ │ │ │ vadd.f64 d2, d0, d2 │ │ │ │ vsub.f64 d0, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vstr d0, [r2] │ │ │ │ vsub.f64 d0, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ ldr r2, [sp, #444] @ 0x1bc │ │ │ │ vstr d0, [r1] │ │ │ │ vstr d3, [ip] │ │ │ │ add ip, r3 │ │ │ │ vstr d4, [lr] │ │ │ │ vsub.f64 d4, d6, d8 │ │ │ │ add lr, r3 │ │ │ │ - vadd.f64 d6, d6, d8 │ │ │ │ ldr r3, [sp, #332] @ 0x14c │ │ │ │ + vadd.f64 d6, d6, d8 │ │ │ │ + eor.w r8, r8, r3 │ │ │ │ + ldr r3, [sp, #324] @ 0x144 │ │ │ │ vstr d4, [r0] │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - eor.w r8, r8, r3 │ │ │ │ - ldr r3, [sp, #324] @ 0x144 │ │ │ │ - vstr d4, [r4] │ │ │ │ cmp r2, r3 │ │ │ │ + vstr d4, [r4] │ │ │ │ vstr d6, [sl] │ │ │ │ vstr d7, [r9] │ │ │ │ - bne.w 20940 │ │ │ │ + bne.w 225a8 │ │ │ │ add sp, #340 @ 0x154 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 22fdc ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ + ldrh r6, [r0, #42] @ 0x2a │ │ │ │ + ldmia r7!, {r1, r4, r5} │ │ │ │ + str r0, [sp, #428] @ 0x1ac │ │ │ │ + subs r7, #237 @ 0xed │ │ │ │ │ │ │ │ -0002108c : │ │ │ │ - ldr r2, [pc, #8] @ (21098 ) │ │ │ │ - ldr r1, [pc, #12] @ (2109c ) │ │ │ │ +00022d30 : │ │ │ │ + ldr r2, [pc, #8] @ (22d3c ) │ │ │ │ + ldr r1, [pc, #12] @ (22d40 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - add r2, sp, #368 @ 0x170 │ │ │ │ - movs r7, r0 │ │ │ │ - pldw [fp, #255]! │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r0 │ │ │ │ - mov r8, r1 │ │ │ │ + ldc2 0, cr0, [r8, #28]! │ │ │ │ + strb.w pc, [r7, #255]! │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r1 │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w sp, sp, #748 @ 0x2ec │ │ │ │ - mov.w r1, #496 @ 0x1f0 │ │ │ │ - mov r9, r3 │ │ │ │ - ldr r3, [pc, #80] @ (21108 ) │ │ │ │ - ldr r0, [sp, #848] @ 0x350 │ │ │ │ + ldr r1, [sp, #848] @ 0x350 │ │ │ │ + ldr r3, [pc, #84] @ (22dc0 ) │ │ │ │ + rsb r1, r1, r1, lsl #5 │ │ │ │ + add.w r5, r2, r1, lsl #4 │ │ │ │ + ldrd r2, r1, [sp, #848] @ 0x350 │ │ │ │ add r3, pc │ │ │ │ - mla r6, r1, r0, r2 │ │ │ │ - ldr r1, [sp, #852] @ 0x354 │ │ │ │ - cmp r0, r1 │ │ │ │ - bge.w 222ce │ │ │ │ + cmp r2, r1 │ │ │ │ + bge.w 23f94 │ │ │ │ ldr r2, [sp, #856] @ 0x358 │ │ │ │ - mov ip, r7 │ │ │ │ - mov lr, r8 │ │ │ │ - vldr d14, [pc, #32] @ 210f0 │ │ │ │ - vldr d12, [pc, #36] @ 210f8 │ │ │ │ - mov r7, r6 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov r9, r8 │ │ │ │ + mov ip, r5 │ │ │ │ + mov lr, r0 │ │ │ │ + mov r8, r7 │ │ │ │ + vldr d14, [pc, #28] @ 22da8 │ │ │ │ + vldr d12, [pc, #32] @ 22db0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d15, [pc, #32] @ 22db8 │ │ │ │ str r2, [sp, #736] @ 0x2e0 │ │ │ │ - ldr r2, [pc, #44] @ (2110c ) │ │ │ │ - mov r8, r9 │ │ │ │ - vldr d15, [pc, #28] @ 21100 │ │ │ │ + ldr r2, [pc, #36] @ (22dc4 ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #740] @ 0x2e4 │ │ │ │ - b.n 21110 │ │ │ │ - nop.w │ │ │ │ + b.n 22dc8 │ │ │ │ + nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 21370 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 23028 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 213bc ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 23074 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - blt.n 21120 │ │ │ │ - movs r7, r0 │ │ │ │ + cmp r6, #76 @ 0x4c │ │ │ │ + movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - mov.w r2, r8, lsl #7 │ │ │ │ - vldr d4, [r7, #248] @ 0xf8 │ │ │ │ - add.w r1, lr, r2 │ │ │ │ - add.w r3, ip, r2 │ │ │ │ - vldr d7, [r7, #240] @ 0xf0 │ │ │ │ - mov.w r9, #200 @ 0xc8 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - vldr d5, [r1] │ │ │ │ + mov.w r0, r9, lsl #7 │ │ │ │ + vldr d1, [ip, #120] @ 0x78 │ │ │ │ + mov.w r7, #200 @ 0xc8 │ │ │ │ + add.w r2, r8, r0 │ │ │ │ + vldr d4, [ip, #248] @ 0xf8 │ │ │ │ + add.w r3, lr, r0 │ │ │ │ + vldr d5, [r2] │ │ │ │ + str r3, [sp, #8] │ │ │ │ vldr d6, [r3] │ │ │ │ - mov.w r3, r8, lsl #6 │ │ │ │ - add.w fp, lr, r3 │ │ │ │ - str r1, [sp, #8] │ │ │ │ + mov.w r3, r9, lsl #6 │ │ │ │ + str r2, [sp, #16] │ │ │ │ + vldr d7, [ip, #240] @ 0xf0 │ │ │ │ + add.w r1, r8, r3 │ │ │ │ + add.w r2, lr, r3 │ │ │ │ + mov r3, r0 │ │ │ │ + add r0, r2 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - add.w r1, ip, r3 │ │ │ │ + vldr d2, [r1] │ │ │ │ + add.w r4, r1, r3 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + mov.w r3, r9, lsl #3 │ │ │ │ + vldr d0, [r4] │ │ │ │ + add.w r5, lr, r3 │ │ │ │ + add.w r6, r8, r3 │ │ │ │ + str r2, [sp, #24] │ │ │ │ + vldr d8, [ip, #376] @ 0x178 │ │ │ │ vmla.f64 d3, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - vldr d1, [r7, #120] @ 0x78 │ │ │ │ - add.w r4, fp, r2 │ │ │ │ - vldr d2, [fp] │ │ │ │ - adds r0, r1, r2 │ │ │ │ - vldr d8, [r7, #376] @ 0x178 │ │ │ │ - mov.w r3, r8, lsl #3 │ │ │ │ - vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d5, [r7, #112] @ 0x70 │ │ │ │ - vldr d7, [r1] │ │ │ │ + str r1, [sp, #32] │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ - vldr d0, [r4] │ │ │ │ - add.w r5, ip, r3 │ │ │ │ - vldr d9, [ip] │ │ │ │ - add.w r6, lr, r3 │ │ │ │ + vldr d9, [lr] │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ + vldr d10, [r8] │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ + vnmls.f64 d6, d5, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mul.w r2, r7, r9 │ │ │ │ + strd r5, r6, [sp, #56] @ 0x38 │ │ │ │ + mov.w r7, #184 @ 0xb8 │ │ │ │ + vldr d5, [ip, #112] @ 0x70 │ │ │ │ + add.w r1, lr, r2 │ │ │ │ vmla.f64 d4, d7, d5 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r7, #368] @ 0x170 │ │ │ │ - mul.w r3, r9, r8 │ │ │ │ - vldr d10, [lr] │ │ │ │ - mov.w r9, #136 @ 0x88 │ │ │ │ - str r1, [sp, #16] │ │ │ │ + vldr d1, [ip, #368] @ 0x170 │ │ │ │ vnmls.f64 d7, d2, d5 │ │ │ │ vldr d5, [r0] │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ - str r0, [sp, #24] │ │ │ │ - str r4, [sp, #32] │ │ │ │ - add.w r0, ip, r3 │ │ │ │ + add.w r0, r8, r2 │ │ │ │ vmla.f64 d2, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ - add r3, lr │ │ │ │ - str r6, [sp, #44] @ 0x2c │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vadd.f64 d0, d9, d3 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ vadd.f64 d1, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ + vstr d8, [sp, #608] @ 0x260 │ │ │ │ vstr d1, [sp, #616] @ 0x268 │ │ │ │ vsub.f64 d1, d10, d6 │ │ │ │ vadd.f64 d10, d10, d6 │ │ │ │ - vstr d8, [sp, #608] @ 0x260 │ │ │ │ vldr d6, [r5] │ │ │ │ + mov.w r5, r9, lsl #4 │ │ │ │ + add.w r2, r5, r9 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vsub.f64 d2, d1, d4 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ + add.w r4, lr, r2 │ │ │ │ + vstr d2, [sp, #624] @ 0x270 │ │ │ │ vstr d4, [sp, #632] @ 0x278 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d2, [sp, #624] @ 0x270 │ │ │ │ vsub.f64 d3, d9, d4 │ │ │ │ vadd.f64 d0, d9, d4 │ │ │ │ vadd.f64 d11, d7, d10 │ │ │ │ vsub.f64 d10, d10, d7 │ │ │ │ - vldr d4, [r6] │ │ │ │ - vldr d7, [r7] │ │ │ │ - vstr d0, [sp, #648] @ 0x288 │ │ │ │ vstr d11, [sp, #248] @ 0xf8 │ │ │ │ - vstr d10, [sp, #656] @ 0x290 │ │ │ │ vstr d3, [sp, #640] @ 0x280 │ │ │ │ - vldr d3, [r7, #8] │ │ │ │ - vldr d10, [r7, #392] @ 0x188 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ + vstr d0, [sp, #648] @ 0x288 │ │ │ │ + vstr d10, [sp, #656] @ 0x290 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add.w r6, r8, r2 │ │ │ │ + strd r1, r0, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [ip] │ │ │ │ + strd r4, r6, [sp, #72] @ 0x48 │ │ │ │ + vldr d3, [ip, #8] │ │ │ │ + vldr d8, [ip, #136] @ 0x88 │ │ │ │ + vldr d10, [ip, #392] @ 0x188 │ │ │ │ vmul.f64 d5, d4, d3 │ │ │ │ - vldr d1, [r7, #264] @ 0x108 │ │ │ │ + vldr d1, [ip, #264] @ 0x108 │ │ │ │ vmla.f64 d5, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r3] │ │ │ │ - mul.w r3, r9, r8 │ │ │ │ - vldr d8, [r7, #136] @ 0x88 │ │ │ │ - add.w r5, lr, r3 │ │ │ │ - add.w r4, ip, r3 │ │ │ │ + vldr d3, [r0] │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [r1] │ │ │ │ vmul.f64 d9, d3, d10 │ │ │ │ - vldr d4, [r7, #384] @ 0x180 │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ + vldr d4, [ip, #384] @ 0x180 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ vmla.f64 d9, d7, d4 │ │ │ │ - vldr d7, [r7, #256] @ 0x100 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - str r5, [sp, #60] @ 0x3c │ │ │ │ + vldr d7, [ip, #256] @ 0x100 │ │ │ │ vnmls.f64 d10, d3, d4 │ │ │ │ - vldr d4, [r5] │ │ │ │ + vldr d4, [r6] │ │ │ │ vldr d3, [r4] │ │ │ │ - add.w r1, lr, r3 │ │ │ │ - add.w r6, ip, r3 │ │ │ │ - movs r3, #248 @ 0xf8 │ │ │ │ + add.w r4, r3, r9 │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ + mov.w r2, r4, lsl #3 │ │ │ │ + mov.w r4, r4, lsl #4 │ │ │ │ + add.w r1, lr, r2 │ │ │ │ + add r2, r8 │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + vldr d0, [r2] │ │ │ │ + strd r1, r2, [sp, #80] @ 0x50 │ │ │ │ + mov.w r2, r9, lsl #5 │ │ │ │ vmla.f64 d2, d3, d7 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ - vldr d0, [r1] │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - vldr d1, [r7, #128] @ 0x80 │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ + vldr d1, [ip, #128] @ 0x80 │ │ │ │ vnmls.f64 d3, d4, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ + vldr d7, [r1] │ │ │ │ vmul.f64 d4, d0, d8 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ - str r1, [sp, #68] @ 0x44 │ │ │ │ + sub.w r1, r2, r9 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r0, lr, r1 │ │ │ │ + add.w r6, r8, r1 │ │ │ │ + mul.w r1, r7, r9 │ │ │ │ vmla.f64 d4, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ + str r0, [sp, #88] @ 0x58 │ │ │ │ + str r6, [sp, #96] @ 0x60 │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d0, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vadd.f64 d1, d9, d4 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ vadd.f64 d13, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ vadd.f64 d0, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ + vstr d13, [sp, #256] @ 0x100 │ │ │ │ vstr d1, [sp, #664] @ 0x298 │ │ │ │ vadd.f64 d1, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vstr d13, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d13, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d11, d0, d1 │ │ │ │ - vadd.f64 d0, d0, d1 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d10, d5, d7 │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #184 @ 0xb8 │ │ │ │ + vadd.f64 d0, d0, d1 │ │ │ │ vldr d7, [r0] │ │ │ │ - vstr d11, [sp, #672] @ 0x2a0 │ │ │ │ + add.w r0, lr, r1 │ │ │ │ + add r1, r8 │ │ │ │ vstr d0, [sp, #264] @ 0x108 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ vstr d13, [sp, #272] @ 0x110 │ │ │ │ - vstr d6, [sp, #680] @ 0x2a8 │ │ │ │ - add.w r5, lr, r3 │ │ │ │ - vldr d6, [r7, #480] @ 0x1e0 │ │ │ │ - add.w r4, ip, r3 │ │ │ │ vstr d2, [sp, #280] @ 0x118 │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ vstr d10, [sp, #288] @ 0x120 │ │ │ │ - vldr d10, [r7, #488] @ 0x1e8 │ │ │ │ - vldr d4, [r4] │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - vldr d1, [r7, #232] @ 0xe8 │ │ │ │ + vstr d11, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d6, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d5, [r6] │ │ │ │ + strd r0, r1, [sp, #104] @ 0x68 │ │ │ │ + vldr d4, [r0] │ │ │ │ + sub.w r0, r5, r9 │ │ │ │ + vldr d10, [ip, #488] @ 0x1e8 │ │ │ │ + vldr d6, [ip, #480] @ 0x1e0 │ │ │ │ + vldr d8, [ip, #104] @ 0x68 │ │ │ │ vmul.f64 d9, d5, d10 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ + vldr d1, [ip, #232] @ 0xe8 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ - vldr d7, [r7, #352] @ 0x160 │ │ │ │ - add.w r1, lr, r3 │ │ │ │ - add.w r6, ip, r3 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ - vldr d8, [r7, #104] @ 0x68 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vldr d5, [r7, #360] @ 0x168 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - str r5, [sp, #96] @ 0x60 │ │ │ │ - str r6, [sp, #100] @ 0x64 │ │ │ │ + vldr d6, [r1] │ │ │ │ + mov.w r1, r0, lsl #3 │ │ │ │ + vldr d7, [ip, #352] @ 0x160 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ + add.w r6, lr, r1 │ │ │ │ + add r1, r8 │ │ │ │ + vldr d5, [ip, #360] @ 0x168 │ │ │ │ + strd r6, r1, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d3, d6, d5 │ │ │ │ - add.w r0, ip, r3 │ │ │ │ vmla.f64 d3, d4, d7 │ │ │ │ vmul.f64 d4, d4, d5 │ │ │ │ vldr d5, [r6] │ │ │ │ - add r3, lr │ │ │ │ - str r3, [sp, #120] @ 0x78 │ │ │ │ - str r4, [sp, #88] @ 0x58 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ vldr d6, [r1] │ │ │ │ - vldr d7, [r7, #224] @ 0xe0 │ │ │ │ - vldr d0, [r3] │ │ │ │ - mov.w r3, r8, lsl #5 │ │ │ │ + mov.w r1, r3, lsl #3 │ │ │ │ + vldr d7, [ip, #224] @ 0xe0 │ │ │ │ + add.w r6, lr, r1 │ │ │ │ + add r1, r8 │ │ │ │ + vldr d0, [r1] │ │ │ │ + strd r6, r1, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d2, d6, d1 │ │ │ │ - add.w r5, ip, r3 │ │ │ │ vmla.f64 d2, d5, d7 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vldr d1, [r7, #96] @ 0x60 │ │ │ │ - add.w r6, lr, r3 │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - str r1, [sp, #104] @ 0x68 │ │ │ │ - str r0, [sp, #108] @ 0x6c │ │ │ │ + vldr d1, [ip, #96] @ 0x60 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [r6] │ │ │ │ vmul.f64 d6, d0, d8 │ │ │ │ - str r5, [sp, #112] @ 0x70 │ │ │ │ - str r6, [sp, #124] @ 0x7c │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ + add.w r6, lr, r2 │ │ │ │ + add r2, r8 │ │ │ │ + strd r6, r2, [sp, #128] @ 0x80 │ │ │ │ vmla.f64 d6, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - add.w r4, lr, r3 │ │ │ │ - add.w r1, ip, r3 │ │ │ │ - movs r3, #160 @ 0xa0 │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d0, d9, d2 │ │ │ │ vsub.f64 d9, d9, d2 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d11, d0, d1 │ │ │ │ vsub.f64 d13, d0, d1 │ │ │ │ vadd.f64 d0, d10, d5 │ │ │ │ vadd.f64 d1, d4, d7 │ │ │ │ vsub.f64 d10, d10, d5 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d5, [r6] │ │ │ │ vstr d11, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d11, d0, d1 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ + vstr d13, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d2, d9, d7 │ │ │ │ vadd.f64 d0, d10, d6 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ vsub.f64 d6, d10, d6 │ │ │ │ - vstr d13, [sp, #304] @ 0x130 │ │ │ │ vstr d11, [sp, #312] @ 0x138 │ │ │ │ vstr d1, [sp, #320] @ 0x140 │ │ │ │ vstr d2, [sp, #328] @ 0x148 │ │ │ │ vstr d7, [sp, #336] @ 0x150 │ │ │ │ + vldr d7, [r6] │ │ │ │ vstr d0, [sp, #344] @ 0x158 │ │ │ │ - vldr d7, [r5] │ │ │ │ vstr d6, [sp, #352] @ 0x160 │ │ │ │ - vldr d6, [r7, #48] @ 0x30 │ │ │ │ - vldr d9, [r7, #56] @ 0x38 │ │ │ │ - vldr d4, [r7, #184] @ 0xb8 │ │ │ │ - str r3, [sp, #140] @ 0x8c │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, r9, r9, lsl #1 │ │ │ │ + vldr d6, [ip, #48] @ 0x30 │ │ │ │ + mov.w r1, r2, lsl #5 │ │ │ │ + vldr d9, [ip, #56] @ 0x38 │ │ │ │ + add.w r6, lr, r1 │ │ │ │ + add r1, r8 │ │ │ │ + vldr d4, [ip, #184] @ 0xb8 │ │ │ │ + strd r6, r1, [sp, #136] @ 0x88 │ │ │ │ + vldr d1, [ip, #312] @ 0x138 │ │ │ │ vmul.f64 d10, d5, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ + vldr d8, [ip, #440] @ 0x1b8 │ │ │ │ vmla.f64 d10, d7, d6 │ │ │ │ - vldr d7, [r7, #176] @ 0xb0 │ │ │ │ - vldr d1, [r7, #312] @ 0x138 │ │ │ │ - vldr d8, [r7, #440] @ 0x1b8 │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d5, [r1] │ │ │ │ - str r1, [sp, #128] @ 0x80 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r9, r9, lsl #2 │ │ │ │ + vldr d5, [r6] │ │ │ │ + mov.w r6, r1, lsl #5 │ │ │ │ + vldr d7, [ip, #176] @ 0xb0 │ │ │ │ + add.w r7, lr, r6 │ │ │ │ vmul.f64 d3, d6, d4 │ │ │ │ - str r4, [sp, #132] @ 0x84 │ │ │ │ + str r7, [sp, #144] @ 0x90 │ │ │ │ vmla.f64 d3, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r0] │ │ │ │ - str r0, [sp, #136] @ 0x88 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add.w r7, r8, r6 │ │ │ │ + mov.w r6, r3, lsl #5 │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ + str r7, [sp, #148] @ 0x94 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d6, [r3] │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ - vldr d7, [r7, #304] @ 0x130 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, lr, r6 │ │ │ │ + vldr d7, [ip, #304] @ 0x130 │ │ │ │ + str r7, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d2, d6, d1 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ vmla.f64 d2, d4, d7 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vldr d1, [r7, #432] @ 0x1b0 │ │ │ │ - add.w r6, lr, r3 │ │ │ │ - add.w r5, ip, r3 │ │ │ │ - mov.w r3, r8, lsl #4 │ │ │ │ - str r5, [sp, #144] @ 0x90 │ │ │ │ - add.w r1, ip, r3 │ │ │ │ - add.w r4, lr, r3 │ │ │ │ - vldr d0, [r6] │ │ │ │ + vldr d1, [ip, #432] @ 0x1b0 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - movs r3, #208 @ 0xd0 │ │ │ │ - str r6, [sp, #148] @ 0x94 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r8, r6 │ │ │ │ + vldr d0, [r7] │ │ │ │ + str r7, [sp, #156] @ 0x9c │ │ │ │ + add.w r7, lr, r5 │ │ │ │ + add r5, r8 │ │ │ │ + strd r7, r5, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d6, d0, d8 │ │ │ │ - str r1, [sp, #152] @ 0x98 │ │ │ │ vmla.f64 d6, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - str r4, [sp, #156] @ 0x9c │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d1, d10, d2 │ │ │ │ vsub.f64 d10, d10, d2 │ │ │ │ vadd.f64 d0, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d13, d1, d0 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + vstr d13, [sp, #360] @ 0x168 │ │ │ │ vstr d0, [sp, #688] @ 0x2b0 │ │ │ │ vadd.f64 d0, d9, d4 │ │ │ │ vsub.f64 d9, d9, d4 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ - vstr d13, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d11, d0, d1 │ │ │ │ vadd.f64 d13, d0, d1 │ │ │ │ vsub.f64 d2, d9, d10 │ │ │ │ vadd.f64 d9, d9, d10 │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ - vstr d5, [sp, #392] @ 0x188 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vldr d5, [r4] │ │ │ │ - vldr d6, [r7, #16] │ │ │ │ - vstr d11, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d7, [r7] │ │ │ │ vstr d13, [sp, #368] @ 0x170 │ │ │ │ vstr d2, [sp, #376] @ 0x178 │ │ │ │ - vstr d10, [sp, #400] @ 0x190 │ │ │ │ vstr d9, [sp, #384] @ 0x180 │ │ │ │ - vldr d9, [r7, #24] │ │ │ │ - vldr d4, [r7, #408] @ 0x198 │ │ │ │ - str r3, [sp, #164] @ 0xa4 │ │ │ │ + vstr d5, [sp, #392] @ 0x188 │ │ │ │ + vstr d10, [sp, #400] @ 0x190 │ │ │ │ + vstr d11, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d5, [r5] │ │ │ │ + mov.w r5, #208 @ 0xd0 │ │ │ │ + vldr d6, [ip, #16] │ │ │ │ + mul.w r5, r5, r9 │ │ │ │ + vldr d9, [ip, #24] │ │ │ │ + add.w r7, lr, r5 │ │ │ │ + add r5, r8 │ │ │ │ + vldr d8, [ip, #152] @ 0x98 │ │ │ │ + strd r7, r5, [sp, #168] @ 0xa8 │ │ │ │ + vldr d4, [ip, #408] @ 0x198 │ │ │ │ vmul.f64 d10, d5, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ - vmla.f64 d10, d7, d6 │ │ │ │ - vldr d7, [r7, #400] @ 0x190 │ │ │ │ - vldr d1, [r7, #280] @ 0x118 │ │ │ │ - vldr d8, [r7, #152] @ 0x98 │ │ │ │ + vldr d1, [ip, #280] @ 0x118 │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ - vldr d6, [r0] │ │ │ │ - str r0, [sp, #160] @ 0xa0 │ │ │ │ + vldr d5, [r5] │ │ │ │ + vmla.f64 d10, d7, d6 │ │ │ │ + add.w r5, lr, r4 │ │ │ │ + add r4, r8 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, lr, r0 │ │ │ │ + add r0, r8 │ │ │ │ + strd r5, r4, [sp, #176] @ 0xb0 │ │ │ │ + vldr d7, [ip, #400] @ 0x190 │ │ │ │ + strd r7, r0, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d2, d5, d4 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ vmla.f64 d2, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - add.w r6, lr, r3 │ │ │ │ - add.w r5, ip, r3 │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - str r5, [sp, #168] @ 0xa8 │ │ │ │ - str r6, [sp, #172] @ 0xac │ │ │ │ - vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d5, [r6] │ │ │ │ - vldr d7, [r7, #272] @ 0x110 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ vldr d4, [r5] │ │ │ │ - movs r5, #48 @ 0x30 │ │ │ │ + vnmls.f64 d6, d5, d7 │ │ │ │ + vldr d5, [r4] │ │ │ │ + mov.w r4, r1, lsl #4 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vldr d7, [ip, #272] @ 0x110 │ │ │ │ + add.w r5, lr, r4 │ │ │ │ + add r4, r8 │ │ │ │ + add.w fp, lr, r1 │ │ │ │ + add.w sl, r8, r1 │ │ │ │ + vldr d0, [r4] │ │ │ │ + strd r5, r4, [sp, #184] @ 0xb8 │ │ │ │ + mov.w r4, #176 @ 0xb0 │ │ │ │ vmul.f64 d3, d5, d1 │ │ │ │ - add.w r4, lr, r3 │ │ │ │ - add.w r1, ip, r3 │ │ │ │ - movs r3, #240 @ 0xf0 │ │ │ │ + mul.w r4, r4, r9 │ │ │ │ vmla.f64 d3, d4, d7 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vldr d0, [r4] │ │ │ │ - mul.w r5, r5, r8 │ │ │ │ - vldr d1, [r7, #144] @ 0x90 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - str r4, [sp, #180] @ 0xb4 │ │ │ │ - movs r4, #176 @ 0xb0 │ │ │ │ + vldr d1, [ip, #144] @ 0x90 │ │ │ │ vnmls.f64 d4, d5, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ + vldr d7, [r5] │ │ │ │ vmul.f64 d5, d0, d8 │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ - str r1, [sp, #176] @ 0xb0 │ │ │ │ + add.w r5, r3, r8 │ │ │ │ vmla.f64 d5, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - str r0, [sp, #184] @ 0xb8 │ │ │ │ - mul.w r4, r4, r8 │ │ │ │ - str r3, [sp, #188] @ 0xbc │ │ │ │ - add.w r6, ip, r4 │ │ │ │ - add r4, lr │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d0, d10, d3 │ │ │ │ vsub.f64 d10, d10, d3 │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + vstr d8, [sp, #408] @ 0x198 │ │ │ │ vstr d0, [sp, #704] @ 0x2c0 │ │ │ │ vadd.f64 d0, d9, d4 │ │ │ │ vsub.f64 d9, d9, d4 │ │ │ │ vsub.f64 d6, d10, d7 │ │ │ │ vadd.f64 d10, d10, d7 │ │ │ │ - vstr d8, [sp, #408] @ 0x198 │ │ │ │ - vldr d7, [r0] │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ + vldr d7, [r7] │ │ │ │ vsub.f64 d13, d0, d1 │ │ │ │ - vadd.f64 d1, d0, d1 │ │ │ │ vadd.f64 d2, d9, d5 │ │ │ │ + vadd.f64 d1, d0, d1 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ - vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ - mul.w r0, r0, r8 │ │ │ │ - vldr d6, [r7, #464] @ 0x1d0 │ │ │ │ - vstr d13, [sp, #712] @ 0x2c8 │ │ │ │ - add.w r1, ip, r0 │ │ │ │ vstr d1, [sp, #416] @ 0x1a0 │ │ │ │ - add r0, lr │ │ │ │ vstr d2, [sp, #424] @ 0x1a8 │ │ │ │ vstr d5, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ vstr d10, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, ip, r5 │ │ │ │ - vldr d9, [r7, #472] @ 0x1d8 │ │ │ │ - add r5, lr │ │ │ │ - vldr d4, [r7, #344] @ 0x158 │ │ │ │ - vldr d1, [r7, #216] @ 0xd8 │ │ │ │ + vstr d13, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, lr, r4 │ │ │ │ + add r4, r8 │ │ │ │ + str r0, [sp, #200] @ 0xc8 │ │ │ │ + vldr d9, [ip, #472] @ 0x1d8 │ │ │ │ + str r5, [sp, #208] @ 0xd0 │ │ │ │ + vldr d6, [ip, #464] @ 0x1d0 │ │ │ │ + vldr d4, [ip, #344] @ 0x158 │ │ │ │ vmul.f64 d10, d5, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ - vmla.f64 d10, d7, d6 │ │ │ │ - vldr d7, [r7, #336] @ 0x150 │ │ │ │ - vldr d0, [r5] │ │ │ │ - vldr d8, [r7, #88] @ 0x58 │ │ │ │ + vldr d1, [ip, #216] @ 0xd8 │ │ │ │ + vldr d13, [ip, #72] @ 0x48 │ │ │ │ + vldr d8, [ip, #88] @ 0x58 │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ + vmla.f64 d10, d7, d6 │ │ │ │ vldr d5, [r4] │ │ │ │ - vldr d6, [r6] │ │ │ │ - str r3, [sp, #200] @ 0xc8 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, lr, r3 │ │ │ │ + vldr d7, [ip, #336] @ 0x150 │ │ │ │ + str r0, [sp, #204] @ 0xcc │ │ │ │ vmul.f64 d2, d5, d4 │ │ │ │ - vldr d13, [r7, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ vmla.f64 d2, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r1] │ │ │ │ - str r6, [sp, #192] @ 0xc0 │ │ │ │ - str r1, [sp, #196] @ 0xc4 │ │ │ │ + vldr d4, [r0] │ │ │ │ + add.w r1, sl, r3 │ │ │ │ + add.w r0, fp, r3 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d5, [r0] │ │ │ │ - vldr d7, [r7, #208] @ 0xd0 │ │ │ │ + vldr d5, [r5] │ │ │ │ + mov.w r5, r2, lsl #4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d7, [ip, #208] @ 0xd0 │ │ │ │ + add.w r7, lr, r5 │ │ │ │ + add r5, r8 │ │ │ │ + vldr d0, [r5] │ │ │ │ + str r7, [sp, #212] @ 0xd4 │ │ │ │ vmul.f64 d3, d5, d1 │ │ │ │ vmla.f64 d3, d4, d7 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vldr d1, [r7, #80] @ 0x50 │ │ │ │ + vldr d1, [ip, #80] @ 0x50 │ │ │ │ vnmls.f64 d4, d5, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ + vldr d7, [r7] │ │ │ │ vmul.f64 d5, d0, d8 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ vmla.f64 d5, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - add.w sl, ip, r3 │ │ │ │ - add.w r9, lr, r3 │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d0, d10, d3 │ │ │ │ vsub.f64 d10, d10, d3 │ │ │ │ - add.w r6, sl, r2 │ │ │ │ - add.w r1, r9, r2 │ │ │ │ - movs r3, #232 @ 0xe8 │ │ │ │ - str r6, [sp, #204] @ 0xcc │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ - str r1, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ vadd.f64 d0, d9, d4 │ │ │ │ vsub.f64 d9, d9, d4 │ │ │ │ + vstr d8, [sp, #456] @ 0x1c8 │ │ │ │ vstr d1, [sp, #720] @ 0x2d0 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d4, d9, d5 │ │ │ │ vsub.f64 d9, d9, d5 │ │ │ │ - vldr d5, [r9] │ │ │ │ - vstr d8, [sp, #456] @ 0x1c8 │ │ │ │ - vsub.f64 d11, d0, d1 │ │ │ │ - vadd.f64 d0, d0, d1 │ │ │ │ + vldr d5, [sl] │ │ │ │ vsub.f64 d6, d10, d7 │ │ │ │ + vsub.f64 d11, d0, d1 │ │ │ │ vadd.f64 d10, d10, d7 │ │ │ │ - vldr d7, [sl] │ │ │ │ - vstr d4, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d7, [fp] │ │ │ │ + vadd.f64 d0, d0, d1 │ │ │ │ + vstr d6, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d6, [ip, #64] @ 0x40 │ │ │ │ vstr d11, [sp, #728] @ 0x2d8 │ │ │ │ vmul.f64 d11, d5, d13 │ │ │ │ vmul.f64 d13, d7, d13 │ │ │ │ - vstr d6, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d6, [r7, #64] @ 0x40 │ │ │ │ vstr d0, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d4, [sp, #472] @ 0x1d8 │ │ │ │ vstr d9, [sp, #480] @ 0x1e0 │ │ │ │ - vmla.f64 d11, d7, d6 │ │ │ │ + vstr d10, [sp, #496] @ 0x1f0 │ │ │ │ vnmls.f64 d13, d5, d6 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, ip, r3 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + vmla.f64 d11, d7, d6 │ │ │ │ vldr d5, [r1] │ │ │ │ - add r3, lr │ │ │ │ - vstr d10, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d6, [r7, #320] @ 0x140 │ │ │ │ - vldr d10, [r7, #328] @ 0x148 │ │ │ │ - vldr d3, [r3] │ │ │ │ - str r3, [sp, #216] @ 0xd8 │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ + str r1, [sp, #216] @ 0xd8 │ │ │ │ + mov.w r1, #232 @ 0xe8 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + vldr d8, [ip, #200] @ 0xc8 │ │ │ │ + vldr d10, [ip, #328] @ 0x148 │ │ │ │ + add.w r7, r8, r1 │ │ │ │ + add.w r6, lr, r1 │ │ │ │ + mov.w r1, #104 @ 0x68 │ │ │ │ + vldr d6, [ip, #320] @ 0x140 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + strd r6, r7, [sp, #220] @ 0xdc │ │ │ │ + vldr d3, [r7] │ │ │ │ + vldr d1, [ip, #456] @ 0x1c8 │ │ │ │ vmul.f64 d9, d5, d10 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ - vldr d1, [r7, #456] @ 0x1c8 │ │ │ │ - vmla.f64 d9, d7, d6 │ │ │ │ - vldr d7, [r6] │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - vldr d8, [r7, #200] @ 0xc8 │ │ │ │ + add.w r0, lr, r1 │ │ │ │ + add r1, r8 │ │ │ │ + vldr d0, [r1] │ │ │ │ + strd r0, r1, [sp, #228] @ 0xe4 │ │ │ │ + mov.w r1, #216 @ 0xd8 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d5, [r7, #448] @ 0x1c0 │ │ │ │ + vldr d5, [ip, #448] @ 0x1c0 │ │ │ │ + vmla.f64 d9, d7, d6 │ │ │ │ vmul.f64 d4, d3, d1 │ │ │ │ - add.w r1, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ - str r3, [sp, #224] @ 0xe0 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, lr, r2 │ │ │ │ + add r2, r8 │ │ │ │ vmla.f64 d4, d7, d5 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r7, #192] @ 0xc0 │ │ │ │ - vldr d0, [r3] │ │ │ │ + vldr d1, [ip, #192] @ 0xc0 │ │ │ │ + vsub.f64 d2, d13, d10 │ │ │ │ + vadd.f64 d13, d13, d10 │ │ │ │ vsub.f64 d6, d11, d9 │ │ │ │ vadd.f64 d9, d11, d9 │ │ │ │ - movs r3, #24 │ │ │ │ vnmls.f64 d7, d3, d5 │ │ │ │ - vldr d5, [r1] │ │ │ │ + vldr d5, [r0] │ │ │ │ vmul.f64 d3, d0, d8 │ │ │ │ - vsub.f64 d2, d13, d10 │ │ │ │ - vadd.f64 d13, d13, d10 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + add r3, r2 │ │ │ │ + mov r7, r3 │ │ │ │ + str r0, [sp, #236] @ 0xec │ │ │ │ vmla.f64 d3, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - str r6, [sp, #212] @ 0xd4 │ │ │ │ - add.w r6, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ - str r1, [sp, #220] @ 0xdc │ │ │ │ - adds r1, r6, r2 │ │ │ │ - str r1, [sp, #228] @ 0xe4 │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vsub.f64 d1, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vsub.f64 d0, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d3, d9, d4 │ │ │ │ vsub.f64 d9, d4, d9 │ │ │ │ vsub.f64 d5, d13, d7 │ │ │ │ vadd.f64 d13, d13, d7 │ │ │ │ vsub.f64 d7, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vstr d9, [sp, #512] @ 0x200 │ │ │ │ vstr d3, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d9, [sp, #512] @ 0x200 │ │ │ │ vstr d5, [sp, #520] @ 0x208 │ │ │ │ vadd.f64 d5, d6, d2 │ │ │ │ vsub.f64 d6, d2, d6 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ + vldr d5, [r2] │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d10, d4, d14 │ │ │ │ - vldr d4, [r7, #40] @ 0x28 │ │ │ │ + vldr d4, [ip, #40] @ 0x28 │ │ │ │ + vmul.f64 d11, d5, d4 │ │ │ │ + vstr d10, [sp, #528] @ 0x210 │ │ │ │ vstr d7, [sp, #536] @ 0x218 │ │ │ │ vsub.f64 d7, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vmul.f64 d11, d5, d4 │ │ │ │ - vstr d10, [sp, #528] @ 0x210 │ │ │ │ - vldr d10, [r7, #296] @ 0x128 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d2, d6, d14 │ │ │ │ - vldr d6, [r7, #32] │ │ │ │ + vldr d6, [ip, #32] │ │ │ │ vstr d7, [sp, #544] @ 0x220 │ │ │ │ vldr d7, [r6] │ │ │ │ vstr d2, [sp, #552] @ 0x228 │ │ │ │ vmla.f64 d11, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r7, #288] @ 0x120 │ │ │ │ + vldr d5, [r3] │ │ │ │ + vldr d6, [ip, #288] @ 0x120 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - adds r1, r3, r2 │ │ │ │ - movs r2, #216 @ 0xd8 │ │ │ │ - str r1, [sp, #232] @ 0xe8 │ │ │ │ - vldr d5, [r1] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, lr, r1 │ │ │ │ + add r1, r8 │ │ │ │ + vldr d10, [ip, #296] @ 0x128 │ │ │ │ + str r0, [sp, #240] @ 0xf0 │ │ │ │ vstr d4, [sp, #560] @ 0x230 │ │ │ │ - add.w r1, ip, r2 │ │ │ │ - add r2, lr │ │ │ │ + vldr d1, [ip, #424] @ 0x1a8 │ │ │ │ + vldr d0, [ip, #168] @ 0xa8 │ │ │ │ vmul.f64 d9, d5, d10 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ - str r1, [sp, #236] @ 0xec │ │ │ │ - vmla.f64 d9, d7, d6 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #88 @ 0x58 │ │ │ │ - vldr d1, [r7, #424] @ 0x1a8 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d5, [r2] │ │ │ │ - vldr d6, [r7, #416] @ 0x1a0 │ │ │ │ - mul.w r1, r1, r8 │ │ │ │ - str r2, [sp, #240] @ 0xf0 │ │ │ │ - add.w r2, ip, r1 │ │ │ │ - add r1, lr │ │ │ │ - vldr d0, [r7, #168] @ 0xa8 │ │ │ │ - vsub.f64 d2, d11, d9 │ │ │ │ - vadd.f64 d9, d11, d9 │ │ │ │ - str r2, [sp, #244] @ 0xf4 │ │ │ │ + vldr d5, [r1] │ │ │ │ + vmla.f64 d9, d7, d6 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ + vldr d6, [ip, #416] @ 0x1a0 │ │ │ │ + mul.w r0, r0, r9 │ │ │ │ + add.w r3, lr, r0 │ │ │ │ + add r0, r8 │ │ │ │ + str r3, [sp, #244] @ 0xf4 │ │ │ │ vsub.f64 d3, d4, d10 │ │ │ │ vmul.f64 d4, d5, d1 │ │ │ │ + vsub.f64 d2, d11, d9 │ │ │ │ + vadd.f64 d9, d11, d9 │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r1] │ │ │ │ + vldr d1, [r0] │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r7, #160] @ 0xa0 │ │ │ │ - vldr d5, [r2] │ │ │ │ + vldr d5, [r3] │ │ │ │ vmul.f64 d8, d1, d0 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - add.w r7, r7, #496 @ 0x1f0 │ │ │ │ + vldr d6, [ip, #160] @ 0xa0 │ │ │ │ + add.w ip, ip, #496 @ 0x1f0 │ │ │ │ vmla.f64 d8, d5, d6 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vnmls.f64 d5, d1, d6 │ │ │ │ vsub.f64 d1, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d11, d9, d4 │ │ │ │ vsub.f64 d8, d4, d9 │ │ │ │ vldr d4, [sp, #560] @ 0x230 │ │ │ │ vadd.f64 d5, d1, d6 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ + vldr d1, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d10, d4, d10 │ │ │ │ vstr d8, [sp, #568] @ 0x238 │ │ │ │ vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d1, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d4, d10, d7 │ │ │ │ vadd.f64 d10, d10, d7 │ │ │ │ vsub.f64 d7, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vstr d4, [sp, #560] @ 0x230 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d9, d4, d14 │ │ │ │ vldr d4, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d9, [sp, #576] @ 0x240 │ │ │ │ vstr d7, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vstr d9, [sp, #576] @ 0x240 │ │ │ │ vldr d9, [sp, #608] @ 0x260 │ │ │ │ vmul.f64 d5, d7, d14 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vstr d5, [sp, #592] @ 0x250 │ │ │ │ - vstr d6, [sp, #600] @ 0x258 │ │ │ │ vldr d5, [sp, #408] @ 0x198 │ │ │ │ + vstr d6, [sp, #600] @ 0x258 │ │ │ │ vldr d6, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d7, d5, d8 │ │ │ │ vldr d8, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #464] @ 0x1d0 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ - vldr d7, [sp, #368] @ 0x170 │ │ │ │ vldr d4, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d7, d8, d7 │ │ │ │ + vldr d7, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vldr d1, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d7, d8, d7 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d5, d5, d11 │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d1, d13 │ │ │ │ vldr d1, [sp, #320] @ 0x140 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ vadd.f64 d8, d1, d10 │ │ │ │ vsub.f64 d1, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vstr d8, [r2] │ │ │ │ + vldr d0, [sp, #264] @ 0x108 │ │ │ │ + vstr d8, [r3] │ │ │ │ vsub.f64 d8, d3, d4 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ vsub.f64 d4, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vldr d0, [sp, #264] @ 0x108 │ │ │ │ vldr d1, [sp, #320] @ 0x140 │ │ │ │ - vstr d8, [r2] │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ - vstr d2, [ip] │ │ │ │ + vstr d8, [r3] │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ + vstr d2, [lr] │ │ │ │ + vstr d3, [r8] │ │ │ │ vsub.f64 d10, d1, d10 │ │ │ │ - vstr d3, [lr] │ │ │ │ vldr d8, [sp, #248] @ 0xf8 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d4, [r3] │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ vldr d3, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ vldr d4, [sp, #256] @ 0x100 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d6, [r3] │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ vldr d6, [sp, #360] @ 0x168 │ │ │ │ - vstr d7, [fp] │ │ │ │ + vstr d7, [r3] │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ vldr d7, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d5, d9, d6 │ │ │ │ - vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ vldr d9, [sp, #408] @ 0x198 │ │ │ │ - ldr r2, [sp, #136] @ 0x88 │ │ │ │ + vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d9, d3, d9 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vldr d6, [sp, #368] @ 0x170 │ │ │ │ - vsub.f64 d9, d3, d9 │ │ │ │ vsub.f64 d6, d8, d6 │ │ │ │ vldr d8, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d0, d13 │ │ │ │ vadd.f64 d3, d9, d6 │ │ │ │ vsub.f64 d9, d6, d9 │ │ │ │ @@ -29529,74 +30454,74 @@ │ │ │ │ vadd.f64 d4, d4, d10 │ │ │ │ vadd.f64 d1, d0, d6 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vmul.f64 d1, d1, d14 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vsub.f64 d8, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vstr d8, [r2] │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ - vstr d2, [r2] │ │ │ │ + vstr d8, [r3] │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ + vstr d2, [r3] │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ - ldr r2, [sp, #124] @ 0x7c │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + ldr r3, [sp, #132] @ 0x84 │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vadd.f64 d1, d3, d2 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vadd.f64 d7, d9, d6 │ │ │ │ vsub.f64 d9, d9, d6 │ │ │ │ - vstr d1, [r2] │ │ │ │ - ldr r2, [sp, #140] @ 0x8c │ │ │ │ - vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ - vldr d4, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d1, [r3] │ │ │ │ + ldr r3, [sp, #148] @ 0x94 │ │ │ │ vldr d8, [sp, #656] @ 0x290 │ │ │ │ vldr d10, [sp, #688] @ 0x2b0 │ │ │ │ - vstr d5, [r2] │ │ │ │ - ldr r2, [sp, #132] @ 0x84 │ │ │ │ + vstr d3, [r3] │ │ │ │ + ldr r3, [sp, #152] @ 0x98 │ │ │ │ + vldr d0, [sp, #704] @ 0x2c0 │ │ │ │ vldr d13, [sp, #712] @ 0x2c8 │ │ │ │ vadd.f64 d11, d8, d10 │ │ │ │ - vldr d0, [sp, #704] @ 0x2c0 │ │ │ │ - vsub.f64 d5, d8, d10 │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ + vldr d4, [sp, #696] @ 0x2b8 │ │ │ │ vldr d2, [sp, #728] @ 0x2d8 │ │ │ │ - vstr d7, [r2] │ │ │ │ - ldr r2, [sp, #148] @ 0x94 │ │ │ │ - vldr d7, [sp, #616] @ 0x268 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vsub.f64 d5, d8, d10 │ │ │ │ + ldr r3, [sp, #140] @ 0x8c │ │ │ │ + vstr d11, [sp, #16] │ │ │ │ vldr d8, [sp, #304] @ 0x130 │ │ │ │ - vstr d11, [sp, #8] │ │ │ │ - vstr d9, [r2] │ │ │ │ - vsub.f64 d1, d7, d4 │ │ │ │ + vstr d7, [r3] │ │ │ │ + ldr r3, [sp, #156] @ 0x9c │ │ │ │ + vldr d7, [sp, #616] @ 0x268 │ │ │ │ + vstr d9, [r3] │ │ │ │ vldr d9, [sp, #720] @ 0x2d0 │ │ │ │ + vsub.f64 d1, d7, d4 │ │ │ │ vadd.f64 d10, d7, d4 │ │ │ │ vsub.f64 d7, d13, d0 │ │ │ │ vadd.f64 d4, d9, d2 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vldr d4, [sp, #560] @ 0x230 │ │ │ │ vmul.f64 d11, d7, d14 │ │ │ │ vadd.f64 d7, d8, d4 │ │ │ │ - vldr d8, [sp, #568] @ 0x238 │ │ │ │ - vmul.f64 d6, d6, d14 │ │ │ │ vldr d4, [sp, #312] @ 0x138 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ + vldr d8, [sp, #568] @ 0x238 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vmul.f64 d3, d4, d15 │ │ │ │ vnmls.f64 d3, d7, d12 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vmla.f64 d7, d4, d12 │ │ │ │ vsub.f64 d4, d9, d2 │ │ │ │ vldr d9, [sp, #664] @ 0x298 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ + vstr d3, [sp, #24] │ │ │ │ vadd.f64 d3, d0, d13 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ vldr d13, [sp, #512] @ 0x200 │ │ │ │ + vstr d7, [sp, #32] │ │ │ │ vadd.f64 d7, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vldr d3, [sp, #672] @ 0x2a0 │ │ │ │ vsub.f64 d2, d3, d13 │ │ │ │ vldr d13, [sp, #520] @ 0x208 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ @@ -29611,3007 +30536,3002 @@ │ │ │ │ vldr d0, [sp, #520] @ 0x208 │ │ │ │ vadd.f64 d3, d9, d0 │ │ │ │ vmul.f64 d0, d3, d12 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ vmla.f64 d0, d2, d15 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ vnmls.f64 d9, d2, d12 │ │ │ │ - vstr d0, [sp, #32] │ │ │ │ - vldr d0, [sp, #560] @ 0x230 │ │ │ │ - vstr d9, [sp, #112] @ 0x70 │ │ │ │ + vstr d0, [sp, #40] @ 0x28 │ │ │ │ + vstr d9, [sp, #48] @ 0x30 │ │ │ │ + vstr d8, [sp, #8] │ │ │ │ vldr d9, [sp, #304] @ 0x130 │ │ │ │ + vldr d0, [sp, #560] @ 0x230 │ │ │ │ + ldr r3, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d3, d9, d0 │ │ │ │ vldr d9, [sp, #312] @ 0x138 │ │ │ │ vldr d0, [sp, #568] @ 0x238 │ │ │ │ - ldr r2, [sp, #192] @ 0xc0 │ │ │ │ - vstr d8, [sp] │ │ │ │ vsub.f64 d2, d9, d0 │ │ │ │ vmul.f64 d9, d2, d12 │ │ │ │ vnmls.f64 d9, d3, d15 │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ vmla.f64 d3, d2, d15 │ │ │ │ vadd.f64 d2, d1, d6 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ - vldr d1, [sp, #32] │ │ │ │ + vldr d1, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d0, d8, d9 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vadd.f64 d0, d13, d3 │ │ │ │ vsub.f64 d13, d13, d3 │ │ │ │ - vstr d8, [r2] │ │ │ │ - ldr r2, [sp, #200] @ 0xc8 │ │ │ │ + vstr d8, [r3] │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ vsub.f64 d3, d6, d13 │ │ │ │ vadd.f64 d6, d6, d13 │ │ │ │ - vldr d13, [sp, #8] │ │ │ │ - vstr d2, [r2] │ │ │ │ + vldr d13, [sp, #16] │ │ │ │ + vstr d2, [r3] │ │ │ │ vadd.f64 d2, d5, d4 │ │ │ │ - ldr r2, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d8, d0, d2 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ - vldr d0, [sp, #112] @ 0x70 │ │ │ │ + vldr d0, [sp, #48] @ 0x30 │ │ │ │ vstr d8, [r5] │ │ │ │ - vldr d8, [sp] │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ vstr d2, [r4] │ │ │ │ - vstr d3, [r2] │ │ │ │ + vstr d3, [r3] │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ + ldr r3, [sp, #204] @ 0xcc │ │ │ │ vsub.f64 d9, d9, d8 │ │ │ │ - ldr r2, [sp, #196] @ 0xc4 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - ldr r5, [sp, #168] @ 0xa8 │ │ │ │ - vldr d2, [sp, #24] │ │ │ │ - vadd.f64 d4, d9, d5 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vsub.f64 d5, d5, d9 │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ + ldr r5, [sp, #160] @ 0xa0 │ │ │ │ + vstr d6, [r3] │ │ │ │ vadd.f64 d6, d10, d7 │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d7, d10, d7 │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #188] @ 0xbc │ │ │ │ - vstr d5, [r0] │ │ │ │ + ldr r4, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d4, d9, d5 │ │ │ │ + vsub.f64 d5, d5, d9 │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #196] @ 0xc4 │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d3, d1 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d2, d0 │ │ │ │ - vstr d4, [r5] │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d4, [r4] │ │ │ │ + vstr d6, [r5] │ │ │ │ vadd.f64 d6, d13, d11 │ │ │ │ - ldr r2, [sp, #156] @ 0x9c │ │ │ │ + ldr r5, [sp, #164] @ 0xa4 │ │ │ │ + ldr r4, [sp, #180] @ 0xb4 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #172] @ 0xac │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d4, [r5] │ │ │ │ + vstr d6, [r4] │ │ │ │ vsub.f64 d6, d0, d2 │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ - vldr d2, [pc, #980] @ 22170 │ │ │ │ + ldr r5, [sp, #168] @ 0xa8 │ │ │ │ + ldr r4, [sp, #184] @ 0xb8 │ │ │ │ + vldr d9, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d13, d11 │ │ │ │ - vstr d5, [r2] │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d3, d1 │ │ │ │ vldr d11, [sp, #392] @ 0x188 │ │ │ │ + vldr d8, [sp, #400] @ 0x190 │ │ │ │ + vldr d4, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d5, [r5] │ │ │ │ + vstr d7, [r4] │ │ │ │ + vsub.f64 d7, d3, d1 │ │ │ │ + ldr r5, [sp, #172] @ 0xac │ │ │ │ vldr d1, [sp, #376] @ 0x178 │ │ │ │ vldr d3, [sp, #640] @ 0x280 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + ldr r4, [sp, #188] @ 0xbc │ │ │ │ vsub.f64 d7, d1, d11 │ │ │ │ - vldr d8, [sp, #400] @ 0x190 │ │ │ │ - vldr d9, [sp, #384] @ 0x180 │ │ │ │ - ldr r2, [sp, #180] @ 0xb4 │ │ │ │ - vldr d4, [sp, #440] @ 0x1b8 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ vldr d0, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vldr d2, [pc, #988] @ 23e88 │ │ │ │ + vstr d5, [r4] │ │ │ │ vldr d5, [sp, #632] @ 0x278 │ │ │ │ + vstr d6, [r5] │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vmul.f64 d6, d0, d12 │ │ │ │ + vldr d0, [sp, #592] @ 0x250 │ │ │ │ vsub.f64 d1, d3, d7 │ │ │ │ vadd.f64 d11, d3, d7 │ │ │ │ - vsub.f64 d7, d8, d9 │ │ │ │ - ldr r2, [sp, #164] @ 0xa4 │ │ │ │ vldr d3, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d8, [sp, #576] @ 0x240 │ │ │ │ + vsub.f64 d7, d8, d9 │ │ │ │ vldr d9, [sp, #272] @ 0x110 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vmul.f64 d6, d0, d12 │ │ │ │ - vldr d0, [sp, #592] @ 0x250 │ │ │ │ + vldr d8, [sp, #576] @ 0x240 │ │ │ │ vmla.f64 d6, d3, d15 │ │ │ │ vldr d3, [sp, #328] @ 0x148 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ vadd.f64 d13, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ vmul.f64 d5, d4, d12 │ │ │ │ vldr d4, [sp, #424] @ 0x1a8 │ │ │ │ vnmls.f64 d5, d4, d15 │ │ │ │ vadd.f64 d10, d5, d6 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d3, d8 │ │ │ │ vldr d8, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d5, d8, d0 │ │ │ │ - vldr d8, [pc, #816] @ 22178 │ │ │ │ - vldr d0, [pc, #820] @ 22180 │ │ │ │ + vldr d8, [pc, #892] @ 23e90 │ │ │ │ + vldr d0, [pc, #896] @ 23e98 │ │ │ │ vmul.f64 d3, d5, d8 │ │ │ │ vnmls.f64 d3, d6, d0 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d5, d0 │ │ │ │ vldr d5, [sp, #528] @ 0x210 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ - vstr d6, [sp, #16] │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ + vstr d6, [sp, #24] │ │ │ │ vsub.f64 d6, d9, d5 │ │ │ │ - vldr d9, [sp, #544] @ 0x220 │ │ │ │ vldr d5, [sp, #280] @ 0x118 │ │ │ │ + vldr d9, [sp, #544] @ 0x220 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ - vldr d9, [pc, #780] @ 22188 │ │ │ │ + vldr d9, [pc, #856] @ 23ea0 │ │ │ │ vmul.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmla.f64 d3, d6, d9 │ │ │ │ - vldr d9, [sp, #272] @ 0x110 │ │ │ │ vnmls.f64 d5, d6, d2 │ │ │ │ - vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d3, [sp] │ │ │ │ + vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d3, [sp, #8] │ │ │ │ vmul.f64 d3, d6, d15 │ │ │ │ vmla.f64 d3, d2, d12 │ │ │ │ vldr d2, [sp, #472] @ 0x1d8 │ │ │ │ vmul.f64 d6, d2, d12 │ │ │ │ vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r3, [sp, #104] @ 0x68 │ │ │ │ + vldr d9, [sp, #272] @ 0x110 │ │ │ │ vnmls.f64 d6, d2, d15 │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d2, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vstr d2, [sp, #24] │ │ │ │ + vldr d3, [sp, #544] @ 0x220 │ │ │ │ + vstr d2, [sp, #32] │ │ │ │ vldr d2, [sp, #528] @ 0x210 │ │ │ │ vadd.f64 d2, d9, d2 │ │ │ │ vldr d9, [sp, #280] @ 0x118 │ │ │ │ - vldr d3, [sp, #544] @ 0x220 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ - ldr r4, [sp, #108] @ 0x6c │ │ │ │ vadd.f64 d3, d9, d3 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ - ldr r0, [sp, #228] @ 0xe4 │ │ │ │ vmul.f64 d0, d3, d0 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vmla.f64 d0, d2, d8 │ │ │ │ - vldr d8, [sp, #344] @ 0x158 │ │ │ │ vnmls.f64 d3, d2, d9 │ │ │ │ + vldr d8, [sp, #344] @ 0x158 │ │ │ │ vldr d2, [sp, #576] @ 0x240 │ │ │ │ - vldr d9, [pc, #652] @ 22188 │ │ │ │ - vstr d0, [sp, #32] │ │ │ │ + vldr d9, [pc, #732] @ 23ea0 │ │ │ │ + vstr d0, [sp, #40] @ 0x28 │ │ │ │ vldr d0, [sp, #592] @ 0x250 │ │ │ │ - vstr d3, [sp, #112] @ 0x70 │ │ │ │ + vstr d3, [sp, #48] @ 0x30 │ │ │ │ vldr d3, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ vsub.f64 d2, d8, d0 │ │ │ │ + vldr d0, [pc, #680] @ 23e88 │ │ │ │ vmov.f64 d8, d9 │ │ │ │ - vldr d0, [pc, #596] @ 22170 │ │ │ │ vmul.f64 d9, d2, d9 │ │ │ │ vnmls.f64 d9, d3, d0 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vmla.f64 d3, d2, d0 │ │ │ │ - vldr d0, [sp] │ │ │ │ + vldr d0, [sp, #8] │ │ │ │ vadd.f64 d2, d1, d4 │ │ │ │ vsub.f64 d4, d1, d4 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vadd.f64 d0, d5, d3 │ │ │ │ vsub.f64 d3, d5, d3 │ │ │ │ - vldr d5, [sp] │ │ │ │ - vstr d8, [r2] │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vstr d8, [r3] │ │ │ │ vstr d2, [r4] │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d9, d9, d5 │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ + ldr r3, [sp, #108] @ 0x6c │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + ldr r4, [sp, #124] @ 0x7c │ │ │ │ vadd.f64 d8, d0, d2 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ + vldr d0, [sp, #32] │ │ │ │ vadd.f64 d6, d9, d7 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ - vldr d9, [sp, #32] │ │ │ │ vstr d8, [r4] │ │ │ │ vsub.f64 d5, d11, d0 │ │ │ │ - vstr d2, [r2] │ │ │ │ + vstr d2, [r3] │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vldr d8, [pc, #476] @ 22178 │ │ │ │ - vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #100] @ 0x64 │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #104] @ 0x68 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vadd.f64 d6, d3, d9 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ + vldr d8, [pc, #560] @ 23e90 │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #116] @ 0x74 │ │ │ │ + vstr d6, [r3] │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d11, d0 │ │ │ │ - vldr d0, [pc, #432] @ 22170 │ │ │ │ + vldr d9, [sp, #40] @ 0x28 │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d6, d3, d9 │ │ │ │ + ldr r4, [sp, #236] @ 0xec │ │ │ │ + vldr d11, [sp, #384] @ 0x180 │ │ │ │ + vldr d0, [pc, #500] @ 23e88 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r0] │ │ │ │ + vadd.f64 d6, d1, d2 │ │ │ │ + vstr d4, [r4] │ │ │ │ vstr d7, [r6] │ │ │ │ vadd.f64 d7, d13, d10 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ vsub.f64 d13, d13, d10 │ │ │ │ - vldr d2, [sp, #112] @ 0x70 │ │ │ │ - ldr r0, [sp, #232] @ 0xe8 │ │ │ │ - vldr d11, [sp, #384] @ 0x180 │ │ │ │ - vadd.f64 d6, d1, d2 │ │ │ │ - vldr d10, [sp, #536] @ 0x218 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d4, [r2] │ │ │ │ + vstr d7, [r7] │ │ │ │ vsub.f64 d7, d2, d1 │ │ │ │ - ldr r0, [sp, #236] @ 0xec │ │ │ │ - ldr r3, [sp, #240] @ 0xf0 │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ vldr d4, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d2, [pc, #464] @ 23ea0 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d3, d9 │ │ │ │ vldr d3, [sp, #496] @ 0x1f0 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vldr d2, [pc, #360] @ 22188 │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d7, d13 │ │ │ │ - ldr r0, [sp, #244] @ 0xf4 │ │ │ │ vsub.f64 d13, d13, d7 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vstr d6, [r1] │ │ │ │ - vstr d13, [r3] │ │ │ │ + ldr r2, [sp, #244] @ 0xf4 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vstr d6, [r0] │ │ │ │ + vstr d13, [r1] │ │ │ │ vldr d13, [sp, #400] @ 0x190 │ │ │ │ - vldr d5, [sp, #648] @ 0x288 │ │ │ │ vldr d6, [sp, #624] @ 0x270 │ │ │ │ + vldr d5, [sp, #648] @ 0x288 │ │ │ │ vadd.f64 d7, d11, d13 │ │ │ │ vldr d11, [sp, #392] @ 0x188 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vsub.f64 d1, d5, d7 │ │ │ │ vadd.f64 d13, d5, d7 │ │ │ │ vldr d5, [sp, #376] @ 0x178 │ │ │ │ vadd.f64 d7, d5, d11 │ │ │ │ vldr d5, [sp, #432] @ 0x1b0 │ │ │ │ - vnmls.f64 d4, d5, d12 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ + vnmls.f64 d4, d5, d12 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #288] @ 0x120 │ │ │ │ - vstr d6, [sp] │ │ │ │ + vstr d6, [sp, #8] │ │ │ │ vmul.f64 d6, d3, d15 │ │ │ │ vldr d3, [sp, #480] @ 0x1e0 │ │ │ │ vmla.f64 d6, d3, d12 │ │ │ │ vldr d3, [sp, #600] @ 0x258 │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ vadd.f64 d9, d4, d6 │ │ │ │ vldr d4, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d6, d4, d3 │ │ │ │ vldr d3, [sp, #352] @ 0x160 │ │ │ │ vldr d4, [sp, #584] @ 0x248 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ vmul.f64 d3, d4, d0 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ - vmla.f64 d4, d6, d0 │ │ │ │ vnmls.f64 d3, d6, d2 │ │ │ │ - vstr d4, [sp, #24] │ │ │ │ + vmla.f64 d4, d6, d0 │ │ │ │ + vstr d3, [sp, #24] │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ + vldr d10, [sp, #536] @ 0x218 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d4, d7, d10 │ │ │ │ - vldr d7, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ vldr d10, [sp, #552] @ 0x228 │ │ │ │ - vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ - ldr r2, [sp, #204] @ 0xcc │ │ │ │ + vldr d7, [sp, #680] @ 0x2a8 │ │ │ │ vsub.f64 d6, d7, d10 │ │ │ │ - vldr d10, [pc, #164] @ 22180 │ │ │ │ + vldr d10, [pc, #244] @ 23e98 │ │ │ │ vmul.f64 d3, d6, d10 │ │ │ │ vmla.f64 d3, d4, d8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vnmls.f64 d4, d6, d8 │ │ │ │ vldr d6, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d3, [sp, #32] │ │ │ │ - vstr d4, [sp, #72] @ 0x48 │ │ │ │ + vstr d3, [sp, #40] @ 0x28 │ │ │ │ + vstr d4, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d4, d2, d12 │ │ │ │ + vldr d2, [sp, #496] @ 0x1f0 │ │ │ │ vmla.f64 d4, d6, d15 │ │ │ │ vldr d6, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d2, [sp, #496] @ 0x1f0 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vnmls.f64 d6, d2, d12 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vldr d6, [sp, #288] @ 0x120 │ │ │ │ vldr d4, [sp, #536] @ 0x218 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ vadd.f64 d4, d6, d4 │ │ │ │ vldr d6, [sp, #552] @ 0x228 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vmov.f64 d6, d0 │ │ │ │ vmul.f64 d0, d3, d0 │ │ │ │ vmov.f64 d7, d0 │ │ │ │ - vldr d0, [pc, #72] @ 22188 │ │ │ │ + vldr d0, [pc, #152] @ 23ea0 │ │ │ │ vmla.f64 d7, d4, d0 │ │ │ │ vmul.f64 d4, d4, d6 │ │ │ │ - vldr d0, [pc, #60] @ 22188 │ │ │ │ + vldr d0, [pc, #140] @ 23ea0 │ │ │ │ vmov.f64 d6, d4 │ │ │ │ vnmls.f64 d6, d3, d0 │ │ │ │ - vstr d7, [sp, #80] @ 0x50 │ │ │ │ - vldr d7, [sp, #336] @ 0x150 │ │ │ │ + vstr d7, [sp, #88] @ 0x58 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ - vstr d6, [sp, #88] @ 0x58 │ │ │ │ + vldr d7, [sp, #336] @ 0x150 │ │ │ │ + vstr d6, [sp, #96] @ 0x60 │ │ │ │ vldr d6, [sp, #600] @ 0x258 │ │ │ │ - b.n 22190 │ │ │ │ - nop.w │ │ │ │ - add r6, pc, #44 @ (adr r6, 221a0 ) │ │ │ │ - subs r4, #105 @ 0x69 │ │ │ │ - ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ - ldr r0, [r1, #12] │ │ │ │ - subs r1, #174 @ 0xae │ │ │ │ - stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 22410 ) │ │ │ │ - cmp r1, #14 │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ - subs r7, #234 @ 0xea │ │ │ │ - ldrb r0, [r6, r2] │ │ │ │ - ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ - str r7, [r2, #40] @ 0x28 │ │ │ │ - subs r7, #239 @ 0xef │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vldr d7, [sp, #352] @ 0x160 │ │ │ │ vldr d6, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ - vldr d6, [sp, #32] │ │ │ │ - vldr d7, [sp, #72] @ 0x48 │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d10, d4, d10 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d3, d0 │ │ │ │ vnmls.f64 d10, d3, d8 │ │ │ │ + vmla.f64 d4, d3, d0 │ │ │ │ vadd.f64 d3, d1, d5 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ vadd.f64 d0, d6, d10 │ │ │ │ vsub.f64 d10, d10, d6 │ │ │ │ - vldr d6, [sp] │ │ │ │ vsub.f64 d8, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ vadd.f64 d0, d7, d4 │ │ │ │ vsub.f64 d4, d7, d4 │ │ │ │ - vstr d8, [r2] │ │ │ │ - vstr d3, [sl] │ │ │ │ - vldr d8, [sp] │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - ldr r2, [sp, #208] @ 0xd0 │ │ │ │ + vstr d8, [r3] │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + vstr d3, [fp] │ │ │ │ + b.n 23ea8 │ │ │ │ + nop │ │ │ │ + add r6, pc, #44 @ (adr r6, 23eb8 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ + ldr r0, [r1, #12] │ │ │ │ + subs r1, #174 @ 0xae │ │ │ │ + stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + add r1, pc, #652 @ (adr r1, 24128 ) │ │ │ │ + cmp r1, #14 │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ + subs r7, #234 @ 0xea │ │ │ │ + ldrb r0, [r6, r2] │ │ │ │ + ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ + str r7, [r2, #40] @ 0x28 │ │ │ │ + subs r7, #239 @ 0xef │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d3, d8, d3 │ │ │ │ vadd.f64 d8, d0, d3 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - vstr d8, [r9] │ │ │ │ - vstr d3, [r2] │ │ │ │ + vstr d8, [sl] │ │ │ │ + vstr d3, [r3] │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ - ldr r2, [sp, #212] @ 0xd4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #220] @ 0xdc │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ + ldr r3, [sp, #220] @ 0xdc │ │ │ │ + vstr d3, [r3] │ │ │ │ + ldr r3, [sp, #228] @ 0xe4 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ + vldr d4, [sp, #24] │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vldr d1, [sp, #80] @ 0x50 │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ + ldr r7, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d6, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vldr d0, [sp, #88] @ 0x58 │ │ │ │ - ldr r6, [sp, #44] @ 0x2c │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ - vstr d6, [r2] │ │ │ │ + ldrd r5, r6, [sp, #56] @ 0x38 │ │ │ │ + vldr d0, [sp, #96] @ 0x60 │ │ │ │ + ldrd r1, r0, [sp, #64] @ 0x40 │ │ │ │ + vstr d6, [r3] │ │ │ │ vadd.f64 d6, d4, d1 │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ - ldr r1, [sp, #68] @ 0x44 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d7, [r7] │ │ │ │ vadd.f64 d7, d13, d2 │ │ │ │ vsub.f64 d13, d13, d2 │ │ │ │ + ldr r4, [sp, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ + ldr r3, [sp, #848] @ 0x350 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d3, d0 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ vstr d5, [r4] │ │ │ │ vstr d7, [r5] │ │ │ │ vadd.f64 d7, d11, d9 │ │ │ │ - ldr r5, [sp, #60] @ 0x3c │ │ │ │ vsub.f64 d11, d11, d9 │ │ │ │ + str r3, [sp, #848] @ 0x350 │ │ │ │ + ldr r3, [sp, #736] @ 0x2e0 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + add lr, r3 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #740] @ 0x2e4 │ │ │ │ vstr d5, [r6] │ │ │ │ - vstr d7, [r5] │ │ │ │ + eor.w r9, r9, r3 │ │ │ │ + ldr r6, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #852] @ 0x354 │ │ │ │ + vstr d7, [r6] │ │ │ │ vsub.f64 d7, d0, d3 │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d6, d13, d7 │ │ │ │ vadd.f64 d13, d13, d7 │ │ │ │ vsub.f64 d7, d4, d1 │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d6, [r1] │ │ │ │ vadd.f64 d6, d7, d11 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d11, d11, d7 │ │ │ │ - vstr d13, [r6] │ │ │ │ - vstr d6, [r1] │ │ │ │ - vstr d11, [r3] │ │ │ │ - ldr r3, [sp, #848] @ 0x350 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #848] @ 0x350 │ │ │ │ - ldr r3, [sp, #736] @ 0x2e0 │ │ │ │ - add ip, r3 │ │ │ │ - add lr, r3 │ │ │ │ - ldr r3, [sp, #740] @ 0x2e4 │ │ │ │ - eor.w r8, r8, r3 │ │ │ │ - ldrd r2, r3, [sp, #848] @ 0x350 │ │ │ │ + vstr d13, [r1] │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #848] @ 0x350 │ │ │ │ + vstr d11, [r0] │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 21110 │ │ │ │ + bne.w 22dc8 │ │ │ │ add.w sp, sp, #748 @ 0x2ec │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -000222dc : │ │ │ │ - ldr r2, [pc, #8] @ (222e8 ) │ │ │ │ - ldr r1, [pc, #12] @ (222ec ) │ │ │ │ +00023fb4 : │ │ │ │ + ldr r2, [pc, #8] @ (23fc0 ) │ │ │ │ + ldr r1, [pc, #12] @ (23fc4 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - ldr r0, [sp, #304] @ 0x130 │ │ │ │ - movs r7, r0 │ │ │ │ - ldc 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r0 │ │ │ │ + sbcs.w r0, r4, r7 │ │ │ │ + stc 15, cr15, [fp, #1020] @ 0x3fc │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r1 │ │ │ │ - vpush {d8-d15} │ │ │ │ - subw sp, sp, #1684 @ 0x694 │ │ │ │ - mov.w r1, #1008 @ 0x3f0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov r9, r3 │ │ │ │ - ldr.w r3, [pc, #1504] @ 228e8 │ │ │ │ - ldr.w r0, [sp, #1784] @ 0x6f8 │ │ │ │ - add r3, pc │ │ │ │ - mla r6, r1, r0, r2 │ │ │ │ - ldr.w r1, [sp, #1788] @ 0x6fc │ │ │ │ - cmp r0, r1 │ │ │ │ - bge.w 25128 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + vpush {d8-d15} │ │ │ │ + subw sp, sp, #1692 @ 0x69c │ │ │ │ + ldr.w r1, [sp, #1792] @ 0x700 │ │ │ │ + ldr.w r3, [pc, #1576] @ 24618 │ │ │ │ + rsb r1, r1, r1, lsl #6 │ │ │ │ + add.w r6, r2, r1, lsl #4 │ │ │ │ ldr.w r2, [sp, #1792] @ 0x700 │ │ │ │ - mov ip, r8 │ │ │ │ - mov lr, r9 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str.w r2, [sp, #1672] @ 0x688 │ │ │ │ - ldr.w r2, [pc, #1468] @ 228ec │ │ │ │ + add r3, pc │ │ │ │ + ldr.w r1, [sp, #1796] @ 0x704 │ │ │ │ + cmp r2, r1 │ │ │ │ + bge.w 26ebc │ │ │ │ + ldr.w r2, [sp, #1800] @ 0x708 │ │ │ │ + mov sl, r8 │ │ │ │ + mov r8, r0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str.w r2, [sp, #1680] @ 0x690 │ │ │ │ + ldr.w r2, [pc, #1536] @ 2461c │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str.w r3, [sp, #1676] @ 0x68c │ │ │ │ - mov.w r3, lr, lsl #8 │ │ │ │ + str.w r3, [sp, #1684] @ 0x694 │ │ │ │ + mov.w r3, r9, lsl #8 │ │ │ │ + vldr d0, [r6, #240] @ 0xf0 │ │ │ │ + add.w ip, r9, r9, lsl #1 │ │ │ │ + add.w r1, sl, r3 │ │ │ │ vldr d2, [r6, #504] @ 0x1f8 │ │ │ │ - add.w r1, ip, r3 │ │ │ │ - adds r2, r7, r3 │ │ │ │ - vldr d7, [r6, #496] @ 0x1f0 │ │ │ │ - str r2, [sp, #0] │ │ │ │ + add.w r2, r8, r3 │ │ │ │ + mov.w fp, ip, lsl #4 │ │ │ │ vldr d6, [r1] │ │ │ │ + str r2, [sp, #16] │ │ │ │ vldr d5, [r2] │ │ │ │ - mov.w r2, lr, lsl #7 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - adds r1, r7, r2 │ │ │ │ + mov.w r2, r9, lsl #7 │ │ │ │ + str r1, [sp, #24] │ │ │ │ + vldr d7, [r6, #496] @ 0x1f0 │ │ │ │ + add.w r1, r8, r2 │ │ │ │ + add r2, sl │ │ │ │ + add.w r4, r2, r3 │ │ │ │ + add.w r0, r1, r3 │ │ │ │ vmul.f64 d1, d6, d2 │ │ │ │ - add r2, ip │ │ │ │ - vmla.f64 d1, d5, d7 │ │ │ │ - vmul.f64 d5, d5, d2 │ │ │ │ - adds r5, r2, r3 │ │ │ │ - vldr d0, [r6, #240] @ 0xf0 │ │ │ │ vldr d8, [r2] │ │ │ │ - adds r0, r1, r3 │ │ │ │ + str r1, [sp, #32] │ │ │ │ + vldr d9, [r4] │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ + mov.w r2, r9, lsl #6 │ │ │ │ vldr d10, [r6, #760] @ 0x2f8 │ │ │ │ + vmla.f64 d1, d5, d7 │ │ │ │ + vmul.f64 d5, d5, d2 │ │ │ │ + add.w r5, sl, r2 │ │ │ │ + vldr d3, [r8] │ │ │ │ + str r0, [sp, #48] @ 0x30 │ │ │ │ + vldr d4, [sl] │ │ │ │ + str r4, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ + str r2, [sp, #60] @ 0x3c │ │ │ │ vldr d6, [r6, #248] @ 0xf8 │ │ │ │ - vldr d9, [r5] │ │ │ │ - vldr d3, [r7] │ │ │ │ vmul.f64 d2, d8, d6 │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ vmla.f64 d2, d7, d0 │ │ │ │ vldr d7, [r0] │ │ │ │ - vldr d4, [ip] │ │ │ │ - str r2, [sp, #24] │ │ │ │ - mov.w r2, lr, lsl #6 │ │ │ │ vnmls.f64 d6, d8, d0 │ │ │ │ - vldr d0, [r6, #752] @ 0x2f0 │ │ │ │ vmul.f64 d8, d9, d10 │ │ │ │ - add.w r4, ip, r2 │ │ │ │ - str r0, [sp, #32] │ │ │ │ - adds r0, r7, r2 │ │ │ │ + add.w r0, r8, r2 │ │ │ │ + vldr d0, [r6, #752] @ 0x2f0 │ │ │ │ + add.w r7, r0, r3 │ │ │ │ vmla.f64 d8, d7, d0 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - adds r2, r4, r3 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ - adds r5, r0, r3 │ │ │ │ - str r1, [sp, #16] │ │ │ │ vnmls.f64 d7, d9, d0 │ │ │ │ vadd.f64 d9, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vadd.f64 d0, d2, d8 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ vadd.f64 d11, d9, d0 │ │ │ │ vsub.f64 d0, d9, d0 │ │ │ │ - vstr d0, [sp, #624] @ 0x270 │ │ │ │ + vstr d11, [sp, #624] @ 0x270 │ │ │ │ + vstr d0, [sp, #632] @ 0x278 │ │ │ │ vsub.f64 d0, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ - vstr d11, [sp, #616] @ 0x268 │ │ │ │ vsub.f64 d13, d0, d2 │ │ │ │ vadd.f64 d2, d0, d2 │ │ │ │ - vstr d2, [sp, #640] @ 0x280 │ │ │ │ + vstr d13, [sp, #640] @ 0x280 │ │ │ │ + vstr d2, [sp, #648] @ 0x288 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [r6, #112] @ 0x70 │ │ │ │ - vstr d13, [sp, #632] @ 0x278 │ │ │ │ - vadd.f64 d12, d3, d2 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ + vadd.f64 d12, d3, d2 │ │ │ │ vadd.f64 d15, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - vstr d12, [sp, #656] @ 0x290 │ │ │ │ - vstr d5, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d1, [sp, #656] @ 0x290 │ │ │ │ + vstr d12, [sp, #664] @ 0x298 │ │ │ │ + vstr d15, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d5, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d5, [r5] │ │ │ │ vldr d12, [r6, #120] @ 0x78 │ │ │ │ - vldr d5, [r4] │ │ │ │ - vstr d1, [sp, #648] @ 0x288 │ │ │ │ - vstr d15, [sp, #664] @ 0x298 │ │ │ │ + strd r0, r5, [sp, #64] @ 0x40 │ │ │ │ + add r5, r3 │ │ │ │ + mov.w r0, r9, lsl #3 │ │ │ │ + vldr d10, [r6, #376] @ 0x178 │ │ │ │ + sub.w r4, r0, r9 │ │ │ │ + vldr d4, [r6, #632] @ 0x278 │ │ │ │ + mov.w r2, r4, lsl #6 │ │ │ │ + str r7, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d11, d5, d12 │ │ │ │ vmul.f64 d12, d7, d12 │ │ │ │ - str r0, [sp, #44] @ 0x2c │ │ │ │ + vldr d8, [r6, #888] @ 0x378 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + add.w r4, r8, r2 │ │ │ │ + str r0, [sp, #8] │ │ │ │ + mov.w r0, r9, lsl #5 │ │ │ │ + str r5, [sp, #76] @ 0x4c │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ vmla.f64 d11, d7, d6 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ - vldr d4, [r6, #632] @ 0x278 │ │ │ │ vnmls.f64 d12, d5, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mov.w r2, #448 @ 0x1c0 │ │ │ │ + vldr d6, [r5] │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, sl, r2 │ │ │ │ + mov.w r2, ip, lsl #6 │ │ │ │ vldr d7, [r6, #624] @ 0x270 │ │ │ │ - vldr d5, [r5] │ │ │ │ + add.w r5, sl, r2 │ │ │ │ + add.w r1, r8, r2 │ │ │ │ + add.w r2, sl, r0 │ │ │ │ + str r7, [sp, #84] @ 0x54 │ │ │ │ vmul.f64 d1, d6, d4 │ │ │ │ - vldr d8, [r6, #888] @ 0x378 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - str r5, [sp, #52] @ 0x34 │ │ │ │ + vldr d2, [r7] │ │ │ │ + add.w r7, r8, r0 │ │ │ │ + strd r1, r5, [sp, #88] @ 0x58 │ │ │ │ + sub.w r0, r0, r9 │ │ │ │ + vldr d9, [r5] │ │ │ │ vmla.f64 d1, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - add.w r0, ip, r2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - movs r2, #192 @ 0xc0 │ │ │ │ - vldr d10, [r6, #376] @ 0x178 │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ - vldr d2, [r0] │ │ │ │ + vmul.f64 d4, d2, d8 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r7, r3 │ │ │ │ vldr d6, [r6, #880] @ 0x370 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vldr d7, [r1] │ │ │ │ - vmul.f64 d4, d2, d8 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ - vsub.f64 d3, d11, d1 │ │ │ │ + vsub.f64 d0, d11, d1 │ │ │ │ + vadd.f64 d11, d11, d1 │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vldr d8, [r6, #368] @ 0x170 │ │ │ │ - vadd.f64 d11, d11, d1 │ │ │ │ - vldr d9, [r2] │ │ │ │ - vsub.f64 d0, d12, d5 │ │ │ │ + vsub.f64 d3, d12, d5 │ │ │ │ vadd.f64 d12, d12, d5 │ │ │ │ vnmls.f64 d7, d2, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ + vldr d6, [r1] │ │ │ │ vmul.f64 d2, d9, d10 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ - mov.w r2, lr, lsl #5 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ + add.w r1, r2, r3 │ │ │ │ vmla.f64 d2, d6, d8 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ - adds r0, r2, r3 │ │ │ │ - str r1, [sp, #60] @ 0x3c │ │ │ │ - adds r1, r5, r3 │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d6, d9, d8 │ │ │ │ - str r5, [sp, #76] @ 0x4c │ │ │ │ - vsub.f64 d8, d4, d2 │ │ │ │ + vsub.f64 d9, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ - vsub.f64 d9, d7, d6 │ │ │ │ + vsub.f64 d8, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d10, d11, d4 │ │ │ │ vsub.f64 d4, d4, d11 │ │ │ │ - vldr d11, [pc, #960] @ 228d0 │ │ │ │ + vldr d11, [pc, #984] @ 24600 │ │ │ │ vadd.f64 d6, d12, d7 │ │ │ │ vsub.f64 d14, d12, d7 │ │ │ │ - vsub.f64 d7, d0, d3 │ │ │ │ - vadd.f64 d3, d0, d3 │ │ │ │ - vstr d4, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d4, [pc, #944] @ 228d8 │ │ │ │ - vstr d6, [sp, #704] @ 0x2c0 │ │ │ │ - vadd.f64 d6, d8, d9 │ │ │ │ - vsub.f64 d8, d8, d9 │ │ │ │ - vstr d10, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d14, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d12, [pc, #928] @ 228e0 │ │ │ │ + vldr d12, [pc, #980] @ 24608 │ │ │ │ + vsub.f64 d7, d3, d0 │ │ │ │ + vadd.f64 d3, d3, d0 │ │ │ │ + vstr d10, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d4, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d4, [pc, #968] @ 24610 │ │ │ │ + vstr d14, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d6, [sp, #712] @ 0x2c8 │ │ │ │ + vadd.f64 d6, d9, d8 │ │ │ │ + vsub.f64 d8, d9, d8 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vmov.f64 d6, d4 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vmul.f64 d4, d7, d4 │ │ │ │ vadd.f64 d7, d3, d8 │ │ │ │ vsub.f64 d8, d8, d3 │ │ │ │ - vstr d5, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d5, [sp, #720] @ 0x2d0 │ │ │ │ + vmul.f64 d2, d7, d6 │ │ │ │ vmul.f64 d3, d8, d6 │ │ │ │ + vstr d4, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d4, [r7] │ │ │ │ + vstr d2, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d3, [sp, #744] @ 0x2e8 │ │ │ │ vldr d5, [r2] │ │ │ │ - vmul.f64 d2, d7, d6 │ │ │ │ - vstr d4, [sp, #720] @ 0x2d0 │ │ │ │ + strd r7, r2, [sp, #96] @ 0x60 │ │ │ │ + add.w r2, r9, r9, lsl #2 │ │ │ │ vldr d6, [r6, #48] @ 0x30 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vstr d3, [sp, #736] @ 0x2e0 │ │ │ │ + strd r4, r1, [sp, #104] @ 0x68 │ │ │ │ vldr d3, [r6, #56] @ 0x38 │ │ │ │ - vstr d2, [sp, #728] @ 0x2d8 │ │ │ │ - str r1, [sp, #84] @ 0x54 │ │ │ │ + vldr d2, [r1] │ │ │ │ + mov.w r1, r2, lsl #5 │ │ │ │ + add.w r7, r8, r1 │ │ │ │ + add r1, sl │ │ │ │ + vldr d8, [r6, #312] @ 0x138 │ │ │ │ + add.w r5, r7, r3 │ │ │ │ vmul.f64 d7, d5, d3 │ │ │ │ - vldr d2, [r0] │ │ │ │ + vldr d1, [r6, #568] @ 0x238 │ │ │ │ + strd r7, r1, [sp, #112] @ 0x70 │ │ │ │ + vldr d0, [r1] │ │ │ │ + str r5, [sp, #120] @ 0x78 │ │ │ │ + vldr d10, [r6, #824] @ 0x338 │ │ │ │ vmla.f64 d7, d4, d6 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - vldr d1, [r6, #568] @ 0x238 │ │ │ │ vldr d3, [r6, #560] @ 0x230 │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ vnmls.f64 d4, d5, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ + vldr d6, [r4] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - str r0, [sp, #88] @ 0x58 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vldr d8, [r6, #312] @ 0x138 │ │ │ │ + mov r4, r1 │ │ │ │ + mov.w r1, r9, lsl #4 │ │ │ │ + add r4, r3 │ │ │ │ + sub.w lr, r1, r9 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - add.w r0, ip, r2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ vldr d1, [r6, #304] @ 0x130 │ │ │ │ - adds r2, r0, r3 │ │ │ │ - adds r5, r1, r3 │ │ │ │ - vldr d10, [r6, #824] @ 0x338 │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ - vldr d0, [r0] │ │ │ │ - str r2, [sp, #104] @ 0x68 │ │ │ │ - str r0, [sp, #96] @ 0x60 │ │ │ │ - str r1, [sp, #92] @ 0x5c │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ - str r5, [sp, #100] @ 0x64 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r1] │ │ │ │ + vldr d5, [r7] │ │ │ │ + mov.w r7, lr, lsl #5 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vmul.f64 d6, d0, d8 │ │ │ │ vmla.f64 d6, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vldr d8, [r2] │ │ │ │ - mov.w r2, #480 @ 0x1e0 │ │ │ │ + vldr d8, [r4] │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ - vldr d0, [r6, #816] @ 0x330 │ │ │ │ vldr d1, [r5] │ │ │ │ + add.w r5, r8, r7 │ │ │ │ vmul.f64 d9, d8, d10 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ + add r7, sl │ │ │ │ + vldr d0, [r6, #816] @ 0x330 │ │ │ │ + strd r4, r5, [sp, #124] @ 0x7c │ │ │ │ vmla.f64 d9, d1, d0 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ - add.w r0, ip, r2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - movs r2, #224 @ 0xe0 │ │ │ │ - str r1, [sp, #108] @ 0x6c │ │ │ │ - str r0, [sp, #112] @ 0x70 │ │ │ │ vnmls.f64 d1, d8, d0 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ vadd.f64 d0, d6, d9 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ vadd.f64 d8, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vadd.f64 d1, d3, d0 │ │ │ │ + vsub.f64 d3, d3, d0 │ │ │ │ vadd.f64 d9, d4, d6 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ - vsub.f64 d3, d3, d0 │ │ │ │ - vldr d4, [r6, #952] @ 0x3b8 │ │ │ │ vadd.f64 d13, d2, d8 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ - vstr d1, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d1, [sp, #752] @ 0x2f0 │ │ │ │ vsub.f64 d1, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vsub.f64 d8, d2, d3 │ │ │ │ - vstr d13, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d13, [sp, #760] @ 0x2f8 │ │ │ │ vmul.f64 d10, d1, d11 │ │ │ │ - vmul.f64 d1, d1, d12 │ │ │ │ vmul.f64 d5, d7, d12 │ │ │ │ + vmul.f64 d1, d1, d12 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vmla.f64 d7, d6, d12 │ │ │ │ - vmla.f64 d1, d9, d11 │ │ │ │ - vstr d8, [sp, #792] @ 0x318 │ │ │ │ - vadd.f64 d8, d2, d3 │ │ │ │ vnmls.f64 d10, d9, d12 │ │ │ │ - vldr d3, [r1] │ │ │ │ vnmls.f64 d5, d6, d11 │ │ │ │ + vmla.f64 d1, d9, d11 │ │ │ │ + vmla.f64 d7, d6, d12 │ │ │ │ + vstr d10, [sp, #768] @ 0x300 │ │ │ │ vstr d8, [sp, #800] @ 0x320 │ │ │ │ - vstr d7, [sp, #784] @ 0x310 │ │ │ │ + vadd.f64 d8, d2, d3 │ │ │ │ + vstr d1, [sp, #776] @ 0x308 │ │ │ │ + vstr d5, [sp, #784] @ 0x310 │ │ │ │ + vstr d7, [sp, #792] @ 0x318 │ │ │ │ + vstr d8, [sp, #808] @ 0x328 │ │ │ │ + vldr d3, [r5] │ │ │ │ + str r7, [sp, #132] @ 0x84 │ │ │ │ + vldr d5, [r7] │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vldr d4, [r6, #952] @ 0x3b8 │ │ │ │ + vldr d0, [r6, #176] @ 0xb0 │ │ │ │ + mov.w r7, r4, lsl #5 │ │ │ │ vldr d7, [r6, #944] @ 0x3b0 │ │ │ │ - vstr d10, [sp, #760] @ 0x2f8 │ │ │ │ - vstr d5, [sp, #776] @ 0x308 │ │ │ │ - vldr d5, [r0] │ │ │ │ - vstr d1, [sp, #768] @ 0x300 │ │ │ │ - str r5, [sp, #116] @ 0x74 │ │ │ │ + add.w r4, r8, r7 │ │ │ │ + add r7, sl │ │ │ │ vmul.f64 d6, d5, d4 │ │ │ │ - vldr d2, [r2] │ │ │ │ + vldr d1, [r6, #440] @ 0x1b8 │ │ │ │ + strd r4, r7, [sp, #136] @ 0x88 │ │ │ │ + vldr d2, [r7] │ │ │ │ + mov.w r7, ip, lsl #5 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + vldr d10, [r6, #696] @ 0x2b8 │ │ │ │ vmla.f64 d6, d3, d7 │ │ │ │ vmul.f64 d3, d3, d4 │ │ │ │ - vldr d1, [r6, #440] @ 0x1b8 │ │ │ │ vldr d4, [r6, #432] @ 0x1b0 │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ vnmls.f64 d3, d5, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vldr d7, [r4] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - vldr d0, [r6, #176] @ 0xb0 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vldr d10, [r6, #696] @ 0x2b8 │ │ │ │ + add.w r4, r8, r7 │ │ │ │ + mov r5, r4 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - add.w r5, ip, r2 │ │ │ │ - adds r0, r5, r3 │ │ │ │ - adds r1, r4, r3 │ │ │ │ - mov.w r2, lr, lsl #4 │ │ │ │ - str r1, [sp, #132] @ 0x84 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ - vldr d8, [r5] │ │ │ │ vldr d4, [r6, #184] @ 0xb8 │ │ │ │ - str r5, [sp, #128] @ 0x80 │ │ │ │ - str r0, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ - str r4, [sp, #124] @ 0x7c │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [r4] │ │ │ │ + add.w r4, sl, r7 │ │ │ │ + add.w r7, sl, r1 │ │ │ │ + vldr d8, [r4] │ │ │ │ + strd r5, r4, [sp, #144] @ 0x90 │ │ │ │ + add r5, r3 │ │ │ │ vadd.f64 d2, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ + str r5, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d7, d8, d4 │ │ │ │ vmul.f64 d4, d5, d4 │ │ │ │ vmla.f64 d7, d5, d0 │ │ │ │ - vldr d5, [r1] │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ - adds r5, r2, r3 │ │ │ │ - str r1, [sp, #140] @ 0x8c │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, r4, r3 │ │ │ │ vnmls.f64 d4, d8, d0 │ │ │ │ - vldr d8, [r0] │ │ │ │ + add.w r4, r8, r1 │ │ │ │ + add r1, r9 │ │ │ │ + vldr d8, [r5] │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r5, [sp, #156] @ 0x9c │ │ │ │ + add.w r5, r4, r3 │ │ │ │ vldr d0, [r6, #688] @ 0x2b0 │ │ │ │ - adds r0, r1, r3 │ │ │ │ - str r0, [sp, #148] @ 0x94 │ │ │ │ vmul.f64 d9, d8, d10 │ │ │ │ vmla.f64 d9, d5, d0 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vnmls.f64 d5, d8, d0 │ │ │ │ vadd.f64 d8, d7, d9 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ vadd.f64 d14, d1, d8 │ │ │ │ vsub.f64 d1, d1, d8 │ │ │ │ - vadd.f64 d4, d2, d0 │ │ │ │ vsub.f64 d9, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vadd.f64 d4, d2, d0 │ │ │ │ + vstr d14, [sp, #816] @ 0x330 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ - vstr d14, [sp, #808] @ 0x328 │ │ │ │ - vstr d4, [sp, #816] @ 0x330 │ │ │ │ - vadd.f64 d4, d3, d7 │ │ │ │ - vmul.f64 d10, d9, d11 │ │ │ │ vmul.f64 d5, d6, d12 │ │ │ │ + vmul.f64 d10, d9, d11 │ │ │ │ + vstr d4, [sp, #824] @ 0x338 │ │ │ │ + vadd.f64 d4, d3, d7 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ - vadd.f64 d3, d1, d2 │ │ │ │ vsub.f64 d8, d1, d2 │ │ │ │ + vadd.f64 d3, d1, d2 │ │ │ │ + vmov.f64 d13, d5 │ │ │ │ vmla.f64 d10, d4, d12 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ - vmov.f64 d13, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ vmla.f64 d13, d7, d11 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ - vstr d3, [sp, #856] @ 0x358 │ │ │ │ vnmls.f64 d4, d9, d12 │ │ │ │ - vstr d8, [sp, #864] @ 0x360 │ │ │ │ vmov.f64 d14, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vstr d10, [sp, #824] @ 0x338 │ │ │ │ + vstr d10, [sp, #832] @ 0x340 │ │ │ │ + vstr d3, [sp, #864] @ 0x360 │ │ │ │ + vstr d8, [sp, #872] @ 0x368 │ │ │ │ vnmls.f64 d14, d6, d11 │ │ │ │ + vstr d4, [sp, #840] @ 0x348 │ │ │ │ + vstr d13, [sp, #848] @ 0x350 │ │ │ │ + vstr d14, [sp, #856] @ 0x358 │ │ │ │ + vldr d7, [r4] │ │ │ │ + strd r4, r7, [sp, #160] @ 0xa0 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, r3 │ │ │ │ + str r5, [sp, #168] @ 0xa8 │ │ │ │ vldr d6, [r6, #16] │ │ │ │ - vstr d13, [sp, #840] @ 0x348 │ │ │ │ - vstr d4, [sp, #832] @ 0x340 │ │ │ │ + str r7, [sp, #172] @ 0xac │ │ │ │ vldr d4, [r6, #24] │ │ │ │ + vldr d10, [r6, #792] @ 0x318 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - vstr d14, [sp, #848] @ 0x350 │ │ │ │ vmov.f64 d8, d3 │ │ │ │ vmla.f64 d8, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vmov.f64 d15, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ - movs r2, #144 @ 0x90 │ │ │ │ vldr d4, [r6, #536] @ 0x218 │ │ │ │ - vldr d10, [r6, #792] @ 0x318 │ │ │ │ + vmov.f64 d15, d7 │ │ │ │ + vldr d7, [r5] │ │ │ │ vnmls.f64 d15, d5, d6 │ │ │ │ - vldr d5, [r5] │ │ │ │ + vldr d5, [r7] │ │ │ │ + vstr d8, [sp, #224] @ 0xe0 │ │ │ │ vldr d6, [r6, #528] @ 0x210 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - str r5, [sp, #152] @ 0x98 │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - add.w r4, ip, r2 │ │ │ │ + add.w r4, r7, r9 │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ + vstr d15, [sp, #232] @ 0xe8 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [r6, #280] @ 0x118 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - adds r2, r0, r3 │ │ │ │ - adds r1, r4, r3 │ │ │ │ - str r2, [sp, #164] @ 0xa4 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vstr d15, [sp, #208] @ 0xd0 │ │ │ │ - str r0, [sp, #156] @ 0x9c │ │ │ │ - str r1, [sp, #168] @ 0xa8 │ │ │ │ vnmls.f64 d2, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ vadd.f64 d13, d8, d3 │ │ │ │ - vstr d3, [sp, #216] @ 0xd8 │ │ │ │ + vstr d3, [sp, #240] @ 0xf0 │ │ │ │ + str r4, [sp, #448] @ 0x1c0 │ │ │ │ + add.w r4, r8, r7 │ │ │ │ + add r7, sl │ │ │ │ vldr d6, [r6, #272] @ 0x110 │ │ │ │ + add.w r5, r4, r3 │ │ │ │ + strd r4, r7, [sp, #176] @ 0xb0 │ │ │ │ + vldr d5, [r7] │ │ │ │ + str r5, [sp, #184] @ 0xb8 │ │ │ │ + vldr d7, [r4] │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - str r4, [sp, #160] @ 0xa0 │ │ │ │ - vstr d8, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d14, d15, d2 │ │ │ │ + vstr d2, [sp, #248] @ 0xf8 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ - vldr d3, [r6, #152] @ 0x98 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vadd.f64 d14, d15, d2 │ │ │ │ - vstr d2, [sp, #224] @ 0xe0 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r1] │ │ │ │ vldr d6, [r6, #784] @ 0x310 │ │ │ │ - vmul.f64 d15, d5, d10 │ │ │ │ - vstr d9, [sp, #232] @ 0xe8 │ │ │ │ + vstr d9, [sp, #256] @ 0x100 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ - vmul.f64 d10, d7, d10 │ │ │ │ - vmla.f64 d15, d7, d6 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vstr d4, [sp, #240] @ 0xf0 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ - b.n 228f0 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r7, r3 │ │ │ │ + mov.w r7, r2, lsl #4 │ │ │ │ + vldr d5, [r5] │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w r4, r8, r7 │ │ │ │ + add r7, sl │ │ │ │ + b.n 24620 │ │ │ │ + nop │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 22b58 ) │ │ │ │ - subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 22b9c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 248c4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - ldmia r0!, {r1, r2, r4, r5, r7} │ │ │ │ - movs r7, r0 │ │ │ │ + subs r3, #205 @ 0xcd │ │ │ │ + str r7, [r7, #100] @ 0x64 │ │ │ │ + add r0, pc, #632 @ (adr r0, 24890 ) │ │ │ │ + subs r7, #230 @ 0xe6 │ │ │ │ + subs r0, r1, r7 │ │ │ │ + movs r0, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + str r5, [sp, #188] @ 0xbc │ │ │ │ + vstr d4, [sp, #264] @ 0x108 │ │ │ │ + add.w r5, r4, r3 │ │ │ │ + vmul.f64 d15, d5, d10 │ │ │ │ + vmul.f64 d10, d7, d10 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ + vmla.f64 d15, d7, d6 │ │ │ │ + vldr d7, [r4] │ │ │ │ + strd r4, r7, [sp, #192] @ 0xc0 │ │ │ │ + add.w r4, r7, r3 │ │ │ │ + vldr d5, [r7] │ │ │ │ + mov.w r7, #464 @ 0x1d0 │ │ │ │ + str r5, [sp, #200] @ 0xc8 │ │ │ │ vldr d6, [r6, #144] @ 0x90 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - adds r0, r2, r3 │ │ │ │ - vldr d5, [r2] │ │ │ │ - vldr d7, [r5] │ │ │ │ - vldr d2, [r0] │ │ │ │ - vadd.f64 d11, d9, d15 │ │ │ │ - str r5, [sp, #172] @ 0xac │ │ │ │ - str r1, [sp, #180] @ 0xb4 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ - mov.w r2, #464 @ 0x1d0 │ │ │ │ + mul.w r7, r7, r9 │ │ │ │ + vldr d3, [r6, #152] @ 0x98 │ │ │ │ + vldr d2, [r4] │ │ │ │ vadd.f64 d12, d4, d10 │ │ │ │ + vldr d1, [r6, #664] @ 0x298 │ │ │ │ + vadd.f64 d11, d9, d15 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ + vldr d8, [r6, #920] @ 0x398 │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - str r0, [sp, #184] @ 0xb8 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ - vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ vldr d3, [r6, #656] @ 0x290 │ │ │ │ - vldr d1, [r6, #664] @ 0x298 │ │ │ │ - vldr d8, [r6, #920] @ 0x398 │ │ │ │ - str r2, [sp, #192] @ 0xc0 │ │ │ │ + vnmls.f64 d7, d5, d6 │ │ │ │ + vldr d6, [r5] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - str r5, [sp, #188] @ 0xbc │ │ │ │ + add.w r5, r8, r7 │ │ │ │ + add r7, sl │ │ │ │ + strd r4, r5, [sp, #204] @ 0xcc │ │ │ │ + str r7, [sp, #212] @ 0xd4 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ - vldr d3, [r2] │ │ │ │ - movs r2, #208 @ 0xd0 │ │ │ │ - vmul.f64 d1, d3, d8 │ │ │ │ + vldr d3, [r7] │ │ │ │ + mov.w r7, #208 @ 0xd0 │ │ │ │ + mul.w r7, r7, r9 │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vldr d5, [r5] │ │ │ │ - add.w r0, ip, r2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add.w r2, sp, #1496 @ 0x5d8 │ │ │ │ - str r1, [sp, #196] @ 0xc4 │ │ │ │ + vmul.f64 d1, d3, d8 │ │ │ │ + add.w r5, sl, r7 │ │ │ │ + add.w r4, r8, r7 │ │ │ │ + mov.w r7, r0, lsl #4 │ │ │ │ + vldr d9, [r5] │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + strd r4, r5, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r6, #912] @ 0x390 │ │ │ │ - vldr d9, [r0] │ │ │ │ - str r0, [sp, #256] @ 0x100 │ │ │ │ vmla.f64 d1, d5, d6 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vstr d7, [sp, #248] @ 0xf8 │ │ │ │ vldr d8, [r6, #400] @ 0x190 │ │ │ │ + vstr d7, [sp, #272] @ 0x110 │ │ │ │ vldr d7, [r6, #408] @ 0x198 │ │ │ │ vnmls.f64 d5, d3, d6 │ │ │ │ vldr d6, [r6, #408] @ 0x198 │ │ │ │ - vldr d3, [r1] │ │ │ │ + vldr d3, [r4] │ │ │ │ + add.w r4, sp, #1504 @ 0x5e0 │ │ │ │ vmul.f64 d6, d9, d6 │ │ │ │ vmla.f64 d6, d3, d8 │ │ │ │ vmul.f64 d3, d3, d7 │ │ │ │ - vldr d7, [sp, #248] @ 0xf8 │ │ │ │ vnmls.f64 d3, d9, d8 │ │ │ │ vadd.f64 d8, d1, d6 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ vadd.f64 d1, d13, d11 │ │ │ │ vsub.f64 d13, d13, d11 │ │ │ │ vadd.f64 d9, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vadd.f64 d3, d0, d8 │ │ │ │ - vstr d1, [sp, #872] @ 0x368 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ + vstr d1, [sp, #880] @ 0x370 │ │ │ │ vsub.f64 d1, d1, d3 │ │ │ │ - vstr d3, [sp, #880] @ 0x370 │ │ │ │ + vstr d3, [sp, #888] @ 0x378 │ │ │ │ vadd.f64 d3, d2, d9 │ │ │ │ vsub.f64 d2, d2, d9 │ │ │ │ - vstr d1, [r2] │ │ │ │ + vstr d1, [r4] │ │ │ │ vadd.f64 d1, d14, d12 │ │ │ │ - add.w r2, sp, #1504 @ 0x5e0 │ │ │ │ - vstr d3, [sp, #896] @ 0x380 │ │ │ │ + add.w r4, sp, #1512 @ 0x5e8 │ │ │ │ vsub.f64 d9, d13, d2 │ │ │ │ vadd.f64 d2, d13, d2 │ │ │ │ vsub.f64 d14, d14, d12 │ │ │ │ - vstr d1, [sp, #888] @ 0x378 │ │ │ │ + vstr d1, [sp, #896] @ 0x380 │ │ │ │ vsub.f64 d1, d1, d3 │ │ │ │ - vldr d3, [sp, #208] @ 0xd0 │ │ │ │ - vstr d1, [r2] │ │ │ │ - add.w r2, sp, #1512 @ 0x5e8 │ │ │ │ - vldr d1, [sp, #224] @ 0xe0 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add.w r2, sp, #1520 @ 0x5f0 │ │ │ │ - vsub.f64 d1, d3, d1 │ │ │ │ + vstr d3, [sp, #904] @ 0x388 │ │ │ │ + vstr d1, [r4] │ │ │ │ + add.w r4, sp, #1520 @ 0x5f0 │ │ │ │ vldr d3, [sp, #232] @ 0xe8 │ │ │ │ - vldr d9, [pc, #968] @ 22e08 │ │ │ │ - vstr d2, [r2] │ │ │ │ + vstr d9, [r4] │ │ │ │ + add.w r4, sp, #1528 @ 0x5f8 │ │ │ │ + vldr d1, [sp, #248] @ 0xf8 │ │ │ │ + vstr d2, [r4] │ │ │ │ + add.w r4, sp, #1536 @ 0x600 │ │ │ │ + vldr d7, [sp, #272] @ 0x110 │ │ │ │ + vldr d9, [pc, #968] @ 24b60 │ │ │ │ + vsub.f64 d1, d3, d1 │ │ │ │ + vldr d3, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ - vsub.f64 d15, d3, d15 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - add.w r2, sp, #1528 @ 0x5f8 │ │ │ │ + vsub.f64 d15, d3, d15 │ │ │ │ vadd.f64 d3, d1, d15 │ │ │ │ vsub.f64 d15, d1, d15 │ │ │ │ - vstr d3, [sp, #904] @ 0x388 │ │ │ │ + vstr d3, [sp, #912] @ 0x390 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d15, [sp, #912] @ 0x390 │ │ │ │ + vstr d15, [sp, #920] @ 0x398 │ │ │ │ + vsub.f64 d5, d7, d6 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d14, d8 │ │ │ │ + vmul.f64 d5, d5, d2 │ │ │ │ vmul.f64 d13, d1, d9 │ │ │ │ vmul.f64 d9, d3, d9 │ │ │ │ - vmul.f64 d5, d5, d2 │ │ │ │ + vldr d3, [sp, #240] @ 0xf0 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vstr d13, [sp, #920] @ 0x398 │ │ │ │ - vstr d9, [sp, #928] @ 0x3a0 │ │ │ │ - vstr d5, [sp, #936] @ 0x3a8 │ │ │ │ + vstr d6, [r4] │ │ │ │ + add.w r4, sp, #1544 @ 0x608 │ │ │ │ + vldr d6, [sp, #264] @ 0x108 │ │ │ │ + vstr d13, [sp, #928] @ 0x3a0 │ │ │ │ + vstr d5, [sp, #944] @ 0x3b0 │ │ │ │ vadd.f64 d5, d14, d8 │ │ │ │ - vstr d6, [r2] │ │ │ │ - add.w r2, sp, #1536 @ 0x600 │ │ │ │ - vldr d8, [sp, #200] @ 0xc8 │ │ │ │ - vldr d3, [sp, #216] @ 0xd8 │ │ │ │ - vldr d6, [sp, #240] @ 0xf0 │ │ │ │ - vstr d5, [r2] │ │ │ │ - mov.w r2, #496 @ 0x1f0 │ │ │ │ - vstr d7, [sp, #944] @ 0x3b0 │ │ │ │ - vsub.f64 d7, d8, d3 │ │ │ │ + vldr d8, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ + vstr d9, [sp, #936] @ 0x3a8 │ │ │ │ + vstr d7, [sp, #952] @ 0x3b8 │ │ │ │ + vstr d5, [r4] │ │ │ │ + add.w r4, r8, r7 │ │ │ │ + add r7, sl │ │ │ │ + vsub.f64 d7, d8, d3 │ │ │ │ + vldr d5, [r7] │ │ │ │ + str r4, [sp, #224] @ 0xe0 │ │ │ │ + str r7, [sp, #232] @ 0xe8 │ │ │ │ + mov.w r7, lr, lsl #4 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + add.w r5, r8, r7 │ │ │ │ + add r7, sl │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d8, d7, d6 │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r5, [sp, #240] @ 0xf0 │ │ │ │ vldr d6, [r6, #976] @ 0x3d0 │ │ │ │ - vldr d5, [r2] │ │ │ │ - vldr d7, [r5] │ │ │ │ - vstr d4, [sp, #960] @ 0x3c0 │ │ │ │ + str r7, [sp, #248] @ 0xf8 │ │ │ │ + vstr d8, [sp, #960] @ 0x3c0 │ │ │ │ + vstr d4, [sp, #968] @ 0x3c8 │ │ │ │ vldr d4, [r6, #984] @ 0x3d8 │ │ │ │ - vstr d8, [sp, #952] @ 0x3b8 │ │ │ │ - str r2, [sp, #208] @ 0xd0 │ │ │ │ - movs r2, #240 @ 0xf0 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - str r5, [sp, #200] @ 0xc8 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ vmov.f64 d8, d3 │ │ │ │ - add.w r0, ip, r2 │ │ │ │ vmla.f64 d8, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - adds r1, r7, r2 │ │ │ │ vldr d4, [r6, #472] @ 0x1d8 │ │ │ │ - movs r2, #112 @ 0x70 │ │ │ │ - str r1, [sp, #216] @ 0xd8 │ │ │ │ - str r0, [sp, #224] @ 0xe0 │ │ │ │ vmov.f64 d15, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - add.w r1, ip, r2 │ │ │ │ - add.w fp, r7, r2 │ │ │ │ + vldr d7, [r5] │ │ │ │ vnmls.f64 d15, d5, d6 │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d5, [r7] │ │ │ │ + vstr d8, [sp, #312] @ 0x138 │ │ │ │ vldr d6, [r6, #464] @ 0x1d0 │ │ │ │ - adds r2, r1, r3 │ │ │ │ - add.w r5, fp, r3 │ │ │ │ - str r1, [sp, #232] @ 0xe8 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - str r5, [sp, #240] @ 0xf0 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vldr d4, [r6, #216] @ 0xd8 │ │ │ │ - str r2, [sp, #248] @ 0xf8 │ │ │ │ - vstr d8, [sp, #288] @ 0x120 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vldr d6, [r6, #208] @ 0xd0 │ │ │ │ - vstr d15, [sp, #296] @ 0x128 │ │ │ │ + vstr d3, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d13, d8, d3 │ │ │ │ - vstr d3, [sp, #304] @ 0x130 │ │ │ │ - vmul.f64 d3, d5, d4 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vstr d15, [sp, #320] @ 0x140 │ │ │ │ + vldr d6, [r6, #208] @ 0xd0 │ │ │ │ + vldr d4, [r6, #216] @ 0xd8 │ │ │ │ vadd.f64 d14, d15, d7 │ │ │ │ - vstr d7, [sp, #312] @ 0x138 │ │ │ │ - vldr d7, [fp] │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ + vstr d7, [sp, #336] @ 0x150 │ │ │ │ + vldr d1, [r6, #600] @ 0x258 │ │ │ │ + add.w r4, r8, r7 │ │ │ │ + add r7, sl │ │ │ │ + add.w r5, r4, r3 │ │ │ │ + vldr d10, [r6, #728] @ 0x2d8 │ │ │ │ + str r4, [sp, #256] @ 0x100 │ │ │ │ + vldr d5, [r7] │ │ │ │ + str r5, [sp, #264] @ 0x108 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r7, r3 │ │ │ │ + str r4, [sp, #272] @ 0x110 │ │ │ │ + vmul.f64 d3, d5, d4 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ + vldr d3, [r6, #88] @ 0x58 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vmov.f64 d4, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vldr d5, [r2] │ │ │ │ - movs r2, #48 @ 0x30 │ │ │ │ - vldr d10, [r6, #728] @ 0x2d8 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, r8, fp │ │ │ │ vldr d6, [r6, #720] @ 0x2d0 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vldr d3, [r6, #88] @ 0x58 │ │ │ │ + str r4, [sp, #280] @ 0x118 │ │ │ │ + vstr d9, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d15, d5, d10 │ │ │ │ + vmov.f64 d4, d7 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, sl, fp │ │ │ │ + mov.w fp, #432 @ 0x1b0 │ │ │ │ + str r5, [sp, #284] @ 0x11c │ │ │ │ + mul.w fp, fp, r9 │ │ │ │ + vstr d4, [sp, #352] @ 0x160 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ - add.w r0, ip, r2 │ │ │ │ - add.w sl, r7, r2 │ │ │ │ vmla.f64 d15, d7, d6 │ │ │ │ - vstr d4, [sp, #328] @ 0x148 │ │ │ │ - adds r2, r0, r3 │ │ │ │ - add.w r5, sl, r3 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add r4, r3 │ │ │ │ + str r4, [sp, #288] @ 0x120 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d5, [r5] │ │ │ │ + add r5, r3 │ │ │ │ vldr d6, [r6, #80] @ 0x50 │ │ │ │ - vldr d7, [sl] │ │ │ │ - vldr d2, [r2] │ │ │ │ - vldr d1, [r6, #600] @ 0x258 │ │ │ │ - str r2, [sp, #268] @ 0x10c │ │ │ │ - mov.w r2, #432 @ 0x1b0 │ │ │ │ - str r0, [sp, #260] @ 0x104 │ │ │ │ + str r5, [sp, #292] @ 0x124 │ │ │ │ + vldr d2, [r5] │ │ │ │ + add.w r5, sl, fp │ │ │ │ vadd.f64 d11, d9, d15 │ │ │ │ - vldr d8, [r6, #856] @ 0x358 │ │ │ │ + str r5, [sp, #300] @ 0x12c │ │ │ │ vadd.f64 d12, d4, d10 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [r6, #592] @ 0x250 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - str r5, [sp, #264] @ 0x108 │ │ │ │ - add.w r0, ip, r2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ + vstr d12, [sp, #360] @ 0x168 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ + vldr d6, [r4] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - movs r2, #176 @ 0xb0 │ │ │ │ - vstr d9, [sp, #320] @ 0x140 │ │ │ │ + add.w r4, r8, fp │ │ │ │ + mov.w fp, #176 @ 0xb0 │ │ │ │ + str r4, [sp, #296] @ 0x128 │ │ │ │ + mul.w fp, fp, r9 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vstr d12, [sp, #336] @ 0x150 │ │ │ │ - vldr d12, [r6, #344] @ 0x158 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ - vldr d3, [r0] │ │ │ │ - str r1, [sp, #272] @ 0x110 │ │ │ │ - vldr d9, [r2] │ │ │ │ - vmul.f64 d1, d3, d8 │ │ │ │ - str r0, [sp, #276] @ 0x114 │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ - str r5, [sp, #280] @ 0x118 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r1] │ │ │ │ - str r2, [sp, #284] @ 0x11c │ │ │ │ - add.w r2, sp, #1024 @ 0x400 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, r8, fp │ │ │ │ + vldr d3, [r5] │ │ │ │ + add.w r5, sl, fp │ │ │ │ + vldr d9, [r5] │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + strd r4, r5, [sp, #304] @ 0x130 │ │ │ │ + vldr d8, [r6, #856] @ 0x358 │ │ │ │ + vldr d12, [r6, #344] @ 0x158 │ │ │ │ vldr d6, [r6, #848] @ 0x350 │ │ │ │ + vmul.f64 d1, d3, d8 │ │ │ │ vmla.f64 d1, d5, d6 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vldr d8, [r6, #336] @ 0x150 │ │ │ │ vnmls.f64 d5, d3, d6 │ │ │ │ vldr d6, [r6, #344] @ 0x158 │ │ │ │ - vldr d3, [r5] │ │ │ │ + vldr d3, [r4] │ │ │ │ + add.w r4, sp, #1024 @ 0x400 │ │ │ │ vmul.f64 d6, d9, d6 │ │ │ │ vmla.f64 d6, d3, d8 │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ + vldr d12, [sp, #360] @ 0x168 │ │ │ │ vnmls.f64 d3, d9, d8 │ │ │ │ vadd.f64 d8, d1, d6 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ vadd.f64 d1, d13, d11 │ │ │ │ vsub.f64 d13, d13, d11 │ │ │ │ vadd.f64 d9, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vadd.f64 d3, d0, d8 │ │ │ │ - vstr d1, [sp, #968] @ 0x3c8 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ + vstr d1, [sp, #976] @ 0x3d0 │ │ │ │ vsub.f64 d1, d1, d3 │ │ │ │ - vstr d3, [sp, #976] @ 0x3d0 │ │ │ │ - vstr d1, [sp, #984] @ 0x3d8 │ │ │ │ - vadd.f64 d1, d2, d9 │ │ │ │ - vldr d12, [sp, #336] @ 0x150 │ │ │ │ - vsub.f64 d2, d2, d9 │ │ │ │ + vstr d3, [sp, #984] @ 0x3d8 │ │ │ │ vadd.f64 d3, d14, d12 │ │ │ │ - vstr d1, [sp, #1000] @ 0x3e8 │ │ │ │ - vadd.f64 d9, d13, d2 │ │ │ │ vsub.f64 d14, d14, d12 │ │ │ │ - vstr d3, [sp, #992] @ 0x3e0 │ │ │ │ + vstr d1, [sp, #992] @ 0x3e0 │ │ │ │ + vadd.f64 d1, d2, d9 │ │ │ │ + vsub.f64 d2, d2, d9 │ │ │ │ + vstr d3, [sp, #1000] @ 0x3e8 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vldr d1, [sp, #312] @ 0x138 │ │ │ │ - vstr d3, [sp, #1008] @ 0x3f0 │ │ │ │ - vldr d3, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d1, d3, d1 │ │ │ │ + vstr d1, [sp, #1008] @ 0x3f0 │ │ │ │ + vadd.f64 d9, d13, d2 │ │ │ │ + vldr d1, [sp, #336] @ 0x150 │ │ │ │ + vstr d3, [sp, #1016] @ 0x3f8 │ │ │ │ vldr d3, [sp, #320] @ 0x140 │ │ │ │ + vsub.f64 d1, d3, d1 │ │ │ │ + vldr d3, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d15, d3, d15 │ │ │ │ vadd.f64 d3, d1, d15 │ │ │ │ vsub.f64 d15, d1, d15 │ │ │ │ - vstr d15, [r2] │ │ │ │ + vstr d3, [r4] │ │ │ │ + add.w r4, sp, #1032 @ 0x408 │ │ │ │ + vsub.f64 d3, d6, d5 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vstr d15, [r4] │ │ │ │ vsub.f64 d15, d13, d2 │ │ │ │ - add.w r2, sp, #1544 @ 0x608 │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ - vstr d3, [sp, #1016] @ 0x3f8 │ │ │ │ - vsub.f64 d3, d6, d5 │ │ │ │ + add.w r4, sp, #1552 @ 0x610 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vstr d15, [r2] │ │ │ │ - add.w r2, sp, #1552 @ 0x610 │ │ │ │ - vadd.f64 d15, d14, d8 │ │ │ │ + vstr d15, [r4] │ │ │ │ + add.w r4, sp, #1560 @ 0x618 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add.w r2, sp, #1032 @ 0x408 │ │ │ │ - vldr d9, [pc, #180] @ 22e08 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ + vstr d9, [r4] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #288] @ 0x120 │ │ │ │ + add.w r4, sp, #1040 @ 0x410 │ │ │ │ + vldr d9, [pc, #176] @ 24b60 │ │ │ │ + vadd.f64 d15, d14, d8 │ │ │ │ + vldr d6, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d13, d1, d9 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmul.f64 d9, d3, d9 │ │ │ │ - vldr d3, [sp, #304] @ 0x130 │ │ │ │ - vstr d13, [r2] │ │ │ │ - add.w r2, sp, #1040 @ 0x410 │ │ │ │ + vldr d3, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vsub.f64 d2, d14, d8 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add.w r2, sp, #1048 @ 0x418 │ │ │ │ - vstr d5, [r2] │ │ │ │ - add.w r2, sp, #1056 @ 0x420 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d13, [r4] │ │ │ │ + add.w r4, sp, #1048 @ 0x418 │ │ │ │ + vstr d9, [r4] │ │ │ │ + add.w r4, sp, #1056 @ 0x420 │ │ │ │ + vstr d5, [r4] │ │ │ │ + add.w r4, sp, #1064 @ 0x428 │ │ │ │ + vstr d7, [r4] │ │ │ │ + add.w r4, sp, #1072 @ 0x430 │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ - vldr d6, [sp, #328] @ 0x148 │ │ │ │ - add.w r2, sp, #1064 @ 0x428 │ │ │ │ + vstr d2, [r4] │ │ │ │ + add.w r4, sp, #1568 @ 0x620 │ │ │ │ + vstr d15, [r4] │ │ │ │ + add.w r4, sp, #1080 @ 0x438 │ │ │ │ + vldr d6, [sp, #352] @ 0x160 │ │ │ │ + ldr r5, [sp, #60] @ 0x3c │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vstr d2, [r2] │ │ │ │ - add.w r2, sp, #1560 @ 0x618 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ - vstr d15, [r2] │ │ │ │ - add.w r2, sp, #1072 @ 0x430 │ │ │ │ vadd.f64 d12, d7, d6 │ │ │ │ vldr d6, [r6, #992] @ 0x3e0 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add.w r2, sp, #1080 @ 0x438 │ │ │ │ + vstr d4, [r4] │ │ │ │ + add.w r4, sp, #1088 @ 0x440 │ │ │ │ vldr d4, [r6, #1000] @ 0x3e8 │ │ │ │ - vstr d12, [r2] │ │ │ │ - mov.w r2, #504 @ 0x1f8 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - add.w r0, ip, r2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - movs r2, #248 @ 0xf8 │ │ │ │ - str r1, [sp, #288] @ 0x120 │ │ │ │ - str r0, [sp, #296] @ 0x128 │ │ │ │ - vldr d5, [r0] │ │ │ │ - vldr d7, [r1] │ │ │ │ - mul.w r2, r2, lr │ │ │ │ + vstr d12, [r4] │ │ │ │ + sub.w r4, r5, r9 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r5, r8, r4 │ │ │ │ + add r4, sl │ │ │ │ + vldr d5, [r4] │ │ │ │ + str r5, [sp, #60] @ 0x3c │ │ │ │ + vldr d7, [r5] │ │ │ │ + str r4, [sp, #312] @ 0x138 │ │ │ │ + add.w r4, r8, r0 │ │ │ │ + add r0, sl │ │ │ │ + str r4, [sp, #320] @ 0x140 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ - str r5, [sp, #304] @ 0x130 │ │ │ │ - str r2, [sp, #312] @ 0x138 │ │ │ │ - vmov.f64 d9, d3 │ │ │ │ - b.n 22e18 │ │ │ │ + str r0, [sp, #328] @ 0x148 │ │ │ │ + b.n 24b70 │ │ │ │ nop │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 23088 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 24de0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 23090 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 24de8 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ + vmov.f64 d9, d3 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ + vldr d4, [r6, #488] @ 0x1e8 │ │ │ │ vmov.f64 d15, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vldr d7, [r4] │ │ │ │ vnmls.f64 d15, d5, d6 │ │ │ │ - vldr d5, [r2] │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, r8, lr │ │ │ │ + add lr, sl │ │ │ │ vldr d6, [r6, #480] @ 0x1e0 │ │ │ │ - movs r2, #120 @ 0x78 │ │ │ │ - vldr d4, [r6, #488] @ 0x1e8 │ │ │ │ - vldr d1, [r6, #616] @ 0x268 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vstr d9, [sp, #376] @ 0x178 │ │ │ │ + str r0, [sp, #336] @ 0x150 │ │ │ │ + vstr d9, [sp, #392] @ 0x188 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ + vstr d15, [sp, #400] @ 0x190 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - add.w r5, ip, r2 │ │ │ │ vldr d4, [r6, #232] @ 0xe8 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - adds r0, r5, r3 │ │ │ │ - adds r1, r4, r3 │ │ │ │ - vstr d15, [sp, #384] @ 0x180 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r5] │ │ │ │ + vldr d5, [lr] │ │ │ │ vldr d6, [r6, #224] @ 0xe0 │ │ │ │ - movs r2, #56 @ 0x38 │ │ │ │ - str r1, [sp, #336] @ 0x150 │ │ │ │ - str r5, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d14, d9, d3 │ │ │ │ - vstr d3, [sp, #392] @ 0x188 │ │ │ │ + vstr d3, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - str r0, [sp, #344] @ 0x158 │ │ │ │ - str r4, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d13, d15, d7 │ │ │ │ - vstr d7, [sp, #400] @ 0x190 │ │ │ │ - vldr d7, [r4] │ │ │ │ + vstr d7, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add r0, r3 │ │ │ │ vmov.f64 d8, d3 │ │ │ │ + str r0, [sp, #344] @ 0x158 │ │ │ │ vldr d15, [r6, #744] @ 0x2e8 │ │ │ │ - vldr d3, [r6, #104] @ 0x68 │ │ │ │ vmla.f64 d8, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ - adds r5, r2, r3 │ │ │ │ - str r2, [sp, #352] @ 0x160 │ │ │ │ - str r1, [sp, #348] @ 0x15c │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, lr, r3 │ │ │ │ + str r0, [sp, #352] @ 0x160 │ │ │ │ vnmls.f64 d4, d5, d6 │ │ │ │ vldr d5, [r0] │ │ │ │ + vstr d8, [sp, #424] @ 0x1a8 │ │ │ │ vldr d6, [r6, #736] @ 0x2e0 │ │ │ │ - adds r0, r1, r3 │ │ │ │ - vldr d2, [r5] │ │ │ │ vmul.f64 d10, d5, d15 │ │ │ │ vmul.f64 d15, d7, d15 │ │ │ │ + vstr d4, [sp, #432] @ 0x1b0 │ │ │ │ + vnmls.f64 d15, d5, d6 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ vmla.f64 d10, d7, d6 │ │ │ │ vldr d7, [r6, #96] @ 0x60 │ │ │ │ - str r0, [sp, #356] @ 0x164 │ │ │ │ - str r5, [sp, #360] @ 0x168 │ │ │ │ - vnmls.f64 d15, d5, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vstr d4, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d8, [sp, #408] @ 0x198 │ │ │ │ - vadd.f64 d12, d8, d10 │ │ │ │ + vldr d3, [r6, #104] @ 0x68 │ │ │ │ + mov.w r5, r0, lsl #3 │ │ │ │ + vldr d1, [r6, #616] @ 0x268 │ │ │ │ + add.w r0, r8, r5 │ │ │ │ + add r5, sl │ │ │ │ + vldr d6, [r0] │ │ │ │ vadd.f64 d11, d4, d15 │ │ │ │ - vldr d4, [r2] │ │ │ │ - mov.w r2, #440 @ 0x1b8 │ │ │ │ + str r0, [sp, #0] │ │ │ │ + add r0, r3 │ │ │ │ + vldr d4, [r5] │ │ │ │ + vadd.f64 d12, d8, d10 │ │ │ │ + str r5, [sp, #360] @ 0x168 │ │ │ │ + str r0, [sp, #368] @ 0x170 │ │ │ │ + vldr d8, [r6, #872] @ 0x368 │ │ │ │ vmul.f64 d5, d4, d3 │ │ │ │ vmla.f64 d5, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r6, #608] @ 0x260 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ + add.w r0, r5, r3 │ │ │ │ + vldr d2, [r0] │ │ │ │ + str r0, [sp, #372] @ 0x174 │ │ │ │ + mov.w r0, #440 @ 0x1b8 │ │ │ │ + mul.w r0, r0, r9 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ + add.w r5, r8, r0 │ │ │ │ + add r0, sl │ │ │ │ + strd r5, r0, [sp, #376] @ 0x178 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ + vldr d3, [r0] │ │ │ │ + mov.w r0, #184 @ 0xb8 │ │ │ │ + mul.w r0, r0, r9 │ │ │ │ vadd.f64 d0, d5, d4 │ │ │ │ + add.w r4, r8, r0 │ │ │ │ + add r0, sl │ │ │ │ + vmul.f64 d1, d3, d8 │ │ │ │ + vldr d9, [r0] │ │ │ │ + strd r4, r0, [sp, #384] @ 0x180 │ │ │ │ + add.w r0, sp, #1576 @ 0x628 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d5, d4 │ │ │ │ - vstr d7, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d3, [r2] │ │ │ │ - vldr d8, [r6, #872] @ 0x368 │ │ │ │ - str r2, [sp, #368] @ 0x170 │ │ │ │ - movs r2, #184 @ 0xb8 │ │ │ │ - vldr d4, [r6, #864] @ 0x360 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vmul.f64 d1, d3, d8 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ vldr d5, [r6, #360] @ 0x168 │ │ │ │ - str r1, [sp, #364] @ 0x16c │ │ │ │ + vldr d4, [r6, #864] @ 0x360 │ │ │ │ + vstr d7, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d7, [r5] │ │ │ │ vmla.f64 d1, d7, d4 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - add.w r5, ip, r2 │ │ │ │ - adds r0, r7, r2 │ │ │ │ vldr d8, [r6, #352] @ 0x160 │ │ │ │ - add.w r2, sp, #1568 @ 0x620 │ │ │ │ - str r0, [sp, #372] @ 0x174 │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ - vldr d9, [r5] │ │ │ │ vldr d4, [r6, #360] @ 0x168 │ │ │ │ - vldr d3, [r0] │ │ │ │ - str r5, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d3, [r4] │ │ │ │ vmul.f64 d4, d9, d4 │ │ │ │ vmla.f64 d4, d3, d8 │ │ │ │ vmul.f64 d3, d3, d5 │ │ │ │ vnmls.f64 d3, d9, d8 │ │ │ │ vadd.f64 d8, d1, d4 │ │ │ │ vsub.f64 d4, d1, d4 │ │ │ │ vadd.f64 d1, d14, d12 │ │ │ │ vsub.f64 d14, d14, d12 │ │ │ │ vadd.f64 d9, d7, d3 │ │ │ │ vsub.f64 d5, d7, d3 │ │ │ │ vadd.f64 d3, d0, d8 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ vadd.f64 d7, d1, d3 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d7, [r0] │ │ │ │ vsub.f64 d7, d1, d3 │ │ │ │ vsub.f64 d3, d13, d11 │ │ │ │ - add.w r2, sp, #1088 @ 0x440 │ │ │ │ + add.w r0, sp, #1096 @ 0x448 │ │ │ │ vadd.f64 d13, d13, d11 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ - vstr d7, [r2] │ │ │ │ - add.w r2, sp, #1576 @ 0x628 │ │ │ │ vsub.f64 d0, d3, d8 │ │ │ │ + vstr d7, [r0] │ │ │ │ + add.w r0, sp, #1584 @ 0x630 │ │ │ │ vsub.f64 d7, d4, d5 │ │ │ │ - vstr d0, [r2] │ │ │ │ + vstr d0, [r0] │ │ │ │ vadd.f64 d0, d3, d8 │ │ │ │ vadd.f64 d3, d2, d9 │ │ │ │ - add.w r2, sp, #1584 @ 0x630 │ │ │ │ - vldr d8, [sp, #392] @ 0x188 │ │ │ │ + add.w r0, sp, #1592 @ 0x638 │ │ │ │ vsub.f64 d2, d2, d9 │ │ │ │ - vstr d0, [r2] │ │ │ │ - add.w r2, sp, #1096 @ 0x448 │ │ │ │ vsub.f64 d11, d13, d3 │ │ │ │ - vldr d0, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d13, d13, d3 │ │ │ │ - vldr d3, [sp, #376] @ 0x178 │ │ │ │ - vsub.f64 d15, d0, d15 │ │ │ │ + vstr d0, [r0] │ │ │ │ + add.w r0, sp, #1104 @ 0x450 │ │ │ │ + vstr d11, [r0] │ │ │ │ + add.w r0, sp, #1112 @ 0x458 │ │ │ │ + vstr d13, [r0] │ │ │ │ + add.w r0, sp, #1120 @ 0x460 │ │ │ │ + vldr d3, [sp, #392] @ 0x188 │ │ │ │ + vldr d8, [sp, #408] @ 0x198 │ │ │ │ + vldr d0, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d11, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ - vstr d11, [r2] │ │ │ │ - vldr d11, [sp, #424] @ 0x1a8 │ │ │ │ - add.w r2, sp, #1104 @ 0x450 │ │ │ │ - vldr d8, [pc, #-548] @ 22e10 │ │ │ │ - vstr d13, [r2] │ │ │ │ + vldr d8, [pc, #-560] @ 24b68 │ │ │ │ + vsub.f64 d15, d0, d15 │ │ │ │ vsub.f64 d0, d3, d15 │ │ │ │ vadd.f64 d13, d3, d15 │ │ │ │ + vldr d15, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d3, d6, d11 │ │ │ │ - add.w r2, sp, #1112 @ 0x458 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ - vldr d15, [sp, #384] @ 0x180 │ │ │ │ - vstr d0, [r2] │ │ │ │ + vstr d0, [r0] │ │ │ │ + add.w r0, sp, #1128 @ 0x468 │ │ │ │ vsub.f64 d0, d3, d1 │ │ │ │ - add.w r2, sp, #1120 @ 0x460 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ + vstr d13, [r0] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + add.w r0, sp, #1136 @ 0x470 │ │ │ │ vmul.f64 d0, d0, d8 │ │ │ │ - vstr d13, [r2] │ │ │ │ - add.w r2, sp, #1128 @ 0x468 │ │ │ │ vmul.f64 d8, d3, d8 │ │ │ │ vmul.f64 d4, d5, d1 │ │ │ │ vmul.f64 d6, d7, d1 │ │ │ │ - vstr d0, [r2] │ │ │ │ - add.w r2, sp, #1136 @ 0x470 │ │ │ │ - vstr d8, [r2] │ │ │ │ - add.w r2, sp, #1144 @ 0x478 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add.w r2, sp, #1152 @ 0x480 │ │ │ │ + vstr d0, [r0] │ │ │ │ + add.w r0, sp, #1144 @ 0x478 │ │ │ │ + vstr d8, [r0] │ │ │ │ + add.w r0, sp, #1152 @ 0x480 │ │ │ │ + vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d4, [r0] │ │ │ │ + add.w r0, sp, #1160 @ 0x488 │ │ │ │ vsub.f64 d4, d14, d2 │ │ │ │ vadd.f64 d2, d14, d2 │ │ │ │ - vstr d6, [r2] │ │ │ │ - add.w r2, sp, #1592 @ 0x638 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add.w r2, sp, #1600 @ 0x640 │ │ │ │ - vstr d2, [r2] │ │ │ │ - add.w r2, sp, #1160 @ 0x488 │ │ │ │ - vldr d6, [sp, #400] @ 0x190 │ │ │ │ - vldr d8, [sp, #408] @ 0x198 │ │ │ │ + vstr d6, [r0] │ │ │ │ + add.w r0, sp, #1600 @ 0x640 │ │ │ │ + vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d4, [r0] │ │ │ │ + add.w r0, sp, #1608 @ 0x648 │ │ │ │ vldr d4, [r6, #8] │ │ │ │ + vstr d2, [r0] │ │ │ │ + add.w r0, sp, #1168 @ 0x490 │ │ │ │ vsub.f64 d7, d15, d6 │ │ │ │ vsub.f64 d6, d8, d10 │ │ │ │ - vldr d10, [r6, #776] @ 0x308 │ │ │ │ vadd.f64 d8, d7, d6 │ │ │ │ - vstr d8, [r2] │ │ │ │ + vstr d8, [r0] │ │ │ │ vsub.f64 d8, d7, d6 │ │ │ │ - add.w r2, sp, #1168 @ 0x490 │ │ │ │ + add.w r0, sp, #1176 @ 0x498 │ │ │ │ vldr d6, [r6] │ │ │ │ - vstr d8, [r2] │ │ │ │ - mov.w r2, lr, lsl #3 │ │ │ │ - add.w r4, ip, r2 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - adds r1, r4, r3 │ │ │ │ - adds r2, r0, r3 │ │ │ │ - str r2, [sp, #392] @ 0x188 │ │ │ │ - vldr d5, [r4] │ │ │ │ - vldr d7, [r0] │ │ │ │ - str r1, [sp, #400] @ 0x190 │ │ │ │ + vstr d8, [r0] │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + add.w r5, r8, r0 │ │ │ │ + add r0, sl │ │ │ │ + mov r4, r0 │ │ │ │ + vldr d5, [r0] │ │ │ │ + mov r0, r5 │ │ │ │ + add r0, r3 │ │ │ │ + str r5, [sp, #8] │ │ │ │ + vldr d7, [r5] │ │ │ │ + str r4, [sp, #392] @ 0x188 │ │ │ │ + str r0, [sp, #400] @ 0x190 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - str r0, [sp, #376] @ 0x178 │ │ │ │ - str r4, [sp, #384] @ 0x180 │ │ │ │ - movs r4, #40 @ 0x28 │ │ │ │ vmov.f64 d8, d3 │ │ │ │ - mul.w r4, r4, lr │ │ │ │ vmla.f64 d8, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [r6, #520] @ 0x208 │ │ │ │ - add.w r8, r7, r4 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #136 @ 0x88 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov r0, r4 │ │ │ │ + add r0, r3 │ │ │ │ + mov.w r4, #168 @ 0xa8 │ │ │ │ + str r0, [sp, #408] @ 0x198 │ │ │ │ + mul.w r4, r4, r9 │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ - vldr d5, [r1] │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, r8, r1 │ │ │ │ + add r1, sl │ │ │ │ + vstr d8, [sp, #480] @ 0x1e0 │ │ │ │ vldr d6, [r6, #512] @ 0x200 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vstr d8, [sp, #472] @ 0x1d8 │ │ │ │ + mov r5, r1 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ - adds r1, r5, r3 │ │ │ │ - str r5, [sp, #408] @ 0x198 │ │ │ │ - str r2, [sp, #416] @ 0x1a0 │ │ │ │ vmov.f64 d15, d3 │ │ │ │ - str r1, [sp, #424] @ 0x1a8 │ │ │ │ vmla.f64 d15, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vldr d4, [r6, #264] @ 0x108 │ │ │ │ - vstr d9, [sp, #480] @ 0x1e0 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r2] │ │ │ │ + vstr d15, [sp, #496] @ 0x1f0 │ │ │ │ + vadd.f64 d13, d8, d15 │ │ │ │ + vstr d9, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d5, [r1] │ │ │ │ + mov r1, r0 │ │ │ │ + add r1, r3 │ │ │ │ + str r0, [sp, #416] @ 0x1a0 │ │ │ │ vldr d6, [r6, #256] @ 0x100 │ │ │ │ + vadd.f64 d14, d9, d7 │ │ │ │ + str r5, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d4, [r6, #264] @ 0x108 │ │ │ │ + vstr d7, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r1, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r0, [sp, #448] @ 0x1c0 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - vadd.f64 d13, d8, d15 │ │ │ │ - vstr d15, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d10, [r6, #776] @ 0x308 │ │ │ │ + vldr d1, [r6, #648] @ 0x288 │ │ │ │ vmov.f64 d2, d3 │ │ │ │ - vadd.f64 d14, d9, d7 │ │ │ │ - vstr d7, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d7, [r5] │ │ │ │ - adds r5, r2, r3 │ │ │ │ - movs r2, #72 @ 0x48 │ │ │ │ - str r5, [sp, #436] @ 0x1b4 │ │ │ │ + vldr d3, [r6, #136] @ 0x88 │ │ │ │ vmla.f64 d2, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - add.w r0, ip, r2 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r5] │ │ │ │ vldr d6, [r6, #768] @ 0x300 │ │ │ │ - vmul.f64 d15, d5, d10 │ │ │ │ + vstr d2, [sp, #512] @ 0x200 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - adds r1, r7, r2 │ │ │ │ - vstr d2, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d3, [r6, #136] @ 0x88 │ │ │ │ - adds r2, r1, r3 │ │ │ │ + mov r1, r5 │ │ │ │ + add r1, r3 │ │ │ │ + vldr d5, [r1] │ │ │ │ + str r1, [sp, #440] @ 0x1b8 │ │ │ │ + mov.w r1, r0, lsl #3 │ │ │ │ + vstr d4, [sp, #520] @ 0x208 │ │ │ │ + add.w r0, r8, r1 │ │ │ │ + add r1, sl │ │ │ │ + mov r5, r1 │ │ │ │ + vmul.f64 d15, d5, d10 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ - vmla.f64 d15, d7, d6 │ │ │ │ - vstr d4, [sp, #512] @ 0x200 │ │ │ │ - str r2, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d1, [r6, #648] @ 0x288 │ │ │ │ + strd r0, r5, [sp, #448] @ 0x1c0 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d5, [r0] │ │ │ │ + vmla.f64 d15, d7, d6 │ │ │ │ + vldr d5, [r1] │ │ │ │ + mov r1, r0 │ │ │ │ vldr d6, [r6, #128] @ 0x80 │ │ │ │ - str r1, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d8, [r6, #904] @ 0x388 │ │ │ │ - vadd.f64 d0, d2, d15 │ │ │ │ - str r0, [sp, #444] @ 0x1bc │ │ │ │ - vldr d12, [r6, #392] @ 0x188 │ │ │ │ + add r1, r3 │ │ │ │ + str r1, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d7, d4, d10 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - vstr d7, [sp, #520] @ 0x208 │ │ │ │ - vldr d7, [r1] │ │ │ │ + vadd.f64 d0, d2, d15 │ │ │ │ + vstr d7, [sp, #528] @ 0x210 │ │ │ │ + vldr d7, [r0] │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [r6, #640] @ 0x280 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - adds r2, r0, r3 │ │ │ │ - str r2, [sp, #452] @ 0x1c4 │ │ │ │ - vldr d2, [r2] │ │ │ │ - mov.w r2, #456 @ 0x1c8 │ │ │ │ + vldr d6, [r1] │ │ │ │ + mov r1, r5 │ │ │ │ + add r1, r3 │ │ │ │ + mov.w r5, #104 @ 0x68 │ │ │ │ + vldr d2, [r1] │ │ │ │ + mul.w r5, r5, r9 │ │ │ │ + str r1, [sp, #460] @ 0x1cc │ │ │ │ + mov.w r1, #456 @ 0x1c8 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + add.w fp, r8, r5 │ │ │ │ + add r5, sl │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ + add.w r0, r8, r1 │ │ │ │ + add r1, sl │ │ │ │ + strd r0, r1, [sp, #464] @ 0x1d0 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - add.w r5, ip, r2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - movs r2, #200 @ 0xc8 │ │ │ │ - str r1, [sp, #456] @ 0x1c8 │ │ │ │ - str r5, [sp, #460] @ 0x1cc │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ - vldr d3, [r5] │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vmul.f64 d1, d3, d8 │ │ │ │ - adds r0, r7, r2 │ │ │ │ vadd.f64 d11, d4, d5 │ │ │ │ - add r2, ip │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r1] │ │ │ │ - str r2, [sp, #468] @ 0x1d4 │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - vldr d9, [r2] │ │ │ │ - add.w r2, sp, #1608 @ 0x648 │ │ │ │ + vldr d5, [r0] │ │ │ │ + vldr d3, [r1] │ │ │ │ + mov.w r1, #200 @ 0xc8 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + vldr d12, [r6, #392] @ 0x188 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + vldr d8, [r6, #904] @ 0x388 │ │ │ │ + add.w r0, r8, r1 │ │ │ │ + add r1, sl │ │ │ │ vldr d6, [r6, #896] @ 0x380 │ │ │ │ - str r0, [sp, #464] @ 0x1d0 │ │ │ │ + strd r0, r1, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d9, [r1] │ │ │ │ + add.w r1, sp, #1616 @ 0x650 │ │ │ │ + vmul.f64 d1, d3, d8 │ │ │ │ vmla.f64 d1, d5, d6 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vldr d8, [r6, #384] @ 0x180 │ │ │ │ vnmls.f64 d5, d3, d6 │ │ │ │ vldr d6, [r6, #392] @ 0x188 │ │ │ │ vldr d3, [r0] │ │ │ │ + add.w r0, r8, r2 │ │ │ │ + add r2, sl │ │ │ │ vmul.f64 d6, d9, d6 │ │ │ │ vmla.f64 d6, d3, d8 │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ vnmls.f64 d3, d9, d8 │ │ │ │ vadd.f64 d8, d1, d6 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ vadd.f64 d1, d13, d0 │ │ │ │ vsub.f64 d13, d13, d0 │ │ │ │ - vldr d0, [pc, #984] @ 23698 │ │ │ │ + vldr d0, [pc, #996] @ 25420 │ │ │ │ vadd.f64 d9, d5, d3 │ │ │ │ vsub.f64 d12, d5, d3 │ │ │ │ vadd.f64 d3, d11, d8 │ │ │ │ vsub.f64 d8, d8, d11 │ │ │ │ vadd.f64 d5, d1, d3 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d5, [r1] │ │ │ │ vsub.f64 d5, d1, d3 │ │ │ │ vsub.f64 d3, d2, d9 │ │ │ │ - add.w r2, sp, #1176 @ 0x498 │ │ │ │ + add.w r1, sp, #1184 @ 0x4a0 │ │ │ │ vadd.f64 d2, d2, d9 │ │ │ │ - vstr d5, [r2] │ │ │ │ - add.w r2, sp, #1616 @ 0x650 │ │ │ │ + vldr d9, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d5, [r1] │ │ │ │ vsub.f64 d5, d13, d3 │ │ │ │ + add.w r1, sp, #1624 @ 0x658 │ │ │ │ vadd.f64 d13, d13, d3 │ │ │ │ - vstr d5, [r2] │ │ │ │ - add.w r2, sp, #1624 @ 0x658 │ │ │ │ - vldr d5, [sp, #520] @ 0x208 │ │ │ │ - vstr d13, [r2] │ │ │ │ - add.w r2, sp, #1184 @ 0x4a0 │ │ │ │ + vstr d5, [r1] │ │ │ │ + add.w r1, sp, #1632 @ 0x660 │ │ │ │ + vldr d5, [sp, #528] @ 0x210 │ │ │ │ + vstr d13, [r1] │ │ │ │ + add.w r1, sp, #1192 @ 0x4a8 │ │ │ │ vadd.f64 d3, d14, d5 │ │ │ │ vsub.f64 d13, d3, d2 │ │ │ │ vadd.f64 d2, d3, d2 │ │ │ │ - vstr d13, [r2] │ │ │ │ - add.w r2, sp, #1192 @ 0x4a8 │ │ │ │ - vldr d9, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d3, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d2, [r2] │ │ │ │ - add.w r2, sp, #1200 @ 0x4b0 │ │ │ │ - vldr d2, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d3, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d13, [r1] │ │ │ │ + add.w r1, sp, #1200 @ 0x4b0 │ │ │ │ vsub.f64 d3, d9, d3 │ │ │ │ - str r1, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d2, [r1] │ │ │ │ + add.w r1, sp, #1208 @ 0x4b8 │ │ │ │ + vldr d2, [sp, #512] @ 0x200 │ │ │ │ vsub.f64 d15, d2, d15 │ │ │ │ vadd.f64 d2, d3, d15 │ │ │ │ vsub.f64 d9, d3, d15 │ │ │ │ + vldr d15, [sp, #496] @ 0x1f0 │ │ │ │ vsub.f64 d3, d6, d12 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ - vldr d15, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d2, [r2] │ │ │ │ + vstr d2, [r1] │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ - add.w r2, sp, #1208 @ 0x4b8 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + add.w r1, sp, #1216 @ 0x4c0 │ │ │ │ + vstr d9, [r1] │ │ │ │ + add.w r1, sp, #1224 @ 0x4c8 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ - vadd.f64 d3, d3, d2 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add.w r2, sp, #1216 @ 0x4c0 │ │ │ │ - vmov.f64 d2, d0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ + vadd.f64 d3, d3, d2 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #512] @ 0x200 │ │ │ │ + vldr d6, [sp, #520] @ 0x208 │ │ │ │ vmul.f64 d9, d1, d0 │ │ │ │ + vmul.f64 d4, d5, d0 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d0, d3, d0 │ │ │ │ - vldr d3, [r6, #72] @ 0x48 │ │ │ │ - vmul.f64 d4, d5, d2 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - vldr d1, [r6, #584] @ 0x248 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add.w r2, sp, #1224 @ 0x4c8 │ │ │ │ - vstr d0, [r2] │ │ │ │ - add.w r2, sp, #1232 @ 0x4d0 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add.w r2, sp, #1240 @ 0x4d8 │ │ │ │ - vldr d4, [r8] │ │ │ │ - vstr d7, [r2] │ │ │ │ - add.w r2, sp, #1632 @ 0x660 │ │ │ │ - vldr d7, [sp, #520] @ 0x208 │ │ │ │ + vstr d9, [r1] │ │ │ │ + add.w r1, sp, #1232 @ 0x4d0 │ │ │ │ + vstr d0, [r1] │ │ │ │ + add.w r1, sp, #1240 @ 0x4d8 │ │ │ │ + vstr d4, [r1] │ │ │ │ + add.w r1, sp, #1248 @ 0x4e0 │ │ │ │ + vstr d7, [r1] │ │ │ │ + add.w r1, sp, #1640 @ 0x668 │ │ │ │ + vldr d7, [sp, #528] @ 0x210 │ │ │ │ vsub.f64 d14, d14, d7 │ │ │ │ vsub.f64 d12, d14, d8 │ │ │ │ vadd.f64 d14, d14, d8 │ │ │ │ - vldr d8, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d8, [sp, #480] @ 0x1e0 │ │ │ │ vsub.f64 d7, d8, d15 │ │ │ │ - vstr d12, [r2] │ │ │ │ - add.w r2, sp, #1640 @ 0x668 │ │ │ │ + vstr d12, [r1] │ │ │ │ + add.w r1, sp, #1648 @ 0x670 │ │ │ │ + vstr d14, [r1] │ │ │ │ + add.w r1, sp, #1256 @ 0x4e8 │ │ │ │ vsub.f64 d8, d7, d6 │ │ │ │ - vstr d14, [r2] │ │ │ │ - add.w r2, sp, #1248 @ 0x4e0 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ - vldr d7, [r6, #64] @ 0x40 │ │ │ │ - vstr d8, [r2] │ │ │ │ - add.w r2, sp, #1256 @ 0x4e8 │ │ │ │ - vstr d6, [r2] │ │ │ │ - add.w r2, r4, ip │ │ │ │ - adds r5, r2, r3 │ │ │ │ - str r5, [sp, #488] @ 0x1e8 │ │ │ │ - str r2, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d8, [r1] │ │ │ │ + add.w r1, sp, #1264 @ 0x4f0 │ │ │ │ + vldr d4, [r0] │ │ │ │ + vstr d6, [r1] │ │ │ │ + add.w r1, r0, r3 │ │ │ │ vldr d6, [r2] │ │ │ │ - vldr d2, [r5] │ │ │ │ - movs r5, #104 @ 0x68 │ │ │ │ + str r0, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d3, [r6, #72] @ 0x48 │ │ │ │ + str r1, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d7, [r6, #64] @ 0x40 │ │ │ │ + str r2, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d1, [r6, #584] @ 0x248 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ vldr d3, [r6, #576] @ 0x240 │ │ │ │ - mul.w r5, r5, lr │ │ │ │ - add.w r9, r7, r5 │ │ │ │ - add r5, ip │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ + add.w r1, r2, r3 │ │ │ │ + add.w r2, r5, r3 │ │ │ │ + vldr d2, [r1] │ │ │ │ + str r1, [sp, #504] @ 0x1f8 │ │ │ │ + add.w r1, fp, r3 │ │ │ │ + str r1, [sp, #512] @ 0x200 │ │ │ │ + str r2, [sp, #520] @ 0x208 │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - adds r2, r5, r3 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ + vldr d1, [r6, #712] @ 0x2c8 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vsub.f64 d15, d5, d6 │ │ │ │ - vadd.f64 d11, d5, d6 │ │ │ │ - vsub.f64 d8, d4, d7 │ │ │ │ - vadd.f64 d14, d4, d7 │ │ │ │ - vstr d15, [sp, #560] @ 0x230 │ │ │ │ - vldr d4, [r9] │ │ │ │ - vstr d8, [sp, #544] @ 0x220 │ │ │ │ - vldr d6, [r5] │ │ │ │ vldr d3, [r6, #200] @ 0xc8 │ │ │ │ - vldr d7, [r6, #192] @ 0xc0 │ │ │ │ vldr d2, [r2] │ │ │ │ + vadd.f64 d11, d5, d6 │ │ │ │ + vsub.f64 d15, d5, d6 │ │ │ │ + vldr d6, [r5] │ │ │ │ + vadd.f64 d14, d4, d7 │ │ │ │ + vsub.f64 d8, d4, d7 │ │ │ │ + vldr d4, [fp] │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - vldr d1, [r6, #712] @ 0x2c8 │ │ │ │ + vldr d7, [r6, #192] @ 0xc0 │ │ │ │ + vstr d8, [sp, #560] @ 0x230 │ │ │ │ + vstr d15, [sp, #576] @ 0x240 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ vldr d3, [r6, #704] @ 0x2c0 │ │ │ │ - str r0, [sp, #496] @ 0x1f0 │ │ │ │ - str r2, [sp, #504] @ 0x1f8 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [r1] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - movs r0, #168 @ 0xa8 │ │ │ │ - vldr d8, [r6, #968] @ 0x3c8 │ │ │ │ + add.w r1, r8, r4 │ │ │ │ + add r4, sl │ │ │ │ + add.w r0, r1, r3 │ │ │ │ + str r1, [sp, #528] @ 0x210 │ │ │ │ + str r0, [sp, #536] @ 0x218 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - mul.w r0, r0, lr │ │ │ │ - vldr d1, [r6, #840] @ 0x348 │ │ │ │ - adds r2, r7, r0 │ │ │ │ - add r0, ip │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vldr d3, [r6, #328] @ 0x148 │ │ │ │ - adds r1, r2, r3 │ │ │ │ - str r1, [sp, #520] @ 0x208 │ │ │ │ - str r2, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d12, d5, d6 │ │ │ │ vsub.f64 d10, d5, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ + vldr d6, [r4] │ │ │ │ vadd.f64 d13, d4, d7 │ │ │ │ vsub.f64 d15, d4, d7 │ │ │ │ - vldr d7, [r6, #320] @ 0x140 │ │ │ │ + vldr d4, [r1] │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - vldr d4, [r2] │ │ │ │ - mov.w r2, #488 @ 0x1e8 │ │ │ │ + add.w r1, r4, r3 │ │ │ │ + vldr d7, [r6, #320] @ 0x140 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - vldr d3, [r6, #832] @ 0x340 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - adds r4, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - adds r1, r0, r3 │ │ │ │ - str r2, [sp, #536] @ 0x218 │ │ │ │ - str r1, [sp, #528] @ 0x210 │ │ │ │ - str r4, [sp, #532] @ 0x214 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r1, [sp, #540] @ 0x21c │ │ │ │ vldr d2, [r1] │ │ │ │ + mov.w r1, #488 @ 0x1e8 │ │ │ │ + vldr d3, [r6, #832] @ 0x340 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + vldr d1, [r6, #840] @ 0x348 │ │ │ │ + add.w r0, sl, r1 │ │ │ │ + add.w r2, r8, r1 │ │ │ │ + vldr d8, [r6, #968] @ 0x3c8 │ │ │ │ + mov.w r1, #232 @ 0xe8 │ │ │ │ + strd r2, r0, [sp, #544] @ 0x220 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d3, [r2] │ │ │ │ - movs r2, #232 @ 0xe8 │ │ │ │ - vmul.f64 d2, d3, d8 │ │ │ │ + vldr d3, [r0] │ │ │ │ + add.w r0, r8, r1 │ │ │ │ + add r1, sl │ │ │ │ + vldr d9, [r1] │ │ │ │ + strd r0, r1, [sp, #552] @ 0x228 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vldr d6, [r6, #960] @ 0x3c0 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ - str r1, [sp, #540] @ 0x21c │ │ │ │ + vmul.f64 d2, d3, d8 │ │ │ │ vadd.f64 d1, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vldr d9, [r2] │ │ │ │ - str r2, [sp, #568] @ 0x238 │ │ │ │ - add.w r2, sp, #1648 @ 0x670 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sp, #1656 @ 0x678 │ │ │ │ vmla.f64 d2, d7, d6 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vldr d8, [r6, #448] @ 0x1c0 │ │ │ │ vnmls.f64 d7, d3, d6 │ │ │ │ vldr d6, [r6, #456] @ 0x1c8 │ │ │ │ - vldr d3, [r1] │ │ │ │ - vstr d8, [sp, #552] @ 0x228 │ │ │ │ + vstr d8, [sp, #568] @ 0x238 │ │ │ │ + vldr d3, [r0] │ │ │ │ + add.w r0, r8, ip │ │ │ │ + add ip, sl │ │ │ │ + add.w r1, r0, r3 │ │ │ │ vmul.f64 d6, d9, d6 │ │ │ │ vmla.f64 d6, d3, d8 │ │ │ │ vldr d8, [r6, #456] @ 0x1c8 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ - vldr d8, [sp, #552] @ 0x228 │ │ │ │ + vldr d8, [sp, #568] @ 0x238 │ │ │ │ vnmls.f64 d3, d9, d8 │ │ │ │ vadd.f64 d9, d2, d6 │ │ │ │ vsub.f64 d6, d2, d6 │ │ │ │ vadd.f64 d2, d12, d9 │ │ │ │ - vstr d6, [sp, #552] @ 0x228 │ │ │ │ vsub.f64 d9, d9, d12 │ │ │ │ + vstr d6, [sp, #568] @ 0x238 │ │ │ │ vadd.f64 d8, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vadd.f64 d3, d11, d0 │ │ │ │ vsub.f64 d11, d11, d0 │ │ │ │ vadd.f64 d6, d3, d2 │ │ │ │ vstr d6, [r2] │ │ │ │ vsub.f64 d6, d2, d3 │ │ │ │ vsub.f64 d3, d14, d1 │ │ │ │ - add.w r2, sp, #1264 @ 0x4f0 │ │ │ │ + add.w r2, sp, #1272 @ 0x4f8 │ │ │ │ vadd.f64 d14, d14, d1 │ │ │ │ vadd.f64 d2, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vstr d6, [r2] │ │ │ │ - add.w r2, sp, #1272 @ 0x4f8 │ │ │ │ vadd.f64 d0, d11, d3 │ │ │ │ vsub.f64 d11, d3, d11 │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d3, d13, d8 │ │ │ │ + add.w r2, sp, #1280 @ 0x500 │ │ │ │ vsub.f64 d8, d8, d13 │ │ │ │ vstr d0, [r2] │ │ │ │ - add.w r2, sp, #1280 @ 0x500 │ │ │ │ + add.w r2, sp, #1288 @ 0x508 │ │ │ │ vadd.f64 d6, d14, d3 │ │ │ │ - vldr d0, [pc, #168] @ 236a0 │ │ │ │ + vldr d0, [pc, #172] @ 25428 │ │ │ │ vsub.f64 d12, d9, d8 │ │ │ │ - vadd.f64 d8, d9, d8 │ │ │ │ vstr d11, [r2] │ │ │ │ vsub.f64 d11, d14, d3 │ │ │ │ - add.w r2, sp, #1288 @ 0x508 │ │ │ │ + add.w r2, sp, #1296 @ 0x510 │ │ │ │ + vldr d14, [sp, #560] @ 0x230 │ │ │ │ + vadd.f64 d8, d9, d8 │ │ │ │ vmul.f64 d1, d2, d0 │ │ │ │ - vldr d14, [sp, #544] @ 0x220 │ │ │ │ vstr d11, [r2] │ │ │ │ - add.w r2, sp, #1296 @ 0x510 │ │ │ │ - vldr d11, [pc, #136] @ 236a8 │ │ │ │ - vstr d6, [r2] │ │ │ │ add.w r2, sp, #1304 @ 0x518 │ │ │ │ - vldr d6, [sp, #552] @ 0x228 │ │ │ │ + vldr d11, [pc, #140] @ 25430 │ │ │ │ + vstr d6, [r2] │ │ │ │ + add.w r2, sp, #1312 @ 0x520 │ │ │ │ + vldr d6, [sp, #568] @ 0x238 │ │ │ │ vsub.f64 d3, d6, d15 │ │ │ │ - vldr d6, [sp, #560] @ 0x230 │ │ │ │ + vldr d6, [sp, #576] @ 0x240 │ │ │ │ vnmls.f64 d1, d3, d11 │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ vmla.f64 d3, d2, d11 │ │ │ │ vadd.f64 d2, d14, d5 │ │ │ │ vstr d1, [r2] │ │ │ │ - add.w r2, sp, #1312 @ 0x520 │ │ │ │ + add.w r2, sp, #1320 @ 0x528 │ │ │ │ vstr d3, [r2] │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ - add.w r2, sp, #1320 @ 0x528 │ │ │ │ + add.w r2, sp, #1328 @ 0x530 │ │ │ │ vadd.f64 d4, d6, d4 │ │ │ │ - vldr d6, [sp, #552] @ 0x228 │ │ │ │ vmul.f64 d1, d3, d11 │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ - vadd.f64 d6, d15, d6 │ │ │ │ - vmov.f64 d14, d1 │ │ │ │ vnmls.f64 d3, d2, d11 │ │ │ │ - vmla.f64 d14, d2, d0 │ │ │ │ + vmov.f64 d14, d1 │ │ │ │ vmov.f64 d1, d0 │ │ │ │ + vmla.f64 d14, d2, d0 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ - vldr d11, [sp, #544] @ 0x220 │ │ │ │ - vsub.f64 d5, d11, d5 │ │ │ │ vstr d14, [r2] │ │ │ │ - add.w r2, sp, #1328 @ 0x530 │ │ │ │ + add.w r2, sp, #1336 @ 0x538 │ │ │ │ vstr d3, [r2] │ │ │ │ - b.n 236b0 │ │ │ │ + vmul.f64 d3, d4, d1 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ + vldr d11, [sp, #560] @ 0x230 │ │ │ │ + add.w r2, sp, #1344 @ 0x540 │ │ │ │ + b.n 25438 │ │ │ │ nop │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 23918 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 256a0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 23964 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 256ec ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - vmul.f64 d3, d4, d1 │ │ │ │ - vmul.f64 d4, d4, d0 │ │ │ │ - add.w r2, sp, #1336 @ 0x538 │ │ │ │ + str r0, [sp, #560] @ 0x230 │ │ │ │ + vldr d6, [sp, #568] @ 0x238 │ │ │ │ + str r1, [sp, #568] @ 0x238 │ │ │ │ + vsub.f64 d5, d11, d5 │ │ │ │ vmov.f64 d11, d3 │ │ │ │ vldr d3, [r6, #40] @ 0x28 │ │ │ │ + vadd.f64 d6, d15, d6 │ │ │ │ vmla.f64 d11, d5, d0 │ │ │ │ vnmls.f64 d4, d5, d1 │ │ │ │ vmul.f64 d5, d7, d0 │ │ │ │ vmov.f64 d15, d5 │ │ │ │ vstr d11, [r2] │ │ │ │ - add.w r2, sp, #1344 @ 0x540 │ │ │ │ + add.w r2, sp, #1352 @ 0x548 │ │ │ │ vnmls.f64 d15, d6, d1 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vmla.f64 d6, d7, d1 │ │ │ │ - vldr d7, [r6, #32] │ │ │ │ vstr d4, [r2] │ │ │ │ - add.w r2, sp, #1352 @ 0x548 │ │ │ │ - vstr d12, [r2] │ │ │ │ add.w r2, sp, #1360 @ 0x550 │ │ │ │ - vstr d8, [r2] │ │ │ │ + vldr d4, [r0] │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ + vstr d12, [r2] │ │ │ │ add.w r2, sp, #1368 @ 0x558 │ │ │ │ - vstr d15, [r2] │ │ │ │ + mul.w r0, r0, r9 │ │ │ │ + vmla.f64 d6, d7, d1 │ │ │ │ + vstr d8, [r2] │ │ │ │ add.w r2, sp, #1376 @ 0x560 │ │ │ │ - vstr d6, [r2] │ │ │ │ - movs r2, #24 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ - adds r4, r2, r3 │ │ │ │ - str r1, [sp, #544] @ 0x220 │ │ │ │ - str r2, [sp, #552] @ 0x228 │ │ │ │ - vldr d6, [r2] │ │ │ │ + vldr d7, [r6, #32] │ │ │ │ + vldr d1, [r6, #552] @ 0x228 │ │ │ │ + vstr d15, [r2] │ │ │ │ add.w r2, sp, #1384 @ 0x568 │ │ │ │ - vldr d4, [r1] │ │ │ │ - add r1, r3 │ │ │ │ - str r1, [sp, #560] @ 0x230 │ │ │ │ + vstr d6, [r2] │ │ │ │ + add.w r2, ip, r3 │ │ │ │ + vldr d6, [ip] │ │ │ │ + str r2, [sp, #576] @ 0x240 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, sp, #1392 @ 0x570 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ + vldr d3, [r6, #544] @ 0x220 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - str r4, [sp, #572] @ 0x23c │ │ │ │ - movs r1, #88 @ 0x58 │ │ │ │ - vldr d2, [r4] │ │ │ │ - vldr d1, [r6, #552] @ 0x228 │ │ │ │ - vldr d3, [r6, #544] @ 0x220 │ │ │ │ - mul.w r1, r1, lr │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ + add.w r1, r8, r0 │ │ │ │ + add r0, sl │ │ │ │ + str r1, [sp, #584] @ 0x248 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r6, #680] @ 0x2a8 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vldr d3, [r6, #168] @ 0xa8 │ │ │ │ vadd.f64 d15, d5, d6 │ │ │ │ vsub.f64 d11, d5, d6 │ │ │ │ + vldr d5, [r0] │ │ │ │ + vldr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + str r1, [sp, #588] @ 0x24c │ │ │ │ vsub.f64 d8, d4, d7 │ │ │ │ vstr d15, [r2] │ │ │ │ - add.w r2, sp, #1392 @ 0x570 │ │ │ │ vadd.f64 d15, d4, d7 │ │ │ │ + vmul.f64 d4, d5, d3 │ │ │ │ vldr d7, [r6, #160] @ 0xa0 │ │ │ │ - vstr d8, [r2] │ │ │ │ add.w r2, sp, #1400 @ 0x578 │ │ │ │ - vstr d11, [r2] │ │ │ │ - adds r2, r7, r1 │ │ │ │ - add r1, ip │ │ │ │ - str r2, [sp, #576] @ 0x240 │ │ │ │ - adds r4, r1, r3 │ │ │ │ - str r4, [sp, #584] @ 0x248 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vldr d2, [r4] │ │ │ │ - str r2, [sp, #580] @ 0x244 │ │ │ │ - vmul.f64 d4, d5, d3 │ │ │ │ + vstr d8, [r2] │ │ │ │ + add.w r2, sp, #1408 @ 0x580 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ + vstr d11, [r2] │ │ │ │ + add.w r2, r0, r3 │ │ │ │ vldr d3, [r6, #672] @ 0x2a0 │ │ │ │ + vldr d2, [r2] │ │ │ │ + str r2, [sp, #592] @ 0x250 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov.w r1, #152 @ 0x98 │ │ │ │ + vldr d1, [r6, #680] @ 0x2a8 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + vldr d10, [r6, #424] @ 0x1a8 │ │ │ │ + add.w r2, r8, r1 │ │ │ │ + add r1, sl │ │ │ │ + str r2, [sp, #596] @ 0x254 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - movs r2, #152 @ 0x98 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ vldr d1, [r6, #808] @ 0x328 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - add r2, ip │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vldr d3, [r6, #296] @ 0x128 │ │ │ │ - str r4, [sp, #588] @ 0x24c │ │ │ │ vadd.f64 d8, d4, d5 │ │ │ │ vsub.f64 d13, d4, d5 │ │ │ │ - vldr d4, [r2] │ │ │ │ + vldr d4, [r1] │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d14, d6, d7 │ │ │ │ - vldr d7, [r6, #288] @ 0x120 │ │ │ │ + vldr d6, [r2] │ │ │ │ vmul.f64 d5, d4, d3 │ │ │ │ - vldr d6, [r4] │ │ │ │ - add r4, r3 │ │ │ │ - adds r3, r2, r3 │ │ │ │ - str r3, [sp, #596] @ 0x254 │ │ │ │ - str r4, [sp, #592] @ 0x250 │ │ │ │ - vmla.f64 d5, d6, d7 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ + add r2, r3 │ │ │ │ + add r3, r1 │ │ │ │ + vldr d7, [r6, #288] @ 0x120 │ │ │ │ + strd r2, r3, [sp, #600] @ 0x258 │ │ │ │ vldr d2, [r3] │ │ │ │ mov.w r3, #472 @ 0x1d8 │ │ │ │ + mul.w r3, r3, r9 │ │ │ │ + vmla.f64 d5, d6, d7 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r6, #800] @ 0x320 │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ + vldr d7, [r2] │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ - mul.w r3, r3, lr │ │ │ │ + add.w r2, r8, r3 │ │ │ │ + add r3, sl │ │ │ │ + strd r2, r3, [sp, #608] @ 0x260 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - adds r4, r7, r3 │ │ │ │ - add r3, ip │ │ │ │ - str r4, [sp, #600] @ 0x258 │ │ │ │ - str r3, [sp, #604] @ 0x25c │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ + vldr d3, [r6, #936] @ 0x3a8 │ │ │ │ vadd.f64 d1, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ - movs r3, #216 @ 0xd8 │ │ │ │ + mov.w r3, #216 @ 0xd8 │ │ │ │ + mul.w r3, r3, r9 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ - vldr d6, [r4] │ │ │ │ - mul.w r3, r3, lr │ │ │ │ - vldr d7, [r6, #928] @ 0x3a0 │ │ │ │ - vldr d3, [r6, #936] @ 0x3a8 │ │ │ │ - adds r4, r7, r3 │ │ │ │ - str r4, [sp, #608] @ 0x260 │ │ │ │ - vldr d10, [r6, #424] @ 0x1a8 │ │ │ │ + vldr d6, [r2] │ │ │ │ vmul.f64 d2, d4, d3 │ │ │ │ + add.w r2, r8, r3 │ │ │ │ + add r3, sl │ │ │ │ + vldr d7, [r6, #928] @ 0x3a0 │ │ │ │ + strd r2, r3, [sp, #616] @ 0x268 │ │ │ │ + vldr d9, [r3] │ │ │ │ + add.w r3, sp, #1392 @ 0x570 │ │ │ │ vmla.f64 d2, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r6, #416] @ 0x1a0 │ │ │ │ add.w r6, r6, #1008 @ 0x3f0 │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ - vldr d4, [r4] │ │ │ │ - add.w r4, r3, ip │ │ │ │ - add.w r3, sp, #1384 @ 0x568 │ │ │ │ - str r4, [sp, #612] @ 0x264 │ │ │ │ - vldr d9, [r4] │ │ │ │ + vldr d4, [r2] │ │ │ │ vmul.f64 d7, d9, d10 │ │ │ │ vmla.f64 d7, d4, d3 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1408 @ 0x580 │ │ │ │ + add.w r3, sp, #1416 @ 0x588 │ │ │ │ vnmls.f64 d4, d9, d3 │ │ │ │ vadd.f64 d3, d2, d7 │ │ │ │ vadd.f64 d9, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d4, d2, d7 │ │ │ │ vadd.f64 d2, d8, d3 │ │ │ │ vadd.f64 d7, d10, d1 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ vadd.f64 d10, d7, d2 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d9, d12 │ │ │ │ - add.w r3, sp, #1416 @ 0x588 │ │ │ │ + add.w r3, sp, #1424 @ 0x590 │ │ │ │ vadd.f64 d12, d12, d9 │ │ │ │ - vldr d9, [pc, #-596] @ 236a0 │ │ │ │ + vldr d9, [pc, #-600] @ 25428 │ │ │ │ vadd.f64 d2, d3, d7 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ vstr d2, [r3] │ │ │ │ - add.w r3, sp, #1424 @ 0x590 │ │ │ │ + add.w r3, sp, #1432 @ 0x598 │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d15, d0 │ │ │ │ - add.w r3, sp, #1432 @ 0x598 │ │ │ │ + add.w r3, sp, #1440 @ 0x5a0 │ │ │ │ vsub.f64 d15, d15, d0 │ │ │ │ vsub.f64 d8, d7, d12 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ - vldr d12, [pc, #-632] @ 236a8 │ │ │ │ + vldr d12, [pc, #-636] @ 25430 │ │ │ │ vstr d8, [r3] │ │ │ │ - add.w r3, sp, #1392 @ 0x570 │ │ │ │ - vldr d8, [r3] │ │ │ │ add.w r3, sp, #1400 @ 0x578 │ │ │ │ + vldr d8, [r3] │ │ │ │ + add.w r3, sp, #1408 @ 0x580 │ │ │ │ vadd.f64 d2, d8, d5 │ │ │ │ vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1440 @ 0x5a0 │ │ │ │ + add.w r3, sp, #1448 @ 0x5a8 │ │ │ │ vsub.f64 d3, d8, d11 │ │ │ │ vmul.f64 d8, d3, d9 │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ vnmls.f64 d8, d2, d12 │ │ │ │ vstr d8, [r3] │ │ │ │ vmov.f64 d8, d3 │ │ │ │ + add.w r3, sp, #1456 @ 0x5b0 │ │ │ │ + vadd.f64 d3, d13, d6 │ │ │ │ + vsub.f64 d6, d6, d13 │ │ │ │ vmla.f64 d8, d2, d9 │ │ │ │ vsub.f64 d2, d4, d14 │ │ │ │ - vadd.f64 d3, d13, d6 │ │ │ │ - add.w r3, sp, #1448 @ 0x5a8 │ │ │ │ vadd.f64 d14, d14, d4 │ │ │ │ - vsub.f64 d6, d6, d13 │ │ │ │ vmul.f64 d4, d14, d12 │ │ │ │ vstr d8, [r3] │ │ │ │ vmul.f64 d8, d2, d9 │ │ │ │ + add.w r3, sp, #1464 @ 0x5b8 │ │ │ │ vmla.f64 d8, d3, d12 │ │ │ │ vmul.f64 d3, d3, d9 │ │ │ │ - add.w r3, sp, #1456 @ 0x5b0 │ │ │ │ vstr d8, [r3] │ │ │ │ vmov.f64 d8, d9 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ - add.w r3, sp, #1464 @ 0x5b8 │ │ │ │ + add.w r3, sp, #1472 @ 0x5c0 │ │ │ │ vmla.f64 d4, d6, d8 │ │ │ │ vmul.f64 d6, d6, d12 │ │ │ │ vnmls.f64 d9, d2, d12 │ │ │ │ vnmls.f64 d6, d14, d8 │ │ │ │ + vldr d14, [sp, #984] @ 0x3d8 │ │ │ │ vstr d9, [r3] │ │ │ │ - add.w r3, sp, #1472 @ 0x5c0 │ │ │ │ - vldr d9, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d4, [r3] │ │ │ │ add.w r3, sp, #1480 @ 0x5c8 │ │ │ │ + vldr d9, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d4, [r3] │ │ │ │ + add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ vmov.f64 d4, d12 │ │ │ │ vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1384 @ 0x568 │ │ │ │ + add.w r3, sp, #1392 @ 0x570 │ │ │ │ vldr d0, [r3] │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ vsub.f64 d0, d15, d1 │ │ │ │ vadd.f64 d12, d15, d1 │ │ │ │ vstr d0, [r3] │ │ │ │ - add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ + add.w r3, sp, #1496 @ 0x5d8 │ │ │ │ vmov.f64 d0, d4 │ │ │ │ vstr d12, [r3] │ │ │ │ - add.w r3, sp, #1392 @ 0x570 │ │ │ │ - vldr d12, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d15, [r3] │ │ │ │ add.w r3, sp, #1400 @ 0x578 │ │ │ │ + vldr d12, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d15, [r3] │ │ │ │ + add.w r3, sp, #1408 @ 0x580 │ │ │ │ vsub.f64 d5, d15, d5 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1392 @ 0x570 │ │ │ │ + add.w r3, sp, #1400 @ 0x578 │ │ │ │ vadd.f64 d6, d15, d11 │ │ │ │ - vldr d11, [sp, #616] @ 0x268 │ │ │ │ + vldr d11, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d4, d6, d4 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d5, d0 │ │ │ │ vmov.f64 d15, d4 │ │ │ │ vnmls.f64 d15, d5, d8 │ │ │ │ vadd.f64 d5, d11, d9 │ │ │ │ + vldr d9, [sp, #824] @ 0x338 │ │ │ │ vstr d15, [r3] │ │ │ │ - add.w r3, sp, #1400 @ 0x578 │ │ │ │ + add.w r3, sp, #1408 @ 0x580 │ │ │ │ + vldr d15, [sp, #672] @ 0x2a0 │ │ │ │ vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1656 @ 0x678 │ │ │ │ - vldr d6, [sp, #808] @ 0x328 │ │ │ │ + add.w r3, sp, #1664 @ 0x680 │ │ │ │ + vldr d6, [sp, #816] @ 0x330 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ vsub.f64 d11, d5, d6 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vstr d11, [r3] │ │ │ │ - add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ - vldr d9, [sp, #816] @ 0x330 │ │ │ │ - vldr d15, [sp, #664] @ 0x298 │ │ │ │ + add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1296 @ 0x510 │ │ │ │ - vldr d14, [sp, #976] @ 0x3d0 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ + add.w r3, sp, #1304 @ 0x518 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1104 @ 0x450 │ │ │ │ + add.w r3, sp, #1112 @ 0x458 │ │ │ │ vldr d13, [r3] │ │ │ │ + add.w r3, sp, #1672 @ 0x688 │ │ │ │ vadd.f64 d2, d11, d12 │ │ │ │ - add.w r3, sp, #1664 @ 0x680 │ │ │ │ - vldr d12, [sp, #872] @ 0x368 │ │ │ │ + vldr d12, [sp, #880] @ 0x370 │ │ │ │ vadd.f64 d6, d13, d7 │ │ │ │ - vldr d13, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d13, [sp, #760] @ 0x2f8 │ │ │ │ vsub.f64 d1, d2, d6 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ vadd.f64 d6, d13, d9 │ │ │ │ - vldr d9, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d9, [sp, #712] @ 0x2c8 │ │ │ │ vadd.f64 d4, d15, d9 │ │ │ │ vadd.f64 d5, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vldr d6, [sp, #880] @ 0x370 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vldr d6, [sp, #888] @ 0x378 │ │ │ │ vadd.f64 d15, d12, d6 │ │ │ │ - add.w r3, sp, #1608 @ 0x648 │ │ │ │ - vldr d12, [sp, #968] @ 0x3c8 │ │ │ │ + vldr d12, [sp, #976] @ 0x3d0 │ │ │ │ + vstr d4, [r3] │ │ │ │ + add.w r3, sp, #1616 @ 0x650 │ │ │ │ vadd.f64 d4, d12, d14 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1648 @ 0x670 │ │ │ │ + add.w r3, sp, #1656 @ 0x678 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1568 @ 0x620 │ │ │ │ + add.w r3, sp, #1576 @ 0x628 │ │ │ │ + vldr d11, [r3] │ │ │ │ + add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ vadd.f64 d8, d15, d4 │ │ │ │ vsub.f64 d15, d4, d15 │ │ │ │ - vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ vadd.f64 d6, d12, d14 │ │ │ │ vsub.f64 d12, d12, d14 │ │ │ │ - vadd.f64 d4, d11, d10 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1296 @ 0x510 │ │ │ │ + add.w r3, sp, #1304 @ 0x518 │ │ │ │ + vadd.f64 d4, d11, d10 │ │ │ │ vsub.f64 d10, d11, d10 │ │ │ │ vadd.f64 d0, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, sp, #1104 @ 0x450 │ │ │ │ + add.w r3, sp, #1112 @ 0x458 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ vldr d13, [r3] │ │ │ │ vsub.f64 d9, d14, d6 │ │ │ │ - vldr d6, [sp, #896] @ 0x380 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ + vldr d6, [sp, #904] @ 0x388 │ │ │ │ vsub.f64 d7, d13, d7 │ │ │ │ vadd.f64 d14, d12, d9 │ │ │ │ vsub.f64 d12, d9, d12 │ │ │ │ vadd.f64 d11, d10, d7 │ │ │ │ vsub.f64 d13, d10, d7 │ │ │ │ - vldr d7, [sp, #888] @ 0x378 │ │ │ │ - vldr d10, [sp, #1000] @ 0x3e8 │ │ │ │ + vldr d7, [sp, #896] @ 0x380 │ │ │ │ + vldr d10, [sp, #1008] @ 0x3f0 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #992] @ 0x3e0 │ │ │ │ + vldr d6, [sp, #1000] @ 0x3e8 │ │ │ │ vadd.f64 d9, d6, d10 │ │ │ │ vsub.f64 d6, d7, d9 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vadd.f64 d9, d3, d8 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ vsub.f64 d10, d9, d0 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ - vstr d10, [r4] │ │ │ │ - vstr d0, [r7] │ │ │ │ + vstr d10, [r2] │ │ │ │ + vstr d0, [r8] │ │ │ │ vadd.f64 d0, d5, d7 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ vadd.f64 d9, d2, d0 │ │ │ │ vsub.f64 d0, d0, d2 │ │ │ │ vsub.f64 d2, d3, d1 │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ + vldr d3, [pc, #968] @ 25cc0 │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d3, [pc, #960] @ 23f38 │ │ │ │ - vstr d9, [ip] │ │ │ │ - vstr d0, [r4] │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ - vldr d0, [pc, #956] @ 23f40 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d9, [sl] │ │ │ │ + vstr d0, [r2] │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ + vldr d0, [pc, #952] @ 25cc8 │ │ │ │ + vstr d2, [r2] │ │ │ │ vstr d1, [r3] │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ - vldr d2, [pc, #948] @ 23f48 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ + vldr d2, [pc, #944] @ 25cd0 │ │ │ │ vstr d7, [r3] │ │ │ │ - add.w r3, sp, #1656 @ 0x678 │ │ │ │ - vstr d5, [r4] │ │ │ │ + add.w r3, sp, #1664 @ 0x680 │ │ │ │ + vldr d1, [r3] │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d5, d14, d13 │ │ │ │ - ldr r4, [sp, #52] @ 0x34 │ │ │ │ vsub.f64 d13, d13, d14 │ │ │ │ - vldr d1, [r3] │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d7, d1, d6 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ vmul.f64 d13, d13, d3 │ │ │ │ vmov.f64 d1, d3 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d12, d11 │ │ │ │ vsub.f64 d12, d12, d11 │ │ │ │ - vldr d11, [sp, #752] @ 0x2f0 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d4, [r2] │ │ │ │ vstr d7, [r3] │ │ │ │ - add.w r3, sp, #1664 @ 0x680 │ │ │ │ + add.w r3, sp, #1672 @ 0x688 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vmul.f64 d12, d12, d3 │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ vldr d10, [r3] │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ vadd.f64 d7, d10, d15 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstr d4, [r3] │ │ │ │ - add.w r3, sp, #1088 @ 0x440 │ │ │ │ - vstr d7, [r4] │ │ │ │ + add.w r3, sp, #1096 @ 0x448 │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d6, d12 │ │ │ │ - ldr r4, [sp, #60] @ 0x3c │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ - vstr d7, [r4] │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d10, d15 │ │ │ │ - ldr r4, [sp, #68] @ 0x44 │ │ │ │ - vldr d10, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d6, [r4] │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ + vldr d15, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d11, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d13, d7 │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ - vldr d13, [sp, #816] @ 0x330 │ │ │ │ - vstr d6, [r4] │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ + vldr d10, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d13, [sp, #824] @ 0x338 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ + vldr d9, [sp, #712] @ 0x2c8 │ │ │ │ vsub.f64 d12, d11, d13 │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1432 @ 0x598 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vldr d7, [sp, #616] @ 0x268 │ │ │ │ + add.w r3, sp, #1440 @ 0x5a0 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vldr d7, [sp, #624] @ 0x270 │ │ │ │ vsub.f64 d6, d7, d10 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1096 @ 0x448 │ │ │ │ + add.w r3, sp, #1104 @ 0x450 │ │ │ │ vldr d13, [r3] │ │ │ │ - add.w r3, sp, #1408 @ 0x580 │ │ │ │ + add.w r3, sp, #1416 @ 0x588 │ │ │ │ vsub.f64 d8, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ vadd.f64 d6, d11, d10 │ │ │ │ vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1504 @ 0x5e0 │ │ │ │ + add.w r3, sp, #1512 @ 0x5e8 │ │ │ │ vadd.f64 d7, d13, d11 │ │ │ │ + vldr d11, [sp, #816] @ 0x330 │ │ │ │ vmul.f64 d5, d7, d0 │ │ │ │ vmov.f64 d10, d5 │ │ │ │ vnmls.f64 d10, d6, d2 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmov.f64 d13, d6 │ │ │ │ vmla.f64 d13, d7, d2 │ │ │ │ - vstr d10, [sp] │ │ │ │ - vstr d13, [sp, #8] │ │ │ │ - vldr d11, [sp, #808] @ 0x328 │ │ │ │ - vldr d7, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d15, [sp, #664] @ 0x298 │ │ │ │ - vldr d9, [sp, #704] @ 0x2c0 │ │ │ │ - vsub.f64 d6, d11, d7 │ │ │ │ + vldr d7, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d10, [sp, #16] │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1496 @ 0x5d8 │ │ │ │ - ldr r4, [sp, #132] @ 0x84 │ │ │ │ + add.w r3, sp, #1504 @ 0x5e0 │ │ │ │ + vsub.f64 d6, d11, d7 │ │ │ │ vsub.f64 d7, d15, d9 │ │ │ │ - vldr d9, [sp, #984] @ 0x3d8 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ + add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ + vldr d9, [sp, #992] @ 0x3e0 │ │ │ │ + vstr d13, [sp, #24] │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #1008] @ 0x3f0 │ │ │ │ + vldr d6, [sp, #1016] @ 0x3f8 │ │ │ │ vsub.f64 d4, d10, d15 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ + vmov.f64 d0, d2 │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, sp, #1264 @ 0x4f0 │ │ │ │ + add.w r3, sp, #1272 @ 0x4f8 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1176 @ 0x498 │ │ │ │ + add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1288 @ 0x508 │ │ │ │ + add.w r3, sp, #1296 @ 0x510 │ │ │ │ vldr d13, [r3] │ │ │ │ - add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ + add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ vsub.f64 d13, d3, d13 │ │ │ │ vadd.f64 d3, d15, d10 │ │ │ │ - vldr d15, [sp, #984] @ 0x3d8 │ │ │ │ - vmul.f64 d14, d13, d0 │ │ │ │ + vldr d15, [sp, #992] @ 0x3e0 │ │ │ │ + vmul.f64 d14, d13, d9 │ │ │ │ vmul.f64 d13, d13, d2 │ │ │ │ vmla.f64 d14, d6, d2 │ │ │ │ - vmov.f64 d0, d2 │ │ │ │ vnmls.f64 d13, d6, d9 │ │ │ │ - vldr d6, [sp, #1008] @ 0x3f0 │ │ │ │ + vldr d6, [sp, #1016] @ 0x3f8 │ │ │ │ vsub.f64 d2, d15, d6 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1264 @ 0x4f0 │ │ │ │ + add.w r3, sp, #1272 @ 0x4f8 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1176 @ 0x498 │ │ │ │ + add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ vadd.f64 d6, d3, d2 │ │ │ │ vsub.f64 d2, d2, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1288 @ 0x508 │ │ │ │ + add.w r3, sp, #1296 @ 0x510 │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d2, d2, d1 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vadd.f64 d1, d15, d10 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1088 @ 0x440 │ │ │ │ + add.w r3, sp, #1096 @ 0x448 │ │ │ │ vadd.f64 d15, d3, d10 │ │ │ │ vmov.f64 d3, d0 │ │ │ │ vmov.f64 d10, d9 │ │ │ │ vmul.f64 d0, d15, d0 │ │ │ │ vmul.f64 d15, d15, d9 │ │ │ │ vmla.f64 d0, d1, d9 │ │ │ │ vnmls.f64 d15, d1, d3 │ │ │ │ - vstr d0, [sp, #16] │ │ │ │ + vstr d0, [sp, #32] │ │ │ │ vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1432 @ 0x598 │ │ │ │ + add.w r3, sp, #1440 @ 0x5a0 │ │ │ │ vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1096 @ 0x448 │ │ │ │ + add.w r3, sp, #1104 @ 0x450 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1408 @ 0x580 │ │ │ │ + add.w r3, sp, #1416 @ 0x588 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ vldr d0, [r3] │ │ │ │ - ldr r3, [sp, #124] @ 0x7c │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d0, d9, d0 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ vmul.f64 d3, d0, d3 │ │ │ │ vnmls.f64 d3, d1, d10 │ │ │ │ vmul.f64 d1, d1, d9 │ │ │ │ vmla.f64 d1, d0, d10 │ │ │ │ vadd.f64 d0, d8, d5 │ │ │ │ vsub.f64 d5, d8, d5 │ │ │ │ vadd.f64 d9, d14, d3 │ │ │ │ vsub.f64 d3, d3, d14 │ │ │ │ vsub.f64 d10, d0, d9 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ vadd.f64 d9, d13, d1 │ │ │ │ vsub.f64 d13, d13, d1 │ │ │ │ - vstr d10, [r4] │ │ │ │ + vstr d10, [r2] │ │ │ │ vstr d0, [r3] │ │ │ │ vadd.f64 d0, d7, d2 │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d1, d5, d13 │ │ │ │ - ldr r4, [sp, #136] @ 0x88 │ │ │ │ + ldr r3, [sp, #148] @ 0x94 │ │ │ │ vadd.f64 d5, d5, d13 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ + vldr d13, [sp, #24] │ │ │ │ + ldr r2, [sp, #156] @ 0x9c │ │ │ │ vadd.f64 d10, d9, d0 │ │ │ │ vsub.f64 d0, d0, d9 │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ vstr d10, [r3] │ │ │ │ - vstr d0, [r4] │ │ │ │ - ldr r4, [sp, #108] @ 0x6c │ │ │ │ - vstr d1, [r4] │ │ │ │ - ldr r4, [sp, #116] @ 0x74 │ │ │ │ - vldr d0, [sp] │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ - vstr d5, [r4] │ │ │ │ + vstr d0, [r2] │ │ │ │ + vldr d0, [sp, #16] │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ + vstr d1, [r2] │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d5, d3, d7 │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d13, [sp, #8] │ │ │ │ - vstr d5, [r4] │ │ │ │ + ldr r2, [sp, #140] @ 0x8c │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d5, d0, d2 │ │ │ │ - ldr r4, [sp, #112] @ 0x70 │ │ │ │ - vstr d7, [r4] │ │ │ │ + ldr r2, [sp, #132] @ 0x84 │ │ │ │ + vstr d7, [r2] │ │ │ │ vadd.f64 d7, d12, d6 │ │ │ │ - ldr r4, [sp, #84] @ 0x54 │ │ │ │ vsub.f64 d6, d12, d6 │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d3, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d13, d15 │ │ │ │ vsub.f64 d15, d15, d13 │ │ │ │ - vstr d3, [r4] │ │ │ │ + vstr d3, [r2] │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d11, d4 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d11, d11, d4 │ │ │ │ - ldr r4, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #100] @ 0x64 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [pc, #188] @ 23f40 │ │ │ │ + vldr d5, [pc, #188] @ 25cc8 │ │ │ │ vstr d3, [r3] │ │ │ │ vmov.f64 d3, d5 │ │ │ │ - vstr d7, [r4] │ │ │ │ + ldrd r2, r3, [sp, #108] @ 0x6c │ │ │ │ + vldr d9, [sp, #808] @ 0x328 │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d6, d15 │ │ │ │ - ldr r4, [sp, #100] @ 0x64 │ │ │ │ vadd.f64 d6, d6, d15 │ │ │ │ - ldr r3, [sp, #92] @ 0x5c │ │ │ │ - vldr d15, [sp, #696] @ 0x2b8 │ │ │ │ - vstr d7, [r4] │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ + vldr d15, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d0, d2 │ │ │ │ vstr d6, [r3] │ │ │ │ - ldr r4, [sp, #104] @ 0x68 │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ + ldr r3, [sp, #116] @ 0x74 │ │ │ │ + ldr r2, [sp, #124] @ 0x7c │ │ │ │ vadd.f64 d6, d7, d11 │ │ │ │ vsub.f64 d11, d11, d7 │ │ │ │ - vldr d7, [sp, #792] @ 0x318 │ │ │ │ - vldr d2, [pc, #120] @ 23f38 │ │ │ │ - vldr d0, [sp, #624] @ 0x270 │ │ │ │ + vldr d0, [sp, #632] @ 0x278 │ │ │ │ + vldr d7, [sp, #800] @ 0x320 │ │ │ │ + vldr d2, [pc, #108] @ 25cc0 │ │ │ │ vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1512 @ 0x5e8 │ │ │ │ - vstr d11, [r4] │ │ │ │ - vldr d11, [sp, #856] @ 0x358 │ │ │ │ vsub.f64 d12, d0, d15 │ │ │ │ + add.w r3, sp, #1520 @ 0x5f0 │ │ │ │ + vstr d11, [r2] │ │ │ │ + vldr d11, [sp, #864] @ 0x360 │ │ │ │ vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1528 @ 0x5f8 │ │ │ │ - vsub.f64 d7, d7, d11 │ │ │ │ + add.w r3, sp, #1536 @ 0x600 │ │ │ │ vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1544 @ 0x608 │ │ │ │ + add.w r3, sp, #1552 @ 0x610 │ │ │ │ + vsub.f64 d7, d7, d11 │ │ │ │ + vldr d14, [r3] │ │ │ │ + add.w r3, sp, #1072 @ 0x430 │ │ │ │ + vldr d10, [r3] │ │ │ │ + vldr d15, [sp, #872] @ 0x368 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vsub.f64 d4, d12, d7 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ - vstr d4, [sp] │ │ │ │ - vldr d4, [pc, #72] @ 23f48 │ │ │ │ - vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1064 @ 0x428 │ │ │ │ - vldr d15, [sp, #864] @ 0x360 │ │ │ │ + vstr d4, [sp, #16] │ │ │ │ + vldr d4, [pc, #48] @ 25cd0 │ │ │ │ vmul.f64 d6, d0, d4 │ │ │ │ - vldr d9, [sp, #800] @ 0x320 │ │ │ │ - vldr d10, [r3] │ │ │ │ vmul.f64 d7, d14, d4 │ │ │ │ - ldr r4, [sp, #240] @ 0xf0 │ │ │ │ vnmls.f64 d6, d8, d5 │ │ │ │ vmla.f64 d7, d10, d5 │ │ │ │ - vldr d10, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d10, [sp, #696] @ 0x2b8 │ │ │ │ vmul.f64 d5, d0, d5 │ │ │ │ - b.n 23f88 │ │ │ │ + b.n 25d10 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 241b8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 25f40 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 241fc ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 25f84 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 241d0 ) │ │ │ │ - subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ + subs r3, #205 @ 0xcd │ │ │ │ + str r7, [r7, #100] @ 0x64 │ │ │ │ + add r0, pc, #632 @ (adr r0, 25f60 ) │ │ │ │ + subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 2421c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 25fa4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - add r6, pc, #44 @ (adr r6, 23fa0 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 25d28 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 24210 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 25f98 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ vmla.f64 d5, d8, d4 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ - vldr d7, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d7, [sp, #680] @ 0x2a8 │ │ │ │ vsub.f64 d6, d15, d9 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1384 @ 0x568 │ │ │ │ + add.w r3, sp, #1392 @ 0x570 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1416 @ 0x588 │ │ │ │ + add.w r3, sp, #1424 @ 0x590 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d6, d10, d4 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1592 @ 0x638 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ + add.w r3, sp, #1600 @ 0x640 │ │ │ │ + vnmls.f64 d6, d14, d3 │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ vsub.f64 d4, d15, d10 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1424 @ 0x590 │ │ │ │ - vnmls.f64 d6, d14, d3 │ │ │ │ - vldr d15, [pc, #-120] @ 23f68 │ │ │ │ + add.w r3, sp, #1432 @ 0x598 │ │ │ │ + vldr d15, [pc, #-120] @ 25cf0 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ + vadd.f64 d3, d5, d6 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d14, d10, d4 │ │ │ │ vadd.f64 d4, d10, d4 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ - vadd.f64 d3, d5, d6 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ + add.w r3, sp, #1496 @ 0x5d8 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1576 @ 0x628 │ │ │ │ + add.w r3, sp, #1584 @ 0x630 │ │ │ │ vsub.f64 d5, d10, d7 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1352 @ 0x548 │ │ │ │ + add.w r3, sp, #1360 @ 0x550 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vsub.f64 d0, d10, d5 │ │ │ │ vadd.f64 d5, d10, d5 │ │ │ │ - vldr d10, [pc, #-176] @ 23f70 │ │ │ │ + vldr d10, [pc, #-176] @ 25cf8 │ │ │ │ vmul.f64 d9, d0, d15 │ │ │ │ vmov.f64 d7, d9 │ │ │ │ - vldr d9, [pc, #-180] @ 23f78 │ │ │ │ - vmul.f64 d9, d4, d9 │ │ │ │ + vldr d9, [pc, #-180] @ 25d00 │ │ │ │ vnmls.f64 d7, d14, d10 │ │ │ │ vmul.f64 d14, d14, d15 │ │ │ │ + vmul.f64 d9, d4, d9 │ │ │ │ vmla.f64 d14, d0, d10 │ │ │ │ - vldr d0, [pc, #-192] @ 23f80 │ │ │ │ + vldr d0, [pc, #-192] @ 25d08 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ vmov.f64 d7, d9 │ │ │ │ - vldr d9, [pc, #-204] @ 23f80 │ │ │ │ + vldr d9, [pc, #-204] @ 25d08 │ │ │ │ vmla.f64 d7, d5, d9 │ │ │ │ - vldr d9, [pc, #-220] @ 23f78 │ │ │ │ + vldr d9, [pc, #-220] @ 25d00 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vstr d7, [sp, #16] │ │ │ │ + vstr d7, [sp, #32] │ │ │ │ vmov.f64 d7, d5 │ │ │ │ vnmls.f64 d7, d4, d0 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1272 @ 0x4f8 │ │ │ │ + add.w r3, sp, #1280 @ 0x500 │ │ │ │ vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1632 @ 0x660 │ │ │ │ - vsub.f64 d0, d7, d0 │ │ │ │ + add.w r3, sp, #1640 @ 0x668 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1280 @ 0x500 │ │ │ │ + add.w r3, sp, #1288 @ 0x508 │ │ │ │ + ldr r2, [sp, #264] @ 0x108 │ │ │ │ + vsub.f64 d0, d7, d0 │ │ │ │ vmul.f64 d0, d0, d2 │ │ │ │ vsub.f64 d9, d4, d0 │ │ │ │ vadd.f64 d0, d4, d0 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1360 @ 0x550 │ │ │ │ + add.w r3, sp, #1368 @ 0x558 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1616 @ 0x650 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ + add.w r3, sp, #1624 @ 0x658 │ │ │ │ vldr d7, [r3] │ │ │ │ - ldr r3, [sp, #232] @ 0xe8 │ │ │ │ + ldr r3, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d4, d7, d4 │ │ │ │ - vldr d7, [pc, #-312] @ 23f80 │ │ │ │ + vldr d7, [pc, #-316] @ 25d08 │ │ │ │ vmul.f64 d2, d5, d10 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ + vldr d10, [pc, #-336] @ 25d00 │ │ │ │ vmla.f64 d2, d9, d15 │ │ │ │ - vldr d10, [pc, #-336] @ 23f78 │ │ │ │ - vldr d15, [pc, #-348] @ 23f70 │ │ │ │ + vldr d15, [pc, #-352] @ 25cf8 │ │ │ │ vmul.f64 d10, d4, d10 │ │ │ │ vnmls.f64 d5, d9, d15 │ │ │ │ vmul.f64 d15, d4, d7 │ │ │ │ - vldr d9, [pc, #-356] @ 23f78 │ │ │ │ - vldr d4, [sp] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ vnmls.f64 d10, d0, d7 │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ + vldr d9, [pc, #-368] @ 25d00 │ │ │ │ + vldr d7, [sp, #24] │ │ │ │ + vadd.f64 d4, d4, d1 │ │ │ │ vmla.f64 d15, d0, d9 │ │ │ │ vadd.f64 d0, d8, d2 │ │ │ │ - vadd.f64 d4, d4, d1 │ │ │ │ vsub.f64 d2, d8, d2 │ │ │ │ vsub.f64 d9, d4, d0 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ vadd.f64 d0, d14, d5 │ │ │ │ vsub.f64 d5, d5, d14 │ │ │ │ - vstr d9, [r4] │ │ │ │ - vstr d4, [fp] │ │ │ │ + vstr d9, [r2] │ │ │ │ + vstr d4, [r3] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - ldr r4, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ + ldr r3, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d9, d0, d4 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ + vldr d0, [sp, #32] │ │ │ │ vadd.f64 d6, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vstr d9, [r3] │ │ │ │ - vstr d4, [r4] │ │ │ │ - vldr d4, [sp] │ │ │ │ - ldr r4, [sp, #200] @ 0xc8 │ │ │ │ - vldr d2, [sp, #24] │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + vstr d9, [r7] │ │ │ │ + vstr d4, [r3] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + ldr r3, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d1, d4, d1 │ │ │ │ - vldr d0, [sp, #16] │ │ │ │ - ldr r3, [sp, #260] @ 0x104 │ │ │ │ - vldr d14, [sp, #696] @ 0x2b8 │ │ │ │ vsub.f64 d4, d1, d5 │ │ │ │ vadd.f64 d1, d1, d5 │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #216] @ 0xd8 │ │ │ │ - vstr d1, [r4] │ │ │ │ - ldr r4, [sp, #224] @ 0xe0 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ + vstr d1, [r2] │ │ │ │ + ldr r2, [sp, #248] @ 0xf8 │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d2, d15 │ │ │ │ - ldr r4, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d15, d2, d15 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d12, d3 │ │ │ │ - ldr r4, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d3, d12, d3 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d0, d10 │ │ │ │ vsub.f64 d10, d10, d0 │ │ │ │ - vldr d0, [sp, #624] @ 0x270 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vstr d7, [sl] │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d13, d11 │ │ │ │ - ldr r4, [sp, #268] @ 0x10c │ │ │ │ vsub.f64 d11, d11, d13 │ │ │ │ - vadd.f64 d12, d0, d14 │ │ │ │ - vldr d13, [sp, #864] @ 0x360 │ │ │ │ - vldr d0, [sp, #800] @ 0x320 │ │ │ │ + ldr r3, [sp, #284] @ 0x11c │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d15, d11 │ │ │ │ vsub.f64 d11, d11, d15 │ │ │ │ vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1520 @ 0x5f0 │ │ │ │ - vstr d7, [r4] │ │ │ │ + ldr r3, [sp, #292] @ 0x124 │ │ │ │ + vldr d0, [sp, #632] @ 0x278 │ │ │ │ + vldr d5, [pc, #-616] @ 25cd8 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d3, d10 │ │ │ │ - ldr r4, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d3, d3, d10 │ │ │ │ - vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1536 @ 0x600 │ │ │ │ - vldr d10, [pc, #-656] @ 23f50 │ │ │ │ - vldr d5, [pc, #-652] @ 23f58 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vadd.f64 d7, d0, d13 │ │ │ │ - ldr r4, [sp, #280] @ 0x118 │ │ │ │ - vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1552 @ 0x610 │ │ │ │ + ldr r3, [sp, #296] @ 0x128 │ │ │ │ + vldr d14, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d13, [sp, #872] @ 0x368 │ │ │ │ vmov.f64 d4, d5 │ │ │ │ + vstr d7, [r3] │ │ │ │ + ldr r3, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d12, d0, d14 │ │ │ │ + vldr d10, [pc, #-648] @ 25ce0 │ │ │ │ + vldr d0, [sp, #808] @ 0x328 │ │ │ │ + vstr d3, [r3] │ │ │ │ + ldr r3, [sp, #308] @ 0x134 │ │ │ │ + vldr d3, [pc, #-656] @ 25ce8 │ │ │ │ + vadd.f64 d7, d0, d13 │ │ │ │ + vldr d2, [sp, #680] @ 0x2a8 │ │ │ │ + vstr d6, [r3] │ │ │ │ + ldr r3, [sp, #300] @ 0x12c │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vstr d3, [r4] │ │ │ │ - ldr r4, [sp, #284] @ 0x11c │ │ │ │ - vldr d3, [pc, #-680] @ 23f60 │ │ │ │ - vldr d9, [r3] │ │ │ │ + vstr d11, [r3] │ │ │ │ + add.w r3, sp, #1528 @ 0x5f8 │ │ │ │ + vldr d11, [sp, #864] @ 0x360 │ │ │ │ + vldr d14, [r3] │ │ │ │ + add.w r3, sp, #1544 @ 0x608 │ │ │ │ + vldr d1, [r3] │ │ │ │ add.w r3, sp, #1560 @ 0x618 │ │ │ │ vsub.f64 d8, d12, d7 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vldr d9, [r3] │ │ │ │ + add.w r3, sp, #1568 @ 0x620 │ │ │ │ + vldr d15, [r3] │ │ │ │ vmul.f64 d6, d14, d3 │ │ │ │ - ldr r4, [sp, #276] @ 0x114 │ │ │ │ + add.w r3, sp, #1432 @ 0x598 │ │ │ │ vmul.f64 d7, d9, d3 │ │ │ │ vnmls.f64 d6, d1, d5 │ │ │ │ - vstr d11, [r4] │ │ │ │ - vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1424 @ 0x590 │ │ │ │ - vldr d11, [sp, #856] @ 0x358 │ │ │ │ - vldr d2, [sp, #672] @ 0x2a0 │ │ │ │ vmla.f64 d7, d15, d5 │ │ │ │ - ldr r4, [sp, #180] @ 0xb4 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ vsub.f64 d0, d6, d7 │ │ │ │ - vldr d6, [sp, #792] @ 0x318 │ │ │ │ + vldr d6, [sp, #800] @ 0x320 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ - vldr d11, [sp, #688] @ 0x2b0 │ │ │ │ - vadd.f64 d7, d2, d11 │ │ │ │ + vldr d11, [sp, #696] @ 0x2b8 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ + vadd.f64 d7, d2, d11 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d6, d14, d5 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ + add.w r3, sp, #1496 @ 0x5d8 │ │ │ │ vmul.f64 d5, d15, d3 │ │ │ │ vmla.f64 d6, d1, d3 │ │ │ │ - vldr d3, [pc, #-768] @ 23f80 │ │ │ │ vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1600 @ 0x640 │ │ │ │ + add.w r3, sp, #1608 @ 0x648 │ │ │ │ vnmls.f64 d5, d9, d4 │ │ │ │ + vldr d3, [pc, #-780] @ 25d08 │ │ │ │ vadd.f64 d4, d14, d1 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1416 @ 0x588 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ + add.w r3, sp, #1424 @ 0x590 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ + vmul.f64 d4, d4, d10 │ │ │ │ vsub.f64 d1, d14, d4 │ │ │ │ vadd.f64 d4, d14, d4 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1384 @ 0x568 │ │ │ │ + add.w r3, sp, #1392 @ 0x570 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1584 @ 0x630 │ │ │ │ - vadd.f64 d6, d14, d15 │ │ │ │ + add.w r3, sp, #1592 @ 0x638 │ │ │ │ vldr d9, [r3] │ │ │ │ - vldr d15, [pc, #-864] @ 23f68 │ │ │ │ - add.w r3, sp, #1272 @ 0x4f8 │ │ │ │ + add.w r3, sp, #1280 @ 0x500 │ │ │ │ + vadd.f64 d6, d14, d15 │ │ │ │ + vldr d15, [pc, #-868] @ 25cf0 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vsub.f64 d14, d9, d6 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ vmul.f64 d9, d14, d3 │ │ │ │ vmov.f64 d3, d9 │ │ │ │ - vldr d9, [pc, #-876] @ 23f78 │ │ │ │ + vldr d9, [pc, #-876] @ 25d00 │ │ │ │ vnmls.f64 d3, d1, d9 │ │ │ │ vmul.f64 d9, d6, d15 │ │ │ │ - vstr d3, [sp] │ │ │ │ - vldr d3, [pc, #-900] @ 23f70 │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ + vldr d3, [pc, #-900] @ 25cf8 │ │ │ │ vmla.f64 d9, d4, d3 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vnmls.f64 d6, d4, d15 │ │ │ │ - vstr d9, [sp, #8] │ │ │ │ - vldr d9, [pc, #-912] @ 23f78 │ │ │ │ + vstr d9, [sp, #24] │ │ │ │ + vldr d9, [pc, #-912] @ 25d00 │ │ │ │ + vstr d6, [sp, #32] │ │ │ │ vmul.f64 d14, d14, d9 │ │ │ │ - vldr d9, [pc, #-912] @ 23f80 │ │ │ │ - vstr d6, [sp, #16] │ │ │ │ + vldr d9, [pc, #-916] @ 25d08 │ │ │ │ vmla.f64 d14, d1, d9 │ │ │ │ vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1352 @ 0x548 │ │ │ │ + add.w r3, sp, #1360 @ 0x550 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, sp, #1624 @ 0x658 │ │ │ │ + add.w r3, sp, #1632 @ 0x660 │ │ │ │ + ldr r7, [sp, #164] @ 0xa4 │ │ │ │ + ldr r2, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d3, d1, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, sp, #1280 @ 0x500 │ │ │ │ + add.w r3, sp, #1288 @ 0x508 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ vsub.f64 d4, d6, d3 │ │ │ │ vadd.f64 d3, d6, d3 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, sp, #1360 @ 0x550 │ │ │ │ + add.w r3, sp, #1368 @ 0x558 │ │ │ │ vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1640 @ 0x668 │ │ │ │ + add.w r3, sp, #1648 @ 0x670 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vldr d1, [r3] │ │ │ │ - ldr r3, [sp, #172] @ 0xac │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ - vldr d10, [pc, #968] @ 24728 │ │ │ │ + vldr d10, [pc, #968] @ 264b8 │ │ │ │ vsub.f64 d9, d1, d6 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ - vldr d1, [pc, #964] @ 24730 │ │ │ │ + vldr d1, [pc, #964] @ 264c0 │ │ │ │ vmul.f64 d1, d9, d1 │ │ │ │ vmla.f64 d1, d4, d10 │ │ │ │ - vldr d10, [pc, #960] @ 24738 │ │ │ │ + vldr d10, [pc, #960] @ 264c8 │ │ │ │ vmul.f64 d10, d3, d10 │ │ │ │ vnmls.f64 d10, d6, d15 │ │ │ │ - vldr d15, [pc, #940] @ 24730 │ │ │ │ + vldr d15, [pc, #940] @ 264c0 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vldr d15, [pc, #924] @ 24728 │ │ │ │ + vldr d15, [pc, #924] @ 264b8 │ │ │ │ vnmls.f64 d4, d9, d15 │ │ │ │ - vldr d9, [pc, #932] @ 24738 │ │ │ │ + vldr d9, [pc, #932] @ 264c8 │ │ │ │ vmul.f64 d15, d6, d9 │ │ │ │ - vldr d9, [sp] │ │ │ │ - vldr d6, [pc, #928] @ 24740 │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ + vldr d6, [pc, #928] @ 264d0 │ │ │ │ vmla.f64 d15, d3, d6 │ │ │ │ vadd.f64 d6, d8, d0 │ │ │ │ vadd.f64 d3, d9, d1 │ │ │ │ vsub.f64 d0, d8, d0 │ │ │ │ vsub.f64 d9, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vadd.f64 d3, d14, d4 │ │ │ │ vsub.f64 d4, d4, d14 │ │ │ │ - vstr d9, [r4] │ │ │ │ + vstr d9, [r2] │ │ │ │ vstr d6, [r3] │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ - ldr r3, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + ldr r3, [sp, #196] @ 0xc4 │ │ │ │ + ldr r2, [sp, #204] @ 0xcc │ │ │ │ vadd.f64 d9, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d3, [pc, #864] @ 24740 │ │ │ │ + vldr d3, [pc, #864] @ 264d0 │ │ │ │ vstr d9, [r3] │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - vstr d6, [r3] │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d0, d4 │ │ │ │ - ldr r3, [sp, #188] @ 0xbc │ │ │ │ vadd.f64 d0, d0, d4 │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #196] @ 0xc4 │ │ │ │ - vstr d0, [r3] │ │ │ │ - vldr d0, [sp] │ │ │ │ - ldr r3, [sp, #256] @ 0x100 │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + vstr d0, [r2] │ │ │ │ + vldr d0, [sp, #16] │ │ │ │ + ldr r2, [sp, #220] @ 0xdc │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - ldr r4, [sp, #148] @ 0x94 │ │ │ │ - vldr d0, [sp, #8] │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ vadd.f64 d6, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sp, #768] @ 0x300 │ │ │ │ - vstr d6, [r3] │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d4, d15 │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d15, d4, d15 │ │ │ │ - vldr d4, [sp, #824] @ 0x338 │ │ │ │ - vstr d7, [r3] │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ + vstr d7, [r2] │ │ │ │ vadd.f64 d7, d12, d2 │ │ │ │ - ldr r3, [sp, #140] @ 0x8c │ │ │ │ vsub.f64 d2, d12, d2 │ │ │ │ + ldr r2, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d0, d10 │ │ │ │ vsub.f64 d10, d10, d0 │ │ │ │ - vldr d0, [sp, #712] @ 0x2c8 │ │ │ │ - vstr d5, [r4] │ │ │ │ + vstr d5, [r2] │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d13, d11 │ │ │ │ - ldr r3, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d11, d11, d13 │ │ │ │ - ldr r4, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d15, d11 │ │ │ │ vsub.f64 d11, d11, d15 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d5, [r7] │ │ │ │ + ldr r7, [sp, #172] @ 0xac │ │ │ │ + vstr d7, [r7] │ │ │ │ vsub.f64 d7, d2, d10 │ │ │ │ - ldr r4, [sp, #164] @ 0xa4 │ │ │ │ vadd.f64 d2, d2, d10 │ │ │ │ - ldr r3, [sp, #156] @ 0x9c │ │ │ │ - vldr d10, [sp, #736] @ 0x2e0 │ │ │ │ - vstr d7, [r4] │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ + ldr r7, [sp, #184] @ 0xb8 │ │ │ │ + vldr d0, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d10, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d7, [r7] │ │ │ │ + ldr r7, [sp, #180] @ 0xb4 │ │ │ │ vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ - vldr d7, [sp, #648] @ 0x288 │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ - vstr d6, [r3] │ │ │ │ + add.w r3, sp, #1024 @ 0x400 │ │ │ │ + vldr d7, [sp, #656] @ 0x290 │ │ │ │ + vldr d4, [sp, #832] @ 0x340 │ │ │ │ + vstr d6, [r7] │ │ │ │ + ldr r7, [sp, #188] @ 0xbc │ │ │ │ vsub.f64 d6, d7, d0 │ │ │ │ - vldr d7, [sp, #760] @ 0x2f8 │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ - vldr d0, [sp, #640] @ 0x280 │ │ │ │ - vstr d11, [r4] │ │ │ │ + vldr d0, [sp, #648] @ 0x288 │ │ │ │ + vldr d7, [sp, #768] @ 0x300 │ │ │ │ + vstr d11, [r7] │ │ │ │ + vldr d1, [sp, #776] @ 0x308 │ │ │ │ + vldr d9, [r3] │ │ │ │ + add.w r3, sp, #1040 @ 0x410 │ │ │ │ vsub.f64 d12, d7, d4 │ │ │ │ + vldr d11, [sp, #944] @ 0x3b0 │ │ │ │ vsub.f64 d2, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ vsub.f64 d6, d0, d10 │ │ │ │ - vstr d2, [sp] │ │ │ │ - vldr d2, [sp, #832] @ 0x340 │ │ │ │ + vldr d0, [sp, #960] @ 0x3c0 │ │ │ │ + vstr d2, [sp, #16] │ │ │ │ + vldr d2, [sp, #840] @ 0x348 │ │ │ │ vsub.f64 d7, d2, d1 │ │ │ │ + vldr d2, [sp, #928] @ 0x3a0 │ │ │ │ + vldr d1, [r3] │ │ │ │ + add.w r3, sp, #1080 @ 0x438 │ │ │ │ + vldr d8, [r3] │ │ │ │ + add.w r3, sp, #1056 @ 0x420 │ │ │ │ vadd.f64 d13, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #904] @ 0x388 │ │ │ │ - vldr d2, [sp, #920] @ 0x398 │ │ │ │ - vldr d0, [sp, #952] @ 0x3b8 │ │ │ │ - vldr d11, [sp, #936] @ 0x3a8 │ │ │ │ - vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1072 @ 0x430 │ │ │ │ + vldr d7, [sp, #912] @ 0x390 │ │ │ │ vsub.f64 d5, d7, d2 │ │ │ │ - vldr d9, [sp, #1016] @ 0x3f8 │ │ │ │ vsub.f64 d7, d0, d11 │ │ │ │ - vldr d0, [pc, #568] @ 24738 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1048 @ 0x418 │ │ │ │ - ldr r4, [sp, #336] @ 0x150 │ │ │ │ vldr d11, [r3] │ │ │ │ + add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ + vldr d0, [pc, #552] @ 264c8 │ │ │ │ + vsub.f64 d4, d8, d11 │ │ │ │ vmul.f64 d2, d7, d3 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ - vmla.f64 d7, d5, d3 │ │ │ │ - vsub.f64 d4, d8, d11 │ │ │ │ vnmls.f64 d2, d5, d0 │ │ │ │ + vmla.f64 d7, d5, d3 │ │ │ │ vsub.f64 d5, d9, d1 │ │ │ │ vmov.f64 d1, d3 │ │ │ │ vmul.f64 d3, d4, d3 │ │ │ │ vmla.f64 d3, d5, d0 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d4, d0 │ │ │ │ vadd.f64 d11, d2, d3 │ │ │ │ vsub.f64 d4, d2, d3 │ │ │ │ vsub.f64 d0, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ + add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1304 @ 0x518 │ │ │ │ + add.w r3, sp, #1312 @ 0x520 │ │ │ │ vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1320 @ 0x528 │ │ │ │ - vsub.f64 d3, d7, d15 │ │ │ │ - vldr d7, [pc, #468] @ 24748 │ │ │ │ - vldr d15, [pc, #472] @ 24750 │ │ │ │ + add.w r3, sp, #1328 @ 0x530 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ - vsub.f64 d5, d8, d9 │ │ │ │ + add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ + vsub.f64 d3, d7, d15 │ │ │ │ vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ - vldr d8, [pc, #456] @ 24758 │ │ │ │ + add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ + vldr d7, [pc, #456] @ 264d8 │ │ │ │ + vsub.f64 d5, d8, d9 │ │ │ │ + vldr d8, [pc, #456] @ 264e0 │ │ │ │ + vldr d15, [pc, #460] @ 264e8 │ │ │ │ vsub.f64 d1, d3, d5 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1328 @ 0x530 │ │ │ │ + add.w r3, sp, #1336 @ 0x538 │ │ │ │ vsub.f64 d5, d2, d5 │ │ │ │ vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1312 @ 0x520 │ │ │ │ + add.w r3, sp, #1320 @ 0x528 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1112 @ 0x458 │ │ │ │ + add.w r3, sp, #1120 @ 0x460 │ │ │ │ + ldr r7, [sp, #60] @ 0x3c │ │ │ │ + ldr r2, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d9, d2, d9 │ │ │ │ - vldr d2, [pc, #420] @ 24760 │ │ │ │ + vldr d2, [pc, #420] @ 264f0 │ │ │ │ vsub.f64 d14, d5, d9 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vmul.f64 d9, d14, d2 │ │ │ │ vmul.f64 d14, d14, d7 │ │ │ │ + vnmls.f64 d14, d1, d2 │ │ │ │ vmov.f64 d10, d9 │ │ │ │ vmul.f64 d9, d5, d8 │ │ │ │ - vmla.f64 d10, d1, d7 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ + vmla.f64 d10, d1, d7 │ │ │ │ vmla.f64 d5, d3, d8 │ │ │ │ - vnmls.f64 d14, d1, d2 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ - vstr d10, [sp, #16] │ │ │ │ + vstr d10, [sp, #32] │ │ │ │ vmov.f64 d10, d9 │ │ │ │ - vstr d5, [sp, #32] │ │ │ │ + vstr d5, [sp, #48] @ 0x30 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1128 @ 0x468 │ │ │ │ + add.w r3, sp, #1136 @ 0x470 │ │ │ │ vnmls.f64 d10, d3, d15 │ │ │ │ vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1440 @ 0x5a0 │ │ │ │ + add.w r3, sp, #1448 @ 0x5a8 │ │ │ │ vsub.f64 d1, d5, d1 │ │ │ │ - vstr d10, [sp, #24] │ │ │ │ + vstr d10, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d10, d2 │ │ │ │ vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1456 @ 0x5b0 │ │ │ │ + add.w r3, sp, #1464 @ 0x5b8 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1160 @ 0x488 │ │ │ │ + add.w r3, sp, #1168 @ 0x490 │ │ │ │ vsub.f64 d5, d2, d9 │ │ │ │ vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1144 @ 0x478 │ │ │ │ + add.w r3, sp, #1152 @ 0x480 │ │ │ │ vsub.f64 d3, d1, d5 │ │ │ │ vadd.f64 d1, d1, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1464 @ 0x5b8 │ │ │ │ + add.w r3, sp, #1472 @ 0x5c0 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1448 @ 0x5a8 │ │ │ │ + add.w r3, sp, #1456 @ 0x5b0 │ │ │ │ vldr d9, [r3] │ │ │ │ + ldr r3, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ vsub.f64 d9, d2, d5 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ vmul.f64 d5, d9, d7 │ │ │ │ - vldr d7, [pc, #244] @ 24758 │ │ │ │ + vldr d7, [pc, #232] @ 264e0 │ │ │ │ vnmls.f64 d5, d3, d10 │ │ │ │ - vmul.f64 d10, d1, d7 │ │ │ │ - vldr d7, [pc, #240] @ 24760 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ + vmul.f64 d10, d1, d7 │ │ │ │ + vldr d7, [pc, #232] @ 264f0 │ │ │ │ vmla.f64 d10, d2, d15 │ │ │ │ vmla.f64 d3, d9, d7 │ │ │ │ - vldr d9, [pc, #216] @ 24758 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ + vldr d9, [pc, #204] @ 264e0 │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ vmul.f64 d2, d2, d9 │ │ │ │ vnmls.f64 d2, d1, d15 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ + vldr d7, [sp, #24] │ │ │ │ vmov.f64 d8, d2 │ │ │ │ - vldr d2, [sp] │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ vadd.f64 d2, d2, d4 │ │ │ │ vsub.f64 d9, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vadd.f64 d1, d14, d3 │ │ │ │ vsub.f64 d14, d14, d3 │ │ │ │ - vstr d9, [r4] │ │ │ │ - ldr r3, [sp, #320] @ 0x140 │ │ │ │ - ldr r4, [sp, #344] @ 0x158 │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ + vstr d9, [r2] │ │ │ │ vstr d2, [r3] │ │ │ │ vadd.f64 d2, d6, d0 │ │ │ │ - ldr r3, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ - vldr d0, [sp, #32] │ │ │ │ + ldr r3, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d9, d1, d2 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ - vstr d9, [r3] │ │ │ │ - vstr d2, [r4] │ │ │ │ - vldr d2, [sp] │ │ │ │ - ldr r4, [sp, #288] @ 0x120 │ │ │ │ - ldr r3, [sp, #304] @ 0x130 │ │ │ │ + vstr d9, [lr] │ │ │ │ + vstr d2, [r3] │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ vsub.f64 d4, d2, d4 │ │ │ │ - vldr d2, [sp, #24] │ │ │ │ vsub.f64 d3, d4, d14 │ │ │ │ vadd.f64 d4, d4, d14 │ │ │ │ - vstr d3, [r4] │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d3, [r7] │ │ │ │ + ldr r7, [sp, #320] @ 0x140 │ │ │ │ + vldr d3, [pc, #52] @ 264b8 │ │ │ │ + vstr d4, [r7] │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ - ldr r3, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - ldr r4, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d5, d0, d8 │ │ │ │ - vldr d3, [pc, #24] @ 24728 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vstr d6, [r4] │ │ │ │ + ldr r7, [sp, #328] @ 0x148 │ │ │ │ + vmov.f64 d9, d3 │ │ │ │ + vstr d4, [r7] │ │ │ │ + ldr r7, [sp, #312] @ 0x138 │ │ │ │ + vstr d6, [r7] │ │ │ │ vadd.f64 d6, d12, d7 │ │ │ │ - ldr r4, [sp, #356] @ 0x164 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - b.n 247a0 │ │ │ │ - nop │ │ │ │ + vldr d0, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d5, d0, d8 │ │ │ │ + b.n 26530 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 249c0 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 26750 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - add r6, pc, #44 @ (adr r6, 24768 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 264f8 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 24a90 ) │ │ │ │ - bhi.n 2466a │ │ │ │ + add r3, pc, #836 @ (adr r3, 26820 ) │ │ │ │ + bhi.n 263fa │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ + adds r6, r2, #7 │ │ │ │ + movs r5, #9 │ │ │ │ + ldr r4, [pc, #972] @ (268b4 ) │ │ │ │ + subs r7, #228 @ 0xe4 │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - adds r6, r2, #7 │ │ │ │ - movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (24b2c ) │ │ │ │ - subs r7, #228 @ 0xe4 │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - add r1, pc, #652 @ (adr r1, 249f8 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 26788 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ @@ -32621,557 +33541,558 @@ │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ @ instruction: 0xf63b3806 │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ pop {r0, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf18038b2 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ - add r6, pc, #44 @ (adr r6, 247c0 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 26550 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - ldr r3, [sp, #348] @ 0x15c │ │ │ │ - vmov.f64 d9, d3 │ │ │ │ + ldr r7, [sp, #368] @ 0x170 │ │ │ │ + vldr d12, [sp, #664] @ 0x298 │ │ │ │ + vldr d14, [sp, #856] @ 0x358 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d2, d10 │ │ │ │ vsub.f64 d10, d2, d10 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vldr d2, [sp, #792] @ 0x318 │ │ │ │ + vstr d4, [r7] │ │ │ │ vstr d6, [r3] │ │ │ │ vadd.f64 d6, d13, d11 │ │ │ │ - ldr r3, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d13, d13, d11 │ │ │ │ + ldr r3, [sp, #360] @ 0x168 │ │ │ │ + ldr r7, [sp, #372] @ 0x174 │ │ │ │ + vldr d11, [sp, #736] @ 0x2e0 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d7, d10 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ + vldr d10, [sp, #728] @ 0x2d8 │ │ │ │ vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #360] @ 0x168 │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #364] @ 0x16c │ │ │ │ - vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #372] @ 0x174 │ │ │ │ - vstr d7, [r3] │ │ │ │ + add.w r3, sp, #1088 @ 0x440 │ │ │ │ + vstr d6, [r7] │ │ │ │ + ldr r7, [sp, #376] @ 0x178 │ │ │ │ + vstr d5, [r7] │ │ │ │ + ldr r7, [sp, #384] @ 0x180 │ │ │ │ + vldr d5, [sp, #784] @ 0x310 │ │ │ │ + vstr d7, [r7] │ │ │ │ vsub.f64 d7, d8, d0 │ │ │ │ - ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r7, [sp, #388] @ 0x184 │ │ │ │ vadd.f64 d6, d7, d13 │ │ │ │ vsub.f64 d13, d13, d7 │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #368] @ 0x170 │ │ │ │ - vldr d12, [sp, #656] @ 0x290 │ │ │ │ - vldr d11, [sp, #728] @ 0x2d8 │ │ │ │ - vldr d5, [sp, #776] @ 0x308 │ │ │ │ - vstr d13, [r3] │ │ │ │ - add.w r3, sp, #1080 @ 0x438 │ │ │ │ - vldr d13, [sp, #840] @ 0x348 │ │ │ │ + vsub.f64 d7, d14, d2 │ │ │ │ + vldr d2, [sp, #952] @ 0x3b8 │ │ │ │ + vstr d6, [r7] │ │ │ │ vsub.f64 d6, d12, d11 │ │ │ │ - vldr d14, [sp, #848] @ 0x350 │ │ │ │ - vldr d2, [sp, #784] @ 0x310 │ │ │ │ + ldr r7, [sp, #380] @ 0x17c │ │ │ │ + vldr d11, [sp, #640] @ 0x280 │ │ │ │ + vstr d13, [r7] │ │ │ │ + vldr d13, [sp, #848] @ 0x350 │ │ │ │ vsub.f64 d12, d5, d13 │ │ │ │ - vldr d11, [sp, #632] @ 0x278 │ │ │ │ - vldr d10, [sp, #720] @ 0x2d0 │ │ │ │ - vsub.f64 d7, d14, d2 │ │ │ │ - vldr d2, [sp, #944] @ 0x3b0 │ │ │ │ vsub.f64 d8, d6, d12 │ │ │ │ vadd.f64 d1, d6, d12 │ │ │ │ + vldr d12, [sp, #920] @ 0x398 │ │ │ │ vsub.f64 d6, d11, d10 │ │ │ │ - vldr d12, [sp, #912] @ 0x390 │ │ │ │ - vldr d11, [sp, #928] @ 0x3a0 │ │ │ │ - vldr d10, [pc, #-232] @ 24768 │ │ │ │ + vldr d11, [sp, #936] @ 0x3a8 │ │ │ │ + vldr d10, [pc, #-228] @ 264f8 │ │ │ │ vstr d1, [sp] │ │ │ │ vadd.f64 d13, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d12, d2 │ │ │ │ - vldr d12, [sp, #960] @ 0x3c0 │ │ │ │ + vldr d12, [sp, #968] @ 0x3c8 │ │ │ │ vsub.f64 d5, d12, d11 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1040 @ 0x410 │ │ │ │ + add.w r3, sp, #1048 @ 0x418 │ │ │ │ vmul.f64 d2, d5, d10 │ │ │ │ vnmls.f64 d2, d7, d3 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vmla.f64 d7, d5, d3 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ + add.w r3, sp, #1032 @ 0x408 │ │ │ │ + ldr r2, [sp, #512] @ 0x200 │ │ │ │ vsub.f64 d4, d12, d5 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ + add.w r3, sp, #1064 @ 0x428 │ │ │ │ vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ + add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ vsub.f64 d5, d12, d0 │ │ │ │ vmul.f64 d3, d5, d3 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vmla.f64 d3, d4, d10 │ │ │ │ vnmls.f64 d5, d4, d9 │ │ │ │ vsub.f64 d4, d2, d3 │ │ │ │ vadd.f64 d3, d2, d3 │ │ │ │ - vldr d2, [pc, #-324] @ 24778 │ │ │ │ + vldr d2, [pc, #-324] @ 26508 │ │ │ │ vsub.f64 d0, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ + add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1368 @ 0x558 │ │ │ │ + add.w r3, sp, #1376 @ 0x560 │ │ │ │ vsub.f64 d3, d3, d12 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1336 @ 0x538 │ │ │ │ + add.w r3, sp, #1344 @ 0x540 │ │ │ │ vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ + add.w r3, sp, #1264 @ 0x4f0 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ + add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ vsub.f64 d5, d12, d11 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1344 @ 0x540 │ │ │ │ + add.w r3, sp, #1352 @ 0x548 │ │ │ │ vsub.f64 d1, d3, d5 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ vsub.f64 d5, d9, d12 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1376 @ 0x560 │ │ │ │ + add.w r3, sp, #1384 @ 0x568 │ │ │ │ vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1120 @ 0x460 │ │ │ │ + add.w r3, sp, #1128 @ 0x468 │ │ │ │ vsub.f64 d9, d12, d11 │ │ │ │ - vldr d11, [pc, #-436] @ 24770 │ │ │ │ + vldr d11, [pc, #-436] @ 26500 │ │ │ │ vsub.f64 d14, d5, d9 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vmul.f64 d9, d14, d2 │ │ │ │ vmul.f64 d14, d14, d11 │ │ │ │ - vmov.f64 d12, d9 │ │ │ │ vnmls.f64 d14, d1, d2 │ │ │ │ + vmov.f64 d12, d9 │ │ │ │ vmla.f64 d12, d1, d11 │ │ │ │ - vstr d12, [sp, #16] │ │ │ │ - vldr d12, [pc, #-456] @ 24780 │ │ │ │ + vstr d12, [sp, #24] │ │ │ │ + vldr d12, [pc, #-456] @ 26510 │ │ │ │ vmul.f64 d9, d5, d12 │ │ │ │ vmov.f64 d10, d9 │ │ │ │ - vldr d9, [pc, #-460] @ 24788 │ │ │ │ - vmul.f64 d5, d5, d9 │ │ │ │ + vldr d9, [pc, #-460] @ 26518 │ │ │ │ vnmls.f64 d10, d3, d9 │ │ │ │ - vstr d10, [sp, #24] │ │ │ │ + vmul.f64 d5, d5, d9 │ │ │ │ + vstr d10, [sp, #32] │ │ │ │ vmov.f64 d10, d2 │ │ │ │ vmov.f64 d2, d5 │ │ │ │ vmla.f64 d2, d3, d12 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1152 @ 0x480 │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ + add.w r3, sp, #1160 @ 0x488 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1392 @ 0x570 │ │ │ │ - ldr r4, [sp, #496] @ 0x1f0 │ │ │ │ + add.w r3, sp, #1400 @ 0x578 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1472 @ 0x5c0 │ │ │ │ + add.w r3, sp, #1480 @ 0x5c8 │ │ │ │ vsub.f64 d1, d3, d9 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1168 @ 0x490 │ │ │ │ + add.w r3, sp, #1176 @ 0x498 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1136 @ 0x470 │ │ │ │ - vsub.f64 d5, d12, d3 │ │ │ │ + add.w r3, sp, #1144 @ 0x478 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1480 @ 0x5c8 │ │ │ │ - vsub.f64 d3, d1, d5 │ │ │ │ - vadd.f64 d1, d1, d5 │ │ │ │ + add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ + vsub.f64 d5, d12, d3 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1400 @ 0x578 │ │ │ │ + add.w r3, sp, #1408 @ 0x580 │ │ │ │ vsub.f64 d2, d2, d9 │ │ │ │ vldr d9, [r3] │ │ │ │ - ldr r3, [sp, #472] @ 0x1d8 │ │ │ │ + vsub.f64 d3, d1, d5 │ │ │ │ + vadd.f64 d1, d1, d5 │ │ │ │ vsub.f64 d5, d12, d9 │ │ │ │ vmov.f64 d12, d11 │ │ │ │ vsub.f64 d9, d2, d5 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ vmul.f64 d5, d9, d11 │ │ │ │ - vldr d11, [pc, #-604] @ 24780 │ │ │ │ + vldr d11, [pc, #-600] @ 26510 │ │ │ │ vnmls.f64 d5, d3, d10 │ │ │ │ - vmul.f64 d10, d1, d11 │ │ │ │ - vldr d11, [pc, #-608] @ 24788 │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ - vldr d12, [sp, #16] │ │ │ │ + vldr d12, [sp, #24] │ │ │ │ + vmul.f64 d10, d1, d11 │ │ │ │ + vldr d11, [pc, #-612] @ 26518 │ │ │ │ vmla.f64 d10, d2, d11 │ │ │ │ - vldr d11, [pc, #-640] @ 24778 │ │ │ │ + vldr d11, [pc, #-636] @ 26508 │ │ │ │ vmla.f64 d3, d9, d11 │ │ │ │ - vldr d11, [pc, #-640] @ 24780 │ │ │ │ + vldr d11, [pc, #-636] @ 26510 │ │ │ │ vmul.f64 d2, d2, d11 │ │ │ │ vmov.f64 d11, d2 │ │ │ │ - vldr d2, [pc, #-644] @ 24788 │ │ │ │ + vldr d2, [pc, #-640] @ 26518 │ │ │ │ vnmls.f64 d11, d1, d2 │ │ │ │ vadd.f64 d1, d12, d5 │ │ │ │ vadd.f64 d2, d8, d4 │ │ │ │ vsub.f64 d4, d8, d4 │ │ │ │ vsub.f64 d5, d5, d12 │ │ │ │ vsub.f64 d9, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vadd.f64 d1, d14, d3 │ │ │ │ vsub.f64 d14, d14, d3 │ │ │ │ - vstr d9, [r4] │ │ │ │ - vstr d2, [r9] │ │ │ │ + vstr d9, [r2] │ │ │ │ + vstr d2, [fp] │ │ │ │ vadd.f64 d2, d6, d0 │ │ │ │ - ldr r4, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d3, d4, d14 │ │ │ │ - vsub.f64 d6, d6, d0 │ │ │ │ + ldr r2, [sp, #520] @ 0x208 │ │ │ │ vadd.f64 d4, d4, d14 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ + vsub.f64 d6, d6, d0 │ │ │ │ vadd.f64 d9, d1, d2 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ - vldr d1, [sp] │ │ │ │ vstr d9, [r5] │ │ │ │ - vstr d2, [r4] │ │ │ │ - ldr r4, [sp, #532] @ 0x214 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - vstr d3, [r4] │ │ │ │ - ldr r4, [sp, #540] @ 0x21c │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #544] @ 0x220 │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #552] @ 0x228 │ │ │ │ + vldr d1, [sp] │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ - ldr r4, [sp, #568] @ 0x238 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #556] @ 0x22c │ │ │ │ + vldr d0, [sp, #32] │ │ │ │ vadd.f64 d5, d2, d11 │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #536] @ 0x218 │ │ │ │ - vstr d6, [r4] │ │ │ │ + ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r7, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r2, [sp, #548] @ 0x224 │ │ │ │ + vldr d14, [sp, #856] @ 0x358 │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d1, d7 │ │ │ │ - ldr r4, [sp, #480] @ 0x1e0 │ │ │ │ vsub.f64 d7, d1, d7 │ │ │ │ + ldr r2, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d0, d10 │ │ │ │ vsub.f64 d10, d0, d10 │ │ │ │ - vldr d0, [pc, #-796] @ 24790 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vstr d6, [r8] │ │ │ │ + vldr d0, [pc, #-800] @ 26520 │ │ │ │ + vstr d4, [r7] │ │ │ │ + vstr d6, [r3] │ │ │ │ vadd.f64 d6, d13, d3 │ │ │ │ - ldr r4, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d13, d13, d3 │ │ │ │ + ldr r7, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ + vldr d3, [sp, #792] @ 0x318 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d7, d10 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vstr d6, [r4] │ │ │ │ - ldr r4, [sp, #520] @ 0x208 │ │ │ │ - ldr r3, [sp, #512] @ 0x200 │ │ │ │ - vldr d4, [sp, #728] @ 0x2d8 │ │ │ │ - vldr d3, [sp, #784] @ 0x310 │ │ │ │ - vstr d5, [r4] │ │ │ │ + vadd.f64 d12, d3, d14 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vstr d6, [r7] │ │ │ │ + ldr r7, [sp, #536] @ 0x218 │ │ │ │ + vldr d4, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d5, [r7] │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d11, d2 │ │ │ │ - ldr r4, [sp, #528] @ 0x210 │ │ │ │ - add.w r3, sp, #1040 @ 0x410 │ │ │ │ - vldr d14, [sp, #848] @ 0x350 │ │ │ │ - vldr d5, [sp, #776] @ 0x308 │ │ │ │ + add.w r3, sp, #1048 @ 0x418 │ │ │ │ + ldr r7, [sp, #540] @ 0x21c │ │ │ │ + vldr d5, [sp, #784] @ 0x310 │ │ │ │ vadd.f64 d6, d7, d13 │ │ │ │ vsub.f64 d13, d13, d7 │ │ │ │ - vadd.f64 d12, d3, d14 │ │ │ │ - vldr d2, [sp, #944] @ 0x3b0 │ │ │ │ - vldr d14, [sp, #912] @ 0x390 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vldr d6, [sp, #656] @ 0x290 │ │ │ │ - vstr d13, [r4] │ │ │ │ - vldr d13, [sp, #840] @ 0x348 │ │ │ │ + vstr d6, [r4] │ │ │ │ + vldr d6, [sp, #664] @ 0x298 │ │ │ │ + vstr d13, [r7] │ │ │ │ + vldr d13, [sp, #848] @ 0x350 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #960] @ 0x3c0 │ │ │ │ vadd.f64 d7, d5, d13 │ │ │ │ - vldr d13, [sp, #632] @ 0x278 │ │ │ │ + vldr d13, [sp, #640] @ 0x280 │ │ │ │ vsub.f64 d8, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - vldr d6, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d6, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d14, [sp, #920] @ 0x398 │ │ │ │ + vldr d2, [sp, #952] @ 0x3b8 │ │ │ │ vadd.f64 d6, d13, d6 │ │ │ │ + vldr d4, [sp, #968] @ 0x3c8 │ │ │ │ vadd.f64 d13, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vadd.f64 d7, d14, d2 │ │ │ │ - vldr d14, [sp, #928] @ 0x3a0 │ │ │ │ + vldr d14, [sp, #936] @ 0x3a8 │ │ │ │ vadd.f64 d5, d14, d4 │ │ │ │ + vldr d4, [pc, #-960] @ 26528 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1080 @ 0x438 │ │ │ │ - vldr d4, [pc, #-968] @ 24798 │ │ │ │ + add.w r3, sp, #1088 @ 0x440 │ │ │ │ vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ + add.w r3, sp, #1032 @ 0x408 │ │ │ │ vmul.f64 d3, d5, d0 │ │ │ │ vmov.f64 d1, d4 │ │ │ │ vadd.f64 d2, d14, d2 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ + add.w r3, sp, #1064 @ 0x428 │ │ │ │ vnmls.f64 d3, d7, d4 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ + add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ vadd.f64 d5, d14, d5 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ + add.w r3, sp, #1264 @ 0x4f0 │ │ │ │ vmul.f64 d4, d5, d4 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vmla.f64 d4, d2, d0 │ │ │ │ vnmls.f64 d5, d2, d1 │ │ │ │ - vldr d1, [pc, #976] @ 24f80 │ │ │ │ + vldr d1, [pc, #976] @ 26d10 │ │ │ │ vadd.f64 d11, d3, d4 │ │ │ │ vsub.f64 d2, d3, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1336 @ 0x538 │ │ │ │ + add.w r3, sp, #1344 @ 0x540 │ │ │ │ vsub.f64 d0, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1368 @ 0x558 │ │ │ │ + add.w r3, sp, #1376 @ 0x560 │ │ │ │ vadd.f64 d4, d14, d4 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ + add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ vstr d7, [sp] │ │ │ │ - vadd.f64 d5, d5, d14 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ + add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ + vadd.f64 d5, d5, d14 │ │ │ │ vsub.f64 d14, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1344 @ 0x540 │ │ │ │ + add.w r3, sp, #1352 @ 0x548 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1376 @ 0x560 │ │ │ │ - vadd.f64 d5, d7, d5 │ │ │ │ - vldr d7, [pc, #892] @ 24f88 │ │ │ │ + add.w r3, sp, #1384 @ 0x568 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1120 @ 0x460 │ │ │ │ + add.w r3, sp, #1128 @ 0x468 │ │ │ │ + vadd.f64 d5, d7, d5 │ │ │ │ + vldr d7, [pc, #884] @ 26d18 │ │ │ │ vadd.f64 d3, d3, d10 │ │ │ │ - vldr d10, [pc, #884] @ 24f90 │ │ │ │ + vldr d10, [pc, #884] @ 26d20 │ │ │ │ vsub.f64 d9, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vmul.f64 d3, d9, d15 │ │ │ │ vmla.f64 d3, d14, d10 │ │ │ │ vmul.f64 d14, d14, d15 │ │ │ │ vnmls.f64 d14, d9, d10 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ - ldr r0, [sp, #376] @ 0x178 │ │ │ │ vnmls.f64 d3, d5, d7 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1152 @ 0x480 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ + add.w r3, sp, #1160 @ 0x488 │ │ │ │ + vstr d3, [sp, #24] │ │ │ │ + vstr d5, [sp, #32] │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1480 @ 0x5c8 │ │ │ │ + add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1400 @ 0x578 │ │ │ │ + add.w r3, sp, #1408 @ 0x580 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1136 @ 0x470 │ │ │ │ + add.w r3, sp, #1144 @ 0x478 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1168 @ 0x490 │ │ │ │ + add.w r3, sp, #1176 @ 0x498 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1472 @ 0x5c0 │ │ │ │ + add.w r3, sp, #1480 @ 0x5c8 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1392 @ 0x570 │ │ │ │ + add.w r3, sp, #1400 @ 0x578 │ │ │ │ vldr d1, [r3] │ │ │ │ - ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r3, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vsub.f64 d1, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vmul.f64 d3, d1, d15 │ │ │ │ vnmls.f64 d3, d9, d10 │ │ │ │ vmul.f64 d10, d5, d7 │ │ │ │ - vldr d7, [pc, #704] @ 24f80 │ │ │ │ + vldr d7, [pc, #708] @ 26d10 │ │ │ │ vmla.f64 d10, d4, d7 │ │ │ │ - vldr d7, [pc, #712] @ 24f90 │ │ │ │ + vldr d7, [pc, #716] @ 26d20 │ │ │ │ vmul.f64 d1, d1, d7 │ │ │ │ - vldr d7, [pc, #688] @ 24f80 │ │ │ │ + vldr d7, [pc, #692] @ 26d10 │ │ │ │ vmla.f64 d1, d9, d15 │ │ │ │ vmul.f64 d15, d5, d7 │ │ │ │ - vldr d7, [pc, #684] @ 24f88 │ │ │ │ + vldr d7, [pc, #688] @ 26d18 │ │ │ │ vadd.f64 d5, d8, d2 │ │ │ │ vsub.f64 d2, d8, d2 │ │ │ │ vnmls.f64 d15, d4, d7 │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vldr d7, [sp] │ │ │ │ vsub.f64 d9, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d14, d1 │ │ │ │ vsub.f64 d14, d14, d1 │ │ │ │ vstr d9, [r3] │ │ │ │ - ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d7, [sp] │ │ │ │ + ldr r7, [sp, #472] @ 0x1d8 │ │ │ │ vstr d5, [r3] │ │ │ │ vadd.f64 d5, d6, d0 │ │ │ │ - ldr r3, [sp, #444] @ 0x1bc │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ - vldr d0, [pc, #632] @ 24f98 │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ + ldr r3, [sp, #452] @ 0x1c4 │ │ │ │ + ldr r4, [sp, #392] @ 0x188 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ + vldr d0, [pc, #620] @ 26d28 │ │ │ │ vstr d9, [r3] │ │ │ │ - ldr r3, [sp, #452] @ 0x1c4 │ │ │ │ - vldr d9, [pc, #644] @ 24fb8 │ │ │ │ + ldr r3, [sp, #460] @ 0x1cc │ │ │ │ + vldr d9, [pc, #644] @ 26d48 │ │ │ │ vstr d5, [r3] │ │ │ │ vsub.f64 d5, d2, d14 │ │ │ │ - ldr r3, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d2, d2, d14 │ │ │ │ - vldr d14, [sp, #24] │ │ │ │ + vldr d14, [sp, #32] │ │ │ │ + ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ vstr d5, [r3] │ │ │ │ vadd.f64 d5, d3, d6 │ │ │ │ - ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vstr d2, [r3] │ │ │ │ + vstr d2, [r7] │ │ │ │ ldr r3, [sp, #468] @ 0x1d4 │ │ │ │ - vstr d5, [r3] │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ + ldr r7, [sp, #476] @ 0x1dc │ │ │ │ + vstr d5, [r7] │ │ │ │ vadd.f64 d5, d14, d15 │ │ │ │ - ldr r3, [sp, #460] @ 0x1cc │ │ │ │ vsub.f64 d15, d15, d14 │ │ │ │ vstr d6, [r3] │ │ │ │ vadd.f64 d6, d12, d7 │ │ │ │ - ldr r3, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ + ldr r7, [sp, #400] @ 0x190 │ │ │ │ + ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vstr d6, [r0] │ │ │ │ - vadd.f64 d6, d13, d11 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vsub.f64 d13, d13, d11 │ │ │ │ - ldr r4, [sp, #384] @ 0x180 │ │ │ │ - ldr r0, [sp, #400] @ 0x190 │ │ │ │ vadd.f64 d5, d3, d10 │ │ │ │ vsub.f64 d10, d3, d10 │ │ │ │ - ldr r5, [sp, #408] @ 0x198 │ │ │ │ - ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d1, [sp, #768] @ 0x300 │ │ │ │ + vstr d4, [r7] │ │ │ │ + vstr d6, [r5] │ │ │ │ + vadd.f64 d6, d13, d11 │ │ │ │ + vsub.f64 d13, d13, d11 │ │ │ │ + ldr r5, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d11, [pc, #528] @ 26d40 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d7, d10 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ - vldr d3, [sp, #832] @ 0x340 │ │ │ │ - vldr d10, [sp, #736] @ 0x2e0 │ │ │ │ vstr d4, [r4] │ │ │ │ - vstr d6, [r0] │ │ │ │ + ldr r4, [sp, #408] @ 0x198 │ │ │ │ + vldr d4, [pc, #484] @ 26d30 │ │ │ │ + vstr d6, [r4] │ │ │ │ vadd.f64 d6, d15, d13 │ │ │ │ - ldr r0, [sp, #424] @ 0x1a8 │ │ │ │ vsub.f64 d13, d13, d15 │ │ │ │ - vldr d4, [pc, #460] @ 24fa0 │ │ │ │ - vldr d11, [pc, #472] @ 24fb0 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vstr d7, [r5] │ │ │ │ - ldr r5, [sp, #436] @ 0x1b4 │ │ │ │ - vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ - vldr d6, [sp, #712] @ 0x2c8 │ │ │ │ - vstr d13, [r5] │ │ │ │ - vldr d13, [sp, #648] @ 0x288 │ │ │ │ - vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1048 @ 0x418 │ │ │ │ + ldr r4, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d5, [r4] │ │ │ │ + ldr r4, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d7, [r3] │ │ │ │ + add.w r3, sp, #1024 @ 0x400 │ │ │ │ + vstr d6, [r5] │ │ │ │ + vstr d13, [r4] │ │ │ │ + vldr d13, [sp, #656] @ 0x290 │ │ │ │ + vldr d6, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d10, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d1, [sp, #776] @ 0x308 │ │ │ │ + vldr d3, [sp, #840] @ 0x348 │ │ │ │ vadd.f64 d6, d13, d6 │ │ │ │ vadd.f64 d13, d1, d3 │ │ │ │ - vldr d3, [sp, #640] @ 0x280 │ │ │ │ + vldr d3, [sp, #648] @ 0x288 │ │ │ │ vmov.f64 d1, d4 │ │ │ │ vsub.f64 d5, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ - vldr d6, [sp, #760] @ 0x2f8 │ │ │ │ + vldr d6, [sp, #768] @ 0x300 │ │ │ │ vadd.f64 d7, d3, d10 │ │ │ │ - vldr d3, [sp, #920] @ 0x398 │ │ │ │ - vldr d10, [sp, #1016] @ 0x3f8 │ │ │ │ + vldr d3, [sp, #928] @ 0x3a0 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add.w r3, sp, #1040 @ 0x410 │ │ │ │ vstr d5, [sp] │ │ │ │ - vldr d5, [sp, #824] @ 0x338 │ │ │ │ + vldr d5, [sp, #832] @ 0x340 │ │ │ │ + vldr d14, [r3] │ │ │ │ + add.w r3, sp, #1056 @ 0x420 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d8, d7, d6 │ │ │ │ - vldr d6, [sp, #904] @ 0x388 │ │ │ │ - vldr d7, [pc, #360] @ 24fa8 │ │ │ │ + vldr d6, [sp, #912] @ 0x390 │ │ │ │ + vldr d7, [pc, #356] @ 26d38 │ │ │ │ vadd.f64 d5, d6, d3 │ │ │ │ - vldr d3, [sp, #952] @ 0x3b8 │ │ │ │ - vldr d6, [sp, #936] @ 0x3a8 │ │ │ │ + vldr d6, [sp, #944] @ 0x3b0 │ │ │ │ vstr d8, [sp, #8] │ │ │ │ + vldr d3, [sp, #960] @ 0x3c0 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vmul.f64 d3, d6, d4 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vmla.f64 d6, d5, d4 │ │ │ │ vnmls.f64 d3, d5, d0 │ │ │ │ + vmla.f64 d6, d5, d4 │ │ │ │ vadd.f64 d5, d10, d14 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1072 @ 0x430 │ │ │ │ + add.w r3, sp, #1080 @ 0x438 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ + add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ vadd.f64 d2, d10, d14 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ + add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ vmul.f64 d4, d2, d4 │ │ │ │ vmla.f64 d4, d5, d0 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d0 │ │ │ │ vsub.f64 d2, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1304 @ 0x518 │ │ │ │ - ldr r5, [sp, #580] @ 0x244 │ │ │ │ - ldr r0, [sp, #576] @ 0x240 │ │ │ │ - vadd.f64 d4, d10, d4 │ │ │ │ - vsub.f64 d0, d5, d6 │ │ │ │ + add.w r3, sp, #1312 @ 0x520 │ │ │ │ vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1320 @ 0x528 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ + add.w r3, sp, #1328 @ 0x530 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ + add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ + vsub.f64 d0, d5, d6 │ │ │ │ + vadd.f64 d4, d10, d4 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ - vadd.f64 d5, d8, d14 │ │ │ │ + add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1312 @ 0x520 │ │ │ │ + add.w r3, sp, #1320 @ 0x528 │ │ │ │ + vldr d1, [r3] │ │ │ │ + add.w r3, sp, #1336 @ 0x538 │ │ │ │ + vadd.f64 d5, d8, d14 │ │ │ │ + vldr d8, [r3] │ │ │ │ + add.w r3, sp, #1120 @ 0x460 │ │ │ │ vsub.f64 d14, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1328 @ 0x530 │ │ │ │ vadd.f64 d5, d10, d15 │ │ │ │ - vldr d15, [pc, #208] @ 24fc0 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1112 @ 0x458 │ │ │ │ + vldr d15, [pc, #200] @ 26d50 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ vsub.f64 d10, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vmul.f64 d1, d10, d7 │ │ │ │ vmla.f64 d1, d14, d11 │ │ │ │ vmul.f64 d14, d14, d7 │ │ │ │ vnmls.f64 d14, d10, d11 │ │ │ │ vstr d1, [sp, #16] │ │ │ │ vmul.f64 d1, d4, d9 │ │ │ │ vmov.f64 d8, d1 │ │ │ │ vnmls.f64 d8, d5, d15 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmla.f64 d5, d4, d15 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1128 @ 0x468 │ │ │ │ + add.w r3, sp, #1136 @ 0x470 │ │ │ │ vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1448 @ 0x5a8 │ │ │ │ - vadd.f64 d4, d4, d11 │ │ │ │ + add.w r3, sp, #1456 @ 0x5b0 │ │ │ │ vstr d8, [sp, #24] │ │ │ │ + vadd.f64 d4, d4, d11 │ │ │ │ vstr d5, [sp, #32] │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1464 @ 0x5b8 │ │ │ │ + add.w r3, sp, #1472 @ 0x5c0 │ │ │ │ vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1144 @ 0x478 │ │ │ │ + add.w r3, sp, #1152 @ 0x480 │ │ │ │ + ldr r4, [sp, #588] @ 0x24c │ │ │ │ + ldr r5, [sp, #616] @ 0x268 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1160 @ 0x488 │ │ │ │ + add.w r3, sp, #1168 @ 0x490 │ │ │ │ vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1440 @ 0x5a0 │ │ │ │ + add.w r3, sp, #1448 @ 0x5a8 │ │ │ │ vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1456 @ 0x5b0 │ │ │ │ - b.n 24fc8 │ │ │ │ + b.n 26d58 │ │ │ │ + nop │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 252d0 ) │ │ │ │ - bhi.n 24eaa │ │ │ │ + add r3, pc, #836 @ (adr r3, 27060 ) │ │ │ │ + bhi.n 26c3a │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (25364 ) │ │ │ │ + ldr r4, [pc, #972] @ (270f4 ) │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ - add r1, pc, #652 @ (adr r1, 25228 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 26fb8 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ @@ -33185,1076 +34106,1086 @@ │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - vadd.f64 d5, d5, d11 │ │ │ │ + add.w r3, sp, #1464 @ 0x5b8 │ │ │ │ vldr d1, [r3] │ │ │ │ + vadd.f64 d5, d5, d11 │ │ │ │ + ldr r3, [sp, #584] @ 0x248 │ │ │ │ vadd.f64 d10, d8, d1 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ vsub.f64 d1, d5, d10 │ │ │ │ vadd.f64 d5, d5, d10 │ │ │ │ - vldr d10, [pc, #-52] @ 24fb0 │ │ │ │ + vldr d10, [pc, #-56] @ 26d40 │ │ │ │ vmul.f64 d11, d1, d7 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ vmul.f64 d15, d5, d15 │ │ │ │ - vnmls.f64 d11, d9, d10 │ │ │ │ - vldr d10, [pc, #-64] @ 24fb8 │ │ │ │ vmul.f64 d1, d1, d7 │ │ │ │ vldr d7, [sp, #16] │ │ │ │ + vnmls.f64 d11, d9, d10 │ │ │ │ + vldr d10, [pc, #-76] @ 26d48 │ │ │ │ vmla.f64 d1, d9, d8 │ │ │ │ vldr d8, [sp, #8] │ │ │ │ vmla.f64 d15, d4, d10 │ │ │ │ vmul.f64 d10, d5, d10 │ │ │ │ - vldr d5, [pc, #-84] @ 24fc0 │ │ │ │ + vldr d5, [pc, #-88] @ 26d50 │ │ │ │ vnmls.f64 d10, d4, d5 │ │ │ │ vldr d5, [sp] │ │ │ │ vadd.f64 d4, d7, d11 │ │ │ │ vsub.f64 d11, d11, d7 │ │ │ │ vsub.f64 d7, d8, d0 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vsub.f64 d9, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d14, d1 │ │ │ │ vsub.f64 d14, d14, d1 │ │ │ │ - vstr d9, [r5] │ │ │ │ - vstr d5, [r0] │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vstr d9, [r4] │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d8, d0 │ │ │ │ - ldr r5, [sp, #584] @ 0x248 │ │ │ │ - ldr r0, [sp, #608] @ 0x260 │ │ │ │ + ldr r4, [sp, #592] @ 0x250 │ │ │ │ + ldr r3, [sp, #620] @ 0x26c │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d11, d7 │ │ │ │ vsub.f64 d7, d7, d11 │ │ │ │ - vstr d9, [r1] │ │ │ │ - vstr d5, [r5] │ │ │ │ + vstr d9, [r0] │ │ │ │ + vstr d5, [r4] │ │ │ │ vldr d5, [sp] │ │ │ │ - ldr r5, [sp, #600] @ 0x258 │ │ │ │ + ldr r0, [sp, #560] @ 0x230 │ │ │ │ + ldr r4, [sp, #608] @ 0x260 │ │ │ │ vsub.f64 d2, d5, d2 │ │ │ │ vsub.f64 d5, d2, d14 │ │ │ │ vadd.f64 d2, d2, d14 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vstr d2, [r0] │ │ │ │ - ldr r3, [sp, #612] @ 0x264 │ │ │ │ - ldr r5, [sp, #604] @ 0x25c │ │ │ │ - vldr d1, [sp, #32] │ │ │ │ - ldr r0, [sp, #560] @ 0x230 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d5, [r4] │ │ │ │ vadd.f64 d5, d1, d10 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vadd.f64 d7, d13, d6 │ │ │ │ - ldr r1, [sp, #544] @ 0x220 │ │ │ │ + vsub.f64 d10, d10, d1 │ │ │ │ + ldr r4, [sp, #612] @ 0x264 │ │ │ │ + vstr d2, [r5] │ │ │ │ + vstr d4, [r3] │ │ │ │ vldr d2, [sp, #24] │ │ │ │ + vstr d7, [r4] │ │ │ │ + vadd.f64 d7, d13, d6 │ │ │ │ vsub.f64 d13, d13, d6 │ │ │ │ - ldr r3, [sp, #552] @ 0x228 │ │ │ │ - vsub.f64 d10, d10, d1 │ │ │ │ - ldr r4, [sp, #588] @ 0x24c │ │ │ │ + ldr r3, [sp, #568] @ 0x238 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d2, d15 │ │ │ │ vsub.f64 d15, d2, d15 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d4, [r3] │ │ │ │ + vstr d7, [r0] │ │ │ │ vadd.f64 d7, d12, d3 │ │ │ │ - vsub.f64 d6, d13, d15 │ │ │ │ vsub.f64 d12, d12, d3 │ │ │ │ + ldr r3, [sp, #576] @ 0x240 │ │ │ │ + vsub.f64 d6, d13, d15 │ │ │ │ vadd.f64 d13, d13, d15 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #572] @ 0x23c │ │ │ │ + vstr d4, [ip] │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d10, d12 │ │ │ │ - ldr r3, [sp, #592] @ 0x250 │ │ │ │ vsub.f64 d12, d12, d10 │ │ │ │ + ldrd r2, r3, [sp, #596] @ 0x254 │ │ │ │ vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #596] @ 0x254 │ │ │ │ - vstr d13, [r4] │ │ │ │ - vstr d7, [r2] │ │ │ │ + ldr r3, [sp, #604] @ 0x25c │ │ │ │ + vstr d13, [r2] │ │ │ │ + vstr d7, [r1] │ │ │ │ vstr d12, [r3] │ │ │ │ - ldr.w r3, [sp, #1784] @ 0x6f8 │ │ │ │ - adds r3, #1 │ │ │ │ - str.w r3, [sp, #1784] @ 0x6f8 │ │ │ │ - ldr.w r3, [sp, #1672] @ 0x688 │ │ │ │ - ldr.w r2, [sp, #1784] @ 0x6f8 │ │ │ │ - add r7, r3 │ │ │ │ - add ip, r3 │ │ │ │ - ldr.w r3, [sp, #1676] @ 0x68c │ │ │ │ - eor.w lr, lr, r3 │ │ │ │ - ldr.w r3, [sp, #1788] @ 0x6fc │ │ │ │ + ldr.w r3, [sp, #1792] @ 0x700 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str.w r3, [sp, #1792] @ 0x700 │ │ │ │ + ldr.w r3, [sp, #1680] @ 0x690 │ │ │ │ + ldr.w r2, [sp, #1792] @ 0x700 │ │ │ │ + add r8, r3 │ │ │ │ + add sl, r3 │ │ │ │ + ldr.w r3, [sp, #1684] @ 0x694 │ │ │ │ + eor.w r9, r9, r3 │ │ │ │ + ldr.w r3, [sp, #1796] @ 0x704 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 22338 │ │ │ │ - addw sp, sp, #1684 @ 0x694 │ │ │ │ + bne.w 24024 │ │ │ │ + addw sp, sp, #1692 @ 0x69c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -00025134 : │ │ │ │ - ldr r2, [pc, #8] @ (25140 ) │ │ │ │ - ldr r1, [pc, #12] @ (25144 ) │ │ │ │ +00026edc : │ │ │ │ + ldr r2, [pc, #8] @ (26ee8 ) │ │ │ │ + ldr r1, [pc, #12] @ (26eec ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - ldr r4, [r6, #32] │ │ │ │ + pop {r2, r3, r7} │ │ │ │ movs r7, r0 │ │ │ │ - bne.n 250ae │ │ │ │ - vtbl.8 d30, {d15-d16}, d29 │ │ │ │ - ldr r7, [pc, #960] @ (2550c ) │ │ │ │ - mov sl, r0 │ │ │ │ - mov fp, r1 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #532 @ 0x214 │ │ │ │ + beq.n 26eb6 │ │ │ │ + vtbx.8 d31, {d15}, d13 │ │ │ │ + ldr r5, [pc, #144] @ (26f84 ) │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r1 │ │ │ │ mov.w r1, #304 @ 0x130 │ │ │ │ - mov r4, r3 │ │ │ │ - ldr r3, [pc, #56] @ (25198 ) │ │ │ │ - ldr r0, [sp, #632] @ 0x278 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r0 │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub.w sp, sp, #516 @ 0x204 │ │ │ │ + ldr r0, [sp, #616] @ 0x268 │ │ │ │ + ldr.w r3, [pc, #2564] @ 27920 │ │ │ │ + mla sl, r1, r0, r2 │ │ │ │ + ldr r1, [sp, #620] @ 0x26c │ │ │ │ add r3, pc │ │ │ │ - mla r9, r1, r0, r2 │ │ │ │ - ldr r1, [sp, #636] @ 0x27c │ │ │ │ cmp r0, r1 │ │ │ │ - bge.w 25bcc │ │ │ │ - ldr r2, [sp, #640] @ 0x280 │ │ │ │ - mov r5, r9 │ │ │ │ - vldr d15, [pc, #24] @ 25190 │ │ │ │ + bge.w 279d0 │ │ │ │ + ldr r2, [sp, #624] @ 0x270 │ │ │ │ + mov ip, r6 │ │ │ │ + mov lr, r7 │ │ │ │ mov r6, sl │ │ │ │ - mov r7, fp │ │ │ │ - mov ip, r4 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #520] @ 0x208 │ │ │ │ - ldr r2, [pc, #24] @ (2519c ) │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #504] @ 0x1f8 │ │ │ │ + ldr.w r2, [pc, #2536] @ 27924 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ + str.w fp, [sp] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #524] @ 0x20c │ │ │ │ - b.n 251a0 │ │ │ │ - nop.w │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ - lsls r5, r6, #17 │ │ │ │ - ldmia r7!, {r0, r1, r5} │ │ │ │ - subs r7, #226 @ 0xe2 │ │ │ │ - ldr r2, [sp, #392] @ 0x188 │ │ │ │ - movs r7, r0 │ │ │ │ - lsls r0, r7, #15 │ │ │ │ - movs r0, r0 │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - movs r0, #40 @ 0x28 │ │ │ │ - vldr d4, [r5, #152] @ 0x98 │ │ │ │ - mov.w lr, #136 @ 0x88 │ │ │ │ - vldr d7, [r5, #144] @ 0x90 │ │ │ │ - mul.w r1, r3, ip │ │ │ │ - vldr d1, [r5, #72] @ 0x48 │ │ │ │ - vldr d8, [r5, #232] @ 0xe8 │ │ │ │ - adds r2, r7, r1 │ │ │ │ - adds r3, r6, r1 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - str r2, [sp, #4] │ │ │ │ - vldr d5, [r2] │ │ │ │ - vldr d6, [r3] │ │ │ │ - mul.w r3, r0, ip │ │ │ │ - vldr d9, [r6] │ │ │ │ + str r3, [sp, #508] @ 0x1fc │ │ │ │ + add.w r3, lr, lr, lsl #2 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ + mov.w r5, r3, lsl #4 │ │ │ │ + vldr d1, [r6, #72] @ 0x48 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r1, ip, r5 │ │ │ │ + vldr d4, [r6, #152] @ 0x98 │ │ │ │ + add.w r2, r7, r5 │ │ │ │ + add.w sl, ip, r3 │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r0, sl, r5 │ │ │ │ + strd r2, r1, [sp, #12] │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r7, r3 │ │ │ │ + add.w r3, r2, r5 │ │ │ │ + vldr d7, [r6, #144] @ 0x90 │ │ │ │ + strd r2, r3, [sp, #20] │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - add.w r9, r7, r3 │ │ │ │ + vldr d2, [sl] │ │ │ │ + str r0, [sp, #28] │ │ │ │ + vldr d0, [r0] │ │ │ │ + vldr d8, [r6, #232] @ 0xe8 │ │ │ │ vmla.f64 d3, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - adds r2, r6, r3 │ │ │ │ - add.w r4, r9, r1 │ │ │ │ - vldr d2, [r9] │ │ │ │ - adds r0, r2, r1 │ │ │ │ - vldr d10, [r7] │ │ │ │ - mov.w r3, ip, lsl #6 │ │ │ │ + vmul.f64 d4, d2, d1 │ │ │ │ + vldr d9, [r7] │ │ │ │ + vldr d10, [ip] │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d5, [r5, #64] @ 0x40 │ │ │ │ vldr d7, [r2] │ │ │ │ - vmul.f64 d4, d2, d1 │ │ │ │ - vldr d0, [r4] │ │ │ │ - str r0, [sp, #12] │ │ │ │ + vldr d5, [r6, #64] @ 0x40 │ │ │ │ vmla.f64 d4, d7, d5 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r5, #224] @ 0xe0 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - str r4, [sp, #16] │ │ │ │ + vldr d1, [r6, #224] @ 0xe0 │ │ │ │ vnmls.f64 d7, d2, d5 │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d5, [r3] │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ - adds r0, r6, r3 │ │ │ │ - adds r3, r7, r3 │ │ │ │ - adds r4, r0, r1 │ │ │ │ + mov.w r3, lr, lsl #6 │ │ │ │ + add.w r0, ip, r3 │ │ │ │ + add.w r1, r7, r3 │ │ │ │ + add.w r4, r1, r5 │ │ │ │ vmla.f64 d2, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - str r0, [sp, #20] │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vadd.f64 d0, d9, d3 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ vadd.f64 d1, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vsub.f64 d8, d0, d1 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ - vstr d1, [sp, #352] @ 0x160 │ │ │ │ + vstr d8, [sp, #336] @ 0x150 │ │ │ │ + vstr d1, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d1, d10, d6 │ │ │ │ vadd.f64 d10, d10, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - vstr d8, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d0, d1, d4 │ │ │ │ - vadd.f64 d2, d1, d4 │ │ │ │ + vsub.f64 d2, d1, d4 │ │ │ │ + vadd.f64 d4, d1, d4 │ │ │ │ + vstr d2, [sp, #352] @ 0x160 │ │ │ │ + vstr d4, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d0, [sp, #360] @ 0x168 │ │ │ │ - vsub.f64 d3, d9, d4 │ │ │ │ - vadd.f64 d4, d9, d4 │ │ │ │ - vadd.f64 d9, d7, d10 │ │ │ │ - vsub.f64 d7, d10, d7 │ │ │ │ - vstr d2, [sp, #368] @ 0x170 │ │ │ │ + vadd.f64 d3, d9, d4 │ │ │ │ + vadd.f64 d6, d7, d10 │ │ │ │ + vsub.f64 d13, d9, d4 │ │ │ │ + vldr d4, [r1] │ │ │ │ + vsub.f64 d0, d10, d7 │ │ │ │ + vldr d7, [r6, #112] @ 0x70 │ │ │ │ vstr d3, [sp, #376] @ 0x178 │ │ │ │ - vldr d3, [r5, #120] @ 0x78 │ │ │ │ - vstr d4, [sp, #384] @ 0x180 │ │ │ │ - vstr d7, [sp, #400] @ 0x190 │ │ │ │ - vldr d4, [r0] │ │ │ │ + vldr d3, [r6, #120] @ 0x78 │ │ │ │ + vstr d6, [sp, #384] @ 0x180 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vstr d13, [sp, #368] @ 0x170 │ │ │ │ + vstr d0, [sp, #392] @ 0x188 │ │ │ │ + strd r1, r0, [sp, #32] │ │ │ │ + mov.w r1, lr, lsl #4 │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ + vldr d1, [r6, #280] @ 0x118 │ │ │ │ + add.w r3, r1, lr │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - vldr d7, [r5, #112] @ 0x70 │ │ │ │ - vstr d9, [sp, #392] @ 0x188 │ │ │ │ - str r4, [sp, #28] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ - str r3, [sp, #24] │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - add r3, r1 │ │ │ │ - vldr d1, [r5, #280] @ 0x118 │ │ │ │ - vldr d3, [r5, #272] @ 0x110 │ │ │ │ - vldr d2, [r3] │ │ │ │ + vldr d3, [r6, #272] @ 0x110 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ - str r3, [sp, #32] │ │ │ │ - mul.w r3, lr, ip │ │ │ │ + add.w r4, r0, r5 │ │ │ │ + mov.w r0, lr, lsl #3 │ │ │ │ + vldr d2, [r4] │ │ │ │ + str r4, [sp, #44] @ 0x2c │ │ │ │ + add.w r4, r7, r3 │ │ │ │ + add r3, ip │ │ │ │ + add.w r9, ip, r0 │ │ │ │ + strd r4, r3, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - mov.w lr, #56 @ 0x38 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - adds r4, r7, r3 │ │ │ │ - adds r2, r6, r3 │ │ │ │ - mul.w r3, lr, ip │ │ │ │ - vldr d1, [r5, #104] @ 0x68 │ │ │ │ - mov.w lr, #104 @ 0x68 │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ + vldr d1, [r6, #104] @ 0x68 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d3, [r5, #264] @ 0x108 │ │ │ │ - adds r0, r6, r3 │ │ │ │ - adds r3, r7, r3 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ + vldr d3, [r6, #264] @ 0x108 │ │ │ │ vadd.f64 d10, d5, d6 │ │ │ │ - vldr d2, [r3] │ │ │ │ - vsub.f64 d14, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w r3, lr, ip │ │ │ │ - mov.w lr, #24 │ │ │ │ - str r0, [sp, #44] @ 0x2c │ │ │ │ vadd.f64 d11, d4, d7 │ │ │ │ - vsub.f64 d13, d4, d7 │ │ │ │ - vldr d7, [r5, #256] @ 0x100 │ │ │ │ + vsub.f64 d14, d4, d7 │ │ │ │ + vsub.f64 d7, d5, d6 │ │ │ │ + vldr d5, [r3] │ │ │ │ + sub.w r3, r0, lr │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vstr d10, [sp] │ │ │ │ + vldr d6, [r4] │ │ │ │ + mov r4, r7 │ │ │ │ + add.w r2, r7, r3 │ │ │ │ + mov.w r7, #104 @ 0x68 │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - adds r4, r7, r3 │ │ │ │ - adds r2, r6, r3 │ │ │ │ + vstr d11, [sp, #96] @ 0x60 │ │ │ │ + vstr d7, [sp, #112] @ 0x70 │ │ │ │ + vldr d7, [r6, #256] @ 0x100 │ │ │ │ vstr d14, [sp, #104] @ 0x68 │ │ │ │ - mul.w r3, lr, ip │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r5, #96] @ 0x60 │ │ │ │ - vstr d13, [sp, #96] @ 0x60 │ │ │ │ - vstr d11, [sp, #88] @ 0x58 │ │ │ │ + vldr d3, [r6, #96] @ 0x60 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, ip, r3 │ │ │ │ + mul.w r3, r7, lr │ │ │ │ + mov r7, r4 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add r4, r3 │ │ │ │ + add r3, ip │ │ │ │ + strd r2, r4, [sp, #60] @ 0x3c │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - adds r0, r6, r3 │ │ │ │ - str r2, [sp, #52] @ 0x34 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ - str r0, [sp, #60] @ 0x3c │ │ │ │ - vstr d10, [sp, #80] @ 0x50 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d3, [r5, #200] @ 0xc8 │ │ │ │ - vadd.f64 d13, d4, d5 │ │ │ │ + vldr d3, [r6, #200] @ 0xc8 │ │ │ │ vsub.f64 d14, d4, d5 │ │ │ │ - vldr d4, [r4] │ │ │ │ - vldr d5, [r2] │ │ │ │ - adds r2, r7, r3 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ + vadd.f64 d13, d4, d5 │ │ │ │ + vldr d4, [r3] │ │ │ │ + add.w r3, lr, lr, lsl #1 │ │ │ │ + vldr d5, [r4] │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ - vldr d7, [r5, #192] @ 0xc0 │ │ │ │ + vldr d7, [r6, #192] @ 0xc0 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ - vldr d2, [r2] │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - mov.w r2, ip, lsl #5 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + add r2, ip │ │ │ │ + strd r4, r2, [sp, #72] @ 0x48 │ │ │ │ vmla.f64 d6, d5, d7 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ - adds r4, r6, r3 │ │ │ │ vnmls.f64 d5, d4, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d3, [r5, #32] │ │ │ │ - adds r0, r7, r3 │ │ │ │ - vldr d1, [r5, #40] @ 0x28 │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ - vldr d12, [r5, #24] │ │ │ │ + vldr d7, [r4] │ │ │ │ + vldr d2, [r2] │ │ │ │ + mov.w r2, r3, lsl #5 │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + add r2, ip │ │ │ │ + vldr d12, [r6, #24] │ │ │ │ + vldr d1, [r6, #40] @ 0x28 │ │ │ │ + strd r4, r2, [sp, #80] @ 0x50 │ │ │ │ + vldr d3, [r6, #32] │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ - str r4, [sp, #68] @ 0x44 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r5, #184] @ 0xb8 │ │ │ │ + vldr d1, [r6, #184] @ 0xb8 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r0] │ │ │ │ - mov.w r0, ip, lsl #4 │ │ │ │ - adds r3, r6, r0 │ │ │ │ - add r0, r7 │ │ │ │ + vldr d4, [r2] │ │ │ │ + mov.w r2, lr, lsl #5 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d9, d5, d7 │ │ │ │ - vldr d5, [r5, #176] @ 0xb0 │ │ │ │ - vmul.f64 d10, d4, d1 │ │ │ │ vldr d7, [r4] │ │ │ │ - adds r4, r6, r2 │ │ │ │ - vldr d0, [r0] │ │ │ │ - add r2, r7 │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ + vmul.f64 d10, d4, d1 │ │ │ │ + add.w r4, r7, r1 │ │ │ │ + add r1, ip │ │ │ │ + vldr d5, [r6, #176] @ 0xb0 │ │ │ │ + strd r4, r1, [sp, #88] @ 0x58 │ │ │ │ + vldr d0, [r1] │ │ │ │ vmla.f64 d10, d7, d5 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r5, #16] │ │ │ │ + vldr d1, [r6, #16] │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ + vldr d5, [r4] │ │ │ │ vmul.f64 d4, d0, d12 │ │ │ │ - adds r3, r4, r1 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + add r2, ip │ │ │ │ + add.w r1, r4, r5 │ │ │ │ vmla.f64 d4, d5, d1 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vadd.f64 d1, d10, d4 │ │ │ │ + vsub.f64 d15, d10, d4 │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d5, d10, d4 │ │ │ │ + vldr d5, [sp] │ │ │ │ vsub.f64 d10, d1, d13 │ │ │ │ + vadd.f64 d13, d13, d1 │ │ │ │ + vsub.f64 d4, d5, d3 │ │ │ │ + vadd.f64 d3, d5, d3 │ │ │ │ vsub.f64 d12, d0, d11 │ │ │ │ vadd.f64 d0, d11, d0 │ │ │ │ - vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vldr d5, [sp, #80] @ 0x50 │ │ │ │ + vldr d11, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d1, d3, d13 │ │ │ │ + vstr d4, [sp, #136] @ 0x88 │ │ │ │ vstr d10, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d10, d4, d10 │ │ │ │ + vadd.f64 d5, d11, d6 │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d6, d11, d6 │ │ │ │ vstr d12, [sp, #160] @ 0xa0 │ │ │ │ - vsub.f64 d4, d5, d3 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ vstr d0, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d10, d4, d10 │ │ │ │ - vstr d4, [sp, #136] @ 0x88 │ │ │ │ - vldr d4, [sp, #88] @ 0x58 │ │ │ │ - vstr d5, [sp, #184] @ 0xb8 │ │ │ │ - vstr d10, [sp, #408] @ 0x198 │ │ │ │ + vstr d3, [sp, #184] @ 0xb8 │ │ │ │ + vstr d1, [sp, #424] @ 0x1a8 │ │ │ │ + vadd.f64 d1, d14, d7 │ │ │ │ + vsub.f64 d7, d7, d14 │ │ │ │ + vstr d10, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d10, d4, d2 │ │ │ │ vadd.f64 d2, d4, d2 │ │ │ │ - vadd.f64 d4, d13, d1 │ │ │ │ vadd.f64 d12, d10, d12 │ │ │ │ + vadd.f64 d4, d2, d0 │ │ │ │ vstr d10, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d11, d2, d0 │ │ │ │ - vadd.f64 d1, d5, d4 │ │ │ │ - vadd.f64 d5, d14, d7 │ │ │ │ - vstr d4, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d7, d7, d14 │ │ │ │ vstr d2, [sp, #168] @ 0xa8 │ │ │ │ - vstr d12, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d11, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d11, [sp, #96] @ 0x60 │ │ │ │ - vstr d1, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d5, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d1, d11, d6 │ │ │ │ - vsub.f64 d11, d11, d6 │ │ │ │ - vadd.f64 d4, d1, d5 │ │ │ │ + vadd.f64 d2, d5, d1 │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ + vstr d5, [sp, #192] @ 0xc0 │ │ │ │ vstr d1, [sp, #200] @ 0xc8 │ │ │ │ - vstr d4, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d11, [sp, #216] @ 0xd8 │ │ │ │ - vldr d6, [sp, #112] @ 0x70 │ │ │ │ - vstr d7, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d7, d11, d7 │ │ │ │ - vldr d11, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d2, d8, d6 │ │ │ │ - vsub.f64 d8, d6, d8 │ │ │ │ + vstr d12, [sp, #408] @ 0x198 │ │ │ │ + vstr d4, [sp, #416] @ 0x1a0 │ │ │ │ + vadd.f64 d4, d8, d15 │ │ │ │ + vsub.f64 d8, d15, d8 │ │ │ │ + vstr d2, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d6, [sp, #208] @ 0xd0 │ │ │ │ + vldr d11, [sp, #112] @ 0x70 │ │ │ │ + str r7, [sp, #0] │ │ │ │ vldr d6, [r2] │ │ │ │ - vadd.f64 d3, d11, d9 │ │ │ │ - vldr d4, [r4] │ │ │ │ - vstr d7, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d7, [sp, #216] @ 0xd8 │ │ │ │ + vldr d7, [r6, #48] @ 0x30 │ │ │ │ + str r1, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d5, d11, d9 │ │ │ │ + vldr d3, [r6, #56] @ 0x38 │ │ │ │ vsub.f64 d9, d11, d9 │ │ │ │ - vldr d7, [r5, #48] @ 0x30 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d5, d3, d2 │ │ │ │ - vstr d3, [sp, #232] @ 0xe8 │ │ │ │ - vldr d3, [r5, #56] @ 0x38 │ │ │ │ - vadd.f64 d1, d9, d8 │ │ │ │ - vstr d2, [sp, #240] @ 0xf0 │ │ │ │ - vstr d9, [sp, #248] @ 0xf8 │ │ │ │ - vstr d5, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d1, [r6, #216] @ 0xd8 │ │ │ │ + vadd.f64 d2, d5, d4 │ │ │ │ + vstr d4, [sp, #232] @ 0xe8 │ │ │ │ + vadd.f64 d11, d9, d8 │ │ │ │ + vldr d4, [r4] │ │ │ │ + vstr d5, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ + vstr d9, [sp, #240] @ 0xf0 │ │ │ │ + vstr d8, [sp, #248] @ 0xf8 │ │ │ │ + vstr d0, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d2, [sp, #448] @ 0x1c0 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - vstr d1, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d1, [r5, #216] @ 0xd8 │ │ │ │ - vldr d3, [r5, #208] @ 0xd0 │ │ │ │ + vldr d3, [r6, #208] @ 0xd0 │ │ │ │ + vstr d11, [sp, #456] @ 0x1c8 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - adds r3, r2, r1 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ - vstr d8, [sp, #256] @ 0x100 │ │ │ │ - vldr d2, [r3] │ │ │ │ - mov.w r3, ip, lsl #3 │ │ │ │ - add.w r8, r7, r3 │ │ │ │ - add.w fp, r6, r3 │ │ │ │ - add.w r3, fp, r1 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r2, r5 │ │ │ │ + vldr d2, [r1] │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ + add.w r1, r7, r0 │ │ │ │ + add r0, lr │ │ │ │ + add.w r7, r1, r5 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r7, [sp, #112] @ 0x70 │ │ │ │ + add.w r8, ip, r0 │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r5, #168] @ 0xa8 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d3, [r5, #8] │ │ │ │ - vadd.f64 d0, d5, d6 │ │ │ │ - vsub.f64 d13, d5, d6 │ │ │ │ - vldr d5, [r8] │ │ │ │ - vldr d6, [fp] │ │ │ │ + vldr d3, [r6, #8] │ │ │ │ + vadd.f64 d1, d5, d6 │ │ │ │ vsub.f64 d14, d4, d7 │ │ │ │ - vmov.f64 d12, d0 │ │ │ │ - vadd.f64 d0, d4, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vmov.f64 d12, d1 │ │ │ │ + vadd.f64 d1, d4, d7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r6, #304 @ 0x130 │ │ │ │ + vstr d14, [sp, #288] @ 0x120 │ │ │ │ + vsub.f64 d14, d5, d6 │ │ │ │ + vldr d5, [r9] │ │ │ │ + vstr d1, [sp, #280] @ 0x118 │ │ │ │ + vldr d6, [r1] │ │ │ │ + vstr d14, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - vstr d13, [sp, #320] @ 0x140 │ │ │ │ - add.w r5, r5, #304 @ 0x130 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r5, #-144] @ 0xffffff70 │ │ │ │ - vstr d0, [sp, #296] @ 0x128 │ │ │ │ + vldr d3, [r6, #-144] @ 0xffffff70 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, r8, r1 │ │ │ │ - str r3, [sp, #104] @ 0x68 │ │ │ │ - vldr d2, [r3] │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r9, r5 │ │ │ │ + vldr d2, [r7] │ │ │ │ + str r7, [sp, #120] @ 0x78 │ │ │ │ + vldr d1, [r6, #-136] @ 0xffffff78 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ + add.w fp, r7, r0 │ │ │ │ + add.w r0, fp, r5 │ │ │ │ + str r0, [sp, #124] @ 0x7c │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - add.w lr, r7, r3 │ │ │ │ - add.w sl, r6, r3 │ │ │ │ - add.w r3, sl, r1 │ │ │ │ - add r1, lr │ │ │ │ + vldr d1, [r6, #-8] │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vadd.f64 d13, d4, d5 │ │ │ │ - vsub.f64 d10, d4, d5 │ │ │ │ - vadd.f64 d11, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vstr d11, [sp, #272] @ 0x110 │ │ │ │ - vldr d3, [r5, #-168] @ 0xffffff58 │ │ │ │ - vldr d5, [lr] │ │ │ │ - vldr d6, [sl] │ │ │ │ - vstr d7, [sp, #328] @ 0x148 │ │ │ │ - vldr d7, [r5, #-176] @ 0xffffff50 │ │ │ │ + vldr d3, [r6, #-168] @ 0xffffff58 │ │ │ │ + vadd.f64 d14, d4, d5 │ │ │ │ + vsub.f64 d11, d4, d5 │ │ │ │ + vldr d5, [r8] │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ + vsub.f64 d10, d6, d7 │ │ │ │ + vldr d7, [r6, #-176] @ 0xffffff50 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - vldr d2, [r1] │ │ │ │ - vldr d1, [r5, #-8] │ │ │ │ + vstr d14, [sp, #256] @ 0x100 │ │ │ │ + vldr d6, [fp] │ │ │ │ + vstr d11, [sp, #296] @ 0x128 │ │ │ │ + vstr d10, [sp, #320] @ 0x140 │ │ │ │ + vmov.f64 d15, d0 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r5, #-16] │ │ │ │ - str r1, [sp, #120] @ 0x78 │ │ │ │ - mov.w r1, ip, lsl #7 │ │ │ │ - str r3, [sp, #112] @ 0x70 │ │ │ │ + vldr d3, [r6, #-16] │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r5, r8 │ │ │ │ + mov r5, r7 │ │ │ │ + vldr d2, [r0] │ │ │ │ + add r5, r3 │ │ │ │ + add r3, ip │ │ │ │ + str r0, [sp, #128] @ 0x80 │ │ │ │ + mov.w r0, lr, lsl #7 │ │ │ │ + str r5, [sp, #132] @ 0x84 │ │ │ │ + add r7, r0 │ │ │ │ + add r0, ip │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - adds r3, r6, r1 │ │ │ │ - str r3, [sp, #124] @ 0x7c │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vstr d10, [sp, #304] @ 0x130 │ │ │ │ - vstr d13, [sp, #264] @ 0x108 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d2, [r5, #-216] @ 0xffffff28 │ │ │ │ + vldr d2, [r6, #-216] @ 0xffffff28 │ │ │ │ + vldr d3, [r3] │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ vsub.f64 d10, d4, d5 │ │ │ │ - vldr d4, [r5, #-56] @ 0xffffffc8 │ │ │ │ - vadd.f64 d8, d6, d7 │ │ │ │ + vldr d4, [r6, #-56] @ 0xffffffc8 │ │ │ │ + vldr d5, [r0] │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - adds r3, r1, r7 │ │ │ │ - str r3, [sp, #128] @ 0x80 │ │ │ │ - vldr d6, [r5, #-64] @ 0xffffffc0 │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ + vadd.f64 d8, d6, d7 │ │ │ │ + vldr d6, [r6, #-64] @ 0xffffffc0 │ │ │ │ + vldr d7, [r7] │ │ │ │ vmul.f64 d9, d5, d4 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - adds r1, r6, r3 │ │ │ │ - add r3, r7 │ │ │ │ - vldr d4, [r5, #-224] @ 0xffffff20 │ │ │ │ - str r1, [sp, #132] @ 0x84 │ │ │ │ - vldr d3, [r3] │ │ │ │ + vldr d4, [r6, #-224] @ 0xffffff20 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r1] │ │ │ │ + vldr d5, [r5] │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ vmla.f64 d6, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vnmls.f64 d5, d3, d4 │ │ │ │ - vsub.f64 d4, d12, d1 │ │ │ │ - vadd.f64 d1, d12, d1 │ │ │ │ vadd.f64 d2, d9, d6 │ │ │ │ - vstr d4, [sp, #280] @ 0x118 │ │ │ │ vsub.f64 d6, d9, d6 │ │ │ │ - vsub.f64 d9, d2, d13 │ │ │ │ - vldr d13, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d3, d13, d8 │ │ │ │ - vadd.f64 d8, d13, d8 │ │ │ │ - vadd.f64 d5, d4, d9 │ │ │ │ - vldr d13, [sp, #272] @ 0x110 │ │ │ │ - vldr d4, [sp, #272] @ 0x110 │ │ │ │ - vstr d9, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d4, d0, d4 │ │ │ │ - vadd.f64 d0, d13, d0 │ │ │ │ - vadd.f64 d13, d8, d0 │ │ │ │ + vsub.f64 d9, d2, d14 │ │ │ │ + vldr d14, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d5, d12, d1 │ │ │ │ + vadd.f64 d1, d12, d1 │ │ │ │ + vsub.f64 d4, d0, d15 │ │ │ │ + vadd.f64 d0, d15, d0 │ │ │ │ + vsub.f64 d3, d14, d8 │ │ │ │ + vadd.f64 d8, d14, d8 │ │ │ │ + vstr d5, [sp, #264] @ 0x108 │ │ │ │ + vstr d9, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d5, d5, d9 │ │ │ │ + vadd.f64 d14, d8, d0 │ │ │ │ vadd.f64 d9, d3, d4 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ - vstr d13, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d13, [sp, #264] @ 0x108 │ │ │ │ - vmul.f64 d3, d4, d15 │ │ │ │ - vstr d1, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d12, d13, d2 │ │ │ │ - vstr d12, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d2, d1, d12 │ │ │ │ - vldr d13, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d1, d14, d10 │ │ │ │ + vstr d14, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d14, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d14, d14, d2 │ │ │ │ + vadd.f64 d2, d1, d14 │ │ │ │ + vstr d14, [sp, #256] @ 0x100 │ │ │ │ + vldr d14, [sp, #288] @ 0x120 │ │ │ │ + vstr d2, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d2, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d12, d14, d10 │ │ │ │ vsub.f64 d10, d14, d10 │ │ │ │ + ldr r5, [sp, #12] │ │ │ │ + vadd.f64 d15, d2, d7 │ │ │ │ + vmov.f64 d14, d2 │ │ │ │ + vldr d2, [sp, #320] @ 0x140 │ │ │ │ + vstr d12, [sp, #280] @ 0x118 │ │ │ │ + vstr d15, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d15, d12, d15 │ │ │ │ vldr d12, [sp, #160] @ 0xa0 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - vsub.f64 d14, d7, d13 │ │ │ │ - vstr d2, [sp, #480] @ 0x1e0 │ │ │ │ - vadd.f64 d2, d13, d7 │ │ │ │ - vldr d13, [sp, #320] @ 0x140 │ │ │ │ - vstr d1, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d7, d10, d14 │ │ │ │ - vstr d14, [sp, #312] @ 0x138 │ │ │ │ - vldr d14, [sp, #328] @ 0x148 │ │ │ │ - vadd.f64 d1, d1, d2 │ │ │ │ - vstr d2, [sp, #304] @ 0x130 │ │ │ │ + vstr d10, [sp, #296] @ 0x128 │ │ │ │ + vstr d15, [sp, #480] @ 0x1e0 │ │ │ │ + vsub.f64 d15, d7, d14 │ │ │ │ + vldr d14, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d7, d10, d15 │ │ │ │ + vstr d15, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d15, d2, d6 │ │ │ │ + vsub.f64 d6, d6, d2 │ │ │ │ + vldr d10, [pc, #964] @ 27908 │ │ │ │ + vstr d15, [sp, #320] @ 0x140 │ │ │ │ + vstr d7, [sp, #488] @ 0x1e8 │ │ │ │ + vadd.f64 d7, d14, d11 │ │ │ │ + vmul.f64 d3, d4, d10 │ │ │ │ + vstr d7, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d7, d7, d15 │ │ │ │ vstr d7, [sp, #496] @ 0x1f0 │ │ │ │ - vadd.f64 d7, d13, d11 │ │ │ │ - vsub.f64 d11, d13, d11 │ │ │ │ - vsub.f64 d13, d6, d14 │ │ │ │ - vadd.f64 d2, d14, d6 │ │ │ │ - vldr d14, [sp, #344] @ 0x158 │ │ │ │ - vstr d1, [sp, #488] @ 0x1e8 │ │ │ │ - vmov.f64 d1, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d7, [sp, #320] @ 0x140 │ │ │ │ - vadd.f64 d6, d11, d13 │ │ │ │ - vstr d13, [sp, #336] @ 0x150 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vstr d2, [sp, #328] @ 0x148 │ │ │ │ - vstr d6, [sp, #512] @ 0x200 │ │ │ │ - vldr d6, [sp, #408] @ 0x198 │ │ │ │ - vstr d7, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d7, [pc, #956] @ 25b70 │ │ │ │ + vsub.f64 d7, d14, d11 │ │ │ │ + vmov.f64 d11, d6 │ │ │ │ + vadd.f64 d14, d7, d6 │ │ │ │ + vldr d6, [sp, #400] @ 0x190 │ │ │ │ + vstr d7, [sp, #328] @ 0x148 │ │ │ │ + vldr d7, [pc, #920] @ 27910 │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ + vmov.f64 d15, d14 │ │ │ │ + vldr d14, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d5, d6, d5 │ │ │ │ - vmov.f64 d6, d14 │ │ │ │ - vmov.f64 d13, d7 │ │ │ │ + vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ vmul.f64 d2, d2, d7 │ │ │ │ - vldr d7, [sp, #152] @ 0x98 │ │ │ │ - vmls.f64 d6, d5, d1 │ │ │ │ + vmov.f64 d7, d14 │ │ │ │ + vmls.f64 d7, d5, d6 │ │ │ │ vadd.f64 d5, d14, d5 │ │ │ │ + vldr d14, [sp, #264] @ 0x108 │ │ │ │ + vstr d5, [r5] │ │ │ │ + ldr r5, [sp, #96] @ 0x60 │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ + vldr d7, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d5, d2, d6 │ │ │ │ + vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d7, d7, d12 │ │ │ │ - vldr d12, [pc, #924] @ 25b78 │ │ │ │ - vstr d5, [r1] │ │ │ │ - ldr r1, [sp, #80] @ 0x50 │ │ │ │ + vldr d12, [pc, #860] @ 27918 │ │ │ │ vnmls.f64 d3, d7, d12 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ + vmul.f64 d7, d7, d10 │ │ │ │ vmla.f64 d7, d4, d12 │ │ │ │ - vmov.f64 d12, d13 │ │ │ │ - vadd.f64 d5, d2, d6 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ + vldr d12, [sp, #408] @ 0x198 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d4, [r1] │ │ │ │ - ldr r1, [sp, #132] @ 0x84 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vsub.f64 d5, d9, d12 │ │ │ │ + vstr d4, [r5] │ │ │ │ + vadd.f64 d4, d12, d9 │ │ │ │ + ldr r5, [sp, #132] @ 0x84 │ │ │ │ + vldr d9, [sp, #392] @ 0x188 │ │ │ │ + vldr d12, [pc, #812] @ 27918 │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ - ldr r1, [sp, #76] @ 0x4c │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vsub.f64 d5, d9, d6 │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ - vadd.f64 d4, d6, d9 │ │ │ │ + ldr r5, [sp, #88] @ 0x58 │ │ │ │ + vmov.f64 d2, d9 │ │ │ │ + vstr d7, [r5] │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [pc, #776] @ 27910 │ │ │ │ + vstr d3, [r5] │ │ │ │ + vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ + vmul.f64 d5, d5, d7 │ │ │ │ vldr d7, [sp, #144] @ 0x90 │ │ │ │ - vldr d9, [sp, #400] @ 0x190 │ │ │ │ - vmul.f64 d5, d5, d13 │ │ │ │ - vstr d3, [r1] │ │ │ │ - vldr d3, [sp, #136] @ 0x88 │ │ │ │ - vmov.f64 d6, d9 │ │ │ │ - vldr d13, [sp, #280] @ 0x118 │ │ │ │ - vmls.f64 d6, d4, d1 │ │ │ │ - vldr d14, [sp, #288] @ 0x120 │ │ │ │ + vmls.f64 d2, d4, d3 │ │ │ │ + vmov.f64 d10, d3 │ │ │ │ vadd.f64 d4, d9, d4 │ │ │ │ - vsub.f64 d7, d3, d7 │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ - vmov.f64 d9, d12 │ │ │ │ - vsub.f64 d2, d13, d14 │ │ │ │ - vldr d13, [pc, #792] @ 25b78 │ │ │ │ - vldr d14, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d4, [r1] │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ - vmul.f64 d3, d2, d15 │ │ │ │ + vldr d9, [pc, #744] @ 27910 │ │ │ │ + vmov.f64 d6, d2 │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ + vsub.f64 d7, d2, d7 │ │ │ │ + vldr d2, [sp, #272] @ 0x110 │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ + vsub.f64 d2, d14, d2 │ │ │ │ + vldr d14, [pc, #712] @ 27908 │ │ │ │ + vstr d4, [r5] │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vnmls.f64 d3, d7, d13 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ - vmla.f64 d7, d2, d13 │ │ │ │ + ldr r5, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d3, d2, d14 │ │ │ │ + vnmls.f64 d3, d7, d12 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vldr d14, [sp, #344] @ 0x158 │ │ │ │ + vmla.f64 d7, d2, d12 │ │ │ │ + vldr d12, [sp, #424] @ 0x1a8 │ │ │ │ + vmov.f64 d5, d14 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ vstr d2, [r3] │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d7, [r5] │ │ │ │ vadd.f64 d7, d3, d6 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sp, #176] @ 0xb0 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - vstr d7, [r0] │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ + ldr r5, [sp, #92] @ 0x5c │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d8, d0 │ │ │ │ - vstr d6, [r1] │ │ │ │ - vsub.f64 d6, d14, d4 │ │ │ │ - vadd.f64 d4, d4, d14 │ │ │ │ - vldr d14, [sp, #352] @ 0x160 │ │ │ │ - ldr r1, [sp, #68] @ 0x44 │ │ │ │ - vmov.f64 d8, d13 │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ - vmov.f64 d0, d9 │ │ │ │ - vmul.f64 d6, d6, d12 │ │ │ │ + ldr r5, [sp, #44] @ 0x2c │ │ │ │ + vldr d0, [sp, #176] @ 0xb0 │ │ │ │ + vldr d8, [sp, #384] @ 0x180 │ │ │ │ + vstr d6, [r5] │ │ │ │ + vsub.f64 d6, d4, d12 │ │ │ │ + vadd.f64 d4, d12, d4 │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ vldr d12, [sp, #168] @ 0xa8 │ │ │ │ - vmov.f64 d5, d14 │ │ │ │ - vmls.f64 d5, d4, d1 │ │ │ │ + vmls.f64 d5, d4, d10 │ │ │ │ + vmul.f64 d6, d6, d9 │ │ │ │ vadd.f64 d4, d14, d4 │ │ │ │ - vsub.f64 d2, d12, d3 │ │ │ │ - vldr d12, [sp, #184] @ 0xb8 │ │ │ │ - vldr d14, [sp, #272] @ 0x110 │ │ │ │ - vstr d4, [r6] │ │ │ │ - vmul.f64 d3, d2, d15 │ │ │ │ - vmla.f64 d3, d7, d13 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ + vldr d14, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d2, d12, d0 │ │ │ │ + vldr d0, [pc, #576] @ 27908 │ │ │ │ + vldr d12, [pc, #588] @ 27918 │ │ │ │ + vstr d4, [r5] │ │ │ │ + ldr r5, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d3, d2, d0 │ │ │ │ + vmov.f64 d10, d0 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vnmls.f64 d7, d2, d13 │ │ │ │ - vldr d13, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d5, [sp, #416] @ 0x1a0 │ │ │ │ + vmla.f64 d3, d7, d12 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ + vnmls.f64 d7, d2, d12 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r1] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vadd.f64 d4, d5, d14 │ │ │ │ + vstr d2, [r5] │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vldr d6, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ - ldr r1, [sp, #124] @ 0x7c │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldr r5, [sp, #84] @ 0x54 │ │ │ │ vstr d7, [r4] │ │ │ │ - vsub.f64 d7, d13, d6 │ │ │ │ - vadd.f64 d4, d6, d13 │ │ │ │ - vldr d13, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d2, d12, d2 │ │ │ │ - vstr d3, [r1] │ │ │ │ - vsub.f64 d6, d13, d14 │ │ │ │ + vsub.f64 d7, d14, d5 │ │ │ │ + vmov.f64 d5, d8 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vldr d3, [sp, #184] @ 0xb8 │ │ │ │ + vldr d14, [sp, #256] @ 0x100 │ │ │ │ + vmls.f64 d5, d4, d0 │ │ │ │ + vadd.f64 d4, d8, d4 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vldr d9, [sp, #392] @ 0x188 │ │ │ │ - vmov.f64 d14, d8 │ │ │ │ - vmul.f64 d3, d2, d15 │ │ │ │ - vmov.f64 d5, d9 │ │ │ │ - vmla.f64 d3, d6, d8 │ │ │ │ - vmls.f64 d5, d4, d1 │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ - vadd.f64 d4, d9, d4 │ │ │ │ - vnmls.f64 d6, d2, d8 │ │ │ │ - vstr d4, [r7] │ │ │ │ + vsub.f64 d2, d3, d13 │ │ │ │ + vsub.f64 d6, d1, d14 │ │ │ │ + vstr d4, [ip] │ │ │ │ + vmov.f64 d14, d15 │ │ │ │ + vmov.f64 d1, d9 │ │ │ │ + vmul.f64 d3, d2, d10 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ + vmla.f64 d3, d6, d12 │ │ │ │ + vmul.f64 d6, d6, d10 │ │ │ │ + vmov.f64 d10, d12 │ │ │ │ + vnmls.f64 d6, d2, d12 │ │ │ │ vsub.f64 d2, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d2, [r3] │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ - vldr d12, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d13, [sp, #304] @ 0x130 │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ - vstr d6, [r1] │ │ │ │ + vstr d6, [r5] │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d8, [sp, #376] @ 0x178 │ │ │ │ - vldr d3, [sp, #208] @ 0xd0 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ + vldr d12, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d15, [sp, #288] @ 0x120 │ │ │ │ vstr d6, [r2] │ │ │ │ - vldr d6, [sp, #512] @ 0x200 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vmov.f64 d7, d8 │ │ │ │ - ldr r1, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d4, d12, d6 │ │ │ │ - vsub.f64 d5, d6, d12 │ │ │ │ - vldr d12, [sp, #296] @ 0x128 │ │ │ │ - vldr d6, [sp, #200] @ 0xc8 │ │ │ │ - vldr d9, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d2, d12, d13 │ │ │ │ - vmls.f64 d7, d4, d1 │ │ │ │ - vsub.f64 d6, d6, d3 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ - vldr d13, [sp, #336] @ 0x150 │ │ │ │ - vldr d12, [sp, #488] @ 0x1e8 │ │ │ │ - vmul.f64 d3, d2, d15 │ │ │ │ - vldr d8, [sp, #256] @ 0x100 │ │ │ │ - vsub.f64 d11, d11, d13 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ - vnmls.f64 d3, d6, d14 │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ - vmla.f64 d6, d2, d14 │ │ │ │ + vldr d13, [sp, #368] @ 0x170 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vldr d6, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d4, d12, d14 │ │ │ │ + vsub.f64 d5, d14, d12 │ │ │ │ + ldr r0, [sp, #28] │ │ │ │ + vldr d12, [sp, #200] @ 0xc8 │ │ │ │ + vmov.f64 d7, d13 │ │ │ │ + vmul.f64 d5, d5, d9 │ │ │ │ + ldr r7, [sp, #112] @ 0x70 │ │ │ │ + vmls.f64 d7, d4, d0 │ │ │ │ + vadd.f64 d4, d13, d4 │ │ │ │ + ldr r5, [sp, #124] @ 0x7c │ │ │ │ + vsub.f64 d6, d6, d12 │ │ │ │ + vldr d8, [sp, #248] @ 0xf8 │ │ │ │ + vldr d12, [sp, #280] @ 0x118 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vldr d13, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d2, d12, d15 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ + vldr d15, [pc, #296] @ 27908 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + vldr d12, [sp, #240] @ 0xf0 │ │ │ │ + vldr d9, [sp, #360] @ 0x168 │ │ │ │ + vmul.f64 d3, d2, d15 │ │ │ │ + vnmls.f64 d3, d6, d10 │ │ │ │ + vmul.f64 d6, d6, d15 │ │ │ │ + vmla.f64 d6, d2, d10 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ + vldr d3, [sp, #328] @ 0x148 │ │ │ │ + vstr d2, [r7] │ │ │ │ + vstr d4, [r5] │ │ │ │ + vsub.f64 d11, d3, d11 │ │ │ │ + ldr r5, [sp, #72] @ 0x48 │ │ │ │ + ldr r7, [sp, #120] @ 0x78 │ │ │ │ + vstr d6, [r5] │ │ │ │ vmul.f64 d3, d11, d15 │ │ │ │ - vstr d2, [r1] │ │ │ │ - ldr r1, [sp, #112] @ 0x70 │ │ │ │ - vldr d2, [sp, #368] @ 0x170 │ │ │ │ - vstr d4, [r1] │ │ │ │ - ldr r1, [sp, #60] @ 0x3c │ │ │ │ - vstr d6, [r1] │ │ │ │ - vmov.f64 d6, d2 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vldr d7, [sp, #440] @ 0x1b8 │ │ │ │ - ldr r0, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d4, d7, d12 │ │ │ │ - vsub.f64 d5, d12, d7 │ │ │ │ - vsub.f64 d7, d9, d8 │ │ │ │ - vmov.f64 d12, d14 │ │ │ │ - vmls.f64 d6, d4, d1 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ - vnmls.f64 d3, d7, d14 │ │ │ │ + vmov.f64 d6, d9 │ │ │ │ + ldr r5, [sp, #56] @ 0x38 │ │ │ │ + vstr d7, [r5] │ │ │ │ + ldr r5, [sp, #76] @ 0x4c │ │ │ │ + vldr d7, [sp, #432] @ 0x1b0 │ │ │ │ + vadd.f64 d4, d7, d13 │ │ │ │ + vsub.f64 d5, d13, d7 │ │ │ │ + vsub.f64 d7, d12, d8 │ │ │ │ + vmov.f64 d13, d15 │ │ │ │ + vmls.f64 d6, d4, d0 │ │ │ │ + vmul.f64 d5, d5, d1 │ │ │ │ + vnmls.f64 d3, d7, d10 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vmla.f64 d7, d11, d14 │ │ │ │ - vadd.f64 d4, d2, d4 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vadd.f64 d4, d9, d4 │ │ │ │ + vmla.f64 d7, d11, d10 │ │ │ │ + vstr d4, [r0] │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r0] │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ - vldr d11, [sp, #216] @ 0xd8 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d2, [r7] │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vldr d5, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d9, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d14, [sp, #312] @ 0x138 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vstr d3, [r3] │ │ │ │ - vadd.f64 d4, d5, d9 │ │ │ │ - vldr d3, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d6, d10, d14 │ │ │ │ - vldr d8, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d7, d9, d5 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ - vsub.f64 d2, d11, d3 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ - vmov.f64 d5, d8 │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ - vmls.f64 d5, d4, d1 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ - vmul.f64 d3, d2, d15 │ │ │ │ - vmla.f64 d3, d6, d12 │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - vnmls.f64 d6, d2, d12 │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #496] @ 0x1f0 │ │ │ │ - vadd.f64 d2, d6, d4 │ │ │ │ - vsub.f64 d4, d4, d6 │ │ │ │ - vadd.f64 d6, d3, d7 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #232] @ 0xe8 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d4, [r2] │ │ │ │ - vstr d6, [fp] │ │ │ │ - vldr d6, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d7, [sl] │ │ │ │ - vldr d2, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d7, d5, d6 │ │ │ │ - vadd.f64 d5, d6, d5 │ │ │ │ - vldr d4, [sp, #320] @ 0x140 │ │ │ │ + vstr d7, [r5] │ │ │ │ + ldr r0, [sp, #60] @ 0x3c │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ + vldr d2, [sp, #216] @ 0xd8 │ │ │ │ + vstr d3, [r0] │ │ │ │ + vldr d11, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d3, [sp, #208] @ 0xd0 │ │ │ │ + vldr d12, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d4, [sp, #296] @ 0x128 │ │ │ │ + vldr d15, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d2, d3, d2 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vldr d0, [sp, #360] @ 0x168 │ │ │ │ - vmul.f64 d3, d2, d15 │ │ │ │ - vmov.f64 d6, d0 │ │ │ │ - vmls.f64 d6, d5, d1 │ │ │ │ - vldr d1, [sp, #328] @ 0x148 │ │ │ │ - vadd.f64 d5, d0, d5 │ │ │ │ - vsub.f64 d4, d4, d1 │ │ │ │ - vstr d5, [r9] │ │ │ │ - vmla.f64 d3, d4, d12 │ │ │ │ - b.n 25b80 │ │ │ │ - nop │ │ │ │ - b.w ff4ce2a2 │ │ │ │ - b.n 26266 │ │ │ │ + vldr d9, [sp, #376] @ 0x178 │ │ │ │ + vadd.f64 d6, d11, d12 │ │ │ │ + vsub.f64 d7, d12, d11 │ │ │ │ + ldrd r4, r3, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d4, d4, d15 │ │ │ │ + vmul.f64 d3, d2, d13 │ │ │ │ + vldr d15, [sp, #320] @ 0x140 │ │ │ │ + vmov.f64 d5, d9 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vldr d8, [sp, #352] @ 0x160 │ │ │ │ + vmls.f64 d5, d6, d0 │ │ │ │ + vmla.f64 d3, d4, d10 │ │ │ │ + vmul.f64 d4, d4, d13 │ │ │ │ + vadd.f64 d6, d9, d6 │ │ │ │ + vldr d9, [sp, #488] @ 0x1e8 │ │ │ │ + vnmls.f64 d4, d2, d10 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d6, d5, d7 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vadd.f64 d2, d4, d6 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ + b.n 27928 │ │ │ │ + nop.w │ │ │ │ + ldrh r6, [r3, r1] │ │ │ │ + lsls r5, r6, #17 │ │ │ │ + ldmia r7!, {r0, r1, r5} │ │ │ │ + subs r7, #226 @ 0xe2 │ │ │ │ + b.w ff4d0042 │ │ │ │ + b.n 28006 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - vmul.f64 d4, d4, d15 │ │ │ │ - vsub.f64 d5, d6, d7 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vnmls.f64 d4, d2, d12 │ │ │ │ + stc 0, cr0, [r2], #28 │ │ │ │ + lsls r0, r7, #15 │ │ │ │ + movs r0, r0 │ │ │ │ + vmov.f64 d4, d8 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vstr d6, [r4] │ │ │ │ + vadd.f64 d6, d3, d7 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ + vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vstr d7, [fp] │ │ │ │ + vldr d7, [sp, #440] @ 0x1b8 │ │ │ │ + vadd.f64 d5, d7, d9 │ │ │ │ + vsub.f64 d6, d9, d7 │ │ │ │ + vldr d7, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d2, d7, d15 │ │ │ │ + vldr d7, [sp, #224] @ 0xe0 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vmls.f64 d4, d5, d0 │ │ │ │ + vadd.f64 d5, d8, d5 │ │ │ │ + vsub.f64 d1, d7, d3 │ │ │ │ + vmul.f64 d7, d2, d13 │ │ │ │ + vstr d5, [sl] │ │ │ │ + vsub.f64 d5, d4, d6 │ │ │ │ + vnmls.f64 d7, d1, d10 │ │ │ │ + vmul.f64 d3, d1, d13 │ │ │ │ + vmla.f64 d3, d2, d10 │ │ │ │ + vsub.f64 d2, d5, d7 │ │ │ │ + vadd.f64 d5, d7, d5 │ │ │ │ + vadd.f64 d7, d6, d4 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vstr d5, [r3] │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ - vsub.f64 d2, d5, d4 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d4, [r4] │ │ │ │ - vstr d6, [r8] │ │ │ │ - ldr r3, [sp, #632] @ 0x278 │ │ │ │ - vstr d7, [lr] │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #632] @ 0x278 │ │ │ │ - ldr r3, [sp, #520] @ 0x208 │ │ │ │ - add r6, r3 │ │ │ │ - add r7, r3 │ │ │ │ - ldr r3, [sp, #524] @ 0x20c │ │ │ │ - eor.w ip, ip, r3 │ │ │ │ - ldrd r2, r3, [sp, #632] @ 0x278 │ │ │ │ + ldr r3, [sp, #616] @ 0x268 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vstr d6, [r9] │ │ │ │ + vstr d7, [r8] │ │ │ │ + str r3, [sp, #616] @ 0x268 │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ + ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r2, [sp, #616] @ 0x268 │ │ │ │ + add r5, r3 │ │ │ │ + add ip, r3 │ │ │ │ + ldr r3, [sp, #508] @ 0x1fc │ │ │ │ + str r5, [sp, #0] │ │ │ │ + eor.w lr, lr, r3 │ │ │ │ + ldr r3, [sp, #620] @ 0x26c │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 251a0 │ │ │ │ - add.w sp, sp, #532 @ 0x214 │ │ │ │ + bne.w 26f46 │ │ │ │ + add.w sp, sp, #516 @ 0x204 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -00025bd8 : │ │ │ │ - ldr r2, [pc, #8] @ (25be4 ) │ │ │ │ - ldr r1, [pc, #12] @ (25be8 ) │ │ │ │ +000279f0 : │ │ │ │ + ldr r2, [pc, #8] @ (279fc ) │ │ │ │ + ldr r1, [pc, #12] @ (27a00 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - ldrsh r0, [r2, r7] │ │ │ │ + cbz r0, 27a2e │ │ │ │ movs r7, r0 │ │ │ │ - bl ffd8dbea │ │ │ │ + bl ffd1fa02 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r0 │ │ │ │ - mov r8, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w sp, sp, #604 @ 0x25c │ │ │ │ - mov.w r1, #384 @ 0x180 │ │ │ │ - mov r9, r3 │ │ │ │ - ldr r3, [pc, #1000] @ (25ff0 ) │ │ │ │ - ldr r0, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r1, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r3, [pc, #1004] @ (27e18 ) │ │ │ │ + add.w r1, r1, r1, lsl #1 │ │ │ │ + add.w r4, r2, r1, lsl #7 │ │ │ │ + ldrd r2, r1, [sp, #704] @ 0x2c0 │ │ │ │ add r3, pc │ │ │ │ - mla r6, r1, r0, r2 │ │ │ │ - ldr r1, [sp, #708] @ 0x2c4 │ │ │ │ - cmp r0, r1 │ │ │ │ - bge.w 26de0 │ │ │ │ + cmp r2, r1 │ │ │ │ + bge.w 28c2c │ │ │ │ ldr r2, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d14, [pc, #956] @ 25fd8 │ │ │ │ - vldr d15, [pc, #960] @ 25fe0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov r5, r0 │ │ │ │ + vldr d14, [pc, #952] @ 27e00 │ │ │ │ + vldr d15, [pc, #956] @ 27e08 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #592] @ 0x250 │ │ │ │ - ldr r2, [pc, #972] @ (25ff4 ) │ │ │ │ + ldr r2, [pc, #968] @ (27e1c ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #596] @ 0x254 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d7, [r8] │ │ │ │ - vldr d12, [r6, #72] @ 0x48 │ │ │ │ - vldr d6, [r6, #64] @ 0x40 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r2, r7, r7, lsl #2 │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ + vldr d6, [r4, #64] @ 0x40 │ │ │ │ + add.w r1, r5, r3 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + vldr d12, [r4, #72] @ 0x48 │ │ │ │ + vldr d5, [r0] │ │ │ │ + str r1, [sp, #0] │ │ │ │ vstr d7, [sp, #208] @ 0xd0 │ │ │ │ - vldr d11, [r6, #312] @ 0x138 │ │ │ │ - adds r2, r7, r3 │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - str r1, [sp, #16] │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vldr d3, [r6, #152] @ 0x98 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vldr d8, [r6, #232] @ 0xe8 │ │ │ │ - vmul.f64 d10, d5, d12 │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov.w r1, r2, lsl #5 │ │ │ │ + str r0, [sp, #8] │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ + vldr d3, [r4, #152] @ 0x98 │ │ │ │ + vmul.f64 d9, d5, d12 │ │ │ │ + vldr d11, [r4, #312] @ 0x138 │ │ │ │ + str r0, [sp, #16] │ │ │ │ vmul.f64 d12, d7, d12 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - add.w r4, r8, r2 │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ - vmla.f64 d10, d7, d6 │ │ │ │ - str r0, [sp, #24] │ │ │ │ + str r1, [sp, #24] │ │ │ │ + vldr d8, [r4, #232] @ 0xe8 │ │ │ │ + vmla.f64 d9, d7, d6 │ │ │ │ vldr d7, [r0] │ │ │ │ vnmls.f64 d12, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vldr d6, [r6, #304] @ 0x130 │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - vmul.f64 d9, d5, d11 │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r1, r5, r2 │ │ │ │ + add r2, r6 │ │ │ │ + vldr d6, [r4, #304] @ 0x130 │ │ │ │ + str r1, [sp, #32] │ │ │ │ + vldr d4, [r2] │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ + add r2, r3 │ │ │ │ + vmul.f64 d10, d5, d11 │ │ │ │ vmul.f64 d11, d7, d11 │ │ │ │ - vmla.f64 d9, d7, d6 │ │ │ │ - vldr d7, [r6, #144] @ 0x90 │ │ │ │ - vldr d4, [r0] │ │ │ │ - adds r5, r1, r3 │ │ │ │ - str r4, [sp, #32] │ │ │ │ - adds r4, r0, r3 │ │ │ │ + vldr d13, [pc, #820] @ 27e10 │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ + vldr d1, [r2] │ │ │ │ + add.w r2, r7, r7, lsl #1 │ │ │ │ + vmla.f64 d10, d7, d6 │ │ │ │ + vldr d7, [r4, #144] @ 0x90 │ │ │ │ vnmls.f64 d11, d5, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ vmul.f64 d5, d4, d3 │ │ │ │ - vldr d13, [pc, #808] @ 25fe8 │ │ │ │ - vldr d1, [r4] │ │ │ │ - movs r2, #24 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ vmla.f64 d5, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r6, #224] @ 0xe0 │ │ │ │ - vadd.f64 d0, d10, d9 │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vnmls.f64 d6, d4, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vmul.f64 d4, d1, d8 │ │ │ │ + vldr d3, [r4, #224] @ 0xe0 │ │ │ │ + vadd.f64 d0, d9, d10 │ │ │ │ vadd.f64 d2, d12, d11 │ │ │ │ vsub.f64 d12, d12, d11 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ + vnmls.f64 d6, d4, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vmul.f64 d4, d1, d8 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - str r4, [sp, #64] @ 0x40 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - adds r0, r5, r3 │ │ │ │ - adds r1, r4, r3 │ │ │ │ - movs r2, #144 @ 0x90 │ │ │ │ vnmls.f64 d7, d1, d3 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ vadd.f64 d1, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vsub.f64 d8, d0, d1 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - vadd.f64 d1, d0, d1 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ + vsub.f64 d8, d0, d1 │ │ │ │ + vadd.f64 d1, d0, d1 │ │ │ │ vmul.f64 d4, d5, d15 │ │ │ │ - vmul.f64 d8, d8, d13 │ │ │ │ - vstr d1, [sp, #232] @ 0xe8 │ │ │ │ vmul.f64 d6, d7, d15 │ │ │ │ + vmul.f64 d8, d8, d13 │ │ │ │ vstr d8, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d8, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ vldr d3, [sp, #208] @ 0xd0 │ │ │ │ + vstr d1, [sp, #232] @ 0xe8 │ │ │ │ vmul.f64 d8, d8, d13 │ │ │ │ vmov.f64 d13, d1 │ │ │ │ vmov.f64 d1, #80 @ 0x3e800000 0.250 │ │ │ │ vmls.f64 d3, d2, d1 │ │ │ │ vstr d8, [sp, #224] @ 0xe0 │ │ │ │ - vldr d8, [r7] │ │ │ │ + vldr d8, [r5] │ │ │ │ vmls.f64 d8, d13, d1 │ │ │ │ vstr d8, [sp, #240] @ 0xf0 │ │ │ │ vstr d2, [sp, #248] @ 0xf8 │ │ │ │ + str r2, [sp, #204] @ 0xcc │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vstr d3, [sp, #256] @ 0x100 │ │ │ │ - vsub.f64 d3, d10, d9 │ │ │ │ + vsub.f64 d3, d9, d10 │ │ │ │ vmov.f64 d10, d6 │ │ │ │ - vldr d13, [r6, #40] @ 0x28 │ │ │ │ + add.w r1, r5, r2 │ │ │ │ + add r2, r6 │ │ │ │ + vldr d6, [r4, #32] │ │ │ │ + vldr d13, [r4, #40] @ 0x28 │ │ │ │ vmla.f64 d10, d12, d14 │ │ │ │ vmul.f64 d12, d12, d15 │ │ │ │ - vldr d6, [r6, #32] │ │ │ │ + strd r1, r2, [sp, #68] @ 0x44 │ │ │ │ + vldr d9, [r4, #120] @ 0x78 │ │ │ │ vmla.f64 d4, d3, d14 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ - vldr d9, [r6, #120] @ 0x78 │ │ │ │ vnmls.f64 d12, d7, d14 │ │ │ │ - vldr d7, [r4] │ │ │ │ - str r0, [sp, #88] @ 0x58 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add r1, r3 │ │ │ │ vmov.f64 d2, d3 │ │ │ │ - str r1, [sp, #84] @ 0x54 │ │ │ │ - str r4, [sp, #76] @ 0x4c │ │ │ │ - str r5, [sp, #80] @ 0x50 │ │ │ │ - vstr d10, [sp, #560] @ 0x230 │ │ │ │ vnmls.f64 d2, d5, d14 │ │ │ │ - vldr d5, [r5] │ │ │ │ + vldr d5, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vstr d10, [sp, #560] @ 0x230 │ │ │ │ + strd r1, r2, [sp, #76] @ 0x4c │ │ │ │ vstr d4, [sp, #544] @ 0x220 │ │ │ │ vstr d12, [sp, #568] @ 0x238 │ │ │ │ + vldr d4, [r4, #280] @ 0x118 │ │ │ │ vmul.f64 d12, d5, d13 │ │ │ │ vmul.f64 d13, d7, d13 │ │ │ │ + vstr d2, [sp, #552] @ 0x228 │ │ │ │ vmla.f64 d12, d7, d6 │ │ │ │ vldr d7, [r1] │ │ │ │ - adds r1, r7, r2 │ │ │ │ - vldr d4, [r6, #280] @ 0x118 │ │ │ │ - adds r5, r1, r3 │ │ │ │ - str r5, [sp, #100] @ 0x64 │ │ │ │ vnmls.f64 d13, d5, d6 │ │ │ │ - vldr d5, [r0] │ │ │ │ - vldr d6, [r6, #112] @ 0x70 │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - adds r4, r0, r3 │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ + vldr d5, [r2] │ │ │ │ + mov.w r2, r7, lsl #3 │ │ │ │ + vldr d6, [r4, #112] @ 0x70 │ │ │ │ + add.w r1, r2, r7 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + vldr d2, [r4, #360] @ 0x168 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ vmul.f64 d11, d5, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ + strd r0, r1, [sp, #84] @ 0x54 │ │ │ │ vmla.f64 d11, d7, d6 │ │ │ │ - vldr d7, [r6, #272] @ 0x110 │ │ │ │ - vldr d3, [r4] │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vstr d2, [sp, #552] @ 0x228 │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vldr d5, [r1] │ │ │ │ - vldr d2, [r6, #360] @ 0x168 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vldr d5, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vldr d7, [r4, #272] @ 0x110 │ │ │ │ + str r1, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d8, d6, d4 │ │ │ │ - str r0, [sp, #96] @ 0x60 │ │ │ │ + vldr d3, [r1] │ │ │ │ + mov.w r1, #104 @ 0x68 │ │ │ │ + str r0, [sp, #92] @ 0x5c │ │ │ │ + mul.w r1, r7, r1 │ │ │ │ vmla.f64 d8, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r6, #352] @ 0x160 │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - str r1, [sp, #92] @ 0x5c │ │ │ │ - str r4, [sp, #104] @ 0x68 │ │ │ │ + vldr d4, [r4, #352] @ 0x160 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vldr d7, [r0] │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - str r0, [sp, #136] @ 0x88 │ │ │ │ - mov.w r2, r9, lsl #3 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ + vldr d1, [r0] │ │ │ │ + str r0, [sp, #100] @ 0x64 │ │ │ │ + add.w r0, r5, r2 │ │ │ │ + str r1, [sp, #128] @ 0x80 │ │ │ │ + vldr d0, [r4, #200] @ 0xc8 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d1, [r5] │ │ │ │ - add.w r4, r8, r2 │ │ │ │ - str r5, [sp, #108] @ 0x6c │ │ │ │ - adds r5, r7, r2 │ │ │ │ - vldr d2, [r0] │ │ │ │ - adds r1, r5, r3 │ │ │ │ - vldr d0, [r6, #200] @ 0xc8 │ │ │ │ + str r0, [sp, #104] @ 0x68 │ │ │ │ + vldr d2, [r1] │ │ │ │ + add.w r1, r6, r2 │ │ │ │ + sub.w r2, r2, r7 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ - vldr d4, [r6, #192] @ 0xc0 │ │ │ │ - mov.w r2, r9, lsl #7 │ │ │ │ - str r1, [sp, #128] @ 0x80 │ │ │ │ - add.w sl, r7, r2 │ │ │ │ + vldr d4, [r4, #192] @ 0xc0 │ │ │ │ vmul.f64 d3, d2, d0 │ │ │ │ - str r5, [sp, #112] @ 0x70 │ │ │ │ vmla.f64 d3, d1, d4 │ │ │ │ vmul.f64 d1, d1, d0 │ │ │ │ - add.w r0, sl, r3 │ │ │ │ - str r4, [sp, #120] @ 0x78 │ │ │ │ - str r0, [sp, #148] @ 0x94 │ │ │ │ vnmls.f64 d1, d2, d4 │ │ │ │ vsub.f64 d2, d9, d7 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ vsub.f64 d4, d11, d6 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ vsub.f64 d10, d3, d8 │ │ │ │ vadd.f64 d3, d8, d3 │ │ │ │ @@ -34271,123 +35202,118 @@ │ │ │ │ vmls.f64 d12, d1, d11 │ │ │ │ vmls.f64 d13, d9, d11 │ │ │ │ vstr d8, [sp, #584] @ 0x248 │ │ │ │ vmul.f64 d8, d0, d15 │ │ │ │ vmla.f64 d8, d2, d14 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ vnmls.f64 d2, d0, d14 │ │ │ │ - vldr d0, [pc, #248] @ 25fe8 │ │ │ │ + vldr d0, [pc, #244] @ 27e10 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vadd.f64 d1, d6, d12 │ │ │ │ vsub.f64 d3, d12, d6 │ │ │ │ vadd.f64 d5, d7, d13 │ │ │ │ vsub.f64 d13, d13, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ - str r5, [sp, #144] @ 0x90 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + str r0, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d6, d8, d1 │ │ │ │ vadd.f64 d12, d2, d3 │ │ │ │ vsub.f64 d1, d1, d8 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ vstr d6, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d6, d3, d2 │ │ │ │ vstr d12, [sp, #272] @ 0x110 │ │ │ │ vstr d1, [sp, #280] @ 0x118 │ │ │ │ vstr d6, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d6, d10, d15 │ │ │ │ vmla.f64 d6, d4, d14 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ vnmls.f64 d4, d10, d14 │ │ │ │ vsub.f64 d9, d5, d6 │ │ │ │ vadd.f64 d5, d6, d5 │ │ │ │ - vldr d6, [r6] │ │ │ │ + vldr d6, [r4] │ │ │ │ vstr d9, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d9, d13, d4 │ │ │ │ - vstr d5, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d4, d4, d13 │ │ │ │ - vldr d5, [r4] │ │ │ │ - vldr d13, [r6, #8] │ │ │ │ + vldr d13, [r4, #8] │ │ │ │ vstr d9, [sp, #304] @ 0x130 │ │ │ │ - vldr d9, [r6, #88] @ 0x58 │ │ │ │ + vstr d5, [sp, #312] @ 0x138 │ │ │ │ + vldr d5, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vldr d9, [r4, #88] @ 0x58 │ │ │ │ + str r1, [sp, #132] @ 0x84 │ │ │ │ + vstr d4, [sp, #320] @ 0x140 │ │ │ │ + vldr d4, [r4, #248] @ 0xf8 │ │ │ │ vmul.f64 d12, d5, d13 │ │ │ │ vmul.f64 d13, d7, d13 │ │ │ │ vmla.f64 d12, d7, d6 │ │ │ │ - vldr d7, [r1] │ │ │ │ - adds r1, r4, r3 │ │ │ │ - vstr d4, [sp, #320] @ 0x140 │ │ │ │ - vldr d4, [r6, #248] @ 0xf8 │ │ │ │ - adds r4, r5, r3 │ │ │ │ + vldr d7, [r0] │ │ │ │ vnmls.f64 d13, d5, d6 │ │ │ │ - vldr d6, [r6, #80] @ 0x50 │ │ │ │ vldr d5, [r1] │ │ │ │ - str r1, [sp, #140] @ 0x8c │ │ │ │ - add.w r1, r8, r2 │ │ │ │ + mov.w r1, r7, lsl #7 │ │ │ │ + vldr d6, [r4, #80] @ 0x50 │ │ │ │ + add.w sl, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + strd r1, r0, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d11, d5, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ vmla.f64 d11, d7, d6 │ │ │ │ - vldr d7, [r6, #240] @ 0xf0 │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ + vldr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ vldr d5, [sl] │ │ │ │ - adds r5, r7, r2 │ │ │ │ - movs r2, #112 @ 0x70 │ │ │ │ + vldr d7, [r4, #240] @ 0xf0 │ │ │ │ vmul.f64 d8, d6, d4 │ │ │ │ vmla.f64 d8, d5, d7 │ │ │ │ - vmul.f64 d5, d5, d4 │ │ │ │ - b.n 25ff8 │ │ │ │ - nop │ │ │ │ + b.n 27e20 │ │ │ │ nop.w │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff4ce71a │ │ │ │ - b.n 266de │ │ │ │ + b.w ff4d0542 │ │ │ │ + b.n 28506 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - ldrh r2, [r7, #60] @ 0x3c │ │ │ │ + b.n 28134 │ │ │ │ movs r7, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ + vmul.f64 d5, d5, d4 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - str r4, [sp, #152] @ 0x98 │ │ │ │ - vldr d3, [r4] │ │ │ │ - mov.w r4, r9, lsl #5 │ │ │ │ - vldr d2, [r6, #328] @ 0x148 │ │ │ │ - add.w fp, r7, r4 │ │ │ │ - vldr d4, [r6, #320] @ 0x140 │ │ │ │ - add r4, r8 │ │ │ │ - vldr d0, [r6, #168] @ 0xa8 │ │ │ │ - add.w r0, fp, r3 │ │ │ │ + str r1, [sp, #144] @ 0x90 │ │ │ │ + vldr d3, [r1] │ │ │ │ + mov.w r1, #88 @ 0x58 │ │ │ │ + mul.w r1, r7, r1 │ │ │ │ + vldr d0, [r4, #168] @ 0xa8 │ │ │ │ + vldr d2, [r4, #328] @ 0x148 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ + vldr d4, [r4, #320] @ 0x140 │ │ │ │ + strd r0, r1, [sp, #148] @ 0x94 │ │ │ │ + vldr d1, [r0] │ │ │ │ + mov.w r0, r7, lsl #5 │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ - vldr d1, [r5] │ │ │ │ + add.w fp, r5, r0 │ │ │ │ + add r0, r6 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vldr d2, [r1] │ │ │ │ - str r5, [sp, #156] @ 0x9c │ │ │ │ - adds r5, r4, r3 │ │ │ │ - str r1, [sp, #160] @ 0xa0 │ │ │ │ - movs r1, #152 @ 0x98 │ │ │ │ + add.w r1, fp, r3 │ │ │ │ + strd r0, r1, [sp, #156] @ 0x9c │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ - vldr d4, [r6, #160] @ 0xa0 │ │ │ │ + vldr d4, [r4, #160] @ 0xa0 │ │ │ │ vmul.f64 d3, d2, d0 │ │ │ │ - str r0, [sp, #164] @ 0xa4 │ │ │ │ - mul.w r1, r1, r9 │ │ │ │ - str r5, [sp, #168] @ 0xa8 │ │ │ │ vmla.f64 d3, d1, d4 │ │ │ │ vmul.f64 d1, d1, d0 │ │ │ │ - add.w lr, r7, r1 │ │ │ │ - add r1, r8 │ │ │ │ vnmls.f64 d1, d2, d4 │ │ │ │ vsub.f64 d4, d11, d6 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ vsub.f64 d2, d9, d7 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ vsub.f64 d10, d3, d8 │ │ │ │ vadd.f64 d3, d8, d3 │ │ │ │ @@ -34401,101 +35327,107 @@ │ │ │ │ vadd.f64 d11, d13, d9 │ │ │ │ vstr d8, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d8, d0, d15 │ │ │ │ vmla.f64 d8, d2, d14 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ vstr d11, [sp, #336] @ 0x150 │ │ │ │ vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ - vmls.f64 d12, d1, d11 │ │ │ │ vnmls.f64 d2, d0, d14 │ │ │ │ - vldr d0, [pc, #992] @ 264a0 │ │ │ │ + vldr d0, [pc, #996] @ 282c8 │ │ │ │ + vmls.f64 d12, d1, d11 │ │ │ │ vmls.f64 d13, d9, d11 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vsub.f64 d3, d12, d6 │ │ │ │ vadd.f64 d1, d6, d12 │ │ │ │ vadd.f64 d5, d7, d13 │ │ │ │ vsub.f64 d13, d13, d7 │ │ │ │ vadd.f64 d6, d2, d3 │ │ │ │ vadd.f64 d12, d8, d1 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ + vstr d12, [sp, #344] @ 0x158 │ │ │ │ + vsub.f64 d12, d1, d8 │ │ │ │ vstr d6, [sp, #352] @ 0x160 │ │ │ │ vmul.f64 d6, d10, d15 │ │ │ │ vmla.f64 d6, d4, d14 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vstr d12, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d12, d1, d8 │ │ │ │ + vstr d12, [sp, #360] @ 0x168 │ │ │ │ vstr d3, [sp, #368] @ 0x170 │ │ │ │ vnmls.f64 d4, d10, d14 │ │ │ │ - vstr d12, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d9, d5, d6 │ │ │ │ vadd.f64 d10, d6, d5 │ │ │ │ - vldr d5, [r4] │ │ │ │ - vldr d6, [r6, #48] @ 0x30 │ │ │ │ + vldr d5, [r0] │ │ │ │ + vldr d6, [r4, #48] @ 0x30 │ │ │ │ vsub.f64 d7, d13, d4 │ │ │ │ vadd.f64 d4, d4, d13 │ │ │ │ vstr d9, [sp, #376] @ 0x178 │ │ │ │ - vldr d9, [r6, #136] @ 0x88 │ │ │ │ - vstr d10, [sp, #392] @ 0x188 │ │ │ │ - vstr d4, [sp, #400] @ 0x190 │ │ │ │ - vldr d4, [r6, #56] @ 0x38 │ │ │ │ + vldr d9, [r4, #136] @ 0x88 │ │ │ │ vstr d7, [sp, #384] @ 0x180 │ │ │ │ + vstr d4, [sp, #400] @ 0x190 │ │ │ │ + vldr d4, [r4, #56] @ 0x38 │ │ │ │ + vstr d10, [sp, #392] @ 0x188 │ │ │ │ vldr d7, [fp] │ │ │ │ vmul.f64 d12, d5, d4 │ │ │ │ vmla.f64 d12, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - add.w r0, lr, r3 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r0, r3 │ │ │ │ + str r1, [sp, #164] @ 0xa4 │ │ │ │ vnmls.f64 d2, d5, d6 │ │ │ │ - vldr d5, [r5] │ │ │ │ - vldr d6, [r6, #128] @ 0x80 │ │ │ │ - adds r5, r1, r3 │ │ │ │ + vldr d5, [r1] │ │ │ │ + mov.w r1, #152 @ 0x98 │ │ │ │ + vldr d6, [r4, #128] @ 0x80 │ │ │ │ + mul.w r1, r7, r1 │ │ │ │ + add.w r9, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ vmul.f64 d11, d5, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ + add.w r0, r9, r3 │ │ │ │ + vmov.f64 d13, d2 │ │ │ │ vmla.f64 d11, d7, d6 │ │ │ │ - vldr d7, [r6, #288] @ 0x120 │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ - vldr d5, [lr] │ │ │ │ - vmov.f64 d13, d2 │ │ │ │ - vldr d4, [r6, #296] @ 0x128 │ │ │ │ - vldr d3, [r5] │ │ │ │ - vldr d2, [r6, #376] @ 0x178 │ │ │ │ + vldr d5, [r9] │ │ │ │ + vldr d7, [r4, #288] @ 0x120 │ │ │ │ + str r0, [sp, #168] @ 0xa8 │ │ │ │ + vldr d0, [r4, #216] @ 0xd8 │ │ │ │ + vstr d13, [sp, #184] @ 0xb8 │ │ │ │ + vldr d4, [r4, #296] @ 0x128 │ │ │ │ + vldr d2, [r4, #376] @ 0x178 │ │ │ │ vmul.f64 d8, d6, d4 │ │ │ │ - str r5, [sp, #176] @ 0xb0 │ │ │ │ vmla.f64 d8, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r6, #368] @ 0x170 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - str r0, [sp, #172] @ 0xac │ │ │ │ - vldr d0, [r6, #216] @ 0xd8 │ │ │ │ + vldr d4, [r4, #368] @ 0x170 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ + add.w r0, r1, r3 │ │ │ │ + vldr d3, [r0] │ │ │ │ + str r0, [sp, #172] @ 0xac │ │ │ │ + add.w r0, r5, r2 │ │ │ │ + add r2, r6 │ │ │ │ + vldr d1, [r0] │ │ │ │ + strd r0, r2, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - vstr d13, [sp] │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d2, [r5] │ │ │ │ - vldr d1, [r0] │ │ │ │ - str r0, [sp, #180] @ 0xb4 │ │ │ │ - mov.w r0, r9, lsl #4 │ │ │ │ + vldr d2, [r2] │ │ │ │ + mov.w r2, r7, lsl #4 │ │ │ │ + add.w lr, r6, r2 │ │ │ │ + add.w r8, r5, r2 │ │ │ │ + add.w r0, r8, r3 │ │ │ │ + add r2, r7 │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ - vldr d4, [r6, #208] @ 0xd0 │ │ │ │ + vldr d4, [r4, #208] @ 0xd0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vmul.f64 d3, d2, d0 │ │ │ │ - add.w ip, r7, r0 │ │ │ │ - add r0, r8 │ │ │ │ - str r5, [sp, #184] @ 0xb8 │ │ │ │ + add.w ip, r5, r2 │ │ │ │ + add r2, r6 │ │ │ │ vmla.f64 d3, d1, d4 │ │ │ │ vmul.f64 d1, d1, d0 │ │ │ │ - adds r2, r0, r3 │ │ │ │ - add.w r5, ip, r3 │ │ │ │ - str r2, [sp, #192] @ 0xc0 │ │ │ │ - str r5, [sp, #188] @ 0xbc │ │ │ │ vnmls.f64 d1, d2, d4 │ │ │ │ vsub.f64 d4, d11, d6 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ vsub.f64 d2, d9, d7 │ │ │ │ vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ vsub.f64 d10, d3, d8 │ │ │ │ @@ -34511,97 +35443,93 @@ │ │ │ │ vadd.f64 d13, d13, d9 │ │ │ │ vstr d8, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d8, d0, d15 │ │ │ │ vmla.f64 d8, d2, d14 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ vstr d13, [sp, #416] @ 0x1a0 │ │ │ │ vnmls.f64 d2, d0, d14 │ │ │ │ - vldr d0, [pc, #580] @ 264a0 │ │ │ │ + vldr d0, [pc, #548] @ 282c8 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vadd.f64 d1, d6, d12 │ │ │ │ vsub.f64 d3, d12, d6 │ │ │ │ vadd.f64 d6, d8, d1 │ │ │ │ vsub.f64 d1, d1, d8 │ │ │ │ vstr d6, [sp, #424] @ 0x1a8 │ │ │ │ vadd.f64 d6, d2, d3 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp] │ │ │ │ - vmls.f64 d2, d9, d11 │ │ │ │ - vstr d1, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d2, [sp, #184] @ 0xb8 │ │ │ │ + str r0, [sp, #184] @ 0xb8 │ │ │ │ vstr d6, [sp, #432] @ 0x1b0 │ │ │ │ vmul.f64 d6, d10, d15 │ │ │ │ + vmls.f64 d2, d9, d11 │ │ │ │ + vstr d1, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d3, [sp, #448] @ 0x1c0 │ │ │ │ vmla.f64 d6, d4, d14 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vstr d3, [sp, #448] @ 0x1c0 │ │ │ │ vnmls.f64 d4, d10, d14 │ │ │ │ vsub.f64 d7, d2, d5 │ │ │ │ vadd.f64 d3, d5, d2 │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d5, [lr] │ │ │ │ vsub.f64 d0, d3, d6 │ │ │ │ vadd.f64 d10, d6, d3 │ │ │ │ - vldr d6, [r6, #16] │ │ │ │ + vldr d6, [r4, #16] │ │ │ │ vsub.f64 d9, d7, d4 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ - vldr d4, [r6, #24] │ │ │ │ + vldr d4, [r4, #24] │ │ │ │ vstr d0, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d10, [sp, #472] @ 0x1d8 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - vstr d7, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d7, [ip] │ │ │ │ vstr d9, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d7, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d7, [r8] │ │ │ │ + vstr d10, [sp, #472] @ 0x1d8 │ │ │ │ vmov.f64 d12, d3 │ │ │ │ vmla.f64 d12, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmov.f64 d13, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, lr, r3 │ │ │ │ + str r0, [sp, #192] @ 0xc0 │ │ │ │ + vldr d9, [r4, #104] @ 0x68 │ │ │ │ vnmls.f64 d13, d5, d6 │ │ │ │ - vldr d5, [r2] │ │ │ │ - movs r2, #136 @ 0x88 │ │ │ │ - vldr d9, [r6, #104] @ 0x68 │ │ │ │ - vldr d6, [r6, #96] @ 0x60 │ │ │ │ - add.w r6, r6, #384 @ 0x180 │ │ │ │ - vldr d4, [r6, #-120] @ 0xffffff88 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, ip, r3 │ │ │ │ + add r3, r2 │ │ │ │ + vldr d6, [r4, #96] @ 0x60 │ │ │ │ + add.w r4, r4, #384 @ 0x180 │ │ │ │ + strd r0, r3, [sp, #196] @ 0xc4 │ │ │ │ + vldr d3, [r3] │ │ │ │ vmul.f64 d11, d5, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ + vldr d4, [r4, #-120] @ 0xffffff88 │ │ │ │ + vldr d2, [r4, #-40] @ 0xffffffd8 │ │ │ │ + ldr r3, [sp, #204] @ 0xcc │ │ │ │ vmla.f64 d11, d7, d6 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - vldr d7, [r6, #-128] @ 0xffffff80 │ │ │ │ - str r2, [sp, #0] │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ - vldr d5, [r5] │ │ │ │ - adds r2, r5, r3 │ │ │ │ - str r2, [sp, #196] @ 0xc4 │ │ │ │ + vldr d5, [ip] │ │ │ │ + mov.w r3, r3, lsl #5 │ │ │ │ + vldr d7, [r4, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d8, d6, d4 │ │ │ │ - vldr d2, [r6, #-40] @ 0xffffffd8 │ │ │ │ + vldr d0, [r4, #-200] @ 0xffffff38 │ │ │ │ vmla.f64 d8, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r6, #-48] @ 0xffffffd0 │ │ │ │ - vldr d0, [r6, #-200] @ 0xffffff38 │ │ │ │ + vldr d4, [r4, #-48] @ 0xffffffd0 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - add r3, r2 │ │ │ │ - str r3, [sp, #200] @ 0xc8 │ │ │ │ - vldr d3, [r3] │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ + vldr d7, [r0] │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ + add.w r0, r5, r3 │ │ │ │ + add r3, r6 │ │ │ │ + vldr d1, [r0] │ │ │ │ + str r0, [sp, #204] @ 0xcc │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - adds r2, r7, r3 │ │ │ │ - add r3, r8 │ │ │ │ - str r2, [sp, #204] @ 0xcc │ │ │ │ vldr d2, [r3] │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ - vldr d1, [r2] │ │ │ │ - vldr d4, [r6, #-208] @ 0xffffff30 │ │ │ │ + vldr d4, [r4, #-208] @ 0xffffff30 │ │ │ │ vmul.f64 d3, d2, d0 │ │ │ │ vmla.f64 d3, d1, d4 │ │ │ │ vmul.f64 d1, d1, d0 │ │ │ │ vnmls.f64 d1, d2, d4 │ │ │ │ vsub.f64 d2, d9, d7 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ vsub.f64 d4, d11, d6 │ │ │ │ @@ -34619,3348 +35547,3398 @@ │ │ │ │ vmls.f64 d12, d1, d3 │ │ │ │ vadd.f64 d8, d13, d9 │ │ │ │ vstr d8, [sp, #488] @ 0x1e8 │ │ │ │ vmul.f64 d8, d0, d15 │ │ │ │ vmla.f64 d8, d2, d14 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ vnmls.f64 d2, d0, d14 │ │ │ │ - vldr d0, [pc, #172] @ 264a0 │ │ │ │ + vldr d0, [pc, #144] @ 282c8 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vsub.f64 d3, d12, d6 │ │ │ │ vadd.f64 d1, d6, d12 │ │ │ │ vadd.f64 d6, d2, d3 │ │ │ │ vsub.f64 d2, d3, d2 │ │ │ │ vmul.f64 d3, d7, d0 │ │ │ │ vadd.f64 d12, d8, d1 │ │ │ │ vsub.f64 d8, d1, d8 │ │ │ │ vmov.f64 d1, d0 │ │ │ │ vstr d6, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d6, d10, d15 │ │ │ │ - vmla.f64 d6, d4, d14 │ │ │ │ - vmul.f64 d4, d4, d15 │ │ │ │ vstr d12, [sp, #496] @ 0x1f0 │ │ │ │ vldr d12, [sp, #584] @ 0x248 │ │ │ │ vstr d2, [sp, #512] @ 0x200 │ │ │ │ + vmla.f64 d6, d4, d14 │ │ │ │ + vmul.f64 d4, d4, d15 │ │ │ │ vnmls.f64 d4, d10, d14 │ │ │ │ vmov.f64 d10, #80 @ 0x3e800000 0.250 │ │ │ │ vmls.f64 d13, d9, d10 │ │ │ │ vsub.f64 d7, d13, d3 │ │ │ │ vadd.f64 d0, d3, d13 │ │ │ │ + vldr d13, [sp, #232] @ 0xe8 │ │ │ │ vldr d3, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d9, d7, d4 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vsub.f64 d5, d0, d6 │ │ │ │ - vsub.f64 d7, d3, d12 │ │ │ │ vadd.f64 d0, d6, d0 │ │ │ │ + vsub.f64 d7, d3, d12 │ │ │ │ vstr d9, [sp, #528] @ 0x210 │ │ │ │ - vstr d4, [sp, #536] @ 0x218 │ │ │ │ vldr d9, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d4, [sp, #536] @ 0x218 │ │ │ │ vldr d4, [sp, #336] @ 0x150 │ │ │ │ vstr d5, [sp, #520] @ 0x208 │ │ │ │ vmul.f64 d5, d7, d15 │ │ │ │ vsub.f64 d6, d4, d9 │ │ │ │ - vmov.f64 d9, d10 │ │ │ │ - vmla.f64 d5, d6, d14 │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ - vnmls.f64 d6, d7, d14 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vldr d13, [sp, #232] @ 0xe8 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d4, d7, d13 │ │ │ │ - b.n 26520 │ │ │ │ - nop.w │ │ │ │ - b.w ff4cebd2 │ │ │ │ - b.n 26b96 │ │ │ │ + b.n 28348 │ │ │ │ + nop │ │ │ │ + b.w ff4d09fa │ │ │ │ + b.n 289be │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ ldr r2, [r5, #60] @ 0x3c │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ lsls r4, r7, #6 │ │ │ │ cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 2647e │ │ │ │ + bgt.n 282a6 │ │ │ │ orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ - ldrh r0, [r4, r7] │ │ │ │ - ldrb r1, [r4, r6] │ │ │ │ - lsrs r3, r5, #11 │ │ │ │ - subs r7, #192 @ 0xc0 │ │ │ │ - bls.n 264da │ │ │ │ + bls.n 282fa │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #239 @ 0xef │ │ │ │ cmpvs r6, #134 @ 0x86 │ │ │ │ vqshlvc.u32 d16, d27, d20 │ │ │ │ subvc r7, #235 @ 0xeb │ │ │ │ + ldrh r0, [r4, r7] │ │ │ │ + ldrb r1, [r4, r6] │ │ │ │ + lsrs r3, r5, #11 │ │ │ │ + subs r7, #192 @ 0xc0 │ │ │ │ + cmp r3, #81 @ 0x51 │ │ │ │ + subs r4, #24 │ │ │ │ + movs r5, #126 @ 0x7e │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ lsls r6, r2, #30 │ │ │ │ @ instruction: 0xfa1cd511 │ │ │ │ subs r7, #207 @ 0xcf │ │ │ │ subs r0, r4, #3 │ │ │ │ adds r0, r2, #4 │ │ │ │ cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ - cmp r3, #81 @ 0x51 │ │ │ │ - subs r4, #24 │ │ │ │ - movs r5, #126 @ 0x7e │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (26700 ) │ │ │ │ + ldr r6, [pc, #516] @ (28528 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ movs r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 264a6 │ │ │ │ + b.n 282ce │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ @ instruction: 0xb816 │ │ │ │ lsls r2, r2, #15 │ │ │ │ strh r6, [r6, r6] │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ - b.w ff4cec42 │ │ │ │ - b.n 26c06 │ │ │ │ + b.w ff4d0a6a │ │ │ │ + b.n 28a2e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ add r1, sp, #324 @ 0x144 │ │ │ │ ldrb r7, [r7, r2] │ │ │ │ - bpl.n 2653a │ │ │ │ + bpl.n 28362 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ + vmov.f64 d9, d10 │ │ │ │ + vmla.f64 d5, d6, d14 │ │ │ │ + vmul.f64 d6, d6, d15 │ │ │ │ + vnmls.f64 d6, d7, d14 │ │ │ │ + vldr d7, [r5] │ │ │ │ + vadd.f64 d4, d7, d13 │ │ │ │ vldr d13, [sp, #328] @ 0x148 │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ vldr d7, [sp, #408] @ 0x198 │ │ │ │ + vldr d10, [sp, #560] @ 0x230 │ │ │ │ vadd.f64 d7, d13, d7 │ │ │ │ vldr d13, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d2, d13, d11 │ │ │ │ vsub.f64 d11, d11, d13 │ │ │ │ vldr d13, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d3, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vmov.f64 d2, d4 │ │ │ │ - vmls.f64 d2, d3, d10 │ │ │ │ + vmls.f64 d2, d3, d9 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vstr d4, [r7] │ │ │ │ + vstr d4, [r5] │ │ │ │ vsub.f64 d4, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vldr d2, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vldr d4, [sp, #328] @ 0x148 │ │ │ │ - vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ + vstr d3, [r0] │ │ │ │ + ldr r0, [sp, #48] @ 0x30 │ │ │ │ vldr d3, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d6, [r0] │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ vldr d7, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d12, d12, d3 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d6, [r0] │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ vldr d7, [sp, #208] @ 0xd0 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d5, [r0] │ │ │ │ vmul.f64 d5, d11, d15 │ │ │ │ + ldr r0, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d4, d7, d2 │ │ │ │ vmla.f64 d5, d6, d14 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vadd.f64 d4, d7, d2 │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d6, d11, d14 │ │ │ │ vldr d11, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d7, d11, d13 │ │ │ │ vmov.f64 d11, d4 │ │ │ │ vadd.f64 d3, d7, d12 │ │ │ │ vsub.f64 d7, d7, d12 │ │ │ │ - vldr d12, [pc, #-248] @ 264d8 │ │ │ │ - vmls.f64 d11, d3, d10 │ │ │ │ + vldr d12, [pc, #-284] @ 282f8 │ │ │ │ + vmls.f64 d11, d3, d9 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d10, [sp, #560] @ 0x230 │ │ │ │ - vstr d4, [r8] │ │ │ │ - vsub.f64 d4, d11, d7 │ │ │ │ - vadd.f64 d7, d7, d11 │ │ │ │ + vstr d4, [r6] │ │ │ │ + vmov.f64 d2, d11 │ │ │ │ vldr d11, [sp, #216] @ 0xd8 │ │ │ │ + vsub.f64 d4, d2, d7 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ - vldr d3, [pc, #-256] @ 26508 │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - vstr d6, [r2] │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d3, [r0] │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ + vldr d3, [pc, #-288] @ 28330 │ │ │ │ + vstr d4, [r0] │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + vstr d6, [r0] │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ + vstr d5, [r0] │ │ │ │ vldr d5, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d7, d11, d5 │ │ │ │ - vldr d5, [pc, #-268] @ 26518 │ │ │ │ + vldr d5, [pc, #-300] @ 28340 │ │ │ │ vadd.f64 d11, d10, d7 │ │ │ │ vsub.f64 d13, d7, d10 │ │ │ │ - vstr d11, [sp, #48] @ 0x30 │ │ │ │ + vstr d11, [sp, #40] @ 0x28 │ │ │ │ + vstr d13, [sp] │ │ │ │ vldr d6, [sp, #224] @ 0xe0 │ │ │ │ vldr d7, [sp, #256] @ 0x100 │ │ │ │ + vldr d11, [pc, #-376] @ 28310 │ │ │ │ vldr d10, [sp, #376] @ 0x178 │ │ │ │ - vldr d11, [pc, #-352] @ 264e0 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [sp, #544] @ 0x220 │ │ │ │ vldr d2, [sp, #344] @ 0x158 │ │ │ │ - vstr d13, [sp, #8] │ │ │ │ + vldr d6, [sp, #544] @ 0x220 │ │ │ │ vldr d13, [sp, #424] @ 0x1a8 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vstr d6, [sp, #24] │ │ │ │ + vstr d4, [sp, #8] │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ vmul.f64 d6, d10, d11 │ │ │ │ - vldr d11, [pc, #-384] @ 264e8 │ │ │ │ - vldr d10, [pc, #-372] @ 264f8 │ │ │ │ - vstr d4, [sp, #16] │ │ │ │ + vldr d11, [pc, #-412] @ 28318 │ │ │ │ + vldr d10, [pc, #-408] @ 28320 │ │ │ │ vmla.f64 d6, d2, d11 │ │ │ │ vldr d11, [sp, #456] @ 0x1c8 │ │ │ │ vmul.f64 d7, d11, d12 │ │ │ │ - vldr d11, [pc, #-400] @ 264f0 │ │ │ │ + vldr d11, [pc, #-448] @ 28308 │ │ │ │ vmla.f64 d7, d13, d11 │ │ │ │ vldr d13, [sp, #520] @ 0x208 │ │ │ │ vmul.f64 d2, d13, d5 │ │ │ │ vldr d13, [sp, #496] @ 0x1f0 │ │ │ │ - vmla.f64 d2, d13, d10 │ │ │ │ - vldr d10, [sp, #296] @ 0x128 │ │ │ │ - vldr d13, [pc, #-412] @ 26500 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [pc, #-472] @ 264d0 │ │ │ │ + vldr d6, [pc, #-500] @ 282f0 │ │ │ │ + vmla.f64 d2, d13, d10 │ │ │ │ + vldr d10, [sp, #296] @ 0x128 │ │ │ │ + vldr d13, [pc, #-456] @ 28328 │ │ │ │ + vstr d7, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d5, d10, d13 │ │ │ │ vldr d13, [sp, #264] @ 0x108 │ │ │ │ - vstr d7, [sp, #64] @ 0x40 │ │ │ │ vmla.f64 d5, d13, d3 │ │ │ │ vldr d13, [sp, #472] @ 0x1d8 │ │ │ │ vadd.f64 d3, d2, d5 │ │ │ │ vsub.f64 d5, d2, d5 │ │ │ │ vldr d2, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d10, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vstr d5, [sp, #56] @ 0x38 │ │ │ │ - vldr d5, [pc, #-528] @ 264c8 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vstr d10, [sp, #32] │ │ │ │ + vstr d10, [sp, #24] │ │ │ │ vmov.f64 d10, d1 │ │ │ │ vmul.f64 d1, d2, d12 │ │ │ │ vldr d2, [sp, #392] @ 0x188 │ │ │ │ + vstr d5, [sp, #48] @ 0x30 │ │ │ │ + vldr d5, [pc, #-564] @ 28300 │ │ │ │ vnmls.f64 d1, d2, d11 │ │ │ │ - vldr d2, [pc, #-580] @ 264b0 │ │ │ │ - vldr d11, [pc, #-592] @ 264a8 │ │ │ │ + vldr d2, [pc, #-612] @ 282d8 │ │ │ │ + vldr d11, [pc, #-624] @ 282d0 │ │ │ │ vmul.f64 d2, d13, d2 │ │ │ │ vldr d13, [sp, #440] @ 0x1b8 │ │ │ │ vnmls.f64 d2, d13, d11 │ │ │ │ vldr d13, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d6, d13, d6 │ │ │ │ vldr d13, [sp, #280] @ 0x118 │ │ │ │ - vmla.f64 d6, d13, d5 │ │ │ │ - vldr d13, [pc, #-608] @ 264b8 │ │ │ │ - vldr d5, [pc, #-604] @ 264c0 │ │ │ │ vadd.f64 d3, d1, d2 │ │ │ │ + vmla.f64 d6, d13, d5 │ │ │ │ + vldr d13, [pc, #-644] @ 282e0 │ │ │ │ + vldr d5, [pc, #-640] @ 282e8 │ │ │ │ vmul.f64 d7, d0, d13 │ │ │ │ vsub.f64 d13, d1, d2 │ │ │ │ vmla.f64 d7, d8, d5 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #392] @ 0x188 │ │ │ │ vstr d6, [sp, #232] @ 0xe8 │ │ │ │ vmul.f64 d6, d7, d12 │ │ │ │ - vldr d12, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d2, d3, d5 │ │ │ │ - vldr d7, [pc, #-604] @ 264f0 │ │ │ │ + vldr d12, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ + vldr d7, [pc, #-656] @ 28308 │ │ │ │ + vmul.f64 d1, d2, d10 │ │ │ │ + vldr d2, [pc, #-712] @ 282d8 │ │ │ │ + vstr d3, [sp, #32] │ │ │ │ vmla.f64 d6, d12, d7 │ │ │ │ vldr d12, [sp, #472] @ 0x1d8 │ │ │ │ - vmul.f64 d1, d2, d10 │ │ │ │ - vldr d2, [pc, #-688] @ 264b0 │ │ │ │ - vstr d3, [sp, #40] @ 0x28 │ │ │ │ + vstr d1, [sp, #208] @ 0xd0 │ │ │ │ + vldr d1, [sp, #280] @ 0x118 │ │ │ │ vmul.f64 d7, d12, d11 │ │ │ │ vldr d12, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d1, [sp, #208] @ 0xd0 │ │ │ │ vmla.f64 d7, d12, d2 │ │ │ │ - vldr d2, [pc, #-704] @ 264b8 │ │ │ │ - vldr d1, [sp, #280] @ 0x118 │ │ │ │ + vldr d2, [pc, #-740] @ 282e0 │ │ │ │ vmul.f64 d2, d8, d2 │ │ │ │ - vldr d8, [pc, #-708] @ 264c0 │ │ │ │ - vnmls.f64 d2, d0, d8 │ │ │ │ - vldr d0, [pc, #-700] @ 264d0 │ │ │ │ - vldr d8, [pc, #-712] @ 264c8 │ │ │ │ + vldr d8, [pc, #-740] @ 282e8 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ + vnmls.f64 d2, d0, d8 │ │ │ │ + vldr d0, [pc, #-748] @ 282f0 │ │ │ │ + vldr d8, [pc, #-736] @ 28300 │ │ │ │ + vstr d6, [sp, #248] @ 0xf8 │ │ │ │ + vldr d6, [pc, #-752] @ 282f8 │ │ │ │ vmul.f64 d3, d1, d0 │ │ │ │ vldr d0, [sp, #312] @ 0x138 │ │ │ │ - vstr d6, [sp, #248] @ 0xf8 │ │ │ │ vnmls.f64 d3, d0, d8 │ │ │ │ vldr d8, [sp, #344] @ 0x158 │ │ │ │ - vldr d6, [pc, #-728] @ 264d8 │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ + ldr r0, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d1, d2, d3 │ │ │ │ vsub.f64 d12, d2, d3 │ │ │ │ - vldr d2, [pc, #-736] @ 264e0 │ │ │ │ - vldr d3, [pc, #-724] @ 264f0 │ │ │ │ + vldr d2, [pc, #-756] @ 28310 │ │ │ │ + vldr d3, [pc, #-768] @ 28308 │ │ │ │ vmul.f64 d7, d8, d2 │ │ │ │ vldr d8, [sp, #376] @ 0x178 │ │ │ │ - vldr d2, [pc, #-744] @ 264e8 │ │ │ │ vadd.f64 d0, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vldr d1, [pc, #-708] @ 26518 │ │ │ │ - vnmls.f64 d7, d8, d2 │ │ │ │ - vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d2, [pc, #-772] @ 28318 │ │ │ │ + vldr d1, [pc, #-736] @ 28340 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vldr d10, [sp, #496] @ 0x1f0 │ │ │ │ + vnmls.f64 d7, d8, d2 │ │ │ │ + vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ vmul.f64 d2, d8, d6 │ │ │ │ vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d6, [pc, #-768] @ 264f8 │ │ │ │ + vldr d6, [pc, #-796] @ 28320 │ │ │ │ vnmls.f64 d2, d8, d3 │ │ │ │ vmul.f64 d3, d10, d1 │ │ │ │ - vldr d1, [sp, #520] @ 0x208 │ │ │ │ vldr d10, [sp, #264] @ 0x108 │ │ │ │ + vldr d1, [sp, #520] @ 0x208 │ │ │ │ vnmls.f64 d3, d1, d6 │ │ │ │ - vldr d1, [pc, #-784] @ 26500 │ │ │ │ - vmul.f64 d6, d10, d1 │ │ │ │ - vldr d1, [sp, #296] @ 0x128 │ │ │ │ - vldr d10, [pc, #-788] @ 26508 │ │ │ │ + vldr d1, [pc, #-812] @ 28328 │ │ │ │ vadd.f64 d8, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ + vmul.f64 d6, d10, d1 │ │ │ │ + vldr d1, [sp, #296] @ 0x128 │ │ │ │ + vldr d10, [pc, #-824] @ 28330 │ │ │ │ vnmls.f64 d6, d1, d10 │ │ │ │ - vldr d10, [pc, #-796] @ 26510 │ │ │ │ + vldr d10, [pc, #-824] @ 28338 │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ vsub.f64 d6, d3, d6 │ │ │ │ vsub.f64 d2, d8, d1 │ │ │ │ vadd.f64 d1, d8, d1 │ │ │ │ - vldr d8, [sp, #32] │ │ │ │ + vldr d8, [sp, #24] │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ - vldr d10, [sp, #48] @ 0x30 │ │ │ │ + vldr d10, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d3, d10, d8 │ │ │ │ - vldr d8, [sp, #24] │ │ │ │ - vstr d3, [r2] │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ - vadd.f64 d3, d3, d1 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ + vstr d3, [r0] │ │ │ │ vldr d3, [sp, #8] │ │ │ │ - ldr r2, [sp, #148] @ 0x94 │ │ │ │ + ldr r0, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d3, d3, d1 │ │ │ │ + vstr d3, [r0] │ │ │ │ + vldr d3, [sp] │ │ │ │ + ldr r0, [sp, #156] @ 0x9c │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ vstr d3, [fp] │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ vadd.f64 d3, d8, d3 │ │ │ │ - vldr d8, [sp, #32] │ │ │ │ - vstr d3, [r4] │ │ │ │ + vldr d8, [sp, #24] │ │ │ │ + vstr d3, [r0] │ │ │ │ vmul.f64 d3, d6, d15 │ │ │ │ + ldr r0, [sp, #140] @ 0x8c │ │ │ │ vmla.f64 d3, d7, d14 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vnmls.f64 d7, d6, d14 │ │ │ │ vmov.f64 d6, d10 │ │ │ │ + vldr d10, [sp, #48] @ 0x30 │ │ │ │ vmls.f64 d6, d8, d9 │ │ │ │ - vldr d10, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d8, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d4, d8, d3 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d4, [r0] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [sp, #56] @ 0x38 │ │ │ │ + ldr r0, [sp, #120] @ 0x78 │ │ │ │ vstr d4, [sl] │ │ │ │ - vstr d3, [r2] │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ - ldr r2, [sp, #156] @ 0x9c │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vstr d3, [r0] │ │ │ │ + ldr r0, [sp, #148] @ 0x94 │ │ │ │ vmls.f64 d4, d1, d9 │ │ │ │ - vldr d1, [pc, #-956] @ 26518 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vldr d1, [pc, #-988] @ 28340 │ │ │ │ + vstr d6, [r0] │ │ │ │ vmul.f64 d6, d10, d15 │ │ │ │ + ldr r0, [sp, #132] @ 0x84 │ │ │ │ vmla.f64 d6, d7, d14 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - ldr r2, [sp, #140] @ 0x8c │ │ │ │ vadd.f64 d3, d2, d4 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vnmls.f64 d7, d10, d14 │ │ │ │ + vldr d10, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d2, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vstr d2, [r2] │ │ │ │ + vstr d2, [r0] │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ + vldr d4, [sp] │ │ │ │ + ldr r0, [sp, #136] @ 0x88 │ │ │ │ vmls.f64 d4, d0, d9 │ │ │ │ - vldr d10, [sp, #232] @ 0xe8 │ │ │ │ vldr d0, [sp, #208] @ 0xd0 │ │ │ │ - vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ - vstr d6, [r2] │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ + vstr d2, [r0] │ │ │ │ + ldr r0, [sp, #144] @ 0x90 │ │ │ │ + vstr d6, [r0] │ │ │ │ + ldr r0, [sp, #152] @ 0x98 │ │ │ │ vmov.f64 d6, d4 │ │ │ │ vadd.f64 d4, d5, d4 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d7, [r0] │ │ │ │ vmul.f64 d7, d10, d15 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ + ldr r0, [sp, #168] @ 0xa8 │ │ │ │ vmla.f64 d7, d13, d14 │ │ │ │ vmul.f64 d13, d13, d15 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - ldr r2, [sp, #172] @ 0xac │ │ │ │ vnmls.f64 d13, d10, d14 │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - vstr d5, [r2] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vstr d5, [r0] │ │ │ │ vadd.f64 d5, d13, d6 │ │ │ │ - ldr r2, [sp, #164] @ 0xa4 │ │ │ │ vsub.f64 d6, d6, d13 │ │ │ │ - vldr d13, [sp, #40] @ 0x28 │ │ │ │ - vstr d5, [lr] │ │ │ │ - vstr d7, [r2] │ │ │ │ + vldr d13, [sp, #32] │ │ │ │ + ldr r0, [sp, #160] @ 0xa0 │ │ │ │ + vstr d5, [r9] │ │ │ │ vmls.f64 d4, d13, d9 │ │ │ │ - ldr r2, [sp, #180] @ 0xb4 │ │ │ │ + vldr d9, [pc, #976] @ 28b88 │ │ │ │ + vstr d7, [r0] │ │ │ │ vmul.f64 d7, d12, d15 │ │ │ │ - vldr d9, [pc, #976] @ 26d48 │ │ │ │ - vstr d6, [r2] │ │ │ │ + ldr r0, [sp, #176] @ 0xb0 │ │ │ │ + vstr d6, [r0] │ │ │ │ + ldr r0, [sp, #164] @ 0xa4 │ │ │ │ vldr d6, [sp, #248] @ 0xf8 │ │ │ │ - ldr r2, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d5, d0, d4 │ │ │ │ vmla.f64 d7, d6, d14 │ │ │ │ vmul.f64 d10, d6, d15 │ │ │ │ vsub.f64 d6, d4, d0 │ │ │ │ - vldr d0, [pc, #952] @ 26d50 │ │ │ │ + vldr d0, [pc, #944] @ 28b90 │ │ │ │ vnmls.f64 d10, d12, d14 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [sp, #240] @ 0xf0 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d4, [r0] │ │ │ │ vsub.f64 d4, d6, d10 │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d10, d10, d6 │ │ │ │ - vldr d6, [pc, #928] @ 26d58 │ │ │ │ + ldr r0, [sp, #172] @ 0xac │ │ │ │ + vldr d6, [pc, #920] @ 28b98 │ │ │ │ vstr d4, [r1] │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d7, [r0] │ │ │ │ + ldr r0, [sp, #180] @ 0xb4 │ │ │ │ vldr d7, [sp, #216] @ 0xd8 │ │ │ │ - ldr r2, [sp, #184] @ 0xb8 │ │ │ │ - vldr d4, [pc, #916] @ 26d60 │ │ │ │ + vldr d4, [pc, #908] @ 28ba0 │ │ │ │ + vstr d10, [r0] │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ vldr d5, [sp, #568] @ 0x238 │ │ │ │ - vstr d10, [r2] │ │ │ │ vsub.f64 d12, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #256] @ 0x100 │ │ │ │ - vstr d12, [sp, #32] │ │ │ │ - vstr d5, [sp, #8] │ │ │ │ + vstr d12, [sp, #24] │ │ │ │ + vstr d5, [sp] │ │ │ │ vldr d3, [sp, #224] @ 0xe0 │ │ │ │ - vldr d12, [pc, #884] @ 26d68 │ │ │ │ + vldr d7, [sp, #256] @ 0x100 │ │ │ │ + vldr d12, [pc, #876] @ 28ba8 │ │ │ │ vldr d5, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ + vldr d8, [sp, #288] @ 0x120 │ │ │ │ vldr d3, [sp, #552] @ 0x228 │ │ │ │ - vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vldr d8, [sp, #288] @ 0x120 │ │ │ │ + vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ vadd.f64 d13, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #368] @ 0x170 │ │ │ │ - vstr d13, [sp, #16] │ │ │ │ + vstr d13, [sp, #8] │ │ │ │ vmla.f64 d5, d3, d4 │ │ │ │ + vstr d7, [sp, #16] │ │ │ │ vldr d13, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ - vldr d4, [pc, #836] @ 26d70 │ │ │ │ + vldr d4, [pc, #828] @ 28bb0 │ │ │ │ + vldr d3, [sp, #320] @ 0x140 │ │ │ │ vmul.f64 d7, d13, d12 │ │ │ │ vldr d12, [sp, #536] @ 0x218 │ │ │ │ - vldr d3, [sp, #320] @ 0x140 │ │ │ │ - vldr d13, [pc, #828] @ 26d78 │ │ │ │ - vmul.f64 d1, d12, d6 │ │ │ │ - vldr d6, [pc, #828] @ 26d80 │ │ │ │ + vldr d13, [pc, #820] @ 28bb8 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ + vldr d2, [pc, #820] @ 28bc0 │ │ │ │ + vmul.f64 d1, d12, d6 │ │ │ │ + vldr d6, [pc, #820] @ 28bc8 │ │ │ │ vldr d12, [sp, #512] @ 0x200 │ │ │ │ - vldr d2, [pc, #824] @ 26d88 │ │ │ │ vmul.f64 d3, d3, d6 │ │ │ │ - vmla.f64 d3, d8, d9 │ │ │ │ - vldr d8, [pc, #820] @ 26d90 │ │ │ │ vmla.f64 d1, d12, d2 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d12, d5, d7 │ │ │ │ vldr d5, [sp, #352] @ 0x160 │ │ │ │ + vmla.f64 d3, d8, d9 │ │ │ │ + vldr d8, [pc, #796] @ 28bd0 │ │ │ │ vldr d7, [sp, #528] @ 0x210 │ │ │ │ vadd.f64 d2, d1, d3 │ │ │ │ vsub.f64 d1, d1, d3 │ │ │ │ vadd.f64 d10, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vmul.f64 d2, d5, d8 │ │ │ │ - vstr d1, [sp, #48] @ 0x30 │ │ │ │ - vldr d5, [pc, #780] @ 26d98 │ │ │ │ + vldr d5, [pc, #776] @ 28bd8 │ │ │ │ + vstr d10, [sp, #32] │ │ │ │ + vstr d1, [sp, #40] @ 0x28 │ │ │ │ vldr d1, [sp, #384] @ 0x180 │ │ │ │ - vstr d10, [sp, #40] @ 0x28 │ │ │ │ - vldr d10, [pc, #776] @ 26da0 │ │ │ │ + vldr d10, [pc, #768] @ 28be0 │ │ │ │ vnmls.f64 d2, d1, d5 │ │ │ │ vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vmul.f64 d3, d1, d0 │ │ │ │ vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ vmla.f64 d3, d1, d13 │ │ │ │ - vldr d13, [sp, #504] @ 0x1f8 │ │ │ │ vldr d1, [sp, #304] @ 0x130 │ │ │ │ + vldr d13, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d5, d13, d6 │ │ │ │ - vldr d13, [pc, #744] @ 26da8 │ │ │ │ + vldr d13, [pc, #736] @ 28be8 │ │ │ │ + vsub.f64 d0, d2, d3 │ │ │ │ vnmls.f64 d5, d7, d9 │ │ │ │ vmul.f64 d7, d1, d13 │ │ │ │ vldr d1, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d0, d2, d3 │ │ │ │ vadd.f64 d13, d2, d3 │ │ │ │ vldr d2, [sp, #272] @ 0x110 │ │ │ │ vmla.f64 d7, d1, d11 │ │ │ │ - vstr d13, [sp, #56] @ 0x38 │ │ │ │ + vstr d13, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d1, d5, d7 │ │ │ │ vsub.f64 d3, d0, d1 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ - vldr d0, [pc, #608] @ 26d50 │ │ │ │ + vldr d0, [pc, #600] @ 28b90 │ │ │ │ vmul.f64 d13, d3, d10 │ │ │ │ vldr d3, [sp, #384] @ 0x180 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vldr d8, [sp, #352] @ 0x160 │ │ │ │ - vstr d13, [sp, #64] @ 0x40 │ │ │ │ + vstr d13, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d13, d5, d7 │ │ │ │ - vldr d5, [pc, #652] @ 26d98 │ │ │ │ + vldr d5, [pc, #644] @ 28bd8 │ │ │ │ vmla.f64 d3, d8, d5 │ │ │ │ vldr d5, [sp, #432] @ 0x1b0 │ │ │ │ vldr d8, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d7, d5, d0 │ │ │ │ vldr d0, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d5, [pc, #596] @ 26d78 │ │ │ │ + vldr d5, [pc, #588] @ 28bb8 │ │ │ │ vnmls.f64 d7, d0, d5 │ │ │ │ vldr d0, [sp, #528] @ 0x210 │ │ │ │ vmul.f64 d0, d0, d6 │ │ │ │ + vadd.f64 d5, d3, d7 │ │ │ │ + vsub.f64 d7, d3, d7 │ │ │ │ vmla.f64 d0, d8, d9 │ │ │ │ - vldr d8, [pc, #624] @ 26da8 │ │ │ │ + vldr d8, [pc, #608] @ 28be8 │ │ │ │ vmul.f64 d2, d2, d8 │ │ │ │ vldr d8, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d5, d3, d7 │ │ │ │ - vsub.f64 d7, d3, d7 │ │ │ │ + vstr d7, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [pc, #600] @ 28bf0 │ │ │ │ + ldr r1, [sp, #68] @ 0x44 │ │ │ │ vnmls.f64 d2, d8, d11 │ │ │ │ + vldr d3, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r0, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d8, d0, d2 │ │ │ │ vsub.f64 d2, d0, d2 │ │ │ │ + vldr d0, [sp, #400] @ 0x190 │ │ │ │ vadd.f64 d11, d5, d8 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ - vstr d11, [sp, #112] @ 0x70 │ │ │ │ - vmul.f64 d5, d5, d10 │ │ │ │ vldr d8, [sp, #368] @ 0x170 │ │ │ │ - vstr d7, [sp, #128] @ 0x80 │ │ │ │ - vldr d7, [pc, #576] @ 26db0 │ │ │ │ - vldr d0, [sp, #400] @ 0x190 │ │ │ │ - vldr d3, [sp, #448] @ 0x1c0 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ - vldr d7, [pc, #480] @ 26d60 │ │ │ │ - vstr d2, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [pc, #476] @ 28ba0 │ │ │ │ + vmul.f64 d5, d5, d10 │ │ │ │ + vstr d11, [sp, #104] @ 0x68 │ │ │ │ + vstr d2, [sp, #112] @ 0x70 │ │ │ │ vldr d2, [sp, #512] @ 0x200 │ │ │ │ vldr d11, [sp, #536] @ 0x218 │ │ │ │ vnmls.f64 d8, d0, d7 │ │ │ │ vldr d0, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d7, [pc, #464] @ 26d68 │ │ │ │ - ldr r4, [sp, #76] @ 0x4c │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ + vldr d7, [pc, #452] @ 28ba8 │ │ │ │ vmul.f64 d7, d0, d7 │ │ │ │ - vldr d0, [pc, #460] @ 26d70 │ │ │ │ + vldr d0, [pc, #452] @ 28bb0 │ │ │ │ vmla.f64 d7, d3, d0 │ │ │ │ - vldr d3, [pc, #428] @ 26d58 │ │ │ │ + vldr d3, [pc, #420] @ 28b98 │ │ │ │ vmul.f64 d3, d2, d3 │ │ │ │ - vldr d2, [pc, #468] @ 26d88 │ │ │ │ - vnmls.f64 d3, d11, d2 │ │ │ │ - vldr d2, [sp, #288] @ 0x120 │ │ │ │ + vldr d2, [pc, #452] @ 28bc0 │ │ │ │ vsub.f64 d0, d8, d7 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ - vldr d11, [sp, #112] @ 0x70 │ │ │ │ + vnmls.f64 d3, d11, d2 │ │ │ │ + vldr d11, [sp, #104] @ 0x68 │ │ │ │ + vldr d2, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d6, d2, d6 │ │ │ │ vldr d2, [sp, #320] @ 0x140 │ │ │ │ vnmls.f64 d6, d2, d9 │ │ │ │ vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ vadd.f64 d2, d3, d6 │ │ │ │ vsub.f64 d6, d3, d6 │ │ │ │ vsub.f64 d8, d0, d2 │ │ │ │ vadd.f64 d2, d0, d2 │ │ │ │ - vldr d0, [sp, #32] │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ vmul.f64 d8, d8, d10 │ │ │ │ - vldr d10, [sp, #40] @ 0x28 │ │ │ │ + vldr d10, [sp, #32] │ │ │ │ vadd.f64 d3, d0, d10 │ │ │ │ - vstr d3, [ip] │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vadd.f64 d3, d3, d2 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d3, [r8] │ │ │ │ vldr d3, [sp, #8] │ │ │ │ + vadd.f64 d3, d3, d2 │ │ │ │ + vstr d3, [lr] │ │ │ │ + vldr d3, [sp] │ │ │ │ vadd.f64 d3, d3, d11 │ │ │ │ - vstr d3, [r4] │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - ldr r4, [sp, #196] @ 0xc4 │ │ │ │ + vstr d3, [r1] │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vstr d3, [r1] │ │ │ │ vmul.f64 d3, d6, d15 │ │ │ │ + ldr r1, [sp, #196] @ 0xc4 │ │ │ │ vmla.f64 d3, d7, d14 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - ldr r2, [sp, #188] @ 0xbc │ │ │ │ vnmls.f64 d7, d6, d14 │ │ │ │ vmov.f64 d6, d0 │ │ │ │ vmls.f64 d6, d10, d9 │ │ │ │ vadd.f64 d0, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d4, d0, d3 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ + vstr d4, [r1] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - ldr r4, [sp, #204] @ 0xcc │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + ldr r1, [sp, #204] @ 0xcc │ │ │ │ vmul.f64 d7, d0, d15 │ │ │ │ + vstr d4, [ip] │ │ │ │ vmla.f64 d7, d12, d14 │ │ │ │ vmul.f64 d12, d12, d15 │ │ │ │ - vstr d4, [r5] │ │ │ │ - vstr d3, [r2] │ │ │ │ - vstr d6, [r4] │ │ │ │ - vldr d6, [sp, #16] │ │ │ │ + vstr d3, [r0] │ │ │ │ + vstr d6, [r1] │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ vnmls.f64 d12, d0, d14 │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ + ldr r0, [sp, #192] @ 0xc0 │ │ │ │ vmls.f64 d6, d2, d9 │ │ │ │ - ldr r2, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d4, d8, d6 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vldr d4, [sp] │ │ │ │ + vstr d3, [r0] │ │ │ │ vsub.f64 d3, d6, d12 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - vadd.f64 d12, d12, d6 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ vmls.f64 d4, d11, d9 │ │ │ │ - vldr d6, [sp, #56] @ 0x38 │ │ │ │ - ldr r5, [sp, #100] @ 0x64 │ │ │ │ + vadd.f64 d12, d12, d6 │ │ │ │ + vldr d6, [sp, #48] @ 0x30 │ │ │ │ + ldr r0, [sp, #84] @ 0x54 │ │ │ │ vstr d3, [r2] │ │ │ │ ldr r2, [sp, #200] @ 0xc8 │ │ │ │ - ldr r1, [sp, #92] @ 0x5c │ │ │ │ - ldr r0, [sp, #96] @ 0x60 │ │ │ │ - ldr r4, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d3, d5, d4 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ vstr d7, [r2] │ │ │ │ vmul.f64 d7, d13, d15 │ │ │ │ + vstr d12, [r3] │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ vmla.f64 d7, d6, d14 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vadd.f64 d3, d5, d4 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vstr d12, [r3] │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ vnmls.f64 d6, d13, d14 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d5, [r5] │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - ldr r5, [sp, #108] @ 0x6c │ │ │ │ - vstr d5, [r1] │ │ │ │ - ldr r1, [sp, #84] @ 0x54 │ │ │ │ - vldr d5, [sp, #120] @ 0x78 │ │ │ │ - vstr d7, [r1] │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ + vstr d5, [r0] │ │ │ │ + vldr d5, [sp, #112] @ 0x70 │ │ │ │ + vstr d7, [r3] │ │ │ │ + ldr r3, [sp, #100] @ 0x64 │ │ │ │ + vldr d7, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d6, d5, d15 │ │ │ │ - vldr d7, [sp, #128] @ 0x80 │ │ │ │ - vstr d4, [r5] │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ - vmla.f64 d6, d7, d14 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d10, d7, d15 │ │ │ │ - vldr d7, [sp, #24] │ │ │ │ - vmls.f64 d7, d1, d9 │ │ │ │ + ldr r3, [sp, #704] @ 0x2c0 │ │ │ │ + vmla.f64 d6, d7, d14 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ vnmls.f64 d10, d5, d14 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #704] @ 0x2c0 │ │ │ │ + vmls.f64 d7, d1, d9 │ │ │ │ + ldr r3, [sp, #592] @ 0x250 │ │ │ │ + add r5, r3 │ │ │ │ + add r6, r3 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vsub.f64 d4, d5, d6 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vsub.f64 d4, d7, d10 │ │ │ │ - ldr r3, [sp, #704] @ 0x2c0 │ │ │ │ - vadd.f64 d10, d10, d7 │ │ │ │ - b.n 26db8 │ │ │ │ + b.n 28bf8 │ │ │ │ nop │ │ │ │ + nop.w │ │ │ │ str r3, [sp, #484] @ 0x1e4 │ │ │ │ subs r0, r4, r7 │ │ │ │ asrs r2, r1, #12 │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ - bls.n 26d5a │ │ │ │ + bls.n 28b9a │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #239 @ 0xef │ │ │ │ cmpvs r6, #134 @ 0x86 │ │ │ │ vqshlvc.u32 d16, d27, d20 │ │ │ │ subvc r7, #235 @ 0xeb │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (26f68 ) │ │ │ │ + ldr r6, [pc, #516] @ (28da8 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 26d2e │ │ │ │ + bgt.n 28b6e │ │ │ │ orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ ldrh r0, [r4, r7] │ │ │ │ ldrb r1, [r4, r6] │ │ │ │ lsrs r3, r5, #11 │ │ │ │ subs r7, #192 @ 0xc0 │ │ │ │ - mvns r6, r7 │ │ │ │ - itt al │ │ │ │ - vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ - cmpal r3, #81 @ 0x51 │ │ │ │ + cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - movs r0, #20 │ │ │ │ + mvns r6, r7 │ │ │ │ + itt al │ │ │ │ + vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ + moval r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 26d36 │ │ │ │ + b.n 28b76 │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ @ instruction: 0xb816 │ │ │ │ lsls r2, r2, #15 │ │ │ │ strh r6, [r6, r6] │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ - b.w ff4cf4d2 │ │ │ │ - b.n 27496 │ │ │ │ + b.w ff4d1312 │ │ │ │ + b.n 292d6 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ lsls r4, r7, #6 │ │ │ │ cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ add r1, sp, #324 @ 0x144 │ │ │ │ ldrb r7, [r7, r2] │ │ │ │ - bpl.n 26dd2 │ │ │ │ + bpl.n 28c12 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #704] @ 0x2c0 │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r3, [sp, #592] @ 0x250 │ │ │ │ - ldr r0, [sp, #136] @ 0x88 │ │ │ │ - add r7, r3 │ │ │ │ - add r8, r3 │ │ │ │ + vsub.f64 d4, d5, d6 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vsub.f64 d4, d7, d10 │ │ │ │ + vadd.f64 d10, d10, d7 │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #96] @ 0x60 │ │ │ │ + vstr d6, [r1] │ │ │ │ + ldr r1, [sp, #128] @ 0x80 │ │ │ │ + vstr d10, [r1] │ │ │ │ ldr r3, [sp, #596] @ 0x254 │ │ │ │ - vstr d6, [r4] │ │ │ │ - eor.w r9, r9, r3 │ │ │ │ - vstr d10, [r0] │ │ │ │ - ldrd r2, r3, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r2, [sp, #704] @ 0x2c0 │ │ │ │ + eor.w r7, r7, r3 │ │ │ │ + ldr r3, [sp, #708] @ 0x2c4 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 25c2e │ │ │ │ + bne.w 27a5a │ │ │ │ add.w sp, sp, #604 @ 0x25c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -00026dec : │ │ │ │ - ldr r2, [pc, #8] @ (26df8 ) │ │ │ │ - ldr r1, [pc, #12] @ (26dfc ) │ │ │ │ +00028c4c : │ │ │ │ + ldr r2, [pc, #8] @ (28c58 ) │ │ │ │ + ldr r1, [pc, #12] @ (28c5c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - ldr r5, [pc, #1008] @ (271ec ) │ │ │ │ + ldr r7, [sp, #624] @ 0x270 │ │ │ │ movs r7, r0 │ │ │ │ - ldcl 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldc 15, cr15, [r3, #1020]! @ 0x3fc │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ vpush {d8-d10} │ │ │ │ - ldrd r4, r7, [sp, #60] @ 0x3c │ │ │ │ - ldr r5, [sp, #68] @ 0x44 │ │ │ │ - cmp r4, r7 │ │ │ │ - add.w r2, r2, r4, lsl #5 │ │ │ │ - bge.n 26f16 │ │ │ │ - cmp r5, #1 │ │ │ │ - mov.w r8, r3, lsl #4 │ │ │ │ + ldrd r5, r6, [sp, #56] @ 0x38 │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ + cmp r5, r6 │ │ │ │ + add.w r2, r2, r5, lsl #5 │ │ │ │ + bge.w 28d8a │ │ │ │ + cmp r4, #1 │ │ │ │ + mov.w ip, r3, lsl #4 │ │ │ │ mov.w lr, r3, lsl #3 │ │ │ │ - ittt eq │ │ │ │ - addeq r2, #32 │ │ │ │ - addeq.w r6, r0, r8 │ │ │ │ - addeq.w r5, r1, r8 │ │ │ │ - bne.n 26f1e │ │ │ │ - vldr d9, [r2, #-24] @ 0xffffffe8 │ │ │ │ - add.w ip, r0, lr │ │ │ │ - vldr d8, [r2, #-16] │ │ │ │ - add.w r3, r1, lr │ │ │ │ + bne.w 28da0 │ │ │ │ + add.w r4, r0, ip │ │ │ │ + add.w r3, r1, ip │ │ │ │ + add.w r2, r2, #32 │ │ │ │ + sub.w ip, r4, lr │ │ │ │ vldr d4, [r2, #-32] @ 0xffffffe0 │ │ │ │ - add.w sl, ip, r8 │ │ │ │ - vldr d10, [r2, #-8] │ │ │ │ - add.w r9, r3, r8 │ │ │ │ - vmul.f64 d1, d8, d9 │ │ │ │ - vldr d5, [r6] │ │ │ │ + add.w r8, r1, lr │ │ │ │ + add.w r9, r4, lr │ │ │ │ + add.w r7, r3, lr │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + vldr d9, [r2, #-24] @ 0xffffffe8 │ │ │ │ + cmp r6, r5 │ │ │ │ + add.w r2, r2, #32 │ │ │ │ + vldr d8, [r2, #-48] @ 0xffffffd0 │ │ │ │ + vldr d10, [r2, #-40] @ 0xffffffd8 │ │ │ │ + vldr d5, [r4] │ │ │ │ vmul.f64 d7, d8, d4 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vmla.f64 d7, d10, d9 │ │ │ │ + vmul.f64 d1, d8, d9 │ │ │ │ + vldr d6, [r3] │ │ │ │ vldr d2, [r0] │ │ │ │ vldr d3, [r1] │ │ │ │ - adds r4, #1 │ │ │ │ + vmla.f64 d7, d10, d9 │ │ │ │ vnmls.f64 d1, d10, d4 │ │ │ │ - adds r2, #32 │ │ │ │ - cmp r7, r4 │ │ │ │ vmul.f64 d0, d5, d7 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d0, d6, d1 │ │ │ │ - vldr d1, [r3] │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d6, [ip] │ │ │ │ + vldr d1, [r8] │ │ │ │ vmul.f64 d7, d6, d4 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ - vmla.f64 d7, d1, d9 │ │ │ │ - vldr d9, [r9] │ │ │ │ vnmls.f64 d6, d1, d4 │ │ │ │ - vldr d4, [sl] │ │ │ │ + vldr d4, [r9] │ │ │ │ + vmla.f64 d7, d1, d9 │ │ │ │ + vldr d9, [r7] │ │ │ │ vmul.f64 d1, d4, d8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vmla.f64 d1, d9, d10 │ │ │ │ vnmls.f64 d4, d9, d8 │ │ │ │ vadd.f64 d9, d0, d2 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vadd.f64 d8, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vsub.f64 d10, d9, d8 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vadd.f64 d9, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vstmia r6!, {d10} │ │ │ │ + vstmia r4!, {d10} │ │ │ │ vstmia r0!, {d8} │ │ │ │ vadd.f64 d8, d5, d3 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ vsub.f64 d4, d2, d6 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vadd.f64 d10, d8, d9 │ │ │ │ - vsub.f64 d8, d8, d9 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ + vsub.f64 d8, d8, d9 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstmia r1!, {d10} │ │ │ │ - vstmia r5!, {d8} │ │ │ │ - vstr d4, [sl] │ │ │ │ - vstr d6, [ip] │ │ │ │ - vstr d5, [r3] │ │ │ │ - vstr d7, [r9] │ │ │ │ - bne.n 26e2e │ │ │ │ + vstmia r3!, {d8} │ │ │ │ + vstr d4, [r9] │ │ │ │ + vstmia ip!, {d6} │ │ │ │ + vstr d5, [r8] │ │ │ │ + vstr d7, [r7] │ │ │ │ + bne.n 28ca2 │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - adds r2, #32 │ │ │ │ - add.w r6, r0, r8 │ │ │ │ - add.w r3, r1, r8 │ │ │ │ - vldr d8, [r2, #-16] │ │ │ │ - add.w r9, r0, lr │ │ │ │ - vldr d7, [r2, #-24] @ 0xffffffe8 │ │ │ │ - add.w ip, r1, lr │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + add.w r7, r0, ip │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r3, r1, ip │ │ │ │ + add.w r2, r2, #32 │ │ │ │ + sub.w ip, r7, lr │ │ │ │ vldr d1, [r2, #-32] @ 0xffffffe0 │ │ │ │ - add.w sl, ip, r8 │ │ │ │ - vldr d5, [r2, #-8] │ │ │ │ - add.w fp, r9, r8 │ │ │ │ - vmul.f64 d6, d7, d8 │ │ │ │ - vldr d10, [r6] │ │ │ │ + add.w r9, r1, lr │ │ │ │ + add.w r8, r3, lr │ │ │ │ + add.w sl, r7, lr │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + vldr d7, [r2, #-24] @ 0xffffffe8 │ │ │ │ + cmp r6, r5 │ │ │ │ + add.w r2, r2, #32 │ │ │ │ + vldr d8, [r2, #-48] @ 0xffffffd0 │ │ │ │ + vldr d5, [r2, #-40] @ 0xffffffd8 │ │ │ │ vldr d9, [r3] │ │ │ │ - adds r4, #1 │ │ │ │ + vmul.f64 d6, d7, d8 │ │ │ │ + vldr d10, [r7] │ │ │ │ vmul.f64 d3, d7, d5 │ │ │ │ vldr d2, [r0] │ │ │ │ - vmla.f64 d3, d1, d8 │ │ │ │ vldr d4, [r1] │ │ │ │ vnmls.f64 d6, d1, d5 │ │ │ │ - adds r2, #32 │ │ │ │ - cmp r7, r4 │ │ │ │ + vmla.f64 d3, d1, d8 │ │ │ │ vmul.f64 d0, d6, d9 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vmla.f64 d0, d3, d10 │ │ │ │ - vldr d10, [r9] │ │ │ │ + vldr d10, [ip] │ │ │ │ vnmls.f64 d6, d3, d9 │ │ │ │ - vldr d9, [ip] │ │ │ │ + vldr d9, [r9] │ │ │ │ vmul.f64 d3, d7, d9 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vmla.f64 d3, d1, d10 │ │ │ │ - vldr d10, [fp] │ │ │ │ vnmls.f64 d7, d1, d9 │ │ │ │ - vldr d9, [sl] │ │ │ │ + vldr d9, [r8] │ │ │ │ + vmla.f64 d3, d1, d10 │ │ │ │ + vldr d10, [sl] │ │ │ │ vmul.f64 d1, d5, d9 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vmla.f64 d1, d8, d10 │ │ │ │ vnmls.f64 d5, d8, d9 │ │ │ │ vadd.f64 d8, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vadd.f64 d9, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vsub.f64 d10, d8, d9 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vadd.f64 d9, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d10, [r6] │ │ │ │ - add r6, r5 │ │ │ │ - vstr d8, [r0] │ │ │ │ + vstr d10, [r7] │ │ │ │ + add r7, r4 │ │ │ │ vsub.f64 d5, d2, d7 │ │ │ │ - vadd.f64 d8, d4, d6 │ │ │ │ vadd.f64 d2, d2, d7 │ │ │ │ + vstr d8, [r0] │ │ │ │ vsub.f64 d7, d4, d6 │ │ │ │ - add r0, r5 │ │ │ │ + vadd.f64 d8, d4, d6 │ │ │ │ + add r0, r4 │ │ │ │ vadd.f64 d10, d9, d8 │ │ │ │ - vsub.f64 d8, d8, d9 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ + vsub.f64 d8, d8, d9 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstr d10, [r1] │ │ │ │ - add r1, r5 │ │ │ │ + add r1, r4 │ │ │ │ vstr d8, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vstr d5, [fp] │ │ │ │ - vstr d2, [r9] │ │ │ │ - vstr d6, [ip] │ │ │ │ - vstr d7, [sl] │ │ │ │ - bne.n 26f2a │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + add r3, r4 │ │ │ │ + vstr d5, [sl] │ │ │ │ + vstr d2, [ip] │ │ │ │ + add ip, r4 │ │ │ │ + vstr d6, [r9] │ │ │ │ + vstr d7, [r8] │ │ │ │ + bne.n 28db4 │ │ │ │ + b.n 28d8a │ │ │ │ │ │ │ │ -00027024 : │ │ │ │ - ldr r2, [pc, #8] @ (27030 ) │ │ │ │ - ldr r1, [pc, #12] @ (27034 ) │ │ │ │ +00028ea8 : │ │ │ │ + ldr r2, [pc, #8] @ (28eb4 ) │ │ │ │ + ldr r1, [pc, #12] @ (28eb8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - ldr r4, [pc, #16] @ (27044 ) │ │ │ │ + ldr r5, [sp, #512] @ 0x200 │ │ │ │ movs r7, r0 │ │ │ │ - ldc2l 15, cr15, [r3, #1020] @ 0x3fc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + stc2 15, cr15, [pc, #1020]! @ 292b8 │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #84 @ 0x54 │ │ │ │ - ldrd r5, r4, [sp, #184] @ 0xb8 │ │ │ │ - cmp r5, r4 │ │ │ │ - bge.w 27362 │ │ │ │ - movs r4, #24 │ │ │ │ - lsls r7, r3, #5 │ │ │ │ - mov.w r8, r3, lsl #3 │ │ │ │ - vldr d14, [pc, #792] @ 27370 │ │ │ │ - rsb r8, r8, #0 │ │ │ │ - mul.w r4, r4, r3 │ │ │ │ - str r4, [sp, #64] @ 0x40 │ │ │ │ - lsls r4, r3, #4 │ │ │ │ - str r4, [sp, #68] @ 0x44 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #72] @ 0x48 │ │ │ │ - adds r4, r5, #1 │ │ │ │ - str r4, [sp, #60] @ 0x3c │ │ │ │ - movs r4, #48 @ 0x30 │ │ │ │ - mla r4, r5, r4, r4 │ │ │ │ - add r2, r4 │ │ │ │ - negs r4, r7 │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ - mvn.w r4, #39 @ 0x27 │ │ │ │ - mul.w r3, r3, r4 │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ - b.n 2708c │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ - vldr d15, [r2, #-48] @ 0xffffffd0 │ │ │ │ - add.w lr, r0, r7 │ │ │ │ - vldr d13, [r2, #-40] @ 0xffffffd8 │ │ │ │ - add.w ip, r1, r7 │ │ │ │ - vldr d12, [r2, #-32] @ 0xffffffe0 │ │ │ │ - adds r2, #48 @ 0x30 │ │ │ │ - vldr d5, [r2, #-72] @ 0xffffffb8 │ │ │ │ - vldr d10, [r0] │ │ │ │ + sub sp, #100 @ 0x64 │ │ │ │ + ldrd r1, r4, [sp, #200] @ 0xc8 │ │ │ │ + cmp r1, r4 │ │ │ │ + bge.w 29204 │ │ │ │ + mov.w r5, r3, lsl #5 │ │ │ │ + str r0, [sp, #16] │ │ │ │ + mov.w r4, r3, lsl #3 │ │ │ │ + mov.w r8, r3, lsl #4 │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ + str r5, [sp, #88] @ 0x58 │ │ │ │ + mov ip, r8 │ │ │ │ + mov.w r7, r3, lsl #3 │ │ │ │ + add.w r3, r1, #1 │ │ │ │ + add.w r1, r0, r5 │ │ │ │ + strd r4, r3, [sp, #80] @ 0x50 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + mov lr, r7 │ │ │ │ + add.w r3, r2, r3, lsl #4 │ │ │ │ + add.w r2, r6, r5 │ │ │ │ + rsb r5, r4, #0 │ │ │ │ + str r5, [sp, #92] @ 0x5c │ │ │ │ + sub.w r5, r1, r4 │ │ │ │ + sub.w r4, r2, r4 │ │ │ │ + mov r8, r4 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + mov r5, r0 │ │ │ │ + b.n 28f34 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + str r4, [sp, #84] @ 0x54 │ │ │ │ + vldr d15, [r3, #-48] @ 0xffffffd0 │ │ │ │ + add.w sl, r2, ip │ │ │ │ + add.w fp, r1, ip │ │ │ │ + add.w r3, r3, #48 @ 0x30 │ │ │ │ + vldr d13, [r3, #-88] @ 0xffffffa8 │ │ │ │ + vldr d12, [r3, #-80] @ 0xffffffb0 │ │ │ │ + vldr d10, [r3, #-72] @ 0xffffffb8 │ │ │ │ + vldr d14, [r1] │ │ │ │ vmul.f64 d6, d13, d12 │ │ │ │ - vmul.f64 d4, d15, d12 │ │ │ │ - vmul.f64 d7, d15, d5 │ │ │ │ - vmul.f64 d2, d13, d5 │ │ │ │ - vstr d10, [sp] │ │ │ │ - vldr d10, [lr] │ │ │ │ - vldr d11, [r1] │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ + vmul.f64 d5, d15, d12 │ │ │ │ + vldr d1, [r5] │ │ │ │ + vmul.f64 d3, d13, d10 │ │ │ │ + vmul.f64 d7, d15, d10 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + ldr r7, [sp, #88] @ 0x58 │ │ │ │ + vldr d11, [r6] │ │ │ │ + vsub.f64 d8, d5, d3 │ │ │ │ + vadd.f64 d4, d6, d7 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ + vldr d3, [r3, #-64] @ 0xffffffc0 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2, #-56] @ 0xffffffc8 │ │ │ │ - vsub.f64 d8, d4, d2 │ │ │ │ - vadd.f64 d4, d4, d2 │ │ │ │ - vldr d2, [r2, #-64] @ 0xffffffc0 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ - vmul.f64 d1, d13, d6 │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ - vmla.f64 d1, d15, d2 │ │ │ │ - add lr, r3 │ │ │ │ + add.w r4, r0, r7 │ │ │ │ + add r7, r8 │ │ │ │ + vldr d6, [r3, #-56] @ 0xffffffc8 │ │ │ │ + strd r7, r4, [sp, #24] │ │ │ │ + vmul.f64 d2, d7, d3 │ │ │ │ + vmul.f64 d0, d13, d6 │ │ │ │ vmul.f64 d9, d7, d6 │ │ │ │ - add.w r5, lr, r4 │ │ │ │ - vmla.f64 d9, d4, d2 │ │ │ │ - add.w sl, r5, r8 │ │ │ │ - add.w fp, sl, r7 │ │ │ │ - vstr d1, [sp, #8] │ │ │ │ - vmul.f64 d1, d7, d2 │ │ │ │ - vnmls.f64 d1, d4, d6 │ │ │ │ - vstr d1, [sp, #16] │ │ │ │ - vmul.f64 d1, d13, d2 │ │ │ │ - vmov.f64 d0, d1 │ │ │ │ - vnmls.f64 d0, d15, d6 │ │ │ │ - vstr d0, [sp, #24] │ │ │ │ - vldr d0, [ip] │ │ │ │ - add ip, r3 │ │ │ │ - add.w r9, ip, r4 │ │ │ │ - add.w r3, r9, r8 │ │ │ │ - vmul.f64 d1, d3, d0 │ │ │ │ - vmul.f64 d3, d3, d10 │ │ │ │ - vmla.f64 d1, d8, d10 │ │ │ │ - vldr d10, [sp] │ │ │ │ - vnmls.f64 d3, d8, d0 │ │ │ │ - vadd.f64 d8, d10, d1 │ │ │ │ - vsub.f64 d10, d10, d1 │ │ │ │ - vsub.f64 d0, d11, d3 │ │ │ │ - vadd.f64 d11, d11, d3 │ │ │ │ - vldr d3, [ip] │ │ │ │ - vstr d0, [sp, #32] │ │ │ │ - vmul.f64 d1, d6, d3 │ │ │ │ - vldr d0, [lr] │ │ │ │ - vmul.f64 d6, d6, d0 │ │ │ │ - vmla.f64 d1, d2, d0 │ │ │ │ - vldr d0, [r5] │ │ │ │ - vnmls.f64 d6, d2, d3 │ │ │ │ - vldr d2, [r9] │ │ │ │ - vmul.f64 d3, d5, d2 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ - vmla.f64 d3, d12, d0 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ - vnmls.f64 d5, d12, d2 │ │ │ │ - vadd.f64 d12, d1, d3 │ │ │ │ - vadd.f64 d2, d6, d5 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vstr d12, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d12, d1, d3 │ │ │ │ - vldr d3, [sl] │ │ │ │ - vstr d6, [sp, #48] @ 0x30 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, r7 │ │ │ │ - vstr d2, [sp] │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - vmul.f64 d5, d7, d6 │ │ │ │ + vnmls.f64 d2, d5, d6 │ │ │ │ + vmla.f64 d0, d15, d3 │ │ │ │ + vmla.f64 d9, d5, d3 │ │ │ │ + vstr d2, [sp, #32] │ │ │ │ + vmul.f64 d2, d13, d3 │ │ │ │ + vnmls.f64 d2, d15, d6 │ │ │ │ + vstr d2, [sp, #8] │ │ │ │ + vldr d2, [r2] │ │ │ │ + vmul.f64 d2, d4, d2 │ │ │ │ + vmul.f64 d4, d4, d14 │ │ │ │ + vmla.f64 d2, d8, d14 │ │ │ │ + vldr d14, [r2] │ │ │ │ + vnmls.f64 d4, d8, d14 │ │ │ │ + vadd.f64 d8, d1, d2 │ │ │ │ + vsub.f64 d1, d1, d2 │ │ │ │ + vstr d8, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d8, d11, d4 │ │ │ │ + vadd.f64 d11, d11, d4 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add.w r7, r5, ip │ │ │ │ + ldr r5, [sp, #92] @ 0x5c │ │ │ │ + vstr d8, [sp, #48] @ 0x30 │ │ │ │ + vstr d1, [sp, #56] @ 0x38 │ │ │ │ + vmul.f64 d2, d6, d4 │ │ │ │ + vldr d1, [r4] │ │ │ │ + add.w r4, r6, ip │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vmla.f64 d2, d3, d1 │ │ │ │ + vldr d1, [r0] │ │ │ │ + add.w r0, r7, r5 │ │ │ │ + vnmls.f64 d6, d3, d4 │ │ │ │ + vldr d3, [r8] │ │ │ │ + vmul.f64 d4, d10, d3 │ │ │ │ + vmul.f64 d10, d10, d1 │ │ │ │ + vnmls.f64 d10, d12, d3 │ │ │ │ + vmla.f64 d4, d12, d1 │ │ │ │ + vadd.f64 d12, d6, d10 │ │ │ │ + vadd.f64 d3, d2, d4 │ │ │ │ + vsub.f64 d6, d6, d10 │ │ │ │ + vmov.f64 d14, d12 │ │ │ │ + vsub.f64 d12, d2, d4 │ │ │ │ + vldr d4, [r4] │ │ │ │ + vstr d3, [sp, #64] @ 0x40 │ │ │ │ + vldr d3, [r7] │ │ │ │ + vstr d6, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d5, d4, d3 │ │ │ │ - vldr d3, [r3] │ │ │ │ - vnmls.f64 d7, d4, d6 │ │ │ │ - vldr d6, [fp] │ │ │ │ - vmul.f64 d4, d0, d3 │ │ │ │ - vmla.f64 d4, d2, d6 │ │ │ │ - vmul.f64 d6, d0, d6 │ │ │ │ - vnmls.f64 d6, d2, d3 │ │ │ │ - vadd.f64 d3, d5, d4 │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ - vsub.f64 d3, d7, d6 │ │ │ │ - ldr r4, [sp, #76] @ 0x4c │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - add.w r6, fp, r4 │ │ │ │ - adds r4, r3, r4 │ │ │ │ - vldr d6, [r6] │ │ │ │ - add r6, r7 │ │ │ │ - vldr d2, [r4] │ │ │ │ - add r4, r7 │ │ │ │ + vmla.f64 d6, d5, d3 │ │ │ │ + vldr d3, [sl] │ │ │ │ + vnmls.f64 d7, d5, d4 │ │ │ │ + vldr d4, [fp] │ │ │ │ + str r0, [sp, #20] │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vmul.f64 d5, d8, d3 │ │ │ │ + vmla.f64 d5, d0, d4 │ │ │ │ + vmul.f64 d4, d8, d4 │ │ │ │ + vnmls.f64 d4, d0, d3 │ │ │ │ + vadd.f64 d10, d6, d5 │ │ │ │ + vsub.f64 d5, d6, d5 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r4, r5 │ │ │ │ + ldr r5, [sp, #80] @ 0x50 │ │ │ │ + vldr d2, [r0] │ │ │ │ + vsub.f64 d3, d7, d4 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + add r5, r1 │ │ │ │ + str r5, [sp, #8] │ │ │ │ vmul.f64 d4, d13, d2 │ │ │ │ vmul.f64 d13, d13, d6 │ │ │ │ vmla.f64 d4, d15, d6 │ │ │ │ - vldr d6, [r6] │ │ │ │ - add r6, r8 │ │ │ │ + vldr d6, [r5] │ │ │ │ vnmls.f64 d13, d15, d2 │ │ │ │ - vldr d2, [r4] │ │ │ │ - vldr d15, [sp, #40] @ 0x28 │ │ │ │ - add r4, r8 │ │ │ │ + vldr d15, [sp, #64] @ 0x40 │ │ │ │ + ldr r5, [sp, #80] @ 0x50 │ │ │ │ + add.w r9, r2, r5 │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ + vldr d2, [r9] │ │ │ │ vmul.f64 d0, d1, d2 │ │ │ │ vmla.f64 d0, d9, d6 │ │ │ │ vmul.f64 d6, d1, d6 │ │ │ │ vnmls.f64 d6, d9, d2 │ │ │ │ vadd.f64 d2, d4, d0 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - vldr d0, [sp, #8] │ │ │ │ vadd.f64 d1, d13, d6 │ │ │ │ - vadd.f64 d0, d8, d0 │ │ │ │ vsub.f64 d6, d13, d6 │ │ │ │ - vmov.f64 d13, d8 │ │ │ │ + vldr d13, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d8, d15, d2 │ │ │ │ vsub.f64 d2, d15, d2 │ │ │ │ + vadd.f64 d0, d13, d10 │ │ │ │ vsub.f64 d9, d0, d8 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ - vldr d8, [sp] │ │ │ │ - vstr d9, [r6] │ │ │ │ - vadd.f64 d8, d8, d1 │ │ │ │ - vstr d0, [r0] │ │ │ │ + vadd.f64 d8, d14, d1 │ │ │ │ + vsub.f64 d1, d1, d14 │ │ │ │ + vstr d9, [r1] │ │ │ │ + add r1, lr │ │ │ │ + vstr d0, [r5] │ │ │ │ vadd.f64 d0, d11, d7 │ │ │ │ vsub.f64 d7, d11, d7 │ │ │ │ - ldr r6, [sp, #68] @ 0x44 │ │ │ │ - vldr d11, [sp, #48] @ 0x30 │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ + vldr d11, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d9, d8, d0 │ │ │ │ vsub.f64 d0, d0, d8 │ │ │ │ - vldr d8, [sp] │ │ │ │ - vstr d9, [r1] │ │ │ │ - vsub.f64 d1, d1, d8 │ │ │ │ - vstr d0, [r4] │ │ │ │ - subs r4, r4, r6 │ │ │ │ - vldr d0, [sp, #8] │ │ │ │ - vldr d9, [sp, #32] │ │ │ │ - vsub.f64 d0, d13, d0 │ │ │ │ + vstr d9, [r6] │ │ │ │ + add r6, lr │ │ │ │ + vstr d0, [r2] │ │ │ │ + vsub.f64 d0, d13, d10 │ │ │ │ + add r2, lr │ │ │ │ + vldr d13, [pc, #228] @ 29220 │ │ │ │ + vldr d10, [sp, #56] @ 0x38 │ │ │ │ + vldr d9, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d8, d0, d1 │ │ │ │ vadd.f64 d0, d0, d1 │ │ │ │ vadd.f64 d1, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vsub.f64 d2, d9, d5 │ │ │ │ vadd.f64 d5, d9, d5 │ │ │ │ vstr d8, [fp] │ │ │ │ vadd.f64 d8, d12, d11 │ │ │ │ - vstr d0, [sl] │ │ │ │ vsub.f64 d12, d12, d11 │ │ │ │ + vstr d0, [r7] │ │ │ │ vstr d1, [r4] │ │ │ │ vsub.f64 d1, d10, d3 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vadd.f64 d3, d10, d3 │ │ │ │ + vstr d7, [sl] │ │ │ │ vsub.f64 d7, d6, d4 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vadd.f64 d3, d10, d3 │ │ │ │ - add r3, r8 │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ + ldrd r7, r4, [sp, #24] │ │ │ │ vsub.f64 d0, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - vmul.f64 d0, d0, d14 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ + vmul.f64 d0, d0, d13 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ vsub.f64 d8, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vstr d8, [lr] │ │ │ │ + vstr d8, [r4] │ │ │ │ vsub.f64 d8, d2, d7 │ │ │ │ vadd.f64 d2, d2, d7 │ │ │ │ vadd.f64 d7, d4, d12 │ │ │ │ vsub.f64 d12, d12, d4 │ │ │ │ - vstr d8, [r3] │ │ │ │ - add r3, r4 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vstr d1, [r5] │ │ │ │ - vmul.f64 d12, d12, d14 │ │ │ │ - add r5, r6 │ │ │ │ - vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ + vstr d8, [r9] │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ + vmul.f64 d12, d12, d13 │ │ │ │ + vstr d1, [r4] │ │ │ │ + vstr d2, [r0] │ │ │ │ vsub.f64 d6, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - add r0, r3 │ │ │ │ - add r1, r3 │ │ │ │ vstr d6, [r5] │ │ │ │ vsub.f64 d6, d5, d12 │ │ │ │ vadd.f64 d5, d5, d12 │ │ │ │ - add r5, r4 │ │ │ │ - vstr d6, [ip] │ │ │ │ - vstr d3, [r5] │ │ │ │ - vstr d5, [r9] │ │ │ │ - ldr r4, [sp, #188] @ 0xbc │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ - cmp r4, r3 │ │ │ │ - bne.w 27088 │ │ │ │ - add sp, #84 @ 0x54 │ │ │ │ + vstr d6, [r7] │ │ │ │ + ldrd r5, r0, [sp, #16] │ │ │ │ + ldr r4, [sp, #84] @ 0x54 │ │ │ │ + vstr d3, [r0] │ │ │ │ + add r5, lr │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + vstr d5, [r8] │ │ │ │ + add r8, lr │ │ │ │ + str r5, [sp, #16] │ │ │ │ + add r0, lr │ │ │ │ + str r0, [sp, #4] │ │ │ │ + ldr r0, [sp, #204] @ 0xcc │ │ │ │ + cmp r0, r4 │ │ │ │ + bne.w 28f2e │ │ │ │ + add sp, #100 @ 0x64 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 275f0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 294a0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ │ │ │ │ -00027378 : │ │ │ │ - ldr r2, [pc, #8] @ (27384 ) │ │ │ │ - ldr r1, [pc, #12] @ (27388 ) │ │ │ │ +00029228 : │ │ │ │ + ldr r2, [pc, #8] @ (29234 ) │ │ │ │ + ldr r1, [pc, #12] @ (29238 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - ldr r0, [pc, #960] @ (27748 ) │ │ │ │ + ldr r2, [sp, #256] @ 0x100 │ │ │ │ movs r7, r0 │ │ │ │ - ldc2 15, cr15, [r7], #1020 @ 0x3fc │ │ │ │ + stc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ - mov r9, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #380 @ 0x17c │ │ │ │ - ldr r1, [pc, #56] @ (273d8 ) │ │ │ │ - mov sl, r3 │ │ │ │ - ldr r0, [sp, #484] @ 0x1e4 │ │ │ │ - add r1, pc │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ + ldrd r3, r0, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r1, [pc, #56] @ (292a0 ) │ │ │ │ cmp r3, r0 │ │ │ │ - bge.w 27c2c │ │ │ │ + add r1, pc │ │ │ │ + bge.w 29b2a │ │ │ │ ldr r0, [sp, #488] @ 0x1e8 │ │ │ │ - adds r3, #1 │ │ │ │ - vldr d11, [pc, #28] @ 273d0 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ add.w r7, r2, r3, lsl #6 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + vldr d11, [pc, #28] @ 29298 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ str r0, [sp, #368] @ 0x170 │ │ │ │ - ldr r0, [pc, #28] @ (273dc ) │ │ │ │ + ldr r0, [pc, #32] @ (292a4 ) │ │ │ │ ldr r1, [r1, r0] │ │ │ │ + mov r0, r4 │ │ │ │ + str r4, [sp, #0] │ │ │ │ str r3, [sp, #364] @ 0x16c │ │ │ │ ldr r1, [r1, #0] │ │ │ │ str r1, [sp, #372] @ 0x174 │ │ │ │ - b.n 273e4 │ │ │ │ + b.n 292ae │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 2768c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 29554 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - ldrb r0, [r4, #0] │ │ │ │ + ldmia r1!, {r2, r3, r4, r6} │ │ │ │ movs r7, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #364] @ 0x16c │ │ │ │ - vldr d9, [r7, #-64] @ 0xffffffc0 │ │ │ │ - mov.w r3, sl, lsl #6 │ │ │ │ - vldr d14, [r7, #-56] @ 0xffffffc8 │ │ │ │ - add.w r1, r9, r3 │ │ │ │ - vldr d7, [r7, #-48] @ 0xffffffd0 │ │ │ │ + vldr d14, [r7, #-64] @ 0xffffffc0 │ │ │ │ + mov.w r3, r0, lsl #6 │ │ │ │ + add.w r7, r7, #64 @ 0x40 │ │ │ │ + vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ add.w r2, r8, r3 │ │ │ │ - vldr d15, [r7, #-24] @ 0xffffffe8 │ │ │ │ - movs r5, #112 @ 0x70 │ │ │ │ - vldr d10, [r7, #-32] @ 0xffffffe0 │ │ │ │ - adds r7, #64 @ 0x40 │ │ │ │ - vmul.f64 d4, d9, d7 │ │ │ │ - vmul.f64 d12, d14, d7 │ │ │ │ - vldr d7, [r7, #-104] @ 0xffffff98 │ │ │ │ - vmul.f64 d0, d9, d15 │ │ │ │ - vldr d8, [r7, #-112] @ 0xffffff90 │ │ │ │ - vmul.f64 d2, d9, d7 │ │ │ │ - vmul.f64 d13, d14, d7 │ │ │ │ + add.w r1, sl, r3 │ │ │ │ + vldr d6, [r7, #-112] @ 0xffffff90 │ │ │ │ + vldr d10, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vmul.f64 d5, d14, d7 │ │ │ │ + vldr d7, [r7, #-120] @ 0xffffff88 │ │ │ │ + vldr d9, [r7, #-88] @ 0xffffffa8 │ │ │ │ + vmul.f64 d12, d7, d6 │ │ │ │ + vldr d6, [r7, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d0, d14, d9 │ │ │ │ + vmul.f64 d13, d7, d6 │ │ │ │ + vldr d7, [r7, #-120] @ 0xffffff88 │ │ │ │ + vmul.f64 d3, d14, d6 │ │ │ │ + vadd.f64 d4, d5, d13 │ │ │ │ + vsub.f64 d15, d5, d13 │ │ │ │ + vldr d5, [r7, #-104] @ 0xffffff98 │ │ │ │ + vadd.f64 d6, d12, d3 │ │ │ │ + vsub.f64 d12, d3, d12 │ │ │ │ + vmul.f64 d3, d14, d10 │ │ │ │ + vstr d4, [sp, #8] │ │ │ │ + vmul.f64 d4, d7, d9 │ │ │ │ + vmul.f64 d2, d5, d10 │ │ │ │ + vldr d5, [r7, #-120] @ 0xffffff88 │ │ │ │ + vstr d12, [sp, #16] │ │ │ │ vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ - vmul.f64 d8, d8, d10 │ │ │ │ - vadd.f64 d6, d12, d2 │ │ │ │ - vmul.f64 d1, d7, d15 │ │ │ │ - vsub.f64 d3, d2, d12 │ │ │ │ + vmul.f64 d1, d7, d9 │ │ │ │ vldr d7, [r7, #-104] @ 0xffffff98 │ │ │ │ - vldr d2, [r7, #-104] @ 0xffffff98 │ │ │ │ - vadd.f64 d12, d4, d13 │ │ │ │ - vsub.f64 d5, d4, d13 │ │ │ │ - vmul.f64 d4, d14, d15 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ - vmul.f64 d2, d2, d10 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ - vstr d12, [sp] │ │ │ │ - vmul.f64 d3, d9, d10 │ │ │ │ - vstr d7, [sp, #16] │ │ │ │ - vmul.f64 d7, d14, d10 │ │ │ │ - vsub.f64 d12, d1, d2 │ │ │ │ - vadd.f64 d13, d4, d3 │ │ │ │ - vsub.f64 d4, d3, d4 │ │ │ │ - vmul.f64 d3, d5, d15 │ │ │ │ - vstr d12, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d7, d7, d9 │ │ │ │ + vsub.f64 d13, d1, d2 │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ + vmul.f64 d7, d5, d10 │ │ │ │ + vldr d5, [r7, #-112] @ 0xffffff90 │ │ │ │ vadd.f64 d12, d0, d7 │ │ │ │ - vstr d4, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d7, d0, d7 │ │ │ │ - vstr d12, [sp, #48] @ 0x30 │ │ │ │ - vldr d12, [sp, #16] │ │ │ │ - vsub.f64 d12, d8, d12 │ │ │ │ + vmul.f64 d8, d5, d10 │ │ │ │ + vadd.f64 d5, d4, d3 │ │ │ │ + vsub.f64 d4, d3, d4 │ │ │ │ + vldr d3, [r7, #-120] @ 0xffffff88 │ │ │ │ vstr d12, [sp, #56] @ 0x38 │ │ │ │ - vldr d12, [sp, #16] │ │ │ │ + vldr d12, [sp, #24] │ │ │ │ + vstr d4, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d12, d8, d12 │ │ │ │ + vstr d12, [sp, #64] @ 0x40 │ │ │ │ + vldr d12, [sp, #24] │ │ │ │ vadd.f64 d8, d12, d8 │ │ │ │ - vldr d12, [sp] │ │ │ │ - vstr d8, [sp, #88] @ 0x58 │ │ │ │ + vldr d12, [sp, #16] │ │ │ │ + vstr d8, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d8, d1, d2 │ │ │ │ vldr d2, [r7, #-80] @ 0xffffffb0 │ │ │ │ vldr d1, [r7, #-72] @ 0xffffffb8 │ │ │ │ - vmul.f64 d4, d14, d2 │ │ │ │ - vmul.f64 d0, d14, d1 │ │ │ │ - vmla.f64 d0, d9, d2 │ │ │ │ - vnmls.f64 d4, d9, d1 │ │ │ │ + vmul.f64 d4, d3, d2 │ │ │ │ + vmul.f64 d0, d3, d1 │ │ │ │ + vmul.f64 d3, d15, d9 │ │ │ │ + vnmls.f64 d4, d14, d1 │ │ │ │ + vmla.f64 d0, d14, d2 │ │ │ │ vstr d4, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d4, d6, d10 │ │ │ │ vsub.f64 d1, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ - vmul.f64 d4, d6, d15 │ │ │ │ - vstr d3, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d3, d5, d10 │ │ │ │ + vmul.f64 d4, d6, d9 │ │ │ │ + vstr d3, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d3, d15, d10 │ │ │ │ vstr d1, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d1, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vldr d4, [sp, #8] │ │ │ │ + vstr d3, [sp, #128] @ 0x80 │ │ │ │ + vmul.f64 d3, d4, d9 │ │ │ │ vstr d1, [sp, #304] @ 0x130 │ │ │ │ - vmul.f64 d1, d4, d10 │ │ │ │ - vstr d3, [sp, #312] @ 0x138 │ │ │ │ - vmul.f64 d3, d12, d15 │ │ │ │ - vsub.f64 d4, d3, d1 │ │ │ │ + vmul.f64 d1, d12, d10 │ │ │ │ + vsub.f64 d12, d3, d1 │ │ │ │ vadd.f64 d1, d3, d1 │ │ │ │ - vmul.f64 d3, d12, d10 │ │ │ │ - vldr d12, [sp, #8] │ │ │ │ - vstr d4, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d4, d12, d15 │ │ │ │ + vmul.f64 d3, d4, d10 │ │ │ │ + vstr d12, [sp, #96] @ 0x60 │ │ │ │ + vldr d12, [sp, #16] │ │ │ │ + str r2, [sp, #24] │ │ │ │ + str r1, [sp, #36] @ 0x24 │ │ │ │ + vmul.f64 d4, d12, d9 │ │ │ │ vadd.f64 d12, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vstr d12, [sp, #112] @ 0x70 │ │ │ │ - vstr d3, [sp, #96] @ 0x60 │ │ │ │ + vldr d4, [r2] │ │ │ │ + mov.w r2, r0, lsl #5 │ │ │ │ + add.w ip, r8, r2 │ │ │ │ + add r2, sl │ │ │ │ + add.w r5, r2, r3 │ │ │ │ + str r5, [sp, #88] @ 0x58 │ │ │ │ + vstr d12, [sp, #104] @ 0x68 │ │ │ │ + vmov.f64 d12, d4 │ │ │ │ vldr d4, [r1] │ │ │ │ - vldr d12, [r2] │ │ │ │ - vldr d3, [r8] │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ + mov r1, r0 │ │ │ │ + add.w r0, ip, r3 │ │ │ │ + mov r4, r1 │ │ │ │ + vstr d4, [sp] │ │ │ │ vmul.f64 d4, d7, d4 │ │ │ │ - vmla.f64 d4, d13, d12 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ - vldr d12, [sp, #32] │ │ │ │ - str r2, [sp, #16] │ │ │ │ - mov.w r2, sl, lsl #5 │ │ │ │ - add.w r6, r8, r2 │ │ │ │ - add r2, r9 │ │ │ │ - vnmls.f64 d7, d13, d12 │ │ │ │ - vldr d12, [r9] │ │ │ │ - adds r4, r2, r3 │ │ │ │ - adds r0, r6, r3 │ │ │ │ - str r2, [sp, #32] │ │ │ │ - str r1, [sp, #28] │ │ │ │ - vadd.f64 d13, d3, d4 │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d3, d3, d4 │ │ │ │ - str r4, [sp, #44] @ 0x2c │ │ │ │ - vsub.f64 d12, d12, d7 │ │ │ │ - vstr d13, [sp, #328] @ 0x148 │ │ │ │ - vstr d3, [sp, #144] @ 0x90 │ │ │ │ - vldr d3, [r9] │ │ │ │ - vldr d13, [sp, #56] @ 0x38 │ │ │ │ - vstr d12, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d7, d3, d7 │ │ │ │ - vldr d3, [r6] │ │ │ │ + strd r2, r0, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d4, d5, d12 │ │ │ │ + vldr d12, [sp] │ │ │ │ + vnmls.f64 d7, d5, d12 │ │ │ │ + vldr d5, [r8] │ │ │ │ + vldr d12, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d5, d5, d4 │ │ │ │ + vstr d5, [sp, #328] @ 0x148 │ │ │ │ + vldr d5, [sl] │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ + vstr d5, [sp, #136] @ 0x88 │ │ │ │ + vldr d5, [r8] │ │ │ │ + vsub.f64 d5, d5, d4 │ │ │ │ + vldr d4, [ip] │ │ │ │ + vstr d5, [sp, #144] @ 0x90 │ │ │ │ + vldr d5, [sl] │ │ │ │ + vadd.f64 d7, d5, d7 │ │ │ │ vstr d7, [sp, #152] @ 0x98 │ │ │ │ vldr d7, [r2] │ │ │ │ - mov.w r2, sl, lsl #4 │ │ │ │ - add.w lr, r8, r2 │ │ │ │ - add.w ip, r9, r2 │ │ │ │ - add.w r2, lr, r3 │ │ │ │ - add r3, ip │ │ │ │ - vmul.f64 d4, d6, d7 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ - vmla.f64 d4, d5, d3 │ │ │ │ - vldr d3, [r0] │ │ │ │ - vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d5, [r4] │ │ │ │ - vmul.f64 d7, d8, d5 │ │ │ │ - vmul.f64 d8, d8, d3 │ │ │ │ - vmla.f64 d7, d13, d3 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - str r3, [sp, #8] │ │ │ │ - vnmls.f64 d8, d13, d5 │ │ │ │ - vadd.f64 d5, d4, d7 │ │ │ │ - vsub.f64 d7, d4, d7 │ │ │ │ - vldr d4, [sp] │ │ │ │ - str r2, [sp, #0] │ │ │ │ - vstr d7, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d7, d6, d8 │ │ │ │ + vmul.f64 d5, d6, d7 │ │ │ │ + vmul.f64 d6, d6, d4 │ │ │ │ + vmla.f64 d5, d15, d4 │ │ │ │ + vldr d4, [r5] │ │ │ │ + vnmls.f64 d6, d15, d7 │ │ │ │ + vldr d15, [r0] │ │ │ │ + mov.w r0, r1, lsl #4 │ │ │ │ + add.w lr, sl, r0 │ │ │ │ + add.w r9, r8, r0 │ │ │ │ + add.w r2, r9, r3 │ │ │ │ + add r3, lr │ │ │ │ + vmul.f64 d7, d8, d4 │ │ │ │ + sub.w r0, r0, r4 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + vmul.f64 d8, d8, d15 │ │ │ │ + vmla.f64 d7, d12, d15 │ │ │ │ + vnmls.f64 d8, d12, d4 │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vadd.f64 d15, d5, d7 │ │ │ │ + vsub.f64 d7, d5, d7 │ │ │ │ + vldr d5, [r9] │ │ │ │ + vstr d15, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d15, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ - vstr d5, [sp, #160] @ 0xa0 │ │ │ │ - vldr d5, [lr] │ │ │ │ - vstr d7, [sp, #176] @ 0xb0 │ │ │ │ - vmul.f64 d12, d3, d5 │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ + vstr d7, [sp, #168] @ 0xa8 │ │ │ │ + vstr d15, [sp, #176] @ 0xb0 │ │ │ │ vstr d6, [sp, #184] @ 0xb8 │ │ │ │ - vldr d6, [ip] │ │ │ │ - vmul.f64 d7, d3, d6 │ │ │ │ + vmul.f64 d12, d8, d5 │ │ │ │ + vldr d6, [lr] │ │ │ │ + str r2, [sp, #8] │ │ │ │ + vldr d15, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + vmul.f64 d7, d8, d6 │ │ │ │ + vldr d8, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d12, d4, d6 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ - vldr d4, [r2] │ │ │ │ vldr d5, [r3] │ │ │ │ - mul.w r3, r5, sl │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ - movs r5, #48 @ 0x30 │ │ │ │ - vldr d13, [sp, #64] @ 0x40 │ │ │ │ - add.w r0, r8, r3 │ │ │ │ - add r3, r9 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - vmul.f64 d6, d3, d5 │ │ │ │ - vldr d8, [sp, #88] @ 0x58 │ │ │ │ - vmla.f64 d6, d13, d4 │ │ │ │ - vmul.f64 d4, d3, d4 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - vnmls.f64 d4, d13, d5 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ + mov.w r3, r1, lsl #3 │ │ │ │ + vldr d4, [r2] │ │ │ │ + sub.w r2, r3, r1 │ │ │ │ + mov.w r1, r2, lsl #4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w r5, r8, r1 │ │ │ │ + add r1, sl │ │ │ │ + vmul.f64 d6, d8, d5 │ │ │ │ + str r1, [sp, #56] @ 0x38 │ │ │ │ + vmla.f64 d6, d15, d4 │ │ │ │ + vmul.f64 d15, d8, d4 │ │ │ │ + vldr d4, [sp, #48] @ 0x30 │ │ │ │ + str r5, [sp, #48] @ 0x30 │ │ │ │ + vldr d8, [sp, #80] @ 0x50 │ │ │ │ + vnmls.f64 d15, d4, d5 │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r1, r4, r4, lsl #1 │ │ │ │ + vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d13, d12, d4 │ │ │ │ - vsub.f64 d12, d12, d4 │ │ │ │ - vstr d5, [sp, #192] @ 0xc0 │ │ │ │ - vldr d4, [sp, #72] @ 0x48 │ │ │ │ - vldr d5, [r3] │ │ │ │ - mul.w r3, r5, sl │ │ │ │ - vsub.f64 d6, d12, d7 │ │ │ │ + vstr d4, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d4, d12, d15 │ │ │ │ + vsub.f64 d12, d12, d15 │ │ │ │ + vstr d4, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d15, d12, d7 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - add r3, r9 │ │ │ │ - movs r5, #120 @ 0x78 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - vstr d6, [sp, #208] @ 0xd0 │ │ │ │ + vldr d4, [sp, #72] @ 0x48 │ │ │ │ + vldr d7, [r5] │ │ │ │ + mov.w r5, r1, lsl #4 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r6, r8, r5 │ │ │ │ vmul.f64 d6, d4, d5 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + vstr d15, [sp, #208] @ 0xd0 │ │ │ │ vmla.f64 d6, d0, d7 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ - vldr d4, [r3] │ │ │ │ - mul.w r3, r5, sl │ │ │ │ - vldr d3, [r4] │ │ │ │ - movs r5, #88 @ 0x58 │ │ │ │ - str r4, [sp, #64] @ 0x40 │ │ │ │ - add.w r4, r9, r3 │ │ │ │ vnmls.f64 d7, d0, d5 │ │ │ │ - vldr d0, [sp, #80] @ 0x50 │ │ │ │ - add.w r2, r8, r3 │ │ │ │ - str r4, [sp, #88] @ 0x58 │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ - vmul.f64 d5, d0, d4 │ │ │ │ - vstr d13, [sp, #200] @ 0xc8 │ │ │ │ - vmla.f64 d5, d8, d3 │ │ │ │ - vmul.f64 d3, d0, d3 │ │ │ │ - vnmls.f64 d3, d8, d4 │ │ │ │ - vadd.f64 d0, d6, d5 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ + vldr d5, [r6] │ │ │ │ + add.w r6, sl, r5 │ │ │ │ + mov r5, r4 │ │ │ │ + mov.w r4, #88 @ 0x58 │ │ │ │ + vldr d0, [r6] │ │ │ │ + str r5, [sp, #0] │ │ │ │ + mul.w r5, r4, r5 │ │ │ │ + mov.w r4, #104 @ 0x68 │ │ │ │ + str r6, [sp, #72] @ 0x48 │ │ │ │ + add.w r6, r8, r0 │ │ │ │ + add r0, sl │ │ │ │ + add.w fp, r8, r5 │ │ │ │ + add r5, sl │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d4, d13, d0 │ │ │ │ + vmla.f64 d4, d8, d5 │ │ │ │ + vmul.f64 d5, d13, d5 │ │ │ │ + vnmls.f64 d5, d8, d0 │ │ │ │ + vadd.f64 d0, d6, d4 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ + vldr d4, [r7, #-72] @ 0xffffffb8 │ │ │ │ + vadd.f64 d8, d7, d5 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vldr d5, [fp] │ │ │ │ vstr d0, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d0, d7, d3 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vstr d0, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d8, d6, d7 │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ vldr d0, [r7, #-72] @ 0xffffffb8 │ │ │ │ - vldr d7, [r4] │ │ │ │ - mul.w r4, r5, sl │ │ │ │ - vldr d6, [r2] │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ - vstr d8, [sp, #232] @ 0xe8 │ │ │ │ - add.w fp, r8, r4 │ │ │ │ - vldr d8, [r7, #-72] @ 0xffffffb8 │ │ │ │ + vadd.f64 d13, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vldr d6, [r6] │ │ │ │ + vstr d8, [sp, #224] @ 0xe0 │ │ │ │ + vstr d13, [sp, #232] @ 0xe8 │ │ │ │ + vstr d7, [sp, #240] @ 0xf0 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r8, r2 │ │ │ │ + add r2, sl │ │ │ │ + str r0, [sp, #92] @ 0x5c │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ vmla.f64 d0, d2, d6 │ │ │ │ - add r4, r9 │ │ │ │ - vldr d5, [fp] │ │ │ │ - mul.w r1, r5, sl │ │ │ │ - vmul.f64 d6, d8, d6 │ │ │ │ - vstr d4, [sp, #240] @ 0xf0 │ │ │ │ - add.w r3, r8, r1 │ │ │ │ - vldr d4, [sp, #96] @ 0x60 │ │ │ │ - add r1, r9 │ │ │ │ - movs r5, #24 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + vmul.f64 d6, d4, d6 │ │ │ │ vnmls.f64 d6, d2, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - mul.w r0, r5, sl │ │ │ │ + vldr d7, [r5] │ │ │ │ + vldr d4, [r0] │ │ │ │ + add.w r0, r8, r1 │ │ │ │ + add r1, sl │ │ │ │ + vldr d8, [sp, #96] @ 0x60 │ │ │ │ + str r0, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d2, d1, d7 │ │ │ │ vmul.f64 d1, d1, d5 │ │ │ │ - vmla.f64 d2, d4, d5 │ │ │ │ - add.w r2, r8, r0 │ │ │ │ - add r0, r9 │ │ │ │ - vnmls.f64 d1, d4, d7 │ │ │ │ - vldr d4, [r3] │ │ │ │ - vldr d7, [r1] │ │ │ │ - mov.w r3, sl, lsl #3 │ │ │ │ - vldr d8, [sp, #104] @ 0x68 │ │ │ │ - vldr d13, [sp, #112] @ 0x70 │ │ │ │ - str r2, [sp, #104] @ 0x68 │ │ │ │ + vldr d13, [sp, #104] @ 0x68 │ │ │ │ + vnmls.f64 d1, d3, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + vmla.f64 d2, d3, d5 │ │ │ │ vmul.f64 d3, d8, d7 │ │ │ │ vmla.f64 d3, d13, d4 │ │ │ │ vmul.f64 d4, d8, d4 │ │ │ │ - vldr d8, [r0] │ │ │ │ + vldr d8, [r1] │ │ │ │ vnmls.f64 d4, d13, d7 │ │ │ │ vldr d13, [r7, #-104] @ 0xffffff98 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, r8, r3 │ │ │ │ - add r3, r9 │ │ │ │ - str r3, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r8, r3 │ │ │ │ + str r0, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d5, d13, d8 │ │ │ │ vldr d13, [r7, #-112] @ 0xffffff90 │ │ │ │ - str r2, [sp, #112] @ 0x70 │ │ │ │ vmla.f64 d5, d13, d7 │ │ │ │ vldr d13, [r7, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d7, d13, d7 │ │ │ │ vldr d13, [r7, #-112] @ 0xffffff90 │ │ │ │ vnmls.f64 d7, d13, d8 │ │ │ │ - vadd.f64 d8, d0, d3 │ │ │ │ - vadd.f64 d13, d2, d5 │ │ │ │ + vadd.f64 d13, d0, d3 │ │ │ │ + vadd.f64 d8, d2, d5 │ │ │ │ vsub.f64 d3, d0, d3 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vldr d0, [r2] │ │ │ │ - vstr d8, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d8, d8, d13 │ │ │ │ - vstr d13, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d13, d6, d4 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vstr d8, [sp, #336] @ 0x150 │ │ │ │ - vadd.f64 d8, d1, d7 │ │ │ │ - vstr d13, [sp, #264] @ 0x108 │ │ │ │ + vstr d13, [sp, #248] @ 0xf8 │ │ │ │ + vsub.f64 d15, d13, d8 │ │ │ │ + vstr d8, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d13, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ + vstr d15, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d15, d6, d4 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ + vadd.f64 d0, d3, d7 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ - vsub.f64 d13, d13, d8 │ │ │ │ - vstr d8, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d8, d15, d13 │ │ │ │ + vstr d15, [sp, #264] @ 0x108 │ │ │ │ + vstr d13, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d13, d3, d7 │ │ │ │ + vstr d0, [sp, #344] @ 0x158 │ │ │ │ + vldr d0, [r0] │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #112] @ 0x70 │ │ │ │ vstr d2, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d2, d6, d5 │ │ │ │ - vldr d6, [sp, #128] @ 0x80 │ │ │ │ - vstr d13, [sp, #280] @ 0x118 │ │ │ │ - vsub.f64 d13, d3, d7 │ │ │ │ - vadd.f64 d7, d3, d7 │ │ │ │ - vldr d5, [sp, #312] @ 0x138 │ │ │ │ + vldr d6, [r7, #-120] @ 0xffffff88 │ │ │ │ + vstr d8, [sp, #280] @ 0x118 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ vstr d2, [sp, #352] @ 0x160 │ │ │ │ - vstr d7, [sp, #344] @ 0x158 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ - vmul.f64 d8, d14, d7 │ │ │ │ - mul.w r3, r3, sl │ │ │ │ - vmla.f64 d8, d9, d0 │ │ │ │ - vmul.f64 d0, d14, d0 │ │ │ │ - add.w r2, r8, r3 │ │ │ │ - add r3, r9 │ │ │ │ - str r2, [sp, #124] @ 0x7c │ │ │ │ - str r3, [sp, #360] @ 0x168 │ │ │ │ - vnmls.f64 d0, d9, d7 │ │ │ │ - vldr d3, [r2] │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r2, #72 @ 0x48 │ │ │ │ + vmul.f64 d8, d6, d7 │ │ │ │ + mul.w r0, r4, r0 │ │ │ │ + add.w r4, r8, r0 │ │ │ │ + vmla.f64 d8, d14, d0 │ │ │ │ + vmul.f64 d0, d6, d0 │ │ │ │ + vldr d6, [sp, #120] @ 0x78 │ │ │ │ + str r4, [sp, #116] @ 0x74 │ │ │ │ + vldr d3, [r4] │ │ │ │ + add.w r4, sl, r0 │ │ │ │ + str r4, [sp, #360] @ 0x168 │ │ │ │ + vnmls.f64 d0, d14, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ vmul.f64 d1, d6, d7 │ │ │ │ - mul.w r2, r2, sl │ │ │ │ + add r3, r0 │ │ │ │ + add.w r0, r0, r0, lsl #2 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + add.w r4, r8, r3 │ │ │ │ + add r3, sl │ │ │ │ vmla.f64 d1, d5, d3 │ │ │ │ vmul.f64 d3, d6, d3 │ │ │ │ - add.w r3, r8, r2 │ │ │ │ - add r2, r9 │ │ │ │ - str r3, [sp, #128] @ 0x80 │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ vnmls.f64 d3, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vmul.f64 d2, d15, d7 │ │ │ │ - mul.w r3, r3, sl │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r8, r0 │ │ │ │ + add r0, sl │ │ │ │ + vldr d5, [r4] │ │ │ │ + str r3, [sp, #128] @ 0x80 │ │ │ │ + vldr d4, [r3] │ │ │ │ + vmul.f64 d2, d9, d7 │ │ │ │ vmla.f64 d2, d10, d5 │ │ │ │ - vmul.f64 d5, d15, d5 │ │ │ │ - add.w r5, r8, r3 │ │ │ │ - add r3, r9 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vnmls.f64 d5, d10, d7 │ │ │ │ + vmul.f64 d5, d9, d5 │ │ │ │ vldr d9, [sp, #296] @ 0x128 │ │ │ │ - vldr d7, [r3] │ │ │ │ + vnmls.f64 d5, d10, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ vldr d10, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d14, d8, d2 │ │ │ │ vsub.f64 d2, d8, d2 │ │ │ │ vldr d8, [sp, #240] @ 0xf0 │ │ │ │ vmul.f64 d6, d9, d7 │ │ │ │ vmla.f64 d6, d10, d4 │ │ │ │ vmul.f64 d4, d9, d4 │ │ │ │ vstr d14, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d9, d0, d5 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ vldr d0, [sp, #208] @ 0xd0 │ │ │ │ vnmls.f64 d4, d10, d7 │ │ │ │ vstr d9, [sp, #312] @ 0x138 │ │ │ │ - vadd.f64 d15, d1, d6 │ │ │ │ + vadd.f64 d10, d1, d6 │ │ │ │ vsub.f64 d1, d6, d1 │ │ │ │ - vsub.f64 d10, d14, d15 │ │ │ │ + vstr d10, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d10, d14, d10 │ │ │ │ vadd.f64 d14, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vadd.f64 d6, d5, d1 │ │ │ │ - vstr d15, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d15, d5, d1 │ │ │ │ vsub.f64 d7, d9, d14 │ │ │ │ vstr d14, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d9, d2, d4 │ │ │ │ vadd.f64 d14, d2, d4 │ │ │ │ vldr d4, [sp, #144] @ 0x90 │ │ │ │ vldr d2, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d3, d4, d2 │ │ │ │ vldr d2, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d4, d8, d12 │ │ │ │ - vldr d8, [sp, #288] @ 0x120 │ │ │ │ + vldr d8, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d5, d0, d2 │ │ │ │ - vldr d2, [pc, #812] @ 27c38 │ │ │ │ - vldr d0, [sp, #168] @ 0xa8 │ │ │ │ - vmul.f64 d4, d4, d2 │ │ │ │ + vldr d2, [pc, #836] @ 29b48 │ │ │ │ + vldr d0, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ + vmul.f64 d4, d4, d2 │ │ │ │ vadd.f64 d1, d3, d5 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vldr d5, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d5, d5, d0 │ │ │ │ + vadd.f64 d5, d0, d8 │ │ │ │ + vldr d8, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d0, d9, d11 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d4, [pc, #776] @ 27c40 │ │ │ │ + vldr d4, [pc, #800] @ 29b50 │ │ │ │ vmla.f64 d0, d6, d4 │ │ │ │ vmul.f64 d4, d8, d4 │ │ │ │ vnmls.f64 d4, d13, d11 │ │ │ │ vadd.f64 d8, d0, d4 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - vldr d0, [pc, #752] @ 27c40 │ │ │ │ + vldr d0, [pc, #776] @ 29b50 │ │ │ │ vmul.f64 d9, d9, d0 │ │ │ │ vnmls.f64 d9, d6, d11 │ │ │ │ vmul.f64 d6, d13, d0 │ │ │ │ vldr d0, [sp, #288] @ 0x120 │ │ │ │ - vldr d13, [sp, #328] @ 0x148 │ │ │ │ vmla.f64 d6, d0, d11 │ │ │ │ vsub.f64 d0, d9, d6 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ vsub.f64 d9, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ - vldr d8, [sp, #200] @ 0xc8 │ │ │ │ vstr d9, [fp] │ │ │ │ vsub.f64 d9, d2, d6 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ vsub.f64 d6, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ vadd.f64 d0, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vstr d9, [r4] │ │ │ │ - ldr r4, [sp, #104] @ 0x68 │ │ │ │ - vldr d9, [pc, #660] @ 27c38 │ │ │ │ - vstr d1, [r4] │ │ │ │ - vstr d2, [r0] │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ - ldr r4, [sp, #88] @ 0x58 │ │ │ │ - vldr d1, [sp, #160] @ 0xa0 │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d9, [r5] │ │ │ │ + ldr r5, [sp, #96] @ 0x60 │ │ │ │ + vstr d1, [r5] │ │ │ │ + vstr d2, [r1] │ │ │ │ + vstr d6, [r6] │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ - ldr r0, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vsub.f64 d4, d13, d1 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vstr d3, [r0] │ │ │ │ - vstr d5, [r1] │ │ │ │ - vldr d3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ + vstr d6, [r1] │ │ │ │ + ldr r1, [sp, #92] @ 0x5c │ │ │ │ + vstr d3, [r1] │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vldr d3, [sp, #160] @ 0xa0 │ │ │ │ + vldr d1, [sp, #200] @ 0xc8 │ │ │ │ + vldr d9, [sp, #224] @ 0xe0 │ │ │ │ + vldr d13, [sp, #328] @ 0x148 │ │ │ │ vldr d5, [sp, #192] @ 0xc0 │ │ │ │ - vldr d1, [sp, #280] @ 0x118 │ │ │ │ - vsub.f64 d6, d8, d3 │ │ │ │ - vldr d8, [sp, #184] @ 0xb8 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d6, d1, d9 │ │ │ │ + vldr d8, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d4, d13, d3 │ │ │ │ + vldr d1, [sp, #184] @ 0xb8 │ │ │ │ + vldr d9, [sp, #280] @ 0x118 │ │ │ │ + ldr r5, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ + ldr r1, [sp, #56] @ 0x38 │ │ │ │ vldr d6, [sp, #216] @ 0xd8 │ │ │ │ + ldr r6, [sp, #64] @ 0x40 │ │ │ │ vldr d10, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d5, d6, d5 │ │ │ │ vldr d6, [sp, #152] @ 0x98 │ │ │ │ - vsub.f64 d6, d6, d8 │ │ │ │ - vldr d8, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d6, d6, d1 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d5, d8, d1 │ │ │ │ + vsub.f64 d5, d8, d9 │ │ │ │ + vldr d9, [pc, #568] @ 29b48 │ │ │ │ vadd.f64 d1, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ vldr d0, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d8, d8, d0 │ │ │ │ vmul.f64 d1, d1, d9 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vsub.f64 d0, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vsub.f64 d8, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vstr d8, [r1] │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ + vstr d8, [r2] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ vsub.f64 d8, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vsub.f64 d7, d4, d0 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ - vstr d8, [r1] │ │ │ │ - vstr d2, [lr] │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ - vstr d3, [ip] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d8, [r2] │ │ │ │ + vstr d2, [r9] │ │ │ │ + vstr d3, [lr] │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d3, [sp, #176] @ 0xb0 │ │ │ │ - vldr d2, [pc, #448] @ 27c40 │ │ │ │ + vldr d8, [sp, #168] @ 0xa8 │ │ │ │ + vldr d5, [sp, #176] @ 0xb0 │ │ │ │ + vldr d2, [pc, #472] @ 29b50 │ │ │ │ vstr d7, [r1] │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d1, d14, d2 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vmla.f64 d1, d15, d11 │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r6, [sp, #72] @ 0x48 │ │ │ │ vldr d4, [sp, #144] @ 0x90 │ │ │ │ + vmul.f64 d1, d14, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - vstr d6, [r1] │ │ │ │ - vadd.f64 d6, d4, d3 │ │ │ │ + vstr d6, [r6] │ │ │ │ + mov r6, r4 │ │ │ │ + vadd.f64 d6, d4, d5 │ │ │ │ vldr d4, [sp, #240] @ 0xf0 │ │ │ │ - ldr r1, [sp, #128] @ 0x80 │ │ │ │ + vmla.f64 d1, d15, d11 │ │ │ │ vadd.f64 d7, d12, d4 │ │ │ │ vldr d12, [sp, #232] @ 0xe8 │ │ │ │ - vldr d4, [sp, #168] @ 0xa8 │ │ │ │ - vadd.f64 d5, d10, d12 │ │ │ │ - vldr d10, [sp, #352] @ 0x160 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vmul.f64 d5, d5, d9 │ │ │ │ - vldr d9, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d5, d10, d12 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ + vmul.f64 d5, d5, d9 │ │ │ │ + vldr d12, [sp, #352] @ 0x160 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + vsub.f64 d7, d7, d8 │ │ │ │ + vldr d10, [sp, #344] @ 0x158 │ │ │ │ + ldrd r4, r3, [sp, #116] @ 0x74 │ │ │ │ + vldr d9, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vmul.f64 d5, d10, d11 │ │ │ │ - vnmls.f64 d5, d9, d2 │ │ │ │ + vldr d8, [sp, #256] @ 0x100 │ │ │ │ + vmul.f64 d5, d12, d11 │ │ │ │ + vnmls.f64 d5, d10, d2 │ │ │ │ vadd.f64 d2, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vmul.f64 d1, d14, d11 │ │ │ │ - vmul.f64 d14, d9, d11 │ │ │ │ - vmla.f64 d14, d10, d0 │ │ │ │ + vmul.f64 d14, d10, d11 │ │ │ │ + vldr d10, [sp, #304] @ 0x130 │ │ │ │ vnmls.f64 d1, d15, d0 │ │ │ │ + vmla.f64 d14, d12, d0 │ │ │ │ + vldr d15, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d0, d1, d14 │ │ │ │ vadd.f64 d14, d1, d14 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vstr d1, [r1] │ │ │ │ + vstr d1, [r6] │ │ │ │ vsub.f64 d1, d4, d14 │ │ │ │ vadd.f64 d4, d4, d14 │ │ │ │ - vldr d8, [sp, #184] @ 0xb8 │ │ │ │ vldr d14, [sp, #296] @ 0x128 │ │ │ │ - vldr d15, [sp, #304] @ 0x130 │ │ │ │ - vstr d1, [r2] │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ - vldr d1, [sp, #160] @ 0xa0 │ │ │ │ - vldr d9, [sp, #312] @ 0x138 │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ - vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d1, [r3] │ │ │ │ + ldr r3, [sp, #104] @ 0x68 │ │ │ │ + vldr d1, [sp, #184] @ 0xb8 │ │ │ │ + vstr d3, [r3] │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ + vldr d3, [sp, #160] @ 0xa0 │ │ │ │ + vstr d4, [r3] │ │ │ │ vsub.f64 d4, d6, d0 │ │ │ │ - ldr r2, [sp, #124] @ 0x7c │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ vldr d0, [sp, #216] @ 0xd8 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d4, [r4] │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ - ldr r2, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [sp, #192] @ 0xc0 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vstr d6, [r5] │ │ │ │ - vadd.f64 d6, d13, d1 │ │ │ │ - vstr d7, [r3] │ │ │ │ + ldr r4, [sp, #360] @ 0x168 │ │ │ │ + vstr d4, [r4] │ │ │ │ + vstr d6, [r3] │ │ │ │ + vadd.f64 d6, d13, d3 │ │ │ │ + vstr d7, [r0] │ │ │ │ vadd.f64 d7, d5, d0 │ │ │ │ - vldr d0, [sp, #224] @ 0xe0 │ │ │ │ vldr d5, [sp, #200] @ 0xc8 │ │ │ │ - vldr d13, [sp, #256] @ 0x100 │ │ │ │ + vldr d13, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d5, d5, d0 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - vadd.f64 d7, d7, d8 │ │ │ │ - vldr d8, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d2, d8, d13 │ │ │ │ - vldr d8, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d5, d5, d9 │ │ │ │ + vldr d9, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d2, d13, d8 │ │ │ │ + vldr d13, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d7, d7, d1 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d5, d14, d15 │ │ │ │ - vldr d13, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d5, d14, d10 │ │ │ │ vldr d14, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d1, d5, d2 │ │ │ │ vadd.f64 d0, d9, d14 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ - vadd.f64 d5, d13, d8 │ │ │ │ + vadd.f64 d5, d15, d13 │ │ │ │ vsub.f64 d8, d0, d5 │ │ │ │ vadd.f64 d5, d0, d5 │ │ │ │ vsub.f64 d0, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vstr d0, [r2] │ │ │ │ vsub.f64 d0, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vsub.f64 d5, d6, d8 │ │ │ │ + ldrd r1, r2, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ + ldr r0, [sp, #44] @ 0x2c │ │ │ │ + ldr r5, [sp, #88] @ 0x58 │ │ │ │ vstr d0, [r1] │ │ │ │ - vstr d3, [r8] │ │ │ │ - vstr d4, [r9] │ │ │ │ - ldr r0, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [sp, #368] @ 0x170 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - ldr r4, [sp, #44] @ 0x2c │ │ │ │ - add r8, r3 │ │ │ │ + vstr d3, [r8] │ │ │ │ + vstr d4, [sl] │ │ │ │ vstr d5, [r0] │ │ │ │ vsub.f64 d5, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - add r9, r3 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ + add r8, r3 │ │ │ │ + add sl, r3 │ │ │ │ ldr r3, [sp, #372] @ 0x174 │ │ │ │ - vstr d5, [r4] │ │ │ │ - eor.w sl, sl, r3 │ │ │ │ - vstr d6, [r6] │ │ │ │ + vstr d5, [r5] │ │ │ │ + vstr d6, [ip] │ │ │ │ + eor.w r0, r0, r3 │ │ │ │ ldr r3, [sp, #364] @ 0x16c │ │ │ │ vstr d7, [r2] │ │ │ │ ldr r2, [sp, #484] @ 0x1e4 │ │ │ │ + str r0, [sp, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 273e0 │ │ │ │ + bne.w 292a8 │ │ │ │ add sp, #380 @ 0x17c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 27eb8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 29dc8 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ │ │ │ │ -00027c48 : │ │ │ │ - ldr r2, [pc, #8] @ (27c54 ) │ │ │ │ - ldr r1, [pc, #12] @ (27c58 ) │ │ │ │ +00029b58 : │ │ │ │ + ldr r2, [pc, #8] @ (29b64 ) │ │ │ │ + ldr r1, [pc, #12] @ (29b68 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - eors r0, r4 │ │ │ │ + str r1, [sp, #320] @ 0x140 │ │ │ │ movs r7, r0 │ │ │ │ - bl fff67c5a │ │ │ │ + bl fff09b6a │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r0 │ │ │ │ - mov r8, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r3 │ │ │ │ + mov r7, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #900 @ 0x384 │ │ │ │ - ldr r1, [pc, #36] @ (27c98 ) │ │ │ │ - mov r9, r3 │ │ │ │ - ldr r0, [sp, #1004] @ 0x3ec │ │ │ │ - add r1, pc │ │ │ │ - ldr r3, [sp, #1000] @ 0x3e8 │ │ │ │ + sub.w sp, sp, #892 @ 0x37c │ │ │ │ + ldrd r3, r0, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r1, [pc, #36] @ (29bbc ) │ │ │ │ cmp r3, r0 │ │ │ │ - bge.w 29122 │ │ │ │ - ldr r0, [sp, #1008] @ 0x3f0 │ │ │ │ - adds r3, #1 │ │ │ │ - add.w r6, r2, r3, lsl #6 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - str r0, [sp, #888] @ 0x378 │ │ │ │ - ldr r0, [pc, #12] @ (27c9c ) │ │ │ │ + add r1, pc │ │ │ │ + bge.w 2b0a4 │ │ │ │ + ldr r0, [sp, #1000] @ 0x3e8 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + add.w r5, r2, r3, lsl #6 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r0, [sp, #880] @ 0x370 │ │ │ │ + ldr r0, [pc, #12] @ (29bc0 ) │ │ │ │ ldr r1, [r1, r0] │ │ │ │ - str r3, [sp, #884] @ 0x374 │ │ │ │ + str r3, [sp, #876] @ 0x36c │ │ │ │ ldr r1, [r1, #0] │ │ │ │ - str r1, [sp, #892] @ 0x37c │ │ │ │ - b.n 27ca4 │ │ │ │ - ldr r6, [r1, #116] @ 0x74 │ │ │ │ + str r1, [sp, #884] @ 0x374 │ │ │ │ + b.n 29bca │ │ │ │ + stmia r0!, {r1, r3, r5} │ │ │ │ movs r7, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #884] @ 0x374 │ │ │ │ - vldr d8, [r6, #-64] @ 0xffffffc0 │ │ │ │ - mov.w r2, r9, lsl #7 │ │ │ │ - vldr d7, [r6, #-48] @ 0xffffffd0 │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - vldr d6, [r6, #-48] @ 0xffffffd0 │ │ │ │ - adds r3, r7, r2 │ │ │ │ - vldr d5, [r6, #-40] @ 0xffffffd8 │ │ │ │ - mov.w sl, #200 @ 0xc8 │ │ │ │ - vmul.f64 d4, d8, d7 │ │ │ │ - vldr d7, [r6, #-56] @ 0xffffffc8 │ │ │ │ - vldr d9, [r6, #-32] @ 0xffffffe0 │ │ │ │ - adds r6, #64 @ 0x40 │ │ │ │ - vldr d3, [r6, #-112] @ 0xffffff90 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #876] @ 0x36c │ │ │ │ + vldr d3, [r5, #-64] @ 0xffffffc0 │ │ │ │ + mov.w r2, r8, lsl #7 │ │ │ │ + mov.w r9, #184 @ 0xb8 │ │ │ │ + mov.w lr, r8, lsl #4 │ │ │ │ + add.w r5, r5, #64 @ 0x40 │ │ │ │ + vldr d7, [r5, #-112] @ 0xffffff90 │ │ │ │ + add.w r0, r7, r2 │ │ │ │ + add.w r3, r6, r2 │ │ │ │ + vldr d6, [r5, #-112] @ 0xffffff90 │ │ │ │ + vldr d5, [r5, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d4, d3, d7 │ │ │ │ + vldr d7, [r5, #-120] @ 0xffffff88 │ │ │ │ + vldr d9, [r5, #-96] @ 0xffffffa0 │ │ │ │ + vldr d0, [r5, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r6, #-120] @ 0xffffff88 │ │ │ │ - vldr d0, [r6, #-88] @ 0xffffffa8 │ │ │ │ - vmul.f64 d11, d8, d9 │ │ │ │ - vmul.f64 d15, d3, d9 │ │ │ │ - vldr d3, [r6, #-120] @ 0xffffff88 │ │ │ │ + vldr d6, [r5, #-120] @ 0xffffff88 │ │ │ │ + vldr d12, [r5, #-80] @ 0xffffffb0 │ │ │ │ + vmul.f64 d11, d3, d9 │ │ │ │ + vldr d13, [r5, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d5, d6, d5 │ │ │ │ - vldr d6, [r6, #-104] @ 0xffffff98 │ │ │ │ - vldr d12, [r6, #-80] @ 0xffffffb0 │ │ │ │ - vldr d10, [r6, #-112] @ 0xffffff90 │ │ │ │ - vmul.f64 d6, d8, d6 │ │ │ │ - vstr d15, [sp, #40] @ 0x28 │ │ │ │ + vldr d6, [r5, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d6, d3, d6 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ vsub.f64 d2, d4, d5 │ │ │ │ - vldr d15, [r6, #-104] @ 0xffffff98 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r6, #-104] @ 0xffffff98 │ │ │ │ + vadd.f64 d10, d7, d6 │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vldr d7, [r5, #-104] @ 0xffffff98 │ │ │ │ vstr d2, [sp] │ │ │ │ - vstr d1, [sp, #16] │ │ │ │ - vmul.f64 d1, d8, d12 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ - vmul.f64 d7, d6, d9 │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ - vmul.f64 d5, d3, d0 │ │ │ │ - vldr d3, [r6, #-112] @ 0xffffff90 │ │ │ │ - vldr d6, [r6, #-120] @ 0xffffff88 │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ - vmul.f64 d7, d3, d0 │ │ │ │ - vldr d3, [r6, #-104] @ 0xffffff98 │ │ │ │ - vmul.f64 d6, d6, d9 │ │ │ │ - vmul.f64 d3, d3, d0 │ │ │ │ - vstr d7, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d7, d8, d0 │ │ │ │ + vldr d6, [r5, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d15, d7, d9 │ │ │ │ + vldr d7, [r5, #-120] @ 0xffffff88 │ │ │ │ + vstr d10, [sp, #8] │ │ │ │ + vstr d5, [sp, #16] │ │ │ │ + vmov.f64 d5, d3 │ │ │ │ + vmul.f64 d3, d6, d0 │ │ │ │ + vldr d6, [r5, #-112] @ 0xffffff90 │ │ │ │ + vstr d1, [sp, #24] │ │ │ │ + vmul.f64 d8, d7, d9 │ │ │ │ + vldr d7, [r5, #-112] @ 0xffffff90 │ │ │ │ + vmul.f64 d1, d5, d12 │ │ │ │ + vmul.f64 d14, d7, d9 │ │ │ │ + vldr d7, [r5, #-120] @ 0xffffff88 │ │ │ │ vstr d3, [sp, #56] @ 0x38 │ │ │ │ - vmul.f64 d3, d10, d12 │ │ │ │ - vldr d10, [r6, #-120] @ 0xffffff88 │ │ │ │ - vmul.f64 d13, d10, d12 │ │ │ │ - vldr d10, [r6, #-104] @ 0xffffff98 │ │ │ │ - vmul.f64 d14, d10, d12 │ │ │ │ - vldr d10, [r6, #-72] @ 0xffffffb8 │ │ │ │ - vstr d13, [sp, #64] @ 0x40 │ │ │ │ - vmul.f64 d4, d15, d10 │ │ │ │ - vldr d15, [r6, #-112] @ 0xffffff90 │ │ │ │ - vmul.f64 d13, d15, d10 │ │ │ │ - vldr d15, [r6, #-120] @ 0xffffff88 │ │ │ │ - vmul.f64 d2, d15, d10 │ │ │ │ - vadd.f64 d15, d3, d4 │ │ │ │ - vsub.f64 d3, d3, d4 │ │ │ │ - vmul.f64 d4, d0, d10 │ │ │ │ + vmul.f64 d3, d6, d12 │ │ │ │ + vldr d6, [r5, #-120] @ 0xffffff88 │ │ │ │ + vstr d8, [sp, #32] │ │ │ │ + vstr d5, [sp, #96] @ 0x60 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmul.f64 d4, d6, d12 │ │ │ │ + vldr d6, [r5, #-104] @ 0xffffff98 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [r5, #-112] @ 0xffffff90 │ │ │ │ + vmul.f64 d10, d6, d12 │ │ │ │ + vstr d4, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d4, d6, d13 │ │ │ │ + vldr d6, [r5, #-112] @ 0xffffff90 │ │ │ │ + vmul.f64 d8, d7, d0 │ │ │ │ + vmul.f64 d7, d5, d0 │ │ │ │ + vstr d8, [sp, #48] @ 0x30 │ │ │ │ + vmul.f64 d8, d5, d13 │ │ │ │ + vstr d8, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d8, d6, d13 │ │ │ │ + vldr d6, [r5, #-120] @ 0xffffff88 │ │ │ │ + vmul.f64 d2, d6, d13 │ │ │ │ + vadd.f64 d6, d3, d4 │ │ │ │ + vsub.f64 d4, d3, d4 │ │ │ │ + vstr d6, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d6, d8, d10 │ │ │ │ + vadd.f64 d5, d1, d2 │ │ │ │ + vstr d4, [sp, #304] @ 0x130 │ │ │ │ + vmul.f64 d4, d0, d13 │ │ │ │ + vstr d6, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d6, d10, d8 │ │ │ │ + vldr d10, [sp, #64] @ 0x40 │ │ │ │ + vstr d5, [sp, #248] @ 0xf8 │ │ │ │ + vldr d8, [sp, #72] @ 0x48 │ │ │ │ vmla.f64 d4, d9, d12 │ │ │ │ - vstr d15, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d15, d13, d14 │ │ │ │ - vadd.f64 d14, d14, d13 │ │ │ │ - vstr d3, [sp, #296] @ 0x128 │ │ │ │ - vstr d15, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d15, d1, d2 │ │ │ │ - vstr d14, [sp, #288] @ 0x120 │ │ │ │ - vmul.f64 d14, d8, d10 │ │ │ │ - vstr d4, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d5, d10, d8 │ │ │ │ + vsub.f64 d8, d8, d10 │ │ │ │ + vldr d10, [sp, #8] │ │ │ │ + vstr d6, [sp, #296] @ 0x128 │ │ │ │ + vstr d4, [sp, #264] @ 0x108 │ │ │ │ vmul.f64 d4, d0, d12 │ │ │ │ - vstr d15, [sp, #240] @ 0xf0 │ │ │ │ - vldr d15, [sp, #64] @ 0x40 │ │ │ │ - vmov.f64 d3, d4 │ │ │ │ - vadd.f64 d13, d15, d14 │ │ │ │ - vnmls.f64 d3, d9, d10 │ │ │ │ - vstr d13, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d13, d14, d15 │ │ │ │ - vsub.f64 d14, d1, d2 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - vstr d13, [sp, #248] @ 0xf8 │ │ │ │ - vmul.f64 d4, d2, d10 │ │ │ │ - vstr d14, [sp, #232] @ 0xe8 │ │ │ │ - vstr d3, [sp, #264] @ 0x108 │ │ │ │ + vstr d5, [sp, #232] @ 0xe8 │ │ │ │ + vstr d8, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d8, d1, d2 │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ + vnmls.f64 d4, d9, d13 │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ + vstr d8, [sp, #240] @ 0xf0 │ │ │ │ vmul.f64 d3, d1, d12 │ │ │ │ - vldr d14, [sp, #24] │ │ │ │ - vadd.f64 d13, d3, d4 │ │ │ │ - vsub.f64 d4, d3, d4 │ │ │ │ - vmul.f64 d3, d1, d10 │ │ │ │ - vstr d4, [sp, #352] @ 0x160 │ │ │ │ + vstr d4, [sp, #272] @ 0x110 │ │ │ │ + vmul.f64 d4, d2, d13 │ │ │ │ + vadd.f64 d5, d3, d4 │ │ │ │ + vsub.f64 d3, d3, d4 │ │ │ │ vmul.f64 d4, d2, d12 │ │ │ │ - vsub.f64 d2, d3, d4 │ │ │ │ - vadd.f64 d15, d3, d4 │ │ │ │ - vmul.f64 d4, d14, d10 │ │ │ │ - vstr d2, [sp, #96] @ 0x60 │ │ │ │ vldr d2, [sp] │ │ │ │ - vstr d15, [sp, #360] @ 0x168 │ │ │ │ + vstr d5, [sp, #112] @ 0x70 │ │ │ │ + vstr d3, [sp, #352] @ 0x160 │ │ │ │ + vmul.f64 d3, d1, d13 │ │ │ │ + vsub.f64 d8, d3, d4 │ │ │ │ + vadd.f64 d6, d3, d4 │ │ │ │ vmul.f64 d3, d2, d12 │ │ │ │ - vsub.f64 d15, d3, d4 │ │ │ │ - vadd.f64 d3, d3, d4 │ │ │ │ - vmul.f64 d4, d14, d12 │ │ │ │ - vstr d3, [sp, #144] @ 0x90 │ │ │ │ - vmul.f64 d3, d2, d10 │ │ │ │ - vstr d15, [sp, #128] @ 0x80 │ │ │ │ - vldr d15, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d2, d3, d4 │ │ │ │ - vsub.f64 d4, d3, d4 │ │ │ │ - vstr d4, [sp, #152] @ 0x98 │ │ │ │ - vsub.f64 d4, d7, d6 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vstr d2, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d2, d11, d5 │ │ │ │ - vsub.f64 d5, d11, d5 │ │ │ │ - vmul.f64 d3, d10, d4 │ │ │ │ - vmul.f64 d7, d10, d6 │ │ │ │ + vmul.f64 d4, d10, d13 │ │ │ │ + vstr d8, [sp, #120] @ 0x78 │ │ │ │ + vstr d6, [sp, #360] @ 0x168 │ │ │ │ + vsub.f64 d6, d3, d4 │ │ │ │ + vadd.f64 d4, d3, d4 │ │ │ │ + vldr d8, [sp, #32] │ │ │ │ + vmul.f64 d3, d2, d13 │ │ │ │ + vstr d6, [sp, #152] @ 0x98 │ │ │ │ + vstr d4, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d4, d10, d12 │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d10, d3, d4 │ │ │ │ + vsub.f64 d3, d3, d4 │ │ │ │ + vsub.f64 d4, d7, d8 │ │ │ │ + vadd.f64 d2, d11, d6 │ │ │ │ + vsub.f64 d6, d11, d6 │ │ │ │ + vstr d10, [sp, #160] @ 0xa0 │ │ │ │ + vstr d3, [sp, #176] @ 0xb0 │ │ │ │ + vmul.f64 d3, d13, d4 │ │ │ │ vstr d6, [sp, #280] @ 0x118 │ │ │ │ - vmla.f64 d7, d12, d5 │ │ │ │ vmla.f64 d3, d12, d2 │ │ │ │ - vstr d5, [sp, #272] @ 0x110 │ │ │ │ - vstr d7, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d7, d12, d6 │ │ │ │ - vstr d3, [sp, #384] @ 0x180 │ │ │ │ + vstr d3, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d3, d12, d4 │ │ │ │ - vldr d6, [sp, #56] @ 0x38 │ │ │ │ - vmov.f64 d11, d7 │ │ │ │ - vldr d7, [sp, #32] │ │ │ │ - vnmls.f64 d3, d10, d2 │ │ │ │ - vnmls.f64 d11, d10, d5 │ │ │ │ - vstr d3, [sp, #392] @ 0x188 │ │ │ │ - vsub.f64 d3, d15, d6 │ │ │ │ - vstr d11, [sp, #112] @ 0x70 │ │ │ │ - vldr d11, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d7, d7, d11 │ │ │ │ + vnmls.f64 d3, d13, d2 │ │ │ │ + vstr d3, [sp, #384] @ 0x180 │ │ │ │ + vadd.f64 d3, d8, d7 │ │ │ │ + vmul.f64 d7, d13, d3 │ │ │ │ + vstr d3, [sp, #288] @ 0x120 │ │ │ │ + vmla.f64 d7, d12, d6 │ │ │ │ + vstr d7, [sp, #128] @ 0x80 │ │ │ │ + vmul.f64 d7, d12, d3 │ │ │ │ + vnmls.f64 d7, d13, d6 │ │ │ │ + vstr d7, [sp, #136] @ 0x88 │ │ │ │ + vldr d10, [sp, #48] @ 0x30 │ │ │ │ + str r0, [sp, #64] @ 0x40 │ │ │ │ + vldr d3, [sp, #56] @ 0x38 │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d7, d15, d10 │ │ │ │ + vsub.f64 d15, d10, d15 │ │ │ │ + vsub.f64 d6, d14, d3 │ │ │ │ + vadd.f64 d14, d14, d3 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ - vmul.f64 d7, d10, d7 │ │ │ │ - vmla.f64 d7, d12, d3 │ │ │ │ - vstr d7, [sp, #160] @ 0xa0 │ │ │ │ + vmul.f64 d7, d13, d7 │ │ │ │ + vstr d6, [sp, #208] @ 0xd0 │ │ │ │ + vstr d5, [sp, #216] @ 0xd8 │ │ │ │ + vmov.f64 d11, d7 │ │ │ │ vmul.f64 d7, d12, d5 │ │ │ │ - vstr d5, [sp, #200] @ 0xc8 │ │ │ │ - vadd.f64 d5, d15, d6 │ │ │ │ - vstr d3, [sp, #192] @ 0xc0 │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ - vnmls.f64 d7, d10, d3 │ │ │ │ - vstr d5, [sp, #320] @ 0x140 │ │ │ │ - vstr d7, [sp, #168] @ 0xa8 │ │ │ │ - vldr d7, [sp, #32] │ │ │ │ - str r3, [sp, #32] │ │ │ │ - vsub.f64 d6, d11, d7 │ │ │ │ - vmul.f64 d7, d10, d6 │ │ │ │ - vstr d6, [sp, #328] @ 0x148 │ │ │ │ - vmov.f64 d15, d7 │ │ │ │ - vmul.f64 d7, d12, d6 │ │ │ │ - vmla.f64 d15, d12, d5 │ │ │ │ - vmov.f64 d6, d7 │ │ │ │ - vnmls.f64 d6, d10, d5 │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ - vstr d15, [sp, #344] @ 0x158 │ │ │ │ - vmul.f64 d7, d5, d0 │ │ │ │ - vstr d6, [sp, #400] @ 0x190 │ │ │ │ + vldr d5, [sp, #16] │ │ │ │ + vmla.f64 d11, d12, d6 │ │ │ │ + vmov.f64 d8, d7 │ │ │ │ + vmul.f64 d7, d13, d15 │ │ │ │ + vmul.f64 d10, d5, d9 │ │ │ │ + vnmls.f64 d8, d13, d6 │ │ │ │ vmul.f64 d6, d1, d9 │ │ │ │ - vsub.f64 d15, d6, d7 │ │ │ │ + vmla.f64 d7, d12, d14 │ │ │ │ + vstr d11, [sp, #184] @ 0xb8 │ │ │ │ + vstr d8, [sp, #192] @ 0xc0 │ │ │ │ + vstr d7, [sp, #344] @ 0x158 │ │ │ │ + vmul.f64 d7, d12, d15 │ │ │ │ + vmov.f64 d8, d7 │ │ │ │ + vmul.f64 d7, d5, d0 │ │ │ │ + vnmls.f64 d8, d13, d14 │ │ │ │ + vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmul.f64 d6, d1, d0 │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vmul.f64 d7, d5, d9 │ │ │ │ - vstr d15, [sp, #408] @ 0x198 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vstr d3, [sp, #176] @ 0xb0 │ │ │ │ - vmov.f64 d1, d7 │ │ │ │ - vmul.f64 d7, d12, d7 │ │ │ │ - vmov.f64 d6, d5 │ │ │ │ - vmul.f64 d5, d10, d5 │ │ │ │ - vmla.f64 d5, d12, d15 │ │ │ │ - vnmls.f64 d7, d10, d3 │ │ │ │ - vstr d1, [sp, #184] @ 0xb8 │ │ │ │ - vstr d6, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d7, [sp, #208] @ 0xd0 │ │ │ │ + vldr d1, [sp] │ │ │ │ + vstr d8, [sp, #392] @ 0x188 │ │ │ │ + vmov.f64 d8, d7 │ │ │ │ + vadd.f64 d7, d6, d10 │ │ │ │ + vsub.f64 d10, d6, d10 │ │ │ │ + vstr d3, [sp, #400] @ 0x190 │ │ │ │ + vstr d8, [sp, #200] @ 0xc8 │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ + vmul.f64 d5, d13, d7 │ │ │ │ + vmul.f64 d7, d12, d10 │ │ │ │ + vstr d6, [sp, #408] @ 0x198 │ │ │ │ + vmla.f64 d5, d12, d3 │ │ │ │ + vmov.f64 d11, d7 │ │ │ │ vmul.f64 d7, d12, d6 │ │ │ │ - vmul.f64 d6, d10, d1 │ │ │ │ - vmov.f64 d1, d14 │ │ │ │ - vnmls.f64 d7, d10, d15 │ │ │ │ - vldr d15, [sp] │ │ │ │ + vmul.f64 d6, d13, d10 │ │ │ │ + vnmls.f64 d11, d13, d8 │ │ │ │ + vnmls.f64 d7, d13, d3 │ │ │ │ + vmul.f64 d3, d1, d9 │ │ │ │ + vstr d7, [sp, #48] @ 0x30 │ │ │ │ + vmov.f64 d7, d6 │ │ │ │ + vstr d11, [sp, #224] @ 0xe0 │ │ │ │ + vldr d11, [sp, #8] │ │ │ │ + vmla.f64 d7, d12, d8 │ │ │ │ + vmul.f64 d6, d11, d0 │ │ │ │ + vadd.f64 d8, d3, d6 │ │ │ │ + vstr d7, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d7, d3, d6 │ │ │ │ + vmul.f64 d3, d1, d0 │ │ │ │ + vmul.f64 d6, d11, d9 │ │ │ │ + vldr d1, [r3] │ │ │ │ + mov.w r3, r8, lsl #6 │ │ │ │ + add.w fp, r6, r3 │ │ │ │ + add.w sl, r7, r3 │ │ │ │ + add.w r3, sl, r2 │ │ │ │ + add.w r4, fp, r2 │ │ │ │ + vstr d7, [sp, #32] │ │ │ │ + vadd.f64 d7, d3, d6 │ │ │ │ + vsub.f64 d6, d3, d6 │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ + vstr d6, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d6, d13, d7 │ │ │ │ + vstr d8, [sp, #336] @ 0x150 │ │ │ │ + vstr d7, [sp, #368] @ 0x170 │ │ │ │ vmov.f64 d11, d6 │ │ │ │ - vmul.f64 d6, d14, d0 │ │ │ │ vmla.f64 d11, d12, d3 │ │ │ │ - vmul.f64 d3, d15, d9 │ │ │ │ - vstr d11, [sp, #216] @ 0xd8 │ │ │ │ - vsub.f64 d11, d3, d6 │ │ │ │ - vadd.f64 d6, d3, d6 │ │ │ │ - vmul.f64 d3, d15, d0 │ │ │ │ - vmul.f64 d15, d1, d9 │ │ │ │ - vstr d11, [sp, #368] @ 0x170 │ │ │ │ - vmov.f64 d14, d6 │ │ │ │ - vadd.f64 d1, d3, d15 │ │ │ │ - vsub.f64 d15, d3, d15 │ │ │ │ + vstr d11, [sp, #328] @ 0x148 │ │ │ │ + vldr d11, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d6, d12, d11 │ │ │ │ + vnmls.f64 d6, d13, d8 │ │ │ │ + vstr d6, [sp, #320] @ 0x140 │ │ │ │ + vmul.f64 d6, d12, d7 │ │ │ │ + vldr d7, [sp, #48] @ 0x30 │ │ │ │ + vnmls.f64 d6, d13, d3 │ │ │ │ vldr d3, [r0] │ │ │ │ - vstr d14, [sp, #336] @ 0x150 │ │ │ │ - vmul.f64 d6, d10, d1 │ │ │ │ - vstr d1, [sp, #376] @ 0x178 │ │ │ │ - vmla.f64 d6, d12, d11 │ │ │ │ - vstr d6, [sp, #312] @ 0x138 │ │ │ │ - vmul.f64 d6, d12, d15 │ │ │ │ - vnmls.f64 d6, d10, d14 │ │ │ │ - vstr d6, [sp, #304] @ 0x130 │ │ │ │ - vmul.f64 d6, d12, d1 │ │ │ │ - vmov.f64 d1, d6 │ │ │ │ - vmul.f64 d6, d10, d15 │ │ │ │ - vmla.f64 d6, d12, d14 │ │ │ │ - vnmls.f64 d1, d10, d11 │ │ │ │ - vstr d6, [sp, #648] @ 0x288 │ │ │ │ + mov.w r0, r8, lsl #3 │ │ │ │ + add.w r1, r7, r0 │ │ │ │ + add.w ip, r0, r8 │ │ │ │ + vstr d6, [sp, #632] @ 0x278 │ │ │ │ + vmul.f64 d6, d13, d11 │ │ │ │ + vmov.f64 d11, d6 │ │ │ │ vmul.f64 d6, d7, d3 │ │ │ │ - vstr d1, [sp, #640] @ 0x280 │ │ │ │ - vldr d1, [r3] │ │ │ │ - mov.w r3, r9, lsl #6 │ │ │ │ - add.w lr, r7, r3 │ │ │ │ - add.w ip, r8, r3 │ │ │ │ - add.w r4, lr, r2 │ │ │ │ - add.w r5, ip, r2 │ │ │ │ + vmla.f64 d11, d12, d8 │ │ │ │ vmla.f64 d6, d5, d1 │ │ │ │ vmul.f64 d1, d7, d1 │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ - mov.w r3, r9, lsl #3 │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ - adds r0, r7, r3 │ │ │ │ - add r3, r8 │ │ │ │ vnmls.f64 d1, d5, d3 │ │ │ │ - vldr d3, [lr] │ │ │ │ - vldr d5, [ip] │ │ │ │ + vstr d11, [sp, #640] @ 0x280 │ │ │ │ + vldr d3, [fp] │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ + mov.w r2, #200 @ 0xc8 │ │ │ │ + vldr d5, [sl] │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ + vldr d8, [sp, #80] @ 0x50 │ │ │ │ + str r3, [sp, #104] @ 0x68 │ │ │ │ + vldr d11, [sp, #88] @ 0x58 │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d7, d4, d5 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ vmla.f64 d7, d2, d3 │ │ │ │ - vldr d3, [r5] │ │ │ │ + vldr d3, [r3] │ │ │ │ vnmls.f64 d4, d2, d5 │ │ │ │ + mul.w r3, r2, r8 │ │ │ │ vldr d2, [r4] │ │ │ │ - vldr d14, [sp, #80] @ 0x50 │ │ │ │ - vldr d11, [sp, #72] @ 0x48 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d5, d14, d3 │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ - vmla.f64 d5, d11, d2 │ │ │ │ - vmul.f64 d2, d14, d2 │ │ │ │ - vldr d14, [r7] │ │ │ │ - vnmls.f64 d2, d11, d3 │ │ │ │ - vadd.f64 d14, d14, d6 │ │ │ │ + add.w r4, r6, r0 │ │ │ │ + sub.w r0, r0, r8 │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d5, d11, d3 │ │ │ │ + vmla.f64 d5, d8, d2 │ │ │ │ + vmul.f64 d2, d11, d2 │ │ │ │ + vldr d11, [r6] │ │ │ │ + vnmls.f64 d2, d8, d3 │ │ │ │ + vadd.f64 d11, d11, d6 │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d11, d14, d3 │ │ │ │ - vsub.f64 d14, d14, d3 │ │ │ │ - vstr d14, [sp, #784] @ 0x310 │ │ │ │ - vldr d14, [r8] │ │ │ │ + vadd.f64 d8, d11, d3 │ │ │ │ + vsub.f64 d11, d11, d3 │ │ │ │ + vstr d8, [sp, #768] @ 0x300 │ │ │ │ vstr d11, [sp, #776] @ 0x308 │ │ │ │ - vldr d11, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d3, d14, d1 │ │ │ │ - vadd.f64 d1, d14, d1 │ │ │ │ - vldr d14, [r6, #-120] @ 0xffffff88 │ │ │ │ + vldr d11, [r7] │ │ │ │ + vldr d8, [sp, #120] @ 0x78 │ │ │ │ + vsub.f64 d3, d11, d1 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ - vstr d7, [sp, #800] @ 0x320 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vstr d5, [sp, #792] @ 0x318 │ │ │ │ + vstr d5, [sp, #784] @ 0x310 │ │ │ │ + vstr d7, [sp, #792] @ 0x318 │ │ │ │ + vldr d7, [r6] │ │ │ │ + vldr d5, [r1] │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d4, d2 │ │ │ │ vadd.f64 d2, d4, d2 │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d11, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d7, [sp, #816] @ 0x330 │ │ │ │ + vstr d11, [sp, #800] @ 0x320 │ │ │ │ + vstr d7, [sp, #808] @ 0x328 │ │ │ │ + vldr d7, [r7] │ │ │ │ + vadd.f64 d1, d7, d1 │ │ │ │ vadd.f64 d7, d2, d1 │ │ │ │ - vstr d5, [sp, #808] @ 0x328 │ │ │ │ vsub.f64 d2, d1, d2 │ │ │ │ + vstr d7, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d2, [sp, #816] @ 0x330 │ │ │ │ + vldr d2, [r5, #-120] @ 0xffffff88 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r6, r3 │ │ │ │ + add r3, r7 │ │ │ │ + str r4, [sp, #96] @ 0x60 │ │ │ │ + str r3, [sp, #108] @ 0x6c │ │ │ │ + vmul.f64 d6, d2, d5 │ │ │ │ + vmla.f64 d6, d4, d7 │ │ │ │ + vmul.f64 d7, d2, d7 │ │ │ │ + vnmls.f64 d7, d4, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - mul.w r3, sl, r9 │ │ │ │ - mov.w sl, #136 @ 0x88 │ │ │ │ - vstr d7, [sp, #424] @ 0x1a8 │ │ │ │ - add.w r5, r8, r3 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vmul.f64 d6, d14, d5 │ │ │ │ - adds r4, r7, r3 │ │ │ │ - mul.w r3, sl, r9 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vmla.f64 d6, d8, d7 │ │ │ │ - vmul.f64 d7, d14, d7 │ │ │ │ - vldr d14, [sp, #96] @ 0x60 │ │ │ │ - adds r1, r7, r3 │ │ │ │ - add r3, r8 │ │ │ │ + add.w r3, lr, r8 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r1, r6, r3 │ │ │ │ + add r3, r7 │ │ │ │ + vldr d11, [sp, #112] @ 0x70 │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ + vmul.f64 d2, d8, d5 │ │ │ │ + vldr d1, [sp, #128] @ 0x80 │ │ │ │ str r3, [sp, #120] @ 0x78 │ │ │ │ - vstr d2, [sp, #824] @ 0x338 │ │ │ │ - vnmls.f64 d7, d8, d5 │ │ │ │ - vldr d5, [r4] │ │ │ │ - vmul.f64 d1, d14, d4 │ │ │ │ - vldr d8, [sp, #104] @ 0x68 │ │ │ │ - vldr d3, [r1] │ │ │ │ - vmla.f64 d1, d13, d5 │ │ │ │ - vmul.f64 d5, d14, d5 │ │ │ │ - str r4, [sp, #80] @ 0x50 │ │ │ │ - str r5, [sp, #92] @ 0x5c │ │ │ │ - str r1, [sp, #96] @ 0x60 │ │ │ │ - vnmls.f64 d5, d13, d4 │ │ │ │ - vldr d4, [r3] │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - vmul.f64 d2, d11, d4 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - vmla.f64 d2, d8, d3 │ │ │ │ - vmul.f64 d3, d11, d3 │ │ │ │ - adds r0, r7, r3 │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - str r0, [sp, #104] @ 0x68 │ │ │ │ - movs r3, #248 @ 0xf8 │ │ │ │ - str r4, [sp, #112] @ 0x70 │ │ │ │ - vnmls.f64 d3, d8, d4 │ │ │ │ - vldr d8, [r0] │ │ │ │ - vldr d13, [r4] │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - adds r5, r7, r3 │ │ │ │ - vmul.f64 d4, d0, d13 │ │ │ │ - movs r3, #184 @ 0xb8 │ │ │ │ - vmla.f64 d4, d9, d8 │ │ │ │ - vmul.f64 d8, d0, d8 │ │ │ │ - str r5, [sp, #124] @ 0x7c │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - str r1, [sp, #880] @ 0x370 │ │ │ │ - vnmls.f64 d8, d9, d13 │ │ │ │ - vadd.f64 d9, d6, d2 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ - vldr d2, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d0, d1, d4 │ │ │ │ - vsub.f64 d4, d4, d1 │ │ │ │ - vadd.f64 d13, d9, d0 │ │ │ │ - vsub.f64 d9, d9, d0 │ │ │ │ - vadd.f64 d0, d5, d8 │ │ │ │ - vsub.f64 d8, d8, d5 │ │ │ │ + vmul.f64 d8, d8, d4 │ │ │ │ + vmla.f64 d2, d11, d4 │ │ │ │ + vldr d4, [r1] │ │ │ │ + vnmls.f64 d8, d11, d5 │ │ │ │ + vldr d5, [r3] │ │ │ │ + mov.w r3, ip, lsl #3 │ │ │ │ + mov.w ip, ip, lsl #4 │ │ │ │ + vldr d11, [sp, #136] @ 0x88 │ │ │ │ + add.w r1, r7, r3 │ │ │ │ + add.w r4, r6, r3 │ │ │ │ + mov.w r3, r8, lsl #5 │ │ │ │ + str r4, [sp, #128] @ 0x80 │ │ │ │ + str r1, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d3, d11, d5 │ │ │ │ + vmla.f64 d3, d1, d4 │ │ │ │ + vmul.f64 d4, d11, d4 │ │ │ │ + vldr d11, [r4] │ │ │ │ + vnmls.f64 d4, d1, d5 │ │ │ │ + vldr d1, [r1] │ │ │ │ + sub.w r1, r3, r8 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r4, r6, r1 │ │ │ │ + add r1, r7 │ │ │ │ + strd r4, r1, [sp, #144] @ 0x90 │ │ │ │ + vmul.f64 d5, d0, d1 │ │ │ │ + vmul.f64 d0, d0, d11 │ │ │ │ + vmla.f64 d5, d9, d11 │ │ │ │ + vnmls.f64 d0, d9, d1 │ │ │ │ + vadd.f64 d9, d6, d3 │ │ │ │ + vsub.f64 d6, d6, d3 │ │ │ │ + vadd.f64 d1, d2, d5 │ │ │ │ + vsub.f64 d5, d5, d2 │ │ │ │ + vadd.f64 d11, d9, d1 │ │ │ │ + vsub.f64 d9, d9, d1 │ │ │ │ + vadd.f64 d1, d8, d0 │ │ │ │ + vsub.f64 d0, d0, d8 │ │ │ │ + vstr d11, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d9, [sp, #432] @ 0x1b0 │ │ │ │ + vadd.f64 d9, d7, d4 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vadd.f64 d2, d7, d5 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vsub.f64 d11, d9, d1 │ │ │ │ + vadd.f64 d9, d9, d1 │ │ │ │ + vstr d7, [sp, #456] @ 0x1c8 │ │ │ │ + vsub.f64 d7, d6, d0 │ │ │ │ + vadd.f64 d0, d6, d0 │ │ │ │ + vldr d6, [r4] │ │ │ │ + vstr d2, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d2, [sp, #152] @ 0x98 │ │ │ │ vstr d9, [sp, #440] @ 0x1b8 │ │ │ │ - vadd.f64 d9, d7, d3 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vstr d13, [sp, #432] @ 0x1b0 │ │ │ │ - vsub.f64 d14, d6, d8 │ │ │ │ - vadd.f64 d8, d6, d8 │ │ │ │ - vldr d6, [r5] │ │ │ │ - adds r5, r7, r3 │ │ │ │ - vsub.f64 d11, d9, d0 │ │ │ │ - vadd.f64 d0, d9, d0 │ │ │ │ - vadd.f64 d13, d7, d4 │ │ │ │ - add r3, r8 │ │ │ │ - vldr d9, [sp, #152] @ 0x98 │ │ │ │ - vstr d8, [sp, #840] @ 0x348 │ │ │ │ - vstr d0, [sp, #448] @ 0x1c0 │ │ │ │ - vsub.f64 d0, d7, d4 │ │ │ │ + vldr d9, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [sp, #464] @ 0x1d0 │ │ │ │ vldr d7, [r1] │ │ │ │ - movs r1, #48 @ 0x30 │ │ │ │ - vstr d11, [sp, #832] @ 0x340 │ │ │ │ - vldr d11, [sp, #168] @ 0xa8 │ │ │ │ - vstr d0, [sp, #464] @ 0x1d0 │ │ │ │ - mul.w r1, r1, r9 │ │ │ │ - vldr d0, [sp, #136] @ 0x88 │ │ │ │ - str r3, [sp, #136] @ 0x88 │ │ │ │ - add.w sl, r7, r1 │ │ │ │ - vldr d8, [sp, #160] @ 0xa0 │ │ │ │ - add r1, r8 │ │ │ │ + mul.w r1, r9, r8 │ │ │ │ + vstr d11, [sp, #824] @ 0x338 │ │ │ │ + vstr d0, [sp, #832] @ 0x340 │ │ │ │ + vldr d0, [sp, #160] @ 0xa0 │ │ │ │ + add.w r4, r6, r1 │ │ │ │ + add r1, r7 │ │ │ │ + str r4, [sp, #152] @ 0x98 │ │ │ │ + str r1, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d3, d0, d7 │ │ │ │ - str r5, [sp, #128] @ 0x80 │ │ │ │ vmla.f64 d3, d2, d6 │ │ │ │ vmul.f64 d6, d0, d6 │ │ │ │ - vldr d0, [sp, #144] @ 0x90 │ │ │ │ - vstr d13, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d14, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d0, [sp, #168] @ 0xa8 │ │ │ │ vnmls.f64 d6, d2, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ - vldr d2, [r5] │ │ │ │ + vldr d7, [r1] │ │ │ │ + sub.w r1, lr, r8 │ │ │ │ + vldr d2, [r4] │ │ │ │ + mov.w r4, r1, lsl #3 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + add.w r2, r6, r4 │ │ │ │ vmul.f64 d1, d9, d7 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ + str r2, [sp, #168] @ 0xa8 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, r7, r4 │ │ │ │ + mov.w r4, r0, lsl #3 │ │ │ │ + vldr d11, [sp, #184] @ 0xb8 │ │ │ │ + str r2, [sp, #176] @ 0xb0 │ │ │ │ vmla.f64 d1, d0, d2 │ │ │ │ vmul.f64 d2, d9, d2 │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - adds r0, r7, r3 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ - str r0, [sp, #144] @ 0x90 │ │ │ │ - str r4, [sp, #152] @ 0x98 │ │ │ │ + vldr d9, [sp, #192] @ 0xc0 │ │ │ │ vnmls.f64 d2, d0, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vldr d4, [r0] │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - vmul.f64 d0, d11, d7 │ │ │ │ - adds r5, r7, r3 │ │ │ │ - vmla.f64 d0, d8, d4 │ │ │ │ - vmul.f64 d4, d11, d4 │ │ │ │ - add r3, r8 │ │ │ │ - vldr d11, [sp, #184] @ 0xb8 │ │ │ │ - str r5, [sp, #160] @ 0xa0 │ │ │ │ - str r3, [sp, #168] @ 0xa8 │ │ │ │ - vnmls.f64 d4, d8, d7 │ │ │ │ - vldr d8, [r3] │ │ │ │ - vldr d7, [r5] │ │ │ │ - mov.w r3, r9, lsl #5 │ │ │ │ - vldr d9, [sp, #176] @ 0xb0 │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - vmul.f64 d5, d11, d8 │ │ │ │ - adds r0, r7, r3 │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - str r4, [sp, #184] @ 0xb8 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, r6, r4 │ │ │ │ + str r2, [sp, #184] @ 0xb8 │ │ │ │ + vmul.f64 d0, d9, d7 │ │ │ │ + vmla.f64 d0, d11, d4 │ │ │ │ + vmul.f64 d4, d9, d4 │ │ │ │ + vldr d9, [sp, #200] @ 0xc8 │ │ │ │ + vnmls.f64 d4, d11, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, r7, r4 │ │ │ │ + vldr d8, [r2] │ │ │ │ + str r2, [sp, #192] @ 0xc0 │ │ │ │ + add.w r2, r6, r3 │ │ │ │ + add r3, r7 │ │ │ │ + str r2, [sp, #200] @ 0xc8 │ │ │ │ + str r3, [sp, #872] @ 0x368 │ │ │ │ + vmul.f64 d5, d10, d8 │ │ │ │ vmla.f64 d5, d9, d7 │ │ │ │ - vmul.f64 d7, d11, d7 │ │ │ │ - str r0, [sp, #176] @ 0xb0 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - vldr d13, [sp, #224] @ 0xe0 │ │ │ │ + vmul.f64 d7, d10, d7 │ │ │ │ vnmls.f64 d7, d9, d8 │ │ │ │ vadd.f64 d9, d3, d0 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - adds r5, r7, r3 │ │ │ │ - add r3, r8 │ │ │ │ vadd.f64 d8, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vadd.f64 d11, d9, d8 │ │ │ │ + vadd.f64 d10, d9, d8 │ │ │ │ vsub.f64 d9, d9, d8 │ │ │ │ vadd.f64 d8, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vstr d9, [sp, #488] @ 0x1e8 │ │ │ │ - vadd.f64 d9, d6, d4 │ │ │ │ + vstr d10, [sp, #472] @ 0x1d8 │ │ │ │ vsub.f64 d0, d3, d7 │ │ │ │ + vstr d9, [sp, #480] @ 0x1e0 │ │ │ │ + vadd.f64 d9, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vadd.f64 d7, d3, d7 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - str r3, [sp, #24] │ │ │ │ - vstr d11, [sp, #480] @ 0x1e0 │ │ │ │ - vsub.f64 d11, d9, d8 │ │ │ │ + vsub.f64 d10, d9, d8 │ │ │ │ + vadd.f64 d9, d9, d8 │ │ │ │ vsub.f64 d2, d6, d5 │ │ │ │ + vstr d0, [sp, #504] @ 0x1f8 │ │ │ │ + vadd.f64 d0, d3, d7 │ │ │ │ + vstr d10, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d10, [sp, #8] │ │ │ │ + vstr d9, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d7, [r2] │ │ │ │ vstr d0, [sp, #512] @ 0x200 │ │ │ │ - vstr d7, [sp, #520] @ 0x208 │ │ │ │ - vadd.f64 d7, d6, d5 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vadd.f64 d8, d9, d8 │ │ │ │ + vadd.f64 d0, d6, d5 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, r8, r8, lsl #1 │ │ │ │ vldr d5, [sp] │ │ │ │ - vldr d0, [sp, #200] @ 0xc8 │ │ │ │ - vstr d7, [sp, #528] @ 0x210 │ │ │ │ - vmul.f64 d3, d4, d6 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vstr d2, [sp, #536] @ 0x218 │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ + mov.w r4, r3, lsl #5 │ │ │ │ + add.w r2, r6, r4 │ │ │ │ + vstr d2, [sp, #528] @ 0x210 │ │ │ │ + vmul.f64 d3, d10, d6 │ │ │ │ + str r2, [sp, #0] │ │ │ │ + vstr d0, [sp, #520] @ 0x208 │ │ │ │ + vldr d2, [sp, #208] @ 0xd0 │ │ │ │ + vldr d0, [sp, #216] @ 0xd8 │ │ │ │ vmla.f64 d3, d5, d7 │ │ │ │ - vmul.f64 d7, d4, d7 │ │ │ │ - vstr d8, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d8, [sp, #208] @ 0xd0 │ │ │ │ - vldr d4, [sp, #216] @ 0xd8 │ │ │ │ + vmul.f64 d7, d10, d7 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - movs r3, #160 @ 0xa0 │ │ │ │ - vldr d5, [r5] │ │ │ │ - str r5, [sp, #0] │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, r7, r4 │ │ │ │ + add.w r4, r8, r8, lsl #2 │ │ │ │ + vldr d6, [r2] │ │ │ │ + mov.w r9, r4, lsl #5 │ │ │ │ + str r2, [sp, #8] │ │ │ │ + add.w r2, r6, r9 │ │ │ │ + str r2, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d1, d0, d6 │ │ │ │ - vstr d11, [sp, #496] @ 0x1f0 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ vmla.f64 d1, d2, d5 │ │ │ │ vmul.f64 d5, d0, d5 │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - adds r0, r7, r3 │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ - str r0, [sp, #192] @ 0xc0 │ │ │ │ - str r4, [sp, #200] @ 0xc8 │ │ │ │ vnmls.f64 d5, d2, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d2, [r0] │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - vmul.f64 d0, d8, d6 │ │ │ │ - adds r5, r7, r3 │ │ │ │ - vmla.f64 d0, d4, d2 │ │ │ │ - add r3, r8 │ │ │ │ - vmul.f64 d2, d8, d2 │ │ │ │ - str r5, [sp, #208] @ 0xd0 │ │ │ │ - str r3, [sp, #216] @ 0xd8 │ │ │ │ - vldr d8, [r3] │ │ │ │ - mov.w r3, r9, lsl #4 │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - adds r0, r7, r3 │ │ │ │ - vnmls.f64 d2, d4, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vldr d14, [sp, #232] @ 0xe8 │ │ │ │ - vmul.f64 d4, d13, d8 │ │ │ │ - movs r3, #208 @ 0xd0 │ │ │ │ - str r4, [sp, #232] @ 0xe8 │ │ │ │ - str r0, [sp, #224] @ 0xe0 │ │ │ │ - vmla.f64 d4, d14, d6 │ │ │ │ - vmul.f64 d6, d13, d6 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - vldr d13, [sp, #248] @ 0xf8 │ │ │ │ - adds r5, r7, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vnmls.f64 d6, d14, d8 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, r7, r9 │ │ │ │ + mov.w r9, r0, lsl #5 │ │ │ │ + str r2, [sp, #216] @ 0xd8 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r6, r9 │ │ │ │ + add r9, r7 │ │ │ │ + vldr d11, [sp, #224] @ 0xe0 │ │ │ │ + str r2, [sp, #224] @ 0xe0 │ │ │ │ + vldr d8, [r9] │ │ │ │ + vldr d10, [sp, #312] @ 0x138 │ │ │ │ + vmul.f64 d0, d11, d6 │ │ │ │ + vldr d9, [sp, #240] @ 0xf0 │ │ │ │ + vmla.f64 d0, d10, d2 │ │ │ │ + vmul.f64 d2, d11, d2 │ │ │ │ + vldr d11, [sp, #232] @ 0xe8 │ │ │ │ + vnmls.f64 d2, d10, d6 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r6, lr │ │ │ │ + vmul.f64 d4, d11, d8 │ │ │ │ + str r2, [sp, #232] @ 0xe8 │ │ │ │ + vmla.f64 d4, d9, d6 │ │ │ │ + vmul.f64 d6, d11, d6 │ │ │ │ + vnmls.f64 d6, d9, d8 │ │ │ │ vadd.f64 d8, d3, d0 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ vadd.f64 d9, d1, d4 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - str r3, [sp, #16] │ │ │ │ - vadd.f64 d14, d8, d9 │ │ │ │ - vsub.f64 d8, d9, d8 │ │ │ │ - vadd.f64 d9, d7, d2 │ │ │ │ - vsub.f64 d7, d7, d2 │ │ │ │ - vstr d8, [sp, #848] @ 0x350 │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ + vadd.f64 d11, d8, d9 │ │ │ │ + vstr d11, [sp, #536] @ 0x218 │ │ │ │ + vsub.f64 d11, d9, d8 │ │ │ │ vadd.f64 d8, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vadd.f64 d9, d7, d2 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + vldr d2, [sp, #256] @ 0x100 │ │ │ │ + vstr d11, [sp, #840] @ 0x348 │ │ │ │ + vadd.f64 d5, d4, d6 │ │ │ │ + vsub.f64 d10, d9, d8 │ │ │ │ vsub.f64 d0, d7, d3 │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ - vstr d14, [sp, #544] @ 0x220 │ │ │ │ - vldr d14, [sp, #240] @ 0xf0 │ │ │ │ - vldr d3, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d11, d9, d8 │ │ │ │ - vsub.f64 d5, d4, d6 │ │ │ │ - vstr d0, [sp, #560] @ 0x230 │ │ │ │ - vadd.f64 d0, d4, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ + vadd.f64 d11, d7, d3 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, r7, lr │ │ │ │ + mov.w lr, #208 @ 0xd0 │ │ │ │ vadd.f64 d9, d9, d8 │ │ │ │ - vstr d7, [sp, #568] @ 0x238 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vstr d5, [sp, #584] @ 0x248 │ │ │ │ + mul.w lr, lr, r8 │ │ │ │ + str r2, [sp, #240] @ 0xf0 │ │ │ │ + vstr d5, [sp, #568] @ 0x238 │ │ │ │ + vsub.f64 d5, d4, d6 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r6, lr │ │ │ │ + vstr d9, [sp, #544] @ 0x220 │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + str r2, [sp, #16] │ │ │ │ + vstr d0, [sp, #552] @ 0x228 │ │ │ │ + vstr d11, [sp, #560] @ 0x230 │ │ │ │ + vstr d5, [sp, #576] @ 0x240 │ │ │ │ + vstr d10, [sp, #848] @ 0x350 │ │ │ │ vmul.f64 d5, d4, d6 │ │ │ │ - vstr d0, [sp, #576] @ 0x240 │ │ │ │ vmla.f64 d5, d1, d7 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vldr d8, [sp, #256] @ 0x100 │ │ │ │ - str r5, [sp, #8] │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, r7, lr │ │ │ │ + str r2, [sp, #24] │ │ │ │ vnmls.f64 d7, d1, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ - vstr d9, [sp, #552] @ 0x228 │ │ │ │ - vldr d9, [sp, #280] @ 0x118 │ │ │ │ - vmul.f64 d0, d13, d6 │ │ │ │ - vstr d11, [sp, #856] @ 0x358 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - vmla.f64 d0, d14, d4 │ │ │ │ - vmul.f64 d4, d13, d4 │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - adds r0, r7, r3 │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - str r0, [sp, #240] @ 0xf0 │ │ │ │ - str r4, [sp, #248] @ 0xf8 │ │ │ │ - vnmls.f64 d4, d14, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d2, [r0] │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - vmul.f64 d1, d3, d6 │ │ │ │ - adds r5, r7, r3 │ │ │ │ - vmla.f64 d1, d8, d2 │ │ │ │ - vmul.f64 d2, d3, d2 │ │ │ │ - add r3, r8 │ │ │ │ - str r5, [sp, #256] @ 0x100 │ │ │ │ - str r3, [sp, #264] @ 0x108 │ │ │ │ - vnmls.f64 d2, d8, d6 │ │ │ │ - vldr d8, [r3] │ │ │ │ - vldr d6, [r5] │ │ │ │ - movs r3, #240 @ 0xf0 │ │ │ │ - vldr d13, [sp, #272] @ 0x110 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r6, ip │ │ │ │ + vldr d1, [sp, #248] @ 0xf8 │ │ │ │ + str r2, [sp, #248] @ 0xf8 │ │ │ │ + vmul.f64 d0, d2, d6 │ │ │ │ + vmla.f64 d0, d1, d4 │ │ │ │ + vmul.f64 d4, d2, d4 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, r7, ip │ │ │ │ + mov.w ip, r4, lsl #4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r2, [sp, #256] @ 0x100 │ │ │ │ + add.w lr, r6, r4 │ │ │ │ + vnmls.f64 d4, d1, d6 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r6, ip │ │ │ │ + vldr d9, [sp, #272] @ 0x110 │ │ │ │ + vldr d10, [sp, #264] @ 0x108 │ │ │ │ + str r2, [sp, #264] @ 0x108 │ │ │ │ + vmul.f64 d1, d9, d6 │ │ │ │ + vmla.f64 d1, d10, d2 │ │ │ │ + vmul.f64 d2, d9, d2 │ │ │ │ + vldr d9, [sp, #288] @ 0x120 │ │ │ │ + vnmls.f64 d2, d10, d6 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r7, ip │ │ │ │ + add.w ip, r7, r4 │ │ │ │ + vldr d8, [r2] │ │ │ │ + str r2, [sp, #272] @ 0x110 │ │ │ │ + add.w r2, r6, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vldr d10, [sp, #280] @ 0x118 │ │ │ │ + str r2, [sp, #280] @ 0x118 │ │ │ │ + str r1, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d3, d9, d8 │ │ │ │ - vldr d11, [sp, #320] @ 0x140 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - vmla.f64 d3, d13, d6 │ │ │ │ + vmla.f64 d3, d10, d6 │ │ │ │ vmul.f64 d6, d9, d6 │ │ │ │ vadd.f64 d9, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - adds r0, r7, r3 │ │ │ │ - movs r3, #176 @ 0xb0 │ │ │ │ - str r0, [sp, #272] @ 0x110 │ │ │ │ - vnmls.f64 d6, d13, d8 │ │ │ │ - str r4, [sp, #280] @ 0x118 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ + vldr d1, [sp, #296] @ 0x128 │ │ │ │ + vnmls.f64 d6, d10, d8 │ │ │ │ vadd.f64 d8, d0, d3 │ │ │ │ - add.w r5, r8, r3 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - add.w fp, r7, r3 │ │ │ │ - movs r3, #112 @ 0x70 │ │ │ │ - vadd.f64 d13, d9, d8 │ │ │ │ - vsub.f64 d14, d9, d8 │ │ │ │ - vadd.f64 d9, d7, d2 │ │ │ │ + vadd.f64 d10, d9, d8 │ │ │ │ + vsub.f64 d9, d9, d8 │ │ │ │ vadd.f64 d8, d4, d6 │ │ │ │ - vsub.f64 d7, d7, d2 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d2, [sp, #304] @ 0x130 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - vstr d13, [sp, #592] @ 0x250 │ │ │ │ - vsub.f64 d13, d9, d8 │ │ │ │ - vstr d14, [sp, #864] @ 0x360 │ │ │ │ + vstr d10, [sp, #584] @ 0x248 │ │ │ │ + vstr d9, [sp, #856] @ 0x358 │ │ │ │ + vadd.f64 d9, d7, d2 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vldr d14, [sp, #296] @ 0x128 │ │ │ │ + vldr d6, [r2] │ │ │ │ + vsub.f64 d0, d7, d3 │ │ │ │ + vadd.f64 d2, d7, d3 │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov.w r1, #176 @ 0xb0 │ │ │ │ + vsub.f64 d10, d9, d8 │ │ │ │ vadd.f64 d8, d9, d8 │ │ │ │ - vldr d6, [r0] │ │ │ │ - adds r0, r7, r3 │ │ │ │ - vstr d13, [sp, #872] @ 0x368 │ │ │ │ - vadd.f64 d13, d7, d3 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vstr d4, [sp, #624] @ 0x270 │ │ │ │ - vldr d4, [sp, #288] @ 0x120 │ │ │ │ - add r3, r8 │ │ │ │ - vstr d5, [sp, #632] @ 0x278 │ │ │ │ - vstr d8, [sp, #600] @ 0x258 │ │ │ │ - vstr d7, [sp, #616] @ 0x268 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vldr d8, [sp, #648] @ 0x288 │ │ │ │ - vldr d9, [sp, #640] @ 0x280 │ │ │ │ - vmul.f64 d5, d4, d7 │ │ │ │ - str r3, [sp, #304] @ 0x130 │ │ │ │ - vmla.f64 d5, d14, d6 │ │ │ │ - vmul.f64 d6, d4, d6 │ │ │ │ - vldr d4, [fp] │ │ │ │ - str r5, [sp, #288] @ 0x120 │ │ │ │ - str r0, [sp, #296] @ 0x128 │ │ │ │ - vnmls.f64 d6, d14, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vstr d13, [sp, #608] @ 0x260 │ │ │ │ - vmul.f64 d0, d2, d7 │ │ │ │ - vmla.f64 d0, d8, d4 │ │ │ │ - vmul.f64 d4, d2, d4 │ │ │ │ - vldr d2, [r0] │ │ │ │ - vnmls.f64 d4, d8, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - vldr d8, [sp, #312] @ 0x138 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ + vstr d5, [sp, #624] @ 0x270 │ │ │ │ + mul.w r1, r1, r8 │ │ │ │ + vmul.f64 d5, d1, d7 │ │ │ │ + add.w r2, r6, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vstr d0, [sp, #608] @ 0x260 │ │ │ │ + vldr d0, [sp, #304] @ 0x130 │ │ │ │ + str r2, [sp, #296] @ 0x128 │ │ │ │ + vstr d10, [sp, #864] @ 0x360 │ │ │ │ + vldr d10, [sp, #320] @ 0x140 │ │ │ │ + vstr d2, [sp, #600] @ 0x258 │ │ │ │ + vldr d2, [sp, #640] @ 0x280 │ │ │ │ + vmla.f64 d5, d0, d6 │ │ │ │ + vmul.f64 d6, d1, d6 │ │ │ │ + vstr d4, [sp, #616] @ 0x268 │ │ │ │ + vldr d4, [r2] │ │ │ │ + str r1, [sp, #304] @ 0x130 │ │ │ │ + vstr d8, [sp, #592] @ 0x250 │ │ │ │ + vnmls.f64 d6, d0, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r6, r0 │ │ │ │ + add r0, r7 │ │ │ │ str r1, [sp, #312] @ 0x138 │ │ │ │ - vmul.f64 d1, d9, d7 │ │ │ │ - vmla.f64 d1, d8, d2 │ │ │ │ - vmul.f64 d2, d9, d2 │ │ │ │ + str r0, [sp, #320] @ 0x140 │ │ │ │ + vmul.f64 d0, d10, d7 │ │ │ │ + vmla.f64 d0, d2, d4 │ │ │ │ + vmul.f64 d4, d10, d4 │ │ │ │ + vnmls.f64 d4, d2, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r3, lsl #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d2, [r1] │ │ │ │ + add.w r1, r6, r0 │ │ │ │ + add r0, r7 │ │ │ │ + vldr d10, [sp, #632] @ 0x278 │ │ │ │ + vldr d8, [r0] │ │ │ │ vldr d9, [sp, #328] @ 0x148 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - adds r5, r7, r3 │ │ │ │ - vnmls.f64 d2, d8, d7 │ │ │ │ - vldr d8, [r1] │ │ │ │ - vldr d7, [sl] │ │ │ │ - adds r3, r5, r2 │ │ │ │ - adds r0, r4, r2 │ │ │ │ - vmul.f64 d3, d9, d8 │ │ │ │ - vmla.f64 d3, d11, d7 │ │ │ │ - vmul.f64 d7, d9, d7 │ │ │ │ + str r1, [sp, #328] @ 0x148 │ │ │ │ + vmul.f64 d1, d10, d7 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ + vmul.f64 d3, d15, d8 │ │ │ │ + vmla.f64 d1, d9, d2 │ │ │ │ + vmul.f64 d2, d10, d2 │ │ │ │ + add.w r4, lr, r2 │ │ │ │ + vnmls.f64 d2, d9, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ vadd.f64 d9, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vnmls.f64 d7, d11, d8 │ │ │ │ + vmla.f64 d3, d14, d7 │ │ │ │ + vmul.f64 d7, d15, d7 │ │ │ │ + vnmls.f64 d7, d14, d8 │ │ │ │ vadd.f64 d8, d0, d3 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - vadd.f64 d14, d9, d8 │ │ │ │ - vsub.f64 d8, d9, d8 │ │ │ │ - vadd.f64 d9, d6, d2 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ - vstr d14, [sp, #640] @ 0x280 │ │ │ │ + vldr d0, [sp, #392] @ 0x188 │ │ │ │ vadd.f64 d14, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vadd.f64 d2, d6, d3 │ │ │ │ - vsub.f64 d6, d6, d3 │ │ │ │ - vstr d8, [sp, #648] @ 0x288 │ │ │ │ - str r3, [sp, #320] @ 0x140 │ │ │ │ - vsub.f64 d8, d9, d14 │ │ │ │ - vldr d0, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d15, d9, d8 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vadd.f64 d14, d9, d14 │ │ │ │ + vldr d7, [ip] │ │ │ │ + vstr d15, [sp, #632] @ 0x278 │ │ │ │ + vsub.f64 d15, d9, d8 │ │ │ │ + vadd.f64 d9, d6, d2 │ │ │ │ + vsub.f64 d6, d6, d2 │ │ │ │ vldr d5, [sp, #336] @ 0x150 │ │ │ │ - vstr d6, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vmul.f64 d3, d15, d7 │ │ │ │ - vstr d4, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d4, [r3] │ │ │ │ - movs r3, #232 @ 0xe8 │ │ │ │ - vmla.f64 d3, d5, d6 │ │ │ │ - vmul.f64 d6, d15, d6 │ │ │ │ - str r0, [sp, #328] @ 0x148 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - vstr d8, [sp, #656] @ 0x290 │ │ │ │ - vstr d1, [sp, #688] @ 0x2b0 │ │ │ │ - vmov.f64 d15, d6 │ │ │ │ - vldr d6, [sp, #400] @ 0x190 │ │ │ │ + vldr d2, [sp, #344] @ 0x158 │ │ │ │ + vstr d15, [sp, #640] @ 0x280 │ │ │ │ + vsub.f64 d15, d9, d14 │ │ │ │ + vadd.f64 d14, d9, d14 │ │ │ │ + vstr d4, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ + vstr d15, [sp, #648] @ 0x288 │ │ │ │ + vadd.f64 d15, d6, d3 │ │ │ │ + vsub.f64 d6, d6, d3 │ │ │ │ + vstr d1, [sp, #680] @ 0x2a8 │ │ │ │ + vmul.f64 d3, d4, d7 │ │ │ │ vldr d1, [sp, #360] @ 0x168 │ │ │ │ - vstr d2, [sp, #664] @ 0x298 │ │ │ │ - vldr d13, [sp, #376] @ 0x178 │ │ │ │ - vnmls.f64 d15, d5, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - adds r0, r7, r3 │ │ │ │ - add r3, r8 │ │ │ │ - str r3, [sp, #344] @ 0x158 │ │ │ │ - vmul.f64 d8, d6, d7 │ │ │ │ - str r0, [sp, #336] @ 0x150 │ │ │ │ - vmla.f64 d8, d0, d4 │ │ │ │ - vmul.f64 d4, d6, d4 │ │ │ │ - vldr d6, [r3] │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ - vldr d9, [sp, #368] @ 0x170 │ │ │ │ - vnmls.f64 d4, d0, d7 │ │ │ │ + vstr d15, [sp, #656] @ 0x290 │ │ │ │ + vstr d6, [sp, #664] @ 0x298 │ │ │ │ + vldr d6, [lr] │ │ │ │ + vmla.f64 d3, d5, d6 │ │ │ │ + vmul.f64 d6, d4, d6 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, ip, r2 │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ + vnmls.f64 d6, d5, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov.w r4, #232 @ 0xe8 │ │ │ │ + mul.w r4, r4, r8 │ │ │ │ + add.w r1, r6, r4 │ │ │ │ + add r4, r7 │ │ │ │ + vmul.f64 d10, d0, d7 │ │ │ │ + str r1, [sp, #336] @ 0x150 │ │ │ │ + str r4, [sp, #344] @ 0x158 │ │ │ │ + vmla.f64 d10, d2, d4 │ │ │ │ + vmul.f64 d4, d0, d4 │ │ │ │ vldr d0, [sp, #352] @ 0x160 │ │ │ │ - vldr d7, [r0] │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ + vnmls.f64 d4, d2, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vsub.f64 d5, d3, d10 │ │ │ │ + vadd.f64 d3, d3, d10 │ │ │ │ + vsub.f64 d9, d6, d4 │ │ │ │ + vadd.f64 d11, d6, d4 │ │ │ │ + vldr d6, [r4] │ │ │ │ + mov.w r4, #104 @ 0x68 │ │ │ │ + mul.w r4, r4, r8 │ │ │ │ vmul.f64 d2, d1, d6 │ │ │ │ - vmov.f64 d11, d15 │ │ │ │ - adds r0, r7, r3 │ │ │ │ - add r3, r8 │ │ │ │ + add.w r1, r6, r4 │ │ │ │ + add r4, r7 │ │ │ │ + str r1, [sp, #352] @ 0x160 │ │ │ │ + str r4, [sp, #360] @ 0x168 │ │ │ │ vmla.f64 d2, d0, d7 │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ - vsub.f64 d5, d3, d8 │ │ │ │ - vadd.f64 d3, d3, d8 │ │ │ │ - vldr d1, [r3] │ │ │ │ - str r3, [sp, #360] @ 0x168 │ │ │ │ - movs r3, #24 │ │ │ │ vnmls.f64 d7, d0, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vmul.f64 d0, d13, d1 │ │ │ │ - vadd.f64 d11, d11, d4 │ │ │ │ - vsub.f64 d15, d15, d4 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - vmla.f64 d0, d9, d6 │ │ │ │ - vmul.f64 d6, d13, d6 │ │ │ │ - str r0, [sp, #352] @ 0x160 │ │ │ │ - adds r0, r7, r3 │ │ │ │ - add r3, r8 │ │ │ │ - adds r1, r0, r2 │ │ │ │ - adds r2, r3, r2 │ │ │ │ - vnmls.f64 d6, d9, d1 │ │ │ │ + vldr d6, [r1] │ │ │ │ + vldr d1, [r4] │ │ │ │ + add.w r4, r6, r3 │ │ │ │ + add r3, r7 │ │ │ │ + add.w r1, r4, r2 │ │ │ │ + add r2, r3 │ │ │ │ + vldr d15, [sp, #32] │ │ │ │ + str r1, [sp, #32] │ │ │ │ + vldr d8, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d0, d8, d1 │ │ │ │ + vmla.f64 d0, d15, d6 │ │ │ │ + vmul.f64 d6, d8, d6 │ │ │ │ + vnmls.f64 d6, d15, d1 │ │ │ │ vsub.f64 d1, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vsub.f64 d9, d7, d6 │ │ │ │ + vsub.f64 d8, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d13, d3, d2 │ │ │ │ - vsub.f64 d0, d2, d3 │ │ │ │ + vadd.f64 d15, d3, d2 │ │ │ │ vsub.f64 d6, d11, d7 │ │ │ │ - vadd.f64 d3, d11, d7 │ │ │ │ - vsub.f64 d7, d1, d9 │ │ │ │ - vadd.f64 d1, d1, d9 │ │ │ │ - vstr d0, [sp, #696] @ 0x2b8 │ │ │ │ + vadd.f64 d11, d11, d7 │ │ │ │ + vsub.f64 d7, d1, d8 │ │ │ │ + vstr d15, [sp, #688] @ 0x2b0 │ │ │ │ + vsub.f64 d15, d2, d3 │ │ │ │ + vldr d3, [pc, #984] @ 2aa88 │ │ │ │ + vadd.f64 d1, d1, d8 │ │ │ │ + vldr d8, [r5, #-104] @ 0xffffff98 │ │ │ │ vstr d6, [sp, #704] @ 0x2c0 │ │ │ │ - vadd.f64 d6, d5, d15 │ │ │ │ - vsub.f64 d5, d15, d5 │ │ │ │ - vstr d3, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d3, [pc, #976] @ 28b20 │ │ │ │ + vadd.f64 d6, d5, d9 │ │ │ │ + vsub.f64 d5, d9, d5 │ │ │ │ + vstr d15, [sp, #696] @ 0x2b8 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vsub.f64 d15, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ + vmov.f64 d6, d3 │ │ │ │ + vmul.f64 d7, d7, d3 │ │ │ │ vmul.f64 d0, d4, d3 │ │ │ │ - vmul.f64 d11, d7, d3 │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ - vmul.f64 d15, d15, d3 │ │ │ │ - vstr d0, [sp, #720] @ 0x2d0 │ │ │ │ - vstr d5, [sp, #736] @ 0x2e0 │ │ │ │ - vstr d11, [sp, #728] @ 0x2d8 │ │ │ │ - vldr d11, [r0] │ │ │ │ - vldr d7, [r3] │ │ │ │ - vldr d1, [r6, #-104] @ 0xffffff98 │ │ │ │ - str r2, [sp, #376] @ 0x178 │ │ │ │ - vldr d2, [sp, #392] @ 0x188 │ │ │ │ - vmul.f64 d8, d1, d7 │ │ │ │ - vldr d1, [r6, #-112] @ 0xffffff90 │ │ │ │ - vldr d5, [sp, #384] @ 0x180 │ │ │ │ - vldr d4, [r1] │ │ │ │ - vmla.f64 d8, d1, d11 │ │ │ │ - vldr d1, [r6, #-104] @ 0xffffff98 │ │ │ │ + vldr d3, [r1] │ │ │ │ + vmul.f64 d1, d5, d6 │ │ │ │ + vmul.f64 d15, d15, d6 │ │ │ │ + mov r1, r2 │ │ │ │ + vldr d6, [r4] │ │ │ │ + mov.w r2, #216 @ 0xd8 │ │ │ │ str r1, [sp, #368] @ 0x170 │ │ │ │ - vmul.f64 d11, d1, d11 │ │ │ │ - vldr d1, [r6, #-112] @ 0xffffff90 │ │ │ │ - vnmls.f64 d11, d1, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #216 @ 0xd8 │ │ │ │ - vmul.f64 d3, d2, d7 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vmla.f64 d3, d5, d4 │ │ │ │ - vmul.f64 d4, d2, d4 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - str r2, [sp, #392] @ 0x188 │ │ │ │ - str r1, [sp, #384] @ 0x180 │ │ │ │ - vldr d6, [r2] │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ - vnmls.f64 d4, d5, d7 │ │ │ │ + vldr d5, [sp, #376] @ 0x178 │ │ │ │ + mul.w r2, r2, r8 │ │ │ │ + vldr d4, [sp, #384] @ 0x180 │ │ │ │ + vstr d7, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d7, [r3] │ │ │ │ + vstr d0, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d1, [sp, #728] @ 0x2d8 │ │ │ │ + vmul.f64 d10, d8, d7 │ │ │ │ + vldr d8, [r5, #-112] @ 0xffffff90 │ │ │ │ + vmla.f64 d10, d8, d6 │ │ │ │ + vldr d8, [r5, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d6, d8, d6 │ │ │ │ + vldr d8, [r5, #-112] @ 0xffffff90 │ │ │ │ + vmov.f64 d1, d6 │ │ │ │ + vnmls.f64 d1, d8, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - vmul.f64 d2, d10, d6 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vmla.f64 d2, d12, d7 │ │ │ │ - vmul.f64 d7, d10, d7 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - vldr d10, [sp, #408] @ 0x198 │ │ │ │ - vsub.f64 d9, d8, d3 │ │ │ │ - vadd.f64 d3, d8, d3 │ │ │ │ - str r1, [sp, #400] @ 0x190 │ │ │ │ - vldr d5, [r2] │ │ │ │ + add.w r1, r6, r2 │ │ │ │ + str r1, [sp, #376] @ 0x178 │ │ │ │ + vldr d8, [sp, #400] @ 0x190 │ │ │ │ + vmul.f64 d2, d4, d7 │ │ │ │ + vstr d1, [sp, #736] @ 0x2e0 │ │ │ │ + vmla.f64 d2, d5, d3 │ │ │ │ + vmul.f64 d3, d4, d3 │ │ │ │ + vnmls.f64 d3, d5, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + mov.w r2, #88 @ 0x58 │ │ │ │ + vldr d6, [r1] │ │ │ │ + mul.w r2, r2, r8 │ │ │ │ + str r1, [sp, #384] @ 0x180 │ │ │ │ + vsub.f64 d0, d10, d2 │ │ │ │ + vadd.f64 d2, d10, d2 │ │ │ │ + add.w r1, r6, r2 │ │ │ │ + add r2, r7 │ │ │ │ + vmul.f64 d5, d13, d6 │ │ │ │ + vldr d4, [r2] │ │ │ │ + str r1, [sp, #392] @ 0x188 │ │ │ │ + vsub.f64 d1, d1, d3 │ │ │ │ + vmla.f64 d5, d12, d7 │ │ │ │ + vmul.f64 d7, d13, d7 │ │ │ │ + vldr d13, [sp, #408] @ 0x198 │ │ │ │ vnmls.f64 d7, d12, d6 │ │ │ │ - vldr d12, [sp, #416] @ 0x1a0 │ │ │ │ - vsub.f64 d1, d11, d4 │ │ │ │ vldr d6, [r1] │ │ │ │ - vadd.f64 d11, d11, d4 │ │ │ │ - vmul.f64 d0, d12, d5 │ │ │ │ - vmla.f64 d0, d10, d6 │ │ │ │ - vmul.f64 d6, d12, d6 │ │ │ │ - vnmls.f64 d6, d10, d5 │ │ │ │ - vsub.f64 d10, d2, d0 │ │ │ │ - vadd.f64 d2, d2, d0 │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d12, d2, d3 │ │ │ │ - vadd.f64 d0, d3, d2 │ │ │ │ - vldr d3, [pc, #732] @ 28b20 │ │ │ │ - vadd.f64 d6, d10, d5 │ │ │ │ - vsub.f64 d5, d10, d5 │ │ │ │ - vstr d12, [sp, #408] @ 0x198 │ │ │ │ - vsub.f64 d12, d11, d7 │ │ │ │ - vadd.f64 d11, d11, d7 │ │ │ │ - vsub.f64 d7, d1, d9 │ │ │ │ - vadd.f64 d1, d1, d9 │ │ │ │ - vstr d12, [sp, #416] @ 0x1a0 │ │ │ │ + vmul.f64 d9, d13, d4 │ │ │ │ + vmla.f64 d9, d8, d6 │ │ │ │ + vmul.f64 d6, d13, d6 │ │ │ │ + vnmls.f64 d6, d8, d4 │ │ │ │ + vsub.f64 d8, d5, d9 │ │ │ │ + vadd.f64 d9, d5, d9 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vmov.f64 d6, d3 │ │ │ │ - vldr d12, [sp, #776] @ 0x308 │ │ │ │ - vmul.f64 d2, d4, d3 │ │ │ │ - vmul.f64 d3, d7, d3 │ │ │ │ - vsub.f64 d7, d5, d1 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ - vldr d4, [sp, #592] @ 0x250 │ │ │ │ - vldr d1, [sp, #640] @ 0x280 │ │ │ │ - vstr d2, [sp, #744] @ 0x2e8 │ │ │ │ - vmul.f64 d10, d7, d6 │ │ │ │ - vstr d3, [sp, #752] @ 0x2f0 │ │ │ │ - vadd.f64 d7, d4, d1 │ │ │ │ - vldr d4, [sp, #600] @ 0x258 │ │ │ │ - vstr d10, [sp, #760] @ 0x2f8 │ │ │ │ - vmov.f64 d10, d6 │ │ │ │ - vmul.f64 d6, d5, d6 │ │ │ │ - vadd.f64 d5, d4, d14 │ │ │ │ - vstr d6, [sp, #768] @ 0x300 │ │ │ │ - vldr d6, [sp, #544] @ 0x220 │ │ │ │ - vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d3, [sp, #552] @ 0x228 │ │ │ │ - vadd.f64 d6, d12, d6 │ │ │ │ - vldr d8, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d9, [sp, #448] @ 0x1c0 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ - vadd.f64 d4, d8, d13 │ │ │ │ - vadd.f64 d2, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d7, d1, d3 │ │ │ │ - vldr d1, [sp, #712] @ 0x2c8 │ │ │ │ - vadd.f64 d3, d5, d7 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #480] @ 0x1e0 │ │ │ │ - vadd.f64 d5, d5, d0 │ │ │ │ - vadd.f64 d8, d4, d5 │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ - vadd.f64 d4, d9, d1 │ │ │ │ - vldr d1, [sp, #504] @ 0x1f8 │ │ │ │ - vadd.f64 d9, d1, d11 │ │ │ │ - vsub.f64 d1, d4, d9 │ │ │ │ - vadd.f64 d4, d4, d9 │ │ │ │ - vsub.f64 d9, d2, d8 │ │ │ │ - vadd.f64 d2, d2, d8 │ │ │ │ - vldr d8, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d9, [r1] │ │ │ │ - vsub.f64 d9, d3, d4 │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d3, d3, d4 │ │ │ │ - vsub.f64 d4, d6, d1 │ │ │ │ - vadd.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ - vsub.f64 d13, d8, d13 │ │ │ │ - vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d9, [r1] │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ - vstr d2, [r7] │ │ │ │ - vstr d3, [r8] │ │ │ │ - vldr d3, [sp, #552] @ 0x228 │ │ │ │ - vstr d4, [r1] │ │ │ │ - vsub.f64 d4, d7, d5 │ │ │ │ + vsub.f64 d13, d9, d2 │ │ │ │ + vadd.f64 d5, d2, d9 │ │ │ │ + vsub.f64 d6, d1, d0 │ │ │ │ + vadd.f64 d1, d1, d0 │ │ │ │ + vstr d13, [sp, #400] @ 0x190 │ │ │ │ + vldr d2, [sp, #736] @ 0x2e0 │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vstr d4, [r1] │ │ │ │ - vstr d6, [lr] │ │ │ │ - vldr d6, [sp, #544] @ 0x220 │ │ │ │ - vstr d7, [ip] │ │ │ │ - ldr r1, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d4, d12, d6 │ │ │ │ - vldr d6, [sp, #600] @ 0x258 │ │ │ │ - vldr d12, [sp, #640] @ 0x280 │ │ │ │ - vsub.f64 d14, d6, d14 │ │ │ │ - vldr d6, [sp, #592] @ 0x250 │ │ │ │ - vsub.f64 d7, d12, d6 │ │ │ │ - vldr d12, [sp, #480] @ 0x1e0 │ │ │ │ - vsub.f64 d6, d1, d3 │ │ │ │ - vldr d1, [sp, #712] @ 0x2c8 │ │ │ │ - vadd.f64 d2, d4, d14 │ │ │ │ - vsub.f64 d4, d4, d14 │ │ │ │ - vsub.f64 d0, d12, d0 │ │ │ │ - vldr d12, [sp, #504] @ 0x1f8 │ │ │ │ - vadd.f64 d3, d7, d6 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d11, d12, d11 │ │ │ │ - vsub.f64 d7, d8, d1 │ │ │ │ - vsub.f64 d5, d0, d11 │ │ │ │ - vadd.f64 d1, d13, d7 │ │ │ │ - vadd.f64 d0, d0, d11 │ │ │ │ - vsub.f64 d7, d7, d13 │ │ │ │ - vadd.f64 d8, d1, d5 │ │ │ │ - vsub.f64 d5, d5, d1 │ │ │ │ - vmul.f64 d8, d8, d10 │ │ │ │ - vmul.f64 d5, d5, d10 │ │ │ │ - vsub.f64 d9, d2, d8 │ │ │ │ - vadd.f64 d2, d2, d8 │ │ │ │ - vstr d9, [r1] │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ - vldr d1, [sp, #856] @ 0x358 │ │ │ │ - vldr d14, [sp, #864] @ 0x360 │ │ │ │ - vldr d9, [sp, #872] @ 0x368 │ │ │ │ + vldr d10, [sp, #472] @ 0x1d8 │ │ │ │ + vadd.f64 d12, d2, d3 │ │ │ │ + vsub.f64 d3, d12, d7 │ │ │ │ + vadd.f64 d7, d12, d7 │ │ │ │ + vldr d12, [pc, #668] @ 2aa88 │ │ │ │ + vstr d3, [sp, #408] @ 0x198 │ │ │ │ + vadd.f64 d3, d8, d4 │ │ │ │ + vsub.f64 d4, d8, d4 │ │ │ │ + vsub.f64 d2, d6, d3 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + vmul.f64 d3, d6, d12 │ │ │ │ + vsub.f64 d6, d4, d1 │ │ │ │ + vadd.f64 d4, d4, d1 │ │ │ │ + vmul.f64 d13, d2, d12 │ │ │ │ + vldr d2, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d1, [sp, #632] @ 0x278 │ │ │ │ + vmul.f64 d8, d6, d12 │ │ │ │ + vmul.f64 d6, d4, d12 │ │ │ │ + vstr d13, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d13, [sp, #768] @ 0x300 │ │ │ │ + vstr d3, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d3, [sp, #584] @ 0x248 │ │ │ │ + vstr d8, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d6, [sp, #760] @ 0x2f8 │ │ │ │ + vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d6, [sp, #536] @ 0x218 │ │ │ │ + vadd.f64 d4, d13, d6 │ │ │ │ + vadd.f64 d6, d3, d1 │ │ │ │ + vldr d1, [sp, #592] @ 0x250 │ │ │ │ + vadd.f64 d3, d1, d14 │ │ │ │ + vldr d1, [sp, #544] @ 0x220 │ │ │ │ + vadd.f64 d0, d4, d6 │ │ │ │ + vsub.f64 d4, d4, d6 │ │ │ │ + vadd.f64 d6, d2, d1 │ │ │ │ + vadd.f64 d1, d3, d6 │ │ │ │ + vsub.f64 d6, d6, d3 │ │ │ │ + vldr d3, [sp, #688] @ 0x2b0 │ │ │ │ + vadd.f64 d2, d8, d3 │ │ │ │ + vldr d8, [sp, #496] @ 0x1f0 │ │ │ │ + vadd.f64 d3, d10, d5 │ │ │ │ + vldr d10, [sp, #440] @ 0x1b8 │ │ │ │ + vadd.f64 d9, d2, d3 │ │ │ │ + vsub.f64 d3, d3, d2 │ │ │ │ + vadd.f64 d2, d10, d11 │ │ │ │ + vadd.f64 d10, d8, d7 │ │ │ │ + vsub.f64 d8, d2, d10 │ │ │ │ + vadd.f64 d2, d2, d10 │ │ │ │ + vsub.f64 d10, d0, d9 │ │ │ │ + vadd.f64 d0, d0, d9 │ │ │ │ + vstr d10, [r1] │ │ │ │ + vsub.f64 d10, d1, d2 │ │ │ │ + vadd.f64 d1, d1, d2 │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d2, d4, d8 │ │ │ │ + vadd.f64 d4, d4, d8 │ │ │ │ + vstr d10, [r1] │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ + vstr d0, [r6] │ │ │ │ + vstr d1, [r7] │ │ │ │ + vldr d1, [sp, #592] @ 0x250 │ │ │ │ vstr d2, [r1] │ │ │ │ - vadd.f64 d2, d7, d0 │ │ │ │ - ldr r1, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d2, d6, d3 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + ldr r1, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d14, d1, d14 │ │ │ │ + vstr d2, [r1] │ │ │ │ + vstr d4, [fp] │ │ │ │ + vstr d6, [sl] │ │ │ │ + vldr d6, [sp, #536] @ 0x218 │ │ │ │ + vsub.f64 d3, d13, d6 │ │ │ │ + vldr d13, [sp, #632] @ 0x278 │ │ │ │ + ldr r1, [sp, #208] @ 0xd0 │ │ │ │ + vldr d6, [sp, #584] @ 0x248 │ │ │ │ + vldr d2, [sp, #416] @ 0x1a0 │ │ │ │ + vadd.f64 d1, d3, d14 │ │ │ │ + vsub.f64 d3, d3, d14 │ │ │ │ + vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ + vsub.f64 d6, d13, d6 │ │ │ │ + vldr d10, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d13, [sp, #544] @ 0x220 │ │ │ │ + vldr d14, [sp, #848] @ 0x350 │ │ │ │ + vsub.f64 d4, d2, d13 │ │ │ │ + vldr d13, [sp, #688] @ 0x2b0 │ │ │ │ + vadd.f64 d2, d6, d4 │ │ │ │ + vsub.f64 d13, d8, d13 │ │ │ │ + vldr d8, [sp, #496] @ 0x1f0 │ │ │ │ + vsub.f64 d4, d4, d6 │ │ │ │ + vsub.f64 d6, d10, d11 │ │ │ │ + vldr d10, [sp, #472] @ 0x1d8 │ │ │ │ + vsub.f64 d8, d8, d7 │ │ │ │ + vadd.f64 d0, d13, d6 │ │ │ │ + vsub.f64 d6, d6, d13 │ │ │ │ + vsub.f64 d5, d10, d5 │ │ │ │ + vsub.f64 d7, d5, d8 │ │ │ │ + vadd.f64 d5, d5, d8 │ │ │ │ + vadd.f64 d8, d0, d7 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ - vldr d12, [sp, #848] @ 0x350 │ │ │ │ - vmul.f64 d2, d2, d10 │ │ │ │ - vmul.f64 d7, d7, d10 │ │ │ │ - vadd.f64 d8, d3, d2 │ │ │ │ - vsub.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp, #824] @ 0x338 │ │ │ │ - vstr d8, [r1] │ │ │ │ - vadd.f64 d13, d2, d12 │ │ │ │ + vmul.f64 d8, d8, d12 │ │ │ │ + vmul.f64 d7, d7, d12 │ │ │ │ + vsub.f64 d9, d1, d8 │ │ │ │ + vadd.f64 d1, d1, d8 │ │ │ │ + vstr d9, [r1] │ │ │ │ ldr r1, [sp, #200] @ 0xc8 │ │ │ │ - vstr d3, [r1] │ │ │ │ - vsub.f64 d3, d4, d7 │ │ │ │ - ldr r1, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ - vadd.f64 d7, d6, d5 │ │ │ │ + vldr d9, [sp, #864] @ 0x360 │ │ │ │ + vstr d1, [r1] │ │ │ │ + vadd.f64 d1, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d5, d2, d12 │ │ │ │ - vldr d12, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d3, [r1] │ │ │ │ - vmov.f64 d3, d10 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - vldr d10, [sp, #656] @ 0x290 │ │ │ │ - vmov.f64 d2, d3 │ │ │ │ - vstr d4, [r1] │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ - vstr d7, [r1] │ │ │ │ - vldr d7, [sp, #784] @ 0x310 │ │ │ │ + ldr r1, [sp, #872] @ 0x368 │ │ │ │ + vmul.f64 d1, d1, d12 │ │ │ │ + vmul.f64 d6, d6, d12 │ │ │ │ + vadd.f64 d8, d2, d1 │ │ │ │ + vsub.f64 d2, d2, d1 │ │ │ │ + vldr d1, [sp, #816] @ 0x330 │ │ │ │ + vsub.f64 d5, d3, d6 │ │ │ │ + vadd.f64 d3, d3, d6 │ │ │ │ + vadd.f64 d6, d4, d7 │ │ │ │ + vsub.f64 d4, d4, d7 │ │ │ │ + vldr d7, [sp, #776] @ 0x308 │ │ │ │ + vstr d8, [r1] │ │ │ │ ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - vsub.f64 d8, d7, d1 │ │ │ │ - vadd.f64 d0, d7, d1 │ │ │ │ - vldr d1, [sp, #648] @ 0x288 │ │ │ │ + vsub.f64 d8, d7, d14 │ │ │ │ + vadd.f64 d0, d7, d14 │ │ │ │ + vldr d14, [sp, #856] @ 0x358 │ │ │ │ + vstr d2, [r1] │ │ │ │ + vmov.f64 d2, d12 │ │ │ │ + ldr r1, [sp, #224] @ 0xe0 │ │ │ │ + vldr d12, [sp, #840] @ 0x348 │ │ │ │ vsub.f64 d7, d9, d14 │ │ │ │ + vstr d5, [r1] │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ + vadd.f64 d13, d1, d12 │ │ │ │ + vsub.f64 d5, d1, d12 │ │ │ │ + vldr d1, [sp, #640] @ 0x280 │ │ │ │ + vldr d12, [sp, #648] @ 0x288 │ │ │ │ + vstr d3, [r1] │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ vstr d6, [r1] │ │ │ │ - vadd.f64 d4, d1, d10 │ │ │ │ - vldr d10, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d1, [pc, #204] @ 28b48 │ │ │ │ + vstr d4, [r9] │ │ │ │ + vadd.f64 d4, d1, d12 │ │ │ │ + vldr d10, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d1, [pc, #184] @ 2aab0 │ │ │ │ + vldr d3, [sp, #408] @ 0x198 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ - vmul.f64 d11, d7, d3 │ │ │ │ - vadd.f64 d7, d10, d12 │ │ │ │ - vldr d3, [sp, #408] @ 0x198 │ │ │ │ - vldr d12, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d10, [pc, #164] @ 28b40 │ │ │ │ - vadd.f64 d4, d12, d3 │ │ │ │ + vldr d12, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r1, [sp, #296] @ 0x128 │ │ │ │ + vmul.f64 d11, d7, d2 │ │ │ │ + vadd.f64 d7, d10, d3 │ │ │ │ + vldr d10, [sp, #400] @ 0x190 │ │ │ │ + vmul.f64 d6, d6, d2 │ │ │ │ + vadd.f64 d4, d12, d10 │ │ │ │ + vldr d10, [pc, #132] @ 2aaa8 │ │ │ │ vldr d12, [sp, #648] @ 0x288 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vnmls.f64 d3, d7, d10 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d7, d4, d10 │ │ │ │ vadd.f64 d4, d14, d9 │ │ │ │ - vldr d14, [sp, #656] @ 0x290 │ │ │ │ + vldr d9, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d14, [sp, #640] @ 0x280 │ │ │ │ vstr d3, [sp] │ │ │ │ - vsub.f64 d3, d12, d14 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ + vsub.f64 d3, d14, d12 │ │ │ │ vldr d14, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d7, [sp, #8] │ │ │ │ + vldr d12, [sp, #704] @ 0x2c0 │ │ │ │ vadd.f64 d7, d4, d3 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - vmul.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp, #832] @ 0x340 │ │ │ │ - vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d12, [sp, #704] @ 0x2c0 │ │ │ │ - vsub.f64 d4, d2, d14 │ │ │ │ - ldr r1, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d12, d9, d12 │ │ │ │ vmov.f64 d9, d1 │ │ │ │ + vmul.f64 d3, d3, d2 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ + vldr d2, [sp, #824] @ 0x338 │ │ │ │ + vsub.f64 d4, d2, d14 │ │ │ │ vmul.f64 d14, d12, d1 │ │ │ │ vmul.f64 d12, d12, d10 │ │ │ │ - vmla.f64 d14, d4, d10 │ │ │ │ - vnmls.f64 d12, d4, d1 │ │ │ │ - vldr d1, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d4, [sp, #704] @ 0x2c0 │ │ │ │ - vadd.f64 d2, d2, d1 │ │ │ │ - vldr d1, [sp, #440] @ 0x1b8 │ │ │ │ - b.n 28b60 │ │ │ │ + b.n 2aac8 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 28da0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 2ad08 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r6, pc, #44 @ (adr r6, 28b60 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 2aac8 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ - add r1, pc, #652 @ (adr r1, 28dc8 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 2ad30 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 28e04 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 2ad6c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 28dd8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 2ad40 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ + vnmls.f64 d12, d4, d1 │ │ │ │ + vldr d1, [sp, #696] @ 0x2b8 │ │ │ │ + vmla.f64 d14, d4, d10 │ │ │ │ + vldr d4, [sp, #704] @ 0x2c0 │ │ │ │ + vadd.f64 d2, d2, d1 │ │ │ │ + vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vmul.f64 d1, d4, d10 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmla.f64 d1, d2, d9 │ │ │ │ vnmls.f64 d4, d2, d10 │ │ │ │ - vldr d2, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d1, [sp, #32] │ │ │ │ - vldr d1, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d4, [sp, #40] @ 0x28 │ │ │ │ + vldr d2, [sp, #408] @ 0x198 │ │ │ │ + vstr d1, [sp, #56] @ 0x38 │ │ │ │ + vldr d1, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d4, [sp, #64] @ 0x40 │ │ │ │ + vldr d4, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d2, d1, d2 │ │ │ │ - vldr d4, [sp, #408] @ 0x198 │ │ │ │ - vldr d1, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d1, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d1, d1, d4 │ │ │ │ vmul.f64 d4, d1, d10 │ │ │ │ vnmls.f64 d4, d2, d9 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ vmla.f64 d2, d1, d9 │ │ │ │ vadd.f64 d1, d8, d6 │ │ │ │ vsub.f64 d6, d8, d6 │ │ │ │ - vldr d8, [sp, #24] │ │ │ │ vadd.f64 d9, d14, d4 │ │ │ │ vsub.f64 d4, d4, d14 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d12, d2 │ │ │ │ vsub.f64 d12, d12, d2 │ │ │ │ - vstr d10, [fp] │ │ │ │ - vstr d1, [sl] │ │ │ │ - vadd.f64 d1, d5, d3 │ │ │ │ + vstr d10, [r1] │ │ │ │ + ldr r1, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d2, d6, d12 │ │ │ │ - vsub.f64 d5, d5, d3 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ - vldr d3, [sp] │ │ │ │ - vldr d12, [sp, #32] │ │ │ │ + vstr d1, [r1] │ │ │ │ + vadd.f64 d1, d5, d3 │ │ │ │ + vsub.f64 d5, d5, d3 │ │ │ │ + ldr r1, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d10, d9, d1 │ │ │ │ vsub.f64 d1, d1, d9 │ │ │ │ - vstr d10, [r1] │ │ │ │ - ldr r1, [sp, #288] @ 0x120 │ │ │ │ + vstr d10, [r0] │ │ │ │ + ldr r0, [sp, #312] @ 0x138 │ │ │ │ vstr d1, [r1] │ │ │ │ - ldr r1, [sp, #272] @ 0x110 │ │ │ │ - vldr d1, [pc, #-184] @ 28b48 │ │ │ │ + ldr r1, [sp, #280] @ 0x118 │ │ │ │ + vldr d1, [pc, #-200] @ 2aab0 │ │ │ │ vstr d2, [r1] │ │ │ │ - ldr r1, [sp, #296] @ 0x128 │ │ │ │ - vstr d6, [r1] │ │ │ │ + vstr d6, [r0] │ │ │ │ vadd.f64 d6, d4, d5 │ │ │ │ - ldr r1, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vstr d6, [r1] │ │ │ │ + ldr r0, [sp, #320] @ 0x140 │ │ │ │ + vldr d3, [sp] │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + vstr d6, [r0] │ │ │ │ vadd.f64 d6, d0, d7 │ │ │ │ - ldr r1, [sp, #280] @ 0x118 │ │ │ │ vsub.f64 d7, d0, d7 │ │ │ │ - vldr d0, [pc, #-228] @ 28b40 │ │ │ │ + vldr d12, [sp, #56] @ 0x38 │ │ │ │ + ldr r1, [sp, #288] @ 0x120 │ │ │ │ + vldr d14, [sp, #64] @ 0x40 │ │ │ │ + ldr r0, [sp, #248] @ 0xf8 │ │ │ │ vstr d5, [r1] │ │ │ │ vadd.f64 d5, d3, d12 │ │ │ │ - ldr r1, [sp, #240] @ 0xf0 │ │ │ │ + vldr d10, [sp, #600] @ 0x258 │ │ │ │ + vldr d0, [pc, #-272] @ 2aaa8 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r1] │ │ │ │ - ldr r1, [sp, #224] @ 0xe0 │ │ │ │ - vstr d6, [r1] │ │ │ │ + vadd.f64 d5, d8, d14 │ │ │ │ + vstr d4, [r0] │ │ │ │ + ldr r0, [sp, #232] @ 0xe8 │ │ │ │ + vstr d6, [r0] │ │ │ │ vadd.f64 d6, d13, d11 │ │ │ │ - vldr d14, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d13, d13, d11 │ │ │ │ - ldr r1, [sp, #232] @ 0xe8 │ │ │ │ - vldr d11, [sp, #560] @ 0x230 │ │ │ │ - vadd.f64 d5, d8, d14 │ │ │ │ - vldr d9, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d10, [sp, #608] @ 0x260 │ │ │ │ + ldr r0, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r1] │ │ │ │ - ldr r1, [sp, #248] @ 0xf8 │ │ │ │ - vldr d4, [sp, #800] @ 0x320 │ │ │ │ - vstr d6, [r1] │ │ │ │ + vstr d4, [r0] │ │ │ │ + ldr r0, [sp, #256] @ 0x100 │ │ │ │ + vldr d4, [sp, #792] @ 0x318 │ │ │ │ + vstr d6, [r0] │ │ │ │ vsub.f64 d6, d14, d8 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - vldr d14, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + vldr d8, [sp, #552] @ 0x228 │ │ │ │ + vldr d14, [sp, #576] @ 0x240 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r1] │ │ │ │ - ldr r1, [sp, #256] @ 0x100 │ │ │ │ - vldr d5, [sp, #584] @ 0x248 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d5, [r0] │ │ │ │ + ldr r0, [sp, #264] @ 0x108 │ │ │ │ + vldr d5, [sp, #616] @ 0x268 │ │ │ │ + vstr d7, [r0] │ │ │ │ vsub.f64 d7, d3, d12 │ │ │ │ - ldr r1, [sp, #264] @ 0x108 │ │ │ │ - vldr d12, [sp, #576] @ 0x240 │ │ │ │ - vldr d3, [sp, #808] @ 0x328 │ │ │ │ + ldr r0, [sp, #272] @ 0x110 │ │ │ │ + vldr d12, [sp, #568] @ 0x238 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ + vldr d3, [sp, #800] @ 0x320 │ │ │ │ vadd.f64 d6, d7, d13 │ │ │ │ vsub.f64 d13, d13, d7 │ │ │ │ - vsub.f64 d7, d11, d12 │ │ │ │ - vstr d6, [r1] │ │ │ │ - vldr d6, [pc, #-352] @ 28b58 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ + vnmls.f64 d5, d10, d1 │ │ │ │ + vsub.f64 d7, d8, d12 │ │ │ │ + vldr d12, [sp, #560] @ 0x230 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vldr d6, [pc, #-384] @ 2aac0 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vstr d13, [r1] │ │ │ │ - vldr d13, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d13, [r0] │ │ │ │ + vldr d9, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r0, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d8, d3, d7 │ │ │ │ vadd.f64 d11, d3, d7 │ │ │ │ - vldr d3, [sp, #568] @ 0x238 │ │ │ │ - vsub.f64 d7, d5, d3 │ │ │ │ + vldr d13, [sp, #752] @ 0x2f0 │ │ │ │ + vsub.f64 d7, d14, d12 │ │ │ │ + vldr d3, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d10, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d14, [sp, #712] @ 0x2c8 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vmul.f64 d6, d9, d0 │ │ │ │ - vldr d9, [sp, #664] @ 0x298 │ │ │ │ + vldr d9, [sp, #656] @ 0x290 │ │ │ │ vadd.f64 d12, d4, d7 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ - vldr d4, [sp, #624] @ 0x270 │ │ │ │ vmla.f64 d6, d9, d1 │ │ │ │ - vldr d9, [sp, #512] @ 0x200 │ │ │ │ - vmul.f64 d5, d4, d0 │ │ │ │ - vnmls.f64 d5, d10, d1 │ │ │ │ - vldr d10, [sp, #744] @ 0x2e8 │ │ │ │ - vadd.f64 d4, d9, d10 │ │ │ │ - vldr d10, [sp, #528] @ 0x210 │ │ │ │ - vldr d9, [pc, #-484] @ 28b28 │ │ │ │ + vldr d9, [sp, #520] @ 0x208 │ │ │ │ + vadd.f64 d4, d3, d10 │ │ │ │ + vldr d10, [pc, #-496] @ 2aaa0 │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vadd.f64 d6, d10, d14 │ │ │ │ - vldr d10, [pc, #-484] @ 28b38 │ │ │ │ - vldr d14, [sp, #720] @ 0x2d0 │ │ │ │ + vadd.f64 d6, d9, d13 │ │ │ │ + vldr d9, [pc, #-528] @ 2aa90 │ │ │ │ + vldr d13, [sp, #448] @ 0x1c0 │ │ │ │ vmul.f64 d3, d6, d9 │ │ │ │ vnmls.f64 d3, d4, d10 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmla.f64 d4, d6, d10 │ │ │ │ vsub.f64 d6, d13, d14 │ │ │ │ - vldr d14, [sp, #472] @ 0x1d8 │ │ │ │ - vsub.f64 d13, d14, d15 │ │ │ │ + vldr d14, [sp, #464] @ 0x1d0 │ │ │ │ vstr d3, [sp] │ │ │ │ + vsub.f64 d13, d14, d15 │ │ │ │ + vldr d3, [pc, #-528] @ 2aab8 │ │ │ │ vstr d4, [sp, #8] │ │ │ │ - vldr d3, [pc, #-504] @ 28b50 │ │ │ │ - vldr d4, [pc, #-540] @ 28b30 │ │ │ │ + vldr d4, [pc, #-568] @ 2aa98 │ │ │ │ vmul.f64 d14, d13, d4 │ │ │ │ vmul.f64 d13, d13, d3 │ │ │ │ vmla.f64 d14, d6, d3 │ │ │ │ vnmls.f64 d13, d6, d4 │ │ │ │ - vldr d6, [sp, #624] @ 0x270 │ │ │ │ - vldr d4, [sp, #608] @ 0x260 │ │ │ │ - ldr r1, [sp, #128] @ 0x80 │ │ │ │ + vldr d4, [sp, #600] @ 0x258 │ │ │ │ + vldr d6, [sp, #616] @ 0x268 │ │ │ │ vmul.f64 d3, d6, d1 │ │ │ │ vmla.f64 d3, d4, d0 │ │ │ │ - vldr d4, [sp, #664] @ 0x298 │ │ │ │ + vldr d4, [sp, #656] @ 0x290 │ │ │ │ vmul.f64 d6, d4, d0 │ │ │ │ - vldr d4, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d0, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d4, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d0, [sp, #712] @ 0x2c8 │ │ │ │ vnmls.f64 d6, d4, d1 │ │ │ │ - vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ + vldr d0, [sp, #464] @ 0x1d0 │ │ │ │ vadd.f64 d4, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sp, #472] @ 0x1d8 │ │ │ │ - vadd.f64 d15, d3, d15 │ │ │ │ - vldr d3, [pc, #-592] @ 28b50 │ │ │ │ + vldr d3, [sp, #504] @ 0x1f8 │ │ │ │ + vadd.f64 d15, d0, d15 │ │ │ │ vmul.f64 d0, d15, d10 │ │ │ │ vmul.f64 d15, d15, d9 │ │ │ │ - vmla.f64 d0, d1, d9 │ │ │ │ - vldr d9, [sp, #744] @ 0x2e8 │ │ │ │ vnmls.f64 d15, d1, d10 │ │ │ │ - vldr d1, [sp, #512] @ 0x200 │ │ │ │ - vldr d10, [sp, #528] @ 0x210 │ │ │ │ - vsub.f64 d1, d1, d9 │ │ │ │ - vldr d9, [sp, #760] @ 0x2f8 │ │ │ │ + vldr d10, [sp, #736] @ 0x2e0 │ │ │ │ + vmla.f64 d0, d1, d9 │ │ │ │ + vldr d9, [pc, #-672] @ 2aa98 │ │ │ │ + vsub.f64 d1, d3, d10 │ │ │ │ + vldr d3, [sp, #520] @ 0x208 │ │ │ │ + vldr d10, [sp, #752] @ 0x2f0 │ │ │ │ vstr d0, [sp, #16] │ │ │ │ - vsub.f64 d0, d10, d9 │ │ │ │ + vsub.f64 d0, d3, d10 │ │ │ │ + vldr d3, [pc, #-664] @ 2aab8 │ │ │ │ vmov.f64 d10, d3 │ │ │ │ - vldr d9, [pc, #-676] @ 28b30 │ │ │ │ vmul.f64 d3, d0, d3 │ │ │ │ vnmls.f64 d3, d1, d9 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ vmla.f64 d1, d0, d9 │ │ │ │ vadd.f64 d0, d8, d2 │ │ │ │ vsub.f64 d2, d8, d2 │ │ │ │ vadd.f64 d9, d14, d3 │ │ │ │ vsub.f64 d3, d3, d14 │ │ │ │ - vldr d14, [pc, #-712] @ 28b30 │ │ │ │ + vldr d14, [pc, #-736] @ 2aa98 │ │ │ │ vsub.f64 d10, d0, d9 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ vadd.f64 d9, d13, d1 │ │ │ │ vsub.f64 d13, d13, d1 │ │ │ │ - vstr d10, [r1] │ │ │ │ - ldr r1, [sp, #160] @ 0xa0 │ │ │ │ + vstr d10, [r0] │ │ │ │ + ldr r0, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d1, d2, d13 │ │ │ │ vadd.f64 d2, d2, d13 │ │ │ │ - vldr d13, [sp, #16] │ │ │ │ - vstr d0, [r1] │ │ │ │ + vstr d0, [r0] │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ - ldr r1, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + ldr r0, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d10, d9, d0 │ │ │ │ vsub.f64 d0, d0, d9 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d10, [r1] │ │ │ │ - ldr r1, [sp, #136] @ 0x88 │ │ │ │ - vldr d10, [pc, #-776] @ 28b38 │ │ │ │ - vstr d0, [r1] │ │ │ │ - ldr r1, [sp, #124] @ 0x7c │ │ │ │ - vldr d0, [pc, #-780] @ 28b40 │ │ │ │ - vstr d1, [r1] │ │ │ │ - ldr r1, [sp, #144] @ 0x90 │ │ │ │ - vldr d1, [pc, #-780] @ 28b48 │ │ │ │ - vstr d2, [r1] │ │ │ │ - ldr r1, [sp, #152] @ 0x98 │ │ │ │ + vstr d10, [r0] │ │ │ │ + ldr r0, [sp, #160] @ 0xa0 │ │ │ │ + vldr d10, [pc, #-800] @ 2aaa0 │ │ │ │ + vstr d0, [r0] │ │ │ │ + ldr r0, [sp, #144] @ 0x90 │ │ │ │ + vldr d0, [pc, #-800] @ 2aaa8 │ │ │ │ + vstr d1, [r0] │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + ldr r0, [sp, #168] @ 0xa8 │ │ │ │ + vldr d13, [sp, #16] │ │ │ │ + vldr d1, [pc, #-812] @ 2aab0 │ │ │ │ + vstr d2, [r0] │ │ │ │ vldr d2, [sp] │ │ │ │ - vstr d6, [r1] │ │ │ │ + ldr r0, [sp, #176] @ 0xb0 │ │ │ │ + vstr d6, [r0] │ │ │ │ vadd.f64 d6, d2, d13 │ │ │ │ - ldr r1, [sp, #880] @ 0x370 │ │ │ │ - vstr d7, [r1] │ │ │ │ + ldr r0, [sp, #148] @ 0x94 │ │ │ │ + vstr d7, [r0] │ │ │ │ vadd.f64 d7, d11, d4 │ │ │ │ - ldr r1, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d4, d11, d4 │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ + vldr d11, [sp, #560] @ 0x230 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d3, [r1] │ │ │ │ - vstr d7, [r0] │ │ │ │ - vadd.f64 d7, d12, d5 │ │ │ │ - vldr d8, [sp, #8] │ │ │ │ - vsub.f64 d12, d12, d5 │ │ │ │ - ldr r1, [sp, #376] @ 0x178 │ │ │ │ - vldr d11, [sp, #560] @ 0x230 │ │ │ │ vadd.f64 d6, d8, d15 │ │ │ │ vsub.f64 d15, d15, d8 │ │ │ │ - vldr d5, [sp, #632] @ 0x278 │ │ │ │ - vldr d9, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d3, [r0] │ │ │ │ + vstr d7, [r4] │ │ │ │ + vadd.f64 d7, d12, d5 │ │ │ │ + vsub.f64 d12, d12, d5 │ │ │ │ + vldr d5, [sp, #624] @ 0x270 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vstr d3, [r3] │ │ │ │ - vstr d7, [r1] │ │ │ │ + ldr r3, [sp, #368] @ 0x170 │ │ │ │ + vldr d3, [sp, #552] @ 0x228 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d4, d15 │ │ │ │ - ldr r1, [sp, #384] @ 0x180 │ │ │ │ vadd.f64 d4, d4, d15 │ │ │ │ - vldr d3, [sp, #568] @ 0x238 │ │ │ │ - vldr d15, [sp, #584] @ 0x248 │ │ │ │ - vstr d7, [r1] │ │ │ │ + ldr r3, [sp, #376] @ 0x178 │ │ │ │ + vldr d15, [sp, #576] @ 0x240 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d2, d13 │ │ │ │ - ldr r1, [sp, #400] @ 0x190 │ │ │ │ - vldr d2, [sp, #536] @ 0x218 │ │ │ │ - vldr d13, [pc, #-912] @ 28b50 │ │ │ │ + ldr r3, [sp, #392] @ 0x188 │ │ │ │ + vldr d13, [pc, #-932] @ 2aab8 │ │ │ │ vadd.f64 d6, d7, d12 │ │ │ │ vsub.f64 d12, d12, d7 │ │ │ │ - vadd.f64 d7, d3, d15 │ │ │ │ - vstr d4, [r1] │ │ │ │ - ldr r1, [sp, #392] @ 0x188 │ │ │ │ - vldr d4, [sp, #816] @ 0x330 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vadd.f64 d7, d11, d15 │ │ │ │ + vldr d11, [sp, #568] @ 0x238 │ │ │ │ + vldr d15, [sp, #664] @ 0x298 │ │ │ │ + vldr d4, [sp, #808] @ 0x328 │ │ │ │ vstr d6, [r2] │ │ │ │ - vldr d6, [pc, #-936] @ 28b58 │ │ │ │ - vldr d3, [sp, #576] @ 0x240 │ │ │ │ - vstr d12, [r1] │ │ │ │ + vldr d6, [pc, #-960] @ 2aac0 │ │ │ │ + ldr r2, [sp, #384] @ 0x180 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d15, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d12, [r2] │ │ │ │ vsub.f64 d8, d4, d7 │ │ │ │ vadd.f64 d12, d4, d7 │ │ │ │ - vadd.f64 d7, d11, d3 │ │ │ │ - vldr d4, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d3, [sp, #616] @ 0x268 │ │ │ │ + vldr d4, [sp, #680] @ 0x2a8 │ │ │ │ + vadd.f64 d7, d3, d11 │ │ │ │ + vldr d3, [sp, #608] @ 0x260 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #792] @ 0x318 │ │ │ │ + vldr d6, [sp, #784] @ 0x310 │ │ │ │ vnmls.f64 d5, d3, d0 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vmul.f64 d6, d4, d1 │ │ │ │ - vldr d4, [sp, #520] @ 0x208 │ │ │ │ + vldr d4, [sp, #512] @ 0x200 │ │ │ │ + ldr r0, [sp, #40] @ 0x28 │ │ │ │ + vldr d2, [sp, #528] @ 0x210 │ │ │ │ vmla.f64 d6, d15, d0 │ │ │ │ - vldr d15, [sp, #768] @ 0x300 │ │ │ │ + vldr d9, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d15, [sp, #760] @ 0x2f8 │ │ │ │ vsub.f64 d3, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vadd.f64 d6, d4, d15 │ │ │ │ - vldr d15, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d15, [sp, #744] @ 0x2e8 │ │ │ │ vadd.f64 d4, d2, d15 │ │ │ │ vmul.f64 d2, d4, d14 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vmla.f64 d4, d6, d14 │ │ │ │ vnmls.f64 d2, d6, d13 │ │ │ │ - vldr d6, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d13, [sp, #840] @ 0x348 │ │ │ │ + vmla.f64 d4, d6, d14 │ │ │ │ + vldr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d13, [sp, #832] @ 0x340 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ - vldr d9, [pc, #436] @ 29130 │ │ │ │ - vstr d4, [sp, #16] │ │ │ │ - vldr d4, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d9, [pc, #456] @ 2b0c8 │ │ │ │ vstr d2, [sp, #8] │ │ │ │ + vstr d4, [sp, #16] │ │ │ │ + vldr d4, [sp, #720] @ 0x2d0 │ │ │ │ vmul.f64 d2, d6, d10 │ │ │ │ vsub.f64 d15, d13, d4 │ │ │ │ vmov.f64 d4, d2 │ │ │ │ vmov.f64 d2, d14 │ │ │ │ vmla.f64 d4, d15, d9 │ │ │ │ vmul.f64 d15, d15, d10 │ │ │ │ vnmls.f64 d15, d6, d9 │ │ │ │ + vldr d6, [sp, #624] @ 0x270 │ │ │ │ vstr d4, [sp] │ │ │ │ - vldr d6, [sp, #632] @ 0x278 │ │ │ │ - ldr r2, [sp, #320] @ 0x140 │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d4, d6, d0 │ │ │ │ - vldr d6, [sp, #616] @ 0x268 │ │ │ │ - ldr r1, [sp, #96] @ 0x60 │ │ │ │ + vldr d6, [sp, #608] @ 0x260 │ │ │ │ vmla.f64 d4, d6, d1 │ │ │ │ - vldr d6, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d6, [sp, #664] @ 0x298 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d1, [sp, #680] @ 0x2a8 │ │ │ │ vnmls.f64 d6, d1, d0 │ │ │ │ - vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d0, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d4, [sp, #720] @ 0x2d0 │ │ │ │ vadd.f64 d13, d13, d4 │ │ │ │ - vldr d4, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d4, [sp, #728] @ 0x2d8 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ - vldr d1, [pc, #332] @ 29138 │ │ │ │ + vldr d1, [pc, #356] @ 2b0d0 │ │ │ │ vmul.f64 d14, d4, d14 │ │ │ │ vmla.f64 d14, d13, d1 │ │ │ │ vmul.f64 d13, d13, d2 │ │ │ │ - vldr d2, [sp, #536] @ 0x218 │ │ │ │ + vldr d2, [sp, #528] @ 0x210 │ │ │ │ vnmls.f64 d13, d4, d1 │ │ │ │ - vldr d4, [sp, #768] @ 0x300 │ │ │ │ - vldr d1, [sp, #520] @ 0x208 │ │ │ │ + vldr d1, [sp, #512] @ 0x200 │ │ │ │ + vldr d4, [sp, #760] @ 0x2f8 │ │ │ │ vsub.f64 d1, d1, d4 │ │ │ │ - vldr d4, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d4, [sp, #744] @ 0x2e8 │ │ │ │ vsub.f64 d2, d2, d4 │ │ │ │ vmul.f64 d4, d2, d10 │ │ │ │ vmul.f64 d2, d2, d9 │ │ │ │ - vmla.f64 d2, d1, d10 │ │ │ │ vnmls.f64 d4, d1, d9 │ │ │ │ vldr d9, [sp] │ │ │ │ + vmla.f64 d2, d1, d10 │ │ │ │ vadd.f64 d1, d8, d3 │ │ │ │ vsub.f64 d3, d8, d3 │ │ │ │ vadd.f64 d9, d9, d4 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d15, d2 │ │ │ │ vsub.f64 d2, d15, d2 │ │ │ │ - vstr d10, [r2] │ │ │ │ - vstr d1, [r5] │ │ │ │ + vstr d10, [r0] │ │ │ │ + vstr d1, [lr] │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ - ldr r2, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + ldr r0, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d10, d9, d1 │ │ │ │ vsub.f64 d1, d1, d9 │ │ │ │ - vldr d9, [sp] │ │ │ │ - vstr d10, [r4] │ │ │ │ - vsub.f64 d4, d4, d9 │ │ │ │ - vstr d1, [r2] │ │ │ │ + vstr d10, [ip] │ │ │ │ + vstr d1, [r0] │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ - ldr r2, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ + ldr r0, [sp, #336] @ 0x150 │ │ │ │ + vstr d1, [r0] │ │ │ │ + ldr r0, [sp, #352] @ 0x160 │ │ │ │ + vstr d3, [r0] │ │ │ │ + vldr d9, [sp] │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ + ldr r0, [sp, #360] @ 0x168 │ │ │ │ + vsub.f64 d4, d4, d9 │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ + ldr r4, [sp, #80] @ 0x50 │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d1, [r2] │ │ │ │ - ldr r2, [sp, #352] @ 0x160 │ │ │ │ - vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #360] @ 0x168 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vstr d6, [r2] │ │ │ │ + ldrd r3, r2, [sp, #108] @ 0x6c │ │ │ │ + vstr d6, [r0] │ │ │ │ vadd.f64 d6, d3, d14 │ │ │ │ - ldr r2, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d14, d3, d14 │ │ │ │ - vstr d7, [r2] │ │ │ │ + ldr r0, [sp, #344] @ 0x158 │ │ │ │ + vstr d7, [r0] │ │ │ │ vadd.f64 d7, d12, d0 │ │ │ │ vsub.f64 d12, d12, d0 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r1] │ │ │ │ - vstr d7, [r0] │ │ │ │ - vadd.f64 d7, d11, d5 │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ - vsub.f64 d11, d11, d5 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d6, d2, d13 │ │ │ │ vsub.f64 d13, d13, d2 │ │ │ │ - ldr r0, [sp, #104] @ 0x68 │ │ │ │ - ldr r5, [sp, #92] @ 0x5c │ │ │ │ - ldr r2, [sp, #1004] @ 0x3ec │ │ │ │ + vstr d4, [r2] │ │ │ │ + vstr d7, [r4] │ │ │ │ + vadd.f64 d7, d11, d5 │ │ │ │ + vsub.f64 d11, d11, d5 │ │ │ │ + ldr r4, [sp, #96] @ 0x60 │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d14, d11 │ │ │ │ vsub.f64 d11, d11, d14 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d4, [r1] │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d12, d13 │ │ │ │ - ldr r3, [sp, #888] @ 0x378 │ │ │ │ vadd.f64 d12, d12, d13 │ │ │ │ - add r7, r3 │ │ │ │ - add r8, r3 │ │ │ │ + ldr r1, [sp, #136] @ 0x88 │ │ │ │ + ldr r2, [sp, #996] @ 0x3e4 │ │ │ │ vstr d7, [r4] │ │ │ │ - ldr r3, [sp, #892] @ 0x37c │ │ │ │ - ldr r4, [sp, #112] @ 0x70 │ │ │ │ - eor.w r9, r9, r3 │ │ │ │ + ldr r4, [sp, #128] @ 0x80 │ │ │ │ + vstr d12, [r4] │ │ │ │ + vstr d6, [r1] │ │ │ │ + vstr d11, [r3] │ │ │ │ + ldr r3, [sp, #880] @ 0x370 │ │ │ │ + add r6, r3 │ │ │ │ + add r7, r3 │ │ │ │ ldr r3, [sp, #884] @ 0x374 │ │ │ │ - vstr d12, [r0] │ │ │ │ + eor.w r8, r8, r3 │ │ │ │ + ldr r3, [sp, #876] @ 0x36c │ │ │ │ cmp r2, r3 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vstr d11, [r5] │ │ │ │ - bne.w 27ca0 │ │ │ │ - add.w sp, sp, #900 @ 0x384 │ │ │ │ + bne.w 29bc4 │ │ │ │ + add.w sp, sp, #892 @ 0x37c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ + nop.w │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ │ │ │ │ -00029140 : │ │ │ │ - ldr r2, [pc, #8] @ (2914c ) │ │ │ │ - ldr r1, [pc, #12] @ (29150 ) │ │ │ │ +0002b0d8 : │ │ │ │ + ldr r2, [pc, #8] @ (2b0e4 ) │ │ │ │ + ldr r1, [pc, #12] @ (2b0e8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - cmp r3, #168 @ 0xa8 │ │ │ │ + ldrb r0, [r2, #16] │ │ │ │ movs r7, r0 │ │ │ │ - @ instruction: 0xeb17ffff │ │ │ │ + @ instruction: 0xea8fffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r0 │ │ │ │ mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ subw sp, sp, #2004 @ 0x7d4 │ │ │ │ - mov r9, r3 │ │ │ │ - ldr r3, [pc, #68] @ (291b0 ) │ │ │ │ - ldr.w r1, [sp, #2104] @ 0x838 │ │ │ │ - add r3, pc │ │ │ │ + ldr.w r3, [sp, #2104] @ 0x838 │ │ │ │ ldr.w r0, [sp, #2108] @ 0x83c │ │ │ │ - cmp r1, r0 │ │ │ │ - bge.w 2cbb0 │ │ │ │ + ldr r1, [pc, #60] @ (2b158 ) │ │ │ │ + cmp r3, r0 │ │ │ │ + add r1, pc │ │ │ │ + bge.w 2ec08 │ │ │ │ ldr.w r0, [sp, #2112] @ 0x840 │ │ │ │ - vldr d15, [pc, #36] @ 291a8 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vldr d15, [pc, #32] @ 2b150 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ str.w r0, [sp, #1992] @ 0x7c8 │ │ │ │ - ldr r0, [pc, #40] @ (291b4 ) │ │ │ │ - ldr r3, [r3, r0] │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ - str.w r3, [sp, #1996] @ 0x7cc │ │ │ │ - adds r3, r1, #1 │ │ │ │ + ldr r0, [pc, #32] @ (2b15c ) │ │ │ │ + ldr r1, [r1, r0] │ │ │ │ str.w r3, [sp, #1988] @ 0x7c4 │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - mla r3, r1, r3, r3 │ │ │ │ - adds r6, r2, r3 │ │ │ │ - b.n 291be │ │ │ │ - nop.w │ │ │ │ + add.w r3, r3, r3, lsl #2 │ │ │ │ + add.w r6, r2, r3, lsl #4 │ │ │ │ + ldr r1, [r1, #0] │ │ │ │ + str.w r1, [sp, #1996] @ 0x7cc │ │ │ │ + b.n 2b168 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - ldrh r4, [r2, r1] │ │ │ │ + add r2, sp, #664 @ 0x298 │ │ │ │ movs r7, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str.w r3, [sp, #1988] @ 0x7c4 │ │ │ │ vldr d7, [r6, #-80] @ 0xffffffb0 │ │ │ │ add.w r3, sp, #1720 @ 0x6b8 │ │ │ │ - vldr d6, [r6, #-64] @ 0xffffffc0 │ │ │ │ - adds r6, #80 @ 0x50 │ │ │ │ - vldr d5, [r6, #-128] @ 0xffffff80 │ │ │ │ + mov.w sl, r9, lsl #3 │ │ │ │ + add.w r6, r6, #80 @ 0x50 │ │ │ │ + vldr d6, [r6, #-144] @ 0xffffff70 │ │ │ │ vldr d4, [r6, #-136] @ 0xffffff78 │ │ │ │ + vldr d5, [r6, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ vldr d7, [r6, #-152] @ 0xffffff68 │ │ │ │ - vldr d3, [r6, #-120] @ 0xffffff88 │ │ │ │ vldr d1, [r6, #-128] @ 0xffffff80 │ │ │ │ + vldr d3, [r6, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d9, d7, d5 │ │ │ │ vldr d5, [r6, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d5, d7, d5 │ │ │ │ vldr d7, [r6, #-160] @ 0xffffff60 │ │ │ │ vmul.f64 d11, d7, d4 │ │ │ │ vldr d4, [r6, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d8, d7, d4 │ │ │ │ vldr d7, [r6, #-152] @ 0xffffff68 │ │ │ │ vldr d4, [r6, #-136] @ 0xffffff78 │ │ │ │ - vmul.f64 d13, d7, d4 │ │ │ │ - vldr d4, [r6, #-144] @ 0xffffff70 │ │ │ │ vsub.f64 d14, d8, d9 │ │ │ │ vadd.f64 d9, d9, d8 │ │ │ │ + vmul.f64 d13, d7, d4 │ │ │ │ + vldr d4, [r6, #-144] @ 0xffffff70 │ │ │ │ + vstr d14, [sp, #24] │ │ │ │ + vstr d9, [sp, #32] │ │ │ │ vmul.f64 d10, d7, d4 │ │ │ │ vldr d7, [r6, #-160] @ 0xffffff60 │ │ │ │ vldr d4, [r6, #-128] @ 0xffffff80 │ │ │ │ - vstr d14, [sp, #32] │ │ │ │ - vstr d9, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d4, d7, d4 │ │ │ │ vldr d7, [r6, #-144] @ 0xffffff70 │ │ │ │ vmul.f64 d2, d7, d3 │ │ │ │ vldr d7, [r6, #-136] @ 0xffffff78 │ │ │ │ vsub.f64 d8, d4, d5 │ │ │ │ vmul.f64 d0, d7, d3 │ │ │ │ vldr d3, [r6, #-128] @ 0xffffff80 │ │ │ │ - vstr d8, [sp, #72] @ 0x48 │ │ │ │ + vstr d8, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d8, d6, d13 │ │ │ │ vmul.f64 d3, d7, d3 │ │ │ │ vldr d7, [r6, #-144] @ 0xffffff70 │ │ │ │ - vmul.f64 d1, d7, d1 │ │ │ │ - vstr d8, [sp, #80] @ 0x50 │ │ │ │ + vstr d8, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d12, d2, d3 │ │ │ │ + vmul.f64 d1, d7, d1 │ │ │ │ vadd.f64 d3, d2, d3 │ │ │ │ vadd.f64 d2, d5, d4 │ │ │ │ vldr d5, [r6, #-128] @ 0xffffff80 │ │ │ │ vsub.f64 d7, d1, d0 │ │ │ │ vadd.f64 d0, d0, d1 │ │ │ │ - vstr d12, [sp, #24] │ │ │ │ + vadd.f64 d1, d6, d13 │ │ │ │ + vldr d13, [r6, #-128] @ 0xffffff80 │ │ │ │ + vstr d7, [sp, #8] │ │ │ │ + vstr d12, [sp, #16] │ │ │ │ vmul.f64 d12, d5, d8 │ │ │ │ + vmul.f64 d6, d13, d1 │ │ │ │ vldr d5, [r6, #-120] @ 0xffffff88 │ │ │ │ - vstr d3, [sp, #56] @ 0x38 │ │ │ │ + vstr d0, [sp, #40] @ 0x28 │ │ │ │ + vstr d3, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d3, d11, d10 │ │ │ │ - vstr d0, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d0, d6, d13 │ │ │ │ - vldr d13, [r6, #-128] @ 0xffffff80 │ │ │ │ - vmul.f64 d5, d5, d8 │ │ │ │ - vstr d7, [sp, #16] │ │ │ │ - vstr d2, [sp, #64] @ 0x40 │ │ │ │ + vstr d2, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d2, d11, d10 │ │ │ │ - vmul.f64 d6, d13, d0 │ │ │ │ + vmul.f64 d5, d5, d8 │ │ │ │ vstr d5, [sp, #104] @ 0x68 │ │ │ │ - vstr d6, [sp, #144] @ 0x90 │ │ │ │ + vstr d6, [sp, #112] @ 0x70 │ │ │ │ vldr d13, [r6, #-120] @ 0xffffff88 │ │ │ │ - vstr d0, [sp, #88] @ 0x58 │ │ │ │ - vstr d3, [sp] │ │ │ │ - vmul.f64 d4, d13, d0 │ │ │ │ + vstr d2, [sp] │ │ │ │ + vstr d3, [sp, #88] @ 0x58 │ │ │ │ + vldr d14, [r6, #-104] @ 0xffffff98 │ │ │ │ + vstr d1, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d4, d13, d1 │ │ │ │ vmul.f64 d5, d13, d3 │ │ │ │ vldr d13, [r6, #-128] @ 0xffffff80 │ │ │ │ - vstr d2, [sp, #8] │ │ │ │ - vmul.f64 d14, d13, d3 │ │ │ │ + vmul.f64 d3, d13, d3 │ │ │ │ vldr d13, [r6, #-120] @ 0xffffff88 │ │ │ │ - vstr d4, [sp, #112] @ 0x70 │ │ │ │ - vstr d5, [sp, #200] @ 0xc8 │ │ │ │ + vstr d4, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d9, d13, d2 │ │ │ │ vldr d13, [r6, #-128] @ 0xffffff80 │ │ │ │ - vstr d14, [sp, #136] @ 0x88 │ │ │ │ - vldr d14, [r6, #-104] @ 0xffffff98 │ │ │ │ + vstr d3, [sp, #144] @ 0x90 │ │ │ │ + vstr d5, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d1, d13, d2 │ │ │ │ vldr d13, [r6, #-136] @ 0xffffff78 │ │ │ │ vstr d9, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d8, d13, d14 │ │ │ │ vldr d13, [r6, #-144] @ 0xffffff70 │ │ │ │ vstr d1, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d0, d13, d14 │ │ │ │ @@ -37968,2110 +38946,2113 @@ │ │ │ │ vmul.f64 d4, d13, d14 │ │ │ │ vldr d13, [r6, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d3, d13, d14 │ │ │ │ vldr d13, [r6, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d11, d13, d14 │ │ │ │ vldr d13, [r6, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d10, d13, d14 │ │ │ │ - vldr d14, [r6, #-112] @ 0xffffff90 │ │ │ │ vldr d13, [r6, #-144] @ 0xffffff70 │ │ │ │ + vldr d14, [r6, #-112] @ 0xffffff90 │ │ │ │ vmul.f64 d9, d13, d14 │ │ │ │ vldr d13, [r6, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d1, d13, d14 │ │ │ │ vldr d13, [r6, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d5, d13, d14 │ │ │ │ vldr d13, [r6, #-160] @ 0xffffff60 │ │ │ │ vmul.f64 d2, d13, d14 │ │ │ │ vldr d13, [r6, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d7, d13, d14 │ │ │ │ vldr d13, [r6, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d6, d13, d14 │ │ │ │ vadd.f64 d14, d8, d9 │ │ │ │ vsub.f64 d9, d9, d8 │ │ │ │ - vstr d14, [sp, #384] @ 0x180 │ │ │ │ + vstr d14, [sp, #392] @ 0x188 │ │ │ │ vadd.f64 d14, d0, d1 │ │ │ │ - vsub.f64 d0, d0, d1 │ │ │ │ - vstr d9, [sp, #640] @ 0x280 │ │ │ │ - vadd.f64 d9, d3, d2 │ │ │ │ - vstr d14, [sp, #624] @ 0x270 │ │ │ │ - vadd.f64 d14, d11, d7 │ │ │ │ - vstr d0, [sp, #408] @ 0x198 │ │ │ │ + vsub.f64 d1, d0, d1 │ │ │ │ vsub.f64 d0, d6, d10 │ │ │ │ - vstr d14, [sp, #400] @ 0x190 │ │ │ │ + vstr d1, [sp, #384] @ 0x180 │ │ │ │ + vstr d14, [sp, #648] @ 0x288 │ │ │ │ + vadd.f64 d14, d11, d7 │ │ │ │ + vstr d14, [sp, #424] @ 0x1a8 │ │ │ │ vsub.f64 d14, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ - vstr d14, [sp, #632] @ 0x278 │ │ │ │ - vstr d0, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d9, [sp, #664] @ 0x298 │ │ │ │ + vadd.f64 d9, d3, d2 │ │ │ │ + vstr d14, [sp, #656] @ 0x290 │ │ │ │ + vstr d0, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d0, d2, d3 │ │ │ │ - vldr d8, [sp, #80] @ 0x50 │ │ │ │ vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ - vldr d3, [sp] │ │ │ │ - vstr d5, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d2, [sp] │ │ │ │ + vldr d8, [sp, #72] @ 0x48 │ │ │ │ + vstr d0, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d3, [sp, #88] @ 0x58 │ │ │ │ + vstr d5, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d1, [sp, #80] @ 0x50 │ │ │ │ + vstr d9, [sp, #672] @ 0x2a0 │ │ │ │ vmul.f64 d4, d8, d13 │ │ │ │ vldr d13, [r6, #-104] @ 0xffffff98 │ │ │ │ - vstr d9, [sp, #648] @ 0x288 │ │ │ │ - vstr d0, [sp, #448] @ 0x1c0 │ │ │ │ vmul.f64 d5, d3, d13 │ │ │ │ - vldr d0, [sp, #88] @ 0x58 │ │ │ │ vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vstr d4, [sp, #776] @ 0x308 │ │ │ │ - vmul.f64 d4, d0, d13 │ │ │ │ + vstr d9, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d4, [sp, #784] @ 0x310 │ │ │ │ + vmul.f64 d4, d1, d13 │ │ │ │ vldr d13, [r6, #-104] @ 0xffffff98 │ │ │ │ - vstr d9, [sp, #712] @ 0x2c8 │ │ │ │ vmul.f64 d5, d2, d13 │ │ │ │ - vadd.f64 d1, d4, d5 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ + vadd.f64 d0, d4, d5 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vstr d0, [sp, #872] @ 0x368 │ │ │ │ + vstr d4, [sp, #896] @ 0x380 │ │ │ │ vmul.f64 d4, d8, d13 │ │ │ │ vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ - vstr d5, [sp, #896] @ 0x380 │ │ │ │ vmul.f64 d5, d3, d13 │ │ │ │ vldr d13, [r6, #-104] @ 0xffffff98 │ │ │ │ - vstr d1, [sp, #824] @ 0x338 │ │ │ │ - vldr d1, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vstr d4, [sp, #784] @ 0x310 │ │ │ │ - vmul.f64 d4, d0, d13 │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ + vmul.f64 d4, d1, d13 │ │ │ │ vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ - vstr d3, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d1, [sp, #200] @ 0xc8 │ │ │ │ + vstr d3, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d5, [sp, #792] @ 0x318 │ │ │ │ vmul.f64 d5, d2, d13 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vldr d4, [sp, #112] @ 0x70 │ │ │ │ - vstr d5, [sp, #904] @ 0x388 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ vadd.f64 d5, d10, d6 │ │ │ │ vsub.f64 d10, d11, d7 │ │ │ │ - vstr d3, [sp, #832] @ 0x340 │ │ │ │ - vstr d5, [sp, #224] @ 0xe0 │ │ │ │ + vstr d5, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d5, d12, d1 │ │ │ │ vldr d1, [sp, #192] @ 0xc0 │ │ │ │ - vstr d10, [sp, #232] @ 0xe8 │ │ │ │ + vstr d4, [sp, #904] @ 0x388 │ │ │ │ vmul.f64 d11, d13, d5 │ │ │ │ - vldr d13, [r6, #-104] @ 0xffffff98 │ │ │ │ - vadd.f64 d4, d4, d1 │ │ │ │ + vldr d4, [sp, #120] @ 0x78 │ │ │ │ vstr d5, [sp, #96] @ 0x60 │ │ │ │ - vmul.f64 d7, d13, d5 │ │ │ │ + vldr d13, [r6, #-104] @ 0xffffff98 │ │ │ │ + vstr d10, [sp, #240] @ 0xf0 │ │ │ │ + vstr d3, [sp, #880] @ 0x370 │ │ │ │ vstr d11, [sp, #368] @ 0x170 │ │ │ │ - vstr d7, [sp, #376] @ 0x178 │ │ │ │ + vadd.f64 d4, d4, d1 │ │ │ │ + vmul.f64 d6, d13, d5 │ │ │ │ vmul.f64 d7, d13, d4 │ │ │ │ - vstr d7, [sp, #392] @ 0x188 │ │ │ │ + vstr d6, [sp, #376] @ 0x178 │ │ │ │ + vstr d7, [sp, #400] @ 0x190 │ │ │ │ vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ - vldr d8, [sp, #72] @ 0x48 │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vstr d4, [sp, #128] @ 0x80 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vldr d8, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d5, d13, d4 │ │ │ │ vldr d13, [r6, #-104] @ 0xffffff98 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ - vstr d4, [sp, #120] @ 0x78 │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d6, d8, d13 │ │ │ │ vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - vmul.f64 d9, d1, d13 │ │ │ │ - vmul.f64 d11, d8, d13 │ │ │ │ + vldr d3, [sp, #144] @ 0x90 │ │ │ │ + vmul.f64 d11, d1, d13 │ │ │ │ + vmul.f64 d2, d8, d13 │ │ │ │ vldr d13, [r6, #-104] @ 0xffffff98 │ │ │ │ - vldr d8, [sp, #144] @ 0x90 │ │ │ │ vstr d6, [sp, #208] @ 0xd0 │ │ │ │ + vldr d8, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d14, d1, d13 │ │ │ │ - vmul.f64 d7, d0, d13 │ │ │ │ + vmul.f64 d10, d0, d13 │ │ │ │ vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ - vstr d9, [sp, #216] @ 0xd8 │ │ │ │ - vsub.f64 d9, d6, d9 │ │ │ │ - vstr d11, [sp, #256] @ 0x100 │ │ │ │ - vmul.f64 d2, d4, d13 │ │ │ │ - vadd.f64 d11, d11, d14 │ │ │ │ - vstr d14, [sp, #264] @ 0x108 │ │ │ │ - vstr d9, [sp, #240] @ 0xf0 │ │ │ │ - vldr d14, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d9, d7, d2 │ │ │ │ - vstr d11, [sp, #248] @ 0xf8 │ │ │ │ - vldr d11, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d9, d6, d11 │ │ │ │ + vstr d11, [sp, #216] @ 0xd8 │ │ │ │ + vstr d2, [sp, #224] @ 0xe0 │ │ │ │ + vmul.f64 d7, d4, d13 │ │ │ │ + vadd.f64 d11, d2, d14 │ │ │ │ vldr d13, [r6, #-104] @ 0xffffff98 │ │ │ │ - vstr d7, [sp, #272] @ 0x110 │ │ │ │ - vstr d9, [sp, #128] @ 0x80 │ │ │ │ - vsub.f64 d9, d11, d14 │ │ │ │ + vstr d9, [sp, #248] @ 0xf8 │ │ │ │ + vstr d10, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d9, d10, d7 │ │ │ │ + vstr d14, [sp, #264] @ 0x108 │ │ │ │ + vstr d7, [sp, #280] @ 0x118 │ │ │ │ vldr d7, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d11, d11, d14 │ │ │ │ - vstr d2, [sp, #280] @ 0x118 │ │ │ │ - vmul.f64 d10, d13, d9 │ │ │ │ - vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ + vstr d11, [sp, #256] @ 0x100 │ │ │ │ + vldr d11, [sp, #104] @ 0x68 │ │ │ │ vstr d9, [sp, #136] @ 0x88 │ │ │ │ - vmul.f64 d13, d13, d9 │ │ │ │ - vstr d10, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d10, d8, d7 │ │ │ │ + vsub.f64 d9, d11, d3 │ │ │ │ + vadd.f64 d11, d11, d3 │ │ │ │ + vstr d10, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d2, d13, d9 │ │ │ │ + vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ + vstr d9, [sp, #144] @ 0x90 │ │ │ │ + vmul.f64 d13, d13, d9 │ │ │ │ + vstr d2, [sp, #288] @ 0x120 │ │ │ │ vstr d13, [sp, #296] @ 0x128 │ │ │ │ vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ - vstr d10, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d2, d13, d10 │ │ │ │ vldr d13, [r6, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d13, d13, d10 │ │ │ │ vstr d13, [sp, #304] @ 0x130 │ │ │ │ vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ + vstr d11, [sp, #160] @ 0xa0 │ │ │ │ + vldr d3, [r6, #-112] @ 0xffffff90 │ │ │ │ vldr d6, [r6, #-104] @ 0xffffff98 │ │ │ │ vldr d14, [r6, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d13, d0, d13 │ │ │ │ - vldr d3, [r6, #-112] @ 0xffffff90 │ │ │ │ - vmul.f64 d6, d4, d6 │ │ │ │ - vstr d11, [sp, #160] @ 0xa0 │ │ │ │ - vmul.f64 d14, d14, d11 │ │ │ │ - vldr d10, [sp, #32] │ │ │ │ - vmul.f64 d3, d3, d11 │ │ │ │ - vldr d11, [sp, #64] @ 0x40 │ │ │ │ + vmov.f64 d0, d7 │ │ │ │ + vldr d7, [sp, #8] │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ + vldr d10, [r6, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d14, d4, d14 │ │ │ │ vstr d13, [sp, #312] @ 0x138 │ │ │ │ - vadd.f64 d1, d13, d6 │ │ │ │ - vstr d6, [sp, #320] @ 0x140 │ │ │ │ - vstr d14, [sp, #328] @ 0x148 │ │ │ │ - vadd.f64 d14, d8, d7 │ │ │ │ - vldr d8, [r6, #-112] @ 0xffffff90 │ │ │ │ - vldr d6, [sp, #56] @ 0x38 │ │ │ │ + vstr d6, [sp, #328] @ 0x148 │ │ │ │ + vadd.f64 d1, d13, d14 │ │ │ │ + vldr d6, [r6, #-112] @ 0xffffff90 │ │ │ │ + vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ vstr d1, [sp, #152] @ 0x98 │ │ │ │ - vmov.f64 d1, d14 │ │ │ │ - vmul.f64 d14, d8, d14 │ │ │ │ + vstr d14, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d14, d8, d0 │ │ │ │ + vmul.f64 d11, d6, d11 │ │ │ │ vldr d8, [r6, #-104] @ 0xffffff98 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ - vstr d3, [sp, #336] @ 0x150 │ │ │ │ + vmul.f64 d9, d7, d6 │ │ │ │ + vmov.f64 d1, d14 │ │ │ │ + vmul.f64 d14, d6, d14 │ │ │ │ + vldr d6, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d8, d8, d1 │ │ │ │ - vldr d3, [r6, #-104] @ 0xffffff98 │ │ │ │ - vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ - vstr d1, [sp, #104] @ 0x68 │ │ │ │ + vstr d1, [sp, #112] @ 0x70 │ │ │ │ + vstr d11, [sp, #336] @ 0x150 │ │ │ │ + vldr d11, [r6, #-104] @ 0xffffff98 │ │ │ │ vstr d8, [sp, #344] @ 0x158 │ │ │ │ + vmul.f64 d8, d6, d11 │ │ │ │ + vldr d11, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d0, d9, d8 │ │ │ │ vmul.f64 d4, d11, d13 │ │ │ │ - vldr d8, [r6, #-112] @ 0xffffff90 │ │ │ │ - vmul.f64 d9, d7, d8 │ │ │ │ - vmul.f64 d8, d6, d3 │ │ │ │ - vadd.f64 d3, d9, d8 │ │ │ │ vsub.f64 d8, d9, d8 │ │ │ │ - vstr d3, [sp, #168] @ 0xa8 │ │ │ │ - vldr d3, [r6, #-104] @ 0xffffff98 │ │ │ │ - vmul.f64 d0, d11, d3 │ │ │ │ + vstr d0, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d0, d11, d10 │ │ │ │ vldr d11, [r6, #-104] @ 0xffffff98 │ │ │ │ - vldr d3, [r6, #-112] @ 0xffffff90 │ │ │ │ + vldr d10, [sp, #24] │ │ │ │ vmul.f64 d11, d10, d11 │ │ │ │ vmul.f64 d1, d10, d3 │ │ │ │ - vldr d10, [sp, #112] @ 0x70 │ │ │ │ + vldr d10, [sp, #120] @ 0x78 │ │ │ │ vstr d11, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d11, d4, d11 │ │ │ │ vsub.f64 d3, d0, d1 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ + vstr d3, [sp, #176] @ 0xb0 │ │ │ │ vstr d11, [sp, #184] @ 0xb8 │ │ │ │ vldr d11, [sp, #192] @ 0xc0 │ │ │ │ - vstr d3, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d11, d10, d11 │ │ │ │ vldr d10, [r6, #-104] @ 0xffffff98 │ │ │ │ - vstr d11, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d10, d10, d11 │ │ │ │ + vstr d11, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d11, d13, d11 │ │ │ │ vldr d13, [r6, #-104] @ 0xffffff98 │ │ │ │ - vstr d8, [sp, #768] @ 0x300 │ │ │ │ - vldr d8, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vldr d13, [r6, #-112] @ 0xffffff90 │ │ │ │ - vstr d1, [sp, #912] @ 0x390 │ │ │ │ - vldr d9, [sp, #216] @ 0xd8 │ │ │ │ vmul.f64 d3, d6, d13 │ │ │ │ - vldr d6, [sp, #200] @ 0xc8 │ │ │ │ vstr d7, [sp, #360] @ 0x168 │ │ │ │ + vstr d8, [sp, #800] @ 0x320 │ │ │ │ + vstr d1, [sp, #912] @ 0x390 │ │ │ │ + vldr d8, [sp, #376] @ 0x178 │ │ │ │ + vldr d0, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ + vadd.f64 d0, d0, d3 │ │ │ │ + vldr d3, [sp, #208] @ 0xd0 │ │ │ │ vstr d7, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d7, d12, d6 │ │ │ │ + vldr d7, [sp, #200] @ 0xc8 │ │ │ │ + vstr d0, [sp, #808] @ 0x328 │ │ │ │ + vldr d0, [sp, #216] @ 0xd8 │ │ │ │ + vsub.f64 d7, d12, d7 │ │ │ │ vldr d12, [r6, #-104] @ 0xffffff98 │ │ │ │ + vadd.f64 d3, d3, d0 │ │ │ │ vmul.f64 d6, d13, d7 │ │ │ │ - vstr d7, [sp, #200] @ 0xc8 │ │ │ │ vldr d13, [sp, #288] @ 0x120 │ │ │ │ + vstr d7, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d7, d12, d7 │ │ │ │ vldr d12, [sp, #368] @ 0x170 │ │ │ │ + vstr d3, [sp, #888] @ 0x378 │ │ │ │ vsub.f64 d13, d12, d13 │ │ │ │ vstr d13, [sp, #368] @ 0x170 │ │ │ │ vldr d13, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d13, d13, d7 │ │ │ │ - vstr d13, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d13, [sp, #440] @ 0x1b8 │ │ │ │ vldr d13, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d1, d8, d13 │ │ │ │ vldr d13, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d0, d6, d13 │ │ │ │ - vldr d13, [sp, #360] @ 0x168 │ │ │ │ - vadd.f64 d3, d13, d3 │ │ │ │ + vsub.f64 d9, d6, d13 │ │ │ │ vldr d13, [sp, #304] @ 0x130 │ │ │ │ - vstr d0, [sp, #376] @ 0x178 │ │ │ │ - vldr d0, [sp, #208] @ 0xd0 │ │ │ │ - vstr d3, [sp, #792] @ 0x318 │ │ │ │ - vldr d3, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d9, d0, d9 │ │ │ │ - vsub.f64 d4, d4, d3 │ │ │ │ - vsub.f64 d3, d14, d10 │ │ │ │ - vstr d9, [sp, #928] @ 0x3a0 │ │ │ │ + vstr d9, [sp, #376] @ 0x178 │ │ │ │ + vldr d9, [sp, #352] @ 0x160 │ │ │ │ + vsub.f64 d4, d4, d9 │ │ │ │ + vsub.f64 d9, d14, d10 │ │ │ │ vadd.f64 d14, d14, d10 │ │ │ │ + vstr d9, [sp, #512] @ 0x200 │ │ │ │ vstr d4, [sp, #920] @ 0x398 │ │ │ │ vadd.f64 d4, d5, d13 │ │ │ │ vldr d13, [sp, #312] @ 0x138 │ │ │ │ - vstr d3, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d4, [sp, #728] @ 0x2d8 │ │ │ │ + vstr d4, [sp, #760] @ 0x2f8 │ │ │ │ vldr d4, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d4, d13, d4 │ │ │ │ - vstr d4, [sp, #800] @ 0x320 │ │ │ │ - vldr d4, [sp, #344] @ 0x158 │ │ │ │ - vadd.f64 d9, d4, d11 │ │ │ │ - vstr d9, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d4, [sp, #392] @ 0x188 │ │ │ │ - vldr d3, [sp, #272] @ 0x110 │ │ │ │ - vldr d9, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d0, d2, d4 │ │ │ │ - vldr d13, [sp, #288] @ 0x120 │ │ │ │ + vldr d13, [sp, #344] @ 0x158 │ │ │ │ + vstr d4, [sp, #816] @ 0x330 │ │ │ │ + vadd.f64 d0, d13, d11 │ │ │ │ + vldr d4, [sp, #400] @ 0x190 │ │ │ │ + vstr d0, [sp, #520] @ 0x208 │ │ │ │ + vsub.f64 d3, d2, d4 │ │ │ │ vadd.f64 d2, d4, d2 │ │ │ │ - vldr d4, [sp, #192] @ 0xc0 │ │ │ │ - vstr d0, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d0, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d0, d3, d0 │ │ │ │ - vstr d0, [sp, #808] @ 0x328 │ │ │ │ - vldr d0, [sp, #256] @ 0x100 │ │ │ │ - vsub.f64 d9, d0, d9 │ │ │ │ + vmov.f64 d4, d14 │ │ │ │ + vstr d3, [sp, #768] @ 0x300 │ │ │ │ + vldr d9, [sp, #272] @ 0x110 │ │ │ │ + vldr d0, [sp, #264] @ 0x108 │ │ │ │ + vldr d3, [sp, #280] @ 0x118 │ │ │ │ + vldr d13, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d9, d9, d3 │ │ │ │ + vldr d3, [sp, #224] @ 0xe0 │ │ │ │ + vsub.f64 d3, d3, d0 │ │ │ │ vadd.f64 d0, d12, d13 │ │ │ │ vldr d13, [sp, #296] @ 0x128 │ │ │ │ - vldr d12, [sp, #80] @ 0x50 │ │ │ │ + vldr d12, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d8, d8, d13 │ │ │ │ vstr d0, [sp, #208] @ 0xd0 │ │ │ │ - vsub.f64 d0, d8, d13 │ │ │ │ - vldr d13, [sp, #304] @ 0x130 │ │ │ │ - vstr d9, [sp, #936] @ 0x3a8 │ │ │ │ - vmov.f64 d9, d14 │ │ │ │ + vstr d3, [sp, #928] @ 0x3a0 │ │ │ │ + vsub.f64 d5, d12, d5 │ │ │ │ + vldr d0, [sp, #240] @ 0xf0 │ │ │ │ + vldr d12, [sp, #328] @ 0x148 │ │ │ │ + vstr d8, [sp, #216] @ 0xd8 │ │ │ │ vldr d8, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d5, d13, d5 │ │ │ │ - vldr d13, [sp, #328] @ 0x148 │ │ │ │ - vstr d0, [sp, #256] @ 0x100 │ │ │ │ - vldr d0, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d14, d13, d6 │ │ │ │ - vldr d13, [sp, #336] @ 0x150 │ │ │ │ - vstr d14, [sp, #216] @ 0xd8 │ │ │ │ - vsub.f64 d14, d7, d13 │ │ │ │ - vldr d13, [sp, #344] @ 0x158 │ │ │ │ + vstr d9, [sp, #824] @ 0x338 │ │ │ │ + vldr d9, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d14, d12, d6 │ │ │ │ + vldr d6, [sp, #88] @ 0x58 │ │ │ │ + vldr d12, [sp, #336] @ 0x150 │ │ │ │ + vstr d14, [sp, #224] @ 0xe0 │ │ │ │ + vsub.f64 d14, d7, d12 │ │ │ │ + vldr d12, [sp, #344] @ 0x158 │ │ │ │ vstr d14, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d14, d13, d11 │ │ │ │ + vsub.f64 d14, d12, d11 │ │ │ │ vldr d11, [r6, #-88] @ 0xffffffa8 │ │ │ │ - vmov.f64 d6, d14 │ │ │ │ + vldr d12, [sp, #72] @ 0x48 │ │ │ │ + vmov.f64 d13, d14 │ │ │ │ vldr d14, [r6, #-96] @ 0xffffffa0 │ │ │ │ - vmul.f64 d10, d4, d11 │ │ │ │ + vmul.f64 d10, d9, d11 │ │ │ │ + vmul.f64 d7, d13, d14 │ │ │ │ vmla.f64 d10, d8, d14 │ │ │ │ + vnmls.f64 d7, d4, d11 │ │ │ │ + vstr d7, [sp, #936] @ 0x3a8 │ │ │ │ vmul.f64 d7, d6, d14 │ │ │ │ - vstr d6, [sp, #272] @ 0x110 │ │ │ │ - vldr d6, [sp] │ │ │ │ - vnmls.f64 d7, d9, d11 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vmul.f64 d7, d6, d14 │ │ │ │ - add.w r3, sp, #1760 @ 0x6e0 │ │ │ │ + vldr d6, [sp, #120] @ 0x78 │ │ │ │ vmov.f64 d3, d7 │ │ │ │ vmul.f64 d7, d0, d14 │ │ │ │ - vldr d0, [sp, #224] @ 0xe0 │ │ │ │ vnmls.f64 d3, d12, d11 │ │ │ │ vldr d12, [sp, #112] @ 0x70 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vmul.f64 d7, d5, d14 │ │ │ │ - add.w r3, sp, #1608 @ 0x648 │ │ │ │ - vnmls.f64 d3, d0, d11 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ - vmul.f64 d7, d12, d11 │ │ │ │ - vnmls.f64 d0, d2, d11 │ │ │ │ + vmul.f64 d7, d5, d14 │ │ │ │ vstr d3, [r3] │ │ │ │ + add.w r3, sp, #1608 @ 0x648 │ │ │ │ + vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + vnmls.f64 d0, d3, d11 │ │ │ │ + vmov.f64 d3, d7 │ │ │ │ + vmul.f64 d7, d6, d11 │ │ │ │ + vnmls.f64 d3, d2, d11 │ │ │ │ + vmla.f64 d7, d12, d14 │ │ │ │ + vstr d0, [r3] │ │ │ │ add.w r3, sp, #1752 @ 0x6d8 │ │ │ │ - vstr d0, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d13, [sp, #104] @ 0x68 │ │ │ │ vldr d0, [sp, #160] @ 0xa0 │ │ │ │ - vldr d3, [sp, #200] @ 0xc8 │ │ │ │ - vmla.f64 d7, d13, d14 │ │ │ │ - vstr d9, [sp, #392] @ 0x188 │ │ │ │ - vstr d7, [sp, #360] @ 0x168 │ │ │ │ + vstr d7, [sp, #400] @ 0x190 │ │ │ │ vmul.f64 d7, d0, d11 │ │ │ │ - vmov.f64 d0, d7 │ │ │ │ + vstr d3, [sp, #776] @ 0x308 │ │ │ │ + vldr d0, [sp, #200] @ 0xc8 │ │ │ │ + vstr d4, [sp, #408] @ 0x198 │ │ │ │ + vstr d13, [sp, #416] @ 0x1a0 │ │ │ │ + vmov.f64 d3, d7 │ │ │ │ vmul.f64 d7, d5, d11 │ │ │ │ + vmla.f64 d3, d0, d14 │ │ │ │ vmla.f64 d7, d2, d14 │ │ │ │ - vmla.f64 d0, d3, d14 │ │ │ │ - vstr d7, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d7, [sp, #272] @ 0x110 │ │ │ │ - vstr d0, [sp, #496] @ 0x1f0 │ │ │ │ - vmul.f64 d0, d4, d14 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vnmls.f64 d0, d8, d11 │ │ │ │ - vldr d8, [sp, #184] @ 0xb8 │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vmla.f64 d3, d9, d14 │ │ │ │ - vstr d3, [r3] │ │ │ │ - add.w r3, sp, #1768 @ 0x6e8 │ │ │ │ + vstr d3, [sp, #528] @ 0x210 │ │ │ │ + vstr d7, [sp, #832] @ 0x340 │ │ │ │ + vmul.f64 d7, d13, d11 │ │ │ │ + vldr d13, [sp, #104] @ 0x68 │ │ │ │ vldr d3, [sp, #176] @ 0xb0 │ │ │ │ + vmov.f64 d0, d7 │ │ │ │ vmul.f64 d7, d3, d14 │ │ │ │ + vmla.f64 d0, d4, d14 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ vmul.f64 d7, d3, d11 │ │ │ │ - vldr d3, [sp, #32] │ │ │ │ - vnmls.f64 d4, d8, d11 │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ + vstr d0, [r3] │ │ │ │ + vmul.f64 d0, d9, d14 │ │ │ │ + add.w r3, sp, #1760 @ 0x6e0 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ - vmla.f64 d9, d8, d14 │ │ │ │ vmul.f64 d7, d3, d11 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ - vstr d4, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ - vstr d9, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d9, [sp, #56] @ 0x38 │ │ │ │ + vnmls.f64 d0, d8, d11 │ │ │ │ + vldr d8, [sp, #184] @ 0xb8 │ │ │ │ + vnmls.f64 d4, d8, d11 │ │ │ │ + vmla.f64 d9, d8, d14 │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + vstr d4, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ + vstr d9, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d9, [sp, #48] @ 0x30 │ │ │ │ vmla.f64 d7, d4, d14 │ │ │ │ - vstr d7, [sp, #816] @ 0x330 │ │ │ │ + vstr d7, [sp, #840] @ 0x348 │ │ │ │ vmul.f64 d7, d9, d11 │ │ │ │ vmla.f64 d7, d8, d14 │ │ │ │ vstr d7, [r3] │ │ │ │ - vmul.f64 d7, d12, d14 │ │ │ │ - add.w r3, sp, #1776 @ 0x6f0 │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ - vldr d7, [sp, #120] @ 0x78 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vnmls.f64 d12, d13, d11 │ │ │ │ - vldr d13, [r6, #-144] @ 0xffffff70 │ │ │ │ - vstr d12, [sp, #432] @ 0x1b0 │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ - vldr d7, [sp, #144] @ 0x90 │ │ │ │ - vnmls.f64 d12, d7, d11 │ │ │ │ - vstr d12, [sp, #440] @ 0x1b8 │ │ │ │ + vmul.f64 d7, d6, d14 │ │ │ │ + add.w r3, sp, #1768 @ 0x6e8 │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ + vldr d7, [sp, #128] @ 0x80 │ │ │ │ + vnmls.f64 d6, d12, d11 │ │ │ │ vldr d12, [r6, #-136] @ 0xffffff78 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vstr d6, [sp, #448] @ 0x1c0 │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ vmul.f64 d7, d12, d11 │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ + vldr d12, [r6, #-144] @ 0xffffff70 │ │ │ │ + vnmls.f64 d6, d13, d11 │ │ │ │ + vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ + vmla.f64 d6, d12, d14 │ │ │ │ + vldr d12, [sp, #72] @ 0x48 │ │ │ │ + vstr d6, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d6, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d7, d6, d11 │ │ │ │ - vmla.f64 d12, d13, d14 │ │ │ │ - vldr d6, [sp, #80] @ 0x50 │ │ │ │ - vstr d12, [sp, #504] @ 0x1f8 │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ - vmla.f64 d12, d6, d14 │ │ │ │ - vldr d7, [sp, #120] @ 0x78 │ │ │ │ - vldr d6, [sp, #144] @ 0x90 │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ + vldr d7, [sp, #128] @ 0x80 │ │ │ │ + vmla.f64 d6, d12, d14 │ │ │ │ + vldr d12, [r6, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vstr d12, [r3] │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ - vmla.f64 d12, d6, d14 │ │ │ │ + vmla.f64 d7, d13, d14 │ │ │ │ + vstr d6, [r3] │ │ │ │ + add.w r3, sp, #1776 @ 0x6f0 │ │ │ │ + vstr d7, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d7, d3, d14 │ │ │ │ - add.w r3, sp, #1784 @ 0x6f8 │ │ │ │ - vstr d12, [sp, #512] @ 0x200 │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ - vnmls.f64 d12, d4, d11 │ │ │ │ - vstr d12, [sp, #840] @ 0x348 │ │ │ │ - vldr d12, [r6, #-136] @ 0xffffff78 │ │ │ │ - vldr d3, [sp, #200] @ 0xc8 │ │ │ │ + vmov.f64 d3, d7 │ │ │ │ vmul.f64 d7, d12, d14 │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ + vldr d12, [r6, #-144] @ 0xffffff70 │ │ │ │ + vnmls.f64 d3, d4, d11 │ │ │ │ + vstr d3, [sp, #848] @ 0x350 │ │ │ │ + vmov.f64 d3, d7 │ │ │ │ vmul.f64 d7, d9, d14 │ │ │ │ - vldr d9, [sp, #128] @ 0x80 │ │ │ │ - vnmls.f64 d12, d13, d11 │ │ │ │ - vldr d13, [r6, #-120] @ 0xffffff88 │ │ │ │ - vstr d12, [sp, #520] @ 0x208 │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ - vldr d7, [sp, #160] @ 0xa0 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vnmls.f64 d12, d8, d11 │ │ │ │ - vldr d8, [sp, #208] @ 0xd0 │ │ │ │ + vnmls.f64 d3, d12, d11 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ - vnmls.f64 d6, d3, d11 │ │ │ │ - vstr d12, [r3] │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ + vnmls.f64 d6, d8, d11 │ │ │ │ + vstr d3, [sp, #536] @ 0x218 │ │ │ │ + vstr d6, [r3] │ │ │ │ add.w r3, sp, #1616 @ 0x650 │ │ │ │ - vstr d6, [sp, #528] @ 0x210 │ │ │ │ - vldr d6, [sp, #232] @ 0xe8 │ │ │ │ - vmul.f64 d7, d6, d11 │ │ │ │ - vldr d6, [sp, #224] @ 0xe0 │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ - vmul.f64 d7, d3, d11 │ │ │ │ - vmla.f64 d12, d6, d14 │ │ │ │ - vldr d6, [sp, #216] @ 0xd8 │ │ │ │ - vstr d12, [r3] │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ - vldr d7, [sp, #88] @ 0x58 │ │ │ │ + vldr d7, [sp, #160] @ 0xa0 │ │ │ │ + vldr d6, [sp, #200] @ 0xc8 │ │ │ │ + vldr d9, [sp, #240] @ 0xf0 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vldr d8, [sp, #216] @ 0xd8 │ │ │ │ + vldr d13, [sp, #224] @ 0xe0 │ │ │ │ + vldr d12, [r6, #-120] @ 0xffffff88 │ │ │ │ + vmov.f64 d4, d7 │ │ │ │ + vmul.f64 d7, d9, d11 │ │ │ │ + vldr d9, [sp, #232] @ 0xe8 │ │ │ │ + vnmls.f64 d4, d6, d11 │ │ │ │ + vmov.f64 d3, d7 │ │ │ │ + vmla.f64 d3, d9, d14 │ │ │ │ + vldr d9, [sp, #208] @ 0xd0 │ │ │ │ + vstr d4, [sp, #544] @ 0x220 │ │ │ │ + vstr d3, [r3] │ │ │ │ add.w r3, sp, #1624 @ 0x658 │ │ │ │ - vmla.f64 d12, d7, d14 │ │ │ │ + vldr d3, [sp] │ │ │ │ + vmul.f64 d7, d3, d11 │ │ │ │ + vmov.f64 d4, d7 │ │ │ │ + vldr d7, [sp, #80] @ 0x50 │ │ │ │ + vmla.f64 d4, d7, d14 │ │ │ │ vldr d7, [sp, #264] @ 0x108 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vstr d12, [r3] │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ - vldr d7, [sp, #256] @ 0x100 │ │ │ │ - vmla.f64 d12, d6, d14 │ │ │ │ + vstr d4, [r3] │ │ │ │ add.w r3, sp, #1520 @ 0x5f0 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ + vmul.f64 d7, d8, d11 │ │ │ │ + vmla.f64 d6, d13, d14 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ - vmul.f64 d7, d9, d14 │ │ │ │ - vmla.f64 d4, d8, d14 │ │ │ │ - vstr d12, [sp, #872] @ 0x368 │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ - vmul.f64 d7, d13, d14 │ │ │ │ - vldr d13, [r6, #-128] @ 0xffffff80 │ │ │ │ + vmla.f64 d4, d9, d14 │ │ │ │ + vstr d6, [sp, #856] @ 0x358 │ │ │ │ + vldr d6, [sp, #136] @ 0x88 │ │ │ │ vstr d4, [r3] │ │ │ │ - add.w r3, sp, #1632 @ 0x660 │ │ │ │ + add.w r3, sp, #1528 @ 0x5f8 │ │ │ │ vldr d4, [sp, #152] @ 0x98 │ │ │ │ - vnmls.f64 d12, d4, d11 │ │ │ │ - vstr d12, [sp, #536] @ 0x218 │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ + vmul.f64 d7, d6, d14 │ │ │ │ + vnmls.f64 d7, d4, d11 │ │ │ │ + vstr d7, [sp, #552] @ 0x228 │ │ │ │ + vmul.f64 d7, d12, d14 │ │ │ │ + vldr d12, [r6, #-128] @ 0xffffff80 │ │ │ │ + vnmls.f64 d7, d12, d11 │ │ │ │ + vstr d7, [sp, #864] @ 0x360 │ │ │ │ vldr d7, [sp, #264] @ 0x108 │ │ │ │ - vnmls.f64 d12, d13, d11 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vldr d13, [r6, #-120] @ 0xffffff88 │ │ │ │ - vstr d12, [sp, #760] @ 0x2f8 │ │ │ │ vmov.f64 d12, d7 │ │ │ │ vmul.f64 d7, d3, d14 │ │ │ │ - vnmls.f64 d12, d6, d11 │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vldr d7, [sp, #88] @ 0x58 │ │ │ │ - vnmls.f64 d3, d7, d11 │ │ │ │ - vmul.f64 d7, d9, d11 │ │ │ │ - vstr d12, [sp, #880] @ 0x370 │ │ │ │ - vmov.f64 d6, d7 │ │ │ │ - vmul.f64 d7, d13, d11 │ │ │ │ + vnmls.f64 d12, d13, d11 │ │ │ │ vldr d13, [r6, #-128] @ 0xffffff80 │ │ │ │ - vmla.f64 d6, d4, d14 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vmla.f64 d3, d13, d14 │ │ │ │ - add.w r3, sp, #1528 @ 0x5f8 │ │ │ │ - vstr d6, [sp, #616] @ 0x268 │ │ │ │ - vstr d3, [sp, #848] @ 0x350 │ │ │ │ - vldr d9, [sp, #240] @ 0xf0 │ │ │ │ + vstr d12, [r3] │ │ │ │ + vmov.f64 d12, d7 │ │ │ │ + add.w r3, sp, #1632 @ 0x660 │ │ │ │ + vldr d7, [sp, #80] @ 0x50 │ │ │ │ + vnmls.f64 d12, d7, d11 │ │ │ │ + vmul.f64 d7, d6, d11 │ │ │ │ vldr d6, [sp, #248] @ 0xf8 │ │ │ │ - vldr d4, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d7, d9, d14 │ │ │ │ - vldr d13, [r6, #-152] @ 0xffffff68 │ │ │ │ - vmov.f64 d9, d7 │ │ │ │ - vldr d7, [sp, #256] @ 0x100 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vnmls.f64 d9, d6, d11 │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vnmls.f64 d3, d8, d11 │ │ │ │ - vstr d9, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ - vmul.f64 d7, d9, d14 │ │ │ │ - vstr d3, [r3] │ │ │ │ + vstr d12, [r3] │ │ │ │ + vmov.f64 d12, d7 │ │ │ │ + add.w r3, sp, #1312 @ 0x520 │ │ │ │ + vmla.f64 d12, d4, d14 │ │ │ │ + vstr d12, [sp, #560] @ 0x230 │ │ │ │ + vldr d12, [r6, #-120] @ 0xffffff88 │ │ │ │ + vmul.f64 d7, d12, d11 │ │ │ │ + vmov.f64 d12, d7 │ │ │ │ + vmul.f64 d7, d6, d14 │ │ │ │ + vldr d6, [sp, #256] @ 0x100 │ │ │ │ + vmla.f64 d12, d13, d14 │ │ │ │ + vstr d12, [r3] │ │ │ │ + vmov.f64 d12, d7 │ │ │ │ + vmul.f64 d7, d8, d14 │ │ │ │ add.w r3, sp, #1536 @ 0x600 │ │ │ │ - vmov.f64 d6, d7 │ │ │ │ - vldr d7, [sp, #136] @ 0x88 │ │ │ │ + vnmls.f64 d12, d6, d11 │ │ │ │ + vstr d12, [sp, #696] @ 0x2b8 │ │ │ │ + vmov.f64 d12, d7 │ │ │ │ + vnmls.f64 d12, d9, d11 │ │ │ │ + vstr d12, [r3] │ │ │ │ + add.w r3, sp, #1544 @ 0x608 │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ + vldr d13, [r6, #-160] @ 0xffffff60 │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d7, d9, d14 │ │ │ │ vldr d3, [sp, #96] @ 0x60 │ │ │ │ + vldr d6, [sp, #32] │ │ │ │ + vldr d8, [sp, #64] @ 0x40 │ │ │ │ + vmov.f64 d12, d7 │ │ │ │ + vldr d7, [sp, #144] @ 0x90 │ │ │ │ + vnmls.f64 d12, d4, d11 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vnmls.f64 d6, d4, d11 │ │ │ │ - vstr d6, [r3] │ │ │ │ - vmov.f64 d6, d7 │ │ │ │ - vmul.f64 d7, d13, d11 │ │ │ │ - vldr d13, [r6, #-160] @ 0xffffff60 │ │ │ │ - vmla.f64 d6, d3, d14 │ │ │ │ + vstr d12, [r3] │ │ │ │ + vmov.f64 d12, d7 │ │ │ │ add.w r3, sp, #1640 @ 0x668 │ │ │ │ - vmov.f64 d8, d7 │ │ │ │ - vmla.f64 d8, d13, d14 │ │ │ │ - vldr d13, [r6, #-152] @ 0xffffff68 │ │ │ │ - vmul.f64 d7, d13, d14 │ │ │ │ - vldr d13, [r6, #-160] @ 0xffffff60 │ │ │ │ - vstr d6, [sp, #656] @ 0x290 │ │ │ │ - vldr d6, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d12, d3, d14 │ │ │ │ + vstr d12, [sp, #568] @ 0x238 │ │ │ │ + vldr d12, [r6, #-152] @ 0xffffff68 │ │ │ │ + vmul.f64 d7, d12, d11 │ │ │ │ + vmov.f64 d12, d7 │ │ │ │ + vmla.f64 d12, d13, d14 │ │ │ │ + vstr d12, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d12, [r6, #-152] @ 0xffffff68 │ │ │ │ + vmul.f64 d7, d12, d14 │ │ │ │ vmov.f64 d12, d7 │ │ │ │ vmul.f64 d7, d6, d14 │ │ │ │ - vstr d8, [sp, #664] @ 0x298 │ │ │ │ - vldr d8, [sp, #72] @ 0x48 │ │ │ │ vnmls.f64 d12, d13, d11 │ │ │ │ - vstr d12, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d13, [sp, #368] @ 0x170 │ │ │ │ + vstr d12, [sp, #688] @ 0x2b0 │ │ │ │ vmov.f64 d12, d7 │ │ │ │ - vldr d7, [sp, #136] @ 0x88 │ │ │ │ + vldr d7, [sp, #144] @ 0x90 │ │ │ │ vnmls.f64 d12, d8, d11 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vstr d12, [r3] │ │ │ │ vmov.f64 d12, d7 │ │ │ │ vmul.f64 d7, d9, d11 │ │ │ │ - add.w r3, sp, #1544 @ 0x608 │ │ │ │ + add.w r3, sp, #1552 @ 0x610 │ │ │ │ vnmls.f64 d12, d3, d11 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ vmla.f64 d9, d4, d14 │ │ │ │ - vstr d12, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d12, [sp, #704] @ 0x2c0 │ │ │ │ vstr d9, [r3] │ │ │ │ add.w r3, sp, #1648 @ 0x670 │ │ │ │ - vldr d9, [sp, #240] @ 0xf0 │ │ │ │ - vmul.f64 d7, d9, d11 │ │ │ │ vldr d9, [sp, #248] @ 0xf8 │ │ │ │ - vmov.f64 d4, d7 │ │ │ │ + vmul.f64 d7, d9, d11 │ │ │ │ + vldr d9, [sp, #256] @ 0x100 │ │ │ │ + vmov.f64 d3, d7 │ │ │ │ vmul.f64 d7, d6, d11 │ │ │ │ - vmla.f64 d4, d9, d14 │ │ │ │ + vmla.f64 d3, d9, d14 │ │ │ │ vldr d9, [r8] │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vmla.f64 d3, d8, d14 │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ + vmla.f64 d6, d8, d14 │ │ │ │ vldr d8, [r7] │ │ │ │ - vstr d4, [sp, #696] @ 0x2b8 │ │ │ │ - vstr d3, [r3] │ │ │ │ + vstr d3, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d6, [r3] │ │ │ │ mov.w r3, r9, lsl #8 │ │ │ │ - adds r4, r7, r3 │ │ │ │ + add.w r4, r7, r3 │ │ │ │ add.w r2, r8, r3 │ │ │ │ - str r4, [sp, #280] @ 0x118 │ │ │ │ - str r2, [sp, #288] @ 0x120 │ │ │ │ vldr d6, [r4] │ │ │ │ + str r4, [sp, #272] @ 0x110 │ │ │ │ vldr d7, [r2] │ │ │ │ + str r2, [sp, #280] @ 0x118 │ │ │ │ mov.w r2, r9, lsl #7 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - vldr d13, [sp, #368] @ 0x170 │ │ │ │ + add.w r1, r7, r2 │ │ │ │ add r2, r8 │ │ │ │ - adds r0, r1, r3 │ │ │ │ + add.w r0, r1, r3 │ │ │ │ + add.w r5, r2, r3 │ │ │ │ + vldr d3, [r1] │ │ │ │ vmul.f64 d4, d1, d7 │ │ │ │ vmul.f64 d1, d1, d6 │ │ │ │ - vldr d3, [r1] │ │ │ │ - vmla.f64 d4, d13, d6 │ │ │ │ - adds r5, r2, r3 │ │ │ │ - str r2, [sp, #304] @ 0x130 │ │ │ │ - str r0, [sp, #312] @ 0x138 │ │ │ │ + str r1, [sp, #288] @ 0x120 │ │ │ │ + str r0, [sp, #304] @ 0x130 │ │ │ │ vnmls.f64 d1, d13, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - mov.w r2, r9, lsl #6 │ │ │ │ - str r5, [sp, #320] @ 0x140 │ │ │ │ - add.w r4, r8, r2 │ │ │ │ - str r1, [sp, #296] @ 0x128 │ │ │ │ + vmla.f64 d4, d13, d6 │ │ │ │ vmul.f64 d6, d5, d7 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vmla.f64 d6, d2, d3 │ │ │ │ vnmls.f64 d5, d2, d7 │ │ │ │ - vldr d2, [r5] │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r0, r7, r2 │ │ │ │ - adds r5, r4, r3 │ │ │ │ - adds r1, r0, r3 │ │ │ │ + str r2, [sp, #296] @ 0x128 │ │ │ │ + mov.w r2, r9, lsl #6 │ │ │ │ + vldr d2, [r5] │ │ │ │ + str r5, [sp, #312] @ 0x138 │ │ │ │ + add.w r5, r8, r2 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + add.w r0, r5, r3 │ │ │ │ + add.w r1, r4, r3 │ │ │ │ + str r2, [sp, #320] @ 0x140 │ │ │ │ + str r5, [sp, #328] @ 0x148 │ │ │ │ + str r1, [sp, #336] @ 0x150 │ │ │ │ + str r0, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d3, d0, d2 │ │ │ │ - mov.w r2, #448 @ 0x1c0 │ │ │ │ vmla.f64 d3, d10, d7 │ │ │ │ vmul.f64 d7, d0, d7 │ │ │ │ vadd.f64 d0, d8, d4 │ │ │ │ vsub.f64 d8, d8, d4 │ │ │ │ vldr d4, [r1] │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - str r1, [sp, #328] @ 0x148 │ │ │ │ vnmls.f64 d7, d10, d2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - str r5, [sp, #336] @ 0x150 │ │ │ │ - str r1, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d2, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d13, d0, d2 │ │ │ │ - vsub.f64 d10, d0, d2 │ │ │ │ + vstr d13, [sp, #944] @ 0x3b0 │ │ │ │ + vsub.f64 d13, d0, d2 │ │ │ │ vsub.f64 d2, d9, d1 │ │ │ │ vadd.f64 d9, d9, d1 │ │ │ │ - vstr d13, [sp, #944] @ 0x3b0 │ │ │ │ - vstr d10, [sp, #952] @ 0x3b8 │ │ │ │ + vstr d13, [sp, #952] @ 0x3b8 │ │ │ │ vsub.f64 d13, d2, d6 │ │ │ │ - vadd.f64 d10, d2, d6 │ │ │ │ + vstr d13, [sp, #960] @ 0x3c0 │ │ │ │ + vadd.f64 d13, d2, d6 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vldr d2, [sp, #64] @ 0x40 │ │ │ │ - vstr d13, [sp, #960] @ 0x3c0 │ │ │ │ - vstr d10, [sp, #968] @ 0x3c8 │ │ │ │ - vsub.f64 d10, d8, d6 │ │ │ │ - vadd.f64 d13, d8, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - str r4, [sp, #64] @ 0x40 │ │ │ │ - vstr d10, [sp, #976] @ 0x3d0 │ │ │ │ - vadd.f64 d10, d5, d9 │ │ │ │ + vldr d7, [r5] │ │ │ │ + vsub.f64 d2, d8, d6 │ │ │ │ + vadd.f64 d12, d8, d6 │ │ │ │ + vstr d13, [sp, #968] @ 0x3c8 │ │ │ │ + vadd.f64 d6, d5, d9 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ - vstr d13, [sp, #984] @ 0x3d8 │ │ │ │ - vldr d13, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d10, [sp, #992] @ 0x3e0 │ │ │ │ + vldr d13, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d2, [sp, #976] @ 0x3d0 │ │ │ │ + vldr d2, [sp, #56] @ 0x38 │ │ │ │ vstr d5, [sp, #1000] @ 0x3e8 │ │ │ │ - vldr d5, [sp, #32] │ │ │ │ - str r0, [sp, #32] │ │ │ │ + vldr d5, [sp, #24] │ │ │ │ + str r4, [sp, #56] @ 0x38 │ │ │ │ + vstr d6, [sp, #992] @ 0x3e0 │ │ │ │ + vldr d6, [r4] │ │ │ │ + sub.w r4, sl, r9 │ │ │ │ + mov.w r2, r4, lsl #6 │ │ │ │ + vstr d12, [sp, #984] @ 0x3d8 │ │ │ │ vmul.f64 d10, d5, d7 │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + add r2, r8 │ │ │ │ + str r1, [sp, #352] @ 0x160 │ │ │ │ + str r2, [sp, #360] @ 0x168 │ │ │ │ vmla.f64 d10, d2, d6 │ │ │ │ vmul.f64 d6, d5, d6 │ │ │ │ + vldr d5, [sp, #400] @ 0x190 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r9, r9, lsl #1 │ │ │ │ + str r2, [sp, #24] │ │ │ │ + mov.w r2, r2, lsl #6 │ │ │ │ vnmls.f64 d1, d2, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r5, r7, r2 │ │ │ │ + add.w r0, r8, r2 │ │ │ │ vldr d2, [sp, #376] @ 0x178 │ │ │ │ + add.w r2, sp, #1024 @ 0x400 │ │ │ │ vmul.f64 d0, d13, d7 │ │ │ │ + vmov.f64 d12, d1 │ │ │ │ + vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ vmla.f64 d0, d2, d4 │ │ │ │ vmul.f64 d4, d13, d4 │ │ │ │ vnmls.f64 d4, d2, d7 │ │ │ │ - vstr d1, [sp, #376] @ 0x178 │ │ │ │ vldr d7, [r1] │ │ │ │ - vldr d6, [r2] │ │ │ │ - str r2, [sp, #352] @ 0x160 │ │ │ │ - movs r2, #192 @ 0xc0 │ │ │ │ - vldr d5, [sp, #360] @ 0x168 │ │ │ │ + vmul.f64 d3, d1, d6 │ │ │ │ + str r5, [sp, #368] @ 0x170 │ │ │ │ + mov.w r1, r9, lsl #5 │ │ │ │ + vldr d8, [sp, #392] @ 0x188 │ │ │ │ + str r0, [sp, #376] @ 0x178 │ │ │ │ vsub.f64 d2, d10, d0 │ │ │ │ - vldr d12, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d10, d10, d0 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vldr d8, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d9, d1, d4 │ │ │ │ - vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - add.w r2, sp, #1024 @ 0x400 │ │ │ │ - str r5, [sp, #368] @ 0x170 │ │ │ │ - vmul.f64 d3, d1, d6 │ │ │ │ - str r0, [sp, #360] @ 0x168 │ │ │ │ + vldr d0, [sp, #416] @ 0x1a0 │ │ │ │ vmla.f64 d3, d5, d7 │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ + vsub.f64 d9, d12, d4 │ │ │ │ + vadd.f64 d4, d12, d4 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vldr d5, [r0] │ │ │ │ - vmul.f64 d1, d12, d6 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, r7, r1 │ │ │ │ + add.w r0, r5, r3 │ │ │ │ + str r0, [sp, #392] @ 0x188 │ │ │ │ + vmul.f64 d1, d1, d6 │ │ │ │ vmla.f64 d1, d8, d5 │ │ │ │ - vmul.f64 d5, d12, d5 │ │ │ │ + vmov.f64 d13, d1 │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ + str r1, [sp, #384] @ 0x180 │ │ │ │ + add r1, r8 │ │ │ │ + vmul.f64 d5, d1, d5 │ │ │ │ + vldr d1, [sp, #408] @ 0x198 │ │ │ │ vnmls.f64 d5, d8, d6 │ │ │ │ - vsub.f64 d6, d3, d1 │ │ │ │ - vadd.f64 d3, d3, d1 │ │ │ │ + vsub.f64 d6, d3, d13 │ │ │ │ + vadd.f64 d3, d3, d13 │ │ │ │ + vadd.f64 d13, d10, d3 │ │ │ │ vsub.f64 d8, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d13, d10, d3 │ │ │ │ vstr d13, [sp, #1008] @ 0x3f0 │ │ │ │ vsub.f64 d13, d3, d10 │ │ │ │ - vldr d10, [sp, #376] @ 0x178 │ │ │ │ - vldr d3, [pc, #960] @ 2a0c0 │ │ │ │ - vadd.f64 d4, d10, d4 │ │ │ │ - vstr d13, [sp, #1016] @ 0x3f8 │ │ │ │ + vldr d3, [pc, #972] @ 2c0a0 │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ + vstr d13, [sp, #1016] @ 0x3f8 │ │ │ │ vstr d5, [r2] │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ add.w r2, sp, #1032 @ 0x408 │ │ │ │ vsub.f64 d7, d9, d2 │ │ │ │ vadd.f64 d2, d9, d2 │ │ │ │ vstr d5, [r2] │ │ │ │ vadd.f64 d5, d6, d8 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ add.w r2, sp, #1040 @ 0x410 │ │ │ │ - vldr d8, [sp, #80] @ 0x50 │ │ │ │ + vldr d8, [sp, #72] @ 0x48 │ │ │ │ + str r5, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vmul.f64 d13, d4, d3 │ │ │ │ + vldr d5, [r1] │ │ │ │ vmul.f64 d10, d7, d3 │ │ │ │ vadd.f64 d7, d2, d6 │ │ │ │ + vmul.f64 d13, d4, d3 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vldr d2, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d4, [sp, #88] @ 0x58 │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ + vmul.f64 d12, d7, d3 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r1, r3 │ │ │ │ + vmul.f64 d2, d6, d3 │ │ │ │ vstr d13, [r2] │ │ │ │ add.w r2, sp, #1048 @ 0x418 │ │ │ │ - vmul.f64 d13, d7, d3 │ │ │ │ - vmul.f64 d5, d6, d3 │ │ │ │ + vmul.f64 d6, d4, d5 │ │ │ │ + vldr d3, [r5] │ │ │ │ vstr d10, [r2] │ │ │ │ add.w r2, sp, #1056 @ 0x420 │ │ │ │ - vldr d10, [sp, #400] @ 0x190 │ │ │ │ - vstr d13, [r2] │ │ │ │ + vldr d10, [sp, #432] @ 0x1b0 │ │ │ │ + str r5, [sp, #400] @ 0x190 │ │ │ │ + add.w r5, r9, r9, lsl #2 │ │ │ │ + vstr d12, [r2] │ │ │ │ add.w r2, sp, #1064 @ 0x428 │ │ │ │ - vstr d5, [r2] │ │ │ │ - mov.w r2, r9, lsl #5 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - adds r0, r2, r3 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ - vldr d5, [r2] │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vldr d3, [r0] │ │ │ │ - vmul.f64 d6, d4, d5 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ vmla.f64 d6, d8, d7 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ - vldr d4, [r1] │ │ │ │ - str r1, [sp, #376] @ 0x178 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - str r5, [sp, #0] │ │ │ │ + vldr d4, [r0] │ │ │ │ + vstr d2, [r2] │ │ │ │ + mov.w r2, r5, lsl #5 │ │ │ │ + vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + add r2, r8 │ │ │ │ + add.w r0, r1, r3 │ │ │ │ vnmls.f64 d7, d8, d5 │ │ │ │ - vmul.f64 d5, d10, d3 │ │ │ │ - vmla.f64 d5, d2, d4 │ │ │ │ - vmul.f64 d4, d10, d4 │ │ │ │ - str r0, [sp, #384] @ 0x180 │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - adds r5, r0, r3 │ │ │ │ - adds r2, r1, r3 │ │ │ │ - vnmls.f64 d4, d2, d3 │ │ │ │ + str r1, [sp, #408] @ 0x198 │ │ │ │ + vmul.f64 d5, d2, d3 │ │ │ │ + vmla.f64 d5, d10, d4 │ │ │ │ + vmul.f64 d4, d2, d4 │ │ │ │ + vldr d2, [r2] │ │ │ │ + vnmls.f64 d4, d10, d3 │ │ │ │ vadd.f64 d10, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [r1] │ │ │ │ - vldr d0, [sp, #272] @ 0x110 │ │ │ │ - vldr d2, [r0] │ │ │ │ - vldr d1, [sp, #392] @ 0x188 │ │ │ │ + str r0, [sp, #424] @ 0x1a8 │ │ │ │ + str r2, [sp, #416] @ 0x1a0 │ │ │ │ + add r2, r3 │ │ │ │ + vldr d8, [sp, #504] @ 0x1f8 │ │ │ │ + str r2, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ - vmul.f64 d12, d0, d5 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + vmul.f64 d12, d0, d5 │ │ │ │ vmul.f64 d4, d0, d2 │ │ │ │ - vldr d0, [sp, #440] @ 0x1b8 │ │ │ │ - vmla.f64 d4, d1, d5 │ │ │ │ - vldr d8, [sp, #512] @ 0x200 │ │ │ │ - vldr d5, [r2] │ │ │ │ + vldr d0, [sp, #456] @ 0x1c8 │ │ │ │ vnmls.f64 d12, d1, d2 │ │ │ │ - vldr d1, [r5] │ │ │ │ - str r2, [sp, #400] @ 0x190 │ │ │ │ + vmla.f64 d4, d1, d5 │ │ │ │ + vldr d1, [r2] │ │ │ │ add.w r2, sp, #1072 @ 0x430 │ │ │ │ - str r1, [sp, #272] @ 0x110 │ │ │ │ + vldr d5, [r0] │ │ │ │ vmul.f64 d2, d0, d1 │ │ │ │ - str r5, [sp, #408] @ 0x198 │ │ │ │ vmla.f64 d2, d8, d5 │ │ │ │ vmul.f64 d5, d0, d5 │ │ │ │ - str r0, [sp, #392] @ 0x188 │ │ │ │ vnmls.f64 d5, d8, d1 │ │ │ │ vadd.f64 d1, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vadd.f64 d0, d12, d5 │ │ │ │ vsub.f64 d5, d12, d5 │ │ │ │ - vadd.f64 d12, d10, d1 │ │ │ │ + vldr d12, [pc, #676] @ 2c0a8 │ │ │ │ + vadd.f64 d2, d10, d1 │ │ │ │ vadd.f64 d8, d7, d4 │ │ │ │ vsub.f64 d4, d7, d4 │ │ │ │ vsub.f64 d10, d10, d1 │ │ │ │ - vldr d1, [sp, #520] @ 0x208 │ │ │ │ - vsub.f64 d2, d6, d5 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vstr d12, [r2] │ │ │ │ - vadd.f64 d13, d3, d0 │ │ │ │ - vldr d12, [pc, #612] @ 2a0c8 │ │ │ │ + vldr d1, [sp, #536] @ 0x218 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vadd.f64 d2, d3, d0 │ │ │ │ add.w r2, sp, #1080 @ 0x438 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - vmul.f64 d9, d2, d15 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vsub.f64 d2, d6, d5 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + add.w r2, sp, #1088 @ 0x440 │ │ │ │ vmul.f64 d7, d6, d12 │ │ │ │ + vmul.f64 d9, d2, d15 │ │ │ │ vmul.f64 d2, d2, d12 │ │ │ │ - vmla.f64 d2, d8, d15 │ │ │ │ - vstr d13, [r2] │ │ │ │ - add.w r2, sp, #1088 @ 0x440 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vnmls.f64 d9, d8, d12 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ + vmla.f64 d2, d8, d15 │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + vmla.f64 d6, d4, d12 │ │ │ │ vnmls.f64 d5, d4, d15 │ │ │ │ vstr d9, [r2] │ │ │ │ add.w r2, sp, #1096 @ 0x448 │ │ │ │ vstr d2, [r2] │ │ │ │ add.w r2, sp, #1104 @ 0x450 │ │ │ │ - vldr d2, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d2, [sp, #472] @ 0x1d8 │ │ │ │ vstr d5, [r2] │ │ │ │ - vmov.f64 d5, d6 │ │ │ │ - vmla.f64 d5, d4, d12 │ │ │ │ add.w r2, sp, #1112 @ 0x458 │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d3, d10 │ │ │ │ - vstr d5, [r2] │ │ │ │ add.w r2, sp, #1120 @ 0x460 │ │ │ │ vstr d6, [r2] │ │ │ │ vadd.f64 d6, d3, d10 │ │ │ │ add.w r2, sp, #1128 @ 0x468 │ │ │ │ - vldr d10, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d10, [sp, #480] @ 0x1e0 │ │ │ │ vstr d6, [r2] │ │ │ │ - mov.w r2, #480 @ 0x1e0 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - str r2, [sp, #424] @ 0x1a8 │ │ │ │ - str r1, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #224 @ 0xe0 │ │ │ │ + mov.w r2, r9, lsl #4 │ │ │ │ + vldr d6, [sp, #464] @ 0x1d0 │ │ │ │ + sub.w ip, r2, r9 │ │ │ │ + mov.w lr, ip, lsl #5 │ │ │ │ + add.w r0, r8, lr │ │ │ │ + add.w r1, r7, lr │ │ │ │ + mov.w lr, r4, lsl #5 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r1, [sp, #440] @ 0x1b8 │ │ │ │ vldr d4, [r1] │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ + add.w r1, r7, lr │ │ │ │ + str r0, [sp, #448] @ 0x1c0 │ │ │ │ + add.w r0, r8, lr │ │ │ │ + str r1, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d3, [r0] │ │ │ │ vmul.f64 d5, d1, d7 │ │ │ │ - vmla.f64 d5, d2, d4 │ │ │ │ + str r0, [sp, #464] @ 0x1d0 │ │ │ │ + vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d4, d1, d4 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - str r5, [sp, #440] @ 0x1b8 │ │ │ │ - str r0, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d3, [r5] │ │ │ │ - vnmls.f64 d4, d2, d7 │ │ │ │ - vldr d2, [sp, #456] @ 0x1c8 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vldr d7, [r0] │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - vmul.f64 d6, d2, d3 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - vmla.f64 d6, d10, d7 │ │ │ │ - vmul.f64 d7, d2, d7 │ │ │ │ - adds r2, r4, r3 │ │ │ │ - vnmls.f64 d7, d10, d3 │ │ │ │ + vldr d1, [sp, #48] @ 0x30 │ │ │ │ + vnmls.f64 d4, d6, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vmul.f64 d6, d10, d3 │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + vmla.f64 d6, d2, d7 │ │ │ │ + vmul.f64 d7, d10, d7 │ │ │ │ + mov.w lr, r1, lsl #5 │ │ │ │ + add.w r0, r8, lr │ │ │ │ + add.w r1, r7, lr │ │ │ │ + add.w lr, sl, r9 │ │ │ │ + vnmls.f64 d7, d2, d3 │ │ │ │ + vldr d2, [r0] │ │ │ │ + mov.w fp, lr, lsl #4 │ │ │ │ + str r1, [sp, #8] │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ + vmul.f64 d6, d1, d2 │ │ │ │ vadd.f64 d10, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vldr d2, [r5] │ │ │ │ - vldr d1, [sp, #56] @ 0x38 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ - vldr d0, [sp, #464] @ 0x1d0 │ │ │ │ - vmul.f64 d6, d1, d2 │ │ │ │ - vldr d9, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + str r1, [sp, #472] @ 0x1d8 │ │ │ │ + str r0, [sp, #48] @ 0x30 │ │ │ │ + add r0, r3 │ │ │ │ + vldr d0, [sp, #488] @ 0x1e8 │ │ │ │ vmla.f64 d6, d8, d7 │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ - vldr d1, [r1] │ │ │ │ - str r2, [sp, #448] @ 0x1c0 │ │ │ │ - str r1, [sp, #456] @ 0x1c8 │ │ │ │ + str r0, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d1, [r0] │ │ │ │ + add.w r0, r7, r2 │ │ │ │ + vldr d9, [sp, #496] @ 0x1f0 │ │ │ │ vnmls.f64 d7, d8, d2 │ │ │ │ - vldr d2, [r2] │ │ │ │ + vldr d2, [r1] │ │ │ │ + add.w r1, sp, #1136 @ 0x470 │ │ │ │ vmul.f64 d8, d0, d1 │ │ │ │ - add.w r2, sp, #1136 @ 0x470 │ │ │ │ - str r4, [sp, #16] │ │ │ │ vmla.f64 d8, d9, d2 │ │ │ │ vmul.f64 d2, d0, d2 │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d2, d9, d1 │ │ │ │ vadd.f64 d0, d6, d8 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ vadd.f64 d1, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vadd.f64 d2, d3, d0 │ │ │ │ + vadd.f64 d8, d3, d0 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - vldr d0, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d8, d5, d7 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - vstr d2, [r2] │ │ │ │ vadd.f64 d2, d10, d1 │ │ │ │ - add.w r2, sp, #1144 @ 0x478 │ │ │ │ vsub.f64 d10, d10, d1 │ │ │ │ - vmul.f64 d9, d8, d15 │ │ │ │ - vmul.f64 d7, d5, d12 │ │ │ │ - vstr d2, [r2] │ │ │ │ + vstr d8, [r1] │ │ │ │ + vsub.f64 d8, d5, d7 │ │ │ │ + add.w r1, sp, #1144 @ 0x478 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vstr d2, [r1] │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ - add.w r2, sp, #1152 @ 0x480 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ + vmul.f64 d9, d8, d15 │ │ │ │ + add.w r1, sp, #1152 @ 0x480 │ │ │ │ + vmul.f64 d7, d5, d12 │ │ │ │ vmla.f64 d9, d2, d12 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ vnmls.f64 d2, d8, d12 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add.w r2, sp, #1160 @ 0x488 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vmov.f64 d2, d7 │ │ │ │ - vmla.f64 d2, d6, d15 │ │ │ │ + vmov.f64 d8, d7 │ │ │ │ + vmla.f64 d8, d6, d15 │ │ │ │ vmul.f64 d6, d6, d12 │ │ │ │ - add.w r2, sp, #1168 @ 0x490 │ │ │ │ + vstr d9, [r1] │ │ │ │ + add.w r1, sp, #1160 @ 0x488 │ │ │ │ vnmls.f64 d6, d5, d15 │ │ │ │ - vadd.f64 d5, d3, d10 │ │ │ │ - vsub.f64 d10, d3, d10 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vstr d2, [r2] │ │ │ │ - add.w r2, sp, #1176 @ 0x498 │ │ │ │ - vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d6, [r2] │ │ │ │ - add.w r2, sp, #1184 @ 0x4a0 │ │ │ │ - vstr d5, [r2] │ │ │ │ - add.w r2, sp, #1192 @ 0x4a8 │ │ │ │ - vstr d10, [r2] │ │ │ │ - mov.w r2, r9, lsl #4 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - adds r0, r1, r3 │ │ │ │ - str r0, [sp, #464] @ 0x1d0 │ │ │ │ - str r2, [sp, #88] @ 0x58 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vldr d6, [r1] │ │ │ │ - str r1, [sp, #8] │ │ │ │ + vsub.f64 d5, d3, d10 │ │ │ │ + vstr d2, [r1] │ │ │ │ + add.w r1, sp, #1168 @ 0x490 │ │ │ │ + vldr d2, [sp, #512] @ 0x200 │ │ │ │ + vstr d8, [r1] │ │ │ │ + add.w r1, sp, #1176 @ 0x498 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vadd.f64 d6, d3, d10 │ │ │ │ + add.w r1, sp, #1184 @ 0x4a0 │ │ │ │ + vldr d3, [sp] │ │ │ │ + vldr d10, [sp, #520] @ 0x208 │ │ │ │ + vstr d6, [r1] │ │ │ │ + add.w r1, sp, #1192 @ 0x4a8 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vstr d5, [r1] │ │ │ │ + add.w r1, r8, r2 │ │ │ │ + add r2, r9 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d7, [r1] │ │ │ │ + str r1, [sp, #488] @ 0x1e8 │ │ │ │ + add r1, r3 │ │ │ │ + str r1, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d5, d3, d7 │ │ │ │ - vmov.f64 d10, d5 │ │ │ │ - vmla.f64 d10, d0, d6 │ │ │ │ + vmov.f64 d1, d5 │ │ │ │ + vldr d5, [sp, #80] @ 0x50 │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ + add r0, r3 │ │ │ │ + str r0, [sp, #496] @ 0x1f0 │ │ │ │ + vmla.f64 d1, d5, d6 │ │ │ │ vmul.f64 d6, d3, d6 │ │ │ │ - vldr d3, [sp, #480] @ 0x1e0 │ │ │ │ - vmov.f64 d1, d6 │ │ │ │ + vmov.f64 d0, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ - adds r0, r2, r3 │ │ │ │ - movs r2, #144 @ 0x90 │ │ │ │ - str r0, [sp, #472] @ 0x1d8 │ │ │ │ - vnmls.f64 d1, d0, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vstr d10, [sp, #544] @ 0x220 │ │ │ │ - vldr d8, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d5, d2, d7 │ │ │ │ - add.w r4, r8, r2 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - adds r2, r4, r3 │ │ │ │ - adds r5, r0, r3 │ │ │ │ - str r2, [sp, #488] @ 0x1e8 │ │ │ │ - str r5, [sp, #480] @ 0x1e0 │ │ │ │ + add.w r0, r7, fp │ │ │ │ + vnmls.f64 d0, d5, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r8, fp │ │ │ │ + vstr d1, [sp] │ │ │ │ + mov.w fp, r5, lsl #4 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + vmul.f64 d5, d10, d7 │ │ │ │ + vstr d0, [sp, #576] @ 0x240 │ │ │ │ vmov.f64 d13, d5 │ │ │ │ - vmla.f64 d13, d3, d6 │ │ │ │ - vmul.f64 d6, d2, d6 │ │ │ │ - vstr d1, [sp, #552] @ 0x228 │ │ │ │ - vldr d2, [sp, #528] @ 0x210 │ │ │ │ + vmla.f64 d13, d2, d6 │ │ │ │ + vmul.f64 d6, d10, d6 │ │ │ │ vmov.f64 d5, d13 │ │ │ │ vmov.f64 d13, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ - b.n 2a0d8 │ │ │ │ + vnmls.f64 d13, d2, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vadd.f64 d12, d1, d5 │ │ │ │ + vstr d5, [sp, #584] @ 0x248 │ │ │ │ + b.n 2c0b8 │ │ │ │ nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 2a340 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 2c320 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 2a384 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 2c364 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 2a350 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 2c330 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - vnmls.f64 d13, d3, d7 │ │ │ │ - vadd.f64 d12, d10, d5 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vldr d10, [sp, #232] @ 0xe8 │ │ │ │ - vstr d5, [sp, #560] @ 0x230 │ │ │ │ - str r4, [sp, #232] @ 0xe8 │ │ │ │ - movs r4, #112 @ 0x70 │ │ │ │ + vmov.f64 d10, d13 │ │ │ │ + vadd.f64 d13, d0, d13 │ │ │ │ + vstr d10, [sp, #592] @ 0x250 │ │ │ │ + vldr d10, [sp, #240] @ 0xf0 │ │ │ │ + str r1, [sp, #240] @ 0xf0 │ │ │ │ + add r1, r3 │ │ │ │ + vldr d8, [sp, #64] @ 0x40 │ │ │ │ + str r1, [sp, #520] @ 0x208 │ │ │ │ + vldr d1, [sp, #232] @ 0xe8 │ │ │ │ + str r0, [sp, #232] @ 0xe8 │ │ │ │ + add r0, r3 │ │ │ │ vmul.f64 d5, d10, d7 │ │ │ │ - mul.w r4, r4, r9 │ │ │ │ - vstr d13, [sp, #568] @ 0x238 │ │ │ │ - vadd.f64 d13, d1, d13 │ │ │ │ - vldr d1, [sp, #224] @ 0xe0 │ │ │ │ - add.w fp, r7, r4 │ │ │ │ - str r0, [sp, #224] @ 0xe0 │ │ │ │ - vmla.f64 d5, d1, d6 │ │ │ │ - vmul.f64 d6, d10, d6 │ │ │ │ - vmov.f64 d10, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vnmls.f64 d10, d1, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ + str r0, [sp, #512] @ 0x200 │ │ │ │ vmov.f64 d3, d5 │ │ │ │ - vldr d1, [sp, #496] @ 0x1f0 │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ - vmul.f64 d5, d2, d7 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vstr d3, [sp, #576] @ 0x240 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - vmov.f64 d4, d10 │ │ │ │ - vmov.f64 d10, d5 │ │ │ │ - vmla.f64 d10, d1, d6 │ │ │ │ - vmul.f64 d6, d2, d6 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - str r1, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d4, [sp, #584] @ 0x248 │ │ │ │ + vmla.f64 d3, d1, d6 │ │ │ │ + vmul.f64 d6, d10, d6 │ │ │ │ + vldr d10, [sp, #544] @ 0x220 │ │ │ │ vnmls.f64 d6, d1, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vldr d1, [sp, #536] @ 0x218 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ - vstr d10, [sp, #592] @ 0x250 │ │ │ │ - vadd.f64 d10, d3, d10 │ │ │ │ - vstr d6, [sp, #600] @ 0x258 │ │ │ │ - vadd.f64 d6, d4, d6 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r8, fp │ │ │ │ + vldr d1, [sp, #528] @ 0x210 │ │ │ │ + str r1, [sp, #64] @ 0x40 │ │ │ │ + vstr d3, [sp, #600] @ 0x258 │ │ │ │ + vmul.f64 d5, d10, d7 │ │ │ │ + vmov.f64 d2, d6 │ │ │ │ vstr d6, [sp, #608] @ 0x260 │ │ │ │ - vldr d6, [r2] │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r7, fp │ │ │ │ + mov.w fp, #464 @ 0x1d0 │ │ │ │ + vmov.f64 d0, d5 │ │ │ │ + mul.w fp, fp, r9 │ │ │ │ + vmla.f64 d0, d1, d6 │ │ │ │ + vmul.f64 d6, d10, d6 │ │ │ │ + vnmls.f64 d6, d1, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vldr d1, [sp, #552] @ 0x228 │ │ │ │ + vadd.f64 d10, d3, d0 │ │ │ │ + vstr d0, [sp, #616] @ 0x268 │ │ │ │ + vldr d0, [sp, #560] @ 0x230 │ │ │ │ + vadd.f64 d3, d2, d6 │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ + str r0, [sp, #32] │ │ │ │ + add r0, r3 │ │ │ │ + vstr d6, [sp, #624] @ 0x270 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + str r0, [sp, #528] @ 0x210 │ │ │ │ + vldr d4, [r1] │ │ │ │ + str r1, [sp, #536] @ 0x218 │ │ │ │ + add.w r1, r7, fp │ │ │ │ + vstr d3, [sp, #632] @ 0x278 │ │ │ │ + str r1, [sp, #544] @ 0x220 │ │ │ │ vmul.f64 d3, d2, d6 │ │ │ │ + vmul.f64 d5, d1, d4 │ │ │ │ vmla.f64 d3, d8, d7 │ │ │ │ vmul.f64 d7, d2, d7 │ │ │ │ - vldr d2, [sp, #616] @ 0x268 │ │ │ │ vnmls.f64 d7, d8, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - adds r1, r2, r3 │ │ │ │ - mov.w r2, #464 @ 0x1d0 │ │ │ │ - str r1, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d4, [r1] │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - vmul.f64 d5, d1, d4 │ │ │ │ - movs r2, #208 @ 0xd0 │ │ │ │ - vmla.f64 d5, d2, d6 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vmla.f64 d5, d0, d6 │ │ │ │ vmul.f64 d6, d1, d6 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vnmls.f64 d6, d2, d4 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ + vnmls.f64 d6, d0, d4 │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, r8, fp │ │ │ │ + mov.w fp, #208 @ 0xd0 │ │ │ │ + vldr d2, [r1] │ │ │ │ + str r1, [sp, #552] @ 0x228 │ │ │ │ + mul.w fp, fp, r9 │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ + add.w r0, r8, fp │ │ │ │ + add.w r1, r7, fp │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d1, [sp, #616] @ 0x268 │ │ │ │ - vldr d2, [r5] │ │ │ │ - vldr d8, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d4, [r0] │ │ │ │ - vldr d5, [sp, #656] @ 0x290 │ │ │ │ + vstr d1, [sp, #640] @ 0x280 │ │ │ │ + vldr d8, [sp, #704] @ 0x2c0 │ │ │ │ + str r1, [sp, #560] @ 0x230 │ │ │ │ + vldr d5, [sp, #568] @ 0x238 │ │ │ │ + str r0, [sp, #568] @ 0x238 │ │ │ │ + vldr d1, [sp, #672] @ 0x2a0 │ │ │ │ vmul.f64 d6, d8, d2 │ │ │ │ - vldr d1, [sp, #648] @ 0x288 │ │ │ │ - str r2, [sp, #536] @ 0x218 │ │ │ │ vmla.f64 d6, d5, d4 │ │ │ │ vmul.f64 d4, d8, d4 │ │ │ │ - vldr d8, [sp, #632] @ 0x278 │ │ │ │ - str r0, [sp, #512] @ 0x200 │ │ │ │ - str r5, [sp, #520] @ 0x208 │ │ │ │ + vldr d8, [sp, #656] @ 0x290 │ │ │ │ vnmls.f64 d4, d5, d2 │ │ │ │ - vldr d2, [r2] │ │ │ │ + vldr d2, [r0] │ │ │ │ vldr d5, [r1] │ │ │ │ - add.w r2, sp, #1200 @ 0x4b0 │ │ │ │ - str r1, [sp, #528] @ 0x210 │ │ │ │ + add.w r1, sp, #1200 @ 0x4b0 │ │ │ │ vmul.f64 d9, d8, d2 │ │ │ │ vmla.f64 d9, d1, d5 │ │ │ │ vmul.f64 d5, d8, d5 │ │ │ │ vnmls.f64 d5, d1, d2 │ │ │ │ vadd.f64 d1, d12, d10 │ │ │ │ vsub.f64 d12, d12, d10 │ │ │ │ vadd.f64 d2, d6, d9 │ │ │ │ - vstr d1, [r2] │ │ │ │ - add.w r2, sp, #1208 @ 0x4b8 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ + vldr d9, [sp, #640] @ 0x280 │ │ │ │ + vstr d1, [r1] │ │ │ │ + add.w r1, sp, #1208 @ 0x4b8 │ │ │ │ vadd.f64 d8, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ vadd.f64 d4, d0, d2 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ - vsub.f64 d9, d1, d4 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vldr d1, [sp, #608] @ 0x260 │ │ │ │ - add.w r2, sp, #1216 @ 0x4c0 │ │ │ │ - vstr d9, [r2] │ │ │ │ - vadd.f64 d9, d13, d1 │ │ │ │ + vadd.f64 d9, d9, d8 │ │ │ │ + vsub.f64 d1, d1, d4 │ │ │ │ + vstr d4, [r1] │ │ │ │ + add.w r1, sp, #1216 @ 0x4c0 │ │ │ │ + vldr d4, [sp, #576] @ 0x240 │ │ │ │ + vstr d1, [r1] │ │ │ │ + add.w r1, sp, #1224 @ 0x4c8 │ │ │ │ + vldr d1, [sp, #632] @ 0x278 │ │ │ │ + vadd.f64 d1, d13, d1 │ │ │ │ + vstr d1, [r1] │ │ │ │ + add.w r1, sp, #1232 @ 0x4d0 │ │ │ │ + vsub.f64 d1, d1, d9 │ │ │ │ + vstr d9, [r1] │ │ │ │ + add.w r1, sp, #1240 @ 0x4d8 │ │ │ │ + vldr d9, [sp, #592] @ 0x250 │ │ │ │ + vstr d1, [r1] │ │ │ │ + add.w r1, sp, #1248 @ 0x4e0 │ │ │ │ vldr d1, [sp, #616] @ 0x268 │ │ │ │ - add.w r2, sp, #1224 @ 0x4c8 │ │ │ │ - vadd.f64 d4, d1, d8 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add.w r2, sp, #1232 @ 0x4d0 │ │ │ │ - vsub.f64 d1, d9, d4 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vldr d9, [sp, #568] @ 0x238 │ │ │ │ - add.w r2, sp, #1240 @ 0x4d8 │ │ │ │ - vldr d4, [sp, #552] @ 0x228 │ │ │ │ - vstr d1, [r2] │ │ │ │ - add.w r2, sp, #1248 @ 0x4e0 │ │ │ │ vsub.f64 d9, d4, d9 │ │ │ │ - vldr d1, [sp, #592] @ 0x250 │ │ │ │ - vldr d4, [sp, #576] @ 0x240 │ │ │ │ + vldr d4, [sp, #600] @ 0x258 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vadd.f64 d1, d9, d4 │ │ │ │ - vstr d1, [r2] │ │ │ │ - vsub.f64 d1, d9, d4 │ │ │ │ - add.w r2, sp, #1256 @ 0x4e8 │ │ │ │ + vsub.f64 d9, d9, d4 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ - vldr d9, [pc, #-496] @ 2a0d0 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d1, [r2] │ │ │ │ - add.w r2, sp, #1832 @ 0x728 │ │ │ │ - vldr d1, [sp, #616] @ 0x268 │ │ │ │ + vstr d1, [r1] │ │ │ │ + add.w r1, sp, #1256 @ 0x4e8 │ │ │ │ + vldr d1, [sp, #640] @ 0x280 │ │ │ │ + vstr d9, [r1] │ │ │ │ + add.w r1, sp, #1832 @ 0x728 │ │ │ │ + vldr d9, [pc, #-508] @ 2c0b0 │ │ │ │ vsub.f64 d1, d1, d8 │ │ │ │ - vsub.f64 d8, d12, d1 │ │ │ │ + vsub.f64 d10, d12, d1 │ │ │ │ + vstr d10, [r1] │ │ │ │ vadd.f64 d10, d12, d1 │ │ │ │ vadd.f64 d1, d3, d7 │ │ │ │ + add.w r1, sp, #1840 @ 0x730 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d8, [r2] │ │ │ │ - add.w r2, sp, #1840 @ 0x730 │ │ │ │ vsub.f64 d8, d4, d1 │ │ │ │ + vstr d10, [r1] │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ + add.w r1, sp, #1264 @ 0x4f0 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d10, [r2] │ │ │ │ - add.w r2, sp, #1264 @ 0x4f0 │ │ │ │ - vmul.f64 d8, d8, d9 │ │ │ │ - vmul.f64 d10, d4, d9 │ │ │ │ - vmul.f64 d5, d5, d9 │ │ │ │ - vmul.f64 d6, d7, d9 │ │ │ │ - vstr d8, [r2] │ │ │ │ - add.w r2, sp, #1272 @ 0x4f8 │ │ │ │ - vstr d10, [r2] │ │ │ │ - add.w r2, sp, #1280 @ 0x500 │ │ │ │ - vstr d5, [r2] │ │ │ │ - add.w r2, sp, #1288 @ 0x508 │ │ │ │ - vstr d6, [r2] │ │ │ │ - add.w r2, sp, #1848 @ 0x738 │ │ │ │ - vldr d6, [sp, #608] @ 0x260 │ │ │ │ - vldr d10, [sp, #544] @ 0x220 │ │ │ │ - vldr d1, [sp, #624] @ 0x270 │ │ │ │ - vsub.f64 d13, d13, d6 │ │ │ │ - vsub.f64 d6, d13, d2 │ │ │ │ - vadd.f64 d2, d13, d2 │ │ │ │ - vldr d13, [sp, #560] @ 0x230 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vsub.f64 d7, d10, d13 │ │ │ │ - vldr d6, [sp, #600] @ 0x258 │ │ │ │ - add.w r2, sp, #1856 @ 0x740 │ │ │ │ - vldr d10, [sp, #584] @ 0x248 │ │ │ │ - vldr d13, [sp, #664] @ 0x298 │ │ │ │ - vstr d2, [r2] │ │ │ │ - add.w r2, sp, #1296 @ 0x510 │ │ │ │ - vsub.f64 d6, d10, d6 │ │ │ │ - vldr d2, [sp, #680] @ 0x2a8 │ │ │ │ - vsub.f64 d10, d7, d6 │ │ │ │ - vadd.f64 d6, d7, d6 │ │ │ │ - vstr d10, [r2] │ │ │ │ - add.w r2, sp, #1304 @ 0x518 │ │ │ │ - vstr d6, [r2] │ │ │ │ - mov.w r2, #496 @ 0x1f0 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - movs r2, #240 @ 0xf0 │ │ │ │ - str r0, [sp, #544] @ 0x220 │ │ │ │ - str r5, [sp, #552] @ 0x228 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vldr d6, [r0] │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - add.w r0, fp, r3 │ │ │ │ - vmul.f64 d5, d2, d7 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - str r2, [sp, #568] @ 0x238 │ │ │ │ - str r1, [sp, #560] @ 0x230 │ │ │ │ - vmov.f64 d10, d5 │ │ │ │ - vmla.f64 d10, d13, d6 │ │ │ │ - vmul.f64 d6, d2, d6 │ │ │ │ - vldr d2, [sp, #640] @ 0x280 │ │ │ │ - vnmls.f64 d6, d13, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, r4, r8 │ │ │ │ - adds r5, r2, r3 │ │ │ │ - vmul.f64 d5, d1, d7 │ │ │ │ - vstr d10, [sp, #632] @ 0x278 │ │ │ │ - vmov.f64 d13, d6 │ │ │ │ + vmul.f64 d10, d8, d9 │ │ │ │ + vmul.f64 d8, d4, d9 │ │ │ │ + vmul.f64 d3, d5, d9 │ │ │ │ + vstr d10, [r1] │ │ │ │ + add.w r1, sp, #1272 @ 0x4f8 │ │ │ │ + vldr d10, [sp, #632] @ 0x278 │ │ │ │ + vstr d8, [r1] │ │ │ │ + add.w r1, sp, #1280 @ 0x500 │ │ │ │ + vstr d3, [r1] │ │ │ │ + vmul.f64 d3, d7, d9 │ │ │ │ + add.w r1, sp, #1288 @ 0x508 │ │ │ │ + vsub.f64 d13, d13, d10 │ │ │ │ + vstr d3, [r1] │ │ │ │ + add.w r1, sp, #1848 @ 0x738 │ │ │ │ + vsub.f64 d10, d13, d2 │ │ │ │ + vstr d10, [r1] │ │ │ │ + vadd.f64 d10, d13, d2 │ │ │ │ + add.w r1, sp, #1856 @ 0x740 │ │ │ │ + vstr d10, [r1] │ │ │ │ + add.w r1, sp, #1296 @ 0x510 │ │ │ │ + vldr d13, [sp] │ │ │ │ + vldr d5, [sp, #584] @ 0x248 │ │ │ │ + vldr d0, [sp, #688] @ 0x2b0 │ │ │ │ + vsub.f64 d7, d13, d5 │ │ │ │ + vldr d13, [sp, #608] @ 0x260 │ │ │ │ + vldr d5, [sp, #624] @ 0x270 │ │ │ │ + vsub.f64 d6, d13, d5 │ │ │ │ + vldr d13, [sp, #680] @ 0x2a8 │ │ │ │ + vsub.f64 d5, d7, d6 │ │ │ │ + vstr d5, [r1] │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + add.w r1, sp, #1304 @ 0x518 │ │ │ │ + vstr d5, [r1] │ │ │ │ + ldr r1, [sp, #384] @ 0x180 │ │ │ │ + sub.w r0, r1, r9 │ │ │ │ + mov.w fp, r0, lsl #4 │ │ │ │ + str r0, [sp, #736] @ 0x2e0 │ │ │ │ + add.w r0, r8, fp │ │ │ │ + add.w r1, r7, fp │ │ │ │ + mov.w fp, ip, lsl #4 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r1, [sp, #384] @ 0x180 │ │ │ │ vldr d6, [r1] │ │ │ │ - vmla.f64 d5, d2, d6 │ │ │ │ - vmul.f64 d6, d1, d6 │ │ │ │ - vldr d1, [sp, #264] @ 0x108 │ │ │ │ - vstr d13, [sp, #640] @ 0x280 │ │ │ │ - str r0, [sp, #264] @ 0x108 │ │ │ │ - vnmls.f64 d6, d2, d7 │ │ │ │ - vadd.f64 d12, d10, d5 │ │ │ │ - vstr d5, [sp, #648] @ 0x288 │ │ │ │ - vadd.f64 d7, d13, d6 │ │ │ │ - vstr d6, [sp, #656] @ 0x290 │ │ │ │ - vldr d13, [sp, #216] @ 0xd8 │ │ │ │ - vldr d6, [fp] │ │ │ │ - vstr d7, [sp, #664] @ 0x298 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vmul.f64 d5, d1, d7 │ │ │ │ - vmov.f64 d10, d5 │ │ │ │ - vmla.f64 d10, d13, d6 │ │ │ │ - vmul.f64 d6, d1, d6 │ │ │ │ - vnmls.f64 d6, d13, d7 │ │ │ │ - vmov.f64 d2, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - str r2, [sp, #216] @ 0xd8 │ │ │ │ - movs r2, #48 @ 0x30 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vldr d13, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d1, [sp, #696] @ 0x2b8 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ + add.w r1, r7, fp │ │ │ │ + str r0, [sp, #576] @ 0x240 │ │ │ │ + add.w r0, r8, fp │ │ │ │ + mov.w fp, r4, lsl #4 │ │ │ │ + str r1, [sp, #584] @ 0x248 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r0, [sp, #592] @ 0x250 │ │ │ │ + vmul.f64 d5, d0, d7 │ │ │ │ + vmla.f64 d5, d13, d6 │ │ │ │ + vmul.f64 d6, d0, d6 │ │ │ │ + vldr d0, [sp, #664] @ 0x298 │ │ │ │ + vmov.f64 d10, d6 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r8, fp │ │ │ │ + vnmls.f64 d10, d13, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vmov.f64 d1, d5 │ │ │ │ + vstr d5, [sp] │ │ │ │ + add.w r0, r7, fp │ │ │ │ + vldr d13, [sp, #648] @ 0x288 │ │ │ │ vmul.f64 d5, d13, d7 │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ - str r5, [sp, #576] @ 0x240 │ │ │ │ - adds r5, r0, r3 │ │ │ │ - adds r2, r1, r3 │ │ │ │ - vstr d2, [sp, #680] @ 0x2a8 │ │ │ │ - vmov.f64 d8, d5 │ │ │ │ - str r2, [sp, #584] @ 0x248 │ │ │ │ - vmla.f64 d8, d1, d6 │ │ │ │ + vstr d10, [sp, #664] @ 0x298 │ │ │ │ + vmla.f64 d5, d0, d6 │ │ │ │ vmul.f64 d6, d13, d6 │ │ │ │ - vldr d13, [sp, #728] @ 0x2d8 │ │ │ │ - str r1, [sp, #24] │ │ │ │ - str r5, [sp, #592] @ 0x250 │ │ │ │ - vnmls.f64 d6, d1, d7 │ │ │ │ + vmov.f64 d13, d6 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vnmls.f64 d13, d0, d7 │ │ │ │ + vadd.f64 d12, d1, d5 │ │ │ │ + vstr d5, [sp, #672] @ 0x2a0 │ │ │ │ + vadd.f64 d7, d10, d13 │ │ │ │ + vldr d10, [sp, #264] @ 0x108 │ │ │ │ + vstr d13, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d13, [sp, #224] @ 0xe0 │ │ │ │ + str r0, [sp, #224] @ 0xe0 │ │ │ │ + add r0, r3 │ │ │ │ + str r0, [sp, #600] @ 0x258 │ │ │ │ + vstr d7, [sp, #688] @ 0x2b0 │ │ │ │ vldr d7, [r1] │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - vstr d10, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d8, [sp, #688] @ 0x2b0 │ │ │ │ - vadd.f64 d10, d10, d8 │ │ │ │ - vstr d6, [sp, #696] @ 0x2b8 │ │ │ │ - vadd.f64 d6, d2, d6 │ │ │ │ - vldr d2, [sp, #736] @ 0x2e0 │ │ │ │ - vstr d6, [sp, #704] @ 0x2c0 │ │ │ │ + vmul.f64 d5, d10, d7 │ │ │ │ + vmov.f64 d8, d5 │ │ │ │ + vmla.f64 d8, d13, d6 │ │ │ │ + vmul.f64 d6, d10, d6 │ │ │ │ + vmov.f64 d1, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ + str r1, [sp, #264] @ 0x108 │ │ │ │ + add r1, r3 │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + str r1, [sp, #608] @ 0x260 │ │ │ │ + vnmls.f64 d1, d13, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vldr d10, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d13, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d8, [sp, #696] @ 0x2b8 │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + vldr d2, [sp, #760] @ 0x2f8 │ │ │ │ + vmul.f64 d5, d13, d7 │ │ │ │ + vstr d1, [sp, #704] @ 0x2c0 │ │ │ │ + mov.w fp, r1, lsl #4 │ │ │ │ + add.w r1, r8, fp │ │ │ │ + add.w r0, r7, fp │ │ │ │ + mov.w fp, #432 @ 0x1b0 │ │ │ │ + str r0, [sp, #16] │ │ │ │ + vmov.f64 d3, d5 │ │ │ │ + mul.w fp, fp, r9 │ │ │ │ + vmla.f64 d3, d10, d6 │ │ │ │ + vmul.f64 d6, d13, d6 │ │ │ │ + vldr d13, [sp, #864] @ 0x360 │ │ │ │ + vmov.f64 d0, d6 │ │ │ │ + vnmls.f64 d0, d10, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vadd.f64 d10, d8, d3 │ │ │ │ + vstr d3, [sp, #712] @ 0x2c8 │ │ │ │ + add r0, r3 │ │ │ │ + vldr d8, [sp, #768] @ 0x300 │ │ │ │ + str r0, [sp, #616] @ 0x268 │ │ │ │ + vadd.f64 d6, d1, d0 │ │ │ │ + vstr d0, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ + vstr d6, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + str r1, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d3, d4, d6 │ │ │ │ vmla.f64 d3, d0, d7 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ - vldr d4, [r5] │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, r7, fp │ │ │ │ + str r1, [sp, #632] @ 0x278 │ │ │ │ vnmls.f64 d7, d0, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - vmul.f64 d5, d13, d4 │ │ │ │ - mov.w r2, #432 @ 0x1b0 │ │ │ │ - vmla.f64 d5, d2, d6 │ │ │ │ - vmul.f64 d6, d13, d6 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vldr d13, [sp, #760] @ 0x2f8 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - vnmls.f64 d6, d2, d4 │ │ │ │ - str r2, [sp, #608] @ 0x260 │ │ │ │ - str r1, [sp, #600] @ 0x258 │ │ │ │ - vldr d2, [r2] │ │ │ │ - movs r2, #176 @ 0xb0 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r8, fp │ │ │ │ + vmul.f64 d5, d2, d4 │ │ │ │ + mov.w fp, #176 @ 0xb0 │ │ │ │ + str r0, [sp, #640] @ 0x280 │ │ │ │ + mul.w fp, fp, r9 │ │ │ │ + vmla.f64 d5, d8, d6 │ │ │ │ + vmul.f64 d6, d2, d6 │ │ │ │ + vldr d2, [r0] │ │ │ │ + add.w r0, r8, fp │ │ │ │ + str r0, [sp, #656] @ 0x290 │ │ │ │ + vnmls.f64 d6, d8, d4 │ │ │ │ vldr d4, [r1] │ │ │ │ + add.w r1, sp, #1312 @ 0x520 │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vldr d5, [sp, #848] @ 0x350 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r1, r7, fp │ │ │ │ + str r1, [sp, #648] @ 0x288 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d6, d13, d2 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ vmla.f64 d6, d5, d4 │ │ │ │ vmul.f64 d4, d13, d4 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - vldr d13, [sp, #256] @ 0x100 │ │ │ │ - str r0, [sp, #616] @ 0x268 │ │ │ │ - add.w r2, sp, #1312 @ 0x520 │ │ │ │ - str r5, [sp, #624] @ 0x270 │ │ │ │ vnmls.f64 d4, d5, d2 │ │ │ │ - vldr d2, [r5] │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d2, [r0] │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r1, sp, #1312 @ 0x520 │ │ │ │ + vldr d13, [sp, #216] @ 0xd8 │ │ │ │ vldr d8, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d9, d13, d2 │ │ │ │ vmla.f64 d9, d8, d5 │ │ │ │ vmul.f64 d5, d13, d5 │ │ │ │ vadd.f64 d13, d12, d10 │ │ │ │ vsub.f64 d12, d12, d10 │ │ │ │ vnmls.f64 d5, d8, d2 │ │ │ │ - vstr d13, [r2] │ │ │ │ - add.w r2, sp, #1320 @ 0x528 │ │ │ │ + vstr d13, [r1] │ │ │ │ + add.w r1, sp, #1320 @ 0x528 │ │ │ │ vadd.f64 d2, d6, d9 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ - vadd.f64 d9, d0, d2 │ │ │ │ vadd.f64 d8, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ + vadd.f64 d9, d0, d2 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ + vldr d0, [sp, #720] @ 0x2d0 │ │ │ │ vsub.f64 d13, d13, d9 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add.w r2, sp, #1328 @ 0x530 │ │ │ │ - vldr d9, [sp, #664] @ 0x298 │ │ │ │ - vstr d13, [r2] │ │ │ │ - add.w r2, sp, #1336 @ 0x538 │ │ │ │ - vldr d13, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d9, [r1] │ │ │ │ + add.w r1, sp, #1328 @ 0x530 │ │ │ │ + vldr d9, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d13, [r1] │ │ │ │ + add.w r1, sp, #1336 @ 0x538 │ │ │ │ + vldr d13, [sp, #728] @ 0x2d8 │ │ │ │ vadd.f64 d4, d9, d13 │ │ │ │ vadd.f64 d13, d1, d8 │ │ │ │ vsub.f64 d1, d1, d8 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add.w r2, sp, #1344 @ 0x540 │ │ │ │ + vstr d4, [r1] │ │ │ │ + add.w r1, sp, #1344 @ 0x540 │ │ │ │ vsub.f64 d9, d4, d13 │ │ │ │ - vldr d4, [sp, #656] @ 0x290 │ │ │ │ + vldr d4, [sp, #680] @ 0x2a8 │ │ │ │ vsub.f64 d8, d12, d1 │ │ │ │ - vadd.f64 d12, d12, d1 │ │ │ │ - vstr d13, [r2] │ │ │ │ - add.w r2, sp, #1352 @ 0x548 │ │ │ │ - vldr d13, [sp, #640] @ 0x280 │ │ │ │ - vadd.f64 d1, d3, d7 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add.w r2, sp, #1360 @ 0x550 │ │ │ │ + vstr d13, [r1] │ │ │ │ + add.w r1, sp, #1352 @ 0x548 │ │ │ │ + vldr d13, [sp, #664] @ 0x298 │ │ │ │ + vstr d9, [r1] │ │ │ │ + add.w r1, sp, #1360 @ 0x550 │ │ │ │ vsub.f64 d9, d13, d4 │ │ │ │ - vldr d13, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d4, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d13, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d4, [sp, #712] @ 0x2c8 │ │ │ │ vsub.f64 d4, d13, d4 │ │ │ │ vadd.f64 d13, d9, d4 │ │ │ │ - vstr d13, [r2] │ │ │ │ + vstr d13, [r1] │ │ │ │ vsub.f64 d13, d9, d4 │ │ │ │ - add.w r2, sp, #1368 @ 0x558 │ │ │ │ + add.w r1, sp, #1368 @ 0x558 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ - vldr d9, [pc, #972] @ 2a9c0 │ │ │ │ + vldr d9, [pc, #972] @ 2c9c0 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d13, [r2] │ │ │ │ - add.w r2, sp, #1864 @ 0x748 │ │ │ │ - vldr d13, [sp, #704] @ 0x2c0 │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vstr d8, [r2] │ │ │ │ + vstr d13, [r1] │ │ │ │ + add.w r1, sp, #1864 @ 0x748 │ │ │ │ + vstr d8, [r1] │ │ │ │ + vadd.f64 d8, d12, d1 │ │ │ │ + vadd.f64 d1, d3, d7 │ │ │ │ + add.w r1, sp, #1872 @ 0x750 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vstr d8, [r1] │ │ │ │ vsub.f64 d8, d4, d1 │ │ │ │ - add.w r2, sp, #1872 @ 0x750 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #696] @ 0x2b8 │ │ │ │ - vmul.f64 d3, d5, d9 │ │ │ │ + vsub.f64 d5, d7, d6 │ │ │ │ + add.w r1, sp, #1376 @ 0x560 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vmul.f64 d10, d8, d9 │ │ │ │ + vmul.f64 d12, d5, d9 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vstr d12, [r2] │ │ │ │ - vmul.f64 d12, d8, d9 │ │ │ │ - add.w r2, sp, #1376 @ 0x560 │ │ │ │ - vmul.f64 d8, d4, d9 │ │ │ │ - vstr d12, [r2] │ │ │ │ - add.w r2, sp, #1384 @ 0x568 │ │ │ │ - vstr d8, [r2] │ │ │ │ - add.w r2, sp, #1392 @ 0x570 │ │ │ │ - vstr d3, [r2] │ │ │ │ - add.w r2, sp, #1400 @ 0x578 │ │ │ │ - vstr d7, [r2] │ │ │ │ - add.w r2, sp, #1880 @ 0x758 │ │ │ │ - vldr d7, [sp, #664] @ 0x298 │ │ │ │ - vsub.f64 d13, d7, d13 │ │ │ │ - vsub.f64 d6, d13, d2 │ │ │ │ + vldr d5, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d10, [r1] │ │ │ │ + vmul.f64 d10, d4, d9 │ │ │ │ + add.w r1, sp, #1384 @ 0x568 │ │ │ │ + vstr d10, [r1] │ │ │ │ + add.w r1, sp, #1392 @ 0x570 │ │ │ │ + vstr d12, [r1] │ │ │ │ + add.w r1, sp, #1400 @ 0x578 │ │ │ │ + vldr d12, [sp, #728] @ 0x2d8 │ │ │ │ + vstr d7, [r1] │ │ │ │ + add.w r1, sp, #1880 @ 0x758 │ │ │ │ + vldr d7, [sp, #688] @ 0x2b0 │ │ │ │ + vsub.f64 d13, d7, d12 │ │ │ │ + vsub.f64 d12, d13, d2 │ │ │ │ vadd.f64 d2, d13, d2 │ │ │ │ - vldr d13, [sp, #632] @ 0x278 │ │ │ │ - vstr d6, [r2] │ │ │ │ - add.w r2, sp, #1888 @ 0x760 │ │ │ │ - vldr d6, [sp, #648] @ 0x288 │ │ │ │ - vstr d2, [r2] │ │ │ │ - add.w r2, sp, #1408 @ 0x580 │ │ │ │ - vsub.f64 d7, d13, d6 │ │ │ │ - vldr d13, [sp, #680] @ 0x2a8 │ │ │ │ - vsub.f64 d6, d13, d1 │ │ │ │ - vsub.f64 d2, d7, d6 │ │ │ │ - vadd.f64 d6, d7, d6 │ │ │ │ - vstr d2, [r2] │ │ │ │ - add.w r2, sp, #1416 @ 0x588 │ │ │ │ - vstr d6, [r2] │ │ │ │ - mov.w r2, #504 @ 0x1f8 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ + vldr d13, [sp] │ │ │ │ + vsub.f64 d7, d13, d5 │ │ │ │ + vldr d13, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d12, [r1] │ │ │ │ + add.w r1, sp, #1888 @ 0x760 │ │ │ │ + vstr d2, [r1] │ │ │ │ + add.w r1, sp, #1408 @ 0x580 │ │ │ │ + vsub.f64 d6, d13, d0 │ │ │ │ + vsub.f64 d0, d7, d6 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + vstr d0, [r1] │ │ │ │ + add.w r1, sp, #1416 @ 0x588 │ │ │ │ + vstr d5, [r1] │ │ │ │ + ldr r1, [sp, #320] @ 0x140 │ │ │ │ + vldr d12, [sp, #192] @ 0xc0 │ │ │ │ + vldr d8, [sp, #752] @ 0x2f0 │ │ │ │ + sub.w r0, r1, r9 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + add.w r1, r7, r0 │ │ │ │ + add r0, r8 │ │ │ │ + vldr d7, [r0] │ │ │ │ str r1, [sp, #208] @ 0xd0 │ │ │ │ vldr d6, [r1] │ │ │ │ - vldr d7, [r2] │ │ │ │ - str r2, [sp, #256] @ 0x100 │ │ │ │ - movs r2, #248 @ 0xf8 │ │ │ │ - vldr d8, [sp, #720] @ 0x2d0 │ │ │ │ + str r0, [sp, #216] @ 0xd8 │ │ │ │ + ldr r1, [sp, #736] @ 0x2e0 │ │ │ │ vmul.f64 d5, d11, d7 │ │ │ │ - vldr d10, [sp, #712] @ 0x2c8 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vldr d0, [sp, #104] @ 0x68 │ │ │ │ - add.w r4, r8, r2 │ │ │ │ - adds r0, r7, r2 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r0, r7, r1 │ │ │ │ + add r1, r8 │ │ │ │ vmov.f64 d13, d5 │ │ │ │ - movs r2, #120 @ 0x78 │ │ │ │ + str r0, [sp, #320] @ 0x140 │ │ │ │ + str r1, [sp, #664] @ 0x298 │ │ │ │ vmla.f64 d13, d14, d6 │ │ │ │ vmul.f64 d6, d11, d6 │ │ │ │ - str r0, [sp, #632] @ 0x278 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - str r4, [sp, #640] @ 0x280 │ │ │ │ vmov.f64 d11, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - adds r0, r2, r3 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - str r0, [sp, #656] @ 0x290 │ │ │ │ + add.w r0, r7, ip │ │ │ │ + add ip, r8 │ │ │ │ vnmls.f64 d11, d14, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vstr d13, [sp, #712] @ 0x2c8 │ │ │ │ - str r1, [sp, #648] @ 0x288 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r0, r3 │ │ │ │ + vstr d13, [sp] │ │ │ │ + str r1, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d5, d8, d7 │ │ │ │ vmov.f64 d14, d11 │ │ │ │ + vstr d11, [sp, #728] @ 0x2d8 │ │ │ │ vmov.f64 d11, d5 │ │ │ │ - vmla.f64 d11, d10, d6 │ │ │ │ + vldr d5, [sp, #744] @ 0x2e8 │ │ │ │ + vmla.f64 d11, d5, d6 │ │ │ │ vmul.f64 d6, d8, d6 │ │ │ │ - vldr d8, [sp, #168] @ 0xa8 │ │ │ │ - str r5, [sp, #168] @ 0xa8 │ │ │ │ - vstr d14, [sp, #720] @ 0x2d0 │ │ │ │ - vmov.f64 d1, d11 │ │ │ │ + vmov.f64 d10, d11 │ │ │ │ vmov.f64 d11, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vnmls.f64 d11, d10, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vldr d10, [sp, #192] @ 0xc0 │ │ │ │ - vadd.f64 d13, d13, d1 │ │ │ │ - vstr d1, [sp, #728] @ 0x2d8 │ │ │ │ - str r2, [sp, #192] @ 0xc0 │ │ │ │ - movs r2, #56 @ 0x38 │ │ │ │ - vmul.f64 d5, d10, d7 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vstr d11, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vnmls.f64 d11, d5, d7 │ │ │ │ + vadd.f64 d7, d13, d10 │ │ │ │ + vstr d10, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d7, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d7, [ip] │ │ │ │ + vmov.f64 d5, d11 │ │ │ │ vadd.f64 d11, d14, d11 │ │ │ │ - vmov.f64 d14, d5 │ │ │ │ - vmla.f64 d14, d8, d6 │ │ │ │ - vmul.f64 d6, d10, d6 │ │ │ │ - vmov.f64 d10, d6 │ │ │ │ - vldr d6, [sp, #744] @ 0x2e8 │ │ │ │ - vnmls.f64 d10, d8, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vmov.f64 d1, d14 │ │ │ │ + vldr d14, [sp, #168] @ 0xa8 │ │ │ │ + str r0, [sp, #168] @ 0xa8 │ │ │ │ + add.w r0, r4, r8 │ │ │ │ + vstr d5, [sp, #744] @ 0x2e8 │ │ │ │ + vmul.f64 d5, d12, d7 │ │ │ │ + vmla.f64 d5, d14, d6 │ │ │ │ + vmul.f64 d6, d12, d6 │ │ │ │ + vldr d12, [sp, #776] @ 0x308 │ │ │ │ + vmov.f64 d0, d6 │ │ │ │ + vnmls.f64 d0, d14, d7 │ │ │ │ vldr d14, [r1] │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - vmul.f64 d5, d6, d7 │ │ │ │ - adds r4, r0, r3 │ │ │ │ - adds r5, r1, r3 │ │ │ │ - mov.w r2, #440 @ 0x1b8 │ │ │ │ - vstr d1, [sp, #744] @ 0x2e8 │ │ │ │ + add.w r1, ip, r3 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vmov.f64 d4, d10 │ │ │ │ - vldr d10, [sp, #752] @ 0x2f0 │ │ │ │ - vmla.f64 d8, d10, d14 │ │ │ │ - vmul.f64 d14, d6, d14 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vstr d4, [sp, #752] @ 0x2f0 │ │ │ │ - vnmls.f64 d14, d10, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - vadd.f64 d12, d1, d8 │ │ │ │ - vstr d8, [sp, #760] @ 0x2f8 │ │ │ │ - vldr d8, [sp, #112] @ 0x70 │ │ │ │ - str r1, [sp, #104] @ 0x68 │ │ │ │ + str r1, [sp, #672] @ 0x2a0 │ │ │ │ + add.w r1, r7, r4 │ │ │ │ + vstr d5, [sp, #760] @ 0x2f8 │ │ │ │ + add.w r4, r1, r3 │ │ │ │ + vmul.f64 d5, d12, d7 │ │ │ │ + vstr d0, [sp, #768] @ 0x300 │ │ │ │ + vmov.f64 d10, d5 │ │ │ │ + vldr d5, [sp, #832] @ 0x340 │ │ │ │ + vmla.f64 d10, d5, d14 │ │ │ │ + vmul.f64 d14, d12, d14 │ │ │ │ + vnmls.f64 d14, d5, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vstr d10, [sp, #776] @ 0x308 │ │ │ │ + vadd.f64 d12, d8, d10 │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r4, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d10, [sp, #112] @ 0x70 │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ + mov.w r1, #440 @ 0x1b8 │ │ │ │ + vldr d3, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d0, d0, d14 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + str r0, [sp, #120] @ 0x78 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, r0, r3 │ │ │ │ + add.w r0, r7, sl │ │ │ │ + add sl, r8 │ │ │ │ + vldr d13, [sp, #800] @ 0x320 │ │ │ │ + str r4, [sp, #688] @ 0x2b0 │ │ │ │ + vmul.f64 d5, d3, d6 │ │ │ │ + vldr d1, [sp, #840] @ 0x348 │ │ │ │ + vldr d2, [sp, #848] @ 0x350 │ │ │ │ + vmla.f64 d5, d10, d7 │ │ │ │ + vmul.f64 d7, d3, d7 │ │ │ │ vldr d3, [r4] │ │ │ │ - vmul.f64 d5, d8, d6 │ │ │ │ - vldr d2, [sp, #792] @ 0x318 │ │ │ │ - vmla.f64 d5, d0, d7 │ │ │ │ - vmul.f64 d7, d8, d7 │ │ │ │ - vadd.f64 d10, d4, d14 │ │ │ │ - vldr d8, [sp, #768] @ 0x300 │ │ │ │ - vldr d4, [r5] │ │ │ │ - str r5, [sp, #664] @ 0x298 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - vnmls.f64 d7, d0, d6 │ │ │ │ - vmul.f64 d6, d2, d3 │ │ │ │ - vmla.f64 d6, d8, d4 │ │ │ │ - vmul.f64 d4, d2, d4 │ │ │ │ - add r2, r8 │ │ │ │ - vldr d0, [sp, #840] @ 0x348 │ │ │ │ - str r2, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d1, [sp, #816] @ 0x330 │ │ │ │ - vnmls.f64 d4, d8, d3 │ │ │ │ - vldr d3, [r2] │ │ │ │ - movs r2, #184 @ 0xb8 │ │ │ │ - str r4, [sp, #672] @ 0x2a0 │ │ │ │ - str r0, [sp, #112] @ 0x70 │ │ │ │ - str r5, [sp, #680] @ 0x2a8 │ │ │ │ + add.w r4, r7, r1 │ │ │ │ + str r4, [sp, #696] @ 0x2b8 │ │ │ │ + vnmls.f64 d7, d10, d6 │ │ │ │ + vldr d10, [sp, #808] @ 0x328 │ │ │ │ + vmul.f64 d6, d10, d3 │ │ │ │ + vmla.f64 d6, d13, d4 │ │ │ │ + vmul.f64 d4, d10, d4 │ │ │ │ + vnmls.f64 d4, d13, d3 │ │ │ │ + vldr d13, [sp, #792] @ 0x318 │ │ │ │ vadd.f64 d8, d5, d6 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - adds r4, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - str r2, [sp, #704] @ 0x2c0 │ │ │ │ - vadd.f64 d2, d7, d4 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r8, r1 │ │ │ │ + mov.w r1, #184 @ 0xb8 │ │ │ │ + vldr d3, [r4] │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + str r4, [sp, #704] @ 0x2c0 │ │ │ │ + vadd.f64 d10, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vmul.f64 d4, d0, d3 │ │ │ │ - vstr d8, [sp, #768] @ 0x300 │ │ │ │ + add.w r4, r7, r1 │ │ │ │ + str r4, [sp, #712] @ 0x2c8 │ │ │ │ + vmul.f64 d4, d2, d3 │ │ │ │ vmla.f64 d4, d1, d6 │ │ │ │ - vmul.f64 d6, d0, d6 │ │ │ │ - vldr d8, [sp, #784] @ 0x310 │ │ │ │ - vldr d0, [sp, #776] @ 0x308 │ │ │ │ - str r4, [sp, #696] @ 0x2b8 │ │ │ │ + vmul.f64 d6, d2, d6 │ │ │ │ vnmls.f64 d6, d1, d3 │ │ │ │ - vldr d1, [r2] │ │ │ │ vldr d3, [r4] │ │ │ │ - add.w r2, sp, #1424 @ 0x590 │ │ │ │ - vmul.f64 d9, d8, d1 │ │ │ │ - vmla.f64 d9, d0, d3 │ │ │ │ - vmul.f64 d3, d8, d3 │ │ │ │ - vldr d8, [sp, #768] @ 0x300 │ │ │ │ - vnmls.f64 d3, d0, d1 │ │ │ │ - vadd.f64 d1, d4, d9 │ │ │ │ + add.w r4, r8, r1 │ │ │ │ + add.w r1, sp, #1424 @ 0x590 │ │ │ │ + vldr d2, [r4] │ │ │ │ + str r4, [sp, #720] @ 0x2d0 │ │ │ │ + add.w r4, r0, r3 │ │ │ │ + vldr d1, [sp, #784] @ 0x310 │ │ │ │ + vmul.f64 d9, d13, d2 │ │ │ │ + vmla.f64 d9, d1, d3 │ │ │ │ + vmul.f64 d3, d13, d3 │ │ │ │ + vnmls.f64 d3, d1, d2 │ │ │ │ + vadd.f64 d2, d4, d9 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ - vadd.f64 d9, d13, d12 │ │ │ │ - vsub.f64 d13, d13, d12 │ │ │ │ - vadd.f64 d0, d6, d3 │ │ │ │ + vadd.f64 d1, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vadd.f64 d3, d8, d1 │ │ │ │ - vadd.f64 d8, d9, d3 │ │ │ │ - vstr d8, [r2] │ │ │ │ - vsub.f64 d8, d9, d3 │ │ │ │ - add.w r2, sp, #1432 @ 0x598 │ │ │ │ - vsub.f64 d3, d11, d10 │ │ │ │ - vadd.f64 d11, d11, d10 │ │ │ │ - vldr d9, [pc, #272] @ 2a9c0 │ │ │ │ - vstr d8, [r2] │ │ │ │ - add.w r2, sp, #1896 @ 0x768 │ │ │ │ - vldr d8, [sp, #768] @ 0x300 │ │ │ │ - vsub.f64 d1, d1, d8 │ │ │ │ - vsub.f64 d8, d3, d1 │ │ │ │ - vadd.f64 d3, d3, d1 │ │ │ │ - vadd.f64 d1, d4, d6 │ │ │ │ + vldr d3, [sp, #752] @ 0x2f0 │ │ │ │ + vadd.f64 d9, d3, d12 │ │ │ │ + vadd.f64 d3, d8, d2 │ │ │ │ + vsub.f64 d2, d2, d8 │ │ │ │ + vadd.f64 d13, d9, d3 │ │ │ │ + vsub.f64 d3, d9, d3 │ │ │ │ + vstr d13, [r1] │ │ │ │ + add.w r1, sp, #1432 @ 0x598 │ │ │ │ + vstr d3, [r1] │ │ │ │ + vsub.f64 d3, d11, d0 │ │ │ │ + add.w r1, sp, #1896 @ 0x768 │ │ │ │ + vadd.f64 d11, d11, d0 │ │ │ │ + vsub.f64 d8, d3, d2 │ │ │ │ + vadd.f64 d3, d3, d2 │ │ │ │ + vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ - vstr d8, [r2] │ │ │ │ - add.w r2, sp, #1904 @ 0x770 │ │ │ │ - vldr d8, [sp, #728] @ 0x2d8 │ │ │ │ - vstr d3, [r2] │ │ │ │ - vadd.f64 d3, d2, d0 │ │ │ │ - add.w r2, sp, #1440 @ 0x5a0 │ │ │ │ - vsub.f64 d2, d2, d0 │ │ │ │ - vsub.f64 d10, d11, d3 │ │ │ │ + vstr d8, [r1] │ │ │ │ + add.w r1, sp, #1904 @ 0x770 │ │ │ │ + vldr d8, [pc, #212] @ 2c9c0 │ │ │ │ + vstr d3, [r1] │ │ │ │ + vadd.f64 d3, d10, d1 │ │ │ │ + add.w r1, sp, #1440 @ 0x5a0 │ │ │ │ + vsub.f64 d10, d10, d1 │ │ │ │ + vsub.f64 d0, d11, d3 │ │ │ │ vadd.f64 d11, d11, d3 │ │ │ │ - vadd.f64 d0, d13, d2 │ │ │ │ - vstr d10, [r2] │ │ │ │ - add.w r2, sp, #1448 @ 0x5a8 │ │ │ │ - vstr d11, [r2] │ │ │ │ - add.w r2, sp, #1456 @ 0x5b0 │ │ │ │ - vldr d11, [sp, #712] @ 0x2c8 │ │ │ │ - vsub.f64 d3, d11, d8 │ │ │ │ - vldr d11, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d3, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d0, [r1] │ │ │ │ + add.w r1, sp, #1448 @ 0x5a8 │ │ │ │ + vstr d11, [r1] │ │ │ │ + add.w r1, sp, #1456 @ 0x5b0 │ │ │ │ + vldr d11, [sp] │ │ │ │ + vsub.f64 d3, d11, d3 │ │ │ │ + vldr d11, [sp, #768] @ 0x300 │ │ │ │ + str r4, [sp, #736] @ 0x2e0 │ │ │ │ vsub.f64 d14, d11, d14 │ │ │ │ vsub.f64 d11, d3, d14 │ │ │ │ - vstr d11, [r2] │ │ │ │ - vadd.f64 d11, d3, d14 │ │ │ │ + vadd.f64 d14, d3, d14 │ │ │ │ vsub.f64 d3, d7, d5 │ │ │ │ - add.w r2, sp, #1464 @ 0x5b8 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d11, [r2] │ │ │ │ - add.w r2, sp, #1472 @ 0x5c0 │ │ │ │ - vsub.f64 d8, d3, d1 │ │ │ │ - vadd.f64 d3, d3, d1 │ │ │ │ + vstr d11, [r1] │ │ │ │ + add.w r1, sp, #1464 @ 0x5b8 │ │ │ │ + vsub.f64 d0, d3, d2 │ │ │ │ + vadd.f64 d3, d3, d2 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ + vmov.f64 d2, d8 │ │ │ │ + vstr d14, [r1] │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d14, [sp, #808] @ 0x328 │ │ │ │ - vmul.f64 d11, d8, d9 │ │ │ │ - vldr d8, [sp, #800] @ 0x320 │ │ │ │ - vmul.f64 d7, d6, d9 │ │ │ │ - vstr d11, [r2] │ │ │ │ - vmul.f64 d11, d3, d9 │ │ │ │ - add.w r2, sp, #1480 @ 0x5c8 │ │ │ │ - vstr d11, [r2] │ │ │ │ - vmul.f64 d11, d5, d9 │ │ │ │ - add.w r2, sp, #1488 @ 0x5d0 │ │ │ │ - vstr d11, [r2] │ │ │ │ - add.w r2, sp, #1496 @ 0x5d8 │ │ │ │ - vldr d11, [sp, #720] @ 0x2d0 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d13, d2 │ │ │ │ - add.w r2, sp, #1912 @ 0x778 │ │ │ │ - vldr d13, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d2, [r6, #-152] @ 0xffffff68 │ │ │ │ - vstr d7, [r2] │ │ │ │ + add.w r1, sp, #1472 @ 0x5c0 │ │ │ │ + vmul.f64 d11, d0, d8 │ │ │ │ + vmul.f64 d14, d3, d2 │ │ │ │ + vmul.f64 d7, d6, d8 │ │ │ │ + vldr d8, [sp, #824] @ 0x338 │ │ │ │ + vstr d11, [r1] │ │ │ │ + vmul.f64 d11, d5, d2 │ │ │ │ + add.w r1, sp, #1480 @ 0x5c8 │ │ │ │ + vstr d14, [r1] │ │ │ │ + add.w r1, sp, #1488 @ 0x5d0 │ │ │ │ + vstr d11, [r1] │ │ │ │ + add.w r1, sp, #1496 @ 0x5d8 │ │ │ │ + vldr d11, [sp, #728] @ 0x2d8 │ │ │ │ + vstr d7, [r1] │ │ │ │ + add.w r1, sp, #1912 @ 0x778 │ │ │ │ + vldr d7, [sp, #752] @ 0x2f0 │ │ │ │ + str r0, [sp, #728] @ 0x2d8 │ │ │ │ + vsub.f64 d13, d7, d12 │ │ │ │ + vsub.f64 d7, d13, d10 │ │ │ │ + vadd.f64 d14, d13, d10 │ │ │ │ + vldr d13, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d10, [sp, #816] @ 0x330 │ │ │ │ + vstr d7, [r1] │ │ │ │ vsub.f64 d7, d11, d13 │ │ │ │ - vldr d11, [sp, #744] @ 0x2e8 │ │ │ │ - add.w r2, sp, #1920 @ 0x780 │ │ │ │ - vldr d13, [sp, #760] @ 0x2f8 │ │ │ │ - vstr d0, [r2] │ │ │ │ - add.w r2, sp, #1504 @ 0x5e0 │ │ │ │ - vsub.f64 d6, d11, d13 │ │ │ │ - vadd.f64 d11, d7, d6 │ │ │ │ - vstr d11, [r2] │ │ │ │ - vsub.f64 d11, d7, d6 │ │ │ │ - b.n 2a9d0 │ │ │ │ + add.w r1, sp, #1920 @ 0x780 │ │ │ │ + b.n 2c9d0 │ │ │ │ nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 2ac40 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 2cc40 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 2ac48 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 2cc48 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - add.w r2, sp, #1512 @ 0x5e8 │ │ │ │ - vstr d11, [r2] │ │ │ │ - mov.w r2, r9, lsl #3 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - adds r0, r2, r3 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - str r2, [sp, #720] @ 0x2d0 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #136 @ 0x88 │ │ │ │ - vldr d6, [r5] │ │ │ │ - str r1, [sp, #728] @ 0x2d8 │ │ │ │ - vmul.f64 d5, d2, d7 │ │ │ │ - vldr d2, [r6, #-160] @ 0xffffff60 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - str r0, [sp, #736] @ 0x2e0 │ │ │ │ - str r5, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d11, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d14, [r1] │ │ │ │ + add.w r1, sp, #1504 @ 0x5e0 │ │ │ │ + vldr d13, [sp, #776] @ 0x308 │ │ │ │ + vsub.f64 d6, d11, d13 │ │ │ │ + vadd.f64 d11, d7, d6 │ │ │ │ + vsub.f64 d14, d7, d6 │ │ │ │ + vldr d7, [sl] │ │ │ │ + vldr d6, [r0] │ │ │ │ + vstr d11, [r1] │ │ │ │ + add.w r1, sp, #1512 @ 0x5e8 │ │ │ │ + vldr d11, [r6, #-152] @ 0xffffff68 │ │ │ │ + vstr d14, [r1] │ │ │ │ + add.w r1, sp, #1560 @ 0x618 │ │ │ │ + vmul.f64 d5, d11, d7 │ │ │ │ vmov.f64 d11, d5 │ │ │ │ - vmla.f64 d11, d2, d6 │ │ │ │ - vldr d2, [r6, #-152] @ 0xffffff68 │ │ │ │ - vmul.f64 d6, d2, d6 │ │ │ │ + vldr d5, [r6, #-160] @ 0xffffff60 │ │ │ │ + vmla.f64 d11, d5, d6 │ │ │ │ + vldr d5, [r6, #-152] @ 0xffffff68 │ │ │ │ + vmul.f64 d6, d5, d6 │ │ │ │ + vldr d5, [r6, #-160] @ 0xffffff60 │ │ │ │ + vstr d11, [sp] │ │ │ │ vmov.f64 d13, d6 │ │ │ │ - vldr d6, [r6, #-160] @ 0xffffff60 │ │ │ │ - vstr d11, [sp, #840] @ 0x348 │ │ │ │ - vnmls.f64 d13, d6, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d6, [r1] │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - adds r5, r0, r3 │ │ │ │ - vmul.f64 d5, d14, d7 │ │ │ │ - adds r4, r1, r3 │ │ │ │ - movs r2, #72 @ 0x48 │ │ │ │ - vmov.f64 d10, d5 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vmla.f64 d10, d8, d6 │ │ │ │ - vmul.f64 d6, d14, d6 │ │ │ │ - vstr d13, [sp, #848] @ 0x350 │ │ │ │ - vmov.f64 d14, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vnmls.f64 d14, d8, d7 │ │ │ │ - vadd.f64 d11, d11, d10 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vstr d10, [sp, #856] @ 0x358 │ │ │ │ - vstr d14, [sp, #864] @ 0x360 │ │ │ │ - vadd.f64 d13, d13, d14 │ │ │ │ - vldr d10, [sp, #240] @ 0xf0 │ │ │ │ - vldr d14, [sp, #248] @ 0xf8 │ │ │ │ - vldr d0, [sp, #880] @ 0x370 │ │ │ │ - vmul.f64 d5, d10, d7 │ │ │ │ - str r5, [sp, #752] @ 0x2f0 │ │ │ │ - str r0, [sp, #248] @ 0xf8 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, sl, r3 │ │ │ │ str r4, [sp, #744] @ 0x2e8 │ │ │ │ - str r1, [sp, #240] @ 0xf0 │ │ │ │ - vmov.f64 d8, d5 │ │ │ │ - vldr d5, [sp, #872] @ 0x368 │ │ │ │ - vmla.f64 d8, d14, d6 │ │ │ │ - vmul.f64 d6, d10, d6 │ │ │ │ - vnmls.f64 d6, d14, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - adds r5, r7, r2 │ │ │ │ + vnmls.f64 d13, d5, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + vmul.f64 d5, d8, d7 │ │ │ │ + vstr d13, [sp, #824] @ 0x338 │ │ │ │ + vmov.f64 d14, d5 │ │ │ │ + vmla.f64 d14, d10, d6 │ │ │ │ + vmul.f64 d6, d8, d6 │ │ │ │ + vmov.f64 d3, d6 │ │ │ │ + vnmls.f64 d3, d10, d7 │ │ │ │ + vstr d14, [sp, #832] @ 0x340 │ │ │ │ + vadd.f64 d11, d11, d14 │ │ │ │ + vadd.f64 d9, d13, d3 │ │ │ │ + vstr d3, [sp, #840] @ 0x348 │ │ │ │ + vldr d1, [sp, #248] @ 0xf8 │ │ │ │ + vldr d10, [sp, #256] @ 0x100 │ │ │ │ + vstr d9, [r1] │ │ │ │ + add.w r1, r7, r2 │ │ │ │ add r2, r8 │ │ │ │ - adds r0, r2, r3 │ │ │ │ - str r2, [sp, #768] @ 0x300 │ │ │ │ - vmul.f64 d14, d0, d7 │ │ │ │ - str r5, [sp, #760] @ 0x2f8 │ │ │ │ - str r0, [sp, #784] @ 0x310 │ │ │ │ - vldr d4, [r0] │ │ │ │ - vstr d8, [sp, #872] @ 0x368 │ │ │ │ + mov r0, r2 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mov r2, r1 │ │ │ │ + add r2, r3 │ │ │ │ + str r1, [sp, #248] @ 0xf8 │ │ │ │ + vldr d6, [r1] │ │ │ │ + mov.w r1, #104 @ 0x68 │ │ │ │ + str r0, [sp, #256] @ 0x100 │ │ │ │ + str r2, [sp, #752] @ 0x2f0 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + vmul.f64 d5, d1, d7 │ │ │ │ + vmla.f64 d5, d10, d6 │ │ │ │ + vmul.f64 d6, d1, d6 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - adds r4, r5, r3 │ │ │ │ - str r4, [sp, #776] @ 0x308 │ │ │ │ - vmla.f64 d14, d5, d6 │ │ │ │ - vmul.f64 d6, d0, d6 │ │ │ │ - vldr d0, [r6, #-120] @ 0xffffff88 │ │ │ │ - vstr d1, [sp, #880] @ 0x370 │ │ │ │ - vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vadd.f64 d8, d8, d14 │ │ │ │ - vadd.f64 d12, d1, d6 │ │ │ │ - vstr d6, [sp, #888] @ 0x378 │ │ │ │ vldr d6, [r2] │ │ │ │ + mov r2, r0 │ │ │ │ + add r2, r3 │ │ │ │ + str r2, [sp, #760] @ 0x2f8 │ │ │ │ + vnmls.f64 d1, d10, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ add.w r2, sp, #1528 @ 0x5f8 │ │ │ │ - vmul.f64 d3, d0, d6 │ │ │ │ - vldr d0, [r6, #-128] @ 0xffffff80 │ │ │ │ - vmla.f64 d3, d0, d7 │ │ │ │ - vldr d0, [r6, #-120] @ 0xffffff88 │ │ │ │ - vmul.f64 d7, d0, d7 │ │ │ │ - vldr d0, [r6, #-128] @ 0xffffff80 │ │ │ │ - vnmls.f64 d7, d0, d6 │ │ │ │ - vldr d0, [r2] │ │ │ │ + vmov.f64 d8, d5 │ │ │ │ + vstr d5, [sp, #848] @ 0x350 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, r7, lr │ │ │ │ + add lr, r8 │ │ │ │ + str r2, [sp, #768] @ 0x300 │ │ │ │ + vmul.f64 d14, d5, d7 │ │ │ │ + vmov.f64 d10, d1 │ │ │ │ + vldr d1, [sp, #856] @ 0x358 │ │ │ │ + vstr d10, [sp, #856] @ 0x358 │ │ │ │ + vmla.f64 d14, d1, d6 │ │ │ │ + vmul.f64 d6, d5, d6 │ │ │ │ + vmov.f64 d5, d6 │ │ │ │ + vldr d6, [lr] │ │ │ │ + vnmls.f64 d5, d1, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vadd.f64 d8, d8, d14 │ │ │ │ + str r2, [sp, #776] @ 0x308 │ │ │ │ + vadd.f64 d12, d10, d5 │ │ │ │ + vstr d5, [sp, #864] @ 0x360 │ │ │ │ + vldr d5, [r6, #-120] @ 0xffffff88 │ │ │ │ + vmul.f64 d3, d5, d6 │ │ │ │ + vldr d5, [r6, #-128] @ 0xffffff80 │ │ │ │ + vmla.f64 d3, d5, d7 │ │ │ │ + vldr d5, [r6, #-120] @ 0xffffff88 │ │ │ │ + vmul.f64 d7, d5, d7 │ │ │ │ + vldr d5, [r6, #-128] @ 0xffffff80 │ │ │ │ + vnmls.f64 d7, d5, d6 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, lr, r3 │ │ │ │ + vldr d4, [r2] │ │ │ │ + str r2, [sp, #784] @ 0x310 │ │ │ │ + add.w r2, sp, #1536 @ 0x600 │ │ │ │ + vldr d10, [r2] │ │ │ │ add.w r2, sp, #1520 @ 0x5f0 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vmul.f64 d5, d0, d4 │ │ │ │ vldr d1, [r2] │ │ │ │ mov.w r2, #456 @ 0x1c8 │ │ │ │ - vmla.f64 d5, d1, d6 │ │ │ │ mul.w r2, r2, r9 │ │ │ │ - vmul.f64 d6, d0, d6 │ │ │ │ - adds r1, r7, r2 │ │ │ │ + vmul.f64 d5, d10, d4 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ add r2, r8 │ │ │ │ + str r4, [sp, #792] @ 0x318 │ │ │ │ str r2, [sp, #800] @ 0x320 │ │ │ │ - str r1, [sp, #792] @ 0x318 │ │ │ │ - vldr d2, [r2] │ │ │ │ - add.w r2, sp, #1536 @ 0x600 │ │ │ │ + vmla.f64 d5, d1, d6 │ │ │ │ + vmul.f64 d6, d10, d6 │ │ │ │ vnmls.f64 d6, d1, d4 │ │ │ │ - vldr d4, [r1] │ │ │ │ - movs r1, #40 @ 0x28 │ │ │ │ + vldr d4, [r4] │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, sp, #1544 @ 0x608 │ │ │ │ + vldr d0, [sp, #872] @ 0x368 │ │ │ │ vadd.f64 d10, d3, d5 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ vldr d5, [r2] │ │ │ │ - add.w r2, sp, #1544 @ 0x608 │ │ │ │ - mul.w r1, r1, r9 │ │ │ │ - vldr d0, [r2] │ │ │ │ - movs r2, #200 @ 0xc8 │ │ │ │ - add.w lr, r7, r1 │ │ │ │ - add r1, r8 │ │ │ │ + add.w r2, sp, #1552 @ 0x610 │ │ │ │ + vldr d9, [r2] │ │ │ │ + mov.w r2, #200 @ 0xc8 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ mul.w r2, r2, r9 │ │ │ │ + vldr d13, [sp, #880] @ 0x370 │ │ │ │ vmul.f64 d6, d5, d2 │ │ │ │ - vmla.f64 d6, d0, d4 │ │ │ │ - vmul.f64 d4, d5, d4 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - add.w r2, sp, #1928 @ 0x788 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + add r2, r8 │ │ │ │ str r4, [sp, #808] @ 0x328 │ │ │ │ - str r5, [sp, #816] @ 0x330 │ │ │ │ - add.w r0, lr, r3 │ │ │ │ - vnmls.f64 d4, d0, d2 │ │ │ │ - vldr d2, [r5] │ │ │ │ - vldr d0, [sp, #832] @ 0x340 │ │ │ │ + str r2, [sp, #816] @ 0x330 │ │ │ │ + vmla.f64 d6, d9, d4 │ │ │ │ + vmul.f64 d4, d5, d4 │ │ │ │ vldr d5, [r4] │ │ │ │ - adds r4, r1, r3 │ │ │ │ - vmul.f64 d9, d0, d2 │ │ │ │ - vldr d0, [sp, #824] @ 0x338 │ │ │ │ + vnmls.f64 d4, d9, d2 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, sp, #1928 @ 0x788 │ │ │ │ + vmul.f64 d9, d13, d2 │ │ │ │ vmla.f64 d9, d0, d5 │ │ │ │ - vldr d0, [sp, #832] @ 0x340 │ │ │ │ - vmul.f64 d5, d0, d5 │ │ │ │ - vldr d0, [sp, #824] @ 0x338 │ │ │ │ + vmul.f64 d5, d13, d5 │ │ │ │ vnmls.f64 d5, d0, d2 │ │ │ │ vadd.f64 d2, d6, d9 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ vadd.f64 d9, d11, d8 │ │ │ │ vsub.f64 d11, d11, d8 │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ vadd.f64 d4, d10, d2 │ │ │ │ vsub.f64 d2, d2, d10 │ │ │ │ - vldr d10, [sp, #856] @ 0x358 │ │ │ │ - vstr d0, [sp, #824] @ 0x338 │ │ │ │ - vadd.f64 d0, d9, d4 │ │ │ │ - vldr d8, [sp, #824] @ 0x338 │ │ │ │ - vstr d0, [r2] │ │ │ │ - vsub.f64 d0, d9, d4 │ │ │ │ - vsub.f64 d4, d1, d8 │ │ │ │ + vadd.f64 d13, d9, d4 │ │ │ │ + vsub.f64 d9, d9, d4 │ │ │ │ + vsub.f64 d4, d1, d0 │ │ │ │ + vadd.f64 d1, d1, d0 │ │ │ │ + vstr d13, [r2] │ │ │ │ add.w r2, sp, #1520 @ 0x5f0 │ │ │ │ - vadd.f64 d1, d1, d8 │ │ │ │ - vldr d8, [sp, #872] @ 0x368 │ │ │ │ - vstr d0, [r2] │ │ │ │ + vadd.f64 d8, d11, d4 │ │ │ │ + vstr d9, [r2] │ │ │ │ + vsub.f64 d9, d11, d4 │ │ │ │ add.w r2, sp, #1936 @ 0x790 │ │ │ │ - vsub.f64 d0, d11, d4 │ │ │ │ - vsub.f64 d14, d8, d14 │ │ │ │ - vldr d8, [pc, #-596] @ 2a9c8 │ │ │ │ - vstr d0, [r2] │ │ │ │ - vadd.f64 d0, d11, d4 │ │ │ │ - vadd.f64 d4, d13, d12 │ │ │ │ + vldr d11, [sp, #840] @ 0x348 │ │ │ │ + vstr d9, [r2] │ │ │ │ add.w r2, sp, #1944 @ 0x798 │ │ │ │ - vldr d11, [sp, #864] @ 0x360 │ │ │ │ - vsub.f64 d13, d13, d12 │ │ │ │ - vstr d0, [r2] │ │ │ │ + vstr d8, [r2] │ │ │ │ + add.w r2, sp, #1560 @ 0x618 │ │ │ │ + vldr d8, [pc, #-624] @ 2c9c8 │ │ │ │ + vldr d9, [r2] │ │ │ │ add.w r2, sp, #1528 @ 0x5f8 │ │ │ │ + vadd.f64 d4, d9, d12 │ │ │ │ + vsub.f64 d13, d9, d12 │ │ │ │ vsub.f64 d0, d4, d1 │ │ │ │ + vsub.f64 d12, d13, d2 │ │ │ │ vstr d0, [r2] │ │ │ │ vadd.f64 d0, d4, d1 │ │ │ │ - vldr d1, [sp, #848] @ 0x350 │ │ │ │ add.w r2, sp, #1536 @ 0x600 │ │ │ │ - vsub.f64 d4, d1, d11 │ │ │ │ + vldr d1, [sp, #824] @ 0x338 │ │ │ │ vstr d0, [r2] │ │ │ │ - vadd.f64 d1, d3, d7 │ │ │ │ add.w r2, sp, #1544 @ 0x608 │ │ │ │ + vsub.f64 d4, d1, d11 │ │ │ │ + vldr d1, [sp, #848] @ 0x350 │ │ │ │ + vsub.f64 d14, d1, d14 │ │ │ │ + vadd.f64 d1, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d11, [sp, #840] @ 0x348 │ │ │ │ vadd.f64 d0, d4, d14 │ │ │ │ - vsub.f64 d14, d4, d14 │ │ │ │ + vstr d0, [r2] │ │ │ │ + vsub.f64 d0, d4, d14 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ + add.w r2, sp, #1552 @ 0x610 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vldr d14, [sp, #832] @ 0x340 │ │ │ │ vstr d0, [r2] │ │ │ │ - add.w r2, sp, #1552 @ 0x610 │ │ │ │ vsub.f64 d0, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vstr d14, [r2] │ │ │ │ + vmov.f64 d1, d8 │ │ │ │ add.w r2, sp, #1560 @ 0x618 │ │ │ │ - vmul.f64 d14, d0, d8 │ │ │ │ - vmul.f64 d3, d5, d8 │ │ │ │ - vmul.f64 d6, d7, d8 │ │ │ │ - vsub.f64 d7, d13, d2 │ │ │ │ - vstr d14, [r2] │ │ │ │ - vmul.f64 d14, d4, d8 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vmul.f64 d11, d0, d8 │ │ │ │ + vmul.f64 d8, d4, d8 │ │ │ │ + vmul.f64 d3, d5, d1 │ │ │ │ + vmul.f64 d5, d7, d1 │ │ │ │ + vadd.f64 d7, d13, d2 │ │ │ │ + vstr d11, [r2] │ │ │ │ add.w r2, sp, #1568 @ 0x620 │ │ │ │ - vstr d14, [r2] │ │ │ │ + vldr d11, [sp] │ │ │ │ + vstr d8, [r2] │ │ │ │ add.w r2, sp, #1576 @ 0x628 │ │ │ │ vstr d3, [r2] │ │ │ │ add.w r2, sp, #1584 @ 0x630 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d5, [r2] │ │ │ │ add.w r2, sp, #1952 @ 0x7a0 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vadd.f64 d7, d13, d2 │ │ │ │ + vldr d5, [sp, #864] @ 0x360 │ │ │ │ + vstr d12, [r2] │ │ │ │ add.w r2, sp, #1960 @ 0x7a8 │ │ │ │ - vldr d13, [sp, #888] @ 0x378 │ │ │ │ vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d11, d10 │ │ │ │ - vldr d11, [sp, #880] @ 0x370 │ │ │ │ + vsub.f64 d7, d11, d14 │ │ │ │ add.w r2, sp, #1592 @ 0x638 │ │ │ │ - vsub.f64 d6, d11, d13 │ │ │ │ + vldr d11, [sp, #856] @ 0x358 │ │ │ │ + vsub.f64 d6, d11, d5 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d10, d7, d6 │ │ │ │ vstr d5, [r2] │ │ │ │ add.w r2, sp, #1600 @ 0x640 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vldr d2, [sp, #136] @ 0x88 │ │ │ │ + vstr d10, [r2] │ │ │ │ + add.w r2, r7, r5 │ │ │ │ + add r5, r8 │ │ │ │ vldr d4, [sp, #96] @ 0x60 │ │ │ │ - vldr d7, [lr] │ │ │ │ + str r2, [sp, #96] @ 0x60 │ │ │ │ + vldr d6, [r5] │ │ │ │ + vldr d2, [sp, #144] @ 0x90 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + str r2, [sp, #144] @ 0x90 │ │ │ │ + vldr d0, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d5, d2, d6 │ │ │ │ - vldr d3, [r4] │ │ │ │ - vldr d11, [sp, #928] @ 0x3a0 │ │ │ │ + vldr d11, [sp, #888] @ 0x378 │ │ │ │ + vldr d10, [sp, #928] @ 0x3a0 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d7, d2, d7 │ │ │ │ - vldr d13, [sp, #936] @ 0x3a8 │ │ │ │ - str r0, [sp, #96] @ 0x60 │ │ │ │ - vstr d10, [r2] │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ vnmls.f64 d7, d4, d6 │ │ │ │ - vldr d4, [r0] │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, r5, r3 │ │ │ │ + vldr d3, [r2] │ │ │ │ + str r2, [sp, #824] @ 0x338 │ │ │ │ + add.w r2, r7, r1 │ │ │ │ + add r1, r8 │ │ │ │ + str r2, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d6, d11, d3 │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ - vldr d0, [sp, #200] @ 0xc8 │ │ │ │ - vmla.f64 d6, d13, d4 │ │ │ │ + vmla.f64 d6, d10, d4 │ │ │ │ vmul.f64 d4, d11, d4 │ │ │ │ - mul.w r0, r0, r9 │ │ │ │ - str r4, [sp, #136] @ 0x88 │ │ │ │ - add.w sl, r7, r0 │ │ │ │ - add r0, r8 │ │ │ │ - vnmls.f64 d4, d13, d3 │ │ │ │ - add.w r2, sl, r3 │ │ │ │ - adds r5, r0, r3 │ │ │ │ - str r5, [sp, #200] @ 0xc8 │ │ │ │ + vnmls.f64 d4, d10, d3 │ │ │ │ vadd.f64 d10, d5, d6 │ │ │ │ - vldr d3, [r5] │ │ │ │ - vsub.f64 d6, d5, d6 │ │ │ │ - vsub.f64 d2, d7, d4 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vldr d6, [r1] │ │ │ │ + vsub.f64 d3, d7, d4 │ │ │ │ vadd.f64 d11, d7, d4 │ │ │ │ - vstr d6, [sp, #856] @ 0x358 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vstr d5, [sp] │ │ │ │ + vmul.f64 d5, d2, d6 │ │ │ │ vldr d4, [r2] │ │ │ │ - vldr d6, [r0] │ │ │ │ - vstr d2, [sp, #880] @ 0x370 │ │ │ │ - vldr d2, [sp, #160] @ 0xa0 │ │ │ │ - str r2, [sp, #160] @ 0xa0 │ │ │ │ + str r2, [sp, #200] @ 0xc8 │ │ │ │ + add.w r2, r1, r3 │ │ │ │ + str r2, [sp, #832] @ 0x340 │ │ │ │ + vmla.f64 d5, d0, d7 │ │ │ │ + vmul.f64 d7, d2, d7 │ │ │ │ + vstr d3, [sp, #928] @ 0x3a0 │ │ │ │ + vldr d3, [r2] │ │ │ │ add.w r2, sp, #1608 @ 0x648 │ │ │ │ - vldr d7, [sl] │ │ │ │ - vmul.f64 d5, d2, d6 │ │ │ │ vldr d13, [r2] │ │ │ │ add.w r2, sp, #1616 @ 0x650 │ │ │ │ - vmla.f64 d5, d0, d7 │ │ │ │ - vmul.f64 d7, d2, d7 │ │ │ │ - vldr d2, [sp, #128] @ 0x80 │ │ │ │ - vldr d14, [r2] │ │ │ │ - movs r2, #168 @ 0xa8 │ │ │ │ vnmls.f64 d7, d0, d6 │ │ │ │ + vldr d14, [r2] │ │ │ │ + mov.w r2, #168 @ 0xa8 │ │ │ │ + mul.w r2, r2, r9 │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d6, d13, d3 │ │ │ │ + vldr d0, [sp, #152] @ 0x98 │ │ │ │ + add.w r0, r7, r2 │ │ │ │ + add r2, r8 │ │ │ │ + add.w r4, r0, r3 │ │ │ │ + str r0, [sp, #136] @ 0x88 │ │ │ │ + str r4, [sp, #152] @ 0x98 │ │ │ │ vmla.f64 d6, d14, d4 │ │ │ │ vmul.f64 d4, d13, d4 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - add.w ip, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ vnmls.f64 d4, d14, d3 │ │ │ │ - add.w r4, ip, r3 │ │ │ │ - adds r5, r2, r3 │ │ │ │ - str r4, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d12, d5, d6 │ │ │ │ vsub.f64 d14, d7, d4 │ │ │ │ - vadd.f64 d0, d7, d4 │ │ │ │ + vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ - vldr d5, [ip] │ │ │ │ - vstr d0, [sp, #864] @ 0x360 │ │ │ │ - vstr d7, [sp, #872] @ 0x368 │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, sp, #1640 @ 0x668 │ │ │ │ + vstr d3, [sp, #880] @ 0x370 │ │ │ │ + vstr d7, [sp, #888] @ 0x378 │ │ │ │ vldr d7, [r2] │ │ │ │ - vldr d0, [sp, #152] @ 0x98 │ │ │ │ - str r5, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d4, d2, d7 │ │ │ │ vmla.f64 d4, d0, d5 │ │ │ │ vmul.f64 d5, d2, d5 │ │ │ │ vnmls.f64 d5, d0, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ - add.w r4, sp, #1640 @ 0x668 │ │ │ │ - vldr d3, [r5] │ │ │ │ - mov.w r5, #488 @ 0x1e8 │ │ │ │ + add.w r4, r2, r3 │ │ │ │ + vldr d0, [r0] │ │ │ │ + add.w r0, sp, #1648 @ 0x670 │ │ │ │ + str r4, [sp, #840] @ 0x348 │ │ │ │ + vldr d3, [r4] │ │ │ │ + vldr d2, [r0] │ │ │ │ + mov.w r0, #488 @ 0x1e8 │ │ │ │ + mul.w r0, r0, r9 │ │ │ │ vldr d13, [sp, #904] @ 0x388 │ │ │ │ - vldr d0, [r4] │ │ │ │ - add.w r4, sp, #1648 @ 0x670 │ │ │ │ - mul.w r5, r5, r9 │ │ │ │ - vldr d8, [r4] │ │ │ │ vmul.f64 d6, d0, d3 │ │ │ │ - adds r4, r7, r5 │ │ │ │ - str r4, [sp, #824] @ 0x338 │ │ │ │ - add r5, r8 │ │ │ │ - str r5, [sp, #832] @ 0x340 │ │ │ │ - vmla.f64 d6, d8, d7 │ │ │ │ + add.w r4, r7, r0 │ │ │ │ + str r4, [sp, #848] @ 0x350 │ │ │ │ + vmla.f64 d6, d2, d7 │ │ │ │ vmul.f64 d7, d0, d7 │ │ │ │ - vnmls.f64 d7, d8, d3 │ │ │ │ - vldr d3, [r5] │ │ │ │ - movs r5, #232 @ 0xe8 │ │ │ │ + vnmls.f64 d7, d2, d3 │ │ │ │ vadd.f64 d8, d4, d6 │ │ │ │ - mul.w r5, r5, r9 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [r4] │ │ │ │ - add.w r4, sp, #1632 @ 0x660 │ │ │ │ + add.w r4, r8, r0 │ │ │ │ + add.w r0, sp, #1632 @ 0x660 │ │ │ │ + vldr d3, [r4] │ │ │ │ + str r4, [sp, #856] @ 0x358 │ │ │ │ + vldr d1, [r0] │ │ │ │ + add.w r0, sp, #1624 @ 0x658 │ │ │ │ vadd.f64 d0, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d1, [r4] │ │ │ │ - add.w r4, sp, #1624 @ 0x658 │ │ │ │ - vldr d2, [r4] │ │ │ │ + vldr d2, [r0] │ │ │ │ + mov.w r0, #232 @ 0xe8 │ │ │ │ + mul.w r0, r0, r9 │ │ │ │ vmul.f64 d7, d1, d3 │ │ │ │ - adds r4, r7, r5 │ │ │ │ - add r5, r8 │ │ │ │ - str r4, [sp, #840] @ 0x348 │ │ │ │ + add.w r4, r7, r0 │ │ │ │ + str r4, [sp, #864] @ 0x360 │ │ │ │ vmla.f64 d7, d2, d6 │ │ │ │ vmul.f64 d6, d1, d6 │ │ │ │ vldr d1, [sp, #896] @ 0x380 │ │ │ │ - str r5, [sp, #848] @ 0x350 │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ - vldr d2, [r5] │ │ │ │ vldr d3, [r4] │ │ │ │ - add.w r4, sp, #1968 @ 0x7b0 │ │ │ │ - movs r5, #24 │ │ │ │ + add.w r4, r8, r0 │ │ │ │ + add.w r0, sp, #1968 @ 0x7b0 │ │ │ │ + vldr d2, [r4] │ │ │ │ + str r4, [sp, #872] @ 0x368 │ │ │ │ vmul.f64 d9, d13, d2 │ │ │ │ vmla.f64 d9, d1, d3 │ │ │ │ vmul.f64 d3, d13, d3 │ │ │ │ - mul.w r5, r5, r9 │ │ │ │ vnmls.f64 d3, d1, d2 │ │ │ │ vadd.f64 d1, d7, d9 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ vadd.f64 d2, d6, d3 │ │ │ │ - vadd.f64 d9, d12, d1 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ + vadd.f64 d9, d12, d1 │ │ │ │ vadd.f64 d3, d10, d8 │ │ │ │ vsub.f64 d10, d10, d8 │ │ │ │ vsub.f64 d1, d1, d12 │ │ │ │ vadd.f64 d13, d3, d9 │ │ │ │ vsub.f64 d3, d9, d3 │ │ │ │ - vldr d9, [pc, #976] @ 2b2b0 │ │ │ │ - vstr d13, [r4] │ │ │ │ - add.w r4, sp, #1608 @ 0x648 │ │ │ │ - vldr d13, [sp, #880] @ 0x370 │ │ │ │ - vstr d3, [r4] │ │ │ │ + vldr d9, [pc, #976] @ 2d2e0 │ │ │ │ + vstr d13, [r0] │ │ │ │ + add.w r0, sp, #1608 @ 0x648 │ │ │ │ + vldr d13, [sp, #928] @ 0x3a0 │ │ │ │ + vstr d3, [r0] │ │ │ │ vsub.f64 d3, d11, d0 │ │ │ │ - add.w r4, sp, #1616 @ 0x650 │ │ │ │ vadd.f64 d11, d11, d0 │ │ │ │ - vldr d0, [sp, #864] @ 0x360 │ │ │ │ + add.w r0, sp, #1616 @ 0x650 │ │ │ │ vadd.f64 d8, d10, d3 │ │ │ │ - vsub.f64 d3, d3, d10 │ │ │ │ - vstr d8, [r4] │ │ │ │ - add.w r4, sp, #1624 @ 0x658 │ │ │ │ - vstr d3, [r4] │ │ │ │ - vadd.f64 d3, d0, d2 │ │ │ │ - add.w r4, sp, #1632 @ 0x660 │ │ │ │ + vsub.f64 d10, d3, d10 │ │ │ │ + vldr d3, [sp, #880] @ 0x370 │ │ │ │ + vadd.f64 d3, d3, d2 │ │ │ │ + vstr d8, [r0] │ │ │ │ + add.w r0, sp, #1624 @ 0x658 │ │ │ │ + vstr d10, [r0] │ │ │ │ + add.w r0, sp, #1632 @ 0x660 │ │ │ │ vsub.f64 d0, d11, d3 │ │ │ │ vadd.f64 d11, d11, d3 │ │ │ │ vsub.f64 d3, d7, d14 │ │ │ │ vadd.f64 d7, d14, d7 │ │ │ │ - vstr d0, [r4] │ │ │ │ - add.w r4, sp, #1640 @ 0x668 │ │ │ │ - vldr d0, [sp, #872] @ 0x368 │ │ │ │ + vstr d0, [r0] │ │ │ │ + add.w r0, sp, #1640 @ 0x668 │ │ │ │ + vldr d0, [sp, #888] @ 0x378 │ │ │ │ vadd.f64 d0, d0, d6 │ │ │ │ vmul.f64 d8, d0, d15 │ │ │ │ vnmls.f64 d8, d3, d9 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ vmov.f64 d10, d3 │ │ │ │ - vldr d3, [sp, #856] @ 0x358 │ │ │ │ + vldr d3, [sp] │ │ │ │ vmla.f64 d10, d0, d9 │ │ │ │ + vstr d8, [r0] │ │ │ │ vadd.f64 d0, d13, d4 │ │ │ │ + add.w r0, sp, #1648 @ 0x670 │ │ │ │ vsub.f64 d4, d13, d4 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vstr d8, [r4] │ │ │ │ - add.w r4, sp, #1648 @ 0x670 │ │ │ │ vmul.f64 d8, d3, d9 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ - vmla.f64 d8, d0, d15 │ │ │ │ - vstr d10, [r4] │ │ │ │ - add.w r4, sp, #1656 @ 0x678 │ │ │ │ - vmov.f64 d10, d3 │ │ │ │ - vldr d3, [sp, #856] @ 0x358 │ │ │ │ + vstr d10, [r0] │ │ │ │ + add.w r0, sp, #1656 @ 0x678 │ │ │ │ + vnmls.f64 d3, d0, d9 │ │ │ │ + vmov.f64 d10, d8 │ │ │ │ + vmla.f64 d10, d0, d15 │ │ │ │ + vstr d10, [r0] │ │ │ │ + add.w r0, sp, #1664 @ 0x680 │ │ │ │ + vstr d3, [r0] │ │ │ │ + add.w r0, sp, #1672 @ 0x688 │ │ │ │ + vldr d3, [sp] │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ - vnmls.f64 d10, d0, d9 │ │ │ │ - vstr d8, [r4] │ │ │ │ - add.w r4, sp, #1664 @ 0x680 │ │ │ │ vmul.f64 d3, d5, d15 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmla.f64 d3, d4, d9 │ │ │ │ vnmls.f64 d5, d4, d15 │ │ │ │ - vstr d10, [r4] │ │ │ │ - add.w r4, sp, #1672 @ 0x688 │ │ │ │ - vstr d3, [r4] │ │ │ │ - add.w r4, sp, #1680 @ 0x690 │ │ │ │ - vstr d5, [r4] │ │ │ │ - add.w r4, sp, #1688 @ 0x698 │ │ │ │ - vldr d5, [sp, #864] @ 0x360 │ │ │ │ + vstr d3, [r0] │ │ │ │ + add.w r0, sp, #1680 @ 0x690 │ │ │ │ + vstr d5, [r0] │ │ │ │ + add.w r0, sp, #1688 @ 0x698 │ │ │ │ + vldr d5, [sp, #880] @ 0x370 │ │ │ │ + vldr d14, [sp, #920] @ 0x398 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ vsub.f64 d12, d1, d2 │ │ │ │ vadd.f64 d2, d1, d2 │ │ │ │ - vstr d12, [r4] │ │ │ │ - add.w r4, sp, #1696 @ 0x6a0 │ │ │ │ - vldr d3, [sp, #872] @ 0x368 │ │ │ │ - vldr d14, [sp, #912] @ 0x390 │ │ │ │ - vstr d2, [r4] │ │ │ │ - add.w r4, sp, #1704 @ 0x6a8 │ │ │ │ - vsub.f64 d6, d6, d3 │ │ │ │ - vldr d2, [r6, #-144] @ 0xffffff70 │ │ │ │ - vldr d1, [sp, #920] @ 0x398 │ │ │ │ + vstr d12, [r0] │ │ │ │ + add.w r0, sp, #1696 @ 0x6a0 │ │ │ │ + vstr d2, [r0] │ │ │ │ + add.w r0, sp, #1704 @ 0x6a8 │ │ │ │ + vldr d2, [sp, #888] @ 0x378 │ │ │ │ + vsub.f64 d6, d6, d2 │ │ │ │ + vldr d2, [r6, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d5, d6, d9 │ │ │ │ vmov.f64 d13, d5 │ │ │ │ - vldr d5, [r6, #-136] @ 0xffffff78 │ │ │ │ vnmls.f64 d13, d7, d15 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vstr d13, [r4] │ │ │ │ - vmov.f64 d13, d7 │ │ │ │ - vmla.f64 d13, d6, d15 │ │ │ │ - add.w r4, sp, #1712 @ 0x6b0 │ │ │ │ - vstr d13, [r4] │ │ │ │ - adds r4, r7, r5 │ │ │ │ - add r5, r8 │ │ │ │ - str r5, [sp, #864] @ 0x360 │ │ │ │ - str r4, [sp, #856] @ 0x358 │ │ │ │ + vmov.f64 d12, d7 │ │ │ │ + vmla.f64 d12, d6, d15 │ │ │ │ + vstr d13, [r0] │ │ │ │ + add.w r0, sp, #1712 @ 0x6b0 │ │ │ │ + vldr d13, [sp, #912] @ 0x390 │ │ │ │ + vstr d12, [r0] │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + add.w r4, r7, r0 │ │ │ │ vldr d7, [r4] │ │ │ │ + str r4, [sp, #0] │ │ │ │ + add.w r4, r8, r0 │ │ │ │ + mov r0, r4 │ │ │ │ + vldr d6, [r4] │ │ │ │ + str r0, [sp, #24] │ │ │ │ + add r0, r3 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + str r0, [sp, #888] @ 0x378 │ │ │ │ + vldr d3, [r0] │ │ │ │ + add.w r0, sp, #1728 @ 0x6c0 │ │ │ │ + vmul.f64 d5, d2, d6 │ │ │ │ + vldr d2, [r6, #-144] @ 0xffffff70 │ │ │ │ add r4, r3 │ │ │ │ - vldr d6, [r5] │ │ │ │ - add r5, r3 │ │ │ │ - str r4, [sp, #872] @ 0x368 │ │ │ │ vldr d4, [r4] │ │ │ │ - add.w r4, sp, #1728 @ 0x6c0 │ │ │ │ - vmul.f64 d5, d5, d6 │ │ │ │ - vldr d3, [r5] │ │ │ │ + str r4, [sp, #880] @ 0x370 │ │ │ │ vmla.f64 d5, d2, d7 │ │ │ │ vldr d2, [r6, #-136] @ 0xffffff78 │ │ │ │ - str r5, [sp, #880] @ 0x370 │ │ │ │ - movs r5, #88 @ 0x58 │ │ │ │ vmul.f64 d7, d2, d7 │ │ │ │ vldr d2, [r6, #-144] @ 0xffffff70 │ │ │ │ - mul.w r5, r5, r9 │ │ │ │ vnmls.f64 d7, d2, d6 │ │ │ │ - vmul.f64 d6, d14, d3 │ │ │ │ - vmla.f64 d6, d1, d4 │ │ │ │ - vmul.f64 d4, d14, d4 │ │ │ │ - vnmls.f64 d4, d1, d3 │ │ │ │ - vadd.f64 d1, d5, d6 │ │ │ │ - vmov.f64 d13, d1 │ │ │ │ - vadd.f64 d1, d7, d4 │ │ │ │ - vstr d1, [r4] │ │ │ │ - vsub.f64 d1, d7, d4 │ │ │ │ - add.w r4, sp, #1736 @ 0x6c8 │ │ │ │ - vsub.f64 d7, d5, d6 │ │ │ │ - vldr d5, [sp, #120] @ 0x78 │ │ │ │ - vldr d4, [sp, #144] @ 0x90 │ │ │ │ - vstr d1, [r4] │ │ │ │ - add.w r4, sp, #1744 @ 0x6d0 │ │ │ │ - vstr d7, [r4] │ │ │ │ - adds r4, r7, r5 │ │ │ │ - add r5, r8 │ │ │ │ - str r4, [sp, #120] @ 0x78 │ │ │ │ - str r5, [sp, #144] @ 0x90 │ │ │ │ + vmul.f64 d6, d13, d3 │ │ │ │ + vmla.f64 d6, d14, d4 │ │ │ │ + vmul.f64 d4, d13, d4 │ │ │ │ + vnmls.f64 d4, d14, d3 │ │ │ │ + vadd.f64 d14, d5, d6 │ │ │ │ + vsub.f64 d2, d5, d6 │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ + vmov.f64 d13, d14 │ │ │ │ + vadd.f64 d14, d7, d4 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vldr d4, [sp, #104] @ 0x68 │ │ │ │ + vstr d14, [r0] │ │ │ │ + add.w r0, sp, #1736 @ 0x6c8 │ │ │ │ + vstr d7, [r0] │ │ │ │ + add.w r0, sp, #1744 @ 0x6d0 │ │ │ │ + vstr d2, [r0] │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ + mul.w r0, r0, r9 │ │ │ │ + add.w fp, r8, r0 │ │ │ │ + add.w r4, r7, r0 │ │ │ │ + add.w r0, r4, r3 │ │ │ │ + vldr d6, [fp] │ │ │ │ + str r4, [sp, #104] @ 0x68 │ │ │ │ vldr d7, [r4] │ │ │ │ - add r4, r3 │ │ │ │ - vldr d6, [r5] │ │ │ │ - add r5, r3 │ │ │ │ - str r4, [sp, #888] @ 0x378 │ │ │ │ - str r5, [sp, #896] @ 0x380 │ │ │ │ + str r0, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d3, d5, d6 │ │ │ │ vmla.f64 d3, d4, d7 │ │ │ │ vmul.f64 d7, d5, d7 │ │ │ │ - vldr d5, [r5] │ │ │ │ - movs r5, #152 @ 0x98 │ │ │ │ vnmls.f64 d7, d4, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - add.w r4, sp, #1720 @ 0x6b8 │ │ │ │ - mul.w r5, r5, r9 │ │ │ │ - vldr d9, [r4] │ │ │ │ - add.w r4, sp, #1752 @ 0x6d8 │ │ │ │ - vldr d10, [r4] │ │ │ │ - vmul.f64 d4, d9, d5 │ │ │ │ - adds r4, r7, r5 │ │ │ │ - add r5, r8 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, fp, r3 │ │ │ │ + str r0, [sp, #896] @ 0x380 │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, sp, #1752 @ 0x6d8 │ │ │ │ + vldr d10, [r0] │ │ │ │ + mov.w r0, #152 @ 0x98 │ │ │ │ + vldr d9, [sp, #936] @ 0x3a8 │ │ │ │ + mul.w r0, r0, r9 │ │ │ │ vldr d2, [sp, #184] @ 0xb8 │ │ │ │ + add.w r4, r7, r0 │ │ │ │ + add r0, r8 │ │ │ │ + vldr d0, [r6, #-112] @ 0xffffff90 │ │ │ │ + vmul.f64 d4, d9, d5 │ │ │ │ vmla.f64 d4, d10, d6 │ │ │ │ vmul.f64 d6, d9, d6 │ │ │ │ - vldr d0, [r6, #-112] @ 0xffffff90 │ │ │ │ vnmls.f64 d6, d10, d5 │ │ │ │ vadd.f64 d8, d3, d4 │ │ │ │ vsub.f64 d12, d3, d4 │ │ │ │ vldr d4, [sp, #176] @ 0xb0 │ │ │ │ str r4, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d14, d7, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ + vldr d6, [r0] │ │ │ │ vldr d7, [r4] │ │ │ │ add r4, r3 │ │ │ │ - adds r3, r5, r3 │ │ │ │ + add r3, r0 │ │ │ │ + str r4, [sp, #184] @ 0xb8 │ │ │ │ str r3, [sp, #904] @ 0x388 │ │ │ │ vmul.f64 d3, d4, d6 │ │ │ │ - str r4, [sp, #184] @ 0xb8 │ │ │ │ vmla.f64 d3, d2, d7 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ vnmls.f64 d7, d2, d6 │ │ │ │ vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1784 @ 0x6f8 │ │ │ │ - vldr d6, [r4] │ │ │ │ + add.w r3, sp, #1776 @ 0x6f0 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1768 @ 0x6e8 │ │ │ │ + add.w r3, sp, #1760 @ 0x6e0 │ │ │ │ + vldr d6, [r4] │ │ │ │ vldr d9, [r3] │ │ │ │ - vmul.f64 d4, d10, d2 │ │ │ │ add.w r3, sp, #1752 @ 0x6d8 │ │ │ │ + vmul.f64 d4, d10, d2 │ │ │ │ vmla.f64 d4, d9, d6 │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ vnmls.f64 d6, d9, d2 │ │ │ │ vsub.f64 d10, d3, d4 │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3] │ │ │ │ mov.w r3, #472 @ 0x1d8 │ │ │ │ mul.w r3, r3, r9 │ │ │ │ - adds r4, r7, r3 │ │ │ │ + add.w r4, r7, r3 │ │ │ │ add r3, r8 │ │ │ │ - str r3, [sp, #920] @ 0x398 │ │ │ │ - str r4, [sp, #912] @ 0x390 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, sp, #1760 @ 0x6e0 │ │ │ │ + str r4, [sp, #912] @ 0x390 │ │ │ │ + str r3, [sp, #920] @ 0x398 │ │ │ │ + add.w r3, sp, #1720 @ 0x6b8 │ │ │ │ vldr d9, [r4] │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1776 @ 0x6f0 │ │ │ │ + add.w r3, sp, #1768 @ 0x6e8 │ │ │ │ vldr d4, [r3] │ │ │ │ - movs r3, #216 @ 0xd8 │ │ │ │ - vmul.f64 d3, d7, d6 │ │ │ │ + mov.w r3, #216 @ 0xd8 │ │ │ │ mul.w r3, r3, r9 │ │ │ │ + vmul.f64 d3, d7, d6 │ │ │ │ + add.w r4, r7, r3 │ │ │ │ + str r4, [sp, #928] @ 0x3a0 │ │ │ │ vmla.f64 d3, d4, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ - adds r4, r7, r3 │ │ │ │ - str r4, [sp, #928] @ 0x3a0 │ │ │ │ vldr d7, [r4] │ │ │ │ add.w r4, r3, r8 │ │ │ │ - vnmls.f64 d9, d4, d6 │ │ │ │ - vldr d6, [r6, #-104] @ 0xffffff98 │ │ │ │ add.w r3, sp, #1720 @ 0x6b8 │ │ │ │ - str r4, [sp, #936] @ 0x3a8 │ │ │ │ - vldr d4, [r4] │ │ │ │ vstr d13, [r3] │ │ │ │ add.w r3, sp, #1760 @ 0x6e0 │ │ │ │ + str r4, [sp, #936] @ 0x3a8 │ │ │ │ + vnmls.f64 d9, d4, d6 │ │ │ │ + vldr d6, [r6, #-104] @ 0xffffff98 │ │ │ │ + vldr d4, [r4] │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vmla.f64 d6, d0, d7 │ │ │ │ vldr d0, [r6, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d7, d0, d7 │ │ │ │ vldr d0, [r6, #-112] @ 0xffffff90 │ │ │ │ vnmls.f64 d7, d0, d4 │ │ │ │ vadd.f64 d4, d3, d6 │ │ │ │ @@ -40081,1441 +41062,1446 @@ │ │ │ │ vsub.f64 d7, d9, d7 │ │ │ │ vadd.f64 d9, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vadd.f64 d13, d3, d9 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ vsub.f64 d3, d0, d5 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - vldr d0, [pc, #152] @ 2b2b0 │ │ │ │ + vldr d0, [pc, #124] @ 2d2e0 │ │ │ │ vadd.f64 d8, d4, d3 │ │ │ │ - vsub.f64 d3, d4, d3 │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ vstr d8, [r3] │ │ │ │ add.w r3, sp, #1768 @ 0x6e8 │ │ │ │ - vstr d3, [r3] │ │ │ │ + vstr d4, [r3] │ │ │ │ add.w r3, sp, #1728 @ 0x6c0 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1776 @ 0x6f0 │ │ │ │ vadd.f64 d8, d3, d1 │ │ │ │ - vsub.f64 d3, d8, d5 │ │ │ │ + vsub.f64 d4, d8, d5 │ │ │ │ vadd.f64 d8, d8, d5 │ │ │ │ - vstr d3, [r3] │ │ │ │ + vstr d4, [r3] │ │ │ │ add.w r3, sp, #1736 @ 0x6c8 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1744 @ 0x6d0 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1752 @ 0x6d8 │ │ │ │ vadd.f64 d4, d5, d10 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1784 @ 0x6f8 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ vmul.f64 d3, d5, d15 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vmla.f64 d5, d4, d15 │ │ │ │ vnmls.f64 d3, d4, d0 │ │ │ │ + vmla.f64 d5, d4, d15 │ │ │ │ vsub.f64 d4, d6, d14 │ │ │ │ vadd.f64 d14, d14, d6 │ │ │ │ vmul.f64 d6, d14, d0 │ │ │ │ vstr d3, [r3] │ │ │ │ - add.w r3, sp, #1792 @ 0x700 │ │ │ │ - vmul.f64 d3, d4, d15 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vadd.f64 d5, d12, d7 │ │ │ │ - add.w r3, sp, #1800 @ 0x708 │ │ │ │ - vsub.f64 d7, d7, d12 │ │ │ │ - vmla.f64 d3, d5, d0 │ │ │ │ - b.n 2b2c8 │ │ │ │ + b.n 2d2f8 │ │ │ │ nop.w │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 2b56c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 2d59c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 2b538 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 2d568 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 2b57c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 2d5ac ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ + add.w r3, sp, #1792 @ 0x700 │ │ │ │ + vmul.f64 d3, d4, d15 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vadd.f64 d5, d12, d7 │ │ │ │ + add.w r3, sp, #1800 @ 0x708 │ │ │ │ + vsub.f64 d7, d7, d12 │ │ │ │ + vmla.f64 d3, d5, d0 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vnmls.f64 d5, d4, d0 │ │ │ │ vstr d3, [r3] │ │ │ │ add.w r3, sp, #1808 @ 0x710 │ │ │ │ vstr d5, [r3] │ │ │ │ vmov.f64 d5, d0 │ │ │ │ vmov.f64 d0, d6 │ │ │ │ add.w r3, sp, #1816 @ 0x718 │ │ │ │ vmla.f64 d0, d7, d15 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vnmls.f64 d7, d14, d15 │ │ │ │ - vldr d14, [sp, #1008] @ 0x3f0 │ │ │ │ vstr d0, [r3] │ │ │ │ add.w r3, sp, #1824 @ 0x720 │ │ │ │ vldr d0, [sp, #944] @ 0x3b0 │ │ │ │ vstr d7, [r3] │ │ │ │ add.w r3, sp, #1728 @ 0x6c0 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, sp, #1720 @ 0x6b8 │ │ │ │ vsub.f64 d1, d7, d1 │ │ │ │ vldr d7, [r3] │ │ │ │ vsub.f64 d2, d7, d2 │ │ │ │ vsub.f64 d7, d1, d2 │ │ │ │ - vadd.f64 d2, d1, d2 │ │ │ │ + vadd.f64 d14, d1, d2 │ │ │ │ vstr d7, [r3] │ │ │ │ add.w r3, sp, #1728 @ 0x6c0 │ │ │ │ - vstr d2, [r3] │ │ │ │ + vstr d14, [r3] │ │ │ │ add.w r3, sp, #1736 @ 0x6c8 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, sp, #1744 @ 0x6d0 │ │ │ │ vsub.f64 d10, d7, d10 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, sp, #1752 @ 0x6d8 │ │ │ │ - vldr d1, [r3] │ │ │ │ + vldr d6, [r3] │ │ │ │ add.w r3, sp, #1736 @ 0x6c8 │ │ │ │ - vadd.f64 d6, d7, d1 │ │ │ │ + vadd.f64 d6, d7, d6 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ vmul.f64 d5, d6, d5 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vmla.f64 d6, d10, d7 │ │ │ │ vmov.f64 d4, d5 │ │ │ │ vnmls.f64 d4, d10, d15 │ │ │ │ vstr d4, [r3] │ │ │ │ add.w r3, sp, #1744 @ 0x6d0 │ │ │ │ + vldr d4, [sp, #1008] @ 0x3f0 │ │ │ │ vstr d6, [r3] │ │ │ │ add.w r3, sp, #1072 @ 0x430 │ │ │ │ - vadd.f64 d6, d0, d14 │ │ │ │ - vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1136 @ 0x470 │ │ │ │ + vadd.f64 d6, d0, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ + add.w r3, sp, #1136 @ 0x470 │ │ │ │ + vldr d7, [r3] │ │ │ │ add.w r3, sp, #1752 @ 0x6d8 │ │ │ │ - vadd.f64 d7, d12, d4 │ │ │ │ + vadd.f64 d7, d4, d7 │ │ │ │ + vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d10, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d2, [r3] │ │ │ │ add.w r3, sp, #1536 @ 0x600 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, sp, #1448 @ 0x5a8 │ │ │ │ + vldr d14, [r3] │ │ │ │ + add.w r3, sp, #1080 @ 0x438 │ │ │ │ vadd.f64 d3, d7, d11 │ │ │ │ + vadd.f64 d7, d14, d8 │ │ │ │ + vldr d14, [sp, #992] @ 0x3e0 │ │ │ │ + vsub.f64 d2, d3, d7 │ │ │ │ + vadd.f64 d3, d3, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1080 @ 0x438 │ │ │ │ - vadd.f64 d7, d7, d8 │ │ │ │ - vldr d6, [r3] │ │ │ │ add.w r3, sp, #1144 @ 0x478 │ │ │ │ - vldr d12, [r3] │ │ │ │ + vldr d0, [r3] │ │ │ │ add.w r3, sp, #1032 @ 0x408 │ │ │ │ - vsub.f64 d2, d3, d7 │ │ │ │ - vadd.f64 d3, d3, d7 │ │ │ │ - vldr d4, [r3] │ │ │ │ - vadd.f64 d7, d6, d12 │ │ │ │ - vldr d12, [sp, #992] @ 0x3e0 │ │ │ │ + vldr d12, [r3] │ │ │ │ add.w r3, sp, #1976 @ 0x7b8 │ │ │ │ - vadd.f64 d6, d12, d4 │ │ │ │ - vsub.f64 d12, d6, d7 │ │ │ │ + vadd.f64 d7, d7, d0 │ │ │ │ + vadd.f64 d6, d14, d12 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - vstr d12, [r3] │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vstr d6, [r3] │ │ │ │ add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ - vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ vldr d1, [r3] │ │ │ │ + add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ + vldr d4, [r3] │ │ │ │ add.w r3, sp, #1312 @ 0x520 │ │ │ │ vldr d12, [r3] │ │ │ │ add.w r3, sp, #1320 @ 0x528 │ │ │ │ - vadd.f64 d7, d14, d1 │ │ │ │ - ldr r4, [sp, #280] @ 0x118 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ + vadd.f64 d7, d1, d4 │ │ │ │ + ldr r4, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d6, d12, d14 │ │ │ │ - vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ - vstr d1, [r3] │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vstr d6, [r3] │ │ │ │ add.w r3, sp, #1928 @ 0x788 │ │ │ │ - vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1968 @ 0x7b0 │ │ │ │ vldr d6, [r3] │ │ │ │ + add.w r3, sp, #1968 @ 0x7b0 │ │ │ │ + vldr d12, [r3] │ │ │ │ add.w r3, sp, #1424 @ 0x590 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1536 @ 0x600 │ │ │ │ - vadd.f64 d7, d12, d6 │ │ │ │ - vsub.f64 d12, d12, d6 │ │ │ │ - vadd.f64 d4, d14, d13 │ │ │ │ - vldr d14, [r3] │ │ │ │ + vadd.f64 d7, d6, d12 │ │ │ │ + vsub.f64 d12, d6, d12 │ │ │ │ + vldr d6, [r3] │ │ │ │ add.w r3, sp, #1424 @ 0x590 │ │ │ │ - vsub.f64 d6, d14, d11 │ │ │ │ + vadd.f64 d4, d14, d13 │ │ │ │ + vsub.f64 d6, d6, d11 │ │ │ │ vldr d11, [r3] │ │ │ │ add.w r3, sp, #1448 @ 0x5a8 │ │ │ │ vadd.f64 d1, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ + add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ vsub.f64 d11, d11, d13 │ │ │ │ - add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ vadd.f64 d14, d12, d6 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ vsub.f64 d8, d7, d8 │ │ │ │ - vsub.f64 d13, d11, d8 │ │ │ │ + vsub.f64 d7, d11, d8 │ │ │ │ vadd.f64 d11, d11, d8 │ │ │ │ + vstr d7, [r3] │ │ │ │ + add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, sp, #1336 @ 0x538 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1344 @ 0x540 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d8, d8, d6 │ │ │ │ vsub.f64 d6, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vadd.f64 d8, d10, d0 │ │ │ │ vsub.f64 d10, d10, d0 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vsub.f64 d7, d8, d1 │ │ │ │ + vsub.f64 d13, d8, d1 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vldr d7, [r3] │ │ │ │ + vstr d13, [r4] │ │ │ │ vstr d1, [r7] │ │ │ │ - ldr r4, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ - ldr r3, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ + ldr r4, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d8, d3, d1 │ │ │ │ vsub.f64 d1, d1, d3 │ │ │ │ vsub.f64 d3, d10, d2 │ │ │ │ vadd.f64 d2, d2, d10 │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vstr d8, [r8] │ │ │ │ vstr d1, [r4] │ │ │ │ - ldr r4, [sp, #312] @ 0x138 │ │ │ │ + ldr r4, [sp, #304] @ 0x130 │ │ │ │ vstr d3, [r4] │ │ │ │ vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #304] @ 0x130 │ │ │ │ - ldr r4, [sp, #320] @ 0x140 │ │ │ │ - vldr d3, [pc, #-620] @ 2b2b8 │ │ │ │ + ldr r3, [sp, #296] @ 0x128 │ │ │ │ + ldr r4, [sp, #312] @ 0x138 │ │ │ │ + vldr d3, [pc, #-644] @ 2d2e8 │ │ │ │ vstr d7, [r3] │ │ │ │ add.w r3, sp, #1752 @ 0x6d8 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ vstr d5, [r4] │ │ │ │ - vadd.f64 d5, d14, d13 │ │ │ │ - ldr r4, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d13, d13, d14 │ │ │ │ - vldr d1, [r3] │ │ │ │ + vldr d8, [r3] │ │ │ │ + ldr r4, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d7, d2, d6 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + vsub.f64 d6, d2, d6 │ │ │ │ + vadd.f64 d5, d14, d8 │ │ │ │ + vsub.f64 d13, d8, d14 │ │ │ │ + vldr d14, [sp, #992] @ 0x3e0 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ - vadd.f64 d7, d1, d6 │ │ │ │ - vsub.f64 d6, d1, d6 │ │ │ │ vmul.f64 d13, d13, d3 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d12, d11 │ │ │ │ vsub.f64 d12, d12, d11 │ │ │ │ + vldr d11, [sp, #1008] @ 0x3f0 │ │ │ │ vstr d4, [r4] │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ - vmul.f64 d12, d12, d3 │ │ │ │ - ldr r4, [sp, #336] @ 0x150 │ │ │ │ - vldr d0, [sp, #944] @ 0x3b0 │ │ │ │ - vldr d14, [sp, #1008] @ 0x3f0 │ │ │ │ vstr d7, [r3] │ │ │ │ add.w r3, sp, #1976 @ 0x7b8 │ │ │ │ - vldr d2, [r3] │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ + vmul.f64 d12, d12, d3 │ │ │ │ + ldr r4, [sp, #344] @ 0x158 │ │ │ │ + vldr d1, [r3] │ │ │ │ add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ - vldr d10, [r3] │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d7, d2, d10 │ │ │ │ + vldr d0, [r3] │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ + vadd.f64 d7, d1, d0 │ │ │ │ + vmov.f64 d2, d0 │ │ │ │ + vldr d0, [sp, #944] @ 0x3b0 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstr d4, [r3] │ │ │ │ + add.w r3, sp, #1080 @ 0x438 │ │ │ │ vstr d7, [r4] │ │ │ │ vsub.f64 d7, d6, d12 │ │ │ │ - ldr r4, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ - ldr r3, [sp, #360] @ 0x168 │ │ │ │ + ldr r4, [sp, #352] @ 0x160 │ │ │ │ vstr d7, [r4] │ │ │ │ - vsub.f64 d7, d2, d10 │ │ │ │ - vstr d6, [r3] │ │ │ │ + vsub.f64 d7, d1, d2 │ │ │ │ vmov.f64 d2, d3 │ │ │ │ - ldr r3, [sp, #368] @ 0x170 │ │ │ │ - ldr r4, [sp, #352] @ 0x160 │ │ │ │ + ldr r4, [sp, #368] @ 0x170 │ │ │ │ + vldr d1, [pc, #-808] @ 2d2f0 │ │ │ │ + vstr d6, [r4] │ │ │ │ vadd.f64 d6, d13, d7 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ - vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1080 @ 0x438 │ │ │ │ - vsub.f64 d6, d0, d14 │ │ │ │ - vstr d7, [r4] │ │ │ │ + ldr r4, [sp, #376] @ 0x178 │ │ │ │ + vstr d6, [r4] │ │ │ │ + vsub.f64 d6, d0, d11 │ │ │ │ vldr d11, [r3] │ │ │ │ add.w r3, sp, #1144 @ 0x478 │ │ │ │ vldr d0, [r3] │ │ │ │ add.w r3, sp, #1432 @ 0x598 │ │ │ │ + ldr r4, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d12, d11, d0 │ │ │ │ vldr d11, [r3] │ │ │ │ add.w r3, sp, #1776 @ 0x6f0 │ │ │ │ - vldr d1, [r3] │ │ │ │ + vstr d7, [r4] │ │ │ │ + vldr d7, [r3] │ │ │ │ add.w r3, sp, #1440 @ 0x5a0 │ │ │ │ vsub.f64 d0, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - vldr d14, [r3] │ │ │ │ - vadd.f64 d6, d11, d1 │ │ │ │ - vldr d1, [pc, #-848] @ 2b2c0 │ │ │ │ + vadd.f64 d6, d11, d7 │ │ │ │ + vldr d11, [r3] │ │ │ │ add.w r3, sp, #1136 @ 0x470 │ │ │ │ - vadd.f64 d7, d14, d9 │ │ │ │ + vldr d8, [r3] │ │ │ │ + add.w r3, sp, #1072 @ 0x430 │ │ │ │ + vldr d4, [r3] │ │ │ │ + add.w r3, sp, #1032 @ 0x408 │ │ │ │ + vadd.f64 d7, d11, d9 │ │ │ │ vmul.f64 d5, d7, d1 │ │ │ │ vmov.f64 d11, d5 │ │ │ │ vnmls.f64 d11, d6, d15 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmov.f64 d14, d6 │ │ │ │ - vmla.f64 d14, d7, d15 │ │ │ │ - vldr d7, [sp, #992] @ 0x3e0 │ │ │ │ - vstr d11, [sp, #32] │ │ │ │ - vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1072 @ 0x430 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ - vstr d14, [sp, #64] @ 0x40 │ │ │ │ - vldr d4, [r3] │ │ │ │ + vmov.f64 d13, d6 │ │ │ │ + vsub.f64 d6, d8, d4 │ │ │ │ + vmla.f64 d13, d7, d15 │ │ │ │ + vldr d7, [r3] │ │ │ │ add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ - vsub.f64 d6, d11, d8 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ + vstr d11, [sp, #56] @ 0x38 │ │ │ │ vldr d8, [r3] │ │ │ │ + add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ + vsub.f64 d7, d14, d7 │ │ │ │ + vstr d13, [sp, #272] @ 0x110 │ │ │ │ + vldr d4, [r3] │ │ │ │ add.w r3, sp, #1328 @ 0x530 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1352 @ 0x548 │ │ │ │ - vsub.f64 d6, d4, d8 │ │ │ │ - vmov.f64 d8, d1 │ │ │ │ - vldr d4, [r3] │ │ │ │ + ldr r4, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d6, d8, d4 │ │ │ │ + vldr d8, [r3] │ │ │ │ add.w r3, sp, #1528 @ 0x5f8 │ │ │ │ - ldr r4, [sp, #416] @ 0x1a0 │ │ │ │ - vadd.f64 d4, d14, d4 │ │ │ │ + vadd.f64 d4, d14, d8 │ │ │ │ + vmov.f64 d8, d1 │ │ │ │ vsub.f64 d5, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r3] │ │ │ │ + vmul.f64 d10, d6, d3 │ │ │ │ + vldr d6, [r3] │ │ │ │ add.w r3, sp, #1608 @ 0x648 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ vldr d13, [r3] │ │ │ │ add.w r3, sp, #1520 @ 0x5f0 │ │ │ │ - vmul.f64 d10, d6, d3 │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1632 @ 0x660 │ │ │ │ - vsub.f64 d6, d4, d13 │ │ │ │ + vsub.f64 d6, d6, d13 │ │ │ │ vldr d13, [r3] │ │ │ │ add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ + vldr d4, [r3] │ │ │ │ + add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ vsub.f64 d13, d14, d13 │ │ │ │ vmul.f64 d14, d13, d1 │ │ │ │ vmul.f64 d13, d13, d15 │ │ │ │ - vmla.f64 d14, d6, d15 │ │ │ │ vnmls.f64 d13, d6, d1 │ │ │ │ vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ - vldr d4, [r3] │ │ │ │ add.w r3, sp, #1328 @ 0x530 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1352 @ 0x548 │ │ │ │ - vadd.f64 d4, d1, d4 │ │ │ │ + vmla.f64 d14, d6, d15 │ │ │ │ + vadd.f64 d4, d4, d1 │ │ │ │ vldr d1, [r3] │ │ │ │ + add.w r3, sp, #1352 @ 0x548 │ │ │ │ + vldr d3, [r3] │ │ │ │ add.w r3, sp, #1528 @ 0x5f8 │ │ │ │ - vsub.f64 d3, d3, d1 │ │ │ │ + vsub.f64 d3, d1, d3 │ │ │ │ + vldr d1, [r3] │ │ │ │ + add.w r3, sp, #1608 @ 0x648 │ │ │ │ vadd.f64 d6, d4, d3 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1608 @ 0x648 │ │ │ │ - vldr d1, [r3] │ │ │ │ add.w r3, sp, #1520 @ 0x5f0 │ │ │ │ vmul.f64 d3, d3, d2 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vadd.f64 d2, d4, d1 │ │ │ │ - vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1632 @ 0x660 │ │ │ │ + vadd.f64 d2, d1, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ + add.w r3, sp, #1632 @ 0x660 │ │ │ │ + vldr d1, [r3] │ │ │ │ add.w r3, sp, #1432 @ 0x598 │ │ │ │ - vadd.f64 d4, d1, d4 │ │ │ │ + vadd.f64 d4, d4, d1 │ │ │ │ vmul.f64 d1, d4, d15 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d1, d2, d8 │ │ │ │ vnmls.f64 d4, d2, d15 │ │ │ │ + vmla.f64 d1, d2, d8 │ │ │ │ vstr d1, [sp, #280] @ 0x118 │ │ │ │ vstr d4, [sp, #288] @ 0x120 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, sp, #1776 @ 0x6f0 │ │ │ │ vldr d1, [r3] │ │ │ │ add.w r3, sp, #1440 @ 0x5a0 │ │ │ │ vsub.f64 d2, d4, d1 │ │ │ │ vldr d4, [r3] │ │ │ │ - ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r3, [sp, #472] @ 0x1d8 │ │ │ │ vsub.f64 d1, d4, d9 │ │ │ │ vmul.f64 d4, d1, d15 │ │ │ │ vnmls.f64 d4, d2, d8 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ vmla.f64 d2, d1, d8 │ │ │ │ vadd.f64 d1, d0, d5 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ vadd.f64 d8, d14, d4 │ │ │ │ vsub.f64 d4, d4, d14 │ │ │ │ vsub.f64 d9, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ vadd.f64 d8, d13, d2 │ │ │ │ vsub.f64 d13, d13, d2 │ │ │ │ vstr d9, [r3] │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ vsub.f64 d2, d5, d13 │ │ │ │ vadd.f64 d5, d5, d13 │ │ │ │ vstr d1, [r3] │ │ │ │ vadd.f64 d1, d7, d3 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d9, d8, d1 │ │ │ │ vsub.f64 d1, d1, d8 │ │ │ │ vstr d9, [r3] │ │ │ │ - ldr r3, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ vstr d1, [r3] │ │ │ │ vstr d2, [r4] │ │ │ │ - ldr r4, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r4, [sp, #456] @ 0x1c8 │ │ │ │ vstr d5, [r4] │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ - ldr r4, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + ldr r4, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d1, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ vstr d5, [r4] │ │ │ │ - ldr r4, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d1, [sp, #32] │ │ │ │ - vldr d13, [sp, #280] @ 0x118 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ + vldr d14, [sp, #280] @ 0x118 │ │ │ │ + vldr d0, [sp, #272] @ 0x110 │ │ │ │ + ldr r4, [sp, #448] @ 0x1c0 │ │ │ │ + vadd.f64 d5, d1, d14 │ │ │ │ + vldr d13, [sp, #288] @ 0x120 │ │ │ │ vstr d7, [r4] │ │ │ │ vadd.f64 d7, d12, d6 │ │ │ │ - vadd.f64 d5, d1, d13 │ │ │ │ - ldr r4, [sp, #376] @ 0x178 │ │ │ │ - vldr d0, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d6, d12, d6 │ │ │ │ - vldr d14, [sp, #288] @ 0x120 │ │ │ │ + ldr r4, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d5, d0, d14 │ │ │ │ + vadd.f64 d5, d0, d13 │ │ │ │ vstr d4, [r4] │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d11, d10 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d11, d11, d10 │ │ │ │ - vldr d10, [pc, #972] @ 2bbf8 │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ + ldr r4, [sp, #400] @ 0x190 │ │ │ │ + vldr d10, [pc, #972] @ 2dc50 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #384] @ 0x180 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vsub.f64 d7, d14, d0 │ │ │ │ - ldr r3, [sp, #400] @ 0x190 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vsub.f64 d7, d13, d0 │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ + ldr r4, [sp, #424] @ 0x1a8 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d7, d1, d13 │ │ │ │ + vsub.f64 d7, d1, d14 │ │ │ │ vldr d1, [sp, #952] @ 0x3b8 │ │ │ │ - vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ - vldr d5, [pc, #928] @ 2bc00 │ │ │ │ + vstr d5, [r4] │ │ │ │ vstr d6, [r3] │ │ │ │ vadd.f64 d6, d7, d11 │ │ │ │ - ldr r3, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d11, d11, d7 │ │ │ │ + ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d5, [pc, #920] @ 2dc58 │ │ │ │ vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ + ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ vstr d11, [r3] │ │ │ │ add.w r3, sp, #1024 @ 0x400 │ │ │ │ - vldr d12, [r3] │ │ │ │ + vldr d14, [r3] │ │ │ │ add.w r3, sp, #1120 @ 0x460 │ │ │ │ vldr d11, [r3] │ │ │ │ add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ - vsub.f64 d12, d1, d12 │ │ │ │ - vldr d4, [r3] │ │ │ │ + vldr d7, [r3] │ │ │ │ add.w r3, sp, #1832 @ 0x728 │ │ │ │ - vldr d3, [r3] │ │ │ │ + vsub.f64 d12, d1, d14 │ │ │ │ + vsub.f64 d7, d11, d7 │ │ │ │ + vmul.f64 d7, d7, d10 │ │ │ │ + vsub.f64 d0, d12, d7 │ │ │ │ + vadd.f64 d2, d12, d7 │ │ │ │ + vldr d12, [r3] │ │ │ │ add.w r3, sp, #1848 @ 0x738 │ │ │ │ - vsub.f64 d7, d11, d4 │ │ │ │ vldr d9, [r3] │ │ │ │ add.w r3, sp, #1864 @ 0x748 │ │ │ │ - vmul.f64 d6, d3, d15 │ │ │ │ - vmul.f64 d7, d7, d10 │ │ │ │ - vldr d8, [r3] │ │ │ │ + vldr d3, [r3] │ │ │ │ add.w r3, sp, #1880 @ 0x758 │ │ │ │ - vnmls.f64 d6, d9, d5 │ │ │ │ - vldr d14, [r3] │ │ │ │ - vsub.f64 d0, d12, d7 │ │ │ │ - vadd.f64 d2, d12, d7 │ │ │ │ + vstr d2, [sp, #8] │ │ │ │ + vmul.f64 d6, d12, d15 │ │ │ │ + vldr d1, [r3] │ │ │ │ add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ - vmul.f64 d7, d8, d15 │ │ │ │ - vmla.f64 d7, d14, d5 │ │ │ │ - vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1128 @ 0x468 │ │ │ │ - vstr d2, [sp] │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1720 @ 0x6b8 │ │ │ │ + add.w r3, sp, #1128 @ 0x468 │ │ │ │ + vmul.f64 d7, d3, d15 │ │ │ │ + vnmls.f64 d6, d9, d5 │ │ │ │ + ldr r4, [sp, #600] @ 0x258 │ │ │ │ vldr d11, [sp, #1016] @ 0x3f8 │ │ │ │ - ldr r4, [sp, #264] @ 0x108 │ │ │ │ - vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1760 @ 0x6e0 │ │ │ │ + vmla.f64 d7, d1, d5 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ - vsub.f64 d6, d12, d4 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, sp, #1720 @ 0x6b8 │ │ │ │ + vsub.f64 d6, d4, d7 │ │ │ │ vldr d7, [sp, #1000] @ 0x3e8 │ │ │ │ - vsub.f64 d7, d7, d11 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ + vsub.f64 d7, d7, d11 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vmul.f64 d6, d14, d15 │ │ │ │ - vstr d4, [sp, #16] │ │ │ │ + vmul.f64 d6, d1, d15 │ │ │ │ + vldr d1, [r3] │ │ │ │ + add.w r3, sp, #1760 @ 0x6e0 │ │ │ │ + vstr d4, [sp, #48] @ 0x30 │ │ │ │ vmov.f64 d4, d5 │ │ │ │ - vmul.f64 d5, d3, d5 │ │ │ │ + vmul.f64 d5, d12, d5 │ │ │ │ + vnmls.f64 d6, d3, d4 │ │ │ │ vmla.f64 d5, d9, d15 │ │ │ │ vldr d9, [r3] │ │ │ │ add.w r3, sp, #1912 @ 0x778 │ │ │ │ - vnmls.f64 d6, d8, d4 │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w r3, sp, #1768 @ 0x6e8 │ │ │ │ vsub.f64 d4, d1, d9 │ │ │ │ - vldr d1, [pc, #728] @ 2bc18 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1768 @ 0x6e8 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ + add.w r3, sp, #1728 @ 0x6c0 │ │ │ │ + vldr d1, [pc, #716] @ 2dc70 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d14, d9, d4 │ │ │ │ - vadd.f64 d4, d9, d4 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1728 @ 0x6c0 │ │ │ │ + vmul.f64 d4, d4, d10 │ │ │ │ + vsub.f64 d14, d12, d4 │ │ │ │ + vadd.f64 d4, d12, d4 │ │ │ │ vldr d12, [r3] │ │ │ │ add.w r3, sp, #1896 @ 0x768 │ │ │ │ - vsub.f64 d5, d9, d12 │ │ │ │ vldr d11, [r3] │ │ │ │ add.w r3, sp, #1688 @ 0x698 │ │ │ │ + vsub.f64 d5, d9, d12 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vsub.f64 d8, d11, d5 │ │ │ │ vadd.f64 d5, d11, d5 │ │ │ │ - vldr d11, [pc, #664] @ 2bc20 │ │ │ │ + vldr d11, [pc, #668] @ 2dc78 │ │ │ │ vmul.f64 d9, d8, d1 │ │ │ │ vmov.f64 d12, d9 │ │ │ │ vnmls.f64 d12, d14, d11 │ │ │ │ - vstr d12, [sp, #32] │ │ │ │ - vldr d12, [pc, #628] @ 2bc10 │ │ │ │ + vstr d12, [sp, #56] @ 0x38 │ │ │ │ + vldr d12, [pc, #632] @ 2dc68 │ │ │ │ vmul.f64 d9, d4, d12 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ - vldr d9, [pc, #608] @ 2bc08 │ │ │ │ + vldr d9, [pc, #612] @ 2dc60 │ │ │ │ vmla.f64 d1, d5, d9 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ - vstr d1, [sp, #56] @ 0x38 │ │ │ │ - vldr d1, [pc, #608] @ 2bc18 │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w r3, sp, #1616 @ 0x650 │ │ │ │ + vstr d1, [sp, #72] @ 0x48 │ │ │ │ + vldr d1, [pc, #604] @ 2dc70 │ │ │ │ vmul.f64 d14, d14, d1 │ │ │ │ vmov.f64 d9, d1 │ │ │ │ + vldr d1, [pc, #576] @ 2dc60 │ │ │ │ vmla.f64 d14, d8, d11 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ - vldr d1, [pc, #572] @ 2bc08 │ │ │ │ vnmls.f64 d8, d4, d1 │ │ │ │ - vstr d8, [sp, #64] @ 0x40 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1616 @ 0x650 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, sp, #1952 @ 0x7a0 │ │ │ │ - vsub.f64 d1, d8, d4 │ │ │ │ + vsub.f64 d1, d12, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, sp, #1624 @ 0x658 │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w r3, sp, #1696 @ 0x6a0 │ │ │ │ + vstr d8, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ vsub.f64 d8, d4, d1 │ │ │ │ vadd.f64 d1, d4, d1 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1696 @ 0x6a0 │ │ │ │ - vldr d12, [r3] │ │ │ │ add.w r3, sp, #1936 @ 0x790 │ │ │ │ - vsub.f64 d4, d4, d12 │ │ │ │ + vsub.f64 d4, d12, d4 │ │ │ │ vldr d12, [r3] │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vsub.f64 d5, d12, d4 │ │ │ │ vadd.f64 d4, d12, d4 │ │ │ │ vmov.f64 d12, d11 │ │ │ │ vmul.f64 d10, d5, d11 │ │ │ │ - vldr d11, [pc, #480] @ 2bc10 │ │ │ │ + vldr d11, [pc, #484] @ 2dc68 │ │ │ │ vmla.f64 d10, d8, d9 │ │ │ │ vmul.f64 d9, d4, d11 │ │ │ │ - vldr d11, [pc, #460] @ 2bc08 │ │ │ │ + vldr d11, [pc, #464] @ 2dc60 │ │ │ │ vnmls.f64 d9, d1, d11 │ │ │ │ - vldr d11, [pc, #468] @ 2bc18 │ │ │ │ + vldr d11, [pc, #472] @ 2dc70 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ - vldr d11, [sp, #32] │ │ │ │ + vldr d11, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d5, d8, d12 │ │ │ │ - vldr d8, [pc, #436] @ 2bc08 │ │ │ │ + vldr d8, [pc, #440] @ 2dc60 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vldr d8, [pc, #436] @ 2bc10 │ │ │ │ + vldr d8, [pc, #440] @ 2dc68 │ │ │ │ vmla.f64 d4, d1, d8 │ │ │ │ vadd.f64 d1, d11, d10 │ │ │ │ vsub.f64 d10, d11, d10 │ │ │ │ vmov.f64 d12, d4 │ │ │ │ vadd.f64 d4, d0, d2 │ │ │ │ vsub.f64 d2, d0, d2 │ │ │ │ vsub.f64 d8, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vadd.f64 d1, d14, d5 │ │ │ │ vsub.f64 d5, d5, d14 │ │ │ │ vstr d8, [r4] │ │ │ │ - vstr d4, [fp] │ │ │ │ + vstr d4, [r3] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - ldr r4, [sp, #576] @ 0x240 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ + ldr r4, [sp, #608] @ 0x260 │ │ │ │ vadd.f64 d8, d1, d4 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vadd.f64 d6, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vldr d10, [pc, #336] @ 2bbf8 │ │ │ │ + vldr d10, [pc, #336] @ 2dc50 │ │ │ │ vstr d8, [r3] │ │ │ │ vstr d4, [r4] │ │ │ │ vsub.f64 d4, d2, d5 │ │ │ │ - ldr r3, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #560] @ 0x230 │ │ │ │ - vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #568] @ 0x238 │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #552] @ 0x228 │ │ │ │ - vldr d2, [sp] │ │ │ │ - vldr d0, [sp, #64] @ 0x40 │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ - vstr d7, [r3] │ │ │ │ - vadd.f64 d7, d2, d3 │ │ │ │ + ldr r4, [sp, #384] @ 0x180 │ │ │ │ + vstr d4, [r4] │ │ │ │ + ldr r4, [sp, #584] @ 0x248 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + vldr d0, [sp, #88] @ 0x58 │ │ │ │ + vstr d2, [r4] │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ + ldr r4, [sp, #592] @ 0x250 │ │ │ │ + vldr d4, [sp, #48] @ 0x30 │ │ │ │ + vldr d1, [sp, #72] @ 0x48 │ │ │ │ + vstr d6, [r4] │ │ │ │ vadd.f64 d6, d0, d12 │ │ │ │ - ldr r3, [sp, #584] @ 0x248 │ │ │ │ - vldr d1, [sp, #56] @ 0x38 │ │ │ │ + ldr r4, [sp, #576] @ 0x240 │ │ │ │ + vsub.f64 d11, d4, d13 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vadd.f64 d7, d2, d3 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ - vldr d2, [pc, #300] @ 2bc20 │ │ │ │ + ldr r4, [sp, #616] @ 0x268 │ │ │ │ + vldr d2, [pc, #296] @ 2dc78 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d1, d9 │ │ │ │ vsub.f64 d9, d9, d1 │ │ │ │ - vsub.f64 d11, d4, d13 │ │ │ │ vldr d1, [sp, #952] @ 0x3b8 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d5, [r4] │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d13, d4 │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ - ldr r3, [sp, #616] @ 0x268 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r4, [sp, #624] @ 0x270 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r4] │ │ │ │ - ldr r4, [sp, #592] @ 0x250 │ │ │ │ - vldr d5, [pc, #208] @ 2bc00 │ │ │ │ + vstr d5, [r3] │ │ │ │ + add.w r3, sp, #1024 @ 0x400 │ │ │ │ vstr d7, [r4] │ │ │ │ vsub.f64 d7, d3, d9 │ │ │ │ - ldr r4, [sp, #600] @ 0x258 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ - vldr d9, [pc, #200] @ 2bc08 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vsub.f64 d7, d0, d12 │ │ │ │ - vstr d3, [r3] │ │ │ │ - ldr r3, [sp, #624] @ 0x270 │ │ │ │ - ldr r4, [sp, #608] @ 0x260 │ │ │ │ - vadd.f64 d6, d7, d11 │ │ │ │ - vsub.f64 d11, d11, d7 │ │ │ │ - vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ - vstr d11, [r4] │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1128 @ 0x468 │ │ │ │ + ldr r4, [sp, #632] @ 0x278 │ │ │ │ + vldr d5, [pc, #188] @ 2dc58 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vsub.f64 d7, d0, d12 │ │ │ │ vadd.f64 d12, d1, d14 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ vldr d0, [r3] │ │ │ │ add.w r3, sp, #1840 @ 0x730 │ │ │ │ + ldr r4, [sp, #648] @ 0x288 │ │ │ │ + vadd.f64 d6, d7, d11 │ │ │ │ + vsub.f64 d11, d11, d7 │ │ │ │ vadd.f64 d7, d14, d0 │ │ │ │ - vldr d14, [r3] │ │ │ │ + vldr d0, [r3] │ │ │ │ add.w r3, sp, #1856 @ 0x740 │ │ │ │ + vstr d3, [r4] │ │ │ │ + ldr r4, [sp, #656] @ 0x290 │ │ │ │ + vldr d3, [pc, #152] @ 2dc70 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1872 @ 0x750 │ │ │ │ + vstr d6, [r4] │ │ │ │ + ldr r4, [sp, #640] @ 0x280 │ │ │ │ vsub.f64 d6, d12, d7 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1888 @ 0x760 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ - vmul.f64 d7, d3, d5 │ │ │ │ - vstr d6, [sp] │ │ │ │ - vmul.f64 d6, d14, d5 │ │ │ │ + vstr d11, [r4] │ │ │ │ + vstr d6, [sp, #8] │ │ │ │ + vmul.f64 d6, d0, d5 │ │ │ │ + vldr d4, [r3] │ │ │ │ + add.w r3, sp, #1872 @ 0x750 │ │ │ │ vldr d8, [r3] │ │ │ │ + add.w r3, sp, #1888 @ 0x760 │ │ │ │ + vldr d9, [r3] │ │ │ │ add.w r3, sp, #1120 @ 0x460 │ │ │ │ - vnmls.f64 d6, d0, d15 │ │ │ │ - vmla.f64 d7, d8, d15 │ │ │ │ + vnmls.f64 d6, d4, d15 │ │ │ │ + vmul.f64 d7, d8, d5 │ │ │ │ + vmla.f64 d7, d9, d15 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - vstr d1, [sp, #24] │ │ │ │ + vldr d7, [sp, #1016] @ 0x3f8 │ │ │ │ + vstr d1, [sp, #40] @ 0x28 │ │ │ │ vldr d1, [r3] │ │ │ │ add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ - vldr d7, [sp, #1000] @ 0x3e8 │ │ │ │ - ldr r4, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d4, [r3] │ │ │ │ + vldr d14, [r3] │ │ │ │ add.w r3, sp, #1768 @ 0x6e8 │ │ │ │ - vadd.f64 d6, d1, d4 │ │ │ │ - vldr d1, [sp, #1016] @ 0x3f8 │ │ │ │ - vadd.f64 d7, d7, d1 │ │ │ │ - b.n 2bc48 │ │ │ │ + vadd.f64 d6, d1, d14 │ │ │ │ + vldr d1, [sp, #1000] @ 0x3e8 │ │ │ │ + vmul.f64 d6, d6, d10 │ │ │ │ + vadd.f64 d7, d1, d7 │ │ │ │ + b.n 2dca0 │ │ │ │ nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 2be78 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 2ded0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 2bebc ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 2df14 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - add r1, pc, #652 @ (adr r1, 2be98 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 2def0 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - add r6, pc, #44 @ (adr r6, 2bc50 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 2dca8 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ + adds r6, r2, #7 │ │ │ │ + movs r5, #9 │ │ │ │ + ldr r4, [pc, #972] @ (2e054 ) │ │ │ │ + subs r7, #228 @ 0xe4 │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - adds r6, r2, #7 │ │ │ │ - movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (2c004 ) │ │ │ │ - subs r7, #228 @ 0xe4 │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 2bf80 ) │ │ │ │ - bhi.n 2bb5a │ │ │ │ + add r3, pc, #836 @ (adr r3, 2dfd8 ) │ │ │ │ + bhi.n 2dbb2 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ vldr d1, [r3] │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ add.w r3, sp, #1728 @ 0x6c0 │ │ │ │ + vldr d14, [r3] │ │ │ │ + add.w r3, sp, #1920 @ 0x780 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vmul.f64 d6, d14, d15 │ │ │ │ - vmla.f64 d6, d0, d5 │ │ │ │ - vmul.f64 d5, d8, d5 │ │ │ │ - vnmls.f64 d5, d3, d15 │ │ │ │ - vldr d3, [pc, #-88] @ 2bc18 │ │ │ │ + vmul.f64 d6, d0, d15 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, sp, #1760 @ 0x6e0 │ │ │ │ + vmla.f64 d6, d4, d5 │ │ │ │ + vmul.f64 d5, d9, d5 │ │ │ │ + vldr d9, [pc, #-112] @ 2dc60 │ │ │ │ + vnmls.f64 d5, d8, d15 │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1920 @ 0x780 │ │ │ │ - vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1760 @ 0x6e0 │ │ │ │ - vadd.f64 d4, d1, d4 │ │ │ │ - vldr d0, [r3] │ │ │ │ + vstr d4, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d4, d1, d14 │ │ │ │ + vldr d1, [r3] │ │ │ │ add.w r3, sp, #1720 @ 0x6b8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ - vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1904 @ 0x770 │ │ │ │ - vadd.f64 d6, d0, d1 │ │ │ │ + vsub.f64 d8, d0, d4 │ │ │ │ + vadd.f64 d4, d0, d4 │ │ │ │ vldr d0, [r3] │ │ │ │ - vsub.f64 d8, d14, d4 │ │ │ │ - vadd.f64 d4, d14, d4 │ │ │ │ + add.w r3, sp, #1904 @ 0x770 │ │ │ │ + vadd.f64 d6, d1, d0 │ │ │ │ + vldr d1, [r3] │ │ │ │ add.w r3, sp, #1616 @ 0x650 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ - vsub.f64 d14, d0, d6 │ │ │ │ - vadd.f64 d6, d0, d6 │ │ │ │ + vsub.f64 d14, d1, d6 │ │ │ │ + vadd.f64 d6, d1, d6 │ │ │ │ vmul.f64 d9, d14, d9 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - vldr d9, [pc, #-192] @ 2bc10 │ │ │ │ + vldr d9, [pc, #-188] @ 2dc68 │ │ │ │ vnmls.f64 d0, d8, d9 │ │ │ │ vmul.f64 d9, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ + vnmls.f64 d6, d4, d3 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ - vldr d9, [pc, #-212] @ 2bc10 │ │ │ │ + vldr d9, [pc, #-212] @ 2dc68 │ │ │ │ vmla.f64 d1, d4, d2 │ │ │ │ - vnmls.f64 d6, d4, d3 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, sp, #1688 @ 0x698 │ │ │ │ vmul.f64 d14, d14, d9 │ │ │ │ - vstr d1, [sp, #48] @ 0x30 │ │ │ │ - vldr d1, [pc, #-248] @ 2bc08 │ │ │ │ - vstr d6, [sp, #56] @ 0x38 │ │ │ │ - vmla.f64 d14, d8, d1 │ │ │ │ - vldr d8, [r3] │ │ │ │ + vstr d6, [sp, #72] @ 0x48 │ │ │ │ + vldr d6, [r3] │ │ │ │ add.w r3, sp, #1944 @ 0x798 │ │ │ │ - vadd.f64 d3, d4, d8 │ │ │ │ + vstr d1, [sp, #56] @ 0x38 │ │ │ │ + vldr d1, [pc, #-256] @ 2dc60 │ │ │ │ + vadd.f64 d3, d4, d6 │ │ │ │ + vmla.f64 d14, d8, d1 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1624 @ 0x658 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ vsub.f64 d4, d8, d3 │ │ │ │ vadd.f64 d3, d8, d3 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1696 @ 0x6a0 │ │ │ │ - vldr d1, [r3] │ │ │ │ + vldr d6, [r3] │ │ │ │ add.w r3, sp, #1960 @ 0x7a8 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ - vadd.f64 d6, d8, d1 │ │ │ │ vldr d1, [r3] │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ + vadd.f64 d6, d8, d6 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vsub.f64 d8, d1, d6 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ - vldr d1, [pc, #-332] @ 2bc08 │ │ │ │ + vldr d1, [pc, #-328] @ 2dc60 │ │ │ │ vmul.f64 d10, d8, d1 │ │ │ │ vmla.f64 d10, d4, d9 │ │ │ │ vmul.f64 d9, d3, d2 │ │ │ │ - vldr d3, [pc, #-332] @ 2bc18 │ │ │ │ + vldr d3, [pc, #-328] @ 2dc70 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ vnmls.f64 d9, d6, d3 │ │ │ │ - vldr d3, [pc, #-356] @ 2bc10 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ + vldr d3, [pc, #-352] @ 2dc68 │ │ │ │ + vmov.f64 d1, d6 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ vnmls.f64 d4, d8, d3 │ │ │ │ - vldr d3, [pc, #-364] @ 2bc18 │ │ │ │ - vmla.f64 d6, d2, d3 │ │ │ │ + vldr d3, [pc, #-360] @ 2dc70 │ │ │ │ + vmla.f64 d1, d6, d3 │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ vadd.f64 d3, d0, d10 │ │ │ │ vsub.f64 d10, d0, d10 │ │ │ │ - vmov.f64 d2, d6 │ │ │ │ - vldr d6, [sp] │ │ │ │ + vmov.f64 d2, d1 │ │ │ │ + vldr d1, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vsub.f64 d8, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vadd.f64 d3, d14, d4 │ │ │ │ vsub.f64 d4, d4, d14 │ │ │ │ vmov.f64 d14, d2 │ │ │ │ - vstr d8, [r4] │ │ │ │ + vstr d8, [r3] │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ vstr d6, [r3] │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - ldr r4, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d8, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ + vldr d3, [pc, #-440] @ 2dc70 │ │ │ │ vadd.f64 d5, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vldr d3, [pc, #-448] @ 2bc18 │ │ │ │ vstr d8, [r3] │ │ │ │ - vstr d6, [r4] │ │ │ │ - vldr d6, [sp] │ │ │ │ - ldr r4, [sp, #512] @ 0x200 │ │ │ │ - ldr r3, [sp, #528] @ 0x210 │ │ │ │ + vldr d0, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #536] @ 0x218 │ │ │ │ + vldr d8, [pc, #-456] @ 2dc78 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ + ldr r3, [sp, #544] @ 0x220 │ │ │ │ vsub.f64 d1, d6, d1 │ │ │ │ - vldr d0, [sp, #56] @ 0x38 │ │ │ │ - vldr d8, [pc, #-468] @ 2bc20 │ │ │ │ vsub.f64 d6, d1, d4 │ │ │ │ vadd.f64 d1, d1, d4 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ - vstr d6, [r4] │ │ │ │ - vadd.f64 d6, d0, d2 │ │ │ │ - vstr d1, [r3] │ │ │ │ + vldr d4, [sp, #48] @ 0x30 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vadd.f64 d6, d0, d14 │ │ │ │ vsub.f64 d2, d12, d4 │ │ │ │ - ldr r3, [sp, #536] @ 0x218 │ │ │ │ - ldr r4, [sp, #520] @ 0x208 │ │ │ │ - vldr d1, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #560] @ 0x230 │ │ │ │ + vstr d1, [r3] │ │ │ │ + vldr d1, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #568] @ 0x238 │ │ │ │ vstr d5, [r3] │ │ │ │ - vstr d7, [r4] │ │ │ │ + ldr r3, [sp, #552] @ 0x228 │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d12, d4 │ │ │ │ - ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ - ldr r4, [sp, #232] @ 0xe8 │ │ │ │ + ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d1, d9 │ │ │ │ vsub.f64 d9, d9, d1 │ │ │ │ - vldr d1, [sp, #976] @ 0x3d0 │ │ │ │ vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d13, d11 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d11, d11, d13 │ │ │ │ + ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #472] @ 0x1d8 │ │ │ │ + ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d2, d9 │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ vadd.f64 d2, d2, d9 │ │ │ │ + ldr r3, [sp, #512] @ 0x200 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d0, d14 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d6, d7, d11 │ │ │ │ - vsub.f64 d11, d11, d7 │ │ │ │ vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vsub.f64 d11, d11, d7 │ │ │ │ + ldr r3, [sp, #240] @ 0xf0 │ │ │ │ + vstr d6, [r3] │ │ │ │ + ldr r3, [sp, #520] @ 0x208 │ │ │ │ vstr d11, [r3] │ │ │ │ add.w r3, sp, #1040 @ 0x410 │ │ │ │ + vldr d11, [sp, #976] @ 0x3d0 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, sp, #1088 @ 0x440 │ │ │ │ - vsub.f64 d6, d1, d7 │ │ │ │ + vsub.f64 d6, d11, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, sp, #1152 @ 0x480 │ │ │ │ - vmov.f64 d1, d3 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, sp, #1160 @ 0x488 │ │ │ │ + vldr d11, [r3] │ │ │ │ + add.w r3, sp, #1096 @ 0x448 │ │ │ │ + vldr d1, [sp, #968] @ 0x3c8 │ │ │ │ vsub.f64 d12, d7, d4 │ │ │ │ - vadd.f64 d2, d6, d12 │ │ │ │ vsub.f64 d0, d6, d12 │ │ │ │ - vstr d2, [sp] │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, sp, #1096 @ 0x448 │ │ │ │ - vldr d11, [sp, #968] @ 0x3c8 │ │ │ │ + vadd.f64 d2, d6, d12 │ │ │ │ vldr d12, [r3] │ │ │ │ add.w r3, sp, #1064 @ 0x428 │ │ │ │ vldr d9, [r3] │ │ │ │ add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ - vsub.f64 d7, d6, d12 │ │ │ │ - vsub.f64 d6, d11, d9 │ │ │ │ + vsub.f64 d7, d11, d12 │ │ │ │ vldr d11, [r3] │ │ │ │ add.w r3, sp, #1264 @ 0x4f0 │ │ │ │ - vldr d9, [r3] │ │ │ │ + vstr d2, [sp, #8] │ │ │ │ + vldr d12, [pc, #-708] @ 2dc80 │ │ │ │ + vsub.f64 d6, d1, d9 │ │ │ │ + vldr d1, [r3] │ │ │ │ add.w r3, sp, #1296 @ 0x510 │ │ │ │ + vldr d4, [r3] │ │ │ │ + add.w r3, sp, #1280 @ 0x500 │ │ │ │ vadd.f64 d13, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d5, d11, d9 │ │ │ │ - vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1280 @ 0x500 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, sp, #1360 @ 0x550 │ │ │ │ - vldr d4, [r3] │ │ │ │ + vsub.f64 d5, d11, d1 │ │ │ │ + vmov.f64 d1, d3 │ │ │ │ + vldr d11, [r3] │ │ │ │ add.w r3, sp, #1376 @ 0x560 │ │ │ │ - vsub.f64 d7, d11, d7 │ │ │ │ - vldr d9, [r3] │ │ │ │ + vsub.f64 d7, d4, d7 │ │ │ │ + vldr d4, [r3] │ │ │ │ add.w r3, sp, #1408 @ 0x580 │ │ │ │ + vsub.f64 d4, d11, d4 │ │ │ │ + vldr d11, [r3] │ │ │ │ + add.w r3, sp, #1392 @ 0x570 │ │ │ │ vmul.f64 d2, d7, d3 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1392 @ 0x570 │ │ │ │ - vmla.f64 d7, d5, d3 │ │ │ │ - vsub.f64 d4, d4, d9 │ │ │ │ - vldr d11, [r3] │ │ │ │ - vnmls.f64 d2, d5, d8 │ │ │ │ - add.w r3, sp, #1544 @ 0x608 │ │ │ │ - vsub.f64 d5, d12, d11 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1560 @ 0x618 │ │ │ │ + add.w r3, sp, #1544 @ 0x608 │ │ │ │ + vnmls.f64 d2, d5, d8 │ │ │ │ + vmla.f64 d7, d5, d3 │ │ │ │ + vsub.f64 d5, d11, d9 │ │ │ │ vmul.f64 d3, d5, d3 │ │ │ │ vmla.f64 d3, d4, d8 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ vnmls.f64 d4, d5, d8 │ │ │ │ vsub.f64 d5, d2, d3 │ │ │ │ vadd.f64 d3, d2, d3 │ │ │ │ vldr d2, [r3] │ │ │ │ + add.w r3, sp, #1560 @ 0x618 │ │ │ │ + vldr d9, [r3] │ │ │ │ add.w r3, sp, #1640 @ 0x668 │ │ │ │ vsub.f64 d1, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d11, [r3] │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ + vsub.f64 d3, d2, d9 │ │ │ │ + vldr d2, [r3] │ │ │ │ add.w r3, sp, #1656 @ 0x678 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ - vsub.f64 d3, d9, d2 │ │ │ │ - vldr d2, [pc, #-872] @ 2bc28 │ │ │ │ vldr d9, [r3] │ │ │ │ add.w r3, sp, #1592 @ 0x638 │ │ │ │ - vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1576 @ 0x628 │ │ │ │ - vsub.f64 d4, d11, d9 │ │ │ │ + vsub.f64 d4, d2, d9 │ │ │ │ vldr d9, [r3] │ │ │ │ + add.w r3, sp, #1576 @ 0x628 │ │ │ │ + vldr d2, [r3] │ │ │ │ add.w r3, sp, #1664 @ 0x680 │ │ │ │ - vsub.f64 d8, d3, d4 │ │ │ │ - vadd.f64 d3, d3, d4 │ │ │ │ vldr d11, [r3] │ │ │ │ add.w r3, sp, #1648 @ 0x670 │ │ │ │ - vsub.f64 d4, d12, d9 │ │ │ │ - vldr d12, [pc, #-916] @ 2bc30 │ │ │ │ + vsub.f64 d8, d3, d4 │ │ │ │ + vadd.f64 d3, d3, d4 │ │ │ │ + vsub.f64 d4, d9, d2 │ │ │ │ vldr d9, [r3] │ │ │ │ add.w r3, sp, #1456 @ 0x5b0 │ │ │ │ + vldr d2, [pc, #-928] @ 2dc88 │ │ │ │ vsub.f64 d9, d11, d9 │ │ │ │ - vldr d11, [pc, #-924] @ 2bc38 │ │ │ │ + vldr d11, [pc, #-928] @ 2dc90 │ │ │ │ vsub.f64 d14, d4, d9 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ vmul.f64 d9, d14, d2 │ │ │ │ vmul.f64 d14, d14, d11 │ │ │ │ - vmov.f64 d10, d9 │ │ │ │ - vmul.f64 d9, d4, d12 │ │ │ │ - vmla.f64 d10, d8, d11 │ │ │ │ vnmls.f64 d14, d8, d2 │ │ │ │ vldr d2, [r3] │ │ │ │ add.w r3, sp, #1472 @ 0x5c0 │ │ │ │ - vstr d10, [sp, #16] │ │ │ │ - vldr d10, [pc, #-964] @ 2bc40 │ │ │ │ + vmov.f64 d10, d9 │ │ │ │ + vmul.f64 d9, d4, d12 │ │ │ │ + vmla.f64 d10, d8, d11 │ │ │ │ + vstr d10, [sp, #32] │ │ │ │ + vldr d10, [pc, #-968] @ 2dc98 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vnmls.f64 d9, d3, d10 │ │ │ │ vmla.f64 d4, d3, d12 │ │ │ │ vldr d12, [r3] │ │ │ │ add.w r3, sp, #1784 @ 0x6f8 │ │ │ │ + vstr d9, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d2, d2, d12 │ │ │ │ - vstr d9, [sp, #24] │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ + vstr d4, [sp, #48] @ 0x30 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, sp, #1800 @ 0x708 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1504 @ 0x5e0 │ │ │ │ - vsub.f64 d3, d4, d3 │ │ │ │ vldr d12, [r3] │ │ │ │ add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ + vsub.f64 d3, d4, d3 │ │ │ │ vsub.f64 d4, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1808 @ 0x710 │ │ │ │ - vsub.f64 d3, d12, d3 │ │ │ │ - vldr d12, [r3] │ │ │ │ + vldr d9, [r3] │ │ │ │ add.w r3, sp, #1792 @ 0x700 │ │ │ │ vldr d10, [r3] │ │ │ │ - vsub.f64 d9, d12, d10 │ │ │ │ + vsub.f64 d3, d12, d3 │ │ │ │ vmov.f64 d12, d11 │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ + vsub.f64 d9, d9, d10 │ │ │ │ vsub.f64 d8, d3, d9 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ - vldr d9, [pc, #972] @ 2c440 │ │ │ │ + vldr d9, [pc, #976] @ 2e4a0 │ │ │ │ vmul.f64 d10, d8, d11 │ │ │ │ - vldr d11, [pc, #972] @ 2c448 │ │ │ │ + vldr d11, [pc, #976] @ 2e4a8 │ │ │ │ vnmls.f64 d10, d4, d9 │ │ │ │ - vmul.f64 d9, d2, d11 │ │ │ │ - vldr d11, [pc, #968] @ 2c450 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ - vldr d12, [pc, #960] @ 2c450 │ │ │ │ + vldr d12, [pc, #972] @ 2e4b0 │ │ │ │ + vmul.f64 d9, d2, d11 │ │ │ │ + vldr d11, [pc, #964] @ 2e4b0 │ │ │ │ vmla.f64 d9, d3, d11 │ │ │ │ - vldr d11, [pc, #936] @ 2c440 │ │ │ │ + vldr d11, [pc, #940] @ 2e4a0 │ │ │ │ vmla.f64 d4, d8, d11 │ │ │ │ - vldr d11, [pc, #936] @ 2c448 │ │ │ │ + vldr d11, [pc, #940] @ 2e4a8 │ │ │ │ vmul.f64 d3, d3, d11 │ │ │ │ - vldr d11, [sp, #16] │ │ │ │ - ldr r3, [sp, #648] @ 0x288 │ │ │ │ + vldr d11, [sp, #32] │ │ │ │ vnmls.f64 d3, d2, d12 │ │ │ │ vadd.f64 d2, d11, d10 │ │ │ │ vsub.f64 d10, d10, d11 │ │ │ │ vmov.f64 d12, d3 │ │ │ │ vadd.f64 d3, d0, d5 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d8, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vadd.f64 d2, d14, d4 │ │ │ │ vsub.f64 d14, d14, d4 │ │ │ │ vstr d8, [r3] │ │ │ │ ldr r3, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d4, d5, d14 │ │ │ │ vadd.f64 d5, d5, d14 │ │ │ │ - vldr d14, [sp, #32] │ │ │ │ + vldr d14, [sp, #48] @ 0x30 │ │ │ │ vstr d3, [r3] │ │ │ │ vadd.f64 d3, d6, d1 │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ + ldr r3, [sp, #672] @ 0x2a0 │ │ │ │ vadd.f64 d8, d2, d3 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp] │ │ │ │ - vstr d8, [r3] │ │ │ │ - ldr r3, [sp, #656] @ 0x290 │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ + vstr d8, [ip] │ │ │ │ vstr d3, [r3] │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ ldr r3, [sp, #208] @ 0xd0 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ vstr d4, [r3] │ │ │ │ vadd.f64 d4, d10, d6 │ │ │ │ - ldr r3, [sp, #632] @ 0x278 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vldr d10, [pc, #892] @ 2c4a0 │ │ │ │ + ldr r3, [sp, #320] @ 0x140 │ │ │ │ + vldr d10, [pc, #916] @ 2e510 │ │ │ │ vstr d5, [r3] │ │ │ │ vadd.f64 d5, d14, d12 │ │ │ │ - ldr r3, [sp, #640] @ 0x280 │ │ │ │ + ldr r3, [sp, #664] @ 0x298 │ │ │ │ vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #256] @ 0x100 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ vstr d6, [r3] │ │ │ │ vadd.f64 d6, d2, d7 │ │ │ │ - ldr r3, [sp, #664] @ 0x298 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ + ldr r3, [sp, #680] @ 0x2a8 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d0, d9 │ │ │ │ vsub.f64 d9, d0, d9 │ │ │ │ vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ vstr d6, [r3] │ │ │ │ vadd.f64 d6, d13, d3 │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d13, d13, d3 │ │ │ │ - vldr d3, [pc, #828] @ 2c4a8 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ + vldr d3, [pc, #836] @ 2e508 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d7, d9 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r3, [sp, #688] @ 0x2b0 │ │ │ │ vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d5, [r3] │ │ │ │ ldr r3, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d0, [sp, #984] @ 0x3d8 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d12, d14 │ │ │ │ - ldr r3, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d0, [sp, #984] @ 0x3d8 │ │ │ │ + ldr r3, [sp, #720] @ 0x2d0 │ │ │ │ vadd.f64 d6, d7, d13 │ │ │ │ vsub.f64 d13, d13, d7 │ │ │ │ vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #688] @ 0x2b0 │ │ │ │ + ldr r3, [sp, #704] @ 0x2c0 │ │ │ │ vstr d13, [r3] │ │ │ │ add.w r3, sp, #1056 @ 0x420 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1104 @ 0x450 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1168 @ 0x490 │ │ │ │ vsub.f64 d6, d0, d14 │ │ │ │ vldr d0, [r3] │ │ │ │ add.w r3, sp, #1176 @ 0x498 │ │ │ │ vldr d9, [r3] │ │ │ │ add.w r3, sp, #1112 @ 0x458 │ │ │ │ - vsub.f64 d12, d5, d0 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1048 @ 0x418 │ │ │ │ + vsub.f64 d12, d5, d0 │ │ │ │ + vldr d1, [r3] │ │ │ │ + add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ + vsub.f64 d7, d9, d14 │ │ │ │ + vmov.f64 d9, d3 │ │ │ │ vsub.f64 d0, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - vldr d2, [r3] │ │ │ │ - vsub.f64 d7, d9, d14 │ │ │ │ vldr d6, [sp, #960] @ 0x3c0 │ │ │ │ - add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ - vmov.f64 d9, d3 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ + vsub.f64 d6, d6, d1 │ │ │ │ vadd.f64 d13, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vstr d6, [sp] │ │ │ │ + vstr d6, [sp, #8] │ │ │ │ vldr d6, [r3] │ │ │ │ add.w r3, sp, #1288 @ 0x508 │ │ │ │ - vldr d4, [r3] │ │ │ │ + vldr d2, [r3] │ │ │ │ add.w r3, sp, #1304 @ 0x518 │ │ │ │ - vldr d5, [r3] │ │ │ │ + vsub.f64 d7, d6, d2 │ │ │ │ + vldr d2, [r3] │ │ │ │ add.w r3, sp, #1272 @ 0x4f8 │ │ │ │ - vsub.f64 d7, d6, d4 │ │ │ │ vldr d6, [r3] │ │ │ │ add.w r3, sp, #1416 @ 0x588 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, sp, #1384 @ 0x568 │ │ │ │ + vsub.f64 d5, d2, d6 │ │ │ │ vmul.f64 d2, d5, d10 │ │ │ │ - vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1368 @ 0x558 │ │ │ │ vnmls.f64 d2, d7, d3 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vmla.f64 d7, d5, d3 │ │ │ │ - vsub.f64 d5, d6, d1 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add.w r3, sp, #1384 @ 0x568 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, sp, #1368 @ 0x558 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ add.w r3, sp, #1400 @ 0x578 │ │ │ │ - vldr d1, [r3] │ │ │ │ + vldr d4, [r3] │ │ │ │ add.w r3, sp, #1552 @ 0x610 │ │ │ │ - vsub.f64 d4, d6, d1 │ │ │ │ + vsub.f64 d4, d6, d4 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, sp, #1584 @ 0x630 │ │ │ │ vmul.f64 d3, d4, d3 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vmla.f64 d3, d5, d10 │ │ │ │ vnmls.f64 d4, d5, d9 │ │ │ │ - vadd.f64 d11, d2, d3 │ │ │ │ vsub.f64 d5, d2, d3 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1584 @ 0x630 │ │ │ │ + vadd.f64 d11, d2, d3 │ │ │ │ + vldr d3, [r3] │ │ │ │ + add.w r3, sp, #1704 @ 0x6a8 │ │ │ │ vsub.f64 d1, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, sp, #1704 @ 0x6a8 │ │ │ │ - vstr d5, [sp, #8] │ │ │ │ - vsub.f64 d3, d2, d6 │ │ │ │ - vldr d2, [r3] │ │ │ │ + vstr d5, [sp, #16] │ │ │ │ + vsub.f64 d3, d6, d3 │ │ │ │ + vldr d5, [r3] │ │ │ │ add.w r3, sp, #1672 @ 0x688 │ │ │ │ vldr d6, [r3] │ │ │ │ add.w r3, sp, #1600 @ 0x640 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1568 @ 0x620 │ │ │ │ - vsub.f64 d4, d2, d6 │ │ │ │ vldr d10, [r3] │ │ │ │ + add.w r3, sp, #1568 @ 0x620 │ │ │ │ + vsub.f64 d4, d5, d6 │ │ │ │ + vldr d6, [r3] │ │ │ │ add.w r3, sp, #1680 @ 0x690 │ │ │ │ vsub.f64 d8, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1712 @ 0x6b0 │ │ │ │ - vsub.f64 d4, d5, d10 │ │ │ │ - vldr d5, [pc, #376] @ 2c458 │ │ │ │ + vsub.f64 d4, d10, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ + add.w r3, sp, #1712 @ 0x6b0 │ │ │ │ + vldr d2, [r3] │ │ │ │ add.w r3, sp, #1464 @ 0x5b8 │ │ │ │ - vsub.f64 d9, d2, d6 │ │ │ │ - vldr d2, [pc, #368] @ 2c460 │ │ │ │ - vldr d6, [pc, #444] @ 2c4b0 │ │ │ │ + vldr d10, [pc, #376] @ 2e4b8 │ │ │ │ + vsub.f64 d9, d6, d2 │ │ │ │ + vldr d2, [pc, #376] @ 2e4c0 │ │ │ │ + vldr d6, [pc, #436] @ 2e500 │ │ │ │ vsub.f64 d14, d4, d9 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ vmul.f64 d9, d14, d2 │ │ │ │ vmul.f64 d14, d14, d6 │ │ │ │ - vmov.f64 d10, d9 │ │ │ │ - vmul.f64 d9, d4, d5 │ │ │ │ - vmla.f64 d10, d8, d6 │ │ │ │ vnmls.f64 d14, d8, d2 │ │ │ │ - vstr d10, [sp, #16] │ │ │ │ - vldr d10, [pc, #332] @ 2c468 │ │ │ │ + vmov.f64 d5, d9 │ │ │ │ + vmla.f64 d5, d8, d6 │ │ │ │ + vstr d5, [sp, #32] │ │ │ │ + vldr d5, [pc, #344] @ 2e4c8 │ │ │ │ + ldr r4, [sp, #160] @ 0xa0 │ │ │ │ + vmul.f64 d9, d4, d5 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ - vnmls.f64 d9, d3, d10 │ │ │ │ vmla.f64 d4, d3, d5 │ │ │ │ - vstr d9, [sp, #24] │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ + vnmls.f64 d9, d3, d10 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1496 @ 0x5d8 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1736 @ 0x6c8 │ │ │ │ + vsub.f64 d2, d3, d8 │ │ │ │ + vstr d9, [sp, #40] @ 0x28 │ │ │ │ + vstr d4, [sp, #48] @ 0x30 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, sp, #1816 @ 0x718 │ │ │ │ - vsub.f64 d2, d3, d8 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1512 @ 0x5e8 │ │ │ │ - vsub.f64 d3, d4, d3 │ │ │ │ vldr d10, [r3] │ │ │ │ add.w r3, sp, #1480 @ 0x5c8 │ │ │ │ + vsub.f64 d3, d4, d3 │ │ │ │ vsub.f64 d4, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1824 @ 0x720 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1744 @ 0x6d0 │ │ │ │ vsub.f64 d3, d10, d3 │ │ │ │ - vldr d9, [r3] │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ - vsub.f64 d9, d5, d9 │ │ │ │ + vldr d10, [r3] │ │ │ │ + ldr r3, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d9, d5, d10 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ vsub.f64 d8, d3, d9 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ - vldr d9, [pc, #200] @ 2c460 │ │ │ │ + vldr d9, [pc, #208] @ 2e4c0 │ │ │ │ vmul.f64 d10, d8, d6 │ │ │ │ - vldr d6, [pc, #184] @ 2c458 │ │ │ │ + vldr d6, [pc, #208] @ 2e4c8 │ │ │ │ vnmls.f64 d10, d4, d9 │ │ │ │ - vmul.f64 d9, d2, d6 │ │ │ │ - vldr d6, [pc, #188] @ 2c468 │ │ │ │ vmul.f64 d4, d4, d5 │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ + vldr d5, [sp, #16] │ │ │ │ + vmul.f64 d9, d2, d6 │ │ │ │ + vldr d6, [pc, #172] @ 2e4b8 │ │ │ │ vmla.f64 d9, d3, d6 │ │ │ │ - vldr d6, [pc, #164] @ 2c460 │ │ │ │ + vldr d6, [pc, #172] @ 2e4c0 │ │ │ │ vmla.f64 d4, d8, d6 │ │ │ │ - vldr d6, [pc, #148] @ 2c458 │ │ │ │ + vldr d6, [pc, #172] @ 2e4c8 │ │ │ │ vmul.f64 d3, d3, d6 │ │ │ │ vmov.f64 d6, d3 │ │ │ │ - vldr d3, [pc, #152] @ 2c468 │ │ │ │ + vldr d3, [pc, #144] @ 2e4b8 │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ vadd.f64 d3, d0, d5 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ - vstr d6, [sp, #40] @ 0x28 │ │ │ │ - vldr d6, [sp, #16] │ │ │ │ + vstr d6, [sp, #56] @ 0x38 │ │ │ │ + vldr d6, [sp, #32] │ │ │ │ vadd.f64 d2, d6, d10 │ │ │ │ vsub.f64 d10, d10, d6 │ │ │ │ - vldr d6, [sp] │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ vsub.f64 d8, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vadd.f64 d2, d14, d4 │ │ │ │ vsub.f64 d14, d14, d4 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vstr d8, [r3] │ │ │ │ - vstr d3, [sl] │ │ │ │ + vstr d3, [r4] │ │ │ │ vsub.f64 d4, d5, d14 │ │ │ │ - vldr d3, [sp] │ │ │ │ vadd.f64 d5, d5, d14 │ │ │ │ - ldr r3, [sp, #200] @ 0xc8 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ - vldr d1, [sp, #32] │ │ │ │ + vldr d1, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d8, d2, d3 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vstr d8, [r0] │ │ │ │ - vstr d3, [r3] │ │ │ │ - ldr r0, [sp, #840] @ 0x348 │ │ │ │ - ldr r3, [sp, #824] @ 0x338 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ - b.n 2c4b8 │ │ │ │ - nop.w │ │ │ │ + vstr d8, [r1] │ │ │ │ + ldr r1, [sp, #832] @ 0x340 │ │ │ │ + vldr d8, [pc, #68] @ 2e4d0 │ │ │ │ + vstr d3, [r1] │ │ │ │ + vldr d3, [sp, #56] @ 0x38 │ │ │ │ + ldr r1, [sp, #848] @ 0x350 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vadd.f64 d4, d10, d6 │ │ │ │ + b.n 2e518 │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (2c81c ) │ │ │ │ + ldr r4, [pc, #972] @ (2e87c ) │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - @ instruction: 0xf63b3806 │ │ │ │ - cmp r3, #93 @ 0x5d │ │ │ │ - subs r7, #222 @ 0xde │ │ │ │ + pop {r0, r4, r5, r7, pc} │ │ │ │ + @ instruction: 0xf18038b2 │ │ │ │ + subs r7, #236 @ 0xec │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ - pop {r0, r4, r5, r7, pc} │ │ │ │ - @ instruction: 0xf18038b2 │ │ │ │ - subs r7, #236 @ 0xec │ │ │ │ - add r6, pc, #44 @ (adr r6, 2c4a0 ) │ │ │ │ + @ instruction: 0xf63b3806 │ │ │ │ + cmp r3, #93 @ 0x5d │ │ │ │ + subs r7, #222 @ 0xde │ │ │ │ + add r6, pc, #44 @ (adr r6, 2e500 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 2c7c8 ) │ │ │ │ - bhi.n 2c3a2 │ │ │ │ + add r3, pc, #836 @ (adr r3, 2e828 ) │ │ │ │ + bhi.n 2e402 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (2c85c ) │ │ │ │ + ldr r4, [pc, #972] @ (2e8bc ) │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - add r1, pc, #652 @ (adr r1, 2c730 ) │ │ │ │ - cmp r1, #14 │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ - subs r7, #234 @ 0xea │ │ │ │ - ldr r0, [r1, #12] │ │ │ │ - subs r1, #174 @ 0xae │ │ │ │ - stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - vldr d8, [pc, #-76] @ 2c470 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vadd.f64 d4, d10, d6 │ │ │ │ - vstr d5, [r0] │ │ │ │ + ldr r0, [r1, #12] │ │ │ │ + subs r1, #174 @ 0xae │ │ │ │ + stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + add r1, pc, #652 @ (adr r1, 2e7a0 ) │ │ │ │ + cmp r1, #14 │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ + subs r7, #234 @ 0xea │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - ldr r0, [sp, #848] @ 0x350 │ │ │ │ + ldr r1, [sp, #864] @ 0x360 │ │ │ │ + vstr d5, [r1] │ │ │ │ vadd.f64 d5, d1, d3 │ │ │ │ - ldr r3, [sp, #832] @ 0x340 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vstr d6, [r3] │ │ │ │ + ldr r1, [sp, #872] @ 0x368 │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #856] @ 0x358 │ │ │ │ + vstr d6, [r1] │ │ │ │ vadd.f64 d6, d12, d7 │ │ │ │ - ldr r0, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vstr d6, [lr] │ │ │ │ - vadd.f64 d6, d13, d11 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ - vsub.f64 d13, d13, d11 │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d5, d0, d9 │ │ │ │ vsub.f64 d9, d0, d9 │ │ │ │ vldr d0, [sp, #984] @ 0x3d8 │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vadd.f64 d6, d13, d11 │ │ │ │ + vsub.f64 d13, d13, d11 │ │ │ │ + ldr r3, [sp, #824] @ 0x338 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d7, d9 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ - vstr d4, [r1] │ │ │ │ + vstr d4, [r5] │ │ │ │ + ldr r5, [sp, #136] @ 0x88 │ │ │ │ vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ - vldr d4, [pc, #-180] @ 2c478 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vstr d7, [ip] │ │ │ │ - vsub.f64 d7, d3, d1 │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d6, d7, d13 │ │ │ │ - vsub.f64 d13, d13, d7 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vstr d13, [r3] │ │ │ │ + vldr d4, [pc, #-176] @ 2e4d8 │ │ │ │ + vstr d5, [r3] │ │ │ │ add.w r3, sp, #1056 @ 0x420 │ │ │ │ + vstr d7, [r5] │ │ │ │ + vsub.f64 d7, d3, d1 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1112 @ 0x458 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1176 @ 0x498 │ │ │ │ + ldr r5, [sp, #840] @ 0x348 │ │ │ │ + vadd.f64 d6, d7, d13 │ │ │ │ + vsub.f64 d13, d13, d7 │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d0, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1104 @ 0x450 │ │ │ │ + vstr d13, [r5] │ │ │ │ vldr d13, [r3] │ │ │ │ add.w r3, sp, #1168 @ 0x490 │ │ │ │ vadd.f64 d12, d14, d3 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1048 @ 0x418 │ │ │ │ - vsub.f64 d0, d6, d12 │ │ │ │ - vadd.f64 d12, d6, d12 │ │ │ │ vadd.f64 d7, d13, d14 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ + vsub.f64 d0, d6, d12 │ │ │ │ + vadd.f64 d12, d6, d12 │ │ │ │ vldr d13, [sp, #960] @ 0x3c0 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1288 @ 0x508 │ │ │ │ - vadd.f64 d6, d13, d14 │ │ │ │ - vldr d14, [r3] │ │ │ │ + vldr d1, [r3] │ │ │ │ add.w r3, sp, #1272 @ 0x4f8 │ │ │ │ + vadd.f64 d6, d13, d14 │ │ │ │ vadd.f64 d13, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d7, d3, d14 │ │ │ │ + vadd.f64 d7, d3, d1 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1304 @ 0x518 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1384 @ 0x568 │ │ │ │ vadd.f64 d5, d3, d14 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1416 @ 0x588 │ │ │ │ + vldr d1, [r3] │ │ │ │ + add.w r3, sp, #1368 @ 0x558 │ │ │ │ vmul.f64 d2, d5, d8 │ │ │ │ + vadd.f64 d3, d3, d1 │ │ │ │ + vldr d1, [r3] │ │ │ │ + add.w r3, sp, #1400 @ 0x578 │ │ │ │ + vldr d14, [r3] │ │ │ │ + add.w r3, sp, #1568 @ 0x620 │ │ │ │ vnmls.f64 d2, d7, d4 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1368 @ 0x558 │ │ │ │ - vadd.f64 d3, d3, d5 │ │ │ │ - vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1400 @ 0x578 │ │ │ │ - vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1568 @ 0x620 │ │ │ │ - vadd.f64 d5, d14, d1 │ │ │ │ + vadd.f64 d5, d1, d14 │ │ │ │ vmov.f64 d1, d4 │ │ │ │ vmul.f64 d4, d5, d4 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vmla.f64 d4, d3, d8 │ │ │ │ vnmls.f64 d5, d3, d1 │ │ │ │ - vsub.f64 d3, d2, d4 │ │ │ │ + vmla.f64 d4, d3, d8 │ │ │ │ vsub.f64 d1, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d7, [sp, #16] │ │ │ │ + vsub.f64 d3, d2, d4 │ │ │ │ + vstr d7, [sp, #32] │ │ │ │ vadd.f64 d7, d2, d4 │ │ │ │ - vldr d4, [r3] │ │ │ │ + vstr d7, [sp, #8] │ │ │ │ + vldr d8, [r3] │ │ │ │ add.w r3, sp, #1600 @ 0x640 │ │ │ │ - vstr d7, [sp] │ │ │ │ - vldr d7, [r3] │ │ │ │ + vldr d4, [r3] │ │ │ │ add.w r3, sp, #1672 @ 0x688 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1704 @ 0x6a8 │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1552 @ 0x610 │ │ │ │ - vldr d2, [r3] │ │ │ │ + vldr d7, [r3] │ │ │ │ add.w r3, sp, #1584 @ 0x630 │ │ │ │ - vadd.f64 d5, d14, d5 │ │ │ │ - ldr r4, [sp, #760] @ 0x2f8 │ │ │ │ - ldr r0, [sp, #784] @ 0x310 │ │ │ │ + vadd.f64 d4, d8, d4 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1680 @ 0x690 │ │ │ │ - vsub.f64 d14, d4, d5 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ - vadd.f64 d5, d2, d8 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1712 @ 0x6b0 │ │ │ │ - vldr d8, [pc, #-492] @ 2c498 │ │ │ │ vldr d10, [r3] │ │ │ │ + add.w r3, sp, #1712 @ 0x6b0 │ │ │ │ + vadd.f64 d5, d14, d5 │ │ │ │ + vldr d2, [r3] │ │ │ │ add.w r3, sp, #1464 @ 0x5b8 │ │ │ │ - vadd.f64 d2, d2, d10 │ │ │ │ - vldr d10, [pc, #-524] @ 2c488 │ │ │ │ + ldr r4, [sp, #768] @ 0x300 │ │ │ │ + vsub.f64 d14, d4, d5 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + ldr r1, [sp, #776] @ 0x308 │ │ │ │ + vadd.f64 d5, d7, d8 │ │ │ │ + vadd.f64 d2, d10, d2 │ │ │ │ + vldr d10, [pc, #-512] @ 2e4e8 │ │ │ │ + vldr d8, [pc, #-500] @ 2e4f8 │ │ │ │ vsub.f64 d9, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - vldr d2, [pc, #-528] @ 2c490 │ │ │ │ + vldr d2, [pc, #-520] @ 2e4f0 │ │ │ │ vmov.f64 d11, d2 │ │ │ │ vmul.f64 d2, d9, d2 │ │ │ │ vmov.f64 d7, d2 │ │ │ │ vmul.f64 d2, d4, d8 │ │ │ │ vmla.f64 d7, d14, d10 │ │ │ │ vmul.f64 d14, d14, d11 │ │ │ │ vnmls.f64 d14, d9, d10 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ - vldr d7, [pc, #-580] @ 2c480 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [pc, #-572] @ 2e4e0 │ │ │ │ vnmls.f64 d2, d5, d7 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ - vstr d5, [sp, #40] @ 0x28 │ │ │ │ + vstr d2, [sp, #48] @ 0x30 │ │ │ │ + vstr d5, [sp, #56] @ 0x38 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1496 @ 0x5d8 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1824 @ 0x720 │ │ │ │ vadd.f64 d4, d5, d8 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1744 @ 0x6d0 │ │ │ │ @@ -41524,153 +42510,151 @@ │ │ │ │ vadd.f64 d5, d5, d10 │ │ │ │ vsub.f64 d8, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1512 @ 0x5e8 │ │ │ │ vldr d10, [r3] │ │ │ │ add.w r3, sp, #1816 @ 0x718 │ │ │ │ - vstr d8, [sp, #8] │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ vadd.f64 d5, d5, d10 │ │ │ │ vldr d10, [r3] │ │ │ │ add.w r3, sp, #1736 @ 0x6c8 │ │ │ │ vldr d2, [r3] │ │ │ │ - ldr r3, [sp, #776] @ 0x308 │ │ │ │ + ldr r3, [sp, #808] @ 0x328 │ │ │ │ vadd.f64 d9, d10, d2 │ │ │ │ vsub.f64 d2, d5, d9 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ - vldr d9, [pc, #-692] @ 2c488 │ │ │ │ + vldr d9, [pc, #-688] @ 2e4e8 │ │ │ │ vmul.f64 d10, d2, d11 │ │ │ │ vmov.f64 d11, d9 │ │ │ │ + vmul.f64 d2, d2, d11 │ │ │ │ + vldr d11, [sp, #16] │ │ │ │ vnmls.f64 d10, d8, d9 │ │ │ │ - vldr d8, [pc, #-692] @ 2c498 │ │ │ │ vmul.f64 d9, d5, d7 │ │ │ │ - vmul.f64 d2, d2, d11 │ │ │ │ - vldr d11, [sp, #8] │ │ │ │ + vldr d8, [pc, #-700] @ 2e4f8 │ │ │ │ vmla.f64 d9, d4, d8 │ │ │ │ - vldr d8, [pc, #-720] @ 2c490 │ │ │ │ + vldr d8, [pc, #-716] @ 2e4f0 │ │ │ │ vmla.f64 d2, d11, d8 │ │ │ │ - vldr d8, [pc, #-720] @ 2c498 │ │ │ │ + vldr d8, [pc, #-716] @ 2e4f8 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vnmls.f64 d5, d4, d7 │ │ │ │ - vldr d7, [sp, #24] │ │ │ │ + vldr d7, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d4, d7, d10 │ │ │ │ vsub.f64 d10, d10, d7 │ │ │ │ vmov.f64 d11, d5 │ │ │ │ vadd.f64 d5, d0, d3 │ │ │ │ vsub.f64 d3, d0, d3 │ │ │ │ - vldr d0, [pc, #-748] @ 2c4a0 │ │ │ │ + vmov.f64 d0, d11 │ │ │ │ + vldr d11, [pc, #-748] @ 2e500 │ │ │ │ vsub.f64 d8, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d14, d2 │ │ │ │ vsub.f64 d14, d14, d2 │ │ │ │ - vstr d8, [r3] │ │ │ │ + vstr d8, [r1] │ │ │ │ vstr d5, [r4] │ │ │ │ vadd.f64 d5, d6, d1 │ │ │ │ - ldr r4, [sp, #768] @ 0x300 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ - ldr r3, [sp, #792] @ 0x318 │ │ │ │ + ldr r1, [sp, #784] @ 0x310 │ │ │ │ vadd.f64 d8, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d10, d6 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vstr d8, [r4] │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d8, [lr] │ │ │ │ + vstr d5, [r1] │ │ │ │ vsub.f64 d5, d3, d14 │ │ │ │ vadd.f64 d3, d3, d14 │ │ │ │ - vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #808] @ 0x328 │ │ │ │ + ldr r1, [sp, #792] @ 0x318 │ │ │ │ + vstr d5, [r1] │ │ │ │ vstr d3, [r3] │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ + vldr d14, [sp, #48] @ 0x30 │ │ │ │ + vldr d1, [sp, #56] @ 0x38 │ │ │ │ + ldr r1, [sp, #800] @ 0x320 │ │ │ │ ldr r3, [sp, #816] @ 0x330 │ │ │ │ + vadd.f64 d5, d1, d0 │ │ │ │ + ldr r5, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r2, [sp, #248] @ 0xf8 │ │ │ │ vstr d4, [r3] │ │ │ │ - ldr r2, [sp, #800] @ 0x320 │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ - ldr r3, [sp, #728] @ 0x2d8 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vadd.f64 d5, d1, d11 │ │ │ │ + vstr d6, [r1] │ │ │ │ vadd.f64 d6, d12, d7 │ │ │ │ - vldr d14, [sp, #32] │ │ │ │ - ldr r2, [sp, #720] @ 0x2d0 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - ldr r1, [sp, #240] @ 0xf0 │ │ │ │ - ldr r0, [sp, #248] @ 0xf8 │ │ │ │ + ldr r3, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d14, d9 │ │ │ │ vsub.f64 d9, d14, d9 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d4, [r5] │ │ │ │ vstr d6, [r3] │ │ │ │ - vldr d6, [sp] │ │ │ │ - ldr r3, [sp, #736] @ 0x2e0 │ │ │ │ + add.w r3, sp, #1040 @ 0x410 │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ + ldr r5, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d14, [r3] │ │ │ │ + add.w r3, sp, #1096 @ 0x448 │ │ │ │ vadd.f64 d6, d13, d6 │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w r3, sp, #1160 @ 0x488 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d7, d9 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d6, [sp] │ │ │ │ - vldr d4, [pc, #-932] @ 2c4a8 │ │ │ │ - vstr d5, [r3] │ │ │ │ + vstr d4, [sl] │ │ │ │ + vstr d6, [r5] │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ + ldr r5, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d4, [pc, #-944] @ 2e508 │ │ │ │ vsub.f64 d13, d13, d6 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vsub.f64 d7, d11, d1 │ │ │ │ - ldr r1, [sp, #752] @ 0x2f0 │ │ │ │ - add.w r3, sp, #1040 @ 0x410 │ │ │ │ - vldr d1, [sp, #976] @ 0x3d0 │ │ │ │ - vldr d11, [pc, #-956] @ 2c4b0 │ │ │ │ + vstr d5, [r5] │ │ │ │ + vstr d7, [r2] │ │ │ │ + vsub.f64 d7, d0, d1 │ │ │ │ + ldr r2, [sp, #256] @ 0x100 │ │ │ │ + vldr d0, [pc, #-960] @ 2e510 │ │ │ │ vadd.f64 d6, d7, d13 │ │ │ │ vsub.f64 d13, d13, d7 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vstr d13, [r1] │ │ │ │ - vldr d13, [r3] │ │ │ │ - add.w r3, sp, #1096 @ 0x448 │ │ │ │ - vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1160 @ 0x488 │ │ │ │ - vadd.f64 d6, d1, d13 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d13, [r2] │ │ │ │ + vldr d13, [sp, #976] @ 0x3d0 │ │ │ │ + vadd.f64 d6, d13, d14 │ │ │ │ vldr d13, [r3] │ │ │ │ add.w r3, sp, #1088 @ 0x440 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1152 @ 0x480 │ │ │ │ vadd.f64 d13, d12, d13 │ │ │ │ vldr d12, [r3] │ │ │ │ add.w r3, sp, #1064 @ 0x428 │ │ │ │ vsub.f64 d5, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ - vldr d14, [r3] │ │ │ │ vadd.f64 d6, d8, d12 │ │ │ │ vldr d12, [sp, #968] @ 0x3c8 │ │ │ │ + vstr d5, [sp, #8] │ │ │ │ + vldr d14, [r3] │ │ │ │ add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ - vstr d5, [sp] │ │ │ │ vadd.f64 d7, d12, d14 │ │ │ │ - vsub.f64 d8, d7, d6 │ │ │ │ - vadd.f64 d12, d6, d7 │ │ │ │ - vstr d8, [sp, #8] │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1264 @ 0x4f0 │ │ │ │ - ldr r1, [sp, #888] @ 0x378 │ │ │ │ vldr d1, [r3] │ │ │ │ add.w r3, sp, #1280 @ 0x500 │ │ │ │ + vadd.f64 d12, d6, d7 │ │ │ │ + vsub.f64 d8, d7, d6 │ │ │ │ vadd.f64 d5, d14, d1 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1296 @ 0x510 │ │ │ │ vldr d1, [r3] │ │ │ │ add.w r3, sp, #1360 @ 0x550 │ │ │ │ - vadd.f64 d6, d14, d1 │ │ │ │ vldr d10, [r3] │ │ │ │ add.w r3, sp, #1376 @ 0x560 │ │ │ │ - vmov.f64 d1, d4 │ │ │ │ - vmul.f64 d2, d6, d4 │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ + vadd.f64 d6, d14, d1 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1392 @ 0x570 │ │ │ │ + vmov.f64 d1, d4 │ │ │ │ + vmul.f64 d2, d6, d4 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vmla.f64 d6, d5, d4 │ │ │ │ vnmls.f64 d2, d5, d0 │ │ │ │ + vmla.f64 d6, d5, d4 │ │ │ │ vadd.f64 d5, d10, d14 │ │ │ │ vldr d10, [r3] │ │ │ │ add.w r3, sp, #1408 @ 0x580 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1576 @ 0x628 │ │ │ │ vadd.f64 d3, d10, d14 │ │ │ │ vldr d14, [r3] │ │ │ │ @@ -41679,173 +42663,178 @@ │ │ │ │ vmla.f64 d4, d5, d0 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d3, d0 │ │ │ │ vadd.f64 d10, d2, d4 │ │ │ │ vsub.f64 d3, d2, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, sp, #1640 @ 0x668 │ │ │ │ - vadd.f64 d4, d14, d4 │ │ │ │ - vsub.f64 d0, d5, d6 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1656 @ 0x678 │ │ │ │ + vsub.f64 d0, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vadd.f64 d4, d14, d4 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1544 @ 0x608 │ │ │ │ vldr d1, [r3] │ │ │ │ add.w r3, sp, #1560 @ 0x618 │ │ │ │ - vadd.f64 d5, d8, d14 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, sp, #1648 @ 0x670 │ │ │ │ - vsub.f64 d14, d4, d5 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ + vadd.f64 d5, d8, d14 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1664 @ 0x680 │ │ │ │ - vadd.f64 d5, d1, d7 │ │ │ │ - vldr d7, [pc, #532] @ 2cbc0 │ │ │ │ - vldr d1, [pc, #536] @ 2cbc8 │ │ │ │ vldr d9, [r3] │ │ │ │ add.w r3, sp, #1456 @ 0x5b0 │ │ │ │ + vsub.f64 d14, d4, d5 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vadd.f64 d5, d1, d7 │ │ │ │ + vldr d7, [pc, #540] @ 2ec28 │ │ │ │ vadd.f64 d2, d8, d9 │ │ │ │ + vldr d1, [pc, #540] @ 2ec30 │ │ │ │ vsub.f64 d9, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vmul.f64 d2, d9, d7 │ │ │ │ vmov.f64 d8, d2 │ │ │ │ - vldr d2, [pc, #512] @ 2cbd0 │ │ │ │ + vldr d2, [pc, #528] @ 2ec38 │ │ │ │ vmla.f64 d8, d14, d2 │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ vmul.f64 d14, d14, d7 │ │ │ │ vnmls.f64 d2, d5, d11 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d5, d4, d11 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, sp, #1472 @ 0x5c0 │ │ │ │ - vstr d8, [sp, #16] │ │ │ │ - vstr d2, [sp, #24] │ │ │ │ - vldr d2, [pc, #468] @ 2cbd0 │ │ │ │ - vstr d5, [sp, #32] │ │ │ │ - vnmls.f64 d14, d9, d2 │ │ │ │ - vldr d9, [r3] │ │ │ │ + vstr d8, [sp, #32] │ │ │ │ + vldr d11, [r3] │ │ │ │ add.w r3, sp, #1792 @ 0x700 │ │ │ │ - vadd.f64 d4, d4, d9 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vldr d2, [pc, #476] @ 2ec38 │ │ │ │ + vadd.f64 d4, d4, d11 │ │ │ │ + vstr d5, [sp, #48] @ 0x30 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1808 @ 0x710 │ │ │ │ + vnmls.f64 d14, d9, d2 │ │ │ │ vldr d9, [r3] │ │ │ │ add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1504 @ 0x5e0 │ │ │ │ vldr d11, [r3] │ │ │ │ add.w r3, sp, #1784 @ 0x6f8 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1800 @ 0x708 │ │ │ │ - vadd.f64 d5, d5, d11 │ │ │ │ vldr d2, [r3] │ │ │ │ + vadd.f64 d5, d5, d11 │ │ │ │ vadd.f64 d1, d8, d2 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ vsub.f64 d2, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - vldr d1, [pc, #368] @ 2cbd0 │ │ │ │ + vldr d1, [pc, #384] @ 2ec38 │ │ │ │ vmul.f64 d11, d2, d7 │ │ │ │ vnmls.f64 d11, d9, d1 │ │ │ │ - vldr d1, [pc, #364] @ 2cbd8 │ │ │ │ + vldr d1, [pc, #380] @ 2ec40 │ │ │ │ vmul.f64 d1, d5, d1 │ │ │ │ vmov.f64 d7, d1 │ │ │ │ - vldr d1, [pc, #336] @ 2cbc8 │ │ │ │ + vldr d1, [pc, #352] @ 2ec30 │ │ │ │ vmla.f64 d7, d4, d1 │ │ │ │ - vstr d7, [sp, #40] @ 0x28 │ │ │ │ - vldr d7, [pc, #332] @ 2cbd0 │ │ │ │ + vstr d7, [sp, #56] @ 0x38 │ │ │ │ + vldr d7, [pc, #348] @ 2ec38 │ │ │ │ vmul.f64 d2, d2, d7 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ vmla.f64 d2, d9, d8 │ │ │ │ vmul.f64 d9, d5, d1 │ │ │ │ - vldr d1, [pc, #320] @ 2cbd8 │ │ │ │ - vldr d5, [sp] │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vldr d1, [pc, #332] @ 2ec40 │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ vnmls.f64 d9, d4, d1 │ │ │ │ vadd.f64 d4, d7, d11 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ vsub.f64 d11, d11, d7 │ │ │ │ + ldr r3, [sp, #104] @ 0x68 │ │ │ │ + ldr r1, [sp, #928] @ 0x3a0 │ │ │ │ vsub.f64 d1, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d14, d2 │ │ │ │ vsub.f64 d14, d14, d2 │ │ │ │ - vstr d1, [r1] │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ - vldr d8, [sp, #8] │ │ │ │ - ldr r1, [sp, #896] @ 0x380 │ │ │ │ - ldr r3, [sp, #936] @ 0x3a8 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vadd.f64 d5, d8, d0 │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ + vldr d2, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d7, d8, d0 │ │ │ │ - ldr r0, [sp, #928] @ 0x3a0 │ │ │ │ - ldr r4, [sp, #856] @ 0x358 │ │ │ │ + vstr d1, [r2] │ │ │ │ + vstr d5, [r3] │ │ │ │ + vadd.f64 d5, d8, d0 │ │ │ │ + ldr r2, [sp, #896] @ 0x380 │ │ │ │ + ldr r3, [sp, #936] @ 0x3a8 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d11, d7 │ │ │ │ vsub.f64 d7, d7, d11 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vstr d1, [r2] │ │ │ │ - vstr d5, [r1] │ │ │ │ - vldr d5, [sp] │ │ │ │ - ldr r1, [sp, #912] @ 0x390 │ │ │ │ - vldr d1, [sp, #32] │ │ │ │ + vstr d1, [fp] │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vldr d1, [sp, #48] @ 0x30 │ │ │ │ + ldr r2, [sp, #912] @ 0x390 │ │ │ │ vsub.f64 d3, d5, d3 │ │ │ │ - ldr r2, [sp, #872] @ 0x368 │ │ │ │ vsub.f64 d5, d3, d14 │ │ │ │ vadd.f64 d3, d3, d14 │ │ │ │ - vstr d5, [r1] │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d5, d1, d9 │ │ │ │ - ldr r1, [sp, #920] @ 0x398 │ │ │ │ vsub.f64 d9, d9, d1 │ │ │ │ - vstr d3, [r0] │ │ │ │ + ldr r2, [sp, #920] @ 0x398 │ │ │ │ + vstr d3, [r1] │ │ │ │ vstr d4, [r3] │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - vstr d7, [r1] │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vstr d7, [r2] │ │ │ │ vadd.f64 d7, d13, d6 │ │ │ │ - ldr r3, [sp, #864] @ 0x360 │ │ │ │ vsub.f64 d13, d13, d6 │ │ │ │ + ldr r3, [sp, #880] @ 0x370 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d3, d2 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d4, [r3] │ │ │ │ vstr d7, [r4] │ │ │ │ vadd.f64 d7, d12, d10 │ │ │ │ vsub.f64 d12, d12, d10 │ │ │ │ - ldr r4, [sp, #176] @ 0xb0 │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ + ldr r3, [sp, #888] @ 0x378 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #880] @ 0x370 │ │ │ │ + vstr d4, [r4] │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d3, d2 │ │ │ │ + ldr r4, [sp, #176] @ 0xb0 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d6, d13, d7 │ │ │ │ vadd.f64 d13, d13, d7 │ │ │ │ vadd.f64 d7, d9, d12 │ │ │ │ vsub.f64 d12, d12, d9 │ │ │ │ vstr d6, [r3] │ │ │ │ vstr d13, [r4] │ │ │ │ - vstr d7, [r5] │ │ │ │ + vstr d7, [r0] │ │ │ │ ldr r3, [sp, #904] @ 0x388 │ │ │ │ ldr.w r2, [sp, #2108] @ 0x83c │ │ │ │ vstr d12, [r3] │ │ │ │ ldr.w r3, [sp, #1992] @ 0x7c8 │ │ │ │ add r7, r3 │ │ │ │ add r8, r3 │ │ │ │ ldr.w r3, [sp, #1996] @ 0x7cc │ │ │ │ eor.w r9, r9, r3 │ │ │ │ ldr.w r3, [sp, #1988] @ 0x7c4 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 291b8 │ │ │ │ + bne.w 2b160 │ │ │ │ addw sp, sp, #2004 @ 0x7d4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ pop {r0, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf18038b2 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ @@ -41853,92 +42842,97 @@ │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ │ │ │ │ -0002cbe0 : │ │ │ │ - ldr r2, [pc, #8] @ (2cbec ) │ │ │ │ - ldr r1, [pc, #12] @ (2cbf0 ) │ │ │ │ +0002ec48 : │ │ │ │ + ldr r2, [pc, #8] @ (2ec54 ) │ │ │ │ + ldr r1, [pc, #12] @ (2ec58 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - adc.w r0, r8, #6 │ │ │ │ - stmia r5!, {r0, r1, r2, r3, r5, r6} │ │ │ │ + lsrs r0, r4 │ │ │ │ + movs r7, r0 │ │ │ │ + stmia r4!, {r0, r1, r2, r3, r4, r7} │ │ │ │ vaddl.u q8, d15, d0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ ldrd r4, r7, [sp, #100] @ 0x64 │ │ │ │ ldr r5, [sp, #108] @ 0x6c │ │ │ │ cmp r4, r7 │ │ │ │ add.w r2, r2, r4, lsl #5 │ │ │ │ - bge.w 2cdbc │ │ │ │ + bge.w 2ee38 │ │ │ │ + cmp r5, #1 │ │ │ │ mov.w ip, r3, lsl #3 │ │ │ │ mov.w lr, r3, lsl #4 │ │ │ │ - cmp r5, #1 │ │ │ │ - bne.w 2cdc4 │ │ │ │ + bne.w 2ee52 │ │ │ │ + vldr d15, [pc, #880] @ 2f008 │ │ │ │ add.w r3, r2, #32 │ │ │ │ - vldr d15, [pc, #852] @ 2cf78 │ │ │ │ rsb r2, lr, #0 │ │ │ │ - vldr d12, [pc, #852] @ 2cf80 │ │ │ │ - vldr d3, [r3, #-32] @ 0xffffffe0 │ │ │ │ + vldr d12, [pc, #876] @ 2f010 │ │ │ │ add.w r6, r0, ip │ │ │ │ - vldr d2, [r3, #-24] @ 0xffffffe8 │ │ │ │ add.w r5, r1, ip │ │ │ │ - vldr d5, [r3, #-16] │ │ │ │ + vldr d3, [r3, #-32] @ 0xffffffe0 │ │ │ │ add.w sl, r6, lr │ │ │ │ - vldr d4, [r3, #-8] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w fp, sl, ip │ │ │ │ - vldr d7, [r6] │ │ │ │ + cmp r7, r4 │ │ │ │ + vldr d2, [r3, #-24] @ 0xffffffe8 │ │ │ │ add.w r8, fp, r2 │ │ │ │ + add.w r3, r3, #32 │ │ │ │ + vldr d5, [r3, #-48] @ 0xffffffd0 │ │ │ │ + vldr d4, [r3, #-40] @ 0xffffffd8 │ │ │ │ + vldr d7, [r6] │ │ │ │ vmul.f64 d10, d5, d3 │ │ │ │ vmul.f64 d8, d5, d2 │ │ │ │ + vldr d13, [r0] │ │ │ │ vmul.f64 d0, d4, d2 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ + vldr d14, [r1] │ │ │ │ vmul.f64 d11, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d13, [r0] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d14, [r1] │ │ │ │ - adds r3, #32 │ │ │ │ vsub.f64 d1, d10, d0 │ │ │ │ vadd.f64 d10, d0, d10 │ │ │ │ vldr d0, [r5] │ │ │ │ add r5, lr │ │ │ │ vsub.f64 d9, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ add.w r9, r5, ip │ │ │ │ - cmp r7, r4 │ │ │ │ vnmls.f64 d7, d0, d3 │ │ │ │ vldr d3, [sl] │ │ │ │ vmla.f64 d11, d0, d2 │ │ │ │ vldr d2, [r5] │ │ │ │ vmul.f64 d8, d3, d5 │ │ │ │ vmul.f64 d3, d3, d4 │ │ │ │ vmla.f64 d8, d2, d4 │ │ │ │ - vldr d4, [r9] │ │ │ │ vnmls.f64 d3, d2, d5 │ │ │ │ vldr d2, [fp] │ │ │ │ + vldr d4, [r9] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ vmla.f64 d5, d4, d6 │ │ │ │ vmul.f64 d6, d2, d6 │ │ │ │ vnmls.f64 d6, d4, d1 │ │ │ │ vldr d4, [r8] │ │ │ │ add.w r8, r9, r2 │ │ │ │ + vldr d2, [r8] │ │ │ │ vmul.f64 d1, d4, d10 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vldr d2, [r8] │ │ │ │ + vsub.f64 d0, d7, d6 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ vmla.f64 d1, d2, d9 │ │ │ │ vnmls.f64 d4, d2, d10 │ │ │ │ vsub.f64 d2, d11, d5 │ │ │ │ vadd.f64 d5, d5, d11 │ │ │ │ - vsub.f64 d0, d7, d6 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ vsub.f64 d10, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ vsub.f64 d9, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vadd.f64 d8, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ @@ -41950,78 +42944,83 @@ │ │ │ │ vadd.f64 d7, d3, d14 │ │ │ │ vmls.f64 d14, d3, d11 │ │ │ │ vstmia r1!, {d7} │ │ │ │ vmul.f64 d7, d0, d12 │ │ │ │ vmul.f64 d0, d0, d15 │ │ │ │ vmla.f64 d7, d9, d15 │ │ │ │ vnmls.f64 d0, d9, d12 │ │ │ │ - vldr d9, [pc, #576] @ 2cf88 │ │ │ │ + vldr d9, [pc, #596] @ 2f018 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vadd.f64 d8, d13, d5 │ │ │ │ vsub.f64 d1, d13, d5 │ │ │ │ vsub.f64 d5, d8, d7 │ │ │ │ vadd.f64 d8, d8, d7 │ │ │ │ vmul.f64 d7, d2, d12 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ - vmla.f64 d7, d10, d15 │ │ │ │ vstr d5, [fp] │ │ │ │ vadd.f64 d5, d1, d0 │ │ │ │ + vmla.f64 d7, d10, d15 │ │ │ │ vnmls.f64 d2, d10, d12 │ │ │ │ vsub.f64 d1, d1, d0 │ │ │ │ vstr d5, [sl] │ │ │ │ vadd.f64 d5, d14, d6 │ │ │ │ + vsub.f64 d14, d14, d6 │ │ │ │ vstr d8, [r6] │ │ │ │ add r6, ip │ │ │ │ - vsub.f64 d14, d14, d6 │ │ │ │ - vsub.f64 d6, d5, d7 │ │ │ │ vstr d1, [r6] │ │ │ │ sub.w r6, r8, ip │ │ │ │ + vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vstr d6, [r6] │ │ │ │ vsub.f64 d6, d14, d2 │ │ │ │ vadd.f64 d14, d14, d2 │ │ │ │ vstr d6, [r5] │ │ │ │ vstr d5, [r9] │ │ │ │ vstr d14, [r8] │ │ │ │ - bne.w 2cc2e │ │ │ │ + bne.w 2eca6 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d15, [pc, #444] @ 2f010 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w r3, r2, #32 │ │ │ │ - vldr d15, [pc, #436] @ 2cf80 │ │ │ │ rsb r2, lr, #0 │ │ │ │ - vldr d12, [pc, #420] @ 2cf78 │ │ │ │ + vldr d12, [pc, #420] @ 2f008 │ │ │ │ mov fp, r5 │ │ │ │ - vldr d3, [r3, #-32] @ 0xffffffe0 │ │ │ │ add.w r6, r0, ip │ │ │ │ - vldr d4, [r3, #-16] │ │ │ │ add.w r5, r1, ip │ │ │ │ - vldr d5, [r3, #-24] @ 0xffffffe8 │ │ │ │ + vldr d3, [r3, #-32] @ 0xffffffe0 │ │ │ │ add.w r9, r6, lr │ │ │ │ - vldr d6, [r3, #-8] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w sl, r9, ip │ │ │ │ - vmul.f64 d0, d3, d4 │ │ │ │ + add.w r3, r3, #32 │ │ │ │ + vldr d5, [r3, #-56] @ 0xffffffc8 │ │ │ │ + add.w r7, sl, r2 │ │ │ │ + vldr d4, [r3, #-48] @ 0xffffffd0 │ │ │ │ + vldr d6, [r3, #-40] @ 0xffffffd8 │ │ │ │ vldr d1, [r5] │ │ │ │ - vmul.f64 d7, d5, d4 │ │ │ │ add r5, lr │ │ │ │ - vmul.f64 d10, d5, d6 │ │ │ │ - vmul.f64 d8, d3, d6 │ │ │ │ - vmul.f64 d11, d5, d1 │ │ │ │ add.w r8, r5, ip │ │ │ │ - add.w r7, sl, r2 │ │ │ │ + vmul.f64 d0, d3, d4 │ │ │ │ + vmul.f64 d7, d5, d4 │ │ │ │ vldr d13, [r0] │ │ │ │ + vmul.f64 d10, d5, d6 │ │ │ │ + vmul.f64 d8, d3, d6 │ │ │ │ vldr d14, [r1] │ │ │ │ - adds r4, #1 │ │ │ │ + vmul.f64 d11, d5, d1 │ │ │ │ vsub.f64 d2, d0, d10 │ │ │ │ vadd.f64 d10, d0, d10 │ │ │ │ vldr d0, [r6] │ │ │ │ vsub.f64 d9, d8, d7 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - adds r3, #32 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vmla.f64 d11, d3, d0 │ │ │ │ vnmls.f64 d5, d3, d1 │ │ │ │ vldr d3, [r5] │ │ │ │ vldr d1, [r9] │ │ │ │ vmul.f64 d0, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ @@ -42057,1511 +43056,1543 @@ │ │ │ │ vmls.f64 d13, d0, d11 │ │ │ │ vstr d6, [r0] │ │ │ │ vadd.f64 d6, d14, d5 │ │ │ │ vmls.f64 d14, d5, d11 │ │ │ │ add r0, fp │ │ │ │ vstr d6, [r1] │ │ │ │ vmul.f64 d6, d8, d12 │ │ │ │ + add r1, fp │ │ │ │ vmla.f64 d6, d1, d15 │ │ │ │ vmul.f64 d1, d1, d12 │ │ │ │ - add r1, fp │ │ │ │ vnmls.f64 d1, d8, d15 │ │ │ │ - vldr d8, [pc, #148] @ 2cf88 │ │ │ │ + vldr d8, [pc, #144] @ 2f018 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vadd.f64 d0, d4, d13 │ │ │ │ vsub.f64 d2, d13, d4 │ │ │ │ vadd.f64 d5, d7, d14 │ │ │ │ vsub.f64 d14, d14, d7 │ │ │ │ vsub.f64 d4, d0, d6 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vstr d4, [sl] │ │ │ │ vadd.f64 d4, d1, d2 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ vstr d4, [r9] │ │ │ │ vstr d6, [r6] │ │ │ │ vmul.f64 d6, d10, d12 │ │ │ │ - vmla.f64 d6, d3, d15 │ │ │ │ - vmul.f64 d3, d3, d12 │ │ │ │ add r6, ip │ │ │ │ - vnmls.f64 d3, d10, d15 │ │ │ │ vstr d2, [r6] │ │ │ │ sub.w r6, r7, ip │ │ │ │ + vmla.f64 d6, d3, d15 │ │ │ │ + vmul.f64 d3, d3, d12 │ │ │ │ + vnmls.f64 d3, d10, d15 │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d7, [r6] │ │ │ │ vsub.f64 d7, d14, d3 │ │ │ │ vadd.f64 d3, d3, d14 │ │ │ │ vstr d7, [r5] │ │ │ │ ldr r5, [sp, #104] @ 0x68 │ │ │ │ vstr d6, [r8] │ │ │ │ - cmp r5, r4 │ │ │ │ vstr d3, [r7] │ │ │ │ - bne.w 2cdd8 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + cmp r5, r4 │ │ │ │ + bne.w 2ee68 │ │ │ │ + b.n 2ee38 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - b.w ff4d56ba │ │ │ │ - b.n 2d67e │ │ │ │ + b.w ff4d774a │ │ │ │ + b.n 2f70e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ │ │ │ │ -0002cf90 : │ │ │ │ - ldr r2, [pc, #8] @ (2cf9c ) │ │ │ │ - ldr r1, [pc, #12] @ (2cfa0 ) │ │ │ │ +0002f020 : │ │ │ │ + ldr r2, [pc, #8] @ (2f02c ) │ │ │ │ + ldr r1, [pc, #12] @ (2f030 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - ldcl 0, cr0, [r8, #24] │ │ │ │ - mrrc2 15, 15, pc, pc, cr15 @ │ │ │ │ + subs r5, #72 @ 0x48 │ │ │ │ + movs r7, r0 │ │ │ │ + ldc2 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #204 @ 0xcc │ │ │ │ - ldr r1, [pc, #56] @ (2cff0 ) │ │ │ │ - mov r7, r3 │ │ │ │ - ldr r0, [sp, #308] @ 0x134 │ │ │ │ - add r1, pc │ │ │ │ - ldr r3, [sp, #304] @ 0x130 │ │ │ │ + ldrd r3, r0, [sp, #304] @ 0x130 │ │ │ │ + ldr r1, [pc, #64] @ (2f0a0 ) │ │ │ │ cmp r3, r0 │ │ │ │ - bge.w 2d4c2 │ │ │ │ + add r1, pc │ │ │ │ + bge.w 2f58e │ │ │ │ ldr r0, [sp, #312] @ 0x138 │ │ │ │ - mov lr, r7 │ │ │ │ - vldr d14, [pc, #28] @ 2cfe8 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vldr d13, [pc, #32] @ 2f090 │ │ │ │ + vldr d14, [pc, #36] @ 2f098 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ str r0, [sp, #192] @ 0xc0 │ │ │ │ - ldr r0, [pc, #32] @ (2cff4 ) │ │ │ │ + ldr r0, [pc, #40] @ (2f0a4 ) │ │ │ │ ldr r1, [r1, r0] │ │ │ │ + str r3, [sp, #188] @ 0xbc │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add.w r4, r2, r3, lsl #4 │ │ │ │ ldr r1, [r1, #0] │ │ │ │ str r1, [sp, #196] @ 0xc4 │ │ │ │ - adds r1, r3, #1 │ │ │ │ - str r1, [sp, #188] @ 0xbc │ │ │ │ - movs r1, #48 @ 0x30 │ │ │ │ - mla r3, r3, r1, r1 │ │ │ │ - adds r4, r2, r3 │ │ │ │ - b.n 2cffc │ │ │ │ + b.n 2f0ae │ │ │ │ + nop │ │ │ │ + strb r7, [r7, r3] │ │ │ │ + asrs r4, r0, #13 │ │ │ │ + ldr r6, [r1, #112] @ 0x70 │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - adds r0, r1, #0 │ │ │ │ + ldr r4, [r4, #52] @ 0x34 │ │ │ │ movs r7, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ - vldr d12, [r4, #-48] @ 0xffffffd0 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d8, [r4, #-32] @ 0xffffffe0 │ │ │ │ - mov.w r1, lr, lsl #3 │ │ │ │ - vldr d10, [r4, #-24] @ 0xffffffe8 │ │ │ │ - movs r7, #72 @ 0x48 │ │ │ │ - vldr d7, [r4, #-40] @ 0xffffffd8 │ │ │ │ - mul.w ip, r3, lr │ │ │ │ - vmul.f64 d4, d12, d8 │ │ │ │ - vldr d9, [r4, #-8] │ │ │ │ - vmul.f64 d2, d12, d10 │ │ │ │ - vldr d6, [r4, #-16] │ │ │ │ - vmul.f64 d5, d7, d8 │ │ │ │ - vmul.f64 d11, d7, d10 │ │ │ │ - add.w fp, r5, ip │ │ │ │ - add ip, r6 │ │ │ │ - mov.w r3, lr, lsl #5 │ │ │ │ - adds r0, r5, r1 │ │ │ │ - adds r2, r5, r3 │ │ │ │ - adds r3, r6, r3 │ │ │ │ - vsub.f64 d0, d2, d5 │ │ │ │ - vsub.f64 d3, d4, d11 │ │ │ │ - vadd.f64 d11, d4, d11 │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ - vmul.f64 d4, d10, d9 │ │ │ │ - vldr d13, [fp] │ │ │ │ - vmla.f64 d4, d8, d6 │ │ │ │ - add r1, r6 │ │ │ │ - vmul.f64 d2, d0, d9 │ │ │ │ - vstr d0, [sp, #32] │ │ │ │ - vmla.f64 d2, d11, d6 │ │ │ │ - vmul.f64 d1, d5, d9 │ │ │ │ - vmla.f64 d1, d3, d6 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - vmul.f64 d15, d10, d6 │ │ │ │ + vldr d15, [r4, #-48] @ 0xffffffd0 │ │ │ │ + add.w r0, r7, r7, lsl #2 │ │ │ │ + add.w r4, r4, #48 @ 0x30 │ │ │ │ + vldr d4, [r4, #-88] @ 0xffffffa8 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + vldr d0, [r4, #-80] @ 0xffffffb0 │ │ │ │ + add.w r3, r0, r6 │ │ │ │ + add.w fp, r5, r0 │ │ │ │ + vldr d9, [r4, #-72] @ 0xffffffb8 │ │ │ │ str r3, [sp, #4] │ │ │ │ - str r1, [sp, #12] │ │ │ │ - mov.w r9, #24 │ │ │ │ - str r0, [sp, #8] │ │ │ │ - mov.w sl, #56 @ 0x38 │ │ │ │ - adds r4, #48 @ 0x30 │ │ │ │ - vstr d4, [sp, #24] │ │ │ │ - vmul.f64 d4, d5, d6 │ │ │ │ - vnmls.f64 d15, d8, d9 │ │ │ │ + vldr d7, [r4, #-64] @ 0xffffffc0 │ │ │ │ + vmul.f64 d6, d4, d0 │ │ │ │ + vmul.f64 d5, d15, d0 │ │ │ │ + vldr d11, [r4, #-56] @ 0xffffffc8 │ │ │ │ + vmul.f64 d2, d15, d9 │ │ │ │ + vmul.f64 d10, d4, d9 │ │ │ │ + vsub.f64 d12, d2, d6 │ │ │ │ + vsub.f64 d3, d5, d10 │ │ │ │ + vadd.f64 d10, d5, d10 │ │ │ │ + vadd.f64 d6, d6, d2 │ │ │ │ + vmul.f64 d5, d9, d11 │ │ │ │ + vmul.f64 d2, d12, d11 │ │ │ │ + vmla.f64 d5, d0, d7 │ │ │ │ + vmul.f64 d1, d6, d11 │ │ │ │ + vmla.f64 d2, d10, d7 │ │ │ │ + vmla.f64 d1, d3, d7 │ │ │ │ + vstr d5, [sp, #32] │ │ │ │ + vmul.f64 d5, d9, d7 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d2, d4, d11 │ │ │ │ + vnmls.f64 d5, d0, d11 │ │ │ │ + vmla.f64 d2, d15, d7 │ │ │ │ + vstr d5, [sp, #24] │ │ │ │ + vmul.f64 d5, d6, d7 │ │ │ │ vstr d2, [sp, #96] @ 0x60 │ │ │ │ - vmul.f64 d2, d7, d9 │ │ │ │ - vmla.f64 d2, d12, d6 │ │ │ │ - vnmls.f64 d4, d3, d9 │ │ │ │ - vstr d2, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d2, d7, d6 │ │ │ │ - vnmls.f64 d2, d12, d9 │ │ │ │ - vstr d2, [sp, #112] @ 0x70 │ │ │ │ - vmul.f64 d2, d0, d6 │ │ │ │ - vmov.f64 d0, d2 │ │ │ │ - vnmls.f64 d0, d11, d9 │ │ │ │ - vstr d0, [sp, #120] @ 0x78 │ │ │ │ - vldr d0, [ip] │ │ │ │ - vmul.f64 d2, d4, d0 │ │ │ │ - vmul.f64 d4, d4, d13 │ │ │ │ - vmla.f64 d2, d1, d13 │ │ │ │ - vldr d13, [r5] │ │ │ │ - vnmls.f64 d4, d1, d0 │ │ │ │ - vsub.f64 d1, d13, d2 │ │ │ │ - vldr d13, [r6] │ │ │ │ + vmul.f64 d2, d4, d7 │ │ │ │ + vnmls.f64 d5, d3, d11 │ │ │ │ + vmov.f64 d8, d2 │ │ │ │ + vmul.f64 d2, d12, d7 │ │ │ │ + vnmls.f64 d8, d15, d11 │ │ │ │ + vstr d8, [sp, #104] @ 0x68 │ │ │ │ + vmov.f64 d8, d2 │ │ │ │ + vldr d2, [r3] │ │ │ │ + vnmls.f64 d8, d10, d11 │ │ │ │ + vmul.f64 d2, d5, d2 │ │ │ │ + vstr d8, [sp, #112] @ 0x70 │ │ │ │ + vldr d8, [fp] │ │ │ │ + vmla.f64 d2, d1, d8 │ │ │ │ + vmul.f64 d5, d5, d8 │ │ │ │ + vldr d8, [r3] │ │ │ │ + mov.w r3, r7, lsl #5 │ │ │ │ + add.w r2, r5, r3 │ │ │ │ + add r3, r6 │ │ │ │ + strd r2, r3, [sp, #8] │ │ │ │ + vnmls.f64 d5, d1, d8 │ │ │ │ + vldr d1, [r5] │ │ │ │ + vldr d8, [r6] │ │ │ │ + vsub.f64 d1, d1, d2 │ │ │ │ + vadd.f64 d8, d8, d5 │ │ │ │ + vstr d1, [sp, #120] @ 0x78 │ │ │ │ + vldr d1, [r6] │ │ │ │ + vstr d8, [sp, #144] @ 0x90 │ │ │ │ + vldr d8, [r2] │ │ │ │ + add.w r2, r7, r7, lsl #1 │ │ │ │ + vsub.f64 d1, d1, d5 │ │ │ │ + vldr d5, [r3] │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ + mov.w ip, r2, lsl #4 │ │ │ │ + add.w r1, r6, r3 │ │ │ │ + add.w lr, r5, r3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w r0, r5, ip │ │ │ │ + str r1, [sp, #16] │ │ │ │ + add.w r9, r5, r2 │ │ │ │ + add r2, r6 │ │ │ │ vstr d1, [sp, #128] @ 0x80 │ │ │ │ - vsub.f64 d1, d13, d4 │ │ │ │ - vldr d13, [r5] │ │ │ │ - vadd.f64 d2, d13, d2 │ │ │ │ - vldr d13, [r6] │ │ │ │ + vldr d1, [r5] │ │ │ │ + vadd.f64 d1, d1, d2 │ │ │ │ + vldr d2, [lr] │ │ │ │ vstr d1, [sp, #136] @ 0x88 │ │ │ │ - vldr d1, [r2] │ │ │ │ - mul.w r2, r7, lr │ │ │ │ - vadd.f64 d4, d13, d4 │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ - vstr d2, [sp, #144] @ 0x90 │ │ │ │ - add.w r8, r5, r2 │ │ │ │ - add r2, r6 │ │ │ │ - vstr d4, [sp, #152] @ 0x98 │ │ │ │ - vldr d4, [r3] │ │ │ │ - mul.w r3, r7, lr │ │ │ │ - vldr d0, [r8] │ │ │ │ - adds r7, r5, r3 │ │ │ │ - vmul.f64 d2, d5, d4 │ │ │ │ - vmla.f64 d2, d3, d1 │ │ │ │ - vmul.f64 d1, d5, d1 │ │ │ │ - vnmls.f64 d1, d3, d4 │ │ │ │ - vldr d3, [r0] │ │ │ │ - vldr d4, [r1] │ │ │ │ - adds r1, r6, r3 │ │ │ │ - mov.w r3, lr, lsl #4 │ │ │ │ - adds r0, r5, r3 │ │ │ │ - adds r3, r6, r3 │ │ │ │ - vmul.f64 d5, d7, d4 │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d5, d12, d3 │ │ │ │ - vldr d3, [r2] │ │ │ │ - str r7, [sp, #16] │ │ │ │ - str r3, [sp, #184] @ 0xb8 │ │ │ │ - vnmls.f64 d7, d12, d4 │ │ │ │ - vmul.f64 d4, d9, d3 │ │ │ │ - vmul.f64 d9, d9, d0 │ │ │ │ - vmla.f64 d4, d6, d0 │ │ │ │ - vldr d0, [r1] │ │ │ │ - vldr d12, [sp, #24] │ │ │ │ + vmul.f64 d1, d6, d5 │ │ │ │ + vmla.f64 d1, d3, d8 │ │ │ │ + vmul.f64 d8, d6, d8 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r3, r7 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r8, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ + vnmls.f64 d8, d3, d5 │ │ │ │ + add.w sl, r5, r3 │ │ │ │ + add r3, r6 │ │ │ │ + vmul.f64 d3, d4, d6 │ │ │ │ + vmla.f64 d3, d15, d2 │ │ │ │ + vmul.f64 d2, d4, d2 │ │ │ │ + vldr d4, [r8] │ │ │ │ + vldr d5, [r1] │ │ │ │ + str r0, [sp, #20] │ │ │ │ + vnmls.f64 d2, d15, d6 │ │ │ │ + vmul.f64 d6, d11, d5 │ │ │ │ + vmul.f64 d11, d11, d4 │ │ │ │ + vmla.f64 d6, d7, d4 │ │ │ │ + vldr d4, [sp, #24] │ │ │ │ + vnmls.f64 d11, d7, d5 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r6, ip │ │ │ │ + mov.w ip, r7, lsl #4 │ │ │ │ + vldr d15, [r0] │ │ │ │ + vmul.f64 d5, d4, d15 │ │ │ │ + vstr d15, [sp, #24] │ │ │ │ + vldr d15, [sp, #32] │ │ │ │ + str r0, [sp, #184] @ 0xb8 │ │ │ │ + add.w r0, r5, ip │ │ │ │ + vmla.f64 d5, d15, d7 │ │ │ │ + vmul.f64 d7, d4, d7 │ │ │ │ + vldr d4, [sp, #24] │ │ │ │ str r0, [sp, #24] │ │ │ │ - vnmls.f64 d9, d6, d3 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vmul.f64 d3, d15, d0 │ │ │ │ - mul.w r7, r9, lr │ │ │ │ - str r1, [sp, #20] │ │ │ │ - vmla.f64 d3, d12, d6 │ │ │ │ - vmul.f64 d6, d15, d6 │ │ │ │ - add.w r9, r5, r7 │ │ │ │ - add r7, r6 │ │ │ │ - vnmls.f64 d6, d12, d0 │ │ │ │ - vsub.f64 d12, d2, d4 │ │ │ │ - vadd.f64 d4, d2, d4 │ │ │ │ - vldr d2, [sp, #104] @ 0x68 │ │ │ │ - vsub.f64 d15, d3, d5 │ │ │ │ - vstr d12, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - vstr d4, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d0, d12, d15 │ │ │ │ + vnmls.f64 d7, d15, d4 │ │ │ │ + vsub.f64 d15, d1, d6 │ │ │ │ + vadd.f64 d1, d1, d6 │ │ │ │ + vsub.f64 d4, d5, d3 │ │ │ │ + vadd.f64 d6, d3, d5 │ │ │ │ vstr d15, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d12, d1, d9 │ │ │ │ - vadd.f64 d15, d7, d6 │ │ │ │ - vsub.f64 d9, d1, d9 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vadd.f64 d3, d4, d5 │ │ │ │ - vstr d5, [sp, #80] @ 0x50 │ │ │ │ - vldr d5, [sp, #32] │ │ │ │ - vstr d12, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d12, d12, d15 │ │ │ │ - vadd.f64 d6, d9, d7 │ │ │ │ - vstr d15, [sp, #64] @ 0x40 │ │ │ │ - vstr d9, [sp, #88] @ 0x58 │ │ │ │ - vldr d4, [sp, #120] @ 0x78 │ │ │ │ - vstr d12, [sp, #160] @ 0xa0 │ │ │ │ - vmov.f64 d12, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mov.w r3, lr, lsl #6 │ │ │ │ - vstr d6, [sp, #176] @ 0xb0 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - vldr d6, [r0] │ │ │ │ - mul.w r0, sl, lr │ │ │ │ - vmul.f64 d15, d5, d7 │ │ │ │ + vadd.f64 d15, d15, d4 │ │ │ │ + vadd.f64 d3, d1, d6 │ │ │ │ + vstr d4, [sp, #56] @ 0x38 │ │ │ │ + vstr d6, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d6, d8, d11 │ │ │ │ + vadd.f64 d4, d2, d7 │ │ │ │ + vstr d15, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d15, d8, d11 │ │ │ │ + vsub.f64 d8, d7, d2 │ │ │ │ vstr d3, [sp, #168] @ 0xa8 │ │ │ │ - add.w sl, r5, r0 │ │ │ │ - add r0, r6 │ │ │ │ - vmla.f64 d15, d11, d6 │ │ │ │ - vmul.f64 d6, d5, d6 │ │ │ │ - add r3, r6 │ │ │ │ - vldr d1, [sp, #112] @ 0x70 │ │ │ │ - vldr d3, [sl] │ │ │ │ - str r1, [sp, #32] │ │ │ │ - vnmls.f64 d6, d11, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vmul.f64 d9, d10, d7 │ │ │ │ - vmov.f64 d11, d6 │ │ │ │ - vldr d6, [r9] │ │ │ │ - vmla.f64 d9, d8, d6 │ │ │ │ - vmul.f64 d6, d10, d6 │ │ │ │ - vmov.f64 d10, d6 │ │ │ │ - vldr d6, [sp, #96] @ 0x60 │ │ │ │ - vnmls.f64 d10, d8, d7 │ │ │ │ + vstr d6, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d7, d6, d8 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r6, ip │ │ │ │ + vstr d4, [sp, #72] @ 0x48 │ │ │ │ + mov.w ip, r7, lsl #6 │ │ │ │ + vstr d15, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d15, d15, d4 │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ + str r0, [sp, #32] │ │ │ │ + vstr d7, [sp, #176] @ 0xb0 │ │ │ │ vldr d7, [r0] │ │ │ │ - vmov.f64 d8, d11 │ │ │ │ - vmul.f64 d5, d4, d7 │ │ │ │ - vmla.f64 d5, d6, d3 │ │ │ │ - vmul.f64 d3, d4, d3 │ │ │ │ - vldr d4, [r1] │ │ │ │ - vnmls.f64 d3, d6, d7 │ │ │ │ + add.w r0, r5, ip │ │ │ │ + add ip, r6 │ │ │ │ + vstr d15, [sp, #160] @ 0xa0 │ │ │ │ + vmul.f64 d15, d12, d7 │ │ │ │ + vmul.f64 d12, d12, d6 │ │ │ │ + vnmls.f64 d12, d10, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + vmla.f64 d15, d10, d6 │ │ │ │ + vldr d6, [r9] │ │ │ │ + vmul.f64 d5, d9, d7 │ │ │ │ + vmov.f64 d10, d5 │ │ │ │ + vldr d5, [sp, #40] @ 0x28 │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d10, d0, d6 │ │ │ │ + vmul.f64 d6, d9, d6 │ │ │ │ + vnmls.f64 d6, d0, d7 │ │ │ │ + vldr d7, [sl] │ │ │ │ + vmov.f64 d11, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - vmov.f64 d13, d10 │ │ │ │ - vmul.f64 d7, d1, d6 │ │ │ │ - vmla.f64 d7, d2, d4 │ │ │ │ - vmul.f64 d4, d1, d4 │ │ │ │ - vsub.f64 d1, d15, d5 │ │ │ │ - vadd.f64 d15, d15, d5 │ │ │ │ + vmul.f64 d3, d4, d6 │ │ │ │ + vmla.f64 d3, d5, d7 │ │ │ │ + vmul.f64 d7, d4, d7 │ │ │ │ + vldr d4, [r0] │ │ │ │ + vnmls.f64 d7, d5, d6 │ │ │ │ + vldr d6, [ip] │ │ │ │ + vldr d0, [sp, #104] @ 0x68 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + vldr d2, [sp, #96] @ 0x60 │ │ │ │ + vmul.f64 d5, d0, d6 │ │ │ │ + vadd.f64 d9, d12, d7 │ │ │ │ + vmla.f64 d5, d2, d4 │ │ │ │ + vmul.f64 d4, d0, d4 │ │ │ │ + vmov.f64 d0, d10 │ │ │ │ vnmls.f64 d4, d2, d6 │ │ │ │ - vadd.f64 d10, d11, d3 │ │ │ │ - vsub.f64 d6, d7, d9 │ │ │ │ - vstr d10, [sp, #96] @ 0x60 │ │ │ │ - vldr d11, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d9, d9, d7 │ │ │ │ - vsub.f64 d7, d8, d3 │ │ │ │ - vldr d8, [pc, #544] @ 2d4d0 │ │ │ │ - vadd.f64 d10, d13, d4 │ │ │ │ - vadd.f64 d2, d1, d6 │ │ │ │ - vsub.f64 d4, d4, d13 │ │ │ │ - vsub.f64 d6, d1, d6 │ │ │ │ - vadd.f64 d11, d11, d10 │ │ │ │ - vsub.f64 d5, d2, d0 │ │ │ │ - vadd.f64 d2, d0, d2 │ │ │ │ + vsub.f64 d2, d15, d3 │ │ │ │ + vadd.f64 d15, d15, d3 │ │ │ │ + vsub.f64 d6, d5, d10 │ │ │ │ + vadd.f64 d10, d12, d7 │ │ │ │ + vstr d2, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d7, d12, d7 │ │ │ │ + vldr d12, [pc, #560] @ 2f5b0 │ │ │ │ + vstr d10, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d10, d11, d4 │ │ │ │ + vadd.f64 d2, d2, d6 │ │ │ │ + vsub.f64 d4, d4, d11 │ │ │ │ + vadd.f64 d9, d9, d10 │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d11, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d5, d5, d8 │ │ │ │ - vldr d13, [sp, #128] @ 0x80 │ │ │ │ - vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ vldr d4, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d11, d15, d9 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - vsub.f64 d15, d15, d9 │ │ │ │ - vmov.f64 d0, d13 │ │ │ │ - vldr d1, [sp, #48] @ 0x30 │ │ │ │ - vmls.f64 d0, d2, d8 │ │ │ │ - vsub.f64 d8, d4, d12 │ │ │ │ - vldr d12, [pc, #464] @ 2d4d8 │ │ │ │ - vadd.f64 d2, d13, d2 │ │ │ │ - vldr d13, [sp, #136] @ 0x88 │ │ │ │ + vstr d9, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d9, d0, d5 │ │ │ │ + vldr d0, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d8, d4, d8 │ │ │ │ + vsub.f64 d5, d2, d0 │ │ │ │ + vadd.f64 d2, d0, d2 │ │ │ │ + vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ vmul.f64 d4, d8, d14 │ │ │ │ - vmla.f64 d4, d7, d12 │ │ │ │ + vmul.f64 d5, d5, d12 │ │ │ │ + vldr d12, [sp, #120] @ 0x78 │ │ │ │ + vmla.f64 d4, d7, d13 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ + vmov.f64 d11, d12 │ │ │ │ + vnmls.f64 d7, d8, d13 │ │ │ │ + vmls.f64 d11, d2, d0 │ │ │ │ + vadd.f64 d2, d12, d2 │ │ │ │ + vldr d12, [sp, #96] @ 0x60 │ │ │ │ vstr d2, [fp] │ │ │ │ + vsub.f64 d6, d12, d6 │ │ │ │ + vldr d12, [sp, #56] @ 0x38 │ │ │ │ + vmov.f64 d0, d11 │ │ │ │ + vldr d11, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d2, d0, d5 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - vnmls.f64 d7, d8, d12 │ │ │ │ - vldr d0, [pc, #416] @ 2d4d0 │ │ │ │ + vldr d0, [pc, #428] @ 2f5b0 │ │ │ │ vsub.f64 d8, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vstr d8, [sl] │ │ │ │ vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ vstr d7, [r9] │ │ │ │ vsub.f64 d7, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vmov.f64 d5, d13 │ │ │ │ + vldr d5, [sp, #176] @ 0xb0 │ │ │ │ vstr d7, [r8] │ │ │ │ - vstr d4, [r1] │ │ │ │ - vldr d4, [sp, #176] @ 0xb0 │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ - vsub.f64 d7, d3, d4 │ │ │ │ - vadd.f64 d3, d4, d3 │ │ │ │ - vldr d4, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d2, d4, d1 │ │ │ │ + vstr d4, [lr] │ │ │ │ + vsub.f64 d7, d3, d5 │ │ │ │ + vadd.f64 d3, d5, d3 │ │ │ │ + vldr d4, [sp, #48] @ 0x30 │ │ │ │ + vmov.f64 d5, d11 │ │ │ │ vmls.f64 d5, d3, d8 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vadd.f64 d3, d13, d3 │ │ │ │ - vmov.f64 d1, d0 │ │ │ │ + vsub.f64 d2, d4, d12 │ │ │ │ + vadd.f64 d3, d11, d3 │ │ │ │ + vldr d11, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d12, d15, d9 │ │ │ │ + vsub.f64 d15, d15, d9 │ │ │ │ vmul.f64 d4, d2, d14 │ │ │ │ - vmla.f64 d4, d6, d12 │ │ │ │ - vmul.f64 d6, d6, d14 │ │ │ │ - vstr d3, [ip] │ │ │ │ + vstr d3, [r0] │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vnmls.f64 d6, d2, d12 │ │ │ │ + vadd.f64 d5, d11, d12 │ │ │ │ + vmla.f64 d4, d6, d13 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ + vnmls.f64 d6, d2, d13 │ │ │ │ vsub.f64 d2, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ - vstr d2, [r7] │ │ │ │ - vstr d6, [r0] │ │ │ │ + vldr d3, [sp, #72] @ 0x48 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vstr d6, [r3] │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ - vldr d2, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ - vstr d6, [r1] │ │ │ │ - vldr d6, [sp, #168] @ 0xa8 │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - vadd.f64 d5, d6, d11 │ │ │ │ - vsub.f64 d7, d11, d6 │ │ │ │ + vsub.f64 d7, d12, d11 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vstr d4, [r1] │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vldr d4, [sp, #64] @ 0x40 │ │ │ │ vmov.f64 d6, d2 │ │ │ │ vmls.f64 d6, d5, d8 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vmov.f64 d0, d8 │ │ │ │ - vldr d8, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d5, d2, d5 │ │ │ │ - vsub.f64 d4, d3, d8 │ │ │ │ - vldr d3, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ + vldr d3, [sp, #104] @ 0x68 │ │ │ │ vstr d5, [r5] │ │ │ │ vsub.f64 d12, d3, d10 │ │ │ │ - vldr d10, [pc, #216] @ 2d4d8 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vmul.f64 d3, d12, d14 │ │ │ │ - vnmls.f64 d3, d4, d10 │ │ │ │ + vnmls.f64 d3, d4, d13 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ - vmla.f64 d4, d12, d10 │ │ │ │ + vmla.f64 d4, d12, d13 │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vstr d2, [r2] │ │ │ │ - vstr d4, [r7] │ │ │ │ - vstr d7, [r0] │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ - vstr d3, [r0] │ │ │ │ - vldr d8, [sp, #104] @ 0x68 │ │ │ │ - vldr d7, [sp, #160] @ 0xa0 │ │ │ │ - vldr d2, [sp, #152] @ 0x98 │ │ │ │ - vldr d3, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d4, d7, d8 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + ldrd r0, r2, [sp, #20] │ │ │ │ vldr d5, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d6, d8, d7 │ │ │ │ - vmov.f64 d7, d2 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - vsub.f64 d5, d3, d5 │ │ │ │ + vldr d2, [sp, #144] @ 0x90 │ │ │ │ + vstr d4, [r0] │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ + vstr d7, [r2] │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d5, d1, d5 │ │ │ │ + vldr d7, [sp, #160] @ 0xa0 │ │ │ │ + ldr r0, [sp, #184] @ 0xb8 │ │ │ │ + vstr d3, [r2] │ │ │ │ vmul.f64 d3, d15, d14 │ │ │ │ - vmls.f64 d7, d4, d0 │ │ │ │ - vadd.f64 d4, d2, d4 │ │ │ │ - vmul.f64 d6, d6, d1 │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ - vnmls.f64 d3, d5, d10 │ │ │ │ + ldr r2, [sp, #308] @ 0x134 │ │ │ │ + vsub.f64 d6, d4, d7 │ │ │ │ + vadd.f64 d4, d7, d4 │ │ │ │ + vmov.f64 d7, d2 │ │ │ │ + vnmls.f64 d3, d5, d13 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ - vmla.f64 d5, d15, d10 │ │ │ │ + vmls.f64 d7, d4, d8 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ + vadd.f64 d4, d2, d4 │ │ │ │ + vmla.f64 d5, d15, d13 │ │ │ │ vstr d4, [r6] │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d2, d5, d4 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #184] @ 0xb8 │ │ │ │ - vstr d4, [r1] │ │ │ │ - vstr d6, [r2] │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d2, [r3] │ │ │ │ ldr r3, [sp, #192] @ 0xc0 │ │ │ │ - ldr r2, [sp, #308] @ 0x134 │ │ │ │ + vstr d4, [r0] │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ add r5, r3 │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ - eor.w lr, lr, r3 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vstr d7, [ip] │ │ │ │ + eor.w r7, r7, r3 │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 2cff8 │ │ │ │ + bne.w 2f0a8 │ │ │ │ add sp, #204 @ 0xcc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ - b.w ff4d5c02 │ │ │ │ - b.n 2dbc6 │ │ │ │ + b.w ff4d7ce2 │ │ │ │ + b.n 2fca6 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - strb r7, [r7, r3] │ │ │ │ - asrs r4, r0, #13 │ │ │ │ - ldr r6, [r1, #112] @ 0x70 │ │ │ │ - subs r7, #238 @ 0xee │ │ │ │ │ │ │ │ -0002d4e0 : │ │ │ │ - ldr r2, [pc, #8] @ (2d4ec ) │ │ │ │ - ldr r1, [pc, #12] @ (2d4f0 ) │ │ │ │ +0002f5b8 : │ │ │ │ + ldr r2, [pc, #8] @ (2f5c4 ) │ │ │ │ + ldr r1, [pc, #12] @ (2f5c8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - @ instruction: 0xe8c80006 │ │ │ │ - @ instruction: 0xfabfffff │ │ │ │ + adds r7, #240 @ 0xf0 │ │ │ │ + movs r7, r0 │ │ │ │ + @ instruction: 0xfa77ffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov sl, r0 │ │ │ │ - mov fp, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r0 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w sp, sp, #604 @ 0x25c │ │ │ │ - ldr r1, [pc, #60] @ (2d548 ) │ │ │ │ - mov r4, r3 │ │ │ │ - ldr r0, [sp, #708] @ 0x2c4 │ │ │ │ - add r1, pc │ │ │ │ - ldr r3, [sp, #704] @ 0x2c0 │ │ │ │ + ldrd r3, r0, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r1, [pc, #64] @ (2f638 ) │ │ │ │ cmp r3, r0 │ │ │ │ - bge.w 2e1a0 │ │ │ │ + add r1, pc │ │ │ │ + bge.w 302c0 │ │ │ │ ldr r0, [sp, #712] @ 0x2c8 │ │ │ │ - adds r3, #1 │ │ │ │ - vldr d13, [pc, #24] @ 2d538 │ │ │ │ - add.w r9, r2, r3, lsl #6 │ │ │ │ - vldr d11, [pc, #24] @ 2d540 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + add.w sl, r2, r3, lsl #6 │ │ │ │ + vldr d13, [pc, #28] @ 2f628 │ │ │ │ + vldr d11, [pc, #32] @ 2f630 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ str r0, [sp, #592] @ 0x250 │ │ │ │ - ldr r0, [pc, #28] @ (2d54c ) │ │ │ │ + ldr r0, [pc, #32] @ (2f63c ) │ │ │ │ ldr r1, [r1, r0] │ │ │ │ + str r7, [sp, #0] │ │ │ │ str r3, [sp, #588] @ 0x24c │ │ │ │ ldr r1, [r1, #0] │ │ │ │ str r1, [sp, #596] @ 0x254 │ │ │ │ - b.n 2d554 │ │ │ │ + b.n 2f646 │ │ │ │ + nop │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - asrs r6, r6, #26 │ │ │ │ + str r2, [r1, #92] @ 0x5c │ │ │ │ movs r7, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #588] @ 0x24c │ │ │ │ - vldr d14, [r9, #-48] @ 0xffffffd0 │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - vldr d7, [r9, #-64] @ 0xffffffc0 │ │ │ │ - movs r5, #40 @ 0x28 │ │ │ │ - vldr d15, [r9, #-40] @ 0xffffffd8 │ │ │ │ - mov.w ip, #136 @ 0x88 │ │ │ │ - vldr d5, [r9, #-24] @ 0xffffffe8 │ │ │ │ - mul.w r3, r3, r4 │ │ │ │ + vldr d7, [sl, #-64] @ 0xffffffc0 │ │ │ │ + add.w r3, r7, r7, lsl #2 │ │ │ │ + add.w sl, sl, #64 @ 0x40 │ │ │ │ + vldr d14, [sl, #-112] @ 0xffffff90 │ │ │ │ + mov.w r1, r3, lsl #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d15, [sl, #-104] @ 0xffffff98 │ │ │ │ + add.w r2, fp, r1 │ │ │ │ + add.w r0, r6, r1 │ │ │ │ + add.w ip, r6, r3 │ │ │ │ + add.w r9, fp, r3 │ │ │ │ + vldr d2, [sl, #-96] @ 0xffffffa0 │ │ │ │ + add.w r3, r9, r1 │ │ │ │ + add.w r5, ip, r1 │ │ │ │ vmul.f64 d6, d7, d14 │ │ │ │ - vldr d7, [r9, #-56] @ 0xffffffc8 │ │ │ │ - vldr d2, [r9, #-32] @ 0xffffffe0 │ │ │ │ - add.w r2, sl, r3 │ │ │ │ - add.w r1, fp, r3 │ │ │ │ - add.w r9, r9, #64 @ 0x40 │ │ │ │ + vldr d7, [sl, #-120] @ 0xffffff88 │ │ │ │ + vldr d5, [sl, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d10, d7, d14 │ │ │ │ vmul.f64 d9, d7, d15 │ │ │ │ - vldr d7, [r9, #-128] @ 0xffffff80 │ │ │ │ + vldr d7, [sl, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d4, d7, d15 │ │ │ │ - vldr d7, [r9, #-120] @ 0xffffff88 │ │ │ │ + vldr d7, [sl, #-120] @ 0xffffff88 │ │ │ │ vsub.f64 d12, d6, d9 │ │ │ │ vadd.f64 d9, d6, d9 │ │ │ │ - vmul.f64 d5, d7, d5 │ │ │ │ - vldr d7, [r9, #-88] @ 0xffffffa8 │ │ │ │ vadd.f64 d3, d10, d4 │ │ │ │ + vmul.f64 d5, d7, d5 │ │ │ │ + vldr d7, [sl, #-88] @ 0xffffffa8 │ │ │ │ vsub.f64 d10, d4, d10 │ │ │ │ - vldr d4, [r9, #-88] @ 0xffffffa8 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ + vldr d4, [sl, #-88] @ 0xffffffa8 │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ vmul.f64 d3, d14, d7 │ │ │ │ - vldr d7, [r9, #-128] @ 0xffffff80 │ │ │ │ + vldr d7, [sl, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d0, d15, d4 │ │ │ │ vmul.f64 d1, d7, d4 │ │ │ │ - vldr d7, [r9, #-128] @ 0xffffff80 │ │ │ │ - vldr d4, [r9, #-96] @ 0xffffffa0 │ │ │ │ + vldr d7, [sl, #-128] @ 0xffffff80 │ │ │ │ + vldr d4, [sl, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ - vldr d7, [r9, #-120] @ 0xffffff88 │ │ │ │ + vldr d7, [sl, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d4, d15, d4 │ │ │ │ vmul.f64 d2, d7, d2 │ │ │ │ - vldr d7, [r9, #-96] @ 0xffffffa0 │ │ │ │ + vldr d7, [sl, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d8, d14, d7 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ + vstr d7, [sp, #32] │ │ │ │ vadd.f64 d7, d0, d8 │ │ │ │ vsub.f64 d0, d8, d0 │ │ │ │ - vstr d7, [sp, #360] @ 0x168 │ │ │ │ + vstr d0, [sp, #152] @ 0x98 │ │ │ │ + vstr d7, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d7, d3, d4 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ - vstr d0, [sp, #144] @ 0x90 │ │ │ │ - vstr d7, [sp, #136] @ 0x88 │ │ │ │ + vstr d7, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d7, d1, d2 │ │ │ │ vsub.f64 d2, d1, d2 │ │ │ │ vadd.f64 d1, d5, d6 │ │ │ │ - vldr d5, [r9, #-88] @ 0xffffffa8 │ │ │ │ - vldr d6, [r9, #-96] @ 0xffffffa0 │ │ │ │ - vstr d4, [sp, #368] @ 0x170 │ │ │ │ - vmul.f64 d5, d9, d5 │ │ │ │ - vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vldr d6, [sl, #-96] @ 0xffffffa0 │ │ │ │ + vldr d5, [sl, #-88] @ 0xffffffa8 │ │ │ │ + vstr d2, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ - vstr d1, [sp, #48] @ 0x30 │ │ │ │ + vstr d4, [sp, #352] @ 0x160 │ │ │ │ + vstr d1, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d5, d9, d5 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r9, #-96] @ 0xffffffa0 │ │ │ │ - vstr d5, [sp, #96] @ 0x60 │ │ │ │ + vldr d6, [sl, #-96] @ 0xffffffa0 │ │ │ │ + vstr d5, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d5, d9, d6 │ │ │ │ - vldr d6, [r9, #-88] @ 0xffffffa8 │ │ │ │ + vldr d6, [sl, #-88] @ 0xffffffa8 │ │ │ │ vstr d4, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ vsub.f64 d8, d5, d6 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ - vldr d5, [r9, #-96] @ 0xffffffa0 │ │ │ │ - vstr d6, [sp, #104] @ 0x68 │ │ │ │ + vldr d5, [sl, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d1, d12, d5 │ │ │ │ + vstr d6, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #184] @ 0xb8 │ │ │ │ - vldr d8, [sp, #8] │ │ │ │ - vldr d5, [r9, #-88] @ 0xffffffa8 │ │ │ │ - vldr d0, [r9, #-72] @ 0xffffffb8 │ │ │ │ - vstr d12, [sp] │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ + vstr d12, [sp, #8] │ │ │ │ + vldr d5, [sl, #-88] @ 0xffffffa8 │ │ │ │ + str r2, [sp, #28] │ │ │ │ + vldr d0, [sl, #-72] @ 0xffffffb8 │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d4, d12, d5 │ │ │ │ vmul.f64 d3, d8, d5 │ │ │ │ - vldr d5, [r9, #-96] @ 0xffffffa0 │ │ │ │ - vldr d12, [r9, #-80] @ 0xffffffb0 │ │ │ │ - str r2, [sp, #16] │ │ │ │ + vldr d5, [sl, #-96] @ 0xffffffa0 │ │ │ │ + vldr d12, [sl, #-80] @ 0xffffffb0 │ │ │ │ vmul.f64 d5, d8, d5 │ │ │ │ vadd.f64 d2, d1, d3 │ │ │ │ vsub.f64 d3, d1, d3 │ │ │ │ vmul.f64 d1, d8, d0 │ │ │ │ - str r1, [sp, #20] │ │ │ │ vsub.f64 d6, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vstr d3, [sp, #112] @ 0x70 │ │ │ │ - vldr d3, [r9, #-120] @ 0xffffff88 │ │ │ │ - vstr d5, [sp, #120] @ 0x78 │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vstr d3, [sp, #120] @ 0x78 │ │ │ │ + vldr d3, [sl, #-120] @ 0xffffff88 │ │ │ │ + vstr d5, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d5, d6, d0 │ │ │ │ - vmla.f64 d5, d2, d12 │ │ │ │ vmla.f64 d1, d4, d12 │ │ │ │ + vmla.f64 d5, d2, d12 │ │ │ │ vstr d5, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d5, d10, d12 │ │ │ │ vnmls.f64 d5, d9, d0 │ │ │ │ - vstr d5, [sp, #80] @ 0x50 │ │ │ │ + vstr d5, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d5, d8, d12 │ │ │ │ vnmls.f64 d5, d4, d0 │ │ │ │ - vldr d4, [r9, #-128] @ 0xffffff80 │ │ │ │ - vstr d5, [sp, #32] │ │ │ │ + vldr d4, [sl, #-128] @ 0xffffff80 │ │ │ │ + vstr d5, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d5, d10, d0 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ vmla.f64 d8, d9, d12 │ │ │ │ - vstr d8, [sp, #88] @ 0x58 │ │ │ │ - vldr d8, [r9, #-120] @ 0xffffff88 │ │ │ │ + vstr d8, [sp, #96] @ 0x60 │ │ │ │ + vldr d8, [sl, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d5, d8, d12 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ vmul.f64 d5, d15, d12 │ │ │ │ vnmls.f64 d8, d4, d0 │ │ │ │ - vstr d8, [sp, #64] @ 0x40 │ │ │ │ + vstr d8, [sp, #72] @ 0x48 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ vmul.f64 d5, d6, d12 │ │ │ │ vnmls.f64 d8, d14, d0 │ │ │ │ vmov.f64 d4, d5 │ │ │ │ vmul.f64 d5, d3, d0 │ │ │ │ + vnmls.f64 d4, d2, d0 │ │ │ │ vmov.f64 d3, d5 │ │ │ │ vmul.f64 d5, d15, d0 │ │ │ │ - vnmls.f64 d4, d2, d0 │ │ │ │ vstr d8, [sp, #200] @ 0xc8 │ │ │ │ - vldr d8, [r9, #-128] @ 0xffffff80 │ │ │ │ + vldr d8, [sl, #-128] @ 0xffffff80 │ │ │ │ + vstr d4, [sp, #192] @ 0xc0 │ │ │ │ + vldr d4, [r2] │ │ │ │ vmla.f64 d3, d8, d12 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ + vldr d5, [r0] │ │ │ │ vmla.f64 d8, d14, d12 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vstr d4, [sp, #192] @ 0xc0 │ │ │ │ - vldr d4, [r2] │ │ │ │ - mul.w r2, r5, r4 │ │ │ │ - add.w r7, fp, r2 │ │ │ │ - add.w r8, sl, r2 │ │ │ │ - add.w r5, r8, r3 │ │ │ │ - adds r6, r7, r3 │ │ │ │ - lsls r2, r4, #6 │ │ │ │ - vstr d3, [sp, #72] @ 0x48 │ │ │ │ + vstr d3, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d3, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vstr d8, [sp, #376] @ 0x178 │ │ │ │ - vldr d8, [sp, #24] │ │ │ │ - add.w r1, sl, r2 │ │ │ │ - str r5, [sp, #24] │ │ │ │ - add r2, fp │ │ │ │ - adds r0, r1, r3 │ │ │ │ + vstr d8, [sp, #360] @ 0x168 │ │ │ │ + vldr d8, [sp, #32] │ │ │ │ + str r3, [sp, #32] │ │ │ │ vnmls.f64 d7, d8, d5 │ │ │ │ - vldr d5, [r8] │ │ │ │ + vldr d5, [r9] │ │ │ │ vmla.f64 d3, d8, d4 │ │ │ │ - vstr d7, [sp, #56] @ 0x38 │ │ │ │ - vldr d7, [r7] │ │ │ │ + vstr d7, [sp] │ │ │ │ + vldr d7, [ip] │ │ │ │ vmul.f64 d4, d6, d7 │ │ │ │ vmla.f64 d4, d2, d5 │ │ │ │ vmul.f64 d5, d6, d5 │ │ │ │ - vldr d6, [r5] │ │ │ │ - adds r5, r2, r3 │ │ │ │ - str r6, [sp, #128] @ 0x80 │ │ │ │ + vldr d6, [r3] │ │ │ │ + str r5, [sp, #44] @ 0x2c │ │ │ │ + mov.w r3, r7, lsl #6 │ │ │ │ + add.w r2, fp, r3 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + add.w r4, r2, r1 │ │ │ │ vnmls.f64 d5, d2, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r0, r1 │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ + str r5, [sp, #136] @ 0x88 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ vmul.f64 d2, d2, d7 │ │ │ │ - vldr d7, [sp, #32] │ │ │ │ + vldr d7, [sp, #48] @ 0x30 │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ vmla.f64 d2, d1, d6 │ │ │ │ - str r1, [sp, #32] │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ - vldr d7, [sl] │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ + vldr d7, [fp] │ │ │ │ vnmls.f64 d6, d1, d8 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ vadd.f64 d1, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ - vstr d7, [sp, #208] @ 0xd0 │ │ │ │ + vstr d7, [sp, #400] @ 0x190 │ │ │ │ vadd.f64 d7, d8, d1 │ │ │ │ - vldr d8, [sp, #56] @ 0x38 │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ - vstr d7, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d7, [fp] │ │ │ │ + vldr d8, [sp] │ │ │ │ + vstr d7, [sp, #408] @ 0x198 │ │ │ │ + vldr d7, [r6] │ │ │ │ vsub.f64 d1, d7, d8 │ │ │ │ - vsub.f64 d7, d1, d4 │ │ │ │ - vadd.f64 d2, d1, d4 │ │ │ │ + vadd.f64 d7, d1, d4 │ │ │ │ + vsub.f64 d2, d1, d4 │ │ │ │ + vstr d2, [sp, #416] @ 0x1a0 │ │ │ │ vstr d7, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d7, [sl] │ │ │ │ - vstr d2, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d2, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [fp] │ │ │ │ vsub.f64 d4, d7, d3 │ │ │ │ + vldr d7, [r6] │ │ │ │ vsub.f64 d3, d5, d6 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vsub.f64 d7, d4, d3 │ │ │ │ - vadd.f64 d1, d4, d3 │ │ │ │ - vstr d7, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d7, [fp] │ │ │ │ - vstr d1, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d1, [sp, #48] @ 0x30 │ │ │ │ + vldr d5, [r2] │ │ │ │ + mov.w r2, r7, lsl #4 │ │ │ │ + add.w r3, r2, r7 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d4, d6, d7 │ │ │ │ + vadd.f64 d1, d4, d3 │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ + vstr d2, [sp, #432] @ 0x1b0 │ │ │ │ + vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d6, d7, d6 │ │ │ │ - vstr d4, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d4, [sp, #40] @ 0x28 │ │ │ │ - vstr d6, [sp, #216] @ 0xd8 │ │ │ │ - vldr d6, [r2] │ │ │ │ + vstr d1, [sp, #440] @ 0x1b8 │ │ │ │ vmul.f64 d8, d4, d5 │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ - mul.w r2, ip, r4 │ │ │ │ - mov.w ip, #56 @ 0x38 │ │ │ │ + vldr d1, [sp, #64] @ 0x40 │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ + vstr d2, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + vldr d2, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d7, d4, d6 │ │ │ │ vldr d4, [r5] │ │ │ │ - vmla.f64 d7, d1, d5 │ │ │ │ - vldr d5, [r0] │ │ │ │ vnmls.f64 d8, d1, d6 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ + add.w r5, fp, r3 │ │ │ │ + str r5, [sp, #72] @ 0x48 │ │ │ │ + vmla.f64 d7, d1, d5 │ │ │ │ + vldr d5, [r4] │ │ │ │ + mov.w r4, r7, lsl #3 │ │ │ │ vmul.f64 d6, d2, d4 │ │ │ │ - add.w r6, sl, r2 │ │ │ │ - add r2, fp │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + vldr d1, [sp, #80] @ 0x50 │ │ │ │ + sub.w r3, r4, r7 │ │ │ │ + add.w r8, fp, r4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ vmla.f64 d6, d1, d5 │ │ │ │ vmul.f64 d5, d2, d5 │ │ │ │ vnmls.f64 d5, d1, d4 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d6, d7, d6 │ │ │ │ vadd.f64 d1, d8, d5 │ │ │ │ - vstr d3, [sp, #224] @ 0xe0 │ │ │ │ - vstr d6, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d8, d8, d5 │ │ │ │ - vstr d1, [sp, #240] @ 0xf0 │ │ │ │ - vldr d6, [r6] │ │ │ │ - vldr d7, [r2] │ │ │ │ - vldr d1, [sp, #80] @ 0x50 │ │ │ │ - vldr d5, [sp, #88] @ 0x58 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ - mul.w r2, ip, r4 │ │ │ │ + vstr d3, [sp, #208] @ 0xd0 │ │ │ │ + vstr d1, [sp, #224] @ 0xe0 │ │ │ │ + vstr d6, [sp, #288] @ 0x120 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, fp, r3 │ │ │ │ + add r3, r6 │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov r0, r7 │ │ │ │ + mov.w r7, #104 @ 0x68 │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ + str r5, [sp, #88] @ 0x58 │ │ │ │ + vldr d5, [sp, #96] @ 0x60 │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ + vldr d3, [r3] │ │ │ │ + mul.w r3, r7, r0 │ │ │ │ vmul.f64 d4, d1, d7 │ │ │ │ - vldr d2, [sp, #104] @ 0x68 │ │ │ │ + vldr d2, [sp, #112] @ 0x70 │ │ │ │ vmla.f64 d4, d5, d6 │ │ │ │ - add.w r5, fp, r2 │ │ │ │ vmul.f64 d6, d1, d6 │ │ │ │ - add.w r1, sl, r2 │ │ │ │ - vldr d1, [sp, #96] @ 0x60 │ │ │ │ - mov.w ip, #104 @ 0x68 │ │ │ │ - vldr d3, [r5] │ │ │ │ - str r5, [sp, #88] @ 0x58 │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ + vldr d7, [r5] │ │ │ │ + mov r5, r0 │ │ │ │ vmul.f64 d5, d1, d3 │ │ │ │ - mul.w r2, ip, r4 │ │ │ │ - mov.w ip, #24 │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ + add.w r0, fp, r3 │ │ │ │ + add r3, r6 │ │ │ │ + mov r7, r5 │ │ │ │ + str r0, [sp, #104] @ 0x68 │ │ │ │ + str r3, [sp, #112] @ 0x70 │ │ │ │ vmla.f64 d5, d2, d7 │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ - add.w r0, fp, r2 │ │ │ │ - add.w r6, sl, r2 │ │ │ │ - mul.w r2, ip, r4 │ │ │ │ - str r6, [sp, #96] @ 0x60 │ │ │ │ - str r0, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - add.w r5, sl, r2 │ │ │ │ + vldr d2, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - vadd.f64 d2, d6, d7 │ │ │ │ + vstr d1, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vstr d1, [sp, #232] @ 0xe8 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d1, [sp, #120] @ 0x78 │ │ │ │ - vstr d5, [sp, #280] @ 0x118 │ │ │ │ - vstr d6, [sp, #312] @ 0x138 │ │ │ │ - vldr d5, [sp, #112] @ 0x70 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r5, r5, lsl #1 │ │ │ │ + vstr d1, [sp] │ │ │ │ + vldr d1, [sp, #128] @ 0x80 │ │ │ │ + vstr d5, [sp, #264] @ 0x108 │ │ │ │ + vldr d5, [sp, #120] @ 0x78 │ │ │ │ + vstr d6, [sp, #296] @ 0x128 │ │ │ │ + vldr d6, [r0] │ │ │ │ + mov.w r0, r3, lsl #3 │ │ │ │ vmul.f64 d4, d1, d7 │ │ │ │ - vldr d6, [r6] │ │ │ │ - add.w r6, fp, r2 │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - vstr d2, [sp, #152] @ 0x98 │ │ │ │ - vldr d2, [sp, #136] @ 0x88 │ │ │ │ + add.w r5, fp, r0 │ │ │ │ + add r0, r6 │ │ │ │ + vldr d3, [r0] │ │ │ │ + str r5, [sp, #120] @ 0x78 │ │ │ │ + str r0, [sp, #128] @ 0x80 │ │ │ │ + mov.w r0, r3, lsl #5 │ │ │ │ vmla.f64 d4, d5, d6 │ │ │ │ vmul.f64 d6, d1, d6 │ │ │ │ - vldr d3, [r6] │ │ │ │ - mul.w r2, r4, r2 │ │ │ │ - str r6, [sp, #120] @ 0x78 │ │ │ │ - add.w r1, sl, r2 │ │ │ │ - add r2, fp │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ vldr d7, [r5] │ │ │ │ vmul.f64 d5, d15, d3 │ │ │ │ - str r2, [sp, #584] @ 0x248 │ │ │ │ - str r5, [sp, #112] @ 0x70 │ │ │ │ + add.w r5, fp, r0 │ │ │ │ + add r0, r6 │ │ │ │ + str r5, [sp, #140] @ 0x8c │ │ │ │ + str r0, [sp, #584] @ 0x248 │ │ │ │ vmla.f64 d5, d14, d7 │ │ │ │ vmul.f64 d7, d15, d7 │ │ │ │ - str r1, [sp, #132] @ 0x84 │ │ │ │ vnmls.f64 d7, d14, d3 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r1] │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, fp, r2 │ │ │ │ + add r2, r6 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - lsls r2, r4, #4 │ │ │ │ - add.w r6, fp, r2 │ │ │ │ - add.w r5, sl, r2 │ │ │ │ - lsls r2, r4, #5 │ │ │ │ + vldr d7, [r0] │ │ │ │ vstr d3, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d3, d2, d7 │ │ │ │ - add.w r1, sl, r2 │ │ │ │ - add r2, fp │ │ │ │ vmov.f64 d14, d3 │ │ │ │ - vldr d3, [sp, #144] @ 0x90 │ │ │ │ - str r5, [sp, #136] @ 0x88 │ │ │ │ - vldr d15, [sp, #224] @ 0xe0 │ │ │ │ + vldr d3, [sp, #152] @ 0x98 │ │ │ │ + str r5, [sp, #144] @ 0x90 │ │ │ │ + vldr d15, [sp, #208] @ 0xd0 │ │ │ │ + str r2, [sp, #152] @ 0x98 │ │ │ │ vmla.f64 d14, d3, d5 │ │ │ │ vmul.f64 d5, d2, d5 │ │ │ │ - vldr d2, [r6] │ │ │ │ - str r6, [sp, #144] @ 0x90 │ │ │ │ + vldr d2, [r2] │ │ │ │ + mov.w r2, r7, lsl #5 │ │ │ │ + add.w r0, fp, r2 │ │ │ │ + add r2, r6 │ │ │ │ vnmls.f64 d5, d3, d7 │ │ │ │ vldr d7, [r5] │ │ │ │ + add.w r5, r0, r1 │ │ │ │ vmul.f64 d3, d10, d2 │ │ │ │ - adds r5, r2, r3 │ │ │ │ vmla.f64 d3, d9, d7 │ │ │ │ vmul.f64 d7, d10, d7 │ │ │ │ vnmls.f64 d7, d9, d2 │ │ │ │ vldr d9, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d2, d14, d3 │ │ │ │ vadd.f64 d10, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d14, d3 │ │ │ │ vsub.f64 d14, d15, d1 │ │ │ │ - vadd.f64 d15, d15, d1 │ │ │ │ - vstr d7, [sp, #320] @ 0x140 │ │ │ │ - vldr d7, [sp, #232] @ 0xe8 │ │ │ │ - vstr d14, [sp, #224] @ 0xe0 │ │ │ │ - vstr d15, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d1, d15, d1 │ │ │ │ + vstr d14, [sp, #208] @ 0xd0 │ │ │ │ + vstr d7, [sp, #304] @ 0x130 │ │ │ │ + vldr d7, [sp, #216] @ 0xd8 │ │ │ │ + vstr d1, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d3, d2, d7 │ │ │ │ - vadd.f64 d1, d7, d2 │ │ │ │ + vadd.f64 d15, d7, d2 │ │ │ │ vadd.f64 d7, d8, d4 │ │ │ │ vsub.f64 d8, d8, d4 │ │ │ │ vadd.f64 d14, d14, d3 │ │ │ │ - vstr d3, [sp, #232] @ 0xe8 │ │ │ │ - vldr d3, [sp, #240] @ 0xf0 │ │ │ │ - vadd.f64 d2, d15, d1 │ │ │ │ - vstr d1, [sp, #272] @ 0x110 │ │ │ │ - vldr d15, [sp, #304] @ 0x130 │ │ │ │ + vstr d3, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d1, d1, d15 │ │ │ │ + vldr d3, [sp, #224] @ 0xe0 │ │ │ │ + vstr d15, [sp, #256] @ 0x100 │ │ │ │ + vldr d15, [sp, #288] @ 0x120 │ │ │ │ + vstr d8, [sp, #280] @ 0x118 │ │ │ │ vstr d14, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d14, d3, d9 │ │ │ │ - vstr d2, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d8, [sp, #296] @ 0x128 │ │ │ │ - vstr d14, [sp, #240] @ 0xf0 │ │ │ │ - vldr d14, [sp, #152] @ 0x98 │ │ │ │ + vstr d14, [sp, #224] @ 0xe0 │ │ │ │ + vldr d14, [sp] │ │ │ │ + vstr d1, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d14, d10, d14 │ │ │ │ vmov.f64 d9, d14 │ │ │ │ - vldr d14, [sp, #240] @ 0xf0 │ │ │ │ - vstr d9, [sp, #248] @ 0xf8 │ │ │ │ + vldr d14, [sp, #224] @ 0xe0 │ │ │ │ + vstr d9, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d9, d14, d9 │ │ │ │ - vldr d14, [sp, #152] @ 0x98 │ │ │ │ - vstr d9, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d14, [sp] │ │ │ │ vadd.f64 d10, d14, d10 │ │ │ │ + vldr d14, [sp, #264] @ 0x108 │ │ │ │ + vstr d7, [sp, #264] @ 0x108 │ │ │ │ + vstr d9, [sp, #472] @ 0x1d8 │ │ │ │ vldr d9, [sp, #160] @ 0xa0 │ │ │ │ - vldr d14, [sp, #280] @ 0x118 │ │ │ │ - vstr d7, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d9, d3, d9 │ │ │ │ vadd.f64 d1, d14, d5 │ │ │ │ vsub.f64 d14, d5, d14 │ │ │ │ - vstr d9, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d9, d9, d10 │ │ │ │ + vadd.f64 d9, d3, d9 │ │ │ │ vadd.f64 d5, d8, d14 │ │ │ │ vadd.f64 d8, d15, d6 │ │ │ │ - vsub.f64 d6, d15, d6 │ │ │ │ - vstr d1, [sp, #288] @ 0x120 │ │ │ │ + vsub.f64 d15, d15, d6 │ │ │ │ + vstr d9, [sp, #240] @ 0xf0 │ │ │ │ + vadd.f64 d9, d9, d10 │ │ │ │ + vstr d1, [sp, #272] @ 0x110 │ │ │ │ + vmov.f64 d6, d15 │ │ │ │ vstr d9, [sp, #480] @ 0x1e0 │ │ │ │ vadd.f64 d9, d7, d1 │ │ │ │ + vldr d7, [sp, #304] @ 0x130 │ │ │ │ vstr d5, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d7, [sp, #320] @ 0x140 │ │ │ │ - vldr d5, [sp, #312] @ 0x138 │ │ │ │ + vldr d5, [sp, #296] @ 0x128 │ │ │ │ vstr d9, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d8, [sp, #304] @ 0x130 │ │ │ │ + vstr d8, [sp, #288] @ 0x120 │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vstr d6, [sp, #304] @ 0x130 │ │ │ │ + vldr d6, [r2] │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vstr d6, [sp, #320] @ 0x140 │ │ │ │ + str r7, [sp, #0] │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + add.w r7, r8, r1 │ │ │ │ + str r5, [sp, #8] │ │ │ │ + str r7, [sp, #160] @ 0xa0 │ │ │ │ vldr d1, [sp, #192] @ 0xc0 │ │ │ │ - vadd.f64 d4, d8, d2 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - vldr d6, [r2] │ │ │ │ - vstr d7, [sp, #328] @ 0x148 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vstr d4, [sp, #512] @ 0x200 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vstr d5, [sp, #520] @ 0x208 │ │ │ │ + vadd.f64 d15, d15, d7 │ │ │ │ + vadd.f64 d8, d8, d2 │ │ │ │ + vstr d2, [sp, #296] @ 0x128 │ │ │ │ + vstr d7, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d5, d3, d6 │ │ │ │ - str r1, [sp, #0] │ │ │ │ - add r1, r3 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vldr d2, [sp, #168] @ 0xa8 │ │ │ │ + vldr d9, [sp, #176] @ 0xb0 │ │ │ │ + vstr d15, [sp, #520] @ 0x208 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d7, d3, d7 │ │ │ │ - vldr d3, [r5] │ │ │ │ - vstr d2, [sp, #312] @ 0x138 │ │ │ │ - vldr d2, [sp, #168] @ 0xa8 │ │ │ │ + vstr d8, [sp, #512] @ 0x200 │ │ │ │ vnmls.f64 d7, d4, d6 │ │ │ │ - vldr d4, [r1] │ │ │ │ + vldr d4, [r5] │ │ │ │ + add.w r5, r2, r1 │ │ │ │ + vldr d3, [r5] │ │ │ │ + str r5, [sp, #16] │ │ │ │ + add.w r5, r6, r4 │ │ │ │ vmul.f64 d6, d1, d3 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - lsls r1, r4, #3 │ │ │ │ - vldr d9, [sp, #176] @ 0xb0 │ │ │ │ vmla.f64 d6, d2, d4 │ │ │ │ vmul.f64 d4, d1, d4 │ │ │ │ - add.w r6, fp, r1 │ │ │ │ - add.w lr, sl, r1 │ │ │ │ - adds r0, r6, r3 │ │ │ │ - add.w r1, lr, r3 │ │ │ │ vldr d1, [sp, #184] @ 0xb8 │ │ │ │ vnmls.f64 d4, d2, d3 │ │ │ │ - str r1, [sp, #160] @ 0xa0 │ │ │ │ - str r5, [sp, #152] @ 0x98 │ │ │ │ - str r0, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d15, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r6] │ │ │ │ + vldr d6, [r5] │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d4, d7, d4 │ │ │ │ - vstr d5, [sp, #392] @ 0x188 │ │ │ │ - vldr d5, [r9, #-120] @ 0xffffff88 │ │ │ │ - vldr d7, [lr] │ │ │ │ - vstr d4, [sp, #384] @ 0x180 │ │ │ │ + vldr d7, [r8] │ │ │ │ + vstr d5, [sp, #376] @ 0x178 │ │ │ │ + vldr d5, [sl, #-120] @ 0xffffff88 │ │ │ │ + vstr d3, [sp, #320] @ 0x140 │ │ │ │ + vstr d4, [sp, #368] @ 0x170 │ │ │ │ vmul.f64 d4, d5, d6 │ │ │ │ - vldr d5, [r9, #-128] @ 0xffffff80 │ │ │ │ - vstr d3, [sp, #336] @ 0x150 │ │ │ │ - vldr d3, [r0] │ │ │ │ + vldr d5, [sl, #-128] @ 0xffffff80 │ │ │ │ vmla.f64 d4, d5, d7 │ │ │ │ - vldr d5, [r9, #-120] @ 0xffffff88 │ │ │ │ + vldr d5, [sl, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d7, d5, d7 │ │ │ │ - vldr d5, [r9, #-128] @ 0xffffff80 │ │ │ │ + vldr d5, [sl, #-128] @ 0xffffff80 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, r5, r1 │ │ │ │ + vldr d3, [r7] │ │ │ │ + str r7, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d5, d9, d3 │ │ │ │ - movs r1, #72 @ 0x48 │ │ │ │ vmla.f64 d5, d1, d6 │ │ │ │ vmul.f64 d6, d9, d6 │ │ │ │ - mul.w r1, r4, r1 │ │ │ │ - add.w r5, fp, r1 │ │ │ │ - add.w ip, sl, r1 │ │ │ │ vnmls.f64 d6, d1, d3 │ │ │ │ - add.w r1, ip, r3 │ │ │ │ - adds r3, r5, r3 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ - vstr d1, [sp, #344] @ 0x158 │ │ │ │ - vstr d9, [sp, #352] @ 0x160 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vstr d4, [sp, #400] @ 0x190 │ │ │ │ - vldr d4, [r9, #-88] @ 0xffffffa8 │ │ │ │ - vldr d9, [r9, #-96] @ 0xffffffa0 │ │ │ │ - vldr d6, [ip] │ │ │ │ - vmul.f64 d4, d4, d7 │ │ │ │ - vldr d3, [r3] │ │ │ │ - vstr d5, [sp, #408] @ 0x198 │ │ │ │ - vmla.f64 d4, d9, d6 │ │ │ │ - vldr d9, [r9, #-88] @ 0xffffffa8 │ │ │ │ + vsub.f64 d4, d7, d6 │ │ │ │ + vstr d1, [sp, #328] @ 0x148 │ │ │ │ + vstr d9, [sp, #336] @ 0x150 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ + vstr d5, [sp, #384] @ 0x180 │ │ │ │ + vldr d5, [sl, #-88] @ 0xffffffa8 │ │ │ │ + vstr d4, [sp, #392] @ 0x188 │ │ │ │ + add r4, r7 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w lr, fp, r4 │ │ │ │ + add r4, r6 │ │ │ │ + add.w r7, lr, r1 │ │ │ │ + add r1, r4 │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r4, [sp, #176] @ 0xb0 │ │ │ │ + add.w r4, fp, r3 │ │ │ │ + add r3, r6 │ │ │ │ + vldr d6, [lr] │ │ │ │ + str r7, [sp, #184] @ 0xb8 │ │ │ │ + vldr d3, [r1] │ │ │ │ + str r1, [sp, #192] @ 0xc0 │ │ │ │ + vmul.f64 d4, d5, d7 │ │ │ │ + vldr d5, [sl, #-96] @ 0xffffffa0 │ │ │ │ + vmla.f64 d4, d5, d6 │ │ │ │ + vldr d5, [sl, #-88] @ 0xffffffa8 │ │ │ │ + vmul.f64 d6, d5, d6 │ │ │ │ + vldr d5, [sl, #-96] @ 0xffffffa0 │ │ │ │ + vnmls.f64 d6, d5, d7 │ │ │ │ + vldr d7, [r7] │ │ │ │ vmul.f64 d5, d0, d3 │ │ │ │ - str r1, [sp, #176] @ 0xb0 │ │ │ │ - str r3, [sp, #184] @ 0xb8 │ │ │ │ - vmul.f64 d6, d9, d6 │ │ │ │ - vldr d9, [r9, #-96] @ 0xffffffa0 │ │ │ │ - vldr d2, [sp, #368] @ 0x170 │ │ │ │ - vnmls.f64 d6, d9, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - lsls r1, r4, #7 │ │ │ │ - add.w r3, sl, r1 │ │ │ │ - add r1, fp │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ vmla.f64 d5, d12, d7 │ │ │ │ vmul.f64 d7, d0, d7 │ │ │ │ - str r3, [sp, #192] @ 0xc0 │ │ │ │ - vldr d0, [sp, #360] @ 0x168 │ │ │ │ + vldr d0, [sp, #344] @ 0x158 │ │ │ │ + mov.w r1, r7, lsl #7 │ │ │ │ + add.w r7, fp, r1 │ │ │ │ + add r1, r6 │ │ │ │ vnmls.f64 d7, d12, d3 │ │ │ │ - vldr d3, [sp, #376] @ 0x178 │ │ │ │ + vldr d3, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vldr d5, [sp, #200] @ 0xc8 │ │ │ │ + str r4, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ + vsub.f64 d2, d6, d7 │ │ │ │ vldr d6, [r1] │ │ │ │ vsub.f64 d12, d15, d1 │ │ │ │ - vstr d7, [sp, #528] @ 0x210 │ │ │ │ + vadd.f64 d1, d15, d1 │ │ │ │ + vldr d7, [r7] │ │ │ │ vmul.f64 d4, d5, d6 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ - mul.w r3, r4, r3 │ │ │ │ + vstr d2, [sp, #528] @ 0x210 │ │ │ │ + vldr d2, [sp, #352] @ 0x160 │ │ │ │ vmla.f64 d4, d3, d7 │ │ │ │ vmul.f64 d7, d5, d7 │ │ │ │ - add.w r0, sl, r3 │ │ │ │ - add r3, fp │ │ │ │ - str r0, [sp, #200] @ 0xc8 │ │ │ │ + vldr d5, [r4] │ │ │ │ vnmls.f64 d7, d3, d6 │ │ │ │ vldr d3, [r3] │ │ │ │ - vldr d5, [r0] │ │ │ │ vmul.f64 d6, d2, d3 │ │ │ │ vmla.f64 d6, d0, d5 │ │ │ │ vmul.f64 d5, d2, d5 │ │ │ │ vnmls.f64 d5, d0, d3 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ - vmov.f64 d4, d12 │ │ │ │ - vldr d12, [sp, #344] @ 0x158 │ │ │ │ + vldr d4, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d12, d2, d12 │ │ │ │ - vstr d4, [sp, #360] @ 0x168 │ │ │ │ - vadd.f64 d5, d4, d12 │ │ │ │ - vldr d4, [sp, #336] @ 0x150 │ │ │ │ - vstr d12, [sp, #368] @ 0x170 │ │ │ │ + vmov.f64 d5, d12 │ │ │ │ + vldr d12, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d3, d4, d8 │ │ │ │ - vldr d4, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d4, d0, d4 │ │ │ │ + vstr d5, [sp, #344] @ 0x158 │ │ │ │ + vsub.f64 d12, d2, d12 │ │ │ │ + vadd.f64 d5, d5, d12 │ │ │ │ + vstr d12, [sp, #352] @ 0x160 │ │ │ │ + vldr d12, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d4, d0, d12 │ │ │ │ vadd.f64 d12, d3, d4 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ vstr d12, [sp, #536] @ 0x218 │ │ │ │ vmul.f64 d3, d4, d11 │ │ │ │ - vldr d12, [sp, #336] @ 0x150 │ │ │ │ + vldr d12, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d8, d12, d8 │ │ │ │ - vldr d12, [sp, #352] @ 0x160 │ │ │ │ + vldr d12, [sp, #336] @ 0x150 │ │ │ │ + ldr r4, [sp, #28] │ │ │ │ + vldr d15, [sp, #384] @ 0x180 │ │ │ │ vadd.f64 d0, d12, d0 │ │ │ │ vadd.f64 d12, d8, d0 │ │ │ │ + vstr d0, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d0, d15, d7 │ │ │ │ + vstr d0, [sp, #360] @ 0x168 │ │ │ │ vstr d12, [sp, #544] @ 0x220 │ │ │ │ - vadd.f64 d12, d15, d1 │ │ │ │ - vmov.f64 d15, d12 │ │ │ │ - vldr d12, [sp, #344] @ 0x158 │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ + vldr d12, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d12, d12, d2 │ │ │ │ - vstr d15, [sp, #336] @ 0x150 │ │ │ │ - vstr d12, [sp, #344] @ 0x158 │ │ │ │ - vadd.f64 d12, d15, d12 │ │ │ │ - vstr d12, [sp, #552] @ 0x228 │ │ │ │ - vldr d12, [sp, #384] @ 0x180 │ │ │ │ - vadd.f64 d1, d12, d9 │ │ │ │ + vadd.f64 d2, d1, d12 │ │ │ │ + vstr d12, [sp, #328] @ 0x148 │ │ │ │ + vldr d12, [sp, #368] @ 0x170 │ │ │ │ + vstr d2, [sp, #552] @ 0x228 │ │ │ │ + vadd.f64 d2, d12, d9 │ │ │ │ vsub.f64 d9, d12, d9 │ │ │ │ - vmov.f64 d15, d1 │ │ │ │ - vldr d1, [sp, #400] @ 0x190 │ │ │ │ - vadd.f64 d2, d1, d7 │ │ │ │ - vsub.f64 d12, d7, d1 │ │ │ │ - vstr d15, [sp, #352] @ 0x160 │ │ │ │ - vldr d1, [sp, #408] @ 0x198 │ │ │ │ - vadd.f64 d15, d15, d2 │ │ │ │ - vadd.f64 d7, d9, d12 │ │ │ │ - vstr d12, [sp, #384] @ 0x180 │ │ │ │ - vldr d12, [sp, #392] @ 0x188 │ │ │ │ - vstr d2, [sp, #376] @ 0x178 │ │ │ │ - vadd.f64 d2, d1, d6 │ │ │ │ - vstr d15, [sp, #560] @ 0x230 │ │ │ │ - vsub.f64 d1, d6, d1 │ │ │ │ - vldr d15, [sp, #528] @ 0x210 │ │ │ │ - vstr d7, [sp, #568] @ 0x238 │ │ │ │ - vstr d2, [sp, #400] @ 0x190 │ │ │ │ - vadd.f64 d7, d12, d15 │ │ │ │ - vsub.f64 d12, d12, d15 │ │ │ │ - vstr d1, [sp, #408] @ 0x198 │ │ │ │ - vldr d15, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d6, d12, d1 │ │ │ │ - vstr d7, [sp, #392] @ 0x188 │ │ │ │ - vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vsub.f64 d2, d5, d1 │ │ │ │ - vadd.f64 d5, d1, d5 │ │ │ │ - vstr d7, [sp, #528] @ 0x210 │ │ │ │ - vmov.f64 d1, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d7, [pc, #952] @ 2e168 │ │ │ │ - vstr d6, [sp, #576] @ 0x240 │ │ │ │ - vldr d6, [sp, #208] @ 0xd0 │ │ │ │ + vmov.f64 d12, d15 │ │ │ │ + vldr d15, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d0, d2, d0 │ │ │ │ + vstr d2, [sp, #336] @ 0x150 │ │ │ │ + vldr d2, [sp, #528] @ 0x210 │ │ │ │ + vstr d0, [sp, #560] @ 0x230 │ │ │ │ + vsub.f64 d0, d7, d12 │ │ │ │ + vadd.f64 d7, d15, d6 │ │ │ │ + vldr d12, [sp, #376] @ 0x178 │ │ │ │ + vsub.f64 d6, d6, d15 │ │ │ │ + vldr d15, [sp, #232] @ 0xe8 │ │ │ │ + vstr d0, [sp, #368] @ 0x170 │ │ │ │ + vadd.f64 d0, d9, d0 │ │ │ │ + vstr d7, [sp, #384] @ 0x180 │ │ │ │ + vstr d6, [sp, #392] @ 0x188 │ │ │ │ + vstr d0, [sp, #568] @ 0x238 │ │ │ │ + vadd.f64 d0, d12, d2 │ │ │ │ + vsub.f64 d12, d12, d2 │ │ │ │ + vadd.f64 d2, d12, d6 │ │ │ │ + vldr d6, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d0, [sp, #376] @ 0x178 │ │ │ │ + vadd.f64 d0, d0, d7 │ │ │ │ + vldr d7, [pc, #960] @ 30268 │ │ │ │ + vstr d0, [sp, #528] @ 0x210 │ │ │ │ + vldr d0, [sp, #400] @ 0x190 │ │ │ │ + vstr d2, [sp, #576] @ 0x240 │ │ │ │ + vsub.f64 d2, d5, d6 │ │ │ │ + vadd.f64 d5, d6, d5 │ │ │ │ + vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ vmul.f64 d2, d2, d7 │ │ │ │ - vldr d7, [sp, #240] @ 0xf0 │ │ │ │ - vmls.f64 d6, d5, d1 │ │ │ │ + vmov.f64 d7, d0 │ │ │ │ + vmls.f64 d7, d5, d6 │ │ │ │ + vadd.f64 d5, d0, d5 │ │ │ │ + vstr d5, [r4] │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ + vldr d7, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d5, d2, d6 │ │ │ │ + vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d7, d7, d15 │ │ │ │ vnmls.f64 d3, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vmla.f64 d7, d4, d13 │ │ │ │ - vldr d4, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vadd.f64 d5, d2, d6 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #200] @ 0xc8 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d4, [r4] │ │ │ │ + ldr r4, [sp, #200] @ 0xc8 │ │ │ │ + vstr d7, [r4] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ - ldr r0, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vstr d7, [r0] │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ - vldr d15, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d4, [sp, #536] @ 0x218 │ │ │ │ - vldr d2, [sp, #232] @ 0xe8 │ │ │ │ - vstr d3, [r0] │ │ │ │ - vsub.f64 d5, d4, d15 │ │ │ │ - vldr d3, [sp, #224] @ 0xe0 │ │ │ │ - vldr d7, [pc, #832] @ 2e168 │ │ │ │ - vadd.f64 d4, d15, d4 │ │ │ │ - vldr d15, [sp, #368] @ 0x170 │ │ │ │ - vldr d6, [sp, #216] @ 0xd8 │ │ │ │ + ldr r4, [sp, #144] @ 0x90 │ │ │ │ + vstr d7, [r4] │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ + vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d15, [sp, #536] @ 0x218 │ │ │ │ + vstr d3, [r4] │ │ │ │ + vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ + vldr d0, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d7, [pc, #824] @ 30268 │ │ │ │ + vsub.f64 d5, d15, d4 │ │ │ │ + vadd.f64 d4, d4, d15 │ │ │ │ + vldr d2, [sp, #216] @ 0xd8 │ │ │ │ + vmov.f64 d6, d0 │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ + vldr d15, [sp, #352] @ 0x160 │ │ │ │ + vmls.f64 d6, d4, d3 │ │ │ │ + vldr d3, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d5, d5, d7 │ │ │ │ + vadd.f64 d4, d0, d4 │ │ │ │ + vldr d0, [sp, #408] @ 0x198 │ │ │ │ vsub.f64 d7, d3, d2 │ │ │ │ - vldr d3, [sp, #360] @ 0x168 │ │ │ │ - vmls.f64 d6, d4, d1 │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ + vldr d3, [sp, #344] @ 0x158 │ │ │ │ + vstr d4, [r4] │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ + vadd.f64 d4, d5, d6 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ + vldr d5, [sp, #552] @ 0x228 │ │ │ │ vsub.f64 d2, d3, d15 │ │ │ │ - vldr d15, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d15, [sp, #240] @ 0xf0 │ │ │ │ vmul.f64 d3, d2, d11 │ │ │ │ vnmls.f64 d3, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vmla.f64 d7, d2, d13 │ │ │ │ - vldr d2, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d4, d2, d4 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vadd.f64 d4, d5, d6 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - ldr r0, [sp, #144] @ 0x90 │ │ │ │ - vldr d5, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #552] @ 0x228 │ │ │ │ + vldr d4, [sp, #488] @ 0x1e8 │ │ │ │ vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #152] @ 0x98 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vsub.f64 d2, d15, d10 │ │ │ │ + vstr d7, [r4] │ │ │ │ vadd.f64 d7, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sp, #256] @ 0x100 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - vstr d7, [r0] │ │ │ │ - vsub.f64 d2, d3, d10 │ │ │ │ - ldr r0, [sp, #56] @ 0x38 │ │ │ │ - vldr d7, [pc, #700] @ 2e168 │ │ │ │ - vmul.f64 d3, d2, d11 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vsub.f64 d6, d4, d5 │ │ │ │ - vadd.f64 d4, d5, d4 │ │ │ │ - vmov.f64 d5, d15 │ │ │ │ - ldr r0, [sp, #132] @ 0x84 │ │ │ │ + vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ + ldr r4, [sp, #152] @ 0x98 │ │ │ │ + vstr d7, [r4] │ │ │ │ + ldr r4, [sp, #136] @ 0x88 │ │ │ │ + vldr d7, [pc, #680] @ 30268 │ │ │ │ + vstr d6, [r4] │ │ │ │ + vsub.f64 d6, d5, d4 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vmov.f64 d5, d0 │ │ │ │ + ldr r4, [sp, #140] @ 0x8c │ │ │ │ vmul.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d7, d8, d0 │ │ │ │ - vmls.f64 d5, d4, d1 │ │ │ │ - vadd.f64 d4, d15, d4 │ │ │ │ - vldr d0, [pc, #660] @ 2e168 │ │ │ │ + vldr d7, [sp, #320] @ 0x140 │ │ │ │ + vmls.f64 d5, d4, d3 │ │ │ │ + vmul.f64 d3, d2, d11 │ │ │ │ + vadd.f64 d4, d0, d4 │ │ │ │ + vldr d0, [pc, #640] @ 30268 │ │ │ │ + vsub.f64 d7, d8, d7 │ │ │ │ + vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ + vstr d4, [fp] │ │ │ │ + vsub.f64 d4, d5, d6 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ vmla.f64 d3, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vstr d4, [sl] │ │ │ │ vnmls.f64 d7, d2, d13 │ │ │ │ - vsub.f64 d4, d5, d6 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r0] │ │ │ │ + vldr d4, [sp, #544] @ 0x220 │ │ │ │ + vstr d2, [r4] │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - ldr r0, [sp, #192] @ 0xc0 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vstr d3, [r0] │ │ │ │ - vldr d3, [sp, #544] @ 0x220 │ │ │ │ vldr d6, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d15, [sp, #264] @ 0x108 │ │ │ │ - vldr d10, [sp, #456] @ 0x1c8 │ │ │ │ - vadd.f64 d4, d6, d3 │ │ │ │ - vsub.f64 d7, d3, d6 │ │ │ │ - vldr d3, [sp, #336] @ 0x150 │ │ │ │ - vldr d6, [sp, #344] @ 0x158 │ │ │ │ - vmov.f64 d5, d10 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ - vmls.f64 d5, d4, d1 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vstr d3, [r7] │ │ │ │ + vsub.f64 d7, d4, d6 │ │ │ │ + vadd.f64 d4, d6, d4 │ │ │ │ + vldr d10, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ + vldr d3, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vsub.f64 d6, d3, d6 │ │ │ │ - vldr d3, [sp, #272] @ 0x110 │ │ │ │ + vldr d15, [sp, #256] @ 0x100 │ │ │ │ + vmov.f64 d5, d10 │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ + vsub.f64 d6, d1, d3 │ │ │ │ + vmls.f64 d5, d4, d8 │ │ │ │ + ldr r4, [sp, #584] @ 0x248 │ │ │ │ vadd.f64 d4, d10, d4 │ │ │ │ - ldr r0, [sp, #584] @ 0x248 │ │ │ │ - vldr d10, [sp, #520] @ 0x208 │ │ │ │ - vsub.f64 d2, d15, d3 │ │ │ │ - vldr d8, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d4, [fp] │ │ │ │ - vmul.f64 d3, d2, d11 │ │ │ │ + vmov.f64 d1, d0 │ │ │ │ + vldr d3, [sp, #248] @ 0xf8 │ │ │ │ + vmov.f64 d0, d8 │ │ │ │ + ldr r7, [sp, #160] @ 0xa0 │ │ │ │ + vldr d10, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d4, [r6] │ │ │ │ + vsub.f64 d2, d3, d15 │ │ │ │ + vldr d15, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vmul.f64 d3, d2, d11 │ │ │ │ vmla.f64 d3, d6, d13 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ vnmls.f64 d6, d2, d13 │ │ │ │ vsub.f64 d2, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d6, [r0] │ │ │ │ + vldr d4, [sp, #520] @ 0x208 │ │ │ │ + vstr d2, [r0] │ │ │ │ + vstr d6, [r4] │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #288] @ 0x120 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + ldr r4, [sp, #184] @ 0xb8 │ │ │ │ + vldr d3, [sp, #576] @ 0x240 │ │ │ │ vstr d6, [r2] │ │ │ │ - vldr d6, [sp, #576] @ 0x240 │ │ │ │ vstr d7, [r1] │ │ │ │ - vmov.f64 d7, d8 │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d4, d10, d6 │ │ │ │ - vsub.f64 d5, d6, d10 │ │ │ │ - vldr d6, [sp, #280] @ 0x118 │ │ │ │ - vldr d10, [sp, #376] @ 0x178 │ │ │ │ - ldr r1, [sp, #80] @ 0x50 │ │ │ │ + vmov.f64 d7, d10 │ │ │ │ + vldr d6, [sp, #264] @ 0x108 │ │ │ │ + vsub.f64 d5, d3, d4 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ + vldr d3, [sp, #272] @ 0x110 │ │ │ │ + ldr r1, [sp, #120] @ 0x78 │ │ │ │ + vmls.f64 d7, d4, d8 │ │ │ │ + vmul.f64 d5, d5, d1 │ │ │ │ + vadd.f64 d4, d10, d4 │ │ │ │ + vldr d10, [sp, #424] @ 0x1a8 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sp, #352] @ 0x160 │ │ │ │ - vmls.f64 d7, d4, d1 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ - vsub.f64 d2, d3, d10 │ │ │ │ + vldr d3, [sp, #360] @ 0x168 │ │ │ │ vstr d4, [r3] │ │ │ │ - vmul.f64 d3, d2, d11 │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ + vsub.f64 d2, d15, d3 │ │ │ │ + vldr d15, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + vmul.f64 d3, d2, d11 │ │ │ │ vnmls.f64 d3, d6, d13 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vmla.f64 d6, d2, d13 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #560] @ 0x230 │ │ │ │ - vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vstr d6, [r3] │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d2, [r7] │ │ │ │ + vstr d4, [r4] │ │ │ │ + vldr d4, [sp, #560] @ 0x230 │ │ │ │ + vstr d6, [r1] │ │ │ │ vldr d6, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d15, [sp, #320] @ 0x140 │ │ │ │ - vldr d7, [sp, #328] @ 0x148 │ │ │ │ - vadd.f64 d4, d6, d3 │ │ │ │ - vldr d2, [sp, #432] @ 0x1b0 │ │ │ │ - vsub.f64 d5, d3, d6 │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vldr d7, [sp, #312] @ 0x138 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ + vsub.f64 d5, d4, d6 │ │ │ │ + vadd.f64 d4, d6, d4 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ + vmov.f64 d6, d10 │ │ │ │ vsub.f64 d7, d15, d7 │ │ │ │ - vldr d15, [sp, #408] @ 0x198 │ │ │ │ - vmov.f64 d6, d2 │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ - vmls.f64 d6, d4, d1 │ │ │ │ - vadd.f64 d4, d2, d4 │ │ │ │ + ldr r7, [sp, #168] @ 0xa8 │ │ │ │ + vldr d15, [sp, #392] @ 0x188 │ │ │ │ + vmls.f64 d6, d4, d0 │ │ │ │ + vmul.f64 d5, d5, d1 │ │ │ │ + ldr r4, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d4, d10, d4 │ │ │ │ + ldr r1, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d12, d12, d15 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ - vldr d10, [sp, #528] @ 0x210 │ │ │ │ - vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d8, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d10, [sp, #440] @ 0x1b8 │ │ │ │ vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d3, d12, d11 │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vmov.f64 d5, d10 │ │ │ │ vnmls.f64 d3, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vmla.f64 d7, d12, d13 │ │ │ │ - vldr d12, [sp, #384] @ 0x180 │ │ │ │ - vmov.f64 d5, d8 │ │ │ │ + vldr d12, [sp, #528] @ 0x210 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #512] @ 0x200 │ │ │ │ - vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vldr d4, [sp, #368] @ 0x170 │ │ │ │ + vstr d2, [r7] │ │ │ │ + vsub.f64 d4, d9, d4 │ │ │ │ + vstr d7, [r4] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vsub.f64 d6, d9, d12 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vsub.f64 d7, d10, d4 │ │ │ │ - vstr d3, [r1] │ │ │ │ - vadd.f64 d4, d4, d10 │ │ │ │ - vldr d3, [sp, #296] @ 0x128 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - ldr r1, [sp, #96] @ 0x60 │ │ │ │ + vldr d6, [sp, #512] @ 0x200 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vstr d3, [r2] │ │ │ │ + vsub.f64 d7, d12, d6 │ │ │ │ + vadd.f64 d6, d6, d12 │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ + vldr d3, [sp, #280] @ 0x118 │ │ │ │ + vmls.f64 d5, d6, d0 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vadd.f64 d6, d10, d6 │ │ │ │ vsub.f64 d2, d3, d14 │ │ │ │ - vmls.f64 d5, d4, d1 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ + vstr d6, [r9] │ │ │ │ vmul.f64 d3, d2, d11 │ │ │ │ - vmla.f64 d3, d6, d13 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vstr d4, [r8] │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ + vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vnmls.f64 d6, d2, d13 │ │ │ │ - vadd.f64 d2, d6, d4 │ │ │ │ - vsub.f64 d4, d4, d6 │ │ │ │ + vmla.f64 d3, d4, d13 │ │ │ │ + vmul.f64 d4, d4, d11 │ │ │ │ + vnmls.f64 d4, d2, d13 │ │ │ │ + vadd.f64 d2, d4, d6 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ + vldr d4, [sp, #568] @ 0x238 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vstr d6, [r3] │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #400] @ 0x190 │ │ │ │ - vstr d2, [r1] │ │ │ │ - vstr d4, [r3] │ │ │ │ - vldr d4, [sp, #568] @ 0x238 │ │ │ │ - vstr d6, [lr] │ │ │ │ - vldr d6, [sp, #504] @ 0x1f8 │ │ │ │ - vstr d7, [ip] │ │ │ │ - vsub.f64 d7, d4, d6 │ │ │ │ - vadd.f64 d5, d6, d4 │ │ │ │ - vldr d4, [sp, #392] @ 0x188 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vldr d0, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d8, [sp, #304] @ 0x130 │ │ │ │ - vsub.f64 d4, d4, d3 │ │ │ │ - vldr d2, [sp, #312] @ 0x138 │ │ │ │ - vmov.f64 d6, d0 │ │ │ │ + vldr d3, [sp, #296] @ 0x128 │ │ │ │ + vstr d6, [r8] │ │ │ │ + vstr d7, [lr] │ │ │ │ + vldr d7, [sp, #504] @ 0x1f8 │ │ │ │ + vadd.f64 d5, d7, d4 │ │ │ │ + vsub.f64 d6, d4, d7 │ │ │ │ + vldr d7, [sp, #384] @ 0x180 │ │ │ │ + vmov.f64 d4, d8 │ │ │ │ + vmls.f64 d4, d5, d0 │ │ │ │ + vldr d0, [sp, #376] @ 0x178 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vadd.f64 d5, d8, d5 │ │ │ │ + vsub.f64 d2, d0, d7 │ │ │ │ + vldr d7, [sp, #288] @ 0x120 │ │ │ │ + vstr d5, [ip] │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ + vsub.f64 d5, d4, d6 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ + vsub.f64 d1, d7, d3 │ │ │ │ + b.n 30270 │ │ │ │ + b.w ff4d899a │ │ │ │ + b.n 3095e │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + vmul.f64 d7, d2, d11 │ │ │ │ + ldr r0, [sp, #80] @ 0x50 │ │ │ │ + ldr r2, [sp, #708] @ 0x2c4 │ │ │ │ + ldr r4, [sp, #176] @ 0xb0 │ │ │ │ + vnmls.f64 d7, d1, d13 │ │ │ │ + vmul.f64 d3, d1, d11 │ │ │ │ + vmla.f64 d3, d2, d13 │ │ │ │ + vsub.f64 d2, d5, d7 │ │ │ │ + vadd.f64 d5, d7, d5 │ │ │ │ + vadd.f64 d7, d6, d4 │ │ │ │ + vstr d2, [r3] │ │ │ │ ldr r3, [sp, #592] @ 0x250 │ │ │ │ - vmls.f64 d6, d5, d1 │ │ │ │ - vadd.f64 d5, d0, d5 │ │ │ │ - vsub.f64 d2, d8, d2 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ - ldr r0, [sp, #104] @ 0x68 │ │ │ │ - add sl, r3 │ │ │ │ + vsub.f64 d6, d7, d3 │ │ │ │ + vadd.f64 d7, d3, d7 │ │ │ │ + vstr d5, [r0] │ │ │ │ add fp, r3 │ │ │ │ + add r6, r3 │ │ │ │ ldr r3, [sp, #596] @ 0x254 │ │ │ │ - vstr d5, [r7] │ │ │ │ - vmul.f64 d3, d2, d11 │ │ │ │ - eors r4, r3 │ │ │ │ - vmla.f64 d3, d4, d13 │ │ │ │ - vmul.f64 d4, d4, d11 │ │ │ │ + vstr d6, [r5] │ │ │ │ + vstr d7, [r4] │ │ │ │ + eor.w r7, r7, r3 │ │ │ │ ldr r3, [sp, #588] @ 0x24c │ │ │ │ - vsub.f64 d5, d6, d7 │ │ │ │ - b.n 2e170 │ │ │ │ - nop.w │ │ │ │ - b.w ff4d689a │ │ │ │ - b.n 2e85e │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vnmls.f64 d4, d2, d13 │ │ │ │ - vsub.f64 d6, d7, d3 │ │ │ │ - vadd.f64 d7, d3, d7 │ │ │ │ - vsub.f64 d2, d5, d4 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ - vstr d2, [r0] │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #708] @ 0x2c4 │ │ │ │ - vstr d6, [r6] │ │ │ │ + str r7, [sp, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - vstr d7, [r5] │ │ │ │ - bne.w 2d550 │ │ │ │ + bne.w 2f640 │ │ │ │ add.w sp, sp, #604 @ 0x25c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -0002e1ac : │ │ │ │ - ldr r2, [pc, #8] @ (2e1b8 ) │ │ │ │ - ldr r1, [pc, #12] @ (2e1bc ) │ │ │ │ +000302e0 : │ │ │ │ + ldr r2, [pc, #8] @ (302ec ) │ │ │ │ + ldr r1, [pc, #12] @ (302f0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - bgt.n 2e234 │ │ │ │ - movs r6, r0 │ │ │ │ - bl 3721be │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r0 │ │ │ │ - mov r8, r1 │ │ │ │ + cmp r3, #8 │ │ │ │ + movs r7, r0 │ │ │ │ + bl 3182f2 │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r0 │ │ │ │ + mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #700 @ 0x2bc │ │ │ │ - ldr r1, [pc, #52] @ (2e208 ) │ │ │ │ - mov r9, r3 │ │ │ │ - ldr r0, [sp, #804] @ 0x324 │ │ │ │ - add r1, pc │ │ │ │ - ldr r3, [sp, #800] @ 0x320 │ │ │ │ + sub.w sp, sp, #708 @ 0x2c4 │ │ │ │ + ldrd r3, r0, [sp, #808] @ 0x328 │ │ │ │ + ldr r1, [pc, #48] @ (30350 ) │ │ │ │ cmp r3, r0 │ │ │ │ - bge.w 2f64e │ │ │ │ - ldr r0, [sp, #808] @ 0x328 │ │ │ │ - adds r3, #1 │ │ │ │ - vldr d13, [pc, #24] @ 2e200 │ │ │ │ - add.w r6, r2, r3, lsl #6 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - str r0, [sp, #688] @ 0x2b0 │ │ │ │ - ldr r0, [pc, #24] @ (2e20c ) │ │ │ │ + add r1, pc │ │ │ │ + bge.w 317c0 │ │ │ │ + ldr r0, [sp, #816] @ 0x330 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + add.w r4, r2, r3, lsl #6 │ │ │ │ + vldr d13, [pc, #20] @ 30348 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r0, [sp, #696] @ 0x2b8 │ │ │ │ + ldr r0, [pc, #20] @ (30354 ) │ │ │ │ ldr r1, [r1, r0] │ │ │ │ - str r3, [sp, #684] @ 0x2ac │ │ │ │ + str r3, [sp, #692] @ 0x2b4 │ │ │ │ ldr r1, [r1, #0] │ │ │ │ - str r1, [sp, #692] @ 0x2b4 │ │ │ │ - b.n 2e214 │ │ │ │ - nop.w │ │ │ │ + str r1, [sp, #700] @ 0x2bc │ │ │ │ + b.n 3035e │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - lsrs r6, r5, #7 │ │ │ │ + ldr r2, [r4, r2] │ │ │ │ movs r7, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #684] @ 0x2ac │ │ │ │ - vldr d9, [r6, #-48] @ 0xffffffd0 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d7, [r6, #-64] @ 0xffffffc0 │ │ │ │ - adds r6, #64 @ 0x40 │ │ │ │ - vldr d11, [r6, #-104] @ 0xffffff98 │ │ │ │ - vldr d4, [r6, #-128] @ 0xffffff80 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #692] @ 0x2b4 │ │ │ │ + vldr d7, [r4, #-64] @ 0xffffffc0 │ │ │ │ + add.w r2, r7, r7, lsl #2 │ │ │ │ + add.w r4, r4, #64 @ 0x40 │ │ │ │ + vldr d4, [r4, #-128] @ 0xffffff80 │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ + vldr d9, [r4, #-112] @ 0xffffff90 │ │ │ │ + add.w r1, r5, r3 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + vldr d11, [r4, #-104] @ 0xffffff98 │ │ │ │ + vldr d2, [r4, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d6, d7, d9 │ │ │ │ - vldr d7, [r6, #-120] @ 0xffffff88 │ │ │ │ - vldr d2, [r6, #-96] @ 0xffffffa0 │ │ │ │ - adds r2, r7, r3 │ │ │ │ + vldr d7, [r4, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ - vldr d1, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vldr d1, [r4, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d5, d7, d9 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - add.w r1, r8, r3 │ │ │ │ vadd.f64 d3, d5, d4 │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ vsub.f64 d8, d4, d5 │ │ │ │ + vldr d5, [r4, #-88] @ 0xffffffa8 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ - vldr d5, [r6, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d6, d11, d2 │ │ │ │ - vldr d7, [r6, #-120] @ 0xffffff88 │ │ │ │ - vldr d4, [r6, #-88] @ 0xffffffa8 │ │ │ │ + vldr d7, [r4, #-120] @ 0xffffff88 │ │ │ │ + vldr d4, [r4, #-88] @ 0xffffffa8 │ │ │ │ vstr d3, [sp] │ │ │ │ vmul.f64 d3, d7, d5 │ │ │ │ - vldr d7, [r6, #-128] @ 0xffffff80 │ │ │ │ - vmul.f64 d0, d11, d4 │ │ │ │ + vldr d7, [r4, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d5, d9, d5 │ │ │ │ + vmul.f64 d0, d11, d4 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vldr d4, [r6, #-128] @ 0xffffff80 │ │ │ │ + vldr d4, [r4, #-128] @ 0xffffff80 │ │ │ │ vadd.f64 d15, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vmul.f64 d4, d4, d2 │ │ │ │ - vldr d2, [r6, #-120] @ 0xffffff88 │ │ │ │ vldr d6, [sp] │ │ │ │ + vmul.f64 d4, d4, d2 │ │ │ │ + vldr d2, [r4, #-120] @ 0xffffff88 │ │ │ │ + vstr d5, [sp, #32] │ │ │ │ + vstr d15, [sp, #600] @ 0x258 │ │ │ │ + vldr d5, [r4, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d2, d2, d1 │ │ │ │ vmul.f64 d1, d9, d1 │ │ │ │ - vstr d15, [sp, #592] @ 0x250 │ │ │ │ - vstr d5, [sp, #32] │ │ │ │ - vldr d5, [r6, #-88] @ 0xffffffa8 │ │ │ │ + vmul.f64 d5, d6, d5 │ │ │ │ vsub.f64 d12, d1, d0 │ │ │ │ vadd.f64 d0, d0, d1 │ │ │ │ vsub.f64 d1, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ - vmul.f64 d5, d6, d5 │ │ │ │ vstr d0, [sp, #24] │ │ │ │ - vldr d0, [r6, #-88] @ 0xffffffa8 │ │ │ │ - vstr d2, [sp, #56] @ 0x38 │ │ │ │ - vmov.f64 d2, d14 │ │ │ │ - vldr d14, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vldr d0, [r4, #-88] @ 0xffffffa8 │ │ │ │ vstr d1, [sp, #48] @ 0x30 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ - vldr d8, [r6, #-88] @ 0xffffffa8 │ │ │ │ - vmul.f64 d14, d2, d14 │ │ │ │ + vstr d2, [sp, #56] @ 0x38 │ │ │ │ + vmov.f64 d2, d14 │ │ │ │ + vldr d14, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vldr d8, [r4, #-88] @ 0xffffffa8 │ │ │ │ + vstr d1, [sp, #8] │ │ │ │ vstr d2, [sp, #16] │ │ │ │ + vstr d12, [sp, #592] @ 0x250 │ │ │ │ + vsub.f64 d12, d4, d3 │ │ │ │ + vmul.f64 d14, d2, d14 │ │ │ │ vmul.f64 d2, d2, d0 │ │ │ │ - vldr d0, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vldr d0, [r4, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d8, d1, d8 │ │ │ │ - vstr d12, [sp, #576] @ 0x240 │ │ │ │ - vsub.f64 d12, d4, d3 │ │ │ │ - vstr d1, [sp, #8] │ │ │ │ + vldr d4, [r4, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d3, d1, d0 │ │ │ │ - vldr d4, [r6, #-96] @ 0xffffffa0 │ │ │ │ vadd.f64 d15, d14, d8 │ │ │ │ - vsub.f64 d8, d14, d8 │ │ │ │ vmul.f64 d4, d10, d4 │ │ │ │ + vsub.f64 d8, d14, d8 │ │ │ │ vsub.f64 d0, d2, d3 │ │ │ │ vstr d15, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d15, d10 │ │ │ │ vadd.f64 d10, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vstr d0, [sp, #64] @ 0x40 │ │ │ │ - vldr d0, [r6, #-88] @ 0xffffffa8 │ │ │ │ - vldr d1, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vldr d0, [r4, #-88] @ 0xffffffa8 │ │ │ │ + vldr d1, [r4, #-96] @ 0xffffffa0 │ │ │ │ vstr d4, [sp, #208] @ 0xd0 │ │ │ │ + vldr d5, [sp] │ │ │ │ + vstr d8, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d8, d2, d3 │ │ │ │ vmul.f64 d0, d15, d0 │ │ │ │ vldr d4, [sp, #64] @ 0x40 │ │ │ │ + vstr d15, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d1, d6, d1 │ │ │ │ - vstr d8, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d8, d2, d3 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ vldr d3, [sp, #32] │ │ │ │ - vldr d5, [sp] │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + vstr d8, [sp, #272] @ 0x110 │ │ │ │ + vldr d8, [r4, #-72] @ 0xffffffb8 │ │ │ │ vadd.f64 d14, d0, d1 │ │ │ │ vsub.f64 d6, d0, d1 │ │ │ │ - vstr d8, [sp, #272] @ 0x110 │ │ │ │ - vldr d8, [r6, #-72] @ 0xffffffb8 │ │ │ │ - vstr d15, [sp, #248] @ 0xf8 │ │ │ │ - vstr d14, [sp, #200] @ 0xc8 │ │ │ │ - vldr d14, [r6, #-80] @ 0xffffffb0 │ │ │ │ vmul.f64 d1, d5, d8 │ │ │ │ + vstr d14, [sp, #200] @ 0xc8 │ │ │ │ + vldr d14, [r4, #-80] @ 0xffffffb0 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vmla.f64 d1, d15, d14 │ │ │ │ + vnmls.f64 d5, d15, d8 │ │ │ │ vmov.f64 d0, d4 │ │ │ │ vmul.f64 d4, d3, d14 │ │ │ │ - vnmls.f64 d5, d15, d8 │ │ │ │ vnmls.f64 d0, d2, d8 │ │ │ │ - vstr d0, [sp, #600] @ 0x258 │ │ │ │ + vstr d0, [sp, #608] @ 0x260 │ │ │ │ vldr d0, [sp, #24] │ │ │ │ vnmls.f64 d4, d0, d8 │ │ │ │ vstr d4, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d4, d11, d8 │ │ │ │ vmov.f64 d15, d4 │ │ │ │ vmla.f64 d15, d9, d14 │ │ │ │ vstr d15, [sp, #232] @ 0xe8 │ │ │ │ - vldr d15, [r6, #-120] @ 0xffffff88 │ │ │ │ + vldr d15, [r4, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d4, d15, d8 │ │ │ │ - vldr d15, [r6, #-128] @ 0xffffff80 │ │ │ │ + vldr d15, [r4, #-128] @ 0xffffff80 │ │ │ │ vmla.f64 d4, d15, d14 │ │ │ │ - vldr d15, [r6, #-120] @ 0xffffff88 │ │ │ │ + vldr d15, [r4, #-120] @ 0xffffff88 │ │ │ │ vstr d4, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d4, d15, d14 │ │ │ │ vmov.f64 d15, d4 │ │ │ │ - vldr d4, [r6, #-128] @ 0xffffff80 │ │ │ │ + vldr d4, [r4, #-128] @ 0xffffff80 │ │ │ │ vnmls.f64 d15, d4, d8 │ │ │ │ vmul.f64 d4, d3, d8 │ │ │ │ vmov.f64 d3, d4 │ │ │ │ vmul.f64 d4, d11, d14 │ │ │ │ vmla.f64 d3, d0, d14 │ │ │ │ - vldr d0, [r6, #-88] @ 0xffffffa8 │ │ │ │ + vldr d0, [r4, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d0, d0, d14 │ │ │ │ + vstr d3, [sp, #168] @ 0xa8 │ │ │ │ vstr d15, [sp, #184] @ 0xb8 │ │ │ │ - vldr d15, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vldr d15, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r4, #-96] @ 0xffffffa0 │ │ │ │ vnmls.f64 d0, d15, d8 │ │ │ │ - vldr d15, [r6, #-88] @ 0xffffffa8 │ │ │ │ - vstr d3, [sp, #168] @ 0xa8 │ │ │ │ - vldr d3, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vldr d15, [r4, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d15, d15, d8 │ │ │ │ vmla.f64 d15, d3, d14 │ │ │ │ vmov.f64 d3, d4 │ │ │ │ vldr d4, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d3, d9, d8 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vstr d3, [sp, #240] @ 0xf0 │ │ │ │ @@ -43569,473 +44600,478 @@ │ │ │ │ vmla.f64 d4, d3, d14 │ │ │ │ vstr d4, [sp, #216] @ 0xd8 │ │ │ │ vmul.f64 d4, d6, d8 │ │ │ │ vmov.f64 d3, d4 │ │ │ │ vmla.f64 d3, d10, d14 │ │ │ │ vstr d3, [sp, #280] @ 0x118 │ │ │ │ vldr d4, [sp, #64] @ 0x40 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ + str r1, [sp, #72] @ 0x48 │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmov.f64 d3, d4 │ │ │ │ vmul.f64 d4, d7, d14 │ │ │ │ vmla.f64 d3, d2, d14 │ │ │ │ vmov.f64 d2, d4 │ │ │ │ vmul.f64 d4, d6, d14 │ │ │ │ vnmls.f64 d2, d12, d8 │ │ │ │ - vstr d3, [sp, #608] @ 0x260 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ vstr d2, [sp, #504] @ 0x1f8 │ │ │ │ vmov.f64 d2, d4 │ │ │ │ - vmul.f64 d4, d3, d8 │ │ │ │ + vstr d3, [sp, #616] @ 0x268 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ vnmls.f64 d2, d10, d8 │ │ │ │ + vmul.f64 d4, d3, d8 │ │ │ │ vstr d2, [sp, #288] @ 0x120 │ │ │ │ vldr d2, [sp, #16] │ │ │ │ vmla.f64 d4, d2, d14 │ │ │ │ - vstr d4, [sp, #616] @ 0x268 │ │ │ │ + vstr d4, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d4, d3, d14 │ │ │ │ vldr d3, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d4, d2, d8 │ │ │ │ - vstr d4, [sp, #624] @ 0x270 │ │ │ │ + vstr d4, [sp, #632] @ 0x278 │ │ │ │ vmul.f64 d4, d7, d8 │ │ │ │ vmov.f64 d2, d4 │ │ │ │ vldr d4, [sp, #48] @ 0x30 │ │ │ │ vmla.f64 d2, d12, d14 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ vstr d2, [sp, #512] @ 0x200 │ │ │ │ vmov.f64 d2, d4 │ │ │ │ - vldr d4, [r1] │ │ │ │ + vldr d4, [r0] │ │ │ │ vnmls.f64 d2, d3, d8 │ │ │ │ - vldr d3, [r8] │ │ │ │ + vldr d3, [r6] │ │ │ │ vstr d3, [sp, #304] @ 0x130 │ │ │ │ - vldr d3, [r2] │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ + vldr d3, [r1] │ │ │ │ + mov.w r1, r2, lsl #5 │ │ │ │ vstr d2, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d2, d6, d4 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ + str r0, [sp, #88] @ 0x58 │ │ │ │ + str r1, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - adds r0, r7, r2 │ │ │ │ vmla.f64 d2, d10, d3 │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ - str r0, [sp, #88] @ 0x58 │ │ │ │ - str r5, [sp, #96] @ 0x60 │ │ │ │ vnmls.f64 d6, d10, d4 │ │ │ │ vldr d10, [r0] │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - adds r0, r1, r3 │ │ │ │ + vmov.f64 d4, d6 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r5, r2 │ │ │ │ + add r2, r6 │ │ │ │ str r1, [sp, #104] @ 0x68 │ │ │ │ - str r0, [sp, #120] @ 0x78 │ │ │ │ str r2, [sp, #112] @ 0x70 │ │ │ │ - vmov.f64 d4, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - adds r5, r2, r3 │ │ │ │ - str r5, [sp, #128] @ 0x80 │ │ │ │ + vstr d4, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d3, d5, d6 │ │ │ │ vmla.f64 d3, d1, d10 │ │ │ │ vmul.f64 d10, d5, d10 │ │ │ │ - vstr d4, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d10, d1, d6 │ │ │ │ - vstr d3, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d1, d2, d3 │ │ │ │ + vstr d3, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d6, d4, d10 │ │ │ │ vldr d4, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + str r1, [sp, #120] @ 0x78 │ │ │ │ vstr d6, [sp, #152] @ 0x98 │ │ │ │ vldr d6, [r2] │ │ │ │ - movs r2, #24 │ │ │ │ + add r2, r3 │ │ │ │ + str r2, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d5, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vmla.f64 d5, d12, d4 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ vnmls.f64 d7, d12, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vldr d3, [r5] │ │ │ │ - adds r0, r7, r2 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - adds r2, r0, r3 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - str r1, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d6, [r1] │ │ │ │ + vmla.f64 d5, d12, d4 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, r7, r7, lsl #1 │ │ │ │ + str r2, [sp, #576] @ 0x240 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w r1, r5, r2 │ │ │ │ + add r2, r6 │ │ │ │ vmul.f64 d4, d0, d3 │ │ │ │ vmla.f64 d4, d15, d6 │ │ │ │ vmul.f64 d6, d0, d6 │ │ │ │ vnmls.f64 d6, d15, d3 │ │ │ │ - vldr d15, [pc, #976] @ 2e958 │ │ │ │ + vldr d15, [pc, #964] @ 30a98 │ │ │ │ vadd.f64 d0, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vsub.f64 d12, d1, d0 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vsub.f64 d12, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ vmul.f64 d4, d5, d13 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vmul.f64 d12, d12, d15 │ │ │ │ - vstr d1, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d6, d7, d13 │ │ │ │ + vmul.f64 d12, d12, d15 │ │ │ │ vstr d12, [sp, #312] @ 0x138 │ │ │ │ vldr d12, [sp, #152] @ 0x98 │ │ │ │ + vstr d1, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d12, d12, d3 │ │ │ │ vmul.f64 d12, d12, d15 │ │ │ │ vmov.f64 d15, #80 @ 0x3e800000 0.250 │ │ │ │ vstr d12, [sp, #320] @ 0x140 │ │ │ │ - vldr d12, [r7] │ │ │ │ + vldr d12, [r5] │ │ │ │ vmls.f64 d12, d1, d15 │ │ │ │ vldr d1, [sp, #56] @ 0x38 │ │ │ │ vstr d12, [sp, #336] @ 0x150 │ │ │ │ vldr d12, [sp, #152] @ 0x98 │ │ │ │ - str r2, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d12, d12, d3 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ vldr d12, [sp, #304] @ 0x130 │ │ │ │ - vmls.f64 d12, d0, d15 │ │ │ │ vstr d0, [sp, #344] @ 0x158 │ │ │ │ + vmls.f64 d12, d0, d15 │ │ │ │ vstr d12, [sp, #352] @ 0x160 │ │ │ │ vldr d12, [sp, #144] @ 0x90 │ │ │ │ - str r5, [sp, #144] @ 0x90 │ │ │ │ + str r2, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d3, d2, d12 │ │ │ │ - vldr d2, [pc, #860] @ 2e960 │ │ │ │ + vldr d2, [pc, #848] @ 30aa0 │ │ │ │ vmov.f64 d12, d4 │ │ │ │ vmla.f64 d12, d3, d2 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ - vstr d12, [sp, #632] @ 0x278 │ │ │ │ + vstr d12, [sp, #640] @ 0x280 │ │ │ │ vmov.f64 d12, d3 │ │ │ │ vnmls.f64 d12, d5, d2 │ │ │ │ - vstr d12, [sp, #640] @ 0x280 │ │ │ │ + vstr d12, [sp, #648] @ 0x288 │ │ │ │ vldr d12, [sp, #136] @ 0x88 │ │ │ │ - str r0, [sp, #136] @ 0x88 │ │ │ │ + str r1, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d5, d12, d10 │ │ │ │ vmla.f64 d6, d5, d2 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ vnmls.f64 d5, d7, d2 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vstr d6, [sp, #656] @ 0x290 │ │ │ │ + vldr d6, [r1] │ │ │ │ vmul.f64 d12, d11, d7 │ │ │ │ - vstr d6, [sp, #648] @ 0x288 │ │ │ │ - vldr d6, [r0] │ │ │ │ + add r1, r3 │ │ │ │ + str r1, [sp, #152] @ 0x98 │ │ │ │ + vstr d5, [sp, #664] @ 0x298 │ │ │ │ + str r2, [sp, #688] @ 0x2b0 │ │ │ │ vmul.f64 d11, d11, d6 │ │ │ │ vmla.f64 d12, d9, d6 │ │ │ │ - vstr d5, [sp, #656] @ 0x290 │ │ │ │ vnmls.f64 d11, d9, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vldr d9, [r2] │ │ │ │ - movs r2, #144 @ 0x90 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - adds r0, r2, r3 │ │ │ │ - adds r5, r4, r3 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mov.w r2, r7, lsl #3 │ │ │ │ + vldr d9, [r1] │ │ │ │ + add.w r1, r2, r7 │ │ │ │ + add.w fp, r5, r2 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ vstr d11, [sp, #192] @ 0xc0 │ │ │ │ vldr d11, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d5, d11, d7 │ │ │ │ vmul.f64 d6, d11, d9 │ │ │ │ vldr d11, [sp, #160] @ 0xa0 │ │ │ │ vmov.f64 d10, d5 │ │ │ │ - vldr d5, [r4] │ │ │ │ + vldr d5, [r0] │ │ │ │ vmla.f64 d10, d1, d9 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ - vldr d6, [sp, #168] @ 0xa8 │ │ │ │ vnmls.f64 d9, d1, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ - vldr d4, [r0] │ │ │ │ - vmul.f64 d2, d11, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vldr d6, [sp, #168] @ 0xa8 │ │ │ │ + str r0, [sp, #48] @ 0x30 │ │ │ │ + add r0, r3 │ │ │ │ + str r1, [sp, #56] @ 0x38 │ │ │ │ + add r1, r3 │ │ │ │ vldr d1, [sp, #184] @ 0xb8 │ │ │ │ + vmul.f64 d2, d11, d7 │ │ │ │ + str r0, [sp, #160] @ 0xa0 │ │ │ │ + vldr d4, [r1] │ │ │ │ + str r1, [sp, #168] @ 0xa8 │ │ │ │ + mov.w r1, #104 @ 0x68 │ │ │ │ + vldr d3, [sp, #208] @ 0xd0 │ │ │ │ + mul.w r1, r7, r1 │ │ │ │ vmla.f64 d2, d6, d5 │ │ │ │ vmul.f64 d5, d11, d5 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ vldr d11, [sp, #176] @ 0xb0 │ │ │ │ - vldr d3, [sp, #208] @ 0xd0 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vldr d7, [r0] │ │ │ │ vmul.f64 d6, d1, d4 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - str r5, [sp, #160] @ 0xa0 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ + str r0, [sp, #176] @ 0xb0 │ │ │ │ + str r1, [sp, #184] @ 0xb8 │ │ │ │ vmla.f64 d6, d11, d7 │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - str r2, [sp, #184] @ 0xb8 │ │ │ │ - str r0, [sp, #168] @ 0xa8 │ │ │ │ + vldr d1, [r0] │ │ │ │ + add.w r0, r6, r2 │ │ │ │ + sub.w r2, r2, r7 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ vnmls.f64 d7, d11, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, fp, r3 │ │ │ │ vldr d11, [sp, #200] @ 0xc8 │ │ │ │ - mov.w r2, r9, lsl #3 │ │ │ │ - vldr d1, [r1] │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - add.w fp, r7, r2 │ │ │ │ - str r1, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d0, d11, d4 │ │ │ │ - adds r1, r5, r3 │ │ │ │ vmla.f64 d0, d3, d1 │ │ │ │ vmul.f64 d1, d11, d1 │ │ │ │ - add.w r4, fp, r3 │ │ │ │ - mov.w r2, r9, lsl #7 │ │ │ │ - add.w r0, r8, r2 │ │ │ │ vnmls.f64 d1, d3, d4 │ │ │ │ vsub.f64 d3, d9, d7 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ vsub.f64 d4, d0, d2 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ + vsub.f64 d11, d1, d5 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ vstr d4, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d4, d10, d6 │ │ │ │ vadd.f64 d6, d10, d6 │ │ │ │ - vsub.f64 d11, d1, d5 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ - vldr d10, [pc, #540] @ 2e960 │ │ │ │ - vadd.f64 d0, d6, d2 │ │ │ │ - vstr d11, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ + vstr d11, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ vldr d11, [sp, #200] @ 0xc8 │ │ │ │ + vldr d10, [pc, #500] @ 30aa0 │ │ │ │ + vadd.f64 d0, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vldr d2, [pc, #508] @ 2e958 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ + vldr d2, [pc, #480] @ 30a98 │ │ │ │ vadd.f64 d9, d12, d0 │ │ │ │ vmls.f64 d12, d0, d15 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vstr d9, [sp, #664] @ 0x298 │ │ │ │ + vstr d9, [sp, #672] @ 0x2a0 │ │ │ │ vldr d9, [sp, #192] @ 0xc0 │ │ │ │ - vadd.f64 d9, d9, d1 │ │ │ │ vadd.f64 d0, d6, d12 │ │ │ │ - vstr d9, [sp, #672] @ 0x2a0 │ │ │ │ + vadd.f64 d9, d9, d1 │ │ │ │ + vstr d9, [sp, #680] @ 0x2a8 │ │ │ │ vmul.f64 d9, d11, d13 │ │ │ │ vmla.f64 d9, d3, d10 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ vnmls.f64 d3, d11, d10 │ │ │ │ vmov.f64 d10, d2 │ │ │ │ vsub.f64 d2, d12, d6 │ │ │ │ - vadd.f64 d11, d9, d0 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ + vadd.f64 d11, d9, d0 │ │ │ │ vsub.f64 d9, d0, d9 │ │ │ │ vstr d11, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d11, d3, d2 │ │ │ │ - vstr d9, [sp, #376] @ 0x178 │ │ │ │ - vldr d9, [sp, #192] @ 0xc0 │ │ │ │ - vmls.f64 d9, d1, d15 │ │ │ │ vstr d11, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d11, d2, d3 │ │ │ │ vldr d2, [sp, #208] @ 0xd0 │ │ │ │ - vldr d3, [pc, #408] @ 2e960 │ │ │ │ - vmul.f64 d6, d2, d13 │ │ │ │ + vstr d9, [sp, #376] @ 0x178 │ │ │ │ + vldr d9, [sp, #192] @ 0xc0 │ │ │ │ + vldr d3, [pc, #388] @ 30aa0 │ │ │ │ vstr d11, [sp, #384] @ 0x180 │ │ │ │ + vmul.f64 d6, d2, d13 │ │ │ │ + vmls.f64 d9, d1, d15 │ │ │ │ vmla.f64 d6, d4, d3 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vsub.f64 d5, d9, d7 │ │ │ │ vnmls.f64 d4, d2, d3 │ │ │ │ vadd.f64 d3, d7, d9 │ │ │ │ + vsub.f64 d5, d9, d7 │ │ │ │ vsub.f64 d7, d3, d6 │ │ │ │ vadd.f64 d9, d6, d3 │ │ │ │ + vadd.f64 d6, d4, d5 │ │ │ │ vstr d7, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d7, d5, d4 │ │ │ │ - vadd.f64 d6, d4, d5 │ │ │ │ - vstr d9, [sp, #408] @ 0x198 │ │ │ │ - vldr d9, [r6, #-120] @ 0xffffff88 │ │ │ │ vstr d7, [sp, #400] @ 0x190 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vstr d9, [sp, #408] @ 0x198 │ │ │ │ vstr d6, [sp, #416] @ 0x1a0 │ │ │ │ vldr d6, [fp] │ │ │ │ - vmul.f64 d12, d9, d7 │ │ │ │ - vldr d9, [r6, #-128] @ 0xffffff80 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #192] @ 0xc0 │ │ │ │ + add r0, r3 │ │ │ │ + vldr d9, [r4, #-120] @ 0xffffff88 │ │ │ │ + str r1, [sp, #200] @ 0xc8 │ │ │ │ vldr d0, [sp, #24] │ │ │ │ - vmla.f64 d12, d9, d6 │ │ │ │ - vldr d9, [r6, #-120] @ 0xffffff88 │ │ │ │ - str r1, [sp, #208] @ 0xd0 │ │ │ │ - str r5, [sp, #192] @ 0xc0 │ │ │ │ - vmul.f64 d6, d9, d6 │ │ │ │ + str r0, [sp, #208] @ 0xd0 │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ + vmul.f64 d12, d9, d7 │ │ │ │ + vldr d9, [r4, #-128] @ 0xffffff80 │ │ │ │ vldr d1, [sp, #240] @ 0xf0 │ │ │ │ - str r0, [sp, #32] │ │ │ │ - vldr d3, [sp, #272] @ 0x110 │ │ │ │ vldr d10, [sp, #264] @ 0x108 │ │ │ │ + vmla.f64 d12, d9, d6 │ │ │ │ + vldr d9, [r4, #-120] @ 0xffffff88 │ │ │ │ + vldr d3, [sp, #272] @ 0x110 │ │ │ │ + vmul.f64 d6, d9, d6 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ - vldr d6, [r6, #-128] @ 0xffffff80 │ │ │ │ - str r4, [sp, #200] @ 0xc8 │ │ │ │ + vldr d6, [r4, #-128] @ 0xffffff80 │ │ │ │ vnmls.f64 d9, d6, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - adds r1, r7, r2 │ │ │ │ + vldr d7, [r0] │ │ │ │ vldr d6, [sp, #216] @ 0xd8 │ │ │ │ - adds r2, r0, r3 │ │ │ │ - adds r5, r1, r3 │ │ │ │ vmul.f64 d11, d4, d7 │ │ │ │ - str r5, [sp, #216] @ 0xd8 │ │ │ │ - vldr d5, [r1] │ │ │ │ - str r1, [sp, #24] │ │ │ │ vstr d9, [sp, #256] @ 0x100 │ │ │ │ - vldr d9, [r4] │ │ │ │ - mov.w r4, r9, lsl #5 │ │ │ │ - add.w r1, r4, r8 │ │ │ │ - add.w sl, r7, r4 │ │ │ │ + vldr d9, [r1] │ │ │ │ + mov.w r1, r7, lsl #7 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ + vldr d5, [r0] │ │ │ │ + str r1, [sp, #24] │ │ │ │ vmla.f64 d11, d0, d9 │ │ │ │ vmul.f64 d9, d4, d9 │ │ │ │ - vldr d4, [r2] │ │ │ │ + str r0, [sp, #32] │ │ │ │ vnmls.f64 d9, d0, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov r1, r0 │ │ │ │ + add r1, r3 │ │ │ │ vldr d0, [sp, #224] @ 0xe0 │ │ │ │ - str r2, [sp, #224] @ 0xe0 │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ + str r1, [sp, #216] @ 0xd8 │ │ │ │ vmul.f64 d2, d0, d7 │ │ │ │ vmla.f64 d2, d6, d5 │ │ │ │ vmul.f64 d5, d0, d5 │ │ │ │ vldr d0, [sp, #232] @ 0xe8 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - str r0, [sp, #232] @ 0xe8 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vldr d7, [r1] │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + add r1, r3 │ │ │ │ + vldr d4, [r1] │ │ │ │ + str r1, [sp, #224] @ 0xe0 │ │ │ │ + mov.w r1, #88 @ 0x58 │ │ │ │ + mul.w r1, r7, r1 │ │ │ │ vmul.f64 d6, d1, d4 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - str r5, [sp, #240] @ 0xf0 │ │ │ │ - add.w r2, sl, r3 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ + str r0, [sp, #232] @ 0xe8 │ │ │ │ + str r1, [sp, #240] @ 0xf0 │ │ │ │ vmla.f64 d6, d0, d7 │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ vldr d1, [r0] │ │ │ │ + mov.w r0, r7, lsl #5 │ │ │ │ + add.w sl, r5, r0 │ │ │ │ + add r0, r6 │ │ │ │ vnmls.f64 d7, d0, d4 │ │ │ │ - vldr d4, [r5] │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, sl, r3 │ │ │ │ vmul.f64 d0, d3, d4 │ │ │ │ vmla.f64 d0, d10, d1 │ │ │ │ vmul.f64 d1, d3, d1 │ │ │ │ + vsub.f64 d3, d9, d7 │ │ │ │ + vadd.f64 d7, d9, d7 │ │ │ │ vnmls.f64 d1, d10, d4 │ │ │ │ vsub.f64 d4, d11, d6 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ - vsub.f64 d3, d9, d7 │ │ │ │ - vadd.f64 d7, d9, d7 │ │ │ │ - vstr d6, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d10, d1, d5 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vstr d10, [sp, #272] @ 0x110 │ │ │ │ vsub.f64 d10, d0, d2 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ + vldr d9, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + vstr d6, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d0, d6, d2 │ │ │ │ + vadd.f64 d11, d9, d1 │ │ │ │ vadd.f64 d6, d12, d0 │ │ │ │ vmls.f64 d12, d0, d15 │ │ │ │ + b.n 30ab0 │ │ │ │ + nop │ │ │ │ + b.w ff4d91ca │ │ │ │ + b.n 3118e │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + strb r7, [r7, r3] │ │ │ │ + asrs r4, r0, #13 │ │ │ │ + ldr r6, [r1, #112] @ 0x70 │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ + b.w ff4d91da │ │ │ │ + b.n 3119e │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ vstr d6, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d9, [sp, #256] @ 0x100 │ │ │ │ vldr d6, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d11, d9, d1 │ │ │ │ - vmul.f64 d9, d6, d13 │ │ │ │ vstr d11, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d11, [pc, #32] @ 2e960 │ │ │ │ + vldr d11, [pc, #-32] @ 30aa0 │ │ │ │ + vmul.f64 d9, d6, d13 │ │ │ │ vmla.f64 d9, d3, d11 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ vnmls.f64 d3, d6, d11 │ │ │ │ vldr d6, [sp, #264] @ 0x108 │ │ │ │ - b.n 2e970 │ │ │ │ - nop.w │ │ │ │ - b.w ff4d708a │ │ │ │ - b.n 2f04e │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - strb r7, [r7, r3] │ │ │ │ - asrs r4, r0, #13 │ │ │ │ - ldr r6, [r1, #112] @ 0x70 │ │ │ │ - subs r7, #238 @ 0xee │ │ │ │ - b.w ff4d709a │ │ │ │ - b.n 2f05e │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vldr d2, [pc, #-16] @ 2e968 │ │ │ │ + vldr d2, [pc, #-52] @ 30aa8 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vadd.f64 d0, d6, d12 │ │ │ │ vsub.f64 d2, d12, d6 │ │ │ │ vadd.f64 d6, d9, d0 │ │ │ │ vsub.f64 d0, d0, d9 │ │ │ │ vldr d9, [sp, #256] @ 0x100 │ │ │ │ - vmls.f64 d9, d1, d15 │ │ │ │ vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ vadd.f64 d6, d3, d2 │ │ │ │ - vstr d0, [sp, #456] @ 0x1c8 │ │ │ │ - vsub.f64 d0, d2, d3 │ │ │ │ - vldr d2, [pc, #-64] @ 2e968 │ │ │ │ + vmls.f64 d9, d1, d15 │ │ │ │ vstr d6, [sp, #448] @ 0x1c0 │ │ │ │ vmul.f64 d6, d10, d13 │ │ │ │ + vstr d0, [sp, #456] @ 0x1c8 │ │ │ │ + vsub.f64 d0, d2, d3 │ │ │ │ + vldr d2, [pc, #-108] @ 30aa8 │ │ │ │ + vmov.f64 d5, d9 │ │ │ │ + vldr d9, [r1] │ │ │ │ vmla.f64 d6, d4, d11 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ vstr d0, [sp, #464] @ 0x1d0 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ vldr d0, [sp, #288] @ 0x120 │ │ │ │ vnmls.f64 d4, d10, d11 │ │ │ │ - vadd.f64 d3, d7, d9 │ │ │ │ - vsub.f64 d5, d9, d7 │ │ │ │ - vldr d9, [r2] │ │ │ │ + vadd.f64 d3, d7, d5 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ vsub.f64 d10, d3, d6 │ │ │ │ vsub.f64 d7, d5, d4 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ vstr d10, [sp, #472] @ 0x1d8 │ │ │ │ vadd.f64 d10, d6, d3 │ │ │ │ - vldr d6, [sl] │ │ │ │ vstr d7, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vldr d6, [sl] │ │ │ │ + vstr d10, [sp, #488] @ 0x1e8 │ │ │ │ vstr d5, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d7, [r1] │ │ │ │ vldr d5, [sp] │ │ │ │ - vstr d10, [sp, #488] @ 0x1e8 │ │ │ │ + str r0, [sp, #0] │ │ │ │ + add r0, r3 │ │ │ │ vldr d10, [sp, #248] @ 0xf8 │ │ │ │ + str r1, [sp, #248] @ 0xf8 │ │ │ │ + mov.w r1, #152 @ 0x98 │ │ │ │ + str r0, [sp, #256] @ 0x100 │ │ │ │ + mul.w r1, r7, r1 │ │ │ │ vmul.f64 d12, d5, d7 │ │ │ │ - str r1, [sp, #0] │ │ │ │ - add r1, r3 │ │ │ │ - str r1, [sp, #256] @ 0x100 │ │ │ │ + add.w r9, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ vmla.f64 d12, d10, d6 │ │ │ │ vmul.f64 d6, d5, d6 │ │ │ │ - vldr d5, [r6, #-88] @ 0xffffffa8 │ │ │ │ - str r2, [sp, #248] @ 0xf8 │ │ │ │ - movs r2, #112 @ 0x70 │ │ │ │ + vldr d5, [r4, #-88] @ 0xffffffa8 │ │ │ │ vnmls.f64 d6, d10, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #152 @ 0x98 │ │ │ │ - vldr d10, [sp, #280] @ 0x118 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r9, r3 │ │ │ │ vmul.f64 d11, d5, d7 │ │ │ │ - vldr d5, [r6, #-96] @ 0xffffffa0 │ │ │ │ - mul.w r1, r1, r9 │ │ │ │ + vldr d5, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vstr d6, [sp, #296] @ 0x128 │ │ │ │ vmla.f64 d11, d5, d9 │ │ │ │ - vldr d5, [r6, #-88] @ 0xffffffa8 │ │ │ │ - add.w lr, r7, r1 │ │ │ │ - add r1, r8 │ │ │ │ - adds r5, r1, r3 │ │ │ │ - add.w r0, lr, r3 │ │ │ │ + vldr d5, [r4, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d9, d5, d9 │ │ │ │ - vldr d5, [r6, #-96] @ 0xffffffa0 │ │ │ │ - str r0, [sp, #264] @ 0x108 │ │ │ │ - vstr d6, [sp, #296] @ 0x128 │ │ │ │ + vldr d5, [r4, #-96] @ 0xffffffa0 │ │ │ │ vnmls.f64 d9, d5, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - vldr d5, [lr] │ │ │ │ + vldr d5, [r9] │ │ │ │ + vldr d10, [sp, #280] @ 0x118 │ │ │ │ + str r0, [sp, #264] @ 0x108 │ │ │ │ vmul.f64 d2, d0, d7 │ │ │ │ vmla.f64 d2, d10, d5 │ │ │ │ vmul.f64 d5, d0, d5 │ │ │ │ vnmls.f64 d5, d10, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - vldr d4, [r5] │ │ │ │ - adds r0, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ + add.w r0, r1, r3 │ │ │ │ + vldr d4, [r0] │ │ │ │ + str r0, [sp, #272] @ 0x110 │ │ │ │ + add.w r0, r5, r2 │ │ │ │ + add r2, r6 │ │ │ │ vldr d10, [sp, #504] @ 0x1f8 │ │ │ │ str r0, [sp, #280] @ 0x118 │ │ │ │ - vmul.f64 d6, d8, d4 │ │ │ │ vldr d1, [r0] │ │ │ │ + str r2, [sp, #288] @ 0x120 │ │ │ │ + vmul.f64 d6, d8, d4 │ │ │ │ vmla.f64 d6, d14, d7 │ │ │ │ vmul.f64 d7, d8, d7 │ │ │ │ - mov.w r0, r9, lsl #4 │ │ │ │ - str r2, [sp, #288] @ 0x120 │ │ │ │ - add.w ip, r7, r0 │ │ │ │ - add r0, r8 │ │ │ │ - str r5, [sp, #272] @ 0x110 │ │ │ │ - add.w r5, ip, r3 │ │ │ │ vnmls.f64 d7, d14, d4 │ │ │ │ vldr d4, [r2] │ │ │ │ + mov.w r2, r7, lsl #4 │ │ │ │ vldr d14, [sp, #512] @ 0x200 │ │ │ │ - adds r2, r0, r3 │ │ │ │ + add.w lr, r6, r2 │ │ │ │ + add.w r8, r5, r2 │ │ │ │ + add.w r0, r8, r3 │ │ │ │ + add r2, r7 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vmul.f64 d0, d10, d4 │ │ │ │ - vmla.f64 d0, d14, d1 │ │ │ │ - vmul.f64 d1, d10, d1 │ │ │ │ - vnmls.f64 d1, d14, d4 │ │ │ │ + add.w ip, r5, r2 │ │ │ │ + add r2, r6 │ │ │ │ vsub.f64 d3, d9, d7 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ vldr d9, [sp, #296] @ 0x128 │ │ │ │ + vmla.f64 d0, d14, d1 │ │ │ │ + vmul.f64 d1, d10, d1 │ │ │ │ + vnmls.f64 d1, d14, d4 │ │ │ │ vsub.f64 d4, d11, d6 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ - vldr d11, [pc, #-388] @ 2e960 │ │ │ │ + vldr d11, [pc, #-440] @ 30aa0 │ │ │ │ vsub.f64 d10, d0, d2 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vsub.f64 d8, d1, d5 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vadd.f64 d0, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ @@ -44044,525 +45080,517 @@ │ │ │ │ vmls.f64 d12, d0, d15 │ │ │ │ vadd.f64 d9, d9, d1 │ │ │ │ vstr d9, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d9, d8, d13 │ │ │ │ vmla.f64 d9, d3, d11 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ vnmls.f64 d3, d8, d11 │ │ │ │ - vldr d8, [pc, #-448] @ 2e968 │ │ │ │ + vldr d8, [pc, #-500] @ 30aa8 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vadd.f64 d0, d6, d12 │ │ │ │ vsub.f64 d2, d12, d6 │ │ │ │ vadd.f64 d6, d9, d0 │ │ │ │ vsub.f64 d0, d0, d9 │ │ │ │ vldr d9, [sp, #296] @ 0x128 │ │ │ │ - vmls.f64 d9, d1, d15 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - str r5, [sp, #8] │ │ │ │ vstr d6, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d6, d3, d2 │ │ │ │ + vmls.f64 d9, d1, d15 │ │ │ │ + vldr d1, [sp, #8] │ │ │ │ + str r0, [sp, #8] │ │ │ │ + vstr d6, [sp, #520] @ 0x208 │ │ │ │ + vmul.f64 d6, d10, d13 │ │ │ │ vstr d0, [sp, #528] @ 0x210 │ │ │ │ vsub.f64 d0, d2, d3 │ │ │ │ vldr d2, [sp, #16] │ │ │ │ - str r2, [sp, #16] │ │ │ │ - vstr d6, [sp, #520] @ 0x208 │ │ │ │ - vmul.f64 d6, d10, d13 │ │ │ │ + vmov.f64 d7, d9 │ │ │ │ + vldr d9, [r0] │ │ │ │ + add.w r0, lr, r3 │ │ │ │ vmla.f64 d6, d4, d11 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vsub.f64 d7, d9, d5 │ │ │ │ - vadd.f64 d3, d5, d9 │ │ │ │ - vldr d9, [r5] │ │ │ │ + str r0, [sp, #16] │ │ │ │ vstr d0, [sp, #536] @ 0x218 │ │ │ │ + vadd.f64 d3, d5, d7 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ vnmls.f64 d4, d10, d11 │ │ │ │ vsub.f64 d10, d3, d6 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vstr d10, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d10, d6, d3 │ │ │ │ - vldr d6, [ip] │ │ │ │ + vldr d6, [r8] │ │ │ │ vstr d5, [sp, #552] @ 0x228 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [lr] │ │ │ │ vstr d10, [sp, #560] @ 0x230 │ │ │ │ vstr d5, [sp, #568] @ 0x238 │ │ │ │ vmul.f64 d5, d1, d7 │ │ │ │ vmla.f64 d5, d2, d6 │ │ │ │ vmul.f64 d6, d1, d6 │ │ │ │ vnmls.f64 d6, d2, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #136 @ 0x88 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, ip, r3 │ │ │ │ + add r3, r2 │ │ │ │ vmov.f64 d12, d5 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, r8 │ │ │ │ - adds r4, r5, r3 │ │ │ │ - adds r3, r2, r3 │ │ │ │ vstr d6, [sp, #584] @ 0x248 │ │ │ │ vldr d6, [sp, #64] @ 0x40 │ │ │ │ - vldr d5, [r5] │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ + vldr d5, [ip] │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d11, d6, d7 │ │ │ │ + vldr d4, [sp, #608] @ 0x260 │ │ │ │ + vldr d10, [sp, #600] @ 0x258 │ │ │ │ + vldr d3, [sp, #616] @ 0x268 │ │ │ │ vmla.f64 d11, d2, d9 │ │ │ │ vmul.f64 d9, d6, d9 │ │ │ │ + vldr d1, [sp, #632] @ 0x278 │ │ │ │ vnmls.f64 d9, d2, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - vldr d4, [sp, #600] @ 0x258 │ │ │ │ - vldr d3, [sp, #608] @ 0x260 │ │ │ │ - vldr d1, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d2, d4, d7 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ vmla.f64 d2, d3, d5 │ │ │ │ vmul.f64 d5, d4, d5 │ │ │ │ vldr d4, [r3] │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ - vldr d10, [sp, #592] @ 0x250 │ │ │ │ + ldr r3, [sp, #576] @ 0x240 │ │ │ │ + vstr d12, [sp, #576] @ 0x240 │ │ │ │ vnmls.f64 d5, d3, d7 │ │ │ │ - vldr d3, [sp, #616] @ 0x268 │ │ │ │ - vldr d7, [r4] │ │ │ │ + vldr d7, [r0] │ │ │ │ vmul.f64 d6, d1, d4 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ + vldr d3, [sp, #624] @ 0x270 │ │ │ │ + mov.w r3, r3, lsl #5 │ │ │ │ + add.w r0, r5, r3 │ │ │ │ + add r3, r6 │ │ │ │ + str r0, [sp, #296] @ 0x128 │ │ │ │ vmla.f64 d6, d3, d7 │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ - adds r4, r7, r3 │ │ │ │ - add r3, r8 │ │ │ │ - str r4, [sp, #296] @ 0x128 │ │ │ │ + vldr d1, [r0] │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ - vldr d3, [sp, #576] @ 0x240 │ │ │ │ - vldr d1, [r4] │ │ │ │ + vldr d3, [sp, #592] @ 0x250 │ │ │ │ vmul.f64 d0, d10, d4 │ │ │ │ - vstr d12, [sp, #576] @ 0x240 │ │ │ │ vmla.f64 d0, d3, d1 │ │ │ │ vmul.f64 d1, d10, d1 │ │ │ │ vnmls.f64 d1, d3, d4 │ │ │ │ vsub.f64 d3, d9, d7 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ vsub.f64 d4, d11, d6 │ │ │ │ - vadd.f64 d6, d11, d6 │ │ │ │ vldr d9, [sp, #584] @ 0x248 │ │ │ │ + vadd.f64 d6, d11, d6 │ │ │ │ vsub.f64 d10, d0, d2 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vsub.f64 d8, d1, d5 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vadd.f64 d0, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vldr d2, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + vldr d5, [sp, #584] @ 0x248 │ │ │ │ vadd.f64 d11, d12, d0 │ │ │ │ - vldr d12, [pc, #-836] @ 2e960 │ │ │ │ vmls.f64 d2, d0, d15 │ │ │ │ - vldr d5, [sp, #584] @ 0x248 │ │ │ │ + vldr d12, [pc, #-900] @ 30aa0 │ │ │ │ vadd.f64 d9, d9, d1 │ │ │ │ vmls.f64 d5, d1, d15 │ │ │ │ + vmov.f64 d1, d12 │ │ │ │ vstr d9, [sp, #592] @ 0x250 │ │ │ │ vmul.f64 d9, d8, d13 │ │ │ │ vmla.f64 d9, d3, d12 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ vnmls.f64 d3, d8, d12 │ │ │ │ - vldr d8, [pc, #-868] @ 2e968 │ │ │ │ + vldr d8, [pc, #-928] @ 30aa8 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vadd.f64 d0, d6, d2 │ │ │ │ vsub.f64 d2, d2, d6 │ │ │ │ vadd.f64 d6, d9, d0 │ │ │ │ vsub.f64 d9, d0, d9 │ │ │ │ vstr d6, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d6, d3, d2 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ vmov.f64 d2, d12 │ │ │ │ + vldr d12, [sp, #680] @ 0x2a8 │ │ │ │ vstr d6, [sp, #600] @ 0x258 │ │ │ │ vmul.f64 d6, d10, d13 │ │ │ │ - vmla.f64 d6, d4, d12 │ │ │ │ vstr d3, [sp, #608] @ 0x260 │ │ │ │ - vmul.f64 d4, d4, d13 │ │ │ │ vmul.f64 d3, d7, d8 │ │ │ │ - vmov.f64 d1, d2 │ │ │ │ - vnmls.f64 d4, d10, d12 │ │ │ │ + vmla.f64 d6, d4, d2 │ │ │ │ + vmul.f64 d4, d4, d13 │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ - vmov.f64 d10, d8 │ │ │ │ vsub.f64 d7, d5, d3 │ │ │ │ - vldr d12, [sp, #672] @ 0x2a0 │ │ │ │ vldr d3, [sp, #432] @ 0x1b0 │ │ │ │ + vnmls.f64 d4, d10, d2 │ │ │ │ + vmov.f64 d10, d8 │ │ │ │ vsub.f64 d8, d0, d6 │ │ │ │ vadd.f64 d0, d6, d0 │ │ │ │ vstr d8, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d8, d7, d4 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vldr d7, [sp, #592] @ 0x250 │ │ │ │ vstr d8, [sp, #616] @ 0x268 │ │ │ │ - vsub.f64 d7, d7, d12 │ │ │ │ vldr d8, [sp, #504] @ 0x1f8 │ │ │ │ + vsub.f64 d7, d7, d12 │ │ │ │ vstr d4, [sp, #624] @ 0x270 │ │ │ │ - vldr d4, [r7] │ │ │ │ + vldr d4, [r5] │ │ │ │ + ldr r0, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d6, d3, d8 │ │ │ │ vmul.f64 d5, d7, d13 │ │ │ │ vldr d3, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d8, [sp, #672] @ 0x2a0 │ │ │ │ vmla.f64 d5, d6, d2 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ vnmls.f64 d6, d7, d2 │ │ │ │ vldr d2, [sp, #328] @ 0x148 │ │ │ │ - vldr d8, [sp, #664] @ 0x298 │ │ │ │ vadd.f64 d7, d3, d14 │ │ │ │ - ldr r4, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vadd.f64 d2, d8, d11 │ │ │ │ vsub.f64 d11, d11, d8 │ │ │ │ vldr d8, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d3, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vmov.f64 d2, d4 │ │ │ │ vmls.f64 d2, d3, d15 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vstr d4, [r7] │ │ │ │ + vstr d4, [r5] │ │ │ │ vsub.f64 d4, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vldr d2, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d3, [r4] │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ + vstr d3, [r0] │ │ │ │ + ldr r0, [sp, #120] @ 0x78 │ │ │ │ vldr d3, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d6, [r0] │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ - ldr r4, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ + ldr r0, [sp, #88] @ 0x58 │ │ │ │ vldr d7, [sp, #304] @ 0x130 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d6, [r0] │ │ │ │ vsub.f64 d6, d3, d14 │ │ │ │ + ldr r0, [sp, #72] @ 0x48 │ │ │ │ vldr d3, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d4, d7, d2 │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ + vstr d5, [r0] │ │ │ │ + vmul.f64 d5, d11, d13 │ │ │ │ + ldr r0, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d7, d3, d8 │ │ │ │ vldr d3, [sp, #592] @ 0x250 │ │ │ │ vmov.f64 d2, d4 │ │ │ │ - vldr d8, [sp, #320] @ 0x140 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vmul.f64 d5, d11, d13 │ │ │ │ - vadd.f64 d12, d12, d3 │ │ │ │ vmla.f64 d5, d6, d1 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ - ldr r4, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d12, d12, d3 │ │ │ │ + vnmls.f64 d6, d11, d1 │ │ │ │ + vldr d11, [pc, #980] @ 31358 │ │ │ │ vadd.f64 d3, d7, d12 │ │ │ │ vsub.f64 d7, d7, d12 │ │ │ │ - vnmls.f64 d6, d11, d1 │ │ │ │ - vldr d11, [pc, #972] @ 2f1e8 │ │ │ │ - vldr d12, [pc, #976] @ 2f1f0 │ │ │ │ + vldr d12, [pc, #976] @ 31360 │ │ │ │ vmls.f64 d2, d3, d15 │ │ │ │ - vadd.f64 d4, d4, d3 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vstr d4, [r8] │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vstr d4, [r6] │ │ │ │ vsub.f64 d4, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vstr d3, [r4] │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ + vstr d3, [r0] │ │ │ │ + ldr r0, [sp, #128] @ 0x80 │ │ │ │ vldr d3, [sp, #312] @ 0x138 │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ - vldr d4, [sp, #648] @ 0x288 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d4, [r0] │ │ │ │ + ldr r0, [sp, #80] @ 0x50 │ │ │ │ + vldr d4, [sp, #656] @ 0x290 │ │ │ │ + vstr d6, [r0] │ │ │ │ + ldr r0, [sp, #96] @ 0x60 │ │ │ │ vldr d6, [sp, #336] @ 0x150 │ │ │ │ - ldr r4, [sp, #96] @ 0x60 │ │ │ │ + vstr d5, [r0] │ │ │ │ vadd.f64 d7, d3, d6 │ │ │ │ - vstr d5, [r4] │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d2, d7, d4 │ │ │ │ - vldr d7, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d7, d8, d7 │ │ │ │ vstr d3, [sp, #104] @ 0x68 │ │ │ │ vstr d2, [sp, #72] @ 0x48 │ │ │ │ - vldr d5, [sp, #632] @ 0x278 │ │ │ │ - vldr d2, [pc, #876] @ 2f1f8 │ │ │ │ + vldr d8, [sp, #320] @ 0x140 │ │ │ │ + vldr d7, [sp, #352] @ 0x160 │ │ │ │ + vldr d2, [pc, #876] @ 31368 │ │ │ │ + vldr d5, [sp, #640] @ 0x280 │ │ │ │ + vadd.f64 d7, d8, d7 │ │ │ │ vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d1, [sp, #360] @ 0x168 │ │ │ │ + vldr d3, [sp, #576] @ 0x240 │ │ │ │ vsub.f64 d8, d7, d5 │ │ │ │ - vadd.f64 d14, d5, d7 │ │ │ │ - vldr d5, [pc, #868] @ 2f200 │ │ │ │ vmul.f64 d6, d4, d2 │ │ │ │ vldr d4, [sp, #440] @ 0x1b8 │ │ │ │ + vadd.f64 d14, d5, d7 │ │ │ │ vldr d2, [sp, #584] @ 0x248 │ │ │ │ + vldr d5, [pc, #928] @ 313c8 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ - vldr d8, [pc, #856] @ 2f208 │ │ │ │ - vldr d3, [sp, #576] @ 0x240 │ │ │ │ - vmul.f64 d2, d2, d5 │ │ │ │ + vldr d8, [pc, #832] @ 31370 │ │ │ │ vstr d14, [sp, #88] @ 0x58 │ │ │ │ + vldr d14, [pc, #848] @ 31388 │ │ │ │ + vmul.f64 d2, d2, d5 │ │ │ │ + vldr d5, [sp, #392] @ 0x188 │ │ │ │ vmla.f64 d6, d4, d8 │ │ │ │ vldr d8, [sp, #544] @ 0x220 │ │ │ │ - vldr d5, [sp, #392] @ 0x188 │ │ │ │ - vldr d14, [pc, #852] @ 2f220 │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ vmul.f64 d7, d8, d11 │ │ │ │ vldr d8, [sp, #512] @ 0x200 │ │ │ │ - vldr d1, [sp, #360] @ 0x168 │ │ │ │ - vmul.f64 d5, d5, d14 │ │ │ │ vmla.f64 d7, d8, d12 │ │ │ │ - vldr d8, [pc, #900] @ 2f268 │ │ │ │ + vldr d8, [pc, #884] @ 313d0 │ │ │ │ vmla.f64 d2, d3, d8 │ │ │ │ - vldr d3, [pc, #828] @ 2f228 │ │ │ │ - vmla.f64 d5, d1, d3 │ │ │ │ + vldr d3, [pc, #812] @ 31390 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [pc, #828] @ 2f238 │ │ │ │ + vldr d6, [pc, #816] @ 313a0 │ │ │ │ + vmla.f64 d5, d1, d3 │ │ │ │ vstr d7, [sp, #120] @ 0x78 │ │ │ │ vldr d7, [sp, #560] @ 0x230 │ │ │ │ vadd.f64 d3, d2, d5 │ │ │ │ vsub.f64 d14, d2, d5 │ │ │ │ - vldr d2, [sp, #456] @ 0x1c8 │ │ │ │ vldr d5, [sp, #408] @ 0x198 │ │ │ │ - vmul.f64 d1, d2, d11 │ │ │ │ - vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d2, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d8, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vldr d3, [sp, #528] @ 0x210 │ │ │ │ vmul.f64 d6, d5, d6 │ │ │ │ - vldr d5, [pc, #792] @ 2f248 │ │ │ │ - vnmls.f64 d1, d2, d12 │ │ │ │ - vldr d2, [pc, #776] @ 2f240 │ │ │ │ vstr d14, [sp, #112] @ 0x70 │ │ │ │ + vmul.f64 d1, d2, d11 │ │ │ │ + vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d5, [pc, #780] @ 313b8 │ │ │ │ + vldr d14, [pc, #808] @ 313d8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ - vldr d14, [pc, #812] @ 2f270 │ │ │ │ + vnmls.f64 d1, d2, d12 │ │ │ │ + vldr d2, [pc, #748] @ 313a8 │ │ │ │ vmul.f64 d2, d7, d2 │ │ │ │ - vldr d7, [pc, #772] @ 2f250 │ │ │ │ + vldr d7, [pc, #748] @ 313b0 │ │ │ │ vnmls.f64 d2, d3, d7 │ │ │ │ vldr d7, [sp, #376] @ 0x178 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ - vldr d5, [pc, #764] @ 2f258 │ │ │ │ + vldr d5, [pc, #748] @ 313c0 │ │ │ │ vmul.f64 d7, d0, d14 │ │ │ │ - vmla.f64 d7, d9, d5 │ │ │ │ vadd.f64 d3, d1, d2 │ │ │ │ vsub.f64 d14, d1, d2 │ │ │ │ + vmla.f64 d7, d9, d5 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vadd.f64 d2, d3, d5 │ │ │ │ vsub.f64 d6, d3, d5 │ │ │ │ - vstr d7, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d2, d3, d5 │ │ │ │ vldr d3, [sp, #528] @ 0x210 │ │ │ │ - vmul.f64 d1, d2, d10 │ │ │ │ vstr d6, [sp, #96] @ 0x60 │ │ │ │ - vldr d6, [sp, #488] @ 0x1e8 │ │ │ │ + vmul.f64 d1, d2, d10 │ │ │ │ vldr d2, [sp, #456] @ 0x1c8 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ + vldr d6, [sp, #488] @ 0x1e8 │ │ │ │ vstr d1, [sp, #128] @ 0x80 │ │ │ │ + vldr d1, [pc, #672] @ 313b0 │ │ │ │ + vstr d7, [sp, #304] @ 0x130 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ vmla.f64 d6, d2, d12 │ │ │ │ - vldr d1, [pc, #684] @ 2f250 │ │ │ │ vldr d2, [sp, #560] @ 0x230 │ │ │ │ vmul.f64 d7, d2, d1 │ │ │ │ - vldr d2, [pc, #656] @ 2f240 │ │ │ │ + vldr d2, [pc, #640] @ 313a8 │ │ │ │ vmla.f64 d7, d3, d2 │ │ │ │ - vldr d2, [pc, #696] @ 2f270 │ │ │ │ + vldr d2, [pc, #680] @ 313d8 │ │ │ │ vmul.f64 d1, d9, d2 │ │ │ │ - vldr d9, [pc, #664] @ 2f258 │ │ │ │ - vnmls.f64 d1, d0, d9 │ │ │ │ - vldr d9, [sp, #376] @ 0x178 │ │ │ │ - vldr d0, [pc, #620] @ 2f238 │ │ │ │ + vldr d9, [pc, #648] @ 313c0 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ + vnmls.f64 d1, d0, d9 │ │ │ │ + vldr d9, [sp, #376] @ 0x178 │ │ │ │ + vldr d0, [pc, #596] @ 313a0 │ │ │ │ + vstr d6, [sp, #328] @ 0x148 │ │ │ │ + vldr d6, [pc, #524] @ 31360 │ │ │ │ vmul.f64 d3, d9, d0 │ │ │ │ vldr d9, [sp, #408] @ 0x198 │ │ │ │ - vldr d0, [pc, #616] @ 2f248 │ │ │ │ - vstr d6, [sp, #328] @ 0x148 │ │ │ │ - vldr d6, [pc, #520] @ 2f1f0 │ │ │ │ + vldr d0, [pc, #600] @ 313b8 │ │ │ │ vnmls.f64 d3, d9, d0 │ │ │ │ vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ vadd.f64 d2, d1, d3 │ │ │ │ vsub.f64 d12, d1, d3 │ │ │ │ - vldr d3, [pc, #516] @ 2f200 │ │ │ │ - vldr d1, [pc, #616] @ 2f268 │ │ │ │ + vldr d3, [pc, #596] @ 313c8 │ │ │ │ + vldr d1, [pc, #600] @ 313d0 │ │ │ │ vadd.f64 d0, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vldr d2, [pc, #492] @ 2f1f8 │ │ │ │ + vldr d2, [pc, #484] @ 31368 │ │ │ │ vmul.f64 d7, d9, d2 │ │ │ │ vldr d9, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d2, [pc, #496] @ 2f208 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ + vldr d2, [pc, #476] @ 31370 │ │ │ │ + ldr r0, [sp, #192] @ 0xc0 │ │ │ │ + vldr d10, [sp, #576] @ 0x240 │ │ │ │ vnmls.f64 d7, d9, d2 │ │ │ │ vldr d9, [sp, #512] @ 0x200 │ │ │ │ - vmul.f64 d2, d9, d11 │ │ │ │ - vldr d9, [sp, #544] @ 0x220 │ │ │ │ - vldr d10, [sp, #576] @ 0x240 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d3, d10, d3 │ │ │ │ vldr d10, [sp, #584] @ 0x248 │ │ │ │ - vnmls.f64 d2, d9, d6 │ │ │ │ - vldr d6, [pc, #476] @ 2f220 │ │ │ │ + vmul.f64 d2, d9, d11 │ │ │ │ + vldr d9, [sp, #544] @ 0x220 │ │ │ │ vnmls.f64 d3, d10, d1 │ │ │ │ vldr d1, [sp, #360] @ 0x168 │ │ │ │ - vldr d10, [pc, #472] @ 2f228 │ │ │ │ + vnmls.f64 d2, d9, d6 │ │ │ │ + vldr d6, [pc, #456] @ 31388 │ │ │ │ + vldr d10, [pc, #460] @ 31390 │ │ │ │ vmul.f64 d6, d1, d6 │ │ │ │ vldr d1, [sp, #392] @ 0x188 │ │ │ │ vadd.f64 d9, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vnmls.f64 d6, d1, d10 │ │ │ │ - vldr d10, [pc, #456] @ 2f230 │ │ │ │ + vldr d10, [pc, #444] @ 31398 │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ vsub.f64 d6, d3, d6 │ │ │ │ vsub.f64 d2, d9, d1 │ │ │ │ vadd.f64 d1, d9, d1 │ │ │ │ vldr d9, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ vldr d10, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d3, d10, d8 │ │ │ │ vmls.f64 d10, d8, d15 │ │ │ │ vstr d3, [fp] │ │ │ │ vldr d3, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d3, d3, d1 │ │ │ │ vadd.f64 d8, d4, d10 │ │ │ │ - vstr d3, [r4] │ │ │ │ + vadd.f64 d3, d3, d1 │ │ │ │ + vstr d3, [r0] │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ vldr d3, [sp, #72] @ 0x48 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ vstr d3, [sl] │ │ │ │ vldr d3, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d3, d9, d3 │ │ │ │ - vldr d9, [pc, #464] @ 2f288 │ │ │ │ - vstr d3, [r4] │ │ │ │ + vldr d9, [pc, #448] @ 313f0 │ │ │ │ + vstr d3, [r0] │ │ │ │ vmul.f64 d3, d6, d13 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ vmla.f64 d3, d7, d9 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - ldr r4, [sp, #216] @ 0xd8 │ │ │ │ vnmls.f64 d7, d6, d9 │ │ │ │ vsub.f64 d6, d10, d4 │ │ │ │ vldr d10, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d4, d8, d3 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vldr d8, [sp, #120] @ 0x78 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d4, [r0] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ vmul.f64 d7, d8, d13 │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #200] @ 0xc8 │ │ │ │ + vstr d4, [r0] │ │ │ │ vnmls.f64 d7, d10, d9 │ │ │ │ vldr d4, [sp, #80] @ 0x50 │ │ │ │ + ldr r0, [sp, #200] @ 0xc8 │ │ │ │ vmls.f64 d4, d1, d15 │ │ │ │ - vstr d3, [r4] │ │ │ │ - ldr r4, [sp, #232] @ 0xe8 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d3, [r0] │ │ │ │ + ldr r0, [sp, #232] @ 0xe8 │ │ │ │ + vstr d6, [r0] │ │ │ │ vmul.f64 d6, d10, d13 │ │ │ │ - vmla.f64 d6, d8, d9 │ │ │ │ + ldr r0, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d3, d2, d4 │ │ │ │ - ldr r4, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ + vmla.f64 d6, d8, d9 │ │ │ │ vsub.f64 d2, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vldr d3, [pc, #208] @ 2f200 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vldr d3, [pc, #292] @ 313c8 │ │ │ │ + vstr d2, [r0] │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r4] │ │ │ │ - ldr r4, [sp, #224] @ 0xe0 │ │ │ │ - vstr d6, [r4] │ │ │ │ - ldr r4, [sp, #240] @ 0xf0 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ + vstr d2, [r0] │ │ │ │ vldr d8, [sp, #72] @ 0x48 │ │ │ │ - vmls.f64 d8, d0, d15 │ │ │ │ - vldr d4, [sp, #304] @ 0x130 │ │ │ │ vldr d2, [sp, #128] @ 0x80 │ │ │ │ - vstr d7, [r4] │ │ │ │ + ldr r0, [sp, #224] @ 0xe0 │ │ │ │ + vldr d4, [sp, #304] @ 0x130 │ │ │ │ + vmls.f64 d8, d0, d15 │ │ │ │ + vstr d6, [r0] │ │ │ │ + ldr r0, [sp, #240] @ 0xf0 │ │ │ │ + vstr d7, [r0] │ │ │ │ vmul.f64 d7, d4, d13 │ │ │ │ - ldr r4, [sp, #264] @ 0x108 │ │ │ │ + vmov.f64 d6, d8 │ │ │ │ + vldr d8, [sp, #96] @ 0x60 │ │ │ │ + ldr r0, [sp, #264] @ 0x108 │ │ │ │ vmla.f64 d7, d14, d9 │ │ │ │ vmul.f64 d14, d14, d13 │ │ │ │ vnmls.f64 d14, d4, d9 │ │ │ │ - vadd.f64 d4, d5, d8 │ │ │ │ - vsub.f64 d6, d8, d5 │ │ │ │ - vldr d8, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d4, d5, d6 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d5, [r4] │ │ │ │ + vstr d5, [r0] │ │ │ │ vadd.f64 d5, d14, d6 │ │ │ │ - ldr r4, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d6, d6, d14 │ │ │ │ vldr d14, [sp, #88] @ 0x58 │ │ │ │ + ldr r0, [sp, #248] @ 0xf8 │ │ │ │ + vstr d5, [r9] │ │ │ │ vmls.f64 d14, d8, d15 │ │ │ │ - vstr d5, [lr] │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d7, [r0] │ │ │ │ vmul.f64 d7, d12, d13 │ │ │ │ - ldr r4, [sp, #280] @ 0x118 │ │ │ │ - vstr d6, [r4] │ │ │ │ + ldr r0, [sp, #280] @ 0x118 │ │ │ │ + vstr d6, [r0] │ │ │ │ + ldr r0, [sp, #256] @ 0x100 │ │ │ │ vldr d6, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d5, d2, d14 │ │ │ │ - ldr r4, [sp, #256] @ 0x100 │ │ │ │ vmla.f64 d7, d6, d9 │ │ │ │ vmul.f64 d10, d6, d13 │ │ │ │ vsub.f64 d6, d14, d2 │ │ │ │ vldr d14, [sp, #312] @ 0x138 │ │ │ │ vnmls.f64 d10, d12, d9 │ │ │ │ vldr d12, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vsub.f64 d4, d6, d10 │ │ │ │ - ldr r4, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d10, d10, d6 │ │ │ │ - b.n 2f290 │ │ │ │ + vstr d4, [r0] │ │ │ │ + b.n 313f8 │ │ │ │ nop │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ lsls r6, r2, #30 │ │ │ │ @ instruction: 0xfa1cd511 │ │ │ │ subs r7, #207 @ 0xcf │ │ │ │ - add r1, sp, #324 @ 0x144 │ │ │ │ - ldrb r7, [r7, r2] │ │ │ │ - bpl.n 2f222 │ │ │ │ - subs r7, #222 @ 0xde │ │ │ │ subs r0, r4, #3 │ │ │ │ adds r0, r2, #4 │ │ │ │ cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ - mvns r6, r7 │ │ │ │ - itt al │ │ │ │ - vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ - stral r3, [sp, #484] @ 0x1e4 │ │ │ │ + str r3, [sp, #484] @ 0x1e4 │ │ │ │ subs r0, r4, r7 │ │ │ │ asrs r2, r1, #12 │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ - movs r0, #20 │ │ │ │ + mvns r6, r7 │ │ │ │ + itt al │ │ │ │ + vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ + moval r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 2f1c6 │ │ │ │ + b.n 3132e │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ @ instruction: 0xb816 │ │ │ │ lsls r2, r2, #15 │ │ │ │ strh r6, [r6, r6] │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ - b.w ff4d7962 │ │ │ │ - b.n 2f926 │ │ │ │ + b.w ff4d9aca │ │ │ │ + b.n 31a8e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - bls.n 2f242 │ │ │ │ + bls.n 313aa │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #239 @ 0xef │ │ │ │ lslvs r4, r7, #6 │ │ │ │ cdp2vc 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subvc r7, #228 @ 0xe4 │ │ │ │ - ldrh r0, [r4, r7] │ │ │ │ - ldrb r1, [r4, r6] │ │ │ │ - lsrs r3, r5, #11 │ │ │ │ - subs r7, #192 @ 0xc0 │ │ │ │ ldr r2, [r5, #60] @ 0x3c │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ + ldrh r0, [r4, r7] │ │ │ │ + ldrb r1, [r4, r6] │ │ │ │ + lsrs r3, r5, #11 │ │ │ │ + subs r7, #192 @ 0xc0 │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 2f216 │ │ │ │ + bgt.n 3137e │ │ │ │ orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ add r1, sp, #324 @ 0x144 │ │ │ │ ldrb r7, [r7, r2] │ │ │ │ - bpl.n 2f282 │ │ │ │ + bpl.n 313ea │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (2f470 ) │ │ │ │ + ldr r6, [pc, #516] @ (315d8 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ @@ -44572,497 +45600,515 @@ │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - vldr d6, [pc, #-20] @ 2f280 │ │ │ │ + vsub.f64 d4, d6, d10 │ │ │ │ + vadd.f64 d10, d10, d6 │ │ │ │ + ldr r0, [sp, #272] @ 0x110 │ │ │ │ + vldr d6, [pc, #-28] @ 313e8 │ │ │ │ vstr d4, [r1] │ │ │ │ - vstr d7, [r4] │ │ │ │ + vldr d4, [sp, #664] @ 0x298 │ │ │ │ + vstr d7, [r0] │ │ │ │ vsub.f64 d7, d12, d14 │ │ │ │ - vldr d4, [sp, #656] @ 0x290 │ │ │ │ + ldr r0, [sp, #288] @ 0x120 │ │ │ │ vldr d14, [sp, #320] @ 0x140 │ │ │ │ - vldr d12, [sp, #640] @ 0x280 │ │ │ │ + vldr d12, [sp, #648] @ 0x288 │ │ │ │ vsub.f64 d8, d7, d4 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ + vstr d10, [r0] │ │ │ │ vldr d7, [sp, #352] @ 0x160 │ │ │ │ - ldr r4, [sp, #288] @ 0x120 │ │ │ │ + vstr d4, [sp] │ │ │ │ vsub.f64 d7, d7, d14 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ - vstr d4, [sp] │ │ │ │ - vstr d10, [r4] │ │ │ │ - vldr d4, [pc, #-92] @ 2f270 │ │ │ │ + vldr d4, [pc, #-104] @ 313d8 │ │ │ │ + vldr d8, [pc, #-132] @ 313c0 │ │ │ │ vadd.f64 d14, d12, d7 │ │ │ │ vsub.f64 d12, d7, d12 │ │ │ │ - vldr d8, [pc, #-128] @ 2f258 │ │ │ │ vstr d14, [sp, #24] │ │ │ │ - vstr d12, [sp, #32] │ │ │ │ vldr d1, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d12, [sp, #32] │ │ │ │ vldr d12, [sp, #464] @ 0x1d0 │ │ │ │ vldr d0, [sp, #608] @ 0x260 │ │ │ │ vmul.f64 d5, d1, d3 │ │ │ │ - vldr d1, [pc, #-140] @ 2f268 │ │ │ │ + vldr d1, [pc, #-152] @ 313d0 │ │ │ │ vmla.f64 d5, d12, d1 │ │ │ │ vldr d1, [sp, #536] @ 0x218 │ │ │ │ vldr d12, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d7, d1, d4 │ │ │ │ vldr d4, [sp, #568] @ 0x238 │ │ │ │ vmul.f64 d1, d12, d11 │ │ │ │ vldr d12, [sp, #416] @ 0x1a0 │ │ │ │ + vnmls.f64 d7, d4, d8 │ │ │ │ + vldr d8, [pc, #-276] @ 31378 │ │ │ │ vmla.f64 d1, d0, d6 │ │ │ │ - vldr d6, [pc, #-264] @ 2f210 │ │ │ │ + vldr d6, [pc, #-276] @ 31380 │ │ │ │ vldr d0, [sp, #448] @ 0x1c0 │ │ │ │ - vnmls.f64 d7, d4, d8 │ │ │ │ - vldr d8, [pc, #-268] @ 2f218 │ │ │ │ vmul.f64 d3, d12, d6 │ │ │ │ vldr d12, [sp, #384] @ 0x180 │ │ │ │ - vmla.f64 d3, d12, d8 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ + vmla.f64 d3, d12, d8 │ │ │ │ vsub.f64 d12, d5, d7 │ │ │ │ - vldr d5, [pc, #-284] @ 2f220 │ │ │ │ - vldr d7, [pc, #-248] @ 2f248 │ │ │ │ - vsub.f64 d14, d1, d3 │ │ │ │ - vmul.f64 d0, d0, d5 │ │ │ │ + vldr d5, [pc, #-296] @ 31388 │ │ │ │ + vldr d7, [pc, #-252] @ 313b8 │ │ │ │ vmov.f64 d11, d5 │ │ │ │ - vldr d5, [pc, #-296] @ 2f228 │ │ │ │ + vmul.f64 d0, d0, d5 │ │ │ │ + vldr d5, [pc, #-304] @ 31390 │ │ │ │ + vsub.f64 d14, d1, d3 │ │ │ │ vadd.f64 d2, d1, d3 │ │ │ │ - vstr d14, [sp, #96] @ 0x60 │ │ │ │ vmov.f64 d9, d5 │ │ │ │ - vldr d14, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d14, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d10, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ + vldr d14, [sp, #480] @ 0x1e0 │ │ │ │ vldr d2, [sp, #616] @ 0x268 │ │ │ │ + vstr d10, [sp, #88] @ 0x58 │ │ │ │ vnmls.f64 d0, d14, d5 │ │ │ │ vldr d14, [sp, #552] @ 0x228 │ │ │ │ - vldr d5, [pc, #-320] @ 2f238 │ │ │ │ - vstr d10, [sp, #88] @ 0x58 │ │ │ │ - vldr d10, [pc, #-336] @ 2f230 │ │ │ │ + vldr d5, [pc, #-336] @ 313a0 │ │ │ │ + vldr d10, [pc, #-348] @ 31398 │ │ │ │ vmul.f64 d3, d14, d5 │ │ │ │ vldr d5, [sp, #520] @ 0x208 │ │ │ │ - vldr d14, [pc, #-332] @ 2f240 │ │ │ │ + vldr d14, [pc, #-344] @ 313a8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vmla.f64 d3, d5, d7 │ │ │ │ - vldr d5, [sp, #600] @ 0x258 │ │ │ │ vldr d7, [sp, #400] @ 0x190 │ │ │ │ - vmul.f64 d5, d5, d6 │ │ │ │ + vldr d5, [sp, #600] @ 0x258 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vldr d14, [sp, #368] @ 0x170 │ │ │ │ - vnmls.f64 d5, d2, d8 │ │ │ │ - vldr d2, [pc, #-352] @ 2f250 │ │ │ │ + vmul.f64 d5, d5, d6 │ │ │ │ vsub.f64 d1, d0, d3 │ │ │ │ vadd.f64 d0, d0, d3 │ │ │ │ + vnmls.f64 d5, d2, d8 │ │ │ │ + vldr d2, [pc, #-380] @ 313b0 │ │ │ │ vmla.f64 d7, d14, d2 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d14, d5, d7 │ │ │ │ vldr d7, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d3, d1, d2 │ │ │ │ vadd.f64 d5, d1, d2 │ │ │ │ vldr d1, [sp, #480] @ 0x1e0 │ │ │ │ vldr d2, [sp, #616] @ 0x268 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ - vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vldr d5, [pc, #-428] @ 2f238 │ │ │ │ vstr d3, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d3, d1, d11 │ │ │ │ - vmla.f64 d3, d7, d9 │ │ │ │ - vldr d7, [sp, #520] @ 0x208 │ │ │ │ + vstr d5, [sp, #112] @ 0x70 │ │ │ │ + vldr d5, [pc, #-448] @ 313a0 │ │ │ │ vldr d11, [sp, #552] @ 0x228 │ │ │ │ + vmla.f64 d3, d7, d9 │ │ │ │ vmul.f64 d9, d2, d6 │ │ │ │ - vldr d2, [pc, #-448] @ 2f240 │ │ │ │ + vldr d7, [sp, #520] @ 0x208 │ │ │ │ + vldr d2, [pc, #-460] @ 313a8 │ │ │ │ + vldr d1, [pc, #-456] @ 313b0 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ - vldr d5, [pc, #-448] @ 2f248 │ │ │ │ - vldr d1, [pc, #-444] @ 2f250 │ │ │ │ + vldr d5, [pc, #-456] @ 313b8 │ │ │ │ vnmls.f64 d7, d11, d5 │ │ │ │ vldr d11, [sp, #600] @ 0x258 │ │ │ │ vmla.f64 d9, d11, d8 │ │ │ │ vldr d11, [sp, #368] @ 0x170 │ │ │ │ - vmul.f64 d2, d11, d2 │ │ │ │ - vldr d11, [sp, #400] @ 0x190 │ │ │ │ vadd.f64 d5, d3, d7 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ - vldr d3, [pc, #-472] @ 2f258 │ │ │ │ - vnmls.f64 d2, d11, d1 │ │ │ │ + vldr d3, [pc, #-476] @ 313c0 │ │ │ │ + vmul.f64 d2, d11, d2 │ │ │ │ + vldr d11, [sp, #400] @ 0x190 │ │ │ │ vstr d7, [sp, #128] @ 0x80 │ │ │ │ - vldr d7, [pc, #-476] @ 2f260 │ │ │ │ + vldr d7, [pc, #-484] @ 313c8 │ │ │ │ + vnmls.f64 d2, d11, d1 │ │ │ │ vadd.f64 d1, d9, d2 │ │ │ │ vsub.f64 d2, d9, d2 │ │ │ │ vadd.f64 d11, d5, d1 │ │ │ │ - vstr d2, [sp, #120] @ 0x78 │ │ │ │ - vldr d2, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vmul.f64 d7, d2, d7 │ │ │ │ vstr d11, [sp, #72] @ 0x48 │ │ │ │ - vldr d2, [pc, #-504] @ 2f268 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ + vstr d2, [sp, #120] @ 0x78 │ │ │ │ + vldr d2, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ vldr d9, [sp, #496] @ 0x1f0 │ │ │ │ + vmul.f64 d7, d2, d7 │ │ │ │ + vldr d2, [pc, #-524] @ 313d0 │ │ │ │ vldr d1, [sp, #536] @ 0x218 │ │ │ │ vldr d11, [sp, #624] @ 0x270 │ │ │ │ vnmls.f64 d7, d9, d2 │ │ │ │ + vldr d2, [pc, #-532] @ 313d8 │ │ │ │ vldr d9, [sp, #568] @ 0x238 │ │ │ │ - vldr d2, [pc, #-524] @ 2f270 │ │ │ │ - ldr r1, [sp, #144] @ 0x90 │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ + ldr r1, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d2, d9, d2 │ │ │ │ vmla.f64 d2, d1, d3 │ │ │ │ vldr d1, [sp, #608] @ 0x260 │ │ │ │ - vldr d3, [pc, #-536] @ 2f278 │ │ │ │ + vldr d3, [pc, #-548] @ 313e0 │ │ │ │ vmul.f64 d3, d1, d3 │ │ │ │ - vldr d1, [pc, #-536] @ 2f280 │ │ │ │ - vnmls.f64 d3, d11, d1 │ │ │ │ - vldr d1, [sp, #384] @ 0x180 │ │ │ │ + vldr d1, [pc, #-548] @ 313e8 │ │ │ │ vsub.f64 d9, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ + vnmls.f64 d3, d11, d1 │ │ │ │ vldr d11, [sp, #72] @ 0x48 │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ vmul.f64 d6, d1, d6 │ │ │ │ vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ vnmls.f64 d6, d1, d8 │ │ │ │ vldr d8, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ vsub.f64 d6, d3, d6 │ │ │ │ vsub.f64 d2, d9, d1 │ │ │ │ vadd.f64 d1, d9, d1 │ │ │ │ - vldr d9, [pc, #-584] @ 2f288 │ │ │ │ + vldr d9, [pc, #-596] @ 313f0 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ vldr d10, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d3, d8, d10 │ │ │ │ - vstr d3, [ip] │ │ │ │ + vstr d3, [r8] │ │ │ │ vldr d3, [sp, #24] │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d3, [lr] │ │ │ │ vldr d3, [sp] │ │ │ │ - ldr r0, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d3, d3, d11 │ │ │ │ vldr d11, [sp, #112] @ 0x70 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d3, [r1] │ │ │ │ vldr d3, [sp, #32] │ │ │ │ - ldr r0, [sp, #296] @ 0x128 │ │ │ │ + ldr r1, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d3, d3, d11 │ │ │ │ vstr d3, [r1] │ │ │ │ vmul.f64 d3, d6, d13 │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d3, d7, d9 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vnmls.f64 d7, d6, d9 │ │ │ │ vmov.f64 d6, d8 │ │ │ │ vmls.f64 d6, d10, d15 │ │ │ │ vadd.f64 d8, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d4, d8, d3 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vldr d8, [sp, #96] @ 0x60 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d4, [r1] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + ldr r1, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d7, d8, d13 │ │ │ │ + vstr d4, [ip] │ │ │ │ vmla.f64 d7, d12, d9 │ │ │ │ vmul.f64 d12, d12, d13 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ - vstr d4, [r5] │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ - vnmls.f64 d12, d8, d9 │ │ │ │ - vstr d3, [r5] │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d3, [r0] │ │ │ │ + vstr d6, [r1] │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ vldr d6, [sp, #24] │ │ │ │ + vnmls.f64 d12, d8, d9 │ │ │ │ vmls.f64 d6, d1, d15 │ │ │ │ vadd.f64 d4, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d3, [r4] │ │ │ │ + vstr d3, [r0] │ │ │ │ vsub.f64 d3, d6, d12 │ │ │ │ vadd.f64 d12, d12, d6 │ │ │ │ vmul.f64 d6, d0, d13 │ │ │ │ vstr d3, [r2] │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ vnmls.f64 d6, d14, d9 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ vldr d4, [sp] │ │ │ │ - ldr r5, [sp, #160] @ 0xa0 │ │ │ │ + ldr r0, [sp, #48] @ 0x30 │ │ │ │ + vldr d1, [sp, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + ldr r1, [sp, #56] @ 0x38 │ │ │ │ vmls.f64 d4, d1, d15 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d7, [r2] │ │ │ │ vmul.f64 d7, d14, d13 │ │ │ │ vstr d12, [r3] │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ + ldr r2, [sp, #688] @ 0x2b0 │ │ │ │ vmla.f64 d7, d0, d9 │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ - ldr r3, [sp, #152] @ 0x98 │ │ │ │ - ldr r1, [sp, #680] @ 0x2a8 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ - ldr r0, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d3, d5, d4 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d5, [r5] │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vstr d5, [r4] │ │ │ │ + ldr r3, [sp, #152] @ 0x98 │ │ │ │ + vstr d5, [r0] │ │ │ │ vldr d5, [sp, #120] @ 0x78 │ │ │ │ vstr d7, [r3] │ │ │ │ vldr d7, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d6, d5, d13 │ │ │ │ ldr r3, [sp, #176] @ 0xb0 │ │ │ │ - vmla.f64 d6, d7, d9 │ │ │ │ + vmul.f64 d6, d5, d13 │ │ │ │ vmul.f64 d10, d7, d13 │ │ │ │ - vldr d7, [sp, #32] │ │ │ │ - vmls.f64 d7, d11, d15 │ │ │ │ vstr d4, [r3] │ │ │ │ vldr d4, [sp, #104] @ 0x68 │ │ │ │ + vmla.f64 d6, d7, d9 │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ vnmls.f64 d10, d5, d9 │ │ │ │ - ldr r3, [sp, #688] @ 0x2b0 │ │ │ │ - add r7, r3 │ │ │ │ - add r8, r3 │ │ │ │ + ldr r3, [sp, #696] @ 0x2b8 │ │ │ │ + vmls.f64 d7, d11, d15 │ │ │ │ + add r5, r3 │ │ │ │ + add r6, r3 │ │ │ │ + ldr r3, [sp, #700] @ 0x2bc │ │ │ │ + eor.w r7, r7, r3 │ │ │ │ ldr r3, [sp, #692] @ 0x2b4 │ │ │ │ - eor.w r9, r9, r3 │ │ │ │ - ldr r3, [sp, #684] @ 0x2ac │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r1] │ │ │ │ + vstr d4, [r2] │ │ │ │ vsub.f64 d4, d7, d10 │ │ │ │ vadd.f64 d10, d10, d7 │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #184] @ 0xb8 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vstr d10, [r2] │ │ │ │ - ldr r2, [sp, #804] @ 0x324 │ │ │ │ + ldr r2, [sp, #812] @ 0x32c │ │ │ │ + vstr d4, [r1] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 2e210 │ │ │ │ - add.w sp, sp, #700 @ 0x2bc │ │ │ │ + ldr r1, [sp, #168] @ 0xa8 │ │ │ │ + vstr d6, [r1] │ │ │ │ + ldr r1, [sp, #184] @ 0xb8 │ │ │ │ + vstr d10, [r1] │ │ │ │ + bne.w 30358 │ │ │ │ + add.w sp, sp, #708 @ 0x2c4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0002f65c : │ │ │ │ - ldr r2, [pc, #8] @ (2f668 ) │ │ │ │ - ldr r1, [pc, #12] @ (2f66c ) │ │ │ │ +000317e0 : │ │ │ │ + ldr r2, [pc, #8] @ (317ec ) │ │ │ │ + ldr r1, [pc, #12] @ (317f0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b20c │ │ │ │ - stmia r7!, {r2, r3, r6, r7} │ │ │ │ - movs r6, r0 │ │ │ │ - @ instruction: 0xeb5bffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + asrs r0, r1, #25 │ │ │ │ + movs r7, r0 │ │ │ │ + @ instruction: 0xeb0fffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d11} │ │ │ │ ldrd r5, r4, [sp, #68] @ 0x44 │ │ │ │ ldr r7, [sp, #76] @ 0x4c │ │ │ │ add.w r2, r2, r4, lsl #4 │ │ │ │ cmp r4, r7 │ │ │ │ - bge.n 2f74a │ │ │ │ - lsls r6, r3, #3 │ │ │ │ + bge.n 318e4 │ │ │ │ + mov.w r6, r3, lsl #3 │ │ │ │ add r3, r5 │ │ │ │ - mov.w r8, r5, lsl #3 │ │ │ │ mov.w ip, r3, lsl #3 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ + mov.w r8, r5, lsl #3 │ │ │ │ cmp r3, #1 │ │ │ │ ittt eq │ │ │ │ addeq r2, #16 │ │ │ │ addeq.w lr, r0, r6 │ │ │ │ addeq r3, r1, r6 │ │ │ │ - bne.n 2f752 │ │ │ │ + bne.n 318fe │ │ │ │ add.w r6, r0, r8 │ │ │ │ add.w sl, r0, ip │ │ │ │ + vldr d10, [r0] │ │ │ │ add.w r5, r1, r8 │ │ │ │ add.w r9, r1, ip │ │ │ │ - vldr d10, [r0] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d3, [lr] │ │ │ │ - adds r2, #16 │ │ │ │ vldr d9, [r1] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ cmp r7, r4 │ │ │ │ vldr d4, [r3] │ │ │ │ - vldr d8, [r6] │ │ │ │ - vsub.f64 d7, d10, d3 │ │ │ │ - vldr d5, [sl] │ │ │ │ - vadd.f64 d3, d3, d10 │ │ │ │ vldr d0, [r5] │ │ │ │ - vsub.f64 d11, d9, d4 │ │ │ │ + vldr d8, [r6] │ │ │ │ vldr d6, [r9] │ │ │ │ + vsub.f64 d11, d9, d4 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ + vldr d5, [sl] │ │ │ │ + vldr d3, [lr] │ │ │ │ + vsub.f64 d2, d0, d6 │ │ │ │ + vadd.f64 d6, d6, d0 │ │ │ │ vsub.f64 d1, d8, d5 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ + vsub.f64 d7, d10, d3 │ │ │ │ + vadd.f64 d3, d3, d10 │ │ │ │ vstmia r0!, {d3} │ │ │ │ - vsub.f64 d2, d0, d6 │ │ │ │ - vadd.f64 d6, d6, d0 │ │ │ │ vstmia r1!, {d4} │ │ │ │ vstmia lr!, {d5} │ │ │ │ vstmia r3!, {d6} │ │ │ │ vldr d4, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldr d6, [r2, #-24] @ 0xffffffe8 │ │ │ │ vmul.f64 d5, d4, d1 │ │ │ │ vmla.f64 d5, d6, d2 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vnmls.f64 d6, d4, d2 │ │ │ │ vstr d5, [sl] │ │ │ │ vstr d6, [r9] │ │ │ │ - vldr d4, [r2, #-24] @ 0xffffffe8 │ │ │ │ vldr d5, [r2, #-32] @ 0xffffffe0 │ │ │ │ + vldr d4, [r2, #-24] @ 0xffffffe8 │ │ │ │ vmul.f64 d6, d11, d4 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vnmls.f64 d7, d11, d5 │ │ │ │ vstr d6, [r6] │ │ │ │ vstr d7, [r5] │ │ │ │ - bne.n 2f6a2 │ │ │ │ + bne.n 31838 │ │ │ │ vpop {d8-d11} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r5, r3, #3 │ │ │ │ - adds r2, #16 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r5, r3, lsl #3 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ add.w lr, r0, r6 │ │ │ │ - adds r3, r1, r6 │ │ │ │ + add.w r3, r1, r6 │ │ │ │ add.w r9, r0, r8 │ │ │ │ add.w fp, r0, ip │ │ │ │ + vldr d2, [r0] │ │ │ │ add.w r6, r1, r8 │ │ │ │ add.w sl, r1, ip │ │ │ │ - vldr d2, [r0] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d10, [lr] │ │ │ │ - adds r2, #16 │ │ │ │ vldr d3, [r1] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ cmp r7, r4 │ │ │ │ vldr d9, [r3] │ │ │ │ - vldr d4, [r9] │ │ │ │ - vsub.f64 d7, d2, d10 │ │ │ │ - vldr d8, [fp] │ │ │ │ - vadd.f64 d2, d2, d10 │ │ │ │ + vldr d10, [lr] │ │ │ │ vldr d5, [r6] │ │ │ │ + vldr d4, [r9] │ │ │ │ vsub.f64 d11, d3, d9 │ │ │ │ - vldr d0, [sl] │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ - vsub.f64 d6, d4, d8 │ │ │ │ - vadd.f64 d4, d4, d8 │ │ │ │ - vstr d2, [r0] │ │ │ │ - add r0, r5 │ │ │ │ + vldr d0, [sl] │ │ │ │ + vsub.f64 d7, d2, d10 │ │ │ │ + vadd.f64 d2, d2, d10 │ │ │ │ + vldr d8, [fp] │ │ │ │ vsub.f64 d1, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ + vstr d2, [r0] │ │ │ │ vstr d3, [r1] │ │ │ │ + add r0, r5 │ │ │ │ add r1, r5 │ │ │ │ + vsub.f64 d6, d4, d8 │ │ │ │ + vadd.f64 d4, d4, d8 │ │ │ │ vstr d4, [lr] │ │ │ │ add lr, r5 │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, r5 │ │ │ │ - vldr d3, [r2, #-24] @ 0xffffffe8 │ │ │ │ vldr d4, [r2, #-32] @ 0xffffffe0 │ │ │ │ + vldr d3, [r2, #-24] @ 0xffffffe8 │ │ │ │ vmul.f64 d5, d1, d3 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vnmls.f64 d6, d1, d4 │ │ │ │ vstr d5, [fp] │ │ │ │ vstr d6, [sl] │ │ │ │ - vldr d4, [r2, #-24] @ 0xffffffe8 │ │ │ │ vldr d5, [r2, #-32] @ 0xffffffe0 │ │ │ │ + vldr d4, [r2, #-24] @ 0xffffffe8 │ │ │ │ vmul.f64 d6, d11, d4 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vnmls.f64 d7, d11, d5 │ │ │ │ vstr d6, [r9] │ │ │ │ vstr d7, [r6] │ │ │ │ - bne.n 2f75c │ │ │ │ - vpop {d8-d11} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.n 3190e │ │ │ │ + b.n 318e4 │ │ │ │ │ │ │ │ -0002f814 : │ │ │ │ - ldr r2, [pc, #8] @ (2f820 ) │ │ │ │ - ldr r1, [pc, #12] @ (2f824 ) │ │ │ │ +000319c4 : │ │ │ │ + ldr r2, [pc, #8] @ (319d0 ) │ │ │ │ + ldr r1, [pc, #12] @ (319d4 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b49c │ │ │ │ - stmia r6!, {r2, r4, r6} │ │ │ │ - movs r6, r0 │ │ │ │ - mrc2 15, 2, pc, cr3, cr15, {7} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r1 │ │ │ │ + asrs r4, r4, #18 │ │ │ │ + movs r7, r0 │ │ │ │ + mcr2 15, 1, pc, cr7, cr15, {7} @ │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov sl, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r1 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #292 @ 0x124 │ │ │ │ - ldrd r1, r5, [sp, #392] @ 0x188 │ │ │ │ + ldrd r1, r7, [sp, #392] @ 0x188 │ │ │ │ ldr r0, [sp, #400] @ 0x190 │ │ │ │ - cmp r5, r0 │ │ │ │ - bge.w 2fd78 │ │ │ │ - lsls r7, r3, #1 │ │ │ │ - lsls r0, r3, #3 │ │ │ │ - str r0, [sp, #264] @ 0x108 │ │ │ │ - adds r0, r7, r1 │ │ │ │ + cmp r7, r0 │ │ │ │ + bge.w 31f6c │ │ │ │ + mov.w r0, r3, lsl #3 │ │ │ │ + mov.w r5, r3, lsl #1 │ │ │ │ mov.w lr, r1, lsl #4 │ │ │ │ + str r0, [sp, #264] @ 0x108 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ mov.w r8, r1, lsl #3 │ │ │ │ - lsls r4, r0, #3 │ │ │ │ - subs r0, r0, r3 │ │ │ │ - str r4, [sp, #268] @ 0x10c │ │ │ │ + mov.w r4, r0, lsl #3 │ │ │ │ + sub.w r0, r0, r3 │ │ │ │ add.w ip, r0, r1 │ │ │ │ - lsls r4, r0, #3 │ │ │ │ - str r4, [sp, #136] @ 0x88 │ │ │ │ - adds r4, r7, r0 │ │ │ │ mov.w r9, r3, lsl #4 │ │ │ │ - lsls r6, r4, #3 │ │ │ │ + str r4, [sp, #268] @ 0x10c │ │ │ │ + mov.w r4, r0, lsl #3 │ │ │ │ + str r4, [sp, #136] @ 0x88 │ │ │ │ + add.w r4, r5, r0 │ │ │ │ + mov.w r6, r4, lsl #3 │ │ │ │ add r4, r1 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ add.w r1, r1, r1, lsl #1 │ │ │ │ - str r6, [sp, #272] @ 0x110 │ │ │ │ - add r1, r7 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + add r1, r5 │ │ │ │ str r4, [sp, #148] @ 0x94 │ │ │ │ - lsls r6, r0, #4 │ │ │ │ - lsls r4, r1, #3 │ │ │ │ - subs r1, r1, r3 │ │ │ │ + mov.w r4, r1, lsl #3 │ │ │ │ + sub.w r1, r1, r3 │ │ │ │ + str r6, [sp, #272] @ 0x110 │ │ │ │ + mov.w r3, r1, lsl #3 │ │ │ │ + mov.w r6, r0, lsl #4 │ │ │ │ + add.w r0, r0, r0, lsl #1 │ │ │ │ + strd r4, r3, [sp, #152] @ 0x98 │ │ │ │ + mov.w r3, r0, lsl #3 │ │ │ │ + ldr r0, [sp, #264] @ 0x108 │ │ │ │ str r6, [sp, #140] @ 0x8c │ │ │ │ - mov r7, r9 │ │ │ │ - lsls r3, r1, #3 │ │ │ │ - str r3, [sp, #156] @ 0x9c │ │ │ │ - movs r3, #24 │ │ │ │ mov.w r6, ip, lsl #3 │ │ │ │ - str r4, [sp, #152] @ 0x98 │ │ │ │ mov ip, r8 │ │ │ │ - str r6, [sp, #144] @ 0x90 │ │ │ │ - mul.w r3, r3, r0 │ │ │ │ - ldr r0, [sp, #264] @ 0x108 │ │ │ │ str r3, [sp, #256] @ 0x100 │ │ │ │ ldr r3, [sp, #404] @ 0x194 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + str r6, [sp, #144] @ 0x90 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #276] @ 0x114 │ │ │ │ - adds r3, r5, #1 │ │ │ │ + add.w r3, r7, #1 │ │ │ │ + mov r7, r9 │ │ │ │ str r3, [sp, #260] @ 0x104 │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ - mla r3, r5, r3, r3 │ │ │ │ - adds r4, r2, r3 │ │ │ │ - negs r3, r0 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add.w r4, r2, r3, lsl #4 │ │ │ │ + rsb r3, r0, #0 │ │ │ │ str r3, [sp, #280] @ 0x118 │ │ │ │ rsb r3, lr, #0 │ │ │ │ mov lr, sl │ │ │ │ str r3, [sp, #284] @ 0x11c │ │ │ │ - b.n 2f8bc │ │ │ │ - adds r3, #1 │ │ │ │ + b.n 31aa0 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #260] @ 0x104 │ │ │ │ add.w r3, lr, r7 │ │ │ │ vldr d6, [lr] │ │ │ │ add.w r0, fp, r7 │ │ │ │ - ldr r2, [sp, #280] @ 0x118 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - adds r4, #48 @ 0x30 │ │ │ │ + add.w r4, r4, #48 @ 0x30 │ │ │ │ vldr d11, [r3] │ │ │ │ - adds r5, r3, r2 │ │ │ │ + str r3, [sp, #4] │ │ │ │ vldr d15, [r0] │ │ │ │ - adds r3, r5, r7 │ │ │ │ - adds r2, r0, r2 │ │ │ │ - str r5, [sp, #24] │ │ │ │ + ldr r6, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d13, d6, d11 │ │ │ │ vsub.f64 d11, d6, d11 │ │ │ │ vldr d6, [fp] │ │ │ │ - vldr d7, [r3] │ │ │ │ - adds r3, r2, r7 │ │ │ │ - vldr d5, [r2] │ │ │ │ + ldr r2, [sp, #280] @ 0x118 │ │ │ │ + add r6, lr │ │ │ │ + ldr r1, [sp, #272] @ 0x110 │ │ │ │ + str r6, [sp, #124] @ 0x7c │ │ │ │ vsub.f64 d1, d6, d15 │ │ │ │ vadd.f64 d6, d6, d15 │ │ │ │ - str r2, [sp, #132] @ 0x84 │ │ │ │ - add.w r2, lr, ip │ │ │ │ - ldr r6, [sp, #136] @ 0x88 │ │ │ │ - ldr r1, [sp, #272] @ 0x110 │ │ │ │ + add.w r5, r3, r2 │ │ │ │ + add r2, r0 │ │ │ │ + add.w r3, r5, r7 │ │ │ │ + vldr d5, [r2] │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r2, r7 │ │ │ │ vstr d6, [sp, #8] │ │ │ │ - add r6, lr │ │ │ │ vldr d6, [r5] │ │ │ │ + str r5, [sp, #24] │ │ │ │ ldr r5, [sp, #268] @ 0x10c │ │ │ │ - str r6, [sp, #124] @ 0x7c │ │ │ │ + str r2, [sp, #132] @ 0x84 │ │ │ │ + add.w r2, lr, ip │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, lr, r5 │ │ │ │ add r5, fp │ │ │ │ str r3, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d12, d5, d7 │ │ │ │ @@ -45077,108 +46123,108 @@ │ │ │ │ add r3, ip │ │ │ │ vstr d7, [sp, #160] @ 0xa0 │ │ │ │ vldr d7, [r5] │ │ │ │ vadd.f64 d9, d5, d7 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vldr d5, [r6] │ │ │ │ add.w r6, lr, r1 │ │ │ │ - str r6, [sp, #120] @ 0x78 │ │ │ │ vldr d7, [r6] │ │ │ │ + str r6, [sp, #120] @ 0x78 │ │ │ │ ldr r6, [sp, #136] @ 0x88 │ │ │ │ vstr d4, [sp, #168] @ 0xa8 │ │ │ │ - add r6, fp │ │ │ │ vadd.f64 d10, d5, d7 │ │ │ │ vsub.f64 d0, d5, d7 │ │ │ │ - str r6, [sp, #116] @ 0x74 │ │ │ │ + add r6, fp │ │ │ │ vldr d5, [r6] │ │ │ │ + str r6, [sp, #116] @ 0x74 │ │ │ │ add.w r6, fp, r1 │ │ │ │ - vstr d0, [sp, #176] @ 0xb0 │ │ │ │ vldr d7, [r6] │ │ │ │ + vstr d0, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vstr d3, [sp, #184] @ 0xb8 │ │ │ │ ldr r1, [sp, #140] @ 0x8c │ │ │ │ vstr d5, [sp, #40] @ 0x28 │ │ │ │ - add r1, lr │ │ │ │ vldr d5, [r2] │ │ │ │ - str r1, [sp, #112] @ 0x70 │ │ │ │ add r2, ip │ │ │ │ + add r1, lr │ │ │ │ vldr d7, [r1] │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ ldr r1, [sp, #140] @ 0x8c │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - add r1, fp │ │ │ │ vldr d5, [r3] │ │ │ │ - str r1, [sp, #108] @ 0x6c │ │ │ │ + add r1, fp │ │ │ │ add r3, ip │ │ │ │ + str r1, [sp, #108] @ 0x6c │ │ │ │ vstr d7, [sp, #192] @ 0xc0 │ │ │ │ vldr d7, [r1] │ │ │ │ - ldr r1, [sp, #144] @ 0x90 │ │ │ │ vstr d3, [sp, #48] @ 0x30 │ │ │ │ + ldr r1, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ add r1, lr │ │ │ │ - str r1, [sp, #104] @ 0x68 │ │ │ │ vstr d5, [sp, #56] @ 0x38 │ │ │ │ vldr d5, [r1] │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ ldr r1, [sp, #148] @ 0x94 │ │ │ │ vstr d4, [sp, #200] @ 0xc8 │ │ │ │ add.w sl, lr, r1 │ │ │ │ ldr r1, [sp, #144] @ 0x90 │ │ │ │ + vldr d7, [sl] │ │ │ │ add r1, fp │ │ │ │ str r1, [sp, #100] @ 0x64 │ │ │ │ - vldr d7, [sl] │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ vldr d5, [r1] │ │ │ │ ldr r1, [sp, #148] @ 0x94 │ │ │ │ + vstr d3, [sp, #64] @ 0x40 │ │ │ │ add.w r9, fp, r1 │ │ │ │ vstr d7, [sp, #208] @ 0xd0 │ │ │ │ ldr r1, [sp, #152] @ 0x98 │ │ │ │ - vstr d3, [sp, #64] @ 0x40 │ │ │ │ vldr d7, [r9] │ │ │ │ add r1, lr │ │ │ │ str r1, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d0, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ vstr d5, [sp, #72] @ 0x48 │ │ │ │ vldr d5, [r2] │ │ │ │ vstr d0, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d0, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ vstr d7, [sp, #224] @ 0xe0 │ │ │ │ vldr d3, [r3] │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ ldr r1, [sp, #152] @ 0x98 │ │ │ │ vstr d10, [sp, #32] │ │ │ │ add.w r8, fp, r1 │ │ │ │ ldr r1, [sp, #156] @ 0x9c │ │ │ │ - vstr d8, [sp, #16] │ │ │ │ + vldr d7, [r8] │ │ │ │ add r1, lr │ │ │ │ str r1, [sp, #92] @ 0x5c │ │ │ │ - vldr d7, [r8] │ │ │ │ vsub.f64 d4, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vstr d4, [sp, #232] @ 0xe8 │ │ │ │ vldr d4, [r1] │ │ │ │ ldr r1, [sp, #256] @ 0x100 │ │ │ │ add r1, lr │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ vldr d5, [r1] │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ ldr r1, [sp, #156] @ 0x9c │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ add r1, fp │ │ │ │ str r1, [sp, #84] @ 0x54 │ │ │ │ vstr d5, [sp, #240] @ 0xf0 │ │ │ │ vldr d5, [r1] │ │ │ │ ldr r1, [sp, #256] @ 0x100 │ │ │ │ add r1, fp │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ vldr d4, [r1] │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ vstr d9, [sp, #24] │ │ │ │ vsub.f64 d15, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d13, d14 │ │ │ │ vstr d15, [sp, #248] @ 0xf8 │ │ │ │ vmov.f64 d15, d2 │ │ │ │ @@ -45189,1038 +46235,1051 @@ │ │ │ │ vadd.f64 d4, d8, d10 │ │ │ │ vldr d10, [sp, #64] @ 0x40 │ │ │ │ vstr d4, [r1] │ │ │ │ vldr d4, [sp, #40] @ 0x28 │ │ │ │ ldr r1, [sp, #132] @ 0x84 │ │ │ │ vadd.f64 d4, d9, d4 │ │ │ │ vstr d4, [r1] │ │ │ │ - vldr d4, [sp, #48] @ 0x30 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ + vldr d4, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d4, d4, d10 │ │ │ │ vstr d4, [r1] │ │ │ │ vldr d9, [sp, #56] @ 0x38 │ │ │ │ vldr d4, [sp, #72] @ 0x48 │ │ │ │ ldr r1, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d4, d9, d4 │ │ │ │ vadd.f64 d9, d1, d6 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ vstr d4, [r0] │ │ │ │ vadd.f64 d4, d3, d5 │ │ │ │ add r0, r1 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ vstr d4, [r0] │ │ │ │ mov r0, r1 │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ vadd.f64 d4, d0, d7 │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ vsub.f64 d7, d0, d7 │ │ │ │ add r1, r0 │ │ │ │ ldr r0, [sp, #284] @ 0x11c │ │ │ │ vstr d4, [r1] │ │ │ │ vsub.f64 d4, d11, d12 │ │ │ │ - vldr d8, [r4, #-56] @ 0xffffffc8 │ │ │ │ vldr d10, [r4, #-64] @ 0xffffffc0 │ │ │ │ + vldr d8, [r4, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d2, d4, d8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ - vmla.f64 d4, d9, d8 │ │ │ │ vnmls.f64 d2, d9, d10 │ │ │ │ + vmla.f64 d4, d9, d8 │ │ │ │ vstr d2, [r3] │ │ │ │ add r3, r0 │ │ │ │ vstr d4, [r2] │ │ │ │ add r2, r0 │ │ │ │ - vldr d2, [r4, #-72] @ 0xffffffb8 │ │ │ │ vldr d3, [r4, #-80] @ 0xffffffb0 │ │ │ │ + vldr d2, [r4, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vnmls.f64 d7, d5, d3 │ │ │ │ vstr d4, [sl] │ │ │ │ vstr d7, [r9] │ │ │ │ vadd.f64 d7, d11, d12 │ │ │ │ - vldr d4, [r4, #-88] @ 0xffffffa8 │ │ │ │ vldr d3, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vldr d4, [r4, #-88] @ 0xffffffa8 │ │ │ │ vldr d11, [sp, #192] @ 0xc0 │ │ │ │ - vmul.f64 d5, d7, d4 │ │ │ │ vldr d12, [sp, #200] @ 0xc8 │ │ │ │ + vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vldr d6, [sp, #8] │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, ip │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d13, d14 │ │ │ │ - vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ add r2, ip │ │ │ │ vldr d5, [r4, #-80] @ 0xffffffb0 │ │ │ │ + vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ + vldr d13, [sp, #208] @ 0xd0 │ │ │ │ vldr d14, [sp, #216] @ 0xd8 │ │ │ │ vmul.f64 d6, d15, d3 │ │ │ │ - vldr d13, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d4, d12, d13 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vadd.f64 d4, d12, d13 │ │ │ │ vnmls.f64 d7, d15, d5 │ │ │ │ vstr d6, [r2] │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d11, d14 │ │ │ │ - vldr d5, [r4, #-56] @ 0xffffffc8 │ │ │ │ vldr d3, [r4, #-64] @ 0xffffffc0 │ │ │ │ + vldr d5, [r4, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ + vmla.f64 d7, d4, d5 │ │ │ │ vstr d6, [r8] │ │ │ │ ldr r0, [sp, #96] @ 0x60 │ │ │ │ - vldr d0, [sp, #248] @ 0xf8 │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ vldr d15, [sp, #224] @ 0xe0 │ │ │ │ - vldr d2, [sp, #232] @ 0xe8 │ │ │ │ vstr d7, [r0] │ │ │ │ - vadd.f64 d7, d15, d0 │ │ │ │ - vldr d5, [r4, #-88] @ 0xffffffa8 │ │ │ │ + vldr d0, [sp, #248] @ 0xf8 │ │ │ │ + vldr d2, [sp, #232] @ 0xe8 │ │ │ │ vldr d1, [sp, #240] @ 0xf0 │ │ │ │ vldr d3, [r4, #-96] @ 0xffffffa0 │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d7, d15, d0 │ │ │ │ + vldr d5, [r4, #-88] @ 0xffffffa8 │ │ │ │ vsub.f64 d4, d2, d1 │ │ │ │ + vldr d9, [sp, #24] │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ vldr d10, [sp, #32] │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vldr d5, [sp, #40] @ 0x28 │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d4, d9, d5 │ │ │ │ vldr d9, [sp, #56] @ 0x38 │ │ │ │ vstr d6, [r6] │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d8, d10 │ │ │ │ - vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ vldr d5, [r4, #-80] @ 0xffffffb0 │ │ │ │ + vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ + vldr d10, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ - vldr d10, [sp, #64] @ 0x40 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vsub.f64 d4, d12, d13 │ │ │ │ vstr d6, [r2] │ │ │ │ ldr r2, [sp, #100] @ 0x64 │ │ │ │ vstr d7, [r2] │ │ │ │ vadd.f64 d7, d11, d14 │ │ │ │ - vldr d5, [r4, #-88] @ 0xffffffa8 │ │ │ │ vldr d3, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vldr d5, [r4, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vnmls.f64 d6, d4, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vldr d5, [sp, #72] @ 0x48 │ │ │ │ - vnmls.f64 d6, d4, d3 │ │ │ │ vsub.f64 d4, d9, d5 │ │ │ │ vstr d6, [r5] │ │ │ │ vldr d6, [sp, #48] @ 0x30 │ │ │ │ vstr d7, [r3] │ │ │ │ + vldr d5, [r4, #-80] @ 0xffffffb0 │ │ │ │ vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ vsub.f64 d7, d6, d10 │ │ │ │ - vldr d5, [r4, #-80] @ 0xffffffb0 │ │ │ │ - ldr r1, [sp, #112] @ 0x70 │ │ │ │ + ldrd r1, r3, [sp, #112] @ 0x70 │ │ │ │ + ldr r0, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ + vldr d8, [sp, #184] @ 0xb8 │ │ │ │ ldr r2, [sp, #88] @ 0x58 │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ + ldr r6, [sp, #124] @ 0x7c │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vldr d8, [sp, #184] @ 0xb8 │ │ │ │ - ldr r3, [sp, #116] @ 0x74 │ │ │ │ - ldr r6, [sp, #124] @ 0x7c │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ - vadd.f64 d5, d2, d1 │ │ │ │ - vldr d2, [sp, #160] @ 0xa0 │ │ │ │ + vmov.f64 d5, d1 │ │ │ │ vldr d1, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d5, d2, d5 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ vstr d6, [r1] │ │ │ │ + vmov.f64 d6, d0 │ │ │ │ ldr r1, [sp, #108] @ 0x6c │ │ │ │ + vldr d0, [sp, #176] @ 0xb0 │ │ │ │ vstr d7, [r1] │ │ │ │ - vsub.f64 d7, d15, d0 │ │ │ │ - vldr d4, [r4, #-56] @ 0xffffffc8 │ │ │ │ + vsub.f64 d7, d15, d6 │ │ │ │ vldr d3, [r4, #-64] @ 0xffffffc0 │ │ │ │ - vldr d0, [sp, #176] @ 0xb0 │ │ │ │ - vmul.f64 d6, d7, d4 │ │ │ │ + vldr d4, [r4, #-56] @ 0xffffffc8 │ │ │ │ ldr r1, [sp, #92] @ 0x5c │ │ │ │ + vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vnmls.f64 d6, d5, d3 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ vsub.f64 d4, d1, d0 │ │ │ │ - vnmls.f64 d6, d5, d3 │ │ │ │ vstr d6, [r0] │ │ │ │ vstr d7, [r2] │ │ │ │ vadd.f64 d7, d2, d8 │ │ │ │ - vldr d5, [r4, #-88] @ 0xffffffa8 │ │ │ │ vldr d3, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vldr d5, [r4, #-88] @ 0xffffffa8 │ │ │ │ ldr r2, [sp, #400] @ 0x190 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ + vmla.f64 d7, d4, d5 │ │ │ │ vstr d6, [r3] │ │ │ │ vadd.f64 d6, d1, d0 │ │ │ │ vstr d7, [r6] │ │ │ │ vsub.f64 d7, d2, d8 │ │ │ │ - vldr d4, [r4, #-56] @ 0xffffffc8 │ │ │ │ vldr d3, [r4, #-64] @ 0xffffffc0 │ │ │ │ + vldr d4, [r4, #-56] @ 0xffffffc8 │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vstr d5, [r3] │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ vstr d7, [r1] │ │ │ │ add lr, r3 │ │ │ │ add fp, r3 │ │ │ │ ldr r3, [sp, #260] @ 0x104 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 2f8b8 │ │ │ │ + bne.w 31a9a │ │ │ │ add sp, #292 @ 0x124 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0002fd84 : │ │ │ │ - ldr r2, [pc, #8] @ (2fd90 ) │ │ │ │ - ldr r1, [pc, #12] @ (2fd94 ) │ │ │ │ +00031f88 : │ │ │ │ + ldr r2, [pc, #8] @ (31f94 ) │ │ │ │ + ldr r1, [pc, #12] @ (31f98 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b49c │ │ │ │ - stmia r1!, {r2, r5} │ │ │ │ - movs r6, r0 │ │ │ │ - @ instruction: 0xfa9bffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov sl, r0 │ │ │ │ - mov fp, r1 │ │ │ │ + lsrs r0, r4, #28 │ │ │ │ + movs r7, r0 │ │ │ │ + @ instruction: 0xfa47ffff │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r0 │ │ │ │ + mov sl, r1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ subw sp, sp, #1620 @ 0x654 │ │ │ │ ldr.w r1, [sp, #1724] @ 0x6bc │ │ │ │ + str r2, [sp, #80] @ 0x50 │ │ │ │ + ldr.w r2, [sp, #1720] @ 0x6b8 │ │ │ │ ldr.w r0, [sp, #1728] @ 0x6c0 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ cmp r1, r0 │ │ │ │ - ldr.w r2, [sp, #1720] @ 0x6b8 │ │ │ │ - bge.w 31bd2 │ │ │ │ - lsls r0, r3, #4 │ │ │ │ - str.w r0, [sp, #1392] @ 0x570 │ │ │ │ - lsls r0, r3, #2 │ │ │ │ - lsls r1, r3, #5 │ │ │ │ + bge.w 33e9e │ │ │ │ + add.w r4, r3, r2 │ │ │ │ + mov.w r1, r3, lsl #5 │ │ │ │ + vldr d11, [pc, #848] @ 32330 │ │ │ │ + mov.w r5, r4, lsl #3 │ │ │ │ + mov.w r0, r3, lsl #4 │ │ │ │ + str r4, [sp, #4] │ │ │ │ + mov.w r4, r3, lsl #2 │ │ │ │ + mov.w r7, r2, lsl #1 │ │ │ │ + mov.w fp, r2, lsl #4 │ │ │ │ str.w r1, [sp, #1388] @ 0x56c │ │ │ │ - adds r1, r0, r3 │ │ │ │ - add.w lr, r3, r2 │ │ │ │ - str r1, [sp, #16] │ │ │ │ - add r1, r2 │ │ │ │ - str r0, [sp, #0] │ │ │ │ - mov.w r4, lr, lsl #3 │ │ │ │ - str.w r4, [sp, #1396] @ 0x574 │ │ │ │ - lsls r4, r1, #3 │ │ │ │ - str.w r4, [sp, #1400] @ 0x578 │ │ │ │ - lsls r4, r3, #3 │ │ │ │ - str.w r4, [sp, #1384] @ 0x568 │ │ │ │ - subs r1, r4, r3 │ │ │ │ - str r1, [sp, #8] │ │ │ │ + add.w r1, r4, r3 │ │ │ │ + str.w r0, [sp, #1392] @ 0x570 │ │ │ │ + mov.w r0, r3, lsl #3 │ │ │ │ + str r4, [sp, #8] │ │ │ │ + str r1, [sp, #552] @ 0x228 │ │ │ │ add r1, r2 │ │ │ │ - movs r4, #6 │ │ │ │ - mov.w r9, #40 @ 0x28 │ │ │ │ - vldr d11, [pc, #648] @ 30080 │ │ │ │ - lsls r6, r1, #3 │ │ │ │ - lsls r1, r3, #1 │ │ │ │ - adds r5, r1, r3 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - movs r1, #48 @ 0x30 │ │ │ │ - add.w r8, r5, r2 │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + str r7, [sp, #32] │ │ │ │ + str.w r0, [sp, #1384] @ 0x568 │ │ │ │ + sub.w r0, r0, r3 │ │ │ │ + add.w r1, r0, r2 │ │ │ │ + str r0, [sp, #16] │ │ │ │ + add.w r0, r7, r2 │ │ │ │ + str.w r6, [sp, #1400] @ 0x578 │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + mov.w r1, r3, lsl #1 │ │ │ │ + str.w r5, [sp, #1396] @ 0x574 │ │ │ │ + mov.w r7, r0, lsl #1 │ │ │ │ + str r1, [sp, #24] │ │ │ │ + add r1, r3 │ │ │ │ + add.w r8, r1, r2 │ │ │ │ str.w r6, [sp, #1404] @ 0x57c │ │ │ │ mov.w r6, r8, lsl #3 │ │ │ │ + str r1, [sp, #0] │ │ │ │ + add.w r1, r7, r4 │ │ │ │ + add.w r4, r0, r3 │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ str.w r6, [sp, #1408] @ 0x580 │ │ │ │ - mul.w r6, r1, r2 │ │ │ │ - str r5, [sp, #552] @ 0x228 │ │ │ │ + mov.w r6, r0, lsl #4 │ │ │ │ + str.w r6, [sp, #1568] @ 0x620 │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + mov.w r1, r2, lsl #3 │ │ │ │ + sub.w ip, r1, r2 │ │ │ │ str.w r6, [sp, #1412] @ 0x584 │ │ │ │ - mul.w r6, r4, r2 │ │ │ │ - mul.w r4, r3, r4 │ │ │ │ - adds r0, r6, r0 │ │ │ │ - str r4, [sp, #4] │ │ │ │ - lsls r7, r0, #3 │ │ │ │ - str.w r7, [sp, #1416] @ 0x588 │ │ │ │ - lsls r7, r2, #1 │ │ │ │ - str r7, [sp, #24] │ │ │ │ - adds r5, r7, r2 │ │ │ │ - adds r7, r5, r3 │ │ │ │ - str r7, [sp, #32] │ │ │ │ - lsls r0, r7, #4 │ │ │ │ - str.w r0, [sp, #1420] @ 0x58c │ │ │ │ - mul.w r0, r1, lr │ │ │ │ - str.w r0, [sp, #1424] @ 0x590 │ │ │ │ - lsls r0, r2, #3 │ │ │ │ - subs r7, r0, r2 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - adds r1, r7, r3 │ │ │ │ - lsls r0, r1, #3 │ │ │ │ - str.w r0, [sp, #1428] @ 0x594 │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ - subs r1, r1, r2 │ │ │ │ - add r0, r7 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - str.w r0, [sp, #1432] @ 0x598 │ │ │ │ - movs r0, #56 @ 0x38 │ │ │ │ - mul.w r0, r0, lr │ │ │ │ - str.w r0, [sp, #1436] @ 0x59c │ │ │ │ - ldr r0, [sp, #552] @ 0x228 │ │ │ │ - add.w ip, r0, r7 │ │ │ │ - mov.w r0, ip, lsl #3 │ │ │ │ - str.w r0, [sp, #1440] @ 0x5a0 │ │ │ │ - mul.w r0, r9, r3 │ │ │ │ - mov.w r9, #24 │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ - add ip, r3 │ │ │ │ - mul.w r0, r9, r3 │ │ │ │ - mov.w r9, r2, lsl #4 │ │ │ │ - str.w r0, [sp, #1444] @ 0x5a4 │ │ │ │ - add.w r0, r8, r3 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - str.w r0, [sp, #1448] @ 0x5a8 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ - add r0, r2 │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - str.w r0, [sp, #1452] @ 0x5ac │ │ │ │ - adds r0, r4, r2 │ │ │ │ - lsls r4, r0, #3 │ │ │ │ - str.w r4, [sp, #1456] @ 0x5b0 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ - lsls r4, r1, #3 │ │ │ │ - str.w r4, [sp, #1460] @ 0x5b4 │ │ │ │ - add r1, r0 │ │ │ │ - lsls r4, r1, #3 │ │ │ │ - str.w r4, [sp, #1464] @ 0x5b8 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ - subs r1, r1, r5 │ │ │ │ - add r6, r4 │ │ │ │ - subs r0, r6, r0 │ │ │ │ - lsls r4, r6, #3 │ │ │ │ - str.w r4, [sp, #1468] @ 0x5bc │ │ │ │ - lsls r4, r0, #3 │ │ │ │ - str.w r4, [sp, #1472] @ 0x5c0 │ │ │ │ - mov.w r4, ip, lsl #3 │ │ │ │ - str.w r4, [sp, #1476] @ 0x5c4 │ │ │ │ - ldr r4, [sp, #12] │ │ │ │ - subs r6, r6, r5 │ │ │ │ - subs r0, r0, r2 │ │ │ │ - add.w ip, r7, r4 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - str.w r6, [sp, #1508] @ 0x5e4 │ │ │ │ - movs r6, #24 │ │ │ │ - mov.w r4, ip, lsl #3 │ │ │ │ - str.w r4, [sp, #1480] @ 0x5c8 │ │ │ │ + mov.w r6, r4, lsl #4 │ │ │ │ ldr r4, [sp, #4] │ │ │ │ - mul.w r6, r6, lr │ │ │ │ - add r7, r4 │ │ │ │ - str.w r6, [sp, #1512] @ 0x5e8 │ │ │ │ - lsls r6, r2, #5 │ │ │ │ - lsls r4, r7, #3 │ │ │ │ + str r1, [sp, #72] @ 0x48 │ │ │ │ + add.w r1, ip, r3 │ │ │ │ + str.w r6, [sp, #1416] @ 0x588 │ │ │ │ + add.w r4, r4, r4, lsl #1 │ │ │ │ + mov.w r6, r4, lsl #4 │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ + ldr r4, [sp, #552] @ 0x228 │ │ │ │ + str.w r6, [sp, #1572] @ 0x624 │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + sub.w r1, r1, r2 │ │ │ │ + str.w r6, [sp, #1420] @ 0x58c │ │ │ │ + add r4, ip │ │ │ │ + mov.w r6, r4, lsl #3 │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ + str.w r6, [sp, #1424] @ 0x590 │ │ │ │ + sub.w r4, r5, r4 │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ + mov.w r6, r4, lsl #3 │ │ │ │ + ldr r4, [sp, #552] @ 0x228 │ │ │ │ + str.w r6, [sp, #1576] @ 0x628 │ │ │ │ + add.w lr, r5, ip │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + mov.w r6, lr, lsl #3 │ │ │ │ + add lr, r3 │ │ │ │ + str.w r6, [sp, #1428] @ 0x594 │ │ │ │ + mov.w r6, r4, lsl #3 │ │ │ │ + add.w r4, r8, r3 │ │ │ │ + str.w r5, [sp, #1580] @ 0x62c │ │ │ │ + mov.w r5, r4, lsl #3 │ │ │ │ + str r6, [sp, #88] @ 0x58 │ │ │ │ + str.w r5, [sp, #1432] @ 0x598 │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ + add.w r5, r4, r2 │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ + str r5, [sp, #48] @ 0x30 │ │ │ │ + str.w r6, [sp, #1436] @ 0x59c │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + mov.w r5, r6, lsl #1 │ │ │ │ + add.w r4, r5, r2 │ │ │ │ + mov.w r6, r4, lsl #3 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + str r5, [sp, #12] │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ + str.w r6, [sp, #1440] @ 0x5a0 │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + add r1, r4 │ │ │ │ + str.w r6, [sp, #1444] @ 0x5a4 │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + sub.w r1, r1, r0 │ │ │ │ + add r7, r5 │ │ │ │ + ldr r5, [sp, #12] │ │ │ │ + sub.w r4, r7, r4 │ │ │ │ + str r7, [sp, #56] @ 0x38 │ │ │ │ + str.w r6, [sp, #1448] @ 0x5a8 │ │ │ │ + mov.w r6, r7, lsl #3 │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ + str.w r6, [sp, #1452] @ 0x5ac │ │ │ │ + mov.w r6, r4, lsl #3 │ │ │ │ + sub.w r4, r4, r2 │ │ │ │ + str.w r6, [sp, #1456] @ 0x5b0 │ │ │ │ + mov.w r6, lr, lsl #3 │ │ │ │ + add.w lr, ip, r7 │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ + add ip, r5 │ │ │ │ + str.w r6, [sp, #1460] @ 0x5b4 │ │ │ │ + mov.w r6, lr, lsl #3 │ │ │ │ + str.w r6, [sp, #1464] @ 0x5b8 │ │ │ │ + mov.w r6, ip, lsl #3 │ │ │ │ + str.w r6, [sp, #1468] @ 0x5bc │ │ │ │ + mov.w r6, r7, lsl #4 │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ + str.w r6, [sp, #1472] @ 0x5c0 │ │ │ │ + mov.w r6, r7, lsl #4 │ │ │ │ ldr r7, [sp, #40] @ 0x28 │ │ │ │ - str r6, [sp, #40] @ 0x28 │ │ │ │ - mov.w r6, lr, lsl #5 │ │ │ │ - str.w r6, [sp, #1516] @ 0x5ec │ │ │ │ - lsls r7, r7, #4 │ │ │ │ - str.w r7, [sp, #1488] @ 0x5d0 │ │ │ │ - mov.w r7, lr, lsl #4 │ │ │ │ - str.w r7, [sp, #1492] @ 0x5d4 │ │ │ │ - mov.w r7, r8, lsl #4 │ │ │ │ + str.w r6, [sp, #1476] @ 0x5c4 │ │ │ │ + mov.w r6, r8, lsl #4 │ │ │ │ + str.w r6, [sp, #1480] @ 0x5c8 │ │ │ │ + mov.w r6, r7, lsl #3 │ │ │ │ + ldr r7, [sp, #56] @ 0x38 │ │ │ │ + str.w r6, [sp, #1484] @ 0x5cc │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + sub.w r1, r1, r2 │ │ │ │ + sub.w r7, r7, r0 │ │ │ │ + str.w r6, [sp, #1488] @ 0x5d0 │ │ │ │ + mov.w r6, r7, lsl #3 │ │ │ │ + ldr r7, [sp, #64] @ 0x40 │ │ │ │ + str.w r6, [sp, #1492] @ 0x5d4 │ │ │ │ + mov.w r6, r7, lsl #3 │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ + str.w r6, [sp, #1584] @ 0x630 │ │ │ │ + mov.w r6, r2, lsl #5 │ │ │ │ + mov.w r7, r7, lsl #5 │ │ │ │ + str r6, [sp, #48] @ 0x30 │ │ │ │ str.w r7, [sp, #1496] @ 0x5d8 │ │ │ │ ldr r7, [sp, #32] │ │ │ │ - str.w r4, [sp, #1484] @ 0x5cc │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ - lsls r7, r7, #3 │ │ │ │ + add r7, r3 │ │ │ │ + mov r6, r7 │ │ │ │ + mov.w r7, r7, lsl #4 │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ str.w r7, [sp, #1500] @ 0x5dc │ │ │ │ - lsls r7, r1, #3 │ │ │ │ - str.w r7, [sp, #1504] @ 0x5e0 │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ - subs r1, r1, r2 │ │ │ │ - adds r6, r7, r3 │ │ │ │ - str r6, [sp, #32] │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - lsls r7, r6, #4 │ │ │ │ - lsls r6, r2, #2 │ │ │ │ - add.w ip, r4, r6 │ │ │ │ - add.w r8, r6, r2 │ │ │ │ - str.w r7, [sp, #1520] @ 0x5f0 │ │ │ │ - mov.w r7, ip, lsl #3 │ │ │ │ - str.w r7, [sp, #1524] @ 0x5f4 │ │ │ │ - add.w r7, r8, r3 │ │ │ │ - sub.w ip, ip, r2 │ │ │ │ - lsls r4, r7, #3 │ │ │ │ - str.w r4, [sp, #1528] @ 0x5f8 │ │ │ │ - movs r4, #40 @ 0x28 │ │ │ │ - subs r7, r7, r2 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - mul.w r4, r4, lr │ │ │ │ - str.w r4, [sp, #1532] @ 0x5fc │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ - add.w lr, r4, r8 │ │ │ │ - mov.w r4, lr, lsl #3 │ │ │ │ - str.w r4, [sp, #1536] @ 0x600 │ │ │ │ - lsls r4, r0, #3 │ │ │ │ - str.w r4, [sp, #1540] @ 0x604 │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ - sub.w lr, lr, r5 │ │ │ │ - str.w r1, [sp, #1548] @ 0x60c │ │ │ │ - add r0, r3 │ │ │ │ - mov.w r1, lr, lsl #3 │ │ │ │ - str.w r1, [sp, #1552] @ 0x610 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - ldr r1, [sp, #552] @ 0x228 │ │ │ │ - str.w r4, [sp, #1544] @ 0x608 │ │ │ │ - mov.w lr, #24 │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ - movs r3, #112 @ 0x70 │ │ │ │ - str r7, [sp, #944] @ 0x3b0 │ │ │ │ - add r1, r4 │ │ │ │ - ldr r4, [sp, #12] │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str.w r1, [sp, #1556] @ 0x614 │ │ │ │ - mul.w r1, lr, r2 │ │ │ │ - str.w r1, [sp, #1560] @ 0x618 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - add r1, r5 │ │ │ │ - add r5, r4 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - str.w r5, [sp, #1568] @ 0x620 │ │ │ │ - mov.w r5, ip, lsl #3 │ │ │ │ - str.w r5, [sp, #1572] @ 0x624 │ │ │ │ + mov.w r7, r2, lsl #2 │ │ │ │ + add.w r8, r5, r7 │ │ │ │ + add.w ip, r7, r2 │ │ │ │ + mov.w r5, r8, lsl #3 │ │ │ │ + add.w lr, ip, r3 │ │ │ │ + sub.w r8, r8, r2 │ │ │ │ + str.w r5, [sp, #1504] @ 0x5e0 │ │ │ │ + mov.w r5, lr, lsl #3 │ │ │ │ + sub.w lr, lr, r2 │ │ │ │ + mov.w r2, lr, lsl #3 │ │ │ │ + str.w r5, [sp, #1508] @ 0x5e4 │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ + str r2, [sp, #944] @ 0x3b0 │ │ │ │ + add.w r5, r5, r5, lsl #2 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + str.w r5, [sp, #1588] @ 0x634 │ │ │ │ ldr r5, [sp, #16] │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str.w r1, [sp, #1564] @ 0x61c │ │ │ │ - adds r1, r5, r6 │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ - lsls r7, r1, #3 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - str.w r7, [sp, #1576] @ 0x628 │ │ │ │ - add r1, r6 │ │ │ │ - lsls r7, r1, #3 │ │ │ │ - ldr r1, [sp, #552] @ 0x228 │ │ │ │ - str r7, [sp, #948] @ 0x3b4 │ │ │ │ + add r5, ip │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ + sub.w r5, r5, r0 │ │ │ │ + str.w r6, [sp, #1512] @ 0x5e8 │ │ │ │ + mov.w r6, r4, lsl #3 │ │ │ │ + add r4, r3 │ │ │ │ + str.w r6, [sp, #1516] @ 0x5ec │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + str.w r6, [sp, #1520] @ 0x5f0 │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ + str.w r6, [sp, #1524] @ 0x5f4 │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ + str.w r6, [sp, #1528] @ 0x5f8 │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ add r1, r6 │ │ │ │ - lsls r7, r1, #3 │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ + str.w r6, [sp, #1532] @ 0x5fc │ │ │ │ + mov.w r6, r0, lsl #3 │ │ │ │ + add r1, r0 │ │ │ │ + str.w r6, [sp, #1592] @ 0x638 │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + str.w r6, [sp, #1536] @ 0x600 │ │ │ │ + add r0, r1 │ │ │ │ + mov.w r6, r0, lsl #3 │ │ │ │ + ldr r0, [sp, #552] @ 0x228 │ │ │ │ + str.w r6, [sp, #1540] @ 0x604 │ │ │ │ + mov.w r6, r8, lsl #3 │ │ │ │ + add.w r2, r0, r7 │ │ │ │ + str.w r6, [sp, #1544] @ 0x608 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + str.w r2, [sp, #1548] @ 0x60c │ │ │ │ + add.w r2, r5, r7 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add r6, r7 │ │ │ │ + mov.w r7, r6, lsl #3 │ │ │ │ + str r2, [sp, #948] @ 0x3b4 │ │ │ │ + mov.w r2, ip, lsl #3 │ │ │ │ str.w r7, [sp, #1376] @ 0x560 │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ - mul.w r2, r7, r2 │ │ │ │ - lsls r7, r0, #3 │ │ │ │ - subs r0, r0, r4 │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ - str.w r7, [sp, #1580] @ 0x62c │ │ │ │ - add r4, r8 │ │ │ │ - lsls r7, r0, #3 │ │ │ │ - str.w r7, [sp, #1584] @ 0x630 │ │ │ │ - lsls r7, r4, #3 │ │ │ │ - str.w r7, [sp, #1588] @ 0x634 │ │ │ │ - ldr.w r7, [sp, #1732] @ 0x6c4 │ │ │ │ - ldr.w r0, [sp, #1392] @ 0x570 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str.w r7, [sp, #1592] @ 0x638 │ │ │ │ - ldr.w r7, [sp, #1724] @ 0x6bc │ │ │ │ - adds r7, #1 │ │ │ │ - str.w r7, [sp, #1380] @ 0x564 │ │ │ │ - ldr.w r7, [sp, #1724] @ 0x6bc │ │ │ │ - mla r3, r7, r3, r3 │ │ │ │ - add r5, r3 │ │ │ │ - mov r8, r5 │ │ │ │ - negs r5, r0 │ │ │ │ - str r5, [sp, #12] │ │ │ │ - mov r5, sl │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + sub.w r4, r4, r1 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str.w r7, [sp, #1552] @ 0x610 │ │ │ │ + str.w r4, [sp, #1556] @ 0x614 │ │ │ │ + ldr r5, [sp, #12] │ │ │ │ + strd sl, r9, [sp] │ │ │ │ + ldr r6, [sp, #88] @ 0x58 │ │ │ │ + str.w fp, [sp, #8] │ │ │ │ + ldr.w r0, [sp, #1384] @ 0x568 │ │ │ │ + add.w r3, r5, ip │ │ │ │ + mov r5, r9 │ │ │ │ + mov.w r4, r3, lsl #3 │ │ │ │ ldr.w r1, [sp, #1388] @ 0x56c │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ - negs r3, r3 │ │ │ │ - ldr.w r4, [sp, #1384] @ 0x568 │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ + str.w r4, [sp, #1560] @ 0x618 │ │ │ │ + ldr.w r4, [sp, #1732] @ 0x6c4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str.w r4, [sp, #1564] @ 0x61c │ │ │ │ + ldr.w r4, [sp, #1724] @ 0x6bc │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + rsb r3, r4, r4, lsl #3 │ │ │ │ + str.w r4, [sp, #1380] @ 0x564 │ │ │ │ + ldr r4, [sp, #80] @ 0x50 │ │ │ │ + add.w r8, r4, r3, lsl #4 │ │ │ │ + ldr.w r3, [sp, #1392] @ 0x570 │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + rsb r3, r6, #0 │ │ │ │ + ldr r6, [sp, #48] @ 0x30 │ │ │ │ str.w r3, [sp, #1604] @ 0x644 │ │ │ │ - negs r3, r1 │ │ │ │ - negs r7, r6 │ │ │ │ - str.w r3, [sp, #1600] @ 0x640 │ │ │ │ - strd sl, r9, [sp, #4] │ │ │ │ - negs r3, r2 │ │ │ │ - str.w fp, [sp] │ │ │ │ + rsb r3, r1, #0 │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ + str.w r3, [sp, #1612] @ 0x64c │ │ │ │ + rsb r3, r2, #0 │ │ │ │ str.w r3, [sp, #1608] @ 0x648 │ │ │ │ - negs r3, r0 │ │ │ │ + rsb r7, r6, #0 │ │ │ │ + rsb r3, r1, #0 │ │ │ │ str r7, [sp, #552] @ 0x228 │ │ │ │ + str.w r3, [sp, #1600] @ 0x640 │ │ │ │ + rsb r3, r0, #0 │ │ │ │ str.w r3, [sp, #1596] @ 0x63c │ │ │ │ - negs r3, r4 │ │ │ │ - str.w r3, [sp, #1612] @ 0x64c │ │ │ │ - b.n 30090 │ │ │ │ + b.n 32342 │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 30300 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 325b0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ mov r5, r0 │ │ │ │ - adds r3, #1 │ │ │ │ str.w r3, [sp, #1380] @ 0x564 │ │ │ │ - ldr.w r2, [sp, #1388] @ 0x56c │ │ │ │ - add.w r8, r8, #112 @ 0x70 │ │ │ │ ldr r4, [sp, #0] │ │ │ │ - add.w sl, r5, r2 │ │ │ │ + add.w r8, r8, #112 @ 0x70 │ │ │ │ + ldr.w r2, [sp, #1388] @ 0x56c │ │ │ │ + vldr d7, [r5] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ + add.w sl, r5, r2 │ │ │ │ add.w r9, r4, r2 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add.w r3, sl, r1 │ │ │ │ - ldr.w r0, [sp, #1400] @ 0x578 │ │ │ │ + vldr d5, [r4] │ │ │ │ vldr d6, [sl] │ │ │ │ + add.w r3, sl, r1 │ │ │ │ add.w fp, r3, r2 │ │ │ │ - vldr d5, [r4] │ │ │ │ + ldr.w r0, [sp, #1400] @ 0x578 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, r9, r1 │ │ │ │ + add.w r7, r3, r2 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r9] │ │ │ │ - adds r7, r3, r2 │ │ │ │ + vldr d8, [r7] │ │ │ │ ldr.w r1, [sp, #1396] @ 0x574 │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vldr d6, [fp] │ │ │ │ - vldr d8, [r7] │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ mov r3, r1 │ │ │ │ - add r3, r5 │ │ │ │ add r1, r4 │ │ │ │ + add r3, r5 │ │ │ │ str r3, [sp, #884] @ 0x374 │ │ │ │ + str r1, [sp, #892] @ 0x37c │ │ │ │ vsub.f64 d3, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - str r1, [sp, #892] @ 0x37c │ │ │ │ vadd.f64 d9, d2, d4 │ │ │ │ vsub.f64 d2, d2, d4 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d10, d7, d3 │ │ │ │ vadd.f64 d13, d7, d3 │ │ │ │ vldr d7, [r3] │ │ │ │ mov r3, r0 │ │ │ │ - vsub.f64 d12, d5, d6 │ │ │ │ add r3, r5 │ │ │ │ - str r3, [sp, #888] @ 0x378 │ │ │ │ + vsub.f64 d12, d5, d6 │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ + vstr d1, [sp, #24] │ │ │ │ + vldr d6, [r3] │ │ │ │ vstr d0, [sp, #32] │ │ │ │ vldr d0, [r1] │ │ │ │ mov r1, r0 │ │ │ │ - vldr d6, [r3] │ │ │ │ - adds r3, r4, r1 │ │ │ │ - str r3, [sp, #896] @ 0x380 │ │ │ │ mov r0, r4 │ │ │ │ - vstr d8, [sp, #16] │ │ │ │ + vstr d12, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #888] @ 0x378 │ │ │ │ + add.w r3, r4, r1 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ + str r3, [sp, #896] @ 0x380 │ │ │ │ ldr.w r3, [sp, #1404] @ 0x57c │ │ │ │ - vstr d1, [sp, #24] │ │ │ │ - mov r1, r3 │ │ │ │ - vsub.f64 d4, d0, d6 │ │ │ │ - add r1, r5 │ │ │ │ - vadd.f64 d0, d0, d6 │ │ │ │ - str r1, [sp, #900] @ 0x384 │ │ │ │ - add r3, r0 │ │ │ │ vstr d9, [sp, #952] @ 0x3b8 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vadd.f64 d9, d7, d4 │ │ │ │ vstr d10, [sp, #960] @ 0x3c0 │ │ │ │ - vsub.f64 d10, d4, d7 │ │ │ │ vstr d2, [sp, #968] @ 0x3c8 │ │ │ │ - vstr d12, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d4, d0, d6 │ │ │ │ + vadd.f64 d0, d0, d6 │ │ │ │ vstr d13, [sp, #976] @ 0x3d0 │ │ │ │ + mov r1, r3 │ │ │ │ + add r3, r4 │ │ │ │ + add r1, r5 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r1, [sp, #900] @ 0x384 │ │ │ │ ldr.w r4, [sp, #1408] @ 0x580 │ │ │ │ + vadd.f64 d9, d7, d4 │ │ │ │ + vsub.f64 d10, d4, d7 │ │ │ │ vldr d8, [r3] │ │ │ │ + ldr.w r6, [sp, #1568] @ 0x620 │ │ │ │ mov r1, r4 │ │ │ │ - str r3, [sp, #908] @ 0x38c │ │ │ │ add r1, r5 │ │ │ │ - mov r3, r4 │ │ │ │ - add r3, r0 │ │ │ │ - ldr.w r4, [sp, #1416] @ 0x588 │ │ │ │ - ldr.w r6, [sp, #1412] @ 0x584 │ │ │ │ vldr d5, [r1] │ │ │ │ - str r1, [sp, #904] @ 0x388 │ │ │ │ - mov r1, r4 │ │ │ │ - add r1, r5 │ │ │ │ + strd r1, r3, [sp, #904] @ 0x388 │ │ │ │ + mov r3, r4 │ │ │ │ add.w ip, r5, r6 │ │ │ │ + add r3, r0 │ │ │ │ + ldr.w r4, [sp, #1412] @ 0x584 │ │ │ │ + add.w lr, r0, r6 │ │ │ │ + vstr d9, [sp, #1000] @ 0x3e8 │ │ │ │ + vldr d7, [ip] │ │ │ │ + vstr d10, [sp, #1016] @ 0x3f8 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w lr, r0, r6 │ │ │ │ - str r1, [sp, #916] @ 0x394 │ │ │ │ - vldr d7, [ip] │ │ │ │ + mov r1, r4 │ │ │ │ + add r1, r5 │ │ │ │ + strd r3, r1, [sp, #912] @ 0x390 │ │ │ │ vsub.f64 d1, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - str r3, [sp, #912] @ 0x390 │ │ │ │ vadd.f64 d14, d3, d2 │ │ │ │ vsub.f64 d2, d2, d3 │ │ │ │ - vstr d9, [sp, #1000] @ 0x3e8 │ │ │ │ - vstr d10, [sp, #1016] @ 0x3f8 │ │ │ │ vsub.f64 d15, d0, d5 │ │ │ │ vsub.f64 d8, d6, d1 │ │ │ │ vadd.f64 d0, d0, d5 │ │ │ │ vadd.f64 d1, d6, d1 │ │ │ │ vldr d6, [r1] │ │ │ │ mov r1, r4 │ │ │ │ + vstr d14, [sp, #48] @ 0x30 │ │ │ │ add r1, r0 │ │ │ │ - str r1, [sp, #920] @ 0x398 │ │ │ │ - ldr.w r4, [sp, #1424] @ 0x590 │ │ │ │ + ldr.w r4, [sp, #1572] @ 0x624 │ │ │ │ + vldr d5, [lr] │ │ │ │ vstr d0, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ - ldr.w r1, [sp, #1420] @ 0x58c │ │ │ │ - vldr d5, [lr] │ │ │ │ - adds r3, r5, r1 │ │ │ │ - str r3, [sp, #924] @ 0x39c │ │ │ │ - add r1, r0 │ │ │ │ + str r1, [sp, #920] @ 0x398 │ │ │ │ + ldr.w r1, [sp, #1416] @ 0x588 │ │ │ │ vstr d2, [sp, #64] @ 0x40 │ │ │ │ + vstr d15, [sp, #984] @ 0x3d8 │ │ │ │ + vstr d1, [sp, #1008] @ 0x3f0 │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ + vstr d8, [sp, #992] @ 0x3e0 │ │ │ │ + add.w r3, r5, r1 │ │ │ │ + add r1, r0 │ │ │ │ vldr d4, [r3] │ │ │ │ + str r3, [sp, #924] @ 0x39c │ │ │ │ mov r3, r4 │ │ │ │ add r3, r5 │ │ │ │ + vldr d6, [r3] │ │ │ │ str r1, [sp, #932] @ 0x3a4 │ │ │ │ - vstr d1, [sp, #1008] @ 0x3f0 │ │ │ │ str r3, [sp, #928] @ 0x3a0 │ │ │ │ - vldr d6, [r3] │ │ │ │ add.w r3, sp, #1024 @ 0x400 │ │ │ │ - vstr d14, [sp, #48] @ 0x30 │ │ │ │ - vstr d15, [sp, #984] @ 0x3d8 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ mov r1, r4 │ │ │ │ add r1, r0 │ │ │ │ - vstr d8, [sp, #992] @ 0x3e0 │ │ │ │ str r1, [sp, #936] @ 0x3a8 │ │ │ │ + vldr d8, [r1] │ │ │ │ vadd.f64 d12, d0, d1 │ │ │ │ vsub.f64 d13, d0, d1 │ │ │ │ - vldr d8, [r1] │ │ │ │ vadd.f64 d1, d2, d4 │ │ │ │ - ldr.w r1, [sp, #1428] @ 0x594 │ │ │ │ - ldr.w r4, [sp, #1432] @ 0x598 │ │ │ │ + ldr.w r1, [sp, #1420] @ 0x58c │ │ │ │ + ldr.w r4, [sp, #1424] @ 0x590 │ │ │ │ vsub.f64 d3, d6, d8 │ │ │ │ + vadd.f64 d6, d6, d8 │ │ │ │ vstr d12, [sp, #72] @ 0x48 │ │ │ │ - vstr d1, [r3] │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ vstr d13, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d13, d2, d4 │ │ │ │ - vadd.f64 d6, d6, d8 │ │ │ │ + vstr d1, [r3] │ │ │ │ + add.w r3, sp, #1032 @ 0x408 │ │ │ │ vsub.f64 d12, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vadd.f64 d14, d5, d6 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vstr d12, [r3] │ │ │ │ add.w r3, sp, #1040 @ 0x410 │ │ │ │ + vstr d14, [sp, #88] @ 0x58 │ │ │ │ vstr d13, [r3] │ │ │ │ add.w r3, sp, #1048 @ 0x418 │ │ │ │ vstr d6, [sp, #96] @ 0x60 │ │ │ │ - vstr d14, [sp, #88] @ 0x58 │ │ │ │ vstr d7, [r3] │ │ │ │ - adds r3, r5, r1 │ │ │ │ + add.w r3, r5, r1 │ │ │ │ add r1, r0 │ │ │ │ - str r3, [sp, #876] @ 0x36c │ │ │ │ - str r1, [sp, #868] @ 0x364 │ │ │ │ vldr d7, [r3] │ │ │ │ + str r1, [sp, #868] @ 0x364 │ │ │ │ + str r3, [sp, #876] @ 0x36c │ │ │ │ mov r3, r4 │ │ │ │ add r3, r5 │ │ │ │ vldr d0, [r1] │ │ │ │ mov r1, r4 │ │ │ │ - str r3, [sp, #872] @ 0x368 │ │ │ │ add r1, r0 │ │ │ │ - str r1, [sp, #864] @ 0x360 │ │ │ │ vldr d6, [r3] │ │ │ │ - ldr.w r4, [sp, #1440] @ 0x5a0 │ │ │ │ + str r1, [sp, #864] @ 0x360 │ │ │ │ + ldr.w r4, [sp, #1428] @ 0x594 │ │ │ │ + str r3, [sp, #872] @ 0x368 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ - ldr.w r1, [sp, #1436] @ 0x59c │ │ │ │ - adds r3, r5, r1 │ │ │ │ + ldr.w r1, [sp, #1576] @ 0x628 │ │ │ │ vsub.f64 d4, d0, d6 │ │ │ │ - add r1, r0 │ │ │ │ vadd.f64 d0, d0, d6 │ │ │ │ - str r3, [sp, #860] @ 0x35c │ │ │ │ + add.w r3, r5, r1 │ │ │ │ + add r1, r0 │ │ │ │ vldr d6, [r3] │ │ │ │ + str r1, [sp, #852] @ 0x354 │ │ │ │ + str r3, [sp, #860] @ 0x35c │ │ │ │ mov r3, r4 │ │ │ │ add r3, r5 │ │ │ │ vldr d8, [r1] │ │ │ │ - str r1, [sp, #852] @ 0x354 │ │ │ │ mov r1, r4 │ │ │ │ add r1, r0 │ │ │ │ - str r3, [sp, #856] @ 0x358 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ vadd.f64 d9, d7, d4 │ │ │ │ - str r1, [sp, #848] @ 0x350 │ │ │ │ vsub.f64 d13, d4, d7 │ │ │ │ + vldr d5, [r3] │ │ │ │ + mov r4, r7 │ │ │ │ + str r1, [sp, #848] @ 0x350 │ │ │ │ + str r3, [sp, #856] @ 0x358 │ │ │ │ + add.w r3, sp, #1056 @ 0x420 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [r1] │ │ │ │ vsub.f64 d1, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ vadd.f64 d15, d3, d2 │ │ │ │ vsub.f64 d8, d0, d5 │ │ │ │ vadd.f64 d5, d0, d5 │ │ │ │ + vsub.f64 d0, d6, d1 │ │ │ │ vstr d15, [r3] │ │ │ │ add.w r3, sp, #1064 @ 0x428 │ │ │ │ - vsub.f64 d0, d6, d1 │ │ │ │ vadd.f64 d12, d6, d1 │ │ │ │ vsub.f64 d1, d2, d3 │ │ │ │ vstr d8, [r3] │ │ │ │ add.w r3, sp, #1072 @ 0x430 │ │ │ │ vstr d5, [r3] │ │ │ │ add.w r3, sp, #1080 @ 0x438 │ │ │ │ vstr d0, [r3] │ │ │ │ add.w r3, sp, #1088 @ 0x440 │ │ │ │ - str r7, [sp, #880] @ 0x370 │ │ │ │ vstr d1, [sp, #104] @ 0x68 │ │ │ │ vstr d9, [r3] │ │ │ │ add.w r3, sp, #1096 @ 0x448 │ │ │ │ - ldr.w r5, [sp, #1448] @ 0x5a8 │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ + str r7, [sp, #880] @ 0x370 │ │ │ │ vstr d12, [r3] │ │ │ │ add.w r3, sp, #1104 @ 0x450 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ vstr d13, [r3] │ │ │ │ + ldr.w r7, [sp, #1612] @ 0x64c │ │ │ │ ldr.w r3, [sp, #1604] @ 0x644 │ │ │ │ + ldr.w r5, [sp, #1432] @ 0x598 │ │ │ │ add.w r1, fp, r3 │ │ │ │ - add r3, r7 │ │ │ │ - ldr.w r7, [sp, #1600] @ 0x640 │ │ │ │ + add r3, r4 │ │ │ │ vldr d7, [r1] │ │ │ │ add r1, r2 │ │ │ │ + vldr d6, [r1] │ │ │ │ vldr d4, [r3] │ │ │ │ add r3, r2 │ │ │ │ ldr.w r2, [sp, #1392] @ 0x570 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add r1, r2 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ + add r1, r2 │ │ │ │ add r3, r2 │ │ │ │ - adds r2, r3, r7 │ │ │ │ - str r2, [sp, #844] @ 0x34c │ │ │ │ + add.w r2, r3, r7 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ add r1, r7 │ │ │ │ - vldr d8, [r2] │ │ │ │ mov r7, r5 │ │ │ │ + vldr d8, [r2] │ │ │ │ add r7, r0 │ │ │ │ - str r7, [sp, #840] @ 0x348 │ │ │ │ vldr d5, [r1] │ │ │ │ + strd r7, r2, [sp, #840] @ 0x348 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1112 @ 0x458 │ │ │ │ vsub.f64 d0, d5, d8 │ │ │ │ vadd.f64 d10, d2, d1 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vsub.f64 d2, d1, d2 │ │ │ │ vsub.f64 d9, d6, d0 │ │ │ │ vstr d10, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d10, d7, d3 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ + vstr d2, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d8, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vstr d2, [sp, #136] @ 0x88 │ │ │ │ vstr d9, [r3] │ │ │ │ add.w r3, sp, #1120 @ 0x460 │ │ │ │ - vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d10, [r3] │ │ │ │ add.w r3, sp, #1128 @ 0x468 │ │ │ │ - vstr d4, [sp, #128] @ 0x80 │ │ │ │ + vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d6, [r3] │ │ │ │ add.w r3, sp, #1136 @ 0x470 │ │ │ │ vldr d6, [r7] │ │ │ │ vstr d7, [r3] │ │ │ │ ldr.w r3, [sp, #1608] @ 0x648 │ │ │ │ - str r3, [sp, #264] @ 0x108 │ │ │ │ + vstr d4, [sp, #128] @ 0x80 │ │ │ │ add.w r2, ip, r3 │ │ │ │ add.w r4, lr, r3 │ │ │ │ + str r3, [sp, #264] @ 0x108 │ │ │ │ mov r3, r5 │ │ │ │ vldr d7, [r2] │ │ │ │ add r2, r6 │ │ │ │ vldr d5, [r4] │ │ │ │ add r4, r6 │ │ │ │ ldr r7, [sp, #0] │ │ │ │ + ldr.w r5, [sp, #1440] @ 0x5a0 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ add r3, r7 │ │ │ │ - ldr.w r7, [sp, #1452] @ 0x5ac │ │ │ │ - str r3, [sp, #836] @ 0x344 │ │ │ │ - ldr.w r5, [sp, #1456] @ 0x5b0 │ │ │ │ + ldr.w r7, [sp, #1436] @ 0x59c │ │ │ │ vldr d6, [r3] │ │ │ │ + str r3, [sp, #836] @ 0x344 │ │ │ │ mov r3, r7 │ │ │ │ add r3, r0 │ │ │ │ - str r3, [sp, #832] @ 0x340 │ │ │ │ + vldr d4, [r3] │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vldr d4, [r3] │ │ │ │ + str r3, [sp, #832] @ 0x340 │ │ │ │ mov r3, r5 │ │ │ │ add r3, r0 │ │ │ │ - str r3, [sp, #828] @ 0x33c │ │ │ │ vldr d6, [r3] │ │ │ │ + str r3, [sp, #828] @ 0x33c │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [sp, #0] │ │ │ │ - add r3, r7 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ - str r3, [sp, #824] @ 0x338 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ + add r3, r7 │ │ │ │ vldr d6, [r3] │ │ │ │ + str r3, [sp, #824] @ 0x338 │ │ │ │ mov r3, r5 │ │ │ │ add r3, r7 │ │ │ │ + ldr.w r7, [sp, #1444] @ 0x5a4 │ │ │ │ vadd.f64 d15, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ + vldr d8, [r3] │ │ │ │ vadd.f64 d0, d2, d4 │ │ │ │ - str r3, [sp, #820] @ 0x334 │ │ │ │ vsub.f64 d13, d2, d4 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1144 @ 0x478 │ │ │ │ - ldr.w r7, [sp, #1460] @ 0x5b4 │ │ │ │ - ldr.w r5, [sp, #1464] @ 0x5b8 │ │ │ │ + ldr.w r5, [sp, #1448] @ 0x5a8 │ │ │ │ + vstr d15, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d3, d6, d8 │ │ │ │ - vstr d0, [r3] │ │ │ │ - add.w r3, sp, #1152 @ 0x480 │ │ │ │ + str r3, [sp, #820] @ 0x334 │ │ │ │ + add.w r3, sp, #1144 @ 0x478 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vstr d1, [sp, #152] @ 0x98 │ │ │ │ - vstr d15, [sp, #144] @ 0x90 │ │ │ │ + vstr d0, [r3] │ │ │ │ + add.w r3, sp, #1152 @ 0x480 │ │ │ │ vsub.f64 d12, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vadd.f64 d1, d5, d6 │ │ │ │ vsub.f64 d14, d5, d6 │ │ │ │ vstr d12, [r3] │ │ │ │ add.w r3, sp, #1160 @ 0x488 │ │ │ │ vstr d1, [sp, #160] @ 0xa0 │ │ │ │ - vstr d14, [sp, #168] @ 0xa8 │ │ │ │ vstr d13, [r3] │ │ │ │ add.w r3, sp, #1168 @ 0x490 │ │ │ │ + vstr d14, [sp, #168] @ 0xa8 │ │ │ │ vstr d7, [r3] │ │ │ │ mov r3, r7 │ │ │ │ add r3, r0 │ │ │ │ - str r3, [sp, #816] @ 0x330 │ │ │ │ vldr d7, [r3] │ │ │ │ + str r3, [sp, #816] @ 0x330 │ │ │ │ mov r3, r5 │ │ │ │ add r3, r0 │ │ │ │ - str r3, [sp, #812] @ 0x32c │ │ │ │ vldr d6, [r3] │ │ │ │ + str r3, [sp, #812] @ 0x32c │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [sp, #0] │ │ │ │ - add r3, r7 │ │ │ │ - str r3, [sp, #808] @ 0x328 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + add r3, r7 │ │ │ │ vldr d0, [r3] │ │ │ │ + str r3, [sp, #808] @ 0x328 │ │ │ │ mov r3, r5 │ │ │ │ add r3, r7 │ │ │ │ str r3, [sp, #804] @ 0x324 │ │ │ │ - ldr.w r7, [sp, #1468] @ 0x5bc │ │ │ │ - ldr.w r5, [sp, #1472] @ 0x5c0 │ │ │ │ + ldr.w r7, [sp, #1452] @ 0x5ac │ │ │ │ vldr d6, [r3] │ │ │ │ + ldr.w r5, [sp, #1456] @ 0x5b0 │ │ │ │ mov r3, r7 │ │ │ │ add r3, r0 │ │ │ │ - str r3, [sp, #800] @ 0x320 │ │ │ │ - ldr.w r6, [sp, #1480] @ 0x5c8 │ │ │ │ + ldr.w r6, [sp, #1464] @ 0x5b8 │ │ │ │ vsub.f64 d4, d0, d6 │ │ │ │ vadd.f64 d0, d0, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ + str r3, [sp, #800] @ 0x320 │ │ │ │ mov r3, r5 │ │ │ │ add r3, r0 │ │ │ │ - str r3, [sp, #796] @ 0x31c │ │ │ │ - vadd.f64 d12, d7, d4 │ │ │ │ - vsub.f64 d7, d4, d7 │ │ │ │ vldr d5, [r3] │ │ │ │ + str r3, [sp, #796] @ 0x31c │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [sp, #0] │ │ │ │ - add r3, r7 │ │ │ │ - str r3, [sp, #792] @ 0x318 │ │ │ │ + vadd.f64 d12, d7, d4 │ │ │ │ + vsub.f64 d7, d4, d7 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d7, [sp, #232] @ 0xe8 │ │ │ │ + add r3, r7 │ │ │ │ + vstr d12, [sp, #208] @ 0xd0 │ │ │ │ vldr d8, [r3] │ │ │ │ + vstr d7, [sp, #232] @ 0xe8 │ │ │ │ + str r3, [sp, #792] @ 0x318 │ │ │ │ mov r3, r5 │ │ │ │ add r3, r7 │ │ │ │ - ldr.w r5, [sp, #1476] @ 0x5c4 │ │ │ │ + ldr.w r5, [sp, #1460] @ 0x5b4 │ │ │ │ + vldr d5, [r3] │ │ │ │ str r3, [sp, #788] @ 0x314 │ │ │ │ vldr d7, [r2] │ │ │ │ - vldr d5, [r3] │ │ │ │ mov r3, r5 │ │ │ │ add r3, r0 │ │ │ │ - str r3, [sp, #784] @ 0x310 │ │ │ │ - vstr d12, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d1, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ + str r3, [sp, #784] @ 0x310 │ │ │ │ vadd.f64 d8, d3, d2 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ vsub.f64 d9, d0, d5 │ │ │ │ vsub.f64 d10, d6, d1 │ │ │ │ vadd.f64 d13, d6, d1 │ │ │ │ - vadd.f64 d0, d0, d5 │ │ │ │ vldr d6, [r3] │ │ │ │ + vadd.f64 d0, d0, d5 │ │ │ │ mov r3, r5 │ │ │ │ + vstr d8, [sp, #176] @ 0xb0 │ │ │ │ + ldr.w r5, [sp, #1468] @ 0x5bc │ │ │ │ add r3, r7 │ │ │ │ - str r3, [sp, #780] @ 0x30c │ │ │ │ - ldr.w r5, [sp, #1484] @ 0x5cc │ │ │ │ + vldr d5, [r4] │ │ │ │ + vstr d9, [sp, #184] @ 0xb8 │ │ │ │ vstr d0, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ + str r3, [sp, #780] @ 0x30c │ │ │ │ mov r3, r6 │ │ │ │ - vldr d5, [r4] │ │ │ │ add r3, r0 │ │ │ │ - str r3, [sp, #776] @ 0x308 │ │ │ │ - vstr d8, [sp, #176] @ 0xb0 │ │ │ │ - vsub.f64 d2, d5, d6 │ │ │ │ - vstr d9, [sp, #184] @ 0xb8 │ │ │ │ + vstr d10, [sp, #200] @ 0xc8 │ │ │ │ + vstr d13, [sp, #216] @ 0xd8 │ │ │ │ vldr d4, [r3] │ │ │ │ + vstr d3, [sp, #224] @ 0xe0 │ │ │ │ + str r3, [sp, #776] @ 0x308 │ │ │ │ mov r3, r5 │ │ │ │ + vsub.f64 d2, d5, d6 │ │ │ │ add r3, r0 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - str r3, [sp, #772] @ 0x304 │ │ │ │ mov r0, r7 │ │ │ │ - vstr d10, [sp, #200] @ 0xc8 │ │ │ │ - vstr d13, [sp, #216] @ 0xd8 │ │ │ │ - vstr d3, [sp, #224] @ 0xe0 │ │ │ │ + str r3, [sp, #772] @ 0x304 │ │ │ │ vldr d6, [r3] │ │ │ │ mov r3, r6 │ │ │ │ add r3, r7 │ │ │ │ - str r3, [sp, #768] @ 0x300 │ │ │ │ ldr r6, [sp, #264] @ 0x108 │ │ │ │ + str r3, [sp, #768] @ 0x300 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ mov r3, r5 │ │ │ │ add r3, r7 │ │ │ │ - str r3, [sp, #764] @ 0x2fc │ │ │ │ - ldr.w r5, [sp, #1488] @ 0x5d0 │ │ │ │ - vsub.f64 d15, d0, d1 │ │ │ │ + ldr.w r5, [sp, #1472] @ 0x5c0 │ │ │ │ vldr d8, [r3] │ │ │ │ + str r3, [sp, #764] @ 0x2fc │ │ │ │ add.w r3, sp, #1176 @ 0x498 │ │ │ │ + vsub.f64 d15, d0, d1 │ │ │ │ mov r7, r5 │ │ │ │ add r7, r0 │ │ │ │ - str r7, [sp, #756] @ 0x2f4 │ │ │ │ vsub.f64 d3, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vadd.f64 d1, d2, d4 │ │ │ │ - vstr d15, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d0, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d1, [r3] │ │ │ │ - add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ vstr d8, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d8, d2, d4 │ │ │ │ - vadd.f64 d15, d5, d6 │ │ │ │ vsub.f64 d9, d5, d6 │ │ │ │ + vstr d1, [r3] │ │ │ │ + add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ + vstr d15, [sp, #248] @ 0xf8 │ │ │ │ + vadd.f64 d15, d5, d6 │ │ │ │ + str r7, [sp, #756] @ 0x2f4 │ │ │ │ vstr d0, [r3] │ │ │ │ add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ + vstr d9, [sp, #256] @ 0x100 │ │ │ │ vstr d8, [r3] │ │ │ │ add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ - vstr d9, [sp, #256] @ 0x100 │ │ │ │ vstr d7, [r3] │ │ │ │ - adds r3, r2, r6 │ │ │ │ + add.w r3, r2, r6 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ str r3, [sp, #0] │ │ │ │ vldr d7, [r3] │ │ │ │ mov r3, r5 │ │ │ │ + ldr.w r5, [sp, #1476] @ 0x5c4 │ │ │ │ add r3, r2 │ │ │ │ - ldr.w r5, [sp, #1492] @ 0x5d4 │ │ │ │ - str r3, [sp, #760] @ 0x2f8 │ │ │ │ vldr d6, [r3] │ │ │ │ + str r3, [sp, #760] @ 0x2f8 │ │ │ │ mov r3, r6 │ │ │ │ add r3, r4 │ │ │ │ - ldr.w r4, [sp, #1496] @ 0x5d8 │ │ │ │ + ldr.w r4, [sp, #1480] @ 0x5c8 │ │ │ │ + vldr d5, [r3] │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r7] │ │ │ │ mov r7, r5 │ │ │ │ add r7, r2 │ │ │ │ - str r7, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d5, [r3] │ │ │ │ vldr d4, [r7] │ │ │ │ + str r7, [sp, #752] @ 0x2f0 │ │ │ │ mov r7, r4 │ │ │ │ add r7, r2 │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ - str r7, [sp, #748] @ 0x2ec │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vldr d6, [r7] │ │ │ │ + str r7, [sp, #748] @ 0x2ec │ │ │ │ mov r7, r5 │ │ │ │ add r7, r0 │ │ │ │ str r7, [sp, #744] @ 0x2e8 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [r7] │ │ │ │ mov r7, r4 │ │ │ │ - add r7, r0 │ │ │ │ add.w r4, sp, #1208 @ 0x4b8 │ │ │ │ + add r7, r0 │ │ │ │ + vldr d8, [r7] │ │ │ │ vadd.f64 d10, d0, d1 │ │ │ │ vsub.f64 d13, d0, d1 │ │ │ │ - vldr d8, [r7] │ │ │ │ vadd.f64 d0, d2, d4 │ │ │ │ vsub.f64 d4, d2, d4 │ │ │ │ vsub.f64 d3, d6, d8 │ │ │ │ + vadd.f64 d6, d6, d8 │ │ │ │ vstr d10, [sp, #264] @ 0x108 │ │ │ │ vstr d13, [r4] │ │ │ │ add.w r4, sp, #1216 @ 0x4c0 │ │ │ │ - vadd.f64 d6, d6, d8 │ │ │ │ - ldr.w r6, [sp, #1500] @ 0x5dc │ │ │ │ - ldr.w r5, [sp, #1504] @ 0x5e0 │ │ │ │ - vsub.f64 d8, d7, d3 │ │ │ │ + ldr.w r6, [sp, #1484] @ 0x5cc │ │ │ │ vstr d0, [r4] │ │ │ │ add.w r4, sp, #1224 @ 0x4c8 │ │ │ │ + vsub.f64 d8, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ + ldr.w r5, [sp, #1488] @ 0x5d0 │ │ │ │ vadd.f64 d12, d5, d6 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vstr d8, [r4] │ │ │ │ add.w r4, sp, #1232 @ 0x4d0 │ │ │ │ - vstr d6, [sp, #280] @ 0x118 │ │ │ │ + vstr d12, [sp, #272] @ 0x110 │ │ │ │ vstr d4, [r4] │ │ │ │ add.w r4, sp, #1240 @ 0x4d8 │ │ │ │ - vstr d12, [sp, #272] @ 0x110 │ │ │ │ + vstr d6, [sp, #280] @ 0x118 │ │ │ │ vstr d7, [r4] │ │ │ │ mov r4, r6 │ │ │ │ add r4, r2 │ │ │ │ - str r4, [sp, #740] @ 0x2e4 │ │ │ │ vldr d7, [r4] │ │ │ │ + str r4, [sp, #740] @ 0x2e4 │ │ │ │ mov r4, r5 │ │ │ │ add r4, r2 │ │ │ │ - str r4, [sp, #736] @ 0x2e0 │ │ │ │ vldr d6, [r4] │ │ │ │ + str r4, [sp, #736] @ 0x2e0 │ │ │ │ mov r4, r6 │ │ │ │ add r4, r0 │ │ │ │ - str r4, [sp, #732] @ 0x2dc │ │ │ │ - ldr.w r6, [sp, #1508] @ 0x5e4 │ │ │ │ - vadd.f64 d2, d7, d6 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ + ldr.w r6, [sp, #1492] @ 0x5d4 │ │ │ │ vldr d4, [r4] │ │ │ │ + str r4, [sp, #732] @ 0x2dc │ │ │ │ mov r4, r5 │ │ │ │ add r4, r0 │ │ │ │ + vadd.f64 d2, d7, d6 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + ldr.w r5, [sp, #1584] @ 0x630 │ │ │ │ str r4, [sp, #728] @ 0x2d8 │ │ │ │ - ldr.w r5, [sp, #1512] @ 0x5e8 │ │ │ │ vldr d6, [r4] │ │ │ │ mov r4, r6 │ │ │ │ add r4, r2 │ │ │ │ str r4, [sp, #724] @ 0x2d4 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vldr d6, [r4] │ │ │ │ mov r4, r5 │ │ │ │ add r4, r2 │ │ │ │ - str r4, [sp, #720] @ 0x2d0 │ │ │ │ vldr d5, [r4] │ │ │ │ + str r4, [sp, #720] @ 0x2d0 │ │ │ │ mov r4, r6 │ │ │ │ + mov r6, r0 │ │ │ │ add r4, r0 │ │ │ │ str r4, [sp, #716] @ 0x2cc │ │ │ │ - mov r6, r0 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [r4] │ │ │ │ mov r4, r5 │ │ │ │ add r4, r0 │ │ │ │ + vldr d8, [r4] │ │ │ │ str r4, [sp, #712] @ 0x2c8 │ │ │ │ vadd.f64 d9, d2, d1 │ │ │ │ - vldr d8, [r4] │ │ │ │ vsub.f64 d0, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vstr d9, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d9, d1, d2 │ │ │ │ vsub.f64 d10, d4, d5 │ │ │ │ vadd.f64 d13, d4, d5 │ │ │ │ vsub.f64 d12, d6, d0 │ │ │ │ @@ -46229,452 +47288,453 @@ │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ vstr d10, [sp, #296] @ 0x128 │ │ │ │ vstr d13, [sp, #304] @ 0x130 │ │ │ │ vstr d12, [sp, #312] @ 0x138 │ │ │ │ vstr d5, [sp, #320] @ 0x140 │ │ │ │ vstr d0, [sp, #328] @ 0x148 │ │ │ │ vstr d9, [sp, #336] @ 0x150 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ ldr r4, [sp, #0] │ │ │ │ - ldr.w r5, [sp, #1516] @ 0x5ec │ │ │ │ - add r3, r0 │ │ │ │ - add r4, r0 │ │ │ │ vstr d7, [sp, #344] @ 0x158 │ │ │ │ - str r4, [sp, #480] @ 0x1e0 │ │ │ │ - mov r0, r5 │ │ │ │ - add r0, r6 │ │ │ │ - str r0, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + ldr.w r5, [sp, #1496] @ 0x5d8 │ │ │ │ + add r4, r0 │ │ │ │ + add r3, r0 │ │ │ │ vldr d7, [r4] │ │ │ │ + mov r0, r5 │ │ │ │ + str r4, [sp, #480] @ 0x1e0 │ │ │ │ mov r4, r5 │ │ │ │ + add r0, r6 │ │ │ │ add r4, r2 │ │ │ │ - str r4, [sp, #708] @ 0x2c4 │ │ │ │ - ldr.w r5, [sp, #1524] @ 0x5f4 │ │ │ │ - vldr d5, [r3] │ │ │ │ + ldr.w r5, [sp, #1504] @ 0x5e0 │ │ │ │ + str r0, [sp, #704] @ 0x2c0 │ │ │ │ vldr d6, [r4] │ │ │ │ + str r4, [sp, #708] @ 0x2c4 │ │ │ │ mov r4, r6 │ │ │ │ - ldr.w r6, [sp, #1520] @ 0x5f0 │ │ │ │ + ldr.w r6, [sp, #1500] @ 0x5dc │ │ │ │ + vldr d5, [r3] │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ mov r0, r6 │ │ │ │ add r0, r2 │ │ │ │ - str r0, [sp, #700] @ 0x2bc │ │ │ │ - vsub.f64 d2, d5, d6 │ │ │ │ - vadd.f64 d5, d5, d6 │ │ │ │ vldr d4, [r0] │ │ │ │ + str r0, [sp, #700] @ 0x2bc │ │ │ │ mov r0, r5 │ │ │ │ add r0, r2 │ │ │ │ - str r0, [sp, #696] @ 0x2b8 │ │ │ │ + vsub.f64 d2, d5, d6 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ add.w r2, sp, #1248 @ 0x4e0 │ │ │ │ vldr d6, [r0] │ │ │ │ + str r0, [sp, #696] @ 0x2b8 │ │ │ │ mov r0, r6 │ │ │ │ add r0, r4 │ │ │ │ str r0, [sp, #692] @ 0x2b4 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ mov r0, r5 │ │ │ │ add r0, r4 │ │ │ │ + vldr d8, [r0] │ │ │ │ str r0, [sp, #940] @ 0x3ac │ │ │ │ - vsub.f64 d13, d0, d1 │ │ │ │ vadd.f64 d10, d0, d1 │ │ │ │ - vldr d8, [r0] │ │ │ │ + vsub.f64 d13, d0, d1 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ vsub.f64 d3, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vadd.f64 d8, d2, d4 │ │ │ │ vstr d13, [r2] │ │ │ │ add.w r2, sp, #1256 @ 0x4e8 │ │ │ │ vstr d10, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d10, d2, d4 │ │ │ │ - vsub.f64 d9, d7, d3 │ │ │ │ vadd.f64 d12, d5, d6 │ │ │ │ + vsub.f64 d9, d7, d3 │ │ │ │ vstr d8, [r2] │ │ │ │ add.w r2, sp, #1264 @ 0x4f0 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add.w r2, sp, #1272 @ 0x4f8 │ │ │ │ vstr d12, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d12, d5, d6 │ │ │ │ + vstr d9, [r2] │ │ │ │ + add.w r2, sp, #1272 @ 0x4f8 │ │ │ │ vstr d10, [r2] │ │ │ │ add.w r2, sp, #1280 @ 0x500 │ │ │ │ vstr d12, [r2] │ │ │ │ add.w r2, sp, #1288 @ 0x508 │ │ │ │ vstr d7, [r2] │ │ │ │ - ldr.w r2, [sp, #1528] @ 0x5f8 │ │ │ │ + ldr.w r2, [sp, #1508] @ 0x5e4 │ │ │ │ mov r6, r2 │ │ │ │ add r6, r0 │ │ │ │ str r6, [sp, #688] @ 0x2b0 │ │ │ │ vldr d7, [r6] │ │ │ │ - ldr.w r5, [sp, #1532] @ 0x5fc │ │ │ │ str r4, [sp, #0] │ │ │ │ + ldr.w r5, [sp, #1588] @ 0x634 │ │ │ │ mov r6, r5 │ │ │ │ add r6, r0 │ │ │ │ - str r6, [sp, #684] @ 0x2ac │ │ │ │ vldr d6, [r6] │ │ │ │ + str r6, [sp, #684] @ 0x2ac │ │ │ │ mov r6, r2 │ │ │ │ add r6, r4 │ │ │ │ - str r6, [sp, #680] @ 0x2a8 │ │ │ │ - ldr.w r2, [sp, #1536] @ 0x600 │ │ │ │ - vadd.f64 d2, d7, d6 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ + ldr.w r2, [sp, #1512] @ 0x5e8 │ │ │ │ vldr d4, [r6] │ │ │ │ + str r6, [sp, #680] @ 0x2a8 │ │ │ │ mov r6, r5 │ │ │ │ add r6, r4 │ │ │ │ + vadd.f64 d2, d7, d6 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + ldr.w r5, [sp, #1516] @ 0x5ec │ │ │ │ str r6, [sp, #676] @ 0x2a4 │ │ │ │ - ldr.w r5, [sp, #1540] @ 0x604 │ │ │ │ vldr d6, [r6] │ │ │ │ mov r6, r2 │ │ │ │ add r6, r0 │ │ │ │ str r6, [sp, #672] @ 0x2a0 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vldr d6, [r6] │ │ │ │ mov r6, r5 │ │ │ │ add r6, r0 │ │ │ │ - str r6, [sp, #668] @ 0x29c │ │ │ │ - vadd.f64 d9, d7, d3 │ │ │ │ - vsub.f64 d7, d3, d7 │ │ │ │ vldr d5, [r6] │ │ │ │ + str r6, [sp, #668] @ 0x29c │ │ │ │ mov r6, r2 │ │ │ │ - add r6, r4 │ │ │ │ - str r6, [sp, #664] @ 0x298 │ │ │ │ add.w r2, sp, #1296 @ 0x510 │ │ │ │ + add r6, r4 │ │ │ │ + vadd.f64 d9, d7, d3 │ │ │ │ + vsub.f64 d7, d3, d7 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [r6] │ │ │ │ + str r6, [sp, #664] @ 0x298 │ │ │ │ mov r6, r5 │ │ │ │ add r6, r4 │ │ │ │ - ldr.w r4, [sp, #1544] @ 0x608 │ │ │ │ - str r6, [sp, #660] @ 0x294 │ │ │ │ - vadd.f64 d13, d2, d1 │ │ │ │ + ldr.w r4, [sp, #1520] @ 0x5f0 │ │ │ │ vstr d9, [sp, #392] @ 0x188 │ │ │ │ vldr d8, [r6] │ │ │ │ + vadd.f64 d13, d2, d1 │ │ │ │ + str r6, [sp, #660] @ 0x294 │ │ │ │ mov r6, r4 │ │ │ │ add r6, r0 │ │ │ │ - vstr d7, [sp, #408] @ 0x198 │ │ │ │ - str r6, [sp, #656] @ 0x290 │ │ │ │ vsub.f64 d0, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vstr d13, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d13, d1, d2 │ │ │ │ + vstr d7, [sp, #408] @ 0x198 │ │ │ │ vldr d7, [r6] │ │ │ │ + str r6, [sp, #656] @ 0x290 │ │ │ │ vsub.f64 d10, d4, d5 │ │ │ │ vsub.f64 d8, d6, d0 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ vadd.f64 d0, d6, d0 │ │ │ │ vstr d10, [r2] │ │ │ │ add.w r2, sp, #1304 @ 0x518 │ │ │ │ vstr d5, [sp, #376] @ 0x178 │ │ │ │ - vstr d8, [sp, #384] @ 0x180 │ │ │ │ vstr d13, [r2] │ │ │ │ - ldr.w r2, [sp, #1548] @ 0x60c │ │ │ │ + ldr.w r2, [sp, #1524] @ 0x5f4 │ │ │ │ + vstr d8, [sp, #384] @ 0x180 │ │ │ │ vstr d0, [sp, #400] @ 0x190 │ │ │ │ mov r5, r2 │ │ │ │ add r5, r0 │ │ │ │ str r5, [sp, #652] @ 0x28c │ │ │ │ vldr d6, [r5] │ │ │ │ mov r5, r4 │ │ │ │ ldr r6, [sp, #0] │ │ │ │ - ldr.w r4, [sp, #1552] @ 0x610 │ │ │ │ - add r5, r6 │ │ │ │ - str r5, [sp, #648] @ 0x288 │ │ │ │ + ldr.w r4, [sp, #1528] @ 0x5f8 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + add r5, r6 │ │ │ │ vldr d4, [r5] │ │ │ │ + str r5, [sp, #648] @ 0x288 │ │ │ │ mov r5, r2 │ │ │ │ add r5, r6 │ │ │ │ - str r5, [sp, #644] @ 0x284 │ │ │ │ vldr d6, [r5] │ │ │ │ + str r5, [sp, #644] @ 0x284 │ │ │ │ mov r5, r4 │ │ │ │ add r5, r0 │ │ │ │ str r5, [sp, #640] @ 0x280 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vldr d6, [r5] │ │ │ │ - ldr.w r5, [sp, #1556] @ 0x614 │ │ │ │ + ldr.w r5, [sp, #1532] @ 0x5fc │ │ │ │ mov r2, r5 │ │ │ │ add r2, r0 │ │ │ │ - str r2, [sp, #636] @ 0x27c │ │ │ │ vldr d5, [r2] │ │ │ │ + str r2, [sp, #636] @ 0x27c │ │ │ │ mov r2, r4 │ │ │ │ add r2, r6 │ │ │ │ - str r2, [sp, #632] @ 0x278 │ │ │ │ ldr r4, [sp, #480] @ 0x1e0 │ │ │ │ + str r2, [sp, #632] @ 0x278 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [r2] │ │ │ │ mov r2, r5 │ │ │ │ add r2, r6 │ │ │ │ - ldr.w r6, [sp, #1596] @ 0x63c │ │ │ │ + ldr.w r6, [sp, #1600] @ 0x640 │ │ │ │ + vldr d8, [r2] │ │ │ │ str r2, [sp, #628] @ 0x274 │ │ │ │ add r4, r6 │ │ │ │ add r3, r6 │ │ │ │ - vldr d8, [r2] │ │ │ │ - mov r2, r4 │ │ │ │ ldr r6, [sp, #0] │ │ │ │ + mov r2, r4 │ │ │ │ + ldr.w r4, [sp, #1536] @ 0x600 │ │ │ │ vsub.f64 d0, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vadd.f64 d8, d2, d1 │ │ │ │ vsub.f64 d1, d1, d2 │ │ │ │ + mov r5, r4 │ │ │ │ + add r5, r0 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ vsub.f64 d4, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vstr d8, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d1, [sp, #464] @ 0x1d0 │ │ │ │ + str r5, [sp, #624] @ 0x270 │ │ │ │ + vstr d9, [sp, #424] @ 0x1a8 │ │ │ │ vstr d5, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ - vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d9, [sp, #424] @ 0x1a8 │ │ │ │ vstr d4, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d5, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d7, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d7, [r4] │ │ │ │ - ldr.w r4, [sp, #1564] @ 0x61c │ │ │ │ - vldr d5, [r3] │ │ │ │ - mov r5, r4 │ │ │ │ - add r5, r0 │ │ │ │ - str r5, [sp, #624] @ 0x270 │ │ │ │ + vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ vldr d6, [r5] │ │ │ │ mov r5, r4 │ │ │ │ add r5, r6 │ │ │ │ + vstr d5, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d7, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d7, [r2] │ │ │ │ + vstr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d5, [r3] │ │ │ │ str r5, [sp, #620] @ 0x26c │ │ │ │ - ldr.w r6, [sp, #1568] @ 0x620 │ │ │ │ + ldr.w r6, [sp, #1540] @ 0x604 │ │ │ │ + ldr.w r4, [sp, #1544] @ 0x608 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r5] │ │ │ │ mov r5, r6 │ │ │ │ add r5, r0 │ │ │ │ - ldr.w r4, [sp, #1572] @ 0x624 │ │ │ │ - str r5, [sp, #616] @ 0x268 │ │ │ │ - vsub.f64 d2, d5, d6 │ │ │ │ - vadd.f64 d5, d5, d6 │ │ │ │ vldr d4, [r5] │ │ │ │ + str r5, [sp, #616] @ 0x268 │ │ │ │ mov r5, r4 │ │ │ │ add r5, r0 │ │ │ │ - str r5, [sp, #612] @ 0x264 │ │ │ │ + vsub.f64 d2, d5, d6 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ vldr d6, [r5] │ │ │ │ + str r5, [sp, #612] @ 0x264 │ │ │ │ mov r5, r6 │ │ │ │ ldr r6, [sp, #0] │ │ │ │ - add r5, r6 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ - str r5, [sp, #608] @ 0x260 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ + add r5, r6 │ │ │ │ vldr d6, [r5] │ │ │ │ + str r5, [sp, #608] @ 0x260 │ │ │ │ mov r5, r4 │ │ │ │ + add.w r4, sp, #1312 @ 0x520 │ │ │ │ add r5, r6 │ │ │ │ + ldr.w r6, [sp, #1548] @ 0x60c │ │ │ │ vadd.f64 d12, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - vadd.f64 d0, d2, d4 │ │ │ │ - add.w r4, sp, #1312 @ 0x520 │ │ │ │ - ldr.w r6, [sp, #1576] @ 0x628 │ │ │ │ vldr d8, [r5] │ │ │ │ - str r5, [sp, #604] @ 0x25c │ │ │ │ + vadd.f64 d0, d2, d4 │ │ │ │ vstr d1, [sp, #480] @ 0x1e0 │ │ │ │ vsub.f64 d3, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vstr d0, [r4] │ │ │ │ - add.w r4, sp, #1320 @ 0x528 │ │ │ │ vsub.f64 d0, d2, d4 │ │ │ │ + add.w r4, sp, #1320 @ 0x528 │ │ │ │ + str r5, [sp, #604] @ 0x25c │ │ │ │ ldr r5, [sp, #944] @ 0x3b0 │ │ │ │ vadd.f64 d1, d5, d6 │ │ │ │ - add r5, r0 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ + add r5, r0 │ │ │ │ vstr d1, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d1, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstr d6, [sp, #496] @ 0x1f0 │ │ │ │ vldr d6, [r5] │ │ │ │ vstr d1, [r4] │ │ │ │ add.w r4, sp, #1328 @ 0x530 │ │ │ │ vstr d0, [r4] │ │ │ │ add.w r4, sp, #1336 @ 0x538 │ │ │ │ vstr d7, [r4] │ │ │ │ mov r4, r6 │ │ │ │ add r4, r0 │ │ │ │ ldr r0, [sp, #0] │ │ │ │ - str r4, [sp, #600] @ 0x258 │ │ │ │ vldr d7, [r4] │ │ │ │ + str r4, [sp, #600] @ 0x258 │ │ │ │ ldr r4, [sp, #944] @ 0x3b0 │ │ │ │ - add r4, r0 │ │ │ │ - str r4, [sp, #596] @ 0x254 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + add r4, r0 │ │ │ │ vldr d8, [r4] │ │ │ │ + str r4, [sp, #596] @ 0x254 │ │ │ │ mov r4, r6 │ │ │ │ - add r4, r0 │ │ │ │ ldr r6, [sp, #948] @ 0x3b4 │ │ │ │ + add r4, r0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - add r6, r0 │ │ │ │ vldr d7, [r4] │ │ │ │ + add r6, r0 │ │ │ │ str r6, [sp, #592] @ 0x250 │ │ │ │ vldr d5, [r6] │ │ │ │ vsub.f64 d3, d8, d7 │ │ │ │ - ldr.w r6, [sp, #1376] @ 0x560 │ │ │ │ vadd.f64 d8, d8, d7 │ │ │ │ + ldr.w r6, [sp, #1376] @ 0x560 │ │ │ │ add r6, r0 │ │ │ │ ldr r0, [sp, #0] │ │ │ │ - str r6, [sp, #588] @ 0x24c │ │ │ │ vldr d7, [r6] │ │ │ │ + str r6, [sp, #588] @ 0x24c │ │ │ │ ldr r6, [sp, #948] @ 0x3b4 │ │ │ │ - add r6, r0 │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ - str r6, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ + add r6, r0 │ │ │ │ vldr d7, [r6] │ │ │ │ + str r6, [sp, #584] @ 0x248 │ │ │ │ ldr.w r6, [sp, #1376] @ 0x560 │ │ │ │ add r6, r0 │ │ │ │ - str r6, [sp, #580] @ 0x244 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ vldr d4, [r6] │ │ │ │ + str r6, [sp, #580] @ 0x244 │ │ │ │ ldr r6, [sp, #8] │ │ │ │ vsub.f64 d0, d7, d4 │ │ │ │ vadd.f64 d4, d7, d4 │ │ │ │ add r2, r6 │ │ │ │ - ldr.w r6, [sp, #1580] @ 0x62c │ │ │ │ + ldr.w r6, [sp, #1552] @ 0x610 │ │ │ │ vadd.f64 d7, d2, d1 │ │ │ │ vsub.f64 d2, d1, d2 │ │ │ │ vsub.f64 d10, d8, d4 │ │ │ │ - vstr d2, [sp, #536] @ 0x218 │ │ │ │ vstr d10, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d10, d8, d4 │ │ │ │ vsub.f64 d8, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vstr d8, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d8, d6, d3 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ mov r2, r6 │ │ │ │ - vstr d5, [sp, #528] @ 0x210 │ │ │ │ add r2, r0 │ │ │ │ str r2, [sp, #576] @ 0x240 │ │ │ │ - vstr d8, [sp, #520] @ 0x208 │ │ │ │ - vstr d3, [sp, #544] @ 0x220 │ │ │ │ + vstr d5, [sp, #528] @ 0x210 │ │ │ │ vldr d5, [r2] │ │ │ │ + vstr d8, [sp, #520] @ 0x208 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ - add r3, r2 │ │ │ │ - mov r2, r6 │ │ │ │ - ldr.w r6, [sp, #1584] @ 0x630 │ │ │ │ + vstr d2, [sp, #536] @ 0x218 │ │ │ │ + vstr d3, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d8, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + add r3, r2 │ │ │ │ + mov r2, r6 │ │ │ │ + ldr.w r6, [sp, #1556] @ 0x614 │ │ │ │ vldr d4, [r3] │ │ │ │ ldr r3, [sp, #0] │ │ │ │ add r2, r3 │ │ │ │ - str r2, [sp, #572] @ 0x23c │ │ │ │ - ldr.w r3, [sp, #1588] @ 0x634 │ │ │ │ + ldr.w r3, [sp, #1560] @ 0x618 │ │ │ │ vldr d5, [r2] │ │ │ │ + str r2, [sp, #572] @ 0x23c │ │ │ │ mov r2, r6 │ │ │ │ add r2, r0 │ │ │ │ - str r2, [sp, #568] @ 0x238 │ │ │ │ - vsub.f64 d1, d4, d5 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ vldr d3, [r2] │ │ │ │ + str r2, [sp, #568] @ 0x238 │ │ │ │ mov r2, r3 │ │ │ │ add r2, r0 │ │ │ │ + vsub.f64 d1, d4, d5 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ str r2, [sp, #564] @ 0x234 │ │ │ │ vldr d5, [r2] │ │ │ │ mov r2, r6 │ │ │ │ ldr r6, [sp, #0] │ │ │ │ - add r6, r2 │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ - str r6, [sp, #560] @ 0x230 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ + add r6, r2 │ │ │ │ vldr d5, [r6] │ │ │ │ + str r6, [sp, #560] @ 0x230 │ │ │ │ mov r6, r3 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ vadd.f64 d14, d1, d3 │ │ │ │ vsub.f64 d3, d1, d3 │ │ │ │ - adds r2, r3, r6 │ │ │ │ - str r2, [sp, #556] @ 0x22c │ │ │ │ + add.w r2, r3, r6 │ │ │ │ ldr r6, [sp, #844] @ 0x34c │ │ │ │ vldr d9, [r2] │ │ │ │ + str r2, [sp, #556] @ 0x22c │ │ │ │ add.w r2, sp, #1344 @ 0x540 │ │ │ │ - vsub.f64 d2, d5, d9 │ │ │ │ vstr d14, [r2] │ │ │ │ add.w r2, sp, #1352 @ 0x548 │ │ │ │ + vsub.f64 d2, d5, d9 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vadd.f64 d9, d8, d0 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ vsub.f64 d14, d6, d2 │ │ │ │ vadd.f64 d13, d6, d2 │ │ │ │ vldr d6, [sp, #16] │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ vsub.f64 d1, d4, d5 │ │ │ │ - vldr d2, [sp, #128] @ 0x80 │ │ │ │ vldr d4, [sp, #32] │ │ │ │ + vldr d5, [sp, #48] @ 0x30 │ │ │ │ vstr d14, [r2] │ │ │ │ add.w r2, sp, #1360 @ 0x550 │ │ │ │ - vldr d5, [sp, #48] @ 0x30 │ │ │ │ + vldr d2, [sp, #128] @ 0x80 │ │ │ │ vstr d3, [r2] │ │ │ │ add.w r2, sp, #1368 @ 0x558 │ │ │ │ vldr d3, [sp, #112] @ 0x70 │ │ │ │ vstr d13, [r2] │ │ │ │ - vadd.f64 d6, d6, d3 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ vldr d3, [sp, #56] @ 0x38 │ │ │ │ vstr d6, [r0] │ │ │ │ vadd.f64 d6, d4, d2 │ │ │ │ vldr d2, [sp, #144] @ 0x90 │ │ │ │ vldr d4, [sp, #160] @ 0xa0 │ │ │ │ vstr d6, [r3] │ │ │ │ + add.w r3, r1, r2 │ │ │ │ vadd.f64 d6, d5, d2 │ │ │ │ - adds r3, r1, r2 │ │ │ │ vstr d6, [r3] │ │ │ │ vadd.f64 d6, d3, d4 │ │ │ │ mov r3, r6 │ │ │ │ - vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ add r3, r2 │ │ │ │ - ldr.w r2, [sp, #1612] @ 0x64c │ │ │ │ + vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ + ldr.w r2, [sp, #1596] @ 0x63c │ │ │ │ vstr d6, [r3] │ │ │ │ vldr d6, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ vstr d6, [r1] │ │ │ │ add r1, r2 │ │ │ │ vldr d6, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vstr d6, [r1] │ │ │ │ ldr.w r1, [sp, #1384] @ 0x568 │ │ │ │ vldr d5, [sp, #272] @ 0x110 │ │ │ │ - vldr d3, [sp, #432] @ 0x1b0 │ │ │ │ - add r3, r1 │ │ │ │ vldr d4, [sp, #304] @ 0x130 │ │ │ │ - ldr.w r1, [sp, #1444] @ 0x5a4 │ │ │ │ + add r3, r1 │ │ │ │ + vldr d3, [sp, #432] @ 0x1b0 │ │ │ │ + ldr.w r1, [sp, #1580] @ 0x62c │ │ │ │ vadd.f64 d6, d5, d3 │ │ │ │ vldr d3, [sp, #72] @ 0x48 │ │ │ │ vldr d5, [sp, #88] @ 0x58 │ │ │ │ vstr d6, [r3] │ │ │ │ - add.w r3, fp, r2 │ │ │ │ + mov r3, r6 │ │ │ │ vldr d6, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r6, [sp, #880] @ 0x370 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vldr d4, [sp, #192] @ 0xc0 │ │ │ │ - vstr d6, [r6] │ │ │ │ + vstr d6, [r3] │ │ │ │ + add.w r3, fp, r2 │ │ │ │ vldr d6, [sp, #176] @ 0xb0 │ │ │ │ - ldr r6, [sp, #880] @ 0x370 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ vldr d3, [sp, #240] @ 0xf0 │ │ │ │ vstr d6, [fp] │ │ │ │ vadd.f64 d6, d5, d4 │ │ │ │ - vldr d4, [sp, #376] @ 0x178 │ │ │ │ vldr d5, [sp, #24] │ │ │ │ + vldr d4, [sp, #376] @ 0x178 │ │ │ │ vstr d6, [r6] │ │ │ │ - vadd.f64 d6, d4, d0 │ │ │ │ add r6, r2 │ │ │ │ - vldr d4, [sp, #368] @ 0x170 │ │ │ │ add.w r2, sp, #1056 @ 0x420 │ │ │ │ + vldr d14, [r2] │ │ │ │ + add.w r2, sp, #1072 @ 0x430 │ │ │ │ + vadd.f64 d6, d4, d0 │ │ │ │ + vldr d4, [sp, #368] @ 0x170 │ │ │ │ + vldr d13, [r2] │ │ │ │ vstr d6, [r6] │ │ │ │ vadd.f64 d6, d4, d9 │ │ │ │ vldr d4, [sp, #352] @ 0x160 │ │ │ │ - vldr d14, [r2] │ │ │ │ - add.w r2, sp, #1072 @ 0x430 │ │ │ │ vstr d6, [r3] │ │ │ │ add.w r3, sl, r1 │ │ │ │ vldr d6, [sp, #360] @ 0x168 │ │ │ │ - vldr d13, [r2] │ │ │ │ vadd.f64 d6, d6, d10 │ │ │ │ vstr d6, [r9] │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vldr d4, [sp, #136] @ 0x88 │ │ │ │ vstr d6, [sl] │ │ │ │ vadd.f64 d6, d14, d3 │ │ │ │ vldr d3, [sp, #40] @ 0x28 │ │ │ │ @@ -46685,78 +47745,79 @@ │ │ │ │ vsub.f64 d15, d15, d13 │ │ │ │ vstr d6, [r3] │ │ │ │ add.w r3, sp, #1064 @ 0x428 │ │ │ │ vldr d6, [sp, #120] @ 0x78 │ │ │ │ vldr d2, [r8, #-144] @ 0xffffff70 │ │ │ │ vldr d4, [r8, #-136] @ 0xffffff78 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - ldr r6, [sp, #592] @ 0x250 │ │ │ │ ldr r2, [sp, #584] @ 0x248 │ │ │ │ + ldr r6, [sp, #592] @ 0x250 │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d3, d4 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ + vmla.f64 d6, d3, d4 │ │ │ │ + vmov.f64 d2, d14 │ │ │ │ + vldr d14, [sp, #96] @ 0x60 │ │ │ │ vstr d5, [lr] │ │ │ │ vldr d5, [sp, #240] @ 0xf0 │ │ │ │ vstr d6, [ip] │ │ │ │ - vldr d2, [r8, #-168] @ 0xffffff58 │ │ │ │ - vsub.f64 d6, d5, d14 │ │ │ │ vldr d4, [r8, #-176] @ 0xffffff50 │ │ │ │ - vldr d14, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d6, d5, d2 │ │ │ │ + vldr d2, [r8, #-168] @ 0xffffff58 │ │ │ │ vmul.f64 d5, d15, d2 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vnmls.f64 d6, d15, d4 │ │ │ │ vldr d15, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d3, d14, d15 │ │ │ │ - vldr d15, [sp, #80] @ 0x50 │ │ │ │ vstr d5, [r6] │ │ │ │ vldr d5, [sp, #184] @ 0xb8 │ │ │ │ - vldr d14, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d3, d14, d15 │ │ │ │ + vldr d15, [sp, #80] @ 0x50 │ │ │ │ vstr d6, [r2] │ │ │ │ - vsub.f64 d6, d15, d5 │ │ │ │ - vldr d4, [r8, #-136] @ 0xffffff78 │ │ │ │ vldr d2, [r8, #-144] @ 0xffffff70 │ │ │ │ + vldr d4, [r8, #-136] @ 0xffffff78 │ │ │ │ + vsub.f64 d6, d15, d5 │ │ │ │ + vldr d15, [sp, #168] @ 0xa8 │ │ │ │ + vldr d14, [sp, #256] @ 0x100 │ │ │ │ ldr r2, [sp, #936] @ 0x3a8 │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ - vldr d15, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d3, d4 │ │ │ │ - vldr d4, [sp, #152] @ 0x98 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ vldr d2, [sp, #64] @ 0x40 │ │ │ │ + vmla.f64 d6, d3, d4 │ │ │ │ + vldr d4, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d3, d15, d2 │ │ │ │ vldr d15, [sp, #984] @ 0x3d8 │ │ │ │ vstr d5, [r2] │ │ │ │ ldr r2, [sp, #928] @ 0x3a0 │ │ │ │ vstr d6, [r2] │ │ │ │ vsub.f64 d6, d4, d15 │ │ │ │ - vldr d4, [r8, #-136] @ 0xffffff78 │ │ │ │ vldr d2, [r8, #-144] @ 0xffffff70 │ │ │ │ + vldr d4, [r8, #-136] @ 0xffffff78 │ │ │ │ ldr r2, [sp, #808] @ 0x328 │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d3, d4 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ + vmla.f64 d6, d3, d4 │ │ │ │ vstr d5, [r2] │ │ │ │ ldr r2, [sp, #816] @ 0x330 │ │ │ │ vstr d6, [r2] │ │ │ │ vldr d6, [sp, #104] @ 0x68 │ │ │ │ vldr d4, [sp, #248] @ 0xf8 │ │ │ │ vldr d13, [r3] │ │ │ │ vsub.f64 d3, d14, d6 │ │ │ │ vldr d2, [r8, #-144] @ 0xffffff70 │ │ │ │ - ldr r2, [sp, #792] @ 0x318 │ │ │ │ + vldr d14, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d6, d4, d13 │ │ │ │ vldr d4, [r8, #-136] @ 0xffffff78 │ │ │ │ - vldr d14, [sp, #48] @ 0x30 │ │ │ │ + ldr r2, [sp, #792] @ 0x318 │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d3, d4 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ + vmla.f64 d6, d3, d4 │ │ │ │ vldr d3, [sp, #72] @ 0x48 │ │ │ │ vldr d2, [sp, #88] @ 0x58 │ │ │ │ vstr d5, [r2] │ │ │ │ ldr r2, [sp, #800] @ 0x320 │ │ │ │ vstr d6, [r2] │ │ │ │ vldr d6, [sp, #176] @ 0xb0 │ │ │ │ vldr d4, [r8, #-176] @ 0xffffff50 │ │ │ │ @@ -46770,140 +47831,140 @@ │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vldr d2, [sp, #144] @ 0x90 │ │ │ │ vnmls.f64 d6, d3, d4 │ │ │ │ vstr d5, [r2] │ │ │ │ ldr r2, [sp, #940] @ 0x3ac │ │ │ │ vstr d6, [r2] │ │ │ │ vsub.f64 d6, d2, d14 │ │ │ │ - vldr d2, [sp, #160] @ 0xa0 │ │ │ │ vldr d14, [sp, #56] @ 0x38 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ vldr d4, [r8, #-176] @ 0xffffff50 │ │ │ │ ldr r2, [sp, #596] @ 0x254 │ │ │ │ vsub.f64 d3, d2, d14 │ │ │ │ vldr d2, [r8, #-168] @ 0xffffff58 │ │ │ │ vmul.f64 d5, d3, d2 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vnmls.f64 d6, d3, d4 │ │ │ │ vldr d4, [sp, #248] @ 0xf8 │ │ │ │ vldr d3, [sp, #256] @ 0x100 │ │ │ │ vstr d5, [r5] │ │ │ │ vldr d5, [sp, #104] @ 0x68 │ │ │ │ vstr d6, [r2] │ │ │ │ vadd.f64 d6, d13, d4 │ │ │ │ - vldr d4, [r8, #-200] @ 0xffffff38 │ │ │ │ - vadd.f64 d3, d5, d3 │ │ │ │ vldr d2, [r8, #-208] @ 0xffffff30 │ │ │ │ + vadd.f64 d3, d5, d3 │ │ │ │ + vldr d4, [r8, #-200] @ 0xffffff38 │ │ │ │ ldr r2, [sp, #632] @ 0x278 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ - vldr d14, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ + vldr d14, [sp, #96] @ 0x60 │ │ │ │ ldr r5, [sp, #552] @ 0x228 │ │ │ │ - vmla.f64 d6, d3, d4 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - add.w r3, lr, r5 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ vldr d2, [sp, #224] @ 0xe0 │ │ │ │ + vmla.f64 d6, d3, d4 │ │ │ │ + add.w r3, lr, r5 │ │ │ │ vadd.f64 d3, d14, d2 │ │ │ │ vldr d14, [sp, #80] @ 0x50 │ │ │ │ vldr d2, [sp, #184] @ 0xb8 │ │ │ │ vstr d5, [r2] │ │ │ │ ldr r2, [sp, #640] @ 0x280 │ │ │ │ vstr d6, [r2] │ │ │ │ vadd.f64 d6, d14, d2 │ │ │ │ - vldr d4, [r8, #-200] @ 0xffffff38 │ │ │ │ vldr d2, [r8, #-208] @ 0xffffff30 │ │ │ │ + vldr d4, [r8, #-200] @ 0xffffff38 │ │ │ │ vldr d14, [sp, #136] @ 0x88 │ │ │ │ - vmul.f64 d5, d6, d4 │ │ │ │ ldr r2, [sp, #748] @ 0x2ec │ │ │ │ + vmul.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d3, d4 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ + vmla.f64 d6, d3, d4 │ │ │ │ vldr d3, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d3, d3, d14 │ │ │ │ vldr d14, [sp, #120] @ 0x78 │ │ │ │ vstr d5, [r7] │ │ │ │ vldr d5, [sp, #24] │ │ │ │ vstr d6, [r2] │ │ │ │ add.w r2, ip, r5 │ │ │ │ + vldr d2, [r8, #-208] @ 0xffffff30 │ │ │ │ vldr d4, [r8, #-200] @ 0xffffff38 │ │ │ │ vadd.f64 d6, d5, d14 │ │ │ │ - vldr d2, [r8, #-208] @ 0xffffff30 │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ + vnmls.f64 d5, d3, d2 │ │ │ │ vmla.f64 d6, d3, d4 │ │ │ │ vldr d4, [sp, #32] │ │ │ │ - vnmls.f64 d5, d3, d2 │ │ │ │ vldr d3, [sp, #112] @ 0x70 │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, r1 │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ vstr d6, [r2] │ │ │ │ add r2, r1 │ │ │ │ - vldr d5, [sp, #128] @ 0x80 │ │ │ │ add.w r1, sp, #1208 @ 0x4b8 │ │ │ │ vldr d6, [sp, #16] │ │ │ │ vldr d2, [r8, #-168] @ 0xffffff58 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ vldr d4, [r8, #-176] @ 0xffffff50 │ │ │ │ vmul.f64 d5, d3, d2 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vnmls.f64 d6, d3, d4 │ │ │ │ vstr d5, [r2] │ │ │ │ vldr d5, [sp, #64] @ 0x40 │ │ │ │ vstr d6, [r3] │ │ │ │ vldr d14, [sp, #168] @ 0xa8 │ │ │ │ - vldr d4, [r8, #-200] @ 0xffffff38 │ │ │ │ vldr d2, [r8, #-208] @ 0xffffff30 │ │ │ │ + vldr d4, [r8, #-200] @ 0xffffff38 │ │ │ │ vadd.f64 d3, d5, d14 │ │ │ │ vldr d5, [sp, #152] @ 0x98 │ │ │ │ + vldr d14, [sp, #496] @ 0x1f0 │ │ │ │ ldr r5, [sp, #648] @ 0x288 │ │ │ │ - ldr r7, [sp, #656] @ 0x290 │ │ │ │ vadd.f64 d6, d15, d5 │ │ │ │ vldr d15, [sp, #280] @ 0x118 │ │ │ │ + ldr r7, [sp, #656] @ 0x290 │ │ │ │ ldr r0, [sp, #932] @ 0x3a4 │ │ │ │ - vldr d14, [sp, #496] @ 0x1f0 │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d3, d4 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ vldr d2, [sp, #464] @ 0x1d0 │ │ │ │ + vmla.f64 d6, d3, d4 │ │ │ │ vsub.f64 d3, d15, d2 │ │ │ │ vldr d15, [r1] │ │ │ │ - vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ add.w r1, sp, #1304 @ 0x518 │ │ │ │ + vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ vstr d5, [r5] │ │ │ │ vstr d6, [r7] │ │ │ │ - vsub.f64 d6, d15, d2 │ │ │ │ vldr d4, [r8, #-136] @ 0xffffff78 │ │ │ │ + vsub.f64 d6, d15, d2 │ │ │ │ vldr d2, [r8, #-144] @ 0xffffff70 │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d3, d4 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ vldr d2, [sp, #336] @ 0x150 │ │ │ │ + vmla.f64 d6, d3, d4 │ │ │ │ vsub.f64 d3, d14, d2 │ │ │ │ - vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ vldr d14, [sp, #296] @ 0x128 │ │ │ │ + vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ vstr d5, [r0] │ │ │ │ ldr r0, [sp, #924] @ 0x39c │ │ │ │ vstr d6, [r0] │ │ │ │ vsub.f64 d6, d2, d14 │ │ │ │ - vldr d4, [r8, #-136] @ 0xffffff78 │ │ │ │ vldr d2, [r8, #-144] @ 0xffffff70 │ │ │ │ + vldr d4, [r8, #-136] @ 0xffffff78 │ │ │ │ ldr r0, [sp, #788] @ 0x314 │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ + vnmls.f64 d5, d3, d2 │ │ │ │ vmla.f64 d6, d3, d4 │ │ │ │ vldr d4, [sp, #488] @ 0x1e8 │ │ │ │ - vnmls.f64 d5, d3, d2 │ │ │ │ vstr d5, [r0] │ │ │ │ - ldr r0, [sp, #796] @ 0x31c │ │ │ │ vldr d5, [sp, #288] @ 0x120 │ │ │ │ + ldr r0, [sp, #796] @ 0x31c │ │ │ │ vstr d6, [r0] │ │ │ │ vsub.f64 d6, d12, d5 │ │ │ │ vldr d5, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d13, d4, d5 │ │ │ │ vldr d4, [r8, #-176] @ 0xffffff50 │ │ │ │ vldr d2, [r8, #-168] @ 0xffffff58 │ │ │ │ ldr r6, [sp, #588] @ 0x24c │ │ │ │ @@ -46912,233 +47973,232 @@ │ │ │ │ ldr r0, [sp, #804] @ 0x324 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vnmls.f64 d6, d13, d4 │ │ │ │ vldr d4, [sp, #352] @ 0x160 │ │ │ │ vldr d13, [r1] │ │ │ │ add.w r1, sp, #1296 @ 0x510 │ │ │ │ - vsub.f64 d7, d4, d7 │ │ │ │ vstr d5, [r6] │ │ │ │ - vsub.f64 d4, d1, d13 │ │ │ │ ldr r6, [sp, #580] @ 0x244 │ │ │ │ + vsub.f64 d7, d4, d7 │ │ │ │ + vsub.f64 d4, d1, d13 │ │ │ │ vadd.f64 d1, d13, d1 │ │ │ │ vstr d6, [r6] │ │ │ │ vldr d6, [sp, #360] @ 0x168 │ │ │ │ - vldr d3, [r8, #-168] @ 0xffffff58 │ │ │ │ vldr d5, [r8, #-176] @ 0xffffff50 │ │ │ │ + vldr d3, [r8, #-168] @ 0xffffff58 │ │ │ │ vsub.f64 d10, d6, d10 │ │ │ │ vmul.f64 d6, d10, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d10, d5 │ │ │ │ vldr d10, [r1] │ │ │ │ add.w r1, sp, #1280 @ 0x500 │ │ │ │ - vstr d6, [r7] │ │ │ │ - ldr r7, [sp, #704] @ 0x2c0 │ │ │ │ vldr d12, [r1] │ │ │ │ add.w r1, sp, #1248 @ 0x4e0 │ │ │ │ + vldr d2, [r1] │ │ │ │ + add.w r1, sp, #1256 @ 0x4e8 │ │ │ │ + vstr d6, [r7] │ │ │ │ + ldr r7, [sp, #704] @ 0x2c0 │ │ │ │ vstr d7, [r7] │ │ │ │ vsub.f64 d7, d8, d10 │ │ │ │ - vldr d5, [r8, #-136] @ 0xffffff78 │ │ │ │ vldr d3, [r8, #-144] @ 0xffffff70 │ │ │ │ - vldr d2, [r1] │ │ │ │ - add.w r1, sp, #1256 @ 0x4e8 │ │ │ │ + vldr d5, [r8, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vnmls.f64 d6, d4, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vldr d5, [sp, #504] @ 0x1f8 │ │ │ │ - vnmls.f64 d6, d4, d3 │ │ │ │ vstr d6, [r0] │ │ │ │ - ldr r0, [sp, #812] @ 0x32c │ │ │ │ vldr d6, [sp, #536] @ 0x218 │ │ │ │ + ldr r0, [sp, #812] @ 0x32c │ │ │ │ + vsub.f64 d4, d12, d6 │ │ │ │ vstr d7, [r0] │ │ │ │ vsub.f64 d7, d2, d5 │ │ │ │ - vldr d5, [r8, #-136] @ 0xffffff78 │ │ │ │ - vsub.f64 d4, d12, d6 │ │ │ │ vldr d3, [r8, #-144] @ 0xffffff70 │ │ │ │ + vldr d5, [r8, #-136] @ 0xffffff78 │ │ │ │ ldr r0, [sp, #920] @ 0x398 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ + vmla.f64 d7, d4, d5 │ │ │ │ vldr d4, [sp, #368] @ 0x170 │ │ │ │ vstr d6, [r0] │ │ │ │ ldr r0, [sp, #916] @ 0x394 │ │ │ │ vstr d7, [r0] │ │ │ │ vsub.f64 d7, d9, d4 │ │ │ │ vldr d4, [sp, #376] @ 0x178 │ │ │ │ vldr d5, [r8, #-176] @ 0xffffff50 │ │ │ │ - ldr r7, [sp, #600] @ 0x258 │ │ │ │ + vldr d14, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d0, d0, d4 │ │ │ │ vldr d4, [r8, #-168] @ 0xffffff58 │ │ │ │ - vldr d14, [sp, #264] @ 0x108 │ │ │ │ + ldr r7, [sp, #600] @ 0x258 │ │ │ │ ldr r5, [sp, #644] @ 0x284 │ │ │ │ vmul.f64 d6, d0, d4 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [sp, #416] @ 0x1a0 │ │ │ │ vnmls.f64 d7, d0, d5 │ │ │ │ vstr d6, [r7] │ │ │ │ ldr r7, [sp, #700] @ 0x2bc │ │ │ │ vstr d7, [r4] │ │ │ │ vsub.f64 d7, d14, d4 │ │ │ │ vldr d14, [sp, #272] @ 0x110 │ │ │ │ vldr d4, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d3, [r8, #-168] @ 0xffffff58 │ │ │ │ vldr d5, [r8, #-176] @ 0xffffff50 │ │ │ │ + vldr d3, [r8, #-168] @ 0xffffff58 │ │ │ │ vsub.f64 d4, d14, d4 │ │ │ │ vldr d14, [sp, #280] @ 0x118 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vldr d5, [sp, #424] @ 0x1a8 │ │ │ │ vldr d4, [sp, #464] @ 0x1d0 │ │ │ │ vstr d6, [r7] │ │ │ │ - vadd.f64 d4, d14, d4 │ │ │ │ ldr r7, [sp, #692] @ 0x2b4 │ │ │ │ + vadd.f64 d4, d14, d4 │ │ │ │ vstr d7, [r7] │ │ │ │ vadd.f64 d7, d15, d5 │ │ │ │ - vldr d5, [r8, #-200] @ 0xffffff38 │ │ │ │ vldr d3, [r8, #-208] @ 0xffffff30 │ │ │ │ + vldr d5, [r8, #-200] @ 0xffffff38 │ │ │ │ ldr r7, [sp, #744] @ 0x2e8 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ + vmla.f64 d7, d4, d5 │ │ │ │ vstr d6, [r7] │ │ │ │ ldr r7, [sp, #752] @ 0x2f0 │ │ │ │ vstr d7, [r7] │ │ │ │ vadd.f64 d7, d10, d8 │ │ │ │ - vldr d4, [r8, #-200] @ 0xffffff38 │ │ │ │ vldr d3, [r8, #-208] @ 0xffffff30 │ │ │ │ + vldr d4, [r8, #-200] @ 0xffffff38 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vnmls.f64 d6, d1, d3 │ │ │ │ vmla.f64 d7, d1, d4 │ │ │ │ vldr d4, [sp, #536] @ 0x218 │ │ │ │ - vnmls.f64 d6, d1, d3 │ │ │ │ vadd.f64 d5, d12, d4 │ │ │ │ vstr d6, [r5] │ │ │ │ ldr r5, [sp, #652] @ 0x28c │ │ │ │ vstr d7, [r5] │ │ │ │ vldr d13, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d4, [r8, #-200] @ 0xffffff38 │ │ │ │ vldr d3, [r8, #-208] @ 0xffffff30 │ │ │ │ + vldr d4, [r8, #-200] @ 0xffffff38 │ │ │ │ vadd.f64 d7, d2, d13 │ │ │ │ vldr d15, [sp, #336] @ 0x150 │ │ │ │ vldr d14, [sp, #496] @ 0x1f0 │ │ │ │ - ldr r7, [sp, #756] @ 0x2f4 │ │ │ │ - ldr r0, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r5, [sp, #628] @ 0x274 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + ldrd r7, r0, [sp, #756] @ 0x2f4 │ │ │ │ + vnmls.f64 d6, d5, d3 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ vadd.f64 d4, d15, d14 │ │ │ │ vldr d14, [sp, #296] @ 0x128 │ │ │ │ vldr d15, [sp, #480] @ 0x1e0 │ │ │ │ - vnmls.f64 d6, d5, d3 │ │ │ │ - ldr r5, [sp, #628] @ 0x274 │ │ │ │ vstr d6, [r7] │ │ │ │ vstr d7, [r0] │ │ │ │ vadd.f64 d7, d14, d15 │ │ │ │ - vldr d5, [r8, #-200] @ 0xffffff38 │ │ │ │ vldr d3, [r8, #-208] @ 0xffffff30 │ │ │ │ + vldr d5, [r8, #-200] @ 0xffffff38 │ │ │ │ vldr d15, [sp, #512] @ 0x200 │ │ │ │ - vmul.f64 d6, d7, d5 │ │ │ │ vldr d14, [sp, #520] @ 0x208 │ │ │ │ + vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ ldr r0, [sp, #780] @ 0x30c │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ + vmla.f64 d7, d4, d5 │ │ │ │ vstr d6, [r5] │ │ │ │ vsub.f64 d6, d15, d14 │ │ │ │ vldr d14, [r1] │ │ │ │ add.w r1, sp, #1264 @ 0x4f0 │ │ │ │ - ldr r5, [sp, #636] @ 0x27c │ │ │ │ vldr d15, [sp, #528] @ 0x210 │ │ │ │ + ldr r5, [sp, #636] @ 0x27c │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vstr d7, [r5] │ │ │ │ - vldr d3, [r8, #-120] @ 0xffffff88 │ │ │ │ + vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ vsub.f64 d2, d14, d6 │ │ │ │ vadd.f64 d6, d14, d6 │ │ │ │ vldr d14, [sp, #544] @ 0x220 │ │ │ │ - vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ + vldr d3, [r8, #-120] @ 0xffffff88 │ │ │ │ ldr r5, [sp, #620] @ 0x26c │ │ │ │ vsub.f64 d7, d14, d15 │ │ │ │ vldr d14, [r1] │ │ │ │ add.w r1, sp, #1112 @ 0x458 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vsub.f64 d5, d14, d7 │ │ │ │ vadd.f64 d7, d14, d7 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d2, d3 │ │ │ │ vnmls.f64 d4, d2, d1 │ │ │ │ + vmla.f64 d5, d2, d3 │ │ │ │ vstr d4, [r0] │ │ │ │ ldr r0, [sp, #784] @ 0x310 │ │ │ │ vstr d5, [r0] │ │ │ │ - vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ vldr d3, [r8, #-192] @ 0xffffff40 │ │ │ │ + vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vstr d5, [r5] │ │ │ │ vldr d0, [r1] │ │ │ │ add.w r1, sp, #1120 @ 0x460 │ │ │ │ - ldr r5, [sp, #624] @ 0x270 │ │ │ │ - vldr d4, [sp, #960] @ 0x3c0 │ │ │ │ vldr d8, [r1] │ │ │ │ add.w r1, sp, #1136 @ 0x470 │ │ │ │ - ldr.w r7, [sp, #1560] @ 0x618 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vsub.f64 d6, d0, d8 │ │ │ │ vldr d10, [r1] │ │ │ │ add.w r1, sp, #1128 @ 0x468 │ │ │ │ - vldr d7, [sp, #952] @ 0x3b8 │ │ │ │ - vldr d3, [r8, #-120] @ 0xffffff88 │ │ │ │ - add r3, r7 │ │ │ │ - vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ - add r2, r7 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ + ldr r5, [sp, #624] @ 0x270 │ │ │ │ + vsub.f64 d6, d0, d8 │ │ │ │ vldr d9, [r1] │ │ │ │ add.w r1, sp, #1080 @ 0x438 │ │ │ │ - ldr r4, [sp, #552] @ 0x228 │ │ │ │ - ldr r7, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d14, [r1] │ │ │ │ + add.w r1, sp, #1088 @ 0x440 │ │ │ │ + vstr d7, [r5] │ │ │ │ + vldr d4, [sp, #960] @ 0x3c0 │ │ │ │ + vldr d7, [sp, #952] @ 0x3b8 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ + vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ + vldr d3, [r8, #-120] @ 0xffffff88 │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ + ldr.w r7, [sp, #1592] @ 0x638 │ │ │ │ vsub.f64 d7, d10, d9 │ │ │ │ - vldr d14, [r1] │ │ │ │ - add.w r1, sp, #1088 @ 0x440 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ vldr d15, [r1] │ │ │ │ add.w r1, sp, #1200 @ 0x4b0 │ │ │ │ + ldr r4, [sp, #552] @ 0x228 │ │ │ │ + add r3, r7 │ │ │ │ + add r2, r7 │ │ │ │ + ldr r7, [sp, #672] @ 0x2a0 │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d2, d3 │ │ │ │ vnmls.f64 d4, d2, d1 │ │ │ │ + vmla.f64 d5, d2, d3 │ │ │ │ vldr d2, [r1] │ │ │ │ add.w r1, sp, #1096 @ 0x448 │ │ │ │ vldr d12, [r1] │ │ │ │ add.w r1, sp, #1104 @ 0x450 │ │ │ │ vldr d13, [r1] │ │ │ │ add.w r1, sp, #1192 @ 0x4a8 │ │ │ │ vstr d4, [r3] │ │ │ │ add r3, r4 │ │ │ │ vstr d5, [r2] │ │ │ │ add r2, r4 │ │ │ │ - vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ vldr d3, [r8, #-192] @ 0xffffff40 │ │ │ │ + vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ - vadd.f64 d6, d12, d13 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vldr d3, [r1] │ │ │ │ + vadd.f64 d6, d12, d13 │ │ │ │ add.w r1, sp, #1216 @ 0x4c0 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vstr d5, [r3] │ │ │ │ vstr d7, [r2] │ │ │ │ vadd.f64 d7, d14, d15 │ │ │ │ vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ @@ -47150,63 +48210,63 @@ │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r7] │ │ │ │ ldr r7, [sp, #664] @ 0x298 │ │ │ │ vstr d5, [r7] │ │ │ │ - vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vldr d4, [r8, #-224] @ 0xffffff20 │ │ │ │ + vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ ldr r0, [sp, #900] @ 0x384 │ │ │ │ - vmul.f64 d5, d6, d3 │ │ │ │ vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ + vmul.f64 d5, d6, d3 │ │ │ │ + ldr r5, [sp, #608] @ 0x260 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - ldr r5, [sp, #608] @ 0x260 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vldr d4, [sp, #440] @ 0x1b8 │ │ │ │ - vsub.f64 d6, d4, d2 │ │ │ │ - vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ vstr d5, [r0] │ │ │ │ + vsub.f64 d6, d4, d2 │ │ │ │ vldr d5, [r1] │ │ │ │ add.w r1, sp, #1224 @ 0x4c8 │ │ │ │ + vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ ldr r0, [sp, #908] @ 0x38c │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vldr d3, [r1] │ │ │ │ add.w r1, sp, #1288 @ 0x508 │ │ │ │ vstr d7, [r0] │ │ │ │ + vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ vldr d5, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ ldr r0, [sp, #768] @ 0x300 │ │ │ │ vsub.f64 d7, d4, d5 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ vldr d3, [r8, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d2, d3 │ │ │ │ vnmls.f64 d4, d2, d1 │ │ │ │ + vmla.f64 d5, d2, d3 │ │ │ │ vstr d4, [r0] │ │ │ │ ldr r0, [sp, #776] @ 0x308 │ │ │ │ vstr d5, [r0] │ │ │ │ - vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ vldr d3, [r8, #-192] @ 0xffffff40 │ │ │ │ + vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ ldr r0, [sp, #576] @ 0x240 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vldr d6, [sp, #520] @ 0x208 │ │ │ │ vldr d3, [sp, #544] @ 0x220 │ │ │ │ vstr d5, [r5] │ │ │ │ - ldr r5, [sp, #616] @ 0x268 │ │ │ │ vldr d5, [sp, #512] @ 0x200 │ │ │ │ + ldr r5, [sp, #616] @ 0x268 │ │ │ │ vstr d7, [r5] │ │ │ │ vadd.f64 d7, d5, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ add.w r1, sp, #1272 @ 0x4f8 │ │ │ │ vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ @@ -47221,103 +48281,103 @@ │ │ │ │ vldr d3, [r8, #-160] @ 0xffffff60 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r0] │ │ │ │ ldr r0, [sp, #572] @ 0x23c │ │ │ │ - ldr r7, [sp, #840] @ 0x348 │ │ │ │ vldr d2, [sp, #400] @ 0x190 │ │ │ │ - ldr r6, [sp, #684] @ 0x2ac │ │ │ │ + ldr r7, [sp, #840] @ 0x348 │ │ │ │ vstr d5, [r0] │ │ │ │ - vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vldr d4, [r8, #-224] @ 0xffffff20 │ │ │ │ + vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ + ldr r6, [sp, #684] @ 0x2ac │ │ │ │ ldr r0, [sp, #896] @ 0x380 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #392] @ 0x188 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vldr d6, [sp, #384] @ 0x180 │ │ │ │ vldr d4, [sp, #408] @ 0x198 │ │ │ │ vstr d5, [r7] │ │ │ │ ldr r7, [sp, #836] @ 0x344 │ │ │ │ vstr d7, [r7] │ │ │ │ vadd.f64 d7, d6, d3 │ │ │ │ vldr d6, [r1] │ │ │ │ add.w r1, sp, #1360 @ 0x550 │ │ │ │ + vldr d3, [r1] │ │ │ │ vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ - ldr r7, [sp, #676] @ 0x2a4 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vldr d3, [r1] │ │ │ │ + ldr r7, [sp, #676] @ 0x2a4 │ │ │ │ ldr r1, [sp, #888] @ 0x378 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vadd.f64 d6, d2, d4 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vsub.f64 d2, d3, d6 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ vldr d3, [r8, #-160] @ 0xffffff60 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r6] │ │ │ │ vstr d5, [r7] │ │ │ │ - vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vldr d4, [r8, #-224] @ 0xffffff20 │ │ │ │ + vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vldr d6, [sp, #208] @ 0xd0 │ │ │ │ vldr d4, [sp, #232] @ 0xe8 │ │ │ │ vstr d5, [r1] │ │ │ │ add.w r1, sp, #1024 @ 0x400 │ │ │ │ vldr d5, [sp, #200] @ 0xc8 │ │ │ │ - vsub.f64 d6, d5, d6 │ │ │ │ vstr d7, [r0] │ │ │ │ vldr d7, [r1] │ │ │ │ add.w r1, sp, #1032 @ 0x408 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ + vsub.f64 d6, d5, d6 │ │ │ │ vldr d3, [r1] │ │ │ │ add.w r1, sp, #1336 @ 0x538 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ vldr d7, [sp, #216] @ 0xd8 │ │ │ │ vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ - ldr r7, [sp, #764] @ 0x2fc │ │ │ │ - vsub.f64 d7, d4, d7 │ │ │ │ ldr r5, [sp, #604] @ 0x25c │ │ │ │ + vsub.f64 d7, d4, d7 │ │ │ │ + ldr r7, [sp, #764] @ 0x2fc │ │ │ │ ldr r0, [sp, #904] @ 0x388 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ vldr d3, [r8, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d2, d3 │ │ │ │ vnmls.f64 d4, d2, d1 │ │ │ │ + vmla.f64 d5, d2, d3 │ │ │ │ vldr d2, [sp, #344] @ 0x158 │ │ │ │ vstr d4, [r7] │ │ │ │ ldr r7, [sp, #772] @ 0x304 │ │ │ │ vstr d5, [r7] │ │ │ │ - vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ vldr d3, [r8, #-192] @ 0xffffff40 │ │ │ │ + vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ ldr r7, [sp, #668] @ 0x29c │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vldr d3, [sp, #312] @ 0x138 │ │ │ │ vldr d6, [r1] │ │ │ │ add.w r1, sp, #1328 @ 0x530 │ │ │ │ vstr d5, [r5] │ │ │ │ - ldr r5, [sp, #612] @ 0x264 │ │ │ │ vldr d5, [sp, #320] @ 0x140 │ │ │ │ + ldr r5, [sp, #612] @ 0x264 │ │ │ │ vstr d7, [r5] │ │ │ │ vadd.f64 d7, d3, d5 │ │ │ │ vldr d3, [sp, #328] @ 0x148 │ │ │ │ vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ @@ -47330,85 +48390,85 @@ │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r7] │ │ │ │ ldr r7, [sp, #660] @ 0x294 │ │ │ │ vstr d5, [r7] │ │ │ │ - vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vldr d4, [r8, #-224] @ 0xffffff20 │ │ │ │ + vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ - vldr d6, [sp, #976] @ 0x3d0 │ │ │ │ vldr d4, [sp, #968] @ 0x3c8 │ │ │ │ + vldr d6, [sp, #976] @ 0x3d0 │ │ │ │ vstr d5, [r0] │ │ │ │ ldr r0, [sp, #912] @ 0x390 │ │ │ │ vstr d7, [r0] │ │ │ │ vadd.f64 d7, d0, d8 │ │ │ │ vldr d3, [r8, #-160] @ 0xffffff60 │ │ │ │ vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ + ldr r6, [sp, #688] @ 0x2b0 │ │ │ │ vldr d0, [sp, #992] @ 0x3e0 │ │ │ │ add r2, r1 │ │ │ │ add r3, r1 │ │ │ │ vldr d8, [sp, #1000] @ 0x3e8 │ │ │ │ - ldr r6, [sp, #688] @ 0x2b0 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vadd.f64 d6, d9, d10 │ │ │ │ + ldr r0, [sp, #852] @ 0x354 │ │ │ │ vldr d9, [sp, #1008] @ 0x3f0 │ │ │ │ vldr d10, [sp, #1016] @ 0x3f8 │ │ │ │ - ldr r1, [sp, #892] @ 0x37c │ │ │ │ - ldr r0, [sp, #852] @ 0x354 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ + ldr r1, [sp, #892] @ 0x37c │ │ │ │ vsub.f64 d2, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r2] │ │ │ │ add r2, r4 │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, r4 │ │ │ │ - vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vldr d4, [r8, #-224] @ 0xffffff20 │ │ │ │ + vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vadd.f64 d6, d9, d10 │ │ │ │ vstr d5, [r2] │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vstr d7, [r3] │ │ │ │ - add.w r3, sp, #1168 @ 0x490 │ │ │ │ vadd.f64 d7, d0, d8 │ │ │ │ + add.w r3, sp, #1168 @ 0x490 │ │ │ │ vldr d3, [r8, #-160] @ 0xffffff60 │ │ │ │ vldr d2, [r3] │ │ │ │ add.w r3, sp, #1160 @ 0x488 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ vldr d1, [r3] │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ ldr r3, [sp, #884] @ 0x374 │ │ │ │ vsub.f64 d5, d2, d7 │ │ │ │ vadd.f64 d7, d2, d7 │ │ │ │ vsub.f64 d2, d1, d6 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r6] │ │ │ │ ldr r6, [sp, #680] @ 0x2a8 │ │ │ │ vstr d5, [r6] │ │ │ │ - vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vldr d4, [r8, #-224] @ 0xffffff20 │ │ │ │ + vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vsub.f64 d6, d14, d15 │ │ │ │ vstr d5, [r3] │ │ │ │ add.w r3, sp, #1176 @ 0x498 │ │ │ │ @@ -47424,181 +48484,180 @@ │ │ │ │ add.w r3, sp, #1344 @ 0x540 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vsub.f64 d5, d1, d7 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d2, d3 │ │ │ │ vnmls.f64 d4, d2, d1 │ │ │ │ + vmla.f64 d5, d2, d3 │ │ │ │ vstr d4, [r0] │ │ │ │ - ldr r2, [sp, #860] @ 0x35c │ │ │ │ - ldr r7, [sp, #716] @ 0x2cc │ │ │ │ vldr d14, [sp, #384] @ 0x180 │ │ │ │ + ldrd r2, r0, [sp, #860] @ 0x35c │ │ │ │ vldr d15, [sp, #392] @ 0x188 │ │ │ │ + ldr r7, [sp, #716] @ 0x2cc │ │ │ │ vstr d5, [r2] │ │ │ │ - vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ vldr d3, [r8, #-192] @ 0xffffff40 │ │ │ │ + vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ vldr d13, [r3] │ │ │ │ add.w r3, sp, #1352 @ 0x548 │ │ │ │ + ldr r1, [sp, #868] @ 0x364 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ - ldr r0, [sp, #864] @ 0x360 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ ldr r2, [sp, #872] @ 0x368 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ - ldr r1, [sp, #868] @ 0x364 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vsub.f64 d6, d14, d15 │ │ │ │ vldr d14, [sp, #400] @ 0x190 │ │ │ │ vldr d15, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vstr d5, [r7] │ │ │ │ - vsub.f64 d5, d13, d6 │ │ │ │ ldr r7, [sp, #724] @ 0x2d4 │ │ │ │ + vsub.f64 d5, d13, d6 │ │ │ │ vadd.f64 d6, d13, d6 │ │ │ │ vstr d7, [r7] │ │ │ │ vsub.f64 d7, d15, d14 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, sp, #1144 @ 0x478 │ │ │ │ - vldr d2, [r8, #-120] @ 0xffffff88 │ │ │ │ vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ + vldr d2, [r8, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ ldr r7, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d4, d14, d7 │ │ │ │ vadd.f64 d7, d14, d7 │ │ │ │ vmul.f64 d3, d4, d2 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vmla.f64 d4, d5, d2 │ │ │ │ vnmls.f64 d3, d5, d1 │ │ │ │ + vmla.f64 d4, d5, d2 │ │ │ │ vstr d3, [r0] │ │ │ │ vstr d4, [r2] │ │ │ │ - vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ vldr d3, [r8, #-192] @ 0xffffff40 │ │ │ │ + vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ ldr r0, [sp, #736] @ 0x2e0 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vsub.f64 d6, d0, d8 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vstr d5, [r7] │ │ │ │ vstr d7, [r0] │ │ │ │ vsub.f64 d7, d10, d9 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1152 @ 0x480 │ │ │ │ + vldr d3, [r3] │ │ │ │ vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vldr d3, [r3] │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ vldr d3, [r8, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d2, d3 │ │ │ │ vnmls.f64 d4, d2, d1 │ │ │ │ + vmla.f64 d5, d2, d3 │ │ │ │ vstr d4, [r1] │ │ │ │ ldr r3, [sp, #876] @ 0x36c │ │ │ │ vldr d0, [sp, #312] @ 0x138 │ │ │ │ vldr d8, [sp, #320] @ 0x140 │ │ │ │ - ldr r0, [sp, #732] @ 0x2dc │ │ │ │ vstr d5, [r3] │ │ │ │ add.w r3, sp, #1312 @ 0x520 │ │ │ │ - vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ vldr d3, [r8, #-192] @ 0xffffff40 │ │ │ │ + vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ + ldr r0, [sp, #732] @ 0x2dc │ │ │ │ ldr r4, [sp, #740] @ 0x2e4 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ - vldr d9, [r3] │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vldr d9, [r3] │ │ │ │ add.w r3, sp, #1320 @ 0x528 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ ldr r1, [sp, #848] @ 0x350 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vsub.f64 d6, d0, d8 │ │ │ │ - vldr d8, [sp, #344] @ 0x158 │ │ │ │ vldr d0, [sp, #328] @ 0x148 │ │ │ │ + vldr d8, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vstr d5, [r0] │ │ │ │ - vsub.f64 d3, d9, d6 │ │ │ │ vstr d7, [r4] │ │ │ │ vsub.f64 d7, d8, d0 │ │ │ │ + vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ + vsub.f64 d3, d9, d6 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ vldr d9, [r3] │ │ │ │ vldr d2, [r8, #-120] @ 0xffffff88 │ │ │ │ - vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - ldr r3, [sp, #856] @ 0x358 │ │ │ │ - ldr r4, [sp, #720] @ 0x2d0 │ │ │ │ vldr d0, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r3, [sp, #856] @ 0x358 │ │ │ │ vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d5, d9, d7 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ + ldr r4, [sp, #720] @ 0x2d0 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ vstr d4, [r1] │ │ │ │ vstr d5, [r3] │ │ │ │ add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ - vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ vldr d3, [r8, #-192] @ 0xffffff40 │ │ │ │ + vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ ldr r1, [sp, #712] @ 0x2c8 │ │ │ │ - vmul.f64 d5, d7, d4 │ │ │ │ vldr d2, [r3] │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ - vnmls.f64 d5, d6, d3 │ │ │ │ + vmul.f64 d5, d7, d4 │ │ │ │ + vmul.f64 d7, d7, d3 │ │ │ │ vldr d1, [r3] │ │ │ │ + vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vstr d5, [r1] │ │ │ │ vstr d7, [r4] │ │ │ │ vadd.f64 d7, d0, d8 │ │ │ │ vldr d0, [sp, #472] @ 0x1d8 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vsub.f64 d5, d2, d7 │ │ │ │ vadd.f64 d7, d2, d7 │ │ │ │ vldr d2, [sp, #456] @ 0x1c8 │ │ │ │ vldr d3, [r8, #-160] @ 0xffffff60 │ │ │ │ - ldr r1, [sp, #568] @ 0x238 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ vadd.f64 d6, d2, d0 │ │ │ │ ldr r6, [sp, #560] @ 0x230 │ │ │ │ + ldr r1, [sp, #568] @ 0x238 │ │ │ │ ldr r3, [sp, #832] @ 0x340 │ │ │ │ - ldr r2, [sp, #824] @ 0x338 │ │ │ │ - vldr d12, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ + vldr d12, [sp, #208] @ 0xd0 │ │ │ │ + ldr r2, [sp, #824] @ 0x338 │ │ │ │ vsub.f64 d2, d1, d6 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r1] │ │ │ │ vstr d5, [r6] │ │ │ │ - vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vldr d4, [r8, #-224] @ 0xffffff20 │ │ │ │ + vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #232] @ 0xe8 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r3] │ │ │ │ add.w r3, sp, #1048 @ 0x418 │ │ │ │ vldr d5, [sp, #200] @ 0xc8 │ │ │ │ vldr d6, [r3] │ │ │ │ add.w r3, sp, #1040 @ 0x410 │ │ │ │ vstr d7, [r2] │ │ │ │ - vadd.f64 d7, d5, d12 │ │ │ │ - vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ vldr d4, [r3] │ │ │ │ + vadd.f64 d7, d5, d12 │ │ │ │ vldr d2, [r8, #-160] @ 0xffffff60 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ + vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ ldr r2, [sp, #564] @ 0x234 │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ ldr r3, [sp, #828] @ 0x33c │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ @@ -47606,450 +48665,453 @@ │ │ │ │ vmul.f64 d4, d3, d1 │ │ │ │ vmla.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ vstr d4, [r2] │ │ │ │ ldr r2, [sp, #556] @ 0x22c │ │ │ │ vstr d5, [r2] │ │ │ │ - vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vldr d4, [r8, #-224] @ 0xffffff20 │ │ │ │ + vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r3] │ │ │ │ ldr r3, [sp, #820] @ 0x334 │ │ │ │ vstr d7, [r3] │ │ │ │ - ldr.w r3, [sp, #1592] @ 0x638 │ │ │ │ + ldr.w r3, [sp, #1564] @ 0x61c │ │ │ │ add r0, r3 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r2, [sp, #0] │ │ │ │ add r2, r3 │ │ │ │ ldr.w r3, [sp, #1380] @ 0x564 │ │ │ │ str r2, [sp, #0] │ │ │ │ ldr.w r2, [sp, #1728] @ 0x6c0 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 30088 │ │ │ │ + bne.w 32338 │ │ │ │ addw sp, sp, #1620 @ 0x654 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00031be0 : │ │ │ │ - ldr r2, [pc, #8] @ (31bec ) │ │ │ │ - ldr r1, [pc, #12] @ (31bf0 ) │ │ │ │ +00033ebc : │ │ │ │ + ldr r2, [pc, #8] @ (33ec8 ) │ │ │ │ + ldr r1, [pc, #12] @ (33ecc ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b49c │ │ │ │ - add r3, pc, #32 @ (adr r3, 31c10 ) │ │ │ │ - movs r6, r0 │ │ │ │ - b.n 31f52 │ │ │ │ - vaddl.u q8, d15, d0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + bic.w r0, ip, #6 │ │ │ │ + b.n 34086 │ │ │ │ + vtbx.8 d31, {d15}, d13 │ │ │ │ + ldr r5, [pc, #144] @ (33f64 ) │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov lr, r1 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #140 @ 0x8c │ │ │ │ ldrd r0, r1, [sp, #240] @ 0xf0 │ │ │ │ ldr r4, [sp, #248] @ 0xf8 │ │ │ │ cmp r1, r4 │ │ │ │ - bge.w 31efc │ │ │ │ - adds r4, r3, r0 │ │ │ │ - lsls r6, r3, #3 │ │ │ │ - mov.w r8, r0, lsl #3 │ │ │ │ + bge.w 34202 │ │ │ │ + add.w r4, r3, r0 │ │ │ │ + mov.w r6, r3, lsl #3 │ │ │ │ + vldr d2, [pc, #796] @ 34220 │ │ │ │ add r3, r4 │ │ │ │ + mov.w r5, r4, lsl #3 │ │ │ │ + vmov.f64 d1, #96 @ 0x3f000000 0.5 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mov.w r8, r0, lsl #3 │ │ │ │ add r0, r4 │ │ │ │ - lsls r5, r4, #3 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [sp, #124] @ 0x7c │ │ │ │ - lsls r3, r0, #3 │ │ │ │ + strd r5, r3, [sp, #120] @ 0x78 │ │ │ │ + mov.w r3, r0, lsl #3 │ │ │ │ str r3, [sp, #128] @ 0x80 │ │ │ │ - lsls r3, r4, #4 │ │ │ │ + mov.w r3, r4, lsl #4 │ │ │ │ + mov r4, r6 │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ ldr r3, [sp, #252] @ 0xfc │ │ │ │ - mov r4, r6 │ │ │ │ - vldr d2, [pc, #724] @ 31f08 │ │ │ │ - vmov.f64 d1, #96 @ 0x3f000000 0.5 │ │ │ │ - str r5, [sp, #120] @ 0x78 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ - adds r3, r1, #1 │ │ │ │ - str r3, [sp, #116] @ 0x74 │ │ │ │ + add.w r3, r1, #1 │ │ │ │ add.w ip, r2, r3, lsl #5 │ │ │ │ + str r3, [sp, #116] @ 0x74 │ │ │ │ mov r3, r8 │ │ │ │ - b.n 31c4e │ │ │ │ - adds r2, #1 │ │ │ │ + b.n 33f48 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ str r2, [sp, #116] @ 0x74 │ │ │ │ - adds r0, r7, r4 │ │ │ │ + add.w r0, r7, r4 │ │ │ │ vldr d8, [r7] │ │ │ │ - add.w sl, r0, r4 │ │ │ │ add.w r2, lr, r4 │ │ │ │ + add.w sl, r0, r4 │ │ │ │ add.w fp, r2, r4 │ │ │ │ - vldr d3, [lr] │ │ │ │ vldr d6, [r0] │ │ │ │ add.w ip, ip, #32 │ │ │ │ vldr d7, [sl] │ │ │ │ - ldr r6, [sp, #120] @ 0x78 │ │ │ │ - ldr r1, [sp, #124] @ 0x7c │ │ │ │ + vldr d3, [lr] │ │ │ │ + ldrd r6, r1, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [fp] │ │ │ │ - adds r5, r7, r6 │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ + add.w r5, r7, r6 │ │ │ │ add r6, lr │ │ │ │ - str r2, [sp, #60] @ 0x3c │ │ │ │ + str r6, [sp, #44] @ 0x2c │ │ │ │ vmls.f64 d8, d9, d1 │ │ │ │ vmul.f64 d10, d7, d2 │ │ │ │ vldr d7, [r2] │ │ │ │ - adds r2, r7, r3 │ │ │ │ - str r6, [sp, #44] @ 0x2c │ │ │ │ + strd r5, r2, [sp, #56] @ 0x38 │ │ │ │ + add.w r2, r7, r3 │ │ │ │ vldr d4, [r2] │ │ │ │ vmov.f64 d5, d4 │ │ │ │ vstr d8, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d8, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r5] │ │ │ │ - adds r5, r7, r1 │ │ │ │ + add.w r5, r7, r1 │ │ │ │ str r5, [sp, #52] @ 0x34 │ │ │ │ vmul.f64 d14, d7, d2 │ │ │ │ vmov.f64 d7, d3 │ │ │ │ - vmls.f64 d7, d8, d1 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ + vmls.f64 d7, d8, d1 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ vldr d7, [r5] │ │ │ │ add.w r5, lr, r3 │ │ │ │ + vldr d13, [r5] │ │ │ │ str r5, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d13, [r5] │ │ │ │ vmul.f64 d6, d7, d2 │ │ │ │ vldr d7, [r6] │ │ │ │ add.w r6, lr, r1 │ │ │ │ vmls.f64 d5, d11, d1 │ │ │ │ - str r6, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d4, d4, d11 │ │ │ │ ldr r1, [sp, #112] @ 0x70 │ │ │ │ vstr d6, [sp] │ │ │ │ vldr d6, [r6] │ │ │ │ - adds r6, r5, r3 │ │ │ │ - str r6, [sp, #36] @ 0x24 │ │ │ │ add.w r8, lr, r1 │ │ │ │ - adds r1, r2, r3 │ │ │ │ + add.w r1, r2, r3 │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ + add.w r6, r5, r3 │ │ │ │ + str r6, [sp, #36] @ 0x24 │ │ │ │ + vstr d5, [sp, #80] @ 0x50 │ │ │ │ + vldr d5, [r6] │ │ │ │ vadd.f64 d12, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmov.f64 d6, d13 │ │ │ │ - vstr d5, [sp, #80] @ 0x50 │ │ │ │ - vldr d5, [r6] │ │ │ │ ldr r6, [sp, #128] @ 0x80 │ │ │ │ vmls.f64 d6, d12, d1 │ │ │ │ - vmul.f64 d0, d7, d2 │ │ │ │ add.w r5, lr, r6 │ │ │ │ - adds r6, r7, r6 │ │ │ │ + vmul.f64 d0, d7, d2 │ │ │ │ + add r6, r7 │ │ │ │ vadd.f64 d13, d13, d12 │ │ │ │ vldr d7, [r5] │ │ │ │ vstr d0, [sp, #8] │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vstr d6, [sp, #88] @ 0x58 │ │ │ │ vldr d6, [r8] │ │ │ │ vadd.f64 d15, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d6, d7, d2 │ │ │ │ vmls.f64 d0, d15, d1 │ │ │ │ vstr d6, [sp, #24] │ │ │ │ vldr d6, [r1] │ │ │ │ - str r1, [sp, #32] │ │ │ │ - ldr r1, [sp, #112] @ 0x70 │ │ │ │ vstr d15, [sp, #16] │ │ │ │ - add.w r9, r7, r1 │ │ │ │ + str r1, [sp, #32] │ │ │ │ vldr d15, [r6] │ │ │ │ vstr d0, [sp, #96] @ 0x60 │ │ │ │ + ldr r1, [sp, #112] @ 0x70 │ │ │ │ + vldr d8, [sp, #64] @ 0x40 │ │ │ │ + add.w r9, r7, r1 │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ vldr d7, [r9] │ │ │ │ - vldr d8, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d0, d15, d7 │ │ │ │ vmov.f64 d15, d6 │ │ │ │ vmls.f64 d15, d0, d1 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vstr d15, [sp, #104] @ 0x68 │ │ │ │ vldr d15, [r6] │ │ │ │ vsub.f64 d7, d7, d15 │ │ │ │ vldr d15, [r7] │ │ │ │ vadd.f64 d9, d15, d9 │ │ │ │ vldr d15, [sp, #16] │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vadd.f64 d5, d5, d15 │ │ │ │ - vldr d15, [sp, #104] @ 0x68 │ │ │ │ vstr d9, [r7] │ │ │ │ vldr d9, [sp, #72] @ 0x48 │ │ │ │ vstr d3, [lr] │ │ │ │ vstr d4, [r0] │ │ │ │ - vadd.f64 d3, d10, d9 │ │ │ │ vstr d13, [r1] │ │ │ │ + vldr d13, [sp, #96] @ 0x60 │ │ │ │ vstr d5, [fp] │ │ │ │ + vadd.f64 d3, d10, d9 │ │ │ │ vstr d6, [sl] │ │ │ │ vadd.f64 d6, d8, d14 │ │ │ │ - vldr d0, [ip, #-56] @ 0xffffffc8 │ │ │ │ vldr d4, [ip, #-64] @ 0xffffffc0 │ │ │ │ - vldr d13, [sp, #96] @ 0x60 │ │ │ │ + vldr d0, [ip, #-56] @ 0xffffffc8 │ │ │ │ + vldr d15, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d5, d3, d0 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vnmls.f64 d6, d3, d4 │ │ │ │ vsub.f64 d3, d13, d7 │ │ │ │ vadd.f64 d7, d13, d7 │ │ │ │ vstr d5, [r2] │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ vstr d6, [r2] │ │ │ │ vldr d6, [sp, #24] │ │ │ │ - vldr d0, [ip, #-40] @ 0xffffffd8 │ │ │ │ vldr d4, [ip, #-48] @ 0xffffffd0 │ │ │ │ + vldr d0, [ip, #-40] @ 0xffffffd8 │ │ │ │ vsub.f64 d6, d15, d6 │ │ │ │ vmul.f64 d5, d3, d0 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vnmls.f64 d6, d3, d4 │ │ │ │ vstr d5, [r9] │ │ │ │ vstr d6, [r8] │ │ │ │ vldr d11, [sp, #80] @ 0x50 │ │ │ │ - vldr d12, [sp, #88] @ 0x58 │ │ │ │ vldr d5, [sp] │ │ │ │ vldr d0, [sp, #8] │ │ │ │ vldr d4, [ip, #-48] @ 0xffffffd0 │ │ │ │ - vsub.f64 d3, d12, d5 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ + vldr d12, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d6, d11, d0 │ │ │ │ vldr d0, [ip, #-40] @ 0xffffffd8 │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ + vsub.f64 d3, d12, d5 │ │ │ │ ldr r2, [sp, #132] @ 0x84 │ │ │ │ - vmul.f64 d5, d3, d0 │ │ │ │ add r7, r2 │ │ │ │ + add lr, r2 │ │ │ │ + ldr r2, [sp, #116] @ 0x74 │ │ │ │ + vmul.f64 d5, d3, d0 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vldr d0, [sp, #8] │ │ │ │ - add lr, r2 │ │ │ │ - ldr r2, [sp, #116] @ 0x74 │ │ │ │ vnmls.f64 d6, d3, d4 │ │ │ │ vstr d5, [r6] │ │ │ │ vldr d5, [sp] │ │ │ │ ldr r6, [sp, #44] @ 0x2c │ │ │ │ - vadd.f64 d3, d5, d12 │ │ │ │ vstr d6, [r5] │ │ │ │ vadd.f64 d6, d11, d0 │ │ │ │ - vldr d0, [ip, #-56] @ 0xffffffc8 │ │ │ │ vldr d4, [ip, #-64] @ 0xffffffc0 │ │ │ │ + vadd.f64 d3, d5, d12 │ │ │ │ + vldr d0, [ip, #-56] @ 0xffffffc8 │ │ │ │ ldr r5, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d5, d3, d0 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vnmls.f64 d6, d3, d4 │ │ │ │ vstr d5, [r5] │ │ │ │ ldr r5, [sp, #52] @ 0x34 │ │ │ │ vstr d6, [r6] │ │ │ │ vldr d6, [sp, #24] │ │ │ │ - vldr d3, [ip, #-56] @ 0xffffffc8 │ │ │ │ vldr d5, [ip, #-64] @ 0xffffffc0 │ │ │ │ + vldr d3, [ip, #-56] @ 0xffffffc8 │ │ │ │ vadd.f64 d6, d6, d15 │ │ │ │ ldr r6, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d4, d7, d3 │ │ │ │ vmla.f64 d4, d6, d5 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d8, d14 │ │ │ │ vstr d4, [r5] │ │ │ │ vstr d6, [r6] │ │ │ │ vsub.f64 d6, d9, d10 │ │ │ │ - vldr d3, [ip, #-40] @ 0xffffffd8 │ │ │ │ vldr d4, [ip, #-48] @ 0xffffffd0 │ │ │ │ + vldr d3, [ip, #-40] @ 0xffffffd8 │ │ │ │ ldr r6, [sp, #36] @ 0x24 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r1] │ │ │ │ ldr r1, [sp, #248] @ 0xf8 │ │ │ │ - cmp r1, r2 │ │ │ │ vstr d7, [r6] │ │ │ │ - bne.w 31c4a │ │ │ │ + cmp r1, r2 │ │ │ │ + bne.w 33f42 │ │ │ │ add sp, #140 @ 0x8c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ - ldr r4, [pc, #680] @ (321b4 ) │ │ │ │ + ldr r4, [pc, #680] @ (344cc ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ │ │ │ │ -00031f10 : │ │ │ │ - ldr r2, [pc, #8] @ (31f1c ) │ │ │ │ - ldr r1, [pc, #12] @ (31f20 ) │ │ │ │ +00034228 : │ │ │ │ + ldr r2, [pc, #8] @ (34234 ) │ │ │ │ + ldr r1, [pc, #12] @ (34238 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b49c │ │ │ │ - add r0, pc, #96 @ (adr r0, 31f80 ) │ │ │ │ - movs r6, r0 │ │ │ │ - ldc2l 15, cr15, [pc], {255} @ 0xff │ │ │ │ + stc 0, cr0, [r0, #-24] @ 0xffffffe8 │ │ │ │ + ldc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w sp, sp, #636 @ 0x27c │ │ │ │ - ldrd r1, ip, [sp, #736] @ 0x2e0 │ │ │ │ + ldrd r1, lr, [sp, #736] @ 0x2e0 │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [sp, #744] @ 0x2e8 │ │ │ │ - cmp ip, r2 │ │ │ │ - bge.w 329f6 │ │ │ │ - mov.w lr, #24 │ │ │ │ + cmp lr, r2 │ │ │ │ + bge.w 34d64 │ │ │ │ mov fp, r0 │ │ │ │ - lsls r0, r3, #1 │ │ │ │ - lsls r6, r3, #2 │ │ │ │ - adds r7, r0, r1 │ │ │ │ + mov.w r0, r3, lsl #1 │ │ │ │ + vldr d12, [pc, #244] @ 34368 │ │ │ │ + mov.w r6, r3, lsl #2 │ │ │ │ + vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ + add.w r7, r0, r3 │ │ │ │ + add.w ip, r0, r1 │ │ │ │ mov.w r9, r1, lsl #3 │ │ │ │ - adds r5, r7, r3 │ │ │ │ - mul.w r2, lr, r3 │ │ │ │ - subs r4, r5, r0 │ │ │ │ - str r2, [sp, #608] @ 0x260 │ │ │ │ - lsls r2, r3, #3 │ │ │ │ + mov.w r2, r7, lsl #3 │ │ │ │ + add.w r5, ip, r3 │ │ │ │ + vldr d15, [pc, #220] @ 34370 │ │ │ │ + sub.w r4, r5, r0 │ │ │ │ + mov.w sl, r3, lsl #4 │ │ │ │ + vldr d13, [pc, #216] @ 34378 │ │ │ │ + str r2, [sp, #620] @ 0x26c │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ str r2, [sp, #0] │ │ │ │ - lsls r2, r7, #3 │ │ │ │ + mov.w r2, ip, lsl #3 │ │ │ │ str r2, [sp, #276] @ 0x114 │ │ │ │ - lsls r2, r5, #3 │ │ │ │ + mov.w r2, r5, lsl #3 │ │ │ │ add r5, r1 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ str r2, [sp, #280] @ 0x118 │ │ │ │ - lsls r2, r4, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + mov.w r2, r4, lsl #3 │ │ │ │ str r2, [sp, #284] @ 0x11c │ │ │ │ + add.w r2, r6, r1 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r5, [sp, #292] @ 0x124 │ │ │ │ - adds r2, r6, r1 │ │ │ │ - adds r5, r4, r1 │ │ │ │ - lsls r7, r7, #4 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r7, [sp, #616] @ 0x268 │ │ │ │ - str r2, [sp, #612] @ 0x264 │ │ │ │ - adds r7, r0, r3 │ │ │ │ - lsls r2, r1, #4 │ │ │ │ + add.w r5, r4, r1 │ │ │ │ + str r2, [sp, #608] @ 0x260 │ │ │ │ + mov.w r2, r1, lsl #4 │ │ │ │ str r2, [sp, #604] @ 0x25c │ │ │ │ - lsls r2, r4, #4 │ │ │ │ + mov.w r2, r4, lsl #4 │ │ │ │ str r2, [sp, #288] @ 0x120 │ │ │ │ - lsls r2, r5, #3 │ │ │ │ - lsls r5, r5, #4 │ │ │ │ - str r5, [sp, #300] @ 0x12c │ │ │ │ - lsls r5, r1, #2 │ │ │ │ + mov.w r2, r5, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #4 │ │ │ │ + strd r2, r5, [sp, #296] @ 0x128 │ │ │ │ + mov.w r5, r1, lsl #2 │ │ │ │ add.w r1, r1, r1, lsl #1 │ │ │ │ add r7, r5 │ │ │ │ - add r0, r1 │ │ │ │ add r5, r3 │ │ │ │ + mov.w r2, ip, lsl #4 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + add r0, r1 │ │ │ │ add r6, r1 │ │ │ │ - mov.w sl, r3, lsl #4 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - str r5, [sp, #308] @ 0x134 │ │ │ │ - lsls r5, r4, #5 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + mov ip, r9 │ │ │ │ + strd r7, r5, [sp, #304] @ 0x130 │ │ │ │ + mov.w r5, r4, lsl #5 │ │ │ │ + add.w r4, r4, r4, lsl #1 │ │ │ │ str r5, [sp, #312] @ 0x138 │ │ │ │ - lsls r5, r0, #3 │ │ │ │ - subs r0, r0, r3 │ │ │ │ - str r2, [sp, #296] @ 0x128 │ │ │ │ - mul.w r4, lr, r4 │ │ │ │ - lsls r3, r0, #3 │ │ │ │ + mov.w r5, r0, lsl #3 │ │ │ │ + sub.w r0, r0, r3 │ │ │ │ + mov.w r3, r0, lsl #3 │ │ │ │ + str r2, [sp, #612] @ 0x264 │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str.w sl, [sp, #4] │ │ │ │ + strd r5, r3, [sp, #316] @ 0x13c │ │ │ │ + mov.w r3, r6, lsl #3 │ │ │ │ str r3, [sp, #324] @ 0x144 │ │ │ │ - lsls r3, r6, #3 │ │ │ │ - str r3, [sp, #328] @ 0x148 │ │ │ │ ldr r3, [sp, #748] @ 0x2ec │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ + str r4, [sp, #328] @ 0x148 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r3, [sp, #616] @ 0x268 │ │ │ │ + add.w r3, lr, #1 │ │ │ │ mov lr, fp │ │ │ │ - str r4, [sp, #320] @ 0x140 │ │ │ │ - vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [sp, #620] @ 0x26c │ │ │ │ - add.w r3, ip, #1 │ │ │ │ - vldr d12, [pc, #52] @ 32008 │ │ │ │ - str r3, [sp, #600] @ 0x258 │ │ │ │ - mov ip, r9 │ │ │ │ add.w r4, r2, r3, lsl #6 │ │ │ │ ldr r2, [sp, #604] @ 0x25c │ │ │ │ + str r3, [sp, #600] @ 0x258 │ │ │ │ rsb r3, sl, #0 │ │ │ │ - vldr d15, [pc, #40] @ 32010 │ │ │ │ str r3, [sp, #624] @ 0x270 │ │ │ │ rsb r3, r9, #0 │ │ │ │ - vldr d13, [pc, #40] @ 32018 │ │ │ │ str r3, [sp, #332] @ 0x14c │ │ │ │ - negs r3, r2 │ │ │ │ - str r7, [sp, #304] @ 0x130 │ │ │ │ - str r5, [sp, #316] @ 0x13c │ │ │ │ + rsb r3, r2, #0 │ │ │ │ str r3, [sp, #628] @ 0x274 │ │ │ │ - str.w sl, [sp, #4] │ │ │ │ - b.n 32024 │ │ │ │ - nop │ │ │ │ + b.n 34386 │ │ │ │ nop.w │ │ │ │ - b.w ff4da73a │ │ │ │ - b.n 326fe │ │ │ │ + b.w ff4dca9a │ │ │ │ + b.n 34a5e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #600] @ 0x258 │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ - adds r4, #64 @ 0x40 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - add.w r3, lr, r0 │ │ │ │ - ldr r1, [sp, #624] @ 0x270 │ │ │ │ - ldr r7, [sp, #608] @ 0x260 │ │ │ │ + ldrd r2, r0, [sp] │ │ │ │ + add.w r4, r4, #64 @ 0x40 │ │ │ │ + ldrd r7, r1, [sp, #620] @ 0x26c │ │ │ │ vldr d14, [lr] │ │ │ │ + add.w r3, lr, r0 │ │ │ │ + vldr d8, [r8] │ │ │ │ vldr d7, [r3] │ │ │ │ add r3, r2 │ │ │ │ - adds r6, r3, r1 │ │ │ │ - str r3, [sp, #272] @ 0x110 │ │ │ │ - vldr d8, [r8] │ │ │ │ + add.w r6, r3, r1 │ │ │ │ vldr d6, [r3] │ │ │ │ - adds r3, r6, r7 │ │ │ │ vstr d8, [sp, #16] │ │ │ │ - vadd.f64 d4, d7, d6 │ │ │ │ + str r3, [sp, #272] @ 0x110 │ │ │ │ + add.w r3, r6, r7 │ │ │ │ vldr d3, [r3] │ │ │ │ + add.w r3, r8, r0 │ │ │ │ + vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + add.w r0, r3, r2 │ │ │ │ vldr d6, [r6] │ │ │ │ - add.w r3, r8, r0 │ │ │ │ - adds r0, r3, r2 │ │ │ │ + add r1, r0 │ │ │ │ add.w r2, lr, ip │ │ │ │ vadd.f64 d5, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - adds r1, r0, r1 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vmul.f64 d9, d3, d12 │ │ │ │ vmul.f64 d3, d6, d13 │ │ │ │ vnmls.f64 d3, d7, d15 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ + vstr d9, [sp, #336] @ 0x150 │ │ │ │ vmla.f64 d7, d6, d15 │ │ │ │ vadd.f64 d6, d4, d5 │ │ │ │ - vstr d9, [sp, #336] @ 0x150 │ │ │ │ vmls.f64 d14, d6, d11 │ │ │ │ vstr d6, [sp, #8] │ │ │ │ vldr d6, [r3] │ │ │ │ - adds r3, r1, r7 │ │ │ │ - ldr r7, [sp, #276] @ 0x114 │ │ │ │ + add.w r3, r1, r7 │ │ │ │ vstr d3, [sp, #344] @ 0x158 │ │ │ │ + vldr d3, [r3] │ │ │ │ vstr d7, [sp, #352] @ 0x160 │ │ │ │ - add r7, lr │ │ │ │ vldr d7, [r0] │ │ │ │ - vldr d3, [r3] │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ + ldrd r7, r3, [sp, #276] @ 0x114 │ │ │ │ + vstr d14, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ + add r7, lr │ │ │ │ add r3, lr │ │ │ │ - str r7, [sp, #268] @ 0x10c │ │ │ │ - str r3, [sp, #264] @ 0x108 │ │ │ │ + strd r3, r7, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d5, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vmul.f64 d3, d4, d13 │ │ │ │ - vstr d14, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vmov.f64 d1, d3 │ │ │ │ vmla.f64 d1, d5, d15 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ vstr d0, [sp, #32] │ │ │ │ vnmls.f64 d5, d4, d15 │ │ │ │ vstr d1, [sp, #368] @ 0x170 │ │ │ │ @@ -48060,178 +49122,177 @@ │ │ │ │ vmul.f64 d2, d5, d12 │ │ │ │ vstr d2, [sp, #24] │ │ │ │ vldr d2, [r2] │ │ │ │ add r2, ip │ │ │ │ vstr d7, [sp, #384] @ 0x180 │ │ │ │ vldr d7, [r7] │ │ │ │ vldr d6, [r3] │ │ │ │ - ldr r5, [sp, #612] @ 0x264 │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ - add.w r7, lr, r5 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ + ldr r5, [sp, #608] @ 0x260 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - add r3, lr │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - str r7, [sp, #256] @ 0x100 │ │ │ │ - vldr d3, [r7] │ │ │ │ + add r3, lr │ │ │ │ + add.w r7, lr, r5 │ │ │ │ vldr d6, [r3] │ │ │ │ - ldr r7, [sp, #276] @ 0x114 │ │ │ │ - str r3, [sp, #260] @ 0x104 │ │ │ │ + vldr d3, [r7] │ │ │ │ + strd r7, r3, [sp, #256] @ 0x100 │ │ │ │ add.w r3, r8, ip │ │ │ │ + ldr r7, [sp, #276] @ 0x114 │ │ │ │ + vldr d1, [r3] │ │ │ │ + add r3, ip │ │ │ │ vadd.f64 d5, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ add r7, r8 │ │ │ │ str r7, [sp, #252] @ 0xfc │ │ │ │ - vldr d1, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vstr d1, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ - vstr d1, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d10, d3, d12 │ │ │ │ vmul.f64 d3, d6, d13 │ │ │ │ vstr d5, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d3, d7, d15 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vstr d10, [sp, #392] @ 0x188 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vmla.f64 d0, d6, d15 │ │ │ │ vldr d6, [r7] │ │ │ │ + vstr d3, [sp, #400] @ 0x190 │ │ │ │ ldr r7, [sp, #280] @ 0x118 │ │ │ │ add r7, r8 │ │ │ │ - str r7, [sp, #248] @ 0xf8 │ │ │ │ - vstr d3, [sp, #400] @ 0x190 │ │ │ │ vldr d7, [r7] │ │ │ │ + str r7, [sp, #248] @ 0xf8 │ │ │ │ ldr r7, [sp, #284] @ 0x11c │ │ │ │ vstr d0, [sp, #408] @ 0x198 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - add r7, r8 │ │ │ │ - str r7, [sp, #244] @ 0xf4 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ + add r7, r8 │ │ │ │ vmls.f64 d0, d5, d11 │ │ │ │ vldr d3, [r7] │ │ │ │ + str r7, [sp, #244] @ 0xf4 │ │ │ │ add.w r7, r8, r5 │ │ │ │ - str r7, [sp, #240] @ 0xf0 │ │ │ │ vldr d7, [r7] │ │ │ │ + str r7, [sp, #240] @ 0xf0 │ │ │ │ + vstr d0, [sp, #416] @ 0x1a0 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ vmul.f64 d3, d4, d13 │ │ │ │ - vstr d0, [sp, #416] @ 0x1a0 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ vmla.f64 d9, d5, d15 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ vnmls.f64 d5, d4, d15 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - vstr d9, [sp, #424] @ 0x1a8 │ │ │ │ vstr d4, [sp, #64] @ 0x40 │ │ │ │ + vstr d9, [sp, #424] @ 0x1a8 │ │ │ │ vldr d9, [r2] │ │ │ │ vstr d5, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vmov.f64 d6, d1 │ │ │ │ vmls.f64 d6, d4, d11 │ │ │ │ vmul.f64 d14, d5, d12 │ │ │ │ vstr d14, [sp, #440] @ 0x1b8 │ │ │ │ vstr d6, [sp, #448] @ 0x1c0 │ │ │ │ ldr r7, [sp, #288] @ 0x120 │ │ │ │ - ldr r5, [sp, #616] @ 0x268 │ │ │ │ - add r7, lr │ │ │ │ - str r7, [sp, #236] @ 0xec │ │ │ │ - str r3, [sp, #144] @ 0x90 │ │ │ │ vstr d9, [sp, #72] @ 0x48 │ │ │ │ + ldr r5, [sp, #612] @ 0x264 │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ + add r7, lr │ │ │ │ vldr d7, [r7] │ │ │ │ + str r7, [sp, #236] @ 0xec │ │ │ │ ldr r7, [sp, #292] @ 0x124 │ │ │ │ add r7, lr │ │ │ │ - str r7, [sp, #232] @ 0xe8 │ │ │ │ vldr d6, [r7] │ │ │ │ + str r7, [sp, #232] @ 0xe8 │ │ │ │ ldr r7, [sp, #296] @ 0x128 │ │ │ │ - add r7, lr │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - str r7, [sp, #228] @ 0xe4 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + add r7, lr │ │ │ │ vldr d6, [r7] │ │ │ │ + str r7, [sp, #228] @ 0xe4 │ │ │ │ add.w r7, lr, r5 │ │ │ │ - str r7, [sp, #224] @ 0xe0 │ │ │ │ vldr d3, [r7] │ │ │ │ + str r7, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d5, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vmul.f64 d2, d3, d12 │ │ │ │ vmul.f64 d3, d6, d13 │ │ │ │ vmov.f64 d10, d3 │ │ │ │ vstr d2, [sp, #80] @ 0x50 │ │ │ │ vnmls.f64 d10, d7, d15 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ vmov.f64 d5, d9 │ │ │ │ vmla.f64 d2, d6, d15 │ │ │ │ vstr d10, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d10, [r3] │ │ │ │ vmls.f64 d5, d7, d11 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ + vldr d10, [r3] │ │ │ │ vstr d7, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ add.w fp, r8, r3 │ │ │ │ ldr r3, [sp, #292] @ 0x124 │ │ │ │ - add r3, r8 │ │ │ │ - str r3, [sp, #220] @ 0xdc │ │ │ │ - vldr d6, [fp] │ │ │ │ vstr d2, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d7, [r3] │ │ │ │ - ldr r3, [sp, #296] @ 0x128 │ │ │ │ + vldr d6, [fp] │ │ │ │ vstr d5, [sp, #472] @ 0x1d8 │ │ │ │ add r3, r8 │ │ │ │ - str r3, [sp, #216] @ 0xd8 │ │ │ │ + vldr d7, [r3] │ │ │ │ + str r3, [sp, #220] @ 0xdc │ │ │ │ + ldr r3, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ + add r3, r8 │ │ │ │ vldr d3, [r3] │ │ │ │ + str r3, [sp, #216] @ 0xd8 │ │ │ │ add.w r3, r8, r5 │ │ │ │ - str r3, [sp, #212] @ 0xd4 │ │ │ │ vldr d7, [r3] │ │ │ │ + str r3, [sp, #212] @ 0xd4 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ vmul.f64 d3, d4, d13 │ │ │ │ vmla.f64 d3, d5, d15 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ vmov.f64 d14, d5 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vnmls.f64 d14, d4, d15 │ │ │ │ vstr d3, [sp, #480] @ 0x1e0 │ │ │ │ - vmul.f64 d8, d5, d12 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ + vmul.f64 d8, d5, d12 │ │ │ │ vmov.f64 d2, d4 │ │ │ │ vmov.f64 d4, d10 │ │ │ │ vstr d14, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d8, [sp, #96] @ 0x60 │ │ │ │ vmls.f64 d4, d2, d11 │ │ │ │ - ldr r7, [sp, #604] @ 0x25c │ │ │ │ + vstr d8, [sp, #96] @ 0x60 │ │ │ │ ldr r5, [sp, #144] @ 0x90 │ │ │ │ - mov r3, r7 │ │ │ │ vstr d2, [sp, #104] @ 0x68 │ │ │ │ + ldr r7, [sp, #604] @ 0x25c │ │ │ │ + mov r3, r7 │ │ │ │ + add r7, r2 │ │ │ │ add r3, r5 │ │ │ │ ldr r5, [sp, #300] @ 0x12c │ │ │ │ - adds r7, r2, r7 │ │ │ │ - add r5, r8 │ │ │ │ - str r5, [sp, #204] @ 0xcc │ │ │ │ - vldr d9, [r3] │ │ │ │ vstr d4, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d9, [r3] │ │ │ │ + add r5, r8 │ │ │ │ vldr d6, [r5] │ │ │ │ + str r5, [sp, #204] @ 0xcc │ │ │ │ ldr r5, [sp, #304] @ 0x130 │ │ │ │ add r5, r8 │ │ │ │ - str r5, [sp, #200] @ 0xc8 │ │ │ │ vldr d7, [r5] │ │ │ │ + str r5, [sp, #200] @ 0xc8 │ │ │ │ ldr r5, [sp, #308] @ 0x134 │ │ │ │ - add r5, r8 │ │ │ │ - str r5, [sp, #196] @ 0xc4 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ + add r5, r8 │ │ │ │ vldr d3, [r5] │ │ │ │ + str r5, [sp, #196] @ 0xc4 │ │ │ │ ldr r5, [sp, #312] @ 0x138 │ │ │ │ add r5, r8 │ │ │ │ - str r5, [sp, #192] @ 0xc0 │ │ │ │ vldr d7, [r5] │ │ │ │ + str r5, [sp, #192] @ 0xc0 │ │ │ │ ldr r5, [sp, #300] @ 0x12c │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ vmul.f64 d3, d4, d13 │ │ │ │ add r5, lr │ │ │ │ str r5, [sp, #184] @ 0xb8 │ │ │ │ vmov.f64 d2, d3 │ │ │ │ @@ -48240,128 +49301,128 @@ │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ vstr d2, [sp, #504] @ 0x1f8 │ │ │ │ vmov.f64 d2, d5 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vnmls.f64 d2, d4, d15 │ │ │ │ vmul.f64 d8, d5, d12 │ │ │ │ - vstr d7, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vmov.f64 d8, d9 │ │ │ │ + vstr d7, [sp, #120] @ 0x78 │ │ │ │ + vstr d2, [sp, #512] @ 0x200 │ │ │ │ vmls.f64 d8, d7, d11 │ │ │ │ vldr d7, [r5] │ │ │ │ ldr r5, [sp, #304] @ 0x130 │ │ │ │ - vstr d2, [sp, #512] @ 0x200 │ │ │ │ add r5, lr │ │ │ │ - str r5, [sp, #180] @ 0xb4 │ │ │ │ vldr d6, [r5] │ │ │ │ + str r5, [sp, #180] @ 0xb4 │ │ │ │ ldr r5, [sp, #308] @ 0x134 │ │ │ │ vstr d8, [sp, #520] @ 0x208 │ │ │ │ - add r5, lr │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - str r5, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + add r5, lr │ │ │ │ vldr d6, [r5] │ │ │ │ + str r5, [sp, #176] @ 0xb0 │ │ │ │ ldr r5, [sp, #312] @ 0x138 │ │ │ │ str r7, [sp, #188] @ 0xbc │ │ │ │ - add r5, lr │ │ │ │ - str r5, [sp, #172] @ 0xac │ │ │ │ str r3, [sp, #208] @ 0xd0 │ │ │ │ + add r5, lr │ │ │ │ vldr d2, [r5] │ │ │ │ + str r5, [sp, #172] @ 0xac │ │ │ │ ldr r5, [sp, #332] @ 0x14c │ │ │ │ vadd.f64 d14, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - adds r5, r7, r5 │ │ │ │ + add r5, r7 │ │ │ │ ldr r7, [sp, #316] @ 0x13c │ │ │ │ - add.w sl, lr, r7 │ │ │ │ - ldr r7, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d2, d14, d4 │ │ │ │ vadd.f64 d14, d4, d14 │ │ │ │ - add r7, lr │ │ │ │ - str r7, [sp, #168] @ 0xa8 │ │ │ │ + add.w sl, lr, r7 │ │ │ │ + ldr r7, [sp, #328] @ 0x148 │ │ │ │ vldr d4, [r5] │ │ │ │ vmul.f64 d1, d2, d12 │ │ │ │ vmul.f64 d2, d6, d13 │ │ │ │ + add r7, lr │ │ │ │ vnmls.f64 d2, d7, d15 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ + str r7, [sp, #168] @ 0xa8 │ │ │ │ + vstr d1, [sp, #128] @ 0x80 │ │ │ │ vmla.f64 d7, d6, d15 │ │ │ │ vmov.f64 d6, d3 │ │ │ │ - vmls.f64 d6, d14, d11 │ │ │ │ - vstr d1, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d3, d3, d14 │ │ │ │ - vstr d2, [sp, #528] @ 0x210 │ │ │ │ - vstr d7, [sp, #536] @ 0x218 │ │ │ │ + vmls.f64 d6, d14, d11 │ │ │ │ vstr d6, [sp, #136] @ 0x88 │ │ │ │ vldr d6, [r7] │ │ │ │ - ldr r7, [sp, #324] @ 0x144 │ │ │ │ + vstr d7, [sp, #536] @ 0x218 │ │ │ │ + ldr r7, [sp, #320] @ 0x140 │ │ │ │ + vstr d2, [sp, #528] @ 0x210 │ │ │ │ vldr d7, [sl] │ │ │ │ add r7, lr │ │ │ │ str r7, [sp, #164] @ 0xa4 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r7] │ │ │ │ - ldr r7, [sp, #328] @ 0x148 │ │ │ │ + ldr r7, [sp, #324] @ 0x144 │ │ │ │ add r7, lr │ │ │ │ - str r7, [sp, #160] @ 0xa0 │ │ │ │ vldr d1, [r7] │ │ │ │ + str r7, [sp, #160] @ 0xa0 │ │ │ │ ldr r7, [sp, #332] @ 0x14c │ │ │ │ vadd.f64 d8, d6, d1 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ add r3, r7 │ │ │ │ mov r7, r3 │ │ │ │ - vsub.f64 d1, d8, d2 │ │ │ │ - vadd.f64 d8, d2, d8 │ │ │ │ vldr d5, [r3] │ │ │ │ ldr r3, [sp, #316] @ 0x13c │ │ │ │ + vsub.f64 d1, d8, d2 │ │ │ │ + vadd.f64 d8, d2, d8 │ │ │ │ + add.w r9, r8, r3 │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d0, d1, d12 │ │ │ │ vmul.f64 d1, d6, d13 │ │ │ │ - add.w r9, r8, r3 │ │ │ │ - ldr r3, [sp, #320] @ 0x140 │ │ │ │ add r3, r8 │ │ │ │ str r3, [sp, #156] @ 0x9c │ │ │ │ vstr d0, [sp, #544] @ 0x220 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ vnmls.f64 d0, d7, d15 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vmla.f64 d7, d6, d15 │ │ │ │ vmov.f64 d6, d4 │ │ │ │ - vmls.f64 d6, d8, d11 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ + vmls.f64 d6, d8, d11 │ │ │ │ vstr d0, [sp, #552] @ 0x228 │ │ │ │ vstr d7, [sp, #560] @ 0x230 │ │ │ │ vstr d6, [sp, #568] @ 0x238 │ │ │ │ vldr d6, [r9] │ │ │ │ vldr d7, [r3] │ │ │ │ - ldr r3, [sp, #324] @ 0x144 │ │ │ │ - add r3, r8 │ │ │ │ - str r3, [sp, #152] @ 0x98 │ │ │ │ + ldr r3, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ + add r3, r8 │ │ │ │ vldr d0, [r3] │ │ │ │ - ldr r3, [sp, #328] @ 0x148 │ │ │ │ + str r3, [sp, #152] @ 0x98 │ │ │ │ + ldr r3, [sp, #324] @ 0x144 │ │ │ │ add r3, r8 │ │ │ │ - str r3, [sp, #148] @ 0x94 │ │ │ │ vldr d7, [r3] │ │ │ │ + str r3, [sp, #148] @ 0x94 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ vsub.f64 d2, d0, d7 │ │ │ │ vadd.f64 d7, d0, d7 │ │ │ │ vmul.f64 d0, d1, d13 │ │ │ │ vmla.f64 d0, d2, d15 │ │ │ │ vmul.f64 d2, d2, d13 │ │ │ │ vnmls.f64 d2, d1, d15 │ │ │ │ vldr d1, [lr] │ │ │ │ vstr d0, [sp, #576] @ 0x240 │ │ │ │ vldr d0, [sp, #32] │ │ │ │ vstr d2, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmov.f64 d6, d5 │ │ │ │ - vmul.f64 d2, d2, d12 │ │ │ │ vmls.f64 d6, d7, d11 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ + vmul.f64 d2, d2, d12 │ │ │ │ vstr d6, [sp, #592] @ 0x250 │ │ │ │ vldr d6, [sp, #8] │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vldr d1, [sp, #56] @ 0x38 │ │ │ │ vstr d6, [lr] │ │ │ │ vldr d6, [sp, #16] │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ @@ -48372,68 +49433,68 @@ │ │ │ │ vstr d6, [r6] │ │ │ │ add r6, r3 │ │ │ │ vldr d6, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vldr d1, [sp, #72] @ 0x48 │ │ │ │ vstr d6, [r1] │ │ │ │ add r1, r3 │ │ │ │ - vldr d6, [sp, #88] @ 0x58 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ + vldr d6, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vstr d6, [r6] │ │ │ │ add r6, r3 │ │ │ │ vldr d6, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d10, d10, d6 │ │ │ │ vldr d6, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d9, d9, d6 │ │ │ │ vstr d10, [r1] │ │ │ │ add r1, r3 │ │ │ │ vstr d9, [r1] │ │ │ │ vstr d3, [r6] │ │ │ │ ldr r1, [sp, #272] @ 0x110 │ │ │ │ - vldr d14, [sp, #360] @ 0x168 │ │ │ │ - vldr d8, [sp, #384] @ 0x180 │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ vldr d9, [sp, #336] @ 0x150 │ │ │ │ vstr d4, [r1] │ │ │ │ + vldr d14, [sp, #360] @ 0x168 │ │ │ │ vstr d5, [r0] │ │ │ │ vldr d5, [sp, #24] │ │ │ │ + vldr d8, [sp, #384] @ 0x180 │ │ │ │ + vldr d10, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d7, d9, d14 │ │ │ │ vldr d1, [sp, #368] @ 0x170 │ │ │ │ - vldr d10, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ + vldr d3, [r4, #-128] @ 0xffffff80 │ │ │ │ vldr d0, [r4, #-120] @ 0xffffff88 │ │ │ │ vadd.f64 d6, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ - vldr d3, [r4, #-128] @ 0xffffff80 │ │ │ │ ldr r1, [sp, #628] @ 0x274 │ │ │ │ vsub.f64 d1, d5, d10 │ │ │ │ vadd.f64 d5, d10, d5 │ │ │ │ - adds r0, r7, r1 │ │ │ │ + add.w r0, r7, r1 │ │ │ │ add r5, r1 │ │ │ │ ldr r7, [sp, #188] @ 0xbc │ │ │ │ - ldr r3, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d4, d1, d0 │ │ │ │ vmla.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vnmls.f64 d6, d1, d3 │ │ │ │ vldr d1, [sp, #376] @ 0x178 │ │ │ │ vstr d4, [r5] │ │ │ │ vstr d6, [r0] │ │ │ │ - vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ vldr d4, [r4, #-80] @ 0xffffffb0 │ │ │ │ + vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d5, d4 │ │ │ │ vldr d4, [sp, #344] @ 0x158 │ │ │ │ vstr d6, [r7] │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d14, d9 │ │ │ │ - vldr d0, [r4, #-104] @ 0xffffff98 │ │ │ │ vldr d3, [r4, #-112] @ 0xffffff90 │ │ │ │ + vldr d0, [r4, #-104] @ 0xffffff98 │ │ │ │ ldr r3, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d5, d7, d1 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ vldr d1, [sp, #24] │ │ │ │ vsub.f64 d6, d8, d1 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ @@ -48441,172 +49502,170 @@ │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vnmls.f64 d5, d1, d3 │ │ │ │ vstr d4, [r2] │ │ │ │ add r2, ip │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, ip │ │ │ │ - vldr d3, [r4, #-88] @ 0xffffffa8 │ │ │ │ vldr d4, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r4, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r2] │ │ │ │ vstr d7, [r3] │ │ │ │ vldr d9, [sp, #472] @ 0x1d8 │ │ │ │ vldr d5, [sp, #80] @ 0x50 │ │ │ │ - vldr d14, [sp, #488] @ 0x1e8 │ │ │ │ vldr d3, [sp, #96] @ 0x60 │ │ │ │ + vldr d14, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d7, d9, d5 │ │ │ │ - vldr d10, [sp, #456] @ 0x1c8 │ │ │ │ vldr d0, [r4, #-104] @ 0xffffff98 │ │ │ │ - ldr r1, [sp, #236] @ 0xec │ │ │ │ - vldr d8, [sp, #520] @ 0x208 │ │ │ │ + vldr d10, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r6, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d6, d7, d14 │ │ │ │ vadd.f64 d7, d14, d7 │ │ │ │ + ldr r1, [sp, #236] @ 0xec │ │ │ │ vldr d14, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d8, [sp, #520] @ 0x208 │ │ │ │ ldr r0, [sp, #224] @ 0xe0 │ │ │ │ - ldr r6, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d5, d14, d3 │ │ │ │ vldr d3, [r4, #-112] @ 0xffffff90 │ │ │ │ vadd.f64 d1, d10, d5 │ │ │ │ vsub.f64 d5, d5, d10 │ │ │ │ vmul.f64 d4, d1, d0 │ │ │ │ vmla.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vnmls.f64 d6, d1, d3 │ │ │ │ vldr d1, [sp, #128] @ 0x80 │ │ │ │ vstr d4, [r1] │ │ │ │ vstr d6, [fp] │ │ │ │ - vldr d3, [r4, #-88] @ 0xffffffa8 │ │ │ │ vldr d4, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r4, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d5, d4 │ │ │ │ vldr d4, [sp, #512] @ 0x200 │ │ │ │ vstr d6, [sl] │ │ │ │ vstr d7, [r9] │ │ │ │ vldr d7, [sp, #136] @ 0x88 │ │ │ │ - vldr d0, [r4, #-104] @ 0xffffff98 │ │ │ │ vldr d3, [r4, #-112] @ 0xffffff90 │ │ │ │ + vldr d0, [r4, #-104] @ 0xffffff98 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vldr d1, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d5, d8, d1 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ + vsub.f64 d5, d8, d1 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ vldr d4, [sp, #528] @ 0x210 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d4, d1, d0 │ │ │ │ vmla.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vnmls.f64 d6, d1, d3 │ │ │ │ vstr d4, [r0] │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ vstr d6, [r0] │ │ │ │ - vldr d3, [r4, #-88] @ 0xffffffa8 │ │ │ │ vldr d4, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r4, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d5, d4 │ │ │ │ vstr d6, [r6] │ │ │ │ ldr r6, [sp, #148] @ 0x94 │ │ │ │ vstr d7, [r6] │ │ │ │ vldr d5, [sp, #80] @ 0x50 │ │ │ │ vldr d3, [sp, #96] @ 0x60 │ │ │ │ - vldr d1, [sp, #480] @ 0x1e0 │ │ │ │ - vadd.f64 d7, d5, d9 │ │ │ │ + vldr d0, [r4, #-120] @ 0xffffff88 │ │ │ │ vldr d10, [sp, #464] @ 0x1d0 │ │ │ │ + vadd.f64 d7, d5, d9 │ │ │ │ + vldr d1, [sp, #480] @ 0x1e0 │ │ │ │ vadd.f64 d6, d3, d14 │ │ │ │ - vldr d0, [r4, #-120] @ 0xffffff88 │ │ │ │ vldr d3, [r4, #-128] @ 0xffffff80 │ │ │ │ - ldr r7, [sp, #268] @ 0x10c │ │ │ │ + ldr r0, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d5, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ - vsub.f64 d1, d6, d10 │ │ │ │ ldr r2, [sp, #252] @ 0xfc │ │ │ │ + vsub.f64 d1, d6, d10 │ │ │ │ vadd.f64 d6, d10, d6 │ │ │ │ - ldr r0, [sp, #184] @ 0xb8 │ │ │ │ - ldr r5, [sp, #204] @ 0xcc │ │ │ │ + ldrd r3, r7, [sp, #264] @ 0x108 │ │ │ │ vldr d14, [sp, #544] @ 0x220 │ │ │ │ - vmul.f64 d4, d1, d0 │ │ │ │ vldr d9, [sp, #568] @ 0x238 │ │ │ │ + vmul.f64 d4, d1, d0 │ │ │ │ + ldr r5, [sp, #204] @ 0xcc │ │ │ │ + vldr d10, [sp, #576] @ 0x240 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vldr d10, [sp, #576] @ 0x240 │ │ │ │ - ldr r3, [sp, #264] @ 0x108 │ │ │ │ vnmls.f64 d5, d1, d3 │ │ │ │ vstr d4, [r7] │ │ │ │ vstr d5, [r2] │ │ │ │ - vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ vldr d4, [r4, #-80] @ 0xffffffb0 │ │ │ │ + vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ ldr r2, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vldr d4, [sp, #560] @ 0x230 │ │ │ │ vstr d5, [r0] │ │ │ │ ldr r0, [sp, #180] @ 0xb4 │ │ │ │ vstr d7, [r5] │ │ │ │ vadd.f64 d7, d14, d9 │ │ │ │ - vldr d0, [r4, #-120] @ 0xffffff88 │ │ │ │ vldr d3, [r4, #-128] @ 0xffffff80 │ │ │ │ + vldr d0, [r4, #-120] @ 0xffffff88 │ │ │ │ ldr r5, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d6, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ vldr d10, [sp, #592] @ 0x250 │ │ │ │ vadd.f64 d5, d2, d10 │ │ │ │ vsub.f64 d1, d5, d4 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ vmul.f64 d4, d1, d0 │ │ │ │ vmla.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vnmls.f64 d6, d1, d3 │ │ │ │ vstr d4, [r3] │ │ │ │ vstr d6, [r2] │ │ │ │ - vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ vldr d4, [r4, #-80] @ 0xffffffb0 │ │ │ │ + vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d5, d4 │ │ │ │ vstr d6, [r0] │ │ │ │ vsub.f64 d6, d10, d2 │ │ │ │ vstr d7, [r5] │ │ │ │ vsub.f64 d7, d9, d14 │ │ │ │ + vldr d3, [r4, #-112] @ 0xffffff90 │ │ │ │ vldr d14, [sp, #552] @ 0x228 │ │ │ │ vldr d4, [sp, #584] @ 0x248 │ │ │ │ vldr d1, [r4, #-104] @ 0xffffff98 │ │ │ │ vadd.f64 d2, d14, d6 │ │ │ │ - vldr d3, [r4, #-112] @ 0xffffff90 │ │ │ │ + vsub.f64 d6, d6, d14 │ │ │ │ + vldr d10, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ ldr r1, [sp, #232] @ 0xe8 │ │ │ │ - vsub.f64 d6, d6, d14 │ │ │ │ - ldr r6, [sp, #168] @ 0xa8 │ │ │ │ + ldrd r6, r0, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ - vldr d10, [sp, #136] @ 0x88 │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ + ldr r7, [sp, #256] @ 0x100 │ │ │ │ + vldr d0, [sp, #416] @ 0x1a0 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vldr d1, [sp, #504] @ 0x1f8 │ │ │ │ - ldr r7, [sp, #256] @ 0x100 │ │ │ │ - ldr r2, [sp, #240] @ 0xf0 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vldr d2, [sp, #112] @ 0x70 │ │ │ │ - ldr r0, [sp, #172] @ 0xac │ │ │ │ - vldr d0, [sp, #416] @ 0x1a0 │ │ │ │ vstr d4, [r1] │ │ │ │ ldr r1, [sp, #220] @ 0xdc │ │ │ │ vstr d5, [r1] │ │ │ │ - vldr d3, [r4, #-88] @ 0xffffffa8 │ │ │ │ vldr d4, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r4, #-88] @ 0xffffffa8 │ │ │ │ ldr r1, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vldr d4, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d6, d2, d8 │ │ │ │ @@ -48623,677 +49682,682 @@ │ │ │ │ vldr d1, [r4, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r7] │ │ │ │ vstr d5, [r2] │ │ │ │ - vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ vldr d4, [r4, #-80] @ 0xffffffb0 │ │ │ │ + vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r0] │ │ │ │ vstr d7, [r1] │ │ │ │ vldr d10, [sp, #392] @ 0x188 │ │ │ │ + vldr d3, [r4, #-112] @ 0xffffff90 │ │ │ │ vldr d5, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ - vsub.f64 d7, d0, d10 │ │ │ │ vldr d14, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d7, d0, d10 │ │ │ │ + vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ vldr d4, [sp, #400] @ 0x190 │ │ │ │ - vldr d1, [r4, #-104] @ 0xffffff98 │ │ │ │ - vldr d3, [r4, #-112] @ 0xffffff90 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ + vldr d1, [r4, #-104] @ 0xffffff98 │ │ │ │ vsub.f64 d5, d8, d14 │ │ │ │ + ldr r5, [sp, #196] @ 0xc4 │ │ │ │ ldr r2, [sp, #228] @ 0xe4 │ │ │ │ - ldr r3, [sp, #260] @ 0x104 │ │ │ │ ldr r7, [sp, #244] @ 0xf4 │ │ │ │ - ldr r5, [sp, #196] @ 0xc4 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ + ldr r3, [sp, #260] @ 0x104 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ vstr d4, [r2] │ │ │ │ ldr r2, [sp, #216] @ 0xd8 │ │ │ │ vstr d6, [r2] │ │ │ │ - vldr d3, [r4, #-88] @ 0xffffffa8 │ │ │ │ vldr d4, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r4, #-88] @ 0xffffffa8 │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #408] @ 0x198 │ │ │ │ vnmls.f64 d7, d5, d4 │ │ │ │ vstr d6, [r2] │ │ │ │ ldr r2, [sp, #152] @ 0x98 │ │ │ │ vldr d6, [sp, #424] @ 0x1a8 │ │ │ │ vstr d7, [r2] │ │ │ │ vadd.f64 d7, d10, d0 │ │ │ │ - vldr d1, [r4, #-120] @ 0xffffff88 │ │ │ │ vldr d2, [r4, #-128] @ 0xffffff80 │ │ │ │ + vldr d1, [r4, #-120] @ 0xffffff88 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d14, d8 │ │ │ │ vsub.f64 d4, d6, d3 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vmla.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d4, d2 │ │ │ │ vstr d3, [r3] │ │ │ │ ldr r3, [sp, #176] @ 0xb0 │ │ │ │ vstr d5, [r7] │ │ │ │ - vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ vldr d4, [r4, #-80] @ 0xffffffb0 │ │ │ │ + vldr d3, [r4, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #620] @ 0x26c │ │ │ │ - add lr, r3 │ │ │ │ - add r8, r3 │ │ │ │ + ldr r3, [sp, #616] @ 0x268 │ │ │ │ vstr d7, [r5] │ │ │ │ ldr r2, [sp, #744] @ 0x2e8 │ │ │ │ + add lr, r3 │ │ │ │ + add r8, r3 │ │ │ │ ldr r3, [sp, #600] @ 0x258 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 32020 │ │ │ │ + bne.w 34380 │ │ │ │ add.w sp, sp, #636 @ 0x27c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -00032a04 : │ │ │ │ - ldr r2, [pc, #8] @ (32a10 ) │ │ │ │ - ldr r1, [pc, #12] @ (32a14 ) │ │ │ │ +00034d84 : │ │ │ │ + ldr r2, [pc, #8] @ (34d90 ) │ │ │ │ + ldr r1, [pc, #12] @ (34d94 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b49c │ │ │ │ - str r5, [sp, #400] @ 0x190 │ │ │ │ + b.n 3515c │ │ │ │ movs r6, r0 │ │ │ │ - bl ffd4ea16 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov sl, r1 │ │ │ │ + bl ffce8d96 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r1 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w sp, sp, #844 @ 0x34c │ │ │ │ - ldrd r1, ip, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r1, [sp, #944] @ 0x3b0 │ │ │ │ str r2, [sp, #4] │ │ │ │ - ldr r2, [sp, #952] @ 0x3b8 │ │ │ │ - cmp ip, r2 │ │ │ │ - bge.w 338e4 │ │ │ │ - movs r5, #24 │ │ │ │ - lsls r7, r3, #1 │ │ │ │ - mov r9, r0 │ │ │ │ - lsls r6, r1, #4 │ │ │ │ - str r6, [sp, #808] @ 0x328 │ │ │ │ - lsls r6, r1, #2 │ │ │ │ - mul.w r0, r5, r3 │ │ │ │ - mov.w fp, r1, lsl #3 │ │ │ │ - str r0, [sp, #0] │ │ │ │ - adds r0, r7, r3 │ │ │ │ - adds r4, r0, r1 │ │ │ │ - vldr d13, [pc, #248] @ 32b48 │ │ │ │ + ldr r2, [sp, #948] @ 0x3b4 │ │ │ │ + ldr r0, [sp, #952] @ 0x3b8 │ │ │ │ + cmp r2, r0 │ │ │ │ + bge.w 35cd0 │ │ │ │ + mov.w r7, r3, lsl #1 │ │ │ │ + vldr d13, [pc, #340] @ 34f20 │ │ │ │ vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r2, r4, #3 │ │ │ │ + mov.w r5, r1, lsl #4 │ │ │ │ + add.w r0, r7, r3 │ │ │ │ + add.w lr, r1, r1, lsl #1 │ │ │ │ + mov.w r4, r0, lsl #3 │ │ │ │ + add r7, lr │ │ │ │ + mov.w sl, r1, lsl #3 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + add.w r4, r0, r1 │ │ │ │ + mov.w r2, r4, lsl #3 │ │ │ │ add r4, r1 │ │ │ │ + str r5, [sp, #808] @ 0x328 │ │ │ │ + str r7, [sp, #600] @ 0x258 │ │ │ │ str r2, [sp, #816] @ 0x330 │ │ │ │ - lsls r2, r4, #3 │ │ │ │ - adds r4, r3, r1 │ │ │ │ + mov.w r2, r4, lsl #3 │ │ │ │ + add.w r4, r3, r1 │ │ │ │ + add.w r5, r4, r4, lsl #1 │ │ │ │ + add.w ip, r4, r3 │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ str r2, [sp, #560] @ 0x230 │ │ │ │ - mul.w r2, r5, r1 │ │ │ │ - add.w lr, r4, r3 │ │ │ │ + mov.w r2, lr, lsl #3 │ │ │ │ + str r6, [sp, #644] @ 0x284 │ │ │ │ + mov.w r6, r1, lsl #2 │ │ │ │ str r2, [sp, #8] │ │ │ │ - mul.w r5, r5, r4 │ │ │ │ - str r5, [sp, #564] @ 0x234 │ │ │ │ - adds r5, r6, r0 │ │ │ │ - add r0, lr │ │ │ │ - add r6, r1 │ │ │ │ - lsls r2, r5, #3 │ │ │ │ + add.w r5, r6, r0 │ │ │ │ + add r0, ip │ │ │ │ + mov.w r2, r5, lsl #3 │ │ │ │ add r5, r1 │ │ │ │ sub.w r8, r0, r3 │ │ │ │ - str r2, [sp, #568] @ 0x238 │ │ │ │ - lsls r2, r5, #3 │ │ │ │ + add r6, r1 │ │ │ │ + add.w r6, r6, r3, lsl #2 │ │ │ │ + str r2, [sp, #564] @ 0x234 │ │ │ │ + mov.w r2, r5, lsl #3 │ │ │ │ + sub.w r5, r5, r3 │ │ │ │ str r2, [sp, #820] @ 0x334 │ │ │ │ - lsls r2, r3, #4 │ │ │ │ + mov.w r2, r3, lsl #4 │ │ │ │ str r2, [sp, #824] @ 0x338 │ │ │ │ - lsls r2, r3, #3 │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ str r2, [sp, #812] @ 0x32c │ │ │ │ - mov.w r2, lr, lsl #3 │ │ │ │ - str r2, [sp, #572] @ 0x23c │ │ │ │ - lsls r2, r0, #3 │ │ │ │ + mov.w r2, ip, lsl #3 │ │ │ │ + str r2, [sp, #568] @ 0x238 │ │ │ │ + mov.w r2, r0, lsl #3 │ │ │ │ add r0, r1 │ │ │ │ - str r2, [sp, #576] @ 0x240 │ │ │ │ + str r2, [sp, #572] @ 0x23c │ │ │ │ mov.w r2, r8, lsl #3 │ │ │ │ - add.w r8, r1, r1, lsl #1 │ │ │ │ + str r2, [sp, #576] @ 0x240 │ │ │ │ + mov.w r2, r4, lsl #3 │ │ │ │ str r2, [sp, #580] @ 0x244 │ │ │ │ - add r7, r8 │ │ │ │ - lsls r2, r4, #3 │ │ │ │ + mov.w r2, r4, lsl #4 │ │ │ │ str r2, [sp, #584] @ 0x248 │ │ │ │ - lsls r2, r4, #4 │ │ │ │ - str r2, [sp, #588] @ 0x24c │ │ │ │ - lsls r2, r0, #3 │ │ │ │ + mov.w r2, r0, lsl #3 │ │ │ │ add r0, r1 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ + mov.w r7, r0, lsl #3 │ │ │ │ + str r2, [sp, #588] @ 0x24c │ │ │ │ + mov.w r2, ip, lsl #4 │ │ │ │ + add.w ip, r4, r1 │ │ │ │ str r7, [sp, #604] @ 0x25c │ │ │ │ - add.w r6, r6, r3, lsl #2 │ │ │ │ - lsls r7, r0, #3 │ │ │ │ - str r7, [sp, #608] @ 0x260 │ │ │ │ - subs r7, r0, r3 │ │ │ │ + sub.w r7, r0, r3 │ │ │ │ + add r0, r1 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ str r2, [sp, #592] @ 0x250 │ │ │ │ - mov.w r2, lr, lsl #4 │ │ │ │ - add.w lr, r4, r1 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r7, [sp, #612] @ 0x264 │ │ │ │ - add.w r7, lr, r1 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + mov.w r2, ip, lsl #3 │ │ │ │ + mov.w r3, r6, lsl #3 │ │ │ │ + str r0, [sp, #620] @ 0x26c │ │ │ │ + mov.w r0, r4, lsl #5 │ │ │ │ str r2, [sp, #596] @ 0x254 │ │ │ │ - add r0, r1 │ │ │ │ - mov.w r2, lr, lsl #3 │ │ │ │ - str r2, [sp, #600] @ 0x258 │ │ │ │ - lsls r2, r7, #3 │ │ │ │ + add.w r4, r4, r4, lsl #2 │ │ │ │ + str r7, [sp, #608] @ 0x260 │ │ │ │ + add.w r7, ip, r1 │ │ │ │ + mov.w r2, r7, lsl #3 │ │ │ │ add r7, r1 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + str r2, [sp, #612] @ 0x264 │ │ │ │ + mov.w r2, ip, lsl #4 │ │ │ │ str r0, [sp, #624] @ 0x270 │ │ │ │ - lsls r0, r4, #5 │ │ │ │ - str r0, [sp, #628] @ 0x274 │ │ │ │ - lsls r0, r7, #3 │ │ │ │ + mov.w r0, r7, lsl #3 │ │ │ │ add r7, r1 │ │ │ │ - str r0, [sp, #632] @ 0x278 │ │ │ │ - movs r0, #40 @ 0x28 │ │ │ │ - subs r5, r5, r3 │ │ │ │ - lsls r3, r6, #3 │ │ │ │ - str r3, [sp, #644] @ 0x284 │ │ │ │ - lsls r3, r7, #3 │ │ │ │ - str r3, [sp, #800] @ 0x320 │ │ │ │ - ldr r3, [sp, #956] @ 0x3bc │ │ │ │ - mul.w r4, r0, r4 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + str r3, [sp, #636] @ 0x27c │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ str r2, [sp, #616] @ 0x268 │ │ │ │ - str r5, [sp, #636] @ 0x27c │ │ │ │ - mov.w r2, lr, lsl #4 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r2, [sp, #620] @ 0x26c │ │ │ │ - str r4, [sp, #640] @ 0x280 │ │ │ │ - mov r5, r9 │ │ │ │ + str r0, [sp, #628] @ 0x274 │ │ │ │ + mov.w r0, r5, lsl #3 │ │ │ │ + str r3, [sp, #640] @ 0x280 │ │ │ │ + ldr r3, [sp, #956] @ 0x3bc │ │ │ │ + str r0, [sp, #632] @ 0x278 │ │ │ │ + mov.w r0, r4, lsl #3 │ │ │ │ + str r0, [sp, #800] @ 0x320 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #828] @ 0x33c │ │ │ │ - add.w r3, ip, #1 │ │ │ │ + ldr r3, [sp, #948] @ 0x3b4 │ │ │ │ + ldrd r4, r2, [sp] │ │ │ │ + ldr r5, [sp, #808] @ 0x328 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #804] @ 0x324 │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - mov r4, fp │ │ │ │ - ldr r6, [sp, #808] @ 0x328 │ │ │ │ - mla r3, ip, r3, r3 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ - negs r6, r6 │ │ │ │ - add r2, r3 │ │ │ │ - negs r3, r0 │ │ │ │ - mov r8, r2 │ │ │ │ + add.w r3, r3, r3, lsl #2 │ │ │ │ + add.w r8, r2, r3, lsl #4 │ │ │ │ ldr r2, [sp, #812] @ 0x32c │ │ │ │ + rsb r3, r4, #0 │ │ │ │ + rsb r6, r5, #0 │ │ │ │ + mov r4, sl │ │ │ │ str r3, [sp, #832] @ 0x340 │ │ │ │ - negs r7, r2 │ │ │ │ + mov r5, r9 │ │ │ │ + rsb r7, r2, #0 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ mov ip, r7 │ │ │ │ mov r7, r6 │ │ │ │ - negs r3, r2 │ │ │ │ - mov r6, sl │ │ │ │ + mov r6, fp │ │ │ │ + rsb r3, r2, #0 │ │ │ │ str r3, [sp, #836] @ 0x344 │ │ │ │ - b.n 32b54 │ │ │ │ + b.n 34f2e │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (32df4 ) │ │ │ │ + ldr r4, [pc, #680] @ (351cc ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #804] @ 0x324 │ │ │ │ ldr r0, [sp, #0] │ │ │ │ - adds r1, r5, r4 │ │ │ │ - vldr d6, [r5] │ │ │ │ + add.w r1, r5, r4 │ │ │ │ add.w r8, r8, #80 @ 0x50 │ │ │ │ - adds r2, r5, r0 │ │ │ │ - adds r3, r6, r0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r2, r5, r0 │ │ │ │ + add.w r3, r6, r0 │ │ │ │ vldr d7, [r2] │ │ │ │ add r2, ip │ │ │ │ + str r3, [sp, #4] │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ ldr r3, [sp, #816] @ 0x330 │ │ │ │ vldr d6, [r6] │ │ │ │ - adds r0, r5, r3 │ │ │ │ - adds r3, r6, r3 │ │ │ │ - str r0, [sp, #540] @ 0x21c │ │ │ │ + vstr d5, [sp, #16] │ │ │ │ + add.w r0, r5, r3 │ │ │ │ + add r3, r6 │ │ │ │ + strd r0, r3, [sp, #540] @ 0x21c │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vldr d6, [r1] │ │ │ │ add r1, r4 │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r0, r6, r4 │ │ │ │ - str r3, [sp, #544] @ 0x220 │ │ │ │ - vstr d5, [sp, #16] │ │ │ │ + add.w r0, r6, r4 │ │ │ │ + vstr d2, [sp, #24] │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vldr d6, [r0] │ │ │ │ add r0, r4 │ │ │ │ - vstr d2, [sp, #24] │ │ │ │ + vstr d1, [sp, #40] @ 0x28 │ │ │ │ vstr d7, [sp, #48] @ 0x30 │ │ │ │ vldr d7, [r3] │ │ │ │ ldr r3, [sp, #560] @ 0x230 │ │ │ │ - vstr d1, [sp, #40] @ 0x28 │ │ │ │ - adds r3, r6, r3 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - str r3, [sp, #548] @ 0x224 │ │ │ │ vldr d6, [r0] │ │ │ │ + add r3, r6 │ │ │ │ add r0, r4 │ │ │ │ vldr d7, [r3] │ │ │ │ - ldr r3, [sp, #560] @ 0x230 │ │ │ │ vstr d4, [sp, #56] @ 0x38 │ │ │ │ - adds r3, r5, r3 │ │ │ │ + str r3, [sp, #548] @ 0x224 │ │ │ │ + ldr r3, [sp, #560] @ 0x230 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ vadd.f64 d10, d6, d7 │ │ │ │ + vstr d3, [sp, #64] @ 0x40 │ │ │ │ vldr d6, [r1] │ │ │ │ add r1, r4 │ │ │ │ - vstr d3, [sp, #64] @ 0x40 │ │ │ │ + add r3, r5 │ │ │ │ vldr d7, [r3] │ │ │ │ vstr d9, [sp, #72] @ 0x48 │ │ │ │ vstr d10, [sp, #80] @ 0x50 │ │ │ │ + str r3, [sp, #552] @ 0x228 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d14, d6, d7 │ │ │ │ - str r3, [sp, #552] @ 0x228 │ │ │ │ vldr d6, [r1] │ │ │ │ add r1, r4 │ │ │ │ add.w r9, r1, r4 │ │ │ │ vstr d11, [sp, #88] @ 0x58 │ │ │ │ vstr d14, [sp, #96] @ 0x60 │ │ │ │ - ldr r3, [sp, #564] @ 0x234 │ │ │ │ - adds r3, r5, r3 │ │ │ │ - str r3, [sp, #556] @ 0x22c │ │ │ │ + ldr r3, [sp, #644] @ 0x284 │ │ │ │ + add r3, r5 │ │ │ │ vldr d7, [r3] │ │ │ │ - ldr r3, [sp, #564] @ 0x234 │ │ │ │ - adds r3, r6, r3 │ │ │ │ + str r3, [sp, #556] @ 0x22c │ │ │ │ + ldr r3, [sp, #644] @ 0x284 │ │ │ │ vadd.f64 d15, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - str r3, [sp, #536] @ 0x218 │ │ │ │ + add r3, r6 │ │ │ │ vldr d7, [r3] │ │ │ │ - ldr r3, [sp, #568] @ 0x238 │ │ │ │ + vstr d15, [sp, #104] @ 0x68 │ │ │ │ + str r3, [sp, #536] @ 0x218 │ │ │ │ + ldr r3, [sp, #564] @ 0x234 │ │ │ │ vstr d6, [sp, #112] @ 0x70 │ │ │ │ - adds r3, r5, r3 │ │ │ │ vldr d6, [r0] │ │ │ │ - str r3, [sp, #532] @ 0x214 │ │ │ │ add r0, r4 │ │ │ │ add.w lr, r0, r4 │ │ │ │ - vstr d15, [sp, #104] @ 0x68 │ │ │ │ + add r3, r5 │ │ │ │ + str r3, [sp, #532] @ 0x214 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - ldr r3, [sp, #568] @ 0x238 │ │ │ │ + ldr r3, [sp, #564] @ 0x234 │ │ │ │ vldr d6, [r1] │ │ │ │ - adds r3, r6, r3 │ │ │ │ - str r3, [sp, #528] @ 0x210 │ │ │ │ vstr d4, [sp, #120] @ 0x78 │ │ │ │ + add r3, r6 │ │ │ │ + vstr d3, [sp, #128] @ 0x80 │ │ │ │ + str r3, [sp, #528] @ 0x210 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ ldr r3, [sp, #820] @ 0x334 │ │ │ │ vldr d6, [r0] │ │ │ │ - adds r0, r6, r3 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - str r0, [sp, #524] @ 0x20c │ │ │ │ + vstr d9, [sp, #136] @ 0x88 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + add.w r1, r5, r3 │ │ │ │ + vstr d10, [sp, #144] @ 0x90 │ │ │ │ + strd r1, r0, [sp, #520] @ 0x208 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vldr d6, [lr] │ │ │ │ vldr d7, [r0] │ │ │ │ - str r1, [sp, #520] @ 0x208 │ │ │ │ - vstr d3, [sp, #128] @ 0x80 │ │ │ │ + vstr d11, [sp, #152] @ 0x98 │ │ │ │ + vstr d14, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d15, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [r9] │ │ │ │ - vstr d9, [sp, #136] @ 0x88 │ │ │ │ - vstr d10, [sp, #144] @ 0x90 │ │ │ │ + vstr d15, [sp, #168] @ 0xa8 │ │ │ │ vstr d7, [sp, #176] @ 0xb0 │ │ │ │ vldr d7, [r1] │ │ │ │ - vstr d11, [sp, #152] @ 0x98 │ │ │ │ - vstr d14, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vstr d15, [sp, #168] @ 0xa8 │ │ │ │ vstr d4, [sp, #184] @ 0xb8 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ + ldrd r0, r3, [sp] │ │ │ │ vstr d6, [sp, #192] @ 0xc0 │ │ │ │ - add.w fp, r2, r0 │ │ │ │ vldr d6, [r2] │ │ │ │ + add.w fp, r2, r0 │ │ │ │ ldr r2, [sp, #832] @ 0x340 │ │ │ │ + add r3, ip │ │ │ │ add.w sl, fp, ip │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ vldr d7, [fp] │ │ │ │ - add.w r1, sl, r2 │ │ │ │ vldr d3, [sl] │ │ │ │ - add r3, ip │ │ │ │ + add.w r1, sl, r2 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ vadd.f64 d5, d3, d7 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d14, d7, d13 │ │ │ │ vldr d7, [r3] │ │ │ │ add r3, r0 │ │ │ │ - vmul.f64 d10, d5, d13 │ │ │ │ add.w r0, r3, ip │ │ │ │ + vmul.f64 d10, d5, d13 │ │ │ │ vstr d9, [sp, #200] @ 0xc8 │ │ │ │ - adds r2, r0, r2 │ │ │ │ - str r2, [sp, #4] │ │ │ │ vldr d6, [r3] │ │ │ │ - vstr d10, [sp, #648] @ 0x288 │ │ │ │ + add r2, r0 │ │ │ │ vldr d3, [r2] │ │ │ │ + str r2, [sp, #4] │ │ │ │ + ldr r2, [sp, #568] @ 0x238 │ │ │ │ + vstr d11, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ - ldr r2, [sp, #572] @ 0x23c │ │ │ │ - vstr d11, [sp, #208] @ 0xd0 │ │ │ │ + vstr d10, [sp, #648] @ 0x288 │ │ │ │ + vstr d14, [sp, #656] @ 0x290 │ │ │ │ + add r2, r5 │ │ │ │ + str r2, [sp, #516] @ 0x204 │ │ │ │ vsub.f64 d5, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - adds r2, r5, r2 │ │ │ │ - str r2, [sp, #516] @ 0x204 │ │ │ │ - vstr d14, [sp, #656] @ 0x290 │ │ │ │ vadd.f64 d15, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ - ldr r2, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ + ldr r2, [sp, #572] @ 0x23c │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - adds r2, r5, r2 │ │ │ │ - str r2, [sp, #512] @ 0x200 │ │ │ │ - vmul.f64 d3, d3, d13 │ │ │ │ vstr d15, [sp, #216] @ 0xd8 │ │ │ │ + add r2, r5 │ │ │ │ + vmul.f64 d3, d3, d13 │ │ │ │ vstr d9, [sp, #224] @ 0xe0 │ │ │ │ + str r2, [sp, #512] @ 0x200 │ │ │ │ vstr d7, [sp, #672] @ 0x2a0 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #580] @ 0x244 │ │ │ │ vstr d3, [sp, #664] @ 0x298 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + ldr r2, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - str r2, [sp, #508] @ 0x1fc │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + add r2, r5 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #584] @ 0x248 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + str r2, [sp, #508] @ 0x1fc │ │ │ │ + ldr r2, [sp, #580] @ 0x244 │ │ │ │ + add r2, r5 │ │ │ │ str r2, [sp, #504] @ 0x1f8 │ │ │ │ vldr d3, [r2] │ │ │ │ - ldr r2, [sp, #572] @ 0x23c │ │ │ │ + ldr r2, [sp, #568] @ 0x238 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - adds r2, r6, r2 │ │ │ │ + add r2, r6 │ │ │ │ str r2, [sp, #500] @ 0x1f4 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d10, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d6, d7, d13 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #576] @ 0x240 │ │ │ │ vmul.f64 d11, d5, d13 │ │ │ │ vstr d10, [sp, #232] @ 0xe8 │ │ │ │ - adds r2, r6, r2 │ │ │ │ - str r2, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r2, [sp, #572] @ 0x23c │ │ │ │ + vstr d14, [sp, #240] @ 0xf0 │ │ │ │ + add r2, r6 │ │ │ │ vstr d6, [sp, #688] @ 0x2b0 │ │ │ │ - vstr d11, [sp, #680] @ 0x2a8 │ │ │ │ vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #580] @ 0x244 │ │ │ │ - vstr d14, [sp, #240] @ 0xf0 │ │ │ │ - adds r2, r6, r2 │ │ │ │ - str r2, [sp, #492] @ 0x1ec │ │ │ │ + str r2, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r2, [sp, #576] @ 0x240 │ │ │ │ + vstr d11, [sp, #680] @ 0x2a8 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + add r2, r6 │ │ │ │ vldr d3, [r2] │ │ │ │ - ldr r2, [sp, #584] @ 0x248 │ │ │ │ - adds r2, r6, r2 │ │ │ │ - str r2, [sp, #488] @ 0x1e8 │ │ │ │ + str r2, [sp, #492] @ 0x1ec │ │ │ │ + ldr r2, [sp, #580] @ 0x244 │ │ │ │ + add r2, r6 │ │ │ │ vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #588] @ 0x24c │ │ │ │ + str r2, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r2, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d5, d3, d6 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ - adds r2, r6, r2 │ │ │ │ + add r2, r6 │ │ │ │ str r2, [sp, #484] @ 0x1e4 │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ vadd.f64 d10, d4, d5 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vstr d9, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d15, d3, d13 │ │ │ │ vstr d10, [sp, #256] @ 0x100 │ │ │ │ vstr d7, [sp, #704] @ 0x2c0 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #592] @ 0x250 │ │ │ │ vstr d15, [sp, #696] @ 0x2b8 │ │ │ │ - adds r2, r6, r2 │ │ │ │ - str r2, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r2, [sp, #588] @ 0x24c │ │ │ │ + add r2, r6 │ │ │ │ vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #596] @ 0x254 │ │ │ │ - adds r2, r6, r2 │ │ │ │ - str r2, [sp, #476] @ 0x1dc │ │ │ │ + str r2, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r2, [sp, #592] @ 0x250 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + add r2, r6 │ │ │ │ vldr d3, [r2] │ │ │ │ - ldr r2, [sp, #600] @ 0x258 │ │ │ │ - adds r2, r6, r2 │ │ │ │ + str r2, [sp, #476] @ 0x1dc │ │ │ │ + ldr r2, [sp, #596] @ 0x254 │ │ │ │ + add r2, r6 │ │ │ │ str r2, [sp, #472] @ 0x1d8 │ │ │ │ vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #588] @ 0x24c │ │ │ │ + ldr r2, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d5, d3, d6 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + add r2, r5 │ │ │ │ str r2, [sp, #468] @ 0x1d4 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ vmul.f64 d6, d7, d13 │ │ │ │ vstr d2, [sp, #264] @ 0x108 │ │ │ │ vmul.f64 d15, d3, d13 │ │ │ │ vstr d5, [sp, #272] @ 0x110 │ │ │ │ vstr d6, [sp, #720] @ 0x2d0 │ │ │ │ vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #592] @ 0x250 │ │ │ │ vstr d15, [sp, #712] @ 0x2c8 │ │ │ │ - adds r2, r5, r2 │ │ │ │ - str r2, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r2, [sp, #588] @ 0x24c │ │ │ │ + add r2, r5 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #596] @ 0x254 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + str r2, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r2, [sp, #592] @ 0x250 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - str r2, [sp, #460] @ 0x1cc │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + add r2, r5 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #600] @ 0x258 │ │ │ │ - adds r2, r5, r2 │ │ │ │ - str r2, [sp, #456] @ 0x1c8 │ │ │ │ + str r2, [sp, #460] @ 0x1cc │ │ │ │ + ldr r2, [sp, #596] @ 0x254 │ │ │ │ + add r2, r5 │ │ │ │ vldr d3, [r2] │ │ │ │ - ldr r2, [sp, #604] @ 0x25c │ │ │ │ + str r2, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r2, [sp, #600] @ 0x258 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + add r2, r5 │ │ │ │ str r2, [sp, #452] @ 0x1c4 │ │ │ │ vadd.f64 d15, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ vadd.f64 d11, d4, d5 │ │ │ │ - ldr r2, [sp, #608] @ 0x260 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ + ldr r2, [sp, #604] @ 0x25c │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - adds r2, r5, r2 │ │ │ │ - str r2, [sp, #448] @ 0x1c0 │ │ │ │ + add r2, r5 │ │ │ │ vmul.f64 d14, d5, d13 │ │ │ │ vstr d11, [sp, #280] @ 0x118 │ │ │ │ vstr d15, [sp, #288] @ 0x120 │ │ │ │ + str r2, [sp, #448] @ 0x1c0 │ │ │ │ vstr d7, [sp, #736] @ 0x2e0 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #612] @ 0x264 │ │ │ │ vstr d14, [sp, #728] @ 0x2d8 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + ldr r2, [sp, #608] @ 0x260 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - str r2, [sp, #444] @ 0x1bc │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + add r2, r5 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #616] @ 0x268 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + str r2, [sp, #444] @ 0x1bc │ │ │ │ + ldr r2, [sp, #612] @ 0x264 │ │ │ │ + add r2, r5 │ │ │ │ str r2, [sp, #440] @ 0x1b8 │ │ │ │ vldr d3, [r2] │ │ │ │ - ldr r2, [sp, #604] @ 0x25c │ │ │ │ + ldr r2, [sp, #600] @ 0x258 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - adds r2, r6, r2 │ │ │ │ + add r2, r6 │ │ │ │ str r2, [sp, #436] @ 0x1b4 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d14, d7, d13 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #608] @ 0x260 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ vstr d1, [sp, #296] @ 0x128 │ │ │ │ - adds r2, r6, r2 │ │ │ │ + ldr r2, [sp, #604] @ 0x25c │ │ │ │ + add r2, r6 │ │ │ │ + vldr d6, [r2] │ │ │ │ str r2, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r2, [sp, #608] @ 0x260 │ │ │ │ vstr d5, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #612] @ 0x264 │ │ │ │ - adds r2, r6, r2 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ - str r2, [sp, #428] @ 0x1ac │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + add r2, r6 │ │ │ │ vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #616] @ 0x268 │ │ │ │ - adds r2, r6, r2 │ │ │ │ - str r2, [sp, #424] @ 0x1a8 │ │ │ │ + str r2, [sp, #428] @ 0x1ac │ │ │ │ + ldr r2, [sp, #612] @ 0x264 │ │ │ │ + add r2, r6 │ │ │ │ vldr d3, [r2] │ │ │ │ - ldr r2, [sp, #620] @ 0x26c │ │ │ │ + str r2, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r2, [sp, #616] @ 0x268 │ │ │ │ vsub.f64 d10, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + add r2, r5 │ │ │ │ str r2, [sp, #420] @ 0x1a4 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ vsub.f64 d9, d4, d10 │ │ │ │ - ldr r2, [sp, #624] @ 0x270 │ │ │ │ vadd.f64 d10, d4, d10 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + ldr r2, [sp, #620] @ 0x26c │ │ │ │ vmul.f64 d15, d7, d13 │ │ │ │ - str r2, [sp, #416] @ 0x1a0 │ │ │ │ - vmul.f64 d9, d9, d13 │ │ │ │ vstr d2, [sp, #304] @ 0x130 │ │ │ │ + add r2, r5 │ │ │ │ + vmul.f64 d9, d9, d13 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #628] @ 0x274 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + str r2, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r2, [sp, #624] @ 0x270 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - str r2, [sp, #412] @ 0x19c │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + add r2, r5 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #632] @ 0x278 │ │ │ │ - adds r2, r5, r2 │ │ │ │ - str r2, [sp, #408] @ 0x198 │ │ │ │ + str r2, [sp, #412] @ 0x19c │ │ │ │ + ldr r2, [sp, #628] @ 0x274 │ │ │ │ + add r2, r5 │ │ │ │ vldr d3, [r2] │ │ │ │ + str r2, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d4, d5, d13 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ vstr d3, [sp, #312] @ 0x138 │ │ │ │ - vstr d4, [sp, #752] @ 0x2f0 │ │ │ │ - vmul.f64 d6, d7, d13 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ vstr d5, [sp, #320] @ 0x140 │ │ │ │ + vmul.f64 d6, d7, d13 │ │ │ │ + vstr d4, [sp, #752] @ 0x2f0 │ │ │ │ vstr d6, [sp, #760] @ 0x2f8 │ │ │ │ - ldr r2, [sp, #620] @ 0x26c │ │ │ │ - adds r2, r6, r2 │ │ │ │ - str r2, [sp, #404] @ 0x194 │ │ │ │ + ldr r2, [sp, #616] @ 0x268 │ │ │ │ + add r2, r6 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #624] @ 0x270 │ │ │ │ - adds r2, r6, r2 │ │ │ │ - str r2, [sp, #400] @ 0x190 │ │ │ │ + str r2, [sp, #404] @ 0x194 │ │ │ │ + ldr r2, [sp, #620] @ 0x26c │ │ │ │ + add r2, r6 │ │ │ │ vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #628] @ 0x274 │ │ │ │ - adds r2, r6, r2 │ │ │ │ - str r2, [sp, #396] @ 0x18c │ │ │ │ + str r2, [sp, #400] @ 0x190 │ │ │ │ + ldr r2, [sp, #624] @ 0x270 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + add r2, r6 │ │ │ │ vldr d3, [r2] │ │ │ │ - ldr r2, [sp, #632] @ 0x278 │ │ │ │ - adds r2, r6, r2 │ │ │ │ - str r2, [sp, #392] @ 0x188 │ │ │ │ + str r2, [sp, #396] @ 0x18c │ │ │ │ + ldr r2, [sp, #628] @ 0x274 │ │ │ │ + add r2, r6 │ │ │ │ vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #636] @ 0x27c │ │ │ │ + str r2, [sp, #392] @ 0x188 │ │ │ │ + ldr r2, [sp, #632] @ 0x278 │ │ │ │ vsub.f64 d5, d3, d6 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ - adds r2, r6, r2 │ │ │ │ + add r2, r6 │ │ │ │ str r2, [sp, #388] @ 0x184 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vstr d2, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d1, d3, d13 │ │ │ │ vstr d4, [sp, #336] @ 0x150 │ │ │ │ vstr d7, [sp, #776] @ 0x308 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #640] @ 0x280 │ │ │ │ vstr d1, [sp, #768] @ 0x300 │ │ │ │ - adds r2, r6, r2 │ │ │ │ - str r2, [sp, #384] @ 0x180 │ │ │ │ + ldr r2, [sp, #800] @ 0x320 │ │ │ │ + add r2, r6 │ │ │ │ vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #644] @ 0x284 │ │ │ │ - adds r2, r6, r2 │ │ │ │ + str r2, [sp, #384] @ 0x180 │ │ │ │ + ldr r2, [sp, #636] @ 0x27c │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ - str r2, [sp, #380] @ 0x17c │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + add r2, r6 │ │ │ │ vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #800] @ 0x320 │ │ │ │ - adds r2, r6, r2 │ │ │ │ - str r2, [sp, #376] @ 0x178 │ │ │ │ + str r2, [sp, #380] @ 0x17c │ │ │ │ + ldr r2, [sp, #640] @ 0x280 │ │ │ │ + add r2, r6 │ │ │ │ vldr d4, [r2] │ │ │ │ - ldr r2, [sp, #636] @ 0x27c │ │ │ │ + str r2, [sp, #376] @ 0x178 │ │ │ │ + ldr r2, [sp, #632] @ 0x278 │ │ │ │ vsub.f64 d5, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + add r2, r5 │ │ │ │ str r2, [sp, #372] @ 0x174 │ │ │ │ vsub.f64 d4, d3, d5 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ vstr d5, [sp, #344] @ 0x158 │ │ │ │ vstr d4, [sp, #784] @ 0x310 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - vldr d2, [r2] │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - ldr r2, [sp, #640] @ 0x280 │ │ │ │ + vldr d2, [r2] │ │ │ │ vstr d0, [sp, #8] │ │ │ │ - adds r2, r5, r2 │ │ │ │ - str r2, [sp, #368] @ 0x170 │ │ │ │ + ldr r2, [sp, #800] @ 0x320 │ │ │ │ vstr d8, [sp, #32] │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ + add r2, r5 │ │ │ │ vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #644] @ 0x284 │ │ │ │ - adds r2, r5, r2 │ │ │ │ - str r2, [sp, #364] @ 0x16c │ │ │ │ + str r2, [sp, #368] @ 0x170 │ │ │ │ + ldr r2, [sp, #636] @ 0x27c │ │ │ │ vadd.f64 d1, d2, d6 │ │ │ │ vsub.f64 d2, d2, d6 │ │ │ │ + add r2, r5 │ │ │ │ vldr d5, [r2] │ │ │ │ - ldr r2, [sp, #800] @ 0x320 │ │ │ │ - adds r2, r5, r2 │ │ │ │ - str r2, [sp, #360] @ 0x168 │ │ │ │ + str r2, [sp, #364] @ 0x16c │ │ │ │ + ldr r2, [sp, #640] @ 0x280 │ │ │ │ + add r2, r5 │ │ │ │ vldr d3, [r2] │ │ │ │ + str r2, [sp, #360] @ 0x168 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ vadd.f64 d6, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vadd.f64 d3, d1, d6 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ @@ -49308,38 +50372,38 @@ │ │ │ │ vldr d0, [sp, #216] @ 0xd8 │ │ │ │ vstr d5, [r5] │ │ │ │ vadd.f64 d5, d8, d0 │ │ │ │ vldr d0, [sp, #248] @ 0xf8 │ │ │ │ vldr d8, [sp, #280] @ 0x118 │ │ │ │ vstr d5, [r6] │ │ │ │ vadd.f64 d5, d1, d2 │ │ │ │ - vldr d1, [sp, #296] @ 0x128 │ │ │ │ vldr d2, [sp, #88] @ 0x58 │ │ │ │ + vldr d1, [sp, #296] @ 0x128 │ │ │ │ vstr d5, [r1] │ │ │ │ vldr d5, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vldr d0, [sp, #104] @ 0x68 │ │ │ │ vstr d5, [r2] │ │ │ │ vadd.f64 d5, d0, d1 │ │ │ │ ldr r2, [sp, #824] @ 0x338 │ │ │ │ add r1, r2 │ │ │ │ vstr d5, [r1] │ │ │ │ vadd.f64 d5, d2, d8 │ │ │ │ add r1, ip │ │ │ │ vstr d5, [r1] │ │ │ │ ldr r1, [sp, #812] @ 0x32c │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ vldr d2, [sp, #80] @ 0x50 │ │ │ │ vldr d5, [sp, #264] @ 0x108 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ + add r2, r1 │ │ │ │ + vldr d1, [sp, #240] @ 0xf0 │ │ │ │ vldr d0, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d5, d2, d5 │ │ │ │ - add r2, r1 │ │ │ │ vldr d2, [sp, #304] @ 0x130 │ │ │ │ vldr d8, [sp, #312] @ 0x138 │ │ │ │ - vldr d1, [sp, #240] @ 0xf0 │ │ │ │ vstr d5, [r2] │ │ │ │ add r2, r1 │ │ │ │ vldr d5, [sp, #128] @ 0x80 │ │ │ │ ldr r1, [sp, #440] @ 0x1b8 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vldr d2, [sp, #184] @ 0xb8 │ │ │ │ vstr d5, [r2] │ │ │ │ @@ -49348,34 +50412,34 @@ │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vldr d0, [sp, #176] @ 0xb0 │ │ │ │ vstr d5, [r0] │ │ │ │ vadd.f64 d5, d0, d4 │ │ │ │ vldr d0, [sp, #136] @ 0x88 │ │ │ │ vstr d5, [r3] │ │ │ │ vadd.f64 d5, d2, d3 │ │ │ │ - vldr d2, [sp, #48] @ 0x30 │ │ │ │ add.w r3, lr, r7 │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ vstr d5, [fp] │ │ │ │ vadd.f64 d5, d0, d8 │ │ │ │ - vldr d8, [sp, #256] @ 0x100 │ │ │ │ vldr d0, [sp, #56] @ 0x38 │ │ │ │ + vldr d8, [sp, #256] @ 0x100 │ │ │ │ vstr d5, [sl] │ │ │ │ vadd.f64 d5, d2, d1 │ │ │ │ + vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ vldr d8, [r8, #-120] @ 0xffffff88 │ │ │ │ - vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vmla.f64 d2, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vldr d8, [sp, #192] @ 0xc0 │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vldr d1, [sp, #352] @ 0x160 │ │ │ │ vstr d2, [r1] │ │ │ │ - ldr r1, [sp, #424] @ 0x1a8 │ │ │ │ vldr d2, [sp, #168] @ 0xa8 │ │ │ │ + ldr r1, [sp, #424] @ 0x1a8 │ │ │ │ vstr d5, [r1] │ │ │ │ vadd.f64 d5, d8, d1 │ │ │ │ vldr d8, [sp, #344] @ 0x158 │ │ │ │ vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ ldr r0, [sp, #448] @ 0x1c0 │ │ │ │ vadd.f64 d0, d2, d8 │ │ │ │ vldr d8, [r8, #-120] @ 0xffffff88 │ │ │ │ @@ -49383,52 +50447,52 @@ │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vmla.f64 d2, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vldr d8, [sp, #224] @ 0xe0 │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vldr d1, [sp, #208] @ 0xd0 │ │ │ │ vstr d2, [r0] │ │ │ │ - ldr r0, [sp, #432] @ 0x1b0 │ │ │ │ vldr d2, [sp, #24] │ │ │ │ - vstr d5, [r0] │ │ │ │ + ldr r0, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d0, d2, d8 │ │ │ │ + vstr d5, [r0] │ │ │ │ vldr d5, [sp, #16] │ │ │ │ vldr d8, [r8, #-120] @ 0xffffff88 │ │ │ │ ldr r0, [sp, #444] @ 0x1bc │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vmla.f64 d2, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vldr d8, [sp, #144] @ 0x90 │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ - vldr d0, [sp, #320] @ 0x140 │ │ │ │ vldr d1, [sp, #152] @ 0x98 │ │ │ │ + vldr d0, [sp, #320] @ 0x140 │ │ │ │ vstr d2, [r2] │ │ │ │ add r2, r7 │ │ │ │ vldr d2, [sp, #336] @ 0x150 │ │ │ │ vstr d5, [r3] │ │ │ │ vadd.f64 d5, d8, d0 │ │ │ │ - vadd.f64 d0, d1, d2 │ │ │ │ + add r3, r7 │ │ │ │ vldr d8, [r8, #-120] @ 0xffffff88 │ │ │ │ + vadd.f64 d0, d1, d2 │ │ │ │ vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ - add r3, r7 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vmla.f64 d2, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vldr d8, [sp, #112] @ 0x70 │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vldr d1, [sp, #120] @ 0x78 │ │ │ │ - vadd.f64 d0, d1, d10 │ │ │ │ vstr d2, [r0] │ │ │ │ ldr r0, [sp, #428] @ 0x1ac │ │ │ │ + vadd.f64 d0, d1, d10 │ │ │ │ vstr d5, [r0] │ │ │ │ vadd.f64 d5, d8, d11 │ │ │ │ - vldr d8, [r8, #-120] @ 0xffffff88 │ │ │ │ vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ + vldr d8, [r8, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vmla.f64 d2, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vstr d2, [r1] │ │ │ │ ldr r1, [sp, #536] @ 0x218 │ │ │ │ vstr d5, [r1] │ │ │ │ @@ -49443,47 +50507,47 @@ │ │ │ │ vldr d1, [r8, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vmla.f64 d2, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vstr d2, [r1] │ │ │ │ vldr d2, [sp, #184] @ 0xb8 │ │ │ │ + ldr r1, [sp, #436] @ 0x1b4 │ │ │ │ vmls.f64 d2, d3, d12 │ │ │ │ vldr d3, [sp, #176] @ 0xb0 │ │ │ │ - vmls.f64 d3, d4, d12 │ │ │ │ - ldr r1, [sp, #436] @ 0x1b4 │ │ │ │ vstr d5, [r1] │ │ │ │ vldr d1, [r8, #-136] @ 0xffffff78 │ │ │ │ ldr r1, [sp, #464] @ 0x1d0 │ │ │ │ + vmls.f64 d3, d4, d12 │ │ │ │ vsub.f64 d5, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vsub.f64 d2, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vldr d3, [r8, #-144] @ 0xffffff70 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r1] │ │ │ │ ldr r1, [sp, #480] @ 0x1e0 │ │ │ │ vstr d5, [r1] │ │ │ │ - vldr d3, [r8, #-104] @ 0xffffff98 │ │ │ │ vldr d4, [r8, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r8, #-104] @ 0xffffff98 │ │ │ │ ldr r1, [sp, #416] @ 0x1a0 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #664] @ 0x298 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ - vldr d4, [sp, #208] @ 0xd0 │ │ │ │ vldr d6, [sp, #24] │ │ │ │ + vldr d4, [sp, #208] @ 0xd0 │ │ │ │ vstr d5, [r1] │ │ │ │ vldr d5, [sp, #16] │ │ │ │ - vmls.f64 d5, d4, d12 │ │ │ │ ldr r1, [sp, #400] @ 0x190 │ │ │ │ + vmls.f64 d5, d4, d12 │ │ │ │ vldr d4, [sp, #656] @ 0x290 │ │ │ │ vstr d7, [r1] │ │ │ │ vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #224] @ 0xe0 │ │ │ │ @@ -49492,2139 +50556,2237 @@ │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r2] │ │ │ │ - ldr r0, [sp, #540] @ 0x21c │ │ │ │ ldr r1, [sp, #520] @ 0x208 │ │ │ │ vstr d5, [r3] │ │ │ │ - vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ vldr d4, [r8, #-96] @ 0xffffffa0 │ │ │ │ - ldr r3, [sp, #544] @ 0x220 │ │ │ │ + vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ + ldrd r0, r3, [sp, #540] @ 0x21c │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r9] │ │ │ │ vldr d5, [sp, #112] @ 0x70 │ │ │ │ + vstr d7, [lr] │ │ │ │ + vldr d3, [r8, #-160] @ 0xffffff60 │ │ │ │ vmls.f64 d5, d11, d12 │ │ │ │ vldr d11, [sp, #120] @ 0x78 │ │ │ │ + vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ vmls.f64 d11, d10, d12 │ │ │ │ vldr d10, [sp, #88] @ 0x58 │ │ │ │ - vstr d7, [lr] │ │ │ │ - vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ - vldr d3, [r8, #-160] @ 0xffffff60 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ vadd.f64 d5, d9, d5 │ │ │ │ + vsub.f64 d7, d7, d9 │ │ │ │ vadd.f64 d2, d14, d11 │ │ │ │ vsub.f64 d6, d11, d14 │ │ │ │ vldr d14, [sp, #280] @ 0x118 │ │ │ │ - vsub.f64 d7, d7, d9 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmls.f64 d10, d14, d12 │ │ │ │ + vldr d14, [sp, #264] @ 0x108 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vldr d14, [sp, #264] @ 0x108 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r0] │ │ │ │ ldr r0, [sp, #524] @ 0x20c │ │ │ │ vstr d5, [r3] │ │ │ │ - vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ vldr d4, [r8, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #80] @ 0x50 │ │ │ │ + vnmls.f64 d7, d6, d4 │ │ │ │ vmls.f64 d3, d14, d12 │ │ │ │ vldr d14, [sp, #728] @ 0x2d8 │ │ │ │ - vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r1] │ │ │ │ ldr r1, [sp, #468] @ 0x1d4 │ │ │ │ - vsub.f64 d2, d3, d14 │ │ │ │ - vadd.f64 d6, d14, d3 │ │ │ │ vstr d7, [r0] │ │ │ │ vmov.f64 d7, d10 │ │ │ │ - vldr d10, [sp, #720] @ 0x2d0 │ │ │ │ vldr d1, [r8, #-136] @ 0xffffff78 │ │ │ │ + vsub.f64 d2, d3, d14 │ │ │ │ + vadd.f64 d6, d14, d3 │ │ │ │ + vldr d10, [sp, #720] @ 0x2d0 │ │ │ │ vldr d3, [r8, #-144] @ 0xffffff70 │ │ │ │ - vsub.f64 d5, d7, d10 │ │ │ │ - ldr r0, [sp, #484] @ 0x1e4 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ + ldr r0, [sp, #484] @ 0x1e4 │ │ │ │ + vsub.f64 d5, d7, d10 │ │ │ │ vadd.f64 d7, d10, d7 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r1] │ │ │ │ vstr d5, [r0] │ │ │ │ vldr d4, [r8, #-112] @ 0xffffff90 │ │ │ │ vldr d3, [r8, #-104] @ 0xffffff98 │ │ │ │ + vldr d11, [sp, #232] @ 0xe8 │ │ │ │ vldr d14, [sp, #296] @ 0x128 │ │ │ │ - ldr r1, [sp, #420] @ 0x1a4 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - ldr r2, [sp, #552] @ 0x228 │ │ │ │ + ldr r1, [sp, #420] @ 0x1a4 │ │ │ │ + ldrd r3, r2, [sp, #548] @ 0x224 │ │ │ │ + vldr d9, [sp, #248] @ 0xf8 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #104] @ 0x68 │ │ │ │ + vnmls.f64 d7, d6, d4 │ │ │ │ vmls.f64 d3, d14, d12 │ │ │ │ vldr d14, [sp, #304] @ 0x130 │ │ │ │ - ldr r3, [sp, #548] @ 0x224 │ │ │ │ - vnmls.f64 d7, d6, d4 │ │ │ │ - vldr d9, [sp, #248] @ 0xf8 │ │ │ │ - vldr d11, [sp, #232] @ 0xe8 │ │ │ │ vstr d5, [r1] │ │ │ │ ldr r1, [sp, #404] @ 0x194 │ │ │ │ - vsub.f64 d5, d3, d15 │ │ │ │ vstr d7, [r1] │ │ │ │ + vsub.f64 d5, d3, d15 │ │ │ │ vadd.f64 d7, d15, d3 │ │ │ │ vldr d3, [sp, #128] @ 0x80 │ │ │ │ - vmls.f64 d3, d14, d12 │ │ │ │ vldr d1, [r8, #-136] @ 0xffffff78 │ │ │ │ - vldr d14, [sp, #704] @ 0x2c0 │ │ │ │ ldr r1, [sp, #456] @ 0x1c8 │ │ │ │ + vmls.f64 d3, d14, d12 │ │ │ │ + vldr d14, [sp, #704] @ 0x2c0 │ │ │ │ vmov.f64 d6, d3 │ │ │ │ vldr d3, [sp, #744] @ 0x2e8 │ │ │ │ vsub.f64 d2, d6, d3 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ vldr d3, [r8, #-144] @ 0xffffff70 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vnmls.f64 d5, d2, d3 │ │ │ │ vmls.f64 d1, d11, d12 │ │ │ │ vldr d11, [sp, #680] @ 0x2a8 │ │ │ │ - vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r2] │ │ │ │ vstr d5, [r3] │ │ │ │ - vldr d3, [r8, #-104] @ 0xffffff98 │ │ │ │ vldr d4, [r8, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r8, #-104] @ 0xffffff98 │ │ │ │ ldr r3, [sp, #532] @ 0x214 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vldr d4, [sp, #64] @ 0x40 │ │ │ │ - vmls.f64 d4, d9, d12 │ │ │ │ vstr d5, [r3] │ │ │ │ vsub.f64 d5, d1, d14 │ │ │ │ + vmls.f64 d4, d9, d12 │ │ │ │ ldr r3, [sp, #528] @ 0x210 │ │ │ │ - vsub.f64 d2, d4, d11 │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d14, d1 │ │ │ │ - vldr d1, [r8, #-136] @ 0xffffff78 │ │ │ │ vldr d3, [r8, #-144] @ 0xffffff70 │ │ │ │ + vldr d1, [r8, #-136] @ 0xffffff78 │ │ │ │ + vsub.f64 d2, d4, d11 │ │ │ │ vadd.f64 d6, d11, d4 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r1] │ │ │ │ ldr r0, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d15, [sp, #216] @ 0xd8 │ │ │ │ ldr r1, [sp, #408] @ 0x198 │ │ │ │ - vldr d11, [sp, #312] @ 0x138 │ │ │ │ - vldr d14, [sp, #328] @ 0x148 │ │ │ │ vstr d5, [r0] │ │ │ │ - vldr d3, [r8, #-104] @ 0xffffff98 │ │ │ │ vldr d4, [r8, #-112] @ 0xffffff90 │ │ │ │ - ldr r0, [sp, #460] @ 0x1cc │ │ │ │ + vldr d3, [r8, #-104] @ 0xffffff98 │ │ │ │ + vldr d14, [sp, #328] @ 0x148 │ │ │ │ + vldr d11, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - vldr d15, [sp, #216] @ 0xd8 │ │ │ │ + ldr r0, [sp, #460] @ 0x1cc │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #776] @ 0x308 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vldr d4, [sp, #160] @ 0xa0 │ │ │ │ - vmls.f64 d4, d14, d12 │ │ │ │ vstr d5, [r1] │ │ │ │ vldr d5, [sp, #136] @ 0x88 │ │ │ │ - vmls.f64 d5, d11, d12 │ │ │ │ + vmls.f64 d4, d14, d12 │ │ │ │ ldr r1, [sp, #392] @ 0x188 │ │ │ │ + vmls.f64 d5, d11, d12 │ │ │ │ vldr d11, [sp, #752] @ 0x2f0 │ │ │ │ vstr d7, [r1] │ │ │ │ - vsub.f64 d2, d4, d11 │ │ │ │ vldr d1, [r8, #-136] @ 0xffffff78 │ │ │ │ + vsub.f64 d2, d4, d11 │ │ │ │ vadd.f64 d6, d11, d4 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ vldr d3, [r8, #-144] @ 0xffffff70 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r0] │ │ │ │ ldr r0, [sp, #476] @ 0x1dc │ │ │ │ vstr d5, [r0] │ │ │ │ - vldr d3, [r8, #-104] @ 0xffffff98 │ │ │ │ vldr d4, [r8, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r8, #-104] @ 0xffffff98 │ │ │ │ ldr r0, [sp, #412] @ 0x19c │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #672] @ 0x2a0 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vldr d6, [sp, #32] │ │ │ │ - vmls.f64 d6, d15, d12 │ │ │ │ vldr d4, [sp, #648] @ 0x288 │ │ │ │ vstr d5, [r0] │ │ │ │ - ldr r0, [sp, #396] @ 0x18c │ │ │ │ vldr d5, [sp, #200] @ 0xc8 │ │ │ │ + vmls.f64 d6, d15, d12 │ │ │ │ + ldr r0, [sp, #396] @ 0x18c │ │ │ │ vstr d7, [r0] │ │ │ │ - vsub.f64 d2, d6, d4 │ │ │ │ vldr d7, [sp, #8] │ │ │ │ + vsub.f64 d2, d6, d4 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vmls.f64 d7, d5, d12 │ │ │ │ vsub.f64 d5, d7, d3 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ vldr d3, [r8, #-144] @ 0xffffff70 │ │ │ │ vldr d1, [r8, #-136] @ 0xffffff78 │ │ │ │ + vldr d8, [sp, #72] @ 0x48 │ │ │ │ ldr r0, [sp, #836] @ 0x344 │ │ │ │ - vldr d9, [sp, #712] @ 0x2c8 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ + vldr d9, [sp, #712] @ 0x2c8 │ │ │ │ + ldr r1, [sp, #500] @ 0x1f4 │ │ │ │ add.w r3, r9, r0 │ │ │ │ + add.w r2, lr, r0 │ │ │ │ + vldr d11, [sp, #768] @ 0x300 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - add.w r2, lr, r0 │ │ │ │ ldr r0, [sp, #808] @ 0x328 │ │ │ │ vldr d1, [sp, #96] @ 0x60 │ │ │ │ - vldr d8, [sp, #72] @ 0x48 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ - ldr r1, [sp, #500] @ 0x1f4 │ │ │ │ - vldr d11, [sp, #768] @ 0x300 │ │ │ │ vstr d4, [r3] │ │ │ │ add r3, r0 │ │ │ │ vstr d5, [r2] │ │ │ │ add r2, r0 │ │ │ │ - vldr d3, [r8, #-104] @ 0xffffff98 │ │ │ │ vldr d4, [r8, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r8, #-104] @ 0xffffff98 │ │ │ │ ldr r0, [sp, #372] @ 0x174 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r3] │ │ │ │ vldr d5, [sp, #288] @ 0x120 │ │ │ │ - vmls.f64 d1, d5, d12 │ │ │ │ vstr d7, [r2] │ │ │ │ vldr d3, [r8, #-160] @ 0xffffff60 │ │ │ │ + vmls.f64 d1, d5, d12 │ │ │ │ ldr r2, [sp, #516] @ 0x204 │ │ │ │ vadd.f64 d5, d9, d1 │ │ │ │ vsub.f64 d7, d1, d9 │ │ │ │ vldr d9, [sp, #272] @ 0x110 │ │ │ │ vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ vmls.f64 d8, d9, d12 │ │ │ │ vldr d9, [sp, #736] @ 0x2e0 │ │ │ │ - vadd.f64 d2, d9, d8 │ │ │ │ - vsub.f64 d6, d8, d9 │ │ │ │ + vmov.f64 d6, d8 │ │ │ │ vldr d8, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d2, d9, d6 │ │ │ │ + vsub.f64 d6, d6, d9 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vldr d1, [sp, #152] @ 0x98 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r2] │ │ │ │ vstr d5, [r1] │ │ │ │ - vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ vldr d4, [r8, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r0] │ │ │ │ vldr d5, [sp, #320] @ 0x140 │ │ │ │ ldr r0, [sp, #388] @ 0x184 │ │ │ │ vmls.f64 d8, d5, d12 │ │ │ │ vstr d7, [r0] │ │ │ │ vadd.f64 d5, d11, d8 │ │ │ │ vsub.f64 d7, d8, d11 │ │ │ │ vldr d11, [sp, #336] @ 0x150 │ │ │ │ - vldr d9, [sp, #760] @ 0x2f8 │ │ │ │ vldr d3, [r8, #-160] @ 0xffffff60 │ │ │ │ + vldr d9, [sp, #760] @ 0x2f8 │ │ │ │ vmls.f64 d1, d11, d12 │ │ │ │ - ldr r3, [sp, #508] @ 0x1fc │ │ │ │ + vldr d10, [sp, #256] @ 0x100 │ │ │ │ ldr r1, [sp, #492] @ 0x1ec │ │ │ │ + ldr r3, [sp, #508] @ 0x1fc │ │ │ │ ldr r0, [sp, #364] @ 0x16c │ │ │ │ - vldr d10, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d2, d9, d1 │ │ │ │ vsub.f64 d6, d1, d9 │ │ │ │ vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vldr d1, [sp, #240] @ 0xf0 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r3] │ │ │ │ ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ vstr d5, [r1] │ │ │ │ - vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ vldr d4, [r8, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ ldr r1, [sp, #380] @ 0x17c │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #696] @ 0x2b8 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vldr d6, [sp, #56] @ 0x38 │ │ │ │ - vmls.f64 d6, d10, d12 │ │ │ │ vldr d4, [sp, #688] @ 0x2b0 │ │ │ │ vstr d5, [r0] │ │ │ │ + vmls.f64 d6, d10, d12 │ │ │ │ vstr d7, [r1] │ │ │ │ vldr d7, [sp, #48] @ 0x30 │ │ │ │ + ldr r1, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ vmls.f64 d7, d1, d12 │ │ │ │ vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - ldr r1, [sp, #360] @ 0x168 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vadd.f64 d5, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vldr d3, [r8, #-160] @ 0xffffff60 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vstr d4, [r3] │ │ │ │ ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ vstr d5, [r3] │ │ │ │ - vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ vldr d4, [r8, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ ldr r3, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r1] │ │ │ │ vstr d7, [r3] │ │ │ │ vldr d7, [sp, #192] @ 0xc0 │ │ │ │ + vldr d6, [sp, #168] @ 0xa8 │ │ │ │ vldr d1, [sp, #352] @ 0x160 │ │ │ │ vldr d8, [sp, #344] @ 0x158 │ │ │ │ - vldr d6, [sp, #168] @ 0xa8 │ │ │ │ + vldr d2, [r8, #-160] @ 0xffffff60 │ │ │ │ vmls.f64 d7, d1, d12 │ │ │ │ vldr d4, [sp, #784] @ 0x310 │ │ │ │ vmls.f64 d6, d8, d12 │ │ │ │ vldr d1, [r8, #-152] @ 0xffffff68 │ │ │ │ - vldr d2, [r8, #-160] @ 0xffffff60 │ │ │ │ - ldr r2, [sp, #512] @ 0x200 │ │ │ │ ldr r3, [sp, #368] @ 0x170 │ │ │ │ + ldr r2, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vldr d4, [sp, #792] @ 0x318 │ │ │ │ vadd.f64 d3, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vmul.f64 d4, d3, d1 │ │ │ │ vmla.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ vstr d4, [r2] │ │ │ │ ldr r2, [sp, #496] @ 0x1f0 │ │ │ │ vstr d5, [r2] │ │ │ │ - vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ vldr d4, [r8, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ ldr r2, [sp, #384] @ 0x180 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r3] │ │ │ │ ldr r3, [sp, #828] @ 0x33c │ │ │ │ + vstr d7, [r2] │ │ │ │ + ldr r2, [sp, #952] @ 0x3b8 │ │ │ │ add r5, r3 │ │ │ │ add r6, r3 │ │ │ │ - vstr d7, [r2] │ │ │ │ ldr r3, [sp, #804] @ 0x324 │ │ │ │ - ldr r2, [sp, #952] @ 0x3b8 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 32b50 │ │ │ │ + bne.w 34f28 │ │ │ │ add.w sp, sp, #844 @ 0x34c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -000338f0 : │ │ │ │ - ldr r2, [pc, #8] @ (338fc ) │ │ │ │ - ldr r1, [pc, #12] @ (33900 ) │ │ │ │ +00035cf0 : │ │ │ │ + ldr r2, [pc, #8] @ (35cfc ) │ │ │ │ + ldr r1, [pc, #12] @ (35d00 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b49c │ │ │ │ - strh r0, [r7, #52] @ 0x34 │ │ │ │ + bcs.n 35c70 │ │ │ │ movs r6, r0 │ │ │ │ - bl 153902 │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + bl d5d02 │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ mov r5, r2 │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ bx r3 │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [r0, #68] @ 0x44 │ │ │ │ mov r5, r1 │ │ │ │ + ldr r0, [r0, #68] @ 0x44 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ mov r6, r2 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ bx r3 │ │ │ │ mov r3, r0 │ │ │ │ - ldr r2, [pc, #48] @ (3396c ) │ │ │ │ - push {r4, lr} │ │ │ │ + ldr r2, [pc, #48] @ (35d84 ) │ │ │ │ mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + sub sp, #8 │ │ │ │ ldr r4, [r1, #0] │ │ │ │ ldr r1, [r3, #56] @ 0x38 │ │ │ │ add r2, pc │ │ │ │ - sub sp, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - beq.n 33964 │ │ │ │ - ldr r2, [pc, #32] @ (33970 ) │ │ │ │ + beq.n 35d7e │ │ │ │ + ldr r2, [pc, #32] @ (35d88 ) │ │ │ │ add r2, pc │ │ │ │ ldr r1, [r3, #64] @ 0x40 │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r1, [r3, #68] @ 0x44 │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #24] @ (33974 ) │ │ │ │ + ldr r1, [pc, #24] @ (35d8c ) │ │ │ │ ldr r3, [r3, #72] @ 0x48 │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r2, [pc, #16] @ (33978 ) │ │ │ │ + ldr r2, [pc, #16] @ (35d90 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 33950 │ │ │ │ - nop │ │ │ │ - @ instruction: 0xffbdffff │ │ │ │ - cmp r4, #26 │ │ │ │ + b.n 35d6a │ │ │ │ + @ instruction: 0xffa1ffff │ │ │ │ + ldrb r0, [r0, #29] │ │ │ │ movs r6, r0 │ │ │ │ - adds r3, #100 @ 0x64 │ │ │ │ + strh r2, [r1, #52] @ 0x34 │ │ │ │ movs r6, r0 │ │ │ │ - cmp r3, #254 @ 0xfe │ │ │ │ + ldrb r4, [r4, #28] │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ │ │ │ │ -000339a8 : │ │ │ │ +00035dd0 : │ │ │ │ ldr r3, [r1, #4] │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - ldr r4, [r3, #0] │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ sub sp, #8 │ │ │ │ + ldr r4, [r3, #0] │ │ │ │ cmp r4, #1 │ │ │ │ - beq.n 339bc │ │ │ │ - movs r4, #0 │ │ │ │ + beq.n 35df2 │ │ │ │ + mov.w r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #8 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [r1, #8] │ │ │ │ ldr r1, [r1, #0] │ │ │ │ cmp r1, #1 │ │ │ │ - bgt.n 339b4 │ │ │ │ + bgt.n 35de2 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ - cbz r1, 339de │ │ │ │ + cbz r1, 35e14 │ │ │ │ cmp r1, #4 │ │ │ │ - bne.n 339b4 │ │ │ │ + bne.n 35de2 │ │ │ │ ldrd r6, r1, [r5, #12] │ │ │ │ cmp r6, r1 │ │ │ │ - beq.n 339de │ │ │ │ + beq.n 35e14 │ │ │ │ ldr.w r1, [r2, #164] @ 0xa4 │ │ │ │ lsls r1, r1, #19 │ │ │ │ - bmi.n 339b4 │ │ │ │ + bmi.n 35de2 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ - ldr r0, [r0, #8] │ │ │ │ str r2, [sp, #4] │ │ │ │ + ldr r0, [r0, #8] │ │ │ │ blx b800 │ │ │ │ cmp r0, #0 │ │ │ │ - ble.n 339b4 │ │ │ │ + ble.n 35de2 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r0, r3 │ │ │ │ - bge.n 339b4 │ │ │ │ + bge.n 35de2 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 339b6 │ │ │ │ + beq.n 35de6 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldr.w r4, [r2, #164] @ 0xa4 │ │ │ │ ubfx r4, r4, #4, #1 │ │ │ │ eor.w r4, r4, #1 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #8 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ ldr.w r3, [r2, #164] @ 0xa4 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - mov r6, r0 │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r4, r1 │ │ │ │ - sub sp, #48 @ 0x30 │ │ │ │ mov r5, r2 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + mov r6, r0 │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ + sub sp, #48 @ 0x30 │ │ │ │ lsls r3, r3, #22 │ │ │ │ - bpl.n 33a2e │ │ │ │ + bpl.n 35e76 │ │ │ │ ldr.w r3, [r2, #160] @ 0xa0 │ │ │ │ cmp r3, #1 │ │ │ │ - bgt.w 33bbe │ │ │ │ + bgt.w 3600c │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ blx b270 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 33bbe │ │ │ │ + beq.w 3600c │ │ │ │ ldr.w r9, [r4, #4] │ │ │ │ ldr r0, [r6, #8] │ │ │ │ ldr.w r8, [r9, #4] │ │ │ │ mov r1, r8 │ │ │ │ blx b800 │ │ │ │ mov r1, r0 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl 95b80 │ │ │ │ - add r1, sp, #36 @ 0x24 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r8, r0 │ │ │ │ - add r3, sp, #44 @ 0x2c │ │ │ │ ldr r0, [r4, #8] │ │ │ │ + add r1, sp, #36 @ 0x24 │ │ │ │ + add r3, sp, #44 @ 0x2c │ │ │ │ add r2, sp, #40 @ 0x28 │ │ │ │ blx b5a4 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 33b1c │ │ │ │ + bne.n 35f64 │ │ │ │ str r5, [sp, #24] │ │ │ │ mov r0, r6 │ │ │ │ mov r2, r7 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ + str r1, [sp, #12] │ │ │ │ str r3, [sp, #20] │ │ │ │ add.w r3, r8, #2 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - strd r1, r3, [sp, #12] │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ + str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [r9, #12] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r8 │ │ │ │ ldr.w sl, [r6, #12] │ │ │ │ blx sl │ │ │ │ mov r6, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 33bb0 │ │ │ │ + beq.w 35ffa │ │ │ │ ldrd r1, r2, [r9, #8] │ │ │ │ mov r0, r8 │ │ │ │ mul.w r1, r7, r1 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ + mov sl, r0 │ │ │ │ + mov r0, r7 │ │ │ │ ldrd r1, r2, [r9, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ - mov sl, r0 │ │ │ │ + mul.w r2, r2, r8 │ │ │ │ str r3, [sp, #0] │ │ │ │ - mov r0, r7 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ blx af84 │ │ │ │ add.w r3, r4, #20 │ │ │ │ - str r3, [sp, #0] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, sl │ │ │ │ + str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx b998 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 33bb2 │ │ │ │ - ldr r2, [pc, #224] @ (33bcc ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #224] @ (33bd0 ) │ │ │ │ + beq.n 35ffe │ │ │ │ + ldr r2, [pc, #244] @ (3602c ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #244] @ (36030 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ mov r4, r0 │ │ │ │ add.w r0, r5, #8 │ │ │ │ add.w r2, r4, #8 │ │ │ │ - add.w r1, r6, #8 │ │ │ │ strd r5, r6, [r4, #64] @ 0x40 │ │ │ │ + add.w r1, r6, #8 │ │ │ │ str r7, [r4, #72] @ 0x48 │ │ │ │ blx b3c8 │ │ │ │ ldr r3, [r6, #52] @ 0x34 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ - add sp, #48 @ 0x30 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + b.n 36010 │ │ │ │ cmp r1, #4 │ │ │ │ - bne.n 33bc6 │ │ │ │ + bne.n 36024 │ │ │ │ str r5, [sp, #24] │ │ │ │ mov r0, r6 │ │ │ │ mov r2, r7 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ str r3, [sp, #20] │ │ │ │ add.w r3, r8, #2 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ str r3, [sp, #16] │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [r9, #8] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r8 │ │ │ │ ldr.w sl, [r6, #12] │ │ │ │ blx sl │ │ │ │ mov r6, r0 │ │ │ │ - cbz r0, 33bb0 │ │ │ │ - ldr.w r2, [r9, #12] │ │ │ │ + cbz r0, 35ffa │ │ │ │ + ldrd r1, r2, [r9, #8] │ │ │ │ mov r0, r8 │ │ │ │ - ldr.w r1, [r9, #8] │ │ │ │ mul.w r2, r7, r2 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ + mov sl, r0 │ │ │ │ + mov r0, r7 │ │ │ │ ldrd r1, r2, [r9, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ - mov sl, r0 │ │ │ │ + mul.w r1, r1, r8 │ │ │ │ str r3, [sp, #0] │ │ │ │ - mov r0, r7 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - mul.w r1, r1, r8 │ │ │ │ blx af84 │ │ │ │ add.w r3, r4, #20 │ │ │ │ - str r3, [sp, #0] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, sl │ │ │ │ + str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx b998 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ - cbz r0, 33bb2 │ │ │ │ - ldr r2, [pc, #52] @ (33bd4 ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #52] @ (33bd8 ) │ │ │ │ + cbz r0, 35ffe │ │ │ │ + ldr r2, [pc, #76] @ (36034 ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #72] @ (36038 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ mov r4, r0 │ │ │ │ - b.n 33afa │ │ │ │ - movs r6, #0 │ │ │ │ + b.n 35f46 │ │ │ │ + mov.w r6, #0 │ │ │ │ mov r0, r6 │ │ │ │ blx b6d0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #48 @ 0x30 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r3, #64] @ 0x40 │ │ │ │ udf #255 @ 0xff │ │ │ │ - mrc2 15, 0, pc, cr1, cr15, {7} │ │ │ │ - strh r2, [r2, #52] @ 0x34 │ │ │ │ + nop │ │ │ │ + stc2l 15, cr15, [r5, #1020] @ 0x3fc │ │ │ │ + bcs.n 360c0 │ │ │ │ movs r6, r0 │ │ │ │ - ldc2l 15, cr15, [r5, #-1020]! @ 0xfffffc04 │ │ │ │ - strh r6, [r3, #46] @ 0x2e │ │ │ │ + ldc2 15, cr15, [r7, #-1020]! @ 0xfffffc04 │ │ │ │ + bne.n 35f64 │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -00033bdc : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ - mov r5, r1 │ │ │ │ - ldr r1, [pc, #12] @ (33bf0 ) │ │ │ │ +0003603c : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r2 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ + ldr r1, [pc, #16] @ (3605c ) │ │ │ │ add r1, pc │ │ │ │ blx ae5c │ │ │ │ strd r5, r4, [r0, #8] │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ - strb r0, [r5, #15] │ │ │ │ - movs r6, r0 │ │ │ │ - │ │ │ │ -00033bf4 : │ │ │ │ - push {r4, lr} │ │ │ │ - mov r4, r2 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ + ittt hi │ │ │ │ + movhi r6, r0 │ │ │ │ + │ │ │ │ +00036060 : │ │ │ │ + strdhi r4, lr, [sp, #-8]! │ │ │ │ + movhi r4, r2 │ │ │ │ blx b194 │ │ │ │ str r4, [r0, #56] @ 0x38 │ │ │ │ pop {r4, pc} │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ + nop │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ mov r5, r3 │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ + ldrd r7, r2, [r6, #68] @ 0x44 │ │ │ │ ldr r4, [sp, #24] │ │ │ │ - ldr r2, [r6, #72] @ 0x48 │ │ │ │ - ldr r7, [r6, #68] @ 0x44 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ add.w r2, r5, r2, lsl #3 │ │ │ │ add.w r1, r1, r7, lsl #3 │ │ │ │ blx r3 │ │ │ │ ldr r3, [r6, #80] @ 0x50 │ │ │ │ cmp r3, #1 │ │ │ │ - ble.n 33c74 │ │ │ │ + ble.n 360f6 │ │ │ │ ldr r7, [r6, #76] @ 0x4c │ │ │ │ - adds r6, r3, #1 │ │ │ │ - asrs r6, r6, #1 │ │ │ │ + add.w r6, r3, #1 │ │ │ │ + mov.w r6, r6, asr #1 │ │ │ │ cmp r6, #1 │ │ │ │ - beq.n 33c74 │ │ │ │ + beq.n 360f6 │ │ │ │ cmp r7, #1 │ │ │ │ - bne.n 33c76 │ │ │ │ - lsls r1, r3, #3 │ │ │ │ + bne.n 36102 │ │ │ │ + mov.w r1, r3, lsl #3 │ │ │ │ add.w r2, r5, #8 │ │ │ │ - adds r3, r5, r1 │ │ │ │ add.w r0, r4, #8 │ │ │ │ - add r1, r4 │ │ │ │ + add.w r3, r5, r1 │ │ │ │ add.w r5, r5, r6, lsl #3 │ │ │ │ - vldr d4, [r2] │ │ │ │ + add r1, r4 │ │ │ │ vldmdb r1!, {d6} │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d4, [r2] │ │ │ │ vldmdb r3!, {d5} │ │ │ │ + vldr d7, [r0] │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstmia r2!, {d3} │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ cmp r2, r5 │ │ │ │ vstmia r0!, {d3} │ │ │ │ vstr d6, [r3] │ │ │ │ vstr d7, [r1] │ │ │ │ - bne.n 33c40 │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - subs r3, #1 │ │ │ │ - lsls r2, r7, #3 │ │ │ │ - adds r0, r5, r2 │ │ │ │ - adds r1, r4, r2 │ │ │ │ + bne.n 360c2 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + mov.w r2, r7, lsl #3 │ │ │ │ mul.w r3, r7, r3 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + add.w r0, r5, r2 │ │ │ │ + add.w r1, r4, r2 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ add r5, r3 │ │ │ │ add r3, r4 │ │ │ │ - movs r4, #1 │ │ │ │ + mov.w r4, #1 │ │ │ │ vldr d6, [r0] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d4, [r3] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ cmp r4, r6 │ │ │ │ + vldr d4, [r3] │ │ │ │ vldr d7, [r1] │ │ │ │ vldr d5, [r5] │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d3, [r0] │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ add r0, r2 │ │ │ │ vstr d3, [r1] │ │ │ │ add r1, r2 │ │ │ │ vstr d6, [r5] │ │ │ │ sub.w r5, r5, r2 │ │ │ │ vstr d7, [r3] │ │ │ │ sub.w r3, r3, r2 │ │ │ │ - bne.n 33c8a │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ + bne.n 36122 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ nop │ │ │ │ mov r2, r0 │ │ │ │ - push {r4} │ │ │ │ mov r0, r1 │ │ │ │ - ldr r4, [r1, #0] │ │ │ │ - ldr r1, [pc, #12] @ (33ce8 ) │ │ │ │ + ldr r1, [pc, #20] @ (36190 ) │ │ │ │ + str.w r4, [sp, #-4]! │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ ldr r3, [r2, #64] @ 0x40 │ │ │ │ - mov ip, r4 │ │ │ │ - ldr r2, [r2, #80] @ 0x50 │ │ │ │ add r1, pc │ │ │ │ + ldr r2, [r2, #80] @ 0x50 │ │ │ │ + mov ip, r4 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ bx ip │ │ │ │ - cmp r7, #252 @ 0xfc │ │ │ │ + nop │ │ │ │ + strh r2, [r3, #20] │ │ │ │ movs r6, r0 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - mov r9, r2 │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r5, r1 │ │ │ │ - ldr r2, [r3, #0] │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + mov r9, r2 │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #8 │ │ │ │ + ldr r2, [r3, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.w 33e1a │ │ │ │ + beq.w 362f6 │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 33e20 │ │ │ │ + bne.w 362fc │ │ │ │ ldr r3, [r1, #8] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ cmp r2, r3 │ │ │ │ - beq.w 33e20 │ │ │ │ + beq.w 362fc │ │ │ │ ldrd r0, r1, [r1, #12] │ │ │ │ ldrd r4, r2, [r5, #20] │ │ │ │ - subs r1, r1, r0 │ │ │ │ - subs r2, r2, r4 │ │ │ │ - movs r0, #2 │ │ │ │ - asrs r1, r1, #3 │ │ │ │ - asrs r2, r2, #3 │ │ │ │ + sub.w r1, r1, r0 │ │ │ │ + sub.w r2, r2, r4 │ │ │ │ + mov.w r2, r2, asr #3 │ │ │ │ + mov.w r0, #2 │ │ │ │ + mov.w r1, r1, asr #3 │ │ │ │ blx b4e0 │ │ │ │ ldr r1, [r5, #8] │ │ │ │ mov sl, r0 │ │ │ │ blx b008 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [r0, #0] │ │ │ │ cmp r0, #0 │ │ │ │ - ble.w 33e82 │ │ │ │ - movs r2, #0 │ │ │ │ + ble.w 36374 │ │ │ │ + mov.w r2, #0 │ │ │ │ mov r3, r8 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r2 │ │ │ │ ldr r4, [r3, #8] │ │ │ │ cmp r4, #0 │ │ │ │ - bge.n 33d62 │ │ │ │ + bge.n 36226 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ - negs r4, r4 │ │ │ │ - str r4, [r3, #8] │ │ │ │ + rsb r4, r4, #0 │ │ │ │ add.w ip, r1, #4294967295 @ 0xffffffff │ │ │ │ ldr r1, [r3, #12] │ │ │ │ - negs r1, r1 │ │ │ │ - str r1, [r3, #12] │ │ │ │ mls r7, ip, r4, r7 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ mls r6, ip, r1, r6 │ │ │ │ - adds r2, #1 │ │ │ │ - adds r3, #12 │ │ │ │ + strd r4, r1, [r3, #8] │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w r3, r3, #12 │ │ │ │ cmp r0, r2 │ │ │ │ - bne.n 33d44 │ │ │ │ - lsls r4, r7, #3 │ │ │ │ - lsls r3, r6, #3 │ │ │ │ - ldr r1, [r5, #20] │ │ │ │ - movs r0, #0 │ │ │ │ + bne.n 36204 │ │ │ │ + mov.w r4, r7, lsl #3 │ │ │ │ + mov.w r3, r6, lsl #3 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ + mov.w r0, #0 │ │ │ │ + ldr r1, [r5, #20] │ │ │ │ str r0, [sp, #0] │ │ │ │ - add r3, r1 │ │ │ │ + ldr r0, [r5, #4] │ │ │ │ add r2, r4 │ │ │ │ + add r3, r1 │ │ │ │ mov r1, r8 │ │ │ │ - ldr r0, [r5, #4] │ │ │ │ blx b438 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r9 │ │ │ │ blx b8b0 │ │ │ │ + mov r4, r0 │ │ │ │ mov r1, r8 │ │ │ │ - mov r9, r0 │ │ │ │ mov r0, sl │ │ │ │ blx aefc │ │ │ │ - cmp.w r9, #0 │ │ │ │ - beq.n 33e20 │ │ │ │ - ldr r2, [pc, #252] @ (33e98 ) │ │ │ │ - movs r0, #88 @ 0x58 │ │ │ │ - ldr r1, [pc, #252] @ (33e9c ) │ │ │ │ + cmp r4, #0 │ │ │ │ + beq.n 362fc │ │ │ │ + ldr r2, [pc, #288] @ (36388 ) │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ + ldr r1, [pc, #284] @ (3638c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b78c │ │ │ │ ldr r3, [r5, #4] │ │ │ │ - mov r4, r0 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.n 33e56 │ │ │ │ + beq.n 36344 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr r2, [r3, #12] │ │ │ │ - subs r3, r1, #1 │ │ │ │ + add.w r3, r1, #4294967295 @ 0xffffffff │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - lsls r0, r3, #3 │ │ │ │ - lsls r3, r3, #2 │ │ │ │ - vmov s12, r0 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ + mov.w r5, r3, lsl #3 │ │ │ │ + mov.w r3, r3, lsl #2 │ │ │ │ + vmov s12, r5 │ │ │ │ vmov s15, r3 │ │ │ │ vcvt.f64.s32 d6, s12 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - add.w r5, r9, #8 │ │ │ │ - strd r2, r1, [r4, #76] @ 0x4c │ │ │ │ - strd r7, r6, [r4, #68] @ 0x44 │ │ │ │ - add.w r6, r4, #8 │ │ │ │ - str.w r9, [r4, #64] @ 0x40 │ │ │ │ - ldmia r5!, {r0, r1, r2, r3} │ │ │ │ - stmia r6!, {r0, r1, r2, r3} │ │ │ │ - ldmia.w r5, {r0, r1, r2, r3} │ │ │ │ - stmia.w r6, {r0, r1, r2, r3} │ │ │ │ - mov r0, r4 │ │ │ │ - vldr d5, [r4, #32] │ │ │ │ + strd r4, r7, [r0, #64] @ 0x40 │ │ │ │ + strd r6, r2, [r0, #72] @ 0x48 │ │ │ │ + add.w r2, r4, #8 │ │ │ │ + ldrd r4, r5, [r4, #8] │ │ │ │ + strd r4, r5, [r0, #8] │ │ │ │ + ldrd r4, r5, [r2, #8] │ │ │ │ + str r1, [r0, #80] @ 0x50 │ │ │ │ + strd r4, r5, [r0, #16] │ │ │ │ + ldrd r4, r5, [r2, #16] │ │ │ │ + strd r4, r5, [r0, #24] │ │ │ │ + ldrd r4, r5, [r2, #24] │ │ │ │ + strd r4, r5, [r0, #32] │ │ │ │ + vldr d5, [r0, #32] │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r4, #8] │ │ │ │ + vldr d5, [r0, #8] │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vstr d5, [r4, #8] │ │ │ │ - vstr d7, [r4, #32] │ │ │ │ - add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + vstr d5, [r0, #8] │ │ │ │ + vstr d7, [r0, #32] │ │ │ │ + b.n 36300 │ │ │ │ ldr r2, [r1, #8] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ - cbz r2, 33e28 │ │ │ │ - movs r0, #0 │ │ │ │ + cbz r2, 36314 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ ldrd r0, r1, [r1, #12] │ │ │ │ ldrd r6, r2, [r3, #4] │ │ │ │ cmp r0, r1 │ │ │ │ ite hi │ │ │ │ subhi r4, r0, r1 │ │ │ │ subls r4, r1, r0 │ │ │ │ cmp r2, #0 │ │ │ │ + mov.w r4, r4, asr #3 │ │ │ │ it lt │ │ │ │ neglt r2, r2 │ │ │ │ - asrs r4, r4, #3 │ │ │ │ mul.w r2, r6, r2 │ │ │ │ cmp r2, r4 │ │ │ │ - ble.n 33e62 │ │ │ │ + ble.n 36352 │ │ │ │ ldr.w r3, [r9, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #29 │ │ │ │ - bmi.n 33e20 │ │ │ │ + bmi.n 362fc │ │ │ │ ldrd r4, r2, [r5, #20] │ │ │ │ - b.n 33d1c │ │ │ │ - vldr d7, [pc, #56] @ 33e90 │ │ │ │ - movs r1, #1 │ │ │ │ + b.n 361d0 │ │ │ │ + vldr d7, [pc, #56] @ 36380 │ │ │ │ + mov.w r1, #1 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ - b.n 33dd2 │ │ │ │ + b.n 362a6 │ │ │ │ ldrd r4, r2, [r5, #20] │ │ │ │ ldr r3, [r3, #12] │ │ │ │ cmp r4, r2 │ │ │ │ ite hi │ │ │ │ subhi r7, r4, r2 │ │ │ │ subls r7, r2, r4 │ │ │ │ cmp r3, #0 │ │ │ │ + mov.w r7, r7, asr #3 │ │ │ │ it lt │ │ │ │ neglt r3, r3 │ │ │ │ - asrs r7, r7, #3 │ │ │ │ mul.w r3, r6, r3 │ │ │ │ cmp r3, r7 │ │ │ │ - bgt.n 33e48 │ │ │ │ - b.n 33d1c │ │ │ │ - movs r3, #0 │ │ │ │ + bgt.n 36336 │ │ │ │ + b.n 361d0 │ │ │ │ + mov.w r3, #0 │ │ │ │ mov r4, r3 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r3 │ │ │ │ - b.n 33d6e │ │ │ │ - nop.w │ │ │ │ + b.n 3623a │ │ │ │ ... │ │ │ │ - mrc2 15, 2, pc, cr13, cr15, {7} │ │ │ │ - strh r2, [r6, #30] │ │ │ │ + ldc2l 15, cr15, [pc, #1020]! @ 36788 │ │ │ │ + ldmia r7!, {r2, r5} │ │ │ │ movs r6, r0 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ b.w ad64 │ │ │ │ nop │ │ │ │ │ │ │ │ -00033eb0 : │ │ │ │ - ldr r1, [pc, #24] @ (33ecc ) │ │ │ │ - push {r4, lr} │ │ │ │ +000363a0 : │ │ │ │ + ldr r1, [pc, #28] @ (363c0 ) │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r0, #8 │ │ │ │ add r1, pc │ │ │ │ - movs r0, #8 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - strb r2, [r4, #4] │ │ │ │ + pop {r2, r3, r5} │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r2 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ ldrd r4, r6, [r0, #68] @ 0x44 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ - subs r3, r6, #1 │ │ │ │ + add.w r3, r6, #4294967295 @ 0xffffffff │ │ │ │ cmp r3, #1 │ │ │ │ - ble.n 33f12 │ │ │ │ + ble.n 36412 │ │ │ │ cmp r4, #1 │ │ │ │ itt eq │ │ │ │ - addeq.w r3, r5, #8 │ │ │ │ addeq.w r2, r5, r6, lsl #3 │ │ │ │ - bne.n 33f14 │ │ │ │ - vldr d6, [r3] │ │ │ │ - adds r4, #1 │ │ │ │ + addeq.w r3, r5, #8 │ │ │ │ + bne.n 3641a │ │ │ │ vldmdb r2!, {d7} │ │ │ │ - subs r1, r6, r4 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + sub.w r1, r6, r4 │ │ │ │ + vldr d6, [r3] │ │ │ │ cmp r4, r1 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstmia r3!, {d5} │ │ │ │ vstr d7, [r2] │ │ │ │ - blt.n 33ef2 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + blt.n 363ee │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ mul.w r3, r4, r3 │ │ │ │ - lsls r0, r4, #3 │ │ │ │ - adds r1, r5, r0 │ │ │ │ - movs r2, #1 │ │ │ │ + mov.w r2, #1 │ │ │ │ + mov.w r0, r4, lsl #3 │ │ │ │ add.w r3, r5, r3, lsl #3 │ │ │ │ + add.w r1, r5, r0 │ │ │ │ vldr d7, [r1] │ │ │ │ - adds r2, #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + sub.w r4, r6, r2 │ │ │ │ vldr d6, [r3] │ │ │ │ - subs r4, r6, r2 │ │ │ │ cmp r2, r4 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r1] │ │ │ │ add r1, r0 │ │ │ │ vstr d7, [r3] │ │ │ │ sub.w r3, r3, r0 │ │ │ │ - blt.n 33f22 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - nop │ │ │ │ + blt.n 3642e │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ mov r2, r0 │ │ │ │ - push {r4} │ │ │ │ mov r0, r1 │ │ │ │ - ldr r4, [r1, #0] │ │ │ │ - ldr r1, [pc, #12] @ (33f64 ) │ │ │ │ + ldr r1, [pc, #20] @ (3647c ) │ │ │ │ + str.w r4, [sp, #-4]! │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ ldr r3, [r2, #64] @ 0x40 │ │ │ │ - mov ip, r4 │ │ │ │ - ldr r2, [r2, #72] @ 0x48 │ │ │ │ add r1, pc │ │ │ │ + ldr r2, [r2, #72] @ 0x48 │ │ │ │ + mov ip, r4 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ bx ip │ │ │ │ - cmp r5, #148 @ 0x94 │ │ │ │ + nop │ │ │ │ + ldrb r2, [r0, #31] │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r4, r2 │ │ │ │ - ldr.w r2, [r2, #164] @ 0xa4 │ │ │ │ movw r3, #32776 @ 0x8008 │ │ │ │ - sub sp, #12 │ │ │ │ + ldr.w r2, [r2, #164] @ 0xa4 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + sub sp, #8 │ │ │ │ tst r2, r3 │ │ │ │ - beq.n 33f80 │ │ │ │ - movs r0, #0 │ │ │ │ - add sp, #12 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + beq.n 364a6 │ │ │ │ + mov.w r0, #0 │ │ │ │ + add sp, #8 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ ldr r0, [r1, #4] │ │ │ │ mov r5, r1 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 33f7a │ │ │ │ + bne.n 36498 │ │ │ │ ldr r1, [r1, #8] │ │ │ │ ldr r6, [r1, #0] │ │ │ │ cmp r6, #0 │ │ │ │ - bne.n 33f7a │ │ │ │ + bne.n 36498 │ │ │ │ ldr r3, [r5, #20] │ │ │ │ cmp r3, #8 │ │ │ │ - bne.n 33f7a │ │ │ │ + bne.n 36498 │ │ │ │ str r6, [sp, #0] │ │ │ │ ldrd r2, r3, [r5, #12] │ │ │ │ blx b438 │ │ │ │ - mov r3, r6 │ │ │ │ mov r1, r0 │ │ │ │ + mov r3, r6 │ │ │ │ str r6, [sp, #0] │ │ │ │ - mov.w r2, #32768 @ 0x8000 │ │ │ │ mov r0, r4 │ │ │ │ + mov.w r2, #32768 @ 0x8000 │ │ │ │ blx b898 │ │ │ │ - mov r6, r0 │ │ │ │ + mov r4, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 33f7a │ │ │ │ - ldr r2, [pc, #104] @ (34024 ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #104] @ (34028 ) │ │ │ │ + beq.n 36498 │ │ │ │ + ldr r2, [pc, #124] @ (3655c ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #120] @ (36560 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - add.w r5, r6, #8 │ │ │ │ - mov r4, r0 │ │ │ │ - add.w ip, r0, #8 │ │ │ │ - ldr r7, [r3, #4] │ │ │ │ - ldr r3, [r3, #12] │ │ │ │ - str r7, [r0, #72] @ 0x48 │ │ │ │ - subs r7, #1 │ │ │ │ - strd r6, r3, [r0, #64] @ 0x40 │ │ │ │ - ldmia r5!, {r0, r1, r2, r3} │ │ │ │ - stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ - add.w r7, r7, r7, lsr #31 │ │ │ │ - ldmia.w r5, {r0, r1, r2, r3} │ │ │ │ - stmia.w ip, {r0, r1, r2, r3} │ │ │ │ - asrs r3, r7, #1 │ │ │ │ - vldr d7, [r4, #32] │ │ │ │ - mov r0, r4 │ │ │ │ - lsls r2, r3, #2 │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + add.w r1, r4, #8 │ │ │ │ + ldr r3, [r2, #4] │ │ │ │ + ldr r2, [r2, #12] │ │ │ │ + strd r4, r2, [r0, #64] @ 0x40 │ │ │ │ + ldrd r4, r5, [r4, #8] │ │ │ │ + str r3, [r0, #72] @ 0x48 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + add.w r3, r3, r3, lsr #31 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ + strd r4, r5, [r0, #8] │ │ │ │ + ldrd r4, r5, [r1, #8] │ │ │ │ + mov.w r2, r3, lsl #2 │ │ │ │ + mov.w r3, r3, lsl #1 │ │ │ │ vmov s12, r2 │ │ │ │ - lsls r3, r3, #1 │ │ │ │ + strd r4, r5, [r0, #16] │ │ │ │ + ldrd r4, r5, [r1, #16] │ │ │ │ + strd r4, r5, [r0, #24] │ │ │ │ + ldrd r4, r5, [r1, #24] │ │ │ │ vcvt.f64.s32 d6, s12 │ │ │ │ + strd r4, r5, [r0, #32] │ │ │ │ + vldr d7, [r0, #32] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r4, #8] │ │ │ │ - vstr d7, [r4, #32] │ │ │ │ + vldr d6, [r0, #8] │ │ │ │ + vstr d7, [r0, #32] │ │ │ │ vmov s15, r3 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vstr d6, [r4, #8] │ │ │ │ - b.n 33f7c │ │ │ │ - nop │ │ │ │ - vmaxnm.f32 , , │ │ │ │ - strh r4, [r4, #14] │ │ │ │ + vstr d6, [r0, #8] │ │ │ │ + b.n 3649c │ │ │ │ + mrc2 15, 6, pc, cr11, cr15, {7} │ │ │ │ + ldmia r4, {r2, r3, r4, r5, r7} │ │ │ │ movs r6, r0 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ b.w ad64 │ │ │ │ nop │ │ │ │ │ │ │ │ -0003403c : │ │ │ │ - ldr r1, [pc, #24] @ (34058 ) │ │ │ │ - push {r4, lr} │ │ │ │ +00036574 : │ │ │ │ + ldr r1, [pc, #28] @ (36594 ) │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r0, #8 │ │ │ │ add r1, pc │ │ │ │ - movs r0, #8 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - ldr r2, [r4, #120] @ 0x78 │ │ │ │ + rev16 r4, r4 │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - mov r5, r1 │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ - sub sp, #16 │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + mov r5, r1 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r1, [pc, #80] @ (340b8 ) │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + sub sp, #16 │ │ │ │ + ldr r1, [pc, #84] @ (36600 ) │ │ │ │ str r3, [sp, #8] │ │ │ │ - add r1, pc │ │ │ │ ldr r3, [r0, #96] @ 0x60 │ │ │ │ + add r1, pc │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r0, #92] @ 0x5c │ │ │ │ str r3, [sp, #0] │ │ │ │ + ldr r6, [r5, #0] │ │ │ │ ldrd r2, r3, [r0, #76] @ 0x4c │ │ │ │ mov r0, r5 │ │ │ │ - ldr r6, [r5, #0] │ │ │ │ blx r6 │ │ │ │ ldrd r3, r2, [r4, #64] @ 0x40 │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 34092 │ │ │ │ - ldr r1, [pc, #52] @ (340bc ) │ │ │ │ + beq.n 365d4 │ │ │ │ + ldr r1, [pc, #56] @ (36604 ) │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ add r1, pc │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ ldr r2, [r4, #100] @ 0x64 │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 340a8 │ │ │ │ + beq.n 365ea │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 340a8 │ │ │ │ - ldr r1, [pc, #32] @ (340c0 ) │ │ │ │ + beq.n 365ea │ │ │ │ + ldr r1, [pc, #36] @ (36608 ) │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ add r1, pc │ │ │ │ blx r3 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ - movs r1, #41 @ 0x29 │ │ │ │ + mov.w r1, #41 @ 0x29 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #16 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ bx r3 │ │ │ │ - nop │ │ │ │ - cmp r4, #154 @ 0x9a │ │ │ │ + ldrb r6, [r2, #26] │ │ │ │ movs r6, r0 │ │ │ │ - movs r6, #160 @ 0xa0 │ │ │ │ + ldrb r6, [r3, #2] │ │ │ │ movs r6, r0 │ │ │ │ - movs r6, #136 @ 0x88 │ │ │ │ + ldrb r6, [r0, #2] │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #100] @ 0x64 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + ldrd r4, r3, [r0, #76] @ 0x4c │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r0 │ │ │ │ - ldr r3, [r0, #80] @ 0x50 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #28 │ │ │ │ - ldr r4, [r0, #76] @ 0x4c │ │ │ │ ldr r7, [r0, #92] @ 0x5c │ │ │ │ - mov r9, r1 │ │ │ │ add.w r8, r4, #4294967295 @ 0xffffffff │ │ │ │ - str r3, [sp, #4] │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - mov r0, r3 │ │ │ │ + strd r4, r3, [sp] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r2, [sp, #8] │ │ │ │ - str r4, [sp, #0] │ │ │ │ + mov r0, r3 │ │ │ │ str r3, [sp, #12] │ │ │ │ blx b46c │ │ │ │ + cmp.w r8, #0 │ │ │ │ ldr r2, [r6, #84] @ 0x54 │ │ │ │ mov r5, r0 │ │ │ │ - cmp.w r8, #0 │ │ │ │ - ble.n 3415e │ │ │ │ - mov sl, r0 │ │ │ │ + ble.n 366c0 │ │ │ │ rsb fp, r2, #92672 @ 0x16a00 │ │ │ │ - str r5, [sp, #16] │ │ │ │ + mov.w r0, #1 │ │ │ │ + strd r5, r6, [sp, #16] │ │ │ │ add.w fp, fp, #9 │ │ │ │ - str r6, [sp, #20] │ │ │ │ - movs r0, #1 │ │ │ │ - mov r6, sl │ │ │ │ + mov r6, r5 │ │ │ │ ldr r5, [sp, #0] │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ mov sl, r2 │ │ │ │ - b.n 34138 │ │ │ │ + b.n 36698 │ │ │ │ mul.w r0, r0, sl │ │ │ │ mov r1, r5 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ cmp r4, r8 │ │ │ │ mov r0, r1 │ │ │ │ - beq.n 3415a │ │ │ │ + beq.n 366bc │ │ │ │ mul.w r2, r0, r7 │ │ │ │ - adds r4, #1 │ │ │ │ cmp r0, fp │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w r2, r9, r2, lsl #3 │ │ │ │ vldr d7, [r2] │ │ │ │ vstmia r6!, {d7} │ │ │ │ - ble.n 34128 │ │ │ │ + ble.n 36688 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, sl │ │ │ │ blx b4b0 │ │ │ │ cmp r4, r8 │ │ │ │ - bne.n 34138 │ │ │ │ + bne.n 36698 │ │ │ │ ldrd r5, r6, [sp, #16] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, r8 │ │ │ │ - ble.n 34176 │ │ │ │ - adds r2, r3, #1 │ │ │ │ + ble.n 366e0 │ │ │ │ + add.w r2, r3, #1 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ - movs r1, #0 │ │ │ │ add.w r0, r5, r8, lsl #3 │ │ │ │ - subs r2, r2, r3 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r1, #0 │ │ │ │ + sub.w r2, r2, r3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ blx b554 │ │ │ │ ldr r0, [r6, #64] @ 0x40 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r5 │ │ │ │ ldr r7, [r6, #96] @ 0x60 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ - vldr d2, [r9] │ │ │ │ vldr d7, [r5] │ │ │ │ + vldr d2, [r9] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr.w ip, [r6, #72] @ 0x48 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vstr d7, [r3] │ │ │ │ vldr d7, [r5] │ │ │ │ vldr d6, [ip] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - cmp r3, #3 │ │ │ │ add.w r4, r3, r3, lsr #31 │ │ │ │ + cmp r3, #3 │ │ │ │ it le │ │ │ │ movle r2, #8 │ │ │ │ mov.w r4, r4, asr #1 │ │ │ │ vstr d7, [r5] │ │ │ │ - ble.n 34204 │ │ │ │ + ble.n 36776 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add.w lr, ip, #8 │ │ │ │ add.w r1, r5, #8 │ │ │ │ add.w r0, ip, r3 │ │ │ │ - adds r2, r5, r3 │ │ │ │ - movs r3, #1 │ │ │ │ + add.w r2, r5, r3 │ │ │ │ + mov.w r3, #1 │ │ │ │ vldmdb r2!, {d5} │ │ │ │ - adds r3, #1 │ │ │ │ - vldmdb r0!, {d7} │ │ │ │ + add.w r3, r3, #1 │ │ │ │ cmp r3, r4 │ │ │ │ + vldmdb r0!, {d7} │ │ │ │ vldr d3, [r1] │ │ │ │ vldmia lr!, {d4} │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ + vmla.f64 d7, d4, d5 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vstmia r1!, {d5} │ │ │ │ vstr d6, [r2] │ │ │ │ - blt.n 341cc │ │ │ │ - lsls r2, r4, #3 │ │ │ │ - adds r3, r5, r2 │ │ │ │ + blt.n 3673a │ │ │ │ + mov.w r2, r4, lsl #3 │ │ │ │ + add.w r3, r5, r2 │ │ │ │ add ip, r2 │ │ │ │ ldr r0, [r6, #68] @ 0x44 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r5 │ │ │ │ - str r3, [sp, #16] │ │ │ │ vldr d7, [r3] │ │ │ │ + str r3, [sp, #16] │ │ │ │ vldr d6, [ip] │ │ │ │ ldr.w r9, [r0, #56] @ 0x38 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3] │ │ │ │ vldr d7, [r5] │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vstr d7, [r5] │ │ │ │ blx r9 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldrd r0, r1, [r5] │ │ │ │ + ldr r6, [r6, #88] @ 0x58 │ │ │ │ add.w r2, r3, r7, lsl #3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ - ldr r6, [r6, #88] @ 0x58 │ │ │ │ + strd r0, r1, [r2] │ │ │ │ cmp r3, r8 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - strd r0, r1, [r2] │ │ │ │ - beq.n 342ba │ │ │ │ + beq.n 36844 │ │ │ │ cmp.w r8, #1 │ │ │ │ - ble.n 342ae │ │ │ │ + ble.n 36826 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add.w r9, r5, #8 │ │ │ │ rsb fp, r6, #92672 @ 0x16a00 │ │ │ │ mov r0, r6 │ │ │ │ - add r3, r5 │ │ │ │ + add.w fp, fp, #9 │ │ │ │ str r5, [sp, #4] │ │ │ │ + mov.w r4, #1 │ │ │ │ + add r3, r5 │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ mov sl, r3 │ │ │ │ mov r3, r9 │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ mov r9, r6 │ │ │ │ - add.w fp, fp, #9 │ │ │ │ - movs r4, #1 │ │ │ │ mov r6, r3 │ │ │ │ - b.n 34282 │ │ │ │ + b.n 367f8 │ │ │ │ ldr r1, [sp, #0] │ │ │ │ mul.w r0, r0, r9 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ cmp r4, r8 │ │ │ │ mov r0, r1 │ │ │ │ - beq.n 342ac │ │ │ │ + beq.n 36824 │ │ │ │ vldmia r6!, {d6} │ │ │ │ mul.w r2, r0, r7 │ │ │ │ - vldmdb sl!, {d7} │ │ │ │ - adds r4, #1 │ │ │ │ cmp r0, fp │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + vldmdb sl!, {d7} │ │ │ │ add.w r2, r5, r2, lsl #3 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r2] │ │ │ │ - ble.n 34272 │ │ │ │ + ble.n 367e8 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ mov r1, r9 │ │ │ │ blx b4b0 │ │ │ │ cmp r4, r8 │ │ │ │ - bne.n 34282 │ │ │ │ + bne.n 367f8 │ │ │ │ ldr r5, [sp, #4] │ │ │ │ mov r0, r5 │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b5bc │ │ │ │ ldr r2, [sp, #4] │ │ │ │ rsb r9, r6, #92672 @ 0x16a00 │ │ │ │ add.w r9, r9, #9 │ │ │ │ cmp r2, #3 │ │ │ │ - ble.n 343b0 │ │ │ │ + ble.n 3693e │ │ │ │ ldr r2, [sp, #12] │ │ │ │ add.w fp, r5, #8 │ │ │ │ - strd r3, r5, [sp, #12] │ │ │ │ mov r0, r6 │ │ │ │ - add r2, r5 │ │ │ │ mov.w r8, #1 │ │ │ │ + strd r3, r5, [sp, #12] │ │ │ │ + add r2, r5 │ │ │ │ mov r5, fp │ │ │ │ - mov sl, r2 │ │ │ │ ldr.w fp, [sp, #8] │ │ │ │ - b.n 342f4 │ │ │ │ + mov sl, r2 │ │ │ │ + b.n 3687e │ │ │ │ ldr r1, [sp, #0] │ │ │ │ mul.w r0, r6, r0 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ cmp r8, r4 │ │ │ │ mov r0, r1 │ │ │ │ - bge.n 34320 │ │ │ │ + bge.n 368aa │ │ │ │ vldmia r5!, {d6} │ │ │ │ mul.w r2, r0, r7 │ │ │ │ - vldmdb sl!, {d7} │ │ │ │ - add.w r8, r8, #1 │ │ │ │ cmp r0, r9 │ │ │ │ + add.w r8, r8, #1 │ │ │ │ + vldmdb sl!, {d7} │ │ │ │ add.w r2, fp, r2, lsl #3 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r2] │ │ │ │ - ble.n 342e4 │ │ │ │ + ble.n 3686e │ │ │ │ ldr r2, [sp, #0] │ │ │ │ mov r1, r6 │ │ │ │ blx b4b0 │ │ │ │ cmp r8, r4 │ │ │ │ - blt.n 342f4 │ │ │ │ + blt.n 3687e │ │ │ │ ldrd r3, r5, [sp, #12] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + cmp r0, r9 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ ldrd sl, fp, [r3] │ │ │ │ mul.w r3, r0, r7 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ - cmp r0, r9 │ │ │ │ add.w r3, r2, r3, lsl #3 │ │ │ │ strd sl, fp, [r3] │ │ │ │ - bgt.n 343a6 │ │ │ │ + bgt.n 36934 │ │ │ │ ldr r1, [sp, #0] │ │ │ │ mul.w r0, r6, r0 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r1 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, r4 │ │ │ │ - ble.n 342ae │ │ │ │ - sub.w r8, r3, r4 │ │ │ │ + ble.n 36826 │ │ │ │ add.w sl, r5, r4, lsl #3 │ │ │ │ - add.w r8, r8, #1 │ │ │ │ + sub.w r8, r3, r4 │ │ │ │ str r5, [sp, #4] │ │ │ │ + add.w r8, r8, #1 │ │ │ │ ldr.w fp, [sp, #8] │ │ │ │ add.w r8, r5, r8, lsl #3 │ │ │ │ mov r5, r3 │ │ │ │ mov r3, sl │ │ │ │ mov sl, r6 │ │ │ │ mov r6, r3 │ │ │ │ - b.n 3437e │ │ │ │ + b.n 3690a │ │ │ │ ldr r1, [sp, #0] │ │ │ │ mul.w r0, r0, sl │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r1 │ │ │ │ cmp r5, r4 │ │ │ │ - beq.n 342ac │ │ │ │ + beq.n 36824 │ │ │ │ vldmia r6!, {d6} │ │ │ │ mul.w r2, r0, r7 │ │ │ │ - vldmdb r8!, {d7} │ │ │ │ - adds r4, #1 │ │ │ │ cmp r0, r9 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + vldmdb r8!, {d7} │ │ │ │ add.w r2, fp, r2, lsl #3 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d7, [r2] │ │ │ │ - ble.n 3436e │ │ │ │ + ble.n 368fa │ │ │ │ ldr r2, [sp, #0] │ │ │ │ mov r1, sl │ │ │ │ blx b4b0 │ │ │ │ - b.n 3437a │ │ │ │ + b.n 36906 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ mov r1, r6 │ │ │ │ blx b4b0 │ │ │ │ - b.n 34348 │ │ │ │ + b.n 368d4 │ │ │ │ mov r0, r6 │ │ │ │ - movs r4, #2 │ │ │ │ - b.n 34326 │ │ │ │ + mov.w r4, #2 │ │ │ │ + b.n 368b2 │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r0 │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8} │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #100] @ 0x64 │ │ │ │ mov r1, r5 │ │ │ │ blx ad68 │ │ │ │ - cbnz r5, 343f8 │ │ │ │ - ldr r1, [pc, #356] @ (34544 ) │ │ │ │ + cbnz r5, 369aa │ │ │ │ + ldr r1, [pc, #384] @ (36b00 ) │ │ │ │ mov fp, r5 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ add r1, pc │ │ │ │ blx b6dc │ │ │ │ str.w fp, [r4, #72] @ 0x48 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr r0, [r4, #76] @ 0x4c │ │ │ │ blx b7d8 │ │ │ │ ldr r2, [r4, #76] @ 0x4c │ │ │ │ str r0, [r4, #84] @ 0x54 │ │ │ │ - subs r1, r2, #2 │ │ │ │ + sub.w r1, r2, #2 │ │ │ │ blx ad80 │ │ │ │ + ldr.w r9, [r4, #76] @ 0x4c │ │ │ │ + mov r6, r0 │ │ │ │ + mov r2, r0 │ │ │ │ ldr r3, [r4, #100] @ 0x64 │ │ │ │ + str r6, [r4, #88] @ 0x58 │ │ │ │ + mov r0, r9 │ │ │ │ str r3, [sp, #16] │ │ │ │ - mov r2, r0 │ │ │ │ - ldrd r9, r3, [r4, #76] @ 0x4c │ │ │ │ + ldr r3, [r4, #80] @ 0x50 │ │ │ │ str r3, [sp, #12] │ │ │ │ - str r0, [r4, #88] @ 0x58 │ │ │ │ - mov r6, r0 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #20] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ mov r1, r3 │ │ │ │ - ldr r3, [pc, #296] @ (34548 ) │ │ │ │ - mov r0, r9 │ │ │ │ + ldr r3, [pc, #300] @ (36b04 ) │ │ │ │ + str r1, [sp, #20] │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ blx af60 │ │ │ │ mov fp, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 343ea │ │ │ │ + bne.n 3698a │ │ │ │ ldr r7, [sp, #12] │ │ │ │ - lsls r3, r7, #3 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ mov r0, r3 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ blx b46c │ │ │ │ vmov s15, r7 │ │ │ │ mov fp, r0 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ vcvt.f64.s32 d8, s15 │ │ │ │ blx afc0 │ │ │ │ add.w r2, r9, #4294967295 @ 0xffffffff │ │ │ │ mov r8, r0 │ │ │ │ cmp r2, #0 │ │ │ │ str r2, [sp, #24] │ │ │ │ - ble.n 34532 │ │ │ │ + ble.n 36aee │ │ │ │ rsb r3, r6, #92672 @ 0x16a00 │ │ │ │ - strd fp, r4, [sp, #28] │ │ │ │ - adds r3, #9 │ │ │ │ - mov sl, fp │ │ │ │ add r1, sp, #40 @ 0x28 │ │ │ │ - movs r7, #0 │ │ │ │ - movs r5, #1 │ │ │ │ + add.w r3, r3, #9 │ │ │ │ + mov sl, fp │ │ │ │ + mov.w r7, #0 │ │ │ │ + mov.w r5, #1 │ │ │ │ + str r1, [sp, #8] │ │ │ │ + strd fp, r4, [sp, #28] │ │ │ │ mov r4, r3 │ │ │ │ mov fp, r2 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - b.n 34484 │ │ │ │ + b.n 36a44 │ │ │ │ mul.w r0, r5, r6 │ │ │ │ mov r1, r9 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ cmp r7, fp │ │ │ │ mov r5, r1 │ │ │ │ - beq.n 344ba │ │ │ │ + beq.n 36a7c │ │ │ │ ldr.w r3, [r8, #4] │ │ │ │ mov r1, r5 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ mov r0, r8 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ blx r3 │ │ │ │ - vldr d6, [sp, #48] @ 0x30 │ │ │ │ vldr d7, [sp, #40] @ 0x28 │ │ │ │ - adds r7, #1 │ │ │ │ cmp r5, r4 │ │ │ │ + vldr d6, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d6, d7, d8 │ │ │ │ vstmia sl!, {d6} │ │ │ │ - ble.n 34474 │ │ │ │ + ble.n 36a34 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r6 │ │ │ │ blx b4b0 │ │ │ │ cmp r7, fp │ │ │ │ mov r5, r0 │ │ │ │ - bne.n 34484 │ │ │ │ + bne.n 36a44 │ │ │ │ mov r0, r8 │ │ │ │ ldrd fp, r4, [sp, #28] │ │ │ │ blx aeec │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ cmp r3, r2 │ │ │ │ it gt │ │ │ │ movgt r0, r2 │ │ │ │ - ble.n 344e4 │ │ │ │ - subs r2, r3, r0 │ │ │ │ - movs r1, #0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + ble.n 36aac │ │ │ │ + sub.w r2, r3, r0 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ cmp r3, r0 │ │ │ │ it le │ │ │ │ movle r2, #8 │ │ │ │ add.w r0, fp, r0, lsl #3 │ │ │ │ blx b554 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r9, r3 │ │ │ │ - bgt.n 34508 │ │ │ │ + bgt.n 36ad0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r3, #1 │ │ │ │ - ble.n 34508 │ │ │ │ + ble.n 36ad0 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ add.w r3, fp, r3, lsl #3 │ │ │ │ add.w r5, fp, #8 │ │ │ │ add r2, fp │ │ │ │ ldrd r0, r1, [r3, #-8]! │ │ │ │ - strd r0, r1, [r2, #-8]! │ │ │ │ cmp r5, r3 │ │ │ │ - bne.n 344fc │ │ │ │ + strd r0, r1, [r2, #-8]! │ │ │ │ + bne.n 36ac4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ mov r2, fp │ │ │ │ mov r1, fp │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ - ldr r3, [pc, #56] @ (3454c ) │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ + ldr r3, [pc, #44] @ (36b08 ) │ │ │ │ mov r2, r6 │ │ │ │ - add r3, pc │ │ │ │ mov r0, r9 │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ + add r3, pc │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ blx b048 │ │ │ │ - str.w fp, [r4, #72] @ 0x48 │ │ │ │ - add sp, #60 @ 0x3c │ │ │ │ - vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 3698a │ │ │ │ blx aeec │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ it gt │ │ │ │ movgt r0, #0 │ │ │ │ - bgt.n 344d0 │ │ │ │ - b.n 34508 │ │ │ │ + bgt.n 36a92 │ │ │ │ + b.n 36ad0 │ │ │ │ nop │ │ │ │ - add r5, sp, #912 @ 0x390 │ │ │ │ - movs r6, r0 │ │ │ │ - add r5, sp, #664 @ 0x298 │ │ │ │ - movs r6, r0 │ │ │ │ - add r4, sp, #704 @ 0x2c0 │ │ │ │ - movs r6, r0 │ │ │ │ + str.w r0, [r4, r6] │ │ │ │ + @ instruction: 0xf7ee0006 │ │ │ │ + @ instruction: 0xf6e60006 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #28 │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 34568 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 36b48 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr r2, [r1, #8] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.n 34560 │ │ │ │ + bne.n 36b2c │ │ │ │ ldr r2, [r1, #20] │ │ │ │ cmp r2, #8 │ │ │ │ - bne.n 34560 │ │ │ │ + bne.n 36b2c │ │ │ │ mov sl, r0 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ str r1, [sp, #8] │ │ │ │ blx b1d0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 34560 │ │ │ │ + beq.n 36b2c │ │ │ │ ldr r1, [sp, #8] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ ldr.w fp, [r3, #4] │ │ │ │ cmp.w fp, #2 │ │ │ │ - ble.n 34560 │ │ │ │ + ble.n 36b2c │ │ │ │ ldr.w r2, [r7, #164] @ 0xa4 │ │ │ │ lsls r2, r2, #28 │ │ │ │ - bpl.n 345b4 │ │ │ │ + bpl.n 36b94 │ │ │ │ cmp.w fp, #32 │ │ │ │ - ble.n 34560 │ │ │ │ + ble.n 36b2c │ │ │ │ add.w r0, fp, #4294967295 @ 0xffffffff │ │ │ │ blx b874 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 34560 │ │ │ │ + beq.n 36b2c │ │ │ │ ldr r1, [sp, #8] │ │ │ │ ldr r3, [r1, #4] │ │ │ │ ldr.w fp, [r3, #4] │ │ │ │ - ldr r2, [r3, #8] │ │ │ │ - ldr r3, [r3, #12] │ │ │ │ - str r3, [sp, #12] │ │ │ │ - ldr.w r3, [sl, #8] │ │ │ │ - str r2, [sp, #16] │ │ │ │ + ldrd r2, r3, [r3, #8] │ │ │ │ + strd r3, r2, [sp, #12] │ │ │ │ add.w r2, fp, #4294967295 @ 0xffffffff │ │ │ │ + ldr.w r3, [sl, #8] │ │ │ │ mov r4, r2 │ │ │ │ str r2, [sp, #8] │ │ │ │ - cbz r3, 345e6 │ │ │ │ - ldr r5, [pc, #436] @ (34780 ) │ │ │ │ - lsls r4, r2, #1 │ │ │ │ - subs r4, #1 │ │ │ │ + cbz r3, 36bcc │ │ │ │ + ldr r5, [pc, #488] @ (36d94 ) │ │ │ │ + mov.w r4, r2, lsl #1 │ │ │ │ + add.w r4, r4, #4294967295 @ 0xffffffff │ │ │ │ add r5, pc │ │ │ │ - b.n 345d6 │ │ │ │ - adds r4, #1 │ │ │ │ + b.n 36bbc │ │ │ │ + add.w r4, r4, #1 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ blx b368 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 345d4 │ │ │ │ + beq.n 36bb8 │ │ │ │ lsls r3, r4, #31 │ │ │ │ - bmi.n 345d4 │ │ │ │ - lsls r0, r4, #3 │ │ │ │ - movs r5, #0 │ │ │ │ + bmi.n 36bb8 │ │ │ │ + mov.w r0, r4, lsl #3 │ │ │ │ + mov.w r5, #0 │ │ │ │ blx b46c │ │ │ │ - movs r2, #1 │ │ │ │ + mov.w r2, #1 │ │ │ │ mov r6, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ blx b4e0 │ │ │ │ - movs r2, #0 │ │ │ │ + mov.w r2, #0 │ │ │ │ mov r8, r0 │ │ │ │ mov r1, r2 │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ blx b4e0 │ │ │ │ - mov r3, r6 │ │ │ │ mov r1, r0 │ │ │ │ + mov r3, r6 │ │ │ │ + str r5, [sp, #0] │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r8 │ │ │ │ - str r5, [sp, #0] │ │ │ │ blx ae1c │ │ │ │ - mov r3, r5 │ │ │ │ mov r1, r0 │ │ │ │ - movs r2, #8 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r3, r5 │ │ │ │ str r5, [sp, #0] │ │ │ │ + mov.w r2, #8 │ │ │ │ + mov r0, r7 │ │ │ │ blx b898 │ │ │ │ mov r8, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 34762 │ │ │ │ - movs r2, #1 │ │ │ │ + beq.w 36d72 │ │ │ │ + mov.w r2, #1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ blx b4e0 │ │ │ │ - mov r2, r5 │ │ │ │ mov r9, r0 │ │ │ │ + mov r2, r5 │ │ │ │ mov r1, r5 │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ blx b4e0 │ │ │ │ - mov r3, r6 │ │ │ │ mov r1, r0 │ │ │ │ + mov r3, r6 │ │ │ │ + str r5, [sp, #0] │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r9 │ │ │ │ - str r5, [sp, #0] │ │ │ │ blx ae1c │ │ │ │ - mov r3, r5 │ │ │ │ mov r1, r0 │ │ │ │ - movs r2, #8 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r3, r5 │ │ │ │ str r5, [sp, #0] │ │ │ │ + mov.w r2, #8 │ │ │ │ + mov r0, r7 │ │ │ │ blx b898 │ │ │ │ mov r9, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 34762 │ │ │ │ - movs r2, #1 │ │ │ │ + beq.w 36d72 │ │ │ │ + mov.w r2, #1 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r2 │ │ │ │ blx b4e0 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r5 │ │ │ │ str r0, [sp, #20] │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ blx b4e0 │ │ │ │ - mov r3, r6 │ │ │ │ mov r1, r0 │ │ │ │ - mov r2, r6 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ + mov r3, r6 │ │ │ │ + mov r2, r6 │ │ │ │ str r5, [sp, #0] │ │ │ │ blx ae1c │ │ │ │ - movs r3, #2 │ │ │ │ mov r1, r0 │ │ │ │ - movs r2, #8 │ │ │ │ - mov r0, r7 │ │ │ │ + mov.w r3, #2 │ │ │ │ str r5, [sp, #0] │ │ │ │ + mov r0, r7 │ │ │ │ + mov.w r2, #8 │ │ │ │ blx b898 │ │ │ │ mov r7, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 34766 │ │ │ │ + beq.n 36d76 │ │ │ │ mov r0, r6 │ │ │ │ blx b5c0 │ │ │ │ - ldr r2, [pc, #224] @ (34784 ) │ │ │ │ - ldr r1, [pc, #228] @ (34788 ) │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ + ldr r2, [pc, #244] @ (36d98 ) │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ + ldr r1, [pc, #240] @ (36d9c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - str r3, [r0, #92] @ 0x5c │ │ │ │ mov r6, r0 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ add.w r2, r0, #8 │ │ │ │ - strd r5, fp, [r0, #72] @ 0x48 │ │ │ │ add.w r1, r9, #8 │ │ │ │ - strd r8, r9, [r0, #64] @ 0x40 │ │ │ │ - movs r5, #6 │ │ │ │ - str r7, [r0, #100] @ 0x64 │ │ │ │ - str r4, [r0, #80] @ 0x50 │ │ │ │ - str r3, [r0, #96] @ 0x60 │ │ │ │ add.w r0, r8, #8 │ │ │ │ + strd r8, r9, [r6, #64] @ 0x40 │ │ │ │ + strd r5, fp, [r6, #72] @ 0x48 │ │ │ │ + str r4, [r6, #80] @ 0x50 │ │ │ │ + str r3, [r6, #92] @ 0x5c │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + str r3, [r6, #96] @ 0x60 │ │ │ │ + str r7, [r6, #100] @ 0x64 │ │ │ │ blx b3c8 │ │ │ │ add.w r3, r4, r4, lsr #31 │ │ │ │ ldr.w r1, [sl, #8] │ │ │ │ - asrs r3, r3, #1 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ - subs r0, r3, #1 │ │ │ │ - vldr d6, [r6, #32] │ │ │ │ - lsls r3, r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ + add.w r0, r3, #4294967295 @ 0xffffffff │ │ │ │ + mov.w r3, r3, lsl #1 │ │ │ │ vldr d5, [r6, #8] │ │ │ │ - vldr d4, [r6, #16] │ │ │ │ - mla r4, r5, r0, r4 │ │ │ │ + add.w r5, r0, r0, lsl #1 │ │ │ │ + vldr d6, [r6, #32] │ │ │ │ + add.w r0, r1, r0, lsl #2 │ │ │ │ mul.w r2, r1, r2 │ │ │ │ + add.w r4, r4, r5, lsl #1 │ │ │ │ + add.w r0, r0, #2 │ │ │ │ + vldr d4, [r6, #16] │ │ │ │ add r4, fp │ │ │ │ add r4, r2 │ │ │ │ - vmov s14, r4 │ │ │ │ add r2, r3 │ │ │ │ - subs r3, #2 │ │ │ │ + sub.w r3, r3, #2 │ │ │ │ + vmov s14, r4 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vmov s12, r2 │ │ │ │ - add.w r2, r1, r0, lsl #2 │ │ │ │ + sub.w r2, fp, #2 │ │ │ │ + add r3, r2 │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ vcvt.f64.s32 d6, s12 │ │ │ │ - adds r2, #2 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vmov s11, r2 │ │ │ │ - sub.w r2, fp, #2 │ │ │ │ + vmov s11, r0 │ │ │ │ + sub.w r0, r2, r1 │ │ │ │ vcvt.f64.s32 d5, s11 │ │ │ │ - subs r0, r2, r1 │ │ │ │ - add r3, r2 │ │ │ │ - subs r3, r3, r1 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vmov s10, r0 │ │ │ │ mov r0, r6 │ │ │ │ - vcvt.f64.s32 d5, s10 │ │ │ │ vstr d4, [r6, #16] │ │ │ │ + vcvt.f64.s32 d5, s10 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ vstr d7, [r6, #32] │ │ │ │ vmov s14, r3 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r6, #8] │ │ │ │ - add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 36b30 │ │ │ │ mov.w r9, #0 │ │ │ │ mov r0, r6 │ │ │ │ blx b3b8 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ mov r0, r9 │ │ │ │ blx b6d0 │ │ │ │ mov r0, r8 │ │ │ │ blx b6d0 │ │ │ │ - b.n 34560 │ │ │ │ - ldr r1, [pc, #848] @ (34ad4 ) │ │ │ │ + b.n 36b2c │ │ │ │ + nop │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ movs r6, r0 │ │ │ │ - @ instruction: 0xfa37ffff │ │ │ │ - ldrb r4, [r1, #12] │ │ │ │ + ldr??.w pc, [pc, #-4095] @ 35d9d │ │ │ │ + stmia r5!, {r3} │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -0003478c : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +00036da0 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r5, [pc, #44] @ (347c0 ) │ │ │ │ - movs r0, #12 │ │ │ │ + mov.w r0, #12 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + ldr r5, [pc, #56] @ (36de8 ) │ │ │ │ add r5, pc │ │ │ │ mov r1, r5 │ │ │ │ blx ae5c │ │ │ │ - movs r3, #0 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ + mov.w r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [r1, #8] │ │ │ │ blx b598 │ │ │ │ mov r1, r5 │ │ │ │ - movs r0, #12 │ │ │ │ + mov.w r0, #12 │ │ │ │ blx ae5c │ │ │ │ - movs r3, #1 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + str r3, [r1, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w b594 │ │ │ │ - ldr r4, [r3, #4] │ │ │ │ + sxtb r0, r0 │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ - ldr r3, [r0, #72] @ 0x48 │ │ │ │ + ldrd r3, r6, [r0, #72] @ 0x48 │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ sub sp, #28 │ │ │ │ - ldr r6, [r0, #76] @ 0x4c │ │ │ │ ldr r7, [r0, #84] @ 0x54 │ │ │ │ - mov r4, r0 │ │ │ │ - mov r1, r6 │ │ │ │ str r3, [sp, #16] │ │ │ │ + mov r1, r6 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r0, [r0, #88] @ 0x58 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ str r1, [sp, #4] │ │ │ │ - ldr r1, [pc, #20] @ (347fc ) │ │ │ │ mov r2, r6 │ │ │ │ - ldr r3, [r4, #80] @ 0x50 │ │ │ │ mov r0, r5 │ │ │ │ + ldr r3, [r4, #80] @ 0x50 │ │ │ │ + ldr r1, [pc, #28] @ (36e3c ) │ │ │ │ str r3, [sp, #0] │ │ │ │ - add r1, pc │ │ │ │ mov r3, r7 │ │ │ │ ldr r4, [r5, #0] │ │ │ │ + add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #28 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + strb r2, [r0, #25] │ │ │ │ movs r6, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r3, r0 │ │ │ │ - ldr.w fp, [r0, #84] @ 0x54 │ │ │ │ - ldrd sl, r7, [r0, #64] @ 0x40 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldrd r8, r6, [r0, #92] @ 0x5c │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + ldrd sl, r7, [r0, #64] @ 0x40 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #20 │ │ │ │ - ldr r2, [r0, #80] @ 0x50 │ │ │ │ - mov r4, r1 │ │ │ │ + ldrd r2, fp, [r0, #80] @ 0x50 │ │ │ │ ldr r0, [r0, #88] @ 0x58 │ │ │ │ - str r2, [sp, #4] │ │ │ │ - str r3, [sp, #8] │ │ │ │ + strd r2, r3, [sp, #4] │ │ │ │ mul.w r0, r0, fp │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ blx b46c │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + ldrd r2, r3, [sp, #4] │ │ │ │ mov r9, r0 │ │ │ │ cmp r2, fp │ │ │ │ - blt.n 3486c │ │ │ │ - lsls r2, r6, #3 │ │ │ │ + blt.n 36ebe │ │ │ │ + mov.w r2, r6, lsl #3 │ │ │ │ mov r9, sl │ │ │ │ - mov.w r8, r8, lsl #3 │ │ │ │ mov r6, fp │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ mov sl, r0 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - str r3, [sp, #12] │ │ │ │ - mov r1, r4 │ │ │ │ + strd r2, r3, [sp, #8] │ │ │ │ ldr.w r3, [r9, #56] @ 0x38 │ │ │ │ + mov r1, r4 │ │ │ │ mov r2, sl │ │ │ │ mov r0, r9 │ │ │ │ + add r6, fp │ │ │ │ blx r3 │ │ │ │ ldr r3, [r7, #56] @ 0x38 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r7 │ │ │ │ - add r6, fp │ │ │ │ + add r4, r8 │ │ │ │ blx r3 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - add r4, r8 │ │ │ │ add r5, r3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, r6 │ │ │ │ - bge.n 34844 │ │ │ │ + bge.n 36e96 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r9, sl │ │ │ │ mov r0, r9 │ │ │ │ str r3, [sp, #4] │ │ │ │ blx b5c0 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r3, #72] @ 0x48 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r3, r0 │ │ │ │ - ldr.w fp, [r0, #84] @ 0x54 │ │ │ │ - ldrd r7, sl, [r0, #64] @ 0x40 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldrd r8, r6, [r0, #92] @ 0x5c │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + ldrd r7, sl, [r0, #64] @ 0x40 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #20 │ │ │ │ - ldr r2, [r0, #80] @ 0x50 │ │ │ │ - mov r4, r1 │ │ │ │ + ldrd r2, fp, [r0, #80] @ 0x50 │ │ │ │ ldr r0, [r0, #88] @ 0x58 │ │ │ │ - str r2, [sp, #4] │ │ │ │ - str r3, [sp, #8] │ │ │ │ + strd r2, r3, [sp, #4] │ │ │ │ mul.w r0, r0, fp │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ blx b46c │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + ldrd r2, r3, [sp, #4] │ │ │ │ mov r9, r0 │ │ │ │ cmp r2, fp │ │ │ │ - blt.n 348f4 │ │ │ │ - lsls r2, r6, #3 │ │ │ │ + blt.n 36f6a │ │ │ │ + mov.w r2, r6, lsl #3 │ │ │ │ mov r9, sl │ │ │ │ - mov.w r8, r8, lsl #3 │ │ │ │ mov r6, fp │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ mov sl, r0 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - str r3, [sp, #12] │ │ │ │ - mov r1, r4 │ │ │ │ + strd r2, r3, [sp, #8] │ │ │ │ ldr.w r3, [r9, #56] @ 0x38 │ │ │ │ + mov r1, r4 │ │ │ │ mov r2, sl │ │ │ │ mov r0, r9 │ │ │ │ + add r6, fp │ │ │ │ blx r3 │ │ │ │ ldr r3, [r7, #56] @ 0x38 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r7 │ │ │ │ - add r6, fp │ │ │ │ + add r4, r8 │ │ │ │ blx r3 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - add r4, r8 │ │ │ │ add r5, r3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, r6 │ │ │ │ - bge.n 348cc │ │ │ │ + bge.n 36f42 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r9, sl │ │ │ │ mov r0, r9 │ │ │ │ str r3, [sp, #4] │ │ │ │ blx b5c0 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r3, #72] @ 0x48 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #72] @ 0x48 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ ldr.w r3, [r2, #164] @ 0xa4 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ lsls r4, r3, #21 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ - bpl.n 34960 │ │ │ │ - movs r5, #0 │ │ │ │ + bpl.n 37014 │ │ │ │ + mov.w r5, #0 │ │ │ │ mov sl, r5 │ │ │ │ mov r8, r5 │ │ │ │ mov r0, r5 │ │ │ │ blx b3b8 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ mov r0, sl │ │ │ │ blx b6d0 │ │ │ │ mov r0, r8 │ │ │ │ blx b6d0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #84 @ 0x54 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r1, #8] │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cmp r3, #1 │ │ │ │ - bgt.n 3493a │ │ │ │ + bgt.n 36fd6 │ │ │ │ ldr.w r9, [r1, #4] │ │ │ │ ldr.w r3, [r9] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 3493a │ │ │ │ + bne.n 36fd6 │ │ │ │ + add r3, sp, #48 @ 0x30 │ │ │ │ add.w r8, sp, #44 @ 0x2c │ │ │ │ add r6, sp, #40 @ 0x28 │ │ │ │ - add r3, sp, #48 @ 0x30 │ │ │ │ mov r7, r2 │ │ │ │ mov r1, r6 │ │ │ │ mov r2, r8 │ │ │ │ str r3, [sp, #28] │ │ │ │ blx b5a4 │ │ │ │ ldr.w r0, [r9, #4] │ │ │ │ blx b328 │ │ │ │ - cbz r0, 3499e │ │ │ │ + cbz r0, 37052 │ │ │ │ ldr.w r3, [r7, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #17 │ │ │ │ - bmi.n 3493a │ │ │ │ - ldr.w sl, [pc, #684] @ 34c4c │ │ │ │ - movs r3, #2 │ │ │ │ + bmi.n 36fd6 │ │ │ │ + ldr.w sl, [pc, #708] @ 37318 │ │ │ │ + mov.w r3, #2 │ │ │ │ ldr.w r0, [r9, #4] │ │ │ │ str r3, [sp, #0] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ add sl, pc │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ mov r3, sl │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ blx b1e8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 3493a │ │ │ │ + bne.n 36fd6 │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.w 34be6 │ │ │ │ + beq.w 372b0 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ cmp r3, #4 │ │ │ │ - beq.w 34bda │ │ │ │ + beq.w 372a4 │ │ │ │ ldr.w r3, [r9, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - ble.n 3493a │ │ │ │ + ble.n 36fd6 │ │ │ │ ldr.w r3, [r7, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #15 │ │ │ │ - bmi.n 3493a │ │ │ │ + bmi.n 36fd6 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b7a4 │ │ │ │ - mov r2, r6 │ │ │ │ mov r9, r0 │ │ │ │ + ldr r0, [r4, #8] │ │ │ │ + mov r2, r6 │ │ │ │ mov r3, r8 │ │ │ │ add r1, sp, #36 @ 0x24 │ │ │ │ - ldr r0, [r4, #8] │ │ │ │ blx b5a4 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ - str r3, [sp, #12] │ │ │ │ mov r0, r9 │ │ │ │ - ldr r3, [pc, #600] @ (34c50 ) │ │ │ │ ldr r2, [r5, #8] │ │ │ │ - add r3, pc │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + ldr r3, [pc, #616] @ (3731c ) │ │ │ │ + add r3, pc │ │ │ │ ldr.w r2, [r3, r2, lsl #2] │ │ │ │ blx b844 │ │ │ │ - mov r6, r0 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ + mov r6, r0 │ │ │ │ mov r0, r9 │ │ │ │ blx aebc │ │ │ │ mov fp, r0 │ │ │ │ mul.w r0, r0, r6 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ blx b46c │ │ │ │ ldr r2, [sp, #12] │ │ │ │ - ldr r3, [r4, #4] │ │ │ │ mov r5, r0 │ │ │ │ + ldr r3, [r4, #4] │ │ │ │ cmp r2, #4 │ │ │ │ - beq.w 34b70 │ │ │ │ + beq.w 37234 │ │ │ │ ldr r1, [r3, #8] │ │ │ │ - movs r2, #1 │ │ │ │ + mov.w r2, #1 │ │ │ │ mov r0, r9 │ │ │ │ blx b4e0 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ mov r8, r0 │ │ │ │ mov r2, fp │ │ │ │ mov r0, r6 │ │ │ │ blx b4e0 │ │ │ │ add.w r3, r4, #20 │ │ │ │ - str r3, [sp, #0] │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [sp, #16] │ │ │ │ mov r0, r8 │ │ │ │ + str r3, [sp, #0] │ │ │ │ ldr r2, [r4, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ mov r3, r5 │ │ │ │ blx b998 │ │ │ │ - mov r1, r0 │ │ │ │ ldrd r3, r2, [r4, #12] │ │ │ │ + mov r1, r0 │ │ │ │ mov r0, r7 │ │ │ │ - subs r3, r3, r2 │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ clz r3, r3 │ │ │ │ - lsrs r3, r3, #5 │ │ │ │ - lsls r3, r3, #12 │ │ │ │ + mov.w r3, r3, lsr #5 │ │ │ │ + mov.w r3, r3, lsl #12 │ │ │ │ str r3, [sp, #0] │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ mov r2, r3 │ │ │ │ blx b898 │ │ │ │ mov r8, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 34bd2 │ │ │ │ + beq.w 3729c │ │ │ │ ldr r3, [r4, #4] │ │ │ │ mov r1, fp │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r0, r6 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [r3, #12] │ │ │ │ str r3, [sp, #4] │ │ │ │ - movs r3, #1 │ │ │ │ + mov.w r3, #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r9 │ │ │ │ blx af84 │ │ │ │ ldr r2, [r4, #16] │ │ │ │ mov r1, r5 │ │ │ │ blx b264 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r7 │ │ │ │ blx b8b0 │ │ │ │ mov sl, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 34940 │ │ │ │ + beq.w 36fde │ │ │ │ mov r0, r5 │ │ │ │ blx b5c0 │ │ │ │ - mov r1, r6 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ - bl 95b80 │ │ │ │ + mov r1, r6 │ │ │ │ + bl 9d2c0 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ mul.w r0, r6, r0 │ │ │ │ mul.w r5, r3, r0 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mul.w r3, r0, r3 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ str r3, [sp, #24] │ │ │ │ blx b3f0 │ │ │ │ mov r1, r6 │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r1 │ │ │ │ ldrd r1, r2, [sp, #40] @ 0x28 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r1, r0 │ │ │ │ ldrd r2, r0, [r4, #12] │ │ │ │ str r3, [sp, #0] │ │ │ │ @@ -51634,368 +52796,385 @@ │ │ │ │ ldr r0, [sp, #20] │ │ │ │ blx b998 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r7 │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 34940 │ │ │ │ + beq.w 36fde │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #4 │ │ │ │ - beq.n 34bcc │ │ │ │ - ldr r2, [pc, #324] @ (34c54 ) │ │ │ │ + beq.n 37296 │ │ │ │ + ldr r2, [pc, #332] @ (37320 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #324] @ (34c58 ) │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ + ldr r1, [pc, #332] @ (37324 ) │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - strd r5, r9, [r0, #72] @ 0x48 │ │ │ │ mov r4, r0 │ │ │ │ - str r3, [r0, #80] @ 0x50 │ │ │ │ add.w r1, sl, #8 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + add.w r0, r8, #8 │ │ │ │ add.w r7, r4, #8 │ │ │ │ + strd r8, sl, [r4, #64] @ 0x40 │ │ │ │ + strd r5, r9, [r4, #72] @ 0x48 │ │ │ │ + add.w r5, r5, #8 │ │ │ │ ldr.w r9, [sp, #28] │ │ │ │ - adds r5, #8 │ │ │ │ - strd r8, sl, [r0, #64] @ 0x40 │ │ │ │ + str r3, [r4, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ mov r2, r9 │ │ │ │ mul.w r3, r6, r3 │ │ │ │ - str r3, [r0, #92] @ 0x5c │ │ │ │ + str r3, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ - strd r6, fp, [r0, #84] @ 0x54 │ │ │ │ + strd r6, fp, [r4, #84] @ 0x54 │ │ │ │ mul.w r3, r6, r3 │ │ │ │ - str r3, [r0, #96] @ 0x60 │ │ │ │ - add.w r0, r8, #8 │ │ │ │ + str r3, [r4, #96] @ 0x60 │ │ │ │ blx b3c8 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ mov r1, r6 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r9 │ │ │ │ blx b220 │ │ │ │ mov r0, r4 │ │ │ │ - add sp, #84 @ 0x54 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 36ffc │ │ │ │ ldr r2, [r3, #12] │ │ │ │ - movs r1, #1 │ │ │ │ + mov.w r1, #1 │ │ │ │ mov r0, r9 │ │ │ │ blx b4e0 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r8, r0 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r6 │ │ │ │ blx b4e0 │ │ │ │ add.w r3, r4, #20 │ │ │ │ - str r3, [sp, #0] │ │ │ │ mov r1, r0 │ │ │ │ mov r2, r5 │ │ │ │ mov r0, r8 │ │ │ │ + str r3, [sp, #0] │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [r4, #16] │ │ │ │ blx b998 │ │ │ │ mov.w r3, #4096 @ 0x1000 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - movs r3, #0 │ │ │ │ mov r1, r0 │ │ │ │ - mov r2, r3 │ │ │ │ mov r0, r7 │ │ │ │ + str r3, [sp, #0] │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov r2, r3 │ │ │ │ blx b898 │ │ │ │ mov r8, r0 │ │ │ │ - cbz r0, 34bd2 │ │ │ │ - movs r3, #1 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + cbz r0, 3729c │ │ │ │ + mov.w r3, #1 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ mov r2, fp │ │ │ │ - ldr r3, [r4, #4] │ │ │ │ mov r0, r6 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + ldr r3, [r4, #4] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r9 │ │ │ │ blx af84 │ │ │ │ ldr r1, [r4, #12] │ │ │ │ mov r2, r5 │ │ │ │ - b.n 34a90 │ │ │ │ - ldr r2, [pc, #140] @ (34c5c ) │ │ │ │ + b.n 37154 │ │ │ │ + ldr r2, [pc, #144] @ (37328 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 34b12 │ │ │ │ + b.n 371d6 │ │ │ │ mov.w sl, #0 │ │ │ │ mov r8, sl │ │ │ │ - b.n 34940 │ │ │ │ + b.n 36fde │ │ │ │ ldr.w r3, [r7, #164] @ 0xa4 │ │ │ │ lsls r0, r3, #19 │ │ │ │ - bmi.w 349dc │ │ │ │ - b.n 3493a │ │ │ │ + bmi.w 37092 │ │ │ │ + b.n 36fd6 │ │ │ │ ldrd r0, r1, [r4, #4] │ │ │ │ blx b3d4 │ │ │ │ - cbnz r0, 34c10 │ │ │ │ + cbnz r0, 372da │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ - cbz r2, 34c10 │ │ │ │ + cbz r2, 372da │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr.w r0, [r9, #4] │ │ │ │ ldr.w r2, [sl, r2, lsl #2] │ │ │ │ blx b844 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r0, r3 │ │ │ │ - bne.w 3493a │ │ │ │ + bne.w 36fd6 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ cmp r3, #4 │ │ │ │ ldr.w r3, [r7, #164] @ 0xa4 │ │ │ │ - beq.n 34c3a │ │ │ │ + beq.n 37304 │ │ │ │ lsls r2, r3, #15 │ │ │ │ - bpl.w 349dc │ │ │ │ + bpl.w 37092 │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 3493a │ │ │ │ + bne.w 36fd6 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r0, [r3, #4] │ │ │ │ blx b328 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 349dc │ │ │ │ - b.n 3493a │ │ │ │ + beq.w 37092 │ │ │ │ + b.n 36fd6 │ │ │ │ lsls r1, r3, #15 │ │ │ │ - bpl.w 349dc │ │ │ │ + bpl.w 37092 │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 349dc │ │ │ │ - b.n 34c2a │ │ │ │ - mov r2, r1 │ │ │ │ - movs r6, r0 │ │ │ │ - cmp sl, r7 │ │ │ │ + bne.w 37092 │ │ │ │ + b.n 372f4 │ │ │ │ + nop │ │ │ │ + str r6, [sp, #584] @ 0x248 │ │ │ │ movs r6, r0 │ │ │ │ - stc2l 15, cr15, [sp], #1020 @ 0x3fc │ │ │ │ - strb r6, [r5, #26] │ │ │ │ + str r6, [sp, #264] @ 0x108 │ │ │ │ movs r6, r0 │ │ │ │ - ldc2 15, cr15, [r7], #1020 @ 0x3fc │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + stc2l 15, cr15, [r9], #-1020 @ 0xfffffc04 │ │ │ │ + it al │ │ │ │ + moval r6, r0 │ │ │ │ + mrrc2 15, 15, pc, r1, cr15 @ │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ │ │ │ │ -00034c80 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +00037358 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r5, [pc, #44] @ (34cb4 ) │ │ │ │ - movs r0, #12 │ │ │ │ + mov.w r0, #12 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + ldr r5, [pc, #56] @ (373a0 ) │ │ │ │ add r5, pc │ │ │ │ mov r1, r5 │ │ │ │ blx ae5c │ │ │ │ - movs r3, #0 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ + mov.w r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [r1, #8] │ │ │ │ blx b598 │ │ │ │ mov r1, r5 │ │ │ │ - movs r0, #12 │ │ │ │ + mov.w r0, #12 │ │ │ │ blx ae5c │ │ │ │ - movs r3, #1 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + str r3, [r1, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w b594 │ │ │ │ - str r4, [r6, #52] @ 0x34 │ │ │ │ + add r4, sp, #592 @ 0x250 │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -00034cb8 : │ │ │ │ - push {r4, r5, lr} │ │ │ │ +000373a4 : │ │ │ │ mov r1, r0 │ │ │ │ + str.w r4, [sp, #-12]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [pc, #60] @ (34cfc ) │ │ │ │ + ldr r0, [pc, #68] @ (373f4 ) │ │ │ │ + strd r5, lr, [sp, #4] │ │ │ │ sub sp, #12 │ │ │ │ - ldr r5, [pc, #60] @ (34d00 ) │ │ │ │ + ldr r5, [pc, #64] @ (373f8 ) │ │ │ │ add r0, pc │ │ │ │ blx b090 │ │ │ │ - ldr r3, [pc, #56] @ (34d04 ) │ │ │ │ + ldr r3, [pc, #60] @ (373fc ) │ │ │ │ add r5, pc │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ + str r3, [sp, #4] │ │ │ │ blx b090 │ │ │ │ - ldr r3, [pc, #44] @ (34d08 ) │ │ │ │ + ldr r3, [pc, #48] @ (37400 ) │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ + str r3, [sp, #4] │ │ │ │ blx b090 │ │ │ │ - ldr r3, [pc, #32] @ (34d0c ) │ │ │ │ + ldr r3, [pc, #40] @ (37404 ) │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ + str r3, [sp, #4] │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b08c │ │ │ │ - strb r0, [r2, #20] │ │ │ │ - movs r6, r0 │ │ │ │ - ldr r6, [sp, #992] @ 0x3e0 │ │ │ │ + bkpt 0x001e │ │ │ │ movs r6, r0 │ │ │ │ + @ instruction: 0xe8060006 │ │ │ │ lsls r4, r4, #15 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r5, #15 │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r5, #16 │ │ │ │ movs r0, r0 │ │ │ │ - push {r4, lr} │ │ │ │ mov ip, r0 │ │ │ │ - mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ sub sp, #16 │ │ │ │ - mov r1, r2 │ │ │ │ ldr.w r3, [ip, #72] @ 0x48 │ │ │ │ + mov r0, r1 │ │ │ │ + mov r1, r2 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr.w r3, [ip, #68] @ 0x44 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [ip, #64] @ 0x40 │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldrd r3, r4, [ip, #80] @ 0x50 │ │ │ │ - ldr.w r2, [ip, #76] @ 0x4c │ │ │ │ + ldrd r2, r3, [ip, #76] @ 0x4c │ │ │ │ + ldr.w r4, [ip, #84] @ 0x54 │ │ │ │ blx r4 │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ ldr r3, [r1, #4] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 34d4c │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 37446 │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + mov r5, r1 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ - ldr r0, [r1, #8] │ │ │ │ sub sp, #16 │ │ │ │ - mov r5, r1 │ │ │ │ + ldr r0, [r1, #8] │ │ │ │ ldr r2, [r0, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - ble.n 34d62 │ │ │ │ - movs r0, #0 │ │ │ │ + ble.n 3746a │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #16 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ ldr r2, [r6, #8] │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr r3, [r2, #0] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 34d5c │ │ │ │ + bne.n 3745c │ │ │ │ ldr r1, [r5, #20] │ │ │ │ ldr r3, [r2, #44] @ 0x2c │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 34d5c │ │ │ │ + bne.n 3745c │ │ │ │ add r3, sp, #12 │ │ │ │ add r2, sp, #8 │ │ │ │ add r1, sp, #4 │ │ │ │ blx b5a4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 34d5c │ │ │ │ + beq.n 3745c │ │ │ │ ldrd r2, r3, [r5, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 34de8 │ │ │ │ - ldr r2, [pc, #112] @ (34dfc ) │ │ │ │ - movs r0, #96 @ 0x60 │ │ │ │ - ldr r1, [pc, #112] @ (34e00 ) │ │ │ │ + beq.n 374fa │ │ │ │ + ldr r2, [pc, #124] @ (37510 ) │ │ │ │ + mov.w r0, #96 @ 0x60 │ │ │ │ + ldr r1, [pc, #120] @ (37514 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - mov r4, r0 │ │ │ │ ldr r2, [r6, #12] │ │ │ │ - str r2, [r0, #84] @ 0x54 │ │ │ │ + mov r4, r0 │ │ │ │ add.w r1, r0, #64 @ 0x40 │ │ │ │ - ldrd r2, r3, [r3, #8] │ │ │ │ - strd r2, r3, [r0, #76] @ 0x4c │ │ │ │ - add.w r2, r0, #68 @ 0x44 │ │ │ │ - add.w r3, r0, #72 @ 0x48 │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ + ldrd r3, r0, [r5, #4] │ │ │ │ add.w r5, r4, #8 │ │ │ │ + str r2, [r4, #84] @ 0x54 │ │ │ │ + ldrd r2, r3, [r3, #8] │ │ │ │ + strd r2, r3, [r4, #76] @ 0x4c │ │ │ │ + add.w r2, r4, #68 @ 0x44 │ │ │ │ + add.w r3, r4, #72 @ 0x48 │ │ │ │ blx b5a4 │ │ │ │ mov r0, r5 │ │ │ │ str r6, [r4, #88] @ 0x58 │ │ │ │ blx aee0 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ add.w r6, r3, #8 │ │ │ │ ldr r3, [r3, #40] @ 0x28 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r6 │ │ │ │ blx af20 │ │ │ │ - movs r3, #1 │ │ │ │ + mov.w r3, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ add sp, #16 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 34d8a │ │ │ │ + beq.n 37492 │ │ │ │ ldrd r0, r1, [r5, #4] │ │ │ │ blx b3d4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 34d5c │ │ │ │ - b.n 34d8a │ │ │ │ - vminnm.f16 , , │ │ │ │ - strb r2, [r4, #19] │ │ │ │ + beq.n 3745c │ │ │ │ + b.n 37492 │ │ │ │ + nop │ │ │ │ + vminnm.f32 , , │ │ │ │ + pop {r3, r4, r6, r7, pc} │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ ldr r6, [r0, #88] @ 0x58 │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ sub sp, #12 │ │ │ │ ldr r7, [r1, #0] │ │ │ │ - mov r4, r1 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ ldr r0, [r3, #44] @ 0x2c │ │ │ │ blx b868 │ │ │ │ ldr r1, [r6, #8] │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r4 │ │ │ │ ldrd r3, r1, [r1] │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r1, [r5, #64] @ 0x40 │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #8] @ (34e34 ) │ │ │ │ + ldr r1, [pc, #20] @ (3755c ) │ │ │ │ add r1, pc │ │ │ │ blx r7 │ │ │ │ add sp, #12 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - nop │ │ │ │ - movs r1, #70 @ 0x46 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + strb r0, [r5, #5] │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -00034e38 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +00037560 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r1 │ │ │ │ - ldr r1, [pc, #16] @ (34e50 ) │ │ │ │ + ldr r1, [pc, #28] @ (37584 ) │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ - movs r0, #16 │ │ │ │ + mov.w r0, #16 │ │ │ │ add r1, pc │ │ │ │ blx ae5c │ │ │ │ strd r4, r5, [r0, #8] │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ - nop │ │ │ │ - str r6, [r0, #28] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ + add r2, sp, #600 @ 0x258 │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, lr} │ │ │ │ mov ip, r0 │ │ │ │ - mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ sub sp, #24 │ │ │ │ - ldr.w r4, [ip, #104] @ 0x68 │ │ │ │ - ldr.w r3, [ip, #108] @ 0x6c │ │ │ │ + ldrd r4, r3, [ip, #104] @ 0x68 │ │ │ │ + mov r0, r1 │ │ │ │ ldr.w r1, [ip, #96] @ 0x60 │ │ │ │ str r4, [sp, #20] │ │ │ │ add.w r3, r2, r3, lsl #3 │ │ │ │ ldr.w r4, [ip, #100] @ 0x64 │ │ │ │ add.w r1, r0, r1, lsl #3 │ │ │ │ str r4, [sp, #16] │ │ │ │ ldr.w r4, [ip, #92] @ 0x5c │ │ │ │ @@ -52006,21 +53185,20 @@ │ │ │ │ str r4, [sp, #4] │ │ │ │ ldr.w r4, [ip, #64] @ 0x40 │ │ │ │ str r4, [sp, #0] │ │ │ │ ldr.w r4, [ip, #116] @ 0x74 │ │ │ │ blx r4 │ │ │ │ add sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ - push {r4, r5, lr} │ │ │ │ mov ip, r0 │ │ │ │ mov r0, r2 │ │ │ │ + str.w r4, [sp, #-12]! │ │ │ │ + ldrd r2, r3, [ip, #104] @ 0x68 │ │ │ │ + strd r5, lr, [sp, #4] │ │ │ │ sub sp, #28 │ │ │ │ - ldr.w r2, [ip, #104] @ 0x68 │ │ │ │ - ldr.w r3, [ip, #108] @ 0x6c │ │ │ │ ldr.w r5, [ip, #96] @ 0x60 │ │ │ │ str r2, [sp, #20] │ │ │ │ add.w r3, r1, r3, lsl #3 │ │ │ │ ldr.w r2, [ip, #100] @ 0x64 │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr.w r2, [ip, #92] @ 0x5c │ │ │ │ str r2, [sp, #12] │ │ │ │ @@ -52031,2950 +53209,3123 @@ │ │ │ │ ldr.w r2, [ip, #64] @ 0x40 │ │ │ │ str r2, [sp, #0] │ │ │ │ mov r2, r1 │ │ │ │ add.w r1, r0, r5, lsl #3 │ │ │ │ ldr.w r4, [ip, #116] @ 0x74 │ │ │ │ blx r4 │ │ │ │ add sp, #28 │ │ │ │ - pop {r4, r5, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r9, r2 │ │ │ │ + mov r0, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r3 │ │ │ │ - sub sp, #28 │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ - mov r0, r1 │ │ │ │ - ldr r2, [r4, #100] @ 0x64 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ + mov r9, r2 │ │ │ │ + sub sp, #28 │ │ │ │ ldr r7, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [r4, #100] @ 0x64 │ │ │ │ eor.w lr, r3, r3, asr #31 │ │ │ │ + sub.w lr, lr, r3, asr #31 │ │ │ │ ldr r1, [r4, #80] @ 0x50 │ │ │ │ eor.w ip, r2, r2, asr #31 │ │ │ │ - sub.w lr, lr, r3, asr #31 │ │ │ │ sub.w ip, ip, r2, asr #31 │ │ │ │ cmp lr, ip │ │ │ │ - bge.n 34f5a │ │ │ │ - str r7, [sp, #12] │ │ │ │ + bge.n 376b4 │ │ │ │ mov.w ip, #1 │ │ │ │ - strd r2, ip, [sp, #16] │ │ │ │ + strd r7, r2, [sp, #12] │ │ │ │ add.w r1, r5, r1, lsl #3 │ │ │ │ + str.w ip, [sp, #20] │ │ │ │ ldr r2, [r4, #72] @ 0x48 │ │ │ │ strd r3, r2, [sp, #4] │ │ │ │ mov r2, r0 │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [r4, #108] @ 0x6c │ │ │ │ ldr r6, [r4, #116] @ 0x74 │ │ │ │ add.w r3, r0, r3, lsl #3 │ │ │ │ mov r0, r5 │ │ │ │ blx r6 │ │ │ │ - movs r3, #1 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + mov.w r3, #1 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ + str r3, [sp, #16] │ │ │ │ ldr r2, [r4, #104] @ 0x68 │ │ │ │ - strd r3, r2, [sp, #8] │ │ │ │ - str r7, [sp, #4] │ │ │ │ + strd r7, r3, [sp, #4] │ │ │ │ + str r2, [sp, #12] │ │ │ │ ldr r3, [r4, #96] @ 0x60 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ ldr r2, [r4, #88] @ 0x58 │ │ │ │ blx b88c │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - str r1, [sp, #0] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov.w r8, #1 │ │ │ │ - strd r7, r2, [sp, #4] │ │ │ │ + strd r1, r7, [sp] │ │ │ │ mov r1, r5 │ │ │ │ - strd r8, r8, [sp, #12] │ │ │ │ + strd r2, r8, [sp, #8] │ │ │ │ + str.w r8, [sp, #16] │ │ │ │ ldr r2, [r4, #88] @ 0x58 │ │ │ │ blx ad58 │ │ │ │ ldr r1, [r4, #80] @ 0x50 │ │ │ │ - ldr r3, [r4, #112] @ 0x70 │ │ │ │ mov r0, r5 │ │ │ │ - strd r8, r8, [sp, #16] │ │ │ │ - str r7, [sp, #12] │ │ │ │ - add.w r3, r5, r3, lsl #3 │ │ │ │ + ldr r3, [r4, #112] @ 0x70 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + str.w r8, [sp, #20] │ │ │ │ ldr r2, [r4, #84] @ 0x54 │ │ │ │ + add.w r3, r5, r3, lsl #3 │ │ │ │ strd r1, r2, [sp, #4] │ │ │ │ add.w r1, r5, r1, lsl #3 │ │ │ │ ldr r2, [r4, #76] @ 0x4c │ │ │ │ str r2, [sp, #0] │ │ │ │ mov r2, r5 │ │ │ │ ldr r6, [r4, #116] @ 0x74 │ │ │ │ blx r6 │ │ │ │ - b.n 34f38 │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + b.n 37682 │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r4, r0 │ │ │ │ - movs r6, #1 │ │ │ │ - sub sp, #24 │ │ │ │ mov r5, r3 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + mov.w r6, #1 │ │ │ │ mov r0, r1 │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + mov r1, r3 │ │ │ │ mov r7, r2 │ │ │ │ - mov r1, r5 │ │ │ │ - strd r6, r6, [sp, #12] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ + sub sp, #24 │ │ │ │ ldr.w r8, [sp, #56] @ 0x38 │ │ │ │ + strd r6, r6, [sp, #12] │ │ │ │ ldr r3, [r4, #100] @ 0x64 │ │ │ │ strd r8, r3, [sp, #4] │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [r4, #96] @ 0x60 │ │ │ │ ldr r2, [r4, #88] @ 0x58 │ │ │ │ + ldr r3, [r4, #96] @ 0x60 │ │ │ │ blx ad58 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ + ldrd ip, r2, [r4, #76] @ 0x4c │ │ │ │ ldr r3, [r4, #104] @ 0x68 │ │ │ │ - ldr r2, [r4, #80] @ 0x50 │ │ │ │ eor.w sl, r0, r0, asr #31 │ │ │ │ ldr.w r9, [r4, #116] @ 0x74 │ │ │ │ - eor.w lr, r3, r3, asr #31 │ │ │ │ sub.w sl, sl, r0, asr #31 │ │ │ │ - sub.w lr, lr, r3, asr #31 │ │ │ │ - ldr.w ip, [r4, #76] @ 0x4c │ │ │ │ add.w r1, r5, r2, lsl #3 │ │ │ │ + eor.w lr, r3, r3, asr #31 │ │ │ │ + sub.w lr, lr, r3, asr #31 │ │ │ │ cmp sl, lr │ │ │ │ - bge.n 3500e │ │ │ │ + bge.n 37780 │ │ │ │ ldr r2, [r4, #108] @ 0x6c │ │ │ │ - strd r6, r3, [sp, #16] │ │ │ │ - str.w r8, [sp, #12] │ │ │ │ + strd r8, r6, [sp, #12] │ │ │ │ + str r3, [sp, #20] │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ - strd r0, r3, [sp, #4] │ │ │ │ - add.w r3, r7, r2, lsl #3 │ │ │ │ + strd ip, r0, [sp] │ │ │ │ mov r0, r5 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + add.w r3, r7, r2, lsl #3 │ │ │ │ mov r2, r7 │ │ │ │ - str.w ip, [sp] │ │ │ │ blx r9 │ │ │ │ add sp, #24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ ldr r3, [r4, #112] @ 0x70 │ │ │ │ - strd r6, r6, [sp, #16] │ │ │ │ - str.w r8, [sp, #12] │ │ │ │ - add.w r3, r5, r3, lsl #3 │ │ │ │ + strd r8, r6, [sp, #12] │ │ │ │ + str r6, [sp, #20] │ │ │ │ ldr r0, [r4, #84] @ 0x54 │ │ │ │ - strd r2, r0, [sp, #4] │ │ │ │ + strd ip, r2, [sp] │ │ │ │ mov r2, r5 │ │ │ │ + add.w r3, r5, r3, lsl #3 │ │ │ │ + str r0, [sp, #8] │ │ │ │ mov r0, r5 │ │ │ │ - str.w ip, [sp] │ │ │ │ blx r9 │ │ │ │ str r6, [sp, #16] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r4, #104] @ 0x68 │ │ │ │ - strd r6, r3, [sp, #8] │ │ │ │ - str.w r8, [sp, #4] │ │ │ │ + strd r8, r6, [sp, #4] │ │ │ │ + str r3, [sp, #12] │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ ldr r2, [r4, #88] @ 0x58 │ │ │ │ blx b88c │ │ │ │ - add sp, #24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + b.n 3776c │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r1 │ │ │ │ + mov r5, r0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov r9, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #28 │ │ │ │ + mov fp, r2 │ │ │ │ ldrd r3, r1, [r0, #88] @ 0x58 │ │ │ │ add r7, sp, #8 │ │ │ │ - mov r5, r0 │ │ │ │ - mov fp, r2 │ │ │ │ - adds r4, r3, #3 │ │ │ │ + add.w r4, r3, #3 │ │ │ │ bic.w r4, r4, #3 │ │ │ │ - adds r4, #2 │ │ │ │ + add.w r4, r4, #2 │ │ │ │ mul.w r3, r4, r3 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [r7, #8] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ cmp.w r3, #65536 @ 0x10000 │ │ │ │ - bcs.n 350da │ │ │ │ + str r3, [r7, #8] │ │ │ │ + bcs.n 3786c │ │ │ │ sub.w sp, sp, r3 │ │ │ │ add r3, sp, #8 │ │ │ │ str r3, [r7, #12] │ │ │ │ sub.w sl, r1, r4 │ │ │ │ cmp.w sl, #0 │ │ │ │ - ble.n 350be │ │ │ │ + ble.n 3783c │ │ │ │ mov.w r8, #0 │ │ │ │ str r1, [r7, #4] │ │ │ │ str r4, [sp, #0] │ │ │ │ mov r2, fp │ │ │ │ - ldr r3, [r7, #12] │ │ │ │ mov r1, r6 │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ mov r0, r5 │ │ │ │ add r8, r4 │ │ │ │ blx r9 │ │ │ │ ldr r3, [r5, #100] @ 0x64 │ │ │ │ cmp r8, sl │ │ │ │ mul.w r3, r4, r3 │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ ldr r3, [r5, #104] @ 0x68 │ │ │ │ mul.w r3, r4, r3 │ │ │ │ add.w fp, fp, r3, lsl #3 │ │ │ │ - blt.n 35092 │ │ │ │ + blt.n 37810 │ │ │ │ ldr r1, [r7, #4] │ │ │ │ sub.w r1, r1, r8 │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r2, fp │ │ │ │ + mov r0, r5 │ │ │ │ ldr r3, [r7, #12] │ │ │ │ mov r1, r6 │ │ │ │ - mov r0, r5 │ │ │ │ blx r9 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ cmp.w r3, #65536 @ 0x10000 │ │ │ │ - bcs.n 350e8 │ │ │ │ - adds r7, #20 │ │ │ │ + bcs.n 3787a │ │ │ │ + add.w r7, r7, #20 │ │ │ │ mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r0, r3 │ │ │ │ str r1, [r7, #4] │ │ │ │ blx b46c │ │ │ │ ldr r1, [r7, #4] │ │ │ │ str r0, [r7, #12] │ │ │ │ - b.n 35082 │ │ │ │ + b.n 37800 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ blx b5c0 │ │ │ │ - adds r7, #20 │ │ │ │ - mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 37850 │ │ │ │ nop │ │ │ │ - ldr r3, [pc, #4] @ (35100 ) │ │ │ │ + ldr r3, [pc, #4] @ (3788c ) │ │ │ │ add r3, pc │ │ │ │ - b.n 35050 │ │ │ │ + b.n 377b8 │ │ │ │ nop │ │ │ │ - stc2l 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ - ldr r3, [pc, #4] @ (3510c ) │ │ │ │ + ldc2 15, cr15, [fp, #1020] @ 0x3fc │ │ │ │ + ldr r3, [pc, #4] @ (37898 ) │ │ │ │ add r3, pc │ │ │ │ - b.n 35050 │ │ │ │ + b.n 377b8 │ │ │ │ nop │ │ │ │ - mcr2 15, 4, pc, cr15, cr15, {7} @ │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - mov r6, r1 │ │ │ │ + mrc2 15, 2, pc, cr15, cr15, {7} │ │ │ │ ldr r3, [r1, #4] │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r1 │ │ │ │ + mov r5, r0 │ │ │ │ + ldr r4, [r0, #8] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldr r1, [r0, #16] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ sub sp, #20 │ │ │ │ - ldr r4, [r0, #8] │ │ │ │ - mov r5, r0 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ - cbz r1, 35132 │ │ │ │ + cbz r1, 378da │ │ │ │ cmp r2, #1 │ │ │ │ - beq.w 35244 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.w 379f8 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ cmp r2, #1 │ │ │ │ - bne.n 3512a │ │ │ │ + bne.n 378c2 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ ldr r2, [r0, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - bgt.n 3512a │ │ │ │ + bgt.n 378c2 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r3, [r4, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 3512a │ │ │ │ + bne.n 378c2 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ ldr r2, [r6, #20] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 3512a │ │ │ │ + bne.n 378c2 │ │ │ │ add r3, sp, #12 │ │ │ │ add r2, sp, #8 │ │ │ │ add r1, sp, #4 │ │ │ │ blx b5a4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3512a │ │ │ │ + beq.n 378c2 │ │ │ │ ldrd r2, r3, [r6, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.w 352c6 │ │ │ │ + beq.w 37a7c │ │ │ │ ldr r3, [r6, #4] │ │ │ │ ldr r2, [r5, #16] │ │ │ │ ldrd r9, r8, [r3, #8] │ │ │ │ ldr r3, [r6, #20] │ │ │ │ cmp r3, #3 │ │ │ │ - bhi.w 352a0 │ │ │ │ + bhi.w 37a54 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 352ba │ │ │ │ - ldr r2, [pc, #352] @ (352e0 ) │ │ │ │ + beq.w 37a70 │ │ │ │ + ldr r2, [pc, #364] @ (37a94 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #352] @ (352e4 ) │ │ │ │ - movs r0, #128 @ 0x80 │ │ │ │ + ldr r1, [pc, #364] @ (37a98 ) │ │ │ │ + mov.w r0, #128 @ 0x80 │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ ldr r7, [r3, #4] │ │ │ │ ldr r3, [r5, #12] │ │ │ │ + str.w r8, [r4, #68] @ 0x44 │ │ │ │ + str r7, [r4, #88] @ 0x58 │ │ │ │ + str.w r9, [r4, #96] @ 0x60 │ │ │ │ str r3, [r4, #116] @ 0x74 │ │ │ │ mov.w r3, r9, lsl #1 │ │ │ │ - strd r3, r8, [r4, #64] @ 0x40 │ │ │ │ + str r3, [r4, #64] @ 0x40 │ │ │ │ rsb r3, r8, #0 │ │ │ │ str r3, [r4, #72] @ 0x48 │ │ │ │ ldr r3, [r6, #20] │ │ │ │ - str r7, [r4, #88] @ 0x58 │ │ │ │ bic.w r3, r3, #4 │ │ │ │ - str.w r9, [r4, #96] @ 0x60 │ │ │ │ cmp r3, #0 │ │ │ │ ite eq │ │ │ │ moveq r1, r7 │ │ │ │ subne r1, r7, #1 │ │ │ │ mul.w r3, r1, r8 │ │ │ │ str r3, [r4, #108] @ 0x6c │ │ │ │ - adds r3, r7, #3 │ │ │ │ + add.w r3, r7, #3 │ │ │ │ bic.w r3, r3, #3 │ │ │ │ - adds r2, r3, #2 │ │ │ │ + add.w r2, r3, #2 │ │ │ │ rsb r3, r3, #4278255360 @ 0xff00ff00 │ │ │ │ + mov.w r0, r2, lsl #1 │ │ │ │ add.w r3, r3, #16711680 @ 0xff0000 │ │ │ │ - lsls r0, r2, #1 │ │ │ │ + add.w r3, r3, #254 @ 0xfe │ │ │ │ strd r0, r2, [r4, #76] @ 0x4c │ │ │ │ mul.w r2, r1, r2 │ │ │ │ - ldr r0, [r6, #8] │ │ │ │ add.w r1, r4, #92 @ 0x5c │ │ │ │ - adds r3, #254 @ 0xfe │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ add.w r6, r4, #8 │ │ │ │ str r3, [r4, #84] @ 0x54 │ │ │ │ - str r2, [r4, #112] @ 0x70 │ │ │ │ add.w r3, r4, #104 @ 0x68 │ │ │ │ + str r2, [r4, #112] @ 0x70 │ │ │ │ add.w r2, r4, #100 @ 0x64 │ │ │ │ blx b5a4 │ │ │ │ mov r0, r6 │ │ │ │ str r5, [r4, #120] @ 0x78 │ │ │ │ blx aee0 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ ldr r0, [r4, #92] @ 0x5c │ │ │ │ add.w r8, r3, #8 │ │ │ │ ldr r3, [r3, #40] @ 0x28 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r8 │ │ │ │ blx af20 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ - cbz r3, 35234 │ │ │ │ - ldr r2, [r4, #92] @ 0x5c │ │ │ │ + cbz r3, 379ea │ │ │ │ vldr d6, [r4, #32] │ │ │ │ + ldr r2, [r4, #92] @ 0x5c │ │ │ │ mul.w r7, r2, r7 │ │ │ │ - lsls r7, r7, #1 │ │ │ │ + mov.w r7, r7, lsl #1 │ │ │ │ vmov s15, r7 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d6, [r4, #32] │ │ │ │ clz r3, r3 │ │ │ │ mov r0, r4 │ │ │ │ - lsrs r3, r3, #5 │ │ │ │ + mov.w r3, r3, lsr #5 │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ - add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + b.n 378c6 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ ldr r2, [r0, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - bgt.w 3512a │ │ │ │ + bgt.w 378c2 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r3, [r4, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 3512a │ │ │ │ + bne.w 378c2 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ ldr r2, [r6, #20] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 3512a │ │ │ │ + bne.w 378c2 │ │ │ │ add r3, sp, #12 │ │ │ │ add r2, sp, #8 │ │ │ │ add r1, sp, #4 │ │ │ │ blx b5a4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3512a │ │ │ │ + beq.w 378c2 │ │ │ │ ldrd r2, r3, [r6, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 35168 │ │ │ │ + bne.w 37910 │ │ │ │ ldrd r0, r1, [r6, #4] │ │ │ │ ldr r4, [r4, #0] │ │ │ │ blx b3d4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 35168 │ │ │ │ - adds r3, r4, #3 │ │ │ │ + bne.w 37910 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ + adds r3, r4, #3 │ │ │ │ bic.w r3, r3, #3 │ │ │ │ adds r3, #2 │ │ │ │ cmp r3, r2 │ │ │ │ - blt.w 3512a │ │ │ │ - b.n 35168 │ │ │ │ - cbz r2, 352c0 │ │ │ │ - ldr r2, [pc, #68] @ (352e8 ) │ │ │ │ + blt.w 378c2 │ │ │ │ + b.n 37910 │ │ │ │ + cbz r2, 37a76 │ │ │ │ + ldr r2, [pc, #68] @ (37a9c ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #68] @ (352ec ) │ │ │ │ - movs r0, #128 @ 0x80 │ │ │ │ + ldr r1, [pc, #68] @ (37aa0 ) │ │ │ │ + mov.w r0, #128 @ 0x80 │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ mov r3, r9 │ │ │ │ mov r4, r0 │ │ │ │ mov r9, r8 │ │ │ │ mov r8, r3 │ │ │ │ - b.n 3518e │ │ │ │ - ldr r2, [pc, #52] @ (352f0 ) │ │ │ │ + b.n 37938 │ │ │ │ + ldr r2, [pc, #48] @ (37aa4 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 35182 │ │ │ │ - ldr r2, [pc, #48] @ (352f4 ) │ │ │ │ + b.n 3792a │ │ │ │ + ldr r2, [pc, #48] @ (37aa8 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 352a6 │ │ │ │ + b.n 37a5a │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #1 │ │ │ │ - beq.w 35168 │ │ │ │ + beq.w 37910 │ │ │ │ ldrd r0, r1, [r6, #4] │ │ │ │ blx b3d4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3512a │ │ │ │ - b.n 35168 │ │ │ │ - nop │ │ │ │ - @ instruction: 0xff81ffff │ │ │ │ - strb r6, [r7, #3] │ │ │ │ + beq.w 378c2 │ │ │ │ + b.n 37910 │ │ │ │ + vminnm.f32 , , │ │ │ │ + cbnz r4, 37ab0 │ │ │ │ movs r6, r0 │ │ │ │ - mrc2 15, 2, pc, cr1, cr15, {7} │ │ │ │ - ldr r2, [r3, #124] @ 0x7c │ │ │ │ + mcr2 15, 1, pc, cr9, cr15, {7} @ │ │ │ │ + @ instruction: 0xb824 │ │ │ │ movs r6, r0 │ │ │ │ - sdiv pc, r5, pc │ │ │ │ - @ instruction: 0xfbd7ffff │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + @ instruction: 0xfb13ffff │ │ │ │ + @ instruction: 0xfb51ffff │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r1 │ │ │ │ ldr r5, [r0, #120] @ 0x78 │ │ │ │ - ldr r7, [r1, #0] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ sub sp, #20 │ │ │ │ - mov r6, r1 │ │ │ │ + ldr r7, [r1, #0] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ ldr r3, [r3, #40] @ 0x28 │ │ │ │ ldr r0, [r3, #0] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ - cbz r3, 35330 │ │ │ │ + cbz r3, 37afa │ │ │ │ blx b868 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ - ldr r1, [pc, #56] @ (35350 ) │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r6 │ │ │ │ + ldr r1, [pc, #64] @ (37b18 ) │ │ │ │ ldr r3, [r3, #4] │ │ │ │ add r1, pc │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [r4, #92] @ 0x5c │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ blx r7 │ │ │ │ add sp, #20 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ blx b868 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ - ldr r1, [pc, #28] @ (35354 ) │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r6 │ │ │ │ + ldr r1, [pc, #20] @ (37b1c ) │ │ │ │ ldr r3, [r3, #4] │ │ │ │ add r1, pc │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #92] @ 0x5c │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ blx r7 │ │ │ │ - add sp, #20 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + b.n 37aea │ │ │ │ nop │ │ │ │ - adds r4, r6, #1 │ │ │ │ + ldr r6, [r6, #60] @ 0x3c │ │ │ │ movs r6, r0 │ │ │ │ - adds r2, r7, #1 │ │ │ │ + ldr r0, [r6, #60] @ 0x3c │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -00035358 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +00037b20 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r1 │ │ │ │ - ldr r1, [pc, #20] @ (35374 ) │ │ │ │ + ldr r1, [pc, #36] @ (37b4c ) │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ - movs r0, #20 │ │ │ │ + mov.w r0, #20 │ │ │ │ add r1, pc │ │ │ │ blx ae5c │ │ │ │ - movs r2, #0 │ │ │ │ + mov.w r2, #0 │ │ │ │ strd r4, r5, [r0, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ str r2, [r0, #16] │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + pop {r5, pc} │ │ │ │ nop │ │ │ │ - ldrb r2, [r6, r2] │ │ │ │ + add r4, pc, #904 @ (adr r4, 37ed8 ) │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -00035378 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +00037b50 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r1 │ │ │ │ - ldr r1, [pc, #20] @ (35394 ) │ │ │ │ + ldr r1, [pc, #36] @ (37b7c ) │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ - movs r0, #20 │ │ │ │ + mov.w r0, #20 │ │ │ │ add r1, pc │ │ │ │ blx ae5c │ │ │ │ - movs r2, #1 │ │ │ │ + mov.w r2, #1 │ │ │ │ strd r4, r5, [r0, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ str r2, [r0, #16] │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + pop {r5, pc} │ │ │ │ nop │ │ │ │ - ldrb r2, [r2, r2] │ │ │ │ + add r4, pc, #712 @ (adr r4, 37e48 ) │ │ │ │ movs r6, r0 │ │ │ │ mov r3, r0 │ │ │ │ - push {r4} │ │ │ │ mov r0, r1 │ │ │ │ - ldr r4, [r1, #0] │ │ │ │ + str.w r4, [sp, #-4]! │ │ │ │ ldr r2, [r3, #80] @ 0x50 │ │ │ │ - cbnz r2, 353b6 │ │ │ │ - ldr r2, [pc, #20] @ (353bc ) │ │ │ │ + ldr r4, [r1, #0] │ │ │ │ + cbnz r2, 37ba0 │ │ │ │ + ldr r2, [pc, #24] @ (37ba8 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #20] @ (353c0 ) │ │ │ │ + ldr r1, [pc, #24] @ (37bac ) │ │ │ │ mov ip, r4 │ │ │ │ - ldr r3, [r3, #68] @ 0x44 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ + ldr r3, [r3, #68] @ 0x44 │ │ │ │ add r1, pc │ │ │ │ bx ip │ │ │ │ - ldr r2, [pc, #12] @ (353c4 ) │ │ │ │ + ldr r2, [pc, #12] @ (37bb0 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 353a8 │ │ │ │ - adds r2, r6, #0 │ │ │ │ + b.n 37b92 │ │ │ │ + nop │ │ │ │ + ldr r0, [r1, #56] @ 0x38 │ │ │ │ movs r6, r0 │ │ │ │ - adds r6, r6, #0 │ │ │ │ + ldr r4, [r1, #56] @ 0x38 │ │ │ │ movs r6, r0 │ │ │ │ - adds r0, r5, #0 │ │ │ │ + ldr r6, [r7, #52] @ 0x34 │ │ │ │ movs r6, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #12 │ │ │ │ - ldrd sl, r6, [r0, #68] @ 0x44 │ │ │ │ + ldrd r3, sl, [r0, #64] @ 0x40 │ │ │ │ add r7, sp, #0 │ │ │ │ - ldr r3, [r0, #64] @ 0x40 │ │ │ │ - ldr.w fp, [r0, #76] @ 0x4c │ │ │ │ + ldrd r6, fp, [r0, #72] @ 0x48 │ │ │ │ mov.w r9, sl, lsl #3 │ │ │ │ ldr r4, [r3, #0] │ │ │ │ cmp.w r9, #65536 @ 0x10000 │ │ │ │ - bcs.n 354cc │ │ │ │ - sub.w sp, sp, r9 │ │ │ │ + bcs.w 37cea │ │ │ │ vldr d6, [r5] │ │ │ │ - mov r0, sp │ │ │ │ + sub.w sp, sp, r9 │ │ │ │ cmp.w sl, #2 │ │ │ │ + mov r0, sp │ │ │ │ vstr d6, [r0] │ │ │ │ - ble.n 354e0 │ │ │ │ + ble.w 37d00 │ │ │ │ add.w r1, r0, #24 │ │ │ │ cmp r6, #1 │ │ │ │ mov r2, r1 │ │ │ │ - bne.n 354f6 │ │ │ │ + bne.w 37d10 │ │ │ │ sub.w r3, sl, #3 │ │ │ │ add.w r6, r5, #8 │ │ │ │ - add.w ip, r5, r9 │ │ │ │ - adds r5, #16 │ │ │ │ mov.w lr, r3, lsr #1 │ │ │ │ + add.w ip, r5, r9 │ │ │ │ + add.w r5, r5, #16 │ │ │ │ add.w r5, r5, lr, lsl #3 │ │ │ │ vldmia r6!, {d7} │ │ │ │ - adds r2, #16 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ cmp r6, r5 │ │ │ │ - vstr d7, [r2, #-32] @ 0xffffffe0 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ + vstr d7, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldmdb ip!, {d7} │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vstr d7, [r2, #-24] @ 0xffffffe8 │ │ │ │ - bne.n 3541e │ │ │ │ + bne.n 37c20 │ │ │ │ add.w r2, sl, #4294967295 @ 0xffffffff │ │ │ │ str r2, [r7, #4] │ │ │ │ mul.w sl, fp, r2 │ │ │ │ - mov.w r6, fp, lsl #3 │ │ │ │ - lsrs r3, r3, #1 │ │ │ │ - add.w r5, r8, r6 │ │ │ │ - vstr d6, [r8] │ │ │ │ sub.w ip, r9, #8 │ │ │ │ - add.w sl, r8, sl, lsl #3 │ │ │ │ + vstr d6, [r8] │ │ │ │ + mov.w r6, fp, lsl #3 │ │ │ │ mov.w fp, #1 │ │ │ │ + mov.w r3, r3, lsr #1 │ │ │ │ + add.w sl, r8, sl, lsl #3 │ │ │ │ + add.w r5, r8, r6 │ │ │ │ add.w r8, r3, #2 │ │ │ │ vldr d7, [r0] │ │ │ │ mov r2, r1 │ │ │ │ add.w r3, r4, #16 │ │ │ │ mov.w lr, #1 │ │ │ │ - vldr d6, [pc, #208] @ 35548 │ │ │ │ - vldr d4, [r2, #-16] │ │ │ │ + vldr d6, [pc, #232] @ 37d68 │ │ │ │ add.w lr, lr, #1 │ │ │ │ - vldr d5, [r3, #-16] │ │ │ │ - adds r2, #16 │ │ │ │ - adds r3, #16 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ + vldr d4, [r2, #-32] @ 0xffffffe0 │ │ │ │ cmp lr, r8 │ │ │ │ + add.w r3, r3, #16 │ │ │ │ + vldr d5, [r3, #-32] @ 0xffffffe0 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vldr d4, [r2, #-24] @ 0xffffffe8 │ │ │ │ vldr d5, [r3, #-24] @ 0xffffffe8 │ │ │ │ vmla.f64 d6, d4, d5 │ │ │ │ - bne.n 3547a │ │ │ │ + bne.n 37c80 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ add.w fp, fp, #1 │ │ │ │ - add r4, ip │ │ │ │ cmp fp, r8 │ │ │ │ + add r4, ip │ │ │ │ vstr d5, [r5] │ │ │ │ add r5, r6 │ │ │ │ vstr d7, [sl] │ │ │ │ sub.w sl, sl, r6 │ │ │ │ - bne.n 35468 │ │ │ │ + bne.n 37c6e │ │ │ │ cmp.w r9, #65536 @ 0x10000 │ │ │ │ - bcs.n 354ea │ │ │ │ - adds r7, #12 │ │ │ │ + bcs.n 37d0a │ │ │ │ + add.w r7, r7, #12 │ │ │ │ mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r0, r9 │ │ │ │ blx b46c │ │ │ │ vldr d6, [r5] │ │ │ │ cmp.w sl, #2 │ │ │ │ vstr d6, [r0] │ │ │ │ - bgt.n 353fe │ │ │ │ + bgt.w 37bfc │ │ │ │ cmp.w r9, #65536 @ 0x10000 │ │ │ │ vstr d6, [r8] │ │ │ │ - bcc.n 354c4 │ │ │ │ + bcc.n 37cce │ │ │ │ blx b5c0 │ │ │ │ - adds r7, #12 │ │ │ │ - mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 37cce │ │ │ │ add.w r3, sl, #4294967295 @ 0xffffffff │ │ │ │ mov.w lr, r6, lsl #3 │ │ │ │ - str r3, [r7, #4] │ │ │ │ - add.w ip, r5, lr │ │ │ │ mul.w r6, r3, r6 │ │ │ │ + str r3, [r7, #4] │ │ │ │ sub.w r3, sl, #3 │ │ │ │ mov.w sl, r3, lsr #1 │ │ │ │ - add.w r5, r5, r6, lsl #3 │ │ │ │ + add.w ip, r5, lr │ │ │ │ add.w sl, sl, #2 │ │ │ │ - movs r6, #1 │ │ │ │ + add.w r5, r5, r6, lsl #3 │ │ │ │ + mov.w r6, #1 │ │ │ │ vldr d7, [ip] │ │ │ │ - adds r6, #1 │ │ │ │ - adds r2, #16 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ add ip, lr │ │ │ │ cmp r6, sl │ │ │ │ + add.w r2, r2, #16 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ - vstr d7, [r2, #-32] @ 0xffffffe0 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ + vstr d7, [r2, #-32] @ 0xffffffe0 │ │ │ │ vldr d7, [r5] │ │ │ │ sub.w r5, r5, lr │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vstr d7, [r2, #-24] @ 0xffffffe8 │ │ │ │ - bne.n 3551a │ │ │ │ + bne.n 37d36 │ │ │ │ ldr r2, [r7, #4] │ │ │ │ - b.n 35446 │ │ │ │ + b.n 37c4a │ │ │ │ ... │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r2 │ │ │ │ mov r5, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #12 │ │ │ │ - ldrd fp, r8, [r0, #68] @ 0x44 │ │ │ │ + ldrd r2, fp, [r0, #64] @ 0x40 │ │ │ │ add r7, sp, #0 │ │ │ │ - ldr r2, [r0, #64] @ 0x40 │ │ │ │ - ldr r3, [r0, #76] @ 0x4c │ │ │ │ + ldrd r8, r3, [r0, #72] @ 0x48 │ │ │ │ ldr r4, [r2, #0] │ │ │ │ mov.w r2, fp, lsl #3 │ │ │ │ cmp.w r2, #65536 @ 0x10000 │ │ │ │ str r2, [r7, #4] │ │ │ │ - bcs.n 35658 │ │ │ │ + bcs.w 37eb2 │ │ │ │ sub.w sp, sp, r2 │ │ │ │ mov r9, sp │ │ │ │ vldr d4, [r5] │ │ │ │ cmp.w fp, #2 │ │ │ │ vstr d4, [r9] │ │ │ │ - ble.n 35644 │ │ │ │ + ble.n 37e8a │ │ │ │ add.w sl, r9, #24 │ │ │ │ cmp.w r8, #1 │ │ │ │ mov r1, sl │ │ │ │ - bne.n 35674 │ │ │ │ + bne.w 37ec8 │ │ │ │ ldr r2, [r7, #4] │ │ │ │ add.w r0, r5, #8 │ │ │ │ add.w ip, r5, r2 │ │ │ │ sub.w r2, fp, #3 │ │ │ │ - adds r5, #16 │ │ │ │ mov.w lr, r2, lsr #1 │ │ │ │ + add.w r5, r5, #16 │ │ │ │ add.w r5, r5, lr, lsl #3 │ │ │ │ vldmia r0!, {d6} │ │ │ │ - adds r1, #16 │ │ │ │ + add.w r1, r1, #16 │ │ │ │ vldmdb ip!, {d7} │ │ │ │ cmp r0, r5 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r1, #-32] @ 0xffffffe0 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ + vstr d5, [r1, #-32] @ 0xffffffe0 │ │ │ │ vstr d7, [r1, #-24] @ 0xffffffe8 │ │ │ │ - bne.n 355aa │ │ │ │ + bne.n 37de0 │ │ │ │ add.w r1, fp, #4294967295 @ 0xffffffff │ │ │ │ str r1, [r7, #0] │ │ │ │ ldr r1, [r7, #4] │ │ │ │ mov.w r8, r3, lsl #3 │ │ │ │ - lsrs r2, r2, #1 │ │ │ │ + mov.w r2, r2, lsr #1 │ │ │ │ + vstr d4, [r6] │ │ │ │ add.w r5, r6, r8 │ │ │ │ + add.w r2, r2, #2 │ │ │ │ sub.w fp, r1, #8 │ │ │ │ ldr r1, [r7, #0] │ │ │ │ - vstr d4, [r6] │ │ │ │ - adds r2, #2 │ │ │ │ mul.w r1, r3, r1 │ │ │ │ add.w r0, r6, r1, lsl #3 │ │ │ │ - movs r6, #1 │ │ │ │ + mov.w r6, #1 │ │ │ │ vldr d6, [r9] │ │ │ │ mov ip, sl │ │ │ │ add.w r1, r4, #16 │ │ │ │ - movs r3, #1 │ │ │ │ - vldr d7, [pc, #196] @ 356c8 │ │ │ │ - vldr d4, [ip, #-16] │ │ │ │ + mov.w r3, #1 │ │ │ │ + vldr d7, [pc, #220] @ 37f20 │ │ │ │ mov lr, r3 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ vldr d5, [r1, #-16] │ │ │ │ - adds r3, #1 │ │ │ │ - add.w ip, ip, #16 │ │ │ │ - adds r1, #16 │ │ │ │ cmp r2, r3 │ │ │ │ + add.w ip, ip, #16 │ │ │ │ + add.w r1, r1, #16 │ │ │ │ + vldr d4, [ip, #-32] @ 0xffffffe0 │ │ │ │ vmla.f64 d6, d4, d5 │ │ │ │ - vldr d4, [ip, #-24] @ 0xffffffe8 │ │ │ │ vldr d5, [r1, #-24] @ 0xffffffe8 │ │ │ │ + vldr d4, [ip, #-24] @ 0xffffffe8 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ - bne.n 35604 │ │ │ │ - vstr d6, [r5] │ │ │ │ + bne.n 37e44 │ │ │ │ + cmp r6, lr │ │ │ │ add r4, fp │ │ │ │ - vstr d7, [r0] │ │ │ │ - adds r3, r6, #1 │ │ │ │ + vstr d6, [r5] │ │ │ │ + add.w r3, r6, #1 │ │ │ │ add r5, r8 │ │ │ │ + vstr d7, [r0] │ │ │ │ sub.w r0, r0, r8 │ │ │ │ - cmp r6, lr │ │ │ │ - beq.n 35648 │ │ │ │ + beq.n 37e8e │ │ │ │ mov r6, r3 │ │ │ │ - b.n 355f4 │ │ │ │ + b.n 37e32 │ │ │ │ vstr d4, [r6] │ │ │ │ ldr r3, [r7, #4] │ │ │ │ cmp.w r3, #65536 @ 0x10000 │ │ │ │ - bcs.n 35666 │ │ │ │ - adds r7, #12 │ │ │ │ + bcs.n 37ec0 │ │ │ │ + add.w r7, r7, #12 │ │ │ │ mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r0, r2 │ │ │ │ str r3, [r7, #0] │ │ │ │ blx b46c │ │ │ │ ldr r3, [r7, #0] │ │ │ │ mov r9, r0 │ │ │ │ - b.n 35578 │ │ │ │ + b.n 37daa │ │ │ │ mov r0, r9 │ │ │ │ blx b5c0 │ │ │ │ - adds r7, #12 │ │ │ │ - mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 37e96 │ │ │ │ add.w r2, fp, #4294967295 @ 0xffffffff │ │ │ │ mov.w ip, r8, lsl #3 │ │ │ │ - str r2, [r7, #0] │ │ │ │ - add.w r0, r5, ip │ │ │ │ mov.w lr, #1 │ │ │ │ mul.w r8, r8, r2 │ │ │ │ + str r2, [r7, #0] │ │ │ │ sub.w r2, fp, #3 │ │ │ │ + add.w r0, r5, ip │ │ │ │ add.w r5, r5, r8, lsl #3 │ │ │ │ mov.w r8, r2, lsr #1 │ │ │ │ add.w r8, r8, #2 │ │ │ │ vldr d6, [r0] │ │ │ │ add.w lr, lr, #1 │ │ │ │ - vldr d7, [r5] │ │ │ │ - adds r1, #16 │ │ │ │ add r0, ip │ │ │ │ - sub.w r5, r5, ip │ │ │ │ cmp lr, r8 │ │ │ │ + add.w r1, r1, #16 │ │ │ │ + vldr d7, [r5] │ │ │ │ + sub.w r5, r5, ip │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r1, #-32] @ 0xffffffe0 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ + vstr d5, [r1, #-32] @ 0xffffffe0 │ │ │ │ vstr d7, [r1, #-24] @ 0xffffffe8 │ │ │ │ - bne.n 3569a │ │ │ │ - b.n 355d2 │ │ │ │ + bne.n 37eee │ │ │ │ + b.n 37e0a │ │ │ │ + nop │ │ │ │ ... │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ ldr r1, [r3, #0] │ │ │ │ cmp r1, #1 │ │ │ │ - beq.n 356e0 │ │ │ │ - movs r0, #0 │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ + beq.n 37f46 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + mov.w r0, #0 │ │ │ │ + pop {r5, pc} │ │ │ │ ldr r1, [r4, #8] │ │ │ │ ldr r1, [r1, #0] │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 356dc │ │ │ │ + bne.n 37f3a │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ cmp r0, #0 │ │ │ │ and.w r3, r0, #1 │ │ │ │ it lt │ │ │ │ neglt r3, r3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 356dc │ │ │ │ + bne.n 37f3a │ │ │ │ ldr.w r3, [r2, #164] @ 0xa4 │ │ │ │ ubfx r2, r3, #0, #20 │ │ │ │ ubfx r3, r3, #6, #1 │ │ │ │ eor.w r3, r3, #1 │ │ │ │ cmp r0, #172 @ 0xac │ │ │ │ it le │ │ │ │ orrle.w r3, r3, #1 │ │ │ │ lsls r1, r3, #31 │ │ │ │ - bpl.n 356dc │ │ │ │ + bpl.n 37f3a │ │ │ │ ubfx r2, r2, #3, #1 │ │ │ │ eor.w r2, r2, #1 │ │ │ │ cmp r0, #16 │ │ │ │ it gt │ │ │ │ orrgt.w r2, r2, #1 │ │ │ │ lsls r3, r2, #31 │ │ │ │ - bpl.n 356dc │ │ │ │ + bpl.n 37f3a │ │ │ │ blx b1d0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 356dc │ │ │ │ - ldr r3, [r4, #20] │ │ │ │ + beq.n 37f3a │ │ │ │ ldr r2, [r5, #8] │ │ │ │ + ldr r3, [r4, #20] │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 356dc │ │ │ │ + bne.n 37f3a │ │ │ │ cmp r3, #3 │ │ │ │ - bhi.n 35792 │ │ │ │ - ldr r2, [pc, #88] @ (35798 ) │ │ │ │ + bhi.n 38008 │ │ │ │ + ldr r2, [pc, #104] @ (38010 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #88] @ (3579c ) │ │ │ │ - movs r0, #88 @ 0x58 │ │ │ │ + ldr r1, [pc, #104] @ (38014 ) │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ ldr r2, [r4, #4] │ │ │ │ vmov.f64 d6, #4 @ 0x40200000 2.5 │ │ │ │ ldrd r3, r1, [r2, #4] │ │ │ │ strd r3, r1, [r0, #68] @ 0x44 │ │ │ │ - subs r3, #1 │ │ │ │ - vmov s15, r3 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ ldr r2, [r2, #12] │ │ │ │ - movs r3, #0 │ │ │ │ - vcvt.f64.s32 d7, s15 │ │ │ │ + vmov s15, r3 │ │ │ │ + mov.w r3, #0 │ │ │ │ str r2, [r0, #76] @ 0x4c │ │ │ │ - movs r2, #0 │ │ │ │ + mov.w r2, #0 │ │ │ │ str r2, [r0, #64] @ 0x40 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ + vcvt.f64.s32 d7, s15 │ │ │ │ str r2, [r0, #80] @ 0x50 │ │ │ │ - movs r2, #0 │ │ │ │ - vmul.f64 d6, d7, d6 │ │ │ │ + mov.w r2, #0 │ │ │ │ strd r2, r3, [r0, #16] │ │ │ │ + vmul.f64 d6, d7, d6 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ vstr d6, [r0, #8] │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ vmul.f64 d7, d6, d7 │ │ │ │ vstr d7, [r0, #24] │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ - ldr r2, [pc, #12] @ (357a0 ) │ │ │ │ + pop {r5, pc} │ │ │ │ + ldr r2, [pc, #12] @ (38018 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 35742 │ │ │ │ - mcr2 15, 0, pc, cr13, cr15, {7} @ │ │ │ │ - ldr r6, [r1, #52] @ 0x34 │ │ │ │ + b.n 37fa8 │ │ │ │ + nop │ │ │ │ + stc2l 15, cr15, [r7, #1020] @ 0x3fc │ │ │ │ + uxtb r6, r4 │ │ │ │ movs r6, r0 │ │ │ │ - ldc2 15, cr15, [r1], #-1020 @ 0xfffffc04 │ │ │ │ + @ instruction: 0xfba7ffff │ │ │ │ mov ip, r0 │ │ │ │ - push {lr} │ │ │ │ - mov r0, r1 │ │ │ │ + str.w lr, [sp, #-4]! │ │ │ │ sub sp, #12 │ │ │ │ - add.w r1, ip, #64 @ 0x40 │ │ │ │ ldr.w r3, [ip, #68] @ 0x44 │ │ │ │ - subs r2, r3, #1 │ │ │ │ + mov r0, r1 │ │ │ │ + add.w r1, ip, #64 @ 0x40 │ │ │ │ + add.w r2, r3, #4294967295 @ 0xffffffff │ │ │ │ add.w r2, r2, r2, lsr #31 │ │ │ │ - asrs r2, r2, #1 │ │ │ │ + mov.w r2, r2, asr #1 │ │ │ │ strd r3, r2, [sp] │ │ │ │ - ldr r2, [pc, #12] @ (357d0 ) │ │ │ │ + ldr r2, [pc, #12] @ (3804c ) │ │ │ │ add r2, pc │ │ │ │ blx aea0 │ │ │ │ add sp, #12 │ │ │ │ ldr.w pc, [sp], #4 │ │ │ │ - nop │ │ │ │ - adds r7, #250 @ 0xfa │ │ │ │ + strh r4, [r7, #52] @ 0x34 │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -000357d4 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +00038050 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r5, [pc, #44] @ (35808 ) │ │ │ │ - movs r0, #12 │ │ │ │ + mov.w r0, #12 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + ldr r5, [pc, #56] @ (38098 ) │ │ │ │ add r5, pc │ │ │ │ mov r1, r5 │ │ │ │ blx ae5c │ │ │ │ - movs r3, #0 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ + mov.w r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [r1, #8] │ │ │ │ blx b598 │ │ │ │ mov r1, r5 │ │ │ │ - movs r0, #12 │ │ │ │ + mov.w r0, #12 │ │ │ │ blx ae5c │ │ │ │ - movs r3, #4 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ + mov.w r3, #4 │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + str r3, [r1, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w b594 │ │ │ │ - ldr r4, [r0, r1] │ │ │ │ + ldr r7, [sp, #768] @ 0x300 │ │ │ │ movs r6, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r5, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ ldrd r7, r9, [r0, #68] @ 0x44 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ ldrd r3, r0, [r0, #80] @ 0x50 │ │ │ │ + ldr.w sl, [r5, #88] @ 0x58 │ │ │ │ ldrd r1, r2, [r5, #96] @ 0x60 │ │ │ │ - str r2, [sp, #20] │ │ │ │ cmp r0, #0 │ │ │ │ - ldrd sl, r2, [r5, #88] @ 0x58 │ │ │ │ - ble.n 3589e │ │ │ │ - subs r6, r3, r1 │ │ │ │ + str r2, [sp, #20] │ │ │ │ + ldr r2, [r5, #92] @ 0x5c │ │ │ │ + ble.n 3814e │ │ │ │ + sub.w r6, r3, r1 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - mul.w r8, sl, r1 │ │ │ │ strd r1, sl, [sp, #32] │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - mov.w fp, r2, lsl #3 │ │ │ │ + mul.w r8, sl, r1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ mul.w r6, sl, r6 │ │ │ │ mov.w r8, r8, lsl #3 │ │ │ │ mul.w r3, sl, r3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ mov sl, r8 │ │ │ │ mov r8, r0 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - str r6, [sp, #24] │ │ │ │ - movs r6, #0 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w fp, r2, lsl #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + strd r6, r3, [sp, #24] │ │ │ │ + mov.w r6, #0 │ │ │ │ str r6, [sp, #16] │ │ │ │ - str r3, [sp, #28] │ │ │ │ + ldr r3, [r7, #56] @ 0x38 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r4 │ │ │ │ - ldr r3, [r7, #56] @ 0x38 │ │ │ │ mov r0, r7 │ │ │ │ blx r3 │ │ │ │ ldr r3, [r5, #112] @ 0x70 │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ add.w r0, r4, sl │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ - adds r1, r4, r1 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ + add r1, r4 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [r5, #104] @ 0x68 │ │ │ │ ldr r6, [r5, #64] @ 0x40 │ │ │ │ + ldr r3, [r5, #104] @ 0x68 │ │ │ │ blx r6 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r9 │ │ │ │ - adds r2, r3, r4 │ │ │ │ + add.w r2, r3, r4 │ │ │ │ ldr.w r3, [r9, #56] @ 0x38 │ │ │ │ - mov r1, r2 │ │ │ │ add r4, fp │ │ │ │ + mov r1, r2 │ │ │ │ blx r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ cmp r8, r3 │ │ │ │ - bne.n 3585c │ │ │ │ + str r3, [sp, #16] │ │ │ │ + bne.n 38108 │ │ │ │ add sp, #44 @ 0x2c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - push {r4, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r2 │ │ │ │ mov r5, r3 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #28 │ │ │ │ - mov r6, r2 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - ldr.w r9, [r0, #16] │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ + ldr.w r9, [r0, #16] │ │ │ │ mul.w r3, r2, r3 │ │ │ │ - str r3, [sp, #12] │ │ │ │ mul.w sl, r2, r5 │ │ │ │ + str r3, [sp, #12] │ │ │ │ ldr.w r3, [r9] │ │ │ │ cmp r6, r3 │ │ │ │ - beq.n 358e8 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 381d6 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr.w r3, [r9, #12] │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 358e0 │ │ │ │ + bne.n 381ba │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ mov r7, r0 │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #15 │ │ │ │ - bpl.n 3591c │ │ │ │ + bpl.n 3820a │ │ │ │ ldr r3, [r0, #24] │ │ │ │ mul.w r2, r6, r5 │ │ │ │ ldr r1, [sp, #68] @ 0x44 │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, r6 │ │ │ │ ite eq │ │ │ │ moveq r0, #16 │ │ │ │ movne.w r0, #512 @ 0x200 │ │ │ │ blx b770 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 358e0 │ │ │ │ + bne.n 381ba │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 35a7c │ │ │ │ + bne.w 38378 │ │ │ │ mov r2, sl │ │ │ │ mov r1, sl │ │ │ │ mov r0, r6 │ │ │ │ blx b4e0 │ │ │ │ mov r8, r0 │ │ │ │ blx b374 │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ mov r1, r0 │ │ │ │ + mov r0, r8 │ │ │ │ str r4, [sp, #0] │ │ │ │ mov r2, r3 │ │ │ │ - mov r0, r8 │ │ │ │ blx ae1c │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ blx b8b0 │ │ │ │ str r0, [sp, #8] │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 35aaa │ │ │ │ + beq.w 383a8 │ │ │ │ ldrd r3, r2, [sp, #76] @ 0x4c │ │ │ │ add.w fp, r3, r2 │ │ │ │ - adds r2, r5, #2 │ │ │ │ - str r2, [sp, #20] │ │ │ │ + add.w r2, r5, #2 │ │ │ │ mov.w r3, fp, lsl #1 │ │ │ │ - str r3, [sp, #16] │ │ │ │ cmp r3, r2 │ │ │ │ - beq.w 35a9c │ │ │ │ + strd r3, r2, [sp, #16] │ │ │ │ + beq.w 3839a │ │ │ │ blx b374 │ │ │ │ mov r8, r0 │ │ │ │ blx b374 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ cmp r4, #0 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r8 │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ add.w r3, r3, r2, lsl #3 │ │ │ │ ite ne │ │ │ │ movne r2, #6 │ │ │ │ moveq r2, #1 │ │ │ │ str r2, [sp, #0] │ │ │ │ mov r2, r3 │ │ │ │ blx ae1c │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ blx b8b0 │ │ │ │ mov r8, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 35aaa │ │ │ │ + beq.w 383a8 │ │ │ │ ldr r3, [r7, #24] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 35a96 │ │ │ │ - ldr r2, [pc, #272] @ (35ab8 ) │ │ │ │ + beq.n 38394 │ │ │ │ + ldr r2, [pc, #288] @ (383b8 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #272] @ (35abc ) │ │ │ │ - movs r0, #120 @ 0x78 │ │ │ │ + ldr r1, [pc, #288] @ (383bc ) │ │ │ │ + mov.w r0, #120 @ 0x78 │ │ │ │ add r1, pc │ │ │ │ blx b1f4 │ │ │ │ - adds r2, r6, #3 │ │ │ │ - bic.w r2, r2, #3 │ │ │ │ ldr r3, [r7, #20] │ │ │ │ - adds r2, #2 │ │ │ │ - str r3, [r0, #64] @ 0x40 │ │ │ │ - movs r3, #0 │ │ │ │ - str r3, [r0, #112] @ 0x70 │ │ │ │ - lsls r2, r2, #1 │ │ │ │ - str r2, [r0, #108] @ 0x6c │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ + add.w r2, r6, #3 │ │ │ │ mov r4, r0 │ │ │ │ + bic.w r2, r2, #3 │ │ │ │ + add.w r2, r2, #2 │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ + mov.w r2, r2, lsl #1 │ │ │ │ + str r3, [r0, #64] @ 0x40 │ │ │ │ + mov.w r3, #0 │ │ │ │ + strd r8, r6, [r0, #72] @ 0x48 │ │ │ │ + str r5, [r0, #80] @ 0x50 │ │ │ │ + strd sl, r2, [r0, #104] @ 0x68 │ │ │ │ + add.w sl, r0, #8 │ │ │ │ + str r7, [r0, #116] @ 0x74 │ │ │ │ + mov r0, sl │ │ │ │ + str r3, [r4, #112] @ 0x70 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ - str r3, [r0, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ + str r3, [r4, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ cmp r2, #0 │ │ │ │ it eq │ │ │ │ addeq r2, #1 │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ - str r2, [r0, #96] @ 0x60 │ │ │ │ - ldrd r2, r1, [sp, #16] │ │ │ │ - str r3, [r0, #84] @ 0x54 │ │ │ │ + str r3, [r4, #84] @ 0x54 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ - str.w sl, [r0, #104] @ 0x68 │ │ │ │ - add.w sl, r0, #8 │ │ │ │ - str r3, [r0, #92] @ 0x5c │ │ │ │ + str r2, [r4, #96] @ 0x60 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + str r3, [r4, #92] @ 0x5c │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ cmp r2, r1 │ │ │ │ ite ne │ │ │ │ movne r2, fp │ │ │ │ subeq.w r2, fp, #1 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ add.w fp, r9, #16 │ │ │ │ - strd r3, r8, [r0, #68] @ 0x44 │ │ │ │ - str r2, [r0, #100] @ 0x64 │ │ │ │ - str r6, [r0, #76] @ 0x4c │ │ │ │ - str r5, [r0, #80] @ 0x50 │ │ │ │ - str r7, [r0, #116] @ 0x74 │ │ │ │ - mov r0, sl │ │ │ │ + str r3, [r4, #68] @ 0x44 │ │ │ │ + str r2, [r4, #100] @ 0x64 │ │ │ │ blx aee0 │ │ │ │ ldr.w r1, [r9, #12] │ │ │ │ ldrd r2, r0, [r4, #96] @ 0x60 │ │ │ │ ldr r1, [r1, #4] │ │ │ │ - subs r0, r0, r2 │ │ │ │ - bl 95b80 │ │ │ │ + sub.w r0, r0, r2 │ │ │ │ + bl 9d2c0 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ mov r2, sl │ │ │ │ mov r1, fp │ │ │ │ mul.w r0, r3, r0 │ │ │ │ blx af20 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r0, [sp, #68] @ 0x44 │ │ │ │ mov r2, sl │ │ │ │ + ldr r0, [sp, #68] @ 0x44 │ │ │ │ add.w r1, r3, #8 │ │ │ │ blx af20 │ │ │ │ - mov r2, sl │ │ │ │ ldr r0, [sp, #68] @ 0x44 │ │ │ │ + mov r2, sl │ │ │ │ add.w r1, r8, #8 │ │ │ │ blx af20 │ │ │ │ ldr r2, [r7, #24] │ │ │ │ - cbz r2, 35a84 │ │ │ │ - ldrd r1, r2, [r4, #96] @ 0x60 │ │ │ │ + cbz r2, 38380 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ - subs r2, r2, r1 │ │ │ │ + ldrd r1, r2, [r4, #96] @ 0x60 │ │ │ │ vldr d6, [r4, #32] │ │ │ │ + sub.w r2, r2, r1 │ │ │ │ mul.w r2, r6, r2 │ │ │ │ mul.w r2, r3, r2 │ │ │ │ - movs r3, #0 │ │ │ │ - lsls r2, r2, #2 │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov.w r2, r2, lsl #2 │ │ │ │ vmov s15, r2 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d6, [r4, #32] │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ - add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 381be │ │ │ │ blx b374 │ │ │ │ mov r8, r0 │ │ │ │ - b.n 35930 │ │ │ │ - subs r3, r6, #5 │ │ │ │ + b.n 3821e │ │ │ │ + sub.w r3, r6, #5 │ │ │ │ cmp r3, #58 @ 0x3a │ │ │ │ ite hi │ │ │ │ movhi r3, #0 │ │ │ │ movls r3, #1 │ │ │ │ cmp r5, r6 │ │ │ │ it lt │ │ │ │ movlt r3, #0 │ │ │ │ - b.n 35a72 │ │ │ │ - ldr r2, [pc, #40] @ (35ac0 ) │ │ │ │ + b.n 38372 │ │ │ │ + ldr r2, [pc, #40] @ (383c0 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 359aa │ │ │ │ + b.n 3829a │ │ │ │ mov r2, sl │ │ │ │ mov r1, sl │ │ │ │ mov r0, r6 │ │ │ │ blx b4e0 │ │ │ │ mov r8, r0 │ │ │ │ - b.n 35970 │ │ │ │ + b.n 38260 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ blx b6d0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ - b.n 358e0 │ │ │ │ - lsls r5, r2, #7 │ │ │ │ + b.n 381ba │ │ │ │ + lsls r5, r0, #8 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsb r6, [r7, r1] │ │ │ │ + ldr r5, [sp, #560] @ 0x230 │ │ │ │ movs r6, r0 │ │ │ │ - ldc2l 15, cr15, [r1, #-1020]! @ 0xfffffc04 │ │ │ │ + stc2 15, cr15, [r3, #-1020] @ 0xfffffc04 │ │ │ │ ldr r3, [r0, #116] @ 0x74 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r4, r0 │ │ │ │ + mov r5, r1 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ ldr r6, [r0, #76] @ 0x4c │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ + sub sp, #24 │ │ │ │ ldr r7, [r3, #16] │ │ │ │ - mov r5, r1 │ │ │ │ ldr r3, [r3, #24] │ │ │ │ - sub sp, #24 │ │ │ │ - ldr.w r8, [r1] │ │ │ │ mov r0, r6 │ │ │ │ + ldr.w r8, [r1] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ - cbz r3, 35b0e │ │ │ │ + cbz r3, 38424 │ │ │ │ blx b970 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - adds r2, r6, #3 │ │ │ │ - ldr r1, [pc, #72] @ (35b34 ) │ │ │ │ + add.w r2, r6, #3 │ │ │ │ bic.w r2, r2, #3 │ │ │ │ + ldr r1, [pc, #80] @ (38448 ) │ │ │ │ + add.w r2, r2, #2 │ │ │ │ + str r3, [sp, #16] │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ - adds r2, #2 │ │ │ │ - str r3, [sp, #12] │ │ │ │ add r1, pc │ │ │ │ + str r3, [sp, #12] │ │ │ │ ldr r3, [r7, #4] │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ strd r0, r3, [sp] │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx r8 │ │ │ │ add sp, #24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ blx b970 │ │ │ │ ldr r2, [r4, #72] @ 0x48 │ │ │ │ - str r2, [sp, #12] │ │ │ │ mov r3, r0 │ │ │ │ - ldr r1, [pc, #28] @ (35b38 ) │ │ │ │ mov r0, r5 │ │ │ │ + ldr r1, [pc, #28] @ (3844c ) │ │ │ │ + str r2, [sp, #12] │ │ │ │ ldr r2, [r4, #68] @ 0x44 │ │ │ │ - str r2, [sp, #8] │ │ │ │ add r1, pc │ │ │ │ + str r2, [sp, #8] │ │ │ │ ldr r2, [r7, #4] │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [r4, #84] @ 0x54 │ │ │ │ str r2, [sp, #0] │ │ │ │ mov r2, r6 │ │ │ │ blx r8 │ │ │ │ - add sp, #24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - asrs r2, r1, #20 │ │ │ │ + b.n 38414 │ │ │ │ + nop │ │ │ │ + str r0, [r0, #52] @ 0x34 │ │ │ │ movs r6, r0 │ │ │ │ - asrs r0, r2, #20 │ │ │ │ + str r4, [r7, #48] @ 0x30 │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r6, r1 │ │ │ │ - sub sp, #8 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + sub sp, #8 │ │ │ │ + mov r6, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r6 │ │ │ │ blx ad68 │ │ │ │ - ldr r2, [r4, #116] @ 0x74 │ │ │ │ ldrd r3, r1, [r4, #76] @ 0x4c │ │ │ │ mov r0, r6 │ │ │ │ - ldr r2, [r2, #16] │ │ │ │ + ldr r2, [r4, #116] @ 0x74 │ │ │ │ add.w ip, r1, #4294967295 @ 0xffffffff │ │ │ │ add.w ip, ip, ip, lsr #31 │ │ │ │ - ldr r2, [r2, #8] │ │ │ │ + ldr r2, [r2, #16] │ │ │ │ mov.w r5, ip, asr #1 │ │ │ │ + ldr r2, [r2, #8] │ │ │ │ strd r3, r5, [sp] │ │ │ │ mul.w r3, r1, r3 │ │ │ │ add.w r1, r4, #112 @ 0x70 │ │ │ │ blx aea0 │ │ │ │ add sp, #8 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #116 @ 0x74 │ │ │ │ - add r7, sp, #24 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ + add r7, sp, #24 │ │ │ │ + ldr r4, [r0, #80] @ 0x50 │ │ │ │ ldr r2, [r0, #96] @ 0x60 │ │ │ │ ldr r5, [r0, #88] @ 0x58 │ │ │ │ str r3, [r7, #32] │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ - str r3, [r7, #28] │ │ │ │ - ldr r3, [r0, #76] @ 0x4c │ │ │ │ str r2, [r7, #8] │ │ │ │ ldr r2, [r0, #100] @ 0x64 │ │ │ │ + str r3, [r7, #28] │ │ │ │ + ldr r3, [r0, #76] @ 0x4c │ │ │ │ str r2, [r7, #44] @ 0x2c │ │ │ │ - adds r2, r3, #3 │ │ │ │ - bic.w r2, r2, #3 │ │ │ │ str r1, [r7, #52] @ 0x34 │ │ │ │ + ldr r1, [r0, #84] @ 0x54 │ │ │ │ + add.w r2, r3, #3 │ │ │ │ + bic.w r2, r2, #3 │ │ │ │ add.w r9, r2, #2 │ │ │ │ - ldrd r4, r1, [r0, #80] @ 0x50 │ │ │ │ mul.w r3, r9, r3 │ │ │ │ - lsls r6, r3, #4 │ │ │ │ + mov.w r6, r3, lsl #4 │ │ │ │ cmp.w r6, #65536 @ 0x10000 │ │ │ │ - bcs.w 35df2 │ │ │ │ + bcs.w 38752 │ │ │ │ sub.w sp, sp, r6 │ │ │ │ cmp r1, #0 │ │ │ │ add r3, sp, #24 │ │ │ │ str r3, [r7, #84] @ 0x54 │ │ │ │ - ble.w 35de4 │ │ │ │ + ble.w 38730 │ │ │ │ mul.w r3, r5, r4 │ │ │ │ mov fp, r9 │ │ │ │ mov sl, r8 │ │ │ │ - str r1, [r7, #12] │ │ │ │ str r6, [r7, #4] │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + str r1, [r7, #12] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [r7, #24] │ │ │ │ ldr r3, [r7, #8] │ │ │ │ add r3, r9 │ │ │ │ str r3, [r7, #16] │ │ │ │ add.w r3, r4, r4, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ mul.w r3, r5, r3 │ │ │ │ - movs r5, #1 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r5, #1 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [r7, #20] │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ str r3, [r7, #36] @ 0x24 │ │ │ │ + ldr r3, [r7, #24] │ │ │ │ ldr r0, [r7, #32] │ │ │ │ ldr r2, [r7, #52] @ 0x34 │ │ │ │ - ldr r3, [r7, #24] │ │ │ │ + add r3, r2 │ │ │ │ mov r1, r2 │ │ │ │ - adds r3, r2, r3 │ │ │ │ str r3, [r7, #40] @ 0x28 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ - ldr r2, [r7, #44] @ 0x2c │ │ │ │ ldr r3, [r7, #16] │ │ │ │ + ldr r2, [r7, #44] @ 0x2c │ │ │ │ cmp r2, r3 │ │ │ │ - ble.w 35dec │ │ │ │ + ble.w 3874c │ │ │ │ mov r9, r3 │ │ │ │ str.w fp, [r7, #80] @ 0x50 │ │ │ │ - ldrd r0, r8, [sl, #104] @ 0x68 │ │ │ │ - str.w r9, [r7, #48] @ 0x30 │ │ │ │ ldr.w r3, [sl, #76] @ 0x4c │ │ │ │ - ldr r2, [r7, #80] @ 0x50 │ │ │ │ - ldr.w fp, [sl, #88] @ 0x58 │ │ │ │ + str.w r9, [r7, #48] @ 0x30 │ │ │ │ + ldrd r2, r1, [r7, #80] @ 0x50 │ │ │ │ + ldrd r0, r8, [sl, #104] @ 0x68 │ │ │ │ mov r6, r3 │ │ │ │ - ldr r1, [r7, #84] @ 0x54 │ │ │ │ + ldr.w fp, [sl, #88] @ 0x58 │ │ │ │ sub.w r2, r9, r2 │ │ │ │ add.w r3, r8, #536870912 @ 0x20000000 │ │ │ │ str r2, [r7, #56] @ 0x38 │ │ │ │ - subs r3, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ add.w r4, r1, r3, lsl #3 │ │ │ │ + ldr r3, [r7, #52] @ 0x34 │ │ │ │ str r4, [r7, #72] @ 0x48 │ │ │ │ mul.w r4, r2, fp │ │ │ │ - ldr r3, [r7, #52] @ 0x34 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ add r3, r4 │ │ │ │ str r3, [r7, #64] @ 0x40 │ │ │ │ - strd r5, r5, [sp, #12] │ │ │ │ mov r3, r0 │ │ │ │ - str.w fp, [sp, #8] │ │ │ │ + strd fp, r5, [sp, #8] │ │ │ │ + str r5, [sp, #16] │ │ │ │ ldr r2, [r7, #80] @ 0x50 │ │ │ │ strd r8, r2, [sp] │ │ │ │ mov r2, r6 │ │ │ │ str r0, [r7, #76] @ 0x4c │ │ │ │ ldr r0, [r7, #64] @ 0x40 │ │ │ │ blx ad58 │ │ │ │ ldr r0, [r7, #40] @ 0x28 │ │ │ │ - subs r4, r0, r4 │ │ │ │ + sub.w r4, r0, r4 │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ str r4, [r7, #60] @ 0x3c │ │ │ │ rsb r4, fp, #0 │ │ │ │ - strd r4, r0, [sp, #8] │ │ │ │ - str r5, [sp, #16] │ │ │ │ + str r4, [sp, #8] │ │ │ │ + strd r0, r5, [sp, #12] │ │ │ │ ldr r2, [r7, #80] @ 0x50 │ │ │ │ strd r8, r2, [sp] │ │ │ │ mov r2, r6 │ │ │ │ str r6, [r7, #68] @ 0x44 │ │ │ │ - ldr r6, [r7, #72] @ 0x48 │ │ │ │ - ldr r3, [r7, #76] @ 0x4c │ │ │ │ - mov r1, r6 │ │ │ │ ldr r0, [r7, #60] @ 0x3c │ │ │ │ + ldrd r6, r3, [r7, #72] @ 0x48 │ │ │ │ + mov r1, r6 │ │ │ │ blx ad58 │ │ │ │ ldr.w r3, [sl, #112] @ 0x70 │ │ │ │ mov r1, r6 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ strd r9, r5, [sp, #4] │ │ │ │ ldr r3, [r7, #56] @ 0x38 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r0, [r7, #84] @ 0x54 │ │ │ │ - ldr.w r3, [sl, #108] @ 0x6c │ │ │ │ str r6, [r7, #72] @ 0x48 │ │ │ │ ldr.w r6, [sl, #64] @ 0x40 │ │ │ │ + ldr.w r3, [sl, #108] @ 0x6c │ │ │ │ blx r6 │ │ │ │ - strd fp, r5, [sp, #12] │ │ │ │ - str r5, [sp, #8] │ │ │ │ + strd r5, fp, [sp, #8] │ │ │ │ + str r5, [sp, #16] │ │ │ │ ldr r6, [r7, #80] @ 0x50 │ │ │ │ str r6, [sp, #4] │ │ │ │ ldr r3, [r7, #76] @ 0x4c │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r8 │ │ │ │ - ldr r6, [r7, #68] @ 0x44 │ │ │ │ - ldr r1, [r7, #64] @ 0x40 │ │ │ │ + ldrd r1, r6, [r7, #64] @ 0x40 │ │ │ │ ldr r0, [r7, #84] @ 0x54 │ │ │ │ mov r2, r6 │ │ │ │ blx b88c │ │ │ │ - strd r4, r5, [sp, #12] │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ - str r3, [sp, #8] │ │ │ │ - ldr r4, [r7, #80] @ 0x50 │ │ │ │ mov r2, r6 │ │ │ │ + str r5, [sp, #16] │ │ │ │ + strd r3, r4, [sp, #8] │ │ │ │ + ldr r4, [r7, #80] @ 0x50 │ │ │ │ str r4, [sp, #4] │ │ │ │ - ldr r3, [r7, #76] @ 0x4c │ │ │ │ add r9, r4 │ │ │ │ + ldr r3, [r7, #76] @ 0x4c │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r8 │ │ │ │ ldr r1, [r7, #60] @ 0x3c │ │ │ │ ldr r0, [r7, #72] @ 0x48 │ │ │ │ blx b88c │ │ │ │ ldr r3, [r7, #44] @ 0x2c │ │ │ │ cmp r3, r9 │ │ │ │ - bgt.n 35c14 │ │ │ │ + bgt.n 38552 │ │ │ │ ldr.w fp, [r7, #80] @ 0x50 │ │ │ │ - ldrd r6, r8, [sl, #104] @ 0x68 │ │ │ │ - str r6, [r7, #76] @ 0x4c │ │ │ │ ldr.w r3, [sl, #76] @ 0x4c │ │ │ │ + ldrd r6, r8, [sl, #104] @ 0x68 │ │ │ │ ldr r1, [r7, #84] @ 0x54 │ │ │ │ - str r3, [r7, #72] @ 0x48 │ │ │ │ + strd r3, r6, [r7, #72] @ 0x48 │ │ │ │ add.w r3, r8, #536870912 @ 0x20000000 │ │ │ │ - subs r3, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ ldr.w r6, [sl, #88] @ 0x58 │ │ │ │ add.w r2, r1, r3, lsl #3 │ │ │ │ ldr r3, [r7, #48] @ 0x30 │ │ │ │ str r2, [r7, #80] @ 0x50 │ │ │ │ ldr r2, [r7, #52] @ 0x34 │ │ │ │ mul.w r4, r3, r6 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - adds r0, r2, r4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r0, r2, r4 │ │ │ │ str r0, [r7, #68] @ 0x44 │ │ │ │ ldr r0, [r7, #44] @ 0x2c │ │ │ │ - strd r5, r5, [sp, #12] │ │ │ │ + strd r6, r5, [sp, #8] │ │ │ │ + str r5, [sp, #16] │ │ │ │ sub.w r9, r0, r3 │ │ │ │ - str.w r8, [sp] │ │ │ │ - strd r9, r6, [sp, #4] │ │ │ │ - ldrd r2, r3, [r7, #72] @ 0x48 │ │ │ │ - ldr r0, [r7, #68] @ 0x44 │ │ │ │ + strd r8, r9, [sp] │ │ │ │ + ldrd r0, r2, [r7, #68] @ 0x44 │ │ │ │ + ldr r3, [r7, #76] @ 0x4c │ │ │ │ blx ad58 │ │ │ │ ldr r2, [r7, #40] @ 0x28 │ │ │ │ - str r5, [sp, #16] │ │ │ │ - subs r4, r2, r4 │ │ │ │ + sub.w r4, r2, r4 │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r4 │ │ │ │ - str r2, [sp, #12] │ │ │ │ - negs r4, r6 │ │ │ │ + rsb r4, r6, #0 │ │ │ │ + strd r2, r5, [sp, #12] │ │ │ │ str r4, [r7, #60] @ 0x3c │ │ │ │ - strd r9, r4, [sp, #4] │ │ │ │ - str.w r8, [sp] │ │ │ │ - ldr r4, [r7, #80] @ 0x50 │ │ │ │ + strd r8, r9, [sp] │ │ │ │ + str r4, [sp, #8] │ │ │ │ ldrd r2, r3, [r7, #72] @ 0x48 │ │ │ │ - mov r1, r4 │ │ │ │ str r0, [r7, #64] @ 0x40 │ │ │ │ + ldr r4, [r7, #80] @ 0x50 │ │ │ │ + mov r1, r4 │ │ │ │ blx ad58 │ │ │ │ ldr.w r3, [sl, #112] @ 0x70 │ │ │ │ mov r1, r4 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ str r5, [sp, #8] │ │ │ │ ldr r0, [r7, #44] @ 0x2c │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r3, [r7, #48] @ 0x30 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r0, [r7, #84] @ 0x54 │ │ │ │ - ldr.w r3, [sl, #108] @ 0x6c │ │ │ │ str r4, [r7, #80] @ 0x50 │ │ │ │ ldr.w r4, [sl, #64] @ 0x40 │ │ │ │ + ldr.w r3, [sl, #108] @ 0x6c │ │ │ │ blx r4 │ │ │ │ - strd r6, r5, [sp, #12] │ │ │ │ strd r9, r5, [sp, #4] │ │ │ │ mov r3, r8 │ │ │ │ + strd r6, r5, [sp, #12] │ │ │ │ ldr r6, [r7, #76] @ 0x4c │ │ │ │ str r6, [sp, #0] │ │ │ │ - ldr r4, [r7, #72] @ 0x48 │ │ │ │ - ldr r1, [r7, #68] @ 0x44 │ │ │ │ - mov r2, r4 │ │ │ │ + ldrd r1, r4, [r7, #68] @ 0x44 │ │ │ │ ldr r0, [r7, #84] @ 0x54 │ │ │ │ + mov r2, r4 │ │ │ │ blx b88c │ │ │ │ str r5, [sp, #16] │ │ │ │ - ldr r3, [r7, #60] @ 0x3c │ │ │ │ mov r2, r4 │ │ │ │ + ldr r3, [r7, #60] @ 0x3c │ │ │ │ + strd r6, r9, [sp] │ │ │ │ str r3, [sp, #12] │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ - strd r9, r3, [sp, #4] │ │ │ │ + str r3, [sp, #8] │ │ │ │ mov r3, r8 │ │ │ │ - str r6, [sp, #0] │ │ │ │ ldr r1, [r7, #64] @ 0x40 │ │ │ │ ldr r0, [r7, #80] @ 0x50 │ │ │ │ blx b88c │ │ │ │ - ldr r4, [r7, #52] @ 0x34 │ │ │ │ ldr r3, [r7, #20] │ │ │ │ ldr r0, [r7, #28] │ │ │ │ - adds r2, r4, r3 │ │ │ │ - mov r1, r2 │ │ │ │ + ldr r4, [r7, #52] @ 0x34 │ │ │ │ + add.w r2, r4, r3 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ + mov r1, r2 │ │ │ │ blx r3 │ │ │ │ ldr.w r3, [sl, #92] @ 0x5c │ │ │ │ ldr r2, [r7, #36] @ 0x24 │ │ │ │ add.w r3, r4, r3, lsl #3 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ str r3, [r7, #52] @ 0x34 │ │ │ │ ldr r3, [r7, #12] │ │ │ │ - adds r2, #1 │ │ │ │ str r2, [r7, #36] @ 0x24 │ │ │ │ cmp r3, r2 │ │ │ │ - bgt.w 35bf4 │ │ │ │ + bgt.w 38532 │ │ │ │ ldr r6, [r7, #4] │ │ │ │ cmp.w r6, #65536 @ 0x10000 │ │ │ │ - bcs.n 35e04 │ │ │ │ - adds r7, #92 @ 0x5c │ │ │ │ + bcs.n 38764 │ │ │ │ + add.w r7, r7, #92 @ 0x5c │ │ │ │ mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ str r3, [r7, #48] @ 0x30 │ │ │ │ - b.n 35cf0 │ │ │ │ + b.n 38632 │ │ │ │ mov r0, r6 │ │ │ │ str r1, [r7, #80] @ 0x50 │ │ │ │ blx b46c │ │ │ │ ldr r1, [r7, #80] @ 0x50 │ │ │ │ str r0, [r7, #84] @ 0x54 │ │ │ │ cmp r1, #0 │ │ │ │ - bgt.w 35bca │ │ │ │ + bgt.w 384fe │ │ │ │ ldr r0, [r7, #84] @ 0x54 │ │ │ │ blx b5c0 │ │ │ │ - adds r7, #92 @ 0x5c │ │ │ │ - mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + b.n 38730 │ │ │ │ │ │ │ │ -00035e14 : │ │ │ │ - stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ +0003876c : │ │ │ │ + strd r3, r4, [sp, #-32]! │ │ │ │ mov r4, r2 │ │ │ │ - ldr.w r9, [pc, #148] @ 35eb0 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ - add r9, pc │ │ │ │ + strd r9, lr, [sp, #24] │ │ │ │ + mov.w r0, #28 │ │ │ │ + ldr.w r9, [pc, #180] @ 38838 │ │ │ │ + strd r7, r8, [sp, #16] │ │ │ │ + mov.w r8, #0 │ │ │ │ ldr r1, [r4, #0] │ │ │ │ + ldr r7, [pc, #168] @ (3883c ) │ │ │ │ + add r9, pc │ │ │ │ mov r2, r9 │ │ │ │ - movs r0, #28 │ │ │ │ blx b8fc │ │ │ │ - ldr r7, [pc, #132] @ (35eb4 ) │ │ │ │ mov r1, r0 │ │ │ │ strd r4, r6, [r0, #16] │ │ │ │ - mov.w r8, #0 │ │ │ │ str.w r8, [r0, #24] │ │ │ │ mov r0, r5 │ │ │ │ add r7, pc │ │ │ │ blx b598 │ │ │ │ - ldr r3, [pc, #112] @ (35eb8 ) │ │ │ │ + ldr r3, [pc, #144] @ (38840 ) │ │ │ │ ldr r7, [r7, r3] │ │ │ │ ldr r3, [r7, #0] │ │ │ │ - cbz r3, 35e66 │ │ │ │ + cbz r3, 387ce │ │ │ │ ldr r1, [r4, #0] │ │ │ │ mov r2, r9 │ │ │ │ - movs r0, #28 │ │ │ │ + mov.w r0, #28 │ │ │ │ blx r3 │ │ │ │ mov r1, r0 │ │ │ │ - strd r4, r6, [r0, #16] │ │ │ │ - str.w r8, [r0, #24] │ │ │ │ mov r0, r5 │ │ │ │ + strd r4, r6, [r1, #16] │ │ │ │ + str.w r8, [r1, #24] │ │ │ │ blx b598 │ │ │ │ - ldr.w r9, [pc, #84] @ 35ebc │ │ │ │ - movs r0, #28 │ │ │ │ - ldr r1, [r4, #0] │ │ │ │ + ldr.w r9, [pc, #116] @ 38844 │ │ │ │ + mov.w r0, #28 │ │ │ │ mov.w r8, #1 │ │ │ │ + ldr r1, [r4, #0] │ │ │ │ add r9, pc │ │ │ │ mov r2, r9 │ │ │ │ blx b8fc │ │ │ │ mov r1, r0 │ │ │ │ - strd r4, r6, [r0, #16] │ │ │ │ - str.w r8, [r0, #24] │ │ │ │ mov r0, r5 │ │ │ │ + strd r4, r6, [r1, #16] │ │ │ │ + str.w r8, [r1, #24] │ │ │ │ blx b598 │ │ │ │ ldr r3, [r7, #0] │ │ │ │ - cbz r3, 35eaa │ │ │ │ + cbz r3, 38824 │ │ │ │ ldr r1, [r4, #0] │ │ │ │ mov r2, r9 │ │ │ │ - movs r0, #28 │ │ │ │ + mov.w r0, #28 │ │ │ │ blx r3 │ │ │ │ - strd r4, r6, [r0, #16] │ │ │ │ - str.w r8, [r0, #24] │ │ │ │ mov r1, r0 │ │ │ │ + ldrd r9, lr, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + strd r4, r6, [r1, #16] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + str.w r8, [r1, #24] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + ldrd r7, r8, [sp, #16] │ │ │ │ + add sp, #32 │ │ │ │ b.w b594 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + ldrd r7, r8, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {r9, pc} │ │ │ │ nop │ │ │ │ - @ instruction: 0xfa93ffff │ │ │ │ - ldrh r4, [r0, #44] @ 0x2c │ │ │ │ + vld4.32 {d31[],d33[],d35[],d37[]}, [fp :128] │ │ │ │ + bmi.n 3887c │ │ │ │ movs r6, r0 │ │ │ │ lsls r4, r0, #16 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfa43ffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + vld4.32 {d15[],d17[],d19[],d21[]}, [r1 :128] │ │ │ │ mov r3, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldrd r8, r1, [r0, #64] @ 0x40 │ │ │ │ - sub sp, #28 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ ldrd r4, r0, [r0, #72] @ 0x48 │ │ │ │ - subs r7, r1, #1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #28 │ │ │ │ + ldrd lr, r2, [r5, #80] @ 0x50 │ │ │ │ + add.w r7, r1, #4294967295 @ 0xffffffff │ │ │ │ ldr.w ip, [r5, #88] @ 0x58 │ │ │ │ add.w r6, r7, r7, lsr #31 │ │ │ │ cmp r0, #0 │ │ │ │ - ldrd lr, r2, [r5, #80] @ 0x50 │ │ │ │ rsb r6, ip, r6, asr #1 │ │ │ │ - ble.n 35fa8 │ │ │ │ + ble.n 38952 │ │ │ │ ldr r5, [r5, #100] @ 0x64 │ │ │ │ add.w r9, r2, #4294967295 @ 0xffffffff │ │ │ │ - lsls r6, r6, #4 │ │ │ │ - mul.w r2, r4, r2 │ │ │ │ - add.w r7, r7, r9, lsl #1 │ │ │ │ cmp.w r8, #1 │ │ │ │ + add.w r7, r7, r9, lsl #1 │ │ │ │ + mul.w r2, r4, r2 │ │ │ │ + mov.w r6, r6, lsl #4 │ │ │ │ ldr r5, [r5, #0] │ │ │ │ add.w r5, r5, r7, lsl #3 │ │ │ │ str r5, [sp, #12] │ │ │ │ mov.w r5, lr, lsl #3 │ │ │ │ str r5, [sp, #8] │ │ │ │ - ble.n 35fa8 │ │ │ │ + ble.n 38952 │ │ │ │ cmp.w ip, #0 │ │ │ │ - ble.n 35fa8 │ │ │ │ - mul.w r1, r4, r1 │ │ │ │ + ble.n 38952 │ │ │ │ cmp r4, #1 │ │ │ │ - bne.n 35fae │ │ │ │ - adds r4, r2, r1 │ │ │ │ + mul.w r1, r4, r1 │ │ │ │ + bne.n 3896a │ │ │ │ + add.w r4, r2, r1 │ │ │ │ rsb r2, r2, r2, lsl #28 │ │ │ │ + str r0, [sp, #16] │ │ │ │ mov.w sl, r1, lsl #3 │ │ │ │ - mov.w r7, ip, lsl #4 │ │ │ │ add.w r1, r1, r2, lsl #1 │ │ │ │ add.w r3, r3, r4, lsl #3 │ │ │ │ - str r0, [sp, #16] │ │ │ │ mov.w r9, r1, lsl #3 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov.w r7, ip, lsl #4 │ │ │ │ mov r2, r1 │ │ │ │ ldr r5, [sp, #12] │ │ │ │ mov lr, r3 │ │ │ │ mov.w fp, #1 │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r4, lr │ │ │ │ add.w fp, fp, #1 │ │ │ │ + str r3, [sp, #0] │ │ │ │ add.w r0, r9, lr │ │ │ │ add.w r2, r5, #16 │ │ │ │ - movs r1, #0 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - vldr d6, [r2, #-8] │ │ │ │ - mov r3, r0 │ │ │ │ + mov.w r1, #0 │ │ │ │ vldr d3, [r0] │ │ │ │ - adds r1, #1 │ │ │ │ - vldr d7, [r2, #-16] │ │ │ │ - subs r0, #8 │ │ │ │ - vmul.f64 d6, d0, d6 │ │ │ │ - vldr d4, [r4] │ │ │ │ - adds r2, #16 │ │ │ │ + mov r3, r0 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ cmp r1, ip │ │ │ │ + sub.w r0, r0, #8 │ │ │ │ + vldr d6, [r2, #-8] │ │ │ │ + add.w r2, r2, #16 │ │ │ │ + vldr d7, [r2, #-32] @ 0xffffffe0 │ │ │ │ + vldr d4, [r4] │ │ │ │ + vmul.f64 d6, d0, d6 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ vstmia r4!, {d5} │ │ │ │ vstr d7, [r3] │ │ │ │ - bne.n 35f56 │ │ │ │ + bne.n 388f8 │ │ │ │ add r5, r7 │ │ │ │ + cmp r8, fp │ │ │ │ ldr r3, [sp, #0] │ │ │ │ add r5, r6 │ │ │ │ add lr, sl │ │ │ │ - cmp r8, fp │ │ │ │ - bne.n 35f44 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ + bne.n 388e4 │ │ │ │ + ldrd r2, r1, [sp, #4] │ │ │ │ add r3, r1 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ - adds r2, #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ cmp r1, r2 │ │ │ │ - bne.n 35f3a │ │ │ │ + bne.n 388da │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - adds r7, r2, r1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + add.w r7, r2, r1 │ │ │ │ rsb r2, r2, r2, lsl #28 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - mov.w fp, r1, lsl #3 │ │ │ │ + str r0, [sp, #20] │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ add.w r2, r1, r2, lsl #1 │ │ │ │ add.w r3, r3, r7, lsl #3 │ │ │ │ - negs r5, r4 │ │ │ │ + rsb r5, r4, #0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + mov.w fp, r1, lsl #3 │ │ │ │ mov.w r7, ip, lsl #4 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ str r2, [sp, #0] │ │ │ │ - movs r2, #0 │ │ │ │ - str r0, [sp, #20] │ │ │ │ + mov.w r2, #0 │ │ │ │ ldr.w lr, [sp, #12] │ │ │ │ mov r9, r3 │ │ │ │ mov.w sl, #1 │ │ │ │ str r2, [sp, #4] │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #0] │ │ │ │ mov r1, r9 │ │ │ │ add.w sl, sl, #1 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ add.w r2, r9, r3 │ │ │ │ add.w r3, lr, #16 │ │ │ │ - vldr d6, [r3, #-8] │ │ │ │ - adds r0, #1 │ │ │ │ vldr d3, [r2] │ │ │ │ - adds r3, #16 │ │ │ │ - vldr d7, [r1] │ │ │ │ + add.w r0, r0, #1 │ │ │ │ + add.w r3, r3, #16 │ │ │ │ cmp ip, r0 │ │ │ │ - vmul.f64 d6, d0, d6 │ │ │ │ vldr d4, [r3, #-32] @ 0xffffffe0 │ │ │ │ + vldr d6, [r3, #-24] @ 0xffffffe8 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vmul.f64 d6, d0, d6 │ │ │ │ vmul.f64 d5, d3, d6 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vmla.f64 d7, d3, d4 │ │ │ │ vstr d5, [r1] │ │ │ │ add r1, r4 │ │ │ │ vstr d7, [r2] │ │ │ │ add r2, r5 │ │ │ │ - bne.n 35ff0 │ │ │ │ + bne.n 389b8 │ │ │ │ add lr, r7 │ │ │ │ - add r9, fp │ │ │ │ - add lr, r6 │ │ │ │ cmp sl, r8 │ │ │ │ - bne.n 35fde │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ + add lr, r6 │ │ │ │ + add r9, fp │ │ │ │ + bne.n 389a4 │ │ │ │ + ldrd r2, r1, [sp, #4] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ + add.w r2, r2, #1 │ │ │ │ add r3, r1 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ - adds r2, #1 │ │ │ │ cmp r1, r2 │ │ │ │ - bne.n 35fd0 │ │ │ │ - add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r0 │ │ │ │ + bne.n 38996 │ │ │ │ + b.n 38952 │ │ │ │ + nop │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - ldr r2, [r6, #68] @ 0x44 │ │ │ │ - str r1, [sp, #48] @ 0x30 │ │ │ │ - ldrd r5, r1, [r0, #72] @ 0x48 │ │ │ │ + ldr r2, [r0, #68] @ 0x44 │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldrd r8, r3, [r6, #84] @ 0x54 │ │ │ │ - cmp r1, #0 │ │ │ │ - ldr r0, [r0, #80] @ 0x50 │ │ │ │ + ldr r5, [r0, #72] @ 0x48 │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ + ldr.w r8, [r0, #84] @ 0x54 │ │ │ │ + ldrd r1, r0, [r0, #76] @ 0x4c │ │ │ │ mul.w r2, r5, r2 │ │ │ │ - add.w lr, r3, r8 │ │ │ │ + ldr r3, [r6, #88] @ 0x58 │ │ │ │ + cmp r1, #0 │ │ │ │ str r1, [sp, #12] │ │ │ │ - ble.n 360da │ │ │ │ - lsls r3, r0, #3 │ │ │ │ - mul.w r1, r8, r5 │ │ │ │ + add.w lr, r3, r8 │ │ │ │ + ble.n 38ace │ │ │ │ + mov.w r3, r0, lsl #3 │ │ │ │ cmp r5, #1 │ │ │ │ + mul.w r1, r8, r5 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bne.w 36204 │ │ │ │ + bne.w 38c1c │ │ │ │ ldr r7, [sp, #4] │ │ │ │ rsb r0, r1, r1, lsl #29 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ mov.w ip, r2, lsl #3 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ mov.w r8, r1, lsl #3 │ │ │ │ mov.w fp, lr, lsl #3 │ │ │ │ + mla r4, r2, r7, r0 │ │ │ │ add.w r5, r3, ip │ │ │ │ rsb r3, r8, #0 │ │ │ │ - mla r4, r2, r7, r0 │ │ │ │ + sub.w r4, r4, r2 │ │ │ │ str r3, [sp, #32] │ │ │ │ - subs r4, r4, r2 │ │ │ │ - lsls r3, r4, #3 │ │ │ │ - subs r4, r7, #1 │ │ │ │ - subs r7, #2 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ - lsrs r4, r4, #1 │ │ │ │ - adds r4, #1 │ │ │ │ + mov.w r3, r4, lsl #3 │ │ │ │ + add.w r4, r7, #4294967295 @ 0xffffffff │ │ │ │ + sub.w r7, r7, #2 │ │ │ │ + mov.w r4, r4, lsr #1 │ │ │ │ mul.w r7, r2, r7 │ │ │ │ - lsls r3, r7, #3 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ + add.w r7, r2, r0 │ │ │ │ + mov.w r2, #0 │ │ │ │ str r3, [sp, #28] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ - adds r7, r2, r0 │ │ │ │ - movs r2, #0 │ │ │ │ sub.w sl, r3, #3 │ │ │ │ mov r0, r3 │ │ │ │ mov.w sl, sl, lsr #1 │ │ │ │ add.w sl, sl, #2 │ │ │ │ cmp r0, #0 │ │ │ │ - bgt.n 3610a │ │ │ │ + bgt.n 38b10 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - adds r2, #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ add r5, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 360ca │ │ │ │ - ldr r0, [r6, #92] @ 0x5c │ │ │ │ + bne.n 38abc │ │ │ │ ldr r4, [sp, #48] @ 0x30 │ │ │ │ - ldr r3, [r0, #56] @ 0x38 │ │ │ │ + ldr r0, [r6, #92] @ 0x5c │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r4 │ │ │ │ + ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r2, [r6, #72] @ 0x48 │ │ │ │ ldr r3, [r6, #84] @ 0x54 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ add.w r2, r4, r3, lsl #3 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ mov r1, r2 │ │ │ │ blx r3 │ │ │ │ + vmov.f64 d0, #112 @ 0x3f800000 1.0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - vmov.f64 d0, #112 @ 0x3f800000 1.0 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b.n 35ec0 │ │ │ │ - adds r7, #1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ + b.n 38848 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ str r2, [sp, #8] │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ mov r2, lr │ │ │ │ - vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ strd fp, r6, [sp, #40] @ 0x28 │ │ │ │ cmp r2, r1 │ │ │ │ - ble.n 361fa │ │ │ │ + ble.n 38c12 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ - movs r6, #0 │ │ │ │ + mov.w r6, #0 │ │ │ │ add.w r9, r5, r3 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ add.w lr, r5, r3 │ │ │ │ - adds r6, #1 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ mov fp, r9 │ │ │ │ + str r1, [sp, #0] │ │ │ │ mov r0, lr │ │ │ │ mov r3, r1 │ │ │ │ - str r1, [sp, #0] │ │ │ │ vldr d6, [r0] │ │ │ │ mov r1, fp │ │ │ │ - vldr d7, [fp] │ │ │ │ - adds r3, #1 │ │ │ │ - sub.w fp, fp, #8 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ cmp r2, r3 │ │ │ │ + sub.w fp, fp, #8 │ │ │ │ + vldr d7, [fp, #8] │ │ │ │ vstr d6, [r1] │ │ │ │ mov r1, r0 │ │ │ │ sub.w r0, r0, #8 │ │ │ │ vstr d7, [r1] │ │ │ │ - bne.n 36136 │ │ │ │ + bne.n 38b44 │ │ │ │ + cmp r6, r4 │ │ │ │ ldr r1, [sp, #0] │ │ │ │ add r9, ip │ │ │ │ sub.w lr, lr, ip │ │ │ │ - cmp r6, r4 │ │ │ │ - bne.n 3612c │ │ │ │ + bne.n 38b38 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #2 │ │ │ │ - ble.n 361e6 │ │ │ │ + ble.n 38bfc │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov.w r9, #1 │ │ │ │ - ldr.w fp, [sp, #40] @ 0x28 │ │ │ │ - adds r0, r5, r3 │ │ │ │ - mov r3, r5 │ │ │ │ str r2, [sp, #0] │ │ │ │ + ldr.w fp, [sp, #40] @ 0x28 │ │ │ │ strd r1, r5, [sp, #20] │ │ │ │ + add.w r0, r5, r3 │ │ │ │ + mov r3, r5 │ │ │ │ add.w r2, r8, r3 │ │ │ │ - adds r6, r7, r0 │ │ │ │ + add.w r6, r7, r0 │ │ │ │ add.w r5, r8, r0 │ │ │ │ - adds r1, r7, r3 │ │ │ │ + add.w r1, r7, r3 │ │ │ │ add.w lr, fp, r3 │ │ │ │ - vldr d4, [r2] │ │ │ │ vldmdb r6!, {d6} │ │ │ │ - vldr d5, [r5] │ │ │ │ - vmul.f64 d4, d4, d3 │ │ │ │ + vldr d4, [r2] │ │ │ │ vldmdb r1!, {d7} │ │ │ │ + vldr d5, [r5] │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ + vmul.f64 d4, d4, d3 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vstmia r2!, {d2} │ │ │ │ cmp r2, lr │ │ │ │ vstr d6, [r6] │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstmia r5!, {d6} │ │ │ │ vstr d7, [r1] │ │ │ │ - bne.n 3618e │ │ │ │ + bne.n 38ba4 │ │ │ │ add.w r9, r9, #1 │ │ │ │ add r3, ip │ │ │ │ - sub.w r0, r0, ip │ │ │ │ cmp r9, sl │ │ │ │ - bne.n 3617e │ │ │ │ + sub.w r0, r0, ip │ │ │ │ + bne.n 38b90 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ ldrd r1, r5, [sp, #20] │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ add r5, r0 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ - adds r3, #1 │ │ │ │ str r3, [sp, #8] │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n 3611a │ │ │ │ + bne.n 38b24 │ │ │ │ ldr r6, [sp, #44] @ 0x2c │ │ │ │ - b.n 360da │ │ │ │ + b.n 38ace │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #2 │ │ │ │ - ble.n 361e6 │ │ │ │ + ble.n 38bfc │ │ │ │ ldr r6, [sp, #44] @ 0x2c │ │ │ │ - b.n 360da │ │ │ │ - subs r0, r2, r1 │ │ │ │ + b.n 38ace │ │ │ │ + sub.w r0, r2, r1 │ │ │ │ mov.w r9, r1, lsl #3 │ │ │ │ - rsb r1, r1, r1, lsl #29 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ mov.w fp, r0, lsl #3 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - lsls r7, r2, #3 │ │ │ │ + rsb r1, r1, r1, lsl #29 │ │ │ │ rsb r9, r9, #0 │ │ │ │ - adds r4, r3, r7 │ │ │ │ + mov.w r7, r2, lsl #3 │ │ │ │ + add.w r4, r3, r7 │ │ │ │ mla r0, r2, r0, r1 │ │ │ │ add r1, r2 │ │ │ │ - subs r0, r0, r2 │ │ │ │ - lsls r3, r0, #3 │ │ │ │ + sub.w r0, r0, r2 │ │ │ │ + mov.w r3, r0, lsl #3 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #4] │ │ │ │ sub.w ip, r3, #2 │ │ │ │ - subs r0, r3, #1 │ │ │ │ - lsrs r0, r0, #1 │ │ │ │ + add.w r0, r3, #4294967295 @ 0xffffffff │ │ │ │ + mov.w r0, r0, lsr #1 │ │ │ │ mul.w ip, r2, ip │ │ │ │ ldr r2, [sp, #4] │ │ │ │ - adds r0, #1 │ │ │ │ - cmp r2, #0 │ │ │ │ + add.w r0, r0, #1 │ │ │ │ mov.w r3, ip, lsl #3 │ │ │ │ + cmp r2, #0 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ sub.w ip, r3, #3 │ │ │ │ mov.w ip, ip, lsr #1 │ │ │ │ add.w r3, ip, #2 │ │ │ │ str r3, [sp, #0] │ │ │ │ mov.w r3, r1, lsl #3 │ │ │ │ mov.w r1, #0 │ │ │ │ str r3, [sp, #8] │ │ │ │ mov r3, lr │ │ │ │ - bgt.n 36276 │ │ │ │ + bgt.n 38ca0 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ - adds r1, #1 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ add r4, r2 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ cmp r2, r1 │ │ │ │ - beq.w 360da │ │ │ │ + beq.w 38ace │ │ │ │ ldr r2, [sp, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n 36262 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + ble.n 38c8a │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ - negs r2, r5 │ │ │ │ - str.w fp, [sp, #52] @ 0x34 │ │ │ │ str r6, [sp, #20] │ │ │ │ + str.w fp, [sp, #52] @ 0x34 │ │ │ │ + rsb r2, r5, #0 │ │ │ │ cmp r8, r3 │ │ │ │ - bge.n 36374 │ │ │ │ + bge.n 38da6 │ │ │ │ ldr r6, [sp, #44] @ 0x2c │ │ │ │ add.w sl, r4, r9 │ │ │ │ mov.w ip, #0 │ │ │ │ str r5, [sp, #24] │ │ │ │ add.w lr, r4, r6 │ │ │ │ add.w ip, ip, #1 │ │ │ │ mov r6, sl │ │ │ │ mov r5, lr │ │ │ │ mov fp, r8 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w fp, fp, #1 │ │ │ │ vldr d6, [r5] │ │ │ │ + add.w fp, fp, #1 │ │ │ │ cmp r3, fp │ │ │ │ + vldr d7, [r6] │ │ │ │ vstr d6, [r6] │ │ │ │ add r6, r2 │ │ │ │ vstr d7, [r5] │ │ │ │ add r5, r2 │ │ │ │ - bne.n 362a2 │ │ │ │ + bne.n 38cd0 │ │ │ │ + cmp ip, r0 │ │ │ │ add sl, r7 │ │ │ │ sub.w lr, lr, r7 │ │ │ │ - cmp ip, r0 │ │ │ │ - bne.n 36298 │ │ │ │ + bne.n 38cc6 │ │ │ │ ldr r6, [sp, #4] │ │ │ │ ldr r5, [sp, #24] │ │ │ │ cmp r6, #2 │ │ │ │ - ble.n 36364 │ │ │ │ + ble.n 38d94 │ │ │ │ ldr r6, [sp, #40] @ 0x28 │ │ │ │ mov lr, r4 │ │ │ │ - ldr.w ip, [sp, #52] @ 0x34 │ │ │ │ mov.w fp, #1 │ │ │ │ - add.w sl, r4, r6 │ │ │ │ strd r2, r4, [sp, #24] │ │ │ │ - str r1, [sp, #32] │ │ │ │ - str r0, [sp, #36] @ 0x24 │ │ │ │ + ldr.w ip, [sp, #52] @ 0x34 │ │ │ │ + strd r1, r0, [sp, #32] │ │ │ │ + add.w sl, r4, r6 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ sub.w r4, lr, r9 │ │ │ │ add.w r0, sl, ip │ │ │ │ sub.w r1, sl, r9 │ │ │ │ - add r2, lr │ │ │ │ mov r6, r8 │ │ │ │ - vldr d4, [r4] │ │ │ │ - adds r6, #1 │ │ │ │ + add r2, lr │ │ │ │ vldr d6, [r0] │ │ │ │ + add.w r6, r6, #1 │ │ │ │ cmp r3, r6 │ │ │ │ + vldr d4, [r4] │ │ │ │ vldr d5, [r1] │ │ │ │ - vmul.f64 d4, d4, d3 │ │ │ │ vldr d7, [r2] │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ + vmul.f64 d4, d4, d3 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vstr d2, [r4] │ │ │ │ add r4, r5 │ │ │ │ vstr d6, [r0] │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ sub.w r0, r0, r5 │ │ │ │ vstr d6, [r1] │ │ │ │ add r1, r5 │ │ │ │ vstr d7, [r2] │ │ │ │ sub.w r2, r2, r5 │ │ │ │ - bne.n 362fa │ │ │ │ + bne.n 38d28 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ add.w fp, fp, #1 │ │ │ │ add lr, r7 │ │ │ │ sub.w sl, sl, r7 │ │ │ │ cmp fp, r2 │ │ │ │ - bne.n 362e8 │ │ │ │ + bne.n 38d16 │ │ │ │ ldrd r2, r4, [sp, #24] │ │ │ │ ldrd r1, r0, [sp, #32] │ │ │ │ - adds r1, #1 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ ldr r6, [sp, #16] │ │ │ │ add r4, r6 │ │ │ │ ldr r6, [sp, #12] │ │ │ │ cmp r6, r1 │ │ │ │ - bne.n 36284 │ │ │ │ + bne.n 38cb2 │ │ │ │ ldr r6, [sp, #20] │ │ │ │ - b.n 360da │ │ │ │ + b.n 38ace │ │ │ │ ldr r6, [sp, #4] │ │ │ │ cmp r6, #2 │ │ │ │ - bgt.n 36370 │ │ │ │ - b.n 36364 │ │ │ │ + bgt.n 38da2 │ │ │ │ + b.n 38d94 │ │ │ │ + nop │ │ │ │ mov r3, r0 │ │ │ │ - ldr r2, [pc, #56] @ (363b8 ) │ │ │ │ - push {r4, lr} │ │ │ │ + ldr r2, [pc, #56] @ (38dec ) │ │ │ │ mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + sub sp, #16 │ │ │ │ ldr r4, [r1, #0] │ │ │ │ ldr r1, [r3, #56] @ 0x38 │ │ │ │ add r2, pc │ │ │ │ - sub sp, #16 │ │ │ │ cmp r1, r2 │ │ │ │ - beq.n 363b0 │ │ │ │ - ldr r2, [pc, #40] @ (363bc ) │ │ │ │ + beq.n 38de6 │ │ │ │ + ldr r2, [pc, #40] @ (38df0 ) │ │ │ │ add r2, pc │ │ │ │ ldr r1, [r3, #96] @ 0x60 │ │ │ │ str r1, [sp, #12] │ │ │ │ ldr r1, [r3, #92] @ 0x5c │ │ │ │ str r1, [sp, #8] │ │ │ │ ldr r1, [r3, #76] @ 0x4c │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r1, [r3, #68] @ 0x44 │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #24] @ (363c0 ) │ │ │ │ + ldr r1, [pc, #24] @ (38df4 ) │ │ │ │ ldr r3, [r3, #64] @ 0x40 │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r2, [pc, #16] @ (363c4 ) │ │ │ │ + ldr r2, [pc, #16] @ (38df8 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 36394 │ │ │ │ - nop │ │ │ │ - lsls r5, r7, #8 │ │ │ │ + b.n 38dca │ │ │ │ + lsls r5, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r2, #7 │ │ │ │ + ldr r6, [pc, #896] @ (39174 ) │ │ │ │ movs r6, r0 │ │ │ │ - lsrs r0, r6, #18 │ │ │ │ + ldr r2, [r7, r6] │ │ │ │ movs r6, r0 │ │ │ │ - lsls r2, r6, #6 │ │ │ │ + ldr r6, [pc, #752] @ (390ec ) │ │ │ │ movs r6, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r3 │ │ │ │ bics.w r3, r1, #4 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #28 │ │ │ │ - bne.n 363da │ │ │ │ + bne.n 38e1e │ │ │ │ lsls r0, r5, #31 │ │ │ │ - bmi.n 363e2 │ │ │ │ - movs r0, #0 │ │ │ │ + bmi.n 38e3a │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r6, r2 │ │ │ │ lsls r2, r6, #31 │ │ │ │ - bpl.n 363da │ │ │ │ + bpl.n 38e1e │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #28 │ │ │ │ - bmi.n 363da │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ + bmi.n 38e1e │ │ │ │ + ldrd r3, r2, [sp, #76] @ 0x4c │ │ │ │ mov r4, r1 │ │ │ │ cmp r3, #0 │ │ │ │ ite eq │ │ │ │ moveq r7, #1 │ │ │ │ movne r7, #0 │ │ │ │ add.w r8, r7, r3 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ sub.w r7, r3, r7 │ │ │ │ - ldrd r3, r2, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ add r3, r2 │ │ │ │ add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ sub.w r3, r5, r3 │ │ │ │ sub.w r9, r3, r8 │ │ │ │ - beq.w 3654a │ │ │ │ + beq.w 38fb4 │ │ │ │ blx b374 │ │ │ │ mov sl, r0 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ - ldr r0, [sp, #68] @ 0x44 │ │ │ │ + ldrd r0, r2, [sp, #68] @ 0x44 │ │ │ │ mov r1, r2 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ mov r1, r0 │ │ │ │ + mov r0, sl │ │ │ │ str r4, [sp, #0] │ │ │ │ mov r2, r3 │ │ │ │ - mov r0, sl │ │ │ │ blx ae1c │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ blx b8b0 │ │ │ │ mov sl, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 36562 │ │ │ │ + beq.w 38fcc │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ mov r0, r6 │ │ │ │ mul.w r2, r3, r5 │ │ │ │ mov r1, r2 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ mov fp, r0 │ │ │ │ - movs r0, #2 │ │ │ │ + mov.w r0, #2 │ │ │ │ mul.w r2, r3, r9 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ + mov r1, r2 │ │ │ │ strd r3, r3, [sp, #12] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ - mov r1, r2 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ strd r3, r3, [sp] │ │ │ │ mov r3, r7 │ │ │ │ blx b128 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ mov r1, r0 │ │ │ │ - str r4, [sp, #0] │ │ │ │ mov r0, fp │ │ │ │ + str r4, [sp, #0] │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ mul.w r3, r3, r8 │ │ │ │ add.w r3, r2, r3, lsl #3 │ │ │ │ mov r2, r3 │ │ │ │ blx ae1c │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ blx b8b0 │ │ │ │ mov r9, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 36562 │ │ │ │ + beq.n 38fcc │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 3655c │ │ │ │ - ldr r2, [pc, #200] @ (36570 ) │ │ │ │ + bne.n 38fc6 │ │ │ │ + ldr r2, [pc, #216] @ (38fdc ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #200] @ (36574 ) │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ + ldr r1, [pc, #216] @ (38fe0 ) │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ add r1, pc │ │ │ │ blx b1f4 │ │ │ │ - subs r2, r6, #1 │ │ │ │ + add.w r2, r6, #4294967295 @ 0xffffffff │ │ │ │ + strd r6, r5, [r0, #64] @ 0x40 │ │ │ │ + vmov.f64 d5, #28 @ 0x40e00000 7.0 │ │ │ │ strd r8, r7, [r0, #84] @ 0x54 │ │ │ │ - lsls r7, r7, #1 │ │ │ │ - vmov s13, r7 │ │ │ │ + mov.w r7, r7, lsl #1 │ │ │ │ + vmov.f64 d4, #20 @ 0x40a00000 5.0 │ │ │ │ vmov s14, r2 │ │ │ │ vcvt.f64.s32 d7, d7, #1 │ │ │ │ - strd r6, r5, [r0, #64] @ 0x40 │ │ │ │ cmp r4, #0 │ │ │ │ - vcvt.f64.s32 d6, s13 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ - add.w r5, r9, #8 │ │ │ │ + vmov s13, r7 │ │ │ │ + ldrd r6, r7, [r9, #8] │ │ │ │ + it eq │ │ │ │ + vmoveq.f64 d5, d4 │ │ │ │ + strd sl, r9, [r0, #92] @ 0x5c │ │ │ │ + strd r6, r7, [r0, #8] │ │ │ │ + ldrd r6, r7, [r9, #16] │ │ │ │ str r3, [r0, #72] @ 0x48 │ │ │ │ - add.w r6, r0, #8 │ │ │ │ + vcvt.f64.s32 d6, s13 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ - vmov.f64 d5, #28 @ 0x40e00000 7.0 │ │ │ │ - vmov.f64 d4, #20 @ 0x40a00000 5.0 │ │ │ │ + strd r6, r7, [r0, #16] │ │ │ │ + ldrd r6, r7, [r9, #24] │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vldr s13, [sp, #68] @ 0x44 │ │ │ │ + strd r6, r7, [r0, #24] │ │ │ │ + ldrd r6, r7, [r9, #32] │ │ │ │ str r3, [r0, #76] @ 0x4c │ │ │ │ - mov ip, r0 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ - it eq │ │ │ │ - vmoveq.f64 d5, d4 │ │ │ │ vcvt.f64.s32 d6, s13 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ + strd r6, r7, [r0, #32] │ │ │ │ str r3, [r0, #80] @ 0x50 │ │ │ │ - strd sl, r9, [r0, #92] @ 0x5c │ │ │ │ - movs r3, #0 │ │ │ │ - str r3, [r0, #100] @ 0x64 │ │ │ │ - ldmia r5!, {r0, r1, r2, r3} │ │ │ │ + mov.w r3, #0 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - stmia r6!, {r0, r1, r2, r3} │ │ │ │ - vldr d6, [ip, #16] │ │ │ │ + vldr d6, [r0, #16] │ │ │ │ + str r3, [r0, #100] @ 0x64 │ │ │ │ vmla.f64 d6, d5, d7 │ │ │ │ vmov.f64 d5, #16 @ 0x40800000 4.0 │ │ │ │ - ldmia.w r5, {r0, r1, r2, r3} │ │ │ │ - stmia.w r6, {r0, r1, r2, r3} │ │ │ │ - mov r0, ip │ │ │ │ - vstr d6, [ip, #16] │ │ │ │ - vldr d6, [ip, #8] │ │ │ │ + vstr d6, [r0, #16] │ │ │ │ + vldr d6, [r0, #8] │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmov.f64 d5, #38 @ 0x41300000 11.0 │ │ │ │ - vstr d6, [ip, #8] │ │ │ │ - vldr d6, [ip, #32] │ │ │ │ + vstr d6, [r0, #8] │ │ │ │ + vldr d6, [r0, #32] │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ - vstr d6, [ip, #32] │ │ │ │ - b.n 363dc │ │ │ │ + vstr d6, [r0, #32] │ │ │ │ + b.n 38e22 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ mov r0, r6 │ │ │ │ mul.w r2, r3, r5 │ │ │ │ mov r1, r2 │ │ │ │ blx b4e0 │ │ │ │ mov sl, r0 │ │ │ │ - b.n 36424 │ │ │ │ - ldr r2, [pc, #24] @ (36578 ) │ │ │ │ + b.n 38e7c │ │ │ │ + ldr r2, [pc, #28] @ (38fe4 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 364aa │ │ │ │ - movs r0, #0 │ │ │ │ + b.n 38f04 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ mov r0, sl │ │ │ │ blx b6d0 │ │ │ │ - b.n 363da │ │ │ │ - lsls r5, r3, #4 │ │ │ │ + b.n 38e1e │ │ │ │ + lsls r3, r0, #5 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [pc, #568] @ (367b0 ) │ │ │ │ + str r1, [sp, #200] @ 0xc8 │ │ │ │ movs r6, r0 │ │ │ │ - @ instruction: 0xfae7ffff │ │ │ │ - push {r4, lr} │ │ │ │ + @ instruction: 0xfa49ffff │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #96] @ 0x60 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #92] @ 0x5c │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ - push {r4, r5, lr} │ │ │ │ + str.w r4, [sp, #-12]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ - sub sp, #12 │ │ │ │ ldr r0, [r0, #92] @ 0x5c │ │ │ │ + strd r5, lr, [sp, #4] │ │ │ │ + sub sp, #12 │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r5 │ │ │ │ blx ad68 │ │ │ │ - add.w r1, r4, #100 @ 0x64 │ │ │ │ ldrd r3, r2, [r4, #64] @ 0x40 │ │ │ │ - strd r2, r3, [sp] │ │ │ │ + add.w r1, r4, #100 @ 0x64 │ │ │ │ mov r0, r5 │ │ │ │ + strd r2, r3, [sp] │ │ │ │ mul.w r3, r2, r3 │ │ │ │ - ldr r2, [pc, #8] @ (365c4 ) │ │ │ │ + ldr r2, [pc, #20] @ (39044 ) │ │ │ │ add r2, pc │ │ │ │ blx aea0 │ │ │ │ add sp, #12 │ │ │ │ - pop {r4, r5, pc} │ │ │ │ - cmp r2, #10 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + strb r4, [r2, #27] │ │ │ │ movs r6, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r0 │ │ │ │ vmov.f64 d0, #240 @ 0xbf800000 -1.0 │ │ │ │ - sub sp, #52 @ 0x34 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r1 │ │ │ │ - bl 35ec0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #52 @ 0x34 │ │ │ │ + bl 38848 │ │ │ │ ldr r0, [r6, #92] @ 0x5c │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r2, [r6, #72] @ 0x48 │ │ │ │ ldr r3, [r6, #84] @ 0x54 │ │ │ │ ldr r0, [r6, #96] @ 0x60 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ add.w r2, r4, r3, lsl #3 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ mov r1, r2 │ │ │ │ blx r3 │ │ │ │ - ldr r3, [r6, #64] @ 0x40 │ │ │ │ + ldrd r3, r0, [r6, #64] @ 0x40 │ │ │ │ ldrd r5, r1, [r6, #72] @ 0x48 │ │ │ │ + ldrd r2, r8, [r6, #80] @ 0x50 │ │ │ │ str r3, [sp, #8] │ │ │ │ - ldr r0, [r6, #68] @ 0x44 │ │ │ │ - ldrd r8, r3, [r6, #84] @ 0x54 │ │ │ │ + ldr r3, [r6, #88] @ 0x58 │ │ │ │ cmp r1, #0 │ │ │ │ - ldr r2, [r6, #80] @ 0x50 │ │ │ │ mul.w r0, r5, r0 │ │ │ │ - add r3, r8 │ │ │ │ str r1, [sp, #20] │ │ │ │ - ble.w 3673a │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - mul.w r1, r8, r5 │ │ │ │ + add r3, r8 │ │ │ │ + ble.w 391f6 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ cmp r5, #1 │ │ │ │ + mul.w r1, r8, r5 │ │ │ │ str r2, [sp, #24] │ │ │ │ - bne.w 36752 │ │ │ │ + bne.w 39222 │ │ │ │ ldr r6, [sp, #8] │ │ │ │ mov.w ip, r0, lsl #3 │ │ │ │ + mov.w r8, r1, lsl #3 │ │ │ │ add.w r5, r4, ip │ │ │ │ rsb r4, r1, r1, lsl #29 │ │ │ │ - subs r2, r6, #2 │ │ │ │ - mov.w r8, r1, lsl #3 │ │ │ │ rsb r7, r8, #0 │ │ │ │ mov.w fp, r3, lsl #3 │ │ │ │ + sub.w r2, r6, #2 │ │ │ │ str r7, [sp, #28] │ │ │ │ mul.w r2, r0, r2 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ - subs r2, r6, #3 │ │ │ │ - lsrs r2, r2, #1 │ │ │ │ + sub.w r2, r6, #3 │ │ │ │ + mov.w r2, r2, lsr #1 │ │ │ │ add.w sl, r2, #2 │ │ │ │ - adds r2, r4, r0 │ │ │ │ + add.w r2, r4, r0 │ │ │ │ mla r4, r0, r6, r4 │ │ │ │ - adds r2, #1 │ │ │ │ - subs r4, r4, r0 │ │ │ │ - lsls r7, r2, #3 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + mov.w r7, r2, lsl #3 │ │ │ │ mov r2, r3 │ │ │ │ - lsls r0, r4, #3 │ │ │ │ - subs r4, r6, #1 │ │ │ │ + sub.w r4, r4, r0 │ │ │ │ + mov.w r0, r4, lsl #3 │ │ │ │ + add.w r4, r6, #4294967295 @ 0xffffffff │ │ │ │ + mov.w r4, r4, lsr #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ str r0, [sp, #32] │ │ │ │ - movs r0, #0 │ │ │ │ - lsrs r4, r4, #1 │ │ │ │ + mov.w r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ - adds r4, #1 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #2 │ │ │ │ - ble.w 36894 │ │ │ │ + ble.w 39386 │ │ │ │ cmp r2, r1 │ │ │ │ - ble.n 36740 │ │ │ │ + ble.n 3920e │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov.w lr, #1 │ │ │ │ str r4, [sp, #0] │ │ │ │ - adds r0, r5, r3 │ │ │ │ - mov r3, r5 │ │ │ │ strd r2, r5, [sp, #12] │ │ │ │ + add.w r0, r5, r3 │ │ │ │ + mov r3, r5 │ │ │ │ add.w r2, r8, r3 │ │ │ │ - adds r6, r7, r0 │ │ │ │ + add.w r6, r7, r0 │ │ │ │ add.w r5, r8, r0 │ │ │ │ - adds r4, r7, r3 │ │ │ │ + add.w r4, r7, r3 │ │ │ │ add.w r9, fp, r3 │ │ │ │ - vldr d4, [r2] │ │ │ │ vldmdb r6!, {d6} │ │ │ │ - vldr d5, [r5] │ │ │ │ + vldr d4, [r2] │ │ │ │ vldmdb r4!, {d7} │ │ │ │ + vldr d5, [r5] │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstmia r2!, {d3} │ │ │ │ cmp r2, r9 │ │ │ │ vstr d6, [r6] │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstmia r5!, {d6} │ │ │ │ vstr d7, [r4] │ │ │ │ - bne.n 3669a │ │ │ │ + bne.n 3914c │ │ │ │ add.w lr, lr, #1 │ │ │ │ add r3, ip │ │ │ │ - sub.w r0, r0, ip │ │ │ │ cmp lr, sl │ │ │ │ - bne.n 3668a │ │ │ │ + sub.w r0, r0, ip │ │ │ │ + bne.n 39138 │ │ │ │ ldr r4, [sp, #0] │ │ │ │ ldrd r2, r5, [sp, #12] │ │ │ │ - movs r6, #0 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + mov.w r6, #0 │ │ │ │ str r5, [sp, #12] │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ add.w r9, r5, r3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ add.w lr, r5, r3 │ │ │ │ - adds r6, #1 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ mov r5, r9 │ │ │ │ + str r1, [sp, #0] │ │ │ │ mov r0, lr │ │ │ │ mov r3, r1 │ │ │ │ - str r1, [sp, #0] │ │ │ │ vldr d6, [r0] │ │ │ │ mov r1, r5 │ │ │ │ - vldr d7, [r5] │ │ │ │ - adds r3, #1 │ │ │ │ - subs r5, #8 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ cmp r2, r3 │ │ │ │ + sub.w r5, r5, #8 │ │ │ │ + vldr d7, [r5, #8] │ │ │ │ vstr d6, [r1] │ │ │ │ mov r1, r0 │ │ │ │ sub.w r0, r0, #8 │ │ │ │ vstr d7, [r1] │ │ │ │ - bne.n 366fc │ │ │ │ + bne.n 391b2 │ │ │ │ + cmp r4, r6 │ │ │ │ ldr r1, [sp, #0] │ │ │ │ add r9, ip │ │ │ │ sub.w lr, lr, ip │ │ │ │ - cmp r4, r6 │ │ │ │ - bne.n 366f2 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ - ldr r5, [sp, #12] │ │ │ │ + bne.n 391a6 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ + ldr r5, [sp, #12] │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #4] │ │ │ │ add r5, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #4] │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n 3666e │ │ │ │ + bne.n 3911a │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ add r5, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ - adds r3, #1 │ │ │ │ str r3, [sp, #4] │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n 36676 │ │ │ │ - b.n 3673a │ │ │ │ + bne.n 39122 │ │ │ │ + b.n 391f6 │ │ │ │ ldr r6, [sp, #8] │ │ │ │ mov.w r9, r1, lsl #3 │ │ │ │ - lsls r7, r0, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - subs r6, #2 │ │ │ │ - negs r2, r5 │ │ │ │ + mov.w r7, r0, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add r4, r7 │ │ │ │ + rsb r2, r5, #0 │ │ │ │ + sub.w r6, r6, #2 │ │ │ │ mul.w r6, r0, r6 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ str r6, [sp, #44] @ 0x2c │ │ │ │ ldr r6, [sp, #8] │ │ │ │ - subs r6, #3 │ │ │ │ - lsrs r6, r6, #1 │ │ │ │ + sub.w r6, r6, #3 │ │ │ │ + mov.w r6, r6, lsr #1 │ │ │ │ add.w fp, r6, #2 │ │ │ │ - subs r6, r0, r1 │ │ │ │ + sub.w r6, r0, r1 │ │ │ │ rsb r1, r1, r1, lsl #29 │ │ │ │ - str.w fp, [sp, #4] │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - str r6, [sp, #0] │ │ │ │ - adds r6, r1, r0 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + strd r6, fp, [sp] │ │ │ │ + add.w r6, r1, r0 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ str r6, [sp, #40] @ 0x28 │ │ │ │ ldr r6, [sp, #8] │ │ │ │ mla r1, r0, r6, r1 │ │ │ │ - subs r1, r1, r0 │ │ │ │ - lsls r0, r1, #3 │ │ │ │ - subs r1, r6, #1 │ │ │ │ - lsrs r1, r1, #1 │ │ │ │ - adds r1, #1 │ │ │ │ + sub.w r1, r1, r0 │ │ │ │ + mov.w r0, r1, lsl #3 │ │ │ │ + add.w r1, r6, #4294967295 @ 0xffffffff │ │ │ │ + mov.w r1, r1, lsr #1 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ ldr r6, [sp, #8] │ │ │ │ cmp r6, #2 │ │ │ │ - ble.w 368a6 │ │ │ │ + ble.w 39398 │ │ │ │ cmp r8, r3 │ │ │ │ - bge.n 36886 │ │ │ │ - ldr r6, [sp, #44] @ 0x2c │ │ │ │ + bge.n 39376 │ │ │ │ + ldrd ip, r6, [sp, #40] @ 0x28 │ │ │ │ mov lr, r4 │ │ │ │ - ldr.w ip, [sp, #40] @ 0x28 │ │ │ │ mov.w fp, #1 │ │ │ │ - add.w sl, r4, r6 │ │ │ │ strd r2, r1, [sp, #12] │ │ │ │ - str r4, [sp, #28] │ │ │ │ - str r0, [sp, #32] │ │ │ │ + strd r4, r0, [sp, #28] │ │ │ │ + add.w sl, r4, r6 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ add.w r4, r9, lr │ │ │ │ add.w r1, r9, sl │ │ │ │ mov r6, r8 │ │ │ │ add.w r0, sl, r2 │ │ │ │ add.w r2, lr, ip │ │ │ │ - vldr d6, [r4] │ │ │ │ - adds r6, #1 │ │ │ │ vldr d4, [r0] │ │ │ │ + add.w r6, r6, #1 │ │ │ │ cmp r3, r6 │ │ │ │ + vldr d6, [r4] │ │ │ │ vldr d7, [r1] │ │ │ │ vldr d5, [r2] │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d3, [r4] │ │ │ │ add r4, r5 │ │ │ │ vstr d6, [r0] │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ sub.w r0, r0, r5 │ │ │ │ vstr d6, [r1] │ │ │ │ add r1, r5 │ │ │ │ vstr d7, [r2] │ │ │ │ sub.w r2, r2, r5 │ │ │ │ - bne.n 367d4 │ │ │ │ + bne.n 392c2 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ add.w fp, fp, #1 │ │ │ │ add lr, r7 │ │ │ │ sub.w sl, sl, r7 │ │ │ │ cmp fp, r2 │ │ │ │ - bne.n 367c0 │ │ │ │ + bne.n 392ae │ │ │ │ ldrd r2, r1, [sp, #12] │ │ │ │ ldrd r4, r0, [sp, #28] │ │ │ │ sub.w sl, r4, r9 │ │ │ │ - ldr.w fp, [sp, #36] @ 0x24 │ │ │ │ add.w lr, r4, r0 │ │ │ │ - mov.w ip, #0 │ │ │ │ strd r5, r1, [sp, #12] │ │ │ │ + ldr.w fp, [sp, #36] @ 0x24 │ │ │ │ + mov.w ip, #0 │ │ │ │ add.w ip, ip, #1 │ │ │ │ mov r5, sl │ │ │ │ mov r1, lr │ │ │ │ mov r6, r8 │ │ │ │ - vldr d7, [r5] │ │ │ │ - adds r6, #1 │ │ │ │ vldr d6, [r1] │ │ │ │ + add.w r6, r6, #1 │ │ │ │ cmp r3, r6 │ │ │ │ + vldr d7, [r5] │ │ │ │ vstr d6, [r5] │ │ │ │ add r5, r2 │ │ │ │ vstr d7, [r1] │ │ │ │ add r1, r2 │ │ │ │ - bne.n 3684c │ │ │ │ + bne.n 3933c │ │ │ │ + cmp ip, fp │ │ │ │ add sl, r7 │ │ │ │ sub.w lr, lr, r7 │ │ │ │ - cmp ip, fp │ │ │ │ - bne.n 36842 │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ + bne.n 39332 │ │ │ │ ldrd r5, r1, [sp, #12] │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ + add.w r1, r1, #1 │ │ │ │ add r4, r6 │ │ │ │ ldr r6, [sp, #20] │ │ │ │ - adds r1, #1 │ │ │ │ cmp r6, r1 │ │ │ │ - bne.n 3679c │ │ │ │ - add sp, #52 @ 0x34 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.n 3928c │ │ │ │ + b.n 391f6 │ │ │ │ ldr r6, [sp, #24] │ │ │ │ - adds r1, #1 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ add r4, r6 │ │ │ │ ldr r6, [sp, #20] │ │ │ │ cmp r6, r1 │ │ │ │ - bne.n 367a4 │ │ │ │ - b.n 3673a │ │ │ │ + bne.n 39294 │ │ │ │ + b.n 391f6 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldr r0, [sp, #8] │ │ │ │ cmp r0, #0 │ │ │ │ - ble.w 3673a │ │ │ │ + ble.w 391f6 │ │ │ │ cmp r2, r1 │ │ │ │ - ble.n 368c0 │ │ │ │ + ble.n 393b2 │ │ │ │ str r3, [sp, #4] │ │ │ │ - b.n 366e2 │ │ │ │ + b.n 39194 │ │ │ │ ldr r6, [sp, #8] │ │ │ │ cmp r6, #0 │ │ │ │ - ble.w 3673a │ │ │ │ + ble.w 391f6 │ │ │ │ cmp r8, r3 │ │ │ │ - blt.n 3682e │ │ │ │ + blt.n 3931e │ │ │ │ ldr r6, [sp, #24] │ │ │ │ adds r1, #1 │ │ │ │ add r4, r6 │ │ │ │ ldr r6, [sp, #20] │ │ │ │ cmp r6, r1 │ │ │ │ - bne.n 368a6 │ │ │ │ - b.n 3673a │ │ │ │ + bne.n 39398 │ │ │ │ + b.n 391f6 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ adds r3, #1 │ │ │ │ add r5, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n 36896 │ │ │ │ - b.n 3673a │ │ │ │ - nop │ │ │ │ + bne.n 39388 │ │ │ │ + b.n 391f6 │ │ │ │ │ │ │ │ -000368d0 : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - movs r1, #0 │ │ │ │ - ldr r6, [pc, #52] @ (3690c ) │ │ │ │ +000393c0 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + mov.w r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ - movs r0, #16 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + mov.w r0, #16 │ │ │ │ + ldr r6, [pc, #68] @ (39418 ) │ │ │ │ + ldr r5, [pc, #68] @ (3941c ) │ │ │ │ add r6, pc │ │ │ │ - ldr r5, [pc, #48] @ (36910 ) │ │ │ │ mov r2, r6 │ │ │ │ blx b8fc │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - add r5, pc │ │ │ │ blx b598 │ │ │ │ - ldr r3, [pc, #36] @ (36914 ) │ │ │ │ + ldr r3, [pc, #56] @ (39420 ) │ │ │ │ + add r5, pc │ │ │ │ ldr r3, [r5, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - cbz r3, 3690a │ │ │ │ + cbz r3, 3940e │ │ │ │ mov r2, r6 │ │ │ │ - movs r1, #0 │ │ │ │ - movs r0, #16 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov.w r0, #16 │ │ │ │ blx r3 │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w b594 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - @ instruction: 0xfaebffff │ │ │ │ - strh r4, [r3, #22] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + nop │ │ │ │ + @ instruction: 0xfa23ffff │ │ │ │ + stmia r7!, {r2, r3, r4, r6, r7} │ │ │ │ movs r6, r0 │ │ │ │ lsls r4, r0, #16 │ │ │ │ ... │ │ │ │ │ │ │ │ -00036918 : │ │ │ │ +00039424 : │ │ │ │ b.w b2bc │ │ │ │ │ │ │ │ -0003691c : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ +00039428 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r1 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r5 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ mov r6, r2 │ │ │ │ blx b69c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx b598 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx b6e8 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx b598 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx b6f4 │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w b594 │ │ │ │ │ │ │ │ -00036958 : │ │ │ │ - push {r4, lr} │ │ │ │ +00039470 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ mov r1, r2 │ │ │ │ blx b60c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ mov r5, r2 │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r0 │ │ │ │ + mov r4, r1 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ mov r6, r2 │ │ │ │ mov r2, r1 │ │ │ │ - mov r4, r1 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r0, [r5, #64] @ 0x40 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ mov r3, r0 │ │ │ │ - push {r4, lr} │ │ │ │ mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + ldr r1, [r3, #64] @ 0x40 │ │ │ │ sub sp, #8 │ │ │ │ ldr r2, [r3, #72] @ 0x48 │ │ │ │ - ldr r1, [r3, #64] @ 0x40 │ │ │ │ - ldr r4, [r0, #0] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #8] @ (369cc ) │ │ │ │ + ldr r1, [pc, #12] @ (39504 ) │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ ldr r3, [r3, #68] @ 0x44 │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - ldc2 0, cr0, [r4], #20 │ │ │ │ - push {r4, lr} │ │ │ │ + nop │ │ │ │ + ldr r0, [pc, #760] @ (39800 ) │ │ │ │ + movs r6, r0 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r4, r1 │ │ │ │ - ldr r1, [r1, #8] │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ + ldr r1, [r1, #8] │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ sub sp, #8 │ │ │ │ ldr r6, [r1, #0] │ │ │ │ cmp r6, r3 │ │ │ │ - beq.n 36a20 │ │ │ │ + beq.n 39564 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 36a20 │ │ │ │ + ble.n 39564 │ │ │ │ mov r7, r2 │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 36a4a │ │ │ │ + beq.n 39598 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ - ldr r2, [pc, #244] @ (36b04 ) │ │ │ │ + ldr r2, [pc, #256] @ (39654 ) │ │ │ │ ldr r3, [r3, #0] │ │ │ │ add r2, pc │ │ │ │ cmp r3, r2 │ │ │ │ - beq.n 36a28 │ │ │ │ - ldr r2, [pc, #236] @ (36b08 ) │ │ │ │ + beq.n 39578 │ │ │ │ + ldr r2, [pc, #248] @ (39658 ) │ │ │ │ add r2, pc │ │ │ │ cmp r3, r2 │ │ │ │ - beq.n 36ae0 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 39630 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ ldr.w r3, [r7, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #19 │ │ │ │ - bmi.n 36a20 │ │ │ │ + bmi.n 39564 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b920 │ │ │ │ cmp r0, #2 │ │ │ │ - ble.n 36af6 │ │ │ │ + ble.n 39646 │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - itt ne │ │ │ │ - ldrne r3, [r5, #8] │ │ │ │ - ldrne r3, [r3, #0] │ │ │ │ - bne.n 36a18 │ │ │ │ - b.n 36a20 │ │ │ │ + beq.n 39564 │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r3, [r3, #0] │ │ │ │ + b.n 3955c │ │ │ │ blx b3d4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 36ac8 │ │ │ │ + bne.n 39616 │ │ │ │ ldr.w r3, [r7, #164] @ 0xa4 │ │ │ │ lsls r2, r3, #26 │ │ │ │ - bpl.n 36a62 │ │ │ │ + bpl.n 395b0 │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 36a20 │ │ │ │ + bne.n 39564 │ │ │ │ ldrd r1, r0, [r4, #4] │ │ │ │ blx b008 │ │ │ │ ldrd r1, r2, [r4, #12] │ │ │ │ blx b264 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r7 │ │ │ │ blx b8b0 │ │ │ │ mov r8, r0 │ │ │ │ - cbz r0, 36ad2 │ │ │ │ + cbz r0, 39620 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ blx r3 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ mov r1, r0 │ │ │ │ mov.w r2, #1024 @ 0x400 │ │ │ │ mov r0, r7 │ │ │ │ str r3, [sp, #0] │ │ │ │ blx b898 │ │ │ │ mov r6, r0 │ │ │ │ - cbz r0, 36ad2 │ │ │ │ + cbz r0, 39620 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #108] @ (36b0c ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #104] @ (3965c ) │ │ │ │ ldr r2, [r3, #0] │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ - add.w r1, r8, #8 │ │ │ │ mov r4, r0 │ │ │ │ add.w r2, r0, #8 │ │ │ │ - strd r8, r6, [r0, #64] @ 0x40 │ │ │ │ - str r5, [r0, #72] @ 0x48 │ │ │ │ + add.w r1, r8, #8 │ │ │ │ add.w r0, r6, #8 │ │ │ │ + strd r8, r6, [r4, #64] @ 0x40 │ │ │ │ + str r5, [r4, #72] @ 0x48 │ │ │ │ blx b3c8 │ │ │ │ mov r0, r4 │ │ │ │ - add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + b.n 39568 │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 36a20 │ │ │ │ - b.n 36a0c │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 39564 │ │ │ │ + b.n 39550 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ mov r0, r8 │ │ │ │ blx b6d0 │ │ │ │ - b.n 36a20 │ │ │ │ + b.n 39564 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b654 │ │ │ │ cmp r0, #2 │ │ │ │ - bgt.n 36a20 │ │ │ │ + bgt.n 39564 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b920 │ │ │ │ cmp r0, #2 │ │ │ │ - bgt.n 36a52 │ │ │ │ - b.n 36a20 │ │ │ │ + bgt.n 395a0 │ │ │ │ + b.n 39564 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b654 │ │ │ │ cmp r0, #2 │ │ │ │ - bgt.n 36a52 │ │ │ │ - b.n 36a3a │ │ │ │ + bgt.n 395a0 │ │ │ │ + b.n 3958a │ │ │ │ nop │ │ │ │ - vminnm.f16 , , │ │ │ │ - vmaxnm.f16 , , │ │ │ │ - ldr r2, [r0, r0] │ │ │ │ + vmaxnm.f16 , , │ │ │ │ + vminnm.f32 , , │ │ │ │ + ldr r4, [sp, #704] @ 0x2c0 │ │ │ │ movs r6, r0 │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ - push {r4, r5, lr} │ │ │ │ + mov.w r1, #0 │ │ │ │ + str.w r4, [sp, #-12]! │ │ │ │ mov r4, r0 │ │ │ │ - movs r1, #0 │ │ │ │ - sub sp, #12 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ + add.w r4, r4, #20 │ │ │ │ + strd r5, lr, [sp, #4] │ │ │ │ + sub sp, #12 │ │ │ │ blx b588 │ │ │ │ - movs r1, #0 │ │ │ │ mov r5, r0 │ │ │ │ - ldr r0, [r4, #8] │ │ │ │ + ldr.w r0, [r4, #-12] │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b588 │ │ │ │ - ldr r3, [r4, #12] │ │ │ │ + ldr.w r3, [r4, #-8] │ │ │ │ mov r1, r0 │ │ │ │ - adds r4, #20 │ │ │ │ - mov r2, r3 │ │ │ │ mov r0, r5 │ │ │ │ str r4, [sp, #0] │ │ │ │ + mov r2, r3 │ │ │ │ blx b998 │ │ │ │ add sp, #12 │ │ │ │ - pop {r4, r5, pc} │ │ │ │ - push {r4, r5, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r1, #1 │ │ │ │ + str.w r4, [sp, #-12]! │ │ │ │ mov r4, r0 │ │ │ │ - movs r1, #1 │ │ │ │ - sub sp, #12 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ + add.w r4, r4, #20 │ │ │ │ + strd r5, lr, [sp, #4] │ │ │ │ + sub sp, #12 │ │ │ │ blx b588 │ │ │ │ - movs r1, #1 │ │ │ │ mov r5, r0 │ │ │ │ - ldr r0, [r4, #8] │ │ │ │ + ldr.w r0, [r4, #-12] │ │ │ │ + mov.w r1, #1 │ │ │ │ blx b588 │ │ │ │ - ldr r3, [r4, #16] │ │ │ │ + ldr.w r3, [r4, #-4] │ │ │ │ mov r1, r0 │ │ │ │ - adds r4, #20 │ │ │ │ - mov r2, r3 │ │ │ │ mov r0, r5 │ │ │ │ str r4, [sp, #0] │ │ │ │ + mov r2, r3 │ │ │ │ blx b998 │ │ │ │ add sp, #12 │ │ │ │ - pop {r4, r5, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00036b80 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +0003970c : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ + ldr r4, [pc, #64] @ (39754 ) │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ - ldr r4, [pc, #48] @ (36bb8 ) │ │ │ │ - movs r0, #12 │ │ │ │ + mov.w r0, #12 │ │ │ │ add r4, pc │ │ │ │ mov r1, r4 │ │ │ │ blx ae5c │ │ │ │ - add.w r3, r4, #12 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ + add.w r3, r4, #12 │ │ │ │ mov r0, r5 │ │ │ │ + str r3, [r1, #8] │ │ │ │ blx b598 │ │ │ │ mov r1, r4 │ │ │ │ - movs r0, #12 │ │ │ │ - adds r4, #24 │ │ │ │ + mov.w r0, #12 │ │ │ │ blx ae5c │ │ │ │ - str r4, [r0, #8] │ │ │ │ mov r1, r0 │ │ │ │ + add.w r4, r4, #24 │ │ │ │ mov r0, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + str r4, [r1, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - add ip, r8 │ │ │ │ + ldrh r0, [r6, #8] │ │ │ │ movs r6, r0 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldr r3, [r1, #0] │ │ │ │ mov r0, r1 │ │ │ │ - ldr r1, [pc, #4] @ (36bcc ) │ │ │ │ + ldr r1, [pc, #8] @ (39768 ) │ │ │ │ + ldr r3, [r0, #0] │ │ │ │ add r1, pc │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ - lsls r6, r4, #19 │ │ │ │ + str r2, [r1, r2] │ │ │ │ movs r6, r0 │ │ │ │ ldr r0, [r1, #8] │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ ldr r2, [r0, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 36bf8 │ │ │ │ + beq.n 39798 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - cbnz r3, 36bec │ │ │ │ + cbnz r3, 3978a │ │ │ │ ldrd r3, r2, [r1, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 36bf0 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 39790 │ │ │ │ + mov.w r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ blx b624 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 36bec │ │ │ │ - ldr r2, [pc, #24] @ (36c14 ) │ │ │ │ - movs r0, #64 @ 0x40 │ │ │ │ - ldr r1, [pc, #24] @ (36c18 ) │ │ │ │ + beq.n 3978a │ │ │ │ + ldr r2, [pc, #28] @ (397b8 ) │ │ │ │ + mov.w r0, #64 @ 0x40 │ │ │ │ + ldr r1, [pc, #28] @ (397bc ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ mov r4, r0 │ │ │ │ - adds r0, #8 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ blx aee0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - @ instruction: 0xffbbffff │ │ │ │ - ldrsb r4, [r6, r2] │ │ │ │ + @ instruction: 0xffb5ffff │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -00036c1c : │ │ │ │ - ldr r1, [pc, #24] @ (36c38 ) │ │ │ │ - push {r4, lr} │ │ │ │ +000397c0 : │ │ │ │ + ldr r1, [pc, #28] @ (397e0 ) │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r0, #8 │ │ │ │ add r1, pc │ │ │ │ - movs r0, #8 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - add r6, r9 │ │ │ │ + ldrh r4, [r4, #4] │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -00036c3c : │ │ │ │ - push {r4, lr} │ │ │ │ +000397e4 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r2 │ │ │ │ blx b194 │ │ │ │ str r4, [r0, #56] @ 0x38 │ │ │ │ pop {r4, pc} │ │ │ │ - push {r4, lr} │ │ │ │ + nop │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldrd r1, r0, [r0, #4] │ │ │ │ blx aefc │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b5bc │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ + mov r5, r1 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r0, #12] │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ sub sp, #8 │ │ │ │ ldr r4, [r1, #0] │ │ │ │ - mov r5, r1 │ │ │ │ blx b82c │ │ │ │ ldrd r1, r3, [r6, #12] │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r5 │ │ │ │ - subs r3, r3, r1 │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ ldr r1, [r6, #8] │ │ │ │ + mov.w r3, r3, asr #3 │ │ │ │ str r1, [sp, #4] │ │ │ │ - asrs r3, r3, #3 │ │ │ │ ldr r1, [r6, #4] │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #64] @ (36cc8 ) │ │ │ │ + ldr r1, [pc, #76] @ (39894 ) │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 36cb6 │ │ │ │ - ldr.w r8, [pc, #52] @ 36ccc │ │ │ │ + ble.n 3987a │ │ │ │ + ldr.w r8, [pc, #64] @ 39898 │ │ │ │ add.w r7, r6, #16 │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ add r8, pc │ │ │ │ ldr r3, [r5, #0] │ │ │ │ mov r1, r8 │ │ │ │ - ldr.w r2, [r7, #4]! │ │ │ │ mov r0, r5 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + ldr.w r2, [r7, #4]! │ │ │ │ blx r3 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ - adds r4, #1 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, r4 │ │ │ │ - bgt.n 36ca0 │ │ │ │ - ldr r1, [pc, #24] @ (36cd0 ) │ │ │ │ + bgt.n 39862 │ │ │ │ + ldr r1, [pc, #32] @ (3989c ) │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ add r1, pc │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, lr, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ bx r3 │ │ │ │ - nop │ │ │ │ - lsls r0, r6, #16 │ │ │ │ + ldr r7, [pc, #704] @ (39b58 ) │ │ │ │ movs r6, r0 │ │ │ │ - lsls r6, r5, #16 │ │ │ │ + ldr r7, [pc, #688] @ (39b4c ) │ │ │ │ movs r6, r0 │ │ │ │ - @ instruction: 0xfa6c0005 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ - mov r7, r0 │ │ │ │ + cmp r8, sp │ │ │ │ + movs r6, r0 │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r5, r1 │ │ │ │ - ldr r1, [pc, #108] @ (36d4c ) │ │ │ │ + ldr r1, [pc, #136] @ (39930 ) │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + mov r7, r0 │ │ │ │ mov r0, r5 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ add r1, pc │ │ │ │ blx b3e4 │ │ │ │ - mov r0, r5 │ │ │ │ ldrd r1, r3, [r7, #12] │ │ │ │ - subs r1, r1, r3 │ │ │ │ + mov r0, r5 │ │ │ │ + sub.w r1, r1, r3 │ │ │ │ clz r1, r1 │ │ │ │ - lsrs r1, r1, #5 │ │ │ │ + mov.w r1, r1, lsr #5 │ │ │ │ blx affc │ │ │ │ ldr r3, [r7, #4] │ │ │ │ ldr.w r8, [r3] │ │ │ │ cmp.w r8, #0 │ │ │ │ - ble.n 36d1a │ │ │ │ + ble.n 398f6 │ │ │ │ add.w r6, r7, #16 │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ ldr.w r1, [r6, #4]! │ │ │ │ mov r0, r5 │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ blx affc │ │ │ │ cmp r8, r4 │ │ │ │ - bne.n 36d0a │ │ │ │ + bne.n 398e4 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ blx b82c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx affc │ │ │ │ ldr r0, [r7, #16] │ │ │ │ blx b82c │ │ │ │ @@ -54982,3111 +56333,3280 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx affc │ │ │ │ ldr r1, [r7, #4] │ │ │ │ mov r0, r5 │ │ │ │ blx b964 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ mov r0, r5 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, lr, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ b.w b960 │ │ │ │ - nop │ │ │ │ - lsls r0, r6, #15 │ │ │ │ + ldr r7, [pc, #368] @ (39aa4 ) │ │ │ │ movs r6, r0 │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ cmp r1, r3 │ │ │ │ - beq.w 36e70 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + beq.w 39a74 │ │ │ │ + cmp r1, #0 │ │ │ │ mov ip, r0 │ │ │ │ - mov r4, r1 │ │ │ │ - sub sp, #60 @ 0x3c │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r0, r2 │ │ │ │ - cmp r1, #0 │ │ │ │ - bne.n 36d78 │ │ │ │ - movs r2, #0 │ │ │ │ - movs r3, #0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #60 @ 0x3c │ │ │ │ + bne.n 39980 │ │ │ │ + mov.w r2, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ strd r2, r3, [r0] │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ble.n 36d72 │ │ │ │ - ldrd fp, r3, [ip] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + ble.n 39968 │ │ │ │ cmp r1, #1 │ │ │ │ - beq.w 36eb4 │ │ │ │ + ldrd fp, r3, [ip] │ │ │ │ + beq.n 39a76 │ │ │ │ cmp.w fp, #0 │ │ │ │ - ble.n 36d72 │ │ │ │ + ble.n 39968 │ │ │ │ ldrd sl, r7, [ip, #12] │ │ │ │ - cmp r1, #2 │ │ │ │ mov.w r3, r3, lsl #3 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ + cmp r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ - it eq │ │ │ │ - moveq r4, #0 │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ mov.w r3, r7, lsl #3 │ │ │ │ - itt eq │ │ │ │ - ldreq.w r8, [sp, #48] @ 0x30 │ │ │ │ - moveq.w r6, sl, lsl #3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - beq.n 36e86 │ │ │ │ + beq.w 39bec │ │ │ │ add.w r3, ip, #48 @ 0x30 │ │ │ │ mov.w lr, #0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + strd r3, r1, [sp, #4] │ │ │ │ mov r3, ip │ │ │ │ mov ip, fp │ │ │ │ mov fp, lr │ │ │ │ mov lr, sl │ │ │ │ mov sl, r3 │ │ │ │ - str r4, [sp, #8] │ │ │ │ cmp.w lr, #0 │ │ │ │ - ble.n 36d72 │ │ │ │ + ble.n 39968 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ mov r6, fp │ │ │ │ str.w ip, [sp, #20] │ │ │ │ sub.w r9, r3, #4 │ │ │ │ ldrd fp, r7, [sl, #24] │ │ │ │ - lsls r3, r7, #3 │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #3 │ │ │ │ - beq.w 36f3c │ │ │ │ - movs r2, #0 │ │ │ │ + beq.w 39b10 │ │ │ │ + mov.w r2, #0 │ │ │ │ mov r7, r5 │ │ │ │ strd r6, r5, [sp, #40] @ 0x28 │ │ │ │ mov r5, r2 │ │ │ │ mov r2, sl │ │ │ │ cmp.w fp, #0 │ │ │ │ - ble.w 36f22 │ │ │ │ + ble.n 39af6 │ │ │ │ mov r8, r5 │ │ │ │ mov r1, r7 │ │ │ │ - ldrd r5, r4, [r2, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ - lsls r3, r4, #3 │ │ │ │ + ldrd r5, r4, [r2, #36] @ 0x24 │ │ │ │ cmp r0, #4 │ │ │ │ - beq.n 36ed2 │ │ │ │ + mov.w r3, r4, lsl #3 │ │ │ │ + beq.n 39aa8 │ │ │ │ mov r6, r5 │ │ │ │ mov r7, r1 │ │ │ │ - mov r5, r8 │ │ │ │ cmp r6, #0 │ │ │ │ + mov r5, r8 │ │ │ │ mov r8, r3 │ │ │ │ - ble.n 36e52 │ │ │ │ - movs r3, #0 │ │ │ │ - str r5, [sp, #28] │ │ │ │ + ble.n 39a52 │ │ │ │ + mov.w r3, #0 │ │ │ │ mov r4, r1 │ │ │ │ + strd lr, r5, [sp, #24] │ │ │ │ mov r5, r3 │ │ │ │ - str.w lr, [sp, #24] │ │ │ │ strd r1, r2, [sp, #32] │ │ │ │ mov r7, r4 │ │ │ │ mov.w sl, #0 │ │ │ │ - mov r2, r7 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ + mov r2, r7 │ │ │ │ mov r1, r9 │ │ │ │ add.w sl, sl, #1 │ │ │ │ - bl 36d50 │ │ │ │ add r7, r8 │ │ │ │ + bl 39934 │ │ │ │ cmp sl, r6 │ │ │ │ - bne.n 36e2c │ │ │ │ + bne.n 39a2a │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - adds r5, #1 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ cmp fp, r5 │ │ │ │ add r4, r3 │ │ │ │ - bne.n 36e26 │ │ │ │ + bne.n 39a24 │ │ │ │ ldrd lr, r5, [sp, #24] │ │ │ │ ldrd r7, r2, [sp, #32] │ │ │ │ - adds r5, #1 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp lr, r5 │ │ │ │ add r7, r3 │ │ │ │ - bne.n 36df2 │ │ │ │ + bne.n 399f0 │ │ │ │ ldrd r6, r5, [sp, #40] @ 0x28 │ │ │ │ mov sl, r2 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ - adds r6, #1 │ │ │ │ add r5, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r3, r6 │ │ │ │ - bne.n 36dd6 │ │ │ │ - b.n 36d72 │ │ │ │ + bne.n 399d0 │ │ │ │ + b.n 39968 │ │ │ │ bx lr │ │ │ │ - mov r2, r6 │ │ │ │ - movs r1, #0 │ │ │ │ - adds r4, #1 │ │ │ │ - blx b554 │ │ │ │ - add r5, r8 │ │ │ │ - cmp fp, r4 │ │ │ │ - beq.w 36d72 │ │ │ │ - mov r0, r5 │ │ │ │ - cmp.w sl, #0 │ │ │ │ - ble.w 36d72 │ │ │ │ - cmp r7, #1 │ │ │ │ - beq.n 36e72 │ │ │ │ - ldr r6, [sp, #12] │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ - mov r2, r5 │ │ │ │ - movs r3, #0 │ │ │ │ - adds r3, #1 │ │ │ │ - strd r0, r1, [r2] │ │ │ │ - cmp sl, r3 │ │ │ │ - add r2, r6 │ │ │ │ - bne.n 36e9c │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - adds r4, #1 │ │ │ │ - cmp fp, r4 │ │ │ │ - add r5, r3 │ │ │ │ - bne.n 36e98 │ │ │ │ - b.n 36d72 │ │ │ │ cmp.w fp, #0 │ │ │ │ - ble.w 36d72 │ │ │ │ + ble.w 39968 │ │ │ │ cmp r3, #1 │ │ │ │ - bne.w 36fec │ │ │ │ + bne.w 39bcc │ │ │ │ mov.w r2, fp, lsl #3 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b550 │ │ │ │ - str.w r8, [sp, #28] │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ mov r0, r1 │ │ │ │ - ldr.w r8, [sp, #16] │ │ │ │ mov r6, r1 │ │ │ │ mov.w sl, #0 │ │ │ │ - lsls r7, r5, #3 │ │ │ │ - str.w lr, [sp, #24] │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ + strd lr, r8, [sp, #24] │ │ │ │ + ldr.w r8, [sp, #16] │ │ │ │ strd r1, r2, [sp, #32] │ │ │ │ - b.n 36ef2 │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ + b.n 39ac6 │ │ │ │ mov r0, r6 │ │ │ │ cmp r5, #0 │ │ │ │ - ble.n 36e4a │ │ │ │ + ble.n 39a4a │ │ │ │ cmp r4, #1 │ │ │ │ - bne.n 36f88 │ │ │ │ + bne.n 39b5e │ │ │ │ mov r2, r7 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ add.w sl, sl, #1 │ │ │ │ - blx b554 │ │ │ │ add r6, r8 │ │ │ │ + blx b554 │ │ │ │ cmp fp, sl │ │ │ │ - bne.n 36ef0 │ │ │ │ + bne.n 39ac4 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ ldrd lr, r8, [sp, #24] │ │ │ │ ldrd r1, r2, [sp, #32] │ │ │ │ add.w r8, r8, #1 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ cmp lr, r8 │ │ │ │ add r1, r3 │ │ │ │ - bne.w 36dfe │ │ │ │ + bne.n 399fa │ │ │ │ ldr.w ip, [sp, #20] │ │ │ │ mov sl, r2 │ │ │ │ ldrd fp, r5, [sp, #40] @ 0x28 │ │ │ │ add.w fp, fp, #1 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ cmp ip, fp │ │ │ │ add r5, r3 │ │ │ │ - bne.w 36dc4 │ │ │ │ - b.n 36d72 │ │ │ │ + bne.w 399be │ │ │ │ + b.n 39968 │ │ │ │ mov.w r3, fp, lsl #3 │ │ │ │ + cmp.w fp, #0 │ │ │ │ mov r0, r5 │ │ │ │ mov r8, r5 │ │ │ │ - str r5, [sp, #24] │ │ │ │ - str.w r9, [sp, #28] │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ + strd r5, r9, [sp, #24] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, lr │ │ │ │ - cmp.w fp, #0 │ │ │ │ - ble.n 36f74 │ │ │ │ + ble.n 39b4c │ │ │ │ cmp r7, #1 │ │ │ │ - bne.n 36fbc │ │ │ │ + bne.n 39b96 │ │ │ │ mov r2, r5 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b554 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - adds r4, #1 │ │ │ │ - add r8, r3 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ cmp r9, r4 │ │ │ │ - beq.n 36f80 │ │ │ │ - mov r0, r8 │ │ │ │ + add r8, r3 │ │ │ │ + beq.n 39b56 │ │ │ │ cmp.w fp, #0 │ │ │ │ - bgt.n 36f56 │ │ │ │ - ldr.w ip, [sp, #20] │ │ │ │ + mov r0, r8 │ │ │ │ + bgt.n 39b2a │ │ │ │ + ldrd ip, r5, [sp, #20] │ │ │ │ mov lr, r9 │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ mov fp, r6 │ │ │ │ - b.n 36f2c │ │ │ │ + b.n 39b00 │ │ │ │ mov lr, r9 │ │ │ │ ldrd r5, r9, [sp, #24] │ │ │ │ - b.n 36e62 │ │ │ │ + b.n 39a64 │ │ │ │ + vldr d7, [pc, #240] @ 39c50 │ │ │ │ mov r4, sl │ │ │ │ - ldr.w lr, [sp, #24] │ │ │ │ mov sl, r6 │ │ │ │ - ldr.w r8, [sp, #52] @ 0x34 │ │ │ │ mov r6, r5 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - ldrd r5, r7, [sp, #28] │ │ │ │ - vldr d7, [pc, #104] @ 37008 │ │ │ │ + ldrd lr, r5, [sp, #24] │ │ │ │ + ldrd r7, r2, [sp, #32] │ │ │ │ + ldr.w r8, [sp, #52] @ 0x34 │ │ │ │ mov r1, sl │ │ │ │ - movs r3, #0 │ │ │ │ - adds r3, #1 │ │ │ │ + mov.w r3, #0 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ vstr d7, [r1] │ │ │ │ - cmp r3, r6 │ │ │ │ add r1, r8 │ │ │ │ - bne.n 36fa4 │ │ │ │ + cmp r3, r6 │ │ │ │ + bne.n 39b7a │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ cmp r4, fp │ │ │ │ add sl, r3 │ │ │ │ - bne.n 36fa0 │ │ │ │ - b.n 36e52 │ │ │ │ + bne.n 39b74 │ │ │ │ + b.n 39a52 │ │ │ │ + vldr d7, [pc, #184] @ 39c50 │ │ │ │ mov r3, r4 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ - ldrd ip, r5, [sp, #20] │ │ │ │ - mov r4, fp │ │ │ │ mov lr, r9 │ │ │ │ + mov r4, fp │ │ │ │ mov fp, r6 │ │ │ │ - vldr d7, [pc, #60] @ 37008 │ │ │ │ + ldrd r1, ip, [sp, #16] │ │ │ │ mov r6, r3 │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ mov r2, r8 │ │ │ │ - movs r3, #0 │ │ │ │ - adds r3, #1 │ │ │ │ + mov.w r3, #0 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ vstr d7, [r2] │ │ │ │ - cmp r3, r4 │ │ │ │ add r2, r1 │ │ │ │ - bne.n 36fd4 │ │ │ │ + cmp r3, r4 │ │ │ │ + bne.n 39bb0 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - adds r6, #1 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ cmp lr, r6 │ │ │ │ add r8, r3 │ │ │ │ - bne.n 36fd0 │ │ │ │ - b.n 36f2c │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - movs r1, #0 │ │ │ │ - movs r4, #0 │ │ │ │ - movs r5, #0 │ │ │ │ - adds r1, #1 │ │ │ │ + bne.n 39baa │ │ │ │ + b.n 39b00 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ + mov.w r5, #0 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ strd r4, r5, [r2] │ │ │ │ - cmp fp, r1 │ │ │ │ add r2, r3 │ │ │ │ - bne.n 36ff4 │ │ │ │ - b.n 36d72 │ │ │ │ + cmp fp, r1 │ │ │ │ + bne.n 39bdc │ │ │ │ + b.n 39968 │ │ │ │ + ldr.w r8, [sp, #48] @ 0x30 │ │ │ │ + mov.w r6, sl, lsl #3 │ │ │ │ + mov.w r4, #0 │ │ │ │ + b.n 39c12 │ │ │ │ + mov r2, r6 │ │ │ │ + mov.w r1, #0 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + add r5, r8 │ │ │ │ + blx b554 │ │ │ │ + cmp fp, r4 │ │ │ │ + beq.w 39968 │ │ │ │ + mov r0, r5 │ │ │ │ + cmp.w sl, #0 │ │ │ │ + ble.w 39968 │ │ │ │ + cmp r7, #1 │ │ │ │ + beq.n 39bfa │ │ │ │ + ldr r6, [sp, #12] │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ + mov r2, r5 │ │ │ │ + mov.w r3, #0 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + strd r0, r1, [r2] │ │ │ │ + add r2, r6 │ │ │ │ + cmp sl, r3 │ │ │ │ + bne.n 39c2e │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + cmp fp, r4 │ │ │ │ + add r5, r3 │ │ │ │ + bne.n 39c28 │ │ │ │ + b.n 39968 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ │ │ │ │ -00037010 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ +00039c58 : │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ ldr.w lr, [r0] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ sub sp, #68 @ 0x44 │ │ │ │ cmp lr, r3 │ │ │ │ - beq.w 37170 │ │ │ │ - mov r9, r1 │ │ │ │ + beq.w 39ddc │ │ │ │ cmp.w lr, #0 │ │ │ │ - beq.w 37168 │ │ │ │ - ble.w 37170 │ │ │ │ + mov r9, r1 │ │ │ │ + beq.w 39dd0 │ │ │ │ + ble.w 39ddc │ │ │ │ + cmp.w lr, #1 │ │ │ │ ldrd fp, r3, [r0, #4] │ │ │ │ mov sl, r0 │ │ │ │ - cmp.w lr, #1 │ │ │ │ - beq.w 37176 │ │ │ │ + beq.w 39df4 │ │ │ │ cmp.w fp, #0 │ │ │ │ - ble.w 37170 │ │ │ │ + ble.w 39ddc │ │ │ │ mov.w r8, r3, lsl #3 │ │ │ │ - movs r5, #0 │ │ │ │ add.w r3, r0, #64 @ 0x40 │ │ │ │ + mov.w r5, #0 │ │ │ │ + mov r6, r1 │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r3, r8 │ │ │ │ - mov r6, r1 │ │ │ │ mov r8, r5 │ │ │ │ mov r5, fp │ │ │ │ mov fp, r3 │ │ │ │ - ldrd r7, r2, [sl, #16] │ │ │ │ cmp.w lr, #2 │ │ │ │ - beq.w 372d0 │ │ │ │ + ldrd r7, r2, [sl, #16] │ │ │ │ + beq.w 39f7c │ │ │ │ mov r1, r5 │ │ │ │ mov r5, fp │ │ │ │ mov fp, r8 │ │ │ │ mov r8, r7 │ │ │ │ cmp.w r8, #0 │ │ │ │ - ble.w 37324 │ │ │ │ + ble.w 39fde │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ mov r7, r6 │ │ │ │ - movs r4, #0 │ │ │ │ - lsls r3, r2, #3 │ │ │ │ - strd r1, fp, [sp, #32] │ │ │ │ + mov.w r4, #0 │ │ │ │ str r3, [sp, #20] │ │ │ │ + strd r1, fp, [sp, #32] │ │ │ │ strd r6, r5, [sp, #40] @ 0x28 │ │ │ │ ldr.w r3, [sl, #28] │ │ │ │ cmp.w lr, #3 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr.w r3, [sl, #32] │ │ │ │ - beq.w 37264 │ │ │ │ - mov r5, r8 │ │ │ │ + beq.w 39f08 │ │ │ │ sub.w r2, lr, #5 │ │ │ │ + mov r5, r8 │ │ │ │ str r2, [sp, #0] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 372ae │ │ │ │ + ble.w 39f58 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ mov.w r8, #0 │ │ │ │ mov r2, lr │ │ │ │ mov r9, r8 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r4, [sp, #24] │ │ │ │ str r3, [sp, #12] │ │ │ │ - str r7, [sp, #28] │ │ │ │ - ldrd r8, r3, [sl, #40] @ 0x28 │ │ │ │ + strd r4, r7, [sp, #24] │ │ │ │ cmp r2, #4 │ │ │ │ - beq.w 371e0 │ │ │ │ + ldrd r8, r3, [sl, #40] @ 0x28 │ │ │ │ + beq.w 39e7c │ │ │ │ cmp.w r8, #0 │ │ │ │ - ble.w 37228 │ │ │ │ + ble.w 39ec8 │ │ │ │ + cmp r2, #5 │ │ │ │ ldrd r6, r1, [sl, #52] @ 0x34 │ │ │ │ mov.w fp, r3, lsl #3 │ │ │ │ - cmp r2, #5 │ │ │ │ - beq.n 37194 │ │ │ │ + beq.n 39e26 │ │ │ │ mov r3, r7 │ │ │ │ - movs r0, #0 │ │ │ │ - mov r4, r1 │ │ │ │ + mov.w r0, #0 │ │ │ │ strd r2, r9, [sp, #48] @ 0x30 │ │ │ │ - str r7, [sp, #56] @ 0x38 │ │ │ │ + mov r4, r1 │ │ │ │ mov r9, r0 │ │ │ │ + strd r7, r5, [sp, #56] @ 0x38 │ │ │ │ + mov r1, r8 │ │ │ │ mov r7, fp │ │ │ │ - str r5, [sp, #60] @ 0x3c │ │ │ │ + mov r5, r6 │ │ │ │ mov fp, sl │ │ │ │ - mov r1, r8 │ │ │ │ mov sl, r3 │ │ │ │ - mov r5, r6 │ │ │ │ cmp r5, #0 │ │ │ │ - ble.n 37128 │ │ │ │ + ble.n 39d8e │ │ │ │ mov.w r8, r4, lsl #3 │ │ │ │ mov r6, sl │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ str r1, [sp, #16] │ │ │ │ - mov r2, r6 │ │ │ │ - adds r4, #1 │ │ │ │ ldrd r1, r0, [sp] │ │ │ │ - bl 36d50 │ │ │ │ - add r6, r8 │ │ │ │ + mov r2, r6 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + bl 39934 │ │ │ │ cmp r4, r5 │ │ │ │ - bne.n 37102 │ │ │ │ + add r6, r8 │ │ │ │ + bne.n 39d66 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ add.w r9, r9, #1 │ │ │ │ add sl, r7 │ │ │ │ cmp r9, r1 │ │ │ │ - beq.n 37132 │ │ │ │ + beq.n 39d98 │ │ │ │ ldrd r5, r4, [fp, #52] @ 0x34 │ │ │ │ cmp r5, #0 │ │ │ │ - bgt.n 370f8 │ │ │ │ + bgt.n 39d5a │ │ │ │ add.w r9, r9, #1 │ │ │ │ add sl, r7 │ │ │ │ cmp r9, r1 │ │ │ │ - bne.n 370f4 │ │ │ │ + bne.n 39d56 │ │ │ │ ldrd r2, r9, [sp, #48] @ 0x30 │ │ │ │ mov sl, fp │ │ │ │ - ldr r7, [sp, #56] @ 0x38 │ │ │ │ - ldr r5, [sp, #60] @ 0x3c │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldrd r7, r5, [sp, #56] @ 0x38 │ │ │ │ add.w r9, r9, #1 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ add r7, r3 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r9, r3 │ │ │ │ - bne.n 370bc │ │ │ │ - ldrd r4, r7, [sp, #24] │ │ │ │ + bne.n 39d1c │ │ │ │ + ldrd r3, r4, [sp, #20] │ │ │ │ mov lr, r2 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - adds r4, #1 │ │ │ │ - add r7, r3 │ │ │ │ + ldr r7, [sp, #28] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ cmp r4, r5 │ │ │ │ - beq.w 372ba │ │ │ │ + add r7, r3 │ │ │ │ + beq.w 39f66 │ │ │ │ ldr.w r3, [sl, #28] │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr.w r3, [sl, #32] │ │ │ │ - b.n 370a4 │ │ │ │ - movs r2, #0 │ │ │ │ - movs r3, #0 │ │ │ │ + b.n 39d02 │ │ │ │ + mov.w r2, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ strd r2, r3, [r1] │ │ │ │ add sp, #68 @ 0x44 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ cmp.w fp, #0 │ │ │ │ - ble.n 37170 │ │ │ │ + ble.n 39ddc │ │ │ │ cmp r3, #1 │ │ │ │ - bne.w 3737a │ │ │ │ + bne.w 3a04a │ │ │ │ mov.w r2, fp, lsl #3 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ add sp, #68 @ 0x44 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b550 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov r0, r7 │ │ │ │ + mov r4, r7 │ │ │ │ str r3, [sp, #16] │ │ │ │ mov r3, r6 │ │ │ │ - mov r0, r7 │ │ │ │ mov r6, r8 │ │ │ │ - mov r4, r7 │ │ │ │ mov r8, r2 │ │ │ │ mov r2, r3 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n 371cc │ │ │ │ + ble.n 39e66 │ │ │ │ cmp r1, #1 │ │ │ │ - bne.w 3730c │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - movs r1, #0 │ │ │ │ + bne.w 39fc0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + mov.w r1, #0 │ │ │ │ blx b554 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ add r4, fp │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ cmp r3, r6 │ │ │ │ - beq.n 371dc │ │ │ │ + str r3, [sp, #16] │ │ │ │ + beq.n 39e78 │ │ │ │ ldrd r2, r1, [sl, #52] @ 0x34 │ │ │ │ mov r0, r4 │ │ │ │ cmp r2, #0 │ │ │ │ - bgt.n 371a8 │ │ │ │ + bgt.n 39e3c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ add r4, fp │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ cmp r3, r6 │ │ │ │ - beq.n 371dc │ │ │ │ + str r3, [sp, #16] │ │ │ │ + beq.n 39e78 │ │ │ │ mov r0, r4 │ │ │ │ - b.n 371a4 │ │ │ │ + b.n 39e38 │ │ │ │ mov r2, r8 │ │ │ │ - b.n 3713c │ │ │ │ + b.n 39da2 │ │ │ │ mov r0, r8 │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ mov r8, r5 │ │ │ │ mov r5, r7 │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ + ldrd r4, r7, [sp, #24] │ │ │ │ mov r6, r2 │ │ │ │ cmp r0, #0 │ │ │ │ - ble.n 37216 │ │ │ │ + ble.n 39eb6 │ │ │ │ cmp r3, #1 │ │ │ │ - bne.w 37332 │ │ │ │ - lsls r2, r0, #3 │ │ │ │ - movs r1, #0 │ │ │ │ + bne.w 39fec │ │ │ │ + mov.w r2, r0, lsl #3 │ │ │ │ + mov.w r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ blx b554 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add.w r9, r9, #1 │ │ │ │ add r5, r3 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r9, r3 │ │ │ │ - beq.n 37224 │ │ │ │ + beq.n 39ec4 │ │ │ │ ldrd r0, r3, [sl, #40] @ 0x28 │ │ │ │ cmp r0, #0 │ │ │ │ - bgt.n 371f0 │ │ │ │ + bgt.n 39e8c │ │ │ │ ldr r2, [sp, #12] │ │ │ │ add.w r9, r9, #1 │ │ │ │ add r5, r2 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ cmp r9, r2 │ │ │ │ - bne.n 371ec │ │ │ │ + bne.n 39e88 │ │ │ │ mov lr, r6 │ │ │ │ - b.n 37240 │ │ │ │ + b.n 39ee0 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add.w r9, r9, #1 │ │ │ │ add r7, r1 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ cmp r9, r1 │ │ │ │ - bne.w 370c6 │ │ │ │ + bne.w 39d26 │ │ │ │ ldrd r4, r7, [sp, #24] │ │ │ │ mov lr, r2 │ │ │ │ mov r8, r5 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - adds r4, #1 │ │ │ │ cmp r4, r8 │ │ │ │ add r7, r3 │ │ │ │ - bne.w 3708a │ │ │ │ + bne.w 39ce8 │ │ │ │ ldrd r1, fp, [sp, #32] │ │ │ │ ldrd r6, r5, [sp, #40] @ 0x28 │ │ │ │ add.w fp, fp, #1 │ │ │ │ cmp r1, fp │ │ │ │ add r6, r5 │ │ │ │ - beq.n 37170 │ │ │ │ + beq.w 39ddc │ │ │ │ ldrd r8, r2, [sl, #16] │ │ │ │ - b.n 37072 │ │ │ │ + b.n 39ccc │ │ │ │ + ldrd r6, fp, [sp, #40] @ 0x28 │ │ │ │ mov r5, r8 │ │ │ │ mov r0, r3 │ │ │ │ - ldrd r6, fp, [sp, #40] @ 0x28 │ │ │ │ mov r9, r7 │ │ │ │ - ldr.w r8, [sp, #36] @ 0x24 │ │ │ │ mov r7, lr │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + ldrd r2, r8, [sp, #32] │ │ │ │ str r2, [sp, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 3729e │ │ │ │ + ble.n 39f46 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 3734a │ │ │ │ - lsls r2, r3, #3 │ │ │ │ - movs r1, #0 │ │ │ │ + bne.n 3a00a │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ + mov.w r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ blx b554 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ cmp r4, r5 │ │ │ │ add r9, r3 │ │ │ │ - beq.n 372a8 │ │ │ │ + beq.n 39f52 │ │ │ │ ldrd r3, r0, [sl, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bgt.n 3727e │ │ │ │ + bgt.n 39f20 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ cmp r4, r5 │ │ │ │ add r9, r2 │ │ │ │ - bne.n 3727a │ │ │ │ + bne.n 39f1c │ │ │ │ ldr r5, [sp, #0] │ │ │ │ mov lr, r7 │ │ │ │ - b.n 372c2 │ │ │ │ + b.n 39f6e │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ cmp r4, r5 │ │ │ │ add r7, r2 │ │ │ │ - bne.w 370a4 │ │ │ │ + bne.w 39d02 │ │ │ │ ldrd r5, r8, [sp, #32] │ │ │ │ ldrd r6, fp, [sp, #40] @ 0x28 │ │ │ │ add.w r8, r8, #1 │ │ │ │ add r6, fp │ │ │ │ cmp r5, r8 │ │ │ │ - bne.w 3705e │ │ │ │ - b.n 37170 │ │ │ │ + bne.w 39cb8 │ │ │ │ + b.n 39ddc │ │ │ │ mov r3, fp │ │ │ │ mov r9, r6 │ │ │ │ mov fp, r5 │ │ │ │ mov r0, r7 │ │ │ │ mov r5, r8 │ │ │ │ mov r1, r2 │ │ │ │ mov r8, r3 │ │ │ │ cmp r0, #0 │ │ │ │ - ble.n 37302 │ │ │ │ + ble.n 39fb4 │ │ │ │ cmp r1, #1 │ │ │ │ - bne.n 37362 │ │ │ │ - lsls r2, r0, #3 │ │ │ │ - movs r1, #0 │ │ │ │ + bne.n 3a028 │ │ │ │ + mov.w r2, r0, lsl #3 │ │ │ │ + mov.w r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ blx b554 │ │ │ │ - adds r5, #1 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ add r9, r8 │ │ │ │ cmp fp, r5 │ │ │ │ - beq.w 37170 │ │ │ │ + beq.w 39ddc │ │ │ │ ldrd r0, r1, [sl, #16] │ │ │ │ cmp r0, #0 │ │ │ │ - bgt.n 372e2 │ │ │ │ - adds r5, #1 │ │ │ │ + bgt.n 39f8e │ │ │ │ + add.w r5, r5, #1 │ │ │ │ add r9, r8 │ │ │ │ cmp fp, r5 │ │ │ │ - bne.n 372de │ │ │ │ - b.n 37170 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + bne.n 39f8a │ │ │ │ + b.n 39ddc │ │ │ │ + vldr d7, [pc, #172] @ 3a070 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ mov ip, r4 │ │ │ │ - movs r0, #0 │ │ │ │ - vldr d7, [pc, #124] @ 37390 │ │ │ │ - adds r0, #1 │ │ │ │ + mov.w r0, #0 │ │ │ │ + add.w r0, r0, #1 │ │ │ │ vstr d7, [ip] │ │ │ │ - cmp r0, r2 │ │ │ │ add ip, r1 │ │ │ │ - bne.n 37316 │ │ │ │ - b.n 371b6 │ │ │ │ + cmp r0, r2 │ │ │ │ + bne.n 39fce │ │ │ │ + b.n 39e4e │ │ │ │ add.w fp, fp, #1 │ │ │ │ add r6, r5 │ │ │ │ cmp r1, fp │ │ │ │ - bne.w 37072 │ │ │ │ - b.n 37170 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + bne.w 39ccc │ │ │ │ + b.n 39ddc │ │ │ │ + vldr d7, [pc, #128] @ 3a070 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ mov r1, r5 │ │ │ │ - movs r2, #0 │ │ │ │ - vldr d7, [pc, #84] @ 37390 │ │ │ │ - adds r2, #1 │ │ │ │ + mov.w r2, #0 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ vstr d7, [r1] │ │ │ │ - cmp r2, r0 │ │ │ │ add r1, r3 │ │ │ │ - bne.n 3733c │ │ │ │ - b.n 37200 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + cmp r2, r0 │ │ │ │ + bne.n 39ffa │ │ │ │ + b.n 39ea0 │ │ │ │ + vldr d7, [pc, #100] @ 3a070 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ mov r1, r9 │ │ │ │ - movs r2, #0 │ │ │ │ - vldr d7, [pc, #60] @ 37390 │ │ │ │ - adds r2, #1 │ │ │ │ + mov.w r2, #0 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ vstr d7, [r1] │ │ │ │ - cmp r2, r3 │ │ │ │ add r1, r0 │ │ │ │ - bne.n 37354 │ │ │ │ - b.n 3728c │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + cmp r2, r3 │ │ │ │ + bne.n 3a018 │ │ │ │ + b.n 39f32 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ mov r2, r9 │ │ │ │ - movs r3, #0 │ │ │ │ - movs r6, #0 │ │ │ │ - movs r7, #0 │ │ │ │ - adds r3, #1 │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov.w r6, #0 │ │ │ │ + mov.w r7, #0 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ strd r6, r7, [r2] │ │ │ │ - cmp r3, r0 │ │ │ │ add r2, r1 │ │ │ │ - bne.n 3736c │ │ │ │ - b.n 372f0 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - movs r2, #0 │ │ │ │ - movs r4, #0 │ │ │ │ - movs r5, #0 │ │ │ │ - adds r2, #1 │ │ │ │ + cmp r3, r0 │ │ │ │ + bne.n 3a03a │ │ │ │ + b.n 39fa0 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mov.w r2, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ + mov.w r5, #0 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ strd r4, r5, [r1] │ │ │ │ - cmp fp, r2 │ │ │ │ add r1, r3 │ │ │ │ - bne.n 37382 │ │ │ │ - b.n 37170 │ │ │ │ + cmp fp, r2 │ │ │ │ + bne.n 3a05a │ │ │ │ + b.n 39ddc │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ ... │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ ldrd r1, r0, [r0, #4] │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ blx b008 │ │ │ │ ldr r1, [r4, #12] │ │ │ │ mov r5, r0 │ │ │ │ blx b0c4 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ mov r0, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w b97c │ │ │ │ nop │ │ │ │ │ │ │ │ -000373b8 : │ │ │ │ - ldr r3, [pc, #8] @ (373c4 ) │ │ │ │ +0003a0a4 : │ │ │ │ + ldr r3, [pc, #8] @ (3a0b0 ) │ │ │ │ add r3, pc │ │ │ │ add.w r0, r3, r0, lsl #3 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - adds r2, r2, #0 │ │ │ │ + str r6, [r4, #100] @ 0x64 │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -000373c8 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ +0003a0b4 : │ │ │ │ cmp r2, r3 │ │ │ │ - mov r4, r0 │ │ │ │ - sub sp, #52 @ 0x34 │ │ │ │ - mov fp, r1 │ │ │ │ - mov r9, r2 │ │ │ │ - mov r6, r3 │ │ │ │ - ldr r5, [sp, #88] @ 0x58 │ │ │ │ - beq.w 375b0 │ │ │ │ - ldr r0, [r4, #0] │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r0 │ │ │ │ + mov r6, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #60 @ 0x3c │ │ │ │ + ldr r7, [sp, #96] @ 0x60 │ │ │ │ + beq.w 3a314 │ │ │ │ + ldr r0, [r5, #0] │ │ │ │ cmp r0, #0 │ │ │ │ itt le │ │ │ │ - movle r7, #0 │ │ │ │ + movle.w r9, #0 │ │ │ │ movle r0, #24 │ │ │ │ - ble.n 3743c │ │ │ │ - mov r3, r5 │ │ │ │ - mov r2, r4 │ │ │ │ - add.w r0, r5, r0, lsl #2 │ │ │ │ - movs r7, #0 │ │ │ │ - b.n 373fe │ │ │ │ - adds r7, #1 │ │ │ │ - adds r2, #12 │ │ │ │ + ble.n 3a14c │ │ │ │ + add.w r0, r7, r0, lsl #2 │ │ │ │ + mov r3, r7 │ │ │ │ + mov r2, r5 │ │ │ │ + mov.w r9, #0 │ │ │ │ + b.n 3a102 │ │ │ │ cmp r3, r0 │ │ │ │ - beq.n 37432 │ │ │ │ + add.w r9, r9, #1 │ │ │ │ + add.w r2, r2, #12 │ │ │ │ + beq.n 3a13c │ │ │ │ ldr r1, [r2, #4] │ │ │ │ mov ip, r3 │ │ │ │ - adds r3, #4 │ │ │ │ + add.w r3, r3, #4 │ │ │ │ cmp r1, #1 │ │ │ │ - bgt.n 373f6 │ │ │ │ + bgt.n 3a0f6 │ │ │ │ ldr.w r1, [ip] │ │ │ │ bic.w ip, r1, #4 │ │ │ │ cmp.w ip, #3 │ │ │ │ - beq.n 373f6 │ │ │ │ - subs r1, #9 │ │ │ │ + beq.n 3a0f6 │ │ │ │ + sub.w r1, r1, #9 │ │ │ │ cmp r1, #7 │ │ │ │ ite hi │ │ │ │ movhi r1, #0 │ │ │ │ movls r1, #1 │ │ │ │ cmp.w ip, #10 │ │ │ │ it eq │ │ │ │ moveq r1, #0 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 373f6 │ │ │ │ - adds r2, #12 │ │ │ │ + bne.n 3a0f6 │ │ │ │ cmp r3, r0 │ │ │ │ - bne.n 373fe │ │ │ │ - adds r0, r7, #5 │ │ │ │ - lsls r0, r0, #2 │ │ │ │ - cmp r7, #0 │ │ │ │ - beq.w 375ac │ │ │ │ - ldr r1, [pc, #400] @ (375d0 ) │ │ │ │ + add.w r2, r2, #12 │ │ │ │ + bne.n 3a102 │ │ │ │ + add.w r0, r9, #5 │ │ │ │ + mov.w r0, r0, lsl #2 │ │ │ │ + cmp.w r9, #0 │ │ │ │ + beq.w 3a300 │ │ │ │ + ldr r1, [pc, #492] @ (3a33c ) │ │ │ │ add r1, pc │ │ │ │ blx b1a0 │ │ │ │ mov sl, r0 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r9 │ │ │ │ + str.w sl, [sp, #8] │ │ │ │ blx ae84 │ │ │ │ - ldr r7, [r4, #0] │ │ │ │ - mov r8, r0 │ │ │ │ + ldr r3, [r5, #0] │ │ │ │ str.w r0, [sl, #4] │ │ │ │ - cmp r7, #0 │ │ │ │ - ble.w 37596 │ │ │ │ - add.w r7, r5, r7, lsl #2 │ │ │ │ - mov.w lr, #0 │ │ │ │ - mov.w ip, #12 │ │ │ │ - b.n 3748c │ │ │ │ - add.w r2, sl, lr, lsl #2 │ │ │ │ - cmp r5, r7 │ │ │ │ - str r3, [r2, #20] │ │ │ │ - mla r3, ip, lr, r8 │ │ │ │ - add.w r2, r4, #4 │ │ │ │ - add.w lr, lr, #1 │ │ │ │ - add.w r3, r3, #4 │ │ │ │ - add.w r4, r4, #12 │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - stmia.w r3, {r0, r1, r2} │ │ │ │ - beq.n 374ba │ │ │ │ - ldr r2, [r4, #4] │ │ │ │ - ldr.w r3, [r5], #4 │ │ │ │ - cmp r2, #1 │ │ │ │ - bgt.n 37468 │ │ │ │ - bic.w r2, r3, #4 │ │ │ │ - cmp r2, #3 │ │ │ │ - beq.n 37468 │ │ │ │ - sub.w r1, r3, #9 │ │ │ │ - cmp r1, #7 │ │ │ │ + cmp r3, #0 │ │ │ │ + ble.w 3a2d8 │ │ │ │ + ldr.w lr, [sp, #8] │ │ │ │ + add.w ip, r7, r3, lsl #2 │ │ │ │ + mov r1, r5 │ │ │ │ + mov.w sl, #0 │ │ │ │ + mov r9, r4 │ │ │ │ + b.n 3a1a4 │ │ │ │ + add.w r3, lr, sl, lsl #2 │ │ │ │ + ldrd r4, r5, [r1, #4] │ │ │ │ + cmp r7, ip │ │ │ │ + add.w r1, r1, #12 │ │ │ │ + str r2, [r3, #20] │ │ │ │ + add.w r3, sl, sl, lsl #1 │ │ │ │ + add.w sl, sl, #1 │ │ │ │ + add.w r3, r0, r3, lsl #2 │ │ │ │ + strd r4, r5, [r3, #4] │ │ │ │ + ldr r2, [r1, #0] │ │ │ │ + str r2, [r3, #12] │ │ │ │ + beq.n 3a1d4 │ │ │ │ + ldr r3, [r1, #4] │ │ │ │ + ldr.w r2, [r7], #4 │ │ │ │ + cmp r3, #1 │ │ │ │ + bgt.n 3a17e │ │ │ │ + bic.w r3, r2, #4 │ │ │ │ + cmp r3, #3 │ │ │ │ + beq.n 3a17e │ │ │ │ + sub.w r4, r2, #9 │ │ │ │ + cmp r4, #7 │ │ │ │ ite hi │ │ │ │ - movhi r1, #0 │ │ │ │ - movls r1, #1 │ │ │ │ - cmp r2, #10 │ │ │ │ + movhi r4, #0 │ │ │ │ + movls r4, #1 │ │ │ │ + cmp r3, #10 │ │ │ │ it eq │ │ │ │ - moveq r1, #0 │ │ │ │ - cmp r1, #0 │ │ │ │ - bne.n 37468 │ │ │ │ - adds r4, #12 │ │ │ │ - cmp r5, r7 │ │ │ │ - bne.n 3748c │ │ │ │ - cmp.w lr, #1 │ │ │ │ - ble.w 375c4 │ │ │ │ - ldr.w r5, [sl, #4] │ │ │ │ - add.w r8, sl, #20 │ │ │ │ - movs r1, #0 │ │ │ │ - add.w r3, lr, #4294967295 @ 0xffffffff │ │ │ │ - add r7, sp, #36 @ 0x24 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - mov r2, r1 │ │ │ │ - mov r3, r8 │ │ │ │ - mov r4, lr │ │ │ │ - mov ip, r5 │ │ │ │ - strd fp, r9, [sp, #16] │ │ │ │ - strd r6, r8, [sp, #24] │ │ │ │ - mov r9, r2 │ │ │ │ - movs r1, #12 │ │ │ │ - adds r2, #1 │ │ │ │ - mov fp, r3 │ │ │ │ - adds r3, #4 │ │ │ │ - mov r8, r2 │ │ │ │ - mul.w r9, r1, r9 │ │ │ │ - mov r5, r3 │ │ │ │ - strd r3, r2, [sp, #4] │ │ │ │ - mov r3, ip │ │ │ │ - adds r0, r3, #4 │ │ │ │ - movs r3, #12 │ │ │ │ - mul.w r6, r3, r8 │ │ │ │ - adds r1, r0, r6 │ │ │ │ - add r0, r9 │ │ │ │ + moveq r4, #0 │ │ │ │ + cmp r4, #0 │ │ │ │ + bne.n 3a17e │ │ │ │ + cmp r7, ip │ │ │ │ + add.w r1, r1, #12 │ │ │ │ + bne.n 3a1a4 │ │ │ │ + cmp.w sl, #1 │ │ │ │ + mov r4, r9 │ │ │ │ + ble.w 3a306 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + mov.w r9, #1 │ │ │ │ + strd r8, r6, [sp, #24] │ │ │ │ + ldr.w fp, [r2, #4] │ │ │ │ + add.w r7, r2, #20 │ │ │ │ + mov r3, r7 │ │ │ │ + strd r4, r7, [sp, #32] │ │ │ │ + mov r0, fp │ │ │ │ + add.w r5, r9, r9, lsl #1 │ │ │ │ + add.w r2, r9, #4294967295 @ 0xffffffff │ │ │ │ + mov r6, r3 │ │ │ │ + add.w r2, r2, r2, lsl #1 │ │ │ │ + add.w r3, r3, #4 │ │ │ │ + mov r4, r9 │ │ │ │ + mov.w r5, r5, lsl #2 │ │ │ │ + mov r7, r3 │ │ │ │ + str.w r9, [sp, #20] │ │ │ │ + mov.w r2, r2, lsl #2 │ │ │ │ + sub.w fp, r5, #12 │ │ │ │ + str.w fp, [sp, #4] │ │ │ │ + mov fp, r6 │ │ │ │ + strd r2, r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + add.w r0, r0, #4 │ │ │ │ + add.w r1, r0, r5 │ │ │ │ + add r0, r3 │ │ │ │ blx b4d4 │ │ │ │ - ldr.w r3, [sl, #4] │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ cmp r0, #0 │ │ │ │ - ble.n 37544 │ │ │ │ - add.w lr, r3, r9 │ │ │ │ - add r6, r3 │ │ │ │ - add.w lr, lr, #4 │ │ │ │ - adds r6, #4 │ │ │ │ - ldmia.w lr, {r0, r1, r2} │ │ │ │ - stmia.w r7, {r0, r1, r2} │ │ │ │ - ldmia.w r6, {r0, r1, r2} │ │ │ │ - stmia.w lr, {r0, r1, r2} │ │ │ │ - ldmia.w r7, {r0, r1, r2} │ │ │ │ - stmia.w r6, {r0, r1, r2} │ │ │ │ + ldr r0, [r3, #4] │ │ │ │ + ble.n 3a280 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + add.w r1, r0, r3 │ │ │ │ + ldrd r2, r3, [r1, #4] │ │ │ │ + mov ip, r1 │ │ │ │ + ldr r6, [r1, #12] │ │ │ │ + strd r2, r3, [sp, #44] @ 0x2c │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + add.w r3, r0, r3, lsl #2 │ │ │ │ + str r6, [sp, #52] @ 0x34 │ │ │ │ + ldrd r8, r9, [r3, #4] │ │ │ │ + strd r8, r9, [r1, #4] │ │ │ │ + ldr r1, [r3, #12] │ │ │ │ + ldrd r8, r9, [sp, #44] @ 0x2c │ │ │ │ + str.w r1, [ip, #12] │ │ │ │ + strd r8, r9, [r3, #4] │ │ │ │ + str r6, [r3, #12] │ │ │ │ + ldr r3, [r7, #0] │ │ │ │ ldr.w r2, [fp] │ │ │ │ - ldr r1, [r5, #0] │ │ │ │ - str.w r1, [fp] │ │ │ │ - str r2, [r5, #0] │ │ │ │ - add.w r8, r8, #1 │ │ │ │ - adds r5, #4 │ │ │ │ - cmp r8, r4 │ │ │ │ - blt.n 374fc │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ - mov ip, r3 │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - cmp r2, r1 │ │ │ │ - bne.n 374e4 │ │ │ │ - ldrd fp, r9, [sp, #16] │ │ │ │ - mov lr, r4 │ │ │ │ - ldrd r6, r8, [sp, #24] │ │ │ │ - mov r5, ip │ │ │ │ - movs r3, #0 │ │ │ │ - add.w lr, lr, lr, lsl #1 │ │ │ │ - adds r5, #4 │ │ │ │ - mov r4, r3 │ │ │ │ - ldr.w r2, [r5, r3, lsl #2] │ │ │ │ - cmp r2, #2 │ │ │ │ - bne.n 3758c │ │ │ │ - ldr.w r2, [r8] │ │ │ │ - sub.w r1, r2, #8 │ │ │ │ - cmp r2, #4 │ │ │ │ + str.w r3, [fp] │ │ │ │ + str r2, [r7, #0] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + add.w r5, r5, #12 │ │ │ │ + cmp r4, sl │ │ │ │ + add.w r7, r7, #4 │ │ │ │ + blt.n 3a228 │ │ │ │ + ldrd r3, r9, [sp, #16] │ │ │ │ + add.w r9, r9, #1 │ │ │ │ + cmp r9, sl │ │ │ │ + bne.n 3a1f8 │ │ │ │ + ldrd r8, r6, [sp, #24] │ │ │ │ + mov fp, r0 │ │ │ │ + ldrd r4, r7, [sp, #32] │ │ │ │ + mov.w r2, #0 │ │ │ │ + add.w r3, sl, sl, lsl #1 │ │ │ │ + add.w fp, fp, #4 │ │ │ │ + mov r5, r2 │ │ │ │ + ldr.w r1, [fp, r2, lsl #2] │ │ │ │ + cmp r1, #2 │ │ │ │ + bne.n 3a2cc │ │ │ │ + ldr r1, [r7, #0] │ │ │ │ + sub.w r0, r1, #8 │ │ │ │ + cmp r1, #4 │ │ │ │ it ne │ │ │ │ - cmpne r1, #1 │ │ │ │ + cmpne r0, #1 │ │ │ │ it ls │ │ │ │ - strls.w r4, [r8] │ │ │ │ - adds r3, #3 │ │ │ │ - add.w r8, r8, #4 │ │ │ │ - cmp r3, lr │ │ │ │ - bne.n 37570 │ │ │ │ - mov r0, fp │ │ │ │ + strls r5, [r7, #0] │ │ │ │ + add.w r2, r2, #3 │ │ │ │ + add.w r7, r7, #4 │ │ │ │ + cmp r2, r3 │ │ │ │ + bne.n 3a2b4 │ │ │ │ + mov r0, r8 │ │ │ │ blx ae28 │ │ │ │ - str.w r6, [sl, #16] │ │ │ │ - strd r0, r9, [sl, #8] │ │ │ │ - mov r0, sl │ │ │ │ - add sp, #52 @ 0x34 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - movs r0, #24 │ │ │ │ - b.n 3743c │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + strd r0, r6, [r3, #8] │ │ │ │ + mov r0, r3 │ │ │ │ + str r4, [r3, #16] │ │ │ │ + add sp, #60 @ 0x3c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r0, #24 │ │ │ │ + b.n 3a14c │ │ │ │ + bne.n 3a2d8 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + ldr.w fp, [r3, #4] │ │ │ │ + add.w r7, r3, #20 │ │ │ │ + b.n 3a2a6 │ │ │ │ blx b170 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 373de │ │ │ │ - add sp, #52 @ 0x34 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + bne.w 3a0da │ │ │ │ + add sp, #60 @ 0x3c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b80c │ │ │ │ - bne.n 37596 │ │ │ │ - ldr.w r5, [sl, #4] │ │ │ │ - add.w r8, sl, #20 │ │ │ │ - b.n 37566 │ │ │ │ - subs r4, #62 @ 0x3e │ │ │ │ + nop │ │ │ │ + ldrb r6, [r5, #28] │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -000375d4 : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ +0003a340 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r1 │ │ │ │ - mov r6, r0 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ sub sp, #8 │ │ │ │ + mov r6, r0 │ │ │ │ ldr r4, [sp, #24] │ │ │ │ str r4, [sp, #0] │ │ │ │ blx b70c │ │ │ │ - mov r1, r6 │ │ │ │ mov r4, r0 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx aefc │ │ │ │ mov r0, r4 │ │ │ │ add sp, #8 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ │ │ │ │ -000375f4 : │ │ │ │ - push {r4, lr} │ │ │ │ +0003a36c : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ sub sp, #8 │ │ │ │ add r4, sp, #16 │ │ │ │ str r4, [sp, #0] │ │ │ │ blx b70c │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -00037604 : │ │ │ │ - push {r4, lr} │ │ │ │ +0003a380 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ sub sp, #8 │ │ │ │ add r4, sp, #16 │ │ │ │ str r4, [sp, #0] │ │ │ │ blx b998 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -00037614 : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ +0003a394 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r1 │ │ │ │ - mov r6, r2 │ │ │ │ - sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + sub sp, #8 │ │ │ │ + mov r6, r2 │ │ │ │ blx b374 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r6 │ │ │ │ blx b998 │ │ │ │ add sp, #8 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + nop │ │ │ │ ldrd r0, r3, [r1, #12] │ │ │ │ subs r0, r0, r3 │ │ │ │ it ne │ │ │ │ movne r0, #1 │ │ │ │ bx lr │ │ │ │ ldrd r2, r3, [r1, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 37658 │ │ │ │ + beq.n 3a3e8 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ - cbnz r3, 37658 │ │ │ │ + cbnz r3, 3a3e8 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ cmp r0, #2 │ │ │ │ ite le │ │ │ │ movle r0, #0 │ │ │ │ movgt r0, #1 │ │ │ │ bx lr │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ + nop │ │ │ │ ldrd r2, r3, [r1, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 37676 │ │ │ │ + beq.n 3a40a │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 37676 │ │ │ │ + ble.n 3a40a │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ cmp r0, #2 │ │ │ │ ite le │ │ │ │ movle r0, #0 │ │ │ │ movgt r0, #1 │ │ │ │ bx lr │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ - mov r7, r0 │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ ldr r4, [r1, #0] │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r6, r1 │ │ │ │ - ldr r1, [pc, #64] @ (376c8 ) │ │ │ │ + mov r7, r0 │ │ │ │ + ldr r1, [pc, #84] @ (3a474 ) │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ ldr.w r2, [r0, #456] @ 0x1c8 │ │ │ │ - add r1, pc │ │ │ │ mov r0, r6 │ │ │ │ + add r1, pc │ │ │ │ blx r4 │ │ │ │ ldr r3, [r7, #68] @ 0x44 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 376b8 │ │ │ │ - ldr.w r8, [pc, #48] @ 376cc │ │ │ │ + ble.n 3a45a │ │ │ │ + ldr.w r8, [pc, #64] @ 3a478 │ │ │ │ mov r5, r7 │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ add r8, pc │ │ │ │ ldr r3, [r6, #0] │ │ │ │ mov r1, r8 │ │ │ │ - ldr r2, [r5, #72] @ 0x48 │ │ │ │ mov r0, r6 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + add.w r5, r5, #12 │ │ │ │ + ldr r2, [r5, #60] @ 0x3c │ │ │ │ blx r3 │ │ │ │ ldr r3, [r7, #68] @ 0x44 │ │ │ │ - adds r4, #1 │ │ │ │ - adds r5, #12 │ │ │ │ cmp r3, r4 │ │ │ │ - bgt.n 376a4 │ │ │ │ - ldr r1, [pc, #20] @ (376d0 ) │ │ │ │ + bgt.n 3a442 │ │ │ │ + ldr r1, [pc, #32] @ (3a47c ) │ │ │ │ mov r0, r6 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ ldr r3, [r6, #0] │ │ │ │ add r1, pc │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, lr, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ - @ instruction: 0xfa4a0005 │ │ │ │ - @ instruction: 0xfa3e0005 │ │ │ │ - orn r0, sl, #5 │ │ │ │ + mvns r4, r5 │ │ │ │ + movs r6, r0 │ │ │ │ + mvns r0, r4 │ │ │ │ + movs r6, r0 │ │ │ │ + subs r2, #4 │ │ │ │ + movs r6, r0 │ │ │ │ ldrd r2, r3, [r1, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 376e0 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 3a48e │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ ldr r2, [r0, #68] @ 0x44 │ │ │ │ cmp r2, #1 │ │ │ │ - ble.n 376dc │ │ │ │ + ble.n 3a488 │ │ │ │ cmp r2, #2 │ │ │ │ - push {r4, lr} │ │ │ │ - beq.n 37742 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + beq.n 3a504 │ │ │ │ mov r3, r0 │ │ │ │ sub.w ip, r2, #2 │ │ │ │ - movs r1, #0 │ │ │ │ - b.n 37700 │ │ │ │ - adds r2, r1, #1 │ │ │ │ - adds r3, #12 │ │ │ │ + mov.w r1, #0 │ │ │ │ + b.n 3a4b6 │ │ │ │ + add.w r2, r1, #1 │ │ │ │ + add.w r3, r3, #12 │ │ │ │ cmp r2, ip │ │ │ │ - beq.n 3770c │ │ │ │ + beq.n 3a4c4 │ │ │ │ mov r1, r2 │ │ │ │ ldrd r4, r2, [r3, #76] @ 0x4c │ │ │ │ cmp r4, r2 │ │ │ │ - beq.n 376f6 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 3a4a8 │ │ │ │ + mov.w r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ - adds r1, #2 │ │ │ │ - movs r3, #12 │ │ │ │ - mla r2, r3, r2, r0 │ │ │ │ - mla r1, r3, r1, r0 │ │ │ │ + add.w r1, r1, #2 │ │ │ │ + add.w r2, r2, r2, lsl #1 │ │ │ │ + add.w r1, r1, r1, lsl #1 │ │ │ │ + add.w r2, r0, r2, lsl #2 │ │ │ │ + add.w r1, r0, r1, lsl #2 │ │ │ │ ldr r4, [r2, #72] @ 0x48 │ │ │ │ ldr r3, [r1, #72] @ 0x48 │ │ │ │ cmp r4, r3 │ │ │ │ - bne.n 37708 │ │ │ │ - ldr r3, [r1, #80] @ 0x50 │ │ │ │ + bne.n 3a4be │ │ │ │ ldr r4, [r2, #76] @ 0x4c │ │ │ │ + ldr r3, [r1, #80] @ 0x50 │ │ │ │ cmp r4, r3 │ │ │ │ - bne.n 37708 │ │ │ │ - ldr r2, [r2, #80] @ 0x50 │ │ │ │ + bne.n 3a4be │ │ │ │ ldr r3, [r1, #76] @ 0x4c │ │ │ │ + ldr r2, [r2, #80] @ 0x50 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 37708 │ │ │ │ - movs r1, #2 │ │ │ │ + bne.n 3a4be │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + mov.w r1, #2 │ │ │ │ blx b304 │ │ │ │ cmp r0, #4 │ │ │ │ ite le │ │ │ │ movle r0, #0 │ │ │ │ movgt r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - movs r1, #1 │ │ │ │ - movs r2, #0 │ │ │ │ - b.n 3770e │ │ │ │ - push {r3, lr} │ │ │ │ + mov.w r1, #1 │ │ │ │ + mov.w r2, #0 │ │ │ │ + b.n 3a4c8 │ │ │ │ + nop │ │ │ │ + strd r3, lr, [sp, #-8]! │ │ │ │ ldrd r2, r3, [r1, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 37758 │ │ │ │ + beq.n 3a522 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ cmp r3, #1 │ │ │ │ - bgt.n 3775c │ │ │ │ - movs r0, #0 │ │ │ │ + bgt.n 3a528 │ │ │ │ + mov.w r0, #0 │ │ │ │ pop {r3, pc} │ │ │ │ - movs r1, #1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + mov.w r1, #1 │ │ │ │ blx b304 │ │ │ │ cmp r0, #4 │ │ │ │ ite le │ │ │ │ movle r0, #0 │ │ │ │ movgt r0, #1 │ │ │ │ pop {r3, pc} │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ ldr r5, [r0, #68] @ 0x44 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ ldrd r3, r0, [r1, #12] │ │ │ │ cmp r3, r0 │ │ │ │ it ne │ │ │ │ cmpne r5, #1 │ │ │ │ ite gt │ │ │ │ movgt r0, #1 │ │ │ │ movle r0, #0 │ │ │ │ - bgt.n 3778e │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - subs r6, r5, #2 │ │ │ │ - mov.w r8, #12 │ │ │ │ - subs r5, #1 │ │ │ │ - mla r6, r8, r6, r4 │ │ │ │ - mla r5, r8, r5, r4 │ │ │ │ + bgt.n 3a56a │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + pop {r7, pc} │ │ │ │ + sub.w r3, r5, #2 │ │ │ │ + add.w r5, r5, #4294967295 @ 0xffffffff │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add.w r5, r5, r5, lsl #1 │ │ │ │ + add.w r6, r4, r3, lsl #2 │ │ │ │ + add.w r5, r4, r5, lsl #2 │ │ │ │ ldr r0, [r6, #76] @ 0x4c │ │ │ │ blx b450 │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [r5, #76] @ 0x4c │ │ │ │ blx b450 │ │ │ │ cmp r7, r0 │ │ │ │ it le │ │ │ │ movle r0, #1 │ │ │ │ - ble.n 3778a │ │ │ │ + ble.n 3a55e │ │ │ │ ldr r0, [r6, #80] @ 0x50 │ │ │ │ blx b450 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r5, #80] @ 0x50 │ │ │ │ blx b450 │ │ │ │ cmp r4, r0 │ │ │ │ ite gt │ │ │ │ movgt r0, #0 │ │ │ │ movle r0, #1 │ │ │ │ - b.n 3778a │ │ │ │ + b.n 3a55e │ │ │ │ mov r3, r2 │ │ │ │ ldr r2, [r0, #64] @ 0x40 │ │ │ │ mov r0, r3 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ b.w af44 │ │ │ │ + nop │ │ │ │ ldrd r2, r3, [r1, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 377e4 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 3a5ce │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ ldr r2, [r0, #68] @ 0x44 │ │ │ │ cmp r2, #1 │ │ │ │ - ble.n 377e0 │ │ │ │ + ble.n 3a5c8 │ │ │ │ cmp r2, #2 │ │ │ │ - push {r4} │ │ │ │ - beq.n 3783e │ │ │ │ + str.w r4, [sp, #-4]! │ │ │ │ + beq.n 3a63e │ │ │ │ mov r3, r0 │ │ │ │ sub.w ip, r2, #2 │ │ │ │ - movs r1, #0 │ │ │ │ - b.n 37804 │ │ │ │ - adds r2, r1, #1 │ │ │ │ - adds r3, #12 │ │ │ │ + mov.w r1, #0 │ │ │ │ + b.n 3a5f6 │ │ │ │ + add.w r2, r1, #1 │ │ │ │ + add.w r3, r3, #12 │ │ │ │ cmp r2, ip │ │ │ │ - beq.n 37814 │ │ │ │ + beq.n 3a608 │ │ │ │ mov r1, r2 │ │ │ │ ldrd r4, r2, [r3, #76] @ 0x4c │ │ │ │ cmp r4, r2 │ │ │ │ - beq.n 377fa │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 3a5e8 │ │ │ │ + mov.w r0, #0 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ bx lr │ │ │ │ - adds r1, #2 │ │ │ │ - movs r3, #12 │ │ │ │ - mla r2, r3, r2, r0 │ │ │ │ - mla r0, r3, r1, r0 │ │ │ │ + add.w r1, r1, #2 │ │ │ │ + add.w r1, r1, r1, lsl #1 │ │ │ │ + add.w r2, r2, r2, lsl #1 │ │ │ │ + add.w r2, r0, r2, lsl #2 │ │ │ │ + add.w r0, r0, r1, lsl #2 │ │ │ │ ldr r1, [r2, #72] @ 0x48 │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 3780c │ │ │ │ + bne.n 3a5fe │ │ │ │ ldr r1, [r2, #76] @ 0x4c │ │ │ │ ldr r3, [r0, #80] @ 0x50 │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 3780c │ │ │ │ - ldr r3, [r2, #80] @ 0x50 │ │ │ │ + bne.n 3a5fe │ │ │ │ ldr r0, [r0, #76] @ 0x4c │ │ │ │ - subs r0, r3, r0 │ │ │ │ + ldr r3, [r2, #80] @ 0x50 │ │ │ │ + sub.w r0, r3, r0 │ │ │ │ clz r0, r0 │ │ │ │ - lsrs r0, r0, #5 │ │ │ │ - b.n 3780e │ │ │ │ - movs r1, #1 │ │ │ │ - movs r2, #0 │ │ │ │ - b.n 37816 │ │ │ │ + mov.w r0, r0, lsr #5 │ │ │ │ + b.n 3a602 │ │ │ │ + mov.w r1, #1 │ │ │ │ + mov.w r2, #0 │ │ │ │ + b.n 3a60c │ │ │ │ ldr r3, [r1, #4] │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr r4, [r3, #0] │ │ │ │ - sub sp, #484 @ 0x1e4 │ │ │ │ - cbnz r4, 3785e │ │ │ │ - ldr r2, [r1, #8] │ │ │ │ + ldr r2, [r3, #0] │ │ │ │ + cbz r2, 3a654 │ │ │ │ + mov.w r0, #0 │ │ │ │ + bx lr │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ - mov lr, r1 │ │ │ │ - ldr r7, [r2, #0] │ │ │ │ - cmp r7, r3 │ │ │ │ - bne.n 37866 │ │ │ │ - movs r0, #0 │ │ │ │ - add sp, #484 @ 0x1e4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - mov r5, r0 │ │ │ │ - movs r1, #0 │ │ │ │ - movs r0, #1 │ │ │ │ - cmp r7, #0 │ │ │ │ - strd r0, r1, [sp, #80] @ 0x50 │ │ │ │ - ble.n 3794e │ │ │ │ - mov r9, r2 │ │ │ │ - mov r8, r4 │ │ │ │ - mov r0, r4 │ │ │ │ - movs r6, #1 │ │ │ │ - add.w sl, sp, #16 │ │ │ │ - mov.w ip, #12 │ │ │ │ - str r4, [sp, #8] │ │ │ │ - str r2, [sp, #12] │ │ │ │ - str r5, [sp, #4] │ │ │ │ - cmp r6, #1 │ │ │ │ - beq.n 378f6 │ │ │ │ - cmp.w r8, #32 │ │ │ │ - beq.n 3785e │ │ │ │ - mla r5, ip, r8, sl │ │ │ │ - add.w r2, r9, #4 │ │ │ │ - add.w r3, r8, #1 │ │ │ │ - mov fp, sl │ │ │ │ - adds r5, #72 @ 0x48 │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - stmia.w r5, {r0, r1, r2} │ │ │ │ - adds r1, r4, #1 │ │ │ │ - cmp r7, r1 │ │ │ │ - beq.n 3791c │ │ │ │ - cmp r6, #1 │ │ │ │ - beq.n 378ec │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - sub.w r4, r4, r8 │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + ldr r6, [r1, #8] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #476 @ 0x1dc │ │ │ │ + ldr r5, [r6, #0] │ │ │ │ + cmp r5, r3 │ │ │ │ + bne.n 3a692 │ │ │ │ + mov.w r0, #0 │ │ │ │ + add sp, #476 @ 0x1dc │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r8, #1 │ │ │ │ + mov.w r9, #0 │ │ │ │ + cmp r5, #0 │ │ │ │ + strd r8, r9, [sp, #72] @ 0x48 │ │ │ │ + ble.n 3a794 │ │ │ │ + mov r9, r6 │ │ │ │ + mov lr, r2 │ │ │ │ + str r6, [sp, #4] │ │ │ │ + mov ip, r2 │ │ │ │ + mov fp, r2 │ │ │ │ + mov.w r4, #1 │ │ │ │ + add.w sl, sp, #8 │ │ │ │ + mov r7, r2 │ │ │ │ + cmp r4, #1 │ │ │ │ + beq.n 3a73c │ │ │ │ + cmp.w lr, #32 │ │ │ │ + beq.n 3a676 │ │ │ │ + ldrd r2, r3, [r9, #4] │ │ │ │ + add.w r6, lr, lr, lsl #1 │ │ │ │ + add.w ip, lr, #1 │ │ │ │ + mov r8, sl │ │ │ │ + add.w r6, sl, r6, lsl #2 │ │ │ │ + strd r2, r3, [r6, #72] @ 0x48 │ │ │ │ + ldr.w r3, [r9, #12] │ │ │ │ + str r3, [r6, #80] @ 0x50 │ │ │ │ + add.w r3, r7, #1 │ │ │ │ + cmp r5, r3 │ │ │ │ + beq.n 3a764 │ │ │ │ + cmp r4, #1 │ │ │ │ + beq.n 3a732 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ + mov r9, ip │ │ │ │ + mov ip, r3 │ │ │ │ + add.w ip, ip, ip, lsl #1 │ │ │ │ + mov r3, r9 │ │ │ │ + sub.w r2, r7, lr │ │ │ │ + add.w r9, r9, r9, lsl #1 │ │ │ │ cmp r3, #32 │ │ │ │ - mla r9, ip, r1, r2 │ │ │ │ - mla ip, ip, r3, sl │ │ │ │ - beq.n 3785e │ │ │ │ - add.w r2, r9, #4 │ │ │ │ - add.w r8, ip, #72 @ 0x48 │ │ │ │ - adds r3, #1 │ │ │ │ - add.w r9, r9, #12 │ │ │ │ + add.w r9, sl, r9, lsl #2 │ │ │ │ + add.w ip, r6, ip, lsl #2 │ │ │ │ + beq.n 3a676 │ │ │ │ + ldrd r6, r7, [ip, #4] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ add.w ip, ip, #12 │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - stmia.w r8, {r0, r1, r2} │ │ │ │ - adds r2, r4, r3 │ │ │ │ - cmp r7, r2 │ │ │ │ - ble.n 3791e │ │ │ │ + add.w r9, r9, #12 │ │ │ │ + strd r6, r7, [r9, #60] @ 0x3c │ │ │ │ + ldr.w r6, [ip] │ │ │ │ + str.w r6, [r9, #68] @ 0x44 │ │ │ │ + add.w r6, r2, r3 │ │ │ │ + cmp r5, r6 │ │ │ │ + ble.n 3a766 │ │ │ │ cmp r3, #32 │ │ │ │ - bne.n 378c8 │ │ │ │ - b.n 3785e │ │ │ │ + bne.n 3a708 │ │ │ │ + b.n 3a676 │ │ │ │ + mov lr, ip │ │ │ │ add.w r9, r9, #12 │ │ │ │ - mov r8, r3 │ │ │ │ - mov r4, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - ldr.w r6, [r9, #8] │ │ │ │ - cmp r6, #1 │ │ │ │ + mov r7, r3 │ │ │ │ + mov ip, r4 │ │ │ │ + ldr.w r4, [r9, #8] │ │ │ │ + cmp r4, #1 │ │ │ │ it ne │ │ │ │ - movne r6, #1 │ │ │ │ - bne.n 3788e │ │ │ │ - ldr.w r1, [r9, #12] │ │ │ │ - cmp r1, #1 │ │ │ │ - bne.n 3788e │ │ │ │ - adds r4, #1 │ │ │ │ - ldr.w r6, [r9, #4] │ │ │ │ - cmp r7, r4 │ │ │ │ - beq.n 3793a │ │ │ │ + movne r4, #1 │ │ │ │ + bne.n 3a6ba │ │ │ │ + ldr.w r3, [r9, #12] │ │ │ │ + cmp r3, #1 │ │ │ │ + bne.n 3a6ba │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + ldr.w r4, [r9, #4] │ │ │ │ + cmp r5, r7 │ │ │ │ + beq.n 3a77e │ │ │ │ add.w r9, r9, #12 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - b.n 3788a │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ - str.w r3, [fp, #68] @ 0x44 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - cbnz r3, 37948 │ │ │ │ - ldr r3, [r5, #12] │ │ │ │ - mov r1, lr │ │ │ │ - mov r0, fp │ │ │ │ + mov fp, r3 │ │ │ │ + b.n 3a6b6 │ │ │ │ + mov r3, ip │ │ │ │ + str.w r3, [r8, #68] @ 0x44 │ │ │ │ + cmp.w fp, #0 │ │ │ │ + bne.n 3a78e │ │ │ │ + ldr r3, [r0, #12] │ │ │ │ + mov r0, r8 │ │ │ │ blx r3 │ │ │ │ subs r0, #0 │ │ │ │ it ne │ │ │ │ movne r0, #1 │ │ │ │ - add sp, #484 @ 0x1e4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ - mov r3, r8 │ │ │ │ - add.w fp, sp, #16 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - cmp r0, #0 │ │ │ │ - bne.n 3791e │ │ │ │ - str.w r6, [fp, #64] @ 0x40 │ │ │ │ - b.n 37926 │ │ │ │ - add.w fp, sp, #16 │ │ │ │ - b.n 37926 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + b.n 3a67a │ │ │ │ + mov r7, r3 │ │ │ │ + add.w r8, sp, #8 │ │ │ │ + mov r3, lr │ │ │ │ + mov fp, r7 │ │ │ │ + cmp.w ip, #0 │ │ │ │ + bne.n 3a766 │ │ │ │ + str.w r4, [r8, #64] @ 0x40 │ │ │ │ + b.n 3a770 │ │ │ │ + add.w r8, sp, #8 │ │ │ │ + b.n 3a770 │ │ │ │ + nop │ │ │ │ + strd r3, r4, [sp, #-32]! │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ - mov r6, r1 │ │ │ │ - bl 37844 │ │ │ │ - mov r8, r0 │ │ │ │ + strd r7, r8, [sp, #16] │ │ │ │ + mov r7, r1 │ │ │ │ + strd r9, lr, [sp, #24] │ │ │ │ + bl 3a648 │ │ │ │ + mov r6, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 37a0e │ │ │ │ - ldr r1, [pc, #220] @ (37a44 ) │ │ │ │ + beq.n 3a870 │ │ │ │ + ldr r1, [pc, #248] @ (3a8b4 ) │ │ │ │ mov.w r0, #464 @ 0x1d0 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ - ldr r7, [r6, #8] │ │ │ │ - movs r2, #1 │ │ │ │ - movs r3, #0 │ │ │ │ - strd r2, r3, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r6, [r7, #0] │ │ │ │ - cmp r6, #0 │ │ │ │ - itttt gt │ │ │ │ - movgt sl, r7 │ │ │ │ - movgt r9, r8 │ │ │ │ - movgt.w ip, #0 │ │ │ │ - movgt.w lr, #12 │ │ │ │ - ble.n 379f6 │ │ │ │ - cmp.w r9, #1 │ │ │ │ - beq.n 37a16 │ │ │ │ + ldr r0, [r7, #8] │ │ │ │ + mov.w r2, #1 │ │ │ │ + mov.w r3, #0 │ │ │ │ + strd r2, r3, [r4, #64] @ 0x40 │ │ │ │ + ldr r1, [r0, #0] │ │ │ │ + cmp r1, #0 │ │ │ │ + ittt gt │ │ │ │ + movgt lr, r0 │ │ │ │ + movgt ip, r6 │ │ │ │ + movgt r2, #0 │ │ │ │ + ble.n 3a858 │ │ │ │ + cmp.w ip, #1 │ │ │ │ + beq.n 3a886 │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ cmp r3, #32 │ │ │ │ - beq.n 379f6 │ │ │ │ - adds r2, r3, #1 │ │ │ │ - mla r3, lr, r3, r4 │ │ │ │ - str r2, [r4, #68] @ 0x44 │ │ │ │ - add.w r2, sl, #4 │ │ │ │ - adds r3, #72 @ 0x48 │ │ │ │ - add.w ip, ip, #1 │ │ │ │ - cmp r6, ip │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - stmia.w r3, {r0, r1, r2} │ │ │ │ - beq.n 379f6 │ │ │ │ - cmp.w r9, #1 │ │ │ │ - beq.n 37a12 │ │ │ │ + beq.n 3a858 │ │ │ │ + ldrd r8, r9, [lr, #4] │ │ │ │ + add.w r7, r3, #1 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w r3, r4, r3, lsl #2 │ │ │ │ + str r7, [r4, #68] @ 0x44 │ │ │ │ + cmp r1, r2 │ │ │ │ + strd r8, r9, [r3, #72] @ 0x48 │ │ │ │ + ldr.w r7, [lr, #12] │ │ │ │ + str r7, [r3, #80] @ 0x50 │ │ │ │ + beq.n 3a858 │ │ │ │ + cmp.w ip, #1 │ │ │ │ + beq.n 3a882 │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ - mla lr, lr, ip, r7 │ │ │ │ - mov.w r8, #12 │ │ │ │ + add.w ip, r2, r2, lsl #1 │ │ │ │ + add.w ip, r0, ip, lsl #2 │ │ │ │ cmp r3, #32 │ │ │ │ - beq.n 379f6 │ │ │ │ - adds r2, r3, #1 │ │ │ │ - mla r3, r8, r3, r4 │ │ │ │ - str r2, [r4, #68] @ 0x44 │ │ │ │ - add.w r2, lr, #4 │ │ │ │ - adds r3, #72 @ 0x48 │ │ │ │ - add.w ip, ip, #1 │ │ │ │ - add.w lr, lr, #12 │ │ │ │ - cmp r6, ip │ │ │ │ - ldmia r2, {r0, r1, r2} │ │ │ │ - stmia.w r3, {r0, r1, r2} │ │ │ │ - ble.n 379f6 │ │ │ │ + beq.n 3a858 │ │ │ │ + add.w r6, r3, #1 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + cmp r1, r2 │ │ │ │ + add.w ip, ip, #12 │ │ │ │ + str r6, [r4, #68] @ 0x44 │ │ │ │ + add.w r3, r4, r3, lsl #2 │ │ │ │ + ldrd r6, r7, [ip, #-8] │ │ │ │ + strd r6, r7, [r3, #72] @ 0x48 │ │ │ │ + ldr.w r6, [ip] │ │ │ │ + str r6, [r3, #80] @ 0x50 │ │ │ │ + ble.n 3a858 │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ cmp r3, #32 │ │ │ │ - bne.n 379d0 │ │ │ │ + bne.n 3a82a │ │ │ │ ldr r3, [r5, #16] │ │ │ │ - mov r0, r7 │ │ │ │ str.w r3, [r4, #456] @ 0x1c8 │ │ │ │ blx b7a4 │ │ │ │ + mov.w r0, r0, lsl #1 │ │ │ │ add.w r1, r4, #8 │ │ │ │ - lsls r0, r0, #1 │ │ │ │ blx b85c │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - add.w sl, sl, #12 │ │ │ │ - ldr.w r9, [sl, #8] │ │ │ │ - cmp.w r9, #1 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + ldrd r7, r8, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {r9, pc} │ │ │ │ + add.w lr, lr, #12 │ │ │ │ + ldr.w ip, [lr, #8] │ │ │ │ + cmp.w ip, #1 │ │ │ │ it ne │ │ │ │ - movne r9, r8 │ │ │ │ - bne.n 3799a │ │ │ │ - ldr.w r3, [sl, #12] │ │ │ │ + movne ip, r6 │ │ │ │ + bne.n 3a7ec │ │ │ │ + ldr.w r3, [lr, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 3799a │ │ │ │ - ldr.w r9, [sl, #4] │ │ │ │ - add.w ip, ip, #1 │ │ │ │ - cmp r6, ip │ │ │ │ - str.w r9, [r4, #64] @ 0x40 │ │ │ │ - beq.n 379f6 │ │ │ │ - add.w sl, sl, #12 │ │ │ │ - b.n 37994 │ │ │ │ + bne.n 3a7ec │ │ │ │ + ldr.w ip, [lr, #4] │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + cmp r1, r2 │ │ │ │ + str.w ip, [r4, #64] @ 0x40 │ │ │ │ + beq.n 3a858 │ │ │ │ + add.w lr, lr, #12 │ │ │ │ + b.n 3a7e6 │ │ │ │ nop │ │ │ │ - ldr r1, [pc, #344] @ (37ba0 ) │ │ │ │ + ldrh r2, [r0, #24] │ │ │ │ movs r6, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #212 @ 0xd4 │ │ │ │ ldrd r5, r4, [r2, #4] │ │ │ │ + str r1, [sp, #8] │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, r1 │ │ │ │ - str r1, [sp, #8] │ │ │ │ mov r1, r3 │ │ │ │ ldr r3, [r2, #0] │ │ │ │ cmp r0, #1 │ │ │ │ str r3, [sp, #148] @ 0x94 │ │ │ │ ldr r3, [sp, #148] @ 0x94 │ │ │ │ - beq.w 37e9a │ │ │ │ + beq.w 3ad9c │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 37ce6 │ │ │ │ - lsls r3, r5, #3 │ │ │ │ + ble.w 3ab9e │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ + mov r7, r2 │ │ │ │ + mov r6, r1 │ │ │ │ + mov.w r2, #0 │ │ │ │ str r3, [sp, #180] @ 0xb4 │ │ │ │ - lsls r3, r4, #3 │ │ │ │ + mov.w r3, r4, lsl #3 │ │ │ │ str r3, [sp, #184] @ 0xb8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - mov r7, r2 │ │ │ │ - mov r6, r1 │ │ │ │ - movs r2, #0 │ │ │ │ - subs r3, #9 │ │ │ │ + sub.w r3, r3, #9 │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ - ldr r3, [r7, #12] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ - str r3, [sp, #152] @ 0x98 │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ + ldr r5, [r7, #20] │ │ │ │ cmp r1, #2 │ │ │ │ + str r3, [sp, #152] @ 0x98 │ │ │ │ + ldr r3, [r7, #16] │ │ │ │ ldr r1, [sp, #152] @ 0x98 │ │ │ │ - ldrd r3, r5, [r7, #16] │ │ │ │ - beq.w 37e6a │ │ │ │ + beq.w 3ad66 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.w 37cd0 │ │ │ │ + ble.w 3ab86 │ │ │ │ ldr.w sl, [sp, #248] @ 0xf8 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mov.w r1, #0 │ │ │ │ mov fp, r6 │ │ │ │ mov r9, r1 │ │ │ │ + str r3, [sp, #172] @ 0xac │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ mov ip, sl │ │ │ │ mov sl, r6 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r2, [sp, #188] @ 0xbc │ │ │ │ - str r3, [sp, #172] @ 0xac │ │ │ │ - lsls r3, r5, #3 │ │ │ │ str r3, [sp, #176] @ 0xb0 │ │ │ │ + str r2, [sp, #188] @ 0xbc │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldrd r0, r6, [r7, #24] │ │ │ │ - cmp r3, #3 │ │ │ │ ldr r5, [r7, #32] │ │ │ │ - beq.w 37e30 │ │ │ │ + cmp r3, #3 │ │ │ │ + beq.w 3ad24 │ │ │ │ cmp r0, #0 │ │ │ │ - ble.w 37cb8 │ │ │ │ - movs r2, #0 │ │ │ │ + ble.w 3ab6e │ │ │ │ + mov.w r3, r6, lsl #3 │ │ │ │ + mov.w r2, #0 │ │ │ │ mov r1, ip │ │ │ │ - str.w ip, [sp, #200] @ 0xc8 │ │ │ │ mov lr, fp │ │ │ │ - mov ip, r0 │ │ │ │ mov r8, r2 │ │ │ │ - lsls r3, r6, #3 │ │ │ │ - strd r9, fp, [sp, #192] @ 0xc0 │ │ │ │ str r3, [sp, #140] @ 0x8c │ │ │ │ - lsls r3, r5, #3 │ │ │ │ - str.w sl, [sp, #204] @ 0xcc │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ + strd ip, sl, [sp, #200] @ 0xc8 │ │ │ │ + mov ip, r0 │ │ │ │ str r3, [sp, #144] @ 0x90 │ │ │ │ - ldr r3, [r7, #36] @ 0x24 │ │ │ │ + strd r9, fp, [sp, #192] @ 0xc0 │ │ │ │ + ldrd r3, r6, [r7, #36] @ 0x24 │ │ │ │ + ldr r5, [r7, #44] @ 0x2c │ │ │ │ str r3, [sp, #116] @ 0x74 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldrd r6, r5, [r7, #40] @ 0x28 │ │ │ │ cmp r3, #4 │ │ │ │ - beq.w 37dea │ │ │ │ + beq.w 3acd6 │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 37c9e │ │ │ │ - strd ip, r8, [sp, #156] @ 0x9c │ │ │ │ + ble.w 3ab54 │ │ │ │ + mov.w r3, r6, lsl #3 │ │ │ │ mov.w sl, #0 │ │ │ │ mov fp, lr │ │ │ │ - mov r8, r1 │ │ │ │ mov r0, r7 │ │ │ │ - lsls r3, r6, #3 │ │ │ │ - strd lr, r1, [sp, #164] @ 0xa4 │ │ │ │ str r3, [sp, #120] @ 0x78 │ │ │ │ - lsls r3, r5, #3 │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ + strd ip, r8, [sp, #156] @ 0x9c │ │ │ │ + mov r8, r1 │ │ │ │ str r3, [sp, #124] @ 0x7c │ │ │ │ + strd lr, r1, [sp, #164] @ 0xa4 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldrd r2, r6, [r0, #48] @ 0x30 │ │ │ │ - cmp r3, #5 │ │ │ │ ldr r5, [r0, #56] @ 0x38 │ │ │ │ - beq.w 37db2 │ │ │ │ + cmp r3, #5 │ │ │ │ + beq.w 3ac98 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 37c80 │ │ │ │ - lsls r3, r6, #3 │ │ │ │ - strd sl, fp, [sp, #128] @ 0x80 │ │ │ │ - str r3, [sp, #92] @ 0x5c │ │ │ │ + ble.w 3ab36 │ │ │ │ + mov.w r3, r6, lsl #3 │ │ │ │ mov ip, fp │ │ │ │ - lsls r3, r5, #3 │ │ │ │ - mov sl, r8 │ │ │ │ - movs r5, #0 │ │ │ │ mov r7, r0 │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ + mov.w r5, #0 │ │ │ │ + strd sl, fp, [sp, #128] @ 0x80 │ │ │ │ + mov sl, r8 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ - str.w r8, [sp, #136] @ 0x88 │ │ │ │ str r2, [sp, #100] @ 0x64 │ │ │ │ + str.w r8, [sp, #136] @ 0x88 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ ldrd r2, r3, [r7, #60] @ 0x3c │ │ │ │ - cmp r1, #6 │ │ │ │ ldr r6, [r7, #68] @ 0x44 │ │ │ │ - beq.w 37d78 │ │ │ │ + cmp r1, #6 │ │ │ │ + beq.w 3ac58 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 37c64 │ │ │ │ + ble.w 3ab18 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ mov r8, sl │ │ │ │ + mov.w r9, #0 │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ + mov.w r3, r6, lsl #3 │ │ │ │ str.w sl, [sp, #112] @ 0x70 │ │ │ │ + mov sl, r7 │ │ │ │ str r2, [sp, #64] @ 0x40 │ │ │ │ - mov.w r9, #0 │ │ │ │ mov r2, ip │ │ │ │ - mov sl, r7 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - strd r5, ip, [sp, #104] @ 0x68 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - lsls r3, r6, #3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ - ldr.w r3, [sl, #72] @ 0x48 │ │ │ │ + strd r5, ip, [sp, #104] @ 0x68 │ │ │ │ + ldrd r3, r6, [sl, #72] @ 0x48 │ │ │ │ + ldr.w r5, [sl, #80] @ 0x50 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - ldrd r6, r5, [sl, #76] @ 0x4c │ │ │ │ cmp r3, #7 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - beq.w 37d4a │ │ │ │ + beq.w 3ac22 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 37c48 │ │ │ │ - lsls r3, r6, #3 │ │ │ │ + ble.n 3aafc │ │ │ │ + mov.w r3, r6, lsl #3 │ │ │ │ mov fp, r2 │ │ │ │ mov r6, r8 │ │ │ │ - movs r7, #0 │ │ │ │ + mov.w r7, #0 │ │ │ │ str r3, [sp, #24] │ │ │ │ - lsls r3, r5, #3 │ │ │ │ - strd r9, r2, [sp, #76] @ 0x4c │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ str r3, [sp, #28] │ │ │ │ add.w r3, sl, #108 @ 0x6c │ │ │ │ - str.w r8, [sp, #84] @ 0x54 │ │ │ │ + strd r9, r2, [sp, #76] @ 0x4c │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ + str.w r8, [sp, #84] @ 0x54 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldrd r4, r3, [sl, #84] @ 0x54 │ │ │ │ - cmp r2, #8 │ │ │ │ ldr.w r5, [sl, #92] @ 0x5c │ │ │ │ - beq.w 37d18 │ │ │ │ + cmp r2, #8 │ │ │ │ + beq.w 3abea │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 37c30 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + ble.n 3aae2 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ mov r8, fp │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ - lsls r3, r5, #3 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ - movs r3, #0 │ │ │ │ - strd r3, r7, [sp, #32] │ │ │ │ - mov r3, r6 │ │ │ │ str r6, [sp, #16] │ │ │ │ + strd r7, r3, [sp, #36] @ 0x24 │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ str r4, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ + mov.w r3, #0 │ │ │ │ + str r3, [sp, #32] │ │ │ │ + mov r3, r6 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ ldrd r7, r5, [sl, #96] @ 0x60 │ │ │ │ - cmp r2, #9 │ │ │ │ ldr.w r4, [sl, #104] @ 0x68 │ │ │ │ - beq.w 37cec │ │ │ │ + cmp r2, #9 │ │ │ │ + beq.w 3abb6 │ │ │ │ cmp r7, #0 │ │ │ │ - ble.n 37c14 │ │ │ │ + ble.n 3aac4 │ │ │ │ ldr r6, [sp, #16] │ │ │ │ - lsls r2, r5, #3 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - movs r5, #0 │ │ │ │ + mov.w r2, r5, lsl #3 │ │ │ │ mov r9, r3 │ │ │ │ - str r2, [sp, #68] @ 0x44 │ │ │ │ - str.w r8, [sp, #72] @ 0x48 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + mov.w r5, #0 │ │ │ │ + strd r2, r8, [sp, #68] @ 0x44 │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ mov r3, r8 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ str r6, [sp, #0] │ │ │ │ + add r6, r4 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ - adds r5, #1 │ │ │ │ ldr r1, [sp, #88] @ 0x58 │ │ │ │ - add r6, r4 │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ - bl 37a48 │ │ │ │ + bl 3a8b8 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ cmp r7, r5 │ │ │ │ add r8, r3 │ │ │ │ - bne.n 37bf4 │ │ │ │ + bne.n 3aaa2 │ │ │ │ ldr.w r8, [sp, #72] @ 0x48 │ │ │ │ mov r3, r9 │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + ldrd r1, r0, [sp, #40] @ 0x28 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ add r8, r1 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + str r2, [sp, #32] │ │ │ │ add r1, r0 │ │ │ │ str r1, [sp, #16] │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ - adds r2, #1 │ │ │ │ - str r2, [sp, #32] │ │ │ │ cmp r1, r2 │ │ │ │ - bne.n 37bd0 │ │ │ │ + bne.n 3aa7a │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ mov r6, r3 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - adds r7, #1 │ │ │ │ add fp, r3 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, r7 │ │ │ │ - bne.n 37ba6 │ │ │ │ + bne.n 3aa4a │ │ │ │ ldrd r9, r2, [sp, #76] @ 0x4c │ │ │ │ ldr.w r8, [sp, #84] @ 0x54 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ add.w r9, r9, #1 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ add r2, r3 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ add r8, r3 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ cmp r3, r9 │ │ │ │ - bne.n 37b72 │ │ │ │ + bne.n 3aa10 │ │ │ │ + ldrd r5, ip, [sp, #104] @ 0x68 │ │ │ │ mov r7, sl │ │ │ │ ldr.w sl, [sp, #112] @ 0x70 │ │ │ │ - ldrd r5, ip, [sp, #104] @ 0x68 │ │ │ │ - adds r5, #1 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ ldr r3, [sp, #92] @ 0x5c │ │ │ │ add ip, r3 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ add sl, r3 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ cmp r3, r5 │ │ │ │ - bne.w 37b42 │ │ │ │ + bne.w 3a9dc │ │ │ │ ldrd sl, fp, [sp, #128] @ 0x80 │ │ │ │ mov r0, r7 │ │ │ │ ldr.w r8, [sp, #136] @ 0x88 │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ add.w sl, sl, #1 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ add fp, r3 │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ add r8, r3 │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ cmp r3, sl │ │ │ │ - bne.w 37b14 │ │ │ │ + bne.w 3a9a8 │ │ │ │ ldrd ip, r8, [sp, #156] @ 0x9c │ │ │ │ mov r7, r0 │ │ │ │ ldrd lr, r1, [sp, #164] @ 0xa4 │ │ │ │ add.w r8, r8, #1 │ │ │ │ ldr r3, [sp, #140] @ 0x8c │ │ │ │ cmp ip, r8 │ │ │ │ add lr, r3 │ │ │ │ ldr r3, [sp, #144] @ 0x90 │ │ │ │ add r1, r3 │ │ │ │ - bne.w 37ae2 │ │ │ │ + bne.w 3a972 │ │ │ │ ldrd r9, fp, [sp, #192] @ 0xc0 │ │ │ │ ldrd ip, sl, [sp, #200] @ 0xc8 │ │ │ │ add.w r9, r9, #1 │ │ │ │ ldr r3, [sp, #172] @ 0xac │ │ │ │ add fp, r3 │ │ │ │ ldr r3, [sp, #176] @ 0xb0 │ │ │ │ add ip, r3 │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ cmp r3, r9 │ │ │ │ - bne.w 37ab0 │ │ │ │ + bne.w 3a93e │ │ │ │ ldr r2, [sp, #188] @ 0xbc │ │ │ │ mov r6, sl │ │ │ │ - ldr r3, [sp, #180] @ 0xb4 │ │ │ │ - adds r2, #1 │ │ │ │ - ldr r1, [sp, #184] @ 0xb8 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + ldrd r3, r1, [sp, #180] @ 0xb4 │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #248] @ 0xf8 │ │ │ │ add r3, r1 │ │ │ │ str r3, [sp, #248] @ 0xf8 │ │ │ │ ldr r3, [sp, #148] @ 0x94 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 37a80 │ │ │ │ + bne.w 3a908 │ │ │ │ add sp, #212 @ 0xd4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ cmp r7, #0 │ │ │ │ - ble.n 37c14 │ │ │ │ + ble.n 3aac4 │ │ │ │ ldr.w r9, [sp, #16] │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ mov r1, r8 │ │ │ │ - movs r6, #0 │ │ │ │ - mov r0, r9 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + mov.w r6, #0 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - adds r6, #1 │ │ │ │ - str r1, [sp, #68] @ 0x44 │ │ │ │ - blx af48 │ │ │ │ - ldr r1, [sp, #68] @ 0x44 │ │ │ │ + mov r0, r9 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ + strd r1, r3, [sp, #68] @ 0x44 │ │ │ │ add r9, r4 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + blx af48 │ │ │ │ + ldrd r1, r3, [sp, #68] @ 0x44 │ │ │ │ cmp r7, r6 │ │ │ │ add r1, r5 │ │ │ │ - bne.n 37cfc │ │ │ │ - b.n 37c14 │ │ │ │ + bne.n 3abcc │ │ │ │ + b.n 3aac4 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 37c30 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - mov r2, r5 │ │ │ │ - str r3, [sp, #16] │ │ │ │ + ble.w 3aae2 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ mov.w r9, #0 │ │ │ │ - mov r3, r6 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + mov r2, r5 │ │ │ │ mov r5, fp │ │ │ │ + str r3, [sp, #16] │ │ │ │ mov r8, r2 │ │ │ │ + mov r3, r6 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r3 │ │ │ │ - add.w r9, r9, #1 │ │ │ │ blx af48 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ + add.w r9, r9, #1 │ │ │ │ mov r3, r0 │ │ │ │ cmp r4, r9 │ │ │ │ - add r5, r2 │ │ │ │ add r3, r8 │ │ │ │ - bne.n 37d2e │ │ │ │ - b.n 37c30 │ │ │ │ + add r5, r2 │ │ │ │ + bne.n 3ac06 │ │ │ │ + b.n 3aae2 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 37c48 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + ble.w 3aafc │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ mov r4, r2 │ │ │ │ mov r3, r8 │ │ │ │ - movs r7, #0 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + mov.w r7, #0 │ │ │ │ mov fp, r2 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r1, fp │ │ │ │ mov r0, r3 │ │ │ │ - adds r7, #1 │ │ │ │ blx af48 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ + add.w r7, r7, #1 │ │ │ │ mov r3, r0 │ │ │ │ add fp, r6 │ │ │ │ add r3, r5 │ │ │ │ cmp r2, r7 │ │ │ │ - bne.n 37d5c │ │ │ │ + bne.n 3ac3a │ │ │ │ mov r2, r4 │ │ │ │ - b.n 37c48 │ │ │ │ + b.n 3aafc │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 37c64 │ │ │ │ - str r7, [sp, #16] │ │ │ │ - mov.w r9, r3, lsl #3 │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - str r5, [sp, #12] │ │ │ │ + ble.w 3ab18 │ │ │ │ + strd r5, r7, [sp, #12] │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ mov r8, ip │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ + mov.w r9, r3, lsl #3 │ │ │ │ + mov.w r4, #0 │ │ │ │ mov r3, sl │ │ │ │ - movs r4, #0 │ │ │ │ mov fp, r2 │ │ │ │ mov r5, ip │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, r7 │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ blx af48 │ │ │ │ mov r3, r0 │ │ │ │ + cmp fp, r4 │ │ │ │ add r5, r9 │ │ │ │ add r3, r6 │ │ │ │ - cmp fp, r4 │ │ │ │ - bne.n 37d94 │ │ │ │ - ldr r5, [sp, #12] │ │ │ │ + bne.n 3ac78 │ │ │ │ + ldrd r5, r7, [sp, #12] │ │ │ │ mov ip, r8 │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ - b.n 37c64 │ │ │ │ + b.n 3ab18 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 37c80 │ │ │ │ - str.w sl, [sp, #12] │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - ldr.w sl, [sp, #20] │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + ble.w 3ab36 │ │ │ │ + strd sl, r0, [sp, #12] │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ mov r7, fp │ │ │ │ + ldr.w sl, [sp, #20] │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ mov r3, r8 │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ mov r9, r2 │ │ │ │ - str r0, [sp, #16] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, sl │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ blx af48 │ │ │ │ mov r3, r0 │ │ │ │ + cmp r9, r4 │ │ │ │ add r7, r6 │ │ │ │ add r3, r5 │ │ │ │ - cmp r9, r4 │ │ │ │ - bne.n 37dce │ │ │ │ + bne.n 3acb8 │ │ │ │ ldrd sl, r0, [sp, #12] │ │ │ │ - b.n 37c80 │ │ │ │ + b.n 3ab36 │ │ │ │ ldr r2, [sp, #116] @ 0x74 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 37c9e │ │ │ │ + ble.w 3ab54 │ │ │ │ + ldr.w sl, [sp, #20] │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + mov r3, r1 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ strd ip, r8, [sp, #12] │ │ │ │ mov r8, r2 │ │ │ │ - ldr.w sl, [sp, #20] │ │ │ │ mov r2, r7 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - mov r3, r1 │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ + str r1, [sp, #24] │ │ │ │ mov fp, lr │ │ │ │ mov r7, lr │ │ │ │ mov r9, r2 │ │ │ │ - str r1, [sp, #24] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, sl │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ blx af48 │ │ │ │ mov r3, r0 │ │ │ │ + cmp r8, r4 │ │ │ │ add r7, r6 │ │ │ │ add r3, r5 │ │ │ │ - cmp r8, r4 │ │ │ │ - bne.n 37e0e │ │ │ │ + bne.n 3ad00 │ │ │ │ ldrd ip, r8, [sp, #12] │ │ │ │ mov lr, fp │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ mov r7, r9 │ │ │ │ - b.n 37c9e │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + b.n 3ab54 │ │ │ │ cmp r0, #0 │ │ │ │ - ble.w 37cb8 │ │ │ │ + ble.w 3ab6e │ │ │ │ ldr.w r8, [sp, #20] │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - strd r9, ip, [sp, #12] │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - str r7, [sp, #24] │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ mov r3, ip │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + mov.w r4, #0 │ │ │ │ + strd r9, ip, [sp, #12] │ │ │ │ mov r9, r0 │ │ │ │ + str r7, [sp, #24] │ │ │ │ mov r7, fp │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, r8 │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ blx af48 │ │ │ │ mov r3, r0 │ │ │ │ + cmp r9, r4 │ │ │ │ add r7, r6 │ │ │ │ add r3, r5 │ │ │ │ - cmp r9, r4 │ │ │ │ - bne.n 37e4c │ │ │ │ + bne.n 3ad46 │ │ │ │ ldrd r9, ip, [sp, #12] │ │ │ │ ldr r7, [sp, #24] │ │ │ │ - b.n 37cb8 │ │ │ │ + b.n 3ab6e │ │ │ │ cmp r1, #0 │ │ │ │ - ble.w 37cd0 │ │ │ │ + ble.w 3ab86 │ │ │ │ mov.w r9, r3, lsl #3 │ │ │ │ ldr r3, [sp, #248] @ 0xf8 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ mov r8, r6 │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + mov.w r4, #0 │ │ │ │ mov fp, r2 │ │ │ │ mov sl, r1 │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r3 │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ - adds r4, #1 │ │ │ │ blx af48 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ mov r3, r0 │ │ │ │ + cmp sl, r4 │ │ │ │ add r8, r9 │ │ │ │ add r3, r5 │ │ │ │ - cmp sl, r4 │ │ │ │ - bne.n 37e80 │ │ │ │ + bne.n 3ad80 │ │ │ │ mov r2, fp │ │ │ │ - b.n 37cd0 │ │ │ │ + b.n 3ab86 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 37ce6 │ │ │ │ + ble.w 3ab9e │ │ │ │ ldr r3, [sp, #248] @ 0xf8 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - movs r6, #0 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + mov.w r6, #0 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ mov r7, r1 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r3 │ │ │ │ - adds r6, #1 │ │ │ │ blx af48 │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ mov r3, r0 │ │ │ │ add r7, r5 │ │ │ │ add r3, r4 │ │ │ │ cmp r2, r6 │ │ │ │ - bne.n 37eaa │ │ │ │ - add sp, #212 @ 0xd4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + bne.n 3adb2 │ │ │ │ + b.n 3ab9e │ │ │ │ + nop │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r3, r0 │ │ │ │ - ldr r7, [r0, #64] @ 0x40 │ │ │ │ - mov r5, r2 │ │ │ │ mov r4, r1 │ │ │ │ - ldrd r2, fp, [r0, #68] @ 0x44 │ │ │ │ - sub sp, #20 │ │ │ │ - ldr r0, [r0, #76] @ 0x4c │ │ │ │ - lsls r7, r7, #3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + ldrd r7, r2, [r0, #64] @ 0x40 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ ldr r1, [r3, #80] @ 0x50 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #20 │ │ │ │ + ldrd fp, r0, [r0, #72] @ 0x48 │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 37f1e │ │ │ │ - subs r2, #1 │ │ │ │ - add.w r6, r3, #84 @ 0x54 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + beq.n 3ae4c │ │ │ │ cmp.w fp, #0 │ │ │ │ - ble.n 37f18 │ │ │ │ + add.w r2, r2, #4294967295 @ 0xffffffff │ │ │ │ + add.w r6, r3, #84 @ 0x54 │ │ │ │ + ble.n 3ae34 │ │ │ │ mov.w r9, r0, lsl #3 │ │ │ │ - mov.w r8, r1, lsl #3 │ │ │ │ mov.w sl, #0 │ │ │ │ str r2, [sp, #12] │ │ │ │ - mov r3, r4 │ │ │ │ - str r5, [sp, #0] │ │ │ │ + mov.w r8, r1, lsl #3 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ + mov r3, r4 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r7 │ │ │ │ add.w sl, sl, #1 │ │ │ │ - bl 37a48 │ │ │ │ + str r5, [sp, #0] │ │ │ │ + bl 3a8b8 │ │ │ │ + cmp fp, sl │ │ │ │ add r4, r9 │ │ │ │ add r5, r8 │ │ │ │ - cmp fp, sl │ │ │ │ - bne.n 37efe │ │ │ │ + bne.n 3ae1a │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ cmp.w fp, #0 │ │ │ │ - ble.n 37f18 │ │ │ │ + ble.n 3ae34 │ │ │ │ mov.w r9, r0, lsl #3 │ │ │ │ + mov.w r6, #0 │ │ │ │ mov.w r8, r1, lsl #3 │ │ │ │ - movs r6, #0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, r7 │ │ │ │ - adds r6, #1 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ blx af48 │ │ │ │ + cmp fp, r6 │ │ │ │ add r4, r9 │ │ │ │ add r5, r8 │ │ │ │ - cmp fp, r6 │ │ │ │ - bne.n 37f2e │ │ │ │ - add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r9, r1 │ │ │ │ + bne.n 3ae5e │ │ │ │ + b.n 3ae34 │ │ │ │ + nop │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + cmp r1, #2 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r3 │ │ │ │ - sub sp, #84 @ 0x54 │ │ │ │ - ldr r1, [r0, #0] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ - cmp.w r9, #2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #84 @ 0x54 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ - str r2, [sp, #48] @ 0x30 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ - beq.w 38314 │ │ │ │ + ldr r1, [r0, #0] │ │ │ │ + strd r3, r2, [sp, #44] @ 0x2c │ │ │ │ + beq.w 3b272 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.w 38170 │ │ │ │ - ldr r2, [r0, #12] │ │ │ │ + ble.w 3b0a8 │ │ │ │ cmp.w r9, #3 │ │ │ │ - beq.w 38372 │ │ │ │ - movs r7, #0 │ │ │ │ - mov lr, r9 │ │ │ │ + ldr r2, [r0, #12] │ │ │ │ + beq.w 3b2e4 │ │ │ │ add.w r3, r8, #108 @ 0x6c │ │ │ │ + mov.w r7, #0 │ │ │ │ + mov lr, r9 │ │ │ │ str r3, [sp, #16] │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 3835a │ │ │ │ + ble.w 3b2ca │ │ │ │ ldr.w r0, [r8, #24] │ │ │ │ cmp.w lr, #4 │ │ │ │ mov r1, r0 │ │ │ │ - beq.w 3832c │ │ │ │ + beq.w 3b29c │ │ │ │ mov r9, r6 │ │ │ │ mov.w sl, #0 │ │ │ │ + strd r7, r6, [sp, #64] @ 0x40 │ │ │ │ mov fp, r8 │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ - str r6, [sp, #68] @ 0x44 │ │ │ │ cmp r0, #0 │ │ │ │ - ble.w 38300 │ │ │ │ + ble.w 3b25e │ │ │ │ ldr.w r2, [fp, #36] @ 0x24 │ │ │ │ cmp.w lr, #5 │ │ │ │ mov r1, r2 │ │ │ │ - beq.w 382cc │ │ │ │ - strd sl, r9, [sp, #72] @ 0x48 │ │ │ │ - movs r6, #0 │ │ │ │ + beq.w 3b226 │ │ │ │ + mov.w r6, #0 │ │ │ │ mov r8, fp │ │ │ │ + strd sl, r9, [sp, #72] @ 0x48 │ │ │ │ mov sl, lr │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 382ba │ │ │ │ + ble.w 3b212 │ │ │ │ ldr.w r5, [r8, #48] @ 0x30 │ │ │ │ cmp.w sl, #6 │ │ │ │ mov r1, r5 │ │ │ │ - beq.w 3828a │ │ │ │ - movs r7, #0 │ │ │ │ + beq.w 3b1e2 │ │ │ │ mov ip, sl │ │ │ │ + ldr.w sl, [sp, #44] @ 0x2c │ │ │ │ + mov.w r7, #0 │ │ │ │ str.w r9, [sp, #36] @ 0x24 │ │ │ │ - str.w r9, [sp, #60] @ 0x3c │ │ │ │ - ldrd sl, r9, [sp, #44] @ 0x2c │ │ │ │ - str r6, [sp, #56] @ 0x38 │ │ │ │ + strd r6, r9, [sp, #56] @ 0x38 │ │ │ │ mov r6, r7 │ │ │ │ + ldr.w r9, [sp, #48] @ 0x30 │ │ │ │ cmp r5, #0 │ │ │ │ - ble.w 38274 │ │ │ │ + ble.w 3b1ca │ │ │ │ ldr.w r2, [r8, #60] @ 0x3c │ │ │ │ cmp.w ip, #7 │ │ │ │ mov r1, r2 │ │ │ │ - beq.w 38242 │ │ │ │ + beq.w 3b194 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - movs r7, #0 │ │ │ │ + mov.w r7, #0 │ │ │ │ + mov fp, ip │ │ │ │ str r3, [sp, #32] │ │ │ │ mov r3, r9 │ │ │ │ - mov fp, ip │ │ │ │ mov r9, r7 │ │ │ │ mov r7, r3 │ │ │ │ str r6, [sp, #52] @ 0x34 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 3822a │ │ │ │ + ble.w 3b17c │ │ │ │ ldr.w r4, [r8, #72] @ 0x48 │ │ │ │ cmp.w fp, #8 │ │ │ │ mov r1, r4 │ │ │ │ - beq.w 38202 │ │ │ │ + beq.w 3b154 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ - movs r5, #0 │ │ │ │ + mov.w r5, #0 │ │ │ │ str r3, [sp, #8] │ │ │ │ str.w r9, [sp, #40] @ 0x28 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.w 381ec │ │ │ │ + ble.w 3b13c │ │ │ │ ldr.w r3, [r8, #84] @ 0x54 │ │ │ │ - movs r6, #0 │ │ │ │ - ldr.w r9, [sp, #8] │ │ │ │ cmp.w fp, #9 │ │ │ │ + mov.w r6, #0 │ │ │ │ + ldr.w r9, [sp, #8] │ │ │ │ mov r1, r3 │ │ │ │ - beq.w 38176 │ │ │ │ - mov lr, r5 │ │ │ │ + beq.w 3b0c0 │ │ │ │ sub.w r2, fp, #9 │ │ │ │ + mov lr, r5 │ │ │ │ str r2, [sp, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 381da │ │ │ │ + ble.w 3b128 │ │ │ │ ldr.w r2, [r8, #96] @ 0x60 │ │ │ │ cmp.w fp, #10 │ │ │ │ mov r1, r2 │ │ │ │ - beq.w 381aa │ │ │ │ + beq.w 3b0f4 │ │ │ │ mov r0, r9 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 38198 │ │ │ │ - strd r6, r9, [sp, #20] │ │ │ │ + ble.w 3b0e0 │ │ │ │ mov r5, r0 │ │ │ │ + mov.w r4, #0 │ │ │ │ + strd r6, r9, [sp, #20] │ │ │ │ mov r6, sl │ │ │ │ - movs r4, #0 │ │ │ │ mov r9, lr │ │ │ │ - mov sl, r0 │ │ │ │ str r1, [sp, #28] │ │ │ │ + mov sl, r0 │ │ │ │ + ldrd r1, r0, [sp, #12] │ │ │ │ mov r3, r5 │ │ │ │ mov r2, r7 │ │ │ │ - ldrd r1, r0, [sp, #12] │ │ │ │ str r6, [sp, #0] │ │ │ │ - bl 37f48 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + bl 3ae78 │ │ │ │ ldr.w r2, [r8, #100] @ 0x64 │ │ │ │ - adds r4, #1 │ │ │ │ add.w r5, r5, r2, lsl #3 │ │ │ │ ldr.w r2, [r8, #96] @ 0x60 │ │ │ │ cmp r4, r2 │ │ │ │ - blt.n 38076 │ │ │ │ + blt.n 3afc6 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r0, sl │ │ │ │ - ldr.w r4, [r8, #88] @ 0x58 │ │ │ │ mov lr, r9 │ │ │ │ - ldr.w r3, [r8, #84] @ 0x54 │ │ │ │ - adds r1, #1 │ │ │ │ mov sl, r6 │ │ │ │ - ldr.w r9, [sp, #24] │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ - add.w r0, r0, r4, lsl #3 │ │ │ │ + ldrd r3, r4, [r8, #84] @ 0x54 │ │ │ │ + ldrd r6, r9, [sp, #20] │ │ │ │ + add.w r1, r1, #1 │ │ │ │ cmp r1, r3 │ │ │ │ - blt.n 38060 │ │ │ │ - ldr.w r2, [r8, #76] @ 0x4c │ │ │ │ - adds r6, #1 │ │ │ │ - ldr.w r4, [r8, #72] @ 0x48 │ │ │ │ - add.w r9, r9, r2, lsl #3 │ │ │ │ + add.w r0, r0, r4, lsl #3 │ │ │ │ + blt.n 3afae │ │ │ │ + ldrd r4, r2, [r8, #72] @ 0x48 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ cmp r6, r4 │ │ │ │ - blt.n 38048 │ │ │ │ + add.w r9, r9, r2, lsl #3 │ │ │ │ + blt.n 3af94 │ │ │ │ mov r5, lr │ │ │ │ ldr r1, [sp, #8] │ │ │ │ - adds r5, #1 │ │ │ │ - ldr.w r3, [r8, #64] @ 0x40 │ │ │ │ - ldr.w r2, [r8, #60] @ 0x3c │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + ldrd r2, r3, [r8, #60] @ 0x3c │ │ │ │ add.w r3, r1, r3, lsl #3 │ │ │ │ cmp r5, r2 │ │ │ │ str r3, [sp, #8] │ │ │ │ - blt.n 38026 │ │ │ │ + blt.n 3af70 │ │ │ │ ldr.w r9, [sp, #40] @ 0x28 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ add.w r9, r9, #1 │ │ │ │ - ldr.w r3, [r8, #52] @ 0x34 │ │ │ │ - ldr.w r5, [r8, #48] @ 0x30 │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ + ldrd r5, r3, [r8, #48] @ 0x30 │ │ │ │ add.w r3, r1, r3, lsl #3 │ │ │ │ cmp r9, r5 │ │ │ │ str r3, [sp, #32] │ │ │ │ - blt.n 38008 │ │ │ │ + blt.n 3af50 │ │ │ │ ldr r6, [sp, #52] @ 0x34 │ │ │ │ mov ip, fp │ │ │ │ mov r9, r7 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ + ldrd r2, r3, [r8, #36] @ 0x24 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ - adds r6, #1 │ │ │ │ - ldr.w r3, [r8, #40] @ 0x28 │ │ │ │ - ldr.w r2, [r8, #36] @ 0x24 │ │ │ │ - add.w r3, r1, r3, lsl #3 │ │ │ │ cmp r6, r2 │ │ │ │ + add.w r3, r1, r3, lsl #3 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ - blt.w 37fe4 │ │ │ │ + blt.w 3af2a │ │ │ │ ldrd r6, r9, [sp, #56] @ 0x38 │ │ │ │ mov sl, ip │ │ │ │ - ldr.w r3, [r8, #28] │ │ │ │ - adds r6, #1 │ │ │ │ - ldr.w r0, [r8, #24] │ │ │ │ - add.w r9, r9, r3, lsl #3 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ + ldrd r0, r3, [r8, #24] │ │ │ │ cmp r6, r0 │ │ │ │ - blt.w 37fbc │ │ │ │ + add.w r9, r9, r3, lsl #3 │ │ │ │ + blt.w 3aefe │ │ │ │ mov lr, sl │ │ │ │ - ldr.w r9, [sp, #76] @ 0x4c │ │ │ │ - ldr.w sl, [sp, #72] @ 0x48 │ │ │ │ + ldrd sl, r9, [sp, #72] @ 0x48 │ │ │ │ mov fp, r8 │ │ │ │ - ldr.w r3, [fp, #16] │ │ │ │ add.w sl, sl, #1 │ │ │ │ - ldr.w r2, [fp, #12] │ │ │ │ - add.w r9, r9, r3, lsl #3 │ │ │ │ + ldrd r2, r3, [fp, #12] │ │ │ │ cmp sl, r2 │ │ │ │ - blt.w 37f9e │ │ │ │ - ldr r7, [sp, #64] @ 0x40 │ │ │ │ + add.w r9, r9, r3, lsl #3 │ │ │ │ + blt.w 3aede │ │ │ │ + ldrd r7, r6, [sp, #64] @ 0x40 │ │ │ │ mov r8, fp │ │ │ │ - ldr r6, [sp, #68] @ 0x44 │ │ │ │ - ldr.w r3, [r8, #4] │ │ │ │ - adds r7, #1 │ │ │ │ - ldr.w r1, [r8] │ │ │ │ - add.w r6, r6, r3, lsl #3 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + ldrd r1, r3, [r8] │ │ │ │ cmp r7, r1 │ │ │ │ - blt.w 37f7e │ │ │ │ + add.w r6, r6, r3, lsl #3 │ │ │ │ + blt.w 3aebe │ │ │ │ add sp, #84 @ 0x54 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - str r7, [sp, #0] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r0, r9 │ │ │ │ - adds r6, #1 │ │ │ │ + str r7, [sp, #0] │ │ │ │ + add.w r6, r6, #1 │ │ │ │ ldrd r2, r3, [r8, #88] @ 0x58 │ │ │ │ blx sl │ │ │ │ - ldr.w r3, [r8, #76] @ 0x4c │ │ │ │ - ldr.w r4, [r8, #72] @ 0x48 │ │ │ │ - add.w r9, r9, r3, lsl #3 │ │ │ │ + ldrd r4, r3, [r8, #72] @ 0x48 │ │ │ │ cmp r6, r4 │ │ │ │ - bge.n 380ca │ │ │ │ + add.w r9, r9, r3, lsl #3 │ │ │ │ + bge.n 3b016 │ │ │ │ ldr.w r1, [r8, #84] @ 0x54 │ │ │ │ - b.n 38176 │ │ │ │ + b.n 3b0c0 │ │ │ │ ldr.w r4, [r8, #88] @ 0x58 │ │ │ │ - adds r1, #1 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ cmp r3, r1 │ │ │ │ add.w r0, r0, r4, lsl #3 │ │ │ │ - bgt.w 38060 │ │ │ │ - b.n 380b6 │ │ │ │ + bgt.w 3afae │ │ │ │ + b.n 3b004 │ │ │ │ mov r5, r9 │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ str.w lr, [sp, #20] │ │ │ │ - str r7, [sp, #0] │ │ │ │ mov r0, r5 │ │ │ │ - adds r4, #1 │ │ │ │ + str r7, [sp, #0] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ ldrd r2, r3, [r8, #100] @ 0x64 │ │ │ │ blx sl │ │ │ │ ldr.w r3, [r8, #88] @ 0x58 │ │ │ │ add.w r5, r5, r3, lsl #3 │ │ │ │ ldr.w r3, [r8, #84] @ 0x54 │ │ │ │ cmp r4, r3 │ │ │ │ - bge.n 381d4 │ │ │ │ + bge.n 3b122 │ │ │ │ ldr.w r1, [r8, #96] @ 0x60 │ │ │ │ - b.n 381b2 │ │ │ │ + b.n 3b0fe │ │ │ │ ldr.w lr, [sp, #20] │ │ │ │ - b.n 380b6 │ │ │ │ + b.n 3b004 │ │ │ │ ldr.w r2, [r8, #76] @ 0x4c │ │ │ │ - adds r6, #1 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ cmp r4, r6 │ │ │ │ add.w r9, r9, r2, lsl #3 │ │ │ │ - bgt.w 38048 │ │ │ │ - b.n 380c8 │ │ │ │ + bgt.w 3af94 │ │ │ │ + b.n 3b014 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ - adds r5, #1 │ │ │ │ - ldr.w r3, [r8, #64] @ 0x40 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ cmp r2, r5 │ │ │ │ + ldr.w r3, [r8, #64] @ 0x40 │ │ │ │ add.w r3, r1, r3, lsl #3 │ │ │ │ str r3, [sp, #8] │ │ │ │ - bgt.w 38026 │ │ │ │ - b.n 380e0 │ │ │ │ + bgt.w 3af70 │ │ │ │ + b.n 3b02a │ │ │ │ ldr r5, [sp, #32] │ │ │ │ - movs r4, #0 │ │ │ │ - str r7, [sp, #0] │ │ │ │ + mov.w r4, #0 │ │ │ │ mov r0, r5 │ │ │ │ - adds r4, #1 │ │ │ │ + str r7, [sp, #0] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ ldrd r2, r3, [r8, #76] @ 0x4c │ │ │ │ blx sl │ │ │ │ - ldr.w r3, [r8, #64] @ 0x40 │ │ │ │ - ldr.w r2, [r8, #60] @ 0x3c │ │ │ │ - add.w r5, r5, r3, lsl #3 │ │ │ │ + ldrd r2, r3, [r8, #60] @ 0x3c │ │ │ │ cmp r4, r2 │ │ │ │ - bge.w 380e4 │ │ │ │ + add.w r5, r5, r3, lsl #3 │ │ │ │ + bge.w 3b02e │ │ │ │ ldr.w r1, [r8, #72] @ 0x48 │ │ │ │ - b.n 38206 │ │ │ │ + b.n 3b15a │ │ │ │ ldr r1, [sp, #32] │ │ │ │ add.w r9, r9, #1 │ │ │ │ - ldr.w r3, [r8, #52] @ 0x34 │ │ │ │ cmp r5, r9 │ │ │ │ + ldr.w r3, [r8, #52] @ 0x34 │ │ │ │ add.w r3, r1, r3, lsl #3 │ │ │ │ str r3, [sp, #32] │ │ │ │ - bgt.w 38008 │ │ │ │ - b.n 380fc │ │ │ │ + bgt.w 3af50 │ │ │ │ + b.n 3b042 │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ mov r5, r9 │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ mov r9, ip │ │ │ │ - str r5, [sp, #0] │ │ │ │ mov r0, r7 │ │ │ │ - adds r4, #1 │ │ │ │ + str r5, [sp, #0] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ ldrd r2, r3, [r8, #64] @ 0x40 │ │ │ │ blx sl │ │ │ │ ldr.w r3, [r8, #52] @ 0x34 │ │ │ │ add.w r7, r7, r3, lsl #3 │ │ │ │ ldr.w r3, [r8, #48] @ 0x30 │ │ │ │ cmp r4, r3 │ │ │ │ - bge.n 3826c │ │ │ │ + bge.n 3b1c2 │ │ │ │ ldr.w r1, [r8, #60] @ 0x3c │ │ │ │ - b.n 3824a │ │ │ │ + b.n 3b19e │ │ │ │ mov ip, r9 │ │ │ │ mov r9, r5 │ │ │ │ mov r5, r3 │ │ │ │ - b.n 38102 │ │ │ │ + b.n 3b048 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ - adds r6, #1 │ │ │ │ - ldr.w r3, [r8, #40] @ 0x28 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ cmp r2, r6 │ │ │ │ + ldr.w r3, [r8, #40] @ 0x28 │ │ │ │ add.w r3, r1, r3, lsl #3 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ - bgt.w 37fe4 │ │ │ │ - b.n 3811a │ │ │ │ + bgt.w 3af2a │ │ │ │ + b.n 3b05e │ │ │ │ ldr r7, [sp, #48] @ 0x30 │ │ │ │ mov r5, r9 │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ mov fp, r6 │ │ │ │ - str r7, [sp, #0] │ │ │ │ - mov r0, r5 │ │ │ │ ldr r6, [sp, #44] @ 0x2c │ │ │ │ - adds r4, #1 │ │ │ │ + mov r0, r5 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + str r7, [sp, #0] │ │ │ │ ldrd r2, r3, [r8, #52] @ 0x34 │ │ │ │ blx r6 │ │ │ │ - ldr.w r3, [r8, #40] @ 0x28 │ │ │ │ - ldr.w r2, [r8, #36] @ 0x24 │ │ │ │ - add.w r5, r5, r3, lsl #3 │ │ │ │ + ldrd r2, r3, [r8, #36] @ 0x24 │ │ │ │ cmp r4, r2 │ │ │ │ - bge.n 382b6 │ │ │ │ + add.w r5, r5, r3, lsl #3 │ │ │ │ + bge.n 3b20e │ │ │ │ ldr.w r1, [r8, #48] @ 0x30 │ │ │ │ - b.n 38292 │ │ │ │ + b.n 3b1ec │ │ │ │ mov r6, fp │ │ │ │ - b.n 38120 │ │ │ │ + b.n 3b064 │ │ │ │ ldr.w r3, [r8, #28] │ │ │ │ - adds r6, #1 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ cmp r0, r6 │ │ │ │ add.w r9, r9, r3, lsl #3 │ │ │ │ - bgt.w 37fbc │ │ │ │ - b.n 38134 │ │ │ │ + bgt.w 3aefe │ │ │ │ + b.n 3b076 │ │ │ │ ldr.w r8, [sp, #44] @ 0x2c │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ mov r6, r9 │ │ │ │ mov r5, lr │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ mov r0, r6 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ - adds r4, #1 │ │ │ │ ldrd r2, r3, [fp, #40] @ 0x28 │ │ │ │ blx r8 │ │ │ │ ldr.w r3, [fp, #28] │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ ldr.w r3, [fp, #24] │ │ │ │ cmp r4, r3 │ │ │ │ - bge.n 382fa │ │ │ │ + bge.n 3b258 │ │ │ │ ldr.w r1, [fp, #36] @ 0x24 │ │ │ │ - b.n 382d6 │ │ │ │ + b.n 3b232 │ │ │ │ mov lr, r5 │ │ │ │ mov r0, r3 │ │ │ │ - b.n 38140 │ │ │ │ + b.n 3b07e │ │ │ │ ldr.w r3, [fp, #16] │ │ │ │ add.w sl, sl, #1 │ │ │ │ cmp r2, sl │ │ │ │ add.w r9, r9, r3, lsl #3 │ │ │ │ - bgt.w 37f9e │ │ │ │ - b.n 38156 │ │ │ │ + bgt.w 3aede │ │ │ │ + b.n 3b090 │ │ │ │ vldr s15, [sp, #44] @ 0x2c │ │ │ │ + mov r0, r6 │ │ │ │ str r2, [sp, #120] @ 0x78 │ │ │ │ + ldrd r2, r3, [r8, #4] │ │ │ │ vmov ip, s15 │ │ │ │ - ldrd r2, r3, [r0, #4] │ │ │ │ - mov r0, r6 │ │ │ │ add sp, #84 @ 0x54 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx ip │ │ │ │ mov r5, r6 │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ mov r9, lr │ │ │ │ mov sl, r6 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ + ldrd r6, r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r5 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ - adds r4, #1 │ │ │ │ - ldr r6, [sp, #44] @ 0x2c │ │ │ │ ldrd r2, r3, [r8, #28] │ │ │ │ blx r6 │ │ │ │ - ldr.w r3, [r8, #16] │ │ │ │ - ldr.w r2, [r8, #12] │ │ │ │ - add.w r5, r5, r3, lsl #3 │ │ │ │ + ldrd r2, r3, [r8, #12] │ │ │ │ cmp r4, r2 │ │ │ │ - bge.n 3836c │ │ │ │ + add.w r5, r5, r3, lsl #3 │ │ │ │ + bge.n 3b2de │ │ │ │ ldr.w r1, [r8, #24] │ │ │ │ - b.n 38334 │ │ │ │ + b.n 3b2a6 │ │ │ │ ldr.w r3, [r8, #4] │ │ │ │ - adds r7, #1 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ cmp r1, r7 │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ - bgt.w 37f7e │ │ │ │ - b.n 38170 │ │ │ │ + bgt.w 3aebe │ │ │ │ + b.n 3b0a8 │ │ │ │ mov lr, r9 │ │ │ │ mov r6, sl │ │ │ │ - b.n 3815c │ │ │ │ - movs r4, #0 │ │ │ │ + b.n 3b096 │ │ │ │ + mov.w r4, #0 │ │ │ │ mov r1, r2 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ + ldrd r5, r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r6 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ - adds r4, #1 │ │ │ │ - ldr r5, [sp, #44] @ 0x2c │ │ │ │ ldrd r2, r3, [r8, #16] │ │ │ │ blx r5 │ │ │ │ ldr.w r3, [r8, #4] │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ ldr.w r3, [r8] │ │ │ │ cmp r4, r3 │ │ │ │ - bge.w 38170 │ │ │ │ + bge.w 3b0a8 │ │ │ │ ldr.w r1, [r8, #12] │ │ │ │ - b.n 38376 │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + b.n 3b2ea │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r5, r1 │ │ │ │ - ldr r3, [pc, #92] @ (38404 ) │ │ │ │ + mov r4, r0 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ ldrd r8, r7, [r0, #64] @ 0x40 │ │ │ │ - add r3, pc │ │ │ │ - ldr r1, [r0, #72] @ 0x48 │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #8 │ │ │ │ - mov r4, r0 │ │ │ │ + ldr r3, [pc, #100] @ (3b394 ) │ │ │ │ + ldr r1, [r0, #72] @ 0x48 │ │ │ │ cmp r7, #2 │ │ │ │ - beq.n 383ee │ │ │ │ + add r3, pc │ │ │ │ + beq.n 3b382 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.n 383e8 │ │ │ │ - ldr r2, [pc, #72] @ (38408 ) │ │ │ │ + ble.n 3b36e │ │ │ │ + ldr r2, [pc, #88] @ (3b398 ) │ │ │ │ add.w sl, r0, #84 @ 0x54 │ │ │ │ - subs r7, #1 │ │ │ │ - movs r6, #0 │ │ │ │ + add.w r7, r7, #4294967295 @ 0xffffffff │ │ │ │ + mov.w r6, #0 │ │ │ │ ldr.w r9, [r3, r2] │ │ │ │ mov r3, r5 │ │ │ │ mov r2, r8 │ │ │ │ + str.w r9, [sp] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - str.w r9, [sp] │ │ │ │ - adds r6, #1 │ │ │ │ - bl 37f48 │ │ │ │ + bl 3ae78 │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ + add.w r6, r6, #1 │ │ │ │ add.w r5, r5, r3, lsl #3 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ cmp r6, r3 │ │ │ │ - blt.n 383ca │ │ │ │ + blt.n 3b34e │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - str.w r8, [sp] │ │ │ │ - ldrd r2, r3, [r0, #76] @ 0x4c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ mov r0, r5 │ │ │ │ + str.w r8, [sp] │ │ │ │ + ldrd r2, r3, [r4, #76] @ 0x4c │ │ │ │ blx b200 │ │ │ │ - add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + b.n 3b36e │ │ │ │ nop │ │ │ │ - ldr r0, [r3, #0] │ │ │ │ + add r0, sp, #576 @ 0x240 │ │ │ │ movs r6, r0 │ │ │ │ lsls r0, r0, #16 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r5, r1 │ │ │ │ - ldr r3, [pc, #92] @ (38470 ) │ │ │ │ + mov r4, r0 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ ldrd r8, r7, [r0, #64] @ 0x40 │ │ │ │ - add r3, pc │ │ │ │ - ldr r1, [r0, #72] @ 0x48 │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #8 │ │ │ │ - mov r4, r0 │ │ │ │ + ldr r3, [pc, #100] @ (3b41c ) │ │ │ │ + ldr r1, [r0, #72] @ 0x48 │ │ │ │ cmp r7, #2 │ │ │ │ - beq.n 3845a │ │ │ │ + add r3, pc │ │ │ │ + beq.n 3b40a │ │ │ │ cmp r1, #0 │ │ │ │ - ble.n 38454 │ │ │ │ - ldr r2, [pc, #72] @ (38474 ) │ │ │ │ + ble.n 3b3f6 │ │ │ │ + ldr r2, [pc, #88] @ (3b420 ) │ │ │ │ add.w sl, r0, #84 @ 0x54 │ │ │ │ - subs r7, #1 │ │ │ │ - movs r6, #0 │ │ │ │ + add.w r7, r7, #4294967295 @ 0xffffffff │ │ │ │ + mov.w r6, #0 │ │ │ │ ldr.w r9, [r3, r2] │ │ │ │ mov r3, r5 │ │ │ │ mov r2, r8 │ │ │ │ + str.w r9, [sp] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - str.w r9, [sp] │ │ │ │ - adds r6, #1 │ │ │ │ - bl 37f48 │ │ │ │ + bl 3ae78 │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ + add.w r6, r6, #1 │ │ │ │ add.w r5, r5, r3, lsl #3 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ cmp r6, r3 │ │ │ │ - blt.n 38436 │ │ │ │ + blt.n 3b3d6 │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - str.w r8, [sp] │ │ │ │ - ldrd r2, r3, [r0, #76] @ 0x4c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ mov r0, r5 │ │ │ │ + str.w r8, [sp] │ │ │ │ + ldrd r2, r3, [r4, #76] @ 0x4c │ │ │ │ blx b8e4 │ │ │ │ - add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + b.n 3b3f6 │ │ │ │ nop │ │ │ │ - str r4, [r5, #120] @ 0x78 │ │ │ │ + add r0, sp, #32 │ │ │ │ movs r6, r0 │ │ │ │ lsls r0, r6, #16 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r5, r1 │ │ │ │ - ldr r3, [pc, #92] @ (384dc ) │ │ │ │ + mov r4, r0 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ ldrd r8, r7, [r0, #64] @ 0x40 │ │ │ │ - add r3, pc │ │ │ │ - ldr r1, [r0, #72] @ 0x48 │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #8 │ │ │ │ - mov r4, r0 │ │ │ │ + ldr r3, [pc, #100] @ (3b4a4 ) │ │ │ │ + ldr r1, [r0, #72] @ 0x48 │ │ │ │ cmp r7, #2 │ │ │ │ - beq.n 384c6 │ │ │ │ + add r3, pc │ │ │ │ + beq.n 3b492 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.n 384c0 │ │ │ │ - ldr r2, [pc, #72] @ (384e0 ) │ │ │ │ + ble.n 3b47e │ │ │ │ + ldr r2, [pc, #88] @ (3b4a8 ) │ │ │ │ add.w sl, r0, #84 @ 0x54 │ │ │ │ - subs r7, #1 │ │ │ │ - movs r6, #0 │ │ │ │ + add.w r7, r7, #4294967295 @ 0xffffffff │ │ │ │ + mov.w r6, #0 │ │ │ │ ldr.w r9, [r3, r2] │ │ │ │ mov r3, r5 │ │ │ │ mov r2, r8 │ │ │ │ + str.w r9, [sp] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - str.w r9, [sp] │ │ │ │ - adds r6, #1 │ │ │ │ - bl 37f48 │ │ │ │ + bl 3ae78 │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ + add.w r6, r6, #1 │ │ │ │ add.w r5, r5, r3, lsl #3 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ cmp r6, r3 │ │ │ │ - blt.n 384a2 │ │ │ │ + blt.n 3b45e │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - str.w r8, [sp] │ │ │ │ - ldrd r2, r3, [r0, #76] @ 0x4c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ mov r0, r5 │ │ │ │ + str.w r8, [sp] │ │ │ │ + ldrd r2, r3, [r4, #76] @ 0x4c │ │ │ │ blx b730 │ │ │ │ - add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + b.n 3b47e │ │ │ │ nop │ │ │ │ - str r0, [r0, #116] @ 0x74 │ │ │ │ + add r7, pc, #512 @ (adr r7, 3b6a8 ) │ │ │ │ movs r6, r0 │ │ │ │ lsls r4, r3, #16 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ cmp r1, #2 │ │ │ │ - mov fp, r0 │ │ │ │ - sub sp, #132 @ 0x84 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r3 │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #132 @ 0x84 │ │ │ │ + mov fp, r0 │ │ │ │ ldrd r4, sl, [sp, #168] @ 0xa8 │ │ │ │ str r1, [sp, #28] │ │ │ │ + str r2, [sp, #80] @ 0x50 │ │ │ │ ldr r2, [r0, #0] │ │ │ │ - beq.w 388d2 │ │ │ │ + beq.w 3b8d6 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 3876a │ │ │ │ + ble.w 3b75c │ │ │ │ + add.w r3, r0, #108 @ 0x6c │ │ │ │ mov.w r8, #0 │ │ │ │ mov r6, r5 │ │ │ │ - add.w r3, r0, #108 @ 0x6c │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr.w r1, [fp, #12] │ │ │ │ cmp r3, #3 │ │ │ │ - beq.w 388a4 │ │ │ │ + beq.w 3b8a8 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.w 38750 │ │ │ │ - movs r7, #0 │ │ │ │ + ble.w 3b742 │ │ │ │ + mov.w r7, #0 │ │ │ │ mov r5, r6 │ │ │ │ + str r4, [sp, #96] @ 0x60 │ │ │ │ mov r9, fp │ │ │ │ - str r6, [sp, #116] @ 0x74 │ │ │ │ mov fp, sl │ │ │ │ + strd r8, r6, [sp, #112] @ 0x70 │ │ │ │ mov r6, r7 │ │ │ │ - str r4, [sp, #96] @ 0x60 │ │ │ │ - str.w r8, [sp, #112] @ 0x70 │ │ │ │ str r4, [sp, #168] @ 0xa8 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr.w r2, [r9, #24] │ │ │ │ cmp r3, #4 │ │ │ │ - beq.w 38878 │ │ │ │ + beq.w 3b87c │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 38726 │ │ │ │ - movs r3, #0 │ │ │ │ + ble.w 3b716 │ │ │ │ ldr.w r8, [sp, #96] @ 0x60 │ │ │ │ + mov.w r3, #0 │ │ │ │ mov sl, fp │ │ │ │ mov r7, r5 │ │ │ │ mov fp, r9 │ │ │ │ - mov r9, r3 │ │ │ │ strd r6, r5, [sp, #120] @ 0x78 │ │ │ │ + mov r9, r3 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr.w r1, [fp, #36] @ 0x24 │ │ │ │ cmp r3, #5 │ │ │ │ - beq.w 3884a │ │ │ │ + beq.w 3b84e │ │ │ │ cmp r1, #0 │ │ │ │ - ble.w 38700 │ │ │ │ + ble.w 3b6f0 │ │ │ │ mov r6, r8 │ │ │ │ mov r4, r7 │ │ │ │ - movs r5, #0 │ │ │ │ strd r9, r7, [sp, #100] @ 0x64 │ │ │ │ + mov.w r5, #0 │ │ │ │ str.w r8, [sp, #108] @ 0x6c │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr.w r2, [fp, #48] @ 0x30 │ │ │ │ cmp r3, #6 │ │ │ │ - beq.w 3881e │ │ │ │ + beq.w 3b822 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 386dc │ │ │ │ + ble.w 3b6ca │ │ │ │ ldr.w r9, [sp, #80] @ 0x50 │ │ │ │ + mov.w r7, #0 │ │ │ │ mov r8, r4 │ │ │ │ strd r5, r4, [sp, #84] @ 0x54 │ │ │ │ mov r5, r6 │ │ │ │ - movs r7, #0 │ │ │ │ - str r6, [sp, #92] @ 0x5c │ │ │ │ str r7, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #92] @ 0x5c │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr.w r1, [fp, #60] @ 0x3c │ │ │ │ cmp r3, #7 │ │ │ │ - beq.w 387f0 │ │ │ │ + beq.w 3b7f4 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.w 386b6 │ │ │ │ - movs r4, #0 │ │ │ │ + ble.w 3b6a2 │ │ │ │ + mov.w r4, #0 │ │ │ │ mov r6, r5 │ │ │ │ strd r8, r5, [sp, #72] @ 0x48 │ │ │ │ mov r7, r9 │ │ │ │ mov r5, r4 │ │ │ │ mov r4, sl │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr.w r2, [fp, #72] @ 0x48 │ │ │ │ cmp r3, #8 │ │ │ │ - beq.w 387c6 │ │ │ │ + beq.w 3b7ca │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n 38694 │ │ │ │ - movs r3, #0 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + ble.n 3b67e │ │ │ │ + mov.w r3, #0 │ │ │ │ strd r8, r6, [sp, #32] │ │ │ │ + strd r5, r8, [sp, #48] @ 0x30 │ │ │ │ str r6, [sp, #56] @ 0x38 │ │ │ │ mov r6, r4 │ │ │ │ - subs r3, #9 │ │ │ │ - strd r5, r8, [sp, #48] @ 0x30 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + sub.w r3, r3, #9 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr.w r5, [fp, #84] @ 0x54 │ │ │ │ cmp r3, #9 │ │ │ │ - beq.w 3879a │ │ │ │ + beq.w 3b79e │ │ │ │ cmp r5, #0 │ │ │ │ - ble.n 38666 │ │ │ │ + ble.n 3b64e │ │ │ │ ldrd sl, r4, [sp, #32] │ │ │ │ mov.w r9, #0 │ │ │ │ mov r8, r4 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr.w r2, [fp, #96] @ 0x60 │ │ │ │ cmp r3, #10 │ │ │ │ - beq.w 38770 │ │ │ │ + beq.w 3b774 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n 3864a │ │ │ │ + ble.n 3b632 │ │ │ │ mov r4, r8 │ │ │ │ + mov.w r5, #0 │ │ │ │ str.w r8, [sp, #60] @ 0x3c │ │ │ │ - movs r5, #0 │ │ │ │ mov r8, sl │ │ │ │ + ldrd r1, r0, [sp, #40] @ 0x28 │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ strd r4, r6, [sp] │ │ │ │ - adds r5, #1 │ │ │ │ - ldrd r1, r0, [sp, #40] @ 0x28 │ │ │ │ - bl 384e4 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + bl 3b4ac │ │ │ │ ldr.w r2, [fp, #100] @ 0x64 │ │ │ │ add.w r8, r8, r2, lsl #3 │ │ │ │ ldr.w r2, [fp, #104] @ 0x68 │ │ │ │ add.w r4, r4, r2, lsl #3 │ │ │ │ ldr.w r2, [fp, #96] @ 0x60 │ │ │ │ cmp r5, r2 │ │ │ │ - blt.n 38618 │ │ │ │ + blt.n 3b5fe │ │ │ │ ldr.w r8, [sp, #60] @ 0x3c │ │ │ │ ldr.w r5, [fp, #84] @ 0x54 │ │ │ │ - ldr.w r3, [fp, #88] @ 0x58 │ │ │ │ add.w r9, r9, #1 │ │ │ │ + ldr.w r3, [fp, #88] @ 0x58 │ │ │ │ cmp r9, r5 │ │ │ │ add.w sl, sl, r3, lsl #3 │ │ │ │ ldr.w r3, [fp, #92] @ 0x5c │ │ │ │ add.w r8, r8, r3, lsl #3 │ │ │ │ - blt.n 385fe │ │ │ │ + blt.n 3b5e2 │ │ │ │ ldr.w r2, [fp, #72] @ 0x48 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ ldr.w r3, [fp, #76] @ 0x4c │ │ │ │ ldr r1, [sp, #68] @ 0x44 │ │ │ │ add.w r3, r0, r3, lsl #3 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ str r3, [sp, #32] │ │ │ │ - adds r1, #1 │ │ │ │ - ldr.w r3, [fp, #80] @ 0x50 │ │ │ │ cmp r1, r2 │ │ │ │ + ldr.w r3, [fp, #80] @ 0x50 │ │ │ │ str r1, [sp, #68] @ 0x44 │ │ │ │ add.w r3, r0, r3, lsl #3 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ - blt.n 385e4 │ │ │ │ - mov r4, r6 │ │ │ │ - ldr.w r1, [fp, #60] @ 0x3c │ │ │ │ + blt.n 3b5c8 │ │ │ │ ldrd r5, r8, [sp, #48] @ 0x30 │ │ │ │ + mov r4, r6 │ │ │ │ ldr r6, [sp, #56] @ 0x38 │ │ │ │ + ldr.w r1, [fp, #60] @ 0x3c │ │ │ │ + add.w r5, r5, #1 │ │ │ │ ldr.w r3, [fp, #64] @ 0x40 │ │ │ │ - adds r5, #1 │ │ │ │ cmp r5, r1 │ │ │ │ add.w r8, r8, r3, lsl #3 │ │ │ │ ldr.w r3, [fp, #68] @ 0x44 │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ - blt.n 385be │ │ │ │ - ldrd r8, r5, [sp, #72] @ 0x48 │ │ │ │ - mov r9, r7 │ │ │ │ + blt.n 3b59e │ │ │ │ ldr.w r2, [fp, #48] @ 0x30 │ │ │ │ + mov r9, r7 │ │ │ │ mov sl, r4 │ │ │ │ + ldrd r8, r5, [sp, #72] @ 0x48 │ │ │ │ ldr.w r3, [fp, #52] @ 0x34 │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ add.w r8, r8, r3, lsl #3 │ │ │ │ ldr.w r3, [fp, #56] @ 0x38 │ │ │ │ - adds r1, #1 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ cmp r1, r2 │ │ │ │ + str r1, [sp, #64] @ 0x40 │ │ │ │ add.w r5, r5, r3, lsl #3 │ │ │ │ - blt.w 3859e │ │ │ │ + blt.w 3b57c │ │ │ │ + ldr.w r1, [fp, #36] @ 0x24 │ │ │ │ ldrd r5, r4, [sp, #84] @ 0x54 │ │ │ │ ldr r6, [sp, #92] @ 0x5c │ │ │ │ - ldr.w r1, [fp, #36] @ 0x24 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ ldr.w r3, [fp, #40] @ 0x28 │ │ │ │ - adds r5, #1 │ │ │ │ cmp r5, r1 │ │ │ │ add.w r4, r4, r3, lsl #3 │ │ │ │ ldr.w r3, [fp, #44] @ 0x2c │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ - blt.w 3857a │ │ │ │ + blt.w 3b556 │ │ │ │ + ldr.w r2, [fp, #24] │ │ │ │ ldrd r9, r7, [sp, #100] @ 0x64 │ │ │ │ ldr.w r8, [sp, #108] @ 0x6c │ │ │ │ - ldr.w r2, [fp, #24] │ │ │ │ - ldr.w r3, [fp, #28] │ │ │ │ add.w r9, r9, #1 │ │ │ │ + ldr.w r3, [fp, #28] │ │ │ │ cmp r9, r2 │ │ │ │ add.w r7, r7, r3, lsl #3 │ │ │ │ ldr.w r3, [fp, #32] │ │ │ │ add.w r8, r8, r3, lsl #3 │ │ │ │ - blt.w 3855a │ │ │ │ + blt.w 3b534 │ │ │ │ mov r9, fp │ │ │ │ - mov fp, sl │ │ │ │ ldrd r6, r5, [sp, #120] @ 0x78 │ │ │ │ + mov fp, sl │ │ │ │ ldr.w r1, [r9, #12] │ │ │ │ + add.w r6, r6, #1 │ │ │ │ ldr.w r3, [r9, #16] │ │ │ │ - adds r6, #1 │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ cmp r6, r1 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ add.w r5, r5, r3, lsl #3 │ │ │ │ ldr.w r3, [r9, #20] │ │ │ │ add.w r3, r2, r3, lsl #3 │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ - blt.w 38536 │ │ │ │ - ldrd r8, r6, [sp, #112] @ 0x70 │ │ │ │ + blt.w 3b50e │ │ │ │ + ldr.w r2, [r9] │ │ │ │ mov sl, fp │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ mov fp, r9 │ │ │ │ - ldr.w r2, [r9] │ │ │ │ - ldr.w r3, [fp, #4] │ │ │ │ + ldrd r8, r6, [sp, #112] @ 0x70 │ │ │ │ + ldr r4, [sp, #168] @ 0xa8 │ │ │ │ add.w r8, r8, #1 │ │ │ │ + ldr.w r3, [fp, #4] │ │ │ │ cmp r8, r2 │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ ldr.w r3, [fp, #8] │ │ │ │ add.w r4, r4, r3, lsl #3 │ │ │ │ - blt.w 38510 │ │ │ │ + blt.w 3b4e8 │ │ │ │ add sp, #132 @ 0x84 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ str r7, [sp, #16] │ │ │ │ mov r1, r8 │ │ │ │ mov r0, sl │ │ │ │ ldr.w r3, [fp, #116] @ 0x74 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr.w r3, [fp, #112] @ 0x70 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr.w r3, [fp, #108] @ 0x6c │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [fp, #104] @ 0x68 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr.w r3, [fp, #100] @ 0x64 │ │ │ │ blx r6 │ │ │ │ ldr.w r5, [fp, #84] @ 0x54 │ │ │ │ - b.n 3864a │ │ │ │ + b.n 3b632 │ │ │ │ str r7, [sp, #16] │ │ │ │ mov r2, r5 │ │ │ │ - ldrd r0, r1, [sp, #32] │ │ │ │ ldr.w r3, [fp, #104] @ 0x68 │ │ │ │ + ldrd r0, r1, [sp, #32] │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr.w r3, [fp, #100] @ 0x64 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr.w r3, [fp, #96] @ 0x60 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [fp, #92] @ 0x5c │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr.w r3, [fp, #88] @ 0x58 │ │ │ │ blx r6 │ │ │ │ ldr.w r2, [fp, #72] @ 0x48 │ │ │ │ - b.n 38666 │ │ │ │ + b.n 3b64e │ │ │ │ str r7, [sp, #16] │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r8 │ │ │ │ ldr.w r3, [fp, #92] @ 0x5c │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr.w r3, [fp, #88] @ 0x58 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr.w r3, [fp, #84] @ 0x54 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [fp, #80] @ 0x50 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr.w r3, [fp, #76] @ 0x4c │ │ │ │ blx r4 │ │ │ │ ldr.w r1, [fp, #60] @ 0x3c │ │ │ │ - b.n 38694 │ │ │ │ + b.n 3b67e │ │ │ │ str.w r9, [sp, #16] │ │ │ │ mov r2, r1 │ │ │ │ mov r0, r8 │ │ │ │ - mov r1, r5 │ │ │ │ ldr.w r3, [fp, #80] @ 0x50 │ │ │ │ + mov r1, r5 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr.w r3, [fp, #76] @ 0x4c │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr.w r3, [fp, #72] @ 0x48 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [fp, #68] @ 0x44 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr.w r3, [fp, #64] @ 0x40 │ │ │ │ blx sl │ │ │ │ ldr.w r2, [fp, #48] @ 0x30 │ │ │ │ - b.n 386b6 │ │ │ │ + b.n 3b6a2 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ mov r1, r6 │ │ │ │ - str r3, [sp, #16] │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [sp, #16] │ │ │ │ ldr.w r3, [fp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr.w r3, [fp, #64] @ 0x40 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr.w r3, [fp, #60] @ 0x3c │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [fp, #56] @ 0x38 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr.w r3, [fp, #52] @ 0x34 │ │ │ │ blx sl │ │ │ │ ldr.w r1, [fp, #36] @ 0x24 │ │ │ │ - b.n 386dc │ │ │ │ + b.n 3b6ca │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ mov r2, r1 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ + mov r1, r8 │ │ │ │ + str r3, [sp, #16] │ │ │ │ ldr.w r3, [fp, #56] @ 0x38 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr.w r3, [fp, #52] @ 0x34 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr.w r3, [fp, #48] @ 0x30 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [fp, #44] @ 0x2c │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr.w r3, [fp, #40] @ 0x28 │ │ │ │ blx sl │ │ │ │ ldr.w r2, [fp, #24] │ │ │ │ - b.n 38700 │ │ │ │ + b.n 3b6f0 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ mov r0, r5 │ │ │ │ - str r3, [sp, #16] │ │ │ │ ldr r1, [sp, #96] @ 0x60 │ │ │ │ + str r3, [sp, #16] │ │ │ │ ldr.w r3, [r9, #44] @ 0x2c │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr.w r3, [r9, #40] @ 0x28 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr.w r3, [r9, #36] @ 0x24 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [r9, #32] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr.w r3, [r9, #28] │ │ │ │ blx fp │ │ │ │ ldr.w r1, [r9, #12] │ │ │ │ - b.n 38726 │ │ │ │ + b.n 3b716 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ mov r2, r1 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ + mov r1, r4 │ │ │ │ + str r3, [sp, #16] │ │ │ │ ldr.w r3, [fp, #32] │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr.w r3, [fp, #28] │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr.w r3, [fp, #24] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [fp, #20] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr.w r3, [fp, #16] │ │ │ │ blx sl │ │ │ │ ldr.w r2, [fp] │ │ │ │ - b.n 38750 │ │ │ │ + b.n 3b742 │ │ │ │ + mov r0, r3 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ mov r1, r4 │ │ │ │ str r3, [sp, #16] │ │ │ │ - ldr r3, [r0, #20] │ │ │ │ + ldr.w r3, [fp, #20] │ │ │ │ str r3, [sp, #12] │ │ │ │ - ldr r3, [r0, #16] │ │ │ │ + ldr.w r3, [fp, #16] │ │ │ │ str r3, [sp, #8] │ │ │ │ - ldr r3, [r0, #12] │ │ │ │ + ldr.w r3, [fp, #12] │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldr r3, [r0, #8] │ │ │ │ + ldr.w r3, [fp, #8] │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [r0, #4] │ │ │ │ - mov r0, r5 │ │ │ │ + ldr.w r3, [fp, #4] │ │ │ │ blx sl │ │ │ │ - add sp, #132 @ 0x84 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + b.n 3b75c │ │ │ │ + nop │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ - ldr r3, [pc, #116] @ (38970 ) │ │ │ │ - ldrd r9, r1, [r0, #64] @ 0x40 │ │ │ │ mov r6, r2 │ │ │ │ - add r3, pc │ │ │ │ + ldr r3, [pc, #144] @ (3b9a0 ) │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + ldrd r9, r1, [r0, #64] @ 0x40 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldr r2, [r0, #72] @ 0x48 │ │ │ │ + add r3, pc │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #28 │ │ │ │ - mov r4, r0 │ │ │ │ cmp r1, #2 │ │ │ │ - beq.n 3894c │ │ │ │ + beq.n 3b97e │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n 38946 │ │ │ │ - ldr r2, [pc, #96] @ (38974 ) │ │ │ │ + ble.n 3b966 │ │ │ │ + ldr r2, [pc, #116] @ (3b9a4 ) │ │ │ │ add.w fp, r0, #84 @ 0x54 │ │ │ │ add.w r8, r1, #4294967295 @ 0xffffffff │ │ │ │ - movs r7, #0 │ │ │ │ + mov.w r7, #0 │ │ │ │ ldr.w sl, [r3, r2] │ │ │ │ mov r3, r5 │ │ │ │ - strd r6, sl, [sp] │ │ │ │ mov r2, r9 │ │ │ │ + strd r6, sl, [sp] │ │ │ │ mov r1, r8 │ │ │ │ mov r0, fp │ │ │ │ - adds r7, #1 │ │ │ │ - bl 384e4 │ │ │ │ + bl 3b4ac │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ + add.w r7, r7, #1 │ │ │ │ add.w r5, r5, r3, lsl #3 │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ cmp r7, r3 │ │ │ │ - blt.n 38922 │ │ │ │ + blt.n 3b940 │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ str.w r9, [sp, #16] │ │ │ │ mov r1, r6 │ │ │ │ - ldr r3, [r0, #92] @ 0x5c │ │ │ │ + mov r0, r5 │ │ │ │ + ldr r3, [r4, #92] @ 0x5c │ │ │ │ str r3, [sp, #12] │ │ │ │ - ldr r3, [r0, #88] @ 0x58 │ │ │ │ + ldr r3, [r4, #88] @ 0x58 │ │ │ │ str r3, [sp, #8] │ │ │ │ - ldr r3, [r0, #84] @ 0x54 │ │ │ │ + ldr r3, [r4, #84] @ 0x54 │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldr r3, [r0, #80] @ 0x50 │ │ │ │ + ldr r3, [r4, #80] @ 0x50 │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [r0, #76] @ 0x4c │ │ │ │ - mov r0, r5 │ │ │ │ + ldr r3, [r4, #76] @ 0x4c │ │ │ │ blx b81c │ │ │ │ - add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - str r2, [r0, #44] @ 0x2c │ │ │ │ + b.n 3b966 │ │ │ │ + nop │ │ │ │ + add r2, pc, #664 @ (adr r2, 3bc3c ) │ │ │ │ movs r6, r0 │ │ │ │ lsls r0, r4, #16 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ - ldr r3, [pc, #116] @ (389f4 ) │ │ │ │ - ldrd r9, r1, [r0, #64] @ 0x40 │ │ │ │ mov r6, r2 │ │ │ │ - add r3, pc │ │ │ │ + ldr r3, [pc, #144] @ (3ba48 ) │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + ldrd r9, r1, [r0, #64] @ 0x40 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldr r2, [r0, #72] @ 0x48 │ │ │ │ + add r3, pc │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #28 │ │ │ │ - mov r4, r0 │ │ │ │ cmp r1, #2 │ │ │ │ - beq.n 389d0 │ │ │ │ + beq.n 3ba26 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n 389ca │ │ │ │ - ldr r2, [pc, #96] @ (389f8 ) │ │ │ │ + ble.n 3ba0e │ │ │ │ + ldr r2, [pc, #116] @ (3ba4c ) │ │ │ │ add.w fp, r0, #84 @ 0x54 │ │ │ │ add.w r8, r1, #4294967295 @ 0xffffffff │ │ │ │ - movs r7, #0 │ │ │ │ + mov.w r7, #0 │ │ │ │ ldr.w sl, [r3, r2] │ │ │ │ mov r3, r5 │ │ │ │ - strd r6, sl, [sp] │ │ │ │ mov r2, r9 │ │ │ │ + strd r6, sl, [sp] │ │ │ │ mov r1, r8 │ │ │ │ mov r0, fp │ │ │ │ - adds r7, #1 │ │ │ │ - bl 384e4 │ │ │ │ + bl 3b4ac │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ + add.w r7, r7, #1 │ │ │ │ add.w r5, r5, r3, lsl #3 │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ cmp r7, r3 │ │ │ │ - blt.n 389a6 │ │ │ │ + blt.n 3b9e8 │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ str.w r9, [sp, #16] │ │ │ │ mov r1, r6 │ │ │ │ - ldr r3, [r0, #92] @ 0x5c │ │ │ │ + mov r0, r5 │ │ │ │ + ldr r3, [r4, #92] @ 0x5c │ │ │ │ str r3, [sp, #12] │ │ │ │ - ldr r3, [r0, #88] @ 0x58 │ │ │ │ + ldr r3, [r4, #88] @ 0x58 │ │ │ │ str r3, [sp, #8] │ │ │ │ - ldr r3, [r0, #84] @ 0x54 │ │ │ │ + ldr r3, [r4, #84] @ 0x54 │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldr r3, [r0, #80] @ 0x50 │ │ │ │ + ldr r3, [r4, #80] @ 0x50 │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [r0, #76] @ 0x4c │ │ │ │ - mov r0, r5 │ │ │ │ + ldr r3, [r4, #76] @ 0x4c │ │ │ │ blx b88c │ │ │ │ - add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - str r6, [r7, #32] │ │ │ │ + b.n 3ba0e │ │ │ │ + nop │ │ │ │ + add r1, pc, #1016 @ (adr r1, 3be44 ) │ │ │ │ movs r6, r0 │ │ │ │ lsls r4, r4, #16 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ - ldr r3, [pc, #116] @ (38a78 ) │ │ │ │ - ldrd r9, r1, [r0, #64] @ 0x40 │ │ │ │ mov r6, r2 │ │ │ │ - add r3, pc │ │ │ │ + ldr r3, [pc, #144] @ (3baf0 ) │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + ldrd r9, r1, [r0, #64] @ 0x40 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldr r2, [r0, #72] @ 0x48 │ │ │ │ + add r3, pc │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #28 │ │ │ │ - mov r4, r0 │ │ │ │ cmp r1, #2 │ │ │ │ - beq.n 38a54 │ │ │ │ + beq.n 3bace │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n 38a4e │ │ │ │ - ldr r2, [pc, #96] @ (38a7c ) │ │ │ │ + ble.n 3bab6 │ │ │ │ + ldr r2, [pc, #116] @ (3baf4 ) │ │ │ │ add.w fp, r0, #84 @ 0x54 │ │ │ │ add.w r8, r1, #4294967295 @ 0xffffffff │ │ │ │ - movs r7, #0 │ │ │ │ + mov.w r7, #0 │ │ │ │ ldr.w sl, [r3, r2] │ │ │ │ mov r3, r5 │ │ │ │ - strd r6, sl, [sp] │ │ │ │ mov r2, r9 │ │ │ │ + strd r6, sl, [sp] │ │ │ │ mov r1, r8 │ │ │ │ mov r0, fp │ │ │ │ - adds r7, #1 │ │ │ │ - bl 384e4 │ │ │ │ + bl 3b4ac │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ + add.w r7, r7, #1 │ │ │ │ add.w r5, r5, r3, lsl #3 │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ cmp r7, r3 │ │ │ │ - blt.n 38a2a │ │ │ │ + blt.n 3ba90 │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ str.w r9, [sp, #16] │ │ │ │ mov r1, r6 │ │ │ │ - ldr r3, [r0, #92] @ 0x5c │ │ │ │ + mov r0, r5 │ │ │ │ + ldr r3, [r4, #92] @ 0x5c │ │ │ │ str r3, [sp, #12] │ │ │ │ - ldr r3, [r0, #88] @ 0x58 │ │ │ │ + ldr r3, [r4, #88] @ 0x58 │ │ │ │ str r3, [sp, #8] │ │ │ │ - ldr r3, [r0, #84] @ 0x54 │ │ │ │ + ldr r3, [r4, #84] @ 0x54 │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldr r3, [r0, #80] @ 0x50 │ │ │ │ + ldr r3, [r4, #80] @ 0x50 │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [r0, #76] @ 0x4c │ │ │ │ - mov r0, r5 │ │ │ │ + ldr r3, [r4, #76] @ 0x4c │ │ │ │ blx aed4 │ │ │ │ - add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - str r2, [r7, #24] │ │ │ │ + b.n 3bab6 │ │ │ │ + nop │ │ │ │ + add r1, pc, #344 @ (adr r1, 3bc4c ) │ │ │ │ movs r6, r0 │ │ │ │ lsls r4, r6, #15 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldr r3, [pc, #208] @ (3bbcc ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ - ldr r3, [pc, #176] @ (38b38 ) │ │ │ │ + mov r6, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldrd r8, r7, [r0, #64] @ 0x40 │ │ │ │ add r3, pc │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #28 │ │ │ │ - mov r6, r2 │ │ │ │ - cbz r7, 38afa │ │ │ │ - mov r4, r0 │ │ │ │ + cmp r7, #0 │ │ │ │ + beq.n 3bb94 │ │ │ │ cmp r7, #1 │ │ │ │ - beq.n 38ae0 │ │ │ │ + mov r4, r0 │ │ │ │ + beq.n 3bb68 │ │ │ │ cmp r7, #2 │ │ │ │ - beq.n 38b10 │ │ │ │ + beq.n 3bba8 │ │ │ │ ldr r2, [r0, #72] @ 0x48 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n 38af4 │ │ │ │ - ldr r2, [pc, #148] @ (38b3c ) │ │ │ │ + ble.n 3bb7c │ │ │ │ + ldr r2, [pc, #160] @ (3bbd0 ) │ │ │ │ add.w sl, r0, #84 @ 0x54 │ │ │ │ - subs r7, #1 │ │ │ │ + add.w r7, r7, #4294967295 @ 0xffffffff │ │ │ │ mov.w r9, #0 │ │ │ │ ldr.w fp, [r3, r2] │ │ │ │ mov r3, r5 │ │ │ │ - strd r6, fp, [sp] │ │ │ │ mov r2, r8 │ │ │ │ + strd r6, fp, [sp] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - add.w r9, r9, #1 │ │ │ │ - bl 384e4 │ │ │ │ + bl 3b4ac │ │ │ │ ldr r3, [r4, #76] @ 0x4c │ │ │ │ + add.w r9, r9, #1 │ │ │ │ add.w r5, r5, r3, lsl #3 │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ add.w r6, r6, r3, lsl #3 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ cmp r9, r3 │ │ │ │ - blt.n 38ab4 │ │ │ │ - add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + blt.n 3bb40 │ │ │ │ + b.n 3bb7c │ │ │ │ str.w r8, [sp, #4] │ │ │ │ - mov r1, r6 │ │ │ │ - ldr r3, [r0, #80] @ 0x50 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - ldrd r2, r3, [r0, #72] @ 0x48 │ │ │ │ + mov r1, r2 │ │ │ │ mov r0, r5 │ │ │ │ + ldr r3, [r4, #80] @ 0x50 │ │ │ │ + str r3, [sp, #0] │ │ │ │ + ldrd r2, r3, [r4, #72] @ 0x48 │ │ │ │ blx b8d8 │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - movs r3, #1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r3, #1 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ strd r3, r3, [sp] │ │ │ │ blx b8d8 │ │ │ │ - add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 3bb7c │ │ │ │ str.w r8, [sp, #16] │ │ │ │ - mov r1, r6 │ │ │ │ - ldr r3, [r0, #92] @ 0x5c │ │ │ │ + mov r1, r2 │ │ │ │ + mov r0, r5 │ │ │ │ + ldr r3, [r4, #92] @ 0x5c │ │ │ │ str r3, [sp, #12] │ │ │ │ - ldr r3, [r0, #88] @ 0x58 │ │ │ │ + ldr r3, [r4, #88] @ 0x58 │ │ │ │ str r3, [sp, #8] │ │ │ │ - ldr r3, [r0, #84] @ 0x54 │ │ │ │ + ldr r3, [r4, #84] @ 0x54 │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldr r3, [r0, #80] @ 0x50 │ │ │ │ + ldr r3, [r4, #80] @ 0x50 │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldrd r2, r3, [r0, #72] @ 0x48 │ │ │ │ - mov r0, r5 │ │ │ │ + ldrd r2, r3, [r4, #72] @ 0x48 │ │ │ │ blx ad58 │ │ │ │ - add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 3bb7c │ │ │ │ nop │ │ │ │ - str r0, [r7, #16] │ │ │ │ + add r0, pc, #728 @ (adr r0, 3bea8 ) │ │ │ │ movs r6, r0 │ │ │ │ lsls r0, r4, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00038b40 : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ +0003bbd4 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + ldr r4, [pc, #60] @ (3bc18 ) │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ - ldr r4, [pc, #44] @ (38b74 ) │ │ │ │ add r4, pc │ │ │ │ add.w r5, r4, #108 @ 0x6c │ │ │ │ mov r1, r5 │ │ │ │ - movs r0, #20 │ │ │ │ + mov.w r0, #20 │ │ │ │ blx ae5c │ │ │ │ - mov r1, r0 │ │ │ │ ldrd r2, r3, [r4] │ │ │ │ - strd r2, r3, [r0, #8] │ │ │ │ - adds r4, #12 │ │ │ │ - ldr.w r3, [r4, #-4] │ │ │ │ - str r3, [r0, #16] │ │ │ │ + mov r1, r0 │ │ │ │ + add.w r4, r4, #12 │ │ │ │ mov r0, r6 │ │ │ │ + strd r2, r3, [r1, #8] │ │ │ │ + ldr.w r3, [r4, #-4] │ │ │ │ + str r3, [r1, #16] │ │ │ │ blx b598 │ │ │ │ cmp r4, r5 │ │ │ │ - bne.n 38b4c │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bne.n 3bbe6 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ nop │ │ │ │ - movs r5, #74 @ 0x4a │ │ │ │ + str r0, [r6, #72] @ 0x48 │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ mov r5, r2 │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ mov r3, r0 │ │ │ │ - push {r4, lr} │ │ │ │ mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + ldrd r1, r2, [r3, #68] @ 0x44 │ │ │ │ sub sp, #8 │ │ │ │ - ldr r2, [r3, #72] @ 0x48 │ │ │ │ - ldr r1, [r3, #68] @ 0x44 │ │ │ │ - ldr r4, [r0, #0] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #12] @ (38bb4 ) │ │ │ │ + ldr r1, [pc, #12] @ (3bc64 ) │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ ldr r3, [r3, #64] @ 0x40 │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ - b.n 387b4 │ │ │ │ - movs r5, r0 │ │ │ │ - push {r4, lr} │ │ │ │ + cmp r4, #140 @ 0x8c │ │ │ │ + movs r6, r0 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldr r7, [r1, #4] │ │ │ │ - mov r4, r1 │ │ │ │ mvn.w r1, #2147483648 @ 0x80000000 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #28 │ │ │ │ ldr r2, [r7, #0] │ │ │ │ cmp r2, r1 │ │ │ │ - beq.n 38bee │ │ │ │ + beq.n 3bcb2 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, r1 │ │ │ │ it ne │ │ │ │ cmpne r2, #1 │ │ │ │ - bgt.n 38bf6 │ │ │ │ - movs r0, #0 │ │ │ │ + bgt.n 3bcce │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ add r3, sp, #20 │ │ │ │ + mov r6, r0 │ │ │ │ str r3, [sp, #4] │ │ │ │ - movs r3, #1 │ │ │ │ + mov.w r3, #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ - mov r6, r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldrd r1, r2, [r0, #12] │ │ │ │ - ldr r0, [r0, #8] │ │ │ │ + ldrd r0, r1, [r0, #8] │ │ │ │ + ldr r2, [r6, #16] │ │ │ │ blx b134 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 38bee │ │ │ │ + beq.n 3bcb2 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ ldr r3, [r7, #0] │ │ │ │ - adds r2, #1 │ │ │ │ - str r2, [sp, #20] │ │ │ │ + add.w r2, r2, #1 │ │ │ │ cmp r2, r3 │ │ │ │ - bge.n 38bee │ │ │ │ + str r2, [sp, #20] │ │ │ │ + bge.n 3bcb2 │ │ │ │ ldr.w r3, [r5, #164] @ 0xa4 │ │ │ │ - ubfx r1, r3, #0, #20 │ │ │ │ lsls r0, r3, #24 │ │ │ │ - bpl.n 38c32 │ │ │ │ + ubfx r1, r3, #0, #20 │ │ │ │ + bpl.n 3bd0e │ │ │ │ ldrd r0, r3, [r6, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n 38bee │ │ │ │ + bne.n 3bcb2 │ │ │ │ lsls r3, r1, #15 │ │ │ │ - bpl.n 38c3e │ │ │ │ + bpl.n 3bd1a │ │ │ │ ldr r0, [r4, #8] │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - bgt.n 38d12 │ │ │ │ - add r3, sp, #16 │ │ │ │ + bgt.n 3bdf4 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ + add r3, sp, #16 │ │ │ │ add r1, sp, #12 │ │ │ │ - add.w sl, r4, #20 │ │ │ │ blx b100 │ │ │ │ - movs r1, #1 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ + mov.w r1, #1 │ │ │ │ + add.w sl, r4, #20 │ │ │ │ blx b588 │ │ │ │ - movs r1, #1 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ + mov.w r1, #1 │ │ │ │ blx b588 │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ blx b3f0 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ @@ -58098,868 +59618,918 @@ │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx b998 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b8b0 │ │ │ │ mov r7, r0 │ │ │ │ - cbz r0, 38cf8 │ │ │ │ - movs r1, #1 │ │ │ │ + cbz r0, 3bdd8 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ + mov.w r1, #1 │ │ │ │ blx b588 │ │ │ │ - mov r1, r9 │ │ │ │ mov fp, r0 │ │ │ │ + mov r1, r9 │ │ │ │ mov r0, r8 │ │ │ │ blx b008 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ mov r1, r0 │ │ │ │ + mov r0, fp │ │ │ │ str.w sl, [sp] │ │ │ │ mov r2, r3 │ │ │ │ - mov r0, fp │ │ │ │ blx b998 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ - cbz r0, 38cf8 │ │ │ │ - ldr r2, [pc, #104] @ (38d28 ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #104] @ (38d2c ) │ │ │ │ + cbz r0, 3bdd8 │ │ │ │ + ldr r2, [pc, #104] @ (3be0c ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #104] @ (3be10 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ - add.w r1, r5, #8 │ │ │ │ mov r4, r0 │ │ │ │ add.w r2, r0, #8 │ │ │ │ - strd r7, r5, [r0, #64] @ 0x40 │ │ │ │ - str r6, [r0, #72] @ 0x48 │ │ │ │ + add.w r1, r5, #8 │ │ │ │ add.w r0, r7, #8 │ │ │ │ + strd r7, r5, [r4, #64] @ 0x40 │ │ │ │ + str r6, [r4, #72] @ 0x48 │ │ │ │ blx b3c8 │ │ │ │ - mov r3, r9 │ │ │ │ ldrd r1, r0, [sp, #12] │ │ │ │ + mov r3, r9 │ │ │ │ mov r2, r8 │ │ │ │ blx af2c │ │ │ │ mov r0, r4 │ │ │ │ - add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - movs r0, #0 │ │ │ │ + b.n 3bcb6 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ mov r0, r7 │ │ │ │ blx b6d0 │ │ │ │ - mov r3, r9 │ │ │ │ ldrd r1, r0, [sp, #12] │ │ │ │ + mov r3, r9 │ │ │ │ mov r2, r8 │ │ │ │ blx af2c │ │ │ │ - b.n 38bee │ │ │ │ + b.n 3bcb2 │ │ │ │ blx af90 │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx ad98 │ │ │ │ cmp r7, r0 │ │ │ │ - bgt.w 38bee │ │ │ │ + bgt.w 3bcb2 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - b.n 38c3e │ │ │ │ - mrc2 15, 5, pc, cr1, cr15, {7} │ │ │ │ - adds r6, #14 │ │ │ │ + b.n 3bd1a │ │ │ │ + nop │ │ │ │ + mrc2 15, 3, pc, cr1, cr15, {7} │ │ │ │ + strb r2, [r5, #20] │ │ │ │ movs r6, r0 │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ │ │ │ │ -00038d48 : │ │ │ │ - stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - mov r5, r0 │ │ │ │ - ldr r4, [pc, #48] @ (38d80 ) │ │ │ │ - ldr r7, [pc, #48] @ (38d84 ) │ │ │ │ - add r4, pc │ │ │ │ - add.w r8, r4, #12 │ │ │ │ - add r7, pc │ │ │ │ - mov r6, r4 │ │ │ │ - ldr.w r9, [r4], #4 │ │ │ │ - mov r1, r7 │ │ │ │ - movs r0, #20 │ │ │ │ +0003be38 : │ │ │ │ + strd r3, r4, [sp, #-32]! │ │ │ │ + mov.w r4, #0 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ + mov r6, r0 │ │ │ │ + ldr r5, [pc, #76] @ (3be94 ) │ │ │ │ + strd r7, r8, [sp, #16] │ │ │ │ + ldr.w r8, [pc, #72] @ 3be98 │ │ │ │ + strd r9, lr, [sp, #24] │ │ │ │ + add r5, pc │ │ │ │ + mov r7, r5 │ │ │ │ + add r8, pc │ │ │ │ + ldr.w r9, [r5], #4 │ │ │ │ + mov r1, r8 │ │ │ │ + mov.w r0, #20 │ │ │ │ blx ae5c │ │ │ │ - movs r3, #3 │ │ │ │ mov r1, r0 │ │ │ │ - strd r9, r6, [r0, #8] │ │ │ │ - str r3, [r0, #16] │ │ │ │ - mov r0, r5 │ │ │ │ + mov.w r3, #3 │ │ │ │ + mov r0, r6 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + strd r9, r7, [r1, #8] │ │ │ │ + str r3, [r1, #16] │ │ │ │ blx b598 │ │ │ │ - cmp r4, r8 │ │ │ │ - bne.n 38d5c │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - lsls r2, r0, #12 │ │ │ │ + cmp r4, #3 │ │ │ │ + bne.n 3be5a │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + ldrd r7, r8, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {r9, pc} │ │ │ │ + ldr r1, [pc, #256] @ (3bf98 ) │ │ │ │ movs r6, r0 │ │ │ │ - movs r3, #176 @ 0xb0 │ │ │ │ + str r0, [r6, #40] @ 0x28 │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + mov r4, r2 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ - mov r4, r2 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldrd r3, r5, [r6, #72] @ 0x48 │ │ │ │ - subs r2, r5, #1 │ │ │ │ + add.w r2, r5, #4294967295 @ 0xffffffff │ │ │ │ cmp r2, #1 │ │ │ │ - ble.n 38dd6 │ │ │ │ + ble.n 3bef6 │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 38dd8 │ │ │ │ - add.w r1, r4, #8 │ │ │ │ - add.w r2, r4, r5, lsl #3 │ │ │ │ + bne.n 3befe │ │ │ │ vmov.f64 d5, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d6, [r1] │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r2, r4, r5, lsl #3 │ │ │ │ + add.w r1, r4, #8 │ │ │ │ vldmdb r2!, {d7} │ │ │ │ - subs r0, r5, r3 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + sub.w r0, r5, r3 │ │ │ │ + vldr d6, [r1] │ │ │ │ cmp r3, r0 │ │ │ │ - vmul.f64 d6, d6, d5 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ + vmul.f64 d6, d6, d5 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstmia r1!, {d4} │ │ │ │ vstr d7, [r2] │ │ │ │ - blt.n 38dae │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - lsls r0, r3, #3 │ │ │ │ - mul.w r3, r2, r3 │ │ │ │ - adds r1, r4, r0 │ │ │ │ + blt.n 3beca │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + mov.w r0, r3, lsl #3 │ │ │ │ vmov.f64 d5, #96 @ 0x3f000000 0.5 │ │ │ │ + mul.w r3, r2, r3 │ │ │ │ + add.w r1, r4, r0 │ │ │ │ add.w r2, r4, r3, lsl #3 │ │ │ │ - movs r3, #1 │ │ │ │ + mov.w r3, #1 │ │ │ │ vldr d6, [r1] │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + sub.w r4, r5, r3 │ │ │ │ vldr d7, [r2] │ │ │ │ - subs r4, r5, r3 │ │ │ │ cmp r3, r4 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d4, [r1] │ │ │ │ add r1, r0 │ │ │ │ vstr d7, [r2] │ │ │ │ sub.w r2, r2, r0 │ │ │ │ - blt.n 38dea │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - nop │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - ldr r5, [r0, #76] @ 0x4c │ │ │ │ + blt.n 3bf16 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ - subs r4, r5, #1 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + ldr r5, [r0, #76] @ 0x4c │ │ │ │ + add.w r4, r5, #4294967295 @ 0xffffffff │ │ │ │ cmp r4, #1 │ │ │ │ - ble.n 38e56 │ │ │ │ + ble.n 3bf96 │ │ │ │ cmp r3, #1 │ │ │ │ itt eq │ │ │ │ - addeq.w lr, r1, #8 │ │ │ │ addeq.w ip, r1, r5, lsl #3 │ │ │ │ - bne.n 38e60 │ │ │ │ - vldr d6, [lr] │ │ │ │ - adds r3, #1 │ │ │ │ + addeq.w lr, r1, #8 │ │ │ │ + bne.n 3bfa6 │ │ │ │ vldmdb ip!, {d7} │ │ │ │ - subs r4, r5, r3 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + sub.w r4, r5, r3 │ │ │ │ + vldr d6, [lr] │ │ │ │ cmp r3, r4 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstmia lr!, {d5} │ │ │ │ vstr d7, [ip] │ │ │ │ - blt.n 38e36 │ │ │ │ + blt.n 3bf72 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ bx r3 │ │ │ │ mov.w lr, r3, lsl #3 │ │ │ │ mul.w r3, r4, r3 │ │ │ │ + mov.w r4, #1 │ │ │ │ add.w ip, r1, lr │ │ │ │ - movs r4, #1 │ │ │ │ add.w r3, r1, r3, lsl #3 │ │ │ │ - vldr d7, [ip] │ │ │ │ - adds r4, #1 │ │ │ │ vldr d6, [r3] │ │ │ │ - subs r6, r5, r4 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + sub.w r6, r5, r4 │ │ │ │ + vldr d7, [ip] │ │ │ │ cmp r4, r6 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [ip] │ │ │ │ add ip, lr │ │ │ │ vstr d7, [r3] │ │ │ │ sub.w r3, r3, lr │ │ │ │ - blt.n 38e72 │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ - ldr r3, [r0, #56] @ 0x38 │ │ │ │ - bx r3 │ │ │ │ + blt.n 3bfba │ │ │ │ + b.n 3bf96 │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - vldr d7, [r1] │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ ldr r4, [r0, #76] @ 0x4c │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + vldr d7, [r1] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ ldrd r8, r7, [r0, #68] @ 0x44 │ │ │ │ - subs r3, r4, #1 │ │ │ │ + add.w r3, r4, #4294967295 @ 0xffffffff │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ cmp r3, #1 │ │ │ │ vstr d7, [r2] │ │ │ │ - ble.n 38f7a │ │ │ │ + ble.n 3c0de │ │ │ │ cmp.w r8, #1 │ │ │ │ it eq │ │ │ │ cmpeq r7, #1 │ │ │ │ - bne.n 38f26 │ │ │ │ + bne.n 3c088 │ │ │ │ mov.w lr, r4, lsl #3 │ │ │ │ add.w r6, r1, #8 │ │ │ │ - add.w r5, r1, lr │ │ │ │ add.w r4, r2, #8 │ │ │ │ - add lr, r2 │ │ │ │ mov.w ip, #1 │ │ │ │ + add.w r5, r1, lr │ │ │ │ + add lr, r2 │ │ │ │ vldmia r6!, {d6} │ │ │ │ add.w ip, ip, #1 │ │ │ │ - vldmdb r5!, {d7} │ │ │ │ - subs r3, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ cmp r3, ip │ │ │ │ + vldmdb r5!, {d7} │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstmia r4!, {d5} │ │ │ │ vstmdb lr!, {d7} │ │ │ │ - bgt.n 38edc │ │ │ │ + bgt.n 3c02e │ │ │ │ cmp r3, ip │ │ │ │ - bne.n 38f1a │ │ │ │ + bne.n 3c06e │ │ │ │ mul.w r8, r3, r8 │ │ │ │ mul.w r7, r3, r7 │ │ │ │ add.w r1, r1, r8, lsl #3 │ │ │ │ add.w r7, r2, r7, lsl #3 │ │ │ │ ldrd r4, r5, [r1] │ │ │ │ strd r4, r5, [r7] │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ mov r1, r2 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, lr, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ bx r3 │ │ │ │ mul.w r5, r3, r8 │ │ │ │ - mov.w r9, r8, lsl #3 │ │ │ │ + mov.w ip, #1 │ │ │ │ mul.w r4, r3, r7 │ │ │ │ + mov.w r9, r8, lsl #3 │ │ │ │ mov.w sl, r7, lsl #3 │ │ │ │ - add.w lr, r1, r9 │ │ │ │ - add.w r6, r2, sl │ │ │ │ add.w r5, r1, r5, lsl #3 │ │ │ │ - mov.w ip, #1 │ │ │ │ + add.w lr, r1, r9 │ │ │ │ add.w r4, r2, r4, lsl #3 │ │ │ │ - vldr d7, [lr] │ │ │ │ - add.w ip, ip, #1 │ │ │ │ + add.w r6, r2, sl │ │ │ │ vldr d6, [r5] │ │ │ │ - subs r3, #1 │ │ │ │ - add lr, r9 │ │ │ │ - sub.w r5, r5, r9 │ │ │ │ + add.w ip, ip, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ cmp r3, ip │ │ │ │ + sub.w r5, r5, r9 │ │ │ │ + vldr d7, [lr] │ │ │ │ + add lr, r9 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r6] │ │ │ │ add r6, sl │ │ │ │ vstr d7, [r4] │ │ │ │ sub.w r4, r4, sl │ │ │ │ - bgt.n 38f4a │ │ │ │ - b.n 38efe │ │ │ │ + bgt.n 3c0ac │ │ │ │ + b.n 3c052 │ │ │ │ mov.w ip, #1 │ │ │ │ - b.n 38efe │ │ │ │ + b.n 3c052 │ │ │ │ mov r3, r0 │ │ │ │ - ldr r2, [pc, #44] @ (38fb0 ) │ │ │ │ - push {r4, lr} │ │ │ │ + ldr r2, [pc, #44] @ (3c114 ) │ │ │ │ mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + sub sp, #8 │ │ │ │ ldr r4, [r1, #0] │ │ │ │ ldr r1, [r3, #56] @ 0x38 │ │ │ │ add r2, pc │ │ │ │ - sub sp, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - beq.n 38fa8 │ │ │ │ - ldr r2, [pc, #28] @ (38fb4 ) │ │ │ │ + beq.n 3c10e │ │ │ │ + ldr r2, [pc, #28] @ (3c118 ) │ │ │ │ add r2, pc │ │ │ │ ldr r1, [r3, #64] @ 0x40 │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #24] @ (38fb8 ) │ │ │ │ + ldr r1, [pc, #24] @ (3c11c ) │ │ │ │ ldr r3, [r3, #76] @ 0x4c │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r2, [pc, #16] @ (38fbc ) │ │ │ │ + ldr r2, [pc, #16] @ (3c120 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 38f98 │ │ │ │ - nop │ │ │ │ - ldc2l 15, cr15, [r9, #1020]! @ 0x3fc │ │ │ │ - b.n 3904c │ │ │ │ - movs r5, r0 │ │ │ │ - b.n 3940c │ │ │ │ - movs r5, r0 │ │ │ │ - b.n 3901c │ │ │ │ - movs r5, r0 │ │ │ │ + b.n 3c0fe │ │ │ │ + stc2 15, cr15, [r5, #1020]! @ 0x3fc │ │ │ │ + movs r6, #36 @ 0x24 │ │ │ │ + movs r6, r0 │ │ │ │ + cmp r0, #2 │ │ │ │ + movs r6, r0 │ │ │ │ + movs r6, #8 │ │ │ │ + movs r6, r0 │ │ │ │ ldr.w r3, [r2, #164] @ 0xa4 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ mov r4, r2 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ sub sp, #20 │ │ │ │ - ubfx r2, r3, #0, #20 │ │ │ │ lsls r0, r3, #28 │ │ │ │ - bmi.n 38fdc │ │ │ │ + ubfx r2, r3, #0, #20 │ │ │ │ + bmi.n 3c14a │ │ │ │ ldr r0, [r1, #4] │ │ │ │ mov r5, r1 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 38fe2 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 3c15e │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #20 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr r1, [r1, #8] │ │ │ │ ldr r6, [r1, #0] │ │ │ │ cmp r6, #0 │ │ │ │ - bne.n 38fdc │ │ │ │ + bne.n 3c14a │ │ │ │ ldr r6, [r5, #20] │ │ │ │ bics.w r7, r6, #4 │ │ │ │ - bne.n 38fdc │ │ │ │ + bne.n 3c14a │ │ │ │ ldr r7, [r0, #4] │ │ │ │ cmp r7, #2 │ │ │ │ - ble.n 38fdc │ │ │ │ - cbz r6, 38ffe │ │ │ │ + ble.n 3c14a │ │ │ │ + cbz r6, 3c17a │ │ │ │ lsls r2, r2, #19 │ │ │ │ - bmi.n 390da │ │ │ │ - movs r3, #8 │ │ │ │ + bmi.n 3c262 │ │ │ │ + mov.w r3, #8 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r5, #12] │ │ │ │ blx b438 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx b8b0 │ │ │ │ mov r6, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 38fdc │ │ │ │ + beq.n 3c14a │ │ │ │ ldr r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 390ce │ │ │ │ + beq.n 3c256 │ │ │ │ ldr.w r3, [r4, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #19 │ │ │ │ - bpl.n 390d4 │ │ │ │ - ldr r2, [pc, #212] @ (390fc ) │ │ │ │ + bpl.n 3c25c │ │ │ │ + ldr r2, [pc, #224] @ (3c288 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #212] @ (39100 ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #224] @ (3c28c ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ - add.w ip, r6, #8 │ │ │ │ - mov r4, r0 │ │ │ │ - add.w lr, r0, #8 │ │ │ │ - ldr r7, [r3, #4] │ │ │ │ - str r7, [r0, #76] @ 0x4c │ │ │ │ + vldr d7, [r6, #8] │ │ │ │ + ldr r1, [r3, #4] │ │ │ │ + str r1, [r0, #76] @ 0x4c │ │ │ │ ldrd r2, r3, [r3, #8] │ │ │ │ - strd r2, r3, [r0, #68] @ 0x44 │ │ │ │ - str r6, [r0, #64] @ 0x40 │ │ │ │ - ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ - stmia.w lr!, {r0, r1, r2, r3} │ │ │ │ - vldr d5, [r4, #8] │ │ │ │ - ldmia.w ip, {r0, r1, r2, r3} │ │ │ │ - stmia.w lr, {r0, r1, r2, r3} │ │ │ │ - subs r3, r7, #1 │ │ │ │ - vldr d7, [r4, #32] │ │ │ │ + vstr d7, [r0, #8] │ │ │ │ + vldr d7, [r6, #16] │ │ │ │ + vldr d5, [r0, #8] │ │ │ │ + str r3, [r0, #72] @ 0x48 │ │ │ │ + add.w r3, r1, #4294967295 @ 0xffffffff │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - lsls r2, r3, #2 │ │ │ │ + vstr d7, [r0, #16] │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ + vldr d7, [r6, #24] │ │ │ │ + strd r6, r2, [r0, #64] @ 0x40 │ │ │ │ + mov.w r2, r3, lsl #2 │ │ │ │ + mov.w r3, r3, lsl #1 │ │ │ │ vmov s12, r2 │ │ │ │ - lsls r3, r3, #1 │ │ │ │ + vstr d7, [r0, #24] │ │ │ │ + vldr d7, [r6, #32] │ │ │ │ + vstr d7, [r0, #32] │ │ │ │ + vldr d7, [r0, #32] │ │ │ │ vcvt.f64.s32 d6, s12 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vmov s15, r3 │ │ │ │ ldr r3, [r5, #20] │ │ │ │ + vstr d6, [r0, #32] │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - vstr d6, [r4, #32] │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vstr d5, [r4, #8] │ │ │ │ - cbnz r3, 390a2 │ │ │ │ - vldr d5, [r4, #16] │ │ │ │ + vstr d5, [r0, #8] │ │ │ │ + cbnz r3, 3c230 │ │ │ │ + vldr d5, [r0, #16] │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vstr d5, [r4, #16] │ │ │ │ - ldr r3, [pc, #96] @ (39104 ) │ │ │ │ - ldr r2, [r4, #56] @ 0x38 │ │ │ │ + vstr d5, [r0, #16] │ │ │ │ + ldr r3, [pc, #92] @ (3c290 ) │ │ │ │ + ldr r2, [r0, #56] @ 0x38 │ │ │ │ add r3, pc │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 390b0 │ │ │ │ - mov r0, r4 │ │ │ │ - b.n 38fde │ │ │ │ - tst.w r7, #1 │ │ │ │ + bne.n 3c14e │ │ │ │ vmov.f64 d7, #16 @ 0x40800000 4.0 │ │ │ │ vmov.f64 d5, #0 @ 0x40000000 2.0 │ │ │ │ - mov r0, r4 │ │ │ │ + tst.w r1, #1 │ │ │ │ it ne │ │ │ │ vmovne.f64 d7, d5 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vstr d6, [r4, #32] │ │ │ │ - b.n 38fde │ │ │ │ - ldr r2, [pc, #56] @ (39108 ) │ │ │ │ + vstr d6, [r0, #32] │ │ │ │ + b.n 3c14e │ │ │ │ + ldr r2, [pc, #60] @ (3c294 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 3902a │ │ │ │ - ldr r2, [pc, #52] @ (3910c ) │ │ │ │ + b.n 3c1a8 │ │ │ │ + ldr r2, [pc, #56] @ (3c298 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 3902a │ │ │ │ + b.n 3c1a8 │ │ │ │ mov r1, r3 │ │ │ │ blx b588 │ │ │ │ - movs r3, #8 │ │ │ │ - str r3, [sp, #0] │ │ │ │ + mov.w r3, #8 │ │ │ │ mov r6, r0 │ │ │ │ - ldr r3, [r5, #16] │ │ │ │ + str r3, [sp, #0] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ + ldr r3, [r5, #16] │ │ │ │ mov r2, r3 │ │ │ │ blx b438 │ │ │ │ - str r0, [sp, #12] │ │ │ │ + mov r1, r0 │ │ │ │ mov r0, r6 │ │ │ │ + str r1, [sp, #12] │ │ │ │ blx b980 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ - b.n 3900c │ │ │ │ - mrc2 15, 3, pc, cr9, cr15, {7} │ │ │ │ - adds r2, #182 @ 0xb6 │ │ │ │ + b.n 3c18a │ │ │ │ + mrc2 15, 1, pc, cr15, cr15, {7} │ │ │ │ + strb r6, [r6, #4] │ │ │ │ movs r6, r0 │ │ │ │ - ldc2l 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ - ldc2 15, cr15, [r5], #1020 @ 0x3fc │ │ │ │ - stc2l 15, cr15, [r3, #-1020] @ 0xfffffc04 │ │ │ │ + ldc2 15, cr15, [r1, #1020]! @ 0x3fc │ │ │ │ + mcrr2 15, 15, pc, r1, cr15 @ │ │ │ │ + stc2l 15, cr15, [pc], #1020 @ 3c698 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ b.w ad64 │ │ │ │ nop │ │ │ │ │ │ │ │ -00039120 : │ │ │ │ - ldr r1, [pc, #24] @ (3913c ) │ │ │ │ - push {r4, lr} │ │ │ │ +0003c2ac : │ │ │ │ + ldr r1, [pc, #28] @ (3c2cc ) │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r0, #8 │ │ │ │ add r1, pc │ │ │ │ - movs r0, #8 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - subs r6, r5, #7 │ │ │ │ + ldrsh r4, [r3, r1] │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -00039140 : │ │ │ │ - ldr r3, [r0, #56] @ 0x38 │ │ │ │ +0003c2d0 : │ │ │ │ ldrd r1, r2, [r1, #12] │ │ │ │ + ldr r3, [r0, #56] @ 0x38 │ │ │ │ bx r3 │ │ │ │ - stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + strd r3, r4, [sp, #-40]! @ 0x28 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ - ldr r7, [r0, #76] @ 0x4c │ │ │ │ + strd r9, sl, [sp, #24] │ │ │ │ ldrd r9, r3, [r0, #68] @ 0x44 │ │ │ │ + strd r7, r8, [sp, #16] │ │ │ │ + ldr r7, [r0, #76] @ 0x4c │ │ │ │ + strd fp, lr, [sp, #32] │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ cmp.w r9, #0 │ │ │ │ ldr.w sl, [r0, #56] @ 0x38 │ │ │ │ - ble.n 39184 │ │ │ │ + ble.n 3c326 │ │ │ │ mov.w r8, r3, lsl #3 │ │ │ │ mov r5, r1 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ mov r4, r2 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ mov.w fp, #0 │ │ │ │ - b.n 39172 │ │ │ │ + b.n 3c314 │ │ │ │ ldr r0, [r6, #64] @ 0x40 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r5 │ │ │ │ add.w fp, fp, #1 │ │ │ │ - blx sl │ │ │ │ add r5, r8 │ │ │ │ - add r4, r7 │ │ │ │ + blx sl │ │ │ │ cmp r9, fp │ │ │ │ - bne.n 39170 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + add r4, r7 │ │ │ │ + bne.n 3c312 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + ldrd r7, r8, [sp, #16] │ │ │ │ + ldrd r9, sl, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldmia.w sp!, {fp, pc} │ │ │ │ mov r2, r0 │ │ │ │ - push {r4, lr} │ │ │ │ mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + ldr r1, [r2, #64] @ 0x40 │ │ │ │ sub sp, #8 │ │ │ │ ldr r3, [r2, #80] @ 0x50 │ │ │ │ - ldr r1, [r2, #64] @ 0x40 │ │ │ │ - ldr r4, [r0, #0] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #12] @ (391a8 ) │ │ │ │ + ldr r1, [pc, #12] @ (3c35c ) │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ ldr r2, [r2, #68] @ 0x44 │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ - b.n 39228 │ │ │ │ - movs r5, r0 │ │ │ │ + movs r5, #200 @ 0xc8 │ │ │ │ + movs r6, r0 │ │ │ │ ldr r3, [r1, #8] │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - mov r4, r2 │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r5, r1 │ │ │ │ - ldr r2, [r3, #0] │ │ │ │ - movw r1, #65533 @ 0xfffd │ │ │ │ - movt r1, #32767 @ 0x7fff │ │ │ │ + mov r4, r2 │ │ │ │ + movw r2, #65533 @ 0xfffd │ │ │ │ + movt r2, #32767 @ 0x7fff │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #16 │ │ │ │ - subs r2, #1 │ │ │ │ - cmp r2, r1 │ │ │ │ - bhi.n 391d0 │ │ │ │ + ldr r1, [r3, #0] │ │ │ │ + add.w r1, r1, #4294967295 @ 0xffffffff │ │ │ │ + cmp r1, r2 │ │ │ │ + bhi.n 3c392 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ cmp r2, #0 │ │ │ │ - bge.n 391d8 │ │ │ │ - movs r0, #0 │ │ │ │ + bge.n 3c3aa │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #16 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ add r2, sp, #12 │ │ │ │ + mov r8, r0 │ │ │ │ str r2, [sp, #4] │ │ │ │ - mov r6, r0 │ │ │ │ ldrd r2, r1, [r5, #12] │ │ │ │ subs r2, r2, r1 │ │ │ │ it ne │ │ │ │ movne r2, #1 │ │ │ │ str r2, [sp, #0] │ │ │ │ - ldrd r1, r2, [r0, #12] │ │ │ │ - ldr r0, [r0, #8] │ │ │ │ + ldrd r0, r1, [r0, #8] │ │ │ │ + ldr.w r2, [r8, #16] │ │ │ │ blx b134 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 391d0 │ │ │ │ + beq.n 3c392 │ │ │ │ ldr.w r3, [r4, #164] @ 0xa4 │ │ │ │ + lsls r1, r3, #23 │ │ │ │ ubfx r2, r3, #0, #20 │ │ │ │ - lsls r3, r3, #23 │ │ │ │ - bpl.n 3920e │ │ │ │ - ldrd r1, r3, [r6, #8] │ │ │ │ + bpl.n 3c3e2 │ │ │ │ + ldrd r1, r3, [r8, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 391d0 │ │ │ │ - lsls r7, r2, #15 │ │ │ │ + bne.n 3c392 │ │ │ │ + tst.w r2, #65536 @ 0x10000 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ - it pl │ │ │ │ - ldrpl r3, [r5, #8] │ │ │ │ - bpl.n 3923c │ │ │ │ - ldr r3, [r0, #0] │ │ │ │ - lsls r1, r2, #28 │ │ │ │ - bpl.n 39222 │ │ │ │ - cmp r3, #0 │ │ │ │ - beq.n 391d0 │ │ │ │ - cmp r3, #1 │ │ │ │ - bgt.n 392ea │ │ │ │ - lsls r3, r2, #22 │ │ │ │ - bpl.n 39232 │ │ │ │ - ldr.w r3, [r4, #160] @ 0xa0 │ │ │ │ - cmp r3, #1 │ │ │ │ - bgt.n 391d0 │ │ │ │ - ldrd r0, r3, [r5, #4] │ │ │ │ - ldr r2, [r3, #0] │ │ │ │ - cmp r2, #1 │ │ │ │ - beq.n 39324 │ │ │ │ + bne.n 3c492 │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ add.w r9, r3, #4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - movs r2, #12 │ │ │ │ - mul.w r8, r2, r3 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + mov.w r7, r3, lsl #2 │ │ │ │ blx b3f0 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ - mov r7, r0 │ │ │ │ + mov r6, r0 │ │ │ │ + add.w sl, r9, r7 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ - add.w sl, r9, r8 │ │ │ │ blx b954 │ │ │ │ add.w r3, r5, #20 │ │ │ │ - str r3, [sp, #0] │ │ │ │ mov r1, r0 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ + str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r5, #12] │ │ │ │ blx b998 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx b8b0 │ │ │ │ - mov r7, r0 │ │ │ │ + mov r6, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 391d0 │ │ │ │ - ldr r2, [pc, #196] @ (39340 ) │ │ │ │ - movs r0, #88 @ 0x58 │ │ │ │ - ldr r1, [pc, #196] @ (39344 ) │ │ │ │ + beq.n 3c392 │ │ │ │ + ldr r2, [pc, #240] @ (3c520 ) │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ + ldr r1, [pc, #240] @ (3c524 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ - ldr.w r1, [r9, r8] │ │ │ │ - ldrd r2, r3, [sl, #4] │ │ │ │ - strd r3, r6, [r0, #76] @ 0x4c │ │ │ │ + ldr.w r1, [r9, r7] │ │ │ │ mov r4, r0 │ │ │ │ - add.w r6, r0, #8 │ │ │ │ - strd r1, r2, [r0, #68] @ 0x44 │ │ │ │ - str r7, [r0, #64] @ 0x40 │ │ │ │ - mov r0, r6 │ │ │ │ + add.w r7, r0, #8 │ │ │ │ + mov r0, r7 │ │ │ │ + ldrd r2, r3, [sl, #4] │ │ │ │ + strd r6, r1, [r4, #64] @ 0x40 │ │ │ │ + str.w r8, [r4, #80] @ 0x50 │ │ │ │ + strd r2, r3, [r4, #72] @ 0x48 │ │ │ │ blx aee0 │ │ │ │ - ldr r0, [r4, #68] @ 0x44 │ │ │ │ - add r3, pc, #140 @ (adr r3, 39338 ) │ │ │ │ + add r3, pc, #184 @ (adr r3, 3c518 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ + add.w r1, r6, #8 │ │ │ │ + ldr r0, [r4, #68] @ 0x44 │ │ │ │ strd r2, r3, [r4, #32] │ │ │ │ - add.w r1, r7, #8 │ │ │ │ - mov r2, r6 │ │ │ │ + mov r2, r7 │ │ │ │ blx af20 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 392e0 │ │ │ │ + beq.n 3c4ce │ │ │ │ vldr s15, [r4, #68] @ 0x44 │ │ │ │ mov r0, r4 │ │ │ │ - vldr d6, [r7, #40] @ 0x28 │ │ │ │ + vldr d6, [r6, #40] @ 0x28 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [r4, #40] @ 0x28 │ │ │ │ - add sp, #16 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + b.n 3c396 │ │ │ │ + tst.w r2, #8 │ │ │ │ + ldr r3, [r0, #0] │ │ │ │ + beq.n 3c4a0 │ │ │ │ + cmp r3, #0 │ │ │ │ + beq.w 3c392 │ │ │ │ + cmp r3, #1 │ │ │ │ + bgt.n 3c4d8 │ │ │ │ + lsls r3, r2, #22 │ │ │ │ + bpl.n 3c4b2 │ │ │ │ + ldr.w r3, [r4, #160] @ 0xa0 │ │ │ │ + cmp r3, #1 │ │ │ │ + bgt.w 3c392 │ │ │ │ + ldrd r0, r3, [r5, #4] │ │ │ │ + ldr r2, [r3, #0] │ │ │ │ + cmp r2, #1 │ │ │ │ + bne.n 3c3ec │ │ │ │ + ldr r2, [r0, #0] │ │ │ │ + cmp r2, #1 │ │ │ │ + bne.n 3c3ec │ │ │ │ + ldr r2, [r5, #20] │ │ │ │ + sub.w r2, r2, #9 │ │ │ │ + cmp r2, #7 │ │ │ │ + bhi.n 3c3ec │ │ │ │ + b.n 3c392 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r3, #128 @ 0x80 │ │ │ │ - bgt.n 392c4 │ │ │ │ + bgt.n 3c47a │ │ │ │ mov r0, r4 │ │ │ │ - b.n 392da │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - movs r2, #12 │ │ │ │ + b.n 3c396 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - adds r7, #4 │ │ │ │ - mla r7, r2, r3, r7 │ │ │ │ - ldr r0, [r7, #4] │ │ │ │ + ldr r6, [r5, #8] │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add.w r6, r6, r3, lsl #2 │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ blx b450 │ │ │ │ - mov r8, r0 │ │ │ │ - ldr r0, [r7, #8] │ │ │ │ + mov r7, r0 │ │ │ │ + ldr r0, [r6, #12] │ │ │ │ blx b450 │ │ │ │ mov r1, r0 │ │ │ │ - mov r0, r8 │ │ │ │ + mov r0, r7 │ │ │ │ blx b7cc │ │ │ │ - mov r7, r0 │ │ │ │ + mov r6, r0 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ blx ad98 │ │ │ │ - cmp r7, r0 │ │ │ │ - blt.w 391d0 │ │ │ │ + cmp r6, r0 │ │ │ │ + blt.w 3c392 │ │ │ │ ldr.w r2, [r4, #164] @ 0xa4 │ │ │ │ ubfx r2, r2, #0, #20 │ │ │ │ - b.n 39226 │ │ │ │ - ldr r2, [r0, #0] │ │ │ │ - cmp r2, #1 │ │ │ │ - bne.n 3923c │ │ │ │ - ldr r2, [r5, #20] │ │ │ │ - subs r2, #9 │ │ │ │ - cmp r2, #7 │ │ │ │ - bhi.n 3923c │ │ │ │ - b.n 391d0 │ │ │ │ + b.n 3c4a4 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ strh r6, [r5, #50] @ 0x32 │ │ │ │ ands.w r1, fp, #4177590528 @ 0xf900f900 │ │ │ │ ands r1, r1 │ │ │ │ - mcr2 15, 6, pc, cr5, cr15, {7} @ │ │ │ │ - adds r0, #114 @ 0x72 │ │ │ │ + mcr2 15, 5, pc, cr1, cr15, {7} @ │ │ │ │ + ldr r6, [r7, #104] @ 0x68 │ │ │ │ movs r6, r0 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ b.w ad64 │ │ │ │ nop │ │ │ │ │ │ │ │ -00039358 : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ +0003c538 : │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r7, [pc, #60] @ (3939c ) │ │ │ │ - ldr r6, [pc, #64] @ (393a0 ) │ │ │ │ - movs r0, #20 │ │ │ │ + mov.w r0, #20 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ + mov.w r5, #2 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ + ldr r7, [pc, #72] @ (3c598 ) │ │ │ │ + ldr r6, [pc, #72] @ (3c59c ) │ │ │ │ add r7, pc │ │ │ │ - movs r5, #2 │ │ │ │ mov r1, r7 │ │ │ │ - add r6, pc │ │ │ │ blx ae5c │ │ │ │ - movs r3, #1 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ - str r6, [r0, #12] │ │ │ │ - str r5, [r0, #16] │ │ │ │ + mov.w r3, #1 │ │ │ │ + add r6, pc │ │ │ │ mov r0, r4 │ │ │ │ + strd r3, r6, [r1, #8] │ │ │ │ + str r5, [r1, #16] │ │ │ │ blx b598 │ │ │ │ mov r1, r7 │ │ │ │ - movs r0, #20 │ │ │ │ + mov.w r0, #20 │ │ │ │ blx ae5c │ │ │ │ - mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ - str r5, [r0, #16] │ │ │ │ mov r1, r0 │ │ │ │ - strd r3, r6, [r0, #8] │ │ │ │ + mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ + ldrd r7, lr, [sp, #16] │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, lr} │ │ │ │ + strd r3, r6, [r1, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + str r5, [r1, #16] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + add sp, #24 │ │ │ │ b.w b594 │ │ │ │ - adds r6, r7, #6 │ │ │ │ + ldrh r6, [r1, r7] │ │ │ │ + movs r6, r0 │ │ │ │ + negs r0, r0 │ │ │ │ movs r6, r0 │ │ │ │ - ldc2l 0, cr0, [r8], #20 │ │ │ │ - ldrd r3, r1, [r2, #64] @ 0x40 │ │ │ │ - movs r0, #1 │ │ │ │ vldr d6, [r2, #32] │ │ │ │ + mov.w r0, #1 │ │ │ │ + ldrd r3, r1, [r2, #64] @ 0x40 │ │ │ │ mul.w r3, r1, r3 │ │ │ │ ldr r1, [r2, #72] @ 0x48 │ │ │ │ - adds r1, #30 │ │ │ │ + add.w r1, r1, #30 │ │ │ │ mul.w r3, r1, r3 │ │ │ │ - lsls r3, r3, #1 │ │ │ │ + mov.w r3, r3, lsl #1 │ │ │ │ vmov s15, r3 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d6, [r2, #32] │ │ │ │ bx lr │ │ │ │ - nop │ │ │ │ ldr r3, [r0, #112] @ 0x70 │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ - ldr r3, [r3, #8] │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ sub sp, #8 │ │ │ │ - ldr r1, [pc, #76] @ (3942c ) │ │ │ │ - ldr r2, [r3, #12] │ │ │ │ + ldr r1, [pc, #84] @ (3c638 ) │ │ │ │ + ldr r3, [r3, #8] │ │ │ │ add r1, pc │ │ │ │ + ldr r2, [r3, #12] │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ str r3, [sp, #0] │ │ │ │ + ldr r6, [r4, #0] │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r6, [r4, #0] │ │ │ │ blx r6 │ │ │ │ ldr r2, [r5, #100] @ 0x64 │ │ │ │ - cbz r2, 39400 │ │ │ │ - ldr r1, [pc, #56] @ (39430 ) │ │ │ │ + cbz r2, 3c606 │ │ │ │ + ldr r1, [pc, #60] @ (3c63c ) │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ add r1, pc │ │ │ │ blx r3 │ │ │ │ ldr r2, [r5, #104] @ 0x68 │ │ │ │ - cbz r2, 3940e │ │ │ │ - ldr r1, [pc, #44] @ (39434 ) │ │ │ │ + cbz r2, 3c614 │ │ │ │ + ldr r1, [pc, #52] @ (3c640 ) │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ add r1, pc │ │ │ │ blx r3 │ │ │ │ ldr r2, [r5, #108] @ 0x6c │ │ │ │ - cbz r2, 3941c │ │ │ │ - ldr r1, [pc, #36] @ (39438 ) │ │ │ │ + cbz r2, 3c622 │ │ │ │ + ldr r1, [pc, #40] @ (3c644 ) │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ add r1, pc │ │ │ │ blx r3 │ │ │ │ - ldr r1, [pc, #28] @ (3943c ) │ │ │ │ + ldr r1, [pc, #36] @ (3c648 ) │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ add r1, pc │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ bx r3 │ │ │ │ - udf #28 │ │ │ │ - movs r5, r0 │ │ │ │ - bcc.n 39494 │ │ │ │ - movs r5, r0 │ │ │ │ - bcc.n 3947c │ │ │ │ - movs r5, r0 │ │ │ │ - bcc.n 39464 │ │ │ │ - movs r5, r0 │ │ │ │ - bcc.n 3944c │ │ │ │ - movs r5, r0 │ │ │ │ - push {r4, lr} │ │ │ │ + movs r3, #88 @ 0x58 │ │ │ │ + movs r6, r0 │ │ │ │ + adds r2, r5, r1 │ │ │ │ + movs r6, r0 │ │ │ │ + adds r4, r3, r1 │ │ │ │ + movs r6, r0 │ │ │ │ + adds r6, r1, r1 │ │ │ │ + movs r6, r0 │ │ │ │ + adds r0, r0, r1 │ │ │ │ + movs r6, r0 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #108] @ 0x6c │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #104] @ 0x68 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #100] @ 0x64 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #100] @ 0x64 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #104] @ 0x68 │ │ │ │ mov r1, r5 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #108] @ 0x6c │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + ldrd r5, r6, [r0, #64] @ 0x40 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r1 │ │ │ │ - ldr r5, [r0, #64] @ 0x40 │ │ │ │ - ldr r7, [r0, #72] @ 0x48 │ │ │ │ + ldrd r7, r0, [r0, #72] @ 0x48 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - ldr r6, [r0, #68] @ 0x44 │ │ │ │ - ldr r0, [r0, #76] @ 0x4c │ │ │ │ - str r5, [sp, #8] │ │ │ │ + strd r6, r5, [sp, #4] │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ str r7, [sp, #40] @ 0x28 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - str r6, [sp, #4] │ │ │ │ blx b46c │ │ │ │ - adds r3, r5, r6 │ │ │ │ + add.w r3, r5, r6 │ │ │ │ add.w sl, r0, r7, lsl #4 │ │ │ │ mov r4, r0 │ │ │ │ add.w r2, r3, r3, lsr #31 │ │ │ │ cmp r3, #1 │ │ │ │ mov.w fp, r2, asr #1 │ │ │ │ mov.w r2, r7, lsl #3 │ │ │ │ str r2, [sp, #24] │ │ │ │ add r2, r0 │ │ │ │ mov r7, r2 │ │ │ │ mul.w r2, r6, r5 │ │ │ │ - str r2, [sp, #12] │ │ │ │ add.w r5, r2, #4294967295 @ 0xffffffff │ │ │ │ - ble.n 394ca │ │ │ │ + str r2, [sp, #12] │ │ │ │ + ble.n 3c6fc │ │ │ │ mov r2, fp │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ mov r0, sl │ │ │ │ blx b554 │ │ │ │ ldrd r3, r2, [sp, #4] │ │ │ │ cmp r3, #2 │ │ │ │ it gt │ │ │ │ cmpgt r2, #2 │ │ │ │ itt le │ │ │ │ movle r3, #2 │ │ │ │ strle r3, [sp, #36] @ 0x24 │ │ │ │ - ble.n 394f6 │ │ │ │ - subs r0, r3, #1 │ │ │ │ + ble.n 3c72e │ │ │ │ + add.w r0, r3, #4294967295 @ 0xffffffff │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - subs r1, r3, #1 │ │ │ │ + add.w r1, r3, #4294967295 @ 0xffffffff │ │ │ │ mov r6, r1 │ │ │ │ mov r1, r6 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r6 │ │ │ │ mov r6, r1 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 394e4 │ │ │ │ - adds r3, r0, #1 │ │ │ │ + bne.n 3c71a │ │ │ │ + add.w r3, r0, #1 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - movs r6, #1 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ + mov.w r6, #1 │ │ │ │ str r4, [sp, #32] │ │ │ │ - cmp r2, #1 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ sub.w r3, r5, r6 │ │ │ │ str r4, [sp, #52] @ 0x34 │ │ │ │ mov r4, r7 │ │ │ │ - beq.w 39682 │ │ │ │ + cmp r2, #1 │ │ │ │ + beq.w 3c8ba │ │ │ │ cmp r2, #2 │ │ │ │ - bne.w 3974a │ │ │ │ + bne.w 3c994 │ │ │ │ add.w r2, r8, r6, lsl #4 │ │ │ │ ldr r7, [sp, #32] │ │ │ │ mov r9, r3 │ │ │ │ ldrd r0, r1, [r2] │ │ │ │ strd r0, r1, [r7] │ │ │ │ ldrd r0, r1, [r2, #8] │ │ │ │ add.w r2, r8, r3, lsl #4 │ │ │ │ strd r0, r1, [r7, #8] │ │ │ │ mov r7, r6 │ │ │ │ ldrd r0, r1, [r2] │ │ │ │ strd r0, r1, [r4] │ │ │ │ ldrd r0, r1, [r2, #8] │ │ │ │ - strd r0, r1, [r4, #8] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ + strd r0, r1, [r4, #8] │ │ │ │ cmp r2, #1 │ │ │ │ - bne.w 39862 │ │ │ │ - str r4, [sp, #16] │ │ │ │ + bne.w 3caac │ │ │ │ str r3, [sp, #0] │ │ │ │ + str r4, [sp, #16] │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ - b.n 3958e │ │ │ │ + b.n 3c7c8 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ cmp r3, r0 │ │ │ │ - beq.w 39856 │ │ │ │ + beq.w 3caa0 │ │ │ │ add.w ip, r8, r0, lsl #4 │ │ │ │ add.w r7, r8, r7, lsl #4 │ │ │ │ add.w r9, r8, r9, lsl #4 │ │ │ │ vldr d7, [ip] │ │ │ │ vstr d7, [r7] │ │ │ │ vldr d7, [ip, #8] │ │ │ │ vstr d7, [r7, #8] │ │ │ │ @@ -58968,984 +60538,1025 @@ │ │ │ │ vstr d7, [r9] │ │ │ │ vldr d7, [r7, #8] │ │ │ │ mov r7, r0 │ │ │ │ vstr d7, [r9, #8] │ │ │ │ mov r9, r1 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r0, r7 │ │ │ │ - bl 95b80 │ │ │ │ + add.w r4, r4, #2 │ │ │ │ + bl 9d2c0 │ │ │ │ cmp fp, r7 │ │ │ │ mls r0, r5, r0, r7 │ │ │ │ - add.w r4, r4, #2 │ │ │ │ itt gt │ │ │ │ movgt r3, #1 │ │ │ │ strbgt.w r3, [sl, r7] │ │ │ │ cmp fp, r9 │ │ │ │ sub.w r1, r5, r0 │ │ │ │ itt gt │ │ │ │ movgt r3, #1 │ │ │ │ strbgt.w r3, [sl, r9] │ │ │ │ cmp r6, r0 │ │ │ │ - bne.n 39552 │ │ │ │ + bne.n 3c78c │ │ │ │ str r4, [sp, #36] @ 0x24 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ add.w r7, r8, r7, lsl #4 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ add.w r9, r8, r9, lsl #4 │ │ │ │ ldrd r0, r1, [r3] │ │ │ │ strd r0, r1, [r7] │ │ │ │ ldrd r0, r1, [r3, #8] │ │ │ │ strd r0, r1, [r7, #8] │ │ │ │ ldrd r0, r1, [r4] │ │ │ │ strd r0, r1, [r9] │ │ │ │ ldrd r0, r1, [r4, #8] │ │ │ │ strd r0, r1, [r9, #8] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ cmp r3, r2 │ │ │ │ - ble.w 3973c │ │ │ │ - mov r3, r6 │ │ │ │ - ldr.w r9, [sp, #8] │ │ │ │ - ldr r6, [sp, #4] │ │ │ │ + ble.w 3c974 │ │ │ │ ldr r7, [sp, #44] @ 0x2c │ │ │ │ - str r4, [sp, #16] │ │ │ │ + mov r3, r6 │ │ │ │ + strd r4, r8, [sp, #16] │ │ │ │ mov r4, r5 │ │ │ │ - str.w r8, [sp, #20] │ │ │ │ + ldrd r6, r9, [sp, #4] │ │ │ │ add r7, r6 │ │ │ │ - adds r5, r3, #1 │ │ │ │ + add.w r5, r3, #1 │ │ │ │ cmp r4, r7 │ │ │ │ it lt │ │ │ │ sublt r7, r7, r4 │ │ │ │ cmp r5, r7 │ │ │ │ - beq.n 3961c │ │ │ │ + beq.n 3c854 │ │ │ │ cmp fp, r5 │ │ │ │ - ble.n 39620 │ │ │ │ + ble.n 3c858 │ │ │ │ ldrb.w r3, [sl, r5] │ │ │ │ - cbz r3, 3966a │ │ │ │ + cbz r3, 3c8a2 │ │ │ │ mov r3, r5 │ │ │ │ - b.n 39604 │ │ │ │ + b.n 3c83a │ │ │ │ cmp r5, r7 │ │ │ │ sub.w r8, r4, r3 │ │ │ │ ite ge │ │ │ │ movge r1, #0 │ │ │ │ movlt r1, #1 │ │ │ │ cmp r8, r7 │ │ │ │ it le │ │ │ │ movle r1, #0 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.n 3961c │ │ │ │ + beq.n 3c854 │ │ │ │ mov r0, r7 │ │ │ │ str r7, [sp, #0] │ │ │ │ mov r7, r5 │ │ │ │ mov r5, r4 │ │ │ │ mov r4, r8 │ │ │ │ mul.w r8, r0, r6 │ │ │ │ mov r1, r9 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mls r0, r5, r0, r8 │ │ │ │ cmp r7, r0 │ │ │ │ ite ge │ │ │ │ movge r2, #0 │ │ │ │ movlt r2, #1 │ │ │ │ cmp r4, r0 │ │ │ │ it le │ │ │ │ movle r2, #0 │ │ │ │ cmp r2, #0 │ │ │ │ - bne.n 39640 │ │ │ │ + bne.n 3c878 │ │ │ │ + cmp r7, r0 │ │ │ │ mov r4, r5 │ │ │ │ mov r5, r7 │ │ │ │ - cmp r5, r0 │ │ │ │ ldr r7, [sp, #0] │ │ │ │ - bne.n 3961c │ │ │ │ - mov r9, r5 │ │ │ │ + bne.n 3c854 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ + mov r9, r5 │ │ │ │ mov r5, r4 │ │ │ │ mov r6, r9 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ - subs r3, r5, r6 │ │ │ │ - ldr.w r8, [sp, #20] │ │ │ │ - cmp r2, #1 │ │ │ │ str r7, [sp, #44] @ 0x2c │ │ │ │ - bne.w 3950e │ │ │ │ + ldrd r4, r8, [sp, #16] │ │ │ │ + sub.w r3, r5, r6 │ │ │ │ + cmp r2, #1 │ │ │ │ + bne.w 3c748 │ │ │ │ add.w r2, r8, r6, lsl #3 │ │ │ │ mov r9, r3 │ │ │ │ mov r7, r6 │ │ │ │ ldrd r0, r1, [r2] │ │ │ │ ldr r2, [sp, #32] │ │ │ │ strd r0, r1, [r2] │ │ │ │ add.w r2, r8, r3, lsl #3 │ │ │ │ ldrd r0, r1, [r2] │ │ │ │ - strd r0, r1, [r4] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ + strd r0, r1, [r4] │ │ │ │ cmp r2, #1 │ │ │ │ - bne.w 398e4 │ │ │ │ + bne.w 3cb36 │ │ │ │ mov r2, r5 │ │ │ │ - str r4, [sp, #16] │ │ │ │ mov r5, fp │ │ │ │ - ldr r4, [sp, #36] @ 0x24 │ │ │ │ - mov fp, r2 │ │ │ │ str r3, [sp, #0] │ │ │ │ - b.n 396e2 │ │ │ │ + mov fp, r2 │ │ │ │ + str r4, [sp, #16] │ │ │ │ + ldr r4, [sp, #36] @ 0x24 │ │ │ │ + b.n 3c91a │ │ │ │ ldr r3, [sp, #0] │ │ │ │ cmp r3, r0 │ │ │ │ - beq.w 39844 │ │ │ │ + beq.w 3ca8e │ │ │ │ add.w ip, r8, r0, lsl #3 │ │ │ │ add.w r7, r8, r7, lsl #3 │ │ │ │ add.w r9, r8, r9, lsl #3 │ │ │ │ vldr d7, [ip] │ │ │ │ vstr d7, [r7] │ │ │ │ add.w r7, r8, r1, lsl #3 │ │ │ │ vldr d7, [r7] │ │ │ │ mov r7, r0 │ │ │ │ vstr d7, [r9] │ │ │ │ mov r9, r1 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r0, r7 │ │ │ │ - bl 95b80 │ │ │ │ + add.w r4, r4, #2 │ │ │ │ + bl 9d2c0 │ │ │ │ cmp r5, r7 │ │ │ │ mls r0, fp, r0, r7 │ │ │ │ - add.w r4, r4, #2 │ │ │ │ itt gt │ │ │ │ movgt r3, #1 │ │ │ │ strbgt.w r3, [sl, r7] │ │ │ │ cmp r5, r9 │ │ │ │ sub.w r1, fp, r0 │ │ │ │ itt gt │ │ │ │ movgt r3, #1 │ │ │ │ strbgt.w r3, [sl, r9] │ │ │ │ cmp r6, r0 │ │ │ │ - bne.n 396b6 │ │ │ │ - mov r3, fp │ │ │ │ + bne.n 3c8ee │ │ │ │ str r4, [sp, #36] @ 0x24 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ + mov r3, fp │ │ │ │ mov fp, r5 │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ mov r5, r3 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ add.w r7, r8, r7, lsl #3 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ add.w r9, r8, r9, lsl #3 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ ldrd r0, r1, [r3] │ │ │ │ - strd r0, r1, [r7] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ + strd r0, r1, [r7] │ │ │ │ ldrd r0, r1, [r4] │ │ │ │ cmp r3, r2 │ │ │ │ strd r0, r1, [r9] │ │ │ │ - bgt.w 395f2 │ │ │ │ + bgt.w 3c82c │ │ │ │ ldr r4, [sp, #52] @ 0x34 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b5bc │ │ │ │ - mul.w r1, r6, r2 │ │ │ │ ldr.w r9, [sp, #24] │ │ │ │ + mul.w r1, r6, r2 │ │ │ │ mov r7, r2 │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ - mov r2, r9 │ │ │ │ str r3, [sp, #0] │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ add.w r1, r8, r1, lsl #3 │ │ │ │ + mov r2, r9 │ │ │ │ blx af48 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ mov r2, r9 │ │ │ │ mov r0, r4 │ │ │ │ mul.w r1, r3, r7 │ │ │ │ add.w r1, r8, r1, lsl #3 │ │ │ │ blx af48 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ strd sl, r6, [sp, #16] │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ - mov r9, r3 │ │ │ │ ldr.w sl, [sp, #36] @ 0x24 │ │ │ │ - mov r4, r7 │ │ │ │ + mov r9, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - b.n 397c4 │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ + mov r4, r7 │ │ │ │ + b.n 3ca0e │ │ │ │ ldr r2, [sp, #28] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 3982e │ │ │ │ - mul.w r1, r3, r4 │ │ │ │ - str r3, [sp, #0] │ │ │ │ + beq.n 3ca7a │ │ │ │ mul.w r0, r6, r4 │ │ │ │ ldr r6, [sp, #24] │ │ │ │ + mul.w r1, r3, r4 │ │ │ │ + str r3, [sp, #0] │ │ │ │ + add.w r0, r8, r0, lsl #3 │ │ │ │ add.w r1, r8, r1, lsl #3 │ │ │ │ mov r2, r6 │ │ │ │ - add.w r0, r8, r0, lsl #3 │ │ │ │ blx af48 │ │ │ │ mul.w r0, r9, r4 │ │ │ │ - mul.w r1, r7, r4 │ │ │ │ mov r2, r6 │ │ │ │ mov r9, r7 │ │ │ │ + mul.w r1, r7, r4 │ │ │ │ add.w r0, r8, r0, lsl #3 │ │ │ │ add.w r1, r8, r1, lsl #3 │ │ │ │ blx af48 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ mov r6, r3 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ + ldrd r3, r1, [sp, #4] │ │ │ │ mov r0, r6 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - add.w sl, sl, #2 │ │ │ │ mul.w r7, r6, r3 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ cmp fp, r6 │ │ │ │ mls r3, r5, r0, r7 │ │ │ │ - it gt │ │ │ │ - movgt r1, #1 │ │ │ │ sub.w r7, r5, r3 │ │ │ │ - itt gt │ │ │ │ - ldrgt r2, [sp, #16] │ │ │ │ - strbgt r1, [r2, r6] │ │ │ │ + ble.n 3ca30 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + mov.w r1, #1 │ │ │ │ + strb r1, [r2, r6] │ │ │ │ cmp fp, r9 │ │ │ │ - ittt gt │ │ │ │ - movgt r1, #1 │ │ │ │ - ldrgt r2, [sp, #16] │ │ │ │ - strbgt.w r1, [r2, r9] │ │ │ │ + ble.n 3ca3e │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + mov.w r1, #1 │ │ │ │ + strb.w r1, [r2, r9] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ + add.w sl, sl, #2 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 39788 │ │ │ │ + bne.n 3c9d2 │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ mov r2, r6 │ │ │ │ str.w sl, [sp, #36] @ 0x24 │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ ldr.w sl, [sp, #16] │ │ │ │ ldr r6, [sp, #20] │ │ │ │ - ldr r7, [sp, #40] @ 0x28 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ + ldr r7, [sp, #40] @ 0x28 │ │ │ │ mul.w r0, r2, r7 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ add.w r0, r8, r0, lsl #3 │ │ │ │ blx af48 │ │ │ │ mul.w r0, r9, r7 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ mov r1, r4 │ │ │ │ add.w r0, r8, r0, lsl #3 │ │ │ │ blx af48 │ │ │ │ - b.n 395e8 │ │ │ │ + b.n 3c822 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ mov r2, r6 │ │ │ │ + ldr r6, [sp, #20] │ │ │ │ ldr r4, [sp, #48] @ 0x30 │ │ │ │ - str.w sl, [sp, #36] @ 0x24 │ │ │ │ - str r4, [sp, #32] │ │ │ │ + strd r4, sl, [sp, #32] │ │ │ │ mov r4, r1 │ │ │ │ ldr.w sl, [sp, #16] │ │ │ │ - ldr r6, [sp, #20] │ │ │ │ - b.n 3980a │ │ │ │ + b.n 3ca56 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov r3, fp │ │ │ │ - str r4, [sp, #36] @ 0x24 │ │ │ │ mov fp, r5 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ + str r4, [sp, #36] @ 0x24 │ │ │ │ mov r5, r3 │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ str r4, [sp, #32] │ │ │ │ mov r4, r2 │ │ │ │ - b.n 39718 │ │ │ │ + b.n 3c950 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ str r4, [sp, #36] @ 0x24 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ str r4, [sp, #32] │ │ │ │ mov r4, r2 │ │ │ │ - b.n 395be │ │ │ │ + b.n 3c7f8 │ │ │ │ str r6, [sp, #0] │ │ │ │ mov r6, r5 │ │ │ │ - strd r3, r4, [sp, #16] │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ - b.n 398a8 │ │ │ │ + strd r3, r4, [sp, #16] │ │ │ │ + b.n 3caf4 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, r1 │ │ │ │ - beq.n 39972 │ │ │ │ + beq.w 3cbc6 │ │ │ │ add.w r4, r8, r1, lsl #4 │ │ │ │ add.w r7, r8, r7, lsl #4 │ │ │ │ add.w r9, r8, r9, lsl #4 │ │ │ │ vldr d7, [r4] │ │ │ │ vstr d7, [r7] │ │ │ │ vldr d7, [r4, #8] │ │ │ │ add.w r4, r8, r0, lsl #4 │ │ │ │ vstr d7, [r7, #8] │ │ │ │ mov r7, r1 │ │ │ │ vldr d7, [r4] │ │ │ │ vstr d7, [r9] │ │ │ │ vldr d7, [r4, #8] │ │ │ │ vstr d7, [r9, #8] │ │ │ │ mov r9, r0 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ + ldrd r3, r1, [sp, #4] │ │ │ │ mov r0, r7 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - adds r5, #2 │ │ │ │ + add.w r5, r5, #2 │ │ │ │ mul.w r4, r7, r3 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ cmp fp, r7 │ │ │ │ - mls r1, r6, r0, r4 │ │ │ │ - itt gt │ │ │ │ + it gt │ │ │ │ movgt r3, #1 │ │ │ │ + mls r1, r6, r0, r4 │ │ │ │ + it gt │ │ │ │ strbgt.w r3, [sl, r7] │ │ │ │ cmp fp, r9 │ │ │ │ - sub.w r0, r6, r1 │ │ │ │ - itt gt │ │ │ │ + it gt │ │ │ │ movgt r3, #1 │ │ │ │ + sub.w r0, r6, r1 │ │ │ │ + it gt │ │ │ │ strbgt.w r3, [sl, r9] │ │ │ │ ldr r3, [sp, #0] │ │ │ │ cmp r3, r1 │ │ │ │ - bne.n 3986e │ │ │ │ + bne.n 3cab8 │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ str r5, [sp, #36] @ 0x24 │ │ │ │ mov r5, r6 │ │ │ │ - ldr r4, [sp, #20] │ │ │ │ ldr r6, [sp, #0] │ │ │ │ - b.n 395be │ │ │ │ + b.n 3c7f8 │ │ │ │ str.w sl, [sp] │ │ │ │ mov sl, fp │ │ │ │ - strd r3, r4, [sp, #16] │ │ │ │ mov fp, r5 │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ - b.n 3991e │ │ │ │ + strd r3, r4, [sp, #16] │ │ │ │ + b.n 3cb70 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, r1 │ │ │ │ - beq.n 3995e │ │ │ │ + beq.n 3cbb2 │ │ │ │ add.w r4, r8, r1, lsl #3 │ │ │ │ add.w r7, r8, r7, lsl #3 │ │ │ │ add.w r9, r8, r9, lsl #3 │ │ │ │ vldr d7, [r4] │ │ │ │ add.w r4, r8, r0, lsl #3 │ │ │ │ vstr d7, [r7] │ │ │ │ mov r7, r1 │ │ │ │ vldr d7, [r4] │ │ │ │ vstr d7, [r9] │ │ │ │ mov r9, r0 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ + ldrd r3, r1, [sp, #4] │ │ │ │ mov r0, r7 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - adds r5, #2 │ │ │ │ mul.w r4, r7, r3 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ cmp sl, r7 │ │ │ │ mls r1, fp, r0, r4 │ │ │ │ sub.w r0, fp, r1 │ │ │ │ - ittt gt │ │ │ │ - ldrgt r3, [sp, #0] │ │ │ │ - ldrgt r2, [sp, #40] @ 0x28 │ │ │ │ - strbgt r2, [r3, r7] │ │ │ │ + ble.n 3cb90 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + strb r2, [r3, r7] │ │ │ │ cmp sl, r9 │ │ │ │ - ittt gt │ │ │ │ - ldrgt r3, [sp, #0] │ │ │ │ - ldrgt r2, [sp, #40] @ 0x28 │ │ │ │ - strbgt.w r2, [r3, r9] │ │ │ │ + ble.n 3cb9c │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + strb.w r2, [r3, r9] │ │ │ │ cmp r6, r1 │ │ │ │ - bne.n 398f4 │ │ │ │ + add.w r5, r5, #2 │ │ │ │ + bne.n 3cb46 │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ str r5, [sp, #36] @ 0x24 │ │ │ │ mov r5, fp │ │ │ │ - ldr r4, [sp, #20] │ │ │ │ mov fp, sl │ │ │ │ ldr.w sl, [sp] │ │ │ │ - b.n 39718 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + b.n 3c950 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ - str r5, [sp, #36] @ 0x24 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + strd r4, r5, [sp, #32] │ │ │ │ mov r5, fp │ │ │ │ - str r4, [sp, #32] │ │ │ │ mov fp, sl │ │ │ │ - mov r4, r2 │ │ │ │ ldr.w sl, [sp] │ │ │ │ - b.n 39718 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + mov r4, r2 │ │ │ │ + b.n 3c950 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ - str r5, [sp, #36] @ 0x24 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + strd r4, r5, [sp, #32] │ │ │ │ mov r5, r6 │ │ │ │ - str r4, [sp, #32] │ │ │ │ - mov r4, r2 │ │ │ │ ldr r6, [sp, #0] │ │ │ │ - b.n 395be │ │ │ │ + mov r4, r2 │ │ │ │ + b.n 3c7f8 │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ - ldr.w r9, [r0, #88] @ 0x58 │ │ │ │ ldrd r7, r5, [r0, #80] @ 0x50 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #12 │ │ │ │ - ldrd sl, r0, [r0, #72] @ 0x48 │ │ │ │ - mov r4, r1 │ │ │ │ + ldr.w r9, [r0, #88] @ 0x58 │ │ │ │ + ldr.w sl, [r0, #72] @ 0x48 │ │ │ │ str r5, [sp, #4] │ │ │ │ mul.w r5, r5, r7 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + ldr r0, [r0, #76] @ 0x4c │ │ │ │ + mul.w r5, r9, r5 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ blx b46c │ │ │ │ cmp r7, #1 │ │ │ │ - mul.w r5, r9, r5 │ │ │ │ - mov r6, r0 │ │ │ │ mul.w r5, sl, r5 │ │ │ │ - ble.n 39a30 │ │ │ │ + mov r6, r0 │ │ │ │ + ble.n 3ccb0 │ │ │ │ ldr.w r0, [r8, #100] @ 0x64 │ │ │ │ cmp.w r9, #0 │ │ │ │ ldr.w sl, [r0, #56] @ 0x38 │ │ │ │ - ble.n 39a54 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + ble.n 3ccd6 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ mov r7, r4 │ │ │ │ mov.w fp, #0 │ │ │ │ - b.n 399d0 │ │ │ │ + b.n 3cc3a │ │ │ │ ldr.w r0, [r8, #100] @ 0x64 │ │ │ │ mov r1, r7 │ │ │ │ mov r2, r6 │ │ │ │ blx sl │ │ │ │ add.w fp, fp, #1 │ │ │ │ mov r0, r7 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r6 │ │ │ │ - add r7, r5 │ │ │ │ blx af48 │ │ │ │ cmp r9, fp │ │ │ │ - bne.n 399cc │ │ │ │ + add r7, r5 │ │ │ │ + bne.n 3cc36 │ │ │ │ ldr.w r0, [r8, #104] @ 0x68 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #1 │ │ │ │ - ble.n 39a24 │ │ │ │ + ble.n 3cc92 │ │ │ │ ldr.w r0, [r8, #108] @ 0x6c │ │ │ │ ldr.w sl, [r0, #56] @ 0x38 │ │ │ │ - movs r7, #0 │ │ │ │ - b.n 39a0c │ │ │ │ + mov.w r7, #0 │ │ │ │ + b.n 3cc78 │ │ │ │ ldr.w r0, [r8, #108] @ 0x6c │ │ │ │ mov r1, r4 │ │ │ │ mov r2, r6 │ │ │ │ blx sl │ │ │ │ - adds r7, #1 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ mov r0, r4 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r6 │ │ │ │ - add r4, r5 │ │ │ │ blx af48 │ │ │ │ cmp r9, r7 │ │ │ │ - bne.n 39a08 │ │ │ │ + add r4, r5 │ │ │ │ + bne.n 3cc74 │ │ │ │ mov r0, r6 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b5bc │ │ │ │ ldr.w r0, [r8, #104] @ 0x68 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #1 │ │ │ │ - ble.n 39a24 │ │ │ │ + ble.n 3cc92 │ │ │ │ ldr.w r0, [r8, #108] @ 0x6c │ │ │ │ cmp.w r9, #0 │ │ │ │ ldr.w sl, [r0, #56] @ 0x38 │ │ │ │ - ble.n 39a24 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - b.n 39a04 │ │ │ │ + ble.n 3cc92 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + b.n 3cc6e │ │ │ │ ldr.w r0, [r8, #104] @ 0x68 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ - b.n 39a24 │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + b.n 3cc92 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + ldr r5, [r0, #72] @ 0x48 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r1 │ │ │ │ + ldrd r7, r4, [r0, #92] @ 0x5c │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + ldrd r3, r9, [r0, #64] @ 0x40 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov fp, r0 │ │ │ │ - ldr r3, [r0, #64] @ 0x40 │ │ │ │ - ldr.w r9, [r0, #68] @ 0x44 │ │ │ │ sub sp, #28 │ │ │ │ - ldrd r7, r4, [r0, #92] @ 0x5c │ │ │ │ - mov r8, r1 │ │ │ │ - ldr r5, [r0, #72] @ 0x48 │ │ │ │ ldr r0, [r0, #76] @ 0x4c │ │ │ │ str r3, [sp, #4] │ │ │ │ str r5, [sp, #12] │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ blx b46c │ │ │ │ cmp r9, r4 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ble.n 39b12 │ │ │ │ - mul.w r6, r5, r4 │ │ │ │ + ble.n 3cdbe │ │ │ │ mov r2, r0 │ │ │ │ ldr.w r0, [fp, #100] @ 0x64 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ + mul.w r6, r5, r4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ add.w r1, r8, r6 │ │ │ │ blx r3 │ │ │ │ cmp r7, #0 │ │ │ │ - ble.w 39be6 │ │ │ │ + ble.w 3ce98 │ │ │ │ mul.w r3, r5, r9 │ │ │ │ - str r4, [sp, #20] │ │ │ │ - str r3, [sp, #16] │ │ │ │ - mov r4, r6 │ │ │ │ - mov r2, r3 │ │ │ │ mov sl, r8 │ │ │ │ + mov.w r5, #0 │ │ │ │ + mov r2, r3 │ │ │ │ mov r3, r8 │ │ │ │ - movs r5, #0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + strd r2, r4, [sp, #16] │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + mov r4, r6 │ │ │ │ mov r6, r2 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r3 │ │ │ │ mov r2, r4 │ │ │ │ - adds r5, #1 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ blx ae74 │ │ │ │ mov r3, r0 │ │ │ │ + cmp r7, r5 │ │ │ │ add r3, r4 │ │ │ │ add sl, r6 │ │ │ │ - cmp r7, r5 │ │ │ │ - bne.n 39abc │ │ │ │ + bne.n 3cd52 │ │ │ │ ldr.w r0, [fp, #104] @ 0x68 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, r8 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, r7 │ │ │ │ - bgt.n 39b2c │ │ │ │ + bgt.n 3cdd8 │ │ │ │ + ldrd r3, r1, [sp, #4] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ mul.w r3, r2, r3 │ │ │ │ sub.w r2, r9, r4 │ │ │ │ mul.w r0, r4, r3 │ │ │ │ mul.w r2, r3, r2 │ │ │ │ add.w r0, r8, r0, lsl #3 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ blx af48 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b5bc │ │ │ │ ldr.w r0, [fp, #104] @ 0x68 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, r7 │ │ │ │ - ble.n 39b06 │ │ │ │ + ble.n 3cda0 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mul.w r3, r3, r9 │ │ │ │ str r3, [sp, #16] │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + ldrd r2, r3, [sp, #8] │ │ │ │ mul.w r5, r3, r7 │ │ │ │ sub.w r3, r9, r4 │ │ │ │ mul.w r3, r5, r3 │ │ │ │ add.w r0, r2, r3, lsl #3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ str r0, [sp, #20] │ │ │ │ - subs r2, r3, r7 │ │ │ │ + sub.w r2, r3, r7 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mul.w r2, r3, r2 │ │ │ │ mul.w r1, r3, r7 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ add.w r1, r8, r1, lsl #3 │ │ │ │ blx af48 │ │ │ │ subs.w sl, r4, #1 │ │ │ │ - bmi.n 39bfc │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - lsls r6, r5, #3 │ │ │ │ + bmi.n 3ceae │ │ │ │ ldr r3, [sp, #4] │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ mul.w r5, sl, r5 │ │ │ │ str r4, [sp, #16] │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ add.w r5, r8, r5, lsl #3 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ - negs r2, r6 │ │ │ │ - lsls r7, r3, #3 │ │ │ │ + rsb r2, r6, #0 │ │ │ │ + mov.w r7, r3, lsl #3 │ │ │ │ mul.w r3, sl, r3 │ │ │ │ mov r4, r7 │ │ │ │ mov r7, r2 │ │ │ │ add.w r3, r8, r3, lsl #3 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, r4 │ │ │ │ add.w sl, sl, #4294967295 @ 0xffffffff │ │ │ │ blx ae74 │ │ │ │ - add r5, r7 │ │ │ │ - subs r3, r0, r4 │ │ │ │ cmp.w sl, #4294967295 @ 0xffffffff │ │ │ │ - bne.n 39b84 │ │ │ │ + sub.w r3, r0, r4 │ │ │ │ + add r5, r7 │ │ │ │ + bne.n 3ce3a │ │ │ │ ldr r4, [sp, #16] │ │ │ │ - ldr.w r0, [fp, #108] @ 0x6c │ │ │ │ add.w r2, r8, r6 │ │ │ │ + ldr.w r0, [fp, #108] @ 0x6c │ │ │ │ ldr r1, [sp, #20] │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ cmp r9, r4 │ │ │ │ - ble.n 39b06 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ + ble.n 3cda0 │ │ │ │ + ldrd r3, r7, [sp, #4] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ mul.w r3, r2, r3 │ │ │ │ - lsls r5, r3, #3 │ │ │ │ + mov.w r5, r3, lsl #3 │ │ │ │ mul.w r3, r4, r3 │ │ │ │ add.w r3, r8, r3, lsl #3 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r3 │ │ │ │ mov r2, r6 │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ blx af48 │ │ │ │ mov r3, r0 │ │ │ │ + cmp r9, r4 │ │ │ │ add r3, r5 │ │ │ │ add r7, r6 │ │ │ │ - cmp r9, r4 │ │ │ │ - bne.n 39bc4 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b.w b5bc │ │ │ │ + bne.n 3ce7e │ │ │ │ + b.n 3cda0 │ │ │ │ ldr.w r0, [fp, #104] @ 0x68 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, r7 │ │ │ │ - ble.w 39ae6 │ │ │ │ - b.n 39b24 │ │ │ │ - lsls r6, r5, #3 │ │ │ │ - b.n 39b9e │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ble.w 3cd7e │ │ │ │ + b.n 3cdd0 │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ + b.n 3ce56 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r2 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov sl, r0 │ │ │ │ - ldr r5, [r2, #88] @ 0x58 │ │ │ │ - ldrd r7, r9, [r2, #80] @ 0x50 │ │ │ │ - sub sp, #44 @ 0x2c │ │ │ │ ldrd r8, r0, [r2, #72] @ 0x48 │ │ │ │ - mov r4, r2 │ │ │ │ - mul.w r6, r9, r7 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #44 @ 0x2c │ │ │ │ + ldrd r7, r9, [r2, #80] @ 0x50 │ │ │ │ str r1, [sp, #28] │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + ldr r5, [r2, #88] @ 0x58 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ blx b46c │ │ │ │ + mul.w r6, r9, r7 │ │ │ │ cmp r7, #1 │ │ │ │ mul.w r3, r5, r6 │ │ │ │ - str r0, [sp, #32] │ │ │ │ mul.w r6, r8, r6 │ │ │ │ mul.w r3, r8, r3 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ - ble.n 39c9a │ │ │ │ - mul.w r1, r5, r9 │ │ │ │ - mov fp, r0 │ │ │ │ + strd r0, r3, [sp, #32] │ │ │ │ + ble.n 3cf64 │ │ │ │ mul.w r2, r8, r9 │ │ │ │ - movs r3, #1 │ │ │ │ - strd r6, r2, [sp, #4] │ │ │ │ + mov.w r3, #1 │ │ │ │ + mov fp, r0 │ │ │ │ + mul.w r1, r5, r9 │ │ │ │ mov r0, r7 │ │ │ │ - strd r3, r3, [sp, #12] │ │ │ │ - mov r3, r5 │ │ │ │ + strd r2, r6, [sp] │ │ │ │ mul.w r1, r8, r1 │ │ │ │ - str r2, [sp, #0] │ │ │ │ + strd r2, r3, [sp, #8] │ │ │ │ + str r3, [sp, #16] │ │ │ │ + mov r3, r5 │ │ │ │ blx b128 │ │ │ │ ldr.w r1, [sl, #12] │ │ │ │ mov r2, fp │ │ │ │ blx b264 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ blx b8b0 │ │ │ │ str r0, [r4, #100] @ 0x64 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 39d52 │ │ │ │ + beq.n 3d01e │ │ │ │ add.w r3, r4, #8 │ │ │ │ add.w r1, r0, #8 │ │ │ │ mov r2, r3 │ │ │ │ mov r0, r5 │ │ │ │ blx b220 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ vldr d6, [r4, #32] │ │ │ │ mul.w r3, r3, r5 │ │ │ │ - lsls r3, r3, #1 │ │ │ │ + mov.w r3, r3, lsl #1 │ │ │ │ vmov s15, r3 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d6, [r4, #32] │ │ │ │ mul.w r7, r5, r7 │ │ │ │ + mov.w fp, #1 │ │ │ │ mov r3, r5 │ │ │ │ mov r2, r6 │ │ │ │ - mov.w fp, #1 │ │ │ │ mov r0, r5 │ │ │ │ - strd fp, fp, [sp, #12] │ │ │ │ - str r6, [sp, #0] │ │ │ │ + strd r6, fp, [sp, #8] │ │ │ │ mul.w r1, r9, r7 │ │ │ │ + str.w fp, [sp, #16] │ │ │ │ mul.w r1, r8, r1 │ │ │ │ - strd r1, r6, [sp, #4] │ │ │ │ + strd r6, r1, [sp] │ │ │ │ blx b128 │ │ │ │ ldr.w r2, [sl, #12] │ │ │ │ mov r1, r2 │ │ │ │ blx b264 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ blx b8b0 │ │ │ │ str r0, [r4, #104] @ 0x68 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 39d52 │ │ │ │ + beq.n 3d01e │ │ │ │ add.w r6, r4, #8 │ │ │ │ - adds r0, #8 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ mov r1, r6 │ │ │ │ blx b358 │ │ │ │ cmp r9, fp │ │ │ │ - ble.n 39d44 │ │ │ │ + ble.n 3d012 │ │ │ │ mul.w r3, r8, r7 │ │ │ │ mov r2, r8 │ │ │ │ + mov r0, r7 │ │ │ │ mul.w r1, r8, r9 │ │ │ │ strd r8, r3, [sp] │ │ │ │ - mov r0, r7 │ │ │ │ mov r3, r9 │ │ │ │ - strd fp, fp, [sp, #12] │ │ │ │ - str.w r8, [sp, #8] │ │ │ │ + strd r8, fp, [sp, #8] │ │ │ │ + str.w fp, [sp, #16] │ │ │ │ blx b128 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ ldr.w r1, [sl, #12] │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ blx b264 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ blx b8b0 │ │ │ │ str r0, [r4, #108] @ 0x6c │ │ │ │ - cbz r0, 39d52 │ │ │ │ + cbz r0, 3d01e │ │ │ │ add.w r1, r0, #8 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx af20 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ vldr d6, [r4, #32] │ │ │ │ mul.w r5, r3, r5 │ │ │ │ lsl.w r5, r5, fp │ │ │ │ vmov s15, r5 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d6, [r4, #32] │ │ │ │ ldr r0, [sp, #32] │ │ │ │ blx b5c0 │ │ │ │ - movs r0, #1 │ │ │ │ - add sp, #44 @ 0x2c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + mov.w r0, #1 │ │ │ │ + b.n 3d028 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ blx b5c0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #44 @ 0x2c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r4, r3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r6, r2 │ │ │ │ + mov.w r2, r2, lsl #1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov.w sl, r3, lsl #1 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ - mov r5, r2 │ │ │ │ - movs r2, #12 │ │ │ │ - mov r6, r0 │ │ │ │ - sub sp, #12 │ │ │ │ - mla r0, r2, r5, r3 │ │ │ │ - ldr r7, [r0, #4] │ │ │ │ - mla r0, r2, r4, r3 │ │ │ │ - ldr.w r8, [r0, #4] │ │ │ │ - ldr r0, [r3, #0] │ │ │ │ - cmp r0, #2 │ │ │ │ - ittee eq │ │ │ │ - moveq.w sl, #1 │ │ │ │ - moveq r9, sl │ │ │ │ - ldrne r0, [sp, #48] @ 0x30 │ │ │ │ - mlane r3, r2, r0, r3 │ │ │ │ - mov.w r2, #0 │ │ │ │ - it ne │ │ │ │ - ldrdne r9, sl, [r3, #4] │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ - str r2, [r3, #0] │ │ │ │ - ldr.w r1, [r1, #164] @ 0xa4 │ │ │ │ - ubfx r1, r1, #3, #1 │ │ │ │ - eor.w r1, r1, #1 │ │ │ │ - cmp r7, r8 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #20 │ │ │ │ + mov fp, r0 │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ + str r2, [sp, #8] │ │ │ │ + add r2, r6 │ │ │ │ + add.w r2, r3, r2, lsl #2 │ │ │ │ + ldr.w r8, [r2, #4] │ │ │ │ + add.w r2, sl, r5 │ │ │ │ + add.w r2, r3, r2, lsl #2 │ │ │ │ + ldr.w r9, [r2, #4] │ │ │ │ + ldr r2, [r3, #0] │ │ │ │ + cmp r2, #2 │ │ │ │ + beq.n 3d0d2 │ │ │ │ + add.w r0, r0, r0, lsl #1 │ │ │ │ + add.w r3, r3, r0, lsl #2 │ │ │ │ + ldrd r2, r7, [r3, #4] │ │ │ │ + str r2, [sp, #4] │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ + mov.w r0, #0 │ │ │ │ + str r0, [r2, #0] │ │ │ │ + ldr.w r2, [r1, #164] @ 0xa4 │ │ │ │ + ubfx r2, r2, #3, #1 │ │ │ │ + eor.w r2, r2, #1 │ │ │ │ + cmp r8, r9 │ │ │ │ ite eq │ │ │ │ - moveq r1, #0 │ │ │ │ - andne.w r1, r1, #1 │ │ │ │ - cbnz r1, 39dc2 │ │ │ │ - mov.w sl, #0 │ │ │ │ - mov r0, sl │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - mov r1, r8 │ │ │ │ + moveq r2, #0 │ │ │ │ + andne.w r2, r2, #1 │ │ │ │ + cbnz r2, 3d0da │ │ │ │ + mov.w r7, #0 │ │ │ │ mov r0, r7 │ │ │ │ - sub.w fp, r7, r8 │ │ │ │ + add sp, #20 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r7, #1 │ │ │ │ + str r7, [sp, #4] │ │ │ │ + b.n 3d094 │ │ │ │ + mov r1, r9 │ │ │ │ + mov r0, r8 │ │ │ │ blx ae94 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - mov r0, fp │ │ │ │ + mov r2, r0 │ │ │ │ + sub.w r4, r8, r9 │ │ │ │ + mov r0, r4 │ │ │ │ + str r2, [sp, #12] │ │ │ │ blx b450 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ add.w r0, r0, r0, lsl #3 │ │ │ │ - cmp r3, r0 │ │ │ │ - blt.n 39e2a │ │ │ │ - cmp.w sl, #1 │ │ │ │ - bne.n 39db6 │ │ │ │ - movs r2, #12 │ │ │ │ - ldr r3, [r6, #8] │ │ │ │ - adds r3, #4 │ │ │ │ - mul.w r4, r2, r4 │ │ │ │ - adds r6, r3, r4 │ │ │ │ - ldr r1, [r6, #4] │ │ │ │ - cmp r1, r9 │ │ │ │ - bne.n 39db6 │ │ │ │ - mul.w r5, r2, r5 │ │ │ │ - adds r2, r3, r5 │ │ │ │ - ldr r1, [r2, #8] │ │ │ │ - cmp r1, r9 │ │ │ │ - bne.n 39db6 │ │ │ │ - ldr r7, [r3, r5] │ │ │ │ - ldr r4, [r3, r4] │ │ │ │ - ldr r5, [r2, #4] │ │ │ │ - cmp r7, r4 │ │ │ │ - beq.n 39e78 │ │ │ │ - mul.w r4, r4, r9 │ │ │ │ - cmp r5, r4 │ │ │ │ - bne.n 39db6 │ │ │ │ - mul.w r9, r7, r9 │ │ │ │ - ldr r3, [r6, #8] │ │ │ │ - sub.w sl, r3, r9 │ │ │ │ - clz sl, sl │ │ │ │ - mov.w sl, sl, lsr #5 │ │ │ │ - b.n 39dba │ │ │ │ - mov r1, r8 │ │ │ │ - mov r0, r7 │ │ │ │ + cmp r2, r0 │ │ │ │ + blt.n 3d158 │ │ │ │ + cmp r7, #1 │ │ │ │ + bne.n 3d0b4 │ │ │ │ + ldr.w r2, [fp, #8] │ │ │ │ + add sl, r5 │ │ │ │ + mov.w sl, sl, lsl #2 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + add.w r2, r2, #4 │ │ │ │ + add.w r4, r2, sl │ │ │ │ + ldr r1, [r4, #4] │ │ │ │ + cmp r1, r3 │ │ │ │ + bne.n 3d0b4 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + add r3, r6 │ │ │ │ + mov.w fp, r3, lsl #2 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + add.w r1, r2, fp │ │ │ │ + ldr r0, [r1, #8] │ │ │ │ + cmp r0, r3 │ │ │ │ + bne.n 3d0b4 │ │ │ │ + ldr.w r8, [r2, fp] │ │ │ │ + ldr.w r5, [r2, sl] │ │ │ │ + ldr r6, [r1, #4] │ │ │ │ + cmp r8, r5 │ │ │ │ + beq.n 3d1ac │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + mul.w r5, r3, r5 │ │ │ │ + cmp r6, r5 │ │ │ │ + bne.n 3d0b4 │ │ │ │ + ldr r7, [r4, #8] │ │ │ │ + mul.w r2, r8, r3 │ │ │ │ + sub.w r7, r7, r2 │ │ │ │ + clz r7, r7 │ │ │ │ + mov.w r7, r7, lsr #5 │ │ │ │ + b.n 3d0b8 │ │ │ │ + mov r1, r9 │ │ │ │ + mov r0, r8 │ │ │ │ blx b7cc │ │ │ │ - str r0, [sp, #4] │ │ │ │ - mov r0, fp │ │ │ │ + mov r2, r0 │ │ │ │ + mov r0, r4 │ │ │ │ + str r2, [sp, #12] │ │ │ │ blx b450 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ - mul.w r3, r0, r3 │ │ │ │ - mul.w r3, r9, r3 │ │ │ │ - cmp.w r3, #65536 @ 0x10000 │ │ │ │ - ble.n 39de0 │ │ │ │ - mov r1, r8 │ │ │ │ - mov r3, r7 │ │ │ │ - mov fp, r1 │ │ │ │ - mov r0, r3 │ │ │ │ - bl 95e14 │ │ │ │ - mov r3, fp │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ + mul.w r2, r0, r2 │ │ │ │ + mul.w r2, r3, r2 │ │ │ │ + cmp.w r2, #65536 @ 0x10000 │ │ │ │ + ble.n 3d0fa │ │ │ │ + mov r4, r9 │ │ │ │ + mov r2, r8 │ │ │ │ + mov r1, r4 │ │ │ │ + mov r0, r2 │ │ │ │ + bl 9d554 │ │ │ │ + mov r2, r4 │ │ │ │ + mov r4, r1 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 39e4e │ │ │ │ - mov r1, r8 │ │ │ │ - mov r0, r7 │ │ │ │ - str.w fp, [sp, #4] │ │ │ │ + bne.n 3d180 │ │ │ │ + mov r1, r9 │ │ │ │ + mov r0, r8 │ │ │ │ + str r2, [sp, #12] │ │ │ │ blx b7cc │ │ │ │ mov r1, r0 │ │ │ │ - movs r0, #9 │ │ │ │ + mov.w r0, #9 │ │ │ │ blx b7cc │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - cmp r0, r3 │ │ │ │ - bgt.n 39de0 │ │ │ │ - b.n 39db6 │ │ │ │ - ldr r3, [r6, #8] │ │ │ │ - cmp r5, r7 │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ + cmp r0, r2 │ │ │ │ + bgt.n 3d0fa │ │ │ │ + b.n 3d0b4 │ │ │ │ + ldr r2, [r4, #8] │ │ │ │ + cmp r6, r8 │ │ │ │ it ge │ │ │ │ - cmpge r3, r5 │ │ │ │ - bne.n 39e0e │ │ │ │ - mov r1, r9 │ │ │ │ - mov r0, r5 │ │ │ │ - bl 95e14 │ │ │ │ + cmpge r2, r6 │ │ │ │ + bne.n 3d13a │ │ │ │ + mov r1, r3 │ │ │ │ + mov r0, r6 │ │ │ │ + bl 9d554 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.n 39dba │ │ │ │ - b.n 39e0e │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + beq.w 3d0b8 │ │ │ │ + b.n 3d13a │ │ │ │ + nop │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + ldrd r3, sl, [r2, #64] @ 0x40 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov fp, r2 │ │ │ │ - ldr r3, [r2, #64] @ 0x40 │ │ │ │ + ldr r2, [r2, #72] @ 0x48 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - ldrd sl, r2, [r2, #68] @ 0x44 │ │ │ │ - mov r5, r3 │ │ │ │ + sub.w r5, r3, sl │ │ │ │ strd r0, r1, [sp, #44] @ 0x2c │ │ │ │ - mov r0, r3 │ │ │ │ mov r1, sl │ │ │ │ - sub.w r5, r5, sl │ │ │ │ - str r3, [sp, #28] │ │ │ │ - str r2, [sp, #32] │ │ │ │ + mov r0, r3 │ │ │ │ + strd r3, r2, [sp, #28] │ │ │ │ blx ae94 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b450 │ │ │ │ add.w r0, r0, r0, lsl #3 │ │ │ │ cmp r4, r0 │ │ │ │ - blt.w 3a032 │ │ │ │ + blt.w 3d39c │ │ │ │ ldr r0, [sp, #28] │ │ │ │ mov r1, sl │ │ │ │ blx b7cc │ │ │ │ mov r7, r0 │ │ │ │ mov r8, r0 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + ldrd r2, r3, [sp, #28] │ │ │ │ sub.w r4, sl, r8 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ strd r7, r8, [fp, #92] @ 0x5c │ │ │ │ - subs r0, r2, r7 │ │ │ │ - str r0, [sp, #36] @ 0x24 │ │ │ │ mul.w r5, r3, r7 │ │ │ │ + sub.w r0, r2, r7 │ │ │ │ mul.w r9, r3, sl │ │ │ │ + str r0, [sp, #36] @ 0x24 │ │ │ │ mul.w r1, r5, r4 │ │ │ │ mla r0, r9, r0, r1 │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ str.w r0, [fp, #76] @ 0x4c │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ blx b46c │ │ │ │ ldr r2, [sp, #32] │ │ │ │ - mov r6, r0 │ │ │ │ cmp r8, sl │ │ │ │ + mov r6, r0 │ │ │ │ mul.w r3, r2, r8 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ - bge.n 39f4c │ │ │ │ - movs r3, #1 │ │ │ │ + bge.n 3d29a │ │ │ │ + mov.w r3, #1 │ │ │ │ mov r1, r9 │ │ │ │ - strd r3, r3, [sp, #12] │ │ │ │ + str r2, [sp, #0] │ │ │ │ mov r0, r7 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + str r2, [sp, #8] │ │ │ │ + strd r3, r3, [sp, #12] │ │ │ │ mov r3, r4 │ │ │ │ - strd r5, r2, [sp, #4] │ │ │ │ - str r2, [sp, #0] │ │ │ │ blx b128 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldrd r3, r2, [sp, #40] @ 0x28 │ │ │ │ ldr r1, [r2, #12] │ │ │ │ mov r2, r6 │ │ │ │ add.w r1, r1, r3, lsl #3 │ │ │ │ blx b264 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ blx b8b0 │ │ │ │ str.w r0, [fp, #100] @ 0x64 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3a024 │ │ │ │ + beq.n 3d37a │ │ │ │ add.w r1, fp, #8 │ │ │ │ - adds r0, #8 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ blx b358 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ + mov.w r3, #1 │ │ │ │ mov r0, r7 │ │ │ │ - strd r3, r3, [sp, #12] │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ + strd r2, r5, [sp] │ │ │ │ + strd r2, r3, [sp, #8] │ │ │ │ + str r3, [sp, #16] │ │ │ │ mov r3, r8 │ │ │ │ - strd r5, r2, [sp, #4] │ │ │ │ - str r2, [sp, #0] │ │ │ │ blx b128 │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [r1, #12] │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ mov r2, r1 │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ blx b264 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ blx b8b0 │ │ │ │ str.w r0, [fp, #104] @ 0x68 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3a024 │ │ │ │ + beq.n 3d37a │ │ │ │ add.w r1, fp, #8 │ │ │ │ - adds r0, #8 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ blx b358 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ cmp r0, r7 │ │ │ │ - ble.n 39fd8 │ │ │ │ + ble.n 3d32e │ │ │ │ ldr r2, [sp, #32] │ │ │ │ - movs r3, #1 │ │ │ │ - strd r3, r3, [sp, #12] │ │ │ │ - mov r3, r0 │ │ │ │ + mov.w r3, #1 │ │ │ │ mov r1, r9 │ │ │ │ - str r2, [sp, #8] │ │ │ │ + str r3, [sp, #16] │ │ │ │ + strd r2, r3, [sp, #8] │ │ │ │ + mov r3, r0 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ - strd r2, r3, [sp] │ │ │ │ + str r2, [sp, #0] │ │ │ │ + str r3, [sp, #4] │ │ │ │ mov r3, sl │ │ │ │ blx b128 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr r2, [r3, #12] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ add.w r2, r2, r5, lsl #3 │ │ │ │ add.w r1, r6, r3, lsl #3 │ │ │ │ blx b264 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ blx b8b0 │ │ │ │ str.w r0, [fp, #108] @ 0x6c │ │ │ │ - cbz r0, 3a024 │ │ │ │ + cbz r0, 3d37a │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ - adds r0, #8 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ blx b358 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r6 │ │ │ │ vldr d6, [fp, #32] │ │ │ │ cmp r3, r7 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ ite le │ │ │ │ @@ -59956,1150 +61567,1228 @@ │ │ │ │ addgt r2, #1 │ │ │ │ mul.w r8, r8, r7 │ │ │ │ mul.w r3, r3, sl │ │ │ │ mla r3, r8, r2, r3 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mla r3, r7, r4, r3 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ - lsls r3, r3, #1 │ │ │ │ + mov.w r3, r3, lsl #1 │ │ │ │ vmov s15, r3 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d6, [fp, #32] │ │ │ │ blx b5c0 │ │ │ │ - movs r0, #1 │ │ │ │ - add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + mov.w r0, #1 │ │ │ │ + b.n 3d384 │ │ │ │ mov r0, r6 │ │ │ │ blx b5c0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr r6, [sp, #28] │ │ │ │ mov r1, sl │ │ │ │ mov r0, r6 │ │ │ │ blx b7cc │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b450 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mul.w r3, r0, r4 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ cmp.w r3, #65536 @ 0x10000 │ │ │ │ - ble.w 39ec6 │ │ │ │ + ble.w 3d20c │ │ │ │ mov r0, sl │ │ │ │ mov r1, r6 │ │ │ │ mov r5, r1 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r5 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 3a05a │ │ │ │ - mov r4, r1 │ │ │ │ + bne.n 3d3c4 │ │ │ │ cmp.w sl, #0 │ │ │ │ - ble.n 3a0ea │ │ │ │ + mov r4, r1 │ │ │ │ + ble.n 3d454 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ sub.w r9, sl, #32 │ │ │ │ mov r4, sl │ │ │ │ mov r8, sl │ │ │ │ + strd sl, fp, [sp, #36] @ 0x24 │ │ │ │ mov r7, r3 │ │ │ │ sub.w r6, r3, #32 │ │ │ │ - strd sl, fp, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 3a0b4 │ │ │ │ + ble.n 3d41e │ │ │ │ mov sl, r3 │ │ │ │ mov r0, r4 │ │ │ │ mov fp, r6 │ │ │ │ mov r6, r4 │ │ │ │ mov r4, sl │ │ │ │ mov r1, r4 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r4 │ │ │ │ mov r4, r1 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 3a092 │ │ │ │ - mov r4, r6 │ │ │ │ + bne.n 3d3fc │ │ │ │ cmp r0, r5 │ │ │ │ + mov r4, r6 │ │ │ │ mov r6, fp │ │ │ │ mov fp, r0 │ │ │ │ - bgt.n 3a0ce │ │ │ │ + bgt.n 3d438 │ │ │ │ subs.w sl, sl, #1 │ │ │ │ - beq.n 3a0b4 │ │ │ │ + beq.n 3d41e │ │ │ │ cmp sl, r6 │ │ │ │ - bne.n 3a08a │ │ │ │ + bne.n 3d3f4 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ mov r1, r4 │ │ │ │ blx b7cc │ │ │ │ cmp r0, r5 │ │ │ │ - beq.n 3a0c8 │ │ │ │ + beq.n 3d432 │ │ │ │ subs r4, #1 │ │ │ │ - beq.n 3a0c8 │ │ │ │ + beq.n 3d432 │ │ │ │ cmp r4, r9 │ │ │ │ - bne.n 3a082 │ │ │ │ + bne.n 3d3ec │ │ │ │ ldrd sl, fp, [sp, #36] @ 0x24 │ │ │ │ - b.n 39ed2 │ │ │ │ + b.n 3d218 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sl │ │ │ │ blx b7cc │ │ │ │ cmp r0, fp │ │ │ │ - beq.n 3a0e2 │ │ │ │ + beq.n 3d44c │ │ │ │ mov r5, fp │ │ │ │ mov r8, r4 │ │ │ │ mov r7, sl │ │ │ │ - b.n 3a0aa │ │ │ │ + b.n 3d414 │ │ │ │ mov r5, fp │ │ │ │ mov r8, r4 │ │ │ │ mov r7, sl │ │ │ │ - b.n 3a0b4 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + b.n 3d41e │ │ │ │ + ldrd r7, r3, [sp, #28] │ │ │ │ mov r0, r1 │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ mov r8, sl │ │ │ │ - strd r7, sl, [fp, #92] @ 0x5c │ │ │ │ str.w r1, [fp, #76] @ 0x4c │ │ │ │ mul.w r9, r3, sl │ │ │ │ + strd r7, sl, [fp, #92] @ 0x5c │ │ │ │ mul.w r5, r3, r7 │ │ │ │ blx b46c │ │ │ │ - str.w r9, [sp, #40] @ 0x28 │ │ │ │ mov r6, r0 │ │ │ │ - str r4, [sp, #36] @ 0x24 │ │ │ │ + strd r4, r9, [sp, #36] @ 0x24 │ │ │ │ str r4, [sp, #52] @ 0x34 │ │ │ │ - b.n 39f4c │ │ │ │ + b.n 3d29a │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r3 │ │ │ │ - ldr r4, [r0, #8] │ │ │ │ - movs r3, #12 │ │ │ │ mov r6, r2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov.w r9, r3, lsl #1 │ │ │ │ + ldr.w sl, [r0, #8] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #20 │ │ │ │ - mov r7, r1 │ │ │ │ - mla r2, r3, r2, r4 │ │ │ │ - ldr.w r9, [r2, #4] │ │ │ │ - mla r2, r3, r5, r4 │ │ │ │ - ldr.w r8, [r2, #4] │ │ │ │ - ldr r2, [r4, #0] │ │ │ │ - cmp r2, #2 │ │ │ │ - beq.n 3a19a │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ - mla r3, r3, r2, r4 │ │ │ │ - ldr r2, [r3, #4] │ │ │ │ - ldr r3, [r3, #8] │ │ │ │ - str r2, [sp, #4] │ │ │ │ + mov.w fp, r2, lsl #1 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + str r1, [sp, #4] │ │ │ │ + add.w r1, fp, r2 │ │ │ │ + add.w r1, sl, r1, lsl #2 │ │ │ │ + ldr.w r8, [r1, #4] │ │ │ │ + add.w r1, r9, r5 │ │ │ │ + add.w r1, sl, r1, lsl #2 │ │ │ │ + ldr r7, [r1, #4] │ │ │ │ + ldr.w r1, [sl] │ │ │ │ + cmp r1, #2 │ │ │ │ + beq.n 3d534 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add.w r3, sl, r3, lsl #2 │ │ │ │ + ldrd r2, r3, [r3, #4] │ │ │ │ + str r2, [sp, #0] │ │ │ │ str r3, [sp, #12] │ │ │ │ - mov r3, r8 │ │ │ │ - mov fp, r9 │ │ │ │ - mov sl, r3 │ │ │ │ - mov r1, r3 │ │ │ │ - mov r0, fp │ │ │ │ - mov fp, sl │ │ │ │ - bl 95e14 │ │ │ │ - mov r3, r1 │ │ │ │ - cmp r1, #0 │ │ │ │ - bne.n 3a14c │ │ │ │ - str r1, [sp, #8] │ │ │ │ + mov r4, r7 │ │ │ │ mov r0, r8 │ │ │ │ - mov r1, sl │ │ │ │ - bl 95b80 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - mul.w r0, r9, r0 │ │ │ │ + mov r1, r4 │ │ │ │ + bl 9d554 │ │ │ │ + mov r0, r4 │ │ │ │ + mov r4, r1 │ │ │ │ + cmp r1, #0 │ │ │ │ + bne.n 3d4d8 │ │ │ │ + mov r3, r0 │ │ │ │ + mov r1, r0 │ │ │ │ + mov r0, r7 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + bl 9d2c0 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + mul.w r0, r8, r0 │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ mul.w r0, r3, r0 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ str r0, [r1, #0] │ │ │ │ - ldr.w r1, [r7, #164] @ 0xa4 │ │ │ │ - tst.w r1, #8 │ │ │ │ - bne.n 3a192 │ │ │ │ - cmp r9, r8 │ │ │ │ + ldr.w r1, [r3, #164] @ 0xa4 │ │ │ │ + lsls r3, r1, #28 │ │ │ │ + bmi.n 3d51a │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + cmp r8, r7 │ │ │ │ it ne │ │ │ │ - cmpne.w sl, #1 │ │ │ │ - ble.n 3a192 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - cmp r2, #1 │ │ │ │ - beq.n 3a1a2 │ │ │ │ - mov r0, r3 │ │ │ │ + cmpne r3, #1 │ │ │ │ + ble.n 3d51a │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + cmp r3, #1 │ │ │ │ + beq.n 3d53e │ │ │ │ + mov r0, r4 │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - movs r3, #1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r3, #1 │ │ │ │ + str r3, [sp, #0] │ │ │ │ str r3, [sp, #12] │ │ │ │ - str r3, [sp, #4] │ │ │ │ - b.n 3a148 │ │ │ │ - movs r1, #12 │ │ │ │ - adds r4, #4 │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ - mul.w r5, r1, r5 │ │ │ │ - adds r7, r4, r5 │ │ │ │ - ldr r2, [r7, #4] │ │ │ │ - cmp r2, r0 │ │ │ │ - bne.n 3a192 │ │ │ │ - mul.w r6, r1, r6 │ │ │ │ - adds r1, r4, r6 │ │ │ │ - ldr r2, [r1, #8] │ │ │ │ - cmp r2, r0 │ │ │ │ - bne.n 3a192 │ │ │ │ - ldr r6, [r4, r6] │ │ │ │ - ldr r4, [r4, r5] │ │ │ │ - ldr.w r8, [r1, #4] │ │ │ │ - cmp r6, r4 │ │ │ │ - beq.n 3a1e8 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - mul.w r4, r2, r4 │ │ │ │ - cmp r8, r4 │ │ │ │ - bne.n 3a192 │ │ │ │ - mul.w sl, r6, r2 │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - sub.w r3, r3, sl │ │ │ │ - clz r3, r3 │ │ │ │ - lsrs r3, r3, #5 │ │ │ │ - b.n 3a192 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ + b.n 3d4d4 │ │ │ │ + add.w r3, r9, r5 │ │ │ │ + add.w r2, sl, #4 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ + mov.w r3, r3, lsl #2 │ │ │ │ + add.w r5, r2, r3 │ │ │ │ + ldr r1, [r5, #4] │ │ │ │ + cmp r1, r0 │ │ │ │ + bne.n 3d51a │ │ │ │ + add.w r1, fp, r6 │ │ │ │ + mov r7, r0 │ │ │ │ + mov.w r1, r1, lsl #2 │ │ │ │ + add.w r6, r2, r1 │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ + cmp r0, r7 │ │ │ │ + bne.n 3d51a │ │ │ │ + ldr r7, [r2, r1] │ │ │ │ + ldr.w r8, [r6, #4] │ │ │ │ + ldr r6, [r2, r3] │ │ │ │ + cmp r7, r6 │ │ │ │ + beq.n 3d594 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + mul.w r6, r3, r6 │ │ │ │ cmp r8, r6 │ │ │ │ + bne.n 3d51a │ │ │ │ + ldr r4, [r5, #8] │ │ │ │ + mul.w sl, r7, r3 │ │ │ │ + sub.w r4, r4, sl │ │ │ │ + clz r4, r4 │ │ │ │ + mov.w r4, r4, lsr #5 │ │ │ │ + b.n 3d51a │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + cmp r8, r7 │ │ │ │ it ge │ │ │ │ - cmpge r2, r8 │ │ │ │ - bne.n 3a1cc │ │ │ │ - mov r1, r0 │ │ │ │ + cmpge r3, r8 │ │ │ │ + bne.n 3d576 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ mov r0, r8 │ │ │ │ - bl 95e14 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + bl 9d554 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 3a1cc │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - b.n 3a192 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ - mov.w ip, #12 │ │ │ │ - ldr r4, [r0, #8] │ │ │ │ - ldr.w r7, [r1, #164] @ 0xa4 │ │ │ │ - ldr r1, [r4, #0] │ │ │ │ - mla r0, ip, r2, r4 │ │ │ │ - ubfx lr, r7, #0, #20 │ │ │ │ - cmp r1, #2 │ │ │ │ - and.w r7, r7, #8 │ │ │ │ + bne.n 3d576 │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ + b.n 3d51a │ │ │ │ + nop │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + mov.w ip, r3, lsl #1 │ │ │ │ + ldr r5, [r0, #8] │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ + mov.w lr, r2, lsl #1 │ │ │ │ + ldr.w r1, [r1, #164] @ 0xa4 │ │ │ │ + add.w r0, lr, r2 │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + add.w r0, r5, r0, lsl #2 │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ + ldr r7, [r0, #4] │ │ │ │ + add.w r0, ip, r3 │ │ │ │ + add.w r0, r5, r0, lsl #2 │ │ │ │ + and.w r8, r1, #8 │ │ │ │ + ubfx r9, r1, #0, #20 │ │ │ │ + ldr r1, [r5, #0] │ │ │ │ ldr r6, [r0, #4] │ │ │ │ - mla r0, ip, r3, r4 │ │ │ │ - ldr r5, [r0, #4] │ │ │ │ - add.w r0, r6, r5 │ │ │ │ + cmp r1, #2 │ │ │ │ + add.w r0, r7, r6 │ │ │ │ add.w r0, r0, r0, lsr #31 │ │ │ │ mov.w r0, r0, asr #1 │ │ │ │ add.w r0, r0, #7 │ │ │ │ mov.w r0, r0, lsr #3 │ │ │ │ - beq.n 3a26a │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ - mla r1, ip, r1, r4 │ │ │ │ - ldrd r8, ip, [r1, #4] │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ - add.w r0, r0, r8, lsl #1 │ │ │ │ + beq.n 3d644 │ │ │ │ + add.w r4, r4, r4, lsl #1 │ │ │ │ + add.w r1, r5, r4, lsl #2 │ │ │ │ + ldrd r4, sl, [r1, #4] │ │ │ │ + ldr r1, [sp, #36] @ 0x24 │ │ │ │ + add.w r0, r0, r4, lsl #1 │ │ │ │ str r0, [r1, #0] │ │ │ │ - cbnz r7, 3a264 │ │ │ │ - cmp.w r8, #8 │ │ │ │ - ble.n 3a2c4 │ │ │ │ - cmp r6, r5 │ │ │ │ - beq.n 3a264 │ │ │ │ - cmp.w ip, #1 │ │ │ │ - beq.n 3a284 │ │ │ │ - movs r0, #0 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ - adds r0, #2 │ │ │ │ + cmp.w r8, #0 │ │ │ │ + bne.n 3d62e │ │ │ │ + cmp r4, #8 │ │ │ │ + ble.n 3d6ae │ │ │ │ + cmp r7, r6 │ │ │ │ + beq.n 3d62e │ │ │ │ + cmp.w sl, #1 │ │ │ │ + beq.n 3d660 │ │ │ │ + mov.w r0, #0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + ldr r1, [sp, #36] @ 0x24 │ │ │ │ + add.w r0, r0, #2 │ │ │ │ str r0, [r1, #0] │ │ │ │ - cmp r7, #0 │ │ │ │ - bne.n 3a264 │ │ │ │ - tst.w lr, #65536 @ 0x10000 │ │ │ │ - bne.n 3a264 │ │ │ │ - cmp r6, r5 │ │ │ │ + cmp.w r8, #0 │ │ │ │ + bne.n 3d62e │ │ │ │ + tst.w r9, #65536 @ 0x10000 │ │ │ │ + bne.n 3d62e │ │ │ │ + cmp r7, r6 │ │ │ │ it ne │ │ │ │ - movne.w r8, #1 │ │ │ │ - beq.n 3a264 │ │ │ │ - movs r1, #12 │ │ │ │ - adds r4, #4 │ │ │ │ - mul.w r3, r1, r3 │ │ │ │ - adds r5, r4, r3 │ │ │ │ - ldr r0, [r5, #4] │ │ │ │ - cmp r0, r8 │ │ │ │ - bne.n 3a264 │ │ │ │ - mul.w r1, r2, r1 │ │ │ │ - adds r2, r4, r1 │ │ │ │ - ldr r0, [r2, #8] │ │ │ │ - cmp r0, r8 │ │ │ │ - bne.n 3a264 │ │ │ │ - ldr r7, [r4, r1] │ │ │ │ - ldr r4, [r4, r3] │ │ │ │ - ldr r6, [r2, #4] │ │ │ │ - cmp r7, r4 │ │ │ │ - beq.n 3a2cc │ │ │ │ - mul.w r4, r4, r8 │ │ │ │ - cmp r6, r4 │ │ │ │ - bne.n 3a264 │ │ │ │ - mul.w r8, r7, r8 │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ - sub.w r0, r0, r8 │ │ │ │ + movne r4, #1 │ │ │ │ + beq.n 3d62e │ │ │ │ + add ip, r3 │ │ │ │ + add.w r5, r5, #4 │ │ │ │ + mov.w ip, ip, lsl #2 │ │ │ │ + add.w r6, r5, ip │ │ │ │ + ldr r3, [r6, #4] │ │ │ │ + cmp r3, r4 │ │ │ │ + bne.n 3d62e │ │ │ │ + add lr, r2 │ │ │ │ + mov.w lr, lr, lsl #2 │ │ │ │ + add.w r3, r5, lr │ │ │ │ + ldr r2, [r3, #8] │ │ │ │ + cmp r2, r4 │ │ │ │ + bne.n 3d62e │ │ │ │ + ldr.w r8, [r5, lr] │ │ │ │ + ldr.w r5, [r5, ip] │ │ │ │ + ldr r7, [r3, #4] │ │ │ │ + cmp r8, r5 │ │ │ │ + beq.n 3d6b6 │ │ │ │ + mul.w r5, r4, r5 │ │ │ │ + cmp r7, r5 │ │ │ │ + bne.n 3d62e │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ + mul.w r4, r8, r4 │ │ │ │ + sub.w r0, r0, r4 │ │ │ │ clz r0, r0 │ │ │ │ - lsrs r0, r0, #5 │ │ │ │ - b.n 3a266 │ │ │ │ - tst.w lr, #65536 @ 0x10000 │ │ │ │ - bne.n 3a264 │ │ │ │ - b.n 3a25a │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - cmp r6, r7 │ │ │ │ + mov.w r0, r0, lsr #5 │ │ │ │ + b.n 3d632 │ │ │ │ + tst.w r9, #65536 @ 0x10000 │ │ │ │ + bne.n 3d62e │ │ │ │ + b.n 3d624 │ │ │ │ + ldr r3, [r6, #8] │ │ │ │ + cmp r7, r8 │ │ │ │ it ge │ │ │ │ - cmpge r3, r6 │ │ │ │ - bne.n 3a2aa │ │ │ │ - mov r1, r8 │ │ │ │ - mov r0, r6 │ │ │ │ - bl 95e14 │ │ │ │ + cmpge r3, r7 │ │ │ │ + bne.n 3d692 │ │ │ │ + mov r1, r4 │ │ │ │ + mov r0, r7 │ │ │ │ + bl 9d554 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 3a2aa │ │ │ │ + bne.n 3d692 │ │ │ │ movs r0, #1 │ │ │ │ - b.n 3a266 │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r2 │ │ │ │ - sub sp, #52 @ 0x34 │ │ │ │ + b.n 3d632 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r2 │ │ │ │ ldrd r2, r3, [r1, #12] │ │ │ │ - strd r1, r0, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #52 @ 0x34 │ │ │ │ + str r1, [sp, #12] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 3a304 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 3d70e │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ - ldr r7, [r3, #0] │ │ │ │ - cmp r7, #0 │ │ │ │ - bne.n 3a2fc │ │ │ │ + mov r2, r1 │ │ │ │ + ldr r6, [r3, #0] │ │ │ │ + cmp r6, #0 │ │ │ │ + bne.n 3d6f2 │ │ │ │ ldr.w fp, [r1, #8] │ │ │ │ ldr.w r9, [fp] │ │ │ │ sub.w r3, r9, #2 │ │ │ │ cmp r3, #1 │ │ │ │ - bhi.n 3a2fc │ │ │ │ + bhi.n 3d6f2 │ │ │ │ cmp.w r9, #2 │ │ │ │ - beq.w 3a574 │ │ │ │ + mov r5, r0 │ │ │ │ + beq.w 3d998 │ │ │ │ + mov r7, r6 │ │ │ │ mov sl, fp │ │ │ │ - mov r8, r7 │ │ │ │ + strd r6, r0, [sp, #16] │ │ │ │ mov.w r9, #2 │ │ │ │ mov r4, fp │ │ │ │ - str r7, [sp, #20] │ │ │ │ - str r7, [sp, #24] │ │ │ │ - b.n 3a342 │ │ │ │ - cmp.w r8, #1 │ │ │ │ - beq.w 3a570 │ │ │ │ + str r6, [sp, #24] │ │ │ │ + mov r6, r8 │ │ │ │ + b.n 3d752 │ │ │ │ + cmp r7, #1 │ │ │ │ + beq.w 3d992 │ │ │ │ mov r6, r2 │ │ │ │ mov.w r9, #0 │ │ │ │ ldrd r5, r3, [sl, #32] │ │ │ │ cmp r3, r5 │ │ │ │ - beq.w 3a4d0 │ │ │ │ - cmp.w r8, #2 │ │ │ │ - beq.n 3a2fc │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ + beq.w 3d8e6 │ │ │ │ + cmp r7, #2 │ │ │ │ + beq.n 3d6f2 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ mov r2, r6 │ │ │ │ rsb r9, r3, #1 │ │ │ │ mov r6, r9 │ │ │ │ ldrd r0, r3, [sl, #20] │ │ │ │ cmp r3, r0 │ │ │ │ - beq.w 3a520 │ │ │ │ + beq.w 3d93c │ │ │ │ sub.w sl, sl, #12 │ │ │ │ - add.w r8, r8, #1 │ │ │ │ - adds r4, #12 │ │ │ │ - str.w r8, [sp, #20] │ │ │ │ + add.w r7, r7, #1 │ │ │ │ ldrd r0, r3, [sl, #44] @ 0x2c │ │ │ │ + add.w r4, r4, #12 │ │ │ │ + str r7, [sp, #16] │ │ │ │ cmp r3, r0 │ │ │ │ - bne.n 3a334 │ │ │ │ - ldr r5, [r4, #4] │ │ │ │ - rsb r6, r8, #3 │ │ │ │ - ldr.w r7, [fp, #4] │ │ │ │ - cmp r5, r7 │ │ │ │ - beq.w 3a5ca │ │ │ │ + bne.n 3d746 │ │ │ │ + ldr.w r8, [r4, #4] │ │ │ │ + rsb r6, r7, #3 │ │ │ │ + ldr.w r5, [fp, #4] │ │ │ │ + cmp r8, r5 │ │ │ │ + beq.w 3d9f0 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 3a334 │ │ │ │ - ldr.w r9, [sl, #40] @ 0x28 │ │ │ │ + bne.n 3d746 │ │ │ │ ldr.w r3, [fp, #8] │ │ │ │ + ldr.w r9, [sl, #40] @ 0x28 │ │ │ │ cmp r9, r3 │ │ │ │ - bne.n 3a334 │ │ │ │ + bne.n 3d746 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r9, r3 │ │ │ │ - bne.n 3a334 │ │ │ │ + bne.n 3d746 │ │ │ │ + cmp r8, r5 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ - cmp r5, r7 │ │ │ │ - beq.w 3a774 │ │ │ │ - mul.w r7, r7, r9 │ │ │ │ - cmp r3, r7 │ │ │ │ - bne.n 3a334 │ │ │ │ - mul.w r9, r5, r9 │ │ │ │ + beq.w 3dba0 │ │ │ │ + mul.w r5, r5, r9 │ │ │ │ + cmp r3, r5 │ │ │ │ + bne.n 3d746 │ │ │ │ ldr.w r3, [fp, #12] │ │ │ │ + mul.w r9, r8, r9 │ │ │ │ cmp r3, r9 │ │ │ │ - bne.n 3a334 │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ + bne.n 3d746 │ │ │ │ mov r9, r6 │ │ │ │ - mov r6, r2 │ │ │ │ - ldr.w r2, [r6, #164] @ 0xa4 │ │ │ │ + ldrd r5, r6, [sp, #20] │ │ │ │ + mov r8, r2 │ │ │ │ + ldr.w r2, [r8, #164] @ 0xa4 │ │ │ │ ubfx r3, r2, #0, #20 │ │ │ │ lsls r2, r2, #15 │ │ │ │ - bmi.w 3a5e4 │ │ │ │ + bmi.w 3da0a │ │ │ │ lsls r3, r3, #28 │ │ │ │ - bpl.n 3a3ec │ │ │ │ + bpl.n 3d806 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - movs r2, #12 │ │ │ │ + add.w r2, r7, r7, lsl #1 │ │ │ │ + add.w r1, r6, r6, lsl #1 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ - mla r1, r2, r8, r3 │ │ │ │ - mla r3, r2, r7, r3 │ │ │ │ - ldr r2, [r1, #4] │ │ │ │ + add.w r2, r3, r2, lsl #2 │ │ │ │ + add.w r3, r3, r1, lsl #2 │ │ │ │ + ldr r2, [r2, #4] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 3a2fc │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + bne.w 3d6f2 │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ add r2, sp, #44 @ 0x2c │ │ │ │ + mov r1, r8 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ - mov r1, r6 │ │ │ │ - ldr r3, [r3, #8] │ │ │ │ strd r9, r2, [sp] │ │ │ │ - mov r2, r8 │ │ │ │ + mov r2, r7 │ │ │ │ ldr.w sl, [r3, #4] │ │ │ │ - mov r3, r7 │ │ │ │ + mov r3, r6 │ │ │ │ blx sl │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3a2fc │ │ │ │ - ldr.w r3, [r6, #164] @ 0xa4 │ │ │ │ + beq.w 3d6f2 │ │ │ │ + ldr.w r3, [r8, #164] @ 0xa4 │ │ │ │ tst.w r3, #81920 @ 0x14000 │ │ │ │ - beq.n 3a420 │ │ │ │ + beq.n 3d838 │ │ │ │ ldr.w sl, [sp, #44] @ 0x2c │ │ │ │ cmp.w sl, #65536 @ 0x10000 │ │ │ │ - bgt.w 3a704 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - movs r0, #120 @ 0x78 │ │ │ │ - ldr r1, [pc, #892] @ (3a7a4 ) │ │ │ │ - ldr r3, [r3, #8] │ │ │ │ - add r1, pc │ │ │ │ + bgt.w 3db2a │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + mov.w r0, #120 @ 0x78 │ │ │ │ + add.w r7, r7, r7, lsl #1 │ │ │ │ + add.w r6, r6, r6, lsl #1 │ │ │ │ + ldr r1, [pc, #908] @ (3dbd4 ) │ │ │ │ ldr r2, [r3, #0] │ │ │ │ + add r1, pc │ │ │ │ blx b248 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - movs r1, #12 │ │ │ │ mov sl, r0 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ + add.w r7, r3, r7, lsl #2 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ - mla r8, r1, r8, r3 │ │ │ │ - mla r7, r1, r7, r3 │ │ │ │ + add.w r6, r3, r6, lsl #2 │ │ │ │ + ldr.w fp, [r7, #4] │ │ │ │ + ldr r7, [r6, #4] │ │ │ │ cmp r2, #2 │ │ │ │ - ldr.w fp, [r8, #4] │ │ │ │ - ldr.w r8, [r7, #4] │ │ │ │ - str.w fp, [r0, #64] @ 0x40 │ │ │ │ - str.w r8, [r0, #68] @ 0x44 │ │ │ │ - beq.n 3a4c4 │ │ │ │ - mla r3, r1, r9, r3 │ │ │ │ + strd fp, r7, [r0, #64] @ 0x40 │ │ │ │ + beq.n 3d8d8 │ │ │ │ + add.w r9, r9, r9, lsl #1 │ │ │ │ + add.w r3, r3, r9, lsl #2 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ str.w r3, [sl, #72] @ 0x48 │ │ │ │ mov r0, fp │ │ │ │ + mov r4, r7 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ - mov r4, r8 │ │ │ │ str.w r3, [sl, #76] @ 0x4c │ │ │ │ mov r1, r4 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r4 │ │ │ │ mov r4, r1 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 3a46a │ │ │ │ - mov r7, r1 │ │ │ │ + bne.n 3d886 │ │ │ │ mov r9, r0 │ │ │ │ mov r1, r0 │ │ │ │ - str.w r0, [sl, #88] @ 0x58 │ │ │ │ mov r0, fp │ │ │ │ - bl 95b80 │ │ │ │ + str.w r9, [sl, #88] @ 0x58 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r1, r9 │ │ │ │ str.w r0, [sl, #80] @ 0x50 │ │ │ │ - mov r0, r8 │ │ │ │ - bl 95b80 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ + mov r0, r7 │ │ │ │ + bl 9d2c0 │ │ │ │ str.w r0, [sl, #84] @ 0x54 │ │ │ │ add.w r0, sl, #8 │ │ │ │ - str.w r4, [sl, #112] @ 0x70 │ │ │ │ + str.w r5, [sl, #112] @ 0x70 │ │ │ │ blx aee0 │ │ │ │ - ldr r3, [r4, #8] │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ mov r2, sl │ │ │ │ - mov r1, r6 │ │ │ │ - str.w r7, [sl, #108] @ 0x6c │ │ │ │ + mov r1, r8 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ - strd r7, r7, [sl, #100] @ 0x64 │ │ │ │ + strd r4, r4, [sl, #100] @ 0x64 │ │ │ │ + str.w r4, [sl, #108] @ 0x6c │ │ │ │ blx r3 │ │ │ │ - cbz r0, 3a4c8 │ │ │ │ + cbz r0, 3d8de │ │ │ │ mov r0, sl │ │ │ │ - add sp, #52 @ 0x34 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - movs r3, #1 │ │ │ │ - b.n 3a45c │ │ │ │ + b.n 3d6f6 │ │ │ │ + mov.w r3, #1 │ │ │ │ + b.n 3d878 │ │ │ │ mov r0, sl │ │ │ │ blx b6d0 │ │ │ │ - b.n 3a2fc │ │ │ │ + b.n 3d6f2 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ - ldr.w r7, [fp, #16] │ │ │ │ - cmp r7, r3 │ │ │ │ - beq.w 3a62a │ │ │ │ + ldr.w r8, [fp, #16] │ │ │ │ + cmp r8, r3 │ │ │ │ + beq.w 3da56 │ │ │ │ cmp r5, #1 │ │ │ │ - bne.w 3a34c │ │ │ │ - ldr.w r2, [sl, #28] │ │ │ │ + bne.w 3d75c │ │ │ │ ldr.w r1, [fp, #20] │ │ │ │ + ldr.w r2, [sl, #28] │ │ │ │ cmp r1, r2 │ │ │ │ - bne.w 3a34c │ │ │ │ + bne.w 3d75c │ │ │ │ ldr r1, [r4, #12] │ │ │ │ cmp r1, r2 │ │ │ │ - bne.w 3a34c │ │ │ │ + bne.w 3d75c │ │ │ │ ldr r1, [r4, #8] │ │ │ │ - cmp r7, r3 │ │ │ │ + cmp r8, r3 │ │ │ │ str r1, [sp, #28] │ │ │ │ - beq.w 3a718 │ │ │ │ - mul.w r7, r2, r7 │ │ │ │ + beq.w 3db3e │ │ │ │ ldr r1, [sp, #28] │ │ │ │ - cmp r7, r1 │ │ │ │ - bne.w 3a34c │ │ │ │ + mul.w r8, r2, r8 │ │ │ │ + cmp r8, r1 │ │ │ │ + bne.w 3d75c │ │ │ │ mul.w r2, r3, r2 │ │ │ │ ldr.w r3, [fp, #24] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 3a34c │ │ │ │ - movs r7, #1 │ │ │ │ - b.n 3a3c4 │ │ │ │ - ldr r7, [r4, #4] │ │ │ │ + bne.w 3d75c │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ + mov r8, r6 │ │ │ │ + mov.w r6, #1 │ │ │ │ + b.n 3d7d6 │ │ │ │ + ldr.w r8, [r4, #4] │ │ │ │ ldr.w r5, [fp, #28] │ │ │ │ - cmp r5, r7 │ │ │ │ - beq.w 3a644 │ │ │ │ + cmp r5, r8 │ │ │ │ + beq.w 3da70 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.w 3a366 │ │ │ │ + bne.w 3d774 │ │ │ │ ldr.w r9, [sl, #16] │ │ │ │ ldr.w r3, [fp, #32] │ │ │ │ cmp r9, r3 │ │ │ │ - bne.w 3a366 │ │ │ │ + bne.w 3d774 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r9, r3 │ │ │ │ - bne.w 3a366 │ │ │ │ + bne.w 3d774 │ │ │ │ + cmp r5, r8 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ - cmp r5, r7 │ │ │ │ - beq.w 3a744 │ │ │ │ + beq.w 3db6e │ │ │ │ mul.w r5, r9, r5 │ │ │ │ cmp r3, r5 │ │ │ │ - bne.w 3a366 │ │ │ │ - mul.w r7, r9, r7 │ │ │ │ + bne.w 3d774 │ │ │ │ ldr.w r3, [fp, #36] @ 0x24 │ │ │ │ - cmp r3, r7 │ │ │ │ - bne.w 3a366 │ │ │ │ + mul.w r8, r9, r8 │ │ │ │ + cmp r3, r8 │ │ │ │ + bne.w 3d774 │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ mov r9, r6 │ │ │ │ - movs r7, #2 │ │ │ │ - mov r6, r2 │ │ │ │ - b.n 3a3c4 │ │ │ │ - movs r6, #0 │ │ │ │ - b.n 3a35c │ │ │ │ - ldrd r0, r1, [fp, #16] │ │ │ │ - ldr.w r3, [fp, #4] │ │ │ │ - cmp r3, r0 │ │ │ │ - beq.w 3a692 │ │ │ │ - cmp r1, #1 │ │ │ │ - beq.w 3a6be │ │ │ │ - ldrd r0, r2, [fp, #4] │ │ │ │ - add.w r3, fp, #12 │ │ │ │ - ldr r1, [r3, #4] │ │ │ │ - cmp r1, r0 │ │ │ │ - beq.n 3a65e │ │ │ │ - cmp r2, #1 │ │ │ │ - bne.w 3a2fc │ │ │ │ - ldr r2, [r3, #12] │ │ │ │ - cmp r2, #1 │ │ │ │ + mov r8, r2 │ │ │ │ + mov.w r6, #2 │ │ │ │ + b.n 3d7d6 │ │ │ │ + mov.w r6, #0 │ │ │ │ + b.n 3d76a │ │ │ │ + ldr.w r7, [fp, #4] │ │ │ │ + ldrd r0, r3, [fp, #16] │ │ │ │ + cmp r7, r0 │ │ │ │ + beq.w 3dabc │ │ │ │ + cmp r3, #1 │ │ │ │ + beq.w 3dae6 │ │ │ │ + ldrd r0, r7, [fp, #4] │ │ │ │ + add.w r1, fp, #12 │ │ │ │ + ldr.w lr, [r1, #4] │ │ │ │ + cmp lr, r0 │ │ │ │ + beq.n 3da8a │ │ │ │ + cmp r7, #1 │ │ │ │ + bne.w 3d6f2 │ │ │ │ + ldr r3, [r1, #12] │ │ │ │ + cmp r3, #1 │ │ │ │ it eq │ │ │ │ - ldreq r2, [r3, #8] │ │ │ │ - bne.w 3a2fc │ │ │ │ + ldreq r2, [r1, #8] │ │ │ │ + bne.w 3d6f2 │ │ │ │ cmp r0, r2 │ │ │ │ - bne.w 3a2fc │ │ │ │ + bne.w 3d6f2 │ │ │ │ ldr.w r3, [fp, #12] │ │ │ │ - cmp r1, r3 │ │ │ │ - bne.w 3a2fc │ │ │ │ + cmp lr, r3 │ │ │ │ + bne.w 3d6f2 │ │ │ │ movs r2, #0 │ │ │ │ - movs r7, #1 │ │ │ │ - ldr.w r3, [r6, #164] @ 0xa4 │ │ │ │ - mov r8, r7 │ │ │ │ - mov r7, r2 │ │ │ │ + movs r6, #1 │ │ │ │ + ldr.w r3, [r8, #164] @ 0xa4 │ │ │ │ + mov r7, r6 │ │ │ │ + mov r6, r2 │ │ │ │ ubfx r3, r3, #0, #20 │ │ │ │ - b.n 3a3d2 │ │ │ │ - ldr r1, [r4, #12] │ │ │ │ + b.n 3d7e4 │ │ │ │ ldr.w r3, [fp, #8] │ │ │ │ + ldr r1, [r4, #12] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.w 3a38c │ │ │ │ + bne.w 3d79c │ │ │ │ ldr r1, [r4, #8] │ │ │ │ ldr.w r3, [fp, #12] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.w 3a38c │ │ │ │ - b.n 3a3be │ │ │ │ - mov.w sl, #12 │ │ │ │ - mla ip, sl, r9, fp │ │ │ │ - mul.w sl, sl, r8 │ │ │ │ + bne.w 3d79c │ │ │ │ + b.n 3d7ce │ │ │ │ + add.w r3, r9, r9, lsl #1 │ │ │ │ + add.w sl, r7, r7, lsl #1 │ │ │ │ + add.w ip, fp, r3, lsl #2 │ │ │ │ + mov.w sl, sl, lsl #2 │ │ │ │ ldr.w r0, [ip, #8] │ │ │ │ blx b450 │ │ │ │ - ldr r5, [sp, #12] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov fp, r0 │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ + ldr r2, [r3, #8] │ │ │ │ add r2, sl │ │ │ │ ldr r0, [r2, #8] │ │ │ │ blx b450 │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ mov r4, r0 │ │ │ │ + ldr r2, [r3, #8] │ │ │ │ add r2, sl │ │ │ │ ldr r0, [r2, #12] │ │ │ │ blx b450 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx ae94 │ │ │ │ cmp fp, r0 │ │ │ │ - bge.w 3a2fc │ │ │ │ - ldr.w r3, [r6, #164] @ 0xa4 │ │ │ │ + bge.w 3d6f2 │ │ │ │ + ldr.w r3, [r8, #164] @ 0xa4 │ │ │ │ ubfx r3, r3, #0, #20 │ │ │ │ - b.n 3a3d2 │ │ │ │ + b.n 3d7e4 │ │ │ │ ldr r1, [r4, #12] │ │ │ │ ldr.w r2, [fp, #20] │ │ │ │ cmp r1, r2 │ │ │ │ - bne.w 3a4dc │ │ │ │ + bne.w 3d8f2 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ ldr.w r2, [fp, #24] │ │ │ │ cmp r1, r2 │ │ │ │ - bne.w 3a4dc │ │ │ │ - b.n 3a51c │ │ │ │ - ldr.w r1, [fp, #32] │ │ │ │ + bne.w 3d8f2 │ │ │ │ + b.n 3d932 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ + ldr.w r1, [fp, #32] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.w 3a52c │ │ │ │ + bne.w 3d94a │ │ │ │ ldr r1, [r4, #8] │ │ │ │ ldr.w r3, [fp, #36] @ 0x24 │ │ │ │ cmp r1, r3 │ │ │ │ - bne.w 3a52c │ │ │ │ - b.n 3a568 │ │ │ │ - ldr.w r8, [r3, #12] │ │ │ │ - cmp r2, r8 │ │ │ │ - beq.n 3a6e2 │ │ │ │ - cmp r2, #1 │ │ │ │ - bne.w 3a2fc │ │ │ │ - cmp.w r8, #1 │ │ │ │ - bne.w 3a2fc │ │ │ │ - ldr r2, [r3, #8] │ │ │ │ + bne.w 3d94a │ │ │ │ + b.n 3d986 │ │ │ │ + ldr r3, [r1, #12] │ │ │ │ + cmp r7, r3 │ │ │ │ + beq.n 3db0a │ │ │ │ + cmp r7, #1 │ │ │ │ + bne.w 3d6f2 │ │ │ │ + cmp r3, #1 │ │ │ │ + mov r7, r3 │ │ │ │ + bne.w 3d6f2 │ │ │ │ + ldr r2, [r1, #8] │ │ │ │ ldr.w r3, [fp, #12] │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 3a5a8 │ │ │ │ + bne.n 3d9ce │ │ │ │ cmp r0, r2 │ │ │ │ - bgt.w 3a2fc │ │ │ │ + bgt.w 3d6f2 │ │ │ │ movs r2, #0 │ │ │ │ - ldr.w r3, [r6, #164] @ 0xa4 │ │ │ │ - mov r7, r2 │ │ │ │ + ldr.w r3, [r8, #164] @ 0xa4 │ │ │ │ + mov r6, r2 │ │ │ │ ubfx r3, r3, #0, #20 │ │ │ │ - b.n 3a3d2 │ │ │ │ + b.n 3d7e4 │ │ │ │ ldr.w r2, [fp, #12] │ │ │ │ - cmp r1, r2 │ │ │ │ - beq.n 3a6f2 │ │ │ │ - cmp r1, #1 │ │ │ │ - bne.w 3a588 │ │ │ │ + cmp r3, r2 │ │ │ │ + beq.n 3db18 │ │ │ │ + cmp r3, #1 │ │ │ │ + bne.w 3d9ac │ │ │ │ cmp r2, #1 │ │ │ │ - bne.w 3a588 │ │ │ │ + bne.w 3d9ac │ │ │ │ ldr.w r1, [fp, #8] │ │ │ │ - ldr.w r4, [fp, #24] │ │ │ │ - cmp r4, r1 │ │ │ │ - bne.n 3a6ce │ │ │ │ + ldr.w r3, [fp, #24] │ │ │ │ + cmp r3, r1 │ │ │ │ + bne.n 3daf6 │ │ │ │ cmp r0, r1 │ │ │ │ - bgt.w 3a588 │ │ │ │ - mov.w r8, #0 │ │ │ │ - b.n 3a686 │ │ │ │ - ldr.w r2, [fp, #12] │ │ │ │ - cmp r2, #1 │ │ │ │ + bgt.w 3d9ac │ │ │ │ + movs r7, #0 │ │ │ │ + b.n 3dab0 │ │ │ │ + ldr.w r3, [fp, #12] │ │ │ │ + cmp r3, #1 │ │ │ │ it eq │ │ │ │ ldreq.w r1, [fp, #8] │ │ │ │ - bne.w 3a588 │ │ │ │ + bne.w 3d9ac │ │ │ │ cmp r0, r1 │ │ │ │ - bne.w 3a588 │ │ │ │ - ldr.w r2, [fp, #24] │ │ │ │ - cmp r3, r2 │ │ │ │ - bne.w 3a588 │ │ │ │ + bne.w 3d9ac │ │ │ │ + ldr.w r3, [fp, #24] │ │ │ │ + cmp r7, r3 │ │ │ │ + bne.w 3d9ac │ │ │ │ movs r2, #1 │ │ │ │ - b.n 3a5bc │ │ │ │ - ldr r5, [r3, #8] │ │ │ │ + b.n 3d9e2 │ │ │ │ + ldr r2, [r1, #8] │ │ │ │ ldr.w r4, [fp, #12] │ │ │ │ - cmp r5, r4 │ │ │ │ - bne.n 3a666 │ │ │ │ - mov.w r8, #1 │ │ │ │ - b.n 3a620 │ │ │ │ - ldr.w r5, [fp, #8] │ │ │ │ - ldr.w r4, [fp, #24] │ │ │ │ - cmp r5, r4 │ │ │ │ - bne.n 3a69a │ │ │ │ - mov r8, r7 │ │ │ │ + cmp r2, r4 │ │ │ │ + bne.n 3da90 │ │ │ │ movs r7, #1 │ │ │ │ - b.n 3a620 │ │ │ │ + b.n 3da4c │ │ │ │ + ldr.w r1, [fp, #8] │ │ │ │ + ldr.w r4, [fp, #24] │ │ │ │ + cmp r1, r4 │ │ │ │ + bne.n 3dac4 │ │ │ │ + mov r7, r6 │ │ │ │ + movs r6, #1 │ │ │ │ + b.n 3da4c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add.w sl, sl, sl, lsl #3 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ blx b7a4 │ │ │ │ cmp sl, r0 │ │ │ │ - ble.w 3a420 │ │ │ │ - b.n 3a2fc │ │ │ │ + ble.w 3d838 │ │ │ │ + b.n 3d6f2 │ │ │ │ ldr.w r1, [fp, #24] │ │ │ │ ldr r0, [sp, #28] │ │ │ │ cmp r1, r0 │ │ │ │ - bne.w 3a502 │ │ │ │ - cmp r7, r0 │ │ │ │ - bgt.w 3a502 │ │ │ │ + bne.w 3d918 │ │ │ │ + cmp r8, r0 │ │ │ │ + bgt.w 3d918 │ │ │ │ mov r1, r2 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ - str r2, [sp, #32] │ │ │ │ - bl 95e14 │ │ │ │ + strd r2, r3, [sp, #32] │ │ │ │ + bl 9d554 │ │ │ │ ldrd r2, r3, [sp, #32] │ │ │ │ cmp r1, #0 │ │ │ │ - bne.w 3a502 │ │ │ │ + bne.w 3d918 │ │ │ │ mov r3, r5 │ │ │ │ - mov r7, r3 │ │ │ │ - b.n 3a3c4 │ │ │ │ + mov r8, r6 │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ + mov r6, r3 │ │ │ │ + b.n 3d7d6 │ │ │ │ ldr.w r1, [fp, #36] @ 0x24 │ │ │ │ cmp r1, r3 │ │ │ │ - bne.w 3a550 │ │ │ │ + bne.w 3d96e │ │ │ │ cmp r5, r3 │ │ │ │ - bgt.w 3a550 │ │ │ │ + bgt.w 3d96e │ │ │ │ mov r0, r3 │ │ │ │ mov r1, r9 │ │ │ │ + str r3, [sp, #16] │ │ │ │ str r2, [sp, #28] │ │ │ │ - str r3, [sp, #20] │ │ │ │ - bl 95e14 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ + bl 9d554 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ cmp r1, #0 │ │ │ │ - bne.w 3a550 │ │ │ │ + bne.w 3d96e │ │ │ │ movs r3, #2 │ │ │ │ mov r9, r6 │ │ │ │ - mov r7, r3 │ │ │ │ - mov r6, r2 │ │ │ │ - b.n 3a3c4 │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ + mov r8, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b.n 3d7d6 │ │ │ │ ldr.w r1, [fp, #12] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.w 3a3aa │ │ │ │ - cmp r3, r5 │ │ │ │ - blt.w 3a3aa │ │ │ │ + bne.w 3d7ba │ │ │ │ + cmp r3, r8 │ │ │ │ + blt.w 3d7ba │ │ │ │ mov r0, r3 │ │ │ │ mov r1, r9 │ │ │ │ - str r2, [sp, #32] │ │ │ │ - str r3, [sp, #28] │ │ │ │ - bl 95e14 │ │ │ │ + strd r3, r2, [sp, #28] │ │ │ │ + bl 9d554 │ │ │ │ ldrd r3, r2, [sp, #28] │ │ │ │ cmp r1, #0 │ │ │ │ - bne.w 3a3aa │ │ │ │ + bne.w 3d7ba │ │ │ │ mov r3, r1 │ │ │ │ mov r9, r6 │ │ │ │ - mov r7, r3 │ │ │ │ - mov r6, r2 │ │ │ │ - b.n 3a3c4 │ │ │ │ - subs r4, r3, #3 │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ + mov r8, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b.n 3d7d6 │ │ │ │ + nop │ │ │ │ + ldrh r2, [r7, r2] │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -0003a7a8 : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ +0003dbd8 : │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ + mov.w r4, #0 │ │ │ │ + ldr r5, [pc, #60] @ (3dc20 ) │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ - ldr r4, [pc, #32] @ (3a7d0 ) │ │ │ │ - add r4, pc │ │ │ │ - add.w r5, r4, #12 │ │ │ │ - ldr.w r7, [r4], #4 │ │ │ │ - mov r1, r5 │ │ │ │ - movs r0, #12 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ + add r5, pc │ │ │ │ + add.w r8, r5, #12 │ │ │ │ + ldr.w r7, [r5], #4 │ │ │ │ + mov r1, r8 │ │ │ │ + mov.w r0, #12 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ - str r7, [r0, #8] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ mov r0, r6 │ │ │ │ + str r7, [r1, #8] │ │ │ │ blx b598 │ │ │ │ - cmp r4, r5 │ │ │ │ - bne.n 3a7b4 │ │ │ │ - pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - lsrs r6, r7, #5 │ │ │ │ + cmp r4, #3 │ │ │ │ + bne.n 3dbf2 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ + cmp r0, r8 │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ - ldr r3, [r0, #72] @ 0x48 │ │ │ │ + ldrd r3, r6, [r0, #72] @ 0x48 │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ sub sp, #28 │ │ │ │ - ldr r6, [r0, #76] @ 0x4c │ │ │ │ ldr r7, [r0, #84] @ 0x54 │ │ │ │ - mov r4, r0 │ │ │ │ - mov r1, r6 │ │ │ │ str r3, [sp, #16] │ │ │ │ + mov r1, r6 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r0, [r0, #88] @ 0x58 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ str r1, [sp, #4] │ │ │ │ - ldr r1, [pc, #20] @ (3a80c ) │ │ │ │ mov r2, r6 │ │ │ │ - ldr r3, [r4, #80] @ 0x50 │ │ │ │ mov r0, r5 │ │ │ │ + ldr r3, [r4, #80] @ 0x50 │ │ │ │ + ldr r1, [pc, #28] @ (3dc74 ) │ │ │ │ str r3, [sp, #0] │ │ │ │ - add r1, pc │ │ │ │ mov r3, r7 │ │ │ │ ldr r4, [r5, #0] │ │ │ │ + add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #28 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - ldmia r2!, {r3, r6} │ │ │ │ - movs r5, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + lsrs r2, r5, #20 │ │ │ │ + movs r6, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r2 │ │ │ │ - ldr r4, [r0, #80] @ 0x50 │ │ │ │ - sub sp, #44 @ 0x2c │ │ │ │ - ldr r2, [r0, #84] @ 0x54 │ │ │ │ - ldr.w fp, [r0, #64] @ 0x40 │ │ │ │ mov r6, r3 │ │ │ │ - ldr.w sl, [r0, #68] @ 0x44 │ │ │ │ + ldrd r4, r2, [r0, #80] @ 0x50 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #44 @ 0x2c │ │ │ │ + ldrd fp, sl, [r0, #64] @ 0x40 │ │ │ │ + strd r1, r2, [sp, #8] │ │ │ │ ldrd r8, r9, [r0, #92] @ 0x5c │ │ │ │ - str r0, [sp, #32] │ │ │ │ str r4, [sp, #20] │ │ │ │ mov r4, r0 │ │ │ │ + str r0, [sp, #32] │ │ │ │ ldr r0, [r0, #88] @ 0x58 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - str r2, [sp, #12] │ │ │ │ ldr r7, [sp, #80] @ 0x50 │ │ │ │ mul.w r0, r2, r0 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ blx b46c │ │ │ │ - ldr r3, [r4, #104] @ 0x68 │ │ │ │ - ldr r1, [r4, #100] @ 0x64 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ + ldrd r1, r3, [r4, #100] @ 0x64 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ add.w r3, r0, r3, lsl #3 │ │ │ │ add.w r1, r0, r1, lsl #3 │ │ │ │ cmp r4, r2 │ │ │ │ - blt.n 3a8a8 │ │ │ │ + blt.n 3dd1e │ │ │ │ mov.w r4, r8, lsl #3 │ │ │ │ - mov.w r9, r9, lsl #3 │ │ │ │ mov r8, r2 │ │ │ │ - str r4, [sp, #24] │ │ │ │ - str r2, [sp, #28] │ │ │ │ - str r0, [sp, #36] @ 0x24 │ │ │ │ strd r3, r1, [sp, #12] │ │ │ │ + mov.w r9, r9, lsl #3 │ │ │ │ + strd r4, r2, [sp, #24] │ │ │ │ + str r0, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r2, r7 │ │ │ │ - str r3, [sp, #0] │ │ │ │ mov r1, r6 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ mov r0, sl │ │ │ │ + str r3, [sp, #0] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ ldr.w r4, [sl, #56] @ 0x38 │ │ │ │ blx r4 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ + ldrd r3, r2, [sp, #12] │ │ │ │ mov r0, fp │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ str r2, [sp, #0] │ │ │ │ mov r2, r5 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - add r6, r1 │ │ │ │ + add r5, r9 │ │ │ │ ldr.w r4, [fp, #56] @ 0x38 │ │ │ │ + add r6, r1 │ │ │ │ add r7, r1 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ - add r5, r9 │ │ │ │ blx r4 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ add r3, r9 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add r8, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r3, r8 │ │ │ │ - bge.n 3a86a │ │ │ │ + bge.n 3dce0 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ blx b5c0 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ mov r2, r5 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ ldr r0, [r3, #72] @ 0x48 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [sp, #80] @ 0x50 │ │ │ │ ldr r7, [r0, #56] @ 0x38 │ │ │ │ mov ip, r7 │ │ │ │ add sp, #44 @ 0x2c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx ip │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r5, r2 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ ldr r4, [r0, #80] @ 0x50 │ │ │ │ - sub sp, #44 @ 0x2c │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #44 @ 0x2c │ │ │ │ ldrd fp, sl, [r0, #64] @ 0x40 │ │ │ │ - ldrd r8, r9, [r0, #92] @ 0x5c │ │ │ │ - str r0, [sp, #32] │ │ │ │ str r1, [sp, #8] │ │ │ │ + ldrd r8, r9, [r0, #92] @ 0x5c │ │ │ │ str r4, [sp, #20] │ │ │ │ mov r4, r0 │ │ │ │ - ldr r1, [r0, #84] @ 0x54 │ │ │ │ - ldr r0, [r0, #88] @ 0x58 │ │ │ │ - str r1, [sp, #12] │ │ │ │ + str r0, [sp, #32] │ │ │ │ + ldrd r1, r0, [r0, #84] @ 0x54 │ │ │ │ ldr r7, [sp, #80] @ 0x50 │ │ │ │ mul.w r0, r1, r0 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ blx b46c │ │ │ │ - ldr r3, [r4, #104] @ 0x68 │ │ │ │ - ldr r2, [r4, #100] @ 0x64 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ + ldrd r2, r3, [r4, #100] @ 0x64 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ add.w r3, r0, r3, lsl #3 │ │ │ │ add.w r2, r0, r2, lsl #3 │ │ │ │ cmp r4, r1 │ │ │ │ - blt.n 3a956 │ │ │ │ + blt.n 3ddf0 │ │ │ │ mov.w r4, r8, lsl #3 │ │ │ │ - mov.w r9, r9, lsl #3 │ │ │ │ mov r8, r1 │ │ │ │ - str r4, [sp, #24] │ │ │ │ - str r1, [sp, #28] │ │ │ │ - str r0, [sp, #36] @ 0x24 │ │ │ │ strd r3, r2, [sp, #12] │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + mov.w r9, r9, lsl #3 │ │ │ │ + strd r4, r1, [sp, #24] │ │ │ │ + str r0, [sp, #36] @ 0x24 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ mov r2, r5 │ │ │ │ - str r3, [sp, #0] │ │ │ │ mov r0, fp │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + str r3, [sp, #0] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ ldr.w r4, [fp, #56] @ 0x38 │ │ │ │ blx r4 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ + ldrd r4, r1, [sp, #8] │ │ │ │ mov r3, r6 │ │ │ │ + add r6, r9 │ │ │ │ str r7, [sp, #0] │ │ │ │ - add r5, r0 │ │ │ │ + add r7, r9 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ add r4, r0 │ │ │ │ + add r5, r0 │ │ │ │ mov r0, sl │ │ │ │ str r4, [sp, #8] │ │ │ │ - add r6, r9 │ │ │ │ - ldrd r1, r2, [sp, #12] │ │ │ │ - add r7, r9 │ │ │ │ ldr.w r4, [sl, #56] @ 0x38 │ │ │ │ blx r4 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add r8, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r3, r8 │ │ │ │ - bge.n 3a91a │ │ │ │ + bge.n 3ddb4 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ blx b5c0 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ mov r2, r5 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ ldr r0, [r3, #72] @ 0x48 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [sp, #80] @ 0x50 │ │ │ │ ldr r7, [r0, #56] @ 0x38 │ │ │ │ mov ip, r7 │ │ │ │ add sp, #44 @ 0x2c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx ip │ │ │ │ nop │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #72] @ 0x48 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldr.w r3, [r2, #164] @ 0xa4 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ + tst.w r3, #1024 @ 0x400 │ │ │ │ str r2, [sp, #20] │ │ │ │ - lsls r2, r3, #21 │ │ │ │ - bpl.n 3a9c6 │ │ │ │ - movs r5, #0 │ │ │ │ + beq.n 3dea0 │ │ │ │ + mov.w r5, #0 │ │ │ │ mov sl, r5 │ │ │ │ mov r9, r5 │ │ │ │ mov r0, r5 │ │ │ │ blx b3b8 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ mov r0, sl │ │ │ │ blx b6d0 │ │ │ │ mov r0, r9 │ │ │ │ blx b6d0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #100 @ 0x64 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r1, #8] │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cmp r3, #1 │ │ │ │ - bgt.n 3a9a0 │ │ │ │ + bgt.n 3de62 │ │ │ │ ldr.w r8, [r1, #4] │ │ │ │ ldr.w r3, [r8] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 3a9a0 │ │ │ │ + bne.n 3de62 │ │ │ │ ldr.w r3, [r8, #4] │ │ │ │ lsls r3, r3, #31 │ │ │ │ - bmi.n 3a9a0 │ │ │ │ + bmi.n 3de62 │ │ │ │ ldr r3, [r1, #28] │ │ │ │ bics.w r3, r3, #4 │ │ │ │ - bne.n 3a9a0 │ │ │ │ + bne.n 3de62 │ │ │ │ + add r3, sp, #64 @ 0x40 │ │ │ │ add.w r9, sp, #60 @ 0x3c │ │ │ │ add r6, sp, #56 @ 0x38 │ │ │ │ - add r3, sp, #64 @ 0x40 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r6 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ blx b5a4 │ │ │ │ ldr.w r0, [r8, #4] │ │ │ │ blx b328 │ │ │ │ - cbz r0, 3aa14 │ │ │ │ + cbz r0, 3deee │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ lsls r7, r3, #17 │ │ │ │ - bmi.n 3a9a0 │ │ │ │ - ldr.w sl, [pc, #932] @ 3adbc │ │ │ │ - movs r3, #2 │ │ │ │ + bmi.n 3de62 │ │ │ │ + ldr.w sl, [pc, #968] @ 3e2b8 │ │ │ │ + mov.w r3, #2 │ │ │ │ ldr.w r0, [r8, #4] │ │ │ │ str r3, [sp, #0] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ add sl, pc │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ mov r3, sl │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ blx b1e8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 3a9a0 │ │ │ │ + bne.n 3de62 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.w 3ad52 │ │ │ │ + beq.w 3e24c │ │ │ │ ldr r3, [r4, #28] │ │ │ │ cmp r3, #4 │ │ │ │ - beq.w 3ad44 │ │ │ │ + beq.w 3e23e │ │ │ │ ldr.w r3, [r8, #12] │ │ │ │ cmp r3, #2 │ │ │ │ - ble.n 3a9a0 │ │ │ │ + ble.n 3de62 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #15 │ │ │ │ - bmi.n 3a9a0 │ │ │ │ + bmi.n 3de62 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b7a4 │ │ │ │ - mov r3, r9 │ │ │ │ mov r8, r0 │ │ │ │ + ldr r0, [r4, #8] │ │ │ │ + mov r3, r9 │ │ │ │ mov r2, r6 │ │ │ │ add r1, sp, #52 @ 0x34 │ │ │ │ - ldr r0, [r4, #8] │ │ │ │ blx b5a4 │ │ │ │ - ldr r3, [pc, #852] @ (3adc0 ) │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ + ldr r3, [pc, #884] @ (3e2bc ) │ │ │ │ mov r0, r8 │ │ │ │ - add r3, pc │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ + add r3, pc │ │ │ │ ldr.w r2, [r3, r2, lsl #2] │ │ │ │ blx b844 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ mov r6, r0 │ │ │ │ add.w r0, r8, #2 │ │ │ │ blx aebc │ │ │ │ - mov fp, r0 │ │ │ │ ldrd r3, r2, [r4, #20] │ │ │ │ + mov fp, r0 │ │ │ │ mul.w r0, r0, r6 │ │ │ │ - subs r3, r3, r2 │ │ │ │ - cmp r3, #0 │ │ │ │ mov.w r0, r0, lsl #3 │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ + cmp r3, #0 │ │ │ │ iteet le │ │ │ │ movle r1, #1 │ │ │ │ movgt r1, #0 │ │ │ │ movgt r3, #1 │ │ │ │ movle r3, #0 │ │ │ │ mov r7, r1 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ blx b46c │ │ │ │ - mov r1, r6 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ - add.w sl, r5, r7, lsl #3 │ │ │ │ - bl 95b80 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ + mov r1, r6 │ │ │ │ + bl 9d2c0 │ │ │ │ mul.w r0, r6, r0 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ + add.w sl, r5, r7, lsl #3 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr.w r9, [r4, #28] │ │ │ │ add.w r2, r5, r2, lsl #3 │ │ │ │ - str r2, [sp, #24] │ │ │ │ mul.w r3, r3, r0 │ │ │ │ + str r2, [sp, #24] │ │ │ │ str r3, [sp, #32] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ mul.w r0, r3, r0 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ cmp.w r9, #0 │ │ │ │ - bne.w 3ac42 │ │ │ │ + bne.w 3e130 │ │ │ │ ldr r1, [r3, #8] │ │ │ │ - movs r2, #2 │ │ │ │ + mov.w r2, #2 │ │ │ │ mov r0, r8 │ │ │ │ blx b4e0 │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ mov r7, r0 │ │ │ │ mov r2, fp │ │ │ │ mov r0, r6 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ - strd sl, r3, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ mov r0, r7 │ │ │ │ + strd sl, r3, [sp, #4] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx b52c │ │ │ │ - ldr r2, [r4, #20] │ │ │ │ - mov r1, r0 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ + mov r1, r0 │ │ │ │ + ldr r2, [r4, #20] │ │ │ │ ldr r0, [sp, #20] │ │ │ │ - subs r3, r3, r2 │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ mov r2, r9 │ │ │ │ clz r3, r3 │ │ │ │ - lsrs r3, r3, #5 │ │ │ │ - lsls r3, r3, #12 │ │ │ │ + mov.w r3, r3, lsr #5 │ │ │ │ + mov.w r3, r3, lsl #12 │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r9 │ │ │ │ blx b898 │ │ │ │ mov r9, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3ad3c │ │ │ │ + beq.w 3e236 │ │ │ │ blx b374 │ │ │ │ ldr r2, [r4, #4] │ │ │ │ add.w r3, r8, r8, lsr #31 │ │ │ │ mov r7, r0 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r6 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ ldr r2, [r2, #12] │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - adds r3, #1 │ │ │ │ str r2, [sp, #4] │ │ │ │ - movs r2, #2 │ │ │ │ + mov.w r2, #2 │ │ │ │ str r2, [sp, #0] │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ blx af84 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ mov r0, r7 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, sl │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ blx b8b0 │ │ │ │ mov sl, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3a9a6 │ │ │ │ + beq.w 3de6a │ │ │ │ mov r0, r5 │ │ │ │ blx b5c0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b3f0 │ │ │ │ - mov r1, r6 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ - bl 95e14 │ │ │ │ + mov r1, r6 │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r1 │ │ │ │ ldrd r1, r2, [sp, #56] @ 0x38 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ mov r1, r0 │ │ │ │ + ldr r0, [r4, #12] │ │ │ │ ldr r7, [r4, #28] │ │ │ │ - lsls r2, r3, #3 │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov.w ip, r3, lsl #3 │ │ │ │ - ldrd r0, r3, [r4, #12] │ │ │ │ + ldr r3, [r4, #16] │ │ │ │ str r7, [sp, #8] │ │ │ │ ldr r7, [r4, #24] │ │ │ │ add r3, r2 │ │ │ │ add r2, r0 │ │ │ │ mov r0, r5 │ │ │ │ add.w lr, r7, ip │ │ │ │ str.w lr, [sp, #4] │ │ │ │ @@ -61108,126 +62797,125 @@ │ │ │ │ str r4, [sp, #0] │ │ │ │ blx b52c │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3a9a6 │ │ │ │ - ldr r2, [pc, #488] @ (3adc4 ) │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ - ldr r1, [pc, #488] @ (3adc8 ) │ │ │ │ + beq.w 3de6a │ │ │ │ + ldr r2, [pc, #504] @ (3e2c0 ) │ │ │ │ + mov.w r0, #112 @ 0x70 │ │ │ │ + ldr r1, [pc, #500] @ (3e2c4 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ mov r4, r0 │ │ │ │ - strd r5, r8, [r4, #72] @ 0x48 │ │ │ │ - add.w r1, sl, #8 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ + add.w r1, sl, #8 │ │ │ │ add.w r0, r9, #8 │ │ │ │ - str r3, [r4, #80] @ 0x50 │ │ │ │ + strd r9, sl, [r4, #64] @ 0x40 │ │ │ │ add.w r7, r4, #8 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - adds r5, #8 │ │ │ │ + strd r5, r8, [r4, #72] @ 0x48 │ │ │ │ + add.w r5, r5, #8 │ │ │ │ ldr.w r8, [sp, #44] @ 0x2c │ │ │ │ - strd r9, sl, [r4, #64] @ 0x40 │ │ │ │ + str r3, [r4, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ mov r2, r8 │ │ │ │ mul.w r3, r6, r3 │ │ │ │ str r3, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ strd r6, fp, [r4, #84] @ 0x54 │ │ │ │ mul.w r3, r6, r3 │ │ │ │ str r3, [r4, #96] @ 0x60 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r3, [r4, #104] @ 0x68 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ str r3, [r4, #100] @ 0x64 │ │ │ │ blx b3c8 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ mov r1, r6 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r8 │ │ │ │ blx b220 │ │ │ │ mov r0, r4 │ │ │ │ - add sp, #100 @ 0x64 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 3de88 │ │ │ │ ldr r2, [r3, #12] │ │ │ │ - movs r1, #2 │ │ │ │ + mov.w r1, #2 │ │ │ │ mov r0, r8 │ │ │ │ blx b4e0 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ mov r9, r0 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r6 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ - strd sl, r3, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ mov r0, r9 │ │ │ │ + strd sl, r3, [sp, #4] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx b52c │ │ │ │ mov.w r3, #4096 @ 0x1000 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - movs r3, #0 │ │ │ │ mov r1, r0 │ │ │ │ - mov r2, r3 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ + str r3, [sp, #0] │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov r2, r3 │ │ │ │ blx b898 │ │ │ │ mov r9, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3ad3c │ │ │ │ + beq.n 3e236 │ │ │ │ blx b374 │ │ │ │ - movs r2, #2 │ │ │ │ - str r2, [sp, #4] │ │ │ │ + mov.w r2, #2 │ │ │ │ add.w r3, r8, r8, lsr #31 │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ mov r7, r0 │ │ │ │ - ldr r2, [r4, #4] │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - adds r3, #1 │ │ │ │ mov r0, r6 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ + ldr r2, [r4, #4] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ ldr r2, [r2, #8] │ │ │ │ str r2, [sp, #0] │ │ │ │ mov r2, fp │ │ │ │ blx af84 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - str.w sl, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [sp, #0] │ │ │ │ mov r0, r7 │ │ │ │ + strd r3, sl, [sp] │ │ │ │ ldrd r2, r3, [r4, #20] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ blx b8b0 │ │ │ │ mov sl, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3a9a6 │ │ │ │ + beq.w 3de6a │ │ │ │ mov r0, r5 │ │ │ │ blx b5c0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b3f0 │ │ │ │ - mov r1, r6 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ - bl 95e14 │ │ │ │ + mov r1, r6 │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r1 │ │ │ │ ldrd r1, r2, [sp, #56] @ 0x38 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r1, r0 │ │ │ │ + ldr r0, [r4, #12] │ │ │ │ ldr r7, [r4, #28] │ │ │ │ - lsls r2, r3, #3 │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ mov.w ip, r3, lsl #3 │ │ │ │ - ldrd r0, r3, [r4, #12] │ │ │ │ + ldr r3, [r4, #16] │ │ │ │ str r7, [sp, #8] │ │ │ │ ldr r7, [r4, #24] │ │ │ │ add r3, r2 │ │ │ │ add r2, r0 │ │ │ │ mov r0, r5 │ │ │ │ add.w lr, r7, ip │ │ │ │ str.w lr, [sp, #4] │ │ │ │ @@ -61236,452 +62924,477 @@ │ │ │ │ str r4, [sp, #0] │ │ │ │ blx b52c │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3a9a6 │ │ │ │ - ldr r2, [pc, #160] @ (3adcc ) │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ - ldr r1, [pc, #160] @ (3add0 ) │ │ │ │ + beq.w 3de6a │ │ │ │ + ldr r2, [pc, #164] @ (3e2c8 ) │ │ │ │ + mov.w r0, #112 @ 0x70 │ │ │ │ + ldr r1, [pc, #160] @ (3e2cc ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ mov r4, r0 │ │ │ │ - b.n 3abe8 │ │ │ │ + b.n 3e0d8 │ │ │ │ mov.w sl, #0 │ │ │ │ mov r9, sl │ │ │ │ - b.n 3a9a6 │ │ │ │ + b.n 3de6a │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ lsls r0, r3, #19 │ │ │ │ - bmi.w 3aa54 │ │ │ │ - b.n 3a9a0 │ │ │ │ + bmi.w 3df30 │ │ │ │ + b.n 3de62 │ │ │ │ mvn.w r1, #2147483648 @ 0x80000000 │ │ │ │ mov r0, r4 │ │ │ │ blx b6b4 │ │ │ │ - cbnz r0, 3ad7e │ │ │ │ + cbnz r0, 3e278 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ - cbz r2, 3ad7e │ │ │ │ + cbz r2, 3e278 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr.w r0, [r8, #4] │ │ │ │ ldr.w r2, [sl, r2, lsl #2] │ │ │ │ blx b844 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r0, r3 │ │ │ │ - bne.w 3a9a0 │ │ │ │ + bne.w 3de62 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ cmp r3, #4 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ - beq.n 3adaa │ │ │ │ + beq.n 3e2a4 │ │ │ │ lsls r2, r3, #15 │ │ │ │ - bpl.w 3aa54 │ │ │ │ + bpl.w 3df30 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 3a9a0 │ │ │ │ + bne.w 3de62 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r0, [r3, #4] │ │ │ │ blx b328 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3aa54 │ │ │ │ - b.n 3a9a0 │ │ │ │ + beq.w 3df30 │ │ │ │ + b.n 3de62 │ │ │ │ lsls r1, r3, #15 │ │ │ │ - bpl.w 3aa54 │ │ │ │ + bpl.w 3df30 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 3aa54 │ │ │ │ - b.n 3ad9a │ │ │ │ - b.n 3aa50 │ │ │ │ - movs r5, r0 │ │ │ │ - b.n 3a9b8 │ │ │ │ - movs r5, r0 │ │ │ │ - stc2l 15, cr15, [r3], #1020 @ 0x3fc │ │ │ │ - asrs r4, r6, #28 │ │ │ │ + bne.w 3df30 │ │ │ │ + b.n 3e294 │ │ │ │ + nop │ │ │ │ + cmp r0, #170 @ 0xaa │ │ │ │ + movs r6, r0 │ │ │ │ + cmp r0, #92 @ 0x5c │ │ │ │ movs r6, r0 │ │ │ │ - @ instruction: 0xfaddffff │ │ │ │ - asrs r2, r4, #23 │ │ │ │ + ldc2l 15, cr15, [fp], #-1020 @ 0xfffffc04 │ │ │ │ + strh r4, [r0, r1] │ │ │ │ movs r6, r0 │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + @ instruction: 0xfa4bffff │ │ │ │ + str r0, [r5, r3] │ │ │ │ + movs r6, r0 │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ │ │ │ │ -0003adf4 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +0003e2fc : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r5, [pc, #44] @ (3ae28 ) │ │ │ │ - movs r0, #12 │ │ │ │ + mov.w r0, #12 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + ldr r5, [pc, #56] @ (3e344 ) │ │ │ │ add r5, pc │ │ │ │ mov r1, r5 │ │ │ │ blx ae5c │ │ │ │ - movs r3, #0 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ + mov.w r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ + str r3, [r1, #8] │ │ │ │ blx b598 │ │ │ │ mov r1, r5 │ │ │ │ - movs r0, #12 │ │ │ │ + mov.w r0, #12 │ │ │ │ blx ae5c │ │ │ │ - movs r3, #1 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + str r3, [r1, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #16 │ │ │ │ b.w b594 │ │ │ │ - lsls r0, r7, #13 │ │ │ │ + subs r6, #104 @ 0x68 │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, lr} │ │ │ │ mov ip, r0 │ │ │ │ - mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ sub sp, #24 │ │ │ │ - mov r1, r2 │ │ │ │ ldr.w r4, [ip, #80] @ 0x50 │ │ │ │ + mov r0, r1 │ │ │ │ + mov r1, r2 │ │ │ │ mov r2, r3 │ │ │ │ ldr.w r3, [ip, #68] @ 0x44 │ │ │ │ str r4, [sp, #20] │ │ │ │ ldr.w r4, [ip, #76] @ 0x4c │ │ │ │ str r4, [sp, #16] │ │ │ │ ldr.w r4, [ip, #72] @ 0x48 │ │ │ │ - strd r3, r4, [sp, #8] │ │ │ │ - str r3, [sp, #4] │ │ │ │ + strd r3, r3, [sp, #4] │ │ │ │ + str r4, [sp, #12] │ │ │ │ ldr.w r3, [ip, #64] @ 0x40 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr.w r4, [ip, #84] @ 0x54 │ │ │ │ blx r4 │ │ │ │ add sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + nop │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r1 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ sub sp, #24 │ │ │ │ mov r1, r2 │ │ │ │ ldr.w r8, [r6, #80] @ 0x50 │ │ │ │ mov r2, r3 │ │ │ │ - ldr r5, [r6, #72] @ 0x48 │ │ │ │ - ldr r3, [r6, #68] @ 0x44 │ │ │ │ - str.w r8, [sp, #20] │ │ │ │ + ldrd r3, r5, [r6, #68] @ 0x44 │ │ │ │ ldr r4, [sp, #48] @ 0x30 │ │ │ │ + str.w r8, [sp, #20] │ │ │ │ ldr r7, [r6, #76] @ 0x4c │ │ │ │ - strd r5, r7, [sp, #12] │ │ │ │ strd r3, r3, [sp, #4] │ │ │ │ + strd r5, r7, [sp, #12] │ │ │ │ ldr r3, [r6, #64] @ 0x40 │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r4 │ │ │ │ ldr r7, [r6, #84] @ 0x54 │ │ │ │ blx r7 │ │ │ │ cmp r5, #0 │ │ │ │ - ble.n 3aec0 │ │ │ │ + ble.n 3e3ea │ │ │ │ ldr r3, [r6, #92] @ 0x5c │ │ │ │ cmp.w r8, #1 │ │ │ │ itt eq │ │ │ │ moveq r0, #0 │ │ │ │ moveq r1, #0 │ │ │ │ mov.w ip, r3, lsl #3 │ │ │ │ it eq │ │ │ │ moveq r3, #0 │ │ │ │ - bne.n 3aec6 │ │ │ │ + bne.n 3e3fa │ │ │ │ add.w r2, r4, ip │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ cmp r5, r3 │ │ │ │ strd r0, r1, [r2] │ │ │ │ strd r0, r1, [r4], #8 │ │ │ │ - bne.n 3aeae │ │ │ │ + bne.n 3e3d6 │ │ │ │ add sp, #24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ mov.w r7, r8, lsl #3 │ │ │ │ - movs r3, #0 │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ add.w r2, r4, ip │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ cmp r5, r3 │ │ │ │ strd r0, r1, [r2] │ │ │ │ strd r0, r1, [r4] │ │ │ │ add r4, r7 │ │ │ │ - bne.n 3aed0 │ │ │ │ - add sp, #24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + bne.n 3e40a │ │ │ │ + b.n 3e3ea │ │ │ │ nop │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ ldr r3, [r1, #4] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 3aefc │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 3e436 │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ + mov r5, r1 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r1, #8] │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ sub sp, #16 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r2, [r0, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - ble.n 3af16 │ │ │ │ - movs r0, #0 │ │ │ │ + ble.n 3e464 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #16 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ ldr r2, [r6, #8] │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr r3, [r2, #0] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 3af0e │ │ │ │ + bne.n 3e450 │ │ │ │ ldr r3, [r2, #40] @ 0x28 │ │ │ │ ldr r2, [r5, #28] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 3af0e │ │ │ │ + bne.n 3e450 │ │ │ │ add r3, sp, #12 │ │ │ │ add r2, sp, #8 │ │ │ │ add r1, sp, #4 │ │ │ │ blx b5a4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3af0e │ │ │ │ + beq.n 3e450 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr r3, [r5, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 3b006 │ │ │ │ + beq.n 3e55a │ │ │ │ ldr.w r8, [r5, #28] │ │ │ │ cmp.w r8, #0 │ │ │ │ - beq.n 3afea │ │ │ │ - ldr r2, [pc, #212] @ (3b020 ) │ │ │ │ - movs r0, #96 @ 0x60 │ │ │ │ - ldr r1, [pc, #212] @ (3b024 ) │ │ │ │ + beq.n 3e53c │ │ │ │ + ldr r2, [pc, #216] @ (3e574 ) │ │ │ │ + mov.w r0, #96 @ 0x60 │ │ │ │ + ldr r1, [pc, #216] @ (3e578 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r6, #12] │ │ │ │ cmp.w r8, #3 │ │ │ │ - str r3, [r0, #84] @ 0x54 │ │ │ │ mov r4, r0 │ │ │ │ - ldrd r3, r1, [r7, #8] │ │ │ │ - itet ls │ │ │ │ - movls r2, r3 │ │ │ │ + ldr r3, [r6, #12] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + str r3, [r0, #84] @ 0x54 │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + itee hi │ │ │ │ movhi r2, r1 │ │ │ │ + movls r2, r3 │ │ │ │ movls r3, r1 │ │ │ │ + ldr r0, [r5, #8] │ │ │ │ add.w r1, r4, #72 @ 0x48 │ │ │ │ strd r2, r3, [r4, #64] @ 0x40 │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ - add.w r2, r4, #76 @ 0x4c │ │ │ │ add.w r3, r4, #80 @ 0x50 │ │ │ │ + add.w r2, r4, #76 @ 0x4c │ │ │ │ blx b5a4 │ │ │ │ ldr r3, [r7, #4] │ │ │ │ lsls r2, r3, #31 │ │ │ │ - itee mi │ │ │ │ + it mi │ │ │ │ movmi r3, #0 │ │ │ │ - addpl.w r3, r3, r3, lsr #31 │ │ │ │ - ldrpl r2, [r7, #12] │ │ │ │ + bmi.n 3e4ee │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + add.w r3, r3, r3, lsr #31 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ + mul.w r3, r2, r3 │ │ │ │ add.w r7, r4, #8 │ │ │ │ - it pl │ │ │ │ - asrpl r3, r3, #1 │ │ │ │ - mov r0, r7 │ │ │ │ - it pl │ │ │ │ - mulpl r3, r2 │ │ │ │ strd r6, r3, [r4, #88] @ 0x58 │ │ │ │ + mov r0, r7 │ │ │ │ blx aee0 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ add.w r6, r3, #8 │ │ │ │ ldr r3, [r3, #40] @ 0x28 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ blx af20 │ │ │ │ ldr r3, [r5, #28] │ │ │ │ - cbnz r3, 3afde │ │ │ │ - ldr r3, [r4, #72] @ 0x48 │ │ │ │ + cbnz r3, 3e532 │ │ │ │ vldr d6, [r4, #32] │ │ │ │ - lsls r3, r3, #1 │ │ │ │ + ldr r3, [r4, #72] @ 0x48 │ │ │ │ + mov.w r3, r3, lsl #1 │ │ │ │ vmov s15, r3 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d6, [r4, #32] │ │ │ │ - movs r3, #1 │ │ │ │ + mov.w r3, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ - add sp, #16 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r2, [pc, #60] @ (3b028 ) │ │ │ │ - movs r0, #96 @ 0x60 │ │ │ │ - ldr r1, [pc, #60] @ (3b02c ) │ │ │ │ + b.n 3e454 │ │ │ │ + ldr r2, [pc, #60] @ (3e57c ) │ │ │ │ + mov.w r0, #96 @ 0x60 │ │ │ │ + ldr r1, [pc, #60] @ (3e580 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r6, #12] │ │ │ │ mov r4, r0 │ │ │ │ + ldr r3, [r6, #12] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ str r3, [r0, #84] @ 0x54 │ │ │ │ - ldrd r2, r3, [r7, #8] │ │ │ │ - b.n 3af70 │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ + b.n 3e4c0 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 3af40 │ │ │ │ + beq.n 3e48e │ │ │ │ mvn.w r1, #2147483648 @ 0x80000000 │ │ │ │ mov r0, r5 │ │ │ │ blx b6b4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3af0e │ │ │ │ - b.n 3af40 │ │ │ │ - mrc2 15, 6, pc, cr9, cr15, {7} │ │ │ │ - asrs r2, r2, #15 │ │ │ │ + beq.w 3e450 │ │ │ │ + b.n 3e48e │ │ │ │ + mcr2 15, 5, pc, cr5, cr15, {7} @ │ │ │ │ + ldr r6, [pc, #520] @ (3e784 ) │ │ │ │ movs r6, r0 │ │ │ │ - mrc2 15, 3, pc, cr1, cr15, {7} │ │ │ │ - asrs r2, r6, #12 │ │ │ │ + mrc2 15, 1, pc, cr13, cr15, {7} │ │ │ │ + ldr r5, [pc, #888] @ (3e8fc ) │ │ │ │ movs r6, r0 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ ldr r6, [r0, #88] @ 0x58 │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ sub sp, #12 │ │ │ │ ldr r7, [r1, #0] │ │ │ │ - mov r4, r1 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ ldr r3, [r3, #40] @ 0x28 │ │ │ │ ldr r0, [r3, #0] │ │ │ │ blx b868 │ │ │ │ ldr r1, [r6, #8] │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r4 │ │ │ │ ldrd r3, r1, [r1] │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r1, [r5, #72] @ 0x48 │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #8] @ (3b060 ) │ │ │ │ + ldr r1, [pc, #20] @ (3e5cc ) │ │ │ │ add r1, pc │ │ │ │ blx r7 │ │ │ │ add sp, #12 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - stmia r2!, {r5} │ │ │ │ - movs r5, r0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + lsls r2, r0, #16 │ │ │ │ + movs r6, r0 │ │ │ │ │ │ │ │ -0003b064 : │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ +0003e5d0 : │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r1 │ │ │ │ - ldr r1, [pc, #16] @ (3b07c ) │ │ │ │ + ldr r1, [pc, #28] @ (3e5f4 ) │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r0 │ │ │ │ - movs r0, #16 │ │ │ │ + mov.w r0, #16 │ │ │ │ add r1, pc │ │ │ │ blx ae5c │ │ │ │ strd r4, r5, [r0, #8] │ │ │ │ - pop {r3, r4, r5, pc} │ │ │ │ - nop │ │ │ │ - lsls r2, r2, #4 │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r5, pc} │ │ │ │ + subs r3, #158 @ 0x9e │ │ │ │ movs r6, r0 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldr r3, [r1, #0] │ │ │ │ mov r0, r1 │ │ │ │ - ldr r1, [pc, #4] @ (3b090 ) │ │ │ │ + ldr r1, [pc, #8] @ (3e608 ) │ │ │ │ + ldr r3, [r0, #0] │ │ │ │ add r1, pc │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ - stmia r2!, {r1, r3} │ │ │ │ - movs r5, r0 │ │ │ │ + lsls r2, r2, #15 │ │ │ │ + movs r6, r0 │ │ │ │ ldr r3, [r1, #8] │ │ │ │ mov r0, r1 │ │ │ │ mvn.w r1, #2147483648 @ 0x80000000 │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, r1 │ │ │ │ - beq.n 3b0c2 │ │ │ │ + beq.n 3e63e │ │ │ │ ldr r3, [r0, #28] │ │ │ │ - cbz r3, 3b0b6 │ │ │ │ + cbz r3, 3e630 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - cbnz r3, 3b0b6 │ │ │ │ + cbnz r3, 3e630 │ │ │ │ ldr r2, [r0, #12] │ │ │ │ ldr r3, [r0, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 3b0ba │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 3e636 │ │ │ │ + mov.w r0, #0 │ │ │ │ pop {r4, pc} │ │ │ │ blx b6b4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3b0b6 │ │ │ │ - ldr r2, [pc, #24] @ (3b0dc ) │ │ │ │ - movs r0, #64 @ 0x40 │ │ │ │ - ldr r1, [pc, #24] @ (3b0e0 ) │ │ │ │ + beq.n 3e630 │ │ │ │ + ldr r2, [pc, #28] @ (3e65c ) │ │ │ │ + mov.w r0, #64 @ 0x40 │ │ │ │ + ldr r1, [pc, #24] @ (3e660 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ mov r4, r0 │ │ │ │ - adds r0, #8 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ blx aee0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, pc} │ │ │ │ - @ instruction: 0xffb5ffff │ │ │ │ - asrs r2, r5, #9 │ │ │ │ + @ instruction: 0xffafffff │ │ │ │ + ldr r4, [pc, #944] @ (3ea14 ) │ │ │ │ movs r6, r0 │ │ │ │ │ │ │ │ -0003b0e4 : │ │ │ │ - ldr r1, [pc, #24] @ (3b100 ) │ │ │ │ - push {r4, lr} │ │ │ │ +0003e664 : │ │ │ │ + ldr r1, [pc, #28] @ (3e684 ) │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r0, #8 │ │ │ │ add r1, pc │ │ │ │ - movs r0, #8 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - lsls r2, r4, #2 │ │ │ │ + subs r3, #28 │ │ │ │ movs r6, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - mov r2, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov sl, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + ldrd r3, fp, [r0, #64] @ 0x40 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ sub sp, #20 │ │ │ │ - ldrd r3, fp, [r2, #64] @ 0x40 │ │ │ │ + ldr r2, [r0, #72] @ 0x48 │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ - ldr r2, [r2, #72] @ 0x48 │ │ │ │ cmp r3, #3 │ │ │ │ - ble.w 3b24c │ │ │ │ + ble.w 3e806 │ │ │ │ mov.w r4, fp, lsl #4 │ │ │ │ - str r4, [sp, #4] │ │ │ │ - adds r4, r1, r4 │ │ │ │ + vldr d7, [pc, #348] @ 3e810 │ │ │ │ + mov lr, sl │ │ │ │ mov.w r9, fp, lsl #3 │ │ │ │ - mov r5, r4 │ │ │ │ - str r4, [sp, #0] │ │ │ │ + mov.w r6, #4 │ │ │ │ mov.w ip, r2, lsl #3 │ │ │ │ + strd r4, fp, [sp, #4] │ │ │ │ + add r4, r1 │ │ │ │ mov.w r8, fp, lsl #5 │ │ │ │ - lsls r7, r2, #5 │ │ │ │ + mov.w r7, r2, lsl #5 │ │ │ │ + mov r5, r4 │ │ │ │ + str r4, [sp, #0] │ │ │ │ mov r4, r0 │ │ │ │ - mov lr, sl │ │ │ │ - movs r6, #4 │ │ │ │ - vldr d7, [pc, #268] @ 3b250 │ │ │ │ - strd fp, r2, [sp, #8] │ │ │ │ + str r2, [sp, #12] │ │ │ │ add.w r2, r1, r9 │ │ │ │ vldr d3, [r1] │ │ │ │ add.w fp, lr, ip │ │ │ │ - vldr d5, [r5] │ │ │ │ - adds r6, #4 │ │ │ │ + add.w r6, r6, #4 │ │ │ │ add r1, r8 │ │ │ │ vldr d4, [r2] │ │ │ │ add.w r2, r5, r9 │ │ │ │ cmp r3, r6 │ │ │ │ + vldr d5, [r5] │ │ │ │ add r5, r8 │ │ │ │ vldr d6, [r2] │ │ │ │ add.w r2, r4, ip │ │ │ │ vstr d3, [lr] │ │ │ │ add lr, r7 │ │ │ │ vstr d7, [r4] │ │ │ │ add r4, r7 │ │ │ │ @@ -61691,642 +63404,686 @@ │ │ │ │ add r2, ip │ │ │ │ vstr d5, [fp] │ │ │ │ add fp, ip │ │ │ │ vstr d7, [r2] │ │ │ │ add r2, ip │ │ │ │ vstr d6, [fp] │ │ │ │ vstr d7, [r2] │ │ │ │ - bge.n 3b148 │ │ │ │ - lsrs r1, r3, #2 │ │ │ │ + bge.n 3e6da │ │ │ │ + mov.w r1, r3, lsr #2 │ │ │ │ add r0, r7 │ │ │ │ - subs r1, #1 │ │ │ │ - subs r4, r3, #4 │ │ │ │ - bic.w r4, r4, #3 │ │ │ │ ldrd fp, r2, [sp, #8] │ │ │ │ + sub.w r4, r3, #4 │ │ │ │ + add.w r1, r1, #4294967295 @ 0xffffffff │ │ │ │ + bic.w r4, r4, #3 │ │ │ │ + add.w r4, r4, #8 │ │ │ │ mul.w r5, r7, r1 │ │ │ │ add r7, sl │ │ │ │ - adds r4, #8 │ │ │ │ add r0, r5 │ │ │ │ add.w sl, r7, r5 │ │ │ │ ldrd r5, r6, [sp] │ │ │ │ add r5, r6 │ │ │ │ mla r1, r8, r1, r5 │ │ │ │ - adds r3, #3 │ │ │ │ + add.w r3, r3, #3 │ │ │ │ cmp r3, r4 │ │ │ │ - blt.n 3b20e │ │ │ │ + blt.n 3e7b0 │ │ │ │ ldrd r6, r7, [r1] │ │ │ │ - strd r6, r7, [sl] │ │ │ │ cmp r2, #1 │ │ │ │ it eq │ │ │ │ cmpeq.w fp, #1 │ │ │ │ + strd r6, r7, [sl] │ │ │ │ mov.w r6, #0 │ │ │ │ mov.w r7, #0 │ │ │ │ strd r6, r7, [r0] │ │ │ │ - bne.n 3b214 │ │ │ │ - adds r2, r4, #1 │ │ │ │ + bne.n 3e7c8 │ │ │ │ + add.w r2, r4, #1 │ │ │ │ cmp r3, r2 │ │ │ │ - blt.n 3b20e │ │ │ │ + blt.n 3e7b0 │ │ │ │ ldrd r8, r9, [r1, #8] │ │ │ │ - adds r4, #2 │ │ │ │ - strd r8, r9, [sl, #8] │ │ │ │ + add.w r4, r4, #2 │ │ │ │ cmp r3, r4 │ │ │ │ + strd r8, r9, [sl, #8] │ │ │ │ strd r6, r7, [r0, #8] │ │ │ │ - blt.n 3b20e │ │ │ │ + blt.n 3e7b0 │ │ │ │ ldrd r2, r3, [r1, #16] │ │ │ │ strd r2, r3, [sl, #16] │ │ │ │ strd r6, r7, [r0, #16] │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - adds r5, r4, #1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + add.w r5, r4, #1 │ │ │ │ cmp r3, r5 │ │ │ │ - blt.n 3b20e │ │ │ │ + blt.n 3e7b0 │ │ │ │ mov.w fp, fp, lsl #3 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + add.w r4, r4, #2 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + cmp r3, r4 │ │ │ │ add r1, fp │ │ │ │ + ldrd r8, r9, [r1] │ │ │ │ add sl, r2 │ │ │ │ add r0, r2 │ │ │ │ - adds r4, #2 │ │ │ │ - cmp r3, r4 │ │ │ │ - ldrd r8, r9, [r1] │ │ │ │ strd r8, r9, [sl] │ │ │ │ strd r6, r7, [r0] │ │ │ │ - blt.n 3b20e │ │ │ │ + blt.n 3e7b0 │ │ │ │ add r1, fp │ │ │ │ add sl, r2 │ │ │ │ - add r0, r2 │ │ │ │ ldrd r4, r5, [r1] │ │ │ │ + add r0, r2 │ │ │ │ strd r4, r5, [sl] │ │ │ │ strd r6, r7, [r0] │ │ │ │ - b.n 3b20e │ │ │ │ - movs r4, #4 │ │ │ │ - b.n 3b1c6 │ │ │ │ + b.n 3e7b0 │ │ │ │ + mov.w r4, #4 │ │ │ │ + b.n 3e762 │ │ │ │ + nop.w │ │ │ │ ... │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldr r6, [r0, #64] @ 0x40 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ ldr r7, [r0, #72] @ 0x48 │ │ │ │ cmp r6, #3 │ │ │ │ - ble.n 3b302 │ │ │ │ + ble.n 3e900 │ │ │ │ mov.w r9, r7, lsl #4 │ │ │ │ - lsls r4, r7, #3 │ │ │ │ + mov.w ip, #4 │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r4, r7, lsl #3 │ │ │ │ + mov.w r1, #0 │ │ │ │ add.w r8, r3, r9 │ │ │ │ mov.w lr, r7, lsl #5 │ │ │ │ mov r2, r8 │ │ │ │ - mov.w ip, #4 │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ - adds r5, r3, r4 │ │ │ │ - strd r0, r1, [r3] │ │ │ │ + add.w r5, r3, r4 │ │ │ │ add.w ip, ip, #4 │ │ │ │ - add r3, lr │ │ │ │ + strd r0, r1, [r3] │ │ │ │ cmp r6, ip │ │ │ │ + add r3, lr │ │ │ │ strd r0, r1, [r5] │ │ │ │ add.w r5, r2, r4 │ │ │ │ strd r0, r1, [r2] │ │ │ │ add r2, lr │ │ │ │ strd r0, r1, [r5] │ │ │ │ - bge.n 3b27e │ │ │ │ - lsrs r3, r6, #2 │ │ │ │ + bge.n 3e850 │ │ │ │ + mov.w r3, r6, lsr #2 │ │ │ │ add.w r0, r8, r9 │ │ │ │ - subs r3, #1 │ │ │ │ - subs r2, r6, #4 │ │ │ │ + sub.w r2, r6, #4 │ │ │ │ bic.w r2, r2, #3 │ │ │ │ - adds r2, #8 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + add.w r2, r2, #8 │ │ │ │ mla r3, lr, r3, r0 │ │ │ │ - adds r6, #3 │ │ │ │ + add.w r6, r6, #3 │ │ │ │ cmp r6, r2 │ │ │ │ - blt.n 3b2da │ │ │ │ + blt.n 3e8c0 │ │ │ │ cmp r7, #1 │ │ │ │ - bne.n 3b2de │ │ │ │ - adds r4, r2, #1 │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ + bne.n 3e8d2 │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ + add.w r4, r2, #1 │ │ │ │ cmp r6, r4 │ │ │ │ strd r0, r1, [r3] │ │ │ │ - blt.n 3b2da │ │ │ │ - adds r2, #2 │ │ │ │ + blt.n 3e8c0 │ │ │ │ + add.w r2, r2, #2 │ │ │ │ strd r0, r1, [r3, #8] │ │ │ │ cmp r6, r2 │ │ │ │ - blt.n 3b2da │ │ │ │ + blt.n 3e8c0 │ │ │ │ strd r0, r1, [r3, #16] │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - adds r1, r2, #1 │ │ │ │ - movs r4, #0 │ │ │ │ - movs r5, #0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r4, #0 │ │ │ │ + mov.w r5, #0 │ │ │ │ + add.w r1, r2, #1 │ │ │ │ cmp r6, r1 │ │ │ │ strd r4, r5, [r3] │ │ │ │ - blt.n 3b2da │ │ │ │ - lsls r1, r7, #3 │ │ │ │ - adds r2, #2 │ │ │ │ - add r3, r1 │ │ │ │ + blt.n 3e8c0 │ │ │ │ + mov.w r1, r7, lsl #3 │ │ │ │ + add.w r2, r2, #2 │ │ │ │ cmp r6, r2 │ │ │ │ + add r3, r1 │ │ │ │ strd r4, r5, [r3] │ │ │ │ - blt.n 3b2da │ │ │ │ + blt.n 3e8c0 │ │ │ │ add r3, r1 │ │ │ │ strd r4, r5, [r3] │ │ │ │ - b.n 3b2da │ │ │ │ - movs r2, #4 │ │ │ │ - b.n 3b2b4 │ │ │ │ + b.n 3e8c0 │ │ │ │ + mov.w r2, #4 │ │ │ │ + b.n 3e890 │ │ │ │ nop │ │ │ │ ldr r0, [r0, #76] @ 0x4c │ │ │ │ mov r2, r1 │ │ │ │ - push {r4} │ │ │ │ mov r1, r3 │ │ │ │ + str.w r4, [sp, #-4]! │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ mov r3, r4 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ bx r3 │ │ │ │ - nop │ │ │ │ ldr r3, [r1, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - cbz r3, 3b326 │ │ │ │ - movs r0, #0 │ │ │ │ + cbz r3, 3e928 │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - mov r6, r1 │ │ │ │ - ldr r5, [r1, #28] │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + mov r5, r1 │ │ │ │ mov r4, r2 │ │ │ │ - cmp r5, #4 │ │ │ │ - beq.n 3b392 │ │ │ │ - cbnz r5, 3b37a │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + ldr r6, [r1, #28] │ │ │ │ + cmp r6, #4 │ │ │ │ + beq.n 3e9b4 │ │ │ │ + cbnz r6, 3e994 │ │ │ │ ldr r3, [r1, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #1 │ │ │ │ - bgt.n 3b37a │ │ │ │ + bgt.n 3e994 │ │ │ │ ldr r2, [r1, #12] │ │ │ │ ldr r3, [r1, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 3b37e │ │ │ │ + beq.n 3e9a0 │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 3b3c0 │ │ │ │ - ldr r2, [pc, #168] @ (3b3f4 ) │ │ │ │ + beq.n 3e9e2 │ │ │ │ + ldr r2, [pc, #192] @ (3ea14 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #168] @ (3b3f8 ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #192] @ (3ea18 ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ - ldr r3, [r6, #28] │ │ │ │ + ldr r3, [r5, #28] │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 3b3c6 │ │ │ │ - str r5, [r0, #76] @ 0x4c │ │ │ │ - add.w ip, r5, #8 │ │ │ │ - add.w r6, r4, #8 │ │ │ │ - ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ - stmia r6!, {r0, r1, r2, r3} │ │ │ │ - ldmia.w ip, {r0, r1, r2, r3} │ │ │ │ - stmia.w r6, {r0, r1, r2, r3} │ │ │ │ - mov r0, r4 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - movs r0, #0 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + beq.n 3e9e8 │ │ │ │ + str r6, [r0, #76] @ 0x4c │ │ │ │ + ldrd r0, r1, [r6, #8] │ │ │ │ + strd r0, r1, [r4, #8] │ │ │ │ + ldrd r0, r1, [r6, #16] │ │ │ │ + strd r0, r1, [r4, #16] │ │ │ │ + ldrd r0, r1, [r6, #24] │ │ │ │ + strd r0, r1, [r4, #24] │ │ │ │ + ldrd r0, r1, [r6, #32] │ │ │ │ + strd r0, r1, [r4, #32] │ │ │ │ + mov r0, r4 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + mov.w r0, #0 │ │ │ │ + pop {r6, pc} │ │ │ │ mvn.w r1, #2147483648 @ 0x80000000 │ │ │ │ - mov r0, r6 │ │ │ │ + mov r0, r5 │ │ │ │ blx b6b4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3b37a │ │ │ │ - ldr r3, [r6, #28] │ │ │ │ + beq.n 3e994 │ │ │ │ + ldr r3, [r5, #28] │ │ │ │ cmp r3, #4 │ │ │ │ - bne.n 3b3b0 │ │ │ │ - ldr r0, [r6, #8] │ │ │ │ + bne.n 3e9d2 │ │ │ │ + ldr r0, [r5, #8] │ │ │ │ blx b3f0 │ │ │ │ - ldr r2, [r6, #12] │ │ │ │ - ldr r1, [r6, #20] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + ldr r1, [r5, #20] │ │ │ │ blx b264 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx b8b0 │ │ │ │ - mov r5, r0 │ │ │ │ + mov r6, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3b37a │ │ │ │ - ldr r3, [r6, #28] │ │ │ │ - cbz r3, 3b3b8 │ │ │ │ - ldr r2, [pc, #72] @ (3b3fc ) │ │ │ │ + beq.n 3e994 │ │ │ │ + ldr r3, [r5, #28] │ │ │ │ + cbz r3, 3e9da │ │ │ │ + ldr r2, [pc, #68] @ (3ea1c ) │ │ │ │ add r2, pc │ │ │ │ - b.n 3b34c │ │ │ │ - ldr r2, [r6, #12] │ │ │ │ - ldr r3, [r6, #20] │ │ │ │ + b.n 3e954 │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + ldr r3, [r5, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 3b348 │ │ │ │ - ldr r2, [pc, #60] @ (3b400 ) │ │ │ │ + bne.n 3e950 │ │ │ │ + ldr r2, [pc, #60] @ (3ea20 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 3b34c │ │ │ │ + b.n 3e954 │ │ │ │ add.w r3, r0, #72 @ 0x48 │ │ │ │ add.w r2, r0, #68 @ 0x44 │ │ │ │ add.w r1, r0, #64 @ 0x40 │ │ │ │ - ldr r0, [r6, #8] │ │ │ │ + ldr r0, [r5, #8] │ │ │ │ blx b5a4 │ │ │ │ - ldr r3, [r6, #28] │ │ │ │ - str r5, [r4, #76] @ 0x4c │ │ │ │ + ldr r3, [r5, #28] │ │ │ │ + str r6, [r4, #76] @ 0x4c │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 3b360 │ │ │ │ + bne.n 3e96a │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ add.w r1, r4, #8 │ │ │ │ add.w r0, r0, r0, lsl #1 │ │ │ │ blx b85c │ │ │ │ mov r0, r4 │ │ │ │ - b.n 3b378 │ │ │ │ - nop │ │ │ │ - ldc2 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ - lsrs r4, r6, #31 │ │ │ │ + b.n 3e98c │ │ │ │ + ldc2 15, cr15, [r3, #-1020]! @ 0xfffffc04 │ │ │ │ + ldr r1, [pc, #936] @ (3edc4 ) │ │ │ │ movs r6, r0 │ │ │ │ - vmaxnm.f16 , , │ │ │ │ - mrc2 15, 4, pc, cr3, cr15, {7} │ │ │ │ + vminnm.f32 , , │ │ │ │ + mrc2 15, 1, pc, cr1, cr15, {7} │ │ │ │ ldr r0, [r0, #76] @ 0x4c │ │ │ │ - cbz r0, 3b40c │ │ │ │ + cbz r0, 3ea2c │ │ │ │ b.w b6cc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ ldr r0, [r0, #76] @ 0x4c │ │ │ │ - cbz r0, 3b418 │ │ │ │ + cbz r0, 3ea38 │ │ │ │ b.w ad64 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ mov r3, r0 │ │ │ │ - push {r4} │ │ │ │ mov r0, r1 │ │ │ │ - ldr r4, [r1, #0] │ │ │ │ + str.w r4, [sp, #-4]! │ │ │ │ ldr r2, [r3, #76] @ 0x4c │ │ │ │ - cbz r2, 3b434 │ │ │ │ - ldr r1, [pc, #24] @ (3b444 ) │ │ │ │ + ldr r4, [r1, #0] │ │ │ │ + cbz r2, 3ea56 │ │ │ │ mov r3, r4 │ │ │ │ + ldr r1, [pc, #20] @ (3ea64 ) │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ add r1, pc │ │ │ │ bx r3 │ │ │ │ - ldr r1, [pc, #16] @ (3b448 ) │ │ │ │ + ldr r1, [pc, #16] @ (3ea68 ) │ │ │ │ ldr r2, [r3, #64] @ 0x40 │ │ │ │ mov r3, r4 │ │ │ │ - add r1, pc │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ + add r1, pc │ │ │ │ bx r3 │ │ │ │ - nop │ │ │ │ - bkpt 0x0070 │ │ │ │ - movs r5, r0 │ │ │ │ - bkpt 0x0082 │ │ │ │ - movs r5, r0 │ │ │ │ + vaddl.u8 q0, d14, d5 │ │ │ │ + vaddl.u16 q0, d12, d5 │ │ │ │ │ │ │ │ -0003b44c : │ │ │ │ - ldr r1, [pc, #24] @ (3b468 ) │ │ │ │ - push {r4, lr} │ │ │ │ +0003ea6c : │ │ │ │ + ldr r1, [pc, #28] @ (3ea8c ) │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r0, #8 │ │ │ │ add r1, pc │ │ │ │ - movs r0, #8 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - stc2l 0, cr0, [r6, #-20] @ 0xffffffec │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + adds r7, #32 │ │ │ │ + movs r6, r0 │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ - sub sp, #12 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r3 │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + sub sp, #12 │ │ │ │ ldr r5, [sp, #32] │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ str r5, [sp, #0] │ │ │ │ ldr r7, [r0, #56] @ 0x38 │ │ │ │ blx r7 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ - str r5, [sp, #32] │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ + str r5, [sp, #32] │ │ │ │ mov r1, r6 │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ mov ip, r4 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx ip │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - mov r5, r0 │ │ │ │ - ldr r0, [r0, #68] @ 0x44 │ │ │ │ - sub sp, #12 │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r2 │ │ │ │ - mov r2, r4 │ │ │ │ + mov r2, r3 │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ + sub sp, #12 │ │ │ │ ldr.w r8, [sp, #40] @ 0x28 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - mov r1, r8 │ │ │ │ + ldr r0, [r0, #68] @ 0x44 │ │ │ │ + str r4, [sp, #0] │ │ │ │ mov r3, r8 │ │ │ │ + mov r1, r8 │ │ │ │ ldr.w r9, [r0, #56] @ 0x38 │ │ │ │ blx r9 │ │ │ │ ldr r0, [r5, #64] @ 0x40 │ │ │ │ - str.w r8, [sp, #40] @ 0x28 │ │ │ │ mov r3, r4 │ │ │ │ mov r2, r7 │ │ │ │ + str.w r8, [sp, #40] @ 0x28 │ │ │ │ mov r1, r6 │ │ │ │ ldr r5, [r0, #56] @ 0x38 │ │ │ │ mov ip, r5 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx ip │ │ │ │ - nop │ │ │ │ mov r3, r0 │ │ │ │ - push {r4, lr} │ │ │ │ mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + ldrd r1, r2, [r3, #68] @ 0x44 │ │ │ │ sub sp, #8 │ │ │ │ - ldr r2, [r3, #72] @ 0x48 │ │ │ │ - ldr r1, [r3, #68] @ 0x44 │ │ │ │ - ldr r4, [r0, #0] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #12] @ (3b4f0 ) │ │ │ │ + ldr r1, [pc, #12] @ (3eb40 ) │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ ldr r3, [r3, #64] @ 0x40 │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ - pop {r1, r2, r3, r5, r6, r7, pc} │ │ │ │ - movs r5, r0 │ │ │ │ - push {r4, lr} │ │ │ │ + cdp2 0, 13, cr0, cr12, cr5, {0} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ mov r4, r1 │ │ │ │ ldr r5, [r1, #4] │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ mov sl, r2 │ │ │ │ mvn.w r2, #2147483648 @ 0x80000000 │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ sub sp, #32 │ │ │ │ ldr r1, [r5, #0] │ │ │ │ cmp r1, r2 │ │ │ │ - beq.n 3b53c │ │ │ │ + beq.n 3eb9c │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, r2 │ │ │ │ - beq.n 3b53c │ │ │ │ + beq.n 3eb9c │ │ │ │ ldr r2, [r4, #28] │ │ │ │ cmp r1, #1 │ │ │ │ bic.w r2, r2, #4 │ │ │ │ clz r2, r2 │ │ │ │ mov.w r2, r2, lsr #5 │ │ │ │ it le │ │ │ │ movle r2, #0 │ │ │ │ - cbnz r2, 3b544 │ │ │ │ - movs r0, #0 │ │ │ │ + cbnz r2, 3ebb4 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #32 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ add r3, sp, #28 │ │ │ │ + mov r7, r0 │ │ │ │ str r3, [sp, #4] │ │ │ │ - movs r3, #1 │ │ │ │ + mov.w r3, #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ - mov r7, r0 │ │ │ │ mov r3, r5 │ │ │ │ - ldrd r1, r2, [r0, #12] │ │ │ │ - ldr r0, [r0, #8] │ │ │ │ + ldrd r0, r1, [r0, #8] │ │ │ │ + ldr r2, [r7, #16] │ │ │ │ blx b134 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3b53c │ │ │ │ + beq.n 3eb9c │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r3, [r5, #0] │ │ │ │ - adds r2, #1 │ │ │ │ - str r2, [sp, #28] │ │ │ │ + add.w r2, r2, #1 │ │ │ │ cmp r2, r3 │ │ │ │ - bge.n 3b53c │ │ │ │ - ldr.w r3, [sl, #164] @ 0xa4 │ │ │ │ + str r2, [sp, #28] │ │ │ │ + bge.n 3eb9c │ │ │ │ ldr r0, [r4, #12] │ │ │ │ ldr r1, [r4, #20] │ │ │ │ - ubfx r3, r3, #0, #20 │ │ │ │ + ldr.w r3, [sl, #164] @ 0xa4 │ │ │ │ cmp r0, r1 │ │ │ │ - beq.n 3b582 │ │ │ │ + ubfx r3, r3, #0, #20 │ │ │ │ + beq.n 3ebf6 │ │ │ │ ldr r1, [r4, #28] │ │ │ │ - cbz r1, 3b582 │ │ │ │ + cbz r1, 3ebf6 │ │ │ │ lsls r0, r3, #19 │ │ │ │ - bmi.n 3b53c │ │ │ │ + bmi.n 3eb9c │ │ │ │ lsls r1, r3, #24 │ │ │ │ - bpl.n 3b590 │ │ │ │ + bpl.n 3ec04 │ │ │ │ ldrd r0, r1, [r7, #8] │ │ │ │ ldr r1, [r1, #0] │ │ │ │ cmp r0, r1 │ │ │ │ - bne.n 3b53c │ │ │ │ + bne.n 3eb9c │ │ │ │ lsls r3, r3, #15 │ │ │ │ - bpl.n 3b59e │ │ │ │ + bpl.n 3ec12 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - bgt.w 3b6b8 │ │ │ │ - add r3, sp, #24 │ │ │ │ + bgt.w 3ed34 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ + add r3, sp, #24 │ │ │ │ add r1, sp, #20 │ │ │ │ blx b100 │ │ │ │ - ldr r5, [r4, #28] │ │ │ │ ldr r0, [r4, #8] │ │ │ │ + ldr r5, [r4, #28] │ │ │ │ clz r5, r5 │ │ │ │ - lsrs r5, r5, #5 │ │ │ │ + mov.w r5, r5, lsr #5 │ │ │ │ mov r1, r5 │ │ │ │ blx b588 │ │ │ │ - mov r1, r5 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ + mov r1, r5 │ │ │ │ blx b588 │ │ │ │ ldr r2, [r0, #0] │ │ │ │ - movs r3, #12 │ │ │ │ mov r6, r0 │ │ │ │ - mla r2, r3, r2, r0 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ + add.w r2, r2, r2, lsl #1 │ │ │ │ + add.w r2, r6, r2, lsl #2 │ │ │ │ ldr.w r3, [r2, #-8] │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - adds r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str.w r3, [r2, #-8] │ │ │ │ blx b3f0 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ blx b008 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ - str r3, [sp, #8] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r9 │ │ │ │ + str r3, [sp, #8] │ │ │ │ ldr r3, [r4, #24] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx b52c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, sl │ │ │ │ blx b8b0 │ │ │ │ mov r9, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3b69e │ │ │ │ + beq.n 3ed18 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ - cbnz r3, 3b682 │ │ │ │ + cbnz r3, 3ecfc │ │ │ │ blx b588 │ │ │ │ - mov r1, r6 │ │ │ │ mov r5, r0 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r8 │ │ │ │ blx b008 │ │ │ │ - mov r1, r0 │ │ │ │ ldrd r2, r3, [r4, #20] │ │ │ │ + mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ strd r2, r3, [sp] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, sl │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ - cbz r0, 3b69e │ │ │ │ + cbz r0, 3ed18 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ - cbnz r3, 3b698 │ │ │ │ - ldr r2, [pc, #132] @ (3b6d0 ) │ │ │ │ + cbnz r3, 3ed12 │ │ │ │ + ldr r2, [pc, #132] @ (3ed4c ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #132] @ (3b6d4 ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #132] @ (3ed50 ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ - add.w r1, r5, #8 │ │ │ │ mov r4, r0 │ │ │ │ add.w r2, r0, #8 │ │ │ │ - strd r9, r5, [r0, #64] @ 0x40 │ │ │ │ - str r7, [r0, #72] @ 0x48 │ │ │ │ + add.w r1, r5, #8 │ │ │ │ add.w r0, r9, #8 │ │ │ │ + strd r9, r5, [r4, #64] @ 0x40 │ │ │ │ + str r7, [r4, #72] @ 0x48 │ │ │ │ blx b3c8 │ │ │ │ - mov r0, r6 │ │ │ │ ldrd r3, r2, [sp, #20] │ │ │ │ + mov r0, r6 │ │ │ │ mov r1, r8 │ │ │ │ blx af2c │ │ │ │ mov r0, r4 │ │ │ │ - add sp, #32 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + b.n 3eba0 │ │ │ │ blx b588 │ │ │ │ - mov r1, r6 │ │ │ │ mov r5, r0 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r8 │ │ │ │ blx b008 │ │ │ │ - mov r1, r0 │ │ │ │ ldrd r3, r2, [r4, #20] │ │ │ │ - b.n 3b62e │ │ │ │ - ldr r2, [pc, #60] @ (3b6d8 ) │ │ │ │ + mov r1, r0 │ │ │ │ + b.n 3ecaa │ │ │ │ + ldr r2, [pc, #64] @ (3ed54 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 3b64c │ │ │ │ + b.n 3ecc8 │ │ │ │ mov r0, r9 │ │ │ │ blx b6d0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ - mov r1, r8 │ │ │ │ ldrd r3, r2, [sp, #20] │ │ │ │ + mov r1, r8 │ │ │ │ mov r0, r6 │ │ │ │ blx af2c │ │ │ │ - b.n 3b53c │ │ │ │ + b.n 3eb9c │ │ │ │ blx af90 │ │ │ │ ldr r1, [r4, #28] │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b98c │ │ │ │ cmp r5, r0 │ │ │ │ - bgt.w 3b53c │ │ │ │ + bgt.w 3eb9c │ │ │ │ ldr r2, [sp, #28] │ │ │ │ - b.n 3b59e │ │ │ │ - mrc2 15, 0, pc, cr15, cr15, {7} │ │ │ │ - lsrs r4, r0, #20 │ │ │ │ + b.n 3ec12 │ │ │ │ + stc2l 15, cr15, [r7, #1020] @ 0x3fc │ │ │ │ + mov lr, r0 │ │ │ │ movs r6, r0 │ │ │ │ - ldc2l 15, cr15, [r7, #1020]! @ 0x3fc │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + ldc2 15, cr15, [r5, #1020]! @ 0x3fc │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ │ │ │ │ -0003b6f4 : │ │ │ │ - stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - mov r5, r0 │ │ │ │ - ldr r4, [pc, #48] @ (3b72c ) │ │ │ │ - ldr r7, [pc, #48] @ (3b730 ) │ │ │ │ - add r4, pc │ │ │ │ - add.w r8, r4, #12 │ │ │ │ - add r7, pc │ │ │ │ - mov r6, r4 │ │ │ │ - ldr.w r9, [r4], #4 │ │ │ │ - mov r1, r7 │ │ │ │ - movs r0, #20 │ │ │ │ +0003ed7c : │ │ │ │ + strd r3, r4, [sp, #-32]! │ │ │ │ + mov.w r4, #0 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ + mov r6, r0 │ │ │ │ + ldr r5, [pc, #76] @ (3edd8 ) │ │ │ │ + strd r7, r8, [sp, #16] │ │ │ │ + ldr.w r8, [pc, #72] @ 3eddc │ │ │ │ + strd r9, lr, [sp, #24] │ │ │ │ + add r5, pc │ │ │ │ + mov r7, r5 │ │ │ │ + add r8, pc │ │ │ │ + ldr.w r9, [r5], #4 │ │ │ │ + mov r1, r8 │ │ │ │ + mov.w r0, #20 │ │ │ │ blx ae5c │ │ │ │ - movs r3, #3 │ │ │ │ mov r1, r0 │ │ │ │ - strd r9, r6, [r0, #8] │ │ │ │ - str r3, [r0, #16] │ │ │ │ - mov r0, r5 │ │ │ │ + mov.w r3, #3 │ │ │ │ + mov r0, r6 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + strd r9, r7, [r1, #8] │ │ │ │ + str r3, [r1, #16] │ │ │ │ blx b598 │ │ │ │ - cmp r4, r8 │ │ │ │ - bne.n 3b708 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - bls.n 3b814 │ │ │ │ - movs r5, r0 │ │ │ │ - @ instruction: 0xfaa00005 │ │ │ │ + cmp r4, #3 │ │ │ │ + bne.n 3ed9e │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + ldrd r7, r8, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {r9, pc} │ │ │ │ + subs r0, r3, r0 │ │ │ │ + movs r6, r0 │ │ │ │ + adds r4, #8 │ │ │ │ + movs r6, r0 │ │ │ │ │ │ │ │ -0003b734 : │ │ │ │ - push {r4, lr} │ │ │ │ +0003ede0 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r2 │ │ │ │ blx b194 │ │ │ │ str r4, [r0, #56] @ 0x38 │ │ │ │ pop {r4, pc} │ │ │ │ - push {r4, lr} │ │ │ │ + nop │ │ │ │ mov r3, r0 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r0, r1 │ │ │ │ - sub sp, #8 │ │ │ │ ldrd r4, r2, [r3, #8] │ │ │ │ + sub sp, #8 │ │ │ │ ldr r1, [r3, #20] │ │ │ │ str r4, [sp, #4] │ │ │ │ - subs r2, r1, r2 │ │ │ │ - ldr r1, [pc, #24] @ (3b76c ) │ │ │ │ ldr r4, [r3, #4] │ │ │ │ + sub.w r2, r1, r2 │ │ │ │ + ldr r1, [pc, #20] @ (3ee20 ) │ │ │ │ clz r2, r2 │ │ │ │ + mov.w r2, r2, lsr #5 │ │ │ │ str r4, [sp, #0] │ │ │ │ - add r1, pc │ │ │ │ ldr r4, [r0, #0] │ │ │ │ - lsrs r2, r2, #5 │ │ │ │ + add r1, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ - cbnz r0, 3b7d6 │ │ │ │ - movs r5, r0 │ │ │ │ - push {r4, lr} │ │ │ │ + ldc2 0, cr0, [lr], {5} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldrd r1, r0, [r0, #4] │ │ │ │ blx aefc │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b5bc │ │ │ │ nop │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ mov r5, r1 │ │ │ │ - ldr r1, [pc, #140] @ (3b81c ) │ │ │ │ + ldr r1, [pc, #156] @ (3eeec ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ blx b3e4 │ │ │ │ - ldr r3, [r4, #20] │ │ │ │ ldr r1, [r4, #12] │ │ │ │ mov r0, r5 │ │ │ │ - subs r1, r1, r3 │ │ │ │ + ldr r3, [r4, #20] │ │ │ │ + sub.w r1, r1, r3 │ │ │ │ clz r1, r1 │ │ │ │ - lsrs r1, r1, #5 │ │ │ │ + mov.w r1, r1, lsr #5 │ │ │ │ blx affc │ │ │ │ - mov r0, r5 │ │ │ │ ldrd r3, r1, [r4, #12] │ │ │ │ - subs r1, r1, r3 │ │ │ │ - asrs r1, r1, #3 │ │ │ │ - blx b140 │ │ │ │ mov r0, r5 │ │ │ │ + sub.w r1, r1, r3 │ │ │ │ + mov.w r1, r1, asr #3 │ │ │ │ + blx b140 │ │ │ │ ldrd r3, r1, [r4, #20] │ │ │ │ - subs r1, r1, r3 │ │ │ │ - asrs r1, r1, #3 │ │ │ │ + mov r0, r5 │ │ │ │ + sub.w r1, r1, r3 │ │ │ │ + mov.w r1, r1, asr #3 │ │ │ │ blx b140 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ blx b82c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx affc │ │ │ │ ldr r0, [r4, #16] │ │ │ │ @@ -62348,4624 +64105,4854 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx affc │ │ │ │ ldr r1, [r4, #4] │ │ │ │ mov r0, r5 │ │ │ │ blx b964 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ mov r0, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w b960 │ │ │ │ nop │ │ │ │ - cbnz r6, 3b87c │ │ │ │ - movs r5, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + @ instruction: 0xfbf80005 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r1 │ │ │ │ mvn.w r1, #2147483648 @ 0x80000000 │ │ │ │ - sub sp, #68 @ 0x44 │ │ │ │ cmp r8, r1 │ │ │ │ - beq.w 3b952 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #68 @ 0x44 │ │ │ │ + beq.w 3f044 │ │ │ │ cmp.w r8, #0 │ │ │ │ - beq.w 3b998 │ │ │ │ - ble.w 3b952 │ │ │ │ - mov lr, r0 │ │ │ │ + beq.w 3f0a8 │ │ │ │ + ble.w 3f044 │ │ │ │ ldr r1, [r0, #0] │ │ │ │ - str r1, [sp, #28] │ │ │ │ + mov lr, r0 │ │ │ │ cmp.w r8, #1 │ │ │ │ mov r0, r1 │ │ │ │ ldr.w r1, [lr, #4] │ │ │ │ - beq.w 3b958 │ │ │ │ + str r0, [sp, #28] │ │ │ │ + beq.w 3f05c │ │ │ │ cmp r0, #0 │ │ │ │ - ble.n 3b952 │ │ │ │ - ldr.w r5, [lr, #16] │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - ldr.w r0, [lr, #12] │ │ │ │ + ble.w 3f044 │ │ │ │ + ldrd r0, r5, [lr, #12] │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ cmp.w r8, #2 │ │ │ │ - str r0, [sp, #16] │ │ │ │ - str r1, [sp, #52] @ 0x34 │ │ │ │ + strd r0, r3, [sp, #16] │ │ │ │ mov.w r0, r5, lsl #3 │ │ │ │ + str r1, [sp, #52] @ 0x34 │ │ │ │ mov r1, r2 │ │ │ │ - str r3, [sp, #20] │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ - beq.w 3bafe │ │ │ │ - movs r3, #0 │ │ │ │ + beq.w 3f234 │ │ │ │ + mov.w r3, #0 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 3bab4 │ │ │ │ + ble.w 3f1e4 │ │ │ │ mov r5, r1 │ │ │ │ mov fp, lr │ │ │ │ str.w r8, [sp, #12] │ │ │ │ - ldrd r7, r4, [fp, #24] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - lsls r6, r4, #3 │ │ │ │ + ldrd r7, r4, [fp, #24] │ │ │ │ cmp r3, #3 │ │ │ │ - beq.w 3b9e2 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r6, r4, lsl #3 │ │ │ │ + beq.w 3f0fa │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ str r3, [sp, #24] │ │ │ │ add.w r3, fp, #48 @ 0x30 │ │ │ │ + str r5, [sp, #60] @ 0x3c │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ + strd r5, r2, [sp, #4] │ │ │ │ sub.w r9, r3, #4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r7 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - str r5, [sp, #60] @ 0x3c │ │ │ │ cmp.w r9, #0 │ │ │ │ - ble.n 3b920 │ │ │ │ + ble.n 3f00e │ │ │ │ ldrd r5, lr, [fp, #36] @ 0x24 │ │ │ │ mov.w r4, lr, lsl #3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #4 │ │ │ │ itt ne │ │ │ │ - movne r1, #0 │ │ │ │ ldrdne r3, r2, [sp, #4] │ │ │ │ - beq.w 3ba50 │ │ │ │ + movne r1, #0 │ │ │ │ + beq.w 3f170 │ │ │ │ cmp r5, #0 │ │ │ │ - ble.n 3b9ba │ │ │ │ + ble.w 3f0cc │ │ │ │ mov ip, r6 │ │ │ │ - str.w r9, [sp, #40] @ 0x28 │ │ │ │ mov r6, r3 │ │ │ │ - mov r9, r2 │ │ │ │ + str.w r9, [sp, #40] @ 0x28 │ │ │ │ mov r3, r1 │ │ │ │ + mov r9, r2 │ │ │ │ str.w fp, [sp, #56] @ 0x38 │ │ │ │ - movs r7, #0 │ │ │ │ + mov.w r7, #0 │ │ │ │ mov r8, r9 │ │ │ │ - mov fp, ip │ │ │ │ strd r3, r6, [sp, #32] │ │ │ │ + mov fp, ip │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r6 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ mov r1, sl │ │ │ │ - adds r7, #1 │ │ │ │ - bl 3b820 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + bl 3eef0 │ │ │ │ + cmp r7, r5 │ │ │ │ add r6, r4 │ │ │ │ add r8, r4 │ │ │ │ - cmp r7, r5 │ │ │ │ - bne.n 3b8f0 │ │ │ │ + bne.n 3efda │ │ │ │ ldrd r3, r6, [sp, #32] │ │ │ │ mov ip, fp │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ add r9, fp │ │ │ │ - adds r3, #1 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ add r6, fp │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 3b8e6 │ │ │ │ + bne.n 3efce │ │ │ │ ldr.w fp, [sp, #56] @ 0x38 │ │ │ │ mov r9, r2 │ │ │ │ mov r6, ip │ │ │ │ ldr r2, [sp, #4] │ │ │ │ - ldr r1, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ + ldr r1, [sp, #44] @ 0x2c │ │ │ │ + add.w r3, r3, #1 │ │ │ │ add r2, r1 │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ - adds r3, #1 │ │ │ │ str r3, [sp, #24] │ │ │ │ add r2, r1 │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 3b8b4 │ │ │ │ + bne.n 3ef9a │ │ │ │ ldr r5, [sp, #60] @ 0x3c │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - add r5, r2 │ │ │ │ + ldrd r3, r2, [sp, #48] @ 0x30 │ │ │ │ add r1, r2 │ │ │ │ + add r5, r2 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r1, [sp, #20] │ │ │ │ - cmp r2, r3 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - bne.n 3b88a │ │ │ │ + cmp r2, r3 │ │ │ │ + bne.n 3ef6c │ │ │ │ add sp, #68 @ 0x44 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - subs r6, r0, #1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ cmp r0, #1 │ │ │ │ - ble.w 3bb8a │ │ │ │ - lsls r7, r1, #3 │ │ │ │ + add.w r6, r0, #4294967295 @ 0xffffffff │ │ │ │ + ble.w 3f2d4 │ │ │ │ cmp r1, #1 │ │ │ │ + mov.w r7, r1, lsl #3 │ │ │ │ mov r0, r2 │ │ │ │ mov.w r1, #0 │ │ │ │ mov.w r4, #0 │ │ │ │ mov.w r5, #0 │ │ │ │ - bne.n 3b9a6 │ │ │ │ - adds r1, #2 │ │ │ │ + bne.n 3f0b6 │ │ │ │ + add.w r1, r1, #2 │ │ │ │ strd r4, r5, [r3], #8 │ │ │ │ cmp r6, r1 │ │ │ │ strd r4, r5, [r0], #8 │ │ │ │ - bgt.n 3b974 │ │ │ │ + bgt.n 3f07c │ │ │ │ ldr r1, [sp, #28] │ │ │ │ - subs r3, r1, #2 │ │ │ │ - lsrs r1, r1, #1 │ │ │ │ + sub.w r3, r1, #2 │ │ │ │ + mov.w r1, r1, lsr #1 │ │ │ │ bic.w r3, r3, #1 │ │ │ │ - adds r3, #2 │ │ │ │ + add.w r3, r3, #2 │ │ │ │ mla r2, r1, r7, r2 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ cmp r1, r3 │ │ │ │ - ble.n 3b952 │ │ │ │ - movs r0, #0 │ │ │ │ - movs r1, #0 │ │ │ │ + ble.n 3f044 │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov.w r1, #0 │ │ │ │ strd r0, r1, [r2] │ │ │ │ - add sp, #68 @ 0x44 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - adds r1, #2 │ │ │ │ + b.n 3f044 │ │ │ │ + add.w r1, r1, #2 │ │ │ │ strd r4, r5, [r3] │ │ │ │ + add r3, r7 │ │ │ │ cmp r1, r6 │ │ │ │ strd r4, r5, [r0] │ │ │ │ - add r3, r7 │ │ │ │ add r0, r7 │ │ │ │ - blt.n 3b9a6 │ │ │ │ - b.n 3b982 │ │ │ │ - adds r1, #1 │ │ │ │ + blt.n 3f0b6 │ │ │ │ + b.n 3f08c │ │ │ │ + add.w r1, r1, #1 │ │ │ │ add r3, r6 │ │ │ │ - add r2, r6 │ │ │ │ cmp r9, r1 │ │ │ │ - bne.n 3b8d2 │ │ │ │ + add r2, r6 │ │ │ │ + bne.w 3efb8 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ - ldr r1, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ + ldr r1, [sp, #44] @ 0x2c │ │ │ │ + add.w r3, r3, #1 │ │ │ │ add r2, r1 │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ - adds r3, #1 │ │ │ │ str r3, [sp, #24] │ │ │ │ add r2, r1 │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 3b8c2 │ │ │ │ - b.n 3b93a │ │ │ │ - mov.w lr, r7, lsr #1 │ │ │ │ + bne.w 3efa8 │ │ │ │ + b.n 3f02a │ │ │ │ ldr.w r9, [sp, #20] │ │ │ │ - add.w lr, lr, #4294967295 @ 0xffffffff │ │ │ │ - subs r2, r7, #2 │ │ │ │ + mov.w lr, r7, lsr #1 │ │ │ │ + sub.w r2, r7, #2 │ │ │ │ bic.w r2, r2, #1 │ │ │ │ mov r3, r5 │ │ │ │ - mov r1, r9 │ │ │ │ + vldr d7, [pc, #464] @ 3f2e0 │ │ │ │ + add.w lr, lr, #4294967295 @ 0xffffffff │ │ │ │ mov ip, r5 │ │ │ │ - mul.w lr, r6, lr │ │ │ │ mov.w r8, #0 │ │ │ │ - subs r0, r7, #1 │ │ │ │ - vldr d7, [pc, #392] @ 3bb90 │ │ │ │ + add.w r0, r7, #4294967295 @ 0xffffffff │ │ │ │ + mul.w lr, r6, lr │ │ │ │ add.w sl, r2, #2 │ │ │ │ - movs r2, #0 │ │ │ │ + mov r1, r9 │ │ │ │ cmp r7, #1 │ │ │ │ - ble.n 3ba2c │ │ │ │ + mov.w r2, #0 │ │ │ │ + ble.n 3f14c │ │ │ │ cmp r4, #1 │ │ │ │ - bne.n 3bae6 │ │ │ │ - adds r2, #2 │ │ │ │ + bne.n 3f21a │ │ │ │ + add.w r2, r2, #2 │ │ │ │ vstmia r1!, {d7} │ │ │ │ cmp r0, r2 │ │ │ │ vstmia r3!, {d7} │ │ │ │ - bgt.n 3ba16 │ │ │ │ + bgt.n 3f134 │ │ │ │ add.w r3, r6, ip │ │ │ │ mov r2, sl │ │ │ │ add r3, lr │ │ │ │ cmp r7, r2 │ │ │ │ - ble.n 3ba38 │ │ │ │ - vldr d6, [pc, #348] @ 3bb90 │ │ │ │ + ble.n 3f158 │ │ │ │ + vldr d6, [pc, #396] @ 3f2e0 │ │ │ │ vstr d6, [r3] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ add.w r8, r8, #1 │ │ │ │ add ip, r3 │ │ │ │ add r9, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, r8 │ │ │ │ - beq.w 3b93c │ │ │ │ + beq.w 3f02c │ │ │ │ mov r3, ip │ │ │ │ mov r1, r9 │ │ │ │ - b.n 3ba0c │ │ │ │ - subs r2, r5, #2 │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ + b.n 3f128 │ │ │ │ + sub.w r2, r5, #2 │ │ │ │ + ldrd r7, r8, [sp, #4] │ │ │ │ + mov.w ip, #0 │ │ │ │ bic.w r2, r2, #1 │ │ │ │ - ldr.w r8, [sp, #8] │ │ │ │ - adds r2, #2 │ │ │ │ + add.w r0, r5, #4294967295 @ 0xffffffff │ │ │ │ + add.w r2, r2, #2 │ │ │ │ + vldr d7, [pc, #340] @ 3f2e0 │ │ │ │ str r2, [sp, #32] │ │ │ │ - lsrs r2, r5, #1 │ │ │ │ + mov.w r2, r5, lsr #1 │ │ │ │ mov r3, r7 │ │ │ │ - subs r2, #1 │ │ │ │ mov r1, r8 │ │ │ │ - mov.w ip, #0 │ │ │ │ - subs r0, r5, #1 │ │ │ │ - vldr d7, [pc, #288] @ 3bb90 │ │ │ │ + add.w r2, r2, #4294967295 @ 0xffffffff │ │ │ │ mul.w r2, r4, r2 │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ - movs r2, #0 │ │ │ │ cmp r5, #1 │ │ │ │ - ble.n 3ba9a │ │ │ │ + mov.w r2, #0 │ │ │ │ + ble.n 3f1c8 │ │ │ │ cmp.w lr, #1 │ │ │ │ - bne.n 3bace │ │ │ │ - adds r2, #2 │ │ │ │ + bne.n 3f200 │ │ │ │ + add.w r2, r2, #2 │ │ │ │ vstmia r1!, {d7} │ │ │ │ cmp r0, r2 │ │ │ │ vstmia r3!, {d7} │ │ │ │ - bgt.n 3ba84 │ │ │ │ - ldr r1, [sp, #36] @ 0x24 │ │ │ │ - adds r3, r4, r7 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + bgt.n 3f1ae │ │ │ │ + ldrd r2, r1, [sp, #32] │ │ │ │ + add.w r3, r4, r7 │ │ │ │ add r3, r1 │ │ │ │ cmp r5, r2 │ │ │ │ - ble.n 3baa2 │ │ │ │ + ble.n 3f1d0 │ │ │ │ vstr d7, [r3] │ │ │ │ add.w ip, ip, #1 │ │ │ │ add r7, r6 │ │ │ │ - add r8, r6 │ │ │ │ cmp r9, ip │ │ │ │ - beq.n 3b9c4 │ │ │ │ + add r8, r6 │ │ │ │ + beq.w 3f0da │ │ │ │ mov r3, r7 │ │ │ │ mov r1, r8 │ │ │ │ - b.n 3ba78 │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ + b.n 3f1a0 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - add r1, r2 │ │ │ │ + ldrd r3, r2, [sp, #48] @ 0x30 │ │ │ │ add r0, r2 │ │ │ │ + add r1, r2 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ - cmp r2, r3 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - bne.w 3b87a │ │ │ │ - b.n 3b952 │ │ │ │ - vldr d6, [pc, #192] @ 3bb90 │ │ │ │ - adds r2, #2 │ │ │ │ + cmp r2, r3 │ │ │ │ + bne.w 3ef5c │ │ │ │ + b.n 3f044 │ │ │ │ + vldr d6, [pc, #220] @ 3f2e0 │ │ │ │ + add.w r2, r2, #2 │ │ │ │ vstr d6, [r1] │ │ │ │ + add r1, r4 │ │ │ │ cmp r2, r0 │ │ │ │ vstr d6, [r3] │ │ │ │ - add r1, r4 │ │ │ │ add r3, r4 │ │ │ │ - blt.n 3bad2 │ │ │ │ - b.n 3ba92 │ │ │ │ - vldr d6, [pc, #168] @ 3bb90 │ │ │ │ - adds r2, #2 │ │ │ │ + blt.n 3f204 │ │ │ │ + b.n 3f1be │ │ │ │ + vldr d6, [pc, #196] @ 3f2e0 │ │ │ │ + add.w r2, r2, #2 │ │ │ │ vstr d6, [r1] │ │ │ │ + add r1, r6 │ │ │ │ cmp r0, r2 │ │ │ │ vstr d6, [r3] │ │ │ │ - add r1, r6 │ │ │ │ add r3, r6 │ │ │ │ - bgt.n 3baea │ │ │ │ - b.n 3ba24 │ │ │ │ + bgt.n 3f21e │ │ │ │ + b.n 3f144 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ - movs r6, #0 │ │ │ │ + mov.w r6, #0 │ │ │ │ mov.w r8, #0 │ │ │ │ mov.w r9, #0 │ │ │ │ - subs r4, r0, #1 │ │ │ │ - str r4, [sp, #0] │ │ │ │ - lsrs r7, r0, #1 │ │ │ │ - lsls r4, r5, #3 │ │ │ │ - subs r7, #1 │ │ │ │ + mov sl, r3 │ │ │ │ + add.w r4, r0, #4294967295 @ 0xffffffff │ │ │ │ + mov.w r7, r0, lsr #1 │ │ │ │ sub.w ip, r0, #2 │ │ │ │ bic.w ip, ip, #1 │ │ │ │ mov fp, r0 │ │ │ │ - mov lr, r4 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + mov.w r4, r5, lsl #3 │ │ │ │ + add.w r7, r7, #4294967295 @ 0xffffffff │ │ │ │ add.w ip, ip, #2 │ │ │ │ + mov lr, r4 │ │ │ │ mul.w r7, r4, r7 │ │ │ │ ldr r4, [sp, #0] │ │ │ │ - mov sl, r3 │ │ │ │ mov r0, r7 │ │ │ │ mov r7, r5 │ │ │ │ mov r5, r0 │ │ │ │ cmp.w fp, #1 │ │ │ │ - ble.n 3bb86 │ │ │ │ - movs r0, #0 │ │ │ │ + ble.n 3f2ce │ │ │ │ cmp r7, #1 │ │ │ │ - bne.n 3bb72 │ │ │ │ - adds r0, #2 │ │ │ │ + mov.w r0, #0 │ │ │ │ + bne.n 3f2b8 │ │ │ │ + add.w r0, r0, #2 │ │ │ │ strd r8, r9, [r3], #8 │ │ │ │ cmp r4, r0 │ │ │ │ strd r8, r9, [r2], #8 │ │ │ │ - bgt.n 3bb3e │ │ │ │ + bgt.n 3f280 │ │ │ │ add.w r2, lr, r1 │ │ │ │ mov r3, ip │ │ │ │ add r2, r5 │ │ │ │ cmp fp, r3 │ │ │ │ - ble.n 3bb5c │ │ │ │ + ble.n 3f2a0 │ │ │ │ strd r8, r9, [r2] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ - adds r6, #1 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ add r1, r3 │ │ │ │ add sl, r3 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r3, r6 │ │ │ │ - beq.w 3b952 │ │ │ │ + beq.w 3f044 │ │ │ │ mov r2, r1 │ │ │ │ mov r3, sl │ │ │ │ - b.n 3bb32 │ │ │ │ - adds r0, #2 │ │ │ │ + b.n 3f272 │ │ │ │ + add.w r0, r0, #2 │ │ │ │ strd r8, r9, [r3] │ │ │ │ + add r3, lr │ │ │ │ cmp r0, r4 │ │ │ │ strd r8, r9, [r2] │ │ │ │ - add r3, lr │ │ │ │ add r2, lr │ │ │ │ - blt.n 3bb72 │ │ │ │ - b.n 3bb4c │ │ │ │ - movs r3, #0 │ │ │ │ - b.n 3bb54 │ │ │ │ - movs r3, #0 │ │ │ │ - b.n 3b992 │ │ │ │ + blt.n 3f2b8 │ │ │ │ + b.n 3f290 │ │ │ │ + mov.w r3, #0 │ │ │ │ + b.n 3f298 │ │ │ │ + mov.w r3, #0 │ │ │ │ + b.n 3f0a2 │ │ │ │ nop │ │ │ │ + nop.w │ │ │ │ ... │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #196 @ 0xc4 │ │ │ │ mov lr, r0 │ │ │ │ mov r0, r1 │ │ │ │ - sub sp, #196 @ 0xc4 │ │ │ │ - mov r6, r2 │ │ │ │ + ldr r2, [sp, #232] @ 0xe8 │ │ │ │ str r1, [sp, #12] │ │ │ │ mvn.w r1, #2147483648 @ 0x80000000 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ cmp r0, r1 │ │ │ │ - ldrd r2, r3, [sp, #232] @ 0xe8 │ │ │ │ - beq.w 3be38 │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #236] @ 0xec │ │ │ │ + beq.w 3f5ac │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3beb6 │ │ │ │ - ble.w 3be38 │ │ │ │ + beq.w 3f642 │ │ │ │ + ble.w 3f5ac │ │ │ │ ldr.w ip, [lr] │ │ │ │ cmp.w ip, #0 │ │ │ │ - ble.w 3be38 │ │ │ │ + ble.w 3f5ac │ │ │ │ ldr.w r1, [lr, #4] │ │ │ │ mov r9, r2 │ │ │ │ mov r8, r3 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ str r1, [sp, #156] @ 0x9c │ │ │ │ ldr r1, [sp, #12] │ │ │ │ cmp r1, #1 │ │ │ │ - beq.w 3c042 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.w 3f7f4 │ │ │ │ add.w r3, lr, #108 @ 0x6c │ │ │ │ + mov.w r0, #0 │ │ │ │ + mov r7, r8 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ mov r3, r0 │ │ │ │ - mov r7, r8 │ │ │ │ mov r0, r2 │ │ │ │ mov r9, r3 │ │ │ │ str r6, [sp, #96] @ 0x60 │ │ │ │ ldr.w r3, [lr, #12] │ │ │ │ - str r3, [sp, #136] @ 0x88 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 3be28 │ │ │ │ + str r3, [sp, #136] @ 0x88 │ │ │ │ + ble.w 3f59c │ │ │ │ ldr.w r3, [lr, #16] │ │ │ │ mov.w sl, r3, lsl #3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #2 │ │ │ │ - beq.w 3bfe8 │ │ │ │ + beq.w 3f796 │ │ │ │ mov r8, sl │ │ │ │ mov.w fp, #0 │ │ │ │ - mov sl, r0 │ │ │ │ strd ip, r0, [sp, #176] @ 0xb0 │ │ │ │ + mov sl, r0 │ │ │ │ strd r7, r9, [sp, #184] @ 0xb8 │ │ │ │ ldr.w r3, [lr, #24] │ │ │ │ - str r3, [sp, #116] @ 0x74 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 3be10 │ │ │ │ + str r3, [sp, #116] @ 0x74 │ │ │ │ + ble.w 3f584 │ │ │ │ ldr.w r3, [lr, #28] │ │ │ │ mov.w r9, r3, lsl #3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #3 │ │ │ │ - beq.w 3bf90 │ │ │ │ - movs r0, #0 │ │ │ │ - mov r3, r7 │ │ │ │ + beq.w 3f73c │ │ │ │ + mov.w r0, #0 │ │ │ │ mov ip, r9 │ │ │ │ - str r7, [sp, #172] @ 0xac │ │ │ │ - mov r9, r3 │ │ │ │ + strd r8, fp, [sp, #160] @ 0xa0 │ │ │ │ + mov r9, r7 │ │ │ │ + strd sl, r7, [sp, #168] @ 0xa8 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, sl │ │ │ │ - str.w r8, [sp, #160] @ 0xa0 │ │ │ │ - strd fp, sl, [sp, #164] @ 0xa4 │ │ │ │ ldr.w r3, [lr, #36] @ 0x24 │ │ │ │ - str r3, [sp, #92] @ 0x5c │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 3bdfa │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ + ble.w 3f56c │ │ │ │ ldr.w r3, [lr, #40] @ 0x28 │ │ │ │ mov.w r8, r3, lsl #3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #4 │ │ │ │ - beq.w 3bf48 │ │ │ │ + beq.w 3f6f0 │ │ │ │ mov.w sl, #0 │ │ │ │ mov r1, r8 │ │ │ │ strd ip, r7, [sp, #140] @ 0x8c │ │ │ │ mov fp, r9 │ │ │ │ mov r7, r0 │ │ │ │ - mov r8, sl │ │ │ │ strd r0, r9, [sp, #148] @ 0x94 │ │ │ │ + mov r8, sl │ │ │ │ ldr.w r3, [lr, #48] @ 0x30 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 3bde2 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ + ble.w 3f554 │ │ │ │ ldr.w r3, [lr, #52] @ 0x34 │ │ │ │ mov.w r9, r3, lsl #3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #5 │ │ │ │ - beq.w 3bf06 │ │ │ │ + beq.w 3f6aa │ │ │ │ mov.w sl, #0 │ │ │ │ mov ip, r7 │ │ │ │ - str r7, [sp, #128] @ 0x80 │ │ │ │ + strd r1, r8, [sp, #120] @ 0x78 │ │ │ │ mov r0, r9 │ │ │ │ + strd r7, fp, [sp, #128] @ 0x80 │ │ │ │ mov r7, sl │ │ │ │ mov sl, fp │ │ │ │ - strd r1, r8, [sp, #120] @ 0x78 │ │ │ │ - str.w fp, [sp, #132] @ 0x84 │ │ │ │ ldr.w r3, [lr, #60] @ 0x3c │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 3bdcc │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ + ble.w 3f53c │ │ │ │ ldr.w r3, [lr, #64] @ 0x40 │ │ │ │ mov.w r8, r3, lsl #3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #6 │ │ │ │ - beq.w 3bec2 │ │ │ │ - mov r1, sl │ │ │ │ - str.w sl, [sp, #112] @ 0x70 │ │ │ │ + beq.w 3f660 │ │ │ │ ldr.w fp, [sp, #96] @ 0x60 │ │ │ │ + mov r1, sl │ │ │ │ mov.w r9, #0 │ │ │ │ + str.w r8, [sp, #52] @ 0x34 │ │ │ │ + strd ip, sl, [sp, #108] @ 0x6c │ │ │ │ ldr.w sl, [sp, #72] @ 0x48 │ │ │ │ - str r0, [sp, #100] @ 0x64 │ │ │ │ + strd r0, r7, [sp, #100] @ 0x64 │ │ │ │ mov r0, ip │ │ │ │ - str.w r8, [sp, #52] @ 0x34 │ │ │ │ - strd r7, ip, [sp, #104] @ 0x68 │ │ │ │ ldr.w r3, [lr, #72] @ 0x48 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 3bdb4 │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ + ble.n 3f524 │ │ │ │ ldr.w r3, [lr, #76] @ 0x4c │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #7 │ │ │ │ - beq.w 3be78 │ │ │ │ + beq.w 3f602 │ │ │ │ + sub.w r3, r3, #9 │ │ │ │ mov r8, r1 │ │ │ │ mov ip, r0 │ │ │ │ - movs r7, #0 │ │ │ │ - subs r3, #9 │ │ │ │ - strd r9, r0, [sp, #80] @ 0x50 │ │ │ │ + mov.w r7, #0 │ │ │ │ str r3, [sp, #8] │ │ │ │ + strd r9, r0, [sp, #80] @ 0x50 │ │ │ │ str r1, [sp, #88] @ 0x58 │ │ │ │ ldr.w r1, [lr, #84] @ 0x54 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.n 3bda0 │ │ │ │ + ble.n 3f50e │ │ │ │ ldr.w r3, [lr, #88] @ 0x58 │ │ │ │ mov.w r9, r3, lsl #3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #8 │ │ │ │ - beq.w 3be3e │ │ │ │ + beq.w 3f5c4 │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ mov r1, r9 │ │ │ │ - ldr.w r9, [sp, #76] @ 0x4c │ │ │ │ mov r0, ip │ │ │ │ + ldr.w r9, [sp, #76] @ 0x4c │ │ │ │ mov r2, r8 │ │ │ │ - movs r3, #0 │ │ │ │ - str.w r8, [sp, #56] @ 0x38 │ │ │ │ - strd r7, ip, [sp, #60] @ 0x3c │ │ │ │ + mov.w r3, #0 │ │ │ │ + strd r8, r7, [sp, #56] @ 0x38 │ │ │ │ + str.w ip, [sp, #64] @ 0x40 │ │ │ │ ldr.w r8, [lr, #96] @ 0x60 │ │ │ │ cmp.w r8, #0 │ │ │ │ - ble.n 3bd8c │ │ │ │ + ble.n 3f4f8 │ │ │ │ ldr.w r7, [lr, #100] @ 0x64 │ │ │ │ mov r6, r2 │ │ │ │ mov r5, r0 │ │ │ │ - movs r4, #0 │ │ │ │ + mov.w r4, #0 │ │ │ │ strd r1, r0, [sp, #16] │ │ │ │ - lsls r7, r7, #3 │ │ │ │ strd r2, r3, [sp, #24] │ │ │ │ str.w lr, [sp, #32] │ │ │ │ - strd r5, r6, [sp] │ │ │ │ - mov r3, sl │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ + mov r3, sl │ │ │ │ mov r2, fp │ │ │ │ mov r0, r9 │ │ │ │ - adds r4, #1 │ │ │ │ - bl 3bb98 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + strd r5, r6, [sp] │ │ │ │ + bl 3f2e8 │ │ │ │ + cmp r8, r4 │ │ │ │ add r5, r7 │ │ │ │ add r6, r7 │ │ │ │ - cmp r8, r4 │ │ │ │ - bne.n 3bd66 │ │ │ │ + bne.n 3f4d0 │ │ │ │ ldrd r1, r0, [sp, #16] │ │ │ │ ldrd r2, r3, [sp, #24] │ │ │ │ ldr.w lr, [sp, #32] │ │ │ │ - ldr r4, [sp, #36] @ 0x24 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ add r0, r1 │ │ │ │ + ldr r4, [sp, #36] @ 0x24 │ │ │ │ add r2, r1 │ │ │ │ cmp r4, r3 │ │ │ │ - bne.n 3bd44 │ │ │ │ + bne.n 3f4aa │ │ │ │ ldrd r8, r7, [sp, #56] @ 0x38 │ │ │ │ ldr.w ip, [sp, #64] @ 0x40 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ - adds r7, #1 │ │ │ │ add ip, r3 │ │ │ │ add r8, r3 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r3, r7 │ │ │ │ - bne.n 3bd16 │ │ │ │ + bne.n 3f47a │ │ │ │ ldrd r9, r0, [sp, #80] @ 0x50 │ │ │ │ ldr r1, [sp, #88] @ 0x58 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ add.w r9, r9, #1 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ add r0, r3 │ │ │ │ add r1, r3 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ cmp r3, r9 │ │ │ │ - bne.n 3bcec │ │ │ │ + bne.n 3f44a │ │ │ │ ldrd r0, r7, [sp, #100] @ 0x64 │ │ │ │ ldrd ip, sl, [sp, #108] @ 0x6c │ │ │ │ - adds r7, #1 │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ add ip, r0 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ add sl, r0 │ │ │ │ cmp r3, r7 │ │ │ │ - bne.w 3bcb2 │ │ │ │ + bne.w 3f412 │ │ │ │ ldrd r1, r8, [sp, #120] @ 0x78 │ │ │ │ ldrd r7, fp, [sp, #128] @ 0x80 │ │ │ │ add.w r8, r8, #1 │ │ │ │ - ldr r3, [sp, #92] @ 0x5c │ │ │ │ add r7, r1 │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ add fp, r1 │ │ │ │ cmp r3, r8 │ │ │ │ - bne.w 3bc80 │ │ │ │ + bne.w 3f3e2 │ │ │ │ ldrd ip, r7, [sp, #140] @ 0x8c │ │ │ │ ldrd r0, r9, [sp, #148] @ 0x94 │ │ │ │ - adds r7, #1 │ │ │ │ - ldr r3, [sp, #116] @ 0x74 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ add r0, ip │ │ │ │ + ldr r3, [sp, #116] @ 0x74 │ │ │ │ add r9, ip │ │ │ │ cmp r3, r7 │ │ │ │ - bne.w 3bc50 │ │ │ │ + bne.w 3f3b2 │ │ │ │ ldrd r8, fp, [sp, #160] @ 0xa0 │ │ │ │ ldrd sl, r7, [sp, #168] @ 0xa8 │ │ │ │ add.w fp, fp, #1 │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ add sl, r8 │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ add r7, r8 │ │ │ │ cmp r3, fp │ │ │ │ - bne.w 3bc1e │ │ │ │ + bne.w 3f382 │ │ │ │ ldrd ip, r0, [sp, #176] @ 0xb0 │ │ │ │ ldrd r7, r9, [sp, #184] @ 0xb8 │ │ │ │ add.w r9, r9, #1 │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ cmp ip, r9 │ │ │ │ add r0, r3 │ │ │ │ add r7, r3 │ │ │ │ - bne.w 3bbf2 │ │ │ │ + bne.w 3f356 │ │ │ │ add sp, #196 @ 0xc4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - strd r8, r7, [sp, #16] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r3, r8 │ │ │ │ mov r5, r8 │ │ │ │ + strd r8, r7, [sp, #16] │ │ │ │ mov r2, ip │ │ │ │ mov r6, ip │ │ │ │ - movs r4, #0 │ │ │ │ + str.w ip, [sp, #24] │ │ │ │ + mov.w r4, #0 │ │ │ │ mov r7, r1 │ │ │ │ mov r8, lr │ │ │ │ - str.w ip, [sp, #24] │ │ │ │ mov r1, sl │ │ │ │ mov r0, fp │ │ │ │ - adds r4, #1 │ │ │ │ - bl 3b820 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add r6, r9 │ │ │ │ - add r5, r9 │ │ │ │ + bl 3eef0 │ │ │ │ cmp r7, r4 │ │ │ │ - beq.n 3be6c │ │ │ │ + add r5, r9 │ │ │ │ + beq.n 3f5f6 │ │ │ │ mov r2, r6 │ │ │ │ mov r3, r5 │ │ │ │ - b.n 3be54 │ │ │ │ + b.n 3f5dc │ │ │ │ + ldr.w ip, [sp, #24] │ │ │ │ mov lr, r8 │ │ │ │ - ldr.w r8, [sp, #16] │ │ │ │ - ldrd r7, ip, [sp, #20] │ │ │ │ - b.n 3bda0 │ │ │ │ - ldr.w r8, [sp, #40] @ 0x28 │ │ │ │ + ldrd r8, r7, [sp, #16] │ │ │ │ + b.n 3f50e │ │ │ │ + ldrd r8, r7, [sp, #40] @ 0x28 │ │ │ │ mov r2, r0 │ │ │ │ - ldr r7, [sp, #44] @ 0x2c │ │ │ │ mov r3, r1 │ │ │ │ - str.w r9, [sp, #8] │ │ │ │ mov r6, r1 │ │ │ │ mov r5, r0 │ │ │ │ - movs r4, #0 │ │ │ │ + str.w r9, [sp, #8] │ │ │ │ + mov.w r4, #0 │ │ │ │ mov r9, lr │ │ │ │ strd r0, r1, [sp, #16] │ │ │ │ mov r1, sl │ │ │ │ mov r0, fp │ │ │ │ - adds r4, #1 │ │ │ │ - bl 3b820 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add r5, r7 │ │ │ │ - add r6, r7 │ │ │ │ + bl 3eef0 │ │ │ │ cmp r4, r8 │ │ │ │ - beq.n 3beaa │ │ │ │ + add r6, r7 │ │ │ │ + beq.n 3f636 │ │ │ │ mov r2, r5 │ │ │ │ mov r3, r6 │ │ │ │ - b.n 3be92 │ │ │ │ + b.n 3f61c │ │ │ │ + ldrd r0, r1, [sp, #16] │ │ │ │ mov lr, r9 │ │ │ │ ldr.w r9, [sp, #8] │ │ │ │ - ldrd r0, r1, [sp, #16] │ │ │ │ - b.n 3bdb4 │ │ │ │ + b.n 3f524 │ │ │ │ ldr r1, [sp, #72] @ 0x48 │ │ │ │ mov r0, r6 │ │ │ │ add sp, #196 @ 0xc4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b.n 3b820 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ + b.n 3eef0 │ │ │ │ + ldr.w r9, [sp, #96] @ 0x60 │ │ │ │ mov r3, sl │ │ │ │ mov r6, sl │ │ │ │ - str r7, [sp, #16] │ │ │ │ mov r2, ip │ │ │ │ - strd ip, sl, [sp, #20] │ │ │ │ mov r5, ip │ │ │ │ - ldr r7, [sp, #48] @ 0x30 │ │ │ │ - movs r4, #0 │ │ │ │ - ldr.w r9, [sp, #96] @ 0x60 │ │ │ │ + str r0, [sp, #8] │ │ │ │ + strd r7, ip, [sp, #16] │ │ │ │ + mov.w r4, #0 │ │ │ │ mov fp, lr │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ + str.w sl, [sp, #24] │ │ │ │ ldr.w sl, [sp, #72] @ 0x48 │ │ │ │ - str r0, [sp, #8] │ │ │ │ mov r1, sl │ │ │ │ mov r0, r9 │ │ │ │ - adds r4, #1 │ │ │ │ - bl 3b820 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add r5, r8 │ │ │ │ - add r6, r8 │ │ │ │ + bl 3eef0 │ │ │ │ cmp r4, r7 │ │ │ │ - beq.n 3bef8 │ │ │ │ + add r6, r8 │ │ │ │ + beq.n 3f69c │ │ │ │ mov r2, r5 │ │ │ │ mov r3, r6 │ │ │ │ - b.n 3bee0 │ │ │ │ + b.n 3f682 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ mov lr, fp │ │ │ │ ldrd r7, ip, [sp, #16] │ │ │ │ ldr.w sl, [sp, #24] │ │ │ │ - b.n 3bdcc │ │ │ │ + b.n 3f53c │ │ │ │ + ldr.w sl, [sp, #72] @ 0x48 │ │ │ │ mov r2, r7 │ │ │ │ mov r5, r7 │ │ │ │ - str.w r8, [sp, #16] │ │ │ │ mov r3, fp │ │ │ │ - strd r7, lr, [sp, #20] │ │ │ │ mov r6, fp │ │ │ │ + str r1, [sp, #8] │ │ │ │ + strd r8, r7, [sp, #16] │ │ │ │ + mov.w r4, #0 │ │ │ │ ldr.w r8, [sp, #68] @ 0x44 │ │ │ │ - movs r4, #0 │ │ │ │ + str.w lr, [sp, #24] │ │ │ │ ldr r7, [sp, #96] @ 0x60 │ │ │ │ - ldr.w sl, [sp, #72] @ 0x48 │ │ │ │ - str r1, [sp, #8] │ │ │ │ mov r1, sl │ │ │ │ mov r0, r7 │ │ │ │ - adds r4, #1 │ │ │ │ - bl 3b820 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add r5, r9 │ │ │ │ - add r6, r9 │ │ │ │ + bl 3eef0 │ │ │ │ cmp r8, r4 │ │ │ │ - beq.n 3bf3c │ │ │ │ + add r6, r9 │ │ │ │ + beq.n 3f6e4 │ │ │ │ mov r2, r5 │ │ │ │ mov r3, r6 │ │ │ │ - b.n 3bf24 │ │ │ │ + b.n 3f6ca │ │ │ │ ldr r1, [sp, #8] │ │ │ │ ldrd r8, r7, [sp, #16] │ │ │ │ ldr.w lr, [sp, #24] │ │ │ │ - b.n 3bde2 │ │ │ │ + b.n 3f554 │ │ │ │ + ldr.w sl, [sp, #72] @ 0x48 │ │ │ │ mov r3, r9 │ │ │ │ mov r6, r9 │ │ │ │ - str r7, [sp, #16] │ │ │ │ mov r2, r0 │ │ │ │ - strd r0, r9, [sp, #20] │ │ │ │ mov r5, r0 │ │ │ │ - ldr r7, [sp, #92] @ 0x5c │ │ │ │ - movs r4, #0 │ │ │ │ - ldr.w r9, [sp, #96] @ 0x60 │ │ │ │ - mov fp, lr │ │ │ │ - ldr.w sl, [sp, #72] @ 0x48 │ │ │ │ str.w ip, [sp, #8] │ │ │ │ + strd r7, r0, [sp, #16] │ │ │ │ + mov.w r4, #0 │ │ │ │ + mov fp, lr │ │ │ │ + str.w r9, [sp, #24] │ │ │ │ + ldrd r7, r9, [sp, #92] @ 0x5c │ │ │ │ mov r1, sl │ │ │ │ mov r0, r9 │ │ │ │ - adds r4, #1 │ │ │ │ - bl 3b820 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add r5, r8 │ │ │ │ - add r6, r8 │ │ │ │ + bl 3eef0 │ │ │ │ cmp r7, r4 │ │ │ │ - beq.n 3bf80 │ │ │ │ + add r6, r8 │ │ │ │ + beq.n 3f72c │ │ │ │ mov r2, r5 │ │ │ │ mov r3, r6 │ │ │ │ - b.n 3bf68 │ │ │ │ + b.n 3f712 │ │ │ │ ldr.w ip, [sp, #8] │ │ │ │ mov lr, fp │ │ │ │ ldrd r7, r0, [sp, #16] │ │ │ │ ldr.w r9, [sp, #24] │ │ │ │ - b.n 3bdfa │ │ │ │ - strd fp, sl, [sp, #16] │ │ │ │ + b.n 3f56c │ │ │ │ mov r2, sl │ │ │ │ mov r3, r7 │ │ │ │ - mov r6, r7 │ │ │ │ - mov r5, sl │ │ │ │ str.w r8, [sp, #8] │ │ │ │ - str r7, [sp, #24] │ │ │ │ - movs r4, #0 │ │ │ │ ldr.w r8, [sp, #116] @ 0x74 │ │ │ │ + mov r6, r7 │ │ │ │ + mov r5, sl │ │ │ │ + strd fp, sl, [sp, #16] │ │ │ │ + mov.w r4, #0 │ │ │ │ mov fp, lr │ │ │ │ - ldr r7, [sp, #96] @ 0x60 │ │ │ │ ldr.w sl, [sp, #72] @ 0x48 │ │ │ │ + str r7, [sp, #24] │ │ │ │ + ldr r7, [sp, #96] @ 0x60 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r7 │ │ │ │ - adds r4, #1 │ │ │ │ - bl 3b820 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add r5, r9 │ │ │ │ - add r6, r9 │ │ │ │ + bl 3eef0 │ │ │ │ cmp r8, r4 │ │ │ │ - beq.n 3bfc8 │ │ │ │ + add r6, r9 │ │ │ │ + beq.n 3f778 │ │ │ │ mov r2, r5 │ │ │ │ mov r3, r6 │ │ │ │ - b.n 3bfb0 │ │ │ │ - ldrd sl, r7, [sp, #20] │ │ │ │ + b.n 3f75e │ │ │ │ mov lr, fp │ │ │ │ - ldr.w fp, [sp, #16] │ │ │ │ ldr.w r8, [sp, #8] │ │ │ │ + ldrd fp, sl, [sp, #16] │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ add.w fp, fp, #1 │ │ │ │ add sl, r8 │ │ │ │ - add r7, r8 │ │ │ │ cmp r3, fp │ │ │ │ - bne.w 3bc1e │ │ │ │ - b.n 3be20 │ │ │ │ + add r7, r8 │ │ │ │ + bne.w 3f382 │ │ │ │ + b.n 3f594 │ │ │ │ + ldr.w r8, [sp, #136] @ 0x88 │ │ │ │ mov r3, r7 │ │ │ │ mov r6, r7 │ │ │ │ - strd r0, r7, [sp, #16] │ │ │ │ mov r2, r0 │ │ │ │ - str.w r9, [sp, #24] │ │ │ │ mov r5, r0 │ │ │ │ - ldr.w r8, [sp, #136] @ 0x88 │ │ │ │ - movs r4, #0 │ │ │ │ - ldr r7, [sp, #96] @ 0x60 │ │ │ │ + str.w ip, [sp, #8] │ │ │ │ + strd r0, r7, [sp, #16] │ │ │ │ + mov.w r4, #0 │ │ │ │ mov fp, lr │ │ │ │ + ldr r7, [sp, #96] @ 0x60 │ │ │ │ + str.w r9, [sp, #24] │ │ │ │ ldr.w r9, [sp, #72] @ 0x48 │ │ │ │ - str.w ip, [sp, #8] │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r7 │ │ │ │ - adds r4, #1 │ │ │ │ - bl 3b820 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add r5, sl │ │ │ │ - add r6, sl │ │ │ │ + bl 3eef0 │ │ │ │ cmp r8, r4 │ │ │ │ - beq.n 3c022 │ │ │ │ + add r6, sl │ │ │ │ + beq.n 3f7d4 │ │ │ │ mov r2, r5 │ │ │ │ mov r3, r6 │ │ │ │ - b.n 3c00a │ │ │ │ - ldrd r0, r7, [sp, #16] │ │ │ │ + b.n 3f7ba │ │ │ │ + ldr.w ip, [sp, #8] │ │ │ │ mov lr, fp │ │ │ │ ldr.w r9, [sp, #24] │ │ │ │ + ldrd r0, r7, [sp, #16] │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ - ldr.w ip, [sp, #8] │ │ │ │ add.w r9, r9, #1 │ │ │ │ + cmp ip, r9 │ │ │ │ add r0, r3 │ │ │ │ add r7, r3 │ │ │ │ - cmp ip, r9 │ │ │ │ - bne.w 3bbf2 │ │ │ │ - b.n 3be38 │ │ │ │ - ldr r5, [sp, #156] @ 0x9c │ │ │ │ - movs r4, #0 │ │ │ │ + bne.w 3f356 │ │ │ │ + b.n 3f5ac │ │ │ │ ldr.w sl, [sp, #72] @ 0x48 │ │ │ │ + mov.w r4, #0 │ │ │ │ mov r7, ip │ │ │ │ + ldr r5, [sp, #156] @ 0x9c │ │ │ │ mov r1, sl │ │ │ │ mov r0, r6 │ │ │ │ - adds r4, #1 │ │ │ │ - bl 3b820 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add r9, r5 │ │ │ │ - add r8, r5 │ │ │ │ + bl 3eef0 │ │ │ │ cmp r7, r4 │ │ │ │ - beq.w 3be38 │ │ │ │ + add r8, r5 │ │ │ │ + beq.w 3f5ac │ │ │ │ mov r2, r9 │ │ │ │ mov r3, r8 │ │ │ │ - b.n 3c04c │ │ │ │ - nop │ │ │ │ + b.n 3f800 │ │ │ │ │ │ │ │ -0003c068 : │ │ │ │ +0003f81c : │ │ │ │ cmp r1, #6 │ │ │ │ - bhi.n 3c08c │ │ │ │ + bhi.n 3f848 │ │ │ │ tbb [pc, r1] │ │ │ │ - lsls r1, r1, #16 │ │ │ │ - lsrs r6, r1, #24 │ │ │ │ - lsrs r1, r1, #24 │ │ │ │ + lsls r3, r1, #16 │ │ │ │ + asrs r2, r2, #8 │ │ │ │ + asrs r3, r1, #8 │ │ │ │ movs r4, r0 │ │ │ │ - adds r0, #1 │ │ │ │ + add.w r0, r0, #1 │ │ │ │ add.w r0, r0, r0, lsr #31 │ │ │ │ - asrs r0, r0, #1 │ │ │ │ + mov.w r0, r0, asr #1 │ │ │ │ bx lr │ │ │ │ add.w r0, r0, r0, lsr #31 │ │ │ │ - asrs r0, r0, #1 │ │ │ │ - adds r0, #1 │ │ │ │ + mov.w r0, r0, asr #1 │ │ │ │ + add.w r0, r0, #1 │ │ │ │ bx lr │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ bx lr │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + nop │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [r0, #4] │ │ │ │ - sub sp, #20 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + ldr r0, [r0, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ cmp r3, #3 │ │ │ │ - bhi.n 3c0fc │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #20 │ │ │ │ + bhi.n 3f8e4 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ add.w sl, r0, #4 │ │ │ │ ldr r7, [r5, #0] │ │ │ │ cmp r7, r3 │ │ │ │ - beq.n 3c0f6 │ │ │ │ - ldr.w fp, [r0] │ │ │ │ + beq.n 3f8cc │ │ │ │ cmp r7, #0 │ │ │ │ + ldr.w fp, [r0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ - beq.n 3c144 │ │ │ │ - ble.n 3c0f6 │ │ │ │ + beq.n 3f940 │ │ │ │ + ble.n 3f8cc │ │ │ │ ldr.w r9, [r5, #4] │ │ │ │ cmp.w r9, #0 │ │ │ │ - ble.n 3c0f6 │ │ │ │ + ble.n 3f8cc │ │ │ │ ldr r0, [r5, #8] │ │ │ │ add.w r1, r5, #16 │ │ │ │ - subs r7, #1 │ │ │ │ - mov r5, r2 │ │ │ │ + add.w r7, r7, #4294967295 @ 0xffffffff │ │ │ │ mov r4, r3 │ │ │ │ - movs r6, #0 │ │ │ │ - mov.w r8, r0, lsl #3 │ │ │ │ + mov.w r6, #0 │ │ │ │ + mov r5, r2 │ │ │ │ str r1, [sp, #12] │ │ │ │ - strd r5, r4, [sp] │ │ │ │ - mov r3, fp │ │ │ │ + mov.w r8, r0, lsl #3 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ + mov r3, fp │ │ │ │ mov r2, sl │ │ │ │ mov r1, r7 │ │ │ │ - adds r6, #1 │ │ │ │ - bl 3bb98 │ │ │ │ + add.w r6, r6, #1 │ │ │ │ + strd r5, r4, [sp] │ │ │ │ + bl 3f2e8 │ │ │ │ + cmp r9, r6 │ │ │ │ add r5, r8 │ │ │ │ add r4, r8 │ │ │ │ - cmp r9, r6 │ │ │ │ - bne.n 3c0dc │ │ │ │ + bne.n 3f8b0 │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ blx b3f0 │ │ │ │ - ldr r6, [r0, #0] │ │ │ │ + ldr r3, [r0, #0] │ │ │ │ mov r5, r0 │ │ │ │ - cmp r6, #0 │ │ │ │ - bgt.n 3c12e │ │ │ │ - mov r1, r5 │ │ │ │ + cmp r3, #0 │ │ │ │ + bgt.n 3f928 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ + mov r1, r5 │ │ │ │ blx b008 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b980 │ │ │ │ - mov r0, r6 │ │ │ │ ldrd r1, r2, [r4, #20] │ │ │ │ + mov r0, r6 │ │ │ │ blx b0f4 │ │ │ │ mov r0, r6 │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b97c │ │ │ │ - movs r2, #12 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ ldr r1, [r4, #28] │ │ │ │ - mla r6, r2, r6, r0 │ │ │ │ + add.w r6, r0, r3, lsl #2 │ │ │ │ ldr.w r0, [r6, #-8] │ │ │ │ blx af14 │ │ │ │ str.w r0, [r6, #-8] │ │ │ │ - b.n 3c108 │ │ │ │ + b.n 3f8f0 │ │ │ │ mov r1, fp │ │ │ │ mov r0, sl │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b.w 3b820 │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ + b.w 3eef0 │ │ │ │ │ │ │ │ -0003c154 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ +0003f960 : │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #12 │ │ │ │ ldrd fp, r7, [sp, #48] @ 0x30 │ │ │ │ ldr.w sl, [sp, #56] @ 0x38 │ │ │ │ cmp r2, r7 │ │ │ │ - beq.n 3c1f0 │ │ │ │ - mov r8, r0 │ │ │ │ + beq.n 3fa26 │ │ │ │ mov r6, r1 │ │ │ │ - ldr r1, [pc, #144] @ (3c1fc ) │ │ │ │ - movs r0, #32 │ │ │ │ + ldr r1, [pc, #188] @ (3fa44 ) │ │ │ │ + mov r8, r0 │ │ │ │ + mov.w r0, #32 │ │ │ │ mov r4, r2 │ │ │ │ mov r5, r3 │ │ │ │ add r1, pc │ │ │ │ blx b1a0 │ │ │ │ ldr.w r1, [r8] │ │ │ │ mov r9, r0 │ │ │ │ cmp r1, #1 │ │ │ │ - ble.n 3c1dc │ │ │ │ - subs r1, #1 │ │ │ │ + ble.n 3fa12 │ │ │ │ + add.w r1, r1, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r8 │ │ │ │ blx b954 │ │ │ │ ldr.w r1, [r8] │ │ │ │ - movs r2, #1 │ │ │ │ + mov.w r2, #1 │ │ │ │ str r0, [sp, #0] │ │ │ │ - subs r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ + add.w r1, r1, #4294967295 @ 0xffffffff │ │ │ │ blx b748 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [sp, #0] │ │ │ │ blx b850 │ │ │ │ ldr r2, [r0, #0] │ │ │ │ mov r8, r0 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n 3c1e8 │ │ │ │ + ble.n 3fa1e │ │ │ │ ldr r1, [sp, #4] │ │ │ │ blx b008 │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ str.w r0, [r9, #4] │ │ │ │ - ldrd r0, r1, [sp] │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ blx aefc │ │ │ │ mov r0, r8 │ │ │ │ blx b980 │ │ │ │ mov r0, r6 │ │ │ │ blx ae28 │ │ │ │ - strd r5, fp, [r9, #16] │ │ │ │ strd r0, r4, [r9, #8] │ │ │ │ mov r0, r9 │ │ │ │ + strd r5, fp, [r9, #16] │ │ │ │ strd r7, sl, [r9, #24] │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r0, r8 │ │ │ │ blx b850 │ │ │ │ str.w r0, [r9, #4] │ │ │ │ - b.n 3c1c2 │ │ │ │ + b.n 3f9e6 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ blx b850 │ │ │ │ - b.n 3c1b0 │ │ │ │ + b.n 3f9d4 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b80c │ │ │ │ nop │ │ │ │ - bics.w r0, lr, #5 │ │ │ │ + cmp r0, #32 │ │ │ │ + movs r6, r0 │ │ │ │ │ │ │ │ -0003c200 : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ +0003fa48 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r1 │ │ │ │ - mov r6, r0 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ sub sp, #16 │ │ │ │ + mov r6, r0 │ │ │ │ ldr r4, [sp, #40] @ 0x28 │ │ │ │ str r4, [sp, #8] │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ str r4, [sp, #4] │ │ │ │ ldr r4, [sp, #32] │ │ │ │ str r4, [sp, #0] │ │ │ │ blx b22c │ │ │ │ - mov r1, r6 │ │ │ │ mov r4, r0 │ │ │ │ + mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx aefc │ │ │ │ mov r0, r4 │ │ │ │ add sp, #16 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ │ │ │ │ -0003c228 : │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ +0003fa7c : │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ - sub sp, #20 │ │ │ │ - mov r0, r3 │ │ │ │ - ldr r1, [r4, #0] │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r1 │ │ │ │ + mov r1, r3 │ │ │ │ + ldr r5, [r0, #0] │ │ │ │ mov r3, r2 │ │ │ │ - ldr r6, [sp, #44] @ 0x2c │ │ │ │ - cbz r1, 3c252 │ │ │ │ - cmp r6, #3 │ │ │ │ - bhi.n 3c272 │ │ │ │ - movs r3, #12 │ │ │ │ - mla r1, r3, r1, r4 │ │ │ │ - ldr.w r7, [r1, #-4] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + sub sp, #20 │ │ │ │ + ldr r0, [sp, #44] @ 0x2c │ │ │ │ + cbz r5, 3fab4 │ │ │ │ + cmp r0, #3 │ │ │ │ + bhi.n 3fae0 │ │ │ │ + add.w r5, r5, r5, lsl #1 │ │ │ │ + add.w r5, r4, r5, lsl #2 │ │ │ │ + ldr.w r7, [r5, #-4] │ │ │ │ add.w r3, r2, r7, lsl #3 │ │ │ │ - lsls r7, r7, #1 │ │ │ │ - str.w r7, [r1, #-4] │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ - strd r0, r1, [sp] │ │ │ │ - mov r1, r5 │ │ │ │ - str r6, [sp, #8] │ │ │ │ + mov.w r7, r7, lsl #1 │ │ │ │ + str.w r7, [r5, #-4] │ │ │ │ + str r1, [sp, #0] │ │ │ │ + mov r1, r6 │ │ │ │ + str r0, [sp, #8] │ │ │ │ + ldr r0, [sp, #40] @ 0x28 │ │ │ │ + str r0, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ blx b22c │ │ │ │ + mov r5, r0 │ │ │ │ mov r1, r4 │ │ │ │ - mov r6, r0 │ │ │ │ - mov r0, r5 │ │ │ │ - blx aefc │ │ │ │ mov r0, r6 │ │ │ │ + blx aefc │ │ │ │ + mov r0, r5 │ │ │ │ add sp, #20 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - movs r3, #12 │ │ │ │ - subs r1, #1 │ │ │ │ - mla r1, r3, r1, r4 │ │ │ │ - ldr r7, [r1, #12] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + add.w r5, r5, #4294967295 @ 0xffffffff │ │ │ │ + add.w r5, r5, r5, lsl #1 │ │ │ │ + add.w r5, r4, r5, lsl #2 │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ add.w r3, r2, r7, lsl #3 │ │ │ │ - lsls r7, r7, #1 │ │ │ │ - str r7, [r1, #12] │ │ │ │ - b.n 3c252 │ │ │ │ + mov.w r7, r7, lsl #1 │ │ │ │ + str r7, [r5, #12] │ │ │ │ + b.n 3fab4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0003c288 : │ │ │ │ - push {r4, lr} │ │ │ │ +0003fafc : │ │ │ │ ldr r3, [r1, #24] │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ sub sp, #8 │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r1, #16] │ │ │ │ ldr r1, [r1, #12] │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r0 │ │ │ │ - ldr r7, [r0, #76] @ 0x4c │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r2 │ │ │ │ ldrd r3, r6, [r0, #68] @ 0x44 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + ldr r7, [r0, #76] @ 0x4c │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ cmp r3, #0 │ │ │ │ ldr r2, [r0, #56] @ 0x38 │ │ │ │ - ble.n 3c2f6 │ │ │ │ - ldr.w r8, [sp, #56] @ 0x38 │ │ │ │ + ble.n 3fb80 │ │ │ │ + strd r3, fp, [sp, #8] │ │ │ │ mov.w sl, r6, lsl #3 │ │ │ │ - str r3, [sp, #8] │ │ │ │ + mov fp, r2 │ │ │ │ + ldr.w r8, [sp, #56] @ 0x38 │ │ │ │ mov.w r9, r7, lsl #3 │ │ │ │ + mov.w r7, #0 │ │ │ │ mov r3, r8 │ │ │ │ - str.w fp, [sp, #12] │ │ │ │ - movs r7, #0 │ │ │ │ mov r8, r1 │ │ │ │ - mov fp, r2 │ │ │ │ mov r6, r3 │ │ │ │ - b.n 3c2dc │ │ │ │ + b.n 3fb64 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ ldr r0, [r3, #64] @ 0x40 │ │ │ │ mov r3, r4 │ │ │ │ mov r2, r5 │ │ │ │ - mov r1, r8 │ │ │ │ str r6, [sp, #0] │ │ │ │ + mov r1, r8 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ blx fp │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - adds r7, #1 │ │ │ │ add r8, sl │ │ │ │ add r5, sl │ │ │ │ add r4, r9 │ │ │ │ add r6, r9 │ │ │ │ cmp r3, r7 │ │ │ │ - bne.n 3c2d8 │ │ │ │ + bne.n 3fb60 │ │ │ │ add sp, #20 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r2, r0 │ │ │ │ - push {r4, lr} │ │ │ │ mov r0, r1 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + ldr r1, [r2, #64] @ 0x40 │ │ │ │ sub sp, #8 │ │ │ │ ldr r3, [r2, #80] @ 0x50 │ │ │ │ - ldr r1, [r2, #64] @ 0x40 │ │ │ │ - ldr r4, [r0, #0] │ │ │ │ ldr r3, [r3, #8] │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #12] @ (3c31c ) │ │ │ │ + ldr r1, [pc, #12] @ (3fbb8 ) │ │ │ │ + ldr r4, [r0, #0] │ │ │ │ ldr r2, [r2, #68] @ 0x44 │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - nop │ │ │ │ - add r7, sp, #1016 @ 0x3f8 │ │ │ │ - movs r5, r0 │ │ │ │ + cdp 0, 10, cr0, cr0, cr5, {0} │ │ │ │ ldr r3, [r1, #8] │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - mov r5, r2 │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ mov r4, r1 │ │ │ │ - ldr r2, [r3, #0] │ │ │ │ - movw r1, #65533 @ 0xfffd │ │ │ │ - movt r1, #32767 @ 0x7fff │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r2 │ │ │ │ + movw r2, #65533 @ 0xfffd │ │ │ │ + movt r2, #32767 @ 0x7fff │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ - subs r2, #1 │ │ │ │ - cmp r2, r1 │ │ │ │ - bls.n 3c344 │ │ │ │ - movs r0, #0 │ │ │ │ + ldr r1, [r3, #0] │ │ │ │ + add.w r1, r1, #4294967295 @ 0xffffffff │ │ │ │ + cmp r1, r2 │ │ │ │ + bls.n 3fbfe │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ add r2, sp, #20 │ │ │ │ + mov r8, r0 │ │ │ │ str r2, [sp, #4] │ │ │ │ - mov r6, r0 │ │ │ │ - ldr r1, [r4, #20] │ │ │ │ ldr r2, [r4, #12] │ │ │ │ + ldr r1, [r4, #20] │ │ │ │ subs r2, r2, r1 │ │ │ │ it ne │ │ │ │ movne r2, #1 │ │ │ │ str r2, [sp, #0] │ │ │ │ - ldrd r1, r2, [r0, #12] │ │ │ │ - ldr r0, [r0, #8] │ │ │ │ + ldrd r0, r1, [r0, #8] │ │ │ │ + ldr.w r2, [r8, #16] │ │ │ │ blx b134 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3c33c │ │ │ │ + beq.n 3fbe6 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.w 3c4a4 │ │ │ │ + beq.w 3fd62 │ │ │ │ ldr.w r3, [r5, #164] @ 0xa4 │ │ │ │ - ubfx r2, r3, #0, #20 │ │ │ │ lsls r1, r3, #23 │ │ │ │ - bpl.n 3c384 │ │ │ │ - ldrd r1, r3, [r6, #8] │ │ │ │ + ubfx r2, r3, #0, #20 │ │ │ │ + bpl.n 3fc40 │ │ │ │ + ldrd r1, r3, [r8, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 3c33c │ │ │ │ + bne.n 3fbe6 │ │ │ │ lsls r2, r2, #15 │ │ │ │ - bpl.n 3c3aa │ │ │ │ + bpl.n 3fc66 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #1 │ │ │ │ - bgt.n 3c462 │ │ │ │ - cbnz r3, 3c39a │ │ │ │ + bgt.n 3fd20 │ │ │ │ + cbnz r3, 3fc56 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 3c33c │ │ │ │ + beq.n 3fbe6 │ │ │ │ ldr.w r3, [r5, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #22 │ │ │ │ - bpl.n 3c3aa │ │ │ │ + bpl.n 3fc66 │ │ │ │ ldr.w r3, [r5, #160] @ 0xa0 │ │ │ │ cmp r3, #1 │ │ │ │ - bgt.n 3c33c │ │ │ │ + bgt.n 3fbe6 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ - movs r2, #12 │ │ │ │ + add r2, sp, #24 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ add.w r9, r3, #4 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - mul.w r8, r2, r3 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + mov.w r7, r3, lsl #2 │ │ │ │ add r3, sp, #28 │ │ │ │ - add r2, sp, #24 │ │ │ │ - add.w r1, r9, r8 │ │ │ │ + add.w r1, r9, r7 │ │ │ │ blx b340 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b3f0 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ - mov r7, r0 │ │ │ │ + mov r6, r0 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ blx b954 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ - str r3, [sp, #8] │ │ │ │ mov r1, r0 │ │ │ │ - mov r0, r7 │ │ │ │ + mov r0, r6 │ │ │ │ + str r3, [sp, #8] │ │ │ │ ldr r3, [r4, #24] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx b52c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b8b0 │ │ │ │ - mov r7, r0 │ │ │ │ + mov r6, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3c33c │ │ │ │ - ldr r2, [pc, #192] @ (3c4c0 ) │ │ │ │ - movs r0, #88 @ 0x58 │ │ │ │ - ldr r1, [pc, #192] @ (3c4c4 ) │ │ │ │ + beq.n 3fbe6 │ │ │ │ + ldr r2, [pc, #196] @ (3fd80 ) │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ + ldr r1, [pc, #192] @ (3fd84 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ - ldr.w r3, [r9, r8] │ │ │ │ - str r3, [r0, #68] @ 0x44 │ │ │ │ + ldr.w r3, [r9, r7] │ │ │ │ mov r5, r0 │ │ │ │ + add.w r7, r0, #8 │ │ │ │ + mov r0, r7 │ │ │ │ + strd r6, r3, [r5, #64] @ 0x40 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - str r3, [r0, #72] @ 0x48 │ │ │ │ + str.w r8, [r5, #80] @ 0x50 │ │ │ │ + str r3, [r5, #72] @ 0x48 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - strd r3, r6, [r0, #76] @ 0x4c │ │ │ │ - add.w r6, r0, #8 │ │ │ │ - str r7, [r0, #64] @ 0x40 │ │ │ │ - mov r0, r6 │ │ │ │ + str r3, [r5, #76] @ 0x4c │ │ │ │ blx aee0 │ │ │ │ - ldr r0, [r5, #68] @ 0x44 │ │ │ │ - add r3, pc, #140 @ (adr r3, 3c4b8 ) │ │ │ │ + add r3, pc, #140 @ (adr r3, 3fd78 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ + add.w r1, r6, #8 │ │ │ │ + ldr r0, [r5, #68] @ 0x44 │ │ │ │ strd r2, r3, [r5, #32] │ │ │ │ - add.w r1, r7, #8 │ │ │ │ - mov r2, r6 │ │ │ │ + mov r2, r7 │ │ │ │ blx af20 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 3c49a │ │ │ │ + beq.n 3fd58 │ │ │ │ vldr s15, [r5, #68] @ 0x44 │ │ │ │ mov r0, r5 │ │ │ │ - vldr d6, [r7, #40] @ 0x28 │ │ │ │ + vldr d6, [r6, #40] @ 0x28 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [r5, #40] @ 0x28 │ │ │ │ - add sp, #36 @ 0x24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - ldr r7, [r4, #8] │ │ │ │ - movs r2, #12 │ │ │ │ + b.n 3fbea │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - adds r7, #4 │ │ │ │ - mla r7, r2, r3, r7 │ │ │ │ - ldr r0, [r7, #4] │ │ │ │ + ldr r6, [r4, #8] │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add.w r6, r6, r3, lsl #2 │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ blx b450 │ │ │ │ - mov r8, r0 │ │ │ │ - ldr r0, [r7, #8] │ │ │ │ + mov r7, r0 │ │ │ │ + ldr r0, [r6, #12] │ │ │ │ blx b450 │ │ │ │ mov r1, r0 │ │ │ │ - mov r0, r8 │ │ │ │ + mov r0, r7 │ │ │ │ blx b7cc │ │ │ │ ldr r1, [r4, #28] │ │ │ │ - mov r7, r0 │ │ │ │ + mov r6, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b98c │ │ │ │ - cmp r7, r0 │ │ │ │ - blt.w 3c33c │ │ │ │ + cmp r6, r0 │ │ │ │ + blt.w 3fbe6 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - b.n 3c390 │ │ │ │ + b.n 3fc4c │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r3, #128 @ 0x80 │ │ │ │ - bgt.n 3c446 │ │ │ │ + bgt.n 3fd08 │ │ │ │ mov r0, r5 │ │ │ │ - b.n 3c45c │ │ │ │ + b.n 3fbea │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r0, r4 │ │ │ │ blx b6b4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 3c36e │ │ │ │ - b.n 3c33c │ │ │ │ + bne.w 3fc2a │ │ │ │ + b.n 3fbe6 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ strh r6, [r5, #50] @ 0x32 │ │ │ │ ands.w r1, fp, #4177590528 @ 0xf900f900 │ │ │ │ ands r1, r1 │ │ │ │ - mrc2 15, 4, pc, cr11, cr15, {7} │ │ │ │ - vhadd.u32 d16, d0, d5 │ │ │ │ + mrc2 15, 2, pc, cr3, cr15, {7} │ │ │ │ + adds r6, #160 @ 0xa0 │ │ │ │ + movs r6, r0 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ b.w ad64 │ │ │ │ nop │ │ │ │ │ │ │ │ -0003c4d8 : │ │ │ │ - push {r3, r4, r5, r6, r7, lr} │ │ │ │ +0003fd98 : │ │ │ │ + strd r3, r4, [sp, #-24]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r7, [pc, #60] @ (3c51c ) │ │ │ │ - ldr r6, [pc, #64] @ (3c520 ) │ │ │ │ - movs r0, #20 │ │ │ │ + mov.w r0, #20 │ │ │ │ + strd r5, r6, [sp, #8] │ │ │ │ + mov.w r5, #2 │ │ │ │ + strd r7, lr, [sp, #16] │ │ │ │ + ldr r7, [pc, #72] @ (3fdf8 ) │ │ │ │ + ldr r6, [pc, #72] @ (3fdfc ) │ │ │ │ add r7, pc │ │ │ │ - movs r5, #2 │ │ │ │ mov r1, r7 │ │ │ │ - add r6, pc │ │ │ │ blx ae5c │ │ │ │ - movs r3, #1 │ │ │ │ mov r1, r0 │ │ │ │ - str r3, [r0, #8] │ │ │ │ - str r6, [r0, #12] │ │ │ │ - str r5, [r0, #16] │ │ │ │ + mov.w r3, #1 │ │ │ │ + add r6, pc │ │ │ │ mov r0, r4 │ │ │ │ + strd r3, r6, [r1, #8] │ │ │ │ + str r5, [r1, #16] │ │ │ │ blx b598 │ │ │ │ mov r1, r7 │ │ │ │ - movs r0, #20 │ │ │ │ + mov.w r0, #20 │ │ │ │ blx ae5c │ │ │ │ - mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ - str r5, [r0, #16] │ │ │ │ mov r1, r0 │ │ │ │ - strd r3, r6, [r0, #8] │ │ │ │ + mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ + ldrd r7, lr, [sp, #16] │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, r6, r7, lr} │ │ │ │ + strd r3, r6, [r1, #8] │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + str r5, [r1, #16] │ │ │ │ + ldrd r5, r6, [sp, #8] │ │ │ │ + add sp, #24 │ │ │ │ b.w b594 │ │ │ │ - stcl 0, cr0, [r2], #20 │ │ │ │ - ldmia r3!, {r2, r4, r7} │ │ │ │ - movs r5, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - ldr r3, [pc, #80] @ (3c57c ) │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + movs r4, #18 │ │ │ │ + movs r6, r0 │ │ │ │ + lsrs r4, r7, #7 │ │ │ │ + movs r6, r0 │ │ │ │ + ldr r3, [pc, #96] @ (3fe64 ) │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r4, r0 │ │ │ │ + mov r5, r1 │ │ │ │ ldr r2, [r0, #56] @ 0x38 │ │ │ │ - add r3, pc │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ ldr r7, [r1, #0] │ │ │ │ + add r3, pc │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ sub sp, #24 │ │ │ │ - mov r5, r1 │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 3c572 │ │ │ │ - ldr.w r8, [pc, #64] @ 3c580 │ │ │ │ + beq.n 3fe5c │ │ │ │ + ldr.w r8, [pc, #72] @ 3fe68 │ │ │ │ add r8, pc │ │ │ │ ldrd r3, r6, [r4, #68] @ 0x44 │ │ │ │ str r3, [sp, #16] │ │ │ │ - ldr r3, [r4, #64] @ 0x40 │ │ │ │ mov r1, r6 │ │ │ │ + ldr r3, [r4, #64] @ 0x40 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r0, [r4, #84] @ 0x54 │ │ │ │ - bl 95e14 │ │ │ │ + bl 9d554 │ │ │ │ str r1, [sp, #8] │ │ │ │ - ldr r1, [pc, #40] @ (3c584 ) │ │ │ │ mov r2, r8 │ │ │ │ - ldr r3, [r4, #76] @ 0x4c │ │ │ │ mov r0, r5 │ │ │ │ + ldr r3, [r4, #76] @ 0x4c │ │ │ │ + ldr r1, [pc, #44] @ (3fe6c ) │ │ │ │ str r3, [sp, #4] │ │ │ │ - add r1, pc │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ + add r1, pc │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r6 │ │ │ │ blx r7 │ │ │ │ add sp, #24 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr.w r8, [pc, #20] @ 3c588 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ + ldr.w r8, [pc, #16] @ 3fe70 │ │ │ │ add r8, pc │ │ │ │ - b.n 3c544 │ │ │ │ - nop │ │ │ │ - lsls r3, r6, #8 │ │ │ │ + b.n 3fe24 │ │ │ │ + lsls r7, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, sp, #632 @ 0x278 │ │ │ │ - movs r5, r0 │ │ │ │ - add r5, sp, #824 @ 0x338 │ │ │ │ - movs r5, r0 │ │ │ │ - add r2, sp, #392 @ 0x188 │ │ │ │ - movs r5, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r0, r0, [lr], #20 │ │ │ │ + stc 0, cr0, [ip], #-20 @ 0xffffffec │ │ │ │ + ldmia.w r8!, {r0, r2} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ - ldr.w fp, [r0, #80] @ 0x50 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #76 @ 0x4c │ │ │ │ - ldr r4, [r0, #84] @ 0x54 │ │ │ │ ldr r6, [r0, #72] @ 0x48 │ │ │ │ - ldrd r5, r7, [r0, #92] @ 0x5c │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ + ldrd fp, r4, [r0, #80] @ 0x50 │ │ │ │ + ldrd r5, r7, [r0, #92] @ 0x5c │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ strd r1, r2, [sp, #24] │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ ldr r2, [r0, #88] @ 0x58 │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [r0, #76] @ 0x4c │ │ │ │ mul.w r0, r4, fp │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ blx b46c │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r3, fp │ │ │ │ - blt.n 3c6c0 │ │ │ │ + blt.w 3ffd2 │ │ │ │ mul.w r7, r7, fp │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov.w sl, r4, lsl #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ str r0, [sp, #32] │ │ │ │ - lsls r3, r7, #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ + mov r7, fp │ │ │ │ + mov.w r4, r2, lsl #3 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - lsls r3, r6, #3 │ │ │ │ + mov.w r3, r6, lsl #3 │ │ │ │ str r3, [sp, #20] │ │ │ │ - subs r3, r6, #3 │ │ │ │ - lsls r4, r2, #3 │ │ │ │ - mov r7, fp │ │ │ │ - strd r4, r8, [sp, #64] @ 0x40 │ │ │ │ - lsrs r2, r3, #1 │ │ │ │ + sub.w r3, r6, #3 │ │ │ │ + mov.w r2, r3, lsr #1 │ │ │ │ bic.w r3, r3, #1 │ │ │ │ - adds r3, #4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - lsls r1, r2, #3 │ │ │ │ - adds r2, #2 │ │ │ │ - str r2, [sp, #0] │ │ │ │ + strd r4, r8, [sp, #64] @ 0x40 │ │ │ │ + add.w r3, r3, #4 │ │ │ │ + mov.w r1, r2, lsl #3 │ │ │ │ + add.w r2, r2, #2 │ │ │ │ + strd r2, r3, [sp] │ │ │ │ add.w r2, fp, #4294967295 @ 0xffffffff │ │ │ │ str r1, [sp, #60] @ 0x3c │ │ │ │ mul.w r2, r5, r2 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ cmp.w fp, #0 │ │ │ │ - ble.n 3c698 │ │ │ │ + ble.n 3ffaa │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 3c6e4 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - mov.w r8, #0 │ │ │ │ + bne.n 4000c │ │ │ │ ldrd ip, r9, [sp, #12] │ │ │ │ + mov.w r8, #0 │ │ │ │ + str r7, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ add.w lr, r3, #8 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - str r7, [sp, #40] @ 0x28 │ │ │ │ - subs r3, #8 │ │ │ │ + sub.w r3, r3, #8 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ - adds r3, #16 │ │ │ │ + add.w r3, r3, #16 │ │ │ │ mov r7, r3 │ │ │ │ ldrd r2, r3, [ip] │ │ │ │ cmp r6, #2 │ │ │ │ strd r2, r3, [lr, #-8] │ │ │ │ - ble.n 3c6de │ │ │ │ + ble.n 40002 │ │ │ │ ldr r2, [sp, #8] │ │ │ │ add.w r3, ip, #8 │ │ │ │ add.w r0, r9, #8 │ │ │ │ add.w r4, r7, ip │ │ │ │ add.w r1, r2, lr │ │ │ │ mov r2, lr │ │ │ │ vldmia r3!, {d7} │ │ │ │ vstmia r2!, {d7} │ │ │ │ cmp r3, r4 │ │ │ │ vldmia r0!, {d7} │ │ │ │ vstmdb r1!, {d7} │ │ │ │ - bne.n 3c64a │ │ │ │ + bne.n 3ff5a │ │ │ │ ldrd r3, r2, [sp] │ │ │ │ cmp r6, r2 │ │ │ │ - bne.n 3c676 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + bne.n 3ff88 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ add.w r2, ip, r3 │ │ │ │ add r3, lr │ │ │ │ ldrd r0, r1, [r2] │ │ │ │ strd r0, r1, [r3, #-8] │ │ │ │ add.w r8, r8, #1 │ │ │ │ add ip, r5 │ │ │ │ + cmp fp, r8 │ │ │ │ add r9, r5 │ │ │ │ add lr, sl │ │ │ │ - cmp fp, r8 │ │ │ │ - bne.n 3c62a │ │ │ │ + bne.n 3ff3a │ │ │ │ ldr r3, [sp, #16] │ │ │ │ + ldr r7, [sp, #40] @ 0x28 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ add r3, r5 │ │ │ │ - ldr r7, [sp, #40] @ 0x28 │ │ │ │ add r3, r2 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add r3, r5 │ │ │ │ add r3, r2 │ │ │ │ str r3, [sp, #12] │ │ │ │ - ldr r0, [sp, #52] @ 0x34 │ │ │ │ - add r7, fp │ │ │ │ ldr r4, [sp, #24] │ │ │ │ + add r7, fp │ │ │ │ ldr r1, [sp, #32] │ │ │ │ - ldr r3, [r0, #56] @ 0x38 │ │ │ │ + ldr r0, [sp, #52] @ 0x34 │ │ │ │ mov r2, r4 │ │ │ │ + ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ mov r3, r4 │ │ │ │ add r3, r2 │ │ │ │ str r3, [sp, #24] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add r3, r2 │ │ │ │ str r3, [sp, #28] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r3, r7 │ │ │ │ - bge.n 3c602 │ │ │ │ + bge.n 3ff0e │ │ │ │ ldr r0, [sp, #32] │ │ │ │ ldr.w r8, [sp, #68] @ 0x44 │ │ │ │ blx b5c0 │ │ │ │ - ldr.w r0, [r8, #68] @ 0x44 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - str r3, [sp, #112] @ 0x70 │ │ │ │ + ldr.w r0, [r8, #68] @ 0x44 │ │ │ │ ldrd r1, r2, [sp, #24] │ │ │ │ - ldr r4, [r0, #56] @ 0x38 │ │ │ │ + str r3, [sp, #112] @ 0x70 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ + ldr r4, [r0, #56] @ 0x38 │ │ │ │ mov ip, r4 │ │ │ │ add sp, #76 @ 0x4c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx ip │ │ │ │ - movs r3, #1 │ │ │ │ - movs r2, #2 │ │ │ │ - b.n 3c662 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ + mov.w r3, #1 │ │ │ │ + mov.w r2, #2 │ │ │ │ + b.n 3ff72 │ │ │ │ + ldrd lr, r9, [sp, #12] │ │ │ │ mov.w r8, #0 │ │ │ │ + str r7, [sp, #40] @ 0x28 │ │ │ │ + ldrd r3, r4, [sp, #60] @ 0x3c │ │ │ │ ldr.w ip, [sp, #32] │ │ │ │ - ldrd lr, r9, [sp, #12] │ │ │ │ - adds r3, #16 │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ + add.w r3, r3, #16 │ │ │ │ str r3, [sp, #8] │ │ │ │ - str r7, [sp, #40] @ 0x28 │ │ │ │ ldrd r2, r3, [lr] │ │ │ │ cmp r6, #2 │ │ │ │ strd r2, r3, [ip] │ │ │ │ - ble.n 3c760 │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ - add.w r1, lr, r4 │ │ │ │ + ble.n 4008a │ │ │ │ ldr r7, [sp, #8] │ │ │ │ + add.w r1, lr, r4 │ │ │ │ add.w r2, ip, #8 │ │ │ │ add.w r3, r9, r4 │ │ │ │ - add r0, ip │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ add r7, ip │ │ │ │ + add r0, ip │ │ │ │ vldr d7, [r1] │ │ │ │ add r1, r4 │ │ │ │ vstmia r2!, {d7} │ │ │ │ cmp r2, r7 │ │ │ │ vldr d7, [r3] │ │ │ │ add r3, r4 │ │ │ │ vstmdb r0!, {d7} │ │ │ │ - bne.n 3c71a │ │ │ │ + bne.n 40044 │ │ │ │ ldrd r3, r2, [sp] │ │ │ │ cmp r6, r2 │ │ │ │ - bne.n 3c750 │ │ │ │ + bne.n 4007a │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mul.w r2, r3, r2 │ │ │ │ add.w r3, ip, r3, lsl #3 │ │ │ │ add.w r2, lr, r2, lsl #3 │ │ │ │ ldrd r0, r1, [r2] │ │ │ │ strd r0, r1, [r3] │ │ │ │ add.w r8, r8, #1 │ │ │ │ add lr, r5 │ │ │ │ + cmp fp, r8 │ │ │ │ add r9, r5 │ │ │ │ add ip, sl │ │ │ │ - cmp fp, r8 │ │ │ │ - bne.n 3c6fa │ │ │ │ - b.n 3c684 │ │ │ │ - movs r2, #2 │ │ │ │ - movs r3, #1 │ │ │ │ - b.n 3c736 │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + bne.n 40024 │ │ │ │ + b.n 3ff96 │ │ │ │ + mov.w r2, #2 │ │ │ │ + mov.w r3, #1 │ │ │ │ + b.n 40060 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r0 │ │ │ │ - ldr r4, [r0, #84] @ 0x54 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8} │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ ldr.w fp, [r0, #72] @ 0x48 │ │ │ │ - ldrd r6, r5, [r0, #92] @ 0x5c │ │ │ │ + str r1, [sp, #4] │ │ │ │ str r3, [sp, #24] │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ + ldr r4, [r0, #84] @ 0x54 │ │ │ │ + ldr r1, [r0, #76] @ 0x4c │ │ │ │ str r3, [sp, #28] │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ - ldr r3, [r0, #80] @ 0x50 │ │ │ │ - str r1, [sp, #4] │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ - ldr r1, [r0, #76] @ 0x4c │ │ │ │ ldr r2, [r0, #88] @ 0x58 │ │ │ │ - mul.w r0, r4, r3 │ │ │ │ + ldrd r6, r5, [r0, #92] @ 0x5c │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [r0, #80] @ 0x50 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ - str r2, [sp, #48] @ 0x30 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + mul.w r0, r4, r3 │ │ │ │ str r3, [sp, #20] │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ blx b46c │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, r0 │ │ │ │ + ldr r1, [sp, #56] @ 0x38 │ │ │ │ cmp r1, r3 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ - blt.w 3c8cc │ │ │ │ + blt.w 40224 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ - mov.w r9, r4, lsl #3 │ │ │ │ mul.w r6, r3, r6 │ │ │ │ + mov.w r9, r4, lsl #3 │ │ │ │ mov.w sl, r5, lsl #3 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ - lsls r4, r0, #3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vldr d8, [pc, #524] @ 40310 │ │ │ │ + mov.w r4, r0, lsl #3 │ │ │ │ mov.w r0, fp, lsl #3 │ │ │ │ + str r6, [sp, #60] @ 0x3c │ │ │ │ str r0, [sp, #32] │ │ │ │ sub.w r0, fp, #3 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - str r6, [sp, #60] @ 0x3c │ │ │ │ - lsrs r3, r0, #1 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ - vldr d8, [pc, #440] @ 3c990 │ │ │ │ - lsls r6, r3, #3 │ │ │ │ - str r6, [sp, #72] @ 0x48 │ │ │ │ - adds r6, r3, #2 │ │ │ │ - subs r3, r5, #1 │ │ │ │ + mov.w r3, r0, lsr #1 │ │ │ │ + strd r5, r2, [sp, #40] @ 0x28 │ │ │ │ + strd r4, r7, [sp, #80] @ 0x50 │ │ │ │ + mov.w r6, r3, lsl #3 │ │ │ │ + strd r6, r0, [sp, #72] @ 0x48 │ │ │ │ + add.w r6, r3, #2 │ │ │ │ + add.w r3, r5, #4294967295 @ 0xffffffff │ │ │ │ mov r5, r1 │ │ │ │ - str r6, [sp, #4] │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ mul.w r3, sl, r3 │ │ │ │ - strd r0, r4, [sp, #76] @ 0x4c │ │ │ │ + str r6, [sp, #4] │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ - str r7, [sp, #84] @ 0x54 │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ - mov r1, r5 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ + mov r1, r5 │ │ │ │ + ldr r0, [sp, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ - add r5, r3 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ add r2, r3 │ │ │ │ + add r5, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 3c8b8 │ │ │ │ + ble.n 40210 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 3c8f6 │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ + bne.w 40264 │ │ │ │ + ldrd r7, ip, [sp, #24] │ │ │ │ mov.w r8, #0 │ │ │ │ str r5, [sp, #52] @ 0x34 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ mov lr, r3 │ │ │ │ add.w r6, r3, #8 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ - ldrd r7, ip, [sp, #24] │ │ │ │ - subs r3, #8 │ │ │ │ + sub.w r3, r3, #8 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ - adds r3, #16 │ │ │ │ + add.w r3, r3, #16 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ bic.w r3, r3, #1 │ │ │ │ - adds r3, #4 │ │ │ │ + add.w r3, r3, #4 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldrd r2, r3, [r6, #-8] │ │ │ │ - strd r2, r3, [r7] │ │ │ │ cmp.w fp, #2 │ │ │ │ + strd r2, r3, [r7] │ │ │ │ vstr d8, [ip] │ │ │ │ - ble.n 3c8f0 │ │ │ │ + ble.n 4025a │ │ │ │ ldr r3, [sp, #8] │ │ │ │ add.w r0, r7, #8 │ │ │ │ add.w r2, ip, #8 │ │ │ │ - adds r1, r3, r6 │ │ │ │ + add.w r1, r3, r6 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add.w r4, r3, lr │ │ │ │ mov r3, r6 │ │ │ │ vldmia r3!, {d7} │ │ │ │ vstmia r0!, {d7} │ │ │ │ cmp r3, r4 │ │ │ │ vldmdb r1!, {d7} │ │ │ │ vstmia r2!, {d7} │ │ │ │ - bne.n 3c862 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + bne.n 401b6 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ cmp fp, r2 │ │ │ │ - bne.n 3c894 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + bne.n 401ec │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ add.w r2, lr, r3 │ │ │ │ ldrd r0, r1, [r2] │ │ │ │ - adds r2, r7, r3 │ │ │ │ + add.w r2, r7, r3 │ │ │ │ add r3, ip │ │ │ │ strd r0, r1, [r2] │ │ │ │ vstr d8, [r3] │ │ │ │ add.w r8, r8, #1 │ │ │ │ add r7, sl │ │ │ │ + cmp r5, r8 │ │ │ │ add ip, sl │ │ │ │ add lr, r9 │ │ │ │ add r6, r9 │ │ │ │ - cmp r5, r8 │ │ │ │ - bne.n 3c83c │ │ │ │ + bne.n 4018e │ │ │ │ ldr r5, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr r2, [sp, #68] @ 0x44 │ │ │ │ add r3, sl │ │ │ │ add r3, r2 │ │ │ │ str r3, [sp, #28] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ add r3, sl │ │ │ │ add r3, r2 │ │ │ │ str r3, [sp, #24] │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ add r3, r2 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ cmp r2, r3 │ │ │ │ - bge.n 3c7f2 │ │ │ │ + bge.n 4013c │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r1, r5 │ │ │ │ ldr r7, [sp, #84] @ 0x54 │ │ │ │ mov r0, r2 │ │ │ │ str r1, [sp, #4] │ │ │ │ blx b5c0 │ │ │ │ ldr r0, [r7, #68] @ 0x44 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - str r3, [sp, #136] @ 0x88 │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ + str r3, [sp, #136] @ 0x88 │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ mov ip, r4 │ │ │ │ add sp, #92 @ 0x5c │ │ │ │ vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx ip │ │ │ │ - movs r3, #1 │ │ │ │ - movs r2, #2 │ │ │ │ - b.n 3c87a │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + mov.w r3, #1 │ │ │ │ + mov.w r2, #2 │ │ │ │ + b.n 401ce │ │ │ │ + ldrd r7, ip, [sp, #24] │ │ │ │ mov.w lr, #0 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ ldr r6, [sp, #44] @ 0x2c │ │ │ │ + ldr r4, [sp, #80] @ 0x50 │ │ │ │ add.w r8, r3, #16 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ - ldrd r7, ip, [sp, #24] │ │ │ │ bic.w r3, r3, #1 │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ - adds r3, #4 │ │ │ │ - str r5, [sp, #12] │ │ │ │ - str r3, [sp, #8] │ │ │ │ + add.w r3, r3, #4 │ │ │ │ + strd r3, r5, [sp, #8] │ │ │ │ ldrd r2, r3, [r6] │ │ │ │ - strd r2, r3, [r7] │ │ │ │ cmp.w fp, #2 │ │ │ │ + strd r2, r3, [r7] │ │ │ │ vstr d8, [ip] │ │ │ │ - ble.n 3c988 │ │ │ │ + ble.n 40300 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ add.w r1, r6, #8 │ │ │ │ - adds r2, r7, r4 │ │ │ │ + add.w r2, r7, r4 │ │ │ │ add.w r5, r8, r6 │ │ │ │ - adds r0, r3, r6 │ │ │ │ + add.w r0, r3, r6 │ │ │ │ add.w r3, ip, r4 │ │ │ │ vldmia r1!, {d7} │ │ │ │ vstr d7, [r2] │ │ │ │ cmp r1, r5 │ │ │ │ - vldmdb r0!, {d7} │ │ │ │ add r2, r4 │ │ │ │ + vldmdb r0!, {d7} │ │ │ │ vstr d7, [r3] │ │ │ │ add r3, r4 │ │ │ │ - bne.n 3c938 │ │ │ │ + bne.n 402ac │ │ │ │ ldrd r2, r3, [sp, #4] │ │ │ │ cmp fp, r3 │ │ │ │ - bne.n 3c974 │ │ │ │ + bne.n 402ec │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ add.w r2, r6, r2, lsl #3 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ ldrd r0, r1, [r2] │ │ │ │ - adds r2, r7, r3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r2, r7, r3 │ │ │ │ add r3, ip │ │ │ │ strd r0, r1, [r2] │ │ │ │ vstr d8, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ add.w lr, lr, #1 │ │ │ │ add r7, sl │ │ │ │ add ip, sl │ │ │ │ add r6, r9 │ │ │ │ cmp r3, lr │ │ │ │ - bne.n 3c914 │ │ │ │ + bne.n 40284 │ │ │ │ ldr r5, [sp, #12] │ │ │ │ - b.n 3c8a6 │ │ │ │ - movs r3, #2 │ │ │ │ - movs r2, #1 │ │ │ │ - b.n 3c954 │ │ │ │ + b.n 401fe │ │ │ │ + mov.w r3, #2 │ │ │ │ + mov.w r2, #1 │ │ │ │ + b.n 402c8 │ │ │ │ nop │ │ │ │ + nop.w │ │ │ │ ... │ │ │ │ - push {r4, lr} │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ ldr.w r3, [r2, #164] @ 0xa4 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ lsls r0, r3, #21 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - bpl.n 3c9f0 │ │ │ │ - movs r5, #0 │ │ │ │ + bpl.n 403a8 │ │ │ │ + mov.w r5, #0 │ │ │ │ mov r9, r5 │ │ │ │ mov r0, r5 │ │ │ │ blx b3b8 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ mov r0, r9 │ │ │ │ blx b6d0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr r3, [r1, #8] │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #1 │ │ │ │ - bgt.n 3c9d2 │ │ │ │ + bgt.n 40372 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ ldr r7, [r3, #0] │ │ │ │ cmp r7, #1 │ │ │ │ - bne.n 3c9d2 │ │ │ │ + bne.n 40372 │ │ │ │ mov sl, r2 │ │ │ │ ldr r2, [r1, #28] │ │ │ │ bics.w r1, r2, #4 │ │ │ │ - bne.n 3c9d2 │ │ │ │ + bne.n 40372 │ │ │ │ ldrd r0, r1, [r4, #12] │ │ │ │ - subs r0, r1, r0 │ │ │ │ - ldrd r5, r1, [r3, #8] │ │ │ │ + ldr r5, [r3, #8] │ │ │ │ + sub.w r0, r1, r0 │ │ │ │ + ldr r1, [r3, #12] │ │ │ │ cmp r2, #0 │ │ │ │ it eq │ │ │ │ moveq r1, r5 │ │ │ │ cmp.w r1, r0, asr #2 │ │ │ │ - bne.n 3c9d2 │ │ │ │ + bne.n 40372 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ blx b328 │ │ │ │ ldr.w r3, [sl, #164] @ 0xa4 │ │ │ │ ubfx r3, r3, #0, #20 │ │ │ │ - cbz r0, 3ca36 │ │ │ │ + cbz r0, 403f0 │ │ │ │ lsls r2, r3, #17 │ │ │ │ - bmi.n 3c9d2 │ │ │ │ + bmi.n 40372 │ │ │ │ lsls r3, r3, #15 │ │ │ │ - bpl.n 3ca4e │ │ │ │ + bpl.n 40408 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 3c9d2 │ │ │ │ + bne.n 40372 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r0, [r3, #4] │ │ │ │ blx b328 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 3c9d2 │ │ │ │ - ldr r3, [r4, #4] │ │ │ │ + bne.n 40372 │ │ │ │ + ldrd r3, r0, [r4, #4] │ │ │ │ add r2, sp, #32 │ │ │ │ add r1, sp, #28 │ │ │ │ - ldr r0, [r4, #8] │ │ │ │ ldr r6, [r3, #4] │ │ │ │ add r3, sp, #36 @ 0x24 │ │ │ │ blx b5a4 │ │ │ │ - movs r2, #0 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ + mov.w r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ blx b844 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ - ldr r3, [r4, #20] │ │ │ │ mov r5, r0 │ │ │ │ + ldr r3, [r4, #20] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.w 3cc90 │ │ │ │ + beq.w 4066a │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ blx ae94 │ │ │ │ - mov r8, r0 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ + mov r8, r0 │ │ │ │ mov r0, r6 │ │ │ │ blx aebc │ │ │ │ mov fp, r0 │ │ │ │ mul.w r0, r0, r8 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ blx b46c │ │ │ │ - mov r1, r8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ - bl 95b80 │ │ │ │ + mov r1, r8 │ │ │ │ + bl 9d2c0 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ mul.w r7, r8, r0 │ │ │ │ ldr.w r9, [r4, #28] │ │ │ │ mul.w r3, r3, r7 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mul.w r7, r3, r7 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ cmp.w r9, #0 │ │ │ │ - bne.w 3cbde │ │ │ │ - ldr r1, [r3, #8] │ │ │ │ - movs r2, #1 │ │ │ │ + bne.w 405ae │ │ │ │ + mov.w r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ + ldr r1, [r3, #8] │ │ │ │ add.w r1, r1, r1, lsr #31 │ │ │ │ - asrs r1, r2 │ │ │ │ + asr.w r1, r1, r2 │ │ │ │ blx b4e0 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ mov r2, fp │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, r8 │ │ │ │ blx b4e0 │ │ │ │ add.w r3, r4, #28 │ │ │ │ - str r3, [sp, #0] │ │ │ │ mov r1, r0 │ │ │ │ - mov r3, r5 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ + str r3, [sp, #0] │ │ │ │ + mov r3, r5 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ blx b998 │ │ │ │ - ldr r2, [r4, #20] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, sl │ │ │ │ - subs r3, r3, r2 │ │ │ │ + ldr r2, [r4, #20] │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ mov r2, r9 │ │ │ │ clz r3, r3 │ │ │ │ - lsrs r3, r3, #5 │ │ │ │ - lsls r3, r3, #12 │ │ │ │ + mov.w r3, r3, lsr #5 │ │ │ │ + mov.w r3, r3, lsl #12 │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r9 │ │ │ │ blx b898 │ │ │ │ mov r9, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3cd30 │ │ │ │ + beq.w 40718 │ │ │ │ mov r0, r5 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ blx b5c0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b3f0 │ │ │ │ - mov r1, r8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ - bl 95e14 │ │ │ │ + mov r1, r8 │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r1 │ │ │ │ ldrd r1, r2, [sp, #32] │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ - lsls r2, r3, #3 │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r0, [sp, #8] │ │ │ │ - add r3, r2 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ + add r3, r2 │ │ │ │ add r0, r7 │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r4, #20] │ │ │ │ add r7, r0 │ │ │ │ str r7, [sp, #0] │ │ │ │ ldr r0, [r4, #12] │ │ │ │ add r2, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b52c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, sl │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3c9d6 │ │ │ │ - ldr r2, [pc, #484] @ (3cd4c ) │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ - ldr r1, [pc, #484] @ (3cd50 ) │ │ │ │ + beq.w 40378 │ │ │ │ + ldr r2, [pc, #516] @ (40738 ) │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ + ldr r1, [pc, #516] @ (4073c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ mov r7, r0 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add r2, sp, #52 @ 0x34 │ │ │ │ - ldr r1, [r4, #4] │ │ │ │ add.w sl, r7, #8 │ │ │ │ - str r3, [r7, #76] @ 0x4c │ │ │ │ + ldr r1, [r4, #4] │ │ │ │ + ldr r0, [r4, #28] │ │ │ │ + strd r9, r5, [r7, #64] @ 0x40 │ │ │ │ + add.w r5, r5, #8 │ │ │ │ + add.w r9, r9, #8 │ │ │ │ + strd r6, r3, [r7, #72] @ 0x48 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ - adds r1, #4 │ │ │ │ + add.w r1, r1, #4 │ │ │ │ str r3, [r7, #92] @ 0x5c │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - strd r9, r5, [r7, #64] @ 0x40 │ │ │ │ - adds r5, #8 │ │ │ │ - ldr r0, [r4, #28] │ │ │ │ - add.w r9, r9, #8 │ │ │ │ str r3, [r7, #96] @ 0x60 │ │ │ │ add.w r3, r7, #88 @ 0x58 │ │ │ │ - str r6, [r7, #72] @ 0x48 │ │ │ │ blx b340 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ mov r1, r8 │ │ │ │ strd r8, fp, [r7, #80] @ 0x50 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mov r3, sl │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r9 │ │ │ │ blx b220 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ vldr d6, [r7, #32] │ │ │ │ - cbnz r3, 3cbc0 │ │ │ │ - adds r6, #2 │ │ │ │ + cbnz r3, 40594 │ │ │ │ + add.w r6, r6, #2 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r7 │ │ │ │ mul.w r3, r3, r6 │ │ │ │ vmov s14, r3 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r7, #32] │ │ │ │ - add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 40390 │ │ │ │ ldr r2, [r3, #12] │ │ │ │ - movs r1, #1 │ │ │ │ + mov.w r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ add.w r2, r2, r2, lsr #31 │ │ │ │ - asrs r2, r2, #1 │ │ │ │ + mov.w r2, r2, asr #1 │ │ │ │ blx b4e0 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r9, r0 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r8 │ │ │ │ blx b4e0 │ │ │ │ add.w r3, r4, #28 │ │ │ │ - str r3, [sp, #0] │ │ │ │ mov r1, r0 │ │ │ │ mov r2, r5 │ │ │ │ mov r0, r9 │ │ │ │ + str r3, [sp, #0] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ blx b998 │ │ │ │ mov.w r3, #4096 @ 0x1000 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - movs r3, #0 │ │ │ │ mov r1, r0 │ │ │ │ - mov r2, r3 │ │ │ │ mov r0, sl │ │ │ │ + str r3, [sp, #0] │ │ │ │ + mov.w r3, #0 │ │ │ │ + mov r2, r3 │ │ │ │ blx b898 │ │ │ │ mov r9, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3cd30 │ │ │ │ + beq.w 40718 │ │ │ │ mov r0, r5 │ │ │ │ blx b5c0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ blx b3f0 │ │ │ │ - mov r1, r8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ - bl 95e14 │ │ │ │ + mov r1, r8 │ │ │ │ + bl 9d554 │ │ │ │ mov r0, r1 │ │ │ │ ldrd r1, r2, [sp, #32] │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov r1, r0 │ │ │ │ + mov.w r2, r7, lsl #3 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ - lsls r2, r7, #3 │ │ │ │ mov.w ip, r3, lsl #3 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r0, [sp, #8] │ │ │ │ - add r3, r2 │ │ │ │ ldr r0, [r4, #24] │ │ │ │ + add r3, r2 │ │ │ │ add r0, ip │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r7, [r4, #20] │ │ │ │ add r7, ip │ │ │ │ str r7, [sp, #0] │ │ │ │ ldr r0, [r4, #12] │ │ │ │ add r2, r0 │ │ │ │ mov r0, r5 │ │ │ │ blx b52c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, sl │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3c9d6 │ │ │ │ - ldr r2, [pc, #212] @ (3cd54 ) │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ - ldr r1, [pc, #212] @ (3cd58 ) │ │ │ │ + beq.w 40378 │ │ │ │ + ldr r2, [pc, #232] @ (40740 ) │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ + ldr r1, [pc, #228] @ (40744 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ mov r7, r0 │ │ │ │ - b.n 3cb74 │ │ │ │ + b.n 40542 │ │ │ │ mvn.w r1, #2147483648 @ 0x80000000 │ │ │ │ mov r0, r4 │ │ │ │ ldr.w r8, [sp, #28] │ │ │ │ blx b6b4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 3ca74 │ │ │ │ + bne.w 40430 │ │ │ │ ldr r1, [r4, #4] │ │ │ │ add r3, sp, #44 @ 0x2c │ │ │ │ - ldr r0, [r4, #28] │ │ │ │ add r2, sp, #40 @ 0x28 │ │ │ │ - adds r1, #4 │ │ │ │ + ldr r0, [r4, #28] │ │ │ │ + add.w r1, r1, #4 │ │ │ │ blx b340 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ add r3, sp, #52 @ 0x34 │ │ │ │ add r2, sp, #48 @ 0x30 │ │ │ │ - adds r1, #4 │ │ │ │ ldr r0, [r4, #28] │ │ │ │ + add.w r1, r1, #4 │ │ │ │ blx b340 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ blx b450 │ │ │ │ mul.w r7, r0, r6 │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ blx b450 │ │ │ │ cmp r7, r0 │ │ │ │ - ble.n 3ccd8 │ │ │ │ + ble.n 406b6 │ │ │ │ mov r7, r8 │ │ │ │ - b.n 3ca74 │ │ │ │ + b.n 40430 │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ blx b450 │ │ │ │ add.w r3, r6, r6, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ mla r7, r3, r0, r0 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ blx b450 │ │ │ │ cmp r7, r0 │ │ │ │ - bgt.n 3ccd4 │ │ │ │ + bgt.n 406b2 │ │ │ │ ldrd r3, r2, [r4, #20] │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ - subs r3, r3, r2 │ │ │ │ - asrs r7, r3, #3 │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ + mov.w r7, r3, asr #3 │ │ │ │ blx b450 │ │ │ │ cmp r7, r0 │ │ │ │ - bgt.n 3cd36 │ │ │ │ + bgt.n 4071e │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ cmp r0, #0 │ │ │ │ - ble.n 3ccd4 │ │ │ │ + ble.n 406b2 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.n 3ccd4 │ │ │ │ + ble.n 406b2 │ │ │ │ blx b7cc │ │ │ │ mov r7, r0 │ │ │ │ ldrd r0, r1, [sp, #48] @ 0x30 │ │ │ │ blx ae94 │ │ │ │ - subs r0, r0, r7 │ │ │ │ + sub.w r0, r0, r7 │ │ │ │ mov r1, r7 │ │ │ │ mla r0, r8, r0, r7 │ │ │ │ - subs r0, #1 │ │ │ │ - bl 95b80 │ │ │ │ + add.w r0, r0, #4294967295 @ 0xffffffff │ │ │ │ + bl 9d2c0 │ │ │ │ mov r7, r0 │ │ │ │ - b.n 3ca74 │ │ │ │ + b.n 40430 │ │ │ │ mov.w r9, #0 │ │ │ │ - b.n 3c9d6 │ │ │ │ + b.n 40378 │ │ │ │ ldrd r2, r3, [r4, #20] │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ - subs r3, r3, r2 │ │ │ │ - asrs r7, r3, #3 │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ + mov.w r7, r3, asr #3 │ │ │ │ blx b450 │ │ │ │ cmp r7, r0 │ │ │ │ - ble.n 3cd04 │ │ │ │ + ble.n 406e8 │ │ │ │ mov r7, r8 │ │ │ │ - b.n 3ca74 │ │ │ │ - @ instruction: 0xfbfbffff │ │ │ │ - strb.w r0, [r8, r5] │ │ │ │ - @ instruction: 0xf905ffff │ │ │ │ - @ instruction: 0xf6ee0005 │ │ │ │ + b.n 40430 │ │ │ │ + @ instruction: 0xfb59ffff │ │ │ │ + cmp r6, #58 @ 0x3a │ │ │ │ + movs r6, r0 │ │ │ │ + pld [r3, #255]! │ │ │ │ + cmp r5, #20 │ │ │ │ + movs r6, r0 │ │ │ │ │ │ │ │ -0003cd5c : │ │ │ │ - ldr r1, [pc, #24] @ (3cd78 ) │ │ │ │ - push {r4, lr} │ │ │ │ +00040748 : │ │ │ │ + ldr r1, [pc, #28] @ (40768 ) │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r0, #8 │ │ │ │ add r1, pc │ │ │ │ - movs r0, #8 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - b.n 3c658 │ │ │ │ - movs r5, r0 │ │ │ │ + subs r4, r7, r1 │ │ │ │ + movs r6, r0 │ │ │ │ │ │ │ │ -0003cd7c : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - mov r9, r0 │ │ │ │ +0004076c : │ │ │ │ ldr r3, [r0, #0] │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + mov r9, r0 │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ sub sp, #8 │ │ │ │ mov sl, r1 │ │ │ │ cmp r3, #1 │ │ │ │ - ble.n 3ce18 │ │ │ │ + ble.n 40828 │ │ │ │ mov r5, r0 │ │ │ │ - movs r4, #1 │ │ │ │ + mov.w r4, #1 │ │ │ │ mov.w r8, #0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ - subs r6, r3, #1 │ │ │ │ + ldrd r3, r0, [r5, #4] │ │ │ │ + add.w r6, r3, #4294967295 @ 0xffffffff │ │ │ │ blx b450 │ │ │ │ mov r7, r0 │ │ │ │ ldr.w r0, [r5, #12]! │ │ │ │ blx b450 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r7 │ │ │ │ blx ae94 │ │ │ │ ldr.w r3, [r9] │ │ │ │ mov r2, r4 │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ mla r8, r0, r6, r8 │ │ │ │ cmp r3, r4 │ │ │ │ - bgt.n 3cd94 │ │ │ │ + bgt.n 40792 │ │ │ │ cmp r3, r2 │ │ │ │ - bgt.n 3cdcc │ │ │ │ + bgt.n 407dc │ │ │ │ mov r0, r8 │ │ │ │ add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - movs r3, #12 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + add.w r2, r2, r2, lsl #1 │ │ │ │ add.w r9, r9, #4 │ │ │ │ - mov r0, sl │ │ │ │ - mul.w r4, r3, r2 │ │ │ │ add r3, sp, #4 │ │ │ │ + mov r0, sl │ │ │ │ + mov.w r4, r2, lsl #2 │ │ │ │ mov r2, sp │ │ │ │ add.w r1, r9, r4 │ │ │ │ blx b340 │ │ │ │ ldr r0, [sp, #0] │ │ │ │ ldr.w r5, [r9, r4] │ │ │ │ blx b450 │ │ │ │ ldr.w r1, [r9, r4] │ │ │ │ - subs r5, #1 │ │ │ │ + add.w r5, r5, #4294967295 @ 0xffffffff │ │ │ │ add.w r1, r1, r1, lsr #31 │ │ │ │ mul.w r5, r0, r5 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - asrs r4, r1, #1 │ │ │ │ + mov.w r4, r1, asr #1 │ │ │ │ blx b450 │ │ │ │ mul.w r1, r0, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx ae94 │ │ │ │ add r8, r0 │ │ │ │ - mov r0, r8 │ │ │ │ - add sp, #8 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + b.n 407c6 │ │ │ │ mov.w r8, #0 │ │ │ │ mov r2, r8 │ │ │ │ - b.n 3cdc0 │ │ │ │ + b.n 407c2 │ │ │ │ │ │ │ │ -0003ce20 : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ +00040830 : │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + mov.w r3, #0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r0 │ │ │ │ + mov r8, r1 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ sub sp, #12 │ │ │ │ - mov r8, r1 │ │ │ │ - mov r2, r0 │ │ │ │ - movs r3, #0 │ │ │ │ ldr r6, [r0, #0] │ │ │ │ - b.n 3ce3e │ │ │ │ + mov r2, r0 │ │ │ │ + b.n 4085c │ │ │ │ ldr r5, [r2, #8] │ │ │ │ ldr.w r4, [r2, #12]! │ │ │ │ cmp r5, r4 │ │ │ │ - bne.n 3ceaa │ │ │ │ - adds r3, #1 │ │ │ │ + bne.n 408d8 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ cmp r3, r6 │ │ │ │ - blt.n 3ce34 │ │ │ │ + blt.n 40852 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ mvn.w r2, #2147483648 @ 0x80000000 │ │ │ │ ldr r3, [r1, #0] │ │ │ │ cmp r3, #0 │ │ │ │ it ne │ │ │ │ cmpne r3, r2 │ │ │ │ ite eq │ │ │ │ moveq r4, #1 │ │ │ │ movne r4, #0 │ │ │ │ - beq.n 3cecc │ │ │ │ + beq.n 4090c │ │ │ │ cmp r8, r2 │ │ │ │ - beq.n 3ceb2 │ │ │ │ - cbnz r6, 3ce78 │ │ │ │ - movs r3, #12 │ │ │ │ - mla r1, r3, r8, r1 │ │ │ │ + beq.n 408f0 │ │ │ │ + cbnz r6, 4089a │ │ │ │ + add.w r8, r8, r8, lsl #1 │ │ │ │ + add.w r1, r1, r8, lsl #2 │ │ │ │ ldrd r0, r3, [r1, #8] │ │ │ │ - subs r0, r0, r3 │ │ │ │ + sub.w r0, r0, r3 │ │ │ │ clz r0, r0 │ │ │ │ - lsrs r0, r0, #5 │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + mov.w r0, r0, lsr #5 │ │ │ │ + b.n 408dc │ │ │ │ blx b7a4 │ │ │ │ - ldr r3, [r7, #4] │ │ │ │ - movs r4, #12 │ │ │ │ + ldr r2, [r7, #4] │ │ │ │ mov r5, r0 │ │ │ │ + add.w r8, r8, r8, lsl #1 │ │ │ │ ldr r0, [r7, #28] │ │ │ │ - ldr r1, [r3, #0] │ │ │ │ - subs r2, r1, #1 │ │ │ │ - mla r1, r4, r1, r3 │ │ │ │ - mla r2, r4, r2, r3 │ │ │ │ - add r3, sp, #4 │ │ │ │ - subs r1, #8 │ │ │ │ - ldr r6, [r2, #4] │ │ │ │ + ldr r1, [r2, #0] │ │ │ │ + add.w r3, r1, r1, lsl #1 │ │ │ │ + add.w r1, r1, r1, lsl #1 │ │ │ │ + add.w r3, r2, r3, lsl #2 │ │ │ │ + add.w r1, r2, r1, lsl #2 │ │ │ │ mov r2, sp │ │ │ │ + ldr.w r6, [r3, #-8] │ │ │ │ + add r3, sp, #4 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ blx b340 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ - mla r3, r4, r8, r3 │ │ │ │ + add.w r3, r3, r8, lsl #2 │ │ │ │ ldrd r0, r2, [r3, #8] │ │ │ │ cmp r0, r2 │ │ │ │ - beq.n 3ced4 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 40912 │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 3cecc │ │ │ │ + ble.n 4090c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ - bl 3ce20 │ │ │ │ + bl 40830 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3ceaa │ │ │ │ + beq.n 408d8 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, r4 │ │ │ │ - bgt.n 3ceb6 │ │ │ │ - movs r0, #1 │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - add.w r7, r6, r6, lsr #31 │ │ │ │ - lsls r0, r0, #1 │ │ │ │ + bgt.n 408f4 │ │ │ │ + mov.w r0, #1 │ │ │ │ + b.n 408dc │ │ │ │ + mov.w r0, r0, lsl #1 │ │ │ │ blx b450 │ │ │ │ mov r4, r0 │ │ │ │ - asrs r7, r7, #1 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - adds r7, #1 │ │ │ │ + add.w r7, r6, r6, lsr #31 │ │ │ │ blx b450 │ │ │ │ mov r9, r0 │ │ │ │ ldr r0, [sp, #0] │ │ │ │ + mov.w r7, r7, asr #1 │ │ │ │ blx b450 │ │ │ │ - mov r1, r6 │ │ │ │ mul.w r8, r5, r0 │ │ │ │ + mov r1, r6 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ mov r0, r5 │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ mul.w r7, r0, r7 │ │ │ │ mov r1, r8 │ │ │ │ mul.w r0, r9, r7 │ │ │ │ - lsls r0, r0, #1 │ │ │ │ + mov.w r0, r0, lsl #1 │ │ │ │ blx ae94 │ │ │ │ cmp r4, r0 │ │ │ │ ite lt │ │ │ │ movlt r0, #0 │ │ │ │ movge r0, #1 │ │ │ │ - b.n 3ceac │ │ │ │ + b.n 408dc │ │ │ │ + nop │ │ │ │ │ │ │ │ -0003cf18 : │ │ │ │ - cbnz r0, 3cf24 │ │ │ │ +00040960 : │ │ │ │ + cbnz r0, 4096c │ │ │ │ ldr r0, [r1, #4] │ │ │ │ str r0, [r2, #0] │ │ │ │ ldr r2, [r1, #8] │ │ │ │ str r2, [r3, #0] │ │ │ │ bx lr │ │ │ │ ldr r0, [r1, #8] │ │ │ │ str r0, [r2, #0] │ │ │ │ ldr r2, [r1, #4] │ │ │ │ str r2, [r3, #0] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ -0003cf30 : │ │ │ │ +00040978 : │ │ │ │ b.w b10c │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r0 │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ mov r4, r3 │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ + mov r2, r3 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ ldr r6, [sp, #16] │ │ │ │ - mov r2, r4 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r0, [r5, #68] @ 0x44 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r0 │ │ │ │ - ldr r0, [r0, #68] @ 0x44 │ │ │ │ mov r4, r3 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + ldr r0, [r0, #68] @ 0x44 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ mov r6, r1 │ │ │ │ - mov r1, r4 │ │ │ │ + mov r1, r3 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr r0, [r5, #64] @ 0x40 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r4 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ bx r3 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [r0, #64] @ 0x40 │ │ │ │ - sub sp, #12 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r3 │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + sub sp, #12 │ │ │ │ ldr r6, [sp, #32] │ │ │ │ + ldr r0, [r0, #64] @ 0x40 │ │ │ │ str r6, [sp, #0] │ │ │ │ ldr r7, [r0, #56] @ 0x38 │ │ │ │ blx r7 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r5, r0 │ │ │ │ - ldr r0, [r0, #68] @ 0x44 │ │ │ │ - ldr.w r8, [sp, #24] │ │ │ │ mov r4, r3 │ │ │ │ + ldr r0, [r0, #68] @ 0x44 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ mov r7, r1 │ │ │ │ mov r6, r2 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ + mov r1, r3 │ │ │ │ + ldr.w r8, [sp, #24] │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ mov r2, r8 │ │ │ │ - mov r1, r4 │ │ │ │ blx r3 │ │ │ │ ldr r0, [r5, #64] @ 0x40 │ │ │ │ - str r7, [sp, #24] │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r4 │ │ │ │ + str r7, [sp, #24] │ │ │ │ mov r1, r8 │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, lr, [sp, #16] │ │ │ │ ldr r5, [r0, #56] @ 0x38 │ │ │ │ mov ip, r5 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #24 │ │ │ │ bx ip │ │ │ │ - nop │ │ │ │ mov r3, r0 │ │ │ │ - ldr r2, [pc, #56] @ (3d004 ) │ │ │ │ - ldr.w ip, [pc, #56] @ 3d008 │ │ │ │ + ldr r2, [pc, #60] @ (40a8c ) │ │ │ │ mov r0, r1 │ │ │ │ - push {r4, lr} │ │ │ │ - add r2, pc │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ + sub sp, #8 │ │ │ │ + ldr.w ip, [pc, #52] @ 40a90 │ │ │ │ ldr r4, [r1, #0] │ │ │ │ + add r2, pc │ │ │ │ ldr r1, [r3, #56] @ 0x38 │ │ │ │ add ip, pc │ │ │ │ - sub sp, #8 │ │ │ │ cmp r1, ip │ │ │ │ it ne │ │ │ │ cmpne r1, r2 │ │ │ │ - bne.n 3cffe │ │ │ │ - ldr r2, [pc, #36] @ (3d00c ) │ │ │ │ + bne.n 40a84 │ │ │ │ + ldr r2, [pc, #36] @ (40a94 ) │ │ │ │ add r2, pc │ │ │ │ ldr r1, [r3, #64] @ 0x40 │ │ │ │ str r1, [sp, #4] │ │ │ │ ldr r1, [r3, #68] @ 0x44 │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #28] @ (3d010 ) │ │ │ │ + ldr r1, [pc, #28] @ (40a98 ) │ │ │ │ ldr r3, [r3, #72] @ 0x48 │ │ │ │ add r1, pc │ │ │ │ blx r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r2, [pc, #20] @ (3d014 ) │ │ │ │ + ldr r2, [pc, #20] @ (40a9c ) │ │ │ │ add r2, pc │ │ │ │ - b.n 3cfea │ │ │ │ - @ instruction: 0xff9dffff │ │ │ │ - vmaxnm.f16 , , │ │ │ │ - str r5, [sp, #496] @ 0x1f0 │ │ │ │ + b.n 40a70 │ │ │ │ + nop │ │ │ │ + vminnm.f16 , , │ │ │ │ + vmaxnm.f16 , , │ │ │ │ + bcs.n 40b04 │ │ │ │ movs r5, r0 │ │ │ │ - add r3, pc, #392 @ (adr r3, 3d19c ) │ │ │ │ + b.n 40ad4 │ │ │ │ movs r5, r0 │ │ │ │ - str r5, [sp, #416] @ 0x1a0 │ │ │ │ + bcs.n 40ae4 │ │ │ │ movs r5, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldr r3, [r1, #4] │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ str r2, [sp, #32] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 3d030 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 40adc │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldr r2, [r1, #8] │ │ │ │ mov r4, r1 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - bgt.n 3d028 │ │ │ │ + bgt.n 40ac0 │ │ │ │ ldr r2, [r1, #28] │ │ │ │ mov r5, r0 │ │ │ │ - cbz r2, 3d056 │ │ │ │ + cbz r2, 40b02 │ │ │ │ cmp r2, #4 │ │ │ │ - bne.n 3d028 │ │ │ │ + bne.n 40ac0 │ │ │ │ ldr r1, [r1, #12] │ │ │ │ ldr r2, [r4, #20] │ │ │ │ cmp r1, r2 │ │ │ │ - beq.n 3d056 │ │ │ │ + beq.n 40b02 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ ldr.w r2, [r2, #164] @ 0xa4 │ │ │ │ lsls r2, r2, #19 │ │ │ │ - bmi.n 3d028 │ │ │ │ + bmi.n 40ac0 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ blx b800 │ │ │ │ cmp r0, #0 │ │ │ │ - ble.n 3d028 │ │ │ │ + ble.n 40ac0 │ │ │ │ ldr.w r9, [r4, #4] │ │ │ │ ldr.w r8, [r9, #4] │ │ │ │ cmp r0, r8 │ │ │ │ - bge.n 3d028 │ │ │ │ + bge.n 40ac0 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - cbz r3, 3d07e │ │ │ │ + cbz r3, 40b2a │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ lsls r3, r3, #27 │ │ │ │ - bmi.n 3d028 │ │ │ │ - mov r1, r8 │ │ │ │ + bmi.n 40ac0 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ + mov r1, r8 │ │ │ │ blx b800 │ │ │ │ mov r1, r0 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl 95b80 │ │ │ │ - add r3, sp, #52 @ 0x34 │ │ │ │ + bl 9d2c0 │ │ │ │ mov sl, r0 │ │ │ │ - add r2, sp, #48 @ 0x30 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ + add r3, sp, #52 @ 0x34 │ │ │ │ + add r2, sp, #48 @ 0x30 │ │ │ │ add r1, sp, #44 @ 0x2c │ │ │ │ blx b5a4 │ │ │ │ ldr.w r8, [r4, #28] │ │ │ │ cmp.w r8, #0 │ │ │ │ - bne.n 3d182 │ │ │ │ + bne.n 40c36 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov r1, r8 │ │ │ │ - ldr.w r3, [r9, #12] │ │ │ │ mov r0, r5 │ │ │ │ + ldr.w r3, [r9, #12] │ │ │ │ str r2, [sp, #24] │ │ │ │ ldr r2, [r4, #24] │ │ │ │ str r2, [sp, #20] │ │ │ │ ldr r2, [r4, #20] │ │ │ │ + strd sl, r3, [sp] │ │ │ │ + mul.w r3, sl, r3 │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ - strd r3, r2, [sp, #4] │ │ │ │ - mul.w r3, sl, r3 │ │ │ │ - str.w sl, [sp] │ │ │ │ + str r2, [sp, #8] │ │ │ │ mov r2, r7 │ │ │ │ ldr r6, [r5, #12] │ │ │ │ blx r6 │ │ │ │ mov fp, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3d312 │ │ │ │ + beq.w 40dd2 │ │ │ │ ldr r5, [r5, #16] │ │ │ │ cmp r5, #0 │ │ │ │ - bne.w 3d244 │ │ │ │ + bne.w 40d00 │ │ │ │ + ldrd r1, r2, [r9, #8] │ │ │ │ add.w r3, r7, r7, lsr #31 │ │ │ │ mov r0, sl │ │ │ │ - ldrd r1, r2, [r9, #8] │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ mul.w r1, r3, r1 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ blx b4e0 │ │ │ │ - mov r8, r0 │ │ │ │ ldrd r1, r2, [r4, #20] │ │ │ │ + mov r8, r0 │ │ │ │ + ldr r0, [r4, #12] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - subs r2, r2, r1 │ │ │ │ - ldrd r0, r1, [r4, #12] │ │ │ │ - asrs r2, r2, #3 │ │ │ │ - subs r1, r1, r0 │ │ │ │ + sub.w r2, r2, r1 │ │ │ │ + ldr r1, [r4, #16] │ │ │ │ + mov.w r2, r2, asr #3 │ │ │ │ + sub.w r1, r1, r0 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ + mov.w r1, r1, asr #3 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ - asrs r1, r1, #3 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr.w r0, [r9, #12] │ │ │ │ mul.w r0, r0, sl │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr.w r0, [r9, #8] │ │ │ │ str r0, [sp, #0] │ │ │ │ - movs r0, #2 │ │ │ │ + mov.w r0, #2 │ │ │ │ blx b128 │ │ │ │ - str r5, [sp, #0] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r8 │ │ │ │ - ldr r3, [r4, #20] │ │ │ │ + str r5, [sp, #0] │ │ │ │ ldr r2, [r4, #12] │ │ │ │ + ldr r3, [r4, #20] │ │ │ │ blx ae1c │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3d316 │ │ │ │ - ldr r2, [pc, #476] @ (3d32c ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #476] @ (3d330 ) │ │ │ │ + beq.w 40dd6 │ │ │ │ + ldr r2, [pc, #484] @ (40dec ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #484] @ (40df0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ mov r4, r0 │ │ │ │ add.w r0, r5, #8 │ │ │ │ add.w r2, r4, #8 │ │ │ │ - add.w r1, fp, #8 │ │ │ │ strd r5, fp, [r4, #64] @ 0x40 │ │ │ │ + add.w r1, fp, #8 │ │ │ │ str r7, [r4, #72] @ 0x48 │ │ │ │ blx b3c8 │ │ │ │ ldr.w r3, [fp, #52] @ 0x34 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #52] @ 0x34 │ │ │ │ - add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 40ac4 │ │ │ │ cmp.w r8, #4 │ │ │ │ - bne.w 3d324 │ │ │ │ + bne.w 40de6 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov r1, r8 │ │ │ │ - ldr.w r3, [r9, #8] │ │ │ │ mov r0, r5 │ │ │ │ + ldr.w r3, [r9, #8] │ │ │ │ str r2, [sp, #24] │ │ │ │ ldr r2, [r4, #24] │ │ │ │ str r2, [sp, #20] │ │ │ │ ldr r2, [r4, #20] │ │ │ │ + strd sl, r3, [sp] │ │ │ │ + mul.w r3, sl, r3 │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ - strd r3, r2, [sp, #4] │ │ │ │ - mul.w r3, sl, r3 │ │ │ │ - str.w sl, [sp] │ │ │ │ + str r2, [sp, #8] │ │ │ │ mov r2, r7 │ │ │ │ ldr r6, [r5, #12] │ │ │ │ blx r6 │ │ │ │ mov fp, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3d312 │ │ │ │ + beq.w 40dd2 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 3d2aa │ │ │ │ + bne.n 40d6a │ │ │ │ + ldrd r1, r2, [r9, #8] │ │ │ │ add.w r3, r7, r7, lsr #31 │ │ │ │ - ldr.w r2, [r9, #12] │ │ │ │ - ldr.w r1, [r9, #8] │ │ │ │ mov r0, sl │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ mul.w r2, r3, r2 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ blx b4e0 │ │ │ │ - mov r5, r0 │ │ │ │ ldrd r1, r2, [r4, #12] │ │ │ │ + mov r5, r0 │ │ │ │ + ldr r0, [r4, #20] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - subs r2, r2, r1 │ │ │ │ - ldrd r0, r1, [r4, #20] │ │ │ │ - asrs r2, r2, #3 │ │ │ │ - subs r1, r1, r0 │ │ │ │ + sub.w r2, r2, r1 │ │ │ │ + ldr r1, [r4, #24] │ │ │ │ + mov.w r2, r2, asr #3 │ │ │ │ + sub.w r1, r1, r0 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ + mov.w r1, r1, asr #3 │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ - asrs r1, r1, #3 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr.w r0, [r9, #12] │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr.w r0, [r9, #8] │ │ │ │ mul.w r0, r0, sl │ │ │ │ str r0, [sp, #0] │ │ │ │ - movs r0, #2 │ │ │ │ + mov.w r0, #2 │ │ │ │ blx b128 │ │ │ │ - str.w r8, [sp] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ + str.w r8, [sp] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr r2, [r4, #20] │ │ │ │ blx ae1c │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3d316 │ │ │ │ - ldr r2, [pc, #256] @ (3d334 ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #256] @ (3d338 ) │ │ │ │ + beq.n 40dd6 │ │ │ │ + ldr r2, [pc, #260] @ (40df4 ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #260] @ (40df8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ mov r4, r0 │ │ │ │ - b.n 3d15e │ │ │ │ + b.n 40c16 │ │ │ │ cmp r5, #1 │ │ │ │ - bne.n 3d324 │ │ │ │ + bne.n 40de6 │ │ │ │ + ldrd r1, r2, [r9, #8] │ │ │ │ add.w r5, r7, r7, lsr #31 │ │ │ │ mov r0, sl │ │ │ │ - ldrd r1, r2, [r9, #8] │ │ │ │ - asrs r5, r5, #1 │ │ │ │ + mov.w r5, r5, asr #1 │ │ │ │ mul.w r1, r5, r1 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ + mov r8, r0 │ │ │ │ + mov r0, r5 │ │ │ │ ldrd r1, r2, [r9, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ - mov r8, r0 │ │ │ │ + mul.w r2, r2, sl │ │ │ │ str r3, [sp, #0] │ │ │ │ - mov r0, r5 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ - mul.w r2, r2, sl │ │ │ │ blx af84 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r8 │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #20] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r2, r3, [r4, #12] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3d316 │ │ │ │ - ldr r2, [pc, #160] @ (3d33c ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #160] @ (3d340 ) │ │ │ │ + beq.n 40dd6 │ │ │ │ + ldr r2, [pc, #164] @ (40dfc ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #160] @ (40e00 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ mov r4, r0 │ │ │ │ - b.n 3d15e │ │ │ │ + b.n 40c16 │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 3d324 │ │ │ │ + bne.n 40de6 │ │ │ │ + ldrd r1, r2, [r9, #8] │ │ │ │ add.w r5, r7, r7, lsr #31 │ │ │ │ - ldr.w r2, [r9, #12] │ │ │ │ - ldr.w r1, [r9, #8] │ │ │ │ mov r0, sl │ │ │ │ - asrs r5, r5, #1 │ │ │ │ + mov.w r5, r5, asr #1 │ │ │ │ mul.w r2, r5, r2 │ │ │ │ blx b4e0 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ + mov r8, r0 │ │ │ │ + mov r0, r5 │ │ │ │ ldrd r1, r2, [r9, #8] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ - mov r8, r0 │ │ │ │ + mul.w r1, r1, sl │ │ │ │ str r3, [sp, #0] │ │ │ │ - mov r0, r5 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ - mul.w r1, r1, sl │ │ │ │ blx af84 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r8 │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r3, r2, [r4, #20] │ │ │ │ blx adb0 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ - cbz r0, 3d316 │ │ │ │ - ldr r2, [pc, #64] @ (3d344 ) │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #64] @ (3d348 ) │ │ │ │ + cbz r0, 40dd6 │ │ │ │ + ldr r2, [pc, #68] @ (40e04 ) │ │ │ │ + mov.w r0, #80 @ 0x50 │ │ │ │ + ldr r1, [pc, #64] @ (40e08 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b188 │ │ │ │ mov r4, r0 │ │ │ │ - b.n 3d15e │ │ │ │ + b.n 40c16 │ │ │ │ mov.w fp, #0 │ │ │ │ mov r0, fp │ │ │ │ blx b6d0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ - b.n 3d028 │ │ │ │ + b.n 40ac0 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r3, #64] @ 0x40 │ │ │ │ udf #255 @ 0xff │ │ │ │ - nop │ │ │ │ - ldc2l 15, cr15, [sp, #1020] @ 0x3fc │ │ │ │ - @ instruction: 0xf22e0005 │ │ │ │ - ldc2 15, cr15, [r9, #-1020] @ 0xfffffc04 │ │ │ │ - adc.w r0, sl, #5 │ │ │ │ - ldc2l 15, cr15, [r3], {255} @ 0xff │ │ │ │ - @ instruction: 0xf0e40005 │ │ │ │ - stc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ - orns r0, ip, #5 │ │ │ │ - push {r4, lr} │ │ │ │ + stc2l 15, cr15, [sp, #-1020]! @ 0xfffffc04 │ │ │ │ + movs r7, #118 @ 0x76 │ │ │ │ + movs r6, r0 │ │ │ │ + ldc2 15, cr15, [r1], #1020 @ 0x3fc │ │ │ │ + movs r6, #142 @ 0x8e │ │ │ │ + movs r6, r0 │ │ │ │ + ldc2l 15, cr15, [r3], #-1020 @ 0xfffffc04 │ │ │ │ + movs r6, #36 @ 0x24 │ │ │ │ + movs r6, r0 │ │ │ │ + mcrr2 15, 15, pc, r3, cr15 @ │ │ │ │ + movs r5, #188 @ 0xbc │ │ │ │ + movs r6, r0 │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ - push {r3, r4, r5, lr} │ │ │ │ + strd r3, r4, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, lr, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ - ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ + ldrd r3, r4, [sp] │ │ │ │ + ldrd r5, lr, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ b.w ad64 │ │ │ │ │ │ │ │ -0003d378 : │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - mov r6, r1 │ │ │ │ - ldr r1, [pc, #16] @ (3d390 ) │ │ │ │ +00040e48 : │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r5, r2 │ │ │ │ mov r4, r3 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + mov r6, r1 │ │ │ │ + ldr r1, [pc, #20] @ (40e6c ) │ │ │ │ add r1, pc │ │ │ │ blx ae5c │ │ │ │ - str r6, [r0, #8] │ │ │ │ - strd r4, r5, [r0, #12] │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - udf #90 @ 0x5a │ │ │ │ - movs r5, r0 │ │ │ │ + strd r6, r4, [r0, #8] │ │ │ │ + str r5, [r0, #16] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + asrs r4, r0, #14 │ │ │ │ + movs r6, r0 │ │ │ │ │ │ │ │ -0003d394 : │ │ │ │ - push {r4, lr} │ │ │ │ +00040e70 : │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r2 │ │ │ │ blx b194 │ │ │ │ str r4, [r0, #56] @ 0x38 │ │ │ │ pop {r4, pc} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r0 │ │ │ │ + nop │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r1 │ │ │ │ ldrd r3, r1, [r0, #80] @ 0x50 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r0 │ │ │ │ mov r5, r2 │ │ │ │ + ldr r2, [r6, #96] @ 0x60 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + cmp r1, #0 │ │ │ │ ldrd r8, r9, [r0, #68] @ 0x44 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ ldr r0, [r0, #92] @ 0x5c │ │ │ │ - cmp r1, #0 │ │ │ │ - ldr r2, [r6, #96] @ 0x60 │ │ │ │ - ble.n 3d44c │ │ │ │ - lsls r7, r0, #3 │ │ │ │ + ble.n 40f50 │ │ │ │ + mov.w r7, r0, lsl #3 │ │ │ │ str r7, [sp, #28] │ │ │ │ - subs r7, r3, #1 │ │ │ │ + add.w r7, r3, #4294967295 @ 0xffffffff │ │ │ │ strd r1, r0, [sp, #40] @ 0x28 │ │ │ │ mul.w r7, r0, r7 │ │ │ │ mov.w sl, r7, lsl #3 │ │ │ │ - adds r7, r3, #1 │ │ │ │ + add.w r7, r3, #1 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ add.w r7, r7, r7, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ - asrs r7, r7, #1 │ │ │ │ - str r7, [sp, #32] │ │ │ │ - movs r7, #0 │ │ │ │ - str r7, [sp, #24] │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ + mov.w r7, r7, asr #1 │ │ │ │ mul.w r3, r0, r3 │ │ │ │ mov.w fp, r3, lsl #3 │ │ │ │ - lsls r3, r2, #3 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ - str r5, [sp, #0] │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ + strd r7, r3, [sp, #32] │ │ │ │ + mov.w r7, #0 │ │ │ │ + str r7, [sp, #24] │ │ │ │ mov r3, r4 │ │ │ │ mov r2, r5 │ │ │ │ - mov r1, r4 │ │ │ │ + str r5, [sp, #0] │ │ │ │ ldr.w r7, [r8, #56] @ 0x38 │ │ │ │ + mov r1, r4 │ │ │ │ mov r0, r8 │ │ │ │ blx r7 │ │ │ │ + ldr r0, [sp, #28] │ │ │ │ + add.w r2, r4, sl │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ + add.w r1, r5, r0 │ │ │ │ + add r0, r4 │ │ │ │ str r3, [sp, #16] │ │ │ │ - add.w r2, r4, sl │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str r3, [sp, #12] │ │ │ │ - movs r3, #1 │ │ │ │ + mov.w r3, #1 │ │ │ │ str r3, [sp, #8] │ │ │ │ - ldr r0, [sp, #28] │ │ │ │ ldr r3, [r6, #100] @ 0x64 │ │ │ │ str r3, [sp, #4] │ │ │ │ - adds r1, r5, r0 │ │ │ │ - adds r0, r4, r0 │ │ │ │ ldr r3, [r6, #108] @ 0x6c │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #0] │ │ │ │ add.w r3, r5, sl │ │ │ │ ldr r7, [r6, #64] @ 0x40 │ │ │ │ blx r7 │ │ │ │ add.w r2, fp, r5 │ │ │ │ - str r2, [sp, #0] │ │ │ │ add.w r3, fp, r4 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r9 │ │ │ │ + str r2, [sp, #0] │ │ │ │ ldr.w r7, [r9, #56] @ 0x38 │ │ │ │ blx r7 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ add r4, r3 │ │ │ │ add r5, r3 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ - adds r2, #1 │ │ │ │ str r2, [sp, #24] │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 3d3ee │ │ │ │ + bne.n 40eec │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ ldrd r3, lr, [r0, #80] @ 0x50 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + ldr.w ip, [r6, #96] @ 0x60 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ sub sp, #68 @ 0x44 │ │ │ │ ldrd r8, r9, [r0, #68] @ 0x44 │ │ │ │ - subs r7, r3, #1 │ │ │ │ - ldr r0, [r0, #92] @ 0x5c │ │ │ │ + add.w r7, r3, #4294967295 @ 0xffffffff │ │ │ │ cmp.w lr, #0 │ │ │ │ - ldr.w ip, [r6, #96] @ 0x60 │ │ │ │ + ldr r0, [r0, #92] @ 0x5c │ │ │ │ add.w r1, r7, r7, lsr #31 │ │ │ │ - ble.n 3d542 │ │ │ │ - asrs r1, r1, #1 │ │ │ │ - mul.w r7, r0, r7 │ │ │ │ + ble.n 41082 │ │ │ │ + mov.w r1, r1, asr #1 │ │ │ │ mov r5, r2 │ │ │ │ - lsls r2, r0, #3 │ │ │ │ - str r2, [sp, #32] │ │ │ │ + str r0, [sp, #60] @ 0x3c │ │ │ │ + mul.w r7, r0, r7 │ │ │ │ + mov.w r2, r0, lsl #3 │ │ │ │ mov.w sl, r7, lsl #3 │ │ │ │ mul.w r7, r1, r0 │ │ │ │ - strd lr, r0, [sp, #56] @ 0x38 │ │ │ │ - str r1, [sp, #28] │ │ │ │ + strd r1, r2, [sp, #28] │ │ │ │ mov.w fp, r7, lsl #3 │ │ │ │ - subs r7, r3, r1 │ │ │ │ + sub.w r7, r3, r1 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - str.w fp, [sp, #52] @ 0x34 │ │ │ │ - mov fp, sl │ │ │ │ - asrs r3, r3, #1 │ │ │ │ mul.w r7, r0, r7 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ + strd fp, lr, [sp, #52] @ 0x34 │ │ │ │ + mov fp, sl │ │ │ │ + mov.w r2, r7, lsl #3 │ │ │ │ + mov.w r7, #0 │ │ │ │ mul.w r3, r0, r3 │ │ │ │ - lsls r2, r7, #3 │ │ │ │ - movs r7, #0 │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ mov sl, r7 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + str r2, [sp, #36] @ 0x24 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ mov.w r3, ip, lsl #3 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ - adds r3, r1, #2 │ │ │ │ + add.w r3, r1, #2 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - str r5, [sp, #0] │ │ │ │ mov r3, r4 │ │ │ │ mov r2, r5 │ │ │ │ - mov r1, r4 │ │ │ │ + str r5, [sp, #0] │ │ │ │ ldr.w r7, [r8, #56] @ 0x38 │ │ │ │ + mov r1, r4 │ │ │ │ mov r0, r8 │ │ │ │ blx r7 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ - str r3, [sp, #16] │ │ │ │ - movs r2, #1 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + mov.w r2, #1 │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ add.w sl, sl, #1 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ str r2, [sp, #8] │ │ │ │ add.w r2, r4, fp │ │ │ │ + add.w r1, r5, r0 │ │ │ │ + add r0, r4 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ str r3, [sp, #12] │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ ldr r3, [r6, #100] @ 0x64 │ │ │ │ str r3, [sp, #4] │ │ │ │ - adds r1, r5, r0 │ │ │ │ - adds r0, r4, r0 │ │ │ │ ldr r3, [r6, #108] @ 0x6c │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #0] │ │ │ │ add.w r3, r5, fp │ │ │ │ ldr r7, [r6, #64] @ 0x40 │ │ │ │ blx r7 │ │ │ │ + mov.w r2, #0 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - movs r2, #0 │ │ │ │ + ldr r0, [sp, #52] @ 0x34 │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ - str r2, [sp, #12] │ │ │ │ str r3, [sp, #8] │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ + add.w r1, r5, r0 │ │ │ │ + add r0, r4 │ │ │ │ + str r2, [sp, #12] │ │ │ │ ldr r3, [r6, #100] @ 0x64 │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldr r0, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [r6, #108] @ 0x6c │ │ │ │ - adds r1, r5, r0 │ │ │ │ - adds r0, r4, r0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #0] │ │ │ │ - adds r3, r5, r2 │ │ │ │ - adds r2, r4, r2 │ │ │ │ + add.w r3, r5, r2 │ │ │ │ + add r2, r4 │ │ │ │ ldr r7, [r6, #64] @ 0x40 │ │ │ │ blx r7 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ mov r0, r9 │ │ │ │ - adds r3, r2, r4 │ │ │ │ + add.w r3, r2, r4 │ │ │ │ add r2, r5 │ │ │ │ - str r2, [sp, #0] │ │ │ │ mov r1, r3 │ │ │ │ + str r2, [sp, #0] │ │ │ │ ldr.w r7, [r9, #56] @ 0x38 │ │ │ │ blx r7 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ add r4, r3 │ │ │ │ add r5, r3 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ cmp r3, sl │ │ │ │ - bne.n 3d4c2 │ │ │ │ + bne.n 40ff6 │ │ │ │ add sp, #68 @ 0x44 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - push {r4, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ blx b6d0 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b6cc │ │ │ │ ldr r3, [r0, #112] @ 0x70 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ ldr.w r8, [r1] │ │ │ │ - ldr r7, [r3, #20] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ sub sp, #28 │ │ │ │ - ldr r3, [r3, #24] │ │ │ │ - mov r4, r0 │ │ │ │ + ldrd r7, r3, [r3, #20] │ │ │ │ ldr r6, [r0, #76] @ 0x4c │ │ │ │ ldr r1, [r7, #8] │ │ │ │ - cbz r3, 3d5ac │ │ │ │ + cbz r3, 41120 │ │ │ │ mov r0, r6 │ │ │ │ add.w r9, r6, #3 │ │ │ │ blx b970 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ - str r3, [sp, #20] │ │ │ │ bic.w r2, r9, #3 │ │ │ │ - ldr r1, [pc, #76] @ (3d5d8 ) │ │ │ │ - adds r2, #2 │ │ │ │ + add.w r2, r2, #2 │ │ │ │ + ldr r1, [pc, #88] @ (41148 ) │ │ │ │ + str r3, [sp, #20] │ │ │ │ ldr r3, [r4, #68] @ 0x44 │ │ │ │ - str r3, [sp, #16] │ │ │ │ add r1, pc │ │ │ │ + str r3, [sp, #16] │ │ │ │ ldr r3, [r7, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [r4, #88] @ 0x58 │ │ │ │ strd r0, r3, [sp] │ │ │ │ mov r3, r6 │ │ │ │ mov r0, r5 │ │ │ │ blx r8 │ │ │ │ add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r0, r6 │ │ │ │ blx b970 │ │ │ │ ldr r2, [r4, #72] @ 0x48 │ │ │ │ - str r2, [sp, #16] │ │ │ │ mov r3, r0 │ │ │ │ - ldr r1, [pc, #32] @ (3d5dc ) │ │ │ │ mov r0, r5 │ │ │ │ + ldr r1, [pc, #28] @ (4114c ) │ │ │ │ + str r2, [sp, #16] │ │ │ │ ldr r2, [r4, #68] @ 0x44 │ │ │ │ - str r2, [sp, #12] │ │ │ │ add r1, pc │ │ │ │ + str r2, [sp, #12] │ │ │ │ ldr r2, [r7, #4] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [r4, #84] @ 0x54 │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [r4, #88] @ 0x58 │ │ │ │ str r2, [sp, #0] │ │ │ │ mov r2, r6 │ │ │ │ blx r8 │ │ │ │ - add sp, #28 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - ldr r5, [sp, #928] @ 0x3a0 │ │ │ │ + b.n 4110c │ │ │ │ + bls.n 410d4 │ │ │ │ movs r5, r0 │ │ │ │ - ldr r5, [sp, #928] @ 0x3a0 │ │ │ │ + bls.n 410bc │ │ │ │ movs r5, r0 │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ - sub sp, #8 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + sub sp, #8 │ │ │ │ blx ad68 │ │ │ │ ldr r0, [r4, #72] @ 0x48 │ │ │ │ mov r1, r5 │ │ │ │ blx ad68 │ │ │ │ - ldr r2, [r4, #112] @ 0x70 │ │ │ │ ldrd r3, r6, [r4, #76] @ 0x4c │ │ │ │ + ldr r2, [r4, #112] @ 0x70 │ │ │ │ ldr r0, [r4, #88] @ 0x58 │ │ │ │ - subs r1, r6, #1 │ │ │ │ - ldr r2, [r2, #20] │ │ │ │ + add.w r1, r6, #4294967295 @ 0xffffffff │ │ │ │ add.w r1, r1, r1, lsr #31 │ │ │ │ - ldr r2, [r2, #8] │ │ │ │ + ldr r2, [r2, #20] │ │ │ │ add.w r0, r0, r1, asr #1 │ │ │ │ add.w r1, r4, #108 @ 0x6c │ │ │ │ + ldr r2, [r2, #8] │ │ │ │ strd r3, r0, [sp] │ │ │ │ mul.w r3, r6, r3 │ │ │ │ mov r0, r5 │ │ │ │ blx aea0 │ │ │ │ add sp, #8 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ + mov r6, r2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ ldrd r9, sl, [r0, #20] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - mov r6, r2 │ │ │ │ - ldr.w r3, [r9] │ │ │ │ str r1, [sp, #24] │ │ │ │ + ldr.w r3, [r9] │ │ │ │ cmp.w sl, #0 │ │ │ │ - beq.n 3d64e │ │ │ │ + beq.n 411ee │ │ │ │ cmp r2, r3 │ │ │ │ - beq.w 3d86e │ │ │ │ - movs r0, #0 │ │ │ │ + beq.w 4142a │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 3d646 │ │ │ │ + bne.n 411d2 │ │ │ │ ldr.w r3, [r9, #12] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp r1, r2 │ │ │ │ - bne.n 3d646 │ │ │ │ - ldr r2, [sp, #100] @ 0x64 │ │ │ │ - ldr r1, [sp, #96] @ 0x60 │ │ │ │ + bne.n 411d2 │ │ │ │ + ldrd r1, r2, [sp, #96] @ 0x60 │ │ │ │ + str r7, [sp, #0] │ │ │ │ ldr r0, [sp, #116] @ 0x74 │ │ │ │ mov.w fp, r2, lsl #3 │ │ │ │ ldr r2, [sp, #112] @ 0x70 │ │ │ │ add.w r4, r2, fp │ │ │ │ ldr r2, [sp, #116] @ 0x74 │ │ │ │ - str r4, [sp, #36] @ 0x24 │ │ │ │ add r2, fp │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ - subs r2, r1, #1 │ │ │ │ + strd r4, r2, [sp, #36] @ 0x24 │ │ │ │ + add.w r2, r1, #4294967295 @ 0xffffffff │ │ │ │ ldr r1, [sp, #100] @ 0x64 │ │ │ │ str r2, [sp, #28] │ │ │ │ mul.w r2, r2, r1 │ │ │ │ ldr r1, [sp, #112] @ 0x70 │ │ │ │ mov.w r8, r2, lsl #3 │ │ │ │ + add r0, r8 │ │ │ │ add r1, r8 │ │ │ │ - str r1, [sp, #44] @ 0x2c │ │ │ │ + strd r1, r0, [sp, #44] @ 0x2c │ │ │ │ ldr r1, [sp, #96] @ 0x60 │ │ │ │ - add r0, r8 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - adds r2, r1, #1 │ │ │ │ ldr r0, [sp, #120] @ 0x78 │ │ │ │ - str r0, [sp, #16] │ │ │ │ + add.w r2, r1, #1 │ │ │ │ add.w r2, r2, r2, lsr #31 │ │ │ │ + str r0, [sp, #16] │ │ │ │ ldr r0, [sp, #100] @ 0x64 │ │ │ │ - str r0, [sp, #12] │ │ │ │ - movs r0, #1 │ │ │ │ - asrs r1, r2, #1 │ │ │ │ - strd r7, r0, [sp] │ │ │ │ + mov.w r1, r2, asr #1 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ str r1, [sp, #8] │ │ │ │ - mov r0, r4 │ │ │ │ + str r0, [sp, #12] │ │ │ │ + mov.w r0, #1 │ │ │ │ str r1, [sp, #32] │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov r0, r4 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ - ldrd r2, r3, [sp, #44] @ 0x2c │ │ │ │ - ldr r4, [sp, #52] @ 0x34 │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ + ldrd r3, r4, [sp, #48] @ 0x30 │ │ │ │ blx r4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3d92a │ │ │ │ + beq.w 4150c │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ ldr r2, [sp, #120] @ 0x78 │ │ │ │ - lsls r1, r3, #3 │ │ │ │ + mov.w r1, r3, lsl #3 │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ - adds r0, r3, r1 │ │ │ │ + add.w r0, r3, r1 │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ add r1, r3 │ │ │ │ ldr.w r3, [r9, #12] │ │ │ │ + str r7, [sp, #0] │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #100] @ 0x64 │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [sp, #32] │ │ │ │ str r2, [sp, #8] │ │ │ │ - movs r2, #1 │ │ │ │ - strd r7, r2, [sp] │ │ │ │ + mov.w r2, #1 │ │ │ │ + str r2, [sp, #4] │ │ │ │ add.w r2, r0, r8 │ │ │ │ add r0, fp │ │ │ │ ldr r3, [r3, #0] │ │ │ │ mov r4, r3 │ │ │ │ add.w r3, r1, r8 │ │ │ │ add r1, fp │ │ │ │ blx r4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3d646 │ │ │ │ + beq.n 411d2 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ ldr.w r3, [r3, #164] @ 0xa4 │ │ │ │ lsls r2, r3, #15 │ │ │ │ - bpl.n 3d71e │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ + bpl.n 412cc │ │ │ │ ldr r3, [r5, #24] │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ ldr r1, [sp, #104] @ 0x68 │ │ │ │ cmp r3, #0 │ │ │ │ mov r3, r6 │ │ │ │ ite eq │ │ │ │ moveq r0, #16 │ │ │ │ movne.w r0, #512 @ 0x200 │ │ │ │ mul.w r2, r6, r2 │ │ │ │ blx b770 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 3d646 │ │ │ │ + bne.n 411d2 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ blx b4e0 │ │ │ │ mov r8, r0 │ │ │ │ blx b374 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - str r3, [sp, #8] │ │ │ │ mov r1, r0 │ │ │ │ - ldr r3, [sp, #116] @ 0x74 │ │ │ │ mov r0, r8 │ │ │ │ + ldr r2, [sp, #112] @ 0x70 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + ldr r3, [sp, #116] @ 0x74 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldrd r2, r3, [sp, #112] @ 0x70 │ │ │ │ + ldr r3, [sp, #116] @ 0x74 │ │ │ │ blx b52c │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #120] @ 0x78 │ │ │ │ blx b8b0 │ │ │ │ mov r8, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3d9b6 │ │ │ │ + beq.w 415a2 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ lsls r3, r3, #31 │ │ │ │ - bpl.w 3d990 │ │ │ │ + bpl.w 4157a │ │ │ │ blx b374 │ │ │ │ mov fp, r0 │ │ │ │ blx b374 │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ - ldr r2, [sp, #100] @ 0x64 │ │ │ │ + ldrd r3, r2, [sp, #96] @ 0x60 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #116] @ 0x74 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ ldr r2, [sp, #112] @ 0x70 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ add r2, r3 │ │ │ │ add r3, r0 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ - str r2, [sp, #0] │ │ │ │ + strd r2, r3, [sp] │ │ │ │ cmp r0, #0 │ │ │ │ ite ne │ │ │ │ movne r0, #6 │ │ │ │ moveq r0, #1 │ │ │ │ - strd r3, r0, [sp, #4] │ │ │ │ + str r0, [sp, #8] │ │ │ │ mov r0, fp │ │ │ │ blx b52c │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #120] @ 0x78 │ │ │ │ blx b8b0 │ │ │ │ mov fp, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3d9b6 │ │ │ │ + beq.w 415a2 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 3d9a4 │ │ │ │ + bne.w 4158e │ │ │ │ cmp.w sl, #0 │ │ │ │ - beq.w 3d99e │ │ │ │ - ldr r2, [pc, #528] @ (3d9cc ) │ │ │ │ + beq.w 41588 │ │ │ │ + ldr r2, [pc, #588] @ (415b8 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r1, [pc, #528] @ (3d9d0 ) │ │ │ │ - movs r0, #120 @ 0x78 │ │ │ │ + ldr r1, [pc, #588] @ (415bc ) │ │ │ │ + mov.w r0, #120 @ 0x78 │ │ │ │ add r1, pc │ │ │ │ blx b158 │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r5, #28] │ │ │ │ - str r3, [r4, #64] @ 0x40 │ │ │ │ - movs r3, #0 │ │ │ │ + str r7, [r4, #100] @ 0x64 │ │ │ │ + add.w r7, r4, #8 │ │ │ │ + mov r0, r7 │ │ │ │ + strd r3, r8, [r4, #64] @ 0x40 │ │ │ │ + mov.w r3, #0 │ │ │ │ + strd fp, r6, [r4, #72] @ 0x48 │ │ │ │ + str.w sl, [r4, #88] @ 0x58 │ │ │ │ + add.w sl, r9, #16 │ │ │ │ str r3, [r4, #108] @ 0x6c │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ + str r5, [r4, #112] @ 0x70 │ │ │ │ str r3, [r4, #80] @ 0x50 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ str r3, [r4, #92] @ 0x5c │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ str r3, [r4, #84] @ 0x54 │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ str r3, [r4, #96] @ 0x60 │ │ │ │ - adds r3, r6, #3 │ │ │ │ + add.w r3, r6, #3 │ │ │ │ bic.w r3, r3, #3 │ │ │ │ - str r7, [r4, #100] @ 0x64 │ │ │ │ - adds r3, #2 │ │ │ │ - add.w r7, r4, #8 │ │ │ │ - mov r0, r7 │ │ │ │ - str.w sl, [r4, #88] @ 0x58 │ │ │ │ - lsls r3, r3, #2 │ │ │ │ - str r6, [r4, #76] @ 0x4c │ │ │ │ + add.w r3, r3, #2 │ │ │ │ + mov.w r3, r3, lsl #2 │ │ │ │ str r3, [r4, #104] @ 0x68 │ │ │ │ - add.w sl, r9, #16 │ │ │ │ - str r5, [r4, #112] @ 0x70 │ │ │ │ - strd r8, fp, [r4, #68] @ 0x44 │ │ │ │ blx aee0 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add.w r0, r3, r3, lsr #31 │ │ │ │ ldr.w r3, [r9, #12] │ │ │ │ - asrs r0, r0, #1 │ │ │ │ + mov.w r0, r0, asr #1 │ │ │ │ ldr r1, [r3, #8] │ │ │ │ - bl 95b80 │ │ │ │ + bl 9d2c0 │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, sl │ │ │ │ mul.w r0, r3, r0 │ │ │ │ blx af20 │ │ │ │ ldr r0, [sp, #104] @ 0x68 │ │ │ │ mov r2, r7 │ │ │ │ add.w r1, r8, #8 │ │ │ │ blx af20 │ │ │ │ ldr r0, [sp, #104] @ 0x68 │ │ │ │ mov r2, r7 │ │ │ │ add.w r1, fp, #8 │ │ │ │ blx af20 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ - cbz r3, 3d866 │ │ │ │ + cbz r3, 41426 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ vldr d6, [r4, #32] │ │ │ │ mul.w r3, r6, r3 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ - lsls r3, r3, #2 │ │ │ │ + mov.w r3, r3, lsl #2 │ │ │ │ vmov s15, r3 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d6, [r4, #32] │ │ │ │ mov r0, r4 │ │ │ │ - add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 411d6 │ │ │ │ ldr.w r2, [r9, #12] │ │ │ │ ldr r3, [r2, #4] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.w 3d646 │ │ │ │ - adds r3, r6, #3 │ │ │ │ + bne.w 411d2 │ │ │ │ + add.w r3, r6, #3 │ │ │ │ bic.w r3, r3, #3 │ │ │ │ add.w sl, r3, #2 │ │ │ │ - adds r3, #3 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - movs r3, #1 │ │ │ │ + add.w r3, r3, #3 │ │ │ │ mov.w fp, sl, lsl #2 │ │ │ │ - strd fp, r3, [sp] │ │ │ │ add.w r1, fp, #536870912 @ 0x20000000 │ │ │ │ - subs r1, #2 │ │ │ │ + sub.w r1, r1, #2 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + mov.w r3, #1 │ │ │ │ mov.w r8, r1, lsl #3 │ │ │ │ ldr r1, [sp, #120] @ 0x78 │ │ │ │ - str r1, [sp, #16] │ │ │ │ - movs r1, #2 │ │ │ │ - str r1, [sp, #12] │ │ │ │ + str.w fp, [sp] │ │ │ │ + str r3, [sp, #4] │ │ │ │ add.w r0, r8, #8 │ │ │ │ mov r3, r0 │ │ │ │ + str r1, [sp, #16] │ │ │ │ + mov.w r1, #2 │ │ │ │ str r0, [sp, #32] │ │ │ │ + mov.w r0, #0 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + mov.w r1, #8 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ - movs r1, #8 │ │ │ │ - movs r0, #0 │ │ │ │ mov r4, r2 │ │ │ │ mov r2, r8 │ │ │ │ blx r4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3d646 │ │ │ │ + beq.w 411d2 │ │ │ │ ldr r4, [sp, #96] @ 0x60 │ │ │ │ mov r1, sl │ │ │ │ - subs r4, #1 │ │ │ │ - str r4, [sp, #28] │ │ │ │ + add.w r4, r4, #4294967295 @ 0xffffffff │ │ │ │ add.w r0, r4, r4, lsr #31 │ │ │ │ - asrs r0, r0, #1 │ │ │ │ - bl 95e14 │ │ │ │ + str r4, [sp, #28] │ │ │ │ + mov.w r0, r0, asr #1 │ │ │ │ + bl 9d554 │ │ │ │ ldr.w r3, [r9, #12] │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ mov sl, r1 │ │ │ │ + mov.w r1, #2 │ │ │ │ add.w r2, sl, #1 │ │ │ │ - movs r1, #2 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - movs r2, #1 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - movs r0, #0 │ │ │ │ - strd fp, r2, [sp] │ │ │ │ - movs r1, #8 │ │ │ │ - str r4, [sp, #16] │ │ │ │ + mov.w r0, #0 │ │ │ │ + str.w fp, [sp] │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ + strd r2, r1, [sp, #8] │ │ │ │ + mov.w r2, #1 │ │ │ │ + mov.w r1, #8 │ │ │ │ + str r2, [sp, #4] │ │ │ │ mov r2, r8 │ │ │ │ + str r4, [sp, #16] │ │ │ │ ldr r4, [r3, #0] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ blx r4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 3d9c4 │ │ │ │ + bne.n 415b2 │ │ │ │ ldr.w r2, [r9, #12] │ │ │ │ - movs r1, #2 │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ + mov.w r1, #2 │ │ │ │ add.w r3, sl, r1 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - movs r1, #1 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - strd fp, r1, [sp] │ │ │ │ - movs r1, #8 │ │ │ │ - str r4, [sp, #16] │ │ │ │ + str.w fp, [sp] │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ + strd r3, r1, [sp, #8] │ │ │ │ + mov.w r1, #1 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ + str r1, [sp, #4] │ │ │ │ + mov.w r1, #8 │ │ │ │ + str r4, [sp, #16] │ │ │ │ ldr.w sl, [r2] │ │ │ │ mov r2, r8 │ │ │ │ blx sl │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3d646 │ │ │ │ + beq.w 411d2 │ │ │ │ mov.w sl, #1 │ │ │ │ - b.n 3d6f6 │ │ │ │ + b.n 412a4 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ - movs r0, #1 │ │ │ │ + mov.w r0, #1 │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ add.w r3, r2, r2, lsr #31 │ │ │ │ ldr r2, [sp, #120] @ 0x78 │ │ │ │ - asrs r4, r3, #1 │ │ │ │ + mov.w r4, r3, asr #1 │ │ │ │ ldr.w r3, [r9, #12] │ │ │ │ + strd r7, r0, [sp] │ │ │ │ + ldr r0, [sp, #36] @ 0x24 │ │ │ │ + str r4, [sp, #8] │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #100] @ 0x64 │ │ │ │ str r2, [sp, #12] │ │ │ │ - str r4, [sp, #8] │ │ │ │ - strd r7, r0, [sp] │ │ │ │ - str r4, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - ldrd r0, r1, [sp, #36] @ 0x24 │ │ │ │ + str r4, [sp, #52] @ 0x34 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ mov r4, r3 │ │ │ │ - ldrd r2, r3, [sp, #44] @ 0x2c │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ blx r4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3d646 │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ + beq.w 411d2 │ │ │ │ ldr.w r3, [r9, #12] │ │ │ │ + str r7, [sp, #0] │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ + ldrd r0, r1, [sp, #36] @ 0x24 │ │ │ │ strd sl, r4, [sp, #12] │ │ │ │ ldr r4, [sp, #52] @ 0x34 │ │ │ │ - str r7, [sp, #0] │ │ │ │ - adds r2, r4, #2 │ │ │ │ + add.w r2, r4, #2 │ │ │ │ strd r4, r2, [sp, #4] │ │ │ │ - ldrd r0, r1, [sp, #36] @ 0x24 │ │ │ │ ldr.w sl, [r3] │ │ │ │ ldrd r2, r3, [sp, #44] @ 0x2c │ │ │ │ blx sl │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3d646 │ │ │ │ + beq.w 411d2 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ mov.w sl, #1 │ │ │ │ - subs r3, r1, #1 │ │ │ │ + add.w r3, r1, #4294967295 @ 0xffffffff │ │ │ │ str r3, [sp, #32] │ │ │ │ - b.n 3d6be │ │ │ │ + b.n 41266 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ blx b4e0 │ │ │ │ mov fp, r0 │ │ │ │ - b.n 3d764 │ │ │ │ - ldr r2, [pc, #52] @ (3d9d4 ) │ │ │ │ + b.n 41312 │ │ │ │ + ldr r2, [pc, #52] @ (415c0 ) │ │ │ │ add r2, pc │ │ │ │ - b.n 3d7bc │ │ │ │ - ldr r2, [pc, #48] @ (3d9d8 ) │ │ │ │ - movs r0, #120 @ 0x78 │ │ │ │ - ldr r1, [pc, #48] @ (3d9dc ) │ │ │ │ + b.n 4136e │ │ │ │ + ldr r2, [pc, #52] @ (415c4 ) │ │ │ │ + mov.w r0, #120 @ 0x78 │ │ │ │ + ldr r1, [pc, #48] @ (415c8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b158 │ │ │ │ mov r4, r0 │ │ │ │ - b.n 3d7c8 │ │ │ │ + b.n 4137c │ │ │ │ mov r0, r8 │ │ │ │ blx b6d0 │ │ │ │ - movs r0, #0 │ │ │ │ + mov.w r0, #0 │ │ │ │ blx b6d0 │ │ │ │ - b.n 3d646 │ │ │ │ + b.n 411d2 │ │ │ │ mov.w sl, #0 │ │ │ │ - b.n 3d6f6 │ │ │ │ - nop │ │ │ │ - ldc2 15, cr15, [r7], {255} @ 0xff │ │ │ │ - bge.n 3da24 │ │ │ │ - movs r5, r0 │ │ │ │ - ldr??.w pc, [sp, #4095] @ 0xfff │ │ │ │ + b.n 412a4 │ │ │ │ + @ instruction: 0xfbf9ffff │ │ │ │ + lsrs r4, r6, #25 │ │ │ │ + movs r6, r0 │ │ │ │ + ldr??.w pc, [r3, #4095] @ 0xfff │ │ │ │ movs r3, r6 │ │ │ │ movs r0, r0 │ │ │ │ - bhi.n 3da58 │ │ │ │ - movs r5, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r0 │ │ │ │ + lsrs r0, r2, #17 │ │ │ │ + movs r6, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #132 @ 0x84 │ │ │ │ - add r7, sp, #24 │ │ │ │ + mov fp, r0 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ - strd r2, r1, [r7, #60] @ 0x3c │ │ │ │ - ldr r2, [r0, #76] @ 0x4c │ │ │ │ + add r7, sp, #24 │ │ │ │ str r3, [r7, #28] │ │ │ │ - adds r4, r2, #3 │ │ │ │ - ldr r3, [r0, #72] @ 0x48 │ │ │ │ - bic.w r4, r4, #3 │ │ │ │ + strd r2, r1, [r7, #60] @ 0x3c │ │ │ │ + ldrd r3, r2, [r0, #72] @ 0x48 │ │ │ │ + ldr r1, [r0, #84] @ 0x54 │ │ │ │ str r3, [r7, #24] │ │ │ │ - adds r5, r4, #2 │ │ │ │ + add.w r4, r2, #3 │ │ │ │ ldr r3, [r0, #92] @ 0x5c │ │ │ │ - str r3, [r7, #32] │ │ │ │ - ldr r3, [r0, #80] @ 0x50 │ │ │ │ - ldr r1, [r0, #84] @ 0x54 │ │ │ │ + bic.w r4, r4, #3 │ │ │ │ + add.w r5, r4, #2 │ │ │ │ mul.w r2, r5, r2 │ │ │ │ - adds r0, r3, #1 │ │ │ │ str r5, [r7, #8] │ │ │ │ - add.w r0, r0, r0, lsr #31 │ │ │ │ + str r3, [r7, #32] │ │ │ │ + ldr r3, [r0, #80] @ 0x50 │ │ │ │ mov.w r8, r2, lsl #4 │ │ │ │ cmp.w r8, #65536 @ 0x10000 │ │ │ │ + add.w r0, r3, #1 │ │ │ │ + add.w r0, r0, r0, lsr #31 │ │ │ │ mov.w r0, r0, asr #1 │ │ │ │ str r0, [r7, #56] @ 0x38 │ │ │ │ - bcs.w 3dd56 │ │ │ │ + bcs.w 419aa │ │ │ │ sub.w sp, sp, r8 │ │ │ │ cmp r1, #0 │ │ │ │ add r2, sp, #24 │ │ │ │ str r2, [r7, #96] @ 0x60 │ │ │ │ - ble.w 3dd38 │ │ │ │ - adds r2, r4, #3 │ │ │ │ + ble.w 4197c │ │ │ │ + add.w r2, r4, #3 │ │ │ │ ldr r0, [r7, #32] │ │ │ │ - str r2, [r7, #16] │ │ │ │ + str.w r8, [r7, #4] │ │ │ │ + strd r1, r2, [r7, #12] │ │ │ │ ldr r2, [r7, #56] @ 0x38 │ │ │ │ - str r1, [r7, #12] │ │ │ │ ldr r1, [r7, #64] @ 0x40 │ │ │ │ - str.w r8, [r7, #4] │ │ │ │ mul.w r2, r0, r2 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [r7, #20] │ │ │ │ ldr r2, [r7, #96] @ 0x60 │ │ │ │ - adds r2, #8 │ │ │ │ + add.w r2, r2, #8 │ │ │ │ str r2, [r7, #88] @ 0x58 │ │ │ │ - movs r2, #0 │ │ │ │ + mov.w r2, #0 │ │ │ │ str r2, [r7, #36] @ 0x24 │ │ │ │ movw r2, #65534 @ 0xfffe │ │ │ │ movt r2, #65535 @ 0xffff │ │ │ │ - subs r2, r2, r4 │ │ │ │ + sub.w r2, r2, r4 │ │ │ │ str r2, [r7, #40] @ 0x28 │ │ │ │ ldr r2, [r7, #32] │ │ │ │ mul.w r3, r2, r3 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - adds r2, r1, r3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r2, r1, r3 │ │ │ │ str r2, [r7, #48] @ 0x30 │ │ │ │ ldr r2, [r7, #60] @ 0x3c │ │ │ │ - adds r3, r2, r3 │ │ │ │ + add r3, r2 │ │ │ │ str r3, [r7, #44] @ 0x2c │ │ │ │ - str r2, [sp, #0] │ │ │ │ mov r3, r1 │ │ │ │ + str r2, [sp, #0] │ │ │ │ ldr r0, [r7, #28] │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ blx r4 │ │ │ │ - ldr r2, [r7, #56] @ 0x38 │ │ │ │ ldr r3, [r7, #16] │ │ │ │ + ldr r2, [r7, #56] @ 0x38 │ │ │ │ cmp r2, r3 │ │ │ │ - ble.w 3dd40 │ │ │ │ + ble.w 41998 │ │ │ │ ldr r5, [r7, #8] │ │ │ │ mov sl, r3 │ │ │ │ + str.w sl, [r7, #52] @ 0x34 │ │ │ │ ldr r3, [r7, #40] @ 0x28 │ │ │ │ ldrd r6, r4, [fp, #100] @ 0x64 │ │ │ │ - add.w r2, r3, sl │ │ │ │ ldr.w r8, [fp, #92] @ 0x5c │ │ │ │ + add.w r2, r3, sl │ │ │ │ str r6, [r7, #92] @ 0x5c │ │ │ │ add.w r3, r4, #536870912 @ 0x20000000 │ │ │ │ ldr r6, [r7, #96] @ 0x60 │ │ │ │ - subs r3, #2 │ │ │ │ - str.w sl, [r7, #52] @ 0x34 │ │ │ │ + sub.w r3, r3, #2 │ │ │ │ mul.w r9, r2, r8 │ │ │ │ + mov.w r9, r9, lsl #3 │ │ │ │ add.w r1, r6, r3, lsl #3 │ │ │ │ ldr r3, [r7, #64] @ 0x40 │ │ │ │ strd r2, r1, [r7, #96] @ 0x60 │ │ │ │ - mov.w r9, r9, lsl #3 │ │ │ │ add r3, r9 │ │ │ │ mov r0, r3 │ │ │ │ ldr r3, [r7, #60] @ 0x3c │ │ │ │ strd r4, r5, [sp, #8] │ │ │ │ + str.w r8, [sp, #16] │ │ │ │ add r3, r9 │ │ │ │ mov r1, r3 │ │ │ │ - movs r3, #2 │ │ │ │ - strd r8, r3, [sp, #16] │ │ │ │ + mov.w r3, #2 │ │ │ │ + str r3, [sp, #20] │ │ │ │ ldr r2, [r7, #92] @ 0x5c │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r2, r6 │ │ │ │ ldr.w r3, [fp, #76] @ 0x4c │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [r7, #88] @ 0x58 │ │ │ │ strd r1, r0, [r7, #80] @ 0x50 │ │ │ │ blx b6a8 │ │ │ │ - ldr r3, [r7, #48] @ 0x30 │ │ │ │ - ldr r0, [r7, #44] @ 0x2c │ │ │ │ + ldrd r0, r3, [r7, #44] @ 0x2c │ │ │ │ ldr r1, [r7, #100] @ 0x64 │ │ │ │ sub.w r3, r3, r9 │ │ │ │ sub.w r0, r0, r9 │ │ │ │ - str r3, [r7, #76] @ 0x4c │ │ │ │ - str r0, [r7, #72] @ 0x48 │ │ │ │ + strd r0, r3, [r7, #72] @ 0x48 │ │ │ │ rsb r3, r8, #0 │ │ │ │ mvn.w r0, #1 │ │ │ │ + add.w r9, r1, #8 │ │ │ │ str r0, [sp, #20] │ │ │ │ str r3, [r7, #68] @ 0x44 │ │ │ │ - add.w r9, r1, #8 │ │ │ │ - strd r5, r3, [sp, #12] │ │ │ │ - str r4, [sp, #8] │ │ │ │ + strd r4, r5, [sp, #8] │ │ │ │ + str r3, [sp, #16] │ │ │ │ ldr r2, [r7, #92] @ 0x5c │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r2, r1 │ │ │ │ ldr.w r3, [fp, #76] @ 0x4c │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r9 │ │ │ │ ldrd r1, r0, [r7, #72] @ 0x48 │ │ │ │ blx b6a8 │ │ │ │ - movs r1, #2 │ │ │ │ + mov.w r1, #2 │ │ │ │ strd sl, r1, [sp, #12] │ │ │ │ add sl, r5 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ str r0, [sp, #8] │ │ │ │ mov r0, r6 │ │ │ │ ldr.w r3, [fp, #104] @ 0x68 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [fp, #108] @ 0x6c │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r9 │ │ │ │ - ldr r2, [r7, #100] @ 0x64 │ │ │ │ ldr r1, [r7, #88] @ 0x58 │ │ │ │ str r6, [r7, #96] @ 0x60 │ │ │ │ ldr.w r6, [fp, #64] @ 0x40 │ │ │ │ + ldr r2, [r7, #100] @ 0x64 │ │ │ │ blx r6 │ │ │ │ - movs r3, #2 │ │ │ │ - strd r5, r3, [sp, #12] │ │ │ │ + mov.w r3, #2 │ │ │ │ str.w r8, [sp, #20] │ │ │ │ + strd r5, r3, [sp, #12] │ │ │ │ ldr r6, [r7, #92] @ 0x5c │ │ │ │ strd r4, r6, [sp, #4] │ │ │ │ ldr.w r3, [fp, #76] @ 0x4c │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r1, [r7, #88] @ 0x58 │ │ │ │ ldrd r3, r2, [r7, #80] @ 0x50 │ │ │ │ + ldr r1, [r7, #88] @ 0x58 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ blx b724 │ │ │ │ ldr r3, [r7, #68] @ 0x44 │ │ │ │ + mov r1, r9 │ │ │ │ + strd r4, r6, [sp, #4] │ │ │ │ + str r5, [sp, #12] │ │ │ │ str r3, [sp, #20] │ │ │ │ mvn.w r3, #1 │ │ │ │ - strd r4, r6, [sp, #4] │ │ │ │ - mov r1, r9 │ │ │ │ - strd r5, r3, [sp, #12] │ │ │ │ + str r3, [sp, #16] │ │ │ │ ldr.w r3, [fp, #76] @ 0x4c │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r0, [r7, #100] @ 0x64 │ │ │ │ ldrd r3, r2, [r7, #72] @ 0x48 │ │ │ │ + ldr r0, [r7, #100] @ 0x64 │ │ │ │ blx b724 │ │ │ │ ldr r3, [r7, #56] @ 0x38 │ │ │ │ cmp r3, sl │ │ │ │ - bgt.w 3da8c │ │ │ │ + bgt.w 4169c │ │ │ │ mov r0, r3 │ │ │ │ ldr r1, [r7, #52] @ 0x34 │ │ │ │ - ldr.w sl, [fp, #92] @ 0x5c │ │ │ │ + ldrd r3, sl, [fp, #88] @ 0x58 │ │ │ │ ldrd r6, r5, [fp, #100] @ 0x64 │ │ │ │ sub.w r8, r0, r1 │ │ │ │ - ldr.w r3, [fp, #88] @ 0x58 │ │ │ │ + ldr r2, [r7, #96] @ 0x60 │ │ │ │ mul.w r4, sl, r1 │ │ │ │ ldr r1, [r7, #64] @ 0x40 │ │ │ │ - ldr r2, [r7, #96] @ 0x60 │ │ │ │ + str r6, [r7, #92] @ 0x5c │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ str r3, [r7, #100] @ 0x64 │ │ │ │ add.w r3, r5, #536870912 @ 0x20000000 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - subs r3, #2 │ │ │ │ - adds r0, r1, r4 │ │ │ │ - ldr r1, [r7, #60] @ 0x3c │ │ │ │ - str r0, [r7, #84] @ 0x54 │ │ │ │ + sub.w r3, r3, #2 │ │ │ │ add.w r9, r2, r3, lsl #3 │ │ │ │ - str r6, [r7, #92] @ 0x5c │ │ │ │ + mov.w r3, #2 │ │ │ │ + add.w r0, r1, r4 │ │ │ │ + ldr r1, [r7, #60] @ 0x3c │ │ │ │ add r1, r4 │ │ │ │ - movs r3, #2 │ │ │ │ - str r1, [r7, #80] @ 0x50 │ │ │ │ - strd sl, r3, [sp, #16] │ │ │ │ - strd r5, r8, [sp, #8] │ │ │ │ - str r6, [sp, #4] │ │ │ │ + strd r1, r0, [r7, #80] @ 0x50 │ │ │ │ + strd r6, r5, [sp, #4] │ │ │ │ + strd r8, sl, [sp, #12] │ │ │ │ + str r3, [sp, #20] │ │ │ │ ldr.w r3, [fp, #76] @ 0x4c │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [r7, #88] @ 0x58 │ │ │ │ blx b6a8 │ │ │ │ ldr r2, [r7, #48] @ 0x30 │ │ │ │ mvn.w r3, #1 │ │ │ │ - subs r0, r2, r4 │ │ │ │ + sub.w r0, r2, r4 │ │ │ │ ldr r2, [r7, #44] @ 0x2c │ │ │ │ str r0, [r7, #76] @ 0x4c │ │ │ │ - subs r1, r2, r4 │ │ │ │ + sub.w r1, r2, r4 │ │ │ │ rsb r2, sl, #0 │ │ │ │ - str r1, [r7, #72] @ 0x48 │ │ │ │ add.w r4, r9, #8 │ │ │ │ - str r2, [r7, #68] @ 0x44 │ │ │ │ - strd r2, r3, [sp, #16] │ │ │ │ + strd r2, r1, [r7, #68] @ 0x44 │ │ │ │ + strd r6, r5, [sp, #4] │ │ │ │ + strd r8, r2, [sp, #12] │ │ │ │ mov r2, r9 │ │ │ │ - strd r5, r8, [sp, #8] │ │ │ │ - str r6, [sp, #4] │ │ │ │ + str r3, [sp, #20] │ │ │ │ ldr.w r3, [fp, #76] @ 0x4c │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r4 │ │ │ │ blx b6a8 │ │ │ │ ldr r3, [r7, #100] @ 0x64 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 3dcf2 │ │ │ │ - movs r3, #2 │ │ │ │ + bne.n 41932 │ │ │ │ + mov.w r3, #2 │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r1, [r7, #56] @ 0x38 │ │ │ │ ldr r2, [r7, #100] @ 0x64 │ │ │ │ add r2, r1 │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [r7, #52] @ 0x34 │ │ │ │ str r2, [sp, #8] │ │ │ │ mov r2, r9 │ │ │ │ ldr.w r3, [fp, #104] @ 0x68 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr.w r3, [fp, #108] @ 0x6c │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, r4 │ │ │ │ - ldr r1, [r7, #88] @ 0x58 │ │ │ │ ldr.w r6, [fp, #64] @ 0x40 │ │ │ │ + ldr r1, [r7, #88] @ 0x58 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ blx r6 │ │ │ │ - movs r3, #2 │ │ │ │ - strd r8, r3, [sp, #12] │ │ │ │ + mov.w r3, #2 │ │ │ │ str.w sl, [sp, #20] │ │ │ │ + strd r8, r3, [sp, #12] │ │ │ │ ldr r6, [r7, #92] @ 0x5c │ │ │ │ strd r5, r6, [sp, #4] │ │ │ │ ldr.w r3, [fp, #76] @ 0x4c │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r1, [r7, #88] @ 0x58 │ │ │ │ ldrd r3, r2, [r7, #80] @ 0x50 │ │ │ │ + ldr r1, [r7, #88] @ 0x58 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ blx b724 │ │ │ │ ldr r3, [r7, #68] @ 0x44 │ │ │ │ - str r3, [sp, #20] │ │ │ │ - mvn.w r3, #1 │ │ │ │ - strd r5, r6, [sp, #4] │ │ │ │ mov r1, r4 │ │ │ │ - strd r8, r3, [sp, #12] │ │ │ │ mov r0, r9 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + str.w r8, [sp, #12] │ │ │ │ + str r3, [sp, #20] │ │ │ │ + mvn.w r3, #1 │ │ │ │ + str r3, [sp, #16] │ │ │ │ ldr.w r3, [fp, #76] @ 0x4c │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ - asrs r3, r3, #1 │ │ │ │ + mov.w r3, r3, asr #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrd r3, r2, [r7, #72] @ 0x48 │ │ │ │ blx b724 │ │ │ │ - ldr r5, [r7, #64] @ 0x40 │ │ │ │ ldr r2, [r7, #20] │ │ │ │ - ldr r6, [r7, #60] @ 0x3c │ │ │ │ - adds r3, r5, r2 │ │ │ │ - adds r2, r6, r2 │ │ │ │ + ldrd r6, r5, [r7, #60] @ 0x3c │ │ │ │ + add.w r3, r5, r2 │ │ │ │ + add r2, r6 │ │ │ │ + mov r1, r3 │ │ │ │ str r2, [sp, #0] │ │ │ │ ldr r0, [r7, #24] │ │ │ │ - mov r1, r3 │ │ │ │ ldr r4, [r0, #56] @ 0x38 │ │ │ │ blx r4 │ │ │ │ ldr.w r3, [fp, #96] @ 0x60 │ │ │ │ ldr r2, [r7, #36] @ 0x24 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - adds r2, #1 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - adds r3, r6, r3 │ │ │ │ - str r3, [r7, #60] @ 0x3c │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r1, r5, r3 │ │ │ │ + add r3, r6 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + strd r3, r1, [r7, #60] @ 0x3c │ │ │ │ ldr r3, [r7, #12] │ │ │ │ str r2, [r7, #36] @ 0x24 │ │ │ │ cmp r3, r2 │ │ │ │ - str r1, [r7, #64] @ 0x40 │ │ │ │ - ble.n 3dd2e │ │ │ │ + ble.n 41972 │ │ │ │ ldr.w r3, [fp, #80] @ 0x50 │ │ │ │ - b.n 3da62 │ │ │ │ + b.n 4166e │ │ │ │ ldr.w r2, [fp, #76] @ 0x4c │ │ │ │ mov.w r3, r8, lsl #4 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ mov r6, r3 │ │ │ │ add.w r1, r3, #8 │ │ │ │ mov r3, r5 │ │ │ │ add.w r2, r2, r2, lsr #31 │ │ │ │ add r1, r0 │ │ │ │ + mov.w r2, r2, asr #1 │ │ │ │ add r0, r6 │ │ │ │ - asrs r2, r2, #1 │ │ │ │ blx b288 │ │ │ │ ldr.w r2, [fp, #76] @ 0x4c │ │ │ │ rsb r1, r6, #8 │ │ │ │ mov r3, r5 │ │ │ │ add r1, r9 │ │ │ │ sub.w r0, r9, r6 │ │ │ │ add.w r2, r2, r2, lsr #31 │ │ │ │ - asrs r2, r2, #1 │ │ │ │ + mov.w r2, r2, asr #1 │ │ │ │ blx b288 │ │ │ │ - b.n 3dc42 │ │ │ │ + b.n 41870 │ │ │ │ ldr.w r8, [r7, #4] │ │ │ │ cmp.w r8, #65536 @ 0x10000 │ │ │ │ - bcs.n 3dd48 │ │ │ │ - adds r7, #108 @ 0x6c │ │ │ │ + bcs.n 419a2 │ │ │ │ + add.w r7, r7, #108 @ 0x6c │ │ │ │ mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - movs r3, #1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r3, #1 │ │ │ │ mov r0, r2 │ │ │ │ str r3, [r7, #52] @ 0x34 │ │ │ │ - b.n 3dbb2 │ │ │ │ + b.n 417d4 │ │ │ │ ldr r0, [r7, #96] @ 0x60 │ │ │ │ blx b5c0 │ │ │ │ - adds r7, #108 @ 0x6c │ │ │ │ - mov sp, r7 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + b.n 4197c │ │ │ │ mov r0, r8 │ │ │ │ str r1, [r7, #100] @ 0x64 │ │ │ │ blx b46c │ │ │ │ ldr r1, [r7, #100] @ 0x64 │ │ │ │ str r0, [r7, #96] @ 0x60 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.n 3dd48 │ │ │ │ + ble.n 419a2 │ │ │ │ ldr.w r3, [fp, #80] @ 0x50 │ │ │ │ - b.n 3da34 │ │ │ │ + b.n 41636 │ │ │ │ │ │ │ │ -0003dd6c : │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ +000419c0 : │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ mov r4, r2 │ │ │ │ - ldr.w r8, [pc, #72] @ 3ddbc │ │ │ │ - mov r7, r3 │ │ │ │ mov r5, r0 │ │ │ │ - add r8, pc │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + mov r7, r3 │ │ │ │ mov r6, r1 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ mov r2, r7 │ │ │ │ + mov.w r0, #32 │ │ │ │ + ldr.w r8, [pc, #76] @ 41a28 │ │ │ │ ldr r1, [r4, #0] │ │ │ │ + add r8, pc │ │ │ │ mov r3, r8 │ │ │ │ - movs r0, #32 │ │ │ │ blx b478 │ │ │ │ - movs r3, #0 │ │ │ │ mov r1, r0 │ │ │ │ - str r6, [r0, #28] │ │ │ │ - str r4, [r0, #20] │ │ │ │ - str r3, [r0, #24] │ │ │ │ + mov.w r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ + strd r4, r3, [r1, #20] │ │ │ │ + str r6, [r1, #28] │ │ │ │ blx b598 │ │ │ │ ldr r1, [r4, #0] │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ - movs r0, #32 │ │ │ │ + mov.w r0, #32 │ │ │ │ blx b478 │ │ │ │ - movs r3, #1 │ │ │ │ - str r6, [r0, #28] │ │ │ │ mov r1, r0 │ │ │ │ - str r4, [r0, #20] │ │ │ │ - str r3, [r0, #24] │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldrd r8, lr, [sp, #16] │ │ │ │ mov r0, r5 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + strd r4, r3, [r1, #20] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + str r6, [r1, #28] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #24 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - strh.w pc, [r7, #4095] @ 0xfff │ │ │ │ - movs r0, #1 │ │ │ │ + bl fffffa2a │ │ │ │ + mov.w r0, #1 │ │ │ │ bx lr │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - ldr r5, [sp, #36] @ 0x24 │ │ │ │ + nop │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ ldrd r3, r4, [sp, #28] │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + ldr r5, [sp, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 3ddfe │ │ │ │ + ble.n 41a74 │ │ │ │ ldr r6, [sp, #20] │ │ │ │ cmp r4, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ mov.w lr, r6, lsl #3 │ │ │ │ - bne.n 3de00 │ │ │ │ + bne.n 41a7c │ │ │ │ vldmia r0!, {d7} │ │ │ │ add.w ip, r2, lr │ │ │ │ - vldmia r1!, {d6} │ │ │ │ subs r3, #1 │ │ │ │ + vldmia r1!, {d6} │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [ip] │ │ │ │ vstmia r2!, {d7} │ │ │ │ - bne.n 3ddde │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bne.n 41a54 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ mov.w ip, r4, lsl #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ vldr d7, [r0] │ │ │ │ add.w r4, r2, lr │ │ │ │ - vldr d6, [r1] │ │ │ │ + subs r3, #1 │ │ │ │ add r0, ip │ │ │ │ + vldr d6, [r1] │ │ │ │ add r1, ip │ │ │ │ - subs r3, #1 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r4] │ │ │ │ vstr d7, [r2] │ │ │ │ add r2, r5 │ │ │ │ - bne.n 3de06 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bne.n 41a84 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ nop │ │ │ │ │ │ │ │ -0003de30 : │ │ │ │ - ldr r2, [pc, #8] @ (3de3c ) │ │ │ │ - ldr r1, [pc, #12] @ (3de40 ) │ │ │ │ +00041ab4 : │ │ │ │ + ldr r2, [pc, #8] @ (41ac0 ) │ │ │ │ + ldr r1, [pc, #12] @ (41ac4 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - b.n 3d900 │ │ │ │ - movs r5, r0 │ │ │ │ - @ instruction: 0xff8bffff │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + adds r4, r3, r3 │ │ │ │ + movs r6, r0 │ │ │ │ + vminnm.f16 , , │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r4, r6, [sp, #32] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 3deb6 │ │ │ │ + ble.n 41b42 │ │ │ │ ldr r7, [sp, #20] │ │ │ │ ldr r5, [sp, #28] │ │ │ │ mov.w lr, r7, lsl #3 │ │ │ │ ldr r7, [sp, #24] │ │ │ │ mov.w ip, r5, lsl #3 │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ - bne.n 3deb8 │ │ │ │ - add r3, ip │ │ │ │ - vldr d2, [pc, #160] @ 3df10 │ │ │ │ + bne.n 41b50 │ │ │ │ + vldr d2, [pc, #188] @ 41bb8 │ │ │ │ vmov.f64 d1, #96 @ 0x3f000000 0.5 │ │ │ │ + add r3, ip │ │ │ │ add.w ip, r0, lr │ │ │ │ - vldmia r1!, {d4} │ │ │ │ - vldr d5, [r0] │ │ │ │ subs r4, #1 │ │ │ │ + vldmia r1!, {d4} │ │ │ │ add.w r0, r0, #8 │ │ │ │ vldr d7, [ip] │ │ │ │ add.w ip, r2, r7 │ │ │ │ - vmov.f64 d3, d5 │ │ │ │ + vldr d5, [r0, #-8] │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + vmov.f64 d3, d5 │ │ │ │ vmls.f64 d3, d6, d1 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d3, [ip] │ │ │ │ vstmia r3!, {d7} │ │ │ │ vstmia r2!, {d6} │ │ │ │ - bne.n 3de76 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - add r3, ip │ │ │ │ - vldr d2, [pc, #80] @ 3df10 │ │ │ │ + bne.n 41b02 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d2, [pc, #100] @ 41bb8 │ │ │ │ vmov.f64 d1, #96 @ 0x3f000000 0.5 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + add r3, ip │ │ │ │ add.w ip, r0, lr │ │ │ │ vldr d4, [r1] │ │ │ │ - vldr d6, [r0] │ │ │ │ - add r1, r6 │ │ │ │ - add r0, r6 │ │ │ │ subs r4, #1 │ │ │ │ + add r1, r6 │ │ │ │ vldr d7, [ip] │ │ │ │ add.w ip, r2, r7 │ │ │ │ - vmov.f64 d3, d6 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add r0, r6 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + vmov.f64 d3, d6 │ │ │ │ vmls.f64 d3, d5, d1 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d3, [ip] │ │ │ │ vstr d7, [r3] │ │ │ │ add r3, r5 │ │ │ │ vstr d6, [r2] │ │ │ │ add r2, r5 │ │ │ │ - bne.n 3dec6 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + bne.n 41b62 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (3e1bc ) │ │ │ │ + ldr r4, [pc, #680] @ (41e64 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ │ │ │ │ -0003df18 : │ │ │ │ - ldr r2, [pc, #8] @ (3df24 ) │ │ │ │ - ldr r1, [pc, #12] @ (3df28 ) │ │ │ │ +00041bc0 : │ │ │ │ + ldr r2, [pc, #8] @ (41bcc ) │ │ │ │ + ldr r1, [pc, #12] @ (41bd0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - b.n 3d878 │ │ │ │ - movs r5, r0 │ │ │ │ - vminnm.f32 , , │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + adds r0, r0, r0 │ │ │ │ + movs r6, r0 │ │ │ │ + mrc2 15, 7, pc, cr15, cr15, {7} │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r4, r6, [sp, #32] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 3dfa6 │ │ │ │ + ble.n 41c5a │ │ │ │ ldr r7, [sp, #20] │ │ │ │ ldr r5, [sp, #28] │ │ │ │ mov.w lr, r7, lsl #3 │ │ │ │ ldr r7, [sp, #24] │ │ │ │ mov.w ip, r5, lsl #3 │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ - mov.w r7, r7, lsl #3 │ │ │ │ it eq │ │ │ │ addeq r3, ip │ │ │ │ - bne.n 3dfa8 │ │ │ │ + bne.n 41c68 │ │ │ │ add.w r5, r0, lr │ │ │ │ vldr d5, [r0] │ │ │ │ - vldr d3, [r1] │ │ │ │ add.w ip, r2, r7 │ │ │ │ - adds r0, #8 │ │ │ │ subs r4, #1 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ vldr d2, [r5] │ │ │ │ add.w r5, r1, lr │ │ │ │ add.w r1, r1, #8 │ │ │ │ + vldr d3, [r1, #-8] │ │ │ │ vldr d6, [r5] │ │ │ │ vadd.f64 d4, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vadd.f64 d7, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vstr d5, [ip] │ │ │ │ add ip, r7 │ │ │ │ vstmia r3!, {d6} │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d6, [ip] │ │ │ │ vstmia r2!, {d7} │ │ │ │ - bne.n 3df56 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + bne.n 41c08 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ add r3, ip │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w ip, r0, lr │ │ │ │ vldr d5, [r0] │ │ │ │ - vldr d3, [r1] │ │ │ │ - add r0, r6 │ │ │ │ subs r4, #1 │ │ │ │ + add r0, r6 │ │ │ │ vldr d2, [ip] │ │ │ │ add.w ip, r1, lr │ │ │ │ + vldr d3, [r1] │ │ │ │ add r1, r6 │ │ │ │ vldr d6, [ip] │ │ │ │ + add.w ip, r2, r7 │ │ │ │ vadd.f64 d7, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - add.w ip, r2, r7 │ │ │ │ vadd.f64 d4, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vstr d5, [ip] │ │ │ │ add ip, r7 │ │ │ │ vstr d6, [r3] │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ add r3, r5 │ │ │ │ vstr d6, [ip] │ │ │ │ vstr d7, [r2] │ │ │ │ add r2, r5 │ │ │ │ - bne.n 3dfae │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + bne.n 41c72 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0003e004 : │ │ │ │ - ldr r2, [pc, #8] @ (3e010 ) │ │ │ │ - ldr r1, [pc, #12] @ (3e014 ) │ │ │ │ +00041cd4 : │ │ │ │ + ldr r2, [pc, #8] @ (41ce0 ) │ │ │ │ + ldr r1, [pc, #12] @ (41ce4 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - b.n 3e7ec │ │ │ │ - movs r5, r0 │ │ │ │ - vmaxnm.f16 , , │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - ldr.w ip, [pc, #448] @ 3e1e0 │ │ │ │ + asrs r4, r3, #28 │ │ │ │ + movs r6, r0 │ │ │ │ + mrc2 15, 7, pc, cr7, cr15, {7} │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ vpush {d8-d10} │ │ │ │ + ldr.w ip, [pc, #456] @ 41ec8 │ │ │ │ ldrd r8, r5, [sp, #64] @ 0x40 │ │ │ │ - add ip, pc │ │ │ │ ldrd r4, lr, [sp, #56] @ 0x38 │ │ │ │ - cmp r5, #0 │ │ │ │ + add ip, pc │ │ │ │ ldr r7, [sp, #72] @ 0x48 │ │ │ │ - ble.n 3e100 │ │ │ │ - ldr.w r9, [pc, #428] @ 3e1e4 │ │ │ │ + cmp r5, #0 │ │ │ │ + ble.n 41ddc │ │ │ │ + ldr.w r9, [pc, #440] @ 41ecc │ │ │ │ ldr.w r6, [ip, r9] │ │ │ │ ldr.w r9, [r6] │ │ │ │ ldr r6, [sp, #76] @ 0x4c │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r6, #1 │ │ │ │ - bne.n 3e108 │ │ │ │ - vldr d2, [pc, #380] @ 3e1c8 │ │ │ │ + bne.n 41df2 │ │ │ │ + vldr d2, [pc, #392] @ 41eb0 │ │ │ │ vmov.f64 d1, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d3, [pc, #380] @ 3e1d0 │ │ │ │ - vldr d0, [pc, #384] @ 3e1d8 │ │ │ │ + vldr d3, [pc, #392] @ 41eb8 │ │ │ │ + vldr d0, [pc, #396] @ 41ec0 │ │ │ │ add.w r6, r0, r4, lsl #4 │ │ │ │ - vldr d8, [r1] │ │ │ │ - vldr d4, [r0] │ │ │ │ subs r5, #1 │ │ │ │ + vldr d8, [r1] │ │ │ │ vldr d7, [r6] │ │ │ │ mov.w r6, r4, lsl #3 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ add.w r7, r0, r6 │ │ │ │ add r6, r1 │ │ │ │ - add.w r0, r0, #8 │ │ │ │ + vldr d4, [r0] │ │ │ │ add.w r1, r1, #8 │ │ │ │ - vadd.f64 d6, d8, d7 │ │ │ │ - vsub.f64 d7, d7, d8 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ vldr d5, [r6] │ │ │ │ mov.w r6, r8, lsl #3 │ │ │ │ + eor.w r8, r8, r9 │ │ │ │ vldr d9, [r7] │ │ │ │ + vadd.f64 d6, d8, d7 │ │ │ │ + vsub.f64 d7, d7, d8 │ │ │ │ add.w ip, r3, r6 │ │ │ │ - eor.w r4, r4, r9 │ │ │ │ add.w r3, r3, #8 │ │ │ │ - eor.w r8, r8, r9 │ │ │ │ vadd.f64 d10, d5, d9 │ │ │ │ vsub.f64 d9, d9, d5 │ │ │ │ vmul.f64 d5, d9, d3 │ │ │ │ vadd.f64 d8, d10, d6 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ vnmls.f64 d5, d7, d2 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vstr d5, [ip] │ │ │ │ vmul.f64 d5, d7, d3 │ │ │ │ - vmla.f64 d5, d9, d2 │ │ │ │ vadd.f64 d7, d8, d4 │ │ │ │ vmls.f64 d4, d8, d1 │ │ │ │ add ip, r6 │ │ │ │ mov.w r6, lr, lsl #3 │ │ │ │ eor.w lr, lr, r9 │ │ │ │ + vmla.f64 d5, d9, d2 │ │ │ │ vstr d5, [ip] │ │ │ │ - add.w ip, r2, r6 │ │ │ │ vadd.f64 d5, d4, d6 │ │ │ │ + add.w ip, r2, r6 │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d4, d6 │ │ │ │ add.w r2, r2, #8 │ │ │ │ vstr d5, [ip] │ │ │ │ add ip, r6 │ │ │ │ vstr d7, [ip] │ │ │ │ - bne.n 3e05a │ │ │ │ + bne.n 41d36 │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - vldr d2, [pc, #184] @ 3e1c8 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + vldr d2, [pc, #188] @ 41eb0 │ │ │ │ vmov.f64 d1, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d3, [pc, #184] @ 3e1d0 │ │ │ │ - vldr d0, [pc, #188] @ 3e1d8 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vldr d3, [pc, #180] @ 41eb8 │ │ │ │ + vldr d0, [pc, #184] @ 41ec0 │ │ │ │ add.w ip, r0, r4, lsl #4 │ │ │ │ - vldr d8, [r1] │ │ │ │ - vldr d4, [r0] │ │ │ │ subs r5, #1 │ │ │ │ + vldr d8, [r1] │ │ │ │ vldr d9, [ip] │ │ │ │ mov.w ip, r4, lsl #3 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ add.w sl, r0, ip │ │ │ │ add ip, r1 │ │ │ │ - add r0, r7 │ │ │ │ + vldr d4, [r0] │ │ │ │ add r1, r7 │ │ │ │ - vadd.f64 d6, d9, d8 │ │ │ │ - vsub.f64 d9, d9, d8 │ │ │ │ + add r0, r7 │ │ │ │ vldr d5, [ip] │ │ │ │ - eor.w r4, r4, r9 │ │ │ │ vldr d7, [sl] │ │ │ │ + vadd.f64 d6, d9, d8 │ │ │ │ + vsub.f64 d9, d9, d8 │ │ │ │ mov.w sl, r8, lsl #3 │ │ │ │ - add.w ip, r3, sl │ │ │ │ eor.w r8, r8, r9 │ │ │ │ + add.w ip, r3, sl │ │ │ │ add r3, r6 │ │ │ │ vadd.f64 d10, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vmul.f64 d5, d7, d3 │ │ │ │ vadd.f64 d8, d6, d10 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ vnmls.f64 d5, d9, d2 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vstr d5, [ip] │ │ │ │ vmul.f64 d5, d7, d2 │ │ │ │ - vmla.f64 d5, d9, d3 │ │ │ │ vadd.f64 d7, d4, d8 │ │ │ │ vmls.f64 d4, d8, d1 │ │ │ │ add ip, sl │ │ │ │ mov.w sl, lr, lsl #3 │ │ │ │ eor.w lr, lr, r9 │ │ │ │ + vmla.f64 d5, d9, d3 │ │ │ │ vstr d5, [ip] │ │ │ │ - add.w ip, r2, sl │ │ │ │ vadd.f64 d5, d6, d4 │ │ │ │ + add.w ip, r2, sl │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d4, d6 │ │ │ │ add r2, r6 │ │ │ │ vstr d5, [ip] │ │ │ │ add ip, sl │ │ │ │ vstr d7, [ip] │ │ │ │ - bne.n 3e11c │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + bne.n 41e0a │ │ │ │ + b.n 41ddc │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff4e690a │ │ │ │ - b.n 3e8ce │ │ │ │ + b.w ff4ea5f2 │ │ │ │ + b.n 425b6 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - lsrs r4, r3, #14 │ │ │ │ + subs r6, #188 @ 0xbc │ │ │ │ movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0003e1e8 : │ │ │ │ - ldr r2, [pc, #8] @ (3e1f4 ) │ │ │ │ - ldr r1, [pc, #12] @ (3e1f8 ) │ │ │ │ +00041ed0 : │ │ │ │ + ldr r2, [pc, #8] @ (41edc ) │ │ │ │ + ldr r1, [pc, #12] @ (41ee0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - b.n 3e668 │ │ │ │ - movs r5, r0 │ │ │ │ - mcr2 15, 1, pc, cr7, cr15, {7} @ │ │ │ │ + asrs r0, r2, #21 │ │ │ │ + movs r6, r0 │ │ │ │ + mcr2 15, 0, pc, cr15, cr15, {7} @ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #472] @ 3e3e0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8} │ │ │ │ sub sp, #12 │ │ │ │ - add r8, pc │ │ │ │ + ldr.w r8, [pc, #492] @ 420f0 │ │ │ │ ldrd lr, ip, [sp, #64] @ 0x40 │ │ │ │ ldrd r4, r5, [sp, #56] @ 0x38 │ │ │ │ - cmp.w ip, #0 │ │ │ │ + add r8, pc │ │ │ │ ldr r7, [sp, #76] @ 0x4c │ │ │ │ - ble.n 3e2f8 │ │ │ │ - ldr.w r9, [pc, #448] @ 3e3e4 │ │ │ │ + cmp.w ip, #0 │ │ │ │ + ble.n 41ff4 │ │ │ │ + ldr.w r9, [pc, #472] @ 420f4 │ │ │ │ ldr.w r6, [r8, r9] │ │ │ │ ldr.w r8, [r6] │ │ │ │ ldr r6, [sp, #72] @ 0x48 │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r7, #1 │ │ │ │ - bne.n 3e302 │ │ │ │ - vldr d2, [pc, #416] @ 3e3d8 │ │ │ │ + bne.n 42010 │ │ │ │ + vldr d2, [pc, #440] @ 420e8 │ │ │ │ vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r7, r4, #3 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + subs.w ip, ip, #1 │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r6, r1, r7 │ │ │ │ add.w r9, r0, r4, lsl #4 │ │ │ │ - vldmia r1!, {d4} │ │ │ │ - mov.w sl, lr, lsl #3 │ │ │ │ eor.w r4, r4, r8 │ │ │ │ + add.w r6, r1, r7 │ │ │ │ + mov.w sl, lr, lsl #3 │ │ │ │ eor.w lr, lr, r8 │ │ │ │ + vldmia r1!, {d4} │ │ │ │ vldr d5, [r6] │ │ │ │ add r6, r7 │ │ │ │ - subs.w ip, ip, #1 │ │ │ │ vsub.f64 d0, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [r9] │ │ │ │ add.w r9, r0, r7 │ │ │ │ add.w r7, r3, sl │ │ │ │ add.w r0, r0, #8 │ │ │ │ add.w r3, r3, #8 │ │ │ │ vldr d1, [r9] │ │ │ │ + mov.w r9, r5, lsl #3 │ │ │ │ vsub.f64 d8, d7, d4 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vldr d7, [r6] │ │ │ │ - mov.w r9, r5, lsl #3 │ │ │ │ add.w r6, r2, r9 │ │ │ │ vsub.f64 d6, d1, d7 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ vsub.f64 d1, d8, d6 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vmul.f64 d1, d1, d2 │ │ │ │ vstr d1, [r7] │ │ │ │ vmov.f64 d1, d0 │ │ │ │ + add r7, sl │ │ │ │ vmls.f64 d1, d6, d3 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - add r7, sl │ │ │ │ vstr d1, [r6] │ │ │ │ add.w r6, r6, r5, lsl #4 │ │ │ │ eor.w r5, r5, r8 │ │ │ │ vstr d6, [r6] │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ sub.w r6, r6, r9 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vstr d6, [r7] │ │ │ │ vmov.f64 d6, d5 │ │ │ │ vmls.f64 d6, d7, d3 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstr d6, [r6] │ │ │ │ vstmia r2!, {d7} │ │ │ │ - bne.n 3e23e │ │ │ │ + bne.n 41f36 │ │ │ │ add sp, #12 │ │ │ │ vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - vldr d1, [pc, #212] @ 3e3d8 │ │ │ │ - mov.w sl, r6, lsl #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d1, [pc, #212] @ 420e8 │ │ │ │ vmov.f64 d2, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r6, r7, #3 │ │ │ │ + mov.w sl, r6, lsl #3 │ │ │ │ + mov.w r6, r7, lsl #3 │ │ │ │ str r6, [sp, #4] │ │ │ │ - lsls r7, r4, #3 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ vldr d6, [r0] │ │ │ │ - adds r6, r1, r7 │ │ │ │ + subs.w ip, ip, #1 │ │ │ │ add.w r9, r0, r4, lsl #4 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + add.w r6, r1, r7 │ │ │ │ vldr d5, [r1] │ │ │ │ mov.w fp, lr, lsl #3 │ │ │ │ add r1, sl │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ + eor.w lr, lr, r8 │ │ │ │ vldr d7, [r6] │ │ │ │ add r6, r7 │ │ │ │ - eor.w lr, lr, r8 │ │ │ │ - subs.w ip, ip, #1 │ │ │ │ + vldr d0, [r6] │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [r9] │ │ │ │ add.w r9, r0, r7 │ │ │ │ - vldr d0, [r6] │ │ │ │ add.w r7, r3, fp │ │ │ │ add r0, sl │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [r9] │ │ │ │ mov.w r9, r5, lsl #3 │ │ │ │ add.w r6, r2, r9 │ │ │ │ vsub.f64 d8, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vsub.f64 d0, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vmul.f64 d0, d0, d1 │ │ │ │ vstr d0, [r7] │ │ │ │ vmov.f64 d0, d3 │ │ │ │ - vmls.f64 d0, d4, d2 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ + add r7, fp │ │ │ │ + vmls.f64 d0, d4, d2 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ - add r7, fp │ │ │ │ - vmls.f64 d5, d7, d2 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ + vmls.f64 d5, d7, d2 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d0, [r6] │ │ │ │ add.w r6, r6, r5, lsl #4 │ │ │ │ eor.w r5, r5, r8 │ │ │ │ vstr d3, [r6] │ │ │ │ sub.w r6, r6, r9 │ │ │ │ vstr d4, [r7] │ │ │ │ vstr d5, [r6] │ │ │ │ ldr r6, [sp, #4] │ │ │ │ vstr d6, [r2] │ │ │ │ add r3, r6 │ │ │ │ add r2, r6 │ │ │ │ - bne.n 3e312 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r4, [pc, #680] @ (3e684 ) │ │ │ │ + bne.n 42022 │ │ │ │ + b.n 41ff4 │ │ │ │ + nop.w │ │ │ │ + ldr r4, [pc, #680] @ (42394 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - lsrs r6, r6, #6 │ │ │ │ + subs r4, #182 @ 0xb6 │ │ │ │ movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0003e3e8 : │ │ │ │ - ldr r2, [pc, #8] @ (3e3f4 ) │ │ │ │ - ldr r1, [pc, #12] @ (3e3f8 ) │ │ │ │ +000420f8 : │ │ │ │ + ldr r2, [pc, #8] @ (42104 ) │ │ │ │ + ldr r1, [pc, #12] @ (42108 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - b.n 3e4c8 │ │ │ │ - movs r5, r0 │ │ │ │ - mcr2 15, 0, pc, cr15, cr15, {7} @ │ │ │ │ + asrs r0, r3, #13 │ │ │ │ + movs r6, r0 │ │ │ │ + stc2l 15, cr15, [r7, #1020]! @ 0x3fc │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #728] @ 3e6e0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d14} │ │ │ │ sub sp, #12 │ │ │ │ - add r8, pc │ │ │ │ + ldr.w r8, [pc, #740] @ 42410 │ │ │ │ ldrd r6, lr, [sp, #112] @ 0x70 │ │ │ │ ldrd r4, r5, [sp, #104] @ 0x68 │ │ │ │ - cmp.w lr, #0 │ │ │ │ + add r8, pc │ │ │ │ ldr r7, [sp, #120] @ 0x78 │ │ │ │ - ble.w 3e568 │ │ │ │ - ldr.w r9, [pc, #704] @ 3e6e4 │ │ │ │ + cmp.w lr, #0 │ │ │ │ + ble.w 4228a │ │ │ │ + ldr.w r9, [pc, #720] @ 42414 │ │ │ │ mov ip, r3 │ │ │ │ ldr.w r3, [r8, r9] │ │ │ │ ldr.w r8, [r3] │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r3, #1 │ │ │ │ - bne.w 3e572 │ │ │ │ - mov.w r9, #24 │ │ │ │ - vldr d10, [pc, #620] @ 3e6b0 │ │ │ │ - vldr d9, [pc, #624] @ 3e6b8 │ │ │ │ - vldr d8, [pc, #628] @ 3e6c0 │ │ │ │ - vldr d11, [pc, #632] @ 3e6c8 │ │ │ │ - vldr d12, [pc, #636] @ 3e6d0 │ │ │ │ - vldr d13, [pc, #640] @ 3e6d8 │ │ │ │ - mla r3, r9, r4, r0 │ │ │ │ - lsls r7, r4, #3 │ │ │ │ + bne.w 422a6 │ │ │ │ + vldr d10, [pc, #640] @ 423e0 │ │ │ │ + vldr d9, [pc, #644] @ 423e8 │ │ │ │ + vldr d8, [pc, #648] @ 423f0 │ │ │ │ + vldr d11, [pc, #652] @ 423f8 │ │ │ │ + vldr d12, [pc, #656] @ 42400 │ │ │ │ + vldr d13, [pc, #660] @ 42408 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ vldr d5, [r1] │ │ │ │ - mov.w fp, r6, lsl #4 │ │ │ │ + add.w r3, r0, r3, lsl #3 │ │ │ │ + mov.w sl, r6, lsl #4 │ │ │ │ vldr d0, [r0] │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, r0, r7 │ │ │ │ add r7, r1 │ │ │ │ - vmov.f64 d14, d0 │ │ │ │ vldr d4, [r3] │ │ │ │ mov.w r3, r4, lsl #4 │ │ │ │ - add.w sl, r1, r3 │ │ │ │ - vadd.f64 d6, d7, d5 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + add.w r9, r1, r3 │ │ │ │ add r3, r0 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ vldr d3, [r7] │ │ │ │ - add.w r7, ip, fp │ │ │ │ - vldr d5, [sl] │ │ │ │ - mov.w sl, r5, lsl #4 │ │ │ │ + add.w r7, ip, sl │ │ │ │ + vmov.f64 d14, d0 │ │ │ │ add.w r0, r0, #8 │ │ │ │ + vadd.f64 d6, d7, d5 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vldr d5, [r9] │ │ │ │ + mov.w r9, r5, lsl #4 │ │ │ │ add.w r1, r1, #8 │ │ │ │ add.w ip, ip, #8 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ vadd.f64 d1, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, r2, sl │ │ │ │ + add.w r3, r2, r9 │ │ │ │ vadd.f64 d2, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vmul.f64 d3, d4, d9 │ │ │ │ vmla.f64 d14, d2, d11 │ │ │ │ vnmls.f64 d3, d7, d10 │ │ │ │ vmls.f64 d3, d5, d8 │ │ │ │ vstr d3, [r7] │ │ │ │ vmul.f64 d3, d7, d9 │ │ │ │ - vmla.f64 d3, d5, d10 │ │ │ │ sub.w r7, r7, r6, lsl #3 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ eor.w r6, r6, r8 │ │ │ │ + vmla.f64 d3, d5, d10 │ │ │ │ vmla.f64 d7, d4, d10 │ │ │ │ vmla.f64 d3, d4, d8 │ │ │ │ vmls.f64 d7, d5, d9 │ │ │ │ vmov.f64 d5, d0 │ │ │ │ vmla.f64 d5, d1, d11 │ │ │ │ vstr d3, [r7] │ │ │ │ vmul.f64 d3, d1, d13 │ │ │ │ + add r7, sl │ │ │ │ vmla.f64 d3, d6, d12 │ │ │ │ - add r7, fp │ │ │ │ vsub.f64 d3, d14, d3 │ │ │ │ vstr d3, [r3] │ │ │ │ add.w r3, r3, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ vstr d7, [r7] │ │ │ │ vmul.f64 d7, d2, d12 │ │ │ │ vmla.f64 d7, d6, d13 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vmul.f64 d7, d2, d13 │ │ │ │ vmla.f64 d7, d1, d12 │ │ │ │ vstr d5, [r3] │ │ │ │ vmov.f64 d5, d0 │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ vmla.f64 d5, d6, d11 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - sub.w r3, r3, sl │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vstr d5, [r3] │ │ │ │ vstmia r2!, {d6} │ │ │ │ - bne.w 3e458 │ │ │ │ + bne.w 42174 │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d14} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d10, [pc, #312] @ 423e0 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ mov.w sl, r7, lsl #3 │ │ │ │ - vldr d10, [pc, #312] @ 3e6b0 │ │ │ │ - vldr d9, [pc, #316] @ 3e6b8 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - vldr d8, [pc, #316] @ 3e6c0 │ │ │ │ - vldr d11, [pc, #320] @ 3e6c8 │ │ │ │ - vldr d12, [pc, #332] @ 3e6d8 │ │ │ │ - vldr d13, [pc, #320] @ 3e6d0 │ │ │ │ + vldr d9, [pc, #308] @ 423e8 │ │ │ │ str r3, [sp, #4] │ │ │ │ - movs r3, #24 │ │ │ │ - lsls r7, r4, #3 │ │ │ │ + vldr d8, [pc, #308] @ 423f0 │ │ │ │ + vldr d11, [pc, #312] @ 423f8 │ │ │ │ + vldr d12, [pc, #324] @ 42408 │ │ │ │ + vldr d13, [pc, #312] @ 42400 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ vldr d7, [r1] │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + add.w r3, r0, r3, lsl #3 │ │ │ │ mov.w fp, r6, lsl #4 │ │ │ │ vldr d6, [r0] │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ - mla r3, r3, r4, r0 │ │ │ │ - vmov.f64 d14, d6 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, r0, r7 │ │ │ │ add r7, r1 │ │ │ │ + vldr d3, [r7] │ │ │ │ + add.w r7, ip, fp │ │ │ │ + vmov.f64 d14, d6 │ │ │ │ vadd.f64 d0, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ mov.w r3, r4, lsl #4 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ add.w r9, r1, r3 │ │ │ │ add r3, r0 │ │ │ │ - vldr d3, [r7] │ │ │ │ - add.w r7, ip, fp │ │ │ │ - add r0, sl │ │ │ │ add r1, sl │ │ │ │ + add r0, sl │ │ │ │ vldr d5, [r9] │ │ │ │ mov.w r9, r5, lsl #4 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, r2, r9 │ │ │ │ vadd.f64 d2, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vmul.f64 d3, d7, d9 │ │ │ │ vmla.f64 d14, d2, d11 │ │ │ │ vnmls.f64 d3, d4, d10 │ │ │ │ vmls.f64 d3, d5, d8 │ │ │ │ vstr d3, [r7] │ │ │ │ vmul.f64 d3, d5, d10 │ │ │ │ - vmla.f64 d3, d4, d9 │ │ │ │ sub.w r7, r7, r6, lsl #3 │ │ │ │ eor.w r6, r6, r8 │ │ │ │ + vmla.f64 d3, d4, d9 │ │ │ │ vmla.f64 d3, d7, d8 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vmla.f64 d7, d4, d8 │ │ │ │ - vmls.f64 d7, d5, d9 │ │ │ │ - vmov.f64 d5, d6 │ │ │ │ - vmla.f64 d5, d1, d11 │ │ │ │ vstr d3, [r7] │ │ │ │ vmul.f64 d3, d0, d13 │ │ │ │ - vmla.f64 d3, d1, d12 │ │ │ │ + vmls.f64 d7, d5, d9 │ │ │ │ add r7, fp │ │ │ │ + vmov.f64 d5, d6 │ │ │ │ + vmla.f64 d3, d1, d12 │ │ │ │ + vmla.f64 d5, d1, d11 │ │ │ │ vsub.f64 d3, d14, d3 │ │ │ │ vstr d3, [r3] │ │ │ │ add.w r3, r3, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ vstr d7, [r7] │ │ │ │ vmul.f64 d7, d0, d12 │ │ │ │ vmla.f64 d7, d2, d13 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vmul.f64 d7, d1, d13 │ │ │ │ vmla.f64 d7, d2, d12 │ │ │ │ vstr d5, [r3] │ │ │ │ vmov.f64 d5, d6 │ │ │ │ - vmla.f64 d5, d0, d11 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ sub.w r3, r3, r9 │ │ │ │ + vmla.f64 d5, d0, d11 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ vstr d5, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ vstr d6, [r2] │ │ │ │ add ip, r3 │ │ │ │ add r2, r3 │ │ │ │ - bne.w 3e592 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d14} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + bne.w 422c8 │ │ │ │ + b.n 4228a │ │ │ │ + nop │ │ │ │ strd r0, r5, [r9, #-352]! @ 0x160 │ │ │ │ adds r2, #156 @ 0x9c │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ udf #75 @ 0x4b │ │ │ │ strb r5, [r0, #20] │ │ │ │ lsls r3, r0, #19 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ add r3, sp, #772 @ 0x304 │ │ │ │ - ldr r5, [pc, #452] @ (3e888 ) │ │ │ │ + ldr r5, [pc, #452] @ (425b8 ) │ │ │ │ stmia r4!, {r6, r7} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ @ instruction: 0xf3a03fe3 │ │ │ │ cmp sl, r0 │ │ │ │ - b.n 3ecda │ │ │ │ + b.n 42a0a │ │ │ │ ldrb r0, [r2, #14] │ │ │ │ subs r7, #204 @ 0xcc │ │ │ │ ldrb r1, [r6, r1] │ │ │ │ add r1, sp, #812 @ 0x32c │ │ │ │ - bmi.n 3e658 │ │ │ │ + bmi.n 42388 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ - lsls r6, r6, #30 │ │ │ │ + subs r2, #142 @ 0x8e │ │ │ │ movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0003e6e8 : │ │ │ │ - ldr r2, [pc, #8] @ (3e6f4 ) │ │ │ │ - ldr r1, [pc, #12] @ (3e6f8 ) │ │ │ │ +00042418 : │ │ │ │ + ldr r2, [pc, #8] @ (42424 ) │ │ │ │ + ldr r1, [pc, #12] @ (42428 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ble.n 3e628 │ │ │ │ - movs r5, r0 │ │ │ │ - stc2 15, cr15, [pc, #-1020] @ 3e300 │ │ │ │ + asrs r0, r5, #1 │ │ │ │ + movs r6, r0 │ │ │ │ + stc2l 15, cr15, [pc], #1020 @ 42828 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #584] @ 3e950 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d10} │ │ │ │ sub sp, #12 │ │ │ │ - add r8, pc │ │ │ │ + ldr.w r8, [pc, #604] @ 426a8 │ │ │ │ ldrd r6, lr, [sp, #80] @ 0x50 │ │ │ │ ldrd r4, r5, [sp, #72] @ 0x48 │ │ │ │ - cmp.w lr, #0 │ │ │ │ + add r8, pc │ │ │ │ ldr r7, [sp, #88] @ 0x58 │ │ │ │ - ble.w 3e830 │ │ │ │ - ldr.w r9, [pc, #560] @ 3e954 │ │ │ │ + cmp.w lr, #0 │ │ │ │ + ble.w 4257c │ │ │ │ + ldr.w r9, [pc, #584] @ 426ac │ │ │ │ mov ip, r3 │ │ │ │ ldr.w r3, [r8, r9] │ │ │ │ ldr.w r8, [r3] │ │ │ │ ldr r3, [sp, #92] @ 0x5c │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r3, #1 │ │ │ │ - bne.n 3e83a │ │ │ │ - mov.w r9, #24 │ │ │ │ - vldr d3, [pc, #520] @ 3e948 │ │ │ │ - lsls r7, r4, #4 │ │ │ │ + bne.w 42598 │ │ │ │ + vldr d4, [pc, #544] @ 426a0 │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ vldr d9, [r0] │ │ │ │ - adds r3, r0, r7 │ │ │ │ + mov.w sl, r5, lsl #4 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ vldr d5, [r1] │ │ │ │ - mov.w fp, r5, lsl #4 │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ vldr d7, [r3] │ │ │ │ - mla r3, r9, r4, r1 │ │ │ │ - vadd.f64 d1, d7, d9 │ │ │ │ - vsub.f64 d9, d9, d7 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + add.w r3, r1, r3, lsl #3 │ │ │ │ vldr d6, [r3] │ │ │ │ mov.w r3, r4, lsl #3 │ │ │ │ - add.w sl, r1, r3 │ │ │ │ - add r3, r0 │ │ │ │ eor.w r4, r4, r8 │ │ │ │ + vadd.f64 d1, d7, d9 │ │ │ │ + vsub.f64 d9, d9, d7 │ │ │ │ + add.w r9, r1, r3 │ │ │ │ + add r3, r0 │ │ │ │ add.w r0, r0, #8 │ │ │ │ - vldr d2, [sl] │ │ │ │ - mov.w sl, r6, lsl #4 │ │ │ │ + vldr d2, [r9] │ │ │ │ + mov.w r9, r6, lsl #4 │ │ │ │ vldr d0, [r3] │ │ │ │ add r3, r7 │ │ │ │ - add r7, r1 │ │ │ │ - add.w r1, r1, #8 │ │ │ │ vsub.f64 d7, d6, d2 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, r2, fp │ │ │ │ - vadd.f64 d4, d6, d0 │ │ │ │ - vsub.f64 d0, d0, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, ip, sl │ │ │ │ + add.w r3, r1, r7 │ │ │ │ + add.w r7, ip, r9 │ │ │ │ + add.w r1, r1, #8 │ │ │ │ add.w ip, ip, #8 │ │ │ │ + vadd.f64 d3, d6, d0 │ │ │ │ + vsub.f64 d0, d0, d6 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, r2, sl │ │ │ │ vsub.f64 d8, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d5, d1, d4 │ │ │ │ - vadd.f64 d4, d4, d1 │ │ │ │ + vsub.f64 d5, d1, d3 │ │ │ │ + vadd.f64 d3, d3, d1 │ │ │ │ vstr d5, [r3] │ │ │ │ vsub.f64 d5, d2, d6 │ │ │ │ add.w r3, r3, r5, lsl #3 │ │ │ │ vstr d5, [r7] │ │ │ │ vadd.f64 d5, d8, d7 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ sub.w r7, r7, r6, lsl #3 │ │ │ │ eor.w r6, r6, r8 │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ + vmul.f64 d5, d5, d4 │ │ │ │ + vmul.f64 d7, d7, d4 │ │ │ │ vsub.f64 d10, d9, d5 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vstr d10, [r3] │ │ │ │ - sub.w r3, r3, fp │ │ │ │ + sub.w r3, r3, sl │ │ │ │ vstr d5, [r3] │ │ │ │ vsub.f64 d5, d7, d0 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ - mla r3, r9, r5, r3 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ vstr d5, [r7] │ │ │ │ - add r7, sl │ │ │ │ + add r7, r9 │ │ │ │ vstr d7, [r7] │ │ │ │ vadd.f64 d7, d6, d2 │ │ │ │ - vsub.f64 d6, d4, d7 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ + add.w r7, r5, r5, lsl #1 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ + add.w r3, r3, r7, lsl #3 │ │ │ │ + vsub.f64 d6, d3, d7 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ vstr d6, [r3] │ │ │ │ vstmia r2!, {d7} │ │ │ │ - bne.n 3e742 │ │ │ │ + bne.n 42480 │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d2, [pc, #260] @ 426a0 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ mov.w sl, r7, lsl #3 │ │ │ │ - vldr d2, [pc, #264] @ 3e948 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ str r3, [sp, #4] │ │ │ │ - lsls r7, r4, #4 │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ vldr d4, [r0] │ │ │ │ - adds r3, r0, r7 │ │ │ │ - mov.w fp, r5, lsl #4 │ │ │ │ subs.w lr, lr, #1 │ │ │ │ + mov.w fp, r5, lsl #4 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ vldr d6, [r3] │ │ │ │ - mov.w r3, #24 │ │ │ │ - mla r3, r3, r4, r1 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + add.w r3, r1, r3, lsl #3 │ │ │ │ vadd.f64 d7, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ mov.w r3, r4, lsl #3 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ add.w r9, r1, r3 │ │ │ │ add r3, r0 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ add r0, sl │ │ │ │ vldr d3, [r9] │ │ │ │ mov.w r9, r6, lsl #4 │ │ │ │ vsub.f64 d5, d6, d3 │ │ │ │ vadd.f64 d3, d6, d3 │ │ │ │ vldr d6, [r3] │ │ │ │ add r3, r7 │ │ │ │ @@ -67001,599 +68988,614 @@ │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstr d4, [r7] │ │ │ │ add r7, r9 │ │ │ │ vstr d6, [r7] │ │ │ │ - mov.w r7, #24 │ │ │ │ - mla r3, r7, r5, r3 │ │ │ │ + add.w r7, r5, r5, lsl #1 │ │ │ │ eor.w r5, r5, r8 │ │ │ │ + add.w r3, r3, r7, lsl #3 │ │ │ │ vstr d5, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ vstr d7, [r2] │ │ │ │ add ip, r3 │ │ │ │ add r2, r3 │ │ │ │ - bne.n 3e846 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + bne.n 425a6 │ │ │ │ + b.n 4257c │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 3ebc8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 42920 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - lsls r6, r6, #18 │ │ │ │ + adds r7, #110 @ 0x6e │ │ │ │ movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0003e958 : │ │ │ │ - ldr r2, [pc, #8] @ (3e964 ) │ │ │ │ - ldr r1, [pc, #12] @ (3e968 ) │ │ │ │ +000426b0 : │ │ │ │ + ldr r2, [pc, #8] @ (426bc ) │ │ │ │ + ldr r1, [pc, #12] @ (426c0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - blt.n 3ea18 │ │ │ │ - movs r5, r0 │ │ │ │ - ldc2 15, cr15, [pc, #1020] @ 3ed68 │ │ │ │ + lsrs r0, r0, #24 │ │ │ │ + movs r6, r0 │ │ │ │ + ldc2l 15, cr15, [r7, #-1020]! @ 0xfffffc04 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r3 │ │ │ │ - ldr.w ip, [pc, #1088] @ 3edb8 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #12 │ │ │ │ + ldr.w ip, [pc, #1128] @ 42b50 │ │ │ │ + ldrd r6, r3, [sp, #120] @ 0x78 │ │ │ │ + ldrd r4, r5, [sp, #112] @ 0x70 │ │ │ │ add ip, pc │ │ │ │ - ldr r3, [sp, #124] @ 0x7c │ │ │ │ - ldrd r5, r6, [sp, #112] @ 0x70 │ │ │ │ + ldr r7, [sp, #132] @ 0x84 │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r7, [sp, #120] @ 0x78 │ │ │ │ - ldr r4, [sp, #132] @ 0x84 │ │ │ │ - ble.w 3eb6c │ │ │ │ - ldr.w lr, [pc, #1064] @ 3edbc │ │ │ │ + ble.w 428e6 │ │ │ │ + ldr.w lr, [pc, #1112] @ 42b54 │ │ │ │ ldr.w r3, [ip, lr] │ │ │ │ - ldr.w r9, [r3] │ │ │ │ + ldr.w sl, [r3] │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ cmp r3, #1 │ │ │ │ it eq │ │ │ │ - cmpeq r4, #1 │ │ │ │ - bne.w 3eb76 │ │ │ │ - vldr d15, [pc, #932] @ 3ed50 │ │ │ │ - mov.w ip, #24 │ │ │ │ - lsls r3, r5, #3 │ │ │ │ - adds r4, r1, r3 │ │ │ │ - add r3, r0 │ │ │ │ + cmpeq r7, #1 │ │ │ │ + bne.w 42902 │ │ │ │ + vldr d15, [pc, #980] @ 42ae8 │ │ │ │ + mov.w r3, r4, lsl #3 │ │ │ │ vldr d7, [r0] │ │ │ │ - mul.w lr, ip, r5 │ │ │ │ - vldr d9, [pc, #916] @ 3ed58 │ │ │ │ - vldr d13, [r4] │ │ │ │ - mul.w fp, ip, r7 │ │ │ │ - add.w r4, r0, lr │ │ │ │ + mov.w r8, r5, lsl #4 │ │ │ │ + add.w r7, r1, r3 │ │ │ │ + add r3, r0 │ │ │ │ + mov.w fp, r6, lsl #4 │ │ │ │ + vldr d9, [pc, #960] @ 42af0 │ │ │ │ + vldr d13, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #1 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ vldr d12, [r3] │ │ │ │ - add r3, lr │ │ │ │ - mul.w ip, ip, r6 │ │ │ │ - vldr d5, [r4] │ │ │ │ - lsls r4, r5, #4 │ │ │ │ - add.w sl, r0, r4 │ │ │ │ - add r4, r1 │ │ │ │ - adds r0, #8 │ │ │ │ - eor.w r5, r5, r9 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + add r3, r7 │ │ │ │ + vldr d5, [ip] │ │ │ │ + mov.w ip, r4, lsl #4 │ │ │ │ + eor.w r4, r4, sl │ │ │ │ + add.w lr, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ + vldr d11, [lr] │ │ │ │ + add.w lr, r1, r7 │ │ │ │ + add.w r1, r1, #8 │ │ │ │ + vldr d3, [lr] │ │ │ │ vadd.f64 d2, d5, d13 │ │ │ │ vsub.f64 d13, d5, d13 │ │ │ │ - vldr d11, [sl] │ │ │ │ - add.w sl, r1, lr │ │ │ │ - vldr d5, [r1] │ │ │ │ - mov.w lr, r6, lsl #4 │ │ │ │ - vldr d0, [r4] │ │ │ │ - add.w r4, r8, fp │ │ │ │ - vldr d3, [sl] │ │ │ │ - vmul.f64 d10, d13, d15 │ │ │ │ - mov.w sl, r7, lsl #4 │ │ │ │ - adds r1, #8 │ │ │ │ - add.w r8, r8, #8 │ │ │ │ - eor.w r6, r6, r9 │ │ │ │ + add.w lr, r5, r5, lsl #1 │ │ │ │ + eor.w r5, r5, sl │ │ │ │ + vldr d5, [r1, #-8] │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + vldr d0, [ip] │ │ │ │ + add.w ip, r6, r6, lsl #1 │ │ │ │ + eor.w r6, r6, sl │ │ │ │ vadd.f64 d6, d3, d11 │ │ │ │ vsub.f64 d11, d3, d11 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ - eor.w r7, r7, r9 │ │ │ │ + vmul.f64 d10, d13, d15 │ │ │ │ + add.w r7, r9, ip │ │ │ │ + add.w r9, r9, #8 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vmls.f64 d5, d6, d3 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, r2, ip │ │ │ │ + add.w r3, r2, lr │ │ │ │ vadd.f64 d8, d6, d0 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vadd.f64 d4, d8, d12 │ │ │ │ vmls.f64 d12, d8, d3 │ │ │ │ vsub.f64 d0, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vmul.f64 d0, d0, d15 │ │ │ │ - vstr d0, [r4] │ │ │ │ + vstr d0, [r7] │ │ │ │ vadd.f64 d0, d2, d7 │ │ │ │ vmls.f64 d7, d2, d3 │ │ │ │ - vldr d2, [pc, #756] @ 3ed60 │ │ │ │ - sub.w r4, r4, sl │ │ │ │ + vldr d2, [pc, #784] @ 42af8 │ │ │ │ + sub.w r7, r7, fp │ │ │ │ vmov.f64 d1, d0 │ │ │ │ vmls.f64 d1, d4, d3 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ - vldr d0, [pc, #744] @ 3ed68 │ │ │ │ + vldr d0, [pc, #772] @ 42b00 │ │ │ │ vstr d1, [r3] │ │ │ │ - sub.w r3, r3, lr │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ vstmia r2!, {d4} │ │ │ │ - vldr d4, [pc, #736] @ 3ed70 │ │ │ │ + vldr d4, [pc, #764] @ 42b08 │ │ │ │ vmul.f64 d1, d5, d4 │ │ │ │ - vldr d4, [pc, #736] @ 3ed78 │ │ │ │ + vldr d4, [pc, #764] @ 42b10 │ │ │ │ vmla.f64 d1, d11, d4 │ │ │ │ - vldr d4, [pc, #736] @ 3ed80 │ │ │ │ + vldr d4, [pc, #764] @ 42b18 │ │ │ │ vmul.f64 d14, d12, d4 │ │ │ │ vmla.f64 d14, d6, d2 │ │ │ │ vmul.f64 d2, d5, d0 │ │ │ │ - vldr d0, [pc, #728] @ 3ed88 │ │ │ │ + vldr d0, [pc, #756] @ 42b20 │ │ │ │ vnmls.f64 d2, d11, d0 │ │ │ │ - vldr d0, [pc, #728] @ 3ed90 │ │ │ │ - vmul.f64 d0, d12, d0 │ │ │ │ + vldr d0, [pc, #756] @ 42b28 │ │ │ │ vadd.f64 d8, d14, d1 │ │ │ │ vsub.f64 d14, d14, d1 │ │ │ │ + vmul.f64 d0, d12, d0 │ │ │ │ + vadd.f64 d14, d14, d13 │ │ │ │ vnmls.f64 d0, d6, d9 │ │ │ │ vadd.f64 d9, d8, d7 │ │ │ │ - vadd.f64 d14, d14, d13 │ │ │ │ vstr d9, [r3] │ │ │ │ - add r3, ip │ │ │ │ + add r3, lr │ │ │ │ vadd.f64 d4, d0, d2 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vadd.f64 d9, d4, d10 │ │ │ │ vmla.f64 d0, d2, d15 │ │ │ │ + vldr d2, [pc, #656] @ 42af8 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - vldr d2, [pc, #620] @ 3ed60 │ │ │ │ vmls.f64 d0, d8, d3 │ │ │ │ - vstr d9, [r4] │ │ │ │ + vldr d3, [pc, #700] @ 42b30 │ │ │ │ vnmls.f64 d4, d14, d15 │ │ │ │ - add r4, fp │ │ │ │ - vldr d3, [pc, #660] @ 3ed98 │ │ │ │ - vldr d9, [pc, #592] @ 3ed58 │ │ │ │ + vstr d9, [r7] │ │ │ │ + add r7, ip │ │ │ │ + vldr d9, [pc, #620] @ 42af0 │ │ │ │ vstr d0, [r3] │ │ │ │ - sub.w r3, r3, lr │ │ │ │ - vstr d4, [r4] │ │ │ │ - sub.w r4, r4, sl │ │ │ │ - vldr d4, [pc, #644] @ 3eda0 │ │ │ │ - vldr d0, [pc, #624] @ 3ed90 │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ + vstr d4, [r7] │ │ │ │ + sub.w r7, r7, fp │ │ │ │ + vldr d4, [pc, #672] @ 42b38 │ │ │ │ + vldr d0, [pc, #652] @ 42b28 │ │ │ │ vmul.f64 d4, d12, d4 │ │ │ │ vnmls.f64 d4, d6, d3 │ │ │ │ vmul.f64 d3, d11, d9 │ │ │ │ vmla.f64 d3, d5, d0 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vsub.f64 d4, d4, d10 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vldr d4, [pc, #576] @ 3ed80 │ │ │ │ + vstr d4, [r7] │ │ │ │ + vldr d4, [pc, #604] @ 42b18 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ - vldr d5, [pc, #608] @ 3eda8 │ │ │ │ + vldr d5, [pc, #636] @ 42b40 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #608] @ 3edb0 │ │ │ │ + vldr d5, [pc, #636] @ 42b48 │ │ │ │ vmla.f64 d6, d12, d5 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmls.f64 d7, d11, d2 │ │ │ │ vstr d7, [r3] │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ subs r3, #1 │ │ │ │ str r3, [sp, #124] @ 0x7c │ │ │ │ - bne.w 3e9ae │ │ │ │ + bne.w 42716 │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - vldr d15, [pc, #472] @ 3ed50 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - lsls r3, r4, #3 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - mov.w ip, #24 │ │ │ │ - lsls r3, r5, #3 │ │ │ │ - adds r4, r1, r3 │ │ │ │ - add r3, r0 │ │ │ │ - vldr d10, [r1] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d15, [pc, #480] @ 42ae8 │ │ │ │ + str r3, [sp, #0] │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + mov.w r3, r4, lsl #3 │ │ │ │ + vldr d6, [r1] │ │ │ │ vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ - mul.w lr, ip, r5 │ │ │ │ + mov.w r8, r5, lsl #4 │ │ │ │ + add.w r7, r1, r3 │ │ │ │ + add r3, r0 │ │ │ │ vldr d7, [r0] │ │ │ │ - vldr d14, [r4] │ │ │ │ - mul.w fp, ip, r7 │ │ │ │ - add.w r4, r0, lr │ │ │ │ - vldr d11, [r3] │ │ │ │ - add r3, lr │ │ │ │ - mul.w ip, ip, r6 │ │ │ │ - vldr d9, [pc, #420] @ 3ed58 │ │ │ │ - vldr d5, [r4] │ │ │ │ - lsls r4, r5, #4 │ │ │ │ - add.w sl, r0, r4 │ │ │ │ - add r4, r1 │ │ │ │ - eor.w r5, r5, r9 │ │ │ │ + mov.w fp, r6, lsl #4 │ │ │ │ + vldr d14, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #1 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + add r3, r7 │ │ │ │ + vldr d9, [pc, #424] @ 42af0 │ │ │ │ + vldr d5, [ip] │ │ │ │ + mov.w ip, r4, lsl #4 │ │ │ │ + eor.w r4, r4, sl │ │ │ │ + add.w lr, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + vldr d0, [r3] │ │ │ │ + vldr d11, [lr] │ │ │ │ + add.w lr, r1, r7 │ │ │ │ + vldr d10, [ip] │ │ │ │ vadd.f64 d3, d14, d5 │ │ │ │ vsub.f64 d14, d5, d14 │ │ │ │ - vldr d12, [sl] │ │ │ │ - add.w sl, r1, lr │ │ │ │ - mov.w lr, r6, lsl #4 │ │ │ │ - eor.w r6, r6, r9 │ │ │ │ - vldr d1, [sl] │ │ │ │ - mov.w sl, r7, lsl #4 │ │ │ │ - eor.w r7, r7, r9 │ │ │ │ - vadd.f64 d6, d12, d1 │ │ │ │ - vsub.f64 d12, d1, d12 │ │ │ │ - vldr d1, [r4] │ │ │ │ - add.w r4, r8, fp │ │ │ │ - vadd.f64 d5, d10, d6 │ │ │ │ - vmls.f64 d10, d6, d4 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, r2, ip │ │ │ │ - vadd.f64 d0, d1, d6 │ │ │ │ - vsub.f64 d6, d6, d1 │ │ │ │ - vadd.f64 d2, d11, d0 │ │ │ │ - vmls.f64 d11, d0, d4 │ │ │ │ + add.w ip, r6, r6, lsl #1 │ │ │ │ + eor.w r6, r6, sl │ │ │ │ + vldr d1, [lr] │ │ │ │ + add.w lr, r5, r5, lsl #1 │ │ │ │ + eor.w r5, r5, sl │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + add.w r7, r9, ip │ │ │ │ + vadd.f64 d8, d10, d0 │ │ │ │ + add.w r3, r2, lr │ │ │ │ + vsub.f64 d10, d0, d10 │ │ │ │ vmul.f64 d0, d14, d15 │ │ │ │ + vadd.f64 d2, d11, d1 │ │ │ │ + vsub.f64 d11, d1, d11 │ │ │ │ + vadd.f64 d5, d6, d2 │ │ │ │ + vmls.f64 d6, d2, d4 │ │ │ │ + vadd.f64 d2, d12, d8 │ │ │ │ + vmls.f64 d12, d8, d4 │ │ │ │ vsub.f64 d1, d2, d5 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vmul.f64 d1, d1, d15 │ │ │ │ - vstr d1, [r4] │ │ │ │ + vstr d1, [r7] │ │ │ │ vadd.f64 d1, d7, d3 │ │ │ │ vmls.f64 d7, d3, d4 │ │ │ │ - vldr d3, [pc, #328] @ 3ed80 │ │ │ │ - sub.w r4, r4, sl │ │ │ │ + vldr d3, [pc, #320] @ 42b18 │ │ │ │ + sub.w r7, r7, fp │ │ │ │ vmov.f64 d2, d1 │ │ │ │ vadd.f64 d1, d1, d5 │ │ │ │ vmls.f64 d2, d5, d4 │ │ │ │ - vldr d5, [pc, #300] @ 3ed78 │ │ │ │ + vldr d5, [pc, #292] @ 42b10 │ │ │ │ vstr d2, [r3] │ │ │ │ - vmul.f64 d2, d12, d5 │ │ │ │ - vldr d5, [pc, #280] @ 3ed70 │ │ │ │ - sub.w r3, r3, lr │ │ │ │ + vmul.f64 d2, d11, d5 │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ + vldr d5, [pc, #268] @ 42b08 │ │ │ │ vstr d1, [r2] │ │ │ │ - vldr d1, [pc, #260] @ 3ed68 │ │ │ │ - vmla.f64 d2, d10, d5 │ │ │ │ - vldr d5, [pc, #244] @ 3ed60 │ │ │ │ - vmul.f64 d13, d6, d5 │ │ │ │ - vmla.f64 d13, d11, d3 │ │ │ │ - vmul.f64 d3, d10, d1 │ │ │ │ - vldr d1, [pc, #268] @ 3ed88 │ │ │ │ - vnmls.f64 d3, d12, d1 │ │ │ │ - vldr d1, [pc, #268] @ 3ed90 │ │ │ │ - vmul.f64 d1, d11, d1 │ │ │ │ + vldr d1, [pc, #252] @ 42b00 │ │ │ │ + vmla.f64 d2, d6, d5 │ │ │ │ + vldr d5, [pc, #236] @ 42af8 │ │ │ │ + vmul.f64 d13, d10, d5 │ │ │ │ + vmla.f64 d13, d12, d3 │ │ │ │ + vmul.f64 d3, d6, d1 │ │ │ │ + vldr d1, [pc, #260] @ 42b20 │ │ │ │ + vnmls.f64 d3, d11, d1 │ │ │ │ + vldr d1, [pc, #260] @ 42b28 │ │ │ │ vadd.f64 d8, d2, d13 │ │ │ │ vsub.f64 d13, d13, d2 │ │ │ │ - vnmls.f64 d1, d6, d9 │ │ │ │ - vadd.f64 d9, d7, d8 │ │ │ │ + vmul.f64 d1, d12, d1 │ │ │ │ vadd.f64 d13, d13, d14 │ │ │ │ + vnmls.f64 d1, d10, d9 │ │ │ │ + vadd.f64 d9, d7, d8 │ │ │ │ vstr d9, [r3] │ │ │ │ - add r3, ip │ │ │ │ + add r3, lr │ │ │ │ vadd.f64 d5, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ vadd.f64 d9, d0, d5 │ │ │ │ vmla.f64 d1, d3, d15 │ │ │ │ + vldr d3, [pc, #192] @ 42b18 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d3, [pc, #192] @ 3ed80 │ │ │ │ vmls.f64 d1, d8, d4 │ │ │ │ - vstr d9, [r4] │ │ │ │ + vldr d4, [pc, #204] @ 42b30 │ │ │ │ vnmls.f64 d5, d13, d15 │ │ │ │ - add r4, fp │ │ │ │ - vldr d4, [pc, #200] @ 3ed98 │ │ │ │ - vmla.f64 d7, d10, d3 │ │ │ │ - vldr d9, [pc, #128] @ 3ed58 │ │ │ │ + vstr d9, [r7] │ │ │ │ + add r7, ip │ │ │ │ + vldr d9, [pc, #124] @ 42af0 │ │ │ │ + vmla.f64 d7, d6, d3 │ │ │ │ vstr d1, [r3] │ │ │ │ - sub.w r3, r3, lr │ │ │ │ - vstr d5, [r4] │ │ │ │ - sub.w r4, r4, sl │ │ │ │ - vldr d5, [pc, #180] @ 3eda0 │ │ │ │ - vldr d1, [pc, #160] @ 3ed90 │ │ │ │ - vmul.f64 d5, d11, d5 │ │ │ │ - vnmls.f64 d5, d6, d4 │ │ │ │ - vmul.f64 d4, d10, d1 │ │ │ │ - vmla.f64 d4, d12, d9 │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ + vstr d5, [r7] │ │ │ │ + sub.w r7, r7, fp │ │ │ │ + vldr d5, [pc, #172] @ 42b38 │ │ │ │ + vldr d1, [pc, #152] @ 42b28 │ │ │ │ + vmul.f64 d5, d12, d5 │ │ │ │ + vnmls.f64 d5, d10, d4 │ │ │ │ + vmul.f64 d4, d6, d1 │ │ │ │ + vldr d6, [pc, #168] @ 42b48 │ │ │ │ + vmla.f64 d4, d11, d9 │ │ │ │ + vmul.f64 d12, d12, d6 │ │ │ │ + vldr d6, [pc, #148] @ 42b40 │ │ │ │ + vmla.f64 d12, d10, d6 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vldr d5, [pc, #160] @ 3edb0 │ │ │ │ - vmul.f64 d11, d11, d5 │ │ │ │ - vldr d5, [pc, #144] @ 3eda8 │ │ │ │ - vmla.f64 d11, d6, d5 │ │ │ │ - vldr d5, [pc, #64] @ 3ed60 │ │ │ │ - vsub.f64 d7, d7, d11 │ │ │ │ - vmls.f64 d7, d12, d5 │ │ │ │ + vsub.f64 d7, d7, d12 │ │ │ │ + vstr d5, [r7] │ │ │ │ + vldr d5, [pc, #52] @ 42af8 │ │ │ │ + vmls.f64 d7, d11, d5 │ │ │ │ vstr d7, [r3] │ │ │ │ ldr r3, [sp, #0] │ │ │ │ add r0, r3 │ │ │ │ add r1, r3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ add r2, r3 │ │ │ │ - add r8, r3 │ │ │ │ + add r9, r3 │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ subs r3, #1 │ │ │ │ str r3, [sp, #124] @ 0x7c │ │ │ │ - bne.w 3eb82 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ - ldr r4, [pc, #680] @ (3effc ) │ │ │ │ + bne.w 42912 │ │ │ │ + b.n 428e6 │ │ │ │ + nop.w │ │ │ │ + ldr r4, [pc, #680] @ (42d94 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ movs r0, #68 @ 0x44 │ │ │ │ cmp r7, #238 @ 0xee │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ subs r7, #195 @ 0xc3 │ │ │ │ bkpt 0x00aa │ │ │ │ @ instruction: 0xf2904ab2 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ asrs r5, r3, #24 │ │ │ │ strh r4, [r7, r0] │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ str r1, [r7, r0] │ │ │ │ - add r2, pc, #828 @ (adr r2, 3f0b0 ) │ │ │ │ + add r2, pc, #828 @ (adr r2, 42e48 ) │ │ │ │ strh r7, [r5, #26] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ strh r7, [r7, #38] @ 0x26 │ │ │ │ strb r2, [r5, #3] │ │ │ │ - beq.n 3edfc │ │ │ │ + beq.n 42b94 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ strb r2, [r1, #14] │ │ │ │ ldrb r3, [r1, #24] │ │ │ │ subs r2, #26 │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ asrs r1, r1, #4 │ │ │ │ - b.n 3f454 │ │ │ │ + b.n 431ec │ │ │ │ subs r2, #175 @ 0xaf │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ adds r7, r2, #0 │ │ │ │ ldrh r1, [r0, #36] @ 0x24 │ │ │ │ strh r3, [r1, #28] │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ldr r1, [sp, #104] @ 0x68 │ │ │ │ ldr r6, [r3, #116] @ 0x74 │ │ │ │ lsrs r1, r4, #10 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ lsrs r5, r6, #15 │ │ │ │ strb r2, [r1, #18] │ │ │ │ - b.n 3f4f8 │ │ │ │ + b.n 43290 │ │ │ │ subs r7, #213 @ 0xd5 │ │ │ │ strb r7, [r2, #13] │ │ │ │ lsls r4, r1, #13 │ │ │ │ @ instruction: 0xf4e93fd2 │ │ │ │ cmp r5, #28 │ │ │ │ negs r2, r2 │ │ │ │ asrs r6, r6, #7 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - lsls r4, r0, #9 │ │ │ │ + adds r4, #212 @ 0xd4 │ │ │ │ movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0003edc0 : │ │ │ │ - ldr r2, [pc, #8] @ (3edcc ) │ │ │ │ - ldr r1, [pc, #12] @ (3edd0 ) │ │ │ │ +00042b58 : │ │ │ │ + ldr r2, [pc, #8] @ (42b64 ) │ │ │ │ + ldr r1, [pc, #12] @ (42b68 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - bvc.n 3ee10 │ │ │ │ - movs r5, r0 │ │ │ │ - @ instruction: 0xfba7ffff │ │ │ │ + lsrs r0, r1, #6 │ │ │ │ + movs r6, r0 │ │ │ │ + @ instruction: 0xfb67ffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r3 │ │ │ │ - ldr.w ip, [pc, #856] @ 3f138 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #12 │ │ │ │ - add ip, pc │ │ │ │ - ldr r3, [sp, #124] @ 0x7c │ │ │ │ + ldr.w ip, [pc, #888] @ 42f08 │ │ │ │ + ldrd r6, r3, [sp, #120] @ 0x78 │ │ │ │ ldrd r4, r5, [sp, #112] @ 0x70 │ │ │ │ - cmp r3, #0 │ │ │ │ - ldr r6, [sp, #120] @ 0x78 │ │ │ │ + add ip, pc │ │ │ │ ldr r7, [sp, #132] @ 0x84 │ │ │ │ - ble.w 3ef86 │ │ │ │ - ldr.w lr, [pc, #832] @ 3f13c │ │ │ │ + cmp r3, #0 │ │ │ │ + ble.w 42d3c │ │ │ │ + ldr.w lr, [pc, #872] @ 42f0c │ │ │ │ ldr.w r3, [ip, lr] │ │ │ │ - ldr.w fp, [r3] │ │ │ │ + ldr.w r9, [r3] │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ cmp r3, #1 │ │ │ │ it eq │ │ │ │ cmpeq r7, #1 │ │ │ │ - bne.w 3ef90 │ │ │ │ - vldr d14, [pc, #780] @ 3f120 │ │ │ │ - vldr d15, [pc, #784] @ 3f128 │ │ │ │ - lsls r7, r4, #4 │ │ │ │ + bne.w 42d58 │ │ │ │ + vldr d14, [pc, #820] @ 42ef0 │ │ │ │ + vldr d15, [pc, #824] @ 42ef8 │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ vldr d13, [r0] │ │ │ │ - adds r3, r1, r7 │ │ │ │ + mov.w fp, r6, lsl #3 │ │ │ │ + add.w r3, r1, r7 │ │ │ │ add.w ip, r0, r7 │ │ │ │ - mov.w sl, r6, lsl #3 │ │ │ │ - mov.w r9, r6, lsl #4 │ │ │ │ + mov.w sl, r6, lsl #4 │ │ │ │ mov.w lr, r5, lsl #3 │ │ │ │ - eor.w r6, r6, fp │ │ │ │ + eor.w r6, r6, r9 │ │ │ │ vldr d6, [r3] │ │ │ │ add r3, r7 │ │ │ │ vldr d9, [ip] │ │ │ │ vsub.f64 d2, d13, d6 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ vldr d6, [r3] │ │ │ │ - movs r3, #24 │ │ │ │ - mul.w r7, r3, r4 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r7, r0, r3 │ │ │ │ + add r3, r1 │ │ │ │ vsub.f64 d8, d9, d6 │ │ │ │ vadd.f64 d9, d6, d9 │ │ │ │ vldr d6, [r1] │ │ │ │ - adds r3, r0, r7 │ │ │ │ + vldr d10, [r7] │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ add r7, r1 │ │ │ │ - vldr d10, [r3] │ │ │ │ - lsls r3, r4, #3 │ │ │ │ - add.w ip, r0, r3 │ │ │ │ - add r3, r1 │ │ │ │ - adds r1, #8 │ │ │ │ - vsub.f64 d3, d10, d6 │ │ │ │ - vadd.f64 d10, d6, d10 │ │ │ │ + add.w r1, r1, #8 │ │ │ │ vldr d11, [ip] │ │ │ │ mov.w ip, r5, lsl #4 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r0, r4, lsl #5 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, r2, lr │ │ │ │ - vadd.f64 d1, d3, d8 │ │ │ │ - vsub.f64 d3, d3, d8 │ │ │ │ + vsub.f64 d3, d10, d6 │ │ │ │ + vadd.f64 d10, d6, d10 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, r0, r4, lsl #5 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add.w r7, r8, fp │ │ │ │ + add.w r8, r8, #8 │ │ │ │ vsub.f64 d0, d11, d6 │ │ │ │ vadd.f64 d11, d6, d11 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r8, sl │ │ │ │ + vldr d6, [r3] │ │ │ │ + vadd.f64 d1, d3, d8 │ │ │ │ + vsub.f64 d3, d3, d8 │ │ │ │ + add.w r3, r2, lr │ │ │ │ vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ vadd.f64 d12, d10, d9 │ │ │ │ vsub.f64 d9, d9, d10 │ │ │ │ - adds r0, #8 │ │ │ │ vsub.f64 d7, d6, d4 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - add.w r8, r8, #8 │ │ │ │ - eor.w r4, r4, fp │ │ │ │ vadd.f64 d5, d7, d0 │ │ │ │ vsub.f64 d7, d0, d7 │ │ │ │ vadd.f64 d6, d4, d11 │ │ │ │ vsub.f64 d11, d11, d4 │ │ │ │ vmul.f64 d0, d7, d15 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vmla.f64 d7, d3, d15 │ │ │ │ vnmls.f64 d0, d3, d14 │ │ │ │ + vmla.f64 d7, d3, d15 │ │ │ │ vmov.f64 d3, d2 │ │ │ │ vstr d0, [r7] │ │ │ │ - add r7, r9 │ │ │ │ - vldr d0, [pc, #572] @ 3f130 │ │ │ │ + add r7, sl │ │ │ │ + vldr d0, [pc, #600] @ 42f00 │ │ │ │ vstr d7, [r7] │ │ │ │ vsub.f64 d7, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - sub.w r7, r7, sl │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ + sub.w r7, r7, fp │ │ │ │ vmls.f64 d3, d5, d8 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vadd.f64 d1, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vmov.f64 d7, d13 │ │ │ │ vstr d1, [r3] │ │ │ │ add.w r3, r3, r5, lsl #5 │ │ │ │ - eor.w r5, r5, fp │ │ │ │ + eor.w r5, r5, r9 │ │ │ │ vstr d5, [r3] │ │ │ │ vmul.f64 d5, d11, d14 │ │ │ │ sub.w r3, r3, ip │ │ │ │ vmul.f64 d11, d11, d15 │ │ │ │ - vmla.f64 d11, d9, d14 │ │ │ │ - vnmls.f64 d5, d9, d15 │ │ │ │ vstr d3, [r3] │ │ │ │ sub.w r3, r3, lr │ │ │ │ + vnmls.f64 d5, d9, d15 │ │ │ │ + vmla.f64 d11, d9, d14 │ │ │ │ vstr d5, [r7] │ │ │ │ vsub.f64 d5, d6, d12 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ - add r7, r9 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ + add r7, sl │ │ │ │ vstr d11, [r7] │ │ │ │ vmls.f64 d7, d6, d8 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ vadd.f64 d6, d6, d13 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstr d4, [r3] │ │ │ │ add r3, ip │ │ │ │ vstmia r2!, {d6} │ │ │ │ vstr d7, [r3] │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ subs r3, #1 │ │ │ │ str r3, [sp, #124] @ 0x7c │ │ │ │ - bne.w 3ee1a │ │ │ │ + bne.w 42bc2 │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - vldr d14, [pc, #396] @ 3f120 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - vldr d15, [pc, #400] @ 3f128 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d14, [pc, #400] @ 42ef0 │ │ │ │ + vldr d15, [pc, #404] @ 42ef8 │ │ │ │ str r3, [sp, #0] │ │ │ │ - lsls r3, r7, #3 │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ str r3, [sp, #4] │ │ │ │ - lsls r7, r4, #4 │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ vldr d6, [r0] │ │ │ │ - adds r3, r1, r7 │ │ │ │ + mov.w fp, r6, lsl #3 │ │ │ │ + add.w r3, r1, r7 │ │ │ │ add.w ip, r0, r7 │ │ │ │ vldr d10, [r1] │ │ │ │ - mov.w sl, r6, lsl #3 │ │ │ │ - mov.w r9, r6, lsl #4 │ │ │ │ - mov.w lr, r5, lsl #3 │ │ │ │ + mov.w sl, r6, lsl #4 │ │ │ │ + eor.w r6, r6, r9 │ │ │ │ vldr d13, [r3] │ │ │ │ add r3, r7 │ │ │ │ - eor.w r6, r6, fp │ │ │ │ + mov.w lr, r5, lsl #3 │ │ │ │ vldr d9, [r3] │ │ │ │ - movs r3, #24 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ vsub.f64 d3, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ vldr d6, [ip] │ │ │ │ - mul.w r7, r3, r4 │ │ │ │ - adds r3, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ + add.w r7, r0, r3 │ │ │ │ + add r3, r1 │ │ │ │ + vldr d11, [r3] │ │ │ │ + add.w r3, r0, r4, lsl #5 │ │ │ │ + vldr d5, [r7] │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ vsub.f64 d8, d6, d9 │ │ │ │ vadd.f64 d9, d6, d9 │ │ │ │ - vldr d5, [r3] │ │ │ │ - lsls r3, r4, #3 │ │ │ │ - vldr d11, [r7] │ │ │ │ - add.w ip, r0, r3 │ │ │ │ - add.w r7, r0, r4, lsl #5 │ │ │ │ - add r3, r1 │ │ │ │ - vsub.f64 d7, d5, d10 │ │ │ │ - vadd.f64 d10, d5, d10 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + add.w r3, r1, r7 │ │ │ │ + add.w r7, r8, fp │ │ │ │ vldr d4, [ip] │ │ │ │ mov.w ip, r5, lsl #4 │ │ │ │ vldr d2, [r3] │ │ │ │ + vsub.f64 d7, d5, d10 │ │ │ │ + vadd.f64 d10, d5, d10 │ │ │ │ add.w r3, r2, lr │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r8, sl │ │ │ │ vsub.f64 d0, d4, d11 │ │ │ │ vadd.f64 d11, d4, d11 │ │ │ │ + vsub.f64 d4, d6, d2 │ │ │ │ vadd.f64 d5, d8, d7 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ - vsub.f64 d4, d6, d2 │ │ │ │ vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vadd.f64 d12, d9, d10 │ │ │ │ vsub.f64 d9, d9, d10 │ │ │ │ - eor.w r4, r4, fp │ │ │ │ vadd.f64 d1, d0, d4 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ vadd.f64 d2, d11, d6 │ │ │ │ vsub.f64 d11, d11, d6 │ │ │ │ vmov.f64 d6, d13 │ │ │ │ vmul.f64 d0, d4, d15 │ │ │ │ vnmls.f64 d0, d7, d14 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vmla.f64 d7, d4, d14 │ │ │ │ vmov.f64 d4, d3 │ │ │ │ vstr d0, [r7] │ │ │ │ - add r7, r9 │ │ │ │ - vldr d0, [pc, #188] @ 3f130 │ │ │ │ + add r7, sl │ │ │ │ + vldr d0, [pc, #180] @ 42f00 │ │ │ │ vstr d7, [r7] │ │ │ │ vsub.f64 d7, d1, d5 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - sub.w r7, r7, sl │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ + sub.w r7, r7, fp │ │ │ │ vmls.f64 d4, d5, d8 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ vadd.f64 d1, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vmul.f64 d7, d11, d14 │ │ │ │ + vnmls.f64 d7, d9, d15 │ │ │ │ vstr d1, [r3] │ │ │ │ add.w r3, r3, r5, lsl #5 │ │ │ │ - vnmls.f64 d7, d9, d15 │ │ │ │ vmul.f64 d9, d9, d14 │ │ │ │ - vmla.f64 d9, d11, d15 │ │ │ │ - eor.w r5, r5, fp │ │ │ │ + eor.w r5, r5, r9 │ │ │ │ vstr d3, [r3] │ │ │ │ sub.w r3, r3, ip │ │ │ │ vstr d4, [r3] │ │ │ │ sub.w r3, r3, lr │ │ │ │ + vmla.f64 d9, d11, d15 │ │ │ │ vstr d7, [r7] │ │ │ │ vsub.f64 d7, d2, d12 │ │ │ │ vadd.f64 d12, d12, d2 │ │ │ │ - add r7, r9 │ │ │ │ + add r7, sl │ │ │ │ + vmls.f64 d6, d12, d8 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vstr d9, [r7] │ │ │ │ - vmls.f64 d6, d12, d8 │ │ │ │ vadd.f64 d13, d13, d12 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, ip │ │ │ │ vstr d13, [r2] │ │ │ │ vstr d7, [r3] │ │ │ │ @@ -67602,188 +69604,192 @@ │ │ │ │ add r1, r3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ add r2, r3 │ │ │ │ add r8, r3 │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ subs r3, #1 │ │ │ │ str r3, [sp, #124] @ 0x7c │ │ │ │ - bne.w 3efa0 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.w 42d6c │ │ │ │ + b.n 42d3c │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - b.w ff4e7862 │ │ │ │ - b.n 3f826 │ │ │ │ + b.w ff4eb632 │ │ │ │ + b.n 435f6 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - ldc2l 0, cr0, [ip, #20] │ │ │ │ + adds r0, #44 @ 0x2c │ │ │ │ + movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0003f140 : │ │ │ │ - ldr r2, [pc, #8] @ (3f14c ) │ │ │ │ - ldr r1, [pc, #12] @ (3f150 ) │ │ │ │ +00042f10 : │ │ │ │ + ldr r2, [pc, #8] @ (42f1c ) │ │ │ │ + ldr r1, [pc, #12] @ (42f20 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - bcc.n 3f0f0 │ │ │ │ - movs r5, r0 │ │ │ │ - stc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ + lsls r0, r0, #24 │ │ │ │ + movs r6, r0 │ │ │ │ + mrrc2 15, 15, pc, r7, cr15 @ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #792] @ 3f478 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #20 │ │ │ │ + sub sp, #28 │ │ │ │ + ldr.w r8, [pc, #828] @ 43280 │ │ │ │ + ldrd r6, lr, [sp, #136] @ 0x88 │ │ │ │ + ldrd r4, r5, [sp, #128] @ 0x80 │ │ │ │ add r8, pc │ │ │ │ - ldrd r6, lr, [sp, #128] @ 0x80 │ │ │ │ - ldrd r4, r5, [sp, #120] @ 0x78 │ │ │ │ + ldr r7, [sp, #148] @ 0x94 │ │ │ │ cmp.w lr, #0 │ │ │ │ - ldr r7, [sp, #140] @ 0x8c │ │ │ │ - ble.w 3f41e │ │ │ │ - ldr.w r9, [pc, #768] @ 3f47c │ │ │ │ + ble.w 4320e │ │ │ │ + ldr.w r9, [pc, #808] @ 43284 │ │ │ │ mov ip, r3 │ │ │ │ ldr.w r3, [r8, r9] │ │ │ │ ldr.w r8, [r3] │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ cmp r3, #1 │ │ │ │ it eq │ │ │ │ cmpeq r7, #1 │ │ │ │ - bne.w 3f480 │ │ │ │ - lsls r7, r4, #3 │ │ │ │ + bne.w 43288 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + vldr d8, [pc, #692] @ 43230 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ mov.w r9, r4, lsl #5 │ │ │ │ - adds r3, r0, r7 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ + vldr d15, [pc, #684] @ 43238 │ │ │ │ + add.w fp, r6, r6, lsl #1 │ │ │ │ add.w sl, r1, r9 │ │ │ │ - vldr d8, [pc, #644] @ 3f428 │ │ │ │ - mov.w fp, r6, lsl #5 │ │ │ │ - vldr d15, [pc, #644] @ 3f430 │ │ │ │ - adds r0, #8 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ vldr d13, [r3] │ │ │ │ add r3, r9 │ │ │ │ - vldr d5, [sl] │ │ │ │ add.w r9, r1, r7 │ │ │ │ - vldr d14, [pc, #632] @ 3f438 │ │ │ │ - mov.w sl, r6, lsl #4 │ │ │ │ + vldr d5, [sl] │ │ │ │ + mov.w sl, r6, lsl #5 │ │ │ │ vldr d7, [r3] │ │ │ │ - subs r3, r3, r7 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ + vldr d11, [r9] │ │ │ │ + add.w r9, r1, r4, lsl #4 │ │ │ │ vadd.f64 d2, d5, d13 │ │ │ │ vsub.f64 d13, d5, d13 │ │ │ │ vldr d5, [r1] │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ vldr d4, [r3] │ │ │ │ sub.w r3, r3, r7 │ │ │ │ - vldr d11, [r9] │ │ │ │ - add.w r9, r1, r4, lsl #4 │ │ │ │ + vldr d14, [pc, #624] @ 43240 │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ sub.w r3, r3, r7 │ │ │ │ - mov.w r7, #24 │ │ │ │ + add.w r7, ip, sl │ │ │ │ vadd.f64 d10, d4, d11 │ │ │ │ vsub.f64 d11, d4, d11 │ │ │ │ vldr d4, [r9] │ │ │ │ + mov.w r9, r6, lsl #4 │ │ │ │ + add.w ip, ip, #8 │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r9, ip, fp │ │ │ │ - mla r3, r7, r4, r1 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + add.w r3, r1, r3, lsl #3 │ │ │ │ vstr d7, [sp] │ │ │ │ + add.w r1, r1, #8 │ │ │ │ + vldr d7, [pc, #560] @ 43248 │ │ │ │ vadd.f64 d9, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d7, [pc, #540] @ 3f440 │ │ │ │ - add.w r1, r1, #8 │ │ │ │ - vldr d6, [r0, #-8] │ │ │ │ - add.w ip, ip, #8 │ │ │ │ vldr d0, [r3] │ │ │ │ add.w r3, r2, r5, lsl #5 │ │ │ │ + vldr d6, [r0, #-8] │ │ │ │ vmul.f64 d4, d5, d7 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ vadd.f64 d1, d0, d12 │ │ │ │ vsub.f64 d12, d0, d12 │ │ │ │ - vldr d0, [pc, #508] @ 3f448 │ │ │ │ + vldr d0, [pc, #532] @ 43250 │ │ │ │ vnmls.f64 d4, d12, d8 │ │ │ │ vldr d8, [sp] │ │ │ │ vmul.f64 d0, d8, d0 │ │ │ │ vmla.f64 d0, d11, d15 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ - vldr d0, [pc, #492] @ 3f450 │ │ │ │ + vldr d0, [pc, #516] @ 43258 │ │ │ │ vmls.f64 d4, d13, d14 │ │ │ │ vmov.f64 d14, d6 │ │ │ │ - vstr d4, [r9] │ │ │ │ - sub.w r9, r9, sl │ │ │ │ - vldr d4, [pc, #480] @ 3f458 │ │ │ │ + vstr d4, [r7] │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ + vldr d4, [pc, #504] @ 43260 │ │ │ │ vmul.f64 d4, d1, d4 │ │ │ │ vnmls.f64 d4, d9, d0 │ │ │ │ - vldr d0, [pc, #476] @ 3f460 │ │ │ │ + vldr d0, [pc, #500] @ 43268 │ │ │ │ vmla.f64 d14, d10, d0 │ │ │ │ - vldr d0, [pc, #476] @ 3f468 │ │ │ │ + vldr d0, [pc, #500] @ 43270 │ │ │ │ vmul.f64 d8, d2, d0 │ │ │ │ vadd.f64 d4, d4, d14 │ │ │ │ - vldr d14, [pc, #472] @ 3f470 │ │ │ │ + vldr d14, [pc, #496] @ 43278 │ │ │ │ vmla.f64 d8, d3, d14 │ │ │ │ - vldr d14, [pc, #408] @ 3f438 │ │ │ │ + vldr d14, [pc, #432] @ 43240 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ - vldr d8, [pc, #416] @ 3f448 │ │ │ │ + vldr d8, [pc, #440] @ 43250 │ │ │ │ vstr d4, [r3] │ │ │ │ vldr d4, [sp] │ │ │ │ vmul.f64 d4, d4, d7 │ │ │ │ vmla.f64 d4, d13, d8 │ │ │ │ vmul.f64 d8, d5, d15 │ │ │ │ vmla.f64 d8, d12, d14 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ - vldr d8, [pc, #352] @ 3f428 │ │ │ │ + vldr d8, [pc, #376] @ 43230 │ │ │ │ vmls.f64 d4, d11, d8 │ │ │ │ - vstr d4, [r9] │ │ │ │ + vstr d4, [r7] │ │ │ │ vmul.f64 d4, d12, d7 │ │ │ │ - mla r9, r7, r6, r9 │ │ │ │ - eor.w r6, r6, r8 │ │ │ │ + add.w r7, r7, fp, lsl #3 │ │ │ │ vnmls.f64 d4, d5, d14 │ │ │ │ vldr d14, [sp] │ │ │ │ vmul.f64 d8, d14, d8 │ │ │ │ - vldr d14, [pc, #348] @ 3f448 │ │ │ │ + vldr d14, [pc, #376] @ 43250 │ │ │ │ vmla.f64 d8, d11, d14 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vldr d8, [sp] │ │ │ │ vmls.f64 d4, d13, d15 │ │ │ │ vmul.f64 d8, d8, d15 │ │ │ │ vmla.f64 d8, d13, d7 │ │ │ │ - vstr d4, [r9] │ │ │ │ - sub.w r9, r9, fp │ │ │ │ - vldr d4, [pc, #296] @ 3f438 │ │ │ │ + vstr d4, [r7] │ │ │ │ + sub.w r7, r7, sl │ │ │ │ + vldr d4, [pc, #324] @ 43240 │ │ │ │ vmul.f64 d4, d11, d4 │ │ │ │ vmla.f64 d4, d12, d14 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ - vldr d8, [pc, #264] @ 3f428 │ │ │ │ + vldr d8, [pc, #292] @ 43230 │ │ │ │ vmla.f64 d4, d5, d8 │ │ │ │ - vstr d4, [r9] │ │ │ │ + vstr d4, [r7] │ │ │ │ vmul.f64 d4, d11, d7 │ │ │ │ + add r7, r9 │ │ │ │ vldr d7, [sp] │ │ │ │ - add r9, sl │ │ │ │ - vldr d11, [pc, #312] @ 3f470 │ │ │ │ + vldr d11, [pc, #340] @ 43278 │ │ │ │ vnmls.f64 d4, d5, d14 │ │ │ │ - vldr d14, [pc, #248] @ 3f438 │ │ │ │ + vldr d14, [pc, #276] @ 43240 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmla.f64 d7, d12, d15 │ │ │ │ - vldr d12, [pc, #264] @ 3f458 │ │ │ │ + vldr d12, [pc, #292] @ 43260 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vmul.f64 d7, d9, d11 │ │ │ │ vmls.f64 d4, d13, d8 │ │ │ │ - vldr d8, [pc, #256] @ 3f460 │ │ │ │ + vldr d8, [pc, #284] @ 43268 │ │ │ │ vnmls.f64 d7, d1, d8 │ │ │ │ - vstr d4, [r9] │ │ │ │ - mov.w r9, r5, lsl #3 │ │ │ │ - vldr d4, [pc, #224] @ 3f450 │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ + vstr d4, [r7] │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ + vldr d4, [pc, #252] @ 43258 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ vmla.f64 d5, d10, d4 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vmul.f64 d5, d2, d12 │ │ │ │ vmla.f64 d5, d3, d0 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ vmla.f64 d5, d3, d8 │ │ │ │ @@ -67796,40 +69802,48 @@ │ │ │ │ vmla.f64 d5, d10, d0 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ vmla.f64 d5, d3, d4 │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d3, d6 │ │ │ │ vmla.f64 d6, d2, d8 │ │ │ │ - add r3, r9 │ │ │ │ + add r3, r7 │ │ │ │ + add.w r7, r5, r5, lsl #1 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vstmia r2!, {d7} │ │ │ │ vmul.f64 d7, d1, d0 │ │ │ │ vnmls.f64 d7, d9, d8 │ │ │ │ vmul.f64 d9, d9, d0 │ │ │ │ vnmls.f64 d9, d1, d4 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vmul.f64 d5, d10, d12 │ │ │ │ - vmla.f64 d5, d2, d11 │ │ │ │ vmul.f64 d10, d10, d11 │ │ │ │ - vmla.f64 d10, d3, d12 │ │ │ │ + vmla.f64 d5, d2, d11 │ │ │ │ vadd.f64 d9, d9, d6 │ │ │ │ + vmla.f64 d10, d3, d12 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vsub.f64 d10, d9, d10 │ │ │ │ vstr d7, [r3] │ │ │ │ - mla r3, r7, r5, r3 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ + add.w r3, r3, r7, lsl #3 │ │ │ │ vstr d10, [r3] │ │ │ │ - bne.w 3f194 │ │ │ │ - add sp, #20 │ │ │ │ + bne.w 42f74 │ │ │ │ + add sp, #28 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ ldrh r7, [r7, #44] @ 0x2c │ │ │ │ ldc2l 7, cr0, [r6, #-924]! @ 0xfffffc64 │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ ldr r3, [r1, r0] │ │ │ │ ldrh.w r4, [fp, #3309] @ 0xced │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ cmn r7, r5 │ │ │ │ @@ -67837,822 +69851,831 @@ │ │ │ │ add r4, sp, #632 @ 0x278 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ cmp r4, #19 │ │ │ │ ldrh r6, [r5, #54] @ 0x36 │ │ │ │ subs r4, r6, r6 │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ cmp r0, #161 @ 0xa1 │ │ │ │ - cbnz r2, 3f49c │ │ │ │ + cbnz r2, 432a4 │ │ │ │ cmp r7, #25 │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ asrs r6, r6, #10 │ │ │ │ - bls.n 3f3e4 │ │ │ │ + bls.n 431ec │ │ │ │ str r6, [sp, #160] @ 0xa0 │ │ │ │ subs r7, #218 @ 0xda │ │ │ │ str r7, [r2, r1] │ │ │ │ ldr r3, [sp, #820] @ 0x334 │ │ │ │ push {r1, r3, r5} │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - bcs.w 7a32c │ │ │ │ + bcs.w 7e134 │ │ │ │ @ instruction: 0xeb8c3fea │ │ │ │ add fp, fp │ │ │ │ str r7, [r1, #64] @ 0x40 │ │ │ │ adds r7, #95 @ 0x5f │ │ │ │ subs r7, #194 @ 0xc2 │ │ │ │ ldr r7, [r0, r2] │ │ │ │ ldrb r7, [r6, #29] │ │ │ │ teq lr, #116736 @ 0x1c800 │ │ │ │ - @ instruction: 0xfa5e0005 │ │ │ │ + cmp r4, #118 @ 0x76 │ │ │ │ + movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - lsls r3, r7, #3 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - lsls r7, r4, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mov.w fp, r7, lsl #3 │ │ │ │ + str r3, [sp, #20] │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + vldr d12, [r1] │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ mov.w r9, r4, lsl #5 │ │ │ │ - adds r3, r0, r7 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ + vldr d8, [pc, #648] @ 43530 │ │ │ │ add.w sl, r1, r9 │ │ │ │ - vldr d13, [r1] │ │ │ │ - mov.w fp, r6, lsl #5 │ │ │ │ - vldr d8, [pc, #672] @ 3f740 │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ - vldr d6, [sl] │ │ │ │ - mov.w sl, r6, lsl #4 │ │ │ │ - vldr d12, [r3] │ │ │ │ + vldr d13, [r3] │ │ │ │ add r3, r9 │ │ │ │ add.w r9, r1, r7 │ │ │ │ - vldr d3, [r0] │ │ │ │ - vldr d14, [pc, #652] @ 3f748 │ │ │ │ - vadd.f64 d9, d12, d6 │ │ │ │ - vsub.f64 d12, d6, d12 │ │ │ │ - vldr d6, [r3] │ │ │ │ - sub.w r3, r3, r7 │ │ │ │ - vldr d7, [r9] │ │ │ │ + vldr d6, [sl] │ │ │ │ + mov.w sl, r6, lsl #5 │ │ │ │ + vldr d10, [r9] │ │ │ │ add.w r9, r1, r4, lsl #4 │ │ │ │ - vldr d5, [r3] │ │ │ │ + vldr d15, [pc, #620] @ 43538 │ │ │ │ + vadd.f64 d2, d13, d6 │ │ │ │ + vsub.f64 d13, d6, d13 │ │ │ │ + vldr d6, [r3] │ │ │ │ sub.w r3, r3, r7 │ │ │ │ vldr d11, [r9] │ │ │ │ - mov.w r9, #24 │ │ │ │ - vadd.f64 d4, d13, d6 │ │ │ │ - vsub.f64 d13, d6, d13 │ │ │ │ - vldr d2, [r3] │ │ │ │ + mov.w r9, r6, lsl #4 │ │ │ │ + vldr d14, [pc, #600] @ 43540 │ │ │ │ + vadd.f64 d5, d12, d6 │ │ │ │ + vsub.f64 d12, d6, d12 │ │ │ │ + vldr d6, [r3] │ │ │ │ sub.w r3, r3, r7 │ │ │ │ - vsub.f64 d6, d5, d7 │ │ │ │ - vadd.f64 d10, d7, d5 │ │ │ │ - vldr d5, [pc, #592] @ 3f750 │ │ │ │ - add.w r7, ip, fp │ │ │ │ - vadd.f64 d15, d11, d2 │ │ │ │ - vsub.f64 d11, d2, d11 │ │ │ │ - vldr d2, [r3] │ │ │ │ - mla r3, r9, r4, r1 │ │ │ │ - vstr d6, [sp] │ │ │ │ + vldr d4, [r0] │ │ │ │ + vldr d3, [r3] │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ + add.w r7, ip, sl │ │ │ │ + add ip, fp │ │ │ │ + vadd.f64 d9, d10, d6 │ │ │ │ + vsub.f64 d10, d6, d10 │ │ │ │ + vadd.f64 d6, d11, d3 │ │ │ │ + vsub.f64 d11, d3, d11 │ │ │ │ + vldr d3, [r3] │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ eor.w r4, r4, r8 │ │ │ │ + add.w r3, r1, r3, lsl #3 │ │ │ │ vldr d7, [r3] │ │ │ │ + vmul.f64 d0, d11, d15 │ │ │ │ add.w r3, r2, r5, lsl #5 │ │ │ │ - vadd.f64 d1, d2, d7 │ │ │ │ - vsub.f64 d7, d7, d2 │ │ │ │ - vmul.f64 d2, d6, d8 │ │ │ │ - vldr d8, [pc, #548] @ 3f758 │ │ │ │ - vldr d6, [pc, #552] @ 3f760 │ │ │ │ - vmla.f64 d2, d13, d5 │ │ │ │ - vmul.f64 d0, d11, d8 │ │ │ │ - vldr d8, [pc, #548] @ 3f768 │ │ │ │ - vnmls.f64 d0, d7, d6 │ │ │ │ - vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [pc, #544] @ 3f770 │ │ │ │ - vmls.f64 d2, d12, d0 │ │ │ │ - vmov.f64 d6, d0 │ │ │ │ - vldr d0, [pc, #540] @ 3f778 │ │ │ │ - vstr d2, [r7] │ │ │ │ - sub.w r7, r7, sl │ │ │ │ - vldr d2, [pc, #536] @ 3f780 │ │ │ │ - vmul.f64 d2, d1, d2 │ │ │ │ - vnmls.f64 d2, d15, d0 │ │ │ │ - vmov.f64 d0, d3 │ │ │ │ - vmla.f64 d0, d10, d8 │ │ │ │ - vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [pc, #520] @ 3f788 │ │ │ │ - vmul.f64 d8, d4, d0 │ │ │ │ - vmla.f64 d8, d9, d14 │ │ │ │ - vmov.f64 d14, d6 │ │ │ │ - vsub.f64 d2, d2, d8 │ │ │ │ - vldr d8, [pc, #452] @ 3f758 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vmul.f64 d2, d12, d5 │ │ │ │ - vmla.f64 d2, d13, d8 │ │ │ │ - vmul.f64 d8, d7, d6 │ │ │ │ - vldr d6, [pc, #408] @ 3f740 │ │ │ │ - vmla.f64 d8, d11, d6 │ │ │ │ - vldr d6, [pc, #432] @ 3f760 │ │ │ │ - vsub.f64 d2, d2, d8 │ │ │ │ - vldr d8, [sp] │ │ │ │ - vmls.f64 d2, d8, d6 │ │ │ │ - vstr d2, [r7] │ │ │ │ - vmul.f64 d2, d8, d5 │ │ │ │ - vmla.f64 d2, d13, d6 │ │ │ │ - vldr d6, [pc, #396] @ 3f758 │ │ │ │ - mla r7, r9, r6, r7 │ │ │ │ + str r3, [sp, #0] │ │ │ │ + vadd.f64 d1, d3, d7 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vmul.f64 d3, d10, d8 │ │ │ │ + vldr d8, [pc, #512] @ 43548 │ │ │ │ + vnmls.f64 d0, d7, d14 │ │ │ │ + vstr d1, [sp, #8] │ │ │ │ + vmla.f64 d3, d12, d8 │ │ │ │ + vmov.f64 d8, d4 │ │ │ │ + vadd.f64 d3, d3, d0 │ │ │ │ + vldr d0, [pc, #496] @ 43550 │ │ │ │ + vmls.f64 d3, d13, d0 │ │ │ │ + vmov.f64 d14, d0 │ │ │ │ + vldr d0, [pc, #492] @ 43558 │ │ │ │ + vmla.f64 d8, d9, d0 │ │ │ │ + vldr d0, [pc, #492] @ 43560 │ │ │ │ + vstr d3, [r7] │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ + vldr d3, [pc, #488] @ 43568 │ │ │ │ + vmul.f64 d3, d1, d3 │ │ │ │ + vldr d1, [pc, #488] @ 43570 │ │ │ │ + vnmls.f64 d3, d6, d1 │ │ │ │ + vldr d1, [pc, #488] @ 43578 │ │ │ │ + vadd.f64 d3, d3, d8 │ │ │ │ + vmul.f64 d8, d5, d0 │ │ │ │ + vmla.f64 d8, d2, d1 │ │ │ │ + vmov.f64 d1, d14 │ │ │ │ + vsub.f64 d3, d3, d8 │ │ │ │ + vldr d8, [pc, #416] @ 43548 │ │ │ │ + vstr d3, [r3] │ │ │ │ + vmul.f64 d3, d13, d8 │ │ │ │ + vmul.f64 d8, d7, d14 │ │ │ │ + vldr d14, [pc, #376] @ 43530 │ │ │ │ + add.w r3, r6, r6, lsl #1 │ │ │ │ eor.w r6, r6, r8 │ │ │ │ - vmul.f64 d8, d7, d6 │ │ │ │ - vldr d6, [pc, #380] @ 3f758 │ │ │ │ - vnmls.f64 d8, d11, d14 │ │ │ │ - vadd.f64 d2, d2, d8 │ │ │ │ - vldr d8, [pc, #344] @ 3f740 │ │ │ │ - vmls.f64 d2, d12, d8 │ │ │ │ - vstr d2, [r7] │ │ │ │ - vmul.f64 d2, d12, d6 │ │ │ │ - vmla.f64 d2, d13, d8 │ │ │ │ - vmov.f64 d6, d5 │ │ │ │ - vmul.f64 d8, d7, d5 │ │ │ │ - vmov.f64 d5, d14 │ │ │ │ - vldr d14, [sp] │ │ │ │ - sub.w r7, r7, fp │ │ │ │ - vmla.f64 d8, d14, d5 │ │ │ │ - vldr d5, [pc, #332] @ 3f760 │ │ │ │ - vmov.f64 d14, d5 │ │ │ │ - vadd.f64 d2, d2, d8 │ │ │ │ - vldr d8, [pc, #288] @ 3f740 │ │ │ │ - vmla.f64 d2, d11, d5 │ │ │ │ - vldr d5, [pc, #304] @ 3f758 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vldr d8, [sp] │ │ │ │ - vmul.f64 d5, d8, d5 │ │ │ │ - vstr d2, [r7] │ │ │ │ - add r7, sl │ │ │ │ - vldr d2, [pc, #304] @ 3f770 │ │ │ │ - vnmls.f64 d5, d11, d6 │ │ │ │ - vldr d6, [pc, #304] @ 3f778 │ │ │ │ - vldr d11, [pc, #252] @ 3f748 │ │ │ │ - vmla.f64 d7, d13, d2 │ │ │ │ - vldr d2, [pc, #276] @ 3f768 │ │ │ │ - vmov.f64 d8, d2 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vmov.f64 d5, d3 │ │ │ │ - vmls.f64 d7, d12, d14 │ │ │ │ - vmla.f64 d5, d10, d6 │ │ │ │ - vldr d12, [pc, #276] @ 3f780 │ │ │ │ + vmla.f64 d3, d12, d15 │ │ │ │ + vmla.f64 d8, d11, d14 │ │ │ │ + vmov.f64 d0, d14 │ │ │ │ + vldr d14, [pc, #368] @ 43540 │ │ │ │ + vsub.f64 d3, d3, d8 │ │ │ │ + vldr d8, [pc, #368] @ 43548 │ │ │ │ + vmls.f64 d3, d10, d14 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vmul.f64 d3, d10, d8 │ │ │ │ + vmul.f64 d8, d7, d15 │ │ │ │ + add.w r7, r7, r3, lsl #3 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + vnmls.f64 d8, d11, d1 │ │ │ │ + vmla.f64 d3, d12, d14 │ │ │ │ + vadd.f64 d3, d3, d8 │ │ │ │ + vldr d8, [pc, #332] @ 43548 │ │ │ │ + vmls.f64 d3, d13, d0 │ │ │ │ + vmul.f64 d8, d7, d8 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmla.f64 d8, d10, d1 │ │ │ │ + vmul.f64 d10, d10, d15 │ │ │ │ + vmla.f64 d7, d12, d1 │ │ │ │ + vldr d1, [pc, #344] @ 43570 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vmul.f64 d3, d13, d15 │ │ │ │ + sub.w r7, r7, sl │ │ │ │ + vmla.f64 d3, d12, d0 │ │ │ │ + vldr d0, [pc, #300] @ 43558 │ │ │ │ + vldr d12, [pc, #312] @ 43568 │ │ │ │ + vadd.f64 d3, d3, d8 │ │ │ │ + vldr d8, [pc, #272] @ 43548 │ │ │ │ + vnmls.f64 d10, d11, d8 │ │ │ │ + vmla.f64 d3, d11, d14 │ │ │ │ + vldr d11, [pc, #284] @ 43560 │ │ │ │ + vldr d8, [pc, #304] @ 43578 │ │ │ │ + vadd.f64 d7, d7, d10 │ │ │ │ + vstr d3, [r7] │ │ │ │ + add r7, r9 │ │ │ │ + vldr d10, [sp, #8] │ │ │ │ + vmov.f64 d3, d4 │ │ │ │ + vmla.f64 d3, d9, d1 │ │ │ │ + vmls.f64 d7, d13, d14 │ │ │ │ vstr d7, [r7] │ │ │ │ - vmul.f64 d7, d15, d0 │ │ │ │ + vmul.f64 d7, d6, d11 │ │ │ │ mov.w r7, r5, lsl #3 │ │ │ │ sub.w r3, r3, r7 │ │ │ │ - vnmls.f64 d7, d1, d2 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vmul.f64 d5, d4, d11 │ │ │ │ - vmla.f64 d5, d9, d12 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vmov.f64 d5, d3 │ │ │ │ - vmla.f64 d5, d4, d2 │ │ │ │ + vnmls.f64 d7, d10, d0 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ + vmul.f64 d3, d5, d8 │ │ │ │ + vmla.f64 d3, d2, d12 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vmov.f64 d3, d4 │ │ │ │ + vmla.f64 d3, d5, d0 │ │ │ │ vstr d7, [r3] │ │ │ │ - vmul.f64 d7, d15, d12 │ │ │ │ + vmul.f64 d7, d6, d12 │ │ │ │ sub.w r3, r3, r5, lsl #4 │ │ │ │ - vnmls.f64 d7, d9, d6 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vmul.f64 d5, d10, d11 │ │ │ │ - vmla.f64 d5, d1, d0 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vmov.f64 d5, d3 │ │ │ │ - vmla.f64 d5, d4, d6 │ │ │ │ + vnmls.f64 d7, d2, d1 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ + vmul.f64 d3, d9, d8 │ │ │ │ + vmla.f64 d3, d10, d11 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vmov.f64 d3, d4 │ │ │ │ + vmla.f64 d3, d5, d1 │ │ │ │ vstr d7, [r3] │ │ │ │ - vadd.f64 d7, d3, d4 │ │ │ │ - vmla.f64 d3, d9, d8 │ │ │ │ - vmul.f64 d4, d4, d12 │ │ │ │ - vmla.f64 d4, d10, d0 │ │ │ │ + vadd.f64 d7, d4, d5 │ │ │ │ + vmla.f64 d4, d2, d0 │ │ │ │ + vmul.f64 d5, d5, d12 │ │ │ │ add r3, r7 │ │ │ │ + add.w r7, r5, r5, lsl #1 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ + vmla.f64 d5, d9, d11 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ - vadd.f64 d7, d7, d1 │ │ │ │ - vadd.f64 d7, d7, d15 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r2] │ │ │ │ - vmul.f64 d7, d1, d11 │ │ │ │ - vnmls.f64 d7, d15, d2 │ │ │ │ - vmov.f64 d2, d6 │ │ │ │ - vmul.f64 d6, d15, d11 │ │ │ │ - vnmls.f64 d6, d1, d2 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vmul.f64 d5, d9, d0 │ │ │ │ - vmla.f64 d5, d10, d12 │ │ │ │ - vadd.f64 d3, d6, d3 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d4, d3, d4 │ │ │ │ + vmul.f64 d7, d10, d8 │ │ │ │ + add r2, fp │ │ │ │ + vnmls.f64 d7, d6, d0 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vnmls.f64 d6, d10, d1 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ + vmul.f64 d3, d2, d11 │ │ │ │ + vmla.f64 d3, d9, d12 │ │ │ │ + vadd.f64 d4, d6, d4 │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ vstr d7, [r3] │ │ │ │ - mla r3, r9, r5, r3 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + add.w r3, r3, r7, lsl #3 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ add r0, r3 │ │ │ │ add r1, r3 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - add r2, r3 │ │ │ │ - add ip, r3 │ │ │ │ - bne.w 3f488 │ │ │ │ - add sp, #20 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.w 43292 │ │ │ │ + b.n 4320e │ │ │ │ + nop.w │ │ │ │ ldr r3, [r1, r0] │ │ │ │ ldrh.w r4, [fp, #3309] @ 0xced │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add fp, fp │ │ │ │ - str r7, [r1, #64] @ 0x40 │ │ │ │ - adds r7, #95 @ 0x5f │ │ │ │ - subs r7, #194 @ 0xc2 │ │ │ │ - cmp r0, #161 @ 0xa1 │ │ │ │ - cbnz r2, 3f7a4 │ │ │ │ - cmp r7, #25 │ │ │ │ - subs r7, #232 @ 0xe8 │ │ │ │ cmp r4, #19 │ │ │ │ ldrh r6, [r5, #54] @ 0x36 │ │ │ │ subs r4, r6, r6 │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ ldrh r7, [r7, #44] @ 0x2c │ │ │ │ ldc2l 7, cr0, [r6, #-924]! @ 0xfffffc64 │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ - bcs.w 7a634 │ │ │ │ - @ instruction: 0xeb8c3fea │ │ │ │ + cmp r0, #161 @ 0xa1 │ │ │ │ + cbnz r2, 4359c │ │ │ │ + cmp r7, #25 │ │ │ │ + subs r7, #232 @ 0xe8 │ │ │ │ cmn r7, r5 │ │ │ │ lsls r0, r7, #16 │ │ │ │ add r4, sp, #632 @ 0x278 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - asrs r6, r6, #10 │ │ │ │ - bls.n 3f70c │ │ │ │ - str r6, [sp, #160] @ 0xa0 │ │ │ │ - subs r7, #218 @ 0xda │ │ │ │ + bcs.w 7e424 │ │ │ │ + @ instruction: 0xeb8c3fea │ │ │ │ + ldr r7, [r0, r2] │ │ │ │ + ldrb r7, [r6, #29] │ │ │ │ + teq lr, #116736 @ 0x1c800 │ │ │ │ str r7, [r2, r1] │ │ │ │ ldr r3, [sp, #820] @ 0x334 │ │ │ │ push {r1, r3, r5} │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - ldr r7, [r0, r2] │ │ │ │ - ldrb r7, [r6, #29] │ │ │ │ - teq lr, #116736 @ 0x1c800 │ │ │ │ + asrs r6, r6, #10 │ │ │ │ + bls.n 43504 │ │ │ │ + str r6, [sp, #160] @ 0xa0 │ │ │ │ + subs r7, #218 @ 0xda │ │ │ │ + add fp, fp │ │ │ │ + str r7, [r1, #64] @ 0x40 │ │ │ │ + adds r7, #95 @ 0x5f │ │ │ │ + subs r7, #194 @ 0xc2 │ │ │ │ │ │ │ │ -0003f790 : │ │ │ │ - ldr r2, [pc, #8] @ (3f79c ) │ │ │ │ - ldr r1, [pc, #12] @ (3f7a0 ) │ │ │ │ +00043580 : │ │ │ │ + ldr r2, [pc, #8] @ (4358c ) │ │ │ │ + ldr r1, [pc, #12] @ (43590 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldmia r5, {r4, r5, r7} │ │ │ │ - movs r5, r0 │ │ │ │ - ldrsh.w pc, [pc, #4095] @ 407a3 │ │ │ │ + vaddl.u8 q8, d0, d5 │ │ │ │ + pli [pc, #4095] @ 44593 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r3 │ │ │ │ - ldr.w ip, [pc, #944] @ 3fb60 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #28 │ │ │ │ - add ip, pc │ │ │ │ - ldr r3, [sp, #140] @ 0x8c │ │ │ │ + ldr.w ip, [pc, #992] @ 43998 │ │ │ │ + ldrd r6, r3, [sp, #136] @ 0x88 │ │ │ │ ldrd r4, r5, [sp, #128] @ 0x80 │ │ │ │ + add ip, pc │ │ │ │ + ldr r7, [sp, #148] @ 0x94 │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r6, [sp, #136] @ 0x88 │ │ │ │ - ldr r7, [sp, #144] @ 0x90 │ │ │ │ - ble.w 3f98e │ │ │ │ - ldr.w lr, [pc, #920] @ 3fb64 │ │ │ │ + ble.w 437a4 │ │ │ │ + ldr.w lr, [pc, #976] @ 4399c │ │ │ │ ldr.w r3, [ip, lr] │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #12] │ │ │ │ - ldr r3, [sp, #148] @ 0x94 │ │ │ │ - cmp r7, #1 │ │ │ │ + ldr.w fp, [r3] │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ + cmp r3, #1 │ │ │ │ it eq │ │ │ │ - cmpeq r3, #1 │ │ │ │ - bne.w 3f998 │ │ │ │ - mov.w lr, #24 │ │ │ │ - vldr d8, [pc, #880] @ 3fb58 │ │ │ │ + cmpeq r7, #1 │ │ │ │ + bne.w 437c0 │ │ │ │ + vldr d8, [pc, #940] @ 43990 │ │ │ │ vmov.f64 d15, #96 @ 0x3f000000 0.5 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - lsls r7, r4, #4 │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ - adds r3, r0, r7 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ vldr d4, [r0] │ │ │ │ + mov.w ip, r4, lsl #3 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ vldr d12, [r1] │ │ │ │ - mov.w r9, r5, lsl #4 │ │ │ │ - mov.w sl, r5, lsl #5 │ │ │ │ + mov.w sl, r6, lsl #4 │ │ │ │ + mov.w r9, r5, lsl #5 │ │ │ │ vldr d7, [r3] │ │ │ │ add r3, r7 │ │ │ │ vldr d6, [r3] │ │ │ │ add.w r3, r1, ip │ │ │ │ add ip, r0 │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vstr d7, [sp] │ │ │ │ + vstr d7, [sp, #8] │ │ │ │ vadd.f64 d0, d5, d4 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mul.w r3, lr, r4 │ │ │ │ vmls.f64 d4, d5, d15 │ │ │ │ - add.w r8, r1, r3 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w lr, r1, r3 │ │ │ │ add r3, r0 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ + vldr d13, [lr] │ │ │ │ + add.w lr, r4, r4, lsl #2 │ │ │ │ vmov.f64 d11, d7 │ │ │ │ - adds r0, #8 │ │ │ │ - vldr d13, [r8] │ │ │ │ - mov.w r8, #40 @ 0x28 │ │ │ │ - mov r2, r8 │ │ │ │ + add.w lr, r1, lr, lsl #3 │ │ │ │ vldr d6, [r3] │ │ │ │ add r3, r7 │ │ │ │ add r7, r1 │ │ │ │ - mla r8, r8, r4, r1 │ │ │ │ vldr d14, [r3] │ │ │ │ add.w r3, r1, r4, lsl #5 │ │ │ │ + add.w r1, r1, #8 │ │ │ │ + eor.w r4, r4, fp │ │ │ │ + vldr d5, [lr] │ │ │ │ + mov.w lr, r5, lsl #4 │ │ │ │ vldr d9, [r7] │ │ │ │ - adds r1, #8 │ │ │ │ - vldr d5, [r8] │ │ │ │ - mul.w r8, lr, r6 │ │ │ │ - add.w r7, fp, r8 │ │ │ │ - add.w fp, fp, #8 │ │ │ │ vadd.f64 d2, d5, d13 │ │ │ │ vsub.f64 d13, d5, d13 │ │ │ │ vldr d5, [ip] │ │ │ │ - mov.w ip, r6, lsl #4 │ │ │ │ + add.w ip, r6, r6, lsl #1 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w r7, r8, ip │ │ │ │ + add.w r8, r8, #8 │ │ │ │ vadd.f64 d1, d5, d14 │ │ │ │ - vmls.f64 d11, d2, d15 │ │ │ │ vsub.f64 d14, d5, d14 │ │ │ │ - vadd.f64 d2, d2, d7 │ │ │ │ vldr d5, [r3] │ │ │ │ + vmls.f64 d11, d2, d15 │ │ │ │ + vadd.f64 d2, d2, d7 │ │ │ │ + add.w r3, r5, r5, lsl #1 │ │ │ │ vadd.f64 d7, d9, d12 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ vsub.f64 d12, d9, d12 │ │ │ │ + add.w r3, r2, r3, lsl #3 │ │ │ │ + add.w r2, r5, r5, lsl #2 │ │ │ │ + eor.w r5, r5, fp │ │ │ │ vadd.f64 d3, d1, d6 │ │ │ │ - vmls.f64 d6, d1, d15 │ │ │ │ vmov.f64 d10, d5 │ │ │ │ + vmls.f64 d6, d1, d15 │ │ │ │ vmls.f64 d10, d7, d15 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - mla r3, lr, r5, r3 │ │ │ │ vsub.f64 d5, d0, d3 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ vstr d5, [r3] │ │ │ │ vsub.f64 d5, d2, d7 │ │ │ │ - add r3, r9 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ + add r3, lr │ │ │ │ vstr d5, [r7] │ │ │ │ - sub.w r7, r7, ip │ │ │ │ - vldr d5, [sp] │ │ │ │ + sub.w r7, r7, sl │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ vsub.f64 d1, d5, d14 │ │ │ │ vsub.f64 d5, d10, d11 │ │ │ │ vadd.f64 d10, d10, d11 │ │ │ │ vmul.f64 d1, d1, d8 │ │ │ │ vadd.f64 d9, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d9, [r7] │ │ │ │ add.w r7, r7, r6, lsl #5 │ │ │ │ + eor.w r6, r6, fp │ │ │ │ vstr d5, [r7] │ │ │ │ vsub.f64 d5, d13, d12 │ │ │ │ vadd.f64 d12, d12, d13 │ │ │ │ - sub.w r7, r7, r8 │ │ │ │ + sub.w r7, r7, ip │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vsub.f64 d9, d1, d5 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vstr d9, [r3] │ │ │ │ - sub.w r3, r3, sl │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ vstr d5, [r3] │ │ │ │ - mla r3, r2, r5, r3 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + add.w r3, r3, r2, lsl #3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ vstr d5, [r3] │ │ │ │ - sub.w r3, r3, sl │ │ │ │ - vldr d5, [sp] │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ vstmia r2!, {d7} │ │ │ │ vsub.f64 d7, d6, d10 │ │ │ │ vadd.f64 d10, d10, d6 │ │ │ │ - str r2, [sp, #8] │ │ │ │ + str r2, [sp, #4] │ │ │ │ vadd.f64 d14, d14, d5 │ │ │ │ vstr d7, [r3] │ │ │ │ - add r3, r9 │ │ │ │ + add r3, lr │ │ │ │ + vstr d10, [r3] │ │ │ │ + ldr r3, [sp, #140] @ 0x8c │ │ │ │ vsub.f64 d7, d12, d14 │ │ │ │ vadd.f64 d14, d14, d12 │ │ │ │ - vstr d10, [r3] │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + subs r3, #1 │ │ │ │ + str r3, [sp, #140] @ 0x8c │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmul.f64 d14, d14, d8 │ │ │ │ - eors r4, r3 │ │ │ │ - eors r5, r3 │ │ │ │ - eors r6, r3 │ │ │ │ - ldr r3, [sp, #140] @ 0x8c │ │ │ │ vstr d7, [r7] │ │ │ │ - add r7, ip │ │ │ │ - subs r3, #1 │ │ │ │ + add r7, sl │ │ │ │ vstr d14, [r7] │ │ │ │ - str r3, [sp, #140] @ 0x8c │ │ │ │ - bne.w 3f7f0 │ │ │ │ + bne.w 435ec │ │ │ │ add sp, #28 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r3, r7, #3 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - ldr r3, [sp, #148] @ 0x94 │ │ │ │ - mov.w sl, #24 │ │ │ │ - vldr d8, [pc, #436] @ 3fb58 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d8, [pc, #456] @ 43990 │ │ │ │ vmov.f64 d15, #96 @ 0x3f000000 0.5 │ │ │ │ - str.w fp, [sp, #8] │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ str r3, [sp, #20] │ │ │ │ - lsls r7, r4, #4 │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ - adds r3, r0, r7 │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ vldr d7, [r0] │ │ │ │ + mov.w ip, r4, lsl #3 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ vldr d13, [r1] │ │ │ │ - mov.w r8, r5, lsl #4 │ │ │ │ + mov.w sl, r6, lsl #4 │ │ │ │ mov.w r9, r5, lsl #5 │ │ │ │ vldr d14, [r3] │ │ │ │ add r3, r7 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, r1, ip │ │ │ │ add ip, r0 │ │ │ │ vldr d6, [r3] │ │ │ │ - mul.w r3, sl, r4 │ │ │ │ - vadd.f64 d4, d14, d5 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ vldr d2, [ip] │ │ │ │ + add.w ip, r6, r6, lsl #1 │ │ │ │ add.w lr, r1, r3 │ │ │ │ + vadd.f64 d4, d14, d5 │ │ │ │ add r3, r0 │ │ │ │ vsub.f64 d14, d5, d14 │ │ │ │ - vmov.f64 d10, d6 │ │ │ │ - mov.w ip, r6, lsl #4 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ vldr d12, [lr] │ │ │ │ - mov.w lr, #40 @ 0x28 │ │ │ │ - mov fp, lr │ │ │ │ + add.w lr, r4, r4, lsl #2 │ │ │ │ + vmov.f64 d10, d6 │ │ │ │ + add.w lr, r1, lr, lsl #3 │ │ │ │ vadd.f64 d0, d7, d4 │ │ │ │ vmls.f64 d7, d4, d15 │ │ │ │ vldr d4, [r3] │ │ │ │ - mla lr, lr, r4, r1 │ │ │ │ add r3, r7 │ │ │ │ add r7, r1 │ │ │ │ vldr d3, [lr] │ │ │ │ - mul.w lr, sl, r6 │ │ │ │ + mov.w lr, r5, lsl #4 │ │ │ │ vldr d9, [r7] │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ + add.w r7, r8, ip │ │ │ │ vadd.f64 d5, d12, d3 │ │ │ │ vsub.f64 d12, d3, d12 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, r1, r4, lsl #5 │ │ │ │ - add r7, lr │ │ │ │ + eor.w r4, r4, fp │ │ │ │ vadd.f64 d1, d3, d2 │ │ │ │ vmls.f64 d10, d5, d15 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d4, d1 │ │ │ │ vmls.f64 d4, d1, d15 │ │ │ │ vsub.f64 d1, d2, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ vadd.f64 d2, d13, d9 │ │ │ │ - mla r3, sl, r5, r2 │ │ │ │ + add.w r3, r5, r5, lsl #1 │ │ │ │ vsub.f64 d13, d9, d13 │ │ │ │ + add.w r3, r2, r3, lsl #3 │ │ │ │ vmov.f64 d11, d3 │ │ │ │ - vstr d1, [sp] │ │ │ │ - vsub.f64 d1, d14, d1 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ + vstr d1, [sp, #8] │ │ │ │ + vsub.f64 d1, d14, d1 │ │ │ │ vmls.f64 d11, d2, d15 │ │ │ │ vsub.f64 d2, d0, d5 │ │ │ │ vadd.f64 d5, d0, d5 │ │ │ │ vmul.f64 d1, d1, d8 │ │ │ │ vstr d2, [r3] │ │ │ │ vsub.f64 d2, d6, d3 │ │ │ │ - add r3, r8 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ + add r3, lr │ │ │ │ vstr d2, [r7] │ │ │ │ vsub.f64 d2, d11, d10 │ │ │ │ - sub.w r7, r7, ip │ │ │ │ + sub.w r7, r7, sl │ │ │ │ vadd.f64 d10, d10, d11 │ │ │ │ vsub.f64 d3, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vadd.f64 d9, d1, d2 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ vsub.f64 d1, d12, d13 │ │ │ │ vadd.f64 d12, d12, d13 │ │ │ │ vstr d9, [r7] │ │ │ │ add.w r7, r7, r6, lsl #5 │ │ │ │ + eor.w r6, r6, fp │ │ │ │ vmul.f64 d1, d1, d8 │ │ │ │ vstr d2, [r7] │ │ │ │ vsub.f64 d2, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - sub.w r7, r7, lr │ │ │ │ + str r7, [sp, #4] │ │ │ │ vsub.f64 d9, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ + vldr d1, [sp, #8] │ │ │ │ vsub.f64 d6, d7, d10 │ │ │ │ - vldr d1, [sp] │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ vstr d9, [r3] │ │ │ │ sub.w r3, r3, r9 │ │ │ │ vadd.f64 d14, d14, d1 │ │ │ │ + mov r7, r3 │ │ │ │ vstr d2, [r3] │ │ │ │ - mla r3, fp, r5, r3 │ │ │ │ + add.w r3, r5, r5, lsl #2 │ │ │ │ + eor.w r5, r5, fp │ │ │ │ + add.w r3, r7, r3, lsl #3 │ │ │ │ vstr d3, [r3] │ │ │ │ sub.w r3, r3, r9 │ │ │ │ vstr d5, [r2] │ │ │ │ vstr d6, [r3] │ │ │ │ - add r3, r8 │ │ │ │ + add r3, lr │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d12, d14 │ │ │ │ vadd.f64 d12, d12, d14 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + sub.w r7, r3, ip │ │ │ │ ldr r3, [sp, #16] │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ + vmul.f64 d12, d12, d8 │ │ │ │ add r0, r3 │ │ │ │ add r1, r3 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ - vmul.f64 d12, d12, d8 │ │ │ │ - add r2, r3 │ │ │ │ vstr d7, [r7] │ │ │ │ - add r7, ip │ │ │ │ + add r7, sl │ │ │ │ vstr d12, [r7] │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ - add r7, r3 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - str r7, [sp, #8] │ │ │ │ - eors r4, r3 │ │ │ │ - eors r5, r3 │ │ │ │ - eors r6, r3 │ │ │ │ + add r2, r3 │ │ │ │ + add r8, r3 │ │ │ │ ldr r3, [sp, #140] @ 0x8c │ │ │ │ subs r3, #1 │ │ │ │ str r3, [sp, #140] @ 0x8c │ │ │ │ - bne.w 3f9b2 │ │ │ │ - add sp, #28 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r4, [pc, #680] @ (3fe04 ) │ │ │ │ + bne.w 437d4 │ │ │ │ + b.n 437a4 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ + ldr r4, [pc, #680] @ (43c3c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - and.w r0, ip, #8716288 @ 0x850000 │ │ │ │ + movs r6, #4 │ │ │ │ + movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0003fb68 : │ │ │ │ - ldr r2, [pc, #8] @ (3fb74 ) │ │ │ │ - ldr r1, [pc, #12] @ (3fb78 ) │ │ │ │ +000439a0 : │ │ │ │ + ldr r2, [pc, #8] @ (439ac ) │ │ │ │ + ldr r1, [pc, #12] @ (439b0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldmia r2!, {r3} │ │ │ │ - movs r5, r0 │ │ │ │ - ldc2 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ + @ instruction: 0xfbd00005 │ │ │ │ + @ instruction: 0xfbefffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr r6, [pc, #1000] @ (3ff70 ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #60 @ 0x3c │ │ │ │ + sub sp, #44 @ 0x2c │ │ │ │ + ldr r6, [pc, #1020] @ (43dd0 ) │ │ │ │ + ldrd r5, r4, [sp, #152] @ 0x98 │ │ │ │ + ldrd lr, r7, [sp, #144] @ 0x90 │ │ │ │ add r6, pc │ │ │ │ - ldr r4, [sp, #172] @ 0xac │ │ │ │ - ldrd lr, r7, [sp, #160] @ 0xa0 │ │ │ │ cmp r4, #0 │ │ │ │ - ldr r5, [sp, #168] @ 0xa8 │ │ │ │ - ble.w 3fed0 │ │ │ │ - ldr r4, [sp, #176] @ 0xb0 │ │ │ │ - ldr.w ip, [pc, #980] @ 3ff74 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ - ldr r4, [sp, #180] @ 0xb4 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #52] @ 0x34 │ │ │ │ + ble.w 43d1e │ │ │ │ + ldr r4, [sp, #160] @ 0xa0 │ │ │ │ + ldr.w ip, [pc, #1004] @ 43dd4 │ │ │ │ + mov.w fp, r4, lsl #3 │ │ │ │ + ldr r4, [sp, #164] @ 0xa4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r4, [sp, #36] @ 0x24 │ │ │ │ mov r4, lr │ │ │ │ ldr.w r6, [r6, ip] │ │ │ │ - str r3, [sp, #20] │ │ │ │ - ldr.w fp, [r6] │ │ │ │ - mov.w r9, r4, lsl #4 │ │ │ │ + ldr.w sl, [r6] │ │ │ │ + mov.w r8, r4, lsl #4 │ │ │ │ + vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ + mov.w r9, r4, lsl #3 │ │ │ │ + vldr d9, [r0] │ │ │ │ + add.w lr, r1, r8 │ │ │ │ mov.w ip, r4, lsl #5 │ │ │ │ - add.w lr, r1, r9 │ │ │ │ + vldr d7, [lr] │ │ │ │ add.w r6, r0, ip │ │ │ │ - mov.w sl, r4, lsl #3 │ │ │ │ + add.w lr, r1, r9 │ │ │ │ add ip, r1 │ │ │ │ - vldr d13, [r0] │ │ │ │ - vldr d15, [lr] │ │ │ │ - add.w lr, r1, sl │ │ │ │ + add r0, fp │ │ │ │ vldr d6, [r6] │ │ │ │ - add r6, r9 │ │ │ │ - vldr d11, [ip] │ │ │ │ - mov.w ip, #40 @ 0x28 │ │ │ │ + add r6, r8 │ │ │ │ vldr d4, [lr] │ │ │ │ - mvn.w lr, #23 │ │ │ │ - vldr d8, [r6] │ │ │ │ - sub.w r6, r6, sl │ │ │ │ - vldr d14, [r1] │ │ │ │ - mla r3, ip, r4, r1 │ │ │ │ - mul.w r8, lr, r4 │ │ │ │ + mov.w lr, r4, lsl #2 │ │ │ │ + vldr d11, [ip] │ │ │ │ + sub.w ip, r4, lr │ │ │ │ + add lr, r4 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + eor.w r4, r4, sl │ │ │ │ + vadd.f64 d15, d6, d7 │ │ │ │ + vsub.f64 d13, d6, d7 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w lr, r1, lr, lsl #3 │ │ │ │ vadd.f64 d7, d4, d11 │ │ │ │ vsub.f64 d11, d4, d11 │ │ │ │ - vldr d4, [r6] │ │ │ │ - add r6, r8 │ │ │ │ - vstr d13, [sp, #24] │ │ │ │ - vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ - vsub.f64 d12, d6, d15 │ │ │ │ - vadd.f64 d10, d14, d7 │ │ │ │ - vadd.f64 d15, d6, d15 │ │ │ │ - vldr d5, [r6] │ │ │ │ - vmls.f64 d14, d7, d13 │ │ │ │ - add r6, sl │ │ │ │ - vldr d6, [r3] │ │ │ │ - sub.w r8, r1, r8 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - vadd.f64 d7, d4, d5 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - mul.w lr, lr, r7 │ │ │ │ - eor.w r4, r4, fp │ │ │ │ - vldr d5, [r8] │ │ │ │ - mov.w r8, r5, lsl #5 │ │ │ │ - mla ip, ip, r5, r3 │ │ │ │ - vadd.f64 d9, d8, d7 │ │ │ │ - vmls.f64 d8, d7, d13 │ │ │ │ - vldr d7, [r6] │ │ │ │ + vstr d15, [sp] │ │ │ │ + vadd.f64 d10, d6, d7 │ │ │ │ + vmls.f64 d6, d7, d14 │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ + vldr d6, [r6] │ │ │ │ sub.w r6, r6, r9 │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - movs r6, #24 │ │ │ │ - vsub.f64 d2, d5, d7 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - vadd.f64 d1, d6, d5 │ │ │ │ - vadd.f64 d0, d3, d2 │ │ │ │ - vstr d2, [sp] │ │ │ │ - vsub.f64 d2, d9, d10 │ │ │ │ - vadd.f64 d10, d10, d9 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vadd.f64 d9, d15, d1 │ │ │ │ - vadd.f64 d7, d12, d0 │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ - vmls.f64 d15, d1, d13 │ │ │ │ - vadd.f64 d2, d10, d9 │ │ │ │ - vstr d9, [sp, #8] │ │ │ │ - vadd.f64 d9, d11, d4 │ │ │ │ - vsub.f64 d11, d11, d4 │ │ │ │ - vldr d4, [pc, #552] @ 3fee0 │ │ │ │ - vstr d2, [sp, #40] @ 0x28 │ │ │ │ - vldr d2, [sp] │ │ │ │ - vmul.f64 d11, d11, d4 │ │ │ │ + vldr d5, [r6] │ │ │ │ + add r6, ip │ │ │ │ + sub.w ip, r1, ip │ │ │ │ + add r1, fp │ │ │ │ + vldr d4, [r6] │ │ │ │ + add r6, r9 │ │ │ │ + vadd.f64 d7, d5, d4 │ │ │ │ + vsub.f64 d5, d5, d4 │ │ │ │ + vadd.f64 d12, d6, d7 │ │ │ │ + vmls.f64 d6, d7, d14 │ │ │ │ + vldr d7, [lr] │ │ │ │ + add.w lr, r5, r5, lsl #1 │ │ │ │ + vsub.f64 d2, d12, d10 │ │ │ │ + vadd.f64 d12, d10, d12 │ │ │ │ + vstr d6, [sp, #8] │ │ │ │ + vldr d6, [r6] │ │ │ │ + sub.w r6, r6, r8 │ │ │ │ + mov.w r8, r7, lsl #5 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add.w r6, r5, r5, lsl #2 │ │ │ │ + add.w r6, r3, r6, lsl #3 │ │ │ │ + vsub.f64 d4, d7, d6 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vldr d6, [ip] │ │ │ │ + mov.w ip, r5, lsl #5 │ │ │ │ + vsub.f64 d8, d6, d3 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + vadd.f64 d1, d7, d6 │ │ │ │ + vadd.f64 d0, d4, d8 │ │ │ │ + vsub.f64 d4, d4, d8 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vldr d6, [pc, #592] @ 43d40 │ │ │ │ + vadd.f64 d10, d15, d1 │ │ │ │ + vadd.f64 d3, d13, d0 │ │ │ │ + vmls.f64 d13, d0, d14 │ │ │ │ + vmul.f64 d7, d7, d6 │ │ │ │ + vldr d6, [sp] │ │ │ │ + vadd.f64 d15, d12, d10 │ │ │ │ + vmls.f64 d6, d1, d14 │ │ │ │ + vmov.f64 d14, d9 │ │ │ │ + vldr d9, [pc, #564] @ 43d48 │ │ │ │ + vstr d15, [sp, #24] │ │ │ │ + vadd.f64 d15, d11, d5 │ │ │ │ + vsub.f64 d11, d11, d5 │ │ │ │ + vldr d5, [pc, #540] @ 43d40 │ │ │ │ + vsub.f64 d8, d15, d4 │ │ │ │ + vadd.f64 d15, d15, d4 │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vmul.f64 d11, d11, d5 │ │ │ │ + vadd.f64 d5, d11, d13 │ │ │ │ + vsub.f64 d13, d13, d11 │ │ │ │ + vldr d11, [sp, #16] │ │ │ │ + vsub.f64 d0, d11, d4 │ │ │ │ + vsub.f64 d4, d0, d7 │ │ │ │ + vadd.f64 d7, d0, d7 │ │ │ │ + vldr d0, [sp, #8] │ │ │ │ + vadd.f64 d0, d11, d0 │ │ │ │ + vmul.f64 d11, d3, d9 │ │ │ │ + vsub.f64 d1, d0, d6 │ │ │ │ + vadd.f64 d6, d0, d6 │ │ │ │ + vadd.f64 d0, d12, d10 │ │ │ │ + vsub.f64 d12, d12, d10 │ │ │ │ + vadd.f64 d0, d14, d0 │ │ │ │ + vstr d0, [r2] │ │ │ │ + vmov.f64 d0, d9 │ │ │ │ + vldr d9, [pc, #472] @ 43d50 │ │ │ │ + vnmls.f64 d11, d2, d9 │ │ │ │ + vmul.f64 d9, d3, d9 │ │ │ │ + vldr d3, [pc, #468] @ 43d58 │ │ │ │ + vmla.f64 d9, d2, d0 │ │ │ │ + vldr d0, [pc, #468] @ 43d60 │ │ │ │ + vmul.f64 d2, d5, d3 │ │ │ │ + vldr d3, [pc, #468] @ 43d68 │ │ │ │ + vnmls.f64 d2, d4, d3 │ │ │ │ + vldr d3, [pc, #468] @ 43d70 │ │ │ │ + vmul.f64 d3, d7, d3 │ │ │ │ + vnmls.f64 d3, d13, d0 │ │ │ │ + vadd.f64 d0, d2, d3 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vsub.f64 d2, d9, d3 │ │ │ │ - vadd.f64 d3, d9, d3 │ │ │ │ - vldr d9, [pc, #532] @ 3fee8 │ │ │ │ - vstr d2, [sp] │ │ │ │ - vmov.f64 d2, d4 │ │ │ │ - vmov.f64 d4, d12 │ │ │ │ - vmls.f64 d4, d0, d13 │ │ │ │ - vsub.f64 d0, d14, d8 │ │ │ │ - vldr d13, [sp, #24] │ │ │ │ - vadd.f64 d8, d14, d8 │ │ │ │ - vmul.f64 d6, d6, d2 │ │ │ │ - vldr d14, [sp, #40] @ 0x28 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - vsub.f64 d1, d8, d15 │ │ │ │ - vadd.f64 d8, d8, d15 │ │ │ │ - vsub.f64 d5, d0, d6 │ │ │ │ - vadd.f64 d0, d0, d6 │ │ │ │ - vadd.f64 d6, d13, d14 │ │ │ │ - vldr d15, [pc, #476] @ 3fef0 │ │ │ │ - vadd.f64 d12, d11, d4 │ │ │ │ - vsub.f64 d4, d4, d11 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vldr d6, [pc, #468] @ 3fef8 │ │ │ │ - vmul.f64 d11, d7, d6 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ - vmla.f64 d7, d2, d6 │ │ │ │ - vldr d6, [pc, #460] @ 3ff00 │ │ │ │ - vnmls.f64 d11, d2, d15 │ │ │ │ - vldr d15, [pc, #460] @ 3ff08 │ │ │ │ - vmul.f64 d2, d12, d15 │ │ │ │ - vnmls.f64 d2, d5, d6 │ │ │ │ - vldr d6, [pc, #456] @ 3ff10 │ │ │ │ - vmul.f64 d5, d5, d15 │ │ │ │ - vmul.f64 d6, d0, d6 │ │ │ │ - vnmls.f64 d6, d4, d9 │ │ │ │ - vadd.f64 d9, d2, d6 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ - vldr d2, [pc, #440] @ 3ff18 │ │ │ │ - vmul.f64 d6, d6, d2 │ │ │ │ - vldr d2, [pc, #384] @ 3fee8 │ │ │ │ - vmul.f64 d0, d0, d2 │ │ │ │ - vldr d2, [pc, #416] @ 3ff10 │ │ │ │ - vmla.f64 d0, d4, d2 │ │ │ │ - vldr d4, [pc, #392] @ 3ff00 │ │ │ │ - vmla.f64 d5, d12, d4 │ │ │ │ - vldr d12, [pc, #408] @ 3ff18 │ │ │ │ - vsub.f64 d4, d0, d5 │ │ │ │ - vadd.f64 d0, d0, d5 │ │ │ │ - vadd.f64 d5, d9, d9 │ │ │ │ - vmul.f64 d0, d0, d12 │ │ │ │ - vadd.f64 d5, d5, d11 │ │ │ │ - vsub.f64 d11, d11, d9 │ │ │ │ - vstr d5, [ip] │ │ │ │ - vadd.f64 d5, d4, d4 │ │ │ │ - sub.w ip, ip, r8 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - mla r6, r6, r5, ip │ │ │ │ - vldr d4, [pc, #364] @ 3ff20 │ │ │ │ - vstr d5, [ip] │ │ │ │ - vsub.f64 d5, d6, d7 │ │ │ │ - mov.w ip, r5, lsl #3 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d7, d11, d0 │ │ │ │ - vadd.f64 d0, d0, d11 │ │ │ │ - eor.w r5, r5, fp │ │ │ │ - vstr d5, [r6] │ │ │ │ - sub.w r6, r6, ip │ │ │ │ - vldr d5, [sp] │ │ │ │ - vstr d6, [r6] │ │ │ │ + vldr d2, [pc, #456] @ 43d78 │ │ │ │ + vmul.f64 d3, d3, d2 │ │ │ │ + vldr d2, [pc, #424] @ 43d60 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ + vldr d2, [pc, #432] @ 43d70 │ │ │ │ + vmla.f64 d7, d13, d2 │ │ │ │ + vldr d2, [pc, #400] @ 43d58 │ │ │ │ + vmul.f64 d4, d4, d2 │ │ │ │ + vldr d2, [pc, #408] @ 43d68 │ │ │ │ + vmla.f64 d4, d5, d2 │ │ │ │ + vldr d2, [pc, #416] @ 43d78 │ │ │ │ + vsub.f64 d5, d7, d4 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + vadd.f64 d4, d0, d0 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ + vadd.f64 d4, d4, d11 │ │ │ │ + vsub.f64 d11, d11, d0 │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ + vstr d4, [r6] │ │ │ │ + vadd.f64 d4, d5, d5 │ │ │ │ sub.w r6, r6, ip │ │ │ │ - vldr d6, [pc, #320] @ 3ff28 │ │ │ │ - mov.w ip, r7, lsl #3 │ │ │ │ + vadd.f64 d4, d4, d9 │ │ │ │ + vsub.f64 d9, d9, d5 │ │ │ │ + vsub.f64 d5, d3, d9 │ │ │ │ + vstr d4, [r6] │ │ │ │ + add.w r6, r6, lr, lsl #3 │ │ │ │ + vadd.f64 d3, d3, d9 │ │ │ │ + mov.w lr, r5, lsl #3 │ │ │ │ + vldr d4, [pc, #352] @ 43d80 │ │ │ │ + eor.w r5, r5, sl │ │ │ │ + vstr d5, [r6] │ │ │ │ + vsub.f64 d5, d11, d7 │ │ │ │ + sub.w r6, r6, lr │ │ │ │ + vadd.f64 d7, d7, d11 │ │ │ │ + vstr d3, [r6] │ │ │ │ + sub.w r6, r6, lr │ │ │ │ + mov.w lr, r7, lsl #3 │ │ │ │ + vldr d3, [pc, #324] @ 43d88 │ │ │ │ + vstr d5, [r6] │ │ │ │ + add r6, ip │ │ │ │ + sub.w ip, r7, r7, lsl #2 │ │ │ │ + vldr d5, [pc, #316] @ 43d90 │ │ │ │ + eor.w r7, r7, sl │ │ │ │ vstr d7, [r6] │ │ │ │ - add r6, r8 │ │ │ │ - vldr d7, [pc, #316] @ 3ff30 │ │ │ │ - mov.w r8, r7, lsl #5 │ │ │ │ - eor.w r7, r7, fp │ │ │ │ - vstr d0, [r6] │ │ │ │ - add.w r6, r2, ip │ │ │ │ - vmul.f64 d7, d5, d7 │ │ │ │ - vldr d9, [sp, #8] │ │ │ │ - vsub.f64 d10, d10, d9 │ │ │ │ - vnmls.f64 d7, d1, d6 │ │ │ │ - vldr d6, [pc, #288] @ 3ff38 │ │ │ │ - vmul.f64 d10, d10, d6 │ │ │ │ - vadd.f64 d6, d7, d7 │ │ │ │ - vadd.f64 d6, d6, d10 │ │ │ │ - vsub.f64 d10, d10, d7 │ │ │ │ - vldr d7, [pc, #276] @ 3ff40 │ │ │ │ - vmul.f64 d1, d1, d7 │ │ │ │ - vldr d7, [pc, #276] @ 3ff48 │ │ │ │ - vmla.f64 d1, d5, d7 │ │ │ │ - vldr d7, [pc, #276] @ 3ff50 │ │ │ │ - vldr d5, [pc, #280] @ 3ff58 │ │ │ │ + add.w r6, r2, lr │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + vldr d7, [pc, #304] @ 43d98 │ │ │ │ vmul.f64 d7, d8, d7 │ │ │ │ - vnmls.f64 d7, d3, d5 │ │ │ │ - vsub.f64 d5, d1, d7 │ │ │ │ + vnmls.f64 d7, d1, d5 │ │ │ │ + vldr d5, [pc, #300] @ 43da0 │ │ │ │ + vmul.f64 d12, d12, d5 │ │ │ │ + vadd.f64 d5, d7, d7 │ │ │ │ + vadd.f64 d5, d5, d12 │ │ │ │ + vsub.f64 d12, d12, d7 │ │ │ │ + vldr d7, [pc, #288] @ 43da8 │ │ │ │ + vmul.f64 d1, d1, d7 │ │ │ │ + vldr d7, [pc, #288] @ 43db0 │ │ │ │ + vmla.f64 d1, d8, d7 │ │ │ │ + vldr d7, [pc, #288] @ 43db8 │ │ │ │ + vmul.f64 d7, d6, d7 │ │ │ │ + vnmls.f64 d7, d15, d4 │ │ │ │ + vsub.f64 d4, d1, d7 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ - vldr d7, [pc, #268] @ 3ff60 │ │ │ │ - vmul.f64 d8, d8, d7 │ │ │ │ - vldr d7, [pc, #268] @ 3ff68 │ │ │ │ - vmla.f64 d8, d3, d7 │ │ │ │ - vmov.f64 d7, d13 │ │ │ │ - vmls.f64 d7, d14, d4 │ │ │ │ - vadd.f64 d4, d8, d8 │ │ │ │ - vsub.f64 d8, d7, d8 │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ - vadd.f64 d7, d6, d4 │ │ │ │ - vsub.f64 d4, d4, d6 │ │ │ │ + vldr d7, [pc, #276] @ 43dc0 │ │ │ │ + vmul.f64 d6, d6, d7 │ │ │ │ + vldr d7, [pc, #276] @ 43dc8 │ │ │ │ + vmla.f64 d6, d15, d7 │ │ │ │ + vmov.f64 d7, d14 │ │ │ │ + vmls.f64 d7, d0, d3 │ │ │ │ + vadd.f64 d3, d6, d6 │ │ │ │ + vsub.f64 d6, d7, d6 │ │ │ │ + vadd.f64 d3, d3, d7 │ │ │ │ + vadd.f64 d7, d5, d3 │ │ │ │ + vsub.f64 d3, d3, d5 │ │ │ │ vstr d7, [r6] │ │ │ │ - vsub.f64 d7, d8, d10 │ │ │ │ + vsub.f64 d7, d6, d12 │ │ │ │ add r6, r8 │ │ │ │ - vadd.f64 d10, d10, d8 │ │ │ │ - vadd.f64 d6, d5, d7 │ │ │ │ - vstr d4, [r6] │ │ │ │ - add r6, lr │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vstr d6, [r6] │ │ │ │ + vadd.f64 d12, d12, d6 │ │ │ │ + vstr d3, [r6] │ │ │ │ + add r6, ip │ │ │ │ + vadd.f64 d5, d4, d7 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vstr d5, [r6] │ │ │ │ add r6, r8 │ │ │ │ vstr d7, [r6] │ │ │ │ - vsub.f64 d7, d10, d1 │ │ │ │ - add r6, lr │ │ │ │ - vadd.f64 d1, d1, d10 │ │ │ │ - vstr d7, [r6] │ │ │ │ + vsub.f64 d7, d12, d1 │ │ │ │ + vadd.f64 d1, d1, d12 │ │ │ │ add r6, ip │ │ │ │ + vstr d7, [r6] │ │ │ │ + add r6, lr │ │ │ │ vstr d1, [r6] │ │ │ │ - ldr r6, [sp, #48] @ 0x30 │ │ │ │ - add r0, r6 │ │ │ │ - add r1, r6 │ │ │ │ - ldr r6, [sp, #52] @ 0x34 │ │ │ │ - add r3, r6 │ │ │ │ - str r3, [sp, #20] │ │ │ │ - ldr r3, [sp, #172] @ 0xac │ │ │ │ + ldr r6, [sp, #36] @ 0x24 │ │ │ │ add r2, r6 │ │ │ │ - subs r3, #1 │ │ │ │ - str r3, [sp, #172] @ 0xac │ │ │ │ - bne.w 3fbb8 │ │ │ │ - add sp, #60 @ 0x3c │ │ │ │ + add r3, r6 │ │ │ │ + ldr r6, [sp, #156] @ 0x9c │ │ │ │ + subs r6, #1 │ │ │ │ + str r6, [sp, #156] @ 0x9c │ │ │ │ + bne.w 43a00 │ │ │ │ + add sp, #44 @ 0x2c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (4018c ) │ │ │ │ + ldr r4, [pc, #680] @ (43fec ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - stmia r0!, {r0, r2, r3, r7} │ │ │ │ - ldr r1, [sp, #936] @ 0x3a8 │ │ │ │ - stmia r1!, {r0, r2, r6} │ │ │ │ - subs r7, #135 @ 0x87 │ │ │ │ + push {r0, r2, r4, r6, r7, lr} │ │ │ │ + strb r5, [r6, #25] │ │ │ │ + ldr r2, [pc, #176] @ (43e00 ) │ │ │ │ + subs r7, #198 @ 0xc6 │ │ │ │ lsls r7, r2, #30 │ │ │ │ strh r6, [r6, #62] @ 0x3e │ │ │ │ str r5, [r1, #120] @ 0x78 │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - push {r0, r2, r4, r6, r7, lr} │ │ │ │ - strb r5, [r6, #25] │ │ │ │ - ldr r2, [pc, #176] @ (3ffb0 ) │ │ │ │ - subs r7, #198 @ 0xc6 │ │ │ │ - ldc2 2, cr10, [sl, #284]! @ 0x11c │ │ │ │ - str r4, [r3, #100] @ 0x64 │ │ │ │ - subs r7, #208 @ 0xd0 │ │ │ │ str r5, [sp, #616] @ 0x268 │ │ │ │ str r3, [r1, #12] │ │ │ │ asrs r4, r0, #20 │ │ │ │ subs r7, #196 @ 0xc4 │ │ │ │ + stmia r0!, {r0, r2, r3, r7} │ │ │ │ + ldr r1, [sp, #936] @ 0x3a8 │ │ │ │ + stmia r1!, {r0, r2, r6} │ │ │ │ + subs r7, #135 @ 0x87 │ │ │ │ + ldc2 2, cr10, [sl, #284]! @ 0x11c │ │ │ │ + str r4, [r3, #100] @ 0x64 │ │ │ │ + subs r7, #208 @ 0xd0 │ │ │ │ movs r5, #167 @ 0xa7 │ │ │ │ adds r6, r3, #2 │ │ │ │ adds r7, #28 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - ldr r4, [pc, #680] @ (401c4 ) │ │ │ │ + ldr r4, [pc, #680] @ (44024 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ + subs r0, #150 @ 0x96 │ │ │ │ + adds r0, #12 │ │ │ │ + movs r5, #145 @ 0x91 │ │ │ │ + subs r7, #189 @ 0xbd │ │ │ │ strb r5, [r2, r5] │ │ │ │ strb r5, [r2, r5] │ │ │ │ strb r5, [r2, r5] │ │ │ │ subs r7, #181 @ 0xb5 │ │ │ │ ldr r4, [r2, #108] @ 0x6c │ │ │ │ str r6, [sp, #572] @ 0x23c │ │ │ │ strh r6, [r2, #58] @ 0x3a │ │ │ │ @@ -68664,5103 +70687,5182 @@ │ │ │ │ strh r3, [r5, #22] │ │ │ │ subs r2, #199 @ 0xc7 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ subs.w sp, r7, sp, lsl #18 │ │ │ │ lsls r7, r2, #22 │ │ │ │ subs r7, #209 @ 0xd1 │ │ │ │ movs r6, #62 @ 0x3e │ │ │ │ - b.n 402fc │ │ │ │ + b.n 44164 │ │ │ │ ldmia r3!, {r0} │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ adds r1, #49 @ 0x31 │ │ │ │ sxth r7, r1 │ │ │ │ adds r1, r7, #3 │ │ │ │ subs r7, #224 @ 0xe0 │ │ │ │ - subs r0, #150 @ 0x96 │ │ │ │ - adds r0, #12 │ │ │ │ - movs r5, #145 @ 0x91 │ │ │ │ - subs r7, #189 @ 0xbd │ │ │ │ - beq.n 4002c │ │ │ │ + beq.n 43e8c │ │ │ │ ldmia r2!, {r1, r4, r5, r7} │ │ │ │ ldr r0, [r4, #100] @ 0x64 │ │ │ │ subs r7, #179 @ 0xb3 │ │ │ │ adds r1, #49 @ 0x31 │ │ │ │ sxth r7, r1 │ │ │ │ adds r1, r7, #3 │ │ │ │ subs r7, #208 @ 0xd0 │ │ │ │ - bics.w r0, r8, #5 │ │ │ │ + movs r1, #232 @ 0xe8 │ │ │ │ + movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0003ff78 : │ │ │ │ - ldr r2, [pc, #8] @ (3ff84 ) │ │ │ │ - ldr r1, [pc, #12] @ (3ff88 ) │ │ │ │ +00043dd8 : │ │ │ │ + ldr r2, [pc, #8] @ (43de4 ) │ │ │ │ + ldr r1, [pc, #12] @ (43de8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - stmia r6!, {r3, r5} │ │ │ │ - movs r5, r0 │ │ │ │ - @ instruction: 0xfbffffff │ │ │ │ + @ instruction: 0xf7c80005 │ │ │ │ + @ instruction: 0xfbd7ffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr r7, [pc, #808] @ (402c0 ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ - add r7, pc │ │ │ │ - ldr r4, [sp, #196] @ 0xc4 │ │ │ │ + ldr r7, [pc, #820] @ (44140 ) │ │ │ │ + ldrd r6, r4, [sp, #192] @ 0xc0 │ │ │ │ ldrd lr, r5, [sp, #184] @ 0xb8 │ │ │ │ + add r7, pc │ │ │ │ cmp r4, #0 │ │ │ │ - ldr r6, [sp, #192] @ 0xc0 │ │ │ │ - ble.w 40282 │ │ │ │ + ble.w 440f2 │ │ │ │ ldr r4, [sp, #200] @ 0xc8 │ │ │ │ - ldr.w ip, [pc, #788] @ 402c4 │ │ │ │ - vldr d14, [pc, #732] @ 40290 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + ldr.w ip, [pc, #804] @ 44144 │ │ │ │ + vldr d14, [pc, #748] @ 44110 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d13, [pc, #748] @ 44118 │ │ │ │ str r4, [sp, #72] @ 0x48 │ │ │ │ ldr r4, [sp, #204] @ 0xcc │ │ │ │ - vldr d13, [pc, #728] @ 40298 │ │ │ │ - vldr d12, [pc, #732] @ 402a0 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + vldr d12, [pc, #748] @ 44120 │ │ │ │ + vldr d11, [pc, #752] @ 44128 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d10, [pc, #752] @ 44130 │ │ │ │ str r4, [sp, #76] @ 0x4c │ │ │ │ - ldr.w r7, [r7, ip] │ │ │ │ mov r4, lr │ │ │ │ - vldr d11, [pc, #728] @ 402a8 │ │ │ │ - vldr d10, [pc, #732] @ 402b0 │ │ │ │ - ldr.w fp, [r7] │ │ │ │ - vldr d9, [pc, #732] @ 402b8 │ │ │ │ + ldr.w r7, [r7, ip] │ │ │ │ str r3, [sp, #4] │ │ │ │ - movs r7, #24 │ │ │ │ - mov.w r8, r4, lsl #4 │ │ │ │ - mov r3, r7 │ │ │ │ - mov.w ip, #40 @ 0x28 │ │ │ │ - vldr d7, [r0] │ │ │ │ - mov.w lr, r4, lsl #3 │ │ │ │ - mla r7, r7, r4, r1 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r0, r8 │ │ │ │ - vldr d4, [r7] │ │ │ │ - mla r7, ip, r4, r1 │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - mul.w r9, ip, r4 │ │ │ │ - vldr d6, [r7] │ │ │ │ - mov.w ip, r4, lsl #5 │ │ │ │ - eor.w r4, r4, fp │ │ │ │ + vldr d9, [pc, #744] @ 44138 │ │ │ │ + ldr.w fp, [r7] │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ + vldr d5, [r0] │ │ │ │ + mov.w r9, r4, lsl #4 │ │ │ │ + add.w r7, r1, ip, lsl #3 │ │ │ │ + mov.w ip, ip, lsl #4 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + mov.w r8, r4, lsl #3 │ │ │ │ + vldr d0, [r7] │ │ │ │ add.w r7, r0, r9 │ │ │ │ - add.w sl, r1, ip │ │ │ │ - vsub.f64 d15, d4, d6 │ │ │ │ - vadd.f64 d2, d4, d6 │ │ │ │ - add r9, r1 │ │ │ │ - add ip, r0 │ │ │ │ - vldr d4, [r7] │ │ │ │ - add.w r7, r1, r8 │ │ │ │ - vstr d2, [sp, #40] @ 0x28 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ - vsub.f64 d1, d4, d6 │ │ │ │ - vadd.f64 d6, d4, d6 │ │ │ │ - vldr d4, [r7] │ │ │ │ - add r7, r8 │ │ │ │ - vstr d6, [sp, #48] @ 0x30 │ │ │ │ - vldr d6, [sl] │ │ │ │ - mov.w sl, r6, lsl #3 │ │ │ │ - vstr d1, [sp, #8] │ │ │ │ - vsub.f64 d3, d4, d6 │ │ │ │ - vadd.f64 d0, d4, d6 │ │ │ │ - vldr d6, [r9] │ │ │ │ - mov.w r9, r6, lsl #5 │ │ │ │ - vldr d4, [r7] │ │ │ │ - add r7, r8 │ │ │ │ - mov.w r8, r6, lsl #4 │ │ │ │ - eor.w r6, r6, fp │ │ │ │ - vmov.f64 d2, d3 │ │ │ │ - vstr d0, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d3, d4, d6 │ │ │ │ - vadd.f64 d4, d4, d6 │ │ │ │ - vldr d6, [lr] │ │ │ │ + mov.w lr, r4, lsl #5 │ │ │ │ + add.w sl, r1, lr │ │ │ │ + add lr, r0 │ │ │ │ + vsub.f64 d6, d5, d0 │ │ │ │ + vadd.f64 d0, d5, d0 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #2 │ │ │ │ + eor.w r4, r4, fp │ │ │ │ + add.w r7, r1, r7, lsl #3 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + vsub.f64 d2, d5, d7 │ │ │ │ + vadd.f64 d3, d5, d7 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, r1, r9 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r0, r8 │ │ │ │ + add r8, r1 │ │ │ │ + vstr d2, [sp, #8] │ │ │ │ + vstr d3, [sp, #32] │ │ │ │ + vldr d3, [lr] │ │ │ │ mov.w lr, r5, lsl #5 │ │ │ │ - vsub.f64 d1, d1, d2 │ │ │ │ - vstr d2, [sp, #16] │ │ │ │ - vstr d4, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d8, d5, d7 │ │ │ │ + vadd.f64 d7, d5, d7 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, r9 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [sl] │ │ │ │ + mov.w sl, r6, lsl #4 │ │ │ │ + vsub.f64 d15, d5, d7 │ │ │ │ + vadd.f64 d1, d5, d7 │ │ │ │ + vldr d7, [ip] │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, r9 │ │ │ │ + mov.w r9, r6, lsl #3 │ │ │ │ + add.w ip, r3, r9 │ │ │ │ + sub.w r3, r5, r5, lsl #2 │ │ │ │ + vstr d1, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d1, d8, d15 │ │ │ │ + vsub.f64 d4, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [r8] │ │ │ │ + mov.w r8, r6, lsl #5 │ │ │ │ + eor.w r6, r6, fp │ │ │ │ + vstr d4, [sp, #16] │ │ │ │ vldr d4, [r7] │ │ │ │ - vstr d3, [sp, #24] │ │ │ │ - vldr d3, [ip] │ │ │ │ - vadd.f64 d8, d4, d6 │ │ │ │ - vsub.f64 d0, d4, d6 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ - vstr d8, [sp, #32] │ │ │ │ - vsub.f64 d2, d0, d15 │ │ │ │ - vldr d8, [r1] │ │ │ │ - add.w ip, r7, sl │ │ │ │ - vadd.f64 d0, d15, d0 │ │ │ │ - mla r7, r3, r5, r2 │ │ │ │ - mvn.w r3, #47 @ 0x2f │ │ │ │ - vsub.f64 d4, d3, d8 │ │ │ │ - vadd.f64 d8, d3, d8 │ │ │ │ + add.w r7, r5, r5, lsl #1 │ │ │ │ + vstr d5, [sp, #56] @ 0x38 │ │ │ │ + add.w r7, r2, r7, lsl #3 │ │ │ │ + vsub.f64 d5, d4, d7 │ │ │ │ + vadd.f64 d4, d4, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vstr d4, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d4, d3, d7 │ │ │ │ + vadd.f64 d7, d3, d7 │ │ │ │ + vsub.f64 d2, d5, d2 │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ vmul.f64 d3, d2, d13 │ │ │ │ vmla.f64 d3, d1, d14 │ │ │ │ - vsub.f64 d6, d4, d6 │ │ │ │ - vmla.f64 d3, d6, d12 │ │ │ │ + vsub.f64 d7, d4, d7 │ │ │ │ + vmla.f64 d3, d7, d12 │ │ │ │ vstr d3, [ip] │ │ │ │ - vmul.f64 d3, d6, d14 │ │ │ │ + vmul.f64 d3, d7, d14 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ + add ip, r8 │ │ │ │ vmla.f64 d3, d2, d12 │ │ │ │ - vmul.f64 d6, d6, d13 │ │ │ │ - vmla.f64 d6, d1, d12 │ │ │ │ - add ip, r9 │ │ │ │ + vmla.f64 d7, d1, d12 │ │ │ │ vmls.f64 d3, d1, d13 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - vmls.f64 d6, d2, d14 │ │ │ │ + vmls.f64 d7, d2, d14 │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ + vadd.f64 d5, d2, d5 │ │ │ │ vstr d3, [ip] │ │ │ │ - sub.w ip, ip, r8 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vstr d6, [ip] │ │ │ │ sub.w ip, ip, sl │ │ │ │ - vadd.f64 d6, d1, d3 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - vadd.f64 d4, d3, d4 │ │ │ │ - vmov.f64 d3, d5 │ │ │ │ - vmul.f64 d1, d6, d9 │ │ │ │ - vmla.f64 d3, d0, d11 │ │ │ │ - vmla.f64 d1, d4, d10 │ │ │ │ - vsub.f64 d2, d3, d1 │ │ │ │ - vmov.f64 d3, d5 │ │ │ │ - vmul.f64 d1, d0, d10 │ │ │ │ - vmla.f64 d3, d6, d11 │ │ │ │ - vmla.f64 d1, d4, d9 │ │ │ │ - vstr d2, [r7] │ │ │ │ - vadd.f64 d2, d5, d6 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ - vmla.f64 d5, d4, d11 │ │ │ │ - vmla.f64 d6, d0, d9 │ │ │ │ - add r7, lr │ │ │ │ - vadd.f64 d2, d2, d0 │ │ │ │ - vadd.f64 d2, d2, d4 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vstr d2, [r7] │ │ │ │ - mla r7, r3, r5, r7 │ │ │ │ - vsub.f64 d2, d3, d1 │ │ │ │ - vstr d2, [r7] │ │ │ │ - add r7, lr │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vldr d6, [sp, #32] │ │ │ │ - vldr d1, [sp, #48] @ 0x30 │ │ │ │ - vldr d0, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d6, d2, d6 │ │ │ │ - vldr d15, [sp, #64] @ 0x40 │ │ │ │ - vstr d5, [r7] │ │ │ │ - add.w r7, r7, r5, lsl #3 │ │ │ │ - vsub.f64 d4, d1, d0 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - vsub.f64 d3, d15, d8 │ │ │ │ - vadd.f64 d8, d15, d8 │ │ │ │ - vmul.f64 d5, d6, d12 │ │ │ │ - vmla.f64 d5, d4, d13 │ │ │ │ - vmla.f64 d5, d3, d14 │ │ │ │ - vstr d5, [ip] │ │ │ │ - vmul.f64 d5, d3, d12 │ │ │ │ - vmla.f64 d5, d6, d13 │ │ │ │ - vmul.f64 d6, d6, d14 │ │ │ │ - add ip, r9 │ │ │ │ - vnmls.f64 d6, d3, d13 │ │ │ │ - vmls.f64 d5, d4, d14 │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vmls.f64 d6, d4, d12 │ │ │ │ - vstr d5, [ip] │ │ │ │ - sub.w ip, ip, r8 │ │ │ │ - vadd.f64 d5, d1, d0 │ │ │ │ - vstr d6, [ip] │ │ │ │ - vldr d6, [sp, #32] │ │ │ │ + vmov.f64 d3, d6 │ │ │ │ + vstr d7, [ip] │ │ │ │ + vadd.f64 d7, d8, d15 │ │ │ │ + sub.w ip, ip, r9 │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ vmla.f64 d3, d5, d11 │ │ │ │ - vadd.f64 d4, d2, d6 │ │ │ │ - vmul.f64 d2, d4, d10 │ │ │ │ - vmla.f64 d2, d8, d9 │ │ │ │ + vmul.f64 d2, d7, d9 │ │ │ │ + vadd.f64 d4, d8, d4 │ │ │ │ + vmla.f64 d2, d4, d10 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ vmul.f64 d2, d5, d10 │ │ │ │ vmla.f64 d2, d4, d9 │ │ │ │ vstr d3, [r7] │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vmla.f64 d3, d8, d11 │ │ │ │ - sub.w r7, r7, lr │ │ │ │ + vadd.f64 d3, d6, d7 │ │ │ │ + add r7, lr │ │ │ │ + vadd.f64 d3, d3, d5 │ │ │ │ + vadd.f64 d3, d3, d4 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vmov.f64 d3, d6 │ │ │ │ + vmla.f64 d6, d4, d11 │ │ │ │ + add.w r7, r7, r3, lsl #4 │ │ │ │ + vmla.f64 d3, d7, d11 │ │ │ │ + vmul.f64 d7, d7, d10 │ │ │ │ + vmla.f64 d7, d5, d9 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vmul.f64 d2, d5, d9 │ │ │ │ - vmla.f64 d2, d8, d10 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ vstr d3, [r7] │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vmla.f64 d3, d4, d11 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ + add r7, lr │ │ │ │ + vstr d6, [r7] │ │ │ │ + add.w r7, r7, r5, lsl #3 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + vldr d7, [sp, #24] │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ + vldr d8, [sp, #56] @ 0x38 │ │ │ │ + vldr d15, [sp, #64] @ 0x40 │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + vldr d1, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d4, d8, d7 │ │ │ │ + vsub.f64 d7, d3, d15 │ │ │ │ + vsub.f64 d5, d2, d1 │ │ │ │ + vmul.f64 d6, d7, d12 │ │ │ │ + vmla.f64 d6, d5, d13 │ │ │ │ + vmla.f64 d6, d4, d14 │ │ │ │ + vstr d6, [ip] │ │ │ │ + vmul.f64 d6, d4, d12 │ │ │ │ + add ip, r8 │ │ │ │ + vmla.f64 d6, d7, d13 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vmls.f64 d6, d5, d14 │ │ │ │ + vnmls.f64 d7, d4, d13 │ │ │ │ + vmov.f64 d4, d0 │ │ │ │ + vmls.f64 d7, d5, d12 │ │ │ │ + vadd.f64 d5, d3, d15 │ │ │ │ + vstr d6, [ip] │ │ │ │ + sub.w ip, ip, sl │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ + vmul.f64 d3, d5, d10 │ │ │ │ + vstr d7, [ip] │ │ │ │ + vadd.f64 d7, d2, d1 │ │ │ │ + vadd.f64 d6, d8, d6 │ │ │ │ + vmla.f64 d4, d7, d11 │ │ │ │ + vmla.f64 d3, d6, d9 │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ + vmul.f64 d3, d7, d10 │ │ │ │ + vmla.f64 d3, d5, d9 │ │ │ │ + vstr d4, [r7] │ │ │ │ + vmov.f64 d4, d0 │ │ │ │ + sub.w r7, r7, lr │ │ │ │ + vmla.f64 d4, d6, d11 │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ + vmul.f64 d3, d7, d9 │ │ │ │ + vadd.f64 d7, d0, d7 │ │ │ │ + vmla.f64 d3, d6, d10 │ │ │ │ + vstr d4, [r7] │ │ │ │ + vmov.f64 d4, d0 │ │ │ │ add.w r7, r7, r5, lsl #4 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ eor.w r5, r5, fp │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vsub.f64 d3, d3, d2 │ │ │ │ - vadd.f64 d7, d7, d8 │ │ │ │ - vstr d3, [r7] │ │ │ │ + vmla.f64 d4, d5, d11 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ + vstr d4, [r7] │ │ │ │ ldr r7, [sp, #72] @ 0x48 │ │ │ │ vstr d7, [r2] │ │ │ │ add r0, r7 │ │ │ │ add r1, r7 │ │ │ │ ldr r7, [sp, #76] @ 0x4c │ │ │ │ add r3, r7 │ │ │ │ add r2, r7 │ │ │ │ - ldr r7, [sp, #196] @ 0xc4 │ │ │ │ str r3, [sp, #4] │ │ │ │ - subs r7, #1 │ │ │ │ - str r7, [sp, #196] @ 0xc4 │ │ │ │ - bne.w 3ffe0 │ │ │ │ + ldr r3, [sp, #196] @ 0xc4 │ │ │ │ + subs r3, #1 │ │ │ │ + str r3, [sp, #196] @ 0xc4 │ │ │ │ + bne.w 43e54 │ │ │ │ add sp, #84 @ 0x54 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ udf #75 @ 0x4b │ │ │ │ strb r5, [r0, #20] │ │ │ │ lsls r3, r0, #19 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ strd r0, r5, [r9, #-352]! @ 0x160 │ │ │ │ adds r2, #156 @ 0x9c │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ add r3, sp, #772 @ 0x304 │ │ │ │ - ldr r5, [pc, #452] @ (40468 ) │ │ │ │ + ldr r5, [pc, #452] @ (442e8 ) │ │ │ │ stmia r4!, {r6, r7} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ @ instruction: 0xf3a03fe3 │ │ │ │ cmp sl, r0 │ │ │ │ - b.n 408ba │ │ │ │ + b.n 4473a │ │ │ │ ldrb r0, [r2, #14] │ │ │ │ subs r7, #204 @ 0xcc │ │ │ │ ldrb r1, [r6, r1] │ │ │ │ add r1, sp, #812 @ 0x32c │ │ │ │ - bmi.n 40238 │ │ │ │ + bmi.n 440b8 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ - stc 0, cr0, [r8], #-20 @ 0xffffffec │ │ │ │ + adds r0, r6, #6 │ │ │ │ + movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -000402c8 : │ │ │ │ - ldr r2, [pc, #8] @ (402d4 ) │ │ │ │ - ldr r1, [pc, #12] @ (402d8 ) │ │ │ │ +00044148 : │ │ │ │ + ldr r2, [pc, #8] @ (44154 ) │ │ │ │ + ldr r1, [pc, #12] @ (44158 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - stmia r3!, {r3} │ │ │ │ - movs r5, r0 │ │ │ │ - ldc2 15, cr15, [pc], #1020 @ 406d8 │ │ │ │ + eor.w r0, r8, #8716288 @ 0x850000 │ │ │ │ + ldc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr r7, [pc, #880] @ (40658 ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #92 @ 0x5c │ │ │ │ + sub sp, #76 @ 0x4c │ │ │ │ + ldr r7, [pc, #884] @ (444f0 ) │ │ │ │ + ldrd r5, r4, [sp, #184] @ 0xb8 │ │ │ │ + ldrd lr, r6, [sp, #176] @ 0xb0 │ │ │ │ add r7, pc │ │ │ │ - ldr r4, [sp, #204] @ 0xcc │ │ │ │ - ldrd lr, r5, [sp, #192] @ 0xc0 │ │ │ │ cmp r4, #0 │ │ │ │ - ldr r6, [sp, #200] @ 0xc8 │ │ │ │ - ble.w 4060a │ │ │ │ - ldr r4, [sp, #208] @ 0xd0 │ │ │ │ - mov.w fp, #40 @ 0x28 │ │ │ │ - ldr.w ip, [pc, #856] @ 4065c │ │ │ │ - mov sl, r3 │ │ │ │ - vldr d14, [pc, #780] @ 40618 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #76] @ 0x4c │ │ │ │ - ldr r4, [sp, #212] @ 0xd4 │ │ │ │ - vldr d12, [pc, #780] @ 40620 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #80] @ 0x50 │ │ │ │ + ble.w 44492 │ │ │ │ + ldr r4, [sp, #192] @ 0xc0 │ │ │ │ + vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ + ldr.w ip, [pc, #864] @ 444f4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r4, [sp, #60] @ 0x3c │ │ │ │ + ldr r4, [sp, #196] @ 0xc4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ ldr.w r7, [r7, ip] │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ ldr r4, [r7, #0] │ │ │ │ - str r4, [sp, #84] @ 0x54 │ │ │ │ + str r4, [sp, #68] @ 0x44 │ │ │ │ mov r4, lr │ │ │ │ - mul.w r9, fp, r4 │ │ │ │ + add.w r9, r4, r4, lsl #2 │ │ │ │ + vldr d6, [r0] │ │ │ │ mov.w ip, r4, lsl #4 │ │ │ │ - add.w r7, r1, ip │ │ │ │ - vldr d5, [r0] │ │ │ │ - add.w r3, r0, r9 │ │ │ │ - add.w lr, r1, r4, lsl #5 │ │ │ │ - vldr d6, [r7] │ │ │ │ - lsls r7, r4, #3 │ │ │ │ - vldr d4, [r3] │ │ │ │ - mov r2, r7 │ │ │ │ - adds r7, r1, r7 │ │ │ │ - sub.w r3, r3, ip │ │ │ │ - vldr d10, [lr] │ │ │ │ - add lr, ip │ │ │ │ - vadd.f64 d7, d4, d6 │ │ │ │ - vsub.f64 d6, d4, d6 │ │ │ │ - vldr d15, [r7] │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d9, [r3] │ │ │ │ - vstr d6, [sp] │ │ │ │ - vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ - mul.w r8, r7, r4 │ │ │ │ - vadd.f64 d3, d5, d7 │ │ │ │ - vmls.f64 d5, d7, d6 │ │ │ │ - mul.w r7, r6, r7 │ │ │ │ - add r3, r8 │ │ │ │ - vstr d3, [sp, #48] @ 0x30 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add r3, r2 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ - vstr d4, [sp, #16] │ │ │ │ - vstr d5, [sp, #56] @ 0x38 │ │ │ │ - vldr d5, [r3] │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ - vldr d4, [lr] │ │ │ │ - add.w lr, r1, r8 │ │ │ │ - mul.w r9, fp, r6 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vldr d11, [r3] │ │ │ │ - sub.w r3, r3, r8 │ │ │ │ - vsub.f64 d0, d5, d7 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [lr] │ │ │ │ - add lr, ip │ │ │ │ - vsub.f64 d2, d4, d11 │ │ │ │ - vadd.f64 d11, d4, d11 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, sl, r9 │ │ │ │ - vldr d8, [lr] │ │ │ │ - mul.w r8, fp, r5 │ │ │ │ - mvn.w lr, #23 │ │ │ │ - vsub.f64 d3, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [r1] │ │ │ │ - add.w ip, r2, r8 │ │ │ │ - mul.w lr, lr, r5 │ │ │ │ - vsub.f64 d1, d4, d8 │ │ │ │ - vadd.f64 d4, d4, d8 │ │ │ │ - vsub.f64 d8, d2, d3 │ │ │ │ - vadd.f64 d2, d2, d3 │ │ │ │ - vadd.f64 d13, d0, d1 │ │ │ │ - vsub.f64 d1, d0, d1 │ │ │ │ - vstr d2, [sp, #8] │ │ │ │ - vsub.f64 d0, d1, d2 │ │ │ │ - vadd.f64 d2, d10, d5 │ │ │ │ - vmls.f64 d10, d5, d6 │ │ │ │ - vmov.f64 d3, d0 │ │ │ │ - vadd.f64 d0, d9, d4 │ │ │ │ - vmls.f64 d9, d4, d6 │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ - vstr d0, [sp, #24] │ │ │ │ - vadd.f64 d0, d0, d2 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ - vmov.f64 d2, d15 │ │ │ │ - vmls.f64 d2, d11, d6 │ │ │ │ - vadd.f64 d15, d15, d11 │ │ │ │ - vstr d0, [sp, #64] @ 0x40 │ │ │ │ - vmov.f64 d0, d10 │ │ │ │ - vadd.f64 d5, d9, d10 │ │ │ │ - vmov.f64 d10, d4 │ │ │ │ - vmls.f64 d10, d7, d6 │ │ │ │ - vadd.f64 d7, d4, d7 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vsub.f64 d3, d3, d4 │ │ │ │ - vldr d4, [pc, #444] @ 40628 │ │ │ │ - vstr d2, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d11, d15, d7 │ │ │ │ - vsub.f64 d7, d15, d7 │ │ │ │ - vmul.f64 d3, d3, d4 │ │ │ │ - vldr d4, [pc, #432] @ 40630 │ │ │ │ - vadd.f64 d6, d2, d10 │ │ │ │ - vmul.f64 d2, d13, d4 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vldr d3, [pc, #424] @ 40638 │ │ │ │ - vmla.f64 d2, d8, d3 │ │ │ │ - vmul.f64 d8, d8, d4 │ │ │ │ - vnmls.f64 d8, d13, d3 │ │ │ │ - vsub.f64 d3, d6, d5 │ │ │ │ - vldr d13, [pc, #412] @ 40640 │ │ │ │ - vadd.f64 d5, d5, d6 │ │ │ │ - vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ - vmul.f64 d3, d3, d13 │ │ │ │ - vldr d13, [sp, #56] @ 0x38 │ │ │ │ - vmov.f64 d4, d13 │ │ │ │ - vmls.f64 d4, d5, d6 │ │ │ │ - vadd.f64 d5, d13, d5 │ │ │ │ - vstr d5, [ip] │ │ │ │ - add ip, lr │ │ │ │ - vsub.f64 d5, d4, d3 │ │ │ │ - vadd.f64 d3, d3, d4 │ │ │ │ - vadd.f64 d13, d8, d5 │ │ │ │ - vsub.f64 d5, d5, d8 │ │ │ │ - vstr d13, [ip] │ │ │ │ + mov.w r9, r9, lsl #3 │ │ │ │ + vldr d3, [r1] │ │ │ │ + add.w lr, r1, ip │ │ │ │ + mov.w sl, r4, lsl #3 │ │ │ │ + add.w r7, r0, r9 │ │ │ │ + add.w r8, r1, r4, lsl #5 │ │ │ │ + vldr d5, [lr] │ │ │ │ + add.w lr, r1, sl │ │ │ │ + add.w fp, r5, r5, lsl #1 │ │ │ │ + vldr d4, [r7] │ │ │ │ + sub.w r7, r7, ip │ │ │ │ + vldr d12, [lr] │ │ │ │ + add.w lr, r4, r4, lsl #1 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + vldr d10, [r7] │ │ │ │ + vadd.f64 d7, d4, d5 │ │ │ │ + add r7, lr │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ + vldr d11, [r8] │ │ │ │ + add r8, ip │ │ │ │ + vldr d14, [r7] │ │ │ │ + add r7, sl │ │ │ │ + vldr d4, [r7] │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ + mov.w r9, r6, lsl #2 │ │ │ │ + vadd.f64 d1, d6, d7 │ │ │ │ + vmls.f64 d6, d7, d13 │ │ │ │ + vstr d5, [sp] │ │ │ │ + vldr d7, [r7] │ │ │ │ + add r7, ip │ │ │ │ + add.w sl, r9, r6 │ │ │ │ + mov.w sl, sl, lsl #3 │ │ │ │ + sub.w r9, r6, r9 │ │ │ │ + vstr d1, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d9, d4, d7 │ │ │ │ + vadd.f64 d4, d4, d7 │ │ │ │ + vldr d7, [r7] │ │ │ │ + sub.w r7, r7, lr │ │ │ │ + vstr d6, [sp, #48] @ 0x30 │ │ │ │ + vldr d6, [r8] │ │ │ │ + add.w r8, r1, lr │ │ │ │ + add.w lr, r5, r5, lsl #2 │ │ │ │ + vldr d5, [r7] │ │ │ │ + vadd.f64 d15, d11, d4 │ │ │ │ + vmls.f64 d11, d4, d13 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + add.w r7, r3, lr │ │ │ │ + vsub.f64 d0, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r8] │ │ │ │ + add r8, ip │ │ │ │ + add.w ip, r2, sl │ │ │ │ + vstr d15, [sp, #8] │ │ │ │ + vsub.f64 d1, d7, d5 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vldr d5, [r8] │ │ │ │ + vstr d11, [sp, #16] │ │ │ │ + mov.w r8, r9, lsl #3 │ │ │ │ + vsub.f64 d8, d3, d5 │ │ │ │ + vadd.f64 d3, d3, d5 │ │ │ │ + vsub.f64 d5, d0, d1 │ │ │ │ + vadd.f64 d0, d0, d1 │ │ │ │ + vadd.f64 d2, d9, d8 │ │ │ │ + vadd.f64 d1, d10, d3 │ │ │ │ + vsub.f64 d9, d9, d8 │ │ │ │ + vmls.f64 d10, d3, d13 │ │ │ │ + vmov.f64 d8, d14 │ │ │ │ + vmov.f64 d3, d12 │ │ │ │ + vmls.f64 d8, d7, d13 │ │ │ │ + vmls.f64 d3, d6, d13 │ │ │ │ + vadd.f64 d7, d14, d7 │ │ │ │ + vldr d14, [sp] │ │ │ │ + vadd.f64 d6, d12, d6 │ │ │ │ + vadd.f64 d15, d1, d15 │ │ │ │ + vadd.f64 d4, d10, d11 │ │ │ │ + vldr d11, [pc, #464] @ 444b0 │ │ │ │ + vadd.f64 d12, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vstr d3, [sp, #24] │ │ │ │ + vadd.f64 d3, d3, d8 │ │ │ │ + vstr d8, [sp, #32] │ │ │ │ + vsub.f64 d8, d9, d0 │ │ │ │ + vsub.f64 d8, d8, d14 │ │ │ │ + vldr d14, [pc, #440] @ 444b8 │ │ │ │ + vmul.f64 d8, d8, d14 │ │ │ │ + vldr d14, [pc, #440] @ 444c0 │ │ │ │ + vstr d8, [r7] │ │ │ │ + vmul.f64 d8, d2, d11 │ │ │ │ + vmla.f64 d8, d5, d14 │ │ │ │ + vmul.f64 d5, d5, d11 │ │ │ │ + vldr d11, [pc, #428] @ 444c8 │ │ │ │ + vnmls.f64 d5, d2, d14 │ │ │ │ + vldr d14, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d2, d3, d4 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vmul.f64 d2, d2, d11 │ │ │ │ + vmov.f64 d3, d14 │ │ │ │ + vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ + vmls.f64 d3, d4, d11 │ │ │ │ + vadd.f64 d4, d14, d4 │ │ │ │ + vstr d4, [ip] │ │ │ │ add ip, r8 │ │ │ │ - mvn.w r8, #47 @ 0x2f │ │ │ │ - vldr d13, [pc, #348] @ 40640 │ │ │ │ + vsub.f64 d4, d3, d2 │ │ │ │ + vadd.f64 d2, d2, d3 │ │ │ │ + vldr d3, [pc, #384] @ 444d0 │ │ │ │ + vadd.f64 d14, d5, d4 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vadd.f64 d5, d8, d2 │ │ │ │ + vsub.f64 d2, d2, d8 │ │ │ │ + vstr d14, [ip] │ │ │ │ + add ip, sl │ │ │ │ + mov.w sl, fp, lsl #3 │ │ │ │ + vldr d14, [pc, #328] @ 444b8 │ │ │ │ + vstr d4, [ip] │ │ │ │ + add.w ip, ip, r9, lsl #4 │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + mov.w r9, r5, lsl #4 │ │ │ │ vstr d5, [ip] │ │ │ │ - vadd.f64 d5, d2, d3 │ │ │ │ - mla ip, r8, r5, ip │ │ │ │ + sub.w ip, ip, r8 │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ + vadd.f64 d5, d15, d12 │ │ │ │ + vstr d2, [ip] │ │ │ │ + sub.w ip, ip, r6, lsl #3 │ │ │ │ + vldr d2, [pc, #316] @ 444d8 │ │ │ │ + vsub.f64 d1, d4, d1 │ │ │ │ + vldr d4, [pc, #292] @ 444c8 │ │ │ │ + vmul.f64 d6, d1, d2 │ │ │ │ + vmla.f64 d6, d7, d3 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ + vnmls.f64 d7, d1, d3 │ │ │ │ + vstr d6, [r7] │ │ │ │ + add r7, sl │ │ │ │ + vstr d7, [r7] │ │ │ │ + vsub.f64 d7, d12, d15 │ │ │ │ + sub.w r7, r7, lr │ │ │ │ vldr d8, [sp, #32] │ │ │ │ - vsub.f64 d3, d3, d2 │ │ │ │ - mov.w r8, r6, lsl #4 │ │ │ │ - sub.w r3, r3, r8 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vstr d5, [ip] │ │ │ │ - sub.w ip, ip, lr │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ - vstr d3, [ip] │ │ │ │ - sub.w ip, ip, r5, lsl #3 │ │ │ │ - vsub.f64 d4, d8, d5 │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d5, d4, d12 │ │ │ │ - vmla.f64 d5, d7, d14 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ - vnmls.f64 d7, d4, d14 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add r3, r7 │ │ │ │ - vldr d5, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d4, d5, d11 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vsub.f64 d7, d11, d5 │ │ │ │ - vmov.f64 d5, d3 │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ - vmls.f64 d5, d4, d6 │ │ │ │ - vadd.f64 d4, d3, d4 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vsub.f64 d6, d5, d7 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [pc, #220] @ 40648 │ │ │ │ - vstr d6, [ip] │ │ │ │ - sub.w ip, ip, lr │ │ │ │ - vldr d6, [pc, #216] @ 40650 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d7, d7, d4 │ │ │ │ + vmov.f64 d6, d1 │ │ │ │ + vmls.f64 d6, d5, d11 │ │ │ │ + vadd.f64 d5, d1, d5 │ │ │ │ + vldr d11, [sp, #16] │ │ │ │ + vmov.f64 d1, d3 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vstr d4, [ip] │ │ │ │ + sub.w ip, ip, r8 │ │ │ │ + vldr d4, [pc, #232] @ 444e0 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vsub.f64 d5, d9, d0 │ │ │ │ vstr d7, [ip] │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ vldr d7, [sp] │ │ │ │ - vmul.f64 d6, d3, d6 │ │ │ │ - vldr d4, [pc, #152] @ 40628 │ │ │ │ - vmla.f64 d6, d7, d4 │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ - vsub.f64 d4, d9, d0 │ │ │ │ - vadd.f64 d7, d1, d7 │ │ │ │ - vmul.f64 d3, d4, d14 │ │ │ │ + vmul.f64 d6, d5, d4 │ │ │ │ + vldr d5, [pc, #216] @ 444e8 │ │ │ │ + vsub.f64 d4, d10, d11 │ │ │ │ + vmla.f64 d6, d7, d14 │ │ │ │ + vadd.f64 d7, d9, d0 │ │ │ │ + vmul.f64 d3, d4, d3 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d2, d10 │ │ │ │ - vmla.f64 d3, d6, d12 │ │ │ │ - vmul.f64 d6, d6, d14 │ │ │ │ - vnmls.f64 d6, d4, d12 │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ + vsub.f64 d6, d6, d8 │ │ │ │ + vmla.f64 d3, d6, d2 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vnmls.f64 d6, d4, d2 │ │ │ │ vsub.f64 d4, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vstr d4, [r3] │ │ │ │ - mla r3, ip, r6, r3 │ │ │ │ + vstr d4, [r7] │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ + add.w r7, r7, fp, lsl #4 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r3] │ │ │ │ - subs r3, r3, r7 │ │ │ │ - vstr d5, [r3] │ │ │ │ - sub.w r3, r3, r8 │ │ │ │ - vstr d7, [r3] │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ - add r0, r3 │ │ │ │ - add r1, r3 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ - add r2, r3 │ │ │ │ - add sl, r3 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ - eors r4, r3 │ │ │ │ - eors r5, r3 │ │ │ │ - eors r6, r3 │ │ │ │ - ldr r3, [sp, #204] @ 0xcc │ │ │ │ - subs r3, #1 │ │ │ │ - str r3, [sp, #204] @ 0xcc │ │ │ │ - bne.w 40326 │ │ │ │ - add sp, #92 @ 0x5c │ │ │ │ + vstr d4, [r7] │ │ │ │ + sub.w r7, r7, sl │ │ │ │ + vstr d5, [r7] │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ + vstr d7, [r7] │ │ │ │ + ldr r7, [sp, #60] @ 0x3c │ │ │ │ + add r0, r7 │ │ │ │ + add r1, r7 │ │ │ │ + ldr r7, [sp, #64] @ 0x40 │ │ │ │ + add r2, r7 │ │ │ │ + add r3, r7 │ │ │ │ + ldr r7, [sp, #68] @ 0x44 │ │ │ │ + eor.w r4, r4, r7 │ │ │ │ + eor.w r6, r6, r7 │ │ │ │ + eor.w r5, r5, r7 │ │ │ │ + ldr r7, [sp, #188] @ 0xbc │ │ │ │ + subs r7, #1 │ │ │ │ + str r7, [sp, #188] @ 0xbc │ │ │ │ + bne.w 441ae │ │ │ │ + add sp, #76 @ 0x4c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + strh r1, [r0, #42] @ 0x2a │ │ │ │ + b.n 4471c │ │ │ │ + ldr r2, [pc, #28] @ (444d4 ) │ │ │ │ + subs r7, #224 @ 0xe0 │ │ │ │ + ldr r4, [pc, #680] @ (44764 ) │ │ │ │ + @ instruction: 0xe858b67a │ │ │ │ + subs r7, #235 @ 0xeb │ │ │ │ + lsls r4, r5, #24 │ │ │ │ + str r6, [r5, #72] @ 0x48 │ │ │ │ + ldrh r0, [r0, r5] │ │ │ │ + subs r7, #234 @ 0xea │ │ │ │ + b.w ff4ecbfa │ │ │ │ + b.n 44bbe │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - ldr r4, [pc, #680] @ (408d4 ) │ │ │ │ - @ instruction: 0xe858b67a │ │ │ │ - subs r7, #235 @ 0xeb │ │ │ │ - strh r1, [r0, #42] @ 0x2a │ │ │ │ - b.n 4089c │ │ │ │ - ldr r2, [pc, #28] @ (40654 ) │ │ │ │ - subs r7, #224 @ 0xe0 │ │ │ │ - lsls r4, r5, #24 │ │ │ │ - str r6, [r5, #72] @ 0x48 │ │ │ │ - ldrh r0, [r0, r5] │ │ │ │ - subs r7, #234 @ 0xea │ │ │ │ - b.w ff4e8d72 │ │ │ │ - b.n 40d36 │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - ldr r6, [pc, #872] @ (409b4 ) │ │ │ │ - cbz r7, 40660 │ │ │ │ - smlsldx r3, pc, lr, lr @ │ │ │ │ - ldr r4, [pc, #680] @ (408fc ) │ │ │ │ + ldr r4, [pc, #680] @ (4478c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #203 @ 0xcb │ │ │ │ - @ instruction: 0xe8d80005 │ │ │ │ + ldr r6, [pc, #872] @ (44854 ) │ │ │ │ + cbz r7, 44500 │ │ │ │ + smlsldx r3, pc, lr, lr @ │ │ │ │ + subs r0, r0, r1 │ │ │ │ + movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00040660 : │ │ │ │ - ldr r2, [pc, #8] @ (4066c ) │ │ │ │ - ldr r1, [pc, #12] @ (40670 ) │ │ │ │ +000444f8 : │ │ │ │ + ldr r2, [pc, #8] @ (44504 ) │ │ │ │ + ldr r1, [pc, #12] @ (44508 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - nop {10} │ │ │ │ - movs r5, r0 │ │ │ │ - ldc2l 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ + add.w r0, r8, #5 │ │ │ │ + mrrc2 15, 15, pc, pc, cr15 @ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r3 │ │ │ │ - ldr.w ip, [pc, #744] @ 40968 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ - add ip, pc │ │ │ │ - ldr r3, [sp, #204] @ 0xcc │ │ │ │ + ldr.w ip, [pc, #776] @ 44838 │ │ │ │ + ldrd r6, r3, [sp, #200] @ 0xc8 │ │ │ │ ldrd r4, r5, [sp, #192] @ 0xc0 │ │ │ │ + add ip, pc │ │ │ │ + ldr r7, [sp, #212] @ 0xd4 │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r6, [sp, #200] @ 0xc8 │ │ │ │ - ldr r7, [sp, #208] @ 0xd0 │ │ │ │ - ble.w 40946 │ │ │ │ - ldr.w lr, [pc, #720] @ 4096c │ │ │ │ + ble.w 44802 │ │ │ │ + ldr.w lr, [pc, #760] @ 4483c │ │ │ │ ldr.w r3, [ip, lr] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - cmp r7, #1 │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ + cmp r3, #1 │ │ │ │ it eq │ │ │ │ - cmpeq r3, #1 │ │ │ │ - bne.w 40970 │ │ │ │ - vldr d14, [pc, #668] @ 40950 │ │ │ │ - vldr d13, [pc, #672] @ 40958 │ │ │ │ - vldr d12, [pc, #676] @ 40960 │ │ │ │ - lsls r3, r4, #5 │ │ │ │ + cmpeq r7, #1 │ │ │ │ + bne.w 44840 │ │ │ │ + vldr d14, [pc, #708] @ 44820 │ │ │ │ + vldr d13, [pc, #712] @ 44828 │ │ │ │ + vldr d12, [pc, #716] @ 44830 │ │ │ │ + mov.w r3, r4, lsl #5 │ │ │ │ + mov.w r8, r4, lsl #4 │ │ │ │ vldr d3, [r0] │ │ │ │ - adds r7, r0, r3 │ │ │ │ - mov.w sl, #24 │ │ │ │ + add.w r7, r0, r3 │ │ │ │ + mov.w ip, r4, lsl #3 │ │ │ │ vldr d5, [r7] │ │ │ │ - lsls r7, r4, #4 │ │ │ │ - add.w ip, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ + add.w r7, r0, r8 │ │ │ │ + add r8, r1 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add r7, r3 │ │ │ │ + vldr d15, [r7] │ │ │ │ + add.w r7, r0, ip │ │ │ │ vadd.f64 d7, d5, d3 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, r3 │ │ │ │ - vldr d15, [ip] │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ - add.w lr, r0, ip │ │ │ │ - vstr d7, [sp, #56] @ 0x38 │ │ │ │ - add ip, r1 │ │ │ │ vadd.f64 d4, d15, d6 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - vldr d6, [lr] │ │ │ │ - add lr, r3 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add r7, r3 │ │ │ │ add r3, r1 │ │ │ │ vadd.f64 d8, d4, d7 │ │ │ │ - vldr d7, [lr] │ │ │ │ - mov.w lr, #56 @ 0x38 │ │ │ │ - vstr d4, [sp, #48] @ 0x30 │ │ │ │ + vstr d7, [sp, #56] @ 0x38 │ │ │ │ + vldr d7, [r7] │ │ │ │ + sub.w r7, ip, r4 │ │ │ │ + add ip, r1 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w lr, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vstr d8, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - mul.w r8, lr, r4 │ │ │ │ - vstr d8, [sp, #40] @ 0x28 │ │ │ │ - add.w lr, r0, r8 │ │ │ │ - add r8, r1 │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ vldr d7, [lr] │ │ │ │ - mul.w lr, sl, r4 │ │ │ │ - mul.w sl, sl, r5 │ │ │ │ - add.w r9, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ - adds r0, #8 │ │ │ │ - vldr d5, [r9] │ │ │ │ - mvn.w r9, #23 │ │ │ │ + add.w lr, r4, r4, lsl #1 │ │ │ │ + mov.w r9, lr, lsl #3 │ │ │ │ + add.w lr, r1, lr, lsl #4 │ │ │ │ + add.w fp, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ + vstr d4, [sp, #48] @ 0x30 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ + vldr d5, [fp] │ │ │ │ + mov.w fp, r5, lsl #5 │ │ │ │ + vstr d2, [sp, #32] │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - mul.w r9, r9, r6 │ │ │ │ - vadd.f64 d0, d1, d2 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - vstr d1, [sp, #24] │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #2 │ │ │ │ + vadd.f64 d0, d1, d2 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r3, r2, fp │ │ │ │ + add.w r7, r1, r7, lsl #3 │ │ │ │ + add.w r1, r1, #8 │ │ │ │ + vmul.f64 d11, d7, d14 │ │ │ │ + vldr d7, [r9] │ │ │ │ + mov.w r9, r6, lsl #5 │ │ │ │ + vstr d1, [sp, #24] │ │ │ │ + vmul.f64 d4, d4, d14 │ │ │ │ vldr d1, [ip] │ │ │ │ - mov.w ip, #40 @ 0x28 │ │ │ │ - vldr d6, [r8] │ │ │ │ - mov.w r8, #48 @ 0x30 │ │ │ │ + add.w ip, r6, r6, lsl #1 │ │ │ │ vstr d0, [sp, #16] │ │ │ │ - vmul.f64 d4, d4, d14 │ │ │ │ - mla ip, ip, r4, r1 │ │ │ │ - vmul.f64 d11, d7, d14 │ │ │ │ - vldr d7, [lr] │ │ │ │ - mov.w lr, r5, lsl #5 │ │ │ │ - vsub.f64 d10, d6, d7 │ │ │ │ + vsub.f64 d9, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [ip] │ │ │ │ - mov.w ip, r6, lsl #5 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, sl, r9 │ │ │ │ + add.w sl, sl, #8 │ │ │ │ vsub.f64 d5, d1, d6 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vadd.f64 d2, d6, d7 │ │ │ │ vmul.f64 d1, d5, d12 │ │ │ │ + vadd.f64 d10, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vstr d2, [sp, #8] │ │ │ │ - vnmls.f64 d1, d10, d13 │ │ │ │ - vldr d2, [r3] │ │ │ │ - mla r3, r8, r4, r1 │ │ │ │ - vmul.f64 d10, d10, d12 │ │ │ │ - adds r1, #8 │ │ │ │ - vmla.f64 d10, d5, d13 │ │ │ │ - vldr d5, [r7] │ │ │ │ + vldr d6, [r1, #-8] │ │ │ │ + vnmls.f64 d1, d9, d13 │ │ │ │ + vmul.f64 d9, d9, d12 │ │ │ │ vsub.f64 d8, d6, d2 │ │ │ │ - add.w r7, fp, ip │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, r2, lr │ │ │ │ - add.w fp, fp, #8 │ │ │ │ + vldr d6, [lr] │ │ │ │ + sub.w lr, r6, r6, lsl #2 │ │ │ │ + vmla.f64 d9, d5, d13 │ │ │ │ + vldr d5, [r8] │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + add.w r8, r5, r5, lsl #1 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ vsub.f64 d0, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vmul.f64 d5, d8, d13 │ │ │ │ + vstr d9, [sp, #8] │ │ │ │ vmla.f64 d5, d0, d12 │ │ │ │ vmul.f64 d0, d0, d13 │ │ │ │ vadd.f64 d9, d6, d2 │ │ │ │ vsub.f64 d6, d2, d6 │ │ │ │ vnmls.f64 d0, d8, d12 │ │ │ │ vldr d8, [sp, #40] @ 0x28 │ │ │ │ vstr d9, [sp] │ │ │ │ vstr d0, [sp, #64] @ 0x40 │ │ │ │ vldr d0, [sp, #16] │ │ │ │ vsub.f64 d2, d8, d0 │ │ │ │ vsub.f64 d0, d11, d15 │ │ │ │ vadd.f64 d11, d11, d15 │ │ │ │ vstr d2, [r3] │ │ │ │ - add r3, sl │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - vsub.f64 d2, d2, d9 │ │ │ │ + vsub.f64 d2, d10, d9 │ │ │ │ + add r3, r8 │ │ │ │ + vldr d9, [sp, #64] @ 0x40 │ │ │ │ vstr d2, [r7] │ │ │ │ vsub.f64 d2, d1, d5 │ │ │ │ - add r7, r9 │ │ │ │ + add r7, lr │ │ │ │ vadd.f64 d8, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vadd.f64 d0, d4, d3 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ vadd.f64 d3, d5, d1 │ │ │ │ vstr d8, [r7] │ │ │ │ - mla r7, r8, r6, r7 │ │ │ │ - mvn.w r8, #47 @ 0x2f │ │ │ │ + add.w r7, r7, ip, lsl #4 │ │ │ │ + sub.w ip, r5, r5, lsl #2 │ │ │ │ vstr d2, [r7] │ │ │ │ - mul.w r8, r8, r5 │ │ │ │ - vldr d9, [sp, #64] @ 0x40 │ │ │ │ - sub.w r7, r7, ip │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ + mov.w ip, ip, lsl #4 │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ vldr d1, [sp, #24] │ │ │ │ - vadd.f64 d2, d9, d10 │ │ │ │ - vsub.f64 d10, d10, d9 │ │ │ │ - vldr d9, [sp] │ │ │ │ + vadd.f64 d2, d9, d8 │ │ │ │ + vsub.f64 d9, d5, d9 │ │ │ │ + vldr d5, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d8, d0, d2 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vstr d8, [r3] │ │ │ │ - add r3, r8 │ │ │ │ + add r3, ip │ │ │ │ vldr d8, [sp, #40] @ 0x28 │ │ │ │ vstr d2, [r3] │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ - add r3, lr │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ + add r3, fp │ │ │ │ vldr d4, [sp, #48] @ 0x30 │ │ │ │ vstr d2, [r3] │ │ │ │ sub.w r3, r3, r5, lsl #4 │ │ │ │ vstr d3, [r3] │ │ │ │ - vadd.f64 d3, d10, d11 │ │ │ │ - vsub.f64 d10, d10, d11 │ │ │ │ - add r3, sl │ │ │ │ + vadd.f64 d3, d9, d11 │ │ │ │ + vsub.f64 d9, d9, d11 │ │ │ │ + add r3, r8 │ │ │ │ vstr d3, [r7] │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ add.w r7, r7, r6, lsl #4 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d10, [r7] │ │ │ │ - add r7, r9 │ │ │ │ + vstr d9, [r7] │ │ │ │ + add r7, lr │ │ │ │ + vldr d9, [sp] │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ + vadd.f64 d5, d9, d10 │ │ │ │ vsub.f64 d2, d3, d4 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vstr d2, [r3] │ │ │ │ - sub.w r3, r3, lr │ │ │ │ + sub.w r3, r3, fp │ │ │ │ vldr d2, [sp, #32] │ │ │ │ vstr d4, [r3] │ │ │ │ - sub.w r3, r3, r8 │ │ │ │ + sub.w r3, r3, ip │ │ │ │ vsub.f64 d4, d1, d2 │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vstr d6, [r7] │ │ │ │ - add r7, ip │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ + add r7, r9 │ │ │ │ vstr d7, [r7] │ │ │ │ vldr d7, [sp, #16] │ │ │ │ - vadd.f64 d5, d9, d6 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vstr d6, [r3] │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ vstmia r2!, {d5} │ │ │ │ - eors r4, r3 │ │ │ │ - eors r5, r3 │ │ │ │ - eors r6, r3 │ │ │ │ + eor.w r4, r4, r3 │ │ │ │ + eor.w r5, r5, r3 │ │ │ │ + eor.w r6, r6, r3 │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ subs r3, #1 │ │ │ │ str r3, [sp, #204] @ 0xcc │ │ │ │ - bne.w 406be │ │ │ │ + bne.w 44566 │ │ │ │ add sp, #92 @ 0x5c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 40bd0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 44aa0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 40c14 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 44ae4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - b.n 403e4 │ │ │ │ - movs r5, r0 │ │ │ │ + asrs r4, r1, #26 │ │ │ │ + movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r3, r7, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d14, [pc, #696] @ 44b00 │ │ │ │ + vldr d13, [pc, #700] @ 44b08 │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - vldr d14, [pc, #680] @ 40c20 │ │ │ │ - vldr d13, [pc, #684] @ 40c28 │ │ │ │ - vldr d12, [pc, #688] @ 40c30 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ + vldr d12, [pc, #700] @ 44b10 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ - lsls r3, r4, #5 │ │ │ │ + mov.w r3, r4, lsl #5 │ │ │ │ vldr d3, [r0] │ │ │ │ - adds r7, r0, r3 │ │ │ │ - mov.w sl, #24 │ │ │ │ + mov.w r8, r4, lsl #4 │ │ │ │ + add.w r7, r0, r3 │ │ │ │ + mov.w ip, r4, lsl #3 │ │ │ │ vldr d5, [r7] │ │ │ │ - lsls r7, r4, #4 │ │ │ │ - add.w ip, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ - vadd.f64 d7, d3, d5 │ │ │ │ + add.w r7, r0, r8 │ │ │ │ + add r8, r1 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add r7, r3 │ │ │ │ + vldr d9, [r7] │ │ │ │ + add.w r7, r0, ip │ │ │ │ + vadd.f64 d15, d3, d5 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, r3 │ │ │ │ - vldr d11, [ip] │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ - add.w lr, r0, ip │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, r3 │ │ │ │ + add r3, r1 │ │ │ │ + vadd.f64 d7, d6, d9 │ │ │ │ + vsub.f64 d9, d6, d9 │ │ │ │ + vadd.f64 d2, d15, d7 │ │ │ │ vstr d7, [sp] │ │ │ │ + vldr d7, [r7] │ │ │ │ + sub.w r7, ip, r4 │ │ │ │ add ip, r1 │ │ │ │ - vadd.f64 d4, d6, d11 │ │ │ │ - vsub.f64 d11, d6, d11 │ │ │ │ - vldr d5, [lr] │ │ │ │ - add lr, r3 │ │ │ │ - add r3, r1 │ │ │ │ - vadd.f64 d2, d7, d4 │ │ │ │ - vldr d7, [lr] │ │ │ │ - mov.w lr, #56 @ 0x38 │ │ │ │ - vstr d4, [sp, #8] │ │ │ │ - vadd.f64 d1, d5, d7 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w lr, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vstr d2, [sp, #8] │ │ │ │ + vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - mul.w r8, lr, r4 │ │ │ │ - vstr d2, [sp, #16] │ │ │ │ - add.w lr, r0, r8 │ │ │ │ - add r8, r1 │ │ │ │ - vstr d1, [sp, #24] │ │ │ │ vldr d7, [lr] │ │ │ │ - mul.w lr, sl, r4 │ │ │ │ - mul.w sl, sl, r5 │ │ │ │ - add.w r9, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ - vldr d6, [r9] │ │ │ │ - mvn.w r9, #23 │ │ │ │ - vadd.f64 d0, d7, d6 │ │ │ │ + add.w lr, r4, r4, lsl #1 │ │ │ │ + mov.w r9, lr, lsl #3 │ │ │ │ + add.w lr, r1, lr, lsl #4 │ │ │ │ + add.w fp, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ + vstr d4, [sp, #16] │ │ │ │ + vldr d6, [fp] │ │ │ │ + mov.w fp, r5, lsl #5 │ │ │ │ + vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - mul.w r9, r9, r6 │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [lr] │ │ │ │ - vadd.f64 d8, d1, d0 │ │ │ │ + vldr d5, [r9] │ │ │ │ + vadd.f64 d0, d4, d1 │ │ │ │ + vstr d1, [sp, #24] │ │ │ │ + mov.w r9, r6, lsl #5 │ │ │ │ + vldr d1, [lr] │ │ │ │ + sub.w lr, r6, r6, lsl #2 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + vmul.f64 d10, d7, d14 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #2 │ │ │ │ vstr d0, [sp, #32] │ │ │ │ - mov.w lr, r5, lsl #5 │ │ │ │ - vmul.f64 d15, d7, d14 │ │ │ │ - vldr d7, [r8] │ │ │ │ - mov.w r8, #48 @ 0x30 │ │ │ │ - vstr d8, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ + add.w r7, r1, r7, lsl #3 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add.w r7, sl, r9 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [ip] │ │ │ │ - mov.w ip, #40 @ 0x28 │ │ │ │ - mla ip, ip, r4, r1 │ │ │ │ - vldr d4, [ip] │ │ │ │ - mov.w ip, r6, lsl #5 │ │ │ │ - vsub.f64 d9, d5, d4 │ │ │ │ + add.w ip, r6, r6, lsl #1 │ │ │ │ + vsub.f64 d11, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vmul.f64 d4, d9, d12 │ │ │ │ - vadd.f64 d10, d7, d5 │ │ │ │ - vmul.f64 d9, d9, d13 │ │ │ │ + vmul.f64 d4, d11, d12 │ │ │ │ + vmul.f64 d11, d11, d13 │ │ │ │ + vadd.f64 d8, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - mla r3, r8, r4, r1 │ │ │ │ - vmla.f64 d9, d2, d12 │ │ │ │ + add.w r3, r2, fp │ │ │ │ vnmls.f64 d4, d2, d13 │ │ │ │ + vmla.f64 d11, d2, d12 │ │ │ │ vldr d2, [r1] │ │ │ │ - vldr d1, [r3] │ │ │ │ - add.w r3, r2, lr │ │ │ │ + vstr d8, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d8, d2, d5 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ - add.w r7, fp, ip │ │ │ │ + vldr d5, [r8] │ │ │ │ + add.w r8, r5, r5, lsl #1 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + vstr d11, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d0, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - vstr d9, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d1, d0, d12 │ │ │ │ vmul.f64 d0, d0, d13 │ │ │ │ - vadd.f64 d9, d2, d5 │ │ │ │ - vmla.f64 d1, d8, d13 │ │ │ │ + vadd.f64 d11, d2, d5 │ │ │ │ vsub.f64 d5, d2, d5 │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ + vmla.f64 d1, d8, d13 │ │ │ │ vnmls.f64 d0, d8, d12 │ │ │ │ - vldr d8, [sp, #40] @ 0x28 │ │ │ │ - vstr d9, [sp, #56] @ 0x38 │ │ │ │ + vldr d8, [sp, #32] │ │ │ │ + vstr d11, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vsub.f64 d2, d10, d9 │ │ │ │ + vldr d8, [sp, #40] @ 0x28 │ │ │ │ vstr d0, [sp, #64] @ 0x40 │ │ │ │ - vsub.f64 d0, d15, d11 │ │ │ │ - vldr d9, [sp, #64] @ 0x40 │ │ │ │ - add r3, sl │ │ │ │ - vadd.f64 d11, d11, d15 │ │ │ │ + vsub.f64 d0, d10, d9 │ │ │ │ + vadd.f64 d9, d9, d10 │ │ │ │ + vstr d2, [r3] │ │ │ │ + vsub.f64 d2, d8, d11 │ │ │ │ + add r3, r8 │ │ │ │ vstr d2, [r7] │ │ │ │ vsub.f64 d2, d4, d1 │ │ │ │ - add r7, r9 │ │ │ │ + add r7, lr │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vadd.f64 d8, d0, d2 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vstr d8, [r7] │ │ │ │ - mla r7, r8, r6, r7 │ │ │ │ - mvn.w r8, #47 @ 0x2f │ │ │ │ + add.w r7, r7, ip, lsl #4 │ │ │ │ + sub.w ip, r5, r5, lsl #2 │ │ │ │ vstr d2, [r7] │ │ │ │ vadd.f64 d2, d3, d6 │ │ │ │ - vldr d8, [sp, #48] @ 0x30 │ │ │ │ - mul.w r8, r8, r5 │ │ │ │ vsub.f64 d6, d3, d6 │ │ │ │ - sub.w r7, r7, ip │ │ │ │ + vldr d11, [sp, #64] @ 0x40 │ │ │ │ + mov.w ip, ip, lsl #4 │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ vldr d1, [sp, #24] │ │ │ │ - vadd.f64 d0, d8, d9 │ │ │ │ + vldr d8, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ + vadd.f64 d0, d8, d11 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [sp, #32] │ │ │ │ vstr d8, [r3] │ │ │ │ - add r3, r8 │ │ │ │ - vldr d8, [sp, #40] @ 0x28 │ │ │ │ + add r3, ip │ │ │ │ + vldr d8, [sp, #32] │ │ │ │ vstr d2, [r3] │ │ │ │ - add r3, lr │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ + add r3, fp │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ vstr d3, [r3] │ │ │ │ sub.w r3, r3, r5, lsl #4 │ │ │ │ vstr d6, [r3] │ │ │ │ - add r3, sl │ │ │ │ + add r3, r8 │ │ │ │ vldr d6, [sp, #48] @ 0x30 │ │ │ │ - vsub.f64 d9, d6, d9 │ │ │ │ + vsub.f64 d11, d6, d11 │ │ │ │ vldr d6, [sp] │ │ │ │ - vadd.f64 d4, d11, d9 │ │ │ │ - vsub.f64 d9, d9, d11 │ │ │ │ + vsub.f64 d15, d15, d6 │ │ │ │ + vadd.f64 d6, d7, d5 │ │ │ │ + vadd.f64 d4, d9, d11 │ │ │ │ + vsub.f64 d11, d11, d9 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ vstr d4, [r7] │ │ │ │ add.w r7, r7, r6, lsl #4 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vstr d9, [r7] │ │ │ │ - add r7, r9 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vadd.f64 d4, d7, d5 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vldr d9, [sp, #56] @ 0x38 │ │ │ │ - vmul.f64 d4, d4, d14 │ │ │ │ - vadd.f64 d10, d10, d9 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vsub.f64 d3, d6, d4 │ │ │ │ - vadd.f64 d6, d6, d4 │ │ │ │ - vstr d3, [r3] │ │ │ │ - sub.w r3, r3, lr │ │ │ │ - vstr d6, [r3] │ │ │ │ - vsub.f64 d6, d0, d1 │ │ │ │ - sub.w r3, r3, r8 │ │ │ │ + vstr d11, [r7] │ │ │ │ + add r7, lr │ │ │ │ + vldr d11, [sp, #56] @ 0x38 │ │ │ │ + vsub.f64 d4, d15, d6 │ │ │ │ + vadd.f64 d15, d15, d6 │ │ │ │ + vstr d4, [r3] │ │ │ │ + sub.w r3, r3, fp │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vstr d15, [r3] │ │ │ │ + sub.w r3, r3, ip │ │ │ │ + vsub.f64 d6, d1, d4 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d5, [r7] │ │ │ │ - add r7, ip │ │ │ │ + add r7, r9 │ │ │ │ vstr d7, [r7] │ │ │ │ vadd.f64 d7, d2, d8 │ │ │ │ - vsub.f64 d6, d7, d10 │ │ │ │ - vadd.f64 d7, d7, d10 │ │ │ │ - vstr d6, [r3] │ │ │ │ + vldr d8, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d1, d8, d11 │ │ │ │ + vsub.f64 d5, d7, d1 │ │ │ │ + vadd.f64 d7, d7, d1 │ │ │ │ + vstr d5, [r3] │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ vstr d7, [r2] │ │ │ │ add r0, r3 │ │ │ │ add r1, r3 │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ add r2, r3 │ │ │ │ - add fp, r3 │ │ │ │ + add sl, r3 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ - eors r4, r3 │ │ │ │ - eors r5, r3 │ │ │ │ - eors r6, r3 │ │ │ │ + eor.w r4, r4, r3 │ │ │ │ + eor.w r5, r5, r3 │ │ │ │ + eor.w r6, r6, r3 │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ subs r3, #1 │ │ │ │ str r3, [sp, #204] @ 0xcc │ │ │ │ - bne.w 40986 │ │ │ │ - add sp, #92 @ 0x5c │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.w 44858 │ │ │ │ + b.n 44802 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 40ea0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 44d80 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 40ee4 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 44dc4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ │ │ │ │ -00040c38 : │ │ │ │ - ldr r2, [pc, #8] @ (40c44 ) │ │ │ │ - ldr r1, [pc, #12] @ (40c48 ) │ │ │ │ +00044b18 : │ │ │ │ + ldr r2, [pc, #8] @ (44b24 ) │ │ │ │ + ldr r1, [pc, #12] @ (44b28 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - cbnz r0, 40c86 │ │ │ │ - movs r5, r0 │ │ │ │ - @ instruction: 0xfa37ffff │ │ │ │ + adds.w r0, r8, r5 │ │ │ │ + vld4.32 {d31[],d33[],d35[],d37[]}, [pc :128] │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #252 @ 0xfc │ │ │ │ - ldr r0, [sp, #364] @ 0x16c │ │ │ │ - str r2, [sp, #4] │ │ │ │ - ldr r2, [pc, #92] @ (40cc0 ) │ │ │ │ - cmp r0, #0 │ │ │ │ - str r3, [sp, #232] @ 0xe8 │ │ │ │ - add r2, pc │ │ │ │ - ldr.w sl, [sp, #360] @ 0x168 │ │ │ │ - ldrd r3, r9, [sp, #352] @ 0x160 │ │ │ │ - ble.w 41316 │ │ │ │ - ldr r0, [sp, #368] @ 0x170 │ │ │ │ - mov r8, sl │ │ │ │ - vldr d14, [pc, #36] @ 40ca0 │ │ │ │ - mov sl, r9 │ │ │ │ - vldr d13, [pc, #40] @ 40ca8 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - str r0, [sp, #236] @ 0xec │ │ │ │ - ldr r0, [sp, #372] @ 0x174 │ │ │ │ - vldr d12, [pc, #36] @ 40cb0 │ │ │ │ - vldr d15, [pc, #40] @ 40cb8 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - str r0, [sp, #240] @ 0xf0 │ │ │ │ - ldr r0, [pc, #44] @ (40cc4 ) │ │ │ │ - ldr r2, [r2, r0] │ │ │ │ - ldr r2, [r2, #0] │ │ │ │ - str r2, [sp, #244] @ 0xf4 │ │ │ │ - b.n 40cc8 │ │ │ │ + sub sp, #244 @ 0xf4 │ │ │ │ + ldrd r8, sl, [sp, #344] @ 0x158 │ │ │ │ + strd r2, r3, [sp] │ │ │ │ + ldr r3, [pc, #92] @ (44bb0 ) │ │ │ │ + ldr r2, [sp, #356] @ 0x164 │ │ │ │ + ldr.w lr, [sp, #352] @ 0x160 │ │ │ │ + add r3, pc │ │ │ │ + cmp r2, #0 │ │ │ │ + ble.w 45244 │ │ │ │ + ldr r2, [sp, #360] @ 0x168 │ │ │ │ + mov fp, r0 │ │ │ │ + vldr d14, [pc, #40] @ 44b90 │ │ │ │ + vldr d13, [pc, #44] @ 44b98 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d12, [pc, #44] @ 44ba0 │ │ │ │ + str r2, [sp, #228] @ 0xe4 │ │ │ │ + ldr r2, [sp, #364] @ 0x16c │ │ │ │ + vldr d15, [pc, #44] @ 44ba8 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #232] @ 0xe8 │ │ │ │ + ldr r2, [pc, #44] @ (44bb4 ) │ │ │ │ + ldr r3, [r3, r2] │ │ │ │ + ldr r3, [r3, #0] │ │ │ │ + str r3, [sp, #236] @ 0xec │ │ │ │ + b.n 44bb8 │ │ │ │ nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 40f20 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 44e10 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 40f6c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 44e5c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - svc 94 @ 0x5e │ │ │ │ - movs r5, r0 │ │ │ │ + asrs r2, r5, #1 │ │ │ │ + movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r3, #6 │ │ │ │ - mov.w ip, r3, lsl #5 │ │ │ │ - add.w r0, fp, r2 │ │ │ │ - lsls r7, r3, #4 │ │ │ │ + mov.w r3, r8, lsl #6 │ │ │ │ vldr d4, [fp] │ │ │ │ - mov.w lr, #48 @ 0x30 │ │ │ │ - movs r5, #120 @ 0x78 │ │ │ │ - movs r4, #56 @ 0x38 │ │ │ │ - vldr d5, [r0] │ │ │ │ - add.w r0, fp, ip │ │ │ │ - mov.w r9, #40 @ 0x28 │ │ │ │ - add ip, r1 │ │ │ │ - mul.w r5, r3, r5 │ │ │ │ - vldr d6, [r0] │ │ │ │ - add r0, r2 │ │ │ │ + mov.w r6, r8, lsl #4 │ │ │ │ + add.w r2, fp, r3 │ │ │ │ + add.w r5, r8, r8, lsl #1 │ │ │ │ + vldr d5, [r2] │ │ │ │ + mov.w r2, r8, lsl #5 │ │ │ │ + mov.w r7, r5, lsl #4 │ │ │ │ + mov.w ip, r5, lsl #3 │ │ │ │ + str r2, [sp, #8] │ │ │ │ + add r2, fp │ │ │ │ + add.w r5, r1, r5, lsl #5 │ │ │ │ + str r7, [sp, #104] @ 0x68 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add r2, r3 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - mul.w r4, r3, r4 │ │ │ │ - vldr d7, [r0] │ │ │ │ - add.w r0, fp, r7 │ │ │ │ - add r7, r1 │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ + str r6, [sp, #224] @ 0xe0 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, fp, r6 │ │ │ │ + vstr d5, [sp, #16] │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r0] │ │ │ │ - add r0, r2 │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ + vldr d6, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ vadd.f64 d0, d2, d3 │ │ │ │ - vldr d7, [r0] │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - mul.w r6, r0, r3 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mov.w r2, r8, lsl #3 │ │ │ │ + sub.w r0, r2, r8 │ │ │ │ + mov.w r4, r0, lsl #4 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r4, [sp, #96] @ 0x60 │ │ │ │ + add r4, fp │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - str r6, [sp, #8] │ │ │ │ - add.w r0, fp, r6 │ │ │ │ - vstr d3, [sp, #96] @ 0x60 │ │ │ │ - lsls r6, r3, #3 │ │ │ │ - vstr d0, [sp, #88] @ 0x58 │ │ │ │ - vldr d7, [r0] │ │ │ │ - mul.w r0, lr, r3 │ │ │ │ - str r0, [sp, #16] │ │ │ │ - add r0, fp │ │ │ │ - vldr d3, [r0] │ │ │ │ - add.w r0, fp, r5 │ │ │ │ - add r5, r1 │ │ │ │ + vstr d3, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, fp, r7 │ │ │ │ + vstr d0, [sp, #112] @ 0x70 │ │ │ │ + vldr d3, [r4] │ │ │ │ + sub.w r4, r6, r8 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r6, fp, r4 │ │ │ │ + add r4, r1 │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vadd.f64 d8, d5, d4 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ + vadd.f64 d2, d5, d4 │ │ │ │ + vsub.f64 d1, d4, d5 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - add.w r0, fp, r4 │ │ │ │ - add r4, r1 │ │ │ │ - vstr d4, [sp, #112] @ 0x70 │ │ │ │ - vmul.f64 d1, d7, d14 │ │ │ │ - vldr d7, [r0] │ │ │ │ - movs r0, #24 │ │ │ │ - vmul.f64 d2, d5, d14 │ │ │ │ - vstr d8, [sp, #104] @ 0x68 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, fp, r0 │ │ │ │ + add r0, r1 │ │ │ │ + vstr d2, [sp, #32] │ │ │ │ + vmul.f64 d9, d7, d14 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, fp, ip │ │ │ │ + vmul.f64 d8, d5, d14 │ │ │ │ + add ip, r1 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - mul.w r0, r3, r0 │ │ │ │ - vstr d1, [sp, #48] @ 0x30 │ │ │ │ - vstr d2, [sp, #40] @ 0x28 │ │ │ │ - add.w lr, fp, r0 │ │ │ │ - add r0, r1 │ │ │ │ - vldr d7, [lr] │ │ │ │ - add lr, r2 │ │ │ │ - vldr d3, [lr] │ │ │ │ - add.w lr, fp, r6 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add r6, r3 │ │ │ │ + vstr d8, [sp, #40] @ 0x28 │ │ │ │ + vstr d9, [sp, #48] @ 0x30 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add.w r6, fp, r2 │ │ │ │ + vstr d1, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vadd.f64 d9, d4, d5 │ │ │ │ - vsub.f64 d10, d4, d5 │ │ │ │ + vadd.f64 d10, d4, d5 │ │ │ │ + vsub.f64 d11, d4, d5 │ │ │ │ vmul.f64 d5, d7, d12 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vmla.f64 d5, d6, d13 │ │ │ │ - vstr d9, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d7, d6, d12 │ │ │ │ - vldr d6, [lr] │ │ │ │ - add lr, r2 │ │ │ │ - vstr d10, [sp, #120] @ 0x78 │ │ │ │ - vstr d5, [sp, #128] @ 0x80 │ │ │ │ - vstr d7, [sp, #136] @ 0x88 │ │ │ │ - vldr d7, [lr] │ │ │ │ - mul.w lr, r9, r3 │ │ │ │ - add.w r9, fp, lr │ │ │ │ - add lr, r1 │ │ │ │ + vmla.f64 d5, d6, d13 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add r6, r3 │ │ │ │ + vstr d10, [sp, #56] @ 0x38 │ │ │ │ + vstr d11, [sp, #136] @ 0x88 │ │ │ │ + vstr d5, [sp, #144] @ 0x90 │ │ │ │ + vstr d7, [sp, #152] @ 0x98 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r8, r8, lsl #2 │ │ │ │ + mov.w r7, r6, lsl #3 │ │ │ │ + add.w r6, r1, r6, lsl #4 │ │ │ │ + add.w r9, fp, r7 │ │ │ │ + add r7, r1 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r9] │ │ │ │ - add r9, r2 │ │ │ │ - add r2, r1 │ │ │ │ + add r9, r3 │ │ │ │ + add r3, r1 │ │ │ │ vldr d3, [r9] │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vadd.f64 d11, d4, d5 │ │ │ │ - vstr d11, [sp, #64] @ 0x40 │ │ │ │ - vsub.f64 d11, d4, d5 │ │ │ │ + vadd.f64 d3, d4, d5 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ vmul.f64 d5, d7, d12 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ + vnmls.f64 d5, d6, d13 │ │ │ │ vmla.f64 d7, d6, d12 │ │ │ │ - vstr d11, [sp, #144] @ 0x90 │ │ │ │ - vmov.f64 d11, d5 │ │ │ │ - vnmls.f64 d11, d6, d13 │ │ │ │ - vstr d11, [sp, #152] @ 0x98 │ │ │ │ - vldr d6, [r0] │ │ │ │ - movs r0, #88 @ 0x58 │ │ │ │ - vldr d5, [r5] │ │ │ │ - vstr d7, [sp, #72] @ 0x48 │ │ │ │ - mla r0, r0, r3, r1 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vldr d0, [lr] │ │ │ │ - movs r4, #80 @ 0x50 │ │ │ │ - mvn.w lr, #95 @ 0x5f │ │ │ │ + vstr d3, [sp, #64] @ 0x40 │ │ │ │ + vldr d6, [ip] │ │ │ │ + vldr d0, [r7] │ │ │ │ + ldr r7, [sp, #104] @ 0x68 │ │ │ │ + vstr d5, [sp, #72] @ 0x48 │ │ │ │ + vldr d5, [r4] │ │ │ │ + vstr d7, [sp, #80] @ 0x50 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ + vstr d4, [sp, #160] @ 0xa0 │ │ │ │ + mla r0, r0, r8, r1 │ │ │ │ + ldr r4, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d8, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r0, r1, r6 │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ + add.w r0, r1, r2 │ │ │ │ + add r2, r8 │ │ │ │ + add.w r2, r1, r2, lsl #3 │ │ │ │ vldr d4, [r0] │ │ │ │ - movs r0, #72 @ 0x48 │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ + vldr d3, [r2] │ │ │ │ + mla r2, r0, r8, r1 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - add r6, r1 │ │ │ │ - mla r0, r0, r3, r1 │ │ │ │ - vadd.f64 d10, d5, d6 │ │ │ │ - vsub.f64 d6, d5, d6 │ │ │ │ - vldr d5, [ip] │ │ │ │ - mov.w ip, sl, lsl #6 │ │ │ │ - vldr d3, [r0] │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ - vstr d6, [sp, #168] @ 0xa8 │ │ │ │ - mla r0, r0, r3, r1 │ │ │ │ vsub.f64 d7, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vstr d10, [sp, #80] @ 0x50 │ │ │ │ - vldr d3, [r0] │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ + vldr d3, [r2] │ │ │ │ + vadd.f64 d9, d5, d6 │ │ │ │ + vsub.f64 d6, d5, d6 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ vsub.f64 d2, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ + vstr d9, [sp, #88] @ 0x58 │ │ │ │ + vstr d6, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d6, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d11, d4, d3 │ │ │ │ - vsub.f64 d4, d3, d4 │ │ │ │ + vsub.f64 d10, d3, d4 │ │ │ │ + vldr d4, [r1] │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - vstr d4, [sp, #160] @ 0xa0 │ │ │ │ - vldr d4, [r1] │ │ │ │ + vstr d10, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d2, d8, d7 │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - vsub.f64 d3, d6, d1 │ │ │ │ - vadd.f64 d1, d1, d6 │ │ │ │ - mla r2, r2, r3, r1 │ │ │ │ - vstr d8, [sp, #200] @ 0xc8 │ │ │ │ - vsub.f64 d8, d4, d7 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r1, r2 │ │ │ │ + vsub.f64 d9, d6, d1 │ │ │ │ + vadd.f64 d6, d1, d6 │ │ │ │ + mov.w r2, sl, lsl #6 │ │ │ │ + vldr d5, [r3] │ │ │ │ + ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + vstr d9, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d9, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vstr d3, [sp, #176] @ 0xb0 │ │ │ │ - vldr d3, [r7] │ │ │ │ - mov.w r7, r8, lsl #6 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mla r2, r4, r3, r1 │ │ │ │ - vstr d2, [sp, #192] @ 0xc0 │ │ │ │ - vstr d1, [sp, #184] @ 0xb8 │ │ │ │ + vldr d7, [r5] │ │ │ │ + vstr d6, [sp, #192] @ 0xc0 │ │ │ │ + add r3, r1 │ │ │ │ + vldr d6, [r6] │ │ │ │ + mov.w r6, sl, lsl #5 │ │ │ │ + vstr d2, [sp, #200] @ 0xc8 │ │ │ │ + vldr d3, [r3] │ │ │ │ + add.w r3, r1, r4 │ │ │ │ + vstr d8, [sp, #208] @ 0xd0 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r3, r1, r7 │ │ │ │ vsub.f64 d0, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d6, [r2] │ │ │ │ - adds r2, r1, r0 │ │ │ │ vsub.f64 d7, d3, d6 │ │ │ │ - vldr d2, [r2] │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vldr d6, [r6] │ │ │ │ - vadd.f64 d9, d4, d5 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ - mov.w r6, sl, lsl #5 │ │ │ │ - vsub.f64 d1, d6, d2 │ │ │ │ - vadd.f64 d2, d6, d2 │ │ │ │ - vstr d5, [sp, #8] │ │ │ │ - vsub.f64 d5, d1, d7 │ │ │ │ - vadd.f64 d7, d7, d1 │ │ │ │ + vldr d6, [r3] │ │ │ │ + mov.w r3, lr, lsl #6 │ │ │ │ + vadd.f64 d8, d4, d5 │ │ │ │ + vsub.f64 d1, d2, d6 │ │ │ │ + vadd.f64 d2, d2, d6 │ │ │ │ vsub.f64 d10, d2, d3 │ │ │ │ vadd.f64 d6, d3, d2 │ │ │ │ + vsub.f64 d3, d4, d5 │ │ │ │ + vsub.f64 d5, d1, d7 │ │ │ │ + vadd.f64 d7, d7, d1 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ + vstr d3, [sp, #8] │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vsub.f64 d4, d5, d0 │ │ │ │ - vadd.f64 d3, d0, d5 │ │ │ │ - vadd.f64 d5, d8, d7 │ │ │ │ - vsub.f64 d7, d8, d7 │ │ │ │ - vldr d0, [sp, #88] @ 0x58 │ │ │ │ - vstr d4, [sp, #208] @ 0xd0 │ │ │ │ - vstr d3, [sp, #216] @ 0xd8 │ │ │ │ - vstr d5, [sp, #224] @ 0xe0 │ │ │ │ - vstr d7, [sp, #16] │ │ │ │ - vldr d8, [sp, #104] @ 0x68 │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ - vldr d2, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d4, d0, d8 │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ - ldr r0, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d1, d3, d2 │ │ │ │ - vldr d3, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d2, d9, d6 │ │ │ │ - add.w r2, r5, ip │ │ │ │ - add r0, r7 │ │ │ │ - vsub.f64 d6, d9, d6 │ │ │ │ - vadd.f64 d5, d3, d11 │ │ │ │ - vldr d9, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d7, d4, d1 │ │ │ │ - vsub.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #168] @ 0xa8 │ │ │ │ + vsub.f64 d2, d5, d0 │ │ │ │ + vadd.f64 d0, d0, d5 │ │ │ │ + vstr d2, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d2, d9, d7 │ │ │ │ + vsub.f64 d9, d9, d7 │ │ │ │ + vstr d0, [sp, #104] @ 0x68 │ │ │ │ + ldrd r5, r4, [sp] │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ + vldr d1, [sp, #56] @ 0x38 │ │ │ │ + vstr d2, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d2, d8, d6 │ │ │ │ + add.w r0, r5, r2 │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ + add r4, r3 │ │ │ │ + vsub.f64 d6, d8, d6 │ │ │ │ + vldr d5, [sp, #88] @ 0x58 │ │ │ │ + vldr d0, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d1, d1, d3 │ │ │ │ + vadd.f64 d5, d5, d11 │ │ │ │ + vadd.f64 d4, d0, d4 │ │ │ │ vadd.f64 d3, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add r2, ip │ │ │ │ - vldr d2, [sp, #64] @ 0x40 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vadd.f64 d7, d4, d1 │ │ │ │ + vsub.f64 d4, d4, d1 │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d11, d1, d11 │ │ │ │ + vstr d4, [r0] │ │ │ │ + add r0, r2 │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ + vstr d5, [r4] │ │ │ │ vsub.f64 d5, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d5, [r2] │ │ │ │ - subs r2, r2, r6 │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ + vldr d1, [sp, #168] @ 0xa8 │ │ │ │ + vstr d5, [r0] │ │ │ │ + sub.w r0, r0, r6 │ │ │ │ vstr d7, [r5] │ │ │ │ - vsub.f64 d7, d0, d8 │ │ │ │ - vldr d8, [sp, #56] @ 0x38 │ │ │ │ - mov.w r5, r8, lsl #5 │ │ │ │ - vldr d0, [sp, #120] @ 0x78 │ │ │ │ - add r0, r5 │ │ │ │ - vsub.f64 d5, d8, d2 │ │ │ │ - vldr d8, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d11, d8, d11 │ │ │ │ + vsub.f64 d7, d0, d4 │ │ │ │ vadd.f64 d4, d6, d11 │ │ │ │ + vldr d0, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ - vldr d11, [sp, #8] │ │ │ │ + mov.w r5, lr, lsl #5 │ │ │ │ + add r4, r5 │ │ │ │ + vldr d11, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ + vsub.f64 d5, d0, d3 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ + vldr d0, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d3, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #112] @ 0x70 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vldr d4, [sp, #160] @ 0xa0 │ │ │ │ + vstr d3, [r0] │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ - sub.w r2, r2, ip │ │ │ │ + sub.w r0, r0, r2 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vldr d6, [sp, #96] @ 0x60 │ │ │ │ - mul.w ip, r4, sl │ │ │ │ - mul.w r4, r4, r8 │ │ │ │ - vstr d3, [r0] │ │ │ │ - subs r0, r0, r7 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vadd.f64 d7, d0, d9 │ │ │ │ - add r2, ip │ │ │ │ - vstr d5, [r0] │ │ │ │ - add r0, r4 │ │ │ │ + vldr d6, [sp, #120] @ 0x78 │ │ │ │ + mov.w r2, sl, lsl #2 │ │ │ │ + add.w r9, r2, sl │ │ │ │ + sub.w r2, sl, r2 │ │ │ │ + vstr d3, [r4] │ │ │ │ + sub.w r4, r4, r3 │ │ │ │ + mov.w r3, r9, lsl #4 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vadd.f64 d7, d0, d4 │ │ │ │ + vstr d5, [r4] │ │ │ │ + vmul.f64 d5, d1, d12 │ │ │ │ + add r0, r3 │ │ │ │ + add.w r2, r0, r2, lsl #5 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ + vnmls.f64 d5, d11, d13 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ - vsub.f64 d7, d0, d9 │ │ │ │ - vldr d9, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d7, d0, d4 │ │ │ │ + vldr d4, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d6, d10, d12 │ │ │ │ - vmla.f64 d6, d11, d13 │ │ │ │ - vmul.f64 d5, d9, d12 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vnmls.f64 d5, d1, d13 │ │ │ │ vsub.f64 d2, d7, d4 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ - vmul.f64 d4, d11, d12 │ │ │ │ - vnmls.f64 d4, d10, d13 │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vmla.f64 d6, d4, d13 │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + str r3, [sp, #8] │ │ │ │ + mov.w r3, lr, lsl #2 │ │ │ │ + add.w ip, r3, lr │ │ │ │ + sub.w r3, lr, r3 │ │ │ │ + mov.w r7, ip, lsl #4 │ │ │ │ + vmul.f64 d4, d4, d12 │ │ │ │ + add r4, r7 │ │ │ │ + add.w r3, r4, r3, lsl #5 │ │ │ │ + str r7, [sp, #224] @ 0xe0 │ │ │ │ + mov.w r7, sl, lsl #4 │ │ │ │ vadd.f64 d0, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vmul.f64 d6, d9, d13 │ │ │ │ - vmla.f64 d6, d1, d12 │ │ │ │ + vmul.f64 d6, d1, d13 │ │ │ │ + vnmls.f64 d4, d10, d13 │ │ │ │ + vmla.f64 d6, d11, d12 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d4, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d4, [r0] │ │ │ │ vsub.f64 d4, d1, d7 │ │ │ │ - mla r2, lr, sl, r2 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vstr d4, [r0] │ │ │ │ - mla r0, lr, r8, r0 │ │ │ │ + add.w r0, lr, lr, lsl #1 │ │ │ │ + vstr d4, [r4] │ │ │ │ + mov.w r4, r0, lsl #4 │ │ │ │ vstr d3, [r2] │ │ │ │ add r2, r6 │ │ │ │ - mov.w lr, #48 @ 0x30 │ │ │ │ - vstr d7, [r0] │ │ │ │ + add.w r0, sl, sl, lsl #1 │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d2, d5 │ │ │ │ - add r0, r5 │ │ │ │ + add r3, r5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - mul.w r7, lr, sl │ │ │ │ - mul.w r9, lr, r8 │ │ │ │ - mov.w lr, #40 @ 0x28 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vldr d11, [sp, #96] @ 0x60 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ + vldr d10, [sp, #144] @ 0x90 │ │ │ │ + str r0, [sp, #32] │ │ │ │ + sub.w r0, sl, sl, lsl #3 │ │ │ │ + vldr d1, [sp, #184] @ 0xb8 │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d8, d6 │ │ │ │ vsub.f64 d8, d8, d6 │ │ │ │ - add r0, r5 │ │ │ │ + add r3, r5 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ + vldr d2, [sp, #216] @ 0xd8 │ │ │ │ + vldr d0, [sp, #200] @ 0xc8 │ │ │ │ vstr d7, [r2] │ │ │ │ add r2, r6 │ │ │ │ - vstr d5, [r0] │ │ │ │ - mla r0, lr, r8, r0 │ │ │ │ - vldr d5, [pc, #508] @ 41320 │ │ │ │ + vstr d5, [r3] │ │ │ │ + add.w r3, r3, ip, lsl #3 │ │ │ │ + vldr d5, [sp, #72] @ 0x48 │ │ │ │ vstr d8, [r2] │ │ │ │ - mla r2, lr, sl, r2 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ - mvn.w lr, #111 @ 0x6f │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vldr d9, [sp, #128] @ 0x80 │ │ │ │ - vldr d11, [sp, #152] @ 0x98 │ │ │ │ - vldr d1, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d6, d6, d2 │ │ │ │ - vldr d0, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d8, d9, d11 │ │ │ │ - vldr d10, [sp, #208] @ 0xd0 │ │ │ │ - vmul.f64 d7, d1, d5 │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ - str r7, [sp, #8] │ │ │ │ + add.w r2, r2, r9, lsl #3 │ │ │ │ + vldr d8, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d6, d6, d8 │ │ │ │ + vadd.f64 d8, d10, d5 │ │ │ │ + vldr d5, [pc, #480] @ 45260 │ │ │ │ vadd.f64 d3, d6, d8 │ │ │ │ + vmul.f64 d7, d2, d5 │ │ │ │ vsub.f64 d8, d6, d8 │ │ │ │ - vmul.f64 d6, d0, d15 │ │ │ │ - vnmls.f64 d7, d10, d15 │ │ │ │ - vmla.f64 d6, d2, d5 │ │ │ │ + vmul.f64 d6, d1, d15 │ │ │ │ + vnmls.f64 d7, d11, d15 │ │ │ │ + vmla.f64 d6, d0, d5 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ - vmul.f64 d5, d10, d5 │ │ │ │ - vmla.f64 d5, d1, d15 │ │ │ │ - vldr d10, [sp, #136] @ 0x88 │ │ │ │ - vmul.f64 d7, d0, d7 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ - vnmls.f64 d7, d2, d15 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - vsub.f64 d0, d0, d2 │ │ │ │ + vmul.f64 d5, d11, d5 │ │ │ │ + vldr d11, [sp, #152] @ 0x98 │ │ │ │ + vmul.f64 d7, d1, d7 │ │ │ │ + vmla.f64 d5, d2, d15 │ │ │ │ + vldr d2, [sp, #80] @ 0x50 │ │ │ │ + vnmls.f64 d7, d0, d15 │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d5, d10, d5 │ │ │ │ + vsub.f64 d5, d11, d2 │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d0, d2, d0 │ │ │ │ vsub.f64 d2, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vsub.f64 d0, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ - vldr d1, [sp, #216] @ 0xd8 │ │ │ │ + vldr d1, [sp, #192] @ 0xc0 │ │ │ │ vstr d0, [r2] │ │ │ │ vsub.f64 d0, d4, d5 │ │ │ │ - mla r2, lr, sl, r2 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ + add.w r2, r2, r0, lsl #4 │ │ │ │ vadd.f64 d5, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vstr d0, [r0] │ │ │ │ - mla r0, lr, r8, r0 │ │ │ │ + sub.w r0, lr, lr, lsl #3 │ │ │ │ + vldr d2, [sp, #80] @ 0x50 │ │ │ │ + vstr d0, [r3] │ │ │ │ + add.w r3, r3, r0, lsl #4 │ │ │ │ vstr d3, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - mov.w r7, r8, lsl #4 │ │ │ │ - vldr d3, [pc, #312] @ 41328 │ │ │ │ - vldr d0, [sp, #200] @ 0xc8 │ │ │ │ - vstr d4, [r0] │ │ │ │ - add r0, r9 │ │ │ │ - vldr d4, [sp, #40] @ 0x28 │ │ │ │ - vstr d5, [r0] │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ + vstr d4, [r3] │ │ │ │ + add r3, r4 │ │ │ │ + vldr d3, [pc, #328] @ 45268 │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d8, d6 │ │ │ │ - add r0, r7 │ │ │ │ vsub.f64 d8, d8, d6 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ - mov.w r7, sl, lsl #4 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ + add r2, r0 │ │ │ │ + mov.w r0, lr, lsl #4 │ │ │ │ + vldr d0, [sp, #104] @ 0x68 │ │ │ │ + add r3, r0 │ │ │ │ + mov r0, r7 │ │ │ │ + vmul.f64 d4, d1, d3 │ │ │ │ vstr d5, [r2] │ │ │ │ add r2, r7 │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vstr d7, [r0] │ │ │ │ - add r0, r5 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vadd.f64 d7, d11, d2 │ │ │ │ + add r3, r5 │ │ │ │ vstr d8, [r2] │ │ │ │ add r2, r6 │ │ │ │ - vadd.f64 d7, d10, d5 │ │ │ │ - vldr d5, [pc, #248] @ 41330 │ │ │ │ - vldr d10, [sp, #184] @ 0xb8 │ │ │ │ + mov.w r6, lr, lsl #4 │ │ │ │ + vldr d8, [sp, #40] @ 0x28 │ │ │ │ + vldr d5, [pc, #268] @ 45270 │ │ │ │ + vldr d11, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d6, d6, d8 │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ + ldr r7, [sp, #224] @ 0xe0 │ │ │ │ + vmla.f64 d4, d11, d5 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ - vmul.f64 d4, d10, d3 │ │ │ │ - vmla.f64 d4, d0, d5 │ │ │ │ - vmul.f64 d7, d7, d5 │ │ │ │ - vnmls.f64 d7, d1, d3 │ │ │ │ + vmul.f64 d7, d9, d5 │ │ │ │ + vnmls.f64 d7, d0, d3 │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ - vmul.f64 d5, d1, d5 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - vmul.f64 d7, d10, d7 │ │ │ │ - vmla.f64 d5, d1, d3 │ │ │ │ - vldr d1, [sp, #48] @ 0x30 │ │ │ │ - vnmls.f64 d7, d0, d3 │ │ │ │ - vldr d3, [sp, #32] │ │ │ │ - vadd.f64 d3, d3, d1 │ │ │ │ + vmul.f64 d5, d0, d5 │ │ │ │ + vmul.f64 d7, d1, d7 │ │ │ │ + vmla.f64 d5, d9, d3 │ │ │ │ + vldr d9, [sp, #48] @ 0x30 │ │ │ │ + vnmls.f64 d7, d11, d3 │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ + vadd.f64 d3, d3, d9 │ │ │ │ vadd.f64 d0, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d5, d9, d11 │ │ │ │ + vldr d5, [sp, #72] @ 0x48 │ │ │ │ + vsub.f64 d5, d10, d5 │ │ │ │ vsub.f64 d1, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vsub.f64 d3, d8, d0 │ │ │ │ vadd.f64 d8, d8, d0 │ │ │ │ vstr d3, [r2] │ │ │ │ vsub.f64 d3, d2, d5 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ - sub.w r2, r2, ip │ │ │ │ vadd.f64 d5, d7, d1 │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ - vstr d3, [r0] │ │ │ │ - subs r0, r0, r4 │ │ │ │ - mov.w r4, r8, lsl #4 │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ + vstr d3, [r3] │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ vstr d8, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ - vstr d2, [r0] │ │ │ │ - add r0, r4 │ │ │ │ - ldr r4, [sp, #236] @ 0xec │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ - vstr d5, [r0] │ │ │ │ + add r2, r0 │ │ │ │ + vstr d2, [r3] │ │ │ │ + add r3, r6 │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - add r0, r9 │ │ │ │ - add fp, r4 │ │ │ │ - add r1, r4 │ │ │ │ - ldr r4, [sp, #240] @ 0xf0 │ │ │ │ + add r3, r4 │ │ │ │ vstr d5, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - vstr d7, [r0] │ │ │ │ - add r5, r4 │ │ │ │ - str r5, [sp, #4] │ │ │ │ + add r2, r0 │ │ │ │ + vstr d7, [r3] │ │ │ │ vstr d6, [r2] │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + ldr r2, [sp, #228] @ 0xe4 │ │ │ │ + add fp, r2 │ │ │ │ + add r1, r2 │ │ │ │ ldr r2, [sp, #232] @ 0xe8 │ │ │ │ - add r2, r4 │ │ │ │ - str r2, [sp, #232] @ 0xe8 │ │ │ │ - ldr r2, [sp, #244] @ 0xf4 │ │ │ │ - eors r3, r2 │ │ │ │ - eor.w sl, sl, r2 │ │ │ │ - eor.w r8, r8, r2 │ │ │ │ - ldr r2, [sp, #364] @ 0x16c │ │ │ │ - subs r2, #1 │ │ │ │ - str r2, [sp, #364] @ 0x16c │ │ │ │ - bne.w 40cc8 │ │ │ │ - add sp, #252 @ 0xfc │ │ │ │ + add r3, r2 │ │ │ │ + add.w r0, r5, r2 │ │ │ │ + strd r0, r3, [sp] │ │ │ │ + ldr r3, [sp, #236] @ 0xec │ │ │ │ + eor.w r8, r8, r3 │ │ │ │ + eor.w sl, sl, r3 │ │ │ │ + eor.w lr, lr, r3 │ │ │ │ + ldr r3, [sp, #356] @ 0x164 │ │ │ │ + subs r3, #1 │ │ │ │ + str r3, [sp, #356] @ 0x164 │ │ │ │ + bne.w 44bb8 │ │ │ │ + add sp, #244 @ 0xf4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - add r6, pc, #44 @ (adr r6, 41350 ) │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + add r6, pc, #44 @ (adr r6, 45290 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ - add r1, pc, #652 @ (adr r1, 415b8 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 454f8 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ │ │ │ │ -00041338 : │ │ │ │ - ldr r2, [pc, #8] @ (41344 ) │ │ │ │ - ldr r1, [pc, #12] @ (41348 ) │ │ │ │ +00045278 : │ │ │ │ + ldr r2, [pc, #8] @ (45284 ) │ │ │ │ + ldr r1, [pc, #12] @ (45288 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - cbz r0, 41392 │ │ │ │ + b.n 45a58 │ │ │ │ movs r5, r0 │ │ │ │ - @ instruction: 0xf90fffff │ │ │ │ + strh.w pc, [pc, #4095] @ 4628b │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #524 @ 0x20c │ │ │ │ - str r2, [sp, #0] │ │ │ │ - str r3, [sp, #504] @ 0x1f8 │ │ │ │ - ldr r2, [sp, #636] @ 0x27c │ │ │ │ - ldr r3, [pc, #84] @ (413b8 ) │ │ │ │ - ldrd lr, r8, [sp, #624] @ 0x270 │ │ │ │ - add r3, pc │ │ │ │ - ldr.w r9, [sp, #632] @ 0x278 │ │ │ │ + sub.w sp, sp, #516 @ 0x204 │ │ │ │ + ldr.w lr, [sp, #616] @ 0x268 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + str r3, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r2, [sp, #628] @ 0x274 │ │ │ │ + ldr r3, [pc, #84] @ (45310 ) │ │ │ │ + ldr r1, [sp, #624] @ 0x270 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 42376 │ │ │ │ - ldr r2, [sp, #640] @ 0x280 │ │ │ │ - mov sl, r0 │ │ │ │ - mov fp, r1 │ │ │ │ - vldr d12, [pc, #36] @ 413a0 │ │ │ │ - vldr d14, [pc, #40] @ 413a8 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #508] @ 0x1fc │ │ │ │ - ldr r2, [sp, #644] @ 0x284 │ │ │ │ - vldr d11, [pc, #36] @ 413b0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #512] @ 0x200 │ │ │ │ - ldr r2, [pc, #40] @ (413bc ) │ │ │ │ + add r3, pc │ │ │ │ + ble.w 46350 │ │ │ │ + vldr d12, [pc, #48] @ 452f8 │ │ │ │ + mov r9, lr │ │ │ │ + mov lr, r1 │ │ │ │ + ldr r2, [sp, #632] @ 0x278 │ │ │ │ + vldr d14, [pc, #48] @ 45300 │ │ │ │ + vldr d11, [pc, #52] @ 45308 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + ldr.w ip, [sp, #620] @ 0x26c │ │ │ │ + str r2, [sp, #500] @ 0x1f4 │ │ │ │ + ldr r2, [sp, #636] @ 0x27c │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r2, [pc, #40] @ (45314 ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #516] @ 0x204 │ │ │ │ - b.n 413c0 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + str r3, [sp, #508] @ 0x1fc │ │ │ │ + mov r3, sl │ │ │ │ + mov sl, r0 │ │ │ │ + mov fp, r3 │ │ │ │ + b.n 45318 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 41620 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 45578 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 4166c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 455c4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - bhi.n 41474 │ │ │ │ - movs r5, r0 │ │ │ │ + lsrs r6, r0, #4 │ │ │ │ + movs r6, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - mov.w r0, lr, lsl #7 │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - add.w r3, sl, r0 │ │ │ │ + mov.w r3, r9, lsl #7 │ │ │ │ vldr d4, [sl] │ │ │ │ - mov.w r8, #160 @ 0xa0 │ │ │ │ - movs r6, #248 @ 0xf8 │ │ │ │ - mul.w r1, r2, lr │ │ │ │ - mov.w r2, lr, lsl #6 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ - mul.w r7, r6, lr │ │ │ │ - mov.w ip, #88 @ 0x58 │ │ │ │ - mul.w r4, r3, lr │ │ │ │ + mov.w r5, r9, lsl #3 │ │ │ │ + add.w r2, sl, r3 │ │ │ │ + add.w r8, r9, r9, lsl #1 │ │ │ │ + sub.w r6, r5, r9 │ │ │ │ + mov.w r1, r9, lsl #6 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mov.w r4, r6, lsl #5 │ │ │ │ + mov.w r0, r8, lsl #5 │ │ │ │ + str r5, [sp, #0] │ │ │ │ + add.w r2, sl, r4 │ │ │ │ + add r4, fp │ │ │ │ vadd.f64 d8, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - add.w r3, sl, r4 │ │ │ │ - add r4, fp │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, sl, r1 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sl, r0 │ │ │ │ + add r0, fp │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, sl, r1 │ │ │ │ add r1, fp │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, sl, r2 │ │ │ │ - add r2, fp │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, r0 │ │ │ │ - vldr d5, [r3] │ │ │ │ - mov.w r3, lr, lsl #5 │ │ │ │ - add.w r5, sl, r3 │ │ │ │ - add r3, fp │ │ │ │ + vldr d6, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vldr d5, [r2] │ │ │ │ + mov.w r2, r9, lsl #5 │ │ │ │ + add.w r5, sl, r2 │ │ │ │ vadd.f64 d0, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [r5] │ │ │ │ - add r5, r0 │ │ │ │ + add r5, r3 │ │ │ │ vldr d3, [r5] │ │ │ │ - movs r5, #184 @ 0xb8 │ │ │ │ vadd.f64 d2, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vsub.f64 d3, d8, d0 │ │ │ │ vadd.f64 d0, d8, d0 │ │ │ │ vsub.f64 d9, d1, d2 │ │ │ │ - vadd.f64 d1, d1, d2 │ │ │ │ + vadd.f64 d8, d1, d2 │ │ │ │ vstr d3, [sp, #16] │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + vadd.f64 d15, d0, d8 │ │ │ │ vstr d0, [sp, #32] │ │ │ │ - vadd.f64 d8, d0, d1 │ │ │ │ - vstr d1, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ - vstr d9, [sp, #24] │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ - vstr d8, [sp, #368] @ 0x170 │ │ │ │ + vstr d9, [sp, #24] │ │ │ │ + vstr d8, [sp, #40] @ 0x28 │ │ │ │ + vstr d15, [sp, #376] @ 0x178 │ │ │ │ vadd.f64 d10, d4, d3 │ │ │ │ - vsub.f64 d4, d4, d3 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add.w r1, fp, r0 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ + add.w r0, fp, r3 │ │ │ │ vldr d7, [r4] │ │ │ │ - movs r4, #56 @ 0x38 │ │ │ │ - vstr d4, [sp, #344] @ 0x158 │ │ │ │ - vldr d4, [r1] │ │ │ │ - mla r1, r8, lr, fp │ │ │ │ - vstr d5, [sp, #352] @ 0x160 │ │ │ │ + vstr d10, [sp, #344] @ 0x158 │ │ │ │ + vstr d4, [sp, #352] @ 0x160 │ │ │ │ + vldr d4, [r0] │ │ │ │ + add.w r0, fp, r2 │ │ │ │ + sub.w r2, r2, r9 │ │ │ │ + vstr d5, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [fp] │ │ │ │ - vstr d10, [sp, #336] @ 0x150 │ │ │ │ - vldr d3, [r1] │ │ │ │ - movs r1, #120 @ 0x78 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vstr d13, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d1, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r3] │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ - vstr d13, [sp, #360] @ 0x168 │ │ │ │ - mul.w r6, r1, lr │ │ │ │ - mul.w r1, r4, lr │ │ │ │ + vldr d4, [r0] │ │ │ │ + add.w r0, r9, r9, lsl #2 │ │ │ │ + str r0, [sp, #168] @ 0xa8 │ │ │ │ + add.w r0, fp, r0, lsl #5 │ │ │ │ + vldr d3, [r0] │ │ │ │ vsub.f64 d0, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [r2] │ │ │ │ - movs r2, #192 @ 0xc0 │ │ │ │ - mla r2, r2, lr, fp │ │ │ │ - vldr d2, [r2] │ │ │ │ - add.w r2, fp, r7 │ │ │ │ - add r7, sl │ │ │ │ + vldr d3, [r1] │ │ │ │ + add.w r1, fp, r8, lsl #6 │ │ │ │ + vldr d2, [r1] │ │ │ │ + add.w r1, fp, r2 │ │ │ │ + add r2, sl │ │ │ │ + vsub.f64 d10, d7, d4 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d8, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vsub.f64 d2, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vsub.f64 d15, d6, d3 │ │ │ │ + vstr d10, [sp, #56] @ 0x38 │ │ │ │ + vsub.f64 d2, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vstr d2, [sp, #56] @ 0x38 │ │ │ │ + vstr d2, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d2, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - vstr d15, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vmul.f64 d2, d2, d12 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ - vstr d4, [sp, #392] @ 0x188 │ │ │ │ - vsub.f64 d10, d2, d8 │ │ │ │ - vadd.f64 d13, d8, d2 │ │ │ │ - vadd.f64 d15, d1, d5 │ │ │ │ + vsub.f64 d13, d2, d8 │ │ │ │ + vadd.f64 d15, d8, d2 │ │ │ │ + vadd.f64 d2, d1, d5 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ - vstr d10, [sp, #64] @ 0x40 │ │ │ │ - vstr d5, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d5, d6, d7 │ │ │ │ - vstr d13, [sp, #376] @ 0x178 │ │ │ │ - vstr d15, [sp, #72] @ 0x48 │ │ │ │ - vstr d5, [sp, #400] @ 0x190 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, fp, r6 │ │ │ │ - add r6, sl │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, fp, r1 │ │ │ │ - add r1, sl │ │ │ │ - vldr d3, [r2] │ │ │ │ - mla r2, r5, lr, fp │ │ │ │ + vsub.f64 d1, d6, d7 │ │ │ │ + vstr d13, [sp, #64] @ 0x40 │ │ │ │ + vstr d2, [sp, #72] @ 0x48 │ │ │ │ + vstr d15, [sp, #384] @ 0x180 │ │ │ │ + vstr d5, [sp, #80] @ 0x50 │ │ │ │ + vldr d6, [r1] │ │ │ │ + mov.w r1, r9, lsl #4 │ │ │ │ + sub.w r4, r1, r9 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + str r1, [sp, #8] │ │ │ │ + mov.w r1, #184 @ 0xb8 │ │ │ │ + vstr d1, [sp, #400] @ 0x190 │ │ │ │ + add.w r0, fp, r7 │ │ │ │ + str r4, [sp, #232] @ 0xe8 │ │ │ │ + mov.w r4, r6, lsl #3 │ │ │ │ + str r6, [sp, #224] @ 0xe0 │ │ │ │ + add r7, sl │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, fp, r4 │ │ │ │ + add r4, sl │ │ │ │ + vstr d4, [sp, #392] @ 0x188 │ │ │ │ + vldr d3, [r0] │ │ │ │ + mla r0, r1, r9, fp │ │ │ │ + mov.w r1, #88 @ 0x58 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #24 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r8, lsl #3 │ │ │ │ + add.w r5, fp, r0 │ │ │ │ + add r0, sl │ │ │ │ vsub.f64 d1, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - add.w r4, fp, r2 │ │ │ │ - add r2, sl │ │ │ │ - vldr d7, [r4] │ │ │ │ - movs r4, #152 @ 0x98 │ │ │ │ - vsub.f64 d13, d6, d3 │ │ │ │ + vldr d7, [r5] │ │ │ │ + mov.w r5, #152 @ 0x98 │ │ │ │ + mla r5, r5, r9, fp │ │ │ │ + vldr d5, [r5] │ │ │ │ + mov.w r5, #216 @ 0xd8 │ │ │ │ + vsub.f64 d10, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - mla r4, r4, lr, fp │ │ │ │ - vstr d13, [sp, #80] @ 0x50 │ │ │ │ - vldr d5, [r4] │ │ │ │ - movs r4, #216 @ 0xd8 │ │ │ │ - mul.w r4, r4, lr │ │ │ │ + mul.w r5, r5, r9 │ │ │ │ + add.w r6, fp, r5 │ │ │ │ + add r5, sl │ │ │ │ vsub.f64 d0, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - add.w r5, fp, r4 │ │ │ │ - add r4, sl │ │ │ │ - vldr d4, [r5] │ │ │ │ - mul.w r5, ip, lr │ │ │ │ - add.w ip, fp, r5 │ │ │ │ - add r5, sl │ │ │ │ - vldr d2, [ip] │ │ │ │ + vstr d10, [sp, #88] @ 0x58 │ │ │ │ + vldr d4, [r6] │ │ │ │ + mul.w r6, r1, r9 │ │ │ │ + add.w r1, fp, r6 │ │ │ │ + add r6, sl │ │ │ │ + vldr d2, [r1] │ │ │ │ vsub.f64 d5, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vadd.f64 d2, d0, d5 │ │ │ │ vsub.f64 d15, d4, d7 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add r4, r3 │ │ │ │ vmul.f64 d2, d2, d12 │ │ │ │ - vstr d15, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d4, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ + vstr d15, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d3, d6, d7 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ vadd.f64 d9, d8, d2 │ │ │ │ vsub.f64 d2, d8, d2 │ │ │ │ - vstr d4, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d13, d5, d1 │ │ │ │ + vadd.f64 d5, d1, d5 │ │ │ │ vstr d7, [sp, #408] @ 0x198 │ │ │ │ - vsub.f64 d10, d5, d1 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vadd.f64 d13, d1, d5 │ │ │ │ - vldr d4, [r1] │ │ │ │ - add r1, r0 │ │ │ │ - vstr d2, [sp, #104] @ 0x68 │ │ │ │ - mov.w r6, lr, lsl #3 │ │ │ │ - vldr d2, [r7] │ │ │ │ - vldr d5, [r5] │ │ │ │ - vldr d3, [r1] │ │ │ │ - movs r1, #232 @ 0xe8 │ │ │ │ + vldr d7, [r7] │ │ │ │ + vstr d2, [sp, #112] @ 0x70 │ │ │ │ + vldr d2, [r2] │ │ │ │ + vstr d9, [sp, #104] @ 0x68 │ │ │ │ + vstr d5, [sp, #128] @ 0x80 │ │ │ │ + vldr d5, [r6] │ │ │ │ + vstr d3, [sp, #136] @ 0x88 │ │ │ │ + vldr d3, [r4] │ │ │ │ + mov.w r4, #232 @ 0xe8 │ │ │ │ vadd.f64 d0, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vstr d9, [sp, #96] @ 0x60 │ │ │ │ - mul.w r1, r1, lr │ │ │ │ - vstr d10, [sp, #112] @ 0x70 │ │ │ │ + vstr d13, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [r5] │ │ │ │ + mul.w r4, r4, r9 │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vldr d3, [r2] │ │ │ │ - add r2, r0 │ │ │ │ - vstr d13, [sp, #120] @ 0x78 │ │ │ │ - vldr d8, [r2] │ │ │ │ - add.w r2, sl, r6 │ │ │ │ - add r6, fp │ │ │ │ + vldr d3, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vldr d8, [r0] │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ + mul.w r0, r0, r9 │ │ │ │ vadd.f64 d1, d3, d8 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ vadd.f64 d8, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ vmul.f64 d8, d8, d12 │ │ │ │ - vsub.f64 d3, d7, d4 │ │ │ │ + vmul.f64 d7, d7, d12 │ │ │ │ + vadd.f64 d10, d2, d8 │ │ │ │ + vsub.f64 d9, d2, d8 │ │ │ │ + vsub.f64 d13, d7, d4 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vadd.f64 d7, d6, d1 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ - vadd.f64 d15, d2, d8 │ │ │ │ - vsub.f64 d9, d2, d8 │ │ │ │ - vstr d4, [sp, #136] @ 0x88 │ │ │ │ + vstr d10, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d9, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d13, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d4, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d4, d0, d5 │ │ │ │ - vstr d3, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ - vstr d15, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d9, [sp, #424] @ 0x1a8 │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ + ldr r1, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d15, d4, d7 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ + add.w r2, sl, r5 │ │ │ │ + add.w r7, r5, r9 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + mov.w r5, r7, lsl #3 │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + add.w r7, fp, r7, lsl #4 │ │ │ │ + vstr d15, [sp, #152] @ 0x98 │ │ │ │ vstr d7, [sp, #440] @ 0x1b8 │ │ │ │ vmul.f64 d7, d6, d11 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - vstr d3, [sp, #144] @ 0x90 │ │ │ │ - vmla.f64 d6, d5, d11 │ │ │ │ vnmls.f64 d7, d5, d14 │ │ │ │ - vstr d6, [sp, #152] @ 0x98 │ │ │ │ + vmla.f64 d6, d5, d11 │ │ │ │ + vstr d6, [sp, #160] @ 0xa0 │ │ │ │ vstr d7, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d4, [r2] │ │ │ │ - add r2, r0 │ │ │ │ vldr d7, [r2] │ │ │ │ - add.w r2, sl, r1 │ │ │ │ - add r1, fp │ │ │ │ + add.w r2, sl, r4 │ │ │ │ + add r4, fp │ │ │ │ vadd.f64 d1, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - add.w r4, sl, r2 │ │ │ │ - add r2, fp │ │ │ │ - vldr d6, [r4] │ │ │ │ - movs r4, #72 @ 0x48 │ │ │ │ - mul.w r4, r4, lr │ │ │ │ + add.w r2, sl, r0 │ │ │ │ + add r0, fp │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, sl, r5 │ │ │ │ + add r5, fp │ │ │ │ + vldr d0, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + add r6, fp │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - add.w r5, sl, r4 │ │ │ │ - add r4, fp │ │ │ │ - vldr d0, [r5] │ │ │ │ - add r5, r0 │ │ │ │ - vldr d3, [r5] │ │ │ │ - movs r5, #40 @ 0x28 │ │ │ │ - mul.w r5, r5, lr │ │ │ │ vadd.f64 d6, d0, d3 │ │ │ │ vsub.f64 d0, d0, d3 │ │ │ │ - add.w r7, sl, r5 │ │ │ │ - add r5, fp │ │ │ │ - vldr d3, [r7] │ │ │ │ - add r7, r0 │ │ │ │ - vldr d8, [r7] │ │ │ │ - mov.w r7, lr, lsl #4 │ │ │ │ - add.w ip, sl, r7 │ │ │ │ - add r7, fp │ │ │ │ + vldr d3, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vldr d8, [r2] │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ vadd.f64 d2, d3, d8 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ + add r2, sl │ │ │ │ vsub.f64 d8, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vmul.f64 d8, d8, d12 │ │ │ │ - vadd.f64 d9, d4, d7 │ │ │ │ + vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vadd.f64 d7, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vsub.f64 d13, d8, d0 │ │ │ │ + vsub.f64 d10, d8, d0 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ - vstr d4, [sp, #184] @ 0xb8 │ │ │ │ + vstr d4, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d4, d1, d6 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ - vstr d9, [sp, #176] @ 0xb0 │ │ │ │ - vstr d0, [sp, #168] @ 0xa8 │ │ │ │ - vstr d13, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d10, d4, d7 │ │ │ │ - vsub.f64 d9, d4, d7 │ │ │ │ + vstr d3, [sp, #184] @ 0xb8 │ │ │ │ + vstr d10, [sp, #168] @ 0xa8 │ │ │ │ + vstr d0, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d3, d4, d7 │ │ │ │ + vsub.f64 d4, d4, d7 │ │ │ │ vmul.f64 d7, d5, d11 │ │ │ │ vmla.f64 d7, d6, d14 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - vstr d10, [sp, #192] @ 0xc0 │ │ │ │ - vstr d9, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d3, [sp, #200] @ 0xc8 │ │ │ │ + vstr d4, [sp, #456] @ 0x1c8 │ │ │ │ vmov.f64 d4, d6 │ │ │ │ vnmls.f64 d4, d5, d14 │ │ │ │ - vstr d7, [sp, #200] @ 0xc8 │ │ │ │ - vstr d4, [sp, #208] @ 0xd0 │ │ │ │ - vldr d4, [ip] │ │ │ │ - add ip, r0 │ │ │ │ - vldr d7, [ip] │ │ │ │ - mul.w ip, r3, lr │ │ │ │ - add.w r8, sl, ip │ │ │ │ - add ip, fp │ │ │ │ + vstr d7, [sp, #208] @ 0xd0 │ │ │ │ + vstr d4, [sp, #216] @ 0xd8 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mov.w r2, r8, lsl #4 │ │ │ │ + str r2, [sp, #264] @ 0x108 │ │ │ │ + add r2, sl │ │ │ │ + vldr d6, [r2] │ │ │ │ + add r2, r3 │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d6, [r8] │ │ │ │ - add r8, r0 │ │ │ │ - vldr d7, [r8] │ │ │ │ - mov.w r8, #80 @ 0x50 │ │ │ │ - mul.w r8, r8, lr │ │ │ │ + vldr d7, [r2] │ │ │ │ + mov.w r2, r1, lsl #4 │ │ │ │ + add.w r8, sl, r2 │ │ │ │ + add r2, fp │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r8] │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ + vldr d5, [r8] │ │ │ │ + mov.w r8, r3, lsl #4 │ │ │ │ add.w r3, sl, r8 │ │ │ │ add r8, fp │ │ │ │ - add r0, r3 │ │ │ │ - vldr d7, [r3] │ │ │ │ - vldr d5, [r0] │ │ │ │ - movs r0, #240 @ 0xf0 │ │ │ │ - mul.w r0, r0, lr │ │ │ │ vadd.f64 d2, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - add.w r3, sl, r0 │ │ │ │ - add r0, fp │ │ │ │ - vadd.f64 d13, d0, d2 │ │ │ │ - vsub.f64 d2, d0, d2 │ │ │ │ vldr d8, [r3] │ │ │ │ - movs r3, #112 @ 0x70 │ │ │ │ - mul.w r3, r3, lr │ │ │ │ - vstr d13, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - add r3, sl │ │ │ │ - vldr d3, [r3] │ │ │ │ + ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d10, d0, d2 │ │ │ │ + vsub.f64 d2, d0, d2 │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ + add.w r1, sl, r3 │ │ │ │ + add r3, fp │ │ │ │ + vldr d3, [r1] │ │ │ │ + vstr d10, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d5, d8, d3 │ │ │ │ vsub.f64 d3, d8, d3 │ │ │ │ vadd.f64 d15, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ + vstr d15, [sp, #232] @ 0xe8 │ │ │ │ + vadd.f64 d13, d10, d15 │ │ │ │ + vmul.f64 d2, d5, d12 │ │ │ │ + vmul.f64 d5, d7, d11 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vmul.f64 d1, d1, d12 │ │ │ │ + vstr d13, [sp, #240] @ 0xf0 │ │ │ │ + vnmls.f64 d5, d4, d14 │ │ │ │ + vmla.f64 d7, d4, d11 │ │ │ │ + vstr d2, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d2, d6, d11 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ + vstr d1, [sp, #248] @ 0xf8 │ │ │ │ + vldr d1, [r7] │ │ │ │ vmla.f64 d2, d3, d14 │ │ │ │ - vadd.f64 d10, d13, d15 │ │ │ │ - vstr d15, [sp, #224] @ 0xe0 │ │ │ │ - vmul.f64 d5, d5, d12 │ │ │ │ - vmul.f64 d1, d1, d12 │ │ │ │ vnmls.f64 d6, d3, d11 │ │ │ │ - vstr d10, [sp, #232] @ 0xe8 │ │ │ │ - vstr d5, [sp, #248] @ 0xf8 │ │ │ │ - vmul.f64 d5, d7, d11 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vstr d1, [sp, #240] @ 0xf0 │ │ │ │ - vmla.f64 d7, d4, d11 │ │ │ │ - vnmls.f64 d5, d4, d14 │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d0, d5, d2 │ │ │ │ vsub.f64 d5, d2, d5 │ │ │ │ + vldr d2, [r2] │ │ │ │ + vadd.f64 d3, d6, d7 │ │ │ │ + ldr r2, [sp, #264] @ 0x108 │ │ │ │ vstr d0, [sp, #464] @ 0x1d0 │ │ │ │ - vadd.f64 d0, d6, d7 │ │ │ │ vstr d5, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d3, [sp, #480] @ 0x1e0 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - vldr d3, [r0] │ │ │ │ - add.w r0, fp, r3 │ │ │ │ - vldr d2, [r8] │ │ │ │ - vstr d0, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d7, [r0] │ │ │ │ - movs r0, #208 @ 0xd0 │ │ │ │ - mla r8, r0, lr, fp │ │ │ │ - vsub.f64 d9, d3, d7 │ │ │ │ - vadd.f64 d3, d3, d7 │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vldr d6, [r3] │ │ │ │ vldr d7, [r8] │ │ │ │ - mov.w r8, #160 @ 0xa0 │ │ │ │ - vsub.f64 d5, d2, d7 │ │ │ │ - vadd.f64 d2, d2, d7 │ │ │ │ - vldr d7, [ip] │ │ │ │ - mov.w ip, #176 @ 0xb0 │ │ │ │ - mla ip, ip, lr, fp │ │ │ │ - vldr d6, [ip] │ │ │ │ - mov.w ip, r9, lsl #6 │ │ │ │ - vsub.f64 d4, d7, d6 │ │ │ │ + mov.w r8, #208 @ 0xd0 │ │ │ │ + mla r3, r8, r9, fp │ │ │ │ + vstr d5, [sp, #480] @ 0x1e0 │ │ │ │ + mov.w r8, lr, lsl #2 │ │ │ │ + vstr d3, [sp, #488] @ 0x1e8 │ │ │ │ + vsub.f64 d9, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - movs r7, #144 @ 0x90 │ │ │ │ - mla r7, r7, lr, fp │ │ │ │ - vmul.f64 d0, d4, d14 │ │ │ │ - vmul.f64 d4, d4, d11 │ │ │ │ - vmla.f64 d4, d9, d14 │ │ │ │ - vldr d1, [r7] │ │ │ │ - vnmls.f64 d0, d9, d11 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, fp, r2 │ │ │ │ + mov.w r2, #176 @ 0xb0 │ │ │ │ + vldr d3, [r3] │ │ │ │ + mla r3, r2, r9, fp │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vsub.f64 d5, d2, d6 │ │ │ │ + vadd.f64 d2, d2, d6 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, fp, r2 │ │ │ │ + add r2, r9 │ │ │ │ + add.w r1, fp, r2, lsl #3 │ │ │ │ + vsub.f64 d4, d3, d6 │ │ │ │ + vadd.f64 d3, d3, d6 │ │ │ │ + vldr d6, [r3] │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ vsub.f64 d8, d6, d1 │ │ │ │ + vmul.f64 d0, d4, d14 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vmul.f64 d1, d5, d14 │ │ │ │ + add r3, fp │ │ │ │ + vmul.f64 d4, d4, d11 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ + vnmls.f64 d0, d9, d11 │ │ │ │ vmla.f64 d1, d8, d11 │ │ │ │ - vadd.f64 d15, d2, d6 │ │ │ │ vnmls.f64 d5, d8, d14 │ │ │ │ + vmla.f64 d4, d9, d14 │ │ │ │ + vadd.f64 d15, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vsub.f64 d10, d0, d1 │ │ │ │ - vadd.f64 d13, d0, d1 │ │ │ │ - vadd.f64 d8, d5, d4 │ │ │ │ - vadd.f64 d0, d3, d7 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ - vsub.f64 d7, d3, d7 │ │ │ │ - vstr d10, [sp, #256] @ 0x100 │ │ │ │ - vstr d13, [sp, #496] @ 0x1f0 │ │ │ │ + vsub.f64 d13, d0, d1 │ │ │ │ + vadd.f64 d1, d0, d1 │ │ │ │ + vadd.f64 d0, d7, d3 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vldr d3, [r6] │ │ │ │ + vadd.f64 d9, d5, d4 │ │ │ │ + mov.w r6, lr, lsl #6 │ │ │ │ + vstr d13, [sp, #8] │ │ │ │ vadd.f64 d13, d15, d0 │ │ │ │ - vstr d5, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d15, d0, d15 │ │ │ │ + vstr d1, [sp, #264] @ 0x108 │ │ │ │ + vsub.f64 d0, d4, d5 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ + vstr d9, [sp, #272] @ 0x110 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r6] │ │ │ │ - movs r6, #136 @ 0x88 │ │ │ │ - vsub.f64 d15, d0, d15 │ │ │ │ - vstr d8, [sp, #264] @ 0x108 │ │ │ │ + vldr d6, [r3] │ │ │ │ + mov.w r3, #168 @ 0xa8 │ │ │ │ + mla r3, r3, r9, fp │ │ │ │ + vldr d9, [r1] │ │ │ │ vmul.f64 d2, d5, d12 │ │ │ │ - vmul.f64 d3, d7, d12 │ │ │ │ - mla r6, r6, lr, fp │ │ │ │ - vstr d2, [sp, #280] @ 0x118 │ │ │ │ - vstr d3, [sp, #288] @ 0x120 │ │ │ │ - vldr d3, [r5] │ │ │ │ - movs r5, #168 @ 0xa8 │ │ │ │ - vldr d2, [r4] │ │ │ │ - movs r4, #200 @ 0xc8 │ │ │ │ - vldr d9, [r6] │ │ │ │ - mla r5, r5, lr, fp │ │ │ │ - mla r4, r4, lr, fp │ │ │ │ - vsub.f64 d10, d6, d9 │ │ │ │ - vadd.f64 d9, d6, d9 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vldr d7, [r5] │ │ │ │ - mov.w r5, r9, lsl #7 │ │ │ │ + vstr d0, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d10, d7, d12 │ │ │ │ + vldr d7, [r3] │ │ │ │ + mov.w r3, #200 @ 0xc8 │ │ │ │ + mla r3, r3, r9, fp │ │ │ │ + vstr d2, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d4, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vsub.f64 d5, d2, d7 │ │ │ │ - vadd.f64 d2, d2, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ + vstr d10, [sp, #296] @ 0x128 │ │ │ │ + vldr d2, [r5] │ │ │ │ + vsub.f64 d10, d6, d9 │ │ │ │ + vadd.f64 d9, d6, d9 │ │ │ │ + mov.w r5, lr, lsl #7 │ │ │ │ + vldr d7, [r3] │ │ │ │ + vldr d6, [r4] │ │ │ │ + mov r4, r6 │ │ │ │ vmul.f64 d0, d4, d11 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ + str r5, [sp, #0] │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ + vsub.f64 d5, d2, d7 │ │ │ │ + vadd.f64 d2, d2, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, ip, lsl #7 │ │ │ │ + ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ + add.w r2, r1, r0 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vmul.f64 d7, d5, d11 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ - vmla.f64 d5, d10, d11 │ │ │ │ + add r3, r5 │ │ │ │ + vnmls.f64 d7, d10, d14 │ │ │ │ vmla.f64 d0, d1, d14 │ │ │ │ vnmls.f64 d4, d1, d11 │ │ │ │ - vnmls.f64 d7, d10, d14 │ │ │ │ - vsub.f64 d1, d4, d5 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ + vmla.f64 d5, d10, d11 │ │ │ │ vadd.f64 d8, d7, d0 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ - vstr d1, [sp, #312] @ 0x138 │ │ │ │ - vstr d8, [sp, #296] @ 0x128 │ │ │ │ + vsub.f64 d1, d4, d5 │ │ │ │ + vadd.f64 d5, d4, d5 │ │ │ │ + vstr d8, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d8, d3, d6 │ │ │ │ - vstr d0, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ + vstr d0, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d0, d9, d2 │ │ │ │ vsub.f64 d9, d9, d2 │ │ │ │ - vldr d1, [sp, #232] @ 0xe8 │ │ │ │ - vldr d3, [sp, #144] @ 0x90 │ │ │ │ - vstr d5, [sp, #320] @ 0x140 │ │ │ │ + vldr d3, [sp, #200] @ 0xc8 │ │ │ │ + vstr d1, [sp, #320] @ 0x140 │ │ │ │ + vldr d1, [sp, #152] @ 0x98 │ │ │ │ + vstr d5, [sp, #328] @ 0x148 │ │ │ │ + vldr d5, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d10, d9, d6 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ vadd.f64 d7, d0, d8 │ │ │ │ vsub.f64 d0, d8, d0 │ │ │ │ - vldr d8, [sp, #368] @ 0x170 │ │ │ │ - vmul.f64 d2, d6, d12 │ │ │ │ + vldr d8, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d1, d1, d3 │ │ │ │ + vldr d3, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d9, d6, d12 │ │ │ │ vmul.f64 d10, d10, d12 │ │ │ │ - vadd.f64 d4, d8, d1 │ │ │ │ - vstr d2, [sp, #328] @ 0x148 │ │ │ │ - vldr d5, [sp, #192] @ 0xc0 │ │ │ │ - vldr d9, [sp, #392] @ 0x188 │ │ │ │ - ldr r3, [sp, #628] @ 0x274 │ │ │ │ - vadd.f64 d1, d3, d5 │ │ │ │ - vldr d3, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d2, d9, d13 │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ - ldr r2, [sp, #504] @ 0x1f8 │ │ │ │ - lsls r4, r3, #7 │ │ │ │ + vadd.f64 d2, d8, d13 │ │ │ │ + vsub.f64 d13, d8, d13 │ │ │ │ + vldr d8, [sp, #40] @ 0x28 │ │ │ │ + vstr d9, [sp, #336] @ 0x150 │ │ │ │ + vldr d9, [sp, #376] @ 0x178 │ │ │ │ + vadd.f64 d4, d9, d5 │ │ │ │ vadd.f64 d5, d3, d7 │ │ │ │ - adds r1, r6, r4 │ │ │ │ vadd.f64 d6, d4, d1 │ │ │ │ - vsub.f64 d4, d4, d1 │ │ │ │ - add r2, r5 │ │ │ │ - vldr d1, [sp, #232] @ 0xe8 │ │ │ │ - vsub.f64 d13, d9, d13 │ │ │ │ - vldr d9, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d3, d2, d5 │ │ │ │ + vsub.f64 d4, d4, d1 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vstr d4, [r1] │ │ │ │ - add r1, r4 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - mul.w r7, r8, r3 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vldr d1, [sp, #152] @ 0x98 │ │ │ │ + vstr d4, [r2] │ │ │ │ + add r2, r0 │ │ │ │ + vstr d5, [r3] │ │ │ │ vsub.f64 d5, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sp, #144] @ 0x90 │ │ │ │ - add r2, ip │ │ │ │ - vstr d5, [r1] │ │ │ │ - vstr d6, [r6] │ │ │ │ - vsub.f64 d6, d8, d1 │ │ │ │ - vldr d8, [sp, #128] @ 0x80 │ │ │ │ - lsls r6, r3, #6 │ │ │ │ - vldr d5, [sp, #192] @ 0xc0 │ │ │ │ - subs r1, r1, r6 │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ - mul.w r3, r8, r9 │ │ │ │ - vsub.f64 d7, d8, d7 │ │ │ │ - vldr d8, [sp, #408] @ 0x198 │ │ │ │ - vsub.f64 d5, d3, d5 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - mvn.w r8, #191 @ 0xbf │ │ │ │ + vldr d3, [sp, #200] @ 0xc8 │ │ │ │ + add r3, r6 │ │ │ │ + mov.w r6, ip, lsl #2 │ │ │ │ + add.w r7, r6, ip │ │ │ │ + sub.w r6, ip, r6 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d5, [sp, #240] @ 0xf0 │ │ │ │ + vstr d6, [r1] │ │ │ │ + mov.w r1, ip, lsl #6 │ │ │ │ + sub.w r2, r2, r1 │ │ │ │ + vsub.f64 d6, d9, d5 │ │ │ │ + vsub.f64 d5, d1, d3 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vldr d3, [sp, #136] @ 0x88 │ │ │ │ + vsub.f64 d7, d3, d7 │ │ │ │ vadd.f64 d4, d13, d7 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ - vldr d13, [pc, #1000] @ 41ee0 │ │ │ │ + vldr d13, [pc, #1000] @ 45e58 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d3, [r1] │ │ │ │ + vstr d3, [r2] │ │ │ │ vsub.f64 d3, d7, d5 │ │ │ │ - subs r1, r1, r4 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vsub.f64 d7, d2, d1 │ │ │ │ + sub.w r2, r2, r0 │ │ │ │ + vsub.f64 d7, d1, d8 │ │ │ │ + vstr d3, [r3] │ │ │ │ + sub.w r3, r3, r5 │ │ │ │ + add.w r5, r8, lr │ │ │ │ + vstr d6, [r2] │ │ │ │ + sub.w r8, lr, r8 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vmul.f64 d5, d0, d14 │ │ │ │ + vmul.f64 d0, d0, d11 │ │ │ │ vldr d2, [sp, #440] @ 0x1b8 │ │ │ │ + str r7, [sp, #32] │ │ │ │ + mov.w r7, r7, lsl #5 │ │ │ │ vldr d1, [sp, #400] @ 0x190 │ │ │ │ - vstr d3, [r2] │ │ │ │ - subs r2, r2, r5 │ │ │ │ - vstr d6, [r1] │ │ │ │ + add r2, r7 │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ + mov.w r5, r5, lsl #5 │ │ │ │ + vldr d9, [sp, #456] @ 0x1c8 │ │ │ │ + add r3, r5 │ │ │ │ + vldr d8, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d6, d2, d9 │ │ │ │ - add r1, r7 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vmul.f64 d5, d0, d14 │ │ │ │ vmla.f64 d5, d8, d11 │ │ │ │ - vmul.f64 d0, d0, d11 │ │ │ │ - vmul.f64 d6, d6, d12 │ │ │ │ - add r2, r3 │ │ │ │ - ldr r3, [sp, #628] @ 0x274 │ │ │ │ vnmls.f64 d0, d8, d14 │ │ │ │ - vldr d8, [sp, #216] @ 0xd8 │ │ │ │ + vldr d8, [sp, #224] @ 0xe0 │ │ │ │ + vmul.f64 d6, d6, d12 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d6, d1, d11 │ │ │ │ vnmls.f64 d6, d15, d14 │ │ │ │ vmul.f64 d15, d15, d11 │ │ │ │ vmla.f64 d15, d1, d14 │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vsub.f64 d6, d2, d9 │ │ │ │ - vldr d2, [sp, #224] @ 0xe0 │ │ │ │ + vldr d9, [sp, #24] │ │ │ │ vadd.f64 d1, d15, d0 │ │ │ │ vsub.f64 d0, d0, d15 │ │ │ │ - vsub.f64 d8, d2, d8 │ │ │ │ + vldr d15, [sp, #232] @ 0xe8 │ │ │ │ vmul.f64 d6, d6, d12 │ │ │ │ + vsub.f64 d8, d15, d8 │ │ │ │ + vldr d15, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d2, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vsub.f64 d8, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ - vstr d8, [r1] │ │ │ │ + vldr d1, [sp, #248] @ 0xf8 │ │ │ │ + vstr d8, [r2] │ │ │ │ vsub.f64 d8, d4, d6 │ │ │ │ - mla r1, r8, r3, r1 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d0, d2 │ │ │ │ + add.w r2, r2, r6, lsl #6 │ │ │ │ vsub.f64 d0, d0, d2 │ │ │ │ - vstr d8, [r2] │ │ │ │ - mla r2, r8, r9, r2 │ │ │ │ - vstr d3, [r1] │ │ │ │ - add r1, r6 │ │ │ │ - mov.w r8, #96 @ 0x60 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add r2, ip │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d8, [r3] │ │ │ │ + add.w r3, r3, r8, lsl #6 │ │ │ │ + vstr d3, [r2] │ │ │ │ + add r2, r1 │ │ │ │ + add.w r8, ip, ip, lsl #1 │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + add r1, r2 │ │ │ │ + vstr d4, [r3] │ │ │ │ + add r3, r4 │ │ │ │ + vldr d4, [sp, #216] @ 0xd8 │ │ │ │ + vstr d6, [r3] │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - add r2, ip │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ - vldr d1, [sp, #240] @ 0xf0 │ │ │ │ - vstr d6, [r1] │ │ │ │ - add r1, r6 │ │ │ │ - vldr d6, [sp, #152] @ 0x98 │ │ │ │ - mul.w ip, ip, r3 │ │ │ │ - vldr d4, [sp, #208] @ 0xd0 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d8, [sp, #256] @ 0x100 │ │ │ │ + mov.w r4, r8, lsl #4 │ │ │ │ + mov.w r8, lr, lsl #3 │ │ │ │ vsub.f64 d5, d3, d1 │ │ │ │ - vstr d0, [r2] │ │ │ │ - mvn.w r6, #111 @ 0x6f │ │ │ │ + vldr d3, [sp, #296] @ 0x128 │ │ │ │ + str r4, [sp, #136] @ 0x88 │ │ │ │ + vstr d6, [r2] │ │ │ │ + sub.w r2, lr, r8 │ │ │ │ + vldr d6, [sp, #160] @ 0xa0 │ │ │ │ + vstr d0, [r3] │ │ │ │ vstr d7, [r1] │ │ │ │ - add r1, ip │ │ │ │ - vsub.f64 d7, d6, d4 │ │ │ │ - vldr d15, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d8, [sp, #248] @ 0xf8 │ │ │ │ - mul.w r6, r6, r9 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ + add r1, r4 │ │ │ │ + mov.w r4, r2, lsl #4 │ │ │ │ vldr d0, [sp, #48] @ 0x30 │ │ │ │ - add r2, r6 │ │ │ │ + add r3, r4 │ │ │ │ + vsub.f64 d7, d6, d4 │ │ │ │ + vldr d6, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #200] @ 0xc8 │ │ │ │ - vldr d6, [sp, #328] @ 0x148 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + vldr d7, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d4, d15, d7 │ │ │ │ vsub.f64 d7, d8, d9 │ │ │ │ - vldr d8, [sp, #280] @ 0x118 │ │ │ │ - vsub.f64 d1, d4, d7 │ │ │ │ + vldr d8, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d9, d0, d8 │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ vldr d8, [sp, #56] @ 0x38 │ │ │ │ - vldr d7, [sp, #288] @ 0x120 │ │ │ │ - vldr d0, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d7, d7, d8 │ │ │ │ - vldr d8, [pc, #648] @ 41ee8 │ │ │ │ + vsub.f64 d1, d4, d7 │ │ │ │ + vadd.f64 d4, d4, d7 │ │ │ │ + vldr d0, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d7, d3, d8 │ │ │ │ + vldr d8, [pc, #616] @ 45e60 │ │ │ │ vsub.f64 d0, d0, d10 │ │ │ │ vmul.f64 d3, d7, d13 │ │ │ │ vmla.f64 d3, d9, d8 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ vnmls.f64 d9, d7, d8 │ │ │ │ - vldr d7, [sp, #88] @ 0x58 │ │ │ │ + vldr d7, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vmul.f64 d6, d7, d13 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vmla.f64 d7, d0, d13 │ │ │ │ vnmls.f64 d6, d0, d8 │ │ │ │ + vmla.f64 d7, d0, d13 │ │ │ │ vadd.f64 d0, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vstr d8, [r1] │ │ │ │ - subs r1, r1, r7 │ │ │ │ + sub.w r1, r1, r7 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ vstr d2, [r1] │ │ │ │ vadd.f64 d2, d9, d7 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ - add r1, r4 │ │ │ │ + add r1, r0 │ │ │ │ + vldr d8, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d0, d4, d2 │ │ │ │ vsub.f64 d2, d2, d4 │ │ │ │ vadd.f64 d4, d1, d6 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #240] @ 0xf0 │ │ │ │ - vstr d0, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - ldr r3, [sp, #628] @ 0x274 │ │ │ │ - vstr d2, [r2] │ │ │ │ - subs r2, r2, r5 │ │ │ │ - vstr d4, [r2] │ │ │ │ - mla r2, r8, r9, r2 │ │ │ │ - mvn.w r8, #95 @ 0x5f │ │ │ │ - vstr d6, [r2] │ │ │ │ + vldr d1, [sp, #248] @ 0xf8 │ │ │ │ + vstr d0, [r3] │ │ │ │ + add r3, r5 │ │ │ │ + vldr d0, [sp, #48] @ 0x30 │ │ │ │ + vstr d2, [r3] │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ + add.w r2, lr, lr, lsl #1 │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ + vstr d4, [r3] │ │ │ │ + add.w r3, r3, r2, lsl #5 │ │ │ │ + str r2, [sp, #152] @ 0x98 │ │ │ │ + add.w r2, r1, r6, lsl #5 │ │ │ │ + vldr d4, [sp, #216] @ 0xd8 │ │ │ │ + vstr d6, [r3] │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vadd.f64 d7, d3, d1 │ │ │ │ + sub.w r3, r3, r5 │ │ │ │ + sub.w r5, r8, lr │ │ │ │ + vadd.f64 d7, d2, d1 │ │ │ │ + vldr d1, [sp, #256] @ 0x100 │ │ │ │ vstr d6, [r1] │ │ │ │ - mla r1, r8, r3, r1 │ │ │ │ - mov.w r8, #112 @ 0x70 │ │ │ │ - add r7, r1 │ │ │ │ - vstr d5, [r1] │ │ │ │ - mvn.w r1, #223 @ 0xdf │ │ │ │ - vldr d5, [sp, #200] @ 0xc8 │ │ │ │ - mla r1, r1, r3, r7 │ │ │ │ + mov.w r1, ip, lsl #3 │ │ │ │ + vstr d5, [r2] │ │ │ │ + add r2, r7 │ │ │ │ + mov.w r7, lr, lsl #5 │ │ │ │ + vldr d5, [sp, #208] @ 0xd0 │ │ │ │ + sub.w r6, ip, r1 │ │ │ │ + str r7, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d6, d15, d5 │ │ │ │ - vldr d5, [pc, #504] @ 41f10 │ │ │ │ + vldr d15, [sp, #288] @ 0x120 │ │ │ │ + vldr d5, [pc, #444] @ 45e90 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #152] @ 0x98 │ │ │ │ - vldr d4, [sp, #208] @ 0xd0 │ │ │ │ - vldr d1, [sp, #248] @ 0xf8 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ + vldr d6, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d9, d0, d15 │ │ │ │ + vldr d0, [sp, #56] @ 0x38 │ │ │ │ + vldr d15, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d4, d6, d4 │ │ │ │ vldr d6, [sp, #24] │ │ │ │ - vldr d15, [sp, #280] @ 0x118 │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vldr d8, [sp, #328] @ 0x148 │ │ │ │ - vadd.f64 d9, d0, d15 │ │ │ │ - vldr d15, [sp, #288] @ 0x120 │ │ │ │ - vldr d0, [sp, #80] @ 0x50 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ vsub.f64 d1, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vadd.f64 d6, d3, d15 │ │ │ │ - vldr d15, [pc, #432] @ 41f18 │ │ │ │ - vadd.f64 d10, d0, d10 │ │ │ │ + vadd.f64 d6, d0, d15 │ │ │ │ vldr d0, [sp, #88] @ 0x58 │ │ │ │ - subs r2, r2, r3 │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ + vldr d15, [pc, #380] @ 45e88 │ │ │ │ vmul.f64 d3, d6, d5 │ │ │ │ + vadd.f64 d10, d0, d10 │ │ │ │ + vldr d0, [sp, #96] @ 0x60 │ │ │ │ vmla.f64 d3, d9, d15 │ │ │ │ vmul.f64 d9, d9, d5 │ │ │ │ vnmls.f64 d9, d6, d15 │ │ │ │ vadd.f64 d6, d0, d8 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmul.f64 d5, d6, d5 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vmla.f64 d6, d10, d0 │ │ │ │ vnmls.f64 d5, d10, d15 │ │ │ │ + vmla.f64 d6, d10, d0 │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vmov.f64 d3, d13 │ │ │ │ + vldr d3, [pc, #280] @ 45e60 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vstr d8, [r7] │ │ │ │ - vstr d2, [r1] │ │ │ │ + vstr d8, [r2] │ │ │ │ + add.w r2, r2, r6, lsl #5 │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + vstr d2, [r2] │ │ │ │ vadd.f64 d2, d9, d6 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ - ldr r7, [sp, #628] @ 0x274 │ │ │ │ - vldr d9, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d8, [sp, #104] @ 0x68 │ │ │ │ + add r2, r0 │ │ │ │ vadd.f64 d0, d4, d2 │ │ │ │ vsub.f64 d2, d2, d4 │ │ │ │ vadd.f64 d4, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - mul.w r8, r8, r7 │ │ │ │ - vstr d0, [r2] │ │ │ │ - mla r2, r3, r9, r2 │ │ │ │ - adds r3, r1, r4 │ │ │ │ - movs r1, #120 @ 0x78 │ │ │ │ - vstr d2, [r2] │ │ │ │ - subs r2, r2, r5 │ │ │ │ - vldr d2, [pc, #244] @ 41ee8 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add.w r2, r2, r9, lsl #5 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d0, [r3] │ │ │ │ + add.w r3, r3, r5, lsl #5 │ │ │ │ + sub.w r5, r1, ip │ │ │ │ + vstr d2, [r3] │ │ │ │ + sub.w r3, r3, r6 │ │ │ │ + rsb r6, ip, ip, lsl #4 │ │ │ │ + vstr d4, [r3] │ │ │ │ + add r3, r7 │ │ │ │ + mov.w r7, ip, lsl #5 │ │ │ │ + vstr d5, [r3] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #344] @ 0x158 │ │ │ │ - vstr d5, [r3] │ │ │ │ - sub.w r3, r3, r7, lsl #5 │ │ │ │ - vsub.f64 d15, d6, d9 │ │ │ │ - vadd.f64 d1, d6, d9 │ │ │ │ - vldr d6, [sp, #360] @ 0x168 │ │ │ │ - mul.w r7, r1, r7 │ │ │ │ - vstr d7, [r3] │ │ │ │ - mvn.w r1, #207 @ 0xcf │ │ │ │ - vldr d7, [sp, #472] @ 0x1d8 │ │ │ │ - add r3, r7 │ │ │ │ - vstr d15, [sp, #24] │ │ │ │ - vldr d9, [sp, #320] @ 0x140 │ │ │ │ - vsub.f64 d15, d7, d6 │ │ │ │ - vadd.f64 d0, d6, d7 │ │ │ │ - vldr d6, [sp, #168] @ 0xa8 │ │ │ │ - vmul.f64 d7, d6, d13 │ │ │ │ - vldr d6, [sp, #184] @ 0xb8 │ │ │ │ - vmla.f64 d7, d6, d2 │ │ │ │ - vldr d6, [sp, #136] @ 0x88 │ │ │ │ + vstr d5, [r2] │ │ │ │ + sub.w r2, r2, r7 │ │ │ │ + str r7, [sp, #56] @ 0x38 │ │ │ │ + mov.w r7, r6, lsl #3 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vldr d6, [sp, #352] @ 0x160 │ │ │ │ + add r2, r7 │ │ │ │ + vldr d8, [sp, #328] @ 0x148 │ │ │ │ + vldr d7, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d2, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d9, [sp, #424] @ 0x1a8 │ │ │ │ + vadd.f64 d1, d6, d7 │ │ │ │ + vsub.f64 d10, d6, d7 │ │ │ │ + vldr d7, [sp, #176] @ 0xb0 │ │ │ │ + vldr d6, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ + vstr d10, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d15, d2, d6 │ │ │ │ + vadd.f64 d0, d6, d2 │ │ │ │ + vldr d2, [sp, #112] @ 0x70 │ │ │ │ + vldr d6, [sp, #192] @ 0xc0 │ │ │ │ + vmla.f64 d7, d6, d3 │ │ │ │ + vldr d6, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d5, d6, d13 │ │ │ │ - vldr d13, [sp, #424] @ 0x1a8 │ │ │ │ - vnmls.f64 d5, d13, d2 │ │ │ │ + vnmls.f64 d5, d9, d3 │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ - vsub.f64 d7, d5, d7 │ │ │ │ - vsub.f64 d5, d8, d9 │ │ │ │ - vldr d8, [pc, #144] @ 41f00 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ - vldr d7, [sp, #304] @ 0x130 │ │ │ │ - vldr d9, [sp, #120] @ 0x78 │ │ │ │ - vsub.f64 d7, d7, d9 │ │ │ │ - vldr d9, [pc, #116] @ 41ef8 │ │ │ │ - vmul.f64 d4, d7, d8 │ │ │ │ - vmul.f64 d7, d7, d9 │ │ │ │ - vmla.f64 d7, d5, d8 │ │ │ │ - vmov.f64 d10, d4 │ │ │ │ - vldr d4, [sp, #136] @ 0x88 │ │ │ │ - vmul.f64 d4, d4, d2 │ │ │ │ - vnmls.f64 d10, d5, d9 │ │ │ │ - vldr d5, [sp, #168] @ 0xa8 │ │ │ │ - vstr d7, [sp, #40] @ 0x28 │ │ │ │ - vmla.f64 d4, d13, d3 │ │ │ │ - vldr d7, [sp, #184] @ 0xb8 │ │ │ │ - vldr d9, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d13, [pc, #80] @ 41f08 │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ - vstr d10, [sp, #32] │ │ │ │ - vnmls.f64 d7, d5, d2 │ │ │ │ - vldr d2, [sp, #376] @ 0x178 │ │ │ │ - vldr d10, [sp, #384] @ 0x180 │ │ │ │ - vadd.f64 d5, d7, d4 │ │ │ │ - vsub.f64 d3, d4, d7 │ │ │ │ - vldr d4, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d7, d10, d9 │ │ │ │ - b.n 41f40 │ │ │ │ + vsub.f64 d10, d5, d7 │ │ │ │ + vsub.f64 d5, d2, d8 │ │ │ │ + vldr d8, [sp, #128] @ 0x80 │ │ │ │ + vldr d2, [sp, #312] @ 0x138 │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ + vsub.f64 d7, d2, d8 │ │ │ │ + vldr d2, [pc, #68] @ 45e68 │ │ │ │ + vldr d8, [pc, #88] @ 45e80 │ │ │ │ + vmul.f64 d4, d7, d2 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ + vmov.f64 d6, d4 │ │ │ │ + vmla.f64 d7, d5, d2 │ │ │ │ + vnmls.f64 d6, d5, d8 │ │ │ │ + vldr d5, [sp, #192] @ 0xc0 │ │ │ │ + vldr d8, [sp, #280] @ 0x118 │ │ │ │ + vstr d6, [sp, #96] @ 0x60 │ │ │ │ + vldr d6, [sp, #144] @ 0x90 │ │ │ │ + vstr d7, [sp, #160] @ 0xa0 │ │ │ │ + b.n 45eb8 │ │ │ │ + nop.w │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 42178 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 460f0 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ + @ instruction: 0xf63b3806 │ │ │ │ + cmp r3, #93 @ 0x5d │ │ │ │ + subs r7, #222 @ 0xde │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ - pop {r0, r4, r5, r7, pc} │ │ │ │ - @ instruction: 0xf18038b2 │ │ │ │ - subs r7, #236 @ 0xec │ │ │ │ - @ instruction: 0xf63b3806 │ │ │ │ - cmp r3, #93 @ 0x5d │ │ │ │ - subs r7, #222 @ 0xde │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - add r6, pc, #44 @ (adr r6, 41f40 ) │ │ │ │ - subs r4, #105 @ 0x69 │ │ │ │ - ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ + pop {r0, r4, r5, r7, pc} │ │ │ │ + @ instruction: 0xf18038b2 │ │ │ │ + subs r7, #236 @ 0xec │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ + add r6, pc, #44 @ (adr r6, 45ec0 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 42270 ) │ │ │ │ - bhi.n 41e4a │ │ │ │ + add r3, pc, #836 @ (adr r3, 461e8 ) │ │ │ │ + bhi.n 45dc2 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (4230c ) │ │ │ │ + ldr r4, [pc, #972] @ (46284 ) │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ - vadd.f64 d4, d2, d4 │ │ │ │ - vstr d3, [sp, #48] @ 0x30 │ │ │ │ - vldr d3, [pc, #-92] @ 41ef0 │ │ │ │ + vmul.f64 d7, d5, d13 │ │ │ │ + vldr d5, [sp, #176] @ 0xb0 │ │ │ │ + vmul.f64 d4, d6, d3 │ │ │ │ + vldr d6, [sp, #384] @ 0x180 │ │ │ │ + vnmls.f64 d7, d5, d3 │ │ │ │ + vldr d3, [sp, #264] @ 0x108 │ │ │ │ + vmla.f64 d4, d9, d13 │ │ │ │ + vldr d13, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d9, d4, d7 │ │ │ │ + vadd.f64 d5, d7, d4 │ │ │ │ + vadd.f64 d7, d13, d3 │ │ │ │ + vadd.f64 d4, d6, d8 │ │ │ │ + vldr d3, [pc, #-124] @ 45e70 │ │ │ │ + vldr d13, [pc, #-120] @ 45e78 │ │ │ │ vmul.f64 d8, d4, d3 │ │ │ │ vmla.f64 d8, d7, d13 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d4, d13 │ │ │ │ - vstr d8, [sp, #16] │ │ │ │ - vmov.f64 d13, d7 │ │ │ │ - vsub.f64 d7, d10, d9 │ │ │ │ - vldr d10, [sp, #272] @ 0x110 │ │ │ │ - vldr d9, [pc, #-120] @ 41ef8 │ │ │ │ - vsub.f64 d4, d10, d2 │ │ │ │ - vldr d2, [pc, #-120] @ 41f00 │ │ │ │ + vldr d4, [sp, #80] @ 0x50 │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ + vldr d7, [sp, #264] @ 0x108 │ │ │ │ + vstr d8, [sp, #144] @ 0x90 │ │ │ │ + vldr d8, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d7, d4, d7 │ │ │ │ + vsub.f64 d4, d8, d6 │ │ │ │ + vldr d6, [pc, #-160] @ 45e80 │ │ │ │ vmul.f64 d8, d4, d2 │ │ │ │ - vmla.f64 d8, d7, d9 │ │ │ │ + vmla.f64 d8, d7, d6 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #104] @ 0x68 │ │ │ │ - vnmls.f64 d7, d4, d9 │ │ │ │ - vldr d4, [sp, #320] @ 0x140 │ │ │ │ - vldr d9, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d2, d2, d4 │ │ │ │ - vldr d4, [sp, #120] @ 0x78 │ │ │ │ - vadd.f64 d4, d4, d9 │ │ │ │ - vldr d9, [pc, #-156] @ 41f08 │ │ │ │ - vstr d7, [sp, #56] @ 0x38 │ │ │ │ + vldr d2, [sp, #328] @ 0x148 │ │ │ │ + vnmls.f64 d7, d4, d6 │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d2, d4, d2 │ │ │ │ + vstr d7, [sp, #176] @ 0xb0 │ │ │ │ + vldr d4, [sp, #128] @ 0x80 │ │ │ │ + str r7, [sp, #80] @ 0x50 │ │ │ │ + mvn.w r7, #207 @ 0xcf │ │ │ │ + vldr d6, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d4, d4, d6 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ vmul.f64 d7, d4, d3 │ │ │ │ - vmul.f64 d10, d4, d9 │ │ │ │ - vmla.f64 d10, d2, d3 │ │ │ │ + vnmls.f64 d7, d2, d13 │ │ │ │ + vmul.f64 d13, d4, d13 │ │ │ │ vadd.f64 d4, d1, d6 │ │ │ │ - vsub.f64 d6, d1, d6 │ │ │ │ - vnmls.f64 d7, d2, d9 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - str r7, [sp, #16] │ │ │ │ - ldr r7, [sp, #628] @ 0x274 │ │ │ │ - vadd.f64 d3, d9, d7 │ │ │ │ - vsub.f64 d7, d7, d9 │ │ │ │ + vldr d6, [sp, #144] @ 0x90 │ │ │ │ + vmla.f64 d13, d2, d3 │ │ │ │ + vadd.f64 d3, d6, d7 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vadd.f64 d3, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vstr d2, [r3] │ │ │ │ - mla r3, r1, r7, r3 │ │ │ │ - mvn.w r1, #119 @ 0x77 │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vadd.f64 d4, d13, d10 │ │ │ │ - mla r2, r1, r9, r2 │ │ │ │ - vsub.f64 d10, d10, d13 │ │ │ │ - add r3, r4 │ │ │ │ - vadd.f64 d2, d3, d4 │ │ │ │ - vsub.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ vstr d2, [r2] │ │ │ │ - mla r2, r0, r9, r2 │ │ │ │ - movs r0, #176 @ 0xb0 │ │ │ │ + mla r2, r7, ip, r2 │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ + mov.w r7, lr, lsl #4 │ │ │ │ vstr d4, [r2] │ │ │ │ + sub.w r6, lr, r7 │ │ │ │ + add r2, r0 │ │ │ │ + add.w r3, r3, r6, lsl #3 │ │ │ │ + mov.w r6, #208 @ 0xd0 │ │ │ │ + add r7, lr │ │ │ │ + vadd.f64 d4, d2, d13 │ │ │ │ + vadd.f64 d2, d3, d4 │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ + vldr d3, [pc, #-304] @ 45e88 │ │ │ │ + vstr d2, [r3] │ │ │ │ + mla r3, r6, lr, r3 │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + vstr d4, [r3] │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ - subs r2, r2, r5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d4, [r2] │ │ │ │ - mla r2, r7, r9, r2 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d6, d10 │ │ │ │ - vadd.f64 d6, d6, d10 │ │ │ │ - add r2, r6 │ │ │ │ + vldr d5, [sp, #24] │ │ │ │ + sub.w r3, r3, r6 │ │ │ │ + vldr d2, [sp, #96] @ 0x60 │ │ │ │ + ldr r6, [sp, #152] @ 0x98 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vsub.f64 d13, d13, d5 │ │ │ │ + vldr d4, [sp, #88] @ 0x58 │ │ │ │ + add.w r3, r3, r6, lsl #4 │ │ │ │ + ldr r6, [sp, #136] @ 0x88 │ │ │ │ vstr d7, [r3] │ │ │ │ - sub.w r3, r3, ip │ │ │ │ - vadd.f64 d7, d4, d3 │ │ │ │ - mov.w ip, #88 @ 0x58 │ │ │ │ - vstr d6, [r3] │ │ │ │ - add r3, r8 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ + vsub.f64 d6, d1, d7 │ │ │ │ + vldr d1, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d7, d6, d13 │ │ │ │ + vadd.f64 d6, d6, d13 │ │ │ │ + vldr d13, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [r2] │ │ │ │ + sub.w r2, r2, r6 │ │ │ │ + vadd.f64 d7, d4, d9 │ │ │ │ + mov.w r6, r5, lsl #4 │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d2, d8 │ │ │ │ - vldr d9, [sp, #56] @ 0x38 │ │ │ │ - vldr d10, [sp, #432] @ 0x1b0 │ │ │ │ + add r2, r6 │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #628] @ 0x274 │ │ │ │ - mla r3, r7, r3, r1 │ │ │ │ - movs r7, #80 @ 0x50 │ │ │ │ - vstr d7, [r3] │ │ │ │ - add r3, r4 │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ - vadd.f64 d6, d15, d7 │ │ │ │ - vadd.f64 d7, d1, d9 │ │ │ │ + vadd.f64 d6, d15, d10 │ │ │ │ + vsub.f64 d10, d10, d15 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + add.w r2, r2, r6, lsl #3 │ │ │ │ + mov.w r6, #176 @ 0xb0 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vadd.f64 d7, d1, d13 │ │ │ │ + add r2, r0 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d2, d8 │ │ │ │ + vmov.f64 d2, d4 │ │ │ │ + vldr d4, [pc, #-468] @ 45e90 │ │ │ │ + vstr d5, [r3] │ │ │ │ + mla r3, r6, lr, r3 │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + vadd.f64 d5, d10, d6 │ │ │ │ + vsub.f64 d6, d6, d10 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vsub.f64 d7, d2, d9 │ │ │ │ + sub.w r3, r3, r6 │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ + vstr d5, [r3] │ │ │ │ + add.w r3, r3, r6, lsl #4 │ │ │ │ + mov.w r6, #88 @ 0x58 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vsub.f64 d6, d1, d13 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d1, [sp, #168] @ 0xa8 │ │ │ │ + mov.w r4, #200 @ 0xc8 │ │ │ │ + vldr d15, [sp, #184] @ 0xb8 │ │ │ │ + vldr d13, [sp, #432] @ 0x1b0 │ │ │ │ + vsub.f64 d5, d7, d6 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ vldr d8, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d6, [sp, #464] @ 0x1d0 │ │ │ │ vstr d5, [r2] │ │ │ │ - mla r2, r0, r9, r2 │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + mla r2, r6, ip, r2 │ │ │ │ + mov.w r6, r5, lsl #4 │ │ │ │ vstr d7, [r2] │ │ │ │ - subs r2, r2, r5 │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ - vsub.f64 d13, d7, d15 │ │ │ │ - vsub.f64 d7, d4, d3 │ │ │ │ - vldr d4, [pc, #-432] @ 41f10 │ │ │ │ - vldr d3, [pc, #-428] @ 41f18 │ │ │ │ - vadd.f64 d5, d13, d6 │ │ │ │ - vsub.f64 d6, d6, d13 │ │ │ │ - vstr d5, [r2] │ │ │ │ - mla r2, r7, r9, r2 │ │ │ │ - movs r7, #56 @ 0x38 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vsub.f64 d6, d1, d9 │ │ │ │ - vldr d1, [sp, #176] @ 0xb0 │ │ │ │ add r2, r6 │ │ │ │ - movs r6, #248 @ 0xf8 │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #628] @ 0x274 │ │ │ │ - mla r3, ip, r3, r1 │ │ │ │ - vstr d7, [r3] │ │ │ │ - add r3, r8 │ │ │ │ - vldr d7, [sp, #336] @ 0x150 │ │ │ │ - vsub.f64 d13, d7, d6 │ │ │ │ + vldr d7, [sp, #344] @ 0x158 │ │ │ │ + vsub.f64 d10, d7, d6 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ - vldr d7, [sp, #352] @ 0x160 │ │ │ │ + vldr d7, [sp, #360] @ 0x168 │ │ │ │ vldr d6, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d2, [sp, #8] │ │ │ │ + vstr d2, [sp, #24] │ │ │ │ + vldr d2, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d0, d6, d7 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - vmul.f64 d7, d1, d4 │ │ │ │ - vldr d2, [sp, #160] @ 0xa0 │ │ │ │ - vmul.f64 d6, d10, d3 │ │ │ │ - vldr d1, [pc, #-528] @ 41f20 │ │ │ │ + vmul.f64 d6, d13, d3 │ │ │ │ + vmul.f64 d7, d15, d4 │ │ │ │ vmla.f64 d6, d8, d4 │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ - vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d5, [sp, #112] @ 0x70 │ │ │ │ - vldr d2, [sp, #312] @ 0x138 │ │ │ │ + vnmls.f64 d7, d1, d3 │ │ │ │ + vstr d5, [sp, #32] │ │ │ │ + vldr d5, [sp, #120] @ 0x78 │ │ │ │ + vldr d1, [pc, #-632] @ 45e98 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ vadd.f64 d15, d6, d7 │ │ │ │ - vldr d6, [sp, #96] @ 0x60 │ │ │ │ - vldr d7, [sp, #296] @ 0x128 │ │ │ │ + vldr d6, [sp, #104] @ 0x68 │ │ │ │ + vldr d7, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vadd.f64 d6, d5, d2 │ │ │ │ - vldr d2, [pc, #-568] @ 41f28 │ │ │ │ + vldr d2, [pc, #-652] @ 45ea0 │ │ │ │ vmul.f64 d5, d6, d1 │ │ │ │ vnmls.f64 d5, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d7, d6, d2 │ │ │ │ - vstr d5, [sp, #32] │ │ │ │ - vmul.f64 d5, d10, d4 │ │ │ │ - vstr d7, [sp, #40] @ 0x28 │ │ │ │ - vldr d6, [sp, #160] @ 0xa0 │ │ │ │ - ldr r0, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d6, [sp, #168] @ 0xa8 │ │ │ │ + vstr d5, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d5, d13, d4 │ │ │ │ + vstr d7, [sp, #88] @ 0x58 │ │ │ │ + vmul.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d5, d8, d3 │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vldr d6, [sp, #184] @ 0xb8 │ │ │ │ vldr d8, [sp, #64] @ 0x40 │ │ │ │ - vmul.f64 d7, d6, d4 │ │ │ │ - vldr d6, [sp, #176] @ 0xb0 │ │ │ │ - vldr d4, [sp, #256] @ 0x100 │ │ │ │ vmla.f64 d7, d6, d3 │ │ │ │ - vldr d3, [sp, #264] @ 0x108 │ │ │ │ + vldr d3, [sp, #272] @ 0x110 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ - vadd.f64 d10, d5, d7 │ │ │ │ + vadd.f64 d13, d5, d7 │ │ │ │ vldr d7, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d5, d4, d8 │ │ │ │ - vldr d4, [pc, #-644] @ 41f30 │ │ │ │ + vldr d4, [pc, #-724] @ 45ea8 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [pc, #-644] @ 41f38 │ │ │ │ + vldr d3, [pc, #-724] @ 45eb0 │ │ │ │ vmul.f64 d8, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d8, d5, d3 │ │ │ │ vnmls.f64 d7, d5, d4 │ │ │ │ - vstr d8, [sp, #48] @ 0x30 │ │ │ │ + vstr d7, [sp, #16] │ │ │ │ + vldr d7, [sp, #8] │ │ │ │ + vstr d8, [sp, #96] @ 0x60 │ │ │ │ vldr d8, [sp, #64] @ 0x40 │ │ │ │ - vstr d7, [sp] │ │ │ │ - vldr d7, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d5, d8, d7 │ │ │ │ vldr d8, [sp, #72] @ 0x48 │ │ │ │ - vldr d7, [sp, #264] @ 0x108 │ │ │ │ + vldr d7, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ vmul.f64 d8, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d8, d5, d1 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ - vldr d7, [sp, #296] @ 0x128 │ │ │ │ vnmls.f64 d1, d5, d2 │ │ │ │ - vldr d5, [sp, #112] @ 0x70 │ │ │ │ - vstr d1, [sp, #56] @ 0x38 │ │ │ │ - vldr d1, [sp, #96] @ 0x60 │ │ │ │ + vstr d1, [sp, #8] │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ + vldr d5, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [sp, #304] @ 0x130 │ │ │ │ + ldr r6, [sp, #496] @ 0x1f0 │ │ │ │ vsub.f64 d1, d1, d7 │ │ │ │ - vldr d7, [sp, #312] @ 0x138 │ │ │ │ + vldr d7, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ - vadd.f64 d5, d13, d9 │ │ │ │ + vadd.f64 d5, d10, d9 │ │ │ │ vmul.f64 d7, d2, d3 │ │ │ │ vnmls.f64 d7, d1, d4 │ │ │ │ vmul.f64 d1, d1, d3 │ │ │ │ vmla.f64 d1, d2, d4 │ │ │ │ - vldr d2, [sp, #48] @ 0x30 │ │ │ │ + vldr d2, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d4, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d0, d6 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ - vldr d0, [sp, #8] │ │ │ │ - vstr d3, [r3] │ │ │ │ - ldr r3, [sp, #628] @ 0x274 │ │ │ │ - mla r3, r7, r3, r1 │ │ │ │ - movs r7, #200 @ 0xc8 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add r3, r4 │ │ │ │ - vldr d5, [sp] │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + add.w r5, r2, r5, lsl #3 │ │ │ │ + vstr d5, [r5] │ │ │ │ + add r5, r0 │ │ │ │ + vldr d5, [sp, #16] │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vstr d3, [r2] │ │ │ │ - mla r2, r7, r9, r0 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ + vstr d3, [r3] │ │ │ │ + mla r3, r4, lr, r6 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ - subs r2, r2, r5 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp] │ │ │ │ - vstr d5, [r2] │ │ │ │ - movs r2, #184 @ 0xb8 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ + sub.w r3, r3, r4 │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ + vldr d3, [sp, #88] @ 0x58 │ │ │ │ + vstr d5, [r3] │ │ │ │ + mov r3, r6 │ │ │ │ + mov.w r6, #184 @ 0xb8 │ │ │ │ vsub.f64 d1, d1, d6 │ │ │ │ - mla r2, r2, r9, r0 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d13, d9 │ │ │ │ - movs r2, #72 @ 0x48 │ │ │ │ + mla r3, r6, lr, r3 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vsub.f64 d7, d10, d9 │ │ │ │ + add.w r3, r1, ip │ │ │ │ + add.w r3, r2, r3, lsl #3 │ │ │ │ + vldr d9, [sp, #32] │ │ │ │ + add r1, r2 │ │ │ │ vsub.f64 d6, d7, d1 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #628] @ 0x274 │ │ │ │ - mla r3, r2, r3, r1 │ │ │ │ - add.w r2, r0, r9, lsl #3 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vadd.f64 d7, d0, d10 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ - ldr r3, [sp, #628] @ 0x274 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ + vstr d6, [r5] │ │ │ │ vadd.f64 d6, d4, d8 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ - vldr d2, [sp, #56] @ 0x38 │ │ │ │ - mla r3, r6, r3, r1 │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ + vstr d7, [r3] │ │ │ │ + vadd.f64 d7, d0, d13 │ │ │ │ + sub.w r3, r4, ip │ │ │ │ + add.w r3, r2, r3, lsl #3 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + ldr r5, [sp, #496] @ 0x1f0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d9, d15 │ │ │ │ vsub.f64 d15, d15, d9 │ │ │ │ - add r7, r1 │ │ │ │ + add.w r7, r5, r7, lsl #3 │ │ │ │ vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #628] @ 0x274 │ │ │ │ - add.w r3, r1, r3, lsl #3 │ │ │ │ - vstr d7, [r3] │ │ │ │ + add.w r3, r5, r8 │ │ │ │ + vstr d7, [r1] │ │ │ │ vadd.f64 d7, d3, d2 │ │ │ │ - add r3, r4 │ │ │ │ + add r1, r0 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r2] │ │ │ │ - mla r2, r6, r9, r0 │ │ │ │ - movs r6, #136 @ 0x88 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ + sub.w r3, r3, lr │ │ │ │ + add.w r3, r5, r3, lsl #3 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d4, d8 │ │ │ │ - subs r2, r2, r5 │ │ │ │ + sub.w r3, r3, r4 │ │ │ │ vsub.f64 d8, d3, d2 │ │ │ │ vadd.f64 d6, d15, d7 │ │ │ │ vsub.f64 d7, d7, d15 │ │ │ │ - vstr d6, [r2] │ │ │ │ - mla r2, r6, r9, r0 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d0, d10 │ │ │ │ + vstr d6, [r3] │ │ │ │ + mov r3, r5 │ │ │ │ + vstr d7, [r7] │ │ │ │ + vsub.f64 d7, d0, d13 │ │ │ │ + ldr r6, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d5, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - vstr d5, [r3] │ │ │ │ + add r6, r2 │ │ │ │ + vstr d5, [r1] │ │ │ │ + ldr r1, [sp, #500] @ 0x1f4 │ │ │ │ + vstr d7, [r6] │ │ │ │ + add sl, r1 │ │ │ │ + add fp, r1 │ │ │ │ + ldr r1, [sp, #504] @ 0x1f8 │ │ │ │ + add r3, r1 │ │ │ │ + add r2, r1 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + str r3, [sp, #496] @ 0x1f0 │ │ │ │ ldr r3, [sp, #508] @ 0x1fc │ │ │ │ - vstr d7, [r7] │ │ │ │ - add sl, r3 │ │ │ │ - add fp, r3 │ │ │ │ - ldr r3, [sp, #512] @ 0x200 │ │ │ │ - adds r2, r1, r3 │ │ │ │ - adds r3, r0, r3 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - str r3, [sp, #504] @ 0x1f8 │ │ │ │ - ldr r2, [sp, #628] @ 0x274 │ │ │ │ - ldr r3, [sp, #516] @ 0x204 │ │ │ │ - eors r2, r3 │ │ │ │ - eor.w lr, lr, r3 │ │ │ │ eor.w r9, r9, r3 │ │ │ │ - ldr r3, [sp, #636] @ 0x27c │ │ │ │ - str r2, [sp, #628] @ 0x274 │ │ │ │ + eor.w ip, ip, r3 │ │ │ │ + eor.w lr, lr, r3 │ │ │ │ + ldr r3, [sp, #628] @ 0x274 │ │ │ │ subs r3, #1 │ │ │ │ - str r3, [sp, #636] @ 0x27c │ │ │ │ - bne.w 413c0 │ │ │ │ - add.w sp, sp, #524 @ 0x20c │ │ │ │ + str r3, [sp, #628] @ 0x274 │ │ │ │ + bne.w 45318 │ │ │ │ + add.w sp, sp, #516 @ 0x204 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -00042384 : │ │ │ │ - ldr r2, [pc, #8] @ (42390 ) │ │ │ │ - ldr r1, [pc, #12] @ (42394 ) │ │ │ │ +00046370 : │ │ │ │ + ldr r2, [pc, #8] @ (4637c ) │ │ │ │ + ldr r1, [pc, #12] @ (46380 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - add r3, pc, #48 @ (adr r3, 423c4 ) │ │ │ │ + bcc.n 463c0 │ │ │ │ movs r5, r0 │ │ │ │ - @ instruction: 0xefc3ffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r2 │ │ │ │ - mov r9, r3 │ │ │ │ + vrecps.f16 , , │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r2 │ │ │ │ + mov sl, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r3 │ │ │ │ vpush {d8-d15} │ │ │ │ - subw sp, sp, #1060 @ 0x424 │ │ │ │ - add.w sl, sp, #1160 @ 0x488 │ │ │ │ - ldr.w r3, [pc, #1112] @ 42808 │ │ │ │ - ldr.w r2, [sp, #1172] @ 0x494 │ │ │ │ + subw sp, sp, #1052 @ 0x41c │ │ │ │ + ldr.w r3, [pc, #1084] @ 467e8 │ │ │ │ + ldr.w r2, [sp, #1164] @ 0x48c │ │ │ │ + ldr.w r8, [sp, #1152] @ 0x480 │ │ │ │ add r3, pc │ │ │ │ - ldmia.w sl, {sl, ip, lr} │ │ │ │ + ldr.w ip, [sp, #1156] @ 0x484 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 44c2c │ │ │ │ - ldr.w r2, [sp, #1176] @ 0x498 │ │ │ │ - mov fp, r9 │ │ │ │ - mov r7, r1 │ │ │ │ - mov r9, lr │ │ │ │ - mov r5, sl │ │ │ │ - mov lr, r0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + ldr.w r0, [sp, #1160] @ 0x488 │ │ │ │ + ble.w 48cd2 │ │ │ │ + mov r4, ip │ │ │ │ + mov lr, r1 │ │ │ │ + ldr.w r2, [sp, #1168] @ 0x490 │ │ │ │ + mov ip, r9 │ │ │ │ + mov r7, fp │ │ │ │ + mov r9, r8 │ │ │ │ + mov r8, r0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str.w r2, [sp, #1036] @ 0x40c │ │ │ │ + ldr.w r2, [sp, #1172] @ 0x494 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str.w r2, [sp, #1040] @ 0x410 │ │ │ │ - ldr.w r2, [sp, #1180] @ 0x49c │ │ │ │ - mov r6, ip │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str.w r2, [sp, #1044] @ 0x414 │ │ │ │ - ldr.w r2, [pc, #1064] @ 4280c │ │ │ │ + ldr.w r2, [pc, #1024] @ 467ec │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str.w r3, [sp, #1048] @ 0x418 │ │ │ │ - movw r3, #65216 @ 0xfec0 │ │ │ │ - movt r3, #65535 @ 0xffff │ │ │ │ - str r3, [sp, #636] @ 0x27c │ │ │ │ - movw r3, #65248 @ 0xfee0 │ │ │ │ - movt r3, #65535 @ 0xffff │ │ │ │ - str.w r3, [sp, #1052] @ 0x41c │ │ │ │ - mov.w ip, r5, lsl #8 │ │ │ │ - movs r1, #192 @ 0xc0 │ │ │ │ - add.w r3, lr, ip │ │ │ │ - vldr d2, [lr] │ │ │ │ - lsls r0, r5, #7 │ │ │ │ - vldr d10, [pc, #956] @ 427d0 │ │ │ │ - mul.w r1, r1, r5 │ │ │ │ - mov r2, r0 │ │ │ │ + str.w r3, [sp, #1044] @ 0x414 │ │ │ │ + mov.w fp, r9, lsl #8 │ │ │ │ + vldr d2, [sl] │ │ │ │ + mov.w r6, r9, lsl #3 │ │ │ │ + add.w r3, sl, fp │ │ │ │ + add.w r0, r9, r9, lsl #1 │ │ │ │ + vldr d10, [pc, #932] @ 467b0 │ │ │ │ + sub.w r1, r6, r9 │ │ │ │ + mov.w r5, r9, lsl #7 │ │ │ │ vldr d7, [r3] │ │ │ │ - mov.w r3, #448 @ 0x1c0 │ │ │ │ - lsls r4, r5, #5 │ │ │ │ - mov.w sl, #160 @ 0xa0 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - mul.w r3, r3, r5 │ │ │ │ + mov.w r3, r1, lsl #6 │ │ │ │ + mov.w r2, r0, lsl #6 │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #480] @ 0x1e0 │ │ │ │ + add r3, sl │ │ │ │ + str r2, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d14, [pc, #908] @ 467b8 │ │ │ │ vadd.f64 d5, d2, d7 │ │ │ │ - str r3, [sp, #0] │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - add r3, lr │ │ │ │ - str r4, [sp, #24] │ │ │ │ - vldr d14, [pc, #920] @ 427d8 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, lr, r1 │ │ │ │ - mul.w r1, sl, r5 │ │ │ │ - mov.w sl, #144 @ 0x90 │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ + add.w r3, sl, r2 │ │ │ │ + mov.w r2, r0, lsl #5 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, lr, r0 │ │ │ │ - lsls r0, r5, #6 │ │ │ │ - str r0, [sp, #16] │ │ │ │ + add.w r3, sl, r5 │ │ │ │ + mov.w r5, r9, lsl #5 │ │ │ │ + str r2, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ - add r3, ip │ │ │ │ + add r3, fp │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, lr, r0 │ │ │ │ + mov.w r3, r9, lsl #6 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + add r3, sl │ │ │ │ vadd.f64 d8, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ - add r3, ip │ │ │ │ + add r3, fp │ │ │ │ vldr d1, [r3] │ │ │ │ - vsub.f64 d12, d5, d8 │ │ │ │ - vadd.f64 d5, d5, d8 │ │ │ │ - add.w r3, lr, r4 │ │ │ │ + add.w r3, sl, r5 │ │ │ │ vadd.f64 d0, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vstr d12, [sp, #288] @ 0x120 │ │ │ │ - vldr d12, [pc, #828] @ 427e0 │ │ │ │ - vsub.f64 d1, d6, d0 │ │ │ │ + vsub.f64 d1, d5, d8 │ │ │ │ + vadd.f64 d5, d5, d8 │ │ │ │ + vsub.f64 d9, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vstr d1, [sp, #296] @ 0x128 │ │ │ │ + vstr d1, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d1, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vmul.f64 d1, d1, d10 │ │ │ │ + vadd.f64 d15, d5, d6 │ │ │ │ + vsub.f64 d12, d5, d6 │ │ │ │ + vstr d9, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vadd.f64 d11, d2, d1 │ │ │ │ - vsub.f64 d13, d2, d1 │ │ │ │ + vmul.f64 d1, d1, d10 │ │ │ │ + vstr d15, [sp, #656] @ 0x290 │ │ │ │ vsub.f64 d3, d7, d4 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ - vadd.f64 d4, d5, d6 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vstr d11, [sp, #304] @ 0x130 │ │ │ │ - vstr d7, [sp, #328] @ 0x148 │ │ │ │ - vstr d4, [sp, #640] @ 0x280 │ │ │ │ vldr d4, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vstr d5, [sp, #648] @ 0x288 │ │ │ │ - vstr d3, [sp, #320] @ 0x140 │ │ │ │ + add r3, fp │ │ │ │ + vadd.f64 d11, d2, d1 │ │ │ │ + vsub.f64 d13, d2, d1 │ │ │ │ + vstr d7, [sp, #200] @ 0xc8 │ │ │ │ vldr d7, [r3] │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - vldr d11, [pc, #748] @ 427e8 │ │ │ │ - vstr d13, [sp, #312] @ 0x138 │ │ │ │ - mul.w r3, r3, r5 │ │ │ │ + add.w r3, sl, r2 │ │ │ │ + vstr d3, [sp, #192] @ 0xc0 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add r3, fp │ │ │ │ + vstr d11, [sp, #176] @ 0xb0 │ │ │ │ + vstr d13, [sp, #184] @ 0xb8 │ │ │ │ + vstr d12, [sp, #664] @ 0x298 │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ - str r3, [sp, #32] │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - add r3, lr │ │ │ │ - vldr d13, [pc, #732] @ 427f0 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, ip │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, lr, r1 │ │ │ │ - mul.w r1, sl, r5 │ │ │ │ - mov.w sl, #464 @ 0x1d0 │ │ │ │ + add.w r3, r9, r9, lsl #2 │ │ │ │ + vldr d11, [pc, #696] @ 467c0 │ │ │ │ + mov.w r2, r3, lsl #5 │ │ │ │ + str r3, [sp, #0] │ │ │ │ + add.w r3, sl, r2 │ │ │ │ + vldr d12, [pc, #692] @ 467c8 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + str r2, [sp, #504] @ 0x1f8 │ │ │ │ vldr d7, [r3] │ │ │ │ - add r3, ip │ │ │ │ + mov.w r2, r9, lsl #4 │ │ │ │ + add r3, fp │ │ │ │ vldr d5, [r3] │ │ │ │ - mov.w r3, #480 @ 0x1e0 │ │ │ │ - mul.w r0, r3, r5 │ │ │ │ + sub.w r3, r2, r9 │ │ │ │ + str r2, [sp, #8] │ │ │ │ + mov.w r2, r3, lsl #5 │ │ │ │ + str r2, [sp, #512] @ 0x200 │ │ │ │ + add r2, sl │ │ │ │ + vldr d3, [r2] │ │ │ │ + mov.w r2, r1, lsl #5 │ │ │ │ vadd.f64 d2, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - add.w r3, lr, r0 │ │ │ │ - vldr d3, [r3] │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ - mul.w r4, r3, r5 │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ - add.w r3, lr, r4 │ │ │ │ - mul.w r4, sl, r5 │ │ │ │ - mov.w sl, #208 @ 0xd0 │ │ │ │ - vldr d8, [r3] │ │ │ │ - lsls r3, r5, #4 │ │ │ │ + str r2, [sp, #520] @ 0x208 │ │ │ │ + add r2, sl │ │ │ │ + vldr d8, [r2] │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ vadd.f64 d5, d3, d8 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ vadd.f64 d8, d0, d2 │ │ │ │ vsub.f64 d2, d0, d2 │ │ │ │ + add r2, sl │ │ │ │ vadd.f64 d9, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vadd.f64 d15, d8, d9 │ │ │ │ + vadd.f64 d13, d8, d9 │ │ │ │ vsub.f64 d9, d9, d8 │ │ │ │ vmul.f64 d2, d5, d10 │ │ │ │ vmul.f64 d5, d7, d11 │ │ │ │ - vstr d15, [sp, #656] @ 0x290 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vmla.f64 d7, d4, d11 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ - add r3, lr │ │ │ │ vmul.f64 d0, d1, d10 │ │ │ │ - vstr d2, [sp, #344] @ 0x158 │ │ │ │ + vnmls.f64 d5, d4, d14 │ │ │ │ + vmla.f64 d7, d4, d11 │ │ │ │ + vstr d2, [sp, #216] @ 0xd8 │ │ │ │ vmul.f64 d2, d6, d11 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - vnmls.f64 d5, d4, d14 │ │ │ │ - vmla.f64 d2, d3, d14 │ │ │ │ - vstr d9, [sp, #664] @ 0x298 │ │ │ │ - vstr d0, [sp, #336] @ 0x150 │ │ │ │ - str r1, [sp, #72] @ 0x48 │ │ │ │ + vstr d0, [sp, #208] @ 0xd0 │ │ │ │ + vstr d13, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d9, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d13, [pc, #540] @ 467d0 │ │ │ │ vnmls.f64 d6, d3, d11 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add r3, ip │ │ │ │ - str r4, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d0, d5, d2 │ │ │ │ - vsub.f64 d8, d2, d5 │ │ │ │ + vmla.f64 d2, d3, d14 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add r2, fp │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, lr, r1 │ │ │ │ - vstr d0, [sp, #352] @ 0x160 │ │ │ │ - vstr d8, [sp, #360] @ 0x168 │ │ │ │ - vstr d6, [sp, #376] @ 0x178 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, r6, r9 │ │ │ │ + vadd.f64 d1, d5, d2 │ │ │ │ + vsub.f64 d5, d2, d5 │ │ │ │ + str r2, [sp, #32] │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ vadd.f64 d0, d3, d7 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, ip │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vstr d4, [sp, #368] @ 0x170 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - mul.w r0, r3, r5 │ │ │ │ + str r2, [sp, #528] @ 0x210 │ │ │ │ + add r2, sl │ │ │ │ + vstr d6, [sp, #248] @ 0xf8 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add r2, fp │ │ │ │ + vstr d1, [sp, #224] @ 0xe0 │ │ │ │ + vldr d7, [r2] │ │ │ │ + vstr d5, [sp, #232] @ 0xe8 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + vstr d4, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ - add.w r3, lr, r0 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vldr d1, [r3] │ │ │ │ - add.w r3, lr, r4 │ │ │ │ - vldr d5, [r3] │ │ │ │ - mul.w r3, sl, r5 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + str r2, [sp, #536] @ 0x218 │ │ │ │ + add r2, sl │ │ │ │ + vldr d2, [r2] │ │ │ │ + add r2, fp │ │ │ │ + vldr d1, [r2] │ │ │ │ + mov.w r2, #464 @ 0x1d0 │ │ │ │ + mul.w r2, r2, r9 │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ + add r2, sl │ │ │ │ vsub.f64 d7, d2, d1 │ │ │ │ - add r3, lr │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - mov.w sl, #496 @ 0x1f0 │ │ │ │ - vldr d9, [r3] │ │ │ │ - mul.w r1, sl, r5 │ │ │ │ - mov.w sl, #240 @ 0xf0 │ │ │ │ - str r1, [sp, #104] @ 0x68 │ │ │ │ + vldr d5, [r2] │ │ │ │ + mov.w r2, #208 @ 0xd0 │ │ │ │ + mul.w r2, r2, r9 │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ + add r2, sl │ │ │ │ + vldr d9, [r2] │ │ │ │ vsub.f64 d8, d5, d9 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vadd.f64 d9, d0, d4 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ - add.w r3, lr, r1 │ │ │ │ - mul.w r0, sl, r5 │ │ │ │ - mov.w sl, #112 @ 0x70 │ │ │ │ - str r0, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d1, d8, d7 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vadd.f64 d8, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - mul.w r4, sl, r5 │ │ │ │ - mov.w sl, #48 @ 0x30 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vmul.f64 d2, d5, d11 │ │ │ │ vadd.f64 d15, d9, d8 │ │ │ │ + vsub.f64 d9, d9, d8 │ │ │ │ vmla.f64 d2, d4, d14 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ - vsub.f64 d9, d9, d8 │ │ │ │ - vstr d15, [sp, #384] @ 0x180 │ │ │ │ + vstr d15, [sp, #256] @ 0x100 │ │ │ │ + vldr d15, [pc, #332] @ 467d8 │ │ │ │ vnmls.f64 d4, d5, d14 │ │ │ │ vadd.f64 d5, d3, d7 │ │ │ │ - vldr d15, [pc, #312] @ 427f8 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ - vstr d9, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d2, [sp, #392] @ 0x188 │ │ │ │ - vstr d4, [sp, #400] @ 0x190 │ │ │ │ + vstr d2, [sp, #264] @ 0x108 │ │ │ │ + vstr d4, [sp, #272] @ 0x110 │ │ │ │ vsub.f64 d4, d1, d6 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ + vstr d9, [sp, #688] @ 0x2b0 │ │ │ │ vmul.f64 d2, d4, d12 │ │ │ │ vmla.f64 d2, d5, d13 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ vnmls.f64 d5, d4, d13 │ │ │ │ - vldr d4, [pc, #276] @ 42800 │ │ │ │ - vstr d2, [sp, #408] @ 0x198 │ │ │ │ - vstr d5, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d4, [pc, #288] @ 467e0 │ │ │ │ + vstr d2, [sp, #280] @ 0x118 │ │ │ │ + vstr d5, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d5, d6, d15 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vmov.f64 d3, d7 │ │ │ │ vnmls.f64 d3, d6, d4 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, lr, r0 │ │ │ │ - vstr d5, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, lr, r4 │ │ │ │ + vstr d5, [sp, #296] @ 0x128 │ │ │ │ + vstr d3, [sp, #304] @ 0x130 │ │ │ │ + str r5, [sp, #24] │ │ │ │ + sub.w r5, r5, r9 │ │ │ │ + mov.w r2, r5, lsl #4 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + str r2, [sp, #544] @ 0x220 │ │ │ │ + add r2, sl │ │ │ │ + str r6, [sp, #584] @ 0x248 │ │ │ │ + vldr d4, [r2] │ │ │ │ + mov.w r2, r3, lsl #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r2, [sp, #552] @ 0x228 │ │ │ │ + add r2, sl │ │ │ │ + vldr d7, [r2] │ │ │ │ + mov.w r2, r1, lsl #4 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r2, [sp, #560] @ 0x230 │ │ │ │ + add r2, sl │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vstr d3, [sp, #432] @ 0x1b0 │ │ │ │ - str r4, [sp, #120] @ 0x78 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vldr d6, [r3] │ │ │ │ - mul.w r3, sl, r5 │ │ │ │ - str r3, [sp, #128] @ 0x80 │ │ │ │ - mov.w sl, #136 @ 0x88 │ │ │ │ - add r3, lr │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r2, fp │ │ │ │ + vldr d6, [r2] │ │ │ │ + mov.w r2, r0, lsl #4 │ │ │ │ + str r2, [sp, #568] @ 0x238 │ │ │ │ + add r2, sl │ │ │ │ + vldr d2, [r2] │ │ │ │ + add r2, fp │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - mul.w r1, sl, r5 │ │ │ │ - mov.w sl, #72 @ 0x48 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add r3, ip │ │ │ │ - str r1, [sp, #160] @ 0xa0 │ │ │ │ - vldr d1, [r3] │ │ │ │ - mov.w r3, #432 @ 0x1b0 │ │ │ │ - mul.w r0, r3, r5 │ │ │ │ + vldr d1, [r2] │ │ │ │ + mov.w r2, #432 @ 0x1b0 │ │ │ │ + mul.w r2, r2, r9 │ │ │ │ + str r2, [sp, #64] @ 0x40 │ │ │ │ + add r2, sl │ │ │ │ vsub.f64 d6, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - str r0, [sp, #136] @ 0x88 │ │ │ │ - add.w r3, lr, r0 │ │ │ │ - mul.w r0, sl, r5 │ │ │ │ - mov.w sl, #456 @ 0x1c8 │ │ │ │ - str r0, [sp, #168] @ 0xa8 │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #176 @ 0xb0 │ │ │ │ - mul.w r4, r3, r5 │ │ │ │ - str r4, [sp, #144] @ 0x90 │ │ │ │ - add.w r3, lr, r4 │ │ │ │ - mul.w r4, sl, r5 │ │ │ │ - mov.w sl, #200 @ 0xc8 │ │ │ │ - str r4, [sp, #176] @ 0xb0 │ │ │ │ - vldr d9, [r3] │ │ │ │ - lsls r3, r5, #3 │ │ │ │ - str r3, [sp, #152] @ 0x98 │ │ │ │ - add r3, lr │ │ │ │ + vldr d5, [r2] │ │ │ │ + mov.w r2, #176 @ 0xb0 │ │ │ │ + mul.w r2, r2, r9 │ │ │ │ + str r2, [sp, #72] @ 0x48 │ │ │ │ + add r2, sl │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sl, r6 │ │ │ │ vsub.f64 d8, d5, d9 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vadd.f64 d9, d0, d3 │ │ │ │ vsub.f64 d3, d0, d3 │ │ │ │ vsub.f64 d1, d8, d6 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vadd.f64 d8, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ - b.n 42810 │ │ │ │ - nop.w │ │ │ │ + vmul.f64 d2, d5, d11 │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ + vadd.f64 d10, d9, d8 │ │ │ │ + vmov.f64 d0, d5 │ │ │ │ + vsub.f64 d5, d1, d7 │ │ │ │ + b.n 467f0 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 42a50 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 46a30 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - add r6, pc, #44 @ (adr r6, 42810 ) │ │ │ │ - subs r4, #105 @ 0x69 │ │ │ │ - ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 42aa4 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 46a7c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ + add r6, pc, #44 @ (adr r6, 467f8 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 42a90 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 46a70 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - ldmia r0!, {r4} │ │ │ │ - movs r5, r0 │ │ │ │ + strb.w r0, [lr, r5] │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vmul.f64 d2, d5, d11 │ │ │ │ - vadd.f64 d10, d9, d8 │ │ │ │ - vsub.f64 d9, d9, d8 │ │ │ │ - vmul.f64 d5, d5, d14 │ │ │ │ - vmov.f64 d8, d11 │ │ │ │ - vstr d10, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d9, [sp, #680] @ 0x2a8 │ │ │ │ + vstr d10, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d10, d9, d8 │ │ │ │ vmov.f64 d9, d2 │ │ │ │ - vmov.f64 d0, d5 │ │ │ │ - vsub.f64 d5, d1, d7 │ │ │ │ - vmla.f64 d0, d3, d11 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vldr d10, [pc, #980] @ 42c18 │ │ │ │ + vmov.f64 d8, d11 │ │ │ │ + vmla.f64 d0, d3, d11 │ │ │ │ vnmls.f64 d9, d3, d14 │ │ │ │ vadd.f64 d3, d4, d6 │ │ │ │ vmul.f64 d2, d5, d12 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ - vldr d4, [pc, #964] @ 42c20 │ │ │ │ + vldr d4, [pc, #968] @ 46be8 │ │ │ │ vmla.f64 d5, d3, d12 │ │ │ │ vnmls.f64 d2, d3, d13 │ │ │ │ - vstr d0, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d9, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d5, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d0, [sp, #328] @ 0x148 │ │ │ │ + vstr d9, [sp, #320] @ 0x140 │ │ │ │ + vstr d10, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d10, [pc, #952] @ 46bf0 │ │ │ │ + vstr d2, [sp, #336] @ 0x150 │ │ │ │ + vstr d5, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d5, d7, d15 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vstr d2, [sp, #464] @ 0x1d0 │ │ │ │ vmov.f64 d1, d5 │ │ │ │ vnmls.f64 d1, d6, d4 │ │ │ │ - vstr d1, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d1, [sp, #352] @ 0x160 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ vmla.f64 d1, d6, d15 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, lr, r1 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add r2, fp │ │ │ │ + vldr d7, [r2] │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vsub.f64 d0, d6, d7 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vstr d1, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d6, [sp, #240] @ 0xf0 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vldr d15, [r3] │ │ │ │ - add.w r3, lr, r0 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add r3, ip │ │ │ │ + add.w r6, r2, r9 │ │ │ │ + str r6, [sp, #576] @ 0x240 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vstr d0, [sp, #136] @ 0x88 │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + vstr d1, [sp, #360] @ 0x168 │ │ │ │ + str r6, [sp, #592] @ 0x250 │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ + vldr d6, [r2] │ │ │ │ + add r2, fp │ │ │ │ + vldr d15, [r2] │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + str r6, [sp, #600] @ 0x258 │ │ │ │ + mov.w r6, #456 @ 0x1c8 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add r2, fp │ │ │ │ + mul.w r6, r6, r9 │ │ │ │ vadd.f64 d1, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, lr, r4 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mul.w r3, sl, r5 │ │ │ │ - str r3, [sp, #184] @ 0xb8 │ │ │ │ - mov.w sl, #40 @ 0x28 │ │ │ │ - add r3, lr │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + str r6, [sp, #80] @ 0x50 │ │ │ │ + mov.w r6, #200 @ 0xc8 │ │ │ │ + mul.w r6, r6, r9 │ │ │ │ + vldr d7, [r2] │ │ │ │ vsub.f64 d5, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ - mul.w r1, sl, r5 │ │ │ │ - mov.w sl, #168 @ 0xa8 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, lr, r1 │ │ │ │ - str r1, [sp, #192] @ 0xc0 │ │ │ │ - mul.w r0, sl, r5 │ │ │ │ - mov.w sl, #488 @ 0x1e8 │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + str r6, [sp, #88] @ 0x58 │ │ │ │ + vldr d4, [r2] │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - mul.w r4, sl, r5 │ │ │ │ - mov.w sl, #232 @ 0xe8 │ │ │ │ + mov.w r6, r2, lsl #3 │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + str r6, [sp, #608] @ 0x260 │ │ │ │ + mov.w r6, #168 @ 0xa8 │ │ │ │ vadd.f64 d12, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, ip │ │ │ │ - str r0, [sp, #200] @ 0xc8 │ │ │ │ - str r4, [sp, #208] @ 0xd0 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add r2, fp │ │ │ │ + mul.w r6, r6, r9 │ │ │ │ + str r6, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d11, d6, d10 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, lr, r0 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + mov.w r6, #488 @ 0x1e8 │ │ │ │ vmul.f64 d12, d12, d10 │ │ │ │ + mul.w r6, r6, r9 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, lr, r4 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add r2, fp │ │ │ │ + str r6, [sp, #104] @ 0x68 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + mov.w r6, #232 @ 0xe8 │ │ │ │ + mul.w r6, r6, r9 │ │ │ │ + vldr d0, [r2] │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + str r6, [sp, #112] @ 0x70 │ │ │ │ + mov.w r6, #104 @ 0x68 │ │ │ │ vadd.f64 d9, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d0, [r3] │ │ │ │ - mul.w r3, sl, r5 │ │ │ │ - str r3, [sp, #216] @ 0xd8 │ │ │ │ - mov.w sl, #104 @ 0x68 │ │ │ │ - add r3, lr │ │ │ │ + mul.w r6, r6, r9 │ │ │ │ + str r6, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d3, d6, d14 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - mul.w r1, sl, r5 │ │ │ │ - vmla.f64 d3, d5, d8 │ │ │ │ vsub.f64 d10, d4, d9 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ - str r1, [sp, #224] @ 0xe0 │ │ │ │ - mov.w sl, #504 @ 0x1f8 │ │ │ │ vnmls.f64 d6, d5, d14 │ │ │ │ - mul.w r4, sl, r5 │ │ │ │ - mov.w sl, #248 @ 0xf8 │ │ │ │ - vstr d3, [sp, #248] @ 0xf8 │ │ │ │ - vldr d9, [sp, #248] @ 0xf8 │ │ │ │ - vstr d6, [sp, #256] @ 0x100 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, lr, r1 │ │ │ │ + vmla.f64 d3, d5, d8 │ │ │ │ + vstr d3, [sp, #144] @ 0x90 │ │ │ │ + vstr d6, [sp, #152] @ 0x98 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, sl, r6 │ │ │ │ vadd.f64 d5, d0, d6 │ │ │ │ vsub.f64 d0, d0, d6 │ │ │ │ - vstr d5, [sp, #232] @ 0xe8 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vldr d6, [r3] │ │ │ │ - adds r3, r7, r4 │ │ │ │ + vstr d5, [sp, #128] @ 0x80 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add r2, fp │ │ │ │ + vldr d6, [r2] │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vmul.f64 d14, d5, d14 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vnmls.f64 d14, d0, d8 │ │ │ │ - vldr d8, [pc, #600] @ 42c28 │ │ │ │ + vldr d8, [pc, #584] @ 46bf8 │ │ │ │ vmla.f64 d5, d0, d8 │ │ │ │ vadd.f64 d0, d13, d1 │ │ │ │ vsub.f64 d1, d13, d1 │ │ │ │ - vstr d14, [sp, #264] @ 0x108 │ │ │ │ - vldr d14, [sp, #232] @ 0xe8 │ │ │ │ - vstr d5, [sp, #272] @ 0x110 │ │ │ │ + vstr d14, [sp, #400] @ 0x190 │ │ │ │ + vldr d14, [sp, #128] @ 0x80 │ │ │ │ + vstr d5, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d5, d2, d7 │ │ │ │ - vsub.f64 d6, d14, d3 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ + vsub.f64 d6, d14, d3 │ │ │ │ vadd.f64 d14, d0, d5 │ │ │ │ - vstr d14, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d14, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d14, d0, d5 │ │ │ │ vadd.f64 d5, d10, d6 │ │ │ │ - vldr d0, [pc, #528] @ 42c18 │ │ │ │ + vldr d0, [pc, #520] @ 46bf0 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vldr d10, [pc, #552] @ 42c38 │ │ │ │ - vstr d14, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d10, [pc, #536] @ 46c08 │ │ │ │ + vstr d14, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vadd.f64 d13, d1, d5 │ │ │ │ + vadd.f64 d14, d1, d5 │ │ │ │ vsub.f64 d1, d1, d5 │ │ │ │ - vldr d5, [sp, #264] @ 0x108 │ │ │ │ - vstr d1, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d14, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d1, [sp, #712] @ 0x2c8 │ │ │ │ vmov.f64 d1, d0 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d14, d9, d5 │ │ │ │ - vstr d13, [sp, #688] @ 0x2b0 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vstr d0, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d6, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d6, [sp, #128] @ 0x80 │ │ │ │ + str r1, [sp, #624] @ 0x270 │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ + vldr d9, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d3, d6, d3 │ │ │ │ - vstr d7, [sp, #712] @ 0x2c8 │ │ │ │ - vsub.f64 d6, d5, d9 │ │ │ │ - vstr d0, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d5, [sp, #400] @ 0x190 │ │ │ │ + sub.w r2, r6, r9 │ │ │ │ + vldr d0, [sp, #136] @ 0x88 │ │ │ │ + mov.w r6, r2, lsl #3 │ │ │ │ + add.w r2, lr, r6 │ │ │ │ + str r6, [sp, #616] @ 0x268 │ │ │ │ + mov.w r6, #376 @ 0x178 │ │ │ │ vadd.f64 d7, d4, d3 │ │ │ │ - vsub.f64 d2, d3, d4 │ │ │ │ - vstr d7, [sp, #512] @ 0x200 │ │ │ │ + vsub.f64 d6, d5, d9 │ │ │ │ + vadd.f64 d14, d9, d5 │ │ │ │ + vsub.f64 d4, d3, d4 │ │ │ │ + vstr d7, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d7, d11, d15 │ │ │ │ - vstr d2, [sp, #520] @ 0x208 │ │ │ │ vadd.f64 d15, d15, d11 │ │ │ │ - vadd.f64 d3, d7, d6 │ │ │ │ - vstr d3, [sp, #720] @ 0x2d0 │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - vldr d6, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d7, d6, d12 │ │ │ │ - vstr d3, [sp, #728] @ 0x2d8 │ │ │ │ - vadd.f64 d12, d6, d12 │ │ │ │ + vstr d4, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d2, d7, d6 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vsub.f64 d7, d0, d12 │ │ │ │ + vadd.f64 d12, d0, d12 │ │ │ │ + vstr d2, [sp, #736] @ 0x2e0 │ │ │ │ vadd.f64 d9, d7, d14 │ │ │ │ vsub.f64 d4, d7, d14 │ │ │ │ - vstr d9, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d9, [sp, #272] @ 0x110 │ │ │ │ - vldr d14, [sp, #256] @ 0x100 │ │ │ │ - str r4, [sp, #232] @ 0xe8 │ │ │ │ - vstr d4, [sp, #744] @ 0x2e8 │ │ │ │ - vadd.f64 d6, d14, d9 │ │ │ │ + vldr d14, [sp, #152] @ 0x98 │ │ │ │ + vstr d6, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d9, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d9, [sp, #408] @ 0x198 │ │ │ │ + vstr d4, [sp, #760] @ 0x2f8 │ │ │ │ vsub.f64 d7, d9, d14 │ │ │ │ - vadd.f64 d14, d12, d6 │ │ │ │ - vsub.f64 d6, d12, d6 │ │ │ │ - vadd.f64 d0, d15, d7 │ │ │ │ - vsub.f64 d15, d7, d15 │ │ │ │ + vsub.f64 d6, d7, d15 │ │ │ │ + vadd.f64 d11, d15, d7 │ │ │ │ + vstr d11, [sp, #768] @ 0x300 │ │ │ │ vstr d6, [sp, #776] @ 0x308 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mul.w r3, sl, r5 │ │ │ │ - mov.w sl, #120 @ 0x78 │ │ │ │ - str r3, [sp, #240] @ 0xf0 │ │ │ │ - adds r3, r7, r3 │ │ │ │ - vstr d15, [sp, #760] @ 0x2f8 │ │ │ │ - vstr d14, [sp, #768] @ 0x300 │ │ │ │ - mul.w r4, sl, r5 │ │ │ │ - mov.w sl, #376 @ 0x178 │ │ │ │ - vldr d15, [r3] │ │ │ │ - adds r3, r7, r4 │ │ │ │ - vstr d0, [sp, #752] @ 0x2f0 │ │ │ │ - add r4, lr │ │ │ │ + vadd.f64 d6, d14, d9 │ │ │ │ + vadd.f64 d0, d12, d6 │ │ │ │ + vsub.f64 d9, d12, d6 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, lr, r5 │ │ │ │ + add r5, sl │ │ │ │ + vldr d15, [r2] │ │ │ │ + add.w r2, lr, r3 │ │ │ │ + add r3, sl │ │ │ │ + vstr d0, [sp, #784] @ 0x310 │ │ │ │ + vstr d9, [sp, #792] @ 0x318 │ │ │ │ vsub.f64 d14, d6, d15 │ │ │ │ vadd.f64 d15, d6, d15 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mla r3, sl, r5, r7 │ │ │ │ - mov.w sl, #56 @ 0x38 │ │ │ │ - mul.w r0, sl, r5 │ │ │ │ - vldr d13, [r3] │ │ │ │ - mov.w sl, #312 @ 0x138 │ │ │ │ - adds r3, r7, r0 │ │ │ │ - add r0, lr │ │ │ │ - vsub.f64 d9, d6, d13 │ │ │ │ + vldr d6, [r2] │ │ │ │ + mla r2, r6, r9, lr │ │ │ │ + mov.w r6, #408 @ 0x198 │ │ │ │ + vldr d13, [r2] │ │ │ │ + add.w r2, lr, r1 │ │ │ │ + mov.w r1, #312 @ 0x138 │ │ │ │ + vsub.f64 d0, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ - vldr d0, [r3] │ │ │ │ - mla r3, sl, r5, r7 │ │ │ │ - mov.w sl, #440 @ 0x1b8 │ │ │ │ - vstr d9, [sp, #592] @ 0x250 │ │ │ │ - mul.w r1, sl, r5 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mov.w sl, #184 @ 0xb8 │ │ │ │ - str r1, [sp, #248] @ 0xf8 │ │ │ │ - adds r3, r7, r1 │ │ │ │ + vstr d0, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d0, [r2] │ │ │ │ + mla r2, r1, r9, lr │ │ │ │ + mov.w r1, #440 @ 0x1b8 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, lr, r1 │ │ │ │ + str r1, [sp, #128] @ 0x80 │ │ │ │ + mov.w r1, #184 @ 0xb8 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + vldr d2, [r2] │ │ │ │ vsub.f64 d4, d0, d6 │ │ │ │ vadd.f64 d0, d0, d6 │ │ │ │ - vldr d2, [r3] │ │ │ │ - mul.w r3, sl, r5 │ │ │ │ - str r3, [sp, #256] @ 0x100 │ │ │ │ - mov.w sl, #24 │ │ │ │ - adds r3, r7, r3 │ │ │ │ - mul.w r1, sl, r5 │ │ │ │ - mov.w sl, #280 @ 0x118 │ │ │ │ - vldr d11, [r3] │ │ │ │ - adds r3, r7, r1 │ │ │ │ - add r1, lr │ │ │ │ + add.w r2, lr, r1 │ │ │ │ + str r1, [sp, #136] @ 0x88 │ │ │ │ + mov.w r1, r0, lsl #3 │ │ │ │ + vldr d11, [r2] │ │ │ │ + add.w r2, lr, r1 │ │ │ │ + str r1, [sp, #632] @ 0x278 │ │ │ │ + mov.w r1, #280 @ 0x118 │ │ │ │ vsub.f64 d7, d2, d11 │ │ │ │ vadd.f64 d11, d2, d11 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vmul.f64 d12, d7, d1 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mla r3, sl, r5, r7 │ │ │ │ - mov.w sl, #152 @ 0x98 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mla r2, r1, r9, lr │ │ │ │ + mov.w r1, #152 @ 0x98 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mul.w r3, sl, r5 │ │ │ │ - str r3, [sp, #264] @ 0x108 │ │ │ │ - mov.w sl, #408 @ 0x198 │ │ │ │ - adds r3, r7, r3 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, lr, r1 │ │ │ │ + add r1, sl │ │ │ │ + vldr d2, [r2] │ │ │ │ + mla r2, r6, r9, lr │ │ │ │ + mov.w r6, #472 @ 0x1d8 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d2, [r3] │ │ │ │ - mla r3, sl, r5, r7 │ │ │ │ - mov.w sl, #472 @ 0x1d8 │ │ │ │ - vstr d7, [sp, #528] @ 0x210 │ │ │ │ - vldr d3, [r3] │ │ │ │ - mul.w r3, sl, r5 │ │ │ │ - str r3, [sp, #272] @ 0x110 │ │ │ │ - mov.w sl, #216 @ 0xd8 │ │ │ │ - adds r3, r7, r3 │ │ │ │ + mul.w r6, r6, r9 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, lr, r6 │ │ │ │ + str r6, [sp, #144] @ 0x90 │ │ │ │ + mov.w r6, #216 @ 0xd8 │ │ │ │ + mul.w r6, r6, r9 │ │ │ │ vsub.f64 d6, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ + str r6, [sp, #152] @ 0x98 │ │ │ │ + vstr d7, [sp, #400] @ 0x190 │ │ │ │ vmul.f64 d3, d6, d10 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vmla.f64 d6, d4, d10 │ │ │ │ vsub.f64 d9, d7, d2 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ + vmla.f64 d6, d4, d10 │ │ │ │ vnmls.f64 d3, d4, d8 │ │ │ │ - vstr d6, [sp, #600] @ 0x258 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mul.w r3, sl, r5 │ │ │ │ - str r3, [sp, #280] @ 0x118 │ │ │ │ - mov.w sl, #88 @ 0x58 │ │ │ │ - adds r3, r7, r3 │ │ │ │ - vstr d3, [sp, #536] @ 0x218 │ │ │ │ - vldr d4, [r3] │ │ │ │ - mul.w r3, sl, r5 │ │ │ │ - add.w sl, r7, r3 │ │ │ │ - add r3, lr │ │ │ │ - vadd.f64 d3, d6, d4 │ │ │ │ - vsub.f64 d8, d6, d4 │ │ │ │ - vmov.f64 d6, d7 │ │ │ │ - vstr d3, [sp, #544] @ 0x220 │ │ │ │ - vldr d1, [sl] │ │ │ │ - b.n 42c40 │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 42e98 ) │ │ │ │ - subs r7, #230 @ 0xe6 │ │ │ │ - add r1, pc, #652 @ (adr r1, 42eb0 ) │ │ │ │ + vstr d3, [sp, #408] @ 0x198 │ │ │ │ + vstr d6, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, lr, r6 │ │ │ │ + mov.w r6, #88 @ 0x58 │ │ │ │ + vldr d4, [r2] │ │ │ │ + b.n 46c10 │ │ │ │ + nop │ │ │ │ + add r1, pc, #652 @ (adr r1, 46e78 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ + subs r3, #205 @ 0xcd │ │ │ │ + str r7, [r7, #100] @ 0x64 │ │ │ │ + add r0, pc, #632 @ (adr r0, 46e70 ) │ │ │ │ + subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 42eb0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 46e80 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 42ef4 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 46ec4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - mov.w sl, #344 @ 0x158 │ │ │ │ - mla sl, sl, r5, r7 │ │ │ │ - vldr d3, [sl] │ │ │ │ - add.w sl, r7, ip │ │ │ │ + mul.w r2, r6, r9 │ │ │ │ + add.w r6, lr, r2 │ │ │ │ + add r2, sl │ │ │ │ + vldr d1, [r6] │ │ │ │ + mov.w r6, #344 @ 0x158 │ │ │ │ + vadd.f64 d3, d6, d4 │ │ │ │ + vsub.f64 d8, d6, d4 │ │ │ │ + mla r6, r6, r9, lr │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ + vstr d3, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add.w r6, lr, fp │ │ │ │ vsub.f64 d4, d1, d3 │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ vmul.f64 d3, d4, d10 │ │ │ │ vmul.f64 d4, d4, d6 │ │ │ │ vmla.f64 d3, d8, d7 │ │ │ │ vnmls.f64 d4, d8, d10 │ │ │ │ - vldr d8, [sp, #536] @ 0x218 │ │ │ │ + vldr d8, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d10, d14, d5 │ │ │ │ vsub.f64 d5, d14, d5 │ │ │ │ vmov.f64 d7, d3 │ │ │ │ - vldr d3, [sp, #544] @ 0x220 │ │ │ │ - vsub.f64 d3, d3, d1 │ │ │ │ + vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d8, d8, d7 │ │ │ │ - vstr d7, [sp, #552] @ 0x228 │ │ │ │ - vldr d7, [pc, #-92] @ 42c30 │ │ │ │ + vstr d7, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d7, [pc, #-116] @ 46c00 │ │ │ │ + vsub.f64 d3, d3, d1 │ │ │ │ vadd.f64 d6, d10, d8 │ │ │ │ vsub.f64 d8, d10, d8 │ │ │ │ vsub.f64 d10, d15, d13 │ │ │ │ vadd.f64 d15, d15, d13 │ │ │ │ - vstr d8, [sp, #792] @ 0x318 │ │ │ │ + vstr d6, [sp, #800] @ 0x320 │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ + vstr d8, [sp, #808] @ 0x328 │ │ │ │ vadd.f64 d8, d9, d3 │ │ │ │ - vstr d6, [sp, #784] @ 0x310 │ │ │ │ vsub.f64 d3, d3, d9 │ │ │ │ - vmov.f64 d9, d7 │ │ │ │ + vmov.f64 d9, d6 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ - vmul.f64 d3, d3, d7 │ │ │ │ - vadd.f64 d6, d10, d8 │ │ │ │ + vmul.f64 d3, d3, d6 │ │ │ │ + vadd.f64 d7, d10, d8 │ │ │ │ vsub.f64 d8, d10, d8 │ │ │ │ - vldr d10, [sp, #592] @ 0x250 │ │ │ │ - vstr d8, [sp, #568] @ 0x238 │ │ │ │ + vldr d10, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d7, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d8, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d8, d11, d0 │ │ │ │ - vstr d6, [sp, #560] @ 0x230 │ │ │ │ vadd.f64 d11, d11, d0 │ │ │ │ vadd.f64 d7, d8, d3 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ vsub.f64 d13, d15, d11 │ │ │ │ - vadd.f64 d11, d15, d11 │ │ │ │ - vstr d7, [sp, #576] @ 0x240 │ │ │ │ - vldr d7, [sp, #600] @ 0x258 │ │ │ │ - vstr d3, [sp, #584] @ 0x248 │ │ │ │ + vadd.f64 d0, d15, d11 │ │ │ │ + vstr d7, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d7, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d3, [sp, #456] @ 0x1c8 │ │ │ │ vsub.f64 d3, d12, d10 │ │ │ │ vadd.f64 d12, d10, d12 │ │ │ │ - vstr d13, [sp, #592] @ 0x250 │ │ │ │ + vstr d13, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d0, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d10, [pc, #-236] @ 46c08 │ │ │ │ vsub.f64 d8, d4, d7 │ │ │ │ vadd.f64 d4, d7, d4 │ │ │ │ - vldr d7, [sp, #544] @ 0x220 │ │ │ │ - vstr d11, [sp, #600] @ 0x258 │ │ │ │ - vldr d10, [pc, #-216] @ 42c38 │ │ │ │ + vldr d7, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d6, d3, d8 │ │ │ │ vadd.f64 d14, d5, d4 │ │ │ │ - vsub.f64 d3, d8, d3 │ │ │ │ + vsub.f64 d8, d8, d3 │ │ │ │ vsub.f64 d4, d5, d4 │ │ │ │ - vstr d6, [sp, #800] @ 0x320 │ │ │ │ + vstr d6, [sp, #816] @ 0x330 │ │ │ │ vadd.f64 d6, d7, d1 │ │ │ │ - vldr d7, [sp, #528] @ 0x210 │ │ │ │ - vstr d3, [sp, #808] @ 0x328 │ │ │ │ - vstr d14, [sp, #816] @ 0x330 │ │ │ │ + vldr d7, [sp, #400] @ 0x190 │ │ │ │ + vstr d8, [sp, #824] @ 0x338 │ │ │ │ + vstr d14, [sp, #832] @ 0x340 │ │ │ │ + vstr d4, [sp, #840] @ 0x348 │ │ │ │ + vldr d1, [pc, #-308] @ 46bf8 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vldr d14, [sp, #536] @ 0x218 │ │ │ │ - vldr d3, [sp, #552] @ 0x228 │ │ │ │ - vstr d4, [sp, #824] @ 0x338 │ │ │ │ - vldr d1, [pc, #-288] @ 42c28 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ - vadd.f64 d15, d6, d7 │ │ │ │ + vadd.f64 d11, d6, d7 │ │ │ │ + vstr d2, [sp, #400] @ 0x190 │ │ │ │ + vldr d14, [sp, #408] @ 0x198 │ │ │ │ + vstr d11, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d3, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d15, [r6] │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d6, d3, d14 │ │ │ │ - vstr d2, [sp, #528] @ 0x210 │ │ │ │ - vsub.f64 d14, d6, d12 │ │ │ │ - vadd.f64 d2, d12, d6 │ │ │ │ - vstr d15, [sp, #544] @ 0x220 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vldr d15, [sl] │ │ │ │ - add.w sl, r7, r2 │ │ │ │ - vstr d14, [sp, #840] @ 0x348 │ │ │ │ - vstr d2, [sp, #832] @ 0x340 │ │ │ │ + add r6, lr │ │ │ │ + vadd.f64 d14, d12, d6 │ │ │ │ + vsub.f64 d13, d6, d12 │ │ │ │ + vldr d6, [lr] │ │ │ │ + vstr d14, [sp, #848] @ 0x350 │ │ │ │ vsub.f64 d14, d6, d15 │ │ │ │ vadd.f64 d15, d6, d15 │ │ │ │ - vldr d6, [sl] │ │ │ │ - mov.w sl, #384 @ 0x180 │ │ │ │ - mla sl, sl, r5, r7 │ │ │ │ - vldr d13, [sl] │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, lr, r0, lsl #7 │ │ │ │ + vstr d13, [sp, #856] @ 0x358 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + vldr d13, [r6] │ │ │ │ + add.w r6, lr, r0 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ + vldr d0, [r6] │ │ │ │ vsub.f64 d2, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ - vstr d2, [sp, #536] @ 0x218 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - add.w sl, r7, r2 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - vldr d0, [sl] │ │ │ │ - mov.w sl, #320 @ 0x140 │ │ │ │ - mla sl, sl, r5, r7 │ │ │ │ - vldr d6, [sl] │ │ │ │ - add.w sl, r7, r2 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ - vldr d2, [sl] │ │ │ │ - add.w sl, r7, r2 │ │ │ │ + add.w r0, lr, r0, lsl #6 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vstr d2, [sp, #408] @ 0x198 │ │ │ │ + ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ vsub.f64 d4, d0, d6 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ vadd.f64 d0, d0, d6 │ │ │ │ - vldr d11, [sl] │ │ │ │ - add.w sl, r7, r2 │ │ │ │ - mov.w r2, #288 @ 0x120 │ │ │ │ + add.w r6, lr, r0 │ │ │ │ + ldr r0, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d2, [r6] │ │ │ │ + add.w r6, lr, r0 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ + vldr d11, [r6] │ │ │ │ + add.w r6, lr, r0 │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ vsub.f64 d7, d2, d11 │ │ │ │ vadd.f64 d11, d2, d11 │ │ │ │ + add.w r0, lr, r0, lsl #5 │ │ │ │ + vldr d6, [r0] │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + ldr r0, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d12, d7, d9 │ │ │ │ - vldr d7, [sl] │ │ │ │ - mla sl, r2, r5, r7 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, lr, r0 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vldr d6, [sl] │ │ │ │ - add.w sl, r7, r2 │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ - vldr d2, [sl] │ │ │ │ - mov.w sl, #416 @ 0x1a0 │ │ │ │ + vldr d2, [r6] │ │ │ │ + mov.w r6, #416 @ 0x1a0 │ │ │ │ + mla r6, r6, r9, lr │ │ │ │ + ldr r0, [sp, #512] @ 0x200 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - mla sl, sl, r5, r7 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add.w r6, lr, r0 │ │ │ │ + ldr r0, [sp, #520] @ 0x208 │ │ │ │ vstr d7, [sp] │ │ │ │ - vldr d3, [sl] │ │ │ │ - add.w sl, r7, r2 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d6, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ vmul.f64 d3, d6, d10 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d4, d10 │ │ │ │ vsub.f64 d9, d7, d2 │ │ │ │ vmov.f64 d7, d1 │ │ │ │ + vmla.f64 d6, d4, d10 │ │ │ │ vnmls.f64 d3, d4, d1 │ │ │ │ - vstr d6, [sp, #40] @ 0x28 │ │ │ │ - vldr d6, [sl] │ │ │ │ - add.w sl, r7, r2 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ - vldr d4, [sl] │ │ │ │ - add.w sl, r7, r2 │ │ │ │ - mov.w r2, #352 @ 0x160 │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ + vstr d6, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, lr, r0 │ │ │ │ + vldr d4, [r6] │ │ │ │ + ldr r0, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ - vldr d1, [sl] │ │ │ │ - mla sl, r2, r5, r7 │ │ │ │ vsub.f64 d8, d6, d4 │ │ │ │ - vmov.f64 d6, d7 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ - vldr d3, [sl] │ │ │ │ + add.w r6, lr, r0 │ │ │ │ + mov.w r0, #352 @ 0x160 │ │ │ │ + vmov.f64 d6, d1 │ │ │ │ + vldr d1, [r6] │ │ │ │ + mla r6, r0, r9, lr │ │ │ │ + ldr r0, [sp, #616] @ 0x268 │ │ │ │ + vstr d3, [sp, #32] │ │ │ │ + vldr d3, [r6] │ │ │ │ + add r0, sl │ │ │ │ vsub.f64 d4, d1, d3 │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ vmul.f64 d3, d4, d10 │ │ │ │ vmul.f64 d4, d4, d6 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ vmla.f64 d3, d8, d7 │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ vnmls.f64 d4, d8, d10 │ │ │ │ vadd.f64 d10, d14, d5 │ │ │ │ vsub.f64 d5, d14, d5 │ │ │ │ vmov.f64 d7, d3 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vsub.f64 d3, d3, d1 │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ - vldr d7, [pc, #-652] @ 42c30 │ │ │ │ - vadd.f64 d6, d10, d8 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d3, d3, d1 │ │ │ │ + vadd.f64 d7, d10, d8 │ │ │ │ vsub.f64 d8, d10, d8 │ │ │ │ vsub.f64 d10, d15, d13 │ │ │ │ vadd.f64 d15, d15, d13 │ │ │ │ - vstr d8, [sp, #856] @ 0x358 │ │ │ │ + vstr d7, [sp, #864] @ 0x360 │ │ │ │ + vldr d7, [pc, #-700] @ 46c00 │ │ │ │ + vstr d8, [sp, #872] @ 0x368 │ │ │ │ vadd.f64 d8, d9, d3 │ │ │ │ - vstr d6, [sp, #848] @ 0x350 │ │ │ │ vsub.f64 d3, d3, d9 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ vmul.f64 d3, d3, d6 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ vadd.f64 d7, d10, d8 │ │ │ │ vsub.f64 d8, d10, d8 │ │ │ │ - vstr d8, [sp, #872] @ 0x368 │ │ │ │ + vstr d7, [sp, #880] @ 0x370 │ │ │ │ + vstr d8, [sp, #888] @ 0x378 │ │ │ │ vsub.f64 d8, d11, d0 │ │ │ │ - vstr d7, [sp, #864] @ 0x360 │ │ │ │ vadd.f64 d11, d11, d0 │ │ │ │ - vadd.f64 d7, d8, d3 │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [sp, #424] @ 0x1a8 │ │ │ │ + vadd.f64 d10, d8, d3 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ - vsub.f64 d13, d15, d11 │ │ │ │ - vadd.f64 d15, d15, d11 │ │ │ │ - vstr d7, [sp, #880] @ 0x370 │ │ │ │ - vstr d3, [sp, #888] @ 0x378 │ │ │ │ - vldr d7, [sp, #40] @ 0x28 │ │ │ │ - vldr d10, [sp, #536] @ 0x218 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ vsub.f64 d8, d4, d7 │ │ │ │ vadd.f64 d4, d7, d4 │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ + vstr d10, [sp, #896] @ 0x380 │ │ │ │ + vldr d10, [sp, #408] @ 0x198 │ │ │ │ + vstr d3, [sp, #904] @ 0x388 │ │ │ │ + vadd.f64 d14, d5, d4 │ │ │ │ + vsub.f64 d4, d5, d4 │ │ │ │ vsub.f64 d3, d12, d10 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ - ldr r2, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d12, d10, d12 │ │ │ │ - vstr d15, [sp, #32] │ │ │ │ - vadd.f64 d14, d5, d4 │ │ │ │ - add.w sl, lr, r2 │ │ │ │ + vstr d14, [sp, #928] @ 0x3a0 │ │ │ │ + vldr d14, [sp, #16] │ │ │ │ + vstr d4, [sp, #936] @ 0x3a8 │ │ │ │ + vsub.f64 d4, d15, d11 │ │ │ │ + vadd.f64 d11, d15, d11 │ │ │ │ vadd.f64 d6, d3, d8 │ │ │ │ - ldr r2, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d3, d8, d3 │ │ │ │ - vsub.f64 d4, d5, d4 │ │ │ │ - vstr d13, [sp, #928] @ 0x3a0 │ │ │ │ - vstr d14, [sp, #912] @ 0x390 │ │ │ │ - vstr d6, [sp, #896] @ 0x380 │ │ │ │ + vldr d8, [pc, #-832] @ 46c08 │ │ │ │ + vstr d4, [sp, #408] @ 0x198 │ │ │ │ + vstr d11, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d6, [sp, #912] @ 0x390 │ │ │ │ vadd.f64 d6, d7, d1 │ │ │ │ vldr d7, [sp] │ │ │ │ - vldr d14, [sp, #8] │ │ │ │ - vstr d3, [sp, #904] @ 0x388 │ │ │ │ + vstr d3, [sp, #920] @ 0x398 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vstr d4, [sp, #920] @ 0x398 │ │ │ │ - vldr d8, [pc, #-840] @ 42c38 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ - vadd.f64 d11, d6, d7 │ │ │ │ + vadd.f64 d15, d6, d7 │ │ │ │ vsub.f64 d6, d0, d14 │ │ │ │ - vstr d2, [sp, #16] │ │ │ │ + vstr d2, [sp, #32] │ │ │ │ vadd.f64 d0, d12, d6 │ │ │ │ - vsub.f64 d15, d6, d12 │ │ │ │ - vldr d2, [r0] │ │ │ │ - add r0, ip │ │ │ │ - vldr d6, [sl] │ │ │ │ - add.w sl, lr, r2 │ │ │ │ - ldr r2, [sp, #248] @ 0xf8 │ │ │ │ - vldr d3, [r0] │ │ │ │ - vldr d14, [sl] │ │ │ │ - add.w r0, lr, r2 │ │ │ │ - ldr r2, [sp, #256] @ 0x100 │ │ │ │ - mov.w sl, r6, lsl #8 │ │ │ │ - vstr d15, [sp, #944] @ 0x3b0 │ │ │ │ + vstr d15, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d0, [sp, #944] @ 0x3b0 │ │ │ │ + vsub.f64 d0, d6, d12 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vstr d0, [sp, #952] @ 0x3b8 │ │ │ │ + vldr d14, [r5] │ │ │ │ + ldr r5, [sp, #624] @ 0x270 │ │ │ │ vadd.f64 d12, d6, d14 │ │ │ │ - vldr d7, [r0] │ │ │ │ vsub.f64 d14, d6, d14 │ │ │ │ - add.w r0, lr, r2 │ │ │ │ - vldr d6, [r4] │ │ │ │ - add r4, ip │ │ │ │ - ldr r2, [sp, #264] @ 0x108 │ │ │ │ - vldr d4, [r0] │ │ │ │ - vldr d15, [r4] │ │ │ │ - add r2, lr │ │ │ │ - vstr d11, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d5, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add r3, fp │ │ │ │ + vldr d15, [r3] │ │ │ │ + add.w r3, sl, r5 │ │ │ │ + ldr r5, [sp, #128] @ 0x80 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add r3, fp │ │ │ │ + vldr d3, [r3] │ │ │ │ vadd.f64 d1, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ + add.w r3, sl, r5 │ │ │ │ + ldr r5, [sp, #136] @ 0x88 │ │ │ │ + vldr d7, [r3] │ │ │ │ vsub.f64 d6, d2, d3 │ │ │ │ - vstr d0, [sp, #936] @ 0x3a8 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ + add.w r3, sl, r5 │ │ │ │ + ldr r5, [sp, #632] @ 0x278 │ │ │ │ + vldr d4, [r3] │ │ │ │ + add.w r0, sl, r5 │ │ │ │ + mov.w r5, #304 @ 0x130 │ │ │ │ + vsub.f64 d5, d7, d4 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d13, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r1] │ │ │ │ - add r1, ip │ │ │ │ + vldr d5, [r0] │ │ │ │ + add r0, fp │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d11, d6, d9 │ │ │ │ - vldr d6, [r1] │ │ │ │ + vldr d6, [r0] │ │ │ │ vmul.f64 d13, d13, d9 │ │ │ │ + mov.w r0, #368 @ 0x170 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, ip │ │ │ │ - vldr d3, [r2] │ │ │ │ - ldr r2, [sp, #272] @ 0x110 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add r1, fp │ │ │ │ + vldr d3, [r1] │ │ │ │ + ldr r1, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d7, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - add r2, lr │ │ │ │ + add.w r3, sl, r1 │ │ │ │ + ldr r1, [sp, #152] @ 0x98 │ │ │ │ + vldr d0, [r3] │ │ │ │ vmul.f64 d3, d6, d8 │ │ │ │ - vldr d0, [r2] │ │ │ │ - ldr r2, [sp, #280] @ 0x118 │ │ │ │ + add.w r3, sl, r1 │ │ │ │ vstr d7, [sp] │ │ │ │ - add r2, lr │ │ │ │ vmov.f64 d10, d3 │ │ │ │ - vldr d3, [pc, #988] @ 43430 │ │ │ │ + vldr d3, [pc, #972] @ 47410 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vmla.f64 d6, d5, d8 │ │ │ │ vnmls.f64 d10, d5, d3 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, ip │ │ │ │ - mov.w ip, #272 @ 0x110 │ │ │ │ - vstr d6, [sp, #536] @ 0x218 │ │ │ │ - vldr d6, [r2] │ │ │ │ - vstr d10, [sp, #256] @ 0x100 │ │ │ │ + vmla.f64 d6, d5, d8 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add r2, fp │ │ │ │ + mov.w fp, r4, lsl #6 │ │ │ │ + vstr d10, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d10, d4, d7 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ + vstr d6, [sp, #520] @ 0x208 │ │ │ │ + vldr d6, [r3] │ │ │ │ vadd.f64 d3, d0, d6 │ │ │ │ vsub.f64 d0, d0, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ + vldr d6, [r2] │ │ │ │ vadd.f64 d8, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vmul.f64 d6, d5, d7 │ │ │ │ - vstr d8, [sp, #8] │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ vmov.f64 d7, d6 │ │ │ │ - vldr d6, [pc, #912] @ 43430 │ │ │ │ + vldr d6, [pc, #892] @ 47410 │ │ │ │ vmla.f64 d7, d0, d6 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ + vldr d9, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ vsub.f64 d6, d3, d7 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ - vldr d5, [pc, #932] @ 43468 │ │ │ │ + vldr d5, [pc, #912] @ 47448 │ │ │ │ vnmls.f64 d7, d0, d5 │ │ │ │ - vadd.f64 d5, d2, d9 │ │ │ │ vadd.f64 d0, d12, d1 │ │ │ │ + vadd.f64 d5, d2, d9 │ │ │ │ vsub.f64 d1, d12, d1 │ │ │ │ - vstr d7, [sp, #264] @ 0x108 │ │ │ │ + vstr d7, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d7, d0, d5 │ │ │ │ - vsub.f64 d0, d0, d5 │ │ │ │ + vsub.f64 d5, d0, d5 │ │ │ │ + vldr d0, [pc, #864] @ 47438 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d7, d9, d2 │ │ │ │ + vstr d5, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d5, d10, d6 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ - vsub.f64 d7, d9, d2 │ │ │ │ - vstr d0, [sp, #48] @ 0x30 │ │ │ │ - vldr d0, [pc, #860] @ 43458 │ │ │ │ - vldr d9, [sp, #264] @ 0x108 │ │ │ │ - vmul.f64 d6, d6, d0 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vadd.f64 d2, d7, d6 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp] │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ vadd.f64 d12, d1, d5 │ │ │ │ vsub.f64 d1, d1, d5 │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ - vstr d6, [sp, #240] @ 0xf0 │ │ │ │ - vstr d1, [sp, #952] @ 0x3b8 │ │ │ │ + vadd.f64 d2, d7, d6 │ │ │ │ + vstr d12, [sp, #136] @ 0x88 │ │ │ │ + vstr d1, [sp, #144] @ 0x90 │ │ │ │ vmov.f64 d1, d0 │ │ │ │ - vadd.f64 d3, d3, d7 │ │ │ │ - vstr d2, [sp, #232] @ 0xe8 │ │ │ │ - vstr d12, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d6, d3, d4 │ │ │ │ - vadd.f64 d0, d4, d3 │ │ │ │ - vldr d3, [sp, #256] @ 0x100 │ │ │ │ - vstr d6, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d7, d3, d8 │ │ │ │ + vsub.f64 d0, d6, d7 │ │ │ │ + vldr d7, [sp] │ │ │ │ vadd.f64 d6, d14, d11 │ │ │ │ - vldr d8, [sp, #536] @ 0x218 │ │ │ │ vsub.f64 d14, d14, d11 │ │ │ │ - vstr d0, [sp, #8] │ │ │ │ - vadd.f64 d2, d6, d7 │ │ │ │ - vsub.f64 d0, d6, d7 │ │ │ │ - vadd.f64 d7, d8, d9 │ │ │ │ - vsub.f64 d6, d10, d3 │ │ │ │ + vstr d2, [sp, #152] @ 0x98 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vldr d8, [sp, #520] @ 0x208 │ │ │ │ + vstr d0, [sp, #488] @ 0x1e8 │ │ │ │ + vadd.f64 d4, d4, d7 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ + add.w r3, lr, r2 │ │ │ │ + ldr r2, [sp, #528] @ 0x210 │ │ │ │ + ldr r1, [sp, #576] @ 0x240 │ │ │ │ + vadd.f64 d3, d3, d7 │ │ │ │ + vadd.f64 d2, d4, d3 │ │ │ │ + vsub.f64 d4, d3, d4 │ │ │ │ + vldr d3, [sp, #504] @ 0x1f8 │ │ │ │ + vadd.f64 d7, d3, d10 │ │ │ │ + vstr d2, [sp, #16] │ │ │ │ + vstr d4, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r3, lr, r1, lsl #4 │ │ │ │ + mov.w r1, #400 @ 0x190 │ │ │ │ + vadd.f64 d9, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vstr d9, [sp, #960] @ 0x3c0 │ │ │ │ + vldr d9, [sp, #512] @ 0x200 │ │ │ │ + vstr d6, [sp, #968] @ 0x3c8 │ │ │ │ + vmov.f64 d6, d10 │ │ │ │ vmov.f64 d10, d1 │ │ │ │ - vstr d2, [sp, #960] @ 0x3c0 │ │ │ │ + vsub.f64 d6, d6, d3 │ │ │ │ + vadd.f64 d7, d8, d9 │ │ │ │ vadd.f64 d11, d14, d7 │ │ │ │ vsub.f64 d14, d14, d7 │ │ │ │ vadd.f64 d7, d15, d13 │ │ │ │ - vstr d0, [sp, #968] @ 0x3c8 │ │ │ │ vsub.f64 d13, d13, d15 │ │ │ │ - vstr d14, [sp, #984] @ 0x3d8 │ │ │ │ - vadd.f64 d14, d7, d6 │ │ │ │ + vldr d15, [r3] │ │ │ │ + add.w r3, lr, r2 │ │ │ │ vstr d11, [sp, #976] @ 0x3d0 │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ + vadd.f64 d11, d7, d6 │ │ │ │ + vstr d14, [sp, #984] @ 0x3d8 │ │ │ │ vsub.f64 d7, d9, d8 │ │ │ │ - vstr d14, [sp, #992] @ 0x3e0 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d15, d13, d7 │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d13, d7, d13 │ │ │ │ - adds r3, r7, r3 │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ - ldr r4, [sp, #88] @ 0x58 │ │ │ │ - vstr d15, [sp, #1008] @ 0x3f0 │ │ │ │ - vldr d2, [r3] │ │ │ │ - mla r3, ip, r5, r7 │ │ │ │ - vstr d13, [sp, #1016] @ 0x3f8 │ │ │ │ - mov.w ip, #368 @ 0x170 │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ - vstr d3, [sp, #1000] @ 0x3e8 │ │ │ │ - vldr d15, [r3] │ │ │ │ - adds r3, r7, r1 │ │ │ │ - vldr d4, [r3] │ │ │ │ - mov.w r3, #400 @ 0x190 │ │ │ │ vadd.f64 d6, d2, d15 │ │ │ │ vsub.f64 d15, d2, d15 │ │ │ │ - mla r1, r3, r5, r7 │ │ │ │ - vldr d5, [r1] │ │ │ │ - ldr r1, [sp, #104] @ 0x68 │ │ │ │ - adds r1, r7, r1 │ │ │ │ + vstr d11, [sp, #992] @ 0x3e0 │ │ │ │ + vstr d4, [sp, #1000] @ 0x3e8 │ │ │ │ + vadd.f64 d0, d13, d7 │ │ │ │ + vsub.f64 d13, d7, d13 │ │ │ │ + vldr d4, [r3] │ │ │ │ + mla r3, r1, r9, lr │ │ │ │ + mov.w r1, r4, lsl #8 │ │ │ │ + vldr d5, [r3] │ │ │ │ + ldr r3, [sp, #544] @ 0x220 │ │ │ │ + vstr d0, [sp, #1008] @ 0x3f0 │ │ │ │ + vstr d13, [sp, #1016] @ 0x3f8 │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ vsub.f64 d13, d4, d5 │ │ │ │ - vldr d2, [r1] │ │ │ │ - ldr r1, [sp, #112] @ 0x70 │ │ │ │ + add r3, lr │ │ │ │ + vldr d2, [r3] │ │ │ │ + ldr r3, [sp, #552] @ 0x228 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ vmov.f64 d14, d13 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - adds r1, r7, r1 │ │ │ │ + add r3, lr │ │ │ │ + vldr d11, [r3] │ │ │ │ vstr d9, [sp] │ │ │ │ - vldr d11, [r1] │ │ │ │ - ldr r1, [sp, #120] @ 0x78 │ │ │ │ - vstr d13, [sp, #72] @ 0x48 │ │ │ │ - adds r1, r7, r1 │ │ │ │ + ldr r3, [sp, #560] @ 0x230 │ │ │ │ + vstr d13, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d5, d2, d11 │ │ │ │ vsub.f64 d11, d2, d11 │ │ │ │ - vldr d6, [r1] │ │ │ │ - mla r1, ip, r5, r7 │ │ │ │ - mov.w ip, #264 @ 0x108 │ │ │ │ - vldr d4, [r1] │ │ │ │ - adds r1, r7, r0 │ │ │ │ + add r3, lr │ │ │ │ + vldr d6, [r3] │ │ │ │ + mla r3, r0, r9, lr │ │ │ │ + vldr d4, [r3] │ │ │ │ + vstr d14, [sp, #8] │ │ │ │ + ldr r2, [sp, #536] @ 0x218 │ │ │ │ vadd.f64 d13, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r1] │ │ │ │ - mov.w r1, #336 @ 0x150 │ │ │ │ - mla r1, r1, r5, r7 │ │ │ │ + add.w r3, lr, r2 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ + vldr d4, [r3] │ │ │ │ + mov.w r3, #336 @ 0x150 │ │ │ │ + mla r3, r3, r9, lr │ │ │ │ vsub.f64 d3, d5, d13 │ │ │ │ vadd.f64 d13, d5, d13 │ │ │ │ - vldr d7, [r1] │ │ │ │ - adds r1, r7, r4 │ │ │ │ - vstr d3, [sp, #104] @ 0x68 │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, lr, r2 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ + vstr d3, [sp, #512] @ 0x200 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - adds r1, r7, r2 │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ - vldr d5, [r1] │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add.w r2, sp, #1024 @ 0x400 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, lr, r2 │ │ │ │ + ldr r2, [sp, #568] @ 0x238 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add.w r3, lr, r2 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d3, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vsub.f64 d12, d7, d4 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - mov.w r1, #304 @ 0x130 │ │ │ │ + vldr d7, [r3] │ │ │ │ + mla r3, r5, r9, lr │ │ │ │ vadd.f64 d5, d2, d3 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - mla r0, r1, r5, r7 │ │ │ │ - mla r1, r1, r9, fp │ │ │ │ + add.w r5, r4, r4, lsl #1 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r3, lr, r2 │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vldr d2, [r0] │ │ │ │ - ldr r0, [sp, #136] @ 0x88 │ │ │ │ - adds r0, r7, r0 │ │ │ │ + vldr d8, [r3] │ │ │ │ vsub.f64 d9, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vldr d8, [r0] │ │ │ │ - adds r0, r7, r4 │ │ │ │ - mov.w r4, #360 @ 0x168 │ │ │ │ - vldr d2, [r0] │ │ │ │ - vstr d14, [sp, #64] @ 0x40 │ │ │ │ + add.w r3, lr, r2 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r3, sp, #1024 @ 0x400 │ │ │ │ vsub.f64 d0, d8, d2 │ │ │ │ vadd.f64 d8, d8, d2 │ │ │ │ vsub.f64 d2, d8, d7 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ + vldr d8, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d1, d9, d0 │ │ │ │ vsub.f64 d0, d0, d9 │ │ │ │ - vldr d8, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d9, d13, d7 │ │ │ │ - vsub.f64 d7, d13, d7 │ │ │ │ + vadd.f64 d8, d8, d4 │ │ │ │ vmul.f64 d0, d0, d10 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ - vldr d10, [pc, #332] @ 43448 │ │ │ │ - vadd.f64 d8, d8, d4 │ │ │ │ - vstr d9, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d9, d3, d14 │ │ │ │ - vstr d8, [sp, #80] @ 0x50 │ │ │ │ + vldr d10, [pc, #304] @ 47428 │ │ │ │ + vsub.f64 d7, d13, d7 │ │ │ │ + vstr d8, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d8, d15, d5 │ │ │ │ vsub.f64 d5, d15, d5 │ │ │ │ - vldr d15, [sp, #64] @ 0x40 │ │ │ │ + vstr d9, [sp, #56] @ 0x38 │ │ │ │ + vsub.f64 d9, d3, d14 │ │ │ │ vmul.f64 d10, d9, d10 │ │ │ │ vmov.f64 d14, d10 │ │ │ │ - vldr d10, [pc, #284] @ 43440 │ │ │ │ + vldr d10, [pc, #260] @ 47420 │ │ │ │ vmla.f64 d14, d8, d10 │ │ │ │ - vldr d10, [pc, #284] @ 43448 │ │ │ │ + vldr d10, [pc, #260] @ 47428 │ │ │ │ vmul.f64 d8, d8, d10 │ │ │ │ - vstr d14, [sp, #96] @ 0x60 │ │ │ │ + vstr d14, [sp, #64] @ 0x40 │ │ │ │ vmov.f64 d14, d8 │ │ │ │ - vldr d8, [pc, #260] @ 43440 │ │ │ │ + vldr d8, [pc, #236] @ 47420 │ │ │ │ vnmls.f64 d14, d9, d8 │ │ │ │ vldr d9, [sp] │ │ │ │ - vldr d8, [pc, #288] @ 43468 │ │ │ │ + vldr d8, [pc, #264] @ 47448 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ vmul.f64 d8, d9, d8 │ │ │ │ - vldr d9, [pc, #220] @ 43430 │ │ │ │ - vstr d14, [sp, #112] @ 0x70 │ │ │ │ + vldr d9, [pc, #196] @ 47410 │ │ │ │ + vstr d14, [sp, #72] @ 0x48 │ │ │ │ + vldr d14, [sp, #512] @ 0x200 │ │ │ │ vnmls.f64 d8, d12, d9 │ │ │ │ - vldr d14, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d9, d2, d9 │ │ │ │ vmla.f64 d9, d14, d10 │ │ │ │ - vldr d10, [pc, #220] @ 43448 │ │ │ │ + vldr d10, [pc, #196] @ 47428 │ │ │ │ vadd.f64 d14, d8, d9 │ │ │ │ - vsub.f64 d8, d9, d8 │ │ │ │ - vadd.f64 d9, d11, d1 │ │ │ │ - vsub.f64 d1, d11, d1 │ │ │ │ - vldr d11, [pc, #184] @ 43438 │ │ │ │ - vstr d14, [r2] │ │ │ │ - add.w r2, sp, #1032 @ 0x408 │ │ │ │ - vstr d8, [r2] │ │ │ │ + vsub.f64 d9, d9, d8 │ │ │ │ vsub.f64 d8, d0, d6 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ + vstr d9, [r3] │ │ │ │ + vadd.f64 d9, d11, d1 │ │ │ │ + vsub.f64 d1, d11, d1 │ │ │ │ vmul.f64 d10, d8, d10 │ │ │ │ - vmul.f64 d0, d6, d11 │ │ │ │ + vstr d14, [sp, #520] @ 0x208 │ │ │ │ + vldr d11, [pc, #140] @ 47418 │ │ │ │ vmov.f64 d14, d10 │ │ │ │ - vldr d10, [pc, #148] @ 43440 │ │ │ │ - vmul.f64 d8, d8, d10 │ │ │ │ + vldr d10, [pc, #140] @ 47420 │ │ │ │ + vmul.f64 d0, d6, d11 │ │ │ │ vnmls.f64 d14, d9, d10 │ │ │ │ - vstr d14, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d8, d8, d10 │ │ │ │ + vstr d14, [sp, #528] @ 0x210 │ │ │ │ vmov.f64 d14, d8 │ │ │ │ - vldr d8, [pc, #136] @ 43448 │ │ │ │ + vldr d8, [pc, #124] @ 47428 │ │ │ │ vmla.f64 d14, d9, d8 │ │ │ │ - vldr d8, [pc, #136] @ 43450 │ │ │ │ + vldr d8, [pc, #124] @ 47430 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vnmls.f64 d0, d1, d8 │ │ │ │ + vstr d14, [sp, #536] @ 0x218 │ │ │ │ vmla.f64 d6, d1, d11 │ │ │ │ vldr d1, [sp] │ │ │ │ - vstr d14, [sp, #128] @ 0x80 │ │ │ │ - vstr d0, [sp, #136] @ 0x88 │ │ │ │ - vstr d6, [sp, #144] @ 0x90 │ │ │ │ - vldr d6, [pc, #128] @ 43468 │ │ │ │ - vldr d0, [pc, #68] @ 43430 │ │ │ │ + vstr d0, [sp, #544] @ 0x220 │ │ │ │ + vldr d0, [pc, #64] @ 47410 │ │ │ │ + vstr d6, [sp, #552] @ 0x228 │ │ │ │ + vldr d6, [pc, #112] @ 47448 │ │ │ │ vmul.f64 d12, d12, d6 │ │ │ │ vmul.f64 d2, d2, d6 │ │ │ │ vmla.f64 d12, d1, d0 │ │ │ │ - vldr d1, [sp, #104] @ 0x68 │ │ │ │ + vldr d1, [sp, #512] @ 0x200 │ │ │ │ vnmls.f64 d2, d1, d0 │ │ │ │ - vldr d1, [pc, #84] @ 43458 │ │ │ │ - vmov.f64 d10, d1 │ │ │ │ - vadd.f64 d6, d12, d2 │ │ │ │ + vadd.f64 d1, d12, d2 │ │ │ │ vsub.f64 d2, d2, d12 │ │ │ │ - vstr d6, [sp, #104] @ 0x68 │ │ │ │ + vstr d1, [sp, #512] @ 0x200 │ │ │ │ + vldr d15, [sp, #8] │ │ │ │ + vstr d2, [sp, #560] @ 0x230 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ + ldr r6, [sp, #584] @ 0x248 │ │ │ │ vadd.f64 d6, d15, d3 │ │ │ │ - vstr d2, [sp, #256] @ 0x100 │ │ │ │ - vldr d2, [r0] │ │ │ │ - mla r0, ip, r5, r7 │ │ │ │ - mov.w ip, #392 @ 0x188 │ │ │ │ - b.n 43470 │ │ │ │ - nop │ │ │ │ + b.n 47450 │ │ │ │ nop.w │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - add r6, pc, #44 @ (adr r6, 43478 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 47458 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ - add r1, pc, #652 @ (adr r1, 436e0 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 476c0 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 436d8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 476b8 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 43724 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 47704 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ + vldr d1, [pc, #-28] @ 47438 │ │ │ │ + add.w r3, lr, r6 │ │ │ │ + ldr r6, [sp, #592] @ 0x250 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r3, r0, r9 │ │ │ │ + mov.w r0, #392 @ 0x188 │ │ │ │ vmul.f64 d3, d6, d11 │ │ │ │ + add.w r3, lr, r3, lsl #3 │ │ │ │ + vmov.f64 d10, d1 │ │ │ │ vmov.f64 d15, d3 │ │ │ │ vmla.f64 d15, d5, d8 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ - vstr d15, [sp, #64] @ 0x40 │ │ │ │ + vstr d15, [sp, #568] @ 0x238 │ │ │ │ vmov.f64 d15, d5 │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ + vldr d5, [sp, #504] @ 0x1f8 │ │ │ │ vnmls.f64 d15, d6, d8 │ │ │ │ vsub.f64 d4, d5, d4 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d15, [sp, #264] @ 0x108 │ │ │ │ + vstr d15, [sp, #576] @ 0x240 │ │ │ │ + vldr d15, [r3] │ │ │ │ + add.w r3, lr, r6 │ │ │ │ + vldr d4, [r3] │ │ │ │ + mla r3, r0, r9, lr │ │ │ │ + mov.w r0, r8, lsl #8 │ │ │ │ vmul.f64 d13, d5, d1 │ │ │ │ - vldr d15, [r0] │ │ │ │ - adds r0, r7, r2 │ │ │ │ - vldr d4, [r0] │ │ │ │ - mla r0, ip, r5, r7 │ │ │ │ + ldr r6, [sp, #600] @ 0x258 │ │ │ │ + add.w r2, r7, r0 │ │ │ │ + vldr d5, [r3] │ │ │ │ vadd.f64 d6, d2, d15 │ │ │ │ - vstr d13, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d13, d7, d1 │ │ │ │ vsub.f64 d15, d2, d15 │ │ │ │ - mov.w ip, #328 @ 0x148 │ │ │ │ - vldr d5, [r0] │ │ │ │ - vstr d13, [sp, #272] @ 0x110 │ │ │ │ + ldr r3, [sp, #104] @ 0x68 │ │ │ │ + vstr d13, [sp, #8] │ │ │ │ + vmul.f64 d13, d7, d1 │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - vstr d5, [sp] │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ + add r3, lr │ │ │ │ + vldr d2, [r3] │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d14, d6, d7 │ │ │ │ - vstr d5, [sp, #152] @ 0x98 │ │ │ │ - ldr r2, [sp, #208] @ 0xd0 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - vldr d2, [r0] │ │ │ │ - adds r0, r7, r2 │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ - vldr d11, [r0] │ │ │ │ - adds r0, r7, r2 │ │ │ │ - ldr r2, [sp, #184] @ 0xb8 │ │ │ │ - vldr d6, [r0] │ │ │ │ - mla r0, r4, r5, r7 │ │ │ │ - ldr r4, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d3, d6, d7 │ │ │ │ + vstr d13, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d5, [sp] │ │ │ │ + add r3, lr │ │ │ │ + vldr d11, [r3] │ │ │ │ + vstr d3, [sp, #24] │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d5, d2, d11 │ │ │ │ vsub.f64 d11, d2, d11 │ │ │ │ - vldr d4, [r0] │ │ │ │ - ldr r0, [sp, #168] @ 0xa8 │ │ │ │ - adds r0, r7, r0 │ │ │ │ + add r3, lr │ │ │ │ + vldr d6, [r3] │ │ │ │ + mov.w r3, #360 @ 0x168 │ │ │ │ + mla r3, r3, r9, lr │ │ │ │ + vldr d4, [r3] │ │ │ │ + add.w r3, lr, r6 │ │ │ │ + ldr r6, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d13, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r0] │ │ │ │ - mla r0, ip, r5, r7 │ │ │ │ + vldr d4, [r3] │ │ │ │ + mov.w r3, #328 @ 0x148 │ │ │ │ + mla r3, r3, r9, lr │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, lr, r6 │ │ │ │ vsub.f64 d3, d5, d13 │ │ │ │ vadd.f64 d8, d5, d13 │ │ │ │ - vldr d13, [sp, #152] @ 0x98 │ │ │ │ - vldr d7, [r0] │ │ │ │ - adds r0, r7, r4 │ │ │ │ - vstr d3, [sp, #160] @ 0xa0 │ │ │ │ - mov.w r4, #296 @ 0x128 │ │ │ │ - vstr d8, [sp, #208] @ 0xd0 │ │ │ │ + ldr r6, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - adds r0, r7, r2 │ │ │ │ - ldr r2, [sp, #192] @ 0xc0 │ │ │ │ - vldr d5, [r0] │ │ │ │ - adds r0, r7, r2 │ │ │ │ - mov.w r2, #384 @ 0x180 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, lr, r6 │ │ │ │ + vstr d3, [sp, #104] @ 0x68 │ │ │ │ + vstr d8, [sp, #112] @ 0x70 │ │ │ │ + vldr d5, [r3] │ │ │ │ + ldr r6, [sp, #608] @ 0x260 │ │ │ │ + vldr d13, [sp, #24] │ │ │ │ vsub.f64 d3, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - mul.w ip, r2, r6 │ │ │ │ - lsls r2, r6, #7 │ │ │ │ + add.w r3, lr, r6 │ │ │ │ + ldr r6, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d12, d7, d4 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - mla r0, r4, r5, r7 │ │ │ │ - mov.w r4, #424 @ 0x1a8 │ │ │ │ + vldr d7, [r3] │ │ │ │ + mov.w r3, #296 @ 0x128 │ │ │ │ vadd.f64 d5, d2, d3 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ + mla r3, r3, r9, lr │ │ │ │ + vldr d2, [r3] │ │ │ │ + mov.w r3, #424 @ 0x1a8 │ │ │ │ vadd.f64 d13, d13, d4 │ │ │ │ - vldr d2, [r0] │ │ │ │ - mla r0, r4, r5, r7 │ │ │ │ - vmul.f64 d5, d5, d1 │ │ │ │ - mov.w r4, r9, lsl #8 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ + vmul.f64 d5, d5, d1 │ │ │ │ + mla r3, r3, r9, lr │ │ │ │ + vldr d8, [r3] │ │ │ │ + add.w r3, lr, r6 │ │ │ │ + mov.w r6, r5, lsl #7 │ │ │ │ vsub.f64 d9, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vldr d8, [r0] │ │ │ │ - ldr r0, [sp, #200] @ 0xc8 │ │ │ │ - vstr d13, [sp, #168] @ 0xa8 │ │ │ │ - adds r0, r7, r0 │ │ │ │ - vldr d2, [r0] │ │ │ │ - add.w r0, r8, sl │ │ │ │ + vstr d13, [sp, #80] @ 0x50 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r3, ip, r1 │ │ │ │ vsub.f64 d0, d8, d2 │ │ │ │ vadd.f64 d8, d8, d2 │ │ │ │ vsub.f64 d2, d8, d7 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - vldr d8, [sp, #208] @ 0xd0 │ │ │ │ + vldr d8, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d1, d9, d0 │ │ │ │ vsub.f64 d0, d0, d9 │ │ │ │ vadd.f64 d13, d8, d7 │ │ │ │ vadd.f64 d8, d15, d5 │ │ │ │ + vmul.f64 d0, d0, d10 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ + vldr d10, [pc, #-464] @ 47428 │ │ │ │ vsub.f64 d5, d15, d5 │ │ │ │ - vmul.f64 d0, d0, d10 │ │ │ │ - vldr d10, [pc, #-424] @ 43448 │ │ │ │ - vstr d13, [sp, #176] @ 0xb0 │ │ │ │ + vldr d15, [sp, #656] @ 0x290 │ │ │ │ + vstr d13, [sp, #88] @ 0x58 │ │ │ │ vldr d13, [sp] │ │ │ │ vsub.f64 d9, d3, d13 │ │ │ │ vmul.f64 d10, d9, d10 │ │ │ │ vmov.f64 d13, d10 │ │ │ │ - vldr d10, [pc, #-456] @ 43440 │ │ │ │ + vldr d10, [pc, #-504] @ 47420 │ │ │ │ vmla.f64 d13, d8, d10 │ │ │ │ - vldr d10, [pc, #-456] @ 43448 │ │ │ │ + vldr d10, [pc, #-504] @ 47428 │ │ │ │ vmul.f64 d8, d8, d10 │ │ │ │ - vstr d13, [sp, #184] @ 0xb8 │ │ │ │ + vstr d13, [sp, #96] @ 0x60 │ │ │ │ vmov.f64 d13, d8 │ │ │ │ - vldr d8, [pc, #-480] @ 43440 │ │ │ │ + vldr d8, [pc, #-528] @ 47420 │ │ │ │ vnmls.f64 d13, d9, d8 │ │ │ │ - vldr d8, [pc, #-448] @ 43468 │ │ │ │ - vldr d9, [pc, #-460] @ 43460 │ │ │ │ + vldr d8, [pc, #-496] @ 47448 │ │ │ │ + vldr d9, [pc, #-508] @ 47440 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ vmul.f64 d8, d14, d8 │ │ │ │ + vstr d13, [sp, #120] @ 0x78 │ │ │ │ + vldr d13, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d8, d12, d9 │ │ │ │ vmul.f64 d9, d2, d9 │ │ │ │ - vstr d13, [sp, #192] @ 0xc0 │ │ │ │ - vldr d13, [sp, #160] @ 0xa0 │ │ │ │ vmla.f64 d9, d13, d10 │ │ │ │ - vldr d10, [pc, #-516] @ 43448 │ │ │ │ + vldr d10, [pc, #-564] @ 47428 │ │ │ │ vadd.f64 d13, d8, d9 │ │ │ │ vsub.f64 d8, d9, d8 │ │ │ │ vadd.f64 d9, d11, d1 │ │ │ │ vsub.f64 d1, d11, d1 │ │ │ │ - vldr d11, [pc, #-552] @ 43438 │ │ │ │ - vstr d8, [sp, #216] @ 0xd8 │ │ │ │ + vldr d11, [pc, #-600] @ 47418 │ │ │ │ + vstr d13, [sp, #584] @ 0x248 │ │ │ │ + vstr d8, [sp, #592] @ 0x250 │ │ │ │ vsub.f64 d8, d0, d6 │ │ │ │ - vstr d13, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vmul.f64 d10, d8, d10 │ │ │ │ vmul.f64 d0, d6, d11 │ │ │ │ vmov.f64 d13, d10 │ │ │ │ - vldr d10, [pc, #-576] @ 43440 │ │ │ │ - vmul.f64 d8, d8, d10 │ │ │ │ + vldr d10, [pc, #-624] @ 47420 │ │ │ │ vnmls.f64 d13, d9, d10 │ │ │ │ - vstr d13, [sp, #224] @ 0xe0 │ │ │ │ + vmul.f64 d8, d8, d10 │ │ │ │ + vstr d13, [sp, #600] @ 0x258 │ │ │ │ vmov.f64 d13, d8 │ │ │ │ - vldr d8, [pc, #-588] @ 43448 │ │ │ │ + vldr d8, [pc, #-636] @ 47428 │ │ │ │ vmla.f64 d13, d9, d8 │ │ │ │ - vldr d8, [pc, #-588] @ 43450 │ │ │ │ - vldr d9, [pc, #-584] @ 43458 │ │ │ │ + vldr d8, [pc, #-636] @ 47430 │ │ │ │ + vldr d9, [pc, #-632] @ 47438 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vnmls.f64 d0, d1, d8 │ │ │ │ + vstr d13, [sp, #608] @ 0x260 │ │ │ │ vmla.f64 d6, d1, d11 │ │ │ │ - vldr d1, [pc, #-592] @ 43460 │ │ │ │ - vstr d13, [sp, #280] @ 0x118 │ │ │ │ - vldr d13, [sp, #656] @ 0x290 │ │ │ │ - vstr d0, [sp, #536] @ 0x218 │ │ │ │ + vldr d1, [pc, #-644] @ 47440 │ │ │ │ + vldr d13, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d0, [sp, #616] @ 0x268 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ - vstr d6, [sp, #552] @ 0x228 │ │ │ │ - vldr d6, [pc, #-608] @ 43468 │ │ │ │ - vldr d11, [sp, #160] @ 0xa0 │ │ │ │ - vmul.f64 d2, d2, d6 │ │ │ │ + vldr d11, [sp, #104] @ 0x68 │ │ │ │ + vstr d6, [sp, #624] @ 0x270 │ │ │ │ + vldr d6, [pc, #-660] @ 47448 │ │ │ │ vmul.f64 d12, d12, d6 │ │ │ │ - vmla.f64 d12, d14, d1 │ │ │ │ + vmul.f64 d2, d2, d6 │ │ │ │ vmov.f64 d10, d6 │ │ │ │ + vmla.f64 d12, d14, d1 │ │ │ │ vnmls.f64 d2, d11, d1 │ │ │ │ - vldr d1, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d11, d12, d2 │ │ │ │ - vsub.f64 d12, d2, d12 │ │ │ │ + vsub.f64 d6, d2, d12 │ │ │ │ vmov.f64 d2, d8 │ │ │ │ - vstr d11, [sp, #160] @ 0xa0 │ │ │ │ + vstr d11, [sp, #104] @ 0x68 │ │ │ │ vldr d11, [sp] │ │ │ │ - vstr d12, [sp, #608] @ 0x260 │ │ │ │ - vldr d12, [sp, #640] @ 0x280 │ │ │ │ + vstr d6, [sp, #632] @ 0x278 │ │ │ │ vadd.f64 d6, d11, d3 │ │ │ │ - vldr d11, [sp, #152] @ 0x98 │ │ │ │ - str r4, [sp, #0] │ │ │ │ - add r4, fp │ │ │ │ - str r2, [sp, #152] @ 0x98 │ │ │ │ - vsub.f64 d4, d11, d4 │ │ │ │ - vldr d11, [sp, #384] @ 0x180 │ │ │ │ + vldr d11, [sp, #24] │ │ │ │ vmul.f64 d3, d6, d0 │ │ │ │ + vsub.f64 d4, d11, d4 │ │ │ │ vmla.f64 d3, d5, d8 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ - vldr d5, [sp, #168] @ 0xa8 │ │ │ │ vnmls.f64 d8, d6, d2 │ │ │ │ - vldr d6, [sp, #208] @ 0xd0 │ │ │ │ - vstr d3, [sp, #616] @ 0x268 │ │ │ │ - vldr d3, [sp, #512] @ 0x200 │ │ │ │ + vldr d6, [sp, #112] @ 0x70 │ │ │ │ + vstr d3, [sp, #640] @ 0x280 │ │ │ │ + vldr d3, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vadd.f64 d14, d4, d7 │ │ │ │ + vstr d8, [sp, #648] @ 0x288 │ │ │ │ + vadd.f64 d11, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vadd.f64 d4, d12, d13 │ │ │ │ - vstr d8, [sp, #624] @ 0x270 │ │ │ │ - vldr d8, [sp, #496] @ 0x1f0 │ │ │ │ - vmul.f64 d15, d7, d9 │ │ │ │ - vldr d7, [sp, #440] @ 0x1b8 │ │ │ │ - vadd.f64 d3, d8, d3 │ │ │ │ - vldr d8, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d14, d14, d9 │ │ │ │ - vadd.f64 d7, d11, d7 │ │ │ │ - vldr d11, [sp, #600] @ 0x258 │ │ │ │ + vadd.f64 d4, d15, d13 │ │ │ │ + vmul.f64 d14, d7, d9 │ │ │ │ + vldr d7, [sp, #256] @ 0x100 │ │ │ │ + vmul.f64 d11, d11, d9 │ │ │ │ + vldr d12, [sp, #472] @ 0x1d8 │ │ │ │ + str r5, [sp, #0] │ │ │ │ + mov.w r5, r4, lsl #7 │ │ │ │ + vldr d8, [sp, #384] @ 0x180 │ │ │ │ + vldr d5, [sp, #416] @ 0x1a0 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ + str r5, [sp, #112] @ 0x70 │ │ │ │ + vldr d3, [sp, #88] @ 0x58 │ │ │ │ + vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ + vadd.f64 d6, d12, d5 │ │ │ │ + vldr d5, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [sp, #544] @ 0x220 │ │ │ │ - vadd.f64 d6, d11, d7 │ │ │ │ - vldr d11, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d5, d5, d11 │ │ │ │ - vldr d11, [sp, #8] │ │ │ │ + vmov.f64 d12, d9 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ - vadd.f64 d2, d5, d11 │ │ │ │ - vldr d11, [sp, #32] │ │ │ │ + vldr d5, [sp, #368] @ 0x170 │ │ │ │ + vadd.f64 d3, d5, d8 │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ + vldr d5, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d2, d5, d8 │ │ │ │ + vldr d8, [sp, #480] @ 0x1e0 │ │ │ │ vadd.f64 d5, d3, d2 │ │ │ │ vsub.f64 d2, d2, d3 │ │ │ │ - vadd.f64 d3, d11, d8 │ │ │ │ - vldr d8, [sp, #80] @ 0x50 │ │ │ │ - vmov.f64 d11, d9 │ │ │ │ + vadd.f64 d3, d1, d8 │ │ │ │ + vldr d8, [sp, #48] @ 0x30 │ │ │ │ + vldr d1, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d1, d8, d1 │ │ │ │ vsub.f64 d8, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vsub.f64 d1, d0, d5 │ │ │ │ vadd.f64 d5, d0, d5 │ │ │ │ - vsub.f64 d0, d12, d13 │ │ │ │ - vmov.f64 d13, d10 │ │ │ │ - vstr d1, [r0] │ │ │ │ + vstr d1, [r3] │ │ │ │ vsub.f64 d1, d6, d3 │ │ │ │ - add r0, r2 │ │ │ │ + add r3, r5 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - sub.w r2, r0, sl │ │ │ │ - vstr d1, [r4] │ │ │ │ + mov.w r5, r8, lsl #7 │ │ │ │ + vldr d3, [sp, #312] @ 0x138 │ │ │ │ + vstr d1, [r2] │ │ │ │ vadd.f64 d1, d7, d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ vmul.f64 d1, d1, d9 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ + vmul.f64 d7, d7, d12 │ │ │ │ vsub.f64 d9, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vstr d9, [r0] │ │ │ │ - mov.w r0, r9, lsl #7 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d9, [r3] │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ + vmov.f64 d9, d12 │ │ │ │ + vmov.f64 d12, d15 │ │ │ │ + vldr d15, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d4, [r3] │ │ │ │ vadd.f64 d4, d2, d7 │ │ │ │ - subs r4, r4, r0 │ │ │ │ - str r0, [sp, #208] @ 0xd0 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vmov.f64 d9, d11 │ │ │ │ - vldr d12, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d4, [r4] │ │ │ │ - add r4, r0 │ │ │ │ - vldr d11, [sp, #384] @ 0x180 │ │ │ │ - add.w r0, r2, ip │ │ │ │ - lsls r2, r6, #6 │ │ │ │ - vstr d7, [r4] │ │ │ │ + add r3, r6 │ │ │ │ + vsub.f64 d0, d12, d13 │ │ │ │ + vldr d13, [sp, #16] │ │ │ │ + vldr d12, [sp, #384] @ 0x180 │ │ │ │ + vstr d4, [r2] │ │ │ │ + add r2, r0 │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vsub.f64 d8, d12, d11 │ │ │ │ - vldr d11, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d12, [sp, #512] @ 0x200 │ │ │ │ - vstr d7, [r0] │ │ │ │ - subs r0, r0, r2 │ │ │ │ - vstr d5, [r8] │ │ │ │ - vsub.f64 d7, d11, d12 │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ - vldr d11, [sp, #24] │ │ │ │ - vldr d12, [sp, #32] │ │ │ │ - str r2, [sp, #32] │ │ │ │ - vsub.f64 d5, d11, d5 │ │ │ │ - vmov.f64 d11, d9 │ │ │ │ - ldr r2, [sp, #636] @ 0x27c │ │ │ │ + vstr d7, [r3] │ │ │ │ + sub.w r3, r3, fp │ │ │ │ + vldr d7, [sp, #256] @ 0x100 │ │ │ │ + vstr d5, [ip] │ │ │ │ + vldr d5, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d8, d3, d7 │ │ │ │ + vldr d7, [sp, #368] @ 0x170 │ │ │ │ + vsub.f64 d5, d5, d13 │ │ │ │ + vmov.f64 d13, d10 │ │ │ │ + vsub.f64 d7, d7, d12 │ │ │ │ + vmov.f64 d12, d9 │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d6, d12, d7 │ │ │ │ - vldr d12, [sp, #80] @ 0x50 │ │ │ │ - vldr d7, [sp, #88] @ 0x58 │ │ │ │ + vldr d7, [sp, #480] @ 0x1e0 │ │ │ │ + vsub.f64 d6, d15, d7 │ │ │ │ + vldr d15, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vldr d9, [pc, #976] @ 43c60 │ │ │ │ - vsub.f64 d7, d7, d12 │ │ │ │ - vldr d12, [sp, #600] @ 0x258 │ │ │ │ + vldr d7, [sp, #56] @ 0x38 │ │ │ │ + vsub.f64 d7, d7, d15 │ │ │ │ + vldr d15, [pc, #972] @ 47c68 │ │ │ │ vmul.f64 d1, d7, d10 │ │ │ │ - vmla.f64 d1, d6, d9 │ │ │ │ + vmla.f64 d1, d6, d15 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ - vnmls.f64 d6, d7, d9 │ │ │ │ - vldr d7, [sp, #544] @ 0x220 │ │ │ │ - vsub.f64 d2, d12, d7 │ │ │ │ - vldr d12, [sp, #176] @ 0xb0 │ │ │ │ - vldr d7, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d7, d12, d7 │ │ │ │ + vnmls.f64 d6, d7, d15 │ │ │ │ + vldr d7, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d2, d7, d3 │ │ │ │ + vldr d7, [sp, #80] @ 0x50 │ │ │ │ + vldr d3, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d7, d3, d7 │ │ │ │ vmul.f64 d3, d7, d10 │ │ │ │ - vmul.f64 d7, d7, d9 │ │ │ │ + vmul.f64 d7, d7, d15 │ │ │ │ + vnmls.f64 d3, d2, d15 │ │ │ │ vmla.f64 d7, d2, d10 │ │ │ │ - vnmls.f64 d3, d2, d9 │ │ │ │ vadd.f64 d2, d0, d4 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ vadd.f64 d9, d1, d3 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vldr d1, [pc, #896] @ 43c60 │ │ │ │ + vmov.f64 d1, d13 │ │ │ │ + vldr d13, [pc, #924] @ 47c88 │ │ │ │ vsub.f64 d10, d2, d9 │ │ │ │ vadd.f64 d2, d2, d9 │ │ │ │ vadd.f64 d9, d8, d5 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ - vstr d10, [r0] │ │ │ │ - sub.w r0, r0, ip │ │ │ │ - mul.w ip, r2, r9 │ │ │ │ - mov.w r2, #384 @ 0x180 │ │ │ │ - str r0, [sp, #8] │ │ │ │ - vstr d2, [r0] │ │ │ │ + vstr d10, [r3] │ │ │ │ + sub.w r3, r3, r6 │ │ │ │ + mov.w r6, r8, lsl #2 │ │ │ │ + vstr d2, [r3] │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ - add r4, ip │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + str r6, [sp, #48] @ 0x30 │ │ │ │ + add r6, r8 │ │ │ │ + add r3, r1 │ │ │ │ + str r6, [sp, #16] │ │ │ │ + mov.w r6, r6, lsl #6 │ │ │ │ + sub.w r2, r2, r6 │ │ │ │ vadd.f64 d10, d9, d2 │ │ │ │ vsub.f64 d2, d2, d9 │ │ │ │ + str r6, [sp, #56] @ 0x38 │ │ │ │ + add.w r6, r8, r8, lsl #1 │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vstr d10, [r4] │ │ │ │ - mla r4, r2, r9, r4 │ │ │ │ - movs r2, #192 @ 0xc0 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vmov.f64 d9, d15 │ │ │ │ + vldr d15, [sp, #496] @ 0x1f0 │ │ │ │ + str r6, [sp, #24] │ │ │ │ + vstr d10, [r2] │ │ │ │ + add.w r2, r2, r6, lsl #7 │ │ │ │ + vldr d10, [sp, #688] @ 0x2b0 │ │ │ │ + mov.w r6, r4, lsl #3 │ │ │ │ + vstr d2, [r2] │ │ │ │ vadd.f64 d2, d5, d3 │ │ │ │ - subs r4, r4, r0 │ │ │ │ - ldr r0, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - mul.w r2, r2, r6 │ │ │ │ - vstr d2, [r4] │ │ │ │ - add r4, r0 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - vmov.f64 d2, d13 │ │ │ │ - add r0, sl │ │ │ │ - vstr d3, [r4] │ │ │ │ - vstr d6, [r0] │ │ │ │ - vldr d10, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d3, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d5, [sp, #648] @ 0x288 │ │ │ │ - str r2, [sp, #24] │ │ │ │ + sub.w r2, r2, r0 │ │ │ │ + vstr d2, [r2] │ │ │ │ + add r2, r5 │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ + vstr d3, [r2] │ │ │ │ + vldr d3, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vmov.f64 d6, d12 │ │ │ │ + vldr d12, [sp, #664] @ 0x298 │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ + mov.w r2, r5, lsl #6 │ │ │ │ vadd.f64 d7, d10, d3 │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ - vldr d9, [sp, #592] @ 0x250 │ │ │ │ - subs r0, r0, r2 │ │ │ │ - mov.w r2, #288 @ 0x120 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vstr d4, [r0] │ │ │ │ - mul.w r2, r2, r6 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - add r0, r2 │ │ │ │ - lsls r2, r6, #3 │ │ │ │ - vadd.f64 d0, d5, d7 │ │ │ │ - vsub.f64 d12, d5, d7 │ │ │ │ - vsub.f64 d7, d3, d10 │ │ │ │ - vldr d5, [sp, #664] @ 0x298 │ │ │ │ - vldr d10, [sp, #520] @ 0x208 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vadd.f64 d8, d5, d7 │ │ │ │ - vsub.f64 d11, d7, d5 │ │ │ │ - vldr d5, [sp, #504] @ 0x1f8 │ │ │ │ - vmul.f64 d7, d10, d13 │ │ │ │ - vmla.f64 d7, d5, d1 │ │ │ │ - vldr d5, [sp, #248] @ 0xf8 │ │ │ │ - vmul.f64 d6, d5, d13 │ │ │ │ - vldr d5, [sp, #48] @ 0x30 │ │ │ │ - vldr d13, [pc, #704] @ 43c80 │ │ │ │ - vnmls.f64 d6, d5, d1 │ │ │ │ - vsub.f64 d5, d9, d14 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ + vsub.f64 d5, d3, d10 │ │ │ │ + vldr d3, [sp, #680] @ 0x2a8 │ │ │ │ + str r2, [sp, #80] @ 0x50 │ │ │ │ + ldr r2, [sp, #112] @ 0x70 │ │ │ │ + vmul.f64 d7, d7, d6 │ │ │ │ + vmul.f64 d5, d5, d6 │ │ │ │ + vmul.f64 d6, d15, d1 │ │ │ │ + vldr d15, [sp, #128] @ 0x80 │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ + add.w r2, r6, r4 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vadd.f64 d0, d12, d7 │ │ │ │ + vsub.f64 d12, d12, d7 │ │ │ │ + vldr d7, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d8, d3, d5 │ │ │ │ + vsub.f64 d5, d5, d3 │ │ │ │ + vldr d3, [sp, #376] @ 0x178 │ │ │ │ + vnmls.f64 d6, d15, d9 │ │ │ │ + vldr d15, [sp, #464] @ 0x1d0 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vsub.f64 d4, d15, d11 │ │ │ │ + vldr d15, [sp, #400] @ 0x190 │ │ │ │ + vmla.f64 d7, d3, d9 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #528] @ 0x210 │ │ │ │ - vsub.f64 d7, d15, d7 │ │ │ │ - vmul.f64 d4, d7, d13 │ │ │ │ - vmov.f64 d10, d4 │ │ │ │ - vldr d4, [pc, #640] @ 43c68 │ │ │ │ - vmul.f64 d7, d7, d4 │ │ │ │ - vmla.f64 d7, d5, d13 │ │ │ │ - vnmls.f64 d10, d5, d4 │ │ │ │ - vldr d13, [sp, #72] @ 0x48 │ │ │ │ - vldr d4, [sp, #928] @ 0x3a0 │ │ │ │ - vadd.f64 d5, d4, d13 │ │ │ │ - vldr d13, [sp, #272] @ 0x110 │ │ │ │ - vstr d7, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d7, d9, d13 │ │ │ │ - vldr d9, [pc, #672] @ 43cb0 │ │ │ │ - vstr d10, [sp, #80] @ 0x50 │ │ │ │ - vldr d10, [pc, #648] @ 43ca0 │ │ │ │ - vmul.f64 d13, d7, d9 │ │ │ │ - vmla.f64 d13, d5, d10 │ │ │ │ - vmul.f64 d5, d5, d9 │ │ │ │ - vnmls.f64 d5, d7, d10 │ │ │ │ - vldr d10, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d7, [sp, #248] @ 0xf8 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - vstr d5, [sp, #152] @ 0x98 │ │ │ │ - vmul.f64 d5, d10, d2 │ │ │ │ - vldr d10, [sp, #520] @ 0x208 │ │ │ │ - vnmls.f64 d5, d10, d1 │ │ │ │ - vldr d10, [sp, #48] @ 0x30 │ │ │ │ - vldr d1, [pc, #564] @ 43c80 │ │ │ │ - vmla.f64 d7, d10, d2 │ │ │ │ - vldr d10, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d2, d5, d7 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d5, d4, d10 │ │ │ │ - vldr d10, [sp, #16] │ │ │ │ - vldr d4, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d7, d14, d15 │ │ │ │ + vldr d15, [pc, #636] @ 47c70 │ │ │ │ + vmul.f64 d2, d7, d13 │ │ │ │ + vmul.f64 d7, d7, d15 │ │ │ │ + vmla.f64 d7, d4, d13 │ │ │ │ + vmov.f64 d10, d2 │ │ │ │ + vnmls.f64 d10, d4, d15 │ │ │ │ + vldr d4, [pc, #660] @ 47ca0 │ │ │ │ + vstr d10, [sp, #312] @ 0x138 │ │ │ │ + vstr d7, [sp, #368] @ 0x170 │ │ │ │ + vldr d15, [sp, #408] @ 0x198 │ │ │ │ + str r2, [sp, #88] @ 0x58 │ │ │ │ + mov.w r2, r2, lsl #5 │ │ │ │ + vldr d13, [sp, #8] │ │ │ │ + add r3, r2 │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ + vldr d10, [pc, #660] @ 47cc0 │ │ │ │ + vadd.f64 d15, d15, d13 │ │ │ │ + vldr d13, [sp, #504] @ 0x1f8 │ │ │ │ + vadd.f64 d7, d2, d13 │ │ │ │ + vldr d2, [sp, #128] @ 0x80 │ │ │ │ + vmul.f64 d13, d7, d10 │ │ │ │ + vmla.f64 d13, d15, d4 │ │ │ │ + vmul.f64 d15, d15, d10 │ │ │ │ + vldr d10, [sp, #376] @ 0x178 │ │ │ │ + vnmls.f64 d15, d7, d4 │ │ │ │ + vldr d7, [sp, #496] @ 0x1f0 │ │ │ │ + vmul.f64 d4, d10, d1 │ │ │ │ + vldr d10, [sp, #392] @ 0x188 │ │ │ │ + vmul.f64 d7, d7, d9 │ │ │ │ + vnmls.f64 d4, d10, d9 │ │ │ │ + vldr d10, [sp, #8] │ │ │ │ + str r2, [sp, #8] │ │ │ │ + vldr d9, [pc, #540] @ 47c88 │ │ │ │ + vmla.f64 d7, d2, d1 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + str r6, [sp, #32] │ │ │ │ + sub.w r6, r4, r6 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d2, d4, d7 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vldr d4, [sp, #408] @ 0x198 │ │ │ │ vsub.f64 d4, d4, d10 │ │ │ │ - vmul.f64 d1, d4, d1 │ │ │ │ - vmov.f64 d10, d1 │ │ │ │ - vldr d1, [pc, #496] @ 43c68 │ │ │ │ - vmla.f64 d10, d5, d1 │ │ │ │ - vldr d1, [pc, #512] @ 43c80 │ │ │ │ - vmul.f64 d5, d5, d1 │ │ │ │ - vldr d1, [pc, #480] @ 43c68 │ │ │ │ - vstr d10, [sp, #48] @ 0x30 │ │ │ │ - vmov.f64 d10, d5 │ │ │ │ - vnmls.f64 d10, d4, d1 │ │ │ │ - vldr d4, [sp, #592] @ 0x250 │ │ │ │ + vldr d10, [sp, #504] @ 0x1f8 │ │ │ │ + vsub.f64 d1, d10, d1 │ │ │ │ + vmul.f64 d9, d1, d9 │ │ │ │ + vmov.f64 d10, d9 │ │ │ │ + vldr d9, [pc, #464] @ 47c70 │ │ │ │ + vmla.f64 d10, d4, d9 │ │ │ │ + vldr d9, [pc, #480] @ 47c88 │ │ │ │ + vmul.f64 d4, d4, d9 │ │ │ │ + vldr d9, [pc, #448] @ 47c70 │ │ │ │ + vstr d10, [sp, #376] @ 0x178 │ │ │ │ + vmov.f64 d10, d4 │ │ │ │ + vnmls.f64 d10, d1, d9 │ │ │ │ + vldr d9, [pc, #480] @ 47ca0 │ │ │ │ + vstr d10, [sp, #384] @ 0x180 │ │ │ │ + vldr d10, [sp, #464] @ 0x1d0 │ │ │ │ + vadd.f64 d1, d10, d11 │ │ │ │ + vldr d11, [sp, #400] @ 0x190 │ │ │ │ + vldr d10, [pc, #492] @ 47cc0 │ │ │ │ + vadd.f64 d11, d11, d14 │ │ │ │ + vmul.f64 d4, d11, d10 │ │ │ │ + vmul.f64 d11, d11, d9 │ │ │ │ + vnmls.f64 d4, d1, d9 │ │ │ │ + vmla.f64 d11, d1, d10 │ │ │ │ vadd.f64 d1, d0, d3 │ │ │ │ vsub.f64 d3, d0, d3 │ │ │ │ - vadd.f64 d14, d4, d14 │ │ │ │ - vldr d4, [sp, #528] @ 0x210 │ │ │ │ - vadd.f64 d5, d4, d15 │ │ │ │ - vstr d10, [sp, #72] @ 0x48 │ │ │ │ - vldr d10, [pc, #492] @ 43ca0 │ │ │ │ - vmul.f64 d4, d5, d9 │ │ │ │ - vmul.f64 d5, d5, d10 │ │ │ │ - vmla.f64 d5, d14, d9 │ │ │ │ - vnmls.f64 d4, d14, d10 │ │ │ │ vadd.f64 d9, d13, d4 │ │ │ │ vsub.f64 d4, d4, d13 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d8, d2 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ - vstr d10, [r0] │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ - subs r2, r6, r2 │ │ │ │ - vldr d15, [sp, #152] @ 0x98 │ │ │ │ - add.w r2, r0, r2, lsl #6 │ │ │ │ - ldr.w r0, [sp, #1052] @ 0x41c │ │ │ │ - vldr d8, [sp, #80] @ 0x50 │ │ │ │ - vldr d0, [sp, #72] @ 0x48 │ │ │ │ - vstr d1, [r2] │ │ │ │ - vadd.f64 d1, d15, d5 │ │ │ │ - mul.w r0, r0, r9 │ │ │ │ - vsub.f64 d5, d5, d15 │ │ │ │ - str r0, [sp, #16] │ │ │ │ - add r4, r0 │ │ │ │ - mov.w r0, #448 @ 0x1c0 │ │ │ │ + vldr d8, [sp, #312] @ 0x138 │ │ │ │ + vstr d10, [r3] │ │ │ │ + add.w r3, r3, r6, lsl #6 │ │ │ │ + mov.w r6, r8, lsl #3 │ │ │ │ + vstr d1, [r3] │ │ │ │ + vadd.f64 d1, d15, d11 │ │ │ │ + add.w r5, r6, r8 │ │ │ │ + sub.w r6, r6, r8 │ │ │ │ + vsub.f64 d11, d11, d15 │ │ │ │ + add r3, r1 │ │ │ │ + str r5, [sp, #112] @ 0x70 │ │ │ │ + mov.w r5, r5, lsl #5 │ │ │ │ + str r6, [sp, #128] @ 0x80 │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ vadd.f64 d10, d9, d1 │ │ │ │ vsub.f64 d1, d1, d9 │ │ │ │ - vldr d15, [sp, #88] @ 0x58 │ │ │ │ - vstr d10, [r4] │ │ │ │ - mla r4, r0, r9, r4 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ - vldr d10, [sp, #48] @ 0x30 │ │ │ │ - vstr d1, [r4] │ │ │ │ + vstr d10, [r2] │ │ │ │ + add.w r2, r2, r6, lsl #6 │ │ │ │ + mov.w r6, r8, lsl #6 │ │ │ │ + vstr d1, [r2] │ │ │ │ vadd.f64 d1, d2, d4 │ │ │ │ - subs r4, r4, r0 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ - add.w r0, r2, sl │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - vstr d1, [r4] │ │ │ │ - add.w r4, r4, r9, lsl #6 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vsub.f64 d4, d3, d5 │ │ │ │ - vadd.f64 d3, d3, d5 │ │ │ │ - vadd.f64 d5, d12, d7 │ │ │ │ + sub.w r2, r2, r0 │ │ │ │ + str r6, [sp, #256] @ 0x100 │ │ │ │ + vstr d1, [r2] │ │ │ │ + add r2, r6 │ │ │ │ + vldr d1, [pc, #260] @ 47c70 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vsub.f64 d4, d3, d11 │ │ │ │ + vadd.f64 d3, d3, d11 │ │ │ │ + vstr d4, [r3] │ │ │ │ + sub.w r3, r3, fp │ │ │ │ + vadd.f64 d4, d12, d7 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vadd.f64 d4, d8, d10 │ │ │ │ - subs r0, r0, r2 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ - vstr d3, [r0] │ │ │ │ - vsub.f64 d3, d5, d4 │ │ │ │ - add r0, r2 │ │ │ │ - ldr r2, [sp, #636] @ 0x27c │ │ │ │ - vadd.f64 d5, d5, d4 │ │ │ │ - vadd.f64 d4, d11, d6 │ │ │ │ - vsub.f64 d6, d6, d11 │ │ │ │ - vstr d3, [r0] │ │ │ │ - mla r0, r2, r6, r0 │ │ │ │ - mvn.w r2, #191 @ 0xbf │ │ │ │ - mla r4, r2, r9, r4 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - vstr d5, [r0] │ │ │ │ - vadd.f64 d5, d15, d0 │ │ │ │ - add r0, sl │ │ │ │ - vadd.f64 d3, d4, d5 │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ - vstr d3, [r4] │ │ │ │ - sub.w r4, r4, ip │ │ │ │ - mov.w ip, #192 @ 0xc0 │ │ │ │ - vldr d3, [pc, #180] @ 43c68 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vsub.f64 d5, d8, d10 │ │ │ │ - subs r4, r4, r2 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ - vldr d8, [sp, #288] @ 0x120 │ │ │ │ - vmov.f64 d1, d3 │ │ │ │ + vstr d3, [r3] │ │ │ │ + vldr d15, [sp, #376] @ 0x178 │ │ │ │ + ldr r6, [sp, #80] @ 0x50 │ │ │ │ + vldr d12, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d3, d8, d15 │ │ │ │ + vldr d11, [sp, #368] @ 0x170 │ │ │ │ + add r3, r6 │ │ │ │ + add.w r6, r4, r4, lsl #2 │ │ │ │ + vldr d10, [sp, #384] @ 0x180 │ │ │ │ + str r6, [sp, #312] @ 0x138 │ │ │ │ + vldr d13, [sp, #888] @ 0x378 │ │ │ │ + vsub.f64 d2, d4, d3 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vadd.f64 d3, d5, d6 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ + vldr d14, [sp, #904] @ 0x388 │ │ │ │ + vsub.f64 d5, d8, d15 │ │ │ │ + vmov.f64 d8, d10 │ │ │ │ + vstr d2, [r3] │ │ │ │ + sub.w r3, r3, r6, lsl #6 │ │ │ │ + ldr r6, [sp, #48] @ 0x30 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vadd.f64 d4, d11, d10 │ │ │ │ + add r3, r1 │ │ │ │ + vldr d10, [sp, #456] @ 0x1c8 │ │ │ │ + sub.w r6, r8, r6 │ │ │ │ + add.w r2, r2, r6, lsl #6 │ │ │ │ + ldr r6, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d2, d3, d4 │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ + vldr d3, [sp, #560] @ 0x230 │ │ │ │ + vstr d2, [r2] │ │ │ │ + add r2, r6 │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vsub.f64 d6, d15, d0 │ │ │ │ - vldr d15, [sp, #336] @ 0x150 │ │ │ │ - vstr d4, [r4] │ │ │ │ - mla r4, ip, r9, r4 │ │ │ │ - mov.w ip, #272 @ 0x110 │ │ │ │ - vstr d5, [r4] │ │ │ │ + vsub.f64 d6, d11, d8 │ │ │ │ + sub.w r2, r2, r0 │ │ │ │ + vldr d8, [sp, #160] @ 0xa0 │ │ │ │ + vldr d11, [sp, #592] @ 0x250 │ │ │ │ + vstr d4, [r2] │ │ │ │ + add.w r2, r2, r6, lsl #6 │ │ │ │ + ldr r6, [sp, #80] @ 0x50 │ │ │ │ + vstr d5, [r2] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d8, d15 │ │ │ │ - vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d5, [r0] │ │ │ │ - subs r0, r0, r2 │ │ │ │ - add.w r2, sp, #1032 @ 0x408 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vldr d4, [sp, #400] @ 0x190 │ │ │ │ - vldr d9, [sp, #872] @ 0x368 │ │ │ │ - vldr d14, [r2] │ │ │ │ - mul.w r2, r6, ip │ │ │ │ + vldr d4, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d6, d8, d12 │ │ │ │ + vldr d8, [sp, #328] @ 0x148 │ │ │ │ + sub.w fp, r3, r6 │ │ │ │ + mov.w r6, r4, lsl #4 │ │ │ │ + vstr d5, [r3] │ │ │ │ + add.w r3, sp, #1024 @ 0x400 │ │ │ │ + vstr d7, [fp] │ │ │ │ + vadd.f64 d7, d14, d3 │ │ │ │ + vldr d9, [r3] │ │ │ │ + add.w r3, r6, r4 │ │ │ │ vsub.f64 d12, d8, d4 │ │ │ │ - vldr d13, [sp, #888] @ 0x378 │ │ │ │ - vldr d4, [pc, #80] @ 43c70 │ │ │ │ - add r0, r2 │ │ │ │ - vldr d5, [sp, #256] @ 0x100 │ │ │ │ - movw ip, #65184 @ 0xfea0 │ │ │ │ - movt ip, #65535 @ 0xffff │ │ │ │ - vldr d8, [pc, #68] @ 43c78 │ │ │ │ - vsub.f64 d0, d6, d12 │ │ │ │ - vadd.f64 d12, d6, d12 │ │ │ │ - vadd.f64 d6, d9, d14 │ │ │ │ - vadd.f64 d7, d13, d5 │ │ │ │ - vldr d10, [sp, #568] @ 0x238 │ │ │ │ - vsub.f64 d14, d9, d14 │ │ │ │ - vldr d15, [sp, #216] @ 0xd8 │ │ │ │ - vldr d2, [sp, #952] @ 0x3b8 │ │ │ │ - vmul.f64 d5, d6, d4 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ - str r2, [sp, #32] │ │ │ │ - b.n 43cc8 │ │ │ │ + b.n 47cd0 │ │ │ │ + nop.w │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - add r1, pc, #652 @ (adr r1, 43ef8 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 47f00 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - cmp r5, #218 @ 0xda │ │ │ │ - ldrsb r6, [r0, r3] │ │ │ │ - ldr r7, [sp, #260] @ 0x104 │ │ │ │ - subs r7, #238 @ 0xee │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ + cmp r5, #218 @ 0xda │ │ │ │ + ldrsb r6, [r0, r3] │ │ │ │ + ldr r7, [sp, #260] @ 0x104 │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - @ instruction: 0xf63b3806 │ │ │ │ - cmp r3, #93 @ 0x5d │ │ │ │ - subs r7, #222 @ 0xde │ │ │ │ pop {r0, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf18038b2 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ - asrs r1, r0, #29 │ │ │ │ - ldr r5, [r2, #48] @ 0x30 │ │ │ │ - pop {r7} │ │ │ │ - subs r7, #232 @ 0xe8 │ │ │ │ + @ instruction: 0xf63b3806 │ │ │ │ + cmp r3, #93 @ 0x5d │ │ │ │ + subs r7, #222 @ 0xde │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ + asrs r1, r0, #29 │ │ │ │ + ldr r5, [r2, #48] @ 0x30 │ │ │ │ + pop {r7} │ │ │ │ + subs r7, #232 @ 0xe8 │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (4407c ) │ │ │ │ + ldr r4, [pc, #972] @ (48084 ) │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ - add r6, pc, #44 @ (adr r6, 43ce0 ) │ │ │ │ - subs r4, #105 @ 0x69 │ │ │ │ - ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ - movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 44000 ) │ │ │ │ - bhi.n 43bda │ │ │ │ - subs r7, #239 @ 0xef │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - mov.w r2, #352 @ 0x160 │ │ │ │ - vmov.f64 d11, d5 │ │ │ │ - vldr d5, [sp, #608] @ 0x260 │ │ │ │ - vmla.f64 d11, d7, d8 │ │ │ │ - vstr d11, [sp, #24] │ │ │ │ - vmov.f64 d11, d6 │ │ │ │ - vadd.f64 d6, d10, d15 │ │ │ │ - vldr d15, [sp, #584] @ 0x248 │ │ │ │ - vnmls.f64 d11, d7, d4 │ │ │ │ - vadd.f64 d7, d15, d5 │ │ │ │ - vldr d5, [pc, #-116] @ 43c80 │ │ │ │ - vmul.f64 d15, d7, d8 │ │ │ │ + add r6, pc, #44 @ (adr r6, 47cf0 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ + movs r5, #38 @ 0x26 │ │ │ │ + add r3, pc, #836 @ (adr r3, 48010 ) │ │ │ │ + bhi.n 47bea │ │ │ │ + subs r7, #239 @ 0xef │ │ │ │ + vldr d3, [pc, #-92] @ 47c78 │ │ │ │ + vldr d4, [pc, #-88] @ 47c80 │ │ │ │ + vsub.f64 d0, d6, d12 │ │ │ │ + vadd.f64 d12, d6, d12 │ │ │ │ + vadd.f64 d6, d13, d9 │ │ │ │ + vmul.f64 d5, d6, d4 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ + vmov.f64 d15, d6 │ │ │ │ + vmov.f64 d8, d5 │ │ │ │ + vldr d5, [pc, #-112] @ 47c88 │ │ │ │ + vnmls.f64 d15, d7, d4 │ │ │ │ + vmla.f64 d8, d7, d3 │ │ │ │ + vstr d8, [sp, #376] @ 0x178 │ │ │ │ + vstr d15, [sp, #384] @ 0x180 │ │ │ │ + vldr d15, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d8, [pc, #-128] @ 47c90 │ │ │ │ + vadd.f64 d6, d15, d11 │ │ │ │ + vldr d15, [sp, #632] @ 0x278 │ │ │ │ + vadd.f64 d7, d10, d15 │ │ │ │ + vmul.f64 d15, d7, d3 │ │ │ │ vnmls.f64 d15, d6, d4 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ - vldr d8, [sp, #696] @ 0x2b8 │ │ │ │ - vstr d11, [sp, #48] @ 0x30 │ │ │ │ - vldr d11, [sp, #256] @ 0x100 │ │ │ │ - vmov.f64 d10, d6 │ │ │ │ - vldr d6, [sp, #712] @ 0x2c8 │ │ │ │ - vmla.f64 d10, d7, d4 │ │ │ │ - vldr d7, [sp, #240] @ 0xf0 │ │ │ │ - vmul.f64 d4, d7, d3 │ │ │ │ - vmul.f64 d7, d8, d5 │ │ │ │ - vmla.f64 d4, d2, d5 │ │ │ │ - vnmls.f64 d7, d6, d3 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ + vmov.f64 d11, d6 │ │ │ │ + vmla.f64 d11, d7, d4 │ │ │ │ + vstr d11, [sp, #392] @ 0x188 │ │ │ │ + vldr d7, [sp, #488] @ 0x1e8 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ + vldr d11, [sp, #144] @ 0x90 │ │ │ │ + vldr d2, [sp, #712] @ 0x2c8 │ │ │ │ + vmul.f64 d4, d7, d1 │ │ │ │ + vldr d10, [sp, #560] @ 0x230 │ │ │ │ + vldr d6, [sp, #728] @ 0x2d8 │ │ │ │ + vmul.f64 d7, d2, d5 │ │ │ │ + vmla.f64 d4, d11, d5 │ │ │ │ + vldr d11, [pc, #-196] @ 47c98 │ │ │ │ + vnmls.f64 d7, d6, d1 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ - vstr d10, [sp, #72] @ 0x48 │ │ │ │ - vmla.f64 d6, d8, d1 │ │ │ │ - vldr d10, [pc, #-180] @ 43c88 │ │ │ │ + vmla.f64 d6, d2, d1 │ │ │ │ + vldr d2, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vsub.f64 d7, d11, d13 │ │ │ │ - vldr d11, [pc, #-188] @ 43c90 │ │ │ │ - vmul.f64 d13, d14, d11 │ │ │ │ - vmul.f64 d14, d14, d10 │ │ │ │ - vmla.f64 d13, d7, d10 │ │ │ │ - vmov.f64 d9, d11 │ │ │ │ - vnmls.f64 d14, d7, d11 │ │ │ │ - vldr d7, [sp, #240] @ 0xf0 │ │ │ │ - vldr d11, [sp, #448] @ 0x1c0 │ │ │ │ + vsub.f64 d7, d10, d14 │ │ │ │ + vsub.f64 d14, d13, d9 │ │ │ │ + vmov.f64 d10, d11 │ │ │ │ + vmov.f64 d9, d8 │ │ │ │ + vmul.f64 d13, d14, d8 │ │ │ │ + vmul.f64 d14, d14, d11 │ │ │ │ + vmla.f64 d13, d7, d11 │ │ │ │ + vnmls.f64 d14, d7, d8 │ │ │ │ + vldr d11, [sp, #144] @ 0x90 │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ + add r3, fp │ │ │ │ + movw fp, #65184 @ 0xfea0 │ │ │ │ + movt fp, #65535 @ 0xffff │ │ │ │ + vldr d7, [sp, #488] @ 0x1e8 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ - vnmls.f64 d7, d2, d1 │ │ │ │ - vldr d1, [sp, #392] @ 0x188 │ │ │ │ - vldr d2, [sp, #344] @ 0x158 │ │ │ │ + vnmls.f64 d7, d11, d1 │ │ │ │ + vldr d1, [sp, #264] @ 0x108 │ │ │ │ + vldr d11, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d5, d11, d1 │ │ │ │ - vldr d1, [sp, #296] @ 0x128 │ │ │ │ - vldr d11, [sp, #568] @ 0x238 │ │ │ │ + vldr d1, [sp, #168] @ 0xa8 │ │ │ │ + vldr d11, [sp, #592] @ 0x250 │ │ │ │ vsub.f64 d8, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d2, d1 │ │ │ │ - vldr d1, [sp, #216] @ 0xd8 │ │ │ │ - vsub.f64 d11, d11, d1 │ │ │ │ - vldr d1, [sp, #608] @ 0x260 │ │ │ │ + vldr d1, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ + vsub.f64 d11, d1, d11 │ │ │ │ + vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vldr d6, [sp, #584] @ 0x248 │ │ │ │ - vsub.f64 d1, d1, d6 │ │ │ │ + vldr d6, [sp, #632] @ 0x278 │ │ │ │ + vsub.f64 d1, d6, d1 │ │ │ │ vmul.f64 d6, d1, d10 │ │ │ │ vnmls.f64 d6, d11, d9 │ │ │ │ vmul.f64 d11, d11, d10 │ │ │ │ vmla.f64 d11, d1, d9 │ │ │ │ vadd.f64 d1, d0, d3 │ │ │ │ vsub.f64 d3, d0, d3 │ │ │ │ vadd.f64 d9, d13, d6 │ │ │ │ vsub.f64 d6, d6, d13 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d8, d2 │ │ │ │ vsub.f64 d2, d8, d2 │ │ │ │ - vstr d10, [r0] │ │ │ │ - mla r0, ip, r6, r0 │ │ │ │ - movw ip, #65264 @ 0xfef0 │ │ │ │ - movt ip, #65535 @ 0xffff │ │ │ │ - vstr d1, [r0] │ │ │ │ + vldr d8, [sp, #376] @ 0x178 │ │ │ │ + vstr d10, [r3] │ │ │ │ + mla r3, fp, r4, r3 │ │ │ │ + vstr d1, [r3] │ │ │ │ vadd.f64 d1, d14, d11 │ │ │ │ - mul.w ip, ip, r9 │ │ │ │ vsub.f64 d11, d11, d14 │ │ │ │ - add r0, sl │ │ │ │ - add r4, ip │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ + mov.w r3, r8, lsl #4 │ │ │ │ + add.w fp, r3, r8 │ │ │ │ + str r3, [sp, #368] @ 0x170 │ │ │ │ + mov.w r3, fp, lsl #4 │ │ │ │ + mov.w fp, #352 @ 0x160 │ │ │ │ vadd.f64 d10, d9, d1 │ │ │ │ vsub.f64 d1, d1, d9 │ │ │ │ - vstr d10, [r4] │ │ │ │ - mla r4, r2, r9, r4 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - vstr d1, [r4] │ │ │ │ + sub.w r2, r2, r3 │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + vstr d10, [r2] │ │ │ │ + mla r2, fp, r8, r2 │ │ │ │ + mvn.w fp, #159 @ 0x9f │ │ │ │ + vstr d1, [r2] │ │ │ │ vadd.f64 d1, d2, d6 │ │ │ │ - subs r4, r4, r2 │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vstr d1, [r4] │ │ │ │ - mla r4, r2, r9, r4 │ │ │ │ - mvn.w r2, #159 @ 0x9f │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ - vldr d10, [sp, #864] @ 0x360 │ │ │ │ - vstr d6, [r4] │ │ │ │ + sub.w r2, r2, r0 │ │ │ │ + vstr d1, [r2] │ │ │ │ + add.w r2, r2, r3, lsl #5 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d3, d11 │ │ │ │ vadd.f64 d3, d3, d11 │ │ │ │ - vldr d11, [sp, #48] @ 0x30 │ │ │ │ - vldr d14, [sp, #880] @ 0x370 │ │ │ │ - vstr d6, [r0] │ │ │ │ - mla r0, r2, r6, r0 │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ + add r3, r1 │ │ │ │ + vstr d6, [r3] │ │ │ │ + mla r3, fp, r4, r3 │ │ │ │ vadd.f64 d6, d12, d7 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - vldr d12, [sp, #288] @ 0x120 │ │ │ │ - vstr d3, [r0] │ │ │ │ - vadd.f64 d3, d0, d15 │ │ │ │ - add r0, r2 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - vsub.f64 d15, d15, d0 │ │ │ │ - vldr d0, [pc, #-480] @ 43c98 │ │ │ │ - add r4, r2 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ + vstr d3, [r3] │ │ │ │ + vadd.f64 d3, d8, d15 │ │ │ │ + vsub.f64 d15, d15, d8 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ + vldr d12, [sp, #208] @ 0xd0 │ │ │ │ + vldr d0, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d2, d6, d3 │ │ │ │ + add r3, r2 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ + vldr d11, [sp, #392] @ 0x188 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - vstr d2, [r0] │ │ │ │ - movs r0, #48 @ 0x30 │ │ │ │ - mla r0, r0, r6, r8 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vadd.f64 d6, d11, d1 │ │ │ │ - add r0, sl │ │ │ │ + vldr d1, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d9, [sp, #880] @ 0x370 │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + vmov.f64 d8, d11 │ │ │ │ + vldr d14, [sp, #896] @ 0x380 │ │ │ │ + add.w fp, ip, r3, lsl #4 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + vstr d6, [fp] │ │ │ │ + vadd.f64 d6, d0, d11 │ │ │ │ + add fp, r1 │ │ │ │ + vldr d11, [sp, #320] @ 0x140 │ │ │ │ + sub.w r2, r3, r5 │ │ │ │ + mov.w r5, #304 @ 0x130 │ │ │ │ vadd.f64 d2, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vstr d2, [r4] │ │ │ │ - mov.w r4, #464 @ 0x1d0 │ │ │ │ - vldr d2, [pc, #-532] @ 43ca0 │ │ │ │ - mla r4, r4, r9, fp │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d2, [r2] │ │ │ │ + mov.w r2, #464 @ 0x1d0 │ │ │ │ + vldr d2, [pc, #-628] @ 47ca0 │ │ │ │ + mla r3, r2, r8, r7 │ │ │ │ + mov.w r2, #208 @ 0xd0 │ │ │ │ + mla r2, r2, r4, ip │ │ │ │ + vstr d6, [r3] │ │ │ │ vadd.f64 d6, d5, d15 │ │ │ │ - subs r4, r4, r2 │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ vsub.f64 d15, d15, d5 │ │ │ │ - add.w r2, sp, #1024 @ 0x400 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vsub.f64 d6, d1, d11 │ │ │ │ - vstr d15, [r1] │ │ │ │ - vldr d11, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d15, [sp, #336] @ 0x150 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vsub.f64 d6, d8, d0 │ │ │ │ + mla r3, r5, r8, r7 │ │ │ │ + vldr d8, [sp, #160] @ 0xa0 │ │ │ │ + vstr d15, [r3] │ │ │ │ + vldr d0, [pc, #-672] @ 47ca8 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d1, [r2] │ │ │ │ - vadd.f64 d6, d12, d15 │ │ │ │ - vldr d12, [pc, #-584] @ 43ca8 │ │ │ │ - vstr d5, [r0] │ │ │ │ - movs r0, #208 @ 0xd0 │ │ │ │ - mla r0, r0, r6, r8 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vldr d7, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d6, d8, d12 │ │ │ │ + vldr d8, [sp, #520] @ 0x208 │ │ │ │ + vldr d12, [pc, #-684] @ 47cb0 │ │ │ │ + vstr d5, [fp] │ │ │ │ + add.w fp, ip, r6 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vldr d7, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d13, d7, d11 │ │ │ │ - vldr d7, [sp, #104] @ 0x68 │ │ │ │ + vldr d7, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d15, d6, d13 │ │ │ │ vsub.f64 d13, d6, d13 │ │ │ │ - vsub.f64 d6, d10, d7 │ │ │ │ - vsub.f64 d7, d1, d14 │ │ │ │ - vstr d15, [sp, #24] │ │ │ │ + vsub.f64 d6, d9, d7 │ │ │ │ + vsub.f64 d7, d8, d14 │ │ │ │ + vstr d15, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d5, d7, d12 │ │ │ │ + vldr d15, [sp, #104] @ 0x68 │ │ │ │ vmov.f64 d11, d5 │ │ │ │ vmla.f64 d11, d6, d0 │ │ │ │ vmul.f64 d6, d6, d12 │ │ │ │ - vmov.f64 d15, d6 │ │ │ │ - vnmls.f64 d15, d7, d0 │ │ │ │ - vstr d11, [sp, #48] @ 0x30 │ │ │ │ - vldr d7, [sp, #560] @ 0x230 │ │ │ │ - vldr d11, [sp, #160] @ 0xa0 │ │ │ │ - vsub.f64 d7, d7, d11 │ │ │ │ - vldr d11, [sp, #200] @ 0xc8 │ │ │ │ - vstr d15, [sp, #72] @ 0x48 │ │ │ │ - vldr d15, [sp, #576] @ 0x240 │ │ │ │ - vsub.f64 d6, d11, d15 │ │ │ │ + vmov.f64 d8, d6 │ │ │ │ + vnmls.f64 d8, d7, d0 │ │ │ │ + vldr d7, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d11, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d7, d7, d15 │ │ │ │ + vldr d15, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d8, [sp, #208] @ 0xd0 │ │ │ │ + vldr d8, [sp, #584] @ 0x248 │ │ │ │ + vsub.f64 d6, d8, d15 │ │ │ │ + vldr d8, [pc, #-780] @ 47cb8 │ │ │ │ vmul.f64 d5, d6, d12 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vmov.f64 d11, d5 │ │ │ │ - vnmls.f64 d11, d7, d0 │ │ │ │ - vstr d11, [sp, #80] @ 0x50 │ │ │ │ + vmov.f64 d15, d5 │ │ │ │ vmov.f64 d11, d6 │ │ │ │ + vldr d6, [pc, #-792] @ 47cc0 │ │ │ │ + vnmls.f64 d15, d7, d0 │ │ │ │ vmla.f64 d11, d7, d12 │ │ │ │ - vldr d6, [pc, #-712] @ 43cb0 │ │ │ │ - vldr d9, [sp, #232] @ 0xe8 │ │ │ │ - vldr d8, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d5, [sp, #688] @ 0x2b0 │ │ │ │ - vmul.f64 d4, d9, d6 │ │ │ │ - vldr d15, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d7, d8, d6 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + vmul.f64 d7, d1, d6 │ │ │ │ + vstr d15, [sp, #264] @ 0x108 │ │ │ │ + vstr d11, [sp, #320] @ 0x140 │ │ │ │ + vldr d5, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d11, [pc, #-812] @ 47cc8 │ │ │ │ + vldr d15, [sp, #152] @ 0x98 │ │ │ │ vmla.f64 d7, d5, d2 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ - vadd.f64 d15, d10, d15 │ │ │ │ - add r0, r2 │ │ │ │ - vstr d11, [sp, #88] @ 0x58 │ │ │ │ - add r1, r4 │ │ │ │ - vldr d11, [sp, #56] @ 0x38 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - vnmls.f64 d4, d11, d2 │ │ │ │ - vldr d11, [pc, #-760] @ 43cb8 │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ vmov.f64 d10, d11 │ │ │ │ + vmul.f64 d4, d15, d6 │ │ │ │ + vldr d15, [sp, #136] @ 0x88 │ │ │ │ + add r2, r5 │ │ │ │ + vnmls.f64 d4, d15, d2 │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vadd.f64 d7, d14, d1 │ │ │ │ - vldr d1, [pc, #-772] @ 43cc0 │ │ │ │ - vmov.f64 d9, d1 │ │ │ │ - vmul.f64 d14, d7, d1 │ │ │ │ + vldr d7, [sp, #512] @ 0x200 │ │ │ │ + vadd.f64 d15, d9, d7 │ │ │ │ + vldr d7, [sp, #520] @ 0x208 │ │ │ │ + vmov.f64 d9, d8 │ │ │ │ + vadd.f64 d7, d14, d7 │ │ │ │ + vmul.f64 d14, d7, d8 │ │ │ │ vmla.f64 d14, d15, d11 │ │ │ │ - vmul.f64 d15, d15, d1 │ │ │ │ - vldr d1, [sp, #344] @ 0x158 │ │ │ │ + vmul.f64 d15, d15, d8 │ │ │ │ vnmls.f64 d15, d7, d11 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ + vldr d11, [sp, #328] @ 0x148 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ - vldr d11, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ - vldr d7, [sp, #232] @ 0xe8 │ │ │ │ + vldr d7, [sp, #152] @ 0x98 │ │ │ │ + vnmls.f64 d6, d1, d2 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vnmls.f64 d6, d8, d2 │ │ │ │ - vmla.f64 d7, d11, d5 │ │ │ │ - vldr d11, [sp, #200] @ 0xc8 │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ + vmla.f64 d7, d2, d5 │ │ │ │ + vldr d5, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d5, d6, d1 │ │ │ │ - vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d6, [sp, #400] @ 0x190 │ │ │ │ - vadd.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #160] @ 0xa0 │ │ │ │ + vldr d6, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d5, d6, d5 │ │ │ │ + vldr d6, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d6, d6, d11 │ │ │ │ + vldr d11, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #560] @ 0x230 │ │ │ │ - vadd.f64 d1, d5, d1 │ │ │ │ - vldr d5, [sp, #576] @ 0x240 │ │ │ │ - vadd.f64 d11, d5, d11 │ │ │ │ + vldr d5, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d1, d11, d5 │ │ │ │ + vldr d11, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d5, [sp, #584] @ 0x248 │ │ │ │ + vadd.f64 d11, d11, d5 │ │ │ │ vmul.f64 d5, d11, d9 │ │ │ │ vmul.f64 d11, d11, d10 │ │ │ │ - vmla.f64 d11, d1, d9 │ │ │ │ vnmls.f64 d5, d1, d10 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ - vadd.f64 d1, d1, d3 │ │ │ │ + vldr d10, [sp, #56] @ 0x38 │ │ │ │ + vmla.f64 d11, d1, d9 │ │ │ │ + vadd.f64 d1, d10, d3 │ │ │ │ vadd.f64 d9, d14, d5 │ │ │ │ vsub.f64 d5, d5, d14 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d8, d2 │ │ │ │ vsub.f64 d2, d8, d2 │ │ │ │ - vstr d10, [r0] │ │ │ │ - add.w r0, r8, r6, lsl #4 │ │ │ │ - vstr d1, [r0] │ │ │ │ + vldr d8, [sp, #56] @ 0x38 │ │ │ │ + vstr d10, [r2] │ │ │ │ + vstr d1, [fp] │ │ │ │ vadd.f64 d1, d15, d11 │ │ │ │ + vsub.f64 d3, d8, d3 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d11, d11, d15 │ │ │ │ - add r0, sl │ │ │ │ - vldr d15, [sp, #80] @ 0x50 │ │ │ │ + add fp, r1 │ │ │ │ + vldr d15, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d10, d9, d1 │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ vsub.f64 d1, d1, d9 │ │ │ │ - vstr d10, [r1] │ │ │ │ - mov.w r1, #496 @ 0x1f0 │ │ │ │ - mla r1, r1, r9, fp │ │ │ │ - vstr d1, [r1] │ │ │ │ + mov.w r2, r8, lsl #5 │ │ │ │ + str r2, [sp, #104] @ 0x68 │ │ │ │ + vstr d10, [r3] │ │ │ │ + sub.w r3, r2, r8 │ │ │ │ + sub.w r2, r6, r4 │ │ │ │ + add.w r3, r7, r3, lsl #4 │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ + vstr d1, [r3] │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ - subs r1, r1, r4 │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vstr d1, [r1] │ │ │ │ - sub.w r1, fp, ip │ │ │ │ - vstr d5, [r1] │ │ │ │ - movs r1, #240 @ 0xf0 │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ - mla r1, r1, r6, r8 │ │ │ │ - vsub.f64 d3, d5, d3 │ │ │ │ + vstr d1, [r3] │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ + add r3, r7 │ │ │ │ + vstr d5, [r3] │ │ │ │ vsub.f64 d5, d3, d11 │ │ │ │ vadd.f64 d3, d3, d11 │ │ │ │ - vldr d11, [sp, #48] @ 0x30 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vldr d11, [sp, #160] @ 0xa0 │ │ │ │ + add.w r3, ip, r2, lsl #4 │ │ │ │ + vstr d5, [fp] │ │ │ │ vadd.f64 d5, d13, d7 │ │ │ │ - vstr d3, [r1] │ │ │ │ + mov.w fp, #400 @ 0x190 │ │ │ │ + vstr d3, [r3] │ │ │ │ vadd.f64 d3, d11, d15 │ │ │ │ - mla r1, r3, r6, r8 │ │ │ │ + mov r2, fp │ │ │ │ + mla r3, fp, r4, ip │ │ │ │ vsub.f64 d7, d13, d7 │ │ │ │ - mla r3, r3, r9, fp │ │ │ │ vsub.f64 d2, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vadd.f64 d3, d4, d6 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ - vstr d2, [r1] │ │ │ │ - movs r1, #112 @ 0x70 │ │ │ │ - mla r0, r1, r6, r8 │ │ │ │ - mla r1, r1, r9, fp │ │ │ │ - vstr d5, [r0] │ │ │ │ - add r0, sl │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ - vldr d14, [sp, #88] @ 0x58 │ │ │ │ - vldr d9, [sp, #968] @ 0x3c8 │ │ │ │ - vldr d10, [sp, #728] @ 0x2d8 │ │ │ │ - vadd.f64 d5, d1, d14 │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ + ldr r5, [sp, #88] @ 0x58 │ │ │ │ + vldr d8, [sp, #208] @ 0xd0 │ │ │ │ + sub.w r3, r6, r4 │ │ │ │ + vldr d14, [sp, #320] @ 0x140 │ │ │ │ + add.w fp, ip, r3, lsl #4 │ │ │ │ + add.w r3, ip, r3, lsl #3 │ │ │ │ + ldr r6, [sp, #128] @ 0x80 │ │ │ │ + vstr d5, [fp] │ │ │ │ + add fp, r1 │ │ │ │ + vldr d10, [sp, #792] @ 0x318 │ │ │ │ + vadd.f64 d5, d8, d14 │ │ │ │ + vldr d1, [sp, #1016] @ 0x3f8 │ │ │ │ + add.w r6, r7, r6, lsl #4 │ │ │ │ vadd.f64 d2, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vstr d2, [r1] │ │ │ │ - mov.w r1, #368 @ 0x170 │ │ │ │ - vstr d5, [r3] │ │ │ │ + vstr d2, [r6] │ │ │ │ + mla r6, r2, r8, r7 │ │ │ │ + mov.w r2, #368 @ 0x170 │ │ │ │ + vldr d2, [sp, #968] @ 0x3c8 │ │ │ │ + vstr d5, [r6] │ │ │ │ vsub.f64 d5, d15, d11 │ │ │ │ - subs r3, r3, r4 │ │ │ │ - vldr d11, [sp, #304] @ 0x130 │ │ │ │ - vldr d2, [sp, #1016] @ 0x3f8 │ │ │ │ - vldr d15, [sp, #320] @ 0x140 │ │ │ │ + sub.w r6, r6, r0 │ │ │ │ + vldr d11, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vsub.f64 d6, d14, d1 │ │ │ │ - vldr d1, [sp, #352] @ 0x160 │ │ │ │ - vstr d4, [r3] │ │ │ │ - mla r3, r1, r9, fp │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ - vstr d5, [r3] │ │ │ │ - mla r3, r1, r6, r8 │ │ │ │ + vsub.f64 d6, d14, d8 │ │ │ │ + vldr d8, [sp, #224] @ 0xe0 │ │ │ │ + vstr d4, [r6] │ │ │ │ + mla r6, r2, r8, r7 │ │ │ │ + mov.w r2, #184 @ 0xb8 │ │ │ │ + vldr d4, [sp, #240] @ 0xf0 │ │ │ │ + vstr d5, [r6] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d11, d1 │ │ │ │ - vldr d11, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ - mov.w r1, #440 @ 0x1b8 │ │ │ │ - vstr d5, [r0] │ │ │ │ - mov r0, r1 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vsub.f64 d7, d11, d1 │ │ │ │ - vldr d1, [sp, #776] @ 0x308 │ │ │ │ - mla r3, r1, r6, r8 │ │ │ │ + vsub.f64 d6, d11, d8 │ │ │ │ + vldr d8, [sp, #288] @ 0x120 │ │ │ │ + add.w r6, ip, r5, lsl #4 │ │ │ │ + add.w r5, ip, r5, lsl #3 │ │ │ │ + vldr d11, [sp, #344] @ 0x158 │ │ │ │ + vstr d5, [fp] │ │ │ │ + mov.w fp, #440 @ 0x1b8 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vldr d5, [sp, #744] @ 0x2e8 │ │ │ │ + mla r6, fp, r4, ip │ │ │ │ + vsub.f64 d7, d11, d8 │ │ │ │ vsub.f64 d13, d6, d7 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vmul.f64 d6, d9, d12 │ │ │ │ - vmla.f64 d6, d2, d0 │ │ │ │ - vstr d7, [sp] │ │ │ │ - vmul.f64 d7, d1, d12 │ │ │ │ - vnmls.f64 d7, d10, d0 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d15, d6, d7 │ │ │ │ + vmul.f64 d6, d2, d12 │ │ │ │ + vmul.f64 d7, d10, d12 │ │ │ │ + vmla.f64 d6, d1, d0 │ │ │ │ + vnmls.f64 d7, d5, d0 │ │ │ │ + vstr d15, [sp, #88] @ 0x58 │ │ │ │ + vldr d15, [sp, #192] @ 0xc0 │ │ │ │ + vsub.f64 d14, d4, d15 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ - vldr d7, [sp, #408] @ 0x198 │ │ │ │ - vldr d6, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ - vldr d5, [sp, #368] @ 0x170 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vldr d6, [sp, #336] @ 0x150 │ │ │ │ + vstr d7, [sp, #128] @ 0x80 │ │ │ │ + vldr d7, [sp, #280] @ 0x118 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vmul.f64 d7, d2, d12 │ │ │ │ - vldr d2, [pc, #1012] @ 445c8 │ │ │ │ - vsub.f64 d14, d5, d15 │ │ │ │ - vnmls.f64 d7, d9, d0 │ │ │ │ + vmul.f64 d7, d1, d12 │ │ │ │ + vldr d1, [pc, #1008] @ 48650 │ │ │ │ + vnmls.f64 d7, d2, d0 │ │ │ │ + vldr d2, [pc, #1008] @ 48658 │ │ │ │ vsub.f64 d8, d6, d14 │ │ │ │ vadd.f64 d14, d6, d14 │ │ │ │ - vmul.f64 d6, d1, d0 │ │ │ │ - vldr d0, [sp, #192] @ 0xc0 │ │ │ │ - vmla.f64 d6, d10, d12 │ │ │ │ - vldr d12, [sp, #792] @ 0x318 │ │ │ │ - vldr d1, [pc, #984] @ 445d0 │ │ │ │ + vmul.f64 d6, d10, d0 │ │ │ │ + vldr d0, [sp, #120] @ 0x78 │ │ │ │ + vmla.f64 d6, d5, d12 │ │ │ │ + vldr d12, [sp, #808] @ 0x328 │ │ │ │ vadd.f64 d15, d7, d6 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ - vldr d6, [sp, #280] @ 0x118 │ │ │ │ + vldr d6, [sp, #608] @ 0x260 │ │ │ │ vsub.f64 d4, d6, d0 │ │ │ │ - vldr d0, [sp, #184] @ 0xb8 │ │ │ │ + vldr d0, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d7, d12, d4 │ │ │ │ vadd.f64 d4, d12, d4 │ │ │ │ - vldr d12, [sp, #224] @ 0xe0 │ │ │ │ + vldr d12, [sp, #600] @ 0x258 │ │ │ │ vsub.f64 d6, d12, d0 │ │ │ │ - vldr d12, [sp, #808] @ 0x328 │ │ │ │ - vldr d0, [pc, #948] @ 445d8 │ │ │ │ + vldr d12, [sp, #824] @ 0x338 │ │ │ │ + vldr d0, [pc, #948] @ 48660 │ │ │ │ vsub.f64 d9, d6, d12 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ vmul.f64 d3, d9, d0 │ │ │ │ vmov.f64 d12, d3 │ │ │ │ - vldr d3, [pc, #936] @ 445e0 │ │ │ │ - vmul.f64 d10, d4, d3 │ │ │ │ - vmla.f64 d10, d6, d2 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ + vldr d3, [pc, #936] @ 48668 │ │ │ │ vnmls.f64 d12, d7, d1 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ + vmul.f64 d10, d4, d3 │ │ │ │ vmla.f64 d7, d9, d1 │ │ │ │ + vmla.f64 d10, d6, d2 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ + vstr d12, [sp, #136] @ 0x88 │ │ │ │ + vldr d12, [sp, #528] @ 0x210 │ │ │ │ vnmls.f64 d6, d4, d2 │ │ │ │ - vstr d10, [sp, #56] @ 0x38 │ │ │ │ - vstr d12, [sp, #48] @ 0x30 │ │ │ │ - vstr d7, [sp, #72] @ 0x48 │ │ │ │ - vstr d6, [sp, #80] @ 0x50 │ │ │ │ - vldr d12, [sp, #120] @ 0x78 │ │ │ │ - vldr d6, [sp, #96] @ 0x60 │ │ │ │ - vldr d4, [sp, #128] @ 0x80 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + vldr d4, [sp, #536] @ 0x218 │ │ │ │ + vstr d7, [sp, #160] @ 0xa0 │ │ │ │ + vstr d10, [sp, #152] @ 0x98 │ │ │ │ + vstr d6, [sp, #168] @ 0xa8 │ │ │ │ + vldr d6, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d6, d12, d6 │ │ │ │ - vldr d12, [sp, #904] @ 0x388 │ │ │ │ + vldr d12, [sp, #920] @ 0x398 │ │ │ │ vsub.f64 d9, d6, d12 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ - vldr d12, [sp, #112] @ 0x70 │ │ │ │ + vldr d12, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d7, d4, d12 │ │ │ │ - vldr d12, [sp, #856] @ 0x358 │ │ │ │ + vldr d12, [sp, #872] @ 0x368 │ │ │ │ vsub.f64 d4, d12, d7 │ │ │ │ vadd.f64 d7, d12, d7 │ │ │ │ vmul.f64 d12, d4, d1 │ │ │ │ vmul.f64 d10, d7, d3 │ │ │ │ - vmla.f64 d12, d9, d0 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ + vmla.f64 d12, d9, d0 │ │ │ │ + vldr d0, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d10, d6, d2 │ │ │ │ vmul.f64 d2, d7, d2 │ │ │ │ - vmla.f64 d2, d6, d3 │ │ │ │ vadd.f64 d7, d13, d11 │ │ │ │ vnmls.f64 d4, d9, d1 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ + vldr d9, [sp, #160] @ 0xa0 │ │ │ │ + vldr d1, [pc, #808] @ 48670 │ │ │ │ + vmla.f64 d2, d6, d3 │ │ │ │ vadd.f64 d6, d0, d12 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d8, d5 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ - vldr d8, [sp] │ │ │ │ - vstr d3, [r3] │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - mla r1, r3, r6, r8 │ │ │ │ - mla r3, r3, r9, fp │ │ │ │ - vstr d7, [r1] │ │ │ │ - vadd.f64 d7, d1, d4 │ │ │ │ - vsub.f64 d4, d1, d4 │ │ │ │ - add r1, sl │ │ │ │ - vldr d1, [pc, #748] @ 445e8 │ │ │ │ + vldr d8, [sp, #88] @ 0x58 │ │ │ │ + vstr d3, [r6] │ │ │ │ + vstr d7, [r5] │ │ │ │ + vadd.f64 d7, d9, d4 │ │ │ │ + vsub.f64 d4, d9, d4 │ │ │ │ + ldr r6, [sp, #112] @ 0x70 │ │ │ │ + add r5, r1 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ + add.w r6, r7, r6, lsl #3 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d3, [r3] │ │ │ │ - mla r3, r0, r9, fp │ │ │ │ - mov.w r0, #328 @ 0x148 │ │ │ │ - vldr d3, [pc, #732] @ 445f0 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d3, [r6] │ │ │ │ + mla r6, fp, r8, r7 │ │ │ │ + mov.w fp, #328 @ 0x148 │ │ │ │ + vstr d7, [r6] │ │ │ │ vsub.f64 d7, d0, d12 │ │ │ │ - subs r3, r3, r4 │ │ │ │ - vldr d12, [sp, #24] │ │ │ │ + sub.w r6, r6, r0 │ │ │ │ + vldr d12, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d6, [r3] │ │ │ │ - mla r3, r0, r9, fp │ │ │ │ - mov.w r0, #312 @ 0x138 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d6, [r6] │ │ │ │ + mla r6, fp, r8, r7 │ │ │ │ + mov.w fp, #456 @ 0x1c8 │ │ │ │ + vstr d7, [r6] │ │ │ │ vsub.f64 d7, d13, d11 │ │ │ │ - vldr d11, [sp, #80] @ 0x50 │ │ │ │ - add r3, ip │ │ │ │ - vldr d13, [sp, #56] @ 0x38 │ │ │ │ - mov.w ip, #88 @ 0x58 │ │ │ │ + vldr d13, [sp, #152] @ 0x98 │ │ │ │ + vldr d11, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vadd.f64 d6, d11, d2 │ │ │ │ - vstr d5, [r1] │ │ │ │ - movs r1, #184 @ 0xb8 │ │ │ │ - mla r1, r1, r6, r8 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d5, [r5] │ │ │ │ + mla r5, r2, r4, ip │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ + vstr d7, [r5] │ │ │ │ vadd.f64 d7, d8, d15 │ │ │ │ - add r1, r2 │ │ │ │ + add r5, r2 │ │ │ │ + mov.w r2, #424 @ 0x1a8 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d12, d14 │ │ │ │ vsub.f64 d14, d12, d14 │ │ │ │ - vstr d5, [r1] │ │ │ │ - movs r1, #56 @ 0x38 │ │ │ │ - mla r2, r1, r6, r8 │ │ │ │ - mov.w r1, #456 @ 0x1c8 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d5, [r5] │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d13, d10 │ │ │ │ vsub.f64 d10, d13, d10 │ │ │ │ - add r2, sl │ │ │ │ - vldr d13, [sp, #312] @ 0x138 │ │ │ │ + ldr r5, [sp, #48] @ 0x30 │ │ │ │ + add r3, r1 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + sub.w r6, r6, r5 │ │ │ │ vsub.f64 d6, d11, d2 │ │ │ │ - vldr d2, [pc, #588] @ 445f8 │ │ │ │ - vstr d5, [r3] │ │ │ │ - mla r3, r1, r9, fp │ │ │ │ + mla r5, fp, r8, r7 │ │ │ │ + mov.w fp, #200 @ 0xc8 │ │ │ │ + vldr d2, [pc, #592] @ 48678 │ │ │ │ + vstr d5, [r6] │ │ │ │ vadd.f64 d5, d14, d6 │ │ │ │ - vsub.f64 d6, d6, d14 │ │ │ │ - vldr d14, [sp, #376] @ 0x178 │ │ │ │ - mov r1, r4 │ │ │ │ - vstr d7, [r3] │ │ │ │ - subs r3, r3, r4 │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d8, d15 │ │ │ │ - vstr d5, [r3] │ │ │ │ - mla r3, r0, r9, fp │ │ │ │ + sub.w r5, r5, r0 │ │ │ │ + vsub.f64 d6, d6, d14 │ │ │ │ + vstr d5, [r5] │ │ │ │ vsub.f64 d5, d7, d10 │ │ │ │ + mov.w r5, #312 @ 0x138 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ - vstr d6, [r3] │ │ │ │ - movs r3, #200 @ 0xc8 │ │ │ │ - vsub.f64 d6, d13, d14 │ │ │ │ - vldr d13, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d5, [r2] │ │ │ │ - mla r2, ip, r9, fp │ │ │ │ - mla r3, r3, r6, r8 │ │ │ │ + mla r5, r5, r8, r7 │ │ │ │ + vstr d6, [r5] │ │ │ │ + vstr d5, [r3] │ │ │ │ + mla r3, fp, r4, ip │ │ │ │ + mov.w fp, #88 @ 0x58 │ │ │ │ + vldr d13, [sp, #184] @ 0xb8 │ │ │ │ + mla r5, fp, r4, ip │ │ │ │ vstr d7, [r3] │ │ │ │ - mov.w r3, #424 @ 0x1a8 │ │ │ │ - vldr d0, [sp, #432] @ 0x1b0 │ │ │ │ - mov r0, r3 │ │ │ │ - vldr d4, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d15, [sp, #984] @ 0x3d8 │ │ │ │ - mla r3, r3, r6, r8 │ │ │ │ + mla r3, r2, r4, ip │ │ │ │ + vldr d14, [sp, #248] @ 0xf8 │ │ │ │ + vldr d0, [sp, #304] @ 0x130 │ │ │ │ + vldr d15, [sp, #760] @ 0x2f8 │ │ │ │ + vsub.f64 d6, d13, d14 │ │ │ │ + vldr d4, [sp, #1000] @ 0x3e8 │ │ │ │ + vldr d13, [sp, #360] @ 0x168 │ │ │ │ + vldr d14, [sp, #200] @ 0xc8 │ │ │ │ + vldr d3, [sp, #776] @ 0x308 │ │ │ │ vsub.f64 d7, d13, d0 │ │ │ │ - vldr d0, [sp, #1000] @ 0x3e8 │ │ │ │ - vldr d10, [sp, #760] @ 0x2f8 │ │ │ │ - vldr d12, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d14, [sp, #360] @ 0x168 │ │ │ │ + vldr d9, [sp, #984] @ 0x3d8 │ │ │ │ + vldr d5, [sp, #232] @ 0xe8 │ │ │ │ + vldr d12, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d13, d6, d7 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - vmul.f64 d7, d4, d2 │ │ │ │ - vmul.f64 d6, d0, d3 │ │ │ │ - vmla.f64 d6, d15, d2 │ │ │ │ - vstr d5, [sp] │ │ │ │ - vnmls.f64 d7, d10, d3 │ │ │ │ - vldr d5, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d14, d14, d5 │ │ │ │ + vadd.f64 d8, d6, d7 │ │ │ │ + vldr d10, [sp, #856] @ 0x358 │ │ │ │ + vmul.f64 d7, d15, d1 │ │ │ │ + vmul.f64 d6, d4, d2 │ │ │ │ + vsub.f64 d14, d5, d14 │ │ │ │ + vmov.f64 d5, d4 │ │ │ │ + vldr d4, [sp, #624] @ 0x270 │ │ │ │ + vldr d0, [pc, #440] @ 48680 │ │ │ │ + vmla.f64 d6, d9, d1 │ │ │ │ + vnmls.f64 d7, d3, d2 │ │ │ │ + vstr d8, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d6, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d6, d12, d6 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ - vmul.f64 d7, d0, d2 │ │ │ │ - vldr d0, [pc, #412] @ 44600 │ │ │ │ - vldr d12, [sp, #920] @ 0x398 │ │ │ │ + vstr d7, [sp, #88] @ 0x58 │ │ │ │ + vmul.f64 d7, d5, d1 │ │ │ │ + vldr d12, [sp, #952] @ 0x3b8 │ │ │ │ + vnmls.f64 d7, d9, d2 │ │ │ │ vsub.f64 d8, d6, d14 │ │ │ │ vadd.f64 d14, d6, d14 │ │ │ │ - vmul.f64 d6, d10, d2 │ │ │ │ - vnmls.f64 d7, d15, d3 │ │ │ │ - vmla.f64 d6, d4, d3 │ │ │ │ - vldr d4, [sp, #552] @ 0x228 │ │ │ │ - vldr d3, [sp, #536] @ 0x218 │ │ │ │ - vldr d2, [sp, #616] @ 0x268 │ │ │ │ - vldr d10, [sp, #824] @ 0x338 │ │ │ │ + vmul.f64 d6, d3, d1 │ │ │ │ + vldr d1, [sp, #840] @ 0x348 │ │ │ │ + vmla.f64 d6, d15, d2 │ │ │ │ + vldr d2, [sp, #640] @ 0x280 │ │ │ │ vadd.f64 d15, d7, d6 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ - vldr d7, [sp, #624] @ 0x270 │ │ │ │ - vsub.f64 d6, d3, d2 │ │ │ │ - vldr d2, [pc, #360] @ 44608 │ │ │ │ + vldr d7, [sp, #648] @ 0x288 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vsub.f64 d7, d10, d4 │ │ │ │ - vadd.f64 d4, d10, d4 │ │ │ │ - vldr d10, [sp, #840] @ 0x348 │ │ │ │ + vsub.f64 d7, d1, d4 │ │ │ │ + vadd.f64 d4, d1, d4 │ │ │ │ + vldr d1, [sp, #616] @ 0x268 │ │ │ │ + vsub.f64 d6, d1, d2 │ │ │ │ + vldr d1, [pc, #344] @ 48688 │ │ │ │ + vldr d2, [pc, #348] @ 48690 │ │ │ │ vsub.f64 d9, d6, d10 │ │ │ │ vadd.f64 d6, d10, d6 │ │ │ │ vmul.f64 d3, d9, d0 │ │ │ │ vmov.f64 d10, d3 │ │ │ │ - vldr d3, [pc, #332] @ 44610 │ │ │ │ + vldr d3, [pc, #336] @ 48698 │ │ │ │ vnmls.f64 d10, d7, d1 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmla.f64 d7, d9, d1 │ │ │ │ - vldr d9, [sp, #64] @ 0x40 │ │ │ │ - vstr d10, [sp, #32] │ │ │ │ + vldr d9, [sp, #568] @ 0x238 │ │ │ │ + vstr d10, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d10, d4, d3 │ │ │ │ vmla.f64 d10, d6, d2 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vstr d7, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d6, d4, d2 │ │ │ │ - vldr d4, [sp, #136] @ 0x88 │ │ │ │ - vstr d10, [sp, #48] @ 0x30 │ │ │ │ - vldr d10, [sp, #144] @ 0x90 │ │ │ │ - vstr d6, [sp, #72] @ 0x48 │ │ │ │ + vldr d4, [sp, #544] @ 0x220 │ │ │ │ + vstr d10, [sp, #128] @ 0x80 │ │ │ │ + vldr d10, [sp, #552] @ 0x228 │ │ │ │ + vstr d7, [sp, #136] @ 0x88 │ │ │ │ + vstr d6, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d6, d4, d9 │ │ │ │ - vldr d4, [sp, #944] @ 0x3b0 │ │ │ │ - vsub.f64 d9, d6, d4 │ │ │ │ - vadd.f64 d6, d4, d6 │ │ │ │ - vldr d4, [sp, #264] @ 0x108 │ │ │ │ + vldr d4, [sp, #576] @ 0x240 │ │ │ │ + vsub.f64 d9, d6, d12 │ │ │ │ + vadd.f64 d6, d12, d6 │ │ │ │ + vldr d12, [sp, #936] @ 0x3a8 │ │ │ │ vsub.f64 d7, d10, d4 │ │ │ │ vsub.f64 d4, d12, d7 │ │ │ │ vadd.f64 d7, d12, d7 │ │ │ │ vmul.f64 d12, d4, d1 │ │ │ │ vmul.f64 d10, d7, d3 │ │ │ │ - vmla.f64 d12, d9, d0 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - vldr d0, [sp, #32] │ │ │ │ + vmla.f64 d12, d9, d0 │ │ │ │ + vldr d0, [sp, #112] @ 0x70 │ │ │ │ vnmls.f64 d10, d6, d2 │ │ │ │ vmul.f64 d2, d7, d2 │ │ │ │ - vmla.f64 d2, d6, d3 │ │ │ │ vadd.f64 d7, d13, d11 │ │ │ │ vnmls.f64 d4, d9, d1 │ │ │ │ - vldr d1, [sp, #56] @ 0x38 │ │ │ │ + vmla.f64 d2, d6, d3 │ │ │ │ vadd.f64 d6, d0, d12 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d8, d5 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ vstr d3, [r3] │ │ │ │ - mla r3, ip, r6, r8 │ │ │ │ - mov.w ip, #472 @ 0x1d8 │ │ │ │ - vstr d7, [r3] │ │ │ │ + mla r3, fp, r8, r7 │ │ │ │ + mov fp, r2 │ │ │ │ + vldr d1, [sp, #136] @ 0x88 │ │ │ │ + mov.w r2, #344 @ 0x158 │ │ │ │ + vstr d7, [r5] │ │ │ │ + add r5, r1 │ │ │ │ + vldr d8, [sp, #144] @ 0x90 │ │ │ │ + vldr d9, [sp, #960] @ 0x3c0 │ │ │ │ vadd.f64 d7, d1, d4 │ │ │ │ vsub.f64 d4, d1, d4 │ │ │ │ - add r3, sl │ │ │ │ + vldr d1, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d3, [r2] │ │ │ │ - mla r2, r0, r9, fp │ │ │ │ - mov.w r0, #344 @ 0x158 │ │ │ │ - vldr d3, [pc, #140] @ 44618 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d3, [r3] │ │ │ │ + mla r3, fp, r8, r7 │ │ │ │ + mov.w fp, #168 @ 0xa8 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d0, d12 │ │ │ │ - subs r2, r2, r4 │ │ │ │ - vldr d8, [sp] │ │ │ │ - vldr d12, [sp, #1008] @ 0x3f0 │ │ │ │ - vldr d0, [sp, #720] @ 0x2d0 │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ + vldr d12, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d1, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d6, [r2] │ │ │ │ - mla r2, r0, r9, fp │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d6, [r3] │ │ │ │ + mla r3, r2, r8, r7 │ │ │ │ + vadd.f64 d6, d8, d2 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d13, d11 │ │ │ │ - vldr d13, [sp, #72] @ 0x48 │ │ │ │ - b.n 44670 │ │ │ │ - nop │ │ │ │ + b.n 486e8 │ │ │ │ + nop.w │ │ │ │ + stmia r7!, {r0, r1, r4, r5, r6} │ │ │ │ + blx ffc85148 │ │ │ │ + subs r7, #236 @ 0xec │ │ │ │ strh r5, [r4, #54] @ 0x36 │ │ │ │ lsls r6, r6, #19 │ │ │ │ movs r1, #33 @ 0x21 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - stmia r7!, {r0, r1, r4, r5, r6} │ │ │ │ - blx ffc810c8 │ │ │ │ - subs r7, #236 @ 0xec │ │ │ │ ldrb r0, [r0, r3] │ │ │ │ lsrs r1, r4, #7 │ │ │ │ ldrb r0, [r2, r4] │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ subs r5, r3, #7 │ │ │ │ strb r3, [r5, #22] │ │ │ │ ldrh r2, [r3, #60] @ 0x3c │ │ │ │ subs r7, #213 @ 0xd5 │ │ │ │ - ldr r6, [r7, #96] @ 0x60 │ │ │ │ - cmp r1, r3 │ │ │ │ - strb r3, [r0, #10] │ │ │ │ - subs r7, #235 @ 0xeb │ │ │ │ - pop {r0, r4, r5, r7, pc} │ │ │ │ - @ instruction: 0xf18038b2 │ │ │ │ - subs r7, #236 @ 0xec │ │ │ │ @ instruction: 0xf63b3806 │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ + pop {r0, r4, r5, r7, pc} │ │ │ │ + @ instruction: 0xf18038b2 │ │ │ │ + subs r7, #236 @ 0xec │ │ │ │ @ instruction: 0xffee9922 │ │ │ │ strb r7, [r0, #14] │ │ │ │ subs r7, #224 @ 0xe0 │ │ │ │ + ldr r6, [r7, #96] @ 0x60 │ │ │ │ + cmp r1, r3 │ │ │ │ + strb r3, [r0, #10] │ │ │ │ + subs r7, #235 @ 0xeb │ │ │ │ adds r0, #215 @ 0xd7 │ │ │ │ @ instruction: 0xfb920a7e │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ldrsh r3, [r3, r4] │ │ │ │ ldrb r1, [r4, #12] │ │ │ │ adds r1, r7, r7 │ │ │ │ subs r7, #207 @ 0xcf │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 44968 ) │ │ │ │ - bhi.n 44542 │ │ │ │ + add r3, pc, #836 @ (adr r3, 489f0 ) │ │ │ │ + bhi.n 485ca │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - bhi.n 44654 │ │ │ │ - add.w pc, sp, #6619237 @ 0x650065 │ │ │ │ - subs r7, #169 @ 0xa9 │ │ │ │ ldr r6, [r7, #84] @ 0x54 │ │ │ │ - b.n 44d28 │ │ │ │ + b.n 48da8 │ │ │ │ @ instruction: 0xf6213fef │ │ │ │ + bhi.n 486e4 │ │ │ │ + add.w pc, sp, #6619237 @ 0x650065 │ │ │ │ + subs r7, #169 @ 0xa9 │ │ │ │ add r7, sp, #700 @ 0x2bc │ │ │ │ movs r2, #106 @ 0x6a │ │ │ │ push {r0, r1, r2, r3, r4, r6, r7, lr} │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ stc 4, cr3, [r0], #560 @ 0x230 │ │ │ │ ldrb r1, [r5, #21] │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ @@ -73772,1046 +75874,1067 @@ │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ str r2, [r7, #16] │ │ │ │ ldr r6, [r1, #104] @ 0x68 │ │ │ │ ldmia r0!, {r4} │ │ │ │ subs r7, #194 @ 0xc2 │ │ │ │ - add r5, pc, #92 @ (adr r5, 446c0 ) │ │ │ │ - ldrb r0, [r1, #28] │ │ │ │ - add r7, pc, #340 @ (adr r7, 447bc ) │ │ │ │ - subs r7, #239 @ 0xef │ │ │ │ - strb r5, [r6, #0] │ │ │ │ - stc2l 15, cr0, [r1], #988 @ 0x3dc │ │ │ │ - subs r7, #227 @ 0xe3 │ │ │ │ - vldr d11, [sp, #48] @ 0x30 │ │ │ │ + mla r3, fp, r4, ip │ │ │ │ + mov.w fp, #472 @ 0x1d8 │ │ │ │ + vldr d13, [sp, #128] @ 0x80 │ │ │ │ + vldr d11, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vadd.f64 d6, d13, d2 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - vstr d5, [r3] │ │ │ │ - movs r3, #168 @ 0xa8 │ │ │ │ - mla r3, r3, r6, r8 │ │ │ │ + vstr d5, [r5] │ │ │ │ vstr d7, [r3] │ │ │ │ - vadd.f64 d7, d8, d15 │ │ │ │ - mla r3, ip, r6, r8 │ │ │ │ + vadd.f64 d7, d1, d15 │ │ │ │ + mla r3, fp, r4, ip │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d6, d4, d14 │ │ │ │ - vsub.f64 d14, d4, d14 │ │ │ │ - vldr d4, [sp, #960] @ 0x3c0 │ │ │ │ + add.w r5, r7, r5, lsl #3 │ │ │ │ + vadd.f64 d6, d12, d14 │ │ │ │ + vsub.f64 d14, d12, d14 │ │ │ │ + vldr d12, [sp, #1008] @ 0x3f0 │ │ │ │ vstr d5, [r3] │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - mla r2, r3, r6, r8 │ │ │ │ - mla r3, r3, r9, fp │ │ │ │ - vstr d7, [r2] │ │ │ │ - vadd.f64 d7, d11, d10 │ │ │ │ - vsub.f64 d10, d11, d10 │ │ │ │ - add r2, sl │ │ │ │ - vldr d11, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r3, [sp, #312] @ 0x138 │ │ │ │ + add.w r3, ip, r3, lsl #3 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vadd.f64 d7, d13, d10 │ │ │ │ + vsub.f64 d10, d13, d10 │ │ │ │ + add r3, r1 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d13, d2 │ │ │ │ - vldr d2, [pc, #-188] @ 44620 │ │ │ │ - vstr d5, [r3] │ │ │ │ - mla r3, ip, r9, fp │ │ │ │ + vsub.f64 d6, d8, d2 │ │ │ │ + vmov.f64 d8, d1 │ │ │ │ + vldr d2, [pc, #-180] @ 486a0 │ │ │ │ + vldr d1, [pc, #-176] @ 486a8 │ │ │ │ + vstr d5, [r5] │ │ │ │ + mla r5, fp, r8, r7 │ │ │ │ + mov.w fp, #296 @ 0x128 │ │ │ │ vadd.f64 d5, d14, d6 │ │ │ │ vsub.f64 d6, d6, d14 │ │ │ │ - mov.w ip, #216 @ 0xd8 │ │ │ │ - vldr d14, [sp, #304] @ 0x130 │ │ │ │ - vstr d7, [r3] │ │ │ │ - subs r3, r3, r4 │ │ │ │ + vldr d14, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d8, d15 │ │ │ │ - vldr d15, [sp, #352] @ 0x160 │ │ │ │ - vstr d5, [r3] │ │ │ │ - mov.w r3, #296 @ 0x128 │ │ │ │ + sub.w r5, r5, r0 │ │ │ │ + vldr d15, [sp, #224] @ 0xe0 │ │ │ │ + vstr d5, [r5] │ │ │ │ + mla r5, fp, r8, r7 │ │ │ │ + mov.w fp, #216 @ 0xd8 │ │ │ │ vsub.f64 d5, d7, d10 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ - mla r3, r3, r9, fp │ │ │ │ - vstr d6, [r3] │ │ │ │ + vldr d10, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d6, [r5] │ │ │ │ vadd.f64 d6, d14, d15 │ │ │ │ - vstr d5, [r2] │ │ │ │ - mla r2, ip, r6, r8 │ │ │ │ - vldr d5, [sp, #768] @ 0x300 │ │ │ │ - mov.w ip, #392 @ 0x188 │ │ │ │ - vldr d14, [sp, #320] @ 0x140 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vldr d7, [sp, #408] @ 0x198 │ │ │ │ + vstr d5, [r3] │ │ │ │ + mla r3, fp, r4, ip │ │ │ │ + mov.w fp, #392 @ 0x188 │ │ │ │ + vldr d5, [sp, #784] @ 0x310 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vldr d7, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - vsub.f64 d11, d6, d7 │ │ │ │ - vmul.f64 d6, d12, d3 │ │ │ │ - vmul.f64 d7, d5, d2 │ │ │ │ - vmla.f64 d7, d0, d3 │ │ │ │ - vstr d11, [sp] │ │ │ │ - vnmls.f64 d6, d4, d2 │ │ │ │ + vsub.f64 d15, d6, d7 │ │ │ │ + vmul.f64 d7, d5, d1 │ │ │ │ + vmul.f64 d6, d12, d2 │ │ │ │ + vmla.f64 d7, d10, d2 │ │ │ │ + vnmls.f64 d6, d9, d1 │ │ │ │ + vstr d15, [sp, #16] │ │ │ │ vsub.f64 d15, d6, d7 │ │ │ │ vadd.f64 d11, d7, d6 │ │ │ │ - vldr d7, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d15, [sp, #24] │ │ │ │ - vadd.f64 d6, d7, d1 │ │ │ │ - vldr d15, [sp, #368] @ 0x170 │ │ │ │ - vmul.f64 d7, d5, d3 │ │ │ │ - vldr d1, [sp, #224] @ 0xe0 │ │ │ │ + vstr d15, [sp, #48] @ 0x30 │ │ │ │ + vldr d14, [sp, #192] @ 0xc0 │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ + vldr d15, [sp, #240] @ 0xf0 │ │ │ │ + vldr d7, [sp, #288] @ 0x120 │ │ │ │ + add r3, r6 │ │ │ │ + vldr d8, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d14, d14, d15 │ │ │ │ - vnmls.f64 d7, d0, d2 │ │ │ │ - vldr d0, [pc, #-352] @ 44628 │ │ │ │ + vldr d0, [sp, #608] @ 0x260 │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ + vadd.f64 d6, d7, d8 │ │ │ │ + vmul.f64 d7, d5, d2 │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ + vldr d5, [sp, #600] @ 0x258 │ │ │ │ + add r6, ip │ │ │ │ + vnmls.f64 d7, d10, d1 │ │ │ │ + add r2, r8 │ │ │ │ vadd.f64 d8, d14, d6 │ │ │ │ vsub.f64 d14, d6, d14 │ │ │ │ - vmul.f64 d6, d4, d3 │ │ │ │ - vmla.f64 d6, d12, d2 │ │ │ │ - vldr d2, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d5, d2, d1 │ │ │ │ - vldr d1, [sp, #784] @ 0x310 │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ - vadd.f64 d9, d1, d5 │ │ │ │ - vsub.f64 d5, d1, d5 │ │ │ │ - vldr d1, [sp, #280] @ 0x118 │ │ │ │ + add.w r2, r7, r2, lsl #3 │ │ │ │ + vmul.f64 d6, d9, d2 │ │ │ │ + vldr d2, [sp, #96] @ 0x60 │ │ │ │ + vmla.f64 d6, d12, d1 │ │ │ │ + vldr d1, [pc, #-388] @ 486b0 │ │ │ │ + vadd.f64 d5, d2, d5 │ │ │ │ + vldr d2, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d15, d6, d7 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - add r2, r0 │ │ │ │ - add r3, r4 │ │ │ │ - movs r4, #120 @ 0x78 │ │ │ │ - vadd.f64 d6, d2, d1 │ │ │ │ - vldr d1, [sp, #800] @ 0x320 │ │ │ │ - mov.w r0, #488 @ 0x1e8 │ │ │ │ - vadd.f64 d7, d1, d6 │ │ │ │ - vsub.f64 d6, d6, d1 │ │ │ │ - vldr d1, [pc, #-428] @ 44630 │ │ │ │ + vldr d6, [sp, #800] @ 0x320 │ │ │ │ + vadd.f64 d9, d6, d5 │ │ │ │ + vsub.f64 d5, d6, d5 │ │ │ │ + vadd.f64 d6, d2, d0 │ │ │ │ + vldr d0, [sp, #816] @ 0x330 │ │ │ │ + vadd.f64 d7, d0, d6 │ │ │ │ + vsub.f64 d6, d6, d0 │ │ │ │ + vldr d0, [pc, #-428] @ 486b8 │ │ │ │ vmul.f64 d3, d7, d0 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d7, d9, d0 │ │ │ │ vmov.f64 d2, d3 │ │ │ │ - vldr d3, [pc, #-440] @ 44638 │ │ │ │ - vmul.f64 d10, d6, d3 │ │ │ │ + vldr d3, [pc, #-440] @ 486c0 │ │ │ │ vnmls.f64 d2, d9, d1 │ │ │ │ - vldr d9, [sp, #96] @ 0x60 │ │ │ │ - vstr d7, [sp, #56] @ 0x38 │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ - vldr d2, [pc, #-456] @ 44640 │ │ │ │ - vmul.f64 d6, d6, d2 │ │ │ │ + vldr d9, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d10, d6, d3 │ │ │ │ + vstr d2, [sp, #88] @ 0x58 │ │ │ │ + vldr d2, [pc, #-452] @ 486c8 │ │ │ │ + vstr d7, [sp, #112] @ 0x70 │ │ │ │ vmla.f64 d10, d5, d2 │ │ │ │ + vmul.f64 d6, d6, d2 │ │ │ │ vnmls.f64 d6, d5, d3 │ │ │ │ - vstr d10, [sp, #48] @ 0x30 │ │ │ │ - vldr d10, [sp, #120] @ 0x78 │ │ │ │ - vstr d6, [sp, #72] @ 0x48 │ │ │ │ + vstr d10, [sp, #96] @ 0x60 │ │ │ │ + vldr d10, [sp, #528] @ 0x210 │ │ │ │ + vstr d6, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d6, d9, d10 │ │ │ │ - vldr d9, [sp, #848] @ 0x350 │ │ │ │ - vldr d10, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d5, d9, d6 │ │ │ │ - vsub.f64 d6, d9, d6 │ │ │ │ - vldr d9, [sp, #112] @ 0x70 │ │ │ │ + vldr d9, [sp, #72] @ 0x48 │ │ │ │ + vldr d10, [sp, #864] @ 0x360 │ │ │ │ + vadd.f64 d5, d10, d6 │ │ │ │ + vsub.f64 d6, d10, d6 │ │ │ │ + vldr d10, [sp, #536] @ 0x218 │ │ │ │ vadd.f64 d7, d9, d10 │ │ │ │ - vldr d10, [sp, #896] @ 0x380 │ │ │ │ + vldr d10, [sp, #912] @ 0x390 │ │ │ │ vadd.f64 d9, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ vmul.f64 d10, d6, d2 │ │ │ │ vmul.f64 d12, d9, d0 │ │ │ │ vmul.f64 d2, d7, d2 │ │ │ │ + vnmls.f64 d10, d7, d3 │ │ │ │ + vadd.f64 d7, d13, d11 │ │ │ │ vmla.f64 d12, d5, d1 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ + vldr d0, [sp, #88] @ 0x58 │ │ │ │ vmla.f64 d2, d6, d3 │ │ │ │ - vnmls.f64 d10, d7, d3 │ │ │ │ - vadd.f64 d7, d13, d11 │ │ │ │ - vldr d0, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d5, d9, d1 │ │ │ │ - vldr d1, [sp, #32] │ │ │ │ - vadd.f64 d6, d1, d12 │ │ │ │ + vldr d9, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d6, d0, d12 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ - vldr d8, [pc, #-580] @ 44648 │ │ │ │ - vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - add r2, r8 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vadd.f64 d7, d0, d5 │ │ │ │ + vstr d3, [r3] │ │ │ │ + vstr d7, [r6] │ │ │ │ + vadd.f64 d7, d9, d5 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ + sub.w r5, r5, r3 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d3, [r3] │ │ │ │ - mov.w r3, #504 @ 0x1f8 │ │ │ │ - mla r3, r3, r9, fp │ │ │ │ + vstr d3, [r5] │ │ │ │ + ldr r5, [sp, #256] @ 0x100 │ │ │ │ + vldr d3, [pc, #-612] @ 486d0 │ │ │ │ + sub.w r3, r5, r8 │ │ │ │ + add.w r3, r7, r3, lsl #3 │ │ │ │ vstr d7, [r3] │ │ │ │ - vsub.f64 d7, d1, d12 │ │ │ │ - subs r3, r3, r1 │ │ │ │ - vldr d12, [sp] │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ + vsub.f64 d7, d0, d12 │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vmov.f64 d4, d8 │ │ │ │ + vmov.f64 d4, d3 │ │ │ │ vstr d6, [r3] │ │ │ │ - mov.w r3, #264 @ 0x108 │ │ │ │ - vsub.f64 d6, d0, d5 │ │ │ │ - mla r3, r3, r9, fp │ │ │ │ - vstr d7, [r3] │ │ │ │ + vsub.f64 d6, d9, d5 │ │ │ │ + add.w r3, r6, r1 │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d13, d11 │ │ │ │ - add.w r3, r2, sl │ │ │ │ - movs r2, #248 @ 0xf8 │ │ │ │ - vldr d13, [sp, #24] │ │ │ │ + vldr d13, [sp, #16] │ │ │ │ + vldr d12, [sp, #48] @ 0x30 │ │ │ │ + vldr d11, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d6, d1, d2 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ + vldr d8, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d6, d11, d2 │ │ │ │ + vldr d1, [sp, #360] @ 0x168 │ │ │ │ vstr d5, [r3] │ │ │ │ - mla r3, r2, r6, r8 │ │ │ │ - mla r2, r4, r9, fp │ │ │ │ + rsb r3, r4, r4, lsl #5 │ │ │ │ + add.w r2, ip, r2, lsl #3 │ │ │ │ + ldr r5, [sp, #368] @ 0x170 │ │ │ │ + add.w r3, ip, r3, lsl #3 │ │ │ │ + vldr d0, [sp, #768] @ 0x300 │ │ │ │ vstr d7, [r3] │ │ │ │ - vadd.f64 d7, d12, d15 │ │ │ │ - mla r3, ip, r6, r8 │ │ │ │ + vadd.f64 d7, d13, d15 │ │ │ │ + mla r3, fp, r4, ip │ │ │ │ + vldr d9, [sp, #992] @ 0x3e0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d6, d13, d14 │ │ │ │ - vsub.f64 d14, d13, d14 │ │ │ │ + vadd.f64 d6, d12, d14 │ │ │ │ + vsub.f64 d14, d12, d14 │ │ │ │ + vldr d12, [sp, #352] @ 0x160 │ │ │ │ vstr d5, [r3] │ │ │ │ - mla r3, r4, r6, r8 │ │ │ │ - movs r4, #24 │ │ │ │ - vstr d7, [r3] │ │ │ │ - add r3, sl │ │ │ │ - vldr d11, [sp, #48] @ 0x30 │ │ │ │ - vldr d0, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d9, [sp, #976] @ 0x3d0 │ │ │ │ - vadd.f64 d7, d11, d10 │ │ │ │ - vsub.f64 d10, d11, d10 │ │ │ │ - vldr d11, [sp, #312] @ 0x138 │ │ │ │ - vldr d3, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d13, [sp, #488] @ 0x1e8 │ │ │ │ + sub.w r3, r5, r8 │ │ │ │ + mov.w r5, #408 @ 0x198 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vadd.f64 d7, d8, d10 │ │ │ │ + add.w r3, r7, r3, lsl #3 │ │ │ │ + vsub.f64 d10, d8, d10 │ │ │ │ + vldr d8, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d1, d2 │ │ │ │ - vldr d1, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d2, [sp, #616] @ 0x268 │ │ │ │ - vstr d5, [r2] │ │ │ │ - mla r2, ip, r9, fp │ │ │ │ + vsub.f64 d6, d11, d2 │ │ │ │ + vldr d11, [sp, #248] @ 0xf8 │ │ │ │ + vldr d2, [sp, #976] @ 0x3d0 │ │ │ │ + vstr d5, [r3] │ │ │ │ + mla r3, fp, r8, r7 │ │ │ │ + mov.w fp, #376 @ 0x178 │ │ │ │ vadd.f64 d5, d14, d6 │ │ │ │ - mov.w ip, #376 @ 0x178 │ │ │ │ vsub.f64 d6, d6, d14 │ │ │ │ - vldr d14, [sp, #376] @ 0x178 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d12, d15 │ │ │ │ - subs r2, r2, r1 │ │ │ │ - vldr d12, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d5, [r2] │ │ │ │ - mla r2, ip, r9, fp │ │ │ │ + vldr d14, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vsub.f64 d7, d13, d15 │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ + vstr d5, [r3] │ │ │ │ + mla r3, fp, r8, r7 │ │ │ │ + mov.w fp, #488 @ 0x1e8 │ │ │ │ vsub.f64 d5, d7, d10 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ - vldr d10, [sp, #992] @ 0x3e0 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vadd.f64 d6, d11, d14 │ │ │ │ + vstr d6, [r3] │ │ │ │ + add.w r3, r2, r1 │ │ │ │ + vadd.f64 d6, d8, d11 │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ + vldr d8, [sp, #200] @ 0xc8 │ │ │ │ vstr d5, [r3] │ │ │ │ - movs r3, #136 @ 0x88 │ │ │ │ - vldr d5, [pc, #-868] @ 44650 │ │ │ │ - mla r2, r4, r9, fp │ │ │ │ - mla r3, r3, r6, r8 │ │ │ │ + add.w r3, ip, r2, lsl #3 │ │ │ │ + vldr d5, [pc, #-888] @ 486d8 │ │ │ │ vstr d7, [r3] │ │ │ │ - mla r3, r0, r6, r8 │ │ │ │ - vldr d7, [sp, #424] @ 0x1a8 │ │ │ │ + mla r3, fp, r4, ip │ │ │ │ + vldr d7, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ - vldr d12, [sp, #360] @ 0x168 │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ + vldr d12, [sp, #232] @ 0xe8 │ │ │ │ + vadd.f64 d13, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vmul.f64 d7, d0, d8 │ │ │ │ - vmla.f64 d7, d1, d5 │ │ │ │ - vstr d6, [sp] │ │ │ │ - vmul.f64 d6, d10, d8 │ │ │ │ - vldr d8, [sp, #328] @ 0x148 │ │ │ │ - vnmls.f64 d6, d9, d5 │ │ │ │ + vmul.f64 d7, d0, d3 │ │ │ │ + vldr d3, [sp, #304] @ 0x130 │ │ │ │ + vstr d6, [sp, #8] │ │ │ │ + vmul.f64 d6, d9, d4 │ │ │ │ + vmla.f64 d7, d14, d5 │ │ │ │ + vnmls.f64 d6, d2, d5 │ │ │ │ vsub.f64 d15, d6, d7 │ │ │ │ vadd.f64 d11, d7, d6 │ │ │ │ - vadd.f64 d6, d3, d13 │ │ │ │ - vmul.f64 d7, d1, d4 │ │ │ │ - vldr d3, [sp, #536] @ 0x218 │ │ │ │ - vldr d1, [sp, #816] @ 0x330 │ │ │ │ - vstr d15, [sp, #8] │ │ │ │ + vadd.f64 d6, d3, d1 │ │ │ │ + vmul.f64 d7, d14, d4 │ │ │ │ + vldr d1, [sp, #616] @ 0x268 │ │ │ │ + vstr d15, [sp, #16] │ │ │ │ vadd.f64 d15, d8, d12 │ │ │ │ vnmls.f64 d7, d0, d5 │ │ │ │ - vldr d0, [pc, #-960] @ 44658 │ │ │ │ + vldr d0, [pc, #-968] @ 486e0 │ │ │ │ vadd.f64 d8, d15, d6 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - vmul.f64 d6, d10, d5 │ │ │ │ - vadd.f64 d5, d3, d2 │ │ │ │ - vmla.f64 d6, d9, d4 │ │ │ │ - vldr d3, [sp, #552] @ 0x228 │ │ │ │ - vldr d2, [sp, #624] @ 0x270 │ │ │ │ - vadd.f64 d9, d1, d5 │ │ │ │ - vsub.f64 d5, d1, d5 │ │ │ │ - vldr d1, [pc, #-992] @ 44660 │ │ │ │ + vmul.f64 d6, d9, d5 │ │ │ │ + vmla.f64 d6, d2, d4 │ │ │ │ + vldr d2, [sp, #640] @ 0x280 │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ + vldr d3, [sp, #624] @ 0x270 │ │ │ │ + vadd.f64 d5, d1, d2 │ │ │ │ + vldr d2, [sp, #648] @ 0x288 │ │ │ │ + add.w r2, r7, r6, lsl #3 │ │ │ │ + vldr d1, [sp, #832] @ 0x340 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - vsub.f64 d12, d6, d7 │ │ │ │ + vsub.f64 d14, d6, d7 │ │ │ │ vadd.f64 d6, d3, d2 │ │ │ │ - vldr d3, [sp, #832] @ 0x340 │ │ │ │ - vldr d2, [pc, #-1004] @ 44668 │ │ │ │ + vldr d3, [sp, #848] @ 0x350 │ │ │ │ + vadd.f64 d9, d1, d5 │ │ │ │ + vsub.f64 d5, d1, d5 │ │ │ │ + vldr d1, [pc, #516] @ 48cf0 │ │ │ │ + vldr d2, [pc, #520] @ 48cf8 │ │ │ │ vadd.f64 d7, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vmul.f64 d3, d7, d0 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vmla.f64 d7, d9, d0 │ │ │ │ vnmls.f64 d3, d9, d1 │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ - vldr d7, [sp, #136] @ 0x88 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ - vldr d3, [pc, #444] @ 44c38 │ │ │ │ + vmla.f64 d7, d9, d0 │ │ │ │ + vldr d9, [sp, #568] @ 0x238 │ │ │ │ + vstr d3, [sp, #32] │ │ │ │ + vldr d3, [pc, #492] @ 48d00 │ │ │ │ + vstr d7, [sp, #48] @ 0x30 │ │ │ │ + vldr d7, [sp, #544] @ 0x220 │ │ │ │ vmul.f64 d10, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmov.f64 d13, d10 │ │ │ │ vnmls.f64 d6, d5, d3 │ │ │ │ - vmla.f64 d13, d5, d2 │ │ │ │ - vstr d6, [sp, #40] @ 0x28 │ │ │ │ - vstr d13, [sp, #24] │ │ │ │ - vldr d9, [sp, #64] @ 0x40 │ │ │ │ - vldr d10, [sp, #144] @ 0x90 │ │ │ │ + vmov.f64 d12, d10 │ │ │ │ + vldr d10, [sp, #552] @ 0x228 │ │ │ │ + vmla.f64 d12, d5, d2 │ │ │ │ + vstr d6, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d6, d7, d9 │ │ │ │ - vldr d7, [sp, #264] @ 0x108 │ │ │ │ - vldr d9, [sp, #912] @ 0x390 │ │ │ │ + vldr d7, [sp, #576] @ 0x240 │ │ │ │ + vstr d12, [sp, #40] @ 0x28 │ │ │ │ + vldr d9, [sp, #928] @ 0x3a0 │ │ │ │ vadd.f64 d7, d10, d7 │ │ │ │ - vldr d10, [sp, #936] @ 0x3a8 │ │ │ │ + vldr d10, [sp, #944] @ 0x3b0 │ │ │ │ vadd.f64 d5, d9, d6 │ │ │ │ vsub.f64 d6, d9, d6 │ │ │ │ vadd.f64 d9, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ vmul.f64 d10, d6, d2 │ │ │ │ - vmul.f64 d13, d9, d0 │ │ │ │ + vmul.f64 d12, d9, d0 │ │ │ │ vmul.f64 d2, d7, d2 │ │ │ │ - vmla.f64 d13, d5, d1 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ vnmls.f64 d10, d7, d3 │ │ │ │ + vadd.f64 d7, d13, d11 │ │ │ │ + vmla.f64 d12, d5, d1 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ + vldr d0, [sp, #48] @ 0x30 │ │ │ │ vmla.f64 d2, d6, d3 │ │ │ │ - vadd.f64 d7, d14, d11 │ │ │ │ - vldr d0, [sp, #32] │ │ │ │ vnmls.f64 d5, d9, d1 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - vadd.f64 d6, d1, d13 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vadd.f64 d6, d1, d12 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vstr d3, [r3] │ │ │ │ - mla r3, r4, r6, r8 │ │ │ │ - mov.w r4, #280 @ 0x118 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + add.w r3, ip, r3, lsl #3 │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d0, d5 │ │ │ │ - add r3, sl │ │ │ │ + add r3, r1 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d3, [r2] │ │ │ │ - mla r2, r0, r9, fp │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ - mov.w r0, #408 @ 0x198 │ │ │ │ + mla r2, fp, r8, r7 │ │ │ │ + mov.w fp, #280 @ 0x118 │ │ │ │ + vldr d3, [sp, #56] @ 0x38 │ │ │ │ vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d1, d13 │ │ │ │ - subs r2, r2, r1 │ │ │ │ - vldr d1, [sp] │ │ │ │ + vsub.f64 d7, d1, d12 │ │ │ │ + sub.w r2, r2, r0 │ │ │ │ + vldr d1, [sp, #8] │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ vstr d6, [r2] │ │ │ │ - mla r2, r4, r9, fp │ │ │ │ + mla r2, fp, r8, r7 │ │ │ │ vsub.f64 d6, d0, d5 │ │ │ │ - vldr d0, [sp, #8] │ │ │ │ - mov.w r4, #360 @ 0x168 │ │ │ │ + vldr d0, [sp, #16] │ │ │ │ vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d14, d11 │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ + vsub.f64 d7, d13, d11 │ │ │ │ + mov.w r2, #104 @ 0x68 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d3, d2 │ │ │ │ vstr d5, [r3] │ │ │ │ - movs r3, #232 @ 0xe8 │ │ │ │ - mla r3, r3, r6, r8 │ │ │ │ + mov.w r3, #232 @ 0xe8 │ │ │ │ + mla r3, r3, r4, ip │ │ │ │ vstr d7, [r3] │ │ │ │ - vadd.f64 d7, d1, d12 │ │ │ │ - mla r3, r0, r6, r8 │ │ │ │ + vadd.f64 d7, d1, d14 │ │ │ │ + mla r3, r5, r4, ip │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d0, d15 │ │ │ │ vsub.f64 d15, d0, d15 │ │ │ │ vstr d5, [r3] │ │ │ │ - mla r3, r2, r6, r8 │ │ │ │ - mla r2, r2, r9, fp │ │ │ │ + mla r3, r2, r4, ip │ │ │ │ + mla r2, r2, r8, r7 │ │ │ │ vstr d7, [r3] │ │ │ │ + add r3, r1 │ │ │ │ + mov.w r1, #152 @ 0x98 │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d7, d4, d10 │ │ │ │ vsub.f64 d10, d4, d10 │ │ │ │ - add r3, sl │ │ │ │ - mov.w sl, #152 @ 0x98 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d5, [r2] │ │ │ │ - mla r2, r0, r9, fp │ │ │ │ + mla r2, r5, r8, r7 │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d3, d2 │ │ │ │ - subs r2, r2, r1 │ │ │ │ + sub.w r2, r2, r0 │ │ │ │ vadd.f64 d5, d15, d7 │ │ │ │ vsub.f64 d7, d7, d15 │ │ │ │ vstr d5, [r2] │ │ │ │ - mla r2, r4, r9, fp │ │ │ │ + mov.w r2, #360 @ 0x168 │ │ │ │ + mla r2, r2, r8, r7 │ │ │ │ vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d1, d12 │ │ │ │ + vsub.f64 d7, d1, d14 │ │ │ │ vsub.f64 d5, d7, d10 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ vstr d5, [r3] │ │ │ │ - mla r3, sl, r6, r8 │ │ │ │ + mla r3, r1, r4, ip │ │ │ │ vstr d7, [r3] │ │ │ │ - ldr.w r3, [sp, #1040] @ 0x410 │ │ │ │ + ldr.w r3, [sp, #1036] @ 0x40c │ │ │ │ + add sl, r3 │ │ │ │ add lr, r3 │ │ │ │ + ldr.w r3, [sp, #1040] @ 0x410 │ │ │ │ + add ip, r3 │ │ │ │ add r7, r3 │ │ │ │ ldr.w r3, [sp, #1044] @ 0x414 │ │ │ │ - add r8, r3 │ │ │ │ - add fp, r3 │ │ │ │ - ldr.w r3, [sp, #1048] @ 0x418 │ │ │ │ - eors r5, r3 │ │ │ │ - eors r6, r3 │ │ │ │ eor.w r9, r9, r3 │ │ │ │ - ldr.w r3, [sp, #1172] @ 0x494 │ │ │ │ + eor.w r4, r4, r3 │ │ │ │ + eor.w r8, r8, r3 │ │ │ │ + ldr.w r3, [sp, #1164] @ 0x48c │ │ │ │ subs r3, #1 │ │ │ │ - str.w r3, [sp, #1172] @ 0x494 │ │ │ │ - bne.w 42402 │ │ │ │ - addw sp, sp, #1060 @ 0x424 │ │ │ │ + str.w r3, [sp, #1164] @ 0x48c │ │ │ │ + bne.w 463f6 │ │ │ │ + addw sp, sp, #1052 @ 0x41c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + add r5, pc, #92 @ (adr r5, 48d50 ) │ │ │ │ + ldrb r0, [r1, #28] │ │ │ │ + add r7, pc, #340 @ (adr r7, 48e4c ) │ │ │ │ + subs r7, #239 @ 0xef │ │ │ │ + strb r5, [r6, #0] │ │ │ │ + stc2l 15, cr0, [r1], #988 @ 0x3dc │ │ │ │ + subs r7, #227 @ 0xe3 │ │ │ │ strh r1, [r0, #58] @ 0x3a │ │ │ │ @ instruction: 0x47f3 │ │ │ │ - cbz r0, 44cb8 │ │ │ │ + cbz r0, 48d80 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ │ │ │ │ -00044c40 : │ │ │ │ - ldr r2, [pc, #8] @ (44c4c ) │ │ │ │ - ldr r1, [pc, #12] @ (44c50 ) │ │ │ │ +00048d08 : │ │ │ │ + ldr r2, [pc, #8] @ (48d14 ) │ │ │ │ + ldr r1, [pc, #12] @ (48d18 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldrb r0, [r0, #10] │ │ │ │ + add r1, sp, #736 @ 0x2e0 │ │ │ │ movs r5, r0 │ │ │ │ - bvc.n 44cf2 │ │ │ │ + bvs.n 48e0a │ │ │ │ vaddl.u q8, d15, d0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r7, [pc, #1048] @ 45078 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #132 @ 0x84 │ │ │ │ + sub sp, #140 @ 0x8c │ │ │ │ + ldr.w r7, [pc, #1060] @ 49160 │ │ │ │ + ldrd r6, r4, [sp, #248] @ 0xf8 │ │ │ │ + ldrd lr, r5, [sp, #240] @ 0xf0 │ │ │ │ add r7, pc │ │ │ │ - ldr r4, [sp, #244] @ 0xf4 │ │ │ │ - ldrd lr, r5, [sp, #232] @ 0xe8 │ │ │ │ cmp r4, #0 │ │ │ │ - ldr r6, [sp, #240] @ 0xf0 │ │ │ │ - ble.w 45080 │ │ │ │ - ldr r4, [sp, #248] @ 0xf8 │ │ │ │ - mov.w sl, #40 @ 0x28 │ │ │ │ - ldr.w ip, [pc, #1020] @ 4507c │ │ │ │ - vldr d13, [pc, #988] @ 45060 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #120] @ 0x78 │ │ │ │ - ldr r4, [sp, #252] @ 0xfc │ │ │ │ - vldr d15, [pc, #988] @ 45068 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #124] @ 0x7c │ │ │ │ - ldr.w r7, [r7, ip] │ │ │ │ + ble.w 49178 │ │ │ │ + ldr r4, [sp, #256] @ 0x100 │ │ │ │ + ldr.w ip, [pc, #1040] @ 49164 │ │ │ │ + vldr d13, [pc, #1008] @ 49148 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d15, [pc, #1008] @ 49150 │ │ │ │ + str r4, [sp, #128] @ 0x80 │ │ │ │ + ldr r4, [sp, #260] @ 0x104 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r4, [sp, #132] @ 0x84 │ │ │ │ mov r4, lr │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr.w fp, [r7] │ │ │ │ - mul.w r7, sl, r4 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ + ldr.w r7, [r7, ip] │ │ │ │ + ldr.w sl, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #2 │ │ │ │ + mov.w lr, r4, lsl #3 │ │ │ │ vldr d2, [r0] │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ mov.w r9, r4, lsl #6 │ │ │ │ add.w ip, r0, r7 │ │ │ │ vldr d3, [ip] │ │ │ │ - mla ip, r3, r4, r1 │ │ │ │ - movs r3, #24 │ │ │ │ - vadd.f64 d6, d2, d3 │ │ │ │ - vsub.f64 d8, d2, d3 │ │ │ │ + sub.w ip, lr, r4 │ │ │ │ + add.w ip, r1, ip, lsl #3 │ │ │ │ vldr d4, [ip] │ │ │ │ mov.w ip, r4, lsl #4 │ │ │ │ - add.w lr, r1, ip │ │ │ │ + add.w r8, r1, ip │ │ │ │ + vadd.f64 d6, d2, d3 │ │ │ │ add ip, r0 │ │ │ │ - mul.w r8, r3, r4 │ │ │ │ - vstr d8, [sp, #8] │ │ │ │ - vldr d5, [lr] │ │ │ │ + vsub.f64 d0, d2, d3 │ │ │ │ + vldr d5, [r8] │ │ │ │ + vstr d0, [sp] │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vadd.f64 d1, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ + vsub.f64 d2, d4, d5 │ │ │ │ + vldr d5, [r1] │ │ │ │ + vadd.f64 d3, d6, d7 │ │ │ │ + vsub.f64 d1, d6, d7 │ │ │ │ vldr d6, [ip] │ │ │ │ add ip, r7 │ │ │ │ - vstr d4, [sp, #16] │ │ │ │ - vstr d7, [sp, #56] @ 0x38 │ │ │ │ + vstr d2, [sp, #8] │ │ │ │ vldr d7, [ip] │ │ │ │ add.w ip, r1, r9 │ │ │ │ add r9, r0 │ │ │ │ - vstr d1, [sp, #48] @ 0x30 │ │ │ │ + vstr d3, [sp, #56] @ 0x38 │ │ │ │ + vstr d1, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d0, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vstr d6, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d11, d6, d7 │ │ │ │ vldr d6, [ip] │ │ │ │ - add.w ip, r1, r8 │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ + mov.w r8, ip, lsl #3 │ │ │ │ + mov.w ip, ip, lsl #4 │ │ │ │ + add.w fp, r1, r8 │ │ │ │ add r8, r0 │ │ │ │ - vldr d12, [ip] │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ - vldr d7, [r8] │ │ │ │ - mov.w r8, r4, lsl #5 │ │ │ │ - mul.w lr, ip, r4 │ │ │ │ - vsub.f64 d3, d6, d12 │ │ │ │ - vadd.f64 d12, d6, d12 │ │ │ │ - add.w ip, r1, lr │ │ │ │ - add lr, r0 │ │ │ │ - vstr d3, [sp, #32] │ │ │ │ - vldr d6, [ip] │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ - add.w r3, r1, ip │ │ │ │ + vstr d11, [sp, #48] @ 0x30 │ │ │ │ + vldr d12, [fp] │ │ │ │ + add.w fp, r1, ip │ │ │ │ add ip, r0 │ │ │ │ - vldr d11, [r3] │ │ │ │ - vldr d8, [ip] │ │ │ │ - vsub.f64 d2, d6, d11 │ │ │ │ + vsub.f64 d8, d6, d12 │ │ │ │ + vadd.f64 d12, d6, d12 │ │ │ │ + vldr d6, [fp] │ │ │ │ + add.w fp, r1, lr │ │ │ │ + vldr d11, [fp] │ │ │ │ + mov.w fp, r6, lsl #5 │ │ │ │ + vstr d8, [sp, #24] │ │ │ │ + vsub.f64 d7, d6, d11 │ │ │ │ vadd.f64 d11, d6, d11 │ │ │ │ vldr d6, [r9] │ │ │ │ + vstr d7, [sp, #16] │ │ │ │ + vldr d7, [r8] │ │ │ │ + mov.w r8, r4, lsl #5 │ │ │ │ add.w r9, r0, r8 │ │ │ │ add r8, r1 │ │ │ │ - vsub.f64 d1, d6, d7 │ │ │ │ - vadd.f64 d9, d6, d7 │ │ │ │ + vsub.f64 d9, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vstr d6, [sp, #72] @ 0x48 │ │ │ │ + vsub.f64 d14, d0, d9 │ │ │ │ + vadd.f64 d9, d0, d9 │ │ │ │ vldr d6, [r9] │ │ │ │ add r9, r7 │ │ │ │ add r7, r1 │ │ │ │ - vstr d2, [sp, #24] │ │ │ │ - vstr d9, [sp, #72] @ 0x48 │ │ │ │ - vldr d10, [r7] │ │ │ │ - movs r7, #72 @ 0x48 │ │ │ │ - vldr d9, [r9] │ │ │ │ - mov.w r9, r5, lsl #5 │ │ │ │ - mla r7, r7, r4, r1 │ │ │ │ - eor.w r4, r4, fp │ │ │ │ - vsub.f64 d2, d6, d9 │ │ │ │ - vadd.f64 d9, d6, d9 │ │ │ │ - vldr d6, [r1] │ │ │ │ + vldr d10, [r9] │ │ │ │ + mov.w r9, r6, lsl #2 │ │ │ │ vldr d7, [r7] │ │ │ │ - mla r7, sl, r5, r2 │ │ │ │ - vsub.f64 d4, d6, d10 │ │ │ │ + add.w r7, lr, r4 │ │ │ │ + add lr, r0 │ │ │ │ + add.w r7, r1, r7, lsl #3 │ │ │ │ + vstr d14, [sp, #88] @ 0x58 │ │ │ │ + eor.w r4, r4, sl │ │ │ │ + vldr d8, [lr] │ │ │ │ + mov.w lr, r5, lsl #2 │ │ │ │ + vsub.f64 d1, d6, d10 │ │ │ │ vadd.f64 d10, d6, d10 │ │ │ │ vldr d6, [r8] │ │ │ │ - vsub.f64 d5, d6, d7 │ │ │ │ + add.w r8, r6, r6, lsl #1 │ │ │ │ + vsub.f64 d3, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r9, r6 │ │ │ │ + mov.w r8, r8, lsl #4 │ │ │ │ + sub.w r9, r6, r9 │ │ │ │ + add.w r7, r3, r7, lsl #3 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [lr] │ │ │ │ - mov.w lr, #48 @ 0x30 │ │ │ │ - vsub.f64 d3, d7, d8 │ │ │ │ - vsub.f64 d14, d4, d5 │ │ │ │ + vldr d7, [ip] │ │ │ │ + add.w ip, lr, r5 │ │ │ │ + sub.w lr, r5, lr │ │ │ │ + add.w ip, r2, ip, lsl #3 │ │ │ │ + mov.w lr, lr, lsl #4 │ │ │ │ + vsub.f64 d2, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - mul.w r8, lr, r6 │ │ │ │ - mov.w lr, r6, lsl #5 │ │ │ │ - vsub.f64 d8, d2, d3 │ │ │ │ - vstr d14, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d14, d0, d1 │ │ │ │ - vadd.f64 d2, d2, d3 │ │ │ │ - vadd.f64 d3, d11, d9 │ │ │ │ - vadd.f64 d0, d0, d1 │ │ │ │ - vstr d8, [sp, #96] @ 0x60 │ │ │ │ - vstr d14, [sp, #88] @ 0x58 │ │ │ │ - vldr d8, [sp, #32] │ │ │ │ - vmov.f64 d1, d3 │ │ │ │ - vldr d14, [sp, #24] │ │ │ │ - vadd.f64 d3, d12, d7 │ │ │ │ + vsub.f64 d8, d3, d4 │ │ │ │ + vadd.f64 d4, d3, d4 │ │ │ │ + vstr d8, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d8, d1, d2 │ │ │ │ + vadd.f64 d2, d1, d2 │ │ │ │ + vadd.f64 d1, d12, d7 │ │ │ │ vsub.f64 d7, d7, d12 │ │ │ │ - vadd.f64 d12, d4, d5 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ + vstr d8, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d0, d9, d2 │ │ │ │ + vldr d8, [sp, #24] │ │ │ │ + vldr d14, [sp, #16] │ │ │ │ + vstr d9, [sp, #24] │ │ │ │ + vstr d0, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d0, d11, d10 │ │ │ │ + vsub.f64 d10, d10, d11 │ │ │ │ + vldr d11, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d14, d8, d14 │ │ │ │ - vstr d1, [sp, #32] │ │ │ │ - vadd.f64 d1, d1, d3 │ │ │ │ - mla ip, sl, r6, r3 │ │ │ │ - movs r3, #24 │ │ │ │ + vadd.f64 d9, d0, d1 │ │ │ │ + vstr d0, [sp, #32] │ │ │ │ + vadd.f64 d0, d10, d7 │ │ │ │ + vsub.f64 d7, d10, d7 │ │ │ │ + vldr d10, [sp, #32] │ │ │ │ vstr d14, [sp, #104] @ 0x68 │ │ │ │ - vldr d14, [sp, #24] │ │ │ │ - vstr d12, [sp, #24] │ │ │ │ - vstr d1, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d1, d9, d11 │ │ │ │ - vadd.f64 d5, d8, d14 │ │ │ │ - vldr d8, [sp, #64] @ 0x40 │ │ │ │ + vldr d14, [sp, #16] │ │ │ │ + vstr d4, [sp, #16] │ │ │ │ + vstr d0, [sp, #120] @ 0x78 │ │ │ │ + vldr d0, [sp] │ │ │ │ + vadd.f64 d3, d8, d14 │ │ │ │ vldr d14, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d4, d8, d6 │ │ │ │ - vsub.f64 d6, d8, d6 │ │ │ │ - vadd.f64 d12, d12, d5 │ │ │ │ - vstr d5, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d5, d14, d10 │ │ │ │ - vsub.f64 d10, d14, d10 │ │ │ │ - vadd.f64 d14, d0, d2 │ │ │ │ - vadd.f64 d11, d1, d7 │ │ │ │ - vsub.f64 d7, d1, d7 │ │ │ │ - vadd.f64 d8, d10, d6 │ │ │ │ - vsub.f64 d6, d10, d6 │ │ │ │ - vldr d10, [sp, #32] │ │ │ │ - vadd.f64 d9, d4, d5 │ │ │ │ - vmul.f64 d1, d7, d15 │ │ │ │ + vadd.f64 d8, d4, d3 │ │ │ │ + vadd.f64 d4, d14, d5 │ │ │ │ + vstr d3, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d5, d14, d5 │ │ │ │ + vldr d14, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d3, d11, d6 │ │ │ │ + vsub.f64 d6, d11, d6 │ │ │ │ + vmov.f64 d12, d8 │ │ │ │ + vstr d8, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d0, d0, d14 │ │ │ │ + vadd.f64 d8, d3, d4 │ │ │ │ + vadd.f64 d11, d5, d6 │ │ │ │ + vsub.f64 d6, d5, d6 │ │ │ │ + vmul.f64 d5, d7, d15 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ - vstr d8, [sp, #64] @ 0x40 │ │ │ │ - vmla.f64 d7, d6, d15 │ │ │ │ - vldr d8, [sp, #8] │ │ │ │ - vsub.f64 d3, d10, d3 │ │ │ │ - vnmls.f64 d1, d6, d13 │ │ │ │ - vldr d10, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d8, d8, d14 │ │ │ │ - vsub.f64 d6, d9, d10 │ │ │ │ - vstr d8, [r7] │ │ │ │ - sub.w r7, r7, r5, lsl #3 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ - vsub.f64 d8, d8, d12 │ │ │ │ - vstr d8, [ip] │ │ │ │ - add.w ip, ip, r6, lsl #3 │ │ │ │ - vldr d8, [pc, #428] @ 45070 │ │ │ │ - vstr d1, [ip] │ │ │ │ - sub.w ip, ip, lr │ │ │ │ - vldr d1, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ - vstr d7, [ip] │ │ │ │ - vmul.f64 d7, d3, d13 │ │ │ │ - vmul.f64 d3, d3, d15 │ │ │ │ - add ip, r8 │ │ │ │ - vmla.f64 d3, d5, d13 │ │ │ │ - vnmls.f64 d7, d5, d15 │ │ │ │ - vmov.f64 d5, d1 │ │ │ │ - vstr d7, [ip] │ │ │ │ - sub.w ip, ip, lr │ │ │ │ - vadd.f64 d7, d10, d9 │ │ │ │ - vldr d9, [sp, #64] @ 0x40 │ │ │ │ - mvn.w lr, #47 @ 0x2f │ │ │ │ - vstr d3, [ip] │ │ │ │ + vsub.f64 d4, d3, d4 │ │ │ │ vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ - vmls.f64 d5, d7, d3 │ │ │ │ - vadd.f64 d7, d1, d7 │ │ │ │ - vldr d1, [sp, #56] @ 0x38 │ │ │ │ - mul.w lr, lr, r5 │ │ │ │ - vadd.f64 d4, d6, d5 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vmov.f64 d6, d1 │ │ │ │ - vstr d4, [r7] │ │ │ │ - add r7, r9 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d9, d11 │ │ │ │ - vadd.f64 d11, d11, d9 │ │ │ │ - vsub.f64 d4, d0, d2 │ │ │ │ + vstr d0, [ip] │ │ │ │ + sub.w ip, ip, r5, lsl #3 │ │ │ │ + vldr d0, [sp, #8] │ │ │ │ + vnmls.f64 d5, d6, d13 │ │ │ │ + vmla.f64 d7, d6, d15 │ │ │ │ + vsub.f64 d0, d0, d12 │ │ │ │ + vstr d0, [r7] │ │ │ │ + add.w r7, r7, r6, lsl #3 │ │ │ │ + vldr d0, [pc, #416] @ 49158 │ │ │ │ vstr d5, [r7] │ │ │ │ - add r7, lr │ │ │ │ - vmov.f64 d2, d3 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vmls.f64 d6, d11, d3 │ │ │ │ - vadd.f64 d11, d1, d11 │ │ │ │ + sub.w r7, r7, fp │ │ │ │ + vstr d7, [r7] │ │ │ │ + vsub.f64 d7, d10, d1 │ │ │ │ + add r7, r8 │ │ │ │ + vldr d1, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d6, d7, d13 │ │ │ │ + vmul.f64 d7, d7, d15 │ │ │ │ + vnmls.f64 d6, d4, d15 │ │ │ │ + vmla.f64 d7, d4, d13 │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ + vstr d6, [r7] │ │ │ │ + sub.w r7, r7, fp │ │ │ │ + vmov.f64 d6, d4 │ │ │ │ + mov.w fp, r5, lsl #5 │ │ │ │ + vstr d7, [r7] │ │ │ │ + vsub.f64 d7, d8, d9 │ │ │ │ + vadd.f64 d9, d9, d8 │ │ │ │ + add.w r7, r7, r9, lsl #3 │ │ │ │ + vmls.f64 d6, d9, d3 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vadd.f64 d9, d4, d9 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vstr d5, [ip] │ │ │ │ + add ip, fp │ │ │ │ + vstr d9, [r2] │ │ │ │ + vstr d6, [ip] │ │ │ │ + add ip, lr │ │ │ │ + vldr d6, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d12, d6, d11 │ │ │ │ + vsub.f64 d7, d11, d6 │ │ │ │ + vmov.f64 d6, d1 │ │ │ │ + vmls.f64 d6, d12, d3 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vadd.f64 d12, d1, d12 │ │ │ │ vldr d1, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d4, d4, d8 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #80] @ 0x50 │ │ │ │ - vstr d5, [r7] │ │ │ │ - add.w r7, r7, r5, lsl #6 │ │ │ │ - vstr d11, [r7] │ │ │ │ - sub.w r7, r7, r9 │ │ │ │ - mov.w r9, r5, lsl #4 │ │ │ │ - vstr d7, [r7] │ │ │ │ + vstr d5, [ip] │ │ │ │ + add.w ip, ip, r5, lsl #6 │ │ │ │ + sub.w fp, ip, fp │ │ │ │ + vstr d12, [ip] │ │ │ │ + add.w ip, r5, r5, lsl #1 │ │ │ │ + vstr d7, [fp] │ │ │ │ vmul.f64 d7, d1, d15 │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ + vldr d6, [sp, #80] @ 0x50 │ │ │ │ + add.w ip, fp, ip, lsl #3 │ │ │ │ + mov.w fp, r5, lsl #4 │ │ │ │ + eor.w r5, r5, sl │ │ │ │ + vldr d5, [sp] │ │ │ │ + vldr d9, [sp, #24] │ │ │ │ vmla.f64 d7, d6, d13 │ │ │ │ - vmls.f64 d5, d14, d3 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - mla r7, r3, r5, r7 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - eor.w r5, r5, fp │ │ │ │ + vmls.f64 d5, d14, d3 │ │ │ │ + vsub.f64 d4, d9, d2 │ │ │ │ + vmov.f64 d2, d3 │ │ │ │ vnmls.f64 d6, d1, d13 │ │ │ │ + vldr d1, [sp, #48] @ 0x30 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #96] @ 0x60 │ │ │ │ - vstr d4, [r7] │ │ │ │ + vstr d4, [ip] │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ - sub.w r7, r7, r9 │ │ │ │ + sub.w ip, ip, fp │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vmul.f64 d6, d3, d15 │ │ │ │ - vstr d4, [r7] │ │ │ │ - add r7, lr │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ - vmla.f64 d4, d12, d2 │ │ │ │ - vldr d12, [sp, #24] │ │ │ │ - vstr d7, [r7] │ │ │ │ - add r7, r9 │ │ │ │ + vstr d4, [ip] │ │ │ │ + add ip, lr │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vstr d7, [ip] │ │ │ │ + add ip, fp │ │ │ │ vldr d7, [sp, #88] @ 0x58 │ │ │ │ - vstr d5, [r7] │ │ │ │ - mvn.w r7, #23 │ │ │ │ - vmla.f64 d6, d7, d13 │ │ │ │ + vstr d5, [ip] │ │ │ │ + vmla.f64 d4, d1, d2 │ │ │ │ vmul.f64 d5, d7, d15 │ │ │ │ - vldr d7, [sp, #40] @ 0x28 │ │ │ │ - mla ip, r7, r6, ip │ │ │ │ - ldr r7, [sp, #120] @ 0x78 │ │ │ │ - vsub.f64 d7, d7, d12 │ │ │ │ + vmla.f64 d6, d7, d13 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ vnmls.f64 d5, d3, d13 │ │ │ │ - add r0, r7 │ │ │ │ - add r1, r7 │ │ │ │ - ldr r7, [sp, #124] @ 0x7c │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - add r3, r7 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - add r2, r7 │ │ │ │ - ldr r3, [sp, #244] @ 0xf4 │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d7, d3, d7 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - subs r3, #1 │ │ │ │ - str r3, [sp, #244] @ 0xf4 │ │ │ │ vsub.f64 d4, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vstr d4, [ip] │ │ │ │ + vstr d4, [r7] │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ - add ip, r8 │ │ │ │ + add r7, r8 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d4, [ip] │ │ │ │ - add.w ip, ip, r6, lsl #4 │ │ │ │ - eor.w r6, r6, fp │ │ │ │ - vstr d6, [ip] │ │ │ │ - sub.w ip, ip, r8 │ │ │ │ - vstr d7, [ip] │ │ │ │ - bne.w 44c9e │ │ │ │ - b.n 45080 │ │ │ │ + vstr d4, [r7] │ │ │ │ + add.w r7, r7, r6, lsl #4 │ │ │ │ + eor.w r6, r6, sl │ │ │ │ + vstr d6, [r7] │ │ │ │ + sub.w r7, r7, r8 │ │ │ │ + vstr d7, [r7] │ │ │ │ + ldr r7, [sp, #128] @ 0x80 │ │ │ │ + add r0, r7 │ │ │ │ + add r1, r7 │ │ │ │ + b.n 49168 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff4ed7a2 │ │ │ │ - b.n 45766 │ │ │ │ + b.w ff4f188a │ │ │ │ + b.n 4984e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - ldr r7, [sp, #376] @ 0x178 │ │ │ │ + ldmia r6, {r1, r2, r3, r4, r5, r6} │ │ │ │ movs r5, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - add sp, #132 @ 0x84 │ │ │ │ + ldr r7, [sp, #132] @ 0x84 │ │ │ │ + add r2, r7 │ │ │ │ + add r3, r7 │ │ │ │ + ldr r7, [sp, #252] @ 0xfc │ │ │ │ + subs r7, #1 │ │ │ │ + str r7, [sp, #252] @ 0xfc │ │ │ │ + bne.w 48d74 │ │ │ │ + add sp, #140 @ 0x8c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0004508c : │ │ │ │ - ldr r2, [pc, #8] @ (45098 ) │ │ │ │ - ldr r1, [pc, #12] @ (4509c ) │ │ │ │ +00049194 : │ │ │ │ + ldr r2, [pc, #8] @ (491a0 ) │ │ │ │ + ldr r1, [pc, #12] @ (491a4 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - strb r4, [r4, #25] │ │ │ │ + add r5, pc, #368 @ (adr r5, 49314 ) │ │ │ │ movs r5, r0 │ │ │ │ - @ instruction: 0xfbc3ffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov sl, r3 │ │ │ │ - ldr.w r3, [pc, #1232] @ 45578 │ │ │ │ + @ instruction: 0xfb83ffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #252 @ 0xfc │ │ │ │ - add r3, pc │ │ │ │ - ldr r7, [sp, #364] @ 0x16c │ │ │ │ - ldrd r4, r5, [sp, #352] @ 0x160 │ │ │ │ - cmp r7, #0 │ │ │ │ - ldr r6, [sp, #360] @ 0x168 │ │ │ │ - ble.w 45c40 │ │ │ │ - ldr r7, [sp, #368] @ 0x170 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r7, [sp, #236] @ 0xec │ │ │ │ - ldr r7, [sp, #372] @ 0x174 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r7, [sp, #240] @ 0xf0 │ │ │ │ - ldr.w r7, [pc, #1196] @ 4557c │ │ │ │ - ldr r3, [r3, r7] │ │ │ │ - str r2, [sp, #232] @ 0xe8 │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #244] @ 0xf4 │ │ │ │ - mov.w ip, #40 @ 0x28 │ │ │ │ - mov.w lr, #56 @ 0x38 │ │ │ │ - vldr d8, [pc, #1004] @ 454d0 │ │ │ │ - add.w r8, r1, r4, lsl #3 │ │ │ │ - vldr d0, [pc, #1004] @ 454d8 │ │ │ │ - mov.w r9, #88 @ 0x58 │ │ │ │ - mul.w r7, ip, r4 │ │ │ │ - vldr d13, [pc, #1000] @ 454e0 │ │ │ │ - mla lr, lr, r4, r1 │ │ │ │ + ldr.w r7, [pc, #1212] @ 49680 │ │ │ │ + ldrd r6, r4, [sp, #360] @ 0x168 │ │ │ │ + ldrd lr, r5, [sp, #352] @ 0x160 │ │ │ │ + add r7, pc │ │ │ │ + cmp r4, #0 │ │ │ │ + ble.w 49d7c │ │ │ │ + ldr r4, [sp, #368] @ 0x170 │ │ │ │ + ldr.w ip, [pc, #1192] @ 49684 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r4, [sp, #236] @ 0xec │ │ │ │ + ldr r4, [sp, #372] @ 0x174 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r4, [sp, #240] @ 0xf0 │ │ │ │ + ldr.w r7, [r7, ip] │ │ │ │ + ldr r4, [r7, #0] │ │ │ │ + str r4, [sp, #244] @ 0xf4 │ │ │ │ + mov r4, lr │ │ │ │ + mov.w ip, r4, lsl #2 │ │ │ │ + vldr d8, [pc, #1004] @ 495e8 │ │ │ │ vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ - adds r3, r0, r7 │ │ │ │ - mla r9, r9, r4, r1 │ │ │ │ + mov.w r8, r4, lsl #3 │ │ │ │ + add.w r9, ip, r4 │ │ │ │ + vldr d0, [pc, #996] @ 495f0 │ │ │ │ + sub.w ip, r4, ip │ │ │ │ + mov.w lr, r9, lsl #3 │ │ │ │ + sub.w sl, r8, r4 │ │ │ │ + add.w sl, r1, sl, lsl #3 │ │ │ │ + vldr d13, [pc, #984] @ 495f8 │ │ │ │ + add.w r7, r0, lr │ │ │ │ + mov.w ip, ip, lsl #4 │ │ │ │ + mov.w r9, r9, lsl #4 │ │ │ │ vldr d10, [r0] │ │ │ │ - mov.w fp, r6, lsl #3 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, r7 │ │ │ │ - vldr d7, [lr] │ │ │ │ - add.w lr, r1, r4, lsl #4 │ │ │ │ - vldr d3, [r9] │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, lr │ │ │ │ + vldr d7, [sl] │ │ │ │ + add.w sl, r1, r4, lsl #4 │ │ │ │ vmov.f64 d15, d10 │ │ │ │ + vldr d4, [sl] │ │ │ │ + add.w sl, r1, r8 │ │ │ │ + add r8, r4 │ │ │ │ + add.w r8, r1, r8, lsl #3 │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ - vldr d4, [lr] │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - vldr d5, [r3] │ │ │ │ - mov.w lr, #80 @ 0x50 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, ip │ │ │ │ vadd.f64 d11, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vmul.f64 d5, d7, d8 │ │ │ │ vstr d7, [sp, #80] @ 0x50 │ │ │ │ - vldr d7, [pc, #924] @ 454e8 │ │ │ │ - mul.w lr, lr, r4 │ │ │ │ - vldr d8, [pc, #924] @ 454f0 │ │ │ │ + vmul.f64 d5, d7, d8 │ │ │ │ + vldr d7, [pc, #912] @ 49600 │ │ │ │ + vldr d8, [pc, #916] @ 49608 │ │ │ │ vmla.f64 d5, d4, d0 │ │ │ │ vstr d4, [sp, #88] @ 0x58 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vstr d5, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d5, d11, d6 │ │ │ │ vadd.f64 d11, d6, d11 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add r7, lr │ │ │ │ + vldr d1, [r7] │ │ │ │ + add r7, ip │ │ │ │ vmul.f64 d14, d5, d7 │ │ │ │ - vldr d5, [r8] │ │ │ │ - mvn.w r8, #47 @ 0x2f │ │ │ │ + vldr d5, [sl] │ │ │ │ + mov.w sl, #88 @ 0x58 │ │ │ │ vmls.f64 d15, d11, d12 │ │ │ │ vadd.f64 d10, d10, d11 │ │ │ │ - mul.w r8, r8, r4 │ │ │ │ - add r3, r8 │ │ │ │ - sub.w r9, r1, r8 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, r7 │ │ │ │ - vldr d4, [r9] │ │ │ │ - add.w r9, r1, lr │ │ │ │ - vadd.f64 d11, d14, d15 │ │ │ │ - vldr d1, [r3] │ │ │ │ + mla sl, sl, r4, r1 │ │ │ │ + vldr d3, [sl] │ │ │ │ + sub.w sl, r1, ip │ │ │ │ + vldr d4, [sl] │ │ │ │ + add.w sl, r1, r9 │ │ │ │ vadd.f64 d7, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - add r3, r8 │ │ │ │ + vadd.f64 d11, d14, d15 │ │ │ │ vadd.f64 d2, d4, d1 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vadd.f64 d3, d7, d2 │ │ │ │ vmul.f64 d1, d4, d8 │ │ │ │ - vmla.f64 d1, d6, d13 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ + vmla.f64 d1, d6, d13 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vadd.f64 d9, d5, d3 │ │ │ │ vmls.f64 d5, d3, d12 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vnmls.f64 d6, d4, d13 │ │ │ │ vstr d1, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vldr d5, [r1] │ │ │ │ - vstr d6, [sp, #200] @ 0xc8 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, r7 │ │ │ │ vstr d3, [sp] │ │ │ │ - vldr d3, [r9] │ │ │ │ - add.w r9, r1, r7 │ │ │ │ - vldr d1, [r3] │ │ │ │ - add r3, r8 │ │ │ │ + vldr d3, [sl] │ │ │ │ + add.w sl, r1, lr │ │ │ │ + vstr d6, [sp, #200] @ 0xc8 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add r7, lr │ │ │ │ vstr d4, [sp, #24] │ │ │ │ - vldr d4, [r9] │ │ │ │ + vldr d1, [r7] │ │ │ │ + add r7, ip │ │ │ │ + vldr d4, [sl] │ │ │ │ + add.w sl, r1, r4, lsl #5 │ │ │ │ vadd.f64 d7, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - add.w r9, r1, r4, lsl #5 │ │ │ │ vadd.f64 d2, d4, d1 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vadd.f64 d3, d7, d2 │ │ │ │ vmul.f64 d1, d4, d8 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ vmla.f64 d1, d6, d13 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vsub.f64 d7, d7, d2 │ │ │ │ vadd.f64 d0, d5, d3 │ │ │ │ vmls.f64 d5, d3, d12 │ │ │ │ vmov.f64 d12, d8 │ │ │ │ vstr d0, [sp, #96] @ 0x60 │ │ │ │ vmov.f64 d0, d6 │ │ │ │ - vldr d6, [pc, #672] @ 454e8 │ │ │ │ - vmul.f64 d7, d7, d6 │ │ │ │ + vldr d6, [pc, #660] @ 49600 │ │ │ │ vnmls.f64 d0, d4, d13 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add r3, lr │ │ │ │ + vldr d4, [r7] │ │ │ │ + add r7, r9 │ │ │ │ + vmul.f64 d7, d7, d6 │ │ │ │ vadd.f64 d2, d7, d5 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - vldr d5, [r9] │ │ │ │ - mov.w r9, #72 @ 0x48 │ │ │ │ + vldr d5, [sl] │ │ │ │ + mov.w sl, r6, lsl #3 │ │ │ │ vstr d2, [sp, #32] │ │ │ │ - mla r9, r9, r4, r1 │ │ │ │ - vldr d2, [r3] │ │ │ │ - subs r3, r3, r7 │ │ │ │ + vldr d2, [r7] │ │ │ │ + sub.w r7, r7, lr │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d3, [r7] │ │ │ │ + add r7, ip │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ vstr d0, [sp, #208] @ 0xd0 │ │ │ │ + vldr d7, [r8] │ │ │ │ + add.w ip, r1, ip, lsl #3 │ │ │ │ + add.w r8, r6, r6, lsl #2 │ │ │ │ vadd.f64 d6, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vldr d7, [r9] │ │ │ │ - mov.w r9, #24 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add r3, r8 │ │ │ │ - mla r8, r9, r4, r1 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ vadd.f64 d0, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vmul.f64 d7, d3, d8 │ │ │ │ vadd.f64 d2, d6, d0 │ │ │ │ + vsub.f64 d6, d6, d0 │ │ │ │ vmla.f64 d7, d5, d13 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vsub.f64 d6, d6, d0 │ │ │ │ vnmls.f64 d5, d3, d13 │ │ │ │ - vldr d3, [pc, #556] @ 454e8 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ + vldr d3, [pc, #540] @ 49600 │ │ │ │ vstr d7, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d7, d4, d2 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ vstr d5, [sp, #48] @ 0x30 │ │ │ │ vmov.f64 d5, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add r3, lr │ │ │ │ + vldr d3, [r7] │ │ │ │ + add r7, r9 │ │ │ │ + mov.w r9, r5, lsl #3 │ │ │ │ vmls.f64 d4, d2, d5 │ │ │ │ - vldr d5, [r8] │ │ │ │ - mul.w lr, ip, r6 │ │ │ │ - mul.w ip, ip, r5 │ │ │ │ - add.w r8, sl, lr │ │ │ │ + vldr d5, [ip] │ │ │ │ + mvn.w ip, #71 @ 0x47 │ │ │ │ vsub.f64 d0, d4, d6 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vstr d0, [sp, #8] │ │ │ │ - vldr d0, [r3] │ │ │ │ - subs r3, r3, r7 │ │ │ │ + vldr d0, [r7] │ │ │ │ + sub.w r7, r7, lr │ │ │ │ + add.w lr, r5, r5, lsl #2 │ │ │ │ vstr d2, [sp, #56] @ 0x38 │ │ │ │ - lsls r7, r5, #3 │ │ │ │ - mov r2, r7 │ │ │ │ - mvn.w r7, #71 @ 0x47 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, r1, r4, lsl #6 │ │ │ │ + vldr d2, [r7] │ │ │ │ + add.w r7, r1, r4, lsl #6 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add.w r7, r3, r8 │ │ │ │ + add.w fp, r2, lr │ │ │ │ vadd.f64 d6, d5, d0 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vldr d4, [r3] │ │ │ │ - ldr r3, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d8, d2, d4 │ │ │ │ vsub.f64 d2, d2, d4 │ │ │ │ vmul.f64 d4, d2, d12 │ │ │ │ vadd.f64 d0, d6, d8 │ │ │ │ + vsub.f64 d6, d6, d8 │ │ │ │ vmla.f64 d4, d5, d13 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ - vsub.f64 d6, d6, d8 │ │ │ │ vnmls.f64 d5, d2, d13 │ │ │ │ - vldr d13, [pc, #420] @ 454e8 │ │ │ │ - vmul.f64 d6, d6, d13 │ │ │ │ - vldr d13, [sp, #96] @ 0x60 │ │ │ │ + vldr d13, [pc, #396] @ 49600 │ │ │ │ vstr d4, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d4, d3, d0 │ │ │ │ vmls.f64 d3, d0, d12 │ │ │ │ - vldr d0, [pc, #380] @ 454d8 │ │ │ │ - vstr d14, [sp, #96] @ 0x60 │ │ │ │ - vldr d14, [pc, #404] @ 454f8 │ │ │ │ + vmul.f64 d6, d6, d13 │ │ │ │ + vldr d13, [sp, #96] @ 0x60 │ │ │ │ + vldr d0, [pc, #356] @ 495f0 │ │ │ │ vstr d5, [sp, #72] @ 0x48 │ │ │ │ + vstr d14, [sp, #96] @ 0x60 │ │ │ │ + vldr d14, [pc, #376] @ 49610 │ │ │ │ vsub.f64 d8, d3, d6 │ │ │ │ vadd.f64 d2, d6, d3 │ │ │ │ vsub.f64 d6, d4, d9 │ │ │ │ vsub.f64 d3, d7, d13 │ │ │ │ vadd.f64 d4, d9, d4 │ │ │ │ vadd.f64 d7, d13, d7 │ │ │ │ - vldr d13, [pc, #356] @ 454e8 │ │ │ │ - vstr d8, [sp, #16] │ │ │ │ - vldr d8, [pc, #324] @ 454d0 │ │ │ │ + vldr d13, [pc, #332] @ 49600 │ │ │ │ vldr d9, [sp, #56] @ 0x38 │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ + vldr d8, [pc, #296] @ 495e8 │ │ │ │ vmul.f64 d5, d6, d8 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ + vnmls.f64 d5, d3, d0 │ │ │ │ vmla.f64 d6, d3, d8 │ │ │ │ + vldr d0, [pc, #324] @ 49618 │ │ │ │ vldr d8, [sp, #104] @ 0x68 │ │ │ │ - vnmls.f64 d5, d3, d0 │ │ │ │ - vldr d0, [pc, #344] @ 45500 │ │ │ │ - vldr d3, [pc, #348] @ 45508 │ │ │ │ - vstr d5, [r8] │ │ │ │ - add r8, lr │ │ │ │ - vstr d6, [r8] │ │ │ │ + vldr d3, [pc, #324] @ 49620 │ │ │ │ + vstr d5, [r7] │ │ │ │ + add r7, r8 │ │ │ │ + vstr d6, [r7] │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vmul.f64 d6, d6, d13 │ │ │ │ - vldr d13, [sp, #32] │ │ │ │ + mla r7, ip, r6, r7 │ │ │ │ vadd.f64 d5, d10, d7 │ │ │ │ vmls.f64 d10, d7, d12 │ │ │ │ - vldr d12, [pc, #316] @ 45510 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add r3, ip │ │ │ │ + vldr d12, [pc, #300] @ 49628 │ │ │ │ + vmul.f64 d6, d6, d13 │ │ │ │ + vldr d13, [sp, #32] │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d7, d6, d10 │ │ │ │ vsub.f64 d10, d10, d6 │ │ │ │ - vldr d6, [pc, #308] @ 45518 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vldr d6, [pc, #284] @ 49630 │ │ │ │ + vstr d7, [fp] │ │ │ │ vmul.f64 d7, d13, d14 │ │ │ │ - add r3, ip │ │ │ │ - vstr d10, [r3] │ │ │ │ + add fp, lr │ │ │ │ + vstr d10, [fp] │ │ │ │ + mla fp, ip, r5, fp │ │ │ │ + add.w ip, r5, r5, lsl #1 │ │ │ │ + add.w ip, fp, ip, lsl #3 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ - vldr d7, [pc, #292] @ 45520 │ │ │ │ - mla r3, r7, r5, r3 │ │ │ │ - mla r7, r7, r6, r8 │ │ │ │ + vldr d7, [pc, #256] @ 49638 │ │ │ │ vmla.f64 d10, d1, d7 │ │ │ │ vmul.f64 d7, d9, d0 │ │ │ │ + vldr d0, [pc, #252] @ 49640 │ │ │ │ vmla.f64 d7, d8, d6 │ │ │ │ - vldr d0, [pc, #276] @ 45528 │ │ │ │ vldr d6, [sp, #128] @ 0x80 │ │ │ │ vstr d10, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d5, d10, d7 │ │ │ │ + vldr d10, [sp, #24] │ │ │ │ vstr d7, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d7, d2, d3 │ │ │ │ - vldr d10, [sp, #24] │ │ │ │ vldr d3, [sp, #64] @ 0x40 │ │ │ │ vstr d5, [sp, #120] @ 0x78 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ vmul.f64 d7, d10, d12 │ │ │ │ - vldr d5, [pc, #240] @ 45530 │ │ │ │ + vldr d5, [pc, #212] @ 49648 │ │ │ │ vmla.f64 d4, d3, d0 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vmla.f64 d0, d6, d5 │ │ │ │ - vldr d5, [pc, #232] @ 45538 │ │ │ │ + vldr d5, [pc, #204] @ 49650 │ │ │ │ vstr d4, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d12, d4, d0 │ │ │ │ vstr d0, [sp, #136] @ 0x88 │ │ │ │ vmov.f64 d0, d13 │ │ │ │ vstr d12, [sp, #144] @ 0x90 │ │ │ │ - vldr d12, [pc, #216] @ 45540 │ │ │ │ + vldr d12, [pc, #188] @ 49658 │ │ │ │ vmul.f64 d7, d13, d12 │ │ │ │ vmov.f64 d13, d7 │ │ │ │ vnmls.f64 d13, d1, d5 │ │ │ │ vmov.f64 d5, d9 │ │ │ │ - vldr d9, [pc, #204] @ 45548 │ │ │ │ + vldr d9, [pc, #176] @ 49660 │ │ │ │ vmov.f64 d4, d13 │ │ │ │ - vldr d13, [pc, #204] @ 45550 │ │ │ │ - vmul.f64 d7, d8, d13 │ │ │ │ - vldr d13, [pc, #204] @ 45558 │ │ │ │ + vldr d13, [pc, #176] @ 49668 │ │ │ │ vstr d4, [sp, #152] @ 0x98 │ │ │ │ + vmul.f64 d7, d8, d13 │ │ │ │ + vldr d13, [pc, #172] @ 49670 │ │ │ │ vnmls.f64 d7, d5, d9 │ │ │ │ vadd.f64 d9, d4, d7 │ │ │ │ vstr d7, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d7, d2, d13 │ │ │ │ vmov.f64 d13, d3 │ │ │ │ - vldr d3, [pc, #184] @ 45560 │ │ │ │ + vldr d3, [pc, #156] @ 49678 │ │ │ │ vmov.f64 d4, d10 │ │ │ │ vnmls.f64 d7, d13, d3 │ │ │ │ - vldr d3, [pc, #180] @ 45568 │ │ │ │ - vstr d7, [sp, #168] @ 0xa8 │ │ │ │ - vmul.f64 d7, d10, d3 │ │ │ │ - vmov.f64 d3, d6 │ │ │ │ - vldr d6, [pc, #172] @ 45570 │ │ │ │ - vmov.f64 d10, d7 │ │ │ │ - b.n 45580 │ │ │ │ + b.n 49688 │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ - b.w ff4edc1a │ │ │ │ - b.n 45bde │ │ │ │ + b.w ff4f1d32 │ │ │ │ + b.n 49cf6 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ lsls r4, r7, #6 │ │ │ │ cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 454c6 │ │ │ │ + bgt.n 495de │ │ │ │ orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ ldrh r0, [r4, r7] │ │ │ │ ldrb r1, [r4, r6] │ │ │ │ lsrs r3, r5, #11 │ │ │ │ subs r7, #192 @ 0xc0 │ │ │ │ ldr r2, [r5, #60] @ 0x3c │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ @@ -74820,15 +76943,15 @@ │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - bls.n 4553a │ │ │ │ + bls.n 49652 │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #255 @ 0xff │ │ │ │ cmpvs r3, #81 @ 0x51 │ │ │ │ subvc r4, #24 │ │ │ │ movvc r5, #126 @ 0x7e │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ @@ -74843,343 +76966,341 @@ │ │ │ │ cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subs r7, #244 @ 0xf4 │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 4551e │ │ │ │ + bgt.n 49636 │ │ │ │ orrs.w pc, r7, #129024 @ 0x1f800 │ │ │ │ - bls.n 45572 │ │ │ │ - strb r0, [r0, r2] │ │ │ │ - ittee vs │ │ │ │ - subvs r7, #239 @ 0xef │ │ │ │ - ldrhvs r0, [r4, r7] │ │ │ │ - ldrbvc r1, [r4, r6] │ │ │ │ - lsrvc r3, r5, #11 │ │ │ │ - subs r7, #208 @ 0xd0 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + ldmia r1, {r1, r2, r4, r5, r6, r7} │ │ │ │ movs r5, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d7, [pc, #1012] @ 45978 │ │ │ │ - vmul.f64 d7, d0, d7 │ │ │ │ + vldr d3, [pc, #1004] @ 49a78 │ │ │ │ + vstr d7, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d7, d10, d3 │ │ │ │ + vmov.f64 d3, d6 │ │ │ │ + vldr d6, [pc, #996] @ 49a80 │ │ │ │ + vmov.f64 d10, d7 │ │ │ │ + vldr d7, [pc, #996] @ 49a88 │ │ │ │ vnmls.f64 d10, d3, d6 │ │ │ │ vldr d6, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d7, d0, d7 │ │ │ │ vstr d10, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d10, d6, d10 │ │ │ │ - vldr d6, [pc, #996] @ 45980 │ │ │ │ + vldr d6, [pc, #980] @ 49a90 │ │ │ │ + vstr d10, [sp, #184] @ 0xb8 │ │ │ │ vmla.f64 d7, d1, d6 │ │ │ │ vmul.f64 d6, d5, d12 │ │ │ │ - vldr d5, [pc, #992] @ 45988 │ │ │ │ + vldr d5, [pc, #972] @ 49a98 │ │ │ │ vmov.f64 d12, d8 │ │ │ │ - vstr d10, [sp, #184] @ 0xb8 │ │ │ │ vmla.f64 d6, d8, d5 │ │ │ │ - vldr d8, [pc, #984] @ 45990 │ │ │ │ + vldr d8, [pc, #968] @ 49aa0 │ │ │ │ vmul.f64 d5, d2, d8 │ │ │ │ - vldr d8, [pc, #984] @ 45998 │ │ │ │ + vldr d8, [pc, #968] @ 49aa8 │ │ │ │ + vadd.f64 d10, d7, d6 │ │ │ │ vmla.f64 d5, d13, d8 │ │ │ │ - vldr d13, [pc, #984] @ 459a0 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ - vadd.f64 d10, d7, d6 │ │ │ │ - vldr d7, [pc, #980] @ 459a8 │ │ │ │ + vldr d7, [pc, #960] @ 49ab0 │ │ │ │ + vldr d13, [pc, #964] @ 49ab8 │ │ │ │ + vstr d8, [sp, #224] @ 0xe0 │ │ │ │ + vldr d8, [pc, #964] @ 49ac0 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ vmov.f64 d13, d3 │ │ │ │ - vldr d3, [pc, #976] @ 459b0 │ │ │ │ - vstr d8, [sp, #224] @ 0xe0 │ │ │ │ - vldr d8, [pc, #976] @ 459b8 │ │ │ │ - vmla.f64 d4, d13, d3 │ │ │ │ + vldr d3, [pc, #960] @ 49ac8 │ │ │ │ vmul.f64 d8, d1, d8 │ │ │ │ vldr d1, [sp, #32] │ │ │ │ + vmla.f64 d4, d13, d3 │ │ │ │ vnmls.f64 d8, d1, d7 │ │ │ │ - vldr d1, [pc, #964] @ 459c0 │ │ │ │ + vldr d1, [pc, #948] @ 49ad0 │ │ │ │ vldr d7, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d3, d5, d4 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ vmul.f64 d6, d12, d1 │ │ │ │ vldr d1, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d3, d5, d4 │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ vldr d12, [sp, #192] @ 0xc0 │ │ │ │ - vstr d5, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d0, d10, d3 │ │ │ │ vnmls.f64 d6, d1, d14 │ │ │ │ - vldr d1, [pc, #932] @ 459c8 │ │ │ │ - vldr d14, [pc, #936] @ 459d0 │ │ │ │ + vldr d1, [pc, #924] @ 49ad8 │ │ │ │ + vadd.f64 d0, d10, d3 │ │ │ │ + vstr d5, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d3, d3, d10 │ │ │ │ vmov.f64 d10, d11 │ │ │ │ + vldr d14, [pc, #912] @ 49ae0 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [pc, #928] @ 459d8 │ │ │ │ - vnmls.f64 d7, d2, d1 │ │ │ │ - vldr d2, [pc, #928] @ 459e0 │ │ │ │ + vldr d1, [pc, #912] @ 49ae8 │ │ │ │ vadd.f64 d5, d8, d6 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ vldr d8, [sp, #184] @ 0xb8 │ │ │ │ + vnmls.f64 d7, d2, d1 │ │ │ │ + vldr d2, [pc, #900] @ 49af0 │ │ │ │ vmul.f64 d4, d13, d2 │ │ │ │ vldr d2, [sp, #24] │ │ │ │ vldr d13, [sp, #120] @ 0x78 │ │ │ │ vnmls.f64 d4, d2, d14 │ │ │ │ vldr d14, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d1, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vadd.f64 d4, d11, d1 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d4, [fp] │ │ │ │ vadd.f64 d4, d12, d0 │ │ │ │ - mla r3, r9, r5, r3 │ │ │ │ + add.w fp, r6, r6, lsl #1 │ │ │ │ vneg.f64 d4, d4 │ │ │ │ vstr d4, [r7] │ │ │ │ vadd.f64 d4, d11, d13 │ │ │ │ + add.w r7, r7, fp, lsl #3 │ │ │ │ vldr d13, [sp, #168] @ 0xa8 │ │ │ │ - mla r7, r9, r6, r7 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vldr d8, [sp, #144] @ 0x90 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d4, [ip] │ │ │ │ vadd.f64 d4, d12, d9 │ │ │ │ - add r3, ip │ │ │ │ + add ip, lr │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vsub.f64 d8, d14, d13 │ │ │ │ vldr d14, [sp, #144] @ 0x90 │ │ │ │ - vldr d13, [pc, #980] @ 45a88 │ │ │ │ + vldr d13, [pc, #964] @ 49b98 │ │ │ │ vstr d4, [r7] │ │ │ │ - add r7, lr │ │ │ │ + add r7, r8 │ │ │ │ vmul.f64 d4, d14, d13 │ │ │ │ - vldr d14, [pc, #988] @ 45aa0 │ │ │ │ + vldr d14, [pc, #972] @ 49bb0 │ │ │ │ vmla.f64 d4, d8, d14 │ │ │ │ - vldr d14, [pc, #948] @ 45a80 │ │ │ │ + vldr d14, [pc, #932] @ 49b90 │ │ │ │ vmov.f64 d8, d12 │ │ │ │ vmla.f64 d8, d9, d14 │ │ │ │ vldr d9, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vldr d8, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d8, d9, d8 │ │ │ │ - vldr d9, [pc, #936] @ 45a90 │ │ │ │ + vldr d9, [pc, #920] @ 49ba0 │ │ │ │ vmls.f64 d4, d8, d9 │ │ │ │ - vldr d9, [sp, #160] @ 0xa0 │ │ │ │ vldr d8, [sp, #152] @ 0x98 │ │ │ │ + vldr d9, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d8, d8, d9 │ │ │ │ vldr d9, [sp, #136] @ 0x88 │ │ │ │ vstr d4, [r7] │ │ │ │ add.w r7, r7, r6, lsl #4 │ │ │ │ vldr d4, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ - vldr d9, [pc, #912] @ 45aa0 │ │ │ │ + vldr d9, [pc, #896] @ 49bb0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vldr d9, [pc, #888] @ 45a90 │ │ │ │ + vldr d9, [pc, #872] @ 49ba0 │ │ │ │ vmla.f64 d4, d8, d9 │ │ │ │ vldr d9, [sp, #120] @ 0x78 │ │ │ │ vmov.f64 d8, d11 │ │ │ │ vmla.f64 d8, d9, d14 │ │ │ │ - vldr d9, [pc, #884] @ 45aa0 │ │ │ │ + vldr d9, [pc, #868] @ 49bb0 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vldr d8, [sp, #184] @ 0xb8 │ │ │ │ vmls.f64 d4, d8, d13 │ │ │ │ - vldr d8, [pc, #852] @ 45a90 │ │ │ │ - vldr d13, [pc, #856] @ 45a98 │ │ │ │ + vldr d8, [pc, #836] @ 49ba0 │ │ │ │ + vldr d13, [pc, #840] @ 49ba8 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ - vldr d13, [pc, #668] @ 459e8 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vldr d13, [pc, #652] @ 49af8 │ │ │ │ + vstr d4, [ip] │ │ │ │ vmov.f64 d4, d12 │ │ │ │ vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ - add.w r3, r3, r5, lsl #4 │ │ │ │ - vmls.f64 d10, d1, d12 │ │ │ │ - vldr d1, [pc, #588] @ 459b0 │ │ │ │ + add.w ip, ip, r5, lsl #4 │ │ │ │ vnmls.f64 d4, d0, d12 │ │ │ │ vmul.f64 d0, d7, d8 │ │ │ │ + vmls.f64 d10, d1, d12 │ │ │ │ + vldr d1, [pc, #572] @ 49ac8 │ │ │ │ vmla.f64 d0, d6, d9 │ │ │ │ vadd.f64 d0, d0, d4 │ │ │ │ vmla.f64 d4, d6, d8 │ │ │ │ + vmov.f64 d6, d9 │ │ │ │ vsub.f64 d0, d0, d3 │ │ │ │ vmls.f64 d3, d7, d9 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ vstr d0, [r7] │ │ │ │ - sub.w r7, r7, lr │ │ │ │ + sub.w r7, r7, r8 │ │ │ │ + vmov.f64 d0, d8 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vmov.f64 d3, d9 │ │ │ │ + vmov.f64 d9, d5 │ │ │ │ vstr d4, [r7] │ │ │ │ sub.w r7, r7, r6, lsl #5 │ │ │ │ vldr d2, [sp, #224] @ 0xe0 │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ vldr d4, [sp, #88] @ 0x58 │ │ │ │ + vmla.f64 d10, d2, d6 │ │ │ │ + vmla.f64 d5, d2, d0 │ │ │ │ vldr d12, [sp, #72] @ 0x48 │ │ │ │ - vmla.f64 d10, d2, d9 │ │ │ │ - vmov.f64 d9, d5 │ │ │ │ - vmla.f64 d5, d2, d8 │ │ │ │ vldr d2, [sp, #96] @ 0x60 │ │ │ │ vldr d11, [sp, #200] @ 0xc8 │ │ │ │ - vsub.f64 d0, d15, d2 │ │ │ │ - vldr d15, [sp, #8] │ │ │ │ vmov.f64 d6, d10 │ │ │ │ vldr d10, [sp, #216] @ 0xd8 │ │ │ │ vmla.f64 d7, d10, d3 │ │ │ │ - vmla.f64 d9, d10, d8 │ │ │ │ + vmla.f64 d9, d10, d0 │ │ │ │ vmul.f64 d10, d4, d3 │ │ │ │ - vldr d4, [pc, #532] @ 459f0 │ │ │ │ + vldr d4, [pc, #512] @ 49b00 │ │ │ │ vldr d3, [sp] │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ vldr d9, [sp, #48] @ 0x30 │ │ │ │ - vnmls.f64 d10, d7, d8 │ │ │ │ - vmul.f64 d7, d15, d4 │ │ │ │ - vldr d4, [pc, #508] @ 459f8 │ │ │ │ - vstr d6, [r3] │ │ │ │ - sub.w r3, r3, ip │ │ │ │ + vnmls.f64 d10, d7, d0 │ │ │ │ + vsub.f64 d0, d15, d2 │ │ │ │ + vldr d15, [sp, #8] │ │ │ │ + vstr d6, [ip] │ │ │ │ + sub.w ip, ip, lr │ │ │ │ vldr d6, [sp, #40] @ 0x28 │ │ │ │ + vstr d5, [ip] │ │ │ │ + sub.w ip, ip, r5, lsl #5 │ │ │ │ + vldr d5, [pc, #592] @ 49b88 │ │ │ │ + vmul.f64 d7, d15, d4 │ │ │ │ + vldr d4, [pc, #456] @ 49b08 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ - vstr d5, [r3] │ │ │ │ - sub.w r3, r3, r5, lsl #5 │ │ │ │ - vldr d5, [pc, #604] @ 45a78 │ │ │ │ vnmls.f64 d2, d9, d4 │ │ │ │ - vldr d4, [pc, #380] @ 459a0 │ │ │ │ + vldr d4, [pc, #364] @ 49ab8 │ │ │ │ vmul.f64 d7, d6, d4 │ │ │ │ vldr d4, [sp, #208] @ 0xd0 │ │ │ │ - vmla.f64 d7, d4, d1 │ │ │ │ - vldr d1, [pc, #460] @ 45a00 │ │ │ │ vmov.f64 d14, d2 │ │ │ │ + vmla.f64 d7, d4, d1 │ │ │ │ + vldr d1, [pc, #432] @ 49b10 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ vstr d7, [sp, #24] │ │ │ │ vstr d2, [sp, #32] │ │ │ │ - vldr d2, [pc, #448] @ 45a08 │ │ │ │ + vldr d2, [pc, #424] @ 49b18 │ │ │ │ vmul.f64 d7, d12, d2 │ │ │ │ vnmls.f64 d7, d8, d5 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ - vldr d7, [pc, #440] @ 45a10 │ │ │ │ + vldr d7, [pc, #416] @ 49b20 │ │ │ │ + vstr d5, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d7, d3, d7 │ │ │ │ vmla.f64 d7, d11, d1 │ │ │ │ - vstr d5, [sp, #56] @ 0x38 │ │ │ │ - vldr d1, [pc, #432] @ 45a18 │ │ │ │ + vldr d1, [pc, #408] @ 49b28 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vstr d7, [sp, #64] @ 0x40 │ │ │ │ - vldr d7, [pc, #428] @ 45a20 │ │ │ │ + vldr d7, [pc, #404] @ 49b30 │ │ │ │ vmul.f64 d7, d3, d7 │ │ │ │ - vldr d3, [pc, #428] @ 45a28 │ │ │ │ - vmul.f64 d8, d8, d3 │ │ │ │ + vldr d3, [pc, #404] @ 49b38 │ │ │ │ vnmls.f64 d7, d11, d13 │ │ │ │ + vmul.f64 d8, d8, d3 │ │ │ │ vmla.f64 d8, d12, d1 │ │ │ │ - vsub.f64 d13, d7, d8 │ │ │ │ vstr d7, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d13, d7, d8 │ │ │ │ vstr d13, [sp, #88] @ 0x58 │ │ │ │ vmov.f64 d13, d4 │ │ │ │ - vldr d4, [pc, #324] @ 459e0 │ │ │ │ + vldr d4, [pc, #300] @ 49af0 │ │ │ │ vmul.f64 d7, d13, d4 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ - vldr d7, [pc, #296] @ 459d0 │ │ │ │ + vldr d7, [pc, #272] @ 49ae0 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ vmov.f64 d7, d15 │ │ │ │ - vldr d15, [pc, #380] @ 45a30 │ │ │ │ + vldr d15, [pc, #156] @ 49a78 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vldr d15, [pc, #380] @ 45a38 │ │ │ │ - vmla.f64 d7, d9, d15 │ │ │ │ - vldr d15, [pc, #380] @ 45a40 │ │ │ │ + vldr d15, [pc, #156] @ 49a80 │ │ │ │ vstr d4, [sp, #96] @ 0x60 │ │ │ │ + vmla.f64 d7, d9, d15 │ │ │ │ + vldr d15, [pc, #336] @ 49b40 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vstr d7, [sp, #104] @ 0x68 │ │ │ │ vldr d7, [sp, #8] │ │ │ │ vstr d4, [sp, #120] @ 0x78 │ │ │ │ - vldr d4, [pc, #180] @ 45990 │ │ │ │ + vldr d4, [pc, #156] @ 49aa0 │ │ │ │ vmul.f64 d4, d6, d4 │ │ │ │ - vldr d6, [pc, #180] @ 45998 │ │ │ │ + vldr d6, [pc, #156] @ 49aa8 │ │ │ │ vnmls.f64 d4, d13, d6 │ │ │ │ - vldr d6, [pc, #348] @ 45a48 │ │ │ │ + vldr d6, [pc, #308] @ 49b48 │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ vldr d7, [sp, #16] │ │ │ │ vmla.f64 d6, d9, d15 │ │ │ │ - vldr d15, [pc, #340] @ 45a50 │ │ │ │ + vldr d15, [pc, #300] @ 49b50 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vldr d15, [pc, #132] @ 45988 │ │ │ │ - vnmls.f64 d7, d12, d15 │ │ │ │ - vldr d12, [sp] │ │ │ │ + vldr d15, [pc, #108] @ 49a98 │ │ │ │ vsub.f64 d9, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ - vldr d15, [pc, #320] @ 45a58 │ │ │ │ + vnmls.f64 d7, d12, d15 │ │ │ │ + vldr d12, [sp] │ │ │ │ + vldr d15, [pc, #280] @ 49b58 │ │ │ │ + vstr d6, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d3, d12, d3 │ │ │ │ vmov.f64 d12, d11 │ │ │ │ - vstr d6, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d3, d11, d1 │ │ │ │ vadd.f64 d11, d7, d3 │ │ │ │ vsub.f64 d3, d7, d3 │ │ │ │ vldr d7, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d1, d9, d11 │ │ │ │ vstr d11, [sp, #112] @ 0x70 │ │ │ │ - vstr d3, [sp, #128] @ 0x80 │ │ │ │ vldr d11, [sp, #8] │ │ │ │ - vldr d3, [pc, #280] @ 45a60 │ │ │ │ + vstr d3, [sp, #128] @ 0x80 │ │ │ │ + vldr d3, [pc, #240] @ 49b60 │ │ │ │ vmul.f64 d6, d11, d3 │ │ │ │ - vldr d11, [pc, #280] @ 45a68 │ │ │ │ - vldr d3, [pc, #132] @ 459d8 │ │ │ │ - vnmls.f64 d6, d7, d11 │ │ │ │ - vldr d7, [sp, #40] @ 0x28 │ │ │ │ - vldr d4, [sp, #72] @ 0x48 │ │ │ │ - vldr d11, [pc, #100] @ 459c8 │ │ │ │ - vmul.f64 d3, d7, d3 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ - vmla.f64 d3, d13, d11 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ - b.n 45aa8 │ │ │ │ + b.n 49bb8 │ │ │ │ nop │ │ │ │ + bls.n 49a82 │ │ │ │ + strb r0, [r0, r2] │ │ │ │ + ittee vs │ │ │ │ + subvs r7, #239 @ 0xef │ │ │ │ + ldrhvs r0, [r4, r7] │ │ │ │ + ldrbvc r1, [r4, r6] │ │ │ │ + lsrvc r3, r5, #11 │ │ │ │ + subs r7, #208 @ 0xd0 │ │ │ │ lsls r6, r2, #30 │ │ │ │ @ instruction: 0xfa1cd511 │ │ │ │ subs r7, #207 @ 0xcf │ │ │ │ subs r0, r4, #3 │ │ │ │ adds r0, r2, #4 │ │ │ │ mcr2 15, 5, r3, cr2, cr14, {7} │ │ │ │ cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ add r1, sp, #324 @ 0x144 │ │ │ │ ldrb r7, [r7, r2] │ │ │ │ - bpl.n 459b2 │ │ │ │ + bpl.n 49ac2 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (45ba0 ) │ │ │ │ + ldr r6, [pc, #516] @ (49cb0 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #252 @ 0xfc │ │ │ │ - movs r0, #20 │ │ │ │ - strb r1, [r2, r4] │ │ │ │ - b.n 45946 │ │ │ │ - subs r7, #229 @ 0xe5 │ │ │ │ subs r0, r4, #3 │ │ │ │ adds r0, r2, #4 │ │ │ │ cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ + movs r0, #20 │ │ │ │ + strb r1, [r2, r4] │ │ │ │ + b.n 49a5e │ │ │ │ + subs r7, #229 @ 0xe5 │ │ │ │ + lsls r6, r2, #30 │ │ │ │ + @ instruction: 0xfa1cd511 │ │ │ │ + subs r7, #223 @ 0xdf │ │ │ │ @ instruction: 0xb816 │ │ │ │ lsls r2, r2, #15 │ │ │ │ strh r6, [r6, r6] │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ - lsls r6, r2, #30 │ │ │ │ - @ instruction: 0xfa1cd511 │ │ │ │ - subs r7, #223 @ 0xdf │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ add r1, sp, #324 @ 0x144 │ │ │ │ ldrb r7, [r7, r2] │ │ │ │ - bpl.n 459ea │ │ │ │ + bpl.n 49afa │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ @ instruction: 0xb816 │ │ │ │ lsls r2, r2, #15 │ │ │ │ strh r6, [r6, r6] │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (45be0 ) │ │ │ │ + ldr r6, [pc, #516] @ (49cf0 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ movs r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 45986 │ │ │ │ + b.n 49a96 │ │ │ │ subs r7, #245 @ 0xf5 │ │ │ │ lsls r4, r7, #6 │ │ │ │ cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subs r7, #244 @ 0xf4 │ │ │ │ ldrh r0, [r4, r7] │ │ │ │ ldrb r1, [r4, r6] │ │ │ │ lsrs r3, r5, #11 │ │ │ │ subs r7, #192 @ 0xc0 │ │ │ │ - bls.n 45a02 │ │ │ │ + bls.n 49b12 │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #255 @ 0xff │ │ │ │ ldrvs r2, [r5, #60] @ 0x3c │ │ │ │ strvc r3, [r3, #52] @ 0x34 │ │ │ │ addvc r0, sp, #44 @ 0x2c │ │ │ │ subs r7, #248 @ 0xf8 │ │ │ │ @@ -75196,249 +77317,264 @@ │ │ │ │ ldr r2, [r5, #60] @ 0x3c │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ mvns r6, r7 │ │ │ │ itt al │ │ │ │ vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ - bls.n 45a3a @ unpredictable │ │ │ │ - strb r0, [r0, r2] │ │ │ │ - ittee vs │ │ │ │ - subvs r7, #239 @ 0xef │ │ │ │ - ldrhvs r0, [r4, r7] │ │ │ │ - ldrbvc r1, [r4, r6] │ │ │ │ - lsrvc r3, r5, #11 │ │ │ │ - subs r7, #208 @ 0xd0 │ │ │ │ - strh r4, [r3, #12] │ │ │ │ + strhal r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 45a06 │ │ │ │ + bgt.n 49b06 │ │ │ │ orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 45a26 │ │ │ │ + bgt.n 49b26 │ │ │ │ orrs.w pc, r7, #129024 @ 0x1f800 │ │ │ │ + stmia r0!, {r0, r3, r4, r6} │ │ │ │ + ldr r6, [pc, #516] @ (49d78 ) │ │ │ │ + lsrs r4, r6, #10 │ │ │ │ + subs r7, #236 @ 0xec │ │ │ │ + add r1, sp, #324 @ 0x144 │ │ │ │ + ldrb r7, [r7, r2] │ │ │ │ + bpl.n 49b9a │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ str r3, [sp, #484] @ 0x1e4 │ │ │ │ subs r0, r4, r7 │ │ │ │ asrs r2, r1, #12 │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ ldrd r3, r7, [r0, #-188] @ 0xbc │ │ │ │ stmia r6!, {r0, r1, r2, r3, r5, r6, r7} │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - b.w ff4ee1ba │ │ │ │ - b.n 4617e │ │ │ │ + b.w ff4f22ca │ │ │ │ + b.n 4a28e │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - b.w ff4ee1ca │ │ │ │ - b.n 4618e │ │ │ │ + b.w ff4f22da │ │ │ │ + b.n 4a29e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - vldr d15, [pc, #-60] @ 45a70 │ │ │ │ + vldr d11, [pc, #-84] @ 49b68 │ │ │ │ + vldr d3, [pc, #-80] @ 49b70 │ │ │ │ + vnmls.f64 d6, d7, d11 │ │ │ │ + vldr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d4, [sp, #72] @ 0x48 │ │ │ │ + vldr d11, [pc, #-88] @ 49b78 │ │ │ │ + vmul.f64 d3, d7, d3 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ + vmla.f64 d3, d13, d11 │ │ │ │ + vmul.f64 d7, d7, d15 │ │ │ │ + vldr d15, [pc, #-100] @ 49b80 │ │ │ │ vmla.f64 d7, d4, d15 │ │ │ │ vldr d4, [sp] │ │ │ │ - vldr d15, [pc, #-64] @ 45a78 │ │ │ │ - vmul.f64 d4, d4, d15 │ │ │ │ + vldr d15, [pc, #-104] @ 49b88 │ │ │ │ vadd.f64 d11, d6, d3 │ │ │ │ - vmla.f64 d4, d12, d2 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ + vmul.f64 d4, d4, d15 │ │ │ │ vldr d15, [sp, #32] │ │ │ │ + vmla.f64 d4, d12, d2 │ │ │ │ vldr d12, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d4, d10, d1 │ │ │ │ vadd.f64 d3, d11, d2 │ │ │ │ vsub.f64 d11, d11, d2 │ │ │ │ vstr d4, [r7] │ │ │ │ - add r7, fp │ │ │ │ + add r7, sl │ │ │ │ vadd.f64 d4, d0, d3 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d4, [ip] │ │ │ │ vadd.f64 d4, d15, d12 │ │ │ │ - vldr d12, [sp, #120] @ 0x78 │ │ │ │ vmov.f64 d15, d0 │ │ │ │ - add r3, r2 │ │ │ │ + vldr d12, [sp, #120] @ 0x78 │ │ │ │ + add ip, r9 │ │ │ │ vsub.f64 d4, d4, d10 │ │ │ │ vmov.f64 d13, d12 │ │ │ │ vstr d4, [r7] │ │ │ │ vadd.f64 d4, d0, d12 │ │ │ │ - vldr d12, [pc, #-148] @ 45a80 │ │ │ │ - add r7, lr │ │ │ │ - vmla.f64 d15, d13, d12 │ │ │ │ + add r7, r8 │ │ │ │ + vldr d12, [pc, #-188] @ 49b90 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vldr d13, [pc, #-152] @ 45a88 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vmla.f64 d15, d13, d12 │ │ │ │ + vldr d13, [pc, #-192] @ 49b98 │ │ │ │ + vstr d4, [ip] │ │ │ │ + add ip, lr │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ - add r3, ip │ │ │ │ vmov.f64 d4, d15 │ │ │ │ vldr d15, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d8, d15, d8 │ │ │ │ - vldr d15, [pc, #-156] @ 45aa0 │ │ │ │ + vldr d15, [pc, #-196] @ 49bb0 │ │ │ │ vmla.f64 d5, d8, d15 │ │ │ │ vldr d8, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vldr d5, [sp, #24] │ │ │ │ vadd.f64 d5, d14, d5 │ │ │ │ - vldr d14, [pc, #-196] @ 45a90 │ │ │ │ + vldr d14, [pc, #-236] @ 49ba0 │ │ │ │ vmls.f64 d4, d5, d14 │ │ │ │ vldr d5, [sp, #56] @ 0x38 │ │ │ │ - vstr d4, [r3] │ │ │ │ - subs r3, r3, r2 │ │ │ │ + vstr d4, [ip] │ │ │ │ + sub.w ip, ip, r9 │ │ │ │ vldr d4, [sp, #64] @ 0x40 │ │ │ │ - ldr r2, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vldr d4, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d8, d4, d8 │ │ │ │ vldr d4, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vldr d15, [sp, #32] │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vldr d13, [pc, #-240] @ 45a98 │ │ │ │ - vmla.f64 d4, d8, d14 │ │ │ │ + vldr d13, [pc, #-280] @ 49ba8 │ │ │ │ vnmls.f64 d5, d15, d12 │ │ │ │ vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d15, [pc, #-248] @ 45aa0 │ │ │ │ - vmul.f64 d11, d11, d13 │ │ │ │ + vldr d15, [pc, #-284] @ 49bb0 │ │ │ │ + vmla.f64 d4, d8, d14 │ │ │ │ vmls.f64 d0, d3, d12 │ │ │ │ + vmul.f64 d11, d11, d13 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vsub.f64 d5, d5, d10 │ │ │ │ vmls.f64 d10, d1, d12 │ │ │ │ vstr d5, [r7] │ │ │ │ - sub.w r7, r7, fp │ │ │ │ + sub.w r7, r7, sl │ │ │ │ vldr d5, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d9, d9, d5 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ - vmls.f64 d1, d7, d15 │ │ │ │ + vsub.f64 d9, d9, d5 │ │ │ │ vmov.f64 d5, d10 │ │ │ │ + vmls.f64 d1, d7, d15 │ │ │ │ vmla.f64 d5, d6, d15 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ vmov.f64 d4, d9 │ │ │ │ vnmls.f64 d9, d7, d14 │ │ │ │ vmla.f64 d4, d6, d14 │ │ │ │ vmov.f64 d6, d0 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vstr d4, [r7] │ │ │ │ - add r7, lr │ │ │ │ + add r7, r8 │ │ │ │ vldr d4, [sp, #136] @ 0x88 │ │ │ │ vstr d5, [r7] │ │ │ │ vldr d5, [sp, #128] @ 0x80 │ │ │ │ + ldr r7, [sp, #236] @ 0xec │ │ │ │ vmla.f64 d6, d4, d15 │ │ │ │ vmul.f64 d7, d5, d15 │ │ │ │ + add r0, r7 │ │ │ │ + add r1, r7 │ │ │ │ + ldr r7, [sp, #240] @ 0xf0 │ │ │ │ vmla.f64 d7, d4, d14 │ │ │ │ + add r2, r7 │ │ │ │ + add r3, r7 │ │ │ │ + ldr r7, [sp, #244] @ 0xf4 │ │ │ │ + eor.w r4, r4, r7 │ │ │ │ + eor.w r5, r5, r7 │ │ │ │ + eor.w r6, r6, r7 │ │ │ │ + ldr r7, [sp, #364] @ 0x16c │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ vmla.f64 d11, d5, d14 │ │ │ │ + subs r7, #1 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vsub.f64 d6, d6, d11 │ │ │ │ - vstr d7, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #236] @ 0xec │ │ │ │ - add r0, r3 │ │ │ │ - add r1, r3 │ │ │ │ - ldr r3, [sp, #240] @ 0xf0 │ │ │ │ - add r2, r3 │ │ │ │ - add sl, r3 │ │ │ │ - str r2, [sp, #232] @ 0xe8 │ │ │ │ - ldr r3, [sp, #244] @ 0xf4 │ │ │ │ - eors r4, r3 │ │ │ │ - eors r5, r3 │ │ │ │ - eors r6, r3 │ │ │ │ - ldr r3, [sp, #364] @ 0x16c │ │ │ │ - subs r3, #1 │ │ │ │ - str r3, [sp, #364] @ 0x16c │ │ │ │ - bne.w 450d8 │ │ │ │ + vstr d7, [ip] │ │ │ │ + add ip, lr │ │ │ │ + vstr d6, [ip] │ │ │ │ + str r7, [sp, #364] @ 0x16c │ │ │ │ + bne.w 491f4 │ │ │ │ add sp, #252 @ 0xfc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00045c4c : │ │ │ │ - ldr r2, [pc, #8] @ (45c58 ) │ │ │ │ - ldr r1, [pc, #12] @ (45c5c ) │ │ │ │ +00049d98 : │ │ │ │ + ldr r2, [pc, #8] @ (49da4 ) │ │ │ │ + ldr r1, [pc, #12] @ (49da8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldr r4, [r2, #44] @ 0x2c │ │ │ │ + ldr r1, [sp, #544] @ 0x220 │ │ │ │ movs r5, r0 │ │ │ │ - bl ffc91c5e │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ + bl ffc51daa │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ ldrd r4, r6, [sp, #16] │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ add.w ip, r4, #4294967295 @ 0xffffffff │ │ │ │ cmp r4, r6 │ │ │ │ add.w r2, r2, ip, lsl #4 │ │ │ │ - bge.n 45ce2 │ │ │ │ - cmp r5, #1 │ │ │ │ + bge.n 49e38 │ │ │ │ mov.w r3, r3, lsl #3 │ │ │ │ + cmp r5, #1 │ │ │ │ ittt eq │ │ │ │ - addeq.w ip, r0, r3 │ │ │ │ addeq r2, #16 │ │ │ │ + addeq.w ip, r0, r3 │ │ │ │ addeq r3, r3, r1 │ │ │ │ - bne.n 45ce4 │ │ │ │ + bne.n 49e40 │ │ │ │ vldr d2, [r2, #-16] │ │ │ │ mov r5, r1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + cmp r4, r6 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ vldr d1, [ip] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ + vldr d7, [r2, #-24] @ 0xffffffe8 │ │ │ │ vldr d3, [r3] │ │ │ │ - subs r1, #8 │ │ │ │ - vldr d7, [r2, #-8] │ │ │ │ - cmp r4, r6 │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ vldr d4, [r0] │ │ │ │ vldr d5, [r1, #8] │ │ │ │ - add.w r2, r2, #16 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d3, [r5] │ │ │ │ mov r5, r3 │ │ │ │ + sub.w r3, r3, #8 │ │ │ │ vstmia r0!, {d6} │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - sub.w r3, r3, #8 │ │ │ │ vstmia ip!, {d6} │ │ │ │ vstr d7, [r5] │ │ │ │ - bne.n 45c86 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + bne.n 49dd8 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w ip, r0, r3 │ │ │ │ - rsb lr, r5, #0 │ │ │ │ - adds r2, #16 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ add r3, r1 │ │ │ │ + rsb lr, r5, #0 │ │ │ │ vldr d2, [r3] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d1, [r2, #-8] │ │ │ │ - cmp r6, r4 │ │ │ │ - vldr d3, [r2, #-16] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w r2, r2, #16 │ │ │ │ + cmp r6, r4 │ │ │ │ + vldr d3, [r2, #-32] @ 0xffffffe0 │ │ │ │ + vldr d1, [r2, #-24] @ 0xffffffe8 │ │ │ │ vldr d7, [ip] │ │ │ │ - vmul.f64 d4, d2, d1 │ │ │ │ vldr d5, [r0] │ │ │ │ + vmul.f64 d4, d2, d1 │ │ │ │ vldr d6, [r1] │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vstr d3, [r1] │ │ │ │ @@ -75447,202 +77583,214 @@ │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ add r0, r5 │ │ │ │ vstr d5, [ip] │ │ │ │ add ip, r5 │ │ │ │ vstr d6, [r3] │ │ │ │ sub.w r3, r3, r5 │ │ │ │ - bne.n 45cf2 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bne.n 49e52 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ │ │ │ │ -00045d50 : │ │ │ │ - ldr r2, [pc, #8] @ (45d5c ) │ │ │ │ - ldr r1, [pc, #12] @ (45d60 ) │ │ │ │ +00049eb8 : │ │ │ │ + ldr r2, [pc, #8] @ (49ec4 ) │ │ │ │ + ldr r1, [pc, #12] @ (49ec8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldr r0, [r0, #32] │ │ │ │ + ldr r0, [sp, #608] @ 0x260 │ │ │ │ movs r5, r0 │ │ │ │ - vmaxnm.f32 , , │ │ │ │ + mcr2 15, 7, pc, cr11, cr15, {7} @ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ vpush {d8-d10} │ │ │ │ ldrd r5, r6, [sp, #52] @ 0x34 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ - subs r7, r5, #1 │ │ │ │ + add.w r7, r5, #4294967295 @ 0xffffffff │ │ │ │ cmp r5, r6 │ │ │ │ add.w r2, r2, r7, lsl #5 │ │ │ │ - bge.n 45e4e │ │ │ │ - mov.w lr, r3, lsl #3 │ │ │ │ - lsls r7, r3, #4 │ │ │ │ + bge.n 49fce │ │ │ │ cmp r4, #1 │ │ │ │ - bne.n 45e56 │ │ │ │ - adds r2, #32 │ │ │ │ + mov.w lr, r3, lsl #3 │ │ │ │ + mov.w r7, r3, lsl #4 │ │ │ │ + bne.n 49fe4 │ │ │ │ + vldr d5, [pc, #436] @ 4a0b8 │ │ │ │ + vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ + add.w r2, r2, #32 │ │ │ │ add.w ip, r0, lr │ │ │ │ add.w r3, r1, lr │ │ │ │ - vldr d5, [pc, #400] @ 45f28 │ │ │ │ - vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d3, [r2, #-32] @ 0xffffffe0 │ │ │ │ add.w lr, r0, r7 │ │ │ │ + add.w r4, r1, r7 │ │ │ │ + mov r8, r1 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ vldr d1, [ip] │ │ │ │ - adds r4, r1, r7 │ │ │ │ + cmp r6, r5 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ + add.w r2, r2, #32 │ │ │ │ + vldr d7, [r2, #-56] @ 0xffffffc8 │ │ │ │ vldr d6, [r3] │ │ │ │ - mov r8, r1 │ │ │ │ - vldr d7, [r2, #-24] @ 0xffffffe8 │ │ │ │ - adds r5, #1 │ │ │ │ vmul.f64 d0, d3, d1 │ │ │ │ - vldr d9, [r2, #-16] │ │ │ │ + vldr d9, [r2, #-48] @ 0xffffffd0 │ │ │ │ vldr d10, [lr] │ │ │ │ - subs r1, #8 │ │ │ │ + vldr d8, [r0] │ │ │ │ vmla.f64 d0, d7, d6 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r2, #-8] │ │ │ │ - cmp r6, r5 │ │ │ │ - vldr d8, [r0] │ │ │ │ - add.w r2, r2, #32 │ │ │ │ + vldr d1, [r2, #-40] @ 0xffffffd8 │ │ │ │ vldr d2, [r1, #8] │ │ │ │ vnmls.f64 d7, d3, d6 │ │ │ │ vldr d3, [r4] │ │ │ │ vmul.f64 d6, d9, d10 │ │ │ │ vmla.f64 d6, d1, d3 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ vnmls.f64 d1, d9, d3 │ │ │ │ vadd.f64 d9, d6, d0 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vadd.f64 d3, d1, d7 │ │ │ │ - vadd.f64 d10, d9, d8 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ + vadd.f64 d10, d9, d8 │ │ │ │ vmls.f64 d8, d9, d4 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ - vstmia r0!, {d10} │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ + vstmia r0!, {d10} │ │ │ │ vsub.f64 d1, d8, d7 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vstr d1, [r8] │ │ │ │ vstmia ip!, {d7} │ │ │ │ vadd.f64 d7, d3, d2 │ │ │ │ vmls.f64 d2, d3, d4 │ │ │ │ vstr d7, [r4] │ │ │ │ mov r4, r3 │ │ │ │ sub.w r3, r3, #8 │ │ │ │ vsub.f64 d3, d6, d2 │ │ │ │ vadd.f64 d7, d2, d6 │ │ │ │ vstr d3, [lr] │ │ │ │ vstr d7, [r4] │ │ │ │ - bne.n 45d9c │ │ │ │ + bne.n 49f16 │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - adds r2, #32 │ │ │ │ - rsb r9, r4, #0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d3, [pc, #208] @ 4a0b8 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vmov.f64 d2, #96 @ 0x3f000000 0.5 │ │ │ │ + add.w r2, r2, #32 │ │ │ │ add.w ip, r0, lr │ │ │ │ + rsb r9, r4, #0 │ │ │ │ add.w r3, r1, lr │ │ │ │ - vldr d3, [pc, #192] @ 45f28 │ │ │ │ - vmov.f64 d2, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r8, r1, r7 │ │ │ │ - vldr d8, [r2, #-24] @ 0xffffffe8 │ │ │ │ add.w lr, r0, r7 │ │ │ │ - vldr d6, [r2, #-32] @ 0xffffffe0 │ │ │ │ - adds r5, #1 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + add.w r2, r2, #32 │ │ │ │ + vldr d6, [r2, #-64] @ 0xffffffc0 │ │ │ │ + cmp r6, r5 │ │ │ │ + vldr d8, [r2, #-56] @ 0xffffffc8 │ │ │ │ vldr d7, [ip] │ │ │ │ - adds r2, #32 │ │ │ │ - vmul.f64 d0, d4, d8 │ │ │ │ vldr d10, [r2, #-40] @ 0xffffffd8 │ │ │ │ + vmul.f64 d0, d4, d8 │ │ │ │ vldr d5, [r0] │ │ │ │ - cmp r6, r5 │ │ │ │ + vldr d1, [r1] │ │ │ │ vmla.f64 d0, d7, d6 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vldr d8, [r8] │ │ │ │ - vldr d1, [r1] │ │ │ │ vnmls.f64 d7, d4, d6 │ │ │ │ vldr d6, [r2, #-48] @ 0xffffffd0 │ │ │ │ - vldr d4, [lr] │ │ │ │ vmul.f64 d9, d8, d10 │ │ │ │ + vldr d4, [lr] │ │ │ │ vmla.f64 d9, d4, d6 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vnmls.f64 d4, d8, d6 │ │ │ │ vadd.f64 d6, d0, d9 │ │ │ │ + vadd.f64 d8, d7, d4 │ │ │ │ vadd.f64 d10, d5, d6 │ │ │ │ vmls.f64 d5, d6, d2 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ - vadd.f64 d8, d7, d4 │ │ │ │ vstr d10, [r0] │ │ │ │ add r0, r4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vstr d7, [r1] │ │ │ │ vadd.f64 d7, d1, d8 │ │ │ │ - vstr d5, [ip] │ │ │ │ vmls.f64 d1, d8, d2 │ │ │ │ + vstr d5, [ip] │ │ │ │ add r1, r9 │ │ │ │ add ip, r4 │ │ │ │ vstr d7, [r8] │ │ │ │ vsub.f64 d7, d9, d0 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vsub.f64 d5, d7, d1 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ vstr d5, [lr] │ │ │ │ vstr d7, [r3] │ │ │ │ sub.w r3, r3, r4 │ │ │ │ - bne.n 45e6e │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - ldr r4, [pc, #680] @ (461d4 ) │ │ │ │ + bne.n 4a000 │ │ │ │ + b.n 49fce │ │ │ │ + ldr r4, [pc, #680] @ (4a364 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ │ │ │ │ -00045f30 : │ │ │ │ - ldr r2, [pc, #8] @ (45f3c ) │ │ │ │ - ldr r1, [pc, #12] @ (45f40 ) │ │ │ │ +0004a0c0 : │ │ │ │ + ldr r2, [pc, #8] @ (4a0cc ) │ │ │ │ + ldr r1, [pc, #12] @ (4a0d0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldr r0, [r2, #4] │ │ │ │ + str r6, [sp, #768] @ 0x300 │ │ │ │ movs r5, r0 │ │ │ │ - mcr2 15, 1, pc, cr15, cr15, {7} @ │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ + mcr2 15, 0, pc, cr7, cr15, {7} @ │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d10} │ │ │ │ sub sp, #12 │ │ │ │ ldrd r4, r6, [sp, #72] @ 0x48 │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ - subs r7, r4, #1 │ │ │ │ + add.w r7, r4, #4294967295 @ 0xffffffff │ │ │ │ cmp r4, r6 │ │ │ │ - mla r2, ip, r7, r2 │ │ │ │ - bge.w 4606a │ │ │ │ + add.w r7, r7, r7, lsl #1 │ │ │ │ + add.w r2, r2, r7, lsl #4 │ │ │ │ + bge.w 4a212 │ │ │ │ mov.w lr, r3, lsl #3 │ │ │ │ cmp r5, #1 │ │ │ │ mov.w ip, r3, lsl #4 │ │ │ │ itt eq │ │ │ │ addeq.w r3, r2, #48 @ 0x30 │ │ │ │ rsbeq r2, lr, #0 │ │ │ │ - bne.n 46074 │ │ │ │ + bne.w 4a22e │ │ │ │ add.w r5, r0, ip │ │ │ │ - add.w r7, r1, ip │ │ │ │ vldr d5, [r3, #-32] @ 0xffffffe0 │ │ │ │ + add.w r7, r1, ip │ │ │ │ add.w r8, r5, r2 │ │ │ │ - vldr d4, [r3, #-24] @ 0xffffffe8 │ │ │ │ add.w r9, r7, r2 │ │ │ │ vldr d3, [r5] │ │ │ │ add.w sl, r8, ip │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + cmp r6, r4 │ │ │ │ + add.w r3, r3, #48 @ 0x30 │ │ │ │ + vldr d4, [r3, #-72] @ 0xffffffb8 │ │ │ │ vldr d6, [r7] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d8, [r8] │ │ │ │ - adds r3, #48 @ 0x30 │ │ │ │ vmul.f64 d0, d5, d3 │ │ │ │ + vldr d8, [r8] │ │ │ │ + vldr d9, [r3, #-64] @ 0xffffffc0 │ │ │ │ vldr d10, [sl] │ │ │ │ + add.w sl, r9, ip │ │ │ │ vmla.f64 d0, d4, d6 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ vldr d3, [r3, #-88] @ 0xffffffa8 │ │ │ │ - add.w sl, r9, ip │ │ │ │ - vldr d9, [r3, #-64] @ 0xffffffc0 │ │ │ │ - cmp r6, r4 │ │ │ │ vldr d2, [r0] │ │ │ │ vnmls.f64 d4, d5, d6 │ │ │ │ vldr d5, [r3, #-96] @ 0xffffffa0 │ │ │ │ vldr d6, [r9] │ │ │ │ vldr d7, [r1] │ │ │ │ vmul.f64 d1, d5, d8 │ │ │ │ vmla.f64 d1, d3, d6 │ │ │ │ @@ -75655,65 +77803,70 @@ │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vnmls.f64 d5, d9, d8 │ │ │ │ vadd.f64 d9, d0, d2 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vadd.f64 d8, d6, d1 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vsub.f64 d0, d3, d5 │ │ │ │ - vsub.f64 d10, d9, d8 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vadd.f64 d8, d8, d9 │ │ │ │ + vsub.f64 d10, d9, d8 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ + vadd.f64 d8, d8, d9 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vstr d10, [r9] │ │ │ │ mov r9, r1 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ vstmia r0!, {d8} │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d0, d0, d2 │ │ │ │ vsub.f64 d2, d5, d3 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - sub.w r1, r1, #8 │ │ │ │ vstr d8, [r9] │ │ │ │ vstr d0, [r8] │ │ │ │ vstr d2, [r5] │ │ │ │ add r5, lr │ │ │ │ vstr d3, [sl] │ │ │ │ vstr d5, [r5] │ │ │ │ vstr d7, [r7] │ │ │ │ - bne.n 45f7a │ │ │ │ + bne.n 4a11e │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov.w fp, r5, lsl #3 │ │ │ │ rsb r3, fp, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ add.w r3, r2, #48 @ 0x30 │ │ │ │ rsb r2, lr, #0 │ │ │ │ add.w r7, r1, ip │ │ │ │ add.w r5, r0, ip │ │ │ │ - vldr d4, [r3, #-24] @ 0xffffffe8 │ │ │ │ + vldr d8, [r3, #-40] @ 0xffffffd8 │ │ │ │ add.w r9, r7, r2 │ │ │ │ - vldr d7, [r3, #-32] @ 0xffffffe0 │ │ │ │ add.w r8, r5, r2 │ │ │ │ - vldr d6, [r7] │ │ │ │ + vldr d4, [r3, #-24] @ 0xffffffe8 │ │ │ │ add.w sl, r8, ip │ │ │ │ - vldr d5, [r5] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d8, [r3, #-40] @ 0xffffffd8 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ cmp r6, r4 │ │ │ │ + add.w r3, r3, #48 @ 0x30 │ │ │ │ + vldr d6, [r7] │ │ │ │ + vldr d7, [r3, #-80] @ 0xffffffb0 │ │ │ │ + vldr d5, [r5] │ │ │ │ vmul.f64 d0, d6, d4 │ │ │ │ - vldr d10, [r3, #-8] │ │ │ │ + vldr d10, [r3, #-56] @ 0xffffffc8 │ │ │ │ + vldr d3, [r0] │ │ │ │ + vldr d2, [r1] │ │ │ │ vmla.f64 d0, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vldr d4, [r9] │ │ │ │ - add.w r3, r3, #48 @ 0x30 │ │ │ │ - vldr d3, [r0] │ │ │ │ - vldr d2, [r1] │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d7, [r3, #-96] @ 0xffffffa0 │ │ │ │ vldr d6, [r8] │ │ │ │ vmul.f64 d1, d4, d8 │ │ │ │ vmla.f64 d1, d6, d7 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vldr d8, [r3, #-64] @ 0xffffffc0 │ │ │ │ @@ -75726,17 +77879,17 @@ │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vnmls.f64 d4, d9, d8 │ │ │ │ vadd.f64 d8, d3, d0 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ vadd.f64 d9, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vsub.f64 d0, d6, d4 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ vsub.f64 d10, d8, d9 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ - vadd.f64 d6, d6, d4 │ │ │ │ vadd.f64 d4, d2, d5 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ vstr d10, [r9] │ │ │ │ vstr d8, [r0] │ │ │ │ vsub.f64 d8, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ vsub.f64 d5, d7, d2 │ │ │ │ @@ -75749,100 +77902,105 @@ │ │ │ │ vstr d3, [r5] │ │ │ │ add r5, lr │ │ │ │ vstr d6, [sl] │ │ │ │ vstr d5, [r5] │ │ │ │ ldr r5, [sp, #4] │ │ │ │ vstr d7, [r7] │ │ │ │ add r1, r5 │ │ │ │ - bne.n 46086 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.n 4a240 │ │ │ │ + b.n 4a212 │ │ │ │ nop │ │ │ │ │ │ │ │ -00046184 : │ │ │ │ - ldr r2, [pc, #8] @ (46190 ) │ │ │ │ - ldr r1, [pc, #12] @ (46194 ) │ │ │ │ +0004a338 : │ │ │ │ + ldr r2, [pc, #8] @ (4a344 ) │ │ │ │ + ldr r1, [pc, #12] @ (4a348 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - str r4, [r5, #96] @ 0x60 │ │ │ │ + str r4, [sp, #480] @ 0x1e0 │ │ │ │ movs r5, r0 │ │ │ │ - ldc2 15, cr15, [r7, #1020]! @ 0x3fc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldc2 15, cr15, [r3, #1020] @ 0x3fc │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #12 │ │ │ │ - ldr r5, [sp, #112] @ 0x70 │ │ │ │ + sub sp, #20 │ │ │ │ ldr r4, [sp, #120] @ 0x78 │ │ │ │ - subs r6, r5, #1 │ │ │ │ + ldr r5, [sp, #128] @ 0x80 │ │ │ │ + add.w r6, r4, #4294967295 @ 0xffffffff │ │ │ │ add.w r2, r2, r6, lsl #6 │ │ │ │ - ldr r6, [sp, #116] @ 0x74 │ │ │ │ - cmp r5, r6 │ │ │ │ - bge.w 46362 │ │ │ │ - mov.w lr, r3, lsl #3 │ │ │ │ - mov.w sl, r3, lsl #4 │ │ │ │ - cmp r4, #1 │ │ │ │ - bne.w 4636c │ │ │ │ + ldr r6, [sp, #124] @ 0x7c │ │ │ │ + cmp r4, r6 │ │ │ │ + bge.w 4a538 │ │ │ │ + cmp r5, #1 │ │ │ │ + mov.w r7, r3, lsl #3 │ │ │ │ + mov.w fp, r3, lsl #5 │ │ │ │ + mov.w r6, r3, lsl #4 │ │ │ │ + bne.w 4a554 │ │ │ │ + vldr d15, [pc, #892] @ 4a710 │ │ │ │ add.w r3, r2, #64 @ 0x40 │ │ │ │ - rsb fp, sl, #0 │ │ │ │ - rsb r9, lr, #0 │ │ │ │ - vldr d15, [pc, #848] @ 46520 │ │ │ │ - vldr d12, [pc, #852] @ 46528 │ │ │ │ - str r5, [sp, #112] @ 0x70 │ │ │ │ - add.w r4, r0, lr │ │ │ │ - add.w r2, r1, lr │ │ │ │ + rsb r5, r6, #0 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + add.w r2, r1, r7 │ │ │ │ + vldr d12, [pc, #880] @ 4a718 │ │ │ │ + str r5, [sp, #0] │ │ │ │ + str r4, [sp, #120] @ 0x78 │ │ │ │ vldr d6, [r3, #-64] @ 0xffffffc0 │ │ │ │ - mov r5, r1 │ │ │ │ - vldr d2, [r3, #-56] @ 0xffffffc8 │ │ │ │ - subs r1, #8 │ │ │ │ - vldr d5, [r4] │ │ │ │ - add r4, sl │ │ │ │ + add.w r9, ip, r6 │ │ │ │ + add.w r8, r2, r6 │ │ │ │ + add.w r5, r0, fp │ │ │ │ + add.w r7, r1, fp │ │ │ │ + vldr d5, [ip] │ │ │ │ + add.w r3, r3, #64 @ 0x40 │ │ │ │ + vldr d2, [r3, #-120] @ 0xffffff88 │ │ │ │ vldr d7, [r2] │ │ │ │ - add r2, sl │ │ │ │ - vldr d3, [r3, #-24] @ 0xffffffe8 │ │ │ │ - add.w r7, r4, lr │ │ │ │ vmul.f64 d0, d6, d5 │ │ │ │ - add.w ip, r2, lr │ │ │ │ + vldr d8, [r5] │ │ │ │ + vldr d3, [r3, #-88] @ 0xffffffa8 │ │ │ │ + vldr d4, [r3, #-80] @ 0xffffffb0 │ │ │ │ vmla.f64 d0, d2, d7 │ │ │ │ vmul.f64 d2, d2, d5 │ │ │ │ - vldr d5, [r4] │ │ │ │ - add.w r8, r7, fp │ │ │ │ - vldr d4, [r3, #-16] │ │ │ │ - add.w r6, ip, fp │ │ │ │ - vldr d8, [r7] │ │ │ │ - adds r3, #64 @ 0x40 │ │ │ │ + vldr d5, [r9] │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ vnmls.f64 d2, d6, d7 │ │ │ │ + vldr d7, [r8] │ │ │ │ vldr d6, [r3, #-96] @ 0xffffffa0 │ │ │ │ - vldr d7, [r2] │ │ │ │ + add.w sl, r5, r4 │ │ │ │ + add.w lr, r7, r4 │ │ │ │ vldr d9, [r3, #-112] @ 0xffffff90 │ │ │ │ + mov r4, r1 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ + vldr d10, [lr] │ │ │ │ vmul.f64 d1, d6, d5 │ │ │ │ - vldr d10, [r6] │ │ │ │ - vmla.f64 d1, d3, d7 │ │ │ │ - vmul.f64 d3, d3, d5 │ │ │ │ - vldr d5, [ip] │ │ │ │ - add r6, r9 │ │ │ │ vldr d13, [r0] │ │ │ │ vldr d14, [r1, #8] │ │ │ │ + vmla.f64 d1, d3, d7 │ │ │ │ + vmul.f64 d3, d3, d5 │ │ │ │ + vldr d5, [r7] │ │ │ │ vnmls.f64 d3, d6, d7 │ │ │ │ vldr d7, [r3, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d6, d4, d8 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vldr d8, [r8] │ │ │ │ + vldr d8, [sl] │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vldr d5, [r3, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d4, d9, d8 │ │ │ │ vmla.f64 d4, d5, d10 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ + vsub.f64 d8, d2, d7 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ vnmls.f64 d5, d9, d10 │ │ │ │ vsub.f64 d9, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vsub.f64 d8, d2, d7 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vldr d0, [pc, #664] @ 46530 │ │ │ │ + vldr d0, [pc, #692] @ 4a720 │ │ │ │ vsub.f64 d11, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vsub.f64 d10, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ @@ -75857,838 +78015,863 @@ │ │ │ │ vnmls.f64 d8, d10, d12 │ │ │ │ vmov.f64 d10, #80 @ 0x3e800000 0.250 │ │ │ │ vmls.f64 d13, d1, d10 │ │ │ │ vadd.f64 d1, d13, d6 │ │ │ │ vsub.f64 d4, d13, d6 │ │ │ │ vsub.f64 d6, d1, d2 │ │ │ │ vadd.f64 d1, d1, d2 │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d6, [r4] │ │ │ │ vadd.f64 d6, d4, d8 │ │ │ │ + mov r4, r2 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ - vstr d6, [r6] │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ + vstr d6, [r4] │ │ │ │ vadd.f64 d6, d3, d14 │ │ │ │ - add.w r6, r8, r9 │ │ │ │ vmls.f64 d14, d3, d10 │ │ │ │ - vstr d1, [r6] │ │ │ │ - vstr d4, [r8] │ │ │ │ - vstr d6, [ip] │ │ │ │ + vstmia ip!, {d1} │ │ │ │ + vstr d4, [sl] │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ + vstr d6, [r7] │ │ │ │ vmul.f64 d6, d9, d15 │ │ │ │ - vmla.f64 d6, d11, d12 │ │ │ │ - vmul.f64 d11, d11, d15 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ vsub.f64 d5, d14, d7 │ │ │ │ vadd.f64 d7, d7, d14 │ │ │ │ + str r4, [sp, #120] @ 0x78 │ │ │ │ + vmla.f64 d6, d11, d12 │ │ │ │ + vmul.f64 d11, d11, d15 │ │ │ │ + ldr r4, [sp, #124] @ 0x7c │ │ │ │ vnmls.f64 d11, d9, d12 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d4, [r9] │ │ │ │ vadd.f64 d4, d7, d11 │ │ │ │ vsub.f64 d11, d11, d7 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add r2, r9 │ │ │ │ - vstr d5, [r2] │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ - vstr d11, [r7] │ │ │ │ - adds r2, #1 │ │ │ │ - str r2, [sp, #112] @ 0x70 │ │ │ │ - ldrd r4, r2, [sp, #112] @ 0x70 │ │ │ │ - cmp r2, r4 │ │ │ │ - bne.w 461d8 │ │ │ │ - add sp, #12 │ │ │ │ + vstr d4, [r8] │ │ │ │ + vstr d5, [lr] │ │ │ │ + vstr d11, [r5] │ │ │ │ + ldr r5, [sp, #120] @ 0x78 │ │ │ │ + cmp r4, r5 │ │ │ │ + bne.w 4a3ac │ │ │ │ + add sp, #20 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r3, r4, #3 │ │ │ │ - rsb fp, sl, #0 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - rsb r9, lr, #0 │ │ │ │ - negs r3, r3 │ │ │ │ - vldr d15, [pc, #428] @ 46528 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ + vldr d15, [pc, #444] @ 4a718 │ │ │ │ + add.w sl, r1, r7 │ │ │ │ + vldr d12, [pc, #428] @ 4a710 │ │ │ │ + rsb r5, r3, #0 │ │ │ │ + str r3, [sp, #12] │ │ │ │ add.w r3, r2, #64 @ 0x40 │ │ │ │ - vldr d12, [pc, #408] @ 46520 │ │ │ │ - add.w r2, r1, lr │ │ │ │ - add.w r4, r0, lr │ │ │ │ - vldr d5, [r3, #-56] @ 0xffffffc8 │ │ │ │ - adds r5, #1 │ │ │ │ - vldr d7, [r3, #-64] @ 0xffffffc0 │ │ │ │ - adds r3, #64 @ 0x40 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, sl │ │ │ │ - vldr d2, [r4] │ │ │ │ - add r4, sl │ │ │ │ - add.w ip, r2, lr │ │ │ │ - add.w r7, r4, lr │ │ │ │ + rsb r2, r6, #0 │ │ │ │ + ldr.w ip, [sp, #12] │ │ │ │ + str r2, [sp, #0] │ │ │ │ + strd r5, fp, [sp, #4] │ │ │ │ + add.w r5, r0, r7 │ │ │ │ + vldr d6, [sl] │ │ │ │ + add.w r8, sl, r6 │ │ │ │ + add.w r9, r5, r6 │ │ │ │ + add.w r3, r3, #64 @ 0x40 │ │ │ │ + vldr d7, [r3, #-128] @ 0xffffff80 │ │ │ │ + vldr d5, [r3, #-120] @ 0xffffff88 │ │ │ │ + vldr d2, [r5] │ │ │ │ + vldr d3, [r9] │ │ │ │ vmul.f64 d0, d6, d5 │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ vldr d8, [r3, #-72] @ 0xffffffb8 │ │ │ │ vmla.f64 d0, d2, d7 │ │ │ │ vmul.f64 d2, d2, d5 │ │ │ │ + add.w r2, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vldr d10, [r3, #-112] @ 0xffffff90 │ │ │ │ + add.w lr, r7, r4 │ │ │ │ + add.w fp, r2, r4 │ │ │ │ vldr d5, [r3, #-88] @ 0xffffffa8 │ │ │ │ - add.w r6, ip, fp │ │ │ │ - vldr d3, [r4] │ │ │ │ - add.w r8, r7, fp │ │ │ │ - vldr d4, [ip] │ │ │ │ vnmls.f64 d2, d6, d7 │ │ │ │ - vldr d6, [r2] │ │ │ │ + vldr d6, [r8] │ │ │ │ vldr d7, [r3, #-96] @ 0xffffffa0 │ │ │ │ - vldr d9, [r6] │ │ │ │ - add r6, r9 │ │ │ │ + vldr d4, [r7] │ │ │ │ vmul.f64 d1, d6, d5 │ │ │ │ - vldr d10, [r3, #-112] @ 0xffffff90 │ │ │ │ + vldr d9, [lr] │ │ │ │ + vldr d13, [r0] │ │ │ │ + vldr d14, [r1] │ │ │ │ vmla.f64 d1, d3, d7 │ │ │ │ vmul.f64 d3, d3, d5 │ │ │ │ vldr d5, [r3, #-80] @ 0xffffffb0 │ │ │ │ - vldr d13, [r0] │ │ │ │ - vldr d14, [r1] │ │ │ │ vnmls.f64 d3, d6, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ + vldr d7, [r2] │ │ │ │ vmul.f64 d6, d4, d8 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vldr d8, [r3, #-104] @ 0xffffff98 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ - vldr d5, [r8] │ │ │ │ + vldr d5, [fp] │ │ │ │ vmul.f64 d4, d9, d8 │ │ │ │ vmla.f64 d4, d5, d10 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ + vsub.f64 d8, d2, d7 │ │ │ │ + vadd.f64 d7, d2, d7 │ │ │ │ vnmls.f64 d5, d9, d10 │ │ │ │ vsub.f64 d9, d6, d0 │ │ │ │ vadd.f64 d6, d0, d6 │ │ │ │ - vsub.f64 d8, d2, d7 │ │ │ │ - vadd.f64 d7, d2, d7 │ │ │ │ - vldr d0, [pc, #236] @ 46530 │ │ │ │ + vldr d0, [pc, #232] @ 4a720 │ │ │ │ vsub.f64 d11, d4, d1 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vsub.f64 d10, d5, d3 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ vadd.f64 d1, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vadd.f64 d2, d13, d1 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vstr d2, [r0] │ │ │ │ vmul.f64 d2, d10, d12 │ │ │ │ + add r0, ip │ │ │ │ vmla.f64 d2, d8, d15 │ │ │ │ vmul.f64 d8, d8, d12 │ │ │ │ vnmls.f64 d8, d10, d15 │ │ │ │ vmov.f64 d10, #80 @ 0x3e800000 0.250 │ │ │ │ vmls.f64 d13, d1, d10 │ │ │ │ vadd.f64 d1, d6, d13 │ │ │ │ vsub.f64 d4, d13, d6 │ │ │ │ vsub.f64 d6, d1, d2 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vstr d6, [r1] │ │ │ │ vadd.f64 d6, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ - vstr d6, [r6] │ │ │ │ + vstr d6, [sl] │ │ │ │ vadd.f64 d6, d14, d3 │ │ │ │ - add.w r6, r8, r9 │ │ │ │ vmls.f64 d14, d3, d10 │ │ │ │ - vstr d2, [r6] │ │ │ │ - vstr d4, [r8] │ │ │ │ - vstr d6, [ip] │ │ │ │ + vstr d2, [r5] │ │ │ │ + sub.w sl, sl, ip │ │ │ │ + add r5, ip │ │ │ │ + vstr d4, [fp] │ │ │ │ + vstr d6, [r7] │ │ │ │ vmul.f64 d6, d11, d15 │ │ │ │ - vmla.f64 d6, d9, d12 │ │ │ │ vmul.f64 d11, d11, d12 │ │ │ │ vsub.f64 d5, d14, d7 │ │ │ │ vadd.f64 d14, d14, d7 │ │ │ │ + vmla.f64 d6, d9, d12 │ │ │ │ vnmls.f64 d11, d9, d15 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d7, [r9] │ │ │ │ vadd.f64 d7, d11, d14 │ │ │ │ vsub.f64 d11, d11, d14 │ │ │ │ - vstr d7, [r2] │ │ │ │ - add r2, r9 │ │ │ │ - vstr d6, [r2] │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - vstr d11, [r7] │ │ │ │ - add r0, r2 │ │ │ │ + vstr d7, [r8] │ │ │ │ + vstr d6, [lr] │ │ │ │ + vstr d11, [r2] │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + str r2, [sp, #120] @ 0x78 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ add r1, r2 │ │ │ │ - ldr r2, [sp, #116] @ 0x74 │ │ │ │ - cmp r2, r5 │ │ │ │ - bne.w 46388 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldr r2, [sp, #124] @ 0x7c │ │ │ │ + cmp r2, r4 │ │ │ │ + bne.w 4a580 │ │ │ │ + b.n 4a538 │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - b.w ff4eec62 │ │ │ │ - b.n 46c26 │ │ │ │ + b.w ff4f2e52 │ │ │ │ + b.n 4ae16 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ │ │ │ │ -00046538 : │ │ │ │ - ldr r2, [pc, #8] @ (46544 ) │ │ │ │ - ldr r1, [pc, #12] @ (46548 ) │ │ │ │ +0004a728 : │ │ │ │ + ldr r2, [pc, #8] @ (4a734 ) │ │ │ │ + ldr r1, [pc, #12] @ (4a738 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - str r0, [r5, #40] @ 0x28 │ │ │ │ + str r0, [sp, #736] @ 0x2e0 │ │ │ │ movs r5, r0 │ │ │ │ - mrrc2 15, 15, pc, r7, cr15 @ │ │ │ │ + ldc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - movs r6, #80 @ 0x50 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #28 │ │ │ │ - ldr r7, [sp, #128] @ 0x80 │ │ │ │ + ldrd r5, r6, [sp, #128] @ 0x80 │ │ │ │ ldr r4, [sp, #136] @ 0x88 │ │ │ │ - subs r5, r7, #1 │ │ │ │ - mla r2, r6, r5, r2 │ │ │ │ - ldr r5, [sp, #132] @ 0x84 │ │ │ │ - cmp r7, r5 │ │ │ │ - bge.w 46772 │ │ │ │ - movs r5, #24 │ │ │ │ - lsls r6, r3, #5 │ │ │ │ - mov.w lr, r3, lsl #3 │ │ │ │ + add.w r5, r5, #4294967295 @ 0xffffffff │ │ │ │ + add.w r5, r5, r5, lsl #2 │ │ │ │ + add.w r2, r2, r5, lsl #4 │ │ │ │ + ldr r5, [sp, #128] @ 0x80 │ │ │ │ + cmp r5, r6 │ │ │ │ + bge.w 4a97a │ │ │ │ + mov.w ip, r3, lsl #5 │ │ │ │ cmp r4, #1 │ │ │ │ - str r6, [sp, #8] │ │ │ │ - mul.w r5, r3, r5 │ │ │ │ + mov.w r5, r3, lsl #3 │ │ │ │ mov.w r3, r3, lsl #4 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - bne.w 46788 │ │ │ │ - add.w r3, r2, #80 @ 0x50 │ │ │ │ - rsb fp, r5, #0 │ │ │ │ - vldr d15, [pc, #492] @ 46780 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + bne.w 4a9a0 │ │ │ │ + vldr d15, [pc, #524] @ 4a998 │ │ │ │ vmov.f64 d10, #96 @ 0x3f000000 0.5 │ │ │ │ - str r7, [sp, #128] @ 0x80 │ │ │ │ - adds r2, r0, r5 │ │ │ │ - add.w r8, r1, r5 │ │ │ │ - vldr d2, [r3, #-48] @ 0xffffffd0 │ │ │ │ - add.w r4, r2, lr │ │ │ │ - vldr d7, [r3, #-40] @ 0xffffffd8 │ │ │ │ - add.w r6, r8, lr │ │ │ │ - vldr d1, [r2] │ │ │ │ - add.w r9, r6, fp │ │ │ │ - vldr d3, [r8] │ │ │ │ - add.w sl, r9, lr │ │ │ │ + mov r4, r3 │ │ │ │ + rsb r4, r4, #0 │ │ │ │ + add.w r3, r2, #80 @ 0x50 │ │ │ │ + add.w lr, r0, r5 │ │ │ │ + add.w r2, r1, r5 │ │ │ │ + str r4, [sp, #12] │ │ │ │ + ldrd r4, r7, [sp, #8] │ │ │ │ + add.w r5, r1, ip │ │ │ │ + add.w r8, lr, ip │ │ │ │ + add.w r3, r3, #80 @ 0x50 │ │ │ │ + vldr d2, [r3, #-128] @ 0xffffff80 │ │ │ │ + vldr d7, [r3, #-120] @ 0xffffff88 │ │ │ │ + add.w r9, lr, r4 │ │ │ │ + add.w r6, r2, r4 │ │ │ │ vldr d12, [r1] │ │ │ │ - add.w r7, sl, r5 │ │ │ │ - vmul.f64 d4, d2, d1 │ │ │ │ + add.w r4, r0, ip │ │ │ │ + add.w fp, r5, r7 │ │ │ │ + add.w sl, r4, r7 │ │ │ │ + add.w r7, r2, ip │ │ │ │ + vldr d1, [r9] │ │ │ │ + vldr d3, [r6] │ │ │ │ vldr d5, [r0] │ │ │ │ + vmul.f64 d4, d2, d1 │ │ │ │ + vldr d6, [r5] │ │ │ │ + vldr d0, [lr] │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d6, [r6] │ │ │ │ - adds r3, #80 @ 0x50 │ │ │ │ vldr d1, [r3, #-160] @ 0xffffff60 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vldr d2, [r4] │ │ │ │ - add r4, fp │ │ │ │ vsub.f64 d8, d5, d4 │ │ │ │ - vldr d0, [r4] │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - add r4, lr │ │ │ │ - add.w ip, r4, r5 │ │ │ │ vadd.f64 d3, d7, d12 │ │ │ │ vsub.f64 d12, d12, d7 │ │ │ │ vldr d7, [r3, #-104] @ 0xffffff98 │ │ │ │ vstr d3, [sp] │ │ │ │ vldr d3, [r3, #-112] @ 0xffffff90 │ │ │ │ vmul.f64 d5, d3, d2 │ │ │ │ vmla.f64 d5, d7, d6 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d2, [r9] │ │ │ │ + vldr d2, [r2] │ │ │ │ vnmls.f64 d7, d3, d6 │ │ │ │ vldr d6, [r3, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d3, d1, d0 │ │ │ │ vmla.f64 d3, d6, d2 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vldr d0, [r3, #-96] @ 0xffffffa0 │ │ │ │ + vldr d0, [r7] │ │ │ │ vnmls.f64 d6, d1, d2 │ │ │ │ - vldr d1, [ip] │ │ │ │ + vldr d1, [r3, #-96] @ 0xffffffa0 │ │ │ │ vsub.f64 d9, d5, d3 │ │ │ │ vadd.f64 d13, d3, d5 │ │ │ │ vldr d5, [r3, #-144] @ 0xffffff70 │ │ │ │ - vldr d3, [r4] │ │ │ │ + vldr d3, [sl] │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ - vldr d7, [sl] │ │ │ │ - vmul.f64 d2, d5, d3 │ │ │ │ vldr d6, [r3, #-136] @ 0xffffff78 │ │ │ │ + vldr d7, [fp] │ │ │ │ + vmul.f64 d2, d5, d3 │ │ │ │ vmla.f64 d2, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r3, #-88] @ 0xffffffa8 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d5, [r7] │ │ │ │ - vmul.f64 d7, d0, d1 │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ - vmla.f64 d7, d3, d5 │ │ │ │ - vmul.f64 d3, d3, d1 │ │ │ │ - sub.w ip, ip, r7 │ │ │ │ - mov r7, r1 │ │ │ │ - subs r1, #8 │ │ │ │ - vnmls.f64 d3, d0, d5 │ │ │ │ + vldr d5, [r8] │ │ │ │ + vmul.f64 d7, d1, d5 │ │ │ │ + vmla.f64 d7, d3, d0 │ │ │ │ + vmul.f64 d3, d3, d5 │ │ │ │ + vnmls.f64 d3, d1, d0 │ │ │ │ vsub.f64 d0, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d5, d3, d6 │ │ │ │ - vadd.f64 d1, d0, d9 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ + vadd.f64 d1, d0, d9 │ │ │ │ vmov.f64 d3, d8 │ │ │ │ vsub.f64 d9, d9, d0 │ │ │ │ + vadd.f64 d2, d6, d11 │ │ │ │ + vsub.f64 d11, d11, d6 │ │ │ │ vmls.f64 d3, d1, d10 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ - vadd.f64 d2, d6, d11 │ │ │ │ vmov.f64 d8, d4 │ │ │ │ - vsub.f64 d11, d11, d6 │ │ │ │ vmov.f64 d6, d12 │ │ │ │ vmul.f64 d9, d9, d15 │ │ │ │ - vstr d1, [sl] │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ vmla.f64 d6, d11, d10 │ │ │ │ + vstr d1, [fp] │ │ │ │ + mov fp, r1 │ │ │ │ vsub.f64 d11, d11, d12 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ vadd.f64 d1, d3, d2 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ vsub.f64 d2, d5, d14 │ │ │ │ vadd.f64 d5, d5, d14 │ │ │ │ - vstr d1, [ip] │ │ │ │ + vstmia lr!, {d1} │ │ │ │ vadd.f64 d1, d7, d13 │ │ │ │ - vmul.f64 d2, d2, d15 │ │ │ │ - vstr d3, [r7] │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ + vmul.f64 d2, d2, d15 │ │ │ │ + vstr d3, [fp] │ │ │ │ + mov fp, r2 │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ vmls.f64 d8, d1, d10 │ │ │ │ vadd.f64 d1, d1, d4 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vstmia r0!, {d1} │ │ │ │ vadd.f64 d4, d8, d2 │ │ │ │ vsub.f64 d3, d8, d2 │ │ │ │ - vstr d4, [r9] │ │ │ │ + vstr d4, [fp] │ │ │ │ vadd.f64 d4, d6, d9 │ │ │ │ - vstr d3, [r4] │ │ │ │ vsub.f64 d9, d9, d6 │ │ │ │ - vstr d11, [r2] │ │ │ │ - vstr d4, [r6] │ │ │ │ - add r6, lr │ │ │ │ - ldr r4, [sp, #12] │ │ │ │ + vstr d3, [sl] │ │ │ │ + vstr d11, [r9] │ │ │ │ + vstr d4, [r5] │ │ │ │ vldr d3, [sp] │ │ │ │ - add r2, r4 │ │ │ │ + vstr d9, [r8] │ │ │ │ vmov.f64 d6, d3 │ │ │ │ vmls.f64 d6, d5, d10 │ │ │ │ - vstr d9, [r2] │ │ │ │ - sub.w r2, r2, lr │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ - vstr d5, [r6] │ │ │ │ - adds r2, #1 │ │ │ │ - str r2, [sp, #128] @ 0x80 │ │ │ │ - vstr d6, [r8] │ │ │ │ - ldrd r4, r2, [sp, #128] @ 0x80 │ │ │ │ - cmp r2, r4 │ │ │ │ - bne.w 4659a │ │ │ │ + vstr d4, [r4] │ │ │ │ + ldr r4, [sp, #128] @ 0x80 │ │ │ │ + vstr d5, [r7] │ │ │ │ + vstr d6, [r6] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + str r4, [sp, #128] @ 0x80 │ │ │ │ + ldrd r5, r4, [sp, #128] @ 0x80 │ │ │ │ + cmp r4, r5 │ │ │ │ + bne.w 4a7a4 │ │ │ │ add sp, #28 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ - ldr r4, [pc, #680] @ (46a2c ) │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + ldr r4, [pc, #680] @ (4ac44 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - lsls r3, r4, #3 │ │ │ │ - rsb fp, r5, #0 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - negs r3, r3 │ │ │ │ - vldr d15, [pc, #-20] @ 46780 │ │ │ │ + mov.w r3, r4, lsl #3 │ │ │ │ + vldr d15, [pc, #-16] @ 4a998 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ + add.w r4, r0, r5 │ │ │ │ + add.w fp, r1, r5 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + rsb r3, r3, #0 │ │ │ │ str r3, [sp, #20] │ │ │ │ add.w r3, r2, #80 @ 0x50 │ │ │ │ - add.w r8, r1, r5 │ │ │ │ - adds r2, r0, r5 │ │ │ │ - vldr d1, [r3, #-40] @ 0xffffffd8 │ │ │ │ - add.w r6, r8, lr │ │ │ │ - vldr d3, [r3, #-48] @ 0xffffffd0 │ │ │ │ - add.w r4, r2, lr │ │ │ │ - vldr d2, [r8] │ │ │ │ - add.w r9, r6, fp │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w sl, r9, lr │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + rsb r2, r2, #0 │ │ │ │ + str r2, [sp, #12] │ │ │ │ + ldrd r2, r7, [sp, #8] │ │ │ │ + add.w r5, r1, ip │ │ │ │ + add.w lr, r4, ip │ │ │ │ + add.w r3, r3, #80 @ 0x50 │ │ │ │ vldr d12, [r1] │ │ │ │ - add.w r7, sl, r5 │ │ │ │ - vmul.f64 d6, d2, d1 │ │ │ │ + vldr d1, [r3, #-120] @ 0xffffff88 │ │ │ │ + add.w r6, fp, r2 │ │ │ │ + add.w r8, r4, r2 │ │ │ │ + vldr d3, [r3, #-128] @ 0xffffff80 │ │ │ │ + add.w r2, r0, ip │ │ │ │ + add.w sl, r5, r7 │ │ │ │ + add.w r9, r2, r7 │ │ │ │ + add.w r7, fp, ip │ │ │ │ + vldr d2, [r6] │ │ │ │ + vldr d7, [r8] │ │ │ │ vldr d5, [r0] │ │ │ │ + vmul.f64 d6, d2, d1 │ │ │ │ + vldr d8, [r3, #-152] @ 0xffffff68 │ │ │ │ + vldr d0, [fp] │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r3, #-24] @ 0xffffffe8 │ │ │ │ - adds r3, #80 @ 0x50 │ │ │ │ - vldr d8, [r3, #-152] @ 0xffffff68 │ │ │ │ - vldr d0, [r9] │ │ │ │ + vldr d1, [r3, #-104] @ 0xffffff98 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vldr d6, [r3, #-112] @ 0xffffff90 │ │ │ │ vadd.f64 d4, d12, d7 │ │ │ │ vsub.f64 d12, d12, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add r4, fp │ │ │ │ + vldr d7, [r2] │ │ │ │ vstr d4, [sp] │ │ │ │ - vldr d4, [r6] │ │ │ │ + vldr d4, [r5] │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [r3, #-160] @ 0xffffff60 │ │ │ │ vnmls.f64 d7, d4, d6 │ │ │ │ vldr d6, [r4] │ │ │ │ vmul.f64 d4, d0, d8 │ │ │ │ - add r4, lr │ │ │ │ - add.w ip, r4, r5 │ │ │ │ vmla.f64 d4, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vldr d8, [r3, #-96] @ 0xffffffa0 │ │ │ │ vnmls.f64 d6, d0, d1 │ │ │ │ vldr d1, [r3, #-136] @ 0xffffff78 │ │ │ │ - vldr d0, [r3, #-88] @ 0xffffffa8 │ │ │ │ + vldr d0, [r7] │ │ │ │ vsub.f64 d9, d3, d4 │ │ │ │ vadd.f64 d13, d3, d4 │ │ │ │ vldr d3, [sl] │ │ │ │ vldr d4, [r3, #-144] @ 0xffffff70 │ │ │ │ vadd.f64 d14, d7, d6 │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ - vldr d6, [r4] │ │ │ │ + vldr d6, [r9] │ │ │ │ vmul.f64 d7, d3, d1 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vldr d1, [r7] │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ + vldr d1, [r3, #-88] @ 0xffffffa8 │ │ │ │ vnmls.f64 d6, d3, d4 │ │ │ │ - vldr d4, [ip] │ │ │ │ - vmul.f64 d3, d1, d0 │ │ │ │ - sub.w ip, ip, r7 │ │ │ │ + vldr d4, [lr] │ │ │ │ + vmul.f64 d3, d0, d1 │ │ │ │ vmla.f64 d3, d4, d8 │ │ │ │ - vmul.f64 d4, d4, d0 │ │ │ │ - vnmls.f64 d4, d1, d8 │ │ │ │ + vmul.f64 d4, d4, d1 │ │ │ │ + vnmls.f64 d4, d0, d8 │ │ │ │ vsub.f64 d0, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vadd.f64 d1, d6, d4 │ │ │ │ - vadd.f64 d8, d9, d0 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ + vadd.f64 d8, d9, d0 │ │ │ │ vmov.f64 d4, d2 │ │ │ │ vsub.f64 d9, d9, d0 │ │ │ │ + vadd.f64 d3, d10, d6 │ │ │ │ + vsub.f64 d10, d10, d6 │ │ │ │ vmls.f64 d4, d8, d11 │ │ │ │ vadd.f64 d2, d2, d8 │ │ │ │ - vadd.f64 d3, d10, d6 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ - vsub.f64 d10, d10, d6 │ │ │ │ vmov.f64 d6, d12 │ │ │ │ vmul.f64 d9, d9, d15 │ │ │ │ - vstr d2, [sl] │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ vmla.f64 d6, d10, d11 │ │ │ │ + vstr d2, [sl] │ │ │ │ vsub.f64 d10, d10, d12 │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vsub.f64 d3, d1, d14 │ │ │ │ vadd.f64 d14, d14, d1 │ │ │ │ - vstr d2, [ip] │ │ │ │ + vstr d2, [r4] │ │ │ │ vadd.f64 d2, d13, d7 │ │ │ │ + vsub.f64 d7, d7, d13 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ vstr d4, [r1] │ │ │ │ - vsub.f64 d7, d7, d13 │ │ │ │ vmls.f64 d8, d2, d11 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vstr d5, [r0] │ │ │ │ vadd.f64 d5, d3, d8 │ │ │ │ vsub.f64 d4, d8, d3 │ │ │ │ - vstr d5, [r9] │ │ │ │ + vstr d5, [fp] │ │ │ │ vadd.f64 d5, d9, d6 │ │ │ │ - vstr d4, [r4] │ │ │ │ vsub.f64 d9, d9, d6 │ │ │ │ - vstr d10, [r2] │ │ │ │ - vstr d5, [r6] │ │ │ │ - add r6, lr │ │ │ │ - ldr r4, [sp, #12] │ │ │ │ + vstr d4, [r9] │ │ │ │ + vstr d10, [r8] │ │ │ │ + vstr d5, [r5] │ │ │ │ vldr d4, [sp] │ │ │ │ - add r2, r4 │ │ │ │ + vstr d9, [lr] │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ vmov.f64 d5, d4 │ │ │ │ + add r1, r5 │ │ │ │ vmls.f64 d5, d14, d11 │ │ │ │ - vstr d9, [r2] │ │ │ │ - sub.w r2, r2, lr │ │ │ │ vadd.f64 d14, d4, d14 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstr d6, [r2] │ │ │ │ ldr r2, [sp, #128] @ 0x80 │ │ │ │ - vstr d14, [r6] │ │ │ │ - adds r2, #1 │ │ │ │ + vstr d14, [r7] │ │ │ │ + vstr d7, [r6] │ │ │ │ + add.w r2, r2, #1 │ │ │ │ str r2, [sp, #128] @ 0x80 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ - vstr d7, [r8] │ │ │ │ + ldr r5, [sp, #128] @ 0x80 │ │ │ │ add r0, r2 │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ - add r1, r2 │ │ │ │ - ldrd r4, r2, [sp, #128] @ 0x80 │ │ │ │ - cmp r2, r4 │ │ │ │ - bne.w 467a0 │ │ │ │ - add sp, #28 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + add r4, r2 │ │ │ │ + sub.w fp, fp, r2 │ │ │ │ + ldr r2, [sp, #132] @ 0x84 │ │ │ │ + cmp r2, r5 │ │ │ │ + bne.w 4a9c8 │ │ │ │ + b.n 4a97a │ │ │ │ nop │ │ │ │ │ │ │ │ -00046988 : │ │ │ │ - ldr r2, [pc, #8] @ (46994 ) │ │ │ │ - ldr r1, [pc, #12] @ (46998 ) │ │ │ │ +0004aba4 : │ │ │ │ + ldr r2, [pc, #8] @ (4abb0 ) │ │ │ │ + ldr r1, [pc, #12] @ (4abb4 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldrsh r0, [r1, r2] │ │ │ │ + ldrh r4, [r5, #34] @ 0x22 │ │ │ │ movs r5, r0 │ │ │ │ - udiv pc, pc, pc │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + sdiv pc, r3, pc │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ - ldrd r7, r4, [sp, #184] @ 0xb8 │ │ │ │ - cmp r7, r4 │ │ │ │ - bge.w 46d04 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ - mov.w fp, #40 @ 0x28 │ │ │ │ - mov.w r8, #24 │ │ │ │ - lsls r6, r3, #3 │ │ │ │ - mov.w sl, r3, lsl #4 │ │ │ │ - negs r5, r6 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #72] @ 0x48 │ │ │ │ - negs r4, r4 │ │ │ │ - str r4, [sp, #76] @ 0x4c │ │ │ │ - movs r4, #96 @ 0x60 │ │ │ │ - mul.w fp, fp, r3 │ │ │ │ - mul.w r8, r8, r3 │ │ │ │ - lsls r3, r3, #5 │ │ │ │ - rsb r9, r3, #0 │ │ │ │ - rsb sl, sl, #0 │ │ │ │ - mla r2, r4, r7, r2 │ │ │ │ - vldr d0, [pc, #808] @ 46d10 │ │ │ │ - vldr d8, [pc, #812] @ 46d18 │ │ │ │ - vldr d15, [pc, #816] @ 46d20 │ │ │ │ - vldr d14, [pc, #820] @ 46d28 │ │ │ │ - vldr d11, [pc, #824] @ 46d30 │ │ │ │ - vldr d7, [r0] │ │ │ │ - adds r3, r1, r6 │ │ │ │ - adds r4, r0, r6 │ │ │ │ - vldr d3, [r2, #-88] @ 0xffffffa8 │ │ │ │ - vldr d1, [r2, #-8] │ │ │ │ - adds r7, #1 │ │ │ │ - vstr d7, [sp] │ │ │ │ - adds r2, #96 @ 0x60 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vldr d4, [r3] │ │ │ │ - add r3, fp │ │ │ │ - vldr d6, [r4] │ │ │ │ - add r4, fp │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ - add.w lr, r3, r9 │ │ │ │ - vldr d7, [r2, #-192] @ 0xffffff40 │ │ │ │ + ldrd r1, r0, [sp, #184] @ 0xb8 │ │ │ │ + cmp r1, r0 │ │ │ │ + bge.w 4af48 │ │ │ │ + mov.w r1, r3, lsl #4 │ │ │ │ + vldr d9, [pc, #896] @ 4af68 │ │ │ │ + mov r8, r5 │ │ │ │ + mov.w ip, r3, lsl #3 │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ + vldr d15, [pc, #892] @ 4af70 │ │ │ │ + str r1, [sp, #72] @ 0x48 │ │ │ │ + mov.w r1, r3, lsl #5 │ │ │ │ + add.w r0, r5, ip │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ + add.w lr, r0, ip │ │ │ │ + vldr d14, [pc, #880] @ 4af78 │ │ │ │ + vldr d11, [pc, #884] @ 4af80 │ │ │ │ + mov.w r6, r3, lsl #3 │ │ │ │ + rsb r3, r6, #0 │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add.w r3, r2, r3, lsl #5 │ │ │ │ + add.w r2, r4, ip │ │ │ │ + mov r4, r6 │ │ │ │ + add ip, r2 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w fp, ip, r1 │ │ │ │ + add.w sl, lr, r1 │ │ │ │ + add.w r9, r2, r1 │ │ │ │ + mov r6, r8 │ │ │ │ + vldr d3, [r3, #-88] @ 0xffffffa8 │ │ │ │ + add.w r8, r0, r1 │ │ │ │ + add.w r3, r3, #96 @ 0x60 │ │ │ │ + vldr d7, [r3, #-192] @ 0xffffff40 │ │ │ │ + vldr d6, [r0] │ │ │ │ vmul.f64 d5, d4, d3 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w ip, r4, r9 │ │ │ │ + vldr d1, [r3, #-104] @ 0xffffff98 │ │ │ │ + vldr d2, [fp] │ │ │ │ + ldr r5, [sp, #48] @ 0x30 │ │ │ │ vmla.f64 d5, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r2, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r3, #-112] @ 0xffffff90 │ │ │ │ + vldr d13, [r6] │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ + vldr d7, [sl] │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ + vldr d10, [r5] │ │ │ │ + ldr r5, [sp, #72] @ 0x48 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r2, #-120] @ 0xffffff88 │ │ │ │ + add.w r7, r0, r5 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vadd.f64 d3, d5, d4 │ │ │ │ - vsub.f64 d9, d4, d5 │ │ │ │ - vldr d5, [lr] │ │ │ │ - add lr, r8 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ - vadd.f64 d2, d6, d7 │ │ │ │ - vldr d3, [r2, #-168] @ 0xffffff58 │ │ │ │ - vsub.f64 d10, d6, d7 │ │ │ │ - vldr d7, [r2, #-176] @ 0xffffff50 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, r8 │ │ │ │ - vmul.f64 d4, d5, d3 │ │ │ │ - vstr d2, [sp, #56] @ 0x38 │ │ │ │ - vldr d2, [lr] │ │ │ │ - add lr, sl │ │ │ │ - vmla.f64 d4, d6, d7 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r2, #-128] @ 0xffffff80 │ │ │ │ - vstr d10, [sp, #32] │ │ │ │ + str r7, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d12, d5, d4 │ │ │ │ + vsub.f64 d1, d4, d5 │ │ │ │ + vldr d4, [r3, #-168] @ 0xffffff58 │ │ │ │ + vldr d5, [ip] │ │ │ │ + vadd.f64 d3, d6, d7 │ │ │ │ + vsub.f64 d2, d6, d7 │ │ │ │ + vldr d7, [r3, #-176] @ 0xffffff50 │ │ │ │ + vldr d6, [lr] │ │ │ │ + vstr d3, [sp] │ │ │ │ + vmul.f64 d3, d5, d4 │ │ │ │ + vstr d2, [sp, #24] │ │ │ │ + vldr d2, [r9] │ │ │ │ + vstr d1, [sp, #32] │ │ │ │ + vldr d1, [r3, #-120] @ 0xffffff88 │ │ │ │ + vmla.f64 d3, d6, d7 │ │ │ │ + vmul.f64 d6, d6, d4 │ │ │ │ + vldr d4, [r3, #-128] @ 0xffffff80 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [ip] │ │ │ │ + vldr d7, [r8] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - add ip, sl │ │ │ │ - vmla.f64 d5, d7, d3 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d3, [r2, #-152] @ 0xffffff68 │ │ │ │ - vadd.f64 d13, d4, d5 │ │ │ │ - vadd.f64 d12, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vmov.f64 d10, d7 │ │ │ │ - vsub.f64 d7, d4, d5 │ │ │ │ - vldr d4, [lr] │ │ │ │ - add lr, r6 │ │ │ │ - vstr d12, [sp, #24] │ │ │ │ - vstr d7, [sp, #64] @ 0x40 │ │ │ │ - vmul.f64 d5, d4, d3 │ │ │ │ - vldr d7, [r2, #-160] @ 0xffffff60 │ │ │ │ - vldr d2, [lr] │ │ │ │ - vmla.f64 d5, d6, d7 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r2, #-144] @ 0xffffff70 │ │ │ │ - vnmls.f64 d6, d4, d7 │ │ │ │ - vldr d7, [ip] │ │ │ │ - vldr d1, [r2, #-136] @ 0xffffff78 │ │ │ │ - sub.w ip, ip, r8 │ │ │ │ - vstr d10, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d4, d2, d1 │ │ │ │ - vmla.f64 d4, d7, d3 │ │ │ │ + vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vnmls.f64 d7, d2, d3 │ │ │ │ - vadd.f64 d2, d5, d4 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vldr d5, [sp, #16] │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ - vsub.f64 d1, d6, d7 │ │ │ │ - vldr d7, [sp] │ │ │ │ - vldr d6, [pc, #500] @ 46d38 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vmov.f64 d12, d1 │ │ │ │ - vmov.f64 d1, d6 │ │ │ │ - vadd.f64 d7, d7, d13 │ │ │ │ - vstr d12, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vmul.f64 d7, d10, d0 │ │ │ │ - vldr d10, [sp, #32] │ │ │ │ - vmla.f64 d7, d10, d6 │ │ │ │ - vldr d6, [sp] │ │ │ │ - vmla.f64 d6, d5, d15 │ │ │ │ - vldr d10, [sp, #64] @ 0x40 │ │ │ │ - vmla.f64 d7, d12, d8 │ │ │ │ - vldr d12, [sp, #56] @ 0x38 │ │ │ │ - vmov.f64 d5, d6 │ │ │ │ - vmul.f64 d6, d13, d11 │ │ │ │ - vmla.f64 d6, d2, d14 │ │ │ │ + vnmls.f64 d7, d2, d4 │ │ │ │ + vldr d2, [r3, #-152] @ 0xffffff68 │ │ │ │ + vadd.f64 d8, d3, d5 │ │ │ │ + vsub.f64 d0, d6, d7 │ │ │ │ + vadd.f64 d4, d6, d7 │ │ │ │ + vsub.f64 d7, d3, d5 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, r2, r5 │ │ │ │ + vldr d6, [r7] │ │ │ │ + vstr d7, [sp, #8] │ │ │ │ + vldr d7, [r3, #-160] @ 0xffffff60 │ │ │ │ + vmul.f64 d3, d6, d2 │ │ │ │ + str r7, [sp, #52] @ 0x34 │ │ │ │ + add.w r7, r6, r1 │ │ │ │ + vstr d4, [sp, #64] @ 0x40 │ │ │ │ + str r7, [sp, #60] @ 0x3c │ │ │ │ + vmla.f64 d3, d5, d7 │ │ │ │ + vmul.f64 d5, d5, d2 │ │ │ │ + vnmls.f64 d5, d6, d7 │ │ │ │ + vldr d6, [r7] │ │ │ │ + ldr r5, [sp, #48] @ 0x30 │ │ │ │ + vldr d4, [r3, #-144] @ 0xffffff70 │ │ │ │ + vldr d1, [r3, #-136] @ 0xffffff78 │ │ │ │ + add.w r7, r5, r1 │ │ │ │ + vldr d2, [r7] │ │ │ │ + vmul.f64 d7, d2, d1 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vnmls.f64 d6, d2, d4 │ │ │ │ + vadd.f64 d4, d3, d7 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ + vadd.f64 d2, d5, d6 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vsub.f64 d5, d6, d7 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ - vstr d5, [r1] │ │ │ │ - vstr d7, [ip] │ │ │ │ - vadd.f64 d7, d12, d6 │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vmul.f64 d7, d4, d8 │ │ │ │ - vmla.f64 d7, d9, d1 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - vmla.f64 d1, d12, d15 │ │ │ │ - vmla.f64 d6, d3, d14 │ │ │ │ - add r3, r5 │ │ │ │ - vmls.f64 d7, d10, d0 │ │ │ │ - vsub.f64 d6, d1, d6 │ │ │ │ + vldr d5, [pc, #540] @ 4af88 │ │ │ │ + vstr d7, [sp, #16] │ │ │ │ + vldr d7, [pc, #540] @ 4af90 │ │ │ │ + vmov.f64 d1, d6 │ │ │ │ + vadd.f64 d6, d13, d12 │ │ │ │ + vstr d1, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d6, d6, d8 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vstr d6, [r6] │ │ │ │ + vmul.f64 d6, d0, d9 │ │ │ │ + vmla.f64 d6, d3, d5 │ │ │ │ + vmov.f64 d5, d13 │ │ │ │ + vmla.f64 d5, d12, d15 │ │ │ │ + vmla.f64 d6, d1, d7 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vldr d7, [sp, #64] @ 0x40 │ │ │ │ + vmov.f64 d3, d5 │ │ │ │ + vmul.f64 d5, d8, d11 │ │ │ │ + vmla.f64 d5, d4, d14 │ │ │ │ + vsub.f64 d5, d3, d5 │ │ │ │ + vsub.f64 d3, d5, d6 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vldr d5, [pc, #460] @ 4af90 │ │ │ │ + vstr d3, [r5] │ │ │ │ + mov r5, r6 │ │ │ │ + vldr d3, [sp] │ │ │ │ + add r5, r4 │ │ │ │ + vstr d6, [r0] │ │ │ │ + add r0, r4 │ │ │ │ + vadd.f64 d6, d3, d7 │ │ │ │ + vadd.f64 d6, d6, d2 │ │ │ │ + vadd.f64 d6, d6, d10 │ │ │ │ + vstr d6, [fp] │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ + vmul.f64 d6, d6, d5 │ │ │ │ + vldr d5, [pc, #404] @ 4af88 │ │ │ │ + vmla.f64 d6, d1, d5 │ │ │ │ + vmov.f64 d5, d10 │ │ │ │ vldr d1, [sp, #8] │ │ │ │ - vmla.f64 d1, d3, d15 │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #324] @ 46d38 │ │ │ │ - vstr d5, [r4] │ │ │ │ - add r4, r5 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vmul.f64 d7, d10, d8 │ │ │ │ - vmla.f64 d7, d9, d0 │ │ │ │ - vmov.f64 d5, d1 │ │ │ │ - vmov.f64 d1, d12 │ │ │ │ - add r3, r5 │ │ │ │ - vmls.f64 d7, d4, d6 │ │ │ │ - vmul.f64 d6, d12, d11 │ │ │ │ - vldr d12, [sp, #24] │ │ │ │ - vmla.f64 d6, d12, d14 │ │ │ │ - vsub.f64 d6, d5, d6 │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #264] @ 46d38 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vmul.f64 d5, d1, d14 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vmul.f64 d7, d10, d6 │ │ │ │ - vmov.f64 d6, d12 │ │ │ │ - vldr d12, [sp, #8] │ │ │ │ - vmla.f64 d5, d3, d11 │ │ │ │ - vmla.f64 d7, d9, d8 │ │ │ │ - vldr d1, [sp, #48] @ 0x30 │ │ │ │ - add r4, r5 │ │ │ │ + vmla.f64 d5, d3, d15 │ │ │ │ + vmls.f64 d6, d1, d9 │ │ │ │ + vmov.f64 d3, d5 │ │ │ │ + vmul.f64 d5, d7, d11 │ │ │ │ + vmla.f64 d5, d2, d14 │ │ │ │ + vsub.f64 d5, d3, d5 │ │ │ │ + vsub.f64 d3, d6, d5 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vldr d5, [pc, #364] @ 4af90 │ │ │ │ + vstr d3, [sl] │ │ │ │ + vstr d6, [r9] │ │ │ │ + vmul.f64 d6, d1, d5 │ │ │ │ vldr d3, [sp, #16] │ │ │ │ - add r3, r5 │ │ │ │ - vmla.f64 d12, d6, d15 │ │ │ │ - vldr d10, [sp, #32] │ │ │ │ - vmla.f64 d7, d4, d0 │ │ │ │ - vldr d9, [sp, #40] @ 0x28 │ │ │ │ - vldr d4, [pc, #200] @ 46d38 │ │ │ │ - vsub.f64 d6, d12, d5 │ │ │ │ - vmov.f64 d12, d13 │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp] │ │ │ │ - vmla.f64 d6, d13, d15 │ │ │ │ - vstr d5, [r4] │ │ │ │ - add r4, r5 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vmul.f64 d7, d1, d0 │ │ │ │ - vmla.f64 d7, d10, d8 │ │ │ │ - add r3, r5 │ │ │ │ - vmul.f64 d1, d1, d4 │ │ │ │ - vmov.f64 d5, d6 │ │ │ │ - vmul.f64 d6, d3, d14 │ │ │ │ - vmla.f64 d6, d2, d11 │ │ │ │ - vmls.f64 d7, d9, d4 │ │ │ │ - vnmls.f64 d1, d10, d0 │ │ │ │ - vmls.f64 d1, d9, d8 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vldr d5, [pc, #332] @ 4af88 │ │ │ │ + vmla.f64 d6, d1, d9 │ │ │ │ + vmls.f64 d6, d3, d5 │ │ │ │ + vmov.f64 d5, d10 │ │ │ │ + vmla.f64 d10, d7, d15 │ │ │ │ + vmla.f64 d5, d2, d15 │ │ │ │ + vmov.f64 d3, d5 │ │ │ │ + vldr d5, [sp] │ │ │ │ + vmul.f64 d5, d5, d11 │ │ │ │ + vmla.f64 d5, d7, d14 │ │ │ │ + vsub.f64 d5, d3, d5 │ │ │ │ + vsub.f64 d3, d6, d5 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vldr d5, [pc, #288] @ 4af90 │ │ │ │ + vstr d3, [r8] │ │ │ │ + mov r8, r5 │ │ │ │ + vldr d3, [pc, #272] @ 4af88 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ + ldr r7, [sp, #60] @ 0x3c │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ + vmla.f64 d6, d1, d5 │ │ │ │ + vldr d5, [sp, #16] │ │ │ │ + vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d6, d5, d9 │ │ │ │ + vldr d5, [sp] │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ + vmla.f64 d5, d2, d11 │ │ │ │ + vsub.f64 d7, d10, d5 │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vmul.f64 d7, d1, d9 │ │ │ │ + vstr d5, [r7] │ │ │ │ + vmov.f64 d5, d13 │ │ │ │ + vmla.f64 d13, d4, d15 │ │ │ │ + ldr r7, [sp, #52] @ 0x34 │ │ │ │ + vmla.f64 d5, d8, d15 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ + vldr d6, [pc, #192] @ 4af90 │ │ │ │ + ldr r5, [sp, #48] @ 0x30 │ │ │ │ + ldr r7, [sp, #56] @ 0x38 │ │ │ │ + vmla.f64 d7, d2, d6 │ │ │ │ + vmul.f64 d6, d12, d14 │ │ │ │ + vmla.f64 d6, d4, d11 │ │ │ │ + vmls.f64 d7, d0, d3 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vmul.f64 d7, d3, d11 │ │ │ │ - vldr d13, [sp] │ │ │ │ - vmla.f64 d7, d12, d14 │ │ │ │ - vmla.f64 d13, d2, d15 │ │ │ │ - add r4, r5 │ │ │ │ - vsub.f64 d13, d13, d7 │ │ │ │ - vsub.f64 d7, d13, d1 │ │ │ │ - vadd.f64 d1, d1, d13 │ │ │ │ - vstr d7, [r3] │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ - vstr d1, [r4] │ │ │ │ - add r0, r3 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ - add r1, r3 │ │ │ │ - ldr r3, [sp, #188] @ 0xbc │ │ │ │ - cmp r3, r7 │ │ │ │ - bne.w 469fa │ │ │ │ + vldr d6, [pc, #156] @ 4af90 │ │ │ │ + vstr d5, [ip] │ │ │ │ + sub.w ip, ip, r4 │ │ │ │ + vstr d7, [r7] │ │ │ │ + vmul.f64 d7, d1, d3 │ │ │ │ + ldr r7, [sp, #184] @ 0xb8 │ │ │ │ + vnmls.f64 d7, d2, d9 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + str r7, [sp, #184] @ 0xb8 │ │ │ │ + ldr r7, [sp, #76] @ 0x4c │ │ │ │ + vmls.f64 d7, d0, d6 │ │ │ │ + vmul.f64 d6, d12, d11 │ │ │ │ + add r5, r7 │ │ │ │ + ldr r7, [sp, #188] @ 0xbc │ │ │ │ + vmla.f64 d6, d8, d14 │ │ │ │ + str r5, [sp, #48] @ 0x30 │ │ │ │ + ldr r5, [sp, #184] @ 0xb8 │ │ │ │ + cmp r7, r5 │ │ │ │ + vsub.f64 d13, d13, d6 │ │ │ │ + vsub.f64 d6, d13, d7 │ │ │ │ + vadd.f64 d7, d7, d13 │ │ │ │ + vstr d6, [r2] │ │ │ │ + sub.w r2, r2, r4 │ │ │ │ + vstr d7, [lr] │ │ │ │ + add lr, r4 │ │ │ │ + bne.w 4ac28 │ │ │ │ add sp, #84 @ 0x54 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop.w │ │ │ │ strd r0, r5, [r9, #-352]! @ 0x160 │ │ │ │ adds r2, #156 @ 0x9c │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - add r3, sp, #772 @ 0x304 │ │ │ │ - ldr r5, [pc, #452] @ (46ee0 ) │ │ │ │ - stmia r4!, {r6, r7} │ │ │ │ - subs r7, #219 @ 0xdb │ │ │ │ ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ @ instruction: 0xf3a03fe3 │ │ │ │ ldrb r1, [r6, r1] │ │ │ │ add r1, sp, #812 @ 0x32c │ │ │ │ - bmi.n 46ca8 │ │ │ │ + bmi.n 4aef8 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ cmp sl, r0 │ │ │ │ - b.n 4733a │ │ │ │ + b.n 4b58a │ │ │ │ ldrb r0, [r2, #14] │ │ │ │ subs r7, #204 @ 0xcc │ │ │ │ udf #75 @ 0x4b │ │ │ │ strb r5, [r0, #20] │ │ │ │ lsls r3, r0, #19 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ + add r3, sp, #772 @ 0x304 │ │ │ │ + ldr r5, [pc, #452] @ (4b158 ) │ │ │ │ + stmia r4!, {r6, r7} │ │ │ │ + subs r7, #219 @ 0xdb │ │ │ │ │ │ │ │ -00046d40 : │ │ │ │ - ldr r2, [pc, #8] @ (46d4c ) │ │ │ │ - ldr r1, [pc, #12] @ (46d50 ) │ │ │ │ +0004af98 : │ │ │ │ + ldr r2, [pc, #8] @ (4afa4 ) │ │ │ │ + ldr r1, [pc, #12] @ (4afa8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldrh r0, [r0, r4] │ │ │ │ + ldrh r0, [r5, #4] │ │ │ │ movs r5, r0 │ │ │ │ - mrrc2 15, 15, pc, r7, cr15 @ │ │ │ │ + ldc2 15, cr15, [r7], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #76 @ 0x4c │ │ │ │ ldrd r9, r4, [sp, #176] @ 0xb0 │ │ │ │ cmp r9, r4 │ │ │ │ - bge.w 4704a │ │ │ │ - movs r4, #24 │ │ │ │ - lsls r7, r3, #5 │ │ │ │ - lsls r6, r3, #3 │ │ │ │ - lsls r5, r3, #4 │ │ │ │ - rsb sl, r6, #0 │ │ │ │ - vldr d9, [pc, #732] @ 47058 │ │ │ │ - mul.w r4, r4, r3 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ - str r4, [sp, #36] @ 0x24 │ │ │ │ - movs r4, #48 @ 0x30 │ │ │ │ - str r6, [sp, #48] @ 0x30 │ │ │ │ + bge.w 4b2ce │ │ │ │ + add.w r4, r3, r3, lsl #1 │ │ │ │ + vldr d9, [pc, #788] @ 4b2f0 │ │ │ │ + mov.w r6, r3, lsl #3 │ │ │ │ str r1, [sp, #32] │ │ │ │ - mul.w r4, r4, r3 │ │ │ │ - str r4, [sp, #44] @ 0x2c │ │ │ │ + mov.w r5, r4, lsl #3 │ │ │ │ + mov.w r4, r4, lsl #4 │ │ │ │ + rsb sl, r6, #0 │ │ │ │ + mov.w r7, r3, lsl #5 │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ + strd r5, r4, [sp, #52] @ 0x34 │ │ │ │ + mov.w r5, r3, lsl #4 │ │ │ │ ldr r4, [sp, #184] @ 0xb8 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #52] @ 0x34 │ │ │ │ - negs r4, r4 │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ - movs r4, #112 @ 0x70 │ │ │ │ - mla r2, r4, r9, r2 │ │ │ │ - negs r4, r7 │ │ │ │ - str r4, [sp, #64] @ 0x40 │ │ │ │ - mvn.w r4, #39 @ 0x27 │ │ │ │ - mul.w r3, r3, r4 │ │ │ │ + add.w r3, r3, r3, lsl #2 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r5, [sp, #36] @ 0x24 │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r4, [sp, #44] @ 0x2c │ │ │ │ + rsb r4, r4, #0 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + rsb r3, r5, #0 │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ + rsb r4, r9, r9, lsl #3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ - negs r3, r5 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ + add.w r2, r2, r4, lsl #4 │ │ │ │ + rsb r4, r7, #0 │ │ │ │ + str r4, [sp, #68] @ 0x44 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ - adds r3, r0, r7 │ │ │ │ - vldr d1, [r2, #-56] @ 0xffffffc8 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ add.w r9, r9, #1 │ │ │ │ - add.w r8, r1, r7 │ │ │ │ - vldr d4, [r2, #-64] @ 0xffffffc0 │ │ │ │ + add.w r2, r2, #112 @ 0x70 │ │ │ │ vldr d7, [r3] │ │ │ │ - adds r2, #112 @ 0x70 │ │ │ │ - vldr d3, [r1] │ │ │ │ + vldr d1, [r2, #-168] @ 0xffffff58 │ │ │ │ + add.w r8, r1, r7 │ │ │ │ + vldr d4, [r2, #-176] @ 0xffffff50 │ │ │ │ vldr d2, [r8] │ │ │ │ - ldr r4, [sp, #36] @ 0x24 │ │ │ │ - vldr d14, [r0] │ │ │ │ + vldr d3, [r1] │ │ │ │ + ldr r4, [sp, #52] @ 0x34 │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - adds r5, r3, r4 │ │ │ │ + vldr d14, [r0] │ │ │ │ + vldr d0, [r2, #-184] @ 0xffffff48 │ │ │ │ + add.w r5, r3, r4 │ │ │ │ + add r4, r8 │ │ │ │ + ldr r6, [sp, #68] @ 0x44 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - add r4, r8 │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ - vldr d0, [r2, #-184] @ 0xffffff48 │ │ │ │ + vldr d5, [r4] │ │ │ │ vldr d8, [r2, #-136] @ 0xffffff78 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ - vldr d5, [r4] │ │ │ │ - ldr r1, [sp, #60] @ 0x3c │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d11, d14, d6 │ │ │ │ vsub.f64 d14, d14, d6 │ │ │ │ vldr d6, [r5] │ │ │ │ add r5, r6 │ │ │ │ - adds r6, r4, r6 │ │ │ │ + add r6, r4 │ │ │ │ add.w lr, r5, sl │ │ │ │ + vldr d1, [r6] │ │ │ │ + add r6, sl │ │ │ │ vsub.f64 d4, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vldr d7, [r2, #-128] @ 0xffffff80 │ │ │ │ - vldr d1, [r6] │ │ │ │ - add r6, sl │ │ │ │ vstr d4, [sp] │ │ │ │ vldr d4, [r2, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d2, d5, d4 │ │ │ │ vmla.f64 d2, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vldr d4, [r2, #-192] @ 0xffffff40 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ @@ -76705,18 +78888,18 @@ │ │ │ │ add.w fp, lr, r1 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vldr d6, [r6] │ │ │ │ add r6, r7 │ │ │ │ vstr d0, [sp, #8] │ │ │ │ add.w ip, r6, r1 │ │ │ │ + vldr d0, [r6] │ │ │ │ vstr d7, [sp, #16] │ │ │ │ vmul.f64 d2, d6, d1 │ │ │ │ vldr d7, [r2, #-208] @ 0xffffff30 │ │ │ │ - vldr d0, [r6] │ │ │ │ vmla.f64 d2, d5, d7 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vldr d1, [r2, #-144] @ 0xffffff70 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d7, [lr] │ │ │ │ vmul.f64 d6, d0, d8 │ │ │ │ vmla.f64 d6, d7, d1 │ │ │ │ @@ -76730,43 +78913,43 @@ │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vstr d6, [sp, #24] │ │ │ │ vldr d6, [fp] │ │ │ │ add fp, r7 │ │ │ │ vldr d2, [r2, #-224] @ 0xffffff20 │ │ │ │ vldr d0, [r2, #-216] @ 0xffffff28 │ │ │ │ vldr d10, [r2, #-152] @ 0xffffff68 │ │ │ │ - ldr r1, [sp, #68] @ 0x44 │ │ │ │ + ldr r1, [sp, #60] @ 0x3c │ │ │ │ vmul.f64 d7, d1, d0 │ │ │ │ vmla.f64 d7, d6, d2 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vldr d0, [ip] │ │ │ │ vnmls.f64 d6, d1, d2 │ │ │ │ vldr d1, [r2, #-160] @ 0xffffff60 │ │ │ │ - vldr d2, [fp] │ │ │ │ vmul.f64 d8, d0, d10 │ │ │ │ + vldr d2, [fp] │ │ │ │ add.w fp, ip, r1 │ │ │ │ vmla.f64 d8, d2, d1 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ vnmls.f64 d2, d0, d1 │ │ │ │ vadd.f64 d0, d7, d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vadd.f64 d1, d6, d2 │ │ │ │ - vadd.f64 d8, d4, d0 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ + vadd.f64 d8, d4, d0 │ │ │ │ vadd.f64 d2, d11, d12 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ vsub.f64 d10, d2, d8 │ │ │ │ vadd.f64 d2, d2, d8 │ │ │ │ vldr d8, [sp, #24] │ │ │ │ vstr d10, [fp] │ │ │ │ vsub.f64 d10, d7, d6 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ vstr d2, [r0] │ │ │ │ vsub.f64 d2, d3, d5 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #16] │ │ │ │ vsub.f64 d0, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vsub.f64 d2, d14, d15 │ │ │ │ vstr d0, [lr] │ │ │ │ vstr d4, [ip] │ │ │ │ vldr d4, [sp] │ │ │ │ @@ -76785,247 +78968,254 @@ │ │ │ │ vadd.f64 d10, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vsub.f64 d6, d0, d6 │ │ │ │ vldr d8, [sp, #24] │ │ │ │ vstr d10, [r6] │ │ │ │ ldr r6, [sp, #32] │ │ │ │ vstr d2, [r6] │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ + ldr r6, [sp, #36] @ 0x24 │ │ │ │ add r5, r6 │ │ │ │ vstr d4, [r5] │ │ │ │ vadd.f64 d4, d13, d1 │ │ │ │ vsub.f64 d13, d13, d1 │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d5, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vstr d5, [r3] │ │ │ │ vsub.f64 d5, d11, d12 │ │ │ │ add r3, r1 │ │ │ │ - ldr r1, [sp, #44] @ 0x2c │ │ │ │ - vstr d4, [r4] │ │ │ │ + ldr r1, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d3, d3, d9 │ │ │ │ - subs r4, r4, r1 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ + vstr d4, [r4] │ │ │ │ vsub.f64 d4, d5, d13 │ │ │ │ vadd.f64 d5, d5, d13 │ │ │ │ + sub.w r4, r4, r1 │ │ │ │ vstr d4, [r3] │ │ │ │ add r3, sl │ │ │ │ + vldr d4, [sp] │ │ │ │ vstr d5, [r4] │ │ │ │ vadd.f64 d5, d14, d15 │ │ │ │ - vldr d4, [sp] │ │ │ │ add r4, r5 │ │ │ │ - vsub.f64 d6, d5, d3 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ + vsub.f64 d6, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vstr d6, [r4] │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vstr d6, [r8] │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, r1 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ vstr d7, [r3] │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ add r0, r3 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ add r1, r3 │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ str r1, [sp, #32] │ │ │ │ cmp r3, r9 │ │ │ │ - bne.w 46db2 │ │ │ │ + bne.w 4b02e │ │ │ │ add sp, #76 @ 0x4c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 472d8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 4b570 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ │ │ │ │ -00047060 : │ │ │ │ - ldr r2, [pc, #8] @ (4706c ) │ │ │ │ - ldr r1, [pc, #12] @ (47070 ) │ │ │ │ +0004b2f8 : │ │ │ │ + ldr r2, [pc, #8] @ (4b304 ) │ │ │ │ + ldr r1, [pc, #12] @ (4b308 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldr r0, [r2, r0] │ │ │ │ + strh r0, [r7, #42] @ 0x2a │ │ │ │ movs r5, r0 │ │ │ │ - stc2l 15, cr15, [pc], #1020 @ 47470 │ │ │ │ + stc2 15, cr15, [pc], #1020 @ 4b708 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov sl, r0 │ │ │ │ + mov r0, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r1 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #140 @ 0x8c │ │ │ │ - mov r0, r3 │ │ │ │ - ldr.w r3, [pc, #1044] @ 474a0 │ │ │ │ ldrd r1, r4, [sp, #240] @ 0xf0 │ │ │ │ - add r3, pc │ │ │ │ + ldr.w r3, [pc, #1048] @ 4b750 │ │ │ │ cmp r1, r4 │ │ │ │ - bge.w 47516 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 4b7d0 │ │ │ │ ldr r1, [sp, #248] @ 0xf8 │ │ │ │ + vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ mov lr, fp │ │ │ │ - vldr d13, [pc, #968] @ 47468 │ │ │ │ mov r8, r0 │ │ │ │ - vldr d14, [pc, #972] @ 47470 │ │ │ │ - vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + vldr d13, [pc, #972] @ 4b718 │ │ │ │ + vldr d14, [pc, #976] @ 4b720 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ str r1, [sp, #124] @ 0x7c │ │ │ │ - negs r1, r1 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ str r1, [sp, #128] @ 0x80 │ │ │ │ - ldr r1, [pc, #1008] @ (474a4 ) │ │ │ │ + ldr r1, [pc, #1012] @ (4b754 ) │ │ │ │ ldr r3, [r3, r1] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ ldr r3, [sp, #240] @ 0xf0 │ │ │ │ add.w r9, r2, r3, lsl #7 │ │ │ │ - movs r3, #24 │ │ │ │ - vldr d3, [r9, #-88] @ 0xffffffa8 │ │ │ │ + add.w r3, r8, r8, lsl #1 │ │ │ │ vldr d7, [r9, #-96] @ 0xffffffa0 │ │ │ │ mov.w r1, r8, lsl #4 │ │ │ │ - vldr d1, [r9, #-40] @ 0xffffffd8 │ │ │ │ - add.w ip, sl, r1 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - vldr d0, [lr] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d3, [r9, #-88] @ 0xffffffa8 │ │ │ │ add.w fp, lr, r3 │ │ │ │ - add.w r2, sl, r3 │ │ │ │ - add.w r4, fp, r3 │ │ │ │ - adds r0, r2, r3 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - add.w r7, ip, r3 │ │ │ │ + add.w ip, sl, r3 │ │ │ │ + vldr d1, [r9, #-40] @ 0xffffffd8 │ │ │ │ + add.w r0, fp, r3 │ │ │ │ + add.w r2, ip, r3 │ │ │ │ vldr d5, [fp] │ │ │ │ - adds r5, r7, r3 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, r1, lr │ │ │ │ - vldr d2, [r4] │ │ │ │ - adds r6, r2, r3 │ │ │ │ + strd r2, r0, [sp, #4] │ │ │ │ + vldr d6, [ip] │ │ │ │ + vldr d2, [r0] │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - str r2, [sp, #12] │ │ │ │ + vldr d0, [lr] │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r9, #-48] @ 0xffffffd0 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - str r4, [sp, #8] │ │ │ │ + vstr d0, [sp, #24] │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [r2] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - str r5, [sp, #16] │ │ │ │ - vstr d0, [sp, #24] │ │ │ │ + add.w r2, sl, r1 │ │ │ │ + add r1, lr │ │ │ │ + add.w r7, r2, r3 │ │ │ │ + str r2, [sp, #12] │ │ │ │ + add.w r4, r7, r3 │ │ │ │ + str r4, [sp, #20] │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ + vldr d6, [r2] │ │ │ │ vmov.f64 d7, d0 │ │ │ │ - vldr d6, [ip] │ │ │ │ + add.w r2, r1, r3 │ │ │ │ + add.w r5, r2, r3 │ │ │ │ + str r2, [sp, #16] │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ vmls.f64 d7, d1, d12 │ │ │ │ - vstr d1, [sp, #64] @ 0x40 │ │ │ │ vstr d3, [sp, #32] │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ + vstr d1, [sp, #64] @ 0x40 │ │ │ │ + str r5, [sp, #120] @ 0x78 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d2, d3, d13 │ │ │ │ + vldr d7, [r9, #-112] @ 0xffffff90 │ │ │ │ vmov.f64 d4, d5 │ │ │ │ + vmul.f64 d2, d3, d13 │ │ │ │ vldr d5, [sl] │ │ │ │ - vldr d7, [r9, #-112] @ 0xffffff90 │ │ │ │ - vstr d2, [sp, #40] @ 0x28 │ │ │ │ - vmls.f64 d5, d4, d12 │ │ │ │ vstr d4, [sp, #48] @ 0x30 │ │ │ │ + vmls.f64 d5, d4, d12 │ │ │ │ vldr d4, [r9, #-104] @ 0xffffff98 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ vldr d2, [r9, #-56] @ 0xffffffc8 │ │ │ │ vstr d5, [sp, #56] @ 0x38 │ │ │ │ - vldr d5, [r2] │ │ │ │ - adds r2, r6, r3 │ │ │ │ - str r2, [sp, #20] │ │ │ │ + vldr d5, [r1] │ │ │ │ vmul.f64 d8, d5, d4 │ │ │ │ vmla.f64 d8, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r6] │ │ │ │ + vldr d4, [r2] │ │ │ │ + mov.w r2, r8, lsl #3 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ vldr d5, [r9, #-64] @ 0xffffffc0 │ │ │ │ - vldr d7, [r7] │ │ │ │ vmul.f64 d3, d4, d2 │ │ │ │ + vldr d7, [r7] │ │ │ │ vmla.f64 d3, d7, d5 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vldr d1, [r2] │ │ │ │ - mov.w r2, r8, lsl #3 │ │ │ │ - vldr d0, [r9, #-8] │ │ │ │ + vldr d4, [r4] │ │ │ │ + vldr d1, [r5] │ │ │ │ add.w r5, sl, r2 │ │ │ │ - vldr d2, [r9, #-16] │ │ │ │ add r2, lr │ │ │ │ - adds r0, r2, r3 │ │ │ │ - adds r4, r5, r3 │ │ │ │ + add.w r0, r2, r3 │ │ │ │ + add.w r4, r5, r3 │ │ │ │ + vldr d2, [r9, #-16] │ │ │ │ + add.w r6, r4, r3 │ │ │ │ + add r3, r0 │ │ │ │ + vldr d0, [r9, #-8] │ │ │ │ vmul.f64 d5, d1, d0 │ │ │ │ - adds r1, r4, r3 │ │ │ │ vmla.f64 d5, d4, d2 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - add r3, r0 │ │ │ │ - str r1, [sp, #120] @ 0x78 │ │ │ │ vnmls.f64 d4, d1, d2 │ │ │ │ vadd.f64 d2, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ vadd.f64 d1, d7, d4 │ │ │ │ - vadd.f64 d9, d8, d2 │ │ │ │ - vmul.f64 d5, d5, d13 │ │ │ │ - vmls.f64 d8, d2, d12 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vldr d4, [r9, #-120] @ 0xffffff88 │ │ │ │ + vmul.f64 d5, d5, d13 │ │ │ │ + vadd.f64 d9, d8, d2 │ │ │ │ + vmls.f64 d8, d2, d12 │ │ │ │ vldr d2, [r9, #-24] @ 0xffffffe8 │ │ │ │ vadd.f64 d10, d6, d1 │ │ │ │ vmls.f64 d6, d1, d12 │ │ │ │ - vstr d9, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ + vstr d9, [sp, #80] @ 0x50 │ │ │ │ vstr d10, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d10, d8, d7 │ │ │ │ vadd.f64 d11, d6, d5 │ │ │ │ vsub.f64 d15, d6, d5 │ │ │ │ vldr d5, [r2] │ │ │ │ vldr d6, [r9, #-128] @ 0xffffff80 │ │ │ │ add.w r9, r9, #128 @ 0x80 │ │ │ │ vstr d11, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d11, d8, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ vmul.f64 d8, d5, d4 │ │ │ │ + vldr d7, [r5] │ │ │ │ vmla.f64 d8, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [r9, #-200] @ 0xffffff38 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ vldr d5, [r0] │ │ │ │ vldr d6, [r9, #-208] @ 0xffffff30 │ │ │ │ vmul.f64 d0, d5, d4 │ │ │ │ + vstr d9, [sp, #96] @ 0x60 │ │ │ │ vmla.f64 d0, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [r9, #-160] @ 0xffffff60 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r1] │ │ │ │ + vldr d5, [r6] │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ - vstr d9, [sp, #96] @ 0x60 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ vmla.f64 d6, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vnmls.f64 d5, d3, d4 │ │ │ │ vadd.f64 d2, d0, d6 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ - vldr d0, [pc, #452] @ 47478 │ │ │ │ - vadd.f64 d1, d8, d2 │ │ │ │ - vmls.f64 d8, d2, d12 │ │ │ │ + vldr d0, [pc, #448] @ 4b728 │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [sp, #96] @ 0x60 │ │ │ │ - vmls.f64 d5, d4, d12 │ │ │ │ + vadd.f64 d1, d8, d2 │ │ │ │ + vmls.f64 d8, d2, d12 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ + vmls.f64 d5, d4, d12 │ │ │ │ vadd.f64 d9, d9, d4 │ │ │ │ vldr d4, [sp, #48] @ 0x30 │ │ │ │ vmov.f64 d3, d8 │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ vadd.f64 d2, d3, d7 │ │ │ │ vmul.f64 d7, d6, d13 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ @@ -77037,838 +79227,847 @@ │ │ │ │ vldr d4, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d3, d9, d2 │ │ │ │ vadd.f64 d2, d4, d1 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ vmls.f64 d4, d2, d12 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ vstr d7, [sl] │ │ │ │ vadd.f64 d7, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vldr d3, [sp, #56] @ 0x38 │ │ │ │ - vstr d7, [r1] │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ + vstr d7, [ip] │ │ │ │ + vsub.f64 d2, d3, d2 │ │ │ │ + vldr d7, [sp, #40] @ 0x28 │ │ │ │ vstr d4, [r1] │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ vldr d4, [sp, #72] @ 0x48 │ │ │ │ - vldr d7, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d2, d3, d2 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ - vldr d7, [pc, #304] @ 47480 │ │ │ │ + vldr d7, [pc, #300] @ 4b730 │ │ │ │ vmul.f64 d4, d6, d7 │ │ │ │ - vldr d7, [pc, #304] @ 47488 │ │ │ │ + vldr d7, [pc, #300] @ 4b738 │ │ │ │ vmla.f64 d4, d8, d14 │ │ │ │ vmul.f64 d7, d11, d7 │ │ │ │ vnmls.f64 d7, d15, d0 │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [pc, #272] @ 47480 │ │ │ │ + vldr d4, [pc, #268] @ 4b730 │ │ │ │ vmul.f64 d8, d8, d4 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vnmls.f64 d8, d6, d14 │ │ │ │ - vldr d6, [pc, #264] @ 47488 │ │ │ │ + vldr d6, [pc, #260] @ 4b738 │ │ │ │ vmul.f64 d6, d15, d6 │ │ │ │ - vldr d15, [pc, #240] @ 47478 │ │ │ │ + vldr d15, [pc, #236] @ 4b728 │ │ │ │ vmla.f64 d6, d11, d15 │ │ │ │ vldr d11, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d4, d8, d6 │ │ │ │ vsub.f64 d6, d8, d6 │ │ │ │ vadd.f64 d8, d2, d0 │ │ │ │ vmls.f64 d2, d0, d12 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vstr d8, [ip] │ │ │ │ + vstr d8, [r1] │ │ │ │ vadd.f64 d8, d3, d6 │ │ │ │ vnmls.f64 d3, d6, d12 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ vsub.f64 d0, d2, d4 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vstr d8, [r1] │ │ │ │ - vldr d8, [sp, #64] @ 0x40 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ + vldr d8, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d6, d3, d7 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ vstr d0, [lr] │ │ │ │ vldr d0, [sp, #24] │ │ │ │ - vsub.f64 d6, d3, d7 │ │ │ │ vstr d4, [fp] │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d4, d0, d8 │ │ │ │ - vldr d0, [sp, #88] @ 0x58 │ │ │ │ vstr d6, [r7] │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ - vadd.f64 d9, d0, d9 │ │ │ │ - vldr d0, [sp, #104] @ 0x68 │ │ │ │ - vmov.f64 d15, d4 │ │ │ │ - vldr d8, [sp, #112] @ 0x70 │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ + vadd.f64 d4, d0, d8 │ │ │ │ vldr d6, [sp, #32] │ │ │ │ + vldr d0, [sp, #88] @ 0x58 │ │ │ │ vstr d7, [r7] │ │ │ │ vsub.f64 d7, d11, d1 │ │ │ │ + vldr d1, [pc, #136] @ 4b730 │ │ │ │ + vmov.f64 d15, d4 │ │ │ │ + vldr d8, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d9, d0, d9 │ │ │ │ + vldr d0, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ vmls.f64 d15, d9, d12 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ - vldr d1, [pc, #112] @ 47480 │ │ │ │ - vadd.f64 d6, d6, d3 │ │ │ │ - vldr d9, [pc, #120] @ 47490 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d2, d7, d15 │ │ │ │ - vadd.f64 d7, d7, d15 │ │ │ │ - vldr d15, [pc, #108] @ 47498 │ │ │ │ + vldr d9, [pc, #120] @ 4b740 │ │ │ │ + vmov.f64 d3, d15 │ │ │ │ + vldr d15, [pc, #120] @ 4b748 │ │ │ │ + vsub.f64 d2, d7, d3 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ + vldr d3, [sp, #56] @ 0x38 │ │ │ │ vstr d2, [r1] │ │ │ │ vmul.f64 d2, d5, d9 │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ + ldr r1, [sp, #120] @ 0x78 │ │ │ │ vmla.f64 d2, d8, d15 │ │ │ │ vstr d4, [r1] │ │ │ │ - vstr d7, [r6] │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + vldr d4, [sp, #72] @ 0x48 │ │ │ │ + vstr d7, [r1] │ │ │ │ vmul.f64 d7, d0, d1 │ │ │ │ + vadd.f64 d4, d3, d4 │ │ │ │ vmla.f64 d7, d10, d14 │ │ │ │ - vldr d4, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d10, d10, d1 │ │ │ │ - ldr r1, [sp, #120] @ 0x78 │ │ │ │ - vadd.f64 d4, d3, d4 │ │ │ │ vnmls.f64 d10, d0, d14 │ │ │ │ - vadd.f64 d3, d2, d7 │ │ │ │ - vsub.f64 d7, d7, d2 │ │ │ │ - b.n 474a8 │ │ │ │ - nop │ │ │ │ - ldr r4, [pc, #680] @ (47714 ) │ │ │ │ + b.n 4b758 │ │ │ │ + ldr r4, [pc, #680] @ (4b9c4 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ strb r2, [r1, #14] │ │ │ │ ldrb r3, [r1, #24] │ │ │ │ subs r2, #26 │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ lsrs r5, r6, #15 │ │ │ │ strb r2, [r1, #18] │ │ │ │ - b.n 47bd0 │ │ │ │ + b.n 4be80 │ │ │ │ subs r7, #213 @ 0xd5 │ │ │ │ adds r7, r2, #0 │ │ │ │ ldrh r1, [r0, #36] @ 0x24 │ │ │ │ strh r3, [r1, #28] │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ cmp r5, #28 │ │ │ │ negs r2, r2 │ │ │ │ asrs r6, r6, #7 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ asrs r5, r3, #24 │ │ │ │ strh r4, [r7, r0] │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ str r1, [r7, r0] │ │ │ │ - add r2, pc, #828 @ (adr r2, 477d8 ) │ │ │ │ + add r2, pc, #828 @ (adr r2, 4ba88 ) │ │ │ │ strh r7, [r5, #26] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - ldrb r4, [r6, #12] │ │ │ │ + add r0, sp, #552 @ 0x228 │ │ │ │ movs r5, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + vadd.f64 d3, d2, d7 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ vnmls.f64 d2, d5, d15 │ │ │ │ vadd.f64 d5, d6, d3 │ │ │ │ vmls.f64 d6, d3, d12 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ vstr d5, [r5] │ │ │ │ vsub.f64 d1, d2, d10 │ │ │ │ vadd.f64 d2, d2, d10 │ │ │ │ vmul.f64 d1, d1, d13 │ │ │ │ vsub.f64 d5, d6, d1 │ │ │ │ vadd.f64 d1, d1, d6 │ │ │ │ vadd.f64 d6, d4, d2 │ │ │ │ vmls.f64 d4, d2, d12 │ │ │ │ vstr d5, [r2] │ │ │ │ vstr d1, [r4] │ │ │ │ vstr d6, [r3] │ │ │ │ + ldr r3, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d6, [r1] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vstr d6, [r6] │ │ │ │ vstr d7, [r0] │ │ │ │ - ldr r3, [sp, #240] @ 0xf0 │ │ │ │ - adds r3, #1 │ │ │ │ str r3, [sp, #240] @ 0xf0 │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ add sl, r3 │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ add lr, r3 │ │ │ │ ldr r3, [sp, #132] @ 0x84 │ │ │ │ eor.w r8, r8, r3 │ │ │ │ - ldrd r2, r3, [sp, #240] @ 0xf0 │ │ │ │ + ldr r3, [sp, #244] @ 0xf4 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 470c0 │ │ │ │ + bne.w 4b36c │ │ │ │ add sp, #140 @ 0x8c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00047520 : │ │ │ │ - ldr r2, [pc, #8] @ (4752c ) │ │ │ │ - ldr r1, [pc, #12] @ (47530 ) │ │ │ │ +0004b7ec : │ │ │ │ + ldr r2, [pc, #8] @ (4b7f8 ) │ │ │ │ + ldr r1, [pc, #12] @ (4b7fc ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - strh r0, [r0, r6] │ │ │ │ + strh r4, [r6, #4] │ │ │ │ movs r5, r0 │ │ │ │ - @ instruction: 0xfb4fffff │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r0 │ │ │ │ - mov r7, r1 │ │ │ │ + @ instruction: 0xfb1bffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r0 │ │ │ │ + mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #196 @ 0xc4 │ │ │ │ - mov r8, r3 │ │ │ │ - ldr r3, [pc, #1012] @ (47940 ) │ │ │ │ ldrd r1, r0, [sp, #296] @ 0x128 │ │ │ │ - add r3, pc │ │ │ │ + ldr r3, [pc, #1008] @ (4bc18 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 479f8 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 4bce4 │ │ │ │ ldr r1, [sp, #304] @ 0x130 │ │ │ │ - vldr d14, [pc, #972] @ 47928 │ │ │ │ - vldr d11, [pc, #976] @ 47930 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + vldr d14, [pc, #972] @ 4bc00 │ │ │ │ + vldr d11, [pc, #976] @ 4bc08 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ str r1, [sp, #180] @ 0xb4 │ │ │ │ - negs r1, r1 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ str r1, [sp, #184] @ 0xb8 │ │ │ │ - ldr r1, [pc, #984] @ (47944 ) │ │ │ │ + ldr r1, [pc, #980] @ (4bc1c ) │ │ │ │ ldr r3, [r3, r1] │ │ │ │ - ldr r1, [sp, #296] @ 0x128 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ - mla r5, r3, r1, r2 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d1, [r5, #-72] @ 0xffffffb8 │ │ │ │ - vldr d3, [r5, #-80] @ 0xffffffb0 │ │ │ │ - mov.w r4, r8, lsl #5 │ │ │ │ - vldr d4, [r6] │ │ │ │ - adds r0, r6, r4 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - add r4, r7 │ │ │ │ - vldr d5, [r7] │ │ │ │ - mov.w ip, #72 @ 0x48 │ │ │ │ - adds r2, r6, r3 │ │ │ │ - adds r3, r7, r3 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - vldr d10, [r5, #-136] @ 0xffffff78 │ │ │ │ + ldr r3, [sp, #296] @ 0x128 │ │ │ │ + add.w r3, r3, r3, lsl #3 │ │ │ │ + add.w r4, r2, r3, lsl #4 │ │ │ │ + add.w r3, r7, r7, lsl #2 │ │ │ │ + vldr d4, [r5] │ │ │ │ + mov.w ip, r7, lsl #5 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d1, [r4, #-72] @ 0xffffffb8 │ │ │ │ + add.w r1, r5, ip │ │ │ │ + add ip, r6 │ │ │ │ + add.w r2, r5, r3 │ │ │ │ + add r3, r6 │ │ │ │ + vldr d3, [r4, #-80] @ 0xffffffb0 │ │ │ │ vldr d2, [r3] │ │ │ │ - mov.w r3, r8, lsl #3 │ │ │ │ + strd r2, r3, [sp, #4] │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ vldr d7, [r2] │ │ │ │ - adds r1, r7, r3 │ │ │ │ - add.w sl, r6, r3 │ │ │ │ - mul.w r3, ip, r8 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + add.w sl, r5, r3 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + vldr d5, [r6] │ │ │ │ + add.w r2, r3, r7 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - str r2, [sp, #4] │ │ │ │ + vldr d10, [r4, #-136] @ 0xffffff78 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r8, r5, r3 │ │ │ │ + add r3, r6 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - adds r2, r6, r3 │ │ │ │ - adds r3, r7, r3 │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ - str r3, [sp, #24] │ │ │ │ - str r0, [sp, #12] │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - str r1, [sp, #16] │ │ │ │ - str r2, [sp, #20] │ │ │ │ vsub.f64 d1, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ - vldr d4, [r5, #-88] @ 0xffffffa8 │ │ │ │ + vldr d4, [r4, #-88] @ 0xffffffa8 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d0, d5, d7 │ │ │ │ - vstr d6, [sp, #112] @ 0x70 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d7, [r5, #-96] @ 0xffffffa0 │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d7, [r4, #-96] @ 0xffffffa0 │ │ │ │ vstr d1, [sp, #96] @ 0x60 │ │ │ │ - vmul.f64 d1, d6, d4 │ │ │ │ + vstr d6, [sp, #112] @ 0x70 │ │ │ │ + vldr d6, [ip] │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r1, r5, r2 │ │ │ │ + add r2, r6 │ │ │ │ vstr d0, [sp, #120] @ 0x78 │ │ │ │ + vldr d0, [r4, #-8] │ │ │ │ + vmul.f64 d1, d6, d4 │ │ │ │ + vstr d2, [sp, #104] @ 0x68 │ │ │ │ + strd r0, r1, [sp, #16] │ │ │ │ + str r2, [sp, #24] │ │ │ │ vmla.f64 d1, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r1] │ │ │ │ - vldr d0, [r5, #-8] │ │ │ │ - vstr d2, [sp, #104] @ 0x68 │ │ │ │ + vldr d4, [r0] │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d7, [sl] │ │ │ │ vmul.f64 d3, d4, d10 │ │ │ │ - vldr d6, [r5, #-144] @ 0xffffff70 │ │ │ │ + vldr d6, [r4, #-144] @ 0xffffff70 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ - vldr d7, [r5, #-16] │ │ │ │ + vldr d7, [r4, #-16] │ │ │ │ vnmls.f64 d10, d4, d6 │ │ │ │ - vldr d4, [r3] │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w r3, ip, r8 │ │ │ │ - mov.w ip, #24 │ │ │ │ - mov.w r2, r8, lsl #6 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, r7, r7, lsl #1 │ │ │ │ + vldr d6, [r1] │ │ │ │ + mov.w r1, r2, lsl #4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ + add.w fp, r5, r2 │ │ │ │ + add r2, r6 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ - adds r1, r6, r3 │ │ │ │ + str r0, [sp, #28] │ │ │ │ + str r1, [sp, #176] @ 0xb0 │ │ │ │ vmla.f64 d2, d6, d7 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - adds r0, r7, r3 │ │ │ │ - str r1, [sp, #28] │ │ │ │ - str r0, [sp, #176] @ 0xb0 │ │ │ │ + vldr d0, [r1] │ │ │ │ + mov.w r1, r7, lsl #6 │ │ │ │ + add.w lr, r5, r1 │ │ │ │ + add r1, r6 │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ - vldr d0, [r0] │ │ │ │ - vldr d7, [r1] │ │ │ │ - mov.w r0, r8, lsl #4 │ │ │ │ - vldr d9, [r5, #-64] @ 0xffffffc0 │ │ │ │ - add.w r9, r6, r0 │ │ │ │ - vldr d8, [r5, #-56] @ 0xffffffc8 │ │ │ │ - add r0, r7 │ │ │ │ - mul.w r1, ip, r8 │ │ │ │ - mov.w ip, #56 @ 0x38 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r7, lsl #4 │ │ │ │ + vldr d9, [r4, #-64] @ 0xffffffc0 │ │ │ │ + add.w r9, r5, r0 │ │ │ │ + add r0, r6 │ │ │ │ + vldr d8, [r4, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d4, d0, d8 │ │ │ │ - add.w fp, r6, r1 │ │ │ │ + vadd.f64 d12, d5, d6 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vldr d6, [r4, #-128] @ 0xffffff80 │ │ │ │ vmla.f64 d4, d7, d9 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vsub.f64 d8, d1, d2 │ │ │ │ - vadd.f64 d12, d5, d6 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r5, #-128] @ 0xffffff80 │ │ │ │ - add r1, r7 │ │ │ │ - mul.w r3, ip, r8 │ │ │ │ vnmls.f64 d7, d0, d9 │ │ │ │ - add.w ip, r6, r2 │ │ │ │ vstr d8, [sp, #32] │ │ │ │ - add.w lr, r6, r3 │ │ │ │ vstr d5, [sp, #80] @ 0x50 │ │ │ │ - add r3, r7 │ │ │ │ - add r2, r7 │ │ │ │ vstr d12, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d9, d4, d3 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ - vldr d3, [r5, #-40] @ 0xffffffd8 │ │ │ │ + vldr d3, [r4, #-40] @ 0xffffffd8 │ │ │ │ + vadd.f64 d13, d10, d7 │ │ │ │ vadd.f64 d0, d8, d9 │ │ │ │ vstr d9, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d9, d1, d2 │ │ │ │ vsub.f64 d8, d10, d7 │ │ │ │ - vstr d4, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d13, d10, d7 │ │ │ │ vldr d7, [r9] │ │ │ │ - vstr d0, [sp, #128] @ 0x80 │ │ │ │ + vldr d1, [r4, #-24] @ 0xffffffe8 │ │ │ │ + vstr d13, [sp, #56] @ 0x38 │ │ │ │ + vstr d4, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d4, d9, d4 │ │ │ │ vsub.f64 d10, d8, d5 │ │ │ │ vldr d5, [r0] │ │ │ │ - vadd.f64 d0, d12, d13 │ │ │ │ - vstr d13, [sp, #56] @ 0x38 │ │ │ │ vstr d9, [sp, #64] @ 0x40 │ │ │ │ + vstr d0, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d0, d12, d13 │ │ │ │ + vldr d2, [r1] │ │ │ │ vstr d4, [sp, #144] @ 0x90 │ │ │ │ - vldr d4, [r5, #-120] @ 0xffffff88 │ │ │ │ + vldr d4, [r4, #-120] @ 0xffffff88 │ │ │ │ vstr d0, [sp, #136] @ 0x88 │ │ │ │ - vldr d2, [r2] │ │ │ │ + vstr d10, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d13, d5, d4 │ │ │ │ - vldr d1, [r5, #-24] @ 0xffffffe8 │ │ │ │ vmla.f64 d13, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vldr d4, [r5, #-104] @ 0xffffff98 │ │ │ │ - vstr d10, [sp, #152] @ 0x98 │ │ │ │ + vldr d4, [r4, #-104] @ 0xffffff98 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vldr d6, [r5, #-112] @ 0xffffff90 │ │ │ │ - adds r5, #144 @ 0x90 │ │ │ │ + vldr d5, [r2] │ │ │ │ + vldr d6, [r4, #-112] @ 0xffffff90 │ │ │ │ + add.w r4, r4, #144 @ 0x90 │ │ │ │ vmul.f64 d9, d5, d4 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vldr d7, [fp] │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vldr d5, [r3] │ │ │ │ - vldr d6, [r5, #-192] @ 0xffffff40 │ │ │ │ + vldr d6, [r4, #-192] @ 0xffffff40 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmov.f64 d15, d7 │ │ │ │ - vldr d7, [lr] │ │ │ │ + vldr d7, [r8] │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vldr d3, [r5, #-176] @ 0xffffff50 │ │ │ │ + vldr d3, [r4, #-176] @ 0xffffff50 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [ip] │ │ │ │ + vldr d5, [lr] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ + vsub.f64 d12, d13, d4 │ │ │ │ + vadd.f64 d13, d13, d4 │ │ │ │ vmla.f64 d6, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vsub.f64 d12, d13, d4 │ │ │ │ vmov.f64 d1, d15 │ │ │ │ - vadd.f64 d13, d13, d4 │ │ │ │ - vnmls.f64 d5, d2, d3 │ │ │ │ vadd.f64 d10, d0, d7 │ │ │ │ vsub.f64 d7, d0, d7 │ │ │ │ - vldr d0, [pc, #392] @ 47938 │ │ │ │ + vldr d0, [pc, #380] @ 4bc10 │ │ │ │ + vnmls.f64 d5, d2, d3 │ │ │ │ vsub.f64 d3, d6, d9 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ vadd.f64 d2, d12, d3 │ │ │ │ + vstr d6, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d4, d13, d6 │ │ │ │ vstr d3, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d3, d15, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vstr d6, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d4, d13, d6 │ │ │ │ vadd.f64 d15, d10, d3 │ │ │ │ vsub.f64 d3, d10, d3 │ │ │ │ vstr d15, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d15, d7, d5 │ │ │ │ - vldr d1, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + vldr d1, [sp, #128] @ 0x80 │ │ │ │ vldr d5, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d6, d2, d1 │ │ │ │ vadd.f64 d2, d1, d2 │ │ │ │ - vadd.f64 d8, d5, d8 │ │ │ │ vldr d1, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d8, d5, d8 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ vmul.f64 d5, d8, d11 │ │ │ │ vmls.f64 d0, d2, d9 │ │ │ │ - vmla.f64 d5, d7, d14 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ vadd.f64 d2, d1, d2 │ │ │ │ vldr d1, [sp, #112] @ 0x70 │ │ │ │ + vmla.f64 d5, d7, d14 │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ + vstr d2, [ip] │ │ │ │ vnmls.f64 d7, d8, d14 │ │ │ │ - vstr d2, [r4] │ │ │ │ vsub.f64 d2, d0, d6 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vldr d0, [pc, #260] @ 47938 │ │ │ │ + vldr d0, [pc, #244] @ 4bc10 │ │ │ │ vsub.f64 d8, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vldr d2, [sp, #56] @ 0x38 │ │ │ │ vstr d8, [r0] │ │ │ │ vstr d7, [fp] │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vldr d6, [sp, #144] @ 0x90 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ + vldr d6, [sp, #144] @ 0x90 │ │ │ │ vldr d8, [sp, #32] │ │ │ │ - vstr d7, [r7] │ │ │ │ + vstr d7, [r6] │ │ │ │ + vldr d7, [sp, #48] @ 0x30 │ │ │ │ vstr d5, [sl] │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ - vldr d7, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d4, d6, d4 │ │ │ │ vmov.f64 d6, d1 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vmul.f64 d2, d3, d11 │ │ │ │ vmls.f64 d6, d4, d9 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vmov.f64 d1, d0 │ │ │ │ + vldr d0, [sp, #120] @ 0x78 │ │ │ │ vnmls.f64 d2, d7, d14 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ + vstr d4, [r5] │ │ │ │ vmla.f64 d7, d3, d14 │ │ │ │ - vstr d4, [r6] │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vmov.f64 d5, d0 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vldr d4, [sp, #160] @ 0xa0 │ │ │ │ vstr d3, [r0] │ │ │ │ vsub.f64 d4, d12, d4 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d6, d2 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ - vldr d6, [sp, #152] @ 0x98 │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ vldr d3, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ vstr d7, [r9] │ │ │ │ - vadd.f64 d7, d6, d15 │ │ │ │ - vsub.f64 d6, d6, d15 │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ + vldr d6, [sp, #152] @ 0x98 │ │ │ │ vstr d2, [r0] │ │ │ │ vsub.f64 d2, d3, d8 │ │ │ │ - ldr r0, [sp, #176] @ 0xb0 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vldr d0, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d7, d6, d15 │ │ │ │ + vsub.f64 d6, d6, d15 │ │ │ │ + vmov.f64 d15, d9 │ │ │ │ vmul.f64 d3, d2, d14 │ │ │ │ - vmov.f64 d5, d0 │ │ │ │ - vmla.f64 d3, d4, d11 │ │ │ │ vmla.f64 d5, d6, d9 │ │ │ │ - vmul.f64 d4, d4, d14 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ + vmla.f64 d3, d4, d11 │ │ │ │ + vmul.f64 d4, d4, d14 │ │ │ │ vnmls.f64 d4, d2, d11 │ │ │ │ - vstr d6, [r1] │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ - vadd.f64 d6, d7, d5 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ - vsub.f64 d2, d4, d6 │ │ │ │ - vadd.f64 d4, d4, d6 │ │ │ │ - b.n 47948 │ │ │ │ - nop │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ + b.n 4bc20 │ │ │ │ nop.w │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff4f006a │ │ │ │ - b.n 4802e │ │ │ │ + b.w ff4f4342 │ │ │ │ + b.n 4c306 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - strb r6, [r6, #25] │ │ │ │ + add r3, pc, #624 @ (adr r3, 4be8c ) │ │ │ │ movs r5, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + vadd.f64 d6, d7, d5 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ + vsub.f64 d2, d4, d6 │ │ │ │ + vadd.f64 d4, d4, d6 │ │ │ │ vsub.f64 d7, d3, d5 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ - vstr d2, [r1] │ │ │ │ - vstr d4, [r2] │ │ │ │ - vstr d7, [lr] │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d2, [r2] │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [r8] │ │ │ │ + vstr d3, [r1] │ │ │ │ vldr d5, [sp, #168] @ 0xa8 │ │ │ │ + ldrd r2, r0, [sp, #24] │ │ │ │ vldr d7, [sp, #136] @ 0x88 │ │ │ │ vldr d2, [sp, #104] @ 0x68 │ │ │ │ - vldr d3, [sp, #72] @ 0x48 │ │ │ │ + vldr d9, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d7, d5 │ │ │ │ + vldr d3, [sp, #72] @ 0x48 │ │ │ │ vldr d7, [sp, #88] @ 0x58 │ │ │ │ vmov.f64 d4, d2 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ - vsub.f64 d13, d13, d7 │ │ │ │ - vmls.f64 d4, d5, d9 │ │ │ │ - vldr d9, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vadd.f64 d5, d2, d5 │ │ │ │ + vmls.f64 d4, d5, d15 │ │ │ │ vsub.f64 d1, d9, d3 │ │ │ │ - vmul.f64 d7, d13, d11 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vnmls.f64 d7, d1, d14 │ │ │ │ + vadd.f64 d5, d2, d5 │ │ │ │ + vsub.f64 d13, d13, d7 │ │ │ │ vmul.f64 d3, d1, d11 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vmul.f64 d7, d13, d11 │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ vmla.f64 d3, d13, d14 │ │ │ │ + vnmls.f64 d7, d1, d14 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d5, d7, d5 │ │ │ │ vadd.f64 d7, d6, d4 │ │ │ │ - vstr d2, [ip] │ │ │ │ + vstr d2, [lr] │ │ │ │ vsub.f64 d6, d3, d7 │ │ │ │ - vstr d5, [r3] │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ + vstr d5, [r3] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - vstr d6, [r1] │ │ │ │ + vstr d6, [r0] │ │ │ │ vstr d7, [r3] │ │ │ │ ldr r3, [sp, #296] @ 0x128 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #296] @ 0x128 │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ - add r6, r3 │ │ │ │ + ldr r2, [sp, #296] @ 0x128 │ │ │ │ + add r5, r3 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - add r7, r3 │ │ │ │ + add r6, r3 │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ - eor.w r8, r8, r3 │ │ │ │ - ldrd r2, r3, [sp, #296] @ 0x128 │ │ │ │ + eor.w r7, r7, r3 │ │ │ │ + ldr r3, [sp, #300] @ 0x12c │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 47578 │ │ │ │ + bne.w 4b856 │ │ │ │ add sp, #196 @ 0xc4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00047a04 : │ │ │ │ - ldr r2, [pc, #8] @ (47a10 ) │ │ │ │ - ldr r1, [pc, #12] @ (47a14 ) │ │ │ │ +0004bd00 : │ │ │ │ + ldr r2, [pc, #8] @ (4bd0c ) │ │ │ │ + ldr r1, [pc, #12] @ (4bd10 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldr r6, [pc, #816] @ (47d44 ) │ │ │ │ + ldrb r0, [r2, #15] │ │ │ │ movs r5, r0 │ │ │ │ - @ instruction: 0xfb2bffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + @ instruction: 0xfaf7ffff │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov r9, r1 │ │ │ │ + mov sl, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #220 @ 0xdc │ │ │ │ - mov sl, r3 │ │ │ │ - ldr r3, [pc, #60] @ (47a68 ) │ │ │ │ ldrd r1, r0, [sp, #320] @ 0x140 │ │ │ │ - add r3, pc │ │ │ │ + ldr r3, [pc, #64] @ (4bd80 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 47f98 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 4c2c0 │ │ │ │ ldr r1, [sp, #328] @ 0x148 │ │ │ │ + vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ mov r6, r8 │ │ │ │ - vldr d13, [pc, #36] @ 47a60 │ │ │ │ mov ip, sl │ │ │ │ - vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + vldr d13, [pc, #36] @ 4bd78 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ str r1, [sp, #204] @ 0xcc │ │ │ │ - negs r1, r1 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ str r1, [sp, #208] @ 0xd0 │ │ │ │ - ldr r1, [pc, #28] @ (47a6c ) │ │ │ │ + ldr r1, [pc, #32] @ (4bd84 ) │ │ │ │ ldr r3, [r3, r1] │ │ │ │ ldr r1, [sp, #320] @ 0x140 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #212] @ 0xd4 │ │ │ │ - movs r3, #176 @ 0xb0 │ │ │ │ + mov.w r3, #176 @ 0xb0 │ │ │ │ mla r7, r3, r1, r2 │ │ │ │ - b.n 47a70 │ │ │ │ - nop │ │ │ │ - ldr r4, [pc, #680] @ (47d0c ) │ │ │ │ + b.n 4bd88 │ │ │ │ + nop.w │ │ │ │ + ldr r4, [pc, #680] @ (4c024 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - strb r6, [r2, #6] │ │ │ │ + ldr r6, [sp, #528] @ 0x210 │ │ │ │ movs r5, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ mov.w r3, ip, lsl #5 │ │ │ │ - vldr d3, [r7, #-120] @ 0xffffff88 │ │ │ │ + vldr d7, [r7, #-128] @ 0xffffff80 │ │ │ │ add.w lr, r9, r3 │ │ │ │ + vldr d3, [r7, #-120] @ 0xffffff88 │ │ │ │ add.w r8, r6, r3 │ │ │ │ - vldr d7, [r7, #-128] @ 0xffffff80 │ │ │ │ add.w r2, r8, r3 │ │ │ │ add r3, lr │ │ │ │ - vldr d1, [r7, #-56] @ 0xffffffc8 │ │ │ │ vldr d5, [lr] │ │ │ │ - movs r0, #72 @ 0x48 │ │ │ │ + strd r2, r3, [sp] │ │ │ │ vldr d6, [r8] │ │ │ │ - mov.w sl, #40 @ 0x28 │ │ │ │ - vldr d2, [r3] │ │ │ │ - mov.w fp, #80 @ 0x50 │ │ │ │ + vldr d1, [r7, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + vldr d2, [r3] │ │ │ │ + mov.w r3, ip, lsl #3 │ │ │ │ + vldr d8, [r7, #-40] @ 0xffffffd8 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r7, #-64] @ 0xffffffc0 │ │ │ │ - mul.w r3, r0, ip │ │ │ │ - vldr d8, [r7, #-40] @ 0xffffffd8 │ │ │ │ - adds r0, r6, r3 │ │ │ │ - add.w r5, r9, r3 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - mul.w r3, sl, ip │ │ │ │ - str r2, [sp, #0] │ │ │ │ - mov.w sl, #48 @ 0x30 │ │ │ │ + add.w r2, r3, ip │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w r0, r6, r2 │ │ │ │ + add.w r5, r9, r2 │ │ │ │ + add.w r2, ip, ip, lsl #2 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - add.w r1, r9, r3 │ │ │ │ - adds r4, r6, r3 │ │ │ │ - mov.w r3, ip, lsl #3 │ │ │ │ - str r0, [sp, #8] │ │ │ │ - adds r2, r6, r3 │ │ │ │ - add r3, r9 │ │ │ │ + mov.w r1, r2, lsl #3 │ │ │ │ + strd r0, r5, [sp, #8] │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w r4, r6, r1 │ │ │ │ + add r1, r9 │ │ │ │ + strd r4, r1, [sp, #16] │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - str r5, [sp, #12] │ │ │ │ - str r4, [sp, #16] │ │ │ │ - str r1, [sp, #20] │ │ │ │ - str r2, [sp, #24] │ │ │ │ vadd.f64 d15, d4, d5 │ │ │ │ - str r3, [sp, #28] │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vmov.f64 d6, d7 │ │ │ │ vmul.f64 d2, d3, d13 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ - vldr d7, [r9] │ │ │ │ vldr d5, [r5] │ │ │ │ - vmls.f64 d7, d6, d11 │ │ │ │ - vstr d6, [sp, #72] @ 0x48 │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ + add.w r5, r9, r3 │ │ │ │ + vldr d7, [r9] │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ + vstr d6, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d0, d5, d8 │ │ │ │ - vldr d6, [r7, #-48] @ 0xffffffd0 │ │ │ │ vstr d2, [sp, #48] @ 0x30 │ │ │ │ + vmls.f64 d7, d6, d11 │ │ │ │ + vldr d6, [r7, #-48] @ 0xffffffd0 │ │ │ │ vstr d3, [sp, #56] @ 0x38 │ │ │ │ vldr d3, [r6] │ │ │ │ - vmls.f64 d3, d15, d11 │ │ │ │ vstr d7, [sp, #80] @ 0x50 │ │ │ │ vldr d7, [r0] │ │ │ │ + vmls.f64 d3, d15, d11 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + sub.w r3, r3, ip │ │ │ │ + strd r0, r5, [sp, #24] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ vmul.f64 d8, d7, d8 │ │ │ │ vmla.f64 d0, d7, d6 │ │ │ │ vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ vstr d3, [sp, #64] @ 0x40 │ │ │ │ - vnmls.f64 d8, d5, d6 │ │ │ │ vldr d3, [r7, #-104] @ 0xffffff98 │ │ │ │ + vnmls.f64 d8, d5, d6 │ │ │ │ vldr d5, [r1] │ │ │ │ - mul.w r1, sl, ip │ │ │ │ + add.w r1, ip, ip, lsl #1 │ │ │ │ vldr d6, [r4] │ │ │ │ mov.w r4, ip, lsl #4 │ │ │ │ - add.w sl, r6, r1 │ │ │ │ - add r1, r9 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - adds r0, r6, r4 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - add r4, r9 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vldr d2, [r3] │ │ │ │ - mul.w r3, fp, ip │ │ │ │ - vldr d1, [r7, #-168] @ 0xffffff58 │ │ │ │ - mov.w fp, #24 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r1, lsl #4 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vldr d2, [r5] │ │ │ │ + add.w sl, r6, r0 │ │ │ │ + add r0, r9 │ │ │ │ + add.w r5, r6, r4 │ │ │ │ + add r4, r9 │ │ │ │ vldr d3, [r7, #-176] @ 0xffffff50 │ │ │ │ - adds r5, r6, r3 │ │ │ │ - add r3, r9 │ │ │ │ - str r0, [sp, #36] @ 0x24 │ │ │ │ + add.w fp, r6, r1 │ │ │ │ + add r1, r9 │ │ │ │ + str r5, [sp, #32] │ │ │ │ + vldr d1, [r7, #-168] @ 0xffffff58 │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ - str r1, [sp, #32] │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d2, [r3] │ │ │ │ vadd.f64 d12, d4, d5 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vldr d6, [r7, #-96] @ 0xffffffa0 │ │ │ │ vldr d7, [sl] │ │ │ │ vmul.f64 d1, d3, d13 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ - vmov.f64 d5, d8 │ │ │ │ vldr d4, [r7, #-88] @ 0xffffffa8 │ │ │ │ + vmov.f64 d5, d8 │ │ │ │ vmls.f64 d5, d14, d11 │ │ │ │ vadd.f64 d14, d8, d14 │ │ │ │ vmul.f64 d9, d3, d13 │ │ │ │ vstr d1, [sp, #88] @ 0x58 │ │ │ │ vmov.f64 d1, d0 │ │ │ │ vmls.f64 d1, d12, d11 │ │ │ │ vadd.f64 d12, d0, d12 │ │ │ │ vstr d9, [sp, #96] @ 0x60 │ │ │ │ vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vmul.f64 d3, d5, d4 │ │ │ │ + vldr d5, [r0] │ │ │ │ vstr d1, [sp, #104] @ 0x68 │ │ │ │ + vldr d1, [r7, #-24] @ 0xffffffe8 │ │ │ │ + vmul.f64 d3, d5, d4 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [r7, #-152] @ 0xffffff68 │ │ │ │ - vldr d1, [r7, #-24] @ 0xffffffe8 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vldr d6, [r4] │ │ │ │ - vldr d5, [r0] │ │ │ │ - mul.w r0, fp, ip │ │ │ │ - add.w fp, r6, r0 │ │ │ │ - add r0, r9 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, r6, r2 │ │ │ │ + add r2, r9 │ │ │ │ + vldr d2, [r2] │ │ │ │ vmov.f64 d9, d3 │ │ │ │ + str r5, [sp, #36] @ 0x24 │ │ │ │ vmul.f64 d3, d6, d4 │ │ │ │ + vstr d9, [sp, #120] @ 0x78 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ vldr d7, [r7, #-160] @ 0xffffff60 │ │ │ │ - vstr d9, [sp, #120] @ 0x78 │ │ │ │ + vstr d10, [sp, #128] @ 0x80 │ │ │ │ vmla.f64 d3, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vldr d4, [r7, #-32] @ 0xffffffe0 │ │ │ │ - vstr d10, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d7, [r5] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - mul.w r5, r2, ip │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - adds r2, r6, r5 │ │ │ │ - add r5, r9 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ vldr d2, [r7, #-136] @ 0xffffff78 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ vmls.f64 d7, d5, d11 │ │ │ │ vstr d4, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d4, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ vmov.f64 d6, d9 │ │ │ │ - vmul.f64 d4, d4, d13 │ │ │ │ vstr d7, [sp, #184] @ 0xb8 │ │ │ │ - vmls.f64 d6, d3, d11 │ │ │ │ vldr d7, [fp] │ │ │ │ + vmul.f64 d4, d4, d13 │ │ │ │ + vmls.f64 d6, d3, d11 │ │ │ │ vstr d4, [sp, #144] @ 0x90 │ │ │ │ - vldr d4, [r0] │ │ │ │ - vmul.f64 d1, d4, d2 │ │ │ │ + vldr d4, [r1] │ │ │ │ + mov.w r1, #88 @ 0x58 │ │ │ │ + mul.w r5, r1, ip │ │ │ │ vstr d6, [sp, #176] @ 0xb0 │ │ │ │ vldr d6, [r7, #-144] @ 0xffffff70 │ │ │ │ + add.w r1, r6, r5 │ │ │ │ + add r5, r9 │ │ │ │ + vmul.f64 d1, d4, d2 │ │ │ │ vmla.f64 d1, d7, d6 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ vnmls.f64 d2, d4, d6 │ │ │ │ vstr d1, [sp, #152] @ 0x98 │ │ │ │ - vldr d7, [r2] │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ - movs r2, #56 @ 0x38 │ │ │ │ + vldr d7, [r1] │ │ │ │ + str r1, [sp, #44] @ 0x2c │ │ │ │ + add.w r1, r6, r3 │ │ │ │ + add r3, r9 │ │ │ │ vldr d1, [r7, #-8] │ │ │ │ vldr d4, [r7, #-16] │ │ │ │ - mul.w r2, r2, ip │ │ │ │ vldr d10, [r7, #-72] @ 0xffffffb8 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - add r2, r9 │ │ │ │ + vldr d9, [r3] │ │ │ │ vstr d2, [sp, #160] @ 0xa0 │ │ │ │ vldr d2, [r5] │ │ │ │ - vldr d9, [r2] │ │ │ │ str r1, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [r7, #-80] @ 0xffffffb0 │ │ │ │ - adds r7, #176 @ 0xb0 │ │ │ │ + add.w r7, r7, #176 @ 0xb0 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ vldr d4, [r1] │ │ │ │ vmul.f64 d2, d9, d10 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ vmla.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vnmls.f64 d4, d9, d1 │ │ │ │ vsub.f64 d9, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vldr d2, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d10, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vmls.f64 d2, d6, d11 │ │ │ │ vldr d4, [sp, #160] @ 0xa0 │ │ │ │ + vmls.f64 d2, d6, d11 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ vmls.f64 d4, d7, d11 │ │ │ │ vmul.f64 d10, d10, d13 │ │ │ │ vstr d2, [sp, #192] @ 0xc0 │ │ │ │ vldr d2, [r6] │ │ │ │ vstr d4, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d4, d2, d15 │ │ │ │ - vldr d2, [sp, #120] @ 0x78 │ │ │ │ vldr d15, [sp, #72] @ 0x48 │ │ │ │ + vldr d2, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d3, d2, d3 │ │ │ │ vadd.f64 d2, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vldr d3, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d1, d3, d5 │ │ │ │ vldr d5, [r9] │ │ │ │ vadd.f64 d5, d5, d15 │ │ │ │ vadd.f64 d3, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vldr d1, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vldr d1, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d7, d1, d7 │ │ │ │ vadd.f64 d0, d6, d12 │ │ │ │ + vadd.f64 d7, d1, d7 │ │ │ │ vsub.f64 d6, d6, d12 │ │ │ │ - vsub.f64 d1, d7, d14 │ │ │ │ - vadd.f64 d7, d7, d14 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ + vsub.f64 d1, d7, d14 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ + vadd.f64 d7, d7, d14 │ │ │ │ vstr d8, [r1] │ │ │ │ vsub.f64 d8, d6, d5 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ vsub.f64 d6, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vstr d8, [r1] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ vstr d5, [r1] │ │ │ │ vstr d2, [r6] │ │ │ │ vstr d6, [fp] │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vstr d6, [sl] │ │ │ │ vstr d3, [r5] │ │ │ │ vstr d4, [r4] │ │ │ │ - vldr d3, [sp, #64] @ 0x40 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ vldr d0, [sp, #48] @ 0x30 │ │ │ │ - vldr d12, [sp, #176] @ 0xb0 │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ vldr d8, [sp, #136] @ 0x88 │ │ │ │ + vldr d12, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d7, d3, d0 │ │ │ │ vldr d14, [sp, #184] @ 0xb8 │ │ │ │ vldr d0, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d6, d12, d8 │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ vldr d8, [sp, #56] @ 0x38 │ │ │ │ vldr d15, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d5, d14, d0 │ │ │ │ - vldr d1, [sp, #104] @ 0x68 │ │ │ │ - vldr d0, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ vldr d6, [sp, #80] @ 0x50 │ │ │ │ + vldr d0, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d4, d15, d10 │ │ │ │ - ldr r1, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d10, d10, d15 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - vsub.f64 d6, d6, d8 │ │ │ │ ldr r5, [sp, #12] │ │ │ │ + vsub.f64 d6, d6, d8 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d1, d0 │ │ │ │ vldr d1, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vldr d4, [sp, #168] @ 0xa8 │ │ │ │ @@ -77878,1060 +80077,1056 @@ │ │ │ │ vadd.f64 d1, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vstr d8, [r1] │ │ │ │ vsub.f64 d8, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - ldr r1, [sp, #44] @ 0x2c │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ vstr d8, [r4] │ │ │ │ vstr d6, [r5] │ │ │ │ vsub.f64 d6, d7, d1 │ │ │ │ - vstr d2, [r0] │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ + vstr d2, [r1] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ - vldr d2, [sp, #48] @ 0x30 │ │ │ │ + ldr r1, [sp, #44] @ 0x2c │ │ │ │ vstr d6, [r9] │ │ │ │ vsub.f64 d6, d5, d3 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ vstr d6, [r1] │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ - vstr d3, [r1] │ │ │ │ + vstr d3, [r0] │ │ │ │ vldr d3, [sp, #64] @ 0x40 │ │ │ │ vstr d7, [r4] │ │ │ │ vadd.f64 d7, d2, d3 │ │ │ │ - vldr d2, [sp, #136] @ 0x88 │ │ │ │ vldr d3, [sp, #56] @ 0x38 │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d6, d2, d12 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #80] @ 0x50 │ │ │ │ - vldr d1, [sp, #104] @ 0x68 │ │ │ │ + ldrd r0, r5, [sp, #24] │ │ │ │ vldr d2, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ vldr d3, [sp, #144] @ 0x90 │ │ │ │ vldr d0, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - ldr r0, [sp, #28] │ │ │ │ + ldr r1, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d5, d3, d14 │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d1, d10, d2 │ │ │ │ vsub.f64 d2, d2, d10 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vldr d5, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d9, d9, d5 │ │ │ │ vldr d5, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d5, d0, d5 │ │ │ │ vsub.f64 d0, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vsub.f64 d8, d9, d5 │ │ │ │ - vstr d0, [r0] │ │ │ │ + vstr d0, [r5] │ │ │ │ vadd.f64 d5, d9, d5 │ │ │ │ + ldr r5, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d0, d7, d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ - vstr d0, [r1] │ │ │ │ + vstr d0, [r0] │ │ │ │ vstr d4, [r8] │ │ │ │ - ldr r1, [sp, #200] @ 0xc8 │ │ │ │ vstr d7, [lr] │ │ │ │ vsub.f64 d7, d2, d3 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vstr d7, [r1] │ │ │ │ vadd.f64 d7, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vstr d3, [r3] │ │ │ │ + vstr d7, [r3] │ │ │ │ ldr r3, [sp, #320] @ 0x140 │ │ │ │ + vstr d3, [r2] │ │ │ │ vstr d5, [r5] │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #320] @ 0x140 │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ + ldr r2, [sp, #320] @ 0x140 │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #208] @ 0xd0 │ │ │ │ add r9, r3 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ eor.w ip, ip, r3 │ │ │ │ - ldrd r2, r3, [sp, #320] @ 0x140 │ │ │ │ + ldr r3, [sp, #324] @ 0x144 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 47a70 │ │ │ │ + bne.w 4bd88 │ │ │ │ add sp, #220 @ 0xdc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00047fa4 : │ │ │ │ - ldr r2, [pc, #8] @ (47fb0 ) │ │ │ │ - ldr r1, [pc, #12] @ (47fb4 ) │ │ │ │ +0004c2dc : │ │ │ │ + ldr r2, [pc, #8] @ (4c2e8 ) │ │ │ │ + ldr r1, [pc, #12] @ (4c2ec ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldr r1, [pc, #368] @ (48124 ) │ │ │ │ + strb r4, [r4, #24] │ │ │ │ movs r5, r0 │ │ │ │ - @ instruction: 0xfa6bffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + @ instruction: 0xfa33ffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov r9, r0 │ │ │ │ mov sl, r1 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub sp, #364 @ 0x16c │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov fp, r3 │ │ │ │ - ldr r3, [pc, #996] @ (483b0 ) │ │ │ │ - ldrd r1, r0, [sp, #464] @ 0x1d0 │ │ │ │ - add r3, pc │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub sp, #348 @ 0x15c │ │ │ │ + ldrd r1, r0, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r3, [pc, #72] @ (4c360 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 48854 │ │ │ │ - ldr r1, [sp, #472] @ 0x1d8 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 4cb9a │ │ │ │ + ldr r1, [sp, #456] @ 0x1c8 │ │ │ │ mov ip, r9 │ │ │ │ - vldr d10, [pc, #956] @ 48398 │ │ │ │ mov lr, sl │ │ │ │ - vldr d15, [pc, #956] @ 483a0 │ │ │ │ mov r9, fp │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #348] @ 0x15c │ │ │ │ - negs r1, r1 │ │ │ │ - str r1, [sp, #352] @ 0x160 │ │ │ │ - ldr r1, [pc, #964] @ (483b4 ) │ │ │ │ + vldr d13, [pc, #40] @ 4c350 │ │ │ │ + vldr d15, [pc, #44] @ 4c358 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r1, [sp, #332] @ 0x14c │ │ │ │ + rsb r1, r1, #0 │ │ │ │ + str r1, [sp, #336] @ 0x150 │ │ │ │ + ldr r1, [pc, #40] @ (4c364 ) │ │ │ │ ldr r3, [r3, r1] │ │ │ │ - ldr r1, [sp, #464] @ 0x1d0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #356] @ 0x164 │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ - mla r8, r3, r1, r2 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d2, [r8, #-152] @ 0xffffff68 │ │ │ │ + str r3, [sp, #340] @ 0x154 │ │ │ │ + ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ + rsb r3, r3, r3, lsl #3 │ │ │ │ + add.w r8, r2, r3, lsl #5 │ │ │ │ + b.n 4c368 │ │ │ │ + nop │ │ │ │ + ldr r4, [pc, #680] @ (4c5fc ) │ │ │ │ + @ instruction: 0xe858b67a │ │ │ │ + subs r7, #235 @ 0xeb │ │ │ │ + ldrh r6, [r3, r1] │ │ │ │ + lsls r5, r6, #17 │ │ │ │ + ldmia r7!, {r0, r1, r5} │ │ │ │ + subs r7, #226 @ 0xe2 │ │ │ │ + ldr r0, [sp, #688] @ 0x2b0 │ │ │ │ + movs r5, r0 │ │ │ │ + lsls r0, r7, #15 │ │ │ │ + movs r0, r0 │ │ │ │ + add.w r3, r9, r9, lsl #2 │ │ │ │ vldr d6, [r8, #-160] @ 0xffffff60 │ │ │ │ - movs r0, #48 @ 0x30 │ │ │ │ - vldr d0, [r8, #-72] @ 0xffffffb8 │ │ │ │ - movs r6, #72 @ 0x48 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - vldr d11, [pc, #912] @ 483a8 │ │ │ │ - vldr d8, [lr] │ │ │ │ - movs r4, #88 @ 0x58 │ │ │ │ - add.w fp, lr, r3 │ │ │ │ - add.w sl, ip, r3 │ │ │ │ - add.w r1, fp, r3 │ │ │ │ - add.w r2, sl, r3 │ │ │ │ - str r2, [sp, #4] │ │ │ │ + mov.w r5, #88 @ 0x58 │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ + vldr d2, [r8, #-152] @ 0xffffff68 │ │ │ │ + add.w fp, lr, r2 │ │ │ │ + add.w sl, ip, r2 │ │ │ │ + vldr d3, [ip] │ │ │ │ + add.w r1, fp, r2 │ │ │ │ + add.w r3, sl, r2 │ │ │ │ vldr d4, [fp] │ │ │ │ + strd r3, r1, [sp] │ │ │ │ vldr d7, [sl] │ │ │ │ - vldr d1, [r1] │ │ │ │ + vldr d0, [r8, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d5, d4, d2 │ │ │ │ - vldr d3, [ip] │ │ │ │ + vldr d1, [r1] │ │ │ │ + add.w r1, r9, r9, lsl #1 │ │ │ │ + vldr d8, [lr] │ │ │ │ + vldr d9, [r8, #-136] @ 0xffffff78 │ │ │ │ vmla.f64 d5, d7, d6 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vldr d2, [r8, #-80] @ 0xffffffb0 │ │ │ │ - vldr d9, [r8, #-88] @ 0xffffffa8 │ │ │ │ - str r1, [sp, #8] │ │ │ │ vnmls.f64 d7, d4, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ + vldr d6, [r3] │ │ │ │ vmul.f64 d4, d1, d0 │ │ │ │ - mul.w r2, r0, r9 │ │ │ │ + mov.w r3, r1, lsl #4 │ │ │ │ + add.w r0, ip, r3 │ │ │ │ + add.w r4, lr, r3 │ │ │ │ + mov.w r3, r9, lsl #3 │ │ │ │ + strd r0, r4, [sp, #8] │ │ │ │ vmla.f64 d4, d6, d2 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - add.w r0, ip, r2 │ │ │ │ - add.w r5, lr, r2 │ │ │ │ - mul.w r2, r6, r9 │ │ │ │ - str r0, [sp, #12] │ │ │ │ - str r5, [sp, #16] │ │ │ │ vnmls.f64 d6, d1, d2 │ │ │ │ - add.w r7, lr, r2 │ │ │ │ - add.w r6, ip, r2 │ │ │ │ - mul.w r2, r4, r9 │ │ │ │ - str r6, [sp, #20] │ │ │ │ - add.w r4, ip, r2 │ │ │ │ - str r7, [sp, #24] │ │ │ │ - str r4, [sp, #28] │ │ │ │ + vmov.f64 d1, d8 │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vmov.f64 d6, d8 │ │ │ │ - vmul.f64 d13, d2, d11 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r3, r9 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + add.w r6, ip, r0 │ │ │ │ + add.w r7, lr, r0 │ │ │ │ + mul.w r0, r5, r9 │ │ │ │ + vmul.f64 d11, d2, d13 │ │ │ │ vsub.f64 d2, d4, d5 │ │ │ │ + strd r6, r7, [sp, #16] │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d13, [sp, #240] @ 0xf0 │ │ │ │ - vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ - vmul.f64 d14, d2, d11 │ │ │ │ - vadd.f64 d4, d3, d5 │ │ │ │ - vmls.f64 d6, d7, d13 │ │ │ │ - vmls.f64 d3, d5, d13 │ │ │ │ - vadd.f64 d2, d8, d7 │ │ │ │ - vldr d5, [r5] │ │ │ │ - vldr d7, [r0] │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ - vstr d14, [sp, #248] @ 0xf8 │ │ │ │ - vldr d14, [r8, #-136] @ 0xffffff78 │ │ │ │ - vstr d4, [sp, #256] @ 0x100 │ │ │ │ - mul.w r0, r0, r9 │ │ │ │ - vstr d2, [sp, #264] @ 0x108 │ │ │ │ - vmul.f64 d8, d5, d14 │ │ │ │ - vmul.f64 d14, d7, d14 │ │ │ │ - vstr d6, [sp, #104] @ 0x68 │ │ │ │ add.w r5, ip, r0 │ │ │ │ - vldr d6, [r8, #-144] @ 0xffffff70 │ │ │ │ add r0, lr │ │ │ │ + vstr d11, [sp, #88] @ 0x58 │ │ │ │ + vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ + vmul.f64 d12, d2, d13 │ │ │ │ + vadd.f64 d4, d3, d5 │ │ │ │ + vadd.f64 d2, d8, d7 │ │ │ │ + vldr d8, [r8, #-88] @ 0xffffffa8 │ │ │ │ + vmls.f64 d3, d5, d11 │ │ │ │ + vldr d5, [r8, #-144] @ 0xffffff70 │ │ │ │ + vmls.f64 d1, d7, d11 │ │ │ │ + vstr d4, [sp, #224] @ 0xe0 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, lr, r3 │ │ │ │ + vstr d12, [sp, #216] @ 0xd8 │ │ │ │ vstr d3, [sp, #96] @ 0x60 │ │ │ │ - vnmls.f64 d14, d5, d6 │ │ │ │ - vldr d5, [r7] │ │ │ │ - vmla.f64 d8, d7, d6 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vldr d6, [r8, #-96] @ 0xffffffa0 │ │ │ │ - add.w r6, lr, r2 │ │ │ │ - vmul.f64 d3, d5, d9 │ │ │ │ - mov.w r2, r9, lsl #3 │ │ │ │ - vmul.f64 d9, d7, d9 │ │ │ │ - add.w r1, ip, r2 │ │ │ │ - vmla.f64 d3, d7, d6 │ │ │ │ - vldr d7, [r4] │ │ │ │ + vstr d1, [sp, #232] @ 0xe8 │ │ │ │ + vstr d2, [sp, #240] @ 0xf0 │ │ │ │ + vmul.f64 d7, d4, d9 │ │ │ │ + vmul.f64 d9, d6, d9 │ │ │ │ + vmla.f64 d7, d6, d5 │ │ │ │ + vldr d6, [r6] │ │ │ │ + vnmls.f64 d9, d4, d5 │ │ │ │ + add.w r6, ip, r3 │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ + vldr d4, [r7] │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ + vldr d5, [r8, #-96] @ 0xffffffa0 │ │ │ │ + add.w r7, ip, r3 │ │ │ │ + add r3, lr │ │ │ │ + vmul.f64 d12, d4, d8 │ │ │ │ + vmul.f64 d8, d6, d8 │ │ │ │ + vmla.f64 d12, d6, d5 │ │ │ │ + vldr d6, [r5] │ │ │ │ + vnmls.f64 d8, d4, d5 │ │ │ │ + strd r5, r0, [sp, #24] │ │ │ │ + vldr d4, [r0] │ │ │ │ + mov.w r0, r9, lsl #5 │ │ │ │ str r6, [sp, #32] │ │ │ │ - add r2, lr │ │ │ │ - vldr d4, [r8, #-56] @ 0xffffffc8 │ │ │ │ - vnmls.f64 d9, d5, d6 │ │ │ │ - vldr d5, [r6] │ │ │ │ - vldr d6, [r8, #-64] @ 0xffffffc0 │ │ │ │ - vmov.f64 d11, d8 │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d12, d5, d4 │ │ │ │ - str r1, [sp, #36] @ 0x24 │ │ │ │ - vmla.f64 d12, d7, d6 │ │ │ │ - vmul.f64 d7, d7, d4 │ │ │ │ - vmov.f64 d13, d3 │ │ │ │ - vldr d4, [r2] │ │ │ │ - vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ - mov.w r2, r9, lsl #5 │ │ │ │ - add.w r4, lr, r2 │ │ │ │ - add.w r7, ip, r2 │ │ │ │ - vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r8, #-224] @ 0xffffff20 │ │ │ │ + vldr d3, [r8, #-56] @ 0xffffffc8 │ │ │ │ + add.w r5, ip, r0 │ │ │ │ + add r0, lr │ │ │ │ + str r4, [sp, #36] @ 0x24 │ │ │ │ + vldr d5, [r8, #-64] @ 0xffffffc0 │ │ │ │ + strd r7, r5, [sp, #40] @ 0x28 │ │ │ │ + vldr d1, [r8, #-8] │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d2, d4, d3 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vstr d13, [sp, #56] @ 0x38 │ │ │ │ - movs r1, #24 │ │ │ │ - str r5, [sp, #44] @ 0x2c │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - str r7, [sp, #48] @ 0x30 │ │ │ │ - vmov.f64 d1, d2 │ │ │ │ - vldr d2, [r0] │ │ │ │ - vmla.f64 d1, d6, d5 │ │ │ │ + vmov.f64 d0, d2 │ │ │ │ + vmla.f64 d0, d6, d5 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - str r4, [sp, #52] @ 0x34 │ │ │ │ - mul.w r1, r1, r9 │ │ │ │ - vstr d7, [sp, #64] @ 0x40 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - add.w r6, ip, r1 │ │ │ │ - add r1, lr │ │ │ │ + vldr d3, [r8, #-216] @ 0xffffff28 │ │ │ │ vnmls.f64 d6, d4, d5 │ │ │ │ + vldr d4, [r4] │ │ │ │ + vldr d5, [r8, #-224] @ 0xffffff20 │ │ │ │ + vstr d0, [sp, #48] @ 0x30 │ │ │ │ + vmul.f64 d2, d4, d3 │ │ │ │ + vmov.f64 d14, d6 │ │ │ │ + vldr d6, [r6] │ │ │ │ + vstr d14, [sp, #56] @ 0x38 │ │ │ │ + vmla.f64 d2, d6, d5 │ │ │ │ + vmul.f64 d3, d6, d3 │ │ │ │ + vnmls.f64 d3, d4, d5 │ │ │ │ vldr d5, [r8, #-16] │ │ │ │ - vadd.f64 d3, d12, d1 │ │ │ │ - vstr d1, [sp, #72] @ 0x48 │ │ │ │ - vldr d1, [r8, #-8] │ │ │ │ - vadd.f64 d4, d7, d6 │ │ │ │ - vstr d6, [sp, #80] @ 0x50 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vmul.f64 d0, d2, d1 │ │ │ │ - add.w r5, ip, r2 │ │ │ │ - add r2, lr │ │ │ │ - vmla.f64 d0, d6, d5 │ │ │ │ + vadd.f64 d6, d0, d2 │ │ │ │ + vstr d2, [sp, #64] @ 0x40 │ │ │ │ + vldr d2, [r3] │ │ │ │ + vldr d0, [r8, #-168] @ 0xffffff58 │ │ │ │ + vadd.f64 d4, d14, d3 │ │ │ │ + vmov.f64 d11, d6 │ │ │ │ + vldr d6, [r7] │ │ │ │ + vmul.f64 d14, d2, d1 │ │ │ │ vmul.f64 d1, d6, d1 │ │ │ │ + vmla.f64 d14, d6, d5 │ │ │ │ + vldr d6, [r0] │ │ │ │ vnmls.f64 d1, d2, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ vldr d2, [r8, #-176] @ 0xffffff50 │ │ │ │ - vmov.f64 d8, d0 │ │ │ │ - vldr d0, [r4] │ │ │ │ - mov.w r4, r9, lsl #6 │ │ │ │ - vmov.f64 d7, d0 │ │ │ │ - vldr d0, [r8, #-168] @ 0xffffff58 │ │ │ │ - vstr d8, [sp, #88] @ 0x58 │ │ │ │ - vmul.f64 d6, d7, d0 │ │ │ │ - vmul.f64 d0, d5, d0 │ │ │ │ + vstr d6, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ + vldr d5, [r5] │ │ │ │ + mov.w r5, r1, lsl #3 │ │ │ │ + mov.w r1, r1, lsl #5 │ │ │ │ + add.w r0, r5, lr │ │ │ │ + add.w r6, ip, r5 │ │ │ │ + add.w r7, ip, r1 │ │ │ │ + add r1, lr │ │ │ │ vmla.f64 d6, d5, d2 │ │ │ │ - vnmls.f64 d0, d7, d2 │ │ │ │ - vadd.f64 d5, d8, d6 │ │ │ │ - vadd.f64 d8, d11, d3 │ │ │ │ + vmul.f64 d0, d5, d0 │ │ │ │ + vadd.f64 d5, d14, d6 │ │ │ │ + vsub.f64 d14, d14, d6 │ │ │ │ + vldr d6, [sp, #72] @ 0x48 │ │ │ │ + vnmls.f64 d0, d6, d2 │ │ │ │ + vmov.f64 d6, d11 │ │ │ │ + vstr d5, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d11, d7, d11 │ │ │ │ + vadd.f64 d5, d12, d5 │ │ │ │ + vmul.f64 d14, d14, d13 │ │ │ │ + vstr d11, [sp, #104] @ 0x68 │ │ │ │ + vstr d5, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d5, d11, d5 │ │ │ │ + vadd.f64 d11, d9, d4 │ │ │ │ vadd.f64 d2, d1, d0 │ │ │ │ - vadd.f64 d13, d13, d5 │ │ │ │ - vstr d8, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d7, d8, d13 │ │ │ │ - vadd.f64 d8, d9, d2 │ │ │ │ - vstr d13, [sp, #120] @ 0x78 │ │ │ │ - vstr d7, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d7, d14, d4 │ │ │ │ - vstr d8, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d13, d7, d8 │ │ │ │ - vmov.f64 d8, d11 │ │ │ │ - vstr d7, [sp, #128] @ 0x80 │ │ │ │ - vldr d11, [pc, #340] @ 483a8 │ │ │ │ - vstr d13, [sp, #280] @ 0x118 │ │ │ │ - vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ - vmls.f64 d8, d3, d13 │ │ │ │ - vldr d3, [sp, #80] @ 0x50 │ │ │ │ - vldr d7, [sp, #64] @ 0x40 │ │ │ │ - vmls.f64 d9, d2, d13 │ │ │ │ - vmls.f64 d14, d4, d13 │ │ │ │ + vstr d11, [sp, #120] @ 0x78 │ │ │ │ + vstr d5, [sp, #248] @ 0xf8 │ │ │ │ + vadd.f64 d5, d8, d2 │ │ │ │ + vadd.f64 d11, d11, d5 │ │ │ │ + vstr d5, [sp, #128] @ 0x80 │ │ │ │ + vstr d11, [sp, #256] @ 0x100 │ │ │ │ + vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ + vldr d5, [sp, #56] @ 0x38 │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ + vmls.f64 d7, d6, d11 │ │ │ │ + vmls.f64 d8, d2, d11 │ │ │ │ + vmls.f64 d9, d4, d11 │ │ │ │ vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vsub.f64 d3, d8, d7 │ │ │ │ - vadd.f64 d8, d8, d7 │ │ │ │ - vstr d3, [sp, #288] @ 0x120 │ │ │ │ - vldr d3, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d7, d3, d6 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vsub.f64 d6, d7, d9 │ │ │ │ - vadd.f64 d9, d7, d9 │ │ │ │ + vsub.f64 d3, d5, d3 │ │ │ │ + vldr d5, [sp, #64] @ 0x40 │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d3, d3, d13 │ │ │ │ + vadd.f64 d2, d14, d8 │ │ │ │ + vsub.f64 d6, d7, d3 │ │ │ │ + vadd.f64 d3, d7, d3 │ │ │ │ + vstr d2, [sp, #136] @ 0x88 │ │ │ │ + vstr d6, [sp, #264] @ 0x108 │ │ │ │ + vldr d6, [sp, #48] @ 0x30 │ │ │ │ + str r6, [sp, #48] @ 0x30 │ │ │ │ + vstr d3, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d3, d14, d8 │ │ │ │ + vsub.f64 d7, d5, d6 │ │ │ │ + vldr d5, [sp, #72] @ 0x48 │ │ │ │ + vldr d6, [r8, #-192] @ 0xffffff40 │ │ │ │ + vstr d3, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ + vmls.f64 d12, d5, d11 │ │ │ │ + vldr d5, [r0] │ │ │ │ + mov.w r0, r9, lsl #6 │ │ │ │ + vadd.f64 d14, d7, d9 │ │ │ │ + vsub.f64 d9, d9, d7 │ │ │ │ + vsub.f64 d7, d1, d0 │ │ │ │ vstr d9, [sp, #144] @ 0x90 │ │ │ │ - vldr d9, [sp, #72] @ 0x48 │ │ │ │ - vstr d6, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d6, d1, d0 │ │ │ │ - vsub.f64 d7, d9, d12 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vadd.f64 d9, d7, d14 │ │ │ │ - vsub.f64 d7, d14, d7 │ │ │ │ - vstr d7, [sp, #152] @ 0x98 │ │ │ │ - vldr d7, [sp, #56] @ 0x38 │ │ │ │ - vmls.f64 d7, d5, d13 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vstr d9, [sp, #304] @ 0x130 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ vldr d9, [r8, #-40] @ 0xffffffd8 │ │ │ │ - vmul.f64 d0, d5, d4 │ │ │ │ - str r6, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d1, d7, d6 │ │ │ │ - vstr d1, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d1, d7, d6 │ │ │ │ - vldr d6, [r8, #-192] @ 0xffffff40 │ │ │ │ + vstr d14, [sp, #288] @ 0x120 │ │ │ │ + vsub.f64 d0, d12, d7 │ │ │ │ + vadd.f64 d3, d12, d7 │ │ │ │ vldr d7, [r6] │ │ │ │ - add.w r6, ip, r4 │ │ │ │ - add r4, lr │ │ │ │ - adds r7, r6, r3 │ │ │ │ - vstr d1, [sp, #168] @ 0xa8 │ │ │ │ + add.w r6, ip, r0 │ │ │ │ + add r0, lr │ │ │ │ + add.w r4, r6, r2 │ │ │ │ + add.w r5, r0, r2 │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ + str r5, [sp, #84] @ 0x54 │ │ │ │ + vstr d3, [sp, #152] @ 0x98 │ │ │ │ + vstr d0, [sp, #296] @ 0x128 │ │ │ │ + vmul.f64 d0, d5, d4 │ │ │ │ vmla.f64 d0, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [r8, #-104] @ 0xffffff98 │ │ │ │ - str r4, [sp, #72] @ 0x48 │ │ │ │ - str r7, [sp, #80] @ 0x50 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r2] │ │ │ │ + vldr d5, [r1] │ │ │ │ vldr d6, [r8, #-48] @ 0xffffffd0 │ │ │ │ vmul.f64 d3, d5, d9 │ │ │ │ - vstr d7, [sp, #176] @ 0xb0 │ │ │ │ - vldr d7, [r5] │ │ │ │ - mov.w r5, r9, lsl #4 │ │ │ │ - vmla.f64 d3, d7, d6 │ │ │ │ + vstr d7, [sp, #160] @ 0xa0 │ │ │ │ + vldr d7, [r7] │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ + vmla.f64 d3, d7, d6 │ │ │ │ vldr d7, [r6] │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ + vldr d5, [r0] │ │ │ │ vldr d6, [r8, #-112] @ 0xffffff90 │ │ │ │ - add r4, r3 │ │ │ │ - str r4, [sp, #88] @ 0x58 │ │ │ │ - vmov.f64 d12, d3 │ │ │ │ + vstr d3, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - vmov.f64 d1, d3 │ │ │ │ - vmla.f64 d1, d7, d6 │ │ │ │ + vmov.f64 d14, d3 │ │ │ │ + vmla.f64 d14, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ - vldr d6, [r8, #-32] @ 0xffffffe0 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov.w r4, r9, lsl #4 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r7, ip, r4 │ │ │ │ + add r4, lr │ │ │ │ + add.w r5, r7, r2 │ │ │ │ + add r2, r4 │ │ │ │ + vstr d14, [sp, #176] @ 0xb0 │ │ │ │ + vldr d6, [r8, #-32] @ 0xffffffe0 │ │ │ │ + vstr d2, [sp, #184] @ 0xb8 │ │ │ │ vldr d4, [r8, #-24] @ 0xffffffe8 │ │ │ │ - add.w r7, ip, r5 │ │ │ │ - add r5, lr │ │ │ │ - vstr d1, [sp, #192] @ 0xc0 │ │ │ │ - adds r4, r7, r3 │ │ │ │ - add r3, r5 │ │ │ │ + str r5, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - vstr d2, [sp, #200] @ 0xc8 │ │ │ │ - str r4, [sp, #344] @ 0x158 │ │ │ │ - vmov.f64 d14, d3 │ │ │ │ + vmov.f64 d12, d3 │ │ │ │ vldr d3, [r8, #-200] @ 0xffffff38 │ │ │ │ - b.n 483b8 │ │ │ │ - strb r7, [r7, r3] │ │ │ │ - asrs r4, r0, #13 │ │ │ │ - ldr r6, [r1, #112] @ 0x70 │ │ │ │ - subs r7, #238 @ 0xee │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ - lsls r5, r6, #17 │ │ │ │ - ldmia r7!, {r0, r1, r5} │ │ │ │ - subs r7, #226 @ 0xe2 │ │ │ │ - ldr r4, [pc, #680] @ (48654 ) │ │ │ │ - @ instruction: 0xe858b67a │ │ │ │ - subs r7, #235 @ 0xeb │ │ │ │ - ldr r6, [r6, #60] @ 0x3c │ │ │ │ - movs r5, r0 │ │ │ │ - lsls r0, r7, #15 │ │ │ │ - movs r0, r0 │ │ │ │ - vmla.f64 d14, d7, d6 │ │ │ │ + vmla.f64 d12, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vldr d4, [r5] │ │ │ │ + vldr d4, [r4] │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vldr d5, [r8, #-208] @ 0xffffff30 │ │ │ │ - vadd.f64 d6, d1, d14 │ │ │ │ vmul.f64 d1, d4, d3 │ │ │ │ - vstr d6, [sp, #184] @ 0xb8 │ │ │ │ - vmov.f64 d13, d1 │ │ │ │ - vldr d6, [r7] │ │ │ │ + vadd.f64 d6, d14, d12 │ │ │ │ + vmov.f64 d11, d1 │ │ │ │ vadd.f64 d2, d2, d7 │ │ │ │ - vmla.f64 d13, d6, d5 │ │ │ │ + vmov.f64 d10, d6 │ │ │ │ + vldr d6, [r7] │ │ │ │ + vmla.f64 d11, d6, d5 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r8, #-120] @ 0xffffff88 │ │ │ │ vnmls.f64 d6, d4, d5 │ │ │ │ - vldr d4, [r3] │ │ │ │ + vldr d4, [r2] │ │ │ │ vldr d5, [r8, #-128] @ 0xffffff80 │ │ │ │ add.w r8, r8, #224 @ 0xe0 │ │ │ │ + vstr d11, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d1, d4, d3 │ │ │ │ - vstr d13, [sp, #208] @ 0xd0 │ │ │ │ - vmov.f64 d11, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ + vmov.f64 d14, d6 │ │ │ │ + vldr d6, [r5] │ │ │ │ + vstr d14, [sp, #200] @ 0xc8 │ │ │ │ vmla.f64 d1, d6, d5 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vstr d11, [sp, #216] @ 0xd8 │ │ │ │ vnmls.f64 d6, d4, d5 │ │ │ │ - vadd.f64 d3, d13, d1 │ │ │ │ - vldr d13, [sp, #184] @ 0xb8 │ │ │ │ - vstr d12, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d4, d11, d6 │ │ │ │ - vadd.f64 d12, d12, d3 │ │ │ │ - vmov.f64 d11, d4 │ │ │ │ - vadd.f64 d4, d0, d13 │ │ │ │ - vadd.f64 d5, d4, d12 │ │ │ │ - vstr d4, [sp, #232] @ 0xe8 │ │ │ │ - vstr d11, [sp, #224] @ 0xe0 │ │ │ │ - vstr d5, [sp, #312] @ 0x138 │ │ │ │ - vldr d5, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d3, d11, d1 │ │ │ │ + vmov.f64 d11, d10 │ │ │ │ + vadd.f64 d4, d14, d6 │ │ │ │ + vadd.f64 d14, d0, d10 │ │ │ │ + vmov.f64 d8, d4 │ │ │ │ + vmov.f64 d10, d4 │ │ │ │ + vldr d4, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vadd.f64 d5, d14, d4 │ │ │ │ + vstr d4, [sp, #208] @ 0xd0 │ │ │ │ + vstr d5, [sp, #304] @ 0x130 │ │ │ │ + vldr d5, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d4, d5, d2 │ │ │ │ - vadd.f64 d5, d9, d11 │ │ │ │ - vadd.f64 d11, d4, d5 │ │ │ │ + vadd.f64 d5, d9, d8 │ │ │ │ + vadd.f64 d8, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - vstr d11, [sp, #320] @ 0x140 │ │ │ │ - vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ + vstr d8, [sp, #312] @ 0x138 │ │ │ │ + vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ vmul.f64 d4, d5, d15 │ │ │ │ - vmls.f64 d0, d13, d11 │ │ │ │ - vldr d13, [sp, #200] @ 0xc8 │ │ │ │ - vsub.f64 d7, d13, d7 │ │ │ │ - vldr d13, [pc, #964] @ 48840 │ │ │ │ + vmls.f64 d0, d11, d8 │ │ │ │ + vldr d11, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d7, d11, d7 │ │ │ │ + vldr d11, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vldr d13, [sp, #208] @ 0xd0 │ │ │ │ - vsub.f64 d11, d0, d7 │ │ │ │ - vstr d11, [sp, #328] @ 0x148 │ │ │ │ - vadd.f64 d11, d0, d7 │ │ │ │ - vldr d0, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d7, d1, d13 │ │ │ │ - vldr d13, [pc, #932] @ 48840 │ │ │ │ - vldr d1, [sp, #192] @ 0xc0 │ │ │ │ - vstr d11, [sp, #336] @ 0x150 │ │ │ │ - vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ + vsub.f64 d8, d0, d7 │ │ │ │ + vadd.f64 d0, d0, d7 │ │ │ │ + vsub.f64 d7, d1, d11 │ │ │ │ + vldr d11, [sp, #200] @ 0xc8 │ │ │ │ + vstr d0, [sp, #184] @ 0xb8 │ │ │ │ + vstr d8, [sp, #320] @ 0x140 │ │ │ │ + vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vmls.f64 d9, d0, d11 │ │ │ │ - vadd.f64 d0, d7, d9 │ │ │ │ + vldr d0, [sp, #176] @ 0xb0 │ │ │ │ + vmls.f64 d9, d10, d8 │ │ │ │ + vadd.f64 d1, d7, d9 │ │ │ │ vsub.f64 d9, d9, d7 │ │ │ │ - vsub.f64 d7, d14, d1 │ │ │ │ - vldr d1, [sp, #176] @ 0xb0 │ │ │ │ - vmls.f64 d1, d2, d11 │ │ │ │ - vstr d0, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d7, d12, d0 │ │ │ │ + vldr d0, [sp, #160] @ 0xa0 │ │ │ │ + vstr d1, [sp, #192] @ 0xc0 │ │ │ │ + vmls.f64 d0, d2, d8 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vadd.f64 d0, d7, d1 │ │ │ │ - vsub.f64 d1, d1, d7 │ │ │ │ - vldr d7, [sp, #184] @ 0xb8 │ │ │ │ - vmls.f64 d7, d3, d11 │ │ │ │ - vstr d0, [sp, #176] @ 0xb0 │ │ │ │ - vldr d0, [sp, #216] @ 0xd8 │ │ │ │ - vldr d11, [sp, #256] @ 0x100 │ │ │ │ - vldr d14, [sp, #128] @ 0x80 │ │ │ │ - vsub.f64 d3, d0, d6 │ │ │ │ - ldr r4, [sp, #12] │ │ │ │ + vadd.f64 d1, d7, d0 │ │ │ │ + vsub.f64 d0, d0, d7 │ │ │ │ + vldr d7, [sp, #168] @ 0xa8 │ │ │ │ + vmls.f64 d7, d3, d8 │ │ │ │ + vsub.f64 d3, d11, d6 │ │ │ │ + vstr d1, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ - vsub.f64 d6, d7, d3 │ │ │ │ - vadd.f64 d0, d7, d3 │ │ │ │ - vldr d7, [pc, #840] @ 48848 │ │ │ │ - vmov.f64 d3, d11 │ │ │ │ - vstr d6, [sp, #184] @ 0xb8 │ │ │ │ - vmov.f64 d13, d7 │ │ │ │ - vldr d6, [sp, #312] @ 0x138 │ │ │ │ - vstr d0, [sp, #192] @ 0xc0 │ │ │ │ - vldr d0, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d2, d6, d0 │ │ │ │ - vadd.f64 d6, d0, d6 │ │ │ │ - vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ + vadd.f64 d6, d7, d3 │ │ │ │ + vsub.f64 d1, d7, d3 │ │ │ │ + vldr d7, [pc, #900] @ 4cbb8 │ │ │ │ + vstr d6, [sp, #160] @ 0xa0 │ │ │ │ + vmov.f64 d8, d7 │ │ │ │ + vldr d3, [sp, #304] @ 0x130 │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ + vldr d6, [sp, #248] @ 0xf8 │ │ │ │ + vldr d10, [sp, #224] @ 0xe0 │ │ │ │ + vldr d12, [sp, #120] @ 0x78 │ │ │ │ + vsub.f64 d2, d3, d6 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ + vmov.f64 d11, d3 │ │ │ │ vmul.f64 d2, d2, d7 │ │ │ │ - vldr d7, [sp, #136] @ 0x88 │ │ │ │ - vmls.f64 d3, d6, d0 │ │ │ │ - vadd.f64 d6, d11, d6 │ │ │ │ - vsub.f64 d7, d14, d7 │ │ │ │ + vmov.f64 d7, d10 │ │ │ │ + vmls.f64 d7, d6, d3 │ │ │ │ + vadd.f64 d6, d10, d6 │ │ │ │ + vmov.f64 d10, d8 │ │ │ │ vstr d6, [ip] │ │ │ │ - vnmls.f64 d4, d7, d10 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ - vmla.f64 d7, d5, d10 │ │ │ │ + vmov.f64 d3, d7 │ │ │ │ + vldr d7, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d6, d2, d3 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp, #320] @ 0x140 │ │ │ │ + vldr d2, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d7, d12, d7 │ │ │ │ + vldr d12, [pc, #816] @ 4cbc0 │ │ │ │ + vnmls.f64 d4, d7, d12 │ │ │ │ + vmul.f64 d7, d7, d15 │ │ │ │ + vmla.f64 d7, d5, d12 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [fp] │ │ │ │ - vldr d5, [sp, #280] @ 0x118 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d3, d4 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d6, d2, d5 │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vmul.f64 d6, d6, d13 │ │ │ │ - vldr d13, [sp, #120] @ 0x78 │ │ │ │ + vmov.f64 d3, d11 │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ + vldr d11, [sp, #104] @ 0x68 │ │ │ │ + vstr d7, [r4] │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ + vldr d7, [sp, #112] @ 0x70 │ │ │ │ vstr d4, [r4] │ │ │ │ - vadd.f64 d4, d5, d2 │ │ │ │ - vldr d2, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d7, d13, d3 │ │ │ │ - vldr d13, [sp, #232] @ 0xe8 │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ + vldr d4, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d7, d7, d11 │ │ │ │ + vldr d11, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d6, d2, d4 │ │ │ │ + vadd.f64 d4, d4, d2 │ │ │ │ + vldr d2, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d14, d14, d11 │ │ │ │ + vldr d11, [sp, #88] @ 0x58 │ │ │ │ vmov.f64 d5, d2 │ │ │ │ - vsub.f64 d12, d13, d12 │ │ │ │ - vmls.f64 d5, d4, d0 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vldr d8, [sp, #320] @ 0x140 │ │ │ │ + vmls.f64 d5, d4, d3 │ │ │ │ + vmul.f64 d3, d14, d12 │ │ │ │ vadd.f64 d4, d2, d4 │ │ │ │ - vmul.f64 d3, d12, d10 │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ vnmls.f64 d3, d7, d15 │ │ │ │ - vmul.f64 d7, d7, d10 │ │ │ │ - vmla.f64 d7, d12, d15 │ │ │ │ + vmul.f64 d7, d7, d12 │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + vmla.f64 d7, d14, d15 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vldr d5, [sp, #144] @ 0x90 │ │ │ │ - vldr d12, [pc, #628] @ 48848 │ │ │ │ + vmov.f64 d14, d10 │ │ │ │ vsub.f64 d2, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r0] │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ + vstr d2, [r3] │ │ │ │ + vsub.f64 d4, d4, d11 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d3, d6 │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vsub.f64 d6, d1, d9 │ │ │ │ - vadd.f64 d9, d9, d1 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vldr d7, [sp, #152] @ 0x98 │ │ │ │ - vstr d3, [r4] │ │ │ │ - vldr d4, [sp, #96] @ 0x60 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vldr d11, [sp, #328] @ 0x148 │ │ │ │ - vldr d14, [sp, #288] @ 0x120 │ │ │ │ - vldr d2, [sp, #184] @ 0xb8 │ │ │ │ - vldr d3, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d6, d0, d9 │ │ │ │ + vadd.f64 d9, d9, d0 │ │ │ │ + vmov.f64 d0, d14 │ │ │ │ + vstr d7, [r5] │ │ │ │ + vsub.f64 d7, d5, d2 │ │ │ │ + vstr d3, [r0] │ │ │ │ vmul.f64 d5, d7, d15 │ │ │ │ - vldr d13, [sp, #240] @ 0xf0 │ │ │ │ - vmla.f64 d5, d6, d10 │ │ │ │ + vmla.f64 d5, d6, d12 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ - vsub.f64 d4, d4, d13 │ │ │ │ - ldr r4, [sp, #28] │ │ │ │ - vldr d1, [sp, #168] @ 0xa8 │ │ │ │ - vnmls.f64 d6, d7, d10 │ │ │ │ - vadd.f64 d7, d11, d2 │ │ │ │ - vadd.f64 d2, d14, d3 │ │ │ │ + vnmls.f64 d6, d7, d12 │ │ │ │ + vldr d12, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d7, d8, d1 │ │ │ │ + vldr d11, [sp, #296] @ 0x128 │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ + vadd.f64 d2, d12, d11 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + vldr d14, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d3, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vmov.f64 d2, d4 │ │ │ │ - vmls.f64 d2, d3, d0 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ + vmov.f64 d2, #80 @ 0x3e800000 0.250 │ │ │ │ + vmul.f64 d7, d7, d10 │ │ │ │ + vmov.f64 d10, d4 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ + vmls.f64 d10, d3, d2 │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ vstr d4, [sl] │ │ │ │ - vsub.f64 d4, d2, d7 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #144] @ 0x90 │ │ │ │ + vsub.f64 d4, d10, d7 │ │ │ │ + vadd.f64 d7, d7, d10 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d3, [r7] │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d6, [r4] │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d3, [sp, #160] @ 0xa0 │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ - ldr r5, [sp, #44] @ 0x2c │ │ │ │ + vmov.f64 d7, d12 │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ + vldr d12, [sp, #216] @ 0xd8 │ │ │ │ + vsub.f64 d7, d7, d11 │ │ │ │ + vldr d11, [pc, #476] @ 4cbc0 │ │ │ │ vstr d6, [lr] │ │ │ │ - vsub.f64 d7, d14, d3 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vldr d5, [sp, #184] @ 0xb8 │ │ │ │ - vldr d14, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d6, d11, d5 │ │ │ │ + vsub.f64 d6, d8, d1 │ │ │ │ + vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + vldr d1, [sp, #232] @ 0xe8 │ │ │ │ vmul.f64 d5, d7, d15 │ │ │ │ - vldr d11, [sp, #336] @ 0x150 │ │ │ │ - vmla.f64 d5, d6, d10 │ │ │ │ + vmla.f64 d5, d6, d11 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vnmls.f64 d6, d7, d10 │ │ │ │ - vldr d7, [sp, #104] @ 0x68 │ │ │ │ - vsub.f64 d4, d7, d14 │ │ │ │ - vldr d7, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d4, d1, d12 │ │ │ │ + vnmls.f64 d6, d7, d11 │ │ │ │ + vldr d7, [sp, #144] @ 0x90 │ │ │ │ + vmov.f64 d10, d4 │ │ │ │ vadd.f64 d7, d2, d7 │ │ │ │ - vmov.f64 d2, d4 │ │ │ │ + vldr d2, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d3, d7, d9 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ - vmov.f64 d9, d12 │ │ │ │ - vmls.f64 d2, d3, d0 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ + vldr d9, [sp, #272] @ 0x110 │ │ │ │ + vmls.f64 d10, d3, d8 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d12, [sp, #296] @ 0x128 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ vstr d4, [r7] │ │ │ │ - vadd.f64 d4, d7, d2 │ │ │ │ - vsub.f64 d7, d7, d2 │ │ │ │ + ldr r7, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d4, d7, d10 │ │ │ │ + vsub.f64 d7, d7, d10 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d3, [r6] │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d6, [r1] │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #192] @ 0xc0 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vsub.f64 d6, d8, d1 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vsub.f64 d7, d11, d5 │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ + vldr d5, [sp, #160] @ 0xa0 │ │ │ │ + vldr d3, [sp, #152] @ 0x98 │ │ │ │ + vstr d6, [r5] │ │ │ │ + vstr d7, [r7] │ │ │ │ + vldr d7, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d6, d9, d3 │ │ │ │ + vadd.f64 d3, d12, d1 │ │ │ │ + vldr d12, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vmov.f64 d10, d3 │ │ │ │ vmul.f64 d5, d7, d15 │ │ │ │ - vnmls.f64 d5, d6, d10 │ │ │ │ + vnmls.f64 d5, d6, d11 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vmla.f64 d6, d7, d10 │ │ │ │ - vldr d7, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d3, d14, d7 │ │ │ │ - vldr d14, [sp, #304] @ 0x130 │ │ │ │ - vldr d2, [sp, #200] @ 0xc8 │ │ │ │ - vldr d4, [sp, #176] @ 0xb0 │ │ │ │ + vmla.f64 d6, d7, d11 │ │ │ │ + vldr d11, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d7, d12, d14 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - vadd.f64 d1, d2, d4 │ │ │ │ - vmov.f64 d4, d3 │ │ │ │ - ldr r5, [sp, #88] @ 0x58 │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ - ldr r4, [sp, #52] @ 0x34 │ │ │ │ + vadd.f64 d1, d2, d11 │ │ │ │ vsub.f64 d2, d7, d1 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sp, #168] @ 0xa8 │ │ │ │ - ldr r7, [sp, #48] @ 0x30 │ │ │ │ - vmla.f64 d4, d2, d0 │ │ │ │ - vmul.f64 d7, d7, d9 │ │ │ │ + vmla.f64 d10, d2, d8 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ vsub.f64 d2, d2, d3 │ │ │ │ - vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ - vsub.f64 d4, d4, d7 │ │ │ │ + vstr d2, [r3] │ │ │ │ + vadd.f64 d3, d10, d7 │ │ │ │ + vsub.f64 d4, d10, d7 │ │ │ │ vadd.f64 d2, d6, d3 │ │ │ │ vsub.f64 d7, d5, d4 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #96] @ 0x60 │ │ │ │ + vmov.f64 d6, d11 │ │ │ │ + vldr d11, [pc, #228] @ 4cbc0 │ │ │ │ vstr d2, [r1] │ │ │ │ - vstr d3, [r5] │ │ │ │ - vadd.f64 d3, d8, d1 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vldr d2, [sp, #200] @ 0xc8 │ │ │ │ - vldr d7, [sp, #176] @ 0xb0 │ │ │ │ - vstr d5, [r3] │ │ │ │ + ldrd r0, r1, [sp, #80] @ 0x50 │ │ │ │ + ldrd r6, r4, [sp, #32] │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ + vstr d3, [r1] │ │ │ │ + vldr d2, [sp, #192] @ 0xc0 │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d5, d12, d14 │ │ │ │ - ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ - vsub.f64 d7, d7, d2 │ │ │ │ - ldr r1, [sp, #36] @ 0x24 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d3, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d7, d6, d2 │ │ │ │ + ldr r5, [sp, #44] @ 0x2c │ │ │ │ + ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ vmul.f64 d6, d5, d15 │ │ │ │ - ldr r3, [sp, #348] @ 0x15c │ │ │ │ - vmla.f64 d6, d7, d10 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vmla.f64 d6, d7, d11 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ + str r3, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r3, [sp, #332] @ 0x14c │ │ │ │ + ldr r2, [sp, #448] @ 0x1c0 │ │ │ │ + vnmls.f64 d7, d5, d11 │ │ │ │ + vldr d11, [sp, #88] @ 0x58 │ │ │ │ add ip, r3 │ │ │ │ - ldr r3, [sp, #352] @ 0x160 │ │ │ │ + vldr d5, [sp, #184] @ 0xb8 │ │ │ │ + ldr r3, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d4, d11, d4 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ + vldr d3, [sp, #152] @ 0x98 │ │ │ │ add lr, r3 │ │ │ │ - ldr r3, [sp, #356] @ 0x164 │ │ │ │ - vnmls.f64 d7, d5, d10 │ │ │ │ - vadd.f64 d5, d13, d4 │ │ │ │ - vldr d4, [sp, #192] @ 0xc0 │ │ │ │ + ldr r3, [sp, #340] @ 0x154 │ │ │ │ + vadd.f64 d3, d9, d3 │ │ │ │ eor.w r9, r9, r3 │ │ │ │ - vadd.f64 d4, d11, d4 │ │ │ │ - vadd.f64 d2, d4, d3 │ │ │ │ - vsub.f64 d4, d4, d3 │ │ │ │ - vmov.f64 d3, d5 │ │ │ │ - vmls.f64 d3, d2, d0 │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ - vmul.f64 d4, d4, d9 │ │ │ │ - vstr d5, [r4] │ │ │ │ - ldr r4, [sp, #344] @ 0x158 │ │ │ │ - vadd.f64 d5, d4, d3 │ │ │ │ - vsub.f64 d4, d3, d4 │ │ │ │ - vsub.f64 d2, d5, d6 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d5, d4, d7 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r7] │ │ │ │ - vstr d6, [r1] │ │ │ │ - vstr d5, [r4] │ │ │ │ - vstr d7, [r2] │ │ │ │ - ldrd r2, r3, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r3, [sp, #452] @ 0x1c4 │ │ │ │ + vadd.f64 d2, d5, d3 │ │ │ │ + vsub.f64 d5, d5, d3 │ │ │ │ cmp r3, r2 │ │ │ │ - b.n 48850 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ - ldr r4, [pc, #680] @ (48aec ) │ │ │ │ - @ instruction: 0xe858b67a │ │ │ │ - subs r7, #235 @ 0xeb │ │ │ │ - b.w ff4f0f7a │ │ │ │ - b.n 48f3e │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - bne.w 47ffe │ │ │ │ - add sp, #364 @ 0x16c │ │ │ │ + vmov.f64 d3, d4 │ │ │ │ + vmls.f64 d3, d2, d8 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ + vadd.f64 d4, d4, d2 │ │ │ │ + vstr d4, [r0] │ │ │ │ + vadd.f64 d4, d5, d3 │ │ │ │ + vsub.f64 d3, d3, d5 │ │ │ │ + vsub.f64 d2, d4, d6 │ │ │ │ + vsub.f64 d5, d3, d7 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ + vstr d2, [r5] │ │ │ │ + ldr r5, [sp, #328] @ 0x148 │ │ │ │ + vstr d6, [r6] │ │ │ │ + vstr d5, [r5] │ │ │ │ + vstr d7, [r4] │ │ │ │ + bne.w 4c368 │ │ │ │ + add sp, #348 @ 0x15c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ + b.w ff4f52ea │ │ │ │ + b.n 4d2ae │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + strb r7, [r7, r3] │ │ │ │ + asrs r4, r0, #13 │ │ │ │ + ldr r6, [r1, #112] @ 0x70 │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ │ │ │ │ -00048860 : │ │ │ │ - ldr r2, [pc, #8] @ (4886c ) │ │ │ │ - ldr r1, [pc, #12] @ (48870 ) │ │ │ │ +0004cbc8 : │ │ │ │ + ldr r2, [pc, #8] @ (4cbd4 ) │ │ │ │ + ldr r1, [pc, #12] @ (4cbd8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - lsrs r0, r2 │ │ │ │ + ldr r0, [r5, #84] @ 0x54 │ │ │ │ movs r5, r0 │ │ │ │ - bl fff98872 │ │ │ │ + bl fff6cbda │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r0 │ │ │ │ - mov r7, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r0 │ │ │ │ + mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #340 @ 0x154 │ │ │ │ - mov r8, r3 │ │ │ │ - ldr r3, [pc, #76] @ (488d8 ) │ │ │ │ ldrd r1, r0, [sp, #440] @ 0x1b8 │ │ │ │ - add r3, pc │ │ │ │ + ldr r3, [pc, #72] @ (4cc50 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 4901a │ │ │ │ + add r3, pc │ │ │ │ + bge.w 4d3b2 │ │ │ │ ldr r1, [sp, #448] @ 0x1c0 │ │ │ │ - mov ip, r7 │ │ │ │ - vldr d15, [pc, #44] @ 488c8 │ │ │ │ - mov r7, r6 │ │ │ │ - vldr d14, [pc, #44] @ 488d0 │ │ │ │ - mov lr, r8 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + mov ip, r8 │ │ │ │ + mov lr, r9 │ │ │ │ + vldr d15, [pc, #40] @ 4cc40 │ │ │ │ + vldr d14, [pc, #44] @ 4cc48 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ str r1, [sp, #324] @ 0x144 │ │ │ │ - negs r1, r1 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ str r1, [sp, #328] @ 0x148 │ │ │ │ - ldr r1, [pc, #44] @ (488dc ) │ │ │ │ + ldr r1, [pc, #40] @ (4cc54 ) │ │ │ │ ldr r3, [r3, r1] │ │ │ │ - ldr r1, [sp, #440] @ 0x1b8 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #332] @ 0x14c │ │ │ │ - movs r3, #240 @ 0xf0 │ │ │ │ - mla r5, r3, r1, r2 │ │ │ │ + ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ + rsb r3, r3, r3, lsl #4 │ │ │ │ + add.w r5, r2, r3, lsl #4 │ │ │ │ mov r6, r5 │ │ │ │ - b.n 488e0 │ │ │ │ + b.n 4cc58 │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 48b8c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 4cf04 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - str r6, [r6, #48] @ 0x30 │ │ │ │ + ldrh r4, [r7, #60] @ 0x3c │ │ │ │ movs r5, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ mov.w r3, lr, lsl #6 │ │ │ │ - vldr d1, [r6, #-120] @ 0xffffff88 │ │ │ │ - add.w r1, ip, r3 │ │ │ │ - adds r2, r7, r3 │ │ │ │ vldr d3, [r6, #-128] @ 0xffffff80 │ │ │ │ - vldr d4, [r7] │ │ │ │ - vldr d2, [r1] │ │ │ │ + add.w r0, ip, r3 │ │ │ │ + vldr d1, [r6, #-120] @ 0xffffff88 │ │ │ │ + add.w r2, r7, r3 │ │ │ │ + vldr d2, [r0] │ │ │ │ + strd r2, r0, [sp] │ │ │ │ + mov.w r0, lr, lsl #4 │ │ │ │ vldr d7, [r2] │ │ │ │ - str r2, [sp, #0] │ │ │ │ mov.w r2, lr, lsl #5 │ │ │ │ - vmul.f64 d6, d2, d1 │ │ │ │ + add.w r9, ip, r0 │ │ │ │ + add.w r8, r7, r0 │ │ │ │ + vldr d4, [r7] │ │ │ │ add.w fp, ip, r2 │ │ │ │ - vmla.f64 d6, d7, d3 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - vldr d5, [ip] │ │ │ │ add.w sl, r7, r2 │ │ │ │ add.w r5, fp, r3 │ │ │ │ - add.w r0, sl, r3 │ │ │ │ - mov.w r2, lr, lsl #4 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - vnmls.f64 d7, d2, d3 │ │ │ │ - add.w r9, ip, r2 │ │ │ │ - add.w r8, r7, r2 │ │ │ │ + add.w r4, sl, r3 │ │ │ │ + vmul.f64 d6, d2, d1 │ │ │ │ + vldr d5, [ip] │ │ │ │ + add.w r1, r8, r3 │ │ │ │ add.w r2, r9, r3 │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - str r0, [sp, #8] │ │ │ │ - str r5, [sp, #12] │ │ │ │ - movs r1, #112 @ 0x70 │ │ │ │ + strd r4, r5, [sp, #8] │ │ │ │ + mov.w r3, lr, lsl #3 │ │ │ │ + str r1, [sp, #16] │ │ │ │ + sub.w r0, r0, lr │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + vmla.f64 d6, d7, d3 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vnmls.f64 d7, d2, d3 │ │ │ │ vadd.f64 d3, d4, d6 │ │ │ │ - str r4, [sp, #16] │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ vldr d4, [sl] │ │ │ │ - mul.w r3, r1, lr │ │ │ │ - vstr d3, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ - vldr d3, [r6, #-184] @ 0xffffff48 │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ - vstr d6, [sp, #96] @ 0x60 │ │ │ │ - adds r1, r7, r3 │ │ │ │ - vldr d6, [fp] │ │ │ │ vldr d7, [r6, #-192] @ 0xffffff40 │ │ │ │ + vstr d3, [sp, #80] @ 0x50 │ │ │ │ + vldr d3, [r6, #-184] @ 0xffffff48 │ │ │ │ vstr d2, [sp, #88] @ 0x58 │ │ │ │ - vmul.f64 d5, d6, d3 │ │ │ │ + vstr d6, [sp, #96] @ 0x60 │ │ │ │ + vldr d6, [fp] │ │ │ │ + vstr d1, [sp, #104] @ 0x68 │ │ │ │ + vldr d1, [r6, #-56] @ 0xffffffc8 │ │ │ │ vldr d2, [r5] │ │ │ │ + vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - vstr d1, [sp, #104] @ 0x68 │ │ │ │ - movs r5, #48 @ 0x30 │ │ │ │ - vldr d1, [r6, #-56] @ 0xffffffc8 │ │ │ │ vldr d3, [r6, #-64] @ 0xffffffc0 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [r4] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - mul.w r3, r5, lr │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - adds r5, r7, r3 │ │ │ │ - add r3, ip │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vldr d3, [r6, #-216] @ 0xffffff28 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d8, d5, d6 │ │ │ │ vldr d5, [r6, #-224] @ 0xffffff20 │ │ │ │ vsub.f64 d10, d4, d7 │ │ │ │ vadd.f64 d11, d4, d7 │ │ │ │ vldr d4, [r9] │ │ │ │ - vldr d7, [r8] │ │ │ │ vstr d0, [sp, #112] @ 0x70 │ │ │ │ - vmul.f64 d6, d4, d3 │ │ │ │ + vldr d7, [r8] │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ - vmla.f64 d6, d7, d5 │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ + vmul.f64 d6, d4, d3 │ │ │ │ vstr d10, [sp, #128] @ 0x80 │ │ │ │ vstr d11, [sp, #136] @ 0x88 │ │ │ │ + vmla.f64 d6, d7, d5 │ │ │ │ + vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ - vldr d5, [r4] │ │ │ │ + vldr d5, [r1] │ │ │ │ + sub.w r1, r3, lr │ │ │ │ str r2, [sp, #20] │ │ │ │ - movs r4, #120 @ 0x78 │ │ │ │ vldr d2, [r2] │ │ │ │ + mov.w r2, r1, lsl #4 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ vldr d1, [r6, #-88] @ 0xffffffa8 │ │ │ │ + add.w r5, ip, r2 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + add.w r2, lr, lr, lsl #1 │ │ │ │ vldr d3, [r6, #-96] @ 0xffffffa0 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + strd r4, r5, [sp, #24] │ │ │ │ + vldr d10, [r6, #-8] │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ - str r1, [sp, #24] │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vldr d1, [r6, #-152] @ 0xffffff68 │ │ │ │ - vldr d10, [r6, #-8] │ │ │ │ - str r0, [sp, #28] │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vldr d3, [r6, #-24] @ 0xffffffe8 │ │ │ │ - vldr d2, [r3] │ │ │ │ - mul.w r3, r4, lr │ │ │ │ - str r5, [sp, #32] │ │ │ │ - adds r4, r7, r3 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ vadd.f64 d12, d6, d4 │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ - mov.w r3, lr, lsl #3 │ │ │ │ vadd.f64 d13, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d12, [sp, #144] @ 0x90 │ │ │ │ vldr d5, [r6, #-32] @ 0xffffffe0 │ │ │ │ + vstr d12, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #88 @ 0x58 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov.w r4, r2, lsl #4 │ │ │ │ vstr d13, [sp, #152] @ 0x98 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vstr d4, [sp, #160] @ 0xa0 │ │ │ │ - vldr d4, [r0] │ │ │ │ - movs r0, #56 @ 0x38 │ │ │ │ + vldr d4, [r5] │ │ │ │ + add.w r5, r7, r4 │ │ │ │ + add r4, ip │ │ │ │ + vldr d2, [r4] │ │ │ │ + strd r5, r4, [sp, #32] │ │ │ │ + add.w r4, r7, r0 │ │ │ │ + add r0, ip │ │ │ │ vstr d12, [sp, #168] @ 0xa8 │ │ │ │ + strd r4, r0, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [r6, #-160] @ 0xffffff60 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vldr d5, [r5] │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ - mul.w r5, r0, lr │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - adds r0, r7, r5 │ │ │ │ - add r5, ip │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vadd.f64 d0, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d11, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - movs r2, #24 │ │ │ │ + vldr d5, [r0] │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ vstr d0, [sp, #176] @ 0xb0 │ │ │ │ + mul.w r5, r0, lr │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ + vldr d6, [r6, #-16] │ │ │ │ vstr d11, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d11, d5, d10 │ │ │ │ - vldr d6, [r6, #-16] │ │ │ │ + add.w r0, r7, r5 │ │ │ │ + add r5, ip │ │ │ │ + str r0, [sp, #48] @ 0x30 │ │ │ │ + vstr d13, [sp, #192] @ 0xc0 │ │ │ │ vstr d7, [sp, #200] @ 0xc8 │ │ │ │ vldr d7, [r4] │ │ │ │ - mul.w r4, r1, lr │ │ │ │ - vstr d13, [sp, #192] @ 0xc0 │ │ │ │ - adds r1, r7, r4 │ │ │ │ - add r4, ip │ │ │ │ + add.w r4, r7, r3 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ vmla.f64 d11, d7, d6 │ │ │ │ - str r1, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d5, [r1] │ │ │ │ - adds r1, r7, r3 │ │ │ │ + vldr d6, [r5] │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, r7, r1 │ │ │ │ + add r1, ip │ │ │ │ vldr d7, [r6, #-80] @ 0xffffffb0 │ │ │ │ + str r0, [sp, #52] @ 0x34 │ │ │ │ + vldr d8, [r6, #-200] @ 0xffffff38 │ │ │ │ + str r4, [sp, #60] @ 0x3c │ │ │ │ vldr d4, [r6, #-72] @ 0xffffffb8 │ │ │ │ vldr d1, [r6, #-136] @ 0xffffff78 │ │ │ │ - str r0, [sp, #52] @ 0x34 │ │ │ │ vmul.f64 d2, d6, d4 │ │ │ │ - vldr d8, [r6, #-200] @ 0xffffff38 │ │ │ │ vmla.f64 d2, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r5] │ │ │ │ - str r1, [sp, #60] @ 0x3c │ │ │ │ + vldr d4, [r1] │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d7, [r6, #-144] @ 0xffffff70 │ │ │ │ - vldr d6, [r0] │ │ │ │ - mul.w r0, r2, lr │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ - adds r2, r7, r0 │ │ │ │ - add r0, ip │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r7, r2 │ │ │ │ + add r2, ip │ │ │ │ + vldr d0, [r2] │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ vmla.f64 d3, d6, d7 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vldr d1, [r6, #-208] @ 0xffffff30 │ │ │ │ - vldr d0, [r0] │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ + vldr d7, [r0] │ │ │ │ vmul.f64 d4, d0, d8 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ + add.w r0, ip, r3 │ │ │ │ + add r3, lr │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r0, [sp, #64] @ 0x40 │ │ │ │ vmla.f64 d4, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - mul.w r3, r3, lr │ │ │ │ + vadd.f64 d13, d10, d6 │ │ │ │ + vsub.f64 d6, d10, d6 │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d0, d11, d3 │ │ │ │ - vadd.f64 d13, d10, d6 │ │ │ │ vsub.f64 d11, d11, d3 │ │ │ │ - vsub.f64 d6, d10, d6 │ │ │ │ vadd.f64 d1, d2, d4 │ │ │ │ - vstr d0, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ - vstr d13, [sp, #224] @ 0xe0 │ │ │ │ + vstr d0, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d12, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + vldr d5, [r0] │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d9, d6, d4 │ │ │ │ - vldr d5, [r2] │ │ │ │ - vsub.f64 d8, d0, d1 │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ vstr d1, [sp, #216] @ 0xd8 │ │ │ │ + vsub.f64 d8, d0, d1 │ │ │ │ + vldr d1, [r6, #-232] @ 0xffffff18 │ │ │ │ + vstr d13, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d6, d11, d7 │ │ │ │ vadd.f64 d7, d11, d7 │ │ │ │ - vldr d1, [r6, #-232] @ 0xffffff18 │ │ │ │ + vstr d12, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d0, d13, d12 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vstr d8, [sp, #256] @ 0x100 │ │ │ │ + vstr d2, [sp, #240] @ 0xf0 │ │ │ │ vstr d9, [sp, #272] @ 0x110 │ │ │ │ - vstr d7, [sp, #280] @ 0x118 │ │ │ │ + vstr d8, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d8, d5, d1 │ │ │ │ - vldr d7, [r1] │ │ │ │ vmov.f64 d9, d6 │ │ │ │ - adds r1, r7, r2 │ │ │ │ vldr d6, [r6, #-240] @ 0xffffff10 │ │ │ │ - add r2, ip │ │ │ │ + vstr d7, [sp, #280] @ 0x118 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov.w r4, #104 @ 0x68 │ │ │ │ vstr d0, [sp, #264] @ 0x108 │ │ │ │ - vmul.f64 d1, d7, d1 │ │ │ │ + mul.w r4, r4, lr │ │ │ │ vldr d0, [r6, #-40] @ 0xffffffd8 │ │ │ │ + add.w r0, r7, r4 │ │ │ │ + add r4, ip │ │ │ │ + vmul.f64 d1, d7, d1 │ │ │ │ vmla.f64 d8, d7, d6 │ │ │ │ - vldr d7, [r1] │ │ │ │ - str r1, [sp, #68] @ 0x44 │ │ │ │ - adds r1, r7, r3 │ │ │ │ - vstr d2, [sp, #240] @ 0xf0 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #68] @ 0x44 │ │ │ │ + add.w r0, r7, r3 │ │ │ │ add r3, ip │ │ │ │ vnmls.f64 d1, d5, d6 │ │ │ │ - vldr d5, [r2] │ │ │ │ + vldr d5, [r4] │ │ │ │ vldr d6, [r6, #-48] @ 0xffffffd0 │ │ │ │ - vstr d12, [sp, #232] @ 0xe8 │ │ │ │ + strd r0, r3, [sp, #72] @ 0x48 │ │ │ │ + vldr d11, [r6, #-168] @ 0xffffff58 │ │ │ │ + vstr d9, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d2, d5, d0 │ │ │ │ vmul.f64 d0, d7, d0 │ │ │ │ - str r1, [sp, #72] @ 0x48 │ │ │ │ - vmla.f64 d2, d7, d6 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #40 @ 0x28 │ │ │ │ vldr d3, [r6, #-104] @ 0xffffff98 │ │ │ │ vnmls.f64 d0, d5, d6 │ │ │ │ vldr d5, [r3] │ │ │ │ + vmla.f64 d2, d7, d6 │ │ │ │ vldr d6, [r6, #-112] @ 0xffffff90 │ │ │ │ - mul.w r1, r1, lr │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, lr, lr, lsl #2 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - adds r3, r7, r1 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + add.w r3, r7, r0 │ │ │ │ + add r0, ip │ │ │ │ + vldr d10, [r0] │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ - add r1, ip │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vldr d11, [r6, #-168] @ 0xffffff58 │ │ │ │ + str r3, [sp, #320] @ 0x140 │ │ │ │ vldr d3, [r6, #-176] @ 0xffffff50 │ │ │ │ - adds r6, #240 @ 0xf0 │ │ │ │ - vldr d10, [r1] │ │ │ │ - vstr d9, [sp, #248] @ 0xf8 │ │ │ │ + add.w r6, r6, #240 @ 0xf0 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ vmul.f64 d5, d10, d11 │ │ │ │ - str r3, [sp, #320] @ 0x140 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vadd.f64 d11, d8, d4 │ │ │ │ vsub.f64 d4, d8, d4 │ │ │ │ - vnmls.f64 d6, d10, d3 │ │ │ │ vadd.f64 d12, d1, d7 │ │ │ │ + vnmls.f64 d6, d10, d3 │ │ │ │ vadd.f64 d10, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vadd.f64 d13, d0, d6 │ │ │ │ - vsub.f64 d3, d11, d10 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ + vsub.f64 d3, d11, d10 │ │ │ │ vsub.f64 d0, d1, d7 │ │ │ │ vldr d1, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d10, d11, d10 │ │ │ │ - vstr d3, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d3, d12, d13 │ │ │ │ vsub.f64 d8, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ - vadd.f64 d7, d0, d5 │ │ │ │ vldr d4, [sp, #160] @ 0xa0 │ │ │ │ + vstr d3, [sp, #288] @ 0x120 │ │ │ │ + vsub.f64 d3, d12, d13 │ │ │ │ + vadd.f64 d7, d0, d5 │ │ │ │ vsub.f64 d0, d0, d5 │ │ │ │ vldr d5, [sp, #128] @ 0x80 │ │ │ │ - vstr d3, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d12, d12, d13 │ │ │ │ + vstr d3, [sp, #296] @ 0x128 │ │ │ │ vldr d3, [sp, #192] @ 0xc0 │ │ │ │ vstr d6, [sp, #304] @ 0x130 │ │ │ │ vldr d6, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d4, d3 │ │ │ │ - vldr d3, [pc, #824] @ 49028 │ │ │ │ + vldr d3, [pc, #844] @ 4d3d0 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d4, d5, d1 │ │ │ │ vldr d5, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d1, d7, d14 │ │ │ │ - vmul.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sp, #120] @ 0x78 │ │ │ │ vnmls.f64 d1, d8, d15 │ │ │ │ vmul.f64 d8, d8, d14 │ │ │ │ + vmul.f64 d4, d4, d3 │ │ │ │ + vldr d3, [sp, #120] @ 0x78 │ │ │ │ vmla.f64 d8, d7, d15 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d4, d9, d15 │ │ │ │ vldr d9, [sp, #240] @ 0xf0 │ │ │ │ vmla.f64 d4, d9, d14 │ │ │ │ @@ -78945,44 +81140,44 @@ │ │ │ │ vldr d9, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d1, d8, d7 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vsub.f64 d8, d2, d9 │ │ │ │ vadd.f64 d2, d2, d9 │ │ │ │ vstr d8, [r3] │ │ │ │ vsub.f64 d8, d4, d5 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ vstr d8, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vstr d5, [r3] │ │ │ │ vsub.f64 d5, d6, d1 │ │ │ │ - vstr d2, [ip] │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ + vstr d2, [ip] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ vldr d4, [sp, #112] @ 0x70 │ │ │ │ vstr d5, [fp] │ │ │ │ vsub.f64 d5, d7, d3 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vldr d8, [sp, #176] @ 0xb0 │ │ │ │ vldr d7, [sp, #80] @ 0x50 │ │ │ │ vldr d2, [sp, #152] @ 0x98 │ │ │ │ + vldr d8, [sp, #176] @ 0xb0 │ │ │ │ vstr d5, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vldr d1, [sp, #184] @ 0xb8 │ │ │ │ vldr d11, [sp, #208] @ 0xd0 │ │ │ │ vstr d3, [r3] │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ vldr d3, [sp, #144] @ 0x90 │ │ │ │ vstr d6, [r3] │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ vadd.f64 d6, d3, d8 │ │ │ │ vadd.f64 d3, d2, d1 │ │ │ │ vldr d1, [sp, #104] @ 0x68 │ │ │ │ vldr d2, [sp, #136] @ 0x88 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d1, d2 │ │ │ │ vldr d2, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d5, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vldr d3, [sp, #216] @ 0xd8 │ │ │ │ @@ -78991,2569 +81186,2549 @@ │ │ │ │ vsub.f64 d11, d11, d10 │ │ │ │ vldr d10, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d2, d10, d2 │ │ │ │ vsub.f64 d1, d2, d12 │ │ │ │ vadd.f64 d12, d2, d12 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vstr d2, [r5] │ │ │ │ + vstr d2, [r1] │ │ │ │ vsub.f64 d2, d11, d6 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ vstr d2, [r3] │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d6, [r5] │ │ │ │ vsub.f64 d6, d7, d1 │ │ │ │ - vstr d4, [r7] │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ + vstr d4, [r7] │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ vstr d6, [sl] │ │ │ │ vsub.f64 d6, d12, d5 │ │ │ │ vadd.f64 d5, d5, d12 │ │ │ │ - vstr d6, [r4] │ │ │ │ - ldr r4, [sp, #44] @ 0x2c │ │ │ │ + vstr d6, [r1] │ │ │ │ vldr d6, [sp, #96] @ 0x60 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d5, [r3] │ │ │ │ + vstr d7, [r2] │ │ │ │ vldr d10, [sp, #128] @ 0x80 │ │ │ │ + vldr d5, [pc, #472] @ 4d3d0 │ │ │ │ vldr d12, [sp, #168] @ 0xa8 │ │ │ │ vldr d11, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d7, d6, d10 │ │ │ │ - vldr d5, [pc, #440] @ 49028 │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ vldr d10, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d6, d12, d11 │ │ │ │ - vldr d12, [sp, #192] @ 0xc0 │ │ │ │ vldr d8, [sp, #120] @ 0x78 │ │ │ │ + vldr d12, [sp, #192] @ 0xc0 │ │ │ │ vldr d9, [sp, #272] @ 0x110 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ - ldr r0, [sp, #28] │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ vmul.f64 d4, d9, d14 │ │ │ │ vldr d13, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d12, d10 │ │ │ │ - vldr d10, [sp, #304] @ 0x130 │ │ │ │ vldr d12, [sp, #280] @ 0x118 │ │ │ │ + vldr d10, [sp, #304] @ 0x130 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ vldr d5, [sp, #88] @ 0x58 │ │ │ │ vnmls.f64 d4, d12, d15 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vmul.f64 d6, d10, d15 │ │ │ │ vmla.f64 d6, d0, d14 │ │ │ │ vmul.f64 d0, d0, d15 │ │ │ │ vnmls.f64 d0, d10, d14 │ │ │ │ vadd.f64 d1, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vmul.f64 d6, d12, d14 │ │ │ │ + vldr d12, [pc, #344] @ 4d3d0 │ │ │ │ vmla.f64 d6, d9, d15 │ │ │ │ - vldr d12, [pc, #324] @ 49028 │ │ │ │ vadd.f64 d8, d0, d6 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vsub.f64 d0, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vldr d1, [sp, #104] @ 0x68 │ │ │ │ vstr d0, [r3] │ │ │ │ vsub.f64 d0, d4, d5 │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ vldr d4, [sp, #112] @ 0x70 │ │ │ │ vstr d0, [r3] │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - vstr d5, [r3] │ │ │ │ + vstr d5, [r2] │ │ │ │ vsub.f64 d5, d7, d8 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ vldr d8, [sp, #176] @ 0xb0 │ │ │ │ + ldr r2, [sp, #320] @ 0x140 │ │ │ │ vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #320] @ 0x140 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vsub.f64 d5, d6, d3 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vsub.f64 d5, d6, d3 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ vstr d5, [r3] │ │ │ │ vldr d5, [sp, #184] @ 0xb8 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d3, [r5] │ │ │ │ vstr d7, [r9] │ │ │ │ vldr d7, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d6, d5, d13 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #144] @ 0x90 │ │ │ │ vldr d2, [sp, #136] @ 0x88 │ │ │ │ - vldr d9, [sp, #288] @ 0x120 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + vldr d10, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d5, d6, d8 │ │ │ │ - vldr d11, [sp, #296] @ 0x128 │ │ │ │ + vldr d9, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d6, d1, d2 │ │ │ │ vldr d8, [sp, #256] @ 0x100 │ │ │ │ - vldr d10, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d1, d9, d11 │ │ │ │ - vsub.f64 d0, d9, d11 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ + vldr d11, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d5, d8, d10 │ │ │ │ ldr r5, [sp, #32] │ │ │ │ + vsub.f64 d5, d8, d10 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ + vadd.f64 d1, d9, d11 │ │ │ │ + vsub.f64 d0, d9, d11 │ │ │ │ vadd.f64 d2, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vadd.f64 d1, d8, d10 │ │ │ │ vmul.f64 d2, d2, d12 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d1, d1, d0 │ │ │ │ vsub.f64 d0, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vmul.f64 d1, d1, d12 │ │ │ │ vmul.f64 d8, d8, d12 │ │ │ │ - vstr d0, [r1] │ │ │ │ + vstr d0, [r0] │ │ │ │ vsub.f64 d0, d1, d6 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ - vstr d0, [r4] │ │ │ │ - vstr d6, [r2] │ │ │ │ + ldr r0, [sp, #64] @ 0x40 │ │ │ │ + vstr d0, [r1] │ │ │ │ + vstr d6, [r4] │ │ │ │ vsub.f64 d6, d7, d8 │ │ │ │ - vstr d3, [r8] │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ + vstr d3, [r8] │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ vstr d6, [r5] │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vstr d6, [r1] │ │ │ │ + vstr d6, [r4] │ │ │ │ vstr d4, [r3] │ │ │ │ ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d7, [r2] │ │ │ │ - adds r3, #1 │ │ │ │ + vstr d7, [r0] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #440] @ 0x1b8 │ │ │ │ ldr r3, [sp, #324] @ 0x144 │ │ │ │ + ldr r2, [sp, #440] @ 0x1b8 │ │ │ │ add r7, r3 │ │ │ │ ldr r3, [sp, #328] @ 0x148 │ │ │ │ add ip, r3 │ │ │ │ ldr r3, [sp, #332] @ 0x14c │ │ │ │ eor.w lr, lr, r3 │ │ │ │ - ldrd r2, r3, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r3, [sp, #444] @ 0x1bc │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 488e0 │ │ │ │ + bne.w 4cc58 │ │ │ │ add sp, #340 @ 0x154 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 492a8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 4d650 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ │ │ │ │ -00049030 : │ │ │ │ - ldr r2, [pc, #8] @ (4903c ) │ │ │ │ - ldr r1, [pc, #12] @ (49040 ) │ │ │ │ +0004d3d8 : │ │ │ │ + ldr r2, [pc, #8] @ (4d3e4 ) │ │ │ │ + ldr r1, [pc, #12] @ (4d3e8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - subs r1, #48 @ 0x30 │ │ │ │ + str r0, [r1, #88] @ 0x58 │ │ │ │ movs r5, r0 │ │ │ │ - pldw [pc, #-4095] @ 48045 │ │ │ │ + bl 4d3ea │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r1 │ │ │ │ - mov fp, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #772 @ 0x304 │ │ │ │ - mov.w r0, #496 @ 0x1f0 │ │ │ │ - mov r8, r3 │ │ │ │ - ldr r3, [pc, #72] @ (490a8 ) │ │ │ │ - ldr r1, [sp, #872] @ 0x368 │ │ │ │ - add r3, pc │ │ │ │ - subs r1, #1 │ │ │ │ - mla sl, r0, r1, r2 │ │ │ │ - ldrd r2, r1, [sp, #872] @ 0x368 │ │ │ │ - cmp r2, r1 │ │ │ │ - bge.w 4a27c │ │ │ │ - ldr r2, [sp, #880] @ 0x370 │ │ │ │ - mov ip, fp │ │ │ │ - vldr d12, [pc, #28] @ 49098 │ │ │ │ - mov lr, r7 │ │ │ │ - vldr d15, [pc, #32] @ 490a0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #756] @ 0x2f4 │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #760] @ 0x2f8 │ │ │ │ - ldr r2, [pc, #32] @ (490ac ) │ │ │ │ - ldr r3, [r3, r2] │ │ │ │ + sub.w sp, sp, #764 @ 0x2fc │ │ │ │ + ldr r3, [sp, #864] @ 0x360 │ │ │ │ + ldr r1, [pc, #84] @ (4d468 ) │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + rsb r3, r3, r3, lsl #5 │ │ │ │ + add r1, pc │ │ │ │ + add.w r9, r2, r3, lsl #4 │ │ │ │ + ldrd r3, r2, [sp, #864] @ 0x360 │ │ │ │ + cmp r3, r2 │ │ │ │ + bge.w 4e642 │ │ │ │ + ldr r3, [sp, #872] @ 0x368 │ │ │ │ + mov lr, r9 │ │ │ │ + mov sl, r8 │ │ │ │ + mov r9, r0 │ │ │ │ + mov fp, r4 │ │ │ │ + vldr d12, [pc, #32] @ 4d458 │ │ │ │ + vldr d15, [pc, #36] @ 4d460 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r3, [sp, #748] @ 0x2ec │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str r3, [sp, #752] @ 0x2f0 │ │ │ │ + ldr r3, [pc, #32] @ (4d46c ) │ │ │ │ + ldr r3, [r1, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #764] @ 0x2fc │ │ │ │ - b.n 490b0 │ │ │ │ + str r3, [sp, #756] @ 0x2f4 │ │ │ │ + b.n 4d470 │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 49318 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 4d6d8 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - ldrh r2, [r4, r5] │ │ │ │ + strh r0, [r5, #60] @ 0x3c │ │ │ │ movs r5, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - mov.w r4, r8, lsl #7 │ │ │ │ - vldr d4, [sl, #248] @ 0xf8 │ │ │ │ - add.w r2, lr, r4 │ │ │ │ - add.w r3, ip, r4 │ │ │ │ - vldr d7, [sl, #240] @ 0xf0 │ │ │ │ - str r3, [sp, #0] │ │ │ │ + mov.w r8, fp, lsl #7 │ │ │ │ + vldr d1, [lr, #120] @ 0x78 │ │ │ │ + mov.w r7, #200 @ 0xc8 │ │ │ │ + mov.w ip, #184 @ 0xb8 │ │ │ │ + add.w r2, sl, r8 │ │ │ │ + vldr d4, [lr, #248] @ 0xf8 │ │ │ │ + add.w r3, r9, r8 │ │ │ │ vldr d5, [r2] │ │ │ │ + str r3, [sp, #0] │ │ │ │ vldr d6, [r3] │ │ │ │ - mov.w r3, r8, lsl #6 │ │ │ │ - add.w r9, lr, r3 │ │ │ │ - add.w fp, ip, r3 │ │ │ │ + mov.w r3, fp, lsl #6 │ │ │ │ + str r2, [sp, #8] │ │ │ │ + vldr d7, [lr, #240] @ 0xf0 │ │ │ │ + add.w r2, r9, r3 │ │ │ │ + add r3, sl │ │ │ │ + add.w r0, r3, r8 │ │ │ │ + add.w r1, r2, r8 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - vldr d1, [sl, #120] @ 0x78 │ │ │ │ + vldr d2, [r3] │ │ │ │ + str r2, [sp, #16] │ │ │ │ + vldr d0, [r0] │ │ │ │ + str r1, [sp, #32] │ │ │ │ + vldr d8, [lr, #376] @ 0x178 │ │ │ │ vmla.f64 d3, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - vldr d2, [r9] │ │ │ │ - add.w r5, r9, r4 │ │ │ │ - add.w r0, fp, r4 │ │ │ │ - vldr d8, [sl, #376] @ 0x178 │ │ │ │ - vldr d9, [ip] │ │ │ │ - mov.w r3, r8, lsl #3 │ │ │ │ - vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d5, [sl, #112] @ 0x70 │ │ │ │ - vldr d7, [fp] │ │ │ │ + str r3, [sp, #24] │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ - vldr d0, [r5] │ │ │ │ - add.w r7, lr, r3 │ │ │ │ - vldr d10, [lr] │ │ │ │ - add.w r6, ip, r3 │ │ │ │ + vldr d9, [r9] │ │ │ │ + mul.w r3, r7, fp │ │ │ │ + str r0, [sp, #44] @ 0x2c │ │ │ │ + vldr d10, [sl] │ │ │ │ + add.w r7, r9, r3 │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + vnmls.f64 d6, d5, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + vldr d5, [lr, #112] @ 0x70 │ │ │ │ vmla.f64 d4, d7, d5 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sl, #368] @ 0x170 │ │ │ │ - movs r3, #200 @ 0xc8 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - str r0, [sp, #16] │ │ │ │ + vldr d1, [lr, #368] @ 0x170 │ │ │ │ vnmls.f64 d7, d2, d5 │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d5, [r1] │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - movs r0, #136 @ 0x88 │ │ │ │ - str r5, [sp, #24] │ │ │ │ + mov.w r1, fp, lsl #3 │ │ │ │ + add.w r4, r9, r1 │ │ │ │ + add.w r5, sl, r1 │ │ │ │ + strd r4, r5, [sp, #48] @ 0x30 │ │ │ │ vmla.f64 d2, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ - str r6, [sp, #40] @ 0x28 │ │ │ │ - str r7, [sp, #32] │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vadd.f64 d0, d9, d3 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ vadd.f64 d1, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vsub.f64 d2, d10, d6 │ │ │ │ vadd.f64 d10, d10, d6 │ │ │ │ - vldr d6, [sl] │ │ │ │ + vldr d6, [lr] │ │ │ │ vadd.f64 d14, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ vadd.f64 d0, d4, d2 │ │ │ │ vsub.f64 d4, d2, d4 │ │ │ │ - vstr d1, [sp, #640] @ 0x280 │ │ │ │ - vstr d4, [sp, #656] @ 0x290 │ │ │ │ + vstr d1, [sp, #632] @ 0x278 │ │ │ │ + vstr d0, [sp, #640] @ 0x280 │ │ │ │ + vstr d4, [sp, #648] @ 0x288 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ - vstr d0, [sp, #648] @ 0x288 │ │ │ │ + vldr d5, [r5] │ │ │ │ + mov.w r5, fp, lsl #4 │ │ │ │ + add.w r3, r5, fp │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ vadd.f64 d3, d9, d4 │ │ │ │ vsub.f64 d2, d9, d4 │ │ │ │ - vldr d4, [sl, #8] │ │ │ │ vadd.f64 d8, d7, d10 │ │ │ │ vsub.f64 d9, d10, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vstr d3, [sp, #664] @ 0x298 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r9, r3 │ │ │ │ + vstr d8, [sp, #248] @ 0xf8 │ │ │ │ + vstr d3, [sp, #656] @ 0x290 │ │ │ │ + vstr d2, [sp, #664] @ 0x298 │ │ │ │ + vstr d9, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d4, [lr, #8] │ │ │ │ + strd r7, r0, [sp, #56] @ 0x38 │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ + vldr d9, [lr, #392] @ 0x188 │ │ │ │ + vldr d1, [lr, #264] @ 0x108 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ + vldr d8, [lr, #136] @ 0x88 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vstr d2, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d8, [sp, #256] @ 0x100 │ │ │ │ - vstr d9, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d4, [r0] │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - vldr d4, [r3] │ │ │ │ - vldr d9, [sl, #392] @ 0x188 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ - mul.w r3, r0, r8 │ │ │ │ - vldr d5, [sl, #384] @ 0x180 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, sl, r3 │ │ │ │ vmul.f64 d10, d4, d9 │ │ │ │ + vldr d5, [lr, #384] @ 0x180 │ │ │ │ vmul.f64 d9, d6, d9 │ │ │ │ - add.w r5, lr, r3 │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ vmla.f64 d10, d6, d5 │ │ │ │ - vldr d1, [sl, #264] @ 0x108 │ │ │ │ + vldr d6, [lr, #256] @ 0x100 │ │ │ │ vnmls.f64 d9, d4, d5 │ │ │ │ - vldr d5, [r5] │ │ │ │ - vldr d6, [sl, #256] @ 0x100 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - vldr d4, [r0] │ │ │ │ + vldr d5, [r7] │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, r1, fp │ │ │ │ + mov.w r3, r4, lsl #3 │ │ │ │ + mov.w r4, r4, lsl #4 │ │ │ │ + add.w r2, r9, r3 │ │ │ │ + add r3, sl │ │ │ │ vmul.f64 d2, d5, d1 │ │ │ │ - add.w r7, lr, r3 │ │ │ │ - add.w r6, ip, r3 │ │ │ │ - vldr d8, [sl, #136] @ 0x88 │ │ │ │ + vldr d0, [r3] │ │ │ │ + strd r7, r2, [sp, #68] @ 0x44 │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ + mov.w r3, fp, lsl #5 │ │ │ │ vmla.f64 d2, d4, d6 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vldr d0, [r7] │ │ │ │ - movs r3, #248 @ 0xf8 │ │ │ │ - vldr d1, [sl, #128] @ 0x80 │ │ │ │ - str r0, [sp, #52] @ 0x34 │ │ │ │ + vldr d1, [lr, #128] @ 0x80 │ │ │ │ vnmls.f64 d4, d5, d6 │ │ │ │ - vldr d6, [r6] │ │ │ │ + vldr d6, [r2] │ │ │ │ vmul.f64 d5, d0, d8 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ + sub.w r2, r3, fp │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w r0, r9, r2 │ │ │ │ + add.w r7, sl, r2 │ │ │ │ + mul.w r2, ip, fp │ │ │ │ + sub.w ip, r1, fp │ │ │ │ vmla.f64 d5, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - add.w r1, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - str r6, [sp, #60] @ 0x3c │ │ │ │ + str r7, [sp, #80] @ 0x50 │ │ │ │ + str r0, [sp, #88] @ 0x58 │ │ │ │ + add.w r6, r9, r2 │ │ │ │ + add r2, sl │ │ │ │ vnmls.f64 d6, d0, d1 │ │ │ │ vadd.f64 d0, d3, d2 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - str r7, [sp, #80] @ 0x50 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d1, d10, d5 │ │ │ │ vsub.f64 d5, d5, d10 │ │ │ │ vadd.f64 d11, d0, d1 │ │ │ │ vsub.f64 d13, d0, d1 │ │ │ │ vadd.f64 d0, d7, d4 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d1, d9, d6 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ - vldr d9, [sl, #488] @ 0x1e8 │ │ │ │ - vstr d11, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d4, d7, d5 │ │ │ │ - vadd.f64 d5, d7, d5 │ │ │ │ - vldr d7, [r1] │ │ │ │ + vstr d11, [sp, #256] @ 0x100 │ │ │ │ vsub.f64 d8, d0, d1 │ │ │ │ - vadd.f64 d11, d3, d6 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ + vsub.f64 d4, d7, d5 │ │ │ │ + vadd.f64 d11, d3, d6 │ │ │ │ + vadd.f64 d5, d7, d5 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ - vldr d6, [sl, #480] @ 0x1e0 │ │ │ │ - vstr d5, [sp, #296] @ 0x128 │ │ │ │ - movs r1, #232 @ 0xe8 │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #184 @ 0xb8 │ │ │ │ - vstr d13, [sp, #688] @ 0x2b0 │ │ │ │ - vstr d8, [sp, #696] @ 0x2b8 │ │ │ │ - mul.w r1, r1, r8 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ + vldr d7, [r0] │ │ │ │ + sub.w r0, r5, fp │ │ │ │ + vldr d6, [lr, #480] @ 0x1e0 │ │ │ │ + vstr d1, [sp, #264] @ 0x108 │ │ │ │ + vstr d11, [sp, #272] @ 0x110 │ │ │ │ + vstr d4, [sp, #280] @ 0x118 │ │ │ │ + vstr d5, [sp, #288] @ 0x120 │ │ │ │ + vldr d5, [r7] │ │ │ │ + vstr d13, [sp, #680] @ 0x2a8 │ │ │ │ + vstr d8, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d3, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d9, [lr, #488] @ 0x1e8 │ │ │ │ + strd r6, r2, [sp, #92] @ 0x5c │ │ │ │ + vldr d8, [lr, #104] @ 0x68 │ │ │ │ + vldr d4, [lr, #360] @ 0x168 │ │ │ │ vmul.f64 d10, d5, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ - vmla.f64 d10, d7, d6 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ - add.w r0, lr, r3 │ │ │ │ - str r2, [sp, #84] @ 0x54 │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ - vstr d1, [sp, #272] @ 0x110 │ │ │ │ + vldr d1, [lr, #232] @ 0xe8 │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ - vstr d11, [sp, #280] @ 0x118 │ │ │ │ - vstr d3, [sp, #704] @ 0x2c0 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - vstr d4, [sp, #288] @ 0x120 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r6, lr, r3 │ │ │ │ - vldr d5, [r0] │ │ │ │ - add.w r5, ip, r3 │ │ │ │ - vldr d4, [sl, #360] @ 0x168 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ - vldr d7, [sl, #352] @ 0x160 │ │ │ │ - vldr d1, [sl, #232] @ 0xe8 │ │ │ │ + vldr d5, [r2] │ │ │ │ + vmla.f64 d10, d7, d6 │ │ │ │ + mov.w r2, ip, lsl #3 │ │ │ │ + vldr d6, [r6] │ │ │ │ + mov.w r6, r0, lsl #3 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ + vldr d7, [lr, #352] @ 0x160 │ │ │ │ + add.w r7, r9, r6 │ │ │ │ + add r6, sl │ │ │ │ vmul.f64 d2, d5, d4 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ + str r7, [sp, #104] @ 0x68 │ │ │ │ vmla.f64 d2, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r5] │ │ │ │ - add.w r7, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ - vldr d8, [sl, #104] @ 0x68 │ │ │ │ - str r3, [sp, #112] @ 0x70 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add.w r7, r9, r2 │ │ │ │ + add r2, sl │ │ │ │ + vldr d0, [r2] │ │ │ │ + strd r7, r2, [sp, #108] @ 0x6c │ │ │ │ + add.w r2, r9, r3 │ │ │ │ + add r3, sl │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ vldr d5, [r6] │ │ │ │ - vldr d7, [sl, #224] @ 0xe0 │ │ │ │ - vldr d0, [r3] │ │ │ │ - mov.w r3, r8, lsl #5 │ │ │ │ + strd r2, r3, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [lr, #224] @ 0xe0 │ │ │ │ vmul.f64 d3, d5, d1 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ vmla.f64 d3, d4, d7 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sl, #96] @ 0x60 │ │ │ │ - str r0, [sp, #88] @ 0x58 │ │ │ │ - add.w r0, lr, r3 │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - str r5, [sp, #104] @ 0x68 │ │ │ │ + vldr d1, [lr, #96] @ 0x60 │ │ │ │ vnmls.f64 d4, d5, d7 │ │ │ │ vldr d7, [r7] │ │ │ │ vmul.f64 d5, d0, d8 │ │ │ │ - str r6, [sp, #96] @ 0x60 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - str r7, [sp, #108] @ 0x6c │ │ │ │ vmla.f64 d5, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - add.w r5, ip, r3 │ │ │ │ - add.w r6, lr, r3 │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ - movs r3, #160 @ 0xa0 │ │ │ │ - str r0, [sp, #124] @ 0x7c │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d0, d10, d3 │ │ │ │ vsub.f64 d10, d10, d3 │ │ │ │ - str r5, [sp, #128] @ 0x80 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ - add.w r7, ip, r3 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - add r3, lr │ │ │ │ vadd.f64 d13, d0, d1 │ │ │ │ vsub.f64 d11, d0, d1 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + vldr d6, [lr, #48] @ 0x30 │ │ │ │ vadd.f64 d0, d9, d4 │ │ │ │ vsub.f64 d9, d9, d4 │ │ │ │ - vldr d6, [sl, #48] @ 0x30 │ │ │ │ - vstr d13, [sp, #304] @ 0x130 │ │ │ │ + vstr d13, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d3, d10, d7 │ │ │ │ vsub.f64 d7, d10, d7 │ │ │ │ + vldr d10, [lr, #56] @ 0x38 │ │ │ │ vsub.f64 d4, d9, d5 │ │ │ │ vadd.f64 d2, d9, d5 │ │ │ │ - vldr d5, [r0] │ │ │ │ + vstr d11, [sp, #304] @ 0x130 │ │ │ │ + vldr d5, [r3] │ │ │ │ vsub.f64 d13, d0, d1 │ │ │ │ - vldr d9, [sl, #56] @ 0x38 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ - vstr d7, [sp, #360] @ 0x168 │ │ │ │ + vstr d7, [sp, #352] @ 0x160 │ │ │ │ vldr d7, [r2] │ │ │ │ - vmul.f64 d10, d5, d9 │ │ │ │ - vstr d11, [sp, #312] @ 0x138 │ │ │ │ - vstr d13, [sp, #320] @ 0x140 │ │ │ │ - vmul.f64 d9, d7, d9 │ │ │ │ - vmla.f64 d10, d7, d6 │ │ │ │ - vstr d1, [sp, #328] @ 0x148 │ │ │ │ - vstr d4, [sp, #336] @ 0x150 │ │ │ │ - vstr d2, [sp, #344] @ 0x158 │ │ │ │ - vnmls.f64 d9, d5, d6 │ │ │ │ - vstr d3, [sp, #352] @ 0x160 │ │ │ │ - vldr d5, [r5] │ │ │ │ - vldr d6, [r6] │ │ │ │ - vldr d4, [sl, #184] @ 0xb8 │ │ │ │ - vldr d7, [sl, #176] @ 0xb0 │ │ │ │ - str r3, [sp, #140] @ 0x8c │ │ │ │ + add.w r2, fp, fp, lsl #1 │ │ │ │ + vmul.f64 d9, d5, d10 │ │ │ │ + vstr d13, [sp, #312] @ 0x138 │ │ │ │ + mov.w r3, r2, lsl #5 │ │ │ │ + vstr d1, [sp, #320] @ 0x140 │ │ │ │ + vstr d4, [sp, #328] @ 0x148 │ │ │ │ + add.w r7, r9, r3 │ │ │ │ + add r3, sl │ │ │ │ + vstr d2, [sp, #336] @ 0x150 │ │ │ │ + vstr d3, [sp, #344] @ 0x158 │ │ │ │ + vmul.f64 d10, d7, d10 │ │ │ │ + vmla.f64 d9, d7, d6 │ │ │ │ + strd r7, r3, [sp, #128] @ 0x80 │ │ │ │ + vldr d7, [lr, #176] @ 0xb0 │ │ │ │ + vldr d4, [lr, #184] @ 0xb8 │ │ │ │ + vnmls.f64 d10, d5, d6 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, fp, fp, lsl #2 │ │ │ │ + vldr d5, [r7] │ │ │ │ + mov.w r7, r3, lsl #5 │ │ │ │ + add.w r1, r9, r7 │ │ │ │ + vldr d1, [lr, #312] @ 0x138 │ │ │ │ vmul.f64 d3, d6, d4 │ │ │ │ - vldr d1, [sl, #312] @ 0x138 │ │ │ │ + str r1, [sp, #136] @ 0x88 │ │ │ │ + vldr d8, [lr, #440] @ 0x1b8 │ │ │ │ vmla.f64 d3, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r7] │ │ │ │ - vldr d8, [sl, #440] @ 0x1b8 │ │ │ │ - str r6, [sp, #132] @ 0x84 │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, sl, r7 │ │ │ │ + mov.w r7, ip, lsl #5 │ │ │ │ + str r1, [sp, #140] @ 0x8c │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d6, [r3] │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ - vldr d7, [sl, #304] @ 0x130 │ │ │ │ - str r7, [sp, #136] @ 0x88 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r9, r7 │ │ │ │ + vldr d7, [lr, #304] @ 0x130 │ │ │ │ + str r1, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d2, d6, d1 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ vmla.f64 d2, d4, d7 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sl, #432] @ 0x1b0 │ │ │ │ - add.w r0, lr, r3 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ - mov.w r3, r8, lsl #4 │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ - add.w r5, ip, r3 │ │ │ │ - add.w r6, lr, r3 │ │ │ │ - vldr d0, [r0] │ │ │ │ + vldr d1, [lr, #432] @ 0x1b0 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r3, #208 @ 0xd0 │ │ │ │ - str r0, [sp, #148] @ 0x94 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, sl, r7 │ │ │ │ + vldr d0, [r1] │ │ │ │ + str r1, [sp, #148] @ 0x94 │ │ │ │ + add.w r1, r9, r5 │ │ │ │ + add r5, sl │ │ │ │ + strd r1, r5, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d6, d0, d8 │ │ │ │ - str r5, [sp, #152] @ 0x98 │ │ │ │ vmla.f64 d6, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - str r6, [sp, #156] @ 0x9c │ │ │ │ - add.w r2, ip, r3 │ │ │ │ - add.w r0, lr, r3 │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ - vadd.f64 d0, d10, d2 │ │ │ │ - vsub.f64 d10, d10, d2 │ │ │ │ - str r2, [sp, #160] @ 0xa0 │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ + vadd.f64 d0, d9, d2 │ │ │ │ + vsub.f64 d9, d9, d2 │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - add.w r7, lr, r3 │ │ │ │ vadd.f64 d11, d0, d1 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ - vadd.f64 d1, d9, d4 │ │ │ │ - vsub.f64 d9, d9, d4 │ │ │ │ - vstr d0, [sp, #712] @ 0x2c8 │ │ │ │ + vadd.f64 d1, d10, d4 │ │ │ │ + vsub.f64 d10, d10, d4 │ │ │ │ + vstr d11, [sp, #360] @ 0x168 │ │ │ │ + vstr d0, [sp, #704] @ 0x2c0 │ │ │ │ vadd.f64 d0, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d2, d10, d9 │ │ │ │ - vldr d5, [r6] │ │ │ │ - vsub.f64 d4, d10, d9 │ │ │ │ - vldr d10, [sl, #24] │ │ │ │ - vsub.f64 d8, d0, d1 │ │ │ │ - vadd.f64 d1, d0, d1 │ │ │ │ + vldr d5, [r5] │ │ │ │ + vadd.f64 d2, d9, d10 │ │ │ │ + vsub.f64 d4, d9, d10 │ │ │ │ + mov.w r5, #208 @ 0xd0 │ │ │ │ + vldr d10, [lr, #24] │ │ │ │ + mul.w r5, r5, fp │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ + vldr d6, [lr, #16] │ │ │ │ + vsub.f64 d8, d0, d1 │ │ │ │ + vadd.f64 d1, d0, d1 │ │ │ │ vmul.f64 d9, d5, d10 │ │ │ │ - vldr d6, [sl, #16] │ │ │ │ - vstr d11, [sp, #368] @ 0x170 │ │ │ │ - vstr d8, [sp, #720] @ 0x2d0 │ │ │ │ - vstr d7, [sp, #408] @ 0x198 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add.w r5, ip, r3 │ │ │ │ - vstr d1, [sp, #376] @ 0x178 │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - vstr d2, [sp, #384] @ 0x180 │ │ │ │ + vstr d7, [sp, #400] @ 0x190 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r9, r5 │ │ │ │ + add r5, sl │ │ │ │ + vstr d2, [sp, #376] @ 0x178 │ │ │ │ + str r1, [sp, #160] @ 0xa0 │ │ │ │ + vstr d1, [sp, #368] @ 0x170 │ │ │ │ + vstr d4, [sp, #384] @ 0x180 │ │ │ │ + vstr d3, [sp, #392] @ 0x188 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ - vstr d3, [sp, #400] @ 0x190 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - vstr d4, [sp, #392] @ 0x188 │ │ │ │ - vldr d4, [r2] │ │ │ │ - add.w r6, ip, r3 │ │ │ │ + vstr d8, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d4, [r1] │ │ │ │ + mov.w r1, ip, lsl #4 │ │ │ │ + str r5, [sp, #164] @ 0xa4 │ │ │ │ + vldr d8, [lr, #152] @ 0x98 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vldr d5, [sl, #408] @ 0x198 │ │ │ │ - add r3, lr │ │ │ │ - vldr d7, [sl, #400] @ 0x190 │ │ │ │ - vldr d1, [sl, #280] @ 0x118 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, r9, r4 │ │ │ │ + add r4, sl │ │ │ │ + vldr d7, [lr, #400] @ 0x190 │ │ │ │ + strd r5, r4, [sp, #168] @ 0xa8 │ │ │ │ + vldr d5, [lr, #408] @ 0x198 │ │ │ │ + vldr d1, [lr, #280] @ 0x118 │ │ │ │ vmul.f64 d3, d6, d5 │ │ │ │ - vldr d0, [r3] │ │ │ │ vmla.f64 d3, d4, d7 │ │ │ │ vmul.f64 d4, d4, d5 │ │ │ │ vldr d5, [r5] │ │ │ │ - vldr d8, [sl, #152] @ 0x98 │ │ │ │ - str r3, [sp, #180] @ 0xb4 │ │ │ │ - movs r3, #240 @ 0xf0 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vldr d7, [sl, #272] @ 0x110 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - str r0, [sp, #164] @ 0xa4 │ │ │ │ + vldr d6, [r4] │ │ │ │ + mov.w r4, r3, lsl #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d7, [lr, #272] @ 0x110 │ │ │ │ + add.w r5, r9, r4 │ │ │ │ + add r4, sl │ │ │ │ + vldr d0, [r4] │ │ │ │ + strd r5, r4, [sp, #176] @ 0xb0 │ │ │ │ + add.w r4, r9, r0 │ │ │ │ + add r0, sl │ │ │ │ vmul.f64 d2, d6, d1 │ │ │ │ - str r5, [sp, #168] @ 0xa8 │ │ │ │ + strd r4, r0, [sp, #184] @ 0xb8 │ │ │ │ vmla.f64 d2, d5, d7 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vldr d1, [sl, #144] @ 0x90 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ - add.w r0, lr, r3 │ │ │ │ - movs r3, #176 @ 0xb0 │ │ │ │ - str r6, [sp, #176] @ 0xb0 │ │ │ │ + vldr d1, [lr, #144] @ 0x90 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ + vldr d7, [r5] │ │ │ │ vmul.f64 d6, d0, d8 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - str r7, [sp, #172] @ 0xac │ │ │ │ + add.w r5, sl, r1 │ │ │ │ vmla.f64 d6, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - add.w r5, ip, r3 │ │ │ │ - add.w r6, lr, r3 │ │ │ │ - str r2, [sp, #184] @ 0xb8 │ │ │ │ - movs r3, #112 @ 0x70 │ │ │ │ - str r0, [sp, #188] @ 0xbc │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d0, d9, d2 │ │ │ │ vsub.f64 d9, d9, d2 │ │ │ │ - str r5, [sp, #192] @ 0xc0 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ - add.w r7, ip, r3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d13, d0, d1 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ vadd.f64 d1, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d0, [sp, #728] @ 0x2d8 │ │ │ │ - vadd.f64 d0, d10, d5 │ │ │ │ + vstr d13, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d4, d9, d7 │ │ │ │ - vsub.f64 d10, d10, d5 │ │ │ │ vsub.f64 d7, d9, d7 │ │ │ │ + vldr d9, [lr, #472] @ 0x1d8 │ │ │ │ + vstr d0, [sp, #720] @ 0x2d0 │ │ │ │ + vadd.f64 d0, d10, d5 │ │ │ │ + vsub.f64 d10, d10, d5 │ │ │ │ vldr d5, [r0] │ │ │ │ - vldr d9, [sl, #472] @ 0x1d8 │ │ │ │ + mov.w r0, #176 @ 0xb0 │ │ │ │ + vstr d7, [sp, #432] @ 0x1b0 │ │ │ │ + mul.w r0, r0, fp │ │ │ │ + vstr d4, [sp, #424] @ 0x1a8 │ │ │ │ + vsub.f64 d7, d10, d6 │ │ │ │ + vadd.f64 d10, d10, d6 │ │ │ │ + vldr d6, [lr, #464] @ 0x1d0 │ │ │ │ vsub.f64 d11, d0, d1 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ - vstr d13, [sp, #416] @ 0x1a0 │ │ │ │ vstr d7, [sp, #440] @ 0x1b8 │ │ │ │ - vsub.f64 d7, d10, d6 │ │ │ │ - vadd.f64 d10, d10, d6 │ │ │ │ - vldr d6, [sl, #464] @ 0x1d0 │ │ │ │ - vstr d11, [sp, #736] @ 0x2e0 │ │ │ │ - vstr d8, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d7, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, lr, r3 │ │ │ │ - vstr d10, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r9, r0 │ │ │ │ + add r0, sl │ │ │ │ + vstr d10, [sp, #448] @ 0x1c0 │ │ │ │ vmul.f64 d10, d5, d9 │ │ │ │ - vstr d4, [sp, #432] @ 0x1b0 │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ + str r4, [sp, #192] @ 0xc0 │ │ │ │ + vstr d8, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d11, [sp, #728] @ 0x2d8 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ vmla.f64 d10, d7, d6 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vldr d5, [r6] │ │ │ │ - add.w r5, lr, r3 │ │ │ │ - vldr d4, [sl, #344] @ 0x158 │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - vldr d7, [sl, #336] @ 0x150 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d1, [sl, #216] @ 0xd8 │ │ │ │ + vldr d6, [r4] │ │ │ │ + str r0, [sp, #196] @ 0xc4 │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, r9, r1 │ │ │ │ + mov.w r1, r2, lsl #4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w r4, sl, r1 │ │ │ │ + vldr d8, [lr, #88] @ 0x58 │ │ │ │ + add.w r7, r9, r1 │ │ │ │ + add.w r1, r9, r3 │ │ │ │ + add r3, sl │ │ │ │ + str r0, [sp, #200] @ 0xc8 │ │ │ │ + vldr d4, [lr, #344] @ 0x158 │ │ │ │ + add.w ip, r9, r2 │ │ │ │ + add r2, sl │ │ │ │ + str r5, [sp, #204] @ 0xcc │ │ │ │ + vldr d7, [lr, #336] @ 0x150 │ │ │ │ + strd r7, r4, [sp, #208] @ 0xd0 │ │ │ │ + vldr d1, [lr, #216] @ 0xd8 │ │ │ │ + str r1, [sp, #216] @ 0xd8 │ │ │ │ vmul.f64 d2, d5, d4 │ │ │ │ - vldr d0, [r5] │ │ │ │ + vldr d0, [r4] │ │ │ │ vmla.f64 d2, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r7] │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - vldr d8, [sl, #88] @ 0x58 │ │ │ │ - str r6, [sp, #196] @ 0xc4 │ │ │ │ - add.w r6, ip, r3 │ │ │ │ + vldr d4, [r0] │ │ │ │ + add.w r0, r1, r8 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d5, [r2] │ │ │ │ - vldr d7, [sl, #208] @ 0xd0 │ │ │ │ - add r3, lr │ │ │ │ - str r7, [sp, #200] @ 0xc8 │ │ │ │ - adds r7, r6, r4 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, r3, r8 │ │ │ │ + vldr d7, [lr, #208] @ 0xd0 │ │ │ │ vmul.f64 d3, d5, d1 │ │ │ │ - str r2, [sp, #204] @ 0xcc │ │ │ │ vmla.f64 d3, d4, d7 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sl, #80] @ 0x50 │ │ │ │ - adds r2, r3, r4 │ │ │ │ - str r0, [sp, #208] @ 0xd0 │ │ │ │ - str r5, [sp, #212] @ 0xd4 │ │ │ │ + vldr d1, [lr, #80] @ 0x50 │ │ │ │ vnmls.f64 d4, d5, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [r7] │ │ │ │ vmul.f64 d5, d0, d8 │ │ │ │ - str r7, [sp, #216] @ 0xd8 │ │ │ │ - str r2, [sp, #220] @ 0xdc │ │ │ │ - add.w r0, ip, r1 │ │ │ │ vmla.f64 d5, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d0, d10, d3 │ │ │ │ vsub.f64 d10, d10, d3 │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vadd.f64 d13, d0, d1 │ │ │ │ vsub.f64 d8, d0, d1 │ │ │ │ - vadd.f64 d0, d9, d4 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ - vsub.f64 d9, d9, d4 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d13, [sp, #464] @ 0x1d0 │ │ │ │ + vadd.f64 d0, d9, d4 │ │ │ │ + vsub.f64 d9, d9, d4 │ │ │ │ + vstr d13, [sp, #456] @ 0x1c8 │ │ │ │ + vadd.f64 d6, d10, d7 │ │ │ │ + vldr d13, [lr, #72] @ 0x48 │ │ │ │ + vsub.f64 d10, d10, d7 │ │ │ │ vsub.f64 d11, d0, d1 │ │ │ │ - vldr d13, [sl, #72] @ 0x48 │ │ │ │ vsub.f64 d2, d9, d5 │ │ │ │ - vadd.f64 d6, d10, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ vadd.f64 d9, d9, d5 │ │ │ │ - vsub.f64 d10, d10, d7 │ │ │ │ - vldr d5, [r3] │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vstr d11, [sp, #472] @ 0x1d8 │ │ │ │ + mov.w r1, #232 @ 0xe8 │ │ │ │ + vldr d5, [r3] │ │ │ │ + mul.w r1, r1, fp │ │ │ │ + vstr d6, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d6, [lr, #64] @ 0x40 │ │ │ │ + vstr d11, [sp, #464] @ 0x1d0 │ │ │ │ vmul.f64 d11, d5, d13 │ │ │ │ - vstr d6, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d13, d7, d13 │ │ │ │ - vldr d6, [sl, #64] @ 0x40 │ │ │ │ - vstr d8, [sp, #744] @ 0x2e8 │ │ │ │ - vstr d1, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d1, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d2, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d9, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d10, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d8, [sp, #736] @ 0x2e0 │ │ │ │ vmla.f64 d11, d7, d6 │ │ │ │ - vstr d2, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d7, [r7] │ │ │ │ + vldr d7, [r0] │ │ │ │ vnmls.f64 d13, d5, d6 │ │ │ │ - vstr d9, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d10, [sp, #512] @ 0x200 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add.w r2, r1, lr │ │ │ │ - vldr d10, [sl, #328] @ 0x148 │ │ │ │ - vldr d6, [sl, #320] @ 0x140 │ │ │ │ - str r0, [sp, #224] @ 0xe0 │ │ │ │ + strd r0, r5, [sp, #220] @ 0xdc │ │ │ │ + add.w r0, r9, r1 │ │ │ │ + add r1, sl │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, ip, r8 │ │ │ │ + add r8, r2 │ │ │ │ + str r0, [sp, #228] @ 0xe4 │ │ │ │ + vldr d3, [r1] │ │ │ │ + str r5, [sp, #236] @ 0xec │ │ │ │ + vldr d10, [lr, #328] @ 0x148 │ │ │ │ + vldr d6, [lr, #320] @ 0x140 │ │ │ │ + vldr d8, [lr, #200] @ 0xc8 │ │ │ │ vmul.f64 d9, d5, d10 │ │ │ │ + vldr d1, [lr, #456] @ 0x1c8 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vldr d7, [r0] │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ - vldr d3, [r2] │ │ │ │ - vldr d1, [sl, #456] @ 0x1c8 │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d6, [sl, #448] @ 0x1c0 │ │ │ │ - mul.w r0, r0, r8 │ │ │ │ - vldr d8, [sl, #200] @ 0xc8 │ │ │ │ vmul.f64 d5, d3, d1 │ │ │ │ - str r2, [sp, #228] @ 0xe4 │ │ │ │ - add.w r5, ip, r0 │ │ │ │ + vldr d6, [lr, #448] @ 0x1c0 │ │ │ │ + mul.w r0, r0, fp │ │ │ │ + add.w r4, r9, r0 │ │ │ │ + add r0, sl │ │ │ │ + vldr d0, [r0] │ │ │ │ vmla.f64 d5, d7, d6 │ │ │ │ - add r0, lr │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sl, #192] @ 0xc0 │ │ │ │ + str r4, [sp, #232] @ 0xe8 │ │ │ │ + vldr d1, [lr, #192] @ 0xc0 │ │ │ │ vsub.f64 d4, d11, d9 │ │ │ │ vadd.f64 d9, d11, d9 │ │ │ │ - movs r2, #24 │ │ │ │ - vldr d0, [r0] │ │ │ │ - vnmls.f64 d7, d3, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ vsub.f64 d2, d13, d10 │ │ │ │ vadd.f64 d13, d13, d10 │ │ │ │ + vnmls.f64 d7, d3, d6 │ │ │ │ + vldr d6, [r4] │ │ │ │ vmul.f64 d3, d0, d8 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ + mov.w r4, #216 @ 0xd8 │ │ │ │ + mul.w r4, r4, fp │ │ │ │ vmla.f64 d3, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - add.w r7, ip, r2 │ │ │ │ - add r2, lr │ │ │ │ - str r5, [sp, #232] @ 0xe8 │ │ │ │ - adds r5, r7, r4 │ │ │ │ - adds r4, r2, r4 │ │ │ │ - str r4, [sp, #240] @ 0xf0 │ │ │ │ vnmls.f64 d6, d0, d1 │ │ │ │ - str r5, [sp, #236] @ 0xec │ │ │ │ vsub.f64 d1, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vsub.f64 d0, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d3, d9, d5 │ │ │ │ vsub.f64 d6, d7, d13 │ │ │ │ vadd.f64 d7, d7, d13 │ │ │ │ - vstr d3, [sp, #520] @ 0x208 │ │ │ │ + vldr d13, [lr, #40] @ 0x28 │ │ │ │ + vstr d3, [sp, #512] @ 0x200 │ │ │ │ vsub.f64 d3, d9, d5 │ │ │ │ - vldr d13, [sl, #40] @ 0x28 │ │ │ │ - vstr d6, [sp, #536] @ 0x218 │ │ │ │ + vstr d6, [sp, #528] @ 0x210 │ │ │ │ vsub.f64 d6, d0, d1 │ │ │ │ - vstr d7, [sp, #544] @ 0x220 │ │ │ │ - vadd.f64 d7, d4, d2 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ + vstr d7, [sp, #536] @ 0x218 │ │ │ │ + vadd.f64 d7, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ - vstr d3, [sp, #528] @ 0x210 │ │ │ │ + vstr d3, [sp, #520] @ 0x208 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sl, #32] │ │ │ │ + vldr d6, [lr, #32] │ │ │ │ vmul.f64 d11, d7, d12 │ │ │ │ vsub.f64 d7, d1, d4 │ │ │ │ vmul.f64 d10, d5, d12 │ │ │ │ vldr d5, [r2] │ │ │ │ vadd.f64 d1, d1, d4 │ │ │ │ vmul.f64 d2, d7, d12 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vstr d11, [sp, #560] @ 0x230 │ │ │ │ - vmul.f64 d11, d5, d13 │ │ │ │ - vstr d10, [sp, #552] @ 0x228 │ │ │ │ + vldr d7, [ip] │ │ │ │ + vstr d10, [sp, #544] @ 0x220 │ │ │ │ vmul.f64 d4, d1, d12 │ │ │ │ + vstr d11, [sp, #552] @ 0x228 │ │ │ │ + vmul.f64 d11, d5, d13 │ │ │ │ + vldr d10, [lr, #296] @ 0x128 │ │ │ │ vmul.f64 d13, d7, d13 │ │ │ │ + vstr d2, [sp, #560] @ 0x230 │ │ │ │ vmla.f64 d11, d7, d6 │ │ │ │ - vldr d10, [sl, #296] @ 0x128 │ │ │ │ vldr d7, [r5] │ │ │ │ - movs r5, #88 @ 0x58 │ │ │ │ - vstr d2, [sp, #568] @ 0x238 │ │ │ │ + add.w r5, r9, r4 │ │ │ │ + add r4, sl │ │ │ │ + vstr d4, [sp, #568] @ 0x238 │ │ │ │ + str r5, [sp, #744] @ 0x2e8 │ │ │ │ vnmls.f64 d13, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ - movs r4, #216 @ 0xd8 │ │ │ │ - vldr d6, [sl, #288] @ 0x120 │ │ │ │ - vstr d4, [sp, #576] @ 0x240 │ │ │ │ - mul.w r5, r5, r8 │ │ │ │ + vldr d5, [r8] │ │ │ │ + vldr d6, [lr, #288] @ 0x120 │ │ │ │ vmul.f64 d9, d5, d10 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ - mul.w r4, r4, r8 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ - add.w r1, ip, r4 │ │ │ │ - add r4, lr │ │ │ │ - str r1, [sp, #244] @ 0xf4 │ │ │ │ + vldr d7, [r5] │ │ │ │ + mov.w r5, #88 @ 0x58 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d2, [sl, #424] @ 0x1a8 │ │ │ │ vldr d4, [r4] │ │ │ │ - vldr d5, [sl, #416] @ 0x1a0 │ │ │ │ - vldr d7, [r1] │ │ │ │ - add.w r1, ip, r5 │ │ │ │ - vmul.f64 d3, d4, d2 │ │ │ │ - add r5, lr │ │ │ │ - vldr d8, [sl, #168] @ 0xa8 │ │ │ │ - vsub.f64 d1, d11, d9 │ │ │ │ - vmla.f64 d3, d7, d5 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ + mul.w r5, r5, fp │ │ │ │ + vstr d14, [sp, #240] @ 0xf0 │ │ │ │ + vldr d8, [lr, #168] @ 0xa8 │ │ │ │ + add.w r7, r9, r5 │ │ │ │ + add r5, sl │ │ │ │ + vldr d2, [lr, #424] @ 0x1a8 │ │ │ │ + vldr d5, [lr, #416] @ 0x1a0 │ │ │ │ vldr d0, [r5] │ │ │ │ - vsub.f64 d6, d13, d10 │ │ │ │ + vsub.f64 d1, d11, d9 │ │ │ │ vadd.f64 d9, d11, d9 │ │ │ │ + vsub.f64 d6, d13, d10 │ │ │ │ vadd.f64 d13, d13, d10 │ │ │ │ - str r1, [sp, #752] @ 0x2f0 │ │ │ │ - vnmls.f64 d7, d4, d5 │ │ │ │ - vldr d4, [sl, #160] @ 0xa0 │ │ │ │ - vldr d5, [r1] │ │ │ │ + vmul.f64 d3, d4, d2 │ │ │ │ + vmla.f64 d3, d7, d5 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ - ldr r1, [sp, #96] @ 0x60 │ │ │ │ - add.w sl, sl, #496 @ 0x1f0 │ │ │ │ - vstr d14, [sp, #248] @ 0xf8 │ │ │ │ + vnmls.f64 d7, d4, d5 │ │ │ │ + vldr d5, [r7] │ │ │ │ + vldr d4, [lr, #160] @ 0xa0 │ │ │ │ + add.w lr, lr, #496 @ 0x1f0 │ │ │ │ vmla.f64 d2, d5, d4 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vldr d8, [sp, #256] @ 0x100 │ │ │ │ + vldr d8, [sp, #248] @ 0xf8 │ │ │ │ vnmls.f64 d5, d0, d4 │ │ │ │ vsub.f64 d0, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d11, d9, d3 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ vsub.f64 d5, d1, d6 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vsub.f64 d10, d7, d13 │ │ │ │ vadd.f64 d7, d7, d13 │ │ │ │ - vstr d9, [sp, #592] @ 0x250 │ │ │ │ - vldr d13, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d11, [sp, #584] @ 0x248 │ │ │ │ + vldr d13, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d11, [sp, #576] @ 0x240 │ │ │ │ + vstr d9, [sp, #584] @ 0x248 │ │ │ │ + vldr d1, [sp, #576] @ 0x240 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ vadd.f64 d7, d0, d4 │ │ │ │ + vstr d10, [sp, #592] @ 0x250 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - vstr d10, [sp, #600] @ 0x258 │ │ │ │ - vldr d10, [sp, #368] @ 0x170 │ │ │ │ - vldr d1, [sp, #584] @ 0x248 │ │ │ │ + vldr d10, [sp, #360] @ 0x168 │ │ │ │ + vstr d9, [sp, #600] @ 0x258 │ │ │ │ vsub.f64 d3, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d9, [sp, #608] @ 0x260 │ │ │ │ vmul.f64 d5, d7, d12 │ │ │ │ vsub.f64 d7, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ - vldr d4, [sp, #376] @ 0x178 │ │ │ │ + vldr d4, [sp, #368] @ 0x170 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ - vstr d5, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d11, d6, d12 │ │ │ │ - vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d5, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d3, [sp, #616] @ 0x268 │ │ │ │ - vadd.f64 d6, d6, d13 │ │ │ │ - vstr d7, [sp, #632] @ 0x278 │ │ │ │ + vldr d6, [sp, #408] @ 0x198 │ │ │ │ + vstr d3, [sp, #608] @ 0x260 │ │ │ │ + vldr d3, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d5, [sp, #616] @ 0x268 │ │ │ │ + vldr d5, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d7, [sp, #624] @ 0x270 │ │ │ │ vadd.f64 d7, d14, d10 │ │ │ │ - vldr d3, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d10, [sp, #264] @ 0x108 │ │ │ │ - vldr d13, [sp, #520] @ 0x208 │ │ │ │ + vadd.f64 d6, d6, d13 │ │ │ │ + vldr d10, [sp, #256] @ 0x100 │ │ │ │ + vldr d13, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d8, d4 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d10, d13 │ │ │ │ - vldr d13, [sp, #304] @ 0x130 │ │ │ │ + vldr d13, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d4, d13, d1 │ │ │ │ - vldr d1, [sp, #272] @ 0x110 │ │ │ │ + vmov.f64 d1, d9 │ │ │ │ + vldr d9, [sp, #536] @ 0x218 │ │ │ │ vadd.f64 d0, d5, d4 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vldr d5, [sp, #328] @ 0x148 │ │ │ │ - vadd.f64 d5, d5, d9 │ │ │ │ - vldr d9, [sp, #544] @ 0x220 │ │ │ │ + vldr d5, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vldr d1, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d8, d1, d9 │ │ │ │ vsub.f64 d1, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vstr d8, [r1] │ │ │ │ + vstr d8, [r6] │ │ │ │ vsub.f64 d8, d4, d6 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d13, [sp, #408] @ 0x198 │ │ │ │ - vldr d0, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d14, [sp, #704] @ 0x2c0 │ │ │ │ - vstr d8, [r1] │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ - vldr d8, [pc, #972] @ 49e30 │ │ │ │ - vstr d6, [r1] │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ + vstr d8, [r6] │ │ │ │ + ldr r6, [sp, #96] @ 0x60 │ │ │ │ + vldr d13, [sp, #400] @ 0x190 │ │ │ │ + vldr d0, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d6, [r6] │ │ │ │ vsub.f64 d6, d7, d1 │ │ │ │ - vstr d2, [ip] │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - vldr d1, [sp, #392] @ 0x188 │ │ │ │ - vstr d6, [fp] │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ + vstr d2, [r9] │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ + vldr d2, [sp, #664] @ 0x298 │ │ │ │ + vstr d6, [r6] │ │ │ │ vsub.f64 d6, d5, d3 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ - vldr d2, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d6, [r1] │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ - vldr d6, [sp, #648] @ 0x288 │ │ │ │ - vstr d3, [r1] │ │ │ │ - ldr r1, [sp, #112] @ 0x70 │ │ │ │ - vldr d3, [sp, #400] @ 0x190 │ │ │ │ - vstr d7, [r1] │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + vldr d8, [pc, #972] @ 4e218 │ │ │ │ + vldr d14, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d6, [r6] │ │ │ │ + ldr r6, [sp, #80] @ 0x50 │ │ │ │ + vldr d6, [sp, #640] @ 0x280 │ │ │ │ + vstr d3, [r6] │ │ │ │ + ldr r6, [sp, #112] @ 0x70 │ │ │ │ + vldr d3, [sp, #392] @ 0x188 │ │ │ │ + vstr d7, [r6] │ │ │ │ vadd.f64 d7, d1, d13 │ │ │ │ - vldr d1, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d13, [sp, #552] @ 0x228 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vsub.f64 d9, d2, d7 │ │ │ │ vadd.f64 d2, d2, d7 │ │ │ │ vstr d2, [sp] │ │ │ │ - vldr d2, [sp, #384] @ 0x180 │ │ │ │ + vldr d2, [sp, #376] @ 0x178 │ │ │ │ vsub.f64 d7, d2, d3 │ │ │ │ - vldr d2, [pc, #896] @ 49e48 │ │ │ │ - vmul.f64 d5, d1, d2 │ │ │ │ - vldr d1, [sp, #512] @ 0x200 │ │ │ │ + vldr d2, [pc, #928] @ 4e230 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ + vmul.f64 d5, d1, d2 │ │ │ │ + vldr d1, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vmul.f64 d6, d0, d15 │ │ │ │ - vldr d0, [sp, #344] @ 0x158 │ │ │ │ + vldr d0, [sp, #336] @ 0x150 │ │ │ │ vstr d4, [sp, #16] │ │ │ │ - vldr d4, [sp, #456] @ 0x1c8 │ │ │ │ vnmls.f64 d6, d1, d2 │ │ │ │ - vldr d1, [pc, #836] @ 49e38 │ │ │ │ + vldr d4, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d1, [pc, #868] @ 4e220 │ │ │ │ vmla.f64 d5, d4, d15 │ │ │ │ vsub.f64 d10, d5, d6 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ - vldr d6, [sp, #360] @ 0x168 │ │ │ │ - vldr d5, [sp, #624] @ 0x270 │ │ │ │ + vldr d6, [sp, #352] @ 0x160 │ │ │ │ + vldr d5, [sp, #616] @ 0x268 │ │ │ │ vadd.f64 d5, d6, d5 │ │ │ │ vadd.f64 d6, d0, d11 │ │ │ │ - vldr d0, [sp, #296] @ 0x128 │ │ │ │ + vldr d0, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d4, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vmla.f64 d6, d5, d1 │ │ │ │ vnmls.f64 d4, d5, d8 │ │ │ │ - vstr d6, [sp, #88] @ 0x58 │ │ │ │ - vstr d4, [sp, #72] @ 0x48 │ │ │ │ - vldr d4, [sp, #576] @ 0x240 │ │ │ │ - vldr d13, [sp, #560] @ 0x230 │ │ │ │ - ldr r1, [sp, #132] @ 0x84 │ │ │ │ - vsub.f64 d5, d14, d4 │ │ │ │ + vmla.f64 d6, d5, d1 │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ + vldr d4, [sp, #568] @ 0x238 │ │ │ │ + vstr d6, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d6, d0, d13 │ │ │ │ - vldr d0, [pc, #784] @ 49e50 │ │ │ │ - vldr d13, [pc, #788] @ 49e58 │ │ │ │ + vldr d0, [pc, #824] @ 4e238 │ │ │ │ + vldr d13, [pc, #828] @ 4e240 │ │ │ │ + vsub.f64 d5, d14, d4 │ │ │ │ vmul.f64 d4, d6, d0 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ vmla.f64 d4, d5, d13 │ │ │ │ vnmls.f64 d6, d5, d0 │ │ │ │ - vldr d5, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d0, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d5, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r6, [sp, #132] @ 0x84 │ │ │ │ + vldr d0, [sp, #488] @ 0x1e8 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmov.f64 d13, d6 │ │ │ │ - vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d6, [sp, #432] @ 0x1b0 │ │ │ │ vnmls.f64 d5, d6, d15 │ │ │ │ - vldr d6, [sp, #512] @ 0x200 │ │ │ │ + vldr d6, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vmla.f64 d6, d0, d2 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #296] @ 0x128 │ │ │ │ + vldr d5, [sp, #288] @ 0x120 │ │ │ │ vstr d0, [sp, #96] @ 0x60 │ │ │ │ - vldr d0, [sp, #576] @ 0x240 │ │ │ │ + vldr d0, [sp, #568] @ 0x238 │ │ │ │ vadd.f64 d2, d14, d0 │ │ │ │ - vldr d0, [sp, #560] @ 0x230 │ │ │ │ + vldr d0, [sp, #552] @ 0x228 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ vmul.f64 d1, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vmov.f64 d14, d1 │ │ │ │ vnmls.f64 d5, d2, d0 │ │ │ │ + vmov.f64 d14, d1 │ │ │ │ + vldr d1, [pc, #716] @ 4e240 │ │ │ │ vmla.f64 d14, d2, d8 │ │ │ │ - vldr d2, [sp, #344] @ 0x158 │ │ │ │ - vldr d1, [pc, #672] @ 49e58 │ │ │ │ + vldr d2, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d2, d2, d11 │ │ │ │ - vldr d11, [pc, #656] @ 49e50 │ │ │ │ - vstr d5, [sp, #296] @ 0x128 │ │ │ │ + vldr d11, [pc, #692] @ 4e238 │ │ │ │ vstr d14, [sp, #112] @ 0x70 │ │ │ │ - vldr d5, [sp, #624] @ 0x270 │ │ │ │ - vldr d14, [sp, #360] @ 0x168 │ │ │ │ + vldr d14, [sp, #352] @ 0x160 │ │ │ │ + vstr d5, [sp, #288] @ 0x120 │ │ │ │ + vldr d5, [sp, #616] @ 0x268 │ │ │ │ vsub.f64 d14, d14, d5 │ │ │ │ vmul.f64 d5, d2, d11 │ │ │ │ vmul.f64 d2, d2, d1 │ │ │ │ vnmls.f64 d5, d14, d1 │ │ │ │ - vmla.f64 d2, d14, d11 │ │ │ │ vadd.f64 d1, d9, d3 │ │ │ │ + vmla.f64 d2, d14, d11 │ │ │ │ vsub.f64 d3, d9, d3 │ │ │ │ vldr d11, [sp] │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #72] @ 0x48 │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ vsub.f64 d8, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d8, [r1] │ │ │ │ - vstr d1, [r7] │ │ │ │ + vstr d8, [r6] │ │ │ │ + vstr d1, [ip] │ │ │ │ vsub.f64 d1, d2, d13 │ │ │ │ - ldr r1, [sp, #236] @ 0xec │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ - ldr r7, [sp, #148] @ 0x94 │ │ │ │ + ldr r6, [sp, #236] @ 0xec │ │ │ │ vadd.f64 d2, d13, d2 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vsub.f64 d8, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ vldr d0, [sp, #96] @ 0x60 │ │ │ │ - vstr d8, [r1] │ │ │ │ + vstr d8, [r6] │ │ │ │ vsub.f64 d7, d11, d0 │ │ │ │ - ldr r1, [sp, #244] @ 0xf4 │ │ │ │ - vstr d1, [r7] │ │ │ │ - vstr d6, [r1] │ │ │ │ + ldr r6, [sp, #148] @ 0x94 │ │ │ │ + vstr d1, [r6] │ │ │ │ + ldr r6, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d6, [r6] │ │ │ │ vsub.f64 d6, d3, d2 │ │ │ │ - ldr r1, [sp, #140] @ 0x8c │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vstr d5, [r1] │ │ │ │ - ldr r1, [sp, #752] @ 0x2f0 │ │ │ │ - vstr d6, [r1] │ │ │ │ - ldr r1, [sp, #124] @ 0x7c │ │ │ │ - vstr d3, [r1] │ │ │ │ + ldr r6, [sp, #140] @ 0x8c │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r6, [sp, #124] @ 0x7c │ │ │ │ + vstr d6, [r7] │ │ │ │ + vstr d3, [r6] │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ vldr d3, [sp, #112] @ 0x70 │ │ │ │ - ldr r7, [sp, #108] @ 0x6c │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d6, d4, d3 │ │ │ │ - vldr d14, [sp, #368] @ 0x170 │ │ │ │ - vldr d9, [sp, #256] @ 0x100 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r9] │ │ │ │ - vstr d7, [r7] │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r6, [sp, #108] @ 0x6c │ │ │ │ + vldr d9, [sp, #248] @ 0xf8 │ │ │ │ + vldr d14, [sp, #360] @ 0x168 │ │ │ │ + vstr d7, [r6] │ │ │ │ vsub.f64 d7, d4, d3 │ │ │ │ vldr d4, [sp, #16] │ │ │ │ - vldr d3, [sp, #296] @ 0x128 │ │ │ │ + ldr r6, [sp, #88] @ 0x58 │ │ │ │ + vldr d3, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d6, d4, d10 │ │ │ │ vsub.f64 d13, d4, d10 │ │ │ │ + vldr d10, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d4, d11, d0 │ │ │ │ - vldr d10, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r1] │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - vldr d5, [sp, #88] @ 0x58 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ + vldr d5, [sp, #80] @ 0x50 │ │ │ │ + vstr d7, [r6] │ │ │ │ + ldr r6, [sp, #92] @ 0x5c │ │ │ │ vsub.f64 d7, d5, d3 │ │ │ │ - ldr r1, [sp, #84] @ 0x54 │ │ │ │ vsub.f64 d6, d7, d13 │ │ │ │ vadd.f64 d7, d7, d13 │ │ │ │ - vldr d13, [sp, #584] @ 0x248 │ │ │ │ - vstr d6, [r1] │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ - vstr d7, [r1] │ │ │ │ + vldr d13, [sp, #576] @ 0x240 │ │ │ │ + vstr d6, [r6] │ │ │ │ + ldr r6, [sp, #44] @ 0x2c │ │ │ │ + vstr d7, [r6] │ │ │ │ vadd.f64 d7, d5, d3 │ │ │ │ - ldr r1, [sp, #104] @ 0x68 │ │ │ │ - vldr d5, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r6, [sp, #104] @ 0x68 │ │ │ │ + vldr d5, [sp, #416] @ 0x1a0 │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [sp, #248] @ 0xf8 │ │ │ │ - vstr d6, [r1] │ │ │ │ - vstr d4, [lr] │ │ │ │ + vldr d7, [sp, #240] @ 0xf0 │ │ │ │ + vstr d6, [r6] │ │ │ │ + vstr d4, [sl] │ │ │ │ vsub.f64 d4, d7, d14 │ │ │ │ - vldr d14, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d6, [sp, #408] @ 0x198 │ │ │ │ + vldr d14, [sp, #472] @ 0x1d8 │ │ │ │ vsub.f64 d7, d14, d5 │ │ │ │ - vldr d5, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d14, [sp, #520] @ 0x208 │ │ │ │ + vldr d5, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d14, [sp, #512] @ 0x200 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ - vldr d6, [sp, #376] @ 0x178 │ │ │ │ - vldr d5, [sp, #544] @ 0x220 │ │ │ │ + vldr d6, [sp, #368] @ 0x170 │ │ │ │ + vldr d5, [sp, #536] @ 0x218 │ │ │ │ vsub.f64 d6, d9, d6 │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d10, d14 │ │ │ │ - vldr d10, [sp, #272] @ 0x110 │ │ │ │ + vldr d10, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d5, d10, d5 │ │ │ │ - vldr d10, [sp, #304] @ 0x130 │ │ │ │ + vldr d10, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d3, d10, d13 │ │ │ │ - vldr d10, [sp, #328] @ 0x148 │ │ │ │ - vldr d13, [sp, #608] @ 0x260 │ │ │ │ + vldr d10, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - ldr r1, [sp, #120] @ 0x78 │ │ │ │ - vldr d14, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d13, [sp, #600] @ 0x258 │ │ │ │ vsub.f64 d1, d10, d13 │ │ │ │ - vldr d10, [sp, #712] @ 0x2c8 │ │ │ │ vsub.f64 d5, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vadd.f64 d1, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vldr d0, [sp, #736] @ 0x2e0 │ │ │ │ vmul.f64 d1, d1, d12 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ vsub.f64 d8, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vstr d8, [r5] │ │ │ │ - vstr d2, [r1] │ │ │ │ + ldr r6, [sp, #120] @ 0x78 │ │ │ │ + vldr d10, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d14, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d2, [r6] │ │ │ │ vsub.f64 d2, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - ldr r1, [sp, #136] @ 0x88 │ │ │ │ - vldr d8, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r6, [sp, #136] @ 0x88 │ │ │ │ + vldr d0, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d8, [sp, #736] @ 0x2e0 │ │ │ │ vmul.f64 d2, d2, d12 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vsub.f64 d1, d2, d6 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vldr d2, [pc, #160] @ 49e48 │ │ │ │ - vstr d1, [r1] │ │ │ │ + vldr d2, [pc, #196] @ 4e230 │ │ │ │ + vstr d1, [r6] │ │ │ │ vstr d6, [r4] │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ - ldr r1, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ + ldr r6, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d7, d5, d9 │ │ │ │ vadd.f64 d9, d9, d5 │ │ │ │ - vldr d5, [sp, #472] @ 0x1d8 │ │ │ │ - ldr r4, [sp, #240] @ 0xf0 │ │ │ │ - vstr d6, [r1] │ │ │ │ - ldr r1, [sp, #144] @ 0x90 │ │ │ │ - vsub.f64 d5, d8, d5 │ │ │ │ + vldr d5, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d6, [r6] │ │ │ │ + ldr r6, [sp, #144] @ 0x90 │ │ │ │ vstr d4, [r2] │ │ │ │ - vldr d4, [sp, #600] @ 0x258 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vldr d7, [sp, #640] @ 0x280 │ │ │ │ - vstr d9, [r4] │ │ │ │ - vldr d9, [sp, #680] @ 0x2a8 │ │ │ │ + vsub.f64 d5, d8, d5 │ │ │ │ + vldr d4, [sp, #592] @ 0x250 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vldr d7, [sp, #632] @ 0x278 │ │ │ │ + vstr d9, [r8] │ │ │ │ + vldr d9, [sp, #672] @ 0x2a0 │ │ │ │ vsub.f64 d1, d7, d14 │ │ │ │ vadd.f64 d13, d7, d14 │ │ │ │ - vldr d14, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d14, [sp, #720] @ 0x2d0 │ │ │ │ vadd.f64 d11, d9, d10 │ │ │ │ vsub.f64 d3, d9, d10 │ │ │ │ - vldr d9, [sp, #320] @ 0x140 │ │ │ │ + vldr d9, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d6, d14, d0 │ │ │ │ vadd.f64 d7, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vmul.f64 d10, d6, d12 │ │ │ │ - vldr d6, [sp, #592] @ 0x250 │ │ │ │ + vldr d6, [sp, #584] @ 0x248 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ - vldr d9, [sp, #312] @ 0x138 │ │ │ │ + vldr d9, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d5, d9, d4 │ │ │ │ vmul.f64 d4, d5, d15 │ │ │ │ - b.n 49e60 │ │ │ │ - nop │ │ │ │ - add r6, pc, #44 @ (adr r6, 49e60 ) │ │ │ │ + vmla.f64 d4, d6, d2 │ │ │ │ + vmul.f64 d6, d6, d15 │ │ │ │ + vnmls.f64 d6, d5, d2 │ │ │ │ + vldr d5, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d4, [sp, #8] │ │ │ │ + vadd.f64 d4, d8, d5 │ │ │ │ + vldr d8, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ + vsub.f64 d6, d14, d0 │ │ │ │ + vldr d14, [sp, #520] @ 0x208 │ │ │ │ + b.n 4e248 │ │ │ │ + add r6, pc, #44 @ (adr r6, 4e248 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - add r6, pc, #44 @ (adr r6, 49e70 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 4e258 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 4a104 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 4e4ec ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 4a0e8 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 4e4d0 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - vmla.f64 d4, d6, d2 │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ - vnmls.f64 d6, d5, d2 │ │ │ │ - vldr d5, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d4, [sp, #8] │ │ │ │ - vadd.f64 d4, d8, d5 │ │ │ │ - vldr d8, [sp, #696] @ 0x2b8 │ │ │ │ - vstr d6, [sp, #16] │ │ │ │ - vsub.f64 d6, d14, d0 │ │ │ │ - vldr d14, [sp, #528] @ 0x210 │ │ │ │ - vldr d0, [sp, #688] @ 0x2b0 │ │ │ │ - ldr r1, [sp, #152] @ 0x98 │ │ │ │ + vldr d0, [sp, #680] @ 0x2a8 │ │ │ │ vadd.f64 d9, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d8, d14 │ │ │ │ - vldr d14, [sp, #536] @ 0x218 │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ - ldr r2, [sp, #228] @ 0xe4 │ │ │ │ - vsub.f64 d5, d0, d14 │ │ │ │ + vldr d14, [sp, #528] @ 0x210 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ vmul.f64 d9, d9, d12 │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ + vsub.f64 d5, d0, d14 │ │ │ │ vmul.f64 d14, d5, d15 │ │ │ │ vmla.f64 d14, d6, d2 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vnmls.f64 d6, d5, d2 │ │ │ │ vmov.f64 d5, d0 │ │ │ │ - vldr d0, [sp, #536] @ 0x218 │ │ │ │ + vldr d0, [sp, #528] @ 0x210 │ │ │ │ vstr d6, [sp] │ │ │ │ vadd.f64 d6, d5, d0 │ │ │ │ - vldr d0, [sp, #528] @ 0x210 │ │ │ │ - vadd.f64 d5, d8, d0 │ │ │ │ + vmov.f64 d5, d8 │ │ │ │ + vldr d0, [sp, #520] @ 0x208 │ │ │ │ + ldr r5, [sp, #52] @ 0x34 │ │ │ │ + vldr d8, [sp, #592] @ 0x250 │ │ │ │ + vadd.f64 d5, d5, d0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - vldr d8, [sp, #600] @ 0x258 │ │ │ │ + ldr r6, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d2, d5, d2 │ │ │ │ vnmls.f64 d2, d6, d15 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vstr d2, [sp, #24] │ │ │ │ vmov.f64 d2, d6 │ │ │ │ + vldr d6, [sp, #584] @ 0x248 │ │ │ │ vmla.f64 d2, d5, d15 │ │ │ │ - vldr d5, [sp, #312] @ 0x138 │ │ │ │ - vldr d6, [sp, #592] @ 0x250 │ │ │ │ + vldr d5, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ - vldr d8, [sp, #320] @ 0x140 │ │ │ │ - vstr d2, [sp, #64] @ 0x40 │ │ │ │ + vldr d8, [sp, #312] @ 0x138 │ │ │ │ + vstr d2, [sp, #32] │ │ │ │ vsub.f64 d2, d8, d6 │ │ │ │ vmul.f64 d6, d2, d0 │ │ │ │ vnmls.f64 d6, d5, d15 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vmla.f64 d5, d2, d15 │ │ │ │ vadd.f64 d2, d1, d7 │ │ │ │ vsub.f64 d7, d1, d7 │ │ │ │ - vldr d1, [pc, #-220] @ 49e50 │ │ │ │ + vldr d1, [pc, #-180] @ 4e238 │ │ │ │ vadd.f64 d0, d14, d6 │ │ │ │ vsub.f64 d6, d6, d14 │ │ │ │ vldr d14, [sp, #24] │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vadd.f64 d0, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vstr d8, [r0] │ │ │ │ - vstr d2, [r1] │ │ │ │ + vstr d2, [r6] │ │ │ │ vsub.f64 d4, d6, d3 │ │ │ │ - vldr d2, [sp] │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - ldr r1, [sp, #160] @ 0xa0 │ │ │ │ + vldr d2, [sp] │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + ldr r6, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d2, d5, d2 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [pc, #-308] @ 49e38 │ │ │ │ - vstr d8, [r4] │ │ │ │ - ldr r4, [sp, #220] @ 0xdc │ │ │ │ - vstr d2, [r2] │ │ │ │ + vldr d0, [pc, #-272] @ 4e220 │ │ │ │ + vstr d8, [r6] │ │ │ │ + ldr r6, [sp, #224] @ 0xe0 │ │ │ │ + vstr d2, [r1] │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ + ldr r1, [sp, #160] @ 0xa0 │ │ │ │ + vldr d8, [pc, #-284] @ 4e228 │ │ │ │ vstr d4, [r1] │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d6, [r6] │ │ │ │ vldr d6, [sp] │ │ │ │ vldr d4, [sp, #8] │ │ │ │ - ldr r4, [sp, #200] @ 0xc8 │ │ │ │ + ldr r1, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d8, [pc, #-340] @ 49e40 │ │ │ │ + ldr r6, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d4, d14 │ │ │ │ vstr d5, [r1] │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d13, d9 │ │ │ │ + ldr r1, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d11, d10 │ │ │ │ vsub.f64 d11, d11, d10 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vstr d7, [r7] │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vldr d2, [sp, #64] @ 0x40 │ │ │ │ - ldr r1, [sp, #184] @ 0xb8 │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ + vstr d5, [r6] │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d3, d2 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - ldr r7, [sp, #80] @ 0x50 │ │ │ │ - ldr r4, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r1] │ │ │ │ - vstr d7, [r5] │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ + ldr r0, [sp, #60] @ 0x3c │ │ │ │ + ldr r1, [sp, #192] @ 0xc0 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d4, d14 │ │ │ │ - ldr r5, [sp, #192] @ 0xc0 │ │ │ │ - vldr d14, [sp, #552] @ 0x228 │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ + vldr d14, [sp, #544] @ 0x220 │ │ │ │ vsub.f64 d6, d7, d11 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d6, [r1] │ │ │ │ vadd.f64 d6, d3, d2 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d7, [r0] │ │ │ │ vsub.f64 d7, d13, d9 │ │ │ │ - vldr d9, [sp, #400] @ 0x190 │ │ │ │ - vldr d2, [pc, #-460] @ 49e48 │ │ │ │ - vldr d3, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r1, [sp, #208] @ 0xd0 │ │ │ │ + vldr d9, [sp, #392] @ 0x188 │ │ │ │ + vldr d2, [pc, #-420] @ 4e230 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #656] @ 0x290 │ │ │ │ - vstr d5, [r7] │ │ │ │ - vstr d7, [r4] │ │ │ │ - vldr d7, [sp, #384] @ 0x180 │ │ │ │ - vldr d5, [sp, #664] @ 0x298 │ │ │ │ + vldr d3, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d6, [sp, #648] @ 0x288 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vstr d7, [r1] │ │ │ │ + vldr d7, [sp, #376] @ 0x178 │ │ │ │ + vldr d5, [sp, #656] @ 0x290 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ - vldr d9, [sp, #408] @ 0x198 │ │ │ │ + vldr d9, [sp, #400] @ 0x190 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vsub.f64 d10, d5, d7 │ │ │ │ vadd.f64 d13, d5, d7 │ │ │ │ - vldr d7, [sp, #392] @ 0x188 │ │ │ │ - vldr d5, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d7, [sp, #384] @ 0x180 │ │ │ │ + vldr d5, [sp, #496] @ 0x1f0 │ │ │ │ vsub.f64 d7, d9, d7 │ │ │ │ - vldr d9, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ - vmla.f64 d5, d3, d15 │ │ │ │ - vldr d3, [sp, #336] @ 0x150 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ + vmla.f64 d5, d3, d15 │ │ │ │ + vldr d3, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vmul.f64 d6, d9, d15 │ │ │ │ - vldr d9, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d9, [sp, #424] @ 0x1a8 │ │ │ │ vnmls.f64 d6, d9, d2 │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d9, d5, d6 │ │ │ │ - vldr d6, [sp, #632] @ 0x278 │ │ │ │ - vldr d5, [sp, #352] @ 0x160 │ │ │ │ + vldr d5, [sp, #344] @ 0x158 │ │ │ │ + vldr d6, [sp, #624] @ 0x270 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vldr d6, [sp, #616] @ 0x268 │ │ │ │ + vldr d6, [sp, #608] @ 0x260 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ vmul.f64 d3, d6, d8 │ │ │ │ vnmls.f64 d3, d5, d0 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vmla.f64 d5, d6, d0 │ │ │ │ - vldr d6, [sp, #280] @ 0x118 │ │ │ │ + vldr d6, [sp, #272] @ 0x110 │ │ │ │ vstr d3, [sp, #16] │ │ │ │ vstr d5, [sp, #24] │ │ │ │ vsub.f64 d5, d6, d14 │ │ │ │ - vldr d6, [sp, #288] @ 0x120 │ │ │ │ - vldr d14, [sp, #568] @ 0x238 │ │ │ │ - ldr r1, [sp, #232] @ 0xe8 │ │ │ │ - ldr r3, [sp, #156] @ 0x9c │ │ │ │ + vldr d6, [sp, #280] @ 0x118 │ │ │ │ + vldr d14, [sp, #560] @ 0x230 │ │ │ │ vsub.f64 d6, d6, d14 │ │ │ │ - vldr d14, [pc, #-628] @ 49e58 │ │ │ │ - ldr r7, [sp, #172] @ 0xac │ │ │ │ - ldr r4, [sp, #224] @ 0xe0 │ │ │ │ + vldr d14, [pc, #-584] @ 4e240 │ │ │ │ vmul.f64 d3, d6, d1 │ │ │ │ vnmls.f64 d3, d5, d14 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ vmla.f64 d5, d6, d14 │ │ │ │ - vldr d14, [sp, #288] @ 0x120 │ │ │ │ - vmul.f64 d6, d1, d15 │ │ │ │ - vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ - vmla.f64 d6, d1, d2 │ │ │ │ - vldr d1, [sp, #488] @ 0x1e8 │ │ │ │ vstr d3, [sp] │ │ │ │ vstr d5, [sp, #8] │ │ │ │ + vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r5, [sp, #156] @ 0x9c │ │ │ │ + vldr d14, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d6, d1, d15 │ │ │ │ + ldr r3, [sp, #172] @ 0xac │ │ │ │ + vldr d1, [sp, #440] @ 0x1b8 │ │ │ │ + ldrd r6, r1, [sp, #228] @ 0xe4 │ │ │ │ + vmla.f64 d6, d1, d2 │ │ │ │ + vldr d1, [sp, #480] @ 0x1e0 │ │ │ │ vmul.f64 d5, d1, d2 │ │ │ │ - vldr d1, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d2, [sp, #568] @ 0x238 │ │ │ │ + vldr d1, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d2, [sp, #560] @ 0x230 │ │ │ │ vnmls.f64 d5, d1, d15 │ │ │ │ vadd.f64 d14, d14, d2 │ │ │ │ - vldr d2, [sp, #280] @ 0x118 │ │ │ │ + vldr d2, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #552] @ 0x228 │ │ │ │ + vldr d5, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d3, d2, d5 │ │ │ │ - vldr d5, [sp, #352] @ 0x160 │ │ │ │ + vldr d5, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d2, d3, d0 │ │ │ │ vmla.f64 d2, d14, d8 │ │ │ │ vmul.f64 d14, d14, d0 │ │ │ │ - vldr d0, [sp, #616] @ 0x268 │ │ │ │ + vldr d0, [sp, #608] @ 0x260 │ │ │ │ vnmls.f64 d14, d3, d8 │ │ │ │ - vldr d8, [sp, #336] @ 0x150 │ │ │ │ - vsub.f64 d3, d8, d0 │ │ │ │ - vldr d8, [sp, #632] @ 0x278 │ │ │ │ + vldr d8, [sp, #328] @ 0x148 │ │ │ │ vstr d2, [sp, #32] │ │ │ │ - vldr d0, [pc, #-772] @ 49e50 │ │ │ │ + vsub.f64 d3, d8, d0 │ │ │ │ + vldr d8, [sp, #624] @ 0x270 │ │ │ │ + vldr d0, [pc, #-732] @ 4e238 │ │ │ │ vsub.f64 d2, d5, d8 │ │ │ │ - vldr d8, [pc, #-772] @ 49e58 │ │ │ │ + vldr d8, [pc, #-732] @ 4e240 │ │ │ │ vmul.f64 d5, d2, d8 │ │ │ │ vmla.f64 d5, d3, d0 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vnmls.f64 d3, d2, d0 │ │ │ │ vldr d0, [sp] │ │ │ │ vadd.f64 d2, d10, d4 │ │ │ │ vsub.f64 d4, d10, d4 │ │ │ │ vadd.f64 d0, d0, d5 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d8, [r1] │ │ │ │ - vstr d2, [r3] │ │ │ │ + vstr d2, [r5] │ │ │ │ vldr d2, [sp, #8] │ │ │ │ - ldr r3, [sp, #164] @ 0xa4 │ │ │ │ + ldr r5, [sp, #164] @ 0xa4 │ │ │ │ + ldr r1, [sp, #220] @ 0xdc │ │ │ │ vsub.f64 d2, d3, d2 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vldr d0, [sp] │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vstr d8, [r4] │ │ │ │ - vstr d2, [r7] │ │ │ │ - ldr r7, [sp, #216] @ 0xd8 │ │ │ │ + vstr d8, [r6] │ │ │ │ + vstr d2, [r3] │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ + ldr r3, [sp, #180] @ 0xb4 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vadd.f64 d7, d13, d1 │ │ │ │ vsub.f64 d13, d13, d1 │ │ │ │ - vstr d6, [r7] │ │ │ │ - vstr d5, [r3] │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - ldr r3, [sp, #180] @ 0xb4 │ │ │ │ - ldr r1, [sp, #204] @ 0xcc │ │ │ │ vadd.f64 d3, d2, d3 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - ldr r0, [sp, #52] @ 0x34 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ - ldr r5, [sp, #212] @ 0xd4 │ │ │ │ + vstr d6, [r1] │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d6, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ + vstr d5, [r5] │ │ │ │ vstr d6, [r3] │ │ │ │ - vstr d4, [r6] │ │ │ │ + vstr d4, [r1] │ │ │ │ vldr d4, [sp, #16] │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ - ldr r3, [sp, #196] @ 0xc4 │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ + ldr r7, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d6, d4, d2 │ │ │ │ + ldr r5, [sp, #204] @ 0xcc │ │ │ │ + ldr r0, [sp, #188] @ 0xbc │ │ │ │ + ldr r3, [sp, #864] @ 0x360 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d6, d11, d9 │ │ │ │ vsub.f64 d11, d11, d9 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vstr d7, [r6] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #864] @ 0x360 │ │ │ │ + vstr d5, [r5] │ │ │ │ + vstr d7, [r4] │ │ │ │ vsub.f64 d7, d3, d14 │ │ │ │ vadd.f64 d14, d3, d14 │ │ │ │ - ldr r6, [sp, #60] @ 0x3c │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #748] @ 0x2ec │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r0] │ │ │ │ - ldr r0, [sp, #188] @ 0xbc │ │ │ │ + add r9, r3 │ │ │ │ + ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d5, [r4] │ │ │ │ vstr d7, [r0] │ │ │ │ vsub.f64 d7, d4, d2 │ │ │ │ + add sl, r3 │ │ │ │ + ldr r0, [sp, #196] @ 0xc4 │ │ │ │ + ldr r4, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #756] @ 0x2f4 │ │ │ │ vsub.f64 d6, d7, d11 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ - vstr d6, [r2] │ │ │ │ + eor.w fp, fp, r3 │ │ │ │ + ldr r3, [sp, #868] @ 0x364 │ │ │ │ + vstr d6, [r7] │ │ │ │ vsub.f64 d6, d13, d14 │ │ │ │ - vstr d7, [r3] │ │ │ │ vadd.f64 d13, d13, d14 │ │ │ │ - ldr r3, [sp, #872] @ 0x368 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #872] @ 0x368 │ │ │ │ - ldr r3, [sp, #756] @ 0x2f4 │ │ │ │ - vstr d6, [r6] │ │ │ │ - add ip, r3 │ │ │ │ - ldr r3, [sp, #760] @ 0x2f8 │ │ │ │ - vstr d13, [r5] │ │ │ │ - add lr, r3 │ │ │ │ - ldr r3, [sp, #764] @ 0x2fc │ │ │ │ - eor.w r8, r8, r3 │ │ │ │ - ldrd r2, r3, [sp, #872] @ 0x368 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #864] @ 0x360 │ │ │ │ + vstr d13, [r4] │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 490b0 │ │ │ │ - add.w sp, sp, #772 @ 0x304 │ │ │ │ + bne.w 4d470 │ │ │ │ + add.w sp, sp, #764 @ 0x2fc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0004a288 : │ │ │ │ - ldr r2, [pc, #8] @ (4a294 ) │ │ │ │ - ldr r1, [pc, #12] @ (4a298 ) │ │ │ │ +0004e660 : │ │ │ │ + ldr r2, [pc, #8] @ (4e66c ) │ │ │ │ + ldr r1, [pc, #12] @ (4e670 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - movs r7, #8 │ │ │ │ + strh r0, [r6, r4] │ │ │ │ movs r5, r0 │ │ │ │ - ldc 15, cr15, [r7, #1020]! @ 0x3fc │ │ │ │ + stc 15, cr15, [r7, #1020] @ 0x3fc │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r1 │ │ │ │ - mov r7, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r3 │ │ │ │ vpush {d8-d15} │ │ │ │ - subw sp, sp, #1684 @ 0x694 │ │ │ │ - mov.w r0, #1008 @ 0x3f0 │ │ │ │ - mov r9, r3 │ │ │ │ - ldr.w r3, [pc, #1568] @ 4a8d8 │ │ │ │ - ldr.w r1, [sp, #1784] @ 0x6f8 │ │ │ │ - add r3, pc │ │ │ │ - subs r1, #1 │ │ │ │ - mla r6, r0, r1, r2 │ │ │ │ - ldr.w r2, [sp, #1784] @ 0x6f8 │ │ │ │ - ldr.w r1, [sp, #1788] @ 0x6fc │ │ │ │ - cmp r2, r1 │ │ │ │ - bge.w 4d13e │ │ │ │ - ldr.w r2, [sp, #1792] @ 0x700 │ │ │ │ - mov fp, r9 │ │ │ │ - mov sl, r8 │ │ │ │ - mov r9, r7 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str.w r2, [sp, #1668] @ 0x684 │ │ │ │ - negs r2, r2 │ │ │ │ - str.w r2, [sp, #1672] @ 0x688 │ │ │ │ - ldr.w r2, [pc, #1520] @ 4a8dc │ │ │ │ - ldr r3, [r3, r2] │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ + subw sp, sp, #1692 @ 0x69c │ │ │ │ + ldr.w r3, [sp, #1792] @ 0x700 │ │ │ │ + ldr.w r1, [pc, #1608] @ 4ece8 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + rsb r3, r3, r3, lsl #6 │ │ │ │ + add r1, pc │ │ │ │ + add.w r6, r2, r3, lsl #4 │ │ │ │ + ldr.w r3, [sp, #1792] @ 0x700 │ │ │ │ + ldr.w r2, [sp, #1796] @ 0x704 │ │ │ │ + cmp r3, r2 │ │ │ │ + bge.w 5159a │ │ │ │ + ldr.w r3, [sp, #1800] @ 0x708 │ │ │ │ + mov r9, fp │ │ │ │ + mov fp, sl │ │ │ │ + mov sl, r0 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str.w r3, [sp, #1676] @ 0x68c │ │ │ │ - mov.w r7, fp, lsl #8 │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str.w r3, [sp, #1680] @ 0x690 │ │ │ │ + ldr.w r3, [pc, #1556] @ 4ecec │ │ │ │ + ldr r3, [r1, r3] │ │ │ │ + ldr r3, [r3, #0] │ │ │ │ + str.w r3, [sp, #1684] @ 0x694 │ │ │ │ + mov.w r7, r9, lsl #8 │ │ │ │ + vldr d0, [r6, #240] @ 0xf0 │ │ │ │ + mov.w lr, r9, lsl #6 │ │ │ │ + add.w r2, fp, r7 │ │ │ │ vldr d2, [r6, #504] @ 0x1f8 │ │ │ │ - add.w r2, sl, r7 │ │ │ │ - add.w r3, r9, r7 │ │ │ │ - vldr d7, [r6, #496] @ 0x1f0 │ │ │ │ - mov.w lr, #184 @ 0xb8 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - mov.w ip, #216 @ 0xd8 │ │ │ │ + add.w r3, sl, r7 │ │ │ │ + add.w ip, r9, r9, lsl #1 │ │ │ │ vldr d6, [r2] │ │ │ │ + mov.w r1, r9, lsl #5 │ │ │ │ + str r3, [sp, #24] │ │ │ │ vldr d5, [r3] │ │ │ │ - mov.w r3, fp, lsl #7 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - add.w r2, r9, r3 │ │ │ │ + mov.w r3, r9, lsl #7 │ │ │ │ + str r2, [sp, #32] │ │ │ │ + vldr d7, [r6, #496] @ 0x1f0 │ │ │ │ + add.w r2, sl, r3 │ │ │ │ + add r3, fp │ │ │ │ + add.w r4, r3, r7 │ │ │ │ + add.w r0, r2, r7 │ │ │ │ vmul.f64 d1, d6, d2 │ │ │ │ - add r3, sl │ │ │ │ - vmla.f64 d1, d5, d7 │ │ │ │ - vmul.f64 d5, d5, d2 │ │ │ │ - adds r5, r3, r7 │ │ │ │ - vldr d0, [r6, #240] @ 0xf0 │ │ │ │ vldr d8, [r3] │ │ │ │ - adds r0, r2, r7 │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ + vldr d9, [r4] │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ vldr d10, [r6, #760] @ 0x2f8 │ │ │ │ - mul.w lr, lr, fp │ │ │ │ + vmla.f64 d1, d5, d7 │ │ │ │ + vmul.f64 d5, d5, d2 │ │ │ │ + str r4, [sp, #68] @ 0x44 │ │ │ │ + vldr d4, [fp] │ │ │ │ + add.w r4, fp, lr │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ + vldr d3, [sl] │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ vldr d6, [r6, #248] @ 0xf8 │ │ │ │ - mul.w ip, ip, fp │ │ │ │ - vldr d9, [r5] │ │ │ │ - vldr d4, [sl] │ │ │ │ vmul.f64 d2, d8, d6 │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ vmla.f64 d2, d7, d0 │ │ │ │ vldr d7, [r0] │ │ │ │ - vldr d3, [r9] │ │ │ │ - str r3, [sp, #24] │ │ │ │ - mov.w r3, fp, lsl #6 │ │ │ │ vnmls.f64 d6, d8, d0 │ │ │ │ - vldr d8, [r6, #752] @ 0x2f0 │ │ │ │ vmul.f64 d0, d9, d10 │ │ │ │ - add.w r4, sl, r3 │ │ │ │ - str r0, [sp, #32] │ │ │ │ - add.w r0, r9, r3 │ │ │ │ + add.w r0, sl, lr │ │ │ │ + sub.w lr, lr, r9 │ │ │ │ + vldr d8, [r6, #752] @ 0x2f0 │ │ │ │ + add.w r5, r0, r7 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ vmla.f64 d0, d7, d8 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - adds r1, r4, r7 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ - mov.w r3, #448 @ 0x1c0 │ │ │ │ - adds r5, r0, r7 │ │ │ │ - str r2, [sp, #16] │ │ │ │ vnmls.f64 d7, d9, d8 │ │ │ │ vadd.f64 d9, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - add.w r2, r9, r3 │ │ │ │ - add r3, sl │ │ │ │ vadd.f64 d8, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vsub.f64 d0, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ vadd.f64 d10, d9, d8 │ │ │ │ vsub.f64 d8, d9, d8 │ │ │ │ vadd.f64 d12, d2, d0 │ │ │ │ vsub.f64 d11, d0, d2 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vstr d10, [sp, #616] @ 0x268 │ │ │ │ - vstr d12, [sp, #632] @ 0x278 │ │ │ │ + vstr d10, [sp, #624] @ 0x270 │ │ │ │ + vstr d8, [sp, #632] @ 0x278 │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - vldr d12, [r6, #120] @ 0x78 │ │ │ │ - vsub.f64 d13, d3, d2 │ │ │ │ vldr d5, [r4] │ │ │ │ + vstr d12, [sp, #640] @ 0x280 │ │ │ │ + vsub.f64 d13, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vstr d11, [sp, #640] @ 0x280 │ │ │ │ - vstr d7, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d12, [r6, #120] @ 0x78 │ │ │ │ + vstr d11, [sp, #648] @ 0x288 │ │ │ │ + vstr d7, [sp, #680] @ 0x2a8 │ │ │ │ vldr d7, [r0] │ │ │ │ vmul.f64 d11, d5, d12 │ │ │ │ - vstr d6, [sp, #664] @ 0x298 │ │ │ │ + vstr d6, [sp, #672] @ 0x2a0 │ │ │ │ vldr d6, [r6, #112] @ 0x70 │ │ │ │ + vstr d13, [sp, #656] @ 0x290 │ │ │ │ + vstr d3, [sp, #664] @ 0x298 │ │ │ │ + strd r0, r4, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d12, d7, d12 │ │ │ │ - vstr d8, [sp, #624] @ 0x270 │ │ │ │ - vstr d13, [sp, #648] @ 0x288 │ │ │ │ + str r5, [sp, #80] @ 0x50 │ │ │ │ + vldr d10, [r6, #376] @ 0x178 │ │ │ │ vmla.f64 d11, d7, d6 │ │ │ │ - vstr d3, [sp, #656] @ 0x290 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - vnmls.f64 d12, d5, d6 │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ vldr d4, [r6, #632] @ 0x278 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vldr d7, [r6, #624] @ 0x270 │ │ │ │ + vnmls.f64 d12, d5, d6 │ │ │ │ vldr d5, [r5] │ │ │ │ + add.w r5, r4, r7 │ │ │ │ + mov.w r4, r9, lsl #3 │ │ │ │ + vldr d6, [r5] │ │ │ │ + sub.w r2, r4, r9 │ │ │ │ + vldr d7, [r6, #624] @ 0x270 │ │ │ │ + mov.w r3, r2, lsl #6 │ │ │ │ + str r4, [sp, #8] │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + add r3, fp │ │ │ │ + vldr d8, [r6, #888] @ 0x378 │ │ │ │ vmul.f64 d1, d6, d4 │ │ │ │ vldr d2, [r3] │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - movs r3, #192 @ 0xc0 │ │ │ │ + strd r5, r0, [sp, #84] @ 0x54 │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ + mov.w r3, ip, lsl #6 │ │ │ │ + add.w r5, fp, r3 │ │ │ │ + add.w r4, sl, r3 │ │ │ │ vmla.f64 d1, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d8, [r6, #888] @ 0x378 │ │ │ │ vldr d4, [r6, #880] @ 0x370 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ - vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ vmul.f64 d3, d2, d8 │ │ │ │ - add.w r4, sl, r3 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - vldr d10, [r6, #376] @ 0x178 │ │ │ │ + add.w r3, sl, r1 │ │ │ │ + strd r4, r5, [sp, #96] @ 0x60 │ │ │ │ + vldr d9, [r5] │ │ │ │ + vnmls.f64 d5, d6, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, fp, r1 │ │ │ │ + add.w r5, r0, r7 │ │ │ │ + add.w r1, r9, r9, lsl #2 │ │ │ │ + vsub.f64 d6, d11, d1 │ │ │ │ + vadd.f64 d11, d11, d1 │ │ │ │ vmla.f64 d3, d7, d4 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vldr d9, [r4] │ │ │ │ - vsub.f64 d0, d11, d1 │ │ │ │ vldr d8, [r6, #368] @ 0x170 │ │ │ │ - vadd.f64 d11, d11, d1 │ │ │ │ - mov.w r3, fp, lsl #5 │ │ │ │ - str r5, [sp, #60] @ 0x3c │ │ │ │ + vsub.f64 d0, d12, d5 │ │ │ │ + vadd.f64 d12, d12, d5 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ - vldr d4, [r0] │ │ │ │ + vldr d4, [r4] │ │ │ │ vmul.f64 d2, d9, d10 │ │ │ │ - vsub.f64 d6, d12, d5 │ │ │ │ - vadd.f64 d12, d12, d5 │ │ │ │ - add.w r5, r9, r3 │ │ │ │ + add.w r4, r3, r7 │ │ │ │ vmla.f64 d2, d4, d8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ - add r3, sl │ │ │ │ - str r2, [sp, #68] @ 0x44 │ │ │ │ - adds r2, r3, r7 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ - adds r1, r5, r7 │ │ │ │ - str r0, [sp, #76] @ 0x4c │ │ │ │ vnmls.f64 d4, d9, d8 │ │ │ │ - str r4, [sp, #80] @ 0x50 │ │ │ │ - str r5, [sp, #84] @ 0x54 │ │ │ │ - vsub.f64 d8, d3, d2 │ │ │ │ + vsub.f64 d9, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vsub.f64 d9, d7, d4 │ │ │ │ + vsub.f64 d8, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vadd.f64 d1, d11, d3 │ │ │ │ vsub.f64 d3, d11, d3 │ │ │ │ vsub.f64 d5, d7, d12 │ │ │ │ vadd.f64 d4, d7, d12 │ │ │ │ - vadd.f64 d7, d8, d9 │ │ │ │ - vstr d3, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d3, [pc, #964] @ 4a8c0 │ │ │ │ - vsub.f64 d8, d8, d9 │ │ │ │ - vstr d1, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d5, [sp, #696] @ 0x2b8 │ │ │ │ - vsub.f64 d5, d0, d6 │ │ │ │ - vstr d4, [sp, #704] @ 0x2c0 │ │ │ │ - vadd.f64 d6, d0, d6 │ │ │ │ - vldr d12, [pc, #944] @ 4a8c8 │ │ │ │ + vldr d12, [pc, #992] @ 4ecd0 │ │ │ │ + vadd.f64 d7, d9, d8 │ │ │ │ + vsub.f64 d8, d9, d8 │ │ │ │ + vstr d1, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d3, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d3, [pc, #980] @ 4ecd8 │ │ │ │ + vstr d5, [sp, #704] @ 0x2c0 │ │ │ │ + vsub.f64 d5, d6, d0 │ │ │ │ + vadd.f64 d6, d6, d0 │ │ │ │ + vstr d4, [sp, #712] @ 0x2c8 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ + vldr d5, [r0] │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmul.f64 d2, d4, d3 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vstr d7, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d4, [r3] │ │ │ │ + vstr d2, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d7, [sp, #728] @ 0x2d8 │ │ │ │ vadd.f64 d7, d6, d8 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ - vstr d2, [sp, #712] @ 0x2c8 │ │ │ │ vmul.f64 d9, d7, d3 │ │ │ │ - vldr d7, [r6, #48] @ 0x30 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ + vldr d7, [r6, #48] @ 0x30 │ │ │ │ + vstr d9, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d6, [sp, #744] @ 0x2e8 │ │ │ │ vldr d3, [r6, #56] @ 0x38 │ │ │ │ - vstr d9, [sp, #728] @ 0x2d8 │ │ │ │ - vstr d6, [sp, #736] @ 0x2e0 │ │ │ │ + str r1, [sp, #16] │ │ │ │ + vldr d2, [r5] │ │ │ │ + strd r3, r0, [sp, #108] @ 0x6c │ │ │ │ + mov.w r3, r1, lsl #5 │ │ │ │ + strd r4, r5, [sp, #116] @ 0x74 │ │ │ │ + vldr d1, [r6, #568] @ 0x238 │ │ │ │ + add.w r5, sl, r3 │ │ │ │ + add r3, fp │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ + add.w r1, r5, r7 │ │ │ │ + vldr d0, [r3] │ │ │ │ + strd r5, r3, [sp, #124] @ 0x7c │ │ │ │ + vldr d8, [r6, #312] @ 0x138 │ │ │ │ vmla.f64 d6, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - str r1, [sp, #92] @ 0x5c │ │ │ │ - vldr d2, [r2] │ │ │ │ - vldr d1, [r6, #568] @ 0x238 │ │ │ │ vldr d3, [r6, #560] @ 0x230 │ │ │ │ + vldr d10, [r6, #824] @ 0x338 │ │ │ │ vnmls.f64 d4, d5, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ + vldr d7, [r4] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ - movs r3, #160 @ 0xa0 │ │ │ │ - str r2, [sp, #96] @ 0x60 │ │ │ │ + add.w r4, r3, r7 │ │ │ │ + mov.w r3, r9, lsl #4 │ │ │ │ + strd r1, r4, [sp, #132] @ 0x84 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d8, [r6, #312] @ 0x138 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - vldr d10, [r6, #824] @ 0x338 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - add.w r0, sl, r3 │ │ │ │ - add.w r2, r9, r3 │ │ │ │ vldr d3, [r6, #304] @ 0x130 │ │ │ │ - adds r1, r0, r7 │ │ │ │ - adds r3, r2, r7 │ │ │ │ - vldr d0, [r0] │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ - str r3, [sp, #108] @ 0x6c │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - str r0, [sp, #104] @ 0x68 │ │ │ │ - str r2, [sp, #100] @ 0x64 │ │ │ │ + vldr d5, [r5] │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vmul.f64 d7, d0, d8 │ │ │ │ - str r1, [sp, #112] @ 0x70 │ │ │ │ vmla.f64 d7, d5, d3 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vldr d8, [r1] │ │ │ │ + vldr d8, [r4] │ │ │ │ vnmls.f64 d5, d0, d3 │ │ │ │ - vldr d0, [r6, #816] @ 0x330 │ │ │ │ - vldr d3, [r3] │ │ │ │ + vldr d3, [r1] │ │ │ │ + sub.w r1, r3, r9 │ │ │ │ vmul.f64 d9, d8, d10 │ │ │ │ - mov.w r3, #480 @ 0x1e0 │ │ │ │ + mov.w r0, r1, lsl #5 │ │ │ │ + vldr d0, [r6, #816] @ 0x330 │ │ │ │ + str r1, [sp, #0] │ │ │ │ + add.w r1, sl, r0 │ │ │ │ + add r0, fp │ │ │ │ + str r1, [sp, #140] @ 0x8c │ │ │ │ vmla.f64 d9, d3, d0 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - add r3, sl │ │ │ │ vnmls.f64 d3, d8, d0 │ │ │ │ - str r3, [sp, #120] @ 0x78 │ │ │ │ - str r0, [sp, #116] @ 0x74 │ │ │ │ vadd.f64 d8, d7, d9 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ vadd.f64 d0, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vadd.f64 d11, d1, d8 │ │ │ │ vadd.f64 d9, d4, d7 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ vsub.f64 d1, d1, d8 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d11, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d11, [sp, #752] @ 0x2f0 │ │ │ │ vadd.f64 d13, d2, d0 │ │ │ │ - vldr d11, [pc, #660] @ 4a8d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ + vldr d11, [pc, #664] @ 4ece0 │ │ │ │ vmul.f64 d5, d6, d12 │ │ │ │ - vmul.f64 d10, d9, d11 │ │ │ │ - vstr d13, [sp, #752] @ 0x2f0 │ │ │ │ vadd.f64 d15, d1, d2 │ │ │ │ vsub.f64 d1, d1, d2 │ │ │ │ + vstr d13, [sp, #760] @ 0x2f8 │ │ │ │ + vmul.f64 d10, d9, d11 │ │ │ │ vmov.f64 d4, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - vmla.f64 d4, d7, d11 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ vnmls.f64 d10, d3, d12 │ │ │ │ vmul.f64 d3, d3, d11 │ │ │ │ + vmla.f64 d4, d7, d11 │ │ │ │ + vmul.f64 d7, d7, d12 │ │ │ │ vmla.f64 d3, d9, d12 │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ - vstr d15, [sp, #792] @ 0x318 │ │ │ │ vnmls.f64 d7, d6, d11 │ │ │ │ - vldr d6, [r0] │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - vstr d1, [sp, #800] @ 0x320 │ │ │ │ - add.w r0, sl, r3 │ │ │ │ - add.w r2, r9, r3 │ │ │ │ - vstr d4, [sp, #776] @ 0x308 │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - vstr d10, [sp, #760] @ 0x2f8 │ │ │ │ - vstr d3, [sp, #768] @ 0x300 │ │ │ │ + vstr d10, [sp, #768] @ 0x300 │ │ │ │ + vstr d15, [sp, #800] @ 0x320 │ │ │ │ + vstr d1, [sp, #808] @ 0x328 │ │ │ │ + vstr d3, [sp, #776] @ 0x308 │ │ │ │ + vstr d4, [sp, #784] @ 0x310 │ │ │ │ + vstr d7, [sp, #792] @ 0x318 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r0, [sp, #144] @ 0x90 │ │ │ │ + vldr d5, [r0] │ │ │ │ + mov.w r0, r2, lsl #5 │ │ │ │ + add.w r4, sl, r0 │ │ │ │ + add r0, fp │ │ │ │ + vldr d8, [r6, #184] @ 0xb8 │ │ │ │ vldr d3, [r6, #952] @ 0x3b8 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - vstr d7, [sp, #784] @ 0x310 │ │ │ │ + strd r4, r0, [sp, #148] @ 0x94 │ │ │ │ vldr d7, [r6, #944] @ 0x3b0 │ │ │ │ - add.w r4, sl, r3 │ │ │ │ - vmul.f64 d4, d5, d3 │ │ │ │ - str r2, [sp, #124] @ 0x7c │ │ │ │ vldr d2, [r0] │ │ │ │ - add.w r1, r9, r3 │ │ │ │ + mov.w r0, ip, lsl #5 │ │ │ │ + vmul.f64 d4, d5, d3 │ │ │ │ + vldr d1, [r6, #440] @ 0x1b8 │ │ │ │ + add.w r5, sl, r0 │ │ │ │ + add r0, fp │ │ │ │ + add.w r1, r5, r7 │ │ │ │ + vldr d10, [r6, #696] @ 0x2b8 │ │ │ │ + strd r5, r0, [sp, #156] @ 0x9c │ │ │ │ + vldr d0, [r0] │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d1, [r6, #440] @ 0x1b8 │ │ │ │ - adds r5, r1, r7 │ │ │ │ vldr d3, [r6, #432] @ 0x1b0 │ │ │ │ - mov.w r3, fp, lsl #4 │ │ │ │ - vldr d0, [r4] │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ + vldr d7, [r4] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - vldr d8, [r6, #184] @ 0xb8 │ │ │ │ - str r0, [sp, #128] @ 0x80 │ │ │ │ - adds r0, r4, r7 │ │ │ │ + add.w r4, r0, r7 │ │ │ │ + add.w r0, fp, r3 │ │ │ │ + strd r1, r4, [sp, #164] @ 0xa4 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [r6, #176] @ 0xb0 │ │ │ │ - add.w r2, r9, r3 │ │ │ │ - vldr d10, [r6, #696] @ 0x2b8 │ │ │ │ - str r5, [sp, #140] @ 0x8c │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - str r4, [sp, #136] @ 0x88 │ │ │ │ - adds r4, r2, r7 │ │ │ │ - str r1, [sp, #132] @ 0x84 │ │ │ │ - str r0, [sp, #144] @ 0x90 │ │ │ │ - str r2, [sp, #148] @ 0x94 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ - str r4, [sp, #156] @ 0x9c │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vmul.f64 d5, d0, d8 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, sl, r3 │ │ │ │ + add r3, r9 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ vmla.f64 d5, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vldr d8, [r0] │ │ │ │ + vldr d8, [r4] │ │ │ │ + add.w r4, r0, r7 │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ - vldr d0, [r6, #688] @ 0x2b0 │ │ │ │ - vldr d1, [r5] │ │ │ │ + vldr d1, [r1] │ │ │ │ + add.w r1, r5, r7 │ │ │ │ vmul.f64 d9, d8, d10 │ │ │ │ - add.w r5, sl, r3 │ │ │ │ - adds r3, r5, r7 │ │ │ │ + vldr d0, [r6, #688] @ 0x2b0 │ │ │ │ vmla.f64 d9, d1, d0 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ vnmls.f64 d1, d8, d0 │ │ │ │ vadd.f64 d8, d5, d9 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ vadd.f64 d0, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vadd.f64 d1, d2, d8 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ vsub.f64 d9, d4, d7 │ │ │ │ - vadd.f64 d14, d3, d0 │ │ │ │ - vstr d1, [sp, #808] @ 0x328 │ │ │ │ + vadd.f64 d7, d4, d7 │ │ │ │ + vstr d1, [sp, #816] @ 0x330 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vadd.f64 d14, d3, d0 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - vadd.f64 d7, d4, d7 │ │ │ │ - vstr d14, [sp, #816] @ 0x330 │ │ │ │ vmul.f64 d10, d9, d12 │ │ │ │ - vmla.f64 d10, d1, d11 │ │ │ │ - vmul.f64 d1, d1, d12 │ │ │ │ vmul.f64 d5, d6, d11 │ │ │ │ + vstr d14, [sp, #824] @ 0x338 │ │ │ │ vadd.f64 d4, d2, d3 │ │ │ │ - vnmls.f64 d1, d9, d11 │ │ │ │ + vmla.f64 d10, d1, d11 │ │ │ │ + vmul.f64 d1, d1, d12 │ │ │ │ vmov.f64 d13, d5 │ │ │ │ - vstr d4, [sp, #864] @ 0x360 │ │ │ │ - vldr d5, [r5] │ │ │ │ - vldr d4, [r6, #24] │ │ │ │ - vstr d10, [sp, #824] @ 0x338 │ │ │ │ + vnmls.f64 d1, d9, d11 │ │ │ │ vnmls.f64 d13, d7, d12 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vstr d1, [sp, #832] @ 0x340 │ │ │ │ + vstr d10, [sp, #832] @ 0x340 │ │ │ │ + vstr d4, [sp, #872] @ 0x368 │ │ │ │ vmov.f64 d14, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ + vldr d7, [r5] │ │ │ │ + vstr d1, [sp, #840] @ 0x348 │ │ │ │ vmla.f64 d14, d6, d12 │ │ │ │ vsub.f64 d6, d2, d3 │ │ │ │ - vmul.f64 d3, d5, d4 │ │ │ │ - vstr d13, [sp, #840] @ 0x348 │ │ │ │ - vstr d6, [sp, #856] @ 0x358 │ │ │ │ + vstr d13, [sp, #848] @ 0x350 │ │ │ │ + vstr d14, [sp, #856] @ 0x358 │ │ │ │ + vstr d6, [sp, #864] @ 0x360 │ │ │ │ + vldr d5, [r0] │ │ │ │ + strd r5, r0, [sp, #172] @ 0xac │ │ │ │ vldr d6, [r6, #16] │ │ │ │ + strd r1, r4, [sp, #180] @ 0xb4 │ │ │ │ + vldr d4, [r6, #24] │ │ │ │ + vmul.f64 d3, d5, d4 │ │ │ │ vmov.f64 d2, d3 │ │ │ │ vmla.f64 d2, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vstr d14, [sp, #848] @ 0x350 │ │ │ │ - vmov.f64 d15, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - str r5, [sp, #152] @ 0x98 │ │ │ │ vldr d4, [r6, #536] @ 0x218 │ │ │ │ - str r3, [sp, #160] @ 0xa0 │ │ │ │ + vmov.f64 d15, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ vnmls.f64 d15, d5, d6 │ │ │ │ - vldr d5, [r3] │ │ │ │ + vldr d5, [r4] │ │ │ │ + vstr d2, [sp, #232] @ 0xe8 │ │ │ │ vldr d6, [r6, #528] @ 0x210 │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ - vstr d2, [sp, #208] @ 0xd0 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - add r3, sl │ │ │ │ + add.w r0, r4, r9 │ │ │ │ + mov.w r8, r0, lsl #4 │ │ │ │ + vstr d15, [sp, #240] @ 0xf0 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ vmov.f64 d14, d3 │ │ │ │ - adds r4, r3, r7 │ │ │ │ + add.w r4, fp, r8 │ │ │ │ + add.w r5, sl, r8 │ │ │ │ + add.w r1, r5, r7 │ │ │ │ + strd r5, r4, [sp, #188] @ 0xbc │ │ │ │ + str r1, [sp, #196] @ 0xc4 │ │ │ │ vmla.f64 d14, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - adds r1, r0, r7 │ │ │ │ - vstr d15, [sp, #216] @ 0xd8 │ │ │ │ - str r3, [sp, #168] @ 0xa8 │ │ │ │ - str r4, [sp, #176] @ 0xb0 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - str r1, [sp, #172] @ 0xac │ │ │ │ - str r0, [sp, #164] @ 0xa4 │ │ │ │ + vldr d7, [r5] │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ vnmls.f64 d4, d5, d6 │ │ │ │ - vldr d5, [r3] │ │ │ │ - vldr d6, [r6, #272] @ 0x110 │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - vstr d14, [sp, #224] @ 0xe0 │ │ │ │ + vldr d5, [r4] │ │ │ │ + vstr d14, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d14, d2, d14 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ + vldr d6, [r6, #272] @ 0x110 │ │ │ │ + mov.w r8, r5, lsl #4 │ │ │ │ + add.w r5, fp, r8 │ │ │ │ vadd.f64 d13, d15, d4 │ │ │ │ - vstr d4, [sp, #232] @ 0xe8 │ │ │ │ + vstr d4, [sp, #256] @ 0x100 │ │ │ │ vldr d4, [r6, #280] @ 0x118 │ │ │ │ vldr d15, [r6, #792] @ 0x318 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - add.w r1, r9, r3 │ │ │ │ - str r1, [sp, #180] @ 0xb4 │ │ │ │ + add.w r1, r4, r7 │ │ │ │ + add.w r4, sl, r8 │ │ │ │ + mov.w r8, #464 @ 0x1d0 │ │ │ │ + str r1, [sp, #200] @ 0xc8 │ │ │ │ + mul.w r8, r8, r9 │ │ │ │ vnmls.f64 d8, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r1, r4, r7 │ │ │ │ + vstr d3, [sp, #264] @ 0x108 │ │ │ │ vldr d6, [r6, #784] @ 0x310 │ │ │ │ - add.w r4, sl, r3 │ │ │ │ - vstr d3, [sp, #240] @ 0xf0 │ │ │ │ - adds r3, r1, r7 │ │ │ │ - vmul.f64 d10, d5, d15 │ │ │ │ - vmul.f64 d15, d7, d15 │ │ │ │ - vmla.f64 d10, d7, d6 │ │ │ │ - vldr d7, [r1] │ │ │ │ - b.n 4a8e0 │ │ │ │ + b.n 4ecf0 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 4ab40 ) │ │ │ │ - subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ + subs r3, #205 @ 0xcd │ │ │ │ + str r7, [r7, #100] @ 0x64 │ │ │ │ + add r0, pc, #632 @ (adr r0, 4ef58 ) │ │ │ │ + subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 4ab8c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 4ef9c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - ldr r1, [pc, #24] @ (4a8f4 ) │ │ │ │ + strb r4, [r3, #20] │ │ │ │ movs r5, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, r4, r7 │ │ │ │ - str r3, [sp, #188] @ 0xbc │ │ │ │ - str r4, [sp, #184] @ 0xb8 │ │ │ │ + vmul.f64 d10, d5, d15 │ │ │ │ + vmul.f64 d15, d7, d15 │ │ │ │ + vstr d8, [sp, #272] @ 0x110 │ │ │ │ + vmla.f64 d10, d7, d6 │ │ │ │ + vldr d7, [r4] │ │ │ │ vnmls.f64 d15, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ + vldr d5, [r5] │ │ │ │ + strd r4, r5, [sp, #204] @ 0xcc │ │ │ │ + add r5, r7 │ │ │ │ + add.w r4, fp, r8 │ │ │ │ vldr d6, [r6, #144] @ 0x90 │ │ │ │ - vldr d2, [r0] │ │ │ │ - str r0, [sp, #192] @ 0xc0 │ │ │ │ - vstr d8, [sp, #248] @ 0xf8 │ │ │ │ + str r1, [sp, #212] @ 0xd4 │ │ │ │ + vldr d2, [r5] │ │ │ │ + str r4, [sp, #224] @ 0xe0 │ │ │ │ + vldr d1, [r6, #664] @ 0x298 │ │ │ │ vadd.f64 d12, d3, d10 │ │ │ │ vldr d3, [r6, #152] @ 0x98 │ │ │ │ - vmul.f64 d4, d5, d3 │ │ │ │ vadd.f64 d11, d8, d15 │ │ │ │ + vldr d8, [r6, #920] @ 0x398 │ │ │ │ + vmul.f64 d4, d5, d3 │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ vldr d3, [r6, #656] @ 0x290 │ │ │ │ - mov.w r3, #464 @ 0x1d0 │ │ │ │ - vldr d1, [r6, #664] @ 0x298 │ │ │ │ - vldr d8, [r6, #920] @ 0x398 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ + vnmls.f64 d7, d5, d6 │ │ │ │ + vldr d6, [r1] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ + add.w r1, sl, r8 │ │ │ │ + mov.w r8, #208 @ 0xd0 │ │ │ │ + mul.w r8, r8, r9 │ │ │ │ + strd r5, r1, [sp, #216] @ 0xd8 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - add.w r4, sl, r3 │ │ │ │ - add.w r2, r9, r3 │ │ │ │ - movs r3, #208 @ 0xd0 │ │ │ │ - str r2, [sp, #196] @ 0xc4 │ │ │ │ - str r4, [sp, #200] @ 0xc8 │ │ │ │ + add.w r5, sl, r8 │ │ │ │ + str r5, [sp, #228] @ 0xe4 │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ vldr d3, [r4] │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - vmul.f64 d1, d3, d8 │ │ │ │ - add.w r1, r9, r3 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ - add r3, sl │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vldr d5, [r6, #912] @ 0x390 │ │ │ │ - str r3, [sp, #264] @ 0x108 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ + vmul.f64 d1, d3, d8 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - str r1, [sp, #204] @ 0xcc │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, fp, r8 │ │ │ │ + vldr d9, [r1] │ │ │ │ + str r1, [sp, #288] @ 0x120 │ │ │ │ + add.w r1, sp, #1496 @ 0x5d8 │ │ │ │ vmla.f64 d1, d6, d5 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vldr d8, [r6, #400] @ 0x190 │ │ │ │ vnmls.f64 d6, d3, d5 │ │ │ │ vldr d5, [r6, #408] @ 0x198 │ │ │ │ - vldr d3, [r1] │ │ │ │ + vldr d3, [r5] │ │ │ │ vmul.f64 d5, d9, d5 │ │ │ │ vmla.f64 d5, d3, d8 │ │ │ │ - vstr d5, [sp, #256] @ 0x100 │ │ │ │ + vstr d5, [sp, #280] @ 0x118 │ │ │ │ vldr d5, [r6, #408] @ 0x198 │ │ │ │ vmul.f64 d3, d3, d5 │ │ │ │ - vldr d5, [sp, #256] @ 0x100 │ │ │ │ + vldr d5, [sp, #280] @ 0x118 │ │ │ │ vnmls.f64 d3, d9, d8 │ │ │ │ vadd.f64 d9, d1, d5 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ vadd.f64 d1, d14, d12 │ │ │ │ vsub.f64 d14, d14, d12 │ │ │ │ - vstr d1, [sp, #872] @ 0x368 │ │ │ │ + vstr d1, [sp, #880] @ 0x370 │ │ │ │ vadd.f64 d8, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d3, d2, d9 │ │ │ │ vsub.f64 d2, d2, d9 │ │ │ │ - vldr d9, [pc, #976] @ 4adb0 │ │ │ │ - vstr d3, [sp, #880] @ 0x370 │ │ │ │ + vldr d9, [pc, #988] @ 4f1d8 │ │ │ │ + vstr d3, [sp, #888] @ 0x378 │ │ │ │ vsub.f64 d3, d1, d3 │ │ │ │ vadd.f64 d1, d13, d11 │ │ │ │ vsub.f64 d13, d13, d11 │ │ │ │ - vstr d3, [r3] │ │ │ │ + vstr d3, [r1] │ │ │ │ vadd.f64 d3, d0, d8 │ │ │ │ - vstr d1, [sp, #888] @ 0x378 │ │ │ │ - add.w r3, sp, #1496 @ 0x5d8 │ │ │ │ + add.w r1, sp, #1504 @ 0x5e0 │ │ │ │ + vstr d1, [sp, #896] @ 0x380 │ │ │ │ vsub.f64 d11, d13, d2 │ │ │ │ vadd.f64 d2, d13, d2 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ vsub.f64 d1, d1, d3 │ │ │ │ - vstr d3, [sp, #896] @ 0x380 │ │ │ │ - vldr d3, [sp, #208] @ 0xd0 │ │ │ │ - vstr d1, [r3] │ │ │ │ - add.w r3, sp, #1504 @ 0x5e0 │ │ │ │ - vldr d1, [sp, #224] @ 0xe0 │ │ │ │ - vstr d11, [r3] │ │ │ │ - add.w r3, sp, #1512 @ 0x5e8 │ │ │ │ - vsub.f64 d1, d3, d1 │ │ │ │ - vldr d3, [sp, #248] @ 0xf8 │ │ │ │ - vstr d2, [r3] │ │ │ │ + vstr d3, [sp, #904] @ 0x388 │ │ │ │ + vstr d1, [r1] │ │ │ │ + add.w r1, sp, #1512 @ 0x5e8 │ │ │ │ + vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + vstr d11, [r1] │ │ │ │ + add.w r1, sp, #1520 @ 0x5f0 │ │ │ │ + ldr r5, [sp, #104] @ 0x68 │ │ │ │ + vstr d2, [r1] │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ - vsub.f64 d15, d3, d15 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ - add.w r3, sp, #1520 @ 0x5f0 │ │ │ │ + vldr d1, [sp, #248] @ 0xf8 │ │ │ │ + add.w r1, sp, #1528 @ 0x5f8 │ │ │ │ + vldr d4, [sp, #256] @ 0x100 │ │ │ │ + sub.w r5, r5, r9 │ │ │ │ + mov.w r8, r5, lsl #4 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + vsub.f64 d1, d3, d1 │ │ │ │ + vldr d3, [sp, #272] @ 0x110 │ │ │ │ + add.w r4, sl, r8 │ │ │ │ + str r4, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d15, d3, d15 │ │ │ │ vsub.f64 d3, d1, d15 │ │ │ │ vadd.f64 d15, d1, d15 │ │ │ │ - vstr d3, [sp, #904] @ 0x388 │ │ │ │ + vstr d3, [sp, #912] @ 0x390 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d15, [sp, #912] @ 0x390 │ │ │ │ + vstr d15, [sp, #920] @ 0x398 │ │ │ │ vadd.f64 d1, d2, d3 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d13, d1, d9 │ │ │ │ vmul.f64 d9, d3, d9 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmul.f64 d6, d7, d2 │ │ │ │ - vstr d13, [sp, #920] @ 0x398 │ │ │ │ - vstr d9, [sp, #928] @ 0x3a0 │ │ │ │ - vstr d5, [sp, #936] @ 0x3a8 │ │ │ │ + vstr d13, [sp, #928] @ 0x3a0 │ │ │ │ + vstr d9, [sp, #936] @ 0x3a8 │ │ │ │ + vldr d9, [sp, #240] @ 0xf0 │ │ │ │ + vstr d5, [sp, #944] @ 0x3b0 │ │ │ │ vsub.f64 d5, d14, d8 │ │ │ │ - vldr d9, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d14, d14, d8 │ │ │ │ - vldr d4, [sp, #232] @ 0xe8 │ │ │ │ - vstr d6, [sp, #944] @ 0x3b0 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1528 @ 0x5f8 │ │ │ │ + vstr d6, [sp, #952] @ 0x3b8 │ │ │ │ vsub.f64 d7, d9, d4 │ │ │ │ - vldr d9, [sp, #240] @ 0xf0 │ │ │ │ - vstr d14, [r3] │ │ │ │ - mov.w r3, #496 @ 0x1f0 │ │ │ │ + vldr d9, [sp, #264] @ 0x108 │ │ │ │ + vstr d5, [r1] │ │ │ │ + add.w r1, sp, #1536 @ 0x600 │ │ │ │ + vstr d14, [r1] │ │ │ │ + add.w r1, fp, r8 │ │ │ │ + vldr d5, [r1] │ │ │ │ vsub.f64 d6, d9, d10 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ + str r1, [sp, #232] @ 0xe8 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - add.w r2, sl, r3 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ vsub.f64 d9, d7, d6 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov.w r8, r1, lsl #4 │ │ │ │ vldr d6, [r6, #976] @ 0x3d0 │ │ │ │ - movs r3, #240 @ 0xf0 │ │ │ │ - vldr d5, [r2] │ │ │ │ - vstr d4, [sp, #952] @ 0x3b8 │ │ │ │ + add.w r1, fp, r8 │ │ │ │ + add.w r4, sl, r8 │ │ │ │ + mov.w r8, r2, lsl #4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r4, [sp, #240] @ 0xf0 │ │ │ │ + str r1, [sp, #248] @ 0xf8 │ │ │ │ + vstr d4, [sp, #960] @ 0x3c0 │ │ │ │ vldr d4, [r6, #984] @ 0x3d8 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - vldr d7, [r0] │ │ │ │ - vstr d9, [sp, #960] @ 0x3c0 │ │ │ │ - add.w r4, r9, r3 │ │ │ │ + vstr d9, [sp, #968] @ 0x3c8 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - add r3, sl │ │ │ │ - str r3, [sp, #232] @ 0xe8 │ │ │ │ - str r0, [sp, #208] @ 0xd0 │ │ │ │ - str r2, [sp, #216] @ 0xd8 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ - str r4, [sp, #224] @ 0xe0 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [r6, #472] @ 0x1d8 │ │ │ │ vmov.f64 d14, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ + add.w r4, sl, r8 │ │ │ │ vnmls.f64 d14, d5, d6 │ │ │ │ - vldr d5, [r3] │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r1, fp, r8 │ │ │ │ + mov.w r8, ip, lsl #4 │ │ │ │ vldr d6, [r6, #464] @ 0x1d0 │ │ │ │ - movs r3, #112 @ 0x70 │ │ │ │ - vstr d9, [sp, #304] @ 0x130 │ │ │ │ + vstr d9, [sp, #320] @ 0x140 │ │ │ │ + str r4, [sp, #256] @ 0x100 │ │ │ │ + str r1, [sp, #264] @ 0x108 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - add r3, sl │ │ │ │ + vstr d14, [sp, #328] @ 0x148 │ │ │ │ vmov.f64 d15, d3 │ │ │ │ - adds r1, r0, r7 │ │ │ │ vmla.f64 d15, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [r6, #216] @ 0xd8 │ │ │ │ - adds r2, r3, r7 │ │ │ │ - vstr d14, [sp, #312] @ 0x138 │ │ │ │ - str r3, [sp, #248] @ 0xf8 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r3] │ │ │ │ + vldr d5, [r1] │ │ │ │ vldr d6, [r6, #208] @ 0xd0 │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ - str r0, [sp, #240] @ 0xf0 │ │ │ │ - vmul.f64 d3, d5, d4 │ │ │ │ - str r1, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d13, d9, d15 │ │ │ │ - vstr d15, [sp, #320] @ 0x140 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - vmov.f64 d1, d3 │ │ │ │ - add.w r4, sl, r3 │ │ │ │ + vstr d15, [sp, #336] @ 0x150 │ │ │ │ + vmul.f64 d3, d5, d4 │ │ │ │ + vldr d15, [r6, #728] @ 0x2d8 │ │ │ │ vadd.f64 d14, d14, d7 │ │ │ │ - vstr d7, [sp, #328] @ 0x148 │ │ │ │ - vldr d7, [r0] │ │ │ │ - add.w r5, r9, r3 │ │ │ │ - adds r0, r5, r7 │ │ │ │ - mov.w r3, #432 @ 0x1b0 │ │ │ │ + vstr d7, [sp, #344] @ 0x158 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add r4, r7 │ │ │ │ + vmov.f64 d1, d3 │ │ │ │ + str r4, [sp, #272] @ 0x110 │ │ │ │ + vldr d3, [r6, #88] @ 0x58 │ │ │ │ vmla.f64 d1, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ vmov.f64 d12, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - str r2, [sp, #268] @ 0x10c │ │ │ │ - adds r1, r4, r7 │ │ │ │ - vldr d15, [r6, #728] @ 0x2d8 │ │ │ │ - vldr d3, [r6, #88] @ 0x58 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r1, r7 │ │ │ │ + add.w r1, sl, r8 │ │ │ │ + str r4, [sp, #280] @ 0x118 │ │ │ │ + str r1, [sp, #292] @ 0x124 │ │ │ │ vnmls.f64 d12, d5, d6 │ │ │ │ - vldr d5, [r2] │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, fp, r8 │ │ │ │ + vmov.f64 d4, d1 │ │ │ │ + vstr d1, [sp, #352] @ 0x160 │ │ │ │ + mov.w r8, #432 @ 0x1b0 │ │ │ │ + vldr d1, [r6, #600] @ 0x258 │ │ │ │ + mul.w r8, r8, r9 │ │ │ │ vldr d6, [r6, #720] @ 0x2d0 │ │ │ │ - add.w r2, r9, r3 │ │ │ │ - vldr d2, [r1] │ │ │ │ vmul.f64 d10, d5, d15 │ │ │ │ vmul.f64 d15, d7, d15 │ │ │ │ + vstr d12, [sp, #360] @ 0x168 │ │ │ │ vmla.f64 d10, d7, d6 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vstr d1, [sp, #336] @ 0x150 │ │ │ │ - str r4, [sp, #276] @ 0x114 │ │ │ │ vnmls.f64 d15, d5, d6 │ │ │ │ vldr d5, [r4] │ │ │ │ + vldr d7, [r1] │ │ │ │ + add r1, r7 │ │ │ │ vldr d6, [r6, #80] @ 0x50 │ │ │ │ - add.w r4, sl, r3 │ │ │ │ - vldr d8, [r6, #856] @ 0x358 │ │ │ │ - movs r3, #176 @ 0xb0 │ │ │ │ + strd r4, r1, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d11, d4, d10 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - str r0, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d12, d12, d15 │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vadd.f64 d11, d1, d10 │ │ │ │ - vldr d1, [r6, #600] @ 0x258 │ │ │ │ vldr d3, [r6, #592] @ 0x250 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - str r5, [sp, #272] @ 0x110 │ │ │ │ - movs r5, #120 @ 0x78 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r4, r7 │ │ │ │ + add.w r4, sl, r8 │ │ │ │ + vldr d2, [r1] │ │ │ │ + strd r1, r4, [sp, #304] @ 0x130 │ │ │ │ + add.w r1, fp, r8 │ │ │ │ + mov.w r8, #176 @ 0xb0 │ │ │ │ + mul.w r8, r8, r9 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - add r3, sl │ │ │ │ - str r1, [sp, #284] @ 0x11c │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - str r2, [sp, #288] @ 0x120 │ │ │ │ - mul.w r5, r5, fp │ │ │ │ - vldr d9, [r3] │ │ │ │ - str r4, [sp, #292] @ 0x124 │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ - vldr d3, [r4] │ │ │ │ - str r0, [sp, #296] @ 0x128 │ │ │ │ - movs r4, #56 @ 0x38 │ │ │ │ - str r3, [sp, #300] @ 0x12c │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ - vmul.f64 d1, d3, d8 │ │ │ │ - vstr d12, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ - mul.w r4, r4, fp │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r6, #848] @ 0x350 │ │ │ │ - vadd.f64 d12, d12, d15 │ │ │ │ - add.w r8, r9, r4 │ │ │ │ - add r4, sl │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, sl, r8 │ │ │ │ + vstr d0, [sp, #368] @ 0x170 │ │ │ │ + strd r1, r4, [sp, #312] @ 0x138 │ │ │ │ + vldr d3, [r1] │ │ │ │ + add.w r1, fp, r8 │ │ │ │ + add.w r8, sl, r2 │ │ │ │ + add r2, fp │ │ │ │ + vldr d9, [r1] │ │ │ │ + str r1, [sp, #376] @ 0x178 │ │ │ │ + add.w r1, sp, #1024 @ 0x400 │ │ │ │ + vldr d8, [r6, #856] @ 0x358 │ │ │ │ + vldr d5, [r6, #848] @ 0x350 │ │ │ │ + vldr d0, [r6, #344] @ 0x158 │ │ │ │ + vmul.f64 d1, d3, d8 │ │ │ │ vmla.f64 d1, d6, d5 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vstr d0, [sp, #352] @ 0x160 │ │ │ │ vldr d8, [r6, #336] @ 0x150 │ │ │ │ - vldr d0, [r6, #344] @ 0x158 │ │ │ │ vnmls.f64 d6, d3, d5 │ │ │ │ vldr d5, [r6, #344] @ 0x158 │ │ │ │ - vldr d3, [r0] │ │ │ │ + vldr d3, [r4] │ │ │ │ + add.w r4, sl, lr │ │ │ │ vmul.f64 d5, d9, d5 │ │ │ │ vmla.f64 d5, d3, d8 │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ + vldr d0, [sp, #368] @ 0x170 │ │ │ │ vnmls.f64 d3, d9, d8 │ │ │ │ vadd.f64 d9, d1, d5 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ vadd.f64 d8, d6, d3 │ │ │ │ - vadd.f64 d1, d2, d9 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ + vadd.f64 d1, d2, d9 │ │ │ │ vadd.f64 d3, d13, d11 │ │ │ │ vsub.f64 d13, d13, d11 │ │ │ │ vsub.f64 d2, d2, d9 │ │ │ │ - vstr d3, [sp, #968] @ 0x3c8 │ │ │ │ - vstr d1, [sp, #976] @ 0x3d0 │ │ │ │ + vstr d3, [sp, #976] @ 0x3d0 │ │ │ │ + vstr d1, [sp, #984] @ 0x3d8 │ │ │ │ vsub.f64 d1, d3, d1 │ │ │ │ - vldr d0, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d3, d14, d12 │ │ │ │ vsub.f64 d14, d14, d12 │ │ │ │ - vstr d1, [sp, #984] @ 0x3d8 │ │ │ │ + vstr d1, [sp, #992] @ 0x3e0 │ │ │ │ vadd.f64 d1, d0, d8 │ │ │ │ - vstr d3, [sp, #992] @ 0x3e0 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ + vstr d3, [sp, #1000] @ 0x3e8 │ │ │ │ vsub.f64 d9, d14, d2 │ │ │ │ vadd.f64 d2, d14, d2 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vstr d1, [sp, #1000] @ 0x3e8 │ │ │ │ - vldr d1, [sp, #320] @ 0x140 │ │ │ │ + vstr d1, [sp, #1008] @ 0x3f0 │ │ │ │ vsub.f64 d0, d13, d8 │ │ │ │ + vldr d1, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d8, d13, d8 │ │ │ │ - vstr d3, [sp, #1008] @ 0x3f0 │ │ │ │ - vldr d3, [sp, #304] @ 0x130 │ │ │ │ + vstr d3, [sp, #1016] @ 0x3f8 │ │ │ │ + vldr d3, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d1, d3, d1 │ │ │ │ - vldr d3, [sp, #344] @ 0x158 │ │ │ │ + vldr d3, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d15, d3, d15 │ │ │ │ vsub.f64 d3, d1, d15 │ │ │ │ vadd.f64 d15, d1, d15 │ │ │ │ vsub.f64 d1, d4, d7 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ - vstr d15, [r3] │ │ │ │ - add.w r3, sp, #1536 @ 0x600 │ │ │ │ - vstr d3, [sp, #1016] @ 0x3f8 │ │ │ │ + vstr d3, [r1] │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ + add.w r1, sp, #1032 @ 0x408 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d0, [r3] │ │ │ │ - add.w r3, sp, #1544 @ 0x608 │ │ │ │ + vstr d15, [r1] │ │ │ │ + add.w r1, sp, #1544 @ 0x608 │ │ │ │ + vstr d0, [r1] │ │ │ │ + add.w r1, sp, #1552 @ 0x610 │ │ │ │ vadd.f64 d0, d1, d3 │ │ │ │ + vstr d8, [r1] │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vstr d8, [r3] │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ - vldr d8, [pc, #72] @ 4adb0 │ │ │ │ + vldr d8, [pc, #68] @ 4f1d8 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #312] @ 0x138 │ │ │ │ - vmul.f64 d0, d0, d8 │ │ │ │ + add.w r1, sp, #1040 @ 0x410 │ │ │ │ + vldr d6, [sp, #328] @ 0x148 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ + vmul.f64 d0, d0, d8 │ │ │ │ vmul.f64 d8, d3, d8 │ │ │ │ - vstr d0, [r3] │ │ │ │ - add.w r3, sp, #1040 @ 0x410 │ │ │ │ vmul.f64 d4, d5, d1 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d5, [sp, #328] @ 0x148 │ │ │ │ - vstr d8, [r3] │ │ │ │ - add.w r3, sp, #1048 @ 0x418 │ │ │ │ - vstr d4, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ - vldr d4, [r6, #1000] @ 0x3e8 │ │ │ │ - b.n 4adc0 │ │ │ │ + vldr d5, [sp, #344] @ 0x158 │ │ │ │ + vstr d0, [r1] │ │ │ │ + add.w r1, sp, #1048 @ 0x418 │ │ │ │ + vstr d8, [r1] │ │ │ │ + add.w r1, sp, #1056 @ 0x420 │ │ │ │ + vstr d4, [r1] │ │ │ │ + add.w r1, sp, #1064 @ 0x428 │ │ │ │ + b.n 4f1e8 │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 4b030 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 4f458 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 4b038 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 4f460 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - vstr d7, [r3] │ │ │ │ - add.w r3, sp, #1552 @ 0x610 │ │ │ │ + vstr d7, [r1] │ │ │ │ + add.w r1, sp, #1560 @ 0x618 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ - vstr d9, [r3] │ │ │ │ - add.w r3, sp, #1560 @ 0x618 │ │ │ │ - vldr d9, [sp, #336] @ 0x150 │ │ │ │ - vstr d2, [r3] │ │ │ │ - add.w r3, sp, #1064 @ 0x428 │ │ │ │ + vstr d9, [r1] │ │ │ │ + add.w r1, sp, #1568 @ 0x620 │ │ │ │ + vstr d2, [r1] │ │ │ │ + add.w r1, sp, #1072 @ 0x430 │ │ │ │ + vldr d9, [sp, #352] @ 0x160 │ │ │ │ + str r4, [sp, #320] @ 0x140 │ │ │ │ + vldr d4, [r6, #1000] @ 0x3e8 │ │ │ │ vsub.f64 d6, d9, d10 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d14, d7, d6 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, sl, r5 │ │ │ │ + add r5, fp │ │ │ │ vldr d6, [r6, #992] @ 0x3e0 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1072 @ 0x430 │ │ │ │ - vstr d14, [r3] │ │ │ │ - mov.w r3, #504 @ 0x1f8 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - add.w r2, sl, r3 │ │ │ │ - add.w r1, r9, r3 │ │ │ │ - movs r3, #248 @ 0xf8 │ │ │ │ - str r1, [sp, #304] @ 0x130 │ │ │ │ - str r2, [sp, #312] @ 0x138 │ │ │ │ - vldr d5, [r2] │ │ │ │ - vldr d7, [r1] │ │ │ │ - mul.w r3, r3, fp │ │ │ │ + str r4, [sp, #336] @ 0x150 │ │ │ │ + str r5, [sp, #344] @ 0x158 │ │ │ │ + vstr d5, [r1] │ │ │ │ + add.w r1, sp, #1080 @ 0x438 │ │ │ │ + vstr d14, [r1] │ │ │ │ + add.w r1, fp, lr │ │ │ │ + mov.w lr, #184 @ 0xb8 │ │ │ │ + vldr d5, [r1] │ │ │ │ + mul.w lr, lr, r9 │ │ │ │ + str r1, [sp, #328] @ 0x148 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - add r3, sl │ │ │ │ - str r0, [sp, #320] @ 0x140 │ │ │ │ - str r3, [sp, #328] @ 0x148 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ + vldr d4, [r6, #488] @ 0x1e8 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, sl, r1 │ │ │ │ + add r1, fp │ │ │ │ + str r1, [sp, #0] │ │ │ │ vnmls.f64 d2, d5, d6 │ │ │ │ - vldr d5, [r3] │ │ │ │ - vldr d4, [r6, #488] @ 0x1e8 │ │ │ │ - add.w r3, r9, r5 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, r4, r7 │ │ │ │ + str r4, [sp, #352] @ 0x160 │ │ │ │ vldr d6, [r6, #480] @ 0x1e0 │ │ │ │ - add r5, sl │ │ │ │ - adds r0, r5, r7 │ │ │ │ - adds r2, r3, r7 │ │ │ │ + str r5, [sp, #360] @ 0x168 │ │ │ │ + vstr d9, [sp, #400] @ 0x190 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - vldr d15, [r6, #744] @ 0x2e8 │ │ │ │ - str r2, [sp, #344] @ 0x158 │ │ │ │ - str r3, [sp, #336] @ 0x150 │ │ │ │ - vldr d1, [r6, #616] @ 0x268 │ │ │ │ + vstr d2, [sp, #408] @ 0x198 │ │ │ │ vmov.f64 d14, d3 │ │ │ │ - vstr d2, [sp, #392] @ 0x188 │ │ │ │ vmla.f64 d14, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [r6, #232] @ 0xe8 │ │ │ │ - str r0, [sp, #352] @ 0x160 │ │ │ │ - vstr d9, [sp, #384] @ 0x180 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r5] │ │ │ │ + vldr d5, [r1] │ │ │ │ vldr d6, [r6, #224] @ 0xe0 │ │ │ │ - vmul.f64 d3, d5, d4 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ vadd.f64 d13, d9, d14 │ │ │ │ - vstr d14, [sp, #400] @ 0x190 │ │ │ │ - vstr d7, [sp, #408] @ 0x198 │ │ │ │ + vstr d14, [sp, #416] @ 0x1a0 │ │ │ │ + vmul.f64 d3, d5, d4 │ │ │ │ vadd.f64 d14, d2, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, r8, r7 │ │ │ │ - str r3, [sp, #360] @ 0x168 │ │ │ │ + vstr d7, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d7, [r4] │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - adds r2, r4, r7 │ │ │ │ - str r2, [sp, #364] @ 0x16c │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r1, r7 │ │ │ │ + add.w r1, sp, #1576 @ 0x628 │ │ │ │ + str r5, [sp, #368] @ 0x170 │ │ │ │ vnmls.f64 d8, d5, d6 │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, r8, r7 │ │ │ │ vldr d6, [r6, #736] @ 0x2e0 │ │ │ │ - vstr d3, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d15, [r6, #744] @ 0x2e8 │ │ │ │ + str r5, [sp, #380] @ 0x17c │ │ │ │ + vstr d3, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d12, [r6, #360] @ 0x168 │ │ │ │ + vldr d1, [r6, #616] @ 0x268 │ │ │ │ vmul.f64 d10, d5, d15 │ │ │ │ vmul.f64 d15, d7, d15 │ │ │ │ + vstr d8, [sp, #440] @ 0x1b8 │ │ │ │ vmla.f64 d10, d7, d6 │ │ │ │ - vldr d7, [r8] │ │ │ │ - vldr d2, [r2] │ │ │ │ - add.w r2, sl, lr │ │ │ │ vnmls.f64 d15, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ + vldr d5, [r2] │ │ │ │ + vldr d7, [r8] │ │ │ │ vldr d6, [r6, #96] @ 0x60 │ │ │ │ - vstr d8, [sp, #424] @ 0x1a8 │ │ │ │ vadd.f64 d0, d3, d10 │ │ │ │ vldr d3, [r6, #104] @ 0x68 │ │ │ │ - vmul.f64 d4, d5, d3 │ │ │ │ vadd.f64 d8, d8, d15 │ │ │ │ + vmul.f64 d4, d5, d3 │ │ │ │ + vstr d8, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d8, [r6, #872] @ 0x368 │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [r6, #608] @ 0x260 │ │ │ │ - vstr d8, [sp, #432] @ 0x1b0 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, r2, r7 │ │ │ │ + vldr d2, [r5] │ │ │ │ + str r5, [sp, #384] @ 0x180 │ │ │ │ + mov.w r5, #440 @ 0x1b8 │ │ │ │ + mul.w r5, r5, r9 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - mov.w r3, #440 @ 0x1b8 │ │ │ │ + add.w r4, sl, r5 │ │ │ │ + add r5, fp │ │ │ │ + strd r4, r5, [sp, #388] @ 0x184 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - add.w r1, r9, r3 │ │ │ │ - add.w r0, sl, r3 │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ - str r1, [sp, #368] @ 0x170 │ │ │ │ - add.w r3, r9, lr │ │ │ │ + vldr d3, [r5] │ │ │ │ + add.w r5, sl, lr │ │ │ │ + str r5, [sp, #396] @ 0x18c │ │ │ │ vadd.f64 d11, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vadd.f64 d2, d7, d6 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vldr d3, [r0] │ │ │ │ - vldr d8, [r6, #872] @ 0x368 │ │ │ │ vldr d5, [r6, #864] @ 0x360 │ │ │ │ - vldr d9, [r2] │ │ │ │ vmul.f64 d1, d3, d8 │ │ │ │ - vldr d12, [r6, #360] @ 0x168 │ │ │ │ + vadd.f64 d2, d7, d6 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vldr d6, [r4] │ │ │ │ vmla.f64 d1, d6, d5 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vldr d8, [r6, #352] @ 0x160 │ │ │ │ - str r3, [sp, #376] @ 0x178 │ │ │ │ - str r0, [sp, #372] @ 0x174 │ │ │ │ vnmls.f64 d6, d3, d5 │ │ │ │ + vldr d3, [r5] │ │ │ │ + add.w r5, fp, lr │ │ │ │ + vldr d9, [r5] │ │ │ │ + str r5, [sp, #456] @ 0x1c8 │ │ │ │ vldr d5, [r6, #360] @ 0x168 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1568 @ 0x620 │ │ │ │ - str r2, [sp, #380] @ 0x17c │ │ │ │ vmul.f64 d5, d9, d5 │ │ │ │ vmla.f64 d5, d3, d8 │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ vnmls.f64 d3, d9, d8 │ │ │ │ vadd.f64 d12, d1, d5 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ vadd.f64 d1, d13, d0 │ │ │ │ vsub.f64 d13, d13, d0 │ │ │ │ - vldr d0, [pc, #-512] @ 4adb8 │ │ │ │ + vldr d0, [pc, #-520] @ 4f1e0 │ │ │ │ vadd.f64 d9, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d3, d11, d12 │ │ │ │ vsub.f64 d11, d11, d12 │ │ │ │ vadd.f64 d8, d1, d3 │ │ │ │ - vstr d8, [r3] │ │ │ │ + vstr d8, [r1] │ │ │ │ vsub.f64 d8, d1, d3 │ │ │ │ vsub.f64 d3, d9, d2 │ │ │ │ - add.w r3, sp, #1080 @ 0x438 │ │ │ │ + add.w r1, sp, #1088 @ 0x440 │ │ │ │ vadd.f64 d2, d2, d9 │ │ │ │ - vldr d9, [sp, #384] @ 0x180 │ │ │ │ - vstr d8, [r3] │ │ │ │ - add.w r3, sp, #1576 @ 0x628 │ │ │ │ + vstr d8, [r1] │ │ │ │ vsub.f64 d8, d13, d3 │ │ │ │ + add.w r1, sp, #1584 @ 0x630 │ │ │ │ vadd.f64 d13, d13, d3 │ │ │ │ - vstr d8, [r3] │ │ │ │ - add.w r3, sp, #1584 @ 0x630 │ │ │ │ - vldr d8, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d13, [r3] │ │ │ │ - add.w r3, sp, #1088 @ 0x440 │ │ │ │ + vstr d8, [r1] │ │ │ │ + add.w r1, sp, #1592 @ 0x638 │ │ │ │ + vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d13, [r1] │ │ │ │ + add.w r1, sp, #1096 @ 0x448 │ │ │ │ vadd.f64 d3, d14, d8 │ │ │ │ vsub.f64 d14, d14, d8 │ │ │ │ vsub.f64 d13, d3, d2 │ │ │ │ vadd.f64 d2, d3, d2 │ │ │ │ - vldr d3, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d12, d14, d11 │ │ │ │ vadd.f64 d14, d14, d11 │ │ │ │ + vstr d13, [r1] │ │ │ │ + add.w r1, sp, #1104 @ 0x450 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + vstr d2, [r1] │ │ │ │ + add.w r1, sp, #1112 @ 0x458 │ │ │ │ + vldr d9, [sp, #400] @ 0x190 │ │ │ │ + vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ vsub.f64 d3, d9, d3 │ │ │ │ - vldr d9, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d13, [r3] │ │ │ │ - add.w r3, sp, #1096 @ 0x448 │ │ │ │ + vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d15, d9, d15 │ │ │ │ - vstr d2, [r3] │ │ │ │ - add.w r3, sp, #1104 @ 0x450 │ │ │ │ vsub.f64 d9, d3, d15 │ │ │ │ vadd.f64 d2, d3, d15 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d9, [r3] │ │ │ │ - add.w r3, sp, #1112 @ 0x458 │ │ │ │ - vstr d2, [r3] │ │ │ │ + vstr d9, [r1] │ │ │ │ + add.w r1, sp, #1120 @ 0x460 │ │ │ │ + vstr d2, [r1] │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ - add.w r3, sp, #1120 @ 0x460 │ │ │ │ + add.w r1, sp, #1128 @ 0x468 │ │ │ │ vadd.f64 d1, d2, d3 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #392] @ 0x188 │ │ │ │ + vldr d6, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d9, d1, d0 │ │ │ │ vmul.f64 d15, d3, d0 │ │ │ │ vmul.f64 d4, d5, d0 │ │ │ │ + vldr d5, [sp, #424] @ 0x1a8 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vldr d5, [sp, #408] @ 0x198 │ │ │ │ - vstr d9, [r3] │ │ │ │ - add.w r3, sp, #1128 @ 0x468 │ │ │ │ - vstr d15, [r3] │ │ │ │ - add.w r3, sp, #1136 @ 0x470 │ │ │ │ - vstr d4, [r3] │ │ │ │ - add.w r3, sp, #1144 @ 0x478 │ │ │ │ - vstr d7, [r3] │ │ │ │ - add.w r3, sp, #1592 @ 0x638 │ │ │ │ - vsub.f64 d7, d6, d5 │ │ │ │ - vstr d12, [r3] │ │ │ │ - add.w r3, sp, #1600 @ 0x640 │ │ │ │ - vstr d14, [r3] │ │ │ │ - add.w r3, sp, #1152 @ 0x480 │ │ │ │ - vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d9, [r1] │ │ │ │ + add.w r1, sp, #1136 @ 0x470 │ │ │ │ + vstr d15, [r1] │ │ │ │ + add.w r1, sp, #1144 @ 0x478 │ │ │ │ + vstr d4, [r1] │ │ │ │ + add.w r1, sp, #1152 @ 0x480 │ │ │ │ vldr d4, [r6, #8] │ │ │ │ + vstr d7, [r1] │ │ │ │ + vsub.f64 d7, d6, d5 │ │ │ │ + add.w r1, sp, #1600 @ 0x640 │ │ │ │ + vldr d6, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d12, [r1] │ │ │ │ + add.w r1, sp, #1608 @ 0x648 │ │ │ │ + vstr d14, [r1] │ │ │ │ + add.w r1, sp, #1160 @ 0x488 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vldr d10, [r6, #776] @ 0x308 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d6, d7, d6 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1160 @ 0x488 │ │ │ │ - vstr d6, [r3] │ │ │ │ - mov.w r3, fp, lsl #3 │ │ │ │ - add.w r2, sl, r3 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ + vstr d5, [r1] │ │ │ │ + add.w r1, sp, #1168 @ 0x490 │ │ │ │ + vstr d6, [r1] │ │ │ │ + add.w r1, sl, r4 │ │ │ │ + add r4, fp │ │ │ │ vldr d6, [r6] │ │ │ │ - adds r3, r2, r7 │ │ │ │ - adds r1, r0, r7 │ │ │ │ - str r3, [sp, #408] @ 0x198 │ │ │ │ - vldr d5, [r2] │ │ │ │ - vldr d7, [r0] │ │ │ │ - str r0, [sp, #384] @ 0x180 │ │ │ │ + add.w r5, r1, r7 │ │ │ │ + str r1, [sp, #8] │ │ │ │ + vldr d5, [r4] │ │ │ │ + str r4, [sp, #400] @ 0x190 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, sl, r3 │ │ │ │ + add r3, fp │ │ │ │ + str r5, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - str r2, [sp, #392] @ 0x188 │ │ │ │ - str r1, [sp, #400] @ 0x190 │ │ │ │ vmov.f64 d14, d3 │ │ │ │ vmla.f64 d14, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [r6, #520] @ 0x208 │ │ │ │ vmov.f64 d15, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r4, r7 │ │ │ │ + mov r4, r3 │ │ │ │ + str r5, [sp, #416] @ 0x1a0 │ │ │ │ vnmls.f64 d15, d5, d6 │ │ │ │ - vldr d5, [r3] │ │ │ │ + vldr d5, [r5] │ │ │ │ + vstr d14, [sp, #488] @ 0x1e8 │ │ │ │ vldr d6, [r6, #512] @ 0x200 │ │ │ │ - movs r3, #136 @ 0x88 │ │ │ │ - vstr d14, [sp, #472] @ 0x1d8 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - add r3, sl │ │ │ │ vmov.f64 d4, d7 │ │ │ │ - adds r2, r0, r7 │ │ │ │ - str r0, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d7, [r0] │ │ │ │ - adds r0, r3, r7 │ │ │ │ - vstr d15, [sp, #480] @ 0x1e0 │ │ │ │ vnmls.f64 d4, d5, d6 │ │ │ │ - vldr d5, [r3] │ │ │ │ + vstr d3, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d14, d14, d3 │ │ │ │ - vstr d3, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d15, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d5, [r3] │ │ │ │ + str r1, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d7, [r1] │ │ │ │ + str r3, [sp, #432] @ 0x1b0 │ │ │ │ + mov r3, r1 │ │ │ │ vldr d6, [r6, #256] @ 0x100 │ │ │ │ - str r3, [sp, #424] @ 0x1a8 │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - str r2, [sp, #432] @ 0x1b0 │ │ │ │ - str r0, [sp, #440] @ 0x1b8 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ + add r3, r7 │ │ │ │ + str r3, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d1, [r6, #648] @ 0x288 │ │ │ │ vadd.f64 d13, d15, d4 │ │ │ │ - vstr d4, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d4, [sp, #512] @ 0x200 │ │ │ │ vldr d4, [r6, #264] @ 0x108 │ │ │ │ + vldr d10, [r6, #776] @ 0x308 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ + vldr d3, [r6, #136] @ 0x88 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, r9, r3 │ │ │ │ - add r3, sl │ │ │ │ - adds r1, r2, r7 │ │ │ │ + vldr d7, [r3] │ │ │ │ + mov r3, r4 │ │ │ │ + add r3, r7 │ │ │ │ + str r3, [sp, #448] @ 0x1c0 │ │ │ │ vnmls.f64 d8, d5, d6 │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d5, [r3] │ │ │ │ + add.w r3, sl, r0 │ │ │ │ + add r0, fp │ │ │ │ vldr d6, [r6, #768] @ 0x300 │ │ │ │ - adds r0, r3, r7 │ │ │ │ - vstr d9, [sp, #504] @ 0x1f8 │ │ │ │ + strd r3, r0, [sp, #460] @ 0x1cc │ │ │ │ + vstr d9, [sp, #520] @ 0x208 │ │ │ │ vmul.f64 d15, d5, d10 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ + vstr d8, [sp, #528] @ 0x210 │ │ │ │ vmla.f64 d15, d7, d6 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ - vstr d8, [sp, #512] @ 0x200 │ │ │ │ - vldr d3, [r6, #136] @ 0x88 │ │ │ │ - vldr d2, [r0] │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r3] │ │ │ │ - vldr d6, [r2] │ │ │ │ + vldr d5, [r0] │ │ │ │ + add r0, r7 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add r3, r7 │ │ │ │ + vldr d2, [r0] │ │ │ │ + strd r3, r0, [sp, #468] @ 0x1d4 │ │ │ │ vadd.f64 d12, d9, d15 │ │ │ │ - vldr d1, [r6, #648] @ 0x288 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - str r3, [sp, #448] @ 0x1c0 │ │ │ │ - mov.w r3, #456 @ 0x1c8 │ │ │ │ - str r1, [sp, #452] @ 0x1c4 │ │ │ │ - str r2, [sp, #444] @ 0x1bc │ │ │ │ - str r0, [sp, #456] @ 0x1c8 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - vldr d10, [r6, #392] @ 0x188 │ │ │ │ vadd.f64 d11, d8, d7 │ │ │ │ - vstr d7, [sp, #520] @ 0x208 │ │ │ │ + vstr d7, [sp, #536] @ 0x218 │ │ │ │ vldr d7, [r6, #128] @ 0x80 │ │ │ │ - vldr d8, [r6, #904] @ 0x388 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r6, #640] @ 0x280 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ + vldr d7, [r3] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - add.w r1, r9, r3 │ │ │ │ - add r3, sl │ │ │ │ - str r3, [sp, #464] @ 0x1d0 │ │ │ │ + mov.w r3, #456 @ 0x1c8 │ │ │ │ + mul.w r3, r3, r9 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - str r1, [sp, #460] @ 0x1cc │ │ │ │ - vldr d1, [r3] │ │ │ │ - movs r3, #200 @ 0xc8 │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + str r0, [sp, #476] @ 0x1dc │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d3, [r1] │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - add.w r2, sl, r3 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ + vldr d3, [r0] │ │ │ │ + add.w r0, fp, r3 │ │ │ │ + mov.w r3, #200 @ 0xc8 │ │ │ │ + vldr d1, [r0] │ │ │ │ + str r0, [sp, #480] @ 0x1e0 │ │ │ │ + mul.w r3, r3, r9 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ - add.w r3, sp, #1608 @ 0x648 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vmul.f64 d5, d1, d8 │ │ │ │ - vldr d9, [r2] │ │ │ │ - str r0, [sp, #468] @ 0x1d4 │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + add r3, fp │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r6, #896] @ 0x380 │ │ │ │ - str r2, [sp, #528] @ 0x210 │ │ │ │ + str r0, [sp, #484] @ 0x1e4 │ │ │ │ + vldr d9, [r3] │ │ │ │ + str r3, [sp, #544] @ 0x220 │ │ │ │ + add.w r3, sp, #1616 @ 0x650 │ │ │ │ + vldr d8, [r6, #904] @ 0x388 │ │ │ │ + vldr d10, [r6, #392] @ 0x188 │ │ │ │ + vmul.f64 d5, d1, d8 │ │ │ │ vmla.f64 d5, d3, d7 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vldr d8, [r6, #384] @ 0x180 │ │ │ │ vnmls.f64 d3, d1, d7 │ │ │ │ vldr d1, [r6, #392] @ 0x188 │ │ │ │ vldr d7, [r0] │ │ │ │ vmul.f64 d1, d9, d1 │ │ │ │ @@ -81564,1437 +83739,1438 @@ │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vadd.f64 d1, d14, d12 │ │ │ │ vsub.f64 d14, d14, d12 │ │ │ │ vsub.f64 d10, d3, d7 │ │ │ │ vadd.f64 d8, d3, d7 │ │ │ │ vadd.f64 d3, d2, d9 │ │ │ │ vsub.f64 d2, d2, d9 │ │ │ │ + vldr d9, [sp, #520] @ 0x208 │ │ │ │ vadd.f64 d7, d1, d3 │ │ │ │ + vsub.f64 d15, d9, d15 │ │ │ │ + vldr d9, [pc, #988] @ 4fae0 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d1, d3 │ │ │ │ vsub.f64 d3, d13, d11 │ │ │ │ - add.w r3, sp, #1168 @ 0x490 │ │ │ │ + add.w r3, sp, #1176 @ 0x498 │ │ │ │ vadd.f64 d13, d13, d11 │ │ │ │ + vldr d1, [sp, #512] @ 0x200 │ │ │ │ vstr d7, [r3] │ │ │ │ - add.w r3, sp, #1616 @ 0x650 │ │ │ │ vsub.f64 d7, d3, d2 │ │ │ │ vadd.f64 d2, d3, d2 │ │ │ │ vadd.f64 d3, d0, d8 │ │ │ │ + add.w r3, sp, #1624 @ 0x658 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ vstr d7, [r3] │ │ │ │ - add.w r3, sp, #1624 @ 0x658 │ │ │ │ - vsub.f64 d11, d13, d3 │ │ │ │ + add.w r3, sp, #1632 @ 0x660 │ │ │ │ vadd.f64 d7, d10, d5 │ │ │ │ + vsub.f64 d11, d13, d3 │ │ │ │ vsub.f64 d12, d14, d8 │ │ │ │ vstr d2, [r3] │ │ │ │ - add.w r3, sp, #1176 @ 0x498 │ │ │ │ - vstr d11, [r3] │ │ │ │ - vadd.f64 d11, d13, d3 │ │ │ │ add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ vstr d11, [r3] │ │ │ │ + vadd.f64 d11, d13, d3 │ │ │ │ add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ - vldr d3, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d1, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d9, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d3, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d11, [r3] │ │ │ │ + add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vsub.f64 d15, d9, d15 │ │ │ │ - vldr d9, [pc, #976] @ 4b710 │ │ │ │ vadd.f64 d2, d3, d15 │ │ │ │ vsub.f64 d15, d3, d15 │ │ │ │ vadd.f64 d3, d4, d6 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ vstr d2, [r3] │ │ │ │ vsub.f64 d2, d10, d5 │ │ │ │ - add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ + add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d6, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d15, [r3] │ │ │ │ + add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ vadd.f64 d1, d3, d2 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vstr d15, [r3] │ │ │ │ - add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ + vmul.f64 d4, d5, d9 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ + vldr d5, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d15, d1, d9 │ │ │ │ vmul.f64 d9, d3, d9 │ │ │ │ - vldr d3, [r6, #72] @ 0x48 │ │ │ │ - vmul.f64 d4, d5, d2 │ │ │ │ - vldr d5, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d1, [r6, #584] @ 0x248 │ │ │ │ vstr d15, [r3] │ │ │ │ - add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ - vstr d9, [r3] │ │ │ │ add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ - vldr d9, [sp, #512] @ 0x200 │ │ │ │ + vstr d9, [r3] │ │ │ │ + add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ + vldr d9, [sp, #528] @ 0x210 │ │ │ │ vstr d4, [r3] │ │ │ │ vmul.f64 d4, d7, d2 │ │ │ │ - add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ - vldr d6, [sp, #520] @ 0x208 │ │ │ │ + vldr d6, [sp, #536] @ 0x218 │ │ │ │ + add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ vstr d4, [r3] │ │ │ │ - add.w r3, sp, #1632 @ 0x660 │ │ │ │ - vsub.f64 d6, d9, d6 │ │ │ │ vadd.f64 d4, d14, d8 │ │ │ │ - vstr d12, [r3] │ │ │ │ add.w r3, sp, #1640 @ 0x668 │ │ │ │ + vsub.f64 d6, d9, d6 │ │ │ │ + vstr d12, [r3] │ │ │ │ + add.w r3, sp, #1648 @ 0x670 │ │ │ │ + vstr d4, [r3] │ │ │ │ + add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ - vstr d4, [r3] │ │ │ │ - add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ - vldr d7, [r6, #64] @ 0x40 │ │ │ │ vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ + add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ vstr d6, [r3] │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ + vldr d7, [r6, #64] @ 0x40 │ │ │ │ + vldr d3, [r6, #72] @ 0x48 │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ + vldr d1, [r6, #584] @ 0x248 │ │ │ │ add.w r0, sl, r3 │ │ │ │ - add.w r1, r9, r3 │ │ │ │ - adds r2, r0, r7 │ │ │ │ - adds r3, r1, r7 │ │ │ │ - str r3, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vldr d4, [r1] │ │ │ │ - vldr d2, [r2] │ │ │ │ + add r3, fp │ │ │ │ + mov r5, r3 │ │ │ │ + vldr d6, [r3] │ │ │ │ + mov r3, r0 │ │ │ │ + str r0, [sp, #16] │ │ │ │ + add r3, r7 │ │ │ │ + vldr d4, [r0] │ │ │ │ + add.w r0, r5, r7 │ │ │ │ + str r5, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d2, [r0] │ │ │ │ + str r3, [sp, #496] @ 0x1f0 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - str r2, [sp, #496] @ 0x1f0 │ │ │ │ + str r0, [sp, #504] @ 0x1f8 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ vldr d3, [r6, #576] @ 0x240 │ │ │ │ - str r1, [sp, #472] @ 0x1d8 │ │ │ │ - str r0, [sp, #480] @ 0x1e0 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ + mov.w r3, #104 @ 0x68 │ │ │ │ + mul.w r3, r3, r9 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - add.w r2, r9, r3 │ │ │ │ - add r3, sl │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + add r3, fp │ │ │ │ + vldr d1, [r6, #712] @ 0x2c8 │ │ │ │ + str r0, [sp, #512] @ 0x200 │ │ │ │ + str r3, [sp, #520] @ 0x208 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - adds r0, r3, r7 │ │ │ │ - adds r1, r2, r7 │ │ │ │ vadd.f64 d15, d5, d6 │ │ │ │ vadd.f64 d10, d4, d7 │ │ │ │ vsub.f64 d14, d4, d7 │ │ │ │ - vstr d10, [sp, #560] @ 0x230 │ │ │ │ + vldr d7, [r6, #192] @ 0xc0 │ │ │ │ + vldr d4, [r6, #200] @ 0xc8 │ │ │ │ + vstr d10, [sp, #576] @ 0x240 │ │ │ │ vsub.f64 d10, d5, d6 │ │ │ │ - vstr d14, [sp, #568] @ 0x238 │ │ │ │ - vldr d6, [r2] │ │ │ │ vldr d5, [r3] │ │ │ │ - vldr d4, [r6, #200] @ 0xc8 │ │ │ │ - vldr d7, [r6, #192] @ 0xc0 │ │ │ │ - vldr d2, [r0] │ │ │ │ + add r3, r7 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add r0, r7 │ │ │ │ + vstr d14, [sp, #584] @ 0x248 │ │ │ │ + vldr d2, [r3] │ │ │ │ + str r0, [sp, #528] @ 0x210 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - vldr d1, [r6, #712] @ 0x2c8 │ │ │ │ + str r3, [sp, #536] @ 0x218 │ │ │ │ vmla.f64 d3, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vldr d4, [r6, #704] @ 0x2c0 │ │ │ │ - str r3, [sp, #512] @ 0x200 │ │ │ │ - movs r3, #168 @ 0xa8 │ │ │ │ - str r1, [sp, #520] @ 0x208 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ + vldr d7, [r0] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - str r2, [sp, #504] @ 0x1f8 │ │ │ │ + mov.w r0, #168 @ 0xa8 │ │ │ │ + mul.w r0, r0, r9 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - add.w r1, r9, r3 │ │ │ │ - add r3, sl │ │ │ │ - adds r2, r3, r7 │ │ │ │ - str r0, [sp, #532] @ 0x214 │ │ │ │ - adds r0, r1, r7 │ │ │ │ - vldr d8, [r6, #840] @ 0x348 │ │ │ │ + add.w r1, sl, r0 │ │ │ │ + add r0, fp │ │ │ │ + add.w r3, r1, r7 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ vldr d2, [r6, #328] @ 0x148 │ │ │ │ - vldr d1, [r2] │ │ │ │ - str r2, [sp, #544] @ 0x220 │ │ │ │ - mov.w r2, #488 @ 0x1e8 │ │ │ │ - str r0, [sp, #540] @ 0x21c │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ - str r1, [sp, #536] @ 0x218 │ │ │ │ vsub.f64 d14, d3, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - mul.w r2, r2, fp │ │ │ │ + vldr d5, [r0] │ │ │ │ vsub.f64 d13, d6, d7 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r6, #320] @ 0x140 │ │ │ │ - vmul.f64 d3, d5, d2 │ │ │ │ vldr d6, [r1] │ │ │ │ - add.w r1, r9, r2 │ │ │ │ - str r1, [sp, #548] @ 0x224 │ │ │ │ + vmul.f64 d3, d5, d2 │ │ │ │ + vldr d7, [r6, #320] @ 0x140 │ │ │ │ + strd r1, r3, [sp, #548] @ 0x224 │ │ │ │ + add.w r1, sp, #1384 @ 0x568 │ │ │ │ + vldr d8, [r6, #840] @ 0x348 │ │ │ │ vmla.f64 d3, d6, d7 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vldr d2, [r6, #832] @ 0x340 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r0, r7 │ │ │ │ + vldr d1, [r3] │ │ │ │ + str r3, [sp, #556] @ 0x22c │ │ │ │ + mov.w r3, #488 @ 0x1e8 │ │ │ │ + mul.w r3, r3, r9 │ │ │ │ vmul.f64 d5, d1, d8 │ │ │ │ - add.w r0, sl, r2 │ │ │ │ - movs r2, #232 @ 0xe8 │ │ │ │ - str r0, [sp, #552] @ 0x228 │ │ │ │ + add.w r5, sl, r3 │ │ │ │ + add r3, fp │ │ │ │ + strd r5, r3, [sp, #560] @ 0x230 │ │ │ │ vmla.f64 d5, d7, d2 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vldr d8, [r6, #968] @ 0x3c8 │ │ │ │ - mul.w r2, r2, fp │ │ │ │ vnmls.f64 d7, d1, d2 │ │ │ │ vsub.f64 d11, d3, d5 │ │ │ │ vadd.f64 d1, d3, d5 │ │ │ │ - vldr d3, [r0] │ │ │ │ - vldr d5, [r1] │ │ │ │ - add.w r1, r9, r2 │ │ │ │ - add r2, sl │ │ │ │ - str r1, [sp, #556] @ 0x22c │ │ │ │ + vldr d3, [r3] │ │ │ │ + mov.w r3, #232 @ 0xe8 │ │ │ │ + vldr d5, [r5] │ │ │ │ + mul.w r3, r3, r9 │ │ │ │ vsub.f64 d12, d6, d7 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vldr d7, [r6, #960] @ 0x3c0 │ │ │ │ vmul.f64 d6, d3, d8 │ │ │ │ - vldr d9, [r2] │ │ │ │ - str r2, [sp, #584] @ 0x248 │ │ │ │ - add.w r2, sp, #1648 @ 0x670 │ │ │ │ + add.w r5, sl, r3 │ │ │ │ + add r3, fp │ │ │ │ + vldr d9, [r3] │ │ │ │ + strd r5, r3, [sp, #568] @ 0x238 │ │ │ │ + add.w r3, sp, #1656 @ 0x678 │ │ │ │ vmla.f64 d6, d5, d7 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vnmls.f64 d5, d3, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ vldr d8, [r6, #448] @ 0x1c0 │ │ │ │ - movs r1, #24 │ │ │ │ + vnmls.f64 d5, d3, d7 │ │ │ │ vldr d3, [r6, #456] @ 0x1c8 │ │ │ │ - vstr d8, [sp, #576] @ 0x240 │ │ │ │ - mul.w r1, r1, fp │ │ │ │ + vstr d8, [sp, #592] @ 0x250 │ │ │ │ + vldr d7, [r5] │ │ │ │ vmul.f64 d3, d9, d3 │ │ │ │ vmla.f64 d3, d7, d8 │ │ │ │ vldr d8, [r6, #456] @ 0x1c8 │ │ │ │ - add.w r0, r9, r1 │ │ │ │ - add r1, sl │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vldr d8, [sp, #576] @ 0x240 │ │ │ │ + vldr d8, [sp, #592] @ 0x250 │ │ │ │ vnmls.f64 d7, d9, d8 │ │ │ │ vadd.f64 d8, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d3, d15, d1 │ │ │ │ vsub.f64 d15, d15, d1 │ │ │ │ - vstr d6, [sp, #576] @ 0x240 │ │ │ │ + vstr d6, [sp, #592] @ 0x250 │ │ │ │ vadd.f64 d9, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ vadd.f64 d5, d0, d8 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ - vldr d0, [pc, #328] @ 4b718 │ │ │ │ + vldr d0, [pc, #232] @ 4fae8 │ │ │ │ vadd.f64 d6, d3, d5 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d6, [r3] │ │ │ │ vsub.f64 d6, d3, d5 │ │ │ │ vsub.f64 d5, d9, d4 │ │ │ │ - add.w r2, sp, #1256 @ 0x4e8 │ │ │ │ + add.w r3, sp, #1264 @ 0x4f0 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ - vstr d6, [r2] │ │ │ │ - add.w r2, sp, #1264 @ 0x4f0 │ │ │ │ + vstr d6, [r3] │ │ │ │ vsub.f64 d6, d5, d8 │ │ │ │ vadd.f64 d8, d5, d8 │ │ │ │ - vldr d5, [sp, #560] @ 0x230 │ │ │ │ + vldr d5, [sp, #576] @ 0x240 │ │ │ │ + add.w r3, sp, #1272 @ 0x4f8 │ │ │ │ + vstr d6, [r3] │ │ │ │ + add.w r3, sp, #1280 @ 0x500 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - vstr d6, [r2] │ │ │ │ - add.w r2, sp, #1272 @ 0x4f8 │ │ │ │ - vldr d6, [sp, #576] @ 0x240 │ │ │ │ + vldr d6, [sp, #592] @ 0x250 │ │ │ │ + vstr d8, [r3] │ │ │ │ + add.w r3, sp, #1288 @ 0x508 │ │ │ │ + vldr d8, [pc, #168] @ 4faf0 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ - vstr d8, [r2] │ │ │ │ - add.w r2, sp, #1280 @ 0x500 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vldr d5, [sp, #568] @ 0x238 │ │ │ │ - vldr d8, [pc, #252] @ 4b720 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add.w r2, sp, #1288 @ 0x508 │ │ │ │ + vldr d5, [sp, #584] @ 0x248 │ │ │ │ + vstr d9, [r3] │ │ │ │ + add.w r3, sp, #1296 @ 0x510 │ │ │ │ vadd.f64 d5, d5, d11 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d4, [r3] │ │ │ │ vsub.f64 d4, d10, d12 │ │ │ │ - add.w r2, sp, #1296 @ 0x510 │ │ │ │ + add.w r3, sp, #1304 @ 0x518 │ │ │ │ vmul.f64 d3, d4, d0 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ vmla.f64 d9, d5, d8 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vnmls.f64 d5, d4, d8 │ │ │ │ vadd.f64 d4, d14, d7 │ │ │ │ vsub.f64 d7, d7, d14 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add.w r2, sp, #1304 @ 0x518 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d9, [r3] │ │ │ │ + add.w r3, sp, #1312 @ 0x520 │ │ │ │ + vstr d5, [r3] │ │ │ │ vsub.f64 d5, d6, d13 │ │ │ │ - add.w r2, sp, #1312 @ 0x520 │ │ │ │ + add.w r3, sp, #1320 @ 0x528 │ │ │ │ vadd.f64 d6, d13, d6 │ │ │ │ vmul.f64 d3, d5, d0 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vnmls.f64 d3, d4, d8 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vstr d3, [r3] │ │ │ │ vmov.f64 d3, d8 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ vmul.f64 d5, d7, d0 │ │ │ │ + add.w r3, sp, #1328 @ 0x530 │ │ │ │ + vldr d1, [r6, #552] @ 0x228 │ │ │ │ vmla.f64 d8, d4, d0 │ │ │ │ - add.w r2, sp, #1320 @ 0x528 │ │ │ │ vmov.f64 d4, d0 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ - vldr d7, [r6, #32] │ │ │ │ - vstr d8, [r2] │ │ │ │ - add.w r2, sp, #1328 @ 0x530 │ │ │ │ - vldr d8, [sp, #560] @ 0x230 │ │ │ │ - str r0, [sp, #560] @ 0x230 │ │ │ │ - vstr d5, [r2] │ │ │ │ - add.w r2, sp, #1336 @ 0x538 │ │ │ │ - vsub.f64 d2, d8, d2 │ │ │ │ - vldr d8, [sp, #568] @ 0x238 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vadd.f64 d6, d10, d12 │ │ │ │ - vsub.f64 d11, d8, d11 │ │ │ │ - add.w r2, sp, #1344 @ 0x540 │ │ │ │ - vadd.f64 d14, d15, d2 │ │ │ │ - vmul.f64 d5, d6, d3 │ │ │ │ - vmul.f64 d6, d6, d4 │ │ │ │ - vstr d14, [r2] │ │ │ │ - vsub.f64 d14, d15, d2 │ │ │ │ - add.w r2, sp, #1352 @ 0x548 │ │ │ │ - vmov.f64 d0, d5 │ │ │ │ - vnmls.f64 d6, d11, d3 │ │ │ │ - vmla.f64 d0, d11, d4 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vstr d14, [r2] │ │ │ │ - add.w r2, sp, #1360 @ 0x550 │ │ │ │ - vldr d3, [r6, #40] @ 0x28 │ │ │ │ - b.n 4b728 │ │ │ │ - nop │ │ │ │ + b.n 4faf8 │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 4b990 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 4fd60 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 4b9d4 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 4fda4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ + vmov.f64 d7, d3 │ │ │ │ + vstr d8, [r3] │ │ │ │ + add.w r3, sp, #1336 @ 0x538 │ │ │ │ + vldr d8, [sp, #576] @ 0x240 │ │ │ │ + vstr d5, [r3] │ │ │ │ + add.w r3, sp, #1344 @ 0x540 │ │ │ │ + vmov.f64 d5, d3 │ │ │ │ + vldr d3, [r6, #40] @ 0x28 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vadd.f64 d6, d10, d12 │ │ │ │ + vsub.f64 d2, d8, d2 │ │ │ │ + vldr d8, [sp, #584] @ 0x248 │ │ │ │ + add.w r3, sp, #1352 @ 0x548 │ │ │ │ + vmul.f64 d5, d6, d5 │ │ │ │ + vadd.f64 d14, d15, d2 │ │ │ │ + vsub.f64 d11, d8, d11 │ │ │ │ + vmul.f64 d6, d6, d4 │ │ │ │ + vmov.f64 d0, d5 │ │ │ │ + vstr d14, [r3] │ │ │ │ + vsub.f64 d14, d15, d2 │ │ │ │ + vnmls.f64 d6, d11, d7 │ │ │ │ + add.w r3, sp, #1360 @ 0x550 │ │ │ │ + vldr d7, [r6, #32] │ │ │ │ + vmla.f64 d0, d11, d4 │ │ │ │ + vstr d14, [r3] │ │ │ │ + add.w r3, sp, #1368 @ 0x558 │ │ │ │ + vstr d0, [r3] │ │ │ │ + add.w r3, sp, #1376 @ 0x560 │ │ │ │ + vstr d6, [r3] │ │ │ │ + mov.w r3, ip, lsl #3 │ │ │ │ + mov.w ip, #216 @ 0xd8 │ │ │ │ + add.w r5, sl, r3 │ │ │ │ + add r3, fp │ │ │ │ + mul.w ip, ip, r9 │ │ │ │ + add.w r4, r5, r7 │ │ │ │ + vldr d5, [r3] │ │ │ │ + str r5, [sp, #576] @ 0x240 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, r3, r7 │ │ │ │ + str r4, [sp, #584] @ 0x248 │ │ │ │ + vldr d2, [r5] │ │ │ │ + str r5, [sp, #592] @ 0x250 │ │ │ │ + mov.w r5, #88 @ 0x58 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - vstr d0, [r2] │ │ │ │ - add.w r2, sp, #1368 @ 0x558 │ │ │ │ - vstr d6, [r2] │ │ │ │ - adds r2, r0, r7 │ │ │ │ - vldr d6, [r0] │ │ │ │ - movs r0, #88 @ 0x58 │ │ │ │ - str r2, [sp, #576] @ 0x240 │ │ │ │ - str r1, [sp, #568] @ 0x238 │ │ │ │ - add r1, r7 │ │ │ │ + mul.w r5, r5, r9 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d1, [r6, #552] @ 0x228 │ │ │ │ - mul.w r0, r0, fp │ │ │ │ - vldr d2, [r1] │ │ │ │ vldr d3, [r6, #544] @ 0x220 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ + vldr d7, [r4] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - add.w r2, sp, #1376 @ 0x560 │ │ │ │ - str r1, [sp, #588] @ 0x24c │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [r6, #680] @ 0x2a8 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vldr d3, [r6, #168] @ 0xa8 │ │ │ │ vadd.f64 d13, d4, d5 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ vldr d7, [r6, #160] @ 0xa0 │ │ │ │ vmov.f64 d11, d12 │ │ │ │ vsub.f64 d12, d4, d5 │ │ │ │ - vstr d12, [r2] │ │ │ │ - add.w r2, sp, #1384 @ 0x568 │ │ │ │ - vstr d8, [r2] │ │ │ │ - add.w r2, r9, r0 │ │ │ │ - add r0, sl │ │ │ │ - adds r1, r2, r7 │ │ │ │ - str r1, [sp, #596] @ 0x254 │ │ │ │ - vldr d6, [r2] │ │ │ │ - vldr d5, [r0] │ │ │ │ - str r2, [sp, #592] @ 0x250 │ │ │ │ - add.w r2, sp, #1392 @ 0x570 │ │ │ │ + vstr d12, [r1] │ │ │ │ + add.w r1, sp, #1392 @ 0x570 │ │ │ │ + vstr d8, [r1] │ │ │ │ + add.w r1, sl, r5 │ │ │ │ + add r5, fp │ │ │ │ + add.w r4, r1, r7 │ │ │ │ + vldr d5, [r5] │ │ │ │ + strd r1, r4, [sp, #600] @ 0x258 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, sp, #1400 @ 0x578 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r6, #672] @ 0x2a0 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - adds r1, r0, r7 │ │ │ │ - str r1, [sp, #600] @ 0x258 │ │ │ │ - vldr d2, [r1] │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r5, r7 │ │ │ │ + vldr d2, [r4] │ │ │ │ + str r4, [sp, #608] @ 0x260 │ │ │ │ + mov.w r4, #152 @ 0x98 │ │ │ │ + vldr d1, [r6, #680] @ 0x2a8 │ │ │ │ + mul.w r4, r4, r9 │ │ │ │ + vldr d10, [r6, #424] @ 0x1a8 │ │ │ │ + add.w lr, sl, r4 │ │ │ │ + add r4, fp │ │ │ │ + vldr d0, [r6, #936] @ 0x3a8 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [r6, #808] @ 0x328 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ + vldr d3, [lr] │ │ │ │ vadd.f64 d14, d4, d5 │ │ │ │ vsub.f64 d12, d4, d5 │ │ │ │ vldr d5, [r6, #296] @ 0x128 │ │ │ │ - vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d15, d6, d7 │ │ │ │ + vsub.f64 d2, d6, d7 │ │ │ │ + vldr d6, [r4] │ │ │ │ vldr d7, [r6, #288] @ 0x120 │ │ │ │ - vstr d2, [r2] │ │ │ │ - movs r2, #152 @ 0x98 │ │ │ │ - mul.w r2, r2, fp │ │ │ │ - add.w lr, r9, r2 │ │ │ │ - add r2, sl │ │ │ │ + vmul.f64 d4, d6, d5 │ │ │ │ + vstr d2, [r1] │ │ │ │ add.w r1, lr, r7 │ │ │ │ - adds r7, r2, r7 │ │ │ │ - str r7, [sp, #608] @ 0x260 │ │ │ │ - vldr d6, [r2] │ │ │ │ - vldr d3, [lr] │ │ │ │ + add r7, r4 │ │ │ │ vldr d2, [r7] │ │ │ │ + strd r1, r7, [sp, #612] @ 0x264 │ │ │ │ mov.w r7, #472 @ 0x1d8 │ │ │ │ - vmul.f64 d4, d6, d5 │ │ │ │ - str r1, [sp, #604] @ 0x25c │ │ │ │ vmla.f64 d4, d3, d7 │ │ │ │ vmul.f64 d3, d3, d5 │ │ │ │ vldr d5, [r6, #800] @ 0x320 │ │ │ │ - mul.w r7, r7, fp │ │ │ │ + mul.w r7, r7, r9 │ │ │ │ vnmls.f64 d3, d6, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - add.w r1, r9, r7 │ │ │ │ - add r7, sl │ │ │ │ - str r1, [sp, #612] @ 0x264 │ │ │ │ + add.w r1, sl, r7 │ │ │ │ + add r7, fp │ │ │ │ + str r1, [sp, #620] @ 0x26c │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ + vldr d1, [r7] │ │ │ │ vnmls.f64 d7, d2, d5 │ │ │ │ + vldr d5, [r6, #928] @ 0x3a0 │ │ │ │ vadd.f64 d8, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ + vmul.f64 d6, d1, d0 │ │ │ │ vadd.f64 d2, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - add.w r1, r9, ip │ │ │ │ - vldr d1, [r7] │ │ │ │ - add ip, sl │ │ │ │ - vldr d0, [r6, #936] @ 0x3a8 │ │ │ │ - vldr d5, [r6, #928] @ 0x3a0 │ │ │ │ - vldr d10, [r6, #424] @ 0x1a8 │ │ │ │ - vmul.f64 d6, d1, d0 │ │ │ │ - str.w r1, [sp, #1664] @ 0x680 │ │ │ │ + add.w r1, sl, ip │ │ │ │ + add ip, fp │ │ │ │ + str.w r1, [sp, #1672] @ 0x688 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vldr d0, [ip] │ │ │ │ vnmls.f64 d7, d1, d5 │ │ │ │ vldr d5, [r1] │ │ │ │ - vldr d1, [r6, #416] @ 0x1a0 │ │ │ │ + add.w r1, sp, #1408 @ 0x580 │ │ │ │ vmul.f64 d9, d0, d10 │ │ │ │ - add.w r1, sp, #1400 @ 0x578 │ │ │ │ + vldr d1, [r6, #416] @ 0x1a0 │ │ │ │ add.w r6, r6, #1008 @ 0x3f0 │ │ │ │ vmla.f64 d9, d5, d1 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vadd.f64 d10, d13, d8 │ │ │ │ vsub.f64 d8, d13, d8 │ │ │ │ - vldr d13, [pc, #-444] @ 4b718 │ │ │ │ + vldr d13, [pc, #-572] @ 4fae8 │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vadd.f64 d1, d6, d9 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ - vadd.f64 d9, d14, d1 │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + vadd.f64 d9, d14, d1 │ │ │ │ vsub.f64 d1, d1, d14 │ │ │ │ vadd.f64 d5, d10, d9 │ │ │ │ vsub.f64 d10, d10, d9 │ │ │ │ vsub.f64 d9, d11, d2 │ │ │ │ vstr d10, [r1] │ │ │ │ vmov.f64 d10, d11 │ │ │ │ + add.w r1, sp, #1416 @ 0x588 │ │ │ │ vsub.f64 d11, d8, d9 │ │ │ │ - add.w r1, sp, #1408 @ 0x580 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vadd.f64 d9, d15, d0 │ │ │ │ vsub.f64 d0, d0, d15 │ │ │ │ - vldr d15, [sp, #680] @ 0x2a8 │ │ │ │ vadd.f64 d2, d10, d2 │ │ │ │ vstr d11, [r1] │ │ │ │ - add.w r1, sp, #1416 @ 0x588 │ │ │ │ + add.w r1, sp, #1424 @ 0x590 │ │ │ │ vadd.f64 d14, d1, d0 │ │ │ │ vstr d8, [r1] │ │ │ │ + add.w r1, sp, #1432 @ 0x598 │ │ │ │ vsub.f64 d8, d9, d2 │ │ │ │ - add.w r1, sp, #1424 @ 0x590 │ │ │ │ vadd.f64 d9, d9, d2 │ │ │ │ vstr d8, [r1] │ │ │ │ - add.w r1, sp, #1376 @ 0x560 │ │ │ │ - vldr d8, [r1] │ │ │ │ add.w r1, sp, #1384 @ 0x568 │ │ │ │ + vldr d8, [r1] │ │ │ │ + add.w r1, sp, #1392 @ 0x570 │ │ │ │ vldr d10, [r1] │ │ │ │ + add.w r1, sp, #1440 @ 0x5a0 │ │ │ │ vsub.f64 d2, d8, d3 │ │ │ │ - add.w r1, sp, #1432 @ 0x598 │ │ │ │ vadd.f64 d8, d10, d4 │ │ │ │ vmul.f64 d10, d8, d13 │ │ │ │ vmov.f64 d11, d10 │ │ │ │ - vldr d10, [pc, #-584] @ 4b720 │ │ │ │ + vldr d10, [pc, #-708] @ 4faf0 │ │ │ │ vnmls.f64 d11, d2, d10 │ │ │ │ vmul.f64 d2, d2, d13 │ │ │ │ vstr d11, [r1] │ │ │ │ vmov.f64 d11, d2 │ │ │ │ + add.w r1, sp, #1448 @ 0x5a8 │ │ │ │ vmla.f64 d11, d8, d10 │ │ │ │ - add.w r1, sp, #1440 @ 0x5a0 │ │ │ │ vadd.f64 d8, d12, d7 │ │ │ │ vsub.f64 d7, d7, d12 │ │ │ │ vstr d11, [r1] │ │ │ │ - add.w r1, sp, #1392 @ 0x570 │ │ │ │ + add.w r1, sp, #1400 @ 0x578 │ │ │ │ vldr d2, [r1] │ │ │ │ - add.w r1, sp, #1448 @ 0x5a8 │ │ │ │ + add.w r1, sp, #1456 @ 0x5b0 │ │ │ │ vsub.f64 d2, d6, d2 │ │ │ │ vmul.f64 d10, d2, d10 │ │ │ │ vmul.f64 d2, d2, d13 │ │ │ │ vmov.f64 d11, d10 │ │ │ │ - vldr d10, [pc, #-652] @ 4b720 │ │ │ │ + vldr d10, [pc, #-776] @ 4faf0 │ │ │ │ vmla.f64 d11, d8, d13 │ │ │ │ vnmls.f64 d2, d8, d10 │ │ │ │ vstr d11, [r1] │ │ │ │ - add.w r1, sp, #1456 @ 0x5b0 │ │ │ │ + add.w r1, sp, #1464 @ 0x5b8 │ │ │ │ vstr d2, [r1] │ │ │ │ - add.w r1, sp, #1392 @ 0x570 │ │ │ │ + add.w r1, sp, #1400 @ 0x578 │ │ │ │ + vldr d15, [sp, #688] @ 0x2b0 │ │ │ │ vldr d2, [r1] │ │ │ │ vadd.f64 d6, d2, d6 │ │ │ │ vmul.f64 d2, d7, d13 │ │ │ │ vmov.f64 d8, d2 │ │ │ │ vnmls.f64 d8, d6, d10 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ vmov.f64 d12, d6 │ │ │ │ vmla.f64 d12, d7, d10 │ │ │ │ vstr d8, [r1] │ │ │ │ - add.w r1, sp, #1464 @ 0x5b8 │ │ │ │ - vstr d12, [r1] │ │ │ │ add.w r1, sp, #1472 @ 0x5c0 │ │ │ │ + vmov.f64 d8, d13 │ │ │ │ + vldr d13, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d12, [r1] │ │ │ │ vsub.f64 d12, d0, d1 │ │ │ │ - vldr d0, [sp, #616] @ 0x268 │ │ │ │ - vstr d14, [r1] │ │ │ │ add.w r1, sp, #1480 @ 0x5c8 │ │ │ │ - vldr d14, [sp, #808] @ 0x328 │ │ │ │ + vldr d0, [sp, #624] @ 0x270 │ │ │ │ + vstr d14, [r1] │ │ │ │ + add.w r1, sp, #1488 @ 0x5d0 │ │ │ │ + vldr d14, [sp, #816] @ 0x330 │ │ │ │ vstr d12, [r1] │ │ │ │ - add.w r1, sp, #1384 @ 0x568 │ │ │ │ + add.w r1, sp, #1392 @ 0x570 │ │ │ │ vldr d12, [r1] │ │ │ │ - add.w r1, sp, #1376 @ 0x560 │ │ │ │ + add.w r1, sp, #1384 @ 0x568 │ │ │ │ vsub.f64 d4, d12, d4 │ │ │ │ vldr d12, [r1] │ │ │ │ vadd.f64 d7, d12, d3 │ │ │ │ - vldr d12, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d12, [sp, #752] @ 0x2f0 │ │ │ │ vmul.f64 d6, d7, d10 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - vmov.f64 d1, d6 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ vnmls.f64 d7, d4, d10 │ │ │ │ - vmla.f64 d1, d4, d13 │ │ │ │ vadd.f64 d10, d12, d14 │ │ │ │ + vmov.f64 d1, d6 │ │ │ │ vadd.f64 d6, d0, d15 │ │ │ │ + vldr d0, [sp, #976] @ 0x3d0 │ │ │ │ + vmla.f64 d1, d4, d8 │ │ │ │ vadd.f64 d12, d6, d10 │ │ │ │ vsub.f64 d10, d6, d10 │ │ │ │ vstr d1, [r1] │ │ │ │ - add.w r1, sp, #1384 @ 0x568 │ │ │ │ + add.w r1, sp, #1392 @ 0x570 │ │ │ │ + vldr d1, [sp, #880] @ 0x370 │ │ │ │ vstr d7, [r1] │ │ │ │ - add.w r1, sp, #1096 @ 0x448 │ │ │ │ + add.w r1, sp, #1104 @ 0x450 │ │ │ │ vldr d4, [r1] │ │ │ │ - add.w r1, sp, #1184 @ 0x4a0 │ │ │ │ - vldr d13, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d1, [sp, #872] @ 0x368 │ │ │ │ + add.w r1, sp, #1192 @ 0x4a8 │ │ │ │ vldr d14, [r1] │ │ │ │ - add.w r1, sp, #1288 @ 0x508 │ │ │ │ + add.w r1, sp, #1296 @ 0x510 │ │ │ │ vadd.f64 d3, d4, d9 │ │ │ │ - vldr d0, [sp, #968] @ 0x3c8 │ │ │ │ vldr d4, [r1] │ │ │ │ - add.w r1, sp, #1656 @ 0x678 │ │ │ │ + add.w r1, sp, #1664 @ 0x680 │ │ │ │ vadd.f64 d7, d14, d4 │ │ │ │ - vldr d4, [sp, #816] @ 0x330 │ │ │ │ - vldr d14, [sp, #664] @ 0x298 │ │ │ │ + vldr d14, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d4, [sp, #824] @ 0x338 │ │ │ │ vsub.f64 d11, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vadd.f64 d7, d13, d4 │ │ │ │ - vldr d4, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d4, [sp, #712] @ 0x2c8 │ │ │ │ vadd.f64 d6, d14, d4 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d14, d6, d7 │ │ │ │ - vldr d7, [sp, #880] @ 0x370 │ │ │ │ + vldr d7, [sp, #888] @ 0x378 │ │ │ │ vadd.f64 d6, d1, d7 │ │ │ │ - vldr d7, [sp, #976] @ 0x3d0 │ │ │ │ + vldr d7, [sp, #984] @ 0x3d8 │ │ │ │ vstr d14, [r1] │ │ │ │ - add.w r1, sp, #1608 @ 0x648 │ │ │ │ + add.w r1, sp, #1616 @ 0x650 │ │ │ │ vadd.f64 d15, d0, d7 │ │ │ │ vadd.f64 d8, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ vldr d6, [r1] │ │ │ │ - add.w r1, sp, #1648 @ 0x670 │ │ │ │ + add.w r1, sp, #1656 @ 0x678 │ │ │ │ vldr d0, [r1] │ │ │ │ - add.w r1, sp, #1568 @ 0x620 │ │ │ │ + add.w r1, sp, #1576 @ 0x628 │ │ │ │ vldr d13, [r1] │ │ │ │ - add.w r1, sp, #1184 @ 0x4a0 │ │ │ │ + add.w r1, sp, #1192 @ 0x4a8 │ │ │ │ + vldr d14, [r1] │ │ │ │ + add.w r1, sp, #1296 @ 0x510 │ │ │ │ vadd.f64 d7, d6, d0 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vadd.f64 d4, d13, d5 │ │ │ │ - vldr d14, [r1] │ │ │ │ - add.w r1, sp, #1288 @ 0x508 │ │ │ │ vsub.f64 d5, d13, d5 │ │ │ │ vadd.f64 d1, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - add.w r1, sp, #1096 @ 0x448 │ │ │ │ + add.w r1, sp, #1104 @ 0x450 │ │ │ │ vsub.f64 d14, d14, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - ldr r1, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d9, d7, d9 │ │ │ │ vadd.f64 d0, d6, d14 │ │ │ │ vsub.f64 d14, d6, d14 │ │ │ │ - vldr d6, [sp, #1000] @ 0x3e8 │ │ │ │ vadd.f64 d13, d5, d9 │ │ │ │ vsub.f64 d7, d5, d9 │ │ │ │ - vldr d9, [sp, #992] @ 0x3e0 │ │ │ │ - vldr d5, [sp, #888] @ 0x378 │ │ │ │ + vldr d9, [sp, #1000] @ 0x3e8 │ │ │ │ + vldr d6, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r1, [sp, #344] @ 0x158 │ │ │ │ + vldr d5, [sp, #896] @ 0x380 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ - vldr d9, [sp, #896] @ 0x380 │ │ │ │ + vldr d9, [sp, #904] @ 0x388 │ │ │ │ vadd.f64 d9, d5, d9 │ │ │ │ vsub.f64 d5, d6, d9 │ │ │ │ vadd.f64 d6, d6, d9 │ │ │ │ vadd.f64 d9, d12, d8 │ │ │ │ vsub.f64 d12, d12, d8 │ │ │ │ - vstr d5, [sp, #872] @ 0x368 │ │ │ │ + vstr d5, [sp, #880] @ 0x370 │ │ │ │ vsub.f64 d5, d9, d1 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vstr d5, [r1] │ │ │ │ - vstr d1, [r9] │ │ │ │ + vstr d1, [sl] │ │ │ │ vadd.f64 d1, d2, d6 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ vsub.f64 d2, d2, d6 │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + vldr d5, [sp, #880] @ 0x370 │ │ │ │ vsub.f64 d9, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vsub.f64 d6, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ - vldr d2, [pc, #964] @ 4bf48 │ │ │ │ + vldr d2, [pc, #964] @ 503a0 │ │ │ │ vstr d9, [r1] │ │ │ │ - ldr r1, [sp, #312] @ 0x138 │ │ │ │ + ldr r1, [sp, #328] @ 0x148 │ │ │ │ vstr d3, [r1] │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ + ldr r1, [sp, #56] @ 0x38 │ │ │ │ vstr d6, [r1] │ │ │ │ vsub.f64 d6, d12, d11 │ │ │ │ - ldr r1, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d11, d11, d12 │ │ │ │ - vldr d5, [sp, #872] @ 0x368 │ │ │ │ - vldr d9, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d12, [sp, #632] @ 0x278 │ │ │ │ + ldr r1, [sp, #368] @ 0x170 │ │ │ │ vstr d4, [r1] │ │ │ │ vadd.f64 d4, d0, d7 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ vstr d6, [r1] │ │ │ │ vsub.f64 d6, d10, d5 │ │ │ │ - ldr r1, [sp, #380] @ 0x17c │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vstr d11, [r5] │ │ │ │ vadd.f64 d5, d10, d5 │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ + vstr d11, [r1] │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d11, [sp, #832] @ 0x340 │ │ │ │ - vldr d10, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r1, [sp, #456] @ 0x1c8 │ │ │ │ vstr d3, [r1] │ │ │ │ - add.w r1, sp, #1656 @ 0x678 │ │ │ │ - vstr d6, [r5] │ │ │ │ - ldr r5, [sp, #68] @ 0x44 │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ + vstr d6, [r1] │ │ │ │ + add.w r1, sp, #1664 @ 0x680 │ │ │ │ vldr d1, [r1] │ │ │ │ - add.w r1, sp, #1032 @ 0x408 │ │ │ │ - vldr d3, [sp, #768] @ 0x300 │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d6, d1, d15 │ │ │ │ vsub.f64 d15, d1, d15 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r5] │ │ │ │ - ldr r5, [sp, #364] @ 0x16c │ │ │ │ - vstr d7, [r5] │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #384] @ 0x180 │ │ │ │ + vstr d7, [r1] │ │ │ │ vsub.f64 d7, d13, d14 │ │ │ │ - ldr r5, [sp, #60] @ 0x3c │ │ │ │ vadd.f64 d14, d14, d13 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vmul.f64 d14, d14, d2 │ │ │ │ vsub.f64 d4, d7, d15 │ │ │ │ vadd.f64 d7, d7, d15 │ │ │ │ - vstr d4, [r5] │ │ │ │ - ldr r5, [sp, #372] @ 0x174 │ │ │ │ - vstr d7, [r5] │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #392] @ 0x188 │ │ │ │ + vstr d7, [r1] │ │ │ │ vsub.f64 d7, d5, d14 │ │ │ │ - ldr r5, [sp, #76] @ 0x4c │ │ │ │ vadd.f64 d5, d5, d14 │ │ │ │ - vldr d14, [sp, #648] @ 0x288 │ │ │ │ - vstr d7, [r5] │ │ │ │ + ldr r1, [sp, #96] @ 0x60 │ │ │ │ + vldr d14, [sp, #656] @ 0x290 │ │ │ │ + vldr d9, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vldr d12, [sp, #640] @ 0x280 │ │ │ │ + vstr d5, [r2] │ │ │ │ + add.w r2, sp, #1024 @ 0x400 │ │ │ │ + vldr d7, [sp, #768] @ 0x300 │ │ │ │ vadd.f64 d6, d14, d9 │ │ │ │ - vldr d7, [sp, #760] @ 0x2f8 │ │ │ │ - vldr d9, [sp, #824] @ 0x338 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vldr d5, [sp, #904] @ 0x388 │ │ │ │ + vldr d10, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d9, [sp, #832] @ 0x340 │ │ │ │ + vldr d3, [sp, #776] @ 0x308 │ │ │ │ + vldr d11, [sp, #840] @ 0x348 │ │ │ │ vadd.f64 d13, d7, d9 │ │ │ │ + vldr d5, [sp, #912] @ 0x390 │ │ │ │ + vldr d8, [r2] │ │ │ │ + add.w r2, sp, #1040 @ 0x410 │ │ │ │ vsub.f64 d7, d3, d11 │ │ │ │ - vldr d11, [pc, #812] @ 4bf98 │ │ │ │ - vldr d3, [pc, #816] @ 4bfa0 │ │ │ │ + vldr d11, [pc, #804] @ 503f0 │ │ │ │ vsub.f64 d0, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ + vldr d3, [pc, #800] @ 503f8 │ │ │ │ vadd.f64 d6, d12, d10 │ │ │ │ + vldr d10, [sp, #960] @ 0x3c0 │ │ │ │ vadd.f64 d12, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vstr d6, [sp] │ │ │ │ - vldr d6, [sp, #920] @ 0x398 │ │ │ │ - vldr d10, [sp, #952] @ 0x3b8 │ │ │ │ - vldr d8, [sp, #1016] @ 0x3f8 │ │ │ │ + vldr d6, [sp, #928] @ 0x3a0 │ │ │ │ vadd.f64 d7, d5, d6 │ │ │ │ - vldr d5, [sp, #936] @ 0x3a8 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add.w r1, sp, #1048 @ 0x418 │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ + vldr d5, [sp, #944] @ 0x3b0 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, sp, #1056 @ 0x420 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sp, #1072 @ 0x430 │ │ │ │ vadd.f64 d2, d5, d10 │ │ │ │ - ldr r5, [sp, #360] @ 0x168 │ │ │ │ - vldr d9, [r1] │ │ │ │ - add.w r1, sp, #1064 @ 0x428 │ │ │ │ + vldr d14, [r2] │ │ │ │ + add.w r2, sp, #1200 @ 0x4b0 │ │ │ │ vadd.f64 d4, d8, d6 │ │ │ │ vmul.f64 d5, d2, d3 │ │ │ │ vmul.f64 d2, d2, d11 │ │ │ │ - vldr d14, [r1] │ │ │ │ vmla.f64 d5, d7, d11 │ │ │ │ - add.w r1, sp, #1192 @ 0x4a8 │ │ │ │ vnmls.f64 d2, d7, d3 │ │ │ │ vadd.f64 d7, d9, d14 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ vmul.f64 d3, d7, d3 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vmla.f64 d7, d4, d9 │ │ │ │ vnmls.f64 d3, d4, d11 │ │ │ │ - vsub.f64 d8, d7, d2 │ │ │ │ - vadd.f64 d11, d2, d7 │ │ │ │ + vmla.f64 d7, d4, d9 │ │ │ │ vadd.f64 d4, d5, d3 │ │ │ │ vsub.f64 d3, d5, d3 │ │ │ │ - vldr d5, [r1] │ │ │ │ - add.w r1, sp, #1208 @ 0x4b8 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ - vldr d3, [r1] │ │ │ │ - add.w r1, sp, #1296 @ 0x510 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add.w r1, sp, #1312 @ 0x520 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, sp, #1216 @ 0x4c0 │ │ │ │ + vsub.f64 d8, d7, d2 │ │ │ │ + vadd.f64 d11, d2, d7 │ │ │ │ + vstr d3, [sp, #24] │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1304 @ 0x518 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, sp, #1320 @ 0x528 │ │ │ │ + vldr d15, [r2] │ │ │ │ + add.w r2, sp, #1232 @ 0x4d0 │ │ │ │ vadd.f64 d7, d5, d3 │ │ │ │ - vldr d5, [pc, #564] @ 4bf50 │ │ │ │ - vldr d15, [r1] │ │ │ │ - add.w r1, sp, #1224 @ 0x4c8 │ │ │ │ + vldr d5, [pc, #556] @ 503a8 │ │ │ │ vadd.f64 d3, d6, d15 │ │ │ │ vsub.f64 d15, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vldr d3, [r1] │ │ │ │ - add.w r1, sp, #1240 @ 0x4d8 │ │ │ │ - vldr d1, [r1] │ │ │ │ - add.w r1, sp, #1304 @ 0x518 │ │ │ │ - vldr d14, [r1] │ │ │ │ - add.w r1, sp, #1320 @ 0x528 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1248 @ 0x4e0 │ │ │ │ + vldr d1, [r2] │ │ │ │ + add.w r2, sp, #1312 @ 0x520 │ │ │ │ + vldr d14, [r2] │ │ │ │ + add.w r2, sp, #1328 @ 0x530 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, sp, #1112 @ 0x458 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add.w r1, sp, #1104 @ 0x450 │ │ │ │ vadd.f64 d9, d14, d6 │ │ │ │ - vldr d14, [pc, #508] @ 4bf58 │ │ │ │ - vldr d6, [pc, #512] @ 4bf60 │ │ │ │ - vmov.f64 d10, d14 │ │ │ │ + vldr d14, [pc, #508] @ 503b0 │ │ │ │ + vldr d6, [pc, #512] @ 503b8 │ │ │ │ vsub.f64 d1, d3, d9 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ + vmov.f64 d10, d14 │ │ │ │ vmul.f64 d9, d3, d5 │ │ │ │ vmul.f64 d14, d1, d14 │ │ │ │ vmla.f64 d14, d15, d6 │ │ │ │ vmul.f64 d15, d15, d10 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ - vldr d9, [pc, #484] @ 4bf68 │ │ │ │ + vldr d9, [pc, #484] @ 503c0 │ │ │ │ vnmls.f64 d15, d1, d6 │ │ │ │ vmla.f64 d2, d7, d9 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vnmls.f64 d7, d3, d9 │ │ │ │ - vldr d3, [r1] │ │ │ │ - add.w r1, sp, #1120 @ 0x460 │ │ │ │ - vldr d1, [r1] │ │ │ │ - add.w r1, sp, #1432 @ 0x598 │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1128 @ 0x468 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vstr d7, [sp, #56] @ 0x38 │ │ │ │ + vldr d1, [r2] │ │ │ │ + add.w r2, sp, #1440 @ 0x5a0 │ │ │ │ + ldr r1, [sp, #76] @ 0x4c │ │ │ │ vadd.f64 d2, d3, d1 │ │ │ │ - vldr d3, [r1] │ │ │ │ - add.w r1, sp, #1448 @ 0x5a8 │ │ │ │ - vstr d7, [sp, #48] @ 0x30 │ │ │ │ - vldr d1, [r1] │ │ │ │ - add.w r1, sp, #1136 @ 0x470 │ │ │ │ - vldr d5, [r1] │ │ │ │ - add.w r1, sp, #1152 @ 0x480 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1456 @ 0x5b0 │ │ │ │ + vldr d1, [r2] │ │ │ │ + add.w r2, sp, #1144 @ 0x478 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, sp, #1160 @ 0x488 │ │ │ │ vadd.f64 d7, d3, d1 │ │ │ │ - vldr d1, [r1] │ │ │ │ - add.w r1, sp, #1440 @ 0x5a0 │ │ │ │ + vldr d1, [r2] │ │ │ │ + add.w r2, sp, #1448 @ 0x5a8 │ │ │ │ vsub.f64 d3, d2, d7 │ │ │ │ vadd.f64 d2, d2, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - add.w r1, sp, #1456 @ 0x5b0 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sp, #1464 @ 0x5b8 │ │ │ │ vadd.f64 d1, d5, d1 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ - vldr d9, [r1] │ │ │ │ + vldr d9, [r2] │ │ │ │ + ldr r2, [sp, #100] @ 0x64 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vsub.f64 d9, d1, d7 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ vmul.f64 d7, d9, d6 │ │ │ │ - vldr d6, [pc, #356] @ 4bf68 │ │ │ │ + vldr d6, [pc, #352] @ 503c0 │ │ │ │ vnmls.f64 d7, d3, d10 │ │ │ │ - vmul.f64 d10, d1, d6 │ │ │ │ - vldr d6, [pc, #320] @ 4bf50 │ │ │ │ vmul.f64 d3, d3, d5 │ │ │ │ + vmul.f64 d10, d1, d6 │ │ │ │ + vldr d6, [pc, #312] @ 503a8 │ │ │ │ vnmls.f64 d10, d2, d6 │ │ │ │ - vldr d6, [pc, #316] @ 4bf58 │ │ │ │ + vldr d6, [pc, #312] @ 503b0 │ │ │ │ vmla.f64 d3, d9, d6 │ │ │ │ - vldr d9, [pc, #324] @ 4bf68 │ │ │ │ - vldr d6, [pc, #296] @ 4bf50 │ │ │ │ + vldr d9, [pc, #320] @ 503c0 │ │ │ │ + vldr d6, [pc, #292] @ 503a8 │ │ │ │ vmul.f64 d2, d2, d9 │ │ │ │ vmla.f64 d2, d1, d6 │ │ │ │ vadd.f64 d1, d14, d7 │ │ │ │ vldr d6, [sp] │ │ │ │ vsub.f64 d7, d7, d14 │ │ │ │ vmov.f64 d5, d2 │ │ │ │ vadd.f64 d2, d0, d4 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d9, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vadd.f64 d1, d6, d8 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ - vstr d9, [r4] │ │ │ │ + vldr d8, [sp, #56] @ 0x38 │ │ │ │ + vstr d9, [r2] │ │ │ │ vstr d2, [r8] │ │ │ │ vsub.f64 d2, d3, d15 │ │ │ │ vadd.f64 d15, d15, d3 │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ + ldr r2, [sp, #380] @ 0x17c │ │ │ │ vsub.f64 d9, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vldr d1, [pc, #260] @ 4bf78 │ │ │ │ - vstr d9, [r5] │ │ │ │ + vldr d1, [pc, #240] @ 503d0 │ │ │ │ + vstr d9, [r2] │ │ │ │ vmov.f64 d9, d1 │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ - ldr r5, [sp, #368] @ 0x170 │ │ │ │ - vldr d8, [sp, #48] @ 0x30 │ │ │ │ - vldr d0, [sp, #32] │ │ │ │ - vstr d2, [r4] │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ + vstr d2, [r2] │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #388] @ 0x184 │ │ │ │ vadd.f64 d6, d8, d5 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ - vstr d2, [r5] │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ - vldr d2, [pc, #156] @ 4bf48 │ │ │ │ - vstr d7, [r5] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ + vldr d2, [pc, #156] @ 503a0 │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d4, d15 │ │ │ │ - ldr r5, [sp, #376] @ 0x178 │ │ │ │ vadd.f64 d4, d4, d15 │ │ │ │ - vldr d15, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d7, [r5] │ │ │ │ + ldr r2, [sp, #396] @ 0x18c │ │ │ │ + vstr d7, [r2] │ │ │ │ vadd.f64 d7, d13, d11 │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #320] @ 0x140 │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r2, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d12, d3 │ │ │ │ vsub.f64 d12, d12, d3 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vstr d7, [sl] │ │ │ │ + vstr d4, [r2] │ │ │ │ + vstr d7, [fp] │ │ │ │ vsub.f64 d7, d10, d0 │ │ │ │ - ldr r4, [sp, #304] @ 0x130 │ │ │ │ + ldr r2, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ - vldr d4, [pc, #132] @ 4bf80 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + vldr d4, [pc, #136] @ 503d8 │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d5, d8 │ │ │ │ - ldr r4, [sp, #344] @ 0x158 │ │ │ │ + ldr r2, [sp, #360] @ 0x168 │ │ │ │ + vldr d14, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d15, [sp, #688] @ 0x2b0 │ │ │ │ vsub.f64 d6, d7, d12 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d0, d10 │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ - vldr d0, [sp, #616] @ 0x268 │ │ │ │ - vstr d7, [r4] │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ + vldr d0, [sp, #624] @ 0x270 │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d13, d11 │ │ │ │ - ldr r4, [sp, #336] @ 0x150 │ │ │ │ - vldr d13, [sp, #752] @ 0x2f0 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ + vldr d11, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d13, [sp, #760] @ 0x2f8 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d0, d15 │ │ │ │ - vldr d0, [sp, #816] @ 0x330 │ │ │ │ - vstr d5, [r1] │ │ │ │ - add.w r1, sp, #1088 @ 0x440 │ │ │ │ - b.n 4bfa8 │ │ │ │ - nop.w │ │ │ │ + vldr d15, [sp, #712] @ 0x2c8 │ │ │ │ + b.n 50400 │ │ │ │ + nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 4c1c8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 50620 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (4c334 ) │ │ │ │ + ldr r4, [pc, #972] @ (5078c ) │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 4c2b0 ) │ │ │ │ - bhi.n 4be8a │ │ │ │ + add r3, pc, #836 @ (adr r3, 50708 ) │ │ │ │ + bhi.n 502e2 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 4c1f0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 50648 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 4c23c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 50694 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 4c220 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 50678 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - add r6, pc, #44 @ (adr r6, 4bfc8 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 50420 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ + vldr d0, [sp, #824] @ 0x338 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d12, d0, d13 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vldr d0, [r1] │ │ │ │ - add.w r1, sp, #1400 @ 0x578 │ │ │ │ - vldr d14, [sp, #664] @ 0x298 │ │ │ │ + vstr d7, [r2] │ │ │ │ + add.w r2, sp, #1096 @ 0x448 │ │ │ │ + vldr d0, [r2] │ │ │ │ + add.w r2, sp, #1408 @ 0x580 │ │ │ │ vsub.f64 d8, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - vldr d13, [r1] │ │ │ │ - add.w r1, sp, #1080 @ 0x438 │ │ │ │ - vldr d15, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d11, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d13, [r2] │ │ │ │ + add.w r2, sp, #1088 @ 0x440 │ │ │ │ vadd.f64 d6, d0, d13 │ │ │ │ - vldr d0, [r1] │ │ │ │ - add.w r1, sp, #1424 @ 0x590 │ │ │ │ - ldr r5, [sp, #84] @ 0x54 │ │ │ │ - vldr d13, [r1] │ │ │ │ - add.w r1, sp, #1488 @ 0x5d0 │ │ │ │ + vldr d0, [r2] │ │ │ │ + add.w r2, sp, #1432 @ 0x598 │ │ │ │ + vldr d13, [r2] │ │ │ │ + add.w r2, sp, #1496 @ 0x5d8 │ │ │ │ + vldr d10, [r2] │ │ │ │ + add.w r2, sp, #1504 @ 0x5e0 │ │ │ │ vadd.f64 d7, d0, d13 │ │ │ │ - vldr d10, [r1] │ │ │ │ - add.w r1, sp, #1496 @ 0x5d8 │ │ │ │ vmul.f64 d5, d7, d1 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmla.f64 d0, d6, d4 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vmov.f64 d13, d6 │ │ │ │ vnmls.f64 d13, d7, d4 │ │ │ │ vsub.f64 d7, d14, d15 │ │ │ │ - vldr d15, [r1] │ │ │ │ - add.w r1, sp, #1176 @ 0x498 │ │ │ │ vstr d0, [sp] │ │ │ │ - vldr d0, [sp, #984] @ 0x3d8 │ │ │ │ - vldr d14, [r1] │ │ │ │ - add.w r1, sp, #1256 @ 0x4e8 │ │ │ │ + vldr d0, [sp, #992] @ 0x3e0 │ │ │ │ + vldr d15, [r2] │ │ │ │ + add.w r2, sp, #1184 @ 0x4a0 │ │ │ │ + vldr d14, [r2] │ │ │ │ + add.w r2, sp, #1264 @ 0x4f0 │ │ │ │ vadd.f64 d3, d10, d15 │ │ │ │ - vstr d13, [sp, #8] │ │ │ │ - vldr d13, [sp, #808] @ 0x328 │ │ │ │ + vstr d13, [sp, #24] │ │ │ │ + vldr d13, [sp, #816] @ 0x330 │ │ │ │ vsub.f64 d6, d11, d13 │ │ │ │ - vldr d13, [sp, #1008] @ 0x3f0 │ │ │ │ + vldr d13, [sp, #1016] @ 0x3f8 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d0, d13 │ │ │ │ - vldr d13, [r1] │ │ │ │ - add.w r1, sp, #1168 @ 0x490 │ │ │ │ + vldr d13, [r2] │ │ │ │ + add.w r2, sp, #1176 @ 0x498 │ │ │ │ vsub.f64 d14, d14, d13 │ │ │ │ - vldr d13, [r1] │ │ │ │ - add.w r1, sp, #1280 @ 0x500 │ │ │ │ + vldr d13, [r2] │ │ │ │ + add.w r2, sp, #1288 @ 0x508 │ │ │ │ vadd.f64 d5, d3, d6 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ - vldr d0, [r1] │ │ │ │ - add.w r1, sp, #1168 @ 0x490 │ │ │ │ + vldr d0, [r2] │ │ │ │ + add.w r2, sp, #1176 @ 0x498 │ │ │ │ vmul.f64 d3, d3, d2 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vsub.f64 d6, d13, d0 │ │ │ │ vmov.f64 d0, d4 │ │ │ │ vmul.f64 d13, d6, d1 │ │ │ │ vmla.f64 d13, d14, d4 │ │ │ │ vmul.f64 d14, d14, d1 │ │ │ │ - vldr d1, [sp, #984] @ 0x3d8 │ │ │ │ + vldr d1, [sp, #992] @ 0x3e0 │ │ │ │ vnmls.f64 d14, d6, d4 │ │ │ │ vsub.f64 d4, d10, d15 │ │ │ │ - vldr d10, [sp, #1008] @ 0x3f0 │ │ │ │ + vldr d10, [sp, #1016] @ 0x3f8 │ │ │ │ vadd.f64 d1, d1, d10 │ │ │ │ vadd.f64 d6, d4, d1 │ │ │ │ vsub.f64 d1, d1, d4 │ │ │ │ - vldr d4, [r1] │ │ │ │ - add.w r1, sp, #1280 @ 0x500 │ │ │ │ - vldr d10, [r1] │ │ │ │ - add.w r1, sp, #1176 @ 0x498 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, sp, #1288 @ 0x508 │ │ │ │ + vldr d10, [r2] │ │ │ │ + add.w r2, sp, #1184 @ 0x4a0 │ │ │ │ vmul.f64 d1, d1, d2 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vadd.f64 d4, d4, d10 │ │ │ │ - vldr d10, [r1] │ │ │ │ - add.w r1, sp, #1256 @ 0x4e8 │ │ │ │ - vldr d15, [r1] │ │ │ │ - add.w r1, sp, #1080 @ 0x438 │ │ │ │ + vldr d10, [r2] │ │ │ │ + add.w r2, sp, #1264 @ 0x4f0 │ │ │ │ + vldr d15, [r2] │ │ │ │ + add.w r2, sp, #1088 @ 0x440 │ │ │ │ vadd.f64 d2, d10, d15 │ │ │ │ vmov.f64 d10, d9 │ │ │ │ vmul.f64 d15, d2, d0 │ │ │ │ vnmls.f64 d15, d4, d9 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - vmla.f64 d4, d2, d10 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ - vldr d0, [r1] │ │ │ │ - add.w r1, sp, #1424 @ 0x590 │ │ │ │ - vstr d4, [sp, #16] │ │ │ │ - vldr d4, [r1] │ │ │ │ - add.w r1, sp, #1088 @ 0x440 │ │ │ │ + vldr d0, [r2] │ │ │ │ + add.w r2, sp, #1432 @ 0x598 │ │ │ │ + vmla.f64 d4, d2, d10 │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, sp, #1096 @ 0x448 │ │ │ │ vsub.f64 d2, d0, d4 │ │ │ │ - vldr d0, [r1] │ │ │ │ - add.w r1, sp, #1400 @ 0x578 │ │ │ │ - vldr d4, [r1] │ │ │ │ + vldr d0, [r2] │ │ │ │ + add.w r2, sp, #1408 @ 0x580 │ │ │ │ + vldr d4, [r2] │ │ │ │ + ldr r2, [sp, #108] @ 0x6c │ │ │ │ vsub.f64 d0, d0, d4 │ │ │ │ vmul.f64 d4, d0, d9 │ │ │ │ vnmls.f64 d4, d2, d10 │ │ │ │ vmul.f64 d2, d2, d9 │ │ │ │ vmla.f64 d2, d0, d10 │ │ │ │ vadd.f64 d0, d8, d5 │ │ │ │ vsub.f64 d5, d8, d5 │ │ │ │ + vldr d8, [sp] │ │ │ │ vadd.f64 d9, d13, d4 │ │ │ │ vsub.f64 d4, d4, d13 │ │ │ │ + vldr d13, [sp, #32] │ │ │ │ vsub.f64 d10, d0, d9 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ vadd.f64 d9, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vstr d10, [ip] │ │ │ │ - vstr d0, [r5] │ │ │ │ + vstr d0, [r2] │ │ │ │ vsub.f64 d0, d2, d14 │ │ │ │ - ldr r4, [sp, #92] @ 0x5c │ │ │ │ - vsub.f64 d1, d4, d7 │ │ │ │ vadd.f64 d14, d14, d2 │ │ │ │ + ldr r2, [sp, #116] @ 0x74 │ │ │ │ + vsub.f64 d1, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - ldr r1, [sp, #100] @ 0x64 │ │ │ │ vsub.f64 d10, d0, d9 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ - vldr d8, [sp] │ │ │ │ vsub.f64 d7, d5, d14 │ │ │ │ vadd.f64 d5, d5, d14 │ │ │ │ - ldr r5, [sp, #124] @ 0x7c │ │ │ │ - vstr d10, [r4] │ │ │ │ - ldr r4, [sp, #108] @ 0x6c │ │ │ │ + vstr d10, [r2] │ │ │ │ + ldr r2, [sp, #132] @ 0x84 │ │ │ │ vstr d0, [r7] │ │ │ │ - vldr d13, [sp, #16] │ │ │ │ - vldr d0, [sp, #8] │ │ │ │ - vstr d1, [r4] │ │ │ │ - ldr r4, [sp, #600] @ 0x258 │ │ │ │ - vldr d14, [sp, #864] @ 0x360 │ │ │ │ - vldr d1, [pc, #-552] @ 4bf70 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vstr d7, [r1] │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ + ldr r7, [sp, #608] @ 0x260 │ │ │ │ + vstr d1, [r2] │ │ │ │ + ldr r2, [sp, #124] @ 0x7c │ │ │ │ + vldr d1, [pc, #-548] @ 503c8 │ │ │ │ + vstr d4, [r7] │ │ │ │ + ldr r7, [sp, #592] @ 0x250 │ │ │ │ + vstr d7, [r2] │ │ │ │ vadd.f64 d7, d12, d6 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vadd.f64 d5, d8, d15 │ │ │ │ - ldr r1, [sp, #568] @ 0x238 │ │ │ │ vsub.f64 d6, d12, d6 │ │ │ │ - ldr r4, [sp, #116] @ 0x74 │ │ │ │ + vstr d5, [r5] │ │ │ │ + vadd.f64 d5, d8, d15 │ │ │ │ + ldr r2, [sp, #148] @ 0x94 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d11, d3 │ │ │ │ vsub.f64 d11, d11, d3 │ │ │ │ - vldr d3, [pc, #-592] @ 4bf78 │ │ │ │ - vstr d4, [r5] │ │ │ │ - vstr d7, [r1] │ │ │ │ + vldr d3, [pc, #-588] @ 503d0 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d0, d13 │ │ │ │ - ldr r5, [sp, #140] @ 0x8c │ │ │ │ - ldr r1, [sp, #132] @ 0x84 │ │ │ │ + add.w r3, sp, #1536 @ 0x600 │ │ │ │ + ldr r2, [sp, #140] @ 0x8c │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #588] @ 0x24c │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d4, [r2] │ │ │ │ + vstr d7, [r7] │ │ │ │ vsub.f64 d7, d8, d15 │ │ │ │ - ldr r4, [sp, #608] @ 0x260 │ │ │ │ - vldr d8, [sp, #624] @ 0x270 │ │ │ │ + vmov.f64 d8, d0 │ │ │ │ + ldr r2, [sp, #164] @ 0xa4 │ │ │ │ + ldr r5, [sp, #156] @ 0x9c │ │ │ │ + ldr r7, [sp, #616] @ 0x268 │ │ │ │ vsub.f64 d5, d7, d11 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vstr d7, [r4] │ │ │ │ - vadd.f64 d7, d0, d13 │ │ │ │ - vldr d0, [sp, #696] @ 0x2b8 │ │ │ │ - vadd.f64 d13, d8, d0 │ │ │ │ - vldr d8, [sp, #800] @ 0x320 │ │ │ │ + vldr d0, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d14, [sp, #872] @ 0x368 │ │ │ │ + vldr d11, [r3] │ │ │ │ + add.w r3, sp, #1520 @ 0x5f0 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vstr d7, [r7] │ │ │ │ + vadd.f64 d7, d8, d13 │ │ │ │ + vldr d8, [sp, #632] @ 0x278 │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w r3, sp, #1568 @ 0x620 │ │ │ │ + vldr d15, [sp, #864] @ 0x360 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ + vadd.f64 d13, d8, d0 │ │ │ │ + vldr d8, [sp, #808] @ 0x328 │ │ │ │ + vstr d5, [r4] │ │ │ │ vadd.f64 d7, d8, d14 │ │ │ │ - vstr d5, [r2] │ │ │ │ - add.w r2, sp, #1528 @ 0x5f8 │ │ │ │ - vstr d6, [r1] │ │ │ │ + vldr d5, [pc, #-708] @ 503d8 │ │ │ │ + vstr d6, [r5] │ │ │ │ + vldr d14, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d8, [sp, #800] @ 0x320 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d5, [pc, #-692] @ 4bf80 │ │ │ │ + vmul.f64 d6, d11, d5 │ │ │ │ + vmla.f64 d6, d12, d3 │ │ │ │ vsub.f64 d0, d13, d7 │ │ │ │ vadd.f64 d13, d13, d7 │ │ │ │ vstr d0, [sp] │ │ │ │ - vldr d11, [r2] │ │ │ │ - add.w r2, sp, #1512 @ 0x5e8 │ │ │ │ - vldr d8, [sp, #792] @ 0x318 │ │ │ │ - vldr d15, [sp, #856] @ 0x358 │ │ │ │ - vldr d12, [r2] │ │ │ │ - add.w r2, sp, #1560 @ 0x618 │ │ │ │ - vmul.f64 d6, d11, d5 │ │ │ │ - vldr d14, [sp, #688] @ 0x2b0 │ │ │ │ - ldr r4, [sp, #528] @ 0x210 │ │ │ │ - vldr d0, [r2] │ │ │ │ - add.w r2, sp, #1544 @ 0x608 │ │ │ │ - vmla.f64 d6, d12, d3 │ │ │ │ - ldr r7, [sp, #272] @ 0x110 │ │ │ │ - ldr r5, [sp, #280] @ 0x118 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, sp, #1552 @ 0x610 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add.w r3, sp, #1416 @ 0x588 │ │ │ │ vmul.f64 d7, d0, d3 │ │ │ │ - vldr d10, [r2] │ │ │ │ - add.w r2, sp, #1408 @ 0x580 │ │ │ │ vnmls.f64 d7, d10, d5 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ vsub.f64 d7, d8, d15 │ │ │ │ - vldr d8, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d8, [sp, #680] @ 0x2a8 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vadd.f64 d4, d8, d14 │ │ │ │ - vldr d14, [pc, #-792] @ 4bf88 │ │ │ │ - vldr d8, [pc, #-788] @ 4bf90 │ │ │ │ + vldr d14, [pc, #-792] @ 503e0 │ │ │ │ + vldr d8, [pc, #-788] @ 503e8 │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vmul.f64 d7, d10, d3 │ │ │ │ vmla.f64 d7, d0, d5 │ │ │ │ - vldr d0, [r2] │ │ │ │ - add.w r2, sp, #1472 @ 0x5c0 │ │ │ │ - vstr d6, [sp, #16] │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, sp, #1480 @ 0x5c8 │ │ │ │ + vstr d6, [sp, #32] │ │ │ │ vmul.f64 d6, d12, d5 │ │ │ │ - vldr d10, [r2] │ │ │ │ - add.w r2, sp, #1584 @ 0x630 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add.w r3, sp, #1592 @ 0x638 │ │ │ │ vnmls.f64 d6, d11, d3 │ │ │ │ - vldr d11, [r2] │ │ │ │ - add.w r2, sp, #1416 @ 0x588 │ │ │ │ + vldr d11, [r3] │ │ │ │ + add.w r3, sp, #1424 @ 0x590 │ │ │ │ vadd.f64 d5, d0, d10 │ │ │ │ - vldr d10, [r2] │ │ │ │ - add.w r2, sp, #1480 @ 0x5c8 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w r3, sp, #1608 @ 0x648 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vldr d12, [r2] │ │ │ │ - add.w r2, sp, #1600 @ 0x640 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d10, d12 │ │ │ │ + vldr d12, [pc, #-872] @ 503f0 │ │ │ │ + vldr d10, [pc, #-868] @ 503f8 │ │ │ │ vsub.f64 d0, d11, d5 │ │ │ │ vadd.f64 d5, d11, d5 │ │ │ │ - vldr d11, [r2] │ │ │ │ - vldr d12, [pc, #-884] @ 4bf98 │ │ │ │ - add.w r2, sp, #1272 @ 0x4f8 │ │ │ │ - vldr d10, [pc, #-884] @ 4bfa0 │ │ │ │ + vldr d11, [r3] │ │ │ │ + add.w r3, sp, #1280 @ 0x500 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vsub.f64 d15, d11, d6 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ vmul.f64 d9, d15, d14 │ │ │ │ vmul.f64 d15, d15, d8 │ │ │ │ vmla.f64 d15, d0, d14 │ │ │ │ vmov.f64 d11, d9 │ │ │ │ vmul.f64 d9, d6, d12 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vnmls.f64 d11, d0, d8 │ │ │ │ vmov.f64 d0, d6 │ │ │ │ vnmls.f64 d0, d5, d12 │ │ │ │ - vstr d11, [sp, #24] │ │ │ │ + vstr d11, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d11, d9 │ │ │ │ vmla.f64 d11, d5, d10 │ │ │ │ - vldr d10, [r2] │ │ │ │ - add.w r2, sp, #1352 @ 0x548 │ │ │ │ - vstr d0, [sp, #40] @ 0x28 │ │ │ │ - vstr d11, [sp, #32] │ │ │ │ - vldr d11, [r2] │ │ │ │ - add.w r2, sp, #1640 @ 0x668 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add.w r3, sp, #1360 @ 0x550 │ │ │ │ + vstr d11, [sp, #48] @ 0x30 │ │ │ │ + vstr d0, [sp, #56] @ 0x38 │ │ │ │ + vldr d11, [r3] │ │ │ │ + add.w r3, sp, #1648 @ 0x670 │ │ │ │ + ldr r2, [sp, #292] @ 0x124 │ │ │ │ + ldr r7, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d0, d10, d11 │ │ │ │ - vldr d11, [r2] │ │ │ │ - add.w r2, sp, #1264 @ 0x4f0 │ │ │ │ + vldr d11, [r3] │ │ │ │ + add.w r3, sp, #1272 @ 0x4f8 │ │ │ │ vmul.f64 d0, d0, d1 │ │ │ │ vsub.f64 d9, d11, d0 │ │ │ │ vadd.f64 d0, d11, d0 │ │ │ │ - vldr d11, [r2] │ │ │ │ - add.w r2, sp, #1344 @ 0x540 │ │ │ │ - vldr d10, [r2] │ │ │ │ - add.w r2, sp, #1624 @ 0x658 │ │ │ │ + vldr d11, [r3] │ │ │ │ + add.w r3, sp, #1352 @ 0x548 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add.w r3, sp, #1632 @ 0x660 │ │ │ │ vadd.f64 d5, d11, d10 │ │ │ │ - vldr d10, [r2] │ │ │ │ - vldr d11, [pc, #964] @ 4c760 │ │ │ │ - add.w r2, sp, #1504 @ 0x5e0 │ │ │ │ + vldr d10, [r3] │ │ │ │ + vldr d11, [pc, #960] @ 50bb8 │ │ │ │ + ldr r3, [sp, #316] @ 0x13c │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d10, d5 │ │ │ │ vadd.f64 d5, d10, d5 │ │ │ │ vmul.f64 d10, d5, d12 │ │ │ │ vmul.f64 d6, d1, d14 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ vmul.f64 d1, d1, d8 │ │ │ │ - vmla.f64 d6, d9, d8 │ │ │ │ vnmls.f64 d10, d0, d11 │ │ │ │ vldr d11, [sp] │ │ │ │ + vmla.f64 d6, d9, d8 │ │ │ │ vnmls.f64 d1, d9, d14 │ │ │ │ vmov.f64 d9, d5 │ │ │ │ - vmla.f64 d9, d0, d12 │ │ │ │ vadd.f64 d5, d11, d2 │ │ │ │ - vldr d11, [sp, #24] │ │ │ │ + vldr d11, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d9, d0, d12 │ │ │ │ vadd.f64 d0, d11, d6 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ + vldr d11, [sp] │ │ │ │ vmov.f64 d12, d9 │ │ │ │ vsub.f64 d9, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vstr d9, [r4] │ │ │ │ - vstr d5, [r7] │ │ │ │ + vsub.f64 d2, d11, d2 │ │ │ │ + vstr d9, [r7] │ │ │ │ + vstr d5, [r2] │ │ │ │ vsub.f64 d5, d15, d1 │ │ │ │ vsub.f64 d7, d6, d4 │ │ │ │ + ldr r2, [sp, #300] @ 0x12c │ │ │ │ vadd.f64 d15, d15, d1 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ + ldr r7, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d9, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - vstr d9, [r5] │ │ │ │ - vldr d11, [sp] │ │ │ │ - ldr r7, [sp, #464] @ 0x1d0 │ │ │ │ - ldr r5, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d2, d11, d2 │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ - vldr d0, [sp, #32] │ │ │ │ - vstr d5, [r7] │ │ │ │ - vstr d7, [r5] │ │ │ │ - ldr r7, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d9, [r2] │ │ │ │ + ldr r2, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #308] @ 0x134 │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d2, d15 │ │ │ │ - ldr r5, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d2, d2, d15 │ │ │ │ - vstr d6, [r7] │ │ │ │ - vstr d7, [r5] │ │ │ │ + ldr r2, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d13, d3 │ │ │ │ - ldr r5, [sp, #448] @ 0x1c0 │ │ │ │ vadd.f64 d3, d13, d3 │ │ │ │ - ldr r7, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d2, [r5] │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - ldr r5, [sp, #408] @ 0x198 │ │ │ │ + vstr d2, [r7] │ │ │ │ + vldr d2, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ + ldr r7, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d6, d2, d12 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r7] │ │ │ │ - ldr r7, [sp, #240] @ 0xf0 │ │ │ │ + ldr r7, [sp, #256] @ 0x100 │ │ │ │ vstr d7, [r7] │ │ │ │ vsub.f64 d7, d2, d12 │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - ldr r7, [sp, #208] @ 0xd0 │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ vadd.f64 d6, d2, d4 │ │ │ │ vsub.f64 d11, d4, d2 │ │ │ │ - vldr d2, [pc, #728] @ 4c768 │ │ │ │ - vldr d4, [pc, #732] @ 4c770 │ │ │ │ + vldr d4, [pc, #736] @ 50bc0 │ │ │ │ + vldr d2, [pc, #740] @ 50bc8 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r7] │ │ │ │ + vstr d5, [r2] │ │ │ │ vmov.f64 d5, d2 │ │ │ │ - vstr d7, [r5] │ │ │ │ + vldr d0, [sp, #48] @ 0x30 │ │ │ │ + ldr r2, [sp, #272] @ 0x110 │ │ │ │ + ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r7, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d13, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d0, d10 │ │ │ │ - ldr r5, [sp, #256] @ 0x100 │ │ │ │ - ldr r7, [sp, #224] @ 0xe0 │ │ │ │ + add.w r3, sp, #1512 @ 0x5e8 │ │ │ │ + vldr d15, [sp, #864] @ 0x360 │ │ │ │ vsub.f64 d6, d7, d11 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ - vstr d6, [r5] │ │ │ │ - ldr r5, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d7, [r5] │ │ │ │ + vstr d6, [r2] │ │ │ │ + vstr d7, [r7] │ │ │ │ vadd.f64 d7, d0, d10 │ │ │ │ - vldr d0, [sp, #624] @ 0x270 │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ + vldr d0, [sp, #632] @ 0x278 │ │ │ │ + ldr r7, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d6, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vstr d6, [r7] │ │ │ │ - ldr r7, [sp, #392] @ 0x188 │ │ │ │ - vstr d3, [r7] │ │ │ │ - vldr d13, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d15, [sp, #856] @ 0x358 │ │ │ │ - vldr d3, [pc, #656] @ 4c778 │ │ │ │ vsub.f64 d13, d0, d13 │ │ │ │ - vldr d0, [sp, #792] @ 0x318 │ │ │ │ - ldr r5, [sp, #204] @ 0xcc │ │ │ │ - ldr r7, [sp, #480] @ 0x1e0 │ │ │ │ - vadd.f64 d7, d0, d15 │ │ │ │ - vldr d15, [r2] │ │ │ │ - add.w r2, sp, #1520 @ 0x5f0 │ │ │ │ vldr d0, [sp, #800] @ 0x320 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vstr d3, [r7] │ │ │ │ + vldr d3, [pc, #644] @ 50bd0 │ │ │ │ + vadd.f64 d7, d0, d15 │ │ │ │ + vldr d15, [r3] │ │ │ │ + add.w r3, sp, #1528 @ 0x5f8 │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w r3, sp, #1544 @ 0x608 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add.w r3, sp, #1560 @ 0x618 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vldr d12, [r2] │ │ │ │ - add.w r2, sp, #1536 @ 0x600 │ │ │ │ + vldr d9, [r3] │ │ │ │ + add.w r3, sp, #1480 @ 0x5c8 │ │ │ │ + vldr d0, [sp, #808] @ 0x328 │ │ │ │ + vmul.f64 d6, d10, d4 │ │ │ │ vsub.f64 d11, d13, d7 │ │ │ │ vadd.f64 d7, d13, d7 │ │ │ │ - vldr d10, [r2] │ │ │ │ - add.w r2, sp, #1552 @ 0x610 │ │ │ │ - vldr d13, [sp, #864] @ 0x360 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ - vmul.f64 d7, d15, d2 │ │ │ │ - vldr d9, [r2] │ │ │ │ - vmul.f64 d6, d10, d4 │ │ │ │ - vstr d11, [sp] │ │ │ │ - add.w r2, sp, #1472 @ 0x5c0 │ │ │ │ + vldr d13, [sp, #872] @ 0x368 │ │ │ │ vmla.f64 d6, d9, d2 │ │ │ │ + vstr d11, [sp] │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ + vmul.f64 d7, d15, d2 │ │ │ │ + vldr d2, [sp, #696] @ 0x2b8 │ │ │ │ vnmls.f64 d7, d12, d4 │ │ │ │ - vldr d2, [sp, #688] @ 0x2b0 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vstr d7, [sp, #16] │ │ │ │ + vstr d7, [sp, #32] │ │ │ │ vsub.f64 d7, d13, d0 │ │ │ │ - vldr d0, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d13, [r2] │ │ │ │ - add.w r2, sp, #1408 @ 0x580 │ │ │ │ + vldr d0, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d13, [r3] │ │ │ │ + add.w r3, sp, #1416 @ 0x588 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vsub.f64 d6, d0, d2 │ │ │ │ vmov.f64 d2, d5 │ │ │ │ + vldr d0, [r3] │ │ │ │ vmul.f64 d5, d12, d5 │ │ │ │ - vmla.f64 d5, d15, d4 │ │ │ │ - vldr d0, [r2] │ │ │ │ - add.w r2, sp, #1592 @ 0x638 │ │ │ │ + add.w r3, sp, #1600 @ 0x640 │ │ │ │ vadd.f64 d11, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vmul.f64 d7, d9, d4 │ │ │ │ + vmla.f64 d5, d15, d4 │ │ │ │ vnmls.f64 d7, d10, d2 │ │ │ │ - vldr d10, [pc, #460] @ 4c760 │ │ │ │ + vldr d10, [pc, #460] @ 50bb8 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d13, d0 │ │ │ │ - vldr d0, [r2] │ │ │ │ - add.w r2, sp, #1416 @ 0x588 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, sp, #1424 @ 0x590 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vsub.f64 d15, d0, d7 │ │ │ │ vadd.f64 d7, d0, d7 │ │ │ │ - vldr d0, [r2] │ │ │ │ - add.w r2, sp, #1480 @ 0x5c8 │ │ │ │ - vldr d13, [r2] │ │ │ │ - add.w r2, sp, #1576 @ 0x628 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ + vldr d13, [r3] │ │ │ │ + add.w r3, sp, #1584 @ 0x630 │ │ │ │ vsub.f64 d4, d0, d13 │ │ │ │ - vldr d13, [r2] │ │ │ │ - add.w r2, sp, #1344 @ 0x540 │ │ │ │ + vldr d13, [r3] │ │ │ │ + add.w r3, sp, #1352 @ 0x548 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ vsub.f64 d0, d13, d4 │ │ │ │ vadd.f64 d4, d13, d4 │ │ │ │ vmul.f64 d9, d0, d8 │ │ │ │ vmov.f64 d13, d9 │ │ │ │ - vldr d9, [pc, #456] @ 4c7b0 │ │ │ │ + vldr d9, [pc, #448] @ 50c00 │ │ │ │ vmla.f64 d13, d15, d14 │ │ │ │ vmul.f64 d15, d15, d8 │ │ │ │ vmul.f64 d9, d4, d9 │ │ │ │ vnmls.f64 d15, d0, d14 │ │ │ │ vmov.f64 d12, d9 │ │ │ │ - vldr d9, [pc, #432] @ 4c7b0 │ │ │ │ + vldr d9, [pc, #424] @ 50c00 │ │ │ │ vmla.f64 d12, d7, d10 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ - vstr d12, [sp, #24] │ │ │ │ + vstr d12, [sp, #40] @ 0x28 │ │ │ │ + ldr r5, [sp, #172] @ 0xac │ │ │ │ vnmls.f64 d0, d4, d10 │ │ │ │ - vldr d4, [r2] │ │ │ │ - add.w r2, sp, #1264 @ 0x4f0 │ │ │ │ - vstr d0, [sp, #32] │ │ │ │ - vldr d0, [r2] │ │ │ │ - add.w r2, sp, #1632 @ 0x660 │ │ │ │ + vldr d4, [r3] │ │ │ │ + add.w r3, sp, #1272 @ 0x4f8 │ │ │ │ + ldr r7, [sp, #228] @ 0xe4 │ │ │ │ + ldr r2, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r1, [sp, #204] @ 0xcc │ │ │ │ + vstr d0, [sp, #48] @ 0x30 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, sp, #1640 @ 0x668 │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w r3, sp, #1280 @ 0x500 │ │ │ │ vsub.f64 d7, d4, d0 │ │ │ │ - vldr d12, [r2] │ │ │ │ - add.w r2, sp, #1272 @ 0x4f8 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vsub.f64 d0, d12, d7 │ │ │ │ vadd.f64 d7, d12, d7 │ │ │ │ - vldr d12, [r2] │ │ │ │ - add.w r2, sp, #1352 @ 0x548 │ │ │ │ - vldr d4, [r2] │ │ │ │ - add.w r2, sp, #1616 @ 0x650 │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w r3, sp, #1360 @ 0x550 │ │ │ │ + vldr d4, [r3] │ │ │ │ + add.w r3, sp, #1624 @ 0x658 │ │ │ │ vsub.f64 d4, d12, d4 │ │ │ │ - vldr d12, [pc, #344] @ 4c7b0 │ │ │ │ + vldr d12, [pc, #328] @ 50c00 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - vldr d3, [r2] │ │ │ │ + vldr d3, [r3] │ │ │ │ + add.w r3, sp, #1032 @ 0x408 │ │ │ │ vsub.f64 d9, d3, d4 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ vmul.f64 d3, d9, d14 │ │ │ │ vmul.f64 d10, d4, d10 │ │ │ │ vnmls.f64 d3, d0, d8 │ │ │ │ vmul.f64 d0, d0, d14 │ │ │ │ - vmla.f64 d0, d9, d8 │ │ │ │ - vldr d9, [pc, #224] @ 4c760 │ │ │ │ vnmls.f64 d10, d7, d12 │ │ │ │ + vmla.f64 d0, d9, d8 │ │ │ │ + vldr d9, [pc, #208] @ 50bb8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vmla.f64 d7, d4, d12 │ │ │ │ vldr d4, [sp] │ │ │ │ vmov.f64 d12, d7 │ │ │ │ vadd.f64 d7, d4, d1 │ │ │ │ vadd.f64 d4, d13, d3 │ │ │ │ vsub.f64 d3, d13, d3 │ │ │ │ + vldr d13, [sp] │ │ │ │ vsub.f64 d9, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d9, [r5] │ │ │ │ + vsub.f64 d1, d13, d1 │ │ │ │ + vldr d13, [sp, #48] @ 0x30 │ │ │ │ + vstr d9, [r7] │ │ │ │ + ldr r7, [sp, #488] @ 0x1e8 │ │ │ │ vstr d7, [r7] │ │ │ │ vsub.f64 d7, d15, d0 │ │ │ │ - ldr r5, [sp, #196] @ 0xc4 │ │ │ │ vadd.f64 d15, d15, d0 │ │ │ │ - ldr r7, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d13, [sp] │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ + ldr r7, [sp, #220] @ 0xdc │ │ │ │ vsub.f64 d9, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - ldr r1, [sp, #180] @ 0xb4 │ │ │ │ - vsub.f64 d1, d13, d1 │ │ │ │ - vldr d13, [sp, #32] │ │ │ │ - ldr r2, [sp, #148] @ 0x94 │ │ │ │ - vstr d9, [r5] │ │ │ │ - vstr d7, [r7] │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ + vstr d9, [r7] │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d3, d6 │ │ │ │ - ldr r5, [sp, #188] @ 0xbc │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - ldr r7, [sp, #544] @ 0x220 │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ vadd.f64 d6, d13, d12 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ - vstr d7, [r5] │ │ │ │ + ldr r7, [sp, #556] @ 0x22c │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d1, d15 │ │ │ │ - vstr d3, [r7] │ │ │ │ vadd.f64 d1, d1, d15 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - ldr r5, [sp, #584] @ 0x248 │ │ │ │ - vstr d7, [r3] │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ - vadd.f64 d7, d3, d2 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ + ldr r7, [sp, #572] @ 0x23c │ │ │ │ + vstr d7, [r0] │ │ │ │ vstr d1, [r1] │ │ │ │ - ldr r7, [sp, #156] @ 0x9c │ │ │ │ + vadd.f64 d7, d3, d2 │ │ │ │ vsub.f64 d2, d3, d2 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d4, d11 │ │ │ │ vsub.f64 d11, d11, d4 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d5, [r7] │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d0, d10 │ │ │ │ - ldr r5, [sp, #172] @ 0xac │ │ │ │ - ldr r2, [sp, #164] @ 0xa4 │ │ │ │ + ldr r2, [sp, #180] @ 0xb4 │ │ │ │ + ldr r5, [sp, #188] @ 0xbc │ │ │ │ + ldr r7, [sp, #564] @ 0x234 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r7] │ │ │ │ - ldr r7, [sp, #552] @ 0x228 │ │ │ │ - vstr d7, [r7] │ │ │ │ - b.n 4c7b8 │ │ │ │ - nop.w │ │ │ │ + vldr d15, [sp, #848] @ 0x350 │ │ │ │ + vldr d4, [sp, #968] @ 0x3c8 │ │ │ │ + b.n 50c10 │ │ │ │ + nop │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 50e7c ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 4ca2c ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #216 @ 0xd8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 4c9f8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 50e50 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ @ instruction: 0xf63b3806 │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ @@ -83006,1769 +85182,1771 @@ │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ + add r6, pc, #44 @ (adr r6, 50c30 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - add r6, pc, #44 @ (adr r6, 4c7e0 ) │ │ │ │ - subs r4, #105 @ 0x69 │ │ │ │ - ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vstr d7, [r7] │ │ │ │ vsub.f64 d7, d13, d12 │ │ │ │ - ldr r7, [sp, #512] @ 0x200 │ │ │ │ + ldr r2, [sp, #196] @ 0xc4 │ │ │ │ + ldr r7, [sp, #520] @ 0x208 │ │ │ │ + vldr d13, [sp, #856] @ 0x358 │ │ │ │ vsub.f64 d6, d7, d11 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ - vstr d6, [r5] │ │ │ │ - ldr r5, [sp, #532] @ 0x214 │ │ │ │ - vstr d7, [r5] │ │ │ │ + vldr d11, [sp, #648] @ 0x288 │ │ │ │ + vldr d12, [sp, #952] @ 0x3b8 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #536] @ 0x218 │ │ │ │ + vstr d7, [r2] │ │ │ │ vadd.f64 d7, d0, d10 │ │ │ │ + vldr d10, [sp, #664] @ 0x298 │ │ │ │ + vldr d0, [sp, #792] @ 0x318 │ │ │ │ vsub.f64 d6, d2, d7 │ │ │ │ vadd.f64 d2, d2, d7 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vadd.f64 d13, d0, d13 │ │ │ │ + vstr d6, [r5] │ │ │ │ vstr d2, [r7] │ │ │ │ - vldr d10, [sp, #656] @ 0x290 │ │ │ │ - vldr d2, [sp, #728] @ 0x2d8 │ │ │ │ - vldr d0, [sp, #784] @ 0x310 │ │ │ │ - vldr d13, [sp, #848] @ 0x350 │ │ │ │ + vldr d2, [sp, #736] @ 0x2e0 │ │ │ │ vsub.f64 d6, d10, d2 │ │ │ │ - vldr d11, [sp, #640] @ 0x280 │ │ │ │ - vldr d10, [sp, #720] @ 0x2d0 │ │ │ │ - vadd.f64 d13, d0, d13 │ │ │ │ - vldr d2, [sp, #776] @ 0x308 │ │ │ │ - vldr d15, [sp, #840] @ 0x348 │ │ │ │ - vldr d4, [sp, #960] @ 0x3c0 │ │ │ │ - vldr d12, [sp, #944] @ 0x3b0 │ │ │ │ + vldr d10, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d2, [sp, #784] @ 0x310 │ │ │ │ vsub.f64 d0, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ vsub.f64 d6, d11, d10 │ │ │ │ - vldr d11, [sp, #928] @ 0x3a0 │ │ │ │ + vldr d11, [sp, #936] @ 0x3a8 │ │ │ │ vsub.f64 d7, d2, d15 │ │ │ │ vsub.f64 d2, d4, d11 │ │ │ │ - vldr d11, [sp, #912] @ 0x390 │ │ │ │ + vldr d11, [sp, #920] @ 0x398 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d11, d12 │ │ │ │ vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ - vstr d1, [sp, #8] │ │ │ │ + add.w r3, sp, #1064 @ 0x428 │ │ │ │ + vstr d1, [sp, #24] │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1072 @ 0x430 │ │ │ │ + add.w r3, sp, #1080 @ 0x438 │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w r3, sp, #1048 @ 0x418 │ │ │ │ vmul.f64 d5, d7, d14 │ │ │ │ vmla.f64 d5, d2, d8 │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ - vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1040 @ 0x410 │ │ │ │ vnmls.f64 d2, d7, d8 │ │ │ │ vsub.f64 d7, d11, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ + add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ vsub.f64 d4, d12, d3 │ │ │ │ vmul.f64 d3, d4, d8 │ │ │ │ vnmls.f64 d3, d7, d14 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmla.f64 d7, d4, d14 │ │ │ │ vadd.f64 d4, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vsub.f64 d11, d7, d2 │ │ │ │ vadd.f64 d7, d2, d7 │ │ │ │ - vldr d2, [pc, #-268] @ 4c790 │ │ │ │ + vldr d2, [pc, #-268] @ 50be8 │ │ │ │ vstr d11, [sp] │ │ │ │ vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ - vstr d7, [sp, #16] │ │ │ │ + add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ + vstr d7, [sp, #32] │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1360 @ 0x550 │ │ │ │ + add.w r3, sp, #1368 @ 0x558 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1328 @ 0x530 │ │ │ │ + add.w r3, sp, #1336 @ 0x538 │ │ │ │ + ldr r7, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d7, d11, d10 │ │ │ │ vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ + add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ + ldr r2, [sp, #496] @ 0x1f0 │ │ │ │ vsub.f64 d3, d12, d11 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ + add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1336 @ 0x538 │ │ │ │ + add.w r3, sp, #1344 @ 0x540 │ │ │ │ vsub.f64 d15, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vsub.f64 d3, d12, d10 │ │ │ │ vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1368 @ 0x558 │ │ │ │ + add.w r3, sp, #1376 @ 0x560 │ │ │ │ vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1112 @ 0x458 │ │ │ │ + add.w r3, sp, #1120 @ 0x460 │ │ │ │ vsub.f64 d9, d12, d11 │ │ │ │ - vldr d11, [pc, #-384] @ 4c780 │ │ │ │ - vldr d12, [pc, #-380] @ 4c788 │ │ │ │ + vldr d11, [pc, #-388] @ 50bd8 │ │ │ │ + vldr d12, [pc, #-384] @ 50be0 │ │ │ │ vsub.f64 d1, d3, d9 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ vmul.f64 d9, d1, d2 │ │ │ │ vmov.f64 d10, d9 │ │ │ │ vmul.f64 d9, d3, d12 │ │ │ │ vmla.f64 d10, d15, d11 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ - vstr d10, [sp, #24] │ │ │ │ - vldr d10, [pc, #-400] @ 4c798 │ │ │ │ + vstr d10, [sp, #40] @ 0x28 │ │ │ │ + vldr d10, [pc, #-404] @ 50bf0 │ │ │ │ vmla.f64 d2, d7, d10 │ │ │ │ - vmov.f64 d9, d10 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ + vmov.f64 d9, d10 │ │ │ │ vnmls.f64 d7, d3, d9 │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ - vldr d2, [pc, #-432] @ 4c790 │ │ │ │ + vstr d2, [sp, #48] @ 0x30 │ │ │ │ + vldr d2, [pc, #-436] @ 50be8 │ │ │ │ + vstr d7, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d15, d15, d2 │ │ │ │ vmov.f64 d10, d2 │ │ │ │ - vstr d7, [sp, #40] @ 0x28 │ │ │ │ vnmls.f64 d15, d1, d11 │ │ │ │ vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1144 @ 0x478 │ │ │ │ + add.w r3, sp, #1152 @ 0x480 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1464 @ 0x5b8 │ │ │ │ + add.w r3, sp, #1472 @ 0x5c0 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1384 @ 0x568 │ │ │ │ - vsub.f64 d2, d1, d9 │ │ │ │ - ldr r5, [sp, #264] @ 0x108 │ │ │ │ - ldr r7, [sp, #472] @ 0x1d8 │ │ │ │ + add.w r3, sp, #1392 @ 0x570 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1160 @ 0x488 │ │ │ │ - ldr r1, [sp, #184] @ 0xb8 │ │ │ │ + add.w r3, sp, #1168 @ 0x490 │ │ │ │ + vsub.f64 d2, d1, d9 │ │ │ │ vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1128 @ 0x468 │ │ │ │ + add.w r3, sp, #1136 @ 0x470 │ │ │ │ + vldr d9, [r3] │ │ │ │ + add.w r3, sp, #1384 @ 0x568 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ + vsub.f64 d1, d1, d9 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1376 @ 0x560 │ │ │ │ + add.w r3, sp, #1400 @ 0x578 │ │ │ │ vsub.f64 d3, d2, d7 │ │ │ │ vadd.f64 d2, d2, d7 │ │ │ │ - vsub.f64 d1, d1, d9 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1392 @ 0x570 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1040 @ 0x410 │ │ │ │ + add.w r3, sp, #1048 @ 0x418 │ │ │ │ vsub.f64 d7, d9, d7 │ │ │ │ vsub.f64 d9, d1, d7 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ vmul.f64 d7, d9, d11 │ │ │ │ vnmls.f64 d7, d3, d10 │ │ │ │ - vldr d10, [pc, #-552] @ 4c798 │ │ │ │ vmul.f64 d3, d3, d11 │ │ │ │ - vldr d11, [pc, #-568] @ 4c790 │ │ │ │ - vmul.f64 d10, d1, d10 │ │ │ │ + vldr d11, [pc, #-564] @ 50be8 │ │ │ │ + vldr d10, [pc, #-560] @ 50bf0 │ │ │ │ vmla.f64 d3, d9, d11 │ │ │ │ - vldr d9, [pc, #-572] @ 4c798 │ │ │ │ + vldr d9, [pc, #-568] @ 50bf0 │ │ │ │ + vmul.f64 d10, d1, d10 │ │ │ │ vnmls.f64 d10, d2, d12 │ │ │ │ vmul.f64 d2, d2, d9 │ │ │ │ vmla.f64 d2, d1, d12 │ │ │ │ - vldr d12, [sp, #24] │ │ │ │ + vldr d12, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d1, d12, d7 │ │ │ │ vsub.f64 d7, d7, d12 │ │ │ │ vldr d12, [sp] │ │ │ │ vmov.f64 d11, d2 │ │ │ │ vadd.f64 d2, d0, d4 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ - vldr d0, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d9, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vstr d9, [r5] │ │ │ │ + vstr d9, [r7] │ │ │ │ vldr d9, [sp] │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ + vadd.f64 d1, d6, d9 │ │ │ │ + vsub.f64 d6, d6, d12 │ │ │ │ vstr d2, [r7] │ │ │ │ vsub.f64 d2, d3, d15 │ │ │ │ - ldr r7, [sp, #488] @ 0x1e8 │ │ │ │ vadd.f64 d15, d15, d3 │ │ │ │ - vadd.f64 d1, d6, d9 │ │ │ │ - ldr r5, [sp, #200] @ 0xc8 │ │ │ │ - vsub.f64 d6, d6, d12 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ vsub.f64 d9, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vstr d9, [r7] │ │ │ │ - vstr d2, [r5] │ │ │ │ + vstr d9, [r2] │ │ │ │ + ldr r2, [sp, #224] @ 0xe0 │ │ │ │ + vstr d2, [r2] │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ - ldr r5, [sp, #540] @ 0x21c │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - ldr r7, [sp, #192] @ 0xc0 │ │ │ │ - vadd.f64 d6, d0, d11 │ │ │ │ - vstr d2, [r5] │ │ │ │ - vstr d7, [r7] │ │ │ │ + ldr r2, [sp, #552] @ 0x228 │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d4, d15 │ │ │ │ - ldr r7, [sp, #536] @ 0x218 │ │ │ │ vadd.f64 d4, d4, d15 │ │ │ │ - ldr r5, [sp, #152] @ 0x98 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ + vldr d0, [sp, #56] @ 0x38 │ │ │ │ + ldr r7, [sp, #548] @ 0x224 │ │ │ │ + vsub.f64 d12, d1, d5 │ │ │ │ + ldr r5, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d6, d0, d11 │ │ │ │ + ldr r2, [sp, #568] @ 0x238 │ │ │ │ vstr d7, [r7] │ │ │ │ vadd.f64 d7, d13, d3 │ │ │ │ - vstr d4, [r1] │ │ │ │ - ldr r7, [sp, #556] @ 0x22c │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ + vstr d4, [r5] │ │ │ │ + ldr r7, [sp, #184] @ 0xb8 │ │ │ │ + ldr r4, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r7] │ │ │ │ - vstr d7, [r5] │ │ │ │ - vsub.f64 d7, d10, d2 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - ldr r5, [sp, #548] @ 0x224 │ │ │ │ - ldr r7, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d6, d1, d5 │ │ │ │ - vsub.f64 d12, d1, d5 │ │ │ │ - ldr r2, [sp, #168] @ 0xa8 │ │ │ │ - vldr d15, [sp, #840] @ 0x348 │ │ │ │ - vldr d1, [pc, #-768] @ 4c7a0 │ │ │ │ + vldr d15, [sp, #848] @ 0x350 │ │ │ │ + vldr d1, [pc, #-756] @ 50bf8 │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vsub.f64 d7, d10, d2 │ │ │ │ + ldr r2, [sp, #560] @ 0x230 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r5] │ │ │ │ + vstr d4, [r2] │ │ │ │ vstr d7, [r7] │ │ │ │ vsub.f64 d7, d11, d0 │ │ │ │ - ldr r7, [sp, #520] @ 0x208 │ │ │ │ - ldr r5, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d0, [sp, #656] @ 0x290 │ │ │ │ + ldr r7, [sp, #200] @ 0xc8 │ │ │ │ + ldr r2, [sp, #528] @ 0x210 │ │ │ │ + vldr d0, [sp, #664] @ 0x298 │ │ │ │ vsub.f64 d6, d7, d12 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ - vstr d6, [r7] │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d2, d10 │ │ │ │ - ldr r7, [sp, #176] @ 0xb0 │ │ │ │ - vldr d2, [sp, #776] @ 0x308 │ │ │ │ - vldr d10, [pc, #-816] @ 4c7a8 │ │ │ │ vstr d7, [r7] │ │ │ │ vsub.f64 d7, d13, d3 │ │ │ │ - vldr d13, [sp, #848] @ 0x350 │ │ │ │ - vldr d3, [pc, #-824] @ 4c7b0 │ │ │ │ + ldr r7, [sp, #512] @ 0x200 │ │ │ │ + vldr d2, [sp, #784] @ 0x310 │ │ │ │ + vldr d13, [sp, #856] @ 0x358 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + vldr d3, [pc, #-836] @ 50c00 │ │ │ │ + vldr d10, [pc, #-832] @ 50c08 │ │ │ │ + vstr d5, [r4] │ │ │ │ + vstr d7, [r7] │ │ │ │ vmov.f64 d9, d3 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vstr d7, [r5] │ │ │ │ - vldr d7, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d7, [sp, #736] @ 0x2e0 │ │ │ │ vadd.f64 d6, d0, d7 │ │ │ │ vadd.f64 d7, d2, d15 │ │ │ │ - vldr d2, [sp, #784] @ 0x310 │ │ │ │ - vldr d15, [sp, #720] @ 0x2d0 │ │ │ │ - vsub.f64 d0, d6, d7 │ │ │ │ + vldr d2, [sp, #792] @ 0x318 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ + vsub.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d13, d2 │ │ │ │ - vldr d2, [sp, #640] @ 0x280 │ │ │ │ + vldr d2, [sp, #648] @ 0x288 │ │ │ │ + vstr d12, [sp, #32] │ │ │ │ + vldr d15, [sp, #728] @ 0x2d8 │ │ │ │ vldr d13, [r3] │ │ │ │ - add.w r3, sp, #1072 @ 0x430 │ │ │ │ + add.w r3, sp, #1080 @ 0x438 │ │ │ │ + ldr r7, [sp, #376] @ 0x178 │ │ │ │ vadd.f64 d7, d2, d15 │ │ │ │ - vldr d2, [sp, #912] @ 0x390 │ │ │ │ - vldr d15, [sp, #944] @ 0x3b0 │ │ │ │ - vstr d12, [sp, #24] │ │ │ │ - vadd.f64 d4, d2, d15 │ │ │ │ - vldr d2, [sp, #928] @ 0x3a0 │ │ │ │ - vldr d15, [sp, #960] @ 0x3c0 │ │ │ │ + vldr d2, [sp, #920] @ 0x398 │ │ │ │ + vldr d15, [sp, #952] @ 0x3b8 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + vadd.f64 d4, d2, d15 │ │ │ │ + vldr d2, [sp, #936] @ 0x3a8 │ │ │ │ + vldr d15, [sp, #968] @ 0x3c8 │ │ │ │ vadd.f64 d6, d2, d15 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ + add.w r3, sp, #1032 @ 0x408 │ │ │ │ vmul.f64 d5, d6, d1 │ │ │ │ vnmls.f64 d5, d4, d3 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ vmla.f64 d4, d6, d3 │ │ │ │ vadd.f64 d6, d13, d15 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ + add.w r3, sp, #1064 @ 0x428 │ │ │ │ vldr d13, [r3] │ │ │ │ - add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ + add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ vadd.f64 d2, d15, d13 │ │ │ │ vmul.f64 d3, d2, d3 │ │ │ │ vmla.f64 d3, d6, d1 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vnmls.f64 d6, d2, d1 │ │ │ │ - vldr d1, [pc, #980] @ 4cf68 │ │ │ │ + vldr d1, [pc, #976] @ 513c0 │ │ │ │ vadd.f64 d2, d5, d3 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ vsub.f64 d13, d4, d6 │ │ │ │ vadd.f64 d11, d4, d6 │ │ │ │ vstr d13, [sp] │ │ │ │ vldr d13, [r3] │ │ │ │ - add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ + add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1328 @ 0x530 │ │ │ │ - ldr r5, [sp, #300] @ 0x12c │ │ │ │ - ldr r2, [sp, #444] @ 0x1bc │ │ │ │ + add.w r3, sp, #1336 @ 0x538 │ │ │ │ vadd.f64 d5, d13, d15 │ │ │ │ vldr d13, [r3] │ │ │ │ - add.w r3, sp, #1360 @ 0x550 │ │ │ │ - ldr r7, [sp, #284] @ 0x11c │ │ │ │ + add.w r3, sp, #1368 @ 0x558 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ + add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ vadd.f64 d6, d13, d4 │ │ │ │ vldr d13, [r3] │ │ │ │ - add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ + add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1336 @ 0x538 │ │ │ │ + add.w r3, sp, #1344 @ 0x540 │ │ │ │ vsub.f64 d9, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vadd.f64 d6, d13, d15 │ │ │ │ vldr d13, [r3] │ │ │ │ - add.w r3, sp, #1368 @ 0x558 │ │ │ │ + add.w r3, sp, #1376 @ 0x560 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1112 @ 0x458 │ │ │ │ + add.w r3, sp, #1120 @ 0x460 │ │ │ │ vadd.f64 d4, d13, d4 │ │ │ │ vsub.f64 d15, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [pc, #864] @ 4cf70 │ │ │ │ + vldr d4, [pc, #864] @ 513c8 │ │ │ │ vmul.f64 d13, d15, d10 │ │ │ │ vmul.f64 d4, d6, d4 │ │ │ │ - vmla.f64 d13, d9, d1 │ │ │ │ vmul.f64 d15, d15, d1 │ │ │ │ + vmla.f64 d13, d9, d1 │ │ │ │ vnmls.f64 d15, d9, d10 │ │ │ │ - vldr d9, [pc, #840] @ 4cf70 │ │ │ │ - vstr d13, [sp, #8] │ │ │ │ + vldr d9, [pc, #840] @ 513c8 │ │ │ │ + vstr d13, [sp, #16] │ │ │ │ vmov.f64 d13, d4 │ │ │ │ - vldr d4, [pc, #836] @ 4cf78 │ │ │ │ + vldr d4, [pc, #836] @ 513d0 │ │ │ │ vnmls.f64 d13, d5, d4 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1144 @ 0x478 │ │ │ │ + add.w r3, sp, #1152 @ 0x480 │ │ │ │ vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1392 @ 0x570 │ │ │ │ + add.w r3, sp, #1400 @ 0x578 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vstr d13, [sp, #32] │ │ │ │ + vstr d13, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d13, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, sp, #1376 @ 0x560 │ │ │ │ + add.w r3, sp, #1384 @ 0x568 │ │ │ │ vmla.f64 d13, d5, d9 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1128 @ 0x468 │ │ │ │ + add.w r3, sp, #1136 @ 0x470 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d9, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, sp, #1160 @ 0x488 │ │ │ │ + add.w r3, sp, #1168 @ 0x490 │ │ │ │ vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1464 @ 0x5b8 │ │ │ │ + add.w r3, sp, #1472 @ 0x5c0 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1384 @ 0x568 │ │ │ │ + add.w r3, sp, #1392 @ 0x570 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ + add.w r3, sp, #1024 @ 0x400 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ vsub.f64 d1, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vmul.f64 d5, d1, d10 │ │ │ │ - vldr d10, [pc, #696] @ 4cf68 │ │ │ │ + vldr d10, [pc, #696] @ 513c0 │ │ │ │ vnmls.f64 d5, d9, d10 │ │ │ │ - vldr d10, [pc, #696] @ 4cf70 │ │ │ │ + vldr d10, [pc, #696] @ 513c8 │ │ │ │ vmul.f64 d10, d6, d10 │ │ │ │ - vstr d5, [sp, #16] │ │ │ │ - vldr d5, [pc, #692] @ 4cf78 │ │ │ │ + vstr d5, [sp, #24] │ │ │ │ + vldr d5, [pc, #692] @ 513d0 │ │ │ │ vmla.f64 d10, d4, d5 │ │ │ │ - vldr d5, [pc, #668] @ 4cf68 │ │ │ │ + vldr d5, [pc, #668] @ 513c0 │ │ │ │ vmul.f64 d1, d1, d5 │ │ │ │ - vldr d5, [pc, #684] @ 4cf80 │ │ │ │ + vldr d5, [pc, #684] @ 513d8 │ │ │ │ vmla.f64 d1, d9, d5 │ │ │ │ - vldr d5, [pc, #668] @ 4cf78 │ │ │ │ + vldr d5, [pc, #668] @ 513d0 │ │ │ │ vmul.f64 d9, d6, d5 │ │ │ │ - vldr d6, [pc, #652] @ 4cf70 │ │ │ │ - vldr d5, [sp, #16] │ │ │ │ + vldr d6, [pc, #652] @ 513c8 │ │ │ │ + vldr d5, [sp, #24] │ │ │ │ vnmls.f64 d9, d4, d6 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ vsub.f64 d6, d0, d2 │ │ │ │ vadd.f64 d2, d0, d2 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vsub.f64 d5, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vstr d5, [r5] │ │ │ │ - vstr d6, [r2] │ │ │ │ - vldr d6, [sp, #16] │ │ │ │ + vstr d5, [r7] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ ldr r5, [sp, #460] @ 0x1cc │ │ │ │ + vldr d0, [sp, #32] │ │ │ │ + ldr r7, [sp, #476] @ 0x1dc │ │ │ │ + vstr d6, [r5] │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ + ldr r2, [sp, #304] @ 0x130 │ │ │ │ + ldr r4, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d5, d6, d4 │ │ │ │ vldr d4, [sp] │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vsub.f64 d6, d1, d15 │ │ │ │ vadd.f64 d15, d15, d1 │ │ │ │ - vstr d4, [r5] │ │ │ │ + vstr d4, [r7] │ │ │ │ vldr d4, [sp] │ │ │ │ - vstr d5, [r7] │ │ │ │ - ldr r5, [sp, #452] @ 0x1c4 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #312] @ 0x138 │ │ │ │ + ldr r7, [sp, #468] @ 0x1d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - ldr r7, [sp, #292] @ 0x124 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ - ldr r1, [sp, #276] @ 0x114 │ │ │ │ - vldr d4, [sp, #712] @ 0x2c8 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d2, d15 │ │ │ │ vadd.f64 d2, d2, d15 │ │ │ │ - vldr d1, [sp, #832] @ 0x340 │ │ │ │ - ldr r2, [sp, #248] @ 0xf8 │ │ │ │ - vstr d5, [r5] │ │ │ │ - ldr r5, [sp, #468] @ 0x1d4 │ │ │ │ - vstr d6, [r7] │ │ │ │ + vstr d5, [r7] │ │ │ │ + ldr r7, [sp, #484] @ 0x1e4 │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d13, d9 │ │ │ │ - ldr r7, [sp, #232] @ 0xe8 │ │ │ │ - vstr d7, [r5] │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vstr d7, [r7] │ │ │ │ vadd.f64 d7, d0, d11 │ │ │ │ - vstr d2, [r1] │ │ │ │ + vstr d2, [r4] │ │ │ │ vmov.f64 d2, d13 │ │ │ │ - ldr r1, [sp, #384] @ 0x180 │ │ │ │ - vldr d13, [sp, #32] │ │ │ │ + vldr d13, [sp, #40] @ 0x28 │ │ │ │ + ldr r7, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d12, d3 │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d12, d12, d3 │ │ │ │ vstr d5, [r7] │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d10, d13 │ │ │ │ - ldr r7, [sp, #400] @ 0x190 │ │ │ │ - ldr r1, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r7, [sp, #232] @ 0xe8 │ │ │ │ + ldr r2, [sp, #408] @ 0x198 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r7] │ │ │ │ - vstr d7, [r5] │ │ │ │ + vstr d5, [r2] │ │ │ │ + vstr d7, [r7] │ │ │ │ vsub.f64 d7, d9, d2 │ │ │ │ - ldr r7, [sp, #432] @ 0x1b0 │ │ │ │ - ldr r5, [sp, #268] @ 0x10c │ │ │ │ + ldr r7, [sp, #280] @ 0x118 │ │ │ │ + ldr r2, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d6, d7, d12 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ - vstr d6, [r7] │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d13, d10 │ │ │ │ - vstr d7, [r5] │ │ │ │ + vstr d7, [r7] │ │ │ │ vsub.f64 d7, d0, d11 │ │ │ │ - vldr d13, [sp, #648] @ 0x288 │ │ │ │ - vldr d10, [pc, #432] @ 4cf98 │ │ │ │ - vldr d0, [pc, #436] @ 4cfa0 │ │ │ │ + ldr r2, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r1, [sp, #264] @ 0x108 │ │ │ │ + vldr d13, [sp, #656] @ 0x290 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + vldr d4, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d1, [sp, #840] @ 0x348 │ │ │ │ + vldr d2, [sp, #640] @ 0x280 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d5, [sp, #776] @ 0x308 │ │ │ │ vsub.f64 d6, d13, d4 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vldr d5, [sp, #768] @ 0x300 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vldr d7, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vldr d7, [sp, #768] @ 0x300 │ │ │ │ + vldr d10, [pc, #384] @ 513e0 │ │ │ │ vadd.f64 d13, d5, d1 │ │ │ │ + vldr d0, [pc, #400] @ 513f8 │ │ │ │ vsub.f64 d11, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ - vldr d6, [sp, #824] @ 0x338 │ │ │ │ - vldr d2, [sp, #632] @ 0x278 │ │ │ │ - ldr r0, [sp, #104] @ 0x68 │ │ │ │ + vldr d6, [sp, #832] @ 0x340 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d7, [sp, #744] @ 0x2e8 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ - vldr d2, [sp, #904] @ 0x388 │ │ │ │ + vldr d2, [sp, #912] @ 0x390 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d9, d7, d6 │ │ │ │ - vldr d7, [sp, #920] @ 0x398 │ │ │ │ + vldr d7, [sp, #928] @ 0x3a0 │ │ │ │ vsub.f64 d5, d2, d7 │ │ │ │ - vldr d7, [sp, #952] @ 0x3b8 │ │ │ │ - vldr d2, [sp, #936] @ 0x3a8 │ │ │ │ + vldr d2, [sp, #944] @ 0x3b0 │ │ │ │ vstr d9, [sp] │ │ │ │ + vldr d7, [sp, #960] @ 0x3c0 │ │ │ │ vsub.f64 d6, d7, d2 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r3, sp, #1040 @ 0x410 │ │ │ │ vldr d7, [r3] │ │ │ │ - vldr d2, [sp, #1016] @ 0x3f8 │ │ │ │ - add.w r3, sp, #1064 @ 0x428 │ │ │ │ - vsub.f64 d3, d2, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1048 @ 0x418 │ │ │ │ + add.w r3, sp, #1072 @ 0x430 │ │ │ │ vmul.f64 d4, d6, d8 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - vmla.f64 d6, d5, d8 │ │ │ │ + vsub.f64 d3, d2, d7 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, sp, #1056 @ 0x420 │ │ │ │ vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ + add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ vnmls.f64 d4, d5, d14 │ │ │ │ + vmla.f64 d6, d5, d8 │ │ │ │ vsub.f64 d5, d7, d2 │ │ │ │ vmul.f64 d2, d5, d8 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vmla.f64 d2, d3, d14 │ │ │ │ vnmls.f64 d5, d3, d8 │ │ │ │ vadd.f64 d1, d4, d2 │ │ │ │ vsub.f64 d2, d2, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ + add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1296 @ 0x510 │ │ │ │ + add.w r3, sp, #1304 @ 0x518 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1312 @ 0x520 │ │ │ │ - vsub.f64 d4, d4, d8 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ + add.w r3, sp, #1320 @ 0x528 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ + add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ + vstr d7, [sp, #8] │ │ │ │ + vsub.f64 d4, d4, d8 │ │ │ │ vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ + add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ vsub.f64 d5, d5, d15 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1320 @ 0x528 │ │ │ │ + add.w r3, sp, #1328 @ 0x530 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vsub.f64 d5, d8, d15 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1304 @ 0x518 │ │ │ │ + add.w r3, sp, #1312 @ 0x520 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1104 @ 0x450 │ │ │ │ + add.w r3, sp, #1112 @ 0x458 │ │ │ │ vsub.f64 d3, d15, d14 │ │ │ │ vsub.f64 d15, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vldr d3, [pc, #136] @ 4cf90 │ │ │ │ + vldr d3, [pc, #132] @ 513e8 │ │ │ │ vmov.f64 d7, d3 │ │ │ │ vmul.f64 d3, d5, d3 │ │ │ │ vmul.f64 d14, d15, d10 │ │ │ │ vmul.f64 d15, d15, d0 │ │ │ │ - vmla.f64 d14, d9, d0 │ │ │ │ vmov.f64 d8, d3 │ │ │ │ - vldr d3, [pc, #100] @ 4cf88 │ │ │ │ + vldr d3, [pc, #116] @ 513f0 │ │ │ │ + vmla.f64 d14, d9, d0 │ │ │ │ vnmls.f64 d15, d9, d10 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vnmls.f64 d8, d4, d3 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1120 @ 0x460 │ │ │ │ + add.w r3, sp, #1128 @ 0x468 │ │ │ │ vstr d8, [sp, #16] │ │ │ │ vmov.f64 d8, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1440 @ 0x5a0 │ │ │ │ + add.w r3, sp, #1448 @ 0x5a8 │ │ │ │ + ldr r0, [sp, #112] @ 0x70 │ │ │ │ + ldr r1, [sp, #600] @ 0x258 │ │ │ │ vsub.f64 d3, d7, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1456 @ 0x5b0 │ │ │ │ + add.w r3, sp, #1464 @ 0x5b8 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1152 @ 0x480 │ │ │ │ - b.n 4cfa8 │ │ │ │ - nop.w │ │ │ │ + b.n 51400 │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (4d33c ) │ │ │ │ + ldr r4, [pc, #972] @ (51794 ) │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 4d2b8 ) │ │ │ │ - bhi.n 4ce92 │ │ │ │ + add r3, pc, #836 @ (adr r3, 51710 ) │ │ │ │ + bhi.n 512ea │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ - cmp r6, #213 @ 0xd5 │ │ │ │ - str r4, [sp, #24] │ │ │ │ - subs r7, #210 @ 0xd2 │ │ │ │ + pop {r0, r4, r5, r7, pc} │ │ │ │ + @ instruction: 0xf18038b2 │ │ │ │ + subs r7, #236 @ 0xec │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - pop {r0, r4, r5, r7, pc} │ │ │ │ - @ instruction: 0xf18038b2 │ │ │ │ - subs r7, #236 @ 0xec │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ + cmp r6, #213 @ 0xd5 │ │ │ │ + str r4, [sp, #24] │ │ │ │ + subs r7, #210 @ 0xd2 │ │ │ │ @ instruction: 0xf63b3806 │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ - vsub.f64 d5, d5, d9 │ │ │ │ + add.w r3, sp, #1160 @ 0x488 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1136 @ 0x470 │ │ │ │ + add.w r3, sp, #1144 @ 0x478 │ │ │ │ + ldr r7, [sp, #620] @ 0x26c │ │ │ │ + vsub.f64 d5, d5, d9 │ │ │ │ + ldr r4, [sp, #136] @ 0x88 │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ + ldr r5, [sp, #576] @ 0x240 │ │ │ │ vsub.f64 d9, d3, d5 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1448 @ 0x5a8 │ │ │ │ + add.w r3, sp, #1456 @ 0x5b0 │ │ │ │ vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1432 @ 0x598 │ │ │ │ - vsub.f64 d5, d7, d5 │ │ │ │ + add.w r3, sp, #1440 @ 0x5a0 │ │ │ │ vldr d4, [r3] │ │ │ │ + vsub.f64 d5, d7, d5 │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ vsub.f64 d0, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vmul.f64 d4, d0, d10 │ │ │ │ - vldr d10, [pc, #-72] @ 4cfa0 │ │ │ │ + vldr d10, [pc, #-84] @ 513f8 │ │ │ │ vnmls.f64 d4, d9, d10 │ │ │ │ - vldr d10, [pc, #-96] @ 4cf90 │ │ │ │ + vldr d10, [pc, #-108] @ 513e8 │ │ │ │ vmul.f64 d10, d5, d10 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ - vldr d10, [pc, #-116] @ 4cf88 │ │ │ │ + vldr d10, [pc, #-112] @ 513f0 │ │ │ │ vmla.f64 d7, d3, d10 │ │ │ │ - vldr d10, [pc, #-100] @ 4cfa0 │ │ │ │ + vldr d10, [pc, #-112] @ 513f8 │ │ │ │ vmul.f64 d0, d0, d10 │ │ │ │ - vldr d10, [pc, #-116] @ 4cf98 │ │ │ │ - vmla.f64 d0, d9, d10 │ │ │ │ - vldr d10, [pc, #-140] @ 4cf88 │ │ │ │ - vldr d9, [pc, #-136] @ 4cf90 │ │ │ │ + vldr d10, [pc, #-144] @ 513e0 │ │ │ │ vstr d7, [sp, #24] │ │ │ │ + vldr d7, [sp, #8] │ │ │ │ + vmla.f64 d0, d9, d10 │ │ │ │ + vldr d10, [pc, #-144] @ 513f0 │ │ │ │ + vldr d9, [pc, #-156] @ 513e8 │ │ │ │ vmul.f64 d10, d5, d10 │ │ │ │ vsub.f64 d5, d11, d1 │ │ │ │ vadd.f64 d1, d11, d1 │ │ │ │ vnmls.f64 d10, d3, d9 │ │ │ │ vadd.f64 d3, d14, d4 │ │ │ │ vsub.f64 d4, d4, d14 │ │ │ │ vsub.f64 d9, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vstr d9, [r0] │ │ │ │ - ldr r2, [sp, #592] @ 0x250 │ │ │ │ + vstr d9, [r3] │ │ │ │ vldr d9, [sp] │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ - ldr r7, [sp, #612] @ 0x264 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d5, [r1] │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ + ldr r1, [sp, #604] @ 0x25c │ │ │ │ vadd.f64 d5, d9, d7 │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d7, d9, d7 │ │ │ │ - ldr r5, [sp, #596] @ 0x254 │ │ │ │ - ldr r1, [sp, #112] @ 0x70 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vsub.f64 d5, d0, d15 │ │ │ │ vadd.f64 d15, d15, d0 │ │ │ │ - ldr r0, [sp, #560] @ 0x230 │ │ │ │ vldr d0, [sp, #24] │ │ │ │ vstr d3, [r7] │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d4, [r3] │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d1, d15 │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d1, d1, d15 │ │ │ │ vldr d3, [sp, #16] │ │ │ │ - vstr d4, [r5] │ │ │ │ - ldr.w r5, [sp, #1664] @ 0x680 │ │ │ │ - vstr d5, [r1] │ │ │ │ + vadd.f64 d1, d1, d15 │ │ │ │ + ldr.w r7, [sp, #1672] @ 0x688 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vstr d5, [r4] │ │ │ │ vadd.f64 d5, d8, d10 │ │ │ │ vsub.f64 d10, d10, d8 │ │ │ │ - ldr r1, [sp, #604] @ 0x25c │ │ │ │ - ldr r4, [sp, #136] @ 0x88 │ │ │ │ - vstr d7, [r5] │ │ │ │ + vstr d7, [r7] │ │ │ │ vadd.f64 d7, d13, d6 │ │ │ │ - vstr d1, [r3] │ │ │ │ vsub.f64 d13, d13, d6 │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ + vstr d1, [r0] │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d12, d2 │ │ │ │ vsub.f64 d12, d12, d2 │ │ │ │ vstr d4, [r2] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d0, d3 │ │ │ │ - ldr r2, [sp, #576] @ 0x240 │ │ │ │ - ldr r0, [sp, #144] @ 0x90 │ │ │ │ + ldr r2, [sp, #584] @ 0x248 │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ + ldr r0, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ + ldr r1, [sp, #612] @ 0x264 │ │ │ │ + ldr r4, [sp, #168] @ 0xa8 │ │ │ │ vstr d4, [r2] │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d10, d12 │ │ │ │ vadd.f64 d10, d10, d12 │ │ │ │ + ldr.w r3, [sp, #1792] @ 0x700 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ vstr d7, [r1] │ │ │ │ vadd.f64 d7, d3, d0 │ │ │ │ - vstr d10, [r0] │ │ │ │ + vstr d10, [r4] │ │ │ │ + str.w r3, [sp, #1792] @ 0x700 │ │ │ │ + ldr.w r3, [sp, #1676] @ 0x68c │ │ │ │ + ldr.w r2, [sp, #1792] @ 0x700 │ │ │ │ vsub.f64 d6, d13, d7 │ │ │ │ vadd.f64 d13, d13, d7 │ │ │ │ - vstr d6, [lr] │ │ │ │ - vstr d13, [r4] │ │ │ │ - ldr.w r3, [sp, #1784] @ 0x6f8 │ │ │ │ - adds r3, #1 │ │ │ │ - str.w r3, [sp, #1784] @ 0x6f8 │ │ │ │ - ldr.w r3, [sp, #1668] @ 0x684 │ │ │ │ - ldr.w r2, [sp, #1784] @ 0x6f8 │ │ │ │ - add r9, r3 │ │ │ │ - ldr.w r3, [sp, #1672] @ 0x688 │ │ │ │ add sl, r3 │ │ │ │ - ldr.w r3, [sp, #1676] @ 0x68c │ │ │ │ - eor.w fp, fp, r3 │ │ │ │ - ldr.w r3, [sp, #1788] @ 0x6fc │ │ │ │ + ldr.w r3, [sp, #1680] @ 0x690 │ │ │ │ + vstr d6, [lr] │ │ │ │ + add fp, r3 │ │ │ │ + ldr.w r3, [sp, #1684] @ 0x694 │ │ │ │ + vstr d13, [r0] │ │ │ │ + eor.w r9, r9, r3 │ │ │ │ + ldr.w r3, [sp, #1796] @ 0x704 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 4a2f6 │ │ │ │ - addw sp, sp, #1684 @ 0x694 │ │ │ │ + bne.w 4e6e2 │ │ │ │ + addw sp, sp, #1692 @ 0x69c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0004d14c : │ │ │ │ - ldr r2, [pc, #8] @ (4d158 ) │ │ │ │ - ldr r1, [pc, #12] @ (4d15c ) │ │ │ │ +000515b8 : │ │ │ │ + ldr r2, [pc, #8] @ (515c4 ) │ │ │ │ + ldr r1, [pc, #12] @ (515c8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldr??.w r0, [r4, r4] │ │ │ │ - bne.n 4d1f6 │ │ │ │ - vtbl.8 d30, {d15-d16}, d29 │ │ │ │ - ldr r7, [pc, #960] @ (4d524 ) │ │ │ │ - mov r5, r1 │ │ │ │ - mov fp, r0 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #524 @ 0x20c │ │ │ │ + movs r4, #8 │ │ │ │ + movs r5, r0 │ │ │ │ + beq.n 5153a │ │ │ │ + vaddl.u q8, d15, d0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r0 │ │ │ │ mov.w r0, #304 @ 0x130 │ │ │ │ - mov r6, r3 │ │ │ │ - ldr.w r3, [pc, #2536] @ 4db60 │ │ │ │ - ldr r1, [sp, #624] @ 0x270 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r1 │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub.w sp, sp, #516 @ 0x204 │ │ │ │ + ldr r1, [sp, #616] @ 0x268 │ │ │ │ + ldr.w r3, [pc, #2508] @ 51fc8 │ │ │ │ + add.w r1, r1, #4294967295 @ 0xffffffff │ │ │ │ + mla fp, r0, r1, r2 │ │ │ │ + ldrd r2, r1, [sp, #616] @ 0x268 │ │ │ │ add r3, pc │ │ │ │ - subs r1, #1 │ │ │ │ - mla sl, r0, r1, r2 │ │ │ │ - ldrd r2, r1, [sp, #624] @ 0x270 │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 4dc02 │ │ │ │ - ldr r2, [sp, #632] @ 0x278 │ │ │ │ - mov ip, fp │ │ │ │ - mov lr, r5 │ │ │ │ - mov r8, r6 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #508] @ 0x1fc │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #512] @ 0x200 │ │ │ │ - ldr.w r2, [pc, #2500] @ 4db64 │ │ │ │ + bge.w 52088 │ │ │ │ + ldr r2, [sp, #624] @ 0x270 │ │ │ │ + mov r9, r8 │ │ │ │ + mov lr, r6 │ │ │ │ + mov r8, r7 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #500] @ 0x1f4 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ + str r2, [sp, #504] @ 0x1f8 │ │ │ │ + ldr.w r2, [pc, #2468] @ 51fcc │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #516] @ 0x204 │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - movs r0, #40 @ 0x28 │ │ │ │ - vldr d4, [sl, #152] @ 0x98 │ │ │ │ - vldr d7, [sl, #144] @ 0x90 │ │ │ │ - mul.w r2, r3, r8 │ │ │ │ - vldr d1, [sl, #72] @ 0x48 │ │ │ │ - vldr d8, [sl, #232] @ 0xe8 │ │ │ │ - add.w r1, lr, r2 │ │ │ │ - add.w r3, ip, r2 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - str r1, [sp, #4] │ │ │ │ + str r3, [sp, #508] @ 0x1fc │ │ │ │ + add.w r3, r9, r9, lsl #2 │ │ │ │ + vldr d1, [fp, #72] @ 0x48 │ │ │ │ + mov.w sl, #104 @ 0x68 │ │ │ │ + mov.w ip, r3, lsl #4 │ │ │ │ + vldr d4, [fp, #152] @ 0x98 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r1, r8, ip │ │ │ │ + add.w r2, lr, ip │ │ │ │ + vldr d7, [fp, #144] @ 0x90 │ │ │ │ vldr d6, [r1] │ │ │ │ - vldr d5, [r3] │ │ │ │ - mul.w r3, r0, r8 │ │ │ │ - vldr d9, [ip] │ │ │ │ + strd r2, r1, [sp, #4] │ │ │ │ + add.w r1, r8, r3 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, lr, r3 │ │ │ │ + add.w r4, r1, ip │ │ │ │ + add.w r0, r2, ip │ │ │ │ + mov.w r3, r9, lsl #6 │ │ │ │ + vldr d2, [r1] │ │ │ │ + strd r2, r1, [sp, #12] │ │ │ │ vmul.f64 d3, d6, d4 │ │ │ │ - add.w r0, lr, r3 │ │ │ │ + vldr d0, [r4] │ │ │ │ + strd r0, r4, [sp, #20] │ │ │ │ + add.w r4, r8, r3 │ │ │ │ + vldr d8, [fp, #232] @ 0xe8 │ │ │ │ + add.w r6, r4, ip │ │ │ │ + vldr d9, [lr] │ │ │ │ vmla.f64 d3, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - add.w r1, ip, r3 │ │ │ │ - adds r5, r0, r2 │ │ │ │ - vldr d2, [r0] │ │ │ │ - adds r4, r1, r2 │ │ │ │ - vldr d10, [lr] │ │ │ │ - mov.w r3, r8, lsl #6 │ │ │ │ - vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d6, [sl, #64] @ 0x40 │ │ │ │ - vldr d7, [r1] │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ - vldr d0, [r5] │ │ │ │ - add.w r9, lr, r3 │ │ │ │ - add.w fp, ip, r3 │ │ │ │ - add.w r7, r9, r2 │ │ │ │ + vldr d10, [r8] │ │ │ │ + vnmls.f64 d5, d6, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + vldr d6, [fp, #64] @ 0x40 │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sl, #224] @ 0xe0 │ │ │ │ - add.w r6, fp, r2 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - str r4, [sp, #16] │ │ │ │ + vldr d1, [fp, #224] @ 0xe0 │ │ │ │ vnmls.f64 d7, d2, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ + vldr d6, [r0] │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ - str r0, [sp, #12] │ │ │ │ - str r5, [sp, #20] │ │ │ │ - movs r0, #136 @ 0x88 │ │ │ │ + add.w r0, lr, r3 │ │ │ │ + add.w r5, r0, ip │ │ │ │ vmla.f64 d2, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ - mul.w r3, r0, r8 │ │ │ │ vnmls.f64 d6, d0, d1 │ │ │ │ vadd.f64 d0, d9, d3 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ - vldr d3, [sl, #120] @ 0x78 │ │ │ │ - add.w r4, lr, r3 │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - mul.w r3, r5, r8 │ │ │ │ vadd.f64 d1, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ - add.w r5, ip, r3 │ │ │ │ vsub.f64 d8, d0, d1 │ │ │ │ - vadd.f64 d1, d0, d1 │ │ │ │ - vstr d1, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d11, d0, d1 │ │ │ │ vsub.f64 d1, d10, d5 │ │ │ │ vadd.f64 d10, d10, d5 │ │ │ │ - vstr d8, [sp, #336] @ 0x150 │ │ │ │ + vldr d5, [r4] │ │ │ │ + vstr d8, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d2, d1, d4 │ │ │ │ - vadd.f64 d0, d1, d4 │ │ │ │ + vadd.f64 d1, d1, d4 │ │ │ │ + vstr d11, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d2, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d5, d10, d7 │ │ │ │ + vstr d2, [sp, #344] @ 0x158 │ │ │ │ + vsub.f64 d3, d9, d4 │ │ │ │ vsub.f64 d6, d10, d7 │ │ │ │ - vsub.f64 d11, d9, d4 │ │ │ │ + vstr d1, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d4, d9, d4 │ │ │ │ - vldr d7, [sl, #112] @ 0x70 │ │ │ │ - vstr d0, [sp, #360] @ 0x168 │ │ │ │ - vstr d5, [sp, #392] @ 0x188 │ │ │ │ - vldr d5, [r9] │ │ │ │ - vstr d6, [sp, #384] @ 0x180 │ │ │ │ - vldr d6, [fp] │ │ │ │ - vstr d4, [sp, #376] @ 0x178 │ │ │ │ + vadd.f64 d9, d10, d7 │ │ │ │ + vldr d7, [fp, #112] @ 0x70 │ │ │ │ + vstr d3, [sp, #360] @ 0x168 │ │ │ │ + vldr d3, [fp, #120] @ 0x78 │ │ │ │ + vstr d4, [sp, #368] @ 0x170 │ │ │ │ + vstr d6, [sp, #376] @ 0x178 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vstr d9, [sp, #384] @ 0x180 │ │ │ │ + strd r0, r4, [sp, #28] │ │ │ │ + mov.w r0, r9, lsl #4 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - vstr d11, [sp, #368] @ 0x170 │ │ │ │ + vldr d2, [r6] │ │ │ │ + add.w r3, r0, r9 │ │ │ │ + strd r5, r6, [sp, #36] @ 0x24 │ │ │ │ + vldr d1, [fp, #280] @ 0x118 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r7, lr, r3 │ │ │ │ + add r3, r8 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - str r6, [sp, #24] │ │ │ │ - vldr d2, [r7] │ │ │ │ - vldr d1, [sl, #280] @ 0x118 │ │ │ │ + vldr d3, [fp, #272] @ 0x110 │ │ │ │ + strd r7, r3, [sp, #44] @ 0x2c │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d3, [sl, #272] @ 0x110 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, lr, r3 │ │ │ │ + vldr d7, [r5] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - str r7, [sp, #28] │ │ │ │ - movs r7, #104 @ 0x68 │ │ │ │ - str r0, [sp, #32] │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sl, #104] @ 0x68 │ │ │ │ - mul.w r3, r7, r8 │ │ │ │ - str r4, [sp, #36] @ 0x24 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ + vldr d1, [fp, #104] @ 0x68 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d2, [r6] │ │ │ │ - add.w r1, lr, r3 │ │ │ │ - add.w r7, ip, r3 │ │ │ │ - str r6, [sp, #44] @ 0x2c │ │ │ │ - str r7, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d3, d4, d5 │ │ │ │ - str r1, [sp, #52] @ 0x34 │ │ │ │ - vsub.f64 d14, d4, d5 │ │ │ │ - vldr d4, [r0] │ │ │ │ - movs r0, #24 │ │ │ │ - vadd.f64 d9, d6, d7 │ │ │ │ - vsub.f64 d15, d6, d7 │ │ │ │ - vstr d3, [sp, #72] @ 0x48 │ │ │ │ - mul.w r3, r0, r8 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d3, [sl, #264] @ 0x108 │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - vldr d7, [sl, #256] @ 0x100 │ │ │ │ - add.w r4, lr, r3 │ │ │ │ + vldr d3, [fp, #264] @ 0x108 │ │ │ │ + vadd.f64 d14, d4, d5 │ │ │ │ + vsub.f64 d0, d4, d5 │ │ │ │ + vldr d4, [r7] │ │ │ │ + vadd.f64 d15, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vldr d6, [r3] │ │ │ │ + mov.w r3, r9, lsl #3 │ │ │ │ vstr d14, [sp, #88] @ 0x58 │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ + vstr d0, [sp, #96] @ 0x60 │ │ │ │ + sub.w r2, r3, r9 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vstr d7, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - vstr d15, [sp, #96] @ 0x60 │ │ │ │ + add.w r6, r8, r2 │ │ │ │ + vldr d7, [fp, #256] @ 0x100 │ │ │ │ + add.w r5, lr, r2 │ │ │ │ + mul.w r2, sl, r9 │ │ │ │ + vmov.f64 d14, d15 │ │ │ │ + mov.w sl, r9, lsl #7 │ │ │ │ + vldr d2, [r6] │ │ │ │ + add.w r7, lr, r2 │ │ │ │ + add r2, r8 │ │ │ │ + strd r5, r6, [sp, #52] @ 0x34 │ │ │ │ + add.w r6, lr, r0 │ │ │ │ + strd r7, r2, [sp, #60] @ 0x3c │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sl, #96] @ 0x60 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - str r0, [sp, #56] @ 0x38 │ │ │ │ - str r4, [sp, #60] @ 0x3c │ │ │ │ - add.w r6, lr, r3 │ │ │ │ + vldr d3, [fp, #96] @ 0x60 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ vldr d7, [r5] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - vstr d9, [sp, #80] @ 0x50 │ │ │ │ - add.w r5, ip, r3 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d3, [sl, #200] @ 0xc8 │ │ │ │ - vldr d2, [r4] │ │ │ │ - mov.w r4, r8, lsl #4 │ │ │ │ - vadd.f64 d14, d5, d6 │ │ │ │ + vadd.f64 d13, d5, d6 │ │ │ │ vsub.f64 d8, d5, d6 │ │ │ │ - vldr d5, [r1] │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, r9, r9, lsl #1 │ │ │ │ vldr d6, [r7] │ │ │ │ - add.w r7, ip, r4 │ │ │ │ - add r4, lr │ │ │ │ - mov.w r1, r8, lsl #5 │ │ │ │ + mov.w r1, r2, lsl #3 │ │ │ │ + vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d11, d4, d7 │ │ │ │ - vsub.f64 d15, d4, d7 │ │ │ │ - vldr d7, [sl, #192] @ 0xc0 │ │ │ │ + vldr d7, [fp, #192] @ 0xc0 │ │ │ │ + add.w r7, lr, r1 │ │ │ │ + add r1, r8 │ │ │ │ + strd r7, r1, [sp, #68] @ 0x44 │ │ │ │ + vstr d3, [sp, #112] @ 0x70 │ │ │ │ + vldr d3, [fp, #200] @ 0xc8 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - add.w r3, r1, lr │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sl, #32] │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d1, [sl, #40] @ 0x28 │ │ │ │ - vldr d0, [r4] │ │ │ │ - vldr d12, [sl, #24] │ │ │ │ + vldr d7, [r7] │ │ │ │ + vldr d2, [r1] │ │ │ │ + mov.w r1, r2, lsl #5 │ │ │ │ + str r6, [sp, #84] @ 0x54 │ │ │ │ + add.w r5, r8, r1 │ │ │ │ + add.w r4, lr, r1 │ │ │ │ + vldr d12, [fp, #24] │ │ │ │ + add.w r1, r0, r8 │ │ │ │ + vldr d1, [fp, #40] @ 0x28 │ │ │ │ + strd r4, r5, [sp, #76] @ 0x4c │ │ │ │ + vldr d3, [fp, #32] │ │ │ │ + str r1, [sp, #120] @ 0x78 │ │ │ │ + vldr d0, [r1] │ │ │ │ + mov.w r1, r9, lsl #5 │ │ │ │ + str r2, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sl, #184] @ 0xb8 │ │ │ │ - str r6, [sp, #68] @ 0x44 │ │ │ │ - str r7, [sp, #112] @ 0x70 │ │ │ │ + vldr d1, [fp, #184] @ 0xb8 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ + vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ - vldr d4, [r6] │ │ │ │ - vsub.f64 d13, d6, d7 │ │ │ │ + vldr d4, [r5] │ │ │ │ + vldr d5, [fp, #176] @ 0xb0 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ - vstr d5, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ vmul.f64 d10, d4, d1 │ │ │ │ - vldr d5, [sl, #176] @ 0xb0 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add.w r5, ip, r1 │ │ │ │ - adds r0, r5, r2 │ │ │ │ + add.w r4, lr, r1 │ │ │ │ + add r1, r8 │ │ │ │ + add.w r7, r4, ip │ │ │ │ vmla.f64 d10, d7, d5 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sl, #16] │ │ │ │ + vldr d1, [fp, #16] │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ + vldr d5, [r6] │ │ │ │ vmul.f64 d4, d0, d12 │ │ │ │ + add.w r6, r1, ip │ │ │ │ vmla.f64 d4, d5, d1 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vadd.f64 d1, d10, d4 │ │ │ │ vsub.f64 d10, d10, d4 │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d9, d1, d14 │ │ │ │ + vldr d5, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d15, d1, d13 │ │ │ │ + vadd.f64 d1, d13, d1 │ │ │ │ vsub.f64 d4, d5, d3 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - vadd.f64 d3, d14, d1 │ │ │ │ - vstr d9, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d6, d11, d0 │ │ │ │ - vadd.f64 d0, d11, d0 │ │ │ │ - vldr d14, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d9, d4, d9 │ │ │ │ + vadd.f64 d3, d5, d3 │ │ │ │ + vstr d15, [sp, #136] @ 0x88 │ │ │ │ + vadd.f64 d15, d4, d15 │ │ │ │ + vadd.f64 d5, d3, d1 │ │ │ │ vstr d4, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d1, d5, d3 │ │ │ │ - vldr d4, [sp, #80] @ 0x50 │ │ │ │ - vstr d3, [sp, #184] @ 0xb8 │ │ │ │ - vldr d3, [sp, #88] @ 0x58 │ │ │ │ - vstr d9, [sp, #400] @ 0x190 │ │ │ │ - vsub.f64 d9, d4, d2 │ │ │ │ - vstr d5, [sp, #176] @ 0xb0 │ │ │ │ + vmov.f64 d4, d14 │ │ │ │ + vsub.f64 d14, d11, d0 │ │ │ │ + vadd.f64 d0, d11, d0 │ │ │ │ + vsub.f64 d11, d7, d8 │ │ │ │ + vadd.f64 d8, d8, d7 │ │ │ │ + vstr d15, [sp, #392] @ 0x188 │ │ │ │ + vsub.f64 d15, d4, d2 │ │ │ │ vadd.f64 d2, d4, d2 │ │ │ │ - vsub.f64 d5, d3, d13 │ │ │ │ - vstr d1, [sp, #424] @ 0x1a8 │ │ │ │ - vsub.f64 d1, d10, d15 │ │ │ │ - vstr d6, [sp, #152] @ 0x98 │ │ │ │ - vsub.f64 d6, d6, d9 │ │ │ │ - vstr d9, [sp, #144] @ 0x90 │ │ │ │ + vstr d5, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d3, [sp, #176] @ 0xb0 │ │ │ │ + vldr d3, [sp, #112] @ 0x70 │ │ │ │ + vstr d14, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d14, d14, d15 │ │ │ │ vadd.f64 d4, d2, d0 │ │ │ │ - vstr d2, [sp, #160] @ 0xa0 │ │ │ │ vstr d0, [sp, #168] @ 0xa8 │ │ │ │ - vadd.f64 d10, d15, d10 │ │ │ │ - vadd.f64 d11, d5, d1 │ │ │ │ - vstr d1, [sp, #200] @ 0xc8 │ │ │ │ - vstr d6, [sp, #408] @ 0x198 │ │ │ │ - vadd.f64 d0, d3, d13 │ │ │ │ - vstr d4, [sp, #416] @ 0x1a0 │ │ │ │ - vsub.f64 d2, d7, d8 │ │ │ │ - vstr d5, [sp, #192] @ 0xc0 │ │ │ │ - vstr d11, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d15, [sp, #144] @ 0x90 │ │ │ │ + vsub.f64 d5, d10, d3 │ │ │ │ + vstr d2, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d10, d3, d10 │ │ │ │ + vstr d1, [sp, #184] @ 0xb8 │ │ │ │ + vstr d14, [sp, #400] @ 0x190 │ │ │ │ + vldr d14, [sp, #96] @ 0x60 │ │ │ │ + vstr d4, [sp, #408] @ 0x198 │ │ │ │ + vsub.f64 d0, d14, d6 │ │ │ │ + vadd.f64 d6, d14, d6 │ │ │ │ + vadd.f64 d4, d0, d5 │ │ │ │ + vstr d0, [sp, #192] @ 0xc0 │ │ │ │ + vstr d5, [sp, #200] @ 0xc8 │ │ │ │ vldr d5, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d15, d0, d10 │ │ │ │ - vldr d3, [sl, #56] @ 0x38 │ │ │ │ + str r7, [sp, #88] @ 0x58 │ │ │ │ + vstr d6, [sp, #224] @ 0xe0 │ │ │ │ vstr d10, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d10, d8, d7 │ │ │ │ - vsub.f64 d4, d14, d5 │ │ │ │ - vldr d7, [sl, #48] @ 0x30 │ │ │ │ - vstr d15, [sp, #448] @ 0x1c0 │ │ │ │ - vadd.f64 d15, d14, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - add r3, r2 │ │ │ │ - vadd.f64 d6, d4, d2 │ │ │ │ - vstr d4, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d10, d6, d10 │ │ │ │ + vldr d7, [fp, #48] @ 0x30 │ │ │ │ + str r6, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d1, d5, d9 │ │ │ │ + vadd.f64 d9, d5, d9 │ │ │ │ + vldr d5, [r1] │ │ │ │ + vldr d3, [fp, #56] @ 0x38 │ │ │ │ + vldr d2, [r6] │ │ │ │ + add.w r6, lr, r3 │ │ │ │ + add.w r5, r6, ip │ │ │ │ + vadd.f64 d6, d9, d8 │ │ │ │ + vadd.f64 d15, d1, d11 │ │ │ │ + vstr d4, [sp, #424] @ 0x1a8 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - vldr d1, [sl, #216] @ 0xd8 │ │ │ │ - vstr d2, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d11, d15, d10 │ │ │ │ - vldr d2, [r3] │ │ │ │ - vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d6, [r5] │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ - vstr d0, [sp, #224] @ 0xe0 │ │ │ │ + vstr d8, [sp, #248] @ 0xf8 │ │ │ │ + vstr d1, [sp, #208] @ 0xd0 │ │ │ │ + vldr d1, [fp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #104] @ 0x68 │ │ │ │ + vstr d9, [sp, #240] @ 0xf0 │ │ │ │ + vstr d6, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d6, [r4] │ │ │ │ + vstr d11, [sp, #216] @ 0xd8 │ │ │ │ + vstr d15, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d10, [sp, #440] @ 0x1b8 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sl, #208] @ 0xd0 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ - vstr d15, [sp, #240] @ 0xf0 │ │ │ │ + vldr d3, [fp, #208] @ 0xd0 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [r7] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - mov.w r0, r8, lsl #3 │ │ │ │ - add.w r7, ip, r0 │ │ │ │ - add r0, lr │ │ │ │ + add.w r7, r8, r3 │ │ │ │ + add r3, r9 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - adds r6, r7, r2 │ │ │ │ - adds r3, r0, r2 │ │ │ │ - str r6, [sp, #96] @ 0x60 │ │ │ │ - str r3, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d3, [sl, #8] │ │ │ │ - vldr d2, [r3] │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - vstr d10, [sp, #248] @ 0xf8 │ │ │ │ - vstr d11, [sp, #456] @ 0x1c8 │ │ │ │ - vadd.f64 d9, d4, d5 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - vsub.f64 d0, d4, d5 │ │ │ │ - vldr d5, [r0] │ │ │ │ - vldr d4, [r7] │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ + vldr d3, [fp, #8] │ │ │ │ + vsub.f64 d12, d4, d5 │ │ │ │ + vadd.f64 d8, d4, d5 │ │ │ │ + vldr d5, [r7] │ │ │ │ + vldr d4, [r6] │ │ │ │ + vadd.f64 d9, d6, d7 │ │ │ │ + vstr d8, [sp, #264] @ 0x108 │ │ │ │ + vstr d12, [sp, #296] @ 0x128 │ │ │ │ + vsub.f64 d12, d6, d7 │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ - vstr d0, [sp, #296] @ 0x128 │ │ │ │ + vldr d7, [fp] │ │ │ │ + add.w fp, fp, #304 @ 0x130 │ │ │ │ vmov.f64 d13, d9 │ │ │ │ - vstr d7, [sp, #312] @ 0x138 │ │ │ │ - vldr d7, [sl] │ │ │ │ - add.w sl, sl, #304 @ 0x130 │ │ │ │ + vstr d12, [sp, #312] @ 0x138 │ │ │ │ vmla.f64 d6, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sl, #-144] @ 0xffffff70 │ │ │ │ vnmls.f64 d4, d5, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vldr d1, [sl, #-136] @ 0xffffff78 │ │ │ │ - add.w r6, ip, r3 │ │ │ │ - add r3, lr │ │ │ │ - adds r1, r6, r2 │ │ │ │ - adds r2, r3, r2 │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r7, ip │ │ │ │ + vldr d2, [r5] │ │ │ │ + str r5, [sp, #112] @ 0x70 │ │ │ │ + add.w r5, lr, r3 │ │ │ │ + add r3, r8 │ │ │ │ + vldr d3, [fp, #-144] @ 0xffffff70 │ │ │ │ + add.w r2, r5, ip │ │ │ │ + add ip, r3 │ │ │ │ + vldr d1, [fp, #-136] @ 0xffffff78 │ │ │ │ + str r2, [sp, #124] @ 0x7c │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - str r1, [sp, #116] @ 0x74 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sl, #-8] │ │ │ │ - vldr d11, [sl, #-56] @ 0xffffffc8 │ │ │ │ + vldr d1, [fp, #-8] │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d2, [r2] │ │ │ │ - mov.w r2, r8, lsl #7 │ │ │ │ - vadd.f64 d3, d6, d5 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ + vldr d3, [fp, #-168] @ 0xffffff58 │ │ │ │ + vldr d2, [ip] │ │ │ │ + vadd.f64 d15, d6, d5 │ │ │ │ + vadd.f64 d14, d4, d7 │ │ │ │ + vsub.f64 d12, d4, d7 │ │ │ │ + vldr d4, [r5] │ │ │ │ + vsub.f64 d7, d5, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - vadd.f64 d15, d4, d7 │ │ │ │ - vsub.f64 d7, d4, d7 │ │ │ │ - vmov.f64 d12, d3 │ │ │ │ - vldr d3, [sl, #-168] @ 0xffffff58 │ │ │ │ - vldr d4, [r6] │ │ │ │ - vstr d5, [sp, #320] @ 0x140 │ │ │ │ - vstr d7, [sp, #304] @ 0x130 │ │ │ │ + vstr d12, [sp, #304] @ 0x130 │ │ │ │ + vstr d7, [sp, #320] @ 0x140 │ │ │ │ + vldr d7, [fp, #-176] @ 0xffffff50 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - vldr d7, [sl, #-176] @ 0xffffff50 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sl, #-16] │ │ │ │ + vldr d3, [fp, #-16] │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ + vldr d7, [r2] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - add.w r1, ip, r2 │ │ │ │ - add r2, lr │ │ │ │ - str r2, [sp, #504] @ 0x1f8 │ │ │ │ + add.w r2, lr, sl │ │ │ │ + add sl, r8 │ │ │ │ + str r2, [sp, #496] @ 0x1f0 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - str r1, [sp, #124] @ 0x7c │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d2, [sl, #-216] @ 0xffffff28 │ │ │ │ + vldr d2, [fp, #-216] @ 0xffffff28 │ │ │ │ vadd.f64 d1, d5, d6 │ │ │ │ vsub.f64 d10, d5, d6 │ │ │ │ - vldr d5, [r2] │ │ │ │ - movs r2, #48 @ 0x30 │ │ │ │ - vldr d6, [sl, #-64] @ 0xffffffc0 │ │ │ │ + vldr d5, [sl] │ │ │ │ + vldr d6, [fp, #-64] @ 0xffffffc0 │ │ │ │ vadd.f64 d8, d4, d7 │ │ │ │ vsub.f64 d9, d4, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vmul.f64 d3, d5, d11 │ │ │ │ - add.w r1, ip, r2 │ │ │ │ - add r2, lr │ │ │ │ - vmul.f64 d11, d7, d11 │ │ │ │ - vmla.f64 d3, d7, d6 │ │ │ │ - vldr d4, [r2] │ │ │ │ - vldr d7, [r1] │ │ │ │ - vnmls.f64 d11, d5, d6 │ │ │ │ - vldr d5, [sl, #-224] @ 0xffffff20 │ │ │ │ - vmul.f64 d6, d4, d2 │ │ │ │ - vmla.f64 d6, d7, d5 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - vnmls.f64 d7, d4, d5 │ │ │ │ - vsub.f64 d5, d13, d1 │ │ │ │ - vadd.f64 d2, d3, d6 │ │ │ │ - vstr d5, [sp, #256] @ 0x100 │ │ │ │ - vsub.f64 d6, d3, d6 │ │ │ │ - vadd.f64 d0, d11, d7 │ │ │ │ - vsub.f64 d3, d2, d12 │ │ │ │ - vsub.f64 d7, d11, d7 │ │ │ │ - vmov.f64 d11, d13 │ │ │ │ - vmov.f64 d13, d12 │ │ │ │ - vsub.f64 d4, d0, d15 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - vstr d3, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d3, d14, d8 │ │ │ │ - vadd.f64 d15, d15, d0 │ │ │ │ - vadd.f64 d8, d14, d8 │ │ │ │ - vldr d0, [sp, #296] @ 0x128 │ │ │ │ + vldr d4, [fp, #-56] @ 0xffffffc8 │ │ │ │ + vldr d7, [r2] │ │ │ │ + ldr r2, [sp, #256] @ 0x100 │ │ │ │ + vmul.f64 d11, d5, d4 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w r0, lr, r2 │ │ │ │ + add r2, r8 │ │ │ │ + vmla.f64 d11, d7, d6 │ │ │ │ + vmul.f64 d7, d7, d4 │ │ │ │ + vldr d4, [fp, #-224] @ 0xffffff20 │ │ │ │ + vldr d3, [r2] │ │ │ │ + vnmls.f64 d7, d5, d6 │ │ │ │ + vldr d5, [r0] │ │ │ │ + vmul.f64 d6, d3, d2 │ │ │ │ + vmla.f64 d6, d5, d4 │ │ │ │ + vmul.f64 d5, d5, d2 │ │ │ │ + vnmls.f64 d5, d3, d4 │ │ │ │ + vsub.f64 d3, d13, d8 │ │ │ │ + vadd.f64 d8, d13, d8 │ │ │ │ + vadd.f64 d2, d11, d6 │ │ │ │ + vsub.f64 d6, d11, d6 │ │ │ │ + vldr d11, [sp, #264] @ 0x108 │ │ │ │ + vstr d8, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d0, d7, d5 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vsub.f64 d12, d11, d1 │ │ │ │ + vsub.f64 d5, d2, d15 │ │ │ │ + vadd.f64 d1, d11, d1 │ │ │ │ + vadd.f64 d15, d15, d2 │ │ │ │ + vsub.f64 d4, d0, d14 │ │ │ │ + vadd.f64 d0, d14, d0 │ │ │ │ + vstr d12, [sp, #256] @ 0x100 │ │ │ │ + vstr d5, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d5, d12, d5 │ │ │ │ + vadd.f64 d11, d1, d15 │ │ │ │ vadd.f64 d12, d3, d4 │ │ │ │ + vstr d0, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d0, d8, d0 │ │ │ │ + vstr d1, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ - vstr d8, [sp, #272] @ 0x110 │ │ │ │ - vstr d12, [sp, #464] @ 0x1d0 │ │ │ │ - vadd.f64 d12, d8, d15 │ │ │ │ - vldr d8, [sp, #304] @ 0x130 │ │ │ │ - vstr d12, [sp, #472] @ 0x1d8 │ │ │ │ - vadd.f64 d12, d11, d1 │ │ │ │ - vadd.f64 d11, d13, d2 │ │ │ │ - vsub.f64 d1, d6, d8 │ │ │ │ - vstr d12, [sp, #280] @ 0x118 │ │ │ │ - vstr d11, [sp, #288] @ 0x120 │ │ │ │ - vadd.f64 d11, d12, d11 │ │ │ │ - vsub.f64 d12, d0, d9 │ │ │ │ - vadd.f64 d9, d0, d9 │ │ │ │ - vstr d12, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d12, d12, d1 │ │ │ │ - vstr d1, [sp, #304] @ 0x130 │ │ │ │ - vldr d1, [sp, #312] @ 0x138 │ │ │ │ - vstr d12, [sp, #496] @ 0x1f0 │ │ │ │ - vsub.f64 d14, d1, d10 │ │ │ │ - vadd.f64 d10, d1, d10 │ │ │ │ - vldr d1, [sp, #400] @ 0x190 │ │ │ │ - vldr d12, [pc, #964] @ 4db48 │ │ │ │ - vmov.f64 d13, d14 │ │ │ │ + vldr d1, [pc, #980] @ 51fb0 │ │ │ │ + vstr d12, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d12, [sp, #296] @ 0x128 │ │ │ │ + vstr d0, [sp, #464] @ 0x1d0 │ │ │ │ + vmul.f64 d3, d4, d1 │ │ │ │ + vldr d0, [sp, #304] @ 0x130 │ │ │ │ vldr d14, [sp, #320] @ 0x140 │ │ │ │ - vmul.f64 d3, d4, d12 │ │ │ │ + vsub.f64 d2, d12, d9 │ │ │ │ + vadd.f64 d9, d12, d9 │ │ │ │ + vsub.f64 d8, d6, d0 │ │ │ │ + vmov.f64 d12, d0 │ │ │ │ + vldr d0, [pc, #944] @ 51fb8 │ │ │ │ + vstr d2, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d2, d2, d8 │ │ │ │ + vstr d8, [sp, #304] @ 0x130 │ │ │ │ + vldr d8, [sp, #312] @ 0x138 │ │ │ │ + vstr d2, [sp, #472] @ 0x1d8 │ │ │ │ + vsub.f64 d2, d8, d10 │ │ │ │ + vadd.f64 d10, d8, d10 │ │ │ │ + vmov.f64 d13, d2 │ │ │ │ vadd.f64 d2, d14, d7 │ │ │ │ - vsub.f64 d7, d14, d7 │ │ │ │ vstr d13, [sp, #312] @ 0x138 │ │ │ │ - vldr d14, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d13, d13, d2 │ │ │ │ - vsub.f64 d0, d7, d10 │ │ │ │ - vstr d7, [sp, #328] @ 0x148 │ │ │ │ vstr d13, [sp, #480] @ 0x1e0 │ │ │ │ - vadd.f64 d13, d8, d6 │ │ │ │ - vsub.f64 d8, d5, d1 │ │ │ │ - vadd.f64 d5, d1, d5 │ │ │ │ - vmov.f64 d1, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d0, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d0, [pc, #904] @ 4db50 │ │ │ │ + vadd.f64 d13, d12, d6 │ │ │ │ + vsub.f64 d12, d14, d7 │ │ │ │ + vldr d14, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d7, d12, d10 │ │ │ │ vadd.f64 d6, d9, d13 │ │ │ │ vstr d13, [sp, #320] @ 0x140 │ │ │ │ - vldr d13, [sp, #336] @ 0x150 │ │ │ │ + vldr d13, [sp, #328] @ 0x148 │ │ │ │ + vstr d7, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d7, [sp, #392] @ 0x188 │ │ │ │ + vsub.f64 d8, d5, d7 │ │ │ │ + vadd.f64 d5, d7, d5 │ │ │ │ + vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ vmul.f64 d8, d8, d0 │ │ │ │ - vmov.f64 d7, d13 │ │ │ │ - vmls.f64 d7, d5, d1 │ │ │ │ + vmov.f64 d0, d13 │ │ │ │ + vmls.f64 d0, d5, d7 │ │ │ │ + vldr d7, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d5, d13, d5 │ │ │ │ vldr d13, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d7, d7, d14 │ │ │ │ + vldr d14, [pc, #824] @ 51fc0 │ │ │ │ vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ vsub.f64 d2, d13, d2 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - vmov.f64 d0, d7 │ │ │ │ - vldr d7, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d7, d7, d14 │ │ │ │ - vldr d14, [pc, #856] @ 4db58 │ │ │ │ vadd.f64 d5, d8, d0 │ │ │ │ vsub.f64 d0, d0, d8 │ │ │ │ - vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d8, [sp, #440] @ 0x1b8 │ │ │ │ vnmls.f64 d3, d7, d14 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vldr d1, [sp, #368] @ 0x170 │ │ │ │ + vldr d13, [pc, #788] @ 51fc0 │ │ │ │ vmla.f64 d7, d4, d14 │ │ │ │ - vmov.f64 d12, d14 │ │ │ │ - vldr d14, [sp, #216] @ 0xd8 │ │ │ │ - vmov.f64 d13, d12 │ │ │ │ + vldr d14, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ + vmov.f64 d5, d1 │ │ │ │ vstr d4, [r3] │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d7, [r0] │ │ │ │ vsub.f64 d7, d0, d3 │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vldr d4, [sp, #208] @ 0xd0 │ │ │ │ - vldr d0, [pc, #776] @ 4db50 │ │ │ │ + vldr d4, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ + vldr d0, [pc, #732] @ 51fb8 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d6, d8 │ │ │ │ - vstr d3, [r0] │ │ │ │ - vsub.f64 d3, d4, d14 │ │ │ │ - vldr d4, [pc, #748] @ 4db48 │ │ │ │ vadd.f64 d6, d8, d6 │ │ │ │ - vldr d8, [sp, #376] @ 0x178 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vsub.f64 d3, d14, d4 │ │ │ │ + vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ + vldr d4, [pc, #696] @ 51fb0 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + vmls.f64 d5, d6, d8 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + vadd.f64 d6, d1, d6 │ │ │ │ vmov.f64 d14, d4 │ │ │ │ vmul.f64 d4, d3, d4 │ │ │ │ - vmov.f64 d5, d8 │ │ │ │ - vmla.f64 d4, d2, d12 │ │ │ │ - vmls.f64 d5, d6, d1 │ │ │ │ - vadd.f64 d6, d8, d6 │ │ │ │ + vmla.f64 d4, d2, d13 │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ - vmov.f64 d12, d14 │ │ │ │ - vldr d14, [sp, #424] @ 0x1a8 │ │ │ │ vstr d6, [r3] │ │ │ │ - vnmls.f64 d2, d3, d13 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ + vnmls.f64 d2, d3, d13 │ │ │ │ vsub.f64 d3, d6, d2 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vadd.f64 d4, d14, d11 │ │ │ │ - vstr d3, [r4] │ │ │ │ + vstr d3, [r3] │ │ │ │ vstr d2, [r2] │ │ │ │ - vstr d6, [r7] │ │ │ │ - vsub.f64 d6, d11, d14 │ │ │ │ - vstr d7, [r6] │ │ │ │ - vldr d8, [sp, #344] @ 0x158 │ │ │ │ - vldr d14, [sp, #168] @ 0xa8 │ │ │ │ + vstr d6, [r6] │ │ │ │ + vstr d7, [r5] │ │ │ │ + ldr r0, [sp, #28] │ │ │ │ + vldr d7, [sp, #416] @ 0x1a0 │ │ │ │ vldr d2, [sp, #160] @ 0xa0 │ │ │ │ - vmul.f64 d6, d6, d0 │ │ │ │ + vldr d14, [sp, #168] @ 0xa8 │ │ │ │ + vldr d3, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d4, d7, d11 │ │ │ │ + vsub.f64 d6, d11, d7 │ │ │ │ + ldrd r5, r6, [sp, #52] @ 0x34 │ │ │ │ vldr d7, [sp, #272] @ 0x110 │ │ │ │ - vmov.f64 d5, d8 │ │ │ │ - vmls.f64 d5, d4, d1 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ vsub.f64 d2, d2, d14 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ - vsub.f64 d7, d7, d15 │ │ │ │ - vldr d14, [sp, #432] @ 0x1b0 │ │ │ │ - vmov.f64 d15, d12 │ │ │ │ - vldr d8, [sp, #328] @ 0x148 │ │ │ │ - vstr d4, [ip] │ │ │ │ - vmul.f64 d3, d2, d12 │ │ │ │ - vldr d11, [sp, #368] @ 0x170 │ │ │ │ + vldr d11, [sp, #336] @ 0x150 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ + vldr d14, [pc, #568] @ 51fb0 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vmov.f64 d5, d11 │ │ │ │ + vmul.f64 d3, d2, d14 │ │ │ │ + vmov.f64 d1, d14 │ │ │ │ + vmls.f64 d5, d4, d8 │ │ │ │ + vadd.f64 d4, d11, d4 │ │ │ │ + vldr d11, [sp, #472] @ 0x1d8 │ │ │ │ vmla.f64 d3, d7, d13 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ - vldr d12, [sp, #496] @ 0x1f0 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vldr d14, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d4, [lr] │ │ │ │ + vnmls.f64 d7, d2, d13 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vmov.f64 d5, d11 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ - vnmls.f64 d7, d2, d13 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vadd.f64 d4, d14, d12 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vstr d7, [fp] │ │ │ │ + vadd.f64 d4, d14, d11 │ │ │ │ + vstr d2, [r6] │ │ │ │ + vstr d7, [r0] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ - vldr d2, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ - vadd.f64 d6, d10, d8 │ │ │ │ - vmls.f64 d5, d4, d1 │ │ │ │ - vadd.f64 d4, d11, d4 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vsub.f64 d7, d12, d14 │ │ │ │ + vadd.f64 d6, d10, d12 │ │ │ │ + ldr r0, [sp, #72] @ 0x48 │ │ │ │ + vldr d10, [sp, #248] @ 0xf8 │ │ │ │ + vldr d12, [sp, #256] @ 0x100 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vsub.f64 d7, d11, d14 │ │ │ │ + vstr d3, [r0] │ │ │ │ vldr d14, [sp, #240] @ 0xf0 │ │ │ │ - vmov.f64 d12, d15 │ │ │ │ - vstr d3, [r2] │ │ │ │ - vstr d4, [r3] │ │ │ │ - vsub.f64 d2, d14, d2 │ │ │ │ + vldr d11, [sp, #360] @ 0x168 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ - vldr d11, [sp, #408] @ 0x198 │ │ │ │ - vldr d14, [sp, #464] @ 0x1d0 │ │ │ │ - vmul.f64 d3, d2, d15 │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ + vsub.f64 d2, d14, d10 │ │ │ │ + vldr d14, [sp, #264] @ 0x108 │ │ │ │ + vmov.f64 d5, d11 │ │ │ │ + vmul.f64 d3, d2, d1 │ │ │ │ + vmls.f64 d5, d4, d8 │ │ │ │ + vadd.f64 d4, d11, d4 │ │ │ │ + vldr d11, [sp, #376] @ 0x178 │ │ │ │ vmla.f64 d3, d6, d13 │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vldr d10, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d5, d11, d14 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #68] @ 0x44 │ │ │ │ vnmls.f64 d6, d2, d13 │ │ │ │ + vsub.f64 d4, d5, d7 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vldr d5, [sp, #400] @ 0x190 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ + vldr d7, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d2, [r1] │ │ │ │ + vsub.f64 d2, d14, d12 │ │ │ │ + vstr d4, [r5] │ │ │ │ + vmov.f64 d4, d11 │ │ │ │ + vstr d6, [r8] │ │ │ │ + vadd.f64 d6, d5, d7 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ + vstr d3, [r4] │ │ │ │ vldr d7, [sp, #128] @ 0x80 │ │ │ │ - vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - vldr d2, [sp, #264] @ 0x108 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vmov.f64 d4, d10 │ │ │ │ - vstr d6, [lr] │ │ │ │ - vadd.f64 d6, d11, d14 │ │ │ │ - vstr d3, [r9] │ │ │ │ - vmla.f64 d4, d5, d1 │ │ │ │ + ldrd r2, r1, [sp, #4] │ │ │ │ vldr d3, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d5, d5, d10 │ │ │ │ - vldr d14, [sp, #256] @ 0x100 │ │ │ │ - vmov.f64 d11, d13 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ + vmla.f64 d4, d5, d8 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ + vsub.f64 d5, d5, d11 │ │ │ │ + ldrd r5, r6, [sp, #36] @ 0x24 │ │ │ │ + ldrd r7, r3, [sp, #44] @ 0x2c │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ - vsub.f64 d2, d2, d14 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ - vldr d8, [sp, #352] @ 0x160 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vmul.f64 d3, d7, d15 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - vmla.f64 d7, d2, d15 │ │ │ │ + vldr d14, [sp, #232] @ 0xe8 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d11, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d10, [sp, #232] @ 0xe8 │ │ │ │ + vldr d12, [sp, #480] @ 0x1e0 │ │ │ │ + vmul.f64 d3, d7, d1 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + vldr d10, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d4, d11, d12 │ │ │ │ + vmla.f64 d7, d2, d1 │ │ │ │ vnmls.f64 d3, d2, d13 │ │ │ │ - vldr d13, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d15, [sp, #224] @ 0xe0 │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ + vldr d13, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vmov.f64 d5, d8 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vmov.f64 d5, d10 │ │ │ │ + vmls.f64 d5, d4, d8 │ │ │ │ + vadd.f64 d4, d10, d4 │ │ │ │ + vldr d10, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d2, [r5] │ │ │ │ + vsub.f64 d2, d9, d13 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vadd.f64 d4, d6, d13 │ │ │ │ - vsub.f64 d7, d13, d6 │ │ │ │ - vldr d13, [sp, #320] @ 0x140 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vsub.f64 d6, d15, d10 │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ - vmov.f64 d10, d12 │ │ │ │ - vsub.f64 d2, d9, d13 │ │ │ │ - vmls.f64 d5, d4, d1 │ │ │ │ + vldr d9, [sp, #384] @ 0x180 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vsub.f64 d7, d12, d11 │ │ │ │ + vmov.f64 d12, d1 │ │ │ │ + vstr d3, [r2] │ │ │ │ + vmul.f64 d3, d2, d1 │ │ │ │ + vldr d11, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ - vldr d8, [sp, #392] @ 0x188 │ │ │ │ - vmul.f64 d3, d2, d12 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vnmls.f64 d3, d6, d11 │ │ │ │ - vmul.f64 d6, d6, d12 │ │ │ │ - vmla.f64 d6, d2, d11 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d6, d11, d14 │ │ │ │ + vldr d11, [pc, #168] @ 51fc0 │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d12, [sp, #280] @ 0x118 │ │ │ │ + vnmls.f64 d3, d6, d11 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vmla.f64 d6, d2, d11 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vstr d2, [r1] │ │ │ │ - vstr d4, [r7] │ │ │ │ - ldr r7, [sp, #48] @ 0x30 │ │ │ │ - vldr d2, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d6, [r7] │ │ │ │ - vmov.f64 d6, d8 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vldr d7, [sp, #416] @ 0x1a0 │ │ │ │ - vadd.f64 d4, d7, d2 │ │ │ │ - vsub.f64 d5, d2, d7 │ │ │ │ - vldr d2, [sp, #288] @ 0x120 │ │ │ │ - vldr d7, [sp, #176] @ 0xb0 │ │ │ │ - vldr d3, [sp, #184] @ 0xb8 │ │ │ │ - vmls.f64 d6, d4, d1 │ │ │ │ - vsub.f64 d2, d12, d2 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ - vldr d12, [sp, #296] @ 0x128 │ │ │ │ - vmul.f64 d3, d7, d11 │ │ │ │ - vmul.f64 d7, d7, d10 │ │ │ │ - vmla.f64 d7, d2, d11 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vadd.f64 d4, d5, d6 │ │ │ │ + vstr d4, [r6] │ │ │ │ + vstr d6, [r3] │ │ │ │ + vldr d4, [sp, #288] @ 0x120 │ │ │ │ + vstr d7, [r7] │ │ │ │ + vldr d6, [sp, #408] @ 0x198 │ │ │ │ + vldr d3, [sp, #176] @ 0xb0 │ │ │ │ + vsub.f64 d4, d4, d15 │ │ │ │ + ldrd r0, r4, [sp, #20] │ │ │ │ + vldr d2, [sp, #184] @ 0xb8 │ │ │ │ + vadd.f64 d5, d6, d10 │ │ │ │ + vsub.f64 d7, d10, d6 │ │ │ │ + vmov.f64 d6, d9 │ │ │ │ + ldr r1, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r5, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d3, d3, d2 │ │ │ │ + vmls.f64 d6, d5, d8 │ │ │ │ + vldr d1, [sp, #352] @ 0x160 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vadd.f64 d5, d9, d5 │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ ldr r2, [sp, #124] @ 0x7c │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ - vnmls.f64 d3, d2, d10 │ │ │ │ - ldr r6, [sp, #68] @ 0x44 │ │ │ │ - ldr r1, [sp, #116] @ 0x74 │ │ │ │ - vsub.f64 d2, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #304] @ 0x130 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vsub.f64 d4, d12, d4 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vsub.f64 d7, d3, d6 │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ - b.n 4db68 │ │ │ │ + vmul.f64 d2, d3, d11 │ │ │ │ + vmul.f64 d3, d3, d12 │ │ │ │ + vstr d5, [ip] │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vmla.f64 d3, d4, d11 │ │ │ │ + vnmls.f64 d2, d4, d12 │ │ │ │ + b.n 51fd0 │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff4f6282 │ │ │ │ - b.n 4e246 │ │ │ │ + b.w ff4fa6ea │ │ │ │ + b.n 526ae │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - subs r0, r1, r1 │ │ │ │ + cmp ip, r7 │ │ │ │ movs r5, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vadd.f64 d3, d3, d6 │ │ │ │ - vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d6, [sp, #456] @ 0x1c8 │ │ │ │ - ldr r2, [sp, #504] @ 0x1f8 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vadd.f64 d7, d6, d2 │ │ │ │ - vsub.f64 d6, d2, d6 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vldr d3, [sp, #192] @ 0xc0 │ │ │ │ - ldr r3, [sp, #624] @ 0x270 │ │ │ │ + vsub.f64 d4, d3, d5 │ │ │ │ + vadd.f64 d3, d3, d5 │ │ │ │ + vsub.f64 d7, d2, d6 │ │ │ │ + vadd.f64 d2, d2, d6 │ │ │ │ + vldr d6, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vldr d4, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d3, [r4] │ │ │ │ + ldr r4, [sp, #76] @ 0x4c │ │ │ │ + vldr d3, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d5, d4, d6 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vadd.f64 d7, d6, d4 │ │ │ │ + vmov.f64 d4, d1 │ │ │ │ + vstr d2, [r3] │ │ │ │ + vldr d2, [sp, #296] @ 0x128 │ │ │ │ + ldr r3, [sp, #616] @ 0x268 │ │ │ │ + vmla.f64 d4, d5, d8 │ │ │ │ + vsub.f64 d5, d5, d1 │ │ │ │ + vldr d8, [sp, #304] @ 0x130 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vldr d0, [sp, #360] @ 0x168 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #624] @ 0x270 │ │ │ │ - ldr r3, [sp, #508] @ 0x1fc │ │ │ │ - vmov.f64 d5, d0 │ │ │ │ - vmla.f64 d5, d6, d1 │ │ │ │ - vldr d1, [sp, #200] @ 0xc8 │ │ │ │ - vsub.f64 d6, d6, d0 │ │ │ │ - add ip, r3 │ │ │ │ - ldr r3, [sp, #512] @ 0x200 │ │ │ │ - vsub.f64 d2, d3, d1 │ │ │ │ + vldr d0, [sp, #192] @ 0xc0 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vstr d5, [r0] │ │ │ │ + vsub.f64 d6, d2, d8 │ │ │ │ + str r3, [sp, #616] @ 0x268 │ │ │ │ + ldr r3, [sp, #500] @ 0x1f4 │ │ │ │ + vsub.f64 d2, d0, d3 │ │ │ │ + vadd.f64 d5, d7, d4 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ add lr, r3 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vmul.f64 d3, d2, d10 │ │ │ │ - vmla.f64 d3, d4, d11 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vadd.f64 d6, d7, d5 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vnmls.f64 d4, d2, d11 │ │ │ │ - vadd.f64 d2, d4, d6 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vstr d2, [r6] │ │ │ │ - vstr d6, [r2] │ │ │ │ + ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ + vmul.f64 d3, d2, d12 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #508] @ 0x1fc │ │ │ │ + vmla.f64 d3, d6, d11 │ │ │ │ + vmul.f64 d6, d6, d12 │ │ │ │ + eor.w r9, r9, r3 │ │ │ │ + vnmls.f64 d6, d2, d11 │ │ │ │ + vadd.f64 d2, d6, d5 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ - ldr r6, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d6, [r6] │ │ │ │ - vstr d7, [r1] │ │ │ │ - ldr r3, [sp, #516] @ 0x204 │ │ │ │ - eor.w r8, r8, r3 │ │ │ │ - ldrd r2, r3, [sp, #624] @ 0x270 │ │ │ │ + vstr d2, [r5] │ │ │ │ + ldr r5, [sp, #104] @ 0x68 │ │ │ │ + vstr d5, [sl] │ │ │ │ + vstr d6, [r5] │ │ │ │ + vstr d7, [r2] │ │ │ │ + ldrd r2, r3, [sp, #616] @ 0x268 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 4d1a8 │ │ │ │ - add.w sp, sp, #524 @ 0x20c │ │ │ │ + bne.w 5162e │ │ │ │ + add.w sp, sp, #516 @ 0x204 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0004dc10 : │ │ │ │ - ldr r2, [pc, #8] @ (4dc1c ) │ │ │ │ - ldr r1, [pc, #12] @ (4dc20 ) │ │ │ │ +000520a8 : │ │ │ │ + ldr r2, [pc, #8] @ (520b4 ) │ │ │ │ + ldr r1, [pc, #12] @ (520b8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - stcl 0, cr0, [r0, #16]! │ │ │ │ - bl ffd95c22 │ │ │ │ + adds r0, r1, r5 │ │ │ │ + movs r5, r0 │ │ │ │ + bl ffd720ba │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r1 │ │ │ │ - mov r6, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #636 @ 0x27c │ │ │ │ - mov.w r0, #384 @ 0x180 │ │ │ │ - mov r8, r3 │ │ │ │ - ldr r3, [pc, #1000] @ (4e028 ) │ │ │ │ - ldr r1, [sp, #736] @ 0x2e0 │ │ │ │ - add r3, pc │ │ │ │ - subs r1, #1 │ │ │ │ - mla r5, r0, r1, r2 │ │ │ │ - ldrd r2, r1, [sp, #736] @ 0x2e0 │ │ │ │ - cmp r2, r1 │ │ │ │ - bge.w 4ee26 │ │ │ │ - ldr r2, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d8, [pc, #952] @ 4e010 │ │ │ │ - vldr d15, [pc, #956] @ 4e018 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #620] @ 0x26c │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #624] @ 0x270 │ │ │ │ - ldr r2, [pc, #964] @ (4e02c ) │ │ │ │ - ldr r3, [r3, r2] │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ + sub.w sp, sp, #644 @ 0x284 │ │ │ │ + ldr r3, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r1, [pc, #1020] @ (524e0 ) │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add r1, pc │ │ │ │ + add.w r6, r2, r3, lsl #7 │ │ │ │ + ldrd r3, r2, [sp, #744] @ 0x2e8 │ │ │ │ + cmp r3, r2 │ │ │ │ + bge.w 53336 │ │ │ │ + ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d8, [pc, #968] @ 524c8 │ │ │ │ + vldr d15, [pc, #972] @ 524d0 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #628] @ 0x274 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d5, [r7] │ │ │ │ - vldr d13, [r5, #72] @ 0x48 │ │ │ │ - vldr d6, [r5, #64] @ 0x40 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - vstr d5, [sp, #200] @ 0xc8 │ │ │ │ - vldr d12, [r5, #312] @ 0x138 │ │ │ │ - adds r2, r6, r3 │ │ │ │ - adds r1, r7, r3 │ │ │ │ - str r2, [sp, #8] │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str r3, [sp, #632] @ 0x278 │ │ │ │ + ldr r3, [pc, #976] @ (524e4 ) │ │ │ │ + ldr r3, [r1, r3] │ │ │ │ + str r0, [sp, #0] │ │ │ │ + ldr r3, [r3, #0] │ │ │ │ + str r3, [sp, #636] @ 0x27c │ │ │ │ + add.w r2, r9, r9, lsl #2 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ + vldr d5, [r8] │ │ │ │ + add.w r0, r8, r3 │ │ │ │ + vldr d6, [r6, #64] @ 0x40 │ │ │ │ + add.w r1, r7, r3 │ │ │ │ + vldr d4, [r0] │ │ │ │ str r1, [sp, #16] │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vldr d3, [r5, #152] @ 0x98 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vldr d9, [r5, #232] @ 0xe8 │ │ │ │ - vmul.f64 d10, d5, d13 │ │ │ │ - vmul.f64 d13, d7, d13 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ - vmla.f64 d10, d7, d6 │ │ │ │ + vldr d12, [r6, #72] @ 0x48 │ │ │ │ str r0, [sp, #24] │ │ │ │ - vldr d7, [r0] │ │ │ │ - vnmls.f64 d13, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vldr d6, [r5, #304] @ 0x130 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - vmul.f64 d11, d5, d12 │ │ │ │ - vmul.f64 d12, d7, d12 │ │ │ │ - vmla.f64 d11, d7, d6 │ │ │ │ - vldr d7, [r5, #144] @ 0x90 │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov.w r1, r2, lsl #5 │ │ │ │ + vstr d5, [sp, #200] @ 0xc8 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w r4, r7, r1 │ │ │ │ + add.w r5, r8, r1 │ │ │ │ + vldr d13, [r6, #152] @ 0x98 │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + add.w r0, r8, r2 │ │ │ │ + add.w r2, r9, r9, lsl #1 │ │ │ │ + vmul.f64 d5, d4, d12 │ │ │ │ + vldr d3, [r5] │ │ │ │ str r4, [sp, #32] │ │ │ │ - adds r4, r1, r3 │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ - movs r2, #24 │ │ │ │ - vnmls.f64 d12, d5, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vldr d5, [r1] │ │ │ │ - adds r1, r0, r3 │ │ │ │ - vldr d14, [pc, #804] @ 4e020 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vmul.f64 d4, d6, d3 │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ - vmla.f64 d4, d5, d7 │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ - vldr d1, [r1] │ │ │ │ - vadd.f64 d0, d10, d11 │ │ │ │ - vldr d3, [r5, #224] @ 0xe0 │ │ │ │ - vsub.f64 d10, d10, d11 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - vnmls.f64 d5, d6, d7 │ │ │ │ + vldr d11, [r6, #312] @ 0x138 │ │ │ │ + vmul.f64 d12, d7, d12 │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ + add.w r5, r0, r3 │ │ │ │ + vldr d9, [r6, #232] @ 0xe8 │ │ │ │ + vmla.f64 d5, d7, d6 │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r1, r3 │ │ │ │ + vnmls.f64 d12, d4, d6 │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ + vldr d6, [r6, #304] @ 0x130 │ │ │ │ + vmul.f64 d4, d3, d11 │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ + vldr d1, [r5] │ │ │ │ + str r5, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d11, d7, d11 │ │ │ │ + vldr d14, [pc, #808] @ 524d8 │ │ │ │ + vmla.f64 d4, d7, d6 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vnmls.f64 d11, d3, d6 │ │ │ │ + vldr d3, [r0] │ │ │ │ + vldr d6, [r6, #144] @ 0x90 │ │ │ │ + vmul.f64 d10, d3, d13 │ │ │ │ + vmul.f64 d13, d7, d13 │ │ │ │ + vadd.f64 d0, d5, d4 │ │ │ │ + vsub.f64 d5, d5, d4 │ │ │ │ + vadd.f64 d2, d12, d11 │ │ │ │ + vsub.f64 d12, d12, d11 │ │ │ │ + vmla.f64 d10, d7, d6 │ │ │ │ vldr d7, [r4] │ │ │ │ + vnmls.f64 d13, d3, d6 │ │ │ │ vmul.f64 d6, d1, d9 │ │ │ │ - vadd.f64 d2, d13, d12 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ - vsub.f64 d13, d13, d12 │ │ │ │ + vldr d3, [r6, #224] @ 0xe0 │ │ │ │ + vmul.f64 d4, d5, d15 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - adds r4, r6, r2 │ │ │ │ - adds r2, r7, r2 │ │ │ │ - adds r1, r4, r3 │ │ │ │ vnmls.f64 d7, d1, d3 │ │ │ │ - vadd.f64 d1, d4, d6 │ │ │ │ - vsub.f64 d6, d4, d6 │ │ │ │ - vmul.f64 d4, d10, d15 │ │ │ │ + vadd.f64 d1, d10, d6 │ │ │ │ + vsub.f64 d6, d10, d6 │ │ │ │ + vadd.f64 d3, d13, d7 │ │ │ │ + vsub.f64 d7, d13, d7 │ │ │ │ vsub.f64 d9, d0, d1 │ │ │ │ - vadd.f64 d3, d5, d7 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ - vsub.f64 d7, d5, d7 │ │ │ │ vnmls.f64 d4, d6, d8 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vmul.f64 d9, d9, d14 │ │ │ │ - vstr d1, [sp, #224] @ 0xe0 │ │ │ │ vstr d9, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d9, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ - vldr d3, [sp, #200] @ 0xc8 │ │ │ │ + vstr d1, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d9, d9, d14 │ │ │ │ vmov.f64 d14, d1 │ │ │ │ vmov.f64 d1, #80 @ 0x3e800000 0.250 │ │ │ │ - vmls.f64 d3, d2, d1 │ │ │ │ vstr d9, [sp, #216] @ 0xd8 │ │ │ │ - vldr d9, [r6] │ │ │ │ + vldr d9, [r7] │ │ │ │ vmls.f64 d9, d14, d1 │ │ │ │ vstr d9, [sp, #232] @ 0xe8 │ │ │ │ + vldr d3, [sp, #200] @ 0xc8 │ │ │ │ vstr d2, [sp, #240] @ 0xf0 │ │ │ │ + vldr d14, [r6, #40] @ 0x28 │ │ │ │ + str r2, [sp, #624] @ 0x270 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vstr d4, [sp, #560] @ 0x230 │ │ │ │ + add.w r5, r8, r2 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + mov.w r2, r9, lsl #3 │ │ │ │ + vmls.f64 d3, d2, d1 │ │ │ │ vmov.f64 d2, d6 │ │ │ │ + add.w r1, r4, r3 │ │ │ │ vmul.f64 d6, d7, d15 │ │ │ │ - vmla.f64 d2, d10, d8 │ │ │ │ - vldr d5, [r2] │ │ │ │ - vldr d14, [r5, #40] @ 0x28 │ │ │ │ - vstr d3, [sp, #248] @ 0xf8 │ │ │ │ + vldr d4, [r6, #280] @ 0x118 │ │ │ │ + str r5, [sp, #80] @ 0x50 │ │ │ │ + strd r4, r1, [sp, #88] @ 0x58 │ │ │ │ + vmla.f64 d2, d5, d8 │ │ │ │ + vldr d5, [r5] │ │ │ │ vmov.f64 d10, d6 │ │ │ │ - vldr d6, [r5, #32] │ │ │ │ - vmla.f64 d10, d13, d8 │ │ │ │ - vmul.f64 d13, d13, d15 │ │ │ │ + vldr d6, [r6, #32] │ │ │ │ + vstr d3, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d3, d5, d14 │ │ │ │ - str r4, [sp, #76] @ 0x4c │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ - vldr d12, [r5, #120] @ 0x78 │ │ │ │ - vnmls.f64 d13, d7, d8 │ │ │ │ + vmla.f64 d10, d12, d8 │ │ │ │ + vmul.f64 d12, d12, d15 │ │ │ │ + vstr d2, [sp, #568] @ 0x238 │ │ │ │ + vldr d2, [r6, #360] @ 0x168 │ │ │ │ + vmov.f64 d13, d3 │ │ │ │ + vmov.f64 d11, d12 │ │ │ │ + vldr d12, [r6, #120] @ 0x78 │ │ │ │ + vnmls.f64 d11, d7, d8 │ │ │ │ vldr d7, [r4] │ │ │ │ - adds r4, r2, r3 │ │ │ │ - movs r2, #144 @ 0x90 │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ + add.w r4, r5, r3 │ │ │ │ + vstr d10, [sp, #576] @ 0x240 │ │ │ │ vmul.f64 d14, d7, d14 │ │ │ │ - vstr d4, [sp, #552] @ 0x228 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vldr d4, [r5, #280] @ 0x118 │ │ │ │ - str r4, [sp, #92] @ 0x5c │ │ │ │ - add.w sl, r6, r2 │ │ │ │ - vstr d2, [sp, #544] @ 0x220 │ │ │ │ - vnmls.f64 d14, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ - vstr d13, [sp, #568] @ 0x238 │ │ │ │ - vmov.f64 d13, d3 │ │ │ │ vmla.f64 d13, d7, d6 │ │ │ │ vldr d7, [r1] │ │ │ │ - vldr d6, [r5, #112] @ 0x70 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - adds r4, r1, r3 │ │ │ │ - add.w r0, sl, r3 │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ - vldr d2, [r5, #360] @ 0x168 │ │ │ │ - str r0, [sp, #100] @ 0x64 │ │ │ │ - vldr d3, [r4] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - str r4, [sp, #104] @ 0x68 │ │ │ │ - str r1, [sp, #96] @ 0x60 │ │ │ │ + add.w r1, r2, r9 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + add.w sl, r7, r1 │ │ │ │ + add r1, r8 │ │ │ │ + vnmls.f64 d14, d5, d6 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r0, r1, r3 │ │ │ │ + add.w r5, sl, r3 │ │ │ │ + vldr d6, [r6, #112] @ 0x70 │ │ │ │ + vldr d3, [r0] │ │ │ │ vstr d13, [sp] │ │ │ │ vmul.f64 d13, d5, d12 │ │ │ │ vmul.f64 d12, d7, d12 │ │ │ │ + strd r4, r1, [sp, #96] @ 0x60 │ │ │ │ + strd r5, r0, [sp, #104] @ 0x68 │ │ │ │ + vstr d11, [sp, #584] @ 0x248 │ │ │ │ vmla.f64 d13, d7, d6 │ │ │ │ - vldr d7, [r5, #272] @ 0x110 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - vstr d10, [sp, #560] @ 0x230 │ │ │ │ - str r4, [sp, #112] @ 0x70 │ │ │ │ vnmls.f64 d12, d5, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ + mov.w r1, #104 @ 0x68 │ │ │ │ vldr d5, [sl] │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + vldr d7, [r6, #272] @ 0x110 │ │ │ │ vmul.f64 d9, d6, d4 │ │ │ │ + add.w r4, r7, r1 │ │ │ │ + add.w r0, r8, r1 │ │ │ │ vmla.f64 d9, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r5, #352] @ 0x160 │ │ │ │ + vldr d4, [r6, #352] @ 0x160 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [r5] │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - str r0, [sp, #108] @ 0x6c │ │ │ │ - mov.w r2, r8, lsl #3 │ │ │ │ + strd r4, r0, [sp, #112] @ 0x70 │ │ │ │ + add.w r5, r8, r2 │ │ │ │ + vldr d1, [r0] │ │ │ │ + str r5, [sp, #124] @ 0x7c │ │ │ │ + vldr d0, [r6, #200] @ 0xc8 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d2, [r0] │ │ │ │ - adds r1, r7, r2 │ │ │ │ - vldr d1, [r4] │ │ │ │ - adds r4, r6, r2 │ │ │ │ - vldr d0, [r5, #200] @ 0xc8 │ │ │ │ - adds r0, r4, r3 │ │ │ │ + vldr d2, [r4] │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + sub.w r2, r2, r9 │ │ │ │ + add.w r1, r4, r3 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + str r4, [sp, #120] @ 0x78 │ │ │ │ + str r1, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ - vldr d3, [r5, #192] @ 0xc0 │ │ │ │ - str r1, [sp, #120] @ 0x78 │ │ │ │ - mov.w r2, r8, lsl #7 │ │ │ │ + vldr d3, [r6, #192] @ 0xc0 │ │ │ │ vmul.f64 d4, d1, d0 │ │ │ │ - add.w fp, r7, r2 │ │ │ │ vmla.f64 d4, d2, d3 │ │ │ │ vmul.f64 d2, d2, d0 │ │ │ │ - str r0, [sp, #124] @ 0x7c │ │ │ │ - str r4, [sp, #116] @ 0x74 │ │ │ │ + vsub.f64 d10, d12, d7 │ │ │ │ + vadd.f64 d7, d12, d7 │ │ │ │ vnmls.f64 d2, d1, d3 │ │ │ │ vsub.f64 d3, d13, d6 │ │ │ │ vadd.f64 d6, d13, d6 │ │ │ │ - vsub.f64 d10, d12, d7 │ │ │ │ - vadd.f64 d7, d12, d7 │ │ │ │ vldr d13, [sp] │ │ │ │ vsub.f64 d0, d4, d9 │ │ │ │ vadd.f64 d4, d9, d4 │ │ │ │ vsub.f64 d11, d2, d5 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ - vmul.f64 d9, d0, d15 │ │ │ │ - vmla.f64 d9, d3, d8 │ │ │ │ - vmul.f64 d3, d3, d15 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vadd.f64 d12, d13, d2 │ │ │ │ - vnmls.f64 d3, d0, d8 │ │ │ │ - vldr d0, [pc, #268] @ 4e020 │ │ │ │ + vadd.f64 d9, d14, d1 │ │ │ │ vstr d12, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d12, d14, d1 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vstr d12, [sp, #264] @ 0x108 │ │ │ │ vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ vmls.f64 d14, d1, d12 │ │ │ │ + vstr d9, [sp, #264] @ 0x108 │ │ │ │ + vmul.f64 d9, d0, d15 │ │ │ │ + vmla.f64 d9, d3, d8 │ │ │ │ + vmul.f64 d3, d3, d15 │ │ │ │ + vnmls.f64 d3, d0, d8 │ │ │ │ + vldr d0, [pc, #212] @ 524d8 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ vadd.f64 d1, d7, d14 │ │ │ │ vsub.f64 d5, d14, d7 │ │ │ │ vadd.f64 d7, d9, d1 │ │ │ │ vadd.f64 d14, d3, d5 │ │ │ │ + vsub.f64 d1, d1, d9 │ │ │ │ vstr d7, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d7, d1, d9 │ │ │ │ - vsub.f64 d1, d5, d3 │ │ │ │ + vsub.f64 d7, d5, d3 │ │ │ │ vmul.f64 d5, d6, d0 │ │ │ │ vmov.f64 d6, d13 │ │ │ │ vstr d14, [sp, #280] @ 0x118 │ │ │ │ + vldr d14, [r6, #8] │ │ │ │ + vstr d1, [sp, #288] @ 0x120 │ │ │ │ vmls.f64 d6, d2, d12 │ │ │ │ - vldr d14, [r5, #8] │ │ │ │ - vstr d7, [sp, #576] @ 0x240 │ │ │ │ + vstr d7, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d7, d11, d15 │ │ │ │ vmla.f64 d7, d10, d8 │ │ │ │ vmul.f64 d10, d10, d15 │ │ │ │ - vstr d1, [sp, #288] @ 0x120 │ │ │ │ - vnmls.f64 d10, d11, d8 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vnmls.f64 d10, d11, d8 │ │ │ │ vsub.f64 d13, d4, d7 │ │ │ │ vadd.f64 d4, d7, d4 │ │ │ │ vldr d7, [r4] │ │ │ │ - vsub.f64 d5, d6, d10 │ │ │ │ - vstr d13, [sp, #296] @ 0x128 │ │ │ │ - vstr d4, [sp, #312] @ 0x138 │ │ │ │ - vadd.f64 d4, d10, d6 │ │ │ │ - vstr d5, [sp, #304] @ 0x130 │ │ │ │ - vldr d5, [r1] │ │ │ │ - add r1, r3 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vldr d10, [r5, #88] @ 0x58 │ │ │ │ + vadd.f64 d5, d10, d6 │ │ │ │ + vstr d13, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d13, d6, d10 │ │ │ │ + vldr d6, [r6] │ │ │ │ + vldr d10, [r6, #88] @ 0x58 │ │ │ │ + vstr d5, [sp, #328] @ 0x148 │ │ │ │ + vldr d5, [r5] │ │ │ │ + vstr d13, [sp, #312] @ 0x138 │ │ │ │ + vstr d4, [sp, #320] @ 0x140 │ │ │ │ + vldr d4, [r6, #248] @ 0xf8 │ │ │ │ vmul.f64 d13, d5, d14 │ │ │ │ vmul.f64 d14, d7, d14 │ │ │ │ vmla.f64 d13, d7, d6 │ │ │ │ - vldr d7, [r0] │ │ │ │ - adds r0, r6, r2 │ │ │ │ - vstr d4, [sp, #320] @ 0x140 │ │ │ │ - vldr d4, [r5, #248] @ 0xf8 │ │ │ │ - adds r4, r0, r3 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r5, r3 │ │ │ │ vnmls.f64 d14, d5, d6 │ │ │ │ vldr d5, [r1] │ │ │ │ - vldr d6, [r5, #80] @ 0x50 │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ - str r1, [sp, #128] @ 0x80 │ │ │ │ - add.w r1, fp, r3 │ │ │ │ - vmul.f64 d12, d5, d10 │ │ │ │ - vmul.f64 d10, d7, d10 │ │ │ │ - vmla.f64 d12, d7, d6 │ │ │ │ - vldr d7, [r5, #240] @ 0xf0 │ │ │ │ - str r0, [sp, #132] @ 0x84 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - str r4, [sp, #136] @ 0x88 │ │ │ │ - vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d6, [fp] │ │ │ │ - vldr d5, [r0] │ │ │ │ - adds r0, r7, r2 │ │ │ │ - vmul.f64 d9, d6, d4 │ │ │ │ - vmla.f64 d9, d5, d7 │ │ │ │ - vmul.f64 d5, d5, d4 │ │ │ │ - b.n 4e030 │ │ │ │ + str r1, [sp, #132] @ 0x84 │ │ │ │ + mov.w r1, r9, lsl #7 │ │ │ │ + vldr d6, [r6, #80] @ 0x50 │ │ │ │ + add.w fp, r8, r1 │ │ │ │ + add.w r0, r7, r1 │ │ │ │ + add.w r5, r0, r3 │ │ │ │ + b.n 524e8 │ │ │ │ nop │ │ │ │ + nop.w │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff4f6752 │ │ │ │ - b.n 4e716 │ │ │ │ + b.w ff4fac0a │ │ │ │ + b.n 52bce │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - lsrs r2, r0, #30 │ │ │ │ + subs r2, #216 @ 0xd8 │ │ │ │ movs r5, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + add.w r4, fp, r3 │ │ │ │ + mov.w r1, #88 @ 0x58 │ │ │ │ + vmul.f64 d12, d5, d10 │ │ │ │ + vmul.f64 d10, d7, d10 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + vmla.f64 d12, d7, d6 │ │ │ │ + vnmls.f64 d10, d5, d6 │ │ │ │ + vldr d6, [fp] │ │ │ │ + vldr d5, [r0] │ │ │ │ + vldr d7, [r6, #240] @ 0xf0 │ │ │ │ + strd r0, r5, [sp, #136] @ 0x88 │ │ │ │ + mov.w r0, r9, lsl #5 │ │ │ │ + vmul.f64 d9, d6, d4 │ │ │ │ + vldr d3, [r4] │ │ │ │ + add.w lr, r7, r0 │ │ │ │ + add r0, r8 │ │ │ │ + str r4, [sp, #144] @ 0x90 │ │ │ │ + vldr d0, [r6, #168] @ 0xa8 │ │ │ │ + add.w r4, lr, r3 │ │ │ │ + vldr d2, [r6, #328] @ 0x148 │ │ │ │ + vmla.f64 d9, d5, d7 │ │ │ │ + vmul.f64 d5, d5, d4 │ │ │ │ + str r4, [sp, #156] @ 0x9c │ │ │ │ + vldr d4, [r6, #320] @ 0x140 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vldr d3, [r1] │ │ │ │ - adds r4, r6, r2 │ │ │ │ - vldr d2, [r5, #328] @ 0x148 │ │ │ │ - vldr d4, [r5, #320] @ 0x140 │ │ │ │ - vldr d0, [r5, #168] @ 0xa8 │ │ │ │ + vldr d7, [r5] │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ - vldr d1, [r4] │ │ │ │ + add.w r5, r7, r1 │ │ │ │ + add r1, r8 │ │ │ │ + vldr d1, [r5] │ │ │ │ + strd r5, r1, [sp, #148] @ 0x94 │ │ │ │ + add.w r5, r0, r3 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d2, [r0] │ │ │ │ - str r0, [sp, #148] @ 0x94 │ │ │ │ - mov.w r0, r8, lsl #5 │ │ │ │ - add.w r9, r6, r0 │ │ │ │ - add r0, r7 │ │ │ │ + vldr d2, [r1] │ │ │ │ + str r5, [sp, #160] @ 0xa0 │ │ │ │ + mov.w r1, #152 @ 0x98 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ - vldr d4, [r5, #160] @ 0xa0 │ │ │ │ + vldr d4, [r6, #160] @ 0xa0 │ │ │ │ vmul.f64 d3, d2, d0 │ │ │ │ - str r1, [sp, #140] @ 0x8c │ │ │ │ - add.w r1, r9, r3 │ │ │ │ - str r4, [sp, #144] @ 0x90 │ │ │ │ + add.w ip, r7, r1 │ │ │ │ + add r1, r8 │ │ │ │ vmla.f64 d3, d1, d4 │ │ │ │ vmul.f64 d1, d1, d0 │ │ │ │ - adds r4, r0, r3 │ │ │ │ - str r1, [sp, #160] @ 0xa0 │ │ │ │ - str r4, [sp, #152] @ 0x98 │ │ │ │ vnmls.f64 d1, d2, d4 │ │ │ │ vsub.f64 d4, d12, d6 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ vsub.f64 d2, d10, d7 │ │ │ │ vadd.f64 d7, d10, d7 │ │ │ │ vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ vsub.f64 d11, d3, d9 │ │ │ │ @@ -84777,1102 +86955,1113 @@ │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vadd.f64 d1, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d10, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vadd.f64 d9, d13, d1 │ │ │ │ vmls.f64 d13, d1, d12 │ │ │ │ - vstr d9, [sp, #328] @ 0x148 │ │ │ │ + vstr d9, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d9, d14, d10 │ │ │ │ vmls.f64 d14, d10, d12 │ │ │ │ - vldr d12, [r5, #136] @ 0x88 │ │ │ │ - vstr d9, [sp, #336] @ 0x150 │ │ │ │ + vstr d9, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d9, d0, d15 │ │ │ │ vmla.f64 d9, d2, d8 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ - vldr d0, [pc, #988] @ 4e4d0 │ │ │ │ + vldr d0, [pc, #988] @ 529d0 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vadd.f64 d1, d6, d13 │ │ │ │ vsub.f64 d3, d13, d6 │ │ │ │ + vadd.f64 d1, d6, d13 │ │ │ │ vadd.f64 d5, d7, d14 │ │ │ │ vsub.f64 d14, d14, d7 │ │ │ │ - vldr d7, [r9] │ │ │ │ - vsub.f64 d6, d1, d9 │ │ │ │ - vsub.f64 d13, d3, d2 │ │ │ │ + vldr d7, [lr] │ │ │ │ + vsub.f64 d6, d3, d2 │ │ │ │ vadd.f64 d3, d2, d3 │ │ │ │ + vsub.f64 d13, d1, d9 │ │ │ │ vadd.f64 d1, d9, d1 │ │ │ │ - vstr d6, [sp, #344] @ 0x158 │ │ │ │ + vstr d6, [sp, #360] @ 0x168 │ │ │ │ vmul.f64 d6, d11, d15 │ │ │ │ + vstr d3, [sp, #376] @ 0x178 │ │ │ │ + vstr d13, [sp, #352] @ 0x160 │ │ │ │ + vstr d1, [sp, #368] @ 0x170 │ │ │ │ vmla.f64 d6, d4, d8 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vstr d3, [sp, #368] @ 0x170 │ │ │ │ - vstr d13, [sp, #352] @ 0x160 │ │ │ │ - vstr d1, [sp, #360] @ 0x168 │ │ │ │ vnmls.f64 d4, d11, d8 │ │ │ │ - vadd.f64 d10, d6, d5 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r5, #48] @ 0x30 │ │ │ │ - vadd.f64 d11, d4, d14 │ │ │ │ + vadd.f64 d11, d6, d5 │ │ │ │ + vadd.f64 d10, d4, d14 │ │ │ │ vsub.f64 d14, d14, d4 │ │ │ │ - vstr d5, [sp, #392] @ 0x188 │ │ │ │ - vldr d5, [r0] │ │ │ │ - vstr d10, [sp, #376] @ 0x178 │ │ │ │ - vstr d14, [sp, #400] @ 0x190 │ │ │ │ - vldr d14, [r5, #56] @ 0x38 │ │ │ │ vstr d11, [sp, #384] @ 0x180 │ │ │ │ + vsub.f64 d11, d5, d6 │ │ │ │ + vldr d5, [r0] │ │ │ │ + vldr d6, [r6, #48] @ 0x30 │ │ │ │ + vstr d10, [sp, #392] @ 0x188 │ │ │ │ + vstr d14, [sp, #408] @ 0x198 │ │ │ │ + vldr d14, [r6, #56] @ 0x38 │ │ │ │ + vstr d11, [sp, #400] @ 0x190 │ │ │ │ vmul.f64 d3, d5, d14 │ │ │ │ vmul.f64 d14, d7, d14 │ │ │ │ - vmov.f64 d13, d3 │ │ │ │ vnmls.f64 d14, d5, d6 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, r1, r3 │ │ │ │ + vmov.f64 d13, d3 │ │ │ │ vmla.f64 d13, d7, d6 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #152 @ 0x98 │ │ │ │ - vldr d5, [r4] │ │ │ │ - vldr d6, [r5, #128] @ 0x80 │ │ │ │ - mul.w r1, r1, r8 │ │ │ │ - add.w lr, r6, r1 │ │ │ │ - add r1, r7 │ │ │ │ - add.w r2, lr, r3 │ │ │ │ - adds r4, r1, r3 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, ip, r3 │ │ │ │ + vldr d6, [r6, #128] @ 0x80 │ │ │ │ vstr d13, [sp] │ │ │ │ + vldr d12, [r6, #136] @ 0x88 │ │ │ │ + strd r4, r5, [sp, #168] @ 0xa8 │ │ │ │ + vldr d3, [r5] │ │ │ │ + mov r5, r7 │ │ │ │ + vldr d4, [r6, #296] @ 0x128 │ │ │ │ vmul.f64 d13, d5, d12 │ │ │ │ vmul.f64 d12, d7, d12 │ │ │ │ + vldr d0, [r6, #216] @ 0xd8 │ │ │ │ + vldr d2, [r6, #376] @ 0x178 │ │ │ │ vmla.f64 d13, d7, d6 │ │ │ │ vnmls.f64 d12, d5, d6 │ │ │ │ - vldr d5, [lr] │ │ │ │ vldr d6, [r1] │ │ │ │ - vldr d4, [r5, #296] @ 0x128 │ │ │ │ - vldr d7, [r5, #288] @ 0x120 │ │ │ │ - str r2, [sp, #164] @ 0xa4 │ │ │ │ + vldr d5, [ip] │ │ │ │ + vldr d7, [r6, #288] @ 0x120 │ │ │ │ vmul.f64 d9, d6, d4 │ │ │ │ - vldr d3, [r4] │ │ │ │ vmla.f64 d9, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d2, [r5, #376] @ 0x178 │ │ │ │ - vldr d4, [r5, #368] @ 0x170 │ │ │ │ - str r4, [sp, #168] @ 0xa8 │ │ │ │ + vldr d4, [r6, #368] @ 0x170 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #112 @ 0x70 │ │ │ │ + vldr d7, [r4] │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ - vldr d0, [r5, #216] @ 0xd8 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + add r2, r8 │ │ │ │ + vldr d1, [r2] │ │ │ │ + strd r4, r2, [sp, #176] @ 0xb0 │ │ │ │ + mov.w r2, r9, lsl #4 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - adds r4, r6, r2 │ │ │ │ - adds r2, r7, r2 │ │ │ │ - vnmls.f64 d7, d3, d4 │ │ │ │ - vldr d3, [r5, #208] @ 0xd0 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ - vldr d1, [r2] │ │ │ │ - mov.w r2, r8, lsl #4 │ │ │ │ vldr d2, [r4] │ │ │ │ - add.w ip, r6, r2 │ │ │ │ - str r4, [sp, #172] @ 0xac │ │ │ │ - adds r4, r7, r2 │ │ │ │ + add r5, r2 │ │ │ │ + add.w r4, r8, r2 │ │ │ │ + add r2, r9 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vnmls.f64 d7, d3, d4 │ │ │ │ + vldr d3, [r6, #208] @ 0xd0 │ │ │ │ vmul.f64 d4, d1, d0 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ vmla.f64 d4, d2, d3 │ │ │ │ vmul.f64 d2, d2, d0 │ │ │ │ vsub.f64 d0, d6, d13 │ │ │ │ vadd.f64 d6, d13, d6 │ │ │ │ + vldr d13, [sp] │ │ │ │ + str r7, [sp, #0] │ │ │ │ + add.w r7, r5, r3 │ │ │ │ vsub.f64 d10, d12, d7 │ │ │ │ vadd.f64 d7, d12, d7 │ │ │ │ - vldr d13, [sp] │ │ │ │ - vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ vnmls.f64 d2, d1, d3 │ │ │ │ vsub.f64 d3, d4, d9 │ │ │ │ vadd.f64 d4, d9, d4 │ │ │ │ vsub.f64 d11, d2, d5 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vadd.f64 d9, d13, d2 │ │ │ │ - vstr d9, [sp, #408] @ 0x198 │ │ │ │ - vadd.f64 d9, d14, d1 │ │ │ │ - vmls.f64 d14, d1, d12 │ │ │ │ + vadd.f64 d12, d14, d1 │ │ │ │ vstr d9, [sp, #416] @ 0x1a0 │ │ │ │ vmul.f64 d9, d3, d15 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ - vmla.f64 d3, d0, d15 │ │ │ │ + vstr d12, [sp, #424] @ 0x1a8 │ │ │ │ + vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ vnmls.f64 d9, d0, d8 │ │ │ │ - vldr d0, [pc, #576] @ 4e4d0 │ │ │ │ + vmla.f64 d3, d0, d15 │ │ │ │ + vldr d0, [pc, #580] @ 529d0 │ │ │ │ + vmls.f64 d14, d1, d12 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vsub.f64 d5, d14, d7 │ │ │ │ vadd.f64 d1, d7, d14 │ │ │ │ - vadd.f64 d7, d3, d5 │ │ │ │ + vsub.f64 d5, d14, d7 │ │ │ │ + vsub.f64 d7, d9, d1 │ │ │ │ + vadd.f64 d14, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vsub.f64 d14, d9, d1 │ │ │ │ vstr d7, [sp, #432] @ 0x1b0 │ │ │ │ vmul.f64 d7, d11, d15 │ │ │ │ - vstr d5, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d14, [sp, #440] @ 0x1b8 │ │ │ │ + vadd.f64 d14, d9, d1 │ │ │ │ + vstr d5, [sp, #456] @ 0x1c8 │ │ │ │ vmul.f64 d5, d6, d0 │ │ │ │ vmov.f64 d6, d13 │ │ │ │ vmla.f64 d7, d10, d8 │ │ │ │ - vmls.f64 d6, d2, d12 │ │ │ │ vmul.f64 d10, d10, d15 │ │ │ │ - vstr d14, [sp, #424] @ 0x1a8 │ │ │ │ - vadd.f64 d14, d9, d1 │ │ │ │ + vmls.f64 d6, d2, d12 │ │ │ │ + vstr d14, [sp, #448] @ 0x1c0 │ │ │ │ vnmls.f64 d10, d11, d8 │ │ │ │ - vstr d14, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d14, [r5, #24] │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [r4] │ │ │ │ - vmul.f64 d3, d5, d14 │ │ │ │ - vsub.f64 d11, d4, d7 │ │ │ │ - vsub.f64 d13, d6, d10 │ │ │ │ + vsub.f64 d13, d4, d7 │ │ │ │ + vsub.f64 d2, d6, d10 │ │ │ │ vadd.f64 d4, d7, d4 │ │ │ │ vadd.f64 d10, d10, d6 │ │ │ │ - vldr d7, [ip] │ │ │ │ - vldr d6, [r5, #16] │ │ │ │ - vstr d11, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d7, [r5] │ │ │ │ + vldr d6, [r6, #16] │ │ │ │ vstr d13, [sp, #464] @ 0x1d0 │ │ │ │ - vmov.f64 d13, d3 │ │ │ │ - vmla.f64 d13, d7, d6 │ │ │ │ + vstr d2, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d4, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d10, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d14, [r6, #24] │ │ │ │ + strd r4, r7, [sp, #184] @ 0xb8 │ │ │ │ + vldr d12, [r6, #104] @ 0x68 │ │ │ │ + vldr d0, [r6, #184] @ 0xb8 │ │ │ │ + vmul.f64 d3, d5, d14 │ │ │ │ vmul.f64 d14, d7, d14 │ │ │ │ - vstr d4, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d10, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d4, [r6, #264] @ 0x108 │ │ │ │ + vldr d2, [r6, #344] @ 0x158 │ │ │ │ vnmls.f64 d14, d5, d6 │ │ │ │ - vstr d13, [sp, #488] @ 0x1e8 │ │ │ │ - str r2, [sp, #184] @ 0xb8 │ │ │ │ - str r4, [sp, #180] @ 0xb4 │ │ │ │ - add r4, r3 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #136 @ 0x88 │ │ │ │ - vldr d12, [r5, #104] @ 0x68 │ │ │ │ - vldr d5, [r4] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vldr d6, [r5, #96] @ 0x60 │ │ │ │ - str r4, [sp, #188] @ 0xbc │ │ │ │ - add.w r5, r5, #384 @ 0x180 │ │ │ │ + vmov.f64 d13, d3 │ │ │ │ + vmla.f64 d13, d7, d6 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r4, r3 │ │ │ │ + vldr d5, [r7] │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vldr d6, [r6, #96] @ 0x60 │ │ │ │ + add.w r6, r6, #384 @ 0x180 │ │ │ │ + add r4, r2 │ │ │ │ + add r2, r8 │ │ │ │ + vstr d13, [sp, #496] @ 0x1f0 │ │ │ │ vmul.f64 d13, d5, d12 │ │ │ │ vmul.f64 d12, d7, d12 │ │ │ │ - adds r4, r6, r2 │ │ │ │ - add r2, r7 │ │ │ │ + str r2, [sp, #12] │ │ │ │ vmla.f64 d13, d7, d6 │ │ │ │ - vldr d4, [r5, #-120] @ 0xffffff88 │ │ │ │ - vldr d7, [r5, #-128] @ 0xffffff80 │ │ │ │ vnmls.f64 d12, d5, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ + add.w r2, r4, r3 │ │ │ │ + vldr d7, [r6, #-128] @ 0xffffff80 │ │ │ │ + str r2, [sp, #192] @ 0xc0 │ │ │ │ vldr d5, [r4] │ │ │ │ - str r2, [sp, #0] │ │ │ │ - adds r2, r4, r3 │ │ │ │ vmul.f64 d9, d6, d4 │ │ │ │ - str r2, [sp, #192] @ 0xc0 │ │ │ │ vmla.f64 d9, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d2, [r5, #-40] @ 0xffffffd8 │ │ │ │ - vldr d4, [r5, #-48] @ 0xffffffd0 │ │ │ │ - vldr d0, [r5, #-200] @ 0xffffff38 │ │ │ │ + vldr d4, [r6, #-48] @ 0xffffffd0 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ add r3, r2 │ │ │ │ - str r3, [sp, #196] @ 0xc4 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ vldr d3, [r3] │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ + str r3, [sp, #196] @ 0xc4 │ │ │ │ + ldr r3, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ + mov.w r3, r3, lsl #5 │ │ │ │ + add r2, r3 │ │ │ │ + add r3, r8 │ │ │ │ + vldr d1, [r3] │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - adds r2, r6, r3 │ │ │ │ - add r3, r7 │ │ │ │ - str r2, [sp, #616] @ 0x268 │ │ │ │ - vldr d1, [r3] │ │ │ │ - vnmls.f64 d7, d3, d4 │ │ │ │ + str r2, [sp, #624] @ 0x270 │ │ │ │ vldr d2, [r2] │ │ │ │ - vldr d3, [r5, #-208] @ 0xffffff30 │ │ │ │ + vnmls.f64 d7, d3, d4 │ │ │ │ + vldr d3, [r6, #-208] @ 0xffffff30 │ │ │ │ vmul.f64 d4, d1, d0 │ │ │ │ vmla.f64 d4, d2, d3 │ │ │ │ vmul.f64 d2, d2, d0 │ │ │ │ vsub.f64 d10, d12, d7 │ │ │ │ vadd.f64 d7, d12, d7 │ │ │ │ vnmls.f64 d2, d1, d3 │ │ │ │ vsub.f64 d3, d13, d6 │ │ │ │ vadd.f64 d6, d13, d6 │ │ │ │ - vldr d13, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d13, [sp, #496] @ 0x1f0 │ │ │ │ vsub.f64 d0, d4, d9 │ │ │ │ vadd.f64 d4, d9, d4 │ │ │ │ vsub.f64 d11, d2, d5 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d6, d4 │ │ │ │ vmov.f64 d6, d13 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d12, d13, d2 │ │ │ │ + vadd.f64 d9, d13, d2 │ │ │ │ vmov.f64 d5, d14 │ │ │ │ - vadd.f64 d9, d14, d1 │ │ │ │ - vstr d12, [sp, #488] @ 0x1e8 │ │ │ │ - vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ - vmls.f64 d5, d1, d12 │ │ │ │ - vmls.f64 d6, d2, d12 │ │ │ │ + vadd.f64 d12, d14, d1 │ │ │ │ vstr d9, [sp, #496] @ 0x1f0 │ │ │ │ vmul.f64 d9, d0, d15 │ │ │ │ vmla.f64 d9, d3, d8 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ + vstr d12, [sp, #504] @ 0x1f8 │ │ │ │ + vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ vnmls.f64 d3, d0, d8 │ │ │ │ - vldr d0, [pc, #140] @ 4e4d0 │ │ │ │ + vldr d0, [pc, #148] @ 529d0 │ │ │ │ + vmls.f64 d5, d1, d12 │ │ │ │ + vmls.f64 d6, d2, d12 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ vadd.f64 d14, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vadd.f64 d13, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d7, d9, d14 │ │ │ │ vadd.f64 d1, d3, d5 │ │ │ │ vsub.f64 d3, d5, d3 │ │ │ │ vsub.f64 d14, d14, d9 │ │ │ │ - vstr d7, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d7, [sp, #512] @ 0x200 │ │ │ │ vmul.f64 d7, d11, d15 │ │ │ │ - vmla.f64 d7, d10, d8 │ │ │ │ - vmul.f64 d10, d10, d15 │ │ │ │ - vstr d1, [sp, #512] @ 0x200 │ │ │ │ + vstr d1, [sp, #520] @ 0x208 │ │ │ │ vmov.f64 d1, d0 │ │ │ │ - vstr d3, [sp, #520] @ 0x208 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + vstr d3, [sp, #528] @ 0x210 │ │ │ │ + vldr d12, [sp, #424] @ 0x1a8 │ │ │ │ + vmla.f64 d7, d10, d8 │ │ │ │ + vmul.f64 d10, d10, d15 │ │ │ │ + vldr d9, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d2, [r2] │ │ │ │ vnmls.f64 d10, d11, d8 │ │ │ │ + vldr d11, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d5, d13, d7 │ │ │ │ vadd.f64 d13, d7, d13 │ │ │ │ - vsub.f64 d4, d6, d10 │ │ │ │ - vadd.f64 d6, d10, d6 │ │ │ │ - vstr d5, [sp, #528] @ 0x210 │ │ │ │ - vstr d4, [sp, #584] @ 0x248 │ │ │ │ - vstr d6, [sp, #536] @ 0x218 │ │ │ │ - vldr d7, [sp, #336] @ 0x150 │ │ │ │ - vldr d4, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d2, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d12, [r6] │ │ │ │ - vsub.f64 d6, d7, d4 │ │ │ │ vldr d7, [sp, #264] @ 0x108 │ │ │ │ - vldr d11, [sp, #224] @ 0xe0 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - b.n 4e550 │ │ │ │ - nop.w │ │ │ │ - b.w ff4f6c02 │ │ │ │ - b.n 4ebc6 │ │ │ │ + vsub.f64 d4, d6, d10 │ │ │ │ + vadd.f64 d10, d10, d6 │ │ │ │ + vsub.f64 d7, d11, d7 │ │ │ │ + vstr d5, [sp, #536] @ 0x218 │ │ │ │ + vldr d11, [pc, #80] @ 52a10 │ │ │ │ + vstr d4, [sp, #544] @ 0x220 │ │ │ │ + vldr d4, [sp, #344] @ 0x158 │ │ │ │ + vmul.f64 d5, d7, d15 │ │ │ │ + b.n 52a50 │ │ │ │ + b.w ff4fb102 │ │ │ │ + b.n 530c6 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - subs r0, r4, #3 │ │ │ │ - adds r0, r2, #4 │ │ │ │ - cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ lsls r6, r2, #30 │ │ │ │ @ instruction: 0xfa1cd511 │ │ │ │ subs r7, #207 @ 0xcf │ │ │ │ + subs r0, r4, #3 │ │ │ │ + adds r0, r2, #4 │ │ │ │ + cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ add r1, sp, #324 @ 0x144 │ │ │ │ ldrb r7, [r7, r2] │ │ │ │ - bpl.n 4e50a │ │ │ │ + bpl.n 52a0a │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ - cmp r6, #134 @ 0x86 │ │ │ │ - vqshl.u32 d16, d27, d20 │ │ │ │ - subs r7, #235 @ 0xeb │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (4e700 ) │ │ │ │ + ldr r6, [pc, #516] @ (52bf8 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ - @ instruction: 0xb816 │ │ │ │ - lsls r2, r2, #15 │ │ │ │ - strh r6, [r6, r6] │ │ │ │ - subs r7, #231 @ 0xe7 │ │ │ │ + cmp r6, #134 @ 0x86 │ │ │ │ + vqshl.u32 d16, d27, d20 │ │ │ │ + subs r7, #235 @ 0xeb │ │ │ │ movs r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 4e4ae │ │ │ │ + b.n 529a6 │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ - ldr r2, [r5, #60] @ 0x3c │ │ │ │ - str r3, [r3, #52] @ 0x34 │ │ │ │ - add r0, sp, #44 @ 0x2c │ │ │ │ - subs r7, #232 @ 0xe8 │ │ │ │ lsls r4, r7, #6 │ │ │ │ cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ + ldr r2, [r5, #60] @ 0x3c │ │ │ │ + str r3, [r3, #52] @ 0x34 │ │ │ │ + add r0, sp, #44 @ 0x2c │ │ │ │ + subs r7, #232 @ 0xe8 │ │ │ │ ldrh r0, [r4, r7] │ │ │ │ ldrb r1, [r4, r6] │ │ │ │ lsrs r3, r5, #11 │ │ │ │ subs r7, #192 @ 0xc0 │ │ │ │ - bls.n 4e53a │ │ │ │ + bls.n 52a32 │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #239 @ 0xef │ │ │ │ strhvs r4, [r3, #12] │ │ │ │ ldmiavc r1!, {r0, r2, r5} │ │ │ │ subvc r7, #247 @ 0xf7 │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 4e4fe │ │ │ │ + bgt.n 529f6 │ │ │ │ orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ - b.w ff4f6c7a │ │ │ │ - b.n 4ec3e │ │ │ │ + b.w ff4fb172 │ │ │ │ + b.n 53136 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - vsub.f64 d7, d2, d7 │ │ │ │ - vldr d10, [sp, #560] @ 0x230 │ │ │ │ - vadd.f64 d4, d12, d11 │ │ │ │ - vldr d12, [sp, #328] @ 0x148 │ │ │ │ - vldr d11, [sp, #408] @ 0x198 │ │ │ │ - vmul.f64 d5, d7, d15 │ │ │ │ + @ instruction: 0xb816 │ │ │ │ + lsls r2, r2, #15 │ │ │ │ + strh r6, [r6, r6] │ │ │ │ + subs r7, #231 @ 0xe7 │ │ │ │ + vstr d10, [sp, #552] @ 0x228 │ │ │ │ + vldr d10, [sp, #576] @ 0x240 │ │ │ │ + vsub.f64 d6, d4, d12 │ │ │ │ + vldr d12, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d4, d2, d12 │ │ │ │ + vldr d12, [sp, #336] @ 0x150 │ │ │ │ vmla.f64 d5, d6, d8 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vmov.f64 d9, d4 │ │ │ │ vnmls.f64 d6, d7, d8 │ │ │ │ - vadd.f64 d7, d12, d11 │ │ │ │ - vldr d11, [sp, #256] @ 0x100 │ │ │ │ - vldr d12, [sp, #488] @ 0x1e8 │ │ │ │ - vadd.f64 d2, d11, d12 │ │ │ │ - vldr d12, [sp, #424] @ 0x1a8 │ │ │ │ + vadd.f64 d7, d12, d9 │ │ │ │ + vldr d12, [sp, #256] @ 0x100 │ │ │ │ + vldr d9, [sp, #496] @ 0x1f0 │ │ │ │ + vadd.f64 d2, d12, d9 │ │ │ │ vadd.f64 d3, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #544] @ 0x220 │ │ │ │ - vmls.f64 d9, d3, d0 │ │ │ │ + vmov.f64 d2, d4 │ │ │ │ + vmls.f64 d2, d3, d0 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vstr d4, [r6] │ │ │ │ - vsub.f64 d4, d9, d7 │ │ │ │ - vadd.f64 d7, d7, d9 │ │ │ │ - vldr d9, [sp, #376] @ 0x178 │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d4, d2, d7 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ + vldr d2, [sp, #568] @ 0x238 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ vstr d6, [r2] │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ vldr d7, [sp, #208] @ 0xd0 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ vstr d6, [r0] │ │ │ │ vldr d6, [sp, #232] @ 0xe8 │ │ │ │ vstr d5, [r2] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #-208] @ 4e518 │ │ │ │ - vsub.f64 d11, d7, d10 │ │ │ │ + vldr d6, [pc, #-216] @ 52a08 │ │ │ │ + vsub.f64 d12, d7, d10 │ │ │ │ vadd.f64 d7, d10, d7 │ │ │ │ vldr d10, [sp, #216] @ 0xd8 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ + vstr d7, [sp, #16] │ │ │ │ vldr d7, [sp, #248] @ 0xf8 │ │ │ │ - vstr d11, [sp, #560] @ 0x230 │ │ │ │ - vldr d11, [pc, #-228] @ 4e520 │ │ │ │ + vstr d12, [sp, #576] @ 0x240 │ │ │ │ + vldr d12, [pc, #-204] @ 52a30 │ │ │ │ vadd.f64 d7, d10, d7 │ │ │ │ vsub.f64 d10, d7, d2 │ │ │ │ vadd.f64 d2, d2, d7 │ │ │ │ - vstr d10, [sp, #40] @ 0x28 │ │ │ │ - vldr d10, [pc, #-296] @ 4e4f0 │ │ │ │ - vstr d2, [sp, #152] @ 0x98 │ │ │ │ - vldr d2, [pc, #-248] @ 4e528 │ │ │ │ + vstr d10, [sp, #48] @ 0x30 │ │ │ │ + vldr d10, [pc, #-280] @ 529f8 │ │ │ │ + vstr d2, [sp, #160] @ 0xa0 │ │ │ │ + vldr d9, [sp, #384] @ 0x180 │ │ │ │ + vldr d5, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d0, [sp, #512] @ 0x200 │ │ │ │ vmul.f64 d7, d9, d10 │ │ │ │ - vldr d9, [sp, #344] @ 0x158 │ │ │ │ + vldr d9, [sp, #352] @ 0x160 │ │ │ │ + vldr d2, [sp, #536] @ 0x218 │ │ │ │ vmla.f64 d7, d9, d11 │ │ │ │ - vldr d9, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d9, [sp, #464] @ 0x1d0 │ │ │ │ + vmul.f64 d3, d2, d12 │ │ │ │ + vldr d12, [pc, #-276] @ 52a28 │ │ │ │ + vldr d2, [pc, #-288] @ 52a20 │ │ │ │ vmul.f64 d6, d9, d6 │ │ │ │ - vldr d9, [pc, #-296] @ 4e510 │ │ │ │ - vnmls.f64 d6, d12, d9 │ │ │ │ - vldr d9, [sp, #528] @ 0x210 │ │ │ │ - vldr d12, [pc, #-268] @ 4e538 │ │ │ │ - vldr d0, [sp, #504] @ 0x1f8 │ │ │ │ - vmul.f64 d3, d9, d12 │ │ │ │ - vldr d9, [pc, #-272] @ 4e540 │ │ │ │ - vldr d12, [pc, #-292] @ 4e530 │ │ │ │ + vldr d9, [pc, #-304] @ 52a18 │ │ │ │ + vnmls.f64 d6, d5, d9 │ │ │ │ + vldr d9, [pc, #-280] @ 52a38 │ │ │ │ vnmls.f64 d3, d0, d9 │ │ │ │ - vldr d9, [sp, #296] @ 0x128 │ │ │ │ + vldr d0, [sp, #272] @ 0x110 │ │ │ │ + vldr d9, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vmul.f64 d4, d9, d12 │ │ │ │ - vldr d9, [sp, #272] @ 0x110 │ │ │ │ - vnmls.f64 d4, d9, d2 │ │ │ │ + vnmls.f64 d4, d0, d2 │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vadd.f64 d12, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vstr d3, [sp, #592] @ 0x250 │ │ │ │ - vldr d3, [pc, #-428] @ 4e4d8 │ │ │ │ + vldr d2, [sp, #320] @ 0x140 │ │ │ │ vmul.f64 d9, d5, d1 │ │ │ │ - vstr d12, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ - vldr d12, [sp, #360] @ 0x168 │ │ │ │ - vldr d6, [pc, #-440] @ 4e4e0 │ │ │ │ - vldr d7, [pc, #-420] @ 4e4f8 │ │ │ │ - vmul.f64 d0, d12, d6 │ │ │ │ - vldr d12, [sp, #392] @ 0x188 │ │ │ │ - vstr d5, [sp, #600] @ 0x258 │ │ │ │ + vldr d6, [pc, #-432] @ 529d8 │ │ │ │ + vstr d12, [sp, #224] @ 0xe0 │ │ │ │ + vldr d12, [sp, #400] @ 0x190 │ │ │ │ + vstr d3, [sp, #568] @ 0x238 │ │ │ │ + vldr d3, [pc, #-440] @ 529e0 │ │ │ │ + vstr d5, [sp, #592] @ 0x250 │ │ │ │ + vldr d5, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d0, d5, d6 │ │ │ │ + vldr d5, [sp, #480] @ 0x1e0 │ │ │ │ vnmls.f64 d0, d12, d3 │ │ │ │ - vldr d12, [sp, #472] @ 0x1d8 │ │ │ │ - vmul.f64 d4, d12, d10 │ │ │ │ - vldr d12, [pc, #-464] @ 4e4e8 │ │ │ │ - vldr d10, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d12, [pc, #-456] @ 529e8 │ │ │ │ + vmul.f64 d4, d5, d10 │ │ │ │ + vldr d10, [sp, #448] @ 0x1c0 │ │ │ │ vmul.f64 d5, d13, d12 │ │ │ │ vnmls.f64 d4, d10, d11 │ │ │ │ - vldr d11, [pc, #-448] @ 4e508 │ │ │ │ - vldr d10, [sp, #576] @ 0x240 │ │ │ │ - vnmls.f64 d5, d14, d7 │ │ │ │ - vldr d7, [sp, #312] @ 0x138 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vldr d11, [pc, #-476] @ 4e500 │ │ │ │ + vldr d11, [pc, #-452] @ 52a00 │ │ │ │ + vldr d10, [pc, #-472] @ 529f0 │ │ │ │ + vmul.f64 d7, d2, d11 │ │ │ │ + vldr d2, [sp, #288] @ 0x120 │ │ │ │ + vldr d11, [pc, #-396] @ 52a48 │ │ │ │ + vnmls.f64 d5, d14, d10 │ │ │ │ vadd.f64 d1, d0, d4 │ │ │ │ - vsub.f64 d4, d0, d4 │ │ │ │ - vldr d0, [pc, #-416] @ 4e548 │ │ │ │ - vnmls.f64 d7, d10, d11 │ │ │ │ - vstr d4, [sp, #576] @ 0x240 │ │ │ │ - vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ + vnmls.f64 d7, d2, d11 │ │ │ │ + vsub.f64 d11, d0, d4 │ │ │ │ + vldr d4, [sp, #400] @ 0x190 │ │ │ │ + vldr d0, [pc, #-428] @ 52a40 │ │ │ │ + vstr d11, [sp, #600] @ 0x258 │ │ │ │ + vmul.f64 d6, d4, d6 │ │ │ │ + vldr d4, [sp, #480] @ 0x1e0 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [pc, #-480] @ 4e520 │ │ │ │ - vstr d5, [sp, #608] @ 0x260 │ │ │ │ + vsub.f64 d7, d5, d7 │ │ │ │ + vldr d5, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d11, d1, d2 │ │ │ │ - vldr d5, [sp, #392] @ 0x188 │ │ │ │ vadd.f64 d1, d1, d2 │ │ │ │ - vmul.f64 d6, d5, d6 │ │ │ │ - vldr d5, [sp, #360] @ 0x168 │ │ │ │ - vstr d1, [sp, #544] @ 0x220 │ │ │ │ - vmul.f64 d11, d11, d0 │ │ │ │ - vldr d1, [pc, #-564] @ 4e4f0 │ │ │ │ + vstr d7, [sp, #608] @ 0x260 │ │ │ │ vmla.f64 d6, d5, d3 │ │ │ │ - vldr d5, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d5, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d7, [pc, #-524] @ 52a10 │ │ │ │ + vstr d1, [sp, #616] @ 0x268 │ │ │ │ + vmul.f64 d11, d11, d0 │ │ │ │ + vldr d1, [pc, #-560] @ 529f8 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ - vldr d4, [pc, #-576] @ 4e4f8 │ │ │ │ vmul.f64 d7, d14, d12 │ │ │ │ - vldr d14, [pc, #-576] @ 4e500 │ │ │ │ - vmla.f64 d7, d13, d4 │ │ │ │ - vldr d13, [pc, #-576] @ 4e508 │ │ │ │ - vmul.f64 d4, d10, d13 │ │ │ │ - vldr d13, [sp, #312] @ 0x138 │ │ │ │ - vldr d10, [sp, #528] @ 0x210 │ │ │ │ + vldr d14, [sp, #288] @ 0x120 │ │ │ │ + vmla.f64 d7, d13, d10 │ │ │ │ + vldr d13, [pc, #-576] @ 52a00 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vmla.f64 d4, d13, d14 │ │ │ │ - vldr d6, [sp, #344] @ 0x158 │ │ │ │ + vldr d6, [sp, #352] @ 0x160 │ │ │ │ + vmul.f64 d4, d14, d13 │ │ │ │ + vldr d13, [sp, #320] @ 0x140 │ │ │ │ + vldr d14, [pc, #-528] @ 52a48 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #376] @ 0x178 │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ + vmla.f64 d4, d13, d14 │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [pc, #-616] @ 4e510 │ │ │ │ + vldr d4, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d14, d3, d2 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vldr d2, [pc, #-620] @ 4e518 │ │ │ │ - vmul.f64 d13, d3, d0 │ │ │ │ - vldr d3, [pc, #-620] @ 4e520 │ │ │ │ + vldr d2, [pc, #-628] @ 52a08 │ │ │ │ + vmul.f64 d3, d3, d0 │ │ │ │ vldr d0, [sp, #272] @ 0x110 │ │ │ │ + vstr d3, [sp, #288] @ 0x120 │ │ │ │ + vldr d3, [pc, #-636] @ 52a10 │ │ │ │ vnmls.f64 d6, d1, d3 │ │ │ │ - vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d3, [sp, #456] @ 0x1c8 │ │ │ │ - vmul.f64 d1, d1, d2 │ │ │ │ - vldr d2, [pc, #-636] @ 4e528 │ │ │ │ + vldr d3, [sp, #464] @ 0x1d0 │ │ │ │ + vmul.f64 d1, d4, d2 │ │ │ │ + vldr d4, [pc, #-644] @ 52a18 │ │ │ │ + vldr d2, [pc, #-640] @ 52a20 │ │ │ │ vmla.f64 d1, d3, d4 │ │ │ │ - vldr d4, [pc, #-636] @ 4e530 │ │ │ │ + vldr d4, [pc, #-640] @ 52a28 │ │ │ │ + vmov.f64 d13, d6 │ │ │ │ vmul.f64 d4, d0, d4 │ │ │ │ - vldr d0, [sp, #296] @ 0x128 │ │ │ │ - vmla.f64 d4, d0, d2 │ │ │ │ - vldr d0, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d2, [pc, #-648] @ 4e538 │ │ │ │ + vldr d0, [sp, #304] @ 0x130 │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d3, d6, d1 │ │ │ │ - vsub.f64 d6, d6, d1 │ │ │ │ + ldr r2, [sp, #108] @ 0x6c │ │ │ │ + vmla.f64 d4, d0, d2 │ │ │ │ + vldr d0, [sp, #512] @ 0x200 │ │ │ │ + vldr d2, [pc, #-664] @ 52a30 │ │ │ │ + vldr d6, [sp, #536] @ 0x218 │ │ │ │ vmul.f64 d2, d0, d2 │ │ │ │ - vldr d0, [pc, #-656] @ 4e540 │ │ │ │ - vmla.f64 d2, d10, d0 │ │ │ │ - vldr d10, [sp, #224] @ 0xe0 │ │ │ │ + vldr d0, [pc, #-668] @ 52a38 │ │ │ │ + vmla.f64 d2, d6, d0 │ │ │ │ + vsub.f64 d6, d13, d1 │ │ │ │ + vldr d13, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d0, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vsub.f64 d1, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vldr d0, [pc, #-676] @ 4e548 │ │ │ │ + vldr d0, [pc, #-692] @ 52a40 │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ - vldr d0, [sp, #560] @ 0x230 │ │ │ │ - vadd.f64 d2, d0, d10 │ │ │ │ - vstr d2, [r9] │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vldr d10, [sp, #544] @ 0x220 │ │ │ │ - ldr r2, [sp, #104] @ 0x68 │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d2, d2, d10 │ │ │ │ - vldr d10, [sp, #224] @ 0xe0 │ │ │ │ + vldr d0, [sp, #576] @ 0x240 │ │ │ │ + vadd.f64 d2, d0, d13 │ │ │ │ + vldr d13, [sp, #616] @ 0x268 │ │ │ │ + vstr d2, [lr] │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d2, d2, d13 │ │ │ │ vstr d2, [r2] │ │ │ │ - vldr d2, [sp, #152] @ 0x98 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vstr d2, [r2] │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - ldr r2, [sp, #116] @ 0x74 │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d2, d2, d14 │ │ │ │ vstr d2, [r2] │ │ │ │ vmul.f64 d2, d4, d15 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ vmla.f64 d2, d6, d8 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ vnmls.f64 d6, d4, d8 │ │ │ │ vmov.f64 d4, #80 @ 0x3e800000 0.250 │ │ │ │ - vmls.f64 d0, d10, d4 │ │ │ │ - vldr d10, [sp, #544] @ 0x220 │ │ │ │ + vstr d6, [sp, #40] @ 0x28 │ │ │ │ + vldr d6, [sp, #224] @ 0xe0 │ │ │ │ + vmls.f64 d0, d6, d4 │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d4, d0 │ │ │ │ vadd.f64 d0, d9, d0 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ vsub.f64 d9, d0, d2 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [sp, #600] @ 0x258 │ │ │ │ - vstr d9, [r7] │ │ │ │ + vstr d9, [r8] │ │ │ │ vadd.f64 d9, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vmul.f64 d6, d7, d8 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vmla.f64 d6, d5, d15 │ │ │ │ + vnmls.f64 d7, d5, d8 │ │ │ │ + vldr d5, [sp, #48] @ 0x30 │ │ │ │ vstr d9, [r2] │ │ │ │ vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ - vnmls.f64 d7, d5, d8 │ │ │ │ - vldr d5, [sp, #40] @ 0x28 │ │ │ │ - vmls.f64 d5, d10, d9 │ │ │ │ - vldr d10, [sp, #592] @ 0x250 │ │ │ │ + ldr r2, [sp, #156] @ 0x9c │ │ │ │ + vmls.f64 d5, d13, d9 │ │ │ │ vstr d2, [r2] │ │ │ │ vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #132] @ 0x84 │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ + ldr r2, [sp, #100] @ 0x64 │ │ │ │ + ldr r0, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d4, d5, d11 │ │ │ │ vadd.f64 d5, d11, d5 │ │ │ │ - vldr d11, [sp, #152] @ 0x98 │ │ │ │ - vmls.f64 d11, d1, d9 │ │ │ │ vsub.f64 d2, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d2, [r0] │ │ │ │ vadd.f64 d2, d7, d5 │ │ │ │ - ldr r0, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + ldr r0, [sp, #116] @ 0x74 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vstr d6, [r0] │ │ │ │ + ldr r0, [sp, #140] @ 0x8c │ │ │ │ + vldr d11, [sp, #160] @ 0xa0 │ │ │ │ + vldr d13, [sp, #568] @ 0x238 │ │ │ │ + vstr d7, [r0] │ │ │ │ + ldr r0, [sp, #168] @ 0xa8 │ │ │ │ + vldr d0, [sp, #592] @ 0x250 │ │ │ │ + vmls.f64 d11, d1, d9 │ │ │ │ + vmul.f64 d7, d13, d8 │ │ │ │ + vmul.f64 d6, d13, d15 │ │ │ │ + vldr d1, [sp, #16] │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + vldr d13, [sp, #600] @ 0x258 │ │ │ │ + vmla.f64 d7, d0, d15 │ │ │ │ + vnmls.f64 d6, d0, d8 │ │ │ │ + vldr d0, [sp, #608] @ 0x260 │ │ │ │ + vmls.f64 d1, d14, d9 │ │ │ │ + vldr d14, [pc, #-960] @ 52a48 │ │ │ │ vsub.f64 d4, d3, d11 │ │ │ │ vadd.f64 d5, d3, d11 │ │ │ │ - vstr d2, [r0] │ │ │ │ - vstr d6, [r2] │ │ │ │ - vmul.f64 d6, d10, d15 │ │ │ │ - ldr r2, [sp, #136] @ 0x88 │ │ │ │ - vnmls.f64 d6, d0, d8 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vmul.f64 d7, d10, d8 │ │ │ │ - vmla.f64 d7, d0, d15 │ │ │ │ - ldr r2, [sp, #172] @ 0xac │ │ │ │ + vldr d11, [sp, #256] @ 0x100 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d3, [r2] │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d11, [sp, #8] │ │ │ │ - vmls.f64 d11, d14, d9 │ │ │ │ - vldr d0, [sp, #608] @ 0x260 │ │ │ │ - vldr d10, [sp, #576] @ 0x240 │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ + vmov.f64 d5, d1 │ │ │ │ + vldr d1, [sp, #240] @ 0xf0 │ │ │ │ vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #164] @ 0xa4 │ │ │ │ - vstr d7, [lr] │ │ │ │ + vstr d7, [ip] │ │ │ │ vmul.f64 d7, d0, d15 │ │ │ │ - vmla.f64 d7, d10, d8 │ │ │ │ - vldr d1, [sp, #240] @ 0xf0 │ │ │ │ - vldr d2, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vmul.f64 d6, d10, d15 │ │ │ │ - vadd.f64 d4, d13, d11 │ │ │ │ - vsub.f64 d5, d11, d13 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ - vldr d11, [sp, #256] @ 0x100 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vmul.f64 d6, d13, d15 │ │ │ │ + vldr d3, [sp, #288] @ 0x120 │ │ │ │ + ldr r0, [sp, #80] @ 0x50 │ │ │ │ + vmla.f64 d7, d13, d8 │ │ │ │ vnmls.f64 d6, d0, d8 │ │ │ │ - vldr d0, [sp, #408] @ 0x198 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d4, d3, d5 │ │ │ │ + vldr d0, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d5, d5, d3 │ │ │ │ + vldr d13, [pc, #976] @ 53238 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d13, [pc, #972] @ 4ed28 │ │ │ │ - vldr d14, [pc, #976] @ 4ed30 │ │ │ │ - vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ + vstr d3, [r0] │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ + ldr r0, [sp, #148] @ 0x94 │ │ │ │ vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #124] @ 0x7c │ │ │ │ - vldr d3, [sp, #328] @ 0x148 │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ + vldr d3, [sp, #336] @ 0x150 │ │ │ │ vstr d7, [r2] │ │ │ │ + vstr d5, [r0] │ │ │ │ + vldr d5, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d7, d0, d3 │ │ │ │ - vldr d0, [sp, #488] @ 0x1e8 │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ - vldr d3, [sp, #336] @ 0x150 │ │ │ │ + vldr d3, [sp, #344] @ 0x158 │ │ │ │ + vldr d0, [sp, #496] @ 0x1f0 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ vsub.f64 d6, d0, d11 │ │ │ │ - vldr d0, [pc, #932] @ 4ed38 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d5, [sp, #200] @ 0xc8 │ │ │ │ + vmov.f64 d0, d5 │ │ │ │ vmul.f64 d4, d6, d8 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vmla.f64 d4, d7, d15 │ │ │ │ - ldr r2, [sp, #168] @ 0xa8 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ - vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ vnmls.f64 d6, d7, d8 │ │ │ │ vadd.f64 d7, d3, d1 │ │ │ │ vldr d1, [sp, #264] @ 0x108 │ │ │ │ - vmov.f64 d10, d5 │ │ │ │ - vadd.f64 d2, d1, d2 │ │ │ │ + ldr r0, [sp, #172] @ 0xac │ │ │ │ + vldr d11, [sp, #504] @ 0x1f8 │ │ │ │ + vadd.f64 d2, d1, d11 │ │ │ │ vadd.f64 d1, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vmls.f64 d10, d1, d9 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ + vmls.f64 d0, d1, d9 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - vldr d9, [pc, #868] @ 4ed40 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vadd.f64 d5, d10, d7 │ │ │ │ - vsub.f64 d3, d10, d7 │ │ │ │ + vldr d9, [pc, #860] @ 53240 │ │ │ │ + vstr d5, [r0] │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ + vmov.f64 d3, d0 │ │ │ │ + vldr d0, [pc, #852] @ 53248 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vadd.f64 d5, d3, d7 │ │ │ │ + vsub.f64 d3, d3, d7 │ │ │ │ vsub.f64 d2, d6, d5 │ │ │ │ - vsub.f64 d7, d4, d3 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vldr d5, [sp, #248] @ 0xf8 │ │ │ │ + vsub.f64 d7, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ + vldr d3, [sp, #584] @ 0x248 │ │ │ │ vstr d2, [r0] │ │ │ │ - ldr r0, [sp, #56] @ 0x38 │ │ │ │ vstr d6, [r1] │ │ │ │ - vstr d7, [r0] │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ + ldr r0, [sp, #180] @ 0xb4 │ │ │ │ vldr d6, [sp, #232] @ 0xe8 │ │ │ │ - vldr d11, [sp, #208] @ 0xd0 │ │ │ │ - vldr d3, [sp, #568] @ 0x238 │ │ │ │ - vldr d5, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d7, d6, d11 │ │ │ │ - vldr d6, [sp, #552] @ 0x228 │ │ │ │ - vldr d10, [sp, #536] @ 0x218 │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vldr d7, [sp, #208] @ 0xd0 │ │ │ │ + vstr d4, [r0] │ │ │ │ + vldr d4, [sp, #456] @ 0x1c8 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vldr d6, [sp, #560] @ 0x230 │ │ │ │ vadd.f64 d11, d3, d7 │ │ │ │ vsub.f64 d3, d7, d3 │ │ │ │ vldr d7, [sp, #216] @ 0xd8 │ │ │ │ - vstr d4, [r2] │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - vldr d5, [pc, #780] @ 4ed48 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ - vldr d3, [sp, #368] @ 0x170 │ │ │ │ - vstr d11, [sp, #8] │ │ │ │ + vldr d5, [pc, #764] @ 53250 │ │ │ │ + vstr d11, [sp, #16] │ │ │ │ + vldr d11, [sp, #408] @ 0x198 │ │ │ │ + vstr d3, [sp, #24] │ │ │ │ + vldr d3, [sp, #376] @ 0x178 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d11, [sp, #520] @ 0x208 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ - vmul.f64 d6, d6, d5 │ │ │ │ - vldr d7, [sp, #400] @ 0x190 │ │ │ │ - vldr d5, [pc, #744] @ 4ed50 │ │ │ │ - vstr d1, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - vldr d13, [sp, #320] @ 0x140 │ │ │ │ + vstr d7, [sp, #32] │ │ │ │ + vmul.f64 d7, d11, d13 │ │ │ │ + vstr d1, [sp, #48] @ 0x30 │ │ │ │ + vldr d1, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d13, [sp, #528] @ 0x210 │ │ │ │ vmla.f64 d7, d3, d14 │ │ │ │ - vldr d14, [sp, #448] @ 0x1c0 │ │ │ │ - vnmls.f64 d6, d14, d5 │ │ │ │ - vldr d5, [pc, #724] @ 4ed58 │ │ │ │ - vldr d14, [pc, #728] @ 4ed60 │ │ │ │ - vmul.f64 d2, d11, d5 │ │ │ │ - vldr d11, [pc, #728] @ 4ed68 │ │ │ │ - vmla.f64 d2, d10, d9 │ │ │ │ - vmul.f64 d3, d13, d11 │ │ │ │ - vldr d11, [sp, #288] @ 0x120 │ │ │ │ - vldr d13, [pc, #720] @ 4ed70 │ │ │ │ + vldr d11, [sp, #552] @ 0x228 │ │ │ │ + vmul.f64 d6, d1, d5 │ │ │ │ + vldr d5, [pc, #712] @ 53258 │ │ │ │ + vldr d1, [sp, #328] @ 0x148 │ │ │ │ + vnmls.f64 d6, d4, d5 │ │ │ │ + vldr d5, [pc, #708] @ 53260 │ │ │ │ + vmul.f64 d2, d13, d5 │ │ │ │ + vldr d13, [pc, #708] @ 53268 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vmla.f64 d2, d11, d9 │ │ │ │ + vldr d11, [pc, #700] @ 53270 │ │ │ │ + vmul.f64 d3, d1, d11 │ │ │ │ + vldr d11, [sp, #296] @ 0x128 │ │ │ │ vnmls.f64 d3, d11, d13 │ │ │ │ - vldr d11, [sp, #512] @ 0x200 │ │ │ │ vmov.f64 d13, d0 │ │ │ │ vadd.f64 d1, d2, d3 │ │ │ │ - vadd.f64 d10, d4, d1 │ │ │ │ + vsub.f64 d14, d2, d3 │ │ │ │ + vadd.f64 d11, d4, d1 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - vstr d10, [sp, #32] │ │ │ │ - vsub.f64 d10, d2, d3 │ │ │ │ - vmul.f64 d3, d1, d14 │ │ │ │ - vstr d4, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - vldr d7, [sp, #384] @ 0x180 │ │ │ │ - vldr d6, [pc, #664] @ 4ed78 │ │ │ │ - vstr d10, [sp, #48] @ 0x30 │ │ │ │ + vstr d11, [sp, #40] @ 0x28 │ │ │ │ + vstr d14, [sp, #56] @ 0x38 │ │ │ │ + vldr d14, [pc, #660] @ 53278 │ │ │ │ vstr d4, [sp, #64] @ 0x40 │ │ │ │ - vldr d4, [sp, #352] @ 0x160 │ │ │ │ - vldr d10, [sp, #584] @ 0x248 │ │ │ │ + vstr d7, [sp, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ + vldr d4, [sp, #360] @ 0x168 │ │ │ │ + vldr d7, [sp, #392] @ 0x188 │ │ │ │ + vldr d6, [sp, #472] @ 0x1d8 │ │ │ │ vmul.f64 d2, d4, d12 │ │ │ │ - vldr d4, [pc, #648] @ 4ed80 │ │ │ │ - vnmls.f64 d2, d7, d6 │ │ │ │ - vldr d6, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d7, [pc, #644] @ 4ed88 │ │ │ │ + vldr d4, [pc, #640] @ 53280 │ │ │ │ + ldr r0, [sp, #196] @ 0xc4 │ │ │ │ + vnmls.f64 d2, d7, d10 │ │ │ │ + vldr d7, [sp, #440] @ 0x1b8 │ │ │ │ + vmul.f64 d3, d7, d14 │ │ │ │ + vldr d14, [sp, #544] @ 0x220 │ │ │ │ + vldr d7, [pc, #624] @ 53288 │ │ │ │ vmla.f64 d3, d6, d4 │ │ │ │ - vldr d6, [pc, #644] @ 4ed90 │ │ │ │ - vmul.f64 d4, d10, d7 │ │ │ │ - vnmls.f64 d4, d11, d6 │ │ │ │ - vldr d6, [sp, #304] @ 0x130 │ │ │ │ + vldr d6, [pc, #624] @ 53290 │ │ │ │ + vmul.f64 d4, d14, d7 │ │ │ │ + vldr d14, [sp, #520] @ 0x208 │ │ │ │ + vnmls.f64 d4, d14, d6 │ │ │ │ + vldr d6, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d1, d2, d3 │ │ │ │ + vadd.f64 d2, d2, d3 │ │ │ │ + vldr d3, [pc, #596] @ 53290 │ │ │ │ vmul.f64 d7, d6, d5 │ │ │ │ vldr d6, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d14, d2, d3 │ │ │ │ - vsub.f64 d1, d2, d3 │ │ │ │ - vldr d2, [pc, #564] @ 4ed60 │ │ │ │ - vldr d3, [pc, #608] @ 4ed90 │ │ │ │ + vstr d2, [sp, #80] @ 0x50 │ │ │ │ + vldr d2, [pc, #556] @ 53278 │ │ │ │ vnmls.f64 d7, d6, d9 │ │ │ │ - vstr d14, [sp, #80] @ 0x50 │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d14, d4, d7 │ │ │ │ - vldr d4, [sp, #384] @ 0x180 │ │ │ │ - vldr d7, [pc, #556] @ 4ed78 │ │ │ │ + vldr d4, [sp, #392] @ 0x188 │ │ │ │ + vldr d7, [pc, #552] @ 53288 │ │ │ │ vsub.f64 d11, d1, d6 │ │ │ │ vadd.f64 d1, d1, d6 │ │ │ │ vmul.f64 d6, d4, d12 │ │ │ │ - vldr d12, [sp, #352] @ 0x160 │ │ │ │ - vmla.f64 d6, d12, d7 │ │ │ │ - vldr d12, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d12, [sp, #360] @ 0x168 │ │ │ │ vmul.f64 d11, d11, d0 │ │ │ │ - vldr d0, [pc, #532] @ 4ed80 │ │ │ │ - vldr d7, [pc, #536] @ 4ed88 │ │ │ │ + vldr d0, [pc, #520] @ 53280 │ │ │ │ + vmla.f64 d6, d12, d10 │ │ │ │ + vldr d10, [sp, #280] @ 0x118 │ │ │ │ + vldr d12, [sp, #472] @ 0x1d8 │ │ │ │ vmul.f64 d4, d12, d2 │ │ │ │ - vldr d12, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d12, [sp, #440] @ 0x1b8 │ │ │ │ vnmls.f64 d4, d12, d0 │ │ │ │ - vldr d12, [sp, #512] @ 0x200 │ │ │ │ + vldr d12, [sp, #520] @ 0x208 │ │ │ │ vmul.f64 d7, d12, d7 │ │ │ │ - vmla.f64 d7, d10, d3 │ │ │ │ - vldr d10, [sp, #280] @ 0x118 │ │ │ │ - vmul.f64 d3, d10, d5 │ │ │ │ - vldr d10, [sp, #304] @ 0x130 │ │ │ │ + vldr d12, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vldr d6, [pc, #392] @ 4ed28 │ │ │ │ + vldr d6, [pc, #400] @ 53238 │ │ │ │ + vmla.f64 d7, d12, d3 │ │ │ │ + vmul.f64 d3, d10, d5 │ │ │ │ + vldr d10, [sp, #312] @ 0x138 │ │ │ │ vmla.f64 d3, d10, d9 │ │ │ │ vadd.f64 d0, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d3, [sp, #488] @ 0x1e8 │ │ │ │ vadd.f64 d12, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ - vldr d0, [sp, #400] @ 0x190 │ │ │ │ + vldr d0, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d10, d2, d13 │ │ │ │ - vldr d2, [sp, #368] @ 0x170 │ │ │ │ - vldr d13, [sp, #288] @ 0x120 │ │ │ │ + vldr d13, [sp, #296] @ 0x128 │ │ │ │ + vldr d2, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d6, d2, d6 │ │ │ │ - vldr d2, [pc, #352] @ 4ed30 │ │ │ │ + vldr d2, [pc, #436] @ 53298 │ │ │ │ vnmls.f64 d6, d0, d2 │ │ │ │ - vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d0, [pc, #364] @ 4ed48 │ │ │ │ + vldr d2, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d0, [pc, #352] @ 53250 │ │ │ │ vmul.f64 d2, d2, d0 │ │ │ │ - vldr d0, [pc, #364] @ 4ed50 │ │ │ │ + vldr d0, [pc, #352] @ 53258 │ │ │ │ vmla.f64 d2, d3, d0 │ │ │ │ - vldr d3, [sp, #536] @ 0x218 │ │ │ │ + vldr d3, [sp, #552] @ 0x228 │ │ │ │ vmul.f64 d5, d3, d5 │ │ │ │ - vldr d3, [sp, #520] @ 0x208 │ │ │ │ - vnmls.f64 d5, d3, d9 │ │ │ │ - vldr d3, [pc, #364] @ 4ed68 │ │ │ │ - vldr d9, [sp, #320] @ 0x140 │ │ │ │ + vldr d3, [sp, #528] @ 0x210 │ │ │ │ vsub.f64 d0, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + vnmls.f64 d5, d3, d9 │ │ │ │ + vldr d3, [pc, #340] @ 53270 │ │ │ │ + vldr d9, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d3, d13, d3 │ │ │ │ - vldr d13, [pc, #348] @ 4ed70 │ │ │ │ + vldr d13, [pc, #320] @ 53268 │ │ │ │ vmla.f64 d3, d9, d13 │ │ │ │ vsub.f64 d9, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vldr d3, [pc, #276] @ 4ed38 │ │ │ │ + vldr d3, [pc, #272] @ 53248 │ │ │ │ vadd.f64 d13, d0, d9 │ │ │ │ vsub.f64 d0, d0, d9 │ │ │ │ - vldr d9, [sp, #40] @ 0x28 │ │ │ │ + vldr d9, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d0, d0, d3 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp, #24] │ │ │ │ vstr d3, [r2] │ │ │ │ vadd.f64 d3, d9, d1 │ │ │ │ - ldr r2, [sp, #196] @ 0xc4 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vstr d3, [r0] │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d3, d2, d13 │ │ │ │ - ldr r2, [sp, #140] @ 0x8c │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ vstr d3, [r2] │ │ │ │ vadd.f64 d3, d2, d12 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - vstr d3, [ip] │ │ │ │ + ldr r2, [sp, #192] @ 0xc0 │ │ │ │ + vstr d3, [r5] │ │ │ │ vmul.f64 d3, d7, d8 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ + ldr r5, [sp, #124] @ 0x7c │ │ │ │ vmla.f64 d3, d4, d15 │ │ │ │ vnmls.f64 d7, d4, d8 │ │ │ │ vmov.f64 d4, d9 │ │ │ │ vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ vmls.f64 d4, d1, d9 │ │ │ │ vsub.f64 d2, d4, d11 │ │ │ │ vadd.f64 d4, d11, d4 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vstr d1, [r4] │ │ │ │ vadd.f64 d1, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d1, [r2] │ │ │ │ + ldr r4, [sp, #184] @ 0xb8 │ │ │ │ + vstr d1, [r1] │ │ │ │ vstr d3, [r3] │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ + vstr d7, [r2] │ │ │ │ vmul.f64 d7, d14, d15 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vmls.f64 d3, d12, d9 │ │ │ │ + mov r2, r7 │ │ │ │ vldr d1, [sp, #80] @ 0x50 │ │ │ │ - ldr r4, [sp, #180] @ 0xb4 │ │ │ │ - ldr r1, [sp, #120] @ 0x78 │ │ │ │ + ldr r1, [sp, #92] @ 0x5c │ │ │ │ + vmls.f64 d3, d12, d9 │ │ │ │ + ldr r7, [sp, #188] @ 0xbc │ │ │ │ vmla.f64 d7, d1, d8 │ │ │ │ vmul.f64 d4, d1, d15 │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ - ldr r3, [sp, #108] @ 0x6c │ │ │ │ - ldr r0, [sp, #100] @ 0x64 │ │ │ │ + ldr r3, [sp, #132] @ 0x84 │ │ │ │ vnmls.f64 d4, d14, d8 │ │ │ │ vadd.f64 d2, d10, d3 │ │ │ │ vsub.f64 d3, d3, d10 │ │ │ │ vsub.f64 d1, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vstr d1, [r4] │ │ │ │ vadd.f64 d1, d4, d3 │ │ │ │ - ldr r4, [sp, #188] @ 0xbc │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ - vstr d1, [r4] │ │ │ │ - ldr r4, [sp, #184] @ 0xb8 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ + vstr d1, [r2] │ │ │ │ + vstr d7, [r7] │ │ │ │ vmul.f64 d7, d5, d15 │ │ │ │ + ldr r2, [sp, #624] @ 0x270 │ │ │ │ vmla.f64 d7, d6, d8 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - ldr r4, [sp, #616] @ 0x268 │ │ │ │ + vstr d3, [r2] │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ vnmls.f64 d6, d5, d8 │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ + vldr d5, [sp, #16] │ │ │ │ vmls.f64 d5, d4, d9 │ │ │ │ - vstr d3, [r4] │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d4, d3, d5 │ │ │ │ - b.n 4ed98 │ │ │ │ + b.n 532a0 │ │ │ │ nop │ │ │ │ movs r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 4ecce │ │ │ │ + b.n 531de │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ - @ instruction: 0xb816 │ │ │ │ - lsls r2, r2, #15 │ │ │ │ - strh r6, [r6, r6] │ │ │ │ - subs r7, #231 @ 0xe7 │ │ │ │ - b.w ff4f746a │ │ │ │ - b.n 4f42e │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ str r3, [sp, #484] @ 0x1e4 │ │ │ │ subs r0, r4, r7 │ │ │ │ asrs r2, r1, #12 │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ - bls.n 4ed52 │ │ │ │ + b.w ff4fb97a │ │ │ │ + b.n 5393e │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + bls.n 5325a │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #239 @ 0xef │ │ │ │ ldrhvs r0, [r4, r7] │ │ │ │ ldrbvc r1, [r4, r6] │ │ │ │ lsrvc r3, r5, #11 │ │ │ │ subs r7, #192 @ 0xc0 │ │ │ │ mvns r6, r7 │ │ │ │ itt al │ │ │ │ vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ - strhal r4, [r3, #12] │ │ │ │ - ldmia r1!, {r0, r2, r5} │ │ │ │ - subs r7, #247 @ 0xf7 │ │ │ │ - subs r7, #219 @ 0xdb │ │ │ │ - lsls r4, r7, #6 │ │ │ │ - cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ - subs r7, #228 @ 0xe4 │ │ │ │ - ldr r2, [r5, #60] @ 0x3c │ │ │ │ + ldral r2, [r5, #60] @ 0x3c │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (4ef80 ) │ │ │ │ - lsrs r4, r6, #10 │ │ │ │ - subs r7, #236 @ 0xec │ │ │ │ + lsls r4, r7, #6 │ │ │ │ + cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ + subs r7, #228 @ 0xe4 │ │ │ │ + strh r4, [r3, #12] │ │ │ │ + ldmia r1!, {r0, r2, r5} │ │ │ │ + subs r7, #247 @ 0xf7 │ │ │ │ + subs r7, #219 @ 0xdb │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 4ed3e │ │ │ │ + bgt.n 5323e │ │ │ │ orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ + @ instruction: 0xb816 │ │ │ │ + lsls r2, r2, #15 │ │ │ │ + strh r6, [r6, r6] │ │ │ │ + subs r7, #231 @ 0xe7 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ - vstr d3, [r1] │ │ │ │ + vstr d3, [r5] │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #148] @ 0x94 │ │ │ │ + vstr d3, [r3] │ │ │ │ vstr d7, [r1] │ │ │ │ - vldr d7, [sp, #48] @ 0x30 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ + vldr d7, [sp, #56] @ 0x38 │ │ │ │ + ldr r1, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d6, d7, d8 │ │ │ │ - vmls.f64 d5, d13, d9 │ │ │ │ - vmla.f64 d6, d4, d15 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ + vstr d5, [r1] │ │ │ │ + vldr d4, [sp, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + vldr d5, [sp, #32] │ │ │ │ + ldr r3, [sp, #744] @ 0x2e8 │ │ │ │ + vmla.f64 d6, d4, d15 │ │ │ │ vnmls.f64 d7, d4, d8 │ │ │ │ + ldr r5, [sp, #104] @ 0x68 │ │ │ │ + vmls.f64 d5, d13, d9 │ │ │ │ + ldr r4, [sp, #112] @ 0x70 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r3, [sp, #628] @ 0x274 │ │ │ │ + add r2, r3 │ │ │ │ + ldr r3, [sp, #632] @ 0x278 │ │ │ │ vsub.f64 d4, d0, d5 │ │ │ │ vadd.f64 d0, d0, d5 │ │ │ │ + str r2, [sp, #0] │ │ │ │ + ldr r2, [sp, #744] @ 0x2e8 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #636] @ 0x27c │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d5, [r3] │ │ │ │ + eor.w r9, r9, r3 │ │ │ │ + ldr r3, [sp, #748] @ 0x2ec │ │ │ │ + vstr d5, [r4] │ │ │ │ vadd.f64 d5, d7, d0 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ - ldr r3, [sp, #736] @ 0x2e0 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #736] @ 0x2e0 │ │ │ │ + cmp r3, r2 │ │ │ │ vstr d5, [fp] │ │ │ │ vstr d6, [sl] │ │ │ │ - vstr d7, [r0] │ │ │ │ - ldr r3, [sp, #620] @ 0x26c │ │ │ │ - add r6, r3 │ │ │ │ - ldr r3, [sp, #624] @ 0x270 │ │ │ │ - add r7, r3 │ │ │ │ - ldr r3, [sp, #628] @ 0x274 │ │ │ │ - eor.w r8, r8, r3 │ │ │ │ - ldrd r2, r3, [sp, #736] @ 0x2e0 │ │ │ │ - cmp r3, r2 │ │ │ │ - bne.w 4dc6e │ │ │ │ - add.w sp, sp, #636 @ 0x27c │ │ │ │ + vstr d7, [r5] │ │ │ │ + bne.w 5211c │ │ │ │ + add.w sp, sp, #644 @ 0x284 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0004ee34 : │ │ │ │ - ldr r2, [pc, #8] @ (4ee40 ) │ │ │ │ - ldr r1, [pc, #12] @ (4ee44 ) │ │ │ │ +00053354 : │ │ │ │ + ldr r2, [pc, #8] @ (53360 ) │ │ │ │ + ldr r1, [pc, #12] @ (53364 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - blt.n 4ee1c │ │ │ │ - movs r4, r0 │ │ │ │ - stcl 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + lsls r4, r1, #27 │ │ │ │ + movs r5, r0 │ │ │ │ + stcl 15, cr15, [r3, #-1020]! @ 0xfffffc04 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d10} │ │ │ │ sub sp, #12 │ │ │ │ ldrd r4, r6, [sp, #72] @ 0x48 │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ - subs r7, r4, #1 │ │ │ │ + add.w r7, r4, #4294967295 @ 0xffffffff │ │ │ │ cmp r4, r6 │ │ │ │ add.w r2, r2, r7, lsl #5 │ │ │ │ - bge.w 4ef74 │ │ │ │ + bge.w 534aa │ │ │ │ mov.w lr, r3, lsl #3 │ │ │ │ cmp r5, #1 │ │ │ │ mov.w ip, r3, lsl #4 │ │ │ │ itt eq │ │ │ │ addeq.w r3, r2, #32 │ │ │ │ rsbeq r2, lr, #0 │ │ │ │ - bne.w 4ef7e │ │ │ │ - vldr d9, [r3, #-24] @ 0xffffffe8 │ │ │ │ + bne.w 534c6 │ │ │ │ + vldr d6, [r3, #-32] @ 0xffffffe0 │ │ │ │ add.w r5, r0, ip │ │ │ │ - vldr d8, [r3, #-16] │ │ │ │ add.w r7, r1, ip │ │ │ │ - vldr d6, [r3, #-32] @ 0xffffffe0 │ │ │ │ add.w r8, r5, r2 │ │ │ │ - vldr d10, [r3, #-8] │ │ │ │ add.w r9, r7, r2 │ │ │ │ - vmul.f64 d1, d8, d9 │ │ │ │ + vldr d9, [r3, #-24] @ 0xffffffe8 │ │ │ │ + add.w sl, r8, ip │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + cmp r6, r4 │ │ │ │ + add.w r3, r3, #32 │ │ │ │ + vldr d8, [r3, #-48] @ 0xffffffd0 │ │ │ │ + vldr d10, [r3, #-40] @ 0xffffffd8 │ │ │ │ vldr d4, [r5] │ │ │ │ vmul.f64 d5, d8, d6 │ │ │ │ + vmul.f64 d1, d8, d9 │ │ │ │ vldr d3, [r7] │ │ │ │ - vmla.f64 d5, d10, d9 │ │ │ │ - add.w sl, r8, ip │ │ │ │ vldr d2, [r0] │ │ │ │ - adds r4, #1 │ │ │ │ - vnmls.f64 d1, d10, d6 │ │ │ │ vldr d7, [r1] │ │ │ │ - adds r3, #32 │ │ │ │ - cmp r6, r4 │ │ │ │ + vmla.f64 d5, d10, d9 │ │ │ │ + vnmls.f64 d1, d10, d6 │ │ │ │ vmul.f64 d0, d4, d5 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ vmla.f64 d0, d3, d1 │ │ │ │ vnmls.f64 d4, d3, d5 │ │ │ │ vldr d3, [r8] │ │ │ │ vldr d5, [r9] │ │ │ │ vmul.f64 d1, d3, d6 │ │ │ │ vmul.f64 d3, d3, d9 │ │ │ │ vmla.f64 d1, d5, d9 │ │ │ │ vnmls.f64 d3, d5, d6 │ │ │ │ vldr d5, [sl] │ │ │ │ add.w sl, r9, ip │ │ │ │ + vldr d9, [sl] │ │ │ │ vmul.f64 d6, d5, d8 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ - vldr d9, [sl] │ │ │ │ vmla.f64 d6, d9, d10 │ │ │ │ vnmls.f64 d5, d9, d8 │ │ │ │ vadd.f64 d9, d0, d2 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vadd.f64 d8, d6, d1 │ │ │ │ vsub.f64 d0, d3, d5 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d10, d9, d8 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vstr d10, [r9] │ │ │ │ mov r9, r1 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ vstmia r0!, {d8} │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d0, d0, d2 │ │ │ │ vsub.f64 d2, d5, d3 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - sub.w r1, r1, #8 │ │ │ │ vstr d8, [r9] │ │ │ │ vstr d0, [r8] │ │ │ │ vstr d2, [r5] │ │ │ │ add r5, lr │ │ │ │ vstr d3, [sl] │ │ │ │ vstr d5, [r5] │ │ │ │ vstr d7, [r7] │ │ │ │ - bne.n 4ee7c │ │ │ │ + bne.n 533ae │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov.w fp, r5, lsl #3 │ │ │ │ rsb r3, fp, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ add.w r3, r2, #32 │ │ │ │ rsb r2, lr, #0 │ │ │ │ - vldr d8, [r3, #-16] │ │ │ │ + vldr d7, [r3, #-32] @ 0xffffffe0 │ │ │ │ add.w r5, r0, ip │ │ │ │ - vldr d6, [r3, #-24] @ 0xffffffe8 │ │ │ │ add.w r7, r1, ip │ │ │ │ - vldr d7, [r3, #-32] @ 0xffffffe0 │ │ │ │ - add.w r8, r5, r2 │ │ │ │ - vldr d3, [r3, #-8] │ │ │ │ add.w r9, r7, r2 │ │ │ │ - vmul.f64 d5, d6, d8 │ │ │ │ + add.w r8, r5, r2 │ │ │ │ + vldr d6, [r3, #-24] @ 0xffffffe8 │ │ │ │ + add.w sl, r8, ip │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + cmp r6, r4 │ │ │ │ + add.w r3, r3, #32 │ │ │ │ + vldr d8, [r3, #-48] @ 0xffffffd0 │ │ │ │ + vldr d3, [r3, #-40] @ 0xffffffd8 │ │ │ │ vldr d10, [r5] │ │ │ │ + vmul.f64 d5, d6, d8 │ │ │ │ vldr d9, [r7] │ │ │ │ - add.w sl, r8, ip │ │ │ │ vmul.f64 d1, d6, d3 │ │ │ │ vldr d4, [r0] │ │ │ │ - vmla.f64 d1, d7, d8 │ │ │ │ vldr d2, [r1] │ │ │ │ vnmls.f64 d5, d7, d3 │ │ │ │ - adds r4, #1 │ │ │ │ - adds r3, #32 │ │ │ │ - cmp r6, r4 │ │ │ │ + vmla.f64 d1, d7, d8 │ │ │ │ vmul.f64 d0, d5, d9 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ - vmla.f64 d0, d1, d10 │ │ │ │ - vldr d10, [r8] │ │ │ │ vnmls.f64 d5, d1, d9 │ │ │ │ vldr d9, [r9] │ │ │ │ + vmla.f64 d0, d1, d10 │ │ │ │ + vldr d10, [r8] │ │ │ │ vmul.f64 d1, d6, d9 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vmla.f64 d1, d7, d10 │ │ │ │ vldr d10, [sl] │ │ │ │ add.w sl, r9, ip │ │ │ │ vnmls.f64 d6, d7, d9 │ │ │ │ vldr d9, [sl] │ │ │ │ vmul.f64 d7, d3, d9 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ vmla.f64 d7, d8, d10 │ │ │ │ vnmls.f64 d3, d8, d9 │ │ │ │ vadd.f64 d8, d4, d0 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ vadd.f64 d9, d1, d7 │ │ │ │ - vsub.f64 d7, d7, d1 │ │ │ │ vsub.f64 d0, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ + vsub.f64 d7, d7, d1 │ │ │ │ vsub.f64 d10, d8, d9 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vstr d10, [r9] │ │ │ │ vstr d8, [r0] │ │ │ │ vsub.f64 d8, d4, d0 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ add r0, fp │ │ │ │ @@ -85887,93 +88076,96 @@ │ │ │ │ vstr d6, [sl] │ │ │ │ vsub.f64 d6, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vstr d6, [r5] │ │ │ │ ldr r5, [sp, #4] │ │ │ │ vstr d7, [r7] │ │ │ │ add r1, r5 │ │ │ │ - bne.n 4ef90 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.n 534d8 │ │ │ │ + b.n 534aa │ │ │ │ nop │ │ │ │ │ │ │ │ -0004f094 : │ │ │ │ - ldr r2, [pc, #8] @ (4f0a0 ) │ │ │ │ - ldr r1, [pc, #12] @ (4f0a4 ) │ │ │ │ +000535d8 : │ │ │ │ + ldr r2, [pc, #8] @ (535e4 ) │ │ │ │ + ldr r1, [pc, #12] @ (535e8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - bls.n 4f01c │ │ │ │ - movs r4, r0 │ │ │ │ - stc2 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + lsls r0, r7, #17 │ │ │ │ + movs r5, r0 │ │ │ │ + stc2 15, cr15, [r7, #1020] @ 0x3fc │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ ldrd r9, r4, [sp, #200] @ 0xc8 │ │ │ │ cmp r9, r4 │ │ │ │ - bge.w 4f3da │ │ │ │ - movs r4, #24 │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ - lsls r7, r3, #5 │ │ │ │ - lsls r6, r3, #3 │ │ │ │ - lsls r5, r3, #4 │ │ │ │ + bge.w 5394e │ │ │ │ + add.w r4, r3, r3, lsl #1 │ │ │ │ + str r1, [sp, #56] @ 0x38 │ │ │ │ + mov.w r6, r3, lsl #3 │ │ │ │ + mov.w r5, r4, lsl #3 │ │ │ │ + mov.w r4, r4, lsl #4 │ │ │ │ rsb sl, r6, #0 │ │ │ │ - mul.w r4, r4, r3 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - str r4, [sp, #60] @ 0x3c │ │ │ │ - mul.w r4, ip, r3 │ │ │ │ - str r4, [sp, #68] @ 0x44 │ │ │ │ + mov.w r7, r3, lsl #5 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + strd r5, r4, [sp, #76] @ 0x4c │ │ │ │ + mov.w r5, r3, lsl #4 │ │ │ │ ldr r4, [sp, #208] @ 0xd0 │ │ │ │ - str r6, [sp, #72] @ 0x48 │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #76] @ 0x4c │ │ │ │ - negs r4, r4 │ │ │ │ - str r4, [sp, #80] @ 0x50 │ │ │ │ - mla r4, ip, r9, r2 │ │ │ │ - negs r2, r7 │ │ │ │ - str r2, [sp, #88] @ 0x58 │ │ │ │ - mvn.w r2, #39 @ 0x27 │ │ │ │ - mul.w r3, r3, r2 │ │ │ │ + add.w r3, r3, r3, lsl #2 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r5, [sp, #60] @ 0x3c │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r4, [sp, #68] @ 0x44 │ │ │ │ + rsb r4, r4, #0 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ - negs r3, r5 │ │ │ │ + rsb r3, r5, #0 │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ + add.w r4, r9, r9, lsl #1 │ │ │ │ str r3, [sp, #92] @ 0x5c │ │ │ │ + add.w r4, r2, r4, lsl #4 │ │ │ │ + rsb r2, r7, #0 │ │ │ │ + str r2, [sp, #88] @ 0x58 │ │ │ │ vldr d14, [r4, #-48] @ 0xffffffd0 │ │ │ │ - adds r3, r0, r7 │ │ │ │ - vldr d12, [r4, #-40] @ 0xffffffd8 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ add.w r9, r9, #1 │ │ │ │ - vldr d1, [r4, #-32] @ 0xffffffe0 │ │ │ │ - adds r4, #48 @ 0x30 │ │ │ │ + add.w r4, r4, #48 @ 0x30 │ │ │ │ + vldr d12, [r4, #-88] @ 0xffffffa8 │ │ │ │ + vldr d1, [r4, #-80] @ 0xffffffb0 │ │ │ │ vldr d5, [r4, #-72] @ 0xffffffb8 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d6, d12, d1 │ │ │ │ vmul.f64 d4, d14, d1 │ │ │ │ - vmul.f64 d7, d14, d5 │ │ │ │ + vldr d11, [r3] │ │ │ │ vmul.f64 d2, d12, d5 │ │ │ │ + vmul.f64 d7, d14, d5 │ │ │ │ + ldrd r1, r6, [sp, #84] @ 0x54 │ │ │ │ add.w r8, r2, r7 │ │ │ │ - vldr d11, [r3] │ │ │ │ vldr d13, [r2] │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ vsub.f64 d9, d4, d2 │ │ │ │ + vadd.f64 d3, d6, d7 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vldr d2, [r4, #-64] @ 0xffffffc0 │ │ │ │ - adds r5, r3, r2 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r4, #-56] @ 0xffffffc8 │ │ │ │ + add.w r5, r3, r2 │ │ │ │ add r2, r8 │ │ │ │ - ldr r6, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d0, d7, d2 │ │ │ │ vmul.f64 d15, d12, d2 │ │ │ │ vmul.f64 d10, d12, d6 │ │ │ │ - ldr r1, [sp, #84] @ 0x54 │ │ │ │ - vmla.f64 d10, d14, d2 │ │ │ │ vnmls.f64 d0, d4, d6 │ │ │ │ vnmls.f64 d15, d14, d6 │ │ │ │ + vmla.f64 d10, d14, d2 │ │ │ │ vstr d0, [sp, #24] │ │ │ │ vmul.f64 d0, d7, d6 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ vmla.f64 d8, d4, d2 │ │ │ │ vstr d8, [sp, #32] │ │ │ │ vldr d8, [r0] │ │ │ │ vstr d8, [sp] │ │ │ │ @@ -85983,142 +88175,142 @@ │ │ │ │ vmla.f64 d0, d9, d11 │ │ │ │ vnmls.f64 d3, d9, d8 │ │ │ │ vldr d8, [sp] │ │ │ │ vadd.f64 d9, d8, d0 │ │ │ │ vsub.f64 d11, d8, d0 │ │ │ │ vldr d8, [r5] │ │ │ │ add r5, r6 │ │ │ │ - adds r6, r2, r6 │ │ │ │ + add r6, r2 │ │ │ │ add.w lr, r5, sl │ │ │ │ + vstr d11, [sp, #8] │ │ │ │ vstr d9, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d9, d13, d3 │ │ │ │ vadd.f64 d13, d13, d3 │ │ │ │ vldr d3, [r2] │ │ │ │ - vstr d11, [sp, #8] │ │ │ │ + vstr d9, [sp] │ │ │ │ vmul.f64 d0, d6, d3 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d0, d2, d8 │ │ │ │ vldr d8, [r5] │ │ │ │ - vstr d9, [sp] │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ vldr d2, [r6] │ │ │ │ add r6, sl │ │ │ │ vmul.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vmla.f64 d3, d1, d8 │ │ │ │ vnmls.f64 d5, d1, d2 │ │ │ │ - vadd.f64 d9, d0, d3 │ │ │ │ vsub.f64 d11, d0, d3 │ │ │ │ - vldr d3, [lr] │ │ │ │ - add lr, r7 │ │ │ │ - add.w fp, lr, r1 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ + vadd.f64 d9, d0, d3 │ │ │ │ + vldr d3, [lr] │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + add lr, r7 │ │ │ │ vldr d5, [r6] │ │ │ │ add r6, r7 │ │ │ │ + add.w fp, lr, r1 │ │ │ │ add.w ip, r6, r1 │ │ │ │ vldr d2, [fp] │ │ │ │ add fp, r7 │ │ │ │ vstr d6, [sp, #16] │ │ │ │ + vstr d1, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d6, d4, d3 │ │ │ │ - vldr d3, [lr] │ │ │ │ - vstr d1, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vldr d4, [r6] │ │ │ │ + vldr d3, [lr] │ │ │ │ vmul.f64 d5, d15, d4 │ │ │ │ vmul.f64 d15, d15, d3 │ │ │ │ vmla.f64 d5, d10, d3 │ │ │ │ vnmls.f64 d15, d10, d4 │ │ │ │ vldr d4, [ip] │ │ │ │ add ip, r7 │ │ │ │ vldr d0, [sp, #24] │ │ │ │ vldr d8, [sp, #32] │ │ │ │ ldr r1, [sp, #92] @ 0x5c │ │ │ │ vadd.f64 d10, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vmul.f64 d5, d12, d4 │ │ │ │ - vmul.f64 d12, d12, d2 │ │ │ │ - vmla.f64 d5, d14, d2 │ │ │ │ - vldr d2, [ip] │ │ │ │ + vmul.f64 d12, d12, d2 │ │ │ │ vsub.f64 d3, d7, d15 │ │ │ │ vadd.f64 d7, d7, d15 │ │ │ │ vldr d15, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d5, d14, d2 │ │ │ │ + vldr d2, [ip] │ │ │ │ vnmls.f64 d12, d14, d4 │ │ │ │ vldr d4, [fp] │ │ │ │ - vmul.f64 d1, d0, d2 │ │ │ │ add.w fp, ip, r1 │ │ │ │ vldr d14, [sp, #16] │ │ │ │ + vmul.f64 d1, d0, d2 │ │ │ │ vmla.f64 d1, d8, d4 │ │ │ │ vmul.f64 d4, d0, d4 │ │ │ │ vnmls.f64 d4, d8, d2 │ │ │ │ vadd.f64 d2, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vadd.f64 d0, d12, d4 │ │ │ │ - vadd.f64 d1, d9, d2 │ │ │ │ vsub.f64 d12, d12, d4 │ │ │ │ + vadd.f64 d1, d9, d2 │ │ │ │ vadd.f64 d4, d15, d10 │ │ │ │ vsub.f64 d9, d9, d2 │ │ │ │ vsub.f64 d8, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vstr d8, [fp] │ │ │ │ vstr d4, [r0] │ │ │ │ vsub.f64 d4, d13, d7 │ │ │ │ vadd.f64 d7, d13, d7 │ │ │ │ vsub.f64 d2, d9, d4 │ │ │ │ vadd.f64 d9, d9, d4 │ │ │ │ vldr d4, [sp, #8] │ │ │ │ vstr d2, [lr] │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ - vstr d9, [ip] │ │ │ │ vadd.f64 d4, d11, d14 │ │ │ │ + vstr d9, [ip] │ │ │ │ vldr d9, [sp] │ │ │ │ - vldr d14, [pc, #236] @ 4f3e8 │ │ │ │ + vldr d14, [pc, #256] @ 53970 │ │ │ │ vsub.f64 d8, d9, d6 │ │ │ │ vsub.f64 d9, d5, d12 │ │ │ │ vadd.f64 d5, d5, d12 │ │ │ │ vadd.f64 d1, d9, d4 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ vmul.f64 d1, d1, d14 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ vsub.f64 d9, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vldr d1, [sp, #48] @ 0x30 │ │ │ │ vstr d9, [r5] │ │ │ │ vadd.f64 d9, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vstr d9, [r6] │ │ │ │ - ldr r6, [sp, #56] @ 0x38 │ │ │ │ vldr d9, [sp] │ │ │ │ - vstr d2, [r6] │ │ │ │ + ldr r6, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ + vstr d2, [r6] │ │ │ │ + ldr r6, [sp, #60] @ 0x3c │ │ │ │ add r5, r6 │ │ │ │ vstr d4, [r5] │ │ │ │ vadd.f64 d4, d1, d0 │ │ │ │ vsub.f64 d0, d1, d0 │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vsub.f64 d7, d15, d10 │ │ │ │ vstr d2, [r3] │ │ │ │ add r3, r1 │ │ │ │ - ldr r1, [sp, #68] @ 0x44 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d2, d7, d0 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vstr d4, [r2] │ │ │ │ - subs r2, r2, r1 │ │ │ │ vldr d4, [sp, #8] │ │ │ │ + sub.w r2, r2, r1 │ │ │ │ vstr d2, [r3] │ │ │ │ add r3, sl │ │ │ │ vstr d7, [r2] │ │ │ │ - vadd.f64 d3, d4, d3 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ add r2, r5 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ + vadd.f64 d3, d4, d3 │ │ │ │ vsub.f64 d11, d11, d7 │ │ │ │ vadd.f64 d7, d5, d11 │ │ │ │ vsub.f64 d11, d11, d5 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d11, d11, d14 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ @@ -86126,2243 +88318,2273 @@ │ │ │ │ vadd.f64 d5, d6, d11 │ │ │ │ vsub.f64 d11, d11, d6 │ │ │ │ vstr d5, [r8] │ │ │ │ vstr d3, [r3] │ │ │ │ add r3, r1 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ vstr d11, [r3] │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ add r0, r3 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ add r2, r3 │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ cmp r3, r9 │ │ │ │ - bne.w 4f0fe │ │ │ │ + bne.w 5366a │ │ │ │ add sp, #100 @ 0x64 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 4f668 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 53bf0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ │ │ │ │ -0004f3f0 : │ │ │ │ - ldr r2, [pc, #8] @ (4f3fc ) │ │ │ │ - ldr r1, [pc, #12] @ (4f400 ) │ │ │ │ +00053978 : │ │ │ │ + ldr r2, [pc, #8] @ (53984 ) │ │ │ │ + ldr r1, [pc, #12] @ (53988 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - bvs.n 4f320 │ │ │ │ - movs r4, r0 │ │ │ │ - stc2 15, cr15, [pc], #1020 @ 4f800 │ │ │ │ + lsls r0, r1, #4 │ │ │ │ + movs r5, r0 │ │ │ │ + stc2l 15, cr15, [pc], #-1020 @ 53590 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r0 │ │ │ │ - mov r7, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r0 │ │ │ │ + mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #404 @ 0x194 │ │ │ │ - mov r8, r3 │ │ │ │ - ldr.w r3, [pc, #2220] @ 4fcc8 │ │ │ │ - ldrd r1, r0, [sp, #504] @ 0x1f8 │ │ │ │ - add r3, pc │ │ │ │ + sub sp, #396 @ 0x18c │ │ │ │ + ldrd r1, r0, [sp, #496] @ 0x1f0 │ │ │ │ + ldr.w r3, [pc, #2256] @ 54288 │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 4fca2 │ │ │ │ - ldr r1, [sp, #512] @ 0x200 │ │ │ │ - mov ip, r8 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #388] @ 0x184 │ │ │ │ - negs r1, r1 │ │ │ │ - str r1, [sp, #392] @ 0x188 │ │ │ │ - ldr.w r1, [pc, #2196] @ 4fccc │ │ │ │ + add r3, pc │ │ │ │ + bge.w 5424e │ │ │ │ + ldr r1, [sp, #504] @ 0x1f8 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r1, [sp, #380] @ 0x17c │ │ │ │ + rsb r1, r1, #0 │ │ │ │ + str r1, [sp, #384] @ 0x180 │ │ │ │ + ldr.w r1, [pc, #2236] @ 5428c │ │ │ │ ldr r3, [r3, r1] │ │ │ │ - str r7, [sp, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #396] @ 0x18c │ │ │ │ - ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ + str r3, [sp, #388] @ 0x184 │ │ │ │ + ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ add.w r5, r2, r3, lsl #6 │ │ │ │ - str r5, [sp, #32] │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - movs r5, #112 @ 0x70 │ │ │ │ - vldr d1, [r3, #-64] @ 0xffffffc0 │ │ │ │ - vldr d9, [r3, #-56] @ 0xffffffc8 │ │ │ │ - vldr d14, [r3, #-48] @ 0xffffffd0 │ │ │ │ - vldr d10, [r3, #-40] @ 0xffffffd8 │ │ │ │ - vldr d13, [r3, #-32] @ 0xffffffe0 │ │ │ │ - vmul.f64 d12, d9, d14 │ │ │ │ - vmul.f64 d4, d1, d14 │ │ │ │ - vmul.f64 d2, d1, d10 │ │ │ │ - vmul.f64 d7, d9, d10 │ │ │ │ - vldr d15, [r3, #-24] @ 0xffffffe8 │ │ │ │ - vmul.f64 d3, d1, d13 │ │ │ │ + vldr d14, [r5, #-64] @ 0xffffffc0 │ │ │ │ + mov.w r3, r9, lsl #6 │ │ │ │ + mov.w fp, #88 @ 0x58 │ │ │ │ + add.w r5, r5, #64 @ 0x40 │ │ │ │ + vldr d10, [r5, #-120] @ 0xffffff88 │ │ │ │ + add.w r2, r7, r3 │ │ │ │ + add.w r1, r8, r3 │ │ │ │ + vldr d7, [r5, #-112] @ 0xffffff90 │ │ │ │ + vldr d13, [r5, #-96] @ 0xffffffa0 │ │ │ │ + vldr d9, [r5, #-88] @ 0xffffffa8 │ │ │ │ + vmul.f64 d4, d14, d7 │ │ │ │ + vmul.f64 d12, d10, d7 │ │ │ │ + vldr d7, [r5, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d3, d14, d13 │ │ │ │ + vmul.f64 d0, d14, d9 │ │ │ │ + vmul.f64 d2, d14, d7 │ │ │ │ + vmul.f64 d15, d10, d7 │ │ │ │ + vsub.f64 d7, d2, d12 │ │ │ │ vadd.f64 d6, d12, d2 │ │ │ │ - vsub.f64 d5, d4, d7 │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ - vmul.f64 d8, d14, d15 │ │ │ │ - vmul.f64 d0, d1, d15 │ │ │ │ - vmul.f64 d7, d9, d13 │ │ │ │ - vstr d6, [sp, #8] │ │ │ │ - vsub.f64 d6, d2, d12 │ │ │ │ - vmov.f64 d11, d4 │ │ │ │ - vmul.f64 d4, d9, d15 │ │ │ │ - vmul.f64 d2, d10, d13 │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ - vmul.f64 d5, d14, d13 │ │ │ │ - vstr d6, [sp, #16] │ │ │ │ - vmul.f64 d6, d10, d15 │ │ │ │ + vsub.f64 d5, d4, d15 │ │ │ │ + vadd.f64 d15, d4, d15 │ │ │ │ + vmul.f64 d4, d10, d9 │ │ │ │ + vstr d6, [sp] │ │ │ │ + vstr d7, [sp, #8] │ │ │ │ + vldr d7, [r5, #-112] @ 0xffffff90 │ │ │ │ + vadd.f64 d12, d4, d3 │ │ │ │ + vsub.f64 d4, d3, d4 │ │ │ │ + vldr d6, [r5, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d1, d7, d9 │ │ │ │ + vldr d7, [r5, #-104] @ 0xffffff98 │ │ │ │ + vstr d4, [sp, #48] @ 0x30 │ │ │ │ + vmul.f64 d2, d6, d13 │ │ │ │ + vldr d6, [r5, #-112] @ 0xffffff90 │ │ │ │ + vmul.f64 d7, d7, d9 │ │ │ │ + vsub.f64 d11, d1, d2 │ │ │ │ + vmul.f64 d8, d6, d13 │ │ │ │ + vstr d7, [sp, #16] │ │ │ │ + vmul.f64 d7, d10, d13 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ + vstr d11, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d11, d0, d7 │ │ │ │ vstr d11, [sp, #40] @ 0x28 │ │ │ │ - vmov.f64 d12, d6 │ │ │ │ - vadd.f64 d6, d4, d3 │ │ │ │ - vstr d6, [sp, #48] @ 0x30 │ │ │ │ - vsub.f64 d6, d8, d2 │ │ │ │ - vadd.f64 d8, d8, d2 │ │ │ │ - vsub.f64 d2, d3, d4 │ │ │ │ - vstr d6, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d6, d0, d7 │ │ │ │ - vsub.f64 d7, d0, d7 │ │ │ │ - vldr d0, [r3, #-8] │ │ │ │ - vstr d2, [sp, #72] @ 0x48 │ │ │ │ - vldr d2, [r3, #-16] │ │ │ │ - mov.w r3, ip, lsl #6 │ │ │ │ - vmul.f64 d4, d9, d0 │ │ │ │ - vstr d6, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d6, d5, d12 │ │ │ │ - vadd.f64 d5, d12, d5 │ │ │ │ - adds r2, r6, r3 │ │ │ │ - vmov.f64 d3, d4 │ │ │ │ - vmul.f64 d4, d9, d2 │ │ │ │ - vmla.f64 d3, d1, d2 │ │ │ │ - vstr d6, [sp, #64] @ 0x40 │ │ │ │ - vstr d5, [sp, #88] @ 0x58 │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ - vstr d3, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d11, d8, d6 │ │ │ │ + vadd.f64 d8, d6, d8 │ │ │ │ + vldr d6, [sp] │ │ │ │ + vstr d11, [sp, #32] │ │ │ │ + vsub.f64 d11, d0, d7 │ │ │ │ + vstr d8, [sp, #80] @ 0x50 │ │ │ │ + vadd.f64 d8, d1, d2 │ │ │ │ + vldr d2, [r5, #-80] @ 0xffffffb0 │ │ │ │ + vldr d1, [r5, #-72] @ 0xffffffb8 │ │ │ │ + vldr d7, [sp, #8] │ │ │ │ + vmul.f64 d4, d10, d1 │ │ │ │ + vmla.f64 d4, d14, d2 │ │ │ │ + vstr d4, [sp, #56] @ 0x38 │ │ │ │ + vmul.f64 d4, d10, d2 │ │ │ │ vmov.f64 d3, d4 │ │ │ │ vmul.f64 d4, d6, d13 │ │ │ │ - vnmls.f64 d3, d1, d0 │ │ │ │ - vstr d3, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d3, d5, d15 │ │ │ │ - vadd.f64 d5, d3, d4 │ │ │ │ - vsub.f64 d12, d3, d4 │ │ │ │ - vmul.f64 d4, d6, d15 │ │ │ │ - vldr d6, [sp, #16] │ │ │ │ - vstr d5, [sp, #136] @ 0x88 │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ - vstr d12, [sp, #288] @ 0x120 │ │ │ │ + vnmls.f64 d3, d14, d1 │ │ │ │ + vstr d3, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d3, d5, d9 │ │ │ │ + vsub.f64 d0, d3, d4 │ │ │ │ + vstr d0, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d0, d3, d4 │ │ │ │ + vmul.f64 d4, d6, d9 │ │ │ │ vmul.f64 d3, d5, d13 │ │ │ │ - vadd.f64 d12, d3, d4 │ │ │ │ - vsub.f64 d5, d3, d4 │ │ │ │ - vmul.f64 d3, d11, d15 │ │ │ │ - vmul.f64 d4, d6, d13 │ │ │ │ - vstr d12, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d12, d3, d4 │ │ │ │ - vadd.f64 d4, d3, d4 │ │ │ │ - vmul.f64 d3, d11, d13 │ │ │ │ - vstr d5, [sp, #144] @ 0x90 │ │ │ │ - vstr d4, [sp, #120] @ 0x78 │ │ │ │ - vmul.f64 d4, d6, d15 │ │ │ │ - vstr d12, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d12, d3, d4 │ │ │ │ + vstr d0, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d0, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vstr d12, [sp, #128] @ 0x80 │ │ │ │ - vstr d3, [sp, #256] @ 0x100 │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ - vldr d5, [r2] │ │ │ │ - adds r1, r7, r3 │ │ │ │ - vldr d6, [sp, #48] @ 0x30 │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ - mov.w r2, ip, lsl #5 │ │ │ │ - vldr d3, [r7] │ │ │ │ - add.w r9, r6, r2 │ │ │ │ - vldr d11, [r1] │ │ │ │ - add r2, r7 │ │ │ │ - adds r4, r2, r3 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - str r1, [sp, #384] @ 0x180 │ │ │ │ - mov.w r1, ip, lsl #4 │ │ │ │ - vmul.f64 d4, d7, d11 │ │ │ │ - vmul.f64 d7, d7, d5 │ │ │ │ - vmla.f64 d4, d6, d5 │ │ │ │ - vldr d5, [r6] │ │ │ │ - add.w lr, r6, r1 │ │ │ │ - add.w r8, r7, r1 │ │ │ │ - add.w r1, lr, r3 │ │ │ │ - add r3, r8 │ │ │ │ - vnmls.f64 d7, d6, d11 │ │ │ │ - vldr d6, [r6] │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ + vmul.f64 d4, d7, d13 │ │ │ │ + vstr d3, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d3, d15, d9 │ │ │ │ + vstr d0, [sp, #296] @ 0x128 │ │ │ │ + vsub.f64 d0, d3, d4 │ │ │ │ + vadd.f64 d3, d3, d4 │ │ │ │ + vmul.f64 d4, d7, d9 │ │ │ │ + vstr d0, [sp, #96] @ 0x60 │ │ │ │ + vstr d3, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d3, d15, d13 │ │ │ │ + vadd.f64 d0, d3, d4 │ │ │ │ + vsub.f64 d4, d3, d4 │ │ │ │ + vstr d4, [sp, #112] @ 0x70 │ │ │ │ + vldr d3, [r8] │ │ │ │ + str r2, [sp, #16] │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r1, [sp, #24] │ │ │ │ + vldr d4, [r2] │ │ │ │ + mov.w r2, r9, lsl #5 │ │ │ │ + add.w lr, r7, r2 │ │ │ │ + add.w sl, r8, r2 │ │ │ │ + add.w r4, sl, r3 │ │ │ │ + add.w r0, lr, r3 │ │ │ │ + str r4, [sp, #28] │ │ │ │ + vmov.f64 d7, d4 │ │ │ │ + vmul.f64 d4, d11, d6 │ │ │ │ + vmla.f64 d4, d12, d7 │ │ │ │ + vmul.f64 d7, d11, d7 │ │ │ │ + vnmls.f64 d7, d12, d6 │ │ │ │ + vldr d6, [r7] │ │ │ │ + vldr d12, [r7] │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vsub.f64 d11, d3, d7 │ │ │ │ - vadd.f64 d7, d3, d7 │ │ │ │ - vstr d5, [sp, #152] @ 0x98 │ │ │ │ - vldr d3, [r9] │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ + vsub.f64 d12, d12, d4 │ │ │ │ vstr d6, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d6, d3, d7 │ │ │ │ + vadd.f64 d7, d3, d7 │ │ │ │ + vldr d3, [lr] │ │ │ │ + vstr d12, [sp, #144] @ 0x90 │ │ │ │ + vldr d12, [sp, #32] │ │ │ │ + vstr d6, [sp, #312] @ 0x138 │ │ │ │ + vldr d6, [sp] │ │ │ │ + str r0, [sp, #0] │ │ │ │ vstr d7, [sp, #320] @ 0x140 │ │ │ │ - vmul.f64 d6, d5, d3 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vstr d11, [sp, #312] @ 0x138 │ │ │ │ - vldr d11, [sp, #24] │ │ │ │ - vmul.f64 d4, d5, d7 │ │ │ │ + vldr d7, [sl] │ │ │ │ + vmul.f64 d4, d6, d7 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ + vmla.f64 d4, d5, d3 │ │ │ │ + vnmls.f64 d6, d5, d7 │ │ │ │ vldr d5, [r4] │ │ │ │ - str r0, [sp, #8] │ │ │ │ - vmla.f64 d4, d11, d3 │ │ │ │ - vnmls.f64 d6, d11, d7 │ │ │ │ vldr d3, [r0] │ │ │ │ + mov.w r0, r9, lsl #4 │ │ │ │ + add.w r2, r7, r0 │ │ │ │ + add.w ip, r8, r0 │ │ │ │ + add.w r1, r2, r3 │ │ │ │ + add.w r4, ip, r3 │ │ │ │ vmul.f64 d7, d8, d5 │ │ │ │ - vldr d11, [sp, #64] @ 0x40 │ │ │ │ - str r4, [sp, #24] │ │ │ │ + sub.w r0, r0, r9 │ │ │ │ + str r1, [sp, #32] │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ vmul.f64 d8, d8, d3 │ │ │ │ - vmla.f64 d7, d11, d3 │ │ │ │ - vnmls.f64 d8, d11, d5 │ │ │ │ - vldr d5, [lr] │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ + str r4, [sp, #88] @ 0x58 │ │ │ │ + vmla.f64 d7, d12, d3 │ │ │ │ + vnmls.f64 d8, d12, d5 │ │ │ │ + vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ - vldr d4, [sp, #40] @ 0x28 │ │ │ │ - vstr d3, [sp, #160] @ 0xa0 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vstr d7, [sp, #168] @ 0xa8 │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + str r2, [sp, #8] │ │ │ │ + vstr d5, [sp, #152] @ 0x98 │ │ │ │ + vldr d5, [r2] │ │ │ │ + vstr d7, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d7, d6, d8 │ │ │ │ vadd.f64 d8, d6, d8 │ │ │ │ - vldr d6, [r8] │ │ │ │ - vmul.f64 d12, d3, d5 │ │ │ │ - str r1, [sp, #16] │ │ │ │ - vstr d7, [sp, #176] @ 0xb0 │ │ │ │ - vmul.f64 d7, d3, d6 │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ - vstr d8, [sp, #184] @ 0xb8 │ │ │ │ - vnmls.f64 d12, d4, d6 │ │ │ │ + vldr d6, [ip] │ │ │ │ + vmul.f64 d12, d4, d5 │ │ │ │ + vstr d7, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d7, d4, d6 │ │ │ │ vldr d4, [r1] │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ - vldr d5, [r3] │ │ │ │ - mul.w r3, r5, ip │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ - movs r5, #48 @ 0x30 │ │ │ │ - vldr d11, [sp, #72] @ 0x48 │ │ │ │ - adds r4, r7, r3 │ │ │ │ - adds r0, r6, r3 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d6, d3, d5 │ │ │ │ - mul.w r3, r5, ip │ │ │ │ - vmla.f64 d6, d11, d4 │ │ │ │ - vmul.f64 d4, d3, d4 │ │ │ │ - adds r1, r6, r3 │ │ │ │ - add r3, r7 │ │ │ │ - movs r5, #120 @ 0x78 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ - vnmls.f64 d4, d11, d5 │ │ │ │ + mov.w r1, r9, lsl #3 │ │ │ │ + vstr d8, [sp, #176] @ 0xb0 │ │ │ │ + sub.w r2, r1, r9 │ │ │ │ + vnmls.f64 d12, d15, d6 │ │ │ │ + mov.w r3, r2, lsl #4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vmla.f64 d7, d15, d5 │ │ │ │ vldr d5, [r4] │ │ │ │ - vldr d11, [sp, #88] @ 0x58 │ │ │ │ - vldr d3, [r1] │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ + add.w r4, r7, r3 │ │ │ │ + add r3, r8 │ │ │ │ + vldr d15, [sp, #40] @ 0x28 │ │ │ │ + vldr d8, [sp, #48] @ 0x30 │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ + vldr d3, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ + vmul.f64 d6, d15, d5 │ │ │ │ + vmul.f64 d15, d15, d4 │ │ │ │ + vldr d11, [sp, #80] @ 0x50 │ │ │ │ + vnmls.f64 d15, d8, d5 │ │ │ │ + vmla.f64 d6, d8, d4 │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d5, d12, d15 │ │ │ │ vadd.f64 d8, d7, d6 │ │ │ │ + vsub.f64 d12, d12, d15 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d8, [sp, #192] @ 0xc0 │ │ │ │ - vadd.f64 d8, d12, d4 │ │ │ │ - vsub.f64 d12, d12, d4 │ │ │ │ - vstr d8, [sp, #200] @ 0xc8 │ │ │ │ - vsub.f64 d4, d7, d12 │ │ │ │ - vadd.f64 d7, d7, d12 │ │ │ │ - vldr d8, [sp, #104] @ 0x68 │ │ │ │ - vstr d4, [sp, #208] @ 0xd0 │ │ │ │ - vmul.f64 d6, d8, d5 │ │ │ │ - vldr d4, [sp, #96] @ 0x60 │ │ │ │ - vstr d7, [sp, #216] @ 0xd8 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vstr d8, [sp, #184] @ 0xb8 │ │ │ │ + vstr d5, [sp, #192] @ 0xc0 │ │ │ │ + vsub.f64 d15, d7, d12 │ │ │ │ + vadd.f64 d12, d7, d12 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add.w r3, r9, r9, lsl #1 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov.w r4, r3, lsl #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r6, r7, r4 │ │ │ │ + add r4, r8 │ │ │ │ + vldr d8, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d6, d3, d5 │ │ │ │ + str r6, [sp, #56] @ 0x38 │ │ │ │ + vstr d12, [sp, #208] @ 0xd0 │ │ │ │ + vldr d12, [sp, #112] @ 0x70 │ │ │ │ + vstr d15, [sp, #200] @ 0xc8 │ │ │ │ vmla.f64 d6, d4, d7 │ │ │ │ - vmul.f64 d7, d8, d7 │ │ │ │ - vldr d8, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d7, d3, d7 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add.w r6, r7, r0 │ │ │ │ + add r0, r8 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r0, [sp, #72] @ 0x48 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ - vldr d4, [r3] │ │ │ │ - mul.w r3, r5, ip │ │ │ │ - movs r5, #88 @ 0x58 │ │ │ │ + vldr d4, [r4] │ │ │ │ vmul.f64 d5, d8, d4 │ │ │ │ - adds r0, r6, r3 │ │ │ │ vmla.f64 d5, d11, d3 │ │ │ │ vmul.f64 d3, d8, d3 │ │ │ │ - add r3, r7 │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ vnmls.f64 d3, d11, d4 │ │ │ │ - vldr d4, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d8, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d11, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d8, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - vstr d11, [sp, #232] @ 0xe8 │ │ │ │ - vstr d6, [sp, #248] @ 0xf8 │ │ │ │ - vmul.f64 d8, d0, d7 │ │ │ │ - vldr d6, [r0] │ │ │ │ - mul.w r0, r5, ip │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ - vstr d3, [sp, #240] @ 0xf0 │ │ │ │ - add.w sl, r6, r0 │ │ │ │ - add r0, r7 │ │ │ │ - vmul.f64 d0, d0, d6 │ │ │ │ - vmla.f64 d8, d2, d6 │ │ │ │ - vldr d3, [sp, #256] @ 0x100 │ │ │ │ - mul.w r4, r5, ip │ │ │ │ - vldr d6, [sl] │ │ │ │ - movs r5, #24 │ │ │ │ - add.w fp, r6, r4 │ │ │ │ - add r4, r7 │ │ │ │ - vnmls.f64 d0, d2, d7 │ │ │ │ + vstr d8, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d8, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vldr d6, [r6] │ │ │ │ + vstr d11, [sp, #224] @ 0xe0 │ │ │ │ + vldr d11, [sp, #104] @ 0x68 │ │ │ │ + vstr d8, [sp, #232] @ 0xe8 │ │ │ │ + vstr d7, [sp, #240] @ 0xf0 │ │ │ │ vldr d7, [r0] │ │ │ │ - mul.w r1, r5, ip │ │ │ │ - vmul.f64 d2, d4, d7 │ │ │ │ - adds r3, r6, r1 │ │ │ │ - vmla.f64 d2, d3, d6 │ │ │ │ - vmul.f64 d6, d4, d6 │ │ │ │ - vldr d4, [fp] │ │ │ │ - vnmls.f64 d6, d3, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vldr d11, [sp, #112] @ 0x70 │ │ │ │ - vldr d12, [sp, #128] @ 0x80 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ - vmul.f64 d3, d11, d7 │ │ │ │ - vmla.f64 d3, d12, d4 │ │ │ │ - vmul.f64 d4, d11, d4 │ │ │ │ - vnmls.f64 d4, d12, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - adds r3, r1, r7 │ │ │ │ + mul.w r0, fp, r9 │ │ │ │ + add.w fp, r7, r2 │ │ │ │ + add r2, r8 │ │ │ │ + add.w r6, r7, r0 │ │ │ │ + add r0, r8 │ │ │ │ + vldr d5, [r6] │ │ │ │ + vmul.f64 d8, d1, d7 │ │ │ │ + vmul.f64 d1, d1, d6 │ │ │ │ + str r6, [sp, #80] @ 0x50 │ │ │ │ + str r0, [sp, #92] @ 0x5c │ │ │ │ + add.w r6, r7, r3 │ │ │ │ + add r3, r8 │ │ │ │ + vnmls.f64 d1, d2, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vmla.f64 d8, d2, d6 │ │ │ │ + add.w r0, r8, r1 │ │ │ │ + vldr d6, [fp] │ │ │ │ + vmul.f64 d2, d11, d7 │ │ │ │ + vmla.f64 d2, d12, d5 │ │ │ │ + vmul.f64 d5, d11, d5 │ │ │ │ + vnmls.f64 d5, d12, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ + str r6, [sp, #96] @ 0x60 │ │ │ │ + vldr d11, [r5, #-112] @ 0xffffff90 │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ - mov r1, r7 │ │ │ │ - vldr d12, [r3] │ │ │ │ - mov.w r3, ip, lsl #3 │ │ │ │ - adds r5, r6, r3 │ │ │ │ - str r5, [sp, #112] @ 0x70 │ │ │ │ - vmul.f64 d5, d10, d12 │ │ │ │ - vmla.f64 d5, d14, d7 │ │ │ │ - vmul.f64 d7, d10, d7 │ │ │ │ - vadd.f64 d10, d8, d3 │ │ │ │ - vadd.f64 d11, d0, d4 │ │ │ │ - vsub.f64 d0, d0, d4 │ │ │ │ + str r0, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d3, d4, d7 │ │ │ │ + vmla.f64 d3, d0, d6 │ │ │ │ + vmul.f64 d6, d4, d6 │ │ │ │ + vldr d4, [r5, #-104] @ 0xffffff98 │ │ │ │ + vnmls.f64 d6, d0, d7 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, r7, r1 │ │ │ │ + add r1, r9 │ │ │ │ + vldr d7, [r6] │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r3, [sp, #112] @ 0x70 │ │ │ │ + add.w r6, r7, r1 │ │ │ │ + add r1, r8 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ + vmla.f64 d4, d11, d7 │ │ │ │ + vldr d11, [r5, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d7, d11, d7 │ │ │ │ + vldr d11, [r5, #-112] @ 0xffffff90 │ │ │ │ + vadd.f64 d12, d2, d4 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ + vnmls.f64 d7, d11, d0 │ │ │ │ + vadd.f64 d11, d8, d3 │ │ │ │ vsub.f64 d3, d8, d3 │ │ │ │ - vldr d8, [r5] │ │ │ │ - adds r5, r7, r3 │ │ │ │ - vnmls.f64 d7, d14, d12 │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ - vmov.f64 d14, d10 │ │ │ │ - str r5, [sp, #120] @ 0x78 │ │ │ │ - vstr d11, [sp, #264] @ 0x108 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - vadd.f64 d10, d2, d5 │ │ │ │ + vadd.f64 d0, d1, d6 │ │ │ │ + vldr d8, [r3] │ │ │ │ + vsub.f64 d6, d1, d6 │ │ │ │ + mov.w r3, #104 @ 0x68 │ │ │ │ + vsub.f64 d15, d11, d12 │ │ │ │ + vstr d11, [sp, #248] @ 0xf8 │ │ │ │ + vstr d12, [sp, #256] @ 0x100 │ │ │ │ + vstr d0, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d11, d5, d7 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vldr d5, [sp, #136] @ 0x88 │ │ │ │ + str r1, [sp, #136] @ 0x88 │ │ │ │ + vsub.f64 d2, d3, d7 │ │ │ │ + vadd.f64 d1, d3, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vsub.f64 d12, d0, d11 │ │ │ │ + mul.w r0, r3, r9 │ │ │ │ + vstr d15, [sp, #328] @ 0x148 │ │ │ │ + vadd.f64 d15, d6, d4 │ │ │ │ + vsub.f64 d4, d6, d4 │ │ │ │ + vldr d6, [sp, #128] @ 0x80 │ │ │ │ + str r6, [sp, #128] @ 0x80 │ │ │ │ + add.w r3, r7, r0 │ │ │ │ + add r0, r8 │ │ │ │ + vmul.f64 d0, d10, d7 │ │ │ │ + vldr d3, [r3] │ │ │ │ + str r3, [sp, #124] @ 0x7c │ │ │ │ + vstr d2, [sp, #280] @ 0x118 │ │ │ │ + vstr d11, [sp, #272] @ 0x110 │ │ │ │ + vstr d4, [sp, #344] @ 0x158 │ │ │ │ + vmla.f64 d0, d14, d8 │ │ │ │ + vmul.f64 d8, d10, d8 │ │ │ │ + vstr d12, [sp, #336] @ 0x150 │ │ │ │ + vstr d1, [sp, #352] @ 0x160 │ │ │ │ + vnmls.f64 d8, d14, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vmul.f64 d2, d6, d7 │ │ │ │ + vmla.f64 d2, d5, d3 │ │ │ │ + vmul.f64 d3, d6, d3 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r9, r9, lsl #2 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vnmls.f64 d3, d5, d7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r3, r7, r1 │ │ │ │ + vmul.f64 d4, d9, d6 │ │ │ │ + add r1, r8 │ │ │ │ + str r3, [sp, #376] @ 0x178 │ │ │ │ + vmla.f64 d4, d13, d7 │ │ │ │ + vmul.f64 d7, d9, d7 │ │ │ │ + vnmls.f64 d7, d13, d6 │ │ │ │ + vldr d6, [r3] │ │ │ │ + vldr d1, [r1] │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + vldr d9, [sp, #288] @ 0x120 │ │ │ │ + vldr d10, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d12, d8, d7 │ │ │ │ + vsub.f64 d8, d8, d7 │ │ │ │ + vldr d11, [sp, #312] @ 0x138 │ │ │ │ + vmul.f64 d5, d9, d1 │ │ │ │ + ldr r6, [sp, #80] @ 0x50 │ │ │ │ + vmla.f64 d5, d10, d6 │ │ │ │ + vmul.f64 d6, d9, d6 │ │ │ │ + vnmls.f64 d6, d10, d1 │ │ │ │ + vadd.f64 d10, d0, d4 │ │ │ │ + vsub.f64 d4, d0, d4 │ │ │ │ + vldr d0, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d1, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vstr d14, [sp, #256] @ 0x100 │ │ │ │ - vsub.f64 d12, d14, d10 │ │ │ │ - vadd.f64 d2, d0, d5 │ │ │ │ - vsub.f64 d0, d0, d5 │ │ │ │ - vldr d5, [sp, #144] @ 0x90 │ │ │ │ - vstr d12, [sp, #328] @ 0x148 │ │ │ │ - vadd.f64 d12, d6, d7 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vstr d0, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d14, d11, d12 │ │ │ │ - vstr d12, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d0, d3, d7 │ │ │ │ - vsub.f64 d6, d3, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - adds r5, r6, r3 │ │ │ │ - add r3, r7 │ │ │ │ - str r3, [sp, #128] @ 0x80 │ │ │ │ - vstr d14, [sp, #336] @ 0x150 │ │ │ │ - vmov.f64 d14, d2 │ │ │ │ - vstr d0, [sp, #352] @ 0x160 │ │ │ │ - vmul.f64 d0, d9, d7 │ │ │ │ - vmla.f64 d0, d1, d8 │ │ │ │ - vmul.f64 d8, d9, d8 │ │ │ │ - vstr d6, [sp, #280] @ 0x118 │ │ │ │ - vldr d6, [sp, #136] @ 0x88 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vnmls.f64 d8, d1, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - vldr d1, [sp, #288] @ 0x120 │ │ │ │ - vldr d9, [sp, #296] @ 0x128 │ │ │ │ - vmul.f64 d3, d6, d7 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - vmla.f64 d3, d5, d4 │ │ │ │ - vmul.f64 d4, d6, d4 │ │ │ │ - adds r7, r6, r3 │ │ │ │ - str r7, [sp, #136] @ 0x88 │ │ │ │ - vldr d6, [r7] │ │ │ │ - mov r7, r1 │ │ │ │ - add r7, r3 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vnmls.f64 d4, d5, d7 │ │ │ │ - str r7, [sp, #144] @ 0x90 │ │ │ │ - vldr d7, [r7] │ │ │ │ - mul.w r3, r3, ip │ │ │ │ - adds r1, r3, r1 │ │ │ │ - adds r7, r6, r3 │ │ │ │ - vmul.f64 d5, d15, d7 │ │ │ │ - vmul.f64 d15, d15, d6 │ │ │ │ - vmla.f64 d5, d13, d6 │ │ │ │ - vldr d2, [r1] │ │ │ │ - vnmls.f64 d15, d13, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vmul.f64 d6, d1, d2 │ │ │ │ - vmla.f64 d6, d9, d7 │ │ │ │ - vmul.f64 d7, d1, d7 │ │ │ │ - vnmls.f64 d7, d9, d2 │ │ │ │ - vadd.f64 d9, d0, d5 │ │ │ │ - vadd.f64 d12, d8, d15 │ │ │ │ - vsub.f64 d5, d0, d5 │ │ │ │ - vsub.f64 d15, d8, d15 │ │ │ │ - vldr d8, [pc, #932] @ 4fcb0 │ │ │ │ - vadd.f64 d1, d3, d6 │ │ │ │ - vstr d9, [sp, #288] @ 0x120 │ │ │ │ + vsub.f64 d13, d10, d1 │ │ │ │ + vadd.f64 d7, d8, d5 │ │ │ │ + vadd.f64 d1, d10, d1 │ │ │ │ + vstr d13, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d13, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d0, [sp, #208] @ 0xd0 │ │ │ │ - vldr d3, [sp, #248] @ 0xf8 │ │ │ │ - vldr d11, [sp, #312] @ 0x138 │ │ │ │ - vadd.f64 d2, d4, d7 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - vsub.f64 d13, d9, d1 │ │ │ │ - vldr d4, [sp, #176] @ 0xb0 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - vsub.f64 d9, d5, d7 │ │ │ │ - vstr d2, [sp, #360] @ 0x168 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - vsub.f64 d2, d12, d2 │ │ │ │ - vadd.f64 d7, d15, d6 │ │ │ │ - vsub.f64 d15, d15, d6 │ │ │ │ - vstr d13, [sp, #296] @ 0x128 │ │ │ │ - vldr d13, [pc, #864] @ 4fcb8 │ │ │ │ - vstr d2, [sp, #368] @ 0x170 │ │ │ │ - vstr d5, [sp, #376] @ 0x178 │ │ │ │ - vldr d2, [sp, #240] @ 0xf0 │ │ │ │ - vldr d5, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d3, d8, d5 │ │ │ │ + vldr d5, [sp, #144] @ 0x90 │ │ │ │ + vldr d8, [pc, #896] @ 54270 │ │ │ │ + vsub.f64 d14, d12, d13 │ │ │ │ + vsub.f64 d9, d4, d6 │ │ │ │ + vadd.f64 d12, d12, d13 │ │ │ │ + vldr d13, [pc, #880] @ 54270 │ │ │ │ + vstr d14, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d14, d4, d6 │ │ │ │ + vldr d4, [sp, #168] @ 0xa8 │ │ │ │ + vstr d14, [sp, #360] @ 0x168 │ │ │ │ + vldr d14, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ - vadd.f64 d5, d0, d2 │ │ │ │ - vldr d0, [sp, #216] @ 0xd8 │ │ │ │ - vmul.f64 d5, d5, d8 │ │ │ │ - vsub.f64 d4, d0, d3 │ │ │ │ - vldr d0, [sp, #168] @ 0xa8 │ │ │ │ + vstr d3, [sp, #368] @ 0x170 │ │ │ │ + vldr d3, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d5, d0, d14 │ │ │ │ + vldr d0, [sp, #240] @ 0xf0 │ │ │ │ + vldr d14, [pc, #844] @ 54278 │ │ │ │ + vsub.f64 d4, d3, d0 │ │ │ │ + vldr d3, [sp, #160] @ 0xa0 │ │ │ │ + vmul.f64 d0, d7, d8 │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ + vldr d8, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d4, d4, d14 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ - vmul.f64 d4, d4, d8 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vadd.f64 d5, d11, d0 │ │ │ │ - vmul.f64 d0, d7, d13 │ │ │ │ - vldr d8, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d5, d11, d3 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d4, [pc, #796] @ 4fcc0 │ │ │ │ + vldr d4, [pc, #804] @ 54280 │ │ │ │ vnmls.f64 d0, d9, d4 │ │ │ │ vmul.f64 d4, d8, d4 │ │ │ │ - vmla.f64 d4, d14, d13 │ │ │ │ - vmul.f64 d9, d9, d13 │ │ │ │ + vldr d8, [pc, #776] @ 54270 │ │ │ │ + vmla.f64 d4, d15, d8 │ │ │ │ vadd.f64 d8, d0, d4 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - vldr d0, [pc, #768] @ 4fcc0 │ │ │ │ + vldr d0, [pc, #760] @ 54270 │ │ │ │ + vmul.f64 d9, d9, d0 │ │ │ │ + vldr d0, [pc, #768] @ 54280 │ │ │ │ vmla.f64 d9, d7, d0 │ │ │ │ - vmul.f64 d7, d14, d0 │ │ │ │ - vldr d14, [sp, #280] @ 0x118 │ │ │ │ - vnmls.f64 d7, d14, d13 │ │ │ │ - vldr d14, [sp, #224] @ 0xe0 │ │ │ │ + vmul.f64 d7, d15, d0 │ │ │ │ + vldr d15, [sp, #280] @ 0x118 │ │ │ │ + vldr d0, [pc, #736] @ 54270 │ │ │ │ + vnmls.f64 d7, d15, d0 │ │ │ │ vadd.f64 d0, d9, d7 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ vsub.f64 d9, d2, d8 │ │ │ │ vadd.f64 d2, d2, d8 │ │ │ │ vstr d9, [fp] │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d9, [sl] │ │ │ │ + vstr d9, [r6] │ │ │ │ vstr d5, [r3] │ │ │ │ vsub.f64 d5, d6, d0 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vldr d9, [sp, #304] @ 0x130 │ │ │ │ - vldr d0, [pc, #696] @ 4fcc0 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d2, [r8] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ + ldr r6, [sp, #64] @ 0x40 │ │ │ │ + vstr d5, [sl] │ │ │ │ vsub.f64 d5, d7, d3 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ - vstr d5, [r2] │ │ │ │ - ldr r2, [sp, #384] @ 0x180 │ │ │ │ - vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ - vldr d3, [sp, #160] @ 0xa0 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vadd.f64 d7, d9, d3 │ │ │ │ - vadd.f64 d6, d2, d14 │ │ │ │ + vldr d9, [sp, #304] @ 0x130 │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r6, [sp, #96] @ 0x60 │ │ │ │ + vstr d3, [r3] │ │ │ │ + vstr d6, [r6] │ │ │ │ + vldr d6, [sp, #152] @ 0x98 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + vldr d2, [sp, #184] @ 0xb8 │ │ │ │ + vldr d15, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d7, d9, d6 │ │ │ │ + vldr d10, [sp, #248] @ 0xf8 │ │ │ │ + vldr d8, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d6, d2, d15 │ │ │ │ + vldr d15, [sp, #192] @ 0xc0 │ │ │ │ + vldr d2, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d10, d10, d8 │ │ │ │ + vldr d8, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #200] @ 0xc8 │ │ │ │ - vldr d2, [sp, #232] @ 0xe8 │ │ │ │ - vldr d14, [sp, #320] @ 0x140 │ │ │ │ - vldr d8, [sp, #288] @ 0x120 │ │ │ │ - vadd.f64 d3, d6, d2 │ │ │ │ - vldr d6, [sp, #184] @ 0xb8 │ │ │ │ - vldr d2, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d1, d8, d1 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - vadd.f64 d6, d14, d6 │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ - vldr d8, [pc, #576] @ 4fcb0 │ │ │ │ + vadd.f64 d3, d15, d2 │ │ │ │ + vldr d2, [sp, #176] @ 0xb0 │ │ │ │ + vldr d15, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d6, d15, d2 │ │ │ │ vadd.f64 d5, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d10, d3, d10 │ │ │ │ vadd.f64 d3, d1, d10 │ │ │ │ vsub.f64 d10, d10, d1 │ │ │ │ vldr d1, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d2, d1, d2 │ │ │ │ - vldr d1, [sp, #360] @ 0x168 │ │ │ │ - vadd.f64 d12, d12, d1 │ │ │ │ + vadd.f64 d2, d1, d8 │ │ │ │ + vldr d8, [pc, #568] @ 54280 │ │ │ │ vsub.f64 d1, d2, d12 │ │ │ │ vadd.f64 d12, d2, d12 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vldr d3, [sp, #160] @ 0xa0 │ │ │ │ + vstr d2, [r2] │ │ │ │ vsub.f64 d2, d10, d6 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ vadd.f64 d6, d6, d10 │ │ │ │ - vldr d10, [sp, #248] @ 0xf8 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vstr d6, [r0] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vldr d10, [sp, #240] @ 0xf0 │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ + vstr d6, [r3] │ │ │ │ vsub.f64 d6, d7, d1 │ │ │ │ - vstr d4, [r6] │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sp, #216] @ 0xd8 │ │ │ │ - vldr d4, [sp, #176] @ 0xb0 │ │ │ │ - vstr d6, [r9] │ │ │ │ + vstr d4, [r7] │ │ │ │ + ldr r3, [sp, #104] @ 0x68 │ │ │ │ + vldr d1, [sp, #208] @ 0xd0 │ │ │ │ + vstr d6, [lr] │ │ │ │ vsub.f64 d6, d12, d5 │ │ │ │ vadd.f64 d5, d5, d12 │ │ │ │ - vmov.f64 d12, d13 │ │ │ │ + vldr d4, [sp, #168] @ 0xa8 │ │ │ │ + vldr d12, [sp, #360] @ 0x168 │ │ │ │ vstr d6, [r2] │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d6, d11, d3 │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ vstr d5, [r2] │ │ │ │ + vldr d5, [sp, #144] @ 0x90 │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d1, d10 │ │ │ │ - vldr d5, [sp, #152] @ 0x98 │ │ │ │ - vldr d1, [sp, #240] @ 0xf0 │ │ │ │ - vldr d10, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d6, d5, d4 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vldr d4, [sp, #208] @ 0xd0 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ + vldr d1, [sp, #232] @ 0xe8 │ │ │ │ + vadd.f64 d5, d5, d4 │ │ │ │ + vldr d4, [sp, #200] @ 0xc8 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vldr d0, [sp, #368] @ 0x170 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ + vldr d10, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d2, d5, d7 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ + vsub.f64 d7, d1, d4 │ │ │ │ + vldr d11, [sp, #352] @ 0x160 │ │ │ │ + ldr r2, [sp, #124] @ 0x7c │ │ │ │ + vmul.f64 d4, d10, d13 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vnmls.f64 d4, d11, d8 │ │ │ │ + vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d5, d1, d4 │ │ │ │ - vsub.f64 d7, d11, d7 │ │ │ │ - vldr d11, [sp, #376] @ 0x178 │ │ │ │ - vmul.f64 d5, d5, d8 │ │ │ │ - vmul.f64 d1, d11, d0 │ │ │ │ - vmla.f64 d1, d15, d13 │ │ │ │ - vldr d13, [sp, #344] @ 0x158 │ │ │ │ - vadd.f64 d4, d5, d7 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vmul.f64 d5, d13, d12 │ │ │ │ - vnmls.f64 d5, d10, d0 │ │ │ │ - vadd.f64 d2, d1, d5 │ │ │ │ - vsub.f64 d5, d5, d1 │ │ │ │ - vmul.f64 d1, d15, d0 │ │ │ │ - vmul.f64 d15, d10, d12 │ │ │ │ - vmla.f64 d15, d13, d0 │ │ │ │ - vnmls.f64 d1, d11, d12 │ │ │ │ - vadd.f64 d0, d1, d15 │ │ │ │ - vsub.f64 d15, d15, d1 │ │ │ │ - vsub.f64 d1, d3, d2 │ │ │ │ - vadd.f64 d3, d3, d2 │ │ │ │ - vstr d1, [r2] │ │ │ │ - vsub.f64 d1, d5, d7 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vstr d1, [r5] │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ - ldr r5, [sp, #112] @ 0x70 │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ - vldr d5, [sp, #200] @ 0xc8 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vsub.f64 d7, d6, d0 │ │ │ │ - vstr d3, [r5] │ │ │ │ - vadd.f64 d6, d6, d0 │ │ │ │ - vldr d3, [sp, #160] @ 0xa0 │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ - vstr d7, [r7] │ │ │ │ - vsub.f64 d7, d15, d4 │ │ │ │ - ldr r7, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d4, d4, d15 │ │ │ │ - vldr d0, [sp, #296] @ 0x128 │ │ │ │ - vldr d13, [sp, #368] @ 0x170 │ │ │ │ - vldr d10, [sp, #328] @ 0x148 │ │ │ │ - vstr d7, [r7] │ │ │ │ - vsub.f64 d7, d9, d3 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vadd.f64 d1, d0, d13 │ │ │ │ - vldr d4, [sp, #232] @ 0xe8 │ │ │ │ - vsub.f64 d0, d0, d13 │ │ │ │ - vstr d6, [r8] │ │ │ │ - vmov.f64 d9, d8 │ │ │ │ - vldr d11, [sp, #336] @ 0x150 │ │ │ │ + vmul.f64 d7, d12, d8 │ │ │ │ + vmla.f64 d7, d0, d13 │ │ │ │ + vmul.f64 d0, d0, d8 │ │ │ │ + vnmls.f64 d0, d12, d13 │ │ │ │ + vadd.f64 d1, d7, d4 │ │ │ │ + vsub.f64 d4, d4, d7 │ │ │ │ + vmul.f64 d7, d11, d13 │ │ │ │ + vmla.f64 d7, d10, d8 │ │ │ │ + vldr d10, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d8, d0, d7 │ │ │ │ + vsub.f64 d7, d7, d0 │ │ │ │ + vsub.f64 d0, d2, d1 │ │ │ │ + vadd.f64 d2, d2, d1 │ │ │ │ + vstr d0, [r4] │ │ │ │ + vsub.f64 d0, d4, d6 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + ldr r4, [sp, #88] @ 0x58 │ │ │ │ + vldr d4, [sp, #224] @ 0xe0 │ │ │ │ + vstr d0, [r2] │ │ │ │ + ldr r2, [sp, #112] @ 0x70 │ │ │ │ + vstr d6, [r4] │ │ │ │ + vsub.f64 d6, d5, d8 │ │ │ │ + vadd.f64 d5, d5, d8 │ │ │ │ + vldr d0, [sp, #288] @ 0x120 │ │ │ │ + vldr d8, [sp, #328] @ 0x148 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vldr d2, [sp, #176] @ 0xb0 │ │ │ │ + ldr r2, [sp, #376] @ 0x178 │ │ │ │ + vadd.f64 d1, d0, d10 │ │ │ │ + vsub.f64 d0, d0, d10 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vsub.f64 d6, d7, d3 │ │ │ │ + vadd.f64 d3, d3, d7 │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vstr d3, [r3] │ │ │ │ + vldr d6, [sp, #152] @ 0x98 │ │ │ │ + vstr d5, [ip] │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vldr d5, [sp, #192] @ 0xc0 │ │ │ │ + vsub.f64 d7, d9, d6 │ │ │ │ + vldr d9, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d6, d4, d5 │ │ │ │ - vldr d5, [sp, #224] @ 0xe0 │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ - ldr r7, [sp, #144] @ 0x90 │ │ │ │ - vsub.f64 d5, d2, d5 │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ + vldr d5, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #184] @ 0xb8 │ │ │ │ - vsub.f64 d6, d14, d6 │ │ │ │ + vsub.f64 d5, d6, d5 │ │ │ │ + vsub.f64 d6, d15, d2 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d5, d10, d11 │ │ │ │ + vsub.f64 d5, d8, d9 │ │ │ │ vadd.f64 d2, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vadd.f64 d1, d10, d11 │ │ │ │ - vmul.f64 d2, d2, d8 │ │ │ │ - vmul.f64 d5, d5, d8 │ │ │ │ + vadd.f64 d1, d8, d9 │ │ │ │ + vmul.f64 d2, d2, d14 │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d1, d1, d0 │ │ │ │ vsub.f64 d0, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vmul.f64 d1, d1, d9 │ │ │ │ - vmul.f64 d8, d8, d9 │ │ │ │ + vmul.f64 d1, d1, d14 │ │ │ │ + vmul.f64 d8, d8, d14 │ │ │ │ vstr d0, [r1] │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ vsub.f64 d0, d1, d6 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ vstr d0, [r1] │ │ │ │ - vstr d6, [r3] │ │ │ │ + vstr d6, [r0] │ │ │ │ vsub.f64 d6, d7, d8 │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - vstr d3, [lr] │ │ │ │ - vstr d6, [r1] │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r6, [sp, #56] @ 0x38 │ │ │ │ + ldr r0, [sp, #120] @ 0x78 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + ldr r1, [sp, #136] @ 0x88 │ │ │ │ + str r3, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r3, [sp, #380] @ 0x17c │ │ │ │ + vstr d6, [r6] │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vstr d4, [r7] │ │ │ │ - ldr r5, [sp, #120] @ 0x78 │ │ │ │ - ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #504] @ 0x1f8 │ │ │ │ - ldr r3, [sp, #388] @ 0x184 │ │ │ │ - vstr d7, [r5] │ │ │ │ - add r6, r3 │ │ │ │ - ldr r3, [sp, #392] @ 0x188 │ │ │ │ + ldr r2, [sp, #496] @ 0x1f0 │ │ │ │ add r7, r3 │ │ │ │ - ldr r3, [sp, #396] @ 0x18c │ │ │ │ - str r7, [sp, #4] │ │ │ │ - eor.w ip, ip, r3 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - adds r3, #64 @ 0x40 │ │ │ │ - str r3, [sp, #32] │ │ │ │ - ldrd r2, r3, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r3, [sp, #384] @ 0x180 │ │ │ │ + vstr d6, [r4] │ │ │ │ + vstr d4, [r1] │ │ │ │ + vstr d7, [r0] │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #388] @ 0x184 │ │ │ │ + eor.w r9, r9, r3 │ │ │ │ + ldr r3, [sp, #500] @ 0x1f4 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 4f448 │ │ │ │ - add sp, #404 @ 0x194 │ │ │ │ + bne.w 539de │ │ │ │ + add sp, #396 @ 0x18c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 4ff30 ) │ │ │ │ - subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 4ff74 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 5452c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ + subs r3, #205 @ 0xcd │ │ │ │ + str r7, [r7, #100] @ 0x64 │ │ │ │ + add r0, pc, #632 @ (adr r0, 544f8 ) │ │ │ │ + subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - @ instruction: 0xf7a40004 │ │ │ │ + movs r2, #10 │ │ │ │ + movs r5, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0004fcd0 : │ │ │ │ - ldr r2, [pc, #8] @ (4fcdc ) │ │ │ │ - ldr r1, [pc, #12] @ (4fce0 ) │ │ │ │ +00054290 : │ │ │ │ + ldr r2, [pc, #8] @ (5429c ) │ │ │ │ + ldr r1, [pc, #12] @ (542a0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldmia r5, {r5, r6, r7} │ │ │ │ - movs r4, r0 │ │ │ │ - bl fff7fce2 │ │ │ │ + strh.w r0, [r0, r4] │ │ │ │ + bl fff4c2a2 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r0 │ │ │ │ - mov r7, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #900 @ 0x384 │ │ │ │ - mov r8, r3 │ │ │ │ - ldr.w r3, [pc, #3836] @ 50bf8 │ │ │ │ - ldrd r1, r0, [sp, #1000] @ 0x3e8 │ │ │ │ - add r3, pc │ │ │ │ + sub.w sp, sp, #908 @ 0x38c │ │ │ │ + ldrd r1, r0, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr.w r3, [pc, #3896] @ 55208 │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 51226 │ │ │ │ - ldr r1, [sp, #1008] @ 0x3f0 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #884] @ 0x374 │ │ │ │ - negs r1, r1 │ │ │ │ - str r1, [sp, #888] @ 0x378 │ │ │ │ - ldr.w r1, [pc, #3812] @ 50bfc │ │ │ │ + add r3, pc │ │ │ │ + bge.w 55842 │ │ │ │ + ldr r1, [sp, #1016] @ 0x3f8 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r1, [sp, #892] @ 0x37c │ │ │ │ + rsb r1, r1, #0 │ │ │ │ + str r1, [sp, #896] @ 0x380 │ │ │ │ + ldr.w r1, [pc, #3872] @ 5520c │ │ │ │ ldr r3, [r3, r1] │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #892] @ 0x37c │ │ │ │ - ldr r3, [sp, #1000] @ 0x3e8 │ │ │ │ - add.w sl, r2, r3, lsl #6 │ │ │ │ - vldr d8, [sl, #-64] @ 0xffffffc0 │ │ │ │ - mov.w r3, r8, lsl #7 │ │ │ │ - vldr d7, [sl, #-48] @ 0xffffffd0 │ │ │ │ - add.w r2, fp, r3 │ │ │ │ - vldr d6, [sl, #-48] @ 0xffffffd0 │ │ │ │ - adds r1, r7, r3 │ │ │ │ - vldr d5, [sl, #-40] @ 0xffffffd8 │ │ │ │ - mov.w ip, #200 @ 0xc8 │ │ │ │ - vmul.f64 d4, d8, d7 │ │ │ │ - vldr d7, [sl, #-56] @ 0xffffffc8 │ │ │ │ - vldr d3, [sl, #-32] @ 0xffffffe0 │ │ │ │ - add.w sl, sl, #64 @ 0x40 │ │ │ │ - vldr d0, [sl, #-88] @ 0xffffffa8 │ │ │ │ + str r3, [sp, #900] @ 0x384 │ │ │ │ + ldr r3, [sp, #1008] @ 0x3f0 │ │ │ │ + add.w r9, r2, r3, lsl #6 │ │ │ │ + vldr d3, [r9, #-64] @ 0xffffffc0 │ │ │ │ + mov.w r4, #200 @ 0xc8 │ │ │ │ + add.w r9, r9, #64 @ 0x40 │ │ │ │ + vldr d7, [r9, #-112] @ 0xffffff90 │ │ │ │ + vldr d6, [r9, #-112] @ 0xffffff90 │ │ │ │ + vldr d5, [r9, #-104] @ 0xffffff98 │ │ │ │ + vstr d3, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d4, d3, d7 │ │ │ │ + vldr d7, [r9, #-120] @ 0xffffff88 │ │ │ │ + vldr d9, [r9, #-96] @ 0xffffffa0 │ │ │ │ + vldr d0, [r9, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sl, #-120] @ 0xffffff88 │ │ │ │ - vldr d13, [sl, #-80] @ 0xffffffb0 │ │ │ │ - vmul.f64 d11, d8, d3 │ │ │ │ - vstr d3, [sp] │ │ │ │ + vldr d6, [r9, #-120] @ 0xffffff88 │ │ │ │ + vldr d13, [r9, #-80] @ 0xffffffb0 │ │ │ │ + vmul.f64 d11, d3, d9 │ │ │ │ + vldr d15, [r9, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d5, d6, d5 │ │ │ │ - vldr d6, [sl, #-104] @ 0xffffff98 │ │ │ │ - vldr d15, [sl, #-72] @ 0xffffffb8 │ │ │ │ - vmul.f64 d6, d8, d6 │ │ │ │ + vldr d6, [r9, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d6, d3, d6 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ vsub.f64 d1, d4, d5 │ │ │ │ - vldr d4, [sl, #-112] @ 0xffffff90 │ │ │ │ - vldr d5, [sl, #-120] @ 0xffffff88 │ │ │ │ - vadd.f64 d9, d7, d6 │ │ │ │ + vldr d5, [r9, #-120] @ 0xffffff88 │ │ │ │ + vadd.f64 d10, d7, d6 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [sl, #-104] @ 0xffffff98 │ │ │ │ - vmul.f64 d10, d4, d0 │ │ │ │ - vldr d4, [sl, #-104] @ 0xffffff98 │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ - vldr d2, [sl, #-120] @ 0xffffff88 │ │ │ │ - vmul.f64 d12, d4, d0 │ │ │ │ - vldr d4, [sl, #-112] @ 0xffffff90 │ │ │ │ - vstr d10, [sp, #64] @ 0x40 │ │ │ │ - vstr d1, [sp, #8] │ │ │ │ - vmul.f64 d2, d2, d15 │ │ │ │ - vstr d6, [sp, #56] @ 0x38 │ │ │ │ - vmul.f64 d6, d5, d3 │ │ │ │ - vldr d5, [sl, #-112] @ 0xffffff90 │ │ │ │ - vmul.f64 d1, d8, d13 │ │ │ │ - vstr d9, [sp, #16] │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ - vmul.f64 d7, d8, d0 │ │ │ │ - vmul.f64 d14, d5, d3 │ │ │ │ - vmul.f64 d3, d4, d13 │ │ │ │ - vldr d4, [sl, #-120] @ 0xffffff88 │ │ │ │ - vldr d5, [sl, #-120] @ 0xffffff88 │ │ │ │ - vldr d9, [sl, #-112] @ 0xffffff90 │ │ │ │ - vmul.f64 d4, d4, d13 │ │ │ │ + vldr d6, [r9, #-104] @ 0xffffff98 │ │ │ │ + vstr d1, [sp] │ │ │ │ + vmul.f64 d1, d3, d13 │ │ │ │ + vmul.f64 d6, d6, d9 │ │ │ │ + vstr d2, [sp, #24] │ │ │ │ + vmul.f64 d2, d3, d15 │ │ │ │ + vstr d7, [sp, #16] │ │ │ │ + vmul.f64 d7, d3, d0 │ │ │ │ + vstr d10, [sp, #8] │ │ │ │ + vstr d6, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d6, d5, d9 │ │ │ │ + vldr d5, [r9, #-112] @ 0xffffff90 │ │ │ │ + vstr d2, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d14, d5, d9 │ │ │ │ + vldr d5, [r9, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vmul.f64 d9, d9, d15 │ │ │ │ - vmov.f64 d10, d4 │ │ │ │ - vldr d4, [sl, #-104] @ 0xffffff98 │ │ │ │ - vmul.f64 d4, d4, d13 │ │ │ │ - vstr d4, [sp, #40] @ 0x28 │ │ │ │ - vldr d4, [sl, #-104] @ 0xffffff98 │ │ │ │ - vmul.f64 d4, d4, d15 │ │ │ │ - vstr d4, [sp, #48] @ 0x30 │ │ │ │ - vldr d4, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d4, d3, d4 │ │ │ │ - vstr d4, [sp, #88] @ 0x58 │ │ │ │ - vldr d4, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d4, d9, d4 │ │ │ │ - vstr d4, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d4, d1, d2 │ │ │ │ - vsub.f64 d2, d1, d2 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ - vstr d4, [sp, #256] @ 0x100 │ │ │ │ - vldr d4, [sp, #40] @ 0x28 │ │ │ │ - vstr d2, [sp, #248] @ 0xf8 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - vadd.f64 d9, d4, d9 │ │ │ │ - vmul.f64 d4, d8, d15 │ │ │ │ - vstr d9, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d9, d10, d4 │ │ │ │ - vsub.f64 d10, d4, d10 │ │ │ │ - vldr d4, [sp, #48] @ 0x30 │ │ │ │ + vstr d5, [sp, #48] @ 0x30 │ │ │ │ + vldr d5, [r9, #-112] @ 0xffffff90 │ │ │ │ + vmul.f64 d8, d5, d0 │ │ │ │ + vldr d5, [r9, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d12, d5, d0 │ │ │ │ + vldr d5, [r9, #-112] @ 0xffffff90 │ │ │ │ + vstr d8, [sp, #56] @ 0x38 │ │ │ │ + vmul.f64 d3, d5, d13 │ │ │ │ + vldr d5, [r9, #-120] @ 0xffffff88 │ │ │ │ + vmul.f64 d4, d5, d13 │ │ │ │ + vldr d5, [r9, #-104] @ 0xffffff98 │ │ │ │ + vmov.f64 d8, d4 │ │ │ │ + vmul.f64 d10, d5, d13 │ │ │ │ + vmul.f64 d4, d5, d15 │ │ │ │ + vldr d5, [r9, #-112] @ 0xffffff90 │ │ │ │ + vmul.f64 d2, d5, d15 │ │ │ │ + vldr d5, [r9, #-120] @ 0xffffff88 │ │ │ │ + vstr d2, [sp, #32] │ │ │ │ + vmul.f64 d2, d5, d15 │ │ │ │ + vadd.f64 d5, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vmul.f64 d4, d0, d15 │ │ │ │ - vstr d10, [sp, #264] @ 0x108 │ │ │ │ - vstr d9, [sp, #240] @ 0xf0 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - vstr d3, [sp, #304] @ 0x130 │ │ │ │ - vldr d3, [sp] │ │ │ │ - vmla.f64 d4, d3, d13 │ │ │ │ - vstr d4, [sp, #272] @ 0x110 │ │ │ │ + vstr d5, [sp, #88] @ 0x58 │ │ │ │ + vmla.f64 d4, d9, d13 │ │ │ │ + vldr d5, [sp, #32] │ │ │ │ + vsub.f64 d5, d5, d10 │ │ │ │ + vstr d5, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d5, d1, d2 │ │ │ │ + vsub.f64 d2, d1, d2 │ │ │ │ + vstr d4, [sp, #280] @ 0x118 │ │ │ │ vmul.f64 d4, d0, d13 │ │ │ │ - vnmls.f64 d4, d3, d15 │ │ │ │ + vldr d1, [sp, #16] │ │ │ │ + vnmls.f64 d4, d9, d15 │ │ │ │ + vstr d2, [sp, #256] @ 0x100 │ │ │ │ + vstr d5, [sp, #264] @ 0x108 │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ + vstr d3, [sp, #312] @ 0x138 │ │ │ │ + vldr d5, [sp, #32] │ │ │ │ vmul.f64 d3, d2, d13 │ │ │ │ - vstr d4, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d5, d10, d5 │ │ │ │ + vldr d10, [sp, #64] @ 0x40 │ │ │ │ + vstr d5, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d5, d8, d10 │ │ │ │ + vsub.f64 d8, d10, d8 │ │ │ │ + vldr d10, [sp, #8] │ │ │ │ + vstr d4, [sp, #320] @ 0x140 │ │ │ │ vmul.f64 d4, d1, d15 │ │ │ │ - vadd.f64 d10, d3, d4 │ │ │ │ + vstr d5, [sp, #248] @ 0xf8 │ │ │ │ + vstr d8, [sp, #272] @ 0x110 │ │ │ │ + vldr d5, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d8, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vmul.f64 d4, d1, d13 │ │ │ │ + vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d3, [sp, #368] @ 0x170 │ │ │ │ vmul.f64 d3, d2, d15 │ │ │ │ - vstr d10, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d1, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ - vmul.f64 d4, d9, d15 │ │ │ │ + vmul.f64 d4, d10, d15 │ │ │ │ vstr d1, [sp, #120] @ 0x78 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - vstr d3, [sp, #376] @ 0x178 │ │ │ │ + vldr d1, [sp] │ │ │ │ + vstr d3, [sp, #384] @ 0x180 │ │ │ │ vmul.f64 d3, d1, d13 │ │ │ │ - vsub.f64 d10, d3, d4 │ │ │ │ - vadd.f64 d3, d3, d4 │ │ │ │ - vmul.f64 d4, d9, d13 │ │ │ │ - vstr d3, [sp, #168] @ 0xa8 │ │ │ │ + vsub.f64 d8, d3, d4 │ │ │ │ + vadd.f64 d4, d3, d4 │ │ │ │ vmul.f64 d3, d1, d15 │ │ │ │ - vstr d10, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d1, d3, d4 │ │ │ │ + vadd.f64 d1, d11, d5 │ │ │ │ + vsub.f64 d5, d11, d5 │ │ │ │ + vstr d8, [sp, #160] @ 0xa0 │ │ │ │ + vstr d4, [sp, #176] @ 0xb0 │ │ │ │ + vmul.f64 d4, d10, d13 │ │ │ │ + vstr d5, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d10, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vstr d1, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d1, d11, d5 │ │ │ │ - vsub.f64 d11, d11, d5 │ │ │ │ - vmul.f64 d7, d15, d6 │ │ │ │ - vstr d3, [sp, #176] @ 0xb0 │ │ │ │ + vstr d10, [sp, #168] @ 0xa8 │ │ │ │ + vstr d3, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d3, d15, d4 │ │ │ │ - vstr d6, [sp, #288] @ 0x120 │ │ │ │ + vmul.f64 d7, d15, d6 │ │ │ │ + vstr d6, [sp, #296] @ 0x128 │ │ │ │ vmla.f64 d3, d13, d1 │ │ │ │ - vmla.f64 d7, d13, d11 │ │ │ │ - vstr d3, [sp, #384] @ 0x180 │ │ │ │ - vmul.f64 d3, d13, d4 │ │ │ │ - vstr d7, [sp, #128] @ 0x80 │ │ │ │ + vmov.f64 d8, d7 │ │ │ │ vmul.f64 d7, d13, d6 │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d8, d13, d5 │ │ │ │ + vnmls.f64 d7, d15, d5 │ │ │ │ + vstr d3, [sp, #392] @ 0x188 │ │ │ │ + vmul.f64 d3, d13, d4 │ │ │ │ + vstr d8, [sp, #128] @ 0x80 │ │ │ │ + vstr d7, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d3, d15, d1 │ │ │ │ - vmov.f64 d10, d7 │ │ │ │ - vnmls.f64 d10, d15, d11 │ │ │ │ - vstr d3, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d3, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d3, d14, d12 │ │ │ │ - vstr d10, [sp, #136] @ 0x88 │ │ │ │ - vldr d6, [sp, #56] @ 0x38 │ │ │ │ - vldr d10, [sp, #64] @ 0x40 │ │ │ │ - vstr d3, [sp, #208] @ 0xd0 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d5, d6, d10 │ │ │ │ + vadd.f64 d14, d14, d12 │ │ │ │ + vldr d8, [sp, #56] @ 0x38 │ │ │ │ + ldr r0, [sp, #80] @ 0x50 │ │ │ │ + vstr d3, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d5, d6, d8 │ │ │ │ + vsub.f64 d12, d8, d6 │ │ │ │ + mov.w r3, r0, lsl #7 │ │ │ │ + add.w r2, sl, r3 │ │ │ │ + add.w r1, r8, r3 │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d7, d15, d5 │ │ │ │ - vstr d5, [sp, #216] @ 0xd8 │ │ │ │ - vmla.f64 d7, d13, d3 │ │ │ │ - vstr d7, [sp, #184] @ 0xb8 │ │ │ │ + str r1, [sp, #64] @ 0x40 │ │ │ │ + vstr d12, [sp, #352] @ 0x160 │ │ │ │ + vstr d5, [sp, #224] @ 0xe0 │ │ │ │ + vmov.f64 d11, d7 │ │ │ │ vmul.f64 d7, d13, d5 │ │ │ │ - vadd.f64 d5, d14, d12 │ │ │ │ - vsub.f64 d12, d10, d6 │ │ │ │ - vldr d14, [sp] │ │ │ │ + vmla.f64 d11, d13, d3 │ │ │ │ vnmls.f64 d7, d15, d3 │ │ │ │ - vstr d12, [sp, #352] @ 0x160 │ │ │ │ - vstr d5, [sp, #344] @ 0x158 │ │ │ │ - vstr d7, [sp, #192] @ 0xc0 │ │ │ │ + vstr d11, [sp, #192] @ 0xc0 │ │ │ │ + vstr d7, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d7, d15, d12 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vmul.f64 d7, d13, d12 │ │ │ │ - vmla.f64 d6, d13, d5 │ │ │ │ - vmov.f64 d10, d7 │ │ │ │ - vldr d7, [sp, #24] │ │ │ │ + vmla.f64 d6, d13, d14 │ │ │ │ + vnmls.f64 d7, d15, d14 │ │ │ │ + vstr d6, [sp, #360] @ 0x168 │ │ │ │ + vmul.f64 d6, d2, d9 │ │ │ │ + vstr d7, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ vmul.f64 d12, d7, d0 │ │ │ │ - vmul.f64 d9, d7, d14 │ │ │ │ - vnmls.f64 d10, d15, d5 │ │ │ │ - vstr d6, [sp, #664] @ 0x298 │ │ │ │ - vmul.f64 d6, d2, d14 │ │ │ │ + vmul.f64 d10, d7, d9 │ │ │ │ vsub.f64 d3, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ vmul.f64 d6, d2, d0 │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - vstr d10, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d3, [sp, #392] @ 0x188 │ │ │ │ - vadd.f64 d5, d6, d9 │ │ │ │ - vsub.f64 d9, d6, d9 │ │ │ │ - vmul.f64 d7, d13, d9 │ │ │ │ + vldr d2, [sp] │ │ │ │ + vstr d3, [sp, #400] @ 0x190 │ │ │ │ + vsub.f64 d8, d6, d10 │ │ │ │ + vadd.f64 d5, d6, d10 │ │ │ │ + vmul.f64 d7, d13, d8 │ │ │ │ vmul.f64 d6, d15, d5 │ │ │ │ - vstr d5, [sp, #400] @ 0x190 │ │ │ │ + vstr d8, [sp, #200] @ 0xc8 │ │ │ │ + vstr d5, [sp, #408] @ 0x198 │ │ │ │ vmla.f64 d6, d13, d3 │ │ │ │ - vmov.f64 d10, d7 │ │ │ │ + vmov.f64 d11, d7 │ │ │ │ vmul.f64 d7, d13, d5 │ │ │ │ - vmul.f64 d5, d15, d9 │ │ │ │ - vmla.f64 d5, d13, d12 │ │ │ │ - vnmls.f64 d10, d15, d12 │ │ │ │ + vmul.f64 d5, d15, d8 │ │ │ │ + vnmls.f64 d11, d15, d12 │ │ │ │ vnmls.f64 d7, d15, d3 │ │ │ │ - vmul.f64 d3, d2, d14 │ │ │ │ - vldr d14, [sp, #16] │ │ │ │ - vstr d5, [sp, #232] @ 0xe8 │ │ │ │ - vmul.f64 d5, d14, d0 │ │ │ │ - vstr d10, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d10, d3, d5 │ │ │ │ - vstr d10, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d10, d3, d5 │ │ │ │ + vmul.f64 d3, d2, d9 │ │ │ │ + vmov.f64 d10, d5 │ │ │ │ + vmla.f64 d10, d13, d12 │ │ │ │ + vstr d11, [sp, #232] @ 0xe8 │ │ │ │ + vstr d10, [sp, #240] @ 0xf0 │ │ │ │ + vldr d10, [sp, #8] │ │ │ │ + vmul.f64 d5, d10, d0 │ │ │ │ + vsub.f64 d8, d3, d5 │ │ │ │ + vstr d8, [sp, #32] │ │ │ │ + vadd.f64 d8, d3, d5 │ │ │ │ + vmul.f64 d5, d10, d9 │ │ │ │ vmul.f64 d3, d2, d0 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vstr d10, [sp, #48] @ 0x30 │ │ │ │ - vldr d10, [sp] │ │ │ │ - vmul.f64 d5, d14, d10 │ │ │ │ - vadd.f64 d10, d3, d5 │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ + vstr d8, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d8, d3, d5 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vmul.f64 d5, d15, d10 │ │ │ │ - vmov.f64 d14, d3 │ │ │ │ - vmla.f64 d5, d13, d2 │ │ │ │ - vstr d10, [sp, #56] @ 0x38 │ │ │ │ - vldr d10, [sp, #56] @ 0x38 │ │ │ │ - vstr d14, [sp, #360] @ 0x168 │ │ │ │ - vstr d5, [sp, #328] @ 0x148 │ │ │ │ + vmul.f64 d5, d15, d8 │ │ │ │ + vstr d3, [sp, #48] @ 0x30 │ │ │ │ + vstr d8, [sp, #376] @ 0x178 │ │ │ │ + vmov.f64 d10, d5 │ │ │ │ vmul.f64 d5, d13, d3 │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ - vnmls.f64 d5, d15, d3 │ │ │ │ - vstr d5, [sp, #312] @ 0x138 │ │ │ │ - vmul.f64 d5, d13, d10 │ │ │ │ - vnmls.f64 d5, d15, d2 │ │ │ │ - vstr d5, [sp, #336] @ 0x150 │ │ │ │ - vmul.f64 d5, d15, d14 │ │ │ │ - vmov.f64 d2, d5 │ │ │ │ - vmla.f64 d2, d13, d3 │ │ │ │ - vstr d2, [sp, #320] @ 0x140 │ │ │ │ - vldr d2, [r2] │ │ │ │ - mov.w r2, r8, lsl #6 │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ - add.w r9, fp, r2 │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d10, d13, d2 │ │ │ │ + vstr d10, [sp, #336] @ 0x150 │ │ │ │ + vmov.f64 d10, d5 │ │ │ │ + vmul.f64 d5, d13, d8 │ │ │ │ + vldr d8, [sp, #48] @ 0x30 │ │ │ │ + vnmls.f64 d10, d15, d3 │ │ │ │ + vmov.f64 d11, d5 │ │ │ │ + vmul.f64 d5, d15, d8 │ │ │ │ + vmov.f64 d8, d3 │ │ │ │ vldr d3, [r1] │ │ │ │ - add.w lr, r7, r2 │ │ │ │ - add.w r4, lr, r3 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - vldr d14, [sp, #96] @ 0x60 │ │ │ │ - mov.w r2, r8, lsl #3 │ │ │ │ + mov r1, r0 │ │ │ │ + mov.w ip, r1, lsl #3 │ │ │ │ + vnmls.f64 d11, d15, d2 │ │ │ │ + vldr d2, [r2] │ │ │ │ + mov.w r2, r0, lsl #6 │ │ │ │ + add.w r7, r8, ip │ │ │ │ + add.w r6, sl, ip │ │ │ │ + add.w fp, sl, r2 │ │ │ │ + add.w lr, r8, r2 │ │ │ │ + mul.w r2, r4, r1 │ │ │ │ + add.w r5, lr, r3 │ │ │ │ + add.w r0, fp, r3 │ │ │ │ + vstr d10, [sp, #328] @ 0x148 │ │ │ │ + mov.w r4, #184 @ 0xb8 │ │ │ │ + vstr d11, [sp, #344] @ 0x158 │ │ │ │ + vmov.f64 d11, d5 │ │ │ │ vmul.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ + vmla.f64 d11, d13, d8 │ │ │ │ vmla.f64 d5, d6, d2 │ │ │ │ - vldr d2, [r9] │ │ │ │ - vldr d10, [sp, #88] @ 0x58 │ │ │ │ - adds r6, r7, r2 │ │ │ │ - add.w r5, fp, r2 │ │ │ │ - mul.w r2, ip, r8 │ │ │ │ vnmls.f64 d7, d6, d3 │ │ │ │ - vldr d3, [lr] │ │ │ │ - add.w r1, fp, r2 │ │ │ │ - adds r2, r7, r2 │ │ │ │ - mov.w ip, #136 @ 0x88 │ │ │ │ + vstr d11, [sp, #624] @ 0x270 │ │ │ │ + vldr d2, [fp] │ │ │ │ str r0, [sp, #72] @ 0x48 │ │ │ │ + vldr d3, [lr] │ │ │ │ + vldr d8, [sp, #88] @ 0x58 │ │ │ │ + strd r5, r6, [sp, #84] @ 0x54 │ │ │ │ + vldr d10, [sp, #96] @ 0x60 │ │ │ │ + str r7, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ vmla.f64 d6, d1, d2 │ │ │ │ - vldr d2, [r4] │ │ │ │ - str r4, [sp, #84] @ 0x54 │ │ │ │ - str r5, [sp, #88] @ 0x58 │ │ │ │ + vldr d2, [r5] │ │ │ │ vnmls.f64 d4, d1, d3 │ │ │ │ vldr d1, [r0] │ │ │ │ - vmul.f64 d3, d14, d2 │ │ │ │ - str r6, [sp, #96] @ 0x60 │ │ │ │ - str r1, [sp, #104] @ 0x68 │ │ │ │ - vmla.f64 d3, d10, d1 │ │ │ │ - vmul.f64 d1, d14, d1 │ │ │ │ - vldr d14, [fp] │ │ │ │ - str r2, [sp, #108] @ 0x6c │ │ │ │ - vnmls.f64 d1, d10, d2 │ │ │ │ - vadd.f64 d14, d14, d5 │ │ │ │ + vmul.f64 d3, d10, d2 │ │ │ │ + vmla.f64 d3, d8, d1 │ │ │ │ + vmul.f64 d1, d10, d1 │ │ │ │ + vnmls.f64 d1, d8, d2 │ │ │ │ + vldr d2, [sl] │ │ │ │ + vldr d8, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d2, d2, d5 │ │ │ │ + vmov.f64 d11, d2 │ │ │ │ vadd.f64 d2, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vadd.f64 d10, d14, d2 │ │ │ │ - vsub.f64 d14, d14, d2 │ │ │ │ - vstr d14, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d14, [r7] │ │ │ │ - vstr d10, [sp, #408] @ 0x198 │ │ │ │ - vsub.f64 d3, d14, d7 │ │ │ │ - vadd.f64 d14, d6, d3 │ │ │ │ + vadd.f64 d10, d11, d2 │ │ │ │ + vsub.f64 d2, d11, d2 │ │ │ │ + vldr d11, [r8] │ │ │ │ + vsub.f64 d3, d11, d7 │ │ │ │ + vstr d10, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d2, [sp, #760] @ 0x2f8 │ │ │ │ + vadd.f64 d11, d6, d3 │ │ │ │ vsub.f64 d6, d3, d6 │ │ │ │ - vldr d3, [r1] │ │ │ │ - vstr d6, [sp, #768] @ 0x300 │ │ │ │ - vldr d6, [fp] │ │ │ │ - vstr d14, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d11, [sp, #768] @ 0x300 │ │ │ │ + vstr d6, [sp, #776] @ 0x308 │ │ │ │ + vldr d6, [sl] │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vldr d1, [r7] │ │ │ │ - vadd.f64 d7, d1, d7 │ │ │ │ - vadd.f64 d14, d6, d5 │ │ │ │ + vldr d1, [r9, #-120] @ 0xffffff88 │ │ │ │ + vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vadd.f64 d1, d4, d7 │ │ │ │ + vstr d2, [sp, #784] @ 0x310 │ │ │ │ + vstr d6, [sp, #792] @ 0x318 │ │ │ │ + vldr d6, [r8] │ │ │ │ + vldr d2, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d6, [sp, #784] @ 0x310 │ │ │ │ - vldr d4, [sl, #-120] @ 0xffffff88 │ │ │ │ - vldr d6, [r6] │ │ │ │ - vstr d1, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d7, [sp, #792] @ 0x318 │ │ │ │ - vldr d1, [sl, #-120] @ 0xffffff88 │ │ │ │ + vldr d4, [r9, #-120] @ 0xffffff88 │ │ │ │ + vstr d6, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d6, [r7] │ │ │ │ + vstr d7, [sp, #800] @ 0x320 │ │ │ │ + vldr d7, [r6] │ │ │ │ + mov r6, r1 │ │ │ │ + add.w r1, sl, r2 │ │ │ │ + add r2, r8 │ │ │ │ + mov.w r0, r6, lsl #4 │ │ │ │ + vldr d3, [r1] │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ + mov r1, r6 │ │ │ │ vmul.f64 d4, d4, d6 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vstr d14, [sp, #776] @ 0x308 │ │ │ │ - vmla.f64 d4, d8, d7 │ │ │ │ + str r2, [sp, #144] @ 0x90 │ │ │ │ + add.w r7, ip, r1 │ │ │ │ + vmla.f64 d4, d2, d7 │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ - vldr d1, [sp, #120] @ 0x78 │ │ │ │ - vnmls.f64 d7, d8, d6 │ │ │ │ + vnmls.f64 d7, d2, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ - vldr d14, [sp, #112] @ 0x70 │ │ │ │ - mul.w r2, ip, r8 │ │ │ │ - vldr d10, [sp, #136] @ 0x88 │ │ │ │ - vmul.f64 d2, d1, d6 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - vmla.f64 d2, d14, d3 │ │ │ │ - vmul.f64 d3, d1, d3 │ │ │ │ - add.w r0, fp, r2 │ │ │ │ - movs r2, #72 @ 0x48 │ │ │ │ + add.w r2, r0, r6 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d1, [sp, #112] @ 0x70 │ │ │ │ + add.w r6, r8, r2 │ │ │ │ + add.w r5, sl, r2 │ │ │ │ + mov.w r2, r7, lsl #3 │ │ │ │ + vldr d11, [sp, #136] @ 0x88 │ │ │ │ + str r5, [sp, #112] @ 0x70 │ │ │ │ + vmul.f64 d2, d8, d6 │ │ │ │ + vldr d5, [r5] │ │ │ │ + str r6, [sp, #120] @ 0x78 │ │ │ │ + str r7, [sp, #888] @ 0x378 │ │ │ │ + vmla.f64 d2, d1, d3 │ │ │ │ + vmul.f64 d3, d8, d3 │ │ │ │ vldr d8, [sp, #128] @ 0x80 │ │ │ │ - str r4, [sp, #120] @ 0x78 │ │ │ │ - vnmls.f64 d3, d14, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d5, [r0] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - str r0, [sp, #112] @ 0x70 │ │ │ │ - vmul.f64 d1, d10, d6 │ │ │ │ - adds r6, r7, r2 │ │ │ │ + vnmls.f64 d3, d1, d6 │ │ │ │ + vldr d6, [r6] │ │ │ │ + mov r6, r1 │ │ │ │ + add.w r1, sl, r2 │ │ │ │ + add r2, r8 │ │ │ │ + str r1, [sp, #128] @ 0x80 │ │ │ │ + str r2, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d1, d11, d6 │ │ │ │ vmla.f64 d1, d8, d5 │ │ │ │ - vmul.f64 d5, d10, d5 │ │ │ │ - add.w r5, fp, r2 │ │ │ │ - vldr d10, [sp] │ │ │ │ - vldr d14, [r6] │ │ │ │ - movs r2, #248 @ 0xf8 │ │ │ │ - str r6, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d5, d11, d5 │ │ │ │ + vldr d11, [r2] │ │ │ │ + mov.w r2, r6, lsl #5 │ │ │ │ vnmls.f64 d5, d8, d6 │ │ │ │ - vldr d8, [r5] │ │ │ │ - vmul.f64 d6, d0, d14 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - str r5, [sp, #128] @ 0x80 │ │ │ │ - vmla.f64 d6, d10, d8 │ │ │ │ + vldr d8, [r1] │ │ │ │ + sub.w r1, r2, r6 │ │ │ │ + vmul.f64 d6, d0, d11 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r5, sl, r1 │ │ │ │ + str r5, [sp, #148] @ 0x94 │ │ │ │ + vmla.f64 d6, d9, d8 │ │ │ │ vmul.f64 d8, d0, d8 │ │ │ │ - add.w r1, fp, r2 │ │ │ │ - adds r2, r7, r2 │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ - str r1, [sp, #0] │ │ │ │ - vnmls.f64 d8, d10, d14 │ │ │ │ - vadd.f64 d10, d4, d1 │ │ │ │ + vnmls.f64 d8, d9, d11 │ │ │ │ + vadd.f64 d9, d4, d1 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vadd.f64 d0, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vadd.f64 d14, d10, d0 │ │ │ │ - vsub.f64 d0, d10, d0 │ │ │ │ - vadd.f64 d10, d7, d5 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - movs r2, #184 @ 0xb8 │ │ │ │ - vstr d0, [sp, #800] @ 0x320 │ │ │ │ + vadd.f64 d11, d9, d0 │ │ │ │ + vsub.f64 d9, d9, d0 │ │ │ │ vadd.f64 d0, d3, d8 │ │ │ │ vsub.f64 d8, d8, d3 │ │ │ │ - vstr d14, [sp, #424] @ 0x1a8 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vsub.f64 d14, d10, d0 │ │ │ │ - adds r4, r7, r2 │ │ │ │ + vstr d11, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d1, d4, d8 │ │ │ │ - vsub.f64 d8, d4, d8 │ │ │ │ - vsub.f64 d4, d7, d6 │ │ │ │ + vstr d9, [sp, #808] @ 0x328 │ │ │ │ + vadd.f64 d9, d7, d5 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vsub.f64 d4, d4, d8 │ │ │ │ + vldr d8, [sp, #184] @ 0xb8 │ │ │ │ + vstr d1, [sp, #824] @ 0x338 │ │ │ │ + vsub.f64 d11, d9, d0 │ │ │ │ + vadd.f64 d9, d9, d0 │ │ │ │ + vsub.f64 d1, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - add.w r0, fp, r2 │ │ │ │ - movs r2, #120 @ 0x78 │ │ │ │ - vstr d14, [sp, #808] @ 0x328 │ │ │ │ - vadd.f64 d0, d10, d0 │ │ │ │ - vstr d1, [sp, #816] @ 0x330 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, r8, r1 │ │ │ │ + mul.w r1, r4, r6 │ │ │ │ + vldr d0, [sp, #168] @ 0xa8 │ │ │ │ + str r5, [sp, #152] @ 0x98 │ │ │ │ + vstr d9, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d1, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d7, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, sl, r1 │ │ │ │ + add r1, r8 │ │ │ │ + vstr d4, [sp, #832] @ 0x340 │ │ │ │ vldr d1, [sp, #160] @ 0xa0 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vldr d14, [sp, #152] @ 0x98 │ │ │ │ - vstr d7, [sp, #448] @ 0x1c0 │ │ │ │ - adds r6, r7, r2 │ │ │ │ + str r5, [sp, #160] @ 0xa0 │ │ │ │ + vldr d4, [r5] │ │ │ │ + sub.w r5, r0, r6 │ │ │ │ + str r1, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d5, d0, d7 │ │ │ │ + vstr d11, [sp, #816] @ 0x330 │ │ │ │ + vmla.f64 d5, d1, d6 │ │ │ │ + vmul.f64 d6, d0, d6 │ │ │ │ + vnmls.f64 d6, d1, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - vmul.f64 d6, d1, d5 │ │ │ │ - vstr d8, [sp, #824] @ 0x338 │ │ │ │ - add.w r5, fp, r2 │ │ │ │ - vldr d8, [sp, #176] @ 0xb0 │ │ │ │ - movs r2, #56 @ 0x38 │ │ │ │ - vmla.f64 d6, d14, d7 │ │ │ │ - vmul.f64 d7, d1, d7 │ │ │ │ - vstr d4, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d4, [r4] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - str r0, [sp, #152] @ 0x98 │ │ │ │ - vnmls.f64 d7, d14, d5 │ │ │ │ - vldr d5, [r0] │ │ │ │ - vldr d14, [sp, #168] @ 0xa8 │ │ │ │ - vmul.f64 d1, d8, d4 │ │ │ │ - str r4, [sp, #160] @ 0xa0 │ │ │ │ - add.w r1, fp, r2 │ │ │ │ - vstr d0, [sp, #432] @ 0x1b0 │ │ │ │ - adds r2, r7, r2 │ │ │ │ - vmla.f64 d1, d14, d5 │ │ │ │ - vmul.f64 d5, d8, d5 │ │ │ │ - str r5, [sp, #168] @ 0xa8 │ │ │ │ - vldr d8, [sp, #192] @ 0xc0 │ │ │ │ - vldr d0, [sp, #184] @ 0xb8 │ │ │ │ - vnmls.f64 d5, d14, d4 │ │ │ │ - vldr d4, [r6] │ │ │ │ - vldr d3, [r5] │ │ │ │ - str r2, [sp, #192] @ 0xc0 │ │ │ │ - vmul.f64 d2, d8, d4 │ │ │ │ - str r6, [sp, #176] @ 0xb0 │ │ │ │ - vmla.f64 d2, d0, d3 │ │ │ │ - vmul.f64 d3, d8, d3 │ │ │ │ - vldr d8, [r1] │ │ │ │ - str r1, [sp, #184] @ 0xb8 │ │ │ │ - vnmls.f64 d3, d0, d4 │ │ │ │ - vldr d0, [r2] │ │ │ │ - mov.w r2, r8, lsl #5 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - add.w r0, fp, r2 │ │ │ │ - vmul.f64 d4, d9, d0 │ │ │ │ - vmul.f64 d9, d9, d8 │ │ │ │ - vmla.f64 d4, d12, d8 │ │ │ │ - vadd.f64 d8, d6, d2 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - str r0, [sp, #200] @ 0xc8 │ │ │ │ - vnmls.f64 d9, d12, d0 │ │ │ │ - str r4, [sp, #204] @ 0xcc │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - adds r6, r7, r2 │ │ │ │ - add.w r5, fp, r2 │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ - vadd.f64 d0, d1, d4 │ │ │ │ - vsub.f64 d4, d4, d1 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vadd.f64 d12, d8, d0 │ │ │ │ - vsub.f64 d8, d8, d0 │ │ │ │ - vadd.f64 d0, d5, d9 │ │ │ │ - vsub.f64 d9, d9, d5 │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ - add.w r1, fp, r2 │ │ │ │ - adds r2, r7, r2 │ │ │ │ - str r5, [sp, #8] │ │ │ │ - vstr d8, [sp, #464] @ 0x1d0 │ │ │ │ - vadd.f64 d8, d7, d3 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vstr d12, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d2, [r1] │ │ │ │ - vsub.f64 d12, d8, d0 │ │ │ │ - vadd.f64 d8, d8, d0 │ │ │ │ - vsub.f64 d1, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vldr d0, [sp, #216] @ 0xd8 │ │ │ │ - vldr d4, [sp, #208] @ 0xd0 │ │ │ │ - str r2, [sp, #216] @ 0xd8 │ │ │ │ - vstr d7, [sp, #496] @ 0x1f0 │ │ │ │ - vadd.f64 d7, d6, d9 │ │ │ │ - vstr d1, [sp, #488] @ 0x1e8 │ │ │ │ - vsub.f64 d1, d6, d9 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - vstr d7, [sp, #504] @ 0x1f8 │ │ │ │ + mov.w r1, r5, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #4 │ │ │ │ + vldr d1, [sp, #176] @ 0xb0 │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ + add.w r0, sl, r1 │ │ │ │ + vldr d10, [sp, #8] │ │ │ │ + str r0, [sp, #176] @ 0xb0 │ │ │ │ + vmul.f64 d0, d8, d7 │ │ │ │ + vldr d2, [r0] │ │ │ │ + add.w r0, r8, r1 │ │ │ │ + vldr d9, [sp, #208] @ 0xd0 │ │ │ │ + str r0, [sp, #184] @ 0xb8 │ │ │ │ + vldr d11, [sp, #192] @ 0xc0 │ │ │ │ + vmla.f64 d0, d1, d4 │ │ │ │ + vmul.f64 d4, d8, d4 │ │ │ │ + vnmls.f64 d4, d1, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - vmul.f64 d3, d9, d6 │ │ │ │ + sub.w r0, ip, r6 │ │ │ │ + mov.w r1, r0, lsl #3 │ │ │ │ + add.w r4, sl, r1 │ │ │ │ + str r4, [sp, #192] @ 0xc0 │ │ │ │ + vmul.f64 d1, d9, d7 │ │ │ │ + vmla.f64 d1, d11, d2 │ │ │ │ + vmul.f64 d2, d9, d2 │ │ │ │ + vldr d9, [sp, #200] @ 0xc8 │ │ │ │ + vnmls.f64 d2, d11, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r8, r1 │ │ │ │ + add.w r1, sl, r2 │ │ │ │ + add r2, r8 │ │ │ │ + vldr d8, [r4] │ │ │ │ + str r1, [sp, #200] @ 0xc8 │ │ │ │ + str r2, [sp, #208] @ 0xd0 │ │ │ │ + vmul.f64 d3, d9, d8 │ │ │ │ + vmla.f64 d3, d12, d7 │ │ │ │ + vmul.f64 d7, d9, d7 │ │ │ │ + vadd.f64 d9, d5, d1 │ │ │ │ + vsub.f64 d5, d5, d1 │ │ │ │ + vnmls.f64 d7, d12, d8 │ │ │ │ + vadd.f64 d8, d0, d3 │ │ │ │ + vsub.f64 d3, d3, d0 │ │ │ │ + vadd.f64 d12, d9, d8 │ │ │ │ + vsub.f64 d8, d9, d8 │ │ │ │ + vadd.f64 d9, d6, d2 │ │ │ │ + vsub.f64 d6, d6, d2 │ │ │ │ + vstr d12, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d8, [sp, #472] @ 0x1d8 │ │ │ │ + vadd.f64 d8, d4, d7 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vsub.f64 d0, d6, d3 │ │ │ │ + vldr d4, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d1, d5, d7 │ │ │ │ + vsub.f64 d7, d5, d7 │ │ │ │ + vldr d5, [sp] │ │ │ │ + vsub.f64 d12, d9, d8 │ │ │ │ + vadd.f64 d9, d9, d8 │ │ │ │ + vadd.f64 d8, d6, d3 │ │ │ │ + vldr d6, [r2] │ │ │ │ + vstr d7, [sp, #520] @ 0x208 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vmul.f64 d3, d10, d6 │ │ │ │ + add.w r1, r6, r6, lsl #1 │ │ │ │ vstr d1, [sp, #512] @ 0x200 │ │ │ │ - str r6, [sp, #16] │ │ │ │ + mov.w r2, r1, lsl #5 │ │ │ │ + vstr d0, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d0, [sp, #224] @ 0xe0 │ │ │ │ + add.w r7, sl, r2 │ │ │ │ vmla.f64 d3, d5, d7 │ │ │ │ - vmul.f64 d7, d9, d7 │ │ │ │ - str r1, [sp, #208] @ 0xd0 │ │ │ │ - vstr d12, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d8, [sp, #480] @ 0x1e0 │ │ │ │ + vmul.f64 d7, d10, d7 │ │ │ │ + str r7, [sp, #0] │ │ │ │ + vstr d12, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d9, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d8, [sp, #504] @ 0x1f8 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r6] │ │ │ │ - vldr d5, [r5] │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, r8, r2 │ │ │ │ + add.w r2, r6, r6, lsl #2 │ │ │ │ + vldr d6, [r7] │ │ │ │ + mov.w ip, r2, lsl #5 │ │ │ │ + str r7, [sp, #8] │ │ │ │ + add.w r7, sl, ip │ │ │ │ + vldr d2, [r7] │ │ │ │ vmul.f64 d1, d0, d6 │ │ │ │ + str r7, [sp, #216] @ 0xd8 │ │ │ │ + add.w r7, r8, ip │ │ │ │ + mov.w ip, r0, lsl #5 │ │ │ │ + str r7, [sp, #224] @ 0xe0 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ + vldr d11, [sp, #232] @ 0xe8 │ │ │ │ vmla.f64 d1, d4, d5 │ │ │ │ vmul.f64 d5, d0, d5 │ │ │ │ + vldr d10, [sp, #240] @ 0xf0 │ │ │ │ vnmls.f64 d5, d4, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - movs r2, #224 @ 0xe0 │ │ │ │ - vldr d8, [sp, #224] @ 0xe0 │ │ │ │ - vldr d9, [sp, #232] @ 0xe8 │ │ │ │ - vldr d14, [sp, #240] @ 0xf0 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vmul.f64 d0, d8, d6 │ │ │ │ - vmla.f64 d0, d9, d2 │ │ │ │ - vmul.f64 d2, d8, d2 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - add.w r0, fp, r2 │ │ │ │ - mov.w r2, r8, lsl #4 │ │ │ │ - str r0, [sp, #224] @ 0xe0 │ │ │ │ - add.w r5, fp, r2 │ │ │ │ - adds r2, r7, r2 │ │ │ │ - vldr d8, [r4] │ │ │ │ - vnmls.f64 d2, d9, d6 │ │ │ │ - vldr d9, [sp, #248] @ 0xf8 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vmul.f64 d4, d14, d8 │ │ │ │ - str r2, [sp, #248] @ 0xf8 │ │ │ │ - str r4, [sp, #232] @ 0xe8 │ │ │ │ - vmla.f64 d4, d9, d6 │ │ │ │ - vmul.f64 d6, d14, d6 │ │ │ │ - vldr d14, [sp, #264] @ 0x108 │ │ │ │ - str r5, [sp, #240] @ 0xf0 │ │ │ │ - vnmls.f64 d6, d9, d8 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, sl, ip │ │ │ │ + str r7, [sp, #232] @ 0xe8 │ │ │ │ + vmul.f64 d0, d11, d6 │ │ │ │ + vmla.f64 d0, d10, d2 │ │ │ │ + vmul.f64 d2, d11, d2 │ │ │ │ + vldr d11, [sp, #256] @ 0x100 │ │ │ │ + vnmls.f64 d2, d10, d6 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, r8, ip │ │ │ │ + vldr d8, [r7] │ │ │ │ + str r7, [sp, #240] @ 0xf0 │ │ │ │ + ldr r7, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d9, d3, d0 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - vldr d0, [sp, #256] @ 0x100 │ │ │ │ + vldr d10, [sp, #248] @ 0xf8 │ │ │ │ + add r7, sl │ │ │ │ + str r7, [sp, #248] @ 0xf8 │ │ │ │ + vmul.f64 d4, d10, d8 │ │ │ │ + vmla.f64 d4, d11, d6 │ │ │ │ + vmul.f64 d6, d10, d6 │ │ │ │ + vnmls.f64 d6, d11, d8 │ │ │ │ vadd.f64 d8, d1, d4 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ - vadd.f64 d12, d9, d8 │ │ │ │ - vsub.f64 d9, d9, d8 │ │ │ │ - vadd.f64 d8, d7, d2 │ │ │ │ - vsub.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - vstr d9, [sp, #832] @ 0x340 │ │ │ │ + vldr d1, [sp, #16] │ │ │ │ + vadd.f64 d10, d9, d8 │ │ │ │ + vstr d10, [sp, #528] @ 0x210 │ │ │ │ + vsub.f64 d10, d9, d8 │ │ │ │ vadd.f64 d9, d5, d6 │ │ │ │ + vadd.f64 d8, d7, d2 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d12, [sp, #520] @ 0x208 │ │ │ │ - vsub.f64 d10, d9, d8 │ │ │ │ - vadd.f64 d8, d9, d8 │ │ │ │ - vadd.f64 d9, d3, d7 │ │ │ │ - vstr d8, [sp, #528] @ 0x210 │ │ │ │ - vsub.f64 d8, d3, d7 │ │ │ │ - vadd.f64 d7, d4, d6 │ │ │ │ - vstr d9, [sp, #536] @ 0x218 │ │ │ │ - vsub.f64 d9, d4, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - movs r2, #208 @ 0xd0 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ vstr d10, [sp, #840] @ 0x348 │ │ │ │ - vstr d8, [sp, #544] @ 0x220 │ │ │ │ - vstr d7, [sp, #560] @ 0x230 │ │ │ │ + vsub.f64 d11, d9, d8 │ │ │ │ + vadd.f64 d0, d3, d7 │ │ │ │ + vsub.f64 d10, d3, d7 │ │ │ │ + vadd.f64 d7, d4, d6 │ │ │ │ + vstr d11, [sp, #848] @ 0x350 │ │ │ │ + vadd.f64 d11, d9, d8 │ │ │ │ + vstr d7, [sp, #568] @ 0x238 │ │ │ │ + vldr d7, [r7] │ │ │ │ + ldr r7, [sp, #80] @ 0x50 │ │ │ │ + str r6, [sp, #80] @ 0x50 │ │ │ │ + vstr d11, [sp, #536] @ 0x218 │ │ │ │ + vsub.f64 d11, d4, d6 │ │ │ │ + vstr d10, [sp, #552] @ 0x228 │ │ │ │ + vldr d10, [sp, #272] @ 0x110 │ │ │ │ + add r7, r8 │ │ │ │ + vstr d0, [sp, #544] @ 0x220 │ │ │ │ + vldr d0, [sp, #264] @ 0x108 │ │ │ │ + str r7, [sp, #256] @ 0x100 │ │ │ │ + vldr d6, [r7] │ │ │ │ + mov.w r7, #208 @ 0xd0 │ │ │ │ + vstr d11, [sp, #560] @ 0x230 │ │ │ │ + mul.w r7, r6, r7 │ │ │ │ + add.w r6, sl, r7 │ │ │ │ vmul.f64 d3, d1, d6 │ │ │ │ - vldr d7, [r5] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vstr d9, [sp, #552] @ 0x228 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - add.w r1, fp, r2 │ │ │ │ + str r6, [sp, #16] │ │ │ │ vmla.f64 d3, d2, d7 │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ - movs r2, #144 @ 0x90 │ │ │ │ - str r1, [sp, #24] │ │ │ │ - str r0, [sp, #32] │ │ │ │ vnmls.f64 d7, d2, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vldr d2, [r1] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vmul.f64 d1, d14, d6 │ │ │ │ - add.w r4, fp, r2 │ │ │ │ + vldr d2, [r6] │ │ │ │ + add.w r6, r8, r7 │ │ │ │ + vldr d6, [r6] │ │ │ │ + str r6, [sp, #24] │ │ │ │ + ldr r7, [sp, #888] @ 0x378 │ │ │ │ + vldr d5, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d1, d10, d6 │ │ │ │ + vldr d9, [sp, #320] @ 0x140 │ │ │ │ + mov.w r6, r7, lsl #4 │ │ │ │ + add.w r7, sl, r6 │ │ │ │ + add r6, r8 │ │ │ │ vmla.f64 d1, d0, d2 │ │ │ │ - vmul.f64 d2, d14, d2 │ │ │ │ - adds r6, r7, r2 │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ - vldr d4, [r4] │ │ │ │ - str r4, [sp, #256] @ 0x100 │ │ │ │ - vnmls.f64 d2, d0, d6 │ │ │ │ + vmul.f64 d2, d10, d2 │ │ │ │ + vldr d4, [r7] │ │ │ │ str r6, [sp, #264] @ 0x108 │ │ │ │ + str r7, [sp, #888] @ 0x378 │ │ │ │ + vldr d10, [sp, #288] @ 0x120 │ │ │ │ + vnmls.f64 d2, d0, d6 │ │ │ │ vldr d6, [r6] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vldr d8, [sp, #280] @ 0x118 │ │ │ │ - vldr d5, [sp, #272] @ 0x110 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add.w r5, fp, r2 │ │ │ │ - vldr d9, [sp, #288] @ 0x120 │ │ │ │ - vmul.f64 d0, d8, d6 │ │ │ │ - movs r2, #240 @ 0xf0 │ │ │ │ + mov.w r6, r2, lsl #4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w r7, sl, r6 │ │ │ │ + add r6, r8 │ │ │ │ + add.w ip, sl, r2 │ │ │ │ + add r2, r8 │ │ │ │ + vldr d8, [r6] │ │ │ │ + str r7, [sp, #272] @ 0x110 │ │ │ │ + vmul.f64 d0, d9, d6 │ │ │ │ + str r6, [sp, #280] @ 0x118 │ │ │ │ + add.w r6, sl, r5 │ │ │ │ + add r5, r8 │ │ │ │ + str r6, [sp, #288] @ 0x120 │ │ │ │ vmla.f64 d0, d5, d4 │ │ │ │ - vmul.f64 d4, d8, d4 │ │ │ │ - vldr d8, [r1] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - str r5, [sp, #272] @ 0x110 │ │ │ │ - str r1, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d4, d9, d4 │ │ │ │ + vldr d9, [sp, #296] @ 0x128 │ │ │ │ + str r5, [sp, #296] @ 0x128 │ │ │ │ vnmls.f64 d4, d5, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ + vldr d6, [r7] │ │ │ │ vmul.f64 d5, d9, d8 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - add.w r0, fp, r2 │ │ │ │ - movs r2, #176 @ 0xb0 │ │ │ │ - vmla.f64 d5, d11, d6 │ │ │ │ + ldr r7, [sp, #80] @ 0x50 │ │ │ │ + vmla.f64 d5, d10, d6 │ │ │ │ vmul.f64 d6, d9, d6 │ │ │ │ vadd.f64 d9, d3, d0 │ │ │ │ - str r0, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - vldr d0, [sp, #304] @ 0x130 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - str r4, [sp, #880] @ 0x370 │ │ │ │ - vnmls.f64 d6, d11, d8 │ │ │ │ - add.w r5, fp, r2 │ │ │ │ - adds r2, r7, r2 │ │ │ │ - str r2, [sp, #304] @ 0x130 │ │ │ │ + vldr d0, [sp, #312] @ 0x138 │ │ │ │ + vnmls.f64 d6, d10, d8 │ │ │ │ vadd.f64 d8, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vadd.f64 d11, d9, d8 │ │ │ │ - vstr d11, [sp, #568] @ 0x238 │ │ │ │ - vsub.f64 d11, d9, d8 │ │ │ │ - vadd.f64 d9, d7, d4 │ │ │ │ + vadd.f64 d10, d9, d8 │ │ │ │ + vsub.f64 d9, d9, d8 │ │ │ │ vadd.f64 d8, d2, d6 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vstr d11, [sp, #848] @ 0x350 │ │ │ │ - vsub.f64 d11, d9, d8 │ │ │ │ + vstr d10, [sp, #576] @ 0x240 │ │ │ │ + vstr d9, [sp, #856] @ 0x358 │ │ │ │ + vadd.f64 d9, d7, d4 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d2, d3, d6 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ - vstr d11, [sp, #856] @ 0x358 │ │ │ │ - vadd.f64 d11, d9, d8 │ │ │ │ - vstr d2, [sp, #584] @ 0x248 │ │ │ │ - vadd.f64 d2, d7, d5 │ │ │ │ - vstr d4, [sp, #600] @ 0x258 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vldr d4, [sp, #296] @ 0x128 │ │ │ │ - vstr d11, [sp, #576] @ 0x240 │ │ │ │ - vsub.f64 d11, d3, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vstr d2, [sp, #592] @ 0x250 │ │ │ │ + vsub.f64 d2, d3, d6 │ │ │ │ + vsub.f64 d12, d9, d8 │ │ │ │ + vldr d6, [r6] │ │ │ │ + vadd.f64 d8, d9, d8 │ │ │ │ + vstr d4, [sp, #608] @ 0x260 │ │ │ │ + vldr d4, [sp, #304] @ 0x130 │ │ │ │ + vstr d7, [sp, #616] @ 0x268 │ │ │ │ + vldr d7, [r5] │ │ │ │ + mov.w r5, #176 @ 0xb0 │ │ │ │ + vstr d8, [sp, #584] @ 0x248 │ │ │ │ + mul.w r5, r7, r5 │ │ │ │ + vstr d2, [sp, #600] @ 0x258 │ │ │ │ + vstr d12, [sp, #864] @ 0x360 │ │ │ │ + add.w r6, sl, r5 │ │ │ │ + add r5, r8 │ │ │ │ vmul.f64 d5, d4, d7 │ │ │ │ - vstr d2, [sp, #608] @ 0x260 │ │ │ │ - vldr d2, [sp, #312] @ 0x138 │ │ │ │ + str r6, [sp, #304] @ 0x130 │ │ │ │ + str r5, [sp, #312] @ 0x138 │ │ │ │ vmla.f64 d5, d0, d6 │ │ │ │ vmul.f64 d6, d4, d6 │ │ │ │ - vldr d9, [sp, #320] @ 0x140 │ │ │ │ - vldr d4, [r5] │ │ │ │ - str r5, [sp, #296] @ 0x128 │ │ │ │ + vldr d4, [r6] │ │ │ │ vnmls.f64 d6, d0, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #112 @ 0x70 │ │ │ │ - vstr d11, [sp, #592] @ 0x250 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, sl, r0 │ │ │ │ + add r0, r8 │ │ │ │ + vldr d2, [sp, #328] @ 0x148 │ │ │ │ + str r5, [sp, #320] @ 0x140 │ │ │ │ + vldr d11, [sp, #336] @ 0x150 │ │ │ │ + str r0, [sp, #328] @ 0x148 │ │ │ │ + vldr d1, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d0, d2, d7 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vmla.f64 d0, d9, d4 │ │ │ │ - vmul.f64 d4, d2, d4 │ │ │ │ - add.w r6, fp, r2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - movs r2, #48 @ 0x30 │ │ │ │ - str r6, [sp, #312] @ 0x138 │ │ │ │ - str r1, [sp, #320] @ 0x140 │ │ │ │ - vnmls.f64 d4, d9, d7 │ │ │ │ - vldr d2, [r6] │ │ │ │ - vldr d7, [r1] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vldr d8, [sp, #336] @ 0x150 │ │ │ │ - vldr d11, [sp, #328] @ 0x148 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - add.w r0, fp, r2 │ │ │ │ - vldr d12, [sp, #352] @ 0x160 │ │ │ │ - vmul.f64 d1, d8, d7 │ │ │ │ vldr d9, [sp, #344] @ 0x158 │ │ │ │ - vmla.f64 d1, d11, d2 │ │ │ │ - vmul.f64 d2, d8, d2 │ │ │ │ - vldr d8, [r4] │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ - str r0, [sp, #328] @ 0x148 │ │ │ │ - str r4, [sp, #336] @ 0x150 │ │ │ │ - vnmls.f64 d2, d11, d7 │ │ │ │ + vldr d12, [sp, #352] @ 0x160 │ │ │ │ + vmla.f64 d0, d1, d4 │ │ │ │ + vmul.f64 d4, d2, d4 │ │ │ │ + vldr d2, [r5] │ │ │ │ + vnmls.f64 d4, d1, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ + mov.w r0, r1, lsl #4 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r6, sl, r0 │ │ │ │ + add r0, r8 │ │ │ │ + vldr d8, [r0] │ │ │ │ + str r6, [sp, #336] @ 0x150 │ │ │ │ + vmul.f64 d1, d9, d7 │ │ │ │ + str r0, [sp, #344] @ 0x158 │ │ │ │ + add.w r0, ip, r3 │ │ │ │ vmul.f64 d3, d12, d8 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vmla.f64 d3, d9, d7 │ │ │ │ - vmul.f64 d7, d12, d7 │ │ │ │ - add.w ip, fp, r2 │ │ │ │ - add r2, r7 │ │ │ │ - adds r1, r2, r3 │ │ │ │ - add.w r5, ip, r3 │ │ │ │ - str r1, [sp, #344] @ 0x158 │ │ │ │ - vnmls.f64 d7, d9, d8 │ │ │ │ + vmla.f64 d1, d11, d2 │ │ │ │ + vmul.f64 d2, d9, d2 │ │ │ │ + vnmls.f64 d2, d11, d7 │ │ │ │ + vldr d7, [r6] │ │ │ │ vadd.f64 d9, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vldr d1, [sp, #360] @ 0x168 │ │ │ │ + vmla.f64 d3, d14, d7 │ │ │ │ + vmul.f64 d7, d12, d7 │ │ │ │ + vnmls.f64 d7, d14, d8 │ │ │ │ vadd.f64 d8, d0, d3 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - vadd.f64 d12, d9, d8 │ │ │ │ - vsub.f64 d9, d9, d8 │ │ │ │ + vadd.f64 d14, d9, d8 │ │ │ │ + vstr d14, [sp, #624] @ 0x270 │ │ │ │ + vsub.f64 d14, d9, d8 │ │ │ │ vadd.f64 d8, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d9, [sp, #864] @ 0x360 │ │ │ │ vadd.f64 d9, d6, d2 │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vadd.f64 d4, d5, d7 │ │ │ │ - vstr d12, [sp, #616] @ 0x268 │ │ │ │ - vsub.f64 d11, d9, d8 │ │ │ │ - vadd.f64 d8, d9, d8 │ │ │ │ - vsub.f64 d2, d6, d3 │ │ │ │ - vadd.f64 d0, d6, d3 │ │ │ │ - vstr d4, [sp, #648] @ 0x288 │ │ │ │ - vldr d6, [ip] │ │ │ │ - vldr d4, [sp, #48] @ 0x30 │ │ │ │ - vstr d2, [sp, #632] @ 0x278 │ │ │ │ - vsub.f64 d2, d5, d7 │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ + vstr d14, [sp, #872] @ 0x368 │ │ │ │ + vsub.f64 d1, d5, d7 │ │ │ │ + vadd.f64 d2, d5, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - vldr d9, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d8, [sp, #624] @ 0x270 │ │ │ │ + vadd.f64 d11, d9, d8 │ │ │ │ + vsub.f64 d12, d6, d3 │ │ │ │ + vsub.f64 d14, d9, d8 │ │ │ │ + vadd.f64 d9, d6, d3 │ │ │ │ + vldr d6, [ip] │ │ │ │ + vstr d1, [sp, #664] @ 0x298 │ │ │ │ + vldr d1, [sp, #48] @ 0x30 │ │ │ │ vstr d2, [sp, #656] @ 0x290 │ │ │ │ + vstr d11, [sp, #632] @ 0x278 │ │ │ │ + vstr d12, [sp, #640] @ 0x280 │ │ │ │ + vstr d9, [sp, #648] @ 0x288 │ │ │ │ + vldr d9, [sp, #672] @ 0x2a0 │ │ │ │ vmul.f64 d2, d1, d7 │ │ │ │ + vstr d14, [sp, #880] @ 0x370 │ │ │ │ vmla.f64 d2, d4, d6 │ │ │ │ vmul.f64 d6, d1, d6 │ │ │ │ - vstr d0, [sp, #640] @ 0x280 │ │ │ │ - vldr d0, [sp, #376] @ 0x178 │ │ │ │ - vldr d5, [sp, #368] @ 0x170 │ │ │ │ - vmov.f64 d1, d6 │ │ │ │ - vldr d6, [sp, #664] @ 0x298 │ │ │ │ - str r5, [sp, #48] @ 0x30 │ │ │ │ - vstr d11, [sp, #872] @ 0x368 │ │ │ │ - vnmls.f64 d1, d4, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #232 @ 0xe8 │ │ │ │ - vldr d4, [r5] │ │ │ │ + vmov.f64 d11, d6 │ │ │ │ + vldr d6, [sp, #360] @ 0x168 │ │ │ │ + vnmls.f64 d11, d4, d7 │ │ │ │ + vldr d4, [r0] │ │ │ │ + add.w r0, r2, r3 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #48] @ 0x30 │ │ │ │ + mov.w r0, #232 @ 0xe8 │ │ │ │ + mul.w r0, r7, r0 │ │ │ │ vmul.f64 d8, d9, d7 │ │ │ │ - mul.w r1, r1, r8 │ │ │ │ + add.w r5, sl, r0 │ │ │ │ + add.w r6, r8, r0 │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ + str r5, [sp, #352] @ 0x160 │ │ │ │ + mul.w r0, r7, r0 │ │ │ │ + add.w r7, sl, r1 │ │ │ │ + add r1, r8 │ │ │ │ vmla.f64 d8, d6, d4 │ │ │ │ vmul.f64 d4, d9, d4 │ │ │ │ - add.w r0, fp, r1 │ │ │ │ - adds r6, r7, r1 │ │ │ │ - str r0, [sp, #352] @ 0x160 │ │ │ │ - movs r1, #24 │ │ │ │ - str r6, [sp, #360] @ 0x168 │ │ │ │ - vmov.f64 d11, d1 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, sl, r0 │ │ │ │ + add r0, r8 │ │ │ │ + str r6, [sp, #360] @ 0x168 │ │ │ │ vldr d6, [r6] │ │ │ │ - vldr d7, [r0] │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ - mul.w r1, r1, r8 │ │ │ │ - vmul.f64 d3, d0, d6 │ │ │ │ + add.w r6, r7, r3 │ │ │ │ + vldr d10, [sp, #32] │ │ │ │ vsub.f64 d1, d2, d8 │ │ │ │ - mul.w r0, r0, r8 │ │ │ │ - vmla.f64 d3, d5, d7 │ │ │ │ - vmul.f64 d7, d0, d7 │ │ │ │ vadd.f64 d2, d2, d8 │ │ │ │ - add.w r5, fp, r0 │ │ │ │ - add r0, r7 │ │ │ │ + str r6, [sp, #32] │ │ │ │ + vldr d0, [sp, #384] @ 0x180 │ │ │ │ + vldr d5, [sp, #368] @ 0x170 │ │ │ │ str r5, [sp, #368] @ 0x170 │ │ │ │ - add.w r6, fp, r1 │ │ │ │ - vldr d14, [sp, #56] @ 0x38 │ │ │ │ + vldr d14, [sp, #376] @ 0x178 │ │ │ │ vsub.f64 d9, d11, d4 │ │ │ │ + vadd.f64 d11, d11, d4 │ │ │ │ + vmul.f64 d3, d0, d6 │ │ │ │ + vmla.f64 d3, d5, d7 │ │ │ │ + vmul.f64 d7, d0, d7 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vldr d5, [r0] │ │ │ │ - vldr d10, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d11, d11, d4 │ │ │ │ vldr d6, [r5] │ │ │ │ - add r1, r7 │ │ │ │ + add.w r5, r3, r1 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ + str r5, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d0, d14, d5 │ │ │ │ - adds r4, r6, r3 │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ - add r3, r1 │ │ │ │ vmla.f64 d0, d10, d6 │ │ │ │ vmul.f64 d6, d14, d6 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - vldr d12, [sp, #400] @ 0x190 │ │ │ │ - vldr d8, [sp, #392] @ 0x188 │ │ │ │ vnmls.f64 d6, d10, d5 │ │ │ │ vsub.f64 d5, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ vsub.f64 d10, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d0, d2, d3 │ │ │ │ - vsub.f64 d2, d2, d3 │ │ │ │ - vldr d3, [pc, #988] @ 50bc0 │ │ │ │ - vsub.f64 d6, d7, d11 │ │ │ │ - vadd.f64 d4, d7, d11 │ │ │ │ + vsub.f64 d14, d2, d3 │ │ │ │ + vldr d3, [pc, #988] @ 551d0 │ │ │ │ + vadd.f64 d6, d7, d11 │ │ │ │ + vsub.f64 d4, d7, d11 │ │ │ │ + vldr d11, [r7] │ │ │ │ vadd.f64 d7, d1, d9 │ │ │ │ vsub.f64 d1, d1, d9 │ │ │ │ - vldr d11, [r6] │ │ │ │ - vstr d2, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d6, [sp, #680] @ 0x2a8 │ │ │ │ - vsub.f64 d6, d10, d5 │ │ │ │ + vstr d0, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d14, [sp, #680] @ 0x2a8 │ │ │ │ vstr d4, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d6, [sp, #696] @ 0x2b8 │ │ │ │ + vsub.f64 d6, d10, d5 │ │ │ │ vadd.f64 d5, d10, d5 │ │ │ │ - vstr d0, [sp, #664] @ 0x298 │ │ │ │ - vldr d0, [sp, #720] @ 0x2d0 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ - vmul.f64 d4, d4, d3 │ │ │ │ - vstr d7, [sp, #704] @ 0x2c0 │ │ │ │ + vmul.f64 d8, d7, d3 │ │ │ │ vsub.f64 d7, d5, d1 │ │ │ │ - vstr d4, [sp, #696] @ 0x2b8 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - vldr d4, [r4] │ │ │ │ - movs r4, #216 @ 0xd8 │ │ │ │ - vldr d1, [sp, #384] @ 0x180 │ │ │ │ - vmul.f64 d10, d7, d3 │ │ │ │ + vmul.f64 d0, d4, d3 │ │ │ │ + vldr d4, [r6] │ │ │ │ + mov.w r6, #88 @ 0x58 │ │ │ │ + vldr d1, [sp, #392] @ 0x188 │ │ │ │ + vmul.f64 d14, d7, d3 │ │ │ │ vldr d7, [r1] │ │ │ │ - mul.w r4, r4, r8 │ │ │ │ + vstr d0, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d0, [sp, #728] @ 0x2d8 │ │ │ │ + vstr d8, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d14, [sp, #720] @ 0x2d0 │ │ │ │ vmul.f64 d14, d5, d3 │ │ │ │ - add.w r5, fp, r4 │ │ │ │ - add r4, r7 │ │ │ │ - vstr d10, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d10, [sl, #-104] @ 0xffffff98 │ │ │ │ - vldr d6, [r5] │ │ │ │ - str r5, [sp, #376] @ 0x178 │ │ │ │ - movs r5, #88 @ 0x58 │ │ │ │ - vmul.f64 d2, d10, d7 │ │ │ │ - vldr d10, [sl, #-112] @ 0xffffff90 │ │ │ │ - vldr d5, [r4] │ │ │ │ - mul.w r5, r5, r8 │ │ │ │ - vmla.f64 d2, d10, d11 │ │ │ │ - vldr d10, [sl, #-104] @ 0xffffff98 │ │ │ │ + vldr d5, [r9, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d2, d5, d7 │ │ │ │ + vldr d5, [r9, #-112] @ 0xffffff90 │ │ │ │ + vmla.f64 d2, d5, d11 │ │ │ │ + vldr d5, [r9, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d11, d5, d11 │ │ │ │ + vldr d5, [r9, #-112] @ 0xffffff90 │ │ │ │ + vnmls.f64 d11, d5, d7 │ │ │ │ + vldr d7, [r5] │ │ │ │ + mov.w r5, #216 @ 0xd8 │ │ │ │ + mul.w r5, r3, r5 │ │ │ │ + add.w r3, sl, r5 │ │ │ │ + add r5, r8 │ │ │ │ + vmul.f64 d10, d0, d7 │ │ │ │ + vldr d6, [r3] │ │ │ │ + str r3, [sp, #384] @ 0x180 │ │ │ │ + vldr d5, [r5] │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ + vmla.f64 d10, d1, d4 │ │ │ │ + vmul.f64 d4, d0, d4 │ │ │ │ + vldr d8, [sp, #400] @ 0x190 │ │ │ │ vmul.f64 d3, d15, d5 │ │ │ │ + vldr d12, [sp, #408] @ 0x198 │ │ │ │ + mul.w r6, r3, r6 │ │ │ │ + vnmls.f64 d4, d1, d7 │ │ │ │ + add.w r3, sl, r6 │ │ │ │ + add r6, r8 │ │ │ │ vmla.f64 d3, d13, d6 │ │ │ │ vmul.f64 d6, d15, d6 │ │ │ │ - vmul.f64 d11, d10, d11 │ │ │ │ - vldr d10, [sl, #-112] @ 0xffffff90 │ │ │ │ + vldr d1, [r6] │ │ │ │ + vsub.f64 d9, d2, d10 │ │ │ │ + vadd.f64 d2, d2, d10 │ │ │ │ + str r3, [sp, #392] @ 0x188 │ │ │ │ vnmls.f64 d6, d13, d5 │ │ │ │ - vnmls.f64 d11, d10, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, fp, r5 │ │ │ │ - add r5, r7 │ │ │ │ - str r3, [sp, #384] @ 0x180 │ │ │ │ - vmul.f64 d10, d0, d7 │ │ │ │ - vmla.f64 d10, d1, d4 │ │ │ │ - vmul.f64 d4, d0, d4 │ │ │ │ vldr d5, [r3] │ │ │ │ - vnmls.f64 d4, d1, d7 │ │ │ │ - vldr d1, [r5] │ │ │ │ + vsub.f64 d7, d11, d4 │ │ │ │ + vadd.f64 d11, d11, d4 │ │ │ │ vmul.f64 d0, d12, d1 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ vmla.f64 d0, d8, d5 │ │ │ │ vmul.f64 d5, d12, d5 │ │ │ │ - vsub.f64 d9, d2, d10 │ │ │ │ - vadd.f64 d2, d2, d10 │ │ │ │ vnmls.f64 d5, d8, d1 │ │ │ │ - vsub.f64 d7, d11, d4 │ │ │ │ - vadd.f64 d11, d11, d4 │ │ │ │ vsub.f64 d8, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ + vldr d0, [sp, #624] @ 0x270 │ │ │ │ vsub.f64 d1, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vadd.f64 d10, d2, d3 │ │ │ │ + vadd.f64 d13, d2, d3 │ │ │ │ vsub.f64 d5, d9, d7 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ - vmov.f64 d15, d10 │ │ │ │ - vsub.f64 d10, d2, d3 │ │ │ │ + vldr d9, [sp, #696] @ 0x2b8 │ │ │ │ + vmov.f64 d12, d13 │ │ │ │ + vsub.f64 d13, d2, d3 │ │ │ │ vsub.f64 d3, d6, d11 │ │ │ │ - vstr d10, [sp, #400] @ 0x190 │ │ │ │ - vadd.f64 d10, d6, d11 │ │ │ │ + vstr d12, [sp, #400] @ 0x190 │ │ │ │ + vstr d13, [sp, #408] @ 0x198 │ │ │ │ + vadd.f64 d13, d6, d11 │ │ │ │ vadd.f64 d6, d8, d1 │ │ │ │ + vldr d11, [pc, #656] @ 551d0 │ │ │ │ vsub.f64 d1, d1, d8 │ │ │ │ - vldr d11, [pc, #680] @ 50bc0 │ │ │ │ - vstr d3, [sp, #720] @ 0x2d0 │ │ │ │ - vstr d10, [sp, #728] @ 0x2d8 │ │ │ │ + vstr d3, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d3, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d8, [sp, #632] @ 0x278 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d2, [sp, #520] @ 0x208 │ │ │ │ - vldr d12, [sp, #616] @ 0x268 │ │ │ │ - vldr d0, [sp, #424] @ 0x1a8 │ │ │ │ - vmul.f64 d13, d4, d11 │ │ │ │ + vstr d13, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d13, [sp, #528] @ 0x210 │ │ │ │ vmul.f64 d10, d6, d11 │ │ │ │ vsub.f64 d6, d7, d1 │ │ │ │ + vmul.f64 d15, d4, d11 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vldr d9, [sp, #480] @ 0x1e0 │ │ │ │ - ldr r3, [sp, #176] @ 0xb0 │ │ │ │ - vstr d13, [sp, #736] @ 0x2e0 │ │ │ │ - vmul.f64 d3, d6, d11 │ │ │ │ - vldr d13, [sp, #568] @ 0x238 │ │ │ │ - vldr d6, [sp, #408] @ 0x198 │ │ │ │ + vmul.f64 d5, d6, d11 │ │ │ │ + vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d15, [sp, #744] @ 0x2e8 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vstr d15, [sp, #392] @ 0x188 │ │ │ │ - vadd.f64 d5, d13, d12 │ │ │ │ - vldr d13, [sp, #528] @ 0x210 │ │ │ │ - vadd.f64 d6, d6, d2 │ │ │ │ - vstr d3, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d3, [sp, #624] @ 0x270 │ │ │ │ - vldr d12, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d15, [sp, #536] @ 0x218 │ │ │ │ + vadd.f64 d6, d6, d13 │ │ │ │ + vldr d13, [sp, #576] @ 0x240 │ │ │ │ + vstr d5, [sp, #752] @ 0x2f0 │ │ │ │ + vadd.f64 d5, d13, d0 │ │ │ │ + vldr d0, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d13, [sp, #488] @ 0x1e8 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #576] @ 0x240 │ │ │ │ - vadd.f64 d4, d5, d3 │ │ │ │ - vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ - vadd.f64 d5, d3, d13 │ │ │ │ - vldr d13, [sp, #664] @ 0x298 │ │ │ │ + vldr d5, [sp, #584] @ 0x248 │ │ │ │ + vadd.f64 d4, d5, d8 │ │ │ │ + vldr d8, [sp, #672] @ 0x2a0 │ │ │ │ + vadd.f64 d5, d3, d15 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vadd.f64 d4, d0, d13 │ │ │ │ - vldr d13, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d0, [sp, #688] @ 0x2b0 │ │ │ │ - vadd.f64 d3, d13, d15 │ │ │ │ + vadd.f64 d4, d0, d8 │ │ │ │ + vldr d8, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d0, [sp, #736] @ 0x2e0 │ │ │ │ + vadd.f64 d3, d8, d12 │ │ │ │ + vldr d12, [sp, #440] @ 0x1b8 │ │ │ │ vadd.f64 d8, d4, d3 │ │ │ │ + vadd.f64 d9, d12, d9 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vadd.f64 d4, d9, d12 │ │ │ │ - vldr d9, [sp, #432] @ 0x1b0 │ │ │ │ - vadd.f64 d9, d9, d0 │ │ │ │ + vadd.f64 d4, d13, d0 │ │ │ │ vsub.f64 d0, d4, d9 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ vsub.f64 d9, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ vstr d9, [r3] │ │ │ │ vsub.f64 d9, d3, d5 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ vstr d9, [r3] │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ - vldr d9, [pc, #480] @ 50bc8 │ │ │ │ + ldr r3, [sp, #168] @ 0xa8 │ │ │ │ + vldr d9, [sp, #552] @ 0x228 │ │ │ │ + vldr d13, [sp, #568] @ 0x238 │ │ │ │ vstr d5, [r3] │ │ │ │ vsub.f64 d5, d6, d0 │ │ │ │ - vstr d1, [fp] │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ - vldr d0, [pc, #464] @ 50bd0 │ │ │ │ - vstr d5, [r9] │ │ │ │ + vstr d1, [sl] │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + vldr d0, [pc, #436] @ 551d8 │ │ │ │ + vstr d5, [fp] │ │ │ │ vsub.f64 d5, d4, d2 │ │ │ │ vadd.f64 d2, d2, d4 │ │ │ │ + vldr d3, [sp, #616] @ 0x268 │ │ │ │ + vldr d4, [sp, #792] @ 0x318 │ │ │ │ + vldr d15, [sp, #664] @ 0x298 │ │ │ │ vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #144] @ 0x90 │ │ │ │ + ldr r3, [sp, #152] @ 0x98 │ │ │ │ + vldr d5, [sp, #768] @ 0x300 │ │ │ │ + vldr d12, [sp, #832] @ 0x340 │ │ │ │ vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ - vstr d6, [r3] │ │ │ │ - vldr d2, [sp, #544] @ 0x220 │ │ │ │ - vldr d12, [sp, #560] @ 0x230 │ │ │ │ - vldr d4, [sp, #784] @ 0x310 │ │ │ │ - vldr d5, [sp, #760] @ 0x2f8 │ │ │ │ - vadd.f64 d6, d2, d12 │ │ │ │ - vldr d2, [sp, #536] @ 0x218 │ │ │ │ - vldr d13, [sp, #640] @ 0x280 │ │ │ │ - vldr d12, [sp, #608] @ 0x260 │ │ │ │ - vldr d15, [sp, #512] @ 0x200 │ │ │ │ + vstr d6, [r4] │ │ │ │ + vadd.f64 d6, d9, d13 │ │ │ │ + vldr d13, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d9, [sp, #544] @ 0x220 │ │ │ │ + vldr d2, [sp, #560] @ 0x230 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ vsub.f64 d8, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vstr d4, [sp, #64] @ 0x40 │ │ │ │ - vldr d4, [sp, #552] @ 0x228 │ │ │ │ - vsub.f64 d6, d2, d4 │ │ │ │ - vldr d4, [sp, #592] @ 0x250 │ │ │ │ - vmul.f64 d2, d4, d0 │ │ │ │ - vadd.f64 d4, d15, d10 │ │ │ │ + vsub.f64 d6, d9, d2 │ │ │ │ + vldr d9, [pc, #364] @ 551e0 │ │ │ │ + vstr d4, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - vmla.f64 d2, d12, d9 │ │ │ │ - vldr d12, [sp, #656] @ 0x290 │ │ │ │ - vldr d15, [pc, #356] @ 50bd8 │ │ │ │ + vldr d4, [sp, #648] @ 0x288 │ │ │ │ vadd.f64 d11, d5, d6 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vmul.f64 d5, d13, d9 │ │ │ │ - vldr d13, [sp, #496] @ 0x1f0 │ │ │ │ - vnmls.f64 d5, d12, d0 │ │ │ │ - vldr d12, [sp, #824] @ 0x338 │ │ │ │ + vldr d5, [sp, #600] @ 0x258 │ │ │ │ + vmul.f64 d2, d5, d0 │ │ │ │ + vmul.f64 d5, d4, d9 │ │ │ │ + vmla.f64 d2, d3, d9 │ │ │ │ + vnmls.f64 d5, d15, d0 │ │ │ │ + vldr d15, [sp, #520] @ 0x208 │ │ │ │ + vadd.f64 d4, d15, d10 │ │ │ │ + vldr d15, [pc, #320] @ 551e8 │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ vadd.f64 d5, d13, d7 │ │ │ │ - vldr d13, [pc, #324] @ 50be0 │ │ │ │ + vldr d13, [pc, #312] @ 551f0 │ │ │ │ vmul.f64 d3, d5, d13 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ - vmla.f64 d5, d4, d13 │ │ │ │ vnmls.f64 d3, d4, d15 │ │ │ │ - vldr d4, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d5, [sp, #144] @ 0x90 │ │ │ │ - vsub.f64 d5, d12, d14 │ │ │ │ + vmla.f64 d5, d4, d13 │ │ │ │ + vldr d4, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d13, [sp, #712] @ 0x2c8 │ │ │ │ + vsub.f64 d15, d4, d13 │ │ │ │ + vldr d4, [pc, #288] @ 551f8 │ │ │ │ vstr d3, [sp, #72] @ 0x48 │ │ │ │ - vldr d3, [sp, #704] @ 0x2c0 │ │ │ │ - vsub.f64 d15, d4, d3 │ │ │ │ - vldr d4, [pc, #288] @ 50be8 │ │ │ │ - vldr d3, [pc, #292] @ 50bf0 │ │ │ │ + vldr d3, [pc, #288] @ 55200 │ │ │ │ + vstr d5, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d5, d12, d14 │ │ │ │ vmul.f64 d13, d15, d4 │ │ │ │ vmul.f64 d15, d15, d3 │ │ │ │ vmla.f64 d13, d5, d3 │ │ │ │ + vldr d3, [sp, #616] @ 0x268 │ │ │ │ vnmls.f64 d15, d5, d4 │ │ │ │ - vldr d5, [sp, #608] @ 0x260 │ │ │ │ - vmul.f64 d4, d5, d0 │ │ │ │ - vldr d5, [sp, #592] @ 0x250 │ │ │ │ + vldr d5, [sp, #600] @ 0x258 │ │ │ │ + vmul.f64 d4, d3, d0 │ │ │ │ + vldr d3, [sp, #664] @ 0x298 │ │ │ │ vnmls.f64 d4, d5, d9 │ │ │ │ - vldr d5, [sp, #656] @ 0x290 │ │ │ │ - vmul.f64 d5, d5, d9 │ │ │ │ - vldr d9, [sp, #640] @ 0x280 │ │ │ │ + vmul.f64 d5, d3, d9 │ │ │ │ + vldr d9, [sp, #648] @ 0x288 │ │ │ │ vmla.f64 d5, d9, d0 │ │ │ │ vadd.f64 d0, d12, d14 │ │ │ │ - vldr d12, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d14, [pc, #216] @ 50be0 │ │ │ │ + vldr d14, [pc, #208] @ 551f0 │ │ │ │ vmov.f64 d9, d14 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d4, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d12, [sp, #712] @ 0x2c8 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ vadd.f64 d4, d4, d12 │ │ │ │ - vldr d12, [pc, #184] @ 50bd8 │ │ │ │ + vldr d12, [pc, #168] @ 551e8 │ │ │ │ vmul.f64 d14, d4, d14 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ vmla.f64 d14, d0, d12 │ │ │ │ vmov.f64 d12, d4 │ │ │ │ - vldr d4, [sp, #512] @ 0x200 │ │ │ │ - vsub.f64 d10, d4, d10 │ │ │ │ - vldr d4, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d4, [sp, #520] @ 0x208 │ │ │ │ vnmls.f64 d12, d0, d9 │ │ │ │ - vldr d0, [pc, #172] @ 50bf0 │ │ │ │ + vldr d0, [pc, #164] @ 55200 │ │ │ │ + vsub.f64 d10, d4, d10 │ │ │ │ + vldr d4, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ - vstr d12, [sp, #160] @ 0xa0 │ │ │ │ - vldr d12, [pc, #152] @ 50be8 │ │ │ │ + vstr d12, [sp, #168] @ 0xa8 │ │ │ │ + vldr d12, [pc, #136] @ 551f8 │ │ │ │ vmul.f64 d4, d7, d12 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vmla.f64 d7, d10, d12 │ │ │ │ vnmls.f64 d4, d10, d0 │ │ │ │ vadd.f64 d0, d8, d1 │ │ │ │ + vmla.f64 d7, d10, d12 │ │ │ │ vsub.f64 d1, d8, d1 │ │ │ │ vadd.f64 d9, d13, d4 │ │ │ │ vsub.f64 d4, d4, d13 │ │ │ │ vsub.f64 d10, d0, d9 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ vadd.f64 d9, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d10, [r3] │ │ │ │ - vstr d0, [r6] │ │ │ │ + vstr d10, [r4] │ │ │ │ + vstr d0, [r7] │ │ │ │ vsub.f64 d0, d7, d15 │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d5, d4, d6 │ │ │ │ vadd.f64 d15, d15, d7 │ │ │ │ + vsub.f64 d5, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ + ldr r7, [sp, #208] @ 0xd0 │ │ │ │ + ldr r4, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d10, d0, d9 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ vsub.f64 d7, d1, d15 │ │ │ │ vadd.f64 d1, d1, d15 │ │ │ │ - vstr d10, [r6] │ │ │ │ - ldr r6, [sp, #232] @ 0xe8 │ │ │ │ - ldr r3, [sp, #204] @ 0xcc │ │ │ │ - vldr d8, [sp, #624] @ 0x270 │ │ │ │ - vldr d15, [sp, #520] @ 0x208 │ │ │ │ - b.n 50c00 │ │ │ │ - nop │ │ │ │ + b.n 55210 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 50e40 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 55450 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 55494 ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 50e8c ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #216 @ 0xd8 │ │ │ │ - add r6, pc, #44 @ (adr r6, 50c08 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 55218 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 50e80 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 55490 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - cdp 0, 12, cr0, cr2, cr4, {0} │ │ │ │ + adds r0, r6, r3 │ │ │ │ + movs r5, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vstr d0, [r6] │ │ │ │ - ldr r6, [sp, #376] @ 0x178 │ │ │ │ - vstr d5, [r6] │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ - vstr d4, [r6] │ │ │ │ - ldr r6, [sp, #384] @ 0x180 │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ - vstr d7, [r6] │ │ │ │ + vstr d10, [r3] │ │ │ │ + ldr r3, [sp, #240] @ 0xf0 │ │ │ │ + vstr d0, [r3] │ │ │ │ + ldr r3, [sp, #384] @ 0x180 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #392] @ 0x188 │ │ │ │ + vstr d4, [r4] │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ + ldr r4, [sp, #192] @ 0xc0 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vstr d1, [r7] │ │ │ │ + vldr d1, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d7, d4, d3 │ │ │ │ - vstr d1, [r3] │ │ │ │ vadd.f64 d3, d4, d3 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + ldr r3, [sp, #148] @ 0x94 │ │ │ │ vadd.f64 d6, d1, d14 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d11, d2 │ │ │ │ vsub.f64 d11, d11, d2 │ │ │ │ vstr d5, [lr] │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d7, [r4] │ │ │ │ vsub.f64 d7, d1, d14 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ - vldr d1, [sp, #160] @ 0xa0 │ │ │ │ + vldr d1, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ - vldr d5, [sp, #144] @ 0x90 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + vldr d5, [sp, #152] @ 0x98 │ │ │ │ vstr d7, [r3] │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d7, d5, d1 │ │ │ │ - ldr r3, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d6, d7, d11 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ - vldr d11, [pc, #968] @ 51040 │ │ │ │ + vldr d11, [pc, #972] @ 55658 │ │ │ │ vstr d6, [r3] │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ + ldr r4, [sp, #200] @ 0xc8 │ │ │ │ + vldr d4, [sp, #528] @ 0x210 │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d5, d1 │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ - vldr d5, [sp, #576] @ 0x240 │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ + vldr d15, [sp, #536] @ 0x218 │ │ │ │ + vldr d5, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d6, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vsub.f64 d7, d8, d5 │ │ │ │ + vldr d14, [sp, #576] @ 0x240 │ │ │ │ + vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d8, [sp, #672] @ 0x2a0 │ │ │ │ vstr d6, [r3] │ │ │ │ - vldr d6, [sp, #408] @ 0x198 │ │ │ │ - vstr d3, [r7] │ │ │ │ - vsub.f64 d4, d6, d15 │ │ │ │ - vldr d15, [sp, #568] @ 0x238 │ │ │ │ - vldr d6, [sp, #616] @ 0x268 │ │ │ │ - vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d10, [sp, #528] @ 0x210 │ │ │ │ + vstr d3, [r8] │ │ │ │ + vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + vldr d3, [sp, #424] @ 0x1a8 │ │ │ │ + vsub.f64 d4, d6, d4 │ │ │ │ + vldr d6, [sp, #632] @ 0x278 │ │ │ │ + vsub.f64 d7, d6, d5 │ │ │ │ + vldr d5, [sp, #624] @ 0x270 │ │ │ │ + vsub.f64 d6, d3, d15 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vsub.f64 d7, d15, d6 │ │ │ │ - vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ - vsub.f64 d6, d3, d10 │ │ │ │ - vldr d10, [sp, #664] @ 0x298 │ │ │ │ - vldr d8, [sp, #688] @ 0x2b0 │ │ │ │ - ldr r3, [sp, #200] @ 0xc8 │ │ │ │ - vldr d15, [sp, #832] @ 0x340 │ │ │ │ + vsub.f64 d7, d14, d5 │ │ │ │ + vldr d5, [sp, #696] @ 0x2b8 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d7, d1, d10 │ │ │ │ - vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d13, [sp, #856] @ 0x358 │ │ │ │ - vldr d10, [sp, #864] @ 0x360 │ │ │ │ - vsub.f64 d5, d1, d8 │ │ │ │ - vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d1, [sp, #392] @ 0x188 │ │ │ │ + vsub.f64 d7, d1, d8 │ │ │ │ + vldr d1, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d8, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d5, d1, d5 │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ - vsub.f64 d1, d8, d1 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d8, [sp, #728] @ 0x2d8 │ │ │ │ - vldr d5, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d5, [sp, #400] @ 0x190 │ │ │ │ + vsub.f64 d1, d8, d5 │ │ │ │ + vldr d5, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d8, [sp, #736] @ 0x2e0 │ │ │ │ vsub.f64 d8, d5, d8 │ │ │ │ vsub.f64 d5, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ vadd.f64 d8, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ vmul.f64 d8, d8, d11 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ vsub.f64 d9, d2, d8 │ │ │ │ vadd.f64 d2, d2, d8 │ │ │ │ - vstr d9, [r5] │ │ │ │ - vmov.f64 d9, d11 │ │ │ │ - vstr d2, [r3] │ │ │ │ + vstr d9, [r6] │ │ │ │ + vstr d2, [r4] │ │ │ │ vsub.f64 d2, d1, d7 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - ldr r3, [sp, #208] @ 0xd0 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vldr d9, [pc, #764] @ 55660 │ │ │ │ vmul.f64 d2, d2, d11 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vsub.f64 d8, d2, d6 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vldr d2, [pc, #740] @ 51048 │ │ │ │ + vldr d2, [pc, #752] @ 55668 │ │ │ │ vstr d8, [r3] │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d6, [r5] │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vsub.f64 d7, d5, d3 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + vstr d6, [r4] │ │ │ │ + ldr r4, [sp, #232] @ 0xe8 │ │ │ │ vstr d4, [r1] │ │ │ │ - vldr d6, [sp, #840] @ 0x348 │ │ │ │ - vstr d7, [r3] │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - vldr d7, [sp, #752] @ 0x2f0 │ │ │ │ - vstr d3, [r3] │ │ │ │ + vstr d7, [r4] │ │ │ │ + ldr r1, [sp, #376] @ 0x178 │ │ │ │ + vldr d7, [sp, #760] @ 0x2f8 │ │ │ │ + vldr d4, [sp, #840] @ 0x348 │ │ │ │ + vstr d3, [r1] │ │ │ │ + vldr d3, [sp, #800] @ 0x320 │ │ │ │ + vldr d6, [sp, #848] @ 0x350 │ │ │ │ + vldr d14, [sp, #856] @ 0x358 │ │ │ │ + vldr d15, [sp, #864] @ 0x360 │ │ │ │ + vadd.f64 d11, d3, d4 │ │ │ │ + vsub.f64 d1, d3, d4 │ │ │ │ vsub.f64 d8, d7, d6 │ │ │ │ - vldr d3, [sp, #792] @ 0x318 │ │ │ │ vadd.f64 d12, d7, d6 │ │ │ │ - vadd.f64 d11, d3, d15 │ │ │ │ - vsub.f64 d1, d3, d15 │ │ │ │ - vldr d15, [sp, #848] @ 0x350 │ │ │ │ - vldr d14, [sp, #872] @ 0x368 │ │ │ │ - vldr d3, [sp, #472] @ 0x1d8 │ │ │ │ - vadd.f64 d4, d15, d13 │ │ │ │ - ldr r3, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d7, d10, d14 │ │ │ │ - ldr r1, [sp, #344] @ 0x158 │ │ │ │ + vldr d3, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d10, [sp, #872] @ 0x368 │ │ │ │ + vldr d13, [sp, #880] @ 0x370 │ │ │ │ + vadd.f64 d4, d14, d15 │ │ │ │ + ldr r4, [sp, #888] @ 0x378 │ │ │ │ + vsub.f64 d7, d10, d13 │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [sp, #400] @ 0x190 │ │ │ │ + vldr d7, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d5, d3, d7 │ │ │ │ - vldr d3, [sp, #720] @ 0x2d0 │ │ │ │ - vldr d7, [sp, #464] @ 0x1d0 │ │ │ │ - vmul.f64 d4, d4, d9 │ │ │ │ - vmul.f64 d6, d6, d9 │ │ │ │ - vldr d9, [pc, #612] @ 51050 │ │ │ │ + vldr d7, [sp, #472] @ 0x1d8 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ + vldr d3, [sp, #728] @ 0x2d8 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vmul.f64 d3, d7, d9 │ │ │ │ vmla.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vnmls.f64 d5, d7, d2 │ │ │ │ vstr d3, [sp] │ │ │ │ vmov.f64 d3, d2 │ │ │ │ - vadd.f64 d2, d10, d14 │ │ │ │ - vldr d10, [sp, #680] @ 0x2a8 │ │ │ │ + vadd.f64 d2, d10, d13 │ │ │ │ + vldr d10, [sp, #688] @ 0x2b0 │ │ │ │ vstr d5, [sp, #8] │ │ │ │ - vsub.f64 d5, d15, d13 │ │ │ │ - vldr d15, [sp, #800] @ 0x320 │ │ │ │ - vldr d13, [sp, #672] @ 0x2a0 │ │ │ │ + vsub.f64 d5, d14, d15 │ │ │ │ + vldr d15, [sp, #680] @ 0x2a8 │ │ │ │ vadd.f64 d7, d5, d2 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmul.f64 d2, d2, d0 │ │ │ │ + vldr d0, [sp, #816] @ 0x330 │ │ │ │ + vsub.f64 d14, d0, d15 │ │ │ │ + vldr d15, [sp, #808] @ 0x328 │ │ │ │ vsub.f64 d5, d15, d10 │ │ │ │ vmov.f64 d10, d9 │ │ │ │ - vmul.f64 d2, d2, d0 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vldr d0, [sp, #808] @ 0x328 │ │ │ │ - vsub.f64 d14, d0, d13 │ │ │ │ vmul.f64 d13, d5, d9 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ vmla.f64 d13, d14, d3 │ │ │ │ vmul.f64 d14, d14, d10 │ │ │ │ vnmls.f64 d14, d5, d3 │ │ │ │ - vldr d5, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d3, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d5, [sp, #688] @ 0x2b0 │ │ │ │ + vadd.f64 d3, d0, d3 │ │ │ │ + vldr d0, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d5, d15, d5 │ │ │ │ - vmov.f64 d15, d0 │ │ │ │ - vldr d0, [sp, #672] @ 0x2a0 │ │ │ │ - vadd.f64 d3, d15, d0 │ │ │ │ - vldr d0, [sp, #400] @ 0x190 │ │ │ │ vmul.f64 d15, d3, d9 │ │ │ │ vnmls.f64 d15, d5, d10 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmla.f64 d5, d3, d10 │ │ │ │ - vldr d3, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d5, [sp, #16] │ │ │ │ - vldr d5, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d3, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d5, [sp, #32] │ │ │ │ + vldr d5, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vldr d5, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d5, [sp, #480] @ 0x1e0 │ │ │ │ vsub.f64 d0, d5, d0 │ │ │ │ vmul.f64 d5, d0, d9 │ │ │ │ vnmls.f64 d5, d3, d10 │ │ │ │ vmul.f64 d3, d3, d9 │ │ │ │ vmla.f64 d3, d0, d10 │ │ │ │ vadd.f64 d0, d8, d6 │ │ │ │ vsub.f64 d6, d8, d6 │ │ │ │ vadd.f64 d9, d13, d5 │ │ │ │ vsub.f64 d5, d5, d13 │ │ │ │ - vldr d13, [pc, #440] @ 51070 │ │ │ │ + vldr d13, [pc, #448] @ 55688 │ │ │ │ vsub.f64 d10, d0, d9 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ vadd.f64 d9, d1, d2 │ │ │ │ vsub.f64 d1, d1, d2 │ │ │ │ vstr d10, [r0] │ │ │ │ - vstr d0, [r3] │ │ │ │ - vsub.f64 d0, d3, d14 │ │ │ │ - ldr r3, [sp, #256] @ 0x100 │ │ │ │ + ldr r0, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d2, d5, d1 │ │ │ │ - vadd.f64 d14, d14, d3 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - vldr d1, [pc, #356] @ 51048 │ │ │ │ + vldr d1, [pc, #380] @ 55668 │ │ │ │ + vstr d0, [r0] │ │ │ │ + vsub.f64 d0, d3, d14 │ │ │ │ + vadd.f64 d14, d14, d3 │ │ │ │ vsub.f64 d10, d0, d9 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ - vldr d9, [pc, #360] @ 51058 │ │ │ │ - vstr d10, [r3] │ │ │ │ + vldr d9, [pc, #364] @ 55670 │ │ │ │ + vstr d10, [r4] │ │ │ │ ldr r3, [sp, #360] @ 0x168 │ │ │ │ - vldr d10, [pc, #356] @ 51060 │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ vstr d0, [r3] │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - vldr d0, [pc, #316] @ 51040 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d5, [r1] │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ + ldr r7, [sp, #96] @ 0x60 │ │ │ │ + vstr d2, [r0] │ │ │ │ + vldr d2, [sp] │ │ │ │ + vstr d5, [r4] │ │ │ │ vsub.f64 d5, d6, d14 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d6, d6, d14 │ │ │ │ - vstr d5, [r3] │ │ │ │ + vldr d14, [sp, #32] │ │ │ │ + ldr r0, [sp, #272] @ 0x110 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ + ldr r4, [sp, #320] @ 0x140 │ │ │ │ + vstr d5, [r0] │ │ │ │ + vadd.f64 d5, d2, d15 │ │ │ │ vstr d6, [r2] │ │ │ │ vadd.f64 d6, d12, d7 │ │ │ │ - vldr d2, [sp] │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - ldr r3, [sp, #312] @ 0x138 │ │ │ │ - ldr r6, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d5, d2, d15 │ │ │ │ - vldr d8, [sp, #8] │ │ │ │ - vldr d14, [sp, #16] │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ - ldr r2, [sp, #108] @ 0x6c │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ + ldr r0, [sp, #288] @ 0x120 │ │ │ │ + vldr d0, [pc, #264] @ 55658 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d11, d4 │ │ │ │ vsub.f64 d11, d11, d4 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vstr d6, [r6] │ │ │ │ + vldr d10, [pc, #276] @ 55678 │ │ │ │ + vstr d3, [r4] │ │ │ │ + vstr d6, [r7] │ │ │ │ vsub.f64 d6, d8, d14 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ - ldr r6, [sp, #136] @ 0x88 │ │ │ │ + ldr r4, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d3, [r0] │ │ │ │ + vstr d6, [r3] │ │ │ │ vsub.f64 d6, d2, d15 │ │ │ │ - ldr r3, [sp, #296] @ 0x128 │ │ │ │ - vldr d3, [sp, #536] @ 0x218 │ │ │ │ - vldr d15, [sp, #600] @ 0x258 │ │ │ │ + ldr r0, [sp, #304] @ 0x130 │ │ │ │ + vldr d3, [sp, #568] @ 0x238 │ │ │ │ vsub.f64 d5, d6, d11 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ vldr d11, [sp, #560] @ 0x230 │ │ │ │ - vldr d2, [sp, #744] @ 0x2e8 │ │ │ │ - vstr d5, [r3] │ │ │ │ + vstr d5, [r0] │ │ │ │ vstr d6, [r2] │ │ │ │ vadd.f64 d6, d8, d14 │ │ │ │ - ldr r3, [sp, #328] @ 0x148 │ │ │ │ - vldr d8, [sp, #552] @ 0x228 │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #768] @ 0x300 │ │ │ │ - vstr d5, [r6] │ │ │ │ - vstr d7, [r3] │ │ │ │ - vadd.f64 d7, d3, d8 │ │ │ │ - vldr d5, [sp, #776] @ 0x308 │ │ │ │ - vldr d3, [sp, #544] @ 0x220 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vstr d7, [r4] │ │ │ │ + vldr d7, [sp, #544] @ 0x220 │ │ │ │ + vldr d5, [sp, #784] @ 0x310 │ │ │ │ + vadd.f64 d7, d7, d11 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vsub.f64 d8, d5, d7 │ │ │ │ vadd.f64 d12, d5, d7 │ │ │ │ - vsub.f64 d7, d11, d3 │ │ │ │ - vldr d5, [sp, #648] @ 0x288 │ │ │ │ - vldr d3, [sp, #584] @ 0x248 │ │ │ │ - vmul.f64 d4, d5, d1 │ │ │ │ - vldr d5, [sp, #632] @ 0x278 │ │ │ │ + vldr d7, [sp, #552] @ 0x228 │ │ │ │ + ldr r7, [sp, #256] @ 0x100 │ │ │ │ + vldr d15, [sp, #608] @ 0x260 │ │ │ │ + vsub.f64 d7, d3, d7 │ │ │ │ + vldr d2, [sp, #656] @ 0x290 │ │ │ │ + vldr d6, [sp, #776] @ 0x308 │ │ │ │ + vldr d5, [sp, #640] @ 0x280 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vldr d0, [pc, #104] @ 51050 │ │ │ │ - vmla.f64 d4, d5, d0 │ │ │ │ - vldr d5, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d0, [pc, #112] @ 55660 │ │ │ │ + vmul.f64 d4, d2, d1 │ │ │ │ + vldr d3, [sp, #592] @ 0x250 │ │ │ │ + vldr d14, [sp, #824] @ 0x338 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ + vldr d2, [sp, #496] @ 0x1f0 │ │ │ │ vmul.f64 d6, d15, d0 │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ - vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d14, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d15, [sp, #696] @ 0x2b8 │ │ │ │ + vmla.f64 d4, d5, d0 │ │ │ │ + ldr r4, [sp, #368] @ 0x170 │ │ │ │ + vldr d5, [sp, #512] @ 0x200 │ │ │ │ vnmls.f64 d6, d3, d1 │ │ │ │ - ldr r3, [sp, #368] @ 0x170 │ │ │ │ - ldr r2, [sp, #248] @ 0xf8 │ │ │ │ - ldr r6, [sp, #264] @ 0x108 │ │ │ │ + vldr d15, [sp, #744] @ 0x2e8 │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vadd.f64 d6, d2, d14 │ │ │ │ - vldr d14, [sp, #816] @ 0x330 │ │ │ │ + vldr d6, [sp, #752] @ 0x2f0 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ + vadd.f64 d6, d2, d15 │ │ │ │ + vldr d15, [sp, #704] @ 0x2c0 │ │ │ │ vmul.f64 d2, d6, d10 │ │ │ │ vnmls.f64 d2, d5, d9 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vmla.f64 d5, d6, d9 │ │ │ │ - vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ - b.n 51078 │ │ │ │ + vldr d6, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d2, [sp, #8] │ │ │ │ + b.n 55690 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 512c0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 558d8 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 51304 ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 55924 ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - add r6, pc, #44 @ (adr r6, 51090 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 556a8 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 51300 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 55918 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - vstr d2, [sp, #8] │ │ │ │ vmov.f64 d2, d9 │ │ │ │ - vldr d9, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d9, [sp, #720] @ 0x2d0 │ │ │ │ vstr d5, [sp, #16] │ │ │ │ vsub.f64 d5, d14, d15 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ - vldr d9, [pc, #-44] @ 51068 │ │ │ │ + vldr d9, [pc, #-40] @ 55680 │ │ │ │ vmul.f64 d15, d6, d9 │ │ │ │ vnmls.f64 d15, d5, d13 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmla.f64 d5, d6, d13 │ │ │ │ - vldr d6, [sp, #584] @ 0x248 │ │ │ │ - vldr d13, [sp, #600] @ 0x258 │ │ │ │ + vldr d6, [sp, #592] @ 0x250 │ │ │ │ + vldr d13, [sp, #608] @ 0x260 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vmla.f64 d6, d13, d1 │ │ │ │ - vldr d13, [sp, #632] @ 0x278 │ │ │ │ vstr d5, [sp] │ │ │ │ + vmla.f64 d6, d13, d1 │ │ │ │ + vldr d13, [sp, #640] @ 0x280 │ │ │ │ vmul.f64 d5, d13, d1 │ │ │ │ - vldr d13, [sp, #648] @ 0x288 │ │ │ │ - vldr d1, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d13, [sp, #656] @ 0x290 │ │ │ │ vnmls.f64 d5, d13, d0 │ │ │ │ - vldr d13, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d13, [sp, #720] @ 0x2d0 │ │ │ │ vadd.f64 d13, d1, d13 │ │ │ │ - vldr d1, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d1, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d0, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d5, [sp, #704] @ 0x2c0 │ │ │ │ vadd.f64 d5, d14, d5 │ │ │ │ vmul.f64 d14, d5, d2 │ │ │ │ vmla.f64 d14, d13, d10 │ │ │ │ vmul.f64 d13, d13, d2 │ │ │ │ vnmls.f64 d13, d5, d10 │ │ │ │ - vldr d10, [sp, #736] @ 0x2e0 │ │ │ │ - vsub.f64 d2, d1, d10 │ │ │ │ vldr d10, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d1, [sp, #504] @ 0x1f8 │ │ │ │ + vsub.f64 d2, d1, d10 │ │ │ │ + vldr d1, [sp, #512] @ 0x200 │ │ │ │ + vldr d10, [sp, #752] @ 0x2f0 │ │ │ │ vsub.f64 d1, d1, d10 │ │ │ │ - vldr d10, [pc, #-160] @ 51070 │ │ │ │ + vldr d10, [pc, #-156] @ 55688 │ │ │ │ vmul.f64 d5, d1, d10 │ │ │ │ vmla.f64 d5, d2, d9 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ vnmls.f64 d2, d1, d9 │ │ │ │ vadd.f64 d1, d8, d3 │ │ │ │ vsub.f64 d3, d8, d3 │ │ │ │ vadd.f64 d9, d15, d5 │ │ │ │ vsub.f64 d5, d5, d15 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d10, [r3] │ │ │ │ - vstr d1, [r2] │ │ │ │ + vstr d10, [r4] │ │ │ │ + vstr d1, [r7] │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ - vldr d1, [sp] │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - ldr r3, [sp, #352] @ 0x160 │ │ │ │ + vldr d1, [sp] │ │ │ │ vadd.f64 d7, d12, d0 │ │ │ │ vsub.f64 d12, d12, d0 │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ + ldr r2, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d1, d2, d1 │ │ │ │ + ldr r4, [sp, #352] @ 0x160 │ │ │ │ + ldr r6, [sp, #88] @ 0x58 │ │ │ │ + ldr r1, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ - vstr d10, [r3] │ │ │ │ - vstr d1, [r6] │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - ldr r6, [sp, #48] @ 0x30 │ │ │ │ - vstr d6, [r6] │ │ │ │ - vstr d5, [r3] │ │ │ │ + ldr r0, [sp, #328] @ 0x148 │ │ │ │ + ldr r5, [sp, #112] @ 0x70 │ │ │ │ + vstr d10, [r4] │ │ │ │ + vstr d1, [r2] │ │ │ │ vldr d1, [sp] │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ - ldr r5, [sp, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d2, d1, d2 │ │ │ │ - ldr r4, [sp, #880] @ 0x370 │ │ │ │ - ldr r0, [sp, #112] @ 0x70 │ │ │ │ - ldr r1, [sp, #104] @ 0x68 │ │ │ │ - ldr r2, [sp, #304] @ 0x130 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ vsub.f64 d6, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vldr d2, [sp, #16] │ │ │ │ vstr d6, [r3] │ │ │ │ vstr d3, [ip] │ │ │ │ vldr d3, [sp, #8] │ │ │ │ - ldr r3, [sp, #320] @ 0x140 │ │ │ │ + ldr r3, [sp, #1008] @ 0x3f0 │ │ │ │ vadd.f64 d6, d3, d14 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d11, d4 │ │ │ │ vsub.f64 d11, d11, d4 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vstr d7, [r5] │ │ │ │ + vstr d5, [r0] │ │ │ │ + vstr d7, [r6] │ │ │ │ vsub.f64 d7, d2, d13 │ │ │ │ - ldr r3, [sp, #1000] @ 0x3e8 │ │ │ │ vadd.f64 d13, d2, d13 │ │ │ │ - ldr r5, [sp, #128] @ 0x80 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r0, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - ldr r3, [sp, #884] @ 0x374 │ │ │ │ - add fp, r3 │ │ │ │ - ldr r3, [sp, #888] @ 0x378 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d5, [r5] │ │ │ │ + ldr r5, [sp, #296] @ 0x128 │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d3, d14 │ │ │ │ - add r7, r3 │ │ │ │ - ldr r3, [sp, #892] @ 0x37c │ │ │ │ - ldr r4, [sp, #336] @ 0x150 │ │ │ │ - eor.w r8, r8, r3 │ │ │ │ + ldr r5, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d6, d7, d11 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ vstr d6, [r1] │ │ │ │ vsub.f64 d6, d12, d13 │ │ │ │ vadd.f64 d12, d12, d13 │ │ │ │ - vstr d7, [r2] │ │ │ │ - ldrd r2, r3, [sp, #1000] @ 0x3e8 │ │ │ │ - vstr d6, [r5] │ │ │ │ + ldr r1, [sp, #128] @ 0x80 │ │ │ │ + vstr d7, [r5] │ │ │ │ + vstr d6, [r1] │ │ │ │ + vstr d12, [r0] │ │ │ │ + str r3, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r7, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #892] @ 0x37c │ │ │ │ + ldr r2, [sp, #1008] @ 0x3f0 │ │ │ │ + add sl, r3 │ │ │ │ + ldr r3, [sp, #896] @ 0x380 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #900] @ 0x384 │ │ │ │ + eor.w r7, r7, r3 │ │ │ │ + ldr r3, [sp, #1012] @ 0x3f4 │ │ │ │ + str r7, [sp, #80] @ 0x50 │ │ │ │ cmp r3, r2 │ │ │ │ - vstr d12, [r4] │ │ │ │ - bne.w 4fd24 │ │ │ │ - add.w sp, sp, #900 @ 0x384 │ │ │ │ + bne.w 542fa │ │ │ │ + add.w sp, sp, #908 @ 0x38c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00051234 : │ │ │ │ - ldr r2, [pc, #8] @ (51240 ) │ │ │ │ - ldr r1, [pc, #12] @ (51244 ) │ │ │ │ +00055860 : │ │ │ │ + ldr r2, [pc, #8] @ (5586c ) │ │ │ │ + ldr r1, [pc, #12] @ (55870 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - @ instruction: 0xb8ac │ │ │ │ + b.n 55d70 │ │ │ │ movs r4, r0 │ │ │ │ - @ instruction: 0xeaabffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + @ instruction: 0xea3fffff │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #12 │ │ │ │ - ldr r5, [sp, #112] @ 0x70 │ │ │ │ + sub sp, #20 │ │ │ │ ldr r4, [sp, #120] @ 0x78 │ │ │ │ - subs r6, r5, #1 │ │ │ │ + ldr r5, [sp, #128] @ 0x80 │ │ │ │ + add.w r6, r4, #4294967295 @ 0xffffffff │ │ │ │ add.w r2, r2, r6, lsl #5 │ │ │ │ - ldr r6, [sp, #116] @ 0x74 │ │ │ │ - cmp r5, r6 │ │ │ │ - bge.w 51420 │ │ │ │ - mov.w lr, r3, lsl #3 │ │ │ │ - mov.w sl, r3, lsl #4 │ │ │ │ - cmp r4, #1 │ │ │ │ - bne.w 5142a │ │ │ │ - adds r2, #32 │ │ │ │ - rsb fp, sl, #0 │ │ │ │ - rsb r9, lr, #0 │ │ │ │ - vldr d15, [pc, #872] @ 515e8 │ │ │ │ - vldr d12, [pc, #876] @ 515f0 │ │ │ │ - str r5, [sp, #112] @ 0x70 │ │ │ │ - vldr d2, [r2, #-32] @ 0xffffffe0 │ │ │ │ - add.w r4, r0, lr │ │ │ │ - vldr d7, [r2, #-16] │ │ │ │ - add.w r3, r1, lr │ │ │ │ - vldr d6, [r2, #-8] │ │ │ │ - mov r5, r1 │ │ │ │ - vldr d1, [r2, #-24] @ 0xffffffe8 │ │ │ │ - subs r1, #8 │ │ │ │ + ldr r6, [sp, #124] @ 0x7c │ │ │ │ + cmp r4, r6 │ │ │ │ + bge.w 55a70 │ │ │ │ + cmp r5, #1 │ │ │ │ + mov.w r7, r3, lsl #3 │ │ │ │ + mov.w fp, r3, lsl #5 │ │ │ │ + mov.w r6, r3, lsl #4 │ │ │ │ + bne.w 55a8c │ │ │ │ + vldr d15, [pc, #924] @ 55c58 │ │ │ │ + add.w r3, r2, #32 │ │ │ │ + rsb r5, r6, #0 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + add.w r2, r1, r7 │ │ │ │ + vldr d12, [pc, #912] @ 55c60 │ │ │ │ + str r5, [sp, #0] │ │ │ │ + str r4, [sp, #120] @ 0x78 │ │ │ │ + vldr d2, [r3, #-32] @ 0xffffffe0 │ │ │ │ + add.w r9, ip, r6 │ │ │ │ + add.w r8, r2, r6 │ │ │ │ + add.w r5, r0, fp │ │ │ │ + add.w r7, r1, fp │ │ │ │ + vldr d1, [r3, #-24] @ 0xffffffe8 │ │ │ │ + add.w r3, r3, #32 │ │ │ │ + vldr d7, [r3, #-48] @ 0xffffffd0 │ │ │ │ + vldr d6, [r3, #-40] @ 0xffffffd8 │ │ │ │ + vldr d4, [ip] │ │ │ │ vmul.f64 d10, d7, d2 │ │ │ │ - vldr d4, [r4] │ │ │ │ - add r4, sl │ │ │ │ - vmul.f64 d5, d6, d2 │ │ │ │ - vmul.f64 d0, d6, d1 │ │ │ │ vmul.f64 d8, d7, d1 │ │ │ │ - vmul.f64 d11, d4, d2 │ │ │ │ - add.w r7, r4, lr │ │ │ │ - add.w r8, r7, fp │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vmul.f64 d0, d6, d1 │ │ │ │ + vmul.f64 d5, d6, d2 │ │ │ │ vldr d13, [r0] │ │ │ │ - vldr d14, [r1, #8] │ │ │ │ - adds r2, #32 │ │ │ │ + vmul.f64 d11, d4, d2 │ │ │ │ + vldr d14, [r1] │ │ │ │ + add.w sl, r5, r4 │ │ │ │ + add.w lr, r7, r4 │ │ │ │ + mov r4, r1 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ vsub.f64 d3, d10, d0 │ │ │ │ vadd.f64 d10, d0, d10 │ │ │ │ - vldr d0, [r3] │ │ │ │ - add r3, sl │ │ │ │ + vldr d0, [r2] │ │ │ │ vsub.f64 d9, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ - add.w ip, r3, lr │ │ │ │ vmla.f64 d11, d0, d1 │ │ │ │ vmul.f64 d1, d4, d1 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r6, ip, fp │ │ │ │ + vldr d4, [r8] │ │ │ │ vnmls.f64 d1, d0, d2 │ │ │ │ - vldr d2, [r4] │ │ │ │ + vldr d2, [r9] │ │ │ │ vmul.f64 d8, d2, d7 │ │ │ │ vmul.f64 d2, d2, d6 │ │ │ │ - vmla.f64 d8, d4, d6 │ │ │ │ vnmls.f64 d2, d4, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vldr d4, [ip] │ │ │ │ + vldr d7, [r5] │ │ │ │ + vmla.f64 d8, d4, d6 │ │ │ │ + vldr d4, [r7] │ │ │ │ vmul.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vmla.f64 d6, d4, d5 │ │ │ │ - vldr d5, [r8] │ │ │ │ + vldr d5, [sl] │ │ │ │ vnmls.f64 d7, d4, d3 │ │ │ │ - vldr d4, [r6] │ │ │ │ + vldr d4, [lr] │ │ │ │ vmul.f64 d3, d5, d10 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - add r6, r9 │ │ │ │ - vmla.f64 d3, d4, d9 │ │ │ │ - vnmls.f64 d5, d4, d10 │ │ │ │ vsub.f64 d0, d6, d11 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ - vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ + vmla.f64 d3, d4, d9 │ │ │ │ + vnmls.f64 d5, d4, d10 │ │ │ │ vsub.f64 d4, d1, d7 │ │ │ │ + vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ vsub.f64 d10, d3, d8 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vsub.f64 d9, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vadd.f64 d8, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ @@ -88371,114 +90593,121 @@ │ │ │ │ vadd.f64 d2, d8, d13 │ │ │ │ vmls.f64 d13, d8, d11 │ │ │ │ vstmia r0!, {d2} │ │ │ │ vmul.f64 d2, d4, d12 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ vmla.f64 d2, d9, d15 │ │ │ │ vnmls.f64 d4, d9, d12 │ │ │ │ - vldr d9, [pc, #612] @ 515f8 │ │ │ │ + vldr d9, [pc, #644] @ 55c68 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vadd.f64 d8, d13, d6 │ │ │ │ vsub.f64 d3, d13, d6 │ │ │ │ vsub.f64 d6, d8, d2 │ │ │ │ vadd.f64 d8, d8, d2 │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d6, [r4] │ │ │ │ vadd.f64 d6, d3, d4 │ │ │ │ + mov r4, r2 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vstr d6, [r6] │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ + vstr d6, [r4] │ │ │ │ vadd.f64 d6, d1, d14 │ │ │ │ - add.w r6, r8, r9 │ │ │ │ vmls.f64 d14, d1, d11 │ │ │ │ - vstr d8, [r6] │ │ │ │ - vstr d3, [r8] │ │ │ │ - vstr d6, [ip] │ │ │ │ + vstmia ip!, {d8} │ │ │ │ + vstr d3, [sl] │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ + vstr d6, [r7] │ │ │ │ vmul.f64 d6, d0, d15 │ │ │ │ - vmla.f64 d6, d10, d12 │ │ │ │ - vmul.f64 d10, d10, d15 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ vsub.f64 d5, d14, d7 │ │ │ │ vadd.f64 d14, d7, d14 │ │ │ │ + str r4, [sp, #120] @ 0x78 │ │ │ │ + vmla.f64 d6, d10, d12 │ │ │ │ + vmul.f64 d10, d10, d15 │ │ │ │ + ldr r4, [sp, #124] @ 0x7c │ │ │ │ vnmls.f64 d10, d0, d12 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d7, [r9] │ │ │ │ vadd.f64 d7, d14, d10 │ │ │ │ vsub.f64 d10, d10, d14 │ │ │ │ - vstr d7, [r3] │ │ │ │ - add r3, r9 │ │ │ │ - vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ - vstr d10, [r7] │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #112] @ 0x70 │ │ │ │ - ldrd r4, r3, [sp, #112] @ 0x70 │ │ │ │ - cmp r3, r4 │ │ │ │ - bne.w 51286 │ │ │ │ - add sp, #12 │ │ │ │ + vstr d7, [r8] │ │ │ │ + vstr d5, [lr] │ │ │ │ + vstr d10, [r5] │ │ │ │ + ldr r5, [sp, #120] @ 0x78 │ │ │ │ + cmp r4, r5 │ │ │ │ + bne.w 558d4 │ │ │ │ + add sp, #20 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r3, r4, #3 │ │ │ │ - adds r2, #32 │ │ │ │ - rsb fp, sl, #0 │ │ │ │ - rsb r9, lr, #0 │ │ │ │ - vldr d15, [pc, #440] @ 515f0 │ │ │ │ - vldr d12, [pc, #428] @ 515e8 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - negs r3, r3 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - vldr d2, [r2, #-32] @ 0xffffffe0 │ │ │ │ - add.w r3, r1, lr │ │ │ │ - vldr d5, [r2, #-24] @ 0xffffffe8 │ │ │ │ - add.w r4, r0, lr │ │ │ │ - vldr d4, [r2, #-16] │ │ │ │ - adds r5, #1 │ │ │ │ - vldr d6, [r2, #-8] │ │ │ │ - adds r2, #32 │ │ │ │ - vldr d1, [r4] │ │ │ │ - add r4, sl │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ + vldr d15, [pc, #460] @ 55c60 │ │ │ │ + add.w sl, r1, r7 │ │ │ │ + vldr d12, [pc, #444] @ 55c58 │ │ │ │ + rsb r5, r3, #0 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + add.w r3, r2, #32 │ │ │ │ + rsb r2, r6, #0 │ │ │ │ + ldr.w ip, [sp, #12] │ │ │ │ + str r2, [sp, #0] │ │ │ │ + strd r5, fp, [sp, #4] │ │ │ │ + add.w r5, r0, r7 │ │ │ │ + vldr d2, [r3, #-32] @ 0xffffffe0 │ │ │ │ + add.w r9, r5, r6 │ │ │ │ + add.w r8, sl, r6 │ │ │ │ + add.w r3, r3, #32 │ │ │ │ + vldr d5, [r3, #-56] @ 0xffffffc8 │ │ │ │ + vldr d4, [r3, #-48] @ 0xffffffd0 │ │ │ │ + vldr d6, [r3, #-40] @ 0xffffffd8 │ │ │ │ + vldr d1, [r5] │ │ │ │ vmul.f64 d0, d2, d4 │ │ │ │ vmul.f64 d7, d5, d4 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ vmul.f64 d10, d5, d6 │ │ │ │ vmul.f64 d8, d2, d6 │ │ │ │ - add.w r7, r4, lr │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ vldr d13, [r0] │ │ │ │ - add.w r8, r7, fp │ │ │ │ vldr d14, [r1] │ │ │ │ + add.w r2, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ vsub.f64 d3, d0, d10 │ │ │ │ vadd.f64 d10, d0, d10 │ │ │ │ - vldr d0, [r3] │ │ │ │ - add r3, sl │ │ │ │ + vldr d0, [sl] │ │ │ │ vsub.f64 d9, d8, d7 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - add.w ip, r3, lr │ │ │ │ + add.w lr, r7, r4 │ │ │ │ + add.w fp, r2, r4 │ │ │ │ vmul.f64 d11, d5, d0 │ │ │ │ - add.w r6, ip, fp │ │ │ │ vmla.f64 d11, d2, d1 │ │ │ │ vmul.f64 d1, d5, d1 │ │ │ │ - vldr d5, [r3] │ │ │ │ + vldr d5, [r8] │ │ │ │ vnmls.f64 d1, d2, d0 │ │ │ │ - vldr d2, [r4] │ │ │ │ + vldr d2, [r9] │ │ │ │ vmul.f64 d8, d6, d5 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vmla.f64 d8, d4, d2 │ │ │ │ - vldr d2, [r7] │ │ │ │ + vldr d2, [r2] │ │ │ │ vnmls.f64 d6, d4, d5 │ │ │ │ - vldr d4, [ip] │ │ │ │ + vldr d4, [r7] │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ - vldr d2, [r8] │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ - vldr d4, [r6] │ │ │ │ - add r6, r9 │ │ │ │ + vldr d4, [lr] │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ + vldr d2, [fp] │ │ │ │ vmul.f64 d3, d9, d4 │ │ │ │ - vmla.f64 d3, d10, d2 │ │ │ │ - vmul.f64 d2, d9, d2 │ │ │ │ vsub.f64 d0, d5, d11 │ │ │ │ vadd.f64 d5, d11, d5 │ │ │ │ + vmla.f64 d3, d10, d2 │ │ │ │ + vmul.f64 d2, d9, d2 │ │ │ │ vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ vnmls.f64 d2, d10, d4 │ │ │ │ vsub.f64 d4, d1, d7 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ vsub.f64 d10, d3, d8 │ │ │ │ vadd.f64 d3, d8, d3 │ │ │ │ vsub.f64 d9, d2, d6 │ │ │ │ @@ -88487,2708 +90716,2701 @@ │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d2, d13, d8 │ │ │ │ vmls.f64 d13, d8, d11 │ │ │ │ vstr d2, [r0] │ │ │ │ vmul.f64 d2, d9, d12 │ │ │ │ + add r0, ip │ │ │ │ vmla.f64 d2, d4, d15 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ vnmls.f64 d4, d9, d15 │ │ │ │ - vldr d9, [pc, #168] @ 515f8 │ │ │ │ + vldr d9, [pc, #164] @ 55c68 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vadd.f64 d8, d5, d13 │ │ │ │ vsub.f64 d3, d13, d5 │ │ │ │ vsub.f64 d5, d8, d2 │ │ │ │ vadd.f64 d2, d2, d8 │ │ │ │ vstr d5, [r1] │ │ │ │ vadd.f64 d5, d4, d3 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vstr d5, [r6] │ │ │ │ + vstr d5, [sl] │ │ │ │ vadd.f64 d5, d14, d1 │ │ │ │ - add.w r6, r8, r9 │ │ │ │ vmls.f64 d14, d1, d11 │ │ │ │ - vstr d2, [r6] │ │ │ │ - vstr d3, [r8] │ │ │ │ - vstr d5, [ip] │ │ │ │ + vstr d2, [r5] │ │ │ │ + sub.w sl, sl, ip │ │ │ │ + add r5, ip │ │ │ │ + vstr d3, [fp] │ │ │ │ + vstr d5, [r7] │ │ │ │ vmul.f64 d5, d10, d15 │ │ │ │ - vmla.f64 d5, d0, d12 │ │ │ │ vmul.f64 d10, d10, d12 │ │ │ │ vsub.f64 d6, d14, d7 │ │ │ │ vadd.f64 d14, d14, d7 │ │ │ │ + vmla.f64 d5, d0, d12 │ │ │ │ vnmls.f64 d10, d0, d15 │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d7, [r9] │ │ │ │ vadd.f64 d7, d10, d14 │ │ │ │ vsub.f64 d10, d10, d14 │ │ │ │ - vstr d7, [r3] │ │ │ │ - add r3, r9 │ │ │ │ - vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ - vstr d10, [r7] │ │ │ │ - add r0, r3 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - add r1, r3 │ │ │ │ - ldr r3, [sp, #116] @ 0x74 │ │ │ │ - cmp r3, r5 │ │ │ │ - bne.w 51444 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + vstr d7, [r8] │ │ │ │ + vstr d5, [lr] │ │ │ │ + vstr d10, [r2] │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + str r2, [sp, #120] @ 0x78 │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ + add r1, r2 │ │ │ │ + ldr r2, [sp, #124] @ 0x7c │ │ │ │ + cmp r2, r4 │ │ │ │ + bne.w 55ab8 │ │ │ │ + b.n 55a70 │ │ │ │ nop │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - b.w ff4f9d2a │ │ │ │ - b.n 51cee │ │ │ │ + b.w ff4fe39a │ │ │ │ + b.n 5635e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ │ │ │ │ -00051600 : │ │ │ │ - ldr r2, [pc, #8] @ (5160c ) │ │ │ │ - ldr r1, [pc, #12] @ (51610 ) │ │ │ │ +00055c70 : │ │ │ │ + ldr r2, [pc, #8] @ (55c7c ) │ │ │ │ + ldr r1, [pc, #12] @ (55c80 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - push {r4, lr} │ │ │ │ + udf #160 @ 0xa0 │ │ │ │ movs r4, r0 │ │ │ │ - ldc2 15, cr15, [pc], #-1020 @ 51218 │ │ │ │ + @ instruction: 0xfbffffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r0 │ │ │ │ - mov r5, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r1 │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #596 @ 0x254 │ │ │ │ - mov r6, r3 │ │ │ │ - ldr r3, [pc, #76] @ (51678 ) │ │ │ │ - ldrd r1, r0, [sp, #696] @ 0x2b8 │ │ │ │ - add r3, pc │ │ │ │ + sub.w sp, sp, #564 @ 0x234 │ │ │ │ + ldrd r1, r0, [sp, #664] @ 0x298 │ │ │ │ + ldr r3, [pc, #64] @ (55cf0 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 522a6 │ │ │ │ - ldr r1, [sp, #704] @ 0x2c0 │ │ │ │ - mov r9, fp │ │ │ │ - vldr d13, [pc, #40] @ 51668 │ │ │ │ - mov fp, r6 │ │ │ │ - vldr d11, [pc, #44] @ 51670 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #580] @ 0x244 │ │ │ │ - negs r1, r1 │ │ │ │ - str r1, [sp, #584] @ 0x248 │ │ │ │ - ldr r1, [pc, #44] @ (5167c ) │ │ │ │ + add r3, pc │ │ │ │ + bge.w 5693e │ │ │ │ + ldr r1, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d13, [pc, #36] @ 55ce0 │ │ │ │ + vldr d11, [pc, #40] @ 55ce8 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r1, [sp, #548] @ 0x224 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ + str r1, [sp, #552] @ 0x228 │ │ │ │ + ldr r1, [pc, #36] @ (55cf4 ) │ │ │ │ ldr r3, [r3, r1] │ │ │ │ + str r6, [sp, #0] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #588] @ 0x24c │ │ │ │ - ldr r3, [sp, #696] @ 0x2b8 │ │ │ │ - add.w sl, r2, r3, lsl #6 │ │ │ │ - mov r8, sl │ │ │ │ - mov sl, r5 │ │ │ │ - b.n 51680 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + str r3, [sp, #556] @ 0x22c │ │ │ │ + ldr r3, [sp, #664] @ 0x298 │ │ │ │ + add.w fp, r2, r3, lsl #6 │ │ │ │ + b.n 55cf8 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - bpl.n 515a4 │ │ │ │ - movs r4, r0 │ │ │ │ + vhadd.u16 d0, d2, d4 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d12, [r8, #-64] @ 0xffffffc0 │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - vldr d8, [r8, #-48] @ 0xffffffd0 │ │ │ │ - movs r0, #40 @ 0x28 │ │ │ │ - vldr d1, [r8, #-56] @ 0xffffffc8 │ │ │ │ - movs r7, #136 @ 0x88 │ │ │ │ - vldr d0, [r8, #-40] @ 0xffffffd8 │ │ │ │ - mul.w r2, r3, fp │ │ │ │ - vmul.f64 d6, d12, d8 │ │ │ │ - vldr d10, [r8, #-24] @ 0xffffffe8 │ │ │ │ - vmul.f64 d5, d1, d8 │ │ │ │ - vmov.f64 d15, d1 │ │ │ │ - vmul.f64 d4, d12, d0 │ │ │ │ - vmul.f64 d7, d1, d0 │ │ │ │ - add.w r3, r9, r2 │ │ │ │ - add.w r1, sl, r2 │ │ │ │ - mul.w r4, r0, fp │ │ │ │ - add.w r8, r8, #64 @ 0x40 │ │ │ │ - vstr d15, [sp] │ │ │ │ - vadd.f64 d2, d5, d4 │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vmov.f64 d7, d0 │ │ │ │ - vmul.f64 d5, d1, d10 │ │ │ │ - vmul.f64 d0, d0, d10 │ │ │ │ - vmul.f64 d1, d12, d10 │ │ │ │ - vstr d2, [sp, #40] @ 0x28 │ │ │ │ - vldr d2, [r8, #-96] @ 0xffffffa0 │ │ │ │ - vmov.f64 d9, d4 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ - vstr d3, [sp, #32] │ │ │ │ - vmul.f64 d3, d8, d10 │ │ │ │ + vldr d2, [fp, #-64] @ 0xffffffc0 │ │ │ │ + add.w r3, r8, r8, lsl #2 │ │ │ │ + add.w fp, fp, #64 @ 0x40 │ │ │ │ + vldr d8, [fp, #-120] @ 0xffffff88 │ │ │ │ + mov.w r2, r3, lsl #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d7, [fp, #-112] @ 0xffffff90 │ │ │ │ + add.w r0, r7, r2 │ │ │ │ + vldr d4, [fp, #-104] @ 0xffffff98 │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ + vmul.f64 d6, d2, d7 │ │ │ │ + vmul.f64 d5, d8, d7 │ │ │ │ + vldr d7, [fp, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d4, d2, d4 │ │ │ │ + vmul.f64 d7, d8, d7 │ │ │ │ + vadd.f64 d10, d5, d4 │ │ │ │ + vsub.f64 d1, d4, d5 │ │ │ │ + vsub.f64 d9, d6, d7 │ │ │ │ + vadd.f64 d4, d6, d7 │ │ │ │ + vldr d7, [fp, #-88] @ 0xffffffa8 │ │ │ │ + vldr d6, [fp, #-88] @ 0xffffffa8 │ │ │ │ + vstr d1, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d5, d8, d7 │ │ │ │ + vldr d7, [fp, #-112] @ 0xffffff90 │ │ │ │ + vmov.f64 d14, d4 │ │ │ │ + vmov.f64 d4, d2 │ │ │ │ + vldr d2, [fp, #-96] @ 0xffffffa0 │ │ │ │ + vmul.f64 d1, d4, d6 │ │ │ │ + vstr d4, [sp, #8] │ │ │ │ + vmul.f64 d3, d7, d6 │ │ │ │ + vldr d7, [fp, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d0, d7, d6 │ │ │ │ + vmul.f64 d6, d4, d2 │ │ │ │ vmul.f64 d4, d7, d2 │ │ │ │ - vmul.f64 d6, d12, d2 │ │ │ │ - vmov.f64 d7, d2 │ │ │ │ - vmul.f64 d2, d15, d2 │ │ │ │ - vstr d9, [sp, #16] │ │ │ │ - vmul.f64 d15, d8, d7 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ + vmov.f64 d7, d8 │ │ │ │ + vmov.f64 d8, d2 │ │ │ │ + vmul.f64 d2, d7, d2 │ │ │ │ + vldr d7, [fp, #-112] @ 0xffffff90 │ │ │ │ + vstr d8, [sp, #32] │ │ │ │ + vmul.f64 d8, d7, d8 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ + vsub.f64 d15, d1, d2 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ - vmul.f64 d5, d14, d10 │ │ │ │ + vldr d5, [fp, #-88] @ 0xffffffa8 │ │ │ │ + vadd.f64 d12, d0, d8 │ │ │ │ vstr d7, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d7, d0, d15 │ │ │ │ - vstr d6, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d0, d15, d0 │ │ │ │ - vstr d7, [sp, #344] @ 0x158 │ │ │ │ - vadd.f64 d7, d3, d4 │ │ │ │ - vstr d0, [sp, #208] @ 0xd0 │ │ │ │ - vsub.f64 d0, d3, d4 │ │ │ │ - vstr d7, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d7, d1, d2 │ │ │ │ - vsub.f64 d1, d1, d2 │ │ │ │ - vldr d2, [sp, #24] │ │ │ │ - vstr d0, [sp, #352] @ 0x160 │ │ │ │ - vldr d0, [r8, #-72] @ 0xffffffb8 │ │ │ │ - vmul.f64 d6, d9, d2 │ │ │ │ - vmov.f64 d4, d2 │ │ │ │ - vstr d1, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d15, d5, d6 │ │ │ │ - vadd.f64 d1, d5, d6 │ │ │ │ - vmul.f64 d6, d9, d10 │ │ │ │ - vmul.f64 d5, d14, d2 │ │ │ │ - vldr d9, [sp, #40] @ 0x28 │ │ │ │ - vstr d1, [sp, #360] @ 0x168 │ │ │ │ - vsub.f64 d1, d5, d6 │ │ │ │ - vstr d15, [sp, #136] @ 0x88 │ │ │ │ - vldr d15, [sp, #32] │ │ │ │ + vsub.f64 d2, d3, d4 │ │ │ │ + vmul.f64 d5, d14, d5 │ │ │ │ + vstr d6, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d0, d8, d0 │ │ │ │ + vldr d8, [fp, #-88] @ 0xffffffa8 │ │ │ │ + vstr d12, [sp, #360] @ 0x168 │ │ │ │ + vadd.f64 d12, d3, d4 │ │ │ │ + vmov.f64 d4, d14 │ │ │ │ + vldr d14, [sp, #40] @ 0x28 │ │ │ │ + vstr d2, [sp, #368] @ 0x170 │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ + vstr d4, [sp, #24] │ │ │ │ + vstr d0, [sp, #216] @ 0xd8 │ │ │ │ + vmov.f64 d0, d10 │ │ │ │ + vldr d10, [fp, #-88] @ 0xffffffa8 │ │ │ │ + vstr d12, [sp, #160] @ 0xa0 │ │ │ │ + vmul.f64 d6, d14, d2 │ │ │ │ + vmul.f64 d1, d9, d2 │ │ │ │ + vadd.f64 d3, d5, d6 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vmul.f64 d6, d14, d8 │ │ │ │ + vstr d5, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d5, d4, d2 │ │ │ │ + vmul.f64 d4, d9, d10 │ │ │ │ + vstr d3, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d8, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vmul.f64 d4, d9, d4 │ │ │ │ - vstr d1, [sp, #368] @ 0x170 │ │ │ │ - vmul.f64 d1, d15, d2 │ │ │ │ - vmul.f64 d2, d9, d10 │ │ │ │ - vmul.f64 d3, d15, d10 │ │ │ │ - vstr d5, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d5, d1, d2 │ │ │ │ - vsub.f64 d2, d1, d2 │ │ │ │ - vldr d1, [r8, #-80] @ 0xffffffb0 │ │ │ │ - vsub.f64 d6, d3, d4 │ │ │ │ - vstr d2, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d2, d3, d4 │ │ │ │ - vmul.f64 d4, d9, d0 │ │ │ │ - vmov.f64 d3, d15 │ │ │ │ - vmla.f64 d4, d15, d1 │ │ │ │ - vstr d2, [sp, #160] @ 0xa0 │ │ │ │ - vmov.f64 d2, d9 │ │ │ │ - vstr d4, [sp, #96] @ 0x60 │ │ │ │ - vmul.f64 d4, d6, d0 │ │ │ │ - vmov.f64 d15, d4 │ │ │ │ - vmla.f64 d15, d5, d1 │ │ │ │ - vstr d15, [sp, #336] @ 0x150 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - vstr d14, [sp, #176] @ 0xb0 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d4, d9, d1 │ │ │ │ + vmov.f64 d6, d2 │ │ │ │ + vmul.f64 d2, d0, d10 │ │ │ │ + vmul.f64 d6, d0, d6 │ │ │ │ + vstr d5, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d10, d1, d2 │ │ │ │ + vadd.f64 d3, d1, d2 │ │ │ │ + vmov.f64 d1, d14 │ │ │ │ + vmov.f64 d2, d0 │ │ │ │ + vsub.f64 d5, d4, d6 │ │ │ │ + vstr d10, [sp, #136] @ 0x88 │ │ │ │ + vadd.f64 d10, d4, d6 │ │ │ │ + vmov.f64 d4, d9 │ │ │ │ + vstr d8, [sp, #344] @ 0x158 │ │ │ │ + vstr d10, [sp, #144] @ 0x90 │ │ │ │ + vldr d10, [fp, #-72] @ 0xffffffb8 │ │ │ │ + str r0, [sp, #64] @ 0x40 │ │ │ │ + vstr d9, [sp, #168] @ 0xa8 │ │ │ │ + vldr d9, [fp, #-80] @ 0xffffffb0 │ │ │ │ + vstr d0, [sp, #176] @ 0xb0 │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + vmul.f64 d6, d5, d10 │ │ │ │ + vmul.f64 d0, d0, d10 │ │ │ │ + vldr d14, [sp, #24] │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ + add.w r1, r6, r2 │ │ │ │ + vmla.f64 d6, d3, d9 │ │ │ │ + vmla.f64 d0, d4, d9 │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ - vmov.f64 d15, d4 │ │ │ │ - vmul.f64 d4, d2, d1 │ │ │ │ - vldr d2, [sp] │ │ │ │ - vnmls.f64 d4, d3, d0 │ │ │ │ - vnmls.f64 d15, d14, d0 │ │ │ │ - vstr d4, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d4, d9, d0 │ │ │ │ - vmla.f64 d4, d14, d1 │ │ │ │ - vldr d9, [sp, #8] │ │ │ │ - vstr d4, [sp, #120] @ 0x78 │ │ │ │ - vmul.f64 d4, d2, d1 │ │ │ │ - vmov.f64 d14, d4 │ │ │ │ - vmul.f64 d4, d9, d1 │ │ │ │ - vmov.f64 d3, d4 │ │ │ │ - vmul.f64 d4, d6, d1 │ │ │ │ - vnmls.f64 d14, d12, d0 │ │ │ │ - vnmls.f64 d4, d5, d0 │ │ │ │ - vnmls.f64 d3, d8, d0 │ │ │ │ - vstr d14, [sp, #104] @ 0x68 │ │ │ │ - vldr d14, [sp, #56] @ 0x38 │ │ │ │ - vstr d4, [sp, #384] @ 0x180 │ │ │ │ - vmul.f64 d4, d2, d0 │ │ │ │ - vstr d3, [sp, #376] @ 0x178 │ │ │ │ + vstr d6, [sp, #352] @ 0x160 │ │ │ │ + vmul.f64 d6, d1, d9 │ │ │ │ + vmov.f64 d12, d6 │ │ │ │ + vmul.f64 d6, d2, d9 │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ + vnmls.f64 d12, d14, d10 │ │ │ │ + vnmls.f64 d6, d4, d10 │ │ │ │ + vmul.f64 d4, d1, d10 │ │ │ │ + vmla.f64 d4, d14, d9 │ │ │ │ + vldr d14, [fp, #-104] @ 0xffffff98 │ │ │ │ + vstr d4, [sp, #112] @ 0x70 │ │ │ │ + vmul.f64 d4, d8, d9 │ │ │ │ + vnmls.f64 d4, d2, d10 │ │ │ │ + vstr d4, [sp, #96] @ 0x60 │ │ │ │ + vmul.f64 d4, d14, d9 │ │ │ │ + vldr d14, [fp, #-112] @ 0xffffff90 │ │ │ │ + vnmls.f64 d4, d14, d10 │ │ │ │ + vldr d14, [fp, #-104] @ 0xffffff98 │ │ │ │ + vstr d4, [sp, #376] @ 0x178 │ │ │ │ + vmul.f64 d4, d5, d9 │ │ │ │ + vmov.f64 d1, d4 │ │ │ │ + vmul.f64 d4, d8, d10 │ │ │ │ + vldr d8, [sp, #56] @ 0x38 │ │ │ │ + vnmls.f64 d1, d3, d10 │ │ │ │ + vmla.f64 d4, d2, d9 │ │ │ │ + vstr d4, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d4, d14, d10 │ │ │ │ + vldr d14, [fp, #-112] @ 0xffffff90 │ │ │ │ + vstr d1, [sp, #384] @ 0x180 │ │ │ │ + vldr d1, [r1] │ │ │ │ + add.w r1, r6, r3 │ │ │ │ + add.w r4, r1, r2 │ │ │ │ + str r1, [sp, #56] @ 0x38 │ │ │ │ vmov.f64 d2, d4 │ │ │ │ - vmul.f64 d4, d9, d0 │ │ │ │ - vmla.f64 d2, d12, d1 │ │ │ │ - vldr d9, [sp, #96] @ 0x60 │ │ │ │ - vmov.f64 d3, d4 │ │ │ │ - vldr d4, [r1] │ │ │ │ - vmla.f64 d3, d8, d1 │ │ │ │ - vstr d2, [sp, #112] @ 0x70 │ │ │ │ - vmul.f64 d2, d7, d4 │ │ │ │ - vstr d3, [sp, #392] @ 0x188 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, r9, r4 │ │ │ │ - add r4, sl │ │ │ │ - adds r0, r3, r2 │ │ │ │ - adds r5, r4, r2 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d2, d14, d3 │ │ │ │ - vldr d3, [r3] │ │ │ │ - mov.w r3, fp, lsl #6 │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ - add.w r1, sl, r3 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ - vnmls.f64 d7, d14, d4 │ │ │ │ - vldr d14, [sp, #72] @ 0x48 │ │ │ │ - vstr d7, [sp, #128] @ 0x80 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vmul.f64 d4, d6, d7 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ - vmla.f64 d4, d5, d3 │ │ │ │ - vldr d3, [r5] │ │ │ │ - vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ + vmla.f64 d2, d14, d9 │ │ │ │ + vstr d2, [sp, #392] @ 0x188 │ │ │ │ + vldr d2, [r0] │ │ │ │ + add.w r0, r7, r3 │ │ │ │ + mov.w r3, r8, lsl #6 │ │ │ │ + add.w r5, r0, r2 │ │ │ │ + str r0, [sp, #68] @ 0x44 │ │ │ │ + add.w sl, r7, r3 │ │ │ │ + str r5, [sp, #76] @ 0x4c │ │ │ │ + vmul.f64 d4, d7, d2 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vmla.f64 d4, d8, d1 │ │ │ │ + vldr d1, [r0] │ │ │ │ + vnmls.f64 d7, d8, d2 │ │ │ │ + vldr d8, [r1] │ │ │ │ + mov r1, r6 │ │ │ │ + mov.w r6, #104 @ 0x68 │ │ │ │ + vmul.f64 d2, d5, d1 │ │ │ │ + vmul.f64 d5, d5, d8 │ │ │ │ + vmla.f64 d2, d3, d8 │ │ │ │ + vldr d8, [r4] │ │ │ │ + add.w r4, r1, r3 │ │ │ │ + add.w r3, r4, r2 │ │ │ │ + vnmls.f64 d5, d3, d1 │ │ │ │ + vldr d1, [r5] │ │ │ │ + add.w r5, sl, r2 │ │ │ │ + vmul.f64 d3, d6, d1 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vmla.f64 d3, d0, d8 │ │ │ │ + vldr d8, [r1] │ │ │ │ + vnmls.f64 d6, d0, d1 │ │ │ │ + strd r3, r5, [sp, #88] @ 0x58 │ │ │ │ + vldr d14, [r7] │ │ │ │ + vadd.f64 d0, d8, d4 │ │ │ │ + vadd.f64 d1, d2, d3 │ │ │ │ + vsub.f64 d2, d2, d3 │ │ │ │ + vsub.f64 d3, d5, d6 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ + vsub.f64 d8, d0, d1 │ │ │ │ + vstr d8, [sp, #184] @ 0xb8 │ │ │ │ + vadd.f64 d8, d0, d1 │ │ │ │ + vsub.f64 d1, d14, d7 │ │ │ │ + vldr d14, [r1] │ │ │ │ + vstr d8, [sp, #192] @ 0xc0 │ │ │ │ + vsub.f64 d8, d1, d2 │ │ │ │ + vadd.f64 d0, d1, d2 │ │ │ │ + vsub.f64 d4, d14, d4 │ │ │ │ + vldr d14, [r7] │ │ │ │ + vstr d8, [sp, #400] @ 0x190 │ │ │ │ + vadd.f64 d7, d14, d7 │ │ │ │ + vsub.f64 d8, d4, d3 │ │ │ │ + vstr d0, [sp, #408] @ 0x198 │ │ │ │ + vadd.f64 d3, d4, d3 │ │ │ │ + vldr d0, [sp, #80] @ 0x50 │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ + vldr d4, [r5] │ │ │ │ + mov r5, r1 │ │ │ │ + vsub.f64 d6, d7, d5 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vldr d5, [r4] │ │ │ │ + vstr d3, [sp, #200] @ 0xc8 │ │ │ │ + mov.w r4, r8, lsl #4 │ │ │ │ + vldr d3, [sp, #96] @ 0x60 │ │ │ │ + vstr d8, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d6, [sp, #424] @ 0x1a8 │ │ │ │ + vmul.f64 d8, d15, d5 │ │ │ │ + vldr d6, [sl] │ │ │ │ + vstr d7, [sp, #432] @ 0x1b0 │ │ │ │ + vmul.f64 d7, d15, d6 │ │ │ │ + vnmls.f64 d8, d0, d6 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, r4, r8 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r0, r7, r3 │ │ │ │ + add r1, r3 │ │ │ │ + mov.w r3, r8, lsl #3 │ │ │ │ + vmla.f64 d7, d0, d5 │ │ │ │ + vldr d0, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d5, d3, d4 │ │ │ │ + str r1, [sp, #96] @ 0x60 │ │ │ │ + add.w r9, r7, r3 │ │ │ │ + str r0, [sp, #104] @ 0x68 │ │ │ │ + vmla.f64 d5, d0, d6 │ │ │ │ + vmul.f64 d6, d3, d6 │ │ │ │ + vldr d3, [sp, #112] @ 0x70 │ │ │ │ + vnmls.f64 d6, d0, d4 │ │ │ │ + vadd.f64 d4, d7, d5 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vstr d4, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d4, d8, d6 │ │ │ │ + vsub.f64 d8, d8, d6 │ │ │ │ + vstr d7, [sp, #272] @ 0x110 │ │ │ │ vldr d7, [r0] │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - adds r6, r0, r2 │ │ │ │ - mul.w r3, r7, fp │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ - movs r7, #56 @ 0x38 │ │ │ │ - vmla.f64 d5, d9, d7 │ │ │ │ - vmul.f64 d7, d14, d7 │ │ │ │ - add.w r5, r9, r3 │ │ │ │ - vnmls.f64 d7, d9, d3 │ │ │ │ - vldr d9, [r9] │ │ │ │ - vadd.f64 d3, d9, d2 │ │ │ │ - vmov.f64 d9, d3 │ │ │ │ - vadd.f64 d3, d4, d5 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vsub.f64 d14, d9, d3 │ │ │ │ - vstr d14, [sp, #200] @ 0xc8 │ │ │ │ - vadd.f64 d14, d9, d3 │ │ │ │ - vldr d9, [sl] │ │ │ │ - vstr d14, [sp, #408] @ 0x198 │ │ │ │ - vldr d14, [sp, #128] @ 0x80 │ │ │ │ - vsub.f64 d3, d9, d14 │ │ │ │ - vsub.f64 d5, d3, d4 │ │ │ │ - vstr d5, [sp, #416] @ 0x1a0 │ │ │ │ - vadd.f64 d5, d3, d4 │ │ │ │ - vldr d9, [r9] │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ - vstr d5, [sp, #424] @ 0x1a8 │ │ │ │ - vsub.f64 d5, d9, d2 │ │ │ │ - vldr d9, [sl] │ │ │ │ - vldr d2, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d3, d5, d4 │ │ │ │ - vadd.f64 d5, d5, d4 │ │ │ │ - vstr d5, [sp, #440] @ 0x1b8 │ │ │ │ - vadd.f64 d5, d9, d14 │ │ │ │ - vldr d14, [sp, #88] @ 0x58 │ │ │ │ - vstr d3, [sp, #432] @ 0x1b0 │ │ │ │ - str r6, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d7, d5, d6 │ │ │ │ - vadd.f64 d6, d5, d6 │ │ │ │ - vldr d5, [sp, #80] @ 0x50 │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ - vstr d7, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d4, [sp, #232] @ 0xe8 │ │ │ │ + vldr d4, [r1] │ │ │ │ + sub.w r1, r3, r8 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r0, r7, r1 │ │ │ │ + add r5, r1 │ │ │ │ + mul.w r1, r6, r8 │ │ │ │ + vmul.f64 d5, d12, d7 │ │ │ │ + str r5, [sp, #112] @ 0x70 │ │ │ │ + vmla.f64 d5, d3, d4 │ │ │ │ + vmul.f64 d4, d12, d4 │ │ │ │ + vnmls.f64 d4, d3, d7 │ │ │ │ + vldr d7, [r5] │ │ │ │ + str r0, [sp, #152] @ 0x98 │ │ │ │ + vldr d3, [r0] │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + vldr d0, [sp, #120] @ 0x78 │ │ │ │ + vldr d12, [sp, #128] @ 0x80 │ │ │ │ + add.w r5, r6, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vldr d14, [fp, #-104] @ 0xffffff98 │ │ │ │ + str r5, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d6, d0, d3 │ │ │ │ + str r1, [sp, #128] @ 0x80 │ │ │ │ + vmla.f64 d6, d12, d7 │ │ │ │ + vmul.f64 d7, d0, d7 │ │ │ │ + vnmls.f64 d7, d12, d3 │ │ │ │ + vldr d12, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d3, d5, d6 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vldr d6, [sp, #136] @ 0x88 │ │ │ │ + vadd.f64 d0, d4, d7 │ │ │ │ + vsub.f64 d15, d4, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d6, [r0] │ │ │ │ - adds r0, r1, r2 │ │ │ │ - vmul.f64 d4, d5, d7 │ │ │ │ - str r0, [sp, #96] @ 0x60 │ │ │ │ - vmla.f64 d4, d14, d6 │ │ │ │ - vmul.f64 d6, d5, d6 │ │ │ │ + add.w r1, r8, r8, lsl #1 │ │ │ │ + mov.w r0, r1, lsl #3 │ │ │ │ + vstr d0, [sp, #208] @ 0xd0 │ │ │ │ + vldr d0, [sp, #144] @ 0x90 │ │ │ │ + vstr d3, [sp, #240] @ 0xf0 │ │ │ │ + vstr d5, [sp, #288] @ 0x120 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, r6, r0 │ │ │ │ + add r0, r7 │ │ │ │ vldr d3, [r0] │ │ │ │ - vnmls.f64 d6, d14, d7 │ │ │ │ - vldr d14, [sp, #104] @ 0x68 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, sl, r3 │ │ │ │ - mul.w r3, r7, fp │ │ │ │ - str r5, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d5, d14, d3 │ │ │ │ - str r6, [sp, #112] @ 0x70 │ │ │ │ - vmla.f64 d5, d2, d7 │ │ │ │ - vmul.f64 d7, d14, d7 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - movs r7, #104 @ 0x68 │ │ │ │ - vnmls.f64 d7, d2, d3 │ │ │ │ - vadd.f64 d14, d4, d5 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vstr d14, [sp, #216] @ 0xd8 │ │ │ │ - vstr d4, [sp, #272] @ 0x110 │ │ │ │ - vldr d14, [sp, #120] @ 0x78 │ │ │ │ - vmul.f64 d5, d15, d7 │ │ │ │ - vldr d4, [r5] │ │ │ │ - add.w r5, sl, r3 │ │ │ │ - str r0, [sp, #120] @ 0x78 │ │ │ │ - mul.w r3, r7, fp │ │ │ │ - str r5, [sp, #128] @ 0x80 │ │ │ │ - movs r7, #24 │ │ │ │ - vmla.f64 d5, d14, d4 │ │ │ │ - vmul.f64 d4, d15, d4 │ │ │ │ - vstr d3, [sp, #224] @ 0xe0 │ │ │ │ - add.w r6, sl, r3 │ │ │ │ - vldr d3, [r5] │ │ │ │ - add.w r1, r9, r3 │ │ │ │ - vstr d6, [sp, #288] @ 0x120 │ │ │ │ - mul.w r3, r7, fp │ │ │ │ - vnmls.f64 d4, d14, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d15, [sp, #136] @ 0x88 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - vldr d14, [sp, #144] @ 0x90 │ │ │ │ - add r3, sl │ │ │ │ - vldr d9, [sp, #8] │ │ │ │ - vmul.f64 d6, d15, d3 │ │ │ │ - str r1, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d4, d0, d7 │ │ │ │ + str r5, [sp, #136] @ 0x88 │ │ │ │ + str r0, [sp, #144] @ 0x90 │ │ │ │ + mov.w r0, r1, lsl #5 │ │ │ │ + vstr d15, [sp, #280] @ 0x118 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + vmla.f64 d4, d6, d5 │ │ │ │ + vmul.f64 d5, d0, d5 │ │ │ │ + vnmls.f64 d5, d6, d7 │ │ │ │ + vldr d7, [r5] │ │ │ │ + vmul.f64 d6, d14, d3 │ │ │ │ + add.w r5, r6, r0 │ │ │ │ + add r0, r7 │ │ │ │ + vldr d14, [fp, #-112] @ 0xffffff90 │ │ │ │ + str r5, [sp, #156] @ 0x9c │ │ │ │ + str r0, [sp, #544] @ 0x220 │ │ │ │ vmla.f64 d6, d14, d7 │ │ │ │ - vmul.f64 d7, d15, d7 │ │ │ │ - str r6, [sp, #144] @ 0x90 │ │ │ │ + vldr d14, [fp, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d7, d14, d7 │ │ │ │ + vldr d14, [fp, #-112] @ 0xffffff90 │ │ │ │ + vadd.f64 d1, d4, d6 │ │ │ │ + vsub.f64 d6, d4, d6 │ │ │ │ vnmls.f64 d7, d14, d3 │ │ │ │ - vldr d14, [sp, #160] @ 0xa0 │ │ │ │ - vldr d3, [r0] │ │ │ │ - str r3, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d15, d5, d6 │ │ │ │ - vsub.f64 d6, d5, d6 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vstr d15, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d15, d4, d7 │ │ │ │ - vsub.f64 d7, d4, d7 │ │ │ │ - vldr d4, [sp, #152] @ 0x98 │ │ │ │ + vldr d3, [sp, #216] @ 0xd8 │ │ │ │ vstr d6, [sp, #296] @ 0x128 │ │ │ │ - str r0, [sp, #152] @ 0x98 │ │ │ │ - vstr d15, [sp, #240] @ 0xf0 │ │ │ │ - vmul.f64 d15, d9, d3 │ │ │ │ - vstr d7, [sp, #280] @ 0x118 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vmul.f64 d6, d14, d7 │ │ │ │ - vmla.f64 d6, d4, d5 │ │ │ │ - vmul.f64 d5, d14, d5 │ │ │ │ - vldr d14, [sp, #208] @ 0xd0 │ │ │ │ - vnmls.f64 d5, d4, d7 │ │ │ │ - vldr d4, [r3] │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - vmul.f64 d7, d9, d4 │ │ │ │ - vnmls.f64 d15, d8, d4 │ │ │ │ - vmla.f64 d7, d8, d3 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - add.w r1, sl, r3 │ │ │ │ - add.w r5, r9, r3 │ │ │ │ - str r5, [sp, #8] │ │ │ │ - str r1, [sp, #576] @ 0x240 │ │ │ │ - vadd.f64 d8, d5, d15 │ │ │ │ - vsub.f64 d5, d5, d15 │ │ │ │ - vadd.f64 d4, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vldr d15, [sp, #168] @ 0xa8 │ │ │ │ vldr d6, [r5] │ │ │ │ - mov.w r5, fp, lsl #4 │ │ │ │ - add.w r6, r9, r5 │ │ │ │ - add r5, sl │ │ │ │ - vstr d7, [sp, #192] @ 0xc0 │ │ │ │ - vldr d7, [r1] │ │ │ │ - mov.w r1, fp, lsl #5 │ │ │ │ - vstr d4, [sp, #184] @ 0xb8 │ │ │ │ - vldr d2, [r5] │ │ │ │ - vmul.f64 d4, d15, d7 │ │ │ │ - str r6, [sp, #168] @ 0xa8 │ │ │ │ - vmla.f64 d4, d14, d6 │ │ │ │ - vmul.f64 d6, d15, d6 │ │ │ │ - vldr d15, [sp, #176] @ 0xb0 │ │ │ │ - vmul.f64 d3, d9, d2 │ │ │ │ - vnmls.f64 d6, d14, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, r9, r1 │ │ │ │ - add r1, sl │ │ │ │ - adds r0, r1, r2 │ │ │ │ - adds r3, r6, r2 │ │ │ │ - vmla.f64 d3, d15, d7 │ │ │ │ - vmul.f64 d7, d9, d7 │ │ │ │ - vnmls.f64 d7, d15, d2 │ │ │ │ - vsub.f64 d9, d4, d3 │ │ │ │ + mov r5, r6 │ │ │ │ + vadd.f64 d15, d5, d7 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r6, r4 │ │ │ │ + add r4, r7 │ │ │ │ + vldr d2, [r4] │ │ │ │ + str r0, [sp, #160] @ 0xa0 │ │ │ │ + vmul.f64 d4, d12, d7 │ │ │ │ + vmla.f64 d4, d3, d6 │ │ │ │ + vmul.f64 d6, d12, d6 │ │ │ │ + vnmls.f64 d6, d3, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r8, lsl #5 │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ + add r5, r0 │ │ │ │ + add r0, r7 │ │ │ │ + vstr d15, [sp] │ │ │ │ + vldr d14, [sp, #24] │ │ │ │ + vmul.f64 d3, d0, d2 │ │ │ │ + vmla.f64 d3, d14, d7 │ │ │ │ + vmul.f64 d7, d0, d7 │ │ │ │ + vnmls.f64 d7, d14, d2 │ │ │ │ vadd.f64 d2, d4, d3 │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ - vstr d9, [sp, #176] @ 0xb0 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vstr d14, [sp, #16] │ │ │ │ - vldr d14, [sp, #216] @ 0xd8 │ │ │ │ - vldr d7, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ vldr d3, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d9, d14, d7 │ │ │ │ - vldr d7, [sp, #232] @ 0xe8 │ │ │ │ - vsub.f64 d15, d2, d7 │ │ │ │ - vstr d9, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d9, d9, d15 │ │ │ │ - vstr d15, [sp, #216] @ 0xd8 │ │ │ │ - vldr d15, [sp, #224] @ 0xe0 │ │ │ │ - vstr d9, [sp, #464] @ 0x1d0 │ │ │ │ - vsub.f64 d9, d15, d8 │ │ │ │ - vadd.f64 d8, d15, d8 │ │ │ │ - vldr d15, [sp, #184] @ 0xb8 │ │ │ │ - vstr d9, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d14, d14, d15 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - vstr d8, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d4, d3, d9 │ │ │ │ - vldr d9, [sp, #224] @ 0xe0 │ │ │ │ - vstr d14, [sp, #256] @ 0x100 │ │ │ │ - vstr d4, [sp, #232] @ 0xe8 │ │ │ │ - vsub.f64 d4, d4, d9 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - vadd.f64 d9, d3, d9 │ │ │ │ - vstr d4, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d9, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d9, d8, d9 │ │ │ │ - vldr d8, [sp, #176] @ 0xb0 │ │ │ │ - vstr d9, [sp, #480] @ 0x1e0 │ │ │ │ - vadd.f64 d9, d7, d2 │ │ │ │ - vldr d7, [sp, #280] @ 0x118 │ │ │ │ - vldr d2, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d14, d14, d9 │ │ │ │ - vsub.f64 d8, d8, d7 │ │ │ │ - vstr d9, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d3, d6, d2 │ │ │ │ - vldr d9, [sp, #192] @ 0xc0 │ │ │ │ - vadd.f64 d6, d2, d6 │ │ │ │ - vstr d14, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d14, [sp, #272] @ 0x110 │ │ │ │ - vstr d8, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vldr d7, [sp, #224] @ 0xe0 │ │ │ │ + vsub.f64 d14, d2, d3 │ │ │ │ + vsub.f64 d12, d7, d1 │ │ │ │ + vadd.f64 d1, d7, d1 │ │ │ │ + vstr d12, [sp, #216] @ 0xd8 │ │ │ │ + vstr d14, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d14, d12, d14 │ │ │ │ + vldr d12, [sp, #232] @ 0xe8 │ │ │ │ + vstr d1, [sp, #256] @ 0x100 │ │ │ │ + vstr d14, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d14, d12, d15 │ │ │ │ + vldr d15, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d15, d15, d0 │ │ │ │ + vstr d14, [sp, #232] @ 0xe8 │ │ │ │ + vsub.f64 d14, d15, d14 │ │ │ │ + vstr d15, [sp, #240] @ 0xf0 │ │ │ │ + vldr d15, [sp] │ │ │ │ + vstr d14, [sp, #448] @ 0x1c0 │ │ │ │ + vadd.f64 d12, d12, d15 │ │ │ │ + vldr d15, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d0, d15, d0 │ │ │ │ + vldr d15, [sp, #280] @ 0x118 │ │ │ │ + vstr d12, [sp, #208] @ 0xd0 │ │ │ │ + vmov.f64 d14, d0 │ │ │ │ + vadd.f64 d0, d12, d0 │ │ │ │ + vldr d12, [sp, #296] @ 0x128 │ │ │ │ + vstr d14, [sp, #248] @ 0xf8 │ │ │ │ + vstr d0, [sp, #456] @ 0x1c8 │ │ │ │ + vadd.f64 d0, d3, d2 │ │ │ │ + vadd.f64 d7, d1, d0 │ │ │ │ + vsub.f64 d1, d4, d15 │ │ │ │ + vstr d0, [sp, #264] @ 0x108 │ │ │ │ + vstr d1, [sp, #280] @ 0x118 │ │ │ │ + vstr d7, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d7, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d3, d7, d5 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vadd.f64 d5, d15, d4 │ │ │ │ + vadd.f64 d0, d3, d1 │ │ │ │ + vsub.f64 d1, d8, d12 │ │ │ │ + vstr d3, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d8, d8, d12 │ │ │ │ + vadd.f64 d4, d7, d5 │ │ │ │ + vstr d7, [sp, #304] @ 0x130 │ │ │ │ + vstr d0, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d0, [sp, #288] @ 0x120 │ │ │ │ + vstr d1, [sp, #288] @ 0x120 │ │ │ │ + vsub.f64 d3, d6, d0 │ │ │ │ + vadd.f64 d6, d0, d6 │ │ │ │ + vadd.f64 d14, d1, d3 │ │ │ │ + vmov.f64 d7, d6 │ │ │ │ vstr d3, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d4, d14, d5 │ │ │ │ - vadd.f64 d5, d14, d5 │ │ │ │ - vadd.f64 d15, d4, d8 │ │ │ │ - vstr d4, [sp, #272] @ 0x110 │ │ │ │ - vstr d15, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d15, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d4, d15, d9 │ │ │ │ - vadd.f64 d9, d4, d3 │ │ │ │ - vstr d4, [sp, #288] @ 0x120 │ │ │ │ - vstr d9, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d8, [sp, #176] @ 0xb0 │ │ │ │ - vstr d6, [sp, #328] @ 0x148 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d7, d7, d8 │ │ │ │ - vldr d3, [sp, #32] │ │ │ │ - vstr d5, [sp, #304] @ 0x130 │ │ │ │ - vldr d8, [sp, #384] @ 0x180 │ │ │ │ - str r0, [sp, #32] │ │ │ │ - vadd.f64 d14, d5, d7 │ │ │ │ - vstr d7, [sp, #312] @ 0x138 │ │ │ │ - vldr d7, [sp, #192] @ 0xc0 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - vstr d14, [sp, #512] @ 0x200 │ │ │ │ - vadd.f64 d14, d15, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vadd.f64 d6, d14, d6 │ │ │ │ - vstr d14, [sp, #320] @ 0x140 │ │ │ │ - vstr d6, [sp, #520] @ 0x208 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vmul.f64 d5, d2, d6 │ │ │ │ - vmla.f64 d5, d3, d7 │ │ │ │ + vadd.f64 d6, d8, d6 │ │ │ │ + vstr d14, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d5, [sp, #312] @ 0x138 │ │ │ │ + vldr d5, [sp, #168] @ 0xa8 │ │ │ │ + vstr d6, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r6, [sp, #0] │ │ │ │ + add.w r6, r5, r2 │ │ │ │ + vldr d2, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [sp, #328] @ 0x148 │ │ │ │ + vldr d7, [r5] │ │ │ │ + vstr d4, [sp, #488] @ 0x1e8 │ │ │ │ + str r6, [sp, #24] │ │ │ │ + vstr d8, [sp, #320] @ 0x140 │ │ │ │ + vmul.f64 d4, d2, d6 │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ + vldr d15, [sp, #336] @ 0x150 │ │ │ │ + vmla.f64 d4, d5, d7 │ │ │ │ vmul.f64 d7, d2, d7 │ │ │ │ - vldr d2, [sp, #336] @ 0x150 │ │ │ │ - vnmls.f64 d7, d3, d6 │ │ │ │ - vldr d3, [r0] │ │ │ │ - vldr d6, [r3] │ │ │ │ - mov.w r0, fp, lsl #3 │ │ │ │ - add.w lr, r9, r0 │ │ │ │ - add r0, sl │ │ │ │ - vmul.f64 d4, d8, d3 │ │ │ │ - add.w r3, lr, r2 │ │ │ │ - vmla.f64 d4, d2, d6 │ │ │ │ - vmul.f64 d6, d8, d6 │ │ │ │ + vldr d2, [sp, #352] @ 0x160 │ │ │ │ + vnmls.f64 d7, d5, d6 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r0, r2 │ │ │ │ + vldr d3, [r6] │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + vmul.f64 d5, d1, d3 │ │ │ │ + add.w lr, r6, r3 │ │ │ │ + add r3, r8 │ │ │ │ + add.w r6, lr, r2 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vmla.f64 d5, d2, d6 │ │ │ │ + vmul.f64 d6, d1, d6 │ │ │ │ + vldr d1, [sp, #344] @ 0x158 │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ - vldr d3, [sp] │ │ │ │ - str r3, [sp, #0] │ │ │ │ - vadd.f64 d2, d5, d4 │ │ │ │ - vsub.f64 d15, d5, d4 │ │ │ │ - vldr d5, [r0] │ │ │ │ - vldr d4, [r3] │ │ │ │ - adds r3, r0, r2 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ - vstr d2, [sp, #384] @ 0x180 │ │ │ │ - vadd.f64 d2, d7, d6 │ │ │ │ + vadd.f64 d2, d4, d5 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vldr d5, [r9] │ │ │ │ + vadd.f64 d8, d7, d6 │ │ │ │ vsub.f64 d6, d7, d6 │ │ │ │ vldr d7, [lr] │ │ │ │ - vstr d15, [sp, #400] @ 0x190 │ │ │ │ - vldr d15, [sp, #368] @ 0x170 │ │ │ │ - vstr d2, [sp, #336] @ 0x150 │ │ │ │ - vstr d6, [sp, #528] @ 0x210 │ │ │ │ - vmul.f64 d6, d3, d5 │ │ │ │ - vmla.f64 d6, d12, d7 │ │ │ │ - vmul.f64 d7, d3, d7 │ │ │ │ - vldr d3, [r3] │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - vnmls.f64 d7, d12, d5 │ │ │ │ - vldr d12, [sp, #360] @ 0x168 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - vmul.f64 d5, d12, d3 │ │ │ │ - add.w ip, r9, r3 │ │ │ │ - vmla.f64 d5, d15, d4 │ │ │ │ - vmul.f64 d4, d12, d4 │ │ │ │ - add r3, sl │ │ │ │ - add.w r7, ip, r2 │ │ │ │ - adds r2, r3, r2 │ │ │ │ - vnmls.f64 d4, d15, d3 │ │ │ │ - vadd.f64 d14, d6, d5 │ │ │ │ + vstr d2, [sp, #384] @ 0x180 │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ + str r6, [sp, #8] │ │ │ │ + vstr d8, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ + vstr d4, [sp, #512] @ 0x200 │ │ │ │ + vstr d6, [sp, #520] @ 0x208 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add.w r6, r9, r2 │ │ │ │ + vldr d3, [r6] │ │ │ │ + vmul.f64 d6, d8, d5 │ │ │ │ + str r6, [sp, #16] │ │ │ │ + vmla.f64 d6, d2, d7 │ │ │ │ + vmul.f64 d7, d8, d7 │ │ │ │ + vnmls.f64 d7, d2, d5 │ │ │ │ + vmul.f64 d5, d15, d3 │ │ │ │ + vmla.f64 d5, d1, d4 │ │ │ │ + vmul.f64 d4, d15, d4 │ │ │ │ + vnmls.f64 d4, d1, d3 │ │ │ │ + vadd.f64 d0, d6, d5 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vadd.f64 d12, d7, d4 │ │ │ │ vsub.f64 d15, d7, d4 │ │ │ │ - vstr d6, [sp, #536] @ 0x218 │ │ │ │ - vldr d4, [ip] │ │ │ │ + vadd.f64 d12, d7, d4 │ │ │ │ + vstr d0, [sp, #336] @ 0x150 │ │ │ │ + vstr d6, [sp, #528] @ 0x210 │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + vldr d5, [fp, #-88] @ 0xffffffa8 │ │ │ │ + vldr d6, [fp, #-88] @ 0xffffffa8 │ │ │ │ + add.w ip, r6, r3 │ │ │ │ + add r3, r7 │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ + add.w r6, ip, r2 │ │ │ │ + add r2, r3 │ │ │ │ vldr d7, [r3] │ │ │ │ - vldr d2, [sp, #24] │ │ │ │ + str r6, [sp, #32] │ │ │ │ + vldr d4, [ip] │ │ │ │ + str r2, [sp, #168] @ 0xa8 │ │ │ │ + vldr d14, [sp, #360] @ 0x168 │ │ │ │ + vmul.f64 d5, d5, d7 │ │ │ │ + vmla.f64 d5, d3, d4 │ │ │ │ + vmul.f64 d4, d6, d4 │ │ │ │ + vnmls.f64 d4, d3, d7 │ │ │ │ vldr d3, [r2] │ │ │ │ - vmul.f64 d5, d10, d7 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ - vmla.f64 d5, d2, d4 │ │ │ │ - vmul.f64 d4, d10, d4 │ │ │ │ - vmul.f64 d6, d0, d3 │ │ │ │ - mov.w r2, fp, lsl #7 │ │ │ │ - str r7, [sp, #24] │ │ │ │ - vnmls.f64 d4, d2, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - add.w r7, r9, r2 │ │ │ │ - add r2, sl │ │ │ │ - str r2, [sp, #192] @ 0xc0 │ │ │ │ - vmla.f64 d6, d1, d7 │ │ │ │ - vmul.f64 d7, d0, d7 │ │ │ │ - str r7, [sp, #184] @ 0xb8 │ │ │ │ - vldr d0, [sp, #352] @ 0x160 │ │ │ │ - vldr d2, [sp, #344] @ 0x158 │ │ │ │ - vnmls.f64 d7, d1, d3 │ │ │ │ + mov.w r2, r8, lsl #7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + vmul.f64 d6, d10, d3 │ │ │ │ + add r6, r2 │ │ │ │ + add r2, r7 │ │ │ │ + vmla.f64 d6, d9, d7 │ │ │ │ + vmul.f64 d7, d10, d7 │ │ │ │ + str r6, [sp, #176] @ 0xb0 │ │ │ │ + vnmls.f64 d7, d9, d3 │ │ │ │ vldr d3, [sp, #392] @ 0x188 │ │ │ │ vadd.f64 d1, d5, d6 │ │ │ │ vsub.f64 d10, d5, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ vldr d5, [sp, #376] @ 0x178 │ │ │ │ - movs r2, #48 @ 0x30 │ │ │ │ vadd.f64 d8, d4, d7 │ │ │ │ - vsub.f64 d9, d4, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ + vsub.f64 d2, d4, d7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ vmul.f64 d4, d5, d6 │ │ │ │ - mul.w r2, r2, fp │ │ │ │ - vstr d1, [sp, #344] @ 0x158 │ │ │ │ + vstr d2, [sp, #344] @ 0x158 │ │ │ │ + add r6, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vldr d2, [sp, #368] @ 0x170 │ │ │ │ vmla.f64 d4, d3, d7 │ │ │ │ vmul.f64 d7, d5, d7 │ │ │ │ - add.w r7, r9, r2 │ │ │ │ - add r2, sl │ │ │ │ + vstr d10, [sp, #352] @ 0x160 │ │ │ │ + vldr d5, [r6] │ │ │ │ + vldr d10, [sp, #504] @ 0x1f8 │ │ │ │ vnmls.f64 d7, d3, d6 │ │ │ │ - vldr d3, [r2] │ │ │ │ - vldr d5, [r7] │ │ │ │ - vmul.f64 d6, d0, d3 │ │ │ │ - vmla.f64 d6, d2, d5 │ │ │ │ - vmul.f64 d5, d0, d5 │ │ │ │ - vnmls.f64 d5, d2, d3 │ │ │ │ + vldr d3, [r1] │ │ │ │ + vmul.f64 d6, d2, d3 │ │ │ │ + vmla.f64 d6, d14, d5 │ │ │ │ + vmul.f64 d5, d2, d5 │ │ │ │ + vnmls.f64 d5, d14, d3 │ │ │ │ + vldr d14, [sp, #384] @ 0x180 │ │ │ │ + vsub.f64 d3, d10, d8 │ │ │ │ + vadd.f64 d8, d10, d8 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ - vldr d4, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d3, d2, d14 │ │ │ │ - vsub.f64 d1, d4, d1 │ │ │ │ + vsub.f64 d9, d14, d1 │ │ │ │ + vadd.f64 d1, d14, d1 │ │ │ │ + vstr d8, [sp, #376] @ 0x178 │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d14, d14, d2 │ │ │ │ - vsub.f64 d2, d6, d15 │ │ │ │ - vadd.f64 d15, d15, d6 │ │ │ │ - vadd.f64 d5, d1, d3 │ │ │ │ - vstr d3, [sp, #360] @ 0x168 │ │ │ │ - vldr d3, [sp, #336] @ 0x150 │ │ │ │ - vstr d1, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d1, d0, d12 │ │ │ │ + vmov.f64 d5, d9 │ │ │ │ + vldr d9, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d4, d0, d12 │ │ │ │ vadd.f64 d12, d12, d0 │ │ │ │ - vsub.f64 d3, d3, d8 │ │ │ │ - vstr d1, [sp, #368] @ 0x170 │ │ │ │ - vadd.f64 d1, d3, d1 │ │ │ │ - vstr d1, [sp, #544] @ 0x220 │ │ │ │ - vldr d1, [sp, #336] @ 0x150 │ │ │ │ - vadd.f64 d1, d1, d8 │ │ │ │ - vldr d8, [sp, #344] @ 0x158 │ │ │ │ - vadd.f64 d0, d1, d12 │ │ │ │ - vstr d1, [sp, #336] @ 0x150 │ │ │ │ - vstr d0, [sp, #552] @ 0x228 │ │ │ │ - vadd.f64 d0, d4, d8 │ │ │ │ - vadd.f64 d1, d0, d14 │ │ │ │ - vstr d0, [sp, #344] @ 0x158 │ │ │ │ - vstr d1, [sp, #560] @ 0x230 │ │ │ │ - vldr d1, [sp, #400] @ 0x190 │ │ │ │ - vsub.f64 d0, d1, d9 │ │ │ │ - vadd.f64 d9, d1, d9 │ │ │ │ - vstr d0, [sp, #376] @ 0x178 │ │ │ │ - vadd.f64 d0, d0, d2 │ │ │ │ - vstr d2, [sp, #384] @ 0x180 │ │ │ │ - vadd.f64 d6, d9, d15 │ │ │ │ - vldr d8, [sp, #536] @ 0x218 │ │ │ │ - vsub.f64 d15, d9, d15 │ │ │ │ - vstr d0, [sp, #568] @ 0x238 │ │ │ │ - vldr d0, [sp, #528] @ 0x210 │ │ │ │ - vsub.f64 d1, d8, d7 │ │ │ │ - vsub.f64 d2, d0, d10 │ │ │ │ - vadd.f64 d10, d0, d10 │ │ │ │ - vstr d1, [sp, #400] @ 0x190 │ │ │ │ - vldr d0, [pc, #956] @ 52238 │ │ │ │ - vmov.f64 d4, d2 │ │ │ │ - vadd.f64 d2, d8, d7 │ │ │ │ - vsub.f64 d7, d1, d10 │ │ │ │ - vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ - vsub.f64 d8, d5, d1 │ │ │ │ - vadd.f64 d5, d1, d5 │ │ │ │ - vmov.f64 d1, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d7, [sp, #536] @ 0x218 │ │ │ │ - vldr d7, [sp, #200] @ 0xc8 │ │ │ │ - vstr d4, [sp, #392] @ 0x188 │ │ │ │ - vadd.f64 d4, d4, d2 │ │ │ │ - vmls.f64 d7, d5, d1 │ │ │ │ - vmul.f64 d8, d8, d0 │ │ │ │ - vstr d4, [sp, #528] @ 0x210 │ │ │ │ - vldr d4, [sp, #232] @ 0xe8 │ │ │ │ - vmov.f64 d0, d7 │ │ │ │ - vldr d7, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #368] @ 0x170 │ │ │ │ + vstr d5, [sp, #360] @ 0x168 │ │ │ │ + vsub.f64 d0, d6, d15 │ │ │ │ + vadd.f64 d6, d15, d6 │ │ │ │ + vsub.f64 d9, d2, d9 │ │ │ │ + vadd.f64 d5, d5, d9 │ │ │ │ + vstr d9, [sp, #368] @ 0x170 │ │ │ │ + vadd.f64 d9, d3, d4 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ + vstr d9, [sp, #504] @ 0x1f8 │ │ │ │ + vadd.f64 d9, d8, d12 │ │ │ │ vmul.f64 d3, d4, d11 │ │ │ │ + vstr d9, [sp, #536] @ 0x218 │ │ │ │ + vldr d9, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d14, d9, d2 │ │ │ │ + vldr d9, [sp, #512] @ 0x200 │ │ │ │ + vstr d0, [sp, #384] @ 0x180 │ │ │ │ + vldr d15, [sp, #240] @ 0xf0 │ │ │ │ + vldr d2, [sp, #344] @ 0x158 │ │ │ │ + vldr d10, [sp, #352] @ 0x160 │ │ │ │ + vldr d8, [sp, #520] @ 0x208 │ │ │ │ + vsub.f64 d2, d9, d2 │ │ │ │ + vstr d2, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d2, d2, d0 │ │ │ │ + vldr d0, [sp, #528] @ 0x210 │ │ │ │ + vstr d2, [sp, #512] @ 0x200 │ │ │ │ + vsub.f64 d2, d8, d10 │ │ │ │ + vmov.f64 d10, d2 │ │ │ │ + vadd.f64 d2, d0, d7 │ │ │ │ + vstr d10, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d10, d10, d2 │ │ │ │ + vstr d10, [sp, #520] @ 0x208 │ │ │ │ + vldr d10, [sp, #344] @ 0x158 │ │ │ │ + vstr d6, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d9, d9, d10 │ │ │ │ + vldr d10, [sp, #352] @ 0x160 │ │ │ │ + vadd.f64 d10, d8, d10 │ │ │ │ + vsub.f64 d8, d0, d7 │ │ │ │ + vldr d0, [pc, #960] @ 568f0 │ │ │ │ + vadd.f64 d6, d9, d6 │ │ │ │ + vsub.f64 d7, d8, d10 │ │ │ │ + vstr d8, [sp, #352] @ 0x160 │ │ │ │ + vstr d7, [sp, #528] @ 0x210 │ │ │ │ + vldr d7, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d8, d5, d7 │ │ │ │ + vadd.f64 d5, d7, d5 │ │ │ │ + vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ + vmul.f64 d8, d8, d0 │ │ │ │ + vldr d0, [sp, #184] @ 0xb8 │ │ │ │ + vmls.f64 d0, d5, d7 │ │ │ │ + vldr d7, [sp, #232] @ 0xe8 │ │ │ │ + vadd.f64 d7, d7, d15 │ │ │ │ + vldr d15, [sp, #392] @ 0x188 │ │ │ │ vnmls.f64 d3, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ + vsub.f64 d2, d15, d2 │ │ │ │ + vldr d15, [sp, #296] @ 0x128 │ │ │ │ vmla.f64 d7, d4, d13 │ │ │ │ - vldr d4, [sp, #200] @ 0xc8 │ │ │ │ + vldr d4, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ vstr d5, [r3] │ │ │ │ vadd.f64 d5, d8, d0 │ │ │ │ vsub.f64 d0, d0, d8 │ │ │ │ - vldr d8, [sp, #440] @ 0x1b8 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ + vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #512] @ 0x200 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vmov.f64 d4, d8 │ │ │ │ - vstr d7, [r7] │ │ │ │ + vldr d5, [sp, #200] @ 0xc8 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vstr d7, [r6] │ │ │ │ vsub.f64 d7, d0, d3 │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vldr d0, [pc, #796] @ 52238 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vsub.f64 d7, d6, d5 │ │ │ │ - vadd.f64 d6, d5, d6 │ │ │ │ - vstr d3, [r0] │ │ │ │ - vldr d3, [sp, #296] @ 0x128 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vmls.f64 d4, d6, d1 │ │ │ │ - vadd.f64 d6, d8, d6 │ │ │ │ - vstr d6, [r3] │ │ │ │ - vmov.f64 d5, d4 │ │ │ │ - vldr d4, [sp, #392] @ 0x188 │ │ │ │ - vsub.f64 d2, d4, d2 │ │ │ │ + vldr d4, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ + vldr d0, [pc, #820] @ 568f0 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vsub.f64 d7, d6, d4 │ │ │ │ + vadd.f64 d6, d4, d6 │ │ │ │ vldr d4, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d6, d5, d7 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #488] @ 0x1e8 │ │ │ │ - vsub.f64 d3, d4, d3 │ │ │ │ + vstr d3, [r9] │ │ │ │ + vmls.f64 d5, d6, d8 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vsub.f64 d3, d4, d15 │ │ │ │ vmul.f64 d4, d3, d11 │ │ │ │ vmla.f64 d4, d2, d13 │ │ │ │ vmul.f64 d2, d2, d11 │ │ │ │ vnmls.f64 d2, d3, d13 │ │ │ │ + vldr d3, [sp, #200] @ 0xc8 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + vldr d15, [sp, #464] @ 0x1d0 │ │ │ │ + vadd.f64 d6, d3, d6 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vsub.f64 d6, d5, d7 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + vldr d5, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d3, d6, d2 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #560] @ 0x230 │ │ │ │ - vstr d3, [r5] │ │ │ │ - vstr d2, [r2] │ │ │ │ + vadd.f64 d4, d1, d14 │ │ │ │ + vstr d3, [r4] │ │ │ │ + vstr d2, [r1] │ │ │ │ vstr d6, [lr] │ │ │ │ - vsub.f64 d6, d4, d5 │ │ │ │ + vsub.f64 d6, d4, d15 │ │ │ │ + vadd.f64 d4, d15, d4 │ │ │ │ vstr d7, [ip] │ │ │ │ - vadd.f64 d4, d5, d4 │ │ │ │ - vldr d8, [sp, #408] @ 0x198 │ │ │ │ - vldr d7, [sp, #336] @ 0x150 │ │ │ │ - vldr d2, [sp, #248] @ 0xf8 │ │ │ │ + vldr d15, [sp, #376] @ 0x178 │ │ │ │ + vldr d3, [sp, #248] @ 0xf8 │ │ │ │ + vmls.f64 d5, d4, d8 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vmov.f64 d5, d8 │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ - vsub.f64 d7, d7, d12 │ │ │ │ - vldr d12, [sp, #240] @ 0xf0 │ │ │ │ - vmls.f64 d5, d4, d1 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ - ldr r0, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d2, d12, d2 │ │ │ │ - vldr d12, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d8, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d4, [r9] │ │ │ │ - ldr r7, [sp, #160] @ 0xa0 │ │ │ │ + ldr r4, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d7, d15, d12 │ │ │ │ + vldr d15, [sp, #208] @ 0xd0 │ │ │ │ + vldr d12, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d2, d15, d3 │ │ │ │ + vldr d15, [sp, #472] @ 0x1d8 │ │ │ │ vmul.f64 d3, d2, d11 │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ vmla.f64 d3, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ + vnmls.f64 d7, d2, d13 │ │ │ │ + vldr d2, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d4, d2, d4 │ │ │ │ + vstr d4, [r3] │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vnmls.f64 d7, d2, d13 │ │ │ │ + ldr r3, [sp, #152] @ 0x98 │ │ │ │ + vmov.f64 d5, d12 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vldr d4, [sp, #512] @ 0x200 │ │ │ │ + vstr d2, [r3] │ │ │ │ + vstr d7, [r4] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vldr d6, [sp, #568] @ 0x238 │ │ │ │ - vldr d2, [sp, #320] @ 0x140 │ │ │ │ - ldr r4, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d4, d12, d6 │ │ │ │ - vstr d7, [r6] │ │ │ │ - vsub.f64 d7, d6, d12 │ │ │ │ - vmov.f64 d6, d8 │ │ │ │ - vldr d12, [sp, #400] @ 0x190 │ │ │ │ - vstr d3, [r7] │ │ │ │ - vmls.f64 d6, d4, d1 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ + ldr r4, [sp, #144] @ 0x90 │ │ │ │ + vstr d7, [r5] │ │ │ │ + vsub.f64 d7, d4, d15 │ │ │ │ + vadd.f64 d4, d15, d4 │ │ │ │ + vldr d15, [sp, #352] @ 0x160 │ │ │ │ + vstr d3, [r4] │ │ │ │ + ldr r4, [sp, #136] @ 0x88 │ │ │ │ + vmls.f64 d5, d4, d8 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d4, [r1] │ │ │ │ - ldr r1, [sp, #80] @ 0x50 │ │ │ │ - vmov.f64 d5, d6 │ │ │ │ - vadd.f64 d6, d10, d12 │ │ │ │ - vldr d12, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d2, d2, d12 │ │ │ │ + vadd.f64 d6, d10, d15 │ │ │ │ + vldr d15, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d4, d12, d4 │ │ │ │ + vldr d10, [sp, #328] @ 0x148 │ │ │ │ + vstr d4, [r0] │ │ │ │ + vsub.f64 d2, d15, d10 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d12, [sp, #360] @ 0x168 │ │ │ │ vmul.f64 d3, d2, d11 │ │ │ │ vmla.f64 d3, d6, d13 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vnmls.f64 d6, d2, d13 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vldr d7, [sp, #208] @ 0xd0 │ │ │ │ vstr d2, [r4] │ │ │ │ - vstr d4, [r2] │ │ │ │ - vldr d2, [sp, #544] @ 0x220 │ │ │ │ - vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d6, [sl] │ │ │ │ - vstr d3, [r1] │ │ │ │ - vsub.f64 d5, d4, d2 │ │ │ │ - vadd.f64 d6, d4, d2 │ │ │ │ - vldr d2, [sp, #352] @ 0x160 │ │ │ │ - vmov.f64 d4, d8 │ │ │ │ - vldr d3, [sp, #216] @ 0xd8 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - vmla.f64 d4, d5, d1 │ │ │ │ - vsub.f64 d2, d12, d2 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ + ldr r4, [sp, #112] @ 0x70 │ │ │ │ + vstr d4, [r4] │ │ │ │ + vstr d6, [r7] │ │ │ │ + vldr d5, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d3, [sl] │ │ │ │ + vldr d15, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d12, [sp, #216] @ 0xd8 │ │ │ │ + vldr d7, [sp, #368] @ 0x170 │ │ │ │ + vldr d3, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d6, d5, d15 │ │ │ │ + vsub.f64 d5, d5, d15 │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ + vldr d15, [sp, #360] @ 0x168 │ │ │ │ + vldr d10, [sp, #424] @ 0x1a8 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vsub.f64 d5, d5, d8 │ │ │ │ - ldr r6, [sp, #88] @ 0x58 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - vldr d10, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r1, [sp, #52] @ 0x34 │ │ │ │ + vsub.f64 d2, d7, d15 │ │ │ │ + vsub.f64 d7, d12, d3 │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ + vmov.f64 d4, d10 │ │ │ │ + ldr r0, [sp, #64] @ 0x40 │ │ │ │ + vldr d15, [sp, #520] @ 0x208 │ │ │ │ + vmla.f64 d4, d5, d8 │ │ │ │ vmul.f64 d3, d7, d11 │ │ │ │ + vldr d12, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ + vsub.f64 d5, d5, d10 │ │ │ │ + vldr d10, [sp, #304] @ 0x130 │ │ │ │ + vnmls.f64 d3, d2, d13 │ │ │ │ vmla.f64 d7, d2, d11 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vldr d12, [sp, #312] @ 0x138 │ │ │ │ + vstr d5, [r1] │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vnmls.f64 d3, d2, d13 │ │ │ │ - ldr r1, [sp, #52] @ 0x34 │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ - vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d9, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d2, [r6] │ │ │ │ - ldr r6, [sp, #112] @ 0x70 │ │ │ │ - vldr d2, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d7, [r6] │ │ │ │ + vldr d5, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d2, [r3] │ │ │ │ + vadd.f64 d4, d5, d15 │ │ │ │ + ldr r3, [sp, #104] @ 0x68 │ │ │ │ + vldr d2, [sp, #400] @ 0x190 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d3, d6 │ │ │ │ - ldr r6, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vmov.f64 d5, d2 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vstr d3, [r6] │ │ │ │ - vldr d3, [sp, #528] @ 0x210 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - vadd.f64 d4, d10, d3 │ │ │ │ - vsub.f64 d7, d3, d10 │ │ │ │ - vldr d10, [sp, #304] @ 0x130 │ │ │ │ - vmul.f64 d3, d15, d11 │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d6, d10, d12 │ │ │ │ - vmls.f64 d5, d4, d1 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vsub.f64 d7, d15, d5 │ │ │ │ + vmov.f64 d5, d2 │ │ │ │ + vstr d3, [r3] │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ + vldr d3, [sp, #344] @ 0x158 │ │ │ │ + vmls.f64 d5, d4, d8 │ │ │ │ vadd.f64 d4, d2, d4 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ + vsub.f64 d15, d9, d3 │ │ │ │ + vstr d4, [r6] │ │ │ │ + vadd.f64 d4, d7, d5 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vmul.f64 d3, d15, d11 │ │ │ │ vnmls.f64 d3, d6, d13 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vmla.f64 d6, d15, d13 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vadd.f64 d4, d7, d5 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d2, [r1] │ │ │ │ + vsub.f64 d3, d1, d14 │ │ │ │ + vstr d2, [r0] │ │ │ │ vstr d4, [r3] │ │ │ │ - ldr r1, [sp, #136] @ 0x88 │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ - vldr d2, [sp, #552] @ 0x228 │ │ │ │ - vstr d6, [r1] │ │ │ │ - vmov.f64 d6, d8 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vldr d7, [sp, #480] @ 0x1e0 │ │ │ │ - vadd.f64 d4, d7, d2 │ │ │ │ - vsub.f64 d5, d2, d7 │ │ │ │ - vldr d7, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d2, d7, d14 │ │ │ │ - vldr d14, [sp, #256] @ 0x100 │ │ │ │ - vmls.f64 d6, d4, d1 │ │ │ │ - ldr r4, [sp, #176] @ 0xb0 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ - vsub.f64 d7, d14, d9 │ │ │ │ - ldr r5, [sp, #68] @ 0x44 │ │ │ │ - vldr d9, [sp, #536] @ 0x218 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vmul.f64 d3, d7, d13 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vmla.f64 d7, d2, d13 │ │ │ │ - ldr r4, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d4, d5, d6 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vldr d8, [sp, #280] @ 0x118 │ │ │ │ - vnmls.f64 d3, d2, d11 │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ - ldr r1, [sp, #576] @ 0x240 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ - vsub.f64 d2, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vstr d7, [r5] │ │ │ │ - vsub.f64 d7, d3, d6 │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ - vadd.f64 d3, d3, d6 │ │ │ │ - vldr d6, [sp, #520] @ 0x208 │ │ │ │ - vldr d2, [sp, #376] @ 0x178 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vadd.f64 d7, d6, d9 │ │ │ │ - vsub.f64 d6, d9, d6 │ │ │ │ - vstr d3, [r2] │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ + vstr d6, [r3] │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ + vldr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d5, [sp, #536] @ 0x218 │ │ │ │ + ldr r1, [sp, #96] @ 0x60 │ │ │ │ + vldr d4, [sp, #256] @ 0x100 │ │ │ │ + vldr d2, [sp, #264] @ 0x108 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vsub.f64 d7, d5, d6 │ │ │ │ + vadd.f64 d5, d6, d5 │ │ │ │ + vldr d9, [sp, #432] @ 0x1b0 │ │ │ │ + ldrd r4, r5, [sp, #72] @ 0x48 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ + ldr r1, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmov.f64 d6, d9 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + vldr d1, [sp, #408] @ 0x198 │ │ │ │ + vmls.f64 d6, d5, d8 │ │ │ │ + vmul.f64 d2, d4, d13 │ │ │ │ + ldr r0, [sp, #544] @ 0x220 │ │ │ │ + vmul.f64 d4, d4, d11 │ │ │ │ + vadd.f64 d5, d9, d5 │ │ │ │ + vnmls.f64 d2, d3, d11 │ │ │ │ + vmla.f64 d4, d3, d13 │ │ │ │ + vstr d5, [r1] │ │ │ │ + ldr r1, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vsub.f64 d3, d4, d5 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vldr d5, [sp, #528] @ 0x210 │ │ │ │ + vsub.f64 d7, d2, d6 │ │ │ │ + vadd.f64 d2, d2, d6 │ │ │ │ + vldr d6, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d3, [r1] │ │ │ │ + vstr d4, [r5] │ │ │ │ + vmov.f64 d4, d1 │ │ │ │ + ldr r5, [sp, #156] @ 0x9c │ │ │ │ vldr d3, [sp, #272] @ 0x110 │ │ │ │ - ldr r2, [sp, #192] @ 0xc0 │ │ │ │ + vstr d7, [r5] │ │ │ │ + vadd.f64 d7, d6, d5 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vstr d2, [r3] │ │ │ │ + vldr d2, [sp, #280] @ 0x118 │ │ │ │ + vldr d6, [sp, #336] @ 0x150 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vldr d0, [sp, #424] @ 0x1a8 │ │ │ │ - vmov.f64 d5, d0 │ │ │ │ - vmla.f64 d5, d6, d1 │ │ │ │ - vldr d1, [sp, #384] @ 0x180 │ │ │ │ - b.n 52240 │ │ │ │ - b.w ff4fa96a │ │ │ │ - b.n 5292e │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ + vldr d0, [sp, #384] @ 0x180 │ │ │ │ + vmla.f64 d4, d5, d8 │ │ │ │ + vsub.f64 d5, d5, d1 │ │ │ │ + vsub.f64 d2, d3, d2 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ - vsub.f64 d4, d2, d1 │ │ │ │ - vsub.f64 d2, d3, d8 │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d5, [r4] │ │ │ │ vmul.f64 d3, d2, d11 │ │ │ │ - vmla.f64 d3, d4, d13 │ │ │ │ - vmul.f64 d4, d4, d11 │ │ │ │ - vadd.f64 d6, d7, d5 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vnmls.f64 d4, d2, d13 │ │ │ │ - vadd.f64 d2, d4, d6 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vstr d2, [r1] │ │ │ │ - vstr d6, [r2] │ │ │ │ + vadd.f64 d5, d7, d4 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vmla.f64 d3, d6, d13 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ + vnmls.f64 d6, d2, d13 │ │ │ │ + b.n 568f8 │ │ │ │ + b.w ff4ff022 │ │ │ │ + b.n 56fe6 │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + vadd.f64 d2, d6, d5 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #696] @ 0x2b8 │ │ │ │ - vstr d7, [r7] │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #696] @ 0x2b8 │ │ │ │ - ldr r3, [sp, #580] @ 0x244 │ │ │ │ - add r9, r3 │ │ │ │ - ldr r3, [sp, #584] @ 0x248 │ │ │ │ - add sl, r3 │ │ │ │ - ldr r3, [sp, #588] @ 0x24c │ │ │ │ - eor.w fp, fp, r3 │ │ │ │ - ldrd r2, r3, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d2, [r0] │ │ │ │ + vstr d5, [r2] │ │ │ │ + vstr d6, [r6] │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ + vstr d7, [r6] │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + ldr r3, [sp, #664] @ 0x298 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #664] @ 0x298 │ │ │ │ + ldr r3, [sp, #548] @ 0x224 │ │ │ │ + add r2, r3 │ │ │ │ + ldr r3, [sp, #552] @ 0x228 │ │ │ │ + str r2, [sp, #0] │ │ │ │ + ldr r2, [sp, #664] @ 0x298 │ │ │ │ + add r7, r3 │ │ │ │ + ldr r3, [sp, #556] @ 0x22c │ │ │ │ + eor.w r8, r8, r3 │ │ │ │ + ldr r3, [sp, #668] @ 0x29c │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 51680 │ │ │ │ - add.w sp, sp, #596 @ 0x254 │ │ │ │ + bne.w 55cf8 │ │ │ │ + add.w sp, sp, #564 @ 0x234 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -000522b4 : │ │ │ │ - ldr r2, [pc, #8] @ (522c0 ) │ │ │ │ - ldr r1, [pc, #12] @ (522c4 ) │ │ │ │ +0005695c : │ │ │ │ + ldr r2, [pc, #8] @ (56968 ) │ │ │ │ + ldr r1, [pc, #12] @ (5696c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - add r0, sp, #560 @ 0x230 │ │ │ │ + bne.n 56934 │ │ │ │ movs r4, r0 │ │ │ │ - bl 3ae2c6 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r0 │ │ │ │ - mov r7, r1 │ │ │ │ + bl 37a96e │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r0 │ │ │ │ + mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #748 @ 0x2ec │ │ │ │ - mov r8, r3 │ │ │ │ - ldr r3, [pc, #1020] @ (526d8 ) │ │ │ │ - ldrd r1, r0, [sp, #848] @ 0x350 │ │ │ │ - add r3, pc │ │ │ │ + sub.w sp, sp, #740 @ 0x2e4 │ │ │ │ + ldrd r1, r0, [sp, #840] @ 0x348 │ │ │ │ + ldr r3, [pc, #64] @ (569d8 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 537e0 │ │ │ │ - ldr r1, [sp, #856] @ 0x358 │ │ │ │ - vldr d12, [pc, #980] @ 526c0 │ │ │ │ - vldr d13, [pc, #984] @ 526c8 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #732] @ 0x2dc │ │ │ │ - negs r1, r1 │ │ │ │ - str r1, [sp, #736] @ 0x2e0 │ │ │ │ - ldr r1, [pc, #992] @ (526dc ) │ │ │ │ + add r3, pc │ │ │ │ + bge.w 57e8e │ │ │ │ + ldr r1, [sp, #848] @ 0x350 │ │ │ │ + vldr d12, [pc, #36] @ 569c8 │ │ │ │ + vldr d13, [pc, #40] @ 569d0 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r1, [sp, #724] @ 0x2d4 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ + str r1, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r1, [pc, #36] @ (569dc ) │ │ │ │ ldr r3, [r3, r1] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #740] @ 0x2e4 │ │ │ │ - ldr r3, [sp, #848] @ 0x350 │ │ │ │ - add.w r5, r2, r3, lsl #6 │ │ │ │ - vldr d15, [r5, #-48] @ 0xffffffd0 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d7, [r5, #-64] @ 0xffffffc0 │ │ │ │ - adds r5, #64 @ 0x40 │ │ │ │ - vldr d1, [r5, #-104] @ 0xffffff98 │ │ │ │ - vldr d4, [r5, #-128] @ 0xffffff80 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ + str r3, [sp, #732] @ 0x2dc │ │ │ │ + ldr r3, [sp, #840] @ 0x348 │ │ │ │ + add.w r6, r2, r3, lsl #6 │ │ │ │ + b.n 569e0 │ │ │ │ + nop │ │ │ │ + strb r7, [r7, r3] │ │ │ │ + asrs r4, r0, #13 │ │ │ │ + ldr r6, [r1, #112] @ 0x70 │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ + ldrh r6, [r3, r1] │ │ │ │ + lsls r5, r6, #17 │ │ │ │ + ldmia r7!, {r0, r1, r5} │ │ │ │ + subs r7, #226 @ 0xe2 │ │ │ │ + @ instruction: 0xf22a0004 │ │ │ │ + lsls r0, r7, #15 │ │ │ │ + movs r0, r0 │ │ │ │ + vldr d7, [r6, #-64] @ 0xffffffc0 │ │ │ │ + add.w r2, r9, r9, lsl #2 │ │ │ │ + add.w r6, r6, #64 @ 0x40 │ │ │ │ + vldr d4, [r6, #-128] @ 0xffffff80 │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ + vldr d15, [r6, #-112] @ 0xffffff90 │ │ │ │ + add.w r1, r7, r3 │ │ │ │ + add.w r0, r8, r3 │ │ │ │ + vldr d1, [r6, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d6, d7, d15 │ │ │ │ - vldr d7, [r5, #-120] @ 0xffffff88 │ │ │ │ - vldr d9, [r5, #-96] @ 0xffffffa0 │ │ │ │ - adds r2, r6, r3 │ │ │ │ + vldr d7, [r6, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vstr d1, [sp, #24] │ │ │ │ + vstr d1, [sp, #32] │ │ │ │ vmul.f64 d5, d7, d15 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - adds r1, r7, r3 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ - vldr d7, [r5, #-120] @ 0xffffff88 │ │ │ │ - vadd.f64 d10, d5, d4 │ │ │ │ - vldr d6, [r5, #-88] @ 0xffffffa8 │ │ │ │ - vsub.f64 d11, d4, d5 │ │ │ │ - vldr d5, [r5, #-88] @ 0xffffffa8 │ │ │ │ + vldr d7, [r6, #-120] @ 0xffffff88 │ │ │ │ + vsub.f64 d14, d4, d5 │ │ │ │ + vadd.f64 d9, d5, d4 │ │ │ │ + vldr d6, [r6, #-88] @ 0xffffffa8 │ │ │ │ + vldr d5, [r6, #-88] @ 0xffffffa8 │ │ │ │ + vmov.f64 d11, d3 │ │ │ │ + vldr d3, [r6, #-120] @ 0xffffff88 │ │ │ │ + vstr d14, [sp, #16] │ │ │ │ vmul.f64 d4, d7, d6 │ │ │ │ - vldr d7, [r5, #-128] @ 0xffffff80 │ │ │ │ - vmul.f64 d0, d1, d5 │ │ │ │ + vldr d7, [r6, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d6, d15, d6 │ │ │ │ + vmul.f64 d0, d1, d5 │ │ │ │ vmul.f64 d2, d7, d5 │ │ │ │ - vldr d7, [r5, #-128] @ 0xffffff80 │ │ │ │ - vldr d5, [r5, #-96] @ 0xffffffa0 │ │ │ │ + vldr d7, [r6, #-128] @ 0xffffff80 │ │ │ │ + vldr d5, [r6, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d5, d7, d5 │ │ │ │ - vldr d7, [r5, #-96] @ 0xffffffa0 │ │ │ │ + vldr d7, [r6, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ - vldr d1, [r5, #-120] @ 0xffffff88 │ │ │ │ - vmul.f64 d9, d1, d9 │ │ │ │ - vldr d1, [r5, #-96] @ 0xffffffa0 │ │ │ │ + vldr d1, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vmul.f64 d10, d3, d1 │ │ │ │ vmul.f64 d1, d15, d1 │ │ │ │ - vsub.f64 d14, d1, d0 │ │ │ │ - vadd.f64 d1, d0, d1 │ │ │ │ - vsub.f64 d0, d2, d9 │ │ │ │ - vadd.f64 d9, d2, d9 │ │ │ │ - vmov.f64 d2, d8 │ │ │ │ - vstr d14, [sp, #600] @ 0x258 │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r5, #-96] @ 0xffffffa0 │ │ │ │ + vsub.f64 d3, d1, d0 │ │ │ │ + vadd.f64 d0, d0, d1 │ │ │ │ vstr d0, [sp, #40] @ 0x28 │ │ │ │ - vstr d2, [sp, #16] │ │ │ │ - vmul.f64 d8, d8, d6 │ │ │ │ - vstr d14, [sp, #608] @ 0x260 │ │ │ │ - vldr d6, [r5, #-88] @ 0xffffffa8 │ │ │ │ - vsub.f64 d14, d5, d4 │ │ │ │ + vstr d3, [sp, #592] @ 0x250 │ │ │ │ + vadd.f64 d3, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vldr d6, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vstr d7, [sp, #64] @ 0x40 │ │ │ │ + vmov.f64 d7, d11 │ │ │ │ + vstr d3, [sp, #600] @ 0x258 │ │ │ │ + vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vstr d7, [sp, #56] @ 0x38 │ │ │ │ - vmov.f64 d7, d10 │ │ │ │ - vstr d1, [sp, #32] │ │ │ │ - vmul.f64 d0, d11, d6 │ │ │ │ - vstr d4, [sp, #48] @ 0x30 │ │ │ │ - vmov.f64 d4, d11 │ │ │ │ - vmov.f64 d11, d3 │ │ │ │ - vldr d3, [r5, #-96] @ 0xffffffa0 │ │ │ │ + vldr d11, [r6, #-88] @ 0xffffffa8 │ │ │ │ + vstr d7, [sp] │ │ │ │ + vstr d4, [sp, #56] @ 0x38 │ │ │ │ + vmov.f64 d4, d8 │ │ │ │ + vmul.f64 d8, d8, d6 │ │ │ │ + vldr d6, [r6, #-88] @ 0xffffffa8 │ │ │ │ + vstr d4, [sp, #24] │ │ │ │ + vstr d3, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d3, d2, d10 │ │ │ │ + vadd.f64 d10, d2, d10 │ │ │ │ + vldr d2, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vmul.f64 d0, d14, d6 │ │ │ │ + vstr d3, [sp, #48] @ 0x30 │ │ │ │ + vmul.f64 d3, d4, d11 │ │ │ │ + vmul.f64 d5, d7, d2 │ │ │ │ + vmov.f64 d2, d9 │ │ │ │ vadd.f64 d6, d8, d0 │ │ │ │ vsub.f64 d0, d8, d0 │ │ │ │ - vstr d4, [sp, #8] │ │ │ │ - vmul.f64 d5, d11, d3 │ │ │ │ - vldr d3, [r5, #-88] @ 0xffffffa8 │ │ │ │ - vstr d6, [sp, #64] @ 0x40 │ │ │ │ - vmul.f64 d6, d10, d3 │ │ │ │ - vldr d10, [r5, #-96] @ 0xffffffa0 │ │ │ │ - vmul.f64 d3, d2, d3 │ │ │ │ - vldr d2, [r5, #-88] @ 0xffffffa8 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vadd.f64 d1, d5, d6 │ │ │ │ - vsub.f64 d10, d3, d4 │ │ │ │ - vadd.f64 d3, d3, d4 │ │ │ │ - vstr d10, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d10, d11, d2 │ │ │ │ - vstr d7, [sp] │ │ │ │ - vldr d2, [r5, #-96] @ 0xffffffa0 │ │ │ │ - vstr d0, [sp, #256] @ 0x100 │ │ │ │ - vstr d3, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d3, d5, d6 │ │ │ │ - vmul.f64 d2, d7, d2 │ │ │ │ - vldr d6, [sp, #72] @ 0x48 │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ + vstr d6, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d6, d9, d11 │ │ │ │ + vldr d11, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vadd.f64 d9, d5, d6 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vmul.f64 d4, d14, d11 │ │ │ │ + vsub.f64 d1, d3, d4 │ │ │ │ + vstr d1, [sp, #80] @ 0x50 │ │ │ │ + vldr d11, [r6, #-88] @ 0xffffffa8 │ │ │ │ + vstr d2, [sp, #8] │ │ │ │ + vldr d14, [r6, #-72] @ 0xffffffb8 │ │ │ │ + vstr d0, [sp, #240] @ 0xf0 │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ + vstr d5, [sp, #208] @ 0xd0 │ │ │ │ + vmul.f64 d1, d7, d11 │ │ │ │ + vldr d11, [r6, #-96] @ 0xffffffa0 │ │ │ │ vldr d5, [sp] │ │ │ │ - vstr d3, [sp, #200] @ 0xc8 │ │ │ │ - vadd.f64 d0, d10, d2 │ │ │ │ - vsub.f64 d7, d10, d2 │ │ │ │ - vldr d10, [r5, #-72] @ 0xffffffb8 │ │ │ │ - vstr d11, [sp, #240] @ 0xf0 │ │ │ │ - vstr d0, [sp, #192] @ 0xc0 │ │ │ │ - vmul.f64 d2, d5, d10 │ │ │ │ - vldr d0, [r5, #-80] @ 0xffffffb0 │ │ │ │ - vmul.f64 d6, d6, d0 │ │ │ │ - vmul.f64 d3, d5, d0 │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ - vmla.f64 d2, d11, d0 │ │ │ │ - vmov.f64 d8, d6 │ │ │ │ - vmul.f64 d6, d5, d0 │ │ │ │ - vnmls.f64 d3, d11, d10 │ │ │ │ - vldr d11, [r5, #-120] @ 0xffffff88 │ │ │ │ - vnmls.f64 d8, d4, d10 │ │ │ │ - vstr d8, [sp, #296] @ 0x128 │ │ │ │ - vldr d8, [sp, #32] │ │ │ │ - vnmls.f64 d6, d8, d10 │ │ │ │ - vstr d6, [sp, #160] @ 0xa0 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ + vldr d8, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d2, d2, d11 │ │ │ │ + vldr d11, [r6, #-120] @ 0xffffff88 │ │ │ │ + vadd.f64 d0, d1, d2 │ │ │ │ + vsub.f64 d7, d1, d2 │ │ │ │ + vldr d1, [sp, #80] @ 0x50 │ │ │ │ + vadd.f64 d2, d3, d4 │ │ │ │ + vldr d4, [sp, #72] @ 0x48 │ │ │ │ + vstr d0, [sp, #200] @ 0xc8 │ │ │ │ + vldr d0, [r6, #-80] @ 0xffffffb0 │ │ │ │ + vstr d2, [sp, #248] @ 0xf8 │ │ │ │ + vmul.f64 d2, d6, d14 │ │ │ │ + vmul.f64 d3, d6, d0 │ │ │ │ + vmul.f64 d6, d1, d0 │ │ │ │ + vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d2, d5, d0 │ │ │ │ + vnmls.f64 d6, d4, d14 │ │ │ │ + vnmls.f64 d3, d5, d14 │ │ │ │ + vstr d6, [sp, #608] @ 0x260 │ │ │ │ + vmul.f64 d6, d8, d0 │ │ │ │ + vnmls.f64 d6, d1, d14 │ │ │ │ + vstr d6, [sp, #176] @ 0xb0 │ │ │ │ + vldr d6, [sp, #32] │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ vmla.f64 d6, d15, d0 │ │ │ │ vstr d6, [sp, #224] @ 0xe0 │ │ │ │ - vmul.f64 d6, d11, d10 │ │ │ │ - vldr d11, [r5, #-128] @ 0xffffff80 │ │ │ │ - vmla.f64 d6, d11, d0 │ │ │ │ - vldr d11, [r5, #-120] @ 0xffffff88 │ │ │ │ - vstr d6, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d6, d11, d14 │ │ │ │ + vldr d11, [r6, #-128] @ 0xffffff80 │ │ │ │ + vmov.f64 d5, d6 │ │ │ │ + vmla.f64 d5, d11, d0 │ │ │ │ + vldr d11, [r6, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d6, d11, d0 │ │ │ │ - vmov.f64 d11, d6 │ │ │ │ - vldr d6, [r5, #-128] @ 0xffffff80 │ │ │ │ - vnmls.f64 d11, d6, d10 │ │ │ │ - vmul.f64 d6, d5, d10 │ │ │ │ - vmla.f64 d6, d8, d0 │ │ │ │ - vldr d8, [r5, #-88] @ 0xffffffa8 │ │ │ │ - vldr d5, [r5, #-96] @ 0xffffffa0 │ │ │ │ - vstr d11, [sp, #176] @ 0xb0 │ │ │ │ - vstr d6, [sp, #208] @ 0xd0 │ │ │ │ - vmul.f64 d6, d8, d0 │ │ │ │ - vldr d11, [r5, #-96] @ 0xffffffa0 │ │ │ │ + vldr d11, [r6, #-128] @ 0xffffff80 │ │ │ │ + vstr d5, [sp, #184] @ 0xb8 │ │ │ │ + vnmls.f64 d6, d11, d14 │ │ │ │ + vldr d11, [r6, #-88] @ 0xffffffa8 │ │ │ │ + vstr d6, [sp, #216] @ 0xd8 │ │ │ │ + vmul.f64 d6, d8, d14 │ │ │ │ vmov.f64 d8, d6 │ │ │ │ - vnmls.f64 d8, d11, d10 │ │ │ │ - vldr d11, [r5, #-88] @ 0xffffffa8 │ │ │ │ - vmul.f64 d6, d11, d10 │ │ │ │ - vmov.f64 d11, d6 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ - vmla.f64 d11, d5, d0 │ │ │ │ - vstr d8, [sp, #184] @ 0xb8 │ │ │ │ - vmul.f64 d6, d6, d0 │ │ │ │ - vnmls.f64 d6, d15, d10 │ │ │ │ - vstr d11, [sp, #216] @ 0xd8 │ │ │ │ - vstr d6, [sp, #232] @ 0xe8 │ │ │ │ - vldr d5, [sp, #40] @ 0x28 │ │ │ │ - vldr d11, [sp, #48] @ 0x30 │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ - vmul.f64 d6, d5, d10 │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ + vmul.f64 d6, d11, d0 │ │ │ │ + vldr d11, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vmla.f64 d8, d1, d0 │ │ │ │ + vmov.f64 d5, d6 │ │ │ │ + vnmls.f64 d5, d11, d14 │ │ │ │ + vldr d11, [r6, #-88] @ 0xffffffa8 │ │ │ │ + vmul.f64 d6, d11, d14 │ │ │ │ + vldr d11, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vstr d8, [sp, #232] @ 0xe8 │ │ │ │ + vstr d5, [sp, #160] @ 0xa0 │ │ │ │ vmov.f64 d8, d6 │ │ │ │ - vmul.f64 d6, d7, d10 │ │ │ │ - vmla.f64 d6, d1, d0 │ │ │ │ vmla.f64 d8, d11, d0 │ │ │ │ - vstr d6, [sp, #280] @ 0x118 │ │ │ │ - vldr d6, [sp, #72] @ 0x48 │ │ │ │ - vstr d8, [sp, #272] @ 0x110 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ + vstr d8, [sp, #168] @ 0xa8 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + str r0, [sp, #96] @ 0x60 │ │ │ │ + vldr d5, [sp, #48] @ 0x30 │ │ │ │ + vldr d11, [sp, #56] @ 0x38 │ │ │ │ + vmul.f64 d6, d1, d0 │ │ │ │ + vnmls.f64 d6, d15, d14 │ │ │ │ + vstr d6, [sp, #256] @ 0x100 │ │ │ │ + vmul.f64 d6, d5, d14 │ │ │ │ + vmla.f64 d6, d11, d0 │ │ │ │ + vstr d6, [sp, #264] @ 0x108 │ │ │ │ + vmul.f64 d6, d7, d14 │ │ │ │ vmov.f64 d8, d6 │ │ │ │ - vmul.f64 d6, d9, d0 │ │ │ │ - vmla.f64 d8, d4, d0 │ │ │ │ + vldr d6, [sp, #80] @ 0x50 │ │ │ │ + vmla.f64 d8, d9, d0 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ + vmov.f64 d1, d6 │ │ │ │ + vmul.f64 d6, d10, d0 │ │ │ │ + vstr d8, [sp, #272] @ 0x110 │ │ │ │ + vmla.f64 d1, d4, d0 │ │ │ │ vmov.f64 d4, d6 │ │ │ │ vmul.f64 d6, d7, d0 │ │ │ │ - vnmls.f64 d4, d14, d10 │ │ │ │ - vstr d8, [sp, #616] @ 0x268 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ + vmov.f64 d8, d6 │ │ │ │ + vstr d1, [sp, #616] @ 0x268 │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ + vnmls.f64 d8, d9, d14 │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ + vnmls.f64 d4, d1, d14 │ │ │ │ + vstr d8, [sp, #280] @ 0x118 │ │ │ │ + vldr d8, [sp, #24] │ │ │ │ vstr d4, [sp, #288] @ 0x120 │ │ │ │ - vmov.f64 d4, d6 │ │ │ │ - vnmls.f64 d4, d1, d10 │ │ │ │ - vstr d4, [sp, #520] @ 0x208 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vmul.f64 d6, d4, d10 │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vmul.f64 d6, d4, d14 │ │ │ │ vmla.f64 d6, d8, d0 │ │ │ │ vstr d6, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d6, d4, d0 │ │ │ │ vmov.f64 d4, d6 │ │ │ │ - vmul.f64 d6, d9, d10 │ │ │ │ - vnmls.f64 d4, d8, d10 │ │ │ │ - vmov.f64 d8, d6 │ │ │ │ + vmul.f64 d6, d10, d14 │ │ │ │ + vnmls.f64 d4, d8, d14 │ │ │ │ + vstr d4, [sp, #632] @ 0x278 │ │ │ │ + vmov.f64 d4, d6 │ │ │ │ vmul.f64 d6, d5, d0 │ │ │ │ - vmla.f64 d8, d14, d0 │ │ │ │ + vmla.f64 d4, d1, d0 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vstr d6, [sp, #304] @ 0x130 │ │ │ │ - vnmls.f64 d5, d11, d10 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vstr d4, [sp, #632] @ 0x278 │ │ │ │ - vstr d8, [sp, #528] @ 0x210 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vnmls.f64 d5, d11, d14 │ │ │ │ + vstr d5, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d5, [r8] │ │ │ │ + vstr d4, [sp, #512] @ 0x200 │ │ │ │ vmul.f64 d4, d7, d6 │ │ │ │ - vmov.f64 d11, d4 │ │ │ │ - vstr d5, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d5, [r2] │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ - vmul.f64 d7, d7, d5 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vmla.f64 d11, d1, d5 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ - str r0, [sp, #96] @ 0x60 │ │ │ │ - vnmls.f64 d7, d1, d6 │ │ │ │ + vstr d5, [sp, #296] @ 0x128 │ │ │ │ + vldr d5, [r1] │ │ │ │ + mov.w r1, r2, lsl #5 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w r5, r8, r1 │ │ │ │ + add.w r4, r7, r1 │ │ │ │ + add.w r0, r8, r2 │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + add.w r2, r9, r9, lsl #1 │ │ │ │ str r4, [sp, #104] @ 0x68 │ │ │ │ - vldr d6, [r0] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - str r1, [sp, #112] @ 0x70 │ │ │ │ - movs r2, #24 │ │ │ │ - vstr d11, [sp, #136] @ 0x88 │ │ │ │ + str r5, [sp, #112] @ 0x70 │ │ │ │ + vmul.f64 d7, d7, d5 │ │ │ │ + vmla.f64 d4, d9, d5 │ │ │ │ + str r1, [sp, #120] @ 0x78 │ │ │ │ + vnmls.f64 d7, d9, d6 │ │ │ │ + vldr d9, [r4] │ │ │ │ + add.w r4, r1, r3 │ │ │ │ + vldr d6, [r1] │ │ │ │ + vstr d4, [sp, #144] @ 0x90 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - adds r4, r1, r3 │ │ │ │ - str r4, [sp, #132] @ 0x84 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r0, r3 │ │ │ │ + vstr d5, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d8, d3, d7 │ │ │ │ - vmul.f64 d3, d3, d6 │ │ │ │ - vmla.f64 d8, d2, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vstr d5, [sp, #144] @ 0x90 │ │ │ │ - adds r1, r0, r3 │ │ │ │ - vnmls.f64 d3, d2, d7 │ │ │ │ - vadd.f64 d1, d11, d8 │ │ │ │ - vldr d11, [pc, #136] @ 526d0 │ │ │ │ - vadd.f64 d7, d5, d3 │ │ │ │ - vstr d7, [sp, #152] @ 0x98 │ │ │ │ + vmla.f64 d8, d2, d9 │ │ │ │ + vmul.f64 d9, d3, d9 │ │ │ │ + vnmls.f64 d9, d2, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - vmul.f64 d5, d9, d7 │ │ │ │ - vmul.f64 d9, d9, d6 │ │ │ │ - vmla.f64 d5, d14, d6 │ │ │ │ + strd r4, r5, [sp, #136] @ 0x88 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ + str r0, [sp, #128] @ 0x80 │ │ │ │ + str r2, [sp, #720] @ 0x2d0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vadd.f64 d11, d4, d8 │ │ │ │ + vldr d4, [r5] │ │ │ │ + add.w r5, r8, r2 │ │ │ │ + vadd.f64 d3, d5, d9 │ │ │ │ + vmul.f64 d5, d10, d7 │ │ │ │ + vmul.f64 d10, d10, d6 │ │ │ │ + vstr d11, [sp, #160] @ 0xa0 │ │ │ │ + vmla.f64 d5, d1, d6 │ │ │ │ vldr d6, [r4] │ │ │ │ - str r0, [sp, #120] @ 0x78 │ │ │ │ - adds r4, r6, r2 │ │ │ │ - vldr d4, [r1] │ │ │ │ - adds r2, r7, r2 │ │ │ │ - vnmls.f64 d9, d14, d7 │ │ │ │ - vldr d14, [sp, #184] @ 0xb8 │ │ │ │ - vldr d2, [sp, #216] @ 0xd8 │ │ │ │ - str r1, [sp, #728] @ 0x2d8 │ │ │ │ - adds r1, r4, r3 │ │ │ │ - vmul.f64 d7, d14, d4 │ │ │ │ - vmla.f64 d7, d2, d6 │ │ │ │ - vmul.f64 d6, d14, d6 │ │ │ │ - vnmls.f64 d6, d2, d4 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + vnmls.f64 d10, d1, d7 │ │ │ │ + vmul.f64 d7, d2, d4 │ │ │ │ + add.w r1, r4, r3 │ │ │ │ + vldr d1, [sp, #168] @ 0xa8 │ │ │ │ + mov.w r2, r9, lsl #3 │ │ │ │ + add.w fp, r8, r2 │ │ │ │ + vmla.f64 d7, d1, d6 │ │ │ │ + vmul.f64 d6, d2, d6 │ │ │ │ + vnmls.f64 d6, d1, d4 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - vsub.f64 d14, d1, d2 │ │ │ │ - vadd.f64 d4, d9, d6 │ │ │ │ - vadd.f64 d1, d1, d2 │ │ │ │ - vmov.f64 d2, #80 @ 0x3e800000 0.250 │ │ │ │ - vsub.f64 d9, d9, d6 │ │ │ │ - vmul.f64 d14, d14, d11 │ │ │ │ - vstr d1, [sp, #328] @ 0x148 │ │ │ │ - vmul.f64 d6, d9, d13 │ │ │ │ - vstr d14, [sp, #312] @ 0x138 │ │ │ │ - b.n 526e0 │ │ │ │ - nop │ │ │ │ - strb r7, [r7, r3] │ │ │ │ - asrs r4, r0, #13 │ │ │ │ - ldr r6, [r1, #112] @ 0x70 │ │ │ │ - subs r7, #238 @ 0xee │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ - lsls r5, r6, #17 │ │ │ │ - ldmia r7!, {r0, r1, r5} │ │ │ │ - subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff4fae02 │ │ │ │ - b.n 52dc6 │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - ldmia r0!, {r2, r5, r6, r7} │ │ │ │ - movs r4, r0 │ │ │ │ - lsls r0, r7, #15 │ │ │ │ - movs r0, r0 │ │ │ │ - vldr d14, [sp, #152] @ 0x98 │ │ │ │ - vsub.f64 d14, d14, d4 │ │ │ │ - vmul.f64 d14, d14, d11 │ │ │ │ - vstr d14, [sp, #320] @ 0x140 │ │ │ │ - vldr d14, [r6] │ │ │ │ - vmls.f64 d14, d1, d2 │ │ │ │ - vldr d1, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d1, d1, d4 │ │ │ │ - vstr d1, [sp, #344] @ 0x158 │ │ │ │ - vstr d14, [sp, #336] @ 0x150 │ │ │ │ - vldr d14, [sp, #304] @ 0x130 │ │ │ │ - vmls.f64 d14, d1, d2 │ │ │ │ - vstr d14, [sp, #352] @ 0x160 │ │ │ │ - vldr d14, [sp, #136] @ 0x88 │ │ │ │ - str r2, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d8, d14, d8 │ │ │ │ - vmov.f64 d14, d6 │ │ │ │ + vadd.f64 d4, d10, d6 │ │ │ │ + vsub.f64 d10, d10, d6 │ │ │ │ + vsub.f64 d11, d11, d2 │ │ │ │ + vstr d2, [sp, #168] @ 0xa8 │ │ │ │ + vldr d2, [pc, #972] @ 57170 │ │ │ │ + vmul.f64 d6, d10, d13 │ │ │ │ + vmul.f64 d1, d11, d2 │ │ │ │ + vsub.f64 d11, d3, d4 │ │ │ │ + vmul.f64 d2, d11, d2 │ │ │ │ + vldr d11, [sp, #160] @ 0xa0 │ │ │ │ + vstr d1, [sp, #304] @ 0x130 │ │ │ │ + vmov.f64 d1, #80 @ 0x3e800000 0.250 │ │ │ │ + vstr d2, [sp, #312] @ 0x138 │ │ │ │ + vldr d2, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d2, d11, d2 │ │ │ │ + vmov.f64 d11, d2 │ │ │ │ + vldr d2, [r7] │ │ │ │ + vstr d11, [sp, #320] @ 0x140 │ │ │ │ + vmls.f64 d2, d11, d1 │ │ │ │ + vadd.f64 d11, d3, d4 │ │ │ │ + vldr d3, [sp, #296] @ 0x128 │ │ │ │ + vmls.f64 d3, d11, d1 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + str r4, [sp, #32] │ │ │ │ + vstr d2, [sp, #328] @ 0x148 │ │ │ │ + vstr d11, [sp, #336] @ 0x150 │ │ │ │ + vstr d3, [sp, #344] @ 0x158 │ │ │ │ + vldr d3, [sp, #144] @ 0x90 │ │ │ │ + vsub.f64 d8, d3, d8 │ │ │ │ vmul.f64 d4, d8, d13 │ │ │ │ - vmov.f64 d1, d4 │ │ │ │ - vnmls.f64 d1, d7, d12 │ │ │ │ + vmov.f64 d3, d4 │ │ │ │ + vnmls.f64 d3, d7, d12 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vmla.f64 d7, d8, d12 │ │ │ │ - vstr d1, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d7, [sp, #664] @ 0x298 │ │ │ │ - vldr d7, [sp, #144] @ 0x90 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ - str r4, [sp, #24] │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - str r1, [sp, #144] @ 0x90 │ │ │ │ - vmla.f64 d14, d7, d12 │ │ │ │ + vstr d7, [sp, #656] @ 0x290 │ │ │ │ + vldr d7, [sp, #152] @ 0x98 │ │ │ │ + vstr d3, [sp, #664] @ 0x298 │ │ │ │ + vmov.f64 d3, d6 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r5, r3 │ │ │ │ + str r1, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d7, d7, d9 │ │ │ │ + vmul.f64 d11, d1, d6 │ │ │ │ + vmla.f64 d3, d7, d12 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vnmls.f64 d7, d9, d12 │ │ │ │ - vldr d9, [sp, #48] @ 0x30 │ │ │ │ - vstr d14, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d14, [r4] │ │ │ │ - adds r4, r2, r3 │ │ │ │ - str r4, [sp, #152] @ 0x98 │ │ │ │ - vstr d7, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #144 @ 0x90 │ │ │ │ + vnmls.f64 d7, d10, d12 │ │ │ │ + vstr d3, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d7, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d7, [r5] │ │ │ │ vmul.f64 d5, d1, d7 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - add.w sl, r6, r2 │ │ │ │ - add.w r0, sl, r3 │ │ │ │ - vmov.f64 d3, d5 │ │ │ │ - vmla.f64 d3, d15, d14 │ │ │ │ - vmul.f64 d14, d1, d14 │ │ │ │ vldr d1, [r1] │ │ │ │ - adds r1, r7, r2 │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ - vnmls.f64 d14, d15, d7 │ │ │ │ + vnmls.f64 d11, d15, d7 │ │ │ │ + add.w r1, r2, r9 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + add.w lr, r7, r1 │ │ │ │ + add r1, r8 │ │ │ │ + add.w r0, lr, r3 │ │ │ │ + vmov.f64 d10, d5 │ │ │ │ + vmla.f64 d10, d15, d6 │ │ │ │ + vstr d10, [sp, #192] @ 0xc0 │ │ │ │ + str r5, [sp, #144] @ 0x90 │ │ │ │ + add.w r5, r1, r3 │ │ │ │ vldr d7, [r4] │ │ │ │ - adds r4, r1, r3 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vstr d3, [sp, #184] @ 0xb8 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ - vldr d6, [sl] │ │ │ │ - vldr d4, [r4] │ │ │ │ - vmul.f64 d11, d3, d7 │ │ │ │ - vldr d15, [sp, #176] @ 0xb0 │ │ │ │ - vmla.f64 d11, d9, d1 │ │ │ │ + str r4, [sp, #160] @ 0xa0 │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ + vldr d9, [sp, #56] @ 0x38 │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ + vldr d6, [lr] │ │ │ │ + str r5, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d5, d3, d7 │ │ │ │ + vldr d4, [r5] │ │ │ │ + vmov.f64 d15, d5 │ │ │ │ + vmla.f64 d15, d9, d1 │ │ │ │ vmul.f64 d1, d3, d1 │ │ │ │ - vldr d3, [sp, #208] @ 0xd0 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ + vldr d3, [sp, #232] @ 0xe8 │ │ │ │ vnmls.f64 d1, d9, d7 │ │ │ │ - vldr d9, [sp, #160] @ 0xa0 │ │ │ │ + vldr d9, [sp, #176] @ 0xb0 │ │ │ │ vldr d7, [r1] │ │ │ │ - str r4, [sp, #160] @ 0xa0 │ │ │ │ - adds r4, r7, r2 │ │ │ │ + mov.w r1, #104 @ 0x68 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + vmov.f64 d10, d15 │ │ │ │ + vldr d15, [sp, #216] @ 0xd8 │ │ │ │ vmul.f64 d5, d9, d6 │ │ │ │ - str r4, [sp, #176] @ 0xb0 │ │ │ │ + add.w r4, r7, r1 │ │ │ │ + add r1, r8 │ │ │ │ vmul.f64 d8, d9, d7 │ │ │ │ - vldr d9, [sp, #168] @ 0xa8 │ │ │ │ - vmla.f64 d8, d3, d6 │ │ │ │ - vmul.f64 d6, d15, d4 │ │ │ │ + vldr d9, [sp, #184] @ 0xb8 │ │ │ │ + str r4, [sp, #176] @ 0xb0 │ │ │ │ + vldr d2, [r4] │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + sub.w r2, r2, r9 │ │ │ │ vnmls.f64 d5, d3, d7 │ │ │ │ + str r1, [sp, #184] @ 0xb8 │ │ │ │ + add.w r5, r4, r3 │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r0, r6, r2 │ │ │ │ - vldr d3, [r4] │ │ │ │ - mov.w r2, r8, lsl #3 │ │ │ │ - str r0, [sp, #168] @ 0xa8 │ │ │ │ + add.w r0, fp, r3 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + vmla.f64 d8, d3, d6 │ │ │ │ + vmul.f64 d6, d15, d4 │ │ │ │ + vldr d3, [r1] │ │ │ │ + mov.w r1, r9, lsl #7 │ │ │ │ + add.w sl, r8, r1 │ │ │ │ vmla.f64 d6, d9, d7 │ │ │ │ vmul.f64 d7, d15, d7 │ │ │ │ - vldr d15, [sp, #192] @ 0xc0 │ │ │ │ - adds r4, r6, r2 │ │ │ │ - vldr d2, [r0] │ │ │ │ - adds r1, r7, r2 │ │ │ │ - adds r0, r4, r3 │ │ │ │ - mov.w r2, r8, lsl #7 │ │ │ │ + vldr d15, [sp, #200] @ 0xc8 │ │ │ │ + vstr d10, [sp, #200] @ 0xc8 │ │ │ │ vnmls.f64 d7, d9, d4 │ │ │ │ - vldr d9, [sp, #200] @ 0xc8 │ │ │ │ + vldr d9, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d4, d15, d3 │ │ │ │ - add.w fp, r7, r2 │ │ │ │ vmla.f64 d4, d9, d2 │ │ │ │ vmul.f64 d2, d15, d2 │ │ │ │ vnmls.f64 d2, d9, d3 │ │ │ │ - vsub.f64 d3, d11, d6 │ │ │ │ - vadd.f64 d6, d11, d6 │ │ │ │ + vsub.f64 d3, d10, d6 │ │ │ │ vsub.f64 d9, d1, d7 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ vsub.f64 d15, d4, d8 │ │ │ │ vadd.f64 d4, d8, d4 │ │ │ │ - vldr d8, [sp, #184] @ 0xb8 │ │ │ │ - vstr d15, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d15, d2, d5 │ │ │ │ + vldr d8, [sp, #192] @ 0xc0 │ │ │ │ + vsub.f64 d10, d2, d5 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - vadd.f64 d2, d6, d4 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vmov.f64 d4, #80 @ 0x3e800000 0.250 │ │ │ │ + vldr d2, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d6, d2, d6 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ - vadd.f64 d11, d8, d2 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vmov.f64 d5, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d11, [sp, #360] @ 0x168 │ │ │ │ - vadd.f64 d11, d14, d1 │ │ │ │ - vmls.f64 d14, d1, d5 │ │ │ │ - vstr d11, [sp, #368] @ 0x170 │ │ │ │ - vldr d11, [sp, #192] @ 0xc0 │ │ │ │ - vmul.f64 d8, d11, d13 │ │ │ │ + vmov.f64 d5, d11 │ │ │ │ + vadd.f64 d2, d6, d4 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ + vadd.f64 d8, d8, d2 │ │ │ │ + vstr d8, [sp, #352] @ 0x160 │ │ │ │ + vadd.f64 d8, d11, d1 │ │ │ │ + vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ + vmls.f64 d5, d1, d11 │ │ │ │ + vstr d8, [sp, #360] @ 0x168 │ │ │ │ + vmul.f64 d8, d15, d13 │ │ │ │ vmla.f64 d8, d3, d12 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ - vnmls.f64 d3, d11, d12 │ │ │ │ - vldr d11, [pc, #984] @ 52c80 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vadd.f64 d1, d7, d14 │ │ │ │ - vsub.f64 d5, d14, d7 │ │ │ │ + vnmls.f64 d3, d15, d12 │ │ │ │ + vldr d15, [pc, #456] @ 57170 │ │ │ │ + vmul.f64 d7, d7, d15 │ │ │ │ + vadd.f64 d1, d7, d5 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ vadd.f64 d7, d8, d1 │ │ │ │ - vstr d7, [sp, #376] @ 0x178 │ │ │ │ + vstr d7, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d7, d3, d5 │ │ │ │ - vstr d7, [sp, #384] @ 0x180 │ │ │ │ + vstr d7, [sp, #376] @ 0x178 │ │ │ │ vsub.f64 d7, d1, d8 │ │ │ │ - vstr d7, [sp, #392] @ 0x188 │ │ │ │ + vstr d7, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d7, d5, d3 │ │ │ │ - vstr d7, [sp, #400] @ 0x190 │ │ │ │ - vmul.f64 d7, d15, d13 │ │ │ │ + vmul.f64 d5, d6, d15 │ │ │ │ + vstr d7, [sp, #392] @ 0x188 │ │ │ │ + vmul.f64 d7, d10, d13 │ │ │ │ vmla.f64 d7, d9, d12 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ - vnmls.f64 d9, d15, d12 │ │ │ │ - vldr d15, [sp, #184] @ 0xb8 │ │ │ │ - vmls.f64 d15, d2, d4 │ │ │ │ - vadd.f64 d4, d6, d15 │ │ │ │ - vsub.f64 d5, d15, d6 │ │ │ │ + vnmls.f64 d9, d10, d12 │ │ │ │ + vldr d10, [sp, #192] @ 0xc0 │ │ │ │ + vmls.f64 d10, d2, d11 │ │ │ │ + vadd.f64 d4, d5, d10 │ │ │ │ + vsub.f64 d6, d10, d5 │ │ │ │ vsub.f64 d15, d4, d7 │ │ │ │ + vstr d15, [sp, #400] @ 0x190 │ │ │ │ + vsub.f64 d15, d6, d9 │ │ │ │ + vadd.f64 d9, d9, d6 │ │ │ │ vstr d15, [sp, #408] @ 0x198 │ │ │ │ - vsub.f64 d15, d5, d9 │ │ │ │ - vadd.f64 d9, d9, d5 │ │ │ │ - vstr d15, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d15, d7, d4 │ │ │ │ - vstr d9, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d15, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d5, [r6, #-120] @ 0xffffff88 │ │ │ │ + str r4, [sp, #192] @ 0xc0 │ │ │ │ + vldr d7, [fp] │ │ │ │ + vstr d9, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d1, [sp, #40] @ 0x28 │ │ │ │ + str r5, [sp, #200] @ 0xc8 │ │ │ │ + vstr d15, [sp, #416] @ 0x1a0 │ │ │ │ vldr d15, [r4] │ │ │ │ - vldr d7, [r1] │ │ │ │ - vldr d9, [r5, #-120] @ 0xffffff88 │ │ │ │ - str r1, [sp, #192] @ 0xc0 │ │ │ │ - add r1, r3 │ │ │ │ - vldr d2, [sp, #56] @ 0x38 │ │ │ │ - vmul.f64 d14, d9, d7 │ │ │ │ - vldr d9, [r5, #-128] @ 0xffffff80 │ │ │ │ - vldr d1, [sp, #32] │ │ │ │ - str r0, [sp, #200] @ 0xc8 │ │ │ │ - vmla.f64 d14, d9, d15 │ │ │ │ - vldr d9, [r5, #-120] @ 0xffffff88 │ │ │ │ - str r1, [sp, #208] @ 0xd0 │ │ │ │ - vldr d3, [sp, #272] @ 0x110 │ │ │ │ - vmul.f64 d15, d9, d15 │ │ │ │ - vldr d9, [r5, #-128] @ 0xffffff80 │ │ │ │ - str r4, [sp, #184] @ 0xb8 │ │ │ │ - vnmls.f64 d15, d9, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vldr d9, [r0] │ │ │ │ - adds r0, r6, r2 │ │ │ │ - add.w r1, fp, r3 │ │ │ │ - adds r4, r0, r3 │ │ │ │ - vmul.f64 d11, d2, d7 │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ + vmul.f64 d5, d5, d7 │ │ │ │ + str r0, [sp, #208] @ 0xd0 │ │ │ │ + vldr d10, [sp, #64] @ 0x40 │ │ │ │ + vldr d2, [sp, #248] @ 0xf8 │ │ │ │ + vmov.f64 d9, d5 │ │ │ │ + vldr d5, [r6, #-128] @ 0xffffff80 │ │ │ │ + vmla.f64 d9, d5, d15 │ │ │ │ + vldr d5, [r6, #-120] @ 0xffffff88 │ │ │ │ + vmul.f64 d15, d5, d15 │ │ │ │ + vldr d5, [r6, #-128] @ 0xffffff80 │ │ │ │ + vstr d9, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d9, [r5] │ │ │ │ + add.w r5, r7, r1 │ │ │ │ + vnmls.f64 d15, d5, d7 │ │ │ │ + add.w r1, r5, r3 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ + vldr d6, [r5] │ │ │ │ + str r1, [sp, #64] @ 0x40 │ │ │ │ + vldr d4, [r0] │ │ │ │ + str r0, [sp, #216] @ 0xd8 │ │ │ │ + mov.w r0, r9, lsl #5 │ │ │ │ + vmul.f64 d11, d10, d7 │ │ │ │ + add.w ip, r7, r0 │ │ │ │ + add r0, r8 │ │ │ │ + add.w r5, r0, r3 │ │ │ │ vmla.f64 d11, d1, d9 │ │ │ │ - vmul.f64 d9, d2, d9 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vldr d4, [r1] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vldr d2, [sp, #232] @ 0xe8 │ │ │ │ + vmul.f64 d9, d10, d9 │ │ │ │ + vldr d10, [sp, #264] @ 0x108 │ │ │ │ vnmls.f64 d9, d1, d7 │ │ │ │ - vldr d1, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d7, [fp] │ │ │ │ - str r0, [sp, #32] │ │ │ │ - adds r0, r7, r2 │ │ │ │ - vmul.f64 d5, d1, d6 │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ + vldr d7, [sl] │ │ │ │ + vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ vmul.f64 d8, d1, d7 │ │ │ │ - vldr d1, [sp, #224] @ 0xe0 │ │ │ │ - vmla.f64 d8, d3, d6 │ │ │ │ - vmul.f64 d6, d2, d4 │ │ │ │ - vstr d15, [sp, #248] @ 0xf8 │ │ │ │ - vnmls.f64 d5, d3, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - adds r4, r6, r2 │ │ │ │ - vldr d15, [sp, #264] @ 0x108 │ │ │ │ - str r1, [sp, #216] @ 0xd8 │ │ │ │ - vmla.f64 d6, d1, d7 │ │ │ │ - vmul.f64 d7, d2, d7 │ │ │ │ - vldr d2, [sp, #256] @ 0x100 │ │ │ │ - str r4, [sp, #224] @ 0xe0 │ │ │ │ - str r0, [sp, #232] @ 0xe8 │ │ │ │ - vnmls.f64 d7, d1, d4 │ │ │ │ - vldr d4, [r0] │ │ │ │ + vmul.f64 d5, d1, d6 │ │ │ │ + vldr d1, [sp, #256] @ 0x100 │ │ │ │ + vmla.f64 d8, d10, d6 │ │ │ │ + vnmls.f64 d5, d10, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vmul.f64 d6, d1, d4 │ │ │ │ + mov.w r1, #88 @ 0x58 │ │ │ │ + vldr d10, [sp, #224] @ 0xe0 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + add.w r4, r7, r1 │ │ │ │ + add r1, r8 │ │ │ │ + vmla.f64 d6, d10, d7 │ │ │ │ + vmul.f64 d7, d1, d7 │ │ │ │ vldr d1, [r4] │ │ │ │ - mov.w r0, r8, lsl #5 │ │ │ │ - add.w r9, r6, r0 │ │ │ │ - add r0, r7 │ │ │ │ - vmul.f64 d3, d15, d4 │ │ │ │ - adds r4, r0, r3 │ │ │ │ - vmla.f64 d3, d2, d1 │ │ │ │ - vmul.f64 d1, d15, d1 │ │ │ │ - add.w r1, r9, r3 │ │ │ │ - vnmls.f64 d1, d2, d4 │ │ │ │ + str r4, [sp, #224] @ 0xe0 │ │ │ │ + add.w r4, ip, r3 │ │ │ │ + str r1, [sp, #232] @ 0xe8 │ │ │ │ + vnmls.f64 d7, d10, d4 │ │ │ │ + vldr d4, [r1] │ │ │ │ + mov.w r1, #152 @ 0x98 │ │ │ │ + vldr d10, [sp, #240] @ 0xf0 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ + vmul.f64 d3, d2, d4 │ │ │ │ + vmla.f64 d3, d10, d1 │ │ │ │ + vmul.f64 d1, d2, d1 │ │ │ │ vsub.f64 d2, d9, d7 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ + vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ + vnmls.f64 d1, d10, d4 │ │ │ │ vsub.f64 d4, d3, d8 │ │ │ │ vadd.f64 d3, d8, d3 │ │ │ │ - vstr d4, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d10, d1, d5 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vstr d4, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d4, d11, d6 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ - vsub.f64 d15, d1, d5 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ + vadd.f64 d1, d7, d5 │ │ │ │ + vadd.f64 d8, d7, d5 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vstr d1, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d1, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vadd.f64 d9, d7, d5 │ │ │ │ vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d8, d14, d1 │ │ │ │ - vmls.f64 d14, d1, d3 │ │ │ │ - vstr d8, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d8, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d11, d8, d9 │ │ │ │ - vmul.f64 d8, d15, d13 │ │ │ │ + vldr d5, [sp, #248] @ 0xf8 │ │ │ │ + str r5, [sp, #248] @ 0xf8 │ │ │ │ + vadd.f64 d11, d9, d1 │ │ │ │ + vmls.f64 d9, d1, d3 │ │ │ │ + vstr d11, [sp, #432] @ 0x1b0 │ │ │ │ + vadd.f64 d11, d15, d8 │ │ │ │ + vmul.f64 d8, d10, d13 │ │ │ │ + b.n 57180 │ │ │ │ + nop.w │ │ │ │ + b.w ff4ff8a2 │ │ │ │ + b.n 57866 │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + b.w ff4ff8aa │ │ │ │ + b.n 5786e │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ vmla.f64 d8, d2, d12 │ │ │ │ vmul.f64 d2, d2, d13 │ │ │ │ - vstr d11, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d11, [pc, #548] @ 52c80 │ │ │ │ - vnmls.f64 d2, d15, d12 │ │ │ │ + vstr d11, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d11, [pc, #-24] @ 57178 │ │ │ │ + vnmls.f64 d2, d10, d12 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vadd.f64 d1, d6, d14 │ │ │ │ - vsub.f64 d3, d14, d6 │ │ │ │ - vldr d14, [r9] │ │ │ │ - vsub.f64 d15, d1, d8 │ │ │ │ - vstr d15, [sp, #456] @ 0x1c8 │ │ │ │ - vsub.f64 d15, d3, d2 │ │ │ │ - vadd.f64 d2, d2, d3 │ │ │ │ - vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d15, [sp, #464] @ 0x1d0 │ │ │ │ - vadd.f64 d15, d8, d1 │ │ │ │ - vstr d2, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d1, [r1] │ │ │ │ - vstr d15, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d15, [sp, #256] @ 0x100 │ │ │ │ - vmul.f64 d6, d15, d13 │ │ │ │ + vadd.f64 d1, d6, d9 │ │ │ │ + vsub.f64 d3, d9, d6 │ │ │ │ + vsub.f64 d10, d1, d8 │ │ │ │ + vadd.f64 d1, d8, d1 │ │ │ │ + vsub.f64 d9, d3, d2 │ │ │ │ + vstr d10, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vadd.f64 d1, d2, d3 │ │ │ │ + vldr d3, [sp, #240] @ 0xf0 │ │ │ │ + str r4, [sp, #240] @ 0xf0 │ │ │ │ + vldr d10, [sp, #280] @ 0x118 │ │ │ │ + vstr d9, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d1, [sp, #472] @ 0x1d8 │ │ │ │ + vmul.f64 d6, d3, d13 │ │ │ │ vmla.f64 d6, d4, d12 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vnmls.f64 d4, d15, d12 │ │ │ │ - vldr d15, [sp, #248] @ 0xf8 │ │ │ │ - vmls.f64 d15, d9, d3 │ │ │ │ - str r4, [sp, #248] @ 0xf8 │ │ │ │ + vnmls.f64 d4, d3, d12 │ │ │ │ + vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ + vmls.f64 d15, d5, d3 │ │ │ │ vadd.f64 d5, d7, d15 │ │ │ │ vsub.f64 d15, d15, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - vadd.f64 d9, d6, d5 │ │ │ │ - vsub.f64 d2, d5, d6 │ │ │ │ + vadd.f64 d2, d4, d15 │ │ │ │ + vadd.f64 d1, d6, d5 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vsub.f64 d15, d15, d4 │ │ │ │ + vldr d6, [ip] │ │ │ │ + vstr d1, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d2, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ + vstr d5, [sp, #496] @ 0x1f0 │ │ │ │ vldr d5, [sp] │ │ │ │ - vadd.f64 d3, d4, d15 │ │ │ │ - vldr d6, [sp, #240] @ 0xf0 │ │ │ │ - str r1, [sp, #240] @ 0xf0 │ │ │ │ - movs r1, #152 @ 0x98 │ │ │ │ - vstr d9, [sp, #488] @ 0x1e8 │ │ │ │ - vsub.f64 d9, d15, d4 │ │ │ │ - vmul.f64 d15, d5, d7 │ │ │ │ - vstr d2, [sp, #504] @ 0x1f8 │ │ │ │ - vmla.f64 d15, d6, d14 │ │ │ │ - vmul.f64 d14, d5, d14 │ │ │ │ - vldr d5, [r5, #-88] @ 0xffffffa8 │ │ │ │ - mul.w r1, r1, r8 │ │ │ │ - vldr d2, [sp, #520] @ 0x208 │ │ │ │ - add.w lr, r6, r1 │ │ │ │ - add r1, r7 │ │ │ │ - vnmls.f64 d14, d6, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add.w r2, lr, r3 │ │ │ │ - vstr d9, [sp, #512] @ 0x200 │ │ │ │ - vldr d6, [lr] │ │ │ │ - adds r4, r1, r3 │ │ │ │ + vstr d15, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d1, [r4] │ │ │ │ + vmul.f64 d15, d2, d7 │ │ │ │ + vmla.f64 d15, d5, d6 │ │ │ │ + vmul.f64 d6, d2, d6 │ │ │ │ + vmov.f64 d2, d6 │ │ │ │ + vnmls.f64 d2, d5, d7 │ │ │ │ + vldr d5, [r6, #-88] @ 0xffffffa8 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r7, r1 │ │ │ │ + add r1, r8 │ │ │ │ + add.w r4, r5, r3 │ │ │ │ + vldr d6, [r5] │ │ │ │ vmul.f64 d11, d5, d7 │ │ │ │ - vldr d5, [r5, #-96] @ 0xffffffa0 │ │ │ │ - vldr d9, [sp, #280] @ 0x118 │ │ │ │ - str r2, [sp, #256] @ 0x100 │ │ │ │ + vldr d5, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vstr d2, [sp] │ │ │ │ vmla.f64 d11, d5, d1 │ │ │ │ - vldr d5, [r5, #-88] @ 0xffffffa8 │ │ │ │ - vldr d4, [r4] │ │ │ │ - str r4, [sp, #264] @ 0x108 │ │ │ │ + vldr d5, [r6, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d1, d5, d1 │ │ │ │ - vldr d5, [r5, #-96] @ 0xffffffa0 │ │ │ │ - vstr d3, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d5, [r6, #-96] @ 0xffffffa0 │ │ │ │ vnmls.f64 d1, d5, d7 │ │ │ │ - vmul.f64 d5, d2, d6 │ │ │ │ vldr d7, [r1] │ │ │ │ + vmul.f64 d5, d10, d6 │ │ │ │ + vldr d9, [sp, #272] @ 0x110 │ │ │ │ + str r4, [sp, #256] @ 0x100 │ │ │ │ + vmul.f64 d8, d10, d7 │ │ │ │ + vldr d10, [sp, #512] @ 0x200 │ │ │ │ vnmls.f64 d5, d9, d7 │ │ │ │ - vmul.f64 d8, d2, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #112 @ 0x70 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r1, r3 │ │ │ │ + vldr d4, [r4] │ │ │ │ vmla.f64 d8, d9, d6 │ │ │ │ - vmul.f64 d6, d10, d4 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vmla.f64 d6, d0, d7 │ │ │ │ - vmul.f64 d7, d10, d7 │ │ │ │ - adds r4, r6, r2 │ │ │ │ - adds r2, r7, r2 │ │ │ │ - str r4, [sp, #272] @ 0x110 │ │ │ │ + str r4, [sp, #264] @ 0x108 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + add r2, r8 │ │ │ │ vldr d9, [sp, #288] @ 0x120 │ │ │ │ + str r4, [sp, #272] @ 0x110 │ │ │ │ vldr d3, [r2] │ │ │ │ - vnmls.f64 d7, d0, d4 │ │ │ │ - vldr d10, [sp, #528] @ 0x210 │ │ │ │ + str r2, [sp, #280] @ 0x118 │ │ │ │ + mov.w r2, r9, lsl #4 │ │ │ │ + vmul.f64 d6, d14, d4 │ │ │ │ vldr d2, [r4] │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + vmla.f64 d6, d0, d7 │ │ │ │ + vmul.f64 d7, d14, d7 │ │ │ │ + vnmls.f64 d7, d0, d4 │ │ │ │ vmul.f64 d4, d9, d3 │ │ │ │ - vsub.f64 d0, d6, d11 │ │ │ │ - vadd.f64 d6, d11, d6 │ │ │ │ - str r2, [sp, #280] @ 0x118 │ │ │ │ vmla.f64 d4, d10, d2 │ │ │ │ vmul.f64 d2, d9, d2 │ │ │ │ - mov.w r2, r8, lsl #4 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - add.w ip, r6, r2 │ │ │ │ + vsub.f64 d0, d6, d11 │ │ │ │ + vadd.f64 d6, d11, d6 │ │ │ │ + vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ + vnmls.f64 d2, d10, d3 │ │ │ │ vsub.f64 d9, d1, d7 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ - vnmls.f64 d2, d10, d3 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ vsub.f64 d3, d4, d8 │ │ │ │ vadd.f64 d4, d8, d4 │ │ │ │ vsub.f64 d10, d2, d5 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - str r4, [sp, #8] │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d11, d15, d2 │ │ │ │ + vadd.f64 d14, d15, d2 │ │ │ │ + vmls.f64 d15, d2, d11 │ │ │ │ + vstr d14, [sp, #512] @ 0x200 │ │ │ │ + vldr d14, [sp] │ │ │ │ + str r4, [sp, #0] │ │ │ │ vadd.f64 d8, d14, d1 │ │ │ │ - vstr d11, [sp, #520] @ 0x208 │ │ │ │ - vldr d11, [pc, #140] @ 52c80 │ │ │ │ - vstr d8, [sp, #528] @ 0x210 │ │ │ │ + vmls.f64 d14, d1, d11 │ │ │ │ + vstr d8, [sp, #520] @ 0x208 │ │ │ │ vmul.f64 d8, d3, d13 │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vmla.f64 d3, d0, d13 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ vnmls.f64 d8, d0, d12 │ │ │ │ - vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ - vmls.f64 d14, d1, d0 │ │ │ │ - vmls.f64 d15, d2, d0 │ │ │ │ + vmla.f64 d3, d0, d13 │ │ │ │ + vldr d0, [pc, #-452] @ 57178 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ vadd.f64 d1, d7, d14 │ │ │ │ vsub.f64 d5, d14, d7 │ │ │ │ - vldr d14, [ip] │ │ │ │ - vsub.f64 d7, d8, d1 │ │ │ │ - vadd.f64 d1, d8, d1 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ - str r2, [sp, #16] │ │ │ │ - vstr d7, [sp, #536] @ 0x218 │ │ │ │ - vadd.f64 d7, d3, d5 │ │ │ │ - vsub.f64 d5, d5, d3 │ │ │ │ - vstr d1, [sp, #552] @ 0x228 │ │ │ │ - vldr d1, [r2] │ │ │ │ - movs r2, #136 @ 0x88 │ │ │ │ - vstr d7, [sp, #544] @ 0x220 │ │ │ │ vmul.f64 d7, d10, d13 │ │ │ │ + vsub.f64 d14, d8, d1 │ │ │ │ vmla.f64 d7, d9, d12 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ - vstr d5, [sp, #560] @ 0x230 │ │ │ │ + vstr d14, [sp, #528] @ 0x210 │ │ │ │ + vadd.f64 d14, d3, d5 │ │ │ │ + vsub.f64 d5, d5, d3 │ │ │ │ + vnmls.f64 d9, d10, d12 │ │ │ │ + vstr d14, [sp, #536] @ 0x218 │ │ │ │ + vadd.f64 d14, d8, d1 │ │ │ │ + vldr d8, [sp, #24] │ │ │ │ + vstr d5, [sp, #552] @ 0x228 │ │ │ │ vadd.f64 d5, d6, d15 │ │ │ │ vsub.f64 d15, d15, d6 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vnmls.f64 d9, d10, d12 │ │ │ │ - vadd.f64 d0, d7, d5 │ │ │ │ - vsub.f64 d10, d5, d7 │ │ │ │ - b.n 52d00 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ - b.w ff4fb3b2 │ │ │ │ - b.n 53376 │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - bls.n 52c92 │ │ │ │ - strb r0, [r0, r2] │ │ │ │ - ittee vs │ │ │ │ - subvs r7, #239 @ 0xef │ │ │ │ - lslvs r4, r7, #6 │ │ │ │ - cdp2vc 5, 11, cr6, cr5, cr6, {6} │ │ │ │ - subvc r7, #228 @ 0xe4 │ │ │ │ - strh r4, [r3, #12] │ │ │ │ - ldmia r1!, {r0, r2, r5} │ │ │ │ - subs r7, #247 @ 0xf7 │ │ │ │ - subs r7, #219 @ 0xdb │ │ │ │ - ldr r2, [r5, #60] @ 0x3c │ │ │ │ - str r3, [r3, #52] @ 0x34 │ │ │ │ - add r0, sp, #44 @ 0x2c │ │ │ │ - subs r7, #232 @ 0xe8 │ │ │ │ - asrs r4, r1, #22 │ │ │ │ - bgt.n 52c66 │ │ │ │ - orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ - ldrh r0, [r4, r7] │ │ │ │ - ldrb r1, [r4, r6] │ │ │ │ - lsrs r3, r5, #11 │ │ │ │ - subs r7, #192 @ 0xc0 │ │ │ │ - add r1, sp, #324 @ 0x144 │ │ │ │ - ldrb r7, [r7, r2] │ │ │ │ - bpl.n 52cda │ │ │ │ - subs r7, #222 @ 0xde │ │ │ │ - lsls r6, r2, #30 │ │ │ │ - @ instruction: 0xfa1cd511 │ │ │ │ - subs r7, #207 @ 0xcf │ │ │ │ - subs r0, r4, #3 │ │ │ │ - adds r0, r2, #4 │ │ │ │ - cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ - stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (52ed8 ) │ │ │ │ - lsrs r4, r6, #10 │ │ │ │ - subs r7, #236 @ 0xec │ │ │ │ - b.w ff4fb40a │ │ │ │ - b.n 533ce │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - cmp r3, #81 @ 0x51 │ │ │ │ - subs r4, #24 │ │ │ │ - movs r5, #126 @ 0x7e │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - cmp r6, #134 @ 0x86 │ │ │ │ - vqshl.u32 d16, d27, d20 │ │ │ │ - subs r7, #235 @ 0xeb │ │ │ │ - movs r0, #20 │ │ │ │ - strb r1, [r2, r4] │ │ │ │ - b.n 52c96 │ │ │ │ - subs r7, #229 @ 0xe5 │ │ │ │ - @ instruction: 0xb816 │ │ │ │ - lsls r2, r2, #15 │ │ │ │ - strh r6, [r6, r6] │ │ │ │ - subs r7, #231 @ 0xe7 │ │ │ │ + vstr d14, [sp, #544] @ 0x220 │ │ │ │ + vldr d14, [r4] │ │ │ │ + add.w r4, r8, r2 │ │ │ │ + add r2, r9 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ + str r4, [sp, #8] │ │ │ │ + vsub.f64 d0, d5, d7 │ │ │ │ + vadd.f64 d2, d7, d5 │ │ │ │ vldr d7, [r4] │ │ │ │ - add r4, r3 │ │ │ │ - str r4, [sp, #288] @ 0x120 │ │ │ │ - vmul.f64 d5, d4, d7 │ │ │ │ - vadd.f64 d3, d9, d15 │ │ │ │ - vstr d10, [sp, #568] @ 0x238 │ │ │ │ vsub.f64 d10, d15, d9 │ │ │ │ - vstr d0, [sp, #584] @ 0x248 │ │ │ │ + vadd.f64 d15, d9, d15 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vmul.f64 d5, d6, d7 │ │ │ │ + vstr d0, [sp, #560] @ 0x230 │ │ │ │ + add r4, r3 │ │ │ │ + vstr d15, [sp, #584] @ 0x248 │ │ │ │ + vldr d1, [r4] │ │ │ │ + str r4, [sp, #24] │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ vmov.f64 d15, d5 │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ + vstr d10, [sp, #568] @ 0x238 │ │ │ │ + vstr d2, [sp, #576] @ 0x240 │ │ │ │ vmla.f64 d15, d8, d14 │ │ │ │ - vmul.f64 d14, d4, d14 │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ - vstr d3, [sp, #592] @ 0x250 │ │ │ │ - vldr d3, [sp, #616] @ 0x268 │ │ │ │ + vmul.f64 d14, d6, d14 │ │ │ │ + add r4, r3 │ │ │ │ + str r4, [sp, #288] @ 0x120 │ │ │ │ + vldr d4, [sp, #72] @ 0x48 │ │ │ │ + vldr d6, [sp, #80] @ 0x50 │ │ │ │ vnmls.f64 d14, d8, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ - adds r4, r6, r2 │ │ │ │ - add r2, r7 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - vmul.f64 d11, d5, d7 │ │ │ │ - vstr d10, [sp, #576] @ 0x240 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + add r2, r8 │ │ │ │ + str r2, [sp, #16] │ │ │ │ + vldr d2, [sp, #616] @ 0x268 │ │ │ │ + vldr d10, [sp, #600] @ 0x258 │ │ │ │ + vmul.f64 d11, d6, d7 │ │ │ │ + vldr d9, [sp, #632] @ 0x278 │ │ │ │ vmla.f64 d11, d4, d1 │ │ │ │ - vmul.f64 d1, d5, d1 │ │ │ │ + vmul.f64 d1, d6, d1 │ │ │ │ vldr d6, [r4] │ │ │ │ vnmls.f64 d1, d4, d7 │ │ │ │ - vldr d4, [sp, #296] @ 0x128 │ │ │ │ + vldr d4, [sp, #608] @ 0x260 │ │ │ │ vldr d7, [r2] │ │ │ │ - adds r2, r4, r3 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ + add.w r2, r4, r3 │ │ │ │ + str r2, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d5, d4, d6 │ │ │ │ vmul.f64 d8, d4, d7 │ │ │ │ - vmla.f64 d8, d3, d6 │ │ │ │ - vnmls.f64 d5, d3, d7 │ │ │ │ + vnmls.f64 d5, d2, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - vldr d2, [sp, #632] @ 0x278 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vmla.f64 d8, d2, d6 │ │ │ │ + vldr d2, [sp, #624] @ 0x270 │ │ │ │ add r3, r2 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - vldr d3, [sp, #624] @ 0x270 │ │ │ │ - vldr d10, [sp, #608] @ 0x260 │ │ │ │ vldr d4, [r3] │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - vldr d9, [sp, #600] @ 0x258 │ │ │ │ - vstr d15, [sp, #600] @ 0x258 │ │ │ │ - vmul.f64 d6, d2, d4 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - vmla.f64 d6, d3, d7 │ │ │ │ - vmul.f64 d7, d2, d7 │ │ │ │ - adds r2, r6, r3 │ │ │ │ - add r3, r7 │ │ │ │ - str r2, [sp, #296] @ 0x128 │ │ │ │ - vnmls.f64 d7, d3, d4 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #720] @ 0x2d0 │ │ │ │ + vmul.f64 d6, d9, d4 │ │ │ │ + mov.w r3, r3, lsl #5 │ │ │ │ + add.w r2, r7, r3 │ │ │ │ + add r3, r8 │ │ │ │ vldr d3, [r3] │ │ │ │ + vmla.f64 d6, d2, d7 │ │ │ │ + vmul.f64 d7, d9, d7 │ │ │ │ + str r2, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d9, [sp, #592] @ 0x250 │ │ │ │ + vstr d15, [sp, #592] @ 0x250 │ │ │ │ + vnmls.f64 d7, d2, d4 │ │ │ │ vldr d2, [r2] │ │ │ │ vmul.f64 d4, d10, d3 │ │ │ │ vmla.f64 d4, d9, d2 │ │ │ │ vmul.f64 d2, d10, d2 │ │ │ │ vnmls.f64 d2, d9, d3 │ │ │ │ vsub.f64 d3, d11, d6 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ vsub.f64 d9, d1, d7 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ - vldr d11, [pc, #-268] @ 52cd8 │ │ │ │ + vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ vsub.f64 d0, d4, d8 │ │ │ │ vadd.f64 d4, d8, d4 │ │ │ │ vsub.f64 d10, d2, d5 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d6, d4 │ │ │ │ - vldr d6, [sp, #600] @ 0x258 │ │ │ │ + vldr d6, [sp, #592] @ 0x250 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vadd.f64 d8, d15, d2 │ │ │ │ - vmul.f64 d4, d4, d11 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vstr d8, [sp, #608] @ 0x260 │ │ │ │ + vmls.f64 d6, d2, d11 │ │ │ │ + vstr d8, [sp, #600] @ 0x258 │ │ │ │ vadd.f64 d8, d14, d1 │ │ │ │ - vstr d8, [sp, #616] @ 0x268 │ │ │ │ + vmls.f64 d14, d1, d11 │ │ │ │ + vstr d8, [sp, #608] @ 0x260 │ │ │ │ vmul.f64 d8, d0, d13 │ │ │ │ vmla.f64 d8, d3, d12 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ vnmls.f64 d3, d0, d12 │ │ │ │ - vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ - vmls.f64 d14, d1, d0 │ │ │ │ - vmls.f64 d6, d2, d0 │ │ │ │ - vldr d2, [r6] │ │ │ │ + vldr d0, [pc, #-880] @ 57178 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ vadd.f64 d15, d7, d14 │ │ │ │ vsub.f64 d5, d14, d7 │ │ │ │ vmul.f64 d7, d10, d13 │ │ │ │ + vadd.f64 d14, d8, d15 │ │ │ │ vmla.f64 d7, d9, d12 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ - vadd.f64 d14, d8, d15 │ │ │ │ vadd.f64 d1, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vsub.f64 d15, d15, d8 │ │ │ │ - vnmls.f64 d9, d10, d12 │ │ │ │ - vldr d8, [sp, #528] @ 0x210 │ │ │ │ - vldr d10, [sp, #360] @ 0x168 │ │ │ │ - vstr d14, [sp, #624] @ 0x270 │ │ │ │ + vstr d14, [sp, #616] @ 0x268 │ │ │ │ vadd.f64 d14, d4, d6 │ │ │ │ + vnmls.f64 d9, d10, d12 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vstr d1, [sp, #632] @ 0x278 │ │ │ │ - vmov.f64 d1, d11 │ │ │ │ - vstr d5, [sp, #640] @ 0x280 │ │ │ │ - vldr d5, [sp, #448] @ 0x1c0 │ │ │ │ - vsub.f64 d3, d14, d7 │ │ │ │ + vstr d1, [sp, #624] @ 0x270 │ │ │ │ + vmov.f64 d1, d0 │ │ │ │ + vstr d5, [sp, #632] @ 0x278 │ │ │ │ + vmov.f64 d0, d11 │ │ │ │ + vsub.f64 d4, d14, d7 │ │ │ │ vadd.f64 d14, d7, d14 │ │ │ │ - vldr d4, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d11, d6, d9 │ │ │ │ - vadd.f64 d6, d9, d6 │ │ │ │ - vldr d9, [sp, #616] @ 0x268 │ │ │ │ - vstr d3, [sp, #600] @ 0x258 │ │ │ │ - vadd.f64 d4, d2, d4 │ │ │ │ - vldr d3, [sp, #368] @ 0x170 │ │ │ │ - vstr d6, [sp, #656] @ 0x290 │ │ │ │ - vsub.f64 d6, d5, d8 │ │ │ │ - vstr d11, [sp, #648] @ 0x288 │ │ │ │ - vsub.f64 d7, d9, d3 │ │ │ │ - vldr d8, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d11, [sp, #520] @ 0x208 │ │ │ │ + vadd.f64 d2, d9, d6 │ │ │ │ + vstr d4, [sp, #592] @ 0x250 │ │ │ │ + vsub.f64 d4, d6, d9 │ │ │ │ + vstr d4, [sp, #640] @ 0x280 │ │ │ │ + vldr d4, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d2, [sp, #648] @ 0x288 │ │ │ │ + vldr d6, [sp, #520] @ 0x208 │ │ │ │ + vldr d8, [r7] │ │ │ │ + vldr d9, [sp, #608] @ 0x260 │ │ │ │ + vsub.f64 d6, d4, d6 │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ + vldr d4, [sp, #360] @ 0x168 │ │ │ │ + vldr d10, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d11, [sp, #512] @ 0x200 │ │ │ │ + vsub.f64 d7, d9, d4 │ │ │ │ + vldr d4, [sp, #320] @ 0x140 │ │ │ │ + vldr d9, [sp, #672] @ 0x2a0 │ │ │ │ vmul.f64 d5, d7, d13 │ │ │ │ + vadd.f64 d4, d8, d4 │ │ │ │ + vldr d8, [sp, #352] @ 0x160 │ │ │ │ vmla.f64 d5, d6, d12 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ vnmls.f64 d6, d7, d12 │ │ │ │ - vadd.f64 d7, d8, d11 │ │ │ │ - vldr d11, [sp, #608] @ 0x260 │ │ │ │ - vadd.f64 d2, d10, d11 │ │ │ │ - vldr d10, [pc, #-520] @ 52ce0 │ │ │ │ + vadd.f64 d7, d10, d11 │ │ │ │ + vldr d11, [sp, #600] @ 0x258 │ │ │ │ + vldr d10, [pc, #980] @ 57978 │ │ │ │ + vadd.f64 d2, d8, d11 │ │ │ │ + vmov.f64 d8, d4 │ │ │ │ + vldr d11, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d3, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vmov.f64 d2, d4 │ │ │ │ - vmls.f64 d2, d3, d0 │ │ │ │ + vmls.f64 d8, d3, d0 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ + vldr d0, [sp, #560] @ 0x230 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vstr d4, [r6] │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ - vldr d8, [sp, #312] @ 0x138 │ │ │ │ + vstr d4, [r7] │ │ │ │ + vmov.f64 d2, d8 │ │ │ │ + vldr d8, [sp, #656] @ 0x290 │ │ │ │ vsub.f64 d4, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d9, [sp, #320] @ 0x140 │ │ │ │ - vldr d11, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d2, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d0, [sp, #536] @ 0x218 │ │ │ │ - vldr d4, [pc, #-676] @ 52c88 │ │ │ │ + vldr d4, [sp, #592] @ 0x250 │ │ │ │ vstr d3, [r2] │ │ │ │ ldr r2, [sp, #248] @ 0xf8 │ │ │ │ - vldr d3, [sp, #664] @ 0x298 │ │ │ │ vstr d6, [r2] │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ vstr d6, [r0] │ │ │ │ - vldr d6, [sp, #336] @ 0x150 │ │ │ │ + vldr d6, [sp, #328] @ 0x148 │ │ │ │ vstr d5, [r2] │ │ │ │ - vadd.f64 d7, d8, d6 │ │ │ │ - vldr d6, [pc, #-712] @ 52c90 │ │ │ │ - vsub.f64 d8, d7, d2 │ │ │ │ - vadd.f64 d2, d2, d7 │ │ │ │ - vldr d7, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d7, d9, d7 │ │ │ │ - vstr d8, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d8, [pc, #-728] @ 52c98 │ │ │ │ - vstr d2, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d9, d7, d3 │ │ │ │ - vadd.f64 d3, d3, d7 │ │ │ │ - vstr d9, [sp, #112] @ 0x70 │ │ │ │ - vldr d9, [pc, #-668] @ 52ce8 │ │ │ │ - vstr d3, [sp, #248] @ 0xf8 │ │ │ │ - vldr d3, [sp, #568] @ 0x238 │ │ │ │ - vmul.f64 d7, d11, d9 │ │ │ │ - vldr d11, [sp, #456] @ 0x1c8 │ │ │ │ - vmul.f64 d6, d3, d6 │ │ │ │ - vldr d3, [pc, #-764] @ 52ca0 │ │ │ │ - vmla.f64 d7, d11, d10 │ │ │ │ - vldr d11, [sp, #600] @ 0x258 │ │ │ │ - vnmls.f64 d6, d0, d3 │ │ │ │ - vmul.f64 d3, d11, d8 │ │ │ │ - vldr d8, [sp, #624] @ 0x270 │ │ │ │ - vldr d11, [pc, #-780] @ 52ca8 │ │ │ │ - vnmls.f64 d3, d8, d11 │ │ │ │ - vldr d11, [sp, #408] @ 0x198 │ │ │ │ - vldr d8, [pc, #-784] @ 52cb0 │ │ │ │ - vmul.f64 d4, d11, d4 │ │ │ │ - vldr d11, [sp, #376] @ 0x178 │ │ │ │ + vadd.f64 d7, d11, d6 │ │ │ │ + vldr d6, [pc, #876] @ 57980 │ │ │ │ + vsub.f64 d11, d7, d9 │ │ │ │ + vadd.f64 d9, d9, d7 │ │ │ │ + vldr d7, [sp, #344] @ 0x158 │ │ │ │ + vmul.f64 d6, d0, d6 │ │ │ │ + vldr d0, [sp, #528] @ 0x210 │ │ │ │ + vadd.f64 d7, d2, d7 │ │ │ │ + vstr d9, [sp, #88] @ 0x58 │ │ │ │ + vldr d9, [pc, #900] @ 579b8 │ │ │ │ + vstr d11, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d11, [pc, #900] @ 579c0 │ │ │ │ + vsub.f64 d2, d7, d8 │ │ │ │ + vadd.f64 d8, d8, d7 │ │ │ │ + vmul.f64 d3, d4, d11 │ │ │ │ + vldr d11, [pc, #932] @ 579f0 │ │ │ │ + vstr d2, [sp, #120] @ 0x78 │ │ │ │ + vstr d8, [sp, #248] @ 0xf8 │ │ │ │ + vldr d8, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d2, [pc, #924] @ 579f8 │ │ │ │ + vmul.f64 d7, d8, d9 │ │ │ │ + vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d4, [sp, #616] @ 0x268 │ │ │ │ + vmla.f64 d7, d8, d10 │ │ │ │ + vldr d8, [pc, #920] @ 57a08 │ │ │ │ + vnmls.f64 d6, d0, d8 │ │ │ │ + vldr d8, [pc, #864] @ 579d8 │ │ │ │ + vldr d0, [sp, #368] @ 0x170 │ │ │ │ + vnmls.f64 d3, d4, d8 │ │ │ │ + vldr d4, [sp, #400] @ 0x190 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #504] @ 0x1f8 │ │ │ │ - vnmls.f64 d4, d11, d8 │ │ │ │ - vldr d11, [pc, #-804] @ 52cb8 │ │ │ │ - vstr d6, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d6, [pc, #-804] @ 52cc0 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vldr d6, [pc, #760] @ 57988 │ │ │ │ + vmul.f64 d4, d4, d11 │ │ │ │ + vldr d11, [pc, #760] @ 57990 │ │ │ │ + vstr d7, [sp, #696] @ 0x2b8 │ │ │ │ + vnmls.f64 d4, d0, d2 │ │ │ │ + vldr d7, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ + vmul.f64 d4, d7, d9 │ │ │ │ + vldr d7, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d9, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d8, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vldr d2, [sp, #584] @ 0x248 │ │ │ │ - vstr d3, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d3, [pc, #-824] @ 52cc8 │ │ │ │ - vstr d8, [sp, #328] @ 0x148 │ │ │ │ + vldr d2, [sp, #384] @ 0x180 │ │ │ │ + vnmls.f64 d4, d9, d10 │ │ │ │ + vldr d10, [pc, #788] @ 579e0 │ │ │ │ + vldr d9, [pc, #712] @ 57998 │ │ │ │ + vstr d8, [sp, #320] @ 0x140 │ │ │ │ vmul.f64 d8, d5, d1 │ │ │ │ - vldr d5, [sp, #472] @ 0x1d8 │ │ │ │ - vmul.f64 d4, d2, d9 │ │ │ │ - vldr d9, [pc, #-836] @ 52cd0 │ │ │ │ + vldr d5, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d3, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d3, [pc, #700] @ 579a0 │ │ │ │ + vmul.f64 d7, d7, d10 │ │ │ │ + vldr d10, [pc, #764] @ 579e8 │ │ │ │ vmul.f64 d0, d5, d6 │ │ │ │ - vldr d5, [sp, #552] @ 0x228 │ │ │ │ - vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ - vnmls.f64 d4, d5, d10 │ │ │ │ - vldr d10, [pc, #-828] @ 52cf0 │ │ │ │ - vnmls.f64 d0, d7, d3 │ │ │ │ + vldr d5, [sp, #496] @ 0x1f0 │ │ │ │ + vnmls.f64 d7, d2, d10 │ │ │ │ + vnmls.f64 d0, d5, d3 │ │ │ │ vmul.f64 d5, d14, d11 │ │ │ │ - vmul.f64 d7, d2, d10 │ │ │ │ - vldr d2, [sp, #392] @ 0x188 │ │ │ │ - vldr d10, [pc, #-840] @ 52cf8 │ │ │ │ vnmls.f64 d5, d15, d9 │ │ │ │ - vnmls.f64 d7, d2, d10 │ │ │ │ vadd.f64 d1, d0, d4 │ │ │ │ vsub.f64 d10, d0, d4 │ │ │ │ - vldr d0, [pc, #-892] @ 52cd8 │ │ │ │ - vstr d10, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d4, [sp, #576] @ 0x240 │ │ │ │ + vldr d0, [pc, #764] @ 57a10 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - vldr d5, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d5, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d10, [sp, #704] @ 0x2c0 │ │ │ │ + vmul.f64 d6, d5, d6 │ │ │ │ + vldr d5, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d10, d1, d2 │ │ │ │ - vstr d7, [sp, #720] @ 0x2d0 │ │ │ │ - vadd.f64 d1, d1, d2 │ │ │ │ - vldr d7, [sp, #504] @ 0x1f8 │ │ │ │ - vmul.f64 d6, d7, d6 │ │ │ │ - vldr d7, [pc, #-924] @ 52ce0 │ │ │ │ + vadd.f64 d2, d1, d2 │ │ │ │ + vldr d1, [pc, #640] @ 579b8 │ │ │ │ vmla.f64 d6, d5, d3 │ │ │ │ - vstr d1, [sp, #664] @ 0x298 │ │ │ │ - vldr d5, [sp, #552] @ 0x228 │ │ │ │ + vldr d5, [sp, #544] @ 0x220 │ │ │ │ vmul.f64 d10, d10, d0 │ │ │ │ - vldr d1, [pc, #-936] @ 52ce8 │ │ │ │ - vldr d3, [sp, #584] @ 0x248 │ │ │ │ + vstr d7, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d7, [pc, #556] @ 57978 │ │ │ │ + vstr d2, [sp, #656] @ 0x290 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d7 │ │ │ │ + vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d7, d15, d11 │ │ │ │ + vldr d15, [sp, #384] @ 0x180 │ │ │ │ vmla.f64 d7, d14, d9 │ │ │ │ - vldr d15, [pc, #-952] @ 52cf0 │ │ │ │ - vldr d14, [sp, #392] @ 0x188 │ │ │ │ - vmul.f64 d4, d14, d15 │ │ │ │ - vldr d14, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d15, [pc, #-960] @ 52cf8 │ │ │ │ + vldr d14, [pc, #632] @ 579e0 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ + vldr d6, [sp, #448] @ 0x1c0 │ │ │ │ + vmul.f64 d4, d15, d14 │ │ │ │ + vldr d14, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d15, [pc, #616] @ 579e8 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vldr d1, [sp, #480] @ 0x1e0 │ │ │ │ vmla.f64 d4, d14, d15 │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d4, [pc, #624] @ 57a08 │ │ │ │ vadd.f64 d15, d3, d2 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vmul.f64 d6, d4, d1 │ │ │ │ - vldr d4, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d2, [pc, #972] @ 534b0 │ │ │ │ + vldr d2, [pc, #476] @ 57980 │ │ │ │ vmul.f64 d14, d3, d0 │ │ │ │ - vldr d3, [pc, #972] @ 534b8 │ │ │ │ - vldr d0, [sp, #408] @ 0x198 │ │ │ │ - vnmls.f64 d6, d4, d3 │ │ │ │ - vldr d4, [sp, #536] @ 0x218 │ │ │ │ - vldr d3, [pc, #964] @ 534c0 │ │ │ │ - vmul.f64 d1, d4, d2 │ │ │ │ - vldr d4, [sp, #568] @ 0x238 │ │ │ │ - vldr d2, [sp, #376] @ 0x178 │ │ │ │ - vmla.f64 d1, d4, d3 │ │ │ │ - vldr d4, [pc, #952] @ 534c8 │ │ │ │ - vstr d6, [sp, #392] @ 0x188 │ │ │ │ - vmul.f64 d4, d2, d4 │ │ │ │ - vldr d2, [pc, #948] @ 534d0 │ │ │ │ - vmla.f64 d4, d0, d2 │ │ │ │ - vldr d0, [sp, #624] @ 0x270 │ │ │ │ - vldr d2, [pc, #944] @ 534d8 │ │ │ │ + vldr d3, [pc, #460] @ 57978 │ │ │ │ + vldr d0, [sp, #368] @ 0x170 │ │ │ │ + vnmls.f64 d6, d1, d3 │ │ │ │ + vldr d1, [sp, #528] @ 0x210 │ │ │ │ + vldr d3, [sp, #560] @ 0x230 │ │ │ │ + vmul.f64 d1, d1, d2 │ │ │ │ + vldr d2, [pc, #564] @ 579f8 │ │ │ │ + vstr d6, [sp, #384] @ 0x180 │ │ │ │ + vmla.f64 d1, d3, d4 │ │ │ │ + vldr d4, [pc, #544] @ 579f0 │ │ │ │ + vmul.f64 d4, d0, d4 │ │ │ │ + vldr d0, [sp, #400] @ 0x190 │ │ │ │ vadd.f64 d3, d6, d1 │ │ │ │ - vldr d6, [sp, #600] @ 0x258 │ │ │ │ + vldr d6, [sp, #592] @ 0x250 │ │ │ │ + vmla.f64 d4, d0, d2 │ │ │ │ + vldr d0, [sp, #616] @ 0x268 │ │ │ │ + vldr d2, [pc, #468] @ 579c0 │ │ │ │ vmul.f64 d2, d0, d2 │ │ │ │ - vldr d0, [pc, #936] @ 534e0 │ │ │ │ + vldr d0, [pc, #484] @ 579d8 │ │ │ │ vmla.f64 d2, d6, d0 │ │ │ │ - vldr d6, [sp, #392] @ 0x188 │ │ │ │ + vldr d6, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vadd.f64 d0, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ + vstr d6, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d1, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vldr d0, [pc, #912] @ 534e8 │ │ │ │ - vstr d4, [sp, #376] @ 0x178 │ │ │ │ - vldr d4, [sp, #328] @ 0x148 │ │ │ │ + vldr d0, [pc, #504] @ 57a10 │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ - vldr d0, [sp, #680] @ 0x2a8 │ │ │ │ - vadd.f64 d2, d0, d4 │ │ │ │ - vldr d4, [sp, #664] @ 0x298 │ │ │ │ - vstr d2, [r9] │ │ │ │ - vldr d2, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d2, d2, d4 │ │ │ │ + vldr d0, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r0, [sp, #128] @ 0x80 │ │ │ │ + vldr d6, [sp, #320] @ 0x140 │ │ │ │ + ldr r2, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d2, d0, d6 │ │ │ │ + vldr d6, [sp, #656] @ 0x290 │ │ │ │ + vstr d2, [ip] │ │ │ │ + vldr d2, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d2, d2, d6 │ │ │ │ + vldr d6, [sp, #368] @ 0x170 │ │ │ │ vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #112] @ 0x70 │ │ │ │ vldr d2, [sp, #248] @ 0xf8 │ │ │ │ - ldr r2, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vstr d2, [r2] │ │ │ │ - vldr d2, [sp, #80] @ 0x50 │ │ │ │ - ldr r2, [sp, #184] @ 0xb8 │ │ │ │ - vldr d4, [sp, #376] @ 0x178 │ │ │ │ + vldr d2, [sp, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d2, d2, d15 │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ vstr d2, [r2] │ │ │ │ vmul.f64 d2, d4, d13 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ vmla.f64 d2, d6, d12 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ vnmls.f64 d6, d4, d12 │ │ │ │ vmov.f64 d4, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d6, [sp, #104] @ 0x68 │ │ │ │ - vldr d6, [sp, #328] @ 0x148 │ │ │ │ + vstr d6, [sp, #112] @ 0x70 │ │ │ │ + vldr d6, [sp, #320] @ 0x140 │ │ │ │ vmls.f64 d0, d6, d4 │ │ │ │ - vldr d6, [sp, #104] @ 0x68 │ │ │ │ + vldr d6, [sp, #112] @ 0x70 │ │ │ │ vmov.f64 d4, d0 │ │ │ │ vadd.f64 d0, d8, d0 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vsub.f64 d8, d0, d2 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [sp, #696] @ 0x2b8 │ │ │ │ - vstr d8, [r7] │ │ │ │ + vldr d0, [sp, #656] @ 0x290 │ │ │ │ + vstr d8, [r8] │ │ │ │ vadd.f64 d8, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vmul.f64 d6, d7, d12 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vmla.f64 d6, d5, d13 │ │ │ │ + vnmls.f64 d7, d5, d12 │ │ │ │ + vldr d5, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [r2] │ │ │ │ vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ ldr r2, [sp, #240] @ 0xf0 │ │ │ │ - vnmls.f64 d7, d5, d12 │ │ │ │ - vldr d5, [sp, #112] @ 0x70 │ │ │ │ + vmls.f64 d5, d0, d8 │ │ │ │ vstr d2, [r2] │ │ │ │ - vldr d2, [sp, #664] @ 0x298 │ │ │ │ vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ - vmls.f64 d5, d2, d8 │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + ldr r0, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d4, d5, d10 │ │ │ │ vadd.f64 d5, d10, d5 │ │ │ │ vsub.f64 d2, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #704] @ 0x2c0 │ │ │ │ - vstr d2, [r0] │ │ │ │ + vstr d2, [r2] │ │ │ │ vadd.f64 d2, d7, d5 │ │ │ │ - ldr r0, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + ldr r2, [sp, #184] @ 0xb8 │ │ │ │ vstr d2, [r0] │ │ │ │ vstr d6, [r2] │ │ │ │ - vmul.f64 d6, d0, d13 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ - vnmls.f64 d6, d4, d12 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + ldr r0, [sp, #140] @ 0x8c │ │ │ │ + vldr d10, [sp, #248] @ 0xf8 │ │ │ │ vstr d7, [r2] │ │ │ │ + vldr d0, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d5, [sp, #696] @ 0x2b8 │ │ │ │ + vmls.f64 d10, d1, d8 │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d7, d0, d12 │ │ │ │ - vmla.f64 d7, d4, d13 │ │ │ │ - vldr d4, [sp, #248] @ 0xf8 │ │ │ │ - vmls.f64 d4, d1, d8 │ │ │ │ + vmul.f64 d6, d0, d13 │ │ │ │ ldr r2, [sp, #272] @ 0x110 │ │ │ │ - vmov.f64 d5, d4 │ │ │ │ - vsub.f64 d4, d3, d4 │ │ │ │ - vadd.f64 d5, d3, d5 │ │ │ │ + vldr d0, [sp, #704] @ 0x2c0 │ │ │ │ + vmls.f64 d1, d15, d8 │ │ │ │ + vldr d15, [pc, #184] @ 579e8 │ │ │ │ + vmla.f64 d7, d5, d13 │ │ │ │ + vnmls.f64 d6, d5, d12 │ │ │ │ + vsub.f64 d4, d3, d10 │ │ │ │ + vadd.f64 d5, d3, d10 │ │ │ │ + vldr d10, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ + vadd.f64 d4, d14, d1 │ │ │ │ vstr d3, [r2] │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ - ldr r2, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d3, [r2] │ │ │ │ - vstr d7, [lr] │ │ │ │ ldr r2, [sp, #256] @ 0x100 │ │ │ │ - vldr d5, [sp, #80] @ 0x50 │ │ │ │ - vmls.f64 d5, d15, d8 │ │ │ │ - vldr d0, [sp, #720] @ 0x2d0 │ │ │ │ - vldr d4, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d5, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d3, [r0] │ │ │ │ + vstr d7, [r5] │ │ │ │ vstr d6, [r2] │ │ │ │ - vmul.f64 d7, d0, d13 │ │ │ │ - ldr r2, [sp, #136] @ 0x88 │ │ │ │ - vmla.f64 d7, d4, d12 │ │ │ │ - vmul.f64 d6, d4, d13 │ │ │ │ - vldr d10, [sp, #360] @ 0x168 │ │ │ │ - vldr d1, [sp, #344] @ 0x158 │ │ │ │ - ldr r0, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d4, d14, d5 │ │ │ │ - vnmls.f64 d6, d0, d12 │ │ │ │ - vsub.f64 d5, d5, d14 │ │ │ │ - vldr d0, [sp, #520] @ 0x208 │ │ │ │ - vldr d14, [sp, #528] @ 0x210 │ │ │ │ - vldr d15, [pc, #584] @ 53520 │ │ │ │ - vsub.f64 d3, d4, d7 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d3, [r2] │ │ │ │ - vadd.f64 d3, d6, d5 │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #200] @ 0xc8 │ │ │ │ - vldr d3, [sp, #368] @ 0x170 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d0, d4 │ │ │ │ - vldr d0, [sp, #608] @ 0x260 │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d6, d0, d10 │ │ │ │ - vldr d10, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d0, [pc, #468] @ 534e8 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d5, [sp, #304] @ 0x130 │ │ │ │ - vmul.f64 d4, d6, d12 │ │ │ │ - vmul.f64 d6, d6, d13 │ │ │ │ - vmla.f64 d4, d7, d13 │ │ │ │ - ldr r2, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ - vnmls.f64 d6, d7, d12 │ │ │ │ - vadd.f64 d7, d10, d14 │ │ │ │ - vldr d14, [sp, #616] @ 0x268 │ │ │ │ - vldr d10, [pc, #496] @ 53530 │ │ │ │ - vadd.f64 d2, d3, d14 │ │ │ │ - vmov.f64 d3, d5 │ │ │ │ - vadd.f64 d1, d7, d2 │ │ │ │ - vsub.f64 d7, d7, d2 │ │ │ │ - vmls.f64 d3, d1, d8 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ - vldr d8, [pc, #400] @ 534f0 │ │ │ │ - vstr d5, [r2] │ │ │ │ - ldr r2, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d5, d3, d7 │ │ │ │ - vsub.f64 d3, d3, d7 │ │ │ │ - vsub.f64 d2, d6, d5 │ │ │ │ - vsub.f64 d7, d4, d3 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vadd.f64 d4, d4, d3 │ │ │ │ - vstr d2, [r0] │ │ │ │ - ldr r0, [sp, #132] @ 0x84 │ │ │ │ - vstr d6, [r1] │ │ │ │ - vstr d7, [r0] │ │ │ │ - vstr d4, [r2] │ │ │ │ - vldr d6, [sp, #336] @ 0x150 │ │ │ │ - vldr d5, [sp, #312] @ 0x138 │ │ │ │ - vldr d14, [sp, #352] @ 0x160 │ │ │ │ - vldr d1, [sp, #512] @ 0x200 │ │ │ │ - vsub.f64 d7, d6, d5 │ │ │ │ - vldr d6, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d4, [sp, #560] @ 0x230 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d7, [sp, #40] @ 0x28 │ │ │ │ - vldr d7, [sp, #320] @ 0x140 │ │ │ │ - vstr d5, [sp, #32] │ │ │ │ - vldr d5, [pc, #256] @ 534c8 │ │ │ │ - vsub.f64 d7, d14, d7 │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ - vsub.f64 d6, d7, d6 │ │ │ │ - vmul.f64 d7, d1, d15 │ │ │ │ - vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d15, [pc, #256] @ 534e0 │ │ │ │ - vstr d6, [sp, #56] @ 0x38 │ │ │ │ - vldr d6, [sp, #592] @ 0x250 │ │ │ │ - vstr d14, [sp, #88] @ 0x58 │ │ │ │ - vldr d14, [sp, #480] @ 0x1e0 │ │ │ │ - vmul.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #216] @ 534d0 │ │ │ │ - vmla.f64 d7, d14, d10 │ │ │ │ - vldr d14, [sp, #640] @ 0x280 │ │ │ │ - vldr d10, [pc, #172] @ 534b0 │ │ │ │ - vnmls.f64 d6, d4, d5 │ │ │ │ - vldr d5, [pc, #236] @ 534f8 │ │ │ │ - vmul.f64 d3, d1, d10 │ │ │ │ - vldr d1, [sp, #400] @ 0x190 │ │ │ │ - vmul.f64 d2, d14, d5 │ │ │ │ - vldr d14, [sp, #656] @ 0x290 │ │ │ │ - vmla.f64 d2, d14, d8 │ │ │ │ - vldr d14, [pc, #156] @ 534c0 │ │ │ │ - vadd.f64 d4, d7, d6 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vnmls.f64 d3, d1, d14 │ │ │ │ - vldr d7, [sp, #576] @ 0x240 │ │ │ │ - vmov.f64 d14, d0 │ │ │ │ - vstr d6, [sp, #112] @ 0x70 │ │ │ │ - vldr d6, [pc, #120] @ 534b8 │ │ │ │ - vadd.f64 d1, d2, d3 │ │ │ │ - vsub.f64 d2, d2, d3 │ │ │ │ - vadd.f64 d10, d4, d1 │ │ │ │ - vsub.f64 d4, d4, d1 │ │ │ │ - vstr d2, [sp, #96] @ 0x60 │ │ │ │ - vmul.f64 d4, d4, d0 │ │ │ │ - vstr d10, [sp, #80] @ 0x50 │ │ │ │ - vldr d10, [sp, #544] @ 0x220 │ │ │ │ - vstr d4, [sp, #104] @ 0x68 │ │ │ │ - vldr d4, [sp, #464] @ 0x1d0 │ │ │ │ - vmul.f64 d2, d4, d11 │ │ │ │ - vldr d4, [sp, #496] @ 0x1f0 │ │ │ │ - vnmls.f64 d2, d4, d9 │ │ │ │ - vldr d4, [pc, #96] @ 534d8 │ │ │ │ - vmul.f64 d3, d10, d4 │ │ │ │ - vldr d10, [sp, #632] @ 0x278 │ │ │ │ - vmla.f64 d3, d7, d15 │ │ │ │ - vldr d15, [sp, #648] @ 0x288 │ │ │ │ - vldr d7, [pc, #124] @ 53508 │ │ │ │ - vmul.f64 d4, d15, d7 │ │ │ │ - vldr d15, [sp, #416] @ 0x1a0 │ │ │ │ - vmul.f64 d7, d15, d5 │ │ │ │ - vnmls.f64 d4, d10, d6 │ │ │ │ - vldr d10, [sp, #384] @ 0x180 │ │ │ │ - vadd.f64 d15, d2, d3 │ │ │ │ - vsub.f64 d1, d2, d3 │ │ │ │ - b.n 53558 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ - lsls r4, r7, #6 │ │ │ │ - cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ - subs r7, #228 @ 0xe4 │ │ │ │ + vmul.f64 d6, d0, d13 │ │ │ │ + vmul.f64 d7, d5, d13 │ │ │ │ + b.n 57a18 │ │ │ │ cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - ldr r2, [r5, #60] @ 0x3c │ │ │ │ - str r3, [r3, #52] @ 0x34 │ │ │ │ - add r0, sp, #44 @ 0x2c │ │ │ │ - subs r7, #232 @ 0xe8 │ │ │ │ - bls.n 534d2 │ │ │ │ - strb r0, [r0, r2] │ │ │ │ - ittee vs │ │ │ │ - subvs r7, #239 @ 0xef │ │ │ │ - ldrhvs r0, [r4, r7] │ │ │ │ - ldrbvc r1, [r4, r6] │ │ │ │ - lsrvc r3, r5, #11 │ │ │ │ - subs r7, #192 @ 0xc0 │ │ │ │ - strh r4, [r3, #12] │ │ │ │ - ldmia r1!, {r0, r2, r5} │ │ │ │ - subs r7, #247 @ 0xf7 │ │ │ │ - subs r7, #219 @ 0xdb │ │ │ │ - asrs r4, r1, #22 │ │ │ │ - bgt.n 5349e │ │ │ │ - orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ - b.w ff4fbc1a │ │ │ │ - b.n 53bde │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ + lsls r4, r7, #6 │ │ │ │ + cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ + subs r7, #228 @ 0xe4 │ │ │ │ + lsls r6, r2, #30 │ │ │ │ + @ instruction: 0xfa1cd511 │ │ │ │ + subs r7, #207 @ 0xcf │ │ │ │ + add r1, sp, #324 @ 0x144 │ │ │ │ + ldrb r7, [r7, r2] │ │ │ │ + bpl.n 579b2 │ │ │ │ + subs r7, #222 @ 0xde │ │ │ │ + stmia r0!, {r0, r3, r4, r6} │ │ │ │ + ldr r6, [pc, #516] @ (57ba0 ) │ │ │ │ + lsrs r4, r6, #10 │ │ │ │ + subs r7, #236 @ 0xec │ │ │ │ + subs r0, r4, #3 │ │ │ │ + adds r0, r2, #4 │ │ │ │ + cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ str r3, [sp, #484] @ 0x1e4 │ │ │ │ subs r0, r4, r7 │ │ │ │ asrs r2, r1, #12 │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ mvns r6, r7 │ │ │ │ itt al │ │ │ │ vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ - cmpal r3, #81 @ 0x51 │ │ │ │ - subs r4, #24 │ │ │ │ - movs r5, #126 @ 0x7e │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - cmp r6, #134 @ 0x86 │ │ │ │ + cmpal r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ + cmp r3, #81 @ 0x51 │ │ │ │ + subs r4, #24 │ │ │ │ + movs r5, #126 @ 0x7e │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + cmp r6, #134 @ 0x86 │ │ │ │ + vqshl.u32 d16, d27, d20 │ │ │ │ + subs r7, #235 @ 0xeb │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 534d6 │ │ │ │ + bgt.n 57996 │ │ │ │ orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ movs r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 534c6 │ │ │ │ + b.n 57986 │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ - ldr r2, [r5, #60] @ 0x3c │ │ │ │ - str r3, [r3, #52] @ 0x34 │ │ │ │ - add r0, sp, #44 @ 0x2c │ │ │ │ - subs r7, #232 @ 0xe8 │ │ │ │ @ instruction: 0xb816 │ │ │ │ lsls r2, r2, #15 │ │ │ │ strh r6, [r6, r6] │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ - bls.n 53542 │ │ │ │ + bls.n 579fa │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #239 @ 0xef │ │ │ │ ldrhvs r0, [r4, r7] │ │ │ │ ldrbvc r1, [r4, r6] │ │ │ │ lsrvc r3, r5, #11 │ │ │ │ subs r7, #192 @ 0xc0 │ │ │ │ lsls r4, r7, #6 │ │ │ │ cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ - b.w ff4fbc82 │ │ │ │ - b.n 53c46 │ │ │ │ + ldr r2, [r5, #60] @ 0x3c │ │ │ │ + str r3, [r3, #52] @ 0x34 │ │ │ │ + add r0, sp, #44 @ 0x2c │ │ │ │ + subs r7, #232 @ 0xe8 │ │ │ │ + b.w ff500142 │ │ │ │ + b.n 58106 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - vldr d3, [pc, #-92] @ 53500 │ │ │ │ - vnmls.f64 d7, d10, d8 │ │ │ │ - vstr d15, [sp, #120] @ 0x78 │ │ │ │ + ldr r5, [sp, #144] @ 0x90 │ │ │ │ + vnmls.f64 d6, d5, d12 │ │ │ │ + vsub.f64 d5, d1, d14 │ │ │ │ + vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ + vmla.f64 d7, d0, d12 │ │ │ │ + vldr d14, [sp, #512] @ 0x200 │ │ │ │ + vldr d0, [sp, #600] @ 0x258 │ │ │ │ + vsub.f64 d3, d4, d7 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + vstr d3, [r5] │ │ │ │ + vadd.f64 d3, d6, d5 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + ldr r5, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d6, d0, d10 │ │ │ │ + vldr d10, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d3, [r5] │ │ │ │ + ldr r5, [sp, #200] @ 0xc8 │ │ │ │ + vmul.f64 d4, d6, d12 │ │ │ │ + vmul.f64 d6, d6, d13 │ │ │ │ + vldr d3, [sp, #336] @ 0x150 │ │ │ │ + vstr d7, [r5] │ │ │ │ + vsub.f64 d7, d14, d1 │ │ │ │ + ldr r5, [sp, #224] @ 0xe0 │ │ │ │ + vldr d14, [pc, #-144] @ 579e0 │ │ │ │ + vstr d5, [r5] │ │ │ │ + vmla.f64 d4, d7, d13 │ │ │ │ + vnmls.f64 d6, d7, d12 │ │ │ │ + vldr d5, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ + vldr d3, [sp, #520] @ 0x208 │ │ │ │ + vadd.f64 d7, d10, d3 │ │ │ │ + vldr d3, [sp, #360] @ 0x168 │ │ │ │ + vldr d0, [sp, #608] @ 0x260 │ │ │ │ + ldr r0, [sp, #104] @ 0x68 │ │ │ │ + ldr r5, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d2, d3, d0 │ │ │ │ + vmov.f64 d3, d5 │ │ │ │ + vldr d0, [pc, #-148] @ 57a10 │ │ │ │ + vldr d10, [sp, #680] @ 0x2a8 │ │ │ │ + vadd.f64 d1, d7, d2 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + vmls.f64 d3, d1, d8 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vldr d8, [pc, #-276] @ 579a8 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vldr d1, [sp, #304] @ 0x130 │ │ │ │ + vstr d5, [r5] │ │ │ │ + ldr r5, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d5, d3, d7 │ │ │ │ + vsub.f64 d3, d3, d7 │ │ │ │ + vsub.f64 d2, d6, d5 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vldr d5, [sp, #344] @ 0x158 │ │ │ │ + vsub.f64 d7, d4, d3 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vstr d2, [r0] │ │ │ │ + vstr d6, [r1] │ │ │ │ + ldr r1, [sp, #136] @ 0x88 │ │ │ │ + vldr d6, [sp, #328] @ 0x148 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vstr d4, [r5] │ │ │ │ + vsub.f64 d7, d6, d1 │ │ │ │ + vldr d6, [sp, #664] @ 0x298 │ │ │ │ + vadd.f64 d1, d10, d7 │ │ │ │ + vsub.f64 d10, d7, d10 │ │ │ │ + vldr d7, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d7, d5, d7 │ │ │ │ + vldr d5, [pc, #-296] @ 579f0 │ │ │ │ + vstr d1, [sp, #40] @ 0x28 │ │ │ │ + vldr d1, [sp, #584] @ 0x248 │ │ │ │ + vstr d10, [sp, #48] @ 0x30 │ │ │ │ + vldr d10, [sp, #552] @ 0x228 │ │ │ │ + vadd.f64 d3, d6, d7 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vldr d6, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d7, [sp, #64] @ 0x40 │ │ │ │ + vstr d3, [sp, #96] @ 0x60 │ │ │ │ + vldr d3, [sp, #504] @ 0x1f8 │ │ │ │ + vmul.f64 d7, d3, d14 │ │ │ │ + vldr d14, [sp, #632] @ 0x278 │ │ │ │ + vmla.f64 d7, d6, d15 │ │ │ │ + vmul.f64 d6, d1, d5 │ │ │ │ + vldr d5, [pc, #-348] @ 579f8 │ │ │ │ + vldr d15, [sp, #648] @ 0x288 │ │ │ │ + vnmls.f64 d6, d10, d5 │ │ │ │ + vldr d5, [pc, #-432] @ 579b0 │ │ │ │ + vldr d10, [pc, #-356] @ 57a00 │ │ │ │ + vmul.f64 d2, d14, d5 │ │ │ │ + vldr d14, [sp, #424] @ 0x1a8 │ │ │ │ + vadd.f64 d4, d7, d6 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vmla.f64 d2, d15, d8 │ │ │ │ + vldr d15, [pc, #-444] @ 579c0 │ │ │ │ + vmul.f64 d3, d14, d10 │ │ │ │ + vldr d10, [sp, #392] @ 0x188 │ │ │ │ + vldr d14, [pc, #-384] @ 57a08 │ │ │ │ + vstr d6, [sp, #120] @ 0x78 │ │ │ │ + vnmls.f64 d3, d10, d14 │ │ │ │ + vmov.f64 d14, d0 │ │ │ │ + vadd.f64 d1, d2, d3 │ │ │ │ + vsub.f64 d2, d2, d3 │ │ │ │ + vadd.f64 d10, d4, d1 │ │ │ │ + vsub.f64 d4, d4, d1 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ + vstr d10, [sp, #88] @ 0x58 │ │ │ │ + vstr d2, [sp, #104] @ 0x68 │ │ │ │ + vstr d4, [sp, #112] @ 0x70 │ │ │ │ + vldr d4, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + vldr d1, [sp, #536] @ 0x218 │ │ │ │ + vmul.f64 d2, d4, d11 │ │ │ │ + vldr d7, [sp, #568] @ 0x238 │ │ │ │ + vldr d4, [sp, #488] @ 0x1e8 │ │ │ │ + vmul.f64 d3, d1, d15 │ │ │ │ + vldr d6, [sp, #640] @ 0x280 │ │ │ │ + ldr r5, [sp, #80] @ 0x50 │ │ │ │ + vnmls.f64 d2, d4, d9 │ │ │ │ + vldr d4, [pc, #-516] @ 579d8 │ │ │ │ + vldr d15, [sp, #624] @ 0x270 │ │ │ │ + vmla.f64 d3, d7, d4 │ │ │ │ + vldr d7, [pc, #-560] @ 579b8 │ │ │ │ + vmul.f64 d4, d6, d7 │ │ │ │ + vldr d6, [pc, #-552] @ 579c8 │ │ │ │ + vsub.f64 d1, d2, d3 │ │ │ │ + vadd.f64 d10, d2, d3 │ │ │ │ + vldr d2, [pc, #-572] @ 579c0 │ │ │ │ + vnmls.f64 d4, d15, d6 │ │ │ │ + vldr d6, [sp, #376] @ 0x178 │ │ │ │ + vldr d15, [sp, #408] @ 0x198 │ │ │ │ + vstr d10, [sp, #128] @ 0x80 │ │ │ │ + vldr d3, [pc, #-584] @ 579c8 │ │ │ │ + vmul.f64 d7, d15, d5 │ │ │ │ + vnmls.f64 d7, d6, d8 │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d15, d4, d7 │ │ │ │ - vldr d4, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d7, [pc, #-108] @ 53508 │ │ │ │ + vldr d4, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d7, [pc, #-600] @ 579d0 │ │ │ │ vsub.f64 d10, d1, d6 │ │ │ │ vadd.f64 d1, d1, d6 │ │ │ │ vmul.f64 d6, d4, d11 │ │ │ │ - vldr d11, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d4, [pc, #-120] @ 53510 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ - vmla.f64 d6, d11, d9 │ │ │ │ - vldr d11, [sp, #576] @ 0x240 │ │ │ │ + vldr d11, [sp, #456] @ 0x1c8 │ │ │ │ vmul.f64 d10, d10, d0 │ │ │ │ - vldr d0, [pc, #-128] @ 53518 │ │ │ │ - vldr d9, [sp, #384] @ 0x180 │ │ │ │ - vmul.f64 d4, d11, d4 │ │ │ │ - vldr d11, [sp, #544] @ 0x220 │ │ │ │ + vldr d0, [pc, #-616] @ 579d8 │ │ │ │ + vmla.f64 d6, d11, d9 │ │ │ │ + vldr d9, [sp, #376] @ 0x178 │ │ │ │ + vldr d11, [sp, #568] @ 0x238 │ │ │ │ + vmul.f64 d4, d11, d2 │ │ │ │ + vldr d11, [sp, #536] @ 0x218 │ │ │ │ vnmls.f64 d4, d11, d0 │ │ │ │ - vldr d11, [sp, #632] @ 0x278 │ │ │ │ + vldr d11, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d7, d11, d7 │ │ │ │ - vldr d11, [sp, #648] @ 0x288 │ │ │ │ - vmla.f64 d7, d11, d3 │ │ │ │ - vmul.f64 d3, d9, d5 │ │ │ │ - vldr d9, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d11, [sp, #640] @ 0x280 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vldr d6, [pc, #-172] @ 53520 │ │ │ │ + vldr d6, [pc, #-656] @ 579e0 │ │ │ │ + vmla.f64 d7, d11, d3 │ │ │ │ + vmul.f64 d3, d9, d5 │ │ │ │ + vldr d9, [sp, #408] @ 0x198 │ │ │ │ vmla.f64 d3, d9, d8 │ │ │ │ vadd.f64 d0, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #592] @ 0x250 │ │ │ │ + vldr d3, [sp, #584] @ 0x248 │ │ │ │ vadd.f64 d11, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ - vldr d0, [sp, #512] @ 0x200 │ │ │ │ + vldr d0, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d9, d2, d14 │ │ │ │ - vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d14, [pc, #-204] @ 53528 │ │ │ │ + vldr d14, [sp, #392] @ 0x188 │ │ │ │ + vldr d2, [sp, #472] @ 0x1d8 │ │ │ │ vmul.f64 d6, d2, d6 │ │ │ │ - vldr d2, [pc, #-204] @ 53530 │ │ │ │ + vldr d2, [pc, #-708] @ 579e8 │ │ │ │ vnmls.f64 d6, d0, d2 │ │ │ │ - vldr d2, [sp, #560] @ 0x230 │ │ │ │ - vldr d0, [pc, #-208] @ 53538 │ │ │ │ + vldr d2, [sp, #552] @ 0x228 │ │ │ │ + vldr d0, [pc, #-712] @ 579f0 │ │ │ │ vmul.f64 d2, d2, d0 │ │ │ │ - vldr d0, [pc, #-208] @ 53540 │ │ │ │ + vldr d0, [pc, #-712] @ 579f8 │ │ │ │ vmla.f64 d2, d3, d0 │ │ │ │ - vldr d3, [sp, #656] @ 0x290 │ │ │ │ + vldr d3, [sp, #648] @ 0x288 │ │ │ │ vmul.f64 d5, d3, d5 │ │ │ │ - vldr d3, [sp, #640] @ 0x280 │ │ │ │ - vnmls.f64 d5, d3, d8 │ │ │ │ - vldr d8, [sp, #400] @ 0x190 │ │ │ │ - vldr d3, [pc, #-228] @ 53548 │ │ │ │ + vldr d3, [sp, #632] @ 0x278 │ │ │ │ vsub.f64 d0, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vldr d2, [sp, #80] @ 0x50 │ │ │ │ - vmul.f64 d3, d8, d3 │ │ │ │ - vldr d8, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d2, [sp, #88] @ 0x58 │ │ │ │ + vnmls.f64 d5, d3, d8 │ │ │ │ + vldr d3, [pc, #-740] @ 57a00 │ │ │ │ + vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ + vmul.f64 d3, d14, d3 │ │ │ │ + vldr d14, [pc, #-744] @ 57a08 │ │ │ │ vmla.f64 d3, d8, d14 │ │ │ │ vsub.f64 d8, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vldr d3, [pc, #-256] @ 53550 │ │ │ │ + vldr d3, [pc, #-752] @ 57a10 │ │ │ │ vadd.f64 d14, d0, d8 │ │ │ │ vsub.f64 d0, d0, d8 │ │ │ │ - vldr d8, [sp, #88] @ 0x58 │ │ │ │ + vldr d8, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d0, d0, d3 │ │ │ │ - vldr d3, [sp, #32] │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp, #56] @ 0x38 │ │ │ │ vstr d3, [r2] │ │ │ │ vadd.f64 d3, d8, d1 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vstr d3, [r5] │ │ │ │ + vldr d2, [sp, #64] @ 0x40 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d3, d2, d14 │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ + ldr r1, [sp, #152] @ 0x98 │ │ │ │ + vstr d3, [r5] │ │ │ │ vadd.f64 d3, d2, d11 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - vstr d3, [ip] │ │ │ │ + ldr r5, [sp, #288] @ 0x120 │ │ │ │ + vstr d3, [r2] │ │ │ │ vmul.f64 d3, d7, d12 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ vmla.f64 d3, d4, d13 │ │ │ │ vnmls.f64 d7, d4, d12 │ │ │ │ vmov.f64 d4, d8 │ │ │ │ vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ vmls.f64 d4, d1, d8 │ │ │ │ vsub.f64 d2, d4, d10 │ │ │ │ vadd.f64 d4, d10, d4 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vstr d1, [r4] │ │ │ │ vadd.f64 d1, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ vstr d1, [r2] │ │ │ │ vstr d3, [r3] │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vmul.f64 d7, d15, d13 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ + vldr d1, [sp, #128] @ 0x80 │ │ │ │ vmls.f64 d3, d11, d8 │ │ │ │ - vldr d1, [sp, #120] @ 0x78 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ - ldr r1, [sp, #192] @ 0xc0 │ │ │ │ - vmla.f64 d7, d1, d12 │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vmul.f64 d7, d15, d13 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ vmul.f64 d4, d1, d13 │ │ │ │ - ldr r2, [sp, #208] @ 0xd0 │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ + vmla.f64 d7, d1, d12 │ │ │ │ vnmls.f64 d4, d15, d12 │ │ │ │ vadd.f64 d2, d9, d3 │ │ │ │ vsub.f64 d3, d3, d9 │ │ │ │ vsub.f64 d1, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vstr d1, [r4] │ │ │ │ vadd.f64 d1, d4, d3 │ │ │ │ - ldr r4, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vldr d4, [sp, #80] @ 0x50 │ │ │ │ - vstr d1, [r4] │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ - vstr d7, [r4] │ │ │ │ + vldr d4, [sp, #88] @ 0x58 │ │ │ │ + vstr d1, [r5] │ │ │ │ + vstr d7, [r2] │ │ │ │ vmul.f64 d7, d5, d13 │ │ │ │ + ldr r2, [sp, #720] @ 0x2d0 │ │ │ │ vmla.f64 d7, d6, d12 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ - ldr r4, [sp, #296] @ 0x128 │ │ │ │ + vstr d3, [r2] │ │ │ │ + vldr d3, [sp, #112] @ 0x70 │ │ │ │ vnmls.f64 d6, d5, d12 │ │ │ │ - vldr d5, [sp, #32] │ │ │ │ + vldr d5, [sp, #40] @ 0x28 │ │ │ │ vmls.f64 d5, d4, d8 │ │ │ │ - vstr d3, [r4] │ │ │ │ - vldr d3, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d4, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #112] @ 0x70 │ │ │ │ - vstr d3, [r1] │ │ │ │ + vstr d3, [fp] │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ - ldr r1, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #232] @ 0xe8 │ │ │ │ + vstr d3, [r3] │ │ │ │ vstr d7, [r1] │ │ │ │ - vldr d7, [sp, #96] @ 0x60 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ + ldr r1, [sp, #232] @ 0xe8 │ │ │ │ + vstr d5, [r1] │ │ │ │ + vldr d7, [sp, #104] @ 0x68 │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ + vldr d5, [sp, #64] @ 0x40 │ │ │ │ + vldr d4, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d6, d7, d12 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ + ldr r3, [sp, #840] @ 0x348 │ │ │ │ vmls.f64 d5, d14, d8 │ │ │ │ + ldr r4, [sp, #176] @ 0xb0 │ │ │ │ vmla.f64 d6, d4, d13 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ vnmls.f64 d7, d4, d12 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #840] @ 0x348 │ │ │ │ + ldr r3, [sp, #724] @ 0x2d4 │ │ │ │ + ldr r2, [sp, #840] @ 0x348 │ │ │ │ vsub.f64 d4, d0, d5 │ │ │ │ vadd.f64 d0, d0, d5 │ │ │ │ + add r7, r3 │ │ │ │ + ldr r3, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #732] @ 0x2dc │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d5, [r3] │ │ │ │ + eor.w r9, r9, r3 │ │ │ │ + ldr r3, [sp, #844] @ 0x34c │ │ │ │ + vstr d5, [r4] │ │ │ │ vadd.f64 d5, d7, d0 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ - ldr r3, [sp, #848] @ 0x350 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #848] @ 0x350 │ │ │ │ - vstr d5, [fp] │ │ │ │ - vstr d6, [sl] │ │ │ │ - vstr d7, [r0] │ │ │ │ - ldr r3, [sp, #732] @ 0x2dc │ │ │ │ - add r6, r3 │ │ │ │ - ldr r3, [sp, #736] @ 0x2e0 │ │ │ │ - add r7, r3 │ │ │ │ - ldr r3, [sp, #740] @ 0x2e4 │ │ │ │ - eor.w r8, r8, r3 │ │ │ │ - ldrd r2, r3, [sp, #848] @ 0x350 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 52308 │ │ │ │ - add.w sp, sp, #748 @ 0x2ec │ │ │ │ + vstr d5, [sl] │ │ │ │ + vstr d6, [lr] │ │ │ │ + vstr d7, [r0] │ │ │ │ + bne.w 569e0 │ │ │ │ + add.w sp, sp, #740 @ 0x2e4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -000537ec : │ │ │ │ - ldr r2, [pc, #8] @ (537f8 ) │ │ │ │ - ldr r1, [pc, #12] @ (537fc ) │ │ │ │ +00057eac : │ │ │ │ + ldr r2, [pc, #8] @ (57eb8 ) │ │ │ │ + ldr r1, [pc, #12] @ (57ebc ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - str r3, [sp, #528] @ 0x210 │ │ │ │ + pop {r2, r6, r7} │ │ │ │ movs r4, r0 │ │ │ │ - @ instruction: 0xead3ffff │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - ldr r5, [sp, #36] @ 0x24 │ │ │ │ + @ instruction: 0xeabbffff │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ ldrd r4, r6, [sp, #28] │ │ │ │ + ldr r5, [sp, #36] @ 0x24 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 5382c │ │ │ │ + ble.n 57ef2 │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ - bne.n 5382e │ │ │ │ + bne.n 57efa │ │ │ │ vldmia r1!, {d7} │ │ │ │ subs r4, #1 │ │ │ │ vldmia r0!, {d6} │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstmia r2!, {d6} │ │ │ │ vstmia r3!, {d7} │ │ │ │ - bne.n 53814 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bne.n 57eda │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ mov.w lr, r6, lsl #3 │ │ │ │ mov.w ip, r5, lsl #3 │ │ │ │ vldr d7, [r1] │ │ │ │ subs r4, #1 │ │ │ │ - vldr d6, [r0] │ │ │ │ add r1, lr │ │ │ │ + vldr d6, [r0] │ │ │ │ add r0, lr │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d6, [r2] │ │ │ │ add r2, ip │ │ │ │ vstr d7, [r3] │ │ │ │ add r3, ip │ │ │ │ - bne.n 53836 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bne.n 57f02 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -00053858 : │ │ │ │ - ldr r2, [pc, #8] @ (53864 ) │ │ │ │ - ldr r1, [pc, #12] @ (53868 ) │ │ │ │ +00057f2c : │ │ │ │ + ldr r2, [pc, #8] @ (57f38 ) │ │ │ │ + ldr r1, [pc, #12] @ (57f3c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - str r3, [sp, #288] @ 0x120 │ │ │ │ + pop {r2, r4, r5, r6} │ │ │ │ movs r4, r0 │ │ │ │ - @ instruction: 0xff9fffff │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ + @ instruction: 0xff8bffff │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r4, r6, [sp, #32] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 538d4 │ │ │ │ + ble.n 57fae │ │ │ │ ldr r7, [sp, #20] │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ mov.w lr, r7, lsl #3 │ │ │ │ ldr r7, [sp, #24] │ │ │ │ mov.w r7, r7, lsl #3 │ │ │ │ - bne.n 538d6 │ │ │ │ - vldr d1, [pc, #148] @ 53928 │ │ │ │ + bne.n 57fbc │ │ │ │ + vldr d1, [pc, #180] @ 58020 │ │ │ │ vmov.f64 d2, #96 @ 0x3f000000 0.5 │ │ │ │ add.w ip, r0, lr │ │ │ │ - vldmia r1!, {d4} │ │ │ │ - vldr d6, [r0] │ │ │ │ subs r4, #1 │ │ │ │ + vldmia r1!, {d4} │ │ │ │ add.w r0, r0, #8 │ │ │ │ vldr d7, [ip] │ │ │ │ add.w ip, r2, r7 │ │ │ │ + vldr d6, [r0, #-8] │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vmla.f64 d6, d5, d2 │ │ │ │ vnmul.f64 d7, d1, d7 │ │ │ │ vstr d3, [ip] │ │ │ │ vstmia r3!, {d7} │ │ │ │ vstmia r2!, {d6} │ │ │ │ - bne.n 53898 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - vldr d1, [pc, #76] @ 53928 │ │ │ │ + bne.n 57f72 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d1, [pc, #96] @ 58020 │ │ │ │ vmov.f64 d2, #96 @ 0x3f000000 0.5 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w ip, r0, lr │ │ │ │ vldr d7, [r1] │ │ │ │ - vldr d6, [r0] │ │ │ │ - add r1, r6 │ │ │ │ - add r0, r6 │ │ │ │ subs r4, #1 │ │ │ │ + add r1, r6 │ │ │ │ vldr d4, [ip] │ │ │ │ add.w ip, r2, r7 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add r0, r6 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vmla.f64 d6, d5, d2 │ │ │ │ vnmul.f64 d7, d1, d7 │ │ │ │ vstr d3, [ip] │ │ │ │ vstr d7, [r3] │ │ │ │ add r3, r5 │ │ │ │ vstr d6, [r2] │ │ │ │ add r2, r5 │ │ │ │ - bne.n 538e2 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + bne.n 57fcc │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (53bd4 ) │ │ │ │ + ldr r4, [pc, #680] @ (582cc ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ │ │ │ │ -00053930 : │ │ │ │ - ldr r2, [pc, #8] @ (5393c ) │ │ │ │ - ldr r1, [pc, #12] @ (53940 ) │ │ │ │ +00058028 : │ │ │ │ + ldr r2, [pc, #8] @ (58034 ) │ │ │ │ + ldr r1, [pc, #12] @ (58038 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - str r2, [sp, #640] @ 0x280 │ │ │ │ + cbnz r0, 580a2 │ │ │ │ movs r4, r0 │ │ │ │ - vminnm.f16 , , │ │ │ │ + vmaxnm.f32 , , │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ ldrd r4, r6, [sp, #36] @ 0x24 │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 539d2 │ │ │ │ + ble.n 580d4 │ │ │ │ ldr r7, [sp, #24] │ │ │ │ ldr r5, [sp, #32] │ │ │ │ mov.w ip, r7, lsl #3 │ │ │ │ ldr r7, [sp, #28] │ │ │ │ mov.w r8, r5, lsl #3 │ │ │ │ ldr r5, [sp, #44] @ 0x2c │ │ │ │ - lsls r7, r7, #3 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ - bne.n 539d6 │ │ │ │ - vldr d3, [pc, #216] @ 53a48 │ │ │ │ + bne.n 580e2 │ │ │ │ + vldr d3, [pc, #236] @ 58160 │ │ │ │ add.w lr, r0, ip │ │ │ │ - vldr d2, [r1] │ │ │ │ - vldr d4, [r0] │ │ │ │ subs r4, #1 │ │ │ │ + vldr d2, [r1] │ │ │ │ add.w r0, r0, #8 │ │ │ │ vldr d5, [lr] │ │ │ │ add.w lr, r1, ip │ │ │ │ add.w r1, r1, #8 │ │ │ │ vldr d7, [lr] │ │ │ │ add.w lr, r2, r7 │ │ │ │ + vldr d4, [r0, #-8] │ │ │ │ vsub.f64 d6, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vsub.f64 d2, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d2, [lr] │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ add.w lr, r3, r8 │ │ │ │ - vstr d2, [lr] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ + vstr d2, [lr] │ │ │ │ vstmia r2!, {d6} │ │ │ │ vstmia r3!, {d7} │ │ │ │ - bne.n 53972 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - vldr d3, [pc, #108] @ 53a48 │ │ │ │ + bne.n 58074 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ + vldr d3, [pc, #124] @ 58160 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w lr, r0, ip │ │ │ │ vldr d7, [r1] │ │ │ │ - vldr d5, [r0] │ │ │ │ subs r4, #1 │ │ │ │ - add r0, r6 │ │ │ │ vldr d6, [lr] │ │ │ │ add.w lr, r1, ip │ │ │ │ add r1, r6 │ │ │ │ vldr d2, [lr] │ │ │ │ add.w lr, r2, r7 │ │ │ │ + vldr d5, [r0] │ │ │ │ + add r0, r6 │ │ │ │ vsub.f64 d4, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vstr d2, [lr] │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ add.w lr, r3, r8 │ │ │ │ - vstr d2, [lr] │ │ │ │ vneg.f64 d6, d6 │ │ │ │ + vstr d2, [lr] │ │ │ │ vstr d5, [r2] │ │ │ │ add r2, r5 │ │ │ │ vstr d6, [r3] │ │ │ │ add r3, r5 │ │ │ │ - bne.n 539de │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - nop │ │ │ │ + bne.n 580ee │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 53cc8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 583e0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ │ │ │ │ -00053a50 : │ │ │ │ - ldr r2, [pc, #8] @ (53a5c ) │ │ │ │ - ldr r1, [pc, #12] @ (53a60 ) │ │ │ │ +00058168 : │ │ │ │ + ldr r2, [pc, #8] @ (58174 ) │ │ │ │ + ldr r1, [pc, #12] @ (58178 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - str r1, [sp, #704] @ 0x2c0 │ │ │ │ + hlt 0x0018 │ │ │ │ movs r4, r0 │ │ │ │ - mcr2 15, 7, pc, cr15, cr15, {7} @ │ │ │ │ + mcr2 15, 6, pc, cr15, cr15, {7} @ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w ip, [pc, #424] @ 53c18 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d11} │ │ │ │ + ldr.w ip, [pc, #444] @ 58358 │ │ │ │ ldrd r9, r5, [sp, #76] @ 0x4c │ │ │ │ - add ip, pc │ │ │ │ ldrd r8, r4, [sp, #68] @ 0x44 │ │ │ │ - cmp r5, #0 │ │ │ │ + add ip, pc │ │ │ │ ldr r7, [sp, #84] @ 0x54 │ │ │ │ - ble.n 53b42 │ │ │ │ - ldr.w lr, [pc, #404] @ 53c1c │ │ │ │ + cmp r5, #0 │ │ │ │ + ble.n 5826c │ │ │ │ + ldr.w lr, [pc, #428] @ 5835c │ │ │ │ ldr.w r6, [ip, lr] │ │ │ │ ldr.w sl, [r6] │ │ │ │ ldr r6, [sp, #88] @ 0x58 │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r6, #1 │ │ │ │ - bne.n 53b4a │ │ │ │ - vldr d9, [pc, #356] @ 53c00 │ │ │ │ + bne.n 58286 │ │ │ │ + vldr d9, [pc, #380] @ 58340 │ │ │ │ vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d8, [pc, #356] @ 53c08 │ │ │ │ - vldr d10, [pc, #360] @ 53c10 │ │ │ │ + vldr d8, [pc, #380] @ 58348 │ │ │ │ + vldr d10, [pc, #384] @ 58350 │ │ │ │ mov.w lr, r8, lsl #3 │ │ │ │ + subs r5, #1 │ │ │ │ + eor.w r8, r8, sl │ │ │ │ vldr d6, [r0] │ │ │ │ add.w ip, r0, lr │ │ │ │ add.w r6, r1, lr │ │ │ │ vldmia r1!, {d0} │ │ │ │ - adds r0, #8 │ │ │ │ - eor.w r8, r8, sl │ │ │ │ - subs r5, #1 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ vldr d1, [ip] │ │ │ │ add ip, lr │ │ │ │ vldr d7, [r6] │ │ │ │ add.w r6, r2, r4, lsl #4 │ │ │ │ vldr d4, [ip] │ │ │ │ vsub.f64 d5, d1, d7 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ @@ -91204,43 +93426,48 @@ │ │ │ │ add.w r6, r3, r9, lsl #3 │ │ │ │ eor.w r9, r9, sl │ │ │ │ vnmls.f64 d1, d7, d9 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmla.f64 d7, d4, d9 │ │ │ │ vstr d1, [r6] │ │ │ │ add.w r6, r2, r4, lsl #3 │ │ │ │ - vneg.f64 d7, d7 │ │ │ │ - add.w r2, r2, #8 │ │ │ │ eor.w r4, r4, sl │ │ │ │ + add.w r2, r2, #8 │ │ │ │ + vneg.f64 d7, d7 │ │ │ │ vstmia r3!, {d7} │ │ │ │ vadd.f64 d7, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vstr d7, [r2, #-8] │ │ │ │ vstr d6, [r6] │ │ │ │ - bne.n 53aaa │ │ │ │ + bne.n 581d2 │ │ │ │ vpop {d8-d11} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - vldr d9, [pc, #176] @ 53c00 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d9, [pc, #184] @ 58340 │ │ │ │ vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d8, [pc, #176] @ 53c08 │ │ │ │ - vldr d10, [pc, #180] @ 53c10 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vldr d8, [pc, #176] @ 58348 │ │ │ │ + vldr d10, [pc, #180] @ 58350 │ │ │ │ mov.w lr, r8, lsl #3 │ │ │ │ + subs r5, #1 │ │ │ │ + eor.w r8, r8, sl │ │ │ │ vldr d7, [r1] │ │ │ │ add.w ip, r0, lr │ │ │ │ add.w fp, r1, lr │ │ │ │ vldr d6, [r0] │ │ │ │ add r1, r7 │ │ │ │ add r0, r7 │ │ │ │ - eor.w r8, r8, sl │ │ │ │ vldr d1, [ip] │ │ │ │ add ip, lr │ │ │ │ vldr d4, [fp] │ │ │ │ - subs r5, #1 │ │ │ │ vldr d0, [ip] │ │ │ │ add.w ip, r2, r4, lsl #4 │ │ │ │ vsub.f64 d5, d1, d4 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vsub.f64 d2, d0, d7 │ │ │ │ vadd.f64 d7, d0, d7 │ │ │ │ vadd.f64 d3, d5, d2 │ │ │ │ @@ -91248,100 +93475,104 @@ │ │ │ │ vadd.f64 d1, d6, d3 │ │ │ │ vmls.f64 d6, d3, d11 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vstr d1, [ip] │ │ │ │ vmul.f64 d1, d7, d8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ add.w ip, r3, r9, lsl #3 │ │ │ │ - vmla.f64 d7, d4, d8 │ │ │ │ eor.w r9, r9, sl │ │ │ │ + vmla.f64 d7, d4, d8 │ │ │ │ vnmls.f64 d1, d4, d9 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d1, [ip] │ │ │ │ add.w ip, r2, r4, lsl #3 │ │ │ │ eor.w r4, r4, sl │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ add r3, r6 │ │ │ │ vstr d7, [r2] │ │ │ │ add r2, r6 │ │ │ │ vstr d6, [ip] │ │ │ │ - bne.n 53b5e │ │ │ │ - vpop {d8-d11} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.n 5829e │ │ │ │ + b.n 5826c │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - b.w ff4fc342 │ │ │ │ - b.n 54306 │ │ │ │ + b.w ff500a82 │ │ │ │ + b.n 58a46 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - cbz r4, 53c2e │ │ │ │ + bge.n 5839c │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00053c20 : │ │ │ │ - ldr r2, [pc, #8] @ (53c2c ) │ │ │ │ - ldr r1, [pc, #12] @ (53c30 ) │ │ │ │ +00058360 : │ │ │ │ + ldr r2, [pc, #8] @ (5836c ) │ │ │ │ + ldr r1, [pc, #12] @ (58370 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ + @ instruction: 0xb8d0 │ │ │ │ movs r4, r0 │ │ │ │ - mrc2 15, 1, pc, cr15, cr15, {7} │ │ │ │ + mrc2 15, 0, pc, cr7, cr15, {7} │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - ldr.w ip, [pc, #448] @ 53e00 │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ vpush {d8-d11} │ │ │ │ + ldr.w ip, [pc, #456] @ 58558 │ │ │ │ ldrd r5, r8, [sp, #72] @ 0x48 │ │ │ │ - add ip, pc │ │ │ │ ldrd r9, r4, [sp, #64] @ 0x40 │ │ │ │ - cmp.w r8, #0 │ │ │ │ + add ip, pc │ │ │ │ ldr r7, [sp, #80] @ 0x50 │ │ │ │ - ble.n 53d28 │ │ │ │ - ldr.w lr, [pc, #428] @ 53e04 │ │ │ │ + cmp.w r8, #0 │ │ │ │ + ble.n 58476 │ │ │ │ + ldr.w lr, [pc, #440] @ 5855c │ │ │ │ ldr.w r6, [ip, lr] │ │ │ │ ldr.w sl, [r6] │ │ │ │ ldr r6, [sp, #84] @ 0x54 │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r6, #1 │ │ │ │ - bne.n 53d30 │ │ │ │ - vldr d10, [pc, #392] @ 53df8 │ │ │ │ + bne.n 5848c │ │ │ │ + vldr d10, [pc, #404] @ 58550 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ mov.w lr, r9, lsl #3 │ │ │ │ + subs.w r8, r8, #1 │ │ │ │ + eor.w r9, r9, sl │ │ │ │ vldr d8, [r0] │ │ │ │ add.w r6, r1, lr │ │ │ │ add.w ip, r0, lr │ │ │ │ vldmia r1!, {d5} │ │ │ │ - adds r0, #8 │ │ │ │ - vmov.f64 d3, d8 │ │ │ │ - eor.w r9, r9, sl │ │ │ │ + add.w r0, r0, #8 │ │ │ │ vldr d4, [r6] │ │ │ │ add r6, lr │ │ │ │ + vldr d7, [r6] │ │ │ │ + vmov.f64 d3, d8 │ │ │ │ + add.w r6, r3, r5, lsl #4 │ │ │ │ vldr d1, [ip] │ │ │ │ add ip, lr │ │ │ │ - subs.w r8, r8, #1 │ │ │ │ - vldr d7, [r6] │ │ │ │ vmov.f64 d9, d4 │ │ │ │ - add.w r6, r3, r5, lsl #4 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [ip] │ │ │ │ vsub.f64 d0, d1, d7 │ │ │ │ - vmla.f64 d9, d5, d11 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ vadd.f64 d6, d7, d1 │ │ │ │ + vmla.f64 d9, d5, d11 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vmla.f64 d3, d0, d11 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vsub.f64 d0, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ @@ -91357,45 +93588,49 @@ │ │ │ │ add.w r3, r3, #8 │ │ │ │ eor.w r5, r5, sl │ │ │ │ vstr d4, [r6] │ │ │ │ add.w r6, r2, r4, lsl #3 │ │ │ │ add.w r2, r2, #8 │ │ │ │ eor.w r4, r4, sl │ │ │ │ vstr d7, [r6] │ │ │ │ - bne.n 53c74 │ │ │ │ + bne.n 583c0 │ │ │ │ vpop {d8-d11} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - vldr d10, [pc, #192] @ 53df8 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + vldr d10, [pc, #192] @ 58550 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ mov.w lr, r9, lsl #3 │ │ │ │ vldr d7, [r1] │ │ │ │ - add.w ip, r1, lr │ │ │ │ + subs.w r8, r8, #1 │ │ │ │ eor.w r9, r9, sl │ │ │ │ + add.w ip, r1, lr │ │ │ │ add r1, r7 │ │ │ │ - subs.w r8, r8, #1 │ │ │ │ vldr d3, [ip] │ │ │ │ add ip, lr │ │ │ │ vldr d4, [ip] │ │ │ │ add.w ip, r0, lr │ │ │ │ - vmov.f64 d9, d3 │ │ │ │ vldr d2, [ip] │ │ │ │ add ip, lr │ │ │ │ + vldr d1, [ip] │ │ │ │ + vmov.f64 d9, d3 │ │ │ │ + add.w ip, r3, r5, lsl #4 │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ add r0, r7 │ │ │ │ - vldr d1, [ip] │ │ │ │ - add.w ip, r3, r5, lsl #4 │ │ │ │ - vmov.f64 d8, d7 │ │ │ │ - vmla.f64 d9, d4, d11 │ │ │ │ vsub.f64 d0, d2, d1 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ vadd.f64 d5, d2, d1 │ │ │ │ + vmov.f64 d8, d7 │ │ │ │ + vmul.f64 d6, d6, d10 │ │ │ │ + vmla.f64 d9, d4, d11 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vmla.f64 d8, d0, d11 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vsub.f64 d0, d8, d6 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ @@ -91411,90 +93646,92 @@ │ │ │ │ add r3, r6 │ │ │ │ eor.w r5, r5, sl │ │ │ │ vstr d3, [ip] │ │ │ │ add.w ip, r2, r4, lsl #3 │ │ │ │ add r2, r6 │ │ │ │ eor.w r4, r4, sl │ │ │ │ vstr d7, [ip] │ │ │ │ - bne.n 53d3c │ │ │ │ - vpop {d8-d11} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - nop │ │ │ │ - ldr r4, [pc, #680] @ (540a4 ) │ │ │ │ + bne.n 5849c │ │ │ │ + b.n 58476 │ │ │ │ + ldr r4, [pc, #680] @ (587fc ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - add r7, sp, #496 @ 0x1f0 │ │ │ │ + bhi.n 585b4 │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00053e08 : │ │ │ │ - ldr r2, [pc, #8] @ (53e14 ) │ │ │ │ - ldr r1, [pc, #12] @ (53e18 ) │ │ │ │ +00058560 : │ │ │ │ + ldr r2, [pc, #8] @ (5856c ) │ │ │ │ + ldr r1, [pc, #12] @ (58570 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldrh r0, [r3, #50] @ 0x32 │ │ │ │ + @ instruction: 0xb700 │ │ │ │ movs r4, r0 │ │ │ │ - mcr2 15, 1, pc, cr7, cr15, {7} @ │ │ │ │ + mcr2 15, 0, pc, cr15, cr15, {7} @ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #720] @ 540f8 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d14} │ │ │ │ - ldrd lr, ip, [sp, #100] @ 0x64 │ │ │ │ - add r8, pc │ │ │ │ + ldr.w ip, [pc, #732] @ 58870 │ │ │ │ + ldrd r8, lr, [sp, #100] @ 0x64 │ │ │ │ ldrd r4, r5, [sp, #92] @ 0x5c │ │ │ │ - cmp.w ip, #0 │ │ │ │ + add ip, pc │ │ │ │ ldr r7, [sp, #108] @ 0x6c │ │ │ │ - ble.w 53f86 │ │ │ │ - ldr.w r9, [pc, #696] @ 540fc │ │ │ │ - ldr.w r6, [r8, r9] │ │ │ │ - ldr.w r8, [r6] │ │ │ │ + cmp.w lr, #0 │ │ │ │ + ble.w 586f0 │ │ │ │ + ldr.w r9, [pc, #712] @ 58874 │ │ │ │ + ldr.w r6, [ip, r9] │ │ │ │ + ldr.w r9, [r6] │ │ │ │ ldr r6, [sp, #112] @ 0x70 │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r6, #1 │ │ │ │ - bne.w 53f8e │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d9, [pc, #620] @ 540c8 │ │ │ │ - vldr d8, [pc, #624] @ 540d0 │ │ │ │ - vldr d11, [pc, #628] @ 540d8 │ │ │ │ - vldr d12, [pc, #632] @ 540e0 │ │ │ │ - vldr d13, [pc, #636] @ 540e8 │ │ │ │ - vldr d14, [pc, #640] @ 540f0 │ │ │ │ - mla r6, r7, r4, r0 │ │ │ │ - mov.w r9, r4, lsl #3 │ │ │ │ + bne.w 5870a │ │ │ │ + vldr d9, [pc, #636] @ 58840 │ │ │ │ + vldr d8, [pc, #640] @ 58848 │ │ │ │ + vldr d11, [pc, #644] @ 58850 │ │ │ │ + vldr d12, [pc, #648] @ 58858 │ │ │ │ + vldr d13, [pc, #652] @ 58860 │ │ │ │ + vldr d14, [pc, #656] @ 58868 │ │ │ │ + add.w r6, r4, r4, lsl #1 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ vldr d6, [r1] │ │ │ │ - subs.w ip, ip, #1 │ │ │ │ + add.w r6, r0, r6, lsl #3 │ │ │ │ vldr d0, [r0] │ │ │ │ vldr d7, [r6] │ │ │ │ - add.w r6, r0, r9 │ │ │ │ - add r9, r1 │ │ │ │ - vmov.f64 d10, d0 │ │ │ │ + add.w r6, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ vldr d5, [r6] │ │ │ │ mov.w r6, r4, lsl #4 │ │ │ │ - add.w sl, r1, r6 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ + add.w ip, r1, r6 │ │ │ │ add r6, r0 │ │ │ │ - vldr d2, [r9] │ │ │ │ + vldr d2, [r7] │ │ │ │ + mov.w r7, r8, lsl #3 │ │ │ │ + vmov.f64 d10, d0 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ + vldr d3, [ip] │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - mov.w r9, lr, lsl #3 │ │ │ │ - vldr d3, [sl] │ │ │ │ - add.w r0, r0, #8 │ │ │ │ - vldr d4, [r6] │ │ │ │ - add.w r6, r3, r9 │ │ │ │ add.w r1, r1, #8 │ │ │ │ + eor.w r8, r8, r9 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add.w r6, r3, r7 │ │ │ │ add.w r3, r3, #8 │ │ │ │ vsub.f64 d6, d5, d3 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ vsub.f64 d5, d2, d4 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ - eor.w lr, lr, r8 │ │ │ │ vmul.f64 d2, d3, d8 │ │ │ │ vmla.f64 d10, d6, d14 │ │ │ │ vmla.f64 d2, d4, d9 │ │ │ │ vmla.f64 d2, d7, d11 │ │ │ │ vneg.f64 d2, d2 │ │ │ │ vstr d2, [r3, #-8] │ │ │ │ vmul.f64 d2, d7, d9 │ │ │ │ @@ -91503,478 +93740,495 @@ │ │ │ │ vnmls.f64 d7, d3, d9 │ │ │ │ vmls.f64 d2, d3, d11 │ │ │ │ vmls.f64 d7, d4, d11 │ │ │ │ vmov.f64 d4, d0 │ │ │ │ vmla.f64 d4, d5, d12 │ │ │ │ vstr d2, [r6] │ │ │ │ vmul.f64 d2, d5, d13 │ │ │ │ + add r6, r7 │ │ │ │ vmla.f64 d2, d1, d12 │ │ │ │ - add r6, r9 │ │ │ │ - mov.w r9, r5, lsl #4 │ │ │ │ vadd.f64 d2, d2, d10 │ │ │ │ vstr d2, [r2] │ │ │ │ vstr d7, [r6] │ │ │ │ vmul.f64 d7, d1, d14 │ │ │ │ - vmla.f64 d7, d6, d13 │ │ │ │ - add.w r6, r2, r9 │ │ │ │ + mov.w r6, r5, lsl #4 │ │ │ │ + add.w ip, r2, r6 │ │ │ │ add.w r2, r2, #8 │ │ │ │ + vmla.f64 d7, d6, d13 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vmul.f64 d7, d5, d14 │ │ │ │ - vmla.f64 d7, d6, d12 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ + vmla.f64 d7, d6, d12 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vstr d4, [r6] │ │ │ │ + vstr d4, [ip] │ │ │ │ vmov.f64 d4, d0 │ │ │ │ + sub.w ip, ip, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r9 │ │ │ │ vmla.f64 d4, d1, d13 │ │ │ │ - sub.w r6, r6, r5, lsl #3 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vstr d4, [r6] │ │ │ │ - add r6, r9 │ │ │ │ - vstr d6, [r6] │ │ │ │ - bne.w 53e72 │ │ │ │ + vstr d4, [ip] │ │ │ │ + add ip, r6 │ │ │ │ + vstr d6, [ip] │ │ │ │ + bne.w 585d8 │ │ │ │ vpop {d8-d14} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - mov.w sl, r7, lsl #3 │ │ │ │ - mov.w r9, r6, lsl #3 │ │ │ │ - vldr d9, [pc, #312] @ 540d0 │ │ │ │ - vldr d8, [pc, #300] @ 540c8 │ │ │ │ - vldr d11, [pc, #312] @ 540d8 │ │ │ │ - vldr d12, [pc, #324] @ 540e8 │ │ │ │ - vldr d13, [pc, #312] @ 540e0 │ │ │ │ - vldr d14, [pc, #324] @ 540f0 │ │ │ │ - movs r6, #24 │ │ │ │ - lsls r7, r4, #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d9, [pc, #316] @ 58848 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vldr d8, [pc, #296] @ 58840 │ │ │ │ + vldr d11, [pc, #308] @ 58850 │ │ │ │ + vldr d12, [pc, #320] @ 58860 │ │ │ │ + vldr d13, [pc, #308] @ 58858 │ │ │ │ + vldr d14, [pc, #320] @ 58868 │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ vldr d7, [r1] │ │ │ │ - subs.w ip, ip, #1 │ │ │ │ + mov.w sl, r4, lsl #3 │ │ │ │ + add.w ip, r0, ip, lsl #3 │ │ │ │ vldr d6, [r0] │ │ │ │ - mla r6, r6, r4, r0 │ │ │ │ + vldr d4, [ip] │ │ │ │ + add.w ip, r0, sl │ │ │ │ + add sl, r1 │ │ │ │ + vldr d2, [sl] │ │ │ │ + mov.w sl, r8, lsl #3 │ │ │ │ + eor.w r8, r8, r9 │ │ │ │ vmov.f64 d10, d6 │ │ │ │ - vldr d4, [r6] │ │ │ │ - add.w r6, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [r6] │ │ │ │ - mov.w r6, r4, lsl #4 │ │ │ │ - add.w fp, r1, r6 │ │ │ │ - add r6, r0 │ │ │ │ - vldr d2, [r7] │ │ │ │ - mov.w r7, lr, lsl #3 │ │ │ │ - add r0, sl │ │ │ │ - add r1, sl │ │ │ │ + vldr d4, [ip] │ │ │ │ + mov.w ip, r4, lsl #4 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ + add.w fp, r1, ip │ │ │ │ + add ip, r0 │ │ │ │ + add r1, r7 │ │ │ │ + add r0, r7 │ │ │ │ vldr d3, [fp] │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ - eor.w lr, lr, r8 │ │ │ │ vsub.f64 d0, d4, d3 │ │ │ │ vadd.f64 d3, d4, d3 │ │ │ │ - vldr d4, [r6] │ │ │ │ - add.w r6, r3, r7 │ │ │ │ + vldr d4, [ip] │ │ │ │ + add.w ip, r3, sl │ │ │ │ vsub.f64 d1, d2, d4 │ │ │ │ vadd.f64 d4, d2, d4 │ │ │ │ vmla.f64 d10, d0, d14 │ │ │ │ vmul.f64 d2, d4, d8 │ │ │ │ vmla.f64 d2, d3, d9 │ │ │ │ vmla.f64 d2, d7, d11 │ │ │ │ vneg.f64 d2, d2 │ │ │ │ vstr d2, [r3] │ │ │ │ vmul.f64 d2, d7, d8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - add r3, r9 │ │ │ │ + add r3, r6 │ │ │ │ vnmls.f64 d2, d4, d9 │ │ │ │ vnmls.f64 d7, d3, d8 │ │ │ │ vmls.f64 d2, d3, d11 │ │ │ │ vmls.f64 d7, d4, d11 │ │ │ │ vmov.f64 d4, d6 │ │ │ │ vmla.f64 d4, d1, d13 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [ip] │ │ │ │ vmul.f64 d2, d5, d13 │ │ │ │ + add ip, sl │ │ │ │ + mov.w sl, r5, lsl #4 │ │ │ │ vmla.f64 d2, d1, d12 │ │ │ │ - add r6, r7 │ │ │ │ - mov.w r7, r5, lsl #4 │ │ │ │ vadd.f64 d2, d2, d10 │ │ │ │ vstr d2, [r2] │ │ │ │ - vstr d7, [r6] │ │ │ │ + vstr d7, [ip] │ │ │ │ vmul.f64 d7, d0, d12 │ │ │ │ + add.w ip, r2, sl │ │ │ │ + add r2, r6 │ │ │ │ vmla.f64 d7, d5, d14 │ │ │ │ - add.w r6, r2, r7 │ │ │ │ - add r2, r9 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vmul.f64 d7, d0, d13 │ │ │ │ vmla.f64 d7, d1, d14 │ │ │ │ - vstr d4, [r6] │ │ │ │ + vstr d4, [ip] │ │ │ │ vmov.f64 d4, d6 │ │ │ │ - vmla.f64 d4, d5, d12 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ + sub.w ip, ip, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r9 │ │ │ │ + vmla.f64 d4, d5, d12 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - sub.w r6, r6, r5, lsl #3 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vstr d4, [r6] │ │ │ │ - add r6, r7 │ │ │ │ - vstr d6, [r6] │ │ │ │ - bne.w 53fae │ │ │ │ - vpop {d8-d14} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + vstr d4, [ip] │ │ │ │ + add ip, sl │ │ │ │ + vstr d6, [ip] │ │ │ │ + bne.w 5872a │ │ │ │ + b.n 586f0 │ │ │ │ nop.w │ │ │ │ strd r0, r5, [r9, #-352]! @ 0x160 │ │ │ │ adds r2, #156 @ 0x9c │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ udf #75 @ 0x4b │ │ │ │ strb r5, [r0, #20] │ │ │ │ lsls r3, r0, #19 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ add r3, sp, #772 @ 0x304 │ │ │ │ - ldr r5, [pc, #452] @ (542a0 ) │ │ │ │ + ldr r5, [pc, #452] @ (58a18 ) │ │ │ │ stmia r4!, {r6, r7} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ ldrb r1, [r6, r1] │ │ │ │ add r1, sp, #812 @ 0x32c │ │ │ │ - bmi.n 54060 │ │ │ │ + bmi.n 587d8 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ cmp sl, r0 │ │ │ │ - b.n 546f2 │ │ │ │ + b.n 58e6a │ │ │ │ ldrb r0, [r2, #14] │ │ │ │ subs r7, #204 @ 0xcc │ │ │ │ ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ @ instruction: 0xf3a03fe3 │ │ │ │ - add r5, sp, #592 @ 0x250 │ │ │ │ + bvs.n 588c4 │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00054100 : │ │ │ │ - ldr r2, [pc, #8] @ (5410c ) │ │ │ │ - ldr r1, [pc, #12] @ (54110 ) │ │ │ │ +00058878 : │ │ │ │ + ldr r2, [pc, #8] @ (58884 ) │ │ │ │ + ldr r1, [pc, #12] @ (58888 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldrh r0, [r2, #28] │ │ │ │ + push {r3, r4} │ │ │ │ movs r4, r0 │ │ │ │ - ldc2 15, cr15, [r7, #-1020] @ 0xfffffc04 │ │ │ │ + ldc2l 15, cr15, [r7], #1020 @ 0x3fc │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #664] @ 543b8 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d13} │ │ │ │ - ldrd r6, lr, [sp, #92] @ 0x5c │ │ │ │ - add r8, pc │ │ │ │ - ldrd r4, r5, [sp, #84] @ 0x54 │ │ │ │ - cmp.w lr, #0 │ │ │ │ + ldr.w ip, [pc, #684] @ 58b58 │ │ │ │ + ldrd r5, r8, [sp, #92] @ 0x5c │ │ │ │ + ldrd r6, r4, [sp, #84] @ 0x54 │ │ │ │ + add ip, pc │ │ │ │ ldr r7, [sp, #104] @ 0x68 │ │ │ │ - ble.w 5426c │ │ │ │ - ldr.w r9, [pc, #640] @ 543bc │ │ │ │ - mov ip, r2 │ │ │ │ - ldr.w r2, [r8, r9] │ │ │ │ - ldr.w r8, [r2] │ │ │ │ + cmp.w r8, #0 │ │ │ │ + ble.w 589fc │ │ │ │ + ldr.w r9, [pc, #664] @ 58b5c │ │ │ │ + mov lr, r2 │ │ │ │ + ldr.w r2, [ip, r9] │ │ │ │ + ldr.w r9, [r2] │ │ │ │ ldr r2, [sp, #100] @ 0x64 │ │ │ │ cmp r2, #1 │ │ │ │ it eq │ │ │ │ cmpeq r7, #1 │ │ │ │ - bne.w 54274 │ │ │ │ - vldr d13, [pc, #588] @ 543a0 │ │ │ │ - mov.w r9, #24 │ │ │ │ - vldr d0, [pc, #588] @ 543a8 │ │ │ │ - vldr d1, [pc, #592] @ 543b0 │ │ │ │ - lsls r7, r4, #4 │ │ │ │ + bne.w 58a16 │ │ │ │ + vldr d13, [pc, #612] @ 58b40 │ │ │ │ + vldr d0, [pc, #616] @ 58b48 │ │ │ │ + vldr d1, [pc, #620] @ 58b50 │ │ │ │ + mov.w r7, r6, lsl #4 │ │ │ │ + subs.w r8, r8, #1 │ │ │ │ vldr d9, [r0] │ │ │ │ - adds r2, r0, r7 │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ + add.w r2, r0, r7 │ │ │ │ vldr d11, [r2] │ │ │ │ - mov.w r2, r4, lsl #3 │ │ │ │ - add.w sl, r0, r2 │ │ │ │ + mov.w r2, r6, lsl #3 │ │ │ │ + eor.w r6, r6, r9 │ │ │ │ + add.w ip, r0, r2 │ │ │ │ add r2, r1 │ │ │ │ add.w r0, r0, #8 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ - vldr d6, [sl] │ │ │ │ - add sl, r7 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add ip, r7 │ │ │ │ + vldr d7, [ip] │ │ │ │ + add.w ip, r1, r7 │ │ │ │ + add.w r1, r1, #8 │ │ │ │ vldr d4, [r2] │ │ │ │ add r2, r7 │ │ │ │ - vldr d7, [sl] │ │ │ │ - add.w sl, r1, r7 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ vldr d2, [r2] │ │ │ │ - mla r7, r9, r5, ip │ │ │ │ - mla r2, r9, r6, r3 │ │ │ │ - add.w r1, r1, #8 │ │ │ │ + add.w r2, r5, r5, lsl #1 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sl] │ │ │ │ - mov.w sl, r5, lsl #3 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ + add.w r2, r3, r2, lsl #3 │ │ │ │ add.w r3, r3, #8 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ - vmul.f64 d3, d6, d1 │ │ │ │ + add.w ip, lr, ip, lsl #3 │ │ │ │ vmul.f64 d12, d7, d13 │ │ │ │ vldr d7, [r1, #-8] │ │ │ │ + vmul.f64 d3, d6, d1 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ vnmls.f64 d3, d7, d0 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vmla.f64 d7, d6, d0 │ │ │ │ - vmul.f64 d6, d2, d0 │ │ │ │ vadd.f64 d8, d5, d9 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ + vmla.f64 d7, d6, d0 │ │ │ │ + vmul.f64 d6, d2, d0 │ │ │ │ vnmls.f64 d6, d4, d1 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ vmla.f64 d4, d2, d1 │ │ │ │ vadd.f64 d2, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vsub.f64 d10, d8, d2 │ │ │ │ vadd.f64 d2, d2, d8 │ │ │ │ - vstr d10, [r7] │ │ │ │ + vstr d10, [ip] │ │ │ │ vadd.f64 d10, d4, d7 │ │ │ │ - vstmia ip!, {d2} │ │ │ │ - vadd.f64 d2, d12, d11 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - sub.w r7, r7, sl │ │ │ │ + vstmia lr!, {d2} │ │ │ │ + vadd.f64 d2, d12, d11 │ │ │ │ vsub.f64 d11, d11, d12 │ │ │ │ - vadd.f64 d8, d2, d10 │ │ │ │ - vsub.f64 d2, d2, d10 │ │ │ │ + sub.w ip, ip, r7 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ + vadd.f64 d8, d2, d10 │ │ │ │ + vsub.f64 d2, d2, d10 │ │ │ │ vneg.f64 d8, d8 │ │ │ │ vstr d8, [r3, #-8] │ │ │ │ vstr d2, [r2] │ │ │ │ - vstr d4, [r7] │ │ │ │ - sub.w r7, r7, sl │ │ │ │ - vstr d7, [r7] │ │ │ │ - mov.w r7, r6, lsl #3 │ │ │ │ + vstr d4, [ip] │ │ │ │ + sub.w ip, ip, r7 │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r9 │ │ │ │ + vstr d7, [ip] │ │ │ │ vsub.f64 d7, d6, d11 │ │ │ │ - sub.w r2, r2, r7 │ │ │ │ vadd.f64 d11, d11, d6 │ │ │ │ - eor.w r6, r6, r8 │ │ │ │ + sub.w r2, r2, r7 │ │ │ │ vstr d7, [r2] │ │ │ │ sub.w r2, r2, r7 │ │ │ │ vstr d11, [r2] │ │ │ │ - bne.w 54162 │ │ │ │ + bne.w 588e6 │ │ │ │ vpop {d8-d13} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - mov.w sl, r2, lsl #3 │ │ │ │ - mov.w fp, r7, lsl #3 │ │ │ │ - vldr d13, [pc, #288] @ 543a0 │ │ │ │ - vldr d0, [pc, #292] @ 543a8 │ │ │ │ - vldr d1, [pc, #296] @ 543b0 │ │ │ │ - lsls r7, r4, #4 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d13, [pc, #296] @ 58b40 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d0, [pc, #292] @ 58b48 │ │ │ │ + vldr d1, [pc, #296] @ 58b50 │ │ │ │ + mov.w sl, r6, lsl #4 │ │ │ │ + subs.w r8, r8, #1 │ │ │ │ vldr d9, [r0] │ │ │ │ - adds r2, r0, r7 │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ - vldr d11, [r2] │ │ │ │ - mov.w r2, r4, lsl #3 │ │ │ │ - add.w r9, r0, r2 │ │ │ │ - add r2, r1 │ │ │ │ - add r0, sl │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ - vldr d7, [r9] │ │ │ │ - add r9, r7 │ │ │ │ - vldr d2, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - vldr d6, [r9] │ │ │ │ - add.w r9, r1, r7 │ │ │ │ - vldr d4, [r2] │ │ │ │ - mov.w r2, #24 │ │ │ │ + add.w ip, r0, sl │ │ │ │ + vldr d11, [ip] │ │ │ │ + mov.w ip, r6, lsl #3 │ │ │ │ + eor.w r6, r6, r9 │ │ │ │ + add.w fp, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + add r0, r2 │ │ │ │ + vldr d7, [fp] │ │ │ │ + add fp, sl │ │ │ │ + vldr d6, [fp] │ │ │ │ + add.w fp, r1, sl │ │ │ │ + vldr d2, [ip] │ │ │ │ + add ip, sl │ │ │ │ + add.w sl, r4, r4, lsl #1 │ │ │ │ + vldr d4, [ip] │ │ │ │ + add.w sl, lr, sl, lsl #3 │ │ │ │ + add.w ip, r5, r5, lsl #1 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ - mla r7, r2, r5, ip │ │ │ │ - mla r2, r2, r6, r3 │ │ │ │ - add r1, sl │ │ │ │ + add.w ip, r3, ip, lsl #3 │ │ │ │ + add r1, r2 │ │ │ │ vmul.f64 d12, d7, d13 │ │ │ │ - vldr d7, [r9] │ │ │ │ + vldr d7, [fp] │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ - mov.w r9, r5, lsl #3 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ + mov.w fp, r4, lsl #3 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ vmul.f64 d3, d7, d1 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vmla.f64 d7, d6, d1 │ │ │ │ vnmls.f64 d3, d6, d0 │ │ │ │ + vmla.f64 d7, d6, d1 │ │ │ │ vmul.f64 d6, d4, d0 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vmla.f64 d4, d2, d0 │ │ │ │ vnmls.f64 d6, d2, d1 │ │ │ │ + vmla.f64 d4, d2, d0 │ │ │ │ vadd.f64 d2, d9, d5 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ vadd.f64 d8, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vsub.f64 d10, d2, d8 │ │ │ │ vadd.f64 d2, d2, d8 │ │ │ │ - vstr d10, [r7] │ │ │ │ + vstr d10, [sl] │ │ │ │ vadd.f64 d10, d7, d4 │ │ │ │ - vstr d2, [ip] │ │ │ │ - vadd.f64 d2, d11, d12 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - sub.w r7, r7, r9 │ │ │ │ + vstr d2, [lr] │ │ │ │ + vadd.f64 d2, d11, d12 │ │ │ │ vsub.f64 d11, d11, d12 │ │ │ │ - add ip, fp │ │ │ │ - vadd.f64 d8, d10, d2 │ │ │ │ - vsub.f64 d2, d2, d10 │ │ │ │ + sub.w sl, sl, fp │ │ │ │ + add lr, r7 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ + vadd.f64 d8, d10, d2 │ │ │ │ + vsub.f64 d2, d2, d10 │ │ │ │ vsub.f64 d7, d6, d11 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ vneg.f64 d8, d8 │ │ │ │ vstr d8, [r3] │ │ │ │ - add r3, fp │ │ │ │ - vstr d2, [r2] │ │ │ │ - vstr d4, [r7] │ │ │ │ - sub.w r7, r7, r9 │ │ │ │ - vstr d5, [r7] │ │ │ │ - mov.w r7, r6, lsl #3 │ │ │ │ - sub.w r2, r2, r7 │ │ │ │ - eor.w r6, r6, r8 │ │ │ │ - vstr d7, [r2] │ │ │ │ - sub.w r2, r2, r7 │ │ │ │ - vstr d6, [r2] │ │ │ │ - bne.w 54288 │ │ │ │ - vpop {d8-d13} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + add r3, r7 │ │ │ │ + vstr d2, [ip] │ │ │ │ + vstr d4, [sl] │ │ │ │ + sub.w sl, sl, fp │ │ │ │ + vstr d5, [sl] │ │ │ │ + mov.w sl, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r9 │ │ │ │ + sub.w ip, ip, sl │ │ │ │ + vstr d7, [ip] │ │ │ │ + sub.w ip, ip, sl │ │ │ │ + vstr d6, [ip] │ │ │ │ + bne.w 58a2a │ │ │ │ + b.n 589fc │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 54620 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 58dc0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 5466c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 58e0c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - add r2, sp, #624 @ 0x270 │ │ │ │ + bcc.n 58b7c │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -000543c0 : │ │ │ │ - ldr r2, [pc, #8] @ (543cc ) │ │ │ │ - ldr r1, [pc, #12] @ (543d0 ) │ │ │ │ +00058b60 : │ │ │ │ + ldr r2, [pc, #8] @ (58b6c ) │ │ │ │ + ldr r1, [pc, #12] @ (58b70 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldrh r0, [r0, #8] │ │ │ │ + cbz r0, 58b88 │ │ │ │ movs r4, r0 │ │ │ │ - stc2l 15, cr15, [pc, #-1020] @ 53fd8 │ │ │ │ + stc2 15, cr15, [r7, #-1020]! @ 0xfffffc04 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #1112] @ 54838 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #28 │ │ │ │ - add r8, pc │ │ │ │ + ldr.w r8, [pc, #1140] @ 59008 │ │ │ │ ldrd r6, lr, [sp, #136] @ 0x88 │ │ │ │ ldrd r4, r5, [sp, #128] @ 0x80 │ │ │ │ - cmp.w lr, #0 │ │ │ │ + add r8, pc │ │ │ │ ldr r7, [sp, #148] @ 0x94 │ │ │ │ - ble.w 545e2 │ │ │ │ - ldr.w r9, [pc, #1088] @ 5483c │ │ │ │ + cmp.w lr, #0 │ │ │ │ + ble.w 58d9a │ │ │ │ + ldr.w r9, [pc, #1120] @ 5900c │ │ │ │ mov ip, r3 │ │ │ │ ldr.w r3, [r8, r9] │ │ │ │ ldr.w r8, [r3] │ │ │ │ ldr r3, [sp, #144] @ 0x90 │ │ │ │ cmp r3, #1 │ │ │ │ it eq │ │ │ │ cmpeq r7, #1 │ │ │ │ - bne.w 545ec │ │ │ │ - vldr d14, [pc, #952] @ 547d0 │ │ │ │ - vldr d15, [pc, #956] @ 547d8 │ │ │ │ - mov.w fp, #24 │ │ │ │ - lsls r7, r4, #3 │ │ │ │ - adds r3, r1, r7 │ │ │ │ + bne.w 58db6 │ │ │ │ + vldr d14, [pc, #984] @ 58fa0 │ │ │ │ + vldr d15, [pc, #988] @ 58fa8 │ │ │ │ + add.w sl, r4, r4, lsl #1 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d7, [r0] │ │ │ │ subs.w lr, lr, #1 │ │ │ │ - mul.w sl, fp, r4 │ │ │ │ - vldr d12, [pc, #936] @ 547e0 │ │ │ │ - vldr d13, [r3] │ │ │ │ - add r3, r7 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w sl, sl, lsl #3 │ │ │ │ + add.w r3, r1, r7 │ │ │ │ + add.w fp, r5, r5, lsl #1 │ │ │ │ + vldr d12, [pc, #960] @ 58fb0 │ │ │ │ add.w r9, r0, sl │ │ │ │ - vldr d11, [pc, #932] @ 547e8 │ │ │ │ - vldr d10, [r3] │ │ │ │ + vldr d13, [r3] │ │ │ │ add r3, r7 │ │ │ │ vldr d5, [r9] │ │ │ │ add.w r9, r0, r7 │ │ │ │ - mov.w r7, r5, lsl #3 │ │ │ │ vldr d9, [r9] │ │ │ │ add r9, sl │ │ │ │ + vldr d10, [r3] │ │ │ │ + add r3, r7 │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ + vldr d1, [r9] │ │ │ │ vsub.f64 d3, d13, d5 │ │ │ │ vadd.f64 d13, d5, d13 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, r2, r7 │ │ │ │ - vldr d1, [r9] │ │ │ │ add.w r9, r0, r4, lsl #4 │ │ │ │ add.w r0, r0, #8 │ │ │ │ eor.w r4, r4, r8 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add.w r3, r2, r7 │ │ │ │ + vldr d0, [r9] │ │ │ │ + mov.w r9, r6, lsl #3 │ │ │ │ vsub.f64 d4, d10, d1 │ │ │ │ vadd.f64 d10, d1, d10 │ │ │ │ vldmia r1!, {d1} │ │ │ │ - vldr d0, [r9] │ │ │ │ - mov.w r9, r6, lsl #3 │ │ │ │ add.w sl, ip, r9 │ │ │ │ + vldr d11, [pc, #872] @ 58fb8 │ │ │ │ vadd.f64 d8, d5, d1 │ │ │ │ vsub.f64 d2, d9, d4 │ │ │ │ vmla.f64 d9, d4, d6 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ vsub.f64 d4, d0, d8 │ │ │ │ vmla.f64 d0, d8, d6 │ │ │ │ - vldr d8, [pc, #832] @ 547f0 │ │ │ │ + vldr d8, [pc, #852] @ 58fc0 │ │ │ │ vsub.f64 d1, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vmul.f64 d1, d1, d14 │ │ │ │ vstr d1, [sl] │ │ │ │ vsub.f64 d1, d7, d3 │ │ │ │ vmla.f64 d7, d3, d6 │ │ │ │ - vldr d3, [pc, #812] @ 547f8 │ │ │ │ + vldr d3, [pc, #832] @ 58fc8 │ │ │ │ add.w sl, sl, r6, lsl #4 │ │ │ │ eor.w r6, r6, r8 │ │ │ │ vmov.f64 d2, d1 │ │ │ │ vmls.f64 d2, d4, d6 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vstr d2, [r3] │ │ │ │ - mla r3, fp, r5, r3 │ │ │ │ - vldr d2, [pc, #788] @ 54800 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ + add.w r3, r3, fp, lsl #3 │ │ │ │ + vldr d2, [pc, #808] @ 58fd0 │ │ │ │ vstr d4, [r3] │ │ │ │ sub.w r3, r3, r7 │ │ │ │ - vldr d4, [pc, #780] @ 54808 │ │ │ │ + vldr d4, [pc, #804] @ 58fd8 │ │ │ │ vmul.f64 d1, d5, d4 │ │ │ │ - vldr d4, [pc, #780] @ 54810 │ │ │ │ + vldr d4, [pc, #804] @ 58fe0 │ │ │ │ vmla.f64 d1, d0, d4 │ │ │ │ - vldr d4, [pc, #780] @ 54818 │ │ │ │ + vldr d4, [pc, #804] @ 58fe8 │ │ │ │ vmul.f64 d4, d5, d4 │ │ │ │ vnmls.f64 d4, d0, d3 │ │ │ │ vmul.f64 d3, d9, d15 │ │ │ │ vnmls.f64 d3, d10, d8 │ │ │ │ vstr d3, [sp, #8] │ │ │ │ vmul.f64 d3, d9, d12 │ │ │ │ vmla.f64 d3, d10, d11 │ │ │ │ - vldr d11, [pc, #756] @ 54820 │ │ │ │ + vldr d11, [pc, #780] @ 58ff0 │ │ │ │ vmul.f64 d11, d10, d11 │ │ │ │ - vnmls.f64 d11, d9, d2 │ │ │ │ - vldr d2, [pc, #688] @ 547e8 │ │ │ │ vstr d3, [sp] │ │ │ │ + vnmls.f64 d11, d9, d2 │ │ │ │ + vldr d2, [pc, #708] @ 58fb8 │ │ │ │ vmul.f64 d2, d5, d2 │ │ │ │ vmla.f64 d2, d0, d12 │ │ │ │ vmul.f64 d12, d0, d15 │ │ │ │ - vldr d0, [pc, #732] @ 54828 │ │ │ │ + vldr d0, [pc, #756] @ 58ff8 │ │ │ │ vnmls.f64 d12, d5, d8 │ │ │ │ - vldr d5, [pc, #732] @ 54830 │ │ │ │ - vmul.f64 d5, d9, d5 │ │ │ │ - vmla.f64 d5, d10, d0 │ │ │ │ + vldr d5, [pc, #756] @ 59000 │ │ │ │ vadd.f64 d3, d2, d11 │ │ │ │ vsub.f64 d11, d11, d2 │ │ │ │ + vmul.f64 d5, d9, d5 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ + vmla.f64 d5, d10, d0 │ │ │ │ vsub.f64 d11, d11, d13 │ │ │ │ vsub.f64 d0, d12, d5 │ │ │ │ vadd.f64 d5, d5, d12 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ vmul.f64 d0, d0, d6 │ │ │ │ - vmls.f64 d8, d13, d14 │ │ │ │ vmla.f64 d2, d5, d14 │ │ │ │ + vmls.f64 d8, d13, d14 │ │ │ │ vnmls.f64 d0, d11, d14 │ │ │ │ vmls.f64 d2, d3, d6 │ │ │ │ vstmia ip!, {d8} │ │ │ │ vadd.f64 d8, d3, d7 │ │ │ │ vstmia r2!, {d8} │ │ │ │ vstr d0, [sl] │ │ │ │ sub.w sl, sl, r9 │ │ │ │ @@ -91982,155 +94236,160 @@ │ │ │ │ vstr d2, [r3] │ │ │ │ sub.w r3, r3, r7 │ │ │ │ vldr d2, [sp, #8] │ │ │ │ vadd.f64 d3, d0, d1 │ │ │ │ vsub.f64 d1, d1, d0 │ │ │ │ vsub.f64 d5, d4, d2 │ │ │ │ vadd.f64 d4, d2, d4 │ │ │ │ - vmla.f64 d7, d1, d6 │ │ │ │ vsub.f64 d3, d13, d3 │ │ │ │ + vmla.f64 d7, d1, d6 │ │ │ │ vmul.f64 d5, d5, d6 │ │ │ │ - vmla.f64 d5, d3, d14 │ │ │ │ vmla.f64 d7, d4, d14 │ │ │ │ + vmla.f64 d5, d3, d14 │ │ │ │ vstr d5, [sl] │ │ │ │ vstr d7, [r3] │ │ │ │ - bne.w 5441c │ │ │ │ + bne.w 58bcc │ │ │ │ add sp, #28 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - vldr d14, [pc, #480] @ 547d0 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - vldr d15, [pc, #484] @ 547d8 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d14, [pc, #484] @ 58fa0 │ │ │ │ + vldr d15, [pc, #512] @ 58fc0 │ │ │ │ str r3, [sp, #8] │ │ │ │ - lsls r3, r7, #3 │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ str r3, [sp, #20] │ │ │ │ - mov.w r9, #24 │ │ │ │ - lsls r7, r4, #3 │ │ │ │ - adds r3, r1, r7 │ │ │ │ + add.w sl, r4, r4, lsl #1 │ │ │ │ vmov.f64 d9, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d7, [r0] │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ subs.w lr, lr, #1 │ │ │ │ - mul.w fp, r9, r4 │ │ │ │ - vldr d11, [pc, #464] @ 547e8 │ │ │ │ + mov.w sl, sl, lsl #3 │ │ │ │ + vldr d11, [pc, #452] @ 58fa8 │ │ │ │ + add.w r3, r1, r7 │ │ │ │ + add.w r9, r0, sl │ │ │ │ vldr d5, [r3] │ │ │ │ add r3, r7 │ │ │ │ - add.w sl, r0, fp │ │ │ │ + vldr d12, [r9] │ │ │ │ + add.w r9, r0, r7 │ │ │ │ + vldr d10, [r9] │ │ │ │ + add r9, sl │ │ │ │ + mov.w sl, r6, lsl #3 │ │ │ │ + vldr d1, [r9] │ │ │ │ + add.w r9, r0, r4, lsl #4 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ vldr d6, [r3] │ │ │ │ add r3, r7 │ │ │ │ - vldr d12, [sl] │ │ │ │ - add.w sl, r0, r7 │ │ │ │ - vldr d10, [sl] │ │ │ │ - add sl, fp │ │ │ │ vsub.f64 d3, d5, d12 │ │ │ │ vadd.f64 d12, d5, d12 │ │ │ │ + add.w r7, ip, sl │ │ │ │ vldr d5, [r3] │ │ │ │ - mov.w fp, r6, lsl #3 │ │ │ │ - vldr d1, [sl] │ │ │ │ - add.w sl, r0, r4, lsl #4 │ │ │ │ - add.w r7, ip, fp │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ + add.w r3, r5, r5, lsl #1 │ │ │ │ + vldr d0, [r9] │ │ │ │ + mov.w r9, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ vsub.f64 d2, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vldr d1, [r1] │ │ │ │ - vldr d0, [sl] │ │ │ │ - mov.w sl, r5, lsl #3 │ │ │ │ - add.w r3, r2, sl │ │ │ │ + add.w fp, r2, r9 │ │ │ │ + add.w r3, fp, r3, lsl #3 │ │ │ │ vadd.f64 d8, d1, d5 │ │ │ │ vsub.f64 d4, d10, d2 │ │ │ │ vmla.f64 d10, d2, d9 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ - vmul.f64 d13, d6, d11 │ │ │ │ vsub.f64 d2, d0, d8 │ │ │ │ vmla.f64 d0, d8, d9 │ │ │ │ vsub.f64 d1, d2, d4 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vmul.f64 d1, d1, d14 │ │ │ │ vstr d1, [r7] │ │ │ │ vsub.f64 d1, d7, d3 │ │ │ │ vmla.f64 d7, d3, d9 │ │ │ │ - vldr d3, [pc, #340] @ 547f8 │ │ │ │ + vldr d3, [pc, #328] @ 58fc8 │ │ │ │ add.w r7, r7, r6, lsl #4 │ │ │ │ eor.w r6, r6, r8 │ │ │ │ vmov.f64 d2, d1 │ │ │ │ vadd.f64 d1, d1, d4 │ │ │ │ vmls.f64 d2, d4, d9 │ │ │ │ - vldr d4, [pc, #340] @ 54810 │ │ │ │ + vldr d4, [pc, #328] @ 58fe0 │ │ │ │ vmul.f64 d8, d0, d4 │ │ │ │ - vldr d4, [pc, #324] @ 54808 │ │ │ │ + vldr d4, [pc, #312] @ 58fd8 │ │ │ │ + vstr d2, [fp] │ │ │ │ + vldr d2, [pc, #272] @ 58fb8 │ │ │ │ vmla.f64 d8, d5, d4 │ │ │ │ - vldr d4, [pc, #332] @ 54818 │ │ │ │ - vstr d2, [r3] │ │ │ │ - mla r3, r9, r5, r3 │ │ │ │ - vmul.f64 d4, d5, d4 │ │ │ │ - vldr d2, [pc, #276] @ 547f0 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ vstr d1, [r3] │ │ │ │ - sub.w r3, r3, sl │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ + vldr d4, [pc, #304] @ 58fe8 │ │ │ │ + vldr d1, [pc, #244] @ 58fb0 │ │ │ │ + vmul.f64 d13, d6, d2 │ │ │ │ + vmul.f64 d4, d5, d4 │ │ │ │ + vmla.f64 d13, d10, d1 │ │ │ │ + vldr d1, [pc, #292] @ 58ff0 │ │ │ │ vnmls.f64 d4, d0, d3 │ │ │ │ - vmul.f64 d3, d10, d15 │ │ │ │ - vldr d1, [pc, #300] @ 54820 │ │ │ │ - vnmls.f64 d3, d6, d2 │ │ │ │ + vmul.f64 d3, d10, d11 │ │ │ │ + vmul.f64 d11, d0, d11 │ │ │ │ vmul.f64 d1, d6, d1 │ │ │ │ - vldr d2, [pc, #224] @ 547e0 │ │ │ │ - vmla.f64 d13, d10, d2 │ │ │ │ + vnmls.f64 d3, d6, d15 │ │ │ │ + vnmls.f64 d11, d5, d15 │ │ │ │ vstr d3, [sp] │ │ │ │ - vldr d3, [pc, #244] @ 54800 │ │ │ │ + vldr d3, [pc, #228] @ 58fd0 │ │ │ │ vnmls.f64 d1, d10, d3 │ │ │ │ - vmul.f64 d3, d0, d2 │ │ │ │ - vmla.f64 d3, d5, d11 │ │ │ │ - vmul.f64 d11, d0, d15 │ │ │ │ - vldr d0, [pc, #208] @ 547f0 │ │ │ │ - vnmls.f64 d11, d5, d0 │ │ │ │ - vldr d5, [pc, #256] @ 54828 │ │ │ │ + vldr d3, [pc, #188] @ 58fb0 │ │ │ │ + vmul.f64 d3, d0, d3 │ │ │ │ + vmla.f64 d3, d5, d2 │ │ │ │ + vldr d5, [pc, #248] @ 58ff8 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #256] @ 54830 │ │ │ │ + vldr d5, [pc, #248] @ 59000 │ │ │ │ vadd.f64 d2, d1, d3 │ │ │ │ vsub.f64 d1, d1, d3 │ │ │ │ vldr d3, [sp] │ │ │ │ vmla.f64 d6, d10, d5 │ │ │ │ vsub.f64 d1, d1, d12 │ │ │ │ vsub.f64 d5, d11, d6 │ │ │ │ vadd.f64 d11, d11, d6 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vmls.f64 d0, d12, d14 │ │ │ │ vmla.f64 d6, d11, d14 │ │ │ │ + vmls.f64 d0, d12, d14 │ │ │ │ vnmls.f64 d5, d1, d14 │ │ │ │ vmls.f64 d6, d2, d9 │ │ │ │ vstr d0, [ip] │ │ │ │ vadd.f64 d0, d7, d2 │ │ │ │ vstr d0, [r2] │ │ │ │ vstr d5, [r7] │ │ │ │ vadd.f64 d5, d8, d13 │ │ │ │ vsub.f64 d8, d8, d13 │ │ │ │ vstr d6, [r3] │ │ │ │ vsub.f64 d6, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - sub.w r3, r3, sl │ │ │ │ - sub.w r7, r7, fp │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ + sub.w r7, r7, sl │ │ │ │ vsub.f64 d5, d12, d5 │ │ │ │ vmla.f64 d7, d8, d9 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ - vmla.f64 d6, d5, d14 │ │ │ │ vmla.f64 d7, d4, d14 │ │ │ │ + vmla.f64 d6, d5, d14 │ │ │ │ vstr d6, [r7] │ │ │ │ vstr d7, [r3] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ add r0, r3 │ │ │ │ add r1, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ add r2, r3 │ │ │ │ add ip, r3 │ │ │ │ - bne.w 545fc │ │ │ │ - add sp, #28 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.w 58dca │ │ │ │ + b.n 58d9a │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (54a7c ) │ │ │ │ + ldr r4, [pc, #680] @ (5924c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ adds r7, r2, #0 │ │ │ │ ldrh r1, [r0, #36] @ 0x24 │ │ │ │ strh r3, [r1, #28] │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ strb r2, [r1, #14] │ │ │ │ @@ -92142,18 +94401,18 @@ │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ movs r0, #68 @ 0x44 │ │ │ │ cmp r7, #238 @ 0xee │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ subs r7, #195 @ 0xc3 │ │ │ │ lsrs r5, r6, #15 │ │ │ │ strb r2, [r1, #18] │ │ │ │ - b.n 54f50 │ │ │ │ + b.n 59720 │ │ │ │ subs r7, #213 @ 0xd5 │ │ │ │ str r1, [r7, r0] │ │ │ │ - add r2, pc, #828 @ (adr r2, 54b40 ) │ │ │ │ + add r2, pc, #828 @ (adr r2, 59310 ) │ │ │ │ strh r7, [r5, #26] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ strb r7, [r2, #13] │ │ │ │ lsls r4, r1, #13 │ │ │ │ @ instruction: 0xf4e93fd2 │ │ │ │ cmp r5, #28 │ │ │ │ negs r2, r2 │ │ │ │ @@ -92161,1708 +94420,1749 @@ │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldr r1, [sp, #104] @ 0x68 │ │ │ │ ldr r6, [r3, #116] @ 0x74 │ │ │ │ lsrs r1, r4, #10 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ strh r7, [r7, #38] @ 0x26 │ │ │ │ strb r2, [r5, #3] │ │ │ │ - beq.n 548a4 │ │ │ │ + beq.n 59074 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ asrs r1, r1, #4 │ │ │ │ - b.n 54ef4 │ │ │ │ + b.n 596c4 │ │ │ │ subs r2, #175 @ 0xaf │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ asrs r5, r3, #24 │ │ │ │ strh r4, [r7, r0] │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ - add r7, pc, #888 @ (adr r7, 54bb4 ) │ │ │ │ + beq.n 59058 │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00054840 : │ │ │ │ - ldr r2, [pc, #8] @ (5484c ) │ │ │ │ - ldr r1, [pc, #12] @ (54850 ) │ │ │ │ +00059010 : │ │ │ │ + ldr r2, [pc, #8] @ (5901c ) │ │ │ │ + ldr r1, [pc, #12] @ (59020 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - strh r0, [r6, #36] @ 0x24 │ │ │ │ + add r4, sp, #896 @ 0x380 │ │ │ │ movs r4, r0 │ │ │ │ - @ instruction: 0xfb8fffff │ │ │ │ + @ instruction: 0xfb5fffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w ip, [pc, #816] @ 54b90 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #12 │ │ │ │ - add ip, pc │ │ │ │ - ldrd r5, sl, [sp, #120] @ 0x78 │ │ │ │ + ldr.w r8, [pc, #828] @ 59380 │ │ │ │ + ldrd r5, lr, [sp, #120] @ 0x78 │ │ │ │ ldrd r4, r6, [sp, #112] @ 0x70 │ │ │ │ - cmp.w sl, #0 │ │ │ │ + add r8, pc │ │ │ │ ldr r7, [sp, #128] @ 0x80 │ │ │ │ - ble.w 549f4 │ │ │ │ - ldr.w lr, [pc, #792] @ 54b94 │ │ │ │ - mov r8, r3 │ │ │ │ - ldr.w r3, [ip, lr] │ │ │ │ - ldr.w r9, [r3] │ │ │ │ + cmp.w lr, #0 │ │ │ │ + ble.w 591d8 │ │ │ │ + ldr.w r9, [pc, #808] @ 59384 │ │ │ │ + mov ip, r3 │ │ │ │ + ldr.w r3, [r8, r9] │ │ │ │ + ldr.w r8, [r3] │ │ │ │ ldr r3, [sp, #132] @ 0x84 │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r3, #1 │ │ │ │ - bne.w 549fe │ │ │ │ - mov.w fp, #24 │ │ │ │ - vldr d14, [pc, #732] @ 54b78 │ │ │ │ - vldr d1, [pc, #736] @ 54b80 │ │ │ │ + bne.w 591f4 │ │ │ │ + vldr d14, [pc, #752] @ 59368 │ │ │ │ vmov.f64 d15, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d2, [pc, #736] @ 54b88 │ │ │ │ - lsls r7, r4, #4 │ │ │ │ + vldr d1, [pc, #752] @ 59370 │ │ │ │ + vldr d2, [pc, #756] @ 59378 │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ vldr d10, [r1] │ │ │ │ - adds r3, r0, r7 │ │ │ │ - add.w ip, r1, r7 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ + add.w r9, r1, r7 │ │ │ │ vldr d7, [r0] │ │ │ │ - subs.w sl, sl, #1 │ │ │ │ vldr d11, [r3] │ │ │ │ - mla r3, fp, r4, r0 │ │ │ │ - vldr d13, [ip] │ │ │ │ - add ip, r7 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + add.w r3, r0, r3, lsl #3 │ │ │ │ + vldr d13, [r9] │ │ │ │ + add r9, r7 │ │ │ │ + vldr d6, [r9] │ │ │ │ + mov.w r9, r6, lsl #4 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, r0, r4, lsl #5 │ │ │ │ - vldr d6, [ip] │ │ │ │ - mov.w ip, r6, lsl #4 │ │ │ │ vldr d12, [r3] │ │ │ │ mov.w r3, r4, lsl #3 │ │ │ │ - add.w lr, r0, r3 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + vadd.f64 d8, d6, d10 │ │ │ │ + vsub.f64 d6, d10, d6 │ │ │ │ + add.w sl, r0, r3 │ │ │ │ add r3, r1 │ │ │ │ vsub.f64 d5, d11, d4 │ │ │ │ - vadd.f64 d8, d6, d10 │ │ │ │ vadd.f64 d11, d4, d11 │ │ │ │ - vsub.f64 d6, d10, d6 │ │ │ │ - vldr d9, [lr] │ │ │ │ add.w r0, r0, #8 │ │ │ │ + vldr d9, [sl] │ │ │ │ add.w r1, r1, #8 │ │ │ │ - eor.w r4, r4, r9 │ │ │ │ vsub.f64 d3, d12, d9 │ │ │ │ vadd.f64 d12, d9, d12 │ │ │ │ vldr d9, [r3] │ │ │ │ add r3, r7 │ │ │ │ - add.w r7, r2, ip │ │ │ │ + add.w r7, r2, r9 │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, r8, r5, lsl #4 │ │ │ │ + add.w r3, ip, r5, lsl #4 │ │ │ │ vadd.f64 d4, d3, d9 │ │ │ │ vsub.f64 d3, d9, d3 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vadd.f64 d10, d4, d8 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vadd.f64 d8, d0, d7 │ │ │ │ vmls.f64 d7, d0, d15 │ │ │ │ vmul.f64 d10, d10, d14 │ │ │ │ vstr d8, [r7] │ │ │ │ vsub.f64 d8, d4, d13 │ │ │ │ - add r7, ip │ │ │ │ + add r7, r9 │ │ │ │ vmla.f64 d13, d4, d15 │ │ │ │ vstr d8, [r3] │ │ │ │ vmul.f64 d8, d6, d2 │ │ │ │ - vmla.f64 d8, d3, d1 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ + vmla.f64 d8, d3, d1 │ │ │ │ vnmls.f64 d6, d3, d2 │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vsub.f64 d5, d3, d8 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vstr d5, [r7] │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - sub.w r7, r7, r6, lsl #3 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - eor.w r6, r6, r9 │ │ │ │ + sub.w r7, r7, r6, lsl #3 │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ vstr d5, [r7] │ │ │ │ - sub.w r7, r7, ip │ │ │ │ - vstmia r2!, {d3} │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ vadd.f64 d5, d13, d10 │ │ │ │ + vstmia r2!, {d3} │ │ │ │ vsub.f64 d13, d13, d10 │ │ │ │ vstr d7, [r7] │ │ │ │ vmul.f64 d7, d11, d2 │ │ │ │ - vmla.f64 d7, d12, d1 │ │ │ │ vmul.f64 d11, d11, d1 │ │ │ │ mov.w r7, r5, lsl #3 │ │ │ │ add r3, r7 │ │ │ │ + vmla.f64 d7, d12, d1 │ │ │ │ vnmls.f64 d11, d12, d2 │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vneg.f64 d6, d6 │ │ │ │ - vstmia r8!, {d6} │ │ │ │ + vstmia ip!, {d6} │ │ │ │ vadd.f64 d6, d13, d11 │ │ │ │ vsub.f64 d13, d13, d11 │ │ │ │ vstr d6, [r3] │ │ │ │ add r3, r7 │ │ │ │ - mvn.w r7, #23 │ │ │ │ + sub.w r7, r5, r5, lsl #2 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ vstr d7, [r3] │ │ │ │ - mla r3, r7, r5, r3 │ │ │ │ - eor.w r5, r5, r9 │ │ │ │ + add.w r3, r3, r7, lsl #3 │ │ │ │ vstr d13, [r3] │ │ │ │ - bne.w 548a8 │ │ │ │ + bne.w 59084 │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - mov.w fp, r3, lsl #3 │ │ │ │ - vldr d14, [pc, #368] @ 54b78 │ │ │ │ - mov lr, r7 │ │ │ │ - vldr d1, [pc, #380] @ 54b88 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d14, [pc, #368] @ 59368 │ │ │ │ vmov.f64 d15, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d2, [pc, #364] @ 54b80 │ │ │ │ + mov.w sl, r7, lsl #3 │ │ │ │ + mov.w fp, r3, lsl #3 │ │ │ │ str r2, [sp, #4] │ │ │ │ - lsls r7, r4, #4 │ │ │ │ + vldr d1, [pc, #368] @ 59378 │ │ │ │ + vldr d2, [pc, #356] @ 59370 │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ vldr d10, [r1] │ │ │ │ - adds r3, r0, r7 │ │ │ │ - add.w ip, r1, r7 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ + add.w r9, r1, r7 │ │ │ │ vldr d7, [r0] │ │ │ │ - subs.w sl, sl, #1 │ │ │ │ vldr d4, [r3] │ │ │ │ - mov.w r3, #24 │ │ │ │ - vldr d13, [ip] │ │ │ │ - add ip, r7 │ │ │ │ - mla r3, r3, r4, r0 │ │ │ │ - vldr d6, [ip] │ │ │ │ - mov.w ip, r6, lsl #4 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + add.w r3, r0, r3, lsl #3 │ │ │ │ + vldr d13, [r9] │ │ │ │ + add r9, r7 │ │ │ │ + vldr d6, [r9] │ │ │ │ + mov.w r9, r6, lsl #4 │ │ │ │ vldr d11, [r3] │ │ │ │ add.w r3, r0, r4, lsl #5 │ │ │ │ - vadd.f64 d8, d10, d6 │ │ │ │ - vsub.f64 d6, d10, d6 │ │ │ │ vldr d9, [r3] │ │ │ │ mov.w r3, r4, lsl #3 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + vadd.f64 d8, d10, d6 │ │ │ │ + vsub.f64 d6, d10, d6 │ │ │ │ add.w r2, r0, r3 │ │ │ │ add r3, r1 │ │ │ │ vsub.f64 d5, d4, d11 │ │ │ │ vadd.f64 d11, d4, d11 │ │ │ │ - add r0, lr │ │ │ │ - add r1, lr │ │ │ │ + add r0, sl │ │ │ │ vldr d12, [r2] │ │ │ │ - eor.w r4, r4, r9 │ │ │ │ + add r1, sl │ │ │ │ ldr r2, [sp, #4] │ │ │ │ vsub.f64 d3, d9, d12 │ │ │ │ vadd.f64 d12, d9, d12 │ │ │ │ vldr d9, [r3] │ │ │ │ add r3, r7 │ │ │ │ - add.w r7, r2, ip │ │ │ │ + add.w r7, r2, r9 │ │ │ │ vadd.f64 d0, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, r8, r5, lsl #4 │ │ │ │ + add.w r3, ip, r5, lsl #4 │ │ │ │ vadd.f64 d4, d9, d3 │ │ │ │ vsub.f64 d3, d9, d3 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vadd.f64 d10, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vadd.f64 d8, d7, d0 │ │ │ │ vmls.f64 d7, d0, d15 │ │ │ │ vmul.f64 d10, d10, d14 │ │ │ │ vstr d8, [r7] │ │ │ │ vsub.f64 d8, d4, d13 │ │ │ │ - add r7, ip │ │ │ │ + add r7, r9 │ │ │ │ vmla.f64 d13, d4, d15 │ │ │ │ vstr d8, [r3] │ │ │ │ vmul.f64 d8, d3, d2 │ │ │ │ vmla.f64 d8, d6, d1 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vnmls.f64 d6, d3, d1 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vsub.f64 d5, d3, d8 │ │ │ │ vadd.f64 d8, d8, d3 │ │ │ │ vstr d5, [r7] │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ - sub.w r7, r7, r6, lsl #3 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - eor.w r6, r6, r9 │ │ │ │ + sub.w r7, r7, r6, lsl #3 │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ vstr d5, [r7] │ │ │ │ - sub.w r7, r7, ip │ │ │ │ - vstr d8, [r2] │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ vadd.f64 d5, d10, d13 │ │ │ │ + vstr d8, [r2] │ │ │ │ vsub.f64 d13, d13, d10 │ │ │ │ - mvn.w r2, #23 │ │ │ │ + add r2, fp │ │ │ │ vstr d7, [r7] │ │ │ │ vmul.f64 d7, d12, d2 │ │ │ │ - vmla.f64 d7, d11, d1 │ │ │ │ - vmul.f64 d11, d11, d2 │ │ │ │ mov.w r7, r5, lsl #3 │ │ │ │ + str r2, [sp, #4] │ │ │ │ add r3, r7 │ │ │ │ + vmla.f64 d7, d11, d1 │ │ │ │ + vmul.f64 d11, d11, d2 │ │ │ │ vnmls.f64 d11, d12, d1 │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vneg.f64 d6, d6 │ │ │ │ - vstr d6, [r8] │ │ │ │ + vstr d6, [ip] │ │ │ │ vadd.f64 d6, d11, d13 │ │ │ │ vsub.f64 d13, d13, d11 │ │ │ │ - add r8, fp │ │ │ │ + add ip, fp │ │ │ │ vstr d6, [r3] │ │ │ │ add r3, r7 │ │ │ │ + sub.w r7, r5, r5, lsl #2 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ vstr d7, [r3] │ │ │ │ - mla r3, r2, r5, r3 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - eor.w r5, r5, r9 │ │ │ │ - add r2, fp │ │ │ │ - str r2, [sp, #4] │ │ │ │ + add.w r3, r3, r7, lsl #3 │ │ │ │ vstr d13, [r3] │ │ │ │ - bne.w 54a18 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - b.w ff4fd2aa │ │ │ │ - b.n 5526e │ │ │ │ + bne.w 5920e │ │ │ │ + b.n 591d8 │ │ │ │ + b.w ff501a9a │ │ │ │ + b.n 59a5e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - add r3, pc, #376 @ (adr r3, 54d0c ) │ │ │ │ + ldmia r3!, {r1, r2, r4, r5, r6} │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00054b98 : │ │ │ │ - ldr r2, [pc, #8] @ (54ba4 ) │ │ │ │ - ldr r1, [pc, #12] @ (54ba8 ) │ │ │ │ +00059388 : │ │ │ │ + ldr r2, [pc, #8] @ (59394 ) │ │ │ │ + ldr r1, [pc, #12] @ (59398 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - strh r0, [r1, #12] │ │ │ │ + add r1, sp, #608 @ 0x260 │ │ │ │ movs r4, r0 │ │ │ │ - ldc2 15, cr15, [r7], #1020 @ 0x3fc │ │ │ │ + ldc2 15, cr15, [r7], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w ip, [pc, #1056] @ 54fd8 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #20 │ │ │ │ - add ip, pc │ │ │ │ - ldrd r5, fp, [sp, #128] @ 0x80 │ │ │ │ + ldr.w r8, [pc, #1076] @ 597f0 │ │ │ │ + ldrd r5, lr, [sp, #128] @ 0x80 │ │ │ │ ldrd r4, r6, [sp, #120] @ 0x78 │ │ │ │ - cmp.w fp, #0 │ │ │ │ - ldr r7, [sp, #136] @ 0x88 │ │ │ │ - ble.w 54dbc │ │ │ │ - ldr.w lr, [pc, #1032] @ 54fdc │ │ │ │ - mov r8, r3 │ │ │ │ - ldr.w r3, [ip, lr] │ │ │ │ - ldr.w r9, [r3] │ │ │ │ - ldr r3, [sp, #140] @ 0x8c │ │ │ │ - cmp r7, #1 │ │ │ │ + add r8, pc │ │ │ │ + ldr r7, [sp, #140] @ 0x8c │ │ │ │ + cmp.w lr, #0 │ │ │ │ + ble.w 595c4 │ │ │ │ + ldr.w r9, [pc, #1056] @ 597f4 │ │ │ │ + mov ip, r3 │ │ │ │ + ldr.w r3, [r8, r9] │ │ │ │ + ldr.w r8, [r3] │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ + cmp r3, #1 │ │ │ │ it eq │ │ │ │ - cmpeq r3, #1 │ │ │ │ - bne.w 54dc6 │ │ │ │ - mov.w sl, #24 │ │ │ │ - vldr d1, [pc, #964] @ 54fb8 │ │ │ │ - lsls r7, r4, #4 │ │ │ │ - vldr d6, [r0] │ │ │ │ - adds r3, r0, r7 │ │ │ │ + cmpeq r7, #1 │ │ │ │ + bne.w 595e0 │ │ │ │ + vldr d1, [pc, #992] @ 597d0 │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ vmov.f64 d2, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d3, [pc, #956] @ 54fc0 │ │ │ │ - mvn.w fp, #23 │ │ │ │ - vmov.f64 d13, d6 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ + vldr d6, [r0] │ │ │ │ + sub.w fp, r5, r5, lsl #2 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ + vldr d3, [pc, #972] @ 597d8 │ │ │ │ vldr d7, [r3] │ │ │ │ add r3, r7 │ │ │ │ vldr d5, [r3] │ │ │ │ - mul.w r3, sl, r4 │ │ │ │ - add.w ip, r0, r3 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + vmov.f64 d13, d6 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r9, r0, r3 │ │ │ │ add r3, r1 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d15, d5, d7 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vmla.f64 d13, d4, d2 │ │ │ │ - vldr d4, [ip] │ │ │ │ - add ip, r7 │ │ │ │ + vldr d4, [r9] │ │ │ │ + add r9, r7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vmul.f64 d15, d15, d3 │ │ │ │ add r7, r1 │ │ │ │ - vmov.f64 d14, d4 │ │ │ │ - vldr d7, [ip] │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ - add.w lr, r0, ip │ │ │ │ + vldr d7, [r9] │ │ │ │ + mov.w r9, r4, lsl #3 │ │ │ │ + add.w sl, r0, r9 │ │ │ │ vldr d9, [r7] │ │ │ │ - add.w r7, r8, r5, lsl #5 │ │ │ │ - adds r0, #8 │ │ │ │ - vldr d6, [lr] │ │ │ │ - add.w lr, r1, ip │ │ │ │ + add.w r7, r6, r6, lsl #1 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ + vldr d6, [sl] │ │ │ │ + add.w sl, r1, r9 │ │ │ │ + vmov.f64 d14, d4 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - add r3, ip │ │ │ │ - mov.w ip, r6, lsl #3 │ │ │ │ + add r3, r9 │ │ │ │ + mov.w r9, r6, lsl #3 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add.w r3, r2, r9 │ │ │ │ vmul.f64 d12, d7, d3 │ │ │ │ - vldr d3, [lr] │ │ │ │ - mov.w lr, #40 @ 0x28 │ │ │ │ + vldr d3, [sl] │ │ │ │ + add.w sl, r4, r4, lsl #2 │ │ │ │ vmla.f64 d14, d0, d2 │ │ │ │ - vldr d10, [r3] │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - add.w r3, r2, ip │ │ │ │ - mla lr, lr, r4, r1 │ │ │ │ - eor.w r4, r4, r9 │ │ │ │ - vldr d2, [lr] │ │ │ │ - mov.w lr, r5, lsl #3 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + add.w sl, r1, sl, lsl #3 │ │ │ │ + vldr d2, [sl] │ │ │ │ + mov.w sl, r5, lsl #3 │ │ │ │ vsub.f64 d7, d2, d6 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vldr d2, [pc, #796] @ 54fc8 │ │ │ │ + vldr d2, [pc, #812] @ 597e0 │ │ │ │ vmul.f64 d11, d6, d2 │ │ │ │ - vldr d6, [pc, #796] @ 54fd0 │ │ │ │ + vldr d6, [pc, #812] @ 597e8 │ │ │ │ vadd.f64 d8, d7, d3 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vnmls.f64 d7, d3, d1 │ │ │ │ vldmia r1!, {d3} │ │ │ │ vsub.f64 d2, d9, d3 │ │ │ │ vstr d3, [sp] │ │ │ │ vsub.f64 d3, d2, d10 │ │ │ │ vmul.f64 d2, d2, d6 │ │ │ │ - vmla.f64 d2, d10, d1 │ │ │ │ vldr d6, [sp] │ │ │ │ + vmla.f64 d2, d10, d1 │ │ │ │ vadd.f64 d6, d6, d9 │ │ │ │ vmov.f64 d10, d2 │ │ │ │ - vldr d2, [pc, #736] @ 54fc8 │ │ │ │ + vldr d2, [pc, #752] @ 597e0 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vadd.f64 d2, d3, d8 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ vmul.f64 d2, d2, d1 │ │ │ │ vsub.f64 d0, d6, d10 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ vadd.f64 d6, d6, d10 │ │ │ │ vsub.f64 d9, d5, d2 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ vsub.f64 d5, d3, d4 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vsub.f64 d3, d15, d14 │ │ │ │ vadd.f64 d14, d14, d15 │ │ │ │ vstr d9, [r3] │ │ │ │ - mla r3, sl, r6, r3 │ │ │ │ + add.w r3, r3, r7, lsl #3 │ │ │ │ + add.w r7, ip, r5, lsl #5 │ │ │ │ vstr d2, [r3] │ │ │ │ vsub.f64 d2, d13, d12 │ │ │ │ + add r3, r9 │ │ │ │ vstr d5, [r7] │ │ │ │ - mla r7, fp, r5, r7 │ │ │ │ vsub.f64 d5, d7, d11 │ │ │ │ - add r3, ip │ │ │ │ + add.w r7, r7, fp, lsl #3 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ vadd.f64 d12, d12, d13 │ │ │ │ vstr d4, [r7] │ │ │ │ - add r7, lr │ │ │ │ + add r7, sl │ │ │ │ vadd.f64 d4, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ vsub.f64 d0, d2, d4 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vstr d0, [r3] │ │ │ │ vadd.f64 d0, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ sub.w r3, r3, r6, lsl #4 │ │ │ │ - eor.w r6, r6, r9 │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ vstr d0, [r7] │ │ │ │ - add r7, lr │ │ │ │ + add r7, sl │ │ │ │ vstmia r2!, {d4} │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r7] │ │ │ │ add.w r7, r7, r5, lsl #4 │ │ │ │ - eor.w r5, r5, r9 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ vsub.f64 d6, d12, d4 │ │ │ │ vadd.f64 d4, d4, d12 │ │ │ │ vstr d6, [r3] │ │ │ │ vsub.f64 d6, d14, d7 │ │ │ │ vadd.f64 d7, d7, d14 │ │ │ │ - sub.w r3, r3, ip │ │ │ │ - vstr d6, [r7] │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ + vstr d6, [r7] │ │ │ │ vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ - subs r3, #1 │ │ │ │ - str r3, [sp, #132] @ 0x84 │ │ │ │ - vstmia r8!, {d7} │ │ │ │ - bne.w 54bf4 │ │ │ │ + vstmia ip!, {d7} │ │ │ │ + bne.w 593f0 │ │ │ │ add sp, #20 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - vldr d15, [pc, #492] @ 54fb8 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str.w fp, [sp, #132] @ 0x84 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d15, [pc, #488] @ 597d0 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - mov.w ip, r4, lsl #4 │ │ │ │ - vldr d6, [r0] │ │ │ │ - add.w r3, r0, ip │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ + vldr d5, [r0] │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d2, [pc, #472] @ 54fc0 │ │ │ │ - vmov.f64 d5, d6 │ │ │ │ + add.w fp, ip, r5, lsl #5 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ + vldr d2, [pc, #460] @ 597d8 │ │ │ │ vldr d7, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vldr d4, [r3] │ │ │ │ - movs r3, #24 │ │ │ │ - mov fp, r3 │ │ │ │ - mul.w r3, r3, r4 │ │ │ │ - vsub.f64 d3, d7, d4 │ │ │ │ - vadd.f64 d6, d6, d4 │ │ │ │ - vadd.f64 d11, d7, d4 │ │ │ │ - add.w lr, r0, r3 │ │ │ │ + add r3, r7 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + vmov.f64 d11, d5 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d8, [pc, #452] @ 597e8 │ │ │ │ + add.w r9, r0, r3 │ │ │ │ add r3, r1 │ │ │ │ - vmla.f64 d5, d3, d0 │ │ │ │ - vldr d3, [lr] │ │ │ │ - add lr, ip │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vmul.f64 d11, d11, d2 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add ip, r1 │ │ │ │ - vldr d7, [lr] │ │ │ │ - mov.w lr, r4, lsl #3 │ │ │ │ - add.w sl, r0, lr │ │ │ │ - vmov.f64 d12, d3 │ │ │ │ - add r3, lr │ │ │ │ - add r0, r7 │ │ │ │ - vldr d4, [sl] │ │ │ │ - add.w sl, r1, lr │ │ │ │ - mov.w lr, r6, lsl #3 │ │ │ │ - vadd.f64 d1, d7, d4 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - vmul.f64 d10, d7, d2 │ │ │ │ - vldr d2, [sl] │ │ │ │ - mov.w sl, #40 @ 0x28 │ │ │ │ - vldr d7, [pc, #360] @ 54fc8 │ │ │ │ - vmla.f64 d12, d1, d0 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ + vldr d3, [r9] │ │ │ │ + add r9, r7 │ │ │ │ + vsub.f64 d4, d7, d6 │ │ │ │ + vadd.f64 d13, d7, d6 │ │ │ │ + add r7, r1 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ + vldr d7, [r9] │ │ │ │ + mov.w r9, r4, lsl #3 │ │ │ │ + vmul.f64 d13, d13, d2 │ │ │ │ + vmov.f64 d14, d3 │ │ │ │ + add.w sl, r0, r9 │ │ │ │ + vmla.f64 d11, d4, d0 │ │ │ │ + vldr d4, [pc, #384] @ 597e0 │ │ │ │ + vldr d6, [sl] │ │ │ │ + add.w sl, r1, r9 │ │ │ │ + vadd.f64 d1, d7, d6 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vldr d6, [sl] │ │ │ │ + add.w sl, r4, r4, lsl #2 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + add.w sl, r1, sl, lsl #3 │ │ │ │ + vmul.f64 d12, d7, d2 │ │ │ │ + vldr d2, [r3] │ │ │ │ + vmla.f64 d14, d1, d0 │ │ │ │ + add r3, r9 │ │ │ │ + mov.w r9, r6, lsl #3 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - mla sl, sl, r4, r1 │ │ │ │ - eor.w r4, r4, r9 │ │ │ │ - vldr d4, [sl] │ │ │ │ + vldr d7, [sl] │ │ │ │ mov.w sl, r5, lsl #3 │ │ │ │ - vsub.f64 d14, d4, d8 │ │ │ │ - vadd.f64 d4, d4, d8 │ │ │ │ - vldr d8, [r1] │ │ │ │ - add r1, r7 │ │ │ │ - vmul.f64 d13, d4, d7 │ │ │ │ - vldr d4, [pc, #324] @ 54fd0 │ │ │ │ - vldr d7, [ip] │ │ │ │ - vadd.f64 d0, d2, d14 │ │ │ │ - add.w ip, r8, r5, lsl #5 │ │ │ │ - vmul.f64 d14, d14, d4 │ │ │ │ - vsub.f64 d9, d7, d8 │ │ │ │ - vstr d7, [sp] │ │ │ │ - vnmls.f64 d14, d2, d15 │ │ │ │ + vsub.f64 d10, d7, d2 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ vldr d2, [r3] │ │ │ │ - add.w r3, r2, lr │ │ │ │ - vsub.f64 d7, d9, d2 │ │ │ │ + add.w r3, r2, r9 │ │ │ │ + vadd.f64 d0, d6, d10 │ │ │ │ + vmul.f64 d10, d10, d8 │ │ │ │ + vmul.f64 d7, d7, d4 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add.w r7, r6, r6, lsl #1 │ │ │ │ + vnmls.f64 d10, d6, d15 │ │ │ │ + vldr d6, [r1] │ │ │ │ + vsub.f64 d9, d4, d6 │ │ │ │ + vstr d6, [sp] │ │ │ │ + vsub.f64 d6, d9, d2 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ - vmla.f64 d2, d9, d4 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vadd.f64 d4, d4, d8 │ │ │ │ + vmla.f64 d2, d9, d8 │ │ │ │ vmov.f64 d9, d2 │ │ │ │ - vldr d2, [pc, #252] @ 54fc8 │ │ │ │ + vldr d2, [sp] │ │ │ │ + vadd.f64 d4, d4, d2 │ │ │ │ + vldr d2, [pc, #244] @ 597e0 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ - vadd.f64 d2, d0, d7 │ │ │ │ - vsub.f64 d7, d7, d0 │ │ │ │ + vadd.f64 d2, d0, d6 │ │ │ │ + vsub.f64 d6, d6, d0 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ vsub.f64 d1, d4, d9 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ - vsub.f64 d8, d6, d2 │ │ │ │ - vadd.f64 d6, d6, d2 │ │ │ │ + vmul.f64 d6, d6, d15 │ │ │ │ + vsub.f64 d8, d5, d2 │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ vstr d8, [r3] │ │ │ │ - mla r3, fp, r6, r3 │ │ │ │ - mvn.w fp, #23 │ │ │ │ - vstr d6, [r3] │ │ │ │ - vsub.f64 d6, d7, d3 │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ - vsub.f64 d3, d11, d12 │ │ │ │ - add r3, lr │ │ │ │ - vstr d6, [ip] │ │ │ │ - mla ip, fp, r5, ip │ │ │ │ - vsub.f64 d6, d5, d10 │ │ │ │ - vadd.f64 d5, d5, d10 │ │ │ │ - vstr d7, [ip] │ │ │ │ - vsub.f64 d7, d14, d13 │ │ │ │ - add ip, sl │ │ │ │ - vadd.f64 d13, d13, d14 │ │ │ │ - vadd.f64 d2, d7, d1 │ │ │ │ - vsub.f64 d7, d7, d1 │ │ │ │ - vsub.f64 d1, d6, d2 │ │ │ │ - vadd.f64 d6, d6, d2 │ │ │ │ + add.w r3, r3, r7, lsl #3 │ │ │ │ + sub.w r7, r5, r5, lsl #2 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vsub.f64 d5, d6, d3 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + add.w r7, fp, r7, lsl #3 │ │ │ │ + vsub.f64 d3, d13, d14 │ │ │ │ + add r3, r9 │ │ │ │ + vstr d5, [fp] │ │ │ │ + vsub.f64 d5, d11, d12 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vsub.f64 d6, d10, d7 │ │ │ │ + add r7, sl │ │ │ │ + vadd.f64 d7, d7, d10 │ │ │ │ + vadd.f64 d2, d6, d1 │ │ │ │ + vsub.f64 d6, d6, d1 │ │ │ │ + vsub.f64 d1, d5, d2 │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ vstr d1, [r3] │ │ │ │ - vadd.f64 d1, d3, d7 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ + vadd.f64 d1, d3, d6 │ │ │ │ + vsub.f64 d6, d6, d3 │ │ │ │ + vadd.f64 d3, d11, d12 │ │ │ │ sub.w r3, r3, r6, lsl #4 │ │ │ │ - eor.w r6, r6, r9 │ │ │ │ - vstr d1, [ip] │ │ │ │ - add ip, sl │ │ │ │ - vstr d6, [r2] │ │ │ │ - vadd.f64 d6, d11, d12 │ │ │ │ - vstr d7, [ip] │ │ │ │ - vadd.f64 d7, d9, d4 │ │ │ │ - add.w ip, ip, r5, lsl #4 │ │ │ │ - eor.w r5, r5, r9 │ │ │ │ - vsub.f64 d4, d7, d13 │ │ │ │ - vadd.f64 d7, d7, d13 │ │ │ │ - vsub.f64 d3, d5, d4 │ │ │ │ - vadd.f64 d5, d5, d4 │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ + vstr d1, [r7] │ │ │ │ + add r7, sl │ │ │ │ + vstr d5, [r2] │ │ │ │ + vadd.f64 d5, d13, d14 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vadd.f64 d6, d9, d4 │ │ │ │ + add.w r7, r7, r5, lsl #4 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vsub.f64 d6, d3, d4 │ │ │ │ + vadd.f64 d3, d3, d4 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vsub.f64 d6, d5, d7 │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vstr d6, [r7] │ │ │ │ vstr d3, [r3] │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - sub.w r3, r3, lr │ │ │ │ - vstr d3, [ip] │ │ │ │ - vneg.f64 d6, d6 │ │ │ │ - vstr d5, [r3] │ │ │ │ + vneg.f64 d5, d5 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + vstr d5, [ip] │ │ │ │ + add r0, r3 │ │ │ │ + add r1, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add r2, r3 │ │ │ │ - vstr d6, [r8] │ │ │ │ - add r8, r3 │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ - subs r3, #1 │ │ │ │ - str r3, [sp, #132] @ 0x84 │ │ │ │ - bne.w 54dd4 │ │ │ │ - add sp, #20 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + add ip, r3 │ │ │ │ + bne.w 595f0 │ │ │ │ + b.n 595c4 │ │ │ │ nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 55238 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 59a50 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - ldr r4, [pc, #680] @ (5526c ) │ │ │ │ + ldr r4, [pc, #680] @ (59a84 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ movs r1, #46 @ 0x2e │ │ │ │ asrs r1, r1, #16 │ │ │ │ ldr r0, [sp, #568] @ 0x238 │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 55250 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 59a68 ) │ │ │ │ subs r7, #214 @ 0xd6 │ │ │ │ - add r0, pc, #24 @ (adr r0, 54ff4 ) │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00054fe0 : │ │ │ │ - ldr r2, [pc, #8] @ (54fec ) │ │ │ │ - ldr r1, [pc, #12] @ (54ff0 ) │ │ │ │ +000597f8 : │ │ │ │ + ldr r2, [pc, #8] @ (59804 ) │ │ │ │ + ldr r1, [pc, #12] @ (59808 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldrb r0, [r6, #21] │ │ │ │ + add r5, pc, #352 @ (adr r5, 59968 ) │ │ │ │ movs r4, r0 │ │ │ │ - @ instruction: 0xfbc7ffff │ │ │ │ + sdiv pc, pc, pc │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr r4, [pc, #896] @ (55380 ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ - add r4, pc │ │ │ │ - ldr r5, [sp, #204] @ 0xcc │ │ │ │ - ldrd lr, r6, [sp, #192] @ 0xc0 │ │ │ │ - cmp r5, #0 │ │ │ │ - ldr r7, [sp, #200] @ 0xc8 │ │ │ │ - ble.w 55342 │ │ │ │ - ldr r5, [sp, #208] @ 0xd0 │ │ │ │ - mov.w sl, #40 @ 0x28 │ │ │ │ - ldr.w ip, [pc, #872] @ 55384 │ │ │ │ - vldr d12, [pc, #816] @ 55350 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - str r5, [sp, #80] @ 0x50 │ │ │ │ - ldr r5, [sp, #212] @ 0xd4 │ │ │ │ - vldr d15, [pc, #812] @ 55358 │ │ │ │ - vldr d14, [pc, #816] @ 55360 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - str r5, [sp, #84] @ 0x54 │ │ │ │ - vldr d11, [pc, #816] @ 55368 │ │ │ │ - mov r5, lr │ │ │ │ - ldr.w r4, [r4, ip] │ │ │ │ - ldr.w fp, [r4] │ │ │ │ - mvn.w ip, #23 │ │ │ │ - mla r4, sl, r5, r0 │ │ │ │ + ldr r7, [pc, #948] @ (59be0 ) │ │ │ │ + ldrd r6, r4, [sp, #200] @ 0xc8 │ │ │ │ + ldrd r5, lr, [sp, #192] @ 0xc0 │ │ │ │ + add r7, pc │ │ │ │ + cmp r4, #0 │ │ │ │ + ble.w 59b92 │ │ │ │ + ldr r4, [sp, #208] @ 0xd0 │ │ │ │ + vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ + ldr.w ip, [pc, #928] @ 59be4 │ │ │ │ + vldr d15, [pc, #872] @ 59bb0 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d14, [pc, #872] @ 59bb8 │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ + ldr r4, [sp, #212] @ 0xd4 │ │ │ │ + vldr d12, [pc, #872] @ 59bc0 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r4, [sp, #84] @ 0x54 │ │ │ │ + mov r4, lr │ │ │ │ + ldr.w r7, [r7, ip] │ │ │ │ + ldr.w fp, [r7] │ │ │ │ + mov.w lr, r5, lsl #2 │ │ │ │ vldr d6, [r1] │ │ │ │ + mov.w sl, r4, lsl #4 │ │ │ │ + add.w r7, lr, r5 │ │ │ │ + sub.w lr, r5, lr │ │ │ │ + add.w r7, r0, r7, lsl #3 │ │ │ │ + vldr d0, [pc, #836] @ 59bc8 │ │ │ │ + mov.w ip, lr, lsl #3 │ │ │ │ + vldr d9, [r7] │ │ │ │ + add r7, ip │ │ │ │ + sub.w r8, r1, ip │ │ │ │ + vldr d7, [r7] │ │ │ │ + vadd.f64 d10, d7, d6 │ │ │ │ + vstr d7, [sp] │ │ │ │ + vldr d7, [r8] │ │ │ │ + sub.w r8, r8, ip │ │ │ │ + vldr d3, [r8] │ │ │ │ mov.w r8, r5, lsl #5 │ │ │ │ - vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ - mov.w r9, r6, lsl #4 │ │ │ │ - mul.w ip, ip, r5 │ │ │ │ - vldr d8, [r4] │ │ │ │ - sub.w lr, r1, ip │ │ │ │ - add r4, ip │ │ │ │ - vldr d7, [lr] │ │ │ │ - sub.w lr, lr, ip │ │ │ │ - vldr d10, [r4] │ │ │ │ - add r4, r8 │ │ │ │ - vldr d3, [lr] │ │ │ │ - add.w lr, r1, r8 │ │ │ │ - vadd.f64 d13, d10, d6 │ │ │ │ + add.w r9, r1, r8 │ │ │ │ + add r7, r8 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vmul.f64 d3, d7, d15 │ │ │ │ - vmla.f64 d3, d13, d12 │ │ │ │ - vmul.f64 d13, d13, d15 │ │ │ │ - vnmls.f64 d13, d7, d12 │ │ │ │ + vmul.f64 d3, d7, d14 │ │ │ │ + vmla.f64 d3, d10, d15 │ │ │ │ + vmul.f64 d10, d10, d14 │ │ │ │ + vnmls.f64 d10, d7, d15 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vstr d3, [sp, #32] │ │ │ │ - vldr d3, [r4] │ │ │ │ - add r4, ip │ │ │ │ - vmul.f64 d2, d6, d9 │ │ │ │ - vstr d6, [sp] │ │ │ │ - vstr d7, [sp, #40] @ 0x28 │ │ │ │ - vldr d7, [lr] │ │ │ │ - add.w lr, r1, r5, lsl #3 │ │ │ │ - vldr d4, [r4] │ │ │ │ - add r4, r8 │ │ │ │ - vstr d2, [sp, #8] │ │ │ │ - mov.w r8, r7, lsl #3 │ │ │ │ - vldr d6, [lr] │ │ │ │ - add.w lr, r1, r5, lsl #4 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vstr d3, [sp, #24] │ │ │ │ + vldr d3, [r7] │ │ │ │ + add r7, ip │ │ │ │ + vstr d6, [sp, #8] │ │ │ │ + vldr d4, [r7] │ │ │ │ + add r7, r8 │ │ │ │ + add.w r8, r2, sl │ │ │ │ + vstr d7, [sp, #32] │ │ │ │ + vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ + vmov.f64 d5, d7 │ │ │ │ + vmul.f64 d7, d6, d7 │ │ │ │ vadd.f64 d1, d3, d4 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [r9] │ │ │ │ + add.w r9, r1, r5, lsl #3 │ │ │ │ + vldr d6, [r9] │ │ │ │ + add.w r9, r1, r5, lsl #4 │ │ │ │ + eor.w r5, r5, fp │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ - vadd.f64 d5, d3, d6 │ │ │ │ + vadd.f64 d13, d3, d6 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vldr d3, [lr] │ │ │ │ - sub.w lr, lr, ip │ │ │ │ - vsub.f64 d0, d0, d1 │ │ │ │ - vmul.f64 d1, d5, d15 │ │ │ │ - vmul.f64 d5, d5, d12 │ │ │ │ + vsub.f64 d8, d0, d1 │ │ │ │ + vmul.f64 d1, d13, d14 │ │ │ │ + vldr d0, [pc, #652] @ 59bc8 │ │ │ │ + vmul.f64 d13, d13, d15 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vmla.f64 d1, d2, d12 │ │ │ │ - vldr d4, [lr] │ │ │ │ - mvn.w lr, #47 @ 0x2f │ │ │ │ - vnmls.f64 d5, d2, d15 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ - vldr d7, [r4] │ │ │ │ - mla r4, lr, r5, r4 │ │ │ │ + vmla.f64 d1, d2, d15 │ │ │ │ + vnmls.f64 d13, d2, d14 │ │ │ │ + vldr d2, [r0] │ │ │ │ + vmul.f64 d4, d7, d0 │ │ │ │ + vmla.f64 d2, d8, d5 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, r7, lr, lsl #4 │ │ │ │ + add.w lr, r3, r6, lsl #4 │ │ │ │ + vldr d7, [r7] │ │ │ │ + sub.w r7, r7, ip │ │ │ │ + vstr d2, [sp, #16] │ │ │ │ + vldr d2, [r9] │ │ │ │ + sub.w r9, r9, ip │ │ │ │ + vstr d4, [sp, #56] @ 0x38 │ │ │ │ + vldr d3, [r9] │ │ │ │ + mov.w r9, r6, lsl #3 │ │ │ │ vstr d1, [sp, #48] @ 0x30 │ │ │ │ - eor.w r5, r5, fp │ │ │ │ - vstr d5, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d6, d7, d4 │ │ │ │ - vldr d5, [r0] │ │ │ │ - vmla.f64 d5, d0, d9 │ │ │ │ - vldr d1, [r4] │ │ │ │ - sub.w r4, r4, ip │ │ │ │ - add.w ip, r2, r9 │ │ │ │ - vstr d5, [sp, #16] │ │ │ │ - vldr d5, [r4] │ │ │ │ - add.w r4, r3, r7, lsl #4 │ │ │ │ - vadd.f64 d2, d1, d5 │ │ │ │ - vsub.f64 d5, d1, d5 │ │ │ │ - vmul.f64 d1, d6, d12 │ │ │ │ - vnmls.f64 d1, d5, d15 │ │ │ │ - vstr d1, [sp, #64] @ 0x40 │ │ │ │ - vmul.f64 d1, d6, d15 │ │ │ │ - vadd.f64 d6, d7, d2 │ │ │ │ - vsub.f64 d7, d7, d2 │ │ │ │ - vldr d2, [pc, #500] @ 55370 │ │ │ │ - vmla.f64 d1, d5, d12 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vmul.f64 d5, d6, d9 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vmov.f64 d9, d7 │ │ │ │ - vadd.f64 d7, d5, d7 │ │ │ │ - vmls.f64 d9, d4, d2 │ │ │ │ - vsub.f64 d6, d6, d3 │ │ │ │ - vmov.f64 d2, d9 │ │ │ │ - vadd.f64 d9, d5, d3 │ │ │ │ + vldr d4, [r7] │ │ │ │ + mov.w r7, r4, lsl #2 │ │ │ │ + add.w ip, r7, r4 │ │ │ │ + sub.w r7, r4, r7 │ │ │ │ + add.w ip, r8, ip, lsl #3 │ │ │ │ + vadd.f64 d6, d5, d3 │ │ │ │ + vadd.f64 d1, d7, d4 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vmul.f64 d4, d6, d15 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ + vnmls.f64 d4, d7, d14 │ │ │ │ + vmla.f64 d6, d7, d15 │ │ │ │ + vstr d4, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d4, d5, d1 │ │ │ │ + vsub.f64 d5, d5, d1 │ │ │ │ + vldr d1, [pc, #520] @ 59bd0 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ + vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ + vmul.f64 d7, d4, d0 │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ + vmov.f64 d0, d5 │ │ │ │ + vmls.f64 d0, d3, d1 │ │ │ │ + vadd.f64 d1, d7, d2 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [r0] │ │ │ │ - vsub.f64 d2, d2, d9 │ │ │ │ - vldr d9, [pc, #456] @ 55378 │ │ │ │ - vstr d2, [sp, #72] @ 0x48 │ │ │ │ - vmov.f64 d2, d3 │ │ │ │ - vnmls.f64 d2, d4, d9 │ │ │ │ - vsub.f64 d7, d2, d7 │ │ │ │ - vsub.f64 d2, d5, d0 │ │ │ │ - vadd.f64 d5, d8, d10 │ │ │ │ - vldr d0, [sp] │ │ │ │ - vsub.f64 d5, d5, d0 │ │ │ │ - vadd.f64 d4, d5, d6 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vmov.f64 d6, d2 │ │ │ │ - vmul.f64 d5, d5, d11 │ │ │ │ - vadd.f64 d2, d2, d4 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vmov.f64 d5, #96 @ 0x3f000000 0.5 │ │ │ │ - sub.w r4, r4, r8 │ │ │ │ - vmls.f64 d6, d4, d5 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - vstr d6, [ip] │ │ │ │ - mla ip, sl, r6, ip │ │ │ │ - vldr d6, [sp, #16] │ │ │ │ - vstr d2, [ip] │ │ │ │ - vadd.f64 d4, d6, d4 │ │ │ │ - vadd.f64 d6, d13, d1 │ │ │ │ - vsub.f64 d1, d13, d1 │ │ │ │ - vldr d13, [sp, #56] @ 0x38 │ │ │ │ - mla ip, lr, r6, ip │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - mvn.w lr, #23 │ │ │ │ - vmls.f64 d2, d10, d9 │ │ │ │ - vldr d9, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ + vsub.f64 d0, d0, d1 │ │ │ │ + vmov.f64 d1, d2 │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ + vstr d0, [sp, #72] @ 0x48 │ │ │ │ + vldr d0, [pc, #468] @ 59bd8 │ │ │ │ + vnmls.f64 d1, d3, d0 │ │ │ │ + vsub.f64 d7, d1, d7 │ │ │ │ + vsub.f64 d1, d5, d8 │ │ │ │ + vldr d5, [sp] │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + vadd.f64 d5, d9, d5 │ │ │ │ + vsub.f64 d5, d5, d8 │ │ │ │ + vadd.f64 d3, d5, d4 │ │ │ │ + vsub.f64 d5, d5, d4 │ │ │ │ + vmul.f64 d5, d5, d12 │ │ │ │ + vstr d5, [lr] │ │ │ │ + vmov.f64 d5, d1 │ │ │ │ + vadd.f64 d1, d1, d3 │ │ │ │ + sub.w lr, lr, r9 │ │ │ │ + vmls.f64 d5, d3, d11 │ │ │ │ vmov.f64 d3, d13 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vadd.f64 d0, d8, d9 │ │ │ │ - vnmls.f64 d3, d1, d5 │ │ │ │ - vadd.f64 d1, d13, d1 │ │ │ │ - vldr d13, [sp, #24] │ │ │ │ - vadd.f64 d0, d2, d0 │ │ │ │ - vadd.f64 d2, d7, d0 │ │ │ │ - vsub.f64 d7, d7, d0 │ │ │ │ - vadd.f64 d0, d4, d2 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vmls.f64 d4, d2, d5 │ │ │ │ - vstr d0, [ip] │ │ │ │ - add ip, r9 │ │ │ │ - vstr d1, [r4] │ │ │ │ - vsub.f64 d1, d7, d3 │ │ │ │ - mla r4, sl, r7, r4 │ │ │ │ + vstr d5, [r8] │ │ │ │ + vadd.f64 d5, d10, d6 │ │ │ │ + vsub.f64 d6, d10, d6 │ │ │ │ + vstr d1, [ip] │ │ │ │ + mov.w r8, r6, lsl #2 │ │ │ │ + vldr d8, [sp, #56] @ 0x38 │ │ │ │ + add.w ip, ip, r7, lsl #4 │ │ │ │ + add.w r7, r8, r6 │ │ │ │ + sub.w r8, r6, r8 │ │ │ │ + vldr d1, [sp] │ │ │ │ + add.w r7, lr, r7, lsl #3 │ │ │ │ + eor.w r6, r6, fp │ │ │ │ + vldr d10, [sp, #40] @ 0x28 │ │ │ │ + vnmls.f64 d3, d6, d11 │ │ │ │ + vadd.f64 d13, d13, d6 │ │ │ │ + vmul.f64 d5, d5, d12 │ │ │ │ + vadd.f64 d4, d2, d8 │ │ │ │ + vmov.f64 d2, d10 │ │ │ │ + vmls.f64 d2, d1, d0 │ │ │ │ + vldr d0, [sp, #32] │ │ │ │ + vadd.f64 d1, d9, d0 │ │ │ │ + vadd.f64 d1, d2, d1 │ │ │ │ + vadd.f64 d2, d7, d1 │ │ │ │ + vsub.f64 d7, d7, d1 │ │ │ │ + vmul.f64 d7, d7, d12 │ │ │ │ + vadd.f64 d1, d4, d2 │ │ │ │ + vmls.f64 d4, d2, d11 │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ + vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ - vsub.f64 d7, d4, d6 │ │ │ │ - vadd.f64 d6, d6, d4 │ │ │ │ - vstr d1, [r4] │ │ │ │ - mla r4, lr, r7, r4 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - mov.w lr, #24 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ - eor.w r7, r7, fp │ │ │ │ - vstr d3, [r4] │ │ │ │ - mla lr, lr, r6, ip │ │ │ │ + vstr d1, [ip] │ │ │ │ + vstr d13, [lr] │ │ │ │ + add.w lr, r4, r4, lsl #1 │ │ │ │ + add ip, sl │ │ │ │ + vldr d13, [pc, #256] @ 59bd0 │ │ │ │ + add.w lr, ip, lr, lsl #3 │ │ │ │ + vldr d1, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d7, d4, d5 │ │ │ │ + vadd.f64 d5, d5, d4 │ │ │ │ + vstr d6, [r7] │ │ │ │ + add.w r7, r7, r8, lsl #3 │ │ │ │ + vsub.f64 d6, d2, d8 │ │ │ │ + vldr d2, [sp] │ │ │ │ + vstr d3, [r7] │ │ │ │ + vmov.f64 d3, d9 │ │ │ │ + add r7, r9 │ │ │ │ + vldr d4, [sp, #64] @ 0x40 │ │ │ │ vstr d7, [ip] │ │ │ │ - add r4, r8 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ - vldr d3, [sp, #64] @ 0x40 │ │ │ │ - vstr d6, [lr] │ │ │ │ - sub.w lr, lr, r9 │ │ │ │ - vsub.f64 d7, d7, d13 │ │ │ │ - vldr d13, [pc, #180] @ 55370 │ │ │ │ - vadd.f64 d6, d4, d3 │ │ │ │ - vsub.f64 d3, d3, d4 │ │ │ │ - vmov.f64 d4, d0 │ │ │ │ - vmla.f64 d8, d10, d13 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vnmls.f64 d4, d3, d5 │ │ │ │ - vadd.f64 d3, d0, d3 │ │ │ │ - vstr d3, [r4] │ │ │ │ - add r4, r8 │ │ │ │ - vadd.f64 d2, d8, d1 │ │ │ │ - vldr d8, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d2, d2, d9 │ │ │ │ - vadd.f64 d1, d8, d2 │ │ │ │ - vsub.f64 d9, d8, d2 │ │ │ │ - vadd.f64 d3, d7, d1 │ │ │ │ - vmul.f64 d9, d9, d11 │ │ │ │ - vmls.f64 d7, d1, d5 │ │ │ │ - vstr d3, [lr] │ │ │ │ - vsub.f64 d3, d4, d9 │ │ │ │ - vadd.f64 d4, d4, d9 │ │ │ │ - add.w lr, lr, r6, lsl #3 │ │ │ │ - eor.w r6, r6, fp │ │ │ │ - vstr d3, [r4] │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r3] │ │ │ │ - add r0, r4 │ │ │ │ - add r1, r4 │ │ │ │ - ldr r4, [sp, #84] @ 0x54 │ │ │ │ + vstr d5, [lr] │ │ │ │ + sub.w lr, lr, sl │ │ │ │ + vmla.f64 d3, d2, d13 │ │ │ │ + vldr d5, [sp, #24] │ │ │ │ + vadd.f64 d7, d5, d4 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vmov.f64 d5, d1 │ │ │ │ + vadd.f64 d3, d3, d10 │ │ │ │ + vnmls.f64 d5, d4, d11 │ │ │ │ + vadd.f64 d4, d1, d4 │ │ │ │ + vmul.f64 d7, d7, d12 │ │ │ │ + vsub.f64 d3, d3, d0 │ │ │ │ + vldr d0, [sp, #72] @ 0x48 │ │ │ │ + vstr d4, [r7] │ │ │ │ + add r7, r9 │ │ │ │ + vadd.f64 d2, d0, d3 │ │ │ │ + vsub.f64 d0, d0, d3 │ │ │ │ + vadd.f64 d4, d6, d2 │ │ │ │ + vmul.f64 d0, d0, d12 │ │ │ │ + vmls.f64 d6, d2, d11 │ │ │ │ + vstr d4, [lr] │ │ │ │ + vsub.f64 d4, d5, d0 │ │ │ │ + vadd.f64 d5, d5, d0 │ │ │ │ + add.w lr, lr, r4, lsl #3 │ │ │ │ + eor.w r4, r4, fp │ │ │ │ + vstr d4, [r7] │ │ │ │ + ldr r7, [sp, #80] @ 0x50 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + add r0, r7 │ │ │ │ + add r1, r7 │ │ │ │ + ldr r7, [sp, #84] @ 0x54 │ │ │ │ vstr d5, [r2] │ │ │ │ - add r3, r4 │ │ │ │ - add r2, r4 │ │ │ │ - ldr r4, [sp, #204] @ 0xcc │ │ │ │ - vstr d7, [lr] │ │ │ │ - subs r4, #1 │ │ │ │ - str r4, [sp, #204] @ 0xcc │ │ │ │ - bne.w 55042 │ │ │ │ + vstr d6, [lr] │ │ │ │ + add r3, r7 │ │ │ │ + add r2, r7 │ │ │ │ + ldr r7, [sp, #204] @ 0xcc │ │ │ │ + subs r7, #1 │ │ │ │ + str r7, [sp, #204] @ 0xcc │ │ │ │ + bne.w 5986a │ │ │ │ add sp, #92 @ 0x5c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff4fda92 │ │ │ │ - b.n 55a56 │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - ldr r4, [pc, #680] @ (55614 ) │ │ │ │ + ldr r4, [pc, #680] @ (59e6c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ + b.w ff5022fa │ │ │ │ + b.n 5a2be │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ ldrd r3, r7, [r0, #-188] @ 0xbc │ │ │ │ stmia r6!, {r0, r1, r2, r3, r5, r6, r7} │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - b.w ff4fdaaa │ │ │ │ - b.n 55a6e │ │ │ │ + b.w ff50230a │ │ │ │ + b.n 5a2ce │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ - ldr r3, [sp, #768] @ 0x300 │ │ │ │ + stmia r3!, {r4, r7} │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00055388 : │ │ │ │ - ldr r2, [pc, #8] @ (55394 ) │ │ │ │ - ldr r1, [pc, #12] @ (55398 ) │ │ │ │ +00059be8 : │ │ │ │ + ldr r2, [pc, #8] @ (59bf4 ) │ │ │ │ + ldr r1, [pc, #12] @ (59bf8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldrb r0, [r7, #7] │ │ │ │ + add r1, pc, #608 @ (adr r1, 59e58 ) │ │ │ │ movs r4, r0 │ │ │ │ - stc2l 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ + ldc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr r7, [pc, #920] @ (55740 ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ - add r7, pc │ │ │ │ - ldr r4, [sp, #212] @ 0xd4 │ │ │ │ + ldr r7, [pc, #940] @ (59fc8 ) │ │ │ │ + ldrd r5, r4, [sp, #208] @ 0xd0 │ │ │ │ ldrd lr, r6, [sp, #200] @ 0xc8 │ │ │ │ + add r7, pc │ │ │ │ cmp r4, #0 │ │ │ │ - ldr r5, [sp, #208] @ 0xd0 │ │ │ │ - ble.w 556f8 │ │ │ │ + ble.w 59f72 │ │ │ │ ldr r4, [sp, #216] @ 0xd8 │ │ │ │ - ldr.w ip, [pc, #900] @ 55744 │ │ │ │ - vldr d0, [pc, #836] @ 55708 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + ldr.w ip, [pc, #924] @ 59fcc │ │ │ │ + vldr d0, [pc, #860] @ 59f90 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d15, [pc, #860] @ 59f98 │ │ │ │ str r4, [sp, #88] @ 0x58 │ │ │ │ ldr r4, [sp, #220] @ 0xdc │ │ │ │ - vldr d15, [pc, #832] @ 55710 │ │ │ │ - vldr d14, [pc, #836] @ 55718 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + vldr d14, [pc, #860] @ 59fa0 │ │ │ │ + vldr d12, [pc, #864] @ 59fa8 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d10, [pc, #864] @ 59fb0 │ │ │ │ str r4, [sp, #92] @ 0x5c │ │ │ │ - ldr.w r7, [r7, ip] │ │ │ │ mov r4, lr │ │ │ │ - vldr d12, [pc, #832] @ 55720 │ │ │ │ - vldr d10, [pc, #836] @ 55728 │ │ │ │ + ldr.w r7, [r7, ip] │ │ │ │ + vldr d9, [pc, #860] @ 59fb8 │ │ │ │ ldr.w r8, [r7] │ │ │ │ - vldr d9, [pc, #836] @ 55730 │ │ │ │ mov.w lr, r4, lsl #5 │ │ │ │ mov.w sl, r4, lsl #4 │ │ │ │ - add.w r7, r0, lr │ │ │ │ - mov.w ip, #24 │ │ │ │ vldr d4, [r0] │ │ │ │ + add.w r7, r0, lr │ │ │ │ + add.w r9, r4, r4, lsl #1 │ │ │ │ vldr d5, [r7] │ │ │ │ add.w r7, r0, sl │ │ │ │ add sl, r1 │ │ │ │ vldr d7, [r7] │ │ │ │ add r7, lr │ │ │ │ vldr d3, [r7] │ │ │ │ - movs r7, #56 @ 0x38 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + sub.w ip, r7, r4 │ │ │ │ + add.w ip, r1, ip, lsl #3 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - mla r7, r7, r4, r1 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vsub.f64 d1, d5, d7 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ - vldr d5, [r7] │ │ │ │ - mul.w r7, ip, r4 │ │ │ │ + vldr d5, [ip] │ │ │ │ + mov.w ip, r9, lsl #3 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ - vsub.f64 d11, d4, d6 │ │ │ │ - add.w ip, r1, r7 │ │ │ │ + vsub.f64 d13, d4, d6 │ │ │ │ + add.w r9, r1, r9, lsl #4 │ │ │ │ + add.w fp, r1, ip │ │ │ │ + add ip, r0 │ │ │ │ + vldr d4, [fp] │ │ │ │ + add.w fp, r1, r7 │ │ │ │ add r7, r0 │ │ │ │ vstr d1, [sp, #72] @ 0x48 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ - vldr d4, [ip] │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ - add.w r9, r1, ip │ │ │ │ - add ip, r0 │ │ │ │ - vstr d11, [sp, #80] @ 0x50 │ │ │ │ + vldr d7, [fp] │ │ │ │ + add.w fp, r4, r4, lsl #2 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ vstr d2, [sp] │ │ │ │ - vldr d7, [r9] │ │ │ │ - mov.w r9, #40 @ 0x28 │ │ │ │ + add.w fp, r1, fp, lsl #3 │ │ │ │ + vstr d13, [sp, #80] @ 0x50 │ │ │ │ vstr d1, [sp, #8] │ │ │ │ - mla fp, r9, r4, r1 │ │ │ │ vldr d3, [fp] │ │ │ │ add.w fp, r1, lr │ │ │ │ + vldr d13, [fp] │ │ │ │ + mov.w fp, r5, lsl #3 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vldr d11, [fp] │ │ │ │ - mov.w fp, r6, lsl #3 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vsub.f64 d3, d6, d5 │ │ │ │ vsub.f64 d8, d4, d7 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ - vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ + vldr d3, [r9] │ │ │ │ + mov.w r9, r5, lsl #5 │ │ │ │ + vstr d8, [sp, #24] │ │ │ │ vstr d7, [sp, #32] │ │ │ │ vldr d7, [sl] │ │ │ │ - mov.w sl, #48 @ 0x30 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ + mov.w sl, r6, lsl #3 │ │ │ │ vstr d5, [sp, #40] @ 0x28 │ │ │ │ - mla sl, sl, r4, r1 │ │ │ │ vldr d5, [r1] │ │ │ │ - vstr d8, [sp, #24] │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ - vldr d3, [sl] │ │ │ │ - mov.w sl, r5, lsl #5 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vldr d3, [r7] │ │ │ │ - add r7, lr │ │ │ │ + vldr d3, [ip] │ │ │ │ + add ip, lr │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vadd.f64 d13, d5, d6 │ │ │ │ + vadd.f64 d11, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [ip] │ │ │ │ - add ip, lr │ │ │ │ - vsub.f64 d4, d11, d7 │ │ │ │ - vadd.f64 d11, d11, d7 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add r7, lr │ │ │ │ + vsub.f64 d4, d13, d7 │ │ │ │ + vadd.f64 d13, d13, d7 │ │ │ │ mov.w lr, r6, lsl #5 │ │ │ │ - vldr d7, [ip] │ │ │ │ - add.w ip, r2, lr │ │ │ │ + vldr d7, [r7] │ │ │ │ + sub.w r7, fp, r5 │ │ │ │ + add.w r7, r3, r7, lsl #3 │ │ │ │ + vstr d11, [sp, #48] @ 0x30 │ │ │ │ vstr d5, [sp, #64] @ 0x40 │ │ │ │ vstr d4, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d5, d7, d14 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vmla.f64 d7, d6, d14 │ │ │ │ - vstr d13, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d5, d6, d15 │ │ │ │ - vldr d6, [r7] │ │ │ │ - movs r7, #56 @ 0x38 │ │ │ │ + vmla.f64 d7, d6, d14 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add.w ip, r2, lr │ │ │ │ vmul.f64 d4, d6, d15 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vmla.f64 d6, d3, d15 │ │ │ │ - mla r7, r7, r5, r3 │ │ │ │ vnmls.f64 d4, d3, d14 │ │ │ │ vsub.f64 d8, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d3, d5, d4 │ │ │ │ - vsub.f64 d13, d4, d5 │ │ │ │ - vmul.f64 d4, d11, d10 │ │ │ │ - vmul.f64 d11, d11, d12 │ │ │ │ + vsub.f64 d11, d4, d5 │ │ │ │ + vmul.f64 d4, d13, d10 │ │ │ │ + vmul.f64 d13, d13, d12 │ │ │ │ vmla.f64 d4, d6, d12 │ │ │ │ vldr d6, [sp, #32] │ │ │ │ vsub.f64 d5, d2, d3 │ │ │ │ vadd.f64 d2, d1, d7 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ vldr d1, [sp, #16] │ │ │ │ + vmul.f64 d6, d6, d10 │ │ │ │ vnmls.f64 d6, d1, d12 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d4, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vstr d4, [ip] │ │ │ │ vadd.f64 d4, d2, d6 │ │ │ │ - sub.w ip, ip, fp │ │ │ │ + sub.w ip, ip, sl │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vstr d4, [r7] │ │ │ │ - sub.w r7, r7, sl │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ vstr d5, [ip] │ │ │ │ add ip, lr │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ vldr d2, [sp] │ │ │ │ vstr d6, [r3] │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vldr d1, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d6, d2, d3 │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ vldr d5, [sp, #32] │ │ │ │ - vadd.f64 d6, d2, d3 │ │ │ │ vldr d2, [sp, #48] @ 0x30 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ - vnmls.f64 d11, d2, d10 │ │ │ │ - vldr d2, [pc, #352] @ 55738 │ │ │ │ + vnmls.f64 d13, d2, d10 │ │ │ │ + vldr d2, [pc, #368] @ 59fc0 │ │ │ │ vmla.f64 d5, d3, d10 │ │ │ │ - vadd.f64 d4, d11, d5 │ │ │ │ - vsub.f64 d5, d5, d11 │ │ │ │ - vldr d11, [sp, #80] @ 0x50 │ │ │ │ + vadd.f64 d4, d13, d5 │ │ │ │ + vsub.f64 d5, d5, d13 │ │ │ │ + vldr d13, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vldr d4, [sp, #24] │ │ │ │ vstr d3, [ip] │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ - sub.w ip, ip, fp │ │ │ │ - mvn.w fp, #39 @ 0x27 │ │ │ │ + sub.w ip, ip, sl │ │ │ │ + mvn.w sl, #39 @ 0x27 │ │ │ │ vstr d3, [r7] │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ + add r7, fp │ │ │ │ vldr d3, [sp, #64] @ 0x40 │ │ │ │ - add.w r7, r7, r5, lsl #3 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ vstr d6, [r2] │ │ │ │ - vsub.f64 d6, d13, d1 │ │ │ │ - mla fp, fp, r6, ip │ │ │ │ - vadd.f64 d13, d1, d13 │ │ │ │ - vmla.f64 d7, d3, d9 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d6, d11, d1 │ │ │ │ + vadd.f64 d11, d1, d11 │ │ │ │ vstr d5, [r7] │ │ │ │ - vadd.f64 d5, d11, d8 │ │ │ │ + vadd.f64 d5, d13, d8 │ │ │ │ sub.w r7, r7, r5, lsl #4 │ │ │ │ + vmla.f64 d7, d3, d9 │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d4, d3, d9 │ │ │ │ vsub.f64 d3, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d4, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vstr d4, [ip] │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - mov.w ip, #24 │ │ │ │ - vsub.f64 d7, d11, d8 │ │ │ │ - vstr d4, [r7] │ │ │ │ - mla r7, ip, r5, r7 │ │ │ │ + mla ip, sl, r6, ip │ │ │ │ + vsub.f64 d7, d13, d8 │ │ │ │ + add.w sl, r5, r5, lsl #1 │ │ │ │ vneg.f64 d6, d6 │ │ │ │ - vstr d5, [fp] │ │ │ │ + vstr d4, [r7] │ │ │ │ + add.w r7, r7, sl, lsl #3 │ │ │ │ + vstr d5, [ip] │ │ │ │ + add ip, lr │ │ │ │ + sub.w lr, r6, r6, lsl #2 │ │ │ │ vldr d4, [sp, #24] │ │ │ │ - add fp, lr │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ - mvn.w ip, #23 │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ vstr d6, [r7] │ │ │ │ - sub.w r7, r7, sl │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ vldr d6, [sp, #40] @ 0x28 │ │ │ │ + vldr d5, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vnmls.f64 d6, d4, d9 │ │ │ │ vldr d4, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ vnmls.f64 d4, d5, d9 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vsub.f64 d4, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d4, [fp] │ │ │ │ - vadd.f64 d4, d13, d6 │ │ │ │ - mla fp, ip, r6, fp │ │ │ │ - vsub.f64 d6, d6, d13 │ │ │ │ - eor.w r6, r6, r8 │ │ │ │ + vstr d4, [ip] │ │ │ │ + vadd.f64 d4, d11, d6 │ │ │ │ + add.w ip, ip, lr, lsl #3 │ │ │ │ + vsub.f64 d6, d6, d11 │ │ │ │ vstr d4, [r7] │ │ │ │ - mla r7, r9, r5, r7 │ │ │ │ - vstr d7, [fp] │ │ │ │ + vstr d7, [ip] │ │ │ │ + add.w ip, r5, r5, lsl #2 │ │ │ │ eor.w r5, r5, r8 │ │ │ │ + add.w r7, r7, ip, lsl #3 │ │ │ │ vstr d6, [r7] │ │ │ │ ldr r7, [sp, #88] @ 0x58 │ │ │ │ add r0, r7 │ │ │ │ add r1, r7 │ │ │ │ ldr r7, [sp, #92] @ 0x5c │ │ │ │ add r2, r7 │ │ │ │ add r3, r7 │ │ │ │ ldr r7, [sp, #212] @ 0xd4 │ │ │ │ subs r7, #1 │ │ │ │ str r7, [sp, #212] @ 0xd4 │ │ │ │ - bne.w 553ee │ │ │ │ + bne.w 59c62 │ │ │ │ add sp, #100 @ 0x64 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 55988 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 5a210 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 559d4 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 5a25c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - add r6, pc, #44 @ (adr r6, 55750 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 59fd8 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - add r1, pc, #652 @ (adr r1, 559c0 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 5a248 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - ldr r0, [sp, #96] @ 0x60 │ │ │ │ + nop {10} │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00055748 : │ │ │ │ - ldr r2, [pc, #8] @ (55754 ) │ │ │ │ - ldr r1, [pc, #12] @ (55758 ) │ │ │ │ +00059fd0 : │ │ │ │ + ldr r2, [pc, #8] @ (59fdc ) │ │ │ │ + ldr r1, [pc, #12] @ (59fe0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - strb r0, [r5, #25] │ │ │ │ + ldr r5, [sp, #896] @ 0x380 │ │ │ │ movs r4, r0 │ │ │ │ - mcrr2 15, 15, pc, pc, cr15 @ │ │ │ │ + stc2 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r3 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #252 @ 0xfc │ │ │ │ - ldr r4, [sp, #364] @ 0x16c │ │ │ │ - str r2, [sp, #172] @ 0xac │ │ │ │ - ldr.w r2, [pc, #1044] @ 55b88 │ │ │ │ - cmp r4, #0 │ │ │ │ - ldrd r3, fp, [sp, #352] @ 0x160 │ │ │ │ - add r2, pc │ │ │ │ - ldr.w r8, [sp, #360] @ 0x168 │ │ │ │ - ble.w 55f2c │ │ │ │ - ldr r4, [sp, #368] @ 0x170 │ │ │ │ - vldr d14, [pc, #968] @ 55b50 │ │ │ │ - vldr d13, [pc, #972] @ 55b58 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #236] @ 0xec │ │ │ │ - ldr r4, [sp, #372] @ 0x174 │ │ │ │ - vldr d11, [pc, #968] @ 55b60 │ │ │ │ - vldr d15, [pc, #972] @ 55b68 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #240] @ 0xf0 │ │ │ │ - ldr r4, [pc, #1000] @ (55b8c ) │ │ │ │ - ldr r2, [r2, r4] │ │ │ │ - str r0, [sp, #168] @ 0xa8 │ │ │ │ - str r7, [sp, #232] @ 0xe8 │ │ │ │ - ldr r2, [r2, #0] │ │ │ │ - str r2, [sp, #244] @ 0xf4 │ │ │ │ - ldr r2, [sp, #168] @ 0xa8 │ │ │ │ - lsls r7, r3, #5 │ │ │ │ - ldr r0, [sp, #168] @ 0xa8 │ │ │ │ - mov.w lr, #48 @ 0x30 │ │ │ │ - mov.w r9, r3, lsl #3 │ │ │ │ - vldr d9, [pc, #948] @ 55b70 │ │ │ │ - mov.w ip, #120 @ 0x78 │ │ │ │ - movs r6, #56 @ 0x38 │ │ │ │ - vldr d4, [r2] │ │ │ │ - lsls r2, r3, #6 │ │ │ │ - adds r4, r0, r2 │ │ │ │ - mul.w r5, lr, r3 │ │ │ │ - str r5, [sp, #160] @ 0xa0 │ │ │ │ - mul.w ip, ip, r3 │ │ │ │ - mul.w r6, r3, r6 │ │ │ │ - vldr d0, [pc, #924] @ 55b78 │ │ │ │ - vldr d5, [r4] │ │ │ │ - adds r4, r0, r7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add r4, r2 │ │ │ │ - vldr d3, [r4] │ │ │ │ - lsls r4, r3, #4 │ │ │ │ - str r4, [sp, #0] │ │ │ │ - add r4, r0 │ │ │ │ + sub sp, #244 @ 0xf4 │ │ │ │ + ldrd sl, fp, [sp, #344] @ 0x158 │ │ │ │ + str r2, [sp, #4] │ │ │ │ + str r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r2, [sp, #356] @ 0x164 │ │ │ │ + ldr.w r3, [pc, #1040] @ 5a420 │ │ │ │ + ldr.w ip, [sp, #352] @ 0x160 │ │ │ │ + cmp r2, #0 │ │ │ │ + add r3, pc │ │ │ │ + ble.w 5a7e4 │ │ │ │ + ldr r2, [sp, #360] @ 0x168 │ │ │ │ + mov r8, r0 │ │ │ │ + vldr d14, [pc, #964] @ 5a3e8 │ │ │ │ + vldr d13, [pc, #968] @ 5a3f0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d11, [pc, #968] @ 5a3f8 │ │ │ │ + str r2, [sp, #228] @ 0xe4 │ │ │ │ + ldr r2, [sp, #364] @ 0x16c │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #232] @ 0xe8 │ │ │ │ + ldr r2, [pc, #1000] @ (5a424 ) │ │ │ │ + ldr r3, [r3, r2] │ │ │ │ + ldr r3, [r3, #0] │ │ │ │ + str r3, [sp, #236] @ 0xec │ │ │ │ + mov.w r3, sl, lsl #6 │ │ │ │ + vldr d4, [r8] │ │ │ │ + mov.w r5, sl, lsl #4 │ │ │ │ + add.w r2, r8, r3 │ │ │ │ + add.w r4, sl, sl, lsl #2 │ │ │ │ + vldr d5, [r2] │ │ │ │ + mov.w r2, sl, lsl #5 │ │ │ │ + mov.w r6, r4, lsl #3 │ │ │ │ + str r2, [sp, #16] │ │ │ │ + add r2, r8 │ │ │ │ + str r4, [sp, #160] @ 0xa0 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, r8, r5 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vmul.f64 d6, d6, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vadd.f64 d2, d4, d6 │ │ │ │ - vsub.f64 d6, d4, d6 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ vsub.f64 d1, d5, d7 │ │ │ │ - vadd.f64 d8, d5, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add r4, r2 │ │ │ │ - vstr d6, [sp, #24] │ │ │ │ - vldr d6, [r4] │ │ │ │ - adds r4, r0, r5 │ │ │ │ - vstr d2, [sp, #8] │ │ │ │ - vstr d8, [sp, #32] │ │ │ │ + vadd.f64 d3, d5, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vadd.f64 d9, d4, d6 │ │ │ │ + vsub.f64 d0, d4, d6 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, sl, sl, lsl #1 │ │ │ │ + mov.w r0, r2, lsl #4 │ │ │ │ + str r2, [sp, #8] │ │ │ │ + add.w r2, r8, r0 │ │ │ │ + vstr d9, [sp, #24] │ │ │ │ + vstr d3, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d5, d6, d11 │ │ │ │ - vldr d3, [r4] │ │ │ │ - add r4, r2 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ - vmla.f64 d6, d7, d11 │ │ │ │ - vldr d8, [pc, #832] @ 55b80 │ │ │ │ - vstr d1, [sp, #16] │ │ │ │ + vldr d3, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vstr d1, [sp, #32] │ │ │ │ + str r0, [sp, #152] @ 0x98 │ │ │ │ + vldr d9, [pc, #820] @ 5a400 │ │ │ │ + vstr d0, [sp, #40] @ 0x28 │ │ │ │ vnmls.f64 d5, d7, d13 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add.w r4, r0, r9 │ │ │ │ - add r9, r1 │ │ │ │ + vmla.f64 d6, d7, d11 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mov.w r2, sl, lsl #3 │ │ │ │ + vldr d0, [pc, #804] @ 5a408 │ │ │ │ + add.w r0, r8, r2 │ │ │ │ vmul.f64 d4, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vmla.f64 d7, d3, d13 │ │ │ │ vnmls.f64 d4, d3, d11 │ │ │ │ + vmla.f64 d7, d3, d13 │ │ │ │ + vadd.f64 d8, d5, d4 │ │ │ │ + vsub.f64 d10, d6, d7 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ - vadd.f64 d3, d5, d4 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - vldr d6, [r4] │ │ │ │ - add r4, r2 │ │ │ │ - vstr d12, [sp, #64] @ 0x40 │ │ │ │ - vstr d3, [sp, #40] @ 0x28 │ │ │ │ - vldr d3, [r4] │ │ │ │ - movs r4, #40 @ 0x28 │ │ │ │ - vstr d4, [sp, #56] @ 0x38 │ │ │ │ - vstr d5, [sp, #48] @ 0x30 │ │ │ │ - mul.w r4, r3, r4 │ │ │ │ - adds r5, r0, r4 │ │ │ │ - add r4, r1 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add r5, r2 │ │ │ │ - vldr d4, [r5] │ │ │ │ - add.w r5, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + add r0, r3 │ │ │ │ + vldr d3, [r0] │ │ │ │ + add.w r0, r8, r6 │ │ │ │ + add r6, r1 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vstr d8, [sp, #56] @ 0x38 │ │ │ │ + vstr d4, [sp, #64] @ 0x40 │ │ │ │ + vldr d4, [r0] │ │ │ │ + sub.w r0, r5, sl │ │ │ │ + vstr d10, [sp, #72] @ 0x48 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + vldr d10, [pc, #724] @ 5a410 │ │ │ │ + add.w r4, r8, r0 │ │ │ │ + vstr d12, [sp, #80] @ 0x50 │ │ │ │ + add r0, r1 │ │ │ │ + vldr d8, [pc, #720] @ 5a418 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d4, d3, d7 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ vmul.f64 d5, d6, d9 │ │ │ │ vmul.f64 d1, d4, d0 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d2, d0 │ │ │ │ - vnmls.f64 d5, d7, d15 │ │ │ │ + vnmls.f64 d5, d7, d10 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vnmls.f64 d1, d2, d8 │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vmla.f64 d3, d6, d15 │ │ │ │ - vldr d6, [r5] │ │ │ │ - adds r5, r0, r6 │ │ │ │ - vstr d4, [sp, #80] @ 0x50 │ │ │ │ - add r6, r1 │ │ │ │ - vstr d5, [sp, #88] @ 0x58 │ │ │ │ - vstr d1, [sp, #72] @ 0x48 │ │ │ │ - vstr d3, [sp, #96] @ 0x60 │ │ │ │ - vldr d3, [r5] │ │ │ │ - movs r5, #24 │ │ │ │ - mul.w r5, r3, r5 │ │ │ │ - add.w sl, r0, r5 │ │ │ │ - add r5, r1 │ │ │ │ - vldr d7, [sl] │ │ │ │ - add sl, r2 │ │ │ │ - add r2, r1 │ │ │ │ - vldr d4, [sl] │ │ │ │ - mov.w sl, fp, lsl #3 │ │ │ │ + vmla.f64 d4, d2, d0 │ │ │ │ + vmla.f64 d7, d6, d10 │ │ │ │ + vldr d6, [r4] │ │ │ │ + sub.w r4, r2, sl │ │ │ │ + mov.w lr, r4, lsl #3 │ │ │ │ + add.w r4, r1, r4, lsl #4 │ │ │ │ + add.w r7, r8, lr │ │ │ │ + add lr, r1 │ │ │ │ + vldr d3, [r7] │ │ │ │ + vstr d1, [sp, #88] @ 0x58 │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ + vstr d4, [sp, #96] @ 0x60 │ │ │ │ + vstr d7, [sp, #104] @ 0x68 │ │ │ │ + vstr d5, [sp, #168] @ 0xa8 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w r9, r8, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vldr d7, [r9] │ │ │ │ + add r9, r3 │ │ │ │ + add r3, r1 │ │ │ │ + vldr d4, [r9] │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ - vadd.f64 d4, d3, d7 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vadd.f64 d4, d3, d7 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ + vmul.f64 d5, d6, d9 │ │ │ │ vmul.f64 d1, d4, d0 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ + vmov.f64 d3, d5 │ │ │ │ vmla.f64 d1, d2, d8 │ │ │ │ - vmul.f64 d5, d6, d9 │ │ │ │ vmov.f64 d8, d4 │ │ │ │ - vnmls.f64 d5, d7, d15 │ │ │ │ + vldr d4, [r0] │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ + mla r0, r0, sl, r1 │ │ │ │ + vnmls.f64 d3, d7, d10 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vmla.f64 d7, d6, d15 │ │ │ │ vnmls.f64 d8, d2, d0 │ │ │ │ - vstr d1, [sp, #104] @ 0x68 │ │ │ │ - vldr d6, [r5] │ │ │ │ - movs r5, #88 @ 0x58 │ │ │ │ - vldr d4, [ip] │ │ │ │ - mov.w ip, #72 @ 0x48 │ │ │ │ - vldr d1, [r4] │ │ │ │ - movs r4, #104 @ 0x68 │ │ │ │ - mla r5, r5, r3, r1 │ │ │ │ - vstr d5, [sp, #120] @ 0x78 │ │ │ │ - vstr d7, [sp, #128] @ 0x80 │ │ │ │ - mla r4, r4, r3, r1 │ │ │ │ - vldr d3, [r6] │ │ │ │ - vstr d8, [sp, #112] @ 0x70 │ │ │ │ + vmov.f64 d2, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r1, r2 │ │ │ │ + add r2, sl │ │ │ │ + vstr d1, [sp, #112] @ 0x70 │ │ │ │ + add.w r2, r1, r2, lsl #3 │ │ │ │ + vldr d1, [r6] │ │ │ │ mov.w r6, fp, lsl #6 │ │ │ │ - vldr d7, [r5] │ │ │ │ - mla r5, ip, r3, r1 │ │ │ │ - vsub.f64 d2, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vldr d9, [r5] │ │ │ │ - vldr d7, [r9] │ │ │ │ - mov.w r9, r8, lsl #3 │ │ │ │ - ldr r5, [sp, #160] @ 0xa0 │ │ │ │ + vmla.f64 d2, d6, d10 │ │ │ │ + vldr d6, [r7] │ │ │ │ + vstr d8, [sp, #120] @ 0x78 │ │ │ │ + vldr d9, [r2] │ │ │ │ + mov.w r2, #104 @ 0x68 │ │ │ │ + vstr d3, [sp, #128] @ 0x80 │ │ │ │ + mla r2, r2, sl, r1 │ │ │ │ + vldr d3, [lr] │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ vmul.f64 d8, d9, d11 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ - vmla.f64 d9, d7, d11 │ │ │ │ + vstr d2, [sp, #136] @ 0x88 │ │ │ │ + vsub.f64 d2, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + ldr r0, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vnmls.f64 d8, d7, d13 │ │ │ │ - vldr d7, [r4] │ │ │ │ + vmla.f64 d9, d7, d11 │ │ │ │ + vldr d7, [r2] │ │ │ │ vsub.f64 d0, d2, d4 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vmul.f64 d5, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vmla.f64 d7, d1, d13 │ │ │ │ vnmls.f64 d5, d1, d11 │ │ │ │ + vmla.f64 d7, d1, d13 │ │ │ │ vadd.f64 d1, d8, d5 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ - vldr d8, [r2] │ │ │ │ - adds r2, r1, r7 │ │ │ │ - vadd.f64 d10, d0, d1 │ │ │ │ + vadd.f64 d15, d0, d1 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ vsub.f64 d1, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vstr d10, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d12, d5, d1 │ │ │ │ - vsub.f64 d10, d5, d1 │ │ │ │ + vstr d15, [sp, #176] @ 0xb0 │ │ │ │ + vsub.f64 d12, d5, d1 │ │ │ │ + vadd.f64 d15, d5, d1 │ │ │ │ + vstr d0, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d5, d9, d7 │ │ │ │ vsub.f64 d9, d9, d7 │ │ │ │ - vstr d0, [sp, #176] @ 0xb0 │ │ │ │ - vstr d10, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d2, d4, d9 │ │ │ │ - vsub.f64 d9, d9, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - vadd.f64 d6, d5, d3 │ │ │ │ - vsub.f64 d0, d3, d5 │ │ │ │ vstr d12, [sp, #192] @ 0xc0 │ │ │ │ - mla r2, r2, r3, r1 │ │ │ │ - vstr d9, [sp, #152] @ 0x98 │ │ │ │ - vstr d2, [sp, #208] @ 0xd0 │ │ │ │ - vstr d6, [sp, #144] @ 0x90 │ │ │ │ - vstr d0, [sp, #200] @ 0xc8 │ │ │ │ - vldr d7, [r2] │ │ │ │ - adds r2, r1, r4 │ │ │ │ - vsub.f64 d9, d4, d7 │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ - mla r2, r2, r3, r1 │ │ │ │ - vmul.f64 d9, d9, d14 │ │ │ │ - vmul.f64 d4, d4, d14 │ │ │ │ - vldr d6, [r2] │ │ │ │ - adds r2, r1, r5 │ │ │ │ - mov.w r5, r8, lsl #6 │ │ │ │ - vmul.f64 d2, d6, d11 │ │ │ │ - vmul.f64 d6, d6, d13 │ │ │ │ - vmla.f64 d6, d7, d11 │ │ │ │ + vadd.f64 d10, d5, d3 │ │ │ │ + vsub.f64 d6, d3, d5 │ │ │ │ + vldr d3, [r3] │ │ │ │ + vsub.f64 d5, d9, d4 │ │ │ │ + vadd.f64 d7, d4, d9 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + vldr d12, [r1] │ │ │ │ + add r3, r1 │ │ │ │ + vstr d5, [sp, #144] @ 0x90 │ │ │ │ + vstr d6, [sp, #208] @ 0xd0 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add.w r3, r1, r7, lsl #5 │ │ │ │ + vstr d7, [sp, #216] @ 0xd8 │ │ │ │ + vldr d6, [r4] │ │ │ │ + mov.w r4, fp, lsl #3 │ │ │ │ + vstr d15, [sp, #200] @ 0xc8 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r1, r5 │ │ │ │ + vmul.f64 d4, d6, d13 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ + vsub.f64 d8, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [r3] │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ + vmul.f64 d8, d8, d14 │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ + add.w r5, r1, r3, lsl #4 │ │ │ │ + add.w r3, r1, r0 │ │ │ │ + mov.w r0, ip, lsl #3 │ │ │ │ + vldr d9, [r5] │ │ │ │ + mov.w r5, ip, lsl #6 │ │ │ │ + vadd.f64 d0, d12, d8 │ │ │ │ + vmul.f64 d2, d9, d11 │ │ │ │ + vmul.f64 d9, d9, d13 │ │ │ │ vnmls.f64 d2, d7, d13 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #112 @ 0x70 │ │ │ │ - mla r2, r2, r3, r1 │ │ │ │ - vldr d5, [r2] │ │ │ │ - vmul.f64 d3, d5, d13 │ │ │ │ - vmul.f64 d5, d5, d11 │ │ │ │ - vmla.f64 d5, d7, d13 │ │ │ │ - vnmls.f64 d3, d7, d11 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vadd.f64 d0, d7, d9 │ │ │ │ - vadd.f64 d12, d6, d5 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vadd.f64 d1, d2, d3 │ │ │ │ - vsub.f64 d3, d3, d2 │ │ │ │ - vsub.f64 d10, d0, d1 │ │ │ │ + vmla.f64 d9, d7, d11 │ │ │ │ + vldr d7, [r3] │ │ │ │ + vnmls.f64 d4, d7, d11 │ │ │ │ + vmla.f64 d6, d7, d13 │ │ │ │ + vadd.f64 d1, d2, d4 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ + vsub.f64 d12, d0, d1 │ │ │ │ vadd.f64 d7, d0, d1 │ │ │ │ - vstr d10, [sp, #216] @ 0xd8 │ │ │ │ - vsub.f64 d10, d8, d4 │ │ │ │ - vadd.f64 d8, d8, d4 │ │ │ │ - vsub.f64 d2, d3, d10 │ │ │ │ - vadd.f64 d10, d3, d10 │ │ │ │ - vsub.f64 d4, d8, d12 │ │ │ │ - vadd.f64 d0, d12, d8 │ │ │ │ - vstr d2, [sp, #224] @ 0xe0 │ │ │ │ - vstr d4, [sp] │ │ │ │ + vstr d12, [sp, #16] │ │ │ │ + vsub.f64 d12, d3, d5 │ │ │ │ + vadd.f64 d3, d3, d5 │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ + vldr d1, [sp, #80] @ 0x50 │ │ │ │ + vldr d15, [sp, #176] @ 0xb0 │ │ │ │ + vsub.f64 d2, d4, d12 │ │ │ │ + vadd.f64 d12, d4, d12 │ │ │ │ + add.w r3, r7, r6 │ │ │ │ + vadd.f64 d4, d9, d6 │ │ │ │ + vsub.f64 d9, d9, d6 │ │ │ │ + ldr r2, [sp, #224] @ 0xe0 │ │ │ │ + vstr d2, [sp, #152] @ 0x98 │ │ │ │ + add r2, r5 │ │ │ │ + vadd.f64 d0, d4, d3 │ │ │ │ + vsub.f64 d5, d3, d4 │ │ │ │ vldr d3, [r1] │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - vldr d8, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d9, d3, d9 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ - vldr d1, [sp, #64] @ 0x40 │ │ │ │ - vldr d4, [sp, #80] @ 0x50 │ │ │ │ - vldr d12, [sp, #144] @ 0x90 │ │ │ │ - vsub.f64 d5, d9, d6 │ │ │ │ - vadd.f64 d9, d9, d6 │ │ │ │ - vldr d6, [sp, #72] @ 0x48 │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d8, d3, d8 │ │ │ │ + vstr d5, [sp, #8] │ │ │ │ + vldr d5, [sp, #56] @ 0x38 │ │ │ │ + vldr d3, [sp, #112] @ 0x70 │ │ │ │ + vsub.f64 d6, d8, d9 │ │ │ │ + vadd.f64 d9, d8, d9 │ │ │ │ + vldr d8, [sp, #120] @ 0x78 │ │ │ │ + vstr d6, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d4, d8, d4 │ │ │ │ - ldr r7, [sp, #172] @ 0xac │ │ │ │ - ldr r0, [sp, #232] @ 0xe8 │ │ │ │ - vstr d5, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d5, d2, d3 │ │ │ │ - vldr d2, [sp, #104] @ 0x68 │ │ │ │ - mov r2, r7 │ │ │ │ - add r2, r6 │ │ │ │ - adds r4, r0, r5 │ │ │ │ - vadd.f64 d6, d6, d2 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - vsub.f64 d3, d5, d6 │ │ │ │ - vadd.f64 d5, d5, d6 │ │ │ │ - vadd.f64 d6, d2, d1 │ │ │ │ - b.n 55b90 │ │ │ │ + b.n 5a428 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 55dd0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 5a668 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 55e1c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 5a6b4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - add r1, pc, #652 @ (adr r1, 55df8 ) │ │ │ │ - cmp r1, #14 │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ - subs r7, #234 @ 0xea │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r6, pc, #44 @ (adr r6, 55ba8 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 5a438 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ + add r1, pc, #652 @ (adr r1, 5a6a0 ) │ │ │ │ + cmp r1, #14 │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ + subs r7, #234 @ 0xea │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - str r4, [sp, #296] @ 0x128 │ │ │ │ + cbnz r6, 5a48e │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d1, [pc, #932] @ 55f38 │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ + vadd.f64 d5, d6, d5 │ │ │ │ + vldr d6, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + vsub.f64 d3, d5, d6 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ + vadd.f64 d6, d2, d1 │ │ │ │ + vldr d1, [pc, #952] @ 5a800 │ │ │ │ vsub.f64 d8, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vldr d6, [pc, #928] @ 55f40 │ │ │ │ + vldr d6, [pc, #948] @ 5a808 │ │ │ │ vmul.f64 d2, d0, d6 │ │ │ │ - vmul.f64 d6, d12, d6 │ │ │ │ - vldr d12, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d6, d10, d6 │ │ │ │ vmla.f64 d2, d7, d1 │ │ │ │ - vnmls.f64 d6, d12, d1 │ │ │ │ - vldr d12, [sp, #144] @ 0x90 │ │ │ │ + vnmls.f64 d6, d15, d1 │ │ │ │ vadd.f64 d1, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vldr d2, [pc, #884] @ 55f38 │ │ │ │ + vldr d2, [pc, #912] @ 5a800 │ │ │ │ vmul.f64 d0, d0, d2 │ │ │ │ - vldr d2, [pc, #884] @ 55f40 │ │ │ │ + vldr d2, [pc, #912] @ 5a808 │ │ │ │ vnmls.f64 d0, d7, d2 │ │ │ │ - vldr d7, [pc, #868] @ 55f38 │ │ │ │ - vmul.f64 d7, d12, d7 │ │ │ │ - vldr d12, [sp, #136] @ 0x88 │ │ │ │ - vmla.f64 d7, d12, d2 │ │ │ │ + vldr d7, [pc, #896] @ 5a800 │ │ │ │ + vmul.f64 d7, d10, d7 │ │ │ │ + vldr d10, [sp, #72] @ 0x48 │ │ │ │ + vmla.f64 d7, d15, d2 │ │ │ │ vadd.f64 d2, d0, d7 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ vsub.f64 d0, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - vstr d0, [r2] │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vstr d0, [r3] │ │ │ │ vsub.f64 d0, d7, d4 │ │ │ │ - sub.w r2, r2, sl │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vsub.f64 d7, d5, d2 │ │ │ │ + sub.w r3, r3, r4 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - vstr d0, [r4] │ │ │ │ - sub.w r4, r4, r9 │ │ │ │ - vstr d3, [r2] │ │ │ │ - add r2, r6 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ - vstr d4, [r4] │ │ │ │ - add r4, r5 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ + vstr d0, [r2] │ │ │ │ + sub.w r2, r2, r0 │ │ │ │ + vstr d3, [r3] │ │ │ │ + add r3, r6 │ │ │ │ + vstr d4, [r2] │ │ │ │ + add r2, r5 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d6, d8 │ │ │ │ - vldr d3, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d8, d8, d6 │ │ │ │ - sub.w r2, r2, sl │ │ │ │ - vstr d7, [r4] │ │ │ │ - sub.w r4, r4, r9 │ │ │ │ - vldr d7, [sp, #56] @ 0x38 │ │ │ │ - mvn.w r9, #103 @ 0x67 │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ + sub.w r3, r3, r4 │ │ │ │ + vstr d7, [r2] │ │ │ │ + sub.w r2, r2, r0 │ │ │ │ + vldr d7, [sp, #104] @ 0x68 │ │ │ │ vstr d5, [r7] │ │ │ │ - vstr d8, [r0] │ │ │ │ - vadd.f64 d5, d0, d7 │ │ │ │ + vadd.f64 d5, d0, d10 │ │ │ │ vldr d0, [sp, #128] @ 0x80 │ │ │ │ - vsub.f64 d7, d3, d0 │ │ │ │ - vldr d0, [sp, #120] @ 0x78 │ │ │ │ + vldr d10, [sp, #168] @ 0xa8 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + ldr r7, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d4, d10, d0 │ │ │ │ + vstr d8, [r7] │ │ │ │ + mvn.w r7, #103 @ 0x67 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d4, d7, d0 │ │ │ │ - vldr d7, [sp, #48] @ 0x30 │ │ │ │ - vldr d12, [sp, #192] @ 0xc0 │ │ │ │ - vldr d0, [sp, #152] @ 0x98 │ │ │ │ + vldr d7, [sp, #64] @ 0x40 │ │ │ │ + vldr d15, [sp, #200] @ 0xc8 │ │ │ │ + vldr d0, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ - vldr d1, [pc, #708] @ 55f48 │ │ │ │ + vldr d1, [pc, #740] @ 5a810 │ │ │ │ vsub.f64 d8, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [pc, #704] @ 55f50 │ │ │ │ - vmul.f64 d6, d12, d7 │ │ │ │ - vmul.f64 d3, d10, d7 │ │ │ │ + vldr d7, [pc, #736] @ 5a818 │ │ │ │ + vmul.f64 d3, d12, d7 │ │ │ │ + vmul.f64 d6, d15, d7 │ │ │ │ vmla.f64 d3, d9, d1 │ │ │ │ vnmls.f64 d6, d0, d1 │ │ │ │ vadd.f64 d0, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vmul.f64 d3, d12, d1 │ │ │ │ - vldr d12, [sp, #152] @ 0x98 │ │ │ │ - vmla.f64 d3, d12, d7 │ │ │ │ + vmul.f64 d3, d15, d1 │ │ │ │ + vldr d15, [sp, #144] @ 0x90 │ │ │ │ + vmla.f64 d3, d15, d7 │ │ │ │ vmul.f64 d7, d9, d7 │ │ │ │ - vldr d9, [sp, #8] │ │ │ │ - vldr d12, [sp, #200] @ 0xc8 │ │ │ │ - vnmls.f64 d7, d10, d1 │ │ │ │ - vldr d10, [sp, #40] @ 0x28 │ │ │ │ + vldr d9, [sp, #24] │ │ │ │ + vldr d15, [sp, #208] @ 0xd0 │ │ │ │ + vnmls.f64 d7, d12, d1 │ │ │ │ + vldr d12, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d1, d3, d7 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ vsub.f64 d3, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vstr d3, [r3] │ │ │ │ vsub.f64 d3, d7, d4 │ │ │ │ - mla r2, r9, fp, r2 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vsub.f64 d7, d5, d1 │ │ │ │ + mla r3, r7, fp, r3 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - vldr d1, [pc, #612] @ 55f58 │ │ │ │ - vstr d3, [r4] │ │ │ │ - mla r4, r9, r8, r4 │ │ │ │ - vstr d2, [r2] │ │ │ │ - mvn.w r9, #23 │ │ │ │ - add r2, r6 │ │ │ │ - vstr d4, [r4] │ │ │ │ - add r4, r5 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vldr d1, [pc, #644] @ 5a820 │ │ │ │ + vstr d3, [r2] │ │ │ │ + mla r2, r7, ip, r2 │ │ │ │ + vstr d2, [r3] │ │ │ │ + add r3, r6 │ │ │ │ + sub.w r7, fp, fp, lsl #2 │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ + vstr d4, [r2] │ │ │ │ + add r2, r5 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d6, d8 │ │ │ │ - mla r2, r9, fp, r2 │ │ │ │ vadd.f64 d8, d8, d6 │ │ │ │ - mla r9, r9, r8, r4 │ │ │ │ - vldr d4, [sp, #80] @ 0x50 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vsub.f64 d7, d9, d10 │ │ │ │ - vstr d5, [r2] │ │ │ │ - mla r2, lr, fp, r2 │ │ │ │ - vstr d8, [r9] │ │ │ │ - mla r9, lr, r8, r9 │ │ │ │ - vldr d8, [sp, #112] @ 0x70 │ │ │ │ - mvn.w r4, #71 @ 0x47 │ │ │ │ - vldr d9, [sp, #64] @ 0x40 │ │ │ │ - vldr d10, [sp, #216] @ 0xd8 │ │ │ │ + add.w r3, r3, r7, lsl #3 │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ + sub.w r7, ip, ip, lsl #2 │ │ │ │ + vstr d7, [r2] │ │ │ │ + add.w r2, r2, r7, lsl #3 │ │ │ │ + vsub.f64 d7, d9, d12 │ │ │ │ + vstr d5, [r3] │ │ │ │ + add.w r7, fp, fp, lsl #1 │ │ │ │ + vldr d12, [sp, #80] @ 0x50 │ │ │ │ + vstr d8, [r2] │ │ │ │ + add.w r3, r3, r7, lsl #4 │ │ │ │ + vldr d8, [sp, #120] @ 0x78 │ │ │ │ + add.w r7, ip, ip, lsl #1 │ │ │ │ + vldr d9, [sp, #184] @ 0xb8 │ │ │ │ + add.w r2, r2, r7, lsl #4 │ │ │ │ + mvn.w r7, #71 @ 0x47 │ │ │ │ + vsub.f64 d5, d3, d12 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ vadd.f64 d6, d4, d8 │ │ │ │ - vldr d4, [sp, #104] @ 0x68 │ │ │ │ - vldr d8, [sp, #32] │ │ │ │ + vldr d12, [sp, #16] │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d5, d8, d9 │ │ │ │ - vldr d9, [sp] │ │ │ │ + vldr d6, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ vsub.f64 d8, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #484] @ 55f60 │ │ │ │ - vmul.f64 d4, d12, d5 │ │ │ │ - vmul.f64 d3, d9, d5 │ │ │ │ - vldr d9, [sp, #176] @ 0xb0 │ │ │ │ - vmla.f64 d3, d10, d1 │ │ │ │ + vldr d5, [pc, #500] @ 5a828 │ │ │ │ + vmul.f64 d4, d15, d5 │ │ │ │ + vmul.f64 d3, d3, d5 │ │ │ │ vnmls.f64 d4, d9, d1 │ │ │ │ + vmla.f64 d3, d12, d1 │ │ │ │ vadd.f64 d0, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vmul.f64 d3, d12, d1 │ │ │ │ + vmul.f64 d3, d15, d1 │ │ │ │ vmla.f64 d3, d9, d5 │ │ │ │ - vmul.f64 d5, d10, d5 │ │ │ │ - vldr d9, [sp] │ │ │ │ + vldr d9, [sp, #8] │ │ │ │ + vmul.f64 d5, d12, d5 │ │ │ │ vnmls.f64 d5, d9, d1 │ │ │ │ vsub.f64 d1, d3, d5 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ vsub.f64 d3, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vstr d3, [r3] │ │ │ │ vsub.f64 d3, d5, d6 │ │ │ │ - mla r2, r4, fp, r2 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d3, [r9] │ │ │ │ - mla r9, r4, r8, r9 │ │ │ │ - vstr d2, [r2] │ │ │ │ - mvn.w r4, #55 @ 0x37 │ │ │ │ - add r2, r6 │ │ │ │ - vstr d6, [r9] │ │ │ │ + mla r3, r7, fp, r3 │ │ │ │ + vstr d3, [r2] │ │ │ │ + mla r2, r7, ip, r2 │ │ │ │ + sub.w r7, fp, r4 │ │ │ │ + vstr d2, [r3] │ │ │ │ + add r3, r6 │ │ │ │ + add r4, fp │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d7, d1 │ │ │ │ - add r9, r5 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vstr d6, [r2] │ │ │ │ + add r2, r5 │ │ │ │ + vstr d6, [r3] │ │ │ │ vsub.f64 d6, d4, d8 │ │ │ │ - mla r2, r4, fp, r2 │ │ │ │ vadd.f64 d8, d8, d4 │ │ │ │ - mla r4, r4, r8, r9 │ │ │ │ - vstr d6, [r9] │ │ │ │ - vstr d7, [r2] │ │ │ │ - mla r2, ip, fp, r2 │ │ │ │ - vstr d8, [r4] │ │ │ │ - mla r4, ip, r8, r4 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ - mvn.w ip, #87 @ 0x57 │ │ │ │ - vldr d2, [sp, #56] @ 0x38 │ │ │ │ - vldr d4, [sp, #120] @ 0x78 │ │ │ │ - vldr d7, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ - vldr d5, [sp, #48] @ 0x30 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - vsub.f64 d7, d4, d7 │ │ │ │ - vldr d3, [sp, #96] @ 0x60 │ │ │ │ - vldr d0, [sp, #128] @ 0x80 │ │ │ │ - vldr d12, [sp, #224] @ 0xe0 │ │ │ │ - vldr d9, [sp, #184] @ 0xb8 │ │ │ │ + add.w r3, r3, r7, lsl #3 │ │ │ │ + sub.w r7, ip, r0 │ │ │ │ + add r0, ip │ │ │ │ + add.w r7, r2, r7, lsl #3 │ │ │ │ + add.w r4, r3, r4, lsl #3 │ │ │ │ + add.w r0, r7, r0, lsl #3 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vstr d7, [r3] │ │ │ │ + mvn.w r3, #87 @ 0x57 │ │ │ │ + vstr d8, [r7] │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ + vldr d3, [sp, #72] @ 0x48 │ │ │ │ + vldr d4, [sp, #128] @ 0x80 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vldr d5, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d6, d6, d3 │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ + vsub.f64 d7, d4, d10 │ │ │ │ + vldr d4, [sp, #64] @ 0x40 │ │ │ │ + vldr d15, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ + vldr d9, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d7, d5, d1 │ │ │ │ - vadd.f64 d5, d3, d0 │ │ │ │ - vldr d1, [pc, #268] @ 55f68 │ │ │ │ - vldr d3, [sp, #160] @ 0xa0 │ │ │ │ - vldr d10, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d7, d4, d1 │ │ │ │ + vldr d12, [sp, #160] @ 0xa0 │ │ │ │ + vldr d10, [sp, #216] @ 0xd8 │ │ │ │ + vldr d1, [pc, #272] @ 5a830 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [pc, #256] @ 55f70 │ │ │ │ - vmul.f64 d4, d12, d5 │ │ │ │ - vmla.f64 d4, d3, d1 │ │ │ │ + vldr d5, [pc, #268] @ 5a838 │ │ │ │ + ldr r2, [sp, #228] @ 0xe4 │ │ │ │ + vmul.f64 d4, d15, d5 │ │ │ │ vmul.f64 d3, d9, d5 │ │ │ │ + add r8, r2 │ │ │ │ + add r1, r2 │ │ │ │ + ldr r2, [sp, #232] @ 0xe8 │ │ │ │ vmla.f64 d3, d10, d1 │ │ │ │ + vmla.f64 d4, d12, d1 │ │ │ │ vsub.f64 d0, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vmul.f64 d3, d10, d5 │ │ │ │ + vmul.f64 d5, d12, d5 │ │ │ │ vnmls.f64 d3, d9, d1 │ │ │ │ - vldr d9, [sp, #160] @ 0xa0 │ │ │ │ - vmul.f64 d5, d9, d5 │ │ │ │ - vnmls.f64 d5, d12, d1 │ │ │ │ + vnmls.f64 d5, d15, d1 │ │ │ │ vsub.f64 d1, d3, d5 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ vsub.f64 d3, d8, d0 │ │ │ │ vadd.f64 d8, d8, d0 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vstr d3, [r4] │ │ │ │ vsub.f64 d3, d5, d2 │ │ │ │ - mla r2, ip, fp, r2 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ vsub.f64 d5, d6, d1 │ │ │ │ + mla r4, r3, fp, r4 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vstr d3, [r4] │ │ │ │ - mla r4, ip, r8, r4 │ │ │ │ - vstr d8, [r2] │ │ │ │ - add r2, r6 │ │ │ │ - vstr d2, [r4] │ │ │ │ - add r4, r5 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d3, [r0] │ │ │ │ + mla r0, r3, ip, r0 │ │ │ │ + mvn.w r3, #39 @ 0x27 │ │ │ │ + vstr d8, [r4] │ │ │ │ + add r4, r6 │ │ │ │ + vstr d2, [r0] │ │ │ │ + add r0, r5 │ │ │ │ + vstr d5, [r4] │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ + mla r4, r3, fp, r4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - mvn.w r5, #39 @ 0x27 │ │ │ │ - vstr d5, [r4] │ │ │ │ - mla r2, r5, fp, r2 │ │ │ │ - mla r4, r5, r8, r4 │ │ │ │ + vstr d5, [r0] │ │ │ │ + mla r0, r3, ip, r0 │ │ │ │ + ldr r3, [sp, #224] @ 0xe0 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ - vstr d6, [r2] │ │ │ │ - ldr r2, [sp, #168] @ 0xa8 │ │ │ │ - vstr d7, [r4] │ │ │ │ - ldr r4, [sp, #236] @ 0xec │ │ │ │ - add r2, r4 │ │ │ │ - str r2, [sp, #168] @ 0xa8 │ │ │ │ - ldr r2, [sp, #240] @ 0xf0 │ │ │ │ - add r1, r4 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - str r4, [sp, #172] @ 0xac │ │ │ │ - mov r4, r0 │ │ │ │ - add r4, r2 │ │ │ │ - ldr r2, [sp, #244] @ 0xf4 │ │ │ │ - str r4, [sp, #232] @ 0xe8 │ │ │ │ - eors r3, r2 │ │ │ │ - eor.w fp, fp, r2 │ │ │ │ - eor.w r8, r8, r2 │ │ │ │ - ldr r2, [sp, #364] @ 0x16c │ │ │ │ - subs r2, #1 │ │ │ │ - str r2, [sp, #364] @ 0x16c │ │ │ │ - bne.w 557ac │ │ │ │ - add sp, #252 @ 0xfc │ │ │ │ + vstr d6, [r4] │ │ │ │ + vstr d7, [r0] │ │ │ │ + add.w r0, r7, r2 │ │ │ │ + add r3, r2 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + str r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #236] @ 0xec │ │ │ │ + eor.w sl, sl, r3 │ │ │ │ + eor.w fp, fp, r3 │ │ │ │ + eor.w ip, ip, r3 │ │ │ │ + ldr r3, [sp, #356] @ 0x164 │ │ │ │ + subs r3, #1 │ │ │ │ + str r3, [sp, #356] @ 0x164 │ │ │ │ + bne.w 5a042 │ │ │ │ + add sp, #244 @ 0xf4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 56288 ) │ │ │ │ - bhi.n 55e62 │ │ │ │ + add r3, pc, #836 @ (adr r3, 5ab50 ) │ │ │ │ + bhi.n 5a72a │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ @@ -93870,2754 +96170,2837 @@ │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (56334 ) │ │ │ │ + ldr r4, [pc, #972] @ (5abfc ) │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ pop {r0, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf18038b2 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ @ instruction: 0xf63b3806 │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ │ │ │ │ -00055f78 : │ │ │ │ - ldr r2, [pc, #8] @ (55f84 ) │ │ │ │ - ldr r1, [pc, #12] @ (55f88 ) │ │ │ │ +0005a840 : │ │ │ │ + ldr r2, [pc, #8] @ (5a84c ) │ │ │ │ + ldr r1, [pc, #12] @ (5a850 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldr r0, [r5, #100] @ 0x64 │ │ │ │ + str r5, [sp, #640] @ 0x280 │ │ │ │ movs r4, r0 │ │ │ │ - bl 35f8a │ │ │ │ + bl ffffa852 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w sp, sp, #572 @ 0x23c │ │ │ │ + ldrd r7, r5, [sp, #672] @ 0x2a0 │ │ │ │ str r2, [sp, #0] │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r2, [sp, #684] @ 0x2ac │ │ │ │ - ldr.w r3, [pc, #1036] @ 563b0 │ │ │ │ - ldrd lr, ip, [sp, #672] @ 0x2a0 │ │ │ │ - add r3, pc │ │ │ │ + ldr r3, [pc, #1016] @ (5ac78 ) │ │ │ │ + ldr r6, [sp, #680] @ 0x2a8 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 57314 │ │ │ │ + add r3, pc │ │ │ │ + ble.w 5bcac │ │ │ │ ldr r2, [sp, #688] @ 0x2b0 │ │ │ │ - mov fp, lr │ │ │ │ - ldr.w lr, [sp, #680] @ 0x2a8 │ │ │ │ - mov r9, r0 │ │ │ │ - vldr d14, [pc, #952] @ 56378 │ │ │ │ - mov sl, r1 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov r9, r7 │ │ │ │ + mov sl, r0 │ │ │ │ + mov fp, r1 │ │ │ │ + mov r8, r5 │ │ │ │ + vldr d14, [pc, #936] @ 5ac40 │ │ │ │ + mov r7, r6 │ │ │ │ + vldr d13, [pc, #940] @ 5ac48 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d11, [pc, #940] @ 5ac50 │ │ │ │ str r2, [sp, #556] @ 0x22c │ │ │ │ ldr r2, [sp, #692] @ 0x2b4 │ │ │ │ - mov r8, ip │ │ │ │ - vldr d13, [pc, #948] @ 56380 │ │ │ │ - vldr d11, [pc, #952] @ 56388 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #560] @ 0x230 │ │ │ │ - ldr r2, [pc, #988] @ (563b4 ) │ │ │ │ + ldr r2, [pc, #968] @ (5ac7c ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #564] @ 0x234 │ │ │ │ - mov.w r3, fp, lsl #4 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - add r3, r9 │ │ │ │ - movs r7, #80 @ 0x50 │ │ │ │ - vldr d8, [pc, #932] @ 56390 │ │ │ │ - mov.w ip, #96 @ 0x60 │ │ │ │ - vldr d9, [pc, #932] @ 56398 │ │ │ │ + mov.w r4, r9, lsl #4 │ │ │ │ + vldr d8, [pc, #920] @ 5ac58 │ │ │ │ + mov.w ip, #184 @ 0xb8 │ │ │ │ + mov.w r2, r9, lsl #3 │ │ │ │ + add.w r3, sl, r4 │ │ │ │ + add.w lr, r9, r9, lsl #2 │ │ │ │ + vldr d9, [pc, #908] @ 5ac60 │ │ │ │ + mul.w ip, ip, r9 │ │ │ │ vldr d5, [r3] │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ - mul.w r0, r7, fp │ │ │ │ - vldr d10, [pc, #928] @ 563a0 │ │ │ │ - vldr d0, [pc, #932] @ 563a8 │ │ │ │ - mul.w r1, r3, fp │ │ │ │ - str r0, [sp, #32] │ │ │ │ - str r1, [sp, #24] │ │ │ │ - add.w r3, r9, r1 │ │ │ │ - mov.w r1, fp, lsl #6 │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ + add.w r3, r2, r9 │ │ │ │ + mov.w r5, lr, lsl #4 │ │ │ │ + mov.w r0, r3, lsl #4 │ │ │ │ + str r2, [sp, #24] │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ + add.w r3, sl, r0 │ │ │ │ + vldr d10, [pc, #884] @ 5ac68 │ │ │ │ + str r0, [sp, #424] @ 0x1a8 │ │ │ │ + sub.w r0, r4, r9 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, r9, r0 │ │ │ │ + add.w r3, sl, r5 │ │ │ │ + mov.w r1, r0, lsl #4 │ │ │ │ + str r5, [sp, #432] @ 0x1b0 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ vldr d6, [r3] │ │ │ │ - movs r3, #208 @ 0xd0 │ │ │ │ - mul.w r4, r3, fp │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ - add.w r3, r9, r4 │ │ │ │ - mov.w r4, fp, lsl #5 │ │ │ │ - str r4, [sp, #104] @ 0x68 │ │ │ │ + mov.w r3, #208 @ 0xd0 │ │ │ │ + str r1, [sp, #440] @ 0x1b8 │ │ │ │ + mul.w r6, r3, r9 │ │ │ │ + vldr d0, [pc, #852] @ 5ac70 │ │ │ │ + add.w r3, sl, r6 │ │ │ │ + str r6, [sp, #32] │ │ │ │ vldr d3, [r3] │ │ │ │ - movs r3, #240 @ 0xf0 │ │ │ │ + add.w r3, sl, r1 │ │ │ │ + add.w r1, r9, r9, lsl #1 │ │ │ │ + mov.w r6, r1, lsl #4 │ │ │ │ + str r6, [sp, #456] @ 0x1c8 │ │ │ │ vsub.f64 d4, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - mul.w r5, r3, fp │ │ │ │ - str r5, [sp, #48] @ 0x30 │ │ │ │ - add.w r3, r9, r5 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vadd.f64 d2, d5, d4 │ │ │ │ vsub.f64 d4, d5, d4 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d5, d4, d8 │ │ │ │ vmul.f64 d1, d3, d10 │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ - vmla.f64 d3, d2, d10 │ │ │ │ vnmls.f64 d5, d7, d9 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vmla.f64 d7, d4, d9 │ │ │ │ + vmla.f64 d3, d2, d10 │ │ │ │ vnmls.f64 d1, d2, d0 │ │ │ │ - vstr d3, [sp, #208] @ 0xd0 │ │ │ │ - vstr d5, [sp, #216] @ 0xd8 │ │ │ │ + vmla.f64 d7, d4, d9 │ │ │ │ + vstr d5, [sp, #104] @ 0x68 │ │ │ │ vldr d5, [r3] │ │ │ │ - movs r3, #112 @ 0x70 │ │ │ │ - vstr d7, [sp, #224] @ 0xe0 │ │ │ │ - vstr d1, [sp, #200] @ 0xc8 │ │ │ │ - mul.w r6, r3, fp │ │ │ │ + sub.w r3, r2, r9 │ │ │ │ + mov.w r2, r3, lsl #4 │ │ │ │ + vstr d1, [sp, #88] @ 0x58 │ │ │ │ + vstr d3, [sp, #96] @ 0x60 │ │ │ │ + vstr d7, [sp, #112] @ 0x70 │ │ │ │ + str r2, [sp, #448] @ 0x1c0 │ │ │ │ + add r2, sl │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + mov.w r6, r9, lsl #6 │ │ │ │ + vldr d6, [r2] │ │ │ │ + mov.w r2, #176 @ 0xb0 │ │ │ │ str r6, [sp, #56] @ 0x38 │ │ │ │ - add.w r3, r9, r6 │ │ │ │ - mul.w r6, ip, fp │ │ │ │ - mov.w ip, #248 @ 0xf8 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ - mul.w r7, r3, fp │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ - add.w r3, r9, r7 │ │ │ │ - vldr d6, [r3] │ │ │ │ - movs r3, #176 @ 0xb0 │ │ │ │ - mul.w r2, r3, fp │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ - add.w r3, r9, r2 │ │ │ │ - vldr d3, [r3] │ │ │ │ - mov.w r3, fp, lsl #7 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ - add r3, r9 │ │ │ │ + mul.w r5, r2, r9 │ │ │ │ + add.w r2, sl, r5 │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ + mov.w r5, r1, lsl #6 │ │ │ │ + vldr d3, [r2] │ │ │ │ + mov.w r2, r9, lsl #7 │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ + add r2, sl │ │ │ │ + str r5, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d4, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d6, d5, d8 │ │ │ │ vmul.f64 d1, d2, d10 │ │ │ │ vmul.f64 d2, d2, d0 │ │ │ │ - vmla.f64 d1, d3, d0 │ │ │ │ vnmls.f64 d6, d7, d9 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ + vmla.f64 d1, d3, d0 │ │ │ │ vnmls.f64 d2, d3, d10 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, r9, r1 │ │ │ │ - vmov.f64 d15, d7 │ │ │ │ - vmla.f64 d15, d5, d9 │ │ │ │ - vldr d9, [r9] │ │ │ │ - vstr d1, [sp, #232] @ 0xe8 │ │ │ │ - vstr d6, [sp, #248] @ 0xf8 │ │ │ │ - vldr d6, [r3] │ │ │ │ - movs r3, #192 @ 0xc0 │ │ │ │ - vstr d2, [sp, #240] @ 0xf0 │ │ │ │ - mul.w r0, r3, fp │ │ │ │ - str r0, [sp, #96] @ 0x60 │ │ │ │ - add.w r3, r9, r0 │ │ │ │ - vstr d15, [sp, #256] @ 0x100 │ │ │ │ - mov.w r0, fp, lsl #3 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, r9, r4 │ │ │ │ - movs r4, #216 @ 0xd8 │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #160 @ 0xa0 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + mov.w r6, r9, lsl #5 │ │ │ │ + vmov.f64 d12, d7 │ │ │ │ + vmla.f64 d12, d5, d9 │ │ │ │ + vldr d9, [sl] │ │ │ │ + vstr d1, [sp, #120] @ 0x78 │ │ │ │ + vstr d6, [sp, #136] @ 0x88 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, sl, r5 │ │ │ │ + mov.w r5, r1, lsl #5 │ │ │ │ + vstr d2, [sp, #128] @ 0x80 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + vstr d12, [sp, #144] @ 0x90 │ │ │ │ + vldr d5, [r2] │ │ │ │ + mov.w r2, lr, lsl #5 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - str r6, [sp, #120] @ 0x78 │ │ │ │ - mul.w r4, r4, fp │ │ │ │ - mul.w r5, r3, fp │ │ │ │ - str r5, [sp, #112] @ 0x70 │ │ │ │ - add.w r3, r9, r5 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + str r0, [sp, #280] @ 0x118 │ │ │ │ + str r1, [sp, #296] @ 0x128 │ │ │ │ + str r2, [sp, #344] @ 0x158 │ │ │ │ + add r2, sl │ │ │ │ + str r5, [sp, #352] @ 0x160 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sl, r5 │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - movs r5, #88 @ 0x58 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, r9, r6 │ │ │ │ - vadd.f64 d8, d9, d2 │ │ │ │ - vsub.f64 d9, d9, d2 │ │ │ │ - movs r6, #152 @ 0x98 │ │ │ │ - mul.w r5, r5, fp │ │ │ │ - vldr d0, [r3] │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ + mov.w r5, #216 @ 0xd8 │ │ │ │ + vldr d0, [r2] │ │ │ │ + mov.w r2, r3, lsl #5 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mul.w r5, r5, r9 │ │ │ │ vmul.f64 d1, d7, d11 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vmla.f64 d7, d5, d11 │ │ │ │ - mul.w r6, r6, fp │ │ │ │ - mul.w r7, r3, fp │ │ │ │ - str r7, [sp, #128] @ 0x80 │ │ │ │ - add.w r3, r9, r7 │ │ │ │ + str r2, [sp, #360] @ 0x168 │ │ │ │ + add r2, sl │ │ │ │ + vadd.f64 d8, d9, d2 │ │ │ │ + vsub.f64 d9, d9, d2 │ │ │ │ + str r3, [sp, #288] @ 0x120 │ │ │ │ vnmls.f64 d1, d5, d13 │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d5, [r3] │ │ │ │ - mla r3, ip, fp, sl │ │ │ │ - mov.w ip, #184 @ 0xb8 │ │ │ │ - mul.w r7, r7, fp │ │ │ │ + vmla.f64 d7, d5, d11 │ │ │ │ + vldr d5, [r2] │ │ │ │ + sub.w r2, r6, r9 │ │ │ │ + mov.w r6, #88 @ 0x58 │ │ │ │ + add.w r2, fp, r2, lsl #3 │ │ │ │ + mul.w r6, r6, r9 │ │ │ │ vmul.f64 d4, d5, d13 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ - vmla.f64 d5, d0, d13 │ │ │ │ - mul.w ip, ip, fp │ │ │ │ vnmls.f64 d4, d0, d11 │ │ │ │ + vmla.f64 d5, d0, d13 │ │ │ │ vadd.f64 d0, d1, d4 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vsub.f64 d1, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ + vsub.f64 d15, d8, d0 │ │ │ │ vadd.f64 d12, d8, d0 │ │ │ │ - vsub.f64 d0, d8, d0 │ │ │ │ - vstr d12, [sp, #464] @ 0x1d0 │ │ │ │ - vsub.f64 d12, d4, d1 │ │ │ │ + vstr d15, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d15, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vstr d0, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d12, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d4, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d15, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d4, [sp, #480] @ 0x1e0 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d15, d9, d4 │ │ │ │ - vadd.f64 d9, d9, d4 │ │ │ │ - vadd.f64 d4, d7, d3 │ │ │ │ + vsub.f64 d2, d9, d4 │ │ │ │ + vadd.f64 d8, d9, d4 │ │ │ │ + vldr d4, [r2] │ │ │ │ + vadd.f64 d15, d7, d3 │ │ │ │ + add.w r2, fp, r0 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ - vstr d9, [sp, #504] @ 0x1f8 │ │ │ │ - vstr d4, [sp, #512] @ 0x200 │ │ │ │ - vldr d4, [r3] │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ - vstr d7, [sp, #520] @ 0x208 │ │ │ │ - vstr d15, [sp, #496] @ 0x1f0 │ │ │ │ - mul.w r2, r3, fp │ │ │ │ - str r2, [sp, #136] @ 0x88 │ │ │ │ - add.w r3, sl, r2 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ - vldr d3, [r3] │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ - mul.w r2, r2, fp │ │ │ │ - mul.w r1, r3, fp │ │ │ │ - str r1, [sp, #144] @ 0x90 │ │ │ │ - add.w r3, sl, r1 │ │ │ │ - movs r1, #72 @ 0x48 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, sl, ip │ │ │ │ - mul.w r1, r1, fp │ │ │ │ - add ip, r9 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, sl, r7 │ │ │ │ - add r7, r9 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, fp, r3 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, fp, ip │ │ │ │ + add ip, sl │ │ │ │ + vstr d2, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d8, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d7, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, fp, r1 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, sl, r6 │ │ │ │ - add r6, r9 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sl, r5 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mov.w r2, #152 @ 0x98 │ │ │ │ + mul.w r0, r2, r9 │ │ │ │ + add.w r2, fp, r0 │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - add r5, r9 │ │ │ │ - vmul.f64 d1, d9, d11 │ │ │ │ - vldr d0, [r3] │ │ │ │ - add.w r3, sl, r4 │ │ │ │ - vmul.f64 d9, d9, d13 │ │ │ │ - vmla.f64 d9, d7, d11 │ │ │ │ + str r0, [sp, #72] @ 0x48 │ │ │ │ + mov.w r0, #200 @ 0xc8 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, fp, r6 │ │ │ │ + add r6, sl │ │ │ │ + mul.w r0, r0, r9 │ │ │ │ + vldr d0, [r2] │ │ │ │ + add.w r2, fp, r5 │ │ │ │ + add r5, sl │ │ │ │ vsub.f64 d8, d2, d4 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ - add r4, r9 │ │ │ │ + vmul.f64 d1, d9, d11 │ │ │ │ + vmul.f64 d9, d9, d13 │ │ │ │ vnmls.f64 d1, d7, d13 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, r9, r0 │ │ │ │ + vmla.f64 d9, d7, d11 │ │ │ │ + vldr d7, [r2] │ │ │ │ vmul.f64 d5, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vmla.f64 d7, d0, d13 │ │ │ │ vnmls.f64 d5, d0, d11 │ │ │ │ + vmla.f64 d7, d0, d13 │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vadd.f64 d12, d8, d0 │ │ │ │ - vsub.f64 d0, d8, d0 │ │ │ │ - vsub.f64 d8, d5, d1 │ │ │ │ + vadd.f64 d10, d8, d0 │ │ │ │ + vstr d10, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d10, d8, d0 │ │ │ │ + vstr d10, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d10, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - vstr d12, [sp, #264] @ 0x108 │ │ │ │ - vstr d5, [sp, #288] @ 0x120 │ │ │ │ + vstr d10, [sp, #168] @ 0xa8 │ │ │ │ + vstr d5, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d5, d9, d7 │ │ │ │ vsub.f64 d9, d9, d7 │ │ │ │ - vstr d0, [sp, #272] @ 0x110 │ │ │ │ - vstr d8, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d15, d5, d3 │ │ │ │ + vadd.f64 d6, d5, d3 │ │ │ │ + vadd.f64 d2, d4, d9 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vadd.f64 d7, d4, d9 │ │ │ │ - vsub.f64 d6, d9, d4 │ │ │ │ - vstr d15, [sp, #296] @ 0x128 │ │ │ │ - vstr d3, [sp, #304] @ 0x130 │ │ │ │ - vstr d7, [sp, #312] @ 0x138 │ │ │ │ - vstr d6, [sp, #320] @ 0x140 │ │ │ │ - str r0, [sp, #152] @ 0x98 │ │ │ │ - movs r0, #136 @ 0x88 │ │ │ │ - vldr d4, [r3] │ │ │ │ - str r1, [sp, #160] @ 0xa0 │ │ │ │ - mul.w r0, r0, fp │ │ │ │ - str r2, [sp, #168] @ 0xa8 │ │ │ │ - add.w r3, r9, r0 │ │ │ │ - add r0, sl │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, r9, r1 │ │ │ │ - movs r1, #200 @ 0xc8 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mul.w r1, r1, fp │ │ │ │ - add.w r3, r9, r1 │ │ │ │ - add r1, sl │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, r9, r2 │ │ │ │ - vsub.f64 d2, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #168 @ 0xa8 │ │ │ │ - mul.w r2, r3, fp │ │ │ │ - b.n 563b8 │ │ │ │ + vsub.f64 d4, d9, d4 │ │ │ │ + vstr d6, [sp, #184] @ 0xb8 │ │ │ │ + vstr d3, [sp, #192] @ 0xc0 │ │ │ │ + vstr d2, [sp, #200] @ 0xc8 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + str r4, [sp, #16] │ │ │ │ + add r4, r9 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vstr d4, [sp, #208] @ 0xd0 │ │ │ │ + add r2, sl │ │ │ │ + vldr d4, [r2] │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r2, sl, r4 │ │ │ │ + add r4, fp │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sl, r1 │ │ │ │ + str r1, [sp, #376] @ 0x178 │ │ │ │ + mov.w r1, lr, lsl #3 │ │ │ │ + mov.w lr, #168 @ 0xa8 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, sl, r0 │ │ │ │ + add r0, fp │ │ │ │ + mul.w r3, lr, r9 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sl, r1 │ │ │ │ + b.n 5ac80 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 565f8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 5aec0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 56644 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 5af0c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 56628 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 5aef0 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - add r6, pc, #44 @ (adr r6, 563d0 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 5ac98 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - ldrh r2, [r3, #32] │ │ │ │ + cbz r0, 5accc │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ + str r1, [sp, #384] @ 0x180 │ │ │ │ + vsub.f64 d2, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sl, r3 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + vldr d9, [r2] │ │ │ │ + mov.w r2, #104 @ 0x68 │ │ │ │ + mul.w r2, r2, r9 │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - add.w r3, r9, r2 │ │ │ │ - vadd.f64 d8, d4, d2 │ │ │ │ - vsub.f64 d4, d4, d2 │ │ │ │ - vldr d9, [r3] │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ - mul.w r2, r3, fp │ │ │ │ + add.w r1, sl, r2 │ │ │ │ + add r2, fp │ │ │ │ vmul.f64 d1, d9, d11 │ │ │ │ - str r2, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ - add r2, r9 │ │ │ │ - vmla.f64 d9, d7, d11 │ │ │ │ + vldr d0, [r1] │ │ │ │ + mov.w r1, #232 @ 0xe8 │ │ │ │ + vadd.f64 d8, d4, d2 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ + mul.w r1, r1, r9 │ │ │ │ vnmls.f64 d1, d7, d13 │ │ │ │ - vldr d0, [r2] │ │ │ │ - movs r2, #232 @ 0xe8 │ │ │ │ - mul.w r2, r2, fp │ │ │ │ - str r2, [sp, #192] @ 0xc0 │ │ │ │ - add.w r3, r9, r2 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - vldr d7, [r3] │ │ │ │ - add r3, r2 │ │ │ │ - ldr r2, [sp, #136] @ 0x88 │ │ │ │ + vmla.f64 d9, d7, d11 │ │ │ │ + add.w lr, sl, r1 │ │ │ │ + add r1, fp │ │ │ │ + vldr d7, [lr] │ │ │ │ + add lr, r3 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ vmul.f64 d5, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vmla.f64 d7, d0, d13 │ │ │ │ vnmls.f64 d5, d0, d11 │ │ │ │ + vmla.f64 d7, d0, d13 │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vadd.f64 d12, d8, d0 │ │ │ │ - vsub.f64 d15, d8, d0 │ │ │ │ - vsub.f64 d0, d5, d1 │ │ │ │ - vadd.f64 d8, d5, d1 │ │ │ │ + vadd.f64 d10, d8, d0 │ │ │ │ + vsub.f64 d0, d8, d0 │ │ │ │ + vsub.f64 d8, d5, d1 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vstr d10, [sp, #216] @ 0xd8 │ │ │ │ + vstr d0, [sp, #224] @ 0xe0 │ │ │ │ + vstr d5, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d5, d9, d7 │ │ │ │ vsub.f64 d9, d9, d7 │ │ │ │ - vldr d7, [ip] │ │ │ │ - vstr d12, [sp, #328] @ 0x148 │ │ │ │ - vstr d15, [sp, #336] @ 0x150 │ │ │ │ + vstr d8, [sp, #232] @ 0xe8 │ │ │ │ + vsub.f64 d2, d4, d9 │ │ │ │ + vadd.f64 d7, d4, d9 │ │ │ │ + vldr d4, [lr] │ │ │ │ + add.w lr, sl, r3 │ │ │ │ vadd.f64 d6, d5, d3 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vsub.f64 d2, d4, d9 │ │ │ │ - vadd.f64 d9, d4, d9 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, r9, r2 │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ - vstr d3, [sp, #368] @ 0x170 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, r9, r2 │ │ │ │ - vstr d9, [sp, #384] @ 0x180 │ │ │ │ - vldr d9, [r6] │ │ │ │ - vstr d6, [sp, #360] @ 0x168 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ + add r3, sl │ │ │ │ + vstr d6, [sp, #248] @ 0xf8 │ │ │ │ + vstr d7, [sp, #272] @ 0x110 │ │ │ │ vldr d6, [r3] │ │ │ │ - vmul.f64 d1, d9, d11 │ │ │ │ - vstr d2, [sp, #376] @ 0x178 │ │ │ │ - vmul.f64 d9, d9, d13 │ │ │ │ - vstr d0, [sp, #344] @ 0x158 │ │ │ │ + vstr d3, [sp, #256] @ 0x100 │ │ │ │ + ldr r3, [sp, #296] @ 0x128 │ │ │ │ + vstr d2, [sp, #264] @ 0x108 │ │ │ │ + vldr d7, [ip] │ │ │ │ + mvn.w ip, #135 @ 0x87 │ │ │ │ + vldr d3, [lr] │ │ │ │ + add r3, sl │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vldr d0, [r5] │ │ │ │ - vstr d8, [sp, #352] @ 0x160 │ │ │ │ - vnmls.f64 d1, d7, d13 │ │ │ │ - vmla.f64 d9, d7, d11 │ │ │ │ - vldr d7, [r4] │ │ │ │ + vldr d7, [r3] │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ + vldr d0, [r6] │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ - vmul.f64 d5, d7, d13 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ + ldr r6, [sp, #64] @ 0x40 │ │ │ │ + add r3, sl │ │ │ │ + vldr d9, [r3] │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d8, d2, d4 │ │ │ │ - vmla.f64 d7, d0, d13 │ │ │ │ - add.w r4, sl, r3 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ + vmul.f64 d1, d9, d11 │ │ │ │ + vmul.f64 d9, d9, d13 │ │ │ │ + add r3, fp │ │ │ │ + vnmls.f64 d1, d7, d13 │ │ │ │ + vmla.f64 d9, d7, d11 │ │ │ │ + vldr d7, [r5] │ │ │ │ + vmul.f64 d5, d7, d13 │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ vnmls.f64 d5, d0, d11 │ │ │ │ + vmla.f64 d7, d0, d13 │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vadd.f64 d12, d8, d0 │ │ │ │ - vsub.f64 d15, d8, d0 │ │ │ │ - vstr d12, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d12, d5, d1 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ - vstr d15, [sp, #144] @ 0x90 │ │ │ │ - vstr d12, [sp, #392] @ 0x188 │ │ │ │ - vstr d5, [sp, #400] @ 0x190 │ │ │ │ + vadd.f64 d10, d8, d0 │ │ │ │ + vsub.f64 d0, d8, d0 │ │ │ │ + vsub.f64 d8, d5, d1 │ │ │ │ + vadd.f64 d1, d5, d1 │ │ │ │ vadd.f64 d5, d9, d7 │ │ │ │ vsub.f64 d9, d9, d7 │ │ │ │ - vadd.f64 d8, d5, d3 │ │ │ │ + vstr d10, [sp, #72] @ 0x48 │ │ │ │ + vstr d0, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d6, d5, d3 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vadd.f64 d7, d4, d9 │ │ │ │ + vstr d8, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d2, d4, d9 │ │ │ │ + vstr d1, [sp, #296] @ 0x128 │ │ │ │ + vstr d6, [sp, #304] @ 0x130 │ │ │ │ + vstr d3, [sp, #312] @ 0x138 │ │ │ │ + vldr d3, [r3] │ │ │ │ + vstr d2, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d2, d9, d4 │ │ │ │ - vldr d9, [sl] │ │ │ │ - vstr d3, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d3, [r4] │ │ │ │ - add.w r4, sl, r3 │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ - vstr d7, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d5, [r4] │ │ │ │ - add.w r4, sl, r3 │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ - vstr d2, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add.w r4, sl, r3 │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ - vstr d8, [sp, #408] @ 0x198 │ │ │ │ - vldr d6, [r4] │ │ │ │ - add.w r4, sl, r3 │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + vldr d9, [fp] │ │ │ │ + add r3, fp │ │ │ │ + vstr d2, [sp, #328] @ 0x148 │ │ │ │ + vldr d5, [r3] │ │ │ │ + ldr r3, [sp, #336] @ 0x150 │ │ │ │ + add r3, fp │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, fp, r6 │ │ │ │ + vldr d6, [r3] │ │ │ │ + ldr r3, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add.w r4, sl, r3 │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ + add r3, fp │ │ │ │ + vldr d7, [r3] │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ + ldr r3, [sp, #352] @ 0x160 │ │ │ │ vmul.f64 d1, d7, d11 │ │ │ │ - vldr d0, [r4] │ │ │ │ - add.w r4, sl, r3 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vmla.f64 d7, d6, d11 │ │ │ │ - vmul.f64 d5, d5, d14 │ │ │ │ + add r3, fp │ │ │ │ vadd.f64 d8, d9, d2 │ │ │ │ vsub.f64 d9, d9, d2 │ │ │ │ + vldr d0, [r3] │ │ │ │ + ldr r3, [sp, #360] @ 0x168 │ │ │ │ vnmls.f64 d1, d6, d13 │ │ │ │ - vldr d6, [r4] │ │ │ │ + vmla.f64 d7, d6, d11 │ │ │ │ + add r3, fp │ │ │ │ + vldr d6, [r3] │ │ │ │ vmul.f64 d4, d6, d13 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - vmla.f64 d6, d0, d13 │ │ │ │ vnmls.f64 d4, d0, d11 │ │ │ │ + vmla.f64 d6, d0, d13 │ │ │ │ vadd.f64 d0, d1, d4 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vsub.f64 d1, d3, d5 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ - vadd.f64 d15, d8, d0 │ │ │ │ + vadd.f64 d10, d8, d0 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ - vsub.f64 d12, d4, d1 │ │ │ │ + vstr d10, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d10, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vstr d15, [sp, #80] @ 0x50 │ │ │ │ - vstr d4, [sp, #104] @ 0x68 │ │ │ │ + vstr d8, [sp, #56] @ 0x38 │ │ │ │ + vstr d10, [sp, #64] @ 0x40 │ │ │ │ + vstr d4, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d8, [sp, #88] @ 0x58 │ │ │ │ - vstr d12, [sp, #96] @ 0x60 │ │ │ │ + vldr d10, [pc, #984] @ 5b298 │ │ │ │ vadd.f64 d5, d4, d3 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vsub.f64 d6, d9, d7 │ │ │ │ + vsub.f64 d2, d9, d7 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ - vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vstr d3, [sp, #120] @ 0x78 │ │ │ │ - vstr d6, [sp, #128] @ 0x80 │ │ │ │ - vstr d7, [sp, #440] @ 0x1b8 │ │ │ │ - ldr r3, [sp, #152] @ 0x98 │ │ │ │ - vldr d3, [r1] │ │ │ │ - add.w r4, sl, r3 │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ - ldr r2, [sp, #192] @ 0xc0 │ │ │ │ - add r3, sl │ │ │ │ - vldr d4, [r0] │ │ │ │ - vldr d9, [r4] │ │ │ │ - add r2, sl │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ + vstr d5, [sp, #344] @ 0x158 │ │ │ │ + vstr d3, [sp, #352] @ 0x160 │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ + vstr d2, [sp, #360] @ 0x168 │ │ │ │ + vldr d4, [r4] │ │ │ │ + vstr d7, [sp, #368] @ 0x170 │ │ │ │ + vldr d3, [r0] │ │ │ │ + add.w r3, fp, r5 │ │ │ │ + ldr r4, [sp, #376] @ 0x178 │ │ │ │ + vldr d9, [r3] │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ + add.w r3, fp, r4 │ │ │ │ + ldr r4, [sp, #384] @ 0x180 │ │ │ │ vldr d7, [r3] │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ - add r3, sl │ │ │ │ + ldr r0, [sp, #424] @ 0x1a8 │ │ │ │ + add.w r3, fp, r4 │ │ │ │ + ldr r4, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ + vldr d2, [r3] │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ - vldr d3, [r3] │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + add.w lr, fp, r4 │ │ │ │ + ldr r5, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d1, [lr] │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - add r3, sl │ │ │ │ + add r3, fp │ │ │ │ + mov.w lr, r7, lsl #7 │ │ │ │ + vsub.f64 d3, d9, d6 │ │ │ │ + vsub.f64 d5, d2, d1 │ │ │ │ + vadd.f64 d2, d2, d1 │ │ │ │ vadd.f64 d0, d9, d6 │ │ │ │ - vsub.f64 d9, d9, d6 │ │ │ │ - vldr d2, [r3] │ │ │ │ + vldr d1, [pc, #864] @ 5b2a0 │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ - ldr r3, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add r3, sl │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - vldr d1, [r3] │ │ │ │ - add.w r3, sl, r2 │ │ │ │ - vsub.f64 d5, d2, d1 │ │ │ │ - vadd.f64 d2, d2, d1 │ │ │ │ - vldr d1, [pc, #1004] @ 56a60 │ │ │ │ + vldr d7, [r1] │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ + vstr d3, [sp, #24] │ │ │ │ + vldr d3, [r2] │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ - vmov.f64 d12, d1 │ │ │ │ + vmov.f64 d9, d1 │ │ │ │ vsub.f64 d8, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d3, d2 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ vmul.f64 d2, d6, d10 │ │ │ │ vnmls.f64 d2, d0, d1 │ │ │ │ vmul.f64 d1, d5, d10 │ │ │ │ - vmla.f64 d1, d8, d12 │ │ │ │ - vldr d12, [pc, #964] @ 56a68 │ │ │ │ - vadd.f64 d15, d2, d1 │ │ │ │ - vsub.f64 d1, d1, d2 │ │ │ │ - vldr d2, [pc, #960] @ 56a70 │ │ │ │ - vstr d15, [sp, #152] @ 0x98 │ │ │ │ - vmov.f64 d15, d2 │ │ │ │ - vstr d1, [sp, #160] @ 0xa0 │ │ │ │ - vmul.f64 d1, d4, d12 │ │ │ │ - vmla.f64 d1, d9, d2 │ │ │ │ - vmul.f64 d2, d3, d12 │ │ │ │ - vmul.f64 d9, d9, d12 │ │ │ │ - vmla.f64 d2, d7, d15 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ - vadd.f64 d15, d1, d2 │ │ │ │ + vldr d10, [pc, #808] @ 5b2a8 │ │ │ │ + vmla.f64 d1, d8, d9 │ │ │ │ + vadd.f64 d9, d2, d1 │ │ │ │ vsub.f64 d1, d1, d2 │ │ │ │ - vldr d2, [pc, #896] @ 56a60 │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ + vstr d9, [sp, #80] @ 0x50 │ │ │ │ + vldr d9, [pc, #792] @ 5b2b0 │ │ │ │ + vstr d1, [sp, #376] @ 0x178 │ │ │ │ + vmul.f64 d1, d4, d10 │ │ │ │ + vmla.f64 d1, d2, d9 │ │ │ │ + vmul.f64 d2, d3, d10 │ │ │ │ + vmov.f64 d9, d10 │ │ │ │ + vldr d10, [pc, #768] @ 5b2b0 │ │ │ │ + vmla.f64 d2, d7, d10 │ │ │ │ + vmul.f64 d7, d7, d9 │ │ │ │ + vadd.f64 d10, d1, d2 │ │ │ │ + vsub.f64 d2, d1, d2 │ │ │ │ + vstr d10, [sp, #384] @ 0x180 │ │ │ │ + vstr d2, [sp, #392] @ 0x188 │ │ │ │ + vldr d2, [pc, #724] @ 5b2a0 │ │ │ │ + vldr d10, [pc, #712] @ 5b298 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d0, d10 │ │ │ │ - vstr d15, [sp, #168] @ 0xa8 │ │ │ │ - vstr d1, [sp, #176] @ 0xb0 │ │ │ │ vnmls.f64 d5, d8, d10 │ │ │ │ + vmla.f64 d6, d0, d10 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add.w r3, fp, r0 │ │ │ │ vsub.f64 d0, d5, d6 │ │ │ │ - vadd.f64 d2, d5, d6 │ │ │ │ - vldr d6, [pc, #876] @ 56a70 │ │ │ │ - vnmls.f64 d7, d3, d6 │ │ │ │ - vnmls.f64 d9, d4, d6 │ │ │ │ - vmov.f64 d15, d6 │ │ │ │ - vstr d0, [sp, #184] @ 0xb8 │ │ │ │ - vstr d2, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d8, d5, d6 │ │ │ │ + vldr d5, [pc, #700] @ 5b2b0 │ │ │ │ + vnmls.f64 d7, d3, d5 │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ + vstr d0, [sp, #400] @ 0x190 │ │ │ │ + vstr d8, [sp, #408] @ 0x198 │ │ │ │ + vmul.f64 d9, d3, d9 │ │ │ │ + vnmls.f64 d9, d4, d5 │ │ │ │ vsub.f64 d4, d7, d9 │ │ │ │ vadd.f64 d9, d7, d9 │ │ │ │ - vstr d9, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sl, r1 │ │ │ │ - vstr d4, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d9, [sp, #24] │ │ │ │ + vstr d4, [sp, #416] @ 0x1a0 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sl, r0 │ │ │ │ - movs r0, #248 @ 0xf8 │ │ │ │ + add.w r3, fp, r5 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, sl, r4 │ │ │ │ - mov.w r4, r8, lsl #7 │ │ │ │ + add.w r3, fp, r6 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sl, r5 │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ + ldr r1, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ + ldr r2, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r6, [sp, #456] @ 0x1c8 │ │ │ │ + add.w r3, fp, r1 │ │ │ │ + mov.w r1, r8, lsl #4 │ │ │ │ + vldr d9, [pc, #596] @ 5b2a0 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vadd.f64 d0, d9, d6 │ │ │ │ - vsub.f64 d9, d9, d6 │ │ │ │ + vadd.f64 d8, d10, d6 │ │ │ │ + vsub.f64 d10, d10, d6 │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - ldr r6, [sp, #56] @ 0x38 │ │ │ │ - ldr r7, [sp, #64] @ 0x40 │ │ │ │ - add.w r3, sl, r6 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ - movs r6, #72 @ 0x48 │ │ │ │ + add.w r3, fp, r2 │ │ │ │ + rsb r2, r8, r8, lsl #5 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sl, r7 │ │ │ │ - mul.w r5, r6, r8 │ │ │ │ - mov.w r7, lr, lsl #7 │ │ │ │ - mul.w r6, r6, lr │ │ │ │ + add.w r3, fp, r6 │ │ │ │ + mov.w r6, r8, lsl #7 │ │ │ │ vldr d2, [r3] │ │ │ │ - add.w r3, sl, r2 │ │ │ │ + add.w r3, fp, r5 │ │ │ │ + mov.w r5, r8, lsl #3 │ │ │ │ vldr d1, [r3] │ │ │ │ + rsb r3, r7, r7, lsl #5 │ │ │ │ vsub.f64 d5, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vldr d1, [pc, #692] @ 56a60 │ │ │ │ + vldr d1, [pc, #508] @ 5b298 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ - vmul.f64 d2, d2, d14 │ │ │ │ - vmov.f64 d12, d1 │ │ │ │ - vsub.f64 d8, d5, d7 │ │ │ │ + vmul.f64 d2, d2, d14 │ │ │ │ + vsub.f64 d0, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d3, d2 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vmul.f64 d2, d6, d10 │ │ │ │ - vnmls.f64 d2, d0, d1 │ │ │ │ - vmul.f64 d1, d5, d10 │ │ │ │ - vmla.f64 d1, d8, d12 │ │ │ │ - vldr d12, [pc, #652] @ 56a68 │ │ │ │ - vadd.f64 d10, d2, d1 │ │ │ │ + vmul.f64 d2, d6, d1 │ │ │ │ + vstr d0, [sp, #16] │ │ │ │ + vmul.f64 d1, d5, d1 │ │ │ │ + vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d1, d0, d9 │ │ │ │ + vsub.f64 d0, d1, d2 │ │ │ │ + vadd.f64 d9, d2, d1 │ │ │ │ + vldr d2, [pc, #468] @ 5b2a8 │ │ │ │ + vstr d0, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d1, d4, d2 │ │ │ │ + vmul.f64 d2, d3, d2 │ │ │ │ + vldr d0, [pc, #460] @ 5b2b0 │ │ │ │ + vmla.f64 d1, d10, d0 │ │ │ │ + vmla.f64 d2, d7, d0 │ │ │ │ + vadd.f64 d0, d1, d2 │ │ │ │ vsub.f64 d2, d1, d2 │ │ │ │ - vmul.f64 d1, d4, d12 │ │ │ │ - vmla.f64 d1, d9, d15 │ │ │ │ - vmul.f64 d9, d9, d12 │ │ │ │ + vldr d1, [pc, #424] @ 5b2a0 │ │ │ │ vstr d2, [sp, #32] │ │ │ │ - vmul.f64 d2, d3, d12 │ │ │ │ - vmla.f64 d2, d7, d15 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ - vadd.f64 d15, d1, d2 │ │ │ │ - vsub.f64 d2, d1, d2 │ │ │ │ - vldr d1, [pc, #596] @ 56a60 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vstr d2, [sp, #16] │ │ │ │ - vldr d2, [pc, #608] @ 56a78 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vstr d15, [sp, #40] @ 0x28 │ │ │ │ - vldr d1, [sp, #512] @ 0x200 │ │ │ │ - vnmls.f64 d5, d8, d2 │ │ │ │ - vmla.f64 d6, d0, d2 │ │ │ │ - vldr d8, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d2, d5, d6 │ │ │ │ - vadd.f64 d0, d5, d6 │ │ │ │ - vldr d6, [pc, #564] @ 56a70 │ │ │ │ - vnmls.f64 d7, d3, d6 │ │ │ │ - vnmls.f64 d9, d4, d6 │ │ │ │ - vstr d0, [sp, #48] @ 0x30 │ │ │ │ - vldr d0, [sp, #232] @ 0xe8 │ │ │ │ - vldr d6, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d3, [sp, #208] @ 0xd0 │ │ │ │ - vldr d4, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d12, d7, d9 │ │ │ │ - vadd.f64 d9, d7, d9 │ │ │ │ - vldr d7, [sp, #200] @ 0xc8 │ │ │ │ - vadd.f64 d7, d7, d0 │ │ │ │ - vstr d9, [sp, #24] │ │ │ │ - vstr d12, [sp, #56] @ 0x38 │ │ │ │ - vldr d0, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d9, d6, d7 │ │ │ │ - vsub.f64 d15, d6, d7 │ │ │ │ - vsub.f64 d7, d8, d3 │ │ │ │ - vldr d8, [sp, #328] @ 0x148 │ │ │ │ - vldr d3, [pc, #504] @ 56a80 │ │ │ │ - vsub.f64 d12, d7, d1 │ │ │ │ - vadd.f64 d1, d1, d7 │ │ │ │ - vstr d12, [sp, #64] @ 0x40 │ │ │ │ - vstr d1, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d12, [pc, #492] @ 56a88 │ │ │ │ - vldr d1, [sp, #360] @ 0x168 │ │ │ │ - vmul.f64 d6, d1, d12 │ │ │ │ - vldr d1, [pc, #488] @ 56a90 │ │ │ │ - vnmls.f64 d6, d8, d1 │ │ │ │ - vldr d8, [sp, #408] @ 0x198 │ │ │ │ - vmul.f64 d5, d8, d12 │ │ │ │ - vmla.f64 d5, d4, d1 │ │ │ │ - vldr d4, [sp, #264] @ 0x108 │ │ │ │ + vldr d2, [pc, #400] @ 5b298 │ │ │ │ + vstr d0, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d0, [sp, #16] │ │ │ │ + vmla.f64 d6, d8, d2 │ │ │ │ + vnmls.f64 d5, d0, d2 │ │ │ │ + vldr d2, [sp, #120] @ 0x78 │ │ │ │ + vldr d0, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d1, d5, d6 │ │ │ │ + vadd.f64 d8, d5, d6 │ │ │ │ + vldr d6, [pc, #380] @ 5b2a8 │ │ │ │ + vldr d5, [pc, #384] @ 5b2b0 │ │ │ │ + vmul.f64 d7, d7, d6 │ │ │ │ + vmul.f64 d10, d10, d6 │ │ │ │ + vstr d8, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d8, [pc, #376] @ 5b2b8 │ │ │ │ + vnmls.f64 d10, d4, d5 │ │ │ │ + vnmls.f64 d7, d3, d5 │ │ │ │ + vsub.f64 d3, d7, d10 │ │ │ │ + vadd.f64 d5, d7, d10 │ │ │ │ + vldr d7, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ + vldr d2, [pc, #356] @ 5b2c0 │ │ │ │ + vstr d3, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d3, [sp, #96] @ 0x60 │ │ │ │ + vstr d5, [sp, #16] │ │ │ │ + vadd.f64 d10, d12, d7 │ │ │ │ + vsub.f64 d4, d12, d7 │ │ │ │ + vsub.f64 d7, d0, d3 │ │ │ │ + vldr d0, [sp, #400] @ 0x190 │ │ │ │ + vldr d3, [pc, #332] @ 5b2c8 │ │ │ │ + vstr d4, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d4, [sp, #72] @ 0x48 │ │ │ │ + vsub.f64 d12, d7, d15 │ │ │ │ + vadd.f64 d15, d15, d7 │ │ │ │ + vldr d7, [sp, #304] @ 0x130 │ │ │ │ + vstr d12, [sp, #512] @ 0x200 │ │ │ │ + vldr d12, [sp, #248] @ 0xf8 │ │ │ │ + vmul.f64 d5, d7, d8 │ │ │ │ + vmla.f64 d5, d4, d2 │ │ │ │ + vldr d4, [sp, #184] @ 0xb8 │ │ │ │ + vmul.f64 d6, d12, d8 │ │ │ │ + vldr d12, [sp, #216] @ 0xd8 │ │ │ │ + vnmls.f64 d6, d12, d2 │ │ │ │ vadd.f64 d7, d6, d5 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vstr d6, [sp, #512] @ 0x200 │ │ │ │ - vldr d6, [sp, #152] @ 0x98 │ │ │ │ - vsub.f64 d5, d4, d6 │ │ │ │ - vldr d6, [sp, #184] @ 0xb8 │ │ │ │ - vldr d4, [pc, #448] @ 56a98 │ │ │ │ - vadd.f64 d6, d0, d6 │ │ │ │ - vmul.f64 d1, d6, d3 │ │ │ │ + vldr d5, [sp, #152] @ 0x98 │ │ │ │ + vstr d6, [sp, #520] @ 0x208 │ │ │ │ + vldr d6, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vadd.f64 d6, d4, d0 │ │ │ │ + vldr d4, [pc, #256] @ 5b2d0 │ │ │ │ + vmul.f64 d2, d6, d3 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vmla.f64 d6, d5, d3 │ │ │ │ - vmov.f64 d0, d1 │ │ │ │ + vmov.f64 d0, d2 │ │ │ │ vnmls.f64 d0, d5, d4 │ │ │ │ - vstr d6, [sp, #536] @ 0x218 │ │ │ │ - vldr d6, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d1, d6, d10 │ │ │ │ - vldr d6, [pc, #416] @ 56aa0 │ │ │ │ vstr d0, [sp, #528] @ 0x210 │ │ │ │ - vldr d5, [sp, #112] @ 0x70 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - vsub.f64 d0, d2, d5 │ │ │ │ - vldr d5, [pc, #404] @ 56aa8 │ │ │ │ - mla r3, r0, r8, r2 │ │ │ │ + vstr d6, [sp, #536] @ 0x218 │ │ │ │ + vldr d5, [sp, #344] @ 0x158 │ │ │ │ + vldr d6, [sp, #48] @ 0x30 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vsub.f64 d0, d1, d5 │ │ │ │ + vldr d5, [pc, #216] @ 5b2d8 │ │ │ │ + vadd.f64 d2, d6, d9 │ │ │ │ + vldr d6, [pc, #216] @ 5b2e0 │ │ │ │ + add.w r2, r4, r2, lsl #3 │ │ │ │ + vldr d12, [sp, #248] @ 0xf8 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ vmul.f64 d8, d0, d6 │ │ │ │ - vmla.f64 d8, d1, d5 │ │ │ │ - vmul.f64 d1, d1, d6 │ │ │ │ - vnmls.f64 d1, d0, d5 │ │ │ │ + add.w r3, r0, r3, lsl #3 │ │ │ │ + vmla.f64 d8, d2, d5 │ │ │ │ + vmul.f64 d2, d2, d6 │ │ │ │ + vnmls.f64 d2, d0, d5 │ │ │ │ + vstr d2, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d2, [pc, #148] @ 5b2c0 │ │ │ │ vstr d8, [sp, #544] @ 0x220 │ │ │ │ - vldr d8, [sp, #360] @ 0x168 │ │ │ │ - vstr d1, [sp, #72] @ 0x48 │ │ │ │ - vldr d1, [pc, #344] @ 56a90 │ │ │ │ - vmul.f64 d0, d8, d1 │ │ │ │ - vldr d8, [sp, #328] @ 0x148 │ │ │ │ - vmla.f64 d0, d8, d12 │ │ │ │ - vldr d8, [sp, #408] @ 0x198 │ │ │ │ - vmul.f64 d1, d8, d1 │ │ │ │ - vldr d8, [sp, #136] @ 0x88 │ │ │ │ - vnmls.f64 d1, d8, d12 │ │ │ │ - vldr d8, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d12, d0, d1 │ │ │ │ - vsub.f64 d1, d1, d0 │ │ │ │ - vsub.f64 d0, d8, d10 │ │ │ │ - vldr d10, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d2, d10, d2 │ │ │ │ - vldr d10, [sp, #152] @ 0x98 │ │ │ │ - vmul.f64 d8, d2, d3 │ │ │ │ + vldr d8, [pc, #132] @ 5b2b8 │ │ │ │ + vmul.f64 d0, d12, d2 │ │ │ │ + vldr d12, [sp, #216] @ 0xd8 │ │ │ │ + vmla.f64 d0, d12, d8 │ │ │ │ + vldr d12, [sp, #304] @ 0x130 │ │ │ │ + vmul.f64 d2, d12, d2 │ │ │ │ + vldr d12, [sp, #72] @ 0x48 │ │ │ │ + str r1, [sp, #72] @ 0x48 │ │ │ │ + vnmls.f64 d2, d12, d8 │ │ │ │ + vadd.f64 d12, d0, d2 │ │ │ │ + vsub.f64 d2, d2, d0 │ │ │ │ + vstr d12, [sp, #216] @ 0xd8 │ │ │ │ + vldr d12, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d0, d12, d9 │ │ │ │ + vldr d12, [sp, #344] @ 0x158 │ │ │ │ + vldr d9, [sp, #544] @ 0x220 │ │ │ │ + vadd.f64 d1, d12, d1 │ │ │ │ + vldr d12, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d8, d1, d3 │ │ │ │ vmla.f64 d8, d0, d4 │ │ │ │ vmul.f64 d0, d0, d3 │ │ │ │ - vnmls.f64 d0, d2, d4 │ │ │ │ - vldr d4, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d3, d4, d10 │ │ │ │ - vldr d10, [sp, #184] @ 0xb8 │ │ │ │ - vldr d4, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d4, d10, d4 │ │ │ │ - vldr d10, [sp, #544] @ 0x220 │ │ │ │ - vmul.f64 d2, d4, d6 │ │ │ │ - vmul.f64 d4, d4, d5 │ │ │ │ - vmla.f64 d4, d3, d6 │ │ │ │ - vadd.f64 d6, d9, d7 │ │ │ │ - vsub.f64 d7, d9, d7 │ │ │ │ - vldr d9, [sp, #528] @ 0x210 │ │ │ │ - vnmls.f64 d2, d3, d5 │ │ │ │ - vadd.f64 d5, d10, d2 │ │ │ │ - vsub.f64 d3, d6, d5 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vldr d3, [sp, #64] @ 0x40 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vadd.f64 d6, d5, d4 │ │ │ │ - mla r2, r0, lr, r1 │ │ │ │ - vadd.f64 d5, d3, d1 │ │ │ │ - vsub.f64 d3, d6, d5 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ - vstr d3, [r2] │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vstr d6, [r1] │ │ │ │ - mvn.w r1, #119 @ 0x77 │ │ │ │ - vldr d3, [pc, #180] @ 56ab0 │ │ │ │ - mul.w r0, r1, r8 │ │ │ │ - vsub.f64 d6, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - mul.w r1, r1, lr │ │ │ │ - add r3, r0 │ │ │ │ - add r2, r1 │ │ │ │ - vstr d6, [r3] │ │ │ │ - sub.w r3, r3, r8, lsl #3 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vsub.f64 d7, d2, d10 │ │ │ │ - vldr d10, [sp, #64] @ 0x40 │ │ │ │ - add r3, r5 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - mvn.w r5, #135 @ 0x87 │ │ │ │ - vldr d2, [pc, #136] @ 56ab8 │ │ │ │ - vsub.f64 d1, d1, d10 │ │ │ │ - mul.w ip, r5, r8 │ │ │ │ - mul.w r5, r5, lr │ │ │ │ - vsub.f64 d6, d7, d1 │ │ │ │ - vadd.f64 d7, d7, d1 │ │ │ │ - vstr d6, [r2] │ │ │ │ - sub.w r2, r2, lr, lsl #3 │ │ │ │ - vadd.f64 d6, d9, d8 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vadd.f64 d7, d15, d12 │ │ │ │ - add r2, r6 │ │ │ │ - b.n 56b10 │ │ │ │ + vnmls.f64 d0, d1, d4 │ │ │ │ + vldr d4, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d3, d4, d12 │ │ │ │ + b.n 5b320 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ + add r6, pc, #44 @ (adr r6, 5b2c8 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 56d00 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 5b540 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - add r6, pc, #44 @ (adr r6, 56aa8 ) │ │ │ │ - subs r4, #105 @ 0x69 │ │ │ │ - ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ - stc 4, cr3, [r0], #560 @ 0x230 │ │ │ │ - ldrb r1, [r5, #21] │ │ │ │ - subs r7, #229 @ 0xe5 │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 56dd8 ) │ │ │ │ - bhi.n 569b2 │ │ │ │ + add r3, pc, #836 @ (adr r3, 5b608 ) │ │ │ │ + bhi.n 5b1e2 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ + stc 4, cr3, [r0], #560 @ 0x230 │ │ │ │ + ldrb r1, [r5, #21] │ │ │ │ + subs r7, #229 @ 0xe5 │ │ │ │ add r7, sp, #700 @ 0x2bc │ │ │ │ movs r2, #106 @ 0x6a │ │ │ │ push {r0, r1, r2, r3, r4, r6, r7, lr} │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ - bhi.n 56acc │ │ │ │ - add.w pc, sp, #6619237 @ 0x650065 │ │ │ │ - subs r7, #169 @ 0xa9 │ │ │ │ ldr r6, [r7, #84] @ 0x54 │ │ │ │ - b.n 571a0 │ │ │ │ + b.n 5b9d0 │ │ │ │ @ instruction: 0xf6213fef │ │ │ │ + bhi.n 5b30c │ │ │ │ + add.w pc, sp, #6619237 @ 0x650065 │ │ │ │ + subs r7, #169 @ 0xa9 │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ str r2, [r7, #16] │ │ │ │ ldr r6, [r1, #104] @ 0x68 │ │ │ │ ldmia r0!, {r4} │ │ │ │ subs r7, #194 @ 0xc2 │ │ │ │ - add r5, pc, #92 @ (adr r5, 56b28 ) │ │ │ │ + add r5, pc, #92 @ (adr r5, 5b360 ) │ │ │ │ ldrb r0, [r1, #28] │ │ │ │ - add r7, pc, #340 @ (adr r7, 56c24 ) │ │ │ │ + add r7, pc, #340 @ (adr r7, 5b45c ) │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ strb r5, [r6, #0] │ │ │ │ stc2l 15, cr0, [r1], #988 @ 0x3dc │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ strh r1, [r0, #58] @ 0x3a │ │ │ │ @ instruction: 0x47f3 │ │ │ │ - cbz r0, 56b58 │ │ │ │ + cbz r0, 5b390 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ - asrs r1, r0, #29 │ │ │ │ - ldr r5, [r2, #48] @ 0x30 │ │ │ │ - pop {r7} │ │ │ │ - subs r7, #232 @ 0xe8 │ │ │ │ - strh r5, [r4, #54] @ 0x36 │ │ │ │ - lsls r6, r6, #19 │ │ │ │ - movs r1, #33 @ 0x21 │ │ │ │ - subs r7, #238 @ 0xee │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (56ec4 ) │ │ │ │ + ldr r4, [pc, #972] @ (5b6ec ) │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ - subs r5, r3, #7 │ │ │ │ - strb r3, [r5, #22] │ │ │ │ - ldrh r2, [r3, #60] @ 0x3c │ │ │ │ - subs r7, #213 @ 0xd5 │ │ │ │ - ldrb r0, [r0, r3] │ │ │ │ - lsrs r1, r4, #7 │ │ │ │ - ldrb r0, [r2, r4] │ │ │ │ - subs r7, #219 @ 0xdb │ │ │ │ - stmia r7!, {r0, r1, r4, r5, r6} │ │ │ │ - blx ffc93600 │ │ │ │ - subs r7, #236 @ 0xec │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add r3, ip │ │ │ │ + vldr d4, [sp, #184] @ 0xb8 │ │ │ │ + vldr d12, [sp, #400] @ 0x190 │ │ │ │ + vsub.f64 d1, d12, d4 │ │ │ │ + vldr d12, [sp, #512] @ 0x200 │ │ │ │ + vmul.f64 d4, d1, d6 │ │ │ │ + vnmls.f64 d4, d3, d5 │ │ │ │ + vmul.f64 d5, d1, d5 │ │ │ │ + vmla.f64 d5, d3, d6 │ │ │ │ + vadd.f64 d6, d10, d7 │ │ │ │ + vsub.f64 d7, d10, d7 │ │ │ │ + vadd.f64 d3, d9, d4 │ │ │ │ + vsub.f64 d4, d4, d9 │ │ │ │ + vsub.f64 d1, d6, d3 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + vadd.f64 d3, d12, d2 │ │ │ │ + vsub.f64 d2, d2, d12 │ │ │ │ + vstr d1, [r2] │ │ │ │ + vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d6, [r4] │ │ │ │ + mov.w r4, r7, lsl #3 │ │ │ │ + vadd.f64 d6, d1, d5 │ │ │ │ + vsub.f64 d1, d6, d3 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + vldr d3, [pc, #-152] @ 5b2e8 │ │ │ │ + vstr d1, [r3] │ │ │ │ + vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d6, [r0] │ │ │ │ + sub.w r0, r8, r1 │ │ │ │ + mov.w r1, r7, lsl #4 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + add r2, r0 │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ + sub.w r1, r7, r1 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vsub.f64 d5, d5, d1 │ │ │ │ + add r3, r1 │ │ │ │ + vsub.f64 d6, d7, d5 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vstr d6, [r2] │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ + add r5, r8 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vsub.f64 d7, d4, d2 │ │ │ │ + vadd.f64 d4, d4, d2 │ │ │ │ + add r2, r5 │ │ │ │ + vldr d2, [pc, #-224] @ 5b2f0 │ │ │ │ vstr d7, [r3] │ │ │ │ + sub.w r3, r3, r4 │ │ │ │ + add r4, r7 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vldr d1, [sp, #216] @ 0xd8 │ │ │ │ add r3, r4 │ │ │ │ + str r5, [sp, #152] @ 0x98 │ │ │ │ + mul.w r5, ip, r8 │ │ │ │ + vldr d4, [sp, #456] @ 0x1c8 │ │ │ │ + mul.w ip, ip, r7 │ │ │ │ + str r4, [sp, #184] @ 0xb8 │ │ │ │ + vldr d12, [sp, #520] @ 0x208 │ │ │ │ + vldr d9, [sp, #528] @ 0x210 │ │ │ │ + vadd.f64 d7, d4, d1 │ │ │ │ vldr d10, [sp, #536] @ 0x218 │ │ │ │ - vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d4, [sp, #512] @ 0x200 │ │ │ │ + vadd.f64 d6, d9, d8 │ │ │ │ + vsub.f64 d5, d7, d6 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vadd.f64 d6, d15, d12 │ │ │ │ + vstr d5, [r2] │ │ │ │ + add r2, r5 │ │ │ │ + vstr d7, [r2] │ │ │ │ vadd.f64 d7, d10, d0 │ │ │ │ vsub.f64 d0, d10, d0 │ │ │ │ - str r6, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d6, d1, d4 │ │ │ │ + add r2, r6 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d15, d12 │ │ │ │ - vldr d15, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d6, d12, d15 │ │ │ │ + vldr d12, [sp, #144] @ 0x90 │ │ │ │ + vstr d5, [r3] │ │ │ │ + add r3, ip │ │ │ │ + vstr d7, [r3] │ │ │ │ + vsub.f64 d7, d4, d1 │ │ │ │ + add r3, lr │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ + vsub.f64 d5, d7, d0 │ │ │ │ + vadd.f64 d7, d7, d0 │ │ │ │ + vsub.f64 d15, d4, d12 │ │ │ │ + vldr d4, [pc, #-360] @ 5b2f8 │ │ │ │ vstr d5, [r2] │ │ │ │ - add r2, r5 │ │ │ │ - vsub.f64 d5, d6, d0 │ │ │ │ - vadd.f64 d6, d6, d0 │ │ │ │ + add r2, r0 │ │ │ │ + mov.w r0, #168 @ 0xa8 │ │ │ │ + mov r4, r0 │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d9, d8 │ │ │ │ - vldr d9, [sp, #504] @ 0x1f8 │ │ │ │ - add r2, r7 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add r3, r0 │ │ │ │ - add r1, r2 │ │ │ │ - vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ - mvn.w r0, #151 @ 0x97 │ │ │ │ - vstr d6, [r3] │ │ │ │ - vsub.f64 d6, d4, d1 │ │ │ │ - vldr d4, [sp, #224] @ 0xe0 │ │ │ │ - vldr d1, [sp, #320] @ 0x140 │ │ │ │ - vsub.f64 d15, d4, d15 │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ + vldr d9, [sp, #480] @ 0x1e0 │ │ │ │ + mul.w r0, r0, r8 │ │ │ │ + vldr d8, [sp, #496] @ 0x1f0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #216] @ 0xd8 │ │ │ │ - vldr d4, [sp, #400] @ 0x190 │ │ │ │ - vsub.f64 d10, d9, d15 │ │ │ │ - vadd.f64 d15, d9, d15 │ │ │ │ - vldr d9, [sp, #248] @ 0xf8 │ │ │ │ - vstr d5, [r2] │ │ │ │ - sub.w r2, r3, ip │ │ │ │ - vstr d7, [r1] │ │ │ │ - subs r3, r1, r5 │ │ │ │ - vadd.f64 d7, d6, d9 │ │ │ │ - vldr d5, [sp, #488] @ 0x1e8 │ │ │ │ - vmul.f64 d6, d4, d3 │ │ │ │ - vldr d4, [pc, #-264] @ 56ac0 │ │ │ │ - movs r1, #168 @ 0xa8 │ │ │ │ - vadd.f64 d9, d5, d7 │ │ │ │ - vsub.f64 d12, d7, d5 │ │ │ │ - vldr d5, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d9, [sp, #112] @ 0x70 │ │ │ │ - vmla.f64 d6, d5, d2 │ │ │ │ - vldr d9, [sp, #384] @ 0x180 │ │ │ │ + vldr d6, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d10, d8, d15 │ │ │ │ + vadd.f64 d15, d8, d15 │ │ │ │ + vldr d8, [sp, #136] @ 0x88 │ │ │ │ + vstr d5, [r3] │ │ │ │ + add r3, r1 │ │ │ │ + mvn.w r1, #151 @ 0x97 │ │ │ │ + vldr d5, [sp, #392] @ 0x188 │ │ │ │ + vstr d7, [r3] │ │ │ │ + sub.w r3, r3, ip │ │ │ │ + vadd.f64 d7, d6, d8 │ │ │ │ + vldr d8, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d12, d7, d9 │ │ │ │ + vadd.f64 d9, d9, d7 │ │ │ │ + vstr d9, [sp, #216] @ 0xd8 │ │ │ │ + vldr d9, [sp, #296] @ 0x128 │ │ │ │ + vmul.f64 d6, d9, d3 │ │ │ │ + vldr d9, [sp, #328] @ 0x148 │ │ │ │ + vmla.f64 d6, d9, d2 │ │ │ │ + vldr d9, [sp, #272] @ 0x110 │ │ │ │ vmul.f64 d7, d9, d2 │ │ │ │ - vldr d9, [sp, #352] @ 0x160 │ │ │ │ + vldr d9, [sp, #240] @ 0xf0 │ │ │ │ vnmls.f64 d7, d9, d3 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ - vstr d5, [sp, #136] @ 0x88 │ │ │ │ - vldr d5, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d6, d1, d5 │ │ │ │ - vldr d1, [sp, #288] @ 0x120 │ │ │ │ - vldr d5, [pc, #-320] @ 56ac8 │ │ │ │ - vadd.f64 d7, d1, d8 │ │ │ │ - vldr d8, [sp, #24] │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vstr d6, [sp, #248] @ 0xf8 │ │ │ │ + vadd.f64 d6, d8, d5 │ │ │ │ + vldr d5, [sp, #24] │ │ │ │ + vldr d8, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d7, d8, d5 │ │ │ │ + vldr d5, [pc, #-520] @ 5b300 │ │ │ │ vmul.f64 d1, d7, d4 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vnmls.f64 d1, d6, d5 │ │ │ │ - vmov.f64 d0, d7 │ │ │ │ - vmla.f64 d0, d6, d4 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ - vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d1, [sp, #72] @ 0x48 │ │ │ │ + vmov.f64 d8, d7 │ │ │ │ + vmla.f64 d8, d6, d4 │ │ │ │ + vstr d1, [sp, #48] @ 0x30 │ │ │ │ + vstr d8, [sp, #304] @ 0x130 │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ + vldr d6, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ - vldr d6, [sp, #104] @ 0x68 │ │ │ │ - vstr d0, [sp, #152] @ 0x98 │ │ │ │ - vldr d7, [pc, #-368] @ 56ad0 │ │ │ │ - vsub.f64 d0, d8, d6 │ │ │ │ - vldr d6, [pc, #-368] @ 56ad8 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ + vldr d6, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d0, d7, d6 │ │ │ │ + vldr d7, [pc, #-568] @ 5b308 │ │ │ │ + vldr d6, [pc, #-564] @ 5b310 │ │ │ │ vmul.f64 d8, d0, d7 │ │ │ │ vmla.f64 d8, d1, d6 │ │ │ │ vmul.f64 d1, d1, d7 │ │ │ │ vnmls.f64 d1, d0, d6 │ │ │ │ - vstr d1, [sp, #184] @ 0xb8 │ │ │ │ - vldr d1, [sp, #352] @ 0x160 │ │ │ │ - vldr d0, [sp, #384] @ 0x180 │ │ │ │ + vldr d0, [sp, #272] @ 0x110 │ │ │ │ + vstr d1, [sp, #344] @ 0x158 │ │ │ │ + vldr d1, [sp, #240] @ 0xf0 │ │ │ │ vmul.f64 d1, d1, d2 │ │ │ │ vmla.f64 d1, d0, d3 │ │ │ │ - vldr d0, [sp, #400] @ 0x190 │ │ │ │ + vldr d0, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d2, d0, d2 │ │ │ │ - vldr d0, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d0, [sp, #328] @ 0x148 │ │ │ │ vnmls.f64 d2, d0, d3 │ │ │ │ vldr d0, [sp, #16] │ │ │ │ + str r5, [sp, #16] │ │ │ │ + mvn.w r5, #103 @ 0x67 │ │ │ │ vadd.f64 d3, d1, d2 │ │ │ │ - vstr d3, [sp, #264] @ 0x108 │ │ │ │ + vstr d3, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d3, d2, d1 │ │ │ │ - vldr d2, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ - str r5, [sp, #24] │ │ │ │ - mov r5, r1 │ │ │ │ - vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [sp, #104] @ 0x68 │ │ │ │ - mul.w r1, r1, r8 │ │ │ │ - mul.w r5, r5, lr │ │ │ │ - vadd.f64 d1, d0, d1 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vldr d2, [sp, #368] @ 0x170 │ │ │ │ + vadd.f64 d2, d2, d1 │ │ │ │ + vldr d1, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d1, d1, d0 │ │ │ │ vmul.f64 d0, d1, d4 │ │ │ │ vmla.f64 d0, d2, d5 │ │ │ │ vmul.f64 d2, d2, d4 │ │ │ │ - vldr d4, [sp, #320] @ 0x140 │ │ │ │ + vldr d4, [sp, #208] @ 0xd0 │ │ │ │ vnmls.f64 d2, d1, d5 │ │ │ │ - vldr d5, [sp, #176] @ 0xb0 │ │ │ │ - vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d1, [sp, #344] @ 0x158 │ │ │ │ + vldr d5, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vldr d5, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d5, d1, d5 │ │ │ │ - vldr d1, [sp, #184] @ 0xb8 │ │ │ │ - vstr d2, [sp, #104] @ 0x68 │ │ │ │ + vldr d5, [sp, #176] @ 0xb0 │ │ │ │ + vstr d2, [sp, #32] │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ + vsub.f64 d5, d2, d5 │ │ │ │ vmul.f64 d2, d5, d7 │ │ │ │ vmul.f64 d5, d5, d6 │ │ │ │ + vnmls.f64 d2, d4, d6 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vadd.f64 d7, d10, d9 │ │ │ │ - vnmls.f64 d2, d4, d6 │ │ │ │ vadd.f64 d6, d8, d2 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d12, d3 │ │ │ │ vsub.f64 d3, d3, d12 │ │ │ │ - vldr d12, [sp, #152] @ 0x98 │ │ │ │ vstr d4, [r2] │ │ │ │ - mla r2, r0, r8, r2 │ │ │ │ + mla r2, r1, r8, r2 │ │ │ │ vstr d7, [r2] │ │ │ │ vadd.f64 d7, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - add r2, r4 │ │ │ │ + add r2, r6 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d4, [r3] │ │ │ │ - mla r3, r0, lr, r3 │ │ │ │ - mvn.w r0, #103 @ 0x67 │ │ │ │ - vldr d4, [sp, #264] @ 0x108 │ │ │ │ + mla r3, r1, r7, r3 │ │ │ │ + mul.w r1, r5, r8 │ │ │ │ + mul.w r5, r7, r5 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d10, d9 │ │ │ │ - mul.w r6, r0, r8 │ │ │ │ - add r3, r7 │ │ │ │ - mul.w r0, r0, lr │ │ │ │ - vldr d10, [sp, #72] @ 0x48 │ │ │ │ - str r1, [sp, #72] @ 0x48 │ │ │ │ + add r3, lr │ │ │ │ + vldr d9, [sp, #48] @ 0x30 │ │ │ │ + str r1, [sp, #24] │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - str r6, [sp, #16] │ │ │ │ vstr d6, [r2] │ │ │ │ - add r2, r6 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d2, d8 │ │ │ │ add r2, r1 │ │ │ │ mvn.w r1, #231 @ 0xe7 │ │ │ │ - vldr d2, [sp, #104] @ 0x68 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vsub.f64 d7, d2, d8 │ │ │ │ + add r2, r0 │ │ │ │ + vldr d2, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstr d6, [r3] │ │ │ │ - add r3, r0 │ │ │ │ - vadd.f64 d6, d10, d0 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vadd.f64 d7, d15, d4 │ │ │ │ add r3, r5 │ │ │ │ + vadd.f64 d6, d9, d0 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vadd.f64 d7, d15, d2 │ │ │ │ + str r0, [sp, #48] @ 0x30 │ │ │ │ + mul.w r0, r4, r7 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + mov.w r4, r8, lsl #2 │ │ │ │ + add r3, r0 │ │ │ │ + vldr d3, [sp, #96] @ 0x60 │ │ │ │ + str r0, [sp, #32] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ + vldr d12, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + str r4, [sp, #176] @ 0xb0 │ │ │ │ + sub.w r4, r8, r4 │ │ │ │ + vldr d4, [sp, #248] @ 0xf8 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d10, [sp, #304] @ 0x130 │ │ │ │ vstr d5, [r2] │ │ │ │ mla r2, r1, r8, r2 │ │ │ │ + vadd.f64 d6, d12, d4 │ │ │ │ vstr d7, [r2] │ │ │ │ - vadd.f64 d7, d12, d2 │ │ │ │ - vldr d9, [sp, #112] @ 0x70 │ │ │ │ - add r2, r4 │ │ │ │ - vldr d1, [sp, #136] @ 0x88 │ │ │ │ - vldr d3, [sp, #208] @ 0xd0 │ │ │ │ - vldr d8, [sp, #240] @ 0xf0 │ │ │ │ - vadd.f64 d6, d9, d1 │ │ │ │ - str r5, [sp, #104] @ 0x68 │ │ │ │ + add r2, r6 │ │ │ │ + vadd.f64 d7, d10, d1 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d12, d2 │ │ │ │ - vldr d2, [sp, #472] @ 0x1d8 │ │ │ │ + vsub.f64 d6, d10, d1 │ │ │ │ + vldr d1, [sp, #504] @ 0x1f8 │ │ │ │ vstr d5, [r3] │ │ │ │ - mla r3, r1, lr, r3 │ │ │ │ - mvn.w r1, #23 │ │ │ │ + vmov.f64 d5, d2 │ │ │ │ + mla r3, r1, r7, r3 │ │ │ │ + mov.w r1, r7, lsl #2 │ │ │ │ + vldr d2, [pc, #-968] @ 5b318 │ │ │ │ vstr d7, [r3] │ │ │ │ - vsub.f64 d7, d15, d4 │ │ │ │ - mul.w r6, r1, r8 │ │ │ │ - add r3, r7 │ │ │ │ - mul.w r1, r1, lr │ │ │ │ - vldr d4, [sp, #160] @ 0xa0 │ │ │ │ + sub.w r0, r7, r1 │ │ │ │ + add r3, lr │ │ │ │ + vsub.f64 d7, d15, d5 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r1, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d1, d9 │ │ │ │ - vldr d1, [sp, #144] @ 0x90 │ │ │ │ vstr d5, [r2] │ │ │ │ - add r2, r6 │ │ │ │ + vmov.f64 d5, d4 │ │ │ │ + add r2, r4 │ │ │ │ + vldr d4, [pc, #1000] @ 5baf0 │ │ │ │ vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d10, d0 │ │ │ │ - vldr d0, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d7, d9, d0 │ │ │ │ + vldr d0, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d6, d5, d12 │ │ │ │ + vadd.f64 d15, d3, d0 │ │ │ │ + vldr d3, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + vldr d0, [sp, #464] @ 0x1d0 │ │ │ │ vstr d5, [r3] │ │ │ │ - add r3, r1 │ │ │ │ + add r3, r0 │ │ │ │ + vsub.f64 d10, d0, d15 │ │ │ │ + vadd.f64 d15, d0, d15 │ │ │ │ + vldr d0, [sp, #192] @ 0xc0 │ │ │ │ vstr d7, [r3] │ │ │ │ - vadd.f64 d7, d3, d8 │ │ │ │ - vldr d3, [sp, #232] @ 0xe8 │ │ │ │ - subs r3, r3, r0 │ │ │ │ - vldr d8, [sp, #368] @ 0x170 │ │ │ │ - vsub.f64 d10, d2, d7 │ │ │ │ - vadd.f64 d5, d2, d7 │ │ │ │ - vldr d7, [sp, #200] @ 0xc8 │ │ │ │ - vldr d2, [sp, #520] @ 0x208 │ │ │ │ + sub.w r3, r3, r5 │ │ │ │ + vldr d7, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ - vldr d3, [pc, #-872] @ 56ae0 │ │ │ │ - vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vldr d5, [pc, #-872] @ 56ae8 │ │ │ │ - vadd.f64 d9, d2, d7 │ │ │ │ - vsub.f64 d12, d7, d2 │ │ │ │ - vldr d2, [pc, #-876] @ 56af0 │ │ │ │ - vstr d9, [sp, #136] @ 0x88 │ │ │ │ - vldr d9, [sp, #416] @ 0x1a0 │ │ │ │ - vmul.f64 d6, d9, d3 │ │ │ │ - vmla.f64 d6, d1, d2 │ │ │ │ - vldr d1, [sp, #336] @ 0x150 │ │ │ │ - vmul.f64 d7, d1, d2 │ │ │ │ - vldr d1, [sp, #272] @ 0x110 │ │ │ │ - vnmls.f64 d7, d8, d3 │ │ │ │ - vldr d8, [sp, #88] @ 0x58 │ │ │ │ + vldr d3, [pc, #932] @ 5baf8 │ │ │ │ + vadd.f64 d9, d1, d7 │ │ │ │ + vsub.f64 d12, d7, d1 │ │ │ │ + vldr d1, [sp, #256] @ 0x100 │ │ │ │ + vldr d7, [sp, #312] @ 0x138 │ │ │ │ + vstr d9, [sp, #88] @ 0x58 │ │ │ │ + vldr d9, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d6, d7, d3 │ │ │ │ + vmla.f64 d6, d9, d2 │ │ │ │ + vldr d9, [sp, #224] @ 0xe0 │ │ │ │ + vmul.f64 d7, d9, d2 │ │ │ │ + vnmls.f64 d7, d1, d3 │ │ │ │ + vldr d1, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ - vadd.f64 d15, d6, d7 │ │ │ │ - vldr d7, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ + vldr d7, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d6, d1, d7 │ │ │ │ - vadd.f64 d7, d0, d4 │ │ │ │ - vldr d4, [pc, #-928] @ 56af8 │ │ │ │ + vldr d1, [sp, #376] @ 0x178 │ │ │ │ + vstr d5, [sp, #96] @ 0x60 │ │ │ │ + vldr d5, [pc, #864] @ 5bb00 │ │ │ │ + vadd.f64 d7, d0, d1 │ │ │ │ vmul.f64 d1, d7, d4 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d1, d6, d5 │ │ │ │ - vldr d6, [sp, #120] @ 0x78 │ │ │ │ - vstr d7, [sp, #176] @ 0xb0 │ │ │ │ - vldr d7, [sp, #48] @ 0x30 │ │ │ │ - vstr d1, [sp, #152] @ 0x98 │ │ │ │ - vsub.f64 d1, d8, d7 │ │ │ │ - vldr d8, [sp, #32] │ │ │ │ - vldr d7, [pc, #-964] @ 56b00 │ │ │ │ - vsub.f64 d0, d8, d6 │ │ │ │ - vldr d6, [pc, #-964] @ 56b08 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ + vstr d1, [sp, #120] @ 0x78 │ │ │ │ + vstr d7, [sp, #128] @ 0x80 │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + vldr d7, [sp, #56] @ 0x38 │ │ │ │ + vldr d8, [sp, #432] @ 0x1b0 │ │ │ │ + sub.w r2, r2, r1 │ │ │ │ + mvn.w r1, #183 @ 0xb7 │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d1, d7, d8 │ │ │ │ + vldr d8, [sp, #352] @ 0x160 │ │ │ │ + vldr d7, [pc, #812] @ 5bb08 │ │ │ │ + vsub.f64 d0, d6, d8 │ │ │ │ + vldr d6, [pc, #812] @ 5bb10 │ │ │ │ vmul.f64 d8, d0, d7 │ │ │ │ vmla.f64 d8, d1, d6 │ │ │ │ vmul.f64 d1, d1, d7 │ │ │ │ vnmls.f64 d1, d0, d6 │ │ │ │ - vstr d1, [sp, #184] @ 0xb8 │ │ │ │ - vldr d0, [sp, #368] @ 0x170 │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ + vldr d0, [sp, #256] @ 0x100 │ │ │ │ + vstr d1, [sp, #216] @ 0xd8 │ │ │ │ vmul.f64 d1, d0, d2 │ │ │ │ - vldr d0, [sp, #336] @ 0x150 │ │ │ │ - subs r2, r2, r5 │ │ │ │ - mvn.w r5, #183 @ 0xb7 │ │ │ │ + vldr d0, [sp, #224] @ 0xe0 │ │ │ │ vmla.f64 d1, d0, d3 │ │ │ │ - vldr d0, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d0, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d2, d0, d2 │ │ │ │ - vldr d0, [sp, #144] @ 0x90 │ │ │ │ + vldr d0, [sp, #280] @ 0x118 │ │ │ │ vnmls.f64 d2, d0, d3 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ + vldr d0, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d3, d1, d2 │ │ │ │ - vstr d3, [sp, #144] @ 0x90 │ │ │ │ + vstr d3, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d3, d2, d1 │ │ │ │ - vldr d2, [sp, #88] @ 0x58 │ │ │ │ - vldr d1, [sp, #32] │ │ │ │ - vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [sp, #120] @ 0x78 │ │ │ │ + vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vldr d2, [sp, #432] @ 0x1b0 │ │ │ │ + vadd.f64 d2, d0, d2 │ │ │ │ + vldr d0, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ vmul.f64 d0, d1, d4 │ │ │ │ vmla.f64 d0, d2, d5 │ │ │ │ vmul.f64 d2, d2, d4 │ │ │ │ + vldr d4, [sp, #408] @ 0x198 │ │ │ │ vnmls.f64 d2, d1, d5 │ │ │ │ - vldr d5, [sp, #272] @ 0x110 │ │ │ │ - vldr d1, [sp, #184] @ 0xb8 │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d4, d5, d2 │ │ │ │ - vldr d2, [sp, #160] @ 0xa0 │ │ │ │ - vldr d5, [sp, #304] @ 0x130 │ │ │ │ - vsub.f64 d5, d2, d5 │ │ │ │ + vldr d5, [sp, #160] @ 0xa0 │ │ │ │ + vldr d1, [sp, #376] @ 0x178 │ │ │ │ + vsub.f64 d4, d5, d4 │ │ │ │ + vldr d5, [sp, #192] @ 0xc0 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d5, d1, d5 │ │ │ │ + vldr d1, [sp, #216] @ 0xd8 │ │ │ │ vmul.f64 d2, d5, d7 │ │ │ │ vmul.f64 d5, d5, d6 │ │ │ │ + vnmls.f64 d2, d4, d6 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vadd.f64 d7, d10, d9 │ │ │ │ - vnmls.f64 d2, d4, d6 │ │ │ │ vadd.f64 d6, d8, d2 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d12, d3 │ │ │ │ vsub.f64 d3, d3, d12 │ │ │ │ vstr d4, [r2] │ │ │ │ - mla r2, r5, r8, r2 │ │ │ │ + mla r2, r1, r8, r2 │ │ │ │ vstr d7, [r2] │ │ │ │ vadd.f64 d7, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - add r2, r4 │ │ │ │ + add r2, r6 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d4, [r3] │ │ │ │ - mla r3, r5, lr, r3 │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ + mla r3, r1, r7, r3 │ │ │ │ + ldr r1, [sp, #152] @ 0x98 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d10, d9 │ │ │ │ - add r3, r7 │ │ │ │ - vldr d10, [sp, #112] @ 0x70 │ │ │ │ - vldr d9, [sp, #144] @ 0x90 │ │ │ │ + add r3, lr │ │ │ │ + vldr d10, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstr d6, [r2] │ │ │ │ - subs r2, r2, r5 │ │ │ │ - ldr r5, [sp, #80] @ 0x50 │ │ │ │ + sub.w r2, r2, r1 │ │ │ │ + ldr r1, [sp, #184] @ 0xb8 │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d2, d8 │ │ │ │ - vldr d2, [sp, #152] @ 0x98 │ │ │ │ - sub.w r2, r2, ip │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstr d6, [r3] │ │ │ │ - subs r3, r3, r5 │ │ │ │ - vadd.f64 d6, d2, d0 │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ vstr d7, [r3] │ │ │ │ - vadd.f64 d7, d10, d9 │ │ │ │ + vadd.f64 d7, d15, d10 │ │ │ │ + sub.w r3, r3, ip │ │ │ │ + vldr d2, [sp, #120] @ 0x78 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + vldr d9, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d6, d2, d0 │ │ │ │ + vldr d3, [sp, #88] @ 0x58 │ │ │ │ + sub.w r2, r2, r1 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ + vldr d12, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ + vldr d1, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + sub.w r0, r1, r0 │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d6, d3, d12 │ │ │ │ + vldr d8, [sp, #232] @ 0xe8 │ │ │ │ vstr d5, [r2] │ │ │ │ ldr r2, [sp, #0] │ │ │ │ - subs r6, r2, r6 │ │ │ │ - vstr d7, [r6] │ │ │ │ - add r6, r4 │ │ │ │ - vldr d1, [sp, #176] @ 0xb0 │ │ │ │ - vldr d8, [sp, #32] │ │ │ │ - vldr d3, [sp, #136] @ 0x88 │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ - vadd.f64 d7, d1, d8 │ │ │ │ - vldr d4, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d6, d3, d15 │ │ │ │ - subs r3, r3, r5 │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ - vsub.f64 d15, d15, d3 │ │ │ │ - vldr d3, [sp, #248] @ 0xf8 │ │ │ │ - subs r1, r5, r1 │ │ │ │ + sub.w r4, r2, r4 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vadd.f64 d7, d1, d9 │ │ │ │ + add r4, r6 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d1, d8 │ │ │ │ - vldr d8, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d6, d1, d9 │ │ │ │ + vmov.f64 d1, d12 │ │ │ │ + vldr d12, [sp, #144] @ 0x90 │ │ │ │ + vmov.f64 d9, d3 │ │ │ │ + vldr d3, [sp, #136] @ 0x88 │ │ │ │ vstr d5, [r3] │ │ │ │ - vstr d7, [r1] │ │ │ │ - vsub.f64 d7, d10, d9 │ │ │ │ - add r1, r7 │ │ │ │ - vldr d9, [sp, #424] @ 0x1a8 │ │ │ │ + add.w r3, r8, r8, lsl #1 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vsub.f64 d7, d15, d10 │ │ │ │ + add r0, lr │ │ │ │ + add.w r3, r2, r3, lsl #5 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r6] │ │ │ │ - mov r6, r2 │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - vldr d5, [sp, #496] @ 0x1f0 │ │ │ │ - mla r3, r2, r8, r6 │ │ │ │ - mla r2, r2, lr, r5 │ │ │ │ + vsub.f64 d6, d1, d9 │ │ │ │ + vldr d1, [sp, #320] @ 0x140 │ │ │ │ + vstr d5, [r4] │ │ │ │ + mov r4, r2 │ │ │ │ + add.w r2, r7, r7, lsl #1 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d2, d0 │ │ │ │ - vldr d2, [pc, #672] @ 57320 │ │ │ │ - sub.w r3, r3, ip │ │ │ │ - vldr d0, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d6, d7, d15 │ │ │ │ - vadd.f64 d7, d7, d15 │ │ │ │ - vldr d15, [sp, #256] @ 0x100 │ │ │ │ - vstr d6, [r1] │ │ │ │ - mov r1, r5 │ │ │ │ - vldr d6, [sp, #216] @ 0xd8 │ │ │ │ - subs r0, r1, r0 │ │ │ │ + add.w r2, r1, r2, lsl #5 │ │ │ │ + vldr d2, [pc, #368] @ 5bb18 │ │ │ │ + vsub.f64 d5, d7, d6 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vldr d6, [sp, #104] @ 0x68 │ │ │ │ + vstr d5, [r0] │ │ │ │ + mov r0, r1 │ │ │ │ + vldr d5, [sp, #488] @ 0x1e8 │ │ │ │ + sub.w r5, r0, r5 │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d3, d6 │ │ │ │ - vldr d6, [sp, #480] @ 0x1e0 │ │ │ │ + sub.w r2, r2, ip │ │ │ │ + vldr d6, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d3, [pc, #328] @ 5bb20 │ │ │ │ vadd.f64 d10, d5, d7 │ │ │ │ - vsub.f64 d3, d5, d7 │ │ │ │ - vadd.f64 d7, d4, d15 │ │ │ │ - vldr d4, [sp, #376] @ 0x178 │ │ │ │ - vldr d5, [pc, #616] @ 57328 │ │ │ │ - vstr d3, [sp] │ │ │ │ - vadd.f64 d1, d6, d7 │ │ │ │ - vldr d3, [pc, #612] @ 57330 │ │ │ │ + vsub.f64 d9, d5, d7 │ │ │ │ + vldr d5, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d7, d4, d12 │ │ │ │ + vldr d4, [sp, #288] @ 0x120 │ │ │ │ + vstr d9, [sp] │ │ │ │ vsub.f64 d12, d6, d7 │ │ │ │ - vmul.f64 d6, d0, d2 │ │ │ │ - vmla.f64 d6, d4, d3 │ │ │ │ - vldr d4, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d1, [sp, #8] │ │ │ │ - vldr d1, [sp, #392] @ 0x188 │ │ │ │ - vmul.f64 d7, d1, d2 │ │ │ │ - vmla.f64 d7, d9, d3 │ │ │ │ + vadd.f64 d15, d6, d7 │ │ │ │ + vmul.f64 d6, d8, d2 │ │ │ │ + vmul.f64 d7, d4, d2 │ │ │ │ + vldr d4, [sp, #416] @ 0x1a0 │ │ │ │ + vmla.f64 d6, d5, d3 │ │ │ │ + vmla.f64 d7, d1, d3 │ │ │ │ + vstr d15, [sp, #8] │ │ │ │ + vldr d5, [pc, #276] @ 5bb28 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ vadd.f64 d15, d6, d7 │ │ │ │ - vldr d7, [sp, #312] @ 0x138 │ │ │ │ - vldr d6, [sp, #280] @ 0x118 │ │ │ │ + vldr d6, [sp, #168] @ 0xa8 │ │ │ │ + vldr d7, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #168] @ 0xa8 │ │ │ │ + vldr d4, [sp, #384] @ 0x180 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [pc, #556] @ 57338 │ │ │ │ + vldr d4, [pc, #252] @ 5bb30 │ │ │ │ vmul.f64 d1, d6, d5 │ │ │ │ vmla.f64 d1, d7, d4 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ - vldr d6, [sp, #56] @ 0x38 │ │ │ │ - vstr d1, [sp, #32] │ │ │ │ - vadd.f64 d1, d8, d6 │ │ │ │ - vldr d8, [sp, #96] @ 0x60 │ │ │ │ - vstr d7, [sp, #48] @ 0x30 │ │ │ │ - vldr d6, [sp, #40] @ 0x28 │ │ │ │ - vldr d7, [pc, #520] @ 57340 │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ - vsub.f64 d0, d8, d6 │ │ │ │ - vldr d6, [pc, #516] @ 57348 │ │ │ │ - subs r2, r2, r5 │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ - sub.w ip, r6, r5 │ │ │ │ + vstr d1, [sp, #40] @ 0x28 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + vldr d6, [sp, #360] @ 0x168 │ │ │ │ + vstr d7, [sp, #56] @ 0x38 │ │ │ │ + vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ + vldr d7, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + vadd.f64 d1, d6, d7 │ │ │ │ + vldr d6, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [pc, #204] @ 5bb38 │ │ │ │ + vsub.f64 d0, d6, d8 │ │ │ │ + vldr d6, [pc, #204] @ 5bb40 │ │ │ │ vmul.f64 d8, d0, d7 │ │ │ │ vmla.f64 d8, d1, d6 │ │ │ │ vmul.f64 d1, d1, d7 │ │ │ │ vnmls.f64 d1, d0, d6 │ │ │ │ - vldr d0, [sp, #392] @ 0x188 │ │ │ │ - vstr d1, [sp, #64] @ 0x40 │ │ │ │ - vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d0, [sp, #288] @ 0x120 │ │ │ │ + vstr d1, [sp, #88] @ 0x58 │ │ │ │ + vldr d1, [sp, #320] @ 0x140 │ │ │ │ vmul.f64 d1, d1, d2 │ │ │ │ vnmls.f64 d1, d0, d3 │ │ │ │ - vldr d0, [sp, #376] @ 0x178 │ │ │ │ + vldr d0, [sp, #264] @ 0x108 │ │ │ │ vmul.f64 d2, d0, d2 │ │ │ │ - vldr d0, [sp, #344] @ 0x158 │ │ │ │ + vldr d0, [sp, #232] @ 0xe8 │ │ │ │ vnmls.f64 d2, d0, d3 │ │ │ │ - vldr d0, [sp, #128] @ 0x80 │ │ │ │ + vldr d0, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d3, d1, d2 │ │ │ │ - vstr d3, [sp, #80] @ 0x50 │ │ │ │ + vstr d3, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d3, d1, d2 │ │ │ │ - vldr d2, [sp, #56] @ 0x38 │ │ │ │ + vldr d2, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d1, d0, d2 │ │ │ │ - vldr d0, [sp, #40] @ 0x28 │ │ │ │ - vldr d2, [sp, #96] @ 0x60 │ │ │ │ + vldr d2, [sp, #64] @ 0x40 │ │ │ │ + vldr d0, [sp, #424] @ 0x1a8 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vmul.f64 d0, d2, d5 │ │ │ │ vmul.f64 d2, d2, d4 │ │ │ │ - vmla.f64 d0, d1, d4 │ │ │ │ - vldr d4, [sp, #448] @ 0x1c0 │ │ │ │ vnmls.f64 d2, d1, d5 │ │ │ │ - vldr d5, [sp, #312] @ 0x138 │ │ │ │ - vldr d1, [sp, #64] @ 0x40 │ │ │ │ + vldr d5, [sp, #200] @ 0xc8 │ │ │ │ + vmla.f64 d0, d1, d4 │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ + vldr d4, [sp, #416] @ 0x1a0 │ │ │ │ + b.n 5bb48 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ + subs r5, r3, #7 │ │ │ │ + strb r3, [r5, #22] │ │ │ │ + ldrh r2, [r3, #60] @ 0x3c │ │ │ │ + subs r7, #213 @ 0xd5 │ │ │ │ + asrs r1, r0, #29 │ │ │ │ + ldr r5, [r2, #48] @ 0x30 │ │ │ │ + pop {r7} │ │ │ │ + subs r7, #232 @ 0xe8 │ │ │ │ + strh r5, [r4, #54] @ 0x36 │ │ │ │ + lsls r6, r6, #19 │ │ │ │ + movs r1, #33 @ 0x21 │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ + ldrb r0, [r0, r3] │ │ │ │ + lsrs r1, r4, #7 │ │ │ │ + ldrb r0, [r2, r4] │ │ │ │ + subs r7, #219 @ 0xdb │ │ │ │ + stmia r7!, {r0, r1, r4, r5, r6} │ │ │ │ + blx ffc98608 │ │ │ │ + subs r7, #236 @ 0xec │ │ │ │ + @ instruction: 0xf63b3806 │ │ │ │ + cmp r3, #93 @ 0x5d │ │ │ │ + subs r7, #222 @ 0xde │ │ │ │ + pop {r0, r4, r5, r7, pc} │ │ │ │ + @ instruction: 0xf18038b2 │ │ │ │ + subs r7, #236 @ 0xec │ │ │ │ + ldr r6, [r7, #96] @ 0x60 │ │ │ │ + cmp r1, r3 │ │ │ │ + strb r3, [r0, #10] │ │ │ │ + subs r7, #235 @ 0xeb │ │ │ │ + @ instruction: 0xffee9922 │ │ │ │ + strb r7, [r0, #14] │ │ │ │ + subs r7, #224 @ 0xe0 │ │ │ │ + ldrsh r3, [r3, r4] │ │ │ │ + ldrb r1, [r4, #12] │ │ │ │ + adds r1, r7, r7 │ │ │ │ + subs r7, #207 @ 0xcf │ │ │ │ + adds r0, #215 @ 0xd7 │ │ │ │ + @ instruction: 0xfb920a7e │ │ │ │ + subs r7, #239 @ 0xef │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vldr d5, [sp, #280] @ 0x118 │ │ │ │ - vstr d2, [sp, #40] @ 0x28 │ │ │ │ - vldr d2, [sp, #168] @ 0xa8 │ │ │ │ + vldr d5, [sp, #168] @ 0xa8 │ │ │ │ + vstr d2, [sp, #64] @ 0x40 │ │ │ │ + vldr d2, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vmul.f64 d2, d5, d7 │ │ │ │ vmul.f64 d5, d5, d6 │ │ │ │ + vnmls.f64 d2, d4, d6 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vadd.f64 d7, d10, d9 │ │ │ │ - vnmls.f64 d2, d4, d6 │ │ │ │ vadd.f64 d6, d8, d2 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d12, d3 │ │ │ │ vsub.f64 d3, d3, d12 │ │ │ │ vstr d4, [r3] │ │ │ │ - add.w r3, r6, r8, lsl #4 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ + add r3, r4 │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - add r3, r4 │ │ │ │ + add r3, r6 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d4, [r2] │ │ │ │ - add.w r2, r1, lr, lsl #4 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ + add r2, r0 │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d10, d9 │ │ │ │ - add r2, r7 │ │ │ │ - vldr d9, [sp, #80] @ 0x50 │ │ │ │ - movs r7, #80 @ 0x50 │ │ │ │ + add r2, lr │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstr d6, [r3] │ │ │ │ - vstr d7, [ip] │ │ │ │ + sub.w r3, r4, r1 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d2, d8 │ │ │ │ - vldr d8, [sp] │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - adds r3, r6, r3 │ │ │ │ vstr d6, [r2] │ │ │ │ + vstr d7, [r5] │ │ │ │ + mov r5, r0 │ │ │ │ + vldr d8, [sp] │ │ │ │ + vldr d1, [sp, #8] │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ + vldr d9, [sp, #96] @ 0x60 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d6, d0, d4 │ │ │ │ - vstr d7, [r0] │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ vsub.f64 d7, d8, d9 │ │ │ │ + vldr d3, [sp, #56] @ 0x38 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d2, [sp, #64] @ 0x40 │ │ │ │ + add r2, r0 │ │ │ │ + ldr r1, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + vsub.f64 d6, d1, d15 │ │ │ │ + add r1, r7 │ │ │ │ vstr d5, [r3] │ │ │ │ - mla r3, r7, r8, r6 │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ + add.w r0, r3, r8 │ │ │ │ + add.w r3, r4, r0, lsl #4 │ │ │ │ vstr d7, [r3] │ │ │ │ - add r3, r4 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d6, d1, d15 │ │ │ │ - ldr r0, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d7, d3, d2 │ │ │ │ - adds r2, r1, r0 │ │ │ │ + add r3, r6 │ │ │ │ + add.w r6, r4, r0, lsl #3 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d3, d2 │ │ │ │ vstr d5, [r2] │ │ │ │ - mla r2, r7, lr, r1 │ │ │ │ + add.w r2, r5, r1, lsl #4 │ │ │ │ + add.w r1, r5, r1, lsl #3 │ │ │ │ vstr d7, [r2] │ │ │ │ vadd.f64 d7, d8, d9 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d4, d0 │ │ │ │ vstr d5, [r3] │ │ │ │ - mla r3, r2, r8, r6 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d7, [r6] │ │ │ │ vadd.f64 d7, d1, d15 │ │ │ │ - mla r3, r2, lr, r1 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vneg.f64 d5, d5 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add r3, r0 │ │ │ │ - vstr d7, [r3] │ │ │ │ ldr r3, [sp, #556] @ 0x22c │ │ │ │ - add r9, r3 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ add sl, r3 │ │ │ │ + add fp, r3 │ │ │ │ ldr r3, [sp, #560] @ 0x230 │ │ │ │ - adds r2, r6, r3 │ │ │ │ - adds r3, r1, r3 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vneg.f64 d5, d5 │ │ │ │ + vstr d5, [r1] │ │ │ │ + add r1, r2 │ │ │ │ + add.w r2, r4, r3 │ │ │ │ + add r3, r5 │ │ │ │ + vstr d7, [r1] │ │ │ │ + str r2, [sp, #0] │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #564] @ 0x234 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - eor.w fp, fp, r3 │ │ │ │ + eor.w r9, r9, r3 │ │ │ │ eor.w r8, r8, r3 │ │ │ │ - eor.w lr, lr, r3 │ │ │ │ + eor.w r7, r7, r3 │ │ │ │ ldr r3, [sp, #684] @ 0x2ac │ │ │ │ subs r3, #1 │ │ │ │ str r3, [sp, #684] @ 0x2ac │ │ │ │ - bne.w 55fde │ │ │ │ + bne.w 5a8b8 │ │ │ │ add.w sp, sp, #572 @ 0x23c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - @ instruction: 0xf63b3806 │ │ │ │ - cmp r3, #93 @ 0x5d │ │ │ │ - subs r7, #222 @ 0xde │ │ │ │ - ldr r6, [r7, #96] @ 0x60 │ │ │ │ - cmp r1, r3 │ │ │ │ - strb r3, [r0, #10] │ │ │ │ - subs r7, #235 @ 0xeb │ │ │ │ - pop {r0, r4, r5, r7, pc} │ │ │ │ - @ instruction: 0xf18038b2 │ │ │ │ - subs r7, #236 @ 0xec │ │ │ │ - @ instruction: 0xffee9922 │ │ │ │ - strb r7, [r0, #14] │ │ │ │ - subs r7, #224 @ 0xe0 │ │ │ │ - ldrsh r3, [r3, r4] │ │ │ │ - ldrb r1, [r4, #12] │ │ │ │ - adds r1, r7, r7 │ │ │ │ - subs r7, #207 @ 0xcf │ │ │ │ - adds r0, #215 @ 0xd7 │ │ │ │ - @ instruction: 0xfb920a7e │ │ │ │ - subs r7, #239 @ 0xef │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -00057350 : │ │ │ │ - ldr r2, [pc, #8] @ (5735c ) │ │ │ │ - ldr r1, [pc, #12] @ (57360 ) │ │ │ │ +0005bccc : │ │ │ │ + ldr r2, [pc, #8] @ (5bcd8 ) │ │ │ │ + ldr r1, [pc, #12] @ (5bcdc ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldrh r0, [r0, r3] │ │ │ │ + strh r4, [r0, #10] │ │ │ │ movs r4, r0 │ │ │ │ - ldc 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r7, [pc, #1128] @ 577d8 │ │ │ │ + @ instruction: 0xeb83ffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ - add r7, pc │ │ │ │ - ldr r4, [sp, #260] @ 0x104 │ │ │ │ - ldrd lr, r5, [sp, #248] @ 0xf8 │ │ │ │ - cmp r4, #0 │ │ │ │ - ldr r6, [sp, #256] @ 0x100 │ │ │ │ - ble.w 57858 │ │ │ │ - ldr r4, [sp, #264] @ 0x108 │ │ │ │ - ldr.w ip, [pc, #1104] @ 577dc │ │ │ │ - vldr d15, [pc, #1000] @ 57778 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #136] @ 0x88 │ │ │ │ - ldr r4, [sp, #268] @ 0x10c │ │ │ │ - vldr d14, [pc, #1000] @ 57780 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #140] @ 0x8c │ │ │ │ - ldr.w r7, [r7, ip] │ │ │ │ - mov r4, lr │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ - ldr.w fp, [r7] │ │ │ │ - lsls r7, r4, #4 │ │ │ │ - mov.w r8, #48 @ 0x30 │ │ │ │ - add.w ip, r1, r7 │ │ │ │ - mov.w sl, r4, lsl #5 │ │ │ │ - vldr d4, [r1] │ │ │ │ - mov.w r9, r4, lsl #3 │ │ │ │ - mul.w r8, r8, r4 │ │ │ │ - vldr d1, [pc, #960] @ 57788 │ │ │ │ - vldr d7, [ip] │ │ │ │ - mov.w ip, #56 @ 0x38 │ │ │ │ - vldr d8, [pc, #956] @ 57790 │ │ │ │ - vldr d0, [pc, #960] @ 57798 │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ + ldr r4, [sp, #248] @ 0xf8 │ │ │ │ + str r2, [sp, #52] @ 0x34 │ │ │ │ + ldr r7, [sp, #260] @ 0x104 │ │ │ │ + ldr.w r2, [pc, #1132] @ 5c170 │ │ │ │ + cmp r7, #0 │ │ │ │ + add r2, pc │ │ │ │ + ble.w 5c224 │ │ │ │ + ldr r7, [sp, #264] @ 0x108 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + str r7, [sp, #132] @ 0x84 │ │ │ │ + ldr r7, [sp, #268] @ 0x10c │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + str r7, [sp, #136] @ 0x88 │ │ │ │ + ldr.w r7, [pc, #1108] @ 5c174 │ │ │ │ + ldr r2, [r2, r7] │ │ │ │ + str r3, [sp, #128] @ 0x80 │ │ │ │ + ldr r2, [r2, #0] │ │ │ │ + str r2, [sp, #140] @ 0x8c │ │ │ │ + mov.w r2, r4, lsl #4 │ │ │ │ + vldr d0, [pc, #992] @ 5c110 │ │ │ │ + mov.w ip, r4, lsl #3 │ │ │ │ + add.w r7, r1, r2 │ │ │ │ + add.w r8, r4, r4, lsl #1 │ │ │ │ + vldr d1, [pc, #984] @ 5c118 │ │ │ │ + mov.w r9, r4, lsl #5 │ │ │ │ + vldr d7, [r7] │ │ │ │ + sub.w r7, ip, r4 │ │ │ │ + mov.w sl, r8, lsl #4 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d14, [pc, #968] @ 5c120 │ │ │ │ + add.w r8, r0, r8, lsl #3 │ │ │ │ + add.w lr, r1, r7 │ │ │ │ + add r7, r0 │ │ │ │ + vldr d10, [pc, #964] @ 5c128 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vstr d7, [sp] │ │ │ │ - vmov.f64 d2, d8 │ │ │ │ - add.w lr, r1, ip │ │ │ │ - vldr d7, [pc, #944] @ 577a0 │ │ │ │ - vldr d13, [pc, #948] @ 577a8 │ │ │ │ - add ip, r0 │ │ │ │ - vldr d5, [lr] │ │ │ │ - add.w lr, r1, r8 │ │ │ │ - vmul.f64 d6, d6, d7 │ │ │ │ - add r8, r0 │ │ │ │ + vldr d7, [pc, #960] @ 5c130 │ │ │ │ + vldr d15, [pc, #964] @ 5c138 │ │ │ │ + vmov.f64 d2, d10 │ │ │ │ + vmul.f64 d11, d6, d7 │ │ │ │ + vstr d11, [sp, #56] @ 0x38 │ │ │ │ vldr d11, [lr] │ │ │ │ - add lr, r7 │ │ │ │ - vstr d5, [sp, #16] │ │ │ │ - vmul.f64 d5, d5, d7 │ │ │ │ - vstr d6, [sp, #8] │ │ │ │ - vldr d7, [lr] │ │ │ │ add.w lr, r1, sl │ │ │ │ add sl, r0 │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ - vldr d3, [lr] │ │ │ │ - vadd.f64 d5, d11, d7 │ │ │ │ + vldr d12, [lr] │ │ │ │ + add lr, r2 │ │ │ │ + vldr d6, [lr] │ │ │ │ add.w lr, r1, r9 │ │ │ │ add r9, r0 │ │ │ │ - vadd.f64 d9, d4, d3 │ │ │ │ - vsub.f64 d4, d4, d3 │ │ │ │ - vldr d6, [lr] │ │ │ │ - add lr, r7 │ │ │ │ - vmul.f64 d3, d4, d15 │ │ │ │ + vldr d3, [lr] │ │ │ │ + vmul.f64 d5, d11, d7 │ │ │ │ + add.w lr, r1, ip │ │ │ │ + vldr d7, [r1] │ │ │ │ + vadd.f64 d4, d12, d6 │ │ │ │ + vstr d5, [sp, #8] │ │ │ │ + vadd.f64 d9, d7, d3 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vmul.f64 d3, d7, d0 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vmla.f64 d3, d4, d1 │ │ │ │ + vmov.f64 d8, d7 │ │ │ │ + vsub.f64 d7, d6, d9 │ │ │ │ + vadd.f64 d9, d6, d9 │ │ │ │ + vnmls.f64 d8, d4, d0 │ │ │ │ + vmul.f64 d13, d7, d14 │ │ │ │ + vldr d7, [lr] │ │ │ │ + add lr, r2 │ │ │ │ + vmul.f64 d6, d9, d10 │ │ │ │ vldr d10, [lr] │ │ │ │ - vmla.f64 d3, d5, d1 │ │ │ │ - add lr, r7 │ │ │ │ - vmul.f64 d4, d4, d1 │ │ │ │ - add r7, r0 │ │ │ │ - vnmls.f64 d4, d5, d15 │ │ │ │ - vsub.f64 d5, d7, d9 │ │ │ │ - vadd.f64 d9, d7, d9 │ │ │ │ - vstr d3, [sp, #80] @ 0x50 │ │ │ │ + add lr, r2 │ │ │ │ + add r2, r0 │ │ │ │ + vsub.f64 d9, d12, d9 │ │ │ │ + vstr d3, [sp, #64] @ 0x40 │ │ │ │ vldr d3, [lr] │ │ │ │ - mov.w lr, #72 @ 0x48 │ │ │ │ - vmul.f64 d8, d5, d8 │ │ │ │ - vadd.f64 d5, d6, d10 │ │ │ │ - mul.w lr, lr, r4 │ │ │ │ - vstr d4, [sp, #88] @ 0x58 │ │ │ │ - add.w r3, r1, lr │ │ │ │ - vstr d8, [sp, #32] │ │ │ │ - vmul.f64 d8, d9, d0 │ │ │ │ + add.w lr, ip, r4 │ │ │ │ + vadd.f64 d5, d7, d10 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ + add ip, r0 │ │ │ │ + vstr d8, [sp, #72] @ 0x48 │ │ │ │ + add.w fp, r1, lr │ │ │ │ + vstr d13, [sp, #80] @ 0x50 │ │ │ │ add lr, r0 │ │ │ │ - vsub.f64 d9, d11, d9 │ │ │ │ - vldr d7, [r3] │ │ │ │ - vstr d8, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d4, d3, d7 │ │ │ │ - vsub.f64 d7, d3, d7 │ │ │ │ + vldr d13, [r0] │ │ │ │ + vldr d6, [fp] │ │ │ │ + vadd.f64 d4, d3, d6 │ │ │ │ + vsub.f64 d6, d3, d6 │ │ │ │ vmul.f64 d3, d5, d1 │ │ │ │ - vmul.f64 d5, d5, d15 │ │ │ │ - vmov.f64 d12, d5 │ │ │ │ - vnmls.f64 d3, d7, d15 │ │ │ │ - vmla.f64 d12, d7, d1 │ │ │ │ - vsub.f64 d7, d6, d4 │ │ │ │ - vadd.f64 d6, d6, d4 │ │ │ │ - vldr d5, [r7] │ │ │ │ - vldr d4, [r0] │ │ │ │ - vmul.f64 d8, d7, d2 │ │ │ │ - vldr d7, [r8] │ │ │ │ - vmul.f64 d2, d6, d0 │ │ │ │ - add.w r8, r0, r4, lsl #6 │ │ │ │ - vsub.f64 d6, d6, d10 │ │ │ │ - vstr d3, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d1, d7, d5 │ │ │ │ - vldr d3, [sl] │ │ │ │ - mov.w sl, r5, lsl #4 │ │ │ │ - vstr d2, [sp, #112] @ 0x70 │ │ │ │ - vldr d2, [r8] │ │ │ │ - mov.w r8, #40 @ 0x28 │ │ │ │ - vstr d8, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d0, d7, d3 │ │ │ │ - vstr d12, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d8, d2, d3 │ │ │ │ - vadd.f64 d12, d2, d5 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - mla r7, r8, r4, r0 │ │ │ │ - vldr d2, [lr] │ │ │ │ - mul.w lr, r8, r5 │ │ │ │ - vsub.f64 d1, d1, d8 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ + vnmls.f64 d3, d6, d0 │ │ │ │ + vmla.f64 d5, d6, d1 │ │ │ │ + vsub.f64 d6, d7, d4 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ + vmul.f64 d14, d7, d2 │ │ │ │ + vldr d2, [r9] │ │ │ │ + vsub.f64 d7, d7, d10 │ │ │ │ + vstr d5, [sp, #96] @ 0x60 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, r4, r4, lsl #2 │ │ │ │ + vstr d6, [sp, #24] │ │ │ │ + vldr d6, [sl] │ │ │ │ + add.w sl, r0, r4, lsl #6 │ │ │ │ + vsub.f64 d7, d7, d11 │ │ │ │ + vstr d3, [sp, #88] @ 0x58 │ │ │ │ + add.w r2, r0, r2, lsl #3 │ │ │ │ + vstr d14, [sp, #104] @ 0x68 │ │ │ │ + vldr d1, [sl] │ │ │ │ + vadd.f64 d4, d6, d5 │ │ │ │ + vadd.f64 d0, d6, d2 │ │ │ │ + vadd.f64 d8, d1, d2 │ │ │ │ + vadd.f64 d3, d1, d5 │ │ │ │ + vadd.f64 d6, d6, d1 │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ + vsub.f64 d4, d4, d8 │ │ │ │ vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - mul.w r8, r8, r6 │ │ │ │ - vldr d5, [r7] │ │ │ │ - movs r7, #24 │ │ │ │ - vmla.f64 d4, d1, d8 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - mla r7, r7, r4, r0 │ │ │ │ - vmov.f64 d13, d5 │ │ │ │ - eor.w r4, r4, fp │ │ │ │ - vstr d7, [sp, #64] @ 0x40 │ │ │ │ - vstr d4, [sp, #56] @ 0x38 │ │ │ │ - vldr d4, [pc, #608] @ 577b0 │ │ │ │ - vmul.f64 d8, d12, d4 │ │ │ │ - vmul.f64 d12, d12, d14 │ │ │ │ - vmla.f64 d12, d0, d4 │ │ │ │ - vnmls.f64 d8, d0, d14 │ │ │ │ - vstr d8, [sp, #120] @ 0x78 │ │ │ │ - vmov.f64 d8, d4 │ │ │ │ - vldr d4, [r9] │ │ │ │ - mov.w r9, r6, lsl #4 │ │ │ │ - vldr d0, [ip] │ │ │ │ - add.w ip, r2, sl │ │ │ │ - vldr d3, [r7] │ │ │ │ - vsub.f64 d7, d2, d4 │ │ │ │ - vadd.f64 d2, d2, d4 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ - vsub.f64 d4, d3, d0 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ + vldr d5, [pc, #668] @ 5c140 │ │ │ │ + vmla.f64 d13, d4, d8 │ │ │ │ + vmul.f64 d8, d3, d15 │ │ │ │ + vmov.f64 d14, d8 │ │ │ │ + vldr d8, [pc, #652] @ 5c140 │ │ │ │ + vstr d13, [sp, #32] │ │ │ │ + vmul.f64 d3, d3, d8 │ │ │ │ + vnmls.f64 d14, d0, d8 │ │ │ │ + vmov.f64 d13, d3 │ │ │ │ + vldr d3, [ip] │ │ │ │ + vmla.f64 d13, d0, d15 │ │ │ │ + vldr d15, [pc, #632] @ 5c148 │ │ │ │ + vmul.f64 d2, d6, d15 │ │ │ │ + vldr d6, [r2] │ │ │ │ + vldr d15, [pc, #604] @ 5c138 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vldr d2, [lr] │ │ │ │ + vsub.f64 d8, d2, d3 │ │ │ │ + vadd.f64 d2, d2, d3 │ │ │ │ + vldr d3, [r8] │ │ │ │ + vldr d0, [r7] │ │ │ │ + vldr d11, [sp, #56] @ 0x38 │ │ │ │ + ldr r6, [sp, #252] @ 0xfc │ │ │ │ + vsub.f64 d1, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - add.w r7, r3, r9 │ │ │ │ - vmul.f64 d0, d7, d14 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vmla.f64 d0, d4, d8 │ │ │ │ - vldr d8, [pc, #536] @ 577b8 │ │ │ │ - vnmls.f64 d7, d4, d14 │ │ │ │ - vmls.f64 d13, d2, d8 │ │ │ │ - vstr d0, [sp, #128] @ 0x80 │ │ │ │ - vldr d0, [pc, #528] @ 577c0 │ │ │ │ - vmul.f64 d4, d2, d0 │ │ │ │ - vmla.f64 d4, d3, d8 │ │ │ │ - vmov.f64 d8, d13 │ │ │ │ - vmls.f64 d8, d3, d0 │ │ │ │ - vldr d13, [r0] │ │ │ │ - vsub.f64 d1, d13, d1 │ │ │ │ - vldr d13, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ - vldr d2, [pc, #456] @ 577a0 │ │ │ │ - vsub.f64 d5, d5, d3 │ │ │ │ - vldr d3, [sp] │ │ │ │ - vadd.f64 d9, d9, d3 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ + ldr r3, [sp, #252] @ 0xfc │ │ │ │ + vmul.f64 d0, d8, d5 │ │ │ │ + vmul.f64 d8, d8, d15 │ │ │ │ + ldr r5, [sp, #128] @ 0x80 │ │ │ │ + mov.w lr, r6, lsl #2 │ │ │ │ + add.w r9, lr, r6 │ │ │ │ + ldr r6, [sp, #256] @ 0x100 │ │ │ │ + mov.w fp, r3, lsl #4 │ │ │ │ + vmla.f64 d0, d1, d15 │ │ │ │ + vmov.f64 d15, d6 │ │ │ │ + mov.w r9, r9, lsl #3 │ │ │ │ + vnmls.f64 d8, d1, d5 │ │ │ │ + vldr d1, [pc, #544] @ 5c150 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + mov.w ip, r6, lsl #2 │ │ │ │ + add.w r8, ip, r6 │ │ │ │ + ldrd r6, r2, [sp, #252] @ 0xfc │ │ │ │ + vmul.f64 d5, d2, d1 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + add.w r7, r3, fp │ │ │ │ + vstr d0, [sp, #112] @ 0x70 │ │ │ │ + vldr d0, [pc, #516] @ 5c158 │ │ │ │ + mov.w sl, r2, lsl #4 │ │ │ │ + add.w r2, r5, sl │ │ │ │ + vmls.f64 d15, d2, d0 │ │ │ │ + vmla.f64 d5, d3, d0 │ │ │ │ + vmov.f64 d0, d15 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ + vldr d15, [r0] │ │ │ │ + vadd.f64 d6, d6, d2 │ │ │ │ + vldr d2, [pc, #440] @ 5c130 │ │ │ │ + vmls.f64 d0, d3, d1 │ │ │ │ + vldr d1, [sp] │ │ │ │ + vsub.f64 d4, d15, d4 │ │ │ │ + vldr d15, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vadd.f64 d3, d9, d6 │ │ │ │ - vsub.f64 d9, d9, d6 │ │ │ │ + vadd.f64 d9, d9, d1 │ │ │ │ + vldr d1, [sp, #16] │ │ │ │ + vstr d0, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d3, d9, d7 │ │ │ │ + vsub.f64 d9, d9, d7 │ │ │ │ vmul.f64 d3, d3, d2 │ │ │ │ vmul.f64 d9, d9, d2 │ │ │ │ - vldr d2, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d6, d1, d3 │ │ │ │ - vadd.f64 d1, d1, d3 │ │ │ │ - vsub.f64 d3, d12, d4 │ │ │ │ - vstr d6, [ip] │ │ │ │ - vsub.f64 d6, d9, d5 │ │ │ │ - vadd.f64 d5, d5, d9 │ │ │ │ - add ip, lr │ │ │ │ - vadd.f64 d9, d12, d4 │ │ │ │ - vldr d4, [sp, #88] @ 0x58 │ │ │ │ - vldr d12, [sp, #104] @ 0x68 │ │ │ │ - vstr d6, [r7] │ │ │ │ - add r7, r8 │ │ │ │ - vldr d6, [sp, #64] @ 0x40 │ │ │ │ - vstr d1, [ip] │ │ │ │ - sub.w ip, ip, sl │ │ │ │ - vstr d5, [r7] │ │ │ │ - sub.w r7, r7, r9 │ │ │ │ - vsub.f64 d6, d2, d6 │ │ │ │ - vldr d5, [pc, #384] @ 577c8 │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ - mvn.w r9, #23 │ │ │ │ - vsub.f64 d2, d6, d7 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - mul.w sl, r9, r5 │ │ │ │ - vmla.f64 d6, d11, d5 │ │ │ │ - mul.w r9, r9, r6 │ │ │ │ - vadd.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #32] │ │ │ │ - vsub.f64 d6, d6, d1 │ │ │ │ - vadd.f64 d1, d4, d6 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #48] @ 0x30 │ │ │ │ + vmov.f64 d2, d13 │ │ │ │ + vsub.f64 d7, d4, d3 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vsub.f64 d3, d13, d5 │ │ │ │ + vldr d13, [sp, #80] @ 0x50 │ │ │ │ + vstr d7, [r7] │ │ │ │ + vsub.f64 d7, d9, d6 │ │ │ │ + add r7, r9 │ │ │ │ + vadd.f64 d6, d6, d9 │ │ │ │ + vadd.f64 d9, d2, d5 │ │ │ │ + vldr d5, [pc, #400] @ 5c160 │ │ │ │ + vstr d7, [r2] │ │ │ │ + add r2, r8 │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ + vstr d4, [r7] │ │ │ │ + sub.w r7, r7, fp │ │ │ │ + mov.w fp, r6, lsl #3 │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ + vstr d6, [r2] │ │ │ │ + sub.w r2, r2, sl │ │ │ │ + ldr r6, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d6, d7, d4 │ │ │ │ + vmov.f64 d7, d11 │ │ │ │ + vldr d4, [sp, #72] @ 0x48 │ │ │ │ + mov.w sl, r6, lsl #3 │ │ │ │ + vmla.f64 d7, d12, d5 │ │ │ │ + vsub.f64 d2, d6, d8 │ │ │ │ + vadd.f64 d6, d8, d6 │ │ │ │ + vldr d8, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d7, d7, d1 │ │ │ │ + vsub.f64 d7, d7, d13 │ │ │ │ + vadd.f64 d1, d4, d7 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vldr d4, [sp, #24] │ │ │ │ vmls.f64 d4, d10, d5 │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ - vadd.f64 d5, d5, d13 │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vadd.f64 d5, d5, d15 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - vsub.f64 d4, d5, d12 │ │ │ │ - vadd.f64 d5, d12, d5 │ │ │ │ + vsub.f64 d4, d5, d8 │ │ │ │ + vadd.f64 d5, d8, d5 │ │ │ │ vadd.f64 d0, d1, d4 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ - vsub.f64 d12, d2, d0 │ │ │ │ + vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vstr d12, [ip] │ │ │ │ - sub.w ip, ip, r5, lsl #3 │ │ │ │ - vldr d12, [sp, #120] @ 0x78 │ │ │ │ - vstr d2, [ip] │ │ │ │ - vsub.f64 d2, d5, d6 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - add ip, lr │ │ │ │ + vstr d8, [r7] │ │ │ │ + sub.w r7, r7, fp │ │ │ │ + vstr d2, [r7] │ │ │ │ + vsub.f64 d2, d5, d7 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + add r7, r9 │ │ │ │ vsub.f64 d0, d2, d3 │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d2, [sp, #56] @ 0x38 │ │ │ │ - vstr d0, [r7] │ │ │ │ - sub.w r7, r7, r6, lsl #3 │ │ │ │ - vstr d3, [r7] │ │ │ │ - add r7, r8 │ │ │ │ - vstr d5, [ip] │ │ │ │ - add ip, sl │ │ │ │ - vstr d7, [r2] │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d4, d9 │ │ │ │ vadd.f64 d9, d9, d4 │ │ │ │ - vldr d3, [pc, #212] @ 577d0 │ │ │ │ - vsub.f64 d4, d8, d12 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vstr d9, [r7] │ │ │ │ - vadd.f64 d9, d12, d8 │ │ │ │ - vldr d7, [sp, #64] @ 0x40 │ │ │ │ - add r7, r9 │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ - vmls.f64 d1, d11, d3 │ │ │ │ - vldr d8, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d6, d2, d7 │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ - vldr d0, [sp, #80] @ 0x50 │ │ │ │ - vldr d12, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d2, d12, d6 │ │ │ │ - vsub.f64 d6, d6, d12 │ │ │ │ - vmov.f64 d5, d1 │ │ │ │ - vldr d1, [sp, #32] │ │ │ │ - vadd.f64 d7, d7, d1 │ │ │ │ - vadd.f64 d7, d5, d7 │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ + vstr d0, [r2] │ │ │ │ + sub.w r2, r2, sl │ │ │ │ + vstr d3, [r2] │ │ │ │ + add r2, r8 │ │ │ │ + vstr d5, [r7] │ │ │ │ + vstr d6, [r3] │ │ │ │ + vstr d7, [r5] │ │ │ │ + vldr d2, [sp, #120] @ 0x78 │ │ │ │ + vstr d9, [r2] │ │ │ │ + vldr d3, [pc, #196] @ 5c168 │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ + vsub.f64 d4, d2, d14 │ │ │ │ + vadd.f64 d9, d14, d2 │ │ │ │ + vldr d1, [sp, #16] │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vmls.f64 d1, d12, d3 │ │ │ │ + vldr d8, [sp, #24] │ │ │ │ + vadd.f64 d6, d7, d2 │ │ │ │ + vldr d0, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [sp, #112] @ 0x70 │ │ │ │ vmls.f64 d5, d10, d3 │ │ │ │ - vadd.f64 d3, d8, d13 │ │ │ │ - vadd.f64 d1, d0, d7 │ │ │ │ - vsub.f64 d7, d0, d7 │ │ │ │ - vldr d0, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d3, d8, d15 │ │ │ │ + ldr r6, [sp, #252] @ 0xfc │ │ │ │ + vadd.f64 d2, d7, d6 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vadd.f64 d7, d11, d13 │ │ │ │ + sub.w lr, r6, lr │ │ │ │ + ldr r6, [sp, #256] @ 0x100 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vsub.f64 d3, d0, d5 │ │ │ │ - vadd.f64 d5, d0, d5 │ │ │ │ - vadd.f64 d0, d1, d3 │ │ │ │ - vsub.f64 d3, d3, d1 │ │ │ │ - vsub.f64 d8, d2, d0 │ │ │ │ - b.n 577e0 │ │ │ │ + add r7, lr │ │ │ │ + sub.w ip, r6, ip │ │ │ │ + ldr r6, [sp, #252] @ 0xfc │ │ │ │ + vadd.f64 d7, d1, d7 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add r2, ip │ │ │ │ + sub.w fp, r6, fp │ │ │ │ + b.n 5c178 │ │ │ │ + nop │ │ │ │ ldmia r5, {r0, r1, r2, r4, r5, r7} │ │ │ │ ldr r1, [sp, #444] @ 0x1bc │ │ │ │ strh r3, [r3, #40] @ 0x28 │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ - lsls r5, r6, #17 │ │ │ │ - ldmia r7!, {r0, r1, r5} │ │ │ │ - subs r7, #226 @ 0xe2 │ │ │ │ ldmia r7!, {r1, r2, r3, r4, r5, r6} │ │ │ │ rev16 r5, r0 │ │ │ │ ldr r1, [sp, #644] @ 0x284 │ │ │ │ subs r7, #218 @ 0xda │ │ │ │ ldrh r3, [r2, r5] │ │ │ │ subs r2, #218 @ 0xda │ │ │ │ - ldr r4, [pc, #352] @ (578f8 ) │ │ │ │ + ldr r4, [pc, #352] @ (5c288 ) │ │ │ │ subs r7, #217 @ 0xd9 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 57a18 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 5c3a8 ) │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 57a20 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 5c3b0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - b.w ff4ffeda │ │ │ │ - b.n 57e9e │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - b.w ff4ffeea │ │ │ │ - b.n 57eae │ │ │ │ - subs r7, #233 @ 0xe9 │ │ │ │ + ldrh r6, [r3, r1] │ │ │ │ + lsls r5, r6, #17 │ │ │ │ + ldmia r7!, {r0, r1, r5} │ │ │ │ + subs r7, #226 @ 0xe2 │ │ │ │ + b.w ff50487a │ │ │ │ + b.n 5c83e │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ ldrd r3, r7, [r0, #-188] @ 0xbc │ │ │ │ stmia r6!, {r0, r1, r2, r3, r5, r6, r7} │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ + b.w ff50488a │ │ │ │ + b.n 5c84e │ │ │ │ + subs r7, #233 @ 0xe9 │ │ │ │ ldrb r1, [r3, #11] │ │ │ │ lsrs r5, r6, #28 │ │ │ │ ldrb.w r3, [r2, #203]! │ │ │ │ ldc2 7, cr11, [ip], {12} │ │ │ │ - ldr r6, [pc, #332] @ (57924 ) │ │ │ │ + ldr r6, [pc, #332] @ (5c2bc ) │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - ldrb r6, [r1, #1] │ │ │ │ + ldr r6, [sp, #760] @ 0x2f8 │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + ldr r6, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d1, d0, d7 │ │ │ │ + vsub.f64 d7, d0, d7 │ │ │ │ + vldr d0, [sp, #88] @ 0x58 │ │ │ │ + sub.w sl, r6, sl │ │ │ │ + vsub.f64 d3, d0, d5 │ │ │ │ + vadd.f64 d5, d0, d5 │ │ │ │ + vadd.f64 d0, d1, d3 │ │ │ │ + vsub.f64 d3, d3, d1 │ │ │ │ + vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vstr d8, [ip] │ │ │ │ - add ip, sl │ │ │ │ - vstr d2, [ip] │ │ │ │ + vstr d8, [r7] │ │ │ │ + add r7, lr │ │ │ │ + vstr d2, [r7] │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - add ip, lr │ │ │ │ - mvn.w lr, #55 @ 0x37 │ │ │ │ + add r7, r9 │ │ │ │ vsub.f64 d0, d2, d4 │ │ │ │ - vadd.f64 d4, d4, d2 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d4, d4, d2 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d3, d9 │ │ │ │ vadd.f64 d9, d9, d3 │ │ │ │ - vstr d0, [r7] │ │ │ │ - add r7, r9 │ │ │ │ - vstr d4, [r7] │ │ │ │ - add r7, r8 │ │ │ │ - vstr d5, [ip] │ │ │ │ - mla ip, lr, r5, ip │ │ │ │ - eor.w r5, r5, fp │ │ │ │ - vstr d6, [ip] │ │ │ │ - vstr d7, [r7] │ │ │ │ - mla r7, lr, r6, r7 │ │ │ │ - eor.w r6, r6, fp │ │ │ │ - vstr d9, [r7] │ │ │ │ - ldr r7, [sp, #136] @ 0x88 │ │ │ │ + vstr d0, [r2] │ │ │ │ + add r2, ip │ │ │ │ + vstr d4, [r2] │ │ │ │ + add r2, r8 │ │ │ │ + vstr d5, [r7] │ │ │ │ + add.w r7, r7, fp, lsl #3 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vstr d7, [r2] │ │ │ │ + add.w r2, r2, sl, lsl #3 │ │ │ │ + ldr r7, [sp, #132] @ 0x84 │ │ │ │ + vstr d9, [r2] │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ add r0, r7 │ │ │ │ add r1, r7 │ │ │ │ - ldr r7, [sp, #140] @ 0x8c │ │ │ │ - add r3, r7 │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ + add r3, r2 │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ + mov r3, r5 │ │ │ │ + add r3, r2 │ │ │ │ + ldr r2, [sp, #252] @ 0xfc │ │ │ │ + str r3, [sp, #128] @ 0x80 │ │ │ │ + ldr r3, [sp, #140] @ 0x8c │ │ │ │ + eor.w r2, r2, r3 │ │ │ │ + eor.w r4, r4, r3 │ │ │ │ + str r2, [sp, #252] @ 0xfc │ │ │ │ + mov r2, r6 │ │ │ │ + eor.w r2, r2, r3 │ │ │ │ ldr r3, [sp, #260] @ 0x104 │ │ │ │ - add r2, r7 │ │ │ │ subs r3, #1 │ │ │ │ - str r3, [sp, #260] @ 0x104 │ │ │ │ - bne.w 573aa │ │ │ │ + strd r2, r3, [sp, #256] @ 0x100 │ │ │ │ + bne.w 5bd28 │ │ │ │ add sp, #148 @ 0x94 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00057864 : │ │ │ │ - ldr r2, [pc, #8] @ (57870 ) │ │ │ │ - ldr r1, [pc, #12] @ (57874 ) │ │ │ │ +0005c240 : │ │ │ │ + ldr r2, [pc, #8] @ (5c24c ) │ │ │ │ + ldr r1, [pc, #12] @ (5c250 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - strb r4, [r3, r7] │ │ │ │ + ldrb r0, [r0, #16] │ │ │ │ movs r4, r0 │ │ │ │ - @ instruction: 0xfafbffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov sl, r0 │ │ │ │ - ldr.w r0, [pc, #1144] @ 57cf8 │ │ │ │ + @ instruction: 0xfa97ffff │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #204 @ 0xcc │ │ │ │ - add r0, pc │ │ │ │ - ldr r7, [sp, #316] @ 0x13c │ │ │ │ + ldr.w r6, [pc, #1144] @ 5c6f0 │ │ │ │ + ldrd r3, r7, [sp, #312] @ 0x138 │ │ │ │ ldrd r4, r5, [sp, #304] @ 0x130 │ │ │ │ + add r6, pc │ │ │ │ cmp r7, #0 │ │ │ │ - ldr r6, [sp, #312] @ 0x138 │ │ │ │ - ble.w 583fe │ │ │ │ + ble.w 5cdfc │ │ │ │ ldr r7, [sp, #320] @ 0x140 │ │ │ │ - vldr d13, [pc, #996] @ 57c80 │ │ │ │ - vldr d14, [pc, #1000] @ 57c88 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ + vldr d13, [pc, #996] @ 5c670 │ │ │ │ + vldr d14, [pc, #1000] @ 5c678 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ str r7, [sp, #188] @ 0xbc │ │ │ │ ldr r7, [sp, #324] @ 0x144 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ str r7, [sp, #192] @ 0xc0 │ │ │ │ - ldr.w r7, [pc, #1100] @ 57cfc │ │ │ │ - ldr r0, [r0, r7] │ │ │ │ - ldr r0, [r0, #0] │ │ │ │ - str r0, [sp, #196] @ 0xc4 │ │ │ │ - mov.w lr, #80 @ 0x50 │ │ │ │ + ldr.w r7, [pc, #1104] @ 5c6f4 │ │ │ │ + ldr r6, [r6, r7] │ │ │ │ + ldr r6, [r6, #0] │ │ │ │ + str r6, [sp, #196] @ 0xc4 │ │ │ │ + add.w r7, r4, r4, lsl #2 │ │ │ │ + vldr d9, [pc, #976] @ 5c680 │ │ │ │ + vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ mov.w r9, r4, lsl #4 │ │ │ │ - add.w r7, r1, r9 │ │ │ │ - mov.w ip, #40 @ 0x28 │ │ │ │ - mov.w r8, #56 @ 0x38 │ │ │ │ - vldr d7, [sl] │ │ │ │ - mul.w lr, lr, r4 │ │ │ │ - vldr d12, [pc, #956] @ 57c90 │ │ │ │ - vldr d6, [r7] │ │ │ │ - mul.w r7, ip, r4 │ │ │ │ - add.w r0, sl, lr │ │ │ │ - mul.w r8, r8, r4 │ │ │ │ - vstr d7, [sp, #80] @ 0x50 │ │ │ │ - add lr, r1 │ │ │ │ - add.w fp, r1, r8 │ │ │ │ - vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d7, [r0] │ │ │ │ - subs r0, r0, r7 │ │ │ │ - vldr d11, [sp, #80] @ 0x50 │ │ │ │ + mov.w r8, r7, lsl #4 │ │ │ │ + vldr d2, [r0] │ │ │ │ + add.w ip, r1, r9 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w r6, r0, r8 │ │ │ │ + add r8, r1 │ │ │ │ + vldr d0, [r1] │ │ │ │ + vldr d6, [ip] │ │ │ │ + mov.w ip, r4, lsl #3 │ │ │ │ + vmov.f64 d12, d9 │ │ │ │ + vldr d7, [r6] │ │ │ │ + sub.w lr, ip, r4 │ │ │ │ + sub.w r6, r6, r7 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + vstr d2, [sp, #72] @ 0x48 │ │ │ │ + vldr d1, [r8] │ │ │ │ + add.w r8, r1, r7 │ │ │ │ + add.w fp, r1, lr │ │ │ │ + vldr d8, [pc, #900] @ 5c688 │ │ │ │ vldr d3, [fp] │ │ │ │ - mvn.w fp, #71 @ 0x47 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - sub.w r0, r0, r9 │ │ │ │ - vldr d1, [lr] │ │ │ │ - add.w lr, r1, r7 │ │ │ │ - vldr d0, [r1] │ │ │ │ - mov.w r9, #96 @ 0x60 │ │ │ │ + mvn.w fp, #71 @ 0x47 │ │ │ │ + vldr d6, [r6] │ │ │ │ + sub.w r6, r6, r9 │ │ │ │ + vldr d15, [pc, #880] @ 5c690 │ │ │ │ vsub.f64 d5, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vldr d10, [pc, #872] @ 57c98 │ │ │ │ - mla r9, r9, r5, r2 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vmul.f64 d3, d3, d12 │ │ │ │ - vmls.f64 d11, d5, d8 │ │ │ │ - vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vldr d5, [r0] │ │ │ │ - add r0, r7 │ │ │ │ - vstr d3, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vmov.f64 d5, d2 │ │ │ │ + vmul.f64 d3, d3, d9 │ │ │ │ + vmls.f64 d5, d4, d11 │ │ │ │ + vstr d3, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d3, d6, d14 │ │ │ │ - vldr d4, [r0] │ │ │ │ - sub.w r0, r0, r8 │ │ │ │ + vstr d4, [sp, #104] @ 0x68 │ │ │ │ + vstr d5, [sp, #112] @ 0x70 │ │ │ │ vnmls.f64 d3, d7, d13 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ + vldr d5, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vldr d4, [r6] │ │ │ │ + sub.w r6, r6, lr │ │ │ │ vmla.f64 d7, d6, d13 │ │ │ │ - vldr d6, [lr] │ │ │ │ - add.w lr, r1, r4, lsl #6 │ │ │ │ - vmov.f64 d9, d11 │ │ │ │ - vmov.f64 d11, d8 │ │ │ │ - vstr d3, [sp, #96] @ 0x60 │ │ │ │ + vldr d6, [r8] │ │ │ │ + add.w r8, r1, r4, lsl #6 │ │ │ │ + vstr d3, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d3, d0, d6 │ │ │ │ - vstr d7, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d6, d6, d0 │ │ │ │ + vstr d7, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d7, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vsub.f64 d6, d6, d0 │ │ │ │ - vldr d0, [pc, #776] @ 57ca0 │ │ │ │ vsub.f64 d2, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vadd.f64 d1, d5, d2 │ │ │ │ - vmls.f64 d5, d2, d8 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ - vstr d1, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d1, d4, d10 │ │ │ │ - vnmls.f64 d1, d6, d0 │ │ │ │ - vadd.f64 d2, d5, d7 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ - vstr d5, [sp, #8] │ │ │ │ - vmov.f64 d15, d6 │ │ │ │ - vldr d5, [r0] │ │ │ │ - add r0, r7 │ │ │ │ - vmla.f64 d15, d4, d0 │ │ │ │ - vstr d1, [sp] │ │ │ │ - vldr d1, [lr] │ │ │ │ - mov.w lr, #24 │ │ │ │ - vldr d4, [r0] │ │ │ │ - add r0, r7 │ │ │ │ - mla lr, lr, r4, r1 │ │ │ │ - vldr d6, [r0] │ │ │ │ + vmls.f64 d5, d2, d11 │ │ │ │ + vmul.f64 d7, d7, d9 │ │ │ │ + vstr d1, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d1, d4, d8 │ │ │ │ + vsub.f64 d10, d5, d7 │ │ │ │ + vnmls.f64 d1, d6, d15 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vmla.f64 d6, d4, d15 │ │ │ │ + vadd.f64 d4, d5, d7 │ │ │ │ + vldr d5, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vstr d10, [sp] │ │ │ │ + vstr d1, [sp, #144] @ 0x90 │ │ │ │ + vldr d1, [r8] │ │ │ │ + add.w r8, r4, r4, lsl #1 │ │ │ │ + add.w r9, r1, r8, lsl #3 │ │ │ │ + vstr d4, [sp, #128] @ 0x80 │ │ │ │ + add.w r8, r1, r8, lsl #4 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vstr d6, [sp, #48] @ 0x30 │ │ │ │ + vldr d0, [r9] │ │ │ │ + mov.w r9, #88 @ 0x58 │ │ │ │ + vldr d6, [r6] │ │ │ │ + sub.w r6, r6, lr │ │ │ │ + mla r9, r9, r4, r1 │ │ │ │ vsub.f64 d7, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - sub.w r0, r0, r8 │ │ │ │ - vldr d0, [lr] │ │ │ │ - mov.w lr, #88 @ 0x58 │ │ │ │ - vmul.f64 d1, d4, d10 │ │ │ │ vsub.f64 d2, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vldr d0, [pc, #648] @ 57ca0 │ │ │ │ - mla lr, lr, r4, r1 │ │ │ │ + vmul.f64 d1, d4, d8 │ │ │ │ vadd.f64 d3, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vnmls.f64 d1, d6, d0 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ - vmla.f64 d6, d4, d0 │ │ │ │ - vadd.f64 d8, d5, d3 │ │ │ │ + vnmls.f64 d1, d6, d15 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vadd.f64 d9, d5, d3 │ │ │ │ vmls.f64 d5, d3, d11 │ │ │ │ + vmov.f64 d10, d6 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vmov.f64 d12, d11 │ │ │ │ - vstr d8, [sp, #136] @ 0x88 │ │ │ │ - vstr d1, [sp, #40] @ 0x28 │ │ │ │ - vstr d6, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d11, d7, d5 │ │ │ │ - vsub.f64 d8, d5, d7 │ │ │ │ - vldr d5, [r0] │ │ │ │ - add r0, r7 │ │ │ │ - vstr d11, [sp, #48] @ 0x30 │ │ │ │ - vldr d4, [r0] │ │ │ │ - sub.w r0, r0, r8 │ │ │ │ - vstr d8, [sp, #56] @ 0x38 │ │ │ │ - mov.w r8, r6, lsl #4 │ │ │ │ - vldr d1, [lr] │ │ │ │ - add.w lr, r1, r4, lsl #3 │ │ │ │ - vldr d0, [lr] │ │ │ │ - mov.w lr, #48 @ 0x30 │ │ │ │ + vmla.f64 d10, d4, d15 │ │ │ │ + vsub.f64 d15, d5, d7 │ │ │ │ + vstr d10, [sp, #8] │ │ │ │ + vadd.f64 d10, d7, d5 │ │ │ │ + vldr d5, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vstr d1, [sp, #56] @ 0x38 │ │ │ │ + vldr d4, [r6] │ │ │ │ + sub.w r6, r6, lr │ │ │ │ + mvn.w lr, #79 @ 0x4f │ │ │ │ + vstr d15, [sp, #64] @ 0x40 │ │ │ │ + vldr d1, [r9] │ │ │ │ + add.w r9, r1, ip │ │ │ │ + add ip, r4 │ │ │ │ + add.w ip, r1, ip, lsl #3 │ │ │ │ + vldr d0, [r9] │ │ │ │ + mov.w r9, r3, lsl #4 │ │ │ │ + vldr d6, [r8] │ │ │ │ + mov.w r8, r5, lsl #2 │ │ │ │ vsub.f64 d7, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - mla lr, lr, r4, r1 │ │ │ │ - vmul.f64 d1, d4, d10 │ │ │ │ - vldr d6, [lr] │ │ │ │ - mov.w lr, #72 @ 0x48 │ │ │ │ - vmov.f64 d11, d1 │ │ │ │ + vldr d15, [pc, #528] @ 5c690 │ │ │ │ vadd.f64 d3, d0, d6 │ │ │ │ vsub.f64 d0, d6, d0 │ │ │ │ - mla lr, lr, r4, r1 │ │ │ │ + vmov.f64 d6, d8 │ │ │ │ + vmul.f64 d1, d4, d8 │ │ │ │ vsub.f64 d2, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vldr d3, [pc, #480] @ 57c90 │ │ │ │ - vadd.f64 d6, d5, d2 │ │ │ │ + vmov.f64 d8, d1 │ │ │ │ + vnmls.f64 d8, d0, d15 │ │ │ │ + vmul.f64 d0, d0, d6 │ │ │ │ + vldr d6, [pc, #472] @ 5c680 │ │ │ │ + vadd.f64 d11, d5, d2 │ │ │ │ vmls.f64 d5, d2, d12 │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ - vstr d6, [sp, #120] @ 0x78 │ │ │ │ - vldr d6, [pc, #476] @ 57ca0 │ │ │ │ - vnmls.f64 d11, d0, d6 │ │ │ │ - vmul.f64 d0, d0, d10 │ │ │ │ - vmla.f64 d0, d4, d6 │ │ │ │ - vldr d4, [r0] │ │ │ │ - add r0, r7 │ │ │ │ + vmla.f64 d0, d4, d15 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + vmul.f64 d7, d7, d6 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add r6, r7 │ │ │ │ + add.w r7, sl, r9 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r1, r4, lsl #5 │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ - vmov.f64 d8, d6 │ │ │ │ - vadd.f64 d12, d5, d7 │ │ │ │ - vldr d5, [lr] │ │ │ │ - mul.w lr, ip, r6 │ │ │ │ - vldr d3, [r0] │ │ │ │ - add r0, r7 │ │ │ │ - vstr d2, [sp, #16] │ │ │ │ - add.w r7, r3, r8 │ │ │ │ - mul.w ip, ip, r5 │ │ │ │ - vldr d6, [r0] │ │ │ │ - add.w r0, r1, r4, lsl #5 │ │ │ │ - vsub.f64 d7, d3, d5 │ │ │ │ - vstr d11, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d8, d5, d7 │ │ │ │ + vldr d5, [ip] │ │ │ │ + add.w ip, r3, r3, lsl #2 │ │ │ │ + vldr d15, [r6] │ │ │ │ + add.w r6, r5, r5, lsl #1 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + vldr d7, [pc, #404] @ 5c688 │ │ │ │ + add.w r6, r2, r6, lsl #5 │ │ │ │ + vsub.f64 d12, d3, d5 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ - vmov.f64 d11, d10 │ │ │ │ - vldr d2, [r0] │ │ │ │ - mvn.w r0, #79 @ 0x4f │ │ │ │ - vmov.f64 d10, d2 │ │ │ │ - vsub.f64 d1, d6, d2 │ │ │ │ - mla r0, r0, r5, r9 │ │ │ │ - vadd.f64 d6, d6, d10 │ │ │ │ - vmov.f64 d10, d11 │ │ │ │ - vmul.f64 d11, d3, d11 │ │ │ │ - vadd.f64 d2, d7, d1 │ │ │ │ - vsub.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sp, #128] @ 0x80 │ │ │ │ - vnmls.f64 d11, d6, d8 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ + vstr d8, [sp, #24] │ │ │ │ + vldr d8, [pc, #392] @ 5c690 │ │ │ │ + vsub.f64 d1, d6, d15 │ │ │ │ + vadd.f64 d6, d6, d15 │ │ │ │ + vstr d2, [sp, #32] │ │ │ │ + vmul.f64 d15, d3, d7 │ │ │ │ + vadd.f64 d2, d12, d1 │ │ │ │ + vnmls.f64 d15, d6, d8 │ │ │ │ + vmul.f64 d6, d6, d7 │ │ │ │ + vsub.f64 d7, d12, d1 │ │ │ │ + vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ + vldr d1, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d5, d4, d2 │ │ │ │ - vmov.f64 d10, d6 │ │ │ │ - vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ - vmla.f64 d10, d3, d8 │ │ │ │ - vldr d3, [pc, #308] @ 57c90 │ │ │ │ - vmls.f64 d4, d2, d6 │ │ │ │ - vstr d11, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #136] @ 0x88 │ │ │ │ + vmla.f64 d6, d3, d8 │ │ │ │ + vmls.f64 d4, d2, d12 │ │ │ │ + vadd.f64 d8, d9, d11 │ │ │ │ + vmov.f64 d3, d6 │ │ │ │ + vldr d6, [pc, #312] @ 5c680 │ │ │ │ + vmul.f64 d7, d7, d6 │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ - vldr d4, [sp, #120] @ 0x78 │ │ │ │ - vsub.f64 d4, d3, d4 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ + vsub.f64 d4, d9, d11 │ │ │ │ + vldr d9, [pc, #316] @ 5c698 │ │ │ │ + vldr d11, [pc, #320] @ 5c6a0 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d7, d1, d5 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ vmul.f64 d6, d4, d13 │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ vnmls.f64 d6, d7, d14 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vmla.f64 d7, d4, d14 │ │ │ │ - vldr d4, [sp, #112] @ 0x70 │ │ │ │ - vstr d9, [sp, #112] @ 0x70 │ │ │ │ + vldr d4, [sp, #104] @ 0x68 │ │ │ │ vstr d6, [r7] │ │ │ │ - add r7, lr │ │ │ │ + add r7, ip │ │ │ │ + vldr d6, [pc, #240] @ 5c680 │ │ │ │ vstr d7, [r7] │ │ │ │ - add r7, r8 │ │ │ │ - vldr d7, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d11, d7, d4 │ │ │ │ - vldr d7, [sp, #120] @ 0x78 │ │ │ │ - vmov.f64 d4, #80 @ 0x3e800000 0.250 │ │ │ │ - vadd.f64 d8, d3, d7 │ │ │ │ - vldr d7, [pc, #204] @ 57c90 │ │ │ │ - vldr d3, [pc, #224] @ 57ca8 │ │ │ │ - vsub.f64 d6, d8, d5 │ │ │ │ + add r7, r9 │ │ │ │ + vldr d7, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + vsub.f64 d4, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - vmul.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d7, d11, d5 │ │ │ │ - vmls.f64 d11, d5, d4 │ │ │ │ - vldr d5, [sp, #144] @ 0x90 │ │ │ │ - vldr d4, [pc, #204] @ 57cb0 │ │ │ │ - vstr d7, [r9] │ │ │ │ - mvn.w r9, #23 │ │ │ │ - mul.w r9, r9, r5 │ │ │ │ - vadd.f64 d7, d6, d11 │ │ │ │ - vsub.f64 d11, d11, d6 │ │ │ │ - vldr d6, [sp, #88] @ 0x58 │ │ │ │ - vstr d7, [r0] │ │ │ │ - add r0, ip │ │ │ │ - vadd.f64 d8, d6, d9 │ │ │ │ - vldr d7, [pc, #172] @ 57cb8 │ │ │ │ - vldr d6, [pc, #176] @ 57cc0 │ │ │ │ - vstr d11, [r0] │ │ │ │ - add r0, r9 │ │ │ │ - vldr d11, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d7, d0, d7 │ │ │ │ - vldr d9, [sp, #32] │ │ │ │ - vmul.f64 d6, d11, d6 │ │ │ │ - vnmls.f64 d7, d12, d4 │ │ │ │ - vnmls.f64 d6, d5, d3 │ │ │ │ - vmul.f64 d3, d0, d3 │ │ │ │ - vsub.f64 d1, d6, d7 │ │ │ │ + vmov.f64 d8, d3 │ │ │ │ + vmul.f64 d4, d4, d6 │ │ │ │ + vadd.f64 d6, d7, d5 │ │ │ │ + vmls.f64 d7, d5, d12 │ │ │ │ + vldr d5, [sp, #112] @ 0x70 │ │ │ │ + vldr d12, [sp, #128] @ 0x80 │ │ │ │ + vstr d6, [r6] │ │ │ │ + mla r6, lr, r5, r6 │ │ │ │ + add.w lr, r8, r5 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + sub.w r8, r5, r8 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + vadd.f64 d6, d4, d7 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vstr d6, [r6] │ │ │ │ + add r6, lr │ │ │ │ + vldr d6, [sp, #80] @ 0x50 │ │ │ │ + vstr d7, [r6] │ │ │ │ + add r6, r8 │ │ │ │ + vadd.f64 d7, d6, d5 │ │ │ │ + vldr d6, [pc, #176] @ 5c6a8 │ │ │ │ + vstr d7, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d6, d10, d6 │ │ │ │ + vldr d7, [pc, #172] @ 5c6b0 │ │ │ │ + vnmls.f64 d6, d4, d7 │ │ │ │ + vmul.f64 d7, d0, d9 │ │ │ │ + vldr d9, [pc, #168] @ 5c6b8 │ │ │ │ + vnmls.f64 d7, d1, d9 │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [pc, #140] @ 57cc8 │ │ │ │ - vstr d1, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d6, d15, d6 │ │ │ │ - vldr d1, [pc, #136] @ 57cd0 │ │ │ │ - vstr d7, [sp, #136] @ 0x88 │ │ │ │ - vldr d7, [pc, #136] @ 57cd8 │ │ │ │ - vmla.f64 d6, d9, d1 │ │ │ │ - vldr d1, [pc, #136] @ 57ce0 │ │ │ │ - vmul.f64 d7, d10, d7 │ │ │ │ - vmla.f64 d7, d2, d1 │ │ │ │ - vsub.f64 d1, d6, d7 │ │ │ │ + vldr d6, [pc, #160] @ 5c6c0 │ │ │ │ + vstr d5, [sp, #120] @ 0x78 │ │ │ │ + vldr d5, [sp, #48] @ 0x30 │ │ │ │ + vstr d7, [sp, #152] @ 0x98 │ │ │ │ + vldr d7, [pc, #152] @ 5c6c8 │ │ │ │ + vmul.f64 d6, d5, d6 │ │ │ │ + vmov.f64 d9, d5 │ │ │ │ + vmla.f64 d6, d12, d7 │ │ │ │ + vldr d7, [pc, #144] @ 5c6d0 │ │ │ │ + vmul.f64 d7, d3, d7 │ │ │ │ + vldr d3, [pc, #144] @ 5c6d8 │ │ │ │ + vmla.f64 d7, d2, d11 │ │ │ │ + vsub.f64 d11, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [pc, #124] @ 57ce8 │ │ │ │ - vstr d1, [sp, #120] @ 0x78 │ │ │ │ - vldr d1, [pc, #124] @ 57cf0 │ │ │ │ - vstr d6, [sp, #144] @ 0x90 │ │ │ │ - vmul.f64 d6, d5, d7 │ │ │ │ - b.n 57d00 │ │ │ │ + vstr d6, [sp, #160] @ 0xa0 │ │ │ │ + vldr d6, [pc, #132] @ 5c6e0 │ │ │ │ + vmul.f64 d6, d4, d6 │ │ │ │ + vldr d4, [pc, #132] @ 5c6e8 │ │ │ │ + vmla.f64 d6, d10, d4 │ │ │ │ + b.n 5c6f8 │ │ │ │ + nop.w │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff5003c2 │ │ │ │ - b.n 58386 │ │ │ │ + b.w ff504db2 │ │ │ │ + b.n 5cd76 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ + lsls r4, r7, #6 │ │ │ │ + cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ + subs r7, #244 @ 0xf4 │ │ │ │ + asrs r4, r1, #22 │ │ │ │ + bgt.n 5c65e │ │ │ │ + orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ + cmp r6, #134 @ 0x86 │ │ │ │ + vqshl.u32 d16, d27, d20 │ │ │ │ + subs r7, #235 @ 0xeb │ │ │ │ cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ ldr r2, [r5, #60] @ 0x3c │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - lsls r4, r7, #6 │ │ │ │ - cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ - subs r7, #244 @ 0xf4 │ │ │ │ - cmp r6, #134 @ 0x86 │ │ │ │ - vqshl.u32 d16, d27, d20 │ │ │ │ - subs r7, #235 @ 0xeb │ │ │ │ - bls.n 57cd2 │ │ │ │ + bls.n 5c6ca │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #255 @ 0xff │ │ │ │ ldrhvs r0, [r4, r7] │ │ │ │ ldrbvc r1, [r4, r6] │ │ │ │ lsrvc r3, r5, #11 │ │ │ │ subs r7, #192 @ 0xc0 │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 57c9e │ │ │ │ - orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ + bgt.n 5c696 │ │ │ │ + orrs.w pc, r7, #129024 @ 0x1f800 │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - strb r4, [r7, #12] │ │ │ │ + ldr r1, [sp, #272] @ 0x110 │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d7, [pc, #1012] @ 580f8 │ │ │ │ - vmla.f64 d6, d11, d1 │ │ │ │ - vldr d1, [pc, #1012] @ 58100 │ │ │ │ - vstr d10, [sp, #80] @ 0x50 │ │ │ │ - vmul.f64 d7, d0, d7 │ │ │ │ - vmla.f64 d7, d12, d1 │ │ │ │ + vldr d4, [pc, #1012] @ 5caf0 │ │ │ │ + vmul.f64 d7, d0, d4 │ │ │ │ + vmov.f64 d4, d1 │ │ │ │ + vldr d1, [pc, #1008] @ 5caf8 │ │ │ │ + vmla.f64 d7, d4, d1 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vstr d6, [sp, #152] @ 0x98 │ │ │ │ - vldr d6, [pc, #992] @ 58108 │ │ │ │ - vmul.f64 d6, d10, d6 │ │ │ │ - vldr d10, [pc, #992] @ 58110 │ │ │ │ - vnmls.f64 d6, d2, d10 │ │ │ │ - vldr d10, [pc, #992] @ 58118 │ │ │ │ - vmul.f64 d7, d9, d10 │ │ │ │ - vldr d10, [pc, #992] @ 58120 │ │ │ │ - vnmls.f64 d7, d15, d10 │ │ │ │ - vsub.f64 d10, d6, d7 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - vldr d6, [pc, #984] @ 58128 │ │ │ │ - vldr d7, [pc, #988] @ 58130 │ │ │ │ - vmla.f64 d3, d12, d6 │ │ │ │ - vldr d6, [pc, #988] @ 58138 │ │ │ │ - vmul.f64 d7, d5, d7 │ │ │ │ - vstr d10, [sp, #160] @ 0xa0 │ │ │ │ - vmov.f64 d10, d5 │ │ │ │ - vldr d5, [sp, #80] @ 0x50 │ │ │ │ - vmla.f64 d7, d11, d6 │ │ │ │ - vldr d6, [pc, #972] @ 58140 │ │ │ │ + vmul.f64 d6, d8, d3 │ │ │ │ + vldr d3, [pc, #996] @ 5cb00 │ │ │ │ vstr d4, [sp, #168] @ 0xa8 │ │ │ │ - vldr d4, [pc, #972] @ 58148 │ │ │ │ - vmul.f64 d5, d5, d6 │ │ │ │ - vldr d6, [pc, #972] @ 58150 │ │ │ │ - vmla.f64 d5, d2, d6 │ │ │ │ - vmul.f64 d6, d15, d4 │ │ │ │ - vmov.f64 d4, d9 │ │ │ │ - vldr d9, [pc, #964] @ 58158 │ │ │ │ - vadd.f64 d11, d3, d7 │ │ │ │ + vnmls.f64 d6, d2, d3 │ │ │ │ + vldr d3, [pc, #992] @ 5cb08 │ │ │ │ + vldr d4, [pc, #996] @ 5cb10 │ │ │ │ + vmul.f64 d7, d12, d3 │ │ │ │ + vnmls.f64 d7, d5, d4 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ + vadd.f64 d3, d6, d7 │ │ │ │ + vldr d7, [pc, #984] @ 5cb18 │ │ │ │ + vldr d6, [pc, #988] @ 5cb20 │ │ │ │ + vstr d3, [sp, #128] @ 0x80 │ │ │ │ + vmul.f64 d3, d0, d7 │ │ │ │ + vldr d7, [sp, #24] │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vstr d8, [sp, #104] @ 0x68 │ │ │ │ + vmla.f64 d3, d7, d6 │ │ │ │ + vldr d7, [pc, #968] @ 5cb28 │ │ │ │ + vldr d6, [pc, #972] @ 5cb30 │ │ │ │ + vmul.f64 d7, d5, d7 │ │ │ │ + vldr d5, [pc, #972] @ 5cb38 │ │ │ │ + vmla.f64 d7, d10, d6 │ │ │ │ + vmul.f64 d5, d8, d5 │ │ │ │ + vmov.f64 d8, d12 │ │ │ │ + vldr d12, [pc, #964] @ 5cb40 │ │ │ │ + vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vldr d7, [pc, #960] @ 58160 │ │ │ │ - vmla.f64 d6, d4, d9 │ │ │ │ + vstr d6, [sp, #136] @ 0x88 │ │ │ │ + vldr d6, [pc, #956] @ 5cb48 │ │ │ │ + vldr d7, [sp, #136] @ 0x88 │ │ │ │ + vmla.f64 d5, d2, d6 │ │ │ │ + vmov.f64 d6, d9 │ │ │ │ + vldr d9, [pc, #948] @ 5cb50 │ │ │ │ + vmul.f64 d6, d6, d9 │ │ │ │ + vmla.f64 d6, d8, d12 │ │ │ │ vadd.f64 d9, d5, d6 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [pc, #952] @ 58168 │ │ │ │ - vmul.f64 d6, d10, d6 │ │ │ │ - vldr d10, [sp, #48] @ 0x30 │ │ │ │ - vstr d5, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d4, d11, d9 │ │ │ │ - vldr d5, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d6, d5, d6 │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vstr d6, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d12, d7, d9 │ │ │ │ + vldr d6, [pc, #924] @ 5cb58 │ │ │ │ + vldr d7, [pc, #928] @ 5cb60 │ │ │ │ + vmul.f64 d6, d5, d6 │ │ │ │ + vldr d5, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d6, d10, d7 │ │ │ │ - vldr d7, [pc, #932] @ 58170 │ │ │ │ - vldr d10, [pc, #936] @ 58178 │ │ │ │ - vmul.f64 d0, d0, d7 │ │ │ │ - vldr d7, [pc, #936] @ 58180 │ │ │ │ + vldr d10, [pc, #920] @ 5cb68 │ │ │ │ + vldr d7, [sp, #24] │ │ │ │ + vmul.f64 d0, d0, d10 │ │ │ │ + vldr d10, [pc, #916] @ 5cb70 │ │ │ │ + vnmls.f64 d0, d7, d10 │ │ │ │ + vldr d7, [pc, #916] @ 5cb78 │ │ │ │ vmul.f64 d5, d5, d7 │ │ │ │ - vldr d7, [pc, #936] @ 58188 │ │ │ │ - vnmls.f64 d0, d12, d10 │ │ │ │ - vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ - vnmls.f64 d5, d2, d7 │ │ │ │ - vldr d2, [pc, #928] @ 58190 │ │ │ │ - vmul.f64 d7, d15, d2 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - vldr d15, [pc, #924] @ 58198 │ │ │ │ + vldr d7, [pc, #916] @ 5cb80 │ │ │ │ vadd.f64 d10, d6, d0 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ - vldr d0, [sp, #104] @ 0x68 │ │ │ │ - vnmls.f64 d7, d2, d15 │ │ │ │ - vldr d15, [sp, #160] @ 0xa0 │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ - vadd.f64 d2, d5, d7 │ │ │ │ + vldr d0, [sp, #72] @ 0x48 │ │ │ │ + vnmls.f64 d5, d2, d7 │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ + vldr d7, [pc, #988] @ 5cbe0 │ │ │ │ + vmul.f64 d7, d2, d7 │ │ │ │ + vmov.f64 d2, d8 │ │ │ │ + vldr d8, [pc, #984] @ 5cbe8 │ │ │ │ + vnmls.f64 d7, d2, d8 │ │ │ │ + vadd.f64 d8, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - vstr d2, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d2, d10, d2 │ │ │ │ - vadd.f64 d5, d8, d2 │ │ │ │ + vadd.f64 d2, d10, d8 │ │ │ │ + vsub.f64 d10, d10, d8 │ │ │ │ + vadd.f64 d5, d0, d2 │ │ │ │ + vldr d0, [sp, #96] @ 0x60 │ │ │ │ vstr d5, [r2] │ │ │ │ - vadd.f64 d5, d0, d4 │ │ │ │ - vadd.f64 d0, d1, d15 │ │ │ │ - vsub.f64 d4, d15, d1 │ │ │ │ - vldr d15, [sp, #128] @ 0x80 │ │ │ │ - vldr d1, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d5, d0, d12 │ │ │ │ + vadd.f64 d0, d1, d4 │ │ │ │ + vsub.f64 d4, d4, d1 │ │ │ │ + vldr d1, [sp, #72] @ 0x48 │ │ │ │ vneg.f64 d5, d5 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vldr d5, [pc, #980] @ 58220 │ │ │ │ + vstr d5, [sl] │ │ │ │ + vldr d5, [pc, #956] @ 5cc08 │ │ │ │ vmul.f64 d0, d0, d5 │ │ │ │ - vmov.f64 d5, d8 │ │ │ │ - vmla.f64 d5, d4, d12 │ │ │ │ - vmov.f64 d12, d0 │ │ │ │ - vmla.f64 d0, d15, d14 │ │ │ │ - vmla.f64 d12, d1, d14 │ │ │ │ - vmov.f64 d4, d5 │ │ │ │ - vmla.f64 d4, d15, d13 │ │ │ │ - vldr d15, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d4, d4, d12 │ │ │ │ - vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d4, [r0] │ │ │ │ - add r0, ip │ │ │ │ - vldr d4, [sp, #120] @ 0x78 │ │ │ │ - vmla.f64 d5, d4, d13 │ │ │ │ + vmov.f64 d5, #80 @ 0x3e800000 0.250 │ │ │ │ + vmla.f64 d1, d4, d5 │ │ │ │ + vmov.f64 d5, d1 │ │ │ │ + vmov.f64 d4, d1 │ │ │ │ + vldr d1, [sp, #120] @ 0x78 │ │ │ │ + vmla.f64 d5, d11, d13 │ │ │ │ + vmla.f64 d4, d1, d13 │ │ │ │ + vmov.f64 d1, d0 │ │ │ │ + vmla.f64 d1, d11, d14 │ │ │ │ + vldr d11, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d4, d4, d1 │ │ │ │ + vldr d1, [sp, #120] @ 0x78 │ │ │ │ + vmla.f64 d0, d1, d14 │ │ │ │ + vstr d4, [r6] │ │ │ │ + add r6, lr │ │ │ │ + vldr d4, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d1, d4, d11 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vldr d0, [pc, #916] @ 58220 │ │ │ │ - vstr d5, [r0] │ │ │ │ - sub.w r0, r0, r5, lsl #5 │ │ │ │ - vldr d5, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d1, d15, d5 │ │ │ │ - vsub.f64 d5, d5, d15 │ │ │ │ - vldr d15, [sp, #152] @ 0x98 │ │ │ │ + vldr d0, [pc, #880] @ 5cc08 │ │ │ │ vmul.f64 d1, d1, d0 │ │ │ │ - vldr d0, [sp, #104] @ 0x68 │ │ │ │ + vldr d0, [sp, #96] @ 0x60 │ │ │ │ + vstr d5, [r6] │ │ │ │ + vsub.f64 d5, d11, d4 │ │ │ │ + vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ + sub.w r6, r6, r5, lsl #5 │ │ │ │ vmov.f64 d4, d0 │ │ │ │ - vmla.f64 d4, d5, d12 │ │ │ │ - vldr d12, [sp, #168] @ 0xa8 │ │ │ │ - vmul.f64 d5, d12, d13 │ │ │ │ - vmla.f64 d5, d15, d14 │ │ │ │ + vmla.f64 d4, d5, d11 │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ + vldr d11, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d5, d5, d13 │ │ │ │ + vmla.f64 d5, d11, d14 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vmla.f64 d4, d12, d14 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vmls.f64 d1, d15, d13 │ │ │ │ - vldr d15, [sp, #32] │ │ │ │ + vmls.f64 d1, d11, d13 │ │ │ │ + vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ vstr d5, [r7] │ │ │ │ - sub.w r7, r7, lr │ │ │ │ + sub.w r7, r7, ip │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ + vmla.f64 d4, d5, d14 │ │ │ │ vmov.f64 d5, d0 │ │ │ │ + vldr d0, [sp, #136] @ 0x88 │ │ │ │ + vnmls.f64 d5, d12, d11 │ │ │ │ + vldr d12, [pc, #784] @ 5cc08 │ │ │ │ + vsub.f64 d9, d9, d0 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ + vmul.f64 d10, d10, d12 │ │ │ │ + vmul.f64 d9, d9, d12 │ │ │ │ + vmov.f64 d0, d5 │ │ │ │ vstr d4, [r7] │ │ │ │ - vmov.f64 d4, #80 @ 0x3e800000 0.250 │ │ │ │ - add.w r7, r7, r6, lsl #3 │ │ │ │ - vnmls.f64 d5, d15, d4 │ │ │ │ - vsub.f64 d4, d9, d11 │ │ │ │ - vldr d11, [pc, #804] @ 58220 │ │ │ │ - vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ - vmul.f64 d0, d4, d11 │ │ │ │ - vmov.f64 d12, d5 │ │ │ │ - vmla.f64 d12, d7, d13 │ │ │ │ + add.w r7, r7, r3, lsl #3 │ │ │ │ + vmov.f64 d8, d10 │ │ │ │ + vmla.f64 d0, d7, d13 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmla.f64 d7, d6, d13 │ │ │ │ - vmov.f64 d4, d12 │ │ │ │ - vmov.f64 d12, d0 │ │ │ │ - vmla.f64 d12, d6, d14 │ │ │ │ + vmov.f64 d4, d0 │ │ │ │ + vmov.f64 d0, d9 │ │ │ │ + vmla.f64 d0, d6, d14 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d7, d7, d0 │ │ │ │ - vsub.f64 d10, d10, d5 │ │ │ │ - vsub.f64 d4, d4, d12 │ │ │ │ - vmov.f64 d12, d8 │ │ │ │ - vmls.f64 d12, d2, d9 │ │ │ │ - vmul.f64 d10, d10, d11 │ │ │ │ - vldr d9, [sp, #176] @ 0xb0 │ │ │ │ - vldr d8, [pc, #600] @ 581a0 │ │ │ │ + vadd.f64 d7, d7, d9 │ │ │ │ + vsub.f64 d4, d4, d0 │ │ │ │ + vldr d0, [sp, #72] @ 0x48 │ │ │ │ + vmls.f64 d0, d2, d11 │ │ │ │ vstr d4, [r7] │ │ │ │ - add r7, lr │ │ │ │ - vldr d2, [pc, #508] @ 58150 │ │ │ │ - vldr d11, [pc, #592] @ 581a8 │ │ │ │ + add r7, ip │ │ │ │ + vldr d4, [pc, #456] @ 5cb18 │ │ │ │ vstr d7, [r7] │ │ │ │ - mla r7, fp, r6, r7 │ │ │ │ - vmov.f64 d7, d12 │ │ │ │ - vmla.f64 d12, d3, d14 │ │ │ │ - vmla.f64 d7, d9, d14 │ │ │ │ - vmov.f64 d6, d12 │ │ │ │ - vmov.f64 d12, d10 │ │ │ │ + mla r7, fp, r3, r7 │ │ │ │ + vldr d2, [pc, #492] @ 5cb48 │ │ │ │ + vldr d11, [pc, #552] @ 5cb88 │ │ │ │ + vmov.f64 d7, d0 │ │ │ │ + vmla.f64 d0, d3, d14 │ │ │ │ + vmov.f64 d6, d0 │ │ │ │ + vldr d0, [sp, #176] @ 0xb0 │ │ │ │ + vmla.f64 d7, d0, d14 │ │ │ │ + vnmls.f64 d8, d0, d13 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ + vadd.f64 d6, d6, d8 │ │ │ │ + vldr d8, [pc, #524] @ 5cb90 │ │ │ │ vmls.f64 d7, d3, d13 │ │ │ │ - vnmls.f64 d12, d9, d13 │ │ │ │ - vadd.f64 d6, d6, d12 │ │ │ │ - vstr d6, [r0] │ │ │ │ - add r0, ip │ │ │ │ - vldr d0, [sp, #112] @ 0x70 │ │ │ │ - vldr d4, [sp, #88] @ 0x58 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ - vstr d7, [r0] │ │ │ │ - mla r0, fp, r5, r0 │ │ │ │ - vsub.f64 d4, d0, d4 │ │ │ │ - vldr d7, [pc, #524] @ 581b0 │ │ │ │ - vldr d0, [pc, #384] @ 58128 │ │ │ │ - mov.w fp, #56 @ 0x38 │ │ │ │ - vldr d15, [sp, #72] @ 0x48 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ - vmul.f64 d6, d9, d0 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vldr d0, [pc, #500] @ 581b8 │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d5, d4, d7 │ │ │ │ - vldr d10, [sp, #64] @ 0x40 │ │ │ │ - vnmls.f64 d6, d15, d0 │ │ │ │ - vldr d0, [pc, #408] @ 58170 │ │ │ │ + vstr d6, [r6] │ │ │ │ + add r6, lr │ │ │ │ + vldr d6, [pc, #400] @ 5cb20 │ │ │ │ + vstr d7, [r6] │ │ │ │ + mla r6, fp, r5, r6 │ │ │ │ + vldr d7, [pc, #508] @ 5cb98 │ │ │ │ + rsb fp, r5, r5, lsl #3 │ │ │ │ + vstr d15, [sp, #8] │ │ │ │ + vldr d12, [sp, #40] @ 0x28 │ │ │ │ + vldr d0, [sp, #80] @ 0x50 │ │ │ │ + vldr d5, [sp, #112] @ 0x70 │ │ │ │ + vldr d9, [sp, #144] @ 0x90 │ │ │ │ + vmul.f64 d6, d12, d6 │ │ │ │ + vldr d3, [sp] │ │ │ │ + vsub.f64 d0, d5, d0 │ │ │ │ + vnmls.f64 d6, d15, d4 │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vmul.f64 d5, d9, d7 │ │ │ │ vnmls.f64 d5, d3, d8 │ │ │ │ - vadd.f64 d12, d6, d5 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vmul.f64 d6, d10, d11 │ │ │ │ - vldr d11, [pc, #468] @ 581c0 │ │ │ │ - vstr d5, [sp, #80] @ 0x50 │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d1, d6, d5 │ │ │ │ + vsub.f64 d10, d5, d6 │ │ │ │ + vldr d5, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ - vldr d2, [pc, #324] @ 58140 │ │ │ │ - vnmls.f64 d5, d1, d2 │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ + vldr d2, [pc, #444] @ 5cba0 │ │ │ │ + vstr d1, [sp, #72] @ 0x48 │ │ │ │ + vldr d1, [sp, #56] @ 0x38 │ │ │ │ + vstr d10, [sp, #80] @ 0x50 │ │ │ │ + vldr d10, [pc, #324] @ 5cb38 │ │ │ │ + vmul.f64 d6, d4, d2 │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ + vldr d4, [pc, #368] @ 5cb70 │ │ │ │ + vnmls.f64 d5, d1, d10 │ │ │ │ vmla.f64 d6, d2, d11 │ │ │ │ - vldr d2, [pc, #444] @ 581c8 │ │ │ │ - vadd.f64 d11, d5, d6 │ │ │ │ - vstr d11, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d11, d5, d6 │ │ │ │ - vldr d6, [pc, #436] @ 581d0 │ │ │ │ - vmul.f64 d5, d15, d0 │ │ │ │ - vldr d0, [pc, #340] @ 58178 │ │ │ │ - vldr d15, [pc, #232] @ 58110 │ │ │ │ - vmul.f64 d4, d4, d6 │ │ │ │ - vmla.f64 d5, d9, d0 │ │ │ │ + vldr d11, [pc, #244] @ 5cb00 │ │ │ │ + vadd.f64 d2, d5, d6 │ │ │ │ + vsub.f64 d10, d5, d6 │ │ │ │ + vldr d6, [pc, #336] @ 5cb68 │ │ │ │ + vmul.f64 d5, d15, d6 │ │ │ │ + vldr d6, [pc, #392] @ 5cba8 │ │ │ │ + vstr d2, [sp, #96] @ 0x60 │ │ │ │ + vldr d2, [pc, #392] @ 5cbb0 │ │ │ │ + vldr d15, [sp, #16] │ │ │ │ + vmla.f64 d5, d12, d4 │ │ │ │ + vmul.f64 d4, d9, d6 │ │ │ │ + vldr d12, [pc, #320] @ 5cb78 │ │ │ │ vmla.f64 d4, d3, d2 │ │ │ │ - vldr d9, [pc, #328] @ 58180 │ │ │ │ - vldr d0, [pc, #204] @ 58108 │ │ │ │ vadd.f64 d3, d5, d4 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ - vmul.f64 d4, d1, d9 │ │ │ │ - vldr d9, [pc, #316] @ 58188 │ │ │ │ - vstr d5, [sp, #104] @ 0x68 │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ - vmla.f64 d4, d5, d9 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - vmul.f64 d5, d9, d15 │ │ │ │ - vmov.f64 d15, d10 │ │ │ │ - vnmls.f64 d5, d10, d0 │ │ │ │ - vldr d0, [pc, #364] @ 581d8 │ │ │ │ - vadd.f64 d10, d4, d5 │ │ │ │ - vstr d10, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d10, d4, d5 │ │ │ │ - vldr d4, [pc, #356] @ 581e0 │ │ │ │ - vmul.f64 d4, d9, d4 │ │ │ │ - vldr d9, [pc, #212] @ 58158 │ │ │ │ - vnmls.f64 d4, d15, d0 │ │ │ │ - vldr d0, [pc, #188] @ 58148 │ │ │ │ - vldr d15, [sp] │ │ │ │ - vmul.f64 d5, d1, d0 │ │ │ │ - vldr d1, [sp, #56] @ 0x38 │ │ │ │ - vldr d0, [pc, #332] @ 581e8 │ │ │ │ - vmla.f64 d5, d1, d9 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - vmul.f64 d1, d1, d0 │ │ │ │ - vldr d0, [pc, #324] @ 581f0 │ │ │ │ - vnmls.f64 d1, d15, d0 │ │ │ │ - vldr d15, [sp, #72] @ 0x48 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ - vsub.f64 d9, d4, d5 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ vldr d5, [sp, #64] @ 0x40 │ │ │ │ + vstr d4, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d4, d1, d12 │ │ │ │ + vldr d12, [pc, #300] @ 5cb80 │ │ │ │ + vmla.f64 d4, d5, d12 │ │ │ │ + vldr d12, [sp, #32] │ │ │ │ + vmul.f64 d5, d12, d11 │ │ │ │ + vldr d11, [pc, #340] @ 5cbb8 │ │ │ │ + vnmls.f64 d5, d15, d11 │ │ │ │ + vadd.f64 d11, d4, d5 │ │ │ │ + vstr d11, [sp, #112] @ 0x70 │ │ │ │ + vsub.f64 d11, d4, d5 │ │ │ │ + vldr d5, [pc, #328] @ 5cbc0 │ │ │ │ + vstr d11, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d4, d12, d5 │ │ │ │ + vldr d11, [pc, #204] @ 5cb50 │ │ │ │ + vldr d5, [pc, #320] @ 5cbc8 │ │ │ │ + vldr d12, [pc, #180] @ 5cb40 │ │ │ │ + vnmls.f64 d4, d15, d5 │ │ │ │ + vmul.f64 d5, d1, d11 │ │ │ │ + vldr d1, [sp, #64] @ 0x40 │ │ │ │ + vldr d15, [pc, #308] @ 5cbd0 │ │ │ │ + vldr d11, [pc, #112] @ 5cb10 │ │ │ │ + vmla.f64 d5, d1, d12 │ │ │ │ + vldr d1, [sp] │ │ │ │ + vmul.f64 d1, d1, d15 │ │ │ │ + vldr d15, [pc, #296] @ 5cbd8 │ │ │ │ + vsub.f64 d12, d4, d5 │ │ │ │ + vadd.f64 d5, d4, d5 │ │ │ │ + vnmls.f64 d1, d9, d15 │ │ │ │ + vldr d15, [sp, #8] │ │ │ │ + vstr d12, [sp, #24] │ │ │ │ + vstr d5, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d7, d15, d7 │ │ │ │ - vmul.f64 d6, d15, d6 │ │ │ │ - vmla.f64 d7, d0, d8 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ - vstr d9, [sp, #48] @ 0x30 │ │ │ │ - vstr d4, [sp, #128] @ 0x80 │ │ │ │ - vnmls.f64 d6, d0, d2 │ │ │ │ - vldr d0, [pc, #28] @ 58100 │ │ │ │ + vldr d15, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d7, d15, d8 │ │ │ │ + vldr d15, [sp, #16] │ │ │ │ + vmul.f64 d5, d15, d11 │ │ │ │ + vldr d15, [sp, #8] │ │ │ │ vsub.f64 d8, d1, d7 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ - vldr d7, [sp, #40] @ 0x28 │ │ │ │ - b.n 58228 │ │ │ │ + b.n 5cc10 │ │ │ │ nop.w │ │ │ │ ldr r2, [r5, #60] @ 0x3c │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ subs r7, #248 @ 0xf8 │ │ │ │ lsls r4, r7, #6 │ │ │ │ cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ - asrs r4, r1, #22 │ │ │ │ - bgt.n 580c6 │ │ │ │ - orrs.w pc, r7, #129024 @ 0x1f800 │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ - bls.n 58122 │ │ │ │ + bls.n 5cb12 │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #239 @ 0xef │ │ │ │ ldrhvs r0, [r4, r7] │ │ │ │ ldrbvc r1, [r4, r6] │ │ │ │ lsrvc r3, r5, #11 │ │ │ │ subs r7, #208 @ 0xd0 │ │ │ │ + cmp r3, #81 @ 0x51 │ │ │ │ + subs r4, #24 │ │ │ │ + movs r5, #126 @ 0x7e │ │ │ │ + subs r7, #241 @ 0xf1 │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ subs r0, r4, #3 │ │ │ │ adds r0, r2, #4 │ │ │ │ mcr2 15, 5, r3, cr2, cr14, {7} │ │ │ │ lsls r6, r2, #30 │ │ │ │ @ instruction: 0xfa1cd511 │ │ │ │ subs r7, #207 @ 0xcf │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (58348 ) │ │ │ │ + ldr r6, [pc, #516] @ (5cd40 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #252 @ 0xfc │ │ │ │ + movs r0, #20 │ │ │ │ + strb r1, [r2, r4] │ │ │ │ + b.n 5cae6 │ │ │ │ + subs r7, #229 @ 0xe5 │ │ │ │ + add r1, sp, #324 @ 0x144 │ │ │ │ + ldrb r7, [r7, r2] │ │ │ │ + bpl.n 5cb6a │ │ │ │ + subs r7, #222 @ 0xde │ │ │ │ @ instruction: 0xb816 │ │ │ │ lsls r2, r2, #15 │ │ │ │ strh r6, [r6, r6] │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ - add r1, sp, #324 @ 0x144 │ │ │ │ - ldrb r7, [r7, r2] │ │ │ │ - bpl.n 58172 │ │ │ │ - subs r7, #222 @ 0xde │ │ │ │ - movs r0, #20 │ │ │ │ - strb r1, [r2, r4] │ │ │ │ - b.n 580fe │ │ │ │ - subs r7, #229 @ 0xe5 │ │ │ │ - subs r0, r4, #3 │ │ │ │ - adds r0, r2, #4 │ │ │ │ - cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ lsls r6, r2, #30 │ │ │ │ @ instruction: 0xfa1cd511 │ │ │ │ subs r7, #223 @ 0xdf │ │ │ │ + subs r0, r4, #3 │ │ │ │ + adds r0, r2, #4 │ │ │ │ + cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ add r1, sp, #324 @ 0x144 │ │ │ │ ldrb r7, [r7, r2] │ │ │ │ - bpl.n 581a2 │ │ │ │ + bpl.n 5cb9a │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (58390 ) │ │ │ │ + ldr r6, [pc, #516] @ (5cd88 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ - movs r0, #20 │ │ │ │ - strb r1, [r2, r4] │ │ │ │ - b.n 58136 │ │ │ │ - subs r7, #245 @ 0xf5 │ │ │ │ - @ instruction: 0xb816 │ │ │ │ - lsls r2, r2, #15 │ │ │ │ - strh r6, [r6, r6] │ │ │ │ - subs r7, #231 @ 0xe7 │ │ │ │ + asrs r4, r1, #22 │ │ │ │ + bgt.n 5cb46 │ │ │ │ + orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ mvns r6, r7 │ │ │ │ itt al │ │ │ │ vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ - strhal r4, [r3, #12] │ │ │ │ - ldmia r1!, {r0, r2, r5} │ │ │ │ - subs r7, #247 @ 0xf7 │ │ │ │ - subs r7, #235 @ 0xeb │ │ │ │ - str r3, [sp, #484] @ 0x1e4 │ │ │ │ + stral r3, [sp, #484] @ 0x1e4 │ │ │ │ subs r0, r4, r7 │ │ │ │ asrs r2, r1, #12 │ │ │ │ subs r7, #192 @ 0xc0 │ │ │ │ - cmp r3, #81 @ 0x51 │ │ │ │ - subs r4, #24 │ │ │ │ - movs r5, #126 @ 0x7e │ │ │ │ - subs r7, #241 @ 0xf1 │ │ │ │ - asrs r4, r1, #22 │ │ │ │ - bgt.n 5817e │ │ │ │ - orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ - str r3, [sp, #484] @ 0x1e4 │ │ │ │ - subs r0, r4, r7 │ │ │ │ - asrs r2, r1, #12 │ │ │ │ - subs r7, #176 @ 0xb0 │ │ │ │ + strh r4, [r3, #12] │ │ │ │ + ldmia r1!, {r0, r2, r5} │ │ │ │ + subs r7, #247 @ 0xf7 │ │ │ │ + subs r7, #235 @ 0xeb │ │ │ │ mvns r6, r7 │ │ │ │ itt al │ │ │ │ @ instruction: 0xefd53fff │ │ │ │ - bls.n 581e2 @ unpredictable │ │ │ │ + stral r3, [sp, #484] @ 0x1e4 │ │ │ │ + subs r0, r4, r7 │ │ │ │ + asrs r2, r1, #12 │ │ │ │ + subs r7, #176 @ 0xb0 │ │ │ │ + asrs r4, r1, #22 │ │ │ │ + bgt.n 5cb76 │ │ │ │ + orrs.w pc, r7, #129024 @ 0x1f800 │ │ │ │ + ldrh r0, [r4, r7] │ │ │ │ + ldrb r1, [r4, r6] │ │ │ │ + lsrs r3, r5, #11 │ │ │ │ + subs r7, #192 @ 0xc0 │ │ │ │ + bls.n 5cbd2 │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #255 @ 0xff │ │ │ │ - ldrhvs r0, [r4, r7] │ │ │ │ - ldrbvc r1, [r4, r6] │ │ │ │ - lsrvc r3, r5, #11 │ │ │ │ - subs r7, #192 @ 0xc0 │ │ │ │ - ldr r2, [r5, #60] @ 0x3c │ │ │ │ - str r3, [r3, #52] @ 0x34 │ │ │ │ - add r0, sp, #44 @ 0x2c │ │ │ │ + ldrvs r2, [r5, #60] @ 0x3c │ │ │ │ + strvc r3, [r3, #52] @ 0x34 │ │ │ │ + addvc r0, sp, #44 @ 0x2c │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ lsls r4, r7, #6 │ │ │ │ cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subs r7, #244 @ 0xf4 │ │ │ │ movs r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 5819e │ │ │ │ + b.n 5cb86 │ │ │ │ subs r7, #245 @ 0xf5 │ │ │ │ @ instruction: 0xb816 │ │ │ │ lsls r2, r2, #15 │ │ │ │ strh r6, [r6, r6] │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ - ldrh r0, [r4, r7] │ │ │ │ - ldrb r1, [r4, r6] │ │ │ │ - lsrs r3, r5, #11 │ │ │ │ - subs r7, #208 @ 0xd0 │ │ │ │ - bls.n 5821a │ │ │ │ + bls.n 5cbfa │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #239 @ 0xef │ │ │ │ ldrvs r2, [r5, #60] @ 0x3c │ │ │ │ strvc r3, [r3, #52] @ 0x34 │ │ │ │ addvc r0, sp, #44 @ 0x2c │ │ │ │ subs r7, #248 @ 0xf8 │ │ │ │ - b.w ff500952 │ │ │ │ - b.n 58916 │ │ │ │ + lsls r4, r7, #6 │ │ │ │ + cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ + subs r7, #228 @ 0xe4 │ │ │ │ + b.w ff50533a │ │ │ │ + b.n 5d2fe │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - vstr d8, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d8, d9, d8 │ │ │ │ - vldr d9, [pc, #-60] @ 581f8 │ │ │ │ - vmul.f64 d4, d7, d9 │ │ │ │ - vstr d8, [sp, #120] @ 0x78 │ │ │ │ vldr d7, [sp, #56] @ 0x38 │ │ │ │ - vldr d9, [pc, #-68] @ 58200 │ │ │ │ - vldr d8, [pc, #-64] @ 58208 │ │ │ │ - vnmls.f64 d4, d7, d9 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ - vmul.f64 d5, d5, d8 │ │ │ │ - vldr d8, [pc, #-72] @ 58210 │ │ │ │ - vldr d15, [sp] │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ + vmul.f64 d6, d15, d6 │ │ │ │ + vstr d8, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d8, d12, d8 │ │ │ │ + vldr d12, [pc, #-68] @ 5cbe0 │ │ │ │ + vstr d8, [sp, #128] @ 0x80 │ │ │ │ + vmul.f64 d4, d7, d12 │ │ │ │ + vldr d7, [sp, #64] @ 0x40 │ │ │ │ + vldr d12, [pc, #-76] @ 5cbe8 │ │ │ │ + vldr d8, [pc, #-72] @ 5cbf0 │ │ │ │ + vnmls.f64 d4, d7, d12 │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ + vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ + vldr d15, [sp, #40] @ 0x28 │ │ │ │ + vldr d11, [sp, #72] @ 0x48 │ │ │ │ vmla.f64 d5, d7, d8 │ │ │ │ - vldr d7, [pc, #-80] @ 58218 │ │ │ │ - vldr d9, [sp, #112] @ 0x70 │ │ │ │ - vmul.f64 d7, d15, d7 │ │ │ │ - vmla.f64 d7, d2, d0 │ │ │ │ - vldr d0, [sp, #88] @ 0x58 │ │ │ │ + vldr d7, [pc, #-92] @ 5cbf8 │ │ │ │ + vnmls.f64 d6, d15, d2 │ │ │ │ + vldr d2, [sp] │ │ │ │ + vmul.f64 d7, d9, d7 │ │ │ │ + vldr d9, [pc, #-100] @ 5cc00 │ │ │ │ vsub.f64 d8, d4, d5 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ + vmla.f64 d7, d2, d9 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vstr d5, [sp, #8] │ │ │ │ - vldr d5, [pc, #-116] @ 58220 │ │ │ │ - vadd.f64 d15, d8, d2 │ │ │ │ + vadd.f64 d9, d8, d2 │ │ │ │ vsub.f64 d8, d8, d2 │ │ │ │ - vldr d2, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d6, d4, d15 │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ + vmov.f64 d15, d9 │ │ │ │ + vadd.f64 d9, d4, d5 │ │ │ │ + vldr d5, [sp, #112] @ 0x70 │ │ │ │ + vldr d4, [pc, #-136] @ 5cc08 │ │ │ │ + vadd.f64 d6, d0, d15 │ │ │ │ vstr d15, [sp] │ │ │ │ - vldr d15, [sp, #120] @ 0x78 │ │ │ │ - vstr d6, [r0] │ │ │ │ - mla r0, fp, r5, r0 │ │ │ │ - vldr d6, [sp, #96] @ 0x60 │ │ │ │ + vldr d15, [sp, #128] @ 0x80 │ │ │ │ + vstr d6, [r6] │ │ │ │ + add.w r6, r6, fp, lsl #3 │ │ │ │ + vldr d6, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d6, d15, d6 │ │ │ │ vstr d6, [r7] │ │ │ │ - vsub.f64 d6, d9, d3 │ │ │ │ - vadd.f64 d3, d3, d9 │ │ │ │ - vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ - add r7, r8 │ │ │ │ - vmul.f64 d6, d6, d5 │ │ │ │ - vmls.f64 d4, d3, d9 │ │ │ │ - vmov.f64 d3, d4 │ │ │ │ - vmla.f64 d3, d12, d13 │ │ │ │ - vmov.f64 d5, d3 │ │ │ │ + vsub.f64 d6, d5, d3 │ │ │ │ + vadd.f64 d3, d3, d5 │ │ │ │ + vmov.f64 d5, d0 │ │ │ │ + add r7, r9 │ │ │ │ + vmls.f64 d5, d3, d12 │ │ │ │ + vmul.f64 d6, d6, d4 │ │ │ │ + vldr d12, [sp, #96] @ 0x60 │ │ │ │ vmov.f64 d3, d6 │ │ │ │ - vmla.f64 d3, d0, d14 │ │ │ │ + vmov.f64 d4, d5 │ │ │ │ + vmla.f64 d3, d12, d14 │ │ │ │ + vmla.f64 d5, d11, d13 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vldr d3, [sp, #96] @ 0x60 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vmul.f64 d5, d12, d14 │ │ │ │ - vmla.f64 d5, d0, d13 │ │ │ │ - sub.w r0, r0, ip │ │ │ │ - vldr d12, [pc, #-228] @ 58220 │ │ │ │ - vldr d0, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d8, d8, d12 │ │ │ │ + vldr d3, [sp, #88] @ 0x58 │ │ │ │ + vstr d5, [r6] │ │ │ │ + vmul.f64 d5, d11, d14 │ │ │ │ + sub.w r6, r6, lr │ │ │ │ + vldr d11, [sp, #120] @ 0x78 │ │ │ │ + vmla.f64 d5, d12, d13 │ │ │ │ + vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vldr d4, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ + vldr d6, [pc, #-256] @ 5cc08 │ │ │ │ + vstr d5, [r6] │ │ │ │ + vadd.f64 d5, d4, d10 │ │ │ │ + vsub.f64 d10, d4, d10 │ │ │ │ + sub.w r6, r6, r8 │ │ │ │ + vmul.f64 d5, d5, d6 │ │ │ │ vmov.f64 d6, d3 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vadd.f64 d5, d4, d11 │ │ │ │ - vsub.f64 d11, d4, d11 │ │ │ │ - sub.w r0, r0, r9 │ │ │ │ - vmul.f64 d5, d5, d12 │ │ │ │ - vmla.f64 d6, d11, d9 │ │ │ │ + vmla.f64 d6, d10, d12 │ │ │ │ + vldr d10, [sp, #104] @ 0x68 │ │ │ │ vmov.f64 d4, d5 │ │ │ │ - vnmls.f64 d5, d0, d13 │ │ │ │ - vmla.f64 d4, d0, d14 │ │ │ │ - vldr d0, [sp, #72] @ 0x48 │ │ │ │ + vmla.f64 d4, d10, d14 │ │ │ │ + vnmls.f64 d5, d10, d13 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vmla.f64 d6, d10, d14 │ │ │ │ - vmls.f64 d4, d10, d13 │ │ │ │ + vmla.f64 d6, d11, d14 │ │ │ │ + vmls.f64 d4, d11, d13 │ │ │ │ + vldr d11, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp] │ │ │ │ vstr d4, [r7] │ │ │ │ - add r7, lr │ │ │ │ - vmov.f64 d4, d8 │ │ │ │ - vmla.f64 d8, d2, d13 │ │ │ │ - vmla.f64 d4, d2, d14 │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ + add r7, ip │ │ │ │ + vldr d4, [sp] │ │ │ │ vstr d6, [r7] │ │ │ │ - sub.w r7, r7, r8 │ │ │ │ - vldr d6, [sp, #32] │ │ │ │ - vmls.f64 d6, d5, d9 │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ + vmls.f64 d0, d4, d12 │ │ │ │ + vmov.f64 d6, d0 │ │ │ │ + vldr d0, [pc, #-352] @ 5cc08 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ vmla.f64 d6, d1, d14 │ │ │ │ + vmul.f64 d8, d8, d0 │ │ │ │ vmla.f64 d5, d1, d13 │ │ │ │ + vmov.f64 d4, d8 │ │ │ │ + vmla.f64 d8, d2, d13 │ │ │ │ + vmla.f64 d4, d2, d14 │ │ │ │ vadd.f64 d8, d8, d6 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r6] │ │ │ │ vmov.f64 d5, d3 │ │ │ │ - add r0, ip │ │ │ │ - vmla.f64 d5, d15, d9 │ │ │ │ - vstr d8, [r0] │ │ │ │ - vldr d8, [sp, #48] @ 0x30 │ │ │ │ - ldr r0, [sp, #188] @ 0xbc │ │ │ │ - vsub.f64 d6, d8, d0 │ │ │ │ - add sl, r0 │ │ │ │ + add r6, lr │ │ │ │ + vstr d8, [r6] │ │ │ │ + vldr d8, [sp, #24] │ │ │ │ + vmla.f64 d5, d15, d12 │ │ │ │ + ldr r6, [sp, #188] @ 0xbc │ │ │ │ + vsub.f64 d6, d8, d11 │ │ │ │ + add r0, r6 │ │ │ │ + add r1, r6 │ │ │ │ + ldr r6, [sp, #192] @ 0xc0 │ │ │ │ vmov.f64 d4, d5 │ │ │ │ - add r1, r0 │ │ │ │ - ldr r0, [sp, #192] @ 0xc0 │ │ │ │ - vmul.f64 d6, d6, d12 │ │ │ │ - add r2, r0 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ + add r2, r6 │ │ │ │ + add sl, r6 │ │ │ │ + ldr r6, [sp, #196] @ 0xc4 │ │ │ │ vnmls.f64 d4, d7, d13 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vmla.f64 d7, d2, d13 │ │ │ │ - add r3, r0 │ │ │ │ - ldr r0, [sp, #196] @ 0xc4 │ │ │ │ vmov.f64 d3, d6 │ │ │ │ - vmla.f64 d3, d2, d14 │ │ │ │ - eors r4, r0 │ │ │ │ - eors r5, r0 │ │ │ │ - eors r6, r0 │ │ │ │ - ldr r0, [sp, #316] @ 0x13c │ │ │ │ - subs r0, #1 │ │ │ │ + eor.w r4, r4, r6 │ │ │ │ + eor.w r5, r5, r6 │ │ │ │ + eor.w r3, r3, r6 │ │ │ │ + ldr r6, [sp, #316] @ 0x13c │ │ │ │ + vmla.f64 d7, d9, d13 │ │ │ │ + vmla.f64 d3, d9, d14 │ │ │ │ + subs r6, #1 │ │ │ │ + str r6, [sp, #316] @ 0x13c │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstr d4, [r7] │ │ │ │ - add r7, lr │ │ │ │ + add r7, ip │ │ │ │ vstr d7, [r7] │ │ │ │ - str r0, [sp, #316] @ 0x13c │ │ │ │ - bne.w 578b6 │ │ │ │ + bne.w 5c2aa │ │ │ │ add sp, #204 @ 0xcc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00058408 : │ │ │ │ - ldr r2, [pc, #8] @ (58414 ) │ │ │ │ - ldr r1, [pc, #12] @ (58418 ) │ │ │ │ +0005ce18 : │ │ │ │ + ldr r2, [pc, #8] @ (5ce24 ) │ │ │ │ + ldr r1, [pc, #12] @ (5ce28 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldr r2, [pc, #416] @ (585b8 ) │ │ │ │ + strb r0, [r3, #1] │ │ │ │ movs r4, r0 │ │ │ │ - bl ffcc041a │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ + bl ffc94e2a │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r4, r6, [sp, #28] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ add.w ip, r4, #4294967295 @ 0xffffffff │ │ │ │ cmp r4, r6 │ │ │ │ add.w ip, r7, ip, lsl #4 │ │ │ │ - bge.n 58498 │ │ │ │ + bge.n 5ceb6 │ │ │ │ cmp r5, #1 │ │ │ │ it eq │ │ │ │ addeq.w ip, ip, #16 │ │ │ │ - bne.n 5849a │ │ │ │ + bne.n 5cec4 │ │ │ │ vldr d2, [ip, #-16] │ │ │ │ mov r5, r2 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + cmp r4, r6 │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ vldr d1, [r1] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w ip, ip, #16 │ │ │ │ + vldr d7, [ip, #-24] @ 0xffffffe8 │ │ │ │ vldr d3, [r3] │ │ │ │ - subs r2, #8 │ │ │ │ - vldr d7, [ip, #-8] │ │ │ │ - cmp r4, r6 │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ vldr d4, [r0] │ │ │ │ vldr d5, [r2, #8] │ │ │ │ - add.w ip, ip, #16 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d3, [r5] │ │ │ │ vsub.f64 d3, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ mov r5, r3 │ │ │ │ sub.w r3, r3, #8 │ │ │ │ vstr d3, [r5] │ │ │ │ vstmia r0!, {d6} │ │ │ │ vstmia r1!, {d7} │ │ │ │ - bne.n 5843c │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + bne.n 5ce56 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w ip, ip, #16 │ │ │ │ rsb lr, r5, #0 │ │ │ │ vldr d2, [r3] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d1, [ip, #-8] │ │ │ │ - cmp r6, r4 │ │ │ │ - vldr d3, [ip, #-16] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w ip, ip, #16 │ │ │ │ + cmp r6, r4 │ │ │ │ + vldr d3, [ip, #-32] @ 0xffffffe0 │ │ │ │ + vldr d1, [ip, #-24] @ 0xffffffe8 │ │ │ │ vldr d7, [r1] │ │ │ │ - vmul.f64 d4, d2, d1 │ │ │ │ vldr d5, [r0] │ │ │ │ + vmul.f64 d4, d2, d1 │ │ │ │ vldr d6, [r2] │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vstr d3, [r2] │ │ │ │ @@ -96626,66 +99009,73 @@ │ │ │ │ add r2, lr │ │ │ │ vstr d3, [r3] │ │ │ │ add r3, lr │ │ │ │ vstr d5, [r0] │ │ │ │ add r0, r5 │ │ │ │ vstr d6, [r1] │ │ │ │ add r1, r5 │ │ │ │ - bne.n 584a4 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + bne.n 5ced0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -00058500 : │ │ │ │ - ldr r2, [pc, #12] @ (58510 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (58514 ) │ │ │ │ +0005cf3c : │ │ │ │ + ldr r2, [pc, #12] @ (5cf4c ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (5cf50 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldr r1, [pc, #632] @ (5878c ) │ │ │ │ + ldr r0, [r4, #116] @ 0x74 │ │ │ │ movs r4, r0 │ │ │ │ - vmaxnm.f16 , , │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ + mcr2 15, 7, pc, cr3, cr15, {7} @ │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d10} │ │ │ │ - ldrd r5, r7, [sp, #68] @ 0x44 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ - subs r6, r5, #1 │ │ │ │ + ldrd r5, r7, [sp, #68] @ 0x44 │ │ │ │ + add.w r6, r5, #4294967295 @ 0xffffffff │ │ │ │ cmp r5, r7 │ │ │ │ - mla ip, ip, r6, r4 │ │ │ │ - bge.n 58634 │ │ │ │ + add.w r6, r6, r6, lsl #1 │ │ │ │ + add.w ip, r4, r6, lsl #4 │ │ │ │ + bge.w 5d088 │ │ │ │ ldr r4, [sp, #64] @ 0x40 │ │ │ │ mov.w lr, r4, lsl #3 │ │ │ │ ldr r4, [sp, #76] @ 0x4c │ │ │ │ cmp r4, #1 │ │ │ │ it eq │ │ │ │ addeq.w ip, ip, #48 @ 0x30 │ │ │ │ - bne.n 5863c │ │ │ │ + bne.w 5d0a2 │ │ │ │ add.w r6, r0, lr │ │ │ │ - add.w r9, r2, lr │ │ │ │ vldr d5, [ip, #-32] @ 0xffffffe0 │ │ │ │ + add.w r9, r2, lr │ │ │ │ add.w r4, r1, lr │ │ │ │ - vldr d3, [ip, #-24] @ 0xffffffe8 │ │ │ │ add.w r8, r3, lr │ │ │ │ vldr d4, [r6] │ │ │ │ - adds r5, #1 │ │ │ │ - vldr d6, [r9] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ add.w ip, ip, #48 @ 0x30 │ │ │ │ - vldr d8, [r1] │ │ │ │ cmp r7, r5 │ │ │ │ + vldr d3, [ip, #-72] @ 0xffffffb8 │ │ │ │ + vldr d6, [r9] │ │ │ │ vmul.f64 d0, d5, d4 │ │ │ │ + vldr d8, [r1] │ │ │ │ vldr d9, [ip, #-64] @ 0xffffffc0 │ │ │ │ + vldr d10, [r4] │ │ │ │ vmla.f64 d0, d3, d6 │ │ │ │ vmul.f64 d3, d3, d4 │ │ │ │ vldr d4, [ip, #-96] @ 0xffffffa0 │ │ │ │ - vldr d10, [r4] │ │ │ │ vldr d2, [r0] │ │ │ │ vnmls.f64 d3, d5, d6 │ │ │ │ - vldr d5, [r3] │ │ │ │ vldr d6, [ip, #-88] @ 0xffffffa8 │ │ │ │ + vldr d5, [r3] │ │ │ │ vmul.f64 d1, d4, d8 │ │ │ │ vldr d7, [r2] │ │ │ │ vmla.f64 d1, d6, d5 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vldr d8, [r8] │ │ │ │ vnmls.f64 d6, d4, d5 │ │ │ │ vldr d5, [ip, #-56] @ 0xffffffc8 │ │ │ │ @@ -96707,54 +99097,59 @@ │ │ │ │ vsub.f64 d5, d2, d6 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vsub.f64 d10, d9, d8 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vstr d10, [r8] │ │ │ │ mov r8, r2 │ │ │ │ - vstmia r1!, {d8} │ │ │ │ sub.w r2, r2, #8 │ │ │ │ + vstmia r1!, {d8} │ │ │ │ vstr d5, [r8] │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d6, [r6] │ │ │ │ mov r6, r3 │ │ │ │ sub.w r3, r3, #8 │ │ │ │ vstr d5, [r6] │ │ │ │ vstr d7, [r4] │ │ │ │ - bne.n 58546 │ │ │ │ + bne.n 5cf98 │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ add.w ip, ip, #48 @ 0x30 │ │ │ │ rsb sl, r4, #0 │ │ │ │ add.w fp, r2, lr │ │ │ │ add.w r8, r0, lr │ │ │ │ - vldr d4, [ip, #-24] @ 0xffffffe8 │ │ │ │ - add.w r9, r3, lr │ │ │ │ vldr d7, [ip, #-32] @ 0xffffffe0 │ │ │ │ + add.w r9, r3, lr │ │ │ │ add.w r6, r1, lr │ │ │ │ + vldr d4, [ip, #-24] @ 0xffffffe8 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + add.w ip, ip, #48 @ 0x30 │ │ │ │ + cmp r7, r5 │ │ │ │ vldr d5, [fp] │ │ │ │ - adds r5, #1 │ │ │ │ vldr d3, [r8] │ │ │ │ - add.w ip, ip, #48 @ 0x30 │ │ │ │ vldr d8, [r3] │ │ │ │ - cmp r7, r5 │ │ │ │ vmul.f64 d0, d5, d4 │ │ │ │ vldr d10, [ip, #-56] @ 0xffffffc8 │ │ │ │ + vldr d9, [r9] │ │ │ │ + vldr d6, [r0] │ │ │ │ vmla.f64 d0, d3, d7 │ │ │ │ vmul.f64 d3, d3, d4 │ │ │ │ vldr d4, [ip, #-88] @ 0xffffffa8 │ │ │ │ - vldr d9, [r9] │ │ │ │ - vldr d6, [r0] │ │ │ │ + vldr d2, [r2] │ │ │ │ vnmls.f64 d3, d5, d7 │ │ │ │ vldr d5, [r1] │ │ │ │ - vmul.f64 d1, d8, d4 │ │ │ │ vldr d7, [ip, #-96] @ 0xffffffa0 │ │ │ │ - vldr d2, [r2] │ │ │ │ + vmul.f64 d1, d8, d4 │ │ │ │ vmul.f64 d4, d5, d4 │ │ │ │ vmla.f64 d1, d5, d7 │ │ │ │ vldr d5, [r6] │ │ │ │ vnmls.f64 d4, d8, d7 │ │ │ │ vldr d8, [ip, #-64] @ 0xffffffc0 │ │ │ │ vmul.f64 d7, d9, d10 │ │ │ │ vmla.f64 d7, d5, d8 │ │ │ │ @@ -96769,109 +99164,112 @@ │ │ │ │ vadd.f64 d9, d2, d3 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ vstr d10, [fp] │ │ │ │ vstr d8, [r0] │ │ │ │ vadd.f64 d8, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ add r0, r4 │ │ │ │ - vsub.f64 d10, d8, d9 │ │ │ │ - vadd.f64 d8, d8, d9 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ + vsub.f64 d10, d8, d9 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vadd.f64 d8, d8, d9 │ │ │ │ vsub.f64 d5, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstr d10, [r9] │ │ │ │ vstr d8, [r1] │ │ │ │ add r1, r4 │ │ │ │ vstr d4, [r2] │ │ │ │ add r2, sl │ │ │ │ vstr d6, [r8] │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, sl │ │ │ │ vstr d7, [r6] │ │ │ │ - bne.n 58646 │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.n 5d0ae │ │ │ │ + b.n 5d088 │ │ │ │ │ │ │ │ -00058738 : │ │ │ │ - ldr r2, [pc, #12] @ (58748 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (5874c ) │ │ │ │ +0005d19c : │ │ │ │ + ldr r2, [pc, #12] @ (5d1ac ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (5d1b0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - @ instruction: 0x4796 │ │ │ │ + ldr r0, [r6, #80] @ 0x50 │ │ │ │ movs r4, r0 │ │ │ │ - ldc2l 15, cr15, [r5, #1020] @ 0x3fc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov.w lr, #80 @ 0x50 │ │ │ │ - ldr.w r7, [pc, #1044] @ 58b70 │ │ │ │ + stc2 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #28 │ │ │ │ - add r7, pc │ │ │ │ - ldr r6, [sp, #136] @ 0x88 │ │ │ │ - ldr.w r8, [sp, #132] @ 0x84 │ │ │ │ + ldrd lr, r6, [sp, #132] @ 0x84 │ │ │ │ + ldrd r5, r4, [sp, #140] @ 0x8c │ │ │ │ + ldr r7, [pc, #572] @ (5d418 ) │ │ │ │ add.w ip, r6, #4294967295 @ 0xffffffff │ │ │ │ ldr r6, [sp, #128] @ 0x80 │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ - mla ip, lr, ip, r6 │ │ │ │ - ldrd r6, r5, [sp, #136] @ 0x88 │ │ │ │ + add.w ip, ip, ip, lsl #2 │ │ │ │ + add r7, pc │ │ │ │ + add.w ip, r6, ip, lsl #4 │ │ │ │ + ldr r6, [sp, #136] @ 0x88 │ │ │ │ cmp r6, r5 │ │ │ │ - bge.w 5896e │ │ │ │ - ldr r6, [pc, #1008] @ (58b74 ) │ │ │ │ + bge.w 5d3f0 │ │ │ │ + ldr r6, [pc, #548] @ (5d41c ) │ │ │ │ cmp r4, #1 │ │ │ │ ldr r6, [r7, r6] │ │ │ │ ldr r5, [r6, #0] │ │ │ │ str r5, [sp, #12] │ │ │ │ - bne.w 58978 │ │ │ │ - add.w ip, ip, #80 @ 0x50 │ │ │ │ - vldr d15, [pc, #980] @ 58b68 │ │ │ │ - mov r5, r8 │ │ │ │ + bne.w 5d420 │ │ │ │ + vldr d15, [pc, #524] @ 5d410 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r4, r5, #3 │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ + mov r5, lr │ │ │ │ + mov.w r4, r5, lsl #3 │ │ │ │ vldr d2, [ip, #-48] @ 0xffffffd0 │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ + mov.w r6, r5, lsl #4 │ │ │ │ add.w lr, r1, r4 │ │ │ │ - adds r7, r3, r4 │ │ │ │ - vldr d7, [ip, #-40] @ 0xffffffd8 │ │ │ │ - lsls r6, r5, #4 │ │ │ │ - vldr d5, [r2] │ │ │ │ + add.w r7, r3, r4 │ │ │ │ + vldr d7, [ip, #-120] @ 0xffffff88 │ │ │ │ add.w r9, r0, r6 │ │ │ │ - vldr d1, [lr] │ │ │ │ add r6, r2 │ │ │ │ - vldr d3, [r7] │ │ │ │ + vldr d1, [lr] │ │ │ │ add.w fp, r0, r4 │ │ │ │ - vldr d12, [r0] │ │ │ │ add.w sl, r2, r4 │ │ │ │ - vmul.f64 d6, d2, d1 │ │ │ │ add.w r8, lr, r4 │ │ │ │ + add r4, r7 │ │ │ │ + vldr d3, [r7] │ │ │ │ + vldr d5, [r2] │ │ │ │ + vmul.f64 d6, d2, d1 │ │ │ │ + vldr d12, [r0] │ │ │ │ + vldr d0, [r4] │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [r1] │ │ │ │ - add r4, r7 │ │ │ │ - add.w ip, ip, #80 @ 0x50 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vldr d3, [r9] │ │ │ │ vldr d2, [ip, #-160] @ 0xffffff60 │ │ │ │ - vldr d0, [r4] │ │ │ │ vsub.f64 d8, d12, d6 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ vldr d6, [r6] │ │ │ │ - vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d10, d5, d7 │ │ │ │ + vadd.f64 d4, d7, d5 │ │ │ │ vldr d5, [ip, #-112] @ 0xffffff90 │ │ │ │ vldr d7, [ip, #-104] @ 0xffffff98 │ │ │ │ vstr d4, [sp] │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmul.f64 d3, d2, d1 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r3] │ │ │ │ vldr d6, [ip, #-152] @ 0xffffff68 │ │ │ │ + vldr d5, [r3] │ │ │ │ vmla.f64 d3, d6, d5 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vldr d1, [ip, #-96] @ 0xffffffa0 │ │ │ │ vnmls.f64 d6, d2, d5 │ │ │ │ vldr d2, [fp] │ │ │ │ vsub.f64 d5, d4, d3 │ │ │ │ vadd.f64 d13, d3, d4 │ │ │ │ @@ -96889,108 +99287,122 @@ │ │ │ │ vmul.f64 d6, d1, d2 │ │ │ │ vmla.f64 d6, d7, d0 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vnmls.f64 d7, d1, d0 │ │ │ │ vsub.f64 d0, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vsub.f64 d1, d4, d7 │ │ │ │ - vadd.f64 d2, d0, d5 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ + vadd.f64 d2, d0, d5 │ │ │ │ vmov.f64 d4, d8 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vmls.f64 d4, d2, d11 │ │ │ │ vadd.f64 d3, d1, d9 │ │ │ │ - vadd.f64 d2, d2, d8 │ │ │ │ vsub.f64 d9, d9, d1 │ │ │ │ + vmls.f64 d4, d2, d11 │ │ │ │ + vadd.f64 d2, d2, d8 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ vstr d2, [r6] │ │ │ │ mov r6, r2 │ │ │ │ - subs r2, #8 │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ vadd.f64 d2, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vmov.f64 d3, d10 │ │ │ │ vmla.f64 d3, d9, d11 │ │ │ │ vsub.f64 d9, d9, d10 │ │ │ │ vstr d2, [fp] │ │ │ │ vstr d4, [r6] │ │ │ │ vstr d9, [r4] │ │ │ │ mov r4, r3 │ │ │ │ - subs r3, #8 │ │ │ │ + sub.w r3, r3, #8 │ │ │ │ vmov.f64 d4, d3 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vstr d3, [lr] │ │ │ │ - vadd.f64 d3, d6, d13 │ │ │ │ vsub.f64 d4, d7, d14 │ │ │ │ vadd.f64 d7, d7, d14 │ │ │ │ + vstr d3, [lr] │ │ │ │ + vadd.f64 d3, d6, d13 │ │ │ │ vsub.f64 d6, d6, d13 │ │ │ │ vstr d5, [r4] │ │ │ │ vmov.f64 d5, d12 │ │ │ │ - vmls.f64 d5, d3, d11 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vadd.f64 d3, d3, d12 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ + vmls.f64 d5, d3, d11 │ │ │ │ + vadd.f64 d3, d3, d12 │ │ │ │ vstmia r0!, {d3} │ │ │ │ vadd.f64 d3, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vstr d3, [sl] │ │ │ │ vstr d5, [r9] │ │ │ │ vldr d4, [sp] │ │ │ │ ldr r4, [sp, #136] @ 0x88 │ │ │ │ vmov.f64 d5, d4 │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + str r4, [sp, #136] @ 0x88 │ │ │ │ vmls.f64 d5, d7, d11 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - str r4, [sp, #136] @ 0x88 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ + ldr r6, [sp, #136] @ 0x88 │ │ │ │ + eor.w r5, r5, r4 │ │ │ │ + ldr r4, [sp, #140] @ 0x8c │ │ │ │ vstmia r1!, {d7} │ │ │ │ - eors r5, r4 │ │ │ │ - ldrd r6, r4, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d7, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ cmp r4, r6 │ │ │ │ vstr d7, [r8] │ │ │ │ vstr d6, [r7] │ │ │ │ - bne.w 5879c │ │ │ │ + bne.w 5d210 │ │ │ │ add sp, #28 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - add ip, lr │ │ │ │ - vldr d15, [pc, #488] @ 58b68 │ │ │ │ - mov r5, r8 │ │ │ │ - str r4, [sp, #16] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop.w │ │ │ │ + ldr r4, [pc, #680] @ (5d6bc ) │ │ │ │ + @ instruction: 0xe858b67a │ │ │ │ + subs r7, #235 @ 0xeb │ │ │ │ + ldrh r6, [r3, #14] │ │ │ │ + movs r4, r0 │ │ │ │ + lsls r0, r7, #15 │ │ │ │ + movs r0, r0 │ │ │ │ + vldr d15, [pc, #500] @ 5d618 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - negs r4, r4 │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ + mov r5, lr │ │ │ │ + str r4, [sp, #16] │ │ │ │ + rsb r4, r4, #0 │ │ │ │ str r4, [sp, #20] │ │ │ │ - lsls r4, r5, #3 │ │ │ │ - vldr d1, [ip, #-40] @ 0xffffffd8 │ │ │ │ - adds r7, r3, r4 │ │ │ │ - add.w lr, r1, r4 │ │ │ │ - vldr d3, [ip, #-48] @ 0xffffffd0 │ │ │ │ - lsls r6, r5, #4 │ │ │ │ + mov.w r4, r5, lsl #3 │ │ │ │ vldr d5, [r2] │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ + mov.w r6, r5, lsl #4 │ │ │ │ + add.w r7, r3, r4 │ │ │ │ + add.w lr, r1, r4 │ │ │ │ + vldr d12, [r0] │ │ │ │ add.w r9, r0, r6 │ │ │ │ - vldr d2, [r7] │ │ │ │ add r6, r2 │ │ │ │ - vldr d7, [lr] │ │ │ │ + vldr d1, [ip, #-120] @ 0xffffff88 │ │ │ │ add.w sl, r2, r4 │ │ │ │ - vldr d12, [r0] │ │ │ │ add.w fp, r0, r4 │ │ │ │ + add.w r8, lr, r4 │ │ │ │ + add r4, r7 │ │ │ │ + vldr d2, [r7] │ │ │ │ + vldr d3, [ip, #-128] @ 0xffffff80 │ │ │ │ + vldr d7, [lr] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - vldr d4, [ip, #-24] @ 0xffffffe8 │ │ │ │ + vldr d8, [ip, #-152] @ 0xffffff68 │ │ │ │ + vldr d4, [ip, #-104] @ 0xffffff98 │ │ │ │ + vldr d9, [ip, #-96] @ 0xffffffa0 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d8, [ip, #-72] @ 0xffffffb8 │ │ │ │ - add.w r8, lr, r4 │ │ │ │ vldr d1, [r3] │ │ │ │ - add r4, r7 │ │ │ │ - vldr d9, [ip, #-16] │ │ │ │ - add.w ip, ip, #80 @ 0x50 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vsub.f64 d2, d12, d6 │ │ │ │ vadd.f64 d12, d12, d6 │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d11, d5, d7 │ │ │ │ vldr d5, [r6] │ │ │ │ vldr d7, [ip, #-112] @ 0xffffff90 │ │ │ │ @@ -97024,22 +99436,22 @@ │ │ │ │ vmul.f64 d3, d8, d1 │ │ │ │ vmla.f64 d3, d4, d9 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ vnmls.f64 d4, d8, d9 │ │ │ │ vsub.f64 d8, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vsub.f64 d1, d6, d4 │ │ │ │ - vadd.f64 d9, d5, d8 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ + vadd.f64 d9, d5, d8 │ │ │ │ vmov.f64 d4, d2 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ - vmls.f64 d4, d9, d0 │ │ │ │ vadd.f64 d3, d10, d1 │ │ │ │ - vadd.f64 d2, d2, d9 │ │ │ │ vsub.f64 d10, d10, d1 │ │ │ │ + vmls.f64 d4, d9, d0 │ │ │ │ + vadd.f64 d2, d2, d9 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ vstr d2, [r6] │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vstr d2, [fp] │ │ │ │ vstr d4, [r2] │ │ │ │ @@ -97049,495 +99461,500 @@ │ │ │ │ vstr d10, [r4] │ │ │ │ vadd.f64 d3, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d6, d14 │ │ │ │ vadd.f64 d14, d14, d6 │ │ │ │ vstr d3, [lr] │ │ │ │ vadd.f64 d3, d13, d7 │ │ │ │ + vsub.f64 d7, d7, d13 │ │ │ │ vstr d5, [r3] │ │ │ │ vmov.f64 d5, d12 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vsub.f64 d7, d7, d13 │ │ │ │ vmls.f64 d5, d3, d0 │ │ │ │ vadd.f64 d12, d12, d3 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vstr d12, [r0] │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vstr d3, [sl] │ │ │ │ vstr d5, [r9] │ │ │ │ vldr d6, [sp] │ │ │ │ ldr r4, [sp, #136] @ 0x88 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + str r4, [sp, #136] @ 0x88 │ │ │ │ vmls.f64 d5, d14, d0 │ │ │ │ vadd.f64 d14, d6, d14 │ │ │ │ - str r4, [sp, #136] @ 0x88 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ - vstr d14, [r1] │ │ │ │ + ldr r6, [sp, #136] @ 0x88 │ │ │ │ add r0, r4 │ │ │ │ + vstr d14, [r1] │ │ │ │ add r1, r4 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ + vadd.f64 d6, d7, d5 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ add r2, r4 │ │ │ │ add r3, r4 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ - vadd.f64 d6, d7, d5 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - eors r5, r4 │ │ │ │ - ldrd r6, r4, [sp, #136] @ 0x88 │ │ │ │ vstr d6, [r8] │ │ │ │ + eor.w r5, r5, r4 │ │ │ │ + ldr r4, [sp, #140] @ 0x8c │ │ │ │ vstr d7, [r7] │ │ │ │ cmp r4, r6 │ │ │ │ - bne.w 5898c │ │ │ │ - add sp, #28 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r4, [pc, #680] @ (58e14 ) │ │ │ │ + bne.w 5d43a │ │ │ │ + b.n 5d3f0 │ │ │ │ + ldr r4, [pc, #680] @ (5d8c4 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - str r2, [r4, #68] @ 0x44 │ │ │ │ - movs r4, r0 │ │ │ │ - lsls r0, r7, #15 │ │ │ │ - ... │ │ │ │ │ │ │ │ -00058b78 : │ │ │ │ - ldr r2, [pc, #12] @ (58b88 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (58b8c ) │ │ │ │ +0005d620 : │ │ │ │ + ldr r2, [pc, #12] @ (5d630 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (5d634 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - bics r6, r0 │ │ │ │ + ldr r4, [r3, #12] │ │ │ │ movs r4, r0 │ │ │ │ - @ instruction: 0xfbcdffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + @ instruction: 0xfb8bffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ + mov r6, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #68 @ 0x44 │ │ │ │ - mov r6, r2 │ │ │ │ - ldr r2, [pc, #724] @ (58e78 ) │ │ │ │ - ldrd r1, r0, [sp, #176] @ 0xb0 │ │ │ │ - add r2, pc │ │ │ │ - ldr r7, [sp, #172] @ 0xac │ │ │ │ + ldrd r7, r1, [sp, #172] @ 0xac │ │ │ │ + ldr r0, [sp, #180] @ 0xb4 │ │ │ │ + ldr r2, [pc, #752] @ (5d950 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 58e64 │ │ │ │ + add r2, pc │ │ │ │ + bge.w 5d92c │ │ │ │ ldr r1, [sp, #184] @ 0xb8 │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ - vldr d8, [pc, #696] @ 58e70 │ │ │ │ - mov lr, r7 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + vldr d8, [pc, #732] @ 5d948 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ - negs r1, r1 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #696] @ (58e7c ) │ │ │ │ + ldr r1, [pc, #728] @ (5d954 ) │ │ │ │ ldr r2, [r2, r1] │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ + ldr r1, [sp, #168] @ 0xa8 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r2, [sp, #60] @ 0x3c │ │ │ │ - ldr r2, [sp, #168] @ 0xa8 │ │ │ │ - mla r2, r0, r1, r2 │ │ │ │ - mov.w r1, lr, lsl #4 │ │ │ │ - vldr d1, [r2, #-56] @ 0xffffffc8 │ │ │ │ - adds r0, r6, r1 │ │ │ │ - add.w sl, r4, r1 │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + rsb r2, r2, r2, lsl #3 │ │ │ │ + add.w r2, r1, r2, lsl #4 │ │ │ │ + mov.w r1, r7, lsl #4 │ │ │ │ vldr d3, [r2, #-64] @ 0xffffffc0 │ │ │ │ - movs r7, #24 │ │ │ │ - str r0, [sp, #0] │ │ │ │ - add.w r8, r5, r1 │ │ │ │ + add.w r2, r2, #112 @ 0x70 │ │ │ │ + add.w ip, r7, r7, lsl #1 │ │ │ │ + add.w r0, r6, r1 │ │ │ │ + vldr d1, [r2, #-168] @ 0xffffff58 │ │ │ │ + add.w sl, r4, r1 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + str r1, [sp, #0] │ │ │ │ vldr d2, [r0] │ │ │ │ - adds r2, #112 @ 0x70 │ │ │ │ + str r0, [sp, #12] │ │ │ │ + add.w r0, r5, ip │ │ │ │ + add ip, r3 │ │ │ │ vldr d7, [sl] │ │ │ │ - mul.w r7, r7, lr │ │ │ │ + str r0, [sp, #16] │ │ │ │ vldr d14, [r4] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - adds r0, r5, r7 │ │ │ │ + vldr d12, [r6] │ │ │ │ + vldr d5, [ip] │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - add r7, r3 │ │ │ │ - vldr d12, [r6] │ │ │ │ - str r0, [sp, #4] │ │ │ │ - str r7, [sp, #8] │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d5, [r7] │ │ │ │ vldr d3, [r2, #-120] @ 0xffffff88 │ │ │ │ vadd.f64 d1, d14, d6 │ │ │ │ - vmul.f64 d4, d5, d3 │ │ │ │ vsub.f64 d14, d14, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ - mov.w r0, lr, lsl #3 │ │ │ │ + vmul.f64 d4, d5, d3 │ │ │ │ + mov.w r0, r7, lsl #3 │ │ │ │ add.w r9, r3, r0 │ │ │ │ - adds r7, r5, r0 │ │ │ │ + add.w r1, r5, r0 │ │ │ │ + add.w lr, r4, r0 │ │ │ │ + add r0, r6 │ │ │ │ vsub.f64 d0, d12, d7 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ vldr d7, [r2, #-128] @ 0xffffff80 │ │ │ │ - add.w ip, r4, r0 │ │ │ │ + str r1, [sp, #20] │ │ │ │ vldr d2, [r9] │ │ │ │ - add r0, r6 │ │ │ │ - add.w fp, r0, r1 │ │ │ │ - str r7, [sp, #12] │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vstr d0, [sp, #16] │ │ │ │ - vldr d0, [r2, #-184] @ 0xffffff48 │ │ │ │ + vstr d0, [sp, #24] │ │ │ │ vldr d3, [r2, #-192] @ 0xffffff40 │ │ │ │ + vldr d0, [r2, #-184] @ 0xffffff48 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ + vldr d7, [r1] │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ vmul.f64 d5, d2, d0 │ │ │ │ - add.w r7, ip, r1 │ │ │ │ - str r7, [sp, #48] @ 0x30 │ │ │ │ - add r1, r3 │ │ │ │ + add r1, lr │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vldr d0, [fp] │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vldr d3, [r2, #-200] @ 0xffffff38 │ │ │ │ vadd.f64 d11, d4, d5 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vldr d5, [r0] │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ vldr d7, [r2, #-208] @ 0xffffff30 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - vldr d6, [ip] │ │ │ │ - vstr d9, [sp, #24] │ │ │ │ + vstr d9, [sp, #32] │ │ │ │ + vldr d6, [lr] │ │ │ │ vldr d9, [r2, #-136] @ 0xffffff78 │ │ │ │ + vstr d10, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r2, #-144] @ 0xffffff70 │ │ │ │ - vstr d10, [sp, #32] │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ + vldr d7, [r1] │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ + add.w fp, r0, r1 │ │ │ │ + add.w r8, r5, r1 │ │ │ │ + add r1, r3 │ │ │ │ + vldr d0, [fp] │ │ │ │ vmul.f64 d5, d0, d9 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vnmls.f64 d7, d0, d3 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ vsub.f64 d15, d6, d7 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - vstr d5, [sp, #40] @ 0x28 │ │ │ │ - vldr d5, [r5] │ │ │ │ + vstr d5, [sp] │ │ │ │ vldr d4, [r3] │ │ │ │ vldr d0, [r2, #-216] @ 0xffffff28 │ │ │ │ vldr d6, [r2, #-224] @ 0xffffff20 │ │ │ │ - vldr d10, [r2, #-152] @ 0xffffff68 │ │ │ │ + vldr d5, [r5] │ │ │ │ vmul.f64 d7, d4, d0 │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ + vldr d10, [r2, #-152] @ 0xffffff68 │ │ │ │ vmla.f64 d7, d5, d6 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vldr d0, [r1] │ │ │ │ vnmls.f64 d5, d4, d6 │ │ │ │ vldr d4, [r2, #-160] @ 0xffffff60 │ │ │ │ - vldr d6, [r8] │ │ │ │ vmul.f64 d9, d0, d10 │ │ │ │ + vldr d6, [r8] │ │ │ │ vmla.f64 d9, d6, d4 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vnmls.f64 d6, d0, d4 │ │ │ │ vadd.f64 d4, d7, d9 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ - vadd.f64 d9, d11, d4 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ + vadd.f64 d9, d11, d4 │ │ │ │ vadd.f64 d5, d1, d3 │ │ │ │ vsub.f64 d3, d1, d3 │ │ │ │ vsub.f64 d4, d11, d4 │ │ │ │ - vldr d11, [sp, #40] @ 0x28 │ │ │ │ + vldr d11, [sp] │ │ │ │ vsub.f64 d10, d5, d9 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vadd.f64 d9, d12, d13 │ │ │ │ vsub.f64 d12, d12, d13 │ │ │ │ vstr d10, [fp] │ │ │ │ vstr d5, [r4] │ │ │ │ vadd.f64 d5, d2, d0 │ │ │ │ vsub.f64 d0, d0, d2 │ │ │ │ vsub.f64 d10, d5, d9 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ - vstr d10, [r7] │ │ │ │ + vldr d9, [sp, #32] │ │ │ │ + vstr d10, [ip] │ │ │ │ vstr d5, [r5] │ │ │ │ vsub.f64 d5, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vldr d10, [sp, #32] │ │ │ │ - vldr d0, [sp, #16] │ │ │ │ - ldr r7, [sp, #12] │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ + vldr d10, [sp, #40] @ 0x28 │ │ │ │ vstr d5, [r0] │ │ │ │ vsub.f64 d5, d4, d12 │ │ │ │ - vstr d3, [sl] │ │ │ │ - vadd.f64 d1, d9, d10 │ │ │ │ vadd.f64 d4, d4, d12 │ │ │ │ + vstr d3, [sl] │ │ │ │ vsub.f64 d2, d0, d11 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ + vadd.f64 d1, d9, d10 │ │ │ │ vstr d5, [r9] │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d9, d10 │ │ │ │ vstr d4, [r8] │ │ │ │ vsub.f64 d4, d14, d15 │ │ │ │ + vsub.f64 d6, d9, d10 │ │ │ │ vsub.f64 d3, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vsub.f64 d1, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vstr d1, [r6] │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vstr d1, [r7] │ │ │ │ - ldr r7, [sp, #48] @ 0x30 │ │ │ │ - vstr d4, [r7] │ │ │ │ + vstr d1, [r0] │ │ │ │ + ldr r0, [sp, #48] @ 0x30 │ │ │ │ + vstr d4, [r0] │ │ │ │ vadd.f64 d4, d0, d11 │ │ │ │ vstr d5, [r1] │ │ │ │ vadd.f64 d5, d14, d15 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ vsub.f64 d6, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vstr d6, [r0] │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ vstr d6, [r0] │ │ │ │ - vstr d5, [ip] │ │ │ │ + vstr d5, [lr] │ │ │ │ vstr d7, [r3] │ │ │ │ ldr r1, [sp, #176] @ 0xb0 │ │ │ │ - adds r1, #1 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ str r1, [sp, #176] @ 0xb0 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ + ldr r0, [sp, #176] @ 0xb0 │ │ │ │ add r4, r1 │ │ │ │ add r5, r1 │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ add r6, r1 │ │ │ │ add r3, r1 │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ - eor.w lr, lr, r1 │ │ │ │ - ldrd r0, r1, [sp, #176] @ 0xb0 │ │ │ │ + eor.w r7, r7, r1 │ │ │ │ + ldr r1, [sp, #180] @ 0xb4 │ │ │ │ cmp r1, r0 │ │ │ │ - bne.w 58bd2 │ │ │ │ + bne.w 5d68e │ │ │ │ add sp, #68 @ 0x44 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 590f0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 5dbc8 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - str r6, [r3, #0] │ │ │ │ + strh r2, [r4, #42] @ 0x2a │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00058e80 : │ │ │ │ - ldr r2, [pc, #12] @ (58e90 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (58e94 ) │ │ │ │ +0005d958 : │ │ │ │ + ldr r2, [pc, #12] @ (5d968 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (5d96c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - lsls r6, r5 │ │ │ │ + str r4, [r2, #92] @ 0x5c │ │ │ │ movs r4, r0 │ │ │ │ - stc2 15, cr15, [r5, #-1020] @ 0xfffffc04 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldc2l 15, cr15, [r3], {255} @ 0xff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r2 │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #196 @ 0xc4 │ │ │ │ - mov r8, r3 │ │ │ │ - ldr r3, [pc, #1012] @ (592a0 ) │ │ │ │ - ldrd r2, r1, [sp, #304] @ 0x130 │ │ │ │ - add r3, pc │ │ │ │ - ldr.w r9, [sp, #300] @ 0x12c │ │ │ │ + ldrd r9, r2, [sp, #300] @ 0x12c │ │ │ │ + ldr r1, [sp, #308] @ 0x134 │ │ │ │ + ldr r3, [pc, #1016] @ (5dd90 ) │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 59342 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 5de44 │ │ │ │ ldr r2, [sp, #312] @ 0x138 │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ + vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ mov lr, r8 │ │ │ │ mov r5, r0 │ │ │ │ - vldr d13, [pc, #964] @ 59288 │ │ │ │ mov ip, r6 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + vldr d13, [pc, #968] @ 5dd78 │ │ │ │ + mov r8, r9 │ │ │ │ + vldr d12, [pc, #972] @ 5dd80 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #180] @ 0xb4 │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str r2, [sp, #184] @ 0xb8 │ │ │ │ - ldr r2, [pc, #976] @ (592a4 ) │ │ │ │ - mov r8, r9 │ │ │ │ - vldr d12, [pc, #952] @ 59290 │ │ │ │ - vmov.f64 d11, #80 @ 0x3e800000 0.250 │ │ │ │ + ldr r2, [pc, #976] @ (5dd94 ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - ldr r2, [sp, #304] @ 0x130 │ │ │ │ + ldr r2, [sp, #296] @ 0x128 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ - ldr r3, [sp, #296] @ 0x128 │ │ │ │ - mla r4, r1, r2, r3 │ │ │ │ + ldr r3, [sp, #304] @ 0x130 │ │ │ │ + add.w r3, r3, r3, lsl #3 │ │ │ │ + add.w r4, r2, r3, lsl #4 │ │ │ │ mov.w r3, r8, lsl #4 │ │ │ │ - vldr d1, [r4, #-72] @ 0xffffffb8 │ │ │ │ + vldr d4, [r5] │ │ │ │ + mov.w r1, r8, lsl #5 │ │ │ │ add.w r6, lr, r3 │ │ │ │ + vldr d1, [r4, #-72] @ 0xffffffb8 │ │ │ │ add.w r9, ip, r3 │ │ │ │ - vldr d3, [r4, #-80] @ 0xffffffb0 │ │ │ │ add.w fp, r7, r3 │ │ │ │ - vldr d4, [r5] │ │ │ │ - adds r2, r5, r3 │ │ │ │ + add.w r2, r5, r3 │ │ │ │ vldr d2, [r6] │ │ │ │ add.w r0, r9, r3 │ │ │ │ + strd r6, r2, [sp] │ │ │ │ + vldr d3, [r4, #-80] @ 0xffffffb0 │ │ │ │ + str r0, [sp, #8] │ │ │ │ vldr d7, [r9] │ │ │ │ - mov.w r1, r8, lsl #5 │ │ │ │ - vldr d5, [r7] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ + vldr d5, [r7] │ │ │ │ vldr d10, [r4, #-136] @ 0xffffff78 │ │ │ │ + vldr d9, [r4, #-64] @ 0xffffffc0 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - str r2, [sp, #4] │ │ │ │ - str r6, [sp, #0] │ │ │ │ - str r0, [sp, #8] │ │ │ │ - vnmls.f64 d7, d2, d3 │ │ │ │ vldr d8, [r4, #-56] @ 0xffffffc8 │ │ │ │ - vldr d9, [r4, #-64] @ 0xffffffc0 │ │ │ │ + vnmls.f64 d7, d2, d3 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vldr d4, [r4, #-88] @ 0xffffffa8 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d0, d5, d7 │ │ │ │ + vldr d7, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vstr d3, [sp, #32] │ │ │ │ vstr d6, [sp, #128] @ 0x80 │ │ │ │ vldr d6, [fp] │ │ │ │ - vldr d7, [r4, #-96] @ 0xffffffa0 │ │ │ │ vldr d5, [r2] │ │ │ │ - adds r2, r6, r3 │ │ │ │ - vmul.f64 d1, d6, d4 │ │ │ │ - vstr d3, [sp, #32] │ │ │ │ - movs r6, #24 │ │ │ │ + add.w r2, r6, r3 │ │ │ │ vstr d0, [sp, #136] @ 0x88 │ │ │ │ + vldr d0, [r4, #-8] │ │ │ │ + vmul.f64 d1, d6, d4 │ │ │ │ + str r2, [sp, #12] │ │ │ │ + vstr d2, [sp, #120] @ 0x78 │ │ │ │ vmla.f64 d1, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vldr d4, [lr] │ │ │ │ - vldr d0, [r4, #-8] │ │ │ │ - str r2, [sp, #12] │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d7, [ip] │ │ │ │ vmul.f64 d3, d4, d10 │ │ │ │ vldr d6, [r4, #-144] @ 0xffffff70 │ │ │ │ - vstr d2, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vldr d7, [r4, #-16] │ │ │ │ vnmls.f64 d10, d4, d6 │ │ │ │ vldr d4, [r2] │ │ │ │ + add.w r2, r8, r8, lsl #1 │ │ │ │ vldr d6, [r0] │ │ │ │ - mul.w r2, r6, r8 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w r0, r7, r2 │ │ │ │ + add.w sl, r5, r2 │ │ │ │ + mov.w r2, r8, lsl #3 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ - adds r0, r7, r2 │ │ │ │ + str r0, [sp, #16] │ │ │ │ vmla.f64 d2, d6, d7 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - add.w sl, r5, r2 │ │ │ │ - mov.w r2, r8, lsl #3 │ │ │ │ vldr d0, [r0] │ │ │ │ - str r0, [sp, #16] │ │ │ │ - adds r0, r5, r2 │ │ │ │ + add.w r0, r5, r2 │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ vldr d7, [sl] │ │ │ │ vmul.f64 d4, d0, d8 │ │ │ │ vmla.f64 d4, d7, d9 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vnmls.f64 d7, d0, d9 │ │ │ │ vsub.f64 d9, d1, d2 │ │ │ │ vadd.f64 d1, d1, d2 │ │ │ │ vsub.f64 d14, d4, d3 │ │ │ │ - vstr d9, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ + vstr d9, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d0, d10, d7 │ │ │ │ vadd.f64 d15, d9, d14 │ │ │ │ - vstr d14, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d4, d1, d3 │ │ │ │ - vsub.f64 d0, d10, d7 │ │ │ │ + vstr d14, [sp, #48] @ 0x30 │ │ │ │ str r0, [sp, #20] │ │ │ │ vstr d1, [sp, #72] @ 0x48 │ │ │ │ + vstr d0, [sp, #64] @ 0x40 │ │ │ │ vstr d15, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d15, d5, d6 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ vadd.f64 d5, d10, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r0, r7, r2 │ │ │ │ + add.w r0, r7, r2 │ │ │ │ + str r0, [sp, #24] │ │ │ │ vstr d4, [sp, #160] @ 0xa0 │ │ │ │ - vldr d4, [r4, #-120] @ 0xffffff88 │ │ │ │ vsub.f64 d9, d0, d15 │ │ │ │ + vldr d4, [r4, #-120] @ 0xffffff88 │ │ │ │ vadd.f64 d10, d6, d5 │ │ │ │ + vstr d15, [sp, #56] @ 0x38 │ │ │ │ vstr d5, [sp, #96] @ 0x60 │ │ │ │ vldr d5, [r0] │ │ │ │ + add.w r0, ip, r2 │ │ │ │ + add r2, lr │ │ │ │ vstr d6, [sp, #88] @ 0x58 │ │ │ │ + add.w r6, r0, r3 │ │ │ │ + add r3, r2 │ │ │ │ vldr d6, [r4, #-128] @ 0xffffff80 │ │ │ │ + str r6, [sp, #28] │ │ │ │ + vldr d15, [r4, #-104] @ 0xffffff98 │ │ │ │ + vstr d9, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d14, d5, d4 │ │ │ │ - str r0, [sp, #24] │ │ │ │ - add.w r0, ip, r2 │ │ │ │ - add r2, lr │ │ │ │ + vstr d10, [sp, #168] @ 0xa8 │ │ │ │ + vldr d10, [r4, #-40] @ 0xffffffd8 │ │ │ │ + vstr d3, [sp, #80] @ 0x50 │ │ │ │ vmla.f64 d14, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vstr d15, [sp, #56] @ 0x38 │ │ │ │ - adds r6, r0, r3 │ │ │ │ - vldr d15, [r4, #-104] @ 0xffffff98 │ │ │ │ - add r3, r2 │ │ │ │ - vstr d9, [sp, #152] @ 0x98 │ │ │ │ + vldr d4, [r4, #-24] @ 0xffffffe8 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vldr d5, [r2] │ │ │ │ vldr d6, [r4, #-112] @ 0xffffff90 │ │ │ │ - adds r4, #144 @ 0x90 │ │ │ │ - vstr d10, [sp, #168] @ 0xa8 │ │ │ │ + add.w r4, r4, #144 @ 0x90 │ │ │ │ vmul.f64 d1, d5, d15 │ │ │ │ - vldr d10, [r4, #-184] @ 0xffffff48 │ │ │ │ - str r6, [sp, #28] │ │ │ │ - vldr d4, [r4, #-168] @ 0xffffff58 │ │ │ │ - vstr d0, [sp, #64] @ 0x40 │ │ │ │ - vstr d3, [sp, #80] @ 0x50 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ + vstr d7, [sp, #104] @ 0x68 │ │ │ │ vldr d7, [r0] │ │ │ │ vmul.f64 d15, d7, d15 │ │ │ │ vmla.f64 d1, d7, d6 │ │ │ │ vldr d7, [r6] │ │ │ │ - adds r6, r5, r1 │ │ │ │ + add.w r6, r5, r1 │ │ │ │ add r1, r7 │ │ │ │ - vstr d9, [sp, #104] @ 0x68 │ │ │ │ str r6, [sp, #176] @ 0xb0 │ │ │ │ vnmls.f64 d15, d5, d6 │ │ │ │ vldr d5, [r3] │ │ │ │ vldr d6, [r4, #-192] @ 0xffffff40 │ │ │ │ vmul.f64 d8, d5, d10 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ vmla.f64 d8, d7, d6 │ │ │ │ - vldr d7, [r4, #-176] @ 0xffffff50 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ + vldr d7, [r4, #-176] @ 0xffffff50 │ │ │ │ vldr d5, [r6] │ │ │ │ vmul.f64 d0, d6, d4 │ │ │ │ vmla.f64 d0, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d14, d8 │ │ │ │ vadd.f64 d14, d14, d8 │ │ │ │ vsub.f64 d3, d0, d1 │ │ │ │ - vstr d7, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ + vstr d7, [sp, #112] @ 0x70 │ │ │ │ vldr d0, [sp, #104] @ 0x68 │ │ │ │ - vldr d8, [sp, #144] @ 0x90 │ │ │ │ ldr r6, [sp, #0] │ │ │ │ - vadd.f64 d2, d7, d3 │ │ │ │ vsub.f64 d4, d5, d15 │ │ │ │ vadd.f64 d15, d15, d5 │ │ │ │ + vldr d8, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d2, d7, d3 │ │ │ │ vsub.f64 d7, d9, d10 │ │ │ │ - vadd.f64 d10, d0, d10 │ │ │ │ - vldr d0, [pc, #376] @ 59298 │ │ │ │ vadd.f64 d9, d14, d1 │ │ │ │ vsub.f64 d1, d14, d1 │ │ │ │ + vadd.f64 d10, d0, d10 │ │ │ │ + vldr d0, [pc, #352] @ 5dd88 │ │ │ │ + vstr d15, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d5, d2, d8 │ │ │ │ vadd.f64 d2, d8, d2 │ │ │ │ vldr d8, [sp, #32] │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vldr d4, [sp, #56] @ 0x38 │ │ │ │ - vstr d15, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d15, d10, d15 │ │ │ │ vmls.f64 d8, d2, d11 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vldr d8, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d8, d4, d8 │ │ │ │ vmul.f64 d4, d8, d12 │ │ │ │ @@ -97546,377 +99963,379 @@ │ │ │ │ vnmls.f64 d7, d8, d13 │ │ │ │ vldr d8, [sp, #32] │ │ │ │ vadd.f64 d2, d8, d2 │ │ │ │ vstr d2, [r1] │ │ │ │ vsub.f64 d2, d0, d5 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ - vldr d0, [pc, #272] @ 59298 │ │ │ │ + vldr d0, [pc, #260] @ 5dd88 │ │ │ │ vsub.f64 d8, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vldr d2, [sp, #48] @ 0x30 │ │ │ │ vstr d8, [fp] │ │ │ │ vstr d7, [sl] │ │ │ │ vsub.f64 d7, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vldr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d7, [r7] │ │ │ │ vldr d7, [sp, #40] @ 0x28 │ │ │ │ vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ vldr d4, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ vldr d2, [sp, #112] @ 0x70 │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ vadd.f64 d5, d4, d6 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ - vsub.f64 d3, d2, d3 │ │ │ │ vmov.f64 d4, d8 │ │ │ │ + vsub.f64 d3, d2, d3 │ │ │ │ vmla.f64 d4, d6, d11 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vmul.f64 d2, d3, d13 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ vldr d8, [sp, #96] @ 0x60 │ │ │ │ + vmul.f64 d2, d3, d13 │ │ │ │ vnmls.f64 d2, d7, d12 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vmla.f64 d7, d3, d12 │ │ │ │ vstr d6, [r1] │ │ │ │ vsub.f64 d6, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vldr d4, [sp, #88] @ 0x58 │ │ │ │ + vmla.f64 d7, d3, d12 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vldr d8, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vsub.f64 d10, d10, d8 │ │ │ │ vstr d3, [r6] │ │ │ │ ldr r6, [sp, #28] │ │ │ │ vmul.f64 d3, d10, d12 │ │ │ │ vstr d7, [r6] │ │ │ │ vsub.f64 d7, d2, d5 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ vldr d5, [sp, #160] @ 0xa0 │ │ │ │ vnmls.f64 d3, d4, d13 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ - vmla.f64 d4, d10, d13 │ │ │ │ vstr d7, [lr] │ │ │ │ - vsub.f64 d7, d9, d5 │ │ │ │ + vmla.f64 d4, d10, d13 │ │ │ │ vstr d2, [r0] │ │ │ │ + vsub.f64 d7, d9, d5 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vldr d2, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmov.f64 d6, d2 │ │ │ │ vmls.f64 d6, d5, d11 │ │ │ │ vadd.f64 d5, d2, d5 │ │ │ │ vstr d5, [r5] │ │ │ │ ldr r6, [sp, #176] @ 0xb0 │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ + ldrd r1, r0, [sp, #4] │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ - vsub.f64 d7, d6, d3 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ - vldr d5, [sp, #168] @ 0xa8 │ │ │ │ - vadd.f64 d3, d3, d6 │ │ │ │ - b.n 592a8 │ │ │ │ + b.n 5dd98 │ │ │ │ + nop │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff5019ca │ │ │ │ - b.n 5998e │ │ │ │ + b.w ff5064ba │ │ │ │ + b.n 5e47e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - ldrb r6, [r2, r4] │ │ │ │ + strh r2, [r5, #16] │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + vsub.f64 d7, d6, d3 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vldr d5, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d3, d3, d6 │ │ │ │ vstr d2, [r6] │ │ │ │ - vsub.f64 d6, d15, d5 │ │ │ │ ldr r6, [sp, #16] │ │ │ │ + vsub.f64 d6, d15, d5 │ │ │ │ vadd.f64 d5, d5, d15 │ │ │ │ - vmul.f64 d6, d6, d0 │ │ │ │ - vldr d0, [sp, #136] @ 0x88 │ │ │ │ vstr d4, [r6] │ │ │ │ vstr d7, [r1] │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ - vmov.f64 d4, d0 │ │ │ │ vldr d7, [sp, #72] @ 0x48 │ │ │ │ - vmls.f64 d4, d5, d11 │ │ │ │ - vadd.f64 d5, d0, d5 │ │ │ │ + vldr d0, [sp, #136] @ 0x88 │ │ │ │ vstr d3, [r1] │ │ │ │ vldr d3, [sp, #80] @ 0x50 │ │ │ │ - vstr d5, [ip] │ │ │ │ + vmov.f64 d4, d0 │ │ │ │ vsub.f64 d2, d7, d3 │ │ │ │ vmul.f64 d3, d1, d12 │ │ │ │ - vadd.f64 d5, d6, d4 │ │ │ │ + vmls.f64 d4, d5, d11 │ │ │ │ + vadd.f64 d5, d0, d5 │ │ │ │ vmul.f64 d7, d2, d12 │ │ │ │ vnmls.f64 d3, d2, d13 │ │ │ │ + vstr d5, [ip] │ │ │ │ vmla.f64 d7, d1, d13 │ │ │ │ + vadd.f64 d5, d6, d4 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d5, d7, d5 │ │ │ │ vsub.f64 d7, d4, d6 │ │ │ │ vstr d2, [r3] │ │ │ │ ldr r3, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d6, d3, d7 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ vstr d5, [r0] │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vstr d6, [r2] │ │ │ │ str r3, [sp, #304] @ 0x130 │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d7, [r9] │ │ │ │ + ldr r2, [sp, #304] @ 0x130 │ │ │ │ add r5, r3 │ │ │ │ add ip, r3 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - vstr d7, [r9] │ │ │ │ add r7, r3 │ │ │ │ add lr, r3 │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ eor.w r8, r8, r3 │ │ │ │ - ldrd r2, r3, [sp, #304] @ 0x130 │ │ │ │ + ldr r3, [sp, #308] @ 0x134 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 58eea │ │ │ │ + bne.w 5d9d6 │ │ │ │ add sp, #196 @ 0xc4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0005934c : │ │ │ │ - ldr r2, [pc, #12] @ (5935c ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (59360 ) │ │ │ │ +0005de60 : │ │ │ │ + ldr r2, [pc, #12] @ (5de70 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (5de74 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - subs r4, #18 │ │ │ │ + str r4, [r7, #12] │ │ │ │ movs r4, r0 │ │ │ │ - @ instruction: 0xfb41ffff │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + @ instruction: 0xfb03ffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov r9, r2 │ │ │ │ + mov sl, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #220 @ 0xdc │ │ │ │ - mov sl, r3 │ │ │ │ - ldr r3, [pc, #76] @ (593c8 ) │ │ │ │ - ldrd r2, r1, [sp, #328] @ 0x148 │ │ │ │ - add r3, pc │ │ │ │ - ldr.w fp, [sp, #324] @ 0x144 │ │ │ │ + ldrd fp, r2, [sp, #324] @ 0x144 │ │ │ │ + ldr r1, [sp, #332] @ 0x14c │ │ │ │ + ldr r3, [pc, #72] @ (5dee8 ) │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 598d8 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 5e40a │ │ │ │ ldr r2, [sp, #336] @ 0x150 │ │ │ │ - movs r1, #176 @ 0xb0 │ │ │ │ - vldr d13, [pc, #48] @ 593c0 │ │ │ │ + mov.w r1, #176 @ 0xb0 │ │ │ │ + vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ mov r5, r0 │ │ │ │ mov ip, r9 │ │ │ │ - mov lr, fp │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + vldr d13, [pc, #40] @ 5dee0 │ │ │ │ + mov lr, sl │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #204] @ 0xcc │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str r2, [sp, #208] @ 0xd0 │ │ │ │ - ldr r2, [pc, #40] @ (593cc ) │ │ │ │ - vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ + ldr r2, [pc, #32] @ (5deec ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - ldr r2, [sp, #328] @ 0x148 │ │ │ │ str.w r8, [sp, #4] │ │ │ │ + ldr r2, [sp, #328] @ 0x148 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r3, [sp, #320] @ 0x140 │ │ │ │ mla r6, r1, r2, r3 │ │ │ │ - b.n 593d0 │ │ │ │ + b.n 5def0 │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ - ldr r4, [pc, #680] @ (5966c ) │ │ │ │ + ldr r4, [pc, #680] @ (5e18c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - ldr r6, [r0, r1] │ │ │ │ + ldrb r2, [r4, #20] │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - mov.w r3, lr, lsl #4 │ │ │ │ - vldr d3, [r6, #-120] @ 0xffffff88 │ │ │ │ + mov.w r3, fp, lsl #4 │ │ │ │ + vldr d7, [r6, #-128] @ 0xffffff80 │ │ │ │ + mov.w r1, fp, lsl #5 │ │ │ │ add.w r9, ip, r3 │ │ │ │ + vldr d3, [r6, #-120] @ 0xffffff88 │ │ │ │ add.w r8, r5, r3 │ │ │ │ - vldr d7, [r6, #-128] @ 0xffffff80 │ │ │ │ add.w r0, r9, r3 │ │ │ │ add.w r2, r8, r3 │ │ │ │ - vldr d1, [r6, #-56] @ 0xffffffc8 │ │ │ │ vldr d5, [r9] │ │ │ │ - mov.w r1, lr, lsl #5 │ │ │ │ + strd r2, r0, [sp, #8] │ │ │ │ vldr d6, [r8] │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d2, [r0] │ │ │ │ + vldr d1, [r6, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - str r0, [sp, #12] │ │ │ │ + vldr d2, [r0] │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ + vldr d8, [r6, #-40] @ 0xffffffd8 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r6, #-64] @ 0xffffffc0 │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ - str r2, [sp, #8] │ │ │ │ + add.w r4, r7, r1 │ │ │ │ + add.w r0, r7, r3 │ │ │ │ + add r3, lr │ │ │ │ + str r4, [sp, #16] │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - adds r4, r0, r1 │ │ │ │ - add.w r2, sl, r1 │ │ │ │ - vldr d8, [r6, #-40] @ 0xffffffd8 │ │ │ │ + str r3, [sp, #28] │ │ │ │ + mov.w r2, fp, lsl #3 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - str r4, [sp, #16] │ │ │ │ - str r2, [sp, #20] │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d2, [sl] │ │ │ │ + vldr d2, [lr] │ │ │ │ vadd.f64 d15, d4, d5 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ - adds r4, r0, r3 │ │ │ │ - add r3, sl │ │ │ │ - str r4, [sp, #24] │ │ │ │ - str r3, [sp, #28] │ │ │ │ + add.w r4, lr, r1 │ │ │ │ + strd r4, r0, [sp, #20] │ │ │ │ vmul.f64 d0, d3, d13 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vldr d5, [r5] │ │ │ │ vmov.f64 d4, d6 │ │ │ │ - vmls.f64 d5, d15, d11 │ │ │ │ vldr d6, [ip] │ │ │ │ + vmls.f64 d5, d15, d11 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ vstr d0, [sp, #48] @ 0x30 │ │ │ │ - vmls.f64 d6, d4, d11 │ │ │ │ vstr d4, [sp, #72] @ 0x48 │ │ │ │ + vmls.f64 d6, d4, d11 │ │ │ │ vstr d3, [sp, #56] @ 0x38 │ │ │ │ vldr d3, [r6, #-104] @ 0xffffff98 │ │ │ │ vstr d5, [sp, #64] @ 0x40 │ │ │ │ - vldr d5, [r2] │ │ │ │ - mul.w r2, r7, lr │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ + vldr d5, [r4] │ │ │ │ vstr d6, [sp, #80] @ 0x50 │ │ │ │ - add.w fp, r5, r2 │ │ │ │ + vldr d6, [r6, #-48] @ 0xffffffd0 │ │ │ │ vmul.f64 d0, d5, d8 │ │ │ │ vmul.f64 d8, d7, d8 │ │ │ │ - vldr d6, [r6, #-48] @ 0xffffffd0 │ │ │ │ vnmls.f64 d8, d5, d6 │ │ │ │ vldr d5, [r3] │ │ │ │ vmla.f64 d0, d7, d6 │ │ │ │ + add.w r3, fp, fp, lsl #1 │ │ │ │ vldr d7, [r6, #-112] @ 0xffffff90 │ │ │ │ - vldr d6, [r4] │ │ │ │ - mov.w r3, lr, lsl #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r5, r2 │ │ │ │ + add.w r4, ip, r3 │ │ │ │ + add.w sl, r5, r3 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - adds r4, r5, r3 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d7, [r7] │ │ │ │ vldr d3, [r6, #-176] @ 0xffffff50 │ │ │ │ - add.w r0, ip, r2 │ │ │ │ + strd r4, r0, [sp, #32] │ │ │ │ vldr d1, [r6, #-168] @ 0xffffff58 │ │ │ │ - str r0, [sp, #32] │ │ │ │ - str r4, [sp, #36] @ 0x24 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vadd.f64 d12, d4, d5 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vldr d6, [r6, #-96] @ 0xffffffa0 │ │ │ │ - vldr d7, [fp] │ │ │ │ + vldr d7, [sl] │ │ │ │ vmul.f64 d2, d3, d13 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ + vldr d5, [r4] │ │ │ │ vmov.f64 d4, d8 │ │ │ │ - vldr d5, [r0] │ │ │ │ + add.w r4, ip, r2 │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ vmls.f64 d4, d14, d11 │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d14, d8, d14 │ │ │ │ vmul.f64 d1, d3, d13 │ │ │ │ vstr d2, [sp, #88] @ 0x58 │ │ │ │ vmov.f64 d2, d0 │ │ │ │ vmls.f64 d2, d12, d11 │ │ │ │ vadd.f64 d12, d0, d12 │ │ │ │ vstr d1, [sp, #96] @ 0x60 │ │ │ │ vldr d1, [r6, #-24] @ 0xffffffe8 │ │ │ │ vstr d4, [sp, #112] @ 0x70 │ │ │ │ vldr d4, [r6, #-88] @ 0xffffffa8 │ │ │ │ - vmul.f64 d3, d5, d4 │ │ │ │ vstr d2, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d3, d5, d4 │ │ │ │ vmla.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d4, [r6, #-152] @ 0xffffff68 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vldr d5, [r4] │ │ │ │ - mul.w r0, r7, lr │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ - adds r4, r5, r0 │ │ │ │ - add r0, ip │ │ │ │ + vldr d6, [r4] │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, fp, fp, lsl #2 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ vmul.f64 d3, d6, d4 │ │ │ │ - str r4, [sp, #44] @ 0x2c │ │ │ │ + add.w r4, r5, r0 │ │ │ │ + add r0, ip │ │ │ │ vldr d2, [r0] │ │ │ │ + str r4, [sp, #44] @ 0x2c │ │ │ │ vmov.f64 d10, d7 │ │ │ │ vldr d7, [r6, #-160] @ 0xffffff60 │ │ │ │ vstr d9, [sp, #120] @ 0x78 │ │ │ │ + vstr d10, [sp, #128] @ 0x80 │ │ │ │ vmla.f64 d3, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vldr d4, [r6, #-32] @ 0xffffffe0 │ │ │ │ - vstr d10, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - adds r4, r7, r3 │ │ │ │ - add r3, sl │ │ │ │ - adds r7, r4, r1 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + add r2, lr │ │ │ │ + add.w r7, r4, r1 │ │ │ │ + add r1, r2 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - add r1, r3 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ vmul.f64 d1, d4, d13 │ │ │ │ vsub.f64 d4, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ vmov.f64 d6, d9 │ │ │ │ vmls.f64 d7, d5, d11 │ │ │ │ vmul.f64 d2, d4, d13 │ │ │ │ - vstr d1, [sp, #136] @ 0x88 │ │ │ │ + vldr d4, [r2] │ │ │ │ vmls.f64 d6, d3, d11 │ │ │ │ - vldr d4, [r3] │ │ │ │ + vstr d1, [sp, #136] @ 0x88 │ │ │ │ vstr d2, [sp, #144] @ 0x90 │ │ │ │ - vstr d7, [sp, #184] @ 0xb8 │ │ │ │ - vldr d7, [r4] │ │ │ │ + vldr d2, [r6, #-136] @ 0xffffff78 │ │ │ │ vstr d6, [sp, #176] @ 0xb0 │ │ │ │ vldr d6, [r6, #-144] @ 0xffffff70 │ │ │ │ - vldr d2, [r6, #-136] @ 0xffffff78 │ │ │ │ - str r7, [sp, #200] @ 0xc8 │ │ │ │ - vldr d10, [r6, #-72] @ 0xffffffb8 │ │ │ │ + vstr d7, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d1, d4, d2 │ │ │ │ + vldr d7, [r4] │ │ │ │ vmla.f64 d1, d7, d6 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ - add r7, r2 │ │ │ │ - add r2, sl │ │ │ │ vnmls.f64 d2, d4, d6 │ │ │ │ vstr d1, [sp, #152] @ 0x98 │ │ │ │ + vldr d7, [r7] │ │ │ │ vldr d1, [r6, #-8] │ │ │ │ + vldr d10, [r6, #-72] @ 0xffffffb8 │ │ │ │ vldr d4, [r6, #-16] │ │ │ │ - vldr d9, [r2] │ │ │ │ vstr d2, [sp, #160] @ 0xa0 │ │ │ │ vldr d2, [r1] │ │ │ │ + str r7, [sp, #200] @ 0xc8 │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ + add r7, r3 │ │ │ │ + add r3, lr │ │ │ │ + vldr d9, [r3] │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [r6, #-80] @ 0xffffffb0 │ │ │ │ - adds r6, #176 @ 0xb0 │ │ │ │ + add.w r6, r6, #176 @ 0xb0 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ vldr d4, [r7] │ │ │ │ vmul.f64 d2, d9, d10 │ │ │ │ vmla.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vnmls.f64 d4, d9, d1 │ │ │ │ vsub.f64 d9, d6, d2 │ │ │ │ @@ -97925,71 +100344,71 @@ │ │ │ │ vsub.f64 d10, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vldr d4, [sp, #160] @ 0xa0 │ │ │ │ vmls.f64 d2, d6, d11 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ vmls.f64 d4, d7, d11 │ │ │ │ vmul.f64 d10, d10, d13 │ │ │ │ - vstr d2, [sp, #192] @ 0xc0 │ │ │ │ - vldr d2, [sp, #120] @ 0x78 │ │ │ │ vstr d4, [sp, #168] @ 0xa8 │ │ │ │ vldr d4, [r5] │ │ │ │ - vadd.f64 d3, d2, d3 │ │ │ │ + vstr d2, [sp, #192] @ 0xc0 │ │ │ │ + vldr d2, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d4, d4, d15 │ │ │ │ vldr d15, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d3, d2, d3 │ │ │ │ vadd.f64 d2, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vldr d3, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d1, d3, d5 │ │ │ │ vldr d3, [ip] │ │ │ │ vadd.f64 d5, d3, d15 │ │ │ │ vadd.f64 d3, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vldr d1, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vldr d1, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d7, d1, d7 │ │ │ │ vadd.f64 d0, d6, d12 │ │ │ │ + vadd.f64 d7, d1, d7 │ │ │ │ vsub.f64 d6, d6, d12 │ │ │ │ vsub.f64 d1, d7, d14 │ │ │ │ - vadd.f64 d7, d7, d14 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ + vadd.f64 d7, d7, d14 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vstr d8, [r0] │ │ │ │ vsub.f64 d8, d7, d3 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vsub.f64 d7, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vstr d8, [r1] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ vstr d2, [r5] │ │ │ │ vstr d3, [r1] │ │ │ │ - vstr d7, [fp] │ │ │ │ + vstr d7, [sl] │ │ │ │ vadd.f64 d7, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + ldr r1, [sp, #28] │ │ │ │ vstr d7, [r7] │ │ │ │ vstr d4, [r9] │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ + vstr d6, [r1] │ │ │ │ vldr d0, [sp, #48] @ 0x30 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ vldr d3, [sp, #64] @ 0x40 │ │ │ │ vldr d14, [sp, #136] @ 0x88 │ │ │ │ vldr d12, [sp, #176] @ 0xb0 │ │ │ │ - vstr d6, [r1] │ │ │ │ vadd.f64 d7, d0, d3 │ │ │ │ vldr d5, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d6, d14, d12 │ │ │ │ vldr d15, [sp, #144] @ 0x90 │ │ │ │ - vldr d14, [sp, #184] @ 0xb8 │ │ │ │ + vadd.f64 d6, d14, d12 │ │ │ │ vldr d8, [sp, #88] @ 0x58 │ │ │ │ + vldr d14, [sp, #184] @ 0xb8 │ │ │ │ vldr d1, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #80] @ 0x50 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ + vldr d6, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ vadd.f64 d5, d15, d14 │ │ │ │ vldr d15, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d4, d10, d15 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d8, d1 │ │ │ │ @@ -98005,494 +100424,496 @@ │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vldr d0, [sp, #48] @ 0x30 │ │ │ │ vstr d8, [r1] │ │ │ │ vsub.f64 d8, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d8, [r3] │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - vstr d6, [r3] │ │ │ │ + vstr d8, [r2] │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d7, d1 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ vstr d6, [r0] │ │ │ │ vsub.f64 d6, d5, d3 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ + vstr d7, [r2] │ │ │ │ vldr d7, [sp, #64] @ 0x40 │ │ │ │ vstr d3, [r4] │ │ │ │ vsub.f64 d6, d7, d0 │ │ │ │ vldr d0, [sp, #136] @ 0x88 │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ - vldr d1, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d7, d12, d0 │ │ │ │ vldr d0, [sp, #144] @ 0x90 │ │ │ │ - vldr d2, [sp, #104] @ 0x68 │ │ │ │ - vldr d8, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d5, d14, d0 │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d2, d2, d1 │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ - ldr r3, [sp, #328] @ 0x148 │ │ │ │ + vsub.f64 d5, d14, d0 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ + vldr d3, [sp, #56] @ 0x38 │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ + vldr d2, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ + vldr d8, [sp, #112] @ 0x70 │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ + vsub.f64 d2, d2, d1 │ │ │ │ ldr r7, [sp, #200] @ 0xc8 │ │ │ │ - vadd.f64 d1, d10, d2 │ │ │ │ - vsub.f64 d2, d2, d10 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #328] @ 0x148 │ │ │ │ - ldr r3, [sp, #204] @ 0xcc │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d0, d4, d1 │ │ │ │ - vadd.f64 d4, d4, d1 │ │ │ │ - add r5, r3 │ │ │ │ + vadd.f64 d1, d10, d2 │ │ │ │ + vsub.f64 d2, d2, d10 │ │ │ │ vsub.f64 d9, d5, d9 │ │ │ │ vldr d5, [sp, #96] @ 0x60 │ │ │ │ - vstr d0, [r8] │ │ │ │ + vsub.f64 d0, d4, d1 │ │ │ │ + vadd.f64 d4, d4, d1 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ + vstr d0, [r8] │ │ │ │ vadd.f64 d8, d9, d5 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vstr d0, [r4] │ │ │ │ - vstr d4, [r0] │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d0, [r0] │ │ │ │ + vstr d4, [r4] │ │ │ │ + vstr d5, [r3] │ │ │ │ vsub.f64 d5, d6, d8 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ - add r2, r3 │ │ │ │ - ldr r3, [sp, #208] @ 0xd0 │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ vstr d5, [ip] │ │ │ │ vsub.f64 d5, d2, d7 │ │ │ │ - add ip, r3 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - str r2, [sp, #4] │ │ │ │ - vstr d5, [sl] │ │ │ │ - add sl, r3 │ │ │ │ - ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #328] @ 0x148 │ │ │ │ + ldr r3, [sp, #204] @ 0xcc │ │ │ │ + vstr d5, [lr] │ │ │ │ vstr d6, [r4] │ │ │ │ - eor.w lr, lr, r3 │ │ │ │ vstr d7, [r7] │ │ │ │ - ldrd r2, r3, [sp, #328] @ 0x148 │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ + add r5, r3 │ │ │ │ + ldr r2, [sp, #328] @ 0x148 │ │ │ │ + add r7, r3 │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ + str r7, [sp, #4] │ │ │ │ + add ip, r3 │ │ │ │ + add lr, r3 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + eor.w fp, fp, r3 │ │ │ │ + ldr r3, [sp, #332] @ 0x14c │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 593d0 │ │ │ │ + bne.w 5def0 │ │ │ │ add sp, #220 @ 0xdc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -000598e4 : │ │ │ │ - ldr r2, [pc, #12] @ (598f4 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (598f8 ) │ │ │ │ +0005e428 : │ │ │ │ + ldr r2, [pc, #12] @ (5e438 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (5e43c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - adds r6, #170 @ 0xaa │ │ │ │ + ldrh r4, [r4, r5] │ │ │ │ movs r4, r0 │ │ │ │ - @ instruction: 0xfa79ffff │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r1 │ │ │ │ - mov sl, r2 │ │ │ │ + @ instruction: 0xfa43ffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r2 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #332 @ 0x14c │ │ │ │ - mov fp, r3 │ │ │ │ - ldr r3, [pc, #76] @ (59960 ) │ │ │ │ - ldrd r2, r1, [sp, #440] @ 0x1b8 │ │ │ │ - add r3, pc │ │ │ │ - ldr r4, [sp, #436] @ 0x1b4 │ │ │ │ + ldrd r5, r2, [sp, #436] @ 0x1b4 │ │ │ │ + ldr r1, [sp, #444] @ 0x1bc │ │ │ │ + ldr r3, [pc, #80] @ (5e4b8 ) │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 5a088 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 5ebf2 │ │ │ │ ldr r2, [sp, #448] @ 0x1c0 │ │ │ │ - movs r1, #240 @ 0xf0 │ │ │ │ - mov ip, r8 │ │ │ │ - mov r7, r0 │ │ │ │ - vldr d15, [pc, #36] @ 59950 │ │ │ │ - mov lr, sl │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov r6, r0 │ │ │ │ + mov ip, sl │ │ │ │ + mov lr, fp │ │ │ │ + mov r8, r4 │ │ │ │ + vldr d15, [pc, #44] @ 5e4a8 │ │ │ │ + mov r9, r5 │ │ │ │ + vldr d14, [pc, #44] @ 5e4b0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #316] @ 0x13c │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str r2, [sp, #320] @ 0x140 │ │ │ │ - ldr r2, [pc, #44] @ (59964 ) │ │ │ │ - mov r8, fp │ │ │ │ - vldr d14, [pc, #28] @ 59958 │ │ │ │ - mov r9, r4 │ │ │ │ + ldr r2, [pc, #40] @ (5e4bc ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - ldr r2, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r2, [sp, #432] @ 0x1b0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #324] @ 0x144 │ │ │ │ - ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ - mla r6, r1, r2, r3 │ │ │ │ - b.n 59968 │ │ │ │ + ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ + rsb r3, r3, r3, lsl #4 │ │ │ │ + add.w r7, r2, r3, lsl #4 │ │ │ │ + b.n 5e4c0 │ │ │ │ + nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 59bd0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 5e728 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - strh r6, [r5, r2] │ │ │ │ + strb r2, [r3, #29] │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ mov.w r3, r9, lsl #5 │ │ │ │ - vldr d1, [r6, #-120] @ 0xffffff88 │ │ │ │ + vldr d3, [r7, #-128] @ 0xffffff80 │ │ │ │ add.w r1, lr, r3 │ │ │ │ - adds r2, r7, r3 │ │ │ │ - vldr d3, [r6, #-128] @ 0xffffff80 │ │ │ │ - movs r4, #48 @ 0x30 │ │ │ │ - vldr d5, [lr] │ │ │ │ + vldr d1, [r7, #-120] @ 0xffffff88 │ │ │ │ + add.w r2, r6, r3 │ │ │ │ vldr d2, [r1] │ │ │ │ + strd r2, r1, [sp, #4] │ │ │ │ + add.w r1, r9, r9, lsl #1 │ │ │ │ vldr d7, [r2] │ │ │ │ - mul.w r5, r4, r9 │ │ │ │ - vldr d4, [r7] │ │ │ │ + mov.w r2, r9, lsl #4 │ │ │ │ + mov.w r5, r1, lsl #4 │ │ │ │ + vldr d5, [lr] │ │ │ │ + add.w sl, lr, r2 │ │ │ │ + add.w r0, r6, r2 │ │ │ │ + add.w r4, r0, r3 │ │ │ │ + str r2, [sp, #0] │ │ │ │ + mov.w r2, r9, lsl #3 │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - str r2, [sp, #4] │ │ │ │ + vldr d4, [r6] │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + strd r0, r4, [sp, #12] │ │ │ │ + add.w fp, r6, r2 │ │ │ │ + str r5, [sp, #72] @ 0x48 │ │ │ │ + add.w r5, fp, r3 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - mov.w r2, r9, lsl #4 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - add.w sl, lr, r2 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add.w r0, sl, r3 │ │ │ │ - adds r4, r1, r3 │ │ │ │ + vldr d1, [r7, #-56] @ 0xffffffc8 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d1, [r6, #-56] @ 0xffffffc8 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - vldr d2, [r0] │ │ │ │ - str r4, [sp, #16] │ │ │ │ vadd.f64 d11, d4, d6 │ │ │ │ - str r2, [sp, #0] │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [sl] │ │ │ │ - str r5, [sp, #72] @ 0x48 │ │ │ │ - movs r5, #40 @ 0x28 │ │ │ │ - str r0, [sp, #20] │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d12, d5, d7 │ │ │ │ - vstr d4, [sp, #88] @ 0x58 │ │ │ │ - vldr d7, [r6, #-192] @ 0xffffff40 │ │ │ │ - vldr d4, [r1] │ │ │ │ - mov.w r1, r9, lsl #3 │ │ │ │ + vldr d7, [r7, #-192] @ 0xffffff40 │ │ │ │ vstr d3, [sp, #80] @ 0x50 │ │ │ │ - add.w fp, r7, r1 │ │ │ │ - vldr d3, [r6, #-184] @ 0xffffff48 │ │ │ │ - add.w r2, fp, r3 │ │ │ │ + vldr d3, [r7, #-184] @ 0xffffff48 │ │ │ │ + vstr d4, [sp, #88] @ 0x58 │ │ │ │ + vldr d4, [r0] │ │ │ │ + add.w r0, sl, r3 │ │ │ │ vstr d11, [sp, #264] @ 0x108 │ │ │ │ - vstr d12, [sp, #272] @ 0x110 │ │ │ │ + vldr d2, [r0] │ │ │ │ + str r0, [sp, #20] │ │ │ │ + add.w r0, r9, r9, lsl #2 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ + vstr d12, [sp, #272] @ 0x110 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - vldr d3, [r6, #-64] @ 0xffffffc0 │ │ │ │ + vldr d3, [r7, #-64] @ 0xffffffc0 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - add.w r4, lr, r1 │ │ │ │ - mov r0, r4 │ │ │ │ + add.w r4, lr, r2 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vsub.f64 d1, d5, d6 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ - vldr d5, [r6, #-224] @ 0xffffff20 │ │ │ │ + vldr d5, [r7, #-224] @ 0xffffff20 │ │ │ │ vsub.f64 d0, d4, d7 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ - vstr d2, [sp, #96] @ 0x60 │ │ │ │ vldr d4, [r4] │ │ │ │ - mul.w r4, r5, r9 │ │ │ │ + vstr d2, [sp, #96] @ 0x60 │ │ │ │ vstr d1, [sp, #104] @ 0x68 │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ vstr d0, [sp, #112] @ 0x70 │ │ │ │ vstr d7, [sp, #120] @ 0x78 │ │ │ │ vldr d7, [fp] │ │ │ │ - vldr d3, [r6, #-216] @ 0xffffff28 │ │ │ │ - str r2, [sp, #28] │ │ │ │ - vldr d1, [r6, #-88] @ 0xffffffa8 │ │ │ │ + vldr d3, [r7, #-216] @ 0xffffff28 │ │ │ │ + strd r4, r5, [sp, #24] │ │ │ │ + vldr d1, [r7, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ - str r0, [sp, #24] │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vldr d3, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r7, #-96] @ 0xffffffa0 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - adds r2, r0, r3 │ │ │ │ - mul.w r0, r5, r9 │ │ │ │ - str r2, [sp, #32] │ │ │ │ - movs r5, #24 │ │ │ │ - vldr d2, [r2] │ │ │ │ - adds r2, r7, r0 │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, r4, r3 │ │ │ │ + sub.w r4, r2, r9 │ │ │ │ + vldr d2, [r5] │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r5, [sp, #32] │ │ │ │ + add.w r5, r6, r4 │ │ │ │ + str r5, [sp, #36] @ 0x24 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vldr d1, [r6, #-152] @ 0xffffff68 │ │ │ │ + vldr d1, [r7, #-152] @ 0xffffff68 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ - vldr d3, [r6, #-24] @ 0xffffffe8 │ │ │ │ + vldr d3, [r7, #-24] @ 0xffffffe8 │ │ │ │ vadd.f64 d8, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d9, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r6, #-32] @ 0xffffffe0 │ │ │ │ + vldr d5, [r7, #-32] @ 0xffffffe0 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d10, d7, d6 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, lr, r0 │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, lr, r4 │ │ │ │ + vldr d4, [r5] │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ + add.w r5, r6, r1 │ │ │ │ vstr d9, [sp, #136] @ 0x88 │ │ │ │ - vldr d4, [r2] │ │ │ │ - mul.w r2, r5, r9 │ │ │ │ - vstr d6, [sp, #152] @ 0x98 │ │ │ │ - adds r5, r7, r2 │ │ │ │ str r5, [sp, #44] @ 0x2c │ │ │ │ - vmul.f64 d6, d4, d3 │ │ │ │ + vstr d6, [sp, #152] @ 0x98 │ │ │ │ vstr d10, [sp, #144] @ 0x90 │ │ │ │ + vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vldr d3, [r6, #-160] @ 0xffffff60 │ │ │ │ + vldr d3, [r7, #-160] @ 0xffffff60 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vldr d5, [r5] │ │ │ │ - add.w r5, lr, r2 │ │ │ │ - str r5, [sp, #48] @ 0x30 │ │ │ │ + add.w r5, lr, r1 │ │ │ │ vldr d2, [r5] │ │ │ │ - add.w r5, ip, r0 │ │ │ │ - add r0, r8 │ │ │ │ - str r5, [sp, #52] @ 0x34 │ │ │ │ - str r0, [sp, #56] @ 0x38 │ │ │ │ + str r5, [sp, #48] @ 0x30 │ │ │ │ + add.w r5, ip, r4 │ │ │ │ + add r4, r8 │ │ │ │ + strd r5, r4, [sp, #52] @ 0x34 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d5, d2, d3 │ │ │ │ vadd.f64 d9, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d10, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + vldr d5, [r4] │ │ │ │ vstr d9, [sp, #160] @ 0xa0 │ │ │ │ - vldr d5, [r0] │ │ │ │ - add.w r0, ip, r4 │ │ │ │ - add r4, r8 │ │ │ │ + add.w r4, ip, r0 │ │ │ │ + add r0, r8 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vstr d10, [sp, #168] @ 0xa8 │ │ │ │ vstr d8, [sp, #176] @ 0xb0 │ │ │ │ vstr d7, [sp, #184] @ 0xb8 │ │ │ │ vldr d7, [r5] │ │ │ │ - add.w r5, ip, r2 │ │ │ │ - vldr d6, [r6, #-16] │ │ │ │ - add r2, r8 │ │ │ │ - vldr d10, [r6, #-8] │ │ │ │ - vldr d4, [r0] │ │ │ │ - vldr d1, [r6, #-136] @ 0xffffff78 │ │ │ │ + vldr d6, [r7, #-16] │ │ │ │ + str r4, [sp, #60] @ 0x3c │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, ip, r1 │ │ │ │ + add r1, r8 │ │ │ │ + vldr d10, [r7, #-8] │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ + vldr d8, [r7, #-200] @ 0xffffff38 │ │ │ │ + vldr d1, [r7, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d9, d5, d10 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ + ldr r5, [sp, #72] @ 0x48 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ - vldr d7, [r6, #-80] @ 0xffffffb0 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - vldr d8, [r6, #-200] @ 0xffffff38 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d5, [r6, #-72] @ 0xffffffb8 │ │ │ │ - str r0, [sp, #60] @ 0x3c │ │ │ │ + vldr d6, [r0] │ │ │ │ + vldr d5, [r7, #-72] @ 0xffffffb8 │ │ │ │ + vldr d7, [r7, #-80] @ 0xffffffb0 │ │ │ │ vmul.f64 d3, d6, d5 │ │ │ │ vmla.f64 d3, d4, d7 │ │ │ │ vmul.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r5] │ │ │ │ - add.w r5, ip, r1 │ │ │ │ - add r1, r8 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, ip, r2 │ │ │ │ + add r2, r8 │ │ │ │ + vldr d0, [r2] │ │ │ │ + str r4, [sp, #68] @ 0x44 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d6, [r2] │ │ │ │ - vldr d7, [r6, #-144] @ 0xffffff70 │ │ │ │ - vldr d0, [r1] │ │ │ │ + vldr d6, [r1] │ │ │ │ + vldr d7, [r7, #-144] @ 0xffffff70 │ │ │ │ vmul.f64 d2, d6, d1 │ │ │ │ vmla.f64 d2, d5, d7 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vldr d1, [r6, #-208] @ 0xffffff30 │ │ │ │ + vldr d1, [r7, #-208] @ 0xffffff30 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vldr d7, [r4] │ │ │ │ vmul.f64 d6, d0, d8 │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ + add.w r4, ip, r5 │ │ │ │ + add r5, r8 │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ vmla.f64 d6, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - add.w r0, ip, r5 │ │ │ │ - add r5, r8 │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ - vnmls.f64 d7, d0, d1 │ │ │ │ - vadd.f64 d0, d9, d2 │ │ │ │ vadd.f64 d12, d10, d5 │ │ │ │ - vsub.f64 d9, d9, d2 │ │ │ │ vsub.f64 d10, d10, d5 │ │ │ │ vldr d5, [r8] │ │ │ │ + vnmls.f64 d7, d0, d1 │ │ │ │ + vadd.f64 d0, d9, d2 │ │ │ │ + vsub.f64 d9, d9, d2 │ │ │ │ vadd.f64 d11, d3, d6 │ │ │ │ - vstr d0, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ + vstr d0, [sp, #192] @ 0xc0 │ │ │ │ vstr d12, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d1, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d8, d0, d11 │ │ │ │ vstr d11, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d11, d10, d6 │ │ │ │ vsub.f64 d10, d10, d6 │ │ │ │ - vldr d6, [r6, #-240] @ 0xffffff10 │ │ │ │ + vldr d6, [r7, #-240] @ 0xffffff10 │ │ │ │ vstr d1, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d1, d12, d1 │ │ │ │ vsub.f64 d12, d9, d7 │ │ │ │ vadd.f64 d9, d9, d7 │ │ │ │ vldr d7, [ip] │ │ │ │ vstr d8, [sp, #280] @ 0x118 │ │ │ │ vstr d1, [sp, #288] @ 0x120 │ │ │ │ - vldr d1, [r6, #-232] @ 0xffffff18 │ │ │ │ + vldr d1, [r7, #-232] @ 0xffffff18 │ │ │ │ vmul.f64 d2, d5, d1 │ │ │ │ vmul.f64 d1, d7, d1 │ │ │ │ vmla.f64 d2, d7, d6 │ │ │ │ - vldr d7, [r0] │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - add r3, r8 │ │ │ │ + vldr d7, [r4] │ │ │ │ vnmls.f64 d1, d5, d6 │ │ │ │ + add.w r4, ip, r3 │ │ │ │ + add r3, r8 │ │ │ │ + vldr d6, [r7, #-48] @ 0xffffffd0 │ │ │ │ vldr d5, [r5] │ │ │ │ - vldr d6, [r6, #-48] @ 0xffffffd0 │ │ │ │ - vldr d8, [r6, #-40] @ 0xffffffd8 │ │ │ │ - vldr d3, [r6, #-104] @ 0xffffff98 │ │ │ │ - str r0, [sp, #76] @ 0x4c │ │ │ │ + vldr d8, [r7, #-40] @ 0xffffffd8 │ │ │ │ + str r4, [sp, #76] @ 0x4c │ │ │ │ + vldr d13, [r7, #-168] @ 0xffffff58 │ │ │ │ + vldr d3, [r7, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d0, d5, d8 │ │ │ │ vmul.f64 d8, d7, d8 │ │ │ │ vmla.f64 d0, d7, d6 │ │ │ │ - vldr d7, [r6, #-112] @ 0xffffff90 │ │ │ │ - vldr d13, [r6, #-168] @ 0xffffff58 │ │ │ │ vnmls.f64 d8, d5, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - vldr d5, [r0] │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ + vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ + vldr d5, [r4] │ │ │ │ vmul.f64 d4, d6, d3 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ vmla.f64 d4, d5, d7 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ - add r0, ip │ │ │ │ - str r0, [sp, #312] @ 0x138 │ │ │ │ - vldr d3, [r6, #-176] @ 0xffffff50 │ │ │ │ - adds r6, #240 @ 0xf0 │ │ │ │ + add r4, ip │ │ │ │ + vldr d3, [r7, #-176] @ 0xffffff50 │ │ │ │ + add.w r7, r7, #240 @ 0xf0 │ │ │ │ + str r4, [sp, #312] @ 0x138 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d6, [r0] │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ - add r0, r8 │ │ │ │ - str r0, [sp, #0] │ │ │ │ - vldr d7, [r0] │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ + vldr d6, [r4] │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + add r4, r8 │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r4, [sp, #0] │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ vstr d7, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vmla.f64 d7, d6, d3 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ vldr d13, [sp, #224] @ 0xe0 │ │ │ │ vnmls.f64 d6, d13, d3 │ │ │ │ vadd.f64 d13, d2, d4 │ │ │ │ vsub.f64 d4, d2, d4 │ │ │ │ vldr d2, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d3, d0, d7 │ │ │ │ - vstr d13, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d0, d7, d0 │ │ │ │ + vstr d13, [sp, #224] @ 0xe0 │ │ │ │ vstr d3, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d3, d13, d3 │ │ │ │ vadd.f64 d13, d8, d6 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ vstr d3, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d3, d1, d5 │ │ │ │ - vsub.f64 d8, d4, d6 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ + vsub.f64 d8, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vldr d1, [sp, #184] @ 0xb8 │ │ │ │ - vstr d13, [sp, #256] @ 0x100 │ │ │ │ - vstr d3, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d13, d3, d13 │ │ │ │ vadd.f64 d7, d5, d0 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ + vldr d0, [sp, #112] @ 0x70 │ │ │ │ + vstr d3, [sp, #248] @ 0xf8 │ │ │ │ vstr d6, [sp, #304] @ 0x130 │ │ │ │ vldr d6, [sp, #144] @ 0x90 │ │ │ │ - vldr d0, [sp, #112] @ 0x70 │ │ │ │ + vstr d13, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d13, d3, d13 │ │ │ │ vstr d5, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ vldr d5, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d4, d5, d0 │ │ │ │ - vldr d0, [pc, #828] @ 5a098 │ │ │ │ + vldr d0, [pc, #844] @ 5ec10 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d5, d1, d6 │ │ │ │ - vldr d1, [sp, #104] @ 0x68 │ │ │ │ vldr d6, [sp, #80] @ 0x50 │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vmul.f64 d1, d8, d0 │ │ │ │ vmul.f64 d8, d8, d14 │ │ │ │ vmla.f64 d1, d7, d14 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vmul.f64 d5, d11, d14 │ │ │ │ vnmls.f64 d5, d12, d0 │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vldr d1, [pc, #752] @ 5a098 │ │ │ │ + vldr d1, [pc, #768] @ 5ec10 │ │ │ │ vnmls.f64 d8, d7, d1 │ │ │ │ vmul.f64 d7, d12, d14 │ │ │ │ vmla.f64 d7, d11, d1 │ │ │ │ vsub.f64 d1, d8, d7 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vstr d8, [r0] │ │ │ │ + vstr d8, [r4] │ │ │ │ vsub.f64 d8, d7, d3 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vsub.f64 d7, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ vldr d11, [sp, #264] @ 0x108 │ │ │ │ vldr d12, [sp, #272] @ 0x110 │ │ │ │ vstr d8, [r3] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ vldr d8, [sp, #128] @ 0x80 │ │ │ │ vldr d0, [sp, #288] @ 0x120 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ vstr d2, [r3] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ vldr d2, [sp, #96] @ 0x60 │ │ │ │ vstr d3, [r3] │ │ │ │ vstr d7, [lr] │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d3, [sp, #168] @ 0xa8 │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ vsub.f64 d5, d11, d2 │ │ │ │ + vldr d3, [sp, #168] @ 0xa8 │ │ │ │ vstr d7, [r8] │ │ │ │ vstr d4, [r3] │ │ │ │ - vldr d4, [sp, #136] @ 0x88 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ + vldr d4, [sp, #136] @ 0x88 │ │ │ │ + vstr d6, [r3] │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ vsub.f64 d7, d4, d3 │ │ │ │ vldr d3, [sp, #160] @ 0xa0 │ │ │ │ vldr d4, [sp, #240] @ 0xf0 │ │ │ │ - vstr d6, [r3] │ │ │ │ vsub.f64 d6, d3, d8 │ │ │ │ vldr d3, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d8, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d4, d4, d13 │ │ │ │ vsub.f64 d7, d12, d3 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d8, d0 │ │ │ │ vadd.f64 d8, d8, d0 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vldr d4, [sp, #240] @ 0xf0 │ │ │ │ @@ -98502,48 +100923,47 @@ │ │ │ │ vsub.f64 d0, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vsub.f64 d8, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ vmul.f64 d0, d0, d15 │ │ │ │ vstr d8, [r3] │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d8, d4, d3 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ vsub.f64 d4, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - vstr d8, [r4] │ │ │ │ - vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #312] @ 0x138 │ │ │ │ + vstr d8, [r0] │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ + vstr d2, [r0] │ │ │ │ vstr d3, [r3] │ │ │ │ - vstr d4, [r0] │ │ │ │ + vstr d4, [r4] │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r1] │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldrd r4, r0, [sp, #16] │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ vldr d0, [sp, #112] @ 0x70 │ │ │ │ - vldr d1, [sp, #104] @ 0x68 │ │ │ │ - vldr d13, [sp, #304] @ 0x130 │ │ │ │ vstr d5, [r4] │ │ │ │ + ldr r4, [sp, #60] @ 0x3c │ │ │ │ + vstr d7, [r3] │ │ │ │ vldr d5, [sp, #88] @ 0x58 │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ - vldr d8, [sp, #296] @ 0x128 │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ + vldr d13, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d6, d5, d0 │ │ │ │ + vldr d8, [sp, #296] @ 0x128 │ │ │ │ vldr d5, [sp, #152] @ 0x98 │ │ │ │ vldr d0, [sp, #184] @ 0xb8 │ │ │ │ - vstr d7, [r4] │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ vadd.f64 d7, d5, d0 │ │ │ │ vldr d0, [sp, #144] @ 0x90 │ │ │ │ vldr d5, [sp, #176] @ 0xb0 │ │ │ │ - ldr r1, [sp, #68] @ 0x44 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vadd.f64 d5, d0, d5 │ │ │ │ - vldr d0, [pc, #392] @ 5a098 │ │ │ │ + vldr d0, [pc, #408] @ 5ec10 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vmul.f64 d4, d10, d0 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d4, d9, d14 │ │ │ │ @@ -98564,673 +100984,672 @@ │ │ │ │ vsub.f64 d0, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vstr d0, [r0] │ │ │ │ vsub.f64 d0, d5, d3 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ vsub.f64 d5, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ - ldr r0, [sp, #60] @ 0x3c │ │ │ │ vstr d0, [r5] │ │ │ │ vstr d2, [fp] │ │ │ │ - vstr d3, [r1] │ │ │ │ + vstr d3, [r3] │ │ │ │ + vldr d2, [sp, #96] @ 0x60 │ │ │ │ vstr d5, [sl] │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d2, [sp, #96] @ 0x60 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + ldr r5, [sp, #28] │ │ │ │ vldr d4, [sp, #136] @ 0x88 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vstr d6, [r3] │ │ │ │ - vadd.f64 d6, d11, d2 │ │ │ │ + vstr d5, [r3] │ │ │ │ vldr d5, [sp, #128] @ 0x80 │ │ │ │ + vstr d6, [r5] │ │ │ │ + vadd.f64 d6, d11, d2 │ │ │ │ vldr d2, [sp, #160] @ 0xa0 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d7, [r4] │ │ │ │ vadd.f64 d7, d5, d2 │ │ │ │ vadd.f64 d5, d4, d10 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #120] @ 0x78 │ │ │ │ - vldr d13, [sp, #224] @ 0xe0 │ │ │ │ - vldr d2, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d7, d12, d7 │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ vldr d0, [sp, #192] @ 0xc0 │ │ │ │ vldr d11, [sp, #200] @ 0xc8 │ │ │ │ - vldr d12, [sp, #208] @ 0xd0 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d7, d12, d7 │ │ │ │ + vldr d13, [sp, #224] @ 0xe0 │ │ │ │ + vldr d2, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ + vldr d12, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d5, d13, d2 │ │ │ │ vadd.f64 d2, d0, d11 │ │ │ │ - vldr d13, [sp, #256] @ 0x100 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ vldr d0, [sp, #248] @ 0xf8 │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ + vldr d13, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d1, d5, d2 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ + ldr r4, [sp, #76] @ 0x4c │ │ │ │ vldr d5, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d0, d0, d13 │ │ │ │ - ldr r0, [sp, #76] @ 0x4c │ │ │ │ vadd.f64 d5, d12, d5 │ │ │ │ vsub.f64 d8, d0, d5 │ │ │ │ vadd.f64 d5, d0, d5 │ │ │ │ vsub.f64 d0, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ - vstr d0, [r3] │ │ │ │ + vstr d0, [r5] │ │ │ │ vsub.f64 d0, d5, d4 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vsub.f64 d5, d6, d8 │ │ │ │ + ldr r5, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vstr d0, [r3] │ │ │ │ - vstr d3, [r7] │ │ │ │ ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d3, [r6] │ │ │ │ vstr d4, [ip] │ │ │ │ vstr d5, [r5] │ │ │ │ vsub.f64 d5, d2, d7 │ │ │ │ - adds r3, #1 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #440] @ 0x1b8 │ │ │ │ ldr r3, [sp, #316] @ 0x13c │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vstr d5, [r2] │ │ │ │ - add r7, r3 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ + vstr d5, [r1] │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d7, [r4] │ │ │ │ + add r6, r3 │ │ │ │ add ip, r3 │ │ │ │ ldr r3, [sp, #320] @ 0x140 │ │ │ │ add lr, r3 │ │ │ │ add r8, r3 │ │ │ │ ldr r3, [sp, #324] @ 0x144 │ │ │ │ - vstr d6, [r2] │ │ │ │ eor.w r9, r9, r3 │ │ │ │ - vstr d7, [r0] │ │ │ │ - ldrd r2, r3, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r3, [sp, #444] @ 0x1bc │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 59968 │ │ │ │ + bne.w 5e4c0 │ │ │ │ add sp, #332 @ 0x14c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 5a354 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 5eecc ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ │ │ │ │ -0005a0a0 : │ │ │ │ - ldr r2, [pc, #12] @ (5a0b0 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (5a0b4 ) │ │ │ │ +0005ec18 : │ │ │ │ + ldr r2, [pc, #12] @ (5ec28 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (5ec2c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - cmp r7, #30 │ │ │ │ + strh r4, [r4, r6] │ │ │ │ movs r4, r0 │ │ │ │ - ldr.w pc, [r5, #255]! │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r4, r3 │ │ │ │ - mov r8, r1 │ │ │ │ + pld [fp, #255]! │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #764 @ 0x2fc │ │ │ │ - mov fp, r0 │ │ │ │ - mov.w r0, #496 @ 0x1f0 │ │ │ │ - mov r9, r2 │ │ │ │ - ldr r2, [pc, #92] @ (5a130 ) │ │ │ │ - ldr r3, [sp, #872] @ 0x368 │ │ │ │ - add r2, pc │ │ │ │ - ldr r5, [sp, #868] @ 0x364 │ │ │ │ - subs r1, r3, #1 │ │ │ │ + sub.w sp, sp, #756 @ 0x2f4 │ │ │ │ + ldr r2, [sp, #856] @ 0x358 │ │ │ │ ldr r3, [sp, #864] @ 0x360 │ │ │ │ - mla sl, r0, r1, r3 │ │ │ │ - ldrd r3, r1, [sp, #872] @ 0x368 │ │ │ │ - cmp r3, r1 │ │ │ │ - bge.w 5b2ce │ │ │ │ - ldr r3, [sp, #880] @ 0x370 │ │ │ │ - mov lr, r8 │ │ │ │ - vldr d14, [pc, #40] @ 5a118 │ │ │ │ + ldr r1, [pc, #96] @ (5ecb8 ) │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + rsb r3, r3, r3, lsl #5 │ │ │ │ + add r1, pc │ │ │ │ + add.w sl, r2, r3, lsl #4 │ │ │ │ + ldrd r3, r2, [sp, #864] @ 0x360 │ │ │ │ + cmp r3, r2 │ │ │ │ + bge.w 5fe72 │ │ │ │ + ldr r3, [sp, #872] @ 0x368 │ │ │ │ + mov fp, r0 │ │ │ │ + mov ip, r6 │ │ │ │ + mov r9, r7 │ │ │ │ mov r8, sl │ │ │ │ - vldr d12, [pc, #40] @ 5a120 │ │ │ │ - mov ip, r5 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [sp, #748] @ 0x2ec │ │ │ │ - negs r3, r3 │ │ │ │ - str r3, [sp, #752] @ 0x2f0 │ │ │ │ - ldr r3, [pc, #48] @ (5a134 ) │ │ │ │ - vldr d15, [pc, #32] @ 5a128 │ │ │ │ - ldr r3, [r2, r3] │ │ │ │ - str.w r9, [sp, #4] │ │ │ │ - str r4, [sp, #16] │ │ │ │ + vldr d14, [pc, #36] @ 5eca0 │ │ │ │ + vldr d12, [pc, #40] @ 5eca8 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d15, [pc, #40] @ 5ecb0 │ │ │ │ + str r3, [sp, #740] @ 0x2e4 │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str r3, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r3, [pc, #40] @ (5ecbc ) │ │ │ │ + ldr r3, [r1, r3] │ │ │ │ + str r5, [sp, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #756] @ 0x2f4 │ │ │ │ - b.n 5a138 │ │ │ │ + str r3, [sp, #748] @ 0x2ec │ │ │ │ + b.n 5ecc0 │ │ │ │ nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 5a398 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 5ef20 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 5a3e4 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 5ef6c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - ldr r2, [pc, #960] @ (5a4f4 ) │ │ │ │ + ldr r4, [r4, #116] @ 0x74 │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ - mov.w r2, ip, lsl #6 │ │ │ │ - add.w r3, fp, r2 │ │ │ │ + ldr r3, [sp, #860] @ 0x35c │ │ │ │ + mov.w r4, #88 @ 0x58 │ │ │ │ + vldr d1, [r8, #120] @ 0x78 │ │ │ │ vldr d4, [r8, #248] @ 0xf8 │ │ │ │ - adds r1, r7, r2 │ │ │ │ + mov.w r1, r3, lsl #6 │ │ │ │ vldr d7, [r8, #240] @ 0xf0 │ │ │ │ - str r3, [sp, #24] │ │ │ │ - movs r4, #96 @ 0x60 │ │ │ │ + add.w r2, r9, r1 │ │ │ │ + add.w r3, fp, r1 │ │ │ │ + vldr d8, [r8, #376] @ 0x178 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + vldr d5, [r2] │ │ │ │ + str r2, [sp, #16] │ │ │ │ + ldr r2, [sp, #860] @ 0x35c │ │ │ │ vldr d6, [r3] │ │ │ │ - mov.w r3, ip, lsl #5 │ │ │ │ - vldr d5, [r1] │ │ │ │ - adds r5, r7, r3 │ │ │ │ - add.w r0, fp, r3 │ │ │ │ - vldr d1, [r8, #120] @ 0x78 │ │ │ │ - str r1, [sp, #32] │ │ │ │ - mul.w r1, r4, ip │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - vldr d2, [r5] │ │ │ │ + vldr d9, [fp] │ │ │ │ + mov.w r2, r2, lsl #5 │ │ │ │ + vldr d10, [r9] │ │ │ │ + add.w r7, r9, r2 │ │ │ │ + add.w r6, fp, r2 │ │ │ │ + ldr r0, [sp, #860] @ 0x35c │ │ │ │ vmla.f64 d3, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - adds r4, r0, r2 │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d4, d2, d1 │ │ │ │ - vldr d8, [r8, #376] @ 0x178 │ │ │ │ - vldr d9, [fp] │ │ │ │ - movs r6, #120 @ 0x78 │ │ │ │ + str r6, [sp, #24] │ │ │ │ + vldr d2, [r7] │ │ │ │ + str r7, [sp, #32] │ │ │ │ + add r7, r1 │ │ │ │ + vldr d0, [r7] │ │ │ │ + add.w r5, r0, r0, lsl #1 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ + str r7, [sp, #48] @ 0x30 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add r6, r1 │ │ │ │ + mov.w r0, r5, lsl #5 │ │ │ │ + vmul.f64 d4, d2, d1 │ │ │ │ vldr d5, [r8, #112] @ 0x70 │ │ │ │ - vldr d7, [r0] │ │ │ │ - adds r0, r5, r2 │ │ │ │ - vldr d10, [r7] │ │ │ │ - mov.w r9, #80 @ 0x50 │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ - mov.w sl, #112 @ 0x70 │ │ │ │ + add.w r7, ip, r0 │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d4, d7, d5 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d0, [r0] │ │ │ │ - mul.w r9, r9, ip │ │ │ │ vldr d1, [r8, #368] @ 0x170 │ │ │ │ - mul.w sl, sl, ip │ │ │ │ - str r5, [sp, #48] @ 0x30 │ │ │ │ - add.w r5, lr, r1 │ │ │ │ vnmls.f64 d7, d2, d5 │ │ │ │ - vldr d5, [r4] │ │ │ │ + vldr d5, [r6] │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ - add.w r0, lr, r2 │ │ │ │ vmla.f64 d2, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - add r1, r4 │ │ │ │ - add r2, r4 │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vadd.f64 d0, d9, d3 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ vadd.f64 d1, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - vstr d1, [sp, #632] @ 0x278 │ │ │ │ + vstr d8, [sp, #616] @ 0x268 │ │ │ │ + vstr d1, [sp, #624] @ 0x270 │ │ │ │ vsub.f64 d1, d10, d6 │ │ │ │ vadd.f64 d10, d10, d6 │ │ │ │ - vstr d8, [sp, #624] @ 0x270 │ │ │ │ - vldr d6, [lr] │ │ │ │ + vldr d6, [ip] │ │ │ │ vsub.f64 d2, d1, d4 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ - vstr d4, [sp, #648] @ 0x288 │ │ │ │ + vstr d2, [sp, #632] @ 0x278 │ │ │ │ + vstr d4, [sp, #640] @ 0x280 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d2, [sp, #640] @ 0x280 │ │ │ │ vsub.f64 d3, d9, d4 │ │ │ │ vadd.f64 d0, d9, d4 │ │ │ │ vadd.f64 d11, d7, d10 │ │ │ │ vsub.f64 d10, d10, d7 │ │ │ │ - vldr d4, [r4] │ │ │ │ - vstr d3, [sp, #656] @ 0x290 │ │ │ │ - vstr d0, [sp, #664] @ 0x298 │ │ │ │ - vstr d11, [sp, #256] @ 0x100 │ │ │ │ - vstr d10, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d11, [sp, #248] @ 0xf8 │ │ │ │ + vstr d3, [sp, #648] @ 0x288 │ │ │ │ + vstr d0, [sp, #656] @ 0x290 │ │ │ │ + vstr d10, [sp, #664] @ 0x298 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + str r7, [sp, #56] @ 0x38 │ │ │ │ vldr d7, [r8] │ │ │ │ vldr d3, [r8, #8] │ │ │ │ + add r0, r3 │ │ │ │ + vldr d4, [r3] │ │ │ │ + str r0, [sp, #64] @ 0x40 │ │ │ │ + vldr d8, [r8, #136] @ 0x88 │ │ │ │ vldr d10, [r8, #392] @ 0x188 │ │ │ │ - vldr d1, [r8, #264] @ 0x108 │ │ │ │ vmul.f64 d5, d4, d3 │ │ │ │ - str r2, [sp, #92] @ 0x5c │ │ │ │ + vldr d1, [r8, #264] @ 0x108 │ │ │ │ + ldr r6, [sp, #860] @ 0x35c │ │ │ │ vmla.f64 d5, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r1] │ │ │ │ - vldr d8, [r8, #136] @ 0x88 │ │ │ │ - str r5, [sp, #72] @ 0x48 │ │ │ │ + vldr d3, [r0] │ │ │ │ + add.w r0, ip, r1 │ │ │ │ + add r1, r3 │ │ │ │ + mov.w lr, r6, lsl #4 │ │ │ │ + str r0, [sp, #72] @ 0x48 │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vldr d7, [r7] │ │ │ │ vmul.f64 d9, d3, d10 │ │ │ │ vldr d4, [r8, #384] @ 0x180 │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ vmla.f64 d9, d7, d4 │ │ │ │ vldr d7, [r8, #256] @ 0x100 │ │ │ │ vnmls.f64 d10, d3, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, ip, r2 │ │ │ │ + add r2, r3 │ │ │ │ vldr d3, [r0] │ │ │ │ - add.w r2, lr, r3 │ │ │ │ - add r3, r4 │ │ │ │ - str r3, [sp, #104] @ 0x68 │ │ │ │ + sub.w r0, lr, r6 │ │ │ │ + mul.w r6, r4, r6 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ + mov r4, r3 │ │ │ │ + vldr d0, [r2] │ │ │ │ + str r2, [sp, #92] @ 0x5c │ │ │ │ + add.w r2, r3, r0 │ │ │ │ + add.w r7, ip, r6 │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ - str r2, [sp, #96] @ 0x60 │ │ │ │ vmla.f64 d2, d3, d7 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ - vldr d0, [r3] │ │ │ │ - mul.w r3, r6, ip │ │ │ │ vldr d1, [r8, #128] @ 0x80 │ │ │ │ - mov r6, r3 │ │ │ │ vnmls.f64 d3, d4, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ + vldr d7, [r1] │ │ │ │ vmul.f64 d4, d0, d8 │ │ │ │ - add.w r2, lr, r3 │ │ │ │ - str r2, [sp, #108] @ 0x6c │ │ │ │ + add.w r1, ip, r0 │ │ │ │ + str r1, [sp, #96] @ 0x60 │ │ │ │ vmla.f64 d4, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d0, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vadd.f64 d1, d9, d4 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ vadd.f64 d13, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ vadd.f64 d0, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vstr d1, [sp, #680] @ 0x2a8 │ │ │ │ + vstr d13, [sp, #256] @ 0x100 │ │ │ │ + vstr d1, [sp, #672] @ 0x2a0 │ │ │ │ vadd.f64 d1, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vstr d13, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d13, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d11, d0, d1 │ │ │ │ - vadd.f64 d0, d0, d1 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d10, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mov r2, r4 │ │ │ │ - add r4, r3 │ │ │ │ - str r4, [sp, #112] @ 0x70 │ │ │ │ - vstr d11, [sp, #688] @ 0x2b0 │ │ │ │ - vstr d0, [sp, #272] @ 0x110 │ │ │ │ - vldr d5, [r4] │ │ │ │ - movs r4, #88 @ 0x58 │ │ │ │ - vstr d13, [sp, #280] @ 0x118 │ │ │ │ - vstr d2, [sp, #288] @ 0x120 │ │ │ │ - vstr d10, [sp, #296] @ 0x128 │ │ │ │ - mul.w r4, r4, ip │ │ │ │ - vstr d6, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d6, [r8, #480] @ 0x1e0 │ │ │ │ - adds r5, r2, r4 │ │ │ │ + vadd.f64 d0, d0, d1 │ │ │ │ + vstr d6, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d0, [sp, #264] @ 0x108 │ │ │ │ + vstr d13, [sp, #272] @ 0x110 │ │ │ │ + vstr d2, [sp, #280] @ 0x118 │ │ │ │ + vstr d10, [sp, #288] @ 0x120 │ │ │ │ + vstr d11, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d7, [r1] │ │ │ │ + strd r2, r7, [sp, #100] @ 0x64 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, r3, r6 │ │ │ │ + vldr d4, [r7] │ │ │ │ + str r2, [sp, #108] @ 0x6c │ │ │ │ vldr d10, [r8, #488] @ 0x1e8 │ │ │ │ - add.w r1, lr, r4 │ │ │ │ - str r5, [sp, #120] @ 0x78 │ │ │ │ - vldr d1, [r8, #232] @ 0xe8 │ │ │ │ + vldr d6, [r8, #480] @ 0x1e0 │ │ │ │ + ldr r7, [sp, #860] @ 0x35c │ │ │ │ vmul.f64 d9, d5, d10 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ + vldr d8, [r8, #104] @ 0x68 │ │ │ │ + vldr d1, [r8, #232] @ 0xe8 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ - vldr d4, [r1] │ │ │ │ - vldr d7, [r8, #352] @ 0x160 │ │ │ │ - str r1, [sp, #116] @ 0x74 │ │ │ │ - mov r1, r2 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ + vldr d6, [r2] │ │ │ │ + mov.w r2, r7, lsl #3 │ │ │ │ + vldr d7, [r8, #352] @ 0x160 │ │ │ │ + sub.w sl, r2, r7 │ │ │ │ vldr d5, [r8, #360] @ 0x168 │ │ │ │ - vldr d8, [r8, #104] @ 0x68 │ │ │ │ - mul.w r5, r5, ip │ │ │ │ + mov.w r7, sl, lsl #3 │ │ │ │ + mov.w sl, sl, lsl #4 │ │ │ │ + add.w r1, ip, r7 │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d3, d6, d5 │ │ │ │ vmla.f64 d3, d4, d7 │ │ │ │ vmul.f64 d4, d4, d5 │ │ │ │ - add.w r0, lr, r5 │ │ │ │ - adds r3, r2, r5 │ │ │ │ - str r0, [sp, #124] @ 0x7c │ │ │ │ - str r3, [sp, #128] @ 0x80 │ │ │ │ - vldr d5, [r0] │ │ │ │ - movs r0, #24 │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r1, r3, r7 │ │ │ │ + str r1, [sp, #116] @ 0x74 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d6, [r3] │ │ │ │ + vldr d6, [r1] │ │ │ │ + mov.w r1, r5, lsl #3 │ │ │ │ vldr d7, [r8, #224] @ 0xe0 │ │ │ │ - mul.w r0, r0, ip │ │ │ │ + add.w r3, ip, r1 │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ + str r1, [sp, #212] @ 0xd4 │ │ │ │ vmul.f64 d2, d6, d1 │ │ │ │ vmla.f64 d2, d5, d7 │ │ │ │ - add r1, r0 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - add.w r2, lr, r0 │ │ │ │ vldr d1, [r8, #96] @ 0x60 │ │ │ │ - vldr d0, [r1] │ │ │ │ - str r1, [sp, #136] @ 0x88 │ │ │ │ - mov.w r1, ip, lsl #4 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r4, r1 │ │ │ │ + mov.w r4, #104 @ 0x68 │ │ │ │ + vldr d0, [r3] │ │ │ │ + str r3, [sp, #124] @ 0x7c │ │ │ │ + add.w r3, fp, lr │ │ │ │ vmul.f64 d6, d0, d8 │ │ │ │ - add.w r3, fp, r1 │ │ │ │ - str r2, [sp, #132] @ 0x84 │ │ │ │ - adds r2, r7, r1 │ │ │ │ vmla.f64 d6, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - str r3, [sp, #144] @ 0x90 │ │ │ │ - str r1, [sp, #140] @ 0x8c │ │ │ │ - str r2, [sp, #148] @ 0x94 │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d0, d9, d2 │ │ │ │ vsub.f64 d9, d9, d2 │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d11, d0, d1 │ │ │ │ vsub.f64 d13, d0, d1 │ │ │ │ - vadd.f64 d1, d4, d7 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d0, d10, d5 │ │ │ │ + vadd.f64 d1, d4, d7 │ │ │ │ vsub.f64 d10, d10, d5 │ │ │ │ - vstr d11, [sp, #304] @ 0x130 │ │ │ │ - vsub.f64 d2, d9, d7 │ │ │ │ - vadd.f64 d7, d9, d7 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vstr d11, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d11, d0, d1 │ │ │ │ - vadd.f64 d5, d10, d6 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ + vstr d13, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d2, d9, d7 │ │ │ │ + vadd.f64 d5, d10, d6 │ │ │ │ + vadd.f64 d7, d9, d7 │ │ │ │ vsub.f64 d6, d10, d6 │ │ │ │ - vstr d13, [sp, #312] @ 0x138 │ │ │ │ - vstr d7, [sp, #344] @ 0x158 │ │ │ │ + vstr d11, [sp, #312] @ 0x138 │ │ │ │ + vstr d1, [sp, #320] @ 0x140 │ │ │ │ + vstr d2, [sp, #328] @ 0x148 │ │ │ │ + vstr d7, [sp, #336] @ 0x150 │ │ │ │ + vstr d5, [sp, #344] @ 0x158 │ │ │ │ + vstr d6, [sp, #352] @ 0x160 │ │ │ │ vldr d7, [r3] │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ - vstr d11, [sp, #320] @ 0x140 │ │ │ │ - vstr d1, [sp, #328] @ 0x148 │ │ │ │ - vstr d2, [sp, #336] @ 0x150 │ │ │ │ - vstr d6, [sp, #360] @ 0x168 │ │ │ │ - vstr d5, [sp, #352] @ 0x160 │ │ │ │ - vldr d5, [r2] │ │ │ │ - mul.w r2, r3, ip │ │ │ │ - vldr d9, [r8, #56] @ 0x38 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - add.w r1, fp, r2 │ │ │ │ + str r3, [sp, #128] @ 0x80 │ │ │ │ + add.w r3, r9, lr │ │ │ │ vldr d6, [r8, #48] @ 0x30 │ │ │ │ - mov r7, r2 │ │ │ │ + str r3, [sp, #132] @ 0x84 │ │ │ │ + vldr d5, [r3] │ │ │ │ + mov.w r3, r5, lsl #4 │ │ │ │ + vldr d9, [r8, #56] @ 0x38 │ │ │ │ + add.w r1, fp, r3 │ │ │ │ + str r1, [sp, #136] @ 0x88 │ │ │ │ + vldr d4, [r8, #184] @ 0xb8 │ │ │ │ + str r3, [sp, #232] @ 0xe8 │ │ │ │ + ldr r5, [sp, #860] @ 0x35c │ │ │ │ vmul.f64 d10, d5, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ - add r3, r2 │ │ │ │ - vldr d4, [r8, #184] @ 0xb8 │ │ │ │ - vmla.f64 d10, d7, d6 │ │ │ │ - vldr d7, [r8, #176] @ 0xb0 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ + vldr d1, [r8, #312] @ 0x138 │ │ │ │ + vldr d8, [r8, #440] @ 0x1b8 │ │ │ │ vnmls.f64 d9, d5, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ vldr d5, [r1] │ │ │ │ - str r3, [sp, #156] @ 0x9c │ │ │ │ - add.w r3, r2, r9 │ │ │ │ + add.w r1, r9, r3 │ │ │ │ + vmla.f64 d10, d7, d6 │ │ │ │ + add.w r3, r5, r5, lsl #2 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r1, [sp, #140] @ 0x8c │ │ │ │ + mov.w r1, r3, lsl #4 │ │ │ │ + vldr d7, [r8, #176] @ 0xb0 │ │ │ │ + add.w r5, fp, r1 │ │ │ │ + str r5, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d3, d6, d4 │ │ │ │ - str r1, [sp, #152] @ 0x98 │ │ │ │ + str r1, [sp, #224] @ 0xe0 │ │ │ │ vmla.f64 d3, d5, d7 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - add.w r1, fp, r9 │ │ │ │ - vldr d1, [r8, #312] @ 0x138 │ │ │ │ - add r2, sl │ │ │ │ - str r1, [sp, #160] @ 0xa0 │ │ │ │ - vldr d8, [r8, #440] @ 0x1b8 │ │ │ │ + vldr d4, [r5] │ │ │ │ + add.w r5, r9, r1 │ │ │ │ + add.w r1, r9, sl │ │ │ │ + vldr d0, [r1] │ │ │ │ + str r5, [sp, #148] @ 0x94 │ │ │ │ vnmls.f64 d5, d6, d7 │ │ │ │ - vldr d6, [r3] │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, fp, sl │ │ │ │ vldr d7, [r8, #304] @ 0x130 │ │ │ │ - vldr d4, [r1] │ │ │ │ - add.w r1, fp, sl │ │ │ │ + str r1, [sp, #156] @ 0x9c │ │ │ │ + add.w r1, fp, r2 │ │ │ │ + str r5, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d2, d6, d1 │ │ │ │ - vldr d0, [r2] │ │ │ │ - str r3, [sp, #164] @ 0xa4 │ │ │ │ - mov.w r3, ip, lsl #3 │ │ │ │ vmla.f64 d2, d4, d7 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ vldr d1, [r8, #432] @ 0x1b0 │ │ │ │ - str r1, [sp, #168] @ 0xa8 │ │ │ │ - str r2, [sp, #172] @ 0xac │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ + vldr d7, [r5] │ │ │ │ vmul.f64 d6, d0, d8 │ │ │ │ - add.w r1, fp, r3 │ │ │ │ - str r1, [sp, #180] @ 0xb4 │ │ │ │ vmla.f64 d6, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d1, d10, d2 │ │ │ │ vsub.f64 d10, d10, d2 │ │ │ │ vadd.f64 d0, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d13, d1, d0 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d0, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d13, [sp, #360] @ 0x168 │ │ │ │ + vstr d0, [sp, #696] @ 0x2b8 │ │ │ │ vadd.f64 d0, d9, d4 │ │ │ │ vsub.f64 d9, d9, d4 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vstr d13, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d11, d0, d1 │ │ │ │ - vadd.f64 d0, d0, d1 │ │ │ │ vsub.f64 d2, d9, d10 │ │ │ │ + vadd.f64 d0, d0, d1 │ │ │ │ vadd.f64 d10, d9, d10 │ │ │ │ - vstr d3, [sp, #400] @ 0x190 │ │ │ │ - vstr d7, [sp, #408] @ 0x198 │ │ │ │ - vstr d11, [sp, #712] @ 0x2c8 │ │ │ │ - vstr d0, [sp, #376] @ 0x178 │ │ │ │ - vstr d2, [sp, #384] @ 0x180 │ │ │ │ - vstr d10, [sp, #392] @ 0x188 │ │ │ │ + vstr d0, [sp, #368] @ 0x170 │ │ │ │ + vstr d2, [sp, #376] @ 0x178 │ │ │ │ + vstr d11, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d10, [sp, #384] @ 0x180 │ │ │ │ + str r1, [sp, #160] @ 0xa0 │ │ │ │ + ldr r5, [sp, #860] @ 0x35c │ │ │ │ + vstr d7, [sp, #400] @ 0x190 │ │ │ │ vldr d7, [r1] │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ - str r3, [sp, #176] @ 0xb0 │ │ │ │ - add r3, r1 │ │ │ │ + add.w r1, r9, r2 │ │ │ │ + vldr d5, [r1] │ │ │ │ + str r1, [sp, #164] @ 0xa4 │ │ │ │ + mul.w r1, r4, r5 │ │ │ │ vldr d9, [r8, #24] │ │ │ │ - str r3, [sp, #184] @ 0xb8 │ │ │ │ + vstr d3, [sp, #392] @ 0x188 │ │ │ │ vldr d6, [r8, #16] │ │ │ │ - vldr d5, [r3] │ │ │ │ - mul.w r3, r2, ip │ │ │ │ - str r3, [sp, #20] │ │ │ │ - add.w r2, fp, r3 │ │ │ │ - str r2, [sp, #188] @ 0xbc │ │ │ │ + add.w r4, fp, r1 │ │ │ │ + strd r1, r4, [sp, #168] @ 0xa8 │ │ │ │ + vldr d8, [r8, #152] @ 0x98 │ │ │ │ vmul.f64 d10, d5, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ - vmla.f64 d10, d7, d6 │ │ │ │ - mov r3, r1 │ │ │ │ vldr d4, [r8, #408] @ 0x198 │ │ │ │ - movs r1, #72 @ 0x48 │ │ │ │ - vldr d7, [r8, #400] @ 0x190 │ │ │ │ - vnmls.f64 d9, d5, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ - mul.w r1, r1, ip │ │ │ │ vldr d1, [r8, #280] @ 0x118 │ │ │ │ - add r3, r2 │ │ │ │ - str r3, [sp, #192] @ 0xc0 │ │ │ │ - add.w r2, fp, r1 │ │ │ │ - str r2, [sp, #196] @ 0xc4 │ │ │ │ - vldr d8, [r8, #152] @ 0x98 │ │ │ │ - vldr d5, [r3] │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ + vmla.f64 d10, d7, d6 │ │ │ │ + vnmls.f64 d9, d5, d6 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r9, r1 │ │ │ │ + add.w r1, r2, r5 │ │ │ │ + mov.w r5, r3, lsl #3 │ │ │ │ + vldr d7, [r8, #400] @ 0x190 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r4, [sp, #176] @ 0xb0 │ │ │ │ + add.w r3, fp, r5 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, fp, r1 │ │ │ │ + str r4, [sp, #180] @ 0xb4 │ │ │ │ + str r3, [sp, #188] @ 0xbc │ │ │ │ + str r5, [sp, #736] @ 0x2e0 │ │ │ │ vmul.f64 d2, d5, d4 │ │ │ │ - add r3, r1 │ │ │ │ vmla.f64 d2, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - str r3, [sp, #200] @ 0xc8 │ │ │ │ - vldr d4, [r2] │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, r9, r1 │ │ │ │ + str r4, [sp, #184] @ 0xb8 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ + vldr d5, [r4] │ │ │ │ vldr d7, [r8, #272] @ 0x110 │ │ │ │ vmul.f64 d3, d5, d1 │ │ │ │ - mul.w r3, r3, ip │ │ │ │ vmla.f64 d3, d4, d7 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ vldr d1, [r8, #144] @ 0x90 │ │ │ │ - add.w r2, fp, r3 │ │ │ │ - str r2, [sp, #204] @ 0xcc │ │ │ │ - str r3, [sp, #8] │ │ │ │ vnmls.f64 d4, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - add r2, r3 │ │ │ │ - str r2, [sp, #208] @ 0xd0 │ │ │ │ - vldr d0, [r2] │ │ │ │ - add.w r2, fp, r6 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r9, r5 │ │ │ │ + vldr d0, [r3] │ │ │ │ + str r3, [sp, #192] @ 0xc0 │ │ │ │ + add.w r3, fp, r0 │ │ │ │ vmul.f64 d5, d0, d8 │ │ │ │ vmla.f64 d5, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d0, d10, d3 │ │ │ │ vsub.f64 d10, d10, d3 │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vadd.f64 d13, d0, d1 │ │ │ │ - vstr d13, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d13, [sp, #408] @ 0x198 │ │ │ │ vsub.f64 d13, d0, d1 │ │ │ │ vadd.f64 d0, d9, d4 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d9, d9, d4 │ │ │ │ - vstr d13, [sp, #720] @ 0x2d0 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vstr d13, [sp, #712] @ 0x2c8 │ │ │ │ vsub.f64 d8, d0, d1 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ - vsub.f64 d6, d10, d7 │ │ │ │ - vadd.f64 d3, d10, d7 │ │ │ │ vadd.f64 d4, d9, d5 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ - vstr d8, [sp, #728] @ 0x2d8 │ │ │ │ - vldr d7, [r2] │ │ │ │ - str r2, [sp, #212] @ 0xd4 │ │ │ │ - mov r2, r6 │ │ │ │ - ldr r6, [sp, #4] │ │ │ │ + vsub.f64 d6, d10, d7 │ │ │ │ + vadd.f64 d3, d10, d7 │ │ │ │ + vstr d8, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d1, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d7, [r3] │ │ │ │ + str r3, [sp, #196] @ 0xc4 │ │ │ │ + add.w r3, r0, r9 │ │ │ │ + ldr r4, [sp, #212] @ 0xd4 │ │ │ │ + vstr d5, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d5, [r3] │ │ │ │ + vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ vldr d9, [r8, #472] @ 0x1d8 │ │ │ │ - add r2, r6 │ │ │ │ - vstr d5, [sp, #440] @ 0x1b8 │ │ │ │ - str r2, [sp, #216] @ 0xd8 │ │ │ │ - vstr d6, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add.w r2, fp, r4 │ │ │ │ + str r3, [sp, #200] @ 0xc8 │ │ │ │ + add.w r3, fp, r6 │ │ │ │ + add r6, r9 │ │ │ │ + vstr d4, [sp, #424] @ 0x1a8 │ │ │ │ vldr d6, [r8, #464] @ 0x1d0 │ │ │ │ - add r4, r6 │ │ │ │ - vstr d4, [sp, #432] @ 0x1b0 │ │ │ │ + str r3, [sp, #204] @ 0xcc │ │ │ │ + vldr d1, [r8, #216] @ 0xd8 │ │ │ │ vmul.f64 d10, d5, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ + vstr d3, [sp, #448] @ 0x1c0 │ │ │ │ vldr d4, [r8, #344] @ 0x158 │ │ │ │ + vldr d8, [r8, #88] @ 0x58 │ │ │ │ + vnmls.f64 d9, d5, d6 │ │ │ │ + vldr d5, [r6] │ │ │ │ vmla.f64 d10, d7, d6 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, fp, r7 │ │ │ │ + add r7, r9 │ │ │ │ vldr d7, [r8, #336] @ 0x150 │ │ │ │ - str r2, [sp, #220] @ 0xdc │ │ │ │ - vnmls.f64 d9, d5, d6 │ │ │ │ - vldr d5, [r4] │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, fp, r5 │ │ │ │ - add r5, r6 │ │ │ │ - vstr d1, [sp, #424] @ 0x1a8 │ │ │ │ + str r3, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d2, d5, d4 │ │ │ │ - vldr d1, [r8, #216] @ 0xd8 │ │ │ │ vmla.f64 d2, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ - vstr d3, [sp, #456] @ 0x1c8 │ │ │ │ - str r2, [sp, #224] @ 0xe0 │ │ │ │ - add.w r2, fp, r0 │ │ │ │ + vldr d4, [r3] │ │ │ │ + add.w r3, fp, r4 │ │ │ │ + str r3, [sp, #212] @ 0xd4 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d5, [r5] │ │ │ │ + vldr d5, [r7] │ │ │ │ vldr d7, [r8, #208] @ 0xd0 │ │ │ │ - add r0, r6 │ │ │ │ - vldr d8, [r8, #88] @ 0x58 │ │ │ │ vmul.f64 d3, d5, d1 │ │ │ │ - str r2, [sp, #228] @ 0xe4 │ │ │ │ vmla.f64 d3, d4, d7 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vldr d0, [r0] │ │ │ │ vldr d1, [r8, #80] @ 0x50 │ │ │ │ vnmls.f64 d4, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r9, r4 │ │ │ │ + vldr d0, [r3] │ │ │ │ + str r3, [sp, #216] @ 0xd8 │ │ │ │ + add.w r3, ip, lr │ │ │ │ vmul.f64 d5, d0, d8 │ │ │ │ vmla.f64 d5, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ vadd.f64 d0, d10, d3 │ │ │ │ vsub.f64 d10, d10, d3 │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ vadd.f64 d0, d9, d4 │ │ │ │ vsub.f64 d9, d9, d4 │ │ │ │ - vstr d1, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d8, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d1, [sp, #728] @ 0x2d8 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vadd.f64 d4, d9, d5 │ │ │ │ vsub.f64 d9, d9, d5 │ │ │ │ - vstr d8, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d11, d0, d1 │ │ │ │ vadd.f64 d0, d0, d1 │ │ │ │ - vstr d4, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d6, d10, d7 │ │ │ │ vadd.f64 d10, d10, d7 │ │ │ │ - vstr d11, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d0, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d9, [sp, #496] @ 0x1f0 │ │ │ │ - ldr r2, [sp, #140] @ 0x8c │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - add.w r6, lr, r2 │ │ │ │ - str r6, [sp, #140] @ 0x8c │ │ │ │ + vstr d11, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d0, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d4, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d9, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ + str r3, [sp, #220] @ 0xdc │ │ │ │ vldr d13, [r8, #72] @ 0x48 │ │ │ │ - vstr d6, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d7, [r6] │ │ │ │ - mov r6, r3 │ │ │ │ - add r6, r2 │ │ │ │ + vstr d6, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add lr, r4 │ │ │ │ + vstr d10, [sp, #504] @ 0x1f8 │ │ │ │ + mov r0, r4 │ │ │ │ + ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + vldr d5, [lr] │ │ │ │ vldr d6, [r8, #64] @ 0x40 │ │ │ │ - str r6, [sp, #232] @ 0xe8 │ │ │ │ - mov r2, r7 │ │ │ │ - vstr d10, [sp, #512] @ 0x200 │ │ │ │ - add r7, lr │ │ │ │ - vldr d5, [r6] │ │ │ │ - add.w r6, lr, r9 │ │ │ │ - add r9, r3 │ │ │ │ - vldr d10, [r8, #328] @ 0x148 │ │ │ │ - str r6, [sp, #236] @ 0xec │ │ │ │ + add.w r5, ip, r3 │ │ │ │ + vldr d8, [r8, #200] @ 0xc8 │ │ │ │ + str r5, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d11, d5, d13 │ │ │ │ vmul.f64 d13, d7, d13 │ │ │ │ - vmla.f64 d11, d7, d6 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, lr, sl │ │ │ │ - add sl, r3 │ │ │ │ + vldr d10, [r8, #328] @ 0x148 │ │ │ │ vldr d1, [r8, #456] @ 0x1c8 │ │ │ │ + vmla.f64 d11, d7, d6 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r4, r3 │ │ │ │ vnmls.f64 d13, d5, d6 │ │ │ │ - vldr d5, [r9] │ │ │ │ + vldr d5, [r5] │ │ │ │ + str r5, [sp, #228] @ 0xe4 │ │ │ │ + add.w r5, ip, sl │ │ │ │ + add sl, r4 │ │ │ │ vldr d6, [r8, #320] @ 0x140 │ │ │ │ vldr d3, [sl] │ │ │ │ vmul.f64 d9, d5, d10 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ - vmla.f64 d9, d7, d6 │ │ │ │ - vldr d7, [r6] │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ vmul.f64 d4, d3, d1 │ │ │ │ - str r7, [sp, #240] @ 0xf0 │ │ │ │ - vldr d8, [r8, #200] @ 0xc8 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ vldr d5, [r8, #448] @ 0x1c0 │ │ │ │ + vmla.f64 d9, d7, d6 │ │ │ │ + add.w r4, ip, r3 │ │ │ │ + vldr d7, [r5] │ │ │ │ + str r4, [sp, #232] @ 0xe8 │ │ │ │ vmla.f64 d4, d7, d5 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [r8, #192] @ 0xc0 │ │ │ │ + vsub.f64 d2, d13, d10 │ │ │ │ vsub.f64 d6, d11, d9 │ │ │ │ + vadd.f64 d13, d13, d10 │ │ │ │ vadd.f64 d9, d11, d9 │ │ │ │ vnmls.f64 d7, d3, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ - mov r7, r3 │ │ │ │ - vsub.f64 d2, d13, d10 │ │ │ │ - add r7, r2 │ │ │ │ - vadd.f64 d13, d13, d10 │ │ │ │ - str r7, [sp, #244] @ 0xf4 │ │ │ │ - vldr d0, [r7] │ │ │ │ + vldr d5, [r4] │ │ │ │ + mov r4, r0 │ │ │ │ + add r4, r3 │ │ │ │ + vldr d0, [r4] │ │ │ │ + str r4, [sp, #236] @ 0xec │ │ │ │ + add.w r4, ip, r2 │ │ │ │ + add r2, r0 │ │ │ │ vmul.f64 d3, d0, d8 │ │ │ │ vmla.f64 d3, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vsub.f64 d1, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vsub.f64 d0, d7, d5 │ │ │ │ @@ -99239,947 +101658,938 @@ │ │ │ │ vadd.f64 d5, d6, d2 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ vsub.f64 d6, d2, d6 │ │ │ │ vsub.f64 d10, d13, d7 │ │ │ │ vadd.f64 d13, d13, d7 │ │ │ │ vsub.f64 d7, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vstr d4, [sp, #528] @ 0x210 │ │ │ │ - vstr d3, [sp, #520] @ 0x208 │ │ │ │ - vstr d10, [sp, #536] @ 0x218 │ │ │ │ + vstr d3, [sp, #512] @ 0x200 │ │ │ │ + vstr d4, [sp, #520] @ 0x208 │ │ │ │ + vstr d10, [sp, #528] @ 0x210 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d10, d4, d14 │ │ │ │ - vstr d7, [sp, #552] @ 0x228 │ │ │ │ + vstr d10, [sp, #536] @ 0x218 │ │ │ │ + vstr d7, [sp, #544] @ 0x220 │ │ │ │ vsub.f64 d7, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vstr d10, [sp, #544] @ 0x220 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d2, d6, d14 │ │ │ │ - vstr d7, [sp, #560] @ 0x230 │ │ │ │ - vstr d2, [sp, #568] @ 0x238 │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [sp, #552] @ 0x228 │ │ │ │ + vstr d2, [sp, #560] @ 0x230 │ │ │ │ + vldr d5, [r2] │ │ │ │ + str r4, [sp, #240] @ 0xf0 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, ip, r1 │ │ │ │ + add r1, r0 │ │ │ │ vldr d4, [r8, #40] @ 0x28 │ │ │ │ - add.w r7, lr, r2 │ │ │ │ - str r7, [sp, #176] @ 0xb0 │ │ │ │ + str r4, [sp, #244] @ 0xf4 │ │ │ │ vldr d6, [r8, #32] │ │ │ │ + ldr r3, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d11, d5, d4 │ │ │ │ vldr d10, [r8, #296] @ 0x128 │ │ │ │ - vldr d7, [r7] │ │ │ │ - mov r7, r3 │ │ │ │ - add r7, r2 │ │ │ │ - str r7, [sp, #248] @ 0xf8 │ │ │ │ - mov r2, r3 │ │ │ │ - vldr d1, [r8, #424] @ 0x1a8 │ │ │ │ vldr d0, [r8, #168] @ 0xa8 │ │ │ │ - vldr d5, [r7] │ │ │ │ - add.w r7, lr, r1 │ │ │ │ - add r1, r3 │ │ │ │ - ldr r3, [sp, #20] │ │ │ │ - str r7, [sp, #252] @ 0xfc │ │ │ │ - vmul.f64 d11, d5, d4 │ │ │ │ + vldr d1, [r8, #424] @ 0x1a8 │ │ │ │ vmla.f64 d11, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vldr d5, [r1] │ │ │ │ vldr d6, [r8, #288] @ 0x120 │ │ │ │ vmul.f64 d9, d5, d10 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - add.w r7, lr, r3 │ │ │ │ - add r3, r2 │ │ │ │ - mov r2, r3 │ │ │ │ - str r7, [sp, #20] │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, ip, r3 │ │ │ │ + str r4, [sp, #168] @ 0xa8 │ │ │ │ + vstr d4, [sp, #568] @ 0x238 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vstr d4, [sp, #576] @ 0x240 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov r4, r0 │ │ │ │ + add r4, r3 │ │ │ │ + ldr r0, [sp, #736] @ 0x2e0 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ - vldr d5, [r3] │ │ │ │ + vldr d5, [r4] │ │ │ │ vldr d6, [r8, #416] @ 0x1a0 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - add.w r7, lr, r3 │ │ │ │ - str r7, [sp, #744] @ 0x2e8 │ │ │ │ + add.w r3, ip, r0 │ │ │ │ + str r3, [sp, #736] @ 0x2e0 │ │ │ │ vsub.f64 d2, d11, d9 │ │ │ │ vadd.f64 d9, d11, d9 │ │ │ │ vsub.f64 d3, d4, d10 │ │ │ │ vmul.f64 d4, d5, d1 │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r7] │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ + vldr d5, [r3] │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ vldr d6, [r8, #160] @ 0xa0 │ │ │ │ add.w r8, r8, #496 @ 0x1f0 │ │ │ │ - add r3, r7 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - vldr d1, [r3] │ │ │ │ + add r0, r3 │ │ │ │ + mov r3, r0 │ │ │ │ + vldr d1, [r0] │ │ │ │ vmul.f64 d8, d1, d0 │ │ │ │ vmla.f64 d8, d5, d6 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vnmls.f64 d5, d1, d6 │ │ │ │ vsub.f64 d1, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d11, d9, d4 │ │ │ │ vsub.f64 d0, d4, d9 │ │ │ │ - vldr d4, [sp, #576] @ 0x240 │ │ │ │ + vldr d4, [sp, #568] @ 0x238 │ │ │ │ vadd.f64 d10, d4, d10 │ │ │ │ - vstr d0, [sp, #584] @ 0x248 │ │ │ │ + vstr d0, [sp, #576] @ 0x240 │ │ │ │ vsub.f64 d5, d10, d7 │ │ │ │ vadd.f64 d10, d10, d7 │ │ │ │ vsub.f64 d7, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vstr d5, [sp, #576] @ 0x240 │ │ │ │ + vstr d5, [sp, #568] @ 0x238 │ │ │ │ vadd.f64 d5, d1, d6 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d9, d4, d14 │ │ │ │ - vstr d7, [sp, #600] @ 0x258 │ │ │ │ + vstr d9, [sp, #584] @ 0x248 │ │ │ │ + vstr d7, [sp, #592] @ 0x250 │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vstr d9, [sp, #592] @ 0x250 │ │ │ │ + vldr d9, [sp, #616] @ 0x268 │ │ │ │ vmul.f64 d2, d7, d14 │ │ │ │ vmul.f64 d3, d6, d14 │ │ │ │ - vstr d2, [sp, #608] @ 0x260 │ │ │ │ - vldr d9, [sp, #624] @ 0x270 │ │ │ │ - vldr d8, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d6, [sp, #368] @ 0x170 │ │ │ │ - vldr d7, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d4, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d5, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d2, [sp, #600] @ 0x258 │ │ │ │ + vstr d3, [sp, #608] @ 0x260 │ │ │ │ + vldr d6, [sp, #360] @ 0x168 │ │ │ │ + ldr r0, [sp, #200] @ 0xc8 │ │ │ │ + vldr d8, [sp, #408] @ 0x198 │ │ │ │ + vldr d5, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ + vldr d7, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d1, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ - vldr d8, [sp, #256] @ 0x100 │ │ │ │ - vldr d1, [sp, #520] @ 0x208 │ │ │ │ + vldr d8, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #376] @ 0x178 │ │ │ │ - vstr d3, [sp, #616] @ 0x268 │ │ │ │ + vldr d4, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vadd.f64 d7, d8, d4 │ │ │ │ - vldr d4, [sp, #264] @ 0x108 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #272] @ 0x110 │ │ │ │ + vldr d4, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #304] @ 0x130 │ │ │ │ + vldr d5, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d4, d4, d1 │ │ │ │ + vldr d1, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d5, d5, d11 │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d1, d13 │ │ │ │ - vldr d1, [sp, #328] @ 0x148 │ │ │ │ + vldr d1, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d8, d1, d10 │ │ │ │ vsub.f64 d1, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d8, [r3] │ │ │ │ + vldr d0, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d8, [r0] │ │ │ │ vsub.f64 d8, d4, d3 │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ vsub.f64 d4, d6, d1 │ │ │ │ + ldr r0, [sp, #100] @ 0x64 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vstr d8, [r3] │ │ │ │ + vstr d8, [r0] │ │ │ │ vstr d2, [fp] │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ - vstr d3, [lr] │ │ │ │ - vstr d4, [r5] │ │ │ │ + vstr d3, [ip] │ │ │ │ + vstr d4, [r7] │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vstr d6, [r5] │ │ │ │ - vldr d6, [sp, #368] @ 0x170 │ │ │ │ - ldr r5, [sp, #80] @ 0x50 │ │ │ │ + ldr r0, [sp, #116] @ 0x74 │ │ │ │ + vldr d8, [sp, #248] @ 0xf8 │ │ │ │ + vstr d4, [r0] │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + vstr d6, [r0] │ │ │ │ + ldr r0, [sp, #72] @ 0x48 │ │ │ │ + vldr d6, [sp, #360] @ 0x168 │ │ │ │ + vstr d7, [r0] │ │ │ │ vsub.f64 d5, d9, d6 │ │ │ │ - vldr d6, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d9, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d7, [r5] │ │ │ │ + vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d9, [sp, #472] @ 0x1d8 │ │ │ │ vsub.f64 d7, d6, d9 │ │ │ │ - vldr d9, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d8, [sp, #256] @ 0x100 │ │ │ │ - vldr d6, [sp, #376] @ 0x178 │ │ │ │ - vsub.f64 d9, d0, d9 │ │ │ │ - vldr d4, [sp, #264] @ 0x108 │ │ │ │ + vldr d6, [sp, #368] @ 0x170 │ │ │ │ + vldr d9, [sp, #408] @ 0x198 │ │ │ │ + vldr d4, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ - vldr d0, [sp, #272] @ 0x110 │ │ │ │ vsub.f64 d6, d8, d6 │ │ │ │ + ldr r0, [sp, #108] @ 0x6c │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d8, [sp, #304] @ 0x130 │ │ │ │ - vldr d7, [sp, #520] @ 0x208 │ │ │ │ - vldr d1, [sp, #328] @ 0x148 │ │ │ │ + vldr d8, [sp, #296] @ 0x128 │ │ │ │ + vsub.f64 d9, d0, d9 │ │ │ │ + vldr d0, [sp, #264] @ 0x108 │ │ │ │ + vldr d1, [sp, #320] @ 0x140 │ │ │ │ + vldr d7, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d3, d9, d6 │ │ │ │ vsub.f64 d9, d6, d9 │ │ │ │ + vsub.f64 d10, d1, d10 │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ vsub.f64 d4, d8, d11 │ │ │ │ - vsub.f64 d10, d1, d10 │ │ │ │ vsub.f64 d7, d0, d13 │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ - vldr d13, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d13, [sp, #712] @ 0x2c8 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d4, d10 │ │ │ │ vadd.f64 d4, d4, d10 │ │ │ │ - vldr d10, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d10, [sp, #696] @ 0x2b8 │ │ │ │ vadd.f64 d1, d0, d6 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ - vldr d0, [sp, #576] @ 0x240 │ │ │ │ + vldr d0, [sp, #568] @ 0x238 │ │ │ │ vmul.f64 d1, d1, d14 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vsub.f64 d8, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vstr d8, [r4] │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ - vldr d8, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d8, [r6] │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ + vldr d8, [sp, #664] @ 0x298 │ │ │ │ + vstr d2, [r6] │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - ldr r4, [sp, #96] @ 0x60 │ │ │ │ + ldr r6, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d11, d8, d10 │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vstr d11, [sp, #40] @ 0x28 │ │ │ │ + vstr d11, [sp, #24] │ │ │ │ vsub.f64 d1, d2, d3 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ + vldr d2, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d6, d9 │ │ │ │ vadd.f64 d9, d9, d6 │ │ │ │ - vldr d2, [sp, #736] @ 0x2e0 │ │ │ │ - vstr d1, [r3] │ │ │ │ - vstr d3, [r4] │ │ │ │ + vstr d1, [r0] │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + vstr d3, [r6] │ │ │ │ vsub.f64 d3, d8, d10 │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ + vldr d8, [sp, #464] @ 0x1d0 │ │ │ │ vstr d4, [r0] │ │ │ │ - vldr d8, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d5, [r4] │ │ │ │ - ldr r4, [sp, #136] @ 0x88 │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r6, [sp, #124] @ 0x7c │ │ │ │ vadd.f64 d5, d2, d8 │ │ │ │ - vldr d8, [sp, #312] @ 0x138 │ │ │ │ - vstr d7, [r4] │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ - vldr d7, [sp, #632] @ 0x278 │ │ │ │ - vstr d9, [r4] │ │ │ │ - vldr d9, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d8, [sp, #304] @ 0x130 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vldr d7, [sp, #624] @ 0x270 │ │ │ │ + vstr d9, [r0] │ │ │ │ + vldr d9, [sp, #704] @ 0x2c0 │ │ │ │ vsub.f64 d1, d7, d9 │ │ │ │ vadd.f64 d10, d7, d9 │ │ │ │ - vldr d9, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d9, [sp, #720] @ 0x2d0 │ │ │ │ vsub.f64 d7, d9, d13 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vmul.f64 d11, d7, d14 │ │ │ │ vadd.f64 d7, d8, d0 │ │ │ │ - vldr d0, [sp, #320] @ 0x140 │ │ │ │ + vldr d0, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - vldr d8, [sp, #584] @ 0x248 │ │ │ │ - ldr r5, [sp, #200] @ 0xc8 │ │ │ │ - ldr r4, [sp, #152] @ 0x98 │ │ │ │ + vldr d8, [sp, #576] @ 0x240 │ │ │ │ + ldr r6, [sp, #136] @ 0x88 │ │ │ │ + ldr r0, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d5, d0, d8 │ │ │ │ - vldr d8, [sp, #472] @ 0x1d8 │ │ │ │ - ldr r7, [sp, #240] @ 0xf0 │ │ │ │ + vmov.f64 d8, d9 │ │ │ │ + vldr d9, [sp, #672] @ 0x2a0 │ │ │ │ vmul.f64 d4, d5, d15 │ │ │ │ vnmls.f64 d4, d7, d12 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vmla.f64 d7, d5, d12 │ │ │ │ + vstr d4, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d4, d13, d8 │ │ │ │ + vldr d8, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d13, [sp, #520] @ 0x208 │ │ │ │ + vstr d7, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d5, d2, d8 │ │ │ │ - vstr d4, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d4, d13, d9 │ │ │ │ - vstr d7, [sp, #72] @ 0x48 │ │ │ │ - vldr d13, [sp, #528] @ 0x210 │ │ │ │ - vldr d9, [sp, #680] @ 0x2a8 │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d4, [sp, #680] @ 0x2a8 │ │ │ │ vsub.f64 d2, d4, d13 │ │ │ │ - vldr d13, [sp, #536] @ 0x218 │ │ │ │ + vldr d13, [sp, #528] @ 0x210 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vsub.f64 d13, d9, d13 │ │ │ │ vmul.f64 d0, d13, d15 │ │ │ │ vmul.f64 d13, d13, d12 │ │ │ │ vmla.f64 d0, d2, d12 │ │ │ │ vnmls.f64 d13, d2, d15 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ - vldr d0, [sp, #528] @ 0x210 │ │ │ │ + vldr d0, [sp, #520] @ 0x208 │ │ │ │ + vstr d8, [sp, #8] │ │ │ │ vadd.f64 d2, d4, d0 │ │ │ │ - vldr d0, [sp, #536] @ 0x218 │ │ │ │ - vstr d8, [sp, #24] │ │ │ │ + vldr d0, [sp, #528] @ 0x210 │ │ │ │ vadd.f64 d4, d9, d0 │ │ │ │ - vldr d9, [sp, #312] @ 0x138 │ │ │ │ + vldr d9, [sp, #304] @ 0x130 │ │ │ │ vmul.f64 d0, d4, d12 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vmla.f64 d0, d2, d15 │ │ │ │ vnmls.f64 d4, d2, d12 │ │ │ │ - vstr d0, [sp, #80] @ 0x50 │ │ │ │ - vldr d0, [sp, #584] @ 0x248 │ │ │ │ - vstr d4, [sp, #96] @ 0x60 │ │ │ │ - vldr d4, [sp, #576] @ 0x240 │ │ │ │ + vmla.f64 d0, d2, d15 │ │ │ │ + vstr d0, [sp, #72] @ 0x48 │ │ │ │ + vstr d4, [sp, #80] @ 0x50 │ │ │ │ + vldr d4, [sp, #568] @ 0x238 │ │ │ │ + vldr d0, [sp, #576] @ 0x240 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ - vldr d9, [sp, #320] @ 0x140 │ │ │ │ + vldr d9, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d2, d9, d0 │ │ │ │ vmul.f64 d9, d2, d12 │ │ │ │ vnmls.f64 d9, d4, d15 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ vmla.f64 d4, d2, d15 │ │ │ │ vadd.f64 d2, d1, d6 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ vadd.f64 d0, d8, d9 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vstr d8, [r5] │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d8, [r0] │ │ │ │ + vstr d2, [r6] │ │ │ │ vadd.f64 d2, d13, d4 │ │ │ │ vsub.f64 d13, d13, d4 │ │ │ │ - ldr r5, [sp, #184] @ 0xb8 │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ + ldr r6, [sp, #164] @ 0xa4 │ │ │ │ + ldr r0, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ - vadd.f64 d2, d2, d0 │ │ │ │ vsub.f64 d4, d6, d13 │ │ │ │ + vadd.f64 d2, d2, d0 │ │ │ │ vadd.f64 d6, d6, d13 │ │ │ │ vstr d8, [r1] │ │ │ │ - vldr d8, [sp, #24] │ │ │ │ - vstr d2, [r7] │ │ │ │ - vstr d4, [r5] │ │ │ │ - vstr d6, [r4] │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + vstr d2, [r0] │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r6, [sp, #152] @ 0x98 │ │ │ │ + vstr d6, [r6] │ │ │ │ vsub.f64 d6, d9, d8 │ │ │ │ - ldr r5, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d5, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vstr d6, [r6] │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vstr d6, [r5] │ │ │ │ vadd.f64 d6, d10, d7 │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d7, d10, d7 │ │ │ │ - vldr d1, [sp, #80] @ 0x50 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ - vldr d2, [sp, #72] @ 0x48 │ │ │ │ + vldr d1, [sp, #72] @ 0x48 │ │ │ │ + vldr d13, [sp, #24] │ │ │ │ + ldr r6, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d5, d3, d1 │ │ │ │ - vldr d0, [sp, #96] @ 0x60 │ │ │ │ - vldr d13, [sp, #40] @ 0x28 │ │ │ │ - ldr r6, [sp, #140] @ 0x8c │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - vsub.f64 d4, d6, d5 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vadd.f64 d5, d13, d11 │ │ │ │ - vsub.f64 d11, d13, d11 │ │ │ │ - vldr d10, [sp, #392] @ 0x188 │ │ │ │ - vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ - vldr d9, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vadd.f64 d6, d2, d0 │ │ │ │ - ldr r4, [sp, #208] @ 0xd0 │ │ │ │ + vldr d2, [sp, #56] @ 0x38 │ │ │ │ + vldr d0, [sp, #80] @ 0x50 │ │ │ │ + ldr r5, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r2] │ │ │ │ + ldr r0, [sp, #220] @ 0xdc │ │ │ │ + vadd.f64 d5, d13, d11 │ │ │ │ + vsub.f64 d11, d13, d11 │ │ │ │ + vldr d10, [sp, #384] @ 0x180 │ │ │ │ + vldr d8, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r6, [sp, #128] @ 0x80 │ │ │ │ + vldr d9, [sp, #480] @ 0x1e0 │ │ │ │ vstr d6, [r6] │ │ │ │ + vadd.f64 d6, d2, d0 │ │ │ │ + ldr r6, [sp, #192] @ 0xc0 │ │ │ │ + vsub.f64 d4, d6, d5 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vstr d4, [r4] │ │ │ │ + vstr d6, [r0] │ │ │ │ vsub.f64 d6, d0, d2 │ │ │ │ - ldr r6, [sp, #236] @ 0xec │ │ │ │ - vldr d0, [sp, #408] @ 0x198 │ │ │ │ - vldr d4, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d0, [sp, #400] @ 0x190 │ │ │ │ + vldr d4, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d2, [pc, #976] @ 5fd18 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d2, [pc, #968] @ 5b178 │ │ │ │ - vstr d5, [r4] │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d5, [r6] │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d3, d1 │ │ │ │ - vldr d1, [sp, #384] @ 0x180 │ │ │ │ - vldr d3, [sp, #656] @ 0x290 │ │ │ │ + ldr r5, [sp, #224] @ 0xe0 │ │ │ │ + vldr d1, [sp, #376] @ 0x178 │ │ │ │ + vldr d3, [sp, #648] @ 0x288 │ │ │ │ vsub.f64 d5, d7, d11 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ - vldr d11, [sp, #400] @ 0x190 │ │ │ │ + vldr d11, [sp, #392] @ 0x188 │ │ │ │ vstr d5, [r3] │ │ │ │ - vstr d7, [r6] │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d1, d11 │ │ │ │ - vldr d5, [sp, #648] @ 0x288 │ │ │ │ + vldr d5, [sp, #640] @ 0x280 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vsub.f64 d1, d3, d7 │ │ │ │ vadd.f64 d11, d3, d7 │ │ │ │ + vldr d3, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d7, d0, d10 │ │ │ │ - vldr d0, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d3, [sp, #336] @ 0x150 │ │ │ │ - vmul.f64 d6, d0, d12 │ │ │ │ + vldr d0, [sp, #496] @ 0x1f0 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vmla.f64 d6, d9, d15 │ │ │ │ + vmul.f64 d6, d0, d12 │ │ │ │ + vldr d0, [sp, #600] @ 0x258 │ │ │ │ vadd.f64 d13, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ vmul.f64 d5, d8, d12 │ │ │ │ - vldr d8, [sp, #592] @ 0x250 │ │ │ │ + vmla.f64 d6, d9, d15 │ │ │ │ + vldr d8, [sp, #584] @ 0x248 │ │ │ │ vnmls.f64 d5, d4, d15 │ │ │ │ vadd.f64 d10, d5, d6 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d3, d8 │ │ │ │ - vldr d8, [sp, #352] @ 0x160 │ │ │ │ - vldr d0, [sp, #608] @ 0x260 │ │ │ │ - vldr d9, [sp, #280] @ 0x118 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ + vldr d8, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d5, d8, d0 │ │ │ │ - vldr d8, [pc, #836] @ 5b180 │ │ │ │ - vldr d0, [pc, #840] @ 5b188 │ │ │ │ - ldr r4, [sp, #224] @ 0xe0 │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ + vldr d8, [pc, #844] @ 5fd20 │ │ │ │ + vldr d0, [pc, #848] @ 5fd28 │ │ │ │ vmul.f64 d3, d5, d8 │ │ │ │ vnmls.f64 d3, d6, d0 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d5, d0 │ │ │ │ - vldr d5, [sp, #288] @ 0x120 │ │ │ │ vstr d3, [sp, #24] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vldr d9, [sp, #272] @ 0x110 │ │ │ │ vstr d6, [sp, #40] @ 0x28 │ │ │ │ - vldr d6, [sp, #544] @ 0x220 │ │ │ │ + vldr d5, [sp, #280] @ 0x118 │ │ │ │ + vldr d6, [sp, #536] @ 0x218 │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ + ldr r6, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d6, d9, d6 │ │ │ │ - vldr d9, [sp, #560] @ 0x230 │ │ │ │ + vldr d9, [sp, #552] @ 0x228 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ - vldr d9, [pc, #796] @ 5b190 │ │ │ │ + vldr d9, [pc, #796] @ 5fd30 │ │ │ │ vmul.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmla.f64 d3, d6, d9 │ │ │ │ - vldr d9, [sp, #280] @ 0x118 │ │ │ │ vnmls.f64 d5, d6, d2 │ │ │ │ - vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d9, [sp, #272] @ 0x110 │ │ │ │ + vldr d2, [sp, #440] @ 0x1b8 │ │ │ │ vstr d3, [sp, #8] │ │ │ │ vmul.f64 d3, d2, d15 │ │ │ │ - vldr d2, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ vmla.f64 d3, d2, d12 │ │ │ │ - vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ vmul.f64 d6, d2, d12 │ │ │ │ - vldr d2, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d2, [sp, #496] @ 0x1f0 │ │ │ │ vnmls.f64 d6, d2, d15 │ │ │ │ vadd.f64 d2, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sp, #560] @ 0x230 │ │ │ │ + vldr d3, [sp, #552] @ 0x228 │ │ │ │ vstr d2, [sp, #56] @ 0x38 │ │ │ │ - vldr d2, [sp, #544] @ 0x220 │ │ │ │ + vldr d2, [sp, #536] @ 0x218 │ │ │ │ vadd.f64 d2, d9, d2 │ │ │ │ - vldr d9, [sp, #288] @ 0x120 │ │ │ │ + vldr d9, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d3, d9, d3 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ vmul.f64 d0, d3, d0 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vmla.f64 d0, d2, d8 │ │ │ │ - vldr d8, [sp, #352] @ 0x160 │ │ │ │ vnmls.f64 d3, d2, d9 │ │ │ │ - vldr d2, [sp, #592] @ 0x250 │ │ │ │ - vldr d9, [pc, #676] @ 5b190 │ │ │ │ + vldr d8, [sp, #344] @ 0x158 │ │ │ │ + vldr d2, [sp, #584] @ 0x248 │ │ │ │ + vldr d9, [pc, #676] @ 5fd30 │ │ │ │ vstr d0, [sp, #72] @ 0x48 │ │ │ │ - vldr d0, [sp, #608] @ 0x260 │ │ │ │ + vldr d0, [sp, #600] @ 0x258 │ │ │ │ vstr d3, [sp, #80] @ 0x50 │ │ │ │ - vldr d3, [sp, #336] @ 0x150 │ │ │ │ + vldr d3, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ vsub.f64 d2, d8, d0 │ │ │ │ + vldr d0, [pc, #624] @ 5fd18 │ │ │ │ vmov.f64 d8, d9 │ │ │ │ - vldr d0, [pc, #620] @ 5b178 │ │ │ │ vmul.f64 d9, d2, d9 │ │ │ │ vnmls.f64 d9, d3, d0 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vmla.f64 d3, d2, d0 │ │ │ │ vldr d0, [sp, #8] │ │ │ │ vadd.f64 d2, d1, d4 │ │ │ │ vsub.f64 d4, d1, d4 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d8, [r1] │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d8, [r2] │ │ │ │ + vstr d2, [r6] │ │ │ │ vadd.f64 d2, d5, d3 │ │ │ │ - ldr r4, [sp, #124] @ 0x7c │ │ │ │ vsub.f64 d3, d5, d3 │ │ │ │ + ldr r6, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [pc, #544] @ 5b178 │ │ │ │ - vstr d8, [r2] │ │ │ │ - vstr d2, [r4] │ │ │ │ + vldr d0, [pc, #544] @ 5fd18 │ │ │ │ + vstr d8, [r1] │ │ │ │ + vstr d2, [r6] │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ - ldr r6, [sp, #4] │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - ldr r4, [sp, #212] @ 0xd4 │ │ │ │ + ldr r6, [sp, #196] @ 0xc4 │ │ │ │ + vstr d2, [r9] │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ vldr d5, [sp, #8] │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - vstr d2, [r6] │ │ │ │ - vstr d4, [r4] │ │ │ │ - vsub.f64 d4, d9, d5 │ │ │ │ - vldr d8, [sp, #56] @ 0x38 │ │ │ │ vldr d3, [sp, #24] │ │ │ │ + vldr d8, [sp, #56] @ 0x38 │ │ │ │ + vsub.f64 d4, d9, d5 │ │ │ │ + ldr r7, [sp, #32] │ │ │ │ vldr d9, [sp, #72] @ 0x48 │ │ │ │ + ldr r1, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d5, d11, d8 │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vadd.f64 d7, d11, d8 │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ vldr d1, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d5, d11, d8 │ │ │ │ + vadd.f64 d7, d11, d8 │ │ │ │ vldr d2, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ vstr d6, [r2] │ │ │ │ vadd.f64 d6, d3, d9 │ │ │ │ - ldr r2, [sp, #108] @ 0x6c │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r6, [sp, #212] @ 0xd4 │ │ │ │ + ldr r0, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ vadd.f64 d6, d13, d10 │ │ │ │ - ldr r2, [sp, #132] @ 0x84 │ │ │ │ vsub.f64 d13, d13, d10 │ │ │ │ - vldr d11, [sp, #392] @ 0x188 │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #228] @ 0xe4 │ │ │ │ - vldr d8, [pc, #424] @ 5b180 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vldr d11, [sp, #384] @ 0x180 │ │ │ │ + vldr d8, [pc, #432] @ 5fd20 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vstr d7, [r6] │ │ │ │ vadd.f64 d7, d1, d2 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r1] │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d4, [r0] │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d2, d1 │ │ │ │ - ldr r1, [sp, #116] @ 0x74 │ │ │ │ - vldr d2, [pc, #404] @ 5b190 │ │ │ │ + ldr r0, [sp, #204] @ 0xcc │ │ │ │ + vldr d2, [pc, #408] @ 5fd30 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d3, d9 │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d6, [r7] │ │ │ │ vsub.f64 d6, d7, d13 │ │ │ │ - ldr r5, [sp, #220] @ 0xdc │ │ │ │ vadd.f64 d7, d7, d13 │ │ │ │ - vldr d13, [sp, #408] @ 0x198 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vstr d6, [r3] │ │ │ │ - vstr d7, [r1] │ │ │ │ + ldr r7, [sp, #104] @ 0x68 │ │ │ │ + vstr d5, [r0] │ │ │ │ + vldr d13, [sp, #400] @ 0x190 │ │ │ │ + vldr d5, [sp, #656] @ 0x290 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vstr d7, [r7] │ │ │ │ vadd.f64 d7, d11, d13 │ │ │ │ - vldr d5, [sp, #664] @ 0x298 │ │ │ │ - vldr d11, [sp, #400] @ 0x190 │ │ │ │ - vldr d3, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d11, [sp, #392] @ 0x188 │ │ │ │ + vldr d6, [sp, #632] @ 0x278 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vldr d6, [sp, #640] @ 0x280 │ │ │ │ - vldr d9, [sp, #496] @ 0x1f0 │ │ │ │ - vmul.f64 d4, d3, d15 │ │ │ │ - vldr d3, [sp, #616] @ 0x268 │ │ │ │ - vldr d10, [sp, #552] @ 0x228 │ │ │ │ vsub.f64 d1, d5, d7 │ │ │ │ vadd.f64 d13, d5, d7 │ │ │ │ - vldr d5, [sp, #384] @ 0x180 │ │ │ │ + vldr d5, [sp, #376] @ 0x178 │ │ │ │ vadd.f64 d7, d5, d11 │ │ │ │ - vldr d5, [sp, #440] @ 0x1b8 │ │ │ │ - vnmls.f64 d4, d5, d12 │ │ │ │ - vldr d5, [sp, #512] @ 0x200 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #296] @ 0x128 │ │ │ │ vstr d6, [sp, #8] │ │ │ │ + ldr r5, [sp, #148] @ 0x94 │ │ │ │ + vldr d3, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d5, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d9, [sp, #488] @ 0x1e8 │ │ │ │ + vmul.f64 d4, d3, d15 │ │ │ │ + vldr d7, [sp, #288] @ 0x120 │ │ │ │ + vldr d3, [sp, #608] @ 0x260 │ │ │ │ + vldr d10, [sp, #544] @ 0x220 │ │ │ │ + vnmls.f64 d4, d5, d12 │ │ │ │ + vldr d5, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d6, d5, d15 │ │ │ │ vmla.f64 d6, d9, d12 │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ vadd.f64 d9, d4, d6 │ │ │ │ - vldr d4, [sp, #344] @ 0x158 │ │ │ │ + vldr d4, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d6, d4, d3 │ │ │ │ - vldr d3, [sp, #360] @ 0x168 │ │ │ │ - vldr d4, [sp, #600] @ 0x258 │ │ │ │ + vldr d3, [sp, #352] @ 0x160 │ │ │ │ + vldr d4, [sp, #592] @ 0x250 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ vmul.f64 d3, d4, d0 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ vmla.f64 d4, d6, d0 │ │ │ │ vnmls.f64 d3, d6, d2 │ │ │ │ - vldr d2, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d4, [sp, #40] @ 0x28 │ │ │ │ + vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d3, [sp, #24] │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ vsub.f64 d4, d7, d10 │ │ │ │ - vldr d7, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d10, [sp, #568] @ 0x238 │ │ │ │ - vstr d3, [sp, #32] │ │ │ │ + vldr d10, [sp, #560] @ 0x230 │ │ │ │ + vldr d7, [sp, #688] @ 0x2b0 │ │ │ │ vsub.f64 d6, d7, d10 │ │ │ │ - vldr d10, [pc, #184] @ 5b188 │ │ │ │ + vldr d10, [pc, #184] @ 5fd28 │ │ │ │ vmul.f64 d3, d6, d10 │ │ │ │ vmla.f64 d3, d4, d8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vnmls.f64 d4, d6, d8 │ │ │ │ - vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d3, [sp, #48] @ 0x30 │ │ │ │ - vstr d4, [sp, #56] @ 0x38 │ │ │ │ + vldr d6, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d3, [sp, #40] @ 0x28 │ │ │ │ + vstr d4, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d4, d2, d12 │ │ │ │ + vldr d2, [sp, #504] @ 0x1f8 │ │ │ │ vmla.f64 d4, d6, d15 │ │ │ │ - vldr d6, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d2, [sp, #512] @ 0x200 │ │ │ │ + vldr d6, [sp, #488] @ 0x1e8 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vnmls.f64 d6, d2, d12 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #552] @ 0x228 │ │ │ │ - vstr d6, [sp, #24] │ │ │ │ - vldr d6, [sp, #296] @ 0x128 │ │ │ │ + vldr d4, [sp, #544] @ 0x220 │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ + vldr d6, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d4, d6, d4 │ │ │ │ - vldr d6, [sp, #568] @ 0x238 │ │ │ │ + vldr d6, [sp, #560] @ 0x230 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vmov.f64 d6, d0 │ │ │ │ vmul.f64 d0, d3, d0 │ │ │ │ vmov.f64 d7, d0 │ │ │ │ - vldr d0, [pc, #92] @ 5b190 │ │ │ │ + vldr d0, [pc, #92] @ 5fd30 │ │ │ │ vmla.f64 d7, d4, d0 │ │ │ │ vmul.f64 d4, d4, d6 │ │ │ │ - vldr d0, [pc, #80] @ 5b190 │ │ │ │ + vldr d0, [pc, #80] @ 5fd30 │ │ │ │ vmov.f64 d6, d4 │ │ │ │ vnmls.f64 d6, d3, d0 │ │ │ │ - vstr d7, [sp, #64] @ 0x40 │ │ │ │ - vldr d7, [sp, #344] @ 0x158 │ │ │ │ + vstr d7, [sp, #56] @ 0x38 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ - vstr d6, [sp, #72] @ 0x48 │ │ │ │ - vldr d6, [sp, #616] @ 0x268 │ │ │ │ - ldr r1, [sp, #164] @ 0xa4 │ │ │ │ - ldr r4, [sp, #204] @ 0xcc │ │ │ │ + vldr d7, [sp, #336] @ 0x150 │ │ │ │ + vstr d6, [sp, #64] @ 0x40 │ │ │ │ + vldr d6, [sp, #608] @ 0x260 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ - vldr d7, [sp, #360] @ 0x168 │ │ │ │ - vldr d6, [sp, #600] @ 0x258 │ │ │ │ - ldr r2, [sp, #148] @ 0x94 │ │ │ │ - ldr r0, [sp, #188] @ 0xbc │ │ │ │ + vldr d7, [sp, #352] @ 0x160 │ │ │ │ + vldr d6, [sp, #592] @ 0x250 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ - b.n 5b198 │ │ │ │ - add r6, pc, #44 @ (adr r6, 5b1a8 ) │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d10, d4, d10 │ │ │ │ + b.n 5fd38 │ │ │ │ + add r6, pc, #44 @ (adr r6, 5fd48 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 5b418 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 5ffb8 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - vldr d6, [sp, #48] @ 0x30 │ │ │ │ - vldr d7, [sp, #56] @ 0x38 │ │ │ │ - ldr r6, [sp, #232] @ 0xe8 │ │ │ │ - vmul.f64 d10, d4, d10 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d3, d0 │ │ │ │ vnmls.f64 d10, d3, d8 │ │ │ │ + vmla.f64 d4, d3, d0 │ │ │ │ vadd.f64 d3, d1, d5 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ - vldr d1, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d0, d6, d10 │ │ │ │ vsub.f64 d8, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ - vstr d8, [r1] │ │ │ │ + vstr d8, [r5] │ │ │ │ vldr d8, [sp, #8] │ │ │ │ - vstr d3, [r4] │ │ │ │ + vldr d0, [sp, #16] │ │ │ │ + vldr d7, [sp, #48] @ 0x30 │ │ │ │ + vldr d1, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #188] @ 0xbc │ │ │ │ + vadd.f64 d0, d8, d0 │ │ │ │ + ldr r5, [sp, #228] @ 0xe4 │ │ │ │ + ldr r0, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d3, [r2] │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ - ldr r4, [sp, #744] @ 0x2e8 │ │ │ │ vsub.f64 d4, d7, d4 │ │ │ │ - vadd.f64 d0, d8, d0 │ │ │ │ - vldr d7, [sp, #24] │ │ │ │ - ldr r1, [sp, #180] @ 0xb4 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ + ldr r3, [sp, #132] @ 0x84 │ │ │ │ + ldr r4, [sp, #172] @ 0xac │ │ │ │ vsub.f64 d8, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vldr d0, [sp, #72] @ 0x48 │ │ │ │ - vstr d8, [r9] │ │ │ │ - vstr d3, [r4] │ │ │ │ + vmov.f64 d0, d6 │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ + ldr r1, [sp, #140] @ 0x8c │ │ │ │ + ldr r2, [sp, #168] @ 0xa8 │ │ │ │ + vstr d8, [r5] │ │ │ │ + vstr d3, [r0] │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ - vstr d3, [r2] │ │ │ │ - vstr d5, [r0] │ │ │ │ - vsub.f64 d5, d10, d6 │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ - ldr r2, [sp, #172] @ 0xac │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vldr d4, [sp, #24] │ │ │ │ + vstr d3, [r3] │ │ │ │ + vstr d5, [r4] │ │ │ │ + vsub.f64 d5, d10, d0 │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ + ldr r3, [sp, #156] @ 0x9c │ │ │ │ + vldr d0, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vadd.f64 d7, d13, d2 │ │ │ │ vsub.f64 d13, d13, d2 │ │ │ │ - vstr d6, [r6] │ │ │ │ + ldr r4, [sp, #180] @ 0xb4 │ │ │ │ + vstr d6, [lr] │ │ │ │ vadd.f64 d6, d4, d1 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r2] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d11, d9 │ │ │ │ vsub.f64 d11, d11, d9 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d3, d0 │ │ │ │ + ldr r3, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [sl] │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ - ldr r3, [sp, #156] @ 0x9c │ │ │ │ - ldr r2, [sp, #196] @ 0xc4 │ │ │ │ - ldr r7, [sp, #244] @ 0xf4 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d0, d3 │ │ │ │ - ldr r6, [sp, #4] │ │ │ │ vsub.f64 d6, d13, d7 │ │ │ │ vadd.f64 d13, d13, d7 │ │ │ │ vsub.f64 d7, d4, d1 │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #872] @ 0x368 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vstr d13, [r4] │ │ │ │ vsub.f64 d6, d7, d11 │ │ │ │ - vstr d13, [r2] │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #872] @ 0x368 │ │ │ │ - ldr r3, [sp, #748] @ 0x2ec │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + ldr r3, [sp, #864] @ 0x360 │ │ │ │ + ldr r4, [sp, #236] @ 0xec │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #864] @ 0x360 │ │ │ │ + ldr r3, [sp, #740] @ 0x2e4 │ │ │ │ + vstr d6, [r4] │ │ │ │ + ldr r4, [sp, #244] @ 0xf4 │ │ │ │ add fp, r3 │ │ │ │ - add lr, r3 │ │ │ │ - ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ - vstr d6, [r7] │ │ │ │ + add ip, r3 │ │ │ │ + ldr r3, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d7, [r4] │ │ │ │ add r2, r3 │ │ │ │ - add r6, r3 │ │ │ │ - ldr r3, [sp, #756] @ 0x2f4 │ │ │ │ - ldr r7, [sp, #252] @ 0xfc │ │ │ │ - eor.w ip, ip, r3 │ │ │ │ - str r2, [sp, #16] │ │ │ │ - ldrd r2, r3, [sp, #872] @ 0x368 │ │ │ │ - str r6, [sp, #4] │ │ │ │ - vstr d7, [r7] │ │ │ │ + add r9, r3 │ │ │ │ + ldr r3, [sp, #748] @ 0x2ec │ │ │ │ + str r2, [sp, #4] │ │ │ │ + ldr r2, [sp, #860] @ 0x35c │ │ │ │ + eor.w r2, r2, r3 │ │ │ │ + ldr r3, [sp, #868] @ 0x364 │ │ │ │ + str r2, [sp, #860] @ 0x35c │ │ │ │ + ldr r2, [sp, #864] @ 0x360 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 5a138 │ │ │ │ - add.w sp, sp, #764 @ 0x2fc │ │ │ │ + bne.w 5ecc0 │ │ │ │ + add.w sp, sp, #756 @ 0x2f4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0005b2dc : │ │ │ │ - ldr r2, [pc, #12] @ (5b2ec ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (5b2f0 ) │ │ │ │ +0005fe90 : │ │ │ │ + ldr r2, [pc, #12] @ (5fea0 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (5fea4 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - adds r2, r2, #4 │ │ │ │ + adcs r4, r3 │ │ │ │ movs r4, r0 │ │ │ │ - ldcl 15, cr15, [r1, #1020] @ 0x3fc │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r3 │ │ │ │ - mov r9, r1 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #516 @ 0x204 │ │ │ │ + ldc 15, cr15, [r3, #1020] @ 0x3fc │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ mov.w r0, #304 @ 0x130 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r1 │ │ │ │ mov sl, r2 │ │ │ │ - ldr.w r2, [pc, #2484] @ 5bcc8 │ │ │ │ - ldr r3, [sp, #624] @ 0x270 │ │ │ │ - add r2, pc │ │ │ │ - ldr r4, [sp, #620] @ 0x26c │ │ │ │ - subs r1, r3, #1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r3 │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub.w sp, sp, #516 @ 0x204 │ │ │ │ + ldrd r5, r3, [sp, #620] @ 0x26c │ │ │ │ + ldr.w r2, [pc, #2480] @ 60888 │ │ │ │ + add.w r1, r3, #4294967295 @ 0xffffffff │ │ │ │ ldr r3, [sp, #616] @ 0x268 │ │ │ │ + add r2, pc │ │ │ │ mla r7, r0, r1, r3 │ │ │ │ ldrd r3, r1, [sp, #624] @ 0x270 │ │ │ │ cmp r3, r1 │ │ │ │ - bge.w 5bdb8 │ │ │ │ + bge.w 6097e │ │ │ │ ldr r3, [sp, #632] @ 0x278 │ │ │ │ mov lr, r8 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, sl │ │ │ │ mov sl, fp │ │ │ │ - mov fp, r4 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov fp, r5 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #500] @ 0x1f4 │ │ │ │ - negs r3, r3 │ │ │ │ + rsb r3, r3, #0 │ │ │ │ str r3, [sp, #504] @ 0x1f8 │ │ │ │ - ldr.w r3, [pc, #2440] @ 5bccc │ │ │ │ + ldr.w r3, [pc, #2436] @ 6088c │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #508] @ 0x1fc │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d4, [r7, #152] @ 0x98 │ │ │ │ - vldr d7, [r7, #144] @ 0x90 │ │ │ │ + add.w r3, fp, fp, lsl #2 │ │ │ │ + vldr d1, [r7, #72] @ 0x48 │ │ │ │ mov.w r4, fp, lsl #4 │ │ │ │ + mov.w r0, r3, lsl #3 │ │ │ │ + vldr d4, [r7, #152] @ 0x98 │ │ │ │ add.w r5, sl, r4 │ │ │ │ add.w r1, r8, r4 │ │ │ │ - mul.w r0, r3, fp │ │ │ │ - movs r6, #56 @ 0x38 │ │ │ │ - vldr d1, [r7, #72] @ 0x48 │ │ │ │ - mov.w ip, #72 @ 0x48 │ │ │ │ add.w r2, r9, r0 │ │ │ │ add.w r3, lr, r0 │ │ │ │ - vldr d2, [r5] │ │ │ │ - str r3, [sp, #12] │ │ │ │ - mul.w ip, ip, fp │ │ │ │ + vldr d7, [r7, #144] @ 0x90 │ │ │ │ vldr d5, [r2] │ │ │ │ + strd r3, r2, [sp, #8] │ │ │ │ vldr d6, [r3] │ │ │ │ - mul.w r3, r6, fp │ │ │ │ - str r2, [sp, #16] │ │ │ │ + mov.w r3, fp, lsl #3 │ │ │ │ + strd r1, r5, [sp, #16] │ │ │ │ + vldr d2, [r5] │ │ │ │ + sub.w r2, r3, fp │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ - add.w r2, sl, r3 │ │ │ │ + vldr d8, [r7, #232] @ 0xe8 │ │ │ │ + add.w r6, r8, r2 │ │ │ │ + add r2, sl │ │ │ │ + vldr d9, [lr] │ │ │ │ + strd r6, r2, [sp, #24] │ │ │ │ + vldr d0, [r2] │ │ │ │ + add.w r2, r3, fp │ │ │ │ vmla.f64 d3, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ + mov.w ip, r2, lsl #3 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ - add.w r6, r8, r3 │ │ │ │ - vldr d0, [r2] │ │ │ │ - vldr d8, [r7, #232] @ 0xe8 │ │ │ │ + vldr d10, [r9] │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d5, [r7, #64] @ 0x40 │ │ │ │ vldr d7, [r1] │ │ │ │ - vldr d9, [lr] │ │ │ │ - vldr d10, [r9] │ │ │ │ + vldr d5, [r7, #64] @ 0x40 │ │ │ │ vmla.f64 d4, d7, d5 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [r7, #224] @ 0xe0 │ │ │ │ - str r6, [sp, #28] │ │ │ │ - str r1, [sp, #20] │ │ │ │ vnmls.f64 d7, d2, d5 │ │ │ │ vldr d5, [r6] │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ mov.w r6, fp, lsl #5 │ │ │ │ - add.w r1, r9, r6 │ │ │ │ - add.w r3, lr, r6 │ │ │ │ + add.w r5, r9, r6 │ │ │ │ + add.w r1, lr, r6 │ │ │ │ vmla.f64 d2, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - str r5, [sp, #24] │ │ │ │ - adds r5, r3, r0 │ │ │ │ - str r2, [sp, #32] │ │ │ │ vnmls.f64 d5, d0, d1 │ │ │ │ vadd.f64 d0, d9, d3 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ vadd.f64 d1, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vsub.f64 d8, d0, d1 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ + vstr d8, [sp, #328] @ 0x148 │ │ │ │ vstr d1, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d1, d10, d6 │ │ │ │ vadd.f64 d10, d10, d6 │ │ │ │ - vstr d8, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d2, d1, d4 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ + vstr d2, [sp, #344] @ 0x158 │ │ │ │ vstr d4, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d2, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d3, d9, d4 │ │ │ │ - vsub.f64 d11, d9, d4 │ │ │ │ vadd.f64 d6, d7, d10 │ │ │ │ vsub.f64 d7, d10, d7 │ │ │ │ - vldr d4, [r3] │ │ │ │ + vsub.f64 d11, d9, d4 │ │ │ │ + vldr d4, [r1] │ │ │ │ vstr d3, [sp, #368] @ 0x170 │ │ │ │ - vstr d6, [sp, #376] @ 0x178 │ │ │ │ vldr d3, [r7, #120] @ 0x78 │ │ │ │ - vldr d6, [r1] │ │ │ │ + vstr d6, [sp, #376] @ 0x178 │ │ │ │ + vldr d6, [r5] │ │ │ │ + vstr d11, [sp, #360] @ 0x168 │ │ │ │ vstr d7, [sp, #384] @ 0x180 │ │ │ │ vldr d7, [r7, #112] @ 0x70 │ │ │ │ + strd r1, r5, [sp, #32] │ │ │ │ + add r5, r0 │ │ │ │ + add r1, r0 │ │ │ │ + vldr d1, [r7, #280] @ 0x118 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - vstr d11, [sp, #360] @ 0x168 │ │ │ │ - str r3, [sp, #36] @ 0x24 │ │ │ │ + strd r1, r5, [sp, #40] @ 0x28 │ │ │ │ + vldr d2, [r5] │ │ │ │ + mov.w r5, fp, lsl #6 │ │ │ │ + str r0, [sp, #92] @ 0x5c │ │ │ │ + add.w r2, r8, r5 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - add r1, r0 │ │ │ │ - vldr d1, [r7, #280] @ 0x118 │ │ │ │ vldr d3, [r7, #272] @ 0x110 │ │ │ │ - vldr d2, [r1] │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - str r5, [sp, #44] @ 0x2c │ │ │ │ - mov.w r5, fp, lsl #6 │ │ │ │ + vldr d7, [r1] │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ - add.w r2, sl, r5 │ │ │ │ + add.w r1, sl, r5 │ │ │ │ + strd r2, r1, [sp, #48] @ 0x30 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - add.w r3, r8, r5 │ │ │ │ - str r0, [sp, #8] │ │ │ │ - movs r0, #24 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ + vldr d1, [r7, #104] @ 0x68 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vldr d3, [r7, #264] @ 0x108 │ │ │ │ - str r1, [sp, #48] @ 0x30 │ │ │ │ - vldr d1, [r7, #104] @ 0x68 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d13, d5, d6 │ │ │ │ - vldr d5, [r2] │ │ │ │ - vldr d6, [r3] │ │ │ │ - mul.w r3, r0, fp │ │ │ │ - movs r0, #48 @ 0x30 │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r1, fp, fp, lsl #1 │ │ │ │ + vldr d6, [r2] │ │ │ │ + mov.w r2, r1, lsl #3 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ vadd.f64 d9, d4, d7 │ │ │ │ vsub.f64 d10, d4, d7 │ │ │ │ vldr d7, [r7, #256] @ 0x100 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ - add.w r2, sl, r3 │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - str r1, [sp, #60] @ 0x3c │ │ │ │ + add.w r0, r8, r2 │ │ │ │ vmov.f64 d14, d0 │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d2, [r2] │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ vldr d3, [r7, #96] @ 0x60 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ + vstr d10, [sp] │ │ │ │ + vstr d13, [sp, #96] @ 0x60 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, sl, r2 │ │ │ │ + vldr d2, [r0] │ │ │ │ + str r0, [sp, #60] @ 0x3c │ │ │ │ + add.w r0, r8, r1 │ │ │ │ + str r0, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - mul.w r1, r0, fp │ │ │ │ - vstr d13, [sp, #96] @ 0x60 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - add.w r2, r8, r1 │ │ │ │ - str r2, [sp, #68] @ 0x44 │ │ │ │ - vstr d10, [sp] │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vldr d3, [r7, #200] @ 0xc8 │ │ │ │ vadd.f64 d13, d4, d5 │ │ │ │ vsub.f64 d2, d4, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add.w r2, sl, r1 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, sl, r1 │ │ │ │ + vldr d4, [r0] │ │ │ │ + str r0, [sp, #68] @ 0x44 │ │ │ │ + add.w r0, r8, r3 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ - vldr d4, [r2] │ │ │ │ - mov.w r2, fp, lsl #3 │ │ │ │ vldr d7, [r7, #192] @ 0xc0 │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - str r0, [sp, #76] @ 0x4c │ │ │ │ - vmul.f64 d6, d4, d3 │ │ │ │ + str r0, [sp, #72] @ 0x48 │ │ │ │ vstr d2, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d5, d7 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vnmls.f64 d5, d4, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - add.w r0, sl, r2 │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + str r0, [sp, #76] @ 0x4c │ │ │ │ vldr d2, [r0] │ │ │ │ add.w r0, lr, r1 │ │ │ │ + add r1, r9 │ │ │ │ + strd r0, r1, [sp, #80] @ 0x50 │ │ │ │ vldr d1, [r7, #40] @ 0x28 │ │ │ │ vldr d3, [r7, #32] │ │ │ │ - str r0, [sp, #84] @ 0x54 │ │ │ │ - vmul.f64 d4, d2, d1 │ │ │ │ vldr d12, [r7, #24] │ │ │ │ + vmul.f64 d4, d2, d1 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [r7, #184] @ 0xb8 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, lr, r3 │ │ │ │ + add r3, r9 │ │ │ │ + vldr d0, [r3] │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - add.w r0, r9, r1 │ │ │ │ - add.w r1, lr, r2 │ │ │ │ - add r2, r9 │ │ │ │ - str r0, [sp, #88] @ 0x58 │ │ │ │ - vldr d4, [r0] │ │ │ │ + vmul.f64 d10, d4, d1 │ │ │ │ vstr d5, [sp, #112] @ 0x70 │ │ │ │ vldr d5, [r7, #176] @ 0xb0 │ │ │ │ - vmul.f64 d10, d4, d1 │ │ │ │ - vldr d0, [r2] │ │ │ │ - str r1, [sp, #92] @ 0x5c │ │ │ │ vmla.f64 d10, d7, d5 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [r7, #16] │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vldr d5, [r1] │ │ │ │ vmul.f64 d4, d0, d12 │ │ │ │ add.w r1, lr, r4 │ │ │ │ @@ -100192,81 +102602,81 @@ │ │ │ │ vsub.f64 d4, d14, d3 │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vmov.f64 d5, d14 │ │ │ │ vsub.f64 d14, d1, d13 │ │ │ │ vstr d4, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d13, d13, d1 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ vadd.f64 d15, d4, d14 │ │ │ │ vmov.f64 d4, d9 │ │ │ │ vstr d14, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d14, d9, d2 │ │ │ │ vadd.f64 d9, d11, d0 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - vstr d13, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d2, d4, d2 │ │ │ │ vsub.f64 d4, d11, d0 │ │ │ │ vstr d14, [sp, #144] @ 0x90 │ │ │ │ vstr d9, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d9, d14, d9 │ │ │ │ + vadd.f64 d14, d8, d10 │ │ │ │ vstr d5, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d5, d5, d13 │ │ │ │ + vsub.f64 d10, d10, d8 │ │ │ │ vsub.f64 d0, d4, d2 │ │ │ │ vstr d2, [sp, #160] @ 0xa0 │ │ │ │ vldr d2, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d14, d8, d10 │ │ │ │ + vstr d4, [sp, #168] @ 0xa8 │ │ │ │ + vstr d13, [sp, #184] @ 0xb8 │ │ │ │ vstr d9, [sp, #392] @ 0x188 │ │ │ │ - vsub.f64 d10, d10, d8 │ │ │ │ - vstr d5, [sp, #408] @ 0x198 │ │ │ │ vstr d0, [sp, #400] @ 0x190 │ │ │ │ - vadd.f64 d3, d2, d7 │ │ │ │ vldr d0, [sp] │ │ │ │ + vadd.f64 d3, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vstr d4, [sp, #168] @ 0xa8 │ │ │ │ + vstr d5, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d9, d0, d6 │ │ │ │ vsub.f64 d0, d0, d6 │ │ │ │ - vstr d3, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d1, d9, d3 │ │ │ │ vadd.f64 d5, d0, d7 │ │ │ │ vstr d9, [sp, #192] @ 0xc0 │ │ │ │ + vstr d3, [sp, #200] @ 0xc8 │ │ │ │ vstr d0, [sp, #208] @ 0xd0 │ │ │ │ vstr d1, [sp, #416] @ 0x1a0 │ │ │ │ vstr d7, [sp, #216] @ 0xd8 │ │ │ │ - vldr d0, [sp, #96] @ 0x60 │ │ │ │ + vldr d4, [r1] │ │ │ │ vstr d5, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d5, [sp, #112] @ 0x70 │ │ │ │ + vldr d0, [sp, #96] @ 0x60 │ │ │ │ + str r4, [sp, #0] │ │ │ │ vldr d3, [r7, #56] @ 0x38 │ │ │ │ + vstr d14, [sp, #232] @ 0xe8 │ │ │ │ + vldr d5, [sp, #112] @ 0x70 │ │ │ │ + vstr d10, [sp, #248] @ 0xf8 │ │ │ │ vldr d7, [r7, #48] @ 0x30 │ │ │ │ + ldr r0, [sp, #92] @ 0x5c │ │ │ │ vadd.f64 d13, d0, d5 │ │ │ │ - vldr d4, [r1] │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ vsub.f64 d0, d0, d5 │ │ │ │ - str r4, [sp, #0] │ │ │ │ vldr d1, [r7, #216] @ 0xd8 │ │ │ │ vadd.f64 d6, d13, d14 │ │ │ │ - vstr d10, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d10, d0, d10 │ │ │ │ vstr d13, [sp, #224] @ 0xe0 │ │ │ │ - vstr d14, [sp, #232] @ 0xe8 │ │ │ │ vstr d0, [sp, #240] @ 0xf0 │ │ │ │ vstr d6, [sp, #432] @ 0x1b0 │ │ │ │ vldr d6, [r4] │ │ │ │ - adds r4, r1, r0 │ │ │ │ - str r4, [sp, #8] │ │ │ │ + add.w r4, r1, r0 │ │ │ │ + str r4, [sp, #92] @ 0x5c │ │ │ │ vstr d10, [sp, #440] @ 0x1b8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmla.f64 d5, d4, d7 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ vldr d3, [r7, #208] @ 0xd0 │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ ldr r4, [sp, #0] │ │ │ │ add r4, r0 │ │ │ │ - str r4, [sp, #96] @ 0x60 │ │ │ │ vldr d2, [r4] │ │ │ │ + str r4, [sp, #96] @ 0x60 │ │ │ │ add.w r4, r8, r0 │ │ │ │ add r0, sl │ │ │ │ str r4, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ @@ -100276,73 +102686,73 @@ │ │ │ │ vldr d6, [r8] │ │ │ │ vadd.f64 d8, d4, d7 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vldr d4, [sl] │ │ │ │ vmov.f64 d11, d10 │ │ │ │ vldr d7, [r7] │ │ │ │ add.w r7, r7, #304 @ 0x130 │ │ │ │ - vstr d12, [sp, #304] @ 0x130 │ │ │ │ vmul.f64 d5, d4, d3 │ │ │ │ vstr d2, [sp, #264] @ 0x108 │ │ │ │ + vldr d2, [r0] │ │ │ │ + vstr d12, [sp, #304] @ 0x130 │ │ │ │ vmla.f64 d5, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d2, [r0] │ │ │ │ vldr d3, [r7, #-144] @ 0xffffff70 │ │ │ │ vnmls.f64 d6, d4, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ - vldr d1, [r7, #-136] @ 0xffffff78 │ │ │ │ add.w r4, r8, r6 │ │ │ │ add r6, sl │ │ │ │ + vldr d1, [r7, #-136] @ 0xffffff78 │ │ │ │ + str r4, [sp, #112] @ 0x70 │ │ │ │ str r6, [sp, #120] @ 0x78 │ │ │ │ - vstr d11, [sp, #256] @ 0x100 │ │ │ │ + vstr d10, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ - str r4, [sp, #112] @ 0x70 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vldr d3, [r7, #-168] @ 0xffffff58 │ │ │ │ vadd.f64 d14, d5, d4 │ │ │ │ vsub.f64 d12, d4, d5 │ │ │ │ vldr d5, [r6] │ │ │ │ add.w r6, r8, ip │ │ │ │ add ip, sl │ │ │ │ + vldr d2, [ip] │ │ │ │ str r6, [sp, #124] @ 0x7c │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vldr d7, [r7, #-176] @ 0xffffff50 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ + vstr d12, [sp, #288] @ 0x120 │ │ │ │ vldr d6, [r4] │ │ │ │ - vldr d2, [ip] │ │ │ │ + vldr d12, [r7, #-216] @ 0xffffff28 │ │ │ │ vstr d1, [sp, #312] @ 0x138 │ │ │ │ + vldr d1, [r7, #-8] │ │ │ │ vmla.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d1, [r7, #-8] │ │ │ │ vldr d3, [r7, #-16] │ │ │ │ - vstr d12, [sp, #288] @ 0x120 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ vldr d7, [r6] │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ add.w r6, lr, r5 │ │ │ │ str r6, [sp, #496] @ 0x1f0 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d12, [r7, #-216] @ 0xffffff28 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ vldr d3, [r7, #-56] @ 0xffffffc8 │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ vldr d7, [r6] │ │ │ │ add.w r6, r9, r5 │ │ │ │ + add.w r5, lr, r2 │ │ │ │ vldr d6, [r7, #-64] @ 0xffffffc0 │ │ │ │ - add.w r5, lr, r3 │ │ │ │ - add r3, r9 │ │ │ │ + add r2, r9 │ │ │ │ vldr d5, [r6] │ │ │ │ - vldr d1, [r3] │ │ │ │ + vldr d1, [r2] │ │ │ │ vmul.f64 d10, d5, d3 │ │ │ │ vmla.f64 d10, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [r5] │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vldr d6, [r7, #-224] @ 0xffffff20 │ │ │ │ vmul.f64 d5, d1, d12 │ │ │ │ @@ -100359,426 +102769,433 @@ │ │ │ │ vmov.f64 d3, d10 │ │ │ │ vsub.f64 d10, d1, d14 │ │ │ │ vadd.f64 d1, d14, d1 │ │ │ │ vldr d14, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d12, d13, d6 │ │ │ │ vsub.f64 d6, d6, d13 │ │ │ │ vldr d13, [sp, #256] @ 0x100 │ │ │ │ + vstr d1, [sp, #256] @ 0x100 │ │ │ │ vstr d3, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d3, d3, d10 │ │ │ │ - vstr d1, [sp, #256] @ 0x100 │ │ │ │ vmov.f64 d11, d12 │ │ │ │ vadd.f64 d12, d8, d2 │ │ │ │ vadd.f64 d0, d13, d0 │ │ │ │ vldr d13, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d2, d8, d2 │ │ │ │ vstr d11, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d11, d12, d11 │ │ │ │ vsub.f64 d12, d13, d7 │ │ │ │ vadd.f64 d7, d13, d7 │ │ │ │ + vldr d13, [pc, #972] @ 60870 │ │ │ │ vadd.f64 d8, d2, d6 │ │ │ │ vsub.f64 d6, d2, d6 │ │ │ │ - vldr d13, [pc, #972] @ 5bcb0 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ vstr d11, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d11, d14, d4 │ │ │ │ vstr d12, [sp, #288] @ 0x120 │ │ │ │ vstr d7, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d2, d6, d13 │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ + ldr r4, [sp, #44] @ 0x2c │ │ │ │ vmov.f64 d14, d11 │ │ │ │ vsub.f64 d11, d12, d11 │ │ │ │ vldr d12, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d4, d12, d4 │ │ │ │ vldr d12, [sp, #304] @ 0x130 │ │ │ │ - vstr d11, [sp, #464] @ 0x1d0 │ │ │ │ - vadd.f64 d11, d12, d9 │ │ │ │ - vsub.f64 d9, d12, d9 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ vstr d4, [sp, #264] @ 0x108 │ │ │ │ vldr d4, [sp, #312] @ 0x138 │ │ │ │ + vstr d11, [sp, #464] @ 0x1d0 │ │ │ │ + vadd.f64 d11, d12, d9 │ │ │ │ + vsub.f64 d9, d12, d9 │ │ │ │ vldr d12, [sp, #328] @ 0x148 │ │ │ │ - vstr d11, [sp, #304] @ 0x130 │ │ │ │ vstr d7, [sp, #472] @ 0x1d8 │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d3, d15 │ │ │ │ vadd.f64 d3, d15, d3 │ │ │ │ + vstr d11, [sp, #304] @ 0x130 │ │ │ │ vldr d15, [sp, #160] @ 0xa0 │ │ │ │ vstr d7, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d7, d11, d7 │ │ │ │ vstr d5, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d5, d9, d5 │ │ │ │ vstr d7, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d7, [pc, #852] @ 5bcb8 │ │ │ │ + vldr d7, [pc, #844] @ 60878 │ │ │ │ vstr d5, [sp, #488] @ 0x1e8 │ │ │ │ vmov.f64 d5, d12 │ │ │ │ - vmov.f64 d11, d7 │ │ │ │ vmul.f64 d4, d4, d7 │ │ │ │ + vmov.f64 d11, d7 │ │ │ │ vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ vmls.f64 d5, d3, d7 │ │ │ │ vldr d7, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d3, d12, d3 │ │ │ │ vldr d12, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d7, d15, d7 │ │ │ │ - vldr d15, [pc, #816] @ 5bcc0 │ │ │ │ - vsub.f64 d10, d10, d12 │ │ │ │ + vldr d15, [pc, #808] @ 60880 │ │ │ │ vstr d3, [r4] │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ + vsub.f64 d10, d10, d12 │ │ │ │ vnmls.f64 d2, d7, d15 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ + vmov.f64 d13, d15 │ │ │ │ vmla.f64 d7, d6, d15 │ │ │ │ vadd.f64 d6, d4, d5 │ │ │ │ + vldr d15, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vmov.f64 d13, d15 │ │ │ │ vldr d4, [sp, #128] @ 0x80 │ │ │ │ - vldr d15, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #400] @ 0x190 │ │ │ │ vstr d3, [r4] │ │ │ │ - ldr r4, [sp, #84] @ 0x54 │ │ │ │ + ldr r4, [sp, #80] @ 0x50 │ │ │ │ vldr d3, [sp, #384] @ 0x180 │ │ │ │ vstr d7, [r4] │ │ │ │ vsub.f64 d7, d5, d2 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ vadd.f64 d5, d6, d8 │ │ │ │ vsub.f64 d8, d6, d8 │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ vmov.f64 d6, d3 │ │ │ │ - ldr r4, [sp, #68] @ 0x44 │ │ │ │ vstr d7, [r1] │ │ │ │ vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ - vstr d2, [r2] │ │ │ │ + vstr d2, [r3] │ │ │ │ vmla.f64 d6, d8, d7 │ │ │ │ vsub.f64 d7, d4, d15 │ │ │ │ - vldr d15, [pc, #684] @ 5bcb0 │ │ │ │ + vldr d15, [pc, #676] @ 60870 │ │ │ │ vsub.f64 d8, d8, d3 │ │ │ │ vmul.f64 d4, d7, d13 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vmla.f64 d4, d10, d15 │ │ │ │ vstr d8, [ip] │ │ │ │ vmov.f64 d8, d11 │ │ │ │ - vnmls.f64 d7, d10, d13 │ │ │ │ + vmov.f64 d11, d13 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vnmls.f64 d7, d10, d13 │ │ │ │ + vmla.f64 d4, d10, d15 │ │ │ │ vmov.f64 d10, #80 @ 0x3e800000 0.250 │ │ │ │ vsub.f64 d2, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstr d2, [r0] │ │ │ │ vstr d7, [r4] │ │ │ │ vsub.f64 d7, d4, d6 │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ - vldr d12, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d2, [sp, #280] @ 0x118 │ │ │ │ - vldr d15, [sp, #144] @ 0x90 │ │ │ │ - vldr d3, [sp, #152] @ 0x98 │ │ │ │ + ldr r4, [sp, #76] @ 0x4c │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ vstr d7, [r4] │ │ │ │ - vsub.f64 d7, d12, d2 │ │ │ │ + vldr d15, [sp, #144] @ 0x90 │ │ │ │ vstr d4, [r0] │ │ │ │ + vldr d3, [sp, #152] @ 0x98 │ │ │ │ + vldr d2, [sp, #280] @ 0x118 │ │ │ │ + vldr d12, [sp, #448] @ 0x1c0 │ │ │ │ vldr d4, [sp, #408] @ 0x198 │ │ │ │ - vsub.f64 d2, d15, d3 │ │ │ │ - vldr d15, [pc, #576] @ 5bcb0 │ │ │ │ ldr r4, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d7, d12, d2 │ │ │ │ + vsub.f64 d2, d15, d3 │ │ │ │ + vldr d15, [pc, #560] @ 60870 │ │ │ │ vsub.f64 d6, d1, d4 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ + ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ vldr d1, [sp, #336] @ 0x150 │ │ │ │ vmul.f64 d3, d2, d15 │ │ │ │ - vmla.f64 d3, d7, d13 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ - ldr r0, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d13, [sp, #184] @ 0xb8 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vldr d12, [sp, #456] @ 0x1c8 │ │ │ │ vmov.f64 d5, d1 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ + vmla.f64 d3, d7, d11 │ │ │ │ + vmul.f64 d7, d7, d15 │ │ │ │ vmls.f64 d5, d4, d10 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ - vnmls.f64 d7, d2, d13 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - vldr d12, [sp, #456] @ 0x1c8 │ │ │ │ - vmov.f64 d11, d13 │ │ │ │ - vldr d13, [sp, #184] @ 0xb8 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ + vnmls.f64 d7, d2, d11 │ │ │ │ + vmov.f64 d8, d11 │ │ │ │ vstr d4, [lr] │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d2, [r4] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ + ldr r4, [sp, #60] @ 0x3c │ │ │ │ vldr d2, [sp, #376] @ 0x178 │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vmov.f64 d5, d2 │ │ │ │ + vstr d7, [r1] │ │ │ │ vldr d7, [sp, #392] @ 0x188 │ │ │ │ - vstr d3, [r3] │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + vstr d3, [r2] │ │ │ │ + vmov.f64 d5, d2 │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ vadd.f64 d4, d7, d12 │ │ │ │ vsub.f64 d6, d12, d7 │ │ │ │ vldr d7, [sp, #256] @ 0x100 │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ vldr d7, [sp, #176] @ 0xb0 │ │ │ │ vmls.f64 d5, d4, d10 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ vadd.f64 d4, d2, d4 │ │ │ │ - vmov.f64 d8, d11 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ vmov.f64 d13, d15 │ │ │ │ vstr d4, [r8] │ │ │ │ - vmul.f64 d3, d7, d15 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vmla.f64 d3, d0, d11 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vmul.f64 d3, d7, d15 │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ vnmls.f64 d7, d0, d15 │ │ │ │ + vmla.f64 d3, d0, d11 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ vsub.f64 d2, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vstr d3, [r3] │ │ │ │ - vldr d3, [sp, #200] @ 0xc8 │ │ │ │ + ldr r2, [sp, #112] @ 0x70 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ vldr d6, [sp, #192] @ 0xc0 │ │ │ │ - vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d3, [sp, #200] @ 0xc8 │ │ │ │ vldr d15, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sp, #288] @ 0x120 │ │ │ │ vldr d11, [sp, #360] @ 0x168 │ │ │ │ + vldr d3, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d4, d15, d2 │ │ │ │ vsub.f64 d5, d2, d15 │ │ │ │ - vadd.f64 d14, d14, d3 │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ + ldrd r2, r0, [sp, #52] @ 0x34 │ │ │ │ vmov.f64 d7, d11 │ │ │ │ + vldr d10, [sp, #240] @ 0xf0 │ │ │ │ + vadd.f64 d14, d14, d3 │ │ │ │ vldr d12, [sp, #464] @ 0x1d0 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ - vmls.f64 d7, d4, d10 │ │ │ │ + vmls.f64 d7, d4, d0 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmul.f64 d3, d14, d13 │ │ │ │ + vldr d15, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d4, d11, d4 │ │ │ │ + ldr r4, [sp, #92] @ 0x5c │ │ │ │ + vmul.f64 d3, d14, d13 │ │ │ │ vldr d11, [sp, #248] @ 0xf8 │ │ │ │ - vldr d15, [sp, #320] @ 0x140 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ + vstr d4, [r3] │ │ │ │ vnmls.f64 d3, d6, d8 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ - vmla.f64 d6, d14, d8 │ │ │ │ - vstr d4, [r1] │ │ │ │ - vmov.f64 d13, d8 │ │ │ │ - vldr d8, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - ldr r1, [sp, #60] @ 0x3c │ │ │ │ + vmov.f64 d13, d8 │ │ │ │ + vmla.f64 d6, d14, d8 │ │ │ │ + vldr d8, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vstr d2, [r6] │ │ │ │ + vsub.f64 d2, d10, d11 │ │ │ │ + vmov.f64 d11, d13 │ │ │ │ vstr d4, [r9] │ │ │ │ vmov.f64 d4, d8 │ │ │ │ vstr d6, [r5] │ │ │ │ - vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d10, [pc, #168] @ 60870 │ │ │ │ vstr d7, [r4] │ │ │ │ + vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ ldr r6, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d3, d2, d10 │ │ │ │ + vmov.f64 d13, d10 │ │ │ │ vsub.f64 d5, d12, d6 │ │ │ │ vadd.f64 d7, d6, d12 │ │ │ │ - vsub.f64 d6, d9, d15 │ │ │ │ vldr d12, [sp, #480] @ 0x1e0 │ │ │ │ - vmla.f64 d4, d5, d10 │ │ │ │ - vldr d10, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d6, d9, d15 │ │ │ │ + vmla.f64 d4, d5, d0 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ + vmla.f64 d3, d6, d11 │ │ │ │ + vmul.f64 d6, d6, d10 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ vldr d8, [sp, #368] @ 0x170 │ │ │ │ - vsub.f64 d2, d10, d11 │ │ │ │ - vldr d10, [pc, #140] @ 5bcb0 │ │ │ │ - vmov.f64 d11, d13 │ │ │ │ + vnmls.f64 d6, d2, d11 │ │ │ │ vstr d5, [r6] │ │ │ │ - ldr r6, [sp, #28] │ │ │ │ - vmul.f64 d3, d2, d10 │ │ │ │ - vmla.f64 d3, d6, d13 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ vadd.f64 d5, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vmov.f64 d13, d10 │ │ │ │ vldr d4, [sp, #264] @ 0x108 │ │ │ │ - vnmls.f64 d6, d2, d11 │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vmov.f64 d5, d8 │ │ │ │ - vstr d2, [r1] │ │ │ │ + vstr d2, [r0] │ │ │ │ vstr d6, [r6] │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vstr d6, [r2] │ │ │ │ vldr d6, [sp, #432] @ 0x1b0 │ │ │ │ vstr d7, [sl] │ │ │ │ vldr d10, [sp, #296] @ 0x128 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ vldr d3, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d7, d12, d6 │ │ │ │ - vldr d9, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ + vldr d9, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d4, d4, d10 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ vmov.f64 d10, d13 │ │ │ │ - vsub.f64 d2, d3, d9 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ vmls.f64 d5, d6, d0 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + ldr r5, [sp, #20] │ │ │ │ vadd.f64 d6, d8, d6 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - b.n 5bcd0 │ │ │ │ - nop.w │ │ │ │ + b.n 60890 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff5043ea │ │ │ │ - b.n 5c3ae │ │ │ │ + b.w ff508faa │ │ │ │ + b.n 60f6e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - subs r0, #174 @ 0xae │ │ │ │ + ldrb r6, [r4, r3] │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + vsub.f64 d2, d3, d9 │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ vmov.f64 d9, d11 │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ vldr d14, [sp, #232] @ 0xe8 │ │ │ │ + vstr d6, [r3] │ │ │ │ vmul.f64 d3, d2, d13 │ │ │ │ - ldr r0, [sp, #76] @ 0x4c │ │ │ │ + ldr r6, [sp, #124] @ 0x7c │ │ │ │ + vsub.f64 d6, d5, d7 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r0, [sp, #68] @ 0x44 │ │ │ │ vmla.f64 d3, d4, d11 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ vldr d13, [sp, #224] @ 0xe0 │ │ │ │ vnmls.f64 d4, d2, d11 │ │ │ │ - vsub.f64 d6, d5, d7 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ vldr d11, [sp, #304] @ 0x130 │ │ │ │ - ldr r6, [sp, #124] @ 0x7c │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d2, [r1] │ │ │ │ + vstr d2, [r2] │ │ │ │ vstr d6, [r4] │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ - ldr r1, [sp, #92] @ 0x5c │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #312] @ 0x138 │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ ldr r4, [sp, #104] @ 0x68 │ │ │ │ - vstr d6, [r1] │ │ │ │ - vsub.f64 d2, d11, d3 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vldr d3, [sp, #312] @ 0x138 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vstr d7, [r1] │ │ │ │ vldr d7, [sp, #424] @ 0x1a8 │ │ │ │ - ldr r3, [sp, #624] @ 0x270 │ │ │ │ - vmul.f64 d3, d2, d10 │ │ │ │ + vsub.f64 d2, d11, d3 │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ vadd.f64 d4, d7, d4 │ │ │ │ vsub.f64 d7, d13, d14 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #624] @ 0x270 │ │ │ │ + vmul.f64 d3, d2, d10 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vldr d1, [sp, #344] @ 0x158 │ │ │ │ vnmls.f64 d3, d7, d9 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vmla.f64 d7, d2, d9 │ │ │ │ vmov.f64 d5, d1 │ │ │ │ + vmla.f64 d7, d2, d9 │ │ │ │ vmls.f64 d5, d4, d0 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vstr d4, [r4] │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r0] │ │ │ │ + vstr d2, [r3] │ │ │ │ vstr d7, [r6] │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ + ldr r3, [sp, #624] @ 0x270 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d6, [r2] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #624] @ 0x270 │ │ │ │ + vstr d6, [r0] │ │ │ │ vstr d7, [r5] │ │ │ │ ldr r3, [sp, #500] @ 0x1f4 │ │ │ │ + ldr r2, [sp, #624] @ 0x270 │ │ │ │ add lr, r3 │ │ │ │ add r8, r3 │ │ │ │ ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ add r9, r3 │ │ │ │ add sl, r3 │ │ │ │ ldr r3, [sp, #508] @ 0x1fc │ │ │ │ eor.w fp, fp, r3 │ │ │ │ - ldrd r2, r3, [sp, #624] @ 0x270 │ │ │ │ + ldr r3, [sp, #628] @ 0x274 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 5b34a │ │ │ │ + bne.w 5ff10 │ │ │ │ add.w sp, sp, #516 @ 0x204 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0005bdc4 : │ │ │ │ - ldr r2, [pc, #12] @ (5bdd4 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (5bdd8 ) │ │ │ │ +0006099c : │ │ │ │ + ldr r2, [pc, #12] @ (609ac ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (609b0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - asrs r2, r3, #9 │ │ │ │ + adds r6, #128 @ 0x80 │ │ │ │ movs r4, r0 │ │ │ │ - bl ffd85dda │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + bl ffd609b2 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d10} │ │ │ │ - ldrd r5, r7, [sp, #68] @ 0x44 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ - subs r6, r5, #1 │ │ │ │ + ldrd r5, r7, [sp, #68] @ 0x44 │ │ │ │ + add.w r6, r5, #4294967295 @ 0xffffffff │ │ │ │ cmp r5, r7 │ │ │ │ add.w ip, r4, r6, lsl #5 │ │ │ │ - bge.w 5befe │ │ │ │ + bge.w 60aec │ │ │ │ ldr r4, [sp, #64] @ 0x40 │ │ │ │ mov.w lr, r4, lsl #3 │ │ │ │ ldr r4, [sp, #76] @ 0x4c │ │ │ │ cmp r4, #1 │ │ │ │ it eq │ │ │ │ addeq.w ip, ip, #32 │ │ │ │ - bne.n 5bf06 │ │ │ │ - vldr d9, [ip, #-24] @ 0xffffffe8 │ │ │ │ + bne.w 60b06 │ │ │ │ + vldr d5, [ip, #-32] @ 0xffffffe0 │ │ │ │ add.w r6, r0, lr │ │ │ │ - vldr d8, [ip, #-16] │ │ │ │ add.w r9, r2, lr │ │ │ │ - vldr d5, [ip, #-32] @ 0xffffffe0 │ │ │ │ add.w r4, r1, lr │ │ │ │ - vldr d10, [ip, #-8] │ │ │ │ add.w r8, r3, lr │ │ │ │ - vmul.f64 d1, d8, d9 │ │ │ │ + vldr d9, [ip, #-24] @ 0xffffffe8 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + add.w ip, ip, #32 │ │ │ │ + cmp r7, r5 │ │ │ │ + vldr d8, [ip, #-48] @ 0xffffffd0 │ │ │ │ + vldr d10, [ip, #-40] @ 0xffffffd8 │ │ │ │ vldr d3, [r6] │ │ │ │ vmul.f64 d6, d8, d5 │ │ │ │ + vmul.f64 d1, d8, d9 │ │ │ │ vldr d4, [r9] │ │ │ │ - vmla.f64 d6, d10, d9 │ │ │ │ vldr d2, [r0] │ │ │ │ vldr d7, [r2] │ │ │ │ - adds r5, #1 │ │ │ │ + vmla.f64 d6, d10, d9 │ │ │ │ vnmls.f64 d1, d10, d5 │ │ │ │ - add.w ip, ip, #32 │ │ │ │ - cmp r7, r5 │ │ │ │ vmul.f64 d0, d3, d6 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ - vmla.f64 d0, d4, d1 │ │ │ │ vnmls.f64 d3, d4, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ + vmla.f64 d0, d4, d1 │ │ │ │ vldr d4, [r3] │ │ │ │ vmul.f64 d1, d6, d5 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ - vmla.f64 d1, d4, d9 │ │ │ │ - vldr d9, [r8] │ │ │ │ vnmls.f64 d6, d4, d5 │ │ │ │ vldr d5, [r4] │ │ │ │ + vmla.f64 d1, d4, d9 │ │ │ │ + vldr d9, [r8] │ │ │ │ vmul.f64 d4, d5, d8 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vmla.f64 d4, d9, d10 │ │ │ │ vnmls.f64 d5, d9, d8 │ │ │ │ vadd.f64 d9, d0, d2 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vadd.f64 d8, d4, d1 │ │ │ │ @@ -100793,61 +103210,66 @@ │ │ │ │ vsub.f64 d5, d2, d6 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vsub.f64 d10, d9, d8 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vstr d10, [r8] │ │ │ │ mov r8, r2 │ │ │ │ - vstmia r1!, {d8} │ │ │ │ sub.w r2, r2, #8 │ │ │ │ + vstmia r1!, {d8} │ │ │ │ vstr d5, [r8] │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d6, [r6] │ │ │ │ mov r6, r3 │ │ │ │ sub.w r3, r3, #8 │ │ │ │ vstr d5, [r6] │ │ │ │ vstr d7, [r4] │ │ │ │ - bne.n 5be08 │ │ │ │ + bne.n 609f4 │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ add.w ip, ip, #32 │ │ │ │ rsb sl, r4, #0 │ │ │ │ - vldr d8, [ip, #-16] │ │ │ │ + vldr d5, [ip, #-32] @ 0xffffffe0 │ │ │ │ add.w r8, r0, lr │ │ │ │ - vldr d7, [ip, #-24] @ 0xffffffe8 │ │ │ │ add.w fp, r2, lr │ │ │ │ - vldr d5, [ip, #-32] @ 0xffffffe0 │ │ │ │ add.w r9, r3, lr │ │ │ │ - vldr d6, [ip, #-8] │ │ │ │ add.w r6, r1, lr │ │ │ │ - vmul.f64 d4, d7, d8 │ │ │ │ + vldr d7, [ip, #-24] @ 0xffffffe8 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + add.w ip, ip, #32 │ │ │ │ + cmp r7, r5 │ │ │ │ + vldr d8, [ip, #-48] @ 0xffffffd0 │ │ │ │ + vldr d6, [ip, #-40] @ 0xffffffd8 │ │ │ │ vldr d10, [r8] │ │ │ │ + vmul.f64 d4, d7, d8 │ │ │ │ vldr d9, [fp] │ │ │ │ - adds r5, #1 │ │ │ │ vmul.f64 d1, d7, d6 │ │ │ │ vldr d3, [r0] │ │ │ │ - vmla.f64 d1, d5, d8 │ │ │ │ vldr d2, [r2] │ │ │ │ vnmls.f64 d4, d5, d6 │ │ │ │ - add.w ip, ip, #32 │ │ │ │ - cmp r7, r5 │ │ │ │ + vmla.f64 d1, d5, d8 │ │ │ │ vmul.f64 d0, d4, d9 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vmla.f64 d0, d1, d10 │ │ │ │ vldr d10, [r1] │ │ │ │ vnmls.f64 d4, d1, d9 │ │ │ │ vldr d9, [r3] │ │ │ │ vmul.f64 d1, d7, d9 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vmla.f64 d1, d5, d10 │ │ │ │ - vldr d10, [r6] │ │ │ │ vnmls.f64 d7, d5, d9 │ │ │ │ vldr d9, [r9] │ │ │ │ + vmla.f64 d1, d5, d10 │ │ │ │ + vldr d10, [r6] │ │ │ │ vmul.f64 d5, d6, d9 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vmla.f64 d5, d8, d10 │ │ │ │ vnmls.f64 d6, d8, d9 │ │ │ │ vadd.f64 d8, d3, d0 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ vadd.f64 d9, d1, d5 │ │ │ │ @@ -100856,3327 +103278,3385 @@ │ │ │ │ vadd.f64 d9, d2, d4 │ │ │ │ vsub.f64 d2, d2, d4 │ │ │ │ vstr d10, [fp] │ │ │ │ vstr d8, [r0] │ │ │ │ vadd.f64 d8, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ add r0, r4 │ │ │ │ - vsub.f64 d10, d8, d9 │ │ │ │ - vadd.f64 d8, d8, d9 │ │ │ │ vsub.f64 d6, d3, d7 │ │ │ │ + vsub.f64 d10, d8, d9 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ + vadd.f64 d8, d8, d9 │ │ │ │ vsub.f64 d7, d5, d1 │ │ │ │ vstr d10, [r9] │ │ │ │ vstr d8, [r1] │ │ │ │ add r1, r4 │ │ │ │ vstr d6, [r2] │ │ │ │ vsub.f64 d6, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vstr d3, [r8] │ │ │ │ add r2, sl │ │ │ │ + vstr d3, [r8] │ │ │ │ vstr d6, [r3] │ │ │ │ add r3, sl │ │ │ │ vstr d7, [r6] │ │ │ │ - bne.n 5bf10 │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + bne.n 60b12 │ │ │ │ + b.n 60aec │ │ │ │ │ │ │ │ -0005c00c : │ │ │ │ - ldr r2, [pc, #12] @ (5c01c ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (5c020 ) │ │ │ │ +00060c08 : │ │ │ │ + ldr r2, [pc, #12] @ (60c18 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (60c1c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - asrs r2, r0, #1 │ │ │ │ + adds r4, #68 @ 0x44 │ │ │ │ movs r4, r0 │ │ │ │ - stc2l 15, cr15, [r5, #1020] @ 0x3fc │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldc2 15, cr15, [pc, #1020] @ 6101c │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub sp, #100 @ 0x64 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #828] @ (5c378 ) │ │ │ │ - ldrd r1, r0, [sp, #208] @ 0xd0 │ │ │ │ - add r2, pc │ │ │ │ - ldr r7, [sp, #204] @ 0xcc │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub sp, #92 @ 0x5c │ │ │ │ + ldrd r1, r0, [sp, #200] @ 0xc8 │ │ │ │ + ldr r2, [pc, #840] @ (60f90 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 5c366 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - movs r0, #48 @ 0x30 │ │ │ │ - vldr d14, [pc, #800] @ 5c370 │ │ │ │ - mov lr, r7 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #84] @ 0x54 │ │ │ │ - negs r1, r1 │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ - ldr r1, [pc, #800] @ (5c37c ) │ │ │ │ - ldr r2, [r2, r1] │ │ │ │ + add r2, pc │ │ │ │ + bge.w 60f66 │ │ │ │ ldr r1, [sp, #208] @ 0xd0 │ │ │ │ - str r6, [sp, #0] │ │ │ │ + vldr d14, [pc, #820] @ 60f88 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r1, [sp, #76] @ 0x4c │ │ │ │ + rsb r1, r1, #0 │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ + ldr r1, [pc, #816] @ (60f94 ) │ │ │ │ + ldr r2, [r2, r1] │ │ │ │ + ldr r1, [sp, #192] @ 0xc0 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ - str r2, [sp, #92] @ 0x5c │ │ │ │ + str r2, [sp, #84] @ 0x54 │ │ │ │ ldr r2, [sp, #200] @ 0xc8 │ │ │ │ - mla r0, r0, r1, r2 │ │ │ │ - vldr d12, [r0, #-48] @ 0xffffffd0 │ │ │ │ - mov r1, r4 │ │ │ │ - vldr d11, [r0, #-40] @ 0xffffffd8 │ │ │ │ - mov r6, r4 │ │ │ │ - vldr d10, [r0, #-32] @ 0xffffffe0 │ │ │ │ - adds r0, #48 @ 0x30 │ │ │ │ - vldr d5, [r0, #-72] @ 0xffffffb8 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - vmul.f64 d6, d11, d10 │ │ │ │ - vmul.f64 d4, d12, d10 │ │ │ │ - vmul.f64 d7, d12, d5 │ │ │ │ - vmul.f64 d2, d11, d5 │ │ │ │ - vldr d15, [r2] │ │ │ │ - mov.w r2, lr, lsl #4 │ │ │ │ - add r1, r2 │ │ │ │ + add.w r2, r2, r2, lsl #1 │ │ │ │ + add.w r0, r1, r2, lsl #4 │ │ │ │ + vldr d13, [r0, #-48] @ 0xffffffd0 │ │ │ │ + add.w r0, r0, #48 @ 0x30 │ │ │ │ + vldr d11, [r0, #-88] @ 0xffffffa8 │ │ │ │ + vldr d15, [r0, #-80] @ 0xffffffb0 │ │ │ │ + vldr d12, [r0, #-72] @ 0xffffffb8 │ │ │ │ + ldr r2, [sp, #196] @ 0xc4 │ │ │ │ + vmul.f64 d6, d11, d15 │ │ │ │ + vmul.f64 d4, d13, d15 │ │ │ │ + vldr d1, [r4] │ │ │ │ + vmul.f64 d3, d11, d12 │ │ │ │ + vmul.f64 d7, d13, d12 │ │ │ │ + ldr r7, [sp, #196] @ 0xc4 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w r1, r4, r2 │ │ │ │ + add.w r9, r5, r2 │ │ │ │ str r1, [sp, #4] │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ + add.w ip, r7, r7, lsl #1 │ │ │ │ + vsub.f64 d8, d4, d3 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vldr d3, [r0, #-64] @ 0xffffffc0 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ vldr d6, [r0, #-56] @ 0xffffffc8 │ │ │ │ - vsub.f64 d8, d4, d2 │ │ │ │ - vadd.f64 d4, d4, d2 │ │ │ │ - vldr d2, [r0, #-64] @ 0xffffffc0 │ │ │ │ - add.w r9, r5, r2 │ │ │ │ - vmul.f64 d1, d11, d6 │ │ │ │ + vmul.f64 d2, d7, d3 │ │ │ │ vmul.f64 d9, d7, d6 │ │ │ │ - vmla.f64 d1, d12, d2 │ │ │ │ - vmla.f64 d9, d4, d2 │ │ │ │ - vstr d1, [sp, #32] │ │ │ │ - vmul.f64 d1, d7, d2 │ │ │ │ - vnmls.f64 d1, d4, d6 │ │ │ │ - vstr d1, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d1, d11, d2 │ │ │ │ - vmov.f64 d0, d1 │ │ │ │ - vnmls.f64 d0, d12, d6 │ │ │ │ - vstr d0, [sp, #48] @ 0x30 │ │ │ │ - vldr d0, [r4] │ │ │ │ - movs r4, #24 │ │ │ │ - vstr d0, [sp, #8] │ │ │ │ - vldr d0, [r1] │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - adds r7, r1, r2 │ │ │ │ - vmov.f64 d13, d0 │ │ │ │ - str r7, [sp, #80] @ 0x50 │ │ │ │ - vldr d0, [r7] │ │ │ │ - mul.w r7, r4, lr │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - adds r1, r5, r7 │ │ │ │ - add r7, r3 │ │ │ │ - vmul.f64 d1, d3, d0 │ │ │ │ - vmul.f64 d3, d3, d13 │ │ │ │ - vmla.f64 d1, d8, d13 │ │ │ │ - vnmls.f64 d3, d8, d0 │ │ │ │ - vldr d0, [sp, #8] │ │ │ │ + vmul.f64 d0, d11, d6 │ │ │ │ + vnmls.f64 d2, d4, d6 │ │ │ │ + vmla.f64 d9, d4, d3 │ │ │ │ + vmla.f64 d0, d13, d3 │ │ │ │ + vstr d2, [sp, #24] │ │ │ │ + vmul.f64 d2, d11, d3 │ │ │ │ + vstr d9, [sp, #40] @ 0x28 │ │ │ │ + vnmls.f64 d2, d13, d6 │ │ │ │ + vstr d2, [sp, #32] │ │ │ │ + vldr d2, [r6] │ │ │ │ + vstr d2, [sp, #8] │ │ │ │ + vldr d2, [r1] │ │ │ │ + add.w r1, r6, r2 │ │ │ │ + vldr d10, [r1] │ │ │ │ + str r1, [sp, #72] @ 0x48 │ │ │ │ + add.w r1, r5, ip │ │ │ │ + add ip, r3 │ │ │ │ + vmov.f64 d9, d2 │ │ │ │ + vmul.f64 d2, d5, d10 │ │ │ │ + vmul.f64 d5, d5, d9 │ │ │ │ + vmla.f64 d2, d8, d9 │ │ │ │ + vnmls.f64 d5, d8, d10 │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ str r1, [sp, #8] │ │ │ │ - vadd.f64 d8, d0, d1 │ │ │ │ - vsub.f64 d13, d15, d3 │ │ │ │ - vadd.f64 d3, d15, d3 │ │ │ │ - vstr d13, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d13, d0, d1 │ │ │ │ - vstr d3, [sp, #64] @ 0x40 │ │ │ │ - vldr d0, [r1] │ │ │ │ - mov.w r1, lr, lsl #3 │ │ │ │ - vldr d3, [r7] │ │ │ │ - add.w r8, r5, r1 │ │ │ │ + vadd.f64 d9, d1, d2 │ │ │ │ + vsub.f64 d1, d1, d2 │ │ │ │ + vsub.f64 d10, d8, d5 │ │ │ │ + vstr d10, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d10, d8, d5 │ │ │ │ + vldr d5, [ip] │ │ │ │ + vstr d1, [sp, #56] @ 0x38 │ │ │ │ + vldr d1, [r1] │ │ │ │ + mov.w r1, r7, lsl #3 │ │ │ │ add.w sl, r3, r1 │ │ │ │ - add.w ip, r6, r1 │ │ │ │ - add r1, r4 │ │ │ │ - add.w r4, ip, r2 │ │ │ │ - vmul.f64 d1, d6, d3 │ │ │ │ - vmul.f64 d6, d6, d0 │ │ │ │ - vmla.f64 d1, d2, d0 │ │ │ │ - vldr d0, [r8] │ │ │ │ + add.w r7, r5, r1 │ │ │ │ + add.w lr, r4, r1 │ │ │ │ + add r1, r6 │ │ │ │ + vmul.f64 d2, d6, d5 │ │ │ │ add.w fp, r1, r2 │ │ │ │ + add.w r8, lr, r2 │ │ │ │ add r2, r3 │ │ │ │ - vnmls.f64 d6, d2, d3 │ │ │ │ - vldr d2, [sl] │ │ │ │ - vmul.f64 d3, d5, d2 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ - vmla.f64 d3, d10, d0 │ │ │ │ - vnmls.f64 d5, d10, d2 │ │ │ │ - vadd.f64 d10, d1, d3 │ │ │ │ - vadd.f64 d15, d6, d5 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vstr d10, [sp, #16] │ │ │ │ - vstr d15, [sp, #24] │ │ │ │ - vsub.f64 d15, d1, d3 │ │ │ │ - vstr d6, [sp, #72] @ 0x48 │ │ │ │ - vldr d3, [ip] │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vmla.f64 d2, d3, d1 │ │ │ │ + vldr d1, [r7] │ │ │ │ + vnmls.f64 d6, d3, d5 │ │ │ │ + vldr d3, [sl] │ │ │ │ + vmul.f64 d5, d12, d3 │ │ │ │ + vmul.f64 d12, d12, d1 │ │ │ │ + vmla.f64 d5, d15, d1 │ │ │ │ + vnmls.f64 d12, d15, d3 │ │ │ │ + vadd.f64 d3, d2, d5 │ │ │ │ + vadd.f64 d15, d6, d12 │ │ │ │ + vsub.f64 d12, d6, d12 │ │ │ │ vldr d6, [r1] │ │ │ │ + vstr d15, [sp, #16] │ │ │ │ + vsub.f64 d15, d2, d5 │ │ │ │ + vstr d3, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d5, d7, d6 │ │ │ │ + vldr d3, [lr] │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d5, d4, d3 │ │ │ │ - vnmls.f64 d7, d4, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ vldr d3, [fp] │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d4, d0, d3 │ │ │ │ - vmla.f64 d4, d2, d6 │ │ │ │ - vmul.f64 d6, d0, d6 │ │ │ │ - vnmls.f64 d6, d2, d3 │ │ │ │ + vnmls.f64 d7, d4, d6 │ │ │ │ + vldr d6, [r8] │ │ │ │ + vldr d8, [sp, #32] │ │ │ │ vldr d2, [r3] │ │ │ │ - vadd.f64 d10, d5, d4 │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ + vmul.f64 d4, d8, d3 │ │ │ │ + vmla.f64 d4, d0, d6 │ │ │ │ + vmul.f64 d6, d8, d6 │ │ │ │ + vnmls.f64 d6, d0, d3 │ │ │ │ + vadd.f64 d8, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d4, d11, d2 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [r5] │ │ │ │ + vstr d8, [sp, #24] │ │ │ │ vmul.f64 d11, d11, d6 │ │ │ │ - vmla.f64 d4, d12, d6 │ │ │ │ + vmla.f64 d4, d13, d6 │ │ │ │ vldr d6, [r9] │ │ │ │ - vnmls.f64 d11, d12, d2 │ │ │ │ + vnmls.f64 d11, d13, d2 │ │ │ │ vldr d2, [r2] │ │ │ │ - vldr d12, [sp, #64] @ 0x40 │ │ │ │ + vldr d13, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d0, d1, d2 │ │ │ │ - vmla.f64 d0, d9, d6 │ │ │ │ + vmla.f64 d0, d13, d6 │ │ │ │ vmul.f64 d6, d1, d6 │ │ │ │ - vnmls.f64 d6, d9, d2 │ │ │ │ + vnmls.f64 d6, d13, d2 │ │ │ │ + vldr d13, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d2, d4, d0 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - vadd.f64 d0, d8, d10 │ │ │ │ + vadd.f64 d0, d9, d8 │ │ │ │ vadd.f64 d1, d11, d6 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ - vmov.f64 d11, d8 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ - vadd.f64 d8, d8, d2 │ │ │ │ + vadd.f64 d8, d13, d2 │ │ │ │ + vmov.f64 d11, d9 │ │ │ │ + vsub.f64 d2, d13, d2 │ │ │ │ vsub.f64 d9, d0, d8 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ - vadd.f64 d8, d12, d7 │ │ │ │ - vsub.f64 d7, d12, d7 │ │ │ │ + vadd.f64 d8, d10, d7 │ │ │ │ + vsub.f64 d7, d10, d7 │ │ │ │ vstr d9, [fp] │ │ │ │ - vstr d0, [r6] │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ + vstr d0, [r4] │ │ │ │ + vldr d0, [sp, #16] │ │ │ │ vadd.f64 d0, d0, d1 │ │ │ │ vsub.f64 d9, d0, d8 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ - vstr d9, [r7] │ │ │ │ + vldr d8, [sp, #24] │ │ │ │ + vstr d9, [ip] │ │ │ │ vstr d0, [r5] │ │ │ │ - vsub.f64 d0, d11, d10 │ │ │ │ - vldr d11, [sp, #24] │ │ │ │ - vldr d10, [sp, #72] @ 0x48 │ │ │ │ - vldr d9, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d1, d1, d11 │ │ │ │ - ldr r7, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d0, d11, d8 │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ + vldr d9, [sp, #48] @ 0x30 │ │ │ │ + vldr d11, [sp, #56] @ 0x38 │ │ │ │ + vsub.f64 d1, d1, d8 │ │ │ │ vsub.f64 d8, d0, d1 │ │ │ │ vadd.f64 d0, d0, d1 │ │ │ │ + vsub.f64 d1, d2, d7 │ │ │ │ + vadd.f64 d2, d2, d7 │ │ │ │ + vsub.f64 d7, d6, d4 │ │ │ │ + vadd.f64 d4, d4, d6 │ │ │ │ vstr d8, [r1] │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ + vadd.f64 d8, d15, d12 │ │ │ │ + vsub.f64 d15, d15, d12 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ - vsub.f64 d2, d8, d2 │ │ │ │ - vadd.f64 d8, d15, d10 │ │ │ │ - vsub.f64 d15, d15, d10 │ │ │ │ vstr d0, [r1] │ │ │ │ vsub.f64 d0, d9, d5 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ vadd.f64 d5, d9, d5 │ │ │ │ - vsub.f64 d1, d2, d7 │ │ │ │ - vadd.f64 d2, d2, d7 │ │ │ │ - vsub.f64 d7, d6, d4 │ │ │ │ - vadd.f64 d4, d4, d6 │ │ │ │ vstr d1, [sl] │ │ │ │ vsub.f64 d1, d7, d8 │ │ │ │ - vstr d2, [r9] │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - vsub.f64 d2, d13, d3 │ │ │ │ - vadd.f64 d3, d13, d3 │ │ │ │ + vstr d2, [r9] │ │ │ │ + vsub.f64 d2, d11, d3 │ │ │ │ + vadd.f64 d3, d11, d3 │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d1, d1, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vsub.f64 d8, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vstr d8, [r1] │ │ │ │ + vstr d8, [r6] │ │ │ │ vadd.f64 d8, d0, d7 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ - vstr d8, [r8] │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d8, [r7] │ │ │ │ + vstr d2, [r8] │ │ │ │ vstr d7, [r2] │ │ │ │ vadd.f64 d7, d4, d15 │ │ │ │ vsub.f64 d15, d15, d4 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d15, d15, d14 │ │ │ │ vsub.f64 d6, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vstr d6, [r7] │ │ │ │ + vstr d6, [r1] │ │ │ │ vadd.f64 d6, d5, d15 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ vsub.f64 d15, d15, d5 │ │ │ │ - ldr r2, [sp, #208] @ 0xd0 │ │ │ │ - adds r2, #1 │ │ │ │ - str r2, [sp, #208] @ 0xd0 │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ vstr d6, [r1] │ │ │ │ - mov r1, r6 │ │ │ │ - add r1, r2 │ │ │ │ - add r5, r2 │ │ │ │ - mov r4, r1 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - vstr d3, [ip] │ │ │ │ - add r1, r2 │ │ │ │ + vstr d3, [lr] │ │ │ │ vstr d15, [r3] │ │ │ │ + ldrd r1, r2, [sp, #196] @ 0xc4 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + str r2, [sp, #200] @ 0xc8 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ + add r4, r2 │ │ │ │ + add r5, r2 │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ + add r6, r2 │ │ │ │ add r3, r2 │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ - str r1, [sp, #0] │ │ │ │ - eor.w lr, lr, r2 │ │ │ │ - ldrd r1, r2, [sp, #208] @ 0xd0 │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ + eor.w r1, r1, r2 │ │ │ │ + ldr r2, [sp, #204] @ 0xcc │ │ │ │ + str r1, [sp, #196] @ 0xc4 │ │ │ │ + ldr r1, [sp, #200] @ 0xc8 │ │ │ │ cmp r2, r1 │ │ │ │ - bne.w 5c06c │ │ │ │ - add sp, #100 @ 0x64 │ │ │ │ + bne.w 60c74 │ │ │ │ + add sp, #92 @ 0x5c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 5c5f0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 61208 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - cmp r3, #134 @ 0x86 │ │ │ │ + ldr r7, [pc, #496] @ (61184 ) │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0005c380 : │ │ │ │ - ldr r2, [pc, #12] @ (5c390 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (5c394 ) │ │ │ │ +00060f98 : │ │ │ │ + ldr r2, [pc, #12] @ (60fa8 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (60fac ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - lsrs r6, r7, #19 │ │ │ │ + adds r0, #228 @ 0xe4 │ │ │ │ movs r4, r0 │ │ │ │ - ldc2 15, cr15, [sp], {255} @ 0xff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r1 │ │ │ │ - mov sl, r2 │ │ │ │ + ldc2l 15, cr15, [fp], #-1020 @ 0xfffffc04 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r2 │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #380 @ 0x17c │ │ │ │ - mov fp, r3 │ │ │ │ - ldr r3, [pc, #68] @ (5c3f0 ) │ │ │ │ - ldrd r2, r1, [sp, #488] @ 0x1e8 │ │ │ │ - add r3, pc │ │ │ │ - ldr r4, [sp, #484] @ 0x1e4 │ │ │ │ + sub sp, #372 @ 0x174 │ │ │ │ + ldrd r2, r1, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r3, [pc, #56] @ (61010 ) │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 5cc34 │ │ │ │ - ldr r2, [sp, #496] @ 0x1f0 │ │ │ │ - mov r9, sl │ │ │ │ - vldr d11, [pc, #40] @ 5c3e8 │ │ │ │ - mov sl, fp │ │ │ │ - mov lr, r0 │ │ │ │ - mov fp, r4 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #364] @ 0x16c │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #368] @ 0x170 │ │ │ │ - ldr r2, [pc, #36] @ (5c3f4 ) │ │ │ │ - ldr r3, [r3, r2] │ │ │ │ + add r3, pc │ │ │ │ + bge.w 61870 │ │ │ │ ldr r2, [sp, #488] @ 0x1e8 │ │ │ │ + mov r8, r0 │ │ │ │ + vldr d11, [pc, #36] @ 61008 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #356] @ 0x164 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ + str r2, [sp, #360] @ 0x168 │ │ │ │ + ldr r2, [pc, #32] @ (61014 ) │ │ │ │ + ldr r3, [r3, r2] │ │ │ │ + str r4, [sp, #24] │ │ │ │ + ldr r2, [sp, #480] @ 0x1e0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #372] @ 0x174 │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ - add.w r6, r3, r2, lsl #6 │ │ │ │ - str r6, [sp, #0] │ │ │ │ - b.n 5c3f8 │ │ │ │ + str r3, [sp, #364] @ 0x16c │ │ │ │ + ldr r3, [sp, #472] @ 0x1d8 │ │ │ │ + add.w r7, r3, r2, lsl #6 │ │ │ │ + b.n 61018 │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 5c6a4 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 612c4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - cmp r0, #22 │ │ │ │ + ldr r3, [pc, #944] @ (613c4 ) │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ - movs r5, #48 @ 0x30 │ │ │ │ - movs r6, #40 @ 0x28 │ │ │ │ - mul.w r0, r5, fp │ │ │ │ - vldr d9, [r3, #-64] @ 0xffffffc0 │ │ │ │ - vldr d14, [r3, #-56] @ 0xffffffc8 │ │ │ │ - vldr d7, [r3, #-48] @ 0xffffffd0 │ │ │ │ - vldr d15, [r3, #-24] @ 0xffffffe8 │ │ │ │ - vldr d10, [r3, #-32] @ 0xffffffe0 │ │ │ │ + vldr d9, [r7, #-64] @ 0xffffffc0 │ │ │ │ + add.w r7, r7, #64 @ 0x40 │ │ │ │ + vldr d14, [r7, #-120] @ 0xffffff88 │ │ │ │ + vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ + vldr d8, [r7, #-112] @ 0xffffff90 │ │ │ │ + vldr d15, [r7, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d4, d9, d7 │ │ │ │ vmul.f64 d12, d14, d7 │ │ │ │ - vldr d7, [r3, #-40] @ 0xffffffd8 │ │ │ │ + vldr d7, [r7, #-104] @ 0xffffff98 │ │ │ │ + vldr d10, [r7, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d0, d9, d15 │ │ │ │ - vldr d8, [r3, #-48] @ 0xffffffd0 │ │ │ │ - vmul.f64 d3, d9, d10 │ │ │ │ - vmul.f64 d2, d9, d7 │ │ │ │ vmul.f64 d13, d14, d7 │ │ │ │ - vldr d7, [r3, #-48] @ 0xffffffd0 │ │ │ │ + vmul.f64 d2, d9, d7 │ │ │ │ + vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ vmul.f64 d8, d8, d10 │ │ │ │ vadd.f64 d6, d12, d2 │ │ │ │ - vsub.f64 d2, d2, d12 │ │ │ │ vmul.f64 d1, d7, d15 │ │ │ │ - vldr d7, [r3, #-40] @ 0xffffffd8 │ │ │ │ + vldr d7, [r7, #-104] @ 0xffffff98 │ │ │ │ + vsub.f64 d3, d2, d12 │ │ │ │ vadd.f64 d12, d4, d13 │ │ │ │ + vldr d2, [r7, #-104] @ 0xffffff98 │ │ │ │ vsub.f64 d5, d4, d13 │ │ │ │ vmul.f64 d4, d14, d15 │ │ │ │ - vstr d2, [sp, #16] │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vldr d2, [r3, #-40] @ 0xffffffd8 │ │ │ │ - vstr d12, [sp, #8] │ │ │ │ - vadd.f64 d13, d4, d3 │ │ │ │ - vsub.f64 d4, d3, d4 │ │ │ │ + vstr d12, [sp] │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ - vstr d7, [sp] │ │ │ │ + vstr d7, [sp, #8] │ │ │ │ vmul.f64 d7, d14, d10 │ │ │ │ - vmul.f64 d3, d5, d15 │ │ │ │ - vstr d4, [sp, #72] @ 0x48 │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ + vmul.f64 d3, d9, d10 │ │ │ │ vsub.f64 d12, d1, d2 │ │ │ │ - vstr d12, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d13, d4, d3 │ │ │ │ + vsub.f64 d4, d3, d4 │ │ │ │ + vmul.f64 d3, d5, d15 │ │ │ │ + vstr d12, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d12, d0, d7 │ │ │ │ vsub.f64 d7, d0, d7 │ │ │ │ - vstr d12, [sp, #64] @ 0x40 │ │ │ │ - vldr d12, [sp] │ │ │ │ - vsub.f64 d12, d8, d12 │ │ │ │ vstr d12, [sp, #48] @ 0x30 │ │ │ │ - vldr d12, [sp] │ │ │ │ - str r3, [sp, #0] │ │ │ │ - vadd.f64 d8, d12, d8 │ │ │ │ vldr d12, [sp, #8] │ │ │ │ - vstr d8, [sp, #96] @ 0x60 │ │ │ │ + vstr d4, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d12, d8, d12 │ │ │ │ + vstr d12, [sp, #56] @ 0x38 │ │ │ │ + vldr d12, [sp, #8] │ │ │ │ + vadd.f64 d8, d12, d8 │ │ │ │ + vldr d12, [sp] │ │ │ │ + vstr d8, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d8, d1, d2 │ │ │ │ - vldr d1, [r3, #-16] │ │ │ │ - vldr d2, [r3, #-8] │ │ │ │ - mov.w r3, fp, lsl #5 │ │ │ │ - add.w r2, lr, r3 │ │ │ │ - add.w r1, r9, r3 │ │ │ │ - vmul.f64 d4, d14, d1 │ │ │ │ - vmul.f64 d0, d14, d2 │ │ │ │ - vmla.f64 d0, d9, d1 │ │ │ │ - vnmls.f64 d4, d9, d2 │ │ │ │ - vstr d4, [sp, #80] @ 0x50 │ │ │ │ + vldr d2, [r7, #-80] @ 0xffffffb0 │ │ │ │ + vldr d1, [r7, #-72] @ 0xffffffb8 │ │ │ │ + vmul.f64 d4, d14, d2 │ │ │ │ + vmul.f64 d0, d14, d1 │ │ │ │ + vnmls.f64 d4, d9, d1 │ │ │ │ + vmla.f64 d0, d9, d2 │ │ │ │ + vstr d4, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d4, d6, d10 │ │ │ │ - vsub.f64 d2, d3, d4 │ │ │ │ + vsub.f64 d1, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ vmul.f64 d4, d6, d15 │ │ │ │ vstr d3, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d3, d5, d10 │ │ │ │ - vstr d2, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d2, d3, d4 │ │ │ │ + vstr d1, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d1, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vstr d2, [sp, #304] @ 0x130 │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ vstr d3, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d3, d12, d15 │ │ │ │ - vmul.f64 d4, d2, d10 │ │ │ │ - vsub.f64 d2, d3, d4 │ │ │ │ - vadd.f64 d3, d3, d4 │ │ │ │ - vstr d2, [sp, #104] @ 0x68 │ │ │ │ - vstr d3, [sp, #112] @ 0x70 │ │ │ │ + vstr d1, [sp, #304] @ 0x130 │ │ │ │ + vmul.f64 d1, d4, d10 │ │ │ │ + vsub.f64 d4, d3, d1 │ │ │ │ + vadd.f64 d1, d3, d1 │ │ │ │ vmul.f64 d3, d12, d10 │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ - str r2, [sp, #24] │ │ │ │ - str r1, [sp, #28] │ │ │ │ - vmul.f64 d4, d2, d15 │ │ │ │ - vsub.f64 d12, d3, d4 │ │ │ │ - vadd.f64 d2, d3, d4 │ │ │ │ + vldr d12, [sp, #16] │ │ │ │ + vstr d4, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d4, d12, d15 │ │ │ │ + vadd.f64 d12, d3, d4 │ │ │ │ + vsub.f64 d3, d3, d4 │ │ │ │ + vstr d12, [sp, #112] @ 0x70 │ │ │ │ + vstr d3, [sp, #96] @ 0x60 │ │ │ │ + ldr r3, [sp, #476] @ 0x1dc │ │ │ │ + vldr d3, [fp] │ │ │ │ + ldr r4, [sp, #476] @ 0x1dc │ │ │ │ + mov.w r3, r3, lsl #5 │ │ │ │ + add.w r1, fp, r3 │ │ │ │ + add.w r2, r8, r3 │ │ │ │ vldr d4, [r1] │ │ │ │ - vldr d3, [r9] │ │ │ │ - vstr d12, [sp, #248] @ 0xf8 │ │ │ │ + add.w r0, r4, r4, lsl #1 │ │ │ │ + add.w lr, r4, r4, lsl #2 │ │ │ │ vldr d12, [r2] │ │ │ │ - mov.w r2, fp, lsl #4 │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ + mov.w r6, r0, lsl #4 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + vstr d4, [sp, #8] │ │ │ │ vmul.f64 d4, d7, d4 │ │ │ │ - add.w r1, lr, r2 │ │ │ │ - add.w r4, r9, r2 │ │ │ │ + strd r2, r1, [sp, #28] │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ + ldr r1, [sp, #476] @ 0x1dc │ │ │ │ + str r6, [sp, #352] @ 0x160 │ │ │ │ vmla.f64 d4, d13, d12 │ │ │ │ - vldr d12, [sp, #32] │ │ │ │ - adds r7, r4, r3 │ │ │ │ - adds r5, r1, r3 │ │ │ │ - str r1, [sp, #32] │ │ │ │ - str r7, [sp, #56] @ 0x38 │ │ │ │ + vldr d12, [sp, #8] │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + add.w ip, fp, r1 │ │ │ │ + add.w r2, r8, r1 │ │ │ │ + add.w r6, r2, r3 │ │ │ │ + str r1, [sp, #8] │ │ │ │ + add.w r1, fp, r0 │ │ │ │ vnmls.f64 d7, d13, d12 │ │ │ │ - vldr d13, [lr] │ │ │ │ - str r5, [sp, #44] @ 0x2c │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ + vldr d13, [r8] │ │ │ │ + strd r2, r6, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d13, d13, d4 │ │ │ │ vsub.f64 d12, d3, d7 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ - vldr d3, [r1] │ │ │ │ - mov.w r1, fp, lsl #3 │ │ │ │ - vstr d13, [sp, #328] @ 0x148 │ │ │ │ - vldr d13, [sp, #48] @ 0x30 │ │ │ │ + vldr d3, [r2] │ │ │ │ + mov.w r2, r4, lsl #3 │ │ │ │ + add.w r9, r8, r2 │ │ │ │ + add.w r5, r9, r3 │ │ │ │ vstr d12, [sp, #136] @ 0x88 │ │ │ │ - vldr d12, [lr] │ │ │ │ + vldr d12, [r8] │ │ │ │ vstr d7, [sp, #152] @ 0x98 │ │ │ │ - vldr d7, [r4] │ │ │ │ - mul.w r4, r6, fp │ │ │ │ + vldr d7, [ip] │ │ │ │ + vstr d13, [sp, #320] @ 0x140 │ │ │ │ + vldr d13, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d4, d12, d4 │ │ │ │ - movs r6, #56 @ 0x38 │ │ │ │ - mul.w ip, r6, fp │ │ │ │ - movs r6, #24 │ │ │ │ vstr d4, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d4, d6, d7 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ - vldr d3, [r5] │ │ │ │ - add.w r5, r9, r1 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add.w r6, ip, r3 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ - vldr d5, [r7] │ │ │ │ - add.w r7, lr, r1 │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #44] @ 0x2c │ │ │ │ + add.w r6, fp, r2 │ │ │ │ vmul.f64 d7, d8, d5 │ │ │ │ vmul.f64 d8, d8, d3 │ │ │ │ vmla.f64 d7, d13, d3 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ vnmls.f64 d8, d13, d5 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ + vstr d5, [sp, #160] @ 0xa0 │ │ │ │ vstr d7, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d7, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ - vstr d5, [sp, #160] @ 0xa0 │ │ │ │ - vldr d5, [r7] │ │ │ │ + vldr d5, [r9] │ │ │ │ vstr d7, [sp, #176] @ 0xb0 │ │ │ │ - vmul.f64 d12, d3, d5 │ │ │ │ vstr d6, [sp, #184] @ 0xb8 │ │ │ │ - vldr d6, [r5] │ │ │ │ - str r7, [sp, #8] │ │ │ │ - add r7, r3 │ │ │ │ - str r7, [sp, #48] @ 0x30 │ │ │ │ + vldr d6, [r6] │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + str r5, [sp, #16] │ │ │ │ + vldr d4, [sp] │ │ │ │ + str r6, [sp, #0] │ │ │ │ + vldr d13, [sp, #64] @ 0x40 │ │ │ │ + str r1, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d7, d3, d6 │ │ │ │ - vnmls.f64 d12, d4, d6 │ │ │ │ + vmul.f64 d12, d3, d5 │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ + vldr d8, [sp, #80] @ 0x50 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ - vldr d4, [r7] │ │ │ │ - adds r7, r5, r3 │ │ │ │ - vldr d3, [sp, #64] @ 0x40 │ │ │ │ - vldr d13, [sp, #72] @ 0x48 │ │ │ │ - str r7, [sp, #60] @ 0x3c │ │ │ │ - vldr d5, [r7] │ │ │ │ - add.w r7, lr, ip │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ - str r5, [sp, #16] │ │ │ │ + vnmls.f64 d12, d4, d6 │ │ │ │ + vldr d4, [r5] │ │ │ │ + add.w r5, r6, r3 │ │ │ │ + sub.w r6, r2, r4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r4, r8, r6 │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d6, d3, d5 │ │ │ │ - vldr d8, [sp, #96] @ 0x60 │ │ │ │ vmla.f64 d6, d13, d4 │ │ │ │ vmul.f64 d4, d3, d4 │ │ │ │ vnmls.f64 d4, d13, d5 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d13, d12, d4 │ │ │ │ vsub.f64 d12, d12, d4 │ │ │ │ + vldr d4, [sp, #88] @ 0x58 │ │ │ │ vstr d5, [sp, #192] @ 0xc0 │ │ │ │ - vldr d4, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d6, d12, d7 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - add.w r7, r9, ip │ │ │ │ - str r7, [sp, #72] @ 0x48 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, fp, r6 │ │ │ │ + vldr d5, [r4] │ │ │ │ + str r4, [sp, #56] @ 0x38 │ │ │ │ + add.w r4, r8, r0 │ │ │ │ vstr d13, [sp, #200] @ 0xc8 │ │ │ │ - vldr d5, [r7] │ │ │ │ - mul.w r7, r6, fp │ │ │ │ vstr d6, [sp, #208] @ 0xd0 │ │ │ │ - add.w r5, lr, r7 │ │ │ │ - str r5, [sp, #80] @ 0x50 │ │ │ │ + vldr d3, [r4] │ │ │ │ vmul.f64 d6, d4, d5 │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ vmla.f64 d6, d0, d7 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ - vldr d3, [r5] │ │ │ │ - add.w r5, r9, r7 │ │ │ │ - str r5, [sp, #360] @ 0x168 │ │ │ │ - vldr d4, [r5] │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, sl, r6 │ │ │ │ vnmls.f64 d7, d0, d5 │ │ │ │ - vldr d0, [sp, #88] @ 0x58 │ │ │ │ - add.w r5, r8, ip │ │ │ │ - add ip, sl │ │ │ │ + vldr d0, [sp, #72] @ 0x48 │ │ │ │ + str r1, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d5, d0, d4 │ │ │ │ vmla.f64 d5, d8, d3 │ │ │ │ vmul.f64 d3, d0, d3 │ │ │ │ vnmls.f64 d3, d8, d4 │ │ │ │ + vldr d4, [r7, #-72] @ 0xffffffb8 │ │ │ │ vadd.f64 d0, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vstr d0, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d0, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d0, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r6, #-8] │ │ │ │ - add.w r6, r8, r4 │ │ │ │ - add r4, sl │ │ │ │ - str r6, [sp, #88] @ 0x58 │ │ │ │ - str r4, [sp, #96] @ 0x60 │ │ │ │ - vstr d7, [sp, #240] @ 0xf0 │ │ │ │ - vldr d7, [ip] │ │ │ │ + vldr d6, [r1] │ │ │ │ + vstr d0, [sp, #224] @ 0xe0 │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ vstr d8, [sp, #232] @ 0xe8 │ │ │ │ - vldr d8, [r5] │ │ │ │ - vmul.f64 d0, d6, d7 │ │ │ │ - vldr d5, [r6] │ │ │ │ - add.w r6, r8, r7 │ │ │ │ - add r7, sl │ │ │ │ - vmla.f64 d0, d1, d8 │ │ │ │ - vmul.f64 d8, d6, d8 │ │ │ │ - vnmls.f64 d8, d1, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vldr d6, [sp, #112] @ 0x70 │ │ │ │ - add.w r4, r8, r1 │ │ │ │ - vldr d4, [sp, #248] @ 0xf8 │ │ │ │ - add r1, sl │ │ │ │ - vldr d13, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d1, d6, d7 │ │ │ │ - str r4, [sp, #104] @ 0x68 │ │ │ │ - vmla.f64 d1, d4, d5 │ │ │ │ - vmul.f64 d5, d6, d5 │ │ │ │ - vldr d6, [r6] │ │ │ │ - vldr d3, [r1] │ │ │ │ - vnmls.f64 d5, d4, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vmul.f64 d4, d13, d7 │ │ │ │ - vmla.f64 d4, d2, d6 │ │ │ │ - vmul.f64 d6, d13, d6 │ │ │ │ + add r6, r1 │ │ │ │ + vstr d7, [sp, #240] @ 0xf0 │ │ │ │ + add.w r1, sl, lr │ │ │ │ + vldr d7, [r6] │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ + vldr d5, [r1] │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + vmul.f64 d0, d4, d7 │ │ │ │ + vldr d8, [sp, #104] @ 0x68 │ │ │ │ + vldr d13, [sp, #112] @ 0x70 │ │ │ │ + add lr, r1 │ │ │ │ + add.w r1, sl, r0 │ │ │ │ + vmla.f64 d0, d2, d6 │ │ │ │ + vmul.f64 d6, d4, d6 │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ vnmls.f64 d6, d2, d7 │ │ │ │ - vldr d2, [r4] │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - vldr d13, [r4, #-40] @ 0xffffffd8 │ │ │ │ - vmul.f64 d7, d13, d3 │ │ │ │ - vldr d13, [r4, #-48] @ 0xffffffd0 │ │ │ │ - vmla.f64 d7, d13, d2 │ │ │ │ - vldr d13, [r4, #-40] @ 0xffffffd8 │ │ │ │ - vmul.f64 d2, d13, d2 │ │ │ │ - vldr d13, [r4, #-48] @ 0xffffffd0 │ │ │ │ - add.w r4, r8, r0 │ │ │ │ - add r0, sl │ │ │ │ - str r0, [sp, #112] @ 0x70 │ │ │ │ - vnmls.f64 d2, d13, d3 │ │ │ │ - vadd.f64 d3, d0, d4 │ │ │ │ - vadd.f64 d13, d1, d7 │ │ │ │ - vsub.f64 d7, d7, d1 │ │ │ │ - vsub.f64 d0, d0, d4 │ │ │ │ - vstr d3, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d3, d3, d13 │ │ │ │ + vldr d7, [lr] │ │ │ │ + vmul.f64 d2, d1, d7 │ │ │ │ + vmul.f64 d1, d1, d5 │ │ │ │ + vmla.f64 d2, d4, d5 │ │ │ │ + vnmls.f64 d1, d4, d7 │ │ │ │ + vldr d4, [r1] │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + add r0, r1 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #96] @ 0x60 │ │ │ │ + add.w r0, sl, r2 │ │ │ │ + add r2, r1 │ │ │ │ + str r0, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d3, d8, d7 │ │ │ │ + vmla.f64 d3, d13, d4 │ │ │ │ + vmul.f64 d4, d8, d4 │ │ │ │ + vldr d8, [r2] │ │ │ │ + vnmls.f64 d4, d13, d7 │ │ │ │ + vldr d13, [r7, #-104] @ 0xffffff98 │ │ │ │ + vldr d7, [r0] │ │ │ │ + ldr r0, [sp, #352] @ 0x160 │ │ │ │ + vmul.f64 d5, d13, d8 │ │ │ │ + vldr d13, [r7, #-112] @ 0xffffff90 │ │ │ │ + vmla.f64 d5, d13, d7 │ │ │ │ + vldr d13, [r7, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d7, d13, d7 │ │ │ │ + vldr d13, [r7, #-112] @ 0xffffff90 │ │ │ │ + vnmls.f64 d7, d13, d8 │ │ │ │ + vadd.f64 d13, d2, d5 │ │ │ │ + vadd.f64 d8, d0, d3 │ │ │ │ + vsub.f64 d3, d0, d3 │ │ │ │ + vldr d0, [sl] │ │ │ │ + vsub.f64 d5, d5, d2 │ │ │ │ + vstr d8, [sp, #248] @ 0xf8 │ │ │ │ + vsub.f64 d8, d8, d13 │ │ │ │ vstr d13, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d13, d5, d2 │ │ │ │ - vsub.f64 d2, d2, d5 │ │ │ │ - vstr d3, [sp, #336] @ 0x150 │ │ │ │ - vadd.f64 d3, d8, d6 │ │ │ │ - vsub.f64 d8, d8, d6 │ │ │ │ - vldr d5, [sp, #120] @ 0x78 │ │ │ │ - vadd.f64 d4, d0, d2 │ │ │ │ - vstr d13, [sp, #272] @ 0x110 │ │ │ │ - vstr d3, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d3, d3, d13 │ │ │ │ - vadd.f64 d1, d8, d7 │ │ │ │ - vsub.f64 d13, d0, d2 │ │ │ │ - vldr d2, [r4] │ │ │ │ + vadd.f64 d13, d6, d4 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ + vstr d8, [sp, #328] @ 0x148 │ │ │ │ + vadd.f64 d8, d1, d7 │ │ │ │ + vsub.f64 d7, d7, d1 │ │ │ │ + vstr d13, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d2, d6, d5 │ │ │ │ + vsub.f64 d4, d6, d5 │ │ │ │ + vsub.f64 d13, d13, d8 │ │ │ │ + vstr d8, [sp, #272] @ 0x110 │ │ │ │ + vstr d13, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d13, d3, d7 │ │ │ │ + vadd.f64 d3, d3, d7 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, sl, r0 │ │ │ │ + vstr d2, [sp, #288] @ 0x120 │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ vstr d4, [sp, #344] @ 0x158 │ │ │ │ - vldr d4, [sp, #128] @ 0x80 │ │ │ │ - vstr d1, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d1, d8, d7 │ │ │ │ - vldr d7, [sl] │ │ │ │ - vstr d3, [sp, #280] @ 0x118 │ │ │ │ - vstr d1, [sp, #352] @ 0x160 │ │ │ │ - vmul.f64 d0, d14, d7 │ │ │ │ - vldr d1, [r8] │ │ │ │ - vmla.f64 d0, d9, d1 │ │ │ │ - vmul.f64 d1, d14, d1 │ │ │ │ - vnmls.f64 d1, d9, d7 │ │ │ │ + vstr d3, [sp, #336] @ 0x150 │ │ │ │ + vmul.f64 d8, d14, d7 │ │ │ │ + vldr d3, [r1] │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + vmla.f64 d8, d9, d0 │ │ │ │ + vmul.f64 d0, d14, d0 │ │ │ │ + add r0, r1 │ │ │ │ + str r0, [sp, #352] @ 0x160 │ │ │ │ + vldr d6, [sp, #120] @ 0x78 │ │ │ │ + vnmls.f64 d0, d9, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - add.w r0, r8, r3 │ │ │ │ - add r3, sl │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + add r3, r1 │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ str r0, [sp, #120] @ 0x78 │ │ │ │ - vmul.f64 d6, d5, d7 │ │ │ │ - vmla.f64 d6, d4, d2 │ │ │ │ - vmul.f64 d2, d5, d2 │ │ │ │ - vnmls.f64 d2, d4, d7 │ │ │ │ - vldr d4, [r0] │ │ │ │ + vldr d9, [sp, #296] @ 0x128 │ │ │ │ + vmul.f64 d1, d6, d7 │ │ │ │ + vmla.f64 d1, d5, d3 │ │ │ │ + vmul.f64 d3, d6, d3 │ │ │ │ + vnmls.f64 d3, d5, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - add r2, sl │ │ │ │ - vldr d8, [sp, #296] @ 0x128 │ │ │ │ - vldr d9, [sp, #304] @ 0x130 │ │ │ │ - vmul.f64 d5, d15, d7 │ │ │ │ - vmul.f64 d15, d15, d4 │ │ │ │ - vmla.f64 d5, d10, d4 │ │ │ │ + vldr d5, [r0] │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + vmul.f64 d2, d15, d7 │ │ │ │ + add r0, sl │ │ │ │ vldr d4, [r0] │ │ │ │ + vmla.f64 d2, d10, d5 │ │ │ │ + vmul.f64 d5, d15, d5 │ │ │ │ str r0, [sp, #128] @ 0x80 │ │ │ │ - ldr r0, [sp, #28] │ │ │ │ - vnmls.f64 d15, d10, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vmul.f64 d3, d8, d7 │ │ │ │ - vmla.f64 d3, d9, d4 │ │ │ │ - vmul.f64 d4, d8, d4 │ │ │ │ - vadd.f64 d14, d0, d5 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + vnmls.f64 d5, d10, d7 │ │ │ │ + vldr d10, [sp, #304] @ 0x130 │ │ │ │ + add r0, r1 │ │ │ │ + mov r1, r0 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vadd.f64 d14, d8, d2 │ │ │ │ + vsub.f64 d2, d8, d2 │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ + vldr d8, [sp, #240] @ 0xf0 │ │ │ │ + vmul.f64 d6, d9, d7 │ │ │ │ + vstr d14, [sp, #8] │ │ │ │ + vmla.f64 d6, d10, d4 │ │ │ │ + vmul.f64 d4, d9, d4 │ │ │ │ + vadd.f64 d9, d0, d5 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ vldr d0, [sp, #208] @ 0xd0 │ │ │ │ - vldr d8, [sp, #240] @ 0xf0 │ │ │ │ - vnmls.f64 d4, d9, d7 │ │ │ │ - vstr d14, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d9, d6, d3 │ │ │ │ - vsub.f64 d3, d3, d6 │ │ │ │ - vsub.f64 d10, d14, d9 │ │ │ │ + vnmls.f64 d4, d10, d7 │ │ │ │ vstr d9, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d14, d1, d15 │ │ │ │ - vadd.f64 d9, d2, d4 │ │ │ │ - vsub.f64 d4, d4, d2 │ │ │ │ - vsub.f64 d15, d1, d15 │ │ │ │ - vldr d2, [sp, #176] @ 0xb0 │ │ │ │ - vsub.f64 d7, d14, d9 │ │ │ │ + vadd.f64 d15, d1, d6 │ │ │ │ + vsub.f64 d1, d6, d1 │ │ │ │ + vsub.f64 d10, d14, d15 │ │ │ │ + vadd.f64 d14, d3, d4 │ │ │ │ + vstr d15, [sp, #296] @ 0x128 │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ + vadd.f64 d6, d5, d1 │ │ │ │ + vsub.f64 d15, d5, d1 │ │ │ │ + vsub.f64 d7, d9, d14 │ │ │ │ vstr d14, [sp, #312] @ 0x138 │ │ │ │ - vstr d9, [sp, #320] @ 0x140 │ │ │ │ - vadd.f64 d14, d5, d4 │ │ │ │ - vsub.f64 d9, d5, d4 │ │ │ │ + vsub.f64 d9, d2, d4 │ │ │ │ + vadd.f64 d14, d2, d4 │ │ │ │ vldr d4, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d6, d15, d3 │ │ │ │ - vsub.f64 d15, d15, d3 │ │ │ │ + vldr d2, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d3, d4, d2 │ │ │ │ vldr d2, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d4, d8, d12 │ │ │ │ vldr d8, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d5, d0, d2 │ │ │ │ - vldr d2, [pc, #832] @ 5cc40 │ │ │ │ + vldr d2, [pc, #852] @ 61890 │ │ │ │ vldr d0, [sp, #168] @ 0xa8 │ │ │ │ - vmul.f64 d4, d4, d2 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ + vmul.f64 d4, d4, d2 │ │ │ │ vadd.f64 d1, d3, d5 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ vldr d5, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vmul.f64 d0, d9, d11 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d4, [pc, #796] @ 5cc48 │ │ │ │ + vldr d4, [pc, #816] @ 61898 │ │ │ │ vmla.f64 d0, d6, d4 │ │ │ │ vmul.f64 d4, d8, d4 │ │ │ │ vnmls.f64 d4, d13, d11 │ │ │ │ vadd.f64 d8, d0, d4 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - vldr d0, [pc, #772] @ 5cc48 │ │ │ │ + vldr d0, [pc, #792] @ 61898 │ │ │ │ vmul.f64 d9, d9, d0 │ │ │ │ vnmls.f64 d9, d6, d11 │ │ │ │ vmul.f64 d6, d13, d0 │ │ │ │ vldr d0, [sp, #288] @ 0x120 │ │ │ │ - vldr d13, [sp, #328] @ 0x148 │ │ │ │ vmla.f64 d6, d0, d11 │ │ │ │ vsub.f64 d0, d9, d6 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ vsub.f64 d9, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ vstr d9, [r0] │ │ │ │ vsub.f64 d9, d6, d2 │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ vsub.f64 d6, d3, d0 │ │ │ │ + ldr r0, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ vadd.f64 d0, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ vstr d9, [r3] │ │ │ │ - vstr d1, [r0] │ │ │ │ - vstr d2, [r6] │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ - vstr d6, [r9] │ │ │ │ + vstr d1, [r4] │ │ │ │ + vstr d2, [r0] │ │ │ │ + vstr d6, [fp] │ │ │ │ vsub.f64 d6, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d9, [pc, #664] @ 5cc40 │ │ │ │ - vstr d6, [sl] │ │ │ │ - vstr d3, [r0] │ │ │ │ - vldr d3, [sp, #160] @ 0xa0 │ │ │ │ - vstr d5, [r5] │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ + ldr r0, [sp, #72] @ 0x48 │ │ │ │ + vstr d6, [r3] │ │ │ │ vldr d1, [sp, #200] @ 0xc8 │ │ │ │ + vstr d3, [r4] │ │ │ │ + vldr d13, [sp, #320] @ 0x140 │ │ │ │ + vstr d5, [r0] │ │ │ │ + vldr d3, [sp, #160] @ 0xa0 │ │ │ │ vldr d6, [sp, #224] @ 0xe0 │ │ │ │ + vldr d9, [pc, #656] @ 61890 │ │ │ │ + vldr d5, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d4, d13, d3 │ │ │ │ vldr d8, [sp, #216] @ 0xd8 │ │ │ │ - vldr d5, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ vldr d1, [sp, #280] @ 0x118 │ │ │ │ - ldr r0, [sp, #60] @ 0x3c │ │ │ │ - vsub.f64 d5, d8, d5 │ │ │ │ - vldr d8, [sp, #184] @ 0xb8 │ │ │ │ - ldr r6, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ + vsub.f64 d5, d8, d5 │ │ │ │ + ldr r4, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [sp, #152] @ 0x98 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ + vldr d8, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ - vldr d8, [sp, #336] @ 0x150 │ │ │ │ - vmov.f64 d10, d8 │ │ │ │ + vldr d8, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d8, d1 │ │ │ │ - vldr d8, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d8, d10, d8 │ │ │ │ - vldr d10, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d1, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vsub.f64 d0, d7, d8 │ │ │ │ - vadd.f64 d7, d7, d8 │ │ │ │ + vldr d0, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d8, d8, d0 │ │ │ │ vmul.f64 d1, d1, d9 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vmul.f64 d0, d0, d9 │ │ │ │ - vmul.f64 d7, d7, d9 │ │ │ │ + vsub.f64 d0, d7, d8 │ │ │ │ + vadd.f64 d7, d7, d8 │ │ │ │ vsub.f64 d8, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vldr d1, [sp, #176] @ 0xb0 │ │ │ │ - vstr d8, [r0] │ │ │ │ + vmul.f64 d7, d7, d9 │ │ │ │ + vmul.f64 d0, d0, d9 │ │ │ │ + vstr d8, [r5] │ │ │ │ vsub.f64 d8, d7, d3 │ │ │ │ - ldr r0, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vsub.f64 d7, d4, d0 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ - vstr d8, [r6] │ │ │ │ + vstr d8, [lr] │ │ │ │ vstr d2, [r3] │ │ │ │ - vstr d3, [r0] │ │ │ │ - vstr d7, [r5] │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + vstr d3, [r4] │ │ │ │ + vldr d2, [pc, #508] @ 61898 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ - ldr r5, [sp, #44] @ 0x2c │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d2, [pc, #468] @ 5cc48 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vstr d4, [r5] │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ vldr d4, [sp, #144] @ 0x90 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d6, [r3] │ │ │ │ vadd.f64 d6, d4, d1 │ │ │ │ vldr d4, [sp, #240] @ 0xf0 │ │ │ │ vmul.f64 d1, d14, d2 │ │ │ │ + ldr r5, [sp, #16] │ │ │ │ + vldr d10, [sp, #208] @ 0xd0 │ │ │ │ vmla.f64 d1, d15, d11 │ │ │ │ vadd.f64 d7, d12, d4 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ vldr d12, [sp, #232] @ 0xe8 │ │ │ │ vldr d4, [sp, #168] @ 0xa8 │ │ │ │ - vadd.f64 d5, d10, d12 │ │ │ │ - vldr d10, [sp, #352] @ 0x160 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vmul.f64 d5, d5, d9 │ │ │ │ - vldr d9, [sp, #344] @ 0x158 │ │ │ │ + ldr r0, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d5, d10, d12 │ │ │ │ + vldr d8, [sp, #184] @ 0xb8 │ │ │ │ + vldr d10, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #136] @ 0x88 │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ + vmul.f64 d5, d5, d9 │ │ │ │ + vldr d9, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ - ldr r6, [sp, #88] @ 0x58 │ │ │ │ - vldr d8, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vmul.f64 d5, d10, d11 │ │ │ │ vnmls.f64 d5, d9, d2 │ │ │ │ vadd.f64 d2, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vmul.f64 d1, d14, d11 │ │ │ │ vmul.f64 d14, d9, d11 │ │ │ │ - vmla.f64 d14, d10, d0 │ │ │ │ vldr d9, [sp, #304] @ 0x130 │ │ │ │ vnmls.f64 d1, d15, d0 │ │ │ │ + vmla.f64 d14, d10, d0 │ │ │ │ + vldr d15, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d0, d1, d14 │ │ │ │ vadd.f64 d14, d1, d14 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp, #248] @ 0xf8 │ │ │ │ - vstr d1, [r1] │ │ │ │ + vstr d1, [r3] │ │ │ │ vsub.f64 d1, d14, d4 │ │ │ │ - ldr r1, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d4, d4, d14 │ │ │ │ - vldr d14, [sp, #296] @ 0x128 │ │ │ │ + vldr d14, [sp, #8] │ │ │ │ + ldr r3, [sp, #352] @ 0x160 │ │ │ │ vstr d1, [r3] │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - vldr d1, [sp, #200] @ 0xc8 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vstr d4, [r1] │ │ │ │ + vstr d3, [r9] │ │ │ │ + vstr d4, [r0] │ │ │ │ vsub.f64 d4, d6, d0 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ vldr d3, [sp, #160] @ 0xa0 │ │ │ │ vldr d0, [sp, #216] @ 0xd8 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d4, [ip] │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [sp, #192] @ 0xc0 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vstr d6, [r3] │ │ │ │ + vldr d1, [sp, #200] @ 0xc8 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vstr d6, [r5] │ │ │ │ vadd.f64 d6, d13, d3 │ │ │ │ - vstr d7, [r6] │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d5, d0 │ │ │ │ vldr d0, [sp, #224] @ 0xe0 │ │ │ │ vldr d13, [sp, #256] @ 0x100 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d5, d1, d0 │ │ │ │ - vadd.f64 d2, d2, d13 │ │ │ │ - vldr d13, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ + vldr d8, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ + vadd.f64 d2, d8, d13 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d5, d14, d9 │ │ │ │ + vadd.f64 d5, d14, d15 │ │ │ │ vldr d14, [sp, #312] @ 0x138 │ │ │ │ - vldr d9, [sp, #320] @ 0x140 │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ + vldr d13, [sp, #264] @ 0x108 │ │ │ │ + vldr d8, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d1, d5, d2 │ │ │ │ + vadd.f64 d0, d9, d14 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ - vldr d5, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d0, d14, d9 │ │ │ │ - vadd.f64 d5, d5, d13 │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ + vadd.f64 d5, d13, d8 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ + ldr r0, [sp, #120] @ 0x78 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #480] @ 0x1e0 │ │ │ │ vsub.f64 d8, d0, d5 │ │ │ │ vadd.f64 d5, d0, d5 │ │ │ │ + ldr r3, [sp, #356] @ 0x164 │ │ │ │ vsub.f64 d0, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ - vstr d0, [r3] │ │ │ │ + vstr d0, [r4] │ │ │ │ vsub.f64 d0, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vsub.f64 d5, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ - vstr d0, [ip] │ │ │ │ - ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ - ldr r5, [sp, #360] @ 0x168 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #488] @ 0x1e8 │ │ │ │ - ldr r3, [sp, #364] @ 0x16c │ │ │ │ - vstr d3, [lr] │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ - add lr, r3 │ │ │ │ - vstr d4, [r8] │ │ │ │ + vstr d0, [r6] │ │ │ │ + vstr d3, [r8] │ │ │ │ add r8, r3 │ │ │ │ - vstr d5, [r5] │ │ │ │ + vstr d4, [sl] │ │ │ │ + add sl, r3 │ │ │ │ + vstr d5, [r1] │ │ │ │ vsub.f64 d5, d2, d7 │ │ │ │ - ldr r3, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ - add r9, r3 │ │ │ │ - add sl, r3 │ │ │ │ - ldr r3, [sp, #372] @ 0x174 │ │ │ │ - vstr d5, [r7] │ │ │ │ - eor.w fp, fp, r3 │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + ldr r3, [sp, #360] @ 0x168 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ + add r1, r3 │ │ │ │ + add fp, r3 │ │ │ │ + ldr r3, [sp, #364] @ 0x16c │ │ │ │ + str r1, [sp, #24] │ │ │ │ vstr d6, [r2] │ │ │ │ - ldrd r2, r3, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r2, [sp, #476] @ 0x1dc │ │ │ │ vstr d7, [r0] │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ + eor.w r2, r2, r3 │ │ │ │ + ldr r3, [sp, #484] @ 0x1e4 │ │ │ │ + str r2, [sp, #476] @ 0x1dc │ │ │ │ + ldr r2, [sp, #480] @ 0x1e0 │ │ │ │ cmp r3, r2 │ │ │ │ - add.w r4, r4, #64 @ 0x40 │ │ │ │ - str r4, [sp, #0] │ │ │ │ - bne.w 5c3f8 │ │ │ │ - add sp, #380 @ 0x17c │ │ │ │ + bne.w 61018 │ │ │ │ + add sp, #372 @ 0x174 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 5cec0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 61b10 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ │ │ │ │ -0005cc50 : │ │ │ │ - ldr r2, [pc, #12] @ (5cc60 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (5cc64 ) │ │ │ │ +000618a0 : │ │ │ │ + ldr r2, [pc, #12] @ (618b0 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (618b4 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - lsls r6, r3, #17 │ │ │ │ + cmp r0, #12 │ │ │ │ movs r4, r0 │ │ │ │ - bl fff9ac66 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r1 │ │ │ │ - mov r9, r2 │ │ │ │ + bl fff658b6 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r1 │ │ │ │ + mov r5, r3 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #876 @ 0x36c │ │ │ │ - mov r4, r3 │ │ │ │ - ldr.w r3, [pc, #3780] @ 5db40 │ │ │ │ - ldrd r2, r1, [sp, #984] @ 0x3d8 │ │ │ │ - add r3, pc │ │ │ │ + sub.w sp, sp, #884 @ 0x374 │ │ │ │ + ldrd r8, r2, [sp, #988] @ 0x3dc │ │ │ │ + ldr r1, [sp, #996] @ 0x3e4 │ │ │ │ + ldr.w r3, [pc, #3828] @ 627d8 │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 5e162 │ │ │ │ - ldr r2, [sp, #992] @ 0x3e0 │ │ │ │ - mov r5, r0 │ │ │ │ - mov fp, r9 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #860] @ 0x35c │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #864] @ 0x360 │ │ │ │ - ldr.w r2, [pc, #3752] @ 5db44 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 62e2a │ │ │ │ + ldr r2, [sp, #1000] @ 0x3e8 │ │ │ │ + mov r4, r0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #868] @ 0x364 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ + str r2, [sp, #872] @ 0x368 │ │ │ │ + ldr.w r2, [pc, #3804] @ 627dc │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - ldr r2, [sp, #984] @ 0x3d8 │ │ │ │ + strd r7, r5, [sp, #4] │ │ │ │ + ldr r2, [sp, #992] @ 0x3e0 │ │ │ │ + str r6, [sp, #12] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #868] @ 0x364 │ │ │ │ - ldr r3, [sp, #976] @ 0x3d0 │ │ │ │ + str r3, [sp, #876] @ 0x36c │ │ │ │ + ldr r3, [sp, #984] @ 0x3d8 │ │ │ │ add.w sl, r3, r2, lsl #6 │ │ │ │ - vldr d0, [sl, #-64] @ 0xffffffc0 │ │ │ │ - movs r6, #96 @ 0x60 │ │ │ │ - vldr d7, [sl, #-48] @ 0xffffffd0 │ │ │ │ - mov.w r9, #88 @ 0x58 │ │ │ │ - vldr d6, [sl, #-48] @ 0xffffffd0 │ │ │ │ - mov.w lr, #24 │ │ │ │ - vldr d5, [sl, #-40] @ 0xffffffd8 │ │ │ │ - mov.w ip, #80 @ 0x50 │ │ │ │ + mov r9, sl │ │ │ │ + mov sl, r8 │ │ │ │ + vldr d0, [r9, #-64] @ 0xffffffc0 │ │ │ │ + mov.w r2, sl, lsl #6 │ │ │ │ + add.w r9, r9, #64 @ 0x40 │ │ │ │ + add.w r6, sl, sl, lsl #1 │ │ │ │ + vldr d7, [r9, #-112] @ 0xffffff90 │ │ │ │ + add.w r3, r4, r2 │ │ │ │ + mov.w r8, sl, lsl #4 │ │ │ │ + vldr d6, [r9, #-112] @ 0xffffff90 │ │ │ │ + sub.w lr, r8, sl │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + vldr d5, [r9, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d4, d0, d7 │ │ │ │ - vldr d7, [sl, #-56] @ 0xffffffc8 │ │ │ │ - vldr d10, [sl, #-32] @ 0xffffffe0 │ │ │ │ - add.w sl, sl, #64 @ 0x40 │ │ │ │ - vldr d12, [sl, #-80] @ 0xffffffb0 │ │ │ │ + vldr d7, [r9, #-120] @ 0xffffff88 │ │ │ │ + vldr d10, [r9, #-96] @ 0xffffffa0 │ │ │ │ + vldr d12, [r9, #-80] @ 0xffffffb0 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sl, #-120] @ 0xffffff88 │ │ │ │ + vldr d6, [r9, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d11, d0, d10 │ │ │ │ - vldr d13, [sl, #-72] @ 0xffffffb8 │ │ │ │ + vldr d13, [r9, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d5, d6, d5 │ │ │ │ - vldr d6, [sl, #-104] @ 0xffffff98 │ │ │ │ - vmul.f64 d6, d0, d6 │ │ │ │ + vldr d6, [r9, #-104] @ 0xffffff98 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ vsub.f64 d1, d4, d5 │ │ │ │ - vldr d4, [sl, #-104] @ 0xffffff98 │ │ │ │ + vldr d4, [r9, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d6, d0, d6 │ │ │ │ + vstr d1, [sp, #16] │ │ │ │ + vmul.f64 d1, d0, d12 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vmov.f64 d2, d0 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ + vldr d0, [r9, #-88] @ 0xffffffa8 │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ - vstr d2, [sp, #24] │ │ │ │ - vmov.f64 d2, d0 │ │ │ │ - vldr d0, [sl, #-88] @ 0xffffffa8 │ │ │ │ - vldr d7, [sl, #-104] @ 0xffffff98 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ + vldr d7, [r9, #-104] @ 0xffffff98 │ │ │ │ + vstr d2, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d8, d4, d0 │ │ │ │ - vldr d4, [sl, #-112] @ 0xffffff90 │ │ │ │ + vldr d4, [r9, #-112] @ 0xffffff90 │ │ │ │ + vstr d3, [sp, #32] │ │ │ │ vmul.f64 d15, d7, d10 │ │ │ │ - vldr d7, [sl, #-120] @ 0xffffff88 │ │ │ │ - vstr d1, [sp] │ │ │ │ - vmul.f64 d1, d2, d12 │ │ │ │ + vldr d7, [r9, #-120] @ 0xffffff88 │ │ │ │ + vstr d9, [sp, #24] │ │ │ │ + vldr d9, [r9, #-112] @ 0xffffff90 │ │ │ │ vmul.f64 d3, d4, d12 │ │ │ │ - vldr d4, [sl, #-120] @ 0xffffff88 │ │ │ │ - vstr d8, [sp, #56] @ 0x38 │ │ │ │ + vldr d4, [r9, #-120] @ 0xffffff88 │ │ │ │ + vstr d8, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d6, d7, d10 │ │ │ │ - vldr d7, [sl, #-112] @ 0xffffff90 │ │ │ │ + vldr d7, [r9, #-112] @ 0xffffff90 │ │ │ │ + vmul.f64 d9, d9, d13 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ - vstr d9, [sp, #8] │ │ │ │ - vstr d2, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d14, d7, d10 │ │ │ │ - vldr d7, [sl, #-120] @ 0xffffff88 │ │ │ │ - vldr d9, [sl, #-112] @ 0xffffff90 │ │ │ │ + vldr d7, [r9, #-120] @ 0xffffff88 │ │ │ │ vmov.f64 d8, d4 │ │ │ │ - vldr d4, [sl, #-104] @ 0xffffff98 │ │ │ │ + vldr d4, [r9, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d5, d7, d0 │ │ │ │ - vldr d7, [sl, #-112] @ 0xffffff90 │ │ │ │ - vmul.f64 d9, d9, d13 │ │ │ │ + vldr d7, [r9, #-112] @ 0xffffff90 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ - vldr d4, [sl, #-104] @ 0xffffff98 │ │ │ │ - vstr d7, [sp, #48] @ 0x30 │ │ │ │ + vstr d4, [sp, #48] @ 0x30 │ │ │ │ + vldr d4, [r9, #-104] @ 0xffffff98 │ │ │ │ + vstr d7, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d7, d2, d0 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vstr d4, [sp, #40] @ 0x28 │ │ │ │ + vstr d4, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d4, d2, d13 │ │ │ │ - vstr d4, [sp, #64] @ 0x40 │ │ │ │ - vldr d2, [sl, #-120] @ 0xffffff88 │ │ │ │ - vldr d4, [sp, #40] @ 0x28 │ │ │ │ + vstr d4, [sp, #80] @ 0x50 │ │ │ │ + vldr d2, [r9, #-120] @ 0xffffff88 │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d2, d2, d13 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ - vstr d4, [sp, #96] @ 0x60 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ + vstr d4, [sp, #112] @ 0x70 │ │ │ │ + vldr d4, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ - vstr d4, [sp, #104] @ 0x68 │ │ │ │ + vstr d4, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d4, d1, d2 │ │ │ │ vstr d4, [sp, #264] @ 0x108 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ + vldr d4, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d9, d4, d9 │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ + vldr d4, [sp, #80] @ 0x50 │ │ │ │ vstr d9, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d9, d8, d4 │ │ │ │ vsub.f64 d8, d4, d8 │ │ │ │ - vldr d4, [sp, #40] @ 0x28 │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ + vstr d9, [sp, #248] @ 0xf8 │ │ │ │ + vsub.f64 d9, d1, d2 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vmul.f64 d4, d0, d13 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d4, d10, d12 │ │ │ │ - vstr d9, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d9, d1, d2 │ │ │ │ - vldr d2, [sp, #24] │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - vstr d3, [sp, #320] @ 0x140 │ │ │ │ - vmul.f64 d3, d2, d12 │ │ │ │ + vstr d9, [sp, #256] @ 0x100 │ │ │ │ vstr d8, [sp, #272] @ 0x110 │ │ │ │ - vstr d9, [sp, #248] @ 0xf8 │ │ │ │ - vldr d9, [sp, #8] │ │ │ │ + vstr d3, [sp, #328] @ 0x148 │ │ │ │ + vmul.f64 d3, d2, d12 │ │ │ │ + vldr d9, [sp, #24] │ │ │ │ vstr d4, [sp, #280] @ 0x118 │ │ │ │ vmul.f64 d4, d0, d12 │ │ │ │ vnmls.f64 d4, d10, d13 │ │ │ │ vstr d4, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d4, d1, d13 │ │ │ │ vadd.f64 d8, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vmul.f64 d4, d1, d12 │ │ │ │ + vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d3, [sp, #352] @ 0x160 │ │ │ │ vmul.f64 d3, d2, d13 │ │ │ │ - vstr d8, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d1, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ vmul.f64 d4, d9, d13 │ │ │ │ - vstr d1, [sp, #120] @ 0x78 │ │ │ │ - vldr d1, [sp] │ │ │ │ - vstr d3, [sp, #368] @ 0x170 │ │ │ │ + vstr d1, [sp, #136] @ 0x88 │ │ │ │ + vldr d1, [sp, #16] │ │ │ │ + vstr d3, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d3, d1, d12 │ │ │ │ vsub.f64 d8, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ vmul.f64 d4, d9, d12 │ │ │ │ - vstr d3, [sp, #160] @ 0xa0 │ │ │ │ + vstr d8, [sp, #160] @ 0xa0 │ │ │ │ + vstr d3, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d3, d1, d13 │ │ │ │ - vstr d8, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d1, d11, d5 │ │ │ │ vsub.f64 d11, d11, d5 │ │ │ │ vadd.f64 d8, d3, d4 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ - vstr d4, [sp, #168] @ 0xa8 │ │ │ │ + vstr d8, [sp, #168] @ 0xa8 │ │ │ │ + vstr d4, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vstr d8, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d3, d13, d4 │ │ │ │ vmul.f64 d7, d13, d6 │ │ │ │ vstr d6, [sp, #304] @ 0x130 │ │ │ │ vmla.f64 d7, d12, d11 │ │ │ │ vmov.f64 d8, d3 │ │ │ │ vmul.f64 d3, d12, d4 │ │ │ │ vmla.f64 d8, d12, d1 │ │ │ │ vnmls.f64 d3, d13, d1 │ │ │ │ - vstr d7, [sp, #128] @ 0x80 │ │ │ │ + vstr d7, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d7, d12, d6 │ │ │ │ - vstr d8, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d8, [sp, #384] @ 0x180 │ │ │ │ vnmls.f64 d7, d13, d11 │ │ │ │ - vstr d3, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d3, [sp, #728] @ 0x2d8 │ │ │ │ vstr d11, [sp, #296] @ 0x128 │ │ │ │ - vldr d6, [sp, #48] @ 0x30 │ │ │ │ - vldr d8, [sp, #56] @ 0x38 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ + vldr d6, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + vldr d8, [sp, #72] @ 0x48 │ │ │ │ + add.w r0, r5, r2 │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ + vstr d7, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d11, d15, d6 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - vsub.f64 d5, d14, d8 │ │ │ │ - vstr d7, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d6, d2, d10 │ │ │ │ + vsub.f64 d5, d14, d8 │ │ │ │ vmul.f64 d9, d3, d10 │ │ │ │ - ldr r3, [sp, #980] @ 0x3d4 │ │ │ │ vmul.f64 d7, d13, d11 │ │ │ │ + vstr d5, [sp, #224] @ 0xe0 │ │ │ │ vmla.f64 d7, d12, d5 │ │ │ │ - vstr d5, [sp, #216] @ 0xd8 │ │ │ │ - lsls r2, r3, #6 │ │ │ │ - adds r3, r5, r2 │ │ │ │ - add.w r1, fp, r2 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ - vstr d7, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d7, d12, d11 │ │ │ │ vnmls.f64 d7, d13, d5 │ │ │ │ vadd.f64 d5, d14, d8 │ │ │ │ - vstr d5, [sp, #336] @ 0x150 │ │ │ │ - vstr d7, [sp, #184] @ 0xb8 │ │ │ │ + vstr d7, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d7, d13, d15 │ │ │ │ + vstr d5, [sp, #336] @ 0x150 │ │ │ │ vmov.f64 d14, d7 │ │ │ │ vmul.f64 d7, d12, d15 │ │ │ │ vmla.f64 d14, d12, d5 │ │ │ │ - vstr d14, [sp, #656] @ 0x290 │ │ │ │ + vstr d14, [sp, #672] @ 0x2a0 │ │ │ │ vmov.f64 d14, d7 │ │ │ │ vmul.f64 d7, d3, d0 │ │ │ │ vnmls.f64 d14, d13, d5 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmul.f64 d6, d2, d0 │ │ │ │ - vstr d5, [sp, #376] @ 0x178 │ │ │ │ - vstr d14, [sp, #664] @ 0x298 │ │ │ │ + vstr d5, [sp, #392] @ 0x188 │ │ │ │ + vstr d14, [sp, #680] @ 0x2a8 │ │ │ │ vmov.f64 d14, d7 │ │ │ │ vadd.f64 d7, d6, d9 │ │ │ │ vsub.f64 d9, d6, d9 │ │ │ │ vmov.f64 d3, d14 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ vmul.f64 d6, d13, d7 │ │ │ │ vmul.f64 d7, d12, d9 │ │ │ │ + vstr d3, [sp, #208] @ 0xd0 │ │ │ │ + vstr d2, [sp, #400] @ 0x190 │ │ │ │ vmla.f64 d6, d12, d5 │ │ │ │ - vstr d3, [sp, #192] @ 0xc0 │ │ │ │ - vstr d2, [sp, #384] @ 0x180 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ vmul.f64 d7, d12, d2 │ │ │ │ - vldr d2, [sp] │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ + vnmls.f64 d8, d13, d14 │ │ │ │ vnmls.f64 d7, d13, d5 │ │ │ │ vmul.f64 d5, d13, d9 │ │ │ │ - vnmls.f64 d8, d13, d14 │ │ │ │ vmov.f64 d14, d5 │ │ │ │ vmla.f64 d14, d12, d3 │ │ │ │ vmul.f64 d3, d2, d10 │ │ │ │ - vstr d7, [sp, #64] @ 0x40 │ │ │ │ - vstr d8, [sp, #224] @ 0xe0 │ │ │ │ - vstr d14, [sp, #232] @ 0xe8 │ │ │ │ - vldr d14, [sp, #8] │ │ │ │ + vstr d7, [sp, #80] @ 0x50 │ │ │ │ + vstr d8, [sp, #240] @ 0xf0 │ │ │ │ + vstr d14, [sp, #368] @ 0x170 │ │ │ │ + vldr d14, [sp, #24] │ │ │ │ vmul.f64 d5, d14, d0 │ │ │ │ vadd.f64 d8, d3, d5 │ │ │ │ vsub.f64 d7, d3, d5 │ │ │ │ vmul.f64 d5, d14, d10 │ │ │ │ vmul.f64 d3, d2, d0 │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ + vstr d7, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d7, d3, d5 │ │ │ │ vsub.f64 d2, d3, d5 │ │ │ │ - vldr d3, [sp, #32] │ │ │ │ - vstr d8, [sp, #344] @ 0x158 │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d5, d13, d7 │ │ │ │ - vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vstr d2, [sp, #56] @ 0x38 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ - vldr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [sp, #56] @ 0x38 │ │ │ │ + vstr d8, [sp, #344] @ 0x158 │ │ │ │ + vstr d2, [sp, #360] @ 0x168 │ │ │ │ vmov.f64 d14, d5 │ │ │ │ vmul.f64 d5, d12, d7 │ │ │ │ + vldr d7, [sp, #56] @ 0x38 │ │ │ │ vmla.f64 d14, d12, d3 │ │ │ │ - vldr d7, [sp, #40] @ 0x28 │ │ │ │ - vstr d2, [sp, #360] @ 0x168 │ │ │ │ - vstr d14, [sp, #328] @ 0x148 │ │ │ │ + vstr d14, [sp, #616] @ 0x268 │ │ │ │ vmov.f64 d14, d5 │ │ │ │ vmul.f64 d5, d12, d2 │ │ │ │ vldr d2, [r3] │ │ │ │ + mov.w r3, sl, lsl #5 │ │ │ │ + add.w r1, r4, r3 │ │ │ │ vnmls.f64 d14, d13, d8 │ │ │ │ - vstr d14, [sp, #600] @ 0x258 │ │ │ │ + mov r7, r1 │ │ │ │ + vstr d14, [sp, #624] @ 0x270 │ │ │ │ vmov.f64 d14, d5 │ │ │ │ vmul.f64 d5, d13, d7 │ │ │ │ vnmls.f64 d14, d13, d3 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ vmla.f64 d7, d12, d8 │ │ │ │ - vstr d14, [sp, #608] @ 0x260 │ │ │ │ - vstr d7, [sp, #616] @ 0x268 │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ - vldr d3, [r1] │ │ │ │ - vldr d7, [sp, #64] @ 0x40 │ │ │ │ - ldr r1, [sp, #980] @ 0x3d4 │ │ │ │ - vldr d14, [sp, #104] @ 0x68 │ │ │ │ + vstr d14, [sp, #632] @ 0x278 │ │ │ │ + vstr d7, [sp, #640] @ 0x280 │ │ │ │ + str r0, [sp, #72] @ 0x48 │ │ │ │ + vldr d3, [r0] │ │ │ │ + add.w r0, r5, r3 │ │ │ │ + mov r5, r0 │ │ │ │ + vldr d7, [sp, #80] @ 0x50 │ │ │ │ + str r7, [sp, #80] @ 0x50 │ │ │ │ + vldr d8, [sp, #112] @ 0x70 │ │ │ │ + str r5, [sp, #96] @ 0x60 │ │ │ │ + vldr d14, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - lsls r3, r1, #5 │ │ │ │ vmla.f64 d5, d6, d2 │ │ │ │ - adds r0, r5, r3 │ │ │ │ - add.w r7, fp, r3 │ │ │ │ - str r7, [sp, #80] @ 0x50 │ │ │ │ - mul.w r1, r6, r1 │ │ │ │ + vldr d2, [r1] │ │ │ │ vnmls.f64 d7, d6, d3 │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ - vldr d2, [r0] │ │ │ │ + mov.w r1, r6, lsl #5 │ │ │ │ + vldr d3, [r0] │ │ │ │ + mov r0, r7 │ │ │ │ add r0, r2 │ │ │ │ - vldr d3, [r7] │ │ │ │ - add r7, r2 │ │ │ │ - vldr d8, [sp, #96] @ 0x60 │ │ │ │ - movs r6, #120 @ 0x78 │ │ │ │ - str r7, [sp, #84] @ 0x54 │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ + str r0, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ vmla.f64 d6, d1, d2 │ │ │ │ - vldr d2, [r7] │ │ │ │ - add.w r7, r8, r1 │ │ │ │ - adds r1, r4, r1 │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ vnmls.f64 d4, d1, d3 │ │ │ │ vldr d1, [r0] │ │ │ │ + mov r0, r5 │ │ │ │ + add r0, r2 │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ + vldr d2, [r0] │ │ │ │ + str r0, [sp, #100] @ 0x64 │ │ │ │ + add.w r0, r7, r1 │ │ │ │ vmul.f64 d3, d14, d2 │ │ │ │ - str r1, [sp, #96] @ 0x60 │ │ │ │ - movs r0, #56 @ 0x38 │ │ │ │ vmla.f64 d3, d8, d1 │ │ │ │ vmul.f64 d1, d14, d1 │ │ │ │ - vldr d14, [r5] │ │ │ │ + vldr d14, [r4] │ │ │ │ vnmls.f64 d1, d8, d2 │ │ │ │ vadd.f64 d14, d14, d5 │ │ │ │ vadd.f64 d2, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d8, d14, d2 │ │ │ │ vsub.f64 d14, d14, d2 │ │ │ │ - vldr d2, [fp] │ │ │ │ + vldr d2, [r5] │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vstr d14, [sp, #752] @ 0x2f0 │ │ │ │ - vstr d8, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d8, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d14, [sp, #760] @ 0x2f8 │ │ │ │ vsub.f64 d14, d2, d6 │ │ │ │ vadd.f64 d6, d2, d6 │ │ │ │ - vstr d6, [sp, #768] @ 0x300 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vstr d14, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d14, [sp, #768] @ 0x300 │ │ │ │ + vstr d6, [sp, #776] @ 0x308 │ │ │ │ + vldr d6, [r4] │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d4, d1 │ │ │ │ vadd.f64 d1, d4, d1 │ │ │ │ - vldr d4, [fp] │ │ │ │ - vadd.f64 d7, d4, d7 │ │ │ │ + vldr d4, [r5] │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ vsub.f64 d2, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r4] │ │ │ │ + vadd.f64 d7, d4, d7 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add r1, r5 │ │ │ │ + vstr d2, [sp, #784] @ 0x310 │ │ │ │ vadd.f64 d4, d1, d7 │ │ │ │ - vstr d2, [sp, #776] @ 0x308 │ │ │ │ - vstr d6, [sp, #784] @ 0x310 │ │ │ │ + vstr d6, [sp, #792] @ 0x318 │ │ │ │ vsub.f64 d6, d7, d1 │ │ │ │ - vldr d2, [sp, #88] @ 0x58 │ │ │ │ - vldr d7, [r8] │ │ │ │ - vstr d4, [sp, #792] @ 0x318 │ │ │ │ - vldr d4, [sl, #-120] @ 0xffffff88 │ │ │ │ - vstr d6, [sp, #800] @ 0x320 │ │ │ │ - str r7, [sp, #88] @ 0x58 │ │ │ │ + vldr d7, [r7] │ │ │ │ + vldr d2, [sp, #104] @ 0x68 │ │ │ │ + str r0, [sp, #104] @ 0x68 │ │ │ │ + vstr d4, [sp, #800] @ 0x320 │ │ │ │ + vldr d4, [r9, #-120] @ 0xffffff88 │ │ │ │ + vstr d6, [sp, #808] @ 0x328 │ │ │ │ vmul.f64 d6, d4, d5 │ │ │ │ vmla.f64 d6, d2, d7 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ vnmls.f64 d7, d2, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ + vldr d5, [r0] │ │ │ │ + mov r0, r7 │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ vldr d4, [r1] │ │ │ │ - add.w r1, r8, r2 │ │ │ │ - vldr d2, [sp, #120] @ 0x78 │ │ │ │ - adds r2, r4, r2 │ │ │ │ - vldr d14, [sp, #112] @ 0x70 │ │ │ │ - vldr d8, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d1, d2, d4 │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + add r2, r5 │ │ │ │ + vldr d14, [sp, #128] @ 0x80 │ │ │ │ + str r1, [sp, #120] @ 0x78 │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ + str r2, [sp, #128] @ 0x80 │ │ │ │ vldr d3, [r1] │ │ │ │ + mov r1, r5 │ │ │ │ + mov.w r5, #88 @ 0x58 │ │ │ │ + vldr d8, [sp, #144] @ 0x90 │ │ │ │ + mul.w fp, r5, sl │ │ │ │ + mov r5, r1 │ │ │ │ + vmul.f64 d1, d2, d4 │ │ │ │ vmla.f64 d1, d14, d5 │ │ │ │ vmul.f64 d5, d2, d5 │ │ │ │ - str r2, [sp, #112] @ 0x70 │ │ │ │ - ldr r7, [sp, #980] @ 0x3d4 │ │ │ │ - str r1, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d5, d14, d4 │ │ │ │ vldr d4, [r2] │ │ │ │ - vldr d14, [sp, #136] @ 0x88 │ │ │ │ - add.w r2, r8, r3 │ │ │ │ - adds r3, r4, r3 │ │ │ │ - str r3, [sp, #128] @ 0x80 │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ + add.w r2, r7, r3 │ │ │ │ + add r3, r1 │ │ │ │ + vldr d14, [sp, #152] @ 0x98 │ │ │ │ + str r2, [sp, #136] @ 0x88 │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d2, d14, d4 │ │ │ │ vmla.f64 d2, d8, d3 │ │ │ │ vmul.f64 d3, d14, d3 │ │ │ │ vnmls.f64 d3, d8, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ + add.w r3, r7, lr │ │ │ │ vldr d8, [r2] │ │ │ │ - mul.w r3, r6, r7 │ │ │ │ + add.w r2, r1, lr │ │ │ │ + mov.w r1, r6, lsl #3 │ │ │ │ + str r3, [sp, #152] @ 0x98 │ │ │ │ + str r2, [sp, #216] @ 0xd8 │ │ │ │ vmov.f64 d14, d4 │ │ │ │ vmul.f64 d4, d0, d4 │ │ │ │ vmla.f64 d4, d10, d8 │ │ │ │ vmul.f64 d8, d0, d8 │ │ │ │ - adds r7, r4, r3 │ │ │ │ - add.w r2, r8, r3 │ │ │ │ - str r7, [sp, #200] @ 0xc8 │ │ │ │ - mov r6, r3 │ │ │ │ - str r2, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d8, d10, d14 │ │ │ │ vadd.f64 d10, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vadd.f64 d0, d1, d4 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #144] @ 0x90 │ │ │ │ + vldr d1, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d14, d10, d0 │ │ │ │ vsub.f64 d10, d10, d0 │ │ │ │ vadd.f64 d0, d5, d8 │ │ │ │ vsub.f64 d8, d8, d5 │ │ │ │ - vstr d10, [sp, #400] @ 0x190 │ │ │ │ + vstr d14, [sp, #408] @ 0x198 │ │ │ │ + vstr d10, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d10, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d14, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d14, d10, d0 │ │ │ │ vadd.f64 d10, d10, d0 │ │ │ │ vadd.f64 d0, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d4, d6, d8 │ │ │ │ - vstr d14, [sp, #808] @ 0x328 │ │ │ │ - vstr d7, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d10, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d0, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d7, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d7, d6, d8 │ │ │ │ - vldr d6, [r7] │ │ │ │ - ldr r7, [sp, #980] @ 0x3d4 │ │ │ │ - vstr d0, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d0, [sp, #152] @ 0x98 │ │ │ │ - vstr d7, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mul.w r9, r9, r7 │ │ │ │ - vstr d4, [sp, #816] @ 0x330 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r5, fp │ │ │ │ + vldr d0, [sp, #168] @ 0xa8 │ │ │ │ + str r2, [sp, #168] @ 0xa8 │ │ │ │ + vstr d7, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r7, fp │ │ │ │ + vstr d4, [sp, #824] @ 0x338 │ │ │ │ vmul.f64 d4, d0, d6 │ │ │ │ - add.w r3, r8, r9 │ │ │ │ - add.w r2, r4, r9 │ │ │ │ + vldr d3, [r3] │ │ │ │ + str r3, [sp, #160] @ 0xa0 │ │ │ │ + vstr d14, [sp, #816] @ 0x330 │ │ │ │ vmla.f64 d4, d1, d7 │ │ │ │ vmul.f64 d7, d0, d7 │ │ │ │ - str r3, [sp, #144] @ 0x90 │ │ │ │ - mul.w r0, r7, r0 │ │ │ │ - vldr d3, [r3] │ │ │ │ - str r2, [sp, #152] @ 0x98 │ │ │ │ - adds r7, r4, r0 │ │ │ │ vnmls.f64 d7, d1, d6 │ │ │ │ - vstr d10, [sp, #408] @ 0x198 │ │ │ │ vldr d6, [r2] │ │ │ │ - add.w r1, r8, r0 │ │ │ │ - vldr d0, [sp, #168] @ 0xa8 │ │ │ │ - vldr d1, [sp, #160] @ 0xa0 │ │ │ │ - str r7, [sp, #168] @ 0xa8 │ │ │ │ + mov.w r2, sl, lsl #3 │ │ │ │ + vldr d1, [sp, #176] @ 0xb0 │ │ │ │ + sub.w ip, r2, sl │ │ │ │ + mov.w r3, ip, lsl #3 │ │ │ │ + vldr d0, [sp, #184] @ 0xb8 │ │ │ │ + mov.w ip, ip, lsl #4 │ │ │ │ + add r0, r3 │ │ │ │ + vldr d14, [sp, #192] @ 0xc0 │ │ │ │ + strd r3, r1, [sp, #320] @ 0x140 │ │ │ │ + add r3, r5 │ │ │ │ + vldr d5, [r0] │ │ │ │ + str r0, [sp, #176] @ 0xb0 │ │ │ │ + mov r0, r7 │ │ │ │ vmul.f64 d2, d0, d6 │ │ │ │ - vldr d14, [sp, #176] @ 0xb0 │ │ │ │ + str r3, [sp, #184] @ 0xb8 │ │ │ │ + add r0, r1 │ │ │ │ + vldr d10, [sp, #208] @ 0xd0 │ │ │ │ + str r0, [sp, #192] @ 0xc0 │ │ │ │ + vldr d8, [r0] │ │ │ │ + add.w r0, r4, r8 │ │ │ │ vmla.f64 d2, d1, d3 │ │ │ │ vmul.f64 d3, d0, d3 │ │ │ │ - vldr d0, [sp, #184] @ 0xb8 │ │ │ │ - vldr d5, [r1] │ │ │ │ - str r1, [sp, #160] @ 0xa0 │ │ │ │ + vldr d0, [sp, #200] @ 0xc8 │ │ │ │ + str r0, [sp, #208] @ 0xd0 │ │ │ │ vnmls.f64 d3, d1, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - ldr r7, [sp, #980] @ 0x3d4 │ │ │ │ - vldr d10, [sp, #192] @ 0xc0 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, r5, r1 │ │ │ │ + ldr r5, [sp, #4] │ │ │ │ + str r3, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d1, d0, d6 │ │ │ │ + mov r7, r5 │ │ │ │ vmla.f64 d1, d14, d5 │ │ │ │ vmul.f64 d5, d0, d5 │ │ │ │ - mul.w lr, lr, r7 │ │ │ │ - add.w r1, r4, lr │ │ │ │ - add.w r2, r8, lr │ │ │ │ + vldr d0, [r3] │ │ │ │ + mov r3, r5 │ │ │ │ + add r3, r8 │ │ │ │ + str r3, [sp, #220] @ 0xdc │ │ │ │ vnmls.f64 d5, d14, d6 │ │ │ │ - str r1, [sp, #184] @ 0xb8 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ - vldr d0, [r1] │ │ │ │ - lsls r1, r7, #4 │ │ │ │ - vldr d8, [r2] │ │ │ │ - adds r3, r5, r1 │ │ │ │ - str r3, [sp, #204] @ 0xcc │ │ │ │ vmul.f64 d6, d9, d0 │ │ │ │ - str r1, [sp, #192] @ 0xc0 │ │ │ │ - vmla.f64 d6, d10, d8 │ │ │ │ vmul.f64 d9, d9, d8 │ │ │ │ + vmla.f64 d6, d10, d8 │ │ │ │ + vnmls.f64 d9, d10, d0 │ │ │ │ vadd.f64 d8, d4, d1 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ - vnmls.f64 d9, d10, d0 │ │ │ │ vadd.f64 d0, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vadd.f64 d10, d8, d0 │ │ │ │ vsub.f64 d0, d8, d0 │ │ │ │ vadd.f64 d8, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp] │ │ │ │ - vstr d0, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d5, [sp, #16] │ │ │ │ + vstr d10, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d0, [sp, #464] @ 0x1d0 │ │ │ │ vadd.f64 d0, d3, d9 │ │ │ │ - vstr d10, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ vsub.f64 d10, d8, d0 │ │ │ │ vadd.f64 d0, d8, d0 │ │ │ │ vsub.f64 d1, d4, d9 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ - vldr d9, [sp, #8] │ │ │ │ - vstr d0, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d9, [sp, #24] │ │ │ │ + vstr d10, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d0, [sp, #480] @ 0x1e0 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d4, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d10, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d1, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d0, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d7, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, fp, r1 │ │ │ │ - str r3, [sp, #208] @ 0xd0 │ │ │ │ vldr d6, [r3] │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ + vstr d1, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d4, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d0, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d7, [sp, #512] @ 0x200 │ │ │ │ vmul.f64 d4, d9, d6 │ │ │ │ - mul.w r7, r3, r7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r6, lsl #4 │ │ │ │ + mov r6, r5 │ │ │ │ + add.w r1, r4, r0 │ │ │ │ + add.w r3, r5, r0 │ │ │ │ + str r1, [sp, #24] │ │ │ │ vmla.f64 d4, d5, d7 │ │ │ │ vmul.f64 d7, d9, d7 │ │ │ │ - adds r2, r5, r7 │ │ │ │ - add.w r1, fp, r7 │ │ │ │ - str r2, [sp, #8] │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ - vldr d5, [r2] │ │ │ │ - str r7, [sp, #0] │ │ │ │ - ldr r7, [sp, #980] @ 0x3d4 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vldr d1, [sp, #216] @ 0xd8 │ │ │ │ - str r1, [sp, #212] @ 0xd4 │ │ │ │ - mul.w ip, ip, r7 │ │ │ │ + vldr d5, [r1] │ │ │ │ + str r3, [sp, #232] @ 0xe8 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, sl, sl, lsl #2 │ │ │ │ + vldr d1, [sp, #224] @ 0xe0 │ │ │ │ + mov.w r1, r3, lsl #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r5, r4, r1 │ │ │ │ + vldr d0, [sp, #240] @ 0xf0 │ │ │ │ vmul.f64 d2, d11, d6 │ │ │ │ vmul.f64 d11, d11, d5 │ │ │ │ - ldr r1, [sp, #980] @ 0x3d4 │ │ │ │ - add.w r7, r5, ip │ │ │ │ - add.w r3, fp, ip │ │ │ │ - str r7, [sp, #216] @ 0xd8 │ │ │ │ - vmla.f64 d2, d1, d5 │ │ │ │ - vldr d0, [sp, #224] @ 0xe0 │ │ │ │ - vldr d3, [r7] │ │ │ │ - movs r7, #112 @ 0x70 │ │ │ │ + vldr d3, [r5] │ │ │ │ + str r5, [sp, #224] @ 0xe0 │ │ │ │ + add.w r5, r6, r1 │ │ │ │ + str r1, [sp, #864] @ 0x360 │ │ │ │ + add.w r1, r6, ip │ │ │ │ + vldr d9, [sp, #368] @ 0x170 │ │ │ │ + strd r5, r1, [sp, #236] @ 0xec │ │ │ │ vnmls.f64 d11, d1, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - vldr d9, [sp, #232] @ 0xe8 │ │ │ │ - mul.w r7, r1, r7 │ │ │ │ - str r3, [sp, #256] @ 0x100 │ │ │ │ + vldr d6, [r5] │ │ │ │ + vmla.f64 d2, d1, d5 │ │ │ │ + add.w r5, r4, ip │ │ │ │ + vldr d10, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d1, d0, d6 │ │ │ │ - vldr d10, [sp, #240] @ 0xf0 │ │ │ │ vmla.f64 d1, d9, d3 │ │ │ │ - add.w r3, fp, r7 │ │ │ │ vmul.f64 d3, d0, d3 │ │ │ │ - adds r1, r5, r7 │ │ │ │ - str r1, [sp, #224] @ 0xe0 │ │ │ │ - vldr d0, [r3] │ │ │ │ - str r3, [sp, #232] @ 0xe8 │ │ │ │ + vldr d0, [r1] │ │ │ │ + add.w r1, r4, r2 │ │ │ │ + str r1, [sp, #248] @ 0xf8 │ │ │ │ vnmls.f64 d3, d9, d6 │ │ │ │ - vldr d9, [sp, #248] @ 0xf8 │ │ │ │ - vldr d6, [r1] │ │ │ │ + vldr d6, [r5] │ │ │ │ vmul.f64 d5, d10, d0 │ │ │ │ - ldr r1, [sp, #980] @ 0x3d4 │ │ │ │ + vldr d9, [sp, #256] @ 0x100 │ │ │ │ vmla.f64 d5, d9, d6 │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ - lsls r3, r1, #3 │ │ │ │ - str r3, [sp, #240] @ 0xf0 │ │ │ │ - adds r2, r5, r3 │ │ │ │ - add.w r1, fp, r3 │ │ │ │ - str r2, [sp, #248] @ 0xf8 │ │ │ │ vnmls.f64 d6, d9, d0 │ │ │ │ vadd.f64 d0, d4, d1 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ - str r1, [sp, #260] @ 0x104 │ │ │ │ vadd.f64 d8, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d9, d0, d8 │ │ │ │ vsub.f64 d0, d8, d0 │ │ │ │ vadd.f64 d8, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vstr d0, [sp, #824] @ 0x338 │ │ │ │ - vadd.f64 d0, d11, d6 │ │ │ │ - vsub.f64 d6, d6, d11 │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ + vstr d9, [sp, #520] @ 0x208 │ │ │ │ vsub.f64 d1, d7, d4 │ │ │ │ - vstr d9, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vsub.f64 d9, d8, d0 │ │ │ │ - vadd.f64 d0, d8, d0 │ │ │ │ + vstr d0, [sp, #832] @ 0x340 │ │ │ │ + vadd.f64 d0, d11, d6 │ │ │ │ + vsub.f64 d6, d6, d11 │ │ │ │ + vstr d1, [sp, #536] @ 0x218 │ │ │ │ + vstr d7, [sp, #544] @ 0x220 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r6, r2 │ │ │ │ + mov.w r6, #104 @ 0x68 │ │ │ │ + str r1, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d11, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vstr d1, [sp, #520] @ 0x208 │ │ │ │ vldr d6, [r1] │ │ │ │ - vstr d9, [sp, #832] @ 0x340 │ │ │ │ - vstr d0, [sp, #512] @ 0x200 │ │ │ │ - vstr d7, [sp, #528] @ 0x210 │ │ │ │ - vstr d11, [sp, #536] @ 0x218 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ - vstr d5, [sp, #544] @ 0x220 │ │ │ │ + mul.w r1, r6, sl │ │ │ │ + vsub.f64 d9, d8, d0 │ │ │ │ + vadd.f64 d0, d8, d0 │ │ │ │ + add.w r6, r4, r1 │ │ │ │ + vldr d4, [r6] │ │ │ │ + vstr d5, [sp, #560] @ 0x230 │ │ │ │ vmul.f64 d5, d3, d6 │ │ │ │ - vldr d2, [sp, #24] │ │ │ │ - ldr r1, [sp, #980] @ 0x3d4 │ │ │ │ - vldr d1, [sp, #272] @ 0x110 │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ + mov r6, r7 │ │ │ │ + add r6, r1 │ │ │ │ + vstr d0, [sp, #528] @ 0x210 │ │ │ │ + vstr d11, [sp, #552] @ 0x228 │ │ │ │ + vstr d9, [sp, #840] @ 0x348 │ │ │ │ vmla.f64 d5, d2, d7 │ │ │ │ vmul.f64 d7, d3, d7 │ │ │ │ - vldr d10, [sp, #288] @ 0x120 │ │ │ │ - mul.w r2, r1, r2 │ │ │ │ + str r1, [sp, #32] │ │ │ │ + vldr d1, [sp, #272] @ 0x110 │ │ │ │ + add.w r1, r2, sl │ │ │ │ + mov.w r7, r1, lsl #3 │ │ │ │ + str r3, [sp, #16] │ │ │ │ vldr d3, [sp, #280] @ 0x118 │ │ │ │ - str r2, [sp, #16] │ │ │ │ - adds r1, r5, r2 │ │ │ │ - add r2, fp │ │ │ │ + add.w r1, r4, r7 │ │ │ │ vnmls.f64 d7, d2, d6 │ │ │ │ - str r2, [sp, #856] @ 0x358 │ │ │ │ - str r1, [sp, #24] │ │ │ │ - vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #980] @ 0x3d4 │ │ │ │ - vldr d4, [r1] │ │ │ │ - movs r1, #72 @ 0x48 │ │ │ │ + vldr d6, [r6] │ │ │ │ + str r7, [sp, #368] @ 0x170 │ │ │ │ vldr d2, [sp, #264] @ 0x108 │ │ │ │ + str r1, [sp, #264] @ 0x108 │ │ │ │ + vldr d10, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d0, d1, d6 │ │ │ │ - vldr d9, [sp, #304] @ 0x130 │ │ │ │ - mul.w r1, r2, r1 │ │ │ │ vldr d11, [sp, #296] @ 0x128 │ │ │ │ + vldr d9, [sp, #304] @ 0x130 │ │ │ │ vmla.f64 d0, d2, d4 │ │ │ │ vmul.f64 d4, d1, d4 │ │ │ │ - add.w r2, fp, r1 │ │ │ │ - adds r3, r5, r1 │ │ │ │ - str r2, [sp, #272] @ 0x110 │ │ │ │ - str r3, [sp, #264] @ 0x108 │ │ │ │ vnmls.f64 d4, d2, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #980] @ 0x3d4 │ │ │ │ - vldr d2, [r3] │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ + vldr d2, [r1] │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ + add r1, r7 │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r1, [sp, #272] @ 0x110 │ │ │ │ + add.w r1, r4, r3 │ │ │ │ + str r1, [sp, #280] @ 0x118 │ │ │ │ vmul.f64 d1, d10, d6 │ │ │ │ - mul.w r3, r2, r3 │ │ │ │ vmla.f64 d1, d3, d2 │ │ │ │ vmul.f64 d2, d10, d2 │ │ │ │ - adds r2, r5, r3 │ │ │ │ - str r2, [sp, #280] @ 0x118 │ │ │ │ vnmls.f64 d2, d3, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, fp, r3 │ │ │ │ - str r2, [sp, #288] @ 0x120 │ │ │ │ - vldr d8, [r2] │ │ │ │ - adds r2, r5, r6 │ │ │ │ - str r2, [sp, #296] @ 0x128 │ │ │ │ + vldr d6, [r1] │ │ │ │ + mov r1, r7 │ │ │ │ + add r1, r3 │ │ │ │ + mov r3, r7 │ │ │ │ + vldr d8, [r1] │ │ │ │ + str r1, [sp, #288] @ 0x120 │ │ │ │ + add.w r1, r4, lr │ │ │ │ + add lr, r7 │ │ │ │ + str r1, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d3, d9, d8 │ │ │ │ vmla.f64 d3, d11, d6 │ │ │ │ vmul.f64 d6, d9, d6 │ │ │ │ vadd.f64 d9, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d6, d11, d8 │ │ │ │ vadd.f64 d8, d0, d3 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ + vldr d0, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d11, d9, d8 │ │ │ │ - vstr d11, [sp, #552] @ 0x228 │ │ │ │ + vstr d11, [sp, #568] @ 0x238 │ │ │ │ vsub.f64 d11, d9, d8 │ │ │ │ vadd.f64 d9, d7, d2 │ │ │ │ - vsub.f64 d7, d7, d2 │ │ │ │ vadd.f64 d8, d4, d6 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vstr d11, [sp, #840] @ 0x348 │ │ │ │ + vstr d11, [sp, #848] @ 0x350 │ │ │ │ vadd.f64 d2, d7, d3 │ │ │ │ - vsub.f64 d11, d9, d8 │ │ │ │ vadd.f64 d10, d9, d8 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vstr d2, [sp, #568] @ 0x238 │ │ │ │ + vldr d6, [r1] │ │ │ │ + vsub.f64 d11, d9, d8 │ │ │ │ + add.w r1, r4, fp │ │ │ │ + add fp, r3 │ │ │ │ + vstr d10, [sp, #576] @ 0x240 │ │ │ │ + vstr d2, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d2, d7, d3 │ │ │ │ - vstr d11, [sp, #848] @ 0x350 │ │ │ │ - vstr d10, [sp, #560] @ 0x230 │ │ │ │ - vstr d4, [sp, #584] @ 0x248 │ │ │ │ - vstr d2, [sp, #576] @ 0x240 │ │ │ │ - vstr d5, [sp, #592] @ 0x250 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, fp, r6 │ │ │ │ + vldr d7, [lr] │ │ │ │ + vstr d2, [sp, #592] @ 0x250 │ │ │ │ + vstr d4, [sp, #600] @ 0x258 │ │ │ │ vldr d4, [sp, #312] @ 0x138 │ │ │ │ - vldr d0, [sp, #320] @ 0x140 │ │ │ │ - vldr d7, [r2] │ │ │ │ - str r2, [sp, #304] @ 0x130 │ │ │ │ - add.w r2, r5, r9 │ │ │ │ - add r9, fp │ │ │ │ - vldr d9, [sp, #600] @ 0x258 │ │ │ │ + vstr d5, [sp, #608] @ 0x260 │ │ │ │ + vstr d11, [sp, #856] @ 0x358 │ │ │ │ + str r1, [sp, #304] @ 0x130 │ │ │ │ + ldr r7, [sp, #320] @ 0x140 │ │ │ │ vmul.f64 d5, d4, d7 │ │ │ │ - vldr d10, [sp, #616] @ 0x268 │ │ │ │ + vldr d9, [sp, #624] @ 0x270 │ │ │ │ + vldr d10, [sp, #640] @ 0x280 │ │ │ │ + vldr d11, [sp, #616] @ 0x268 │ │ │ │ vmla.f64 d5, d0, d6 │ │ │ │ vmul.f64 d6, d4, d6 │ │ │ │ - vldr d4, [r2] │ │ │ │ - str r2, [sp, #312] @ 0x138 │ │ │ │ - adds r2, r5, r0 │ │ │ │ - add r0, fp │ │ │ │ - vldr d11, [sp, #328] @ 0x148 │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, r4, r7 │ │ │ │ + vldr d2, [r1] │ │ │ │ + str r1, [sp, #320] @ 0x140 │ │ │ │ + mov r1, r7 │ │ │ │ vnmls.f64 d6, d0, d7 │ │ │ │ - vldr d7, [r9] │ │ │ │ - vldr d2, [r2] │ │ │ │ - str r2, [sp, #320] @ 0x140 │ │ │ │ - add.w r2, r5, lr │ │ │ │ + vldr d7, [fp] │ │ │ │ + add r1, r3 │ │ │ │ + str r1, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d0, d9, d7 │ │ │ │ - add lr, fp │ │ │ │ vmla.f64 d0, d10, d4 │ │ │ │ vmul.f64 d4, d9, d4 │ │ │ │ - vldr d9, [sp, #608] @ 0x260 │ │ │ │ - vldr d8, [lr] │ │ │ │ - str r2, [sp, #328] @ 0x148 │ │ │ │ + vldr d9, [sp, #632] @ 0x278 │ │ │ │ vnmls.f64 d4, d10, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vmul.f64 d3, d15, d8 │ │ │ │ + vldr d7, [r1] │ │ │ │ + ldr r1, [sp, #324] @ 0x144 │ │ │ │ vmul.f64 d1, d9, d7 │ │ │ │ + add.w r7, r4, r1 │ │ │ │ + str r7, [sp, #324] @ 0x144 │ │ │ │ vmla.f64 d1, d11, d2 │ │ │ │ vmul.f64 d2, d9, d2 │ │ │ │ vldr d9, [sp, #336] @ 0x150 │ │ │ │ vnmls.f64 d2, d11, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #192] @ 0xc0 │ │ │ │ + vldr d7, [r7] │ │ │ │ + mov r7, r3 │ │ │ │ + add r7, r1 │ │ │ │ + vldr d8, [r7] │ │ │ │ + str r7, [sp, #328] @ 0x148 │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ + vmul.f64 d3, d15, d8 │ │ │ │ + add.w r1, r7, r8 │ │ │ │ + mov r3, r7 │ │ │ │ + vldr d11, [r1] │ │ │ │ + str r1, [sp, #336] @ 0x150 │ │ │ │ vmla.f64 d3, d9, d7 │ │ │ │ vmul.f64 d7, d15, d7 │ │ │ │ - add.w r6, r8, r2 │ │ │ │ - str r6, [sp, #192] @ 0xc0 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ vnmls.f64 d7, d9, d8 │ │ │ │ vadd.f64 d9, d5, d1 │ │ │ │ + add r8, r1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vldr d11, [r6] │ │ │ │ - adds r6, r4, r2 │ │ │ │ - str r6, [sp, #336] @ 0x150 │ │ │ │ + ldr r1, [sp, #864] @ 0x360 │ │ │ │ vadd.f64 d8, d0, d3 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - vadd.f64 d15, d9, d8 │ │ │ │ + add r7, r1 │ │ │ │ vadd.f64 d14, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d15, [sp, #600] @ 0x258 │ │ │ │ + vadd.f64 d15, d9, d8 │ │ │ │ + vsub.f64 d4, d5, d7 │ │ │ │ + vstr d15, [sp, #616] @ 0x268 │ │ │ │ vsub.f64 d15, d9, d8 │ │ │ │ vadd.f64 d9, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ - vstr d15, [sp, #608] @ 0x260 │ │ │ │ + vldr d8, [sp, #344] @ 0x158 │ │ │ │ + vstr d15, [sp, #624] @ 0x270 │ │ │ │ vsub.f64 d15, d9, d14 │ │ │ │ vadd.f64 d14, d9, d14 │ │ │ │ - vstr d4, [sp, #640] @ 0x280 │ │ │ │ + vstr d4, [sp, #656] @ 0x290 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, r8, ip │ │ │ │ - add ip, r4 │ │ │ │ - vstr d15, [sp, #616] @ 0x268 │ │ │ │ + vldr d7, [r8] │ │ │ │ + vstr d15, [sp, #632] @ 0x278 │ │ │ │ vadd.f64 d15, d6, d3 │ │ │ │ - vstr d4, [sp, #648] @ 0x288 │ │ │ │ - vstr d15, [sp, #624] @ 0x270 │ │ │ │ + vstr d15, [sp, #640] @ 0x280 │ │ │ │ vsub.f64 d15, d6, d3 │ │ │ │ - vldr d6, [sp, #40] @ 0x28 │ │ │ │ - vstr d15, [sp, #632] @ 0x278 │ │ │ │ + vldr d6, [sp, #56] @ 0x38 │ │ │ │ + vstr d15, [sp, #648] @ 0x288 │ │ │ │ vmul.f64 d3, d6, d7 │ │ │ │ - vldr d8, [sp, #344] @ 0x158 │ │ │ │ - vldr d1, [sp, #664] @ 0x298 │ │ │ │ - vldr d4, [r6] │ │ │ │ + vstr d4, [sp, #664] @ 0x298 │ │ │ │ + str r7, [sp, #56] @ 0x38 │ │ │ │ + vldr d4, [r7] │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ vmla.f64 d3, d8, d11 │ │ │ │ vmul.f64 d11, d6, d11 │ │ │ │ - vldr d6, [sp, #656] @ 0x290 │ │ │ │ - str r6, [sp, #40] @ 0x28 │ │ │ │ - add.w r6, r8, r7 │ │ │ │ - add r7, r4 │ │ │ │ - vldr d0, [sp, #368] @ 0x170 │ │ │ │ + vldr d9, [sp, #48] @ 0x30 │ │ │ │ + vldr d1, [sp, #680] @ 0x2a8 │ │ │ │ + add r7, r1 │ │ │ │ vnmls.f64 d11, d8, d7 │ │ │ │ - vldr d7, [ip] │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ + vldr d6, [sp, #672] @ 0x2a0 │ │ │ │ str r7, [sp, #344] @ 0x158 │ │ │ │ + vldr d7, [r7] │ │ │ │ + mov r7, r3 │ │ │ │ + add r7, ip │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ + str r7, [sp, #864] @ 0x360 │ │ │ │ + vldr d0, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d8, d1, d7 │ │ │ │ vldr d15, [sp, #360] @ 0x168 │ │ │ │ + add ip, r1 │ │ │ │ vmla.f64 d8, d6, d4 │ │ │ │ vmul.f64 d4, d1, d4 │ │ │ │ vldr d1, [sp, #352] @ 0x160 │ │ │ │ - vldr d9, [sp, #32] │ │ │ │ vnmls.f64 d4, d6, d7 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r7, r8, r2 │ │ │ │ - str r7, [sp, #0] │ │ │ │ + vldr d6, [ip] │ │ │ │ + vldr d7, [r7] │ │ │ │ + mov r7, r3 │ │ │ │ + add r7, r0 │ │ │ │ + add r0, r1 │ │ │ │ + vsub.f64 d5, d3, d8 │ │ │ │ + vadd.f64 d3, d3, d8 │ │ │ │ + str r7, [sp, #352] @ 0x160 │ │ │ │ vmul.f64 d2, d0, d6 │ │ │ │ + vsub.f64 d10, d11, d4 │ │ │ │ + vadd.f64 d11, d11, d4 │ │ │ │ vmla.f64 d2, d1, d7 │ │ │ │ vmul.f64 d7, d0, d7 │ │ │ │ - vsub.f64 d5, d3, d8 │ │ │ │ - vadd.f64 d3, d3, d8 │ │ │ │ vnmls.f64 d7, d1, d6 │ │ │ │ + vldr d1, [r0] │ │ │ │ vldr d6, [r7] │ │ │ │ - adds r7, r4, r2 │ │ │ │ - vsub.f64 d10, d11, d4 │ │ │ │ - vadd.f64 d11, d11, d4 │ │ │ │ - ldr r2, [sp, #240] @ 0xf0 │ │ │ │ - str r7, [sp, #352] @ 0x160 │ │ │ │ - vldr d1, [r7] │ │ │ │ - add.w r7, r8, r2 │ │ │ │ - str r7, [sp, #32] │ │ │ │ + mov r7, r3 │ │ │ │ + add r7, r2 │ │ │ │ + add r2, r1 │ │ │ │ + str r7, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d0, d15, d1 │ │ │ │ vmla.f64 d0, d9, d6 │ │ │ │ vmul.f64 d6, d15, d6 │ │ │ │ vnmls.f64 d6, d9, d1 │ │ │ │ vsub.f64 d1, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vsub.f64 d9, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d8, d3, d2 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ vsub.f64 d6, d11, d7 │ │ │ │ vadd.f64 d7, d11, d7 │ │ │ │ - vstr d3, [sp, #664] @ 0x298 │ │ │ │ - vldr d3, [pc, #984] @ 5db28 │ │ │ │ vldr d11, [r7] │ │ │ │ - adds r7, r4, r2 │ │ │ │ - vstr d6, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d8, [sp, #672] @ 0x2a0 │ │ │ │ + mov r7, r3 │ │ │ │ + vstr d3, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d3, [pc, #964] @ 627c0 │ │ │ │ + vldr d8, [r9, #-104] @ 0xffffff98 │ │ │ │ + vstr d6, [sp, #688] @ 0x2b0 │ │ │ │ vadd.f64 d6, d5, d10 │ │ │ │ - vstr d7, [sp, #680] @ 0x2a8 │ │ │ │ - vsub.f64 d7, d1, d9 │ │ │ │ vsub.f64 d5, d10, d5 │ │ │ │ + vstr d7, [sp, #696] @ 0x2b8 │ │ │ │ + vsub.f64 d7, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ - vstr d8, [sp, #656] @ 0x290 │ │ │ │ - vldr d8, [sl, #-104] @ 0xffffff98 │ │ │ │ + ldr r3, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - str r7, [sp, #240] @ 0xf0 │ │ │ │ - vmul.f64 d15, d7, d3 │ │ │ │ + add r7, r3 │ │ │ │ vmul.f64 d2, d4, d3 │ │ │ │ - vldr d7, [r7] │ │ │ │ - add.w r7, r8, r1 │ │ │ │ - add r1, r4 │ │ │ │ - vstr d15, [sp, #696] @ 0x2b8 │ │ │ │ + vmul.f64 d15, d7, d3 │ │ │ │ + vldr d7, [r2] │ │ │ │ + vstr d2, [sp, #704] @ 0x2c0 │ │ │ │ + vmul.f64 d8, d8, d7 │ │ │ │ + vldr d2, [r9, #-112] @ 0xffffff90 │ │ │ │ + vstr d15, [sp, #712] @ 0x2c8 │ │ │ │ vsub.f64 d15, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - vstr d2, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d2, [sl, #-112] @ 0xffffff90 │ │ │ │ - vmul.f64 d8, d8, d7 │ │ │ │ - vmul.f64 d15, d15, d3 │ │ │ │ - vmul.f64 d1, d5, d3 │ │ │ │ vmla.f64 d8, d2, d11 │ │ │ │ - vstr d1, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d2, [sl, #-104] @ 0xffffff98 │ │ │ │ - vldr d0, [sp, #720] @ 0x2d0 │ │ │ │ - vldr d1, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d2, [r9, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d1, d5, d3 │ │ │ │ + vmul.f64 d15, d15, d3 │ │ │ │ vmul.f64 d11, d2, d11 │ │ │ │ - vldr d2, [sl, #-112] @ 0xffffff90 │ │ │ │ - vldr d4, [r7] │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + vldr d2, [r9, #-112] @ 0xffffff90 │ │ │ │ + vstr d1, [sp, #720] @ 0x2d0 │ │ │ │ str r7, [sp, #360] @ 0x168 │ │ │ │ + vldr d4, [r7] │ │ │ │ + mov r7, r3 │ │ │ │ + add r7, r1 │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ + mov r3, r7 │ │ │ │ vnmls.f64 d11, d2, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - add.w r7, r8, r2 │ │ │ │ - add r2, r4 │ │ │ │ - str r7, [sp, #16] │ │ │ │ + vldr d7, [r7] │ │ │ │ + str r3, [sp, #368] @ 0x170 │ │ │ │ + vldr d0, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ vmul.f64 d3, d0, d7 │ │ │ │ - vldr d10, [sp, #376] @ 0x178 │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ + vldr d10, [sp, #392] @ 0x188 │ │ │ │ vmla.f64 d3, d1, d4 │ │ │ │ vmul.f64 d4, d0, d4 │ │ │ │ - vldr d6, [r2] │ │ │ │ + add r7, r1 │ │ │ │ + str r7, [sp, #32] │ │ │ │ vnmls.f64 d4, d1, d7 │ │ │ │ vldr d7, [r7] │ │ │ │ + mov r7, r3 │ │ │ │ + add r7, r1 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + str r7, [sp, #376] @ 0x178 │ │ │ │ + vldr d6, [r7] │ │ │ │ + vsub.f64 d9, d8, d3 │ │ │ │ + vadd.f64 d3, d8, d3 │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ vmul.f64 d2, d13, d6 │ │ │ │ - add.w r7, r8, r3 │ │ │ │ - add r3, r4 │ │ │ │ - str r7, [sp, #368] @ 0x170 │ │ │ │ + vsub.f64 d1, d11, d4 │ │ │ │ + add r7, r1 │ │ │ │ + mov r1, r3 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + vadd.f64 d11, d11, d4 │ │ │ │ + str r7, [sp, #384] @ 0x180 │ │ │ │ vmla.f64 d2, d12, d7 │ │ │ │ vmul.f64 d7, d13, d7 │ │ │ │ - vsub.f64 d9, d8, d3 │ │ │ │ + add r3, r1 │ │ │ │ vldr d5, [r3] │ │ │ │ - vadd.f64 d3, d8, d3 │ │ │ │ vnmls.f64 d7, d12, d6 │ │ │ │ - vldr d12, [sp, #384] @ 0x180 │ │ │ │ + vldr d12, [sp, #400] @ 0x190 │ │ │ │ vldr d6, [r7] │ │ │ │ - vsub.f64 d1, d11, d4 │ │ │ │ - vadd.f64 d11, d11, d4 │ │ │ │ vmul.f64 d0, d12, d5 │ │ │ │ vmla.f64 d0, d10, d6 │ │ │ │ vmul.f64 d6, d12, d6 │ │ │ │ vnmls.f64 d6, d10, d5 │ │ │ │ vsub.f64 d10, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d0, d3, d2 │ │ │ │ vsub.f64 d13, d2, d3 │ │ │ │ - vldr d3, [pc, #712] @ 5db28 │ │ │ │ + vldr d3, [pc, #684] @ 627c0 │ │ │ │ vadd.f64 d6, d10, d5 │ │ │ │ vsub.f64 d12, d11, d7 │ │ │ │ vadd.f64 d11, d11, d7 │ │ │ │ vsub.f64 d7, d1, d9 │ │ │ │ - vsub.f64 d5, d10, d5 │ │ │ │ + vstr d13, [sp, #16] │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ - vstr d13, [sp, #376] @ 0x178 │ │ │ │ + vsub.f64 d5, d10, d5 │ │ │ │ vmov.f64 d10, d3 │ │ │ │ - vstr d12, [sp, #384] @ 0x180 │ │ │ │ + vstr d12, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d12, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d12, [sp, #752] @ 0x2f0 │ │ │ │ vmul.f64 d8, d7, d3 │ │ │ │ + vmul.f64 d13, d4, d3 │ │ │ │ vsub.f64 d7, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - vmul.f64 d13, d4, d3 │ │ │ │ - vldr d1, [sp, #392] @ 0x188 │ │ │ │ - vstr d8, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d13, [sp, #400] @ 0x190 │ │ │ │ + vstr d8, [sp, #728] @ 0x2d8 │ │ │ │ vmul.f64 d2, d7, d3 │ │ │ │ - vldr d8, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ - vldr d3, [sp, #552] @ 0x228 │ │ │ │ - vstr d13, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d8, [sp, #520] @ 0x208 │ │ │ │ + vldr d3, [sp, #568] @ 0x238 │ │ │ │ + vldr d13, [sp, #576] @ 0x240 │ │ │ │ + vstr d2, [sp, #736] @ 0x2e0 │ │ │ │ vadd.f64 d6, d12, d8 │ │ │ │ - vldr d8, [sp, #600] @ 0x258 │ │ │ │ - vldr d13, [sp, #560] @ 0x230 │ │ │ │ - vstr d5, [sp, #736] @ 0x2e0 │ │ │ │ - vadd.f64 d7, d3, d8 │ │ │ │ - vldr d8, [sp, #512] @ 0x200 │ │ │ │ + vldr d8, [sp, #616] @ 0x268 │ │ │ │ + vstr d5, [sp, #744] @ 0x2e8 │ │ │ │ vadd.f64 d5, d13, d14 │ │ │ │ - vldr d13, [sp, #792] @ 0x318 │ │ │ │ - vstr d2, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d13, [sp, #800] @ 0x320 │ │ │ │ + vadd.f64 d7, d3, d8 │ │ │ │ + vldr d8, [sp, #528] @ 0x210 │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ + vldr d1, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + vldr d9, [sp, #424] @ 0x1a8 │ │ │ │ vadd.f64 d7, d13, d8 │ │ │ │ - vldr d8, [sp, #656] @ 0x290 │ │ │ │ - vadd.f64 d4, d1, d8 │ │ │ │ - vldr d8, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + vldr d8, [sp, #672] @ 0x2a0 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d9, [sp, #408] @ 0x198 │ │ │ │ + vadd.f64 d4, d1, d8 │ │ │ │ + vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d5, d8, d0 │ │ │ │ - ldr r7, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d8, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d4, [sp, #696] @ 0x2b8 │ │ │ │ vadd.f64 d4, d9, d4 │ │ │ │ - vldr d9, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d9, [sp, #480] @ 0x1e0 │ │ │ │ vadd.f64 d9, d9, d11 │ │ │ │ vsub.f64 d1, d4, d9 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ vsub.f64 d9, d2, d8 │ │ │ │ vadd.f64 d2, d2, d8 │ │ │ │ - vldr d8, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d9, [r7] │ │ │ │ + vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d9, [lr] │ │ │ │ vsub.f64 d9, d4, d3 │ │ │ │ - ldr r7, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ vsub.f64 d4, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #392] @ 0x188 │ │ │ │ + vldr d1, [sp, #408] @ 0x198 │ │ │ │ vsub.f64 d0, d8, d0 │ │ │ │ - vldr d8, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d9, [r7] │ │ │ │ - vstr d2, [r5] │ │ │ │ - ldr r7, [sp, #168] @ 0xa8 │ │ │ │ + vldr d8, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d9, [r1] │ │ │ │ + ldr r1, [sp, #312] @ 0x138 │ │ │ │ + vstr d2, [r4] │ │ │ │ + vstr d3, [r7] │ │ │ │ vsub.f64 d11, d8, d11 │ │ │ │ - vstr d3, [r8] │ │ │ │ - vstr d4, [r0] │ │ │ │ + vldr d2, [sp, #520] @ 0x208 │ │ │ │ + vstr d4, [r1] │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d2, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r1, [sp, #184] @ 0xb8 │ │ │ │ + vldr d3, [sp, #568] @ 0x238 │ │ │ │ vsub.f64 d5, d0, d11 │ │ │ │ - vldr d3, [sp, #552] @ 0x228 │ │ │ │ vadd.f64 d0, d0, d11 │ │ │ │ - vstr d4, [r7] │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d4, [r1] │ │ │ │ vsub.f64 d4, d12, d2 │ │ │ │ - ldr r0, [sp, #104] @ 0x68 │ │ │ │ - vldr d12, [sp, #600] @ 0x258 │ │ │ │ - vldr d2, [sp, #560] @ 0x230 │ │ │ │ - ldr r7, [sp, #152] @ 0x98 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vsub.f64 d7, d12, d3 │ │ │ │ - vldr d12, [sp, #512] @ 0x200 │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ + vldr d2, [sp, #576] @ 0x240 │ │ │ │ + vldr d12, [sp, #616] @ 0x268 │ │ │ │ + vstr d6, [r1] │ │ │ │ + ldr r1, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d14, d2, d14 │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ - vsub.f64 d6, d13, d12 │ │ │ │ - vldr d13, [sp, #656] @ 0x290 │ │ │ │ - vldr d12, [sp, #680] @ 0x2a8 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vsub.f64 d7, d12, d3 │ │ │ │ + vldr d12, [sp, #528] @ 0x210 │ │ │ │ vadd.f64 d2, d4, d14 │ │ │ │ vsub.f64 d4, d4, d14 │ │ │ │ + vsub.f64 d6, d13, d12 │ │ │ │ + vldr d13, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d12, [sp, #696] @ 0x2b8 │ │ │ │ vsub.f64 d13, d1, d13 │ │ │ │ - vldr d1, [sp, #408] @ 0x198 │ │ │ │ + vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d1, d12 │ │ │ │ vadd.f64 d1, d13, d7 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ vadd.f64 d8, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vmul.f64 d8, d8, d10 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vsub.f64 d9, d2, d8 │ │ │ │ vadd.f64 d2, d2, d8 │ │ │ │ - vstr d9, [r9] │ │ │ │ - vstr d2, [r0] │ │ │ │ + vstr d9, [fp] │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ + ldr r7, [sp, #328] @ 0x148 │ │ │ │ + vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d2, [r1] │ │ │ │ vadd.f64 d2, d7, d0 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ + ldr r1, [sp, #168] @ 0xa8 │ │ │ │ + vldr d11, [sp, #832] @ 0x340 │ │ │ │ + vldr d12, [sp, #840] @ 0x348 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ + vldr d9, [sp, #848] @ 0x350 │ │ │ │ + vldr d14, [sp, #856] @ 0x358 │ │ │ │ vsub.f64 d8, d2, d3 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vstr d8, [r7] │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ - vldr d12, [sp, #832] @ 0x340 │ │ │ │ - vldr d11, [sp, #824] @ 0x338 │ │ │ │ - vldr d14, [sp, #848] @ 0x350 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d8, [r1] │ │ │ │ + ldr r1, [sp, #136] @ 0x88 │ │ │ │ + vstr d3, [r1] │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ - ldr r0, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d9, [sp, #840] @ 0x348 │ │ │ │ - vstr d3, [lr] │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #184] @ 0xb8 │ │ │ │ - vldr d3, [sp, #800] @ 0x320 │ │ │ │ - vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d3, [r7] │ │ │ │ + vstr d4, [r1] │ │ │ │ + vmov.f64 d4, d10 │ │ │ │ + vldr d10, [sp, #16] │ │ │ │ + ldr r1, [sp, #200] @ 0xc8 │ │ │ │ + vldr d3, [sp, #808] @ 0x328 │ │ │ │ + vstr d7, [r1] │ │ │ │ + ldr r1, [sp, #104] @ 0x68 │ │ │ │ + vldr d7, [sp, #760] @ 0x2f8 │ │ │ │ vadd.f64 d13, d3, d11 │ │ │ │ - vldr d7, [sp, #752] @ 0x2f0 │ │ │ │ vsub.f64 d2, d3, d11 │ │ │ │ - ldr r0, [sp, #88] @ 0x58 │ │ │ │ - vldr d3, [sp, #616] @ 0x268 │ │ │ │ + vldr d3, [sp, #632] @ 0x278 │ │ │ │ + vstr d6, [r1] │ │ │ │ vsub.f64 d8, d7, d12 │ │ │ │ vadd.f64 d0, d7, d12 │ │ │ │ - vldr d12, [sp, #608] @ 0x260 │ │ │ │ + vldr d12, [sp, #624] @ 0x270 │ │ │ │ vsub.f64 d7, d14, d9 │ │ │ │ - vstr d6, [r0] │ │ │ │ vadd.f64 d6, d12, d3 │ │ │ │ - vldr d12, [sp, #384] @ 0x180 │ │ │ │ - vmov.f64 d3, d10 │ │ │ │ + vldr d12, [sp, #392] @ 0x188 │ │ │ │ + vmov.f64 d3, d4 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vmul.f64 d5, d5, d10 │ │ │ │ - vmul.f64 d11, d7, d10 │ │ │ │ + vmul.f64 d11, d7, d4 │ │ │ │ vadd.f64 d7, d1, d12 │ │ │ │ - vldr d10, [sp, #376] @ 0x178 │ │ │ │ - vldr d12, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d1, [pc, #128] @ 5db30 │ │ │ │ + vldr d12, [sp, #472] @ 0x1d8 │ │ │ │ + vmul.f64 d5, d5, d4 │ │ │ │ + vldr d1, [pc, #96] @ 627c8 │ │ │ │ vadd.f64 d6, d12, d10 │ │ │ │ - vldr d10, [pc, #128] @ 5db38 │ │ │ │ - vldr d12, [sp, #616] @ 0x268 │ │ │ │ + vldr d10, [pc, #96] @ 627d0 │ │ │ │ + vldr d12, [sp, #632] @ 0x278 │ │ │ │ vmul.f64 d4, d6, d1 │ │ │ │ vnmls.f64 d4, d7, d10 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d7, d6, d10 │ │ │ │ vadd.f64 d6, d9, d14 │ │ │ │ - vldr d9, [sp, #608] @ 0x260 │ │ │ │ - vldr d14, [sp, #664] @ 0x298 │ │ │ │ - vstr d4, [sp, #48] @ 0x30 │ │ │ │ + vldr d9, [sp, #624] @ 0x270 │ │ │ │ + vldr d14, [sp, #680] @ 0x2a8 │ │ │ │ + vstr d4, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d4, d9, d12 │ │ │ │ - vstr d7, [sp, #64] @ 0x40 │ │ │ │ - vldr d9, [sp, #400] @ 0x190 │ │ │ │ - vldr d12, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d7, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d7, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vsub.f64 d12, d9, d12 │ │ │ │ - vmov.f64 d9, d1 │ │ │ │ - vmul.f64 d4, d4, d3 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #808] @ 0x328 │ │ │ │ - vsub.f64 d6, d3, d14 │ │ │ │ - vmul.f64 d14, d12, d1 │ │ │ │ - vmul.f64 d12, d12, d10 │ │ │ │ - vmla.f64 d14, d6, d10 │ │ │ │ - vnmls.f64 d12, d6, d1 │ │ │ │ - vldr d6, [sp, #664] @ 0x298 │ │ │ │ - b.n 5db48 │ │ │ │ + vmul.f64 d4, d4, d3 │ │ │ │ + vldr d3, [sp, #816] @ 0x330 │ │ │ │ + vldr d9, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r1, [sp, #272] @ 0x110 │ │ │ │ + b.n 627e0 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 5dda8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 62a40 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 5ddec ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 62a84 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - subs r2, r0, #5 │ │ │ │ + cmn r6, r3 │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d1, [sp, #400] @ 0x190 │ │ │ │ + vldr d12, [sp, #688] @ 0x2b0 │ │ │ │ + vsub.f64 d6, d3, d14 │ │ │ │ + ldr r7, [sp, #352] @ 0x160 │ │ │ │ + vsub.f64 d12, d9, d12 │ │ │ │ + vmov.f64 d9, d1 │ │ │ │ + vmul.f64 d14, d12, d1 │ │ │ │ + vmul.f64 d12, d12, d10 │ │ │ │ + vmla.f64 d14, d6, d10 │ │ │ │ + vnmls.f64 d12, d6, d1 │ │ │ │ + vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d6, [sp, #680] @ 0x2a8 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vldr d6, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d6, [sp, #688] @ 0x2b0 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vmul.f64 d1, d6, d10 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vmla.f64 d1, d3, d9 │ │ │ │ vnmls.f64 d6, d3, d10 │ │ │ │ - vstr d1, [sp, #72] @ 0x48 │ │ │ │ - vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d3, [sp, #384] @ 0x180 │ │ │ │ - vstr d6, [sp, #88] @ 0x58 │ │ │ │ - vldr d6, [sp, #376] @ 0x178 │ │ │ │ + vldr d3, [sp, #392] @ 0x188 │ │ │ │ + vstr d1, [sp, #88] @ 0x58 │ │ │ │ + vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d6, [sp, #104] @ 0x68 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ vsub.f64 d3, d1, d3 │ │ │ │ - vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ - ldr r7, [sp, #272] @ 0x110 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ + vldr d1, [sp, #472] @ 0x1d8 │ │ │ │ vsub.f64 d1, d1, d6 │ │ │ │ vmul.f64 d6, d1, d10 │ │ │ │ vnmls.f64 d6, d3, d9 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ vmla.f64 d3, d1, d9 │ │ │ │ vadd.f64 d1, d8, d5 │ │ │ │ vsub.f64 d5, d8, d5 │ │ │ │ - vldr d8, [sp, #64] @ 0x40 │ │ │ │ + vldr d8, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d9, d14, d6 │ │ │ │ vsub.f64 d6, d6, d14 │ │ │ │ - vldr d14, [sp, #88] @ 0x58 │ │ │ │ + vldr d14, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d2, d4 │ │ │ │ vsub.f64 d2, d2, d4 │ │ │ │ - vstr d10, [r7] │ │ │ │ - vstr d1, [r0] │ │ │ │ + vstr d10, [r1] │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + vstr d1, [r1] │ │ │ │ vadd.f64 d1, d12, d3 │ │ │ │ vsub.f64 d12, d12, d3 │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - ldr r0, [sp, #260] @ 0x104 │ │ │ │ + ldr r1, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ - vadd.f64 d1, d1, d9 │ │ │ │ vsub.f64 d3, d5, d12 │ │ │ │ + vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d5, d5, d12 │ │ │ │ - vldr d12, [sp, #72] @ 0x48 │ │ │ │ + vldr d12, [sp, #88] @ 0x58 │ │ │ │ vstr d10, [r1] │ │ │ │ + ldr r1, [sp, #256] @ 0x100 │ │ │ │ vstr d1, [r7] │ │ │ │ - vstr d3, [r0] │ │ │ │ - ldr r0, [sp, #224] @ 0xe0 │ │ │ │ - vldr d1, [pc, #972] @ 5dfc8 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vldr d1, [pc, #964] @ 62c78 │ │ │ │ + vstr d3, [r1] │ │ │ │ + mov r1, r5 │ │ │ │ + ldr r5, [sp, #864] @ 0x360 │ │ │ │ + vstr d5, [r1] │ │ │ │ vsub.f64 d5, d6, d2 │ │ │ │ - ldr r0, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vldr d2, [sp, #48] @ 0x30 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vldr d2, [sp, #64] @ 0x40 │ │ │ │ + ldr r1, [sp, #208] @ 0xd0 │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d5, d2, d12 │ │ │ │ - vstr d6, [r6] │ │ │ │ + vstr d6, [r5] │ │ │ │ vadd.f64 d6, d0, d7 │ │ │ │ - ldr r0, [sp, #856] @ 0x358 │ │ │ │ vsub.f64 d7, d0, d7 │ │ │ │ - ldr r6, [sp, #192] @ 0xc0 │ │ │ │ - vldr d0, [pc, #932] @ 5dfd0 │ │ │ │ + vldr d0, [pc, #924] @ 62c80 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d13, d11 │ │ │ │ vsub.f64 d13, d13, d11 │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #204] @ 0xcc │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d4, [r6] │ │ │ │ + vstr d6, [r1] │ │ │ │ vadd.f64 d6, d8, d14 │ │ │ │ - ldr r0, [sp, #288] @ 0x120 │ │ │ │ + ldr r6, [sp, #376] @ 0x178 │ │ │ │ + ldr r5, [sp, #224] @ 0xe0 │ │ │ │ + ldr r7, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vstr d6, [r6] │ │ │ │ + vldr d10, [sp, #584] @ 0x248 │ │ │ │ + vldr d9, [sp, #656] @ 0x290 │ │ │ │ + vstr d4, [r6] │ │ │ │ + vstr d6, [r7] │ │ │ │ vsub.f64 d6, d14, d8 │ │ │ │ + ldr r7, [sp, #56] @ 0x38 │ │ │ │ + ldr r6, [sp, #288] @ 0x120 │ │ │ │ + vldr d8, [sp, #536] @ 0x218 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r0] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ - vldr d8, [sp, #520] @ 0x208 │ │ │ │ - vldr d4, [sp, #776] @ 0x308 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vldr d14, [sp, #600] @ 0x258 │ │ │ │ + vldr d4, [sp, #784] @ 0x310 │ │ │ │ + vstr d5, [r6] │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d2, d12 │ │ │ │ - vldr d12, [sp, #536] @ 0x218 │ │ │ │ - vldr d2, [sp, #544] @ 0x220 │ │ │ │ - vldr d14, [sp, #584] @ 0x248 │ │ │ │ + vldr d12, [sp, #552] @ 0x228 │ │ │ │ + vldr d2, [sp, #560] @ 0x230 │ │ │ │ + vldr d5, [sp, #776] @ 0x308 │ │ │ │ vsub.f64 d6, d7, d13 │ │ │ │ vadd.f64 d7, d7, d13 │ │ │ │ - vldr d9, [sp, #640] @ 0x280 │ │ │ │ - vldr d10, [sp, #568] @ 0x238 │ │ │ │ - vldr d5, [sp, #768] @ 0x300 │ │ │ │ + vldr d13, [sp, #400] @ 0x190 │ │ │ │ vstr d6, [r3] │ │ │ │ - vstr d7, [r6] │ │ │ │ + vldr d6, [pc, #800] @ 62c88 │ │ │ │ + vstr d7, [r7] │ │ │ │ vsub.f64 d7, d8, d12 │ │ │ │ - vldr d6, [pc, #808] @ 5dfd8 │ │ │ │ - vldr d12, [sp, #528] @ 0x210 │ │ │ │ - vldr d13, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d12, [sp, #544] @ 0x220 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vsub.f64 d8, d4, d7 │ │ │ │ vadd.f64 d11, d4, d7 │ │ │ │ vsub.f64 d7, d2, d12 │ │ │ │ vmul.f64 d4, d14, d0 │ │ │ │ - vldr d14, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d14, [sp, #704] @ 0x2c0 │ │ │ │ + vnmls.f64 d4, d10, d1 │ │ │ │ + vldr d10, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vmul.f64 d6, d9, d0 │ │ │ │ - vldr d9, [sp, #624] @ 0x270 │ │ │ │ - vnmls.f64 d4, d10, d1 │ │ │ │ - vldr d10, [sp, #488] @ 0x1e8 │ │ │ │ - vmla.f64 d6, d9, d1 │ │ │ │ - vldr d9, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d9, [sp, #640] @ 0x280 │ │ │ │ vadd.f64 d12, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ + vmla.f64 d6, d9, d1 │ │ │ │ + vldr d9, [sp, #488] @ 0x1e8 │ │ │ │ vadd.f64 d5, d9, d13 │ │ │ │ - vldr d13, [sp, #728] @ 0x2d8 │ │ │ │ - vldr d9, [pc, #736] @ 5dfe0 │ │ │ │ + vldr d13, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d9, [pc, #724] @ 62c90 │ │ │ │ vsub.f64 d2, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d10, d13 │ │ │ │ - vldr d10, [pc, #728] @ 5dfe8 │ │ │ │ - vldr d13, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d10, [pc, #716] @ 62c98 │ │ │ │ + vldr d13, [sp, #432] @ 0x1b0 │ │ │ │ vmul.f64 d3, d6, d9 │ │ │ │ vnmls.f64 d3, d5, d10 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmla.f64 d5, d6, d10 │ │ │ │ vsub.f64 d6, d13, d14 │ │ │ │ - vstr d3, [sp] │ │ │ │ - vldr d3, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d5, [sp, #8] │ │ │ │ - vldr d5, [pc, #696] @ 5dff0 │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ + vldr d3, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d5, [sp, #24] │ │ │ │ + vldr d5, [pc, #684] @ 62ca0 │ │ │ │ vsub.f64 d13, d3, d15 │ │ │ │ - vldr d3, [pc, #696] @ 5dff8 │ │ │ │ + vldr d3, [pc, #684] @ 62ca8 │ │ │ │ vmul.f64 d14, d13, d5 │ │ │ │ vmul.f64 d13, d13, d3 │ │ │ │ vmla.f64 d14, d6, d3 │ │ │ │ - vldr d3, [sp, #568] @ 0x238 │ │ │ │ + vldr d3, [sp, #584] @ 0x248 │ │ │ │ vnmls.f64 d13, d6, d5 │ │ │ │ - vldr d5, [sp, #584] @ 0x248 │ │ │ │ + vldr d5, [sp, #600] @ 0x258 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d5, d3, d0 │ │ │ │ - vldr d3, [sp, #624] @ 0x270 │ │ │ │ + vldr d3, [sp, #640] @ 0x280 │ │ │ │ + ldrd r3, r1, [sp, #4] │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d6, d3, d0 │ │ │ │ - vldr d0, [sp, #640] @ 0x280 │ │ │ │ + ldrd r6, r7, [sp, #320] @ 0x140 │ │ │ │ + vldr d0, [sp, #656] @ 0x290 │ │ │ │ + ldr r5, [sp, #296] @ 0x128 │ │ │ │ vnmls.f64 d6, d0, d1 │ │ │ │ - vldr d0, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d0, [sp, #704] @ 0x2c0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vldr d0, [sp, #432] @ 0x1b0 │ │ │ │ - vadd.f64 d15, d0, d15 │ │ │ │ + vldr d0, [sp, #448] @ 0x1c0 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #616] @ 5dff8 │ │ │ │ + vldr d5, [pc, #596] @ 62ca8 │ │ │ │ + vadd.f64 d15, d0, d15 │ │ │ │ vmul.f64 d0, d15, d10 │ │ │ │ vmul.f64 d15, d15, d9 │ │ │ │ vmla.f64 d0, d1, d9 │ │ │ │ - vldr d9, [pc, #592] @ 5dff0 │ │ │ │ vnmls.f64 d15, d1, d10 │ │ │ │ - vstr d0, [sp, #40] @ 0x28 │ │ │ │ - vldr d1, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d0, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d10, [sp, #488] @ 0x1e8 │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ + vldr d1, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d10, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d9, [pc, #556] @ 62ca0 │ │ │ │ + vstr d0, [sp, #56] @ 0x38 │ │ │ │ + vldr d0, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d1, d1, d0 │ │ │ │ - vldr d0, [sp, #728] @ 0x2d8 │ │ │ │ - ldr r7, [sp, #320] @ 0x140 │ │ │ │ - ldr r0, [sp, #112] @ 0x70 │ │ │ │ + vldr d0, [sp, #736] @ 0x2e0 │ │ │ │ vsub.f64 d0, d10, d0 │ │ │ │ vmov.f64 d10, d5 │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d5, d0, d5 │ │ │ │ vnmls.f64 d5, d1, d9 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ vmla.f64 d1, d0, d9 │ │ │ │ vadd.f64 d0, d8, d2 │ │ │ │ vsub.f64 d2, d8, d2 │ │ │ │ - vldr d8, [sp, #8] │ │ │ │ vadd.f64 d9, d14, d5 │ │ │ │ vsub.f64 d5, d5, d14 │ │ │ │ vsub.f64 d10, d0, d9 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d10, [r1] │ │ │ │ - vstr d0, [r7] │ │ │ │ + vstr d10, [r2] │ │ │ │ + vstr d0, [r6] │ │ │ │ vadd.f64 d0, d13, d1 │ │ │ │ vsub.f64 d13, d13, d1 │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vadd.f64 d7, d11, d3 │ │ │ │ - ldr r1, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d3, d11, d3 │ │ │ │ vsub.f64 d10, d0, d9 │ │ │ │ - vadd.f64 d0, d0, d9 │ │ │ │ vsub.f64 d1, d2, d13 │ │ │ │ + vadd.f64 d0, d0, d9 │ │ │ │ vadd.f64 d2, d2, d13 │ │ │ │ - vldr d13, [sp, #40] @ 0x28 │ │ │ │ - vstr d10, [r0] │ │ │ │ - ldr r0, [sp, #160] @ 0xa0 │ │ │ │ - vstr d0, [r0] │ │ │ │ - ldr r0, [sp, #296] @ 0x128 │ │ │ │ - vstr d1, [fp] │ │ │ │ - vldr d1, [pc, #380] @ 5dfc8 │ │ │ │ - vldr d0, [pc, #384] @ 5dfd0 │ │ │ │ - vstr d2, [r0] │ │ │ │ - vldr d2, [sp] │ │ │ │ - vstr d6, [r4] │ │ │ │ - ldr r0, [sp, #136] @ 0x88 │ │ │ │ + vldr d13, [sp, #56] @ 0x38 │ │ │ │ + vstr d10, [r2] │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + vstr d0, [r2] │ │ │ │ + vstr d1, [r3] │ │ │ │ + vstr d2, [r5] │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ + vstr d6, [r1] │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ + vldr d1, [pc, #360] @ 62c78 │ │ │ │ vadd.f64 d6, d2, d13 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vldr d0, [pc, #360] @ 62c80 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #100] @ 0x64 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ - ldr r0, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d12, d4 │ │ │ │ vsub.f64 d12, d12, d4 │ │ │ │ vstr d5, [r2] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d7, [r7] │ │ │ │ + vldr d8, [sp, #24] │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ + ldr r1, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d7, d8, d15 │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d15, d15, d8 │ │ │ │ - ldr r0, [sp, #312] @ 0x138 │ │ │ │ + ldr r2, [sp, #192] @ 0xc0 │ │ │ │ + vldr d11, [sp, #544] @ 0x220 │ │ │ │ + vldr d9, [sp, #712] @ 0x2c8 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + vldr d14, [sp, #728] @ 0x2d8 │ │ │ │ vstr d5, [r1] │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d3, d15 │ │ │ │ vadd.f64 d3, d3, d15 │ │ │ │ + ldr r2, [sp, #304] @ 0x130 │ │ │ │ + vldr d15, [sp, #560] @ 0x230 │ │ │ │ + vldr d5, [sp, #792] @ 0x318 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d2, d13 │ │ │ │ - vstr d3, [r0] │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ - vldr d11, [sp, #528] @ 0x210 │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ + vstr d3, [r2] │ │ │ │ + vldr d3, [sp, #536] @ 0x218 │ │ │ │ + vldr d2, [sp, #744] @ 0x2e8 │ │ │ │ vsub.f64 d6, d7, d12 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ - vldr d15, [sp, #544] @ 0x220 │ │ │ │ - vldr d5, [sp, #784] @ 0x310 │ │ │ │ - vldr d3, [sp, #520] @ 0x208 │ │ │ │ + vldr d13, [pc, #272] @ 62ca8 │ │ │ │ vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #144] @ 0x90 │ │ │ │ - vldr d6, [pc, #260] @ 5dfd8 │ │ │ │ - vldr d2, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d14, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ + vldr d6, [pc, #228] @ 62c88 │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d11, d15 │ │ │ │ - vldr d11, [sp, #536] @ 0x218 │ │ │ │ - vldr d15, [sp, #592] @ 0x250 │ │ │ │ - vldr d13, [pc, #264] @ 5dff8 │ │ │ │ + vldr d11, [sp, #552] @ 0x228 │ │ │ │ + vldr d15, [sp, #608] @ 0x260 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d10, [sp, #704] @ 0x2c0 │ │ │ │ vmul.f64 d4, d15, d1 │ │ │ │ - vldr d9, [sp, #696] @ 0x2b8 │ │ │ │ vsub.f64 d8, d5, d7 │ │ │ │ vadd.f64 d12, d5, d7 │ │ │ │ + vldr d5, [sp, #664] @ 0x298 │ │ │ │ vadd.f64 d7, d3, d11 │ │ │ │ - vldr d5, [sp, #648] @ 0x288 │ │ │ │ - vldr d3, [sp, #576] @ 0x240 │ │ │ │ + vldr d3, [sp, #592] @ 0x250 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #760] @ 0x2f8 │ │ │ │ + vldr d6, [sp, #768] @ 0x300 │ │ │ │ vnmls.f64 d4, d3, d0 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vmul.f64 d6, d5, d1 │ │ │ │ - vldr d5, [sp, #632] @ 0x278 │ │ │ │ + vldr d5, [sp, #648] @ 0x288 │ │ │ │ vmla.f64 d6, d5, d0 │ │ │ │ - vldr d5, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d5, [sp, #496] @ 0x1f0 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d5, d2 │ │ │ │ - vldr d2, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d2, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d5, d2, d14 │ │ │ │ - vldr d14, [pc, #160] @ 5dff0 │ │ │ │ + vldr d14, [pc, #148] @ 62ca0 │ │ │ │ vmul.f64 d2, d5, d14 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ - vmla.f64 d5, d6, d14 │ │ │ │ vnmls.f64 d2, d6, d13 │ │ │ │ - vldr d6, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d13, [sp, #816] @ 0x330 │ │ │ │ - vsub.f64 d6, d6, d10 │ │ │ │ - vldr d10, [pc, #120] @ 5dfe8 │ │ │ │ + vmla.f64 d5, d6, d14 │ │ │ │ + vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d13, [sp, #824] @ 0x338 │ │ │ │ vsub.f64 d15, d13, d9 │ │ │ │ - vldr d9, [pc, #104] @ 5dfe0 │ │ │ │ - vstr d5, [sp, #40] @ 0x28 │ │ │ │ - vstr d2, [sp, #8] │ │ │ │ + vldr d9, [pc, #100] @ 62c90 │ │ │ │ + vstr d2, [sp, #24] │ │ │ │ + vstr d5, [sp, #56] @ 0x38 │ │ │ │ + vldr d10, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ + ldrd r5, r1, [sp, #236] @ 0xec │ │ │ │ + vsub.f64 d6, d6, d10 │ │ │ │ + vldr d10, [pc, #84] @ 62c98 │ │ │ │ + ldr r2, [sp, #280] @ 0x118 │ │ │ │ + ldr r7, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d2, d6, d10 │ │ │ │ + ldr r3, [sp, #220] @ 0xdc │ │ │ │ vmov.f64 d5, d2 │ │ │ │ vmov.f64 d2, d14 │ │ │ │ vmla.f64 d5, d15, d9 │ │ │ │ vmul.f64 d15, d15, d10 │ │ │ │ vnmls.f64 d15, d6, d9 │ │ │ │ - vldr d6, [sp, #592] @ 0x250 │ │ │ │ - vstr d5, [sp] │ │ │ │ + vldr d6, [sp, #608] @ 0x260 │ │ │ │ + vstr d5, [sp, #16] │ │ │ │ vmul.f64 d5, d6, d0 │ │ │ │ - vldr d6, [sp, #576] @ 0x240 │ │ │ │ - vmla.f64 d5, d6, d1 │ │ │ │ - vldr d6, [sp, #632] @ 0x278 │ │ │ │ - vmul.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #648] @ 0x288 │ │ │ │ - vnmls.f64 d6, d1, d0 │ │ │ │ - vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ - vadd.f64 d0, d5, d6 │ │ │ │ - b.n 5e000 │ │ │ │ + vldr d6, [sp, #592] @ 0x250 │ │ │ │ + b.n 62cb0 │ │ │ │ nop │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 5e284 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 62f34 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 5e258 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 62f08 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 5e278 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 62f28 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - add r6, pc, #44 @ (adr r6, 5e020 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 62cd0 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ + vmla.f64 d5, d6, d1 │ │ │ │ + vldr d6, [sp, #648] @ 0x288 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vldr d1, [sp, #664] @ 0x298 │ │ │ │ + vnmls.f64 d6, d1, d0 │ │ │ │ + vldr d1, [sp, #440] @ 0x1b8 │ │ │ │ + vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d5, [sp, #712] @ 0x2c8 │ │ │ │ vadd.f64 d13, d13, d5 │ │ │ │ - vldr d5, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d5, [sp, #720] @ 0x2d0 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ - vldr d1, [pc, #-32] @ 5dff8 │ │ │ │ + vldr d1, [pc, #-60] @ 62ca8 │ │ │ │ vmul.f64 d14, d5, d14 │ │ │ │ vmla.f64 d14, d13, d1 │ │ │ │ vmul.f64 d13, d13, d2 │ │ │ │ + vldr d2, [sp, #512] @ 0x200 │ │ │ │ vnmls.f64 d13, d5, d1 │ │ │ │ - vldr d1, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d5, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d2, [sp, #496] @ 0x1f0 │ │ │ │ - ldr r2, [sp, #256] @ 0x100 │ │ │ │ + vldr d1, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d5, [sp, #744] @ 0x2e8 │ │ │ │ vsub.f64 d1, d1, d5 │ │ │ │ - vldr d5, [sp, #720] @ 0x2d0 │ │ │ │ - ldr r7, [sp, #280] @ 0x118 │ │ │ │ - ldr r0, [sp, #368] @ 0x170 │ │ │ │ + vldr d5, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ - ldr r3, [sp, #208] @ 0xd0 │ │ │ │ - ldr r6, [sp, #336] @ 0x150 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ vmul.f64 d5, d2, d10 │ │ │ │ vmul.f64 d2, d2, d9 │ │ │ │ - vmla.f64 d2, d1, d10 │ │ │ │ vnmls.f64 d5, d1, d9 │ │ │ │ - vldr d9, [sp] │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ + vmla.f64 d2, d1, d10 │ │ │ │ vadd.f64 d1, d8, d3 │ │ │ │ vsub.f64 d3, d8, d3 │ │ │ │ vadd.f64 d9, d9, d5 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d10, [r2] │ │ │ │ - vstr d1, [r7] │ │ │ │ + vstr d10, [r5] │ │ │ │ + vstr d1, [r2] │ │ │ │ vadd.f64 d1, d15, d2 │ │ │ │ vsub.f64 d2, d15, d2 │ │ │ │ - ldr r2, [sp, #248] @ 0xf8 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + ldr r5, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d10, d1, d9 │ │ │ │ vadd.f64 d1, d1, d9 │ │ │ │ - vldr d9, [sp] │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ - vstr d10, [ip] │ │ │ │ - vstr d1, [r0] │ │ │ │ + vstr d10, [r7] │ │ │ │ + vstr d1, [r5] │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vstr d1, [r3] │ │ │ │ vadd.f64 d7, d12, d0 │ │ │ │ - vstr d3, [r0] │ │ │ │ vsub.f64 d12, d12, d0 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vstr d6, [r6] │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ + vstr d3, [r6] │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ + vstr d6, [r8] │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d6, d3, d14 │ │ │ │ - ldr r3, [sp, #232] @ 0xe8 │ │ │ │ - vstr d5, [r0] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d11, d4 │ │ │ │ vsub.f64 d11, d11, d4 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d5, [r1] │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ + vldr d2, [sp, #56] @ 0x38 │ │ │ │ + ldr r1, [sp, #248] @ 0xf8 │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ + vstr d7, [r1] │ │ │ │ vadd.f64 d7, d2, d13 │ │ │ │ - ldr r3, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d13, d13, d2 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ + ldr r1, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d5, [ip] │ │ │ │ + vstr d7, [r7] │ │ │ │ vsub.f64 d7, d12, d13 │ │ │ │ vadd.f64 d12, d12, d13 │ │ │ │ - vstr d7, [r1] │ │ │ │ + ldr r7, [sp, #360] @ 0x168 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d3, d14 │ │ │ │ - ldr r3, [sp, #264] @ 0x108 │ │ │ │ - ldr r7, [sp, #352] @ 0x160 │ │ │ │ - ldr r2, [sp, #980] @ 0x3d4 │ │ │ │ + ldr r3, [sp, #992] @ 0x3e0 │ │ │ │ + vstr d12, [r1] │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ vsub.f64 d6, d7, d11 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ - vstr d12, [r3] │ │ │ │ - ldr r3, [sp, #984] @ 0x3d8 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #984] @ 0x3d8 │ │ │ │ - ldr r3, [sp, #860] @ 0x35c │ │ │ │ - vstr d6, [r7] │ │ │ │ - add r5, r3 │ │ │ │ - add r8, r3 │ │ │ │ - ldr r3, [sp, #864] @ 0x360 │ │ │ │ - ldr r7, [sp, #360] @ 0x168 │ │ │ │ - add fp, r3 │ │ │ │ - add r4, r3 │ │ │ │ + str r3, [sp, #992] @ 0x3e0 │ │ │ │ ldr r3, [sp, #868] @ 0x364 │ │ │ │ - eors r2, r3 │ │ │ │ - str r2, [sp, #980] @ 0x3d4 │ │ │ │ - ldrd r2, r3, [sp, #984] @ 0x3d8 │ │ │ │ + vstr d6, [r0] │ │ │ │ vstr d7, [r7] │ │ │ │ + add r2, r3 │ │ │ │ + add r4, r3 │ │ │ │ + ldr r3, [sp, #872] @ 0x368 │ │ │ │ + add r1, r3 │ │ │ │ + strd r1, r2, [sp, #8] │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + add r2, r3 │ │ │ │ + ldr r3, [sp, #876] @ 0x36c │ │ │ │ + str r2, [sp, #4] │ │ │ │ + ldr r2, [sp, #992] @ 0x3e0 │ │ │ │ + eor.w sl, sl, r3 │ │ │ │ + ldr r3, [sp, #996] @ 0x3e4 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 5ccaa │ │ │ │ - add.w sp, sp, #876 @ 0x36c │ │ │ │ + bne.w 61918 │ │ │ │ + add.w sp, sp, #884 @ 0x374 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0005e170 : │ │ │ │ - ldr r2, [pc, #12] @ (5e180 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (5e184 ) │ │ │ │ +00062e48 : │ │ │ │ + ldr r2, [pc, #12] @ (62e58 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (62e5c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - vhadd.s32 d16, d14, d3 │ │ │ │ - @ instruction: 0xeaedffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + asrs r4, r2, #10 │ │ │ │ + movs r4, r0 │ │ │ │ + @ instruction: 0xea63ffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r2 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r3 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w sp, sp, #596 @ 0x254 │ │ │ │ - mov fp, r3 │ │ │ │ - ldr r3, [pc, #84] @ (5e1f0 ) │ │ │ │ - ldrd r2, r1, [sp, #704] @ 0x2c0 │ │ │ │ - add r3, pc │ │ │ │ - ldr r4, [sp, #700] @ 0x2bc │ │ │ │ + ldrd r5, r2, [sp, #700] @ 0x2bc │ │ │ │ + ldr r1, [sp, #708] @ 0x2c4 │ │ │ │ + ldr r3, [pc, #68] @ (62ed0 ) │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 5ee2c │ │ │ │ + add r3, pc │ │ │ │ + bge.w 63b30 │ │ │ │ ldr r2, [sp, #712] @ 0x2c8 │ │ │ │ - mov r8, r9 │ │ │ │ - vldr d13, [pc, #48] @ 5e1e0 │ │ │ │ - mov r9, sl │ │ │ │ - vldr d11, [pc, #48] @ 5e1e8 │ │ │ │ - mov sl, fp │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov r8, sl │ │ │ │ + mov lr, r0 │ │ │ │ + mov sl, r5 │ │ │ │ + vldr d13, [pc, #36] @ 62ec0 │ │ │ │ + vldr d11, [pc, #40] @ 62ec8 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #580] @ 0x244 │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str r2, [sp, #584] @ 0x248 │ │ │ │ - ldr r2, [pc, #48] @ (5e1f4 ) │ │ │ │ - mov lr, r0 │ │ │ │ - mov fp, r4 │ │ │ │ + ldr r2, [pc, #36] @ (62ed4 ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r2, [sp, #704] @ 0x2c0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #588] @ 0x24c │ │ │ │ ldr r3, [sp, #696] @ 0x2b8 │ │ │ │ add.w r7, r3, r2, lsl #6 │ │ │ │ - mov ip, r7 │ │ │ │ - b.n 5e1f8 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + b.n 62ed8 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - lsrs r4, r4, #8 │ │ │ │ + cmp r5, #56 @ 0x38 │ │ │ │ movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d8, [ip, #-48] @ 0xffffffd0 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d0, [ip, #-64] @ 0xffffffc0 │ │ │ │ - movs r6, #56 @ 0x38 │ │ │ │ - vldr d1, [ip, #-56] @ 0xffffffc8 │ │ │ │ - movs r7, #72 @ 0x48 │ │ │ │ - vldr d7, [ip, #-40] @ 0xffffffd8 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ - vmul.f64 d6, d0, d8 │ │ │ │ - vldr d12, [ip, #-24] @ 0xffffffe8 │ │ │ │ - vmul.f64 d5, d1, d8 │ │ │ │ - vldr d10, [ip, #-32] @ 0xffffffe0 │ │ │ │ - vmul.f64 d9, d1, d7 │ │ │ │ - vmul.f64 d4, d0, d7 │ │ │ │ + vldr d14, [r7, #-64] @ 0xffffffc0 │ │ │ │ + add.w r3, sl, sl, lsl #2 │ │ │ │ + add.w r7, r7, #64 @ 0x40 │ │ │ │ + mov.w ip, sl, lsl #4 │ │ │ │ + vldr d3, [r7, #-120] @ 0xffffff88 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r0, r9, ip │ │ │ │ + add.w r6, fp, ip │ │ │ │ + vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ add.w r2, lr, r3 │ │ │ │ - add.w r1, r9, r3 │ │ │ │ - add.w ip, ip, #64 @ 0x40 │ │ │ │ - vadd.f64 d7, d6, d9 │ │ │ │ - vadd.f64 d2, d5, d4 │ │ │ │ - vsub.f64 d3, d6, d9 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vmul.f64 d9, d8, d10 │ │ │ │ - vmul.f64 d5, d1, d12 │ │ │ │ - vmov.f64 d6, d0 │ │ │ │ - vstr d7, [sp] │ │ │ │ - vldr d7, [ip, #-104] @ 0xffffff98 │ │ │ │ - vmov.f64 d15, d4 │ │ │ │ - vstr d2, [sp, #40] @ 0x28 │ │ │ │ - vmov.f64 d2, d1 │ │ │ │ - vmul.f64 d1, d0, d12 │ │ │ │ - vstr d3, [sp, #32] │ │ │ │ - vmul.f64 d0, d7, d12 │ │ │ │ - vmul.f64 d3, d8, d12 │ │ │ │ - vmul.f64 d4, d7, d10 │ │ │ │ - vstr d6, [sp, #8] │ │ │ │ - vstr d2, [sp, #16] │ │ │ │ - vmul.f64 d2, d2, d10 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ - vstr d15, [sp, #24] │ │ │ │ - vadd.f64 d7, d0, d9 │ │ │ │ - vsub.f64 d0, d9, d0 │ │ │ │ - vsub.f64 d14, d6, d5 │ │ │ │ - vadd.f64 d5, d5, d6 │ │ │ │ - vstr d7, [sp, #352] @ 0x160 │ │ │ │ + add.w r1, r8, r3 │ │ │ │ + vldr d8, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vldr d15, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vmul.f64 d6, d14, d7 │ │ │ │ + vmul.f64 d12, d3, d7 │ │ │ │ + vldr d7, [r7, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d4, d14, d7 │ │ │ │ + vmul.f64 d9, d3, d7 │ │ │ │ + vldr d7, [r7, #-88] @ 0xffffffa8 │ │ │ │ + vadd.f64 d2, d12, d4 │ │ │ │ + vmul.f64 d5, d3, d7 │ │ │ │ + vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ + vsub.f64 d12, d4, d12 │ │ │ │ + vsub.f64 d10, d6, d9 │ │ │ │ + vldr d4, [r7, #-88] @ 0xffffffa8 │ │ │ │ + vadd.f64 d9, d6, d9 │ │ │ │ + vstr d2, [sp] │ │ │ │ + vmov.f64 d2, d3 │ │ │ │ + vmul.f64 d3, d7, d4 │ │ │ │ + vldr d7, [r7, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d1, d14, d4 │ │ │ │ + vstr d2, [sp, #8] │ │ │ │ + vmul.f64 d0, d7, d4 │ │ │ │ + vldr d7, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vldr d4, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vmul.f64 d6, d14, d7 │ │ │ │ + vldr d7, [r7, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d4, d7, d4 │ │ │ │ + vldr d7, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vmul.f64 d2, d2, d7 │ │ │ │ + vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ + vmul.f64 d8, d7, d8 │ │ │ │ + vsub.f64 d7, d6, d5 │ │ │ │ + vstr d7, [sp, #32] │ │ │ │ + vadd.f64 d7, d0, d8 │ │ │ │ + vsub.f64 d0, d8, d0 │ │ │ │ + vstr d0, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d7, d3, d4 │ │ │ │ - vmul.f64 d6, d15, d10 │ │ │ │ - vstr d0, [sp, #192] @ 0xc0 │ │ │ │ - vldr d0, [ip, #-72] @ 0xffffffb8 │ │ │ │ - vstr d5, [sp, #88] @ 0x58 │ │ │ │ - vstr d7, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d4, d3, d4 │ │ │ │ + vadd.f64 d3, d5, d6 │ │ │ │ + vldr d5, [r7, #-88] @ 0xffffffa8 │ │ │ │ + vstr d7, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d7, d1, d2 │ │ │ │ vsub.f64 d1, d1, d2 │ │ │ │ - vstr d14, [sp, #56] @ 0x38 │ │ │ │ - vldr d14, [sp, #32] │ │ │ │ - vstr d1, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d1, d3, d4 │ │ │ │ - vmul.f64 d3, d14, d12 │ │ │ │ - vstr d1, [sp, #360] @ 0x168 │ │ │ │ - vldr d1, [sp] │ │ │ │ - vmul.f64 d5, d1, d12 │ │ │ │ - vadd.f64 d9, d5, d6 │ │ │ │ + vmul.f64 d5, d9, d5 │ │ │ │ + vstr d1, [sp, #56] @ 0x38 │ │ │ │ + vldr d1, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vstr d4, [sp, #344] @ 0x158 │ │ │ │ + vstr d3, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d6, d12, d1 │ │ │ │ + vadd.f64 d1, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vmul.f64 d6, d15, d12 │ │ │ │ - vldr d15, [sp, #40] @ 0x28 │ │ │ │ - vstr d5, [sp, #144] @ 0x90 │ │ │ │ - vmul.f64 d5, d1, d10 │ │ │ │ - vmul.f64 d4, d15, d10 │ │ │ │ - vmul.f64 d1, d14, d10 │ │ │ │ - vstr d9, [sp, #336] @ 0x150 │ │ │ │ - vsub.f64 d2, d5, d6 │ │ │ │ - vadd.f64 d9, d5, d6 │ │ │ │ - vsub.f64 d6, d3, d4 │ │ │ │ - vstr d2, [sp, #344] @ 0x158 │ │ │ │ - vmul.f64 d2, d15, d12 │ │ │ │ - vstr d9, [sp, #152] @ 0x98 │ │ │ │ + vstr d5, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d5, d9, d15 │ │ │ │ + vldr d15, [r7, #-88] @ 0xffffffa8 │ │ │ │ + vstr d1, [sp, #192] @ 0xc0 │ │ │ │ + vmul.f64 d6, d12, d15 │ │ │ │ + vldr d15, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vsub.f64 d4, d5, d6 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ + vmul.f64 d1, d10, d15 │ │ │ │ + vstr d5, [sp, #128] @ 0x80 │ │ │ │ + vstr d4, [sp, #328] @ 0x148 │ │ │ │ + vldr d6, [sp] │ │ │ │ + vstr d10, [sp, #16] │ │ │ │ + vldr d15, [r7, #-88] @ 0xffffffa8 │ │ │ │ + str r2, [sp, #28] │ │ │ │ + vldr d0, [r7, #-80] @ 0xffffffb0 │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d2, d6, d15 │ │ │ │ + vmul.f64 d3, d10, d15 │ │ │ │ + vldr d15, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vldr d10, [r7, #-72] @ 0xffffffb8 │ │ │ │ + vmul.f64 d4, d6, d15 │ │ │ │ vadd.f64 d5, d1, d2 │ │ │ │ - vsub.f64 d2, d1, d2 │ │ │ │ + vldr d15, [r7, #-104] @ 0xffffff98 │ │ │ │ + vsub.f64 d8, d1, d2 │ │ │ │ + vldr d2, [sp] │ │ │ │ + vsub.f64 d6, d3, d4 │ │ │ │ vadd.f64 d1, d3, d4 │ │ │ │ - vmul.f64 d4, d15, d0 │ │ │ │ - vmov.f64 d3, d14 │ │ │ │ - vstr d2, [sp, #160] @ 0xa0 │ │ │ │ - vmov.f64 d2, d15 │ │ │ │ - vstr d1, [sp, #168] @ 0xa8 │ │ │ │ - vmov.f64 d9, d4 │ │ │ │ - vldr d1, [ip, #-80] @ 0xffffffb0 │ │ │ │ - vmul.f64 d4, d6, d0 │ │ │ │ - vmla.f64 d4, d5, d1 │ │ │ │ - vmla.f64 d9, d14, d1 │ │ │ │ - vstr d4, [sp, #368] @ 0x170 │ │ │ │ - vldr d15, [sp, #24] │ │ │ │ - vldr d14, [sp] │ │ │ │ - str r2, [sp, #52] @ 0x34 │ │ │ │ - vmul.f64 d4, d15, d1 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ - vnmls.f64 d4, d14, d0 │ │ │ │ - vstr d4, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d4, d2, d1 │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - vnmls.f64 d4, d3, d0 │ │ │ │ vldr d3, [sp, #16] │ │ │ │ - vstr d4, [sp, #96] @ 0x60 │ │ │ │ - vmul.f64 d4, d15, d0 │ │ │ │ - vldr d15, [ip, #-104] @ 0xffffff98 │ │ │ │ - vmov.f64 d14, d4 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vmla.f64 d14, d4, d1 │ │ │ │ - vmul.f64 d4, d3, d1 │ │ │ │ - vstr d14, [sp, #136] @ 0x88 │ │ │ │ - vmov.f64 d14, d4 │ │ │ │ - vmul.f64 d4, d15, d1 │ │ │ │ - vnmls.f64 d14, d2, d0 │ │ │ │ - vstr d14, [sp, #112] @ 0x70 │ │ │ │ - vmov.f64 d14, d4 │ │ │ │ - vmul.f64 d4, d6, d1 │ │ │ │ - vnmls.f64 d14, d8, d0 │ │ │ │ - vstr d14, [sp, #376] @ 0x178 │ │ │ │ - vmov.f64 d14, d4 │ │ │ │ + vstr d8, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d4, d2, d10 │ │ │ │ + vstr d1, [sp, #144] @ 0x90 │ │ │ │ + vmla.f64 d4, d3, d0 │ │ │ │ + vstr d4, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d4, d6, d10 │ │ │ │ + vmla.f64 d4, d5, d0 │ │ │ │ + vstr d4, [sp, #320] @ 0x140 │ │ │ │ + vmul.f64 d4, d12, d0 │ │ │ │ + vmov.f64 d1, d4 │ │ │ │ + vmul.f64 d4, d12, d10 │ │ │ │ + vnmls.f64 d1, d9, d10 │ │ │ │ + vmla.f64 d4, d9, d0 │ │ │ │ + vstr d1, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d1, d2, d0 │ │ │ │ + vstr d4, [sp, #112] @ 0x70 │ │ │ │ + vldr d2, [r2] │ │ │ │ + mov.w r2, sl, lsl #3 │ │ │ │ + vnmls.f64 d1, d3, d10 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ vmul.f64 d4, d3, d0 │ │ │ │ - vnmls.f64 d14, d5, d0 │ │ │ │ - vmov.f64 d3, d4 │ │ │ │ + vmov.f64 d8, d4 │ │ │ │ vmul.f64 d4, d15, d0 │ │ │ │ - vmla.f64 d3, d2, d1 │ │ │ │ - vmla.f64 d4, d8, d1 │ │ │ │ - vldr d15, [sp, #96] @ 0x60 │ │ │ │ - vstr d14, [sp, #384] @ 0x180 │ │ │ │ - vldr d14, [sp, #56] @ 0x38 │ │ │ │ - vstr d3, [sp, #120] @ 0x78 │ │ │ │ - vstr d4, [sp, #392] @ 0x188 │ │ │ │ - vldr d3, [r2] │ │ │ │ - mov.w r2, fp, lsl #4 │ │ │ │ - vldr d4, [r1] │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - add.w r5, sl, r2 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ - mul.w r2, r6, fp │ │ │ │ - str r0, [sp, #68] @ 0x44 │ │ │ │ - vmul.f64 d2, d7, d4 │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d2, d14, d3 │ │ │ │ - vldr d3, [r0] │ │ │ │ - add.w r4, sl, r2 │ │ │ │ - add.w r6, r8, r2 │ │ │ │ - str r5, [sp, #72] @ 0x48 │ │ │ │ - mov.w r2, fp, lsl #5 │ │ │ │ - vnmls.f64 d7, d14, d4 │ │ │ │ - str r6, [sp, #76] @ 0x4c │ │ │ │ - str r4, [sp, #176] @ 0xb0 │ │ │ │ - add.w r0, r9, r2 │ │ │ │ - add.w r1, lr, r2 │ │ │ │ - vstr d7, [sp, #104] @ 0x68 │ │ │ │ - vldr d7, [r5] │ │ │ │ - mul.w r5, r7, fp │ │ │ │ - movs r7, #24 │ │ │ │ - vmul.f64 d4, d6, d7 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ - vmla.f64 d4, d5, d3 │ │ │ │ - vldr d3, [r4] │ │ │ │ - vnmls.f64 d6, d5, d7 │ │ │ │ + vldr d15, [r7, #-112] @ 0xffffff90 │ │ │ │ + vnmls.f64 d8, d14, d10 │ │ │ │ + vnmls.f64 d4, d15, d10 │ │ │ │ + vldr d15, [r7, #-104] @ 0xffffff98 │ │ │ │ + vstr d8, [sp, #88] @ 0x58 │ │ │ │ + vstr d4, [sp, #352] @ 0x160 │ │ │ │ + vmul.f64 d4, d6, d0 │ │ │ │ + vmov.f64 d8, d4 │ │ │ │ + vmul.f64 d4, d3, d10 │ │ │ │ + vnmls.f64 d8, d5, d10 │ │ │ │ + vmov.f64 d3, d4 │ │ │ │ + vmul.f64 d4, d15, d10 │ │ │ │ + vldr d15, [r7, #-112] @ 0xffffff90 │ │ │ │ + vmla.f64 d3, d14, d0 │ │ │ │ + vmla.f64 d4, d15, d0 │ │ │ │ + vstr d3, [sp, #96] @ 0x60 │ │ │ │ + vldr d3, [r1] │ │ │ │ + sub.w r1, r2, sl │ │ │ │ + vstr d8, [sp, #360] @ 0x168 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vldr d8, [sp, #32] │ │ │ │ + add.w r4, r9, r1 │ │ │ │ + str r0, [sp, #32] │ │ │ │ + add.w r5, fp, r1 │ │ │ │ + vstr d4, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d4, d7, d3 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ + vnmls.f64 d7, d8, d3 │ │ │ │ + vmla.f64 d4, d8, d2 │ │ │ │ + vldr d2, [r0] │ │ │ │ + vstr d7, [sp, #80] @ 0x50 │ │ │ │ + strd r6, r4, [sp, #44] @ 0x2c │ │ │ │ vldr d7, [r6] │ │ │ │ - vmul.f64 d5, d15, d3 │ │ │ │ - adds r6, r1, r3 │ │ │ │ - vmla.f64 d5, d9, d7 │ │ │ │ - vmul.f64 d7, d15, d7 │ │ │ │ + mov.w r6, sl, lsl #5 │ │ │ │ + str r5, [sp, #52] @ 0x34 │ │ │ │ + vldr d15, [sp, #72] @ 0x48 │ │ │ │ + add.w r0, r8, r6 │ │ │ │ + add.w r1, lr, r6 │ │ │ │ + str r3, [sp, #576] @ 0x240 │ │ │ │ + vmul.f64 d3, d6, d7 │ │ │ │ + vmul.f64 d6, d6, d2 │ │ │ │ + vmov.f64 d8, d15 │ │ │ │ vldr d15, [lr] │ │ │ │ - vnmls.f64 d7, d9, d3 │ │ │ │ - vadd.f64 d3, d15, d2 │ │ │ │ - vmov.f64 d14, d3 │ │ │ │ - vadd.f64 d3, d4, d5 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vsub.f64 d9, d14, d3 │ │ │ │ - vstr d9, [sp, #200] @ 0xc8 │ │ │ │ - vadd.f64 d9, d14, d3 │ │ │ │ - vstr d9, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d9, [sp, #104] @ 0x68 │ │ │ │ - vldr d15, [r9] │ │ │ │ - vldr d14, [sp, #88] @ 0x58 │ │ │ │ - str r0, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d3, d15, d9 │ │ │ │ + vmla.f64 d3, d5, d2 │ │ │ │ + vldr d2, [r5] │ │ │ │ + vnmls.f64 d6, d5, d7 │ │ │ │ + add.w r5, r0, r3 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r2, sl │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vmul.f64 d5, d1, d2 │ │ │ │ + vmla.f64 d5, d8, d7 │ │ │ │ + vmul.f64 d7, d1, d7 │ │ │ │ + vadd.f64 d1, d15, d4 │ │ │ │ + vldr d15, [r8] │ │ │ │ + vnmls.f64 d7, d8, d2 │ │ │ │ + vadd.f64 d2, d3, d5 │ │ │ │ + vsub.f64 d3, d3, d5 │ │ │ │ + vsub.f64 d8, d1, d2 │ │ │ │ + vadd.f64 d2, d1, d2 │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ + vstr d8, [sp, #408] @ 0x198 │ │ │ │ + vldr d8, [sp, #80] @ 0x50 │ │ │ │ + str r5, [sp, #80] @ 0x50 │ │ │ │ + vstr d2, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d2, d15, d8 │ │ │ │ vldr d15, [lr] │ │ │ │ - str r6, [sp, #96] @ 0x60 │ │ │ │ - vsub.f64 d5, d3, d4 │ │ │ │ + vsub.f64 d5, d2, d3 │ │ │ │ vstr d5, [sp, #424] @ 0x1a8 │ │ │ │ - vadd.f64 d5, d3, d4 │ │ │ │ + vadd.f64 d5, d2, d3 │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ + str r0, [sp, #64] @ 0x40 │ │ │ │ + vstr d5, [sp, #432] @ 0x1b0 │ │ │ │ + vsub.f64 d5, d15, d4 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ + vldr d15, [r8] │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vstr d5, [sp, #432] @ 0x1b0 │ │ │ │ - vsub.f64 d5, d15, d2 │ │ │ │ - vldr d15, [r9] │ │ │ │ - vadd.f64 d6, d15, d9 │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r1] │ │ │ │ - vadd.f64 d9, d7, d6 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [sp, #80] @ 0x50 │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d6, d15, d8 │ │ │ │ + str r1, [sp, #56] @ 0x38 │ │ │ │ + vstr d2, [sp, #440] @ 0x1b8 │ │ │ │ vstr d5, [sp, #448] @ 0x1c0 │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ - adds r1, r0, r3 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vstr d5, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d5, [r1] │ │ │ │ + add r1, r3 │ │ │ │ vstr d7, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d3, [r1] │ │ │ │ - vstr d9, [sp, #456] @ 0x1c8 │ │ │ │ - vmul.f64 d5, d6, d7 │ │ │ │ - vldr d9, [sp, #112] @ 0x70 │ │ │ │ - vmla.f64 d5, d14, d4 │ │ │ │ - vmul.f64 d4, d6, d4 │ │ │ │ - str r1, [sp, #104] @ 0x68 │ │ │ │ - mov.w r1, fp, lsl #6 │ │ │ │ - vmul.f64 d6, d9, d3 │ │ │ │ - add.w r4, sl, r1 │ │ │ │ - add.w r0, r8, r1 │ │ │ │ - str r0, [sp, #112] @ 0x70 │ │ │ │ - vnmls.f64 d4, d14, d7 │ │ │ │ - vldr d14, [sp, #120] @ 0x78 │ │ │ │ - vldr d7, [r6] │ │ │ │ - str r4, [sp, #120] @ 0x78 │ │ │ │ - vstr d2, [sp, #440] @ 0x1b8 │ │ │ │ - vmla.f64 d6, d14, d7 │ │ │ │ - vmul.f64 d7, d9, d7 │ │ │ │ - vldr d9, [sp, #136] @ 0x88 │ │ │ │ - vnmls.f64 d7, d14, d3 │ │ │ │ - vadd.f64 d3, d5, d6 │ │ │ │ - vsub.f64 d6, d5, d6 │ │ │ │ - vldr d5, [sp, #128] @ 0x80 │ │ │ │ - vstr d3, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ - vsub.f64 d7, d4, d7 │ │ │ │ - vstr d6, [sp, #304] @ 0x130 │ │ │ │ + vmul.f64 d7, d4, d6 │ │ │ │ + str r1, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d8, d4, d5 │ │ │ │ + vldr d4, [r5] │ │ │ │ + add.w r5, sl, sl, lsl #1 │ │ │ │ + vmla.f64 d7, d3, d5 │ │ │ │ + vldr d5, [r1] │ │ │ │ + mov.w r1, sl, lsl #6 │ │ │ │ + add.w r0, r9, r1 │ │ │ │ + vnmls.f64 d8, d3, d6 │ │ │ │ + vldr d3, [sp, #96] @ 0x60 │ │ │ │ + vmul.f64 d6, d1, d4 │ │ │ │ + vmla.f64 d6, d3, d5 │ │ │ │ + vmul.f64 d5, d1, d5 │ │ │ │ + vnmls.f64 d5, d3, d4 │ │ │ │ + vadd.f64 d3, d7, d6 │ │ │ │ + vsub.f64 d6, d7, d6 │ │ │ │ + vstr d3, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d3, d8, d5 │ │ │ │ + vsub.f64 d8, d8, d5 │ │ │ │ + str r0, [sp, #88] @ 0x58 │ │ │ │ + vldr d5, [sp, #104] @ 0x68 │ │ │ │ + vldr d1, [sp, #112] @ 0x70 │ │ │ │ + vstr d6, [sp, #288] @ 0x120 │ │ │ │ vldr d6, [r0] │ │ │ │ - mul.w r0, r7, fp │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ - add.w r6, r8, r0 │ │ │ │ - vstr d3, [sp, #240] @ 0xf0 │ │ │ │ - vstr d7, [sp, #272] @ 0x110 │ │ │ │ - vldr d7, [r4] │ │ │ │ - str r6, [sp, #128] @ 0x80 │ │ │ │ - vldr d14, [sp, #144] @ 0x90 │ │ │ │ - vmul.f64 d4, d5, d7 │ │ │ │ - vldr d15, [ip, #-104] @ 0xffffff98 │ │ │ │ - vmla.f64 d4, d9, d6 │ │ │ │ - vmul.f64 d6, d5, d6 │ │ │ │ - vnmls.f64 d6, d9, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, sl, r0 │ │ │ │ - vldr d9, [sp, #152] @ 0x98 │ │ │ │ - str r6, [sp, #136] @ 0x88 │ │ │ │ - vldr d3, [r6] │ │ │ │ - mul.w r6, r7, fp │ │ │ │ - add.w r4, r8, r6 │ │ │ │ - str r4, [sp, #144] @ 0x90 │ │ │ │ - vmul.f64 d5, d14, d3 │ │ │ │ - vmla.f64 d5, d9, d7 │ │ │ │ - vmul.f64 d7, d14, d7 │ │ │ │ - vnmls.f64 d7, d9, d3 │ │ │ │ - vadd.f64 d14, d4, d5 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ - vadd.f64 d9, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vstr d5, [sp, #280] @ 0x118 │ │ │ │ - vldr d5, [sp, #168] @ 0xa8 │ │ │ │ - vstr d14, [sp, #232] @ 0xe8 │ │ │ │ - vstr d6, [sp, #312] @ 0x138 │ │ │ │ - vldr d6, [r4] │ │ │ │ - add.w r4, sl, r6 │ │ │ │ - vldr d14, [sp, #160] @ 0xa0 │ │ │ │ - str r4, [sp, #152] @ 0x98 │ │ │ │ - vldr d7, [r4] │ │ │ │ - mov.w r4, fp, lsl #3 │ │ │ │ - add.w r7, r8, r4 │ │ │ │ - str r7, [sp, #160] @ 0xa0 │ │ │ │ - vstr d9, [sp, #208] @ 0xd0 │ │ │ │ + add.w r0, fp, r1 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #96] @ 0x60 │ │ │ │ + mov.w r0, r5, lsl #3 │ │ │ │ + vstr d3, [sp, #216] @ 0xd8 │ │ │ │ + mov.w r5, r5, lsl #4 │ │ │ │ + add.w r3, r9, r0 │ │ │ │ + vldr d2, [sp, #128] @ 0x80 │ │ │ │ + str r3, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d4, d5, d7 │ │ │ │ - vldr d9, [sp, #184] @ 0xb8 │ │ │ │ - vmla.f64 d4, d14, d6 │ │ │ │ + vmla.f64 d4, d1, d6 │ │ │ │ vmul.f64 d6, d5, d6 │ │ │ │ - vnmls.f64 d6, d14, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - add.w r7, sl, r4 │ │ │ │ - str r7, [sp, #168] @ 0xa8 │ │ │ │ - vldr d3, [r7] │ │ │ │ - add.w r7, lr, r6 │ │ │ │ - str r7, [sp, #180] @ 0xb4 │ │ │ │ - vmul.f64 d5, d15, d3 │ │ │ │ - vmla.f64 d5, d8, d7 │ │ │ │ - vmul.f64 d7, d15, d7 │ │ │ │ - vnmls.f64 d7, d8, d3 │ │ │ │ - vadd.f64 d8, d4, d5 │ │ │ │ + vnmls.f64 d6, d1, d7 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, fp, r0 │ │ │ │ + vldr d3, [r3] │ │ │ │ + str r3, [sp, #112] @ 0x70 │ │ │ │ + add.w r3, r9, r5 │ │ │ │ + vldr d1, [sp, #120] @ 0x78 │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d5, d1, d3 │ │ │ │ + vmla.f64 d5, d2, d7 │ │ │ │ + vmul.f64 d7, d1, d7 │ │ │ │ + vnmls.f64 d7, d2, d3 │ │ │ │ + vldr d3, [sp, #136] @ 0x88 │ │ │ │ + vadd.f64 d1, d4, d5 │ │ │ │ + vsub.f64 d15, d4, d5 │ │ │ │ + vldr d5, [r7, #-104] @ 0xffffff98 │ │ │ │ + vstr d1, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d1, d6, d7 │ │ │ │ + vstr d15, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d15, d6, d7 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, fp, r5 │ │ │ │ + vldr d7, [r3] │ │ │ │ + vstr d1, [sp, #224] @ 0xe0 │ │ │ │ + vldr d1, [sp, #144] @ 0x90 │ │ │ │ + str r3, [sp, #128] @ 0x80 │ │ │ │ + add.w r3, r9, r2 │ │ │ │ + str r3, [sp, #136] @ 0x88 │ │ │ │ + vstr d15, [sp, #296] @ 0x128 │ │ │ │ + vmul.f64 d4, d1, d7 │ │ │ │ + vmla.f64 d4, d3, d6 │ │ │ │ + vmul.f64 d6, d1, d6 │ │ │ │ + vldr d1, [r7, #-112] @ 0xffffff90 │ │ │ │ + vnmls.f64 d6, d3, d7 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, fp, r2 │ │ │ │ + vldr d3, [r3] │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ + add.w r3, lr, r5 │ │ │ │ + add r5, r8 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ + vmla.f64 d5, d1, d7 │ │ │ │ + vldr d1, [r7, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d7, d1, d7 │ │ │ │ + vldr d1, [r7, #-112] @ 0xffffff90 │ │ │ │ + vnmls.f64 d7, d1, d3 │ │ │ │ + vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ - add.w r7, r9, r6 │ │ │ │ - add.w r6, r4, r9 │ │ │ │ - str r7, [sp, #576] @ 0x240 │ │ │ │ - vstr d8, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d8, d6, d7 │ │ │ │ + vstr d3, [sp, #168] @ 0xa8 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ + strd r3, r5, [sp, #152] @ 0x98 │ │ │ │ + vldr d5, [r3] │ │ │ │ + vadd.f64 d15, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vldr d2, [r6] │ │ │ │ - vstr d7, [sp, #320] @ 0x140 │ │ │ │ - vldr d7, [r7] │ │ │ │ - add.w r7, lr, r4 │ │ │ │ - str r7, [sp, #184] @ 0xb8 │ │ │ │ - vmul.f64 d3, d9, d7 │ │ │ │ - vmov.f64 d14, d3 │ │ │ │ - vldr d3, [sp, #192] @ 0xc0 │ │ │ │ - str r6, [sp, #192] @ 0xc0 │ │ │ │ - vmla.f64 d14, d3, d5 │ │ │ │ - vmul.f64 d5, d9, d5 │ │ │ │ - vnmls.f64 d5, d3, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vldr d15, [sp, #24] │ │ │ │ - vldr d6, [sp] │ │ │ │ - vmul.f64 d3, d15, d2 │ │ │ │ - vmla.f64 d3, d6, d7 │ │ │ │ - vmul.f64 d7, d15, d7 │ │ │ │ - vnmls.f64 d7, d6, d2 │ │ │ │ - vldr d6, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d2, d14, d3 │ │ │ │ - vadd.f64 d9, d5, d7 │ │ │ │ + vldr d6, [sp, #176] @ 0xb0 │ │ │ │ + vstr d15, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [sp, #304] @ 0x130 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, lr, r2 │ │ │ │ + add r2, r8 │ │ │ │ + str r5, [sp, #160] @ 0xa0 │ │ │ │ + vmul.f64 d3, d2, d7 │ │ │ │ + vmla.f64 d3, d6, d5 │ │ │ │ + vmul.f64 d5, d2, d5 │ │ │ │ + vldr d2, [r2] │ │ │ │ + vnmls.f64 d5, d6, d7 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, lr, ip │ │ │ │ + add ip, r8 │ │ │ │ + vmov.f64 d1, d3 │ │ │ │ + vmul.f64 d3, d12, d2 │ │ │ │ + vmla.f64 d3, d9, d7 │ │ │ │ + vmul.f64 d7, d12, d7 │ │ │ │ + vnmls.f64 d7, d9, d2 │ │ │ │ + vadd.f64 d6, d1, d3 │ │ │ │ + vsub.f64 d9, d1, d3 │ │ │ │ + vldr d3, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #224] @ 0xe0 │ │ │ │ - vstr d9, [sp] │ │ │ │ - vsub.f64 d9, d14, d3 │ │ │ │ - vldr d14, [sp, #232] @ 0xe8 │ │ │ │ - vsub.f64 d15, d7, d6 │ │ │ │ - vldr d3, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d6, d2, d14 │ │ │ │ - vadd.f64 d14, d14, d2 │ │ │ │ + vldr d7, [sp, #168] @ 0xa8 │ │ │ │ + vstr d6, [sp, #184] @ 0xb8 │ │ │ │ + vldr d12, [sp, #184] @ 0xb8 │ │ │ │ + vldr d6, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vmov.f64 d1, d7 │ │ │ │ + vsub.f64 d7, d12, d3 │ │ │ │ + vstr d1, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d12, d1, d7 │ │ │ │ + vldr d1, [sp, #224] @ 0xe0 │ │ │ │ + vstr d7, [sp, #208] @ 0xd0 │ │ │ │ + vldr d7, [sp, #216] @ 0xd8 │ │ │ │ + vstr d12, [sp, #472] @ 0x1d8 │ │ │ │ + vadd.f64 d12, d7, d15 │ │ │ │ + vadd.f64 d15, d1, d2 │ │ │ │ + vstr d12, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d12, d12, d15 │ │ │ │ vstr d15, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d15, d15, d6 │ │ │ │ - vstr d6, [sp, #232] @ 0xe8 │ │ │ │ - vldr d6, [sp, #208] @ 0xd0 │ │ │ │ - vstr d14, [sp, #264] @ 0x108 │ │ │ │ - vstr d15, [sp, #472] @ 0x1d8 │ │ │ │ - vadd.f64 d15, d3, d8 │ │ │ │ - vsub.f64 d8, d3, d8 │ │ │ │ + vldr d15, [sp, #176] @ 0xb0 │ │ │ │ + vstr d12, [sp, #480] @ 0x1e0 │ │ │ │ + vsub.f64 d12, d7, d15 │ │ │ │ + vsub.f64 d15, d1, d2 │ │ │ │ + vsub.f64 d7, d15, d12 │ │ │ │ + vstr d12, [sp, #232] @ 0xe8 │ │ │ │ vstr d15, [sp, #240] @ 0xf0 │ │ │ │ - vldr d15, [sp] │ │ │ │ - vadd.f64 d15, d6, d15 │ │ │ │ - vmov.f64 d6, d15 │ │ │ │ - vldr d15, [sp, #240] @ 0xf0 │ │ │ │ - vadd.f64 d15, d15, d6 │ │ │ │ + vstr d7, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d7, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vldr d7, [sp, #184] @ 0xb8 │ │ │ │ + vadd.f64 d12, d3, d7 │ │ │ │ vstr d6, [sp, #248] @ 0xf8 │ │ │ │ - vldr d6, [sp, #208] @ 0xd0 │ │ │ │ - vstr d8, [sp, #208] @ 0xd0 │ │ │ │ - vstr d15, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d15, [sp] │ │ │ │ - vsub.f64 d3, d6, d15 │ │ │ │ - vldr d6, [sp, #280] @ 0x118 │ │ │ │ - vsub.f64 d8, d3, d8 │ │ │ │ - vstr d3, [sp, #256] @ 0x100 │ │ │ │ - vstr d8, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d8, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d8, d7, d8 │ │ │ │ - vldr d7, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d14, d8, d14 │ │ │ │ - vstr d8, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d8, d6, d5 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vstr d14, [sp, #496] @ 0x1f0 │ │ │ │ - vadd.f64 d14, d7, d4 │ │ │ │ - vsub.f64 d4, d7, d4 │ │ │ │ - vstr d5, [sp, #296] @ 0x128 │ │ │ │ - vstr d8, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d3, d14, d8 │ │ │ │ - vstr d14, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vstr d4, [sp, #288] @ 0x120 │ │ │ │ - vstr d3, [sp, #504] @ 0x1f8 │ │ │ │ - vstr d5, [sp, #512] @ 0x200 │ │ │ │ + vadd.f64 d1, d6, d12 │ │ │ │ + vstr d1, [sp, #496] @ 0x1f0 │ │ │ │ + vadd.f64 d1, d8, d4 │ │ │ │ + vsub.f64 d8, d8, d4 │ │ │ │ + vldr d15, [sp, #256] @ 0x100 │ │ │ │ + vldr d2, [sp] │ │ │ │ + str r5, [sp, #0] │ │ │ │ vldr d7, [sp, #304] @ 0x130 │ │ │ │ - vldr d8, [sp, #320] @ 0x140 │ │ │ │ - vldr d6, [sp, #312] @ 0x138 │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d5, d7, d8 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d4, d6, d9 │ │ │ │ - add.w r6, lr, r4 │ │ │ │ - add r4, r9 │ │ │ │ - vldr d3, [sp, #32] │ │ │ │ - vsub.f64 d9, d9, d6 │ │ │ │ - mov r7, r4 │ │ │ │ - vstr d5, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d5, d5, d4 │ │ │ │ - vstr d4, [sp, #312] @ 0x138 │ │ │ │ - vsub.f64 d4, d7, d8 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vstr d9, [sp, #328] @ 0x148 │ │ │ │ - vldr d8, [sp, #384] @ 0x180 │ │ │ │ - vstr d5, [sp, #520] @ 0x208 │ │ │ │ - vldr d5, [r4] │ │ │ │ - adds r4, r6, r3 │ │ │ │ - vadd.f64 d9, d4, d9 │ │ │ │ - str r4, [sp, #0] │ │ │ │ - vstr d4, [sp, #320] @ 0x140 │ │ │ │ - vmul.f64 d6, d2, d5 │ │ │ │ - vldr d4, [r4] │ │ │ │ - vmla.f64 d6, d3, d7 │ │ │ │ - vmul.f64 d7, d2, d7 │ │ │ │ - adds r4, r7, r3 │ │ │ │ - vldr d2, [sp, #368] @ 0x170 │ │ │ │ + vstr d1, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d3, d15, d5 │ │ │ │ + vsub.f64 d5, d5, d15 │ │ │ │ + vldr d15, [sp, #296] @ 0x128 │ │ │ │ + ldr r3, [sp, #576] @ 0x240 │ │ │ │ + vadd.f64 d6, d1, d3 │ │ │ │ + vadd.f64 d1, d8, d5 │ │ │ │ + vstr d3, [sp, #264] @ 0x108 │ │ │ │ + vstr d8, [sp, #272] @ 0x110 │ │ │ │ + vstr d5, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d5, d15, d9 │ │ │ │ + vsub.f64 d9, d9, d15 │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + vstr d6, [sp, #504] @ 0x1f8 │ │ │ │ + vmov.f64 d15, d9 │ │ │ │ + vldr d6, [sp, #288] @ 0x120 │ │ │ │ + vstr d5, [sp, #296] @ 0x128 │ │ │ │ + vstr d1, [sp, #512] @ 0x200 │ │ │ │ + vstr d15, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d8, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add r5, r3 │ │ │ │ + vldr d4, [r5] │ │ │ │ + str r5, [sp, #16] │ │ │ │ + add.w r5, ip, r3 │ │ │ │ + vadd.f64 d9, d6, d9 │ │ │ │ + vadd.f64 d1, d8, d5 │ │ │ │ + str r5, [sp, #168] @ 0xa8 │ │ │ │ + vstr d6, [sp, #304] @ 0x130 │ │ │ │ + vldr d6, [ip] │ │ │ │ + vstr d8, [sp, #288] @ 0x120 │ │ │ │ + vstr d1, [sp, #520] @ 0x208 │ │ │ │ + vldr d1, [sp, #360] @ 0x168 │ │ │ │ + vmul.f64 d5, d2, d6 │ │ │ │ vstr d9, [sp, #528] @ 0x210 │ │ │ │ - str r4, [sp, #24] │ │ │ │ - vnmls.f64 d7, d3, d5 │ │ │ │ - vldr d3, [r4] │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - add r3, sl │ │ │ │ - vldr d15, [sp, #336] @ 0x150 │ │ │ │ - vmul.f64 d5, d8, d3 │ │ │ │ - vmla.f64 d5, d2, d4 │ │ │ │ - vmul.f64 d4, d8, d4 │ │ │ │ + vmla.f64 d5, d3, d7 │ │ │ │ + vmul.f64 d7, d2, d7 │ │ │ │ + vldr d2, [sp, #320] @ 0x140 │ │ │ │ + vnmls.f64 d7, d3, d6 │ │ │ │ + vldr d3, [r5] │ │ │ │ + mov r5, r3 │ │ │ │ + add r3, r9 │ │ │ │ + vmul.f64 d6, d1, d3 │ │ │ │ + vmla.f64 d6, d2, d4 │ │ │ │ + vmul.f64 d4, d1, d4 │ │ │ │ vnmls.f64 d4, d2, d3 │ │ │ │ - vadd.f64 d2, d6, d5 │ │ │ │ - vsub.f64 d9, d6, d5 │ │ │ │ - vldr d6, [sl] │ │ │ │ - vadd.f64 d3, d7, d4 │ │ │ │ - vstr d2, [sp, #368] @ 0x170 │ │ │ │ - vsub.f64 d2, d7, d4 │ │ │ │ - vldr d7, [r8] │ │ │ │ - vstr d9, [sp, #408] @ 0x198 │ │ │ │ - vstr d3, [sp, #384] @ 0x180 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vstr d2, [sp, #400] @ 0x190 │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ + vadd.f64 d9, d5, d6 │ │ │ │ + vsub.f64 d2, d5, d6 │ │ │ │ + vsub.f64 d3, d7, d4 │ │ │ │ + vstr d9, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d9, d7, d4 │ │ │ │ + vstr d2, [sp, #384] @ 0x180 │ │ │ │ + vstr d9, [sp, #360] @ 0x168 │ │ │ │ + vstr d3, [sp, #376] @ 0x178 │ │ │ │ + vldr d7, [r9] │ │ │ │ + vldr d6, [fp] │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ + str r3, [sp, #8] │ │ │ │ + vldr d9, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d5, d3, d6 │ │ │ │ - str r4, [sp, #8] │ │ │ │ - vmla.f64 d5, d2, d7 │ │ │ │ + vmla.f64 d5, d14, d7 │ │ │ │ vmul.f64 d7, d3, d7 │ │ │ │ + vnmls.f64 d7, d14, d6 │ │ │ │ + vldr d6, [r3] │ │ │ │ + mov r3, r5 │ │ │ │ + add r3, fp │ │ │ │ + add.w r5, r9, r6 │ │ │ │ + vldr d14, [sp, #328] @ 0x148 │ │ │ │ + add r6, fp │ │ │ │ + str r5, [sp, #176] @ 0xb0 │ │ │ │ vldr d3, [r3] │ │ │ │ - vnmls.f64 d7, d2, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d14, [sp, #344] @ 0x158 │ │ │ │ - vmul.f64 d4, d15, d3 │ │ │ │ - add.w r4, r8, r2 │ │ │ │ - add r2, sl │ │ │ │ - str r4, [sp, #16] │ │ │ │ + vmul.f64 d4, d9, d3 │ │ │ │ vmla.f64 d4, d14, d6 │ │ │ │ - vmul.f64 d6, d15, d6 │ │ │ │ + vmul.f64 d6, d9, d6 │ │ │ │ vnmls.f64 d6, d14, d3 │ │ │ │ + vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d15, d5, d4 │ │ │ │ - vsub.f64 d2, d4, d5 │ │ │ │ - vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d14, d7, d6 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vldr d6, [r4] │ │ │ │ - add.w r4, r8, r5 │ │ │ │ - add r5, sl │ │ │ │ - str r4, [sp, #32] │ │ │ │ - vstr d3, [sp, #536] @ 0x218 │ │ │ │ - vmul.f64 d3, d12, d7 │ │ │ │ - vmla.f64 d3, d10, d6 │ │ │ │ - vmul.f64 d6, d12, d6 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vstr d2, [sp, #336] @ 0x150 │ │ │ │ - vldr d12, [sp, #360] @ 0x168 │ │ │ │ - vnmls.f64 d6, d10, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vmul.f64 d5, d0, d4 │ │ │ │ - add.w r4, lr, r1 │ │ │ │ - add r1, r9 │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ - vmla.f64 d5, d1, d7 │ │ │ │ - vmul.f64 d7, d0, d7 │ │ │ │ - vnmls.f64 d7, d1, d4 │ │ │ │ - vldr d4, [sp, #392] @ 0x188 │ │ │ │ + vsub.f64 d1, d7, d6 │ │ │ │ + vldr d7, [r6] │ │ │ │ + vstr d9, [sp, #328] @ 0x148 │ │ │ │ + vldr d9, [r7, #-88] @ 0xffffffa8 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, r9, r4 │ │ │ │ + add r4, fp │ │ │ │ + vldr d4, [r4] │ │ │ │ + str r5, [sp, #184] @ 0xb8 │ │ │ │ + vmul.f64 d3, d9, d7 │ │ │ │ + vldr d9, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vstr d1, [sp, #392] @ 0x188 │ │ │ │ + vmul.f64 d5, d10, d4 │ │ │ │ + vmla.f64 d3, d9, d6 │ │ │ │ + vldr d9, [r7, #-88] @ 0xffffffa8 │ │ │ │ + vmul.f64 d6, d9, d6 │ │ │ │ + vldr d9, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vnmls.f64 d6, d9, d7 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, lr, r1 │ │ │ │ + add r1, r8 │ │ │ │ + str r5, [sp, #576] @ 0x240 │ │ │ │ + vmla.f64 d5, d0, d7 │ │ │ │ + vmul.f64 d7, d10, d7 │ │ │ │ + vldr d10, [sp, #344] @ 0x158 │ │ │ │ + vnmls.f64 d7, d0, d4 │ │ │ │ + vldr d0, [sp, #336] @ 0x150 │ │ │ │ + vldr d4, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d8, d3, d5 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vldr d5, [sp, #376] @ 0x178 │ │ │ │ - vadd.f64 d0, d6, d7 │ │ │ │ + vldr d5, [sp, #352] @ 0x160 │ │ │ │ + vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ vldr d6, [r1] │ │ │ │ - vldr d7, [r4] │ │ │ │ - add.w r4, lr, r0 │ │ │ │ - add r0, r9 │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, lr, r0 │ │ │ │ + add r0, r8 │ │ │ │ + str r5, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d2, d5, d6 │ │ │ │ - vstr d0, [sp, #344] @ 0x158 │ │ │ │ vmla.f64 d2, d4, d7 │ │ │ │ vmul.f64 d7, d5, d7 │ │ │ │ - vldr d0, [sp, #352] @ 0x160 │ │ │ │ - vldr d5, [r4] │ │ │ │ + vldr d5, [r5] │ │ │ │ vnmls.f64 d7, d4, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ - vmul.f64 d4, d12, d6 │ │ │ │ + vmul.f64 d4, d10, d6 │ │ │ │ vmla.f64 d4, d0, d5 │ │ │ │ - vmul.f64 d5, d12, d5 │ │ │ │ - vldr d12, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d5, d10, d5 │ │ │ │ + vldr d10, [sp, #320] @ 0x140 │ │ │ │ vnmls.f64 d5, d0, d6 │ │ │ │ - vsub.f64 d10, d12, d8 │ │ │ │ - vldr d0, [sp, #344] @ 0x158 │ │ │ │ - vadd.f64 d8, d12, d8 │ │ │ │ - vldr d12, [sp, #400] @ 0x190 │ │ │ │ - vadd.f64 d1, d2, d4 │ │ │ │ + vsub.f64 d10, d10, d8 │ │ │ │ + vadd.f64 d0, d2, d4 │ │ │ │ vsub.f64 d4, d2, d4 │ │ │ │ - vmov.f64 d2, d10 │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d10, d1, d15 │ │ │ │ - vstr d1, [sp, #352] @ 0x160 │ │ │ │ - vstr d2, [sp, #360] @ 0x168 │ │ │ │ - vadd.f64 d1, d14, d6 │ │ │ │ - vadd.f64 d0, d5, d0 │ │ │ │ + vsub.f64 d5, d0, d15 │ │ │ │ + vstr d0, [sp, #336] @ 0x150 │ │ │ │ + vstr d10, [sp, #344] @ 0x158 │ │ │ │ + ldr r5, [sp, #80] @ 0x50 │ │ │ │ + vadd.f64 d2, d10, d5 │ │ │ │ + vstr d5, [sp, #352] @ 0x160 │ │ │ │ + vldr d5, [sp, #360] @ 0x168 │ │ │ │ + vadd.f64 d0, d5, d1 │ │ │ │ + vsub.f64 d1, d5, d1 │ │ │ │ + vstr d0, [sp, #360] @ 0x168 │ │ │ │ + vadd.f64 d0, d14, d6 │ │ │ │ vsub.f64 d6, d6, d14 │ │ │ │ - vadd.f64 d2, d2, d10 │ │ │ │ - vstr d0, [sp, #368] @ 0x170 │ │ │ │ - vadd.f64 d0, d0, d1 │ │ │ │ - vstr d1, [sp, #376] @ 0x178 │ │ │ │ - vstr d0, [sp, #544] @ 0x220 │ │ │ │ - vldr d0, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d5, d5, d0 │ │ │ │ - vldr d0, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d14, d15, d0 │ │ │ │ - vadd.f64 d15, d12, d3 │ │ │ │ - vstr d5, [sp, #344] @ 0x158 │ │ │ │ - vadd.f64 d5, d5, d6 │ │ │ │ - vmov.f64 d1, d15 │ │ │ │ - vldr d15, [sp, #336] @ 0x150 │ │ │ │ - ldr r4, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d0, d8, d14 │ │ │ │ - vsub.f64 d8, d8, d14 │ │ │ │ + vldr d14, [sp, #320] @ 0x140 │ │ │ │ + vmov.f64 d10, d0 │ │ │ │ + vldr d0, [sp, #360] @ 0x168 │ │ │ │ + vadd.f64 d5, d1, d6 │ │ │ │ + vadd.f64 d8, d14, d8 │ │ │ │ + vsub.f64 d6, d1, d6 │ │ │ │ + vldr d14, [sp, #376] @ 0x178 │ │ │ │ + vstr d10, [sp, #368] @ 0x170 │ │ │ │ + vadd.f64 d0, d0, d10 │ │ │ │ + vmul.f64 d1, d6, d11 │ │ │ │ + vadd.f64 d10, d14, d3 │ │ │ │ + vsub.f64 d3, d14, d3 │ │ │ │ + vldr d14, [sp, #328] @ 0x148 │ │ │ │ + vstr d0, [sp, #536] @ 0x218 │ │ │ │ + vldr d0, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d14, d14, d7 │ │ │ │ + vstr d10, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d0, d15, d0 │ │ │ │ + vldr d15, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d15, d15, d7 │ │ │ │ - vstr d1, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d1, d15, d1 │ │ │ │ - vstr d1, [sp, #552] @ 0x228 │ │ │ │ - vsub.f64 d1, d12, d3 │ │ │ │ - vldr d12, [sp, #336] @ 0x150 │ │ │ │ - vldr d3, [sp, #536] @ 0x218 │ │ │ │ - vadd.f64 d7, d12, d7 │ │ │ │ - vstr d1, [sp, #336] @ 0x150 │ │ │ │ - vldr d12, [sp, #408] @ 0x198 │ │ │ │ - vadd.f64 d1, d1, d7 │ │ │ │ - vstr d7, [sp, #384] @ 0x180 │ │ │ │ + vstr d3, [sp, #328] @ 0x148 │ │ │ │ + vstr d0, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d0, d8, d0 │ │ │ │ + vsub.f64 d10, d15, d10 │ │ │ │ + vstr d10, [sp, #544] @ 0x220 │ │ │ │ + vmov.f64 d10, d14 │ │ │ │ + vadd.f64 d14, d3, d14 │ │ │ │ + vstr d10, [sp, #376] @ 0x178 │ │ │ │ + vstr d14, [sp, #552] @ 0x228 │ │ │ │ + vldr d14, [sp, #384] @ 0x180 │ │ │ │ + vadd.f64 d3, d14, d9 │ │ │ │ + vsub.f64 d9, d14, d9 │ │ │ │ + vmov.f64 d10, d3 │ │ │ │ + vldr d3, [sp, #392] @ 0x188 │ │ │ │ + vstr d10, [sp, #384] @ 0x180 │ │ │ │ vadd.f64 d7, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vstr d1, [sp, #560] @ 0x230 │ │ │ │ - vadd.f64 d1, d12, d9 │ │ │ │ - vsub.f64 d9, d12, d9 │ │ │ │ - vstr d7, [sp, #400] @ 0x190 │ │ │ │ - vstr d4, [sp, #408] @ 0x198 │ │ │ │ - vldr d12, [sp, #256] @ 0x100 │ │ │ │ - vstr d1, [sp, #392] @ 0x188 │ │ │ │ - vadd.f64 d1, d1, d7 │ │ │ │ - vadd.f64 d7, d9, d4 │ │ │ │ + vadd.f64 d14, d9, d4 │ │ │ │ + vstr d7, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d7, d10, d7 │ │ │ │ + vstr d4, [sp, #400] @ 0x190 │ │ │ │ + vldr d10, [sp, #408] @ 0x198 │ │ │ │ vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d7, [sp, #560] @ 0x230 │ │ │ │ + vldr d7, [pc, #960] @ 63ae0 │ │ │ │ + vstr d14, [sp, #568] @ 0x238 │ │ │ │ + vldr d14, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d3, d2, d4 │ │ │ │ - vstr d1, [sp, #536] @ 0x218 │ │ │ │ - vstr d7, [sp, #568] @ 0x238 │ │ │ │ vadd.f64 d2, d4, d2 │ │ │ │ - vldr d7, [pc, #960] @ 5ede8 │ │ │ │ - vldr d1, [sp, #344] @ 0x158 │ │ │ │ - vldr d4, [sp, #200] @ 0xc8 │ │ │ │ + vmov.f64 d4, d10 │ │ │ │ vmul.f64 d3, d3, d7 │ │ │ │ vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ - vsub.f64 d6, d1, d6 │ │ │ │ vmls.f64 d4, d2, d7 │ │ │ │ - vldr d7, [sp, #208] @ 0xd0 │ │ │ │ - vmul.f64 d1, d6, d11 │ │ │ │ - vadd.f64 d7, d7, d12 │ │ │ │ - vldr d12, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d7, [sp, #232] @ 0xe8 │ │ │ │ + vadd.f64 d2, d10, d2 │ │ │ │ + vadd.f64 d7, d7, d14 │ │ │ │ + vstr d2, [r5] │ │ │ │ + ldr r5, [sp, #40] @ 0x28 │ │ │ │ vnmls.f64 d1, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vmla.f64 d7, d6, d13 │ │ │ │ - vldr d6, [sp, #200] @ 0xc8 │ │ │ │ - vadd.f64 d2, d6, d2 │ │ │ │ vadd.f64 d6, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vstr d2, [r4] │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d2, [r4] │ │ │ │ - ldr r4, [sp, #180] @ 0xb4 │ │ │ │ - vldr d2, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d2, [r5] │ │ │ │ + ldr r5, [sp, #152] @ 0x98 │ │ │ │ + vldr d14, [sp, #344] @ 0x158 │ │ │ │ + vldr d6, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d4, d1 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d1, d1, d4 │ │ │ │ - vadd.f64 d4, d12, d5 │ │ │ │ - vsub.f64 d5, d12, d5 │ │ │ │ + vldr d2, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ + vldr d3, [sp, #352] @ 0x160 │ │ │ │ + vadd.f64 d4, d6, d5 │ │ │ │ + vsub.f64 d5, d6, d5 │ │ │ │ vmov.f64 d6, d2 │ │ │ │ - vldr d12, [sp, #360] @ 0x168 │ │ │ │ - vstr d7, [r6] │ │ │ │ + vstr d7, [r5] │ │ │ │ vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d1, [r4] │ │ │ │ + vstr d1, [r2] │ │ │ │ + vldr d1, [pc, #816] @ 63ae0 │ │ │ │ + vsub.f64 d10, d3, d14 │ │ │ │ vmla.f64 d6, d5, d7 │ │ │ │ - vldr d3, [sp, #224] @ 0xe0 │ │ │ │ - vldr d7, [sp, #232] @ 0xe8 │ │ │ │ - vsub.f64 d10, d10, d12 │ │ │ │ - vldr d1, [pc, #808] @ 5ede8 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - ldr r4, [sp, #68] @ 0x44 │ │ │ │ - vsub.f64 d7, d3, d7 │ │ │ │ - vldr d12, [sp, #368] @ 0x170 │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ + vldr d3, [sp, #200] @ 0xc8 │ │ │ │ + vldr d7, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vldr d14, [sp, #216] @ 0xd8 │ │ │ │ - vstr d5, [r5] │ │ │ │ - ldr r5, [sp, #144] @ 0x90 │ │ │ │ - vmul.f64 d3, d7, d13 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ + vstr d5, [r4] │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ + vldr d14, [sp, #360] @ 0x168 │ │ │ │ + vsub.f64 d7, d3, d7 │ │ │ │ vadd.f64 d5, d4, d6 │ │ │ │ - vmla.f64 d3, d10, d11 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vldr d4, [sp, #496] @ 0x1f0 │ │ │ │ + vmul.f64 d3, d7, d13 │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ vnmls.f64 d7, d10, d13 │ │ │ │ + vmla.f64 d3, d10, d11 │ │ │ │ vldr d10, [sp, #416] @ 0x1a0 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vmov.f64 d5, d10 │ │ │ │ vstr d2, [r3] │ │ │ │ - vstr d7, [r5] │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d3, d6 │ │ │ │ - ldr r5, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vldr d2, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d6, d0, d4 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vstr d3, [r4] │ │ │ │ - vmul.f64 d6, d6, d1 │ │ │ │ - vldr d3, [sp, #376] @ 0x178 │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ + vldr d2, [sp, #224] @ 0xe0 │ │ │ │ vmls.f64 d5, d4, d0 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vstr d7, [r2] │ │ │ │ vadd.f64 d4, d10, d4 │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ - vldr d10, [sp, #456] @ 0x1c8 │ │ │ │ - vsub.f64 d7, d12, d3 │ │ │ │ - vldr d3, [sp, #240] @ 0xf0 │ │ │ │ - vldr d12, [sp, #544] @ 0x220 │ │ │ │ + vstr d3, [r4] │ │ │ │ + ldr r4, [sp, #168] @ 0xa8 │ │ │ │ + vldr d3, [sp, #216] @ 0xd8 │ │ │ │ + vldr d7, [sp, #368] @ 0x170 │ │ │ │ vstr d4, [lr] │ │ │ │ - vsub.f64 d2, d3, d2 │ │ │ │ - ldr r4, [sp, #176] @ 0xb0 │ │ │ │ + ldr r2, [sp, #576] @ 0x240 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vsub.f64 d2, d3, d2 │ │ │ │ + vsub.f64 d7, d14, d7 │ │ │ │ vmul.f64 d3, d2, d11 │ │ │ │ vmla.f64 d3, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vnmls.f64 d7, d2, d13 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r5] │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ - vstr d7, [r5] │ │ │ │ + vstr d2, [r4] │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ vstr d7, [r3] │ │ │ │ - vldr d7, [sp, #480] @ 0x1e0 │ │ │ │ vstr d3, [r0] │ │ │ │ - vadd.f64 d4, d7, d12 │ │ │ │ - vsub.f64 d6, d12, d7 │ │ │ │ + ldr r5, [sp, #52] @ 0x34 │ │ │ │ + vldr d7, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d14, [sp, #536] @ 0x218 │ │ │ │ + vldr d10, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r0, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d4, d7, d14 │ │ │ │ + vsub.f64 d6, d14, d7 │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ + ldr r4, [sp, #176] @ 0xb0 │ │ │ │ vmls.f64 d7, d4, d0 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vadd.f64 d4, d10, d4 │ │ │ │ - vstr d4, [r8] │ │ │ │ + vldr d10, [sp, #336] @ 0x150 │ │ │ │ + vstr d4, [r9] │ │ │ │ + vadd.f64 d15, d10, d15 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ - vldr d7, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d7, d14, d7 │ │ │ │ + vldr d7, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vsub.f64 d8, d8, d7 │ │ │ │ + vldr d7, [sp, #248] @ 0xf8 │ │ │ │ + vsub.f64 d7, d7, d12 │ │ │ │ + vldr d12, [sp, #568] @ 0x238 │ │ │ │ vmul.f64 d3, d7, d11 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vmla.f64 d3, d8, d13 │ │ │ │ vnmls.f64 d7, d8, d11 │ │ │ │ + vmla.f64 d3, d8, d13 │ │ │ │ + vldr d8, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d2, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r4] │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ - vldr d12, [sp, #528] @ 0x210 │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ - vldr d2, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d4, [sp, #528] @ 0x210 │ │ │ │ + vstr d2, [r5] │ │ │ │ + vsub.f64 d5, d12, d4 │ │ │ │ + vadd.f64 d4, d4, d12 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d3, d6 │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vldr d14, [sp, #272] @ 0x110 │ │ │ │ - vldr d6, [sp, #280] @ 0x118 │ │ │ │ - vldr d10, [sp, #328] @ 0x148 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vldr d7, [sp, #568] @ 0x238 │ │ │ │ - vsub.f64 d6, d14, d6 │ │ │ │ - vstr d3, [r0] │ │ │ │ - ldr r0, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d4, d12, d7 │ │ │ │ - vsub.f64 d5, d7, d12 │ │ │ │ - vldr d12, [sp, #352] @ 0x160 │ │ │ │ - vmov.f64 d7, d2 │ │ │ │ - vldr d14, [sp, #408] @ 0x198 │ │ │ │ - vldr d8, [sp, #432] @ 0x1b0 │ │ │ │ - vadd.f64 d15, d12, d15 │ │ │ │ - vmls.f64 d7, d4, d0 │ │ │ │ + ldr r5, [sp, #112] @ 0x70 │ │ │ │ + vldr d6, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vadd.f64 d4, d2, d4 │ │ │ │ - vldr d12, [sp, #552] @ 0x228 │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ + vldr d12, [sp, #400] @ 0x190 │ │ │ │ + vstr d7, [r5] │ │ │ │ + vstr d3, [r4] │ │ │ │ + vldr d3, [sp, #264] @ 0x108 │ │ │ │ + vldr d2, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d6, d6, d3 │ │ │ │ vmul.f64 d3, d15, d11 │ │ │ │ - ldr r6, [sp, #76] @ 0x4c │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #56] @ 0x38 │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ + vmov.f64 d7, d2 │ │ │ │ + vmls.f64 d7, d4, d0 │ │ │ │ vnmls.f64 d3, d6, d13 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ + vadd.f64 d4, d2, d4 │ │ │ │ vmla.f64 d6, d15, d13 │ │ │ │ + vstr d4, [r0] │ │ │ │ + ldr r0, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vstr d2, [r1] │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - vstr d4, [r9] │ │ │ │ - vmov.f64 d4, d8 │ │ │ │ + vstr d4, [r8] │ │ │ │ vstr d6, [r0] │ │ │ │ + vldr d4, [sp, #544] @ 0x220 │ │ │ │ vldr d6, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + vsub.f64 d5, d4, d6 │ │ │ │ vstr d7, [r1] │ │ │ │ - vsub.f64 d5, d12, d6 │ │ │ │ - vadd.f64 d7, d6, d12 │ │ │ │ - vsub.f64 d6, d9, d14 │ │ │ │ - vldr d9, [sp, #320] @ 0x140 │ │ │ │ - vsub.f64 d2, d9, d10 │ │ │ │ + vadd.f64 d7, d6, d4 │ │ │ │ + vsub.f64 d6, d9, d12 │ │ │ │ + vldr d9, [sp, #304] @ 0x130 │ │ │ │ + vmov.f64 d4, d8 │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ + vldr d15, [sp, #312] @ 0x138 │ │ │ │ vmla.f64 d4, d5, d0 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d2, d9, d15 │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r0, [sp, #96] @ 0x60 │ │ │ │ + vldr d14, [sp, #328] @ 0x148 │ │ │ │ + vadd.f64 d5, d7, d4 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vldr d9, [sp, #560] @ 0x230 │ │ │ │ vmul.f64 d3, d2, d11 │ │ │ │ + vldr d10, [sp, #376] @ 0x178 │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ vmla.f64 d3, d6, d13 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vadd.f64 d5, d7, d4 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ + vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ + vsub.f64 d4, d14, d10 │ │ │ │ + ldr r5, [sp, #156] @ 0x9c │ │ │ │ + vldr d10, [sp, #384] @ 0x180 │ │ │ │ vnmls.f64 d6, d2, d13 │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vmov.f64 d5, d8 │ │ │ │ vstr d2, [r3] │ │ │ │ - vstr d6, [r6] │ │ │ │ + vstr d6, [r4] │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vldr d3, [sp, #288] @ 0x120 │ │ │ │ - vldr d2, [sp, #296] @ 0x128 │ │ │ │ - vldr d12, [sp, #536] @ 0x218 │ │ │ │ - vldr d6, [sp, #520] @ 0x208 │ │ │ │ - vldr d9, [sp, #336] @ 0x150 │ │ │ │ - vsub.f64 d2, d3, d2 │ │ │ │ - vldr d10, [sp, #384] @ 0x180 │ │ │ │ - vstr d7, [sl] │ │ │ │ - vsub.f64 d7, d12, d6 │ │ │ │ - vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ - vadd.f64 d6, d6, d12 │ │ │ │ - vsub.f64 d4, d9, d10 │ │ │ │ + vldr d3, [sp, #272] @ 0x110 │ │ │ │ + vldr d2, [sp, #280] @ 0x118 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vldr d6, [sp, #520] @ 0x208 │ │ │ │ + vstr d7, [fp] │ │ │ │ + vsub.f64 d2, d3, d2 │ │ │ │ + vsub.f64 d7, d9, d6 │ │ │ │ + vadd.f64 d6, d6, d9 │ │ │ │ vmul.f64 d3, d2, d11 │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ - vmov.f64 d5, d8 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ vmls.f64 d5, d6, d0 │ │ │ │ - vadd.f64 d6, d8, d6 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d3, d4, d13 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ - ldr r3, [sp, #576] @ 0x240 │ │ │ │ - ldr r6, [sp, #96] @ 0x60 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vadd.f64 d6, d8, d6 │ │ │ │ + vldr d8, [sp, #288] @ 0x120 │ │ │ │ vnmls.f64 d4, d2, d13 │ │ │ │ - ldr r4, [sp, #152] @ 0x98 │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d6, [r7] │ │ │ │ + vldr d4, [sp, #552] @ 0x228 │ │ │ │ + vstr d2, [r5] │ │ │ │ + vstr d6, [ip] │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d2, [sp, #560] @ 0x230 │ │ │ │ - vldr d3, [sp, #312] @ 0x138 │ │ │ │ - ldr r7, [sp, #160] @ 0xa0 │ │ │ │ - vstr d6, [r3] │ │ │ │ - vstr d7, [r6] │ │ │ │ + ldr r5, [sp, #160] @ 0xa0 │ │ │ │ + vstr d6, [r5] │ │ │ │ + vstr d7, [r1] │ │ │ │ vldr d7, [sp, #512] @ 0x200 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - vadd.f64 d4, d7, d2 │ │ │ │ - vsub.f64 d6, d2, d7 │ │ │ │ - vldr d7, [sp, #304] @ 0x130 │ │ │ │ - vldr d2, [sp, #400] @ 0x190 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #392] @ 0x188 │ │ │ │ + vsub.f64 d6, d4, d7 │ │ │ │ + vadd.f64 d4, d7, d4 │ │ │ │ + vldr d7, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ - vsub.f64 d2, d3, d2 │ │ │ │ + vsub.f64 d7, d8, d7 │ │ │ │ + vldr d3, [sp, #392] @ 0x188 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ vmov.f64 d5, d1 │ │ │ │ + ldr r6, [sp, #44] @ 0x2c │ │ │ │ + vsub.f64 d2, d10, d3 │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ vmls.f64 d5, d4, d0 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ + ldr r5, [sp, #184] @ 0xb8 │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d3, d2, d11 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + vstr d4, [r1] │ │ │ │ vnmls.f64 d3, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vmla.f64 d7, d2, d13 │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ - vsub.f64 d2, d4, d7 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [r7] │ │ │ │ - b.n 5edf0 │ │ │ │ + vmla.f64 d7, d2, d13 │ │ │ │ + b.n 63ae8 │ │ │ │ nop.w │ │ │ │ - b.w ff50751a │ │ │ │ - b.n 5f4de │ │ │ │ + b.w ff50c212 │ │ │ │ + b.n 641d6 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vsub.f64 d2, d4, d7 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vstr d7, [r5] │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d6, [r4] │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ + vstr d6, [r3] │ │ │ │ ldr r3, [sp, #704] @ 0x2c0 │ │ │ │ - adds r3, #1 │ │ │ │ + vstr d7, [r6] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #704] @ 0x2c0 │ │ │ │ ldr r3, [sp, #580] @ 0x244 │ │ │ │ - vstr d7, [r5] │ │ │ │ + ldr r2, [sp, #704] @ 0x2c0 │ │ │ │ add lr, r3 │ │ │ │ - add r8, r3 │ │ │ │ - ldr r3, [sp, #584] @ 0x248 │ │ │ │ add r9, r3 │ │ │ │ - add sl, r3 │ │ │ │ + ldr r3, [sp, #584] @ 0x248 │ │ │ │ + add r8, r3 │ │ │ │ + add fp, r3 │ │ │ │ ldr r3, [sp, #588] @ 0x24c │ │ │ │ - eor.w fp, fp, r3 │ │ │ │ - ldrd r2, r3, [sp, #704] @ 0x2c0 │ │ │ │ + eor.w sl, sl, r3 │ │ │ │ + ldr r3, [sp, #708] @ 0x2c4 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 5e1f8 │ │ │ │ + bne.w 62ed8 │ │ │ │ add.w sp, sp, #596 @ 0x254 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -0005ee38 : │ │ │ │ - ldr r2, [pc, #12] @ (5ee48 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (5ee4c ) │ │ │ │ +00063b50 : │ │ │ │ + ldr r2, [pc, #12] @ (63b60 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (63b64 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - b.n 5f3f8 │ │ │ │ - movs r3, r0 │ │ │ │ - bl 3a4e4e │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ + lsls r4, r7, #22 │ │ │ │ + movs r4, r0 │ │ │ │ + bl 367b66 │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r4, r6, [sp, #28] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ add.w ip, r4, #4294967295 @ 0xffffffff │ │ │ │ cmp r4, r6 │ │ │ │ add.w ip, r7, ip, lsl #4 │ │ │ │ - bge.n 5eeee │ │ │ │ + bge.n 63c14 │ │ │ │ cmp r5, #1 │ │ │ │ - bne.n 5eef0 │ │ │ │ - add.w ip, ip, #16 │ │ │ │ + bne.n 63c22 │ │ │ │ vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ + add.w ip, ip, #16 │ │ │ │ vldr d7, [r1] │ │ │ │ mov r5, r3 │ │ │ │ - vldr d4, [r3] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d6, [r2] │ │ │ │ - subs r3, #8 │ │ │ │ - vldr d5, [ip, #-8] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ cmp r6, r4 │ │ │ │ + sub.w r3, r3, #8 │ │ │ │ + vldr d4, [r3, #8] │ │ │ │ + add.w ip, ip, #16 │ │ │ │ + vldr d6, [r2] │ │ │ │ + vldr d1, [ip, #-32] @ 0xffffffe0 │ │ │ │ vsub.f64 d2, d7, d4 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - add.w ip, ip, #16 │ │ │ │ - vldr d1, [ip, #-32] @ 0xffffffe0 │ │ │ │ + vldr d5, [ip, #-24] @ 0xffffffe8 │ │ │ │ vsub.f64 d0, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vmul.f64 d6, d5, d4 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vnmls.f64 d6, d1, d0 │ │ │ │ vmla.f64 d5, d1, d4 │ │ │ │ vadd.f64 d4, d6, d2 │ │ │ │ @@ -104189,37 +106669,40 @@ │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vstmia r0!, {d4} │ │ │ │ vstr d6, [r5] │ │ │ │ mov r5, r2 │ │ │ │ sub.w r2, r2, #8 │ │ │ │ vstr d7, [r5] │ │ │ │ - bne.n 5ee72 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + bne.n 63b94 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ add.w ip, ip, #16 │ │ │ │ rsb lr, r5, #0 │ │ │ │ - vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d6, [r3] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d7, [r1] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w ip, ip, #16 │ │ │ │ - vldr d5, [r0] │ │ │ │ cmp r6, r4 │ │ │ │ - vldr d3, [ip, #-24] @ 0xffffffe8 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vldr d5, [r0] │ │ │ │ + vldr d0, [ip, #-32] @ 0xffffffe0 │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ - vldr d0, [ip, #-32] @ 0xffffffe0 │ │ │ │ + vldr d3, [ip, #-24] @ 0xffffffe8 │ │ │ │ vsub.f64 d1, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vmul.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vmla.f64 d7, d1, d3 │ │ │ │ vnmls.f64 d5, d1, d0 │ │ │ │ + vmla.f64 d7, d1, d3 │ │ │ │ vadd.f64 d3, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vmul.f64 d3, d3, d4 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vstr d3, [r1] │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ @@ -104228,66 +106711,71 @@ │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vstr d3, [r0] │ │ │ │ add r0, r5 │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, lr │ │ │ │ vstr d6, [r2] │ │ │ │ add r2, lr │ │ │ │ - bne.n 5eefe │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - nop │ │ │ │ + bne.n 63c32 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0005ef7c : │ │ │ │ - ldr r2, [pc, #12] @ (5ef8c ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (5ef90 ) │ │ │ │ +00063cbc : │ │ │ │ + ldr r2, [pc, #12] @ (63ccc ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (63cd0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - b.n 5f314 │ │ │ │ - movs r3, r0 │ │ │ │ - mcr2 15, 6, pc, cr9, cr15, {7} @ │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ + lsls r0, r0, #18 │ │ │ │ + movs r4, r0 │ │ │ │ + mrc2 15, 4, pc, cr15, cr15, {7} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d11} │ │ │ │ - ldrd r5, r7, [sp, #76] @ 0x4c │ │ │ │ ldr r4, [sp, #68] @ 0x44 │ │ │ │ - subs r6, r5, #1 │ │ │ │ + ldrd r5, r7, [sp, #76] @ 0x4c │ │ │ │ + add.w r6, r5, #4294967295 @ 0xffffffff │ │ │ │ cmp r5, r7 │ │ │ │ - mla ip, ip, r6, r4 │ │ │ │ - bge.w 5f0f8 │ │ │ │ + add.w r6, r6, r6, lsl #1 │ │ │ │ + add.w ip, r4, r6, lsl #4 │ │ │ │ + bge.w 63e4c │ │ │ │ ldr r4, [sp, #72] @ 0x48 │ │ │ │ mov.w lr, r4, lsl #3 │ │ │ │ ldr r4, [sp, #84] @ 0x54 │ │ │ │ cmp r4, #1 │ │ │ │ - bne.w 5f100 │ │ │ │ - add.w ip, ip, #48 @ 0x30 │ │ │ │ + bne.w 63e66 │ │ │ │ vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d2, [r3] │ │ │ │ + add.w ip, ip, #48 @ 0x30 │ │ │ │ + vldr d7, [r2] │ │ │ │ add.w r4, r1, lr │ │ │ │ - vldr d5, [r1] │ │ │ │ add.w r8, r2, lr │ │ │ │ - vldr d7, [r2] │ │ │ │ add.w r9, r3, lr │ │ │ │ - vldr d4, [r0] │ │ │ │ add.w r6, r0, lr │ │ │ │ - vadd.f64 d6, d2, d5 │ │ │ │ - vsub.f64 d5, d5, d2 │ │ │ │ - vldr d2, [ip, #-48] @ 0xffffffd0 │ │ │ │ - adds r5, #1 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + add.w ip, ip, #48 @ 0x30 │ │ │ │ + cmp r7, r5 │ │ │ │ + vldr d4, [r0] │ │ │ │ + vldr d5, [r1] │ │ │ │ + vldr d9, [r6] │ │ │ │ vsub.f64 d11, d7, d4 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [ip, #-40] @ 0xffffffd8 │ │ │ │ - cmp r7, r5 │ │ │ │ + vldr d7, [ip, #-88] @ 0xffffffa8 │ │ │ │ + vadd.f64 d6, d2, d5 │ │ │ │ + vsub.f64 d5, d5, d2 │ │ │ │ + vldr d2, [ip, #-96] @ 0xffffffa0 │ │ │ │ vldr d1, [r9] │ │ │ │ - add.w ip, ip, #48 @ 0x30 │ │ │ │ - vldr d9, [r6] │ │ │ │ - vmul.f64 d8, d7, d6 │ │ │ │ vldr d10, [ip, #-72] @ 0xffffffb8 │ │ │ │ + vmul.f64 d8, d7, d6 │ │ │ │ vnmls.f64 d8, d2, d11 │ │ │ │ vmul.f64 d11, d7, d11 │ │ │ │ vmla.f64 d11, d2, d6 │ │ │ │ vldr d6, [r4] │ │ │ │ vldr d2, [r8] │ │ │ │ vsub.f64 d7, d6, d1 │ │ │ │ vadd.f64 d1, d1, d6 │ │ │ │ @@ -104324,58 +106812,63 @@ │ │ │ │ vmul.f64 d2, d2, d3 │ │ │ │ vsub.f64 d9, d10, d1 │ │ │ │ vadd.f64 d1, d1, d10 │ │ │ │ vmul.f64 d9, d9, d3 │ │ │ │ vmul.f64 d1, d1, d3 │ │ │ │ vstr d9, [r8] │ │ │ │ mov r8, r2 │ │ │ │ - vstmia r0!, {d1} │ │ │ │ sub.w r2, r2, #8 │ │ │ │ + vstmia r0!, {d1} │ │ │ │ vstr d2, [r8] │ │ │ │ vstr d6, [r6] │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vstr d6, [r4] │ │ │ │ mov r4, r3 │ │ │ │ sub.w r3, r3, #8 │ │ │ │ vstr d7, [r4] │ │ │ │ - bne.w 5efc8 │ │ │ │ + bne.w 63d1a │ │ │ │ vpop {d8-d11} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ add.w ip, ip, #48 @ 0x30 │ │ │ │ rsb sl, r4, #0 │ │ │ │ - vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d2, [r3] │ │ │ │ add.w r6, r1, lr │ │ │ │ - vldr d5, [r1] │ │ │ │ add.w fp, r3, lr │ │ │ │ - vldr d3, [r0] │ │ │ │ add.w r8, r0, lr │ │ │ │ - vldr d6, [r2] │ │ │ │ add.w r9, r2, lr │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + add.w ip, ip, #48 @ 0x30 │ │ │ │ + cmp r7, r5 │ │ │ │ + vldr d3, [r0] │ │ │ │ + vldr d6, [r2] │ │ │ │ vadd.f64 d7, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vldr d2, [ip, #-40] @ 0xffffffd8 │ │ │ │ - adds r5, #1 │ │ │ │ + vldr d11, [ip, #-96] @ 0xffffffa0 │ │ │ │ + vldr d2, [ip, #-88] @ 0xffffffa8 │ │ │ │ vsub.f64 d1, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vldr d11, [ip, #-48] @ 0xffffffd0 │ │ │ │ - cmp r7, r5 │ │ │ │ - vmul.f64 d3, d7, d2 │ │ │ │ vldr d0, [r9] │ │ │ │ - vldr d9, [ip, #-24] @ 0xffffffe8 │ │ │ │ - add.w ip, ip, #48 @ 0x30 │ │ │ │ vldr d10, [ip, #-80] @ 0xffffffb0 │ │ │ │ + vmul.f64 d3, d7, d2 │ │ │ │ + vldr d9, [ip, #-72] @ 0xffffffb8 │ │ │ │ vnmls.f64 d3, d1, d11 │ │ │ │ vmul.f64 d11, d7, d11 │ │ │ │ - vmla.f64 d11, d1, d2 │ │ │ │ vldr d7, [fp] │ │ │ │ + vmla.f64 d11, d1, d2 │ │ │ │ vldr d1, [r6] │ │ │ │ vsub.f64 d2, d1, d7 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ vldr d7, [r8] │ │ │ │ vadd.f64 d8, d7, d0 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ vmul.f64 d0, d8, d9 │ │ │ │ @@ -104400,169 +106893,169 @@ │ │ │ │ vmul.f64 d1, d1, d4 │ │ │ │ vstr d9, [r1] │ │ │ │ add r1, r4 │ │ │ │ vstr d1, [fp] │ │ │ │ vadd.f64 d1, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d9, d1, d10 │ │ │ │ - vadd.f64 d1, d1, d10 │ │ │ │ vsub.f64 d2, d6, d3 │ │ │ │ + vadd.f64 d1, d1, d10 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vmul.f64 d9, d9, d4 │ │ │ │ - vmul.f64 d1, d1, d4 │ │ │ │ - vmul.f64 d6, d6, d4 │ │ │ │ vmul.f64 d2, d2, d4 │ │ │ │ + vmul.f64 d6, d6, d4 │ │ │ │ + vmul.f64 d1, d1, d4 │ │ │ │ vstr d9, [r9] │ │ │ │ vstr d1, [r0] │ │ │ │ add r0, r4 │ │ │ │ vstr d2, [r2] │ │ │ │ add r2, sl │ │ │ │ vstr d6, [r8] │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vstr d6, [r6] │ │ │ │ vstr d7, [r3] │ │ │ │ add r3, sl │ │ │ │ - bne.w 5f10e │ │ │ │ - vpop {d8-d11} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.w 63e76 │ │ │ │ + b.n 63e4c │ │ │ │ nop │ │ │ │ │ │ │ │ -0005f244 : │ │ │ │ - ldr r2, [pc, #12] @ (5f254 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (5f258 ) │ │ │ │ +00063fa8 : │ │ │ │ + ldr r2, [pc, #12] @ (63fb8 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (63fbc ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - svc 42 @ 0x2a │ │ │ │ - movs r3, r0 │ │ │ │ - stc2l 15, cr15, [r5, #-1020] @ 0xfffffc04 │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov.w lr, #80 @ 0x50 │ │ │ │ - ldr r7, [pc, #644] @ (5f4f0 ) │ │ │ │ + lsls r4, r0, #7 │ │ │ │ + movs r4, r0 │ │ │ │ + ldc2 15, cr15, [pc, #-1020] @ 63bc4 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ - add r7, pc │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ ldr r6, [sp, #152] @ 0x98 │ │ │ │ - add.w ip, r4, #4294967295 @ 0xffffffff │ │ │ │ + ldr r4, [sp, #160] @ 0xa0 │ │ │ │ + ldr r7, [pc, #672] @ (64280 ) │ │ │ │ ldr r5, [sp, #168] @ 0xa8 │ │ │ │ - mla ip, lr, ip, r6 │ │ │ │ + add.w ip, r4, #4294967295 @ 0xffffffff │ │ │ │ + add.w ip, ip, ip, lsl #2 │ │ │ │ + add r7, pc │ │ │ │ + add.w ip, r6, ip, lsl #4 │ │ │ │ ldr r6, [sp, #164] @ 0xa4 │ │ │ │ cmp r4, r6 │ │ │ │ - bge.w 5f4da │ │ │ │ - ldr r6, [pc, #616] @ (5f4f4 ) │ │ │ │ + bge.w 64258 │ │ │ │ + ldr r6, [pc, #648] @ (64284 ) │ │ │ │ cmp r5, #1 │ │ │ │ ldr r6, [r7, r6] │ │ │ │ ldr r6, [r6, #0] │ │ │ │ str r6, [sp, #36] @ 0x24 │ │ │ │ - bne.w 5f4f8 │ │ │ │ - add.w ip, ip, #80 @ 0x50 │ │ │ │ - vldr d11, [pc, #588] @ 5f4e8 │ │ │ │ + bne.w 64288 │ │ │ │ + vldr d11, [pc, #624] @ 64278 │ │ │ │ vmov.f64 d15, #96 @ 0x3f000000 0.5 │ │ │ │ vmov.f64 d14, #80 @ 0x3e800000 0.250 │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ ldr r5, [sp, #156] @ 0x9c │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d4, [r2] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w ip, ip, #80 @ 0x50 │ │ │ │ vldr d3, [r0] │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + vldr d4, [r2] │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ vldr d2, [r3] │ │ │ │ - adds r6, r0, r5 │ │ │ │ + add.w r6, r0, r5 │ │ │ │ + add.w r7, r1, r5 │ │ │ │ vldr d7, [r1] │ │ │ │ - adds r7, r1, r5 │ │ │ │ add.w lr, r2, r5 │ │ │ │ add.w r8, r3, r5 │ │ │ │ - vsub.f64 d13, d4, d3 │ │ │ │ - vldr d9, [r6] │ │ │ │ - vadd.f64 d1, d2, d7 │ │ │ │ - vldr d8, [lr] │ │ │ │ add.w sl, r6, r5 │ │ │ │ - vldr d5, [r8] │ │ │ │ add.w r9, lr, r5 │ │ │ │ - vldr d7, [r7] │ │ │ │ + vldr d9, [r6] │ │ │ │ + vsub.f64 d13, d4, d3 │ │ │ │ add.w fp, r7, r5 │ │ │ │ - vstr d13, [sp, #24] │ │ │ │ add r5, r8 │ │ │ │ + vldr d5, [r8] │ │ │ │ + vldr d8, [lr] │ │ │ │ + vadd.f64 d1, d2, d7 │ │ │ │ + vldr d7, [r7] │ │ │ │ + vstr d13, [sp, #24] │ │ │ │ vldr d13, [sl] │ │ │ │ + vldr d0, [r5] │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vsub.f64 d5, d9, d8 │ │ │ │ vadd.f64 d9, d8, d9 │ │ │ │ vldr d8, [r9] │ │ │ │ - vldr d0, [r5] │ │ │ │ vsub.f64 d10, d13, d8 │ │ │ │ vadd.f64 d13, d8, d13 │ │ │ │ vldr d8, [fp] │ │ │ │ vadd.f64 d12, d0, d8 │ │ │ │ vsub.f64 d0, d8, d0 │ │ │ │ vldr d8, [r1] │ │ │ │ vsub.f64 d2, d8, d2 │ │ │ │ vadd.f64 d8, d3, d4 │ │ │ │ - vldr d4, [ip, #-120] @ 0xffffff88 │ │ │ │ vldr d3, [ip, #-128] @ 0xffffff80 │ │ │ │ + vldr d4, [ip, #-120] @ 0xffffff88 │ │ │ │ vstr d2, [sp] │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ vmul.f64 d2, d4, d6 │ │ │ │ vmul.f64 d4, d4, d5 │ │ │ │ + vnmls.f64 d4, d3, d6 │ │ │ │ vmla.f64 d2, d3, d5 │ │ │ │ vldr d5, [ip, #-144] @ 0xffffff70 │ │ │ │ - vstr d8, [sp, #16] │ │ │ │ - vnmls.f64 d4, d3, d6 │ │ │ │ vldr d3, [ip, #-96] @ 0xffffffa0 │ │ │ │ - vmov.f64 d8, d2 │ │ │ │ vstr d4, [sp, #8] │ │ │ │ + vmov.f64 d8, d2 │ │ │ │ vldr d4, [ip, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d6, d4, d9 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ vmla.f64 d7, d5, d9 │ │ │ │ vldr d5, [ip, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d4, d5, d12 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ - vmla.f64 d4, d3, d10 │ │ │ │ vnmls.f64 d5, d3, d12 │ │ │ │ + vmla.f64 d4, d3, d10 │ │ │ │ vldr d3, [ip, #-152] @ 0xffffff68 │ │ │ │ - vsub.f64 d10, d6, d4 │ │ │ │ - vadd.f64 d4, d4, d6 │ │ │ │ - vldr d6, [ip, #-112] @ 0xffffff90 │ │ │ │ vadd.f64 d12, d5, d7 │ │ │ │ vsub.f64 d9, d7, d5 │ │ │ │ - vldr d7, [ip, #-104] @ 0xffffff98 │ │ │ │ vldr d5, [ip, #-160] @ 0xffffff60 │ │ │ │ + vsub.f64 d10, d6, d4 │ │ │ │ + vadd.f64 d4, d4, d6 │ │ │ │ + vldr d7, [ip, #-104] @ 0xffffff98 │ │ │ │ + vldr d6, [ip, #-112] @ 0xffffff90 │ │ │ │ vmul.f64 d2, d7, d13 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmla.f64 d7, d6, d13 │ │ │ │ vldr d13, [sp, #24] │ │ │ │ vnmls.f64 d2, d6, d0 │ │ │ │ vmul.f64 d6, d3, d1 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ - vmla.f64 d3, d5, d1 │ │ │ │ vnmls.f64 d6, d5, d13 │ │ │ │ vmov.f64 d13, d8 │ │ │ │ + vmla.f64 d3, d5, d1 │ │ │ │ + vadd.f64 d0, d6, d2 │ │ │ │ + vsub.f64 d6, d6, d2 │ │ │ │ vadd.f64 d5, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp] │ │ │ │ - vadd.f64 d0, d6, d2 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ - vsub.f64 d8, d3, d8 │ │ │ │ - vsub.f64 d1, d12, d5 │ │ │ │ - vadd.f64 d5, d5, d12 │ │ │ │ vadd.f64 d2, d0, d10 │ │ │ │ vsub.f64 d10, d10, d0 │ │ │ │ - vmul.f64 d1, d1, d11 │ │ │ │ + vsub.f64 d8, d3, d8 │ │ │ │ + vsub.f64 d1, d12, d5 │ │ │ │ vmul.f64 d3, d2, d14 │ │ │ │ - vadd.f64 d2, d2, d8 │ │ │ │ + vadd.f64 d5, d5, d12 │ │ │ │ vmul.f64 d10, d10, d11 │ │ │ │ + vadd.f64 d2, d2, d8 │ │ │ │ vnmls.f64 d3, d8, d15 │ │ │ │ + vmul.f64 d1, d1, d11 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ vstmia r1!, {d2} │ │ │ │ vsub.f64 d2, d1, d3 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vstr d2, [r8] │ │ │ │ vmul.f64 d2, d5, d14 │ │ │ │ vstr d3, [fp] │ │ │ │ @@ -104576,158 +107069,164 @@ │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vmul.f64 d3, d3, d11 │ │ │ │ vsub.f64 d1, d2, d10 │ │ │ │ vadd.f64 d2, d2, d10 │ │ │ │ vstr d1, [sl] │ │ │ │ vstmia r0!, {d5} │ │ │ │ vsub.f64 d5, d6, d4 │ │ │ │ - vstr d2, [lr] │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d2, [sp] │ │ │ │ + vstr d2, [lr] │ │ │ │ vsub.f64 d4, d8, d0 │ │ │ │ - vadd.f64 d1, d13, d2 │ │ │ │ + vldr d2, [sp] │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ + vadd.f64 d1, d13, d2 │ │ │ │ vmul.f64 d2, d1, d15 │ │ │ │ vmla.f64 d2, d5, d14 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vstr d5, [r5] │ │ │ │ vsub.f64 d5, d3, d2 │ │ │ │ mov r5, r3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ - subs r3, #8 │ │ │ │ + sub.w r3, r3, #8 │ │ │ │ vstr d5, [r5] │ │ │ │ vmul.f64 d5, d7, d14 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ mov r5, r2 │ │ │ │ vstr d2, [r7] │ │ │ │ - subs r2, #8 │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ vnmls.f64 d5, d4, d15 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vstr d3, [r6] │ │ │ │ ldr r6, [sp, #36] @ 0x24 │ │ │ │ vstr d7, [r9] │ │ │ │ vstr d5, [r5] │ │ │ │ ldr r5, [sp, #156] @ 0x9c │ │ │ │ - eors r5, r6 │ │ │ │ + eor.w r5, r5, r6 │ │ │ │ str r5, [sp, #156] @ 0x9c │ │ │ │ ldr r5, [sp, #164] @ 0xa4 │ │ │ │ cmp r5, r4 │ │ │ │ - bne.w 5f2a6 │ │ │ │ + bne.w 64016 │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (5f794 ) │ │ │ │ + ldr r4, [pc, #680] @ (64524 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ - ldr??.w r0, [r4, r3] │ │ │ │ + subs r2, r3, r7 │ │ │ │ + movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - add ip, lr │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ - negs r5, r5 │ │ │ │ vmov.f64 d15, #80 @ 0x3e800000 0.250 │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ + rsb r5, r5, #0 │ │ │ │ str r5, [sp, #44] @ 0x2c │ │ │ │ vldr d2, [r3] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d1, [r1] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w ip, ip, #80 @ 0x50 │ │ │ │ + vldr d1, [r1] │ │ │ │ ldr r5, [sp, #156] @ 0x9c │ │ │ │ vldr d3, [r2] │ │ │ │ - vadd.f64 d0, d1, d2 │ │ │ │ vldr d4, [r0] │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + vadd.f64 d0, d1, d2 │ │ │ │ vsub.f64 d1, d1, d2 │ │ │ │ - adds r6, r0, r5 │ │ │ │ - adds r7, r1, r5 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + add.w r6, r0, r5 │ │ │ │ + add.w r7, r1, r5 │ │ │ │ add.w lr, r2, r5 │ │ │ │ add.w r8, r3, r5 │ │ │ │ - vsub.f64 d8, d3, d4 │ │ │ │ - vstr d0, [sp, #8] │ │ │ │ - vldr d6, [r7] │ │ │ │ - vadd.f64 d4, d3, d4 │ │ │ │ vldr d7, [r6] │ │ │ │ add.w sl, r6, r5 │ │ │ │ - vldr d0, [lr] │ │ │ │ add.w r9, lr, r5 │ │ │ │ - vldr d9, [r8] │ │ │ │ + vsub.f64 d8, d3, d4 │ │ │ │ + vadd.f64 d4, d3, d4 │ │ │ │ + vstr d0, [sp, #8] │ │ │ │ + vldr d6, [r7] │ │ │ │ add.w fp, r7, r5 │ │ │ │ - vldr d3, [ip, #-120] @ 0xffffff88 │ │ │ │ add r5, r8 │ │ │ │ + vldr d0, [lr] │ │ │ │ + vldr d9, [r8] │ │ │ │ vstr d4, [sp, #16] │ │ │ │ + vldr d4, [ip, #-128] @ 0xffffff80 │ │ │ │ + vldr d3, [ip, #-120] @ 0xffffff88 │ │ │ │ vadd.f64 d5, d6, d9 │ │ │ │ vsub.f64 d9, d6, d9 │ │ │ │ + vldr d14, [r9] │ │ │ │ vsub.f64 d6, d7, d0 │ │ │ │ - vldr d4, [ip, #-128] @ 0xffffff80 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ - vldr d14, [r9] │ │ │ │ vldr d0, [sl] │ │ │ │ vldr d13, [fp] │ │ │ │ vmul.f64 d2, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vmla.f64 d2, d5, d3 │ │ │ │ vsub.f64 d12, d0, d14 │ │ │ │ vadd.f64 d14, d0, d14 │ │ │ │ vldr d0, [r5] │ │ │ │ - vldr d3, [ip, #-88] @ 0xffffffa8 │ │ │ │ vnmls.f64 d6, d5, d4 │ │ │ │ - vldr d5, [ip, #-136] @ 0xffffff78 │ │ │ │ + vmla.f64 d2, d5, d3 │ │ │ │ vldr d4, [ip, #-144] @ 0xffffff70 │ │ │ │ + vldr d5, [ip, #-136] @ 0xffffff78 │ │ │ │ vadd.f64 d10, d13, d0 │ │ │ │ vsub.f64 d0, d13, d0 │ │ │ │ + vldr d3, [ip, #-88] @ 0xffffffa8 │ │ │ │ vstr d2, [sp] │ │ │ │ - vldr d2, [ip, #-152] @ 0xffffff68 │ │ │ │ vstr d6, [sp, #24] │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vmla.f64 d7, d9, d5 │ │ │ │ + vldr d2, [ip, #-152] @ 0xffffff68 │ │ │ │ vnmls.f64 d6, d9, d4 │ │ │ │ vldr d4, [ip, #-96] @ 0xffffffa0 │ │ │ │ + vmla.f64 d7, d9, d5 │ │ │ │ vmul.f64 d5, d12, d4 │ │ │ │ vmul.f64 d12, d12, d3 │ │ │ │ vmla.f64 d5, d10, d3 │ │ │ │ vnmls.f64 d12, d10, d4 │ │ │ │ vldr d4, [ip, #-160] @ 0xffffff60 │ │ │ │ vsub.f64 d10, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vldr d5, [ip, #-104] @ 0xffffff98 │ │ │ │ vadd.f64 d13, d7, d12 │ │ │ │ vsub.f64 d9, d7, d12 │ │ │ │ - vmul.f64 d3, d14, d5 │ │ │ │ vldr d7, [ip, #-112] @ 0xffffff90 │ │ │ │ + vmul.f64 d3, d14, d5 │ │ │ │ vnmls.f64 d3, d0, d7 │ │ │ │ vmul.f64 d7, d14, d7 │ │ │ │ + vldr d14, [pc, #300] @ 644e0 │ │ │ │ vmla.f64 d7, d0, d5 │ │ │ │ vldr d0, [sp, #8] │ │ │ │ - vldr d14, [pc, #300] @ 5f748 │ │ │ │ vmul.f64 d5, d0, d2 │ │ │ │ vnmls.f64 d5, d8, d4 │ │ │ │ vmul.f64 d4, d0, d4 │ │ │ │ vmla.f64 d4, d8, d2 │ │ │ │ vldr d2, [sp] │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vadd.f64 d12, d7, d4 │ │ │ │ vsub.f64 d3, d1, d2 │ │ │ │ + vadd.f64 d12, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d8, d10, d0 │ │ │ │ vsub.f64 d10, d10, d0 │ │ │ │ + vmov.f64 d0, d14 │ │ │ │ vsub.f64 d4, d13, d12 │ │ │ │ vadd.f64 d13, d13, d12 │ │ │ │ - vmov.f64 d0, d14 │ │ │ │ vmul.f64 d2, d8, d15 │ │ │ │ vmul.f64 d10, d10, d14 │ │ │ │ - vmul.f64 d4, d4, d14 │ │ │ │ vnmls.f64 d2, d3, d11 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ + vmul.f64 d4, d4, d14 │ │ │ │ vmul.f64 d3, d3, d11 │ │ │ │ vstr d3, [r1] │ │ │ │ vsub.f64 d3, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vstr d3, [r8] │ │ │ │ vmul.f64 d3, d13, d15 │ │ │ │ vstr d4, [fp] │ │ │ │ @@ -104747,211 +107246,211 @@ │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vstr d4, [r0] │ │ │ │ vsub.f64 d4, d7, d9 │ │ │ │ vadd.f64 d9, d9, d7 │ │ │ │ vstr d10, [lr] │ │ │ │ vadd.f64 d1, d1, d2 │ │ │ │ vmul.f64 d2, d3, d15 │ │ │ │ - vmul.f64 d4, d4, d0 │ │ │ │ vmul.f64 d7, d9, d15 │ │ │ │ - vmla.f64 d2, d1, d11 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ + vmla.f64 d2, d1, d11 │ │ │ │ vnmls.f64 d7, d5, d11 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vmul.f64 d3, d3, d11 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ vstr d3, [r5] │ │ │ │ vsub.f64 d3, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ + vstr d3, [r3] │ │ │ │ add r0, r5 │ │ │ │ add r1, r5 │ │ │ │ - vstr d3, [r3] │ │ │ │ vstr d4, [r7] │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ ldr r5, [sp, #44] @ 0x2c │ │ │ │ add r3, r5 │ │ │ │ vstr d4, [r6] │ │ │ │ ldr r6, [sp, #36] @ 0x24 │ │ │ │ vstr d5, [r9] │ │ │ │ vstr d7, [r2] │ │ │ │ add r2, r5 │ │ │ │ ldr r5, [sp, #156] @ 0x9c │ │ │ │ - eors r5, r6 │ │ │ │ + eor.w r5, r5, r6 │ │ │ │ str r5, [sp, #156] @ 0x9c │ │ │ │ ldr r5, [sp, #164] @ 0xa4 │ │ │ │ cmp r5, r4 │ │ │ │ - bne.w 5f50a │ │ │ │ - add sp, #52 @ 0x34 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r4, [pc, #680] @ (5f9f4 ) │ │ │ │ + bne.w 642a0 │ │ │ │ + b.n 64258 │ │ │ │ + ldr r4, [pc, #680] @ (6478c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ │ │ │ │ -0005f750 : │ │ │ │ - ldr r2, [pc, #12] @ (5f760 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (5f764 ) │ │ │ │ +000644e8 : │ │ │ │ + ldr r2, [pc, #12] @ (644f8 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (644fc ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - bge.n 5f800 │ │ │ │ - movs r3, r0 │ │ │ │ - @ instruction: 0xfb05ffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldc2 0, cr0, [r4], #12 │ │ │ │ + @ instruction: 0xfacbffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #132 @ 0x84 │ │ │ │ - mov r7, r2 │ │ │ │ - ldr r2, [pc, #932] @ (5fb20 ) │ │ │ │ ldrd r1, r0, [sp, #240] @ 0xf0 │ │ │ │ - add r2, pc │ │ │ │ + ldr r2, [pc, #968] @ (648f0 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 5fb0c │ │ │ │ + add r2, pc │ │ │ │ + bge.w 648ca │ │ │ │ ldr r1, [sp, #248] @ 0xf8 │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ - vldr d12, [pc, #908] @ 5fb18 │ │ │ │ vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + vldr d12, [pc, #944] @ 648e8 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ str r1, [sp, #116] @ 0x74 │ │ │ │ - negs r1, r1 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ str r1, [sp, #120] @ 0x78 │ │ │ │ - ldr r1, [pc, #904] @ (5fb24 ) │ │ │ │ + ldr r1, [pc, #940] @ (648f4 ) │ │ │ │ ldr r2, [r2, r1] │ │ │ │ - ldr r1, [sp, #240] @ 0xf0 │ │ │ │ str r3, [sp, #0] │ │ │ │ + ldr r1, [sp, #232] @ 0xe8 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r2, [sp, #124] @ 0x7c │ │ │ │ - ldr r2, [sp, #232] @ 0xe8 │ │ │ │ - mla r2, r0, r1, r2 │ │ │ │ - ldr r3, [sp, #236] @ 0xec │ │ │ │ - adds r2, #112 @ 0x70 │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ + rsb r2, r2, r2, lsl #3 │ │ │ │ + add.w r2, r1, r2, lsl #4 │ │ │ │ ldr r4, [sp, #0] │ │ │ │ + add.w r2, r2, #112 @ 0x70 │ │ │ │ + ldr r3, [sp, #236] @ 0xec │ │ │ │ vldr d0, [r6] │ │ │ │ - lsls r1, r3, #4 │ │ │ │ + vldr d15, [r4] │ │ │ │ + mov.w r1, r3, lsl #4 │ │ │ │ vldr d1, [r2, #-176] @ 0xffffff50 │ │ │ │ - adds r0, r6, r1 │ │ │ │ + add.w r0, r6, r1 │ │ │ │ add.w fp, r4, r1 │ │ │ │ - vldr d15, [r4] │ │ │ │ add.w sl, r7, r1 │ │ │ │ - adds r4, r5, r1 │ │ │ │ + add.w r4, r5, r1 │ │ │ │ vldr d9, [r7] │ │ │ │ + str r0, [sp, #4] │ │ │ │ vldr d6, [r0] │ │ │ │ - vldr d7, [fp] │ │ │ │ vadd.f64 d5, d0, d15 │ │ │ │ - vldr d8, [sl] │ │ │ │ vsub.f64 d15, d0, d15 │ │ │ │ + str r4, [sp, #112] @ 0x70 │ │ │ │ + mov.w r0, r3, lsl #3 │ │ │ │ + vldr d7, [fp] │ │ │ │ + add.w ip, r6, r0 │ │ │ │ + vldr d8, [sl] │ │ │ │ + add.w r8, ip, r1 │ │ │ │ vldr d0, [r2, #-168] @ 0xffffff58 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ vldr d10, [r5] │ │ │ │ - str r4, [sp, #112] @ 0x70 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ vadd.f64 d2, d7, d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vsub.f64 d3, d9, d10 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - str r0, [sp, #4] │ │ │ │ - lsls r0, r3, #3 │ │ │ │ - add.w ip, r6, r0 │ │ │ │ - add.w lr, r4, r0 │ │ │ │ - vmul.f64 d8, d2, d0 │ │ │ │ - adds r4, r5, r0 │ │ │ │ vadd.f64 d10, d9, d10 │ │ │ │ + add.w lr, r4, r0 │ │ │ │ + add.w r4, r5, r0 │ │ │ │ add r0, r7 │ │ │ │ - vldr d9, [lr] │ │ │ │ add.w r3, lr, r1 │ │ │ │ + vldr d9, [lr] │ │ │ │ add.w r9, r4, r1 │ │ │ │ - add.w r8, ip, r1 │ │ │ │ + add r1, r0 │ │ │ │ + vmul.f64 d8, d2, d0 │ │ │ │ vnmls.f64 d8, d4, d1 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ + vldr d0, [r3] │ │ │ │ vmla.f64 d4, d2, d1 │ │ │ │ vldr d2, [r2, #-224] @ 0xffffff20 │ │ │ │ - add r1, r0 │ │ │ │ - vldr d0, [r3] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ vstr d4, [sp, #96] @ 0x60 │ │ │ │ vldr d4, [r2, #-216] @ 0xffffff28 │ │ │ │ vmul.f64 d1, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d3, d4 │ │ │ │ vldr d4, [r2, #-152] @ 0xffffff68 │ │ │ │ vnmls.f64 d1, d3, d2 │ │ │ │ vmul.f64 d3, d6, d4 │ │ │ │ vmov.f64 d2, d5 │ │ │ │ vldr d5, [r2, #-160] @ 0xffffff60 │ │ │ │ - vmla.f64 d3, d7, d5 │ │ │ │ - vmul.f64 d7, d7, d4 │ │ │ │ vstr d1, [sp, #16] │ │ │ │ vstr d2, [sp, #24] │ │ │ │ + vmla.f64 d3, d7, d5 │ │ │ │ + vmul.f64 d7, d7, d4 │ │ │ │ vnmls.f64 d7, d6, d5 │ │ │ │ vldr d6, [ip] │ │ │ │ + vadd.f64 d11, d1, d3 │ │ │ │ + vstr d3, [sp, #32] │ │ │ │ vsub.f64 d4, d6, d9 │ │ │ │ vadd.f64 d9, d6, d9 │ │ │ │ vldr d6, [r4] │ │ │ │ - vadd.f64 d11, d1, d3 │ │ │ │ - vstr d3, [sp, #32] │ │ │ │ vldr d3, [r8] │ │ │ │ vsub.f64 d13, d2, d7 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ vldr d7, [r0] │ │ │ │ vsub.f64 d5, d3, d0 │ │ │ │ vadd.f64 d0, d3, d0 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r9] │ │ │ │ vldr d2, [r1] │ │ │ │ vldr d8, [r2, #-200] @ 0xffffff38 │ │ │ │ vadd.f64 d3, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vmul.f64 d8, d1, d8 │ │ │ │ vldr d2, [r2, #-208] @ 0xffffff30 │ │ │ │ + vmul.f64 d8, d1, d8 │ │ │ │ vnmls.f64 d8, d4, d2 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vldr d8, [r2, #-200] @ 0xffffff38 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vldr d8, [sp, #8] │ │ │ │ vmla.f64 d4, d1, d2 │ │ │ │ vldr d2, [r2, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d1, d3, d2 │ │ │ │ vstr d4, [sp, #48] @ 0x30 │ │ │ │ vldr d4, [r2, #-144] @ 0xffffff70 │ │ │ │ vnmls.f64 d1, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d3, d4 │ │ │ │ vldr d4, [r2, #-184] @ 0xffffff48 │ │ │ │ - vmul.f64 d3, d9, d4 │ │ │ │ vstr d1, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d1, d11, d13 │ │ │ │ - vmov.f64 d2, d5 │ │ │ │ - vldr d5, [r2, #-192] @ 0xffffff40 │ │ │ │ vsub.f64 d11, d11, d13 │ │ │ │ + vmul.f64 d3, d9, d4 │ │ │ │ vldr d13, [sp, #104] @ 0x68 │ │ │ │ + vmov.f64 d2, d5 │ │ │ │ + vldr d5, [r2, #-192] @ 0xffffff40 │ │ │ │ + vstr d2, [sp, #64] @ 0x40 │ │ │ │ vmla.f64 d3, d6, d5 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - vstr d2, [sp, #64] @ 0x40 │ │ │ │ vnmls.f64 d6, d9, d5 │ │ │ │ vldr d9, [r2, #-120] @ 0xffffff88 │ │ │ │ + vstr d3, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d4, d0, d9 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ - vstr d3, [sp, #72] @ 0x48 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ vldr d6, [r2, #-128] @ 0xffffff80 │ │ │ │ + vstr d5, [sp, #80] @ 0x50 │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vnmls.f64 d9, d0, d6 │ │ │ │ vldr d0, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d7, d15, d8 │ │ │ │ - vstr d5, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d6, d9, d5 │ │ │ │ - vstr d4, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d5, d3, d4 │ │ │ │ + vstr d4, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d4, d0, d2 │ │ │ │ vldr d0, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d2, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d8, d13, d0 │ │ │ │ @@ -104976,37 +107475,37 @@ │ │ │ │ vstr d8, [ip] │ │ │ │ vadd.f64 d8, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vstr d8, [r4] │ │ │ │ vstr d1, [fp] │ │ │ │ vstr d5, [sl] │ │ │ │ vsub.f64 d5, d0, d6 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ vstr d5, [r7] │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstr d5, [r4] │ │ │ │ vstr d6, [r9] │ │ │ │ vldr d6, [sp, #56] @ 0x38 │ │ │ │ vstr d7, [r8] │ │ │ │ vldr d8, [sp, #8] │ │ │ │ - vadd.f64 d7, d13, d6 │ │ │ │ + vldr d1, [sp, #16] │ │ │ │ vldr d2, [sp, #24] │ │ │ │ + vadd.f64 d7, d13, d6 │ │ │ │ vldr d5, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d15, d15, d8 │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ vldr d8, [sp, #80] @ 0x50 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ + vadd.f64 d6, d7, d15 │ │ │ │ vadd.f64 d5, d2, d5 │ │ │ │ - vldr d3, [sp, #32] │ │ │ │ vldr d0, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d6, d7, d15 │ │ │ │ vsub.f64 d15, d15, d7 │ │ │ │ - vadd.f64 d7, d8, d9 │ │ │ │ ldr r4, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d7, d8, d9 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vsub.f64 d5, d1, d3 │ │ │ │ vldr d3, [sp, #72] @ 0x48 │ │ │ │ vldr d1, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d2, d3, d1 │ │ │ │ vadd.f64 d1, d10, d11 │ │ │ │ @@ -105022,254 +107521,260 @@ │ │ │ │ vmul.f64 d3, d3, d14 │ │ │ │ vstr d1, [r6] │ │ │ │ vadd.f64 d1, d7, d2 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ vsub.f64 d7, d0, d5 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vmul.f64 d1, d1, d14 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vstr d1, [r5] │ │ │ │ vstr d3, [r3] │ │ │ │ + ldr r3, [sp, #240] @ 0xf0 │ │ │ │ vstr d2, [r1] │ │ │ │ vstr d7, [r0] │ │ │ │ vsub.f64 d7, d4, d15 │ │ │ │ - ldr r3, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d15, d15, d4 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ ldr r1, [sp, #124] @ 0x7c │ │ │ │ - adds r3, #1 │ │ │ │ str r3, [sp, #240] @ 0xf0 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ vmul.f64 d15, d15, d14 │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ add r5, r3 │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ vstr d7, [lr] │ │ │ │ vstr d5, [r4] │ │ │ │ - add r7, r3 │ │ │ │ ldr r4, [sp, #0] │ │ │ │ vstr d15, [r0] │ │ │ │ + add r7, r3 │ │ │ │ add r4, r3 │ │ │ │ ldr r3, [sp, #236] @ 0xec │ │ │ │ str r4, [sp, #0] │ │ │ │ - eors r3, r1 │ │ │ │ + eor.w r3, r3, r1 │ │ │ │ + ldr r1, [sp, #240] @ 0xf0 │ │ │ │ str r3, [sp, #236] @ 0xec │ │ │ │ - ldrd r1, r3, [sp, #240] @ 0xf0 │ │ │ │ + ldr r3, [sp, #244] @ 0xf4 │ │ │ │ cmp r3, r1 │ │ │ │ - bne.w 5f7ac │ │ │ │ + bne.w 6455a │ │ │ │ add sp, #132 @ 0x84 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 5fd98 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 64b68 ) │ │ │ │ subs r7, #214 @ 0xd6 │ │ │ │ - orr.w r0, r6, #8585216 @ 0x830000 │ │ │ │ + asrs r4, r3, #26 │ │ │ │ + movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0005fb28 : │ │ │ │ - ldr r2, [pc, #12] @ (5fb38 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (5fb3c ) │ │ │ │ +000648f8 : │ │ │ │ + ldr r2, [pc, #12] @ (64908 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (6490c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - bvs.n 5fa88 │ │ │ │ - movs r3, r0 │ │ │ │ - ldc2 15, cr15, [r5], #-1020 @ 0xfffffc04 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldr.w r0, [r4, #3] │ │ │ │ + @ instruction: 0xfbfbffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r2 │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #228 @ 0xe4 │ │ │ │ - mov r8, r3 │ │ │ │ - ldr r3, [pc, #1020] @ (5ff50 ) │ │ │ │ - ldrd r2, r1, [sp, #336] @ 0x150 │ │ │ │ - add r3, pc │ │ │ │ - ldr.w r9, [sp, #332] @ 0x14c │ │ │ │ + ldrd r9, r2, [sp, #332] @ 0x14c │ │ │ │ + ldr r1, [sp, #340] @ 0x154 │ │ │ │ + ldr.w r3, [pc, #1032] @ 64d40 │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 600e8 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 64ee8 │ │ │ │ ldr r2, [sp, #344] @ 0x158 │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ + vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ mov r5, r0 │ │ │ │ - vldr d12, [pc, #972] @ 5ff38 │ │ │ │ - vldr d11, [pc, #976] @ 5ff40 │ │ │ │ mov r0, r9 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + vldr d12, [pc, #984] @ 64d28 │ │ │ │ + vldr d11, [pc, #988] @ 64d30 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #212] @ 0xd4 │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str r2, [sp, #216] @ 0xd8 │ │ │ │ - ldr r2, [pc, #984] @ (5ff54 ) │ │ │ │ - vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ + ldr r2, [pc, #992] @ (64d44 ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - ldr r2, [sp, #336] @ 0x150 │ │ │ │ + ldr r2, [sp, #328] @ 0x148 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ - ldr r3, [sp, #328] @ 0x148 │ │ │ │ - mla r4, r1, r2, r3 │ │ │ │ + ldr r3, [sp, #336] @ 0x150 │ │ │ │ + add.w r3, r3, r3, lsl #3 │ │ │ │ + add.w r4, r2, r3, lsl #4 │ │ │ │ + vldr d6, [r5] │ │ │ │ + mov.w r3, r0, lsl #4 │ │ │ │ vldr d2, [r6] │ │ │ │ - lsls r3, r0, #4 │ │ │ │ - vldr d3, [r8] │ │ │ │ - adds r2, r6, r3 │ │ │ │ - vldr d4, [r7] │ │ │ │ + add.w r2, r6, r3 │ │ │ │ add.w r1, r8, r3 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vadd.f64 d7, d2, d3 │ │ │ │ - vsub.f64 d0, d2, d3 │ │ │ │ - str r2, [sp, #0] │ │ │ │ + vldr d4, [r7] │ │ │ │ + strd r2, r1, [sp] │ │ │ │ + vldr d3, [r8] │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ vadd.f64 d10, d4, d6 │ │ │ │ - vldr d6, [r4, #-136] @ 0xffffff78 │ │ │ │ vldr d4, [r4, #-144] @ 0xffffff70 │ │ │ │ + vldr d6, [r4, #-136] @ 0xffffff78 │ │ │ │ + vadd.f64 d7, d2, d3 │ │ │ │ + vsub.f64 d0, d2, d3 │ │ │ │ vldr d2, [r2] │ │ │ │ - adds r2, r5, r3 │ │ │ │ + add.w r2, r5, r3 │ │ │ │ vmul.f64 d3, d7, d6 │ │ │ │ - str r1, [sp, #4] │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vstr d10, [sp, #160] @ 0xa0 │ │ │ │ - vmla.f64 d7, d5, d6 │ │ │ │ - str r2, [sp, #8] │ │ │ │ vstr d0, [sp, #152] @ 0x98 │ │ │ │ vnmls.f64 d3, d5, d4 │ │ │ │ + vmla.f64 d7, d5, d6 │ │ │ │ vldr d4, [r2] │ │ │ │ - lsls r2, r0, #3 │ │ │ │ - add.w lr, r6, r2 │ │ │ │ - add.w ip, r5, r2 │ │ │ │ - add.w r9, r7, r2 │ │ │ │ - vmov.f64 d10, d7 │ │ │ │ vmov.f64 d14, d3 │ │ │ │ vldr d3, [r1] │ │ │ │ - adds r1, r7, r3 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - vsub.f64 d5, d2, d3 │ │ │ │ - vadd.f64 d9, d2, d3 │ │ │ │ + add.w r1, r7, r3 │ │ │ │ + vmov.f64 d10, d7 │ │ │ │ vldr d6, [r1] │ │ │ │ + strd r2, r1, [sp, #8] │ │ │ │ + mov.w r2, r0, lsl #3 │ │ │ │ add.w r1, r8, r2 │ │ │ │ + add.w lr, r6, r2 │ │ │ │ + vsub.f64 d5, d2, d3 │ │ │ │ + vadd.f64 d9, d2, d3 │ │ │ │ + add.w ip, r5, r2 │ │ │ │ + add.w r9, r7, r2 │ │ │ │ vldr d2, [r4, #-120] @ 0xffffff88 │ │ │ │ add.w r2, lr, r3 │ │ │ │ - add.w sl, r1, r3 │ │ │ │ - str r2, [sp, #16] │ │ │ │ vadd.f64 d7, d4, d6 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ + add.w sl, r1, r3 │ │ │ │ vldr d4, [r4, #-96] @ 0xffffffa0 │ │ │ │ + str r2, [sp, #16] │ │ │ │ vstr d9, [sp, #168] @ 0xa8 │ │ │ │ vstr d6, [sp, #176] @ 0xb0 │ │ │ │ vldr d6, [r4, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmla.f64 d7, d5, d6 │ │ │ │ vldr d6, [lr] │ │ │ │ vnmls.f64 d3, d5, d4 │ │ │ │ vldr d4, [r9] │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ - vldr d7, [r1] │ │ │ │ vmov.f64 d15, d3 │ │ │ │ + vldr d7, [r1] │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [ip] │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vldr d4, [r4, #-128] @ 0xffffff80 │ │ │ │ vmul.f64 d1, d3, d2 │ │ │ │ vnmls.f64 d1, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ - vmla.f64 d5, d3, d4 │ │ │ │ vldr d2, [r4, #-104] @ 0xffffff98 │ │ │ │ + vmla.f64 d5, d3, d4 │ │ │ │ vmul.f64 d3, d6, d2 │ │ │ │ vmul.f64 d2, d7, d2 │ │ │ │ vmov.f64 d8, d1 │ │ │ │ vstr d5, [sp, #56] @ 0x38 │ │ │ │ vldr d5, [r4, #-112] @ 0xffffff90 │ │ │ │ - adds r4, #144 @ 0x90 │ │ │ │ + add.w r4, r4, #144 @ 0x90 │ │ │ │ vmla.f64 d3, d7, d5 │ │ │ │ vnmls.f64 d2, d6, d5 │ │ │ │ vstr d3, [sp, #64] @ 0x40 │ │ │ │ vldr d6, [r2] │ │ │ │ add.w r2, ip, r3 │ │ │ │ - vldr d7, [sl] │ │ │ │ add r3, r9 │ │ │ │ + vldr d7, [sl] │ │ │ │ + strd r2, r3, [sp, #20] │ │ │ │ + vldr d4, [r3] │ │ │ │ + vstr d8, [sp, #48] @ 0x30 │ │ │ │ vldr d1, [r4, #-184] @ 0xffffff48 │ │ │ │ - str r2, [sp, #20] │ │ │ │ + vstr d10, [sp, #32] │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - vldr d4, [r3] │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - lsls r2, r0, #5 │ │ │ │ - str r3, [sp, #24] │ │ │ │ - add.w fp, r6, r2 │ │ │ │ + mov.w r2, r0, lsl #5 │ │ │ │ add.w r3, r8, r2 │ │ │ │ + add.w fp, r6, r2 │ │ │ │ + str r3, [sp, #28] │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vldr d4, [r4, #-192] @ 0xffffff40 │ │ │ │ - str r3, [sp, #28] │ │ │ │ - vstr d8, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d0, d5, d4 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d0, d3, d1 │ │ │ │ - vstr d10, [sp, #32] │ │ │ │ vnmls.f64 d5, d3, d4 │ │ │ │ vldr d4, [r4, #-208] @ 0xffffff30 │ │ │ │ + vmla.f64 d0, d3, d1 │ │ │ │ vstr d0, [sp, #72] @ 0x48 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ vstr d5, [sp, #80] @ 0x50 │ │ │ │ vldr d5, [r4, #-200] @ 0xffffff38 │ │ │ │ + vldr d1, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d3, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmla.f64 d7, d6, d5 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ vnmls.f64 d9, d6, d4 │ │ │ │ vldr d4, [fp] │ │ │ │ vstr d7, [sp, #88] @ 0x58 │ │ │ │ vldr d7, [r3] │ │ │ │ - adds r3, r5, r2 │ │ │ │ + add.w r3, r5, r2 │ │ │ │ add r2, r7 │ │ │ │ - str r3, [sp, #208] @ 0xd0 │ │ │ │ - vsub.f64 d6, d4, d7 │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ vldr d5, [r2] │ │ │ │ - vldr d7, [r3] │ │ │ │ vstr d9, [sp, #128] @ 0x80 │ │ │ │ vldr d9, [r4, #-168] @ 0xffffff58 │ │ │ │ + vsub.f64 d6, d4, d7 │ │ │ │ + vadd.f64 d4, d4, d7 │ │ │ │ + str r3, [sp, #208] @ 0xd0 │ │ │ │ + vldr d7, [r3] │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [r4, #-176] @ 0xffffff50 │ │ │ │ vmul.f64 d0, d3, d9 │ │ │ │ vmul.f64 d9, d6, d9 │ │ │ │ + vnmls.f64 d0, d6, d5 │ │ │ │ vmla.f64 d9, d3, d5 │ │ │ │ vldr d3, [r4, #-160] @ 0xffffff60 │ │ │ │ - vnmls.f64 d0, d6, d5 │ │ │ │ vldr d5, [r4, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d6, d4, d5 │ │ │ │ vmul.f64 d5, d7, d5 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ - vldr d7, [sp, #40] @ 0x28 │ │ │ │ vnmls.f64 d5, d4, d3 │ │ │ │ - vldr d3, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d4, d8, d1 │ │ │ │ - vsub.f64 d3, d0, d3 │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ vstr d4, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d3, d0, d3 │ │ │ │ + vadd.f64 d1, d7, d5 │ │ │ │ vadd.f64 d8, d4, d3 │ │ │ │ vldr d4, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d1, d7, d5 │ │ │ │ vstr d3, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d3, d2, d9 │ │ │ │ + vstr d1, [sp, #120] @ 0x78 │ │ │ │ + vstr d9, [sp, #96] @ 0x60 │ │ │ │ + vldr d9, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d7, d10, d4 │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ vmov.f64 d10, d15 │ │ │ │ vsub.f64 d15, d15, d6 │ │ │ │ - vstr d1, [sp, #120] @ 0x78 │ │ │ │ - vldr d4, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ - vstr d9, [sp, #96] @ 0x60 │ │ │ │ - vldr d9, [sp, #128] @ 0x80 │ │ │ │ vstr d1, [sp, #184] @ 0xb8 │ │ │ │ vldr d1, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d1, d4, d1 │ │ │ │ vadd.f64 d4, d1, d3 │ │ │ │ vsub.f64 d3, d1, d3 │ │ │ │ vstr d4, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d4, d14, d9 │ │ │ │ @@ -105286,179 +107791,182 @@ │ │ │ │ vstr d9, [sp, #200] @ 0xc8 │ │ │ │ vldr d9, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d14, d14, d6 │ │ │ │ vldr d6, [sp, #32] │ │ │ │ vsub.f64 d2, d9, d2 │ │ │ │ vldr d9, [sp, #168] @ 0xa8 │ │ │ │ vstr d14, [sp, #56] @ 0x38 │ │ │ │ - vstr d2, [sp, #80] @ 0x50 │ │ │ │ + vmov.f64 d10, d2 │ │ │ │ vadd.f64 d2, d14, d2 │ │ │ │ vldr d14, [sp, #176] @ 0xb0 │ │ │ │ + vstr d10, [sp, #80] @ 0x50 │ │ │ │ vstr d2, [sp, #96] @ 0x60 │ │ │ │ vldr d2, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d5, d2, d5 │ │ │ │ vldr d2, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d2, d2, d6 │ │ │ │ - vldr d6, [sp, #48] @ 0x30 │ │ │ │ vstr d5, [sp, #32] │ │ │ │ + vldr d6, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vstr d2, [sp, #40] @ 0x28 │ │ │ │ vstr d5, [sp, #88] @ 0x58 │ │ │ │ vldr d5, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d5, d6, d5 │ │ │ │ vldr d6, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d0, d6, d0 │ │ │ │ - vldr d6, [r4, #-216] @ 0xffffff28 │ │ │ │ vstr d5, [sp, #48] @ 0x30 │ │ │ │ - vstr d0, [sp, #64] @ 0x40 │ │ │ │ + vmov.f64 d6, d0 │ │ │ │ vadd.f64 d0, d5, d0 │ │ │ │ vldr d5, [r4, #-224] @ 0xffffff20 │ │ │ │ + vstr d6, [sp, #64] @ 0x40 │ │ │ │ + vldr d6, [r4, #-216] @ 0xffffff28 │ │ │ │ vmul.f64 d2, d14, d5 │ │ │ │ vstr d0, [sp, #72] @ 0x48 │ │ │ │ + vldr d0, [sp, #152] @ 0x98 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ vmla.f64 d2, d9, d6 │ │ │ │ vmul.f64 d6, d14, d6 │ │ │ │ - vldr d0, [sp, #152] @ 0x98 │ │ │ │ vldr d10, [sp, #160] @ 0xa0 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ vnmls.f64 d6, d9, d5 │ │ │ │ vsub.f64 d5, d0, d2 │ │ │ │ vadd.f64 d0, d0, d2 │ │ │ │ vadd.f64 d9, d10, d6 │ │ │ │ vmov.f64 d14, d0 │ │ │ │ vsub.f64 d0, d10, d6 │ │ │ │ + vldr d10, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d6, d8, d4 │ │ │ │ vadd.f64 d4, d8, d4 │ │ │ │ vmov.f64 d8, #64 @ 0x3e000000 0.125 │ │ │ │ - vldr d10, [sp, #120] @ 0x78 │ │ │ │ + vsub.f64 d7, d10, d7 │ │ │ │ vstr d0, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d2, d4, d8 │ │ │ │ - vsub.f64 d7, d10, d7 │ │ │ │ - vldr d0, [pc, #112] @ 5ff48 │ │ │ │ + vldr d0, [pc, #96] @ 64d38 │ │ │ │ vnmls.f64 d2, d5, d13 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vnmls.f64 d1, d7, d12 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ + vmul.f64 d5, d5, d13 │ │ │ │ vmla.f64 d7, d3, d12 │ │ │ │ vldr d3, [sp, #192] @ 0xc0 │ │ │ │ - vmul.f64 d5, d5, d13 │ │ │ │ vstr d5, [r6] │ │ │ │ vadd.f64 d5, d6, d2 │ │ │ │ vsub.f64 d2, d2, d6 │ │ │ │ vldr d6, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d10, d6, d3 │ │ │ │ vstr d4, [fp] │ │ │ │ vsub.f64 d4, d15, d5 │ │ │ │ vstr d7, [sl] │ │ │ │ - vadd.f64 d7, d1, d2 │ │ │ │ - vldr d5, [sp, #104] @ 0x68 │ │ │ │ - vsub.f64 d1, d1, d2 │ │ │ │ - b.n 5ff58 │ │ │ │ - nop.w │ │ │ │ + b.n 64d48 │ │ │ │ + nop │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ - b.w ff50867a │ │ │ │ - b.n 6063e │ │ │ │ + b.w ff50d46a │ │ │ │ + b.n 6542e │ │ │ │ subs r7, #209 @ 0xd1 │ │ │ │ - orn r0, lr, #3 │ │ │ │ + asrs r0, r1, #10 │ │ │ │ + movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + vadd.f64 d7, d1, d2 │ │ │ │ + vsub.f64 d1, d1, d2 │ │ │ │ + vldr d5, [sp, #104] @ 0x68 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d3, d6 │ │ │ │ - vldr d3, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d6, d10, d8 │ │ │ │ - ldr r3, [sp, #208] @ 0xd0 │ │ │ │ + vldr d3, [sp, #112] @ 0x70 │ │ │ │ vstr d1, [r1] │ │ │ │ vmov.f64 d1, d0 │ │ │ │ - vsub.f64 d2, d5, d3 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ vnmls.f64 d6, d9, d13 │ │ │ │ vadd.f64 d9, d9, d10 │ │ │ │ - vmov.f64 d0, d8 │ │ │ │ vldr d10, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmov.f64 d0, d8 │ │ │ │ + vsub.f64 d2, d5, d3 │ │ │ │ vldr d8, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d3, d2, d11 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ + vmul.f64 d3, d2, d11 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vstr d9, [r5] │ │ │ │ vnmls.f64 d3, d4, d12 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ vmla.f64 d4, d2, d12 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vstr d9, [r5] │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ + vldr d6, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vldr d6, [sp, #200] @ 0xc8 │ │ │ │ vstr d2, [r3] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ vldr d2, [sp, #56] @ 0x38 │ │ │ │ vstr d4, [r3] │ │ │ │ - vsub.f64 d2, d2, d10 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ vldr d4, [sp, #32] │ │ │ │ + vsub.f64 d2, d2, d10 │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d6, d8 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ vstr d3, [r9] │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d5, d6, d0 │ │ │ │ + vsub.f64 d6, d6, d14 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ vmul.f64 d3, d2, d12 │ │ │ │ vmla.f64 d5, d14, d13 │ │ │ │ - vsub.f64 d6, d6, d14 │ │ │ │ + vmul.f64 d6, d6, d13 │ │ │ │ vnmls.f64 d3, d4, d11 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ - vmla.f64 d4, d2, d11 │ │ │ │ - vmul.f64 d6, d6, d13 │ │ │ │ vstr d6, [r3] │ │ │ │ - vsub.f64 d6, d5, d7 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ + vmla.f64 d4, d2, d11 │ │ │ │ + vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vstr d2, [r3] │ │ │ │ ldr r1, [sp, #4] │ │ │ │ vldr d5, [sp, #88] @ 0x58 │ │ │ │ vldr d9, [sp, #136] @ 0x88 │ │ │ │ - vldr d14, [sp, #144] @ 0x90 │ │ │ │ vstr d4, [r1] │ │ │ │ vstr d6, [lr] │ │ │ │ - vldr d6, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d2, d9, d14 │ │ │ │ vstr d3, [r8] │ │ │ │ - ldr r3, [sp, #336] @ 0x150 │ │ │ │ + vldr d6, [sp, #96] @ 0x60 │ │ │ │ + vldr d14, [sp, #144] @ 0x90 │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ vadd.f64 d5, d6, d5 │ │ │ │ vldr d6, [sp, #64] @ 0x40 │ │ │ │ - vmul.f64 d3, d2, d11 │ │ │ │ - adds r3, #1 │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ - str r3, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d2, d9, d14 │ │ │ │ + ldr r3, [sp, #336] @ 0x150 │ │ │ │ vmul.f64 d4, d5, d0 │ │ │ │ vldr d0, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ vldr d1, [sp, #152] @ 0x98 │ │ │ │ + vmul.f64 d3, d2, d11 │ │ │ │ + str r3, [sp, #336] @ 0x150 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ vsub.f64 d6, d0, d6 │ │ │ │ - vnmls.f64 d4, d1, d13 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ + vnmls.f64 d4, d1, d13 │ │ │ │ add r5, r3 │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ vmla.f64 d3, d6, d12 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ add r8, r3 │ │ │ │ @@ -105473,293 +107981,300 @@ │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vstr d2, [r2] │ │ │ │ vstr d5, [r1] │ │ │ │ vstr d6, [ip] │ │ │ │ vstr d7, [r7] │ │ │ │ add r7, r3 │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ - eors r0, r3 │ │ │ │ - ldrd r2, r3, [sp, #336] @ 0x150 │ │ │ │ + ldr r2, [sp, #336] @ 0x150 │ │ │ │ + eor.w r0, r0, r3 │ │ │ │ + ldr r3, [sp, #340] @ 0x154 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 5fb8e │ │ │ │ + bne.w 64974 │ │ │ │ add sp, #228 @ 0xe4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -000600f4 : │ │ │ │ - ldr r2, [pc, #12] @ (60104 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (60108 ) │ │ │ │ +00064f04 : │ │ │ │ + ldr r2, [pc, #12] @ (64f14 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (64f18 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - bne.n 6011c │ │ │ │ - movs r3, r0 │ │ │ │ - @ instruction: 0xfa41ffff │ │ │ │ + @ instruction: 0xf2f80003 │ │ │ │ + ldr??.w pc, [pc, #4095] @ 65f1b │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov sl, r1 │ │ │ │ - mov fp, r2 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub sp, #212 @ 0xd4 │ │ │ │ mov r9, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r2 │ │ │ │ mov r0, r3 │ │ │ │ - ldr.w r3, [pc, #1316] @ 60648 │ │ │ │ - ldrd r2, r1, [sp, #320] @ 0x140 │ │ │ │ - add r3, pc │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub sp, #220 @ 0xdc │ │ │ │ + ldrd r4, r2, [sp, #324] @ 0x144 │ │ │ │ + ldr r1, [sp, #332] @ 0x14c │ │ │ │ + ldr.w r3, [pc, #1340] @ 65488 │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 60728 │ │ │ │ - ldr r2, [sp, #328] @ 0x148 │ │ │ │ - movs r1, #176 @ 0xb0 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 6556a │ │ │ │ + ldr r2, [sp, #336] @ 0x150 │ │ │ │ + mov.w r1, #176 @ 0xb0 │ │ │ │ + vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ mov ip, sl │ │ │ │ mov lr, fp │ │ │ │ - vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #196] @ 0xc4 │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #200] @ 0xc8 │ │ │ │ - ldr.w r2, [pc, #1284] @ 6064c │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #204] @ 0xcc │ │ │ │ + rsb r2, r2, #0 │ │ │ │ + str r2, [sp, #208] @ 0xd0 │ │ │ │ + ldr.w r2, [pc, #1308] @ 6548c │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - ldr r2, [sp, #320] @ 0x140 │ │ │ │ - str.w r9, [sp, #8] │ │ │ │ + str.w r9, [sp, #16] │ │ │ │ + mov r9, r4 │ │ │ │ + ldr r2, [sp, #328] @ 0x148 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #204] @ 0xcc │ │ │ │ - ldr r3, [sp, #312] @ 0x138 │ │ │ │ + str r3, [sp, #212] @ 0xd4 │ │ │ │ + ldr r3, [sp, #320] @ 0x140 │ │ │ │ mla r8, r1, r2, r3 │ │ │ │ mov r1, r0 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + mov r0, r1 │ │ │ │ mov r7, r1 │ │ │ │ vldr d0, [r1] │ │ │ │ - mov r2, r1 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - vldr d8, [ip] │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ vldr d1, [r3] │ │ │ │ - ldr r3, [sp, #316] @ 0x13c │ │ │ │ - vldr d2, [lr] │ │ │ │ - vadd.f64 d13, d8, d0 │ │ │ │ - vsub.f64 d0, d8, d0 │ │ │ │ - lsls r3, r3, #4 │ │ │ │ + mov.w r3, r9, lsl #4 │ │ │ │ add.w sl, ip, r3 │ │ │ │ - add r2, r3 │ │ │ │ - add.w r9, lr, r3 │ │ │ │ + add.w r2, r0, r3 │ │ │ │ + vldr d8, [ip] │ │ │ │ add.w fp, r1, r3 │ │ │ │ - add.w r1, fp, r3 │ │ │ │ - add.w r4, r9, r3 │ │ │ │ - vldr d5, [sl] │ │ │ │ - adds r6, r2, r3 │ │ │ │ + add.w r1, lr, r3 │ │ │ │ vldr d11, [r2] │ │ │ │ + add.w r6, r1, r3 │ │ │ │ + add.w r4, fp, r3 │ │ │ │ add.w r5, sl, r3 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vsub.f64 d15, d1, d2 │ │ │ │ - vldr d4, [r1] │ │ │ │ - vadd.f64 d8, d1, d2 │ │ │ │ + str r2, [sp, #0] │ │ │ │ + add r2, r3 │ │ │ │ + vldr d5, [sl] │ │ │ │ + str r1, [sp, #8] │ │ │ │ + vldr d12, [r1] │ │ │ │ + vadd.f64 d13, d8, d0 │ │ │ │ + vsub.f64 d0, d8, d0 │ │ │ │ + strd r4, r6, [sp, #20] │ │ │ │ + vldr d2, [lr] │ │ │ │ + str r5, [sp, #28] │ │ │ │ vsub.f64 d6, d5, d11 │ │ │ │ - vldr d12, [r9] │ │ │ │ vadd.f64 d11, d5, d11 │ │ │ │ vldr d5, [fp] │ │ │ │ - vadd.f64 d10, d4, d7 │ │ │ │ - vsub.f64 d4, d4, d7 │ │ │ │ - vldr d9, [r6] │ │ │ │ + str r2, [sp, #32] │ │ │ │ + vldr d7, [r6] │ │ │ │ + vstr d0, [sp, #56] @ 0x38 │ │ │ │ + vldr d4, [r4] │ │ │ │ + vsub.f64 d15, d1, d2 │ │ │ │ + vadd.f64 d8, d1, d2 │ │ │ │ + vldr d9, [r2] │ │ │ │ vadd.f64 d3, d5, d12 │ │ │ │ - vldr d1, [r8, #-40] @ 0xffffffd8 │ │ │ │ vsub.f64 d12, d5, d12 │ │ │ │ + add.w r2, r9, r9, lsl #1 │ │ │ │ vldr d5, [r5] │ │ │ │ - vstr d0, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d0, d4, d1 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vadd.f64 d10, d4, d7 │ │ │ │ + vsub.f64 d4, d4, d7 │ │ │ │ vldr d2, [r8, #-48] @ 0xffffffd0 │ │ │ │ + vstr d8, [sp, #64] @ 0x40 │ │ │ │ + add.w r6, ip, r2 │ │ │ │ + add.w r4, r0, r2 │ │ │ │ + vldr d1, [r8, #-40] @ 0xffffffd8 │ │ │ │ vsub.f64 d7, d5, d9 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - str r4, [sp, #16] │ │ │ │ - str r5, [sp, #20] │ │ │ │ + vmul.f64 d0, d4, d1 │ │ │ │ vnmls.f64 d0, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d5, d4, d2 │ │ │ │ - vldr d2, [r8, #-120] @ 0xffffff88 │ │ │ │ vldr d4, [r8, #-128] @ 0xffffff80 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - movs r2, #24 │ │ │ │ - str r6, [sp, #24] │ │ │ │ - vstr d8, [sp, #56] @ 0x38 │ │ │ │ - vstr d0, [sp, #64] @ 0x40 │ │ │ │ - vstr d5, [sp, #72] @ 0x48 │ │ │ │ + vldr d2, [r8, #-120] @ 0xffffff88 │ │ │ │ + vstr d0, [sp, #72] @ 0x48 │ │ │ │ + vstr d5, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d5, d3, d2 │ │ │ │ vnmls.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vldr d2, [r8, #-56] @ 0xffffffc8 │ │ │ │ vmla.f64 d6, d3, d4 │ │ │ │ vldr d3, [r8, #-64] @ 0xffffffc0 │ │ │ │ vmul.f64 d4, d10, d2 │ │ │ │ vnmls.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vmla.f64 d7, d10, d3 │ │ │ │ vadd.f64 d2, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ - vstr d2, [sp, #80] @ 0x50 │ │ │ │ - vldr d2, [pc, #992] @ 60640 │ │ │ │ + vstr d2, [sp, #88] @ 0x58 │ │ │ │ + vldr d2, [pc, #996] @ 65480 │ │ │ │ vmul.f64 d1, d3, d2 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ - vstr d1, [sp, #152] @ 0x98 │ │ │ │ - vstr d9, [sp, #88] @ 0x58 │ │ │ │ - vldr d5, [r8, #-104] @ 0xffffff98 │ │ │ │ + vstr d1, [sp, #160] @ 0xa0 │ │ │ │ + vstr d9, [sp, #96] @ 0x60 │ │ │ │ vldr d6, [r8, #-112] @ 0xffffff90 │ │ │ │ - vstr d4, [sp, #160] @ 0xa0 │ │ │ │ - vmul.f64 d7, d12, d5 │ │ │ │ + vstr d4, [sp, #168] @ 0xa8 │ │ │ │ + vldr d5, [r8, #-104] @ 0xffffff98 │ │ │ │ vldr d4, [r8, #-168] @ 0xffffff58 │ │ │ │ - ldr r0, [sp, #316] @ 0x13c │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + vmul.f64 d7, d12, d5 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + add.w r5, r1, r2 │ │ │ │ + add r2, lr │ │ │ │ + add.w r1, r6, r3 │ │ │ │ vnmls.f64 d7, d11, d6 │ │ │ │ vmul.f64 d11, d11, d5 │ │ │ │ + vldr d5, [r8, #-176] @ 0xffffff50 │ │ │ │ + str r1, [sp, #36] @ 0x24 │ │ │ │ vmla.f64 d11, d12, d6 │ │ │ │ vmul.f64 d6, d15, d4 │ │ │ │ - vldr d5, [r8, #-176] @ 0xffffff50 │ │ │ │ - mul.w r2, r2, r0 │ │ │ │ - add.w r6, ip, r2 │ │ │ │ - adds r4, r7, r2 │ │ │ │ vnmls.f64 d6, d13, d5 │ │ │ │ vmul.f64 d13, d13, d4 │ │ │ │ vmla.f64 d13, d15, d5 │ │ │ │ - adds r5, r1, r2 │ │ │ │ - add r2, lr │ │ │ │ - adds r1, r6, r3 │ │ │ │ - str r1, [sp, #28] │ │ │ │ vadd.f64 d10, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r6] │ │ │ │ vmul.f64 d12, d7, d2 │ │ │ │ vsub.f64 d7, d11, d13 │ │ │ │ + vstr d10, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d11, d11, d13 │ │ │ │ - vstr d10, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d15, d7, d2 │ │ │ │ - vstr d12, [sp, #168] @ 0xa8 │ │ │ │ + vstr d11, [sp, #112] @ 0x70 │ │ │ │ + vstr d12, [sp, #176] @ 0xb0 │ │ │ │ vldr d12, [r2] │ │ │ │ - vstr d11, [sp, #104] @ 0x68 │ │ │ │ vldr d11, [r8, #-88] @ 0xffffffa8 │ │ │ │ - vstr d15, [sp, #176] @ 0xb0 │ │ │ │ + vstr d15, [sp, #184] @ 0xb8 │ │ │ │ vldr d15, [r4] │ │ │ │ vsub.f64 d4, d6, d15 │ │ │ │ vadd.f64 d15, d6, d15 │ │ │ │ vldr d6, [r5] │ │ │ │ vadd.f64 d0, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ vldr d6, [r1] │ │ │ │ - adds r1, r4, r3 │ │ │ │ - str r1, [sp, #32] │ │ │ │ + add.w r1, r4, r3 │ │ │ │ vldr d13, [r1] │ │ │ │ - adds r1, r5, r3 │ │ │ │ str r1, [sp, #40] @ 0x28 │ │ │ │ + add.w r1, r5, r3 │ │ │ │ add r3, r2 │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d9, d0, d11 │ │ │ │ + vldr d8, [r3] │ │ │ │ vsub.f64 d10, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ vldr d6, [r1] │ │ │ │ - lsls r1, r0, #3 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - vldr d8, [r3] │ │ │ │ + mov.w r1, r9, lsl #3 │ │ │ │ add r0, r1 │ │ │ │ - str r0, [sp, #44] @ 0x2c │ │ │ │ - vadd.f64 d2, d6, d8 │ │ │ │ - vsub.f64 d8, d6, d8 │ │ │ │ vldr d7, [r0] │ │ │ │ + str r0, [sp, #52] @ 0x34 │ │ │ │ add.w r0, lr, r1 │ │ │ │ - str r0, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d2, d6, d8 │ │ │ │ + vsub.f64 d8, d6, d8 │ │ │ │ vldr d5, [r0] │ │ │ │ + str r0, [sp, #200] @ 0xc8 │ │ │ │ add.w r0, ip, r1 │ │ │ │ add r1, r7 │ │ │ │ vldr d6, [r0] │ │ │ │ - vadd.f64 d3, d7, d5 │ │ │ │ vldr d1, [r1] │ │ │ │ + vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vldr d1, [r8, #-96] @ 0xffffffa0 │ │ │ │ vnmls.f64 d9, d4, d1 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ - vstr d4, [sp, #112] @ 0x70 │ │ │ │ vldr d1, [r8, #-136] @ 0xffffff78 │ │ │ │ + vstr d4, [sp, #120] @ 0x78 │ │ │ │ vldr d4, [r8, #-144] @ 0xffffff70 │ │ │ │ vmul.f64 d0, d6, d4 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d0, d5, d1 │ │ │ │ vnmls.f64 d6, d5, d4 │ │ │ │ vldr d4, [r8, #-24] @ 0xffffffe8 │ │ │ │ + vmla.f64 d0, d5, d1 │ │ │ │ vldr d5, [r8, #-32] @ 0xffffffe0 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ vmul.f64 d6, d2, d4 │ │ │ │ + vstr d1, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d6, d10, d5 │ │ │ │ vmul.f64 d10, d10, d4 │ │ │ │ + vldr d4, [r8, #-160] @ 0xffffff60 │ │ │ │ vmla.f64 d10, d2, d5 │ │ │ │ vldr d2, [r8, #-152] @ 0xffffff68 │ │ │ │ - vldr d4, [r8, #-160] @ 0xffffff60 │ │ │ │ - vstr d1, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d5, d3, d2 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ + vldr d2, [sp, #88] @ 0x58 │ │ │ │ vmla.f64 d7, d3, d4 │ │ │ │ - vldr d3, [pc, #624] @ 60640 │ │ │ │ - vldr d2, [sp, #80] @ 0x50 │ │ │ │ + vldr d3, [pc, #624] @ 65480 │ │ │ │ vadd.f64 d11, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d4, d7, d10 │ │ │ │ - vadd.f64 d7, d10, d7 │ │ │ │ vldr d5, [r8, #-80] @ 0xffffffb0 │ │ │ │ add.w r8, r8, #176 @ 0xb0 │ │ │ │ - vstr d11, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d4, d7, d10 │ │ │ │ + vadd.f64 d7, d10, d7 │ │ │ │ + vstr d11, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d11, d6, d3 │ │ │ │ + vstr d7, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - vstr d7, [sp, #136] @ 0x88 │ │ │ │ vldr d7, [r8, #-248] @ 0xffffff08 │ │ │ │ + vstr d4, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d6, d12, d7 │ │ │ │ - vstr d4, [sp, #184] @ 0xb8 │ │ │ │ vldr d4, [r8, #-184] @ 0xffffff48 │ │ │ │ vnmls.f64 d6, d15, d5 │ │ │ │ vmul.f64 d15, d15, d7 │ │ │ │ vmul.f64 d7, d8, d4 │ │ │ │ vmla.f64 d15, d12, d5 │ │ │ │ vldr d5, [r8, #-192] @ 0xffffff40 │ │ │ │ vnmls.f64 d7, d13, d5 │ │ │ │ vmul.f64 d13, d13, d4 │ │ │ │ vmla.f64 d13, d8, d5 │ │ │ │ vadd.f64 d10, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #48] @ 0x30 │ │ │ │ + vldr d6, [sp, #56] @ 0x38 │ │ │ │ vmov.f64 d8, d10 │ │ │ │ vsub.f64 d10, d13, d15 │ │ │ │ vmul.f64 d12, d7, d3 │ │ │ │ + vldr d7, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d13, d15, d13 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vldr d7, [sp, #72] @ 0x48 │ │ │ │ - vldr d2, [sp, #96] @ 0x60 │ │ │ │ + vldr d2, [sp, #104] @ 0x68 │ │ │ │ + vstr d8, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d10, d10, d3 │ │ │ │ - vldr d3, [sp, #128] @ 0x80 │ │ │ │ + vldr d3, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d4, d1, d13 │ │ │ │ - vstr d8, [sp, #144] @ 0x90 │ │ │ │ - vldr d1, [sp, #88] @ 0x58 │ │ │ │ + vldr d1, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d5, d9, d3 │ │ │ │ - vldr d3, [sp, #104] @ 0x68 │ │ │ │ + vldr d3, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d15, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ - vldr d3, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d2, d3, d2 │ │ │ │ + vldr d3, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d7, d4, d5 │ │ │ │ + vadd.f64 d2, d3, d2 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vadd.f64 d5, d0, d8 │ │ │ │ - vldr d8, [sp, #56] @ 0x38 │ │ │ │ + vldr d8, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d3, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vadd.f64 d2, d8, d1 │ │ │ │ - vldr d8, [sp, #136] @ 0x88 │ │ │ │ - vldr d1, [sp, #112] @ 0x70 │ │ │ │ + vldr d1, [sp, #120] @ 0x78 │ │ │ │ + vldr d8, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ vadd.f64 d8, d2, d1 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ vadd.f64 d1, d15, d3 │ │ │ │ vsub.f64 d3, d3, d15 │ │ │ │ vmul.f64 d1, d1, d14 │ │ │ │ vmul.f64 d3, d3, d14 │ │ │ │ @@ -105767,423 +108282,426 @@ │ │ │ │ vsub.f64 d1, d2, d4 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vmul.f64 d1, d1, d14 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ vstr d1, [r5] │ │ │ │ ldr r5, [sp, #0] │ │ │ │ vstr d3, [r5] │ │ │ │ - vstr d4, [r9] │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ + vstr d4, [r5] │ │ │ │ vsub.f64 d4, d8, d5 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vstr d4, [r3] │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d15, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d8, [sp, #56] @ 0x38 │ │ │ │ + vldr d8, [sp, #64] @ 0x40 │ │ │ │ + vldr d15, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ - vldr d2, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - vldr d1, [sp, #112] @ 0x70 │ │ │ │ + vldr d1, [sp, #120] @ 0x78 │ │ │ │ + vldr d2, [sp, #128] @ 0x80 │ │ │ │ vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + vldr d4, [sp, #72] @ 0x48 │ │ │ │ vstr d5, [r3] │ │ │ │ vstr d6, [ip] │ │ │ │ vmul.f64 d6, d15, d7 │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ + vldr d5, [sp, #80] @ 0x50 │ │ │ │ vnmls.f64 d6, d8, d14 │ │ │ │ - vldr d8, [sp, #160] @ 0xa0 │ │ │ │ + vldr d8, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d15, d6, d8 │ │ │ │ vadd.f64 d6, d8, d6 │ │ │ │ - vldr d8, [sp, #168] @ 0xa8 │ │ │ │ - vstr d6, [sp, #56] @ 0x38 │ │ │ │ - vmul.f64 d6, d5, d14 │ │ │ │ - vldr d5, [sp, #104] @ 0x68 │ │ │ │ + vldr d8, [sp, #176] @ 0xb0 │ │ │ │ vstr d15, [sp] │ │ │ │ + vstr d6, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d6, d5, d14 │ │ │ │ + vldr d5, [sp, #112] @ 0x70 │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ vsub.f64 d5, d8, d6 │ │ │ │ vadd.f64 d6, d8, d6 │ │ │ │ - vldr d8, [sp, #128] @ 0x80 │ │ │ │ - vstr d6, [sp, #72] @ 0x48 │ │ │ │ + vldr d8, [sp, #136] @ 0x88 │ │ │ │ + vstr d5, [sp, #8] │ │ │ │ + vstr d6, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d6, d2, d14 │ │ │ │ + vldr d2, [sp, #104] @ 0x68 │ │ │ │ + vldr d5, [sp, #160] @ 0xa0 │ │ │ │ vmla.f64 d6, d13, d7 │ │ │ │ - vstr d5, [sp, #32] │ │ │ │ - vldr d5, [sp, #152] @ 0x98 │ │ │ │ - vldr d2, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d15, d6, d12 │ │ │ │ vadd.f64 d13, d12, d6 │ │ │ │ - vldr d12, [sp, #136] @ 0x88 │ │ │ │ + vldr d12, [sp, #144] @ 0x90 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vmul.f64 d7, d12, d7 │ │ │ │ vnmls.f64 d7, d1, d14 │ │ │ │ vsub.f64 d12, d7, d11 │ │ │ │ vadd.f64 d11, d11, d7 │ │ │ │ - vldr d7, [sp, #144] @ 0x90 │ │ │ │ + vldr d7, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vnmls.f64 d7, d0, d14 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ + vldr d0, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d1, d7, d10 │ │ │ │ vadd.f64 d10, d10, d7 │ │ │ │ - vldr d7, [sp, #80] @ 0x50 │ │ │ │ + vldr d7, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vnmls.f64 d7, d0, d14 │ │ │ │ vsub.f64 d0, d7, d5 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ vmul.f64 d6, d8, d6 │ │ │ │ - vldr d8, [sp, #184] @ 0xb8 │ │ │ │ + vldr d8, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d5, d2, d5 │ │ │ │ + vldr d2, [sp, #184] @ 0xb8 │ │ │ │ vnmls.f64 d6, d9, d14 │ │ │ │ - vldr d2, [sp, #176] @ 0xb0 │ │ │ │ vnmls.f64 d5, d4, d14 │ │ │ │ vsub.f64 d3, d6, d8 │ │ │ │ vadd.f64 d6, d8, d6 │ │ │ │ vsub.f64 d4, d5, d2 │ │ │ │ vadd.f64 d5, d2, d5 │ │ │ │ vldr d2, [sp] │ │ │ │ vadd.f64 d8, d1, d4 │ │ │ │ vadd.f64 d2, d2, d12 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vsub.f64 d9, d2, d8 │ │ │ │ vadd.f64 d2, d2, d8 │ │ │ │ vadd.f64 d8, d0, d3 │ │ │ │ vsub.f64 d3, d0, d3 │ │ │ │ vstr d9, [fp] │ │ │ │ - vldr d9, [sp, #32] │ │ │ │ + vldr d9, [sp, #8] │ │ │ │ vstr d2, [r2] │ │ │ │ vsub.f64 d2, d9, d15 │ │ │ │ vadd.f64 d9, d8, d2 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ vstr d9, [sl] │ │ │ │ - b.n 60650 │ │ │ │ + b.n 65490 │ │ │ │ nop │ │ │ │ - ldr r4, [pc, #680] @ (608ec ) │ │ │ │ + nop.w │ │ │ │ + ldr r4, [pc, #680] @ (6572c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ - eors.w r0, sl, r3 │ │ │ │ + lsrs r6, r6, #17 │ │ │ │ + movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ vstr d2, [r4] │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vldr d9, [sp, #32] │ │ │ │ + vldr d9, [sp, #8] │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d1, [sp, #56] @ 0x38 │ │ │ │ - vstr d2, [r2] │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldrd r4, r6, [sp, #20] │ │ │ │ vadd.f64 d15, d9, d15 │ │ │ │ + vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vstr d2, [r3] │ │ │ │ vldr d2, [sp] │ │ │ │ vstr d4, [r7] │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ + vldr d0, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d4, d2, d12 │ │ │ │ - vldr d0, [sp, #72] @ 0x48 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ + ldrd r5, r2, [sp, #28] │ │ │ │ vadd.f64 d6, d0, d13 │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ vsub.f64 d2, d4, d15 │ │ │ │ vadd.f64 d4, d4, d15 │ │ │ │ vstr d2, [lr] │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d4, [r3] │ │ │ │ vsub.f64 d4, d5, d10 │ │ │ │ + mov r3, r0 │ │ │ │ + ldr r0, [sp, #52] @ 0x34 │ │ │ │ vadd.f64 d10, d10, d5 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vsub.f64 d3, d13, d0 │ │ │ │ - vstr d2, [r0] │ │ │ │ - vstr d4, [r6] │ │ │ │ + vstr d2, [r3] │ │ │ │ + vstr d4, [r2] │ │ │ │ vsub.f64 d4, d1, d11 │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vstr d2, [r4] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #328] @ 0x148 │ │ │ │ + vstr d2, [r6] │ │ │ │ vstr d4, [r0] │ │ │ │ vadd.f64 d4, d1, d11 │ │ │ │ - ldr r0, [sp, #192] @ 0xc0 │ │ │ │ + ldrd r0, r3, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d5, d4, d10 │ │ │ │ + add r2, r3 │ │ │ │ + add ip, r3 │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d4, d4, d10 │ │ │ │ + str r2, [sp, #16] │ │ │ │ vstr d5, [r0] │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - vstr d4, [r3] │ │ │ │ + mov r0, r7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - ldr r3, [sp, #320] @ 0x140 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #320] @ 0x140 │ │ │ │ - ldr r3, [sp, #196] @ 0xc4 │ │ │ │ + add r0, r3 │ │ │ │ + add lr, r3 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ + vstr d4, [r4] │ │ │ │ vstr d5, [r5] │ │ │ │ - add r2, r3 │ │ │ │ - add ip, r3 │ │ │ │ - ldr r3, [sp, #200] @ 0xc8 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - mov r2, r7 │ │ │ │ - add r2, r3 │ │ │ │ + eor.w r9, r9, r3 │ │ │ │ + ldr r3, [sp, #332] @ 0x14c │ │ │ │ vstr d6, [r1] │ │ │ │ - add lr, r3 │ │ │ │ - mov r1, r2 │ │ │ │ - ldr r3, [sp, #316] @ 0x13c │ │ │ │ - ldr r2, [sp, #204] @ 0xcc │ │ │ │ - eors r3, r2 │ │ │ │ - str r3, [sp, #316] @ 0x13c │ │ │ │ - ldrd r2, r3, [sp, #320] @ 0x140 │ │ │ │ + mov r1, r0 │ │ │ │ + ldr r2, [sp, #328] @ 0x148 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 6015e │ │ │ │ - add sp, #212 @ 0xd4 │ │ │ │ + bne.w 64f88 │ │ │ │ + add sp, #220 @ 0xdc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -00060734 : │ │ │ │ - ldr r2, [pc, #12] @ (60744 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (60748 ) │ │ │ │ +00065588 : │ │ │ │ + ldr r2, [pc, #12] @ (65598 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (6559c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldmia r2!, {r1, r3, r4, r5, r6, r7} │ │ │ │ - movs r3, r0 │ │ │ │ - ldr??.w pc, [r1, #4095] @ 0xfff │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + stc 0, cr0, [r4], #12 │ │ │ │ + vst4. {d15[0],d17[0],d19[0],d21[0]}, [fp :256] │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov sl, r1 │ │ │ │ + mov r9, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov fp, r2 │ │ │ │ + mov r0, r3 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #348 @ 0x15c │ │ │ │ - mov r4, r3 │ │ │ │ - ldr r3, [pc, #68] @ (607a8 ) │ │ │ │ - ldrd r2, r1, [sp, #456] @ 0x1c8 │ │ │ │ - add r3, pc │ │ │ │ - ldr r5, [sp, #452] @ 0x1c4 │ │ │ │ + ldrd r4, r2, [sp, #452] @ 0x1c4 │ │ │ │ + ldr r1, [sp, #460] @ 0x1cc │ │ │ │ + ldr r3, [pc, #76] @ (65618 ) │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 60fbe │ │ │ │ + add r3, pc │ │ │ │ + bge.w 65e4a │ │ │ │ ldr r2, [sp, #464] @ 0x1d0 │ │ │ │ - movs r1, #240 @ 0xf0 │ │ │ │ + vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ mov ip, sl │ │ │ │ - vldr d14, [pc, #40] @ 607a0 │ │ │ │ mov lr, fp │ │ │ │ - mov r9, r4 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov sl, r4 │ │ │ │ + vldr d14, [pc, #48] @ 65610 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #332] @ 0x14c │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str r2, [sp, #336] @ 0x150 │ │ │ │ - ldr r2, [pc, #36] @ (607ac ) │ │ │ │ - mov sl, r5 │ │ │ │ - vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ + ldr r2, [pc, #44] @ (6561c ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - ldr r2, [sp, #456] @ 0x1c8 │ │ │ │ - str r0, [sp, #4] │ │ │ │ + str.w r9, [sp, #4] │ │ │ │ + mov r9, r0 │ │ │ │ + ldr r2, [sp, #448] @ 0x1c0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #340] @ 0x154 │ │ │ │ - ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ - mla r8, r1, r2, r3 │ │ │ │ - b.n 607b0 │ │ │ │ + ldr r3, [sp, #456] @ 0x1c8 │ │ │ │ + rsb r3, r3, r3, lsl #4 │ │ │ │ + add.w r8, r2, r3, lsl #4 │ │ │ │ + b.n 65620 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 60a5c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 658cc ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #200 @ 0xc8 │ │ │ │ - b.n 60068 │ │ │ │ - movs r3, r0 │ │ │ │ + lsls r0, r7, #23 │ │ │ │ + movs r4, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ mov.w r3, sl, lsl #5 │ │ │ │ ldr r7, [sp, #4] │ │ │ │ add.w r2, ip, r3 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - adds r4, r7, r3 │ │ │ │ - add.w r5, lr, r3 │ │ │ │ + add.w r1, r9, r3 │ │ │ │ vldr d3, [r9] │ │ │ │ - vldr d7, [r0] │ │ │ │ + add.w r4, lr, r3 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r0, r7, r3 │ │ │ │ + str r2, [sp, #8] │ │ │ │ vldr d4, [r2] │ │ │ │ - vldr d6, [r5] │ │ │ │ + mov.w r2, sl, lsl #4 │ │ │ │ + str r0, [sp, #16] │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w fp, r9, r2 │ │ │ │ + strd r1, r4, [sp, #24] │ │ │ │ + add.w r1, ip, r2 │ │ │ │ + add.w r6, fp, r3 │ │ │ │ vldr d2, [r7] │ │ │ │ + add.w r5, r1, r3 │ │ │ │ + str r1, [sp, #32] │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r7, r2 │ │ │ │ + add r2, lr │ │ │ │ vldr d9, [r8, #-120] @ 0xffffff88 │ │ │ │ + add.w r4, r2, r3 │ │ │ │ vldr d10, [r8, #-128] @ 0xffffff80 │ │ │ │ vadd.f64 d8, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [ip] │ │ │ │ - str r2, [sp, #8] │ │ │ │ - mov.w r2, sl, lsl #4 │ │ │ │ - add.w r1, ip, r2 │ │ │ │ - add.w fp, r9, r2 │ │ │ │ vsub.f64 d0, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vldr d3, [lr] │ │ │ │ - adds r6, r1, r3 │ │ │ │ - str r0, [sp, #24] │ │ │ │ - adds r0, r7, r2 │ │ │ │ - add r2, lr │ │ │ │ - str r4, [sp, #16] │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ - add.w r4, fp, r3 │ │ │ │ - str r5, [sp, #28] │ │ │ │ - adds r5, r2, r3 │ │ │ │ - str r1, [sp, #32] │ │ │ │ vnmls.f64 d2, d5, d10 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmla.f64 d5, d8, d10 │ │ │ │ vadd.f64 d9, d0, d2 │ │ │ │ vsub.f64 d8, d3, d5 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ vsub.f64 d3, d0, d2 │ │ │ │ vldr d2, [r8, #-240] @ 0xffffff10 │ │ │ │ - vstr d9, [sp, #288] @ 0x120 │ │ │ │ vstr d5, [sp, #104] @ 0x68 │ │ │ │ + vstr d9, [sp, #288] @ 0x120 │ │ │ │ vstr d3, [sp, #304] @ 0x130 │ │ │ │ vldr d3, [r8, #-232] @ 0xffffff18 │ │ │ │ - vldr d9, [fp] │ │ │ │ vstr d8, [sp, #296] @ 0x128 │ │ │ │ + vldr d9, [fp] │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d1, d3 │ │ │ │ vnmls.f64 d5, d1, d2 │ │ │ │ - vldr d1, [r8, #-104] @ 0xffffff98 │ │ │ │ + vmla.f64 d6, d1, d3 │ │ │ │ vldr d2, [r8, #-112] @ 0xffffff90 │ │ │ │ + vldr d1, [r8, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vmla.f64 d3, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d4, d2 │ │ │ │ - vsub.f64 d4, d5, d3 │ │ │ │ vadd.f64 d0, d5, d3 │ │ │ │ + vsub.f64 d4, d5, d3 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vldr d6, [r1] │ │ │ │ - vldr d7, [r2] │ │ │ │ vstr d4, [sp, #112] @ 0x70 │ │ │ │ + vldr d7, [r2] │ │ │ │ vsub.f64 d4, d6, d9 │ │ │ │ vadd.f64 d9, d6, d9 │ │ │ │ vldr d6, [r0] │ │ │ │ vstr d2, [sp, #120] @ 0x78 │ │ │ │ vstr d1, [sp, #128] @ 0x80 │ │ │ │ vstr d0, [sp, #136] @ 0x88 │ │ │ │ + str r5, [sp, #48] @ 0x30 │ │ │ │ + vldr d3, [r5] │ │ │ │ + add.w r5, r0, r3 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ - str r6, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d3, [r6] │ │ │ │ - adds r6, r0, r3 │ │ │ │ - vldr d10, [r4] │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ + vldr d10, [r6] │ │ │ │ + strd r2, r6, [sp, #56] @ 0x38 │ │ │ │ + mov.w r2, sl, lsl #3 │ │ │ │ + vldr d7, [r5] │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + add.w r5, r9, r2 │ │ │ │ + add.w r6, lr, r2 │ │ │ │ vldr d8, [r8, #-184] @ 0xffffff48 │ │ │ │ - vldr d7, [r6] │ │ │ │ + add.w r0, r7, r2 │ │ │ │ + str r4, [sp, #68] @ 0x44 │ │ │ │ vsub.f64 d5, d3, d10 │ │ │ │ vadd.f64 d10, d3, d10 │ │ │ │ - vldr d3, [r5] │ │ │ │ + vldr d3, [r4] │ │ │ │ + add.w r4, ip, r2 │ │ │ │ + sub.w r2, r2, sl │ │ │ │ + add.w r1, r4, r3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vmul.f64 d2, d1, d8 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ - mov.w r2, sl, lsl #3 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - add.w r6, r9, r2 │ │ │ │ + str r1, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d0, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vldr d3, [r8, #-192] @ 0xffffff40 │ │ │ │ - str r5, [sp, #68] @ 0x44 │ │ │ │ - add.w r5, ip, r2 │ │ │ │ - str r4, [sp, #60] @ 0x3c │ │ │ │ - adds r4, r7, r2 │ │ │ │ vnmls.f64 d2, d4, d3 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vldr d8, [r8, #-56] @ 0xffffffc8 │ │ │ │ vmla.f64 d4, d1, d3 │ │ │ │ vldr d1, [r8, #-64] @ 0xffffffc0 │ │ │ │ - add r2, lr │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ - adds r0, r6, r3 │ │ │ │ vmul.f64 d3, d0, d8 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - str r0, [sp, #76] @ 0x4c │ │ │ │ - movs r7, #56 @ 0x38 │ │ │ │ - str r1, [sp, #72] @ 0x48 │ │ │ │ vnmls.f64 d3, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vmla.f64 d5, d0, d1 │ │ │ │ vadd.f64 d11, d2, d3 │ │ │ │ vsub.f64 d13, d2, d3 │ │ │ │ vldr d3, [r8, #-168] @ 0xffffff58 │ │ │ │ - vadd.f64 d15, d4, d5 │ │ │ │ vldr d2, [r8, #-40] @ 0xffffffd8 │ │ │ │ + vadd.f64 d15, d4, d5 │ │ │ │ vstr d11, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d11, d4, d5 │ │ │ │ - vldr d4, [r8, #-176] @ 0xffffff50 │ │ │ │ vmul.f64 d5, d9, d3 │ │ │ │ - vstr d13, [sp, #312] @ 0x138 │ │ │ │ + vldr d4, [r8, #-176] @ 0xffffff50 │ │ │ │ vstr d15, [sp, #152] @ 0x98 │ │ │ │ + vstr d13, [sp, #312] @ 0x138 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r8, #-48] @ 0xffffffd0 │ │ │ │ vnmls.f64 d6, d9, d4 │ │ │ │ vmul.f64 d4, d10, d2 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d9, [r0] │ │ │ │ - adds r0, r4, r3 │ │ │ │ - add r3, r2 │ │ │ │ vnmls.f64 d7, d10, d3 │ │ │ │ vldr d3, [r1] │ │ │ │ + add.w r1, r5, r3 │ │ │ │ + vldr d9, [r1] │ │ │ │ + str r1, [sp, #76] @ 0x4c │ │ │ │ + add.w r1, r0, r3 │ │ │ │ + add r3, r6 │ │ │ │ vadd.f64 d10, d5, d4 │ │ │ │ vsub.f64 d8, d4, d5 │ │ │ │ vsub.f64 d5, d3, d9 │ │ │ │ vadd.f64 d9, d3, d9 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ vsub.f64 d15, d6, d7 │ │ │ │ + vldr d6, [r4] │ │ │ │ vstr d10, [sp, #160] @ 0xa0 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vldr d10, [r6] │ │ │ │ - vldr d7, [r2] │ │ │ │ + vldr d10, [r5] │ │ │ │ vstr d8, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d4, d6, d10 │ │ │ │ - vadd.f64 d10, d6, d10 │ │ │ │ - vldr d6, [r4] │ │ │ │ + vldr d7, [r6] │ │ │ │ vstr d13, [sp, #176] @ 0xb0 │ │ │ │ vstr d15, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d1, d6, d7 │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d4, d6, d10 │ │ │ │ + vadd.f64 d10, d6, d10 │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ + vldr d2, [r3] │ │ │ │ vldr d0, [r8, #-216] @ 0xffffff28 │ │ │ │ + vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d2, [r3] │ │ │ │ - vldr d7, [r0] │ │ │ │ - mul.w r0, r7, sl │ │ │ │ - vmul.f64 d8, d1, d0 │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ - add.w r1, ip, r0 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, ip, r2 │ │ │ │ str r1, [sp, #84] @ 0x54 │ │ │ │ vadd.f64 d3, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vldr d2, [r8, #-224] @ 0xffffff20 │ │ │ │ - add r7, r0 │ │ │ │ - str r7, [sp, #92] @ 0x5c │ │ │ │ + vmul.f64 d8, d1, d0 │ │ │ │ vnmls.f64 d8, d4, d2 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ vldr d0, [r8, #-88] @ 0xffffffa8 │ │ │ │ vmla.f64 d4, d1, d2 │ │ │ │ vldr d1, [r8, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d2, d3, d0 │ │ │ │ vnmls.f64 d2, d5, d1 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vmla.f64 d5, d3, d1 │ │ │ │ vadd.f64 d0, d8, d2 │ │ │ │ vsub.f64 d15, d8, d2 │ │ │ │ + vldr d2, [r8, #-72] @ 0xffffffb8 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ vadd.f64 d13, d4, d5 │ │ │ │ vldr d4, [r8, #-208] @ 0xffffff30 │ │ │ │ - vldr d2, [r8, #-72] @ 0xffffffb8 │ │ │ │ vstr d0, [sp, #192] @ 0xc0 │ │ │ │ + vstr d13, [sp, #200] @ 0xc8 │ │ │ │ vstr d3, [sp, #320] @ 0x140 │ │ │ │ vldr d3, [r8, #-200] @ 0xffffff38 │ │ │ │ - vstr d13, [sp, #200] @ 0xc8 │ │ │ │ vstr d15, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d5, d10, d3 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vldr d3, [r8, #-80] @ 0xffffffb0 │ │ │ │ vnmls.f64 d6, d10, d4 │ │ │ │ vmul.f64 d4, d9, d2 │ │ │ │ @@ -106191,96 +108709,100 @@ │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vnmls.f64 d7, d9, d3 │ │ │ │ vadd.f64 d10, d5, d4 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d10, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d7, d4, d5 │ │ │ │ + vstr d1, [sp, #224] @ 0xe0 │ │ │ │ vstr d6, [sp, #232] @ 0xe8 │ │ │ │ vldr d6, [r1] │ │ │ │ - add.w r1, r9, r0 │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ - add r0, lr │ │ │ │ - vstr d7, [sp, #240] @ 0xf0 │ │ │ │ + add.w r1, r9, r2 │ │ │ │ + mov r7, r1 │ │ │ │ vldr d10, [r1] │ │ │ │ - vldr d7, [r0] │ │ │ │ - vstr d1, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d4, d6, d10 │ │ │ │ + add.w r1, sl, sl, lsl #1 │ │ │ │ + str r7, [sp, #88] @ 0x58 │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vstr d7, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d5, d6, d10 │ │ │ │ vadd.f64 d10, d6, d10 │ │ │ │ + add r7, r2 │ │ │ │ + add r2, lr │ │ │ │ vldr d6, [r7] │ │ │ │ - movs r7, #24 │ │ │ │ - mul.w r1, r7, sl │ │ │ │ - vadd.f64 d1, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ + str r7, [sp, #92] @ 0x5c │ │ │ │ add.w r7, ip, r1 │ │ │ │ + vldr d9, [r2] │ │ │ │ str r7, [sp, #96] @ 0x60 │ │ │ │ - vldr d3, [r7] │ │ │ │ + vldr d4, [r7] │ │ │ │ add.w r7, r9, r1 │ │ │ │ + vldr d7, [r7] │ │ │ │ str r7, [sp, #100] @ 0x64 │ │ │ │ - vldr d9, [r7] │ │ │ │ ldr r7, [sp, #4] │ │ │ │ + vadd.f64 d1, d6, d9 │ │ │ │ + vsub.f64 d9, d6, d9 │ │ │ │ + vsub.f64 d6, d4, d7 │ │ │ │ + vadd.f64 d4, d4, d7 │ │ │ │ add r7, r1 │ │ │ │ add r1, lr │ │ │ │ str r7, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d5, d3, d9 │ │ │ │ - vadd.f64 d9, d3, d9 │ │ │ │ vldr d7, [r7] │ │ │ │ - vldr d8, [r8, #-24] @ 0xffffffe8 │ │ │ │ vldr d3, [r1] │ │ │ │ + vldr d8, [r8, #-24] @ 0xffffffe8 │ │ │ │ ldr r7, [sp, #4] │ │ │ │ - vmul.f64 d2, d1, d8 │ │ │ │ vadd.f64 d0, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vldr d3, [r8, #-32] @ 0xffffffe0 │ │ │ │ - vnmls.f64 d2, d4, d3 │ │ │ │ - vmul.f64 d4, d4, d8 │ │ │ │ + vmul.f64 d2, d1, d8 │ │ │ │ + vnmls.f64 d2, d5, d3 │ │ │ │ + vmul.f64 d5, d5, d8 │ │ │ │ vldr d8, [r8, #-152] @ 0xffffff68 │ │ │ │ - vmla.f64 d4, d1, d3 │ │ │ │ + vmla.f64 d5, d1, d3 │ │ │ │ vldr d1, [r8, #-160] @ 0xffffff60 │ │ │ │ vmul.f64 d3, d0, d8 │ │ │ │ - vnmls.f64 d3, d5, d1 │ │ │ │ - vmul.f64 d5, d5, d8 │ │ │ │ - vmla.f64 d5, d0, d1 │ │ │ │ + vnmls.f64 d3, d6, d1 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vmla.f64 d6, d0, d1 │ │ │ │ vldr d1, [sp, #128] @ 0x80 │ │ │ │ vldr d0, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d8, d2, d3 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - vadd.f64 d13, d4, d5 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ vldr d2, [r8, #-136] @ 0xffffff78 │ │ │ │ + vadd.f64 d13, d5, d6 │ │ │ │ + vsub.f64 d15, d5, d6 │ │ │ │ + vldr d5, [r8, #-16] │ │ │ │ + vstr d8, [sp, #248] @ 0xf8 │ │ │ │ vstr d3, [sp, #256] @ 0x100 │ │ │ │ vldr d3, [r8, #-8] │ │ │ │ - vstr d4, [sp, #264] @ 0x108 │ │ │ │ - vldr d4, [r8, #-16] │ │ │ │ - vmul.f64 d5, d10, d3 │ │ │ │ - vstr d8, [sp, #248] @ 0xf8 │ │ │ │ - vmla.f64 d5, d6, d4 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ + vstr d15, [sp, #264] @ 0x108 │ │ │ │ + vmul.f64 d6, d10, d3 │ │ │ │ + vmla.f64 d6, d9, d5 │ │ │ │ + vmul.f64 d9, d9, d3 │ │ │ │ vldr d3, [r8, #-144] @ 0xffffff70 │ │ │ │ add.w r8, r8, #240 @ 0xf0 │ │ │ │ - vnmls.f64 d6, d10, d4 │ │ │ │ - vmul.f64 d4, d9, d2 │ │ │ │ - vmla.f64 d4, d7, d3 │ │ │ │ + vnmls.f64 d9, d10, d5 │ │ │ │ + vmul.f64 d5, d4, d2 │ │ │ │ + vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vldr d2, [sp, #216] @ 0xd8 │ │ │ │ - vnmls.f64 d7, d9, d3 │ │ │ │ - vldr d3, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d9, d5, d4 │ │ │ │ - vsub.f64 d15, d4, d5 │ │ │ │ + vnmls.f64 d7, d4, d3 │ │ │ │ vldr d4, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d10, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vstr d9, [sp, #272] @ 0x110 │ │ │ │ - vldr d9, [sp, #288] @ 0x120 │ │ │ │ - vldr d5, [sp, #272] @ 0x110 │ │ │ │ - vstr d7, [sp, #280] @ 0x118 │ │ │ │ + vldr d3, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d10, d6, d5 │ │ │ │ + vsub.f64 d15, d5, d6 │ │ │ │ + vstr d10, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d10, d9, d7 │ │ │ │ + vsub.f64 d9, d9, d7 │ │ │ │ vldr d7, [sp, #192] @ 0xc0 │ │ │ │ + vldr d5, [sp, #272] @ 0x110 │ │ │ │ + vstr d9, [sp, #280] @ 0x118 │ │ │ │ + vldr d9, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d6, d7, d8 │ │ │ │ vadd.f64 d5, d2, d5 │ │ │ │ vldr d2, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d6, d7, d8 │ │ │ │ vadd.f64 d7, d9, d3 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d3, d6, d10 │ │ │ │ vldr d6, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ @@ -106303,134 +108825,134 @@ │ │ │ │ vadd.f64 d2, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vmul.f64 d2, d2, d12 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ vstr d2, [r7] │ │ │ │ ldr r7, [sp, #88] @ 0x58 │ │ │ │ vstr d4, [r7] │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r2] │ │ │ │ vsub.f64 d5, d0, d6 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ ldr r7, [sp, #100] @ 0x64 │ │ │ │ - vldr d3, [sp, #144] @ 0x90 │ │ │ │ - vldr d2, [sp, #152] @ 0x98 │ │ │ │ - vmul.f64 d5, d5, d12 │ │ │ │ vldr d4, [sp, #112] @ 0x70 │ │ │ │ + vmul.f64 d5, d5, d12 │ │ │ │ vmul.f64 d6, d6, d12 │ │ │ │ - ldr r0, [sp, #40] @ 0x28 │ │ │ │ + vldr d3, [sp, #144] @ 0x90 │ │ │ │ + vldr d2, [sp, #152] @ 0x98 │ │ │ │ vstr d5, [r1] │ │ │ │ vsub.f64 d5, d1, d7 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vstr d5, [r7] │ │ │ │ - vstr d6, [r1] │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ vldr d6, [sp, #200] @ 0xc8 │ │ │ │ vldr d5, [sp, #104] @ 0x68 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vsub.f64 d13, d13, d6 │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d9, d3 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ + vsub.f64 d13, d13, d6 │ │ │ │ vsub.f64 d6, d5, d2 │ │ │ │ - vldr d5, [sp, #232] @ 0xe8 │ │ │ │ vldr d2, [sp, #216] @ 0xd8 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ + vldr d5, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d1, d13, d7 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ vldr d13, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d9, d7, d12 │ │ │ │ vldr d7, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d1, d1, d12 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d10, d5 │ │ │ │ - vldr d5, [sp, #272] @ 0x110 │ │ │ │ vldr d10, [sp, #160] @ 0xa0 │ │ │ │ - vsub.f64 d5, d2, d5 │ │ │ │ + vldr d5, [sp, #272] @ 0x110 │ │ │ │ vmul.f64 d6, d6, d12 │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ + vsub.f64 d5, d2, d5 │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d4, d10 │ │ │ │ vldr d4, [sp, #128] @ 0x80 │ │ │ │ vldr d10, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d2, d4, d10 │ │ │ │ - vldr d10, [pc, #708] @ 60fc8 │ │ │ │ + vldr d10, [pc, #732] @ 65e68 │ │ │ │ vsub.f64 d4, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vadd.f64 d2, d0, d4 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vadd.f64 d8, d1, d2 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ vstr d8, [r1] │ │ │ │ - ldr r1, [sp, #76] @ 0x4c │ │ │ │ - vstr d2, [r1] │ │ │ │ + vstr d2, [r2] │ │ │ │ vadd.f64 d2, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vsub.f64 d1, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vstr d1, [r3] │ │ │ │ - vstr d6, [r0] │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ + vstr d6, [r3] │ │ │ │ vsub.f64 d6, d3, d4 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ vmov.f64 d4, d10 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d6, [r6] │ │ │ │ vadd.f64 d6, d9, d7 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ - vstr d3, [r1] │ │ │ │ + vstr d3, [r3] │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ vstr d6, [r3] │ │ │ │ - vldr d5, [sp, #312] @ 0x138 │ │ │ │ - vldr d0, [sp, #320] @ 0x140 │ │ │ │ + vstr d7, [r5] │ │ │ │ vldr d9, [sp, #208] @ 0xd0 │ │ │ │ - vstr d7, [r6] │ │ │ │ + vldr d5, [sp, #312] @ 0x138 │ │ │ │ vldr d7, [sp, #296] @ 0x128 │ │ │ │ + vldr d0, [sp, #320] @ 0x140 │ │ │ │ + ldr r6, [sp, #60] @ 0x3c │ │ │ │ vldr d3, [sp, #256] @ 0x100 │ │ │ │ - vldr d6, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d10, d7, d5 │ │ │ │ vadd.f64 d2, d7, d5 │ │ │ │ vsub.f64 d5, d9, d0 │ │ │ │ + vldr d6, [sp, #304] @ 0x130 │ │ │ │ vldr d9, [sp, #264] @ 0x108 │ │ │ │ vldr d8, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d13, d6, d11 │ │ │ │ + vmul.f64 d2, d2, d12 │ │ │ │ + vmul.f64 d10, d10, d12 │ │ │ │ vldr d1, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d13, d6, d11 │ │ │ │ vadd.f64 d11, d6, d11 │ │ │ │ vadd.f64 d7, d3, d9 │ │ │ │ vldr d6, [sp, #136] @ 0x88 │ │ │ │ vmov.f64 d3, d4 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ vmul.f64 d13, d13, d12 │ │ │ │ - vmul.f64 d2, d2, d12 │ │ │ │ - vadd.f64 d6, d6, d1 │ │ │ │ - vldr d1, [pc, #516] @ 60fd0 │ │ │ │ + vmul.f64 d11, d11, d12 │ │ │ │ vadd.f64 d9, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [sp, #120] @ 0x78 │ │ │ │ - vmul.f64 d11, d11, d12 │ │ │ │ - vmul.f64 d10, d10, d12 │ │ │ │ + vadd.f64 d6, d6, d1 │ │ │ │ + vldr d1, [pc, #520] @ 65e70 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vmul.f64 d9, d9, d4 │ │ │ │ vmul.f64 d4, d7, d1 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vmla.f64 d7, d6, d1 │ │ │ │ vnmls.f64 d4, d6, d14 │ │ │ │ + vmla.f64 d7, d6, d1 │ │ │ │ vldr d6, [sp, #208] @ 0xd0 │ │ │ │ - vstr d7, [sp, #40] @ 0x28 │ │ │ │ vstr d4, [sp, #32] │ │ │ │ vadd.f64 d4, d0, d6 │ │ │ │ - vldr d0, [sp, #264] @ 0x108 │ │ │ │ vldr d6, [sp, #256] @ 0x100 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d0, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d6, d0, d6 │ │ │ │ vldr d0, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d7, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vldr d4, [sp, #280] @ 0x118 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ @@ -106442,803 +108964,801 @@ │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ vnmls.f64 d4, d3, d0 │ │ │ │ vmov.f64 d8, d1 │ │ │ │ vldr d1, [sp, #224] @ 0xe0 │ │ │ │ vmla.f64 d8, d3, d14 │ │ │ │ vldr d3, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d15, d1, d15 │ │ │ │ - vstr d4, [sp, #16] │ │ │ │ vmul.f64 d1, d15, d14 │ │ │ │ - vldr d4, [sp, #280] @ 0x118 │ │ │ │ vmul.f64 d15, d15, d0 │ │ │ │ + vstr d4, [sp, #16] │ │ │ │ + vldr d4, [sp, #280] @ 0x118 │ │ │ │ vstr d8, [sp, #8] │ │ │ │ vsub.f64 d3, d4, d3 │ │ │ │ vldr d4, [sp, #168] @ 0xa8 │ │ │ │ vmla.f64 d1, d3, d0 │ │ │ │ vnmls.f64 d15, d3, d14 │ │ │ │ vldr d3, [sp, #136] @ 0x88 │ │ │ │ vstr d1, [sp, #48] @ 0x30 │ │ │ │ vldr d1, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d1, d3, d1 │ │ │ │ vldr d3, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ vmul.f64 d3, d4, d14 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - vmla.f64 d4, d1, d14 │ │ │ │ vnmls.f64 d3, d1, d0 │ │ │ │ + vmla.f64 d4, d1, d14 │ │ │ │ vadd.f64 d0, d13, d9 │ │ │ │ vsub.f64 d9, d13, d9 │ │ │ │ vadd.f64 d1, d8, d3 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d1, d1, d0 │ │ │ │ - vstr d8, [r5] │ │ │ │ - vstr d1, [r3] │ │ │ │ + vstr d8, [r4] │ │ │ │ + vstr d1, [r6] │ │ │ │ vadd.f64 d1, d2, d7 │ │ │ │ - vldr d0, [sp, #16] │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ + vldr d0, [sp, #16] │ │ │ │ + ldrd r1, r4, [sp, #24] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d0, d0, d4 │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ - ldr r5, [sp, #28] │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ ldr r7, [sp, #92] @ 0x5c │ │ │ │ vsub.f64 d8, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ vldr d0, [sp, #16] │ │ │ │ vstr d8, [r3] │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ vldr d8, [sp, #8] │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ - vstr d1, [r4] │ │ │ │ - vsub.f64 d3, d3, d8 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ + vstr d1, [r0] │ │ │ │ vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vldr d0, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d3, d3, d8 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d2, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vadd.f64 d3, d9, d4 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ vstr d2, [r2] │ │ │ │ vldr d2, [sp, #32] │ │ │ │ - vstr d7, [r3] │ │ │ │ - vstr d3, [r1] │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ + vstr d7, [r2] │ │ │ │ vadd.f64 d7, d2, d0 │ │ │ │ + vstr d3, [r3] │ │ │ │ vstr d4, [fp] │ │ │ │ vadd.f64 d4, d11, d6 │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d11, d11, d6 │ │ │ │ - ldr r1, [sp, #84] @ 0x54 │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d4, d1, d15 │ │ │ │ vsub.f64 d15, d15, d1 │ │ │ │ vstr d3, [r3] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d7, [r1] │ │ │ │ vadd.f64 d7, d10, d5 │ │ │ │ - ldr r3, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d10, d10, d5 │ │ │ │ + ldr r1, [sp, #84] @ 0x54 │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d3, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d3, [r5] │ │ │ │ + vstr d3, [r4] │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d2, d0 │ │ │ │ ldr r3, [sp, #456] @ 0x1c8 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #456] @ 0x1c8 │ │ │ │ vsub.f64 d5, d10, d7 │ │ │ │ vadd.f64 d10, d10, d7 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ vadd.f64 d7, d11, d15 │ │ │ │ vsub.f64 d15, d15, d11 │ │ │ │ + str r3, [sp, #456] @ 0x1c8 │ │ │ │ vstr d5, [lr] │ │ │ │ vstr d10, [r7] │ │ │ │ vstr d7, [r1] │ │ │ │ vstr d15, [r9] │ │ │ │ ldr r3, [sp, #332] @ 0x14c │ │ │ │ ldr r7, [sp, #4] │ │ │ │ + ldr r2, [sp, #456] @ 0x1c8 │ │ │ │ add ip, r3 │ │ │ │ add r7, r3 │ │ │ │ ldr r3, [sp, #336] @ 0x150 │ │ │ │ str r7, [sp, #4] │ │ │ │ add lr, r3 │ │ │ │ add r9, r3 │ │ │ │ ldr r3, [sp, #340] @ 0x154 │ │ │ │ eor.w sl, sl, r3 │ │ │ │ - ldrd r2, r3, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r3, [sp, #460] @ 0x1cc │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 607b0 │ │ │ │ + bne.w 65620 │ │ │ │ add sp, #348 @ 0x15c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 61248 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 660e8 ) │ │ │ │ subs r7, #214 @ 0xd6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #221 @ 0xdd │ │ │ │ │ │ │ │ -00060fd8 : │ │ │ │ - ldr r2, [pc, #12] @ (60fe8 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (60fec ) │ │ │ │ +00065e78 : │ │ │ │ + ldr r2, [pc, #12] @ (65e88 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (65e8c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - stmia r2!, {r1, r2, r7} │ │ │ │ + b.n 66654 │ │ │ │ movs r3, r0 │ │ │ │ - bl fffcefee │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r3 │ │ │ │ + bl fff81e8e │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r2 │ │ │ │ mov r5, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w sp, sp, #788 @ 0x314 │ │ │ │ - mov r4, r0 │ │ │ │ - mov.w r0, #496 @ 0x1f0 │ │ │ │ - mov r6, r2 │ │ │ │ - ldr.w r2, [pc, #3820] @ 61ef8 │ │ │ │ + ldrd r2, ip, [sp, #888] @ 0x378 │ │ │ │ ldr r3, [sp, #896] @ 0x380 │ │ │ │ - add r2, pc │ │ │ │ - ldr.w ip, [sp, #892] @ 0x37c │ │ │ │ - subs r1, r3, #1 │ │ │ │ - ldr r3, [sp, #888] @ 0x378 │ │ │ │ - mla fp, r0, r1, r3 │ │ │ │ - ldrd r3, r1, [sp, #896] @ 0x380 │ │ │ │ - cmp r3, r1 │ │ │ │ - bge.w 623e6 │ │ │ │ + ldr.w r1, [pc, #3900] @ 66df8 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + rsb r3, r3, r3, lsl #5 │ │ │ │ + add r1, pc │ │ │ │ + add.w r0, r2, r3, lsl #4 │ │ │ │ + ldrd r3, r2, [sp, #896] @ 0x380 │ │ │ │ + cmp r3, r2 │ │ │ │ + bge.w 672f8 │ │ │ │ ldr r3, [sp, #904] @ 0x388 │ │ │ │ - mov lr, r7 │ │ │ │ - mov r8, ip │ │ │ │ - mov r7, r5 │ │ │ │ - mov ip, r6 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov sl, ip │ │ │ │ + mov lr, r5 │ │ │ │ + mov r8, r6 │ │ │ │ + mov r9, r7 │ │ │ │ + mov ip, r4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #772] @ 0x304 │ │ │ │ - negs r3, r3 │ │ │ │ + rsb r3, r3, #0 │ │ │ │ str r3, [sp, #776] @ 0x308 │ │ │ │ - ldr.w r3, [pc, #3776] @ 61efc │ │ │ │ - ldr r3, [r2, r3] │ │ │ │ - str r4, [sp, #0] │ │ │ │ + ldr.w r3, [pc, #3852] @ 66dfc │ │ │ │ + ldr r3, [r1, r3] │ │ │ │ + str r0, [sp, #0] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #780] @ 0x30c │ │ │ │ - mov.w r3, r8, lsl #5 │ │ │ │ - vldr d7, [fp, #128] @ 0x80 │ │ │ │ - add.w r1, lr, r3 │ │ │ │ - str r1, [sp, #20] │ │ │ │ - adds r2, r7, r3 │ │ │ │ - add.w r5, ip, r3 │ │ │ │ - vldr d1, [r7] │ │ │ │ - movs r6, #96 @ 0x60 │ │ │ │ - vldr d15, [r1] │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ + mov.w r3, sl, lsl #5 │ │ │ │ + vldr d1, [lr] │ │ │ │ + add.w r0, sl, sl, lsl #1 │ │ │ │ + add.w r2, lr, r3 │ │ │ │ + add.w r1, r9, r3 │ │ │ │ + vldr d14, [r9] │ │ │ │ + add.w r4, ip, r3 │ │ │ │ + add.w r5, r8, r3 │ │ │ │ vldr d2, [r2] │ │ │ │ - adds r0, r1, r3 │ │ │ │ + str r2, [sp, #8] │ │ │ │ + mov.w r2, r0, lsl #5 │ │ │ │ + vldr d4, [r4] │ │ │ │ + strd r1, r4, [sp, #20] │ │ │ │ + add.w r6, lr, r2 │ │ │ │ + add.w r7, r9, r2 │ │ │ │ + vldr d15, [r1] │ │ │ │ + add.w r4, ip, r2 │ │ │ │ + str r6, [sp, #32] │ │ │ │ vldr d10, [r5] │ │ │ │ - vldr d14, [lr] │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ + strd r7, r4, [sp, #44] @ 0x2c │ │ │ │ vadd.f64 d5, d2, d15 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - vldr d4, [r0] │ │ │ │ - mul.w r2, r6, r8 │ │ │ │ - vldr d13, [r1] │ │ │ │ - mov r6, r1 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - str r0, [sp, #24] │ │ │ │ + vldr d13, [ip] │ │ │ │ + vsub.f64 d15, d2, d15 │ │ │ │ + str r0, [sp, #260] @ 0x104 │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ vsub.f64 d6, d4, d10 │ │ │ │ vadd.f64 d10, d4, d10 │ │ │ │ - vldr d4, [fp, #136] @ 0x88 │ │ │ │ - add.w r0, lr, r2 │ │ │ │ - add r1, r2 │ │ │ │ - add r2, ip │ │ │ │ - vldr d9, [r4] │ │ │ │ - vsub.f64 d15, d2, d15 │ │ │ │ + vldr d9, [r6] │ │ │ │ + add.w r6, r8, r2 │ │ │ │ + mov.w r2, sl, lsl #6 │ │ │ │ + vldr d2, [r1] │ │ │ │ + add.w r5, lr, r2 │ │ │ │ + vldr d4, [r1, #136] @ 0x88 │ │ │ │ + str r5, [sp, #56] @ 0x38 │ │ │ │ + vldr d7, [r1, #128] @ 0x80 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + vldr d11, [r7] │ │ │ │ + add.w r7, r9, r2 │ │ │ │ vmul.f64 d0, d5, d4 │ │ │ │ - vldr d2, [fp] │ │ │ │ + vldr d12, [r6] │ │ │ │ vmla.f64 d0, d6, d7 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - vldr d4, [ip] │ │ │ │ - vldr d11, [r0] │ │ │ │ - vldr d12, [r2] │ │ │ │ + vldr d4, [r8] │ │ │ │ vnmls.f64 d6, d5, d7 │ │ │ │ + vldr d7, [r1, #8] │ │ │ │ vadd.f64 d5, d1, d14 │ │ │ │ - vldr d7, [fp, #8] │ │ │ │ vsub.f64 d3, d4, d13 │ │ │ │ - vadd.f64 d13, d4, d13 │ │ │ │ vsub.f64 d14, d1, d14 │ │ │ │ - vldr d1, [r1] │ │ │ │ + vldr d1, [r4] │ │ │ │ + vadd.f64 d13, d4, d13 │ │ │ │ + add.w r4, ip, r2 │ │ │ │ vmul.f64 d4, d5, d7 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ + vstr d6, [sp] │ │ │ │ + vnmls.f64 d4, d3, d2 │ │ │ │ vmla.f64 d5, d3, d7 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ + vldr d3, [r1, #384] @ 0x180 │ │ │ │ + vadd.f64 d2, d9, d11 │ │ │ │ vsub.f64 d7, d1, d12 │ │ │ │ vadd.f64 d12, d1, d12 │ │ │ │ - vldr d1, [fp, #392] @ 0x188 │ │ │ │ - mov.w r2, r8, lsl #6 │ │ │ │ - vnmls.f64 d4, d3, d2 │ │ │ │ - vadd.f64 d2, d9, d11 │ │ │ │ - vldr d3, [fp, #384] @ 0x180 │ │ │ │ + vldr d1, [r1, #392] @ 0x188 │ │ │ │ vsub.f64 d11, d9, d11 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - str r1, [sp, #48] @ 0x30 │ │ │ │ - add.w r1, lr, r2 │ │ │ │ vmul.f64 d8, d2, d1 │ │ │ │ - str r0, [sp, #44] @ 0x2c │ │ │ │ + vstr d5, [sp, #80] @ 0x50 │ │ │ │ vmla.f64 d8, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - add r2, ip │ │ │ │ - str r4, [sp, #32] │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vstr d6, [sp] │ │ │ │ - vstr d5, [sp, #80] @ 0x50 │ │ │ │ vmov.f64 d5, d8 │ │ │ │ vstr d7, [sp, #96] @ 0x60 │ │ │ │ vldr d7, [r5] │ │ │ │ - str r1, [sp, #68] @ 0x44 │ │ │ │ - vldr d8, [r1] │ │ │ │ - vldr d1, [r2] │ │ │ │ - vldr d2, [r0] │ │ │ │ + add.w r5, r8, r2 │ │ │ │ + mov.w r2, sl, lsl #4 │ │ │ │ + strd r7, r4, [sp, #68] @ 0x44 │ │ │ │ + vldr d8, [r7] │ │ │ │ + add.w fp, r9, r2 │ │ │ │ + add.w r6, r8, r2 │ │ │ │ + vstr d5, [sp, #88] @ 0x58 │ │ │ │ + vldr d1, [r5] │ │ │ │ + str r5, [sp, #76] @ 0x4c │ │ │ │ + add.w r5, ip, r2 │ │ │ │ + vldr d2, [r4] │ │ │ │ + add.w r4, lr, r2 │ │ │ │ + sub.w r2, r2, sl │ │ │ │ + add.w r7, r4, r3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d6, [r1, #264] @ 0x108 │ │ │ │ vadd.f64 d9, d7, d8 │ │ │ │ - vldr d6, [fp, #264] @ 0x108 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ - vldr d8, [fp, #256] @ 0x100 │ │ │ │ + vldr d8, [r1, #256] @ 0x100 │ │ │ │ vsub.f64 d3, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vstr d5, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d1, d9, d6 │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ - str r2, [sp, #76] @ 0x4c │ │ │ │ - mov.w r2, r8, lsl #4 │ │ │ │ vmla.f64 d1, d3, d8 │ │ │ │ vmul.f64 d3, d3, d6 │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add.w r9, lr, r2 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - add.w sl, ip, r2 │ │ │ │ - add.w r4, r9, r3 │ │ │ │ - adds r2, r1, r3 │ │ │ │ vnmls.f64 d3, d9, d8 │ │ │ │ vadd.f64 d8, d0, d5 │ │ │ │ - adds r5, r0, r3 │ │ │ │ vsub.f64 d9, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vsub.f64 d6, d9, d8 │ │ │ │ vadd.f64 d5, d9, d8 │ │ │ │ - vldr d9, [sp, #96] @ 0x60 │ │ │ │ vldr d8, [sp] │ │ │ │ + vldr d9, [sp, #96] @ 0x60 │ │ │ │ vstr d6, [sp, #632] @ 0x278 │ │ │ │ vldr d6, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vstr d5, [sp, #640] @ 0x280 │ │ │ │ vadd.f64 d9, d6, d3 │ │ │ │ vadd.f64 d6, d8, d9 │ │ │ │ vsub.f64 d5, d9, d8 │ │ │ │ - vldr d9, [sp, #96] @ 0x60 │ │ │ │ vldr d8, [sp, #88] @ 0x58 │ │ │ │ + vldr d9, [sp, #96] @ 0x60 │ │ │ │ + vstr d5, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d0, d8, d0 │ │ │ │ vstr d6, [sp, #648] @ 0x288 │ │ │ │ vldr d6, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d0, d8, d0 │ │ │ │ - vstr d5, [sp, #272] @ 0x110 │ │ │ │ vsub.f64 d5, d6, d3 │ │ │ │ vldr d6, [sp] │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ vadd.f64 d3, d0, d5 │ │ │ │ vsub.f64 d1, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vstr d3, [sp, #656] @ 0x290 │ │ │ │ vsub.f64 d3, d5, d0 │ │ │ │ - vldr d5, [fp, #240] @ 0xf0 │ │ │ │ + vldr d5, [r1, #240] @ 0xf0 │ │ │ │ vstr d4, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d4, [fp, #248] @ 0xf8 │ │ │ │ + vldr d4, [r1, #248] @ 0xf8 │ │ │ │ vstr d3, [sp, #664] @ 0x298 │ │ │ │ vstr d1, [sp, #672] @ 0x2a0 │ │ │ │ vmul.f64 d6, d2, d4 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmla.f64 d7, d2, d5 │ │ │ │ - vldr d5, [fp, #120] @ 0x78 │ │ │ │ vadd.f64 d2, d14, d6 │ │ │ │ vsub.f64 d0, d13, d7 │ │ │ │ vadd.f64 d7, d13, d7 │ │ │ │ vsub.f64 d13, d14, d6 │ │ │ │ - vldr d6, [fp, #112] @ 0x70 │ │ │ │ + vldr d6, [r1, #112] @ 0x70 │ │ │ │ vstr d2, [sp, #280] @ 0x118 │ │ │ │ - vstr d7, [sp, #296] @ 0x128 │ │ │ │ - vmul.f64 d7, d10, d5 │ │ │ │ vstr d0, [sp, #288] @ 0x120 │ │ │ │ + vstr d7, [sp, #296] @ 0x128 │ │ │ │ vstr d13, [sp, #304] @ 0x130 │ │ │ │ + vldr d5, [r1, #120] @ 0x78 │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ + str r5, [sp, #88] @ 0x58 │ │ │ │ + vldr d4, [r1, #376] @ 0x178 │ │ │ │ + str r6, [sp, #96] @ 0x60 │ │ │ │ + vldr d13, [r1, #200] @ 0xc8 │ │ │ │ + vmul.f64 d7, d10, d5 │ │ │ │ + str r7, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d7, d15, d6 │ │ │ │ vmul.f64 d15, d15, d5 │ │ │ │ - vldr d5, [fp, #368] @ 0x170 │ │ │ │ + vldr d5, [r1, #368] @ 0x170 │ │ │ │ vmla.f64 d15, d10, d6 │ │ │ │ - vldr d4, [fp, #376] @ 0x178 │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ - vldr d13, [fp, #200] @ 0xc8 │ │ │ │ vmul.f64 d6, d12, d4 │ │ │ │ - str r0, [sp, #88] @ 0x58 │ │ │ │ - str r2, [sp, #96] @ 0x60 │ │ │ │ - str r4, [sp, #104] @ 0x68 │ │ │ │ - str r5, [sp, #108] @ 0x6c │ │ │ │ vnmls.f64 d6, d11, d5 │ │ │ │ vmul.f64 d11, d11, d4 │ │ │ │ vmla.f64 d11, d12, d5 │ │ │ │ - vldr d12, [fp, #184] @ 0xb8 │ │ │ │ + vldr d12, [r1, #184] @ 0xb8 │ │ │ │ vadd.f64 d10, d7, d6 │ │ │ │ vsub.f64 d14, d7, d6 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, fp, r3 │ │ │ │ + vldr d7, [fp] │ │ │ │ + str r4, [sp, #108] @ 0x6c │ │ │ │ vadd.f64 d4, d15, d11 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vldr d7, [r9] │ │ │ │ vsub.f64 d11, d15, d11 │ │ │ │ - vldr d15, [fp, #72] @ 0x48 │ │ │ │ - add.w r1, sl, r3 │ │ │ │ + vldr d15, [r1, #72] @ 0x48 │ │ │ │ vstr d10, [sp, #312] @ 0x138 │ │ │ │ + vldr d10, [r1, #56] @ 0x38 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ - vstr d4, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d4, [sl] │ │ │ │ - vldr d7, [r0] │ │ │ │ - adds r0, r4, r3 │ │ │ │ - vldr d10, [fp, #56] @ 0x38 │ │ │ │ vstr d14, [sp, #320] @ 0x140 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add r5, r3 │ │ │ │ + vstr d4, [sp, #328] @ 0x148 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add r6, r3 │ │ │ │ + vstr d11, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [fp, #48] @ 0x30 │ │ │ │ - vstr d11, [sp, #336] @ 0x150 │ │ │ │ + vldr d4, [r1, #48] @ 0x30 │ │ │ │ vmul.f64 d1, d3, d10 │ │ │ │ vmul.f64 d10, d5, d10 │ │ │ │ + vnmls.f64 d1, d5, d4 │ │ │ │ + vldr d5, [r1, #64] @ 0x40 │ │ │ │ vmla.f64 d10, d3, d4 │ │ │ │ vmul.f64 d3, d6, d15 │ │ │ │ vmul.f64 d15, d7, d15 │ │ │ │ - vnmls.f64 d1, d5, d4 │ │ │ │ - vldr d5, [fp, #64] @ 0x40 │ │ │ │ - vldr d4, [r1] │ │ │ │ + vldr d4, [r6] │ │ │ │ vmla.f64 d3, d7, d5 │ │ │ │ - vnmls.f64 d15, d6, d5 │ │ │ │ vldr d7, [r4] │ │ │ │ - adds r4, r5, r3 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r3 │ │ │ │ + vnmls.f64 d15, d6, d5 │ │ │ │ + add r4, r3 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add r7, r3 │ │ │ │ + vstr d1, [sp] │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [r5] │ │ │ │ - adds r5, r1, r3 │ │ │ │ - vstr d1, [sp] │ │ │ │ - vstr d3, [sp, #144] @ 0x90 │ │ │ │ + vstr d3, [sp, #152] @ 0x98 │ │ │ │ + vstr d15, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [fp, #176] @ 0xb0 │ │ │ │ + vldr d4, [r1, #176] @ 0xb0 │ │ │ │ vmul.f64 d11, d6, d13 │ │ │ │ - vstr d15, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d14, d3, d12 │ │ │ │ - vmul.f64 d13, d7, d13 │ │ │ │ vmul.f64 d12, d5, d12 │ │ │ │ - vmla.f64 d12, d3, d4 │ │ │ │ + vmul.f64 d13, d7, d13 │ │ │ │ vnmls.f64 d14, d5, d4 │ │ │ │ - vldr d5, [fp, #192] @ 0xc0 │ │ │ │ + vldr d5, [r1, #192] @ 0xc0 │ │ │ │ + vmla.f64 d12, d3, d4 │ │ │ │ vmla.f64 d11, d7, d5 │ │ │ │ vnmls.f64 d13, d6, d5 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d6, [r2] │ │ │ │ + vldr d6, [r7] │ │ │ │ + vldr d7, [r4] │ │ │ │ + strd r5, r6, [sp, #112] @ 0x70 │ │ │ │ + add r5, r3 │ │ │ │ + add r6, r3 │ │ │ │ + vldr d2, [r1, #312] @ 0x138 │ │ │ │ + strd r7, r4, [sp, #120] @ 0x78 │ │ │ │ + add r7, r3 │ │ │ │ + vldr d5, [r6] │ │ │ │ + strd r5, r6, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - str r1, [sp, #112] @ 0x70 │ │ │ │ - vldr d5, [r5] │ │ │ │ - vldr d2, [fp, #312] @ 0x138 │ │ │ │ - str r2, [sp, #116] @ 0x74 │ │ │ │ - add r2, r3 │ │ │ │ + vldr d7, [r5] │ │ │ │ + str r7, [sp, #136] @ 0x88 │ │ │ │ + vldr d1, [r7] │ │ │ │ + add.w r7, r4, r3 │ │ │ │ + add.w r4, r5, r3 │ │ │ │ + add r3, r6 │ │ │ │ + vldr d8, [r1, #432] @ 0x1b0 │ │ │ │ + strd r7, r4, [sp, #140] @ 0x8c │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [fp, #304] @ 0x130 │ │ │ │ - str r0, [sp, #120] @ 0x78 │ │ │ │ - add r0, r3 │ │ │ │ - vldr d1, [r2] │ │ │ │ + vldr d5, [r1, #304] @ 0x130 │ │ │ │ + str r3, [sp, #148] @ 0x94 │ │ │ │ + vldr d15, [r1, #440] @ 0x1b8 │ │ │ │ vmul.f64 d0, d3, d2 │ │ │ │ - str r4, [sp, #124] @ 0x7c │ │ │ │ - add r4, r3 │ │ │ │ - adds r3, r5, r3 │ │ │ │ - vldr d15, [fp, #440] @ 0x1b8 │ │ │ │ - vldr d8, [fp, #432] @ 0x1b0 │ │ │ │ vnmls.f64 d0, d4, d5 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ - vldr d2, [fp, #328] @ 0x148 │ │ │ │ + vldr d2, [r1, #328] @ 0x148 │ │ │ │ vmla.f64 d4, d3, d5 │ │ │ │ - vldr d5, [fp, #320] @ 0x140 │ │ │ │ - str r2, [sp, #132] @ 0x84 │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ + vldr d5, [r1, #320] @ 0x140 │ │ │ │ vmul.f64 d3, d6, d2 │ │ │ │ - str r0, [sp, #136] @ 0x88 │ │ │ │ vmla.f64 d3, d7, d5 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vldr d2, [r3] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - str r4, [sp, #140] @ 0x8c │ │ │ │ - str r5, [sp, #128] @ 0x80 │ │ │ │ + mov.w r3, sl, lsl #3 │ │ │ │ + add.w r6, lr, r3 │ │ │ │ + add.w r5, ip, r3 │ │ │ │ vnmls.f64 d7, d6, d5 │ │ │ │ - vldr d6, [r0] │ │ │ │ - str r3, [sp, #160] @ 0xa0 │ │ │ │ - mov.w r3, r8, lsl #3 │ │ │ │ - adds r5, r7, r3 │ │ │ │ - add.w r1, lr, r3 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, r8, r3 │ │ │ │ vsub.f64 d5, d1, d6 │ │ │ │ vadd.f64 d1, d1, d6 │ │ │ │ vldr d6, [r4] │ │ │ │ - adds r0, r6, r2 │ │ │ │ vadd.f64 d9, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vmul.f64 d2, d9, d15 │ │ │ │ vnmls.f64 d2, d5, d8 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ - vldr d15, [fp, #456] @ 0x1c8 │ │ │ │ + vldr d15, [r1, #456] @ 0x1c8 │ │ │ │ vmla.f64 d5, d9, d8 │ │ │ │ - vldr d9, [fp, #448] @ 0x1c0 │ │ │ │ + vldr d9, [r1, #448] @ 0x1c0 │ │ │ │ vmul.f64 d8, d1, d15 │ │ │ │ vmla.f64 d8, d6, d9 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vnmls.f64 d6, d1, d9 │ │ │ │ vldr d1, [sp] │ │ │ │ vadd.f64 d9, d1, d0 │ │ │ │ vadd.f64 d1, d10, d4 │ │ │ │ vsub.f64 d4, d10, d4 │ │ │ │ vstr d9, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d9, d12, d5 │ │ │ │ + vsub.f64 d5, d5, d12 │ │ │ │ vstr d1, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d1, d14, d2 │ │ │ │ - vsub.f64 d5, d5, d12 │ │ │ │ vsub.f64 d2, d2, d14 │ │ │ │ vstr d9, [sp, #360] @ 0x168 │ │ │ │ - vldr d9, [sp, #144] @ 0x90 │ │ │ │ - vstr d1, [sp, #368] @ 0x170 │ │ │ │ + vldr d9, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d12, d5, d2 │ │ │ │ vsub.f64 d14, d5, d2 │ │ │ │ + vstr d1, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d1, d9, d3 │ │ │ │ vadd.f64 d9, d11, d8 │ │ │ │ vsub.f64 d11, d11, d8 │ │ │ │ - vstr d12, [sp, #400] @ 0x190 │ │ │ │ vadd.f64 d15, d1, d9 │ │ │ │ vstr d15, [sp, #688] @ 0x2b0 │ │ │ │ vsub.f64 d15, d9, d1 │ │ │ │ vsub.f64 d1, d6, d13 │ │ │ │ vadd.f64 d13, d13, d6 │ │ │ │ - vstr d15, [sp, #376] @ 0x178 │ │ │ │ vadd.f64 d8, d1, d11 │ │ │ │ vsub.f64 d11, d1, d11 │ │ │ │ + vstr d15, [sp, #376] @ 0x178 │ │ │ │ + vldr d9, [sp, #152] @ 0x98 │ │ │ │ + str r6, [sp, #152] @ 0x98 │ │ │ │ + vldr d1, [sp, #160] @ 0xa0 │ │ │ │ + strd r5, r7, [sp, #168] @ 0xa8 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r9, r3 │ │ │ │ + vsub.f64 d3, d3, d9 │ │ │ │ + str r6, [sp, #160] @ 0xa0 │ │ │ │ vstr d8, [sp, #384] @ 0x180 │ │ │ │ - vstr d11, [sp, #392] @ 0x188 │ │ │ │ - vstr d14, [sp, #408] @ 0x198 │ │ │ │ - vldr d1, [sp, #152] @ 0x98 │ │ │ │ - vldr d9, [sp, #144] @ 0x90 │ │ │ │ - vldr d6, [r5] │ │ │ │ vsub.f64 d15, d1, d7 │ │ │ │ vadd.f64 d5, d1, d7 │ │ │ │ - vsub.f64 d3, d3, d9 │ │ │ │ vldr d1, [sp] │ │ │ │ - str r5, [sp, #144] @ 0x90 │ │ │ │ - adds r5, r6, r3 │ │ │ │ - add r3, ip │ │ │ │ - str r3, [sp, #168] @ 0xa8 │ │ │ │ + vstr d11, [sp, #392] @ 0x188 │ │ │ │ + vstr d12, [sp, #400] @ 0x190 │ │ │ │ + vstr d14, [sp, #408] @ 0x198 │ │ │ │ + vsub.f64 d7, d3, d15 │ │ │ │ vsub.f64 d0, d1, d0 │ │ │ │ vadd.f64 d2, d5, d13 │ │ │ │ - vsub.f64 d7, d3, d15 │ │ │ │ vsub.f64 d13, d13, d5 │ │ │ │ - str r1, [sp, #152] @ 0x98 │ │ │ │ - str r5, [sp, #164] @ 0xa4 │ │ │ │ vsub.f64 d10, d0, d4 │ │ │ │ vadd.f64 d4, d0, d4 │ │ │ │ vstr d7, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d7, d3, d15 │ │ │ │ vstr d2, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d2, [fp, #24] │ │ │ │ - vstr d4, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d2, [r1, #24] │ │ │ │ + vstr d13, [sp, #424] @ 0x1a8 │ │ │ │ vstr d7, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vldr d4, [r3] │ │ │ │ - adds r3, r7, r2 │ │ │ │ - str r3, [sp, #172] @ 0xac │ │ │ │ + vldr d7, [r6] │ │ │ │ + vstr d4, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d4, [r7] │ │ │ │ + mul.w r7, r0, sl │ │ │ │ + vstr d10, [sp, #448] @ 0x1c0 │ │ │ │ + add.w r4, lr, r7 │ │ │ │ + add.w r6, r9, r7 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [r5] │ │ │ │ - str r0, [sp, #180] @ 0xb4 │ │ │ │ - vstr d13, [sp, #424] @ 0x1a8 │ │ │ │ + str r4, [sp, #176] @ 0xb0 │ │ │ │ + add.w r5, ip, r7 │ │ │ │ + add r7, r8 │ │ │ │ + str r6, [sp, #180] @ 0xb4 │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [fp, #16] │ │ │ │ - vstr d10, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d4, [r1, #16] │ │ │ │ vmul.f64 d1, d3, d2 │ │ │ │ vnmls.f64 d1, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d3, d4 │ │ │ │ - vldr d4, [fp, #40] @ 0x28 │ │ │ │ - vmul.f64 d3, d6, d4 │ │ │ │ + vldr d4, [r1, #40] @ 0x28 │ │ │ │ vmov.f64 d15, d1 │ │ │ │ - vstr d5, [sp, #216] @ 0xd8 │ │ │ │ - vldr d5, [fp, #32] │ │ │ │ + vmul.f64 d3, d6, d4 │ │ │ │ + vstr d5, [sp, #208] @ 0xd0 │ │ │ │ + vldr d5, [r1, #32] │ │ │ │ vmla.f64 d3, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vnmls.f64 d7, d6, d5 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, lr, r2 │ │ │ │ - add r2, ip │ │ │ │ - str r3, [sp, #176] @ 0xb0 │ │ │ │ - vldr d4, [r2] │ │ │ │ - vstr d3, [sp, #224] @ 0xe0 │ │ │ │ - vstr d7, [sp, #232] @ 0xe8 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r3, sl │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + sub.w r3, r3, sl │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vstr d3, [sp, #216] @ 0xd8 │ │ │ │ + vstr d7, [sp, #224] @ 0xe0 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, lr, r4 │ │ │ │ + strd r5, r6, [sp, #184] @ 0xb8 │ │ │ │ + vldr d4, [r7] │ │ │ │ + vstr d1, [sp] │ │ │ │ + vldr d1, [r1, #144] @ 0x90 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - adds r1, r7, r3 │ │ │ │ - add.w r5, lr, r3 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r9, r4 │ │ │ │ + vldr d10, [r1, #408] @ 0x198 │ │ │ │ + vldr d12, [r1, #424] @ 0x1a8 │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [fp, #400] @ 0x190 │ │ │ │ - adds r0, r6, r3 │ │ │ │ - vldr d10, [fp, #408] @ 0x198 │ │ │ │ - add r3, ip │ │ │ │ - vldr d12, [fp, #424] @ 0x1a8 │ │ │ │ - vldr d2, [fp, #280] @ 0x118 │ │ │ │ + vldr d2, [r1, #280] @ 0x118 │ │ │ │ + vldr d4, [r1, #400] @ 0x190 │ │ │ │ + vmul.f64 d11, d6, d12 │ │ │ │ + vldr d14, [r1, #152] @ 0x98 │ │ │ │ vmul.f64 d13, d3, d10 │ │ │ │ vmul.f64 d10, d5, d10 │ │ │ │ - vmul.f64 d11, d6, d12 │ │ │ │ vmul.f64 d12, d7, d12 │ │ │ │ - vmla.f64 d10, d3, d4 │ │ │ │ - str r3, [sp, #196] @ 0xc4 │ │ │ │ - str r1, [sp, #184] @ 0xb8 │ │ │ │ vnmls.f64 d13, d5, d4 │ │ │ │ - vldr d5, [fp, #416] @ 0x1a0 │ │ │ │ - vldr d4, [r3] │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - str r5, [sp, #188] @ 0xbc │ │ │ │ + vldr d5, [r1, #416] @ 0x1a0 │ │ │ │ + vmla.f64 d10, d3, d4 │ │ │ │ vmla.f64 d11, d7, d5 │ │ │ │ + vldr d7, [r6] │ │ │ │ vnmls.f64 d12, d6, d5 │ │ │ │ - vldr d7, [r1] │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ + add.w r6, ip, r4 │ │ │ │ + add r4, r8 │ │ │ │ vldr d6, [r5] │ │ │ │ - adds r1, r7, r3 │ │ │ │ - add.w r5, lr, r3 │ │ │ │ - str r0, [sp, #192] @ 0xc0 │ │ │ │ + strd r5, r6, [sp, #192] @ 0xc0 │ │ │ │ + add.w r5, sl, sl, lsl #2 │ │ │ │ + vldr d4, [r4] │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - adds r0, r6, r3 │ │ │ │ - vldr d0, [r1] │ │ │ │ - add r3, ip │ │ │ │ - vldr d14, [fp, #152] @ 0x98 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, lr, r5 │ │ │ │ + vldr d0, [r6] │ │ │ │ + str r6, [sp, #200] @ 0xc8 │ │ │ │ + add.w r6, r9, r5 │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [fp, #272] @ 0x110 │ │ │ │ - vldr d1, [fp, #144] @ 0x90 │ │ │ │ - str r1, [sp, #200] @ 0xc8 │ │ │ │ + vldr d4, [r1, #272] @ 0x110 │ │ │ │ + str r6, [sp, #204] @ 0xcc │ │ │ │ vmul.f64 d9, d3, d2 │ │ │ │ - str r5, [sp, #204] @ 0xcc │ │ │ │ - str r6, [sp, #0] │ │ │ │ - str r0, [sp, #240] @ 0xf0 │ │ │ │ - vstr d15, [sp, #208] @ 0xd0 │ │ │ │ vnmls.f64 d9, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ - vldr d2, [fp, #296] @ 0x128 │ │ │ │ + vldr d2, [r1, #296] @ 0x128 │ │ │ │ vmla.f64 d5, d3, d4 │ │ │ │ - vldr d4, [fp, #288] @ 0x120 │ │ │ │ + vldr d4, [r1, #288] @ 0x120 │ │ │ │ vmul.f64 d3, d7, d2 │ │ │ │ vmla.f64 d3, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vldr d2, [r3] │ │ │ │ vnmls.f64 d6, d7, d4 │ │ │ │ - vldr d4, [r5] │ │ │ │ - movs r5, #120 @ 0x78 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add.w r6, ip, r5 │ │ │ │ + add r5, r8 │ │ │ │ + str r6, [sp, #232] @ 0xe8 │ │ │ │ + vldr d2, [r5] │ │ │ │ vsub.f64 d7, d0, d4 │ │ │ │ vadd.f64 d0, d0, d4 │ │ │ │ - vldr d4, [r0] │ │ │ │ - mul.w r5, r5, r8 │ │ │ │ - movs r0, #88 @ 0x58 │ │ │ │ - adds r1, r7, r5 │ │ │ │ - add.w r4, lr, r5 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add.w r6, lr, r2 │ │ │ │ vadd.f64 d8, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ - mul.w r0, r0, r8 │ │ │ │ vmul.f64 d2, d8, d14 │ │ │ │ vnmls.f64 d2, d7, d1 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vldr d14, [fp, #168] @ 0xa8 │ │ │ │ + vldr d14, [r1, #168] @ 0xa8 │ │ │ │ vmla.f64 d7, d8, d1 │ │ │ │ - vldr d8, [fp, #160] @ 0xa0 │ │ │ │ + vldr d8, [r1, #160] @ 0xa0 │ │ │ │ vmul.f64 d1, d0, d14 │ │ │ │ vmla.f64 d1, d4, d8 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ vnmls.f64 d4, d0, d8 │ │ │ │ vadd.f64 d8, d15, d9 │ │ │ │ vadd.f64 d0, d13, d2 │ │ │ │ vsub.f64 d2, d2, d13 │ │ │ │ vstr d8, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d14, d8, d0 │ │ │ │ vstr d0, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d0, [sp, #216] @ 0xd8 │ │ │ │ vstr d14, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d0, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d14, d0, d5 │ │ │ │ vadd.f64 d0, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vstr d14, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d8, d14, d0 │ │ │ │ - vldr d14, [sp, #224] @ 0xe0 │ │ │ │ + vstr d14, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d14, [sp, #216] @ 0xd8 │ │ │ │ vstr d0, [sp, #496] @ 0x1f0 │ │ │ │ - vadd.f64 d0, d14, d3 │ │ │ │ - vsub.f64 d3, d3, d14 │ │ │ │ vstr d8, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d8, d11, d1 │ │ │ │ vsub.f64 d1, d1, d11 │ │ │ │ + vadd.f64 d0, d14, d3 │ │ │ │ + vsub.f64 d3, d3, d14 │ │ │ │ vadd.f64 d15, d0, d8 │ │ │ │ vstr d15, [sp, #512] @ 0x200 │ │ │ │ vsub.f64 d15, d8, d0 │ │ │ │ vsub.f64 d0, d12, d4 │ │ │ │ vadd.f64 d4, d12, d4 │ │ │ │ - vstr d15, [sp, #696] @ 0x2b8 │ │ │ │ vadd.f64 d11, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - vldr d0, [sp, #216] @ 0xd8 │ │ │ │ - str r4, [sp, #216] @ 0xd8 │ │ │ │ + vldr d0, [sp, #208] @ 0xd0 │ │ │ │ + str r6, [sp, #208] @ 0xd0 │ │ │ │ vstr d11, [sp, #520] @ 0x208 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ - vldr d11, [sp, #232] @ 0xe8 │ │ │ │ + vldr d11, [sp, #224] @ 0xe0 │ │ │ │ vstr d1, [sp, #528] @ 0x210 │ │ │ │ + vstr d15, [sp, #696] @ 0x2b8 │ │ │ │ + vadd.f64 d13, d5, d2 │ │ │ │ vadd.f64 d1, d11, d6 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ - vadd.f64 d13, d5, d2 │ │ │ │ + vstr d13, [sp, #712] @ 0x2c8 │ │ │ │ vsub.f64 d11, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vldr d6, [sp, #208] @ 0xd0 │ │ │ │ + vldr d6, [sp] │ │ │ │ vadd.f64 d12, d1, d4 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ - str r1, [sp, #208] @ 0xd0 │ │ │ │ - vstr d13, [sp, #712] @ 0x2c8 │ │ │ │ vsub.f64 d9, d6, d9 │ │ │ │ - vldr d6, [r1] │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r9, r2 │ │ │ │ vstr d4, [sp, #704] @ 0x2c0 │ │ │ │ vsub.f64 d4, d5, d2 │ │ │ │ - adds r6, r1, r5 │ │ │ │ - add r5, ip │ │ │ │ + str r6, [sp, #216] @ 0xd8 │ │ │ │ + vldr d2, [r1, #472] @ 0x1d8 │ │ │ │ + vstr d3, [sp, #552] @ 0x228 │ │ │ │ vsub.f64 d10, d9, d7 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ - vstr d3, [sp, #552] @ 0x228 │ │ │ │ + vstr d12, [sp, #536] @ 0x218 │ │ │ │ + vstr d11, [sp, #544] @ 0x220 │ │ │ │ vstr d4, [sp, #720] @ 0x2d0 │ │ │ │ - vldr d4, [r5] │ │ │ │ + vstr d10, [sp, #728] @ 0x2d8 │ │ │ │ vstr d7, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d7, [r4] │ │ │ │ - movs r4, #56 @ 0x38 │ │ │ │ - vldr d2, [fp, #472] @ 0x1d8 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, ip, r2 │ │ │ │ + add r2, r8 │ │ │ │ + vldr d4, [r2] │ │ │ │ str r6, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [r6] │ │ │ │ - adds r6, r7, r0 │ │ │ │ - vstr d12, [sp, #536] @ 0x218 │ │ │ │ - mul.w r4, r4, r8 │ │ │ │ - str r6, [sp, #232] @ 0xe8 │ │ │ │ + mov.w r6, #88 @ 0x58 │ │ │ │ + mul.w r6, r6, sl │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [fp, #464] @ 0x1d0 │ │ │ │ - vstr d11, [sp, #544] @ 0x220 │ │ │ │ - vstr d10, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d4, [r1, #464] @ 0x1d0 │ │ │ │ + add.w r0, lr, r6 │ │ │ │ vmul.f64 d1, d3, d2 │ │ │ │ vnmls.f64 d1, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d3, d4 │ │ │ │ - vldr d4, [fp, #488] @ 0x1e8 │ │ │ │ - vmul.f64 d3, d6, d4 │ │ │ │ + vldr d4, [r1, #488] @ 0x1e8 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ + vmul.f64 d3, d6, d4 │ │ │ │ vmov.f64 d9, d5 │ │ │ │ - vldr d5, [fp, #480] @ 0x1e0 │ │ │ │ + vldr d5, [r1, #480] @ 0x1e0 │ │ │ │ vmla.f64 d3, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vnmls.f64 d7, d6, d5 │ │ │ │ vmov.f64 d10, d3 │ │ │ │ vstr d7, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d6, [r6] │ │ │ │ - add.w r6, lr, r0 │ │ │ │ - str r6, [sp, #244] @ 0xf4 │ │ │ │ - vldr d2, [fp, #344] @ 0x158 │ │ │ │ - vldr d7, [r6] │ │ │ │ - adds r6, r1, r0 │ │ │ │ - add r0, ip │ │ │ │ - str r6, [sp, #248] @ 0xf8 │ │ │ │ - vldr d12, [fp, #216] @ 0xd8 │ │ │ │ + str r0, [sp, #236] @ 0xec │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r9, r6 │ │ │ │ + str r1, [sp, #0] │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #240] @ 0xf0 │ │ │ │ + add.w r0, ip, r6 │ │ │ │ + add r6, r8 │ │ │ │ + vldr d2, [r1, #344] @ 0x158 │ │ │ │ + str r0, [sp, #244] @ 0xf4 │ │ │ │ + vldr d4, [r6] │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d4, [r0] │ │ │ │ - vldr d7, [r6] │ │ │ │ - adds r6, r7, r4 │ │ │ │ - str r6, [sp, #252] @ 0xfc │ │ │ │ - vldr d11, [fp, #232] @ 0xe8 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, lr, r3 │ │ │ │ + str r0, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [fp, #336] @ 0x150 │ │ │ │ + vldr d4, [r1, #336] @ 0x150 │ │ │ │ vmul.f64 d1, d3, d2 │ │ │ │ vnmls.f64 d1, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d3, d4 │ │ │ │ - vldr d4, [fp, #360] @ 0x168 │ │ │ │ - vmul.f64 d3, d6, d4 │ │ │ │ + vldr d4, [r1, #360] @ 0x168 │ │ │ │ vmov.f64 d8, d1 │ │ │ │ + vmul.f64 d3, d6, d4 │ │ │ │ vstr d5, [sp, #592] @ 0x250 │ │ │ │ - vldr d5, [fp, #352] @ 0x160 │ │ │ │ + vldr d5, [r1, #352] @ 0x160 │ │ │ │ + add.w r1, ip, r3 │ │ │ │ + str r1, [sp, #256] @ 0x100 │ │ │ │ vmla.f64 d3, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmov.f64 d15, d7 │ │ │ │ vnmls.f64 d15, d6, d5 │ │ │ │ - vldr d6, [r6] │ │ │ │ - add.w r6, lr, r4 │ │ │ │ - str r6, [sp, #256] @ 0x100 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r9, r3 │ │ │ │ + add r3, r8 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #252] @ 0xfc │ │ │ │ + vldr d4, [r3] │ │ │ │ vstr d3, [sp, #624] @ 0x270 │ │ │ │ - vldr d7, [r6] │ │ │ │ - adds r6, r1, r4 │ │ │ │ - add r4, ip │ │ │ │ - movs r1, #24 │ │ │ │ - str r6, [sp, #260] @ 0x104 │ │ │ │ + ldr r0, [sp, #260] @ 0x104 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d4, [r4] │ │ │ │ - mul.w r1, r1, r8 │ │ │ │ - vldr d7, [r6] │ │ │ │ - adds r6, r7, r1 │ │ │ │ - str r6, [sp, #264] @ 0x108 │ │ │ │ - vmul.f64 d13, d6, d11 │ │ │ │ + vldr d7, [r1] │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [fp, #208] @ 0xd0 │ │ │ │ - vmul.f64 d1, d3, d12 │ │ │ │ - vmul.f64 d12, d5, d12 │ │ │ │ + vldr d4, [r1, #208] @ 0xd0 │ │ │ │ + vldr d13, [r1, #216] @ 0xd8 │ │ │ │ + vldr d11, [r1, #232] @ 0xe8 │ │ │ │ + vmul.f64 d1, d3, d13 │ │ │ │ + vmul.f64 d13, d5, d13 │ │ │ │ + vmul.f64 d12, d6, d11 │ │ │ │ vmul.f64 d11, d7, d11 │ │ │ │ - vmla.f64 d12, d3, d4 │ │ │ │ vnmls.f64 d1, d5, d4 │ │ │ │ - vldr d5, [fp, #224] @ 0xe0 │ │ │ │ - vmla.f64 d13, d7, d5 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, lr, r1 │ │ │ │ + vldr d5, [r1, #224] @ 0xe0 │ │ │ │ + mov.w r1, r0, lsl #3 │ │ │ │ + vmla.f64 d13, d3, d4 │ │ │ │ + add.w r0, lr, r1 │ │ │ │ + str r0, [sp, #260] @ 0x104 │ │ │ │ + vmla.f64 d12, d7, d5 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r9, r1 │ │ │ │ vnmls.f64 d11, d6, d5 │ │ │ │ - str r6, [sp, #268] @ 0x10c │ │ │ │ - vldr d6, [r6] │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ - vmov.f64 d14, d1 │ │ │ │ - add r6, r1 │ │ │ │ - add r1, ip │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r0, [sp, #264] @ 0x108 │ │ │ │ + add.w r0, ip, r1 │ │ │ │ + vldr d5, [r0] │ │ │ │ + str r0, [sp, #268] @ 0x10c │ │ │ │ + add.w r0, r1, r8 │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - str r6, [sp, #768] @ 0x300 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vldr d5, [r6] │ │ │ │ - vadd.f64 d4, d5, d6 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [fp, #80] @ 0x50 │ │ │ │ - vldr d3, [fp, #88] @ 0x58 │ │ │ │ + str r0, [sp, #768] @ 0x300 │ │ │ │ + vldr d6, [r0] │ │ │ │ vstr d0, [sp, #560] @ 0x230 │ │ │ │ - vadd.f64 d0, d0, d14 │ │ │ │ + vadd.f64 d0, d0, d1 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ + vstr d9, [sp, #568] @ 0x238 │ │ │ │ + vstr d1, [sp, #600] @ 0x258 │ │ │ │ vstr d8, [sp, #584] @ 0x248 │ │ │ │ - vmul.f64 d1, d4, d3 │ │ │ │ - vstr d14, [sp, #600] @ 0x258 │ │ │ │ + vadd.f64 d4, d5, d6 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ vldr d14, [sp, #624] @ 0x270 │ │ │ │ - vstr d9, [sp, #568] @ 0x238 │ │ │ │ vstr d10, [sp, #576] @ 0x240 │ │ │ │ + vldr d6, [r1, #80] @ 0x50 │ │ │ │ + vldr d3, [r1, #88] @ 0x58 │ │ │ │ + vmul.f64 d1, d4, d3 │ │ │ │ vnmls.f64 d1, d2, d6 │ │ │ │ vmul.f64 d2, d2, d3 │ │ │ │ - vldr d3, [fp, #104] @ 0x68 │ │ │ │ + vldr d3, [r1, #104] @ 0x68 │ │ │ │ vmla.f64 d2, d4, d6 │ │ │ │ - vldr d6, [fp, #96] @ 0x60 │ │ │ │ - add.w fp, fp, #496 @ 0x1f0 │ │ │ │ + vldr d6, [r1, #96] @ 0x60 │ │ │ │ vmul.f64 d4, d7, d3 │ │ │ │ + vadd.f64 d8, d8, d1 │ │ │ │ vmla.f64 d4, d5, d6 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ - vadd.f64 d8, d8, d1 │ │ │ │ + vsub.f64 d3, d0, d8 │ │ │ │ vnmls.f64 d5, d7, d6 │ │ │ │ vldr d6, [sp, #592] @ 0x250 │ │ │ │ - vadd.f64 d7, d9, d12 │ │ │ │ - vadd.f64 d9, d10, d13 │ │ │ │ - vsub.f64 d3, d0, d8 │ │ │ │ + vadd.f64 d7, d9, d13 │ │ │ │ + vadd.f64 d9, d10, d12 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ vadd.f64 d10, d14, d4 │ │ │ │ vsub.f64 d4, d14, d4 │ │ │ │ vstr d3, [sp, #608] @ 0x260 │ │ │ │ vadd.f64 d3, d6, d2 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ @@ -107250,85 +109770,85 @@ │ │ │ │ vsub.f64 d9, d10, d11 │ │ │ │ vadd.f64 d11, d10, d11 │ │ │ │ vadd.f64 d10, d15, d5 │ │ │ │ vsub.f64 d5, d5, d15 │ │ │ │ vadd.f64 d14, d9, d4 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ vldr d9, [sp, #568] @ 0x238 │ │ │ │ - vsub.f64 d12, d9, d12 │ │ │ │ + vsub.f64 d13, d9, d13 │ │ │ │ vldr d9, [sp, #584] @ 0x248 │ │ │ │ + vstr d14, [sp, #744] @ 0x2e8 │ │ │ │ vstr d4, [sp, #752] @ 0x2f0 │ │ │ │ vadd.f64 d4, d11, d10 │ │ │ │ vsub.f64 d10, d11, d10 │ │ │ │ - vstr d14, [sp, #744] @ 0x2e8 │ │ │ │ - vsub.f64 d1, d1, d9 │ │ │ │ vldr d14, [sp, #600] @ 0x258 │ │ │ │ - vadd.f64 d11, d12, d1 │ │ │ │ - vsub.f64 d12, d12, d1 │ │ │ │ - vldr d1, [sp, #576] @ 0x240 │ │ │ │ - vsub.f64 d13, d13, d1 │ │ │ │ + vsub.f64 d1, d1, d9 │ │ │ │ + vadd.f64 d11, d13, d1 │ │ │ │ vstr d11, [sp, #568] @ 0x238 │ │ │ │ + vsub.f64 d11, d13, d1 │ │ │ │ + vldr d1, [sp, #576] @ 0x240 │ │ │ │ + vstr d11, [sp, #584] @ 0x248 │ │ │ │ + vsub.f64 d12, d12, d1 │ │ │ │ vldr d1, [sp, #592] @ 0x250 │ │ │ │ - vstr d12, [sp, #584] @ 0x248 │ │ │ │ - vsub.f64 d11, d13, d5 │ │ │ │ - vadd.f64 d5, d13, d5 │ │ │ │ - vsub.f64 d2, d2, d1 │ │ │ │ - vldr d13, [sp, #536] @ 0x218 │ │ │ │ - vstr d5, [sp, #760] @ 0x2f8 │ │ │ │ + vsub.f64 d13, d12, d5 │ │ │ │ + vadd.f64 d12, d12, d5 │ │ │ │ vldr d5, [sp, #560] @ 0x230 │ │ │ │ - vstr d11, [sp, #576] @ 0x240 │ │ │ │ + vsub.f64 d2, d2, d1 │ │ │ │ vsub.f64 d5, d5, d14 │ │ │ │ + vstr d13, [sp, #576] @ 0x240 │ │ │ │ + vstr d12, [sp, #760] @ 0x2f8 │ │ │ │ vsub.f64 d12, d5, d2 │ │ │ │ vadd.f64 d2, d5, d2 │ │ │ │ - vldr d5, [sp, #472] @ 0x1d8 │ │ │ │ vstr d12, [sp, #560] @ 0x230 │ │ │ │ vstr d2, [sp, #592] @ 0x250 │ │ │ │ - vldr d12, [sp, #512] @ 0x200 │ │ │ │ vldr d2, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d5, [sp, #472] @ 0x1d8 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + vldr d12, [sp, #512] @ 0x200 │ │ │ │ + vldr d13, [sp, #536] @ 0x218 │ │ │ │ vadd.f64 d15, d2, d5 │ │ │ │ + vldr d9, [sp, #688] @ 0x2b0 │ │ │ │ vsub.f64 d5, d12, d6 │ │ │ │ + vldr d14, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d2, d4, d13 │ │ │ │ vadd.f64 d11, d15, d0 │ │ │ │ + vldr d12, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d15, d15, d0 │ │ │ │ + vldr d13, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d1, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d8, d2, d5 │ │ │ │ + vldr d0, [sp, #632] @ 0x278 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ + vadd.f64 d14, d12, d14 │ │ │ │ + vldr d12, [sp, #512] @ 0x200 │ │ │ │ vstr d8, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d0, [sp, #632] @ 0x278 │ │ │ │ - vldr d9, [sp, #688] @ 0x2b0 │ │ │ │ vldr d8, [sp, #648] @ 0x288 │ │ │ │ - vldr d13, [sp, #416] @ 0x1a0 │ │ │ │ vstr d2, [sp, #472] @ 0x1d8 │ │ │ │ vadd.f64 d2, d0, d9 │ │ │ │ - vldr d12, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d6, d12, d6 │ │ │ │ vsub.f64 d5, d8, d13 │ │ │ │ - vldr d14, [sp, #368] @ 0x170 │ │ │ │ - vldr d1, [sp, #312] @ 0x138 │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d14, d12, d14 │ │ │ │ - vldr d12, [sp, #512] @ 0x200 │ │ │ │ vsub.f64 d13, d2, d5 │ │ │ │ - vadd.f64 d2, d2, d5 │ │ │ │ - vsub.f64 d5, d0, d9 │ │ │ │ - vldr d0, [sp, #496] @ 0x1f0 │ │ │ │ - vadd.f64 d6, d12, d6 │ │ │ │ - vstr d2, [sp, #600] @ 0x258 │ │ │ │ + vadd.f64 d5, d2, d5 │ │ │ │ vldr d2, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ + vstr d5, [sp, #600] @ 0x258 │ │ │ │ + vsub.f64 d5, d0, d9 │ │ │ │ + vldr d0, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d1, d14, d2 │ │ │ │ vsub.f64 d14, d2, d14 │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vldr d6, [sp, #488] @ 0x1e8 │ │ │ │ vadd.f64 d12, d6, d0 │ │ │ │ vldr d6, [sp, #536] @ 0x218 │ │ │ │ - vadd.f64 d4, d6, d4 │ │ │ │ - vldr d6, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d9, d12, d7 │ │ │ │ vsub.f64 d12, d7, d12 │ │ │ │ vldr d7, [sp, #416] @ 0x1a0 │ │ │ │ + vadd.f64 d4, d6, d4 │ │ │ │ + vldr d6, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ vldr d8, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vldr d7, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ vldr d7, [sp, #360] @ 0x168 │ │ │ │ @@ -107337,1579 +109857,1588 @@ │ │ │ │ vsub.f64 d1, d1, d11 │ │ │ │ vstr d8, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d8, d2, d8 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ - vstr d8, [r7] │ │ │ │ + vstr d8, [lr] │ │ │ │ vldr d8, [sp, #416] @ 0x1a0 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ vadd.f64 d8, d9, d0 │ │ │ │ vsub.f64 d0, d0, d9 │ │ │ │ vmul.f64 d2, d2, d7 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [r1] │ │ │ │ vsub.f64 d2, d8, d4 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ - vldr d8, [pc, #956] @ 61ee0 │ │ │ │ + vldr d8, [pc, #964] @ 66de0 │ │ │ │ vmul.f64 d2, d2, d7 │ │ │ │ vmul.f64 d4, d4, d7 │ │ │ │ - vstr d2, [r5] │ │ │ │ - ldr r5, [sp, #0] │ │ │ │ - vstr d4, [r5] │ │ │ │ + vstr d2, [r2] │ │ │ │ + vstr d4, [ip] │ │ │ │ vsub.f64 d4, d0, d5 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d4, d4, d7 │ │ │ │ vmul.f64 d5, d5, d7 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d4, [r3] │ │ │ │ vadd.f64 d4, d14, d12 │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d14, d14, d12 │ │ │ │ - vmul.f64 d4, d4, d7 │ │ │ │ - vstr d5, [r4] │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ + vmul.f64 d4, d4, d7 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ vmul.f64 d14, d14, d7 │ │ │ │ + vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d5, d5, d7 │ │ │ │ vmul.f64 d3, d3, d7 │ │ │ │ - vstr d5, [r5] │ │ │ │ - ldr r6, [sp, #256] @ 0x100 │ │ │ │ - vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ + ldr r1, [sp, #252] @ 0xfc │ │ │ │ vldr d2, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d0, [sp, #600] @ 0x258 │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d1, d13 │ │ │ │ - vstr d3, [r6] │ │ │ │ - ldr r6, [sp, #244] @ 0xf4 │ │ │ │ vsub.f64 d13, d13, d1 │ │ │ │ - vldr d0, [sp, #600] @ 0x258 │ │ │ │ + vstr d3, [r1] │ │ │ │ + ldr r0, [sp, #240] @ 0xf0 │ │ │ │ vldr d1, [sp, #480] @ 0x1e0 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vldr d9, [sp, #608] @ 0x260 │ │ │ │ vmul.f64 d13, d13, d8 │ │ │ │ + ldr r3, [sp, #768] @ 0x300 │ │ │ │ + vldr d9, [sp, #608] @ 0x260 │ │ │ │ vldr d12, [sp, #616] @ 0x268 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d2, d0 │ │ │ │ - vstr d3, [r4] │ │ │ │ - vstr d5, [r6] │ │ │ │ + vstr d3, [r2] │ │ │ │ + vstr d5, [r0] │ │ │ │ vadd.f64 d5, d15, d6 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vsub.f64 d6, d6, d15 │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ - ldr r6, [sp, #268] @ 0x10c │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ vmul.f64 d5, d5, d7 │ │ │ │ vmul.f64 d6, d6, d7 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d3, [r0] │ │ │ │ - vstr d5, [r4] │ │ │ │ + vstr d3, [r6] │ │ │ │ + vmov.f64 d3, d0 │ │ │ │ + vstr d5, [r2] │ │ │ │ vsub.f64 d5, d6, d13 │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d6, d6, d13 │ │ │ │ - vldr d3, [pc, #760] @ 61ee8 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vstr d6, [r4] │ │ │ │ - vsub.f64 d6, d2, d0 │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ vldr d0, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vstr d6, [r2] │ │ │ │ + vsub.f64 d6, d2, d3 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ + vldr d3, [pc, #744] @ 66de8 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vadd.f64 d5, d14, d6 │ │ │ │ vsub.f64 d6, d6, d14 │ │ │ │ vldr d14, [sp, #704] @ 0x2c0 │ │ │ │ - vstr d5, [r4] │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d5, d9, d12 │ │ │ │ - vstr d6, [r6] │ │ │ │ + vstr d6, [r3] │ │ │ │ vsub.f64 d6, d1, d0 │ │ │ │ - vldr d1, [pc, #712] @ 61ef0 │ │ │ │ + vldr d1, [pc, #716] @ 66df0 │ │ │ │ vldr d0, [sp, #696] @ 0x2b8 │ │ │ │ vldr d9, [sp, #640] @ 0x280 │ │ │ │ vadd.f64 d11, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d10, d0 │ │ │ │ - vldr d12, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d13, d6, d8 │ │ │ │ vldr d6, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d11, d11, d8 │ │ │ │ vsub.f64 d6, d6, d14 │ │ │ │ vmul.f64 d4, d6, d1 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vnmls.f64 d6, d5, d1 │ │ │ │ - vldr d5, [sp, #424] @ 0x1a8 │ │ │ │ vstr d4, [sp, #8] │ │ │ │ vstr d6, [sp, #24] │ │ │ │ + vldr d5, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ + vldr d12, [sp, #376] @ 0x178 │ │ │ │ vsub.f64 d6, d9, d5 │ │ │ │ + vldr d15, [sp, #352] @ 0x160 │ │ │ │ vldr d5, [sp, #272] @ 0x110 │ │ │ │ + vldr d2, [sp, #280] @ 0x118 │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d5, d5, d12 │ │ │ │ + ldr r1, [sp, #180] @ 0xb4 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d4, d6, d1 │ │ │ │ + vmla.f64 d5, d6, d3 │ │ │ │ vstr d4, [sp, #32] │ │ │ │ vmov.f64 d4, d3 │ │ │ │ - vldr d15, [sp, #352] @ 0x160 │ │ │ │ vldr d3, [sp, #360] @ 0x168 │ │ │ │ - vldr d2, [sp, #280] @ 0x118 │ │ │ │ vstr d5, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d5, d3, d15 │ │ │ │ vldr d15, [sp, #312] @ 0x138 │ │ │ │ - ldr r1, [sp, #80] @ 0x50 │ │ │ │ - ldr r4, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d6, d2, d15 │ │ │ │ vldr d2, [sp, #296] @ 0x128 │ │ │ │ - ldr r0, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vmul.f64 d12, d6, d7 │ │ │ │ vadd.f64 d6, d0, d10 │ │ │ │ - vldr d10, [sp, #624] @ 0x270 │ │ │ │ - vmul.f64 d3, d3, d7 │ │ │ │ vldr d0, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d3, d3, d7 │ │ │ │ + vldr d10, [sp, #624] @ 0x270 │ │ │ │ vadd.f64 d15, d14, d10 │ │ │ │ vmov.f64 d10, d4 │ │ │ │ vmul.f64 d14, d15, d4 │ │ │ │ vmul.f64 d15, d15, d1 │ │ │ │ vmla.f64 d14, d6, d1 │ │ │ │ vnmls.f64 d15, d6, d4 │ │ │ │ vldr d6, [sp, #328] @ 0x148 │ │ │ │ vldr d4, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d6, d2, d6 │ │ │ │ vldr d2, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d5, d2, d0 │ │ │ │ vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ + vadd.f64 d0, d6, d5 │ │ │ │ vadd.f64 d2, d2, d4 │ │ │ │ vldr d4, [sp, #616] @ 0x268 │ │ │ │ - vadd.f64 d0, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [sp, #608] @ 0x260 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ vmul.f64 d6, d6, d7 │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ vadd.f64 d4, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vadd.f64 d8, d9, d2 │ │ │ │ vldr d9, [sp, #272] @ 0x110 │ │ │ │ vldr d2, [sp, #376] @ 0x178 │ │ │ │ vadd.f64 d2, d9, d2 │ │ │ │ vmov.f64 d9, d1 │ │ │ │ vmul.f64 d1, d2, d1 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ + vnmls.f64 d1, d8, d10 │ │ │ │ vmla.f64 d2, d8, d9 │ │ │ │ vadd.f64 d9, d11, d3 │ │ │ │ vsub.f64 d3, d3, d11 │ │ │ │ - vnmls.f64 d1, d8, d10 │ │ │ │ vadd.f64 d8, d14, d1 │ │ │ │ vsub.f64 d1, d1, d14 │ │ │ │ vadd.f64 d10, d9, d8 │ │ │ │ vsub.f64 d8, d8, d9 │ │ │ │ vadd.f64 d9, d15, d2 │ │ │ │ vsub.f64 d15, d15, d2 │ │ │ │ - vstr d10, [r1] │ │ │ │ - vstr d8, [r4] │ │ │ │ + vstr d10, [r3] │ │ │ │ + vstr d8, [r1] │ │ │ │ vadd.f64 d8, d0, d4 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ - ldr r4, [sp, #204] @ 0xcc │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ + ldr r1, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d10, d8, d9 │ │ │ │ - vadd.f64 d8, d8, d9 │ │ │ │ vsub.f64 d0, d4, d1 │ │ │ │ + vadd.f64 d8, d8, d9 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - vstr d10, [r2] │ │ │ │ - vstr d8, [r0] │ │ │ │ - vstr d0, [r3] │ │ │ │ - ldr r3, [sp, #124] @ 0x7c │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d10, [r7] │ │ │ │ + vstr d8, [r3] │ │ │ │ + vstr d0, [r5] │ │ │ │ + vstr d4, [r1] │ │ │ │ vadd.f64 d4, d3, d15 │ │ │ │ - ldr r3, [sp, #116] @ 0x74 │ │ │ │ vsub.f64 d15, d15, d3 │ │ │ │ vadd.f64 d3, d12, d5 │ │ │ │ vsub.f64 d5, d12, d5 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vstr d15, [r4] │ │ │ │ - vldr d11, [sp, #32] │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ - ldr r4, [sp, #188] @ 0xbc │ │ │ │ - vadd.f64 d4, d1, d11 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d1, [sp, #8] │ │ │ │ vldr d0, [sp, #24] │ │ │ │ + vldr d11, [sp, #32] │ │ │ │ + ldr r1, [sp, #204] @ 0xcc │ │ │ │ vldr d14, [sp, #48] @ 0x30 │ │ │ │ - ldr r5, [sp, #108] @ 0x6c │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d4, d1, d11 │ │ │ │ + ldr r7, [sp, #104] @ 0x68 │ │ │ │ + vstr d15, [r1] │ │ │ │ + ldr r5, [sp, #112] @ 0x70 │ │ │ │ + ldr r1, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d3, d0, d14 │ │ │ │ - vldr d15, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d9, [sp, #568] @ 0x238 │ │ │ │ - vldr d12, [sp, #560] @ 0x230 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vstr d4, [r4] │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ + vldr d8, [sp, #304] @ 0x130 │ │ │ │ + vstr d2, [r7] │ │ │ │ + vstr d4, [r1] │ │ │ │ vadd.f64 d4, d13, d6 │ │ │ │ - ldr r2, [sp, #196] @ 0xc4 │ │ │ │ vsub.f64 d6, d6, d13 │ │ │ │ - ldr r4, [sp, #152] @ 0x98 │ │ │ │ - vldr d10, [sp, #400] @ 0x190 │ │ │ │ + ldr r1, [sp, #172] @ 0xac │ │ │ │ + vldr d9, [sp, #568] @ 0x238 │ │ │ │ + vldr d15, [sp, #712] @ 0x2c8 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d8, [sp, #304] @ 0x130 │ │ │ │ - vstr d2, [r2] │ │ │ │ + vldr d12, [sp, #560] @ 0x230 │ │ │ │ + vldr d10, [sp, #400] @ 0x190 │ │ │ │ + vstr d2, [r4] │ │ │ │ vstr d4, [r5] │ │ │ │ vsub.f64 d4, d11, d1 │ │ │ │ vldr d11, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d3, [r3] │ │ │ │ - ldr r3, [sp, #140] @ 0x8c │ │ │ │ - vldr d3, [pc, #168] @ 61ee8 │ │ │ │ + vstr d3, [r1] │ │ │ │ vstr d6, [r3] │ │ │ │ vsub.f64 d6, d0, d14 │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ vldr d0, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d3, [pc, #160] @ 66de8 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vldr d4, [pc, #144] @ 61ef0 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d4, [pc, #152] @ 66df0 │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d5, d15, d4 │ │ │ │ + vstr d6, [r2] │ │ │ │ vmul.f64 d6, d9, d4 │ │ │ │ - vmla.f64 d6, d12, d3 │ │ │ │ vnmls.f64 d5, d0, d3 │ │ │ │ + vmla.f64 d6, d12, d3 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vsub.f64 d5, d8, d11 │ │ │ │ + vstr d2, [sp, #8] │ │ │ │ vstr d6, [sp, #24] │ │ │ │ - vldr d6, [sp, #448] @ 0x1c0 │ │ │ │ vmul.f64 d5, d5, d7 │ │ │ │ - vstr d2, [sp, #8] │ │ │ │ - vldr d2, [pc, #76] @ 61ee0 │ │ │ │ + vldr d6, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d2, [pc, #80] @ 66de0 │ │ │ │ vadd.f64 d6, d10, d6 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vmul.f64 d5, d12, d4 │ │ │ │ vstr d6, [sp, #32] │ │ │ │ vmul.f64 d6, d15, d3 │ │ │ │ vnmls.f64 d5, d9, d3 │ │ │ │ vmla.f64 d6, d0, d4 │ │ │ │ - vldr d0, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d8, d6, d5 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vstr d6, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #116] @ 0x74 │ │ │ │ + vldr d0, [sp, #288] @ 0x120 │ │ │ │ vldr d14, [sp, #320] @ 0x140 │ │ │ │ vldr d9, [sp, #408] @ 0x198 │ │ │ │ vldr d13, [sp, #456] @ 0x1c8 │ │ │ │ - vadd.f64 d6, d0, d14 │ │ │ │ vldr d10, [sp, #384] @ 0x180 │ │ │ │ - b.n 61f00 │ │ │ │ - nop │ │ │ │ + vadd.f64 d6, d0, d14 │ │ │ │ + b.n 66e00 │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 62160 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 67060 ) │ │ │ │ subs r7, #214 @ 0xd6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #221 @ 0xdd │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 621ac ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 670ac ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #200 @ 0xc8 │ │ │ │ - blt.n 61e68 │ │ │ │ - movs r3, r0 │ │ │ │ + ldc2l 0, cr0, [lr], #12 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d14, [pc, #972] @ 622d0 │ │ │ │ + vldr d14, [pc, #980] @ 671d8 │ │ │ │ vadd.f64 d5, d9, d13 │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ vldr d13, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d9, [sp, #656] @ 0x290 │ │ │ │ vmul.f64 d6, d6, d7 │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d4, d10, d13 │ │ │ │ - vldr d10, [pc, #956] @ 622d8 │ │ │ │ + vldr d9, [sp, #656] @ 0x290 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ - vldr d13, [sp, #392] @ 0x188 │ │ │ │ vldr d2, [sp, #440] @ 0x1b8 │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - ldr r1, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d4, d10, d13 │ │ │ │ + vldr d10, [pc, #956] @ 671e0 │ │ │ │ + vldr d13, [sp, #392] @ 0x188 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [sp, #672] @ 0x2a0 │ │ │ │ + vmul.f64 d4, d4, d10 │ │ │ │ vadd.f64 d0, d5, d4 │ │ │ │ vsub.f64 d4, d5, d4 │ │ │ │ vadd.f64 d5, d13, d2 │ │ │ │ - vldr d13, [pc, #916] @ 622e0 │ │ │ │ + vldr d13, [pc, #928] @ 671e8 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vadd.f64 d2, d9, d5 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ - vldr d9, [pc, #908] @ 622e8 │ │ │ │ + vldr d9, [pc, #920] @ 671f0 │ │ │ │ vmul.f64 d15, d2, d9 │ │ │ │ vmul.f64 d9, d5, d14 │ │ │ │ vmul.f64 d2, d2, d13 │ │ │ │ + vnmls.f64 d15, d0, d13 │ │ │ │ vmov.f64 d11, d9 │ │ │ │ - vldr d9, [pc, #896] @ 622f0 │ │ │ │ + vldr d9, [pc, #904] @ 671f8 │ │ │ │ vmov.f64 d12, d2 │ │ │ │ - vnmls.f64 d15, d0, d13 │ │ │ │ vldr d2, [sp, #520] @ 0x208 │ │ │ │ vmla.f64 d11, d4, d9 │ │ │ │ - vldr d9, [pc, #868] @ 622e8 │ │ │ │ + vldr d9, [pc, #880] @ 671f0 │ │ │ │ vmla.f64 d12, d0, d9 │ │ │ │ - vldr d9, [pc, #868] @ 622f0 │ │ │ │ + vldr d9, [pc, #880] @ 671f8 │ │ │ │ vldr d0, [sp, #544] @ 0x220 │ │ │ │ + vstr d11, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vldr d9, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vldr d0, [sp, #528] @ 0x210 │ │ │ │ - vstr d11, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d5, d4, d14 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ vmov.f64 d11, d5 │ │ │ │ vadd.f64 d5, d9, d2 │ │ │ │ vsub.f64 d2, d9, d2 │ │ │ │ vldr d9, [sp, #552] @ 0x228 │ │ │ │ vadd.f64 d4, d0, d9 │ │ │ │ vldr d0, [sp, #744] @ 0x2e8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ - vldr d10, [pc, #804] @ 622f0 │ │ │ │ - vmul.f64 d10, d2, d10 │ │ │ │ + vldr d10, [pc, #816] @ 671f8 │ │ │ │ vadd.f64 d9, d0, d4 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ - vldr d0, [pc, #780] @ 622e8 │ │ │ │ + vldr d0, [pc, #796] @ 671f0 │ │ │ │ + vmul.f64 d10, d2, d10 │ │ │ │ vnmls.f64 d10, d4, d14 │ │ │ │ - vldr d14, [pc, #772] @ 622e8 │ │ │ │ + vldr d14, [pc, #784] @ 671f0 │ │ │ │ vmul.f64 d0, d9, d0 │ │ │ │ vmla.f64 d0, d5, d13 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ - vldr d14, [pc, #732] @ 622d0 │ │ │ │ + vldr d14, [pc, #744] @ 671d8 │ │ │ │ vnmls.f64 d5, d9, d13 │ │ │ │ - vldr d9, [pc, #756] @ 622f0 │ │ │ │ + vldr d9, [pc, #768] @ 671f8 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmov.f64 d13, d4 │ │ │ │ vldr d4, [sp, #8] │ │ │ │ vmla.f64 d13, d2, d14 │ │ │ │ vadd.f64 d2, d4, d1 │ │ │ │ vadd.f64 d4, d15, d0 │ │ │ │ vsub.f64 d0, d15, d0 │ │ │ │ vadd.f64 d9, d2, d4 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vadd.f64 d2, d12, d5 │ │ │ │ vsub.f64 d5, d5, d12 │ │ │ │ - vstr d9, [r4] │ │ │ │ - vstr d4, [r3] │ │ │ │ + vmov.f64 d12, d13 │ │ │ │ + vstr d9, [r2] │ │ │ │ + ldr r2, [sp, #140] @ 0x8c │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d8, d3 │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ + ldr r2, [sp, #148] @ 0x94 │ │ │ │ vsub.f64 d9, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vsub.f64 d2, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vstr d9, [r3] │ │ │ │ - ldr r3, [sp, #164] @ 0xa4 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d9, [r2] │ │ │ │ + ldr r2, [sp, #168] @ 0xa8 │ │ │ │ + vstr d4, [r2] │ │ │ │ vldr d4, [sp, #8] │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - vstr d2, [r1] │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r2, [sp, #196] @ 0xc4 │ │ │ │ vsub.f64 d1, d1, d4 │ │ │ │ - vstr d3, [r4] │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #188] @ 0xbc │ │ │ │ vadd.f64 d4, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr r4, [sp, #104] @ 0x68 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ vldr d1, [sp, #32] │ │ │ │ vldr d2, [sp, #48] @ 0x30 │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vadd.f64 d5, d11, d13 │ │ │ │ - vadd.f64 d4, d1, d2 │ │ │ │ - ldr r4, [sp, #200] @ 0xc8 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ - vsub.f64 d12, d1, d2 │ │ │ │ + ldr r4, [sp, #108] @ 0x6c │ │ │ │ vldr d8, [sp, #56] @ 0x38 │ │ │ │ - ldr r5, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d4, d1, d2 │ │ │ │ + ldr r6, [sp, #96] @ 0x60 │ │ │ │ + vstr d5, [r4] │ │ │ │ + vadd.f64 d5, d11, d12 │ │ │ │ + ldr r4, [sp, #124] @ 0x7c │ │ │ │ + ldr r2, [sp, #200] @ 0xc8 │ │ │ │ + ldr r3, [sp, #132] @ 0x84 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d8, d10 │ │ │ │ - ldr r3, [sp, #172] @ 0xac │ │ │ │ - vldr d15, [sp, #720] @ 0x2d0 │ │ │ │ vldr d9, [sp, #592] @ 0x250 │ │ │ │ - vstr d3, [r4] │ │ │ │ - vstr d5, [r0] │ │ │ │ + vldr d15, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d13, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d3, [r2] │ │ │ │ + vstr d5, [r4] │ │ │ │ vadd.f64 d5, d0, d6 │ │ │ │ - ldr r4, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ + ldr r4, [sp, #176] @ 0xb0 │ │ │ │ + ldr r2, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d3, [r5] │ │ │ │ - vstr d5, [r4] │ │ │ │ - vsub.f64 d5, d11, d13 │ │ │ │ - ldr r4, [sp, #180] @ 0xb4 │ │ │ │ - vldr d3, [pc, #536] @ 622f8 │ │ │ │ - vldr d13, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d3, [r3] │ │ │ │ + vstr d5, [r2] │ │ │ │ + vsub.f64 d5, d11, d12 │ │ │ │ + vsub.f64 d12, d1, d2 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + vldr d3, [pc, #536] @ 67200 │ │ │ │ + vldr d11, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d10, d8 │ │ │ │ - vldr d10, [sp, #584] @ 0x248 │ │ │ │ vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d11, [sp, #336] @ 0x150 │ │ │ │ - vstr d4, [sl] │ │ │ │ + vldr d10, [sp, #584] @ 0x248 │ │ │ │ + vstr d4, [r6] │ │ │ │ vadd.f64 d4, d12, d5 │ │ │ │ vsub.f64 d5, d5, d12 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vmul.f64 d6, d10, d3 │ │ │ │ + vstr d6, [r3] │ │ │ │ vldr d12, [sp, #408] @ 0x198 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vstr d5, [r9] │ │ │ │ + vmul.f64 d6, d10, d3 │ │ │ │ + vstr d4, [r4] │ │ │ │ + vldr d4, [pc, #488] @ 67208 │ │ │ │ + vstr d5, [fp] │ │ │ │ vmul.f64 d5, d15, d3 │ │ │ │ - vldr d4, [pc, #476] @ 62300 │ │ │ │ - vnmls.f64 d5, d13, d4 │ │ │ │ vmla.f64 d6, d9, d4 │ │ │ │ + vnmls.f64 d5, d13, d4 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d1, d5, d6 │ │ │ │ vsub.f64 d6, d12, d8 │ │ │ │ vldr d8, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d5, d8, d11 │ │ │ │ vstr d1, [sp, #8] │ │ │ │ - vldr d1, [pc, #448] @ 62308 │ │ │ │ + vadd.f64 d5, d8, d11 │ │ │ │ + vldr d1, [pc, #452] @ 67210 │ │ │ │ vmul.f64 d5, d5, d7 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vmul.f64 d5, d9, d3 │ │ │ │ - vldr d9, [pc, #400] @ 622f0 │ │ │ │ + vldr d9, [pc, #404] @ 671f8 │ │ │ │ vstr d6, [sp, #24] │ │ │ │ vmul.f64 d6, d15, d4 │ │ │ │ - vmla.f64 d6, d13, d3 │ │ │ │ vnmls.f64 d5, d10, d4 │ │ │ │ - vldr d15, [sp, #320] @ 0x140 │ │ │ │ - vldr d10, [pc, #352] @ 622d8 │ │ │ │ + vldr d10, [pc, #364] @ 671e0 │ │ │ │ + vmla.f64 d6, d13, d3 │ │ │ │ vadd.f64 d8, d6, d5 │ │ │ │ vsub.f64 d11, d5, d6 │ │ │ │ vldr d5, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d6, d5, d15 │ │ │ │ - vldr d5, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d15, [sp, #400] @ 0x190 │ │ │ │ + vldr d15, [sp, #320] @ 0x140 │ │ │ │ + ldrd r5, r7, [sp, #40] @ 0x28 │ │ │ │ vldr d4, [sp, #432] @ 0x1b0 │ │ │ │ + vsub.f64 d6, d5, d15 │ │ │ │ vldr d12, [sp, #664] @ 0x298 │ │ │ │ + vldr d15, [sp, #400] @ 0x190 │ │ │ │ + vldr d5, [sp, #448] @ 0x1c0 │ │ │ │ vmul.f64 d7, d6, d7 │ │ │ │ + ldr r6, [sp, #64] @ 0x40 │ │ │ │ + ldr r4, [sp, #260] @ 0x104 │ │ │ │ vsub.f64 d6, d5, d15 │ │ │ │ + vmov.f64 d15, d14 │ │ │ │ + vldr d14, [pc, #316] @ 671f0 │ │ │ │ vldr d5, [sp, #392] @ 0x188 │ │ │ │ - ldr r4, [sp, #264] @ 0x108 │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ + ldr r0, [sp, #236] @ 0xec │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ + ldr r2, [sp, #244] @ 0xf4 │ │ │ │ vldr d1, [sp, #440] @ 0x1b8 │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ - ldr r3, [sp, #232] @ 0xe8 │ │ │ │ - vsub.f64 d5, d5, d1 │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #680] @ 0x2a8 │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ + vsub.f64 d5, d5, d1 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vsub.f64 d5, d6, d5 │ │ │ │ vldr d6, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vadd.f64 d4, d12, d6 │ │ │ │ vsub.f64 d6, d12, d6 │ │ │ │ vmov.f64 d12, d9 │ │ │ │ - vmul.f64 d15, d4, d14 │ │ │ │ - vldr d14, [pc, #244] @ 622e8 │ │ │ │ + vmul.f64 d15, d4, d15 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ vnmls.f64 d15, d1, d9 │ │ │ │ vmul.f64 d9, d6, d14 │ │ │ │ vmov.f64 d12, d4 │ │ │ │ - vldr d4, [pc, #200] @ 622d0 │ │ │ │ + vldr d4, [pc, #200] @ 671d8 │ │ │ │ vmov.f64 d13, d9 │ │ │ │ - vldr d9, [pc, #208] @ 622e0 │ │ │ │ + vldr d9, [pc, #208] @ 671e8 │ │ │ │ vmla.f64 d12, d1, d4 │ │ │ │ vldr d1, [sp, #544] @ 0x220 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vmla.f64 d13, d5, d9 │ │ │ │ vnmls.f64 d6, d5, d14 │ │ │ │ vldr d5, [sp, #552] @ 0x228 │ │ │ │ vstr d12, [sp, #32] │ │ │ │ - vldr d12, [pc, #192] @ 622f0 │ │ │ │ + vldr d12, [pc, #192] @ 671f8 │ │ │ │ vstr d6, [sp, #48] @ 0x30 │ │ │ │ vldr d6, [sp, #528] @ 0x210 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vldr d5, [sp, #760] @ 0x2f8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vadd.f64 d6, d5, d4 │ │ │ │ vsub.f64 d4, d5, d4 │ │ │ │ vldr d5, [sp, #520] @ 0x208 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ vldr d1, [sp, #752] @ 0x2f0 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ - vldr d10, [pc, #128] @ 622e0 │ │ │ │ - vmul.f64 d14, d4, d10 │ │ │ │ - vldr d10, [pc, #128] @ 622e8 │ │ │ │ + vldr d10, [pc, #128] @ 671e8 │ │ │ │ vadd.f64 d9, d1, d5 │ │ │ │ + vmul.f64 d14, d4, d10 │ │ │ │ + vldr d10, [pc, #124] @ 671f0 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ - vldr d1, [pc, #92] @ 622d0 │ │ │ │ + vldr d1, [pc, #92] @ 671d8 │ │ │ │ vnmls.f64 d14, d5, d10 │ │ │ │ - vldr d10, [pc, #84] @ 622d0 │ │ │ │ + vldr d10, [pc, #84] @ 671d8 │ │ │ │ vmul.f64 d1, d9, d1 │ │ │ │ vmla.f64 d1, d6, d12 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vnmls.f64 d6, d9, d12 │ │ │ │ - vldr d9, [pc, #80] @ 622e0 │ │ │ │ + vldr d9, [pc, #80] @ 671e8 │ │ │ │ vldr d12, [sp, #32] │ │ │ │ vmul.f64 d10, d5, d9 │ │ │ │ - vldr d5, [pc, #76] @ 622e8 │ │ │ │ + vldr d5, [pc, #76] @ 671f0 │ │ │ │ vmla.f64 d10, d4, d5 │ │ │ │ vadd.f64 d4, d0, d2 │ │ │ │ vadd.f64 d5, d15, d1 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vsub.f64 d1, d15, d1 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d12, d6 │ │ │ │ vsub.f64 d6, d6, d12 │ │ │ │ vstr d9, [r4] │ │ │ │ - vstr d5, [r0] │ │ │ │ - vadd.f64 d5, d8, d3 │ │ │ │ - b.n 62310 │ │ │ │ + vstr d5, [r7] │ │ │ │ + b.n 67218 │ │ │ │ nop │ │ │ │ + nop.w │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #209 @ 0xd1 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 62558 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 67460 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #223 @ 0xdf │ │ │ │ - add r6, pc, #44 @ (adr r6, 62318 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 67220 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4024] @ 0xfb8 │ │ │ │ - add r1, pc, #652 @ (adr r1, 62580 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 67488 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #218 @ 0xda │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #221 @ 0xdd │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 625bc ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 674c4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #200 @ 0xc8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 62588 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 67490 ) │ │ │ │ subs r7, #214 @ 0xd6 │ │ │ │ - ldr r4, [sp, #768] @ 0x300 │ │ │ │ + vadd.f64 d5, d8, d3 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ - ldr r0, [sp, #248] @ 0xf8 │ │ │ │ + ldr r4, [sp, #268] @ 0x10c │ │ │ │ vsub.f64 d9, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ - vstr d9, [r2] │ │ │ │ + vstr d9, [r6] │ │ │ │ vstr d5, [r4] │ │ │ │ vadd.f64 d5, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vstr d4, [r5] │ │ │ │ - vstr d3, [r0] │ │ │ │ - vstr d5, [r3] │ │ │ │ - vstr d6, [r1] │ │ │ │ + vstr d3, [r2] │ │ │ │ + vstr d5, [r0] │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ + vldr d1, [sp, #8] │ │ │ │ vldr d2, [sp, #24] │ │ │ │ + vstr d6, [r1] │ │ │ │ vldr d3, [sp, #48] @ 0x30 │ │ │ │ - ldr r3, [sp, #252] @ 0xfc │ │ │ │ + ldr r7, [sp, #68] @ 0x44 │ │ │ │ vadd.f64 d5, d2, d11 │ │ │ │ - ldr r1, [sp, #68] @ 0x44 │ │ │ │ + ldr r5, [sp, #76] @ 0x4c │ │ │ │ + vsub.f64 d12, d2, d11 │ │ │ │ vadd.f64 d6, d3, d10 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ + ldr r0, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d10, d3, d10 │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ - vsub.f64 d12, d2, d11 │ │ │ │ - ldr r6, [sp, #224] @ 0xe0 │ │ │ │ + ldr r6, [sp, #208] @ 0xd0 │ │ │ │ + ldr r3, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + ldr r1, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d5, d13, d14 │ │ │ │ vsub.f64 d14, d14, d13 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vstr d6, [r1] │ │ │ │ + vstr d4, [r0] │ │ │ │ + vstr d6, [r7] │ │ │ │ vadd.f64 d6, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ - ldr r3, [sp, #260] @ 0x104 │ │ │ │ - ldr r1, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d7, d10 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vstr d6, [r3] │ │ │ │ - vstr d5, [ip] │ │ │ │ - vstr d7, [r6] │ │ │ │ + vstr d4, [r5] │ │ │ │ + vstr d6, [r1] │ │ │ │ + vstr d5, [r8] │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d12, d14 │ │ │ │ - ldr r3, [sp, #896] @ 0x380 │ │ │ │ vsub.f64 d14, d14, d12 │ │ │ │ - adds r3, #1 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ + ldr r3, [sp, #896] @ 0x380 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vstr d14, [r9] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #896] @ 0x380 │ │ │ │ - vstr d7, [r1] │ │ │ │ ldr r3, [sp, #772] @ 0x304 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - add r7, r3 │ │ │ │ - vstr d14, [lr] │ │ │ │ - add r1, r3 │ │ │ │ - ldr r3, [sp, #776] @ 0x308 │ │ │ │ - str r1, [sp, #0] │ │ │ │ + ldr r2, [sp, #896] @ 0x380 │ │ │ │ add ip, r3 │ │ │ │ add lr, r3 │ │ │ │ + ldr r3, [sp, #776] @ 0x308 │ │ │ │ + add r8, r3 │ │ │ │ + add r9, r3 │ │ │ │ + add.w r3, r1, #496 @ 0x1f0 │ │ │ │ + str r3, [sp, #0] │ │ │ │ ldr r3, [sp, #780] @ 0x30c │ │ │ │ - eor.w r8, r8, r3 │ │ │ │ - ldrd r2, r3, [sp, #896] @ 0x380 │ │ │ │ + eor.w sl, sl, r3 │ │ │ │ + ldr r3, [sp, #900] @ 0x384 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 61044 │ │ │ │ + bne.w 65efa │ │ │ │ add.w sp, sp, #788 @ 0x314 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -000623f4 : │ │ │ │ - ldr r2, [pc, #12] @ (62404 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (62408 ) │ │ │ │ +00067318 : │ │ │ │ + ldr r2, [pc, #12] @ (67328 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (6732c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - add r6, sp, #616 @ 0x268 │ │ │ │ + ldmia r7!, {r2, r4, r5, r6} │ │ │ │ movs r3, r0 │ │ │ │ - @ instruction: 0xebf1ffff │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r3 │ │ │ │ - mov r9, r1 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub sp, #452 @ 0x1c4 │ │ │ │ + @ instruction: 0xeb6bffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ mov.w r0, #304 @ 0x130 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r1 │ │ │ │ mov sl, r2 │ │ │ │ - ldr r2, [pc, #88] @ (62480 ) │ │ │ │ - ldr r3, [sp, #560] @ 0x230 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r3 │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub sp, #476 @ 0x1dc │ │ │ │ + ldrd r4, r3, [sp, #580] @ 0x244 │ │ │ │ + ldr r2, [pc, #76] @ (673a8 ) │ │ │ │ + add.w r1, r3, #4294967295 @ 0xffffffff │ │ │ │ + ldr r3, [sp, #576] @ 0x240 │ │ │ │ add r2, pc │ │ │ │ - ldr r4, [sp, #556] @ 0x22c │ │ │ │ - subs r1, r3, #1 │ │ │ │ - ldr r3, [sp, #552] @ 0x228 │ │ │ │ mla r7, r0, r1, r3 │ │ │ │ - ldrd r3, r1, [sp, #560] @ 0x230 │ │ │ │ + ldrd r3, r1, [sp, #584] @ 0x248 │ │ │ │ cmp r3, r1 │ │ │ │ - bge.w 63026 │ │ │ │ - ldr r3, [sp, #568] @ 0x238 │ │ │ │ + bge.w 67f6a │ │ │ │ + ldr r3, [sp, #592] @ 0x250 │ │ │ │ + vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ mov lr, r8 │ │ │ │ - vldr d12, [pc, #40] @ 62470 │ │ │ │ mov r8, r9 │ │ │ │ - vldr d11, [pc, #44] @ 62478 │ │ │ │ mov r9, sl │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [sp, #436] @ 0x1b4 │ │ │ │ - negs r3, r3 │ │ │ │ - str r3, [sp, #440] @ 0x1b8 │ │ │ │ - ldr r3, [pc, #40] @ (62484 ) │ │ │ │ + vldr d12, [pc, #32] @ 673a0 │ │ │ │ mov sl, fp │ │ │ │ mov fp, r4 │ │ │ │ - vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r3, [sp, #460] @ 0x1cc │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str r3, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r3, [pc, #24] @ (673ac ) │ │ │ │ ldr r3, [r2, r3] │ │ │ │ - str r7, [sp, #0] │ │ │ │ + str r7, [sp, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #444] @ 0x1bc │ │ │ │ - b.n 62488 │ │ │ │ - nop.w │ │ │ │ + str r3, [sp, #468] @ 0x1d4 │ │ │ │ + b.n 673b0 │ │ │ │ + nop │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ - lsls r5, r6, #17 │ │ │ │ - ldmia r7!, {r0, r1, r5} │ │ │ │ - subs r7, #210 @ 0xd2 │ │ │ │ - stmia r7!, {r1, r3, r4, r7} │ │ │ │ - movs r3, r0 │ │ │ │ + strd r0, r0, [r2], #-12 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [sp, #0] │ │ │ │ - mov.w r3, fp, lsl #4 │ │ │ │ vldr d4, [lr] │ │ │ │ - add.w r0, lr, r3 │ │ │ │ + mov.w r3, fp, lsl #4 │ │ │ │ vldr d6, [r9] │ │ │ │ + add.w r0, lr, r3 │ │ │ │ add.w r4, r9, r3 │ │ │ │ - vldr d2, [r8] │ │ │ │ add.w r2, r8, r3 │ │ │ │ - vldr d3, [sl] │ │ │ │ add.w r1, sl, r3 │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ + strd r2, r1, [sp, #8] │ │ │ │ + vldr d2, [r8] │ │ │ │ + strd r0, r4, [sp, #16] │ │ │ │ + vldr d3, [sl] │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ - vldr d4, [r5, #8] │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ + vldr d4, [r7, #8] │ │ │ │ vadd.f64 d7, d2, d3 │ │ │ │ + vstr d6, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - vldr d2, [r2] │ │ │ │ + vldr d6, [r7] │ │ │ │ vmul.f64 d14, d5, d4 │ │ │ │ - vstr d6, [sp, #256] @ 0x100 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vstr d3, [sp, #248] @ 0xf8 │ │ │ │ - vldr d3, [r1] │ │ │ │ + vldr d2, [r2] │ │ │ │ + mov.w r2, fp, lsl #3 │ │ │ │ + vstr d3, [sp, #224] @ 0xe0 │ │ │ │ vnmls.f64 d14, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vmla.f64 d7, d5, d6 │ │ │ │ vldr d4, [r0] │ │ │ │ + vldr d3, [r1] │ │ │ │ + sub.w r1, r2, fp │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vmla.f64 d7, d5, d6 │ │ │ │ vldr d5, [r4] │ │ │ │ + add.w r5, r8, r1 │ │ │ │ + add.w r6, sl, r1 │ │ │ │ + add.w r4, lr, r1 │ │ │ │ + add r1, r9 │ │ │ │ vsub.f64 d6, d2, d3 │ │ │ │ + strd r5, r6, [sp, #24] │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ - vldr d15, [r5, #48] @ 0x30 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - mov r1, r5 │ │ │ │ + strd r4, r1, [sp, #32] │ │ │ │ vsub.f64 d1, d4, d5 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - str r4, [sp, #20] │ │ │ │ - vstr d2, [sp, #272] @ 0x110 │ │ │ │ - str r0, [sp, #16] │ │ │ │ vstr d7, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ - vldr d5, [r5, #56] @ 0x38 │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ - vstr d14, [sp, #112] @ 0x70 │ │ │ │ - vstr d1, [sp, #280] @ 0x118 │ │ │ │ - vmul.f64 d3, d7, d5 │ │ │ │ - mul.w r2, r5, fp │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - add.w r6, sl, r2 │ │ │ │ - add.w r4, lr, r2 │ │ │ │ - add r2, r9 │ │ │ │ - vnmls.f64 d3, d6, d15 │ │ │ │ - vmul.f64 d15, d7, d15 │ │ │ │ + vldr d4, [r7, #48] @ 0x30 │ │ │ │ + vstr d2, [sp, #248] @ 0xf8 │ │ │ │ + vldr d5, [r7, #56] @ 0x38 │ │ │ │ + vstr d1, [sp, #256] @ 0x100 │ │ │ │ vldr d2, [r5] │ │ │ │ - vmla.f64 d15, d6, d5 │ │ │ │ + vmul.f64 d3, d7, d5 │ │ │ │ + vmul.f64 d7, d7, d4 │ │ │ │ + vnmls.f64 d3, d6, d4 │ │ │ │ vldr d4, [r4] │ │ │ │ - vldr d5, [r2] │ │ │ │ - str r5, [sp, #24] │ │ │ │ - str r6, [sp, #28] │ │ │ │ - vadd.f64 d7, d4, d5 │ │ │ │ - vsub.f64 d8, d4, d5 │ │ │ │ - str r4, [sp, #32] │ │ │ │ - mov r4, r1 │ │ │ │ + vmov.f64 d0, d7 │ │ │ │ + vmla.f64 d0, d6, d5 │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r1, fp, fp, lsl #2 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r4, r9, r1 │ │ │ │ + add.w r5, sl, r1 │ │ │ │ vstr d3, [sp, #120] @ 0x78 │ │ │ │ + add.w r0, r8, r1 │ │ │ │ vldr d3, [r6] │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ - mul.w r2, r7, fp │ │ │ │ - mov r7, r4 │ │ │ │ - vadd.f64 d0, d2, d3 │ │ │ │ + vadd.f64 d7, d4, d5 │ │ │ │ + vsub.f64 d15, d4, d5 │ │ │ │ + add.w r6, lr, r1 │ │ │ │ + mov.w r1, fp, lsl #5 │ │ │ │ + vstr d0, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d8, d2, d3 │ │ │ │ vsub.f64 d6, d2, d3 │ │ │ │ - add.w r5, lr, r2 │ │ │ │ - add.w r6, r9, r2 │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - vstr d0, [sp, #288] @ 0x120 │ │ │ │ - vldr d5, [r1, #216] @ 0xd8 │ │ │ │ - vldr d4, [r1, #208] @ 0xd0 │ │ │ │ - mov r1, r0 │ │ │ │ + vstr d8, [sp, #264] @ 0x108 │ │ │ │ + vldr d5, [r7, #216] @ 0xd8 │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ + vstr d15, [sp, #272] @ 0x110 │ │ │ │ + vldr d15, [r7, #208] @ 0xd0 │ │ │ │ str r5, [sp, #44] @ 0x2c │ │ │ │ + vldr d2, [r0] │ │ │ │ + add.w r0, r8, r1 │ │ │ │ vmul.f64 d3, d7, d5 │ │ │ │ - vstr d8, [sp, #296] @ 0x128 │ │ │ │ - vmul.f64 d7, d7, d4 │ │ │ │ - str r6, [sp, #48] @ 0x30 │ │ │ │ - vmov.f64 d2, d3 │ │ │ │ - vmov.f64 d0, d7 │ │ │ │ - vmla.f64 d0, d6, d5 │ │ │ │ - vldr d5, [r6] │ │ │ │ - vnmls.f64 d2, d6, d4 │ │ │ │ - vldr d4, [r5] │ │ │ │ + strd r6, r4, [sp, #48] @ 0x30 │ │ │ │ + vmov.f64 d4, d3 │ │ │ │ + vldr d3, [r5] │ │ │ │ + add.w r5, lr, r1 │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ + vnmls.f64 d4, d6, d15 │ │ │ │ + vmul.f64 d15, d7, d15 │ │ │ │ + vsub.f64 d10, d2, d3 │ │ │ │ + vadd.f64 d7, d2, d3 │ │ │ │ + vldr d2, [r7, #128] @ 0x80 │ │ │ │ + vmla.f64 d15, d6, d5 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, sl, r2 │ │ │ │ + vstr d4, [sp, #128] @ 0x80 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add.w r6, sl, r1 │ │ │ │ + add r1, r9 │ │ │ │ + vstr d10, [sp, #280] @ 0x118 │ │ │ │ + strd r0, r6, [sp, #56] @ 0x38 │ │ │ │ + str r1, [sp, #68] @ 0x44 │ │ │ │ vsub.f64 d6, d4, d5 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ - vldr d4, [r4, #168] @ 0xa8 │ │ │ │ - vldr d5, [r4, #160] @ 0xa0 │ │ │ │ - vstr d0, [sp, #224] @ 0xe0 │ │ │ │ - vstr d9, [sp, #304] @ 0x130 │ │ │ │ - vstr d2, [sp, #128] @ 0x80 │ │ │ │ - vldr d2, [r0] │ │ │ │ - add.w r0, sl, r2 │ │ │ │ - mov.w r2, fp, lsl #5 │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ - add.w r4, r8, r2 │ │ │ │ - add.w r5, lr, r2 │ │ │ │ - vldr d3, [r0] │ │ │ │ - add.w r0, sl, r2 │ │ │ │ - add r2, r9 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ - str r4, [sp, #52] @ 0x34 │ │ │ │ - vadd.f64 d7, d2, d3 │ │ │ │ - vsub.f64 d10, d2, d3 │ │ │ │ + vldr d5, [r7, #160] @ 0xa0 │ │ │ │ + vldr d4, [r7, #168] @ 0xa8 │ │ │ │ + vstr d9, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d3, d6, d4 │ │ │ │ - vldr d2, [r7, #128] @ 0x80 │ │ │ │ - str r0, [sp, #56] @ 0x38 │ │ │ │ - str r5, [sp, #60] @ 0x3c │ │ │ │ - vstr d10, [sp, #264] @ 0x108 │ │ │ │ - vmov.f64 d9, d3 │ │ │ │ - vnmls.f64 d9, d7, d5 │ │ │ │ + vmov.f64 d10, d3 │ │ │ │ + vnmls.f64 d10, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vmov.f64 d4, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vmla.f64 d4, d6, d5 │ │ │ │ - vldr d6, [r4] │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, r9, r2 │ │ │ │ + vmov.f64 d1, d7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r8, r2 │ │ │ │ + vmla.f64 d1, d6, d5 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + vstr d10, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r5] │ │ │ │ - vstr d9, [sp, #232] @ 0xe8 │ │ │ │ - vstr d4, [sp, #312] @ 0x138 │ │ │ │ - vldr d4, [r2] │ │ │ │ - mov.w r2, fp, lsl #3 │ │ │ │ - add.w r6, r8, r2 │ │ │ │ - add.w r4, sl, r2 │ │ │ │ add.w r5, lr, r2 │ │ │ │ - add r2, r9 │ │ │ │ + add r2, fp │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vstr d1, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vldr d4, [r7, #136] @ 0x88 │ │ │ │ - adds r0, r6, r3 │ │ │ │ vmul.f64 d1, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d3, d4 │ │ │ │ vldr d4, [r7, #112] @ 0x70 │ │ │ │ - vnmls.f64 d1, d3, d2 │ │ │ │ - vstr d5, [sp, #320] @ 0x140 │ │ │ │ + vmov.f64 d8, d1 │ │ │ │ + vnmls.f64 d8, d3, d2 │ │ │ │ + vstr d5, [sp, #312] @ 0x138 │ │ │ │ vldr d5, [r7, #120] @ 0x78 │ │ │ │ - vmov.f64 d14, d1 │ │ │ │ + vmov.f64 d11, d8 │ │ │ │ vmul.f64 d3, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmla.f64 d7, d6, d5 │ │ │ │ - vmov.f64 d8, d3 │ │ │ │ - vnmls.f64 d8, d6, d4 │ │ │ │ - vstr d8, [sp, #136] @ 0x88 │ │ │ │ - vstr d7, [sp, #328] @ 0x148 │ │ │ │ + vmov.f64 d9, d3 │ │ │ │ + vnmls.f64 d9, d6, d4 │ │ │ │ + vstr d9, [sp, #136] @ 0x88 │ │ │ │ + vstr d7, [sp, #320] @ 0x140 │ │ │ │ vldr d7, [r4] │ │ │ │ + strd r1, r0, [sp, #72] @ 0x48 │ │ │ │ vldr d6, [r6] │ │ │ │ - vldr d4, [r2] │ │ │ │ + vldr d4, [r1] │ │ │ │ + add r1, r3 │ │ │ │ vldr d2, [r7, #32] │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r5] │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ - str r2, [sp, #68] @ 0x44 │ │ │ │ - add r2, r3 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vldr d4, [r7, #40] @ 0x28 │ │ │ │ - str r2, [sp, #84] @ 0x54 │ │ │ │ vmul.f64 d1, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d3, d4 │ │ │ │ vldr d4, [r7, #16] │ │ │ │ - vmov.f64 d10, d1 │ │ │ │ - vnmls.f64 d10, d3, d2 │ │ │ │ + vnmls.f64 d1, d3, d2 │ │ │ │ vldr d2, [r7, #88] @ 0x58 │ │ │ │ - vstr d5, [sp, #336] @ 0x150 │ │ │ │ + vstr d1, [sp, #144] @ 0x90 │ │ │ │ + vstr d5, [sp, #328] @ 0x148 │ │ │ │ vldr d5, [r7, #24] │ │ │ │ vmul.f64 d3, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmla.f64 d7, d6, d5 │ │ │ │ - vstr d10, [sp, #144] @ 0x90 │ │ │ │ vmov.f64 d8, d3 │ │ │ │ vnmls.f64 d8, d6, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, r8, r2 │ │ │ │ + str r1, [sp, #92] @ 0x5c │ │ │ │ vstr d7, [sp, #160] @ 0xa0 │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r0, r4, r3 │ │ │ │ - str r0, [sp, #76] @ 0x4c │ │ │ │ + add.w r0, r4, r3 │ │ │ │ vldr d6, [r0] │ │ │ │ - adds r0, r5, r3 │ │ │ │ str r0, [sp, #80] @ 0x50 │ │ │ │ + add.w r0, r5, r3 │ │ │ │ + vstr d8, [sp, #152] @ 0x98 │ │ │ │ + str r0, [sp, #84] @ 0x54 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ - vstr d8, [sp, #152] @ 0x98 │ │ │ │ + add.w r0, lr, r2 │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vldr d4, [r7, #80] @ 0x50 │ │ │ │ vmul.f64 d1, d3, d2 │ │ │ │ - vnmls.f64 d1, d5, d4 │ │ │ │ + vmov.f64 d9, d1 │ │ │ │ + vnmls.f64 d9, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ - vmov.f64 d10, d5 │ │ │ │ - vldr d5, [r7, #96] @ 0x60 │ │ │ │ - vmla.f64 d10, d3, d4 │ │ │ │ + vmla.f64 d5, d3, d4 │ │ │ │ vldr d4, [r7, #104] @ 0x68 │ │ │ │ - movs r7, #72 @ 0x48 │ │ │ │ + vstr d9, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d3, d6, d4 │ │ │ │ - vstr d1, [sp, #168] @ 0xa8 │ │ │ │ - mul.w r2, r7, fp │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - str r0, [sp, #88] @ 0x58 │ │ │ │ - vmov.f64 d8, d3 │ │ │ │ - vstr d10, [sp, #344] @ 0x158 │ │ │ │ - vnmls.f64 d8, d7, d5 │ │ │ │ + vstr d5, [sp, #176] @ 0xb0 │ │ │ │ + vldr d5, [r7, #96] @ 0x60 │ │ │ │ + vmov.f64 d2, d3 │ │ │ │ + vnmls.f64 d2, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmla.f64 d7, d6, d5 │ │ │ │ - vldr d6, [r0] │ │ │ │ - add.w r0, sl, r2 │ │ │ │ - str r0, [sp, #92] @ 0x5c │ │ │ │ - vstr d8, [sp, #176] @ 0xb0 │ │ │ │ - vstr d7, [sp, #184] @ 0xb8 │ │ │ │ - vldr d7, [r0] │ │ │ │ - add.w r0, lr, r2 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, sl, r2 │ │ │ │ add r2, r9 │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - str r2, [sp, #100] @ 0x64 │ │ │ │ + str r1, [sp, #96] @ 0x60 │ │ │ │ + vstr d2, [sp, #184] @ 0xb8 │ │ │ │ + vstr d7, [sp, #192] @ 0xc0 │ │ │ │ + vldr d7, [r1] │ │ │ │ + strd r0, r2, [sp, #100] @ 0x64 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, fp, fp, lsl #1 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + vldr d1, [r7, #176] @ 0xb0 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d4, [r2] │ │ │ │ vldr d7, [r0] │ │ │ │ + add.w ip, sl, r2 │ │ │ │ + add.w r0, r8, r2 │ │ │ │ vldr d2, [r7, #288] @ 0x120 │ │ │ │ - str r0, [sp, #96] @ 0x60 │ │ │ │ + add.w r1, lr, r2 │ │ │ │ + add r2, r9 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vldr d4, [r7, #296] @ 0x128 │ │ │ │ - vmul.f64 d9, d5, d4 │ │ │ │ + vmul.f64 d10, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ - vmla.f64 d5, d3, d4 │ │ │ │ - vldr d4, [r7, #272] @ 0x110 │ │ │ │ - vnmls.f64 d9, d3, d2 │ │ │ │ - vstr d5, [sp, #192] @ 0xc0 │ │ │ │ + vnmls.f64 d10, d3, d2 │ │ │ │ + vldr d2, [r7, #192] @ 0xc0 │ │ │ │ + vmov.f64 d8, d5 │ │ │ │ vldr d5, [r7, #280] @ 0x118 │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ + vmla.f64 d8, d3, d4 │ │ │ │ + vldr d4, [r7, #272] @ 0x110 │ │ │ │ vmul.f64 d3, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - mul.w r2, r7, fp │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - add.w ip, sl, r2 │ │ │ │ - vnmls.f64 d3, d6, d4 │ │ │ │ - vmov.f64 d4, d7 │ │ │ │ - vmla.f64 d4, d6, d5 │ │ │ │ - add.w r7, lr, r2 │ │ │ │ + vmov.f64 d9, d3 │ │ │ │ + vstr d8, [sp, #336] @ 0x150 │ │ │ │ + vmla.f64 d7, d6, d5 │ │ │ │ + vnmls.f64 d9, d6, d4 │ │ │ │ vldr d6, [r0] │ │ │ │ - add r2, r9 │ │ │ │ + vldr d4, [r2] │ │ │ │ + vstr d7, [sp, #344] @ 0x158 │ │ │ │ vldr d7, [ip] │ │ │ │ - str r7, [sp, #4] │ │ │ │ - vstr d3, [sp, #200] @ 0xc8 │ │ │ │ + vstr d9, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - vstr d4, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d4, [r2] │ │ │ │ - vldr d7, [r7] │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ + vldr d7, [r1] │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d2, [r7, #192] @ 0xc0 │ │ │ │ vldr d4, [r7, #200] @ 0xc8 │ │ │ │ - vldr d1, [r7, #176] @ 0xb0 │ │ │ │ - vmul.f64 d10, d5, d4 │ │ │ │ + vmul.f64 d9, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d3, d4 │ │ │ │ - vnmls.f64 d10, d3, d2 │ │ │ │ - vstr d5, [sp, #208] @ 0xd0 │ │ │ │ + vnmls.f64 d9, d3, d2 │ │ │ │ + vstr d5, [sp, #352] @ 0x160 │ │ │ │ vldr d5, [r7, #184] @ 0xb8 │ │ │ │ - adds r7, r0, r3 │ │ │ │ - str r7, [sp, #104] @ 0x68 │ │ │ │ + add.w r7, r0, r3 │ │ │ │ + str r7, [sp, #108] @ 0x6c │ │ │ │ vmul.f64 d4, d7, d5 │ │ │ │ vnmls.f64 d4, d6, d1 │ │ │ │ vmul.f64 d1, d7, d1 │ │ │ │ vldr d7, [r7] │ │ │ │ add.w r7, ip, r3 │ │ │ │ + str r7, [sp, #112] @ 0x70 │ │ │ │ vmla.f64 d1, d6, d5 │ │ │ │ - str r7, [sp, #108] @ 0x6c │ │ │ │ vldr d6, [r7] │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ - add r7, r3 │ │ │ │ + add.w r7, r1, r3 │ │ │ │ add r3, r2 │ │ │ │ + str r7, [sp, #116] @ 0x74 │ │ │ │ + vldr d3, [r3] │ │ │ │ + str r3, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ - str r7, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d3, [r3] │ │ │ │ vldr d6, [r7] │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ + vldr d2, [r3, #240] @ 0xf0 │ │ │ │ + vldr d8, [r3, #248] @ 0xf8 │ │ │ │ vadd.f64 d0, d6, d3 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ - vldr d8, [r7, #248] @ 0xf8 │ │ │ │ - vldr d2, [r7, #240] @ 0xf0 │ │ │ │ vmul.f64 d6, d0, d8 │ │ │ │ vmul.f64 d8, d5, d8 │ │ │ │ - vmla.f64 d8, d0, d2 │ │ │ │ - vldr d0, [r7, #264] @ 0x108 │ │ │ │ vnmls.f64 d6, d5, d2 │ │ │ │ - vldr d2, [r7, #256] @ 0x100 │ │ │ │ + vmla.f64 d8, d0, d2 │ │ │ │ + vldr d0, [r3, #264] @ 0x108 │ │ │ │ + vldr d2, [r3, #256] @ 0x100 │ │ │ │ vmul.f64 d5, d7, d2 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmla.f64 d5, d3, d0 │ │ │ │ vnmls.f64 d7, d3, d2 │ │ │ │ vldr d3, [sp, #120] @ 0x78 │ │ │ │ vldr d2, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d2, d3, d2 │ │ │ │ - vsub.f64 d3, d14, d9 │ │ │ │ - vadd.f64 d9, d14, d9 │ │ │ │ + vsub.f64 d3, d11, d10 │ │ │ │ + vadd.f64 d10, d11, d10 │ │ │ │ vsub.f64 d0, d2, d3 │ │ │ │ - vstr d0, [sp, #216] @ 0xd8 │ │ │ │ + vstr d0, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d0, d2, d3 │ │ │ │ vstr d0, [sp, #360] @ 0x168 │ │ │ │ - vldr d0, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d3, d15, d0 │ │ │ │ - vsub.f64 d15, d15, d0 │ │ │ │ - vadd.f64 d2, d3, d9 │ │ │ │ - vstr d2, [sp, #368] @ 0x170 │ │ │ │ - vsub.f64 d2, d3, d9 │ │ │ │ - vldr d9, [sp, #152] @ 0x98 │ │ │ │ - vstr d2, [sp, #376] @ 0x178 │ │ │ │ - vadd.f64 d3, d9, d4 │ │ │ │ + vldr d0, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d2, d0, d15 │ │ │ │ + vsub.f64 d15, d0, d15 │ │ │ │ + vadd.f64 d3, d2, d10 │ │ │ │ + vsub.f64 d10, d2, d10 │ │ │ │ + vstr d3, [sp, #368] @ 0x170 │ │ │ │ + vstr d10, [sp, #376] @ 0x178 │ │ │ │ + vldr d10, [sp, #192] @ 0xc0 │ │ │ │ + vsub.f64 d2, d7, d10 │ │ │ │ + vldr d10, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d3, d10, d4 │ │ │ │ + vsub.f64 d10, d2, d3 │ │ │ │ + vadd.f64 d3, d2, d3 │ │ │ │ vldr d2, [sp, #184] @ 0xb8 │ │ │ │ - vsub.f64 d2, d7, d2 │ │ │ │ - vsub.f64 d9, d2, d3 │ │ │ │ - vstr d9, [sp, #384] @ 0x180 │ │ │ │ - vadd.f64 d9, d2, d3 │ │ │ │ - vldr d3, [sp, #176] @ 0xb0 │ │ │ │ - vstr d9, [sp, #392] @ 0x188 │ │ │ │ - vadd.f64 d3, d3, d5 │ │ │ │ - vldr d9, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d2, d9, d1 │ │ │ │ - vadd.f64 d9, d3, d2 │ │ │ │ + vstr d10, [sp, #384] @ 0x180 │ │ │ │ + vstr d3, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d3, d2, d5 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d2, d2, d1 │ │ │ │ + vadd.f64 d10, d3, d2 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - vldr d2, [sp, #112] @ 0x70 │ │ │ │ - vstr d9, [sp, #400] @ 0x190 │ │ │ │ + vstr d10, [sp, #400] @ 0x190 │ │ │ │ + vldr d10, [sp, #296] @ 0x128 │ │ │ │ vstr d3, [sp, #408] @ 0x198 │ │ │ │ - vldr d9, [sp, #232] @ 0xe8 │ │ │ │ vldr d3, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d2, d9, d2 │ │ │ │ + vsub.f64 d2, d10, d14 │ │ │ │ + vadd.f64 d14, d14, d10 │ │ │ │ vsub.f64 d3, d6, d3 │ │ │ │ - vadd.f64 d14, d3, d2 │ │ │ │ - vstr d14, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d14, d2, d3 │ │ │ │ - vldr d3, [sp, #136] @ 0x88 │ │ │ │ - vldr d2, [sp, #200] @ 0xc8 │ │ │ │ - vstr d14, [sp, #416] @ 0x1a0 │ │ │ │ - vsub.f64 d2, d3, d2 │ │ │ │ + vadd.f64 d11, d3, d2 │ │ │ │ + vstr d11, [sp, #296] @ 0x128 │ │ │ │ + vsub.f64 d11, d2, d3 │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ + vldr d3, [sp, #200] @ 0xc8 │ │ │ │ + vstr d11, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d2, d2, d3 │ │ │ │ vldr d3, [sp, #144] @ 0x90 │ │ │ │ - vsub.f64 d3, d10, d3 │ │ │ │ - vsub.f64 d14, d2, d3 │ │ │ │ - vstr d14, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d14, d2, d3 │ │ │ │ + vsub.f64 d3, d9, d3 │ │ │ │ + vsub.f64 d11, d2, d3 │ │ │ │ + vstr d11, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d11, d2, d3 │ │ │ │ vldr d2, [sp, #152] @ 0x98 │ │ │ │ + vldr d3, [sp, #320] @ 0x140 │ │ │ │ + vstr d11, [sp, #424] @ 0x1a8 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ - vldr d2, [sp, #176] @ 0xb0 │ │ │ │ - vstr d14, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d2, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vsub.f64 d14, d4, d5 │ │ │ │ + vldr d2, [sp, #344] @ 0x158 │ │ │ │ + vsub.f64 d11, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vstr d14, [sp, #152] @ 0x98 │ │ │ │ - vldr d2, [sp, #328] @ 0x148 │ │ │ │ - vldr d3, [sp, #352] @ 0x160 │ │ │ │ + vstr d11, [sp, #152] @ 0x98 │ │ │ │ + vstr d4, [sp, #432] @ 0x1b0 │ │ │ │ + vadd.f64 d4, d3, d2 │ │ │ │ vldr d5, [sp, #144] @ 0x90 │ │ │ │ - vstr d4, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d4, d2, d3 │ │ │ │ - vadd.f64 d10, d5, d10 │ │ │ │ - vadd.f64 d5, d4, d10 │ │ │ │ - vsub.f64 d4, d4, d10 │ │ │ │ - vldr d10, [sp, #344] @ 0x158 │ │ │ │ - vstr d5, [sp, #328] @ 0x148 │ │ │ │ - vldr d5, [sp, #112] @ 0x70 │ │ │ │ - vstr d4, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d4, d10, d8 │ │ │ │ - vsub.f64 d8, d8, d10 │ │ │ │ - vadd.f64 d14, d5, d9 │ │ │ │ + vldr d10, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d9, d5, d9 │ │ │ │ + vadd.f64 d5, d4, d9 │ │ │ │ + vsub.f64 d9, d4, d9 │ │ │ │ + vldr d4, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d4, d4, d8 │ │ │ │ + vstr d5, [sp, #320] @ 0x140 │ │ │ │ + vstr d9, [sp, #344] @ 0x158 │ │ │ │ vldr d9, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d5, d4, d14 │ │ │ │ + vsub.f64 d14, d4, d14 │ │ │ │ + vldr d4, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d1, d1, d9 │ │ │ │ vldr d9, [sp, #168] @ 0xa8 │ │ │ │ - vadd.f64 d5, d4, d14 │ │ │ │ - vsub.f64 d4, d4, d14 │ │ │ │ - vldr d14, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d7, d14, d7 │ │ │ │ - vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vstr d4, [sp, #144] @ 0x90 │ │ │ │ + vstr d5, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d14, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d14, [sp, #192] @ 0xc0 │ │ │ │ vldr d5, [sp, #240] @ 0xf0 │ │ │ │ - vldr d4, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d7, d14, d7 │ │ │ │ vadd.f64 d14, d7, d1 │ │ │ │ vsub.f64 d7, d1, d7 │ │ │ │ - vstr d7, [sp, #160] @ 0xa0 │ │ │ │ + vldr d1, [sp, #304] @ 0x130 │ │ │ │ + vstr d7, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d7, d9, d6 │ │ │ │ - vadd.f64 d6, d5, d4 │ │ │ │ - vadd.f64 d1, d7, d6 │ │ │ │ + vadd.f64 d6, d5, d1 │ │ │ │ + vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #192] @ 0xc0 │ │ │ │ - vstr d1, [sp, #168] @ 0xa8 │ │ │ │ - vldr d1, [sp, #320] @ 0x140 │ │ │ │ - vstr d7, [sp, #184] @ 0xb8 │ │ │ │ - vldr d7, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d6, d6, d1 │ │ │ │ + vsub.f64 d6, d4, d10 │ │ │ │ + vstr d9, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d0, d15, d6 │ │ │ │ vadd.f64 d9, d15, d6 │ │ │ │ - vldr d15, [sp, #200] @ 0xc8 │ │ │ │ - vstr d0, [sp, #240] @ 0xf0 │ │ │ │ - vadd.f64 d7, d7, d15 │ │ │ │ - vldr d0, [sp, #336] @ 0x150 │ │ │ │ - vldr d15, [sp, #208] @ 0xd0 │ │ │ │ + vldr d6, [sp, #200] @ 0xc8 │ │ │ │ + vstr d7, [sp, #168] @ 0xa8 │ │ │ │ + vldr d7, [sp, #136] @ 0x88 │ │ │ │ + vldr d15, [sp, #352] @ 0x160 │ │ │ │ + vstr d0, [sp, #184] @ 0xb8 │ │ │ │ + vldr d0, [sp, #328] @ 0x148 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d0, d15 │ │ │ │ - vadd.f64 d15, d7, d6 │ │ │ │ + vadd.f64 d11, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d2, d3 │ │ │ │ - vldr d3, [sp, #120] @ 0x78 │ │ │ │ + vmov.f64 d6, d2 │ │ │ │ vldr d2, [sp, #128] @ 0x80 │ │ │ │ - vstr d15, [sp, #136] @ 0x88 │ │ │ │ - vldr d15, [sp, #208] @ 0xd0 │ │ │ │ - vstr d7, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d6, d3, d6 │ │ │ │ + vldr d3, [sp, #120] @ 0x78 │ │ │ │ + vstr d11, [sp, #136] @ 0x88 │ │ │ │ + vstr d7, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d7, d0, d15 │ │ │ │ + vldr d11, [pc, #980] @ 67d90 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ - vsub.f64 d15, d6, d7 │ │ │ │ - vldr d7, [sp, #192] @ 0xc0 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ vadd.f64 d6, d3, d2 │ │ │ │ - vadd.f64 d7, d1, d7 │ │ │ │ - vstr d15, [sp, #208] @ 0xd0 │ │ │ │ + vstr d7, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d7, d10, d4 │ │ │ │ + vldr d4, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vsub.f64 d6, d4, d5 │ │ │ │ + vsub.f64 d8, d8, d4 │ │ │ │ + vldr d4, [r3, #144] @ 0x90 │ │ │ │ vstr d2, [sp, #120] @ 0x78 │ │ │ │ - vldr d15, [sp, #304] @ 0x130 │ │ │ │ - vstr d7, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d2, d6, d7 │ │ │ │ + vsub.f64 d6, d1, d5 │ │ │ │ vadd.f64 d7, d8, d6 │ │ │ │ vsub.f64 d8, d8, d6 │ │ │ │ - vldr d6, [r7, #152] @ 0x98 │ │ │ │ - vldr d4, [r7, #144] @ 0x90 │ │ │ │ - vldr d10, [sp, #264] @ 0x108 │ │ │ │ - vmul.f64 d5, d15, d6 │ │ │ │ - vldr d3, [sp, #256] @ 0x100 │ │ │ │ - vldr d1, [sp, #280] @ 0x118 │ │ │ │ + vldr d6, [r3, #152] @ 0x98 │ │ │ │ + vstr d2, [sp, #128] @ 0x80 │ │ │ │ + vstr d8, [sp, #176] @ 0xb0 │ │ │ │ + vldr d2, [sp, #288] @ 0x120 │ │ │ │ + vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + vldr d10, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d5, d2, d6 │ │ │ │ + vldr d1, [sp, #256] @ 0x100 │ │ │ │ + vldr d15, [sp, #272] @ 0x110 │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ - vstr d8, [sp, #192] @ 0xc0 │ │ │ │ - vmla.f64 d6, d15, d4 │ │ │ │ - vldr d2, [r7, #232] @ 0xe8 │ │ │ │ vnmls.f64 d5, d10, d4 │ │ │ │ - vldr d4, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d8, d3, d6 │ │ │ │ - vsub.f64 d6, d3, d6 │ │ │ │ + vmla.f64 d6, d2, d4 │ │ │ │ + vldr d4, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d10, d4, d5 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vldr d4, [sp, #272] @ 0x110 │ │ │ │ - vstr d6, [sp, #264] @ 0x108 │ │ │ │ - vstr d5, [sp, #256] @ 0x100 │ │ │ │ - vldr d5, [r7, #72] @ 0x48 │ │ │ │ - vldr d6, [r7, #64] @ 0x40 │ │ │ │ - vstr d8, [sp, #248] @ 0xf8 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vldr d5, [r3, #72] @ 0x48 │ │ │ │ + vadd.f64 d8, d3, d6 │ │ │ │ + vsub.f64 d2, d3, d6 │ │ │ │ + vldr d6, [r3, #64] @ 0x40 │ │ │ │ vmul.f64 d3, d1, d5 │ │ │ │ - vldr d8, [sp, #296] @ 0x128 │ │ │ │ + vstr d4, [sp, #232] @ 0xe8 │ │ │ │ + vldr d4, [sp, #248] @ 0xf8 │ │ │ │ + vstr d8, [sp, #224] @ 0xe0 │ │ │ │ + vstr d2, [sp, #240] @ 0xf0 │ │ │ │ + vldr d2, [r3, #232] @ 0xe8 │ │ │ │ vnmls.f64 d3, d4, d6 │ │ │ │ vmul.f64 d6, d1, d6 │ │ │ │ + vldr d1, [sp, #264] @ 0x108 │ │ │ │ vmla.f64 d6, d4, d5 │ │ │ │ - vmul.f64 d4, d8, d2 │ │ │ │ - vldr d5, [r7, #224] @ 0xe0 │ │ │ │ - vldr d1, [sp, #288] @ 0x120 │ │ │ │ + vldr d5, [r3, #224] @ 0xe0 │ │ │ │ + vmul.f64 d4, d15, d2 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ vnmls.f64 d4, d1, d5 │ │ │ │ - vmul.f64 d5, d8, d5 │ │ │ │ + vmul.f64 d5, d15, d5 │ │ │ │ vmla.f64 d5, d1, d2 │ │ │ │ - vldr d1, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d8, d3, d4 │ │ │ │ + vldr d1, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d15, d3, d4 │ │ │ │ vsub.f64 d2, d3, d4 │ │ │ │ + vadd.f64 d8, d6, d5 │ │ │ │ + vstr d15, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d15, d5, d6 │ │ │ │ - vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d6, d0, d14 │ │ │ │ vsub.f64 d5, d9, d7 │ │ │ │ + vsub.f64 d3, d10, d2 │ │ │ │ vadd.f64 d14, d14, d0 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ - vstr d8, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d3, d10, d2 │ │ │ │ - vstr d4, [sp, #280] @ 0x118 │ │ │ │ + vldr d0, [pc, #748] @ 67d98 │ │ │ │ vadd.f64 d2, d10, d2 │ │ │ │ + vstr d8, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d4, d6, d11 │ │ │ │ - vldr d8, [sp, #232] @ 0xe8 │ │ │ │ + vldr d8, [sp, #152] @ 0x98 │ │ │ │ vmla.f64 d4, d5, d12 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ - vldr d0, [pc, #968] @ 62f60 │ │ │ │ + vldr d11, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d1, d1, d8 │ │ │ │ vnmls.f64 d5, d6, d12 │ │ │ │ - vldr d6, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d1, d8, d1 │ │ │ │ + vldr d6, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d6, d6, d11 │ │ │ │ vadd.f64 d8, d6, d1 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ - vldr d1, [pc, #936] @ 62f60 │ │ │ │ + vldr d1, [pc, #692] @ 67d98 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vmov.f64 d1, #64 @ 0x3e000000 0.125 │ │ │ │ vmul.f64 d1, d8, d1 │ │ │ │ vnmls.f64 d1, d3, d13 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ - vstr d3, [r1] │ │ │ │ + vstr d3, [r3] │ │ │ │ vsub.f64 d3, d6, d1 │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ vsub.f64 d8, d3, d5 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vadd.f64 d3, d7, d14 │ │ │ │ vsub.f64 d7, d7, d14 │ │ │ │ - vstr d8, [r1] │ │ │ │ + vstr d8, [r3] │ │ │ │ + vmov.f64 d8, #64 @ 0x3e000000 0.125 │ │ │ │ vstr d5, [ip] │ │ │ │ vsub.f64 d5, d6, d4 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ + vldr d6, [sp, #208] @ 0xd0 │ │ │ │ + vmul.f64 d1, d3, d8 │ │ │ │ vstr d5, [r6] │ │ │ │ - ldr r6, [sp, #88] @ 0x58 │ │ │ │ - vstr d4, [r6] │ │ │ │ - vldr d6, [sp, #216] @ 0xd8 │ │ │ │ - vldr d5, [sp, #224] @ 0xe0 │ │ │ │ + vldr d5, [sp, #216] @ 0xd8 │ │ │ │ + vstr d4, [r3] │ │ │ │ vldr d4, [sp, #152] @ 0x98 │ │ │ │ - vldr d8, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #232] @ 0xe8 │ │ │ │ - ldr r1, [sp, #44] @ 0x2c │ │ │ │ - vldr d10, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d6, d6, d11 │ │ │ │ + vldr d11, [pc, #572] @ 67d90 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d9, [sp, #360] @ 0x168 │ │ │ │ - vldr d14, [sp, #424] @ 0x1a8 │ │ │ │ - ldr r7, [sp, #108] @ 0x6c │ │ │ │ vmul.f64 d4, d5, d11 │ │ │ │ vmla.f64 d4, d6, d12 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vnmls.f64 d6, d5, d12 │ │ │ │ - vadd.f64 d5, d8, d15 │ │ │ │ - vmov.f64 d8, #64 @ 0x3e000000 0.125 │ │ │ │ - vmul.f64 d1, d3, d8 │ │ │ │ + vldr d5, [sp, #240] @ 0xf0 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ + ldr r7, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d5, d5, d15 │ │ │ │ + vldr d9, [sp, #360] @ 0x168 │ │ │ │ + vldr d14, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d10, [sp, #432] @ 0x1b0 │ │ │ │ vnmls.f64 d1, d5, d13 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ - vstr d5, [r1] │ │ │ │ + vstr d5, [r3] │ │ │ │ vsub.f64 d5, d1, d7 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ - vldr d1, [sp, #176] @ 0xb0 │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + vldr d1, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vadd.f64 d1, d14, d1 │ │ │ │ vstr d3, [r2] │ │ │ │ - vstr d5, [r1] │ │ │ │ - ldr r1, [sp, #96] @ 0x60 │ │ │ │ + ldr r2, [sp, #100] @ 0x64 │ │ │ │ + vstr d5, [r3] │ │ │ │ vstr d6, [r5] │ │ │ │ - vldr d3, [sp, #192] @ 0xc0 │ │ │ │ - vldr d6, [sp, #240] @ 0xf0 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vldr d5, [sp, #208] @ 0xd0 │ │ │ │ - vldr d7, [sp, #160] @ 0xa0 │ │ │ │ - vsub.f64 d6, d6, d3 │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ ldr r5, [sp, #24] │ │ │ │ + vldr d6, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vldr d5, [sp, #200] @ 0xc8 │ │ │ │ + vldr d7, [sp, #144] @ 0x90 │ │ │ │ + vsub.f64 d6, d1, d6 │ │ │ │ + vadd.f64 d1, d14, d10 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - vsub.f64 d5, d10, d9 │ │ │ │ vmul.f64 d4, d6, d11 │ │ │ │ - vsub.f64 d3, d5, d1 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ vnmls.f64 d4, d7, d12 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ + vldr d11, [sp, #416] @ 0x1a0 │ │ │ │ vmla.f64 d7, d6, d12 │ │ │ │ - vldr d1, [sp, #176] @ 0xb0 │ │ │ │ + vsub.f64 d5, d11, d9 │ │ │ │ + vsub.f64 d3, d5, d1 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vldr d1, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d6, d3, d8 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vmla.f64 d6, d2, d13 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ + vmla.f64 d6, d2, d13 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ - vstr d3, [r1] │ │ │ │ + vstr d3, [r3] │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ vsub.f64 d3, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d5, d9, d10 │ │ │ │ - vldr d10, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d5, d9, d11 │ │ │ │ vsub.f64 d2, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstr d2, [sl] │ │ │ │ vstr d7, [r7] │ │ │ │ vsub.f64 d7, d6, d4 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vmul.f64 d6, d5, d11 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vsub.f64 d7, d14, d1 │ │ │ │ + vldr d2, [sp, #240] @ 0xf0 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vsub.f64 d7, d14, d10 │ │ │ │ + vldr d14, [pc, #320] @ 67d90 │ │ │ │ vstr d4, [r5] │ │ │ │ - vldr d4, [sp, #240] @ 0xf0 │ │ │ │ - vldr d3, [sp, #192] @ 0xc0 │ │ │ │ - vldr d1, [sp, #160] @ 0xa0 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ + vldr d4, [sp, #176] @ 0xb0 │ │ │ │ + vmul.f64 d6, d5, d14 │ │ │ │ + vadd.f64 d3, d1, d4 │ │ │ │ + vldr d4, [sp, #144] @ 0x90 │ │ │ │ vnmls.f64 d6, d7, d12 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d3, d4, d3 │ │ │ │ - vldr d4, [sp, #208] @ 0xd0 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ vmla.f64 d7, d5, d12 │ │ │ │ - vsub.f64 d5, d10, d15 │ │ │ │ - vldr d14, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d1, d1, d4 │ │ │ │ - vldr d9, [sp, #352] @ 0x160 │ │ │ │ - vldr d15, [sp, #408] @ 0x198 │ │ │ │ - vldr d10, [sp, #376] @ 0x178 │ │ │ │ + vsub.f64 d5, d2, d15 │ │ │ │ + vldr d2, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d1, d4, d2 │ │ │ │ vadd.f64 d2, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vldr d1, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d4, d2, d8 │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ vnmls.f64 d4, d5, d13 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ - vstr d5, [r1] │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sp, #136] @ 0x88 │ │ │ │ - ldr r1, [sp, #80] @ 0x50 │ │ │ │ + ldr r5, [sp, #44] @ 0x2c │ │ │ │ + vldr d9, [sp, #344] @ 0x158 │ │ │ │ + vldr d15, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d2, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vadd.f64 d7, d6, d4 │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vldr d6, [sp, #144] @ 0x90 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vadd.f64 d2, d1, d14 │ │ │ │ - vldr d14, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d6, d6, d10 │ │ │ │ + ldr r2, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d10, [sp, #376] @ 0x178 │ │ │ │ + vldr d11, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d2, [r2] │ │ │ │ vstr d5, [r9] │ │ │ │ - vldr d1, [sp, #120] @ 0x78 │ │ │ │ - vsub.f64 d5, d14, d3 │ │ │ │ - vldr d3, [sp, #168] @ 0xa8 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d9, d15 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ - vadd.f64 d1, d3, d1 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - vstr d4, [r1] │ │ │ │ - vmul.f64 d4, d7, d11 │ │ │ │ - vsub.f64 d3, d5, d1 │ │ │ │ + vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ + vsub.f64 d6, d11, d10 │ │ │ │ + vldr d1, [sp, #256] @ 0x100 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vstr d4, [r3] │ │ │ │ + vmul.f64 d4, d7, d14 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ - vmla.f64 d7, d6, d11 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ - ldr r1, [sp, #92] @ 0x5c │ │ │ │ - vadd.f64 d1, d15, d9 │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d2, d3, d1 │ │ │ │ + vldr d3, [sp, #120] @ 0x78 │ │ │ │ + vldr d1, [sp, #136] @ 0x88 │ │ │ │ + vmla.f64 d7, d6, d14 │ │ │ │ vnmls.f64 d4, d6, d12 │ │ │ │ + vldr d6, [sp, #160] @ 0xa0 │ │ │ │ + vldr d14, [sp, #384] @ 0x180 │ │ │ │ + vsub.f64 d5, d14, d1 │ │ │ │ + vadd.f64 d1, d6, d3 │ │ │ │ + vsub.f64 d3, d5, d1 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vldr d1, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d6, d3, d8 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ - vmla.f64 d6, d2, d13 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ + vmla.f64 d6, d2, d13 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ - vstr d3, [r1] │ │ │ │ + vstr d3, [r3] │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vadd.f64 d5, d14, d1 │ │ │ │ + vldr d1, [sp, #224] @ 0xe0 │ │ │ │ + vldr d14, [pc, #60] @ 67d90 │ │ │ │ vadd.f64 d2, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d2, [r3] │ │ │ │ + vstr d2, [r2] │ │ │ │ vstr d7, [r4] │ │ │ │ vadd.f64 d7, d4, d6 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ + vldr d6, [sp, #160] @ 0xa0 │ │ │ │ + vldr d2, [sp, #248] @ 0xf8 │ │ │ │ vstr d7, [r0] │ │ │ │ - vstr d4, [r3] │ │ │ │ - vldr d4, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d5, d14, d4 │ │ │ │ + vstr d4, [r5] │ │ │ │ vldr d4, [sp, #120] @ 0x78 │ │ │ │ - vldr d3, [sp, #168] @ 0xa8 │ │ │ │ - vldr d6, [sp, #144] @ 0x90 │ │ │ │ - vldr d2, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d7, d4, d3 │ │ │ │ - vldr d3, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d6, d10, d6 │ │ │ │ - ldr r1, [sp, #100] @ 0x64 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - vsub.f64 d3, d3, d2 │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ - vmul.f64 d4, d7, d11 │ │ │ │ - vldr d9, [sp, #368] @ 0x170 │ │ │ │ + vsub.f64 d3, d1, d2 │ │ │ │ + b.n 67da8 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ + ldrh r6, [r3, r1] │ │ │ │ + lsls r5, r6, #17 │ │ │ │ + ldmia r7!, {r0, r1, r5} │ │ │ │ + subs r7, #210 @ 0xd2 │ │ │ │ + b.w ff5104ca │ │ │ │ + b.n 6848e │ │ │ │ + subs r7, #209 @ 0xd1 │ │ │ │ + ldrh r6, [r3, r1] │ │ │ │ + lsls r5, r6, #17 │ │ │ │ + ldmia r7!, {r0, r1, r5} │ │ │ │ + subs r7, #210 @ 0xd2 │ │ │ │ + vadd.f64 d1, d15, d9 │ │ │ │ + vsub.f64 d7, d4, d6 │ │ │ │ + vadd.f64 d6, d10, d11 │ │ │ │ + vmul.f64 d4, d7, d14 │ │ │ │ vadd.f64 d2, d6, d1 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ - vldr d15, [sp, #328] @ 0x148 │ │ │ │ - vldr d14, [sp, #400] @ 0x190 │ │ │ │ vnmls.f64 d4, d5, d12 │ │ │ │ - vmul.f64 d5, d5, d11 │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ vmla.f64 d5, d7, d12 │ │ │ │ vmul.f64 d7, d2, d8 │ │ │ │ - vmul.f64 d6, d6, d0 │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ - vldr d1, [sp, #256] @ 0x100 │ │ │ │ - vldr d10, [sp, #280] @ 0x118 │ │ │ │ vnmls.f64 d7, d3, d13 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - ldr r4, [sp, #52] @ 0x34 │ │ │ │ - ldr r7, [sp, #104] @ 0x68 │ │ │ │ - ldr r6, [sp, #28] │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ - vstr d3, [r1] │ │ │ │ + vstr d3, [r2] │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d2, d5, d3 │ │ │ │ - vsub.f64 d3, d3, d5 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ + vsub.f64 d3, d3, d5 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [sp, #112] @ 0x70 │ │ │ │ - vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - vldr d2, [sp, #128] @ 0x80 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vsub.f64 d3, d1, d10 │ │ │ │ + vldr d5, [pc, #-96] @ 67da0 │ │ │ │ + vstr d2, [r1] │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + vldr d11, [sp, #320] @ 0x140 │ │ │ │ + vldr d14, [sp, #400] @ 0x190 │ │ │ │ + vldr d9, [sp, #368] @ 0x170 │ │ │ │ + vldr d15, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d7, d11, d14 │ │ │ │ + ldr r6, [sp, #28] │ │ │ │ + ldr r4, [sp, #52] @ 0x34 │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ + vldr d2, [sp, #192] @ 0xc0 │ │ │ │ + vstr d3, [r4] │ │ │ │ vstr d6, [r0] │ │ │ │ - vsub.f64 d6, d9, d7 │ │ │ │ - vsub.f64 d7, d15, d14 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vldr d10, [sp, #392] @ 0x188 │ │ │ │ - ldr r0, [sp, #76] @ 0x4c │ │ │ │ + vsub.f64 d6, d9, d15 │ │ │ │ + vstr d4, [r1] │ │ │ │ vmul.f64 d4, d7, d12 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ + vmul.f64 d7, d7, d5 │ │ │ │ + vldr d10, [sp, #392] @ 0x188 │ │ │ │ + vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + vnmls.f64 d4, d6, d5 │ │ │ │ vmla.f64 d7, d6, d12 │ │ │ │ - vnmls.f64 d4, d6, d11 │ │ │ │ - vldr d6, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d5, d6, d2 │ │ │ │ - vldr d2, [sp, #200] @ 0xc8 │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ + vldr d5, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d1, d10, d2 │ │ │ │ + vldr d6, [sp, #168] @ 0xa8 │ │ │ │ + ldr r7, [sp, #108] @ 0x6c │ │ │ │ + vsub.f64 d3, d3, d5 │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d5, d6, d5 │ │ │ │ vadd.f64 d2, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ + vldr d1, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d6, d2, d8 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vnmls.f64 d6, d3, d13 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ vstr d3, [r8] │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d2, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vadd.f64 d3, d14, d11 │ │ │ │ + vstr d2, [r0] │ │ │ │ + ldr r0, [sp, #80] @ 0x50 │ │ │ │ + vldr d2, [sp, #248] @ 0xf8 │ │ │ │ vstr d7, [r0] │ │ │ │ vadd.f64 d7, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - b.n 62f68 │ │ │ │ - nop.w │ │ │ │ - b.w ff50b692 │ │ │ │ - b.n 63656 │ │ │ │ - subs r7, #209 @ 0xd1 │ │ │ │ + vldr d6, [sp, #168] @ 0xa8 │ │ │ │ vstr d7, [r7] │ │ │ │ + vsub.f64 d7, d5, d6 │ │ │ │ vstr d4, [r6] │ │ │ │ - vldr d4, [sp, #128] @ 0x80 │ │ │ │ - vldr d6, [sp, #184] @ 0xb8 │ │ │ │ - vldr d3, [sp, #248] @ 0xf8 │ │ │ │ - vldr d2, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d7, d4, d6 │ │ │ │ - vldr d6, [sp, #200] @ 0xc8 │ │ │ │ - ldr r7, [sp, #432] @ 0x1b0 │ │ │ │ - vadd.f64 d4, d3, d2 │ │ │ │ - vadd.f64 d3, d14, d15 │ │ │ │ + vldr d6, [sp, #192] @ 0xc0 │ │ │ │ + vldr d4, [pc, #-304] @ 67da0 │ │ │ │ + ldr r7, [sp, #116] @ 0x74 │ │ │ │ vsub.f64 d5, d6, d10 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - ldr r3, [sp, #560] @ 0x230 │ │ │ │ - ldr r5, [sp, #60] @ 0x3c │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #560] @ 0x230 │ │ │ │ - vmul.f64 d6, d5, d11 │ │ │ │ - ldr r3, [sp, #436] @ 0x1b4 │ │ │ │ + vmul.f64 d6, d5, d4 │ │ │ │ vmla.f64 d6, d7, d12 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - add r8, r3 │ │ │ │ + vmul.f64 d7, d7, d4 │ │ │ │ + vadd.f64 d4, d1, d2 │ │ │ │ vnmls.f64 d7, d5, d12 │ │ │ │ - vldr d5, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d5, d9, d5 │ │ │ │ + vadd.f64 d5, d9, d15 │ │ │ │ vadd.f64 d2, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vmul.f64 d3, d2, d8 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vnmls.f64 d3, d4, d13 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ vstr d4, [lr] │ │ │ │ vsub.f64 d4, d3, d5 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - add lr, r3 │ │ │ │ - ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - add r9, r3 │ │ │ │ - add sl, r3 │ │ │ │ vstr d2, [r7] │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ - add.w r3, r7, #304 @ 0x130 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - ldr r3, [sp, #444] @ 0x1bc │ │ │ │ + ldr r1, [sp, #36] @ 0x24 │ │ │ │ + ldr r3, [sp, #584] @ 0x248 │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #584] @ 0x248 │ │ │ │ + ldr r3, [sp, #460] @ 0x1cc │ │ │ │ vstr d7, [r5] │ │ │ │ + ldr r2, [sp, #584] @ 0x248 │ │ │ │ + vstr d6, [r1] │ │ │ │ + add lr, r3 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ + add r9, r3 │ │ │ │ + add sl, r3 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + add.w r3, r3, #304 @ 0x130 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + ldr r3, [sp, #468] @ 0x1d4 │ │ │ │ eor.w fp, fp, r3 │ │ │ │ - vstr d6, [r2] │ │ │ │ - ldrd r2, r3, [sp, #560] @ 0x230 │ │ │ │ + ldr r3, [sp, #588] @ 0x24c │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 62488 │ │ │ │ - add sp, #452 @ 0x1c4 │ │ │ │ + bne.w 673b0 │ │ │ │ + add sp, #476 @ 0x1dc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -00063030 : │ │ │ │ - ldr r2, [pc, #12] @ (63040 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (63044 ) │ │ │ │ +00067f88 : │ │ │ │ + ldr r2, [pc, #12] @ (67f98 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (67f9c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - add r2, pc, #568 @ (adr r2, 6327c ) │ │ │ │ + stmia r3!, {r2, r4, r5} │ │ │ │ movs r3, r0 │ │ │ │ - bl 439046 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + bl 403f9e │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d14} │ │ │ │ - ldrd r5, r7, [sp, #100] @ 0x64 │ │ │ │ ldr r4, [sp, #92] @ 0x5c │ │ │ │ - subs r6, r5, #1 │ │ │ │ + ldrd r5, r7, [sp, #100] @ 0x64 │ │ │ │ + add.w r6, r5, #4294967295 @ 0xffffffff │ │ │ │ cmp r5, r7 │ │ │ │ add.w ip, r4, r6, lsl #5 │ │ │ │ - bge.w 631b0 │ │ │ │ + bge.w 6811c │ │ │ │ ldr r4, [sp, #96] @ 0x60 │ │ │ │ mov.w lr, r4, lsl #3 │ │ │ │ ldr r4, [sp, #108] @ 0x6c │ │ │ │ cmp r4, #1 │ │ │ │ - bne.w 631b8 │ │ │ │ - add.w ip, ip, #32 │ │ │ │ + bne.w 68136 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ + add.w ip, ip, #32 │ │ │ │ vldr d10, [r1] │ │ │ │ add.w r4, r1, lr │ │ │ │ - vldr d12, [r3] │ │ │ │ add.w r9, r3, lr │ │ │ │ - vldr d14, [ip, #-24] @ 0xffffffe8 │ │ │ │ add.w r8, r2, lr │ │ │ │ - vldr d13, [r2] │ │ │ │ add.w r6, r0, lr │ │ │ │ - vadd.f64 d9, d12, d10 │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + add.w ip, ip, #32 │ │ │ │ + cmp r7, r5 │ │ │ │ + vldr d13, [r2] │ │ │ │ vldr d11, [r0] │ │ │ │ - vldr d8, [ip, #-16] │ │ │ │ + vldr d5, [ip, #-64] @ 0xffffffc0 │ │ │ │ + vadd.f64 d9, d12, d10 │ │ │ │ vsub.f64 d12, d10, d12 │ │ │ │ - vldr d5, [ip, #-32] @ 0xffffffe0 │ │ │ │ - adds r5, #1 │ │ │ │ + vldr d14, [ip, #-56] @ 0xffffffc8 │ │ │ │ + vldr d8, [ip, #-48] @ 0xffffffd0 │ │ │ │ vsub.f64 d7, d13, d11 │ │ │ │ vadd.f64 d4, d11, d13 │ │ │ │ + vldr d0, [ip, #-40] @ 0xffffffd8 │ │ │ │ vmul.f64 d11, d9, d14 │ │ │ │ - vldr d0, [ip, #-8] │ │ │ │ - vmul.f64 d2, d8, d14 │ │ │ │ - vmul.f64 d1, d8, d5 │ │ │ │ vldr d3, [r9] │ │ │ │ - add.w ip, ip, #32 │ │ │ │ + vmul.f64 d1, d8, d5 │ │ │ │ + vmul.f64 d2, d8, d14 │ │ │ │ + vldr d10, [r8] │ │ │ │ + vnmls.f64 d11, d7, d5 │ │ │ │ vmla.f64 d1, d0, d14 │ │ │ │ vmul.f64 d14, d7, d14 │ │ │ │ - vnmls.f64 d11, d7, d5 │ │ │ │ vldr d7, [r4] │ │ │ │ vnmls.f64 d2, d0, d5 │ │ │ │ - vldr d10, [r8] │ │ │ │ vmla.f64 d14, d9, d5 │ │ │ │ - cmp r7, r5 │ │ │ │ vsub.f64 d9, d7, d3 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vldr d7, [r6] │ │ │ │ vadd.f64 d5, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ vmul.f64 d13, d5, d2 │ │ │ │ vmul.f64 d10, d7, d0 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d7, d3, d0 │ │ │ │ - vmla.f64 d5, d9, d2 │ │ │ │ vnmls.f64 d13, d9, d1 │ │ │ │ vnmls.f64 d10, d3, d8 │ │ │ │ - vsub.f64 d3, d11, d7 │ │ │ │ - vadd.f64 d7, d7, d11 │ │ │ │ + vmla.f64 d7, d3, d0 │ │ │ │ + vmla.f64 d5, d9, d2 │ │ │ │ vadd.f64 d1, d13, d12 │ │ │ │ vsub.f64 d12, d12, d13 │ │ │ │ + vsub.f64 d3, d11, d7 │ │ │ │ + vadd.f64 d7, d7, d11 │ │ │ │ vadd.f64 d2, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vadd.f64 d1, d5, d4 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vmul.f64 d2, d2, d6 │ │ │ │ vmul.f64 d3, d3, d6 │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ @@ -108922,199 +111451,204 @@ │ │ │ │ vmul.f64 d5, d5, d6 │ │ │ │ vsub.f64 d2, d1, d3 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vmul.f64 d2, d2, d6 │ │ │ │ vmul.f64 d3, d3, d6 │ │ │ │ vstr d2, [r8] │ │ │ │ mov r8, r2 │ │ │ │ - vstmia r0!, {d3} │ │ │ │ sub.w r2, r2, #8 │ │ │ │ + vstmia r0!, {d3} │ │ │ │ vstr d5, [r8] │ │ │ │ vstr d7, [r6] │ │ │ │ vadd.f64 d7, d10, d12 │ │ │ │ vsub.f64 d10, d10, d12 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vmul.f64 d10, d10, d6 │ │ │ │ vstr d7, [r4] │ │ │ │ mov r4, r3 │ │ │ │ sub.w r3, r3, #8 │ │ │ │ vstr d10, [r4] │ │ │ │ - bne.w 63078 │ │ │ │ + bne.w 67fe2 │ │ │ │ vpop {d8-d14} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ add.w ip, ip, #32 │ │ │ │ rsb sl, r4, #0 │ │ │ │ - vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d10, [r1] │ │ │ │ add.w r6, r1, lr │ │ │ │ - vldr d12, [r3] │ │ │ │ add.w fp, r3, lr │ │ │ │ - vldr d2, [ip, #-24] @ 0xffffffe8 │ │ │ │ add.w r8, r0, lr │ │ │ │ - vldr d0, [ip, #-16] │ │ │ │ add.w r9, r2, lr │ │ │ │ - vadd.f64 d14, d10, d12 │ │ │ │ - vldr d11, [r2] │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + add.w ip, ip, #32 │ │ │ │ + cmp r7, r5 │ │ │ │ vldr d13, [r0] │ │ │ │ + vldr d11, [r2] │ │ │ │ + vldr d3, [ip, #-64] @ 0xffffffc0 │ │ │ │ + vadd.f64 d14, d10, d12 │ │ │ │ vsub.f64 d12, d10, d12 │ │ │ │ - vldr d3, [ip, #-32] @ 0xffffffe0 │ │ │ │ - vmul.f64 d5, d2, d0 │ │ │ │ - vldr d6, [ip, #-8] │ │ │ │ - adds r5, #1 │ │ │ │ + vldr d2, [ip, #-56] @ 0xffffffc8 │ │ │ │ + vldr d0, [ip, #-48] @ 0xffffffd0 │ │ │ │ vsub.f64 d8, d11, d13 │ │ │ │ vadd.f64 d7, d11, d13 │ │ │ │ + vldr d6, [ip, #-40] @ 0xffffffd8 │ │ │ │ vmul.f64 d11, d2, d14 │ │ │ │ vmul.f64 d14, d3, d14 │ │ │ │ - vmul.f64 d1, d2, d6 │ │ │ │ - vnmls.f64 d5, d3, d6 │ │ │ │ - vmla.f64 d1, d3, d0 │ │ │ │ vldr d10, [r9] │ │ │ │ + vmul.f64 d5, d2, d0 │ │ │ │ + vmul.f64 d1, d2, d6 │ │ │ │ + vnmls.f64 d11, d3, d8 │ │ │ │ vmla.f64 d14, d2, d8 │ │ │ │ vldr d2, [r6] │ │ │ │ - vnmls.f64 d11, d3, d8 │ │ │ │ + vnmls.f64 d5, d3, d6 │ │ │ │ + vmla.f64 d1, d3, d0 │ │ │ │ vldr d3, [fp] │ │ │ │ - add.w ip, ip, #32 │ │ │ │ - cmp r7, r5 │ │ │ │ vsub.f64 d9, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ vldr d3, [r8] │ │ │ │ vadd.f64 d8, d3, d10 │ │ │ │ vsub.f64 d3, d3, d10 │ │ │ │ vmul.f64 d13, d5, d8 │ │ │ │ vmul.f64 d10, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vmla.f64 d6, d0, d3 │ │ │ │ - vmla.f64 d5, d1, d8 │ │ │ │ vnmls.f64 d13, d1, d9 │ │ │ │ vnmls.f64 d10, d0, d2 │ │ │ │ - vsub.f64 d3, d11, d6 │ │ │ │ - vadd.f64 d11, d11, d6 │ │ │ │ + vmla.f64 d6, d0, d3 │ │ │ │ + vmla.f64 d5, d1, d8 │ │ │ │ vadd.f64 d1, d12, d13 │ │ │ │ vsub.f64 d12, d12, d13 │ │ │ │ + vsub.f64 d3, d11, d6 │ │ │ │ + vadd.f64 d11, d11, d6 │ │ │ │ vadd.f64 d2, d1, d3 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vadd.f64 d1, d14, d10 │ │ │ │ vsub.f64 d10, d10, d14 │ │ │ │ vmul.f64 d2, d2, d4 │ │ │ │ vmul.f64 d3, d3, d4 │ │ │ │ vstr d2, [r1] │ │ │ │ add r1, r4 │ │ │ │ vstr d3, [fp] │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vsub.f64 d2, d3, d1 │ │ │ │ - vadd.f64 d3, d3, d1 │ │ │ │ vsub.f64 d6, d7, d11 │ │ │ │ + vadd.f64 d3, d3, d1 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ vmul.f64 d2, d2, d4 │ │ │ │ - vmul.f64 d3, d3, d4 │ │ │ │ - vmul.f64 d7, d7, d4 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ + vmul.f64 d7, d7, d4 │ │ │ │ + vmul.f64 d3, d3, d4 │ │ │ │ vstr d2, [r9] │ │ │ │ vstr d3, [r0] │ │ │ │ add r0, r4 │ │ │ │ vstr d6, [r2] │ │ │ │ add r2, sl │ │ │ │ vstr d7, [r8] │ │ │ │ vadd.f64 d7, d12, d10 │ │ │ │ vsub.f64 d10, d10, d12 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmul.f64 d10, d10, d4 │ │ │ │ vstr d7, [r6] │ │ │ │ vstr d10, [r3] │ │ │ │ add r3, sl │ │ │ │ - bne.w 631c6 │ │ │ │ - vpop {d8-d14} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.w 68146 │ │ │ │ + b.n 6811c │ │ │ │ nop │ │ │ │ │ │ │ │ -00063304 : │ │ │ │ - ldr r2, [pc, #12] @ (63314 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (63318 ) │ │ │ │ +00068280 : │ │ │ │ + ldr r2, [pc, #12] @ (68290 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (68294 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldr r7, [sp, #936] @ 0x3a8 │ │ │ │ + stmia r0!, {r2, r3, r5, r6} │ │ │ │ movs r3, r0 │ │ │ │ - ldc2 15, cr15, [r9, #-1020]! @ 0xfffffc04 │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldc2 15, cr15, [r3, #-1020] @ 0xfffffc04 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ - mov r7, r2 │ │ │ │ - ldr.w r2, [pc, #1060] @ 63758 │ │ │ │ ldrd r1, r0, [sp, #256] @ 0x100 │ │ │ │ - add r2, pc │ │ │ │ + ldr.w r2, [pc, #1104] @ 68710 │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 63742 │ │ │ │ + add r2, pc │ │ │ │ + bge.w 686e8 │ │ │ │ ldr r1, [sp, #264] @ 0x108 │ │ │ │ - movs r0, #48 @ 0x30 │ │ │ │ - mov ip, r3 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + mov ip, r3 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ str r1, [sp, #132] @ 0x84 │ │ │ │ - negs r1, r1 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ str r1, [sp, #136] @ 0x88 │ │ │ │ - ldr.w r1, [pc, #1032] @ 6375c │ │ │ │ + ldr.w r1, [pc, #1076] @ 68714 │ │ │ │ ldr r2, [r2, r1] │ │ │ │ - ldr r1, [sp, #256] @ 0x100 │ │ │ │ + ldr r1, [sp, #248] @ 0xf8 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r2, [sp, #140] @ 0x8c │ │ │ │ - ldr r2, [sp, #248] @ 0xf8 │ │ │ │ - mla r0, r0, r1, r2 │ │ │ │ + ldr r2, [sp, #256] @ 0x100 │ │ │ │ + add.w r2, r2, r2, lsl #1 │ │ │ │ + add.w r0, r1, r2, lsl #4 │ │ │ │ vldr d6, [r0, #-48] @ 0xffffffd0 │ │ │ │ - adds r0, #48 @ 0x30 │ │ │ │ + add.w r0, r0, #48 @ 0x30 │ │ │ │ vldr d7, [r0, #-88] @ 0xffffffa8 │ │ │ │ vldr d5, [r0, #-80] @ 0xffffffb0 │ │ │ │ - vldr d15, [r0, #-56] @ 0xffffffc8 │ │ │ │ vldr d13, [r0, #-64] @ 0xffffffc0 │ │ │ │ + vldr d15, [r0, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d1, d6, d5 │ │ │ │ vmul.f64 d10, d7, d5 │ │ │ │ vldr d5, [r0, #-72] @ 0xffffffb8 │ │ │ │ vldr d2, [ip] │ │ │ │ vldr d8, [r5] │ │ │ │ vmul.f64 d4, d6, d5 │ │ │ │ vmul.f64 d14, d7, d5 │ │ │ │ - vmul.f64 d5, d7, d15 │ │ │ │ ldr r3, [sp, #252] @ 0xfc │ │ │ │ + vmul.f64 d5, d7, d15 │ │ │ │ + mov.w r2, r3, lsl #4 │ │ │ │ vmla.f64 d5, d6, d13 │ │ │ │ vadd.f64 d3, d10, d4 │ │ │ │ vsub.f64 d10, d4, d10 │ │ │ │ vldr d4, [r6] │ │ │ │ - lsls r2, r3, #4 │ │ │ │ - adds r1, r6, r2 │ │ │ │ + add.w r1, r6, r2 │ │ │ │ add.w fp, ip, r2 │ │ │ │ vsub.f64 d0, d1, d14 │ │ │ │ - adds r4, r5, r2 │ │ │ │ - vadd.f64 d2, d4, d2 │ │ │ │ - vldr d4, [r7] │ │ │ │ vadd.f64 d14, d1, d14 │ │ │ │ + add.w r4, r5, r2 │ │ │ │ add.w sl, r7, r2 │ │ │ │ + str r1, [sp, #12] │ │ │ │ + vldr d9, [r4] │ │ │ │ + vadd.f64 d2, d4, d2 │ │ │ │ + vldr d4, [r7] │ │ │ │ + vmul.f64 d12, d10, d13 │ │ │ │ vstr d5, [sp, #16] │ │ │ │ vmul.f64 d5, d7, d13 │ │ │ │ + vnmls.f64 d12, d14, d15 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ - vldr d9, [r4] │ │ │ │ vstr d2, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d12, d10, d13 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - vnmls.f64 d5, d6, d15 │ │ │ │ str r4, [sp, #128] @ 0x80 │ │ │ │ - vstr d4, [sp, #56] @ 0x38 │ │ │ │ mov r4, ip │ │ │ │ - vldr d4, [r1] │ │ │ │ - vnmls.f64 d12, d14, d15 │ │ │ │ + vnmls.f64 d5, d6, d15 │ │ │ │ vstr d5, [sp, #24] │ │ │ │ vmul.f64 d5, d10, d15 │ │ │ │ + vstr d4, [sp, #56] @ 0x38 │ │ │ │ + vldr d4, [r1] │ │ │ │ vmov.f64 d1, d5 │ │ │ │ vldr d5, [fp] │ │ │ │ vmla.f64 d1, d14, d13 │ │ │ │ vsub.f64 d8, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vldr d5, [sl] │ │ │ │ vadd.f64 d2, d9, d5 │ │ │ │ @@ -109128,115 +111662,117 @@ │ │ │ │ vldr d2, [r7] │ │ │ │ vstr d9, [sp, #32] │ │ │ │ vadd.f64 d9, d2, d1 │ │ │ │ vldr d2, [sp, #64] @ 0x40 │ │ │ │ vstr d9, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d9, d3, d2 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ - vmla.f64 d3, d0, d2 │ │ │ │ vnmls.f64 d9, d0, d8 │ │ │ │ + vmla.f64 d3, d0, d2 │ │ │ │ + vstr d9, [sp, #96] @ 0x60 │ │ │ │ vstr d3, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d3, d12, d5 │ │ │ │ vmul.f64 d12, d12, d4 │ │ │ │ - vstr d9, [sp, #96] @ 0x60 │ │ │ │ vldr d1, [sp] │ │ │ │ vldr d2, [sp, #48] @ 0x30 │ │ │ │ - vmov.f64 d0, d3 │ │ │ │ vldr d9, [sp, #56] @ 0x38 │ │ │ │ + vmov.f64 d0, d3 │ │ │ │ ldr r3, [sp, #252] @ 0xfc │ │ │ │ vmul.f64 d3, d6, d2 │ │ │ │ + vnmls.f64 d0, d1, d4 │ │ │ │ + mov.w r1, r3, lsl #3 │ │ │ │ vmla.f64 d3, d7, d9 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vnmls.f64 d0, d1, d4 │ │ │ │ - lsls r1, r3, #3 │ │ │ │ add.w lr, r6, r1 │ │ │ │ - adds r3, r4, r1 │ │ │ │ + add.w r3, r4, r1 │ │ │ │ add.w ip, r5, r1 │ │ │ │ add r1, r7 │ │ │ │ - vnmls.f64 d7, d6, d9 │ │ │ │ - vmov.f64 d6, d12 │ │ │ │ - vmla.f64 d6, d1, d5 │ │ │ │ add.w r8, lr, r2 │ │ │ │ vldr d4, [ip] │ │ │ │ add.w r9, ip, r2 │ │ │ │ str r3, [sp, #0] │ │ │ │ - vstr d3, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d3, d3, d0 │ │ │ │ - vldr d5, [r8] │ │ │ │ - vstr d0, [sp, #48] @ 0x30 │ │ │ │ + vnmls.f64 d7, d6, d9 │ │ │ │ + vmov.f64 d6, d12 │ │ │ │ vldr d12, [sp, #16] │ │ │ │ + vstr d0, [sp, #48] @ 0x30 │ │ │ │ + vmla.f64 d6, d1, d5 │ │ │ │ + vldr d5, [r8] │ │ │ │ + vmov.f64 d8, d3 │ │ │ │ + vsub.f64 d3, d3, d0 │ │ │ │ + vstr d8, [sp, #56] @ 0x38 │ │ │ │ vstr d7, [sp, #64] @ 0x40 │ │ │ │ - vstr d3, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d3, [lr] │ │ │ │ vstr d6, [sp, #72] @ 0x48 │ │ │ │ vldr d6, [r3] │ │ │ │ add r3, r2 │ │ │ │ add r2, r1 │ │ │ │ + vstr d3, [sp, #112] @ 0x70 │ │ │ │ + vldr d3, [lr] │ │ │ │ + vldr d9, [r2] │ │ │ │ vsub.f64 d1, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ - vldr d9, [r2] │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ vsub.f64 d8, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vldr d6, [r9] │ │ │ │ vadd.f64 d0, d6, d9 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ vmul.f64 d9, d10, d2 │ │ │ │ vnmls.f64 d9, d14, d1 │ │ │ │ vmul.f64 d1, d10, d1 │ │ │ │ + vldr d10, [r0, #-72] @ 0xffffffb8 │ │ │ │ vmla.f64 d1, d14, d2 │ │ │ │ vldr d2, [r0, #-72] @ 0xffffffb8 │ │ │ │ - vldr d10, [r0, #-72] @ 0xffffffb8 │ │ │ │ - vmul.f64 d14, d2, d4 │ │ │ │ - vldr d2, [r0, #-80] @ 0xffffffb0 │ │ │ │ vmul.f64 d10, d10, d3 │ │ │ │ vstr d9, [sp, #120] @ 0x78 │ │ │ │ - vnmls.f64 d14, d2, d3 │ │ │ │ vldr d9, [sp, #24] │ │ │ │ - vmul.f64 d2, d15, d6 │ │ │ │ + vmul.f64 d14, d2, d4 │ │ │ │ + vldr d2, [r0, #-80] @ 0xffffffb0 │ │ │ │ vmul.f64 d9, d9, d0 │ │ │ │ - vnmls.f64 d2, d13, d5 │ │ │ │ - vmul.f64 d5, d15, d5 │ │ │ │ - vmla.f64 d5, d13, d6 │ │ │ │ + vnmls.f64 d14, d2, d3 │ │ │ │ + vmul.f64 d2, d15, d6 │ │ │ │ vnmls.f64 d9, d12, d8 │ │ │ │ vldr d12, [sp, #24] │ │ │ │ vstr d1, [sp, #24] │ │ │ │ + vnmls.f64 d2, d13, d5 │ │ │ │ + vmul.f64 d5, d15, d5 │ │ │ │ vmul.f64 d8, d12, d8 │ │ │ │ vldr d12, [sp, #16] │ │ │ │ - vstr d2, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d2, d2, d14 │ │ │ │ + vmla.f64 d5, d13, d6 │ │ │ │ vmla.f64 d8, d12, d0 │ │ │ │ vldr d12, [r0, #-80] @ 0xffffffb0 │ │ │ │ + vstr d2, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d2, d2, d14 │ │ │ │ vstr d5, [sp, #88] @ 0x58 │ │ │ │ vmla.f64 d10, d12, d4 │ │ │ │ vldr d4, [sp, #32] │ │ │ │ vldr d12, [sp, #96] @ 0x60 │ │ │ │ + vmov.f64 d0, d8 │ │ │ │ + vldr d8, [pc, #468] @ 68708 │ │ │ │ vsub.f64 d6, d4, d12 │ │ │ │ - vsub.f64 d4, d1, d8 │ │ │ │ - vstr d8, [sp, #16] │ │ │ │ - vldr d13, [sp, #112] @ 0x70 │ │ │ │ + vsub.f64 d4, d1, d0 │ │ │ │ + vstr d0, [sp, #16] │ │ │ │ vldr d15, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d5, d10, d5 │ │ │ │ - vldr d8, [pc, #424] @ 63750 │ │ │ │ - vadd.f64 d0, d13, d7 │ │ │ │ + vldr d13, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d1, d6, d4 │ │ │ │ - vsub.f64 d7, d7, d13 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d13, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d4, d2, d5 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ + vadd.f64 d0, d13, d7 │ │ │ │ + vsub.f64 d7, d7, d13 │ │ │ │ + vldr d13, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d1, d1, d11 │ │ │ │ - vsub.f64 d5, d15, d13 │ │ │ │ - vldr d15, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vsub.f64 d3, d4, d0 │ │ │ │ + vsub.f64 d5, d15, d13 │ │ │ │ + vldr d15, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ vadd.f64 d0, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmul.f64 d0, d0, d8 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ @@ -109255,21 +111791,21 @@ │ │ │ │ vstr d8, [ip] │ │ │ │ mov ip, r4 │ │ │ │ vstr d0, [fp] │ │ │ │ vstr d5, [sl] │ │ │ │ vsub.f64 d5, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vldr d0, [sp, #48] @ 0x30 │ │ │ │ - vldr d2, [sp, #80] @ 0x50 │ │ │ │ vldr d8, [sp, #56] @ 0x38 │ │ │ │ + vldr d2, [sp, #80] @ 0x50 │ │ │ │ vstr d5, [r7] │ │ │ │ vsub.f64 d5, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vadd.f64 d14, d14, d2 │ │ │ │ vldr d3, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d14, d14, d2 │ │ │ │ vstr d5, [r4] │ │ │ │ vstr d7, [r9] │ │ │ │ vadd.f64 d10, d10, d3 │ │ │ │ vstr d6, [r8] │ │ │ │ vadd.f64 d6, d15, d9 │ │ │ │ vldr d9, [sp, #32] │ │ │ │ ldr r4, [sp, #128] @ 0x80 │ │ │ │ @@ -109312,3666 +111848,3746 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vmul.f64 d15, d15, d11 │ │ │ │ vstr d7, [r3] │ │ │ │ vstr d10, [r4] │ │ │ │ mov r4, ip │ │ │ │ vstr d15, [r1] │ │ │ │ - ldr r3, [sp, #256] @ 0x100 │ │ │ │ ldr r2, [sp, #140] @ 0x8c │ │ │ │ - adds r3, #1 │ │ │ │ + ldr r3, [sp, #256] @ 0x100 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #256] @ 0x100 │ │ │ │ ldr r3, [sp, #132] @ 0x84 │ │ │ │ add r5, r3 │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ add r4, r3 │ │ │ │ add r7, r3 │ │ │ │ ldr r3, [sp, #252] @ 0xfc │ │ │ │ mov ip, r4 │ │ │ │ - eors r3, r2 │ │ │ │ + eor.w r3, r3, r2 │ │ │ │ + ldr r2, [sp, #256] @ 0x100 │ │ │ │ str r3, [sp, #252] @ 0xfc │ │ │ │ - ldrd r2, r3, [sp, #256] @ 0x100 │ │ │ │ + ldr r3, [sp, #260] @ 0x104 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 63364 │ │ │ │ + bne.w 682f2 │ │ │ │ add sp, #148 @ 0x94 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 639d0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 68988 ) │ │ │ │ subs r7, #214 @ 0xd6 │ │ │ │ - @ instruction: 0xb88c │ │ │ │ + bls.n 68718 │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00063760 : │ │ │ │ - ldr r2, [pc, #12] @ (63770 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (63774 ) │ │ │ │ +00068718 : │ │ │ │ + ldr r2, [pc, #12] @ (68728 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (6872c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldr r3, [sp, #760] @ 0x2f8 │ │ │ │ + pop {r2} │ │ │ │ movs r3, r0 │ │ │ │ - udiv pc, r5, pc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + @ instruction: 0xfb73ffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov sl, r1 │ │ │ │ + mov r9, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov fp, r2 │ │ │ │ + mov r0, r3 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #396 @ 0x18c │ │ │ │ - mov r4, r3 │ │ │ │ - ldr.w r3, [pc, #2484] @ 64140 │ │ │ │ ldrd r2, r1, [sp, #504] @ 0x1f8 │ │ │ │ - add r3, pc │ │ │ │ + ldr.w r3, [pc, #2544] @ 69148 │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 64118 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 69110 │ │ │ │ ldr r2, [sp, #512] @ 0x200 │ │ │ │ - mov r9, r0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #380] @ 0x17c │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str r2, [sp, #384] @ 0x180 │ │ │ │ - ldr.w r2, [pc, #2460] @ 64144 │ │ │ │ + ldr.w r2, [pc, #2520] @ 6914c │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r2, [sp, #504] @ 0x1f8 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #388] @ 0x184 │ │ │ │ ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ add.w r8, r3, r2, lsl #6 │ │ │ │ - vldr d12, [r8, #-56] @ 0xffffffc8 │ │ │ │ - movs r7, #56 @ 0x38 │ │ │ │ vldr d15, [r8, #-64] @ 0xffffffc0 │ │ │ │ add.w r8, r8, #64 @ 0x40 │ │ │ │ + vldr d10, [r8, #-120] @ 0xffffff88 │ │ │ │ vldr d7, [r8, #-112] @ 0xffffff90 │ │ │ │ vldr d5, [r8, #-104] @ 0xffffff98 │ │ │ │ - vldr d10, [r8, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d6, d15, d7 │ │ │ │ - vmul.f64 d4, d12, d7 │ │ │ │ + vmul.f64 d4, d10, d7 │ │ │ │ vldr d7, [r8, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d5, d15, d5 │ │ │ │ - vmul.f64 d0, d15, d10 │ │ │ │ - vmul.f64 d2, d12, d10 │ │ │ │ - vmul.f64 d7, d12, d7 │ │ │ │ - vsub.f64 d9, d5, d4 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r8, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d7, d10, d7 │ │ │ │ + vsub.f64 d14, d5, d4 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - vstr d4, [sp, #8] │ │ │ │ - vmul.f64 d4, d5, d10 │ │ │ │ - vldr d5, [r8, #-112] @ 0xffffff90 │ │ │ │ - vstr d3, [sp] │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - vldr d7, [r8, #-88] @ 0xffffffa8 │ │ │ │ - vmul.f64 d5, d5, d10 │ │ │ │ + vsub.f64 d2, d6, d7 │ │ │ │ vldr d6, [r8, #-112] @ 0xffffff90 │ │ │ │ - vmov.f64 d14, d3 │ │ │ │ - vmul.f64 d8, d12, d7 │ │ │ │ - vmul.f64 d3, d6, d7 │ │ │ │ + vldr d7, [r8, #-88] @ 0xffffffa8 │ │ │ │ + vstr d3, [sp] │ │ │ │ + vadd.f64 d3, d4, d5 │ │ │ │ + vstr d14, [sp, #8] │ │ │ │ + vmov.f64 d14, d2 │ │ │ │ + vmul.f64 d2, d6, d7 │ │ │ │ vldr d6, [r8, #-104] @ 0xffffff98 │ │ │ │ - vmul.f64 d1, d15, d7 │ │ │ │ - vmul.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d13, d0, d8 │ │ │ │ - vadd.f64 d11, d3, d4 │ │ │ │ - vadd.f64 d0, d8, d0 │ │ │ │ - vstr d14, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d9, d10, d7 │ │ │ │ + vmul.f64 d0, d15, d7 │ │ │ │ + vldr d4, [r8, #-104] @ 0xffffff98 │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ + vstr d14, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d5, d6, d7 │ │ │ │ + vldr d6, [r8, #-96] @ 0xffffffa0 │ │ │ │ + vmul.f64 d3, d4, d6 │ │ │ │ + vldr d4, [r8, #-112] @ 0xffffff90 │ │ │ │ + vmul.f64 d8, d15, d6 │ │ │ │ + vmul.f64 d1, d10, d6 │ │ │ │ + vmul.f64 d4, d4, d6 │ │ │ │ + vsub.f64 d13, d8, d9 │ │ │ │ + vadd.f64 d11, d2, d3 │ │ │ │ + vadd.f64 d8, d9, d8 │ │ │ │ + vadd.f64 d12, d5, d4 │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ + vldr d4, [r8, #-72] @ 0xffffffb8 │ │ │ │ vstr d13, [sp, #104] @ 0x68 │ │ │ │ - vsub.f64 d13, d1, d2 │ │ │ │ + vsub.f64 d13, d0, d1 │ │ │ │ + vadd.f64 d1, d0, d1 │ │ │ │ + vsub.f64 d0, d2, d3 │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ vstr d11, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d11, d6, d5 │ │ │ │ - vsub.f64 d6, d5, d6 │ │ │ │ - vldr d5, [r8, #-72] @ 0xffffffb8 │ │ │ │ - vadd.f64 d2, d1, d2 │ │ │ │ - vsub.f64 d1, d3, d4 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vstr d11, [sp, #280] @ 0x118 │ │ │ │ - vstr d6, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d6, d12, d5 │ │ │ │ - vldr d5, [r8, #-80] @ 0xffffffb0 │ │ │ │ - vstr d2, [sp, #120] @ 0x78 │ │ │ │ - vstr d1, [sp, #288] @ 0x120 │ │ │ │ - vmla.f64 d6, d15, d5 │ │ │ │ - vstr d6, [sp, #296] @ 0x128 │ │ │ │ - vmul.f64 d6, d12, d5 │ │ │ │ - vldr d5, [r8, #-72] @ 0xffffffb8 │ │ │ │ - vnmls.f64 d6, d15, d5 │ │ │ │ - vmul.f64 d5, d14, d7 │ │ │ │ - vstr d6, [sp, #136] @ 0x88 │ │ │ │ - vmul.f64 d6, d4, d10 │ │ │ │ - vsub.f64 d8, d5, d6 │ │ │ │ - vadd.f64 d5, d5, d6 │ │ │ │ - vmul.f64 d6, d4, d7 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vstr d5, [sp, #80] @ 0x50 │ │ │ │ - vmul.f64 d5, d14, d10 │ │ │ │ - vstr d8, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d2, d5, d6 │ │ │ │ - vsub.f64 d1, d5, d6 │ │ │ │ - vmul.f64 d6, d9, d10 │ │ │ │ - vmul.f64 d5, d4, d7 │ │ │ │ - vstr d2, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d8, d5, d6 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - vstr d1, [sp, #184] @ 0xb8 │ │ │ │ - vmul.f64 d6, d9, d7 │ │ │ │ - vstr d8, [sp, #240] @ 0xf0 │ │ │ │ - vstr d5, [sp, #304] @ 0x130 │ │ │ │ - vmul.f64 d5, d4, d10 │ │ │ │ + vstr d5, [sp, #128] @ 0x80 │ │ │ │ + vmul.f64 d5, d10, d4 │ │ │ │ + vldr d4, [r8, #-80] @ 0xffffffb0 │ │ │ │ + vstr d1, [sp, #120] @ 0x78 │ │ │ │ + vstr d12, [sp, #280] @ 0x118 │ │ │ │ + vstr d0, [sp, #288] @ 0x120 │ │ │ │ + vmla.f64 d5, d15, d4 │ │ │ │ + vstr d5, [sp, #296] @ 0x128 │ │ │ │ + vmul.f64 d5, d10, d4 │ │ │ │ + vldr d4, [r8, #-72] @ 0xffffffb8 │ │ │ │ + vnmls.f64 d5, d15, d4 │ │ │ │ + vmul.f64 d4, d14, d7 │ │ │ │ + vstr d5, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d5, d3, d6 │ │ │ │ + vsub.f64 d9, d4, d5 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vmul.f64 d5, d3, d7 │ │ │ │ + vldr d3, [sp] │ │ │ │ + vstr d9, [sp, #80] @ 0x50 │ │ │ │ + vstr d4, [sp, #88] @ 0x58 │ │ │ │ + vmul.f64 d4, d14, d6 │ │ │ │ + vadd.f64 d1, d4, d5 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vstr d1, [sp, #96] @ 0x60 │ │ │ │ + vstr d4, [sp, #184] @ 0xb8 │ │ │ │ + vmul.f64 d4, d3, d7 │ │ │ │ + vldr d14, [sp, #8] │ │ │ │ ldr r3, [sp, #500] @ 0x1f4 │ │ │ │ - vldr d3, [r4] │ │ │ │ vldr d2, [r9] │ │ │ │ - lsls r3, r3, #5 │ │ │ │ - vsub.f64 d4, d5, d6 │ │ │ │ + vmul.f64 d5, d14, d6 │ │ │ │ + mov.w r3, r3, lsl #5 │ │ │ │ add.w r2, sl, r3 │ │ │ │ - adds r1, r4, r3 │ │ │ │ - add.w r5, r9, r3 │ │ │ │ - add.w r6, fp, r3 │ │ │ │ - vadd.f64 d1, d5, d6 │ │ │ │ - vstr d9, [sp, #96] @ 0x60 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vldr d5, [r2] │ │ │ │ - vstr d4, [sp, #248] @ 0xf8 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vsub.f64 d8, d5, d6 │ │ │ │ - vadd.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r6] │ │ │ │ - vstr d1, [sp, #312] @ 0x138 │ │ │ │ - str r1, [sp, #32] │ │ │ │ - vadd.f64 d11, d4, d6 │ │ │ │ - vsub.f64 d4, d4, d6 │ │ │ │ - vldr d6, [sl] │ │ │ │ + add.w r1, r0, r3 │ │ │ │ + add.w r4, r9, r3 │ │ │ │ + add.w r5, fp, r3 │ │ │ │ + str r2, [sp, #24] │ │ │ │ + vadd.f64 d12, d4, d5 │ │ │ │ + vsub.f64 d9, d4, d5 │ │ │ │ + strd r1, r4, [sp, #36] @ 0x24 │ │ │ │ + vmul.f64 d5, d14, d7 │ │ │ │ + vmul.f64 d4, d3, d6 │ │ │ │ + vldr d3, [r0] │ │ │ │ + str r5, [sp, #56] @ 0x38 │ │ │ │ + vstr d12, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d0, d4, d5 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vldr d5, [r1] │ │ │ │ ldr r1, [sp, #500] @ 0x1f4 │ │ │ │ - str r2, [sp, #16] │ │ │ │ - vsub.f64 d9, d6, d3 │ │ │ │ - vadd.f64 d6, d6, d3 │ │ │ │ - vldr d3, [fp] │ │ │ │ - lsls r2, r1, #4 │ │ │ │ - add.w ip, r4, r2 │ │ │ │ - str r6, [sp, #36] @ 0x24 │ │ │ │ + vstr d0, [sp, #248] @ 0xf8 │ │ │ │ + vstr d4, [sp, #312] @ 0x138 │ │ │ │ + vldr d4, [r2] │ │ │ │ + mov.w r2, r1, lsl #4 │ │ │ │ + vstr d9, [sp, #304] @ 0x130 │ │ │ │ add.w r6, sl, r2 │ │ │ │ + add.w ip, r0, r2 │ │ │ │ add.w r1, r9, r2 │ │ │ │ + add.w lr, fp, r2 │ │ │ │ + add.w r2, r1, r3 │ │ │ │ + vsub.f64 d1, d4, d5 │ │ │ │ + vmov.f64 d11, d1 │ │ │ │ + vadd.f64 d1, d4, d5 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, ip, r3 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, r6, r3 │ │ │ │ + str r4, [sp, #60] @ 0x3c │ │ │ │ + vmov.f64 d12, d1 │ │ │ │ + vadd.f64 d0, d4, d5 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vldr d5, [sl] │ │ │ │ + vsub.f64 d9, d5, d3 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ + vldr d3, [fp] │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vmul.f64 d2, d13, d11 │ │ │ │ - vmul.f64 d13, d13, d8 │ │ │ │ - vmla.f64 d13, d0, d11 │ │ │ │ - add.w lr, fp, r2 │ │ │ │ - adds r0, r6, r3 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ - str r5, [sp, #24] │ │ │ │ - adds r5, r1, r3 │ │ │ │ - vnmls.f64 d2, d0, d8 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d0, d3, d13 │ │ │ │ + vmul.f64 d2, d13, d0 │ │ │ │ + vmul.f64 d13, d13, d11 │ │ │ │ + vmla.f64 d13, d8, d0 │ │ │ │ + vnmls.f64 d2, d8, d11 │ │ │ │ + vadd.f64 d8, d3, d13 │ │ │ │ vadd.f64 d14, d9, d2 │ │ │ │ - vstr d0, [sp, #144] @ 0x90 │ │ │ │ - vsub.f64 d0, d3, d13 │ │ │ │ - vmul.f64 d3, d7, d5 │ │ │ │ + vsub.f64 d9, d9, d2 │ │ │ │ + vmul.f64 d2, d10, d5 │ │ │ │ + vnmls.f64 d2, d15, d1 │ │ │ │ + vmul.f64 d15, d15, d5 │ │ │ │ + vstr d8, [sp, #144] @ 0x90 │ │ │ │ + vsub.f64 d8, d3, d13 │ │ │ │ + vmul.f64 d3, d7, d12 │ │ │ │ + vldr d5, [r1] │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vmla.f64 d3, d10, d4 │ │ │ │ - vldr d4, [r6] │ │ │ │ vstr d14, [sp, #320] @ 0x140 │ │ │ │ - vsub.f64 d14, d9, d2 │ │ │ │ - vmul.f64 d2, d12, d6 │ │ │ │ - vstr d0, [sp, #336] @ 0x150 │ │ │ │ - vnmls.f64 d7, d10, d5 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vstr d14, [sp, #328] @ 0x148 │ │ │ │ - vnmls.f64 d2, d15, d1 │ │ │ │ - vmul.f64 d15, d15, d6 │ │ │ │ - vmla.f64 d15, d12, d1 │ │ │ │ - vldr d6, [r0] │ │ │ │ - add.w r0, lr, r3 │ │ │ │ - vsub.f64 d0, d2, d3 │ │ │ │ - vadd.f64 d8, d2, d3 │ │ │ │ - vadd.f64 d12, d7, d15 │ │ │ │ + vstr d9, [sp, #328] @ 0x148 │ │ │ │ + vmla.f64 d15, d10, d1 │ │ │ │ + vmla.f64 d3, d6, d4 │ │ │ │ + vldr d4, [r6] │ │ │ │ + vnmls.f64 d7, d6, d12 │ │ │ │ + vstr d8, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d14, d2, d3 │ │ │ │ + vadd.f64 d0, d2, d3 │ │ │ │ + vadd.f64 d6, d7, d15 │ │ │ │ vsub.f64 d7, d15, d7 │ │ │ │ - vstr d0, [sp, #152] @ 0x98 │ │ │ │ + vstr d14, [sp, #152] @ 0x98 │ │ │ │ + vstr d6, [sp, #160] @ 0xa0 │ │ │ │ vstr d7, [sp, #168] @ 0xa8 │ │ │ │ vldr d7, [ip] │ │ │ │ - vstr d8, [sp, #344] @ 0x158 │ │ │ │ - vstr d12, [sp, #160] @ 0xa0 │ │ │ │ + vstr d0, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d9, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vldr d7, [lr] │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, lr, r3 │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ + vldr d3, [r4] │ │ │ │ + strd r5, r2, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d8, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vldr d3, [r0] │ │ │ │ - vldr d12, [sp, #8] │ │ │ │ + vldr d7, [r5] │ │ │ │ + str r4, [sp, #376] @ 0x178 │ │ │ │ + vldr d10, [sp, #16] │ │ │ │ + vldr d13, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d0, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vldr d10, [sp, #112] @ 0x70 │ │ │ │ - vmul.f64 d2, d12, d8 │ │ │ │ - vldr d13, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [r2] │ │ │ │ + vldr d15, [sp, #112] @ 0x70 │ │ │ │ + vmul.f64 d2, d10, d8 │ │ │ │ + vldr d11, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d1, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d15, [sp, #128] @ 0x80 │ │ │ │ - vnmls.f64 d2, d13, d9 │ │ │ │ - vldr d11, [sp, #184] @ 0xb8 │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d3, d10, d1 │ │ │ │ ldr r1, [sp, #500] @ 0x1f4 │ │ │ │ - str r5, [sp, #60] @ 0x3c │ │ │ │ - str r0, [sp, #376] @ 0x178 │ │ │ │ - lsls r2, r1, #3 │ │ │ │ - vnmls.f64 d3, d15, d0 │ │ │ │ - add.w r0, sl, r2 │ │ │ │ - adds r5, r4, r2 │ │ │ │ - add.w r1, r9, r2 │ │ │ │ - str r0, [sp, #8] │ │ │ │ - add r2, fp │ │ │ │ - vadd.f64 d14, d2, d3 │ │ │ │ + vnmls.f64 d2, d13, d9 │ │ │ │ + mov.w r2, r1, lsl #3 │ │ │ │ + vmul.f64 d3, d15, d1 │ │ │ │ + add.w r4, sl, r2 │ │ │ │ + add.w r5, r9, r2 │ │ │ │ + mov r1, r4 │ │ │ │ + mov r7, r5 │ │ │ │ + vnmls.f64 d3, d11, d0 │ │ │ │ + vadd.f64 d12, d2, d3 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ + vldr d2, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d2, d2, d5 │ │ │ │ + vstr d12, [sp, #176] @ 0xb0 │ │ │ │ vstr d3, [sp, #352] @ 0x160 │ │ │ │ - vldr d3, [sp, #72] @ 0x48 │ │ │ │ - vstr d14, [sp, #176] @ 0xb0 │ │ │ │ - vmul.f64 d2, d3, d5 │ │ │ │ - vldr d3, [sp, #88] @ 0x58 │ │ │ │ + vldr d3, [sp, #96] @ 0x60 │ │ │ │ + vldr d12, [sp, #184] @ 0xb8 │ │ │ │ vnmls.f64 d2, d3, d4 │ │ │ │ - vldr d3, [sp, #80] @ 0x50 │ │ │ │ + vldr d3, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d3, d3, d7 │ │ │ │ - vnmls.f64 d3, d11, d6 │ │ │ │ + vnmls.f64 d3, d12, d6 │ │ │ │ vadd.f64 d14, d2, d3 │ │ │ │ - vsub.f64 d2, d2, d3 │ │ │ │ - vldr d3, [sp, #72] @ 0x48 │ │ │ │ - vstr d2, [sp, #192] @ 0xc0 │ │ │ │ - vmul.f64 d4, d3, d4 │ │ │ │ - vldr d2, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d3, d2, d3 │ │ │ │ + vldr d2, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d4, d2, d4 │ │ │ │ + vldr d2, [sp, #96] @ 0x60 │ │ │ │ vstr d14, [sp, #184] @ 0xb8 │ │ │ │ + vstr d3, [sp, #192] @ 0xc0 │ │ │ │ vmla.f64 d4, d2, d5 │ │ │ │ - vldr d5, [sp, #80] @ 0x50 │ │ │ │ - vmul.f64 d6, d5, d6 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vmla.f64 d6, d11, d7 │ │ │ │ - vmul.f64 d7, d12, d9 │ │ │ │ + vldr d2, [sp, #88] @ 0x58 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add.w r5, fp, r2 │ │ │ │ + vmul.f64 d6, d2, d6 │ │ │ │ + vmla.f64 d6, d12, d7 │ │ │ │ + vmul.f64 d7, d10, d9 │ │ │ │ vmla.f64 d7, d13, d8 │ │ │ │ - vadd.f64 d3, d4, d6 │ │ │ │ - vsub.f64 d4, d6, d4 │ │ │ │ - vmul.f64 d6, d10, d0 │ │ │ │ - vmla.f64 d6, d15, d1 │ │ │ │ - vstr d4, [sp, #208] @ 0xd0 │ │ │ │ - vldr d4, [r0] │ │ │ │ - add r0, r3 │ │ │ │ - vstr d3, [sp, #200] @ 0xc8 │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d12, d7, d6 │ │ │ │ - vsub.f64 d13, d7, d6 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vstr d12, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d2, d4, d6 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ + vstr d2, [sp, #200] @ 0xc8 │ │ │ │ + vstr d6, [sp, #208] @ 0xd0 │ │ │ │ + vmul.f64 d6, d15, d0 │ │ │ │ + vmla.f64 d6, d11, d1 │ │ │ │ + vsub.f64 d4, d7, d6 │ │ │ │ + vadd.f64 d15, d7, d6 │ │ │ │ + vstr d15, [sp, #216] @ 0xd8 │ │ │ │ + vstr d4, [sp, #360] @ 0x168 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, r0, r2 │ │ │ │ + vldr d7, [r4] │ │ │ │ vsub.f64 d8, d4, d7 │ │ │ │ - vstr d13, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vldr d6, [r0] │ │ │ │ - adds r0, r5, r3 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [r5] │ │ │ │ + str r1, [sp, #16] │ │ │ │ add r1, r3 │ │ │ │ + vldr d14, [sp, #8] │ │ │ │ + str r7, [sp, #72] @ 0x48 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ + add.w r1, r4, r3 │ │ │ │ vadd.f64 d0, d5, d7 │ │ │ │ - add r3, r2 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d10, [sp, #96] @ 0x60 │ │ │ │ + vldr d10, [sp, #104] @ 0x68 │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov r1, r7 │ │ │ │ + add r1, r3 │ │ │ │ + add r3, r5 │ │ │ │ + vldr d11, [sp, #120] @ 0x78 │ │ │ │ + str r1, [sp, #96] @ 0x60 │ │ │ │ vldr d3, [r3] │ │ │ │ + vmul.f64 d9, d14, d0 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - vmul.f64 d9, d10, d0 │ │ │ │ - vldr d13, [sp, #120] @ 0x78 │ │ │ │ - vldr d12, [sp, #104] @ 0x68 │ │ │ │ + vldr d12, [sp, #240] @ 0xf0 │ │ │ │ + ldr r7, [sp, #500] @ 0x1f4 │ │ │ │ vadd.f64 d2, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp] │ │ │ │ - vldr d11, [sp, #240] @ 0xf0 │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ + sub.w r2, r2, r7 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vnmls.f64 d9, d3, d8 │ │ │ │ - vmul.f64 d3, d13, d2 │ │ │ │ - ldr r1, [sp, #500] @ 0x1f4 │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ - vnmls.f64 d3, d12, d1 │ │ │ │ - mul.w r0, r7, r1 │ │ │ │ - add.w r1, sl, r0 │ │ │ │ - add.w r7, r9, r0 │ │ │ │ - str r7, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d15, d9, d3 │ │ │ │ + vmul.f64 d3, d11, d2 │ │ │ │ + add.w r1, sl, r2 │ │ │ │ + add.w r7, r9, r2 │ │ │ │ + vnmls.f64 d3, d10, d1 │ │ │ │ + vadd.f64 d13, d9, d3 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ - vmul.f64 d3, d11, d7 │ │ │ │ + vmul.f64 d3, d12, d7 │ │ │ │ + vstr d13, [sp, #224] @ 0xe0 │ │ │ │ + vldr d13, [r8, #-104] @ 0xffffff98 │ │ │ │ vstr d9, [sp, #232] @ 0xe8 │ │ │ │ - vldr d9, [r8, #-104] @ 0xffffff98 │ │ │ │ - vstr d15, [sp, #224] @ 0xe0 │ │ │ │ - vldr d15, [r8, #-112] @ 0xffffff90 │ │ │ │ - vmul.f64 d9, d9, d5 │ │ │ │ - vnmls.f64 d9, d15, d4 │ │ │ │ - vldr d15, [sp, #248] @ 0xf8 │ │ │ │ - vnmls.f64 d3, d15, d6 │ │ │ │ - vmul.f64 d6, d11, d6 │ │ │ │ - vmla.f64 d6, d15, d7 │ │ │ │ - vmul.f64 d7, d10, d8 │ │ │ │ - vadd.f64 d14, d9, d3 │ │ │ │ + vmul.f64 d9, d13, d5 │ │ │ │ + vldr d13, [r8, #-112] @ 0xffffff90 │ │ │ │ + vnmls.f64 d9, d13, d4 │ │ │ │ + vldr d13, [sp, #248] @ 0xf8 │ │ │ │ + vnmls.f64 d3, d13, d6 │ │ │ │ + vmul.f64 d6, d12, d6 │ │ │ │ + vmla.f64 d6, d13, d7 │ │ │ │ + vmul.f64 d7, d14, d8 │ │ │ │ + vadd.f64 d15, d9, d3 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ - vstr d9, [sp, #368] @ 0x170 │ │ │ │ - vldr d9, [r8, #-104] @ 0xffffff98 │ │ │ │ - vstr d14, [sp, #240] @ 0xf0 │ │ │ │ - vmul.f64 d4, d9, d4 │ │ │ │ - vldr d9, [r8, #-112] @ 0xffffff90 │ │ │ │ - vmla.f64 d4, d9, d5 │ │ │ │ - vadd.f64 d15, d4, d6 │ │ │ │ - vsub.f64 d4, d6, d4 │ │ │ │ - vmul.f64 d6, d13, d1 │ │ │ │ - vmla.f64 d6, d12, d2 │ │ │ │ - vstr d4, [sp, #256] @ 0x100 │ │ │ │ - vldr d4, [sp] │ │ │ │ + vldr d3, [sp] │ │ │ │ str r1, [sp, #0] │ │ │ │ - vstr d15, [sp, #248] @ 0xf8 │ │ │ │ - vmla.f64 d7, d4, d0 │ │ │ │ + vstr d15, [sp, #240] @ 0xf0 │ │ │ │ + vmla.f64 d7, d3, d0 │ │ │ │ + vldr d15, [r8, #-104] @ 0xffffff98 │ │ │ │ + vstr d9, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d4, d15, d4 │ │ │ │ + vldr d15, [r8, #-112] @ 0xffffff90 │ │ │ │ + vmla.f64 d4, d15, d5 │ │ │ │ + vadd.f64 d12, d4, d6 │ │ │ │ + vsub.f64 d13, d6, d4 │ │ │ │ vldr d4, [r1] │ │ │ │ - adds r1, r4, r0 │ │ │ │ - str r1, [sp, #96] @ 0x60 │ │ │ │ - add r0, fp │ │ │ │ - vadd.f64 d13, d7, d6 │ │ │ │ + vmul.f64 d6, d11, d1 │ │ │ │ + add.w r1, r0, r2 │ │ │ │ + add r2, fp │ │ │ │ + str r1, [sp, #8] │ │ │ │ + vmla.f64 d6, d10, d2 │ │ │ │ + vstr d12, [sp, #248] @ 0xf8 │ │ │ │ + vstr d13, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d10, d7, d6 │ │ │ │ vldr d7, [r1] │ │ │ │ - vstr d13, [sp, #264] @ 0x108 │ │ │ │ + vstr d1, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d8, d4, d7 │ │ │ │ - vstr d10, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ + vstr d10, [sp, #272] @ 0x110 │ │ │ │ + str r7, [sp, #104] @ 0x68 │ │ │ │ vldr d5, [r7] │ │ │ │ - movs r7, #24 │ │ │ │ - ldr r1, [sp, #500] @ 0x1f4 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d13, [sp, #288] @ 0x120 │ │ │ │ - vldr d15, [sp, #296] @ 0x128 │ │ │ │ - mul.w r1, r7, r1 │ │ │ │ + vldr d7, [r2] │ │ │ │ + ldr r7, [sp, #500] @ 0x1f4 │ │ │ │ + vldr d11, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d0, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d11, [sp, #280] @ 0x118 │ │ │ │ - add.w r7, sl, r1 │ │ │ │ - str r7, [sp, #112] @ 0x70 │ │ │ │ + vldr d13, [sp, #288] @ 0x120 │ │ │ │ + add.w r1, r7, r7, lsl #1 │ │ │ │ + vldr d15, [sp, #296] @ 0x128 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ vldr d14, [sp, #304] @ 0x130 │ │ │ │ + add.w r7, sl, r1 │ │ │ │ vldr d6, [r7] │ │ │ │ - adds r7, r4, r1 │ │ │ │ - str r7, [sp, #120] @ 0x78 │ │ │ │ + str r7, [sp, #112] @ 0x70 │ │ │ │ + add.w r7, r0, r1 │ │ │ │ vldr d7, [r7] │ │ │ │ + str r7, [sp, #120] @ 0x78 │ │ │ │ add.w r7, r9, r1 │ │ │ │ add r1, fp │ │ │ │ + vldr d3, [r1] │ │ │ │ str r7, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d3, [r1] │ │ │ │ vldr d7, [r7] │ │ │ │ vadd.f64 d2, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d9, d3, d0 │ │ │ │ vmul.f64 d3, d13, d2 │ │ │ │ vnmls.f64 d9, d15, d8 │ │ │ │ vnmls.f64 d3, d11, d1 │ │ │ │ vadd.f64 d10, d9, d3 │ │ │ │ vsub.f64 d12, d9, d3 │ │ │ │ - vldr d9, [r8, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d3, d14, d7 │ │ │ │ - vmul.f64 d9, d9, d5 │ │ │ │ vstr d10, [sp, #280] @ 0x118 │ │ │ │ - vldr d10, [r8, #-80] @ 0xffffffb0 │ │ │ │ + vldr d10, [r8, #-72] @ 0xffffffb8 │ │ │ │ vstr d12, [sp, #296] @ 0x128 │ │ │ │ + vmul.f64 d9, d10, d5 │ │ │ │ + vldr d10, [r8, #-80] @ 0xffffffb0 │ │ │ │ vnmls.f64 d9, d10, d4 │ │ │ │ vldr d10, [sp, #312] @ 0x138 │ │ │ │ vnmls.f64 d3, d10, d6 │ │ │ │ vmul.f64 d6, d14, d6 │ │ │ │ vmla.f64 d6, d10, d7 │ │ │ │ vadd.f64 d12, d9, d3 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ vldr d3, [r8, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d4, d3, d4 │ │ │ │ vldr d3, [r8, #-80] @ 0xffffffb0 │ │ │ │ vmla.f64 d4, d3, d5 │ │ │ │ vldr d3, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d7, d6, d4 │ │ │ │ vadd.f64 d10, d4, d6 │ │ │ │ - vmul.f64 d6, d13, d1 │ │ │ │ vldr d4, [sp, #160] @ 0xa0 │ │ │ │ - vmla.f64 d6, d11, d2 │ │ │ │ - vldr d11, [sp, #320] @ 0x140 │ │ │ │ - vldr d2, [sp, #176] @ 0xb0 │ │ │ │ + vmul.f64 d6, d13, d1 │ │ │ │ vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ + vldr d1, [sp, #224] @ 0xe0 │ │ │ │ vstr d7, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d7, d3, d8 │ │ │ │ + vmla.f64 d6, d11, d2 │ │ │ │ + vldr d2, [sp, #176] @ 0xb0 │ │ │ │ + vldr d11, [sp, #320] @ 0x140 │ │ │ │ vmla.f64 d7, d15, d0 │ │ │ │ - vldr d1, [sp, #184] @ 0xb8 │ │ │ │ - vldr d8, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d15, d7, d6 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vldr d7, [sp, #280] @ 0x118 │ │ │ │ - vldr d6, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ + vadd.f64 d6, d1, d7 │ │ │ │ vadd.f64 d7, d11, d2 │ │ │ │ - vadd.f64 d2, d8, d12 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ + vldr d1, [sp, #184] @ 0xb8 │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d4, d1 │ │ │ │ - vmov.f64 d14, d5 │ │ │ │ + vmov.f64 d14, d0 │ │ │ │ + vldr d0, [sp, #240] @ 0xf0 │ │ │ │ + vadd.f64 d2, d0, d12 │ │ │ │ vsub.f64 d0, d2, d6 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ vldr d6, [sp, #152] @ 0x98 │ │ │ │ - vldr d8, [sp, #200] @ 0xc8 │ │ │ │ + vldr d5, [sp, #200] @ 0xc8 │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ + vldr d8, [sp, #216] @ 0xd8 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [sp, #248] @ 0xf8 │ │ │ │ - vldr d1, [sp, #216] @ 0xd8 │ │ │ │ - vsub.f64 d6, d6, d8 │ │ │ │ - vldr d8, [sp, #264] @ 0x108 │ │ │ │ + vldr d1, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d5, d5, d10 │ │ │ │ - ldr r7, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d1, d1, d3 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vldr d5, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ - vadd.f64 d1, d8, d3 │ │ │ │ + vadd.f64 d5, d5, d8 │ │ │ │ vsub.f64 d8, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vadd.f64 d1, d14, d4 │ │ │ │ vsub.f64 d4, d4, d14 │ │ │ │ vmul.f64 d1, d1, d13 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ vstr d1, [sl] │ │ │ │ vadd.f64 d1, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vldr d2, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d1, d1, d13 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ vstr d1, [r9] │ │ │ │ - vmov.f64 d1, d13 │ │ │ │ vstr d4, [r7] │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r2] │ │ │ │ vsub.f64 d5, d8, d6 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + vldr d1, [sp, #264] @ 0x108 │ │ │ │ ldr r7, [sp, #120] @ 0x78 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ - vldr d4, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ + vldr d4, [sp, #160] @ 0xa0 │ │ │ │ + vldr d8, [sp, #216] @ 0xd8 │ │ │ │ + vsub.f64 d3, d3, d1 │ │ │ │ + vldr d1, [sp, #184] @ 0xb8 │ │ │ │ vstr d5, [r1] │ │ │ │ vsub.f64 d5, d0, d7 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ - vldr d0, [sp, #264] @ 0x108 │ │ │ │ + vsub.f64 d1, d4, d1 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ - vsub.f64 d3, d3, d0 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vstr d5, [r7] │ │ │ │ vsub.f64 d5, d11, d2 │ │ │ │ - vstr d6, [r0] │ │ │ │ vmov.f64 d11, d13 │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ vldr d6, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d2, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vldr d3, [sp, #216] @ 0xd8 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vsub.f64 d7, d6, d3 │ │ │ │ - vldr d3, [sp, #224] @ 0xe0 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vsub.f64 d7, d6, d8 │ │ │ │ + vldr d8, [sp, #224] @ 0xe0 │ │ │ │ vldr d6, [sp, #280] @ 0x118 │ │ │ │ vmul.f64 d2, d2, d13 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ - vsub.f64 d13, d3, d6 │ │ │ │ + vsub.f64 d13, d8, d6 │ │ │ │ vldr d6, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d3, d7, d13 │ │ │ │ vadd.f64 d7, d7, d13 │ │ │ │ vldr d13, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d12, d12, d13 │ │ │ │ vldr d13, [sp, #248] @ 0xf8 │ │ │ │ - vmul.f64 d3, d3, d1 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sp, #184] @ 0xb8 │ │ │ │ + vmul.f64 d7, d7, d11 │ │ │ │ + vmul.f64 d3, d3, d11 │ │ │ │ vsub.f64 d10, d13, d10 │ │ │ │ - vsub.f64 d1, d4, d1 │ │ │ │ vadd.f64 d0, d12, d10 │ │ │ │ vsub.f64 d12, d12, d10 │ │ │ │ vldr d10, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d6, d6, d10 │ │ │ │ - vldr d10, [pc, #712] @ 64128 │ │ │ │ + vldr d10, [pc, #732] @ 69130 │ │ │ │ vsub.f64 d4, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vadd.f64 d1, d0, d4 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vadd.f64 d8, d2, d1 │ │ │ │ vsub.f64 d1, d1, d2 │ │ │ │ vadd.f64 d2, d12, d6 │ │ │ │ vsub.f64 d12, d12, d6 │ │ │ │ + vmov.f64 d6, d10 │ │ │ │ vstr d8, [r6] │ │ │ │ - vmov.f64 d8, d10 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ - ldr r6, [sp, #80] @ 0x50 │ │ │ │ + ldr r6, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d12, d12, d10 │ │ │ │ + vldr d8, [pc, #680] @ 69138 │ │ │ │ vstr d1, [r6] │ │ │ │ vsub.f64 d1, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vmov.f64 d2, d10 │ │ │ │ + vmov.f64 d2, d6 │ │ │ │ vstr d1, [r3] │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ + ldr r1, [sp, #48] @ 0x30 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ - vldr d1, [sp, #360] @ 0x168 │ │ │ │ - vldr d14, [sp, #296] @ 0x128 │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ vstr d7, [r1] │ │ │ │ vsub.f64 d7, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ - vldr d0, [sp, #272] @ 0x110 │ │ │ │ - vldr d6, [sp, #192] @ 0xc0 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vldr d0, [sp, #208] @ 0xd0 │ │ │ │ + vldr d4, [sp, #360] @ 0x168 │ │ │ │ + vldr d14, [sp, #296] @ 0x128 │ │ │ │ + vstr d7, [r5] │ │ │ │ vadd.f64 d7, d5, d12 │ │ │ │ - vstr d3, [r3] │ │ │ │ vsub.f64 d12, d12, d5 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ + vstr d3, [r2] │ │ │ │ + vldr d3, [sp, #192] @ 0xc0 │ │ │ │ vldr d5, [sp, #352] @ 0x160 │ │ │ │ - vldr d3, [sp, #208] @ 0xd0 │ │ │ │ vstr d7, [r3] │ │ │ │ vldr d7, [sp, #328] @ 0x148 │ │ │ │ - vstr d12, [r5] │ │ │ │ - vsub.f64 d13, d7, d1 │ │ │ │ - vadd.f64 d12, d7, d1 │ │ │ │ + vstr d12, [r4] │ │ │ │ + vsub.f64 d13, d7, d4 │ │ │ │ + vadd.f64 d12, d7, d4 │ │ │ │ + vldr d4, [sp, #272] @ 0x110 │ │ │ │ vldr d7, [sp, #336] @ 0x150 │ │ │ │ + vmul.f64 d13, d13, d11 │ │ │ │ + vmul.f64 d12, d12, d11 │ │ │ │ vsub.f64 d10, d7, d5 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vldr d5, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d7, d14, d15 │ │ │ │ - vmul.f64 d13, d13, d11 │ │ │ │ - vmul.f64 d12, d12, d11 │ │ │ │ - vsub.f64 d5, d5, d0 │ │ │ │ + vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d1, d1, d11 │ │ │ │ - vldr d0, [pc, #524] @ 64130 │ │ │ │ vmul.f64 d10, d10, d11 │ │ │ │ vldr d11, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [sp, #168] @ 0xa8 │ │ │ │ - vadd.f64 d6, d11, d6 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vmul.f64 d5, d5, d8 │ │ │ │ - vmul.f64 d4, d4, d8 │ │ │ │ - vldr d8, [pc, #492] @ 64138 │ │ │ │ + vsub.f64 d7, d7, d0 │ │ │ │ + vldr d0, [pc, #524] @ 69140 │ │ │ │ + vmul.f64 d5, d5, d6 │ │ │ │ + vmul.f64 d4, d4, d6 │ │ │ │ + vadd.f64 d6, d11, d3 │ │ │ │ vmul.f64 d3, d7, d0 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vmla.f64 d7, d6, d0 │ │ │ │ vnmls.f64 d3, d6, d8 │ │ │ │ + vldr d8, [sp, #272] @ 0x110 │ │ │ │ + vmla.f64 d7, d6, d0 │ │ │ │ vldr d6, [sp, #232] @ 0xe8 │ │ │ │ - vmov.f64 d8, d0 │ │ │ │ - vstr d7, [sp, #40] @ 0x28 │ │ │ │ vstr d3, [sp, #24] │ │ │ │ - vldr d3, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d3, d6, d3 │ │ │ │ + vadd.f64 d3, d6, d8 │ │ │ │ vsub.f64 d6, d15, d14 │ │ │ │ - vldr d14, [sp, #368] @ 0x170 │ │ │ │ vldr d15, [sp, #256] @ 0x100 │ │ │ │ + vmov.f64 d8, d0 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d14, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d7, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vldr d3, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d3, d3, d14 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ + vsub.f64 d3, d3, d14 │ │ │ │ vadd.f64 d2, d15, d9 │ │ │ │ - vldr d15, [pc, #408] @ 64138 │ │ │ │ + vldr d15, [pc, #420] @ 69138 │ │ │ │ vmul.f64 d0, d3, d0 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ - vmla.f64 d0, d2, d15 │ │ │ │ vnmls.f64 d3, d2, d8 │ │ │ │ - vstr d0, [sp, #16] │ │ │ │ + vmla.f64 d0, d2, d15 │ │ │ │ + vstr d0, [sp, #8] │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - vldr d8, [sp, #256] @ 0x100 │ │ │ │ vstr d3, [sp, #48] @ 0x30 │ │ │ │ - vsub.f64 d2, d9, d8 │ │ │ │ + vldr d8, [sp, #256] @ 0x100 │ │ │ │ vldr d3, [sp, #288] @ 0x120 │ │ │ │ + vsub.f64 d2, d9, d8 │ │ │ │ vmov.f64 d9, d15 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ vadd.f64 d14, d14, d3 │ │ │ │ vmul.f64 d15, d14, d15 │ │ │ │ vmul.f64 d14, d14, d0 │ │ │ │ vmla.f64 d15, d2, d0 │ │ │ │ vnmls.f64 d14, d2, d9 │ │ │ │ vldr d2, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d0, d11, d2 │ │ │ │ vldr d11, [sp, #168] @ 0xa8 │ │ │ │ vldr d2, [sp, #208] @ 0xd0 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ + ldr r5, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d3, d11, d2 │ │ │ │ vldr d11, [sp, #48] @ 0x30 │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ - ldr r6, [sp, #36] @ 0x24 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r4, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d2, d3, d9 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ - vmla.f64 d3, d0, d9 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ ldr r7, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ - vldr d0, [sp, #16] │ │ │ │ + vmla.f64 d3, d0, d9 │ │ │ │ + vldr d0, [sp, #8] │ │ │ │ vadd.f64 d8, d13, d4 │ │ │ │ vsub.f64 d4, d13, d4 │ │ │ │ vadd.f64 d0, d0, d2 │ │ │ │ vadd.f64 d9, d8, d0 │ │ │ │ vsub.f64 d0, d0, d8 │ │ │ │ vadd.f64 d8, d11, d3 │ │ │ │ - vstr d9, [r0] │ │ │ │ - vstr d0, [r2] │ │ │ │ + vstr d9, [r1] │ │ │ │ + vstr d0, [r3] │ │ │ │ vadd.f64 d0, d1, d7 │ │ │ │ - ldr r0, [sp, #376] @ 0x178 │ │ │ │ vsub.f64 d7, d1, d7 │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d9, d0, d8 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ - vstr d9, [r0] │ │ │ │ + vstr d9, [r4] │ │ │ │ vstr d0, [r1] │ │ │ │ - vldr d0, [sp, #16] │ │ │ │ - ldr r0, [sp, #72] @ 0x48 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ + vldr d0, [sp, #8] │ │ │ │ + ldr r1, [sp, #36] @ 0x24 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vsub.f64 d1, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vldr d2, [sp, #24] │ │ │ │ vstr d1, [lr] │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d11, d3 │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ vldr d1, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d4, d12, d6 │ │ │ │ vsub.f64 d12, d12, d6 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d3, [r3] │ │ │ │ vstr d7, [ip] │ │ │ │ vadd.f64 d7, d2, d15 │ │ │ │ vsub.f64 d15, d2, d15 │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d4, d1, d14 │ │ │ │ vsub.f64 d14, d14, d1 │ │ │ │ vstr d3, [r3] │ │ │ │ vstr d7, [r1] │ │ │ │ vadd.f64 d7, d10, d5 │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d10, d10, d5 │ │ │ │ ldr r1, [sp, #0] │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d3, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d5, d10, d15 │ │ │ │ vadd.f64 d10, d10, d15 │ │ │ │ - vstr d3, [r6] │ │ │ │ + vstr d3, [r5] │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d12, d14 │ │ │ │ - vstr d5, [fp] │ │ │ │ vsub.f64 d14, d14, d12 │ │ │ │ + vstr d5, [fp] │ │ │ │ vstr d10, [r7] │ │ │ │ vstr d7, [r1] │ │ │ │ - ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ - ldr r2, [sp, #500] @ 0x1f4 │ │ │ │ - adds r3, #1 │ │ │ │ + ldrd r2, r3, [sp, #500] @ 0x1f4 │ │ │ │ + vstr d14, [r0] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #504] @ 0x1f8 │ │ │ │ ldr r3, [sp, #380] @ 0x17c │ │ │ │ - vstr d14, [r4] │ │ │ │ add r9, r3 │ │ │ │ add sl, r3 │ │ │ │ ldr r3, [sp, #384] @ 0x180 │ │ │ │ add fp, r3 │ │ │ │ - add r4, r3 │ │ │ │ + add r0, r3 │ │ │ │ ldr r3, [sp, #388] @ 0x184 │ │ │ │ - eors r2, r3 │ │ │ │ + eor.w r2, r2, r3 │ │ │ │ + ldr r3, [sp, #508] @ 0x1fc │ │ │ │ str r2, [sp, #500] @ 0x1f4 │ │ │ │ - ldrd r2, r3, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r2, [sp, #504] @ 0x1f8 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 637b6 │ │ │ │ + bne.w 68782 │ │ │ │ add sp, #396 @ 0x18c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 643a8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 693b0 ) │ │ │ │ subs r7, #214 @ 0xd6 │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 693f4 ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #200 @ 0xc8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #221 @ 0xdd │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 643f4 ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #200 @ 0xc8 │ │ │ │ - push {r2, r4, r5} │ │ │ │ + bmi.n 6921c │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00064148 : │ │ │ │ - ldr r2, [pc, #12] @ (64158 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (6415c ) │ │ │ │ +00069150 : │ │ │ │ + ldr r2, [pc, #12] @ (69160 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (69164 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - str r2, [sp, #24] │ │ │ │ + cbz r4, 691a2 │ │ │ │ movs r3, r0 │ │ │ │ - bl ffe8a15e │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r4, r2 │ │ │ │ - mov r5, r3 │ │ │ │ + bl ffe3d166 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r1 │ │ │ │ + mov r6, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #916 @ 0x394 │ │ │ │ - ldr.w r3, [pc, #3932] @ 650d0 │ │ │ │ - ldr.w r2, [sp, #1024] @ 0x400 │ │ │ │ + sub.w sp, sp, #932 @ 0x3a4 │ │ │ │ + ldr r3, [pc, #68] @ (691d0 ) │ │ │ │ + ldr.w r2, [sp, #1040] @ 0x410 │ │ │ │ + ldr.w r1, [sp, #1044] @ 0x414 │ │ │ │ add r3, pc │ │ │ │ - ldr.w r7, [sp, #1028] @ 0x404 │ │ │ │ - cmp r2, r7 │ │ │ │ - bge.w 6592e │ │ │ │ - ldr.w r2, [sp, #1032] @ 0x408 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #900] @ 0x384 │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #904] @ 0x388 │ │ │ │ - ldr.w r2, [pc, #3904] @ 650d4 │ │ │ │ + ldr.w ip, [sp, #1036] @ 0x40c │ │ │ │ + cmp r2, r1 │ │ │ │ + bge.w 6a9e4 │ │ │ │ + ldr.w r2, [sp, #1048] @ 0x418 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #916] @ 0x394 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ + str r2, [sp, #920] @ 0x398 │ │ │ │ + ldr r2, [pc, #32] @ (691d4 ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - ldr.w r2, [sp, #1024] @ 0x400 │ │ │ │ + str r0, [sp, #0] │ │ │ │ + ldr.w r2, [sp, #1040] @ 0x410 │ │ │ │ + str r5, [sp, #8] │ │ │ │ + str r6, [sp, #16] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #908] @ 0x38c │ │ │ │ - ldr r3, [sp, #1016] @ 0x3f8 │ │ │ │ - add.w fp, r3, r2, lsl #6 │ │ │ │ - vldr d2, [fp, #-64] @ 0xffffffc0 │ │ │ │ - movs r6, #96 @ 0x60 │ │ │ │ - vldr d0, [fp, #-56] @ 0xffffffc8 │ │ │ │ - mov.w ip, #120 @ 0x78 │ │ │ │ - vldr d7, [fp, #-48] @ 0xffffffd0 │ │ │ │ - add.w fp, fp, #64 @ 0x40 │ │ │ │ - vldr d6, [fp, #-104] @ 0xffffff98 │ │ │ │ - vldr d1, [fp, #-96] @ 0xffffffa0 │ │ │ │ + str r7, [sp, #24] │ │ │ │ + str r3, [sp, #924] @ 0x39c │ │ │ │ + ldr.w r3, [sp, #1032] @ 0x408 │ │ │ │ + add.w r0, r3, r2, lsl #6 │ │ │ │ + b.n 691d8 │ │ │ │ + nop │ │ │ │ + ldmia r2!, {r4, r5} │ │ │ │ + movs r3, r0 │ │ │ │ + lsls r0, r7, #15 │ │ │ │ + movs r0, r0 │ │ │ │ + vldr d2, [r0, #-64] @ 0xffffffc0 │ │ │ │ + mov.w r3, ip, lsl #5 │ │ │ │ + mov.w lr, #88 @ 0x58 │ │ │ │ + add.w r8, ip, ip, lsl #1 │ │ │ │ + add.w r0, r0, #64 @ 0x40 │ │ │ │ + vldr d0, [r0, #-120] @ 0xffffff88 │ │ │ │ + mul.w lr, lr, ip │ │ │ │ + vldr d7, [r0, #-112] @ 0xffffff90 │ │ │ │ + vldr d11, [r0, #-112] @ 0xffffff90 │ │ │ │ + vldr d6, [r0, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d4, d2, d7 │ │ │ │ vmul.f64 d7, d0, d7 │ │ │ │ + vldr d5, [r0, #-112] @ 0xffffff90 │ │ │ │ + vldr d12, [r0, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d13, d0, d6 │ │ │ │ vmul.f64 d6, d2, d6 │ │ │ │ - vldr d5, [fp, #-112] @ 0xffffff90 │ │ │ │ - vldr d11, [fp, #-112] @ 0xffffff90 │ │ │ │ - vldr d12, [fp, #-104] @ 0xffffff98 │ │ │ │ + vldr d1, [r0, #-96] @ 0xffffffa0 │ │ │ │ vadd.f64 d10, d7, d6 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ + vldr d6, [r0, #-104] @ 0xffffff98 │ │ │ │ vadd.f64 d9, d4, d13 │ │ │ │ vsub.f64 d13, d4, d13 │ │ │ │ - vldr d6, [fp, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ - vldr d7, [fp, #-88] @ 0xffffffa8 │ │ │ │ - vstr d13, [sp, #8] │ │ │ │ + vstr d7, [sp, #56] @ 0x38 │ │ │ │ + vldr d7, [r0, #-88] @ 0xffffffa8 │ │ │ │ + vstr d9, [sp, #32] │ │ │ │ + vstr d13, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d13, d6, d1 │ │ │ │ - vstr d5, [sp, #48] @ 0x30 │ │ │ │ + vstr d5, [sp, #80] @ 0x50 │ │ │ │ + vstr d10, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d6, d11, d7 │ │ │ │ - vldr d11, [fp, #-104] @ 0xffffff98 │ │ │ │ - vstr d9, [sp] │ │ │ │ - vstr d13, [sp, #40] @ 0x28 │ │ │ │ + vldr d11, [r0, #-104] @ 0xffffff98 │ │ │ │ + vstr d13, [sp, #72] @ 0x48 │ │ │ │ + vldr d13, [r0, #-112] @ 0xffffff90 │ │ │ │ vmul.f64 d5, d11, d7 │ │ │ │ - vldr d11, [fp, #-80] @ 0xffffffb0 │ │ │ │ - vldr d13, [fp, #-112] @ 0xffffff90 │ │ │ │ - vstr d10, [sp, #16] │ │ │ │ + vldr d11, [r0, #-80] @ 0xffffffb0 │ │ │ │ vmul.f64 d8, d12, d11 │ │ │ │ - vldr d12, [fp, #-72] @ 0xffffffb8 │ │ │ │ + vldr d12, [r0, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d10, d2, d11 │ │ │ │ vmul.f64 d3, d13, d11 │ │ │ │ vmul.f64 d9, d0, d12 │ │ │ │ vmul.f64 d15, d13, d12 │ │ │ │ - vldr d13, [fp, #-104] @ 0xffffff98 │ │ │ │ + vldr d13, [r0, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d14, d2, d12 │ │ │ │ vmul.f64 d4, d13, d12 │ │ │ │ vadd.f64 d13, d10, d9 │ │ │ │ - vstr d14, [sp, #32] │ │ │ │ + vstr d14, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d9, d10, d9 │ │ │ │ - vstr d13, [sp, #232] @ 0xe8 │ │ │ │ + vstr d13, [sp, #272] @ 0x110 │ │ │ │ vmov.f64 d13, d14 │ │ │ │ vmul.f64 d14, d0, d11 │ │ │ │ - vstr d9, [sp, #176] @ 0xb0 │ │ │ │ + vstr d9, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d14, d13, d14 │ │ │ │ vsub.f64 d13, d15, d8 │ │ │ │ vadd.f64 d15, d8, d15 │ │ │ │ vmul.f64 d8, d0, d11 │ │ │ │ - vstr d13, [sp, #216] @ 0xd8 │ │ │ │ - vstr d15, [sp, #336] @ 0x150 │ │ │ │ + vstr d13, [sp, #200] @ 0xc8 │ │ │ │ + vldr d13, [sp, #64] @ 0x40 │ │ │ │ + vstr d15, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d15, d3, d4 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ - vldr d13, [sp, #32] │ │ │ │ - vstr d14, [sp, #240] @ 0xf0 │ │ │ │ - vadd.f64 d14, d8, d13 │ │ │ │ - vstr d15, [sp, #344] @ 0x158 │ │ │ │ - vstr d4, [sp, #224] @ 0xe0 │ │ │ │ + vstr d4, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d4, d7, d12 │ │ │ │ + vstr d14, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d14, d8, d13 │ │ │ │ vmla.f64 d4, d1, d11 │ │ │ │ - vstr d14, [sp, #184] @ 0xb8 │ │ │ │ - vstr d4, [sp, #256] @ 0x100 │ │ │ │ + vstr d14, [sp, #224] @ 0xe0 │ │ │ │ + vstr d15, [sp, #352] @ 0x160 │ │ │ │ + vstr d4, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d4, d7, d11 │ │ │ │ vmov.f64 d8, d4 │ │ │ │ vnmls.f64 d8, d1, d12 │ │ │ │ - vstr d8, [sp, #264] @ 0x108 │ │ │ │ - vldr d9, [sp] │ │ │ │ - vldr d10, [sp, #24] │ │ │ │ - vldr d13, [sp, #8] │ │ │ │ + vstr d8, [sp, #296] @ 0x128 │ │ │ │ + vldr d9, [sp, #32] │ │ │ │ + vldr d13, [sp, #40] @ 0x28 │ │ │ │ + vldr d10, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d3, d9, d11 │ │ │ │ vmul.f64 d4, d10, d12 │ │ │ │ vadd.f64 d8, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vmul.f64 d4, d10, d11 │ │ │ │ - vldr d10, [sp, #16] │ │ │ │ - vstr d3, [sp, #248] @ 0xf8 │ │ │ │ - vmul.f64 d3, d9, d12 │ │ │ │ + vmov.f64 d4, d9 │ │ │ │ + vmov.f64 d9, d10 │ │ │ │ + vldr d10, [sp, #48] @ 0x30 │ │ │ │ + vstr d3, [sp, #336] @ 0x150 │ │ │ │ + vmul.f64 d3, d4, d12 │ │ │ │ + vmul.f64 d4, d9, d11 │ │ │ │ vsub.f64 d9, d3, d4 │ │ │ │ vadd.f64 d14, d3, d4 │ │ │ │ vmul.f64 d4, d10, d12 │ │ │ │ vmul.f64 d3, d13, d11 │ │ │ │ - vstr d14, [sp, #272] @ 0x110 │ │ │ │ - vmul.f64 d14, d2, d1 │ │ │ │ + vstr d14, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d15, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ + vldr d14, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d4, d10, d11 │ │ │ │ vmul.f64 d10, d2, d7 │ │ │ │ - vstr d3, [sp, #360] @ 0x168 │ │ │ │ + vstr d15, [sp, #368] @ 0x170 │ │ │ │ + vstr d3, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d3, d13, d12 │ │ │ │ - vstr d15, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d15, d3, d4 │ │ │ │ vadd.f64 d13, d3, d4 │ │ │ │ + vmul.f64 d4, d2, d1 │ │ │ │ vmul.f64 d3, d0, d7 │ │ │ │ - vstr d15, [sp, #376] @ 0x178 │ │ │ │ + vstr d13, [sp, #384] @ 0x180 │ │ │ │ + vstr d15, [sp, #736] @ 0x2e0 │ │ │ │ vmul.f64 d15, d0, d1 │ │ │ │ - vsub.f64 d3, d14, d3 │ │ │ │ - vstr d13, [sp, #368] @ 0x170 │ │ │ │ - vldr d13, [sp, #40] @ 0x28 │ │ │ │ - vldr d14, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d3, d4, d3 │ │ │ │ + vldr d13, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d4, d15, d10 │ │ │ │ - vstr d3, [sp, #288] @ 0x120 │ │ │ │ + vstr d3, [sp, #304] @ 0x130 │ │ │ │ vmov.f64 d10, d4 │ │ │ │ vmul.f64 d4, d12, d4 │ │ │ │ + vstr d10, [sp, #312] @ 0x138 │ │ │ │ vmla.f64 d4, d11, d3 │ │ │ │ - vstr d10, [sp, #296] @ 0x128 │ │ │ │ - vstr d4, [sp, #280] @ 0x118 │ │ │ │ + vstr d4, [sp, #232] @ 0xe8 │ │ │ │ vmul.f64 d4, d11, d10 │ │ │ │ vsub.f64 d10, d14, d5 │ │ │ │ vadd.f64 d5, d14, d5 │ │ │ │ vnmls.f64 d4, d12, d3 │ │ │ │ - vstr d5, [sp, #384] @ 0x180 │ │ │ │ - vstr d4, [sp, #320] @ 0x140 │ │ │ │ + vstr d4, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d4, d13, d6 │ │ │ │ vsub.f64 d6, d6, d13 │ │ │ │ vmul.f64 d13, d0, d7 │ │ │ │ + vstr d5, [sp, #392] @ 0x188 │ │ │ │ vmov.f64 d3, d4 │ │ │ │ vmul.f64 d4, d12, d4 │ │ │ │ + vstr d3, [sp, #136] @ 0x88 │ │ │ │ vmla.f64 d4, d11, d10 │ │ │ │ - vstr d3, [sp, #120] @ 0x78 │ │ │ │ - vstr d4, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d4, [sp, #744] @ 0x2e8 │ │ │ │ vmul.f64 d4, d11, d3 │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d4, d12, d10 │ │ │ │ - vstr d4, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d4, [sp, #752] @ 0x2f0 │ │ │ │ vmov.f64 d4, d6 │ │ │ │ vmul.f64 d6, d12, d6 │ │ │ │ + vstr d4, [sp, #400] @ 0x190 │ │ │ │ vmla.f64 d6, d11, d5 │ │ │ │ - vstr d4, [sp, #392] @ 0x188 │ │ │ │ - vstr d6, [sp, #328] @ 0x148 │ │ │ │ + vstr d6, [sp, #264] @ 0x108 │ │ │ │ vmul.f64 d6, d11, d4 │ │ │ │ vnmls.f64 d6, d12, d5 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ - vadd.f64 d3, d5, d13 │ │ │ │ - vldr d13, [sp, #8] │ │ │ │ - vstr d6, [sp, #488] @ 0x1e8 │ │ │ │ + vadd.f64 d4, d5, d13 │ │ │ │ + vldr d13, [sp, #40] @ 0x28 │ │ │ │ + vstr d6, [sp, #496] @ 0x1f0 │ │ │ │ vmul.f64 d6, d2, d7 │ │ │ │ - vstr d3, [sp, #40] @ 0x28 │ │ │ │ + vstr d4, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d5, d6, d15 │ │ │ │ vmul.f64 d6, d12, d5 │ │ │ │ - vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vmla.f64 d6, d11, d3 │ │ │ │ - vstr d6, [sp, #608] @ 0x260 │ │ │ │ + vstr d5, [sp, #152] @ 0x98 │ │ │ │ + vmla.f64 d6, d11, d4 │ │ │ │ + vstr d6, [sp, #616] @ 0x268 │ │ │ │ vmul.f64 d6, d11, d5 │ │ │ │ vmul.f64 d5, d13, d1 │ │ │ │ vmov.f64 d14, d6 │ │ │ │ - vnmls.f64 d14, d12, d3 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ vmul.f64 d6, d3, d7 │ │ │ │ + vnmls.f64 d14, d12, d4 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ vmul.f64 d5, d13, d7 │ │ │ │ - vstr d14, [sp, #616] @ 0x268 │ │ │ │ - vstr d6, [sp, #32] │ │ │ │ + vstr d6, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d6, d3, d1 │ │ │ │ + vstr d14, [sp, #624] @ 0x270 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vldr d5, [sp, #32] │ │ │ │ + vldr d5, [sp, #64] @ 0x40 │ │ │ │ vmov.f64 d13, d6 │ │ │ │ vmul.f64 d6, d12, d3 │ │ │ │ vmov.f64 d15, d6 │ │ │ │ vmul.f64 d6, d11, d13 │ │ │ │ vmla.f64 d15, d11, d4 │ │ │ │ vmov.f64 d14, d6 │ │ │ │ vmul.f64 d6, d11, d3 │ │ │ │ vnmls.f64 d14, d12, d5 │ │ │ │ - vstr d15, [sp, #728] @ 0x2d8 │ │ │ │ + vstr d15, [sp, #760] @ 0x2f8 │ │ │ │ vmov.f64 d15, d6 │ │ │ │ vmul.f64 d6, d12, d13 │ │ │ │ vnmls.f64 d15, d12, d4 │ │ │ │ - vstr d14, [sp, #720] @ 0x2d0 │ │ │ │ - vstr d3, [sp, #136] @ 0x88 │ │ │ │ - vstr d4, [sp, #128] @ 0x80 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - vldr d4, [sp] │ │ │ │ - vstr d15, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d14, [sp, #728] @ 0x2d8 │ │ │ │ + vstr d4, [sp, #160] @ 0xa0 │ │ │ │ + vstr d3, [sp, #168] @ 0xa8 │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ + vstr d13, [sp, #176] @ 0xb0 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ + vldr d3, [sp, #56] @ 0x38 │ │ │ │ + vstr d15, [sp, #768] @ 0x300 │ │ │ │ vmov.f64 d15, d6 │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ vmla.f64 d15, d11, d5 │ │ │ │ - vmul.f64 d6, d3, d7 │ │ │ │ vmul.f64 d5, d4, d1 │ │ │ │ - vstr d13, [sp, #144] @ 0x90 │ │ │ │ - ldr r3, [sp, #1020] @ 0x3fc │ │ │ │ + vmul.f64 d6, d3, d7 │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ + add.w r2, r5, r3 │ │ │ │ + add.w r1, r4, r3 │ │ │ │ + str r2, [sp, #72] @ 0x48 │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d14, d5, d6 │ │ │ │ - lsls r3, r3, #5 │ │ │ │ - adds r2, r1, r3 │ │ │ │ - adds r7, r5, r3 │ │ │ │ - str r2, [sp, #48] @ 0x30 │ │ │ │ - vstr d15, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d15, [sp, #776] @ 0x308 │ │ │ │ vadd.f64 d15, d5, d6 │ │ │ │ vmul.f64 d5, d4, d7 │ │ │ │ vmul.f64 d6, d3, d1 │ │ │ │ - str r7, [sp, #60] @ 0x3c │ │ │ │ - vstr d14, [sp, #304] @ 0x130 │ │ │ │ + vstr d14, [sp, #320] @ 0x140 │ │ │ │ vmov.f64 d13, d15 │ │ │ │ vsub.f64 d15, d5, d6 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ - vstr d13, [sp, #400] @ 0x190 │ │ │ │ + vmov.f64 d5, d13 │ │ │ │ vmov.f64 d3, d6 │ │ │ │ vmul.f64 d6, d12, d15 │ │ │ │ - vmla.f64 d6, d11, d13 │ │ │ │ vmov.f64 d4, d15 │ │ │ │ - vstr d3, [sp, #312] @ 0x138 │ │ │ │ - vstr d4, [sp, #408] @ 0x198 │ │ │ │ - vstr d6, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d3, [sp, #328] @ 0x148 │ │ │ │ + vmla.f64 d6, d11, d13 │ │ │ │ + vstr d15, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d5, [sp, #408] @ 0x198 │ │ │ │ + vldr d13, [r2] │ │ │ │ + add.w r2, r7, r3 │ │ │ │ + str r2, [sp, #88] @ 0x58 │ │ │ │ + vstr d6, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d6, d11, d3 │ │ │ │ vmov.f64 d15, d6 │ │ │ │ vmul.f64 d6, d11, d4 │ │ │ │ - vnmls.f64 d6, d12, d13 │ │ │ │ vnmls.f64 d15, d12, d14 │ │ │ │ - vldr d13, [r2] │ │ │ │ - adds r2, r0, r3 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ - vstr d6, [sp, #504] @ 0x1f8 │ │ │ │ + vnmls.f64 d6, d12, d5 │ │ │ │ + vstr d15, [sp, #248] @ 0xf8 │ │ │ │ + vstr d6, [sp, #512] @ 0x200 │ │ │ │ vmul.f64 d6, d12, d3 │ │ │ │ - vstr d15, [sp, #416] @ 0x1a0 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ vmla.f64 d5, d11, d14 │ │ │ │ - vstr d5, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d5, [r7] │ │ │ │ - adds r7, r4, r3 │ │ │ │ - str r7, [sp, #80] @ 0x50 │ │ │ │ + vstr d5, [sp, #256] @ 0x100 │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r1, r6, r3 │ │ │ │ + vldr d3, [r1] │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d6, d13, d5 │ │ │ │ - vldr d3, [r7] │ │ │ │ - vmov.f64 d15, d5 │ │ │ │ + vsub.f64 d13, d13, d5 │ │ │ │ vldr d5, [r2] │ │ │ │ + mov.w r2, r8, lsl #5 │ │ │ │ + add.w r1, r5, r2 │ │ │ │ vsub.f64 d4, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ + vstr d13, [sp, #464] @ 0x1d0 │ │ │ │ vmul.f64 d3, d7, d6 │ │ │ │ - vsub.f64 d13, d13, d15 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmov.f64 d15, d3 │ │ │ │ - vldr d3, [r0] │ │ │ │ - vmla.f64 d15, d1, d4 │ │ │ │ - vldr d4, [r4] │ │ │ │ - vstr d13, [sp, #456] @ 0x1c8 │ │ │ │ vnmls.f64 d7, d1, d6 │ │ │ │ - vldr d1, [r1] │ │ │ │ - vldr d13, [r5] │ │ │ │ - vstr d15, [sp, #152] @ 0x98 │ │ │ │ - vstr d7, [sp, #160] @ 0xa0 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vmla.f64 d15, d1, d4 │ │ │ │ + vldr d1, [r5] │ │ │ │ + vstr d15, [sp] │ │ │ │ + vstr d7, [sp, #8] │ │ │ │ + vldr d7, [r4] │ │ │ │ + vldr d4, [r6] │ │ │ │ + str r1, [sp, #96] @ 0x60 │ │ │ │ + vldr d3, [r7] │ │ │ │ vadd.f64 d6, d1, d7 │ │ │ │ + vldr d15, [sp, #232] @ 0xe8 │ │ │ │ + vldr d14, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d7, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vsub.f64 d1, d1, d13 │ │ │ │ + vldr d13, [r4] │ │ │ │ vmul.f64 d3, d0, d6 │ │ │ │ vmul.f64 d6, d2, d6 │ │ │ │ + vsub.f64 d1, d1, d13 │ │ │ │ vnmls.f64 d3, d2, d7 │ │ │ │ vmov.f64 d2, d6 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r4, r2 │ │ │ │ vmla.f64 d2, d0, d7 │ │ │ │ - vstr d3, [sp, #168] @ 0xa8 │ │ │ │ - ldr r7, [sp, #1020] @ 0x3fc │ │ │ │ - vstr d2, [sp, #192] @ 0xc0 │ │ │ │ - vldr d14, [sp, #320] @ 0x140 │ │ │ │ - vldr d15, [sp, #280] @ 0x118 │ │ │ │ - mul.w r2, r6, r7 │ │ │ │ - adds r7, r1, r2 │ │ │ │ - str r7, [sp, #72] @ 0x48 │ │ │ │ - vldr d6, [r7] │ │ │ │ - adds r7, r5, r2 │ │ │ │ - str r7, [sp, #84] @ 0x54 │ │ │ │ - vldr d7, [r7] │ │ │ │ - adds r7, r0, r2 │ │ │ │ - adds r2, r4, r2 │ │ │ │ - str r7, [sp, #88] @ 0x58 │ │ │ │ - str r2, [sp, #96] @ 0x60 │ │ │ │ + vldr d7, [r1] │ │ │ │ + str r1, [sp, #108] @ 0x6c │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + add r2, r6 │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - vmov.f64 d13, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ vldr d0, [r2] │ │ │ │ - vldr d7, [r7] │ │ │ │ - ldr r7, [sp, #1020] @ 0x3fc │ │ │ │ - vsub.f64 d6, d6, d13 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vstr d2, [sp, #24] │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ + str r2, [sp, #120] @ 0x78 │ │ │ │ + mov.w r2, ip, lsl #6 │ │ │ │ + add.w r1, r5, r2 │ │ │ │ vsub.f64 d2, d7, d0 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vmul.f64 d0, d9, d3 │ │ │ │ - lsls r2, r7, #6 │ │ │ │ - adds r7, r1, r2 │ │ │ │ - str r7, [sp, #100] @ 0x64 │ │ │ │ + str r1, [sp, #124] @ 0x7c │ │ │ │ vmla.f64 d0, d8, d2 │ │ │ │ vmul.f64 d2, d9, d2 │ │ │ │ vnmls.f64 d2, d8, d3 │ │ │ │ - vldr d8, [r7] │ │ │ │ - adds r7, r5, r2 │ │ │ │ - str r7, [sp, #104] @ 0x68 │ │ │ │ - vmov.f64 d13, d8 │ │ │ │ - vstr d0, [sp, #200] @ 0xc8 │ │ │ │ - vstr d2, [sp, #208] @ 0xd0 │ │ │ │ - vldr d2, [r7] │ │ │ │ - adds r7, r0, r2 │ │ │ │ - adds r2, r4, r2 │ │ │ │ - str r7, [sp, #108] @ 0x6c │ │ │ │ - str r2, [sp, #896] @ 0x380 │ │ │ │ - vldr d9, [r7] │ │ │ │ - vadd.f64 d0, d8, d2 │ │ │ │ + vldr d8, [r1] │ │ │ │ + add.w r1, r4, r2 │ │ │ │ + str r1, [sp, #128] @ 0x80 │ │ │ │ + vstr d0, [sp, #184] @ 0xb8 │ │ │ │ + vstr d2, [sp, #192] @ 0xc0 │ │ │ │ + vldr d2, [r1] │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + add r2, r6 │ │ │ │ + vldr d9, [r1] │ │ │ │ + str r1, [sp, #132] @ 0x84 │ │ │ │ vldr d3, [r2] │ │ │ │ - vsub.f64 d2, d13, d2 │ │ │ │ + str r2, [sp, #912] @ 0x390 │ │ │ │ + mov.w r2, ip, lsl #4 │ │ │ │ + vadd.f64 d0, d8, d2 │ │ │ │ + vsub.f64 d2, d8, d2 │ │ │ │ + add.w r9, r4, r2 │ │ │ │ + add.w r1, r5, r2 │ │ │ │ + add.w sl, r6, r2 │ │ │ │ vsub.f64 d8, d9, d3 │ │ │ │ vadd.f64 d3, d9, d3 │ │ │ │ vmul.f64 d9, d14, d0 │ │ │ │ vmla.f64 d9, d15, d8 │ │ │ │ vmul.f64 d8, d14, d8 │ │ │ │ - vldr d14, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d14, [sp, #256] @ 0x100 │ │ │ │ vnmls.f64 d8, d15, d0 │ │ │ │ - vldr d15, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d15, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d0, d15, d3 │ │ │ │ vnmls.f64 d0, d14, d2 │ │ │ │ vmul.f64 d2, d15, d2 │ │ │ │ vmla.f64 d2, d14, d3 │ │ │ │ vadd.f64 d13, d1, d0 │ │ │ │ - vstr d13, [sp, #416] @ 0x1a0 │ │ │ │ - vsub.f64 d13, d1, d0 │ │ │ │ - vldr d0, [sp, #168] @ 0xa8 │ │ │ │ - vldr d1, [sp, #160] @ 0xa0 │ │ │ │ vstr d13, [sp, #424] @ 0x1a8 │ │ │ │ + vsub.f64 d13, d1, d0 │ │ │ │ + vldr d1, [sp, #8] │ │ │ │ + vldr d0, [sp, #16] │ │ │ │ + vstr d13, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d13, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ - vldr d13, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d1, d1, d13 │ │ │ │ vsub.f64 d13, d0, d1 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ - vstr d13, [sp, #768] @ 0x300 │ │ │ │ - vstr d1, [sp, #776] @ 0x308 │ │ │ │ - vldr d1, [sp, #200] @ 0xc8 │ │ │ │ - vldr d0, [sp, #152] @ 0x98 │ │ │ │ - ldr r7, [sp, #1020] @ 0x3fc │ │ │ │ + vstr d13, [sp, #784] @ 0x310 │ │ │ │ + vldr d0, [sp] │ │ │ │ + vstr d1, [sp, #792] @ 0x318 │ │ │ │ + vldr d1, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d1, d1, d0 │ │ │ │ - vldr d0, [sp, #192] @ 0xc0 │ │ │ │ - lsls r2, r7, #4 │ │ │ │ - adds r7, r1, r2 │ │ │ │ - add.w lr, r5, r2 │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ vsub.f64 d0, d0, d8 │ │ │ │ - add.w r8, r4, r2 │ │ │ │ vadd.f64 d13, d1, d0 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ - vldr d1, [sp, #200] @ 0xc8 │ │ │ │ - vstr d0, [sp, #792] @ 0x318 │ │ │ │ - vldr d0, [sp, #168] @ 0xa8 │ │ │ │ - vstr d13, [sp, #784] @ 0x310 │ │ │ │ - vldr d13, [sp, #208] @ 0xd0 │ │ │ │ + vldr d1, [sp, #184] @ 0xb8 │ │ │ │ + vstr d13, [sp, #800] @ 0x320 │ │ │ │ + vstr d0, [sp, #808] @ 0x328 │ │ │ │ + vldr d0, [sp, #16] │ │ │ │ + vldr d13, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d9, d0, d9 │ │ │ │ - vldr d0, [sp, #152] @ 0x98 │ │ │ │ + vldr d0, [sp] │ │ │ │ + str r7, [sp, #0] │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ vsub.f64 d0, d9, d1 │ │ │ │ - vstr d0, [sp, #800] @ 0x320 │ │ │ │ + vstr d0, [sp, #816] @ 0x330 │ │ │ │ vadd.f64 d0, d9, d1 │ │ │ │ - vldr d1, [sp, #112] @ 0x70 │ │ │ │ - vldr d9, [sp, #40] @ 0x28 │ │ │ │ - str r7, [sp, #40] @ 0x28 │ │ │ │ - vstr d0, [sp, #808] @ 0x328 │ │ │ │ + vldr d9, [sp, #144] @ 0x90 │ │ │ │ + vldr d1, [sp, #152] @ 0x98 │ │ │ │ + vstr d0, [sp, #824] @ 0x338 │ │ │ │ vadd.f64 d0, d4, d2 │ │ │ │ vsub.f64 d2, d4, d2 │ │ │ │ vmul.f64 d3, d1, d5 │ │ │ │ - vstr d0, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d2, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d2, [sp, #160] @ 0xa0 │ │ │ │ - vldr d0, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d0, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d2, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ + str r5, [sp, #8] │ │ │ │ + mov r5, r1 │ │ │ │ + vldr d0, [sp, #464] @ 0x1d0 │ │ │ │ vadd.f64 d4, d2, d13 │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ - vldr d13, [sp, #216] @ 0xd8 │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ + str r4, [sp, #24] │ │ │ │ + vldr d13, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d14, d1, d0 │ │ │ │ - vmla.f64 d14, d9, d5 │ │ │ │ vnmls.f64 d3, d9, d0 │ │ │ │ vadd.f64 d8, d2, d8 │ │ │ │ + vmla.f64 d14, d9, d5 │ │ │ │ vadd.f64 d2, d4, d8 │ │ │ │ vsub.f64 d8, d8, d4 │ │ │ │ vmul.f64 d4, d13, d7 │ │ │ │ - vstr d2, [sp, #816] @ 0x330 │ │ │ │ - vldr d2, [sp, #224] @ 0xe0 │ │ │ │ - vstr d8, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d8, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d2, [sp, #832] @ 0x340 │ │ │ │ + vldr d2, [sp, #208] @ 0xd0 │ │ │ │ vnmls.f64 d4, d2, d6 │ │ │ │ vmul.f64 d6, d13, d6 │ │ │ │ vmla.f64 d6, d2, d7 │ │ │ │ vadd.f64 d8, d3, d4 │ │ │ │ vadd.f64 d7, d14, d6 │ │ │ │ - vstr d8, [sp, #456] @ 0x1c8 │ │ │ │ - vsub.f64 d8, d3, d4 │ │ │ │ - vstr d7, [sp, #472] @ 0x1d8 │ │ │ │ - vsub.f64 d7, d14, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - adds r7, r0, r2 │ │ │ │ - vldr d3, [r8] │ │ │ │ - mov r6, r7 │ │ │ │ vstr d8, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d8, d3, d4 │ │ │ │ vstr d7, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d7, [lr] │ │ │ │ - vsub.f64 d15, d6, d7 │ │ │ │ + vsub.f64 d7, d14, d6 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + sub.w r2, r2, ip │ │ │ │ + vstr d8, [sp, #472] @ 0x1d8 │ │ │ │ + mov r4, r1 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vstr d7, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d7, [r9] │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov r1, r5 │ │ │ │ + str r6, [sp, #16] │ │ │ │ + vldr d3, [sl] │ │ │ │ + add r1, r3 │ │ │ │ + mov r6, r1 │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ + vldr d1, [sp, #48] @ 0x30 │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d14, [sp, #144] @ 0x90 │ │ │ │ - ldr r7, [sp, #40] @ 0x28 │ │ │ │ - vldr d9, [sp, #32] │ │ │ │ + vldr d9, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + vldr d14, [sp, #176] @ 0xb0 │ │ │ │ + vmul.f64 d15, d1, d4 │ │ │ │ + vldr d0, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d3, d1, d5 │ │ │ │ - adds r2, r7, r3 │ │ │ │ - mov r7, r2 │ │ │ │ - vldr d0, [sp, #120] @ 0x78 │ │ │ │ - vldr d8, [sp, #128] @ 0x80 │ │ │ │ - str r7, [sp, #120] @ 0x78 │ │ │ │ - add r7, r3 │ │ │ │ + vldr d8, [sp, #160] @ 0xa0 │ │ │ │ + vldr d1, [sp, #512] @ 0x200 │ │ │ │ + vmla.f64 d15, d2, d5 │ │ │ │ vmov.f64 d13, d3 │ │ │ │ vmul.f64 d3, d14, d7 │ │ │ │ vmul.f64 d14, d14, d6 │ │ │ │ - str r6, [sp, #112] @ 0x70 │ │ │ │ + vnmls.f64 d13, d2, d4 │ │ │ │ vmla.f64 d14, d9, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, lr, r3 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - vnmls.f64 d13, d4, d15 │ │ │ │ - vmul.f64 d15, d1, d15 │ │ │ │ - vmla.f64 d15, d4, d5 │ │ │ │ - vldr d1, [sp, #504] @ 0x1f8 │ │ │ │ - vstr d13, [sp, #192] @ 0xc0 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r9, r3 │ │ │ │ + mov r5, r1 │ │ │ │ + str r5, [sp, #136] @ 0x88 │ │ │ │ + vstr d13, [sp, #232] @ 0xe8 │ │ │ │ vmov.f64 d13, d3 │ │ │ │ vnmls.f64 d13, d9, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mov r2, r6 │ │ │ │ - vldr d9, [sp, #136] @ 0x88 │ │ │ │ - add r2, r3 │ │ │ │ - str r2, [sp, #16] │ │ │ │ + vldr d6, [r1] │ │ │ │ + mov r1, r4 │ │ │ │ + add r1, r3 │ │ │ │ + mov r4, r1 │ │ │ │ + vldr d9, [sp, #168] @ 0xa8 │ │ │ │ + str r4, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - mov r6, r7 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, r8, r3 │ │ │ │ - str r2, [sp, #32] │ │ │ │ - vldr d3, [r2] │ │ │ │ - vstr d13, [sp, #280] @ 0x118 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, sl, r3 │ │ │ │ + mov r7, r1 │ │ │ │ + vldr d3, [r1] │ │ │ │ + mov r1, r6 │ │ │ │ + add.w fp, r7, r3 │ │ │ │ + add r1, r3 │ │ │ │ + str r7, [sp, #152] @ 0x98 │ │ │ │ + vstr d13, [sp, #568] @ 0x238 │ │ │ │ + mov r6, r1 │ │ │ │ + vldr d2, [fp] │ │ │ │ vadd.f64 d5, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - add.w sl, r2, r3 │ │ │ │ vmul.f64 d3, d0, d5 │ │ │ │ vmov.f64 d13, d3 │ │ │ │ vnmls.f64 d13, d10, d4 │ │ │ │ vmul.f64 d4, d0, d4 │ │ │ │ - vstr d13, [sp, #200] @ 0xc8 │ │ │ │ + vstr d13, [sp, #240] @ 0xf0 │ │ │ │ vmul.f64 d13, d9, d6 │ │ │ │ vnmls.f64 d13, d8, d7 │ │ │ │ vmul.f64 d7, d9, d7 │ │ │ │ - vmla.f64 d7, d8, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ vmov.f64 d9, d4 │ │ │ │ + vmla.f64 d7, d8, d6 │ │ │ │ + vldr d6, [r1] │ │ │ │ + mov r1, r5 │ │ │ │ + add r1, r3 │ │ │ │ vmla.f64 d9, d10, d5 │ │ │ │ - vldr d5, [sl] │ │ │ │ - adds r2, r7, r3 │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ - vldr d10, [sp, #488] @ 0x1e8 │ │ │ │ - add.w r9, r7, r3 │ │ │ │ + mov r5, r1 │ │ │ │ + vldr d10, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d5, [r1] │ │ │ │ + mov r1, r4 │ │ │ │ + add r1, r3 │ │ │ │ + mov r4, r1 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - mov r7, r6 │ │ │ │ - vldr d2, [r9] │ │ │ │ - add r7, r3 │ │ │ │ - vstr d7, [sp, #208] @ 0xd0 │ │ │ │ - vstr d9, [sp, #216] @ 0xd8 │ │ │ │ + vldr d5, [r1] │ │ │ │ + mov r1, r6 │ │ │ │ + vstr d7, [sp, #248] @ 0xf8 │ │ │ │ + add r1, r3 │ │ │ │ + vstr d9, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d3, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vldr d2, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d9, [sp, #328] @ 0x148 │ │ │ │ - str r7, [sp, #144] @ 0x90 │ │ │ │ + vldr d2, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d9, [sp, #264] @ 0x108 │ │ │ │ + str r6, [sp, #160] @ 0xa0 │ │ │ │ + str r1, [sp, #184] @ 0xb8 │ │ │ │ + vldr d7, [sp, #336] @ 0x150 │ │ │ │ vmul.f64 d0, d1, d3 │ │ │ │ vmul.f64 d8, d10, d5 │ │ │ │ - str r2, [sp, #136] @ 0x88 │ │ │ │ - add r2, r3 │ │ │ │ - vldr d7, [sp, #248] @ 0xf8 │ │ │ │ - str r6, [sp, #128] @ 0x80 │ │ │ │ + str r5, [sp, #168] @ 0xa8 │ │ │ │ + str r4, [sp, #176] @ 0xb0 │ │ │ │ vnmls.f64 d0, d2, d4 │ │ │ │ vmul.f64 d4, d1, d4 │ │ │ │ - vmla.f64 d4, d2, d3 │ │ │ │ - vldr d2, [r7] │ │ │ │ - add.w r7, sl, r3 │ │ │ │ - add r3, r9 │ │ │ │ vnmls.f64 d8, d9, d6 │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ + vmla.f64 d4, d2, d3 │ │ │ │ + vldr d2, [r1] │ │ │ │ + mov r1, r5 │ │ │ │ + add r1, r3 │ │ │ │ vmla.f64 d6, d9, d5 │ │ │ │ - vldr d1, [r2] │ │ │ │ - vldr d3, [r7] │ │ │ │ - vldr d9, [sp, #184] @ 0xb8 │ │ │ │ - str r7, [sp, #152] @ 0x98 │ │ │ │ + vldr d9, [sp, #224] @ 0xe0 │ │ │ │ + str r1, [sp, #192] @ 0xc0 │ │ │ │ + vldr d3, [r1] │ │ │ │ + mov r1, r4 │ │ │ │ + mov.w r4, #104 @ 0x68 │ │ │ │ + add r1, r3 │ │ │ │ + add r3, fp │ │ │ │ + vldr d1, [r1] │ │ │ │ + str r1, [sp, #200] @ 0xc8 │ │ │ │ + str r3, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d5, d2, d3 │ │ │ │ - str r2, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ - str r3, [sp, #168] @ 0xa8 │ │ │ │ + vstr d6, [sp, #264] @ 0x108 │ │ │ │ + mov.w r3, ip, lsl #3 │ │ │ │ + vldr d6, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d10, d1, d3 │ │ │ │ vsub.f64 d1, d1, d3 │ │ │ │ - vstr d6, [sp, #224] @ 0xe0 │ │ │ │ - vldr d6, [sp, #272] @ 0x110 │ │ │ │ vmul.f64 d3, d9, d10 │ │ │ │ - vldr d9, [sp, #176] @ 0xb0 │ │ │ │ + vldr d9, [sp, #216] @ 0xd8 │ │ │ │ vnmls.f64 d3, d9, d5 │ │ │ │ vmul.f64 d9, d6, d1 │ │ │ │ vnmls.f64 d9, d7, d2 │ │ │ │ vmul.f64 d2, d6, d2 │ │ │ │ - vmla.f64 d2, d7, d1 │ │ │ │ - vldr d1, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d6, d15, d4 │ │ │ │ vsub.f64 d15, d15, d4 │ │ │ │ + vmla.f64 d2, d7, d1 │ │ │ │ + vldr d1, [sp, #224] @ 0xe0 │ │ │ │ + vstr d6, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d5, d1, d5 │ │ │ │ - vldr d1, [sp, #176] @ 0xb0 │ │ │ │ - vstr d6, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d1, [sp, #216] @ 0xd8 │ │ │ │ vmla.f64 d5, d1, d10 │ │ │ │ - vldr d10, [sp, #192] @ 0xc0 │ │ │ │ - vldr d1, [sp, #200] @ 0xc8 │ │ │ │ + vldr d10, [sp, #232] @ 0xe8 │ │ │ │ + vldr d1, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d7, d10, d0 │ │ │ │ - vldr d10, [sp, #216] @ 0xd8 │ │ │ │ - vstr d7, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d10, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d6, d10, d5 │ │ │ │ vadd.f64 d10, d1, d3 │ │ │ │ - vldr d7, [sp, #224] @ 0xe0 │ │ │ │ - vstr d10, [sp, #512] @ 0x200 │ │ │ │ + vstr d7, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d7, [sp, #264] @ 0x108 │ │ │ │ + vstr d6, [sp, #512] @ 0x200 │ │ │ │ + vstr d10, [sp, #520] @ 0x208 │ │ │ │ vadd.f64 d1, d14, d7 │ │ │ │ - vldr d10, [sp, #208] @ 0xd0 │ │ │ │ - vstr d6, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d10, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d10, d10, d2 │ │ │ │ - vsub.f64 d7, d10, d1 │ │ │ │ vadd.f64 d6, d1, d10 │ │ │ │ - vldr d10, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d7, d10, d1 │ │ │ │ + vldr d10, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d1, d9, d13 │ │ │ │ vadd.f64 d13, d13, d9 │ │ │ │ - vstr d7, [sp, #520] @ 0x208 │ │ │ │ + vstr d7, [sp, #528] @ 0x210 │ │ │ │ vsub.f64 d7, d10, d2 │ │ │ │ - vstr d6, [sp, #824] @ 0x338 │ │ │ │ + vstr d6, [sp, #840] @ 0x348 │ │ │ │ vadd.f64 d10, d1, d7 │ │ │ │ vsub.f64 d6, d1, d7 │ │ │ │ - vstr d10, [sp, #528] @ 0x210 │ │ │ │ - vstr d6, [sp, #536] @ 0x218 │ │ │ │ - vldr d7, [sp, #216] @ 0xd8 │ │ │ │ - vldr d2, [sp, #280] @ 0x118 │ │ │ │ - ldr r3, [sp, #1020] @ 0x3fc │ │ │ │ + vstr d10, [sp, #536] @ 0x218 │ │ │ │ + vstr d6, [sp, #544] @ 0x220 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ + vldr d7, [sp, #256] @ 0x100 │ │ │ │ + vldr d2, [sp, #568] @ 0x238 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #200] @ 0xc8 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ + vldr d7, [sp, #240] @ 0xf0 │ │ │ │ + add r1, r3 │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ + str r1, [sp, #216] @ 0xd8 │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, r5, r3 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - adds r2, r1, r3 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ - vldr d4, [r2] │ │ │ │ - adds r2, r5, r3 │ │ │ │ + str r1, [sp, #224] @ 0xe0 │ │ │ │ + vldr d1, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d7, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - str r2, [sp, #184] @ 0xb8 │ │ │ │ - vstr d7, [sp, #544] @ 0x220 │ │ │ │ + vstr d7, [sp, #552] @ 0x228 │ │ │ │ vadd.f64 d7, d2, d8 │ │ │ │ vsub.f64 d8, d2, d8 │ │ │ │ - vstr d5, [sp, #552] @ 0x228 │ │ │ │ + vstr d5, [sp, #560] @ 0x230 │ │ │ │ vadd.f64 d10, d7, d13 │ │ │ │ vsub.f64 d7, d13, d7 │ │ │ │ - vldr d13, [sp, #192] @ 0xc0 │ │ │ │ - vstr d7, [sp, #568] @ 0x238 │ │ │ │ + vldr d13, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d0, d13, d0 │ │ │ │ - vldr d7, [sp, #224] @ 0xe0 │ │ │ │ - vstr d10, [sp, #560] @ 0x230 │ │ │ │ - vsub.f64 d6, d7, d14 │ │ │ │ - vldr d7, [r2] │ │ │ │ - adds r2, r0, r3 │ │ │ │ - adds r3, r4, r3 │ │ │ │ + vstr d10, [sp, #568] @ 0x238 │ │ │ │ + vstr d7, [sp, #576] @ 0x240 │ │ │ │ + vldr d7, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d13, d0, d15 │ │ │ │ vsub.f64 d10, d0, d15 │ │ │ │ - str r3, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d6, d7, d14 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r7, r3 │ │ │ │ + mov r7, r5 │ │ │ │ + str r1, [sp, #232] @ 0xe8 │ │ │ │ + vstr d10, [sp, #600] @ 0x258 │ │ │ │ + vstr d13, [sp, #608] @ 0x260 │ │ │ │ vadd.f64 d5, d6, d8 │ │ │ │ - vldr d3, [r3] │ │ │ │ vsub.f64 d2, d6, d8 │ │ │ │ - str r2, [sp, #192] @ 0xc0 │ │ │ │ - vstr d13, [sp, #600] @ 0x258 │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ - vstr d10, [sp, #592] @ 0x250 │ │ │ │ - vstr d5, [sp, #584] @ 0x248 │ │ │ │ + vstr d2, [sp, #584] @ 0x248 │ │ │ │ + vstr d5, [sp, #592] @ 0x250 │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vstr d2, [sp, #576] @ 0x240 │ │ │ │ - vldr d2, [sp] │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r6, r3 │ │ │ │ + vldr d3, [r1] │ │ │ │ + str r1, [sp, #240] @ 0xf0 │ │ │ │ + mul.w r1, r4, ip │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ vadd.f64 d6, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vmul.f64 d3, d1, d6 │ │ │ │ vmov.f64 d13, d3 │ │ │ │ - vldr d3, [fp, #-104] @ 0xffffff98 │ │ │ │ - vmul.f64 d3, d3, d7 │ │ │ │ + vldr d3, [r0, #-104] @ 0xffffff98 │ │ │ │ vnmls.f64 d13, d2, d5 │ │ │ │ vmul.f64 d5, d1, d5 │ │ │ │ + vmul.f64 d3, d3, d7 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ - vldr d3, [fp, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r0, #-112] @ 0xffffff90 │ │ │ │ + vstr d13, [sp, #360] @ 0x168 │ │ │ │ vnmls.f64 d9, d3, d4 │ │ │ │ - vldr d3, [fp, #-104] @ 0xffffff98 │ │ │ │ - vstr d13, [sp, #624] @ 0x270 │ │ │ │ + vldr d3, [r0, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d4, d3, d4 │ │ │ │ + vstr d9, [sp, #672] @ 0x2a0 │ │ │ │ vmov.f64 d13, d4 │ │ │ │ - vldr d4, [fp, #-112] @ 0xffffff90 │ │ │ │ - vstr d9, [sp, #664] @ 0x298 │ │ │ │ + vldr d4, [r0, #-112] @ 0xffffff90 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + vldr d1, [sp, #272] @ 0x110 │ │ │ │ vmla.f64 d13, d4, d7 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ + vldr d9, [sp, #280] @ 0x118 │ │ │ │ + add r4, r1 │ │ │ │ + vldr d0, [sp, #296] @ 0x128 │ │ │ │ + str r4, [sp, #32] │ │ │ │ vmla.f64 d7, d2, d6 │ │ │ │ - vstr d13, [sp, #648] @ 0x288 │ │ │ │ - vstr d7, [sp, #320] @ 0x140 │ │ │ │ - ldr r2, [sp, #1020] @ 0x3fc │ │ │ │ - vldr d9, [sp, #240] @ 0xf0 │ │ │ │ - vldr d1, [sp, #232] @ 0xe8 │ │ │ │ - vldr d0, [sp, #264] @ 0x108 │ │ │ │ - mul.w r3, r2, r3 │ │ │ │ - vldr d8, [sp, #608] @ 0x260 │ │ │ │ - adds r2, r1, r3 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - vldr d4, [r2] │ │ │ │ - adds r2, r5, r3 │ │ │ │ - str r2, [sp, #24] │ │ │ │ - vldr d7, [r2] │ │ │ │ - adds r2, r0, r3 │ │ │ │ - adds r3, r4, r3 │ │ │ │ - str r2, [sp, #208] @ 0xd0 │ │ │ │ - str r3, [sp, #216] @ 0xd8 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, r5, r1 │ │ │ │ + vldr d8, [sp, #616] @ 0x268 │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r4, [sp, #56] @ 0x38 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vstr d13, [sp, #656] @ 0x290 │ │ │ │ vsub.f64 d13, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d3, [r3] │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #1020] @ 0x3fc │ │ │ │ + add.w r5, r4, r1 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + vldr d7, [r5] │ │ │ │ + str r5, [sp, #248] @ 0xf8 │ │ │ │ + add.w r5, r6, r1 │ │ │ │ + add.w r1, r3, ip │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + sub.w r3, r3, ip │ │ │ │ + vldr d3, [r5] │ │ │ │ vmul.f64 d10, d12, d4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r6, r4, r1 │ │ │ │ + mov r4, r7 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ + str r6, [sp, #256] @ 0x100 │ │ │ │ + vldr d5, [r6] │ │ │ │ + add.w r6, r4, r1 │ │ │ │ vadd.f64 d6, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - mul.w r3, r2, r3 │ │ │ │ + str r6, [sp, #264] @ 0x108 │ │ │ │ + add r7, r1 │ │ │ │ + str r7, [sp, #272] @ 0x110 │ │ │ │ vmul.f64 d3, d9, d6 │ │ │ │ - adds r7, r1, r3 │ │ │ │ - adds r2, r5, r3 │ │ │ │ vmla.f64 d10, d11, d7 │ │ │ │ - str r7, [sp, #224] @ 0xe0 │ │ │ │ - vldr d5, [r7] │ │ │ │ - adds r7, r0, r3 │ │ │ │ vmov.f64 d2, d3 │ │ │ │ vmul.f64 d3, d12, d7 │ │ │ │ - adds r3, r4, r3 │ │ │ │ - vldr d7, [r2] │ │ │ │ - str r2, [sp, #232] @ 0xe8 │ │ │ │ - ldr r2, [sp, #1020] @ 0x3fc │ │ │ │ + vldr d7, [r6] │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ vnmls.f64 d2, d1, d13 │ │ │ │ vmul.f64 d13, d9, d13 │ │ │ │ vmla.f64 d13, d1, d6 │ │ │ │ - str r3, [sp, #248] @ 0xf8 │ │ │ │ - vldr d1, [sp, #256] @ 0x100 │ │ │ │ - str r7, [sp, #240] @ 0xf0 │ │ │ │ - vstr d2, [sp, #328] @ 0x148 │ │ │ │ + vldr d1, [sp, #288] @ 0x120 │ │ │ │ + vstr d2, [sp, #336] @ 0x150 │ │ │ │ vmov.f64 d2, d3 │ │ │ │ - vldr d3, [r3] │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ vnmls.f64 d2, d11, d4 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ + vldr d11, [sp, #624] @ 0x270 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [r7] │ │ │ │ - mul.w r3, r2, r3 │ │ │ │ - vldr d11, [sp, #616] @ 0x268 │ │ │ │ + add.w r7, r6, r1 │ │ │ │ + add.w r1, ip, ip, lsl #2 │ │ │ │ + vldr d3, [r7] │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r7, [sp, #280] @ 0x118 │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ vadd.f64 d6, d7, d3 │ │ │ │ - adds r2, r1, r3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - adds r7, r5, r3 │ │ │ │ - str r2, [sp, #256] @ 0x100 │ │ │ │ - str r7, [sp, #264] @ 0x108 │ │ │ │ + vstr d2, [sp, #664] @ 0x298 │ │ │ │ + add r6, r1 │ │ │ │ + str r6, [sp, #288] @ 0x120 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ vmul.f64 d9, d0, d6 │ │ │ │ - vstr d2, [sp, #656] @ 0x290 │ │ │ │ vmul.f64 d2, d11, d7 │ │ │ │ - vldr d3, [r7] │ │ │ │ - movs r7, #56 @ 0x38 │ │ │ │ + vldr d12, [sp, #312] @ 0x138 │ │ │ │ + vldr d14, [sp, #320] @ 0x140 │ │ │ │ + add r7, r1 │ │ │ │ + vldr d15, [sp, #328] @ 0x148 │ │ │ │ vnmls.f64 d9, d1, d4 │ │ │ │ vmul.f64 d4, d0, d4 │ │ │ │ - vmla.f64 d4, d1, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - adds r2, r0, r3 │ │ │ │ - adds r3, r4, r3 │ │ │ │ + str r7, [sp, #296] @ 0x128 │ │ │ │ + vldr d0, [r7] │ │ │ │ vnmls.f64 d2, d8, d5 │ │ │ │ vmul.f64 d5, d11, d5 │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ + vmla.f64 d4, d1, d6 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r4, r1 │ │ │ │ vmla.f64 d5, d8, d7 │ │ │ │ - str r2, [sp, #272] @ 0x110 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add r7, r1 │ │ │ │ + vldr d11, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ - vldr d0, [r2] │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r3] │ │ │ │ - vldr d12, [sp, #296] @ 0x128 │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ - vldr d11, [sp, #288] @ 0x120 │ │ │ │ + vldr d3, [r7] │ │ │ │ vadd.f64 d8, d0, d3 │ │ │ │ vsub.f64 d0, d0, d3 │ │ │ │ - vldr d15, [sp, #312] @ 0x138 │ │ │ │ - vldr d14, [sp, #304] @ 0x130 │ │ │ │ - str r3, [sp, #280] @ 0x118 │ │ │ │ vmul.f64 d3, d12, d8 │ │ │ │ vmul.f64 d1, d15, d0 │ │ │ │ vnmls.f64 d3, d11, d7 │ │ │ │ vmul.f64 d7, d12, d7 │ │ │ │ - vmla.f64 d7, d11, d8 │ │ │ │ - vldr d11, [sp, #624] @ 0x270 │ │ │ │ - vldr d8, [sp, #328] @ 0x148 │ │ │ │ vnmls.f64 d1, d14, d6 │ │ │ │ vmul.f64 d6, d15, d6 │ │ │ │ + vmla.f64 d7, d11, d8 │ │ │ │ + vldr d8, [sp, #336] @ 0x150 │ │ │ │ vmla.f64 d6, d14, d0 │ │ │ │ + vldr d11, [sp, #360] @ 0x168 │ │ │ │ + vadd.f64 d15, d8, d3 │ │ │ │ vadd.f64 d0, d11, d9 │ │ │ │ vsub.f64 d9, d11, d9 │ │ │ │ - vadd.f64 d15, d8, d3 │ │ │ │ - vstr d0, [sp, #608] @ 0x260 │ │ │ │ vadd.f64 d12, d13, d7 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ - vsub.f64 d14, d0, d15 │ │ │ │ - vldr d0, [sp, #320] @ 0x140 │ │ │ │ - vstr d12, [sp, #632] @ 0x278 │ │ │ │ vadd.f64 d8, d10, d6 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ + vsub.f64 d14, d0, d15 │ │ │ │ + vstr d0, [sp, #616] @ 0x268 │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ vsub.f64 d11, d9, d7 │ │ │ │ - vstr d14, [sp, #616] @ 0x268 │ │ │ │ - vadd.f64 d14, d0, d4 │ │ │ │ - vstr d11, [sp, #864] @ 0x360 │ │ │ │ vstr d14, [sp, #624] @ 0x270 │ │ │ │ + vadd.f64 d14, d0, d4 │ │ │ │ + vstr d12, [sp, #640] @ 0x280 │ │ │ │ + vstr d14, [sp, #632] @ 0x278 │ │ │ │ vsub.f64 d14, d14, d12 │ │ │ │ - vldr d12, [sp, #648] @ 0x288 │ │ │ │ + vldr d12, [sp, #656] @ 0x290 │ │ │ │ + vstr d14, [sp, #648] @ 0x288 │ │ │ │ vadd.f64 d0, d12, d5 │ │ │ │ - vstr d14, [sp, #640] @ 0x280 │ │ │ │ vsub.f64 d5, d5, d12 │ │ │ │ vadd.f64 d14, d0, d8 │ │ │ │ vsub.f64 d0, d8, d0 │ │ │ │ - vldr d8, [sp, #664] @ 0x298 │ │ │ │ - vstr d14, [sp, #832] @ 0x340 │ │ │ │ - vldr d14, [sp, #656] @ 0x290 │ │ │ │ - vstr d0, [sp, #840] @ 0x348 │ │ │ │ + vldr d8, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d14, [sp, #848] @ 0x350 │ │ │ │ + vldr d14, [sp, #664] @ 0x298 │ │ │ │ + vstr d0, [sp, #856] @ 0x358 │ │ │ │ vsub.f64 d0, d14, d1 │ │ │ │ vadd.f64 d1, d14, d1 │ │ │ │ vadd.f64 d10, d0, d6 │ │ │ │ - vstr d10, [sp, #648] @ 0x288 │ │ │ │ + vstr d10, [sp, #656] @ 0x290 │ │ │ │ vsub.f64 d10, d0, d6 │ │ │ │ vadd.f64 d6, d8, d2 │ │ │ │ vsub.f64 d2, d8, d2 │ │ │ │ - vstr d10, [sp, #656] @ 0x290 │ │ │ │ + vstr d10, [sp, #664] @ 0x298 │ │ │ │ vadd.f64 d10, d6, d1 │ │ │ │ vsub.f64 d1, d1, d6 │ │ │ │ - vldr d6, [sp, #320] @ 0x140 │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ + vstr d10, [sp, #672] @ 0x2a0 │ │ │ │ vsub.f64 d4, d6, d4 │ │ │ │ - vldr d6, [sp, #328] @ 0x148 │ │ │ │ - vstr d1, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d10, [sp, #664] @ 0x298 │ │ │ │ + vldr d6, [sp, #336] @ 0x150 │ │ │ │ + vstr d1, [sp, #680] @ 0x2a8 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ vadd.f64 d1, d4, d3 │ │ │ │ vsub.f64 d3, d4, d3 │ │ │ │ vadd.f64 d4, d5, d2 │ │ │ │ - vstr d3, [sp, #856] @ 0x358 │ │ │ │ + vstr d1, [sp, #864] @ 0x360 │ │ │ │ + vstr d3, [sp, #872] @ 0x368 │ │ │ │ vsub.f64 d3, d5, d2 │ │ │ │ - vstr d1, [sp, #848] @ 0x350 │ │ │ │ - vstr d4, [sp, #688] @ 0x2b0 │ │ │ │ - vstr d3, [sp, #680] @ 0x2a8 │ │ │ │ + vstr d3, [sp, #688] @ 0x2b0 │ │ │ │ vadd.f64 d3, d9, d7 │ │ │ │ - vstr d3, [sp, #872] @ 0x368 │ │ │ │ - ldr r3, [sp, #1020] @ 0x3fc │ │ │ │ - vldr d8, [sp, #336] @ 0x150 │ │ │ │ - vldr d9, [sp, #344] @ 0x158 │ │ │ │ - vldr d11, [sp, #368] @ 0x170 │ │ │ │ - mul.w ip, ip, r3 │ │ │ │ - vldr d1, [sp, #352] @ 0x160 │ │ │ │ - vldr d2, [sp, #376] @ 0x178 │ │ │ │ - add.w r3, r1, ip │ │ │ │ - str r3, [sp, #288] @ 0x120 │ │ │ │ - add.w r6, r0, ip │ │ │ │ - str r6, [sp, #304] @ 0x130 │ │ │ │ - vldr d14, [sp, #360] @ 0x168 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, r5, ip │ │ │ │ - add ip, r4 │ │ │ │ - vldr d12, [sp, #760] @ 0x2f8 │ │ │ │ - str r3, [sp, #296] @ 0x128 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #24 │ │ │ │ - vldr d3, [ip] │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ + str r4, [sp, #24] │ │ │ │ + vstr d4, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d8, [sp, #344] @ 0x158 │ │ │ │ + vstr d11, [sp, #880] @ 0x370 │ │ │ │ + add r1, r2 │ │ │ │ + vldr d9, [sp, #352] @ 0x160 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r1, [sp, #304] @ 0x130 │ │ │ │ + mov r1, r4 │ │ │ │ + add r1, r2 │ │ │ │ + vstr d3, [sp, #888] @ 0x378 │ │ │ │ + mov r4, r1 │ │ │ │ + vldr d1, [sp, #368] @ 0x170 │ │ │ │ + str r4, [sp, #312] @ 0x138 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vldr d7, [r1] │ │ │ │ + vldr d11, [sp, #384] @ 0x180 │ │ │ │ + add r4, r2 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ + str r4, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - ldr r6, [sp, #1020] @ 0x3fc │ │ │ │ + vldr d7, [r4] │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ + add r2, r4 │ │ │ │ + add.w r4, r1, lr │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + vldr d3, [r2] │ │ │ │ + str r4, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - mul.w r2, r6, r2 │ │ │ │ vmul.f64 d3, d8, d5 │ │ │ │ - adds r6, r1, r2 │ │ │ │ - str r6, [sp, #312] @ 0x138 │ │ │ │ vnmls.f64 d3, d9, d4 │ │ │ │ vmul.f64 d4, d8, d4 │ │ │ │ - vstr d3, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d3, [sp, #704] @ 0x2c0 │ │ │ │ vmul.f64 d3, d11, d7 │ │ │ │ vmov.f64 d13, d3 │ │ │ │ vnmls.f64 d13, d1, d6 │ │ │ │ vmul.f64 d6, d11, d6 │ │ │ │ vmla.f64 d6, d1, d7 │ │ │ │ vmov.f64 d7, d4 │ │ │ │ vmla.f64 d7, d9, d5 │ │ │ │ - vldr d11, [sp, #720] @ 0x2d0 │ │ │ │ - vstr d13, [sp, #880] @ 0x370 │ │ │ │ - vstr d6, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d6, [r6] │ │ │ │ - adds r6, r5, r2 │ │ │ │ - vstr d7, [sp, #712] @ 0x2c8 │ │ │ │ - str r6, [sp, #320] @ 0x140 │ │ │ │ - vldr d7, [r6] │ │ │ │ - adds r6, r0, r2 │ │ │ │ - add r2, r4 │ │ │ │ - str r6, [sp, #328] @ 0x148 │ │ │ │ + vstr d6, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r1, lr │ │ │ │ + str r4, [sp, #336] @ 0x150 │ │ │ │ + vstr d7, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d7, [r4] │ │ │ │ + vstr d13, [sp, #896] @ 0x380 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d3, [r2] │ │ │ │ - vldr d7, [r6] │ │ │ │ - ldr r6, [sp, #1020] @ 0x3fc │ │ │ │ + add r4, lr │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r4, [sp, #344] @ 0x158 │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ + add lr, r4 │ │ │ │ + vldr d3, [lr] │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + vldr d11, [sp, #728] @ 0x2d8 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ + vldr d2, [sp, #736] @ 0x2e0 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - mul.w r7, r6, r7 │ │ │ │ + add r4, r3 │ │ │ │ + vldr d12, [sp, #776] @ 0x308 │ │ │ │ + str r4, [sp, #352] @ 0x160 │ │ │ │ + vldr d14, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d3, d11, d5 │ │ │ │ - adds r6, r1, r7 │ │ │ │ - vmov.f64 d8, d3 │ │ │ │ + vldr d1, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d0, [sp, #768] @ 0x300 │ │ │ │ + vldr d10, [sp, #760] @ 0x2f8 │ │ │ │ + vmov.f64 d9, d3 │ │ │ │ vmul.f64 d3, d2, d7 │ │ │ │ - vmov.f64 d13, d3 │ │ │ │ - vnmls.f64 d8, d12, d4 │ │ │ │ + vnmls.f64 d9, d12, d4 │ │ │ │ vmul.f64 d4, d11, d4 │ │ │ │ + vmov.f64 d13, d3 │ │ │ │ vnmls.f64 d13, d14, d6 │ │ │ │ vmul.f64 d6, d2, d6 │ │ │ │ + vldr d2, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d9, [sp, #728] @ 0x2d8 │ │ │ │ vmla.f64 d6, d14, d7 │ │ │ │ vmov.f64 d14, d4 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, r1, r3 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ + str r4, [sp, #360] @ 0x168 │ │ │ │ + vldr d7, [r4] │ │ │ │ vmla.f64 d14, d12, d5 │ │ │ │ - vstr d8, [sp, #720] @ 0x2d0 │ │ │ │ - vstr d13, [sp, #760] @ 0x2f8 │ │ │ │ - vstr d6, [sp, #888] @ 0x378 │ │ │ │ - str r6, [sp, #336] @ 0x150 │ │ │ │ - vldr d4, [r6] │ │ │ │ - adds r6, r5, r7 │ │ │ │ - str r6, [sp, #344] @ 0x158 │ │ │ │ - vldr d0, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d7, [r6] │ │ │ │ - adds r6, r0, r7 │ │ │ │ - add r7, r4 │ │ │ │ - vldr d10, [sp, #728] @ 0x2d8 │ │ │ │ - str r6, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d12, d4, d7 │ │ │ │ + vstr d13, [sp, #776] @ 0x308 │ │ │ │ + add.w r4, r1, r3 │ │ │ │ + mov.w r1, r8, lsl #3 │ │ │ │ + str r4, [sp, #368] @ 0x170 │ │ │ │ + vsub.f64 d11, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d3, [r7] │ │ │ │ - vldr d7, [r6] │ │ │ │ - ldr r6, [sp, #1020] @ 0x3fc │ │ │ │ - vldr d1, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d7, [r4] │ │ │ │ + vstr d6, [sp, #904] @ 0x388 │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ + vmul.f64 d13, d1, d4 │ │ │ │ + add r3, r4 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + vldr d3, [r3] │ │ │ │ + add r4, r1 │ │ │ │ + str r4, [sp, #376] @ 0x178 │ │ │ │ vadd.f64 d6, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d2, [sp, #736] @ 0x2e0 │ │ │ │ - mul.w r3, r6, r3 │ │ │ │ - vmul.f64 d13, d1, d4 │ │ │ │ - vldr d9, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d3, d0, d6 │ │ │ │ - adds r6, r1, r3 │ │ │ │ - str r6, [sp, #360] @ 0x168 │ │ │ │ vmla.f64 d13, d2, d7 │ │ │ │ - vldr d8, [sp, #400] @ 0x190 │ │ │ │ - vmov.f64 d11, d3 │ │ │ │ - vnmls.f64 d11, d10, d12 │ │ │ │ - vmul.f64 d12, d0, d12 │ │ │ │ - vmla.f64 d12, d10, d6 │ │ │ │ - vldr d0, [sp, #392] @ 0x188 │ │ │ │ - vstr d11, [sp, #728] @ 0x2d8 │ │ │ │ - vmul.f64 d11, d1, d7 │ │ │ │ - vnmls.f64 d11, d2, d4 │ │ │ │ - vldr d4, [r6] │ │ │ │ - adds r6, r5, r3 │ │ │ │ - str r6, [sp, #368] @ 0x170 │ │ │ │ - vldr d7, [r6] │ │ │ │ - adds r6, r0, r3 │ │ │ │ - add r3, r4 │ │ │ │ - str r6, [sp, #376] @ 0x178 │ │ │ │ + vmov.f64 d12, d3 │ │ │ │ + vnmls.f64 d12, d10, d11 │ │ │ │ + vmul.f64 d11, d0, d11 │ │ │ │ + vmla.f64 d11, d10, d6 │ │ │ │ + vstr d12, [sp, #736] @ 0x2e0 │ │ │ │ + vmul.f64 d12, d1, d7 │ │ │ │ + vnmls.f64 d12, d2, d4 │ │ │ │ + vldr d4, [r4] │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ + add.w r8, r4, r1 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vldr d7, [r8] │ │ │ │ + add r4, r1 │ │ │ │ + str r4, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d3, [r3] │ │ │ │ - vldr d7, [r6] │ │ │ │ + vldr d7, [r4] │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ + add r1, r4 │ │ │ │ + vldr d3, [r1] │ │ │ │ + vldr d0, [sp, #400] @ 0x190 │ │ │ │ + vldr d8, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d6, d7, d3 │ │ │ │ + vldr d9, [sp, #416] @ 0x1a0 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #384] @ 0x180 │ │ │ │ - vstr d14, [sp, #384] @ 0x180 │ │ │ │ + vldr d3, [sp, #392] @ 0x188 │ │ │ │ + vstr d14, [sp, #392] @ 0x188 │ │ │ │ vmul.f64 d1, d0, d6 │ │ │ │ vmul.f64 d2, d9, d7 │ │ │ │ vnmls.f64 d1, d3, d5 │ │ │ │ - vnmls.f64 d2, d8, d4 │ │ │ │ vmul.f64 d5, d0, d5 │ │ │ │ + vldr d0, [sp, #736] @ 0x2e0 │ │ │ │ + vnmls.f64 d2, d8, d4 │ │ │ │ vmul.f64 d4, d9, d4 │ │ │ │ - vmla.f64 d4, d8, d7 │ │ │ │ + vldr d9, [sp, #728] @ 0x2d8 │ │ │ │ vmla.f64 d5, d3, d6 │ │ │ │ - vldr d0, [sp, #728] @ 0x2d8 │ │ │ │ - vldr d3, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d8, [sp, #720] @ 0x2d0 │ │ │ │ - vldr d7, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d3, [sp, #704] @ 0x2c0 │ │ │ │ + vmla.f64 d4, d8, d7 │ │ │ │ + vldr d6, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d7, [sp, #720] @ 0x2d0 │ │ │ │ + vadd.f64 d9, d9, d1 │ │ │ │ vadd.f64 d0, d3, d0 │ │ │ │ - vldr d6, [sp, #704] @ 0x2c0 │ │ │ │ - vadd.f64 d8, d8, d1 │ │ │ │ - vadd.f64 d7, d7, d12 │ │ │ │ - vsub.f64 d3, d0, d8 │ │ │ │ - vadd.f64 d0, d0, d8 │ │ │ │ - vstr d3, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d7, d7, d11 │ │ │ │ + vsub.f64 d3, d0, d9 │ │ │ │ + vadd.f64 d0, d0, d9 │ │ │ │ + vstr d3, [sp, #400] @ 0x190 │ │ │ │ vadd.f64 d3, d14, d5 │ │ │ │ - vldr d14, [sp, #888] @ 0x378 │ │ │ │ - vsub.f64 d9, d7, d3 │ │ │ │ + vldr d14, [sp, #904] @ 0x388 │ │ │ │ + vsub.f64 d8, d7, d3 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ vadd.f64 d10, d14, d4 │ │ │ │ vsub.f64 d4, d14, d4 │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ - vstr d9, [sp, #400] @ 0x190 │ │ │ │ - vadd.f64 d9, d6, d13 │ │ │ │ - vadd.f64 d6, d9, d10 │ │ │ │ - vsub.f64 d9, d10, d9 │ │ │ │ - vstr d9, [sp, #408] @ 0x198 │ │ │ │ - vldr d10, [sp, #880] @ 0x370 │ │ │ │ - vldr d8, [sp, #800] @ 0x320 │ │ │ │ - vsub.f64 d9, d10, d11 │ │ │ │ - vadd.f64 d11, d10, d11 │ │ │ │ - vadd.f64 d14, d9, d4 │ │ │ │ - vsub.f64 d4, d9, d4 │ │ │ │ - vldr d9, [sp, #712] @ 0x2c8 │ │ │ │ - vstr d14, [sp, #736] @ 0x2e0 │ │ │ │ - vsub.f64 d12, d9, d12 │ │ │ │ - vldr d14, [sp, #760] @ 0x2f8 │ │ │ │ - vldr d9, [sp, #720] @ 0x2d0 │ │ │ │ - vstr d4, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d8, [sp, #408] @ 0x198 │ │ │ │ + vadd.f64 d8, d6, d13 │ │ │ │ + vadd.f64 d6, d8, d10 │ │ │ │ + vsub.f64 d8, d10, d8 │ │ │ │ + vldr d10, [sp, #896] @ 0x380 │ │ │ │ + vstr d8, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d8, d10, d12 │ │ │ │ + vadd.f64 d12, d10, d12 │ │ │ │ + vadd.f64 d14, d8, d4 │ │ │ │ + vsub.f64 d4, d8, d4 │ │ │ │ + vldr d8, [sp, #720] @ 0x2d0 │ │ │ │ + vsub.f64 d11, d8, d11 │ │ │ │ + vldr d8, [sp, #728] @ 0x2d8 │ │ │ │ + vstr d14, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d14, [sp, #776] @ 0x308 │ │ │ │ + vstr d4, [sp, #752] @ 0x2f0 │ │ │ │ + vsub.f64 d1, d1, d8 │ │ │ │ vadd.f64 d10, d14, d2 │ │ │ │ vsub.f64 d2, d2, d14 │ │ │ │ - vsub.f64 d1, d1, d9 │ │ │ │ - vldr d14, [sp, #384] @ 0x180 │ │ │ │ - vldr d9, [sp, #832] @ 0x340 │ │ │ │ - vadd.f64 d4, d11, d10 │ │ │ │ - vsub.f64 d10, d11, d10 │ │ │ │ - vadd.f64 d11, d12, d1 │ │ │ │ + vldr d14, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d8, d11, d1 │ │ │ │ + vsub.f64 d11, d11, d1 │ │ │ │ + vldr d1, [sp, #712] @ 0x2c8 │ │ │ │ + vadd.f64 d4, d12, d10 │ │ │ │ + vsub.f64 d10, d12, d10 │ │ │ │ + vldr d12, [sp, #736] @ 0x2e0 │ │ │ │ vsub.f64 d5, d5, d14 │ │ │ │ - vldr d14, [sp, #512] @ 0x200 │ │ │ │ - vstr d11, [sp, #712] @ 0x2c8 │ │ │ │ - vsub.f64 d11, d12, d1 │ │ │ │ - vldr d1, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d12, [sp, #824] @ 0x338 │ │ │ │ vsub.f64 d13, d13, d1 │ │ │ │ - vstr d11, [sp, #720] @ 0x2d0 │ │ │ │ - vldr d11, [sp, #728] @ 0x2d8 │ │ │ │ - vsub.f64 d1, d13, d2 │ │ │ │ + vstr d8, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d11, [sp, #728] @ 0x2d8 │ │ │ │ + vsub.f64 d11, d13, d2 │ │ │ │ vadd.f64 d2, d13, d2 │ │ │ │ - vstr d2, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d2, [sp, #696] @ 0x2b8 │ │ │ │ - vstr d1, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d1, [sp, #664] @ 0x298 │ │ │ │ - vsub.f64 d2, d2, d11 │ │ │ │ + vstr d11, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d2, [sp, #760] @ 0x2f8 │ │ │ │ + vldr d2, [sp, #704] @ 0x2c0 │ │ │ │ + vsub.f64 d2, d2, d12 │ │ │ │ vsub.f64 d11, d2, d5 │ │ │ │ vadd.f64 d5, d2, d5 │ │ │ │ - vsub.f64 d2, d4, d1 │ │ │ │ - vldr d1, [sp, #560] @ 0x230 │ │ │ │ - vstr d5, [sp, #728] @ 0x2d8 │ │ │ │ - vldr d5, [sp, #608] @ 0x260 │ │ │ │ - vstr d11, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d11, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d5, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d5, [sp, #616] @ 0x268 │ │ │ │ + vldr d1, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + vldr d9, [sp, #848] @ 0x350 │ │ │ │ vadd.f64 d15, d5, d15 │ │ │ │ + vsub.f64 d2, d4, d1 │ │ │ │ + vldr d8, [sp, #816] @ 0x330 │ │ │ │ + vldr d1, [sp, #568] @ 0x238 │ │ │ │ vsub.f64 d5, d9, d6 │ │ │ │ - vadd.f64 d6, d9, d6 │ │ │ │ - vadd.f64 d13, d2, d5 │ │ │ │ - vsub.f64 d5, d2, d5 │ │ │ │ + vldr d12, [sp, #840] @ 0x348 │ │ │ │ vadd.f64 d11, d15, d0 │ │ │ │ vsub.f64 d15, d15, d0 │ │ │ │ - vldr d0, [sp, #816] @ 0x330 │ │ │ │ - vadd.f64 d2, d8, d12 │ │ │ │ - vstr d5, [sp, #760] @ 0x2f8 │ │ │ │ + vadd.f64 d6, d9, d6 │ │ │ │ + vldr d14, [sp, #520] @ 0x208 │ │ │ │ + vldr d0, [sp, #832] @ 0x340 │ │ │ │ + vadd.f64 d13, d2, d5 │ │ │ │ + vsub.f64 d2, d2, d5 │ │ │ │ + vldr d3, [sp, #568] @ 0x238 │ │ │ │ vsub.f64 d5, d0, d1 │ │ │ │ - vstr d13, [sp, #608] @ 0x260 │ │ │ │ - vldr d1, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d1, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d13, [sp, #616] @ 0x268 │ │ │ │ + vstr d2, [sp, #768] @ 0x300 │ │ │ │ + vadd.f64 d2, d8, d12 │ │ │ │ + vadd.f64 d14, d1, d14 │ │ │ │ vsub.f64 d13, d2, d5 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ - vldr d5, [sp, #416] @ 0x1a0 │ │ │ │ - vadd.f64 d14, d1, d14 │ │ │ │ - vstr d2, [sp, #800] @ 0x320 │ │ │ │ - vldr d2, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d5, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d2, [sp, #776] @ 0x308 │ │ │ │ + vldr d2, [sp, #464] @ 0x1d0 │ │ │ │ vadd.f64 d2, d5, d2 │ │ │ │ vsub.f64 d5, d8, d12 │ │ │ │ - vldr d8, [sp, #624] @ 0x270 │ │ │ │ - vldr d12, [sp, #632] @ 0x278 │ │ │ │ + vldr d8, [sp, #632] @ 0x278 │ │ │ │ + vldr d12, [sp, #640] @ 0x280 │ │ │ │ vadd.f64 d1, d14, d2 │ │ │ │ vsub.f64 d14, d2, d14 │ │ │ │ - vadd.f64 d12, d8, d12 │ │ │ │ - vldr d8, [sp, #664] @ 0x298 │ │ │ │ - vldr d3, [sp, #560] @ 0x230 │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vldr d6, [sp, #472] @ 0x1d8 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ - vldr d8, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d6, [sp, #480] @ 0x1e0 │ │ │ │ + vadd.f64 d12, d8, d12 │ │ │ │ + vldr d8, [sp, #672] @ 0x2a0 │ │ │ │ vadd.f64 d9, d12, d7 │ │ │ │ vsub.f64 d12, d7, d12 │ │ │ │ + vadd.f64 d4, d8, d4 │ │ │ │ vadd.f64 d7, d0, d3 │ │ │ │ - vldr d0, [sp, #496] @ 0x1f0 │ │ │ │ - ldr r6, [sp, #296] @ 0x128 │ │ │ │ + vldr d0, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d8, [sp, #512] @ 0x200 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d7, [sp, #440] @ 0x1b8 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ vadd.f64 d7, d0, d8 │ │ │ │ - vadd.f64 d8, d11, d1 │ │ │ │ - vsub.f64 d1, d1, d11 │ │ │ │ - vldr d11, [sp, #800] @ 0x320 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vstr d8, [sp, #384] @ 0x180 │ │ │ │ - vadd.f64 d8, d2, d8 │ │ │ │ + vadd.f64 d7, d11, d1 │ │ │ │ + vsub.f64 d1, d1, d11 │ │ │ │ + vadd.f64 d8, d2, d7 │ │ │ │ + vstr d7, [sp, #392] @ 0x188 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ - vstr d8, [r1] │ │ │ │ - vldr d8, [sp, #384] @ 0x180 │ │ │ │ + vstr d8, [r4] │ │ │ │ + ldr r4, [sp, #312] @ 0x138 │ │ │ │ + vldr d8, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ vadd.f64 d8, d9, d0 │ │ │ │ vsub.f64 d0, d0, d9 │ │ │ │ - vldr d9, [sp, #760] @ 0x2f8 │ │ │ │ vmul.f64 d2, d2, d7 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [r4] │ │ │ │ vsub.f64 d2, d8, d4 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ - vldr d8, [pc, #96] @ 650c8 │ │ │ │ - ldr r6, [sp, #344] @ 0x158 │ │ │ │ + vldr d8, [pc, #972] @ 6a4e0 │ │ │ │ vmul.f64 d2, d2, d7 │ │ │ │ vmul.f64 d4, d4, d7 │ │ │ │ - vstr d2, [ip] │ │ │ │ - vstr d4, [r0] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + vstr d4, [r2] │ │ │ │ vsub.f64 d4, d0, d5 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - vldr d2, [sp, #608] @ 0x260 │ │ │ │ vmul.f64 d4, d4, d7 │ │ │ │ vmul.f64 d5, d5, d7 │ │ │ │ - vstr d4, [r7] │ │ │ │ + vstr d4, [r3] │ │ │ │ vadd.f64 d4, d14, d12 │ │ │ │ - ldr r7, [sp, #108] @ 0x6c │ │ │ │ vsub.f64 d14, d14, d12 │ │ │ │ - vmul.f64 d4, d4, d7 │ │ │ │ - vstr d5, [r7] │ │ │ │ + ldr r3, [sp, #132] @ 0x84 │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d3, d1 │ │ │ │ - ldr r7, [sp, #100] @ 0x64 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ + vmul.f64 d4, d4, d7 │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d14, d14, d7 │ │ │ │ + vldr d9, [sp, #616] @ 0x268 │ │ │ │ + ldr r3, [sp, #124] @ 0x7c │ │ │ │ vmul.f64 d5, d5, d7 │ │ │ │ vmul.f64 d3, d3, d7 │ │ │ │ - vstr d5, [r7] │ │ │ │ - b.n 650d8 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 65348 ) │ │ │ │ - subs r7, #214 @ 0xd6 │ │ │ │ - add r2, sp, #304 @ 0x130 │ │ │ │ - movs r3, r0 │ │ │ │ - lsls r0, r7, #15 │ │ │ │ - movs r0, r0 │ │ │ │ - vadd.f64 d5, d2, d13 │ │ │ │ - vstr d3, [r6] │ │ │ │ - vsub.f64 d13, d13, d2 │ │ │ │ - ldr r7, [sp, #48] @ 0x30 │ │ │ │ - ldr r6, [sp, #320] @ 0x140 │ │ │ │ + vldr d1, [sp, #768] @ 0x300 │ │ │ │ + vldr d2, [sp, #776] @ 0x308 │ │ │ │ + ldr r4, [sp, #336] @ 0x150 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vadd.f64 d5, d9, d13 │ │ │ │ + vsub.f64 d13, d13, d9 │ │ │ │ + ldr r3, [sp, #360] @ 0x168 │ │ │ │ + vldr d12, [sp, #400] @ 0x190 │ │ │ │ + vldr d9, [sp, #416] @ 0x1a0 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ + vstr d3, [r3] │ │ │ │ vmul.f64 d13, d13, d8 │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ + vldr d11, [sp, #648] @ 0x288 │ │ │ │ + vldr d0, [sp, #856] @ 0x358 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vadd.f64 d4, d9, d11 │ │ │ │ - vstr d3, [r7] │ │ │ │ - vstr d5, [r6] │ │ │ │ + vadd.f64 d4, d1, d2 │ │ │ │ + vstr d3, [r2] │ │ │ │ + vstr d5, [r4] │ │ │ │ vadd.f64 d5, d15, d6 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vsub.f64 d6, d6, d15 │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d5, d5, d7 │ │ │ │ vmul.f64 d6, d6, d7 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ - vldr d3, [pc, #968] @ 654f0 │ │ │ │ + vmov.f64 d4, d1 │ │ │ │ + vldr d1, [sp, #680] @ 0x2a8 │ │ │ │ + vstr d3, [lr] │ │ │ │ vstr d5, [r2] │ │ │ │ vsub.f64 d5, d6, d13 │ │ │ │ vadd.f64 d6, d6, d13 │ │ │ │ - vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ + vldr d3, [pc, #760] @ 6a4e8 │ │ │ │ + vstr d5, [r1] │ │ │ │ vstr d6, [r3] │ │ │ │ - vsub.f64 d6, d9, d11 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ - ldr r6, [sp, #368] @ 0x170 │ │ │ │ - vldr d4, [sp, #616] @ 0x268 │ │ │ │ + vsub.f64 d6, d4, d2 │ │ │ │ + vldr d4, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vldr d11, [sp, #640] @ 0x280 │ │ │ │ - vldr d12, [sp, #392] @ 0x188 │ │ │ │ - vldr d9, [sp, #408] @ 0x198 │ │ │ │ - vldr d1, [sp, #672] @ 0x2a0 │ │ │ │ vadd.f64 d5, d14, d6 │ │ │ │ vsub.f64 d6, d6, d14 │ │ │ │ - vldr d14, [sp, #400] @ 0x190 │ │ │ │ - vldr d0, [sp, #840] @ 0x348 │ │ │ │ - vldr d15, [sp, #520] @ 0x208 │ │ │ │ - vstr d5, [r3] │ │ │ │ + vldr d14, [sp, #408] @ 0x198 │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d5, d12, d14 │ │ │ │ - vstr d6, [r6] │ │ │ │ + vstr d6, [r8] │ │ │ │ vsub.f64 d6, d4, d11 │ │ │ │ - vldr d14, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d12, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d2, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d14, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d11, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d10, d0 │ │ │ │ vmul.f64 d13, d6, d8 │ │ │ │ vsub.f64 d6, d9, d1 │ │ │ │ - vldr d1, [pc, #856] @ 65500 │ │ │ │ + vldr d1, [pc, #692] @ 6a4f0 │ │ │ │ vmul.f64 d11, d11, d8 │ │ │ │ - vldr d9, [sp, #808] @ 0x328 │ │ │ │ + vldr d9, [sp, #824] @ 0x338 │ │ │ │ vmul.f64 d4, d6, d1 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vnmls.f64 d6, d5, d1 │ │ │ │ - vsub.f64 d5, d14, d15 │ │ │ │ - vldr d15, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d4, [sp, #48] @ 0x30 │ │ │ │ + vstr d4, [sp, #72] @ 0x48 │ │ │ │ vmov.f64 d4, d3 │ │ │ │ - vldr d3, [sp, #568] @ 0x238 │ │ │ │ - vstr d6, [sp, #64] @ 0x40 │ │ │ │ + vldr d3, [sp, #576] @ 0x240 │ │ │ │ + vstr d6, [sp, #88] @ 0x58 │ │ │ │ + vldr d15, [sp, #528] @ 0x210 │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d6, d9, d3 │ │ │ │ vmov.f64 d3, d4 │ │ │ │ + vldr d12, [sp, #512] @ 0x200 │ │ │ │ + vsub.f64 d5, d14, d15 │ │ │ │ + vldr d2, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d15, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d4, d5, d4 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d6, d3 │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ vnmls.f64 d4, d6, d1 │ │ │ │ - vstr d5, [sp, #88] @ 0x58 │ │ │ │ - vstr d4, [sp, #72] @ 0x48 │ │ │ │ + vmla.f64 d5, d6, d3 │ │ │ │ + vstr d4, [sp, #96] @ 0x60 │ │ │ │ vmov.f64 d4, d3 │ │ │ │ - vldr d3, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d3, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d5, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d5, d12, d3 │ │ │ │ - vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d3, [sp, #424] @ 0x1a8 │ │ │ │ vsub.f64 d6, d3, d15 │ │ │ │ - vldr d15, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d15, [sp, #680] @ 0x2a8 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #512] @ 0x200 │ │ │ │ + vldr d5, [sp, #520] @ 0x208 │ │ │ │ vmul.f64 d12, d6, d7 │ │ │ │ vadd.f64 d6, d0, d10 │ │ │ │ - vldr d0, [sp, #408] @ 0x198 │ │ │ │ + vldr d0, [sp, #416] @ 0x1a0 │ │ │ │ vmov.f64 d10, d4 │ │ │ │ vmul.f64 d3, d3, d7 │ │ │ │ vadd.f64 d15, d15, d0 │ │ │ │ vmul.f64 d14, d15, d4 │ │ │ │ vmul.f64 d15, d15, d1 │ │ │ │ vmla.f64 d14, d6, d1 │ │ │ │ vnmls.f64 d15, d6, d4 │ │ │ │ - vldr d6, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d4, [sp, #616] @ 0x268 │ │ │ │ + vldr d6, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d4, [sp, #624] @ 0x270 │ │ │ │ vsub.f64 d6, d2, d6 │ │ │ │ - vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d2, [sp, #496] @ 0x1f0 │ │ │ │ vsub.f64 d5, d2, d5 │ │ │ │ - vldr d2, [sp, #640] @ 0x280 │ │ │ │ - vadd.f64 d2, d4, d2 │ │ │ │ + vldr d2, [sp, #648] @ 0x288 │ │ │ │ vadd.f64 d0, d6, d5 │ │ │ │ + vadd.f64 d2, d4, d2 │ │ │ │ + vldr d4, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #400] @ 0x190 │ │ │ │ - vldr d4, [sp, #392] @ 0x188 │ │ │ │ - ldr r7, [sp, #40] @ 0x28 │ │ │ │ + vldr d5, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d6, d6, d7 │ │ │ │ + vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vldr d2, [sp, #520] @ 0x208 │ │ │ │ + vldr d2, [sp, #528] @ 0x210 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vldr d8, [sp, #568] @ 0x238 │ │ │ │ + vldr d8, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d8, d9, d8 │ │ │ │ - vldr d9, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d9, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d2, d9, d2 │ │ │ │ vmov.f64 d9, d1 │ │ │ │ vmul.f64 d1, d2, d1 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ + vnmls.f64 d1, d8, d10 │ │ │ │ vmla.f64 d2, d8, d9 │ │ │ │ vadd.f64 d9, d11, d3 │ │ │ │ vsub.f64 d3, d3, d11 │ │ │ │ - vldr d11, [sp, #72] @ 0x48 │ │ │ │ - vnmls.f64 d1, d8, d10 │ │ │ │ vadd.f64 d8, d14, d1 │ │ │ │ vsub.f64 d1, d1, d14 │ │ │ │ - vldr d14, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d10, d9, d8 │ │ │ │ vsub.f64 d8, d8, d9 │ │ │ │ vadd.f64 d9, d15, d2 │ │ │ │ vsub.f64 d15, d15, d2 │ │ │ │ - vstr d10, [r7] │ │ │ │ - vstr d8, [r3] │ │ │ │ + vstr d10, [r1] │ │ │ │ + vstr d8, [r4] │ │ │ │ vadd.f64 d8, d0, d4 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ + ldr r1, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d10, d8, d9 │ │ │ │ - vadd.f64 d8, d8, d9 │ │ │ │ vsub.f64 d0, d4, d1 │ │ │ │ + vadd.f64 d8, d8, d9 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #48] @ 0x30 │ │ │ │ - vstr d10, [r3] │ │ │ │ - ldr r3, [sp, #280] @ 0x118 │ │ │ │ - vstr d8, [r2] │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ - vstr d0, [r3] │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ - vldr d0, [sp, #64] @ 0x40 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d10, [r5] │ │ │ │ + vstr d8, [r1] │ │ │ │ + vstr d0, [r7] │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d3, d15 │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d15, d15, d3 │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d3, d12, d5 │ │ │ │ vsub.f64 d5, d12, d5 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d4, [r2] │ │ │ │ + vstr d15, [r6] │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ + vldr d1, [sp, #72] @ 0x48 │ │ │ │ + vldr d11, [sp, #96] @ 0x60 │ │ │ │ + vldr d0, [sp, #88] @ 0x58 │ │ │ │ + vldr d14, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d4, d1, d11 │ │ │ │ - ldr r3, [sp, #264] @ 0x108 │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ + ldr r6, [sp, #264] @ 0x108 │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vstr d15, [r3] │ │ │ │ + ldr r7, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d3, d0, d14 │ │ │ │ - ldr r3, [sp, #232] @ 0xe8 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vstr d4, [r3] │ │ │ │ + vldr d8, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d12, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d2, [r1] │ │ │ │ + vstr d4, [r6] │ │ │ │ vadd.f64 d4, d13, d6 │ │ │ │ - ldr r3, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d6, d6, d13 │ │ │ │ - vldr d13, [pc, #448] @ 65528 │ │ │ │ + vldr d15, [sp, #864] @ 0x360 │ │ │ │ + vldr d13, [pc, #264] @ 6a518 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d4, [r7] │ │ │ │ + vstr d2, [r7] │ │ │ │ + vstr d4, [r3] │ │ │ │ vsub.f64 d4, d11, d1 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ - vldr d15, [sp, #848] @ 0x350 │ │ │ │ - vldr d12, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d11, [sp, #552] @ 0x228 │ │ │ │ + vldr d1, [sp, #600] @ 0x258 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vldr d8, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d11, [sp, #544] @ 0x220 │ │ │ │ - vldr d1, [sp, #592] @ 0x250 │ │ │ │ - vstr d3, [r3] │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ - vldr d3, [pc, #332] @ 654f0 │ │ │ │ - vldr d10, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d9, [sp, #768] @ 0x300 │ │ │ │ + vstr d3, [r2] │ │ │ │ vstr d6, [r3] │ │ │ │ vsub.f64 d6, d0, d14 │ │ │ │ - ldr r3, [sp, #144] @ 0x90 │ │ │ │ - vldr d0, [sp, #864] @ 0x360 │ │ │ │ - vldr d14, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + vldr d3, [pc, #160] @ 6a4e8 │ │ │ │ + vldr d0, [sp, #880] @ 0x370 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vldr d14, [sp, #488] @ 0x1e8 │ │ │ │ vstr d4, [r3] │ │ │ │ - vldr d4, [pc, #308] @ 65500 │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + vldr d4, [pc, #144] @ 6a4f0 │ │ │ │ + ldr r3, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d5, d15, d4 │ │ │ │ vstr d6, [r3] │ │ │ │ vmul.f64 d6, d12, d4 │ │ │ │ - vmla.f64 d6, d8, d3 │ │ │ │ vnmls.f64 d5, d0, d3 │ │ │ │ + vmla.f64 d6, d8, d3 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vldr d5, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d6, [sp, #24] │ │ │ │ + vldr d5, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d5, d5, d14 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vldr d2, [pc, #84] @ 6a4e0 │ │ │ │ + vstr d6, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d6, d11, d1 │ │ │ │ - vstr d2, [sp, #16] │ │ │ │ - vldr d2, [pc, #260] @ 65508 │ │ │ │ - vldr d11, [sp, #464] @ 0x1d0 │ │ │ │ vmul.f64 d5, d5, d7 │ │ │ │ - vldr d14, [sp, #584] @ 0x248 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vmul.f64 d5, d8, d4 │ │ │ │ - vstr d6, [sp, #40] @ 0x28 │ │ │ │ + vstr d6, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d6, d15, d3 │ │ │ │ vnmls.f64 d5, d12, d3 │ │ │ │ vmla.f64 d6, d0, d4 │ │ │ │ - vldr d12, [sp, #600] @ 0x258 │ │ │ │ - vldr d0, [sp, #552] @ 0x228 │ │ │ │ - vldr d15, [sp, #528] @ 0x210 │ │ │ │ vadd.f64 d8, d6, d5 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vadd.f64 d5, d0, d12 │ │ │ │ - vldr d12, [sp, #576] @ 0x240 │ │ │ │ - vadd.f64 d4, d15, d12 │ │ │ │ - vstr d6, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d6, d10, d11 │ │ │ │ - vldr d10, [pc, #180] @ 65510 │ │ │ │ - vmul.f64 d5, d5, d2 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vmul.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d0, d9, d4 │ │ │ │ - vsub.f64 d4, d9, d4 │ │ │ │ - vldr d9, [sp, #536] @ 0x218 │ │ │ │ - vadd.f64 d3, d6, d5 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vadd.f64 d5, d9, d14 │ │ │ │ - vldr d9, [sp, #784] @ 0x310 │ │ │ │ - vldr d14, [pc, #152] @ 65520 │ │ │ │ - vmul.f64 d5, d5, d10 │ │ │ │ - vadd.f64 d2, d9, d5 │ │ │ │ - vsub.f64 d5, d9, d5 │ │ │ │ - vldr d9, [pc, #152] @ 65530 │ │ │ │ - vmul.f64 d15, d2, d9 │ │ │ │ - vmul.f64 d9, d5, d14 │ │ │ │ - vmul.f64 d2, d2, d13 │ │ │ │ - vmov.f64 d11, d9 │ │ │ │ - vldr d9, [pc, #108] @ 65518 │ │ │ │ - vmov.f64 d12, d2 │ │ │ │ - vldr d2, [sp, #648] @ 0x288 │ │ │ │ - vnmls.f64 d15, d0, d13 │ │ │ │ - vmla.f64 d11, d4, d9 │ │ │ │ - vldr d9, [pc, #112] @ 65530 │ │ │ │ - vmla.f64 d12, d0, d9 │ │ │ │ - vldr d9, [pc, #80] @ 65518 │ │ │ │ - vmul.f64 d5, d5, d9 │ │ │ │ - vstr d11, [sp, #64] @ 0x40 │ │ │ │ - vldr d9, [sp, #680] @ 0x2a8 │ │ │ │ - vnmls.f64 d5, d4, d14 │ │ │ │ - vldr d0, [sp, #704] @ 0x2c0 │ │ │ │ - ldr r3, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d2, d2, d9 │ │ │ │ - vldr d9, [sp, #688] @ 0x2b0 │ │ │ │ - ldr r7, [sp, #32] │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ - vmul.f64 d2, d2, d10 │ │ │ │ - b.n 65538 │ │ │ │ - ldrh r6, [r0, #42] @ 0x2a │ │ │ │ - ldmia r7!, {r1, r4, r5} │ │ │ │ - str r0, [sp, #428] @ 0x1ac │ │ │ │ - subs r7, #221 @ 0xdd │ │ │ │ + vstr d6, [sp, #64] @ 0x40 │ │ │ │ + vldr d10, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + vldr d0, [sp, #560] @ 0x230 │ │ │ │ + vldr d12, [sp, #608] @ 0x260 │ │ │ │ + vldr d11, [sp, #472] @ 0x1d8 │ │ │ │ + b.n 6a528 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ + subs r3, #205 @ 0xcd │ │ │ │ + str r7, [r7, #100] @ 0x64 │ │ │ │ + add r0, pc, #632 @ (adr r0, 6a760 ) │ │ │ │ + subs r7, #214 @ 0xd6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #221 @ 0xdd │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 657bc ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 6a7ac ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #200 @ 0xc8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 65788 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 6a778 ) │ │ │ │ subs r7, #214 @ 0xd6 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 65790 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 6a780 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - add r1, pc, #652 @ (adr r1, 657a8 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 6a798 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #218 @ 0xda │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #209 @ 0xd1 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #223 @ 0xdf │ │ │ │ - add r6, pc, #44 @ (adr r6, 65560 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 6a550 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4024] @ 0xfb8 │ │ │ │ + vldr d15, [sp, #536] @ 0x218 │ │ │ │ + vadd.f64 d5, d0, d12 │ │ │ │ + vldr d9, [sp, #784] @ 0x310 │ │ │ │ + vldr d12, [sp, #584] @ 0x248 │ │ │ │ + vadd.f64 d6, d10, d11 │ │ │ │ + vldr d10, [pc, #-64] @ 6a500 │ │ │ │ + vldr d14, [sp, #592] @ 0x250 │ │ │ │ + vmul.f64 d5, d5, d2 │ │ │ │ + vadd.f64 d4, d15, d12 │ │ │ │ + vmul.f64 d6, d6, d7 │ │ │ │ + ldr r6, [sp, #256] @ 0x100 │ │ │ │ + ldr r7, [sp, #272] @ 0x110 │ │ │ │ + vmul.f64 d4, d4, d10 │ │ │ │ + vadd.f64 d3, d6, d5 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ + vadd.f64 d0, d9, d4 │ │ │ │ + vsub.f64 d4, d9, d4 │ │ │ │ + vldr d9, [sp, #544] @ 0x220 │ │ │ │ + vadd.f64 d5, d9, d14 │ │ │ │ + vldr d9, [sp, #800] @ 0x320 │ │ │ │ + vldr d14, [pc, #-104] @ 6a510 │ │ │ │ + vmul.f64 d5, d5, d10 │ │ │ │ + vadd.f64 d2, d9, d5 │ │ │ │ + vsub.f64 d5, d9, d5 │ │ │ │ + vldr d9, [pc, #-104] @ 6a520 │ │ │ │ + vmul.f64 d15, d2, d9 │ │ │ │ + vmul.f64 d9, d5, d14 │ │ │ │ + vmul.f64 d2, d2, d13 │ │ │ │ + vnmls.f64 d15, d0, d13 │ │ │ │ + vmov.f64 d11, d9 │ │ │ │ + vldr d9, [pc, #-152] @ 6a508 │ │ │ │ + vmov.f64 d12, d2 │ │ │ │ + vldr d2, [sp, #656] @ 0x290 │ │ │ │ + vmla.f64 d11, d4, d9 │ │ │ │ + vldr d9, [pc, #-144] @ 6a520 │ │ │ │ + vmla.f64 d12, d0, d9 │ │ │ │ + vldr d9, [pc, #-176] @ 6a508 │ │ │ │ + vldr d0, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d11, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d5, d5, d9 │ │ │ │ + vldr d9, [sp, #688] @ 0x2b0 │ │ │ │ + vnmls.f64 d5, d4, d14 │ │ │ │ + vadd.f64 d2, d2, d9 │ │ │ │ + vldr d9, [sp, #696] @ 0x2b8 │ │ │ │ + vmul.f64 d2, d2, d10 │ │ │ │ vmov.f64 d11, d5 │ │ │ │ vadd.f64 d5, d0, d2 │ │ │ │ vsub.f64 d2, d0, d2 │ │ │ │ - vldr d0, [sp, #656] @ 0x290 │ │ │ │ + vldr d0, [sp, #664] @ 0x298 │ │ │ │ vadd.f64 d4, d0, d9 │ │ │ │ - vldr d0, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d0, [sp, #744] @ 0x2e8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ - vldr d10, [pc, #-64] @ 65518 │ │ │ │ - vmul.f64 d10, d2, d10 │ │ │ │ + vldr d10, [pc, #-240] @ 6a508 │ │ │ │ vadd.f64 d9, d0, d4 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ - vldr d0, [pc, #-56] @ 65530 │ │ │ │ + vldr d0, [pc, #-228] @ 6a520 │ │ │ │ + vmul.f64 d10, d2, d10 │ │ │ │ vnmls.f64 d10, d4, d14 │ │ │ │ - vldr d14, [pc, #-64] @ 65530 │ │ │ │ + vldr d14, [pc, #-240] @ 6a520 │ │ │ │ vmul.f64 d0, d9, d0 │ │ │ │ vmla.f64 d0, d5, d13 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ - vldr d14, [pc, #-96] @ 65520 │ │ │ │ + vldr d14, [pc, #-272] @ 6a510 │ │ │ │ vnmls.f64 d5, d9, d13 │ │ │ │ - vldr d9, [pc, #-112] @ 65518 │ │ │ │ + vldr d9, [pc, #-288] @ 6a508 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmov.f64 d13, d4 │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d13, d2, d14 │ │ │ │ vadd.f64 d2, d4, d1 │ │ │ │ vadd.f64 d4, d15, d0 │ │ │ │ vsub.f64 d0, d15, d0 │ │ │ │ vadd.f64 d9, d2, d4 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vadd.f64 d2, d12, d5 │ │ │ │ vsub.f64 d5, d5, d12 │ │ │ │ + vmov.f64 d12, d13 │ │ │ │ vstr d9, [r3] │ │ │ │ - ldr r3, [sp, #152] @ 0x98 │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ vstr d4, [r3] │ │ │ │ vadd.f64 d4, d8, d3 │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ - vldr d8, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d9, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vsub.f64 d2, d3, d0 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ vstr d9, [r3] │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ - vldr d9, [pc, #-208] @ 65518 │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ + vldr d9, [pc, #-380] @ 6a508 │ │ │ │ vstr d4, [r3] │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ - ldr r3, [sp, #240] @ 0xf0 │ │ │ │ - vstr d2, [r7] │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d1, d1, d4 │ │ │ │ - vldr d2, [sp, #48] @ 0x30 │ │ │ │ - vstr d3, [r3] │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + vstr d2, [r3] │ │ │ │ + vstr d3, [r7] │ │ │ │ vadd.f64 d4, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ + vldr d1, [sp, #56] @ 0x38 │ │ │ │ + vldr d2, [sp, #64] @ 0x40 │ │ │ │ + ldr r1, [sp, #136] @ 0x88 │ │ │ │ + vldr d0, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d4, d1, d2 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vadd.f64 d5, d11, d13 │ │ │ │ - ldr r3, [sp, #256] @ 0x100 │ │ │ │ - vsub.f64 d12, d1, d2 │ │ │ │ + vldr d8, [sp, #72] @ 0x48 │ │ │ │ + vstr d5, [r1] │ │ │ │ + vadd.f64 d5, d11, d12 │ │ │ │ + ldr r1, [sp, #168] @ 0xa8 │ │ │ │ + ldr r6, [sp, #288] @ 0x120 │ │ │ │ + ldr r7, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d8, d10 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vstr d5, [sl] │ │ │ │ + ldr r5, [sp, #248] @ 0xf8 │ │ │ │ + vldr d13, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d15, [sp, #888] @ 0x378 │ │ │ │ + vstr d3, [r6] │ │ │ │ + vstr d5, [r1] │ │ │ │ vadd.f64 d5, d0, d6 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d3, [r9] │ │ │ │ - vstr d5, [r3] │ │ │ │ - vsub.f64 d5, d11, d13 │ │ │ │ - ldr r3, [sp, #208] @ 0xd0 │ │ │ │ - vldr d3, [pc, #-360] @ 654f8 │ │ │ │ - vldr d11, [sp, #856] @ 0x358 │ │ │ │ + vstr d3, [fp] │ │ │ │ + vstr d5, [r7] │ │ │ │ + vsub.f64 d5, d11, d12 │ │ │ │ + vsub.f64 d12, d1, d2 │ │ │ │ + vldr d3, [pc, #-552] @ 6a4e8 │ │ │ │ + vldr d11, [sp, #872] @ 0x368 │ │ │ │ + vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d10, d8 │ │ │ │ - vldr d13, [sp, #720] @ 0x2d0 │ │ │ │ - vldr d15, [sp, #872] @ 0x368 │ │ │ │ - vldr d10, [sp, #728] @ 0x2d8 │ │ │ │ - vstr d4, [r8] │ │ │ │ - vstr d6, [r3] │ │ │ │ + vldr d8, [sp, #560] @ 0x230 │ │ │ │ + vldr d10, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d4, [sl] │ │ │ │ vadd.f64 d4, d12, d5 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ vsub.f64 d5, d5, d12 │ │ │ │ + vstr d6, [r5] │ │ │ │ vmul.f64 d6, d13, d3 │ │ │ │ - vldr d8, [sp, #552] @ 0x228 │ │ │ │ - vldr d12, [sp, #600] @ 0x258 │ │ │ │ - vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vstr d5, [lr] │ │ │ │ + vldr d12, [sp, #608] @ 0x260 │ │ │ │ + vstr d4, [r4] │ │ │ │ + vldr d4, [pc, #-604] @ 6a4f0 │ │ │ │ + vstr d5, [r9] │ │ │ │ vmul.f64 d5, d11, d3 │ │ │ │ - vldr d4, [pc, #-428] @ 65500 │ │ │ │ - vnmls.f64 d5, d15, d4 │ │ │ │ vmla.f64 d6, d10, d4 │ │ │ │ + vnmls.f64 d5, d15, d4 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d1, d5, d6 │ │ │ │ - vldr d5, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d5, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d6, d8, d12 │ │ │ │ - vldr d12, [sp, #792] @ 0x318 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - vstr d1, [sp] │ │ │ │ - vldr d1, [pc, #-460] @ 65508 │ │ │ │ + vstr d1, [sp, #32] │ │ │ │ + vldr d1, [pc, #-640] @ 6a4f8 │ │ │ │ vmul.f64 d5, d5, d7 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vmul.f64 d5, d10, d3 │ │ │ │ - vldr d10, [pc, #-476] @ 65510 │ │ │ │ - vstr d6, [sp, #8] │ │ │ │ + vldr d10, [pc, #-656] @ 6a500 │ │ │ │ + vstr d6, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d6, d11, d4 │ │ │ │ - vmla.f64 d6, d15, d3 │ │ │ │ vnmls.f64 d5, d13, d4 │ │ │ │ - vldr d4, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d3, [sp, #592] @ 0x250 │ │ │ │ - vldr d15, [sp, #528] @ 0x210 │ │ │ │ + vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ + vmla.f64 d6, d15, d3 │ │ │ │ + vldr d3, [sp, #600] @ 0x258 │ │ │ │ vadd.f64 d8, d6, d5 │ │ │ │ vsub.f64 d11, d5, d6 │ │ │ │ - vldr d5, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d5, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ - vldr d4, [sp, #544] @ 0x220 │ │ │ │ - vldr d5, [sp, #536] @ 0x218 │ │ │ │ + vldr d4, [sp, #552] @ 0x228 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ + vldr d5, [sp, #544] @ 0x220 │ │ │ │ vmul.f64 d7, d6, d7 │ │ │ │ vsub.f64 d6, d3, d4 │ │ │ │ - vldr d4, [sp, #584] @ 0x248 │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ + vldr d15, [sp, #536] @ 0x218 │ │ │ │ + vldr d4, [sp, #592] @ 0x250 │ │ │ │ + vldr d12, [sp, #808] @ 0x328 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmul.f64 d5, d5, d10 │ │ │ │ + ldrd r3, r2, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d5, d5, d4 │ │ │ │ + ldr r6, [sp, #376] @ 0x178 │ │ │ │ + ldr r5, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #776] @ 0x308 │ │ │ │ + vldr d6, [sp, #792] @ 0x318 │ │ │ │ + vmul.f64 d5, d5, d10 │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vsub.f64 d5, d6, d5 │ │ │ │ - vldr d6, [sp, #576] @ 0x240 │ │ │ │ + vldr d6, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d6, d6, d15 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vadd.f64 d4, d12, d6 │ │ │ │ vsub.f64 d6, d12, d6 │ │ │ │ vmov.f64 d12, d9 │ │ │ │ vmul.f64 d15, d4, d14 │ │ │ │ - vldr d14, [pc, #-572] @ 65530 │ │ │ │ + vldr d14, [pc, #-764] @ 6a520 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ vnmls.f64 d15, d1, d9 │ │ │ │ vmul.f64 d9, d6, d14 │ │ │ │ vmov.f64 d12, d4 │ │ │ │ - vldr d4, [pc, #-608] @ 65520 │ │ │ │ + vldr d4, [pc, #-800] @ 6a510 │ │ │ │ vmov.f64 d13, d9 │ │ │ │ - vldr d9, [pc, #-608] @ 65528 │ │ │ │ + vldr d9, [pc, #-800] @ 6a518 │ │ │ │ vmla.f64 d12, d1, d4 │ │ │ │ - vldr d4, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d1, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d1, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d4, [sp, #696] @ 0x2b8 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vmla.f64 d13, d5, d9 │ │ │ │ + vstr d12, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d6, d5, d14 │ │ │ │ - vldr d5, [sp, #752] @ 0x2f0 │ │ │ │ - vstr d12, [sp, #16] │ │ │ │ - vldr d12, [pc, #-660] @ 65518 │ │ │ │ - vstr d6, [sp, #24] │ │ │ │ - vldr d6, [sp, #656] @ 0x290 │ │ │ │ + vldr d5, [sp, #760] @ 0x2f8 │ │ │ │ + vldr d12, [pc, #-852] @ 6a508 │ │ │ │ + vstr d6, [sp, #56] @ 0x38 │ │ │ │ + vldr d6, [sp, #664] @ 0x298 │ │ │ │ vsub.f64 d4, d6, d4 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vadd.f64 d6, d5, d4 │ │ │ │ vsub.f64 d4, d5, d4 │ │ │ │ - vldr d5, [sp, #648] @ 0x288 │ │ │ │ - ldr r3, [sp, #360] @ 0x168 │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ + vldr d5, [sp, #656] @ 0x290 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ - vldr d1, [sp, #744] @ 0x2e8 │ │ │ │ - ldr r6, [sp, #312] @ 0x138 │ │ │ │ - ldr r7, [sp, #60] @ 0x3c │ │ │ │ + vldr d1, [sp, #752] @ 0x2f0 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ - vldr d10, [pc, #-696] @ 65528 │ │ │ │ - vmul.f64 d14, d4, d10 │ │ │ │ - vldr d10, [pc, #-696] @ 65530 │ │ │ │ + vldr d10, [pc, #-880] @ 6a518 │ │ │ │ vadd.f64 d9, d1, d5 │ │ │ │ + vmul.f64 d14, d4, d10 │ │ │ │ + vldr d10, [pc, #-884] @ 6a520 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ - vldr d1, [pc, #-724] @ 65520 │ │ │ │ + vldr d1, [pc, #-908] @ 6a510 │ │ │ │ vnmls.f64 d14, d5, d10 │ │ │ │ - vldr d10, [pc, #-732] @ 65520 │ │ │ │ + vldr d10, [pc, #-916] @ 6a510 │ │ │ │ vmul.f64 d1, d9, d1 │ │ │ │ vmla.f64 d1, d6, d12 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vnmls.f64 d6, d9, d12 │ │ │ │ - vldr d9, [pc, #-744] @ 65528 │ │ │ │ - vldr d12, [sp, #16] │ │ │ │ + vldr d9, [pc, #-928] @ 6a518 │ │ │ │ + vldr d12, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d10, d5, d9 │ │ │ │ - vldr d5, [pc, #-748] @ 65530 │ │ │ │ + vldr d5, [pc, #-932] @ 6a520 │ │ │ │ vmla.f64 d10, d4, d5 │ │ │ │ vadd.f64 d4, d0, d2 │ │ │ │ vadd.f64 d5, d15, d1 │ │ │ │ vsub.f64 d1, d15, d1 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d12, d6 │ │ │ │ vsub.f64 d6, d6, d12 │ │ │ │ - vstr d9, [r3] │ │ │ │ + vstr d9, [r6] │ │ │ │ vstr d5, [r2] │ │ │ │ vadd.f64 d5, d8, d3 │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ + ldr r6, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d9, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ - vldr d1, [sp] │ │ │ │ vstr d9, [r2] │ │ │ │ - ldr r2, [sp, #376] @ 0x178 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d5, [r6] │ │ │ │ vadd.f64 d5, d2, d6 │ │ │ │ - vstr d4, [r3] │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ + vstr d4, [r3] │ │ │ │ ldr r3, [sp, #328] @ 0x148 │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - ldr r2, [sp, #896] @ 0x380 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vsub.f64 d12, d2, d11 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - vstr d5, [r6] │ │ │ │ + vstr d3, [r5] │ │ │ │ + vstr d5, [r3] │ │ │ │ + vstr d6, [r1] │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vldr d3, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d5, d2, d11 │ │ │ │ - vstr d6, [r7] │ │ │ │ + ldr r1, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d12, d2, d11 │ │ │ │ + ldr r4, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d6, d3, d10 │ │ │ │ - ldr r6, [sp, #336] @ 0x150 │ │ │ │ - ldr r7, [sp, #104] @ 0x68 │ │ │ │ + ldr r3, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d10, d3, d10 │ │ │ │ + ldr r2, [sp, #912] @ 0x390 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d13, d14 │ │ │ │ vsub.f64 d14, d14, d13 │ │ │ │ - vstr d4, [r6] │ │ │ │ - vstr d6, [r7] │ │ │ │ + vstr d4, [r3] │ │ │ │ + vstr d6, [r1] │ │ │ │ vadd.f64 d6, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ - ldr r6, [sp, #304] @ 0x130 │ │ │ │ + ldr r1, [sp, #304] @ 0x130 │ │ │ │ + ldr r3, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d7, d10 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #352] @ 0x160 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vstr d5, [r4] │ │ │ │ - vstr d7, [r6] │ │ │ │ + vstr d6, [r3] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + ldr.w r3, [sp, #1040] @ 0x410 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vstr d7, [r4] │ │ │ │ vadd.f64 d7, d12, d14 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d14, d14, d12 │ │ │ │ - ldr r2, [sp, #1020] @ 0x3fc │ │ │ │ - vstr d7, [r3] │ │ │ │ - ldr.w r3, [sp, #1024] @ 0x400 │ │ │ │ - vstr d14, [r5] │ │ │ │ - adds r3, #1 │ │ │ │ - str.w r3, [sp, #1024] @ 0x400 │ │ │ │ - ldr r3, [sp, #900] @ 0x384 │ │ │ │ - add r0, r3 │ │ │ │ - add r1, r3 │ │ │ │ - ldr r3, [sp, #904] @ 0x388 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + str.w r3, [sp, #1040] @ 0x410 │ │ │ │ + ldr r3, [sp, #916] @ 0x394 │ │ │ │ + vstr d7, [r1] │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ add r4, r3 │ │ │ │ - add r5, r3 │ │ │ │ - ldr r3, [sp, #908] @ 0x38c │ │ │ │ - eors r2, r3 │ │ │ │ - ldr.w r3, [sp, #1028] @ 0x404 │ │ │ │ - str r2, [sp, #1020] @ 0x3fc │ │ │ │ - ldr.w r2, [sp, #1024] @ 0x400 │ │ │ │ + str r4, [sp, #0] │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + vstr d14, [r1] │ │ │ │ + add r4, r3 │ │ │ │ + ldr r3, [sp, #920] @ 0x398 │ │ │ │ + str r4, [sp, #8] │ │ │ │ + add r2, r3 │ │ │ │ + add r1, r3 │ │ │ │ + ldr r3, [sp, #924] @ 0x39c │ │ │ │ + str r2, [sp, #16] │ │ │ │ + ldr.w r2, [sp, #1040] @ 0x410 │ │ │ │ + str r1, [sp, #24] │ │ │ │ + eor.w ip, ip, r3 │ │ │ │ + ldr.w r3, [sp, #1044] @ 0x414 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 641a4 │ │ │ │ - add.w sp, sp, #916 @ 0x394 │ │ │ │ + bne.w 691d8 │ │ │ │ + add.w sp, sp, #932 @ 0x3a4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0006593c : │ │ │ │ - ldr r2, [pc, #12] @ (6594c ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (65950 ) │ │ │ │ +0006aa04 : │ │ │ │ + ldr r2, [pc, #12] @ (6aa14 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (6aa18 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldrb r2, [r0, #9] │ │ │ │ + ldr r1, [sp, #480] @ 0x1e0 │ │ │ │ movs r3, r0 │ │ │ │ - @ instruction: 0xe819ffff │ │ │ │ - movs r0, r0 │ │ │ │ + b.n 6a8ca │ │ │ │ + vaddl.u q8, d15, d0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r2 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r3 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w sp, sp, #580 @ 0x244 │ │ │ │ - mov fp, r3 │ │ │ │ - ldr r3, [pc, #84] @ (659c0 ) │ │ │ │ - mov r8, r0 │ │ │ │ - ldrd r2, r1, [sp, #688] @ 0x2b0 │ │ │ │ - add r3, pc │ │ │ │ - ldr r0, [sp, #684] @ 0x2ac │ │ │ │ + ldrd r0, r2, [sp, #684] @ 0x2ac │ │ │ │ + ldr r1, [sp, #692] @ 0x2b4 │ │ │ │ + ldr r3, [pc, #68] @ (6aa90 ) │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 6678a │ │ │ │ + add r3, pc │ │ │ │ + bge.w 6b86a │ │ │ │ ldr r2, [sp, #696] @ 0x2b8 │ │ │ │ - mov lr, r8 │ │ │ │ - vldr d13, [pc, #44] @ 659b0 │ │ │ │ - mov r8, r9 │ │ │ │ - vldr d11, [pc, #48] @ 659b8 │ │ │ │ - mov r9, sl │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + vmov.f64 d15, #96 @ 0x3f000000 0.5 │ │ │ │ + vldr d13, [pc, #36] @ 6aa80 │ │ │ │ + vldr d11, [pc, #40] @ 6aa88 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #564] @ 0x234 │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str r2, [sp, #568] @ 0x238 │ │ │ │ - ldr r2, [pc, #44] @ (659c4 ) │ │ │ │ - mov sl, fp │ │ │ │ - mov fp, r0 │ │ │ │ - vmov.f64 d15, #96 @ 0x3f000000 0.5 │ │ │ │ + ldr r2, [pc, #36] @ (6aa94 ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r2, [sp, #688] @ 0x2b0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #572] @ 0x23c │ │ │ │ ldr r3, [sp, #680] @ 0x2a8 │ │ │ │ add.w r7, r3, r2, lsl #6 │ │ │ │ - str r7, [sp, #0] │ │ │ │ - b.n 659c8 │ │ │ │ + b.n 6aa98 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ - str r2, [sp, #328] @ 0x148 │ │ │ │ + cbz r6, 6aab0 │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ - vldr d10, [r3, #-64] @ 0xffffffc0 │ │ │ │ - vldr d8, [r3, #-56] @ 0xffffffc8 │ │ │ │ - vldr d6, [r3, #-48] @ 0xffffffd0 │ │ │ │ - vldr d3, [r3, #-40] @ 0xffffffd8 │ │ │ │ - vldr d12, [r3, #-24] @ 0xffffffe8 │ │ │ │ - vmul.f64 d5, d10, d6 │ │ │ │ - vmul.f64 d4, d8, d6 │ │ │ │ - vldr d6, [r3, #-40] @ 0xffffffd8 │ │ │ │ - vmul.f64 d3, d10, d3 │ │ │ │ - vmul.f64 d7, d8, d12 │ │ │ │ - vstr d8, [sp, #24] │ │ │ │ - vmul.f64 d1, d10, d12 │ │ │ │ - vmul.f64 d6, d8, d6 │ │ │ │ + vldr d10, [r7, #-64] @ 0xffffffc0 │ │ │ │ + mov.w r3, r0, lsl #4 │ │ │ │ + add.w r7, r7, #64 @ 0x40 │ │ │ │ + vldr d1, [r7, #-120] @ 0xffffff88 │ │ │ │ + add.w r2, r9, r3 │ │ │ │ + add.w r1, fp, r3 │ │ │ │ + add.w r4, r8, r3 │ │ │ │ + add.w r5, sl, r3 │ │ │ │ + vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ + vldr d12, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vmul.f64 d5, d10, d7 │ │ │ │ + vmul.f64 d4, d1, d7 │ │ │ │ + vldr d7, [r7, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d8, d1, d12 │ │ │ │ + vmul.f64 d6, d1, d7 │ │ │ │ + vmul.f64 d3, d10, d7 │ │ │ │ + vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ + vstr d8, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d9, d4, d3 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ - vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ - vldr d5, [r3, #-32] @ 0xffffffe0 │ │ │ │ - vldr d6, [r3, #-48] @ 0xffffffd0 │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ - vmul.f64 d14, d10, d5 │ │ │ │ - vmul.f64 d8, d8, d5 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ - vmul.f64 d3, d6, d12 │ │ │ │ - vldr d6, [r3, #-40] @ 0xffffffd8 │ │ │ │ + vldr d6, [r7, #-88] @ 0xffffffa8 │ │ │ │ + vmov.f64 d5, d1 │ │ │ │ + vstr d3, [sp] │ │ │ │ + vmul.f64 d3, d7, d6 │ │ │ │ + vmul.f64 d14, d1, d6 │ │ │ │ + vldr d7, [r7, #-104] @ 0xffffff98 │ │ │ │ + vmul.f64 d1, d10, d6 │ │ │ │ + vstr d6, [sp, #8] │ │ │ │ vstr d5, [sp, #16] │ │ │ │ - vstr d14, [sp] │ │ │ │ - vldr d14, [r3, #-48] @ 0xffffffd0 │ │ │ │ - vmul.f64 d0, d6, d12 │ │ │ │ - vstr d8, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d4, d6, d5 │ │ │ │ - vmul.f64 d8, d14, d5 │ │ │ │ - vldr d14, [sp] │ │ │ │ - vsub.f64 d5, d14, d7 │ │ │ │ - vadd.f64 d6, d0, d8 │ │ │ │ - vsub.f64 d0, d8, d0 │ │ │ │ + vstr d4, [sp, #24] │ │ │ │ + vmul.f64 d0, d7, d6 │ │ │ │ + vmul.f64 d7, d10, d12 │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ + vldr d7, [r7, #-104] @ 0xffffff98 │ │ │ │ + vsub.f64 d5, d6, d14 │ │ │ │ + vstr d6, [sp, #32] │ │ │ │ + vmul.f64 d4, d7, d12 │ │ │ │ + vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ vstr d5, [sp, #192] @ 0xc0 │ │ │ │ + vmul.f64 d8, d7, d12 │ │ │ │ + vldr d7, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d5, d3, d4 │ │ │ │ + vstr d5, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d5, d1, d7 │ │ │ │ + vsub.f64 d1, d1, d7 │ │ │ │ + vadd.f64 d6, d0, d8 │ │ │ │ + vsub.f64 d0, d8, d0 │ │ │ │ + vldr d7, [sp, #24] │ │ │ │ + vstr d1, [sp, #120] @ 0x78 │ │ │ │ + vsub.f64 d1, d3, d4 │ │ │ │ + vldr d3, [sp] │ │ │ │ vstr d6, [sp, #136] @ 0x88 │ │ │ │ - vldr d6, [sp, #40] @ 0x28 │ │ │ │ - vstr d0, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d0, d3, d4 │ │ │ │ - vstr d5, [sp, #184] @ 0xb8 │ │ │ │ - vmul.f64 d4, d9, d12 │ │ │ │ - vadd.f64 d5, d1, d6 │ │ │ │ - vsub.f64 d8, d1, d6 │ │ │ │ - vadd.f64 d6, d7, d14 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vldr d14, [sp, #32] │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ + vmul.f64 d6, d7, d12 │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ + vstr d0, [sp, #184] @ 0xb8 │ │ │ │ + vstr d1, [sp, #144] @ 0x90 │ │ │ │ vstr d5, [sp, #200] @ 0xc8 │ │ │ │ - vmul.f64 d5, d3, d12 │ │ │ │ - vstr d6, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d6, d14, d7 │ │ │ │ - vstr d8, [sp, #120] @ 0x78 │ │ │ │ - vstr d0, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d0, d14, d4 │ │ │ │ + vldr d14, [sp, #8] │ │ │ │ + vmul.f64 d5, d3, d14 │ │ │ │ + vstr d0, [sp, #128] @ 0x80 │ │ │ │ + vmul.f64 d4, d9, d14 │ │ │ │ vsub.f64 d8, d5, d6 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ - vmul.f64 d5, d3, d7 │ │ │ │ - vmul.f64 d6, d14, d12 │ │ │ │ - vmul.f64 d3, d2, d7 │ │ │ │ + vmul.f64 d5, d3, d12 │ │ │ │ + vmul.f64 d6, d7, d14 │ │ │ │ + vmul.f64 d3, d2, d12 │ │ │ │ vstr d8, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d1, d5, d6 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ - vmul.f64 d5, d2, d12 │ │ │ │ + vmul.f64 d5, d2, d14 │ │ │ │ vsub.f64 d8, d3, d4 │ │ │ │ vstr d1, [sp, #96] @ 0x60 │ │ │ │ vstr d6, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d6, d3, d4 │ │ │ │ - vstr d8, [sp, #168] @ 0xa8 │ │ │ │ - vldr d8, [r3, #-8] │ │ │ │ - str r3, [sp, #0] │ │ │ │ - vstr d6, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d6, d9, d7 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vstr d6, [sp, #32] │ │ │ │ + vmul.f64 d6, d9, d12 │ │ │ │ + vstr d8, [sp, #352] @ 0x160 │ │ │ │ + vldr d8, [r7, #-72] @ 0xffffffb8 │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ vsub.f64 d1, d5, d6 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vmul.f64 d6, d9, d8 │ │ │ │ - vmov.f64 d7, d1 │ │ │ │ - vldr d1, [r3, #-16] │ │ │ │ - vstr d4, [sp, #176] @ 0xb0 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ + vmov.f64 d14, d1 │ │ │ │ + vldr d1, [r7, #-80] @ 0xffffffb0 │ │ │ │ + vstr d4, [sp, #168] @ 0xa8 │ │ │ │ + vldr d4, [sp] │ │ │ │ + vstr d14, [sp, #208] @ 0xd0 │ │ │ │ vmla.f64 d6, d2, d1 │ │ │ │ - vstr d7, [sp, #208] @ 0xd0 │ │ │ │ - vstr d6, [sp, #416] @ 0x1a0 │ │ │ │ - vmul.f64 d6, d7, d8 │ │ │ │ - vmov.f64 d5, d6 │ │ │ │ + vstr d6, [sp, #400] @ 0x190 │ │ │ │ vmul.f64 d6, d14, d8 │ │ │ │ - vmla.f64 d6, d4, d1 │ │ │ │ + vmov.f64 d5, d6 │ │ │ │ + vmul.f64 d6, d7, d8 │ │ │ │ vmla.f64 d5, d3, d1 │ │ │ │ - vstr d6, [sp, #368] @ 0x170 │ │ │ │ + vmla.f64 d6, d4, d1 │ │ │ │ + vstr d5, [sp, #72] @ 0x48 │ │ │ │ + vmov.f64 d5, d7 │ │ │ │ + vstr d6, [sp, #360] @ 0x168 │ │ │ │ vmul.f64 d6, d9, d1 │ │ │ │ - vstr d5, [sp, #80] @ 0x50 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ vnmls.f64 d6, d2, d8 │ │ │ │ - vstr d6, [sp, #424] @ 0x1a8 │ │ │ │ - vmul.f64 d6, d14, d1 │ │ │ │ - vldr d14, [sp, #24] │ │ │ │ + vstr d6, [sp, #408] @ 0x198 │ │ │ │ + vmul.f64 d6, d5, d1 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ - vmul.f64 d6, d14, d1 │ │ │ │ - vldr d14, [r3, #-40] @ 0xffffffd8 │ │ │ │ - vnmls.f64 d6, d10, d8 │ │ │ │ + vmul.f64 d6, d7, d1 │ │ │ │ + vldr d7, [r7, #-104] @ 0xffffff98 │ │ │ │ vnmls.f64 d5, d4, d8 │ │ │ │ - vstr d6, [sp, #328] @ 0x148 │ │ │ │ - vmul.f64 d6, d14, d1 │ │ │ │ - vldr d14, [r3, #-48] @ 0xffffffd0 │ │ │ │ - vstr d5, [sp, #376] @ 0x178 │ │ │ │ vmov.f64 d4, d6 │ │ │ │ vmul.f64 d6, d7, d1 │ │ │ │ - vldr d7, [sl] │ │ │ │ - vnmls.f64 d4, d14, d8 │ │ │ │ - vldr d14, [sp, #24] │ │ │ │ + vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ + vnmls.f64 d4, d10, d8 │ │ │ │ + vnmls.f64 d6, d7, d8 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ + vstr d5, [sp, #368] @ 0x170 │ │ │ │ + vstr d4, [sp, #336] @ 0x150 │ │ │ │ + vstr d6, [sp, #376] @ 0x178 │ │ │ │ + vmul.f64 d6, d14, d1 │ │ │ │ + vldr d14, [fp] │ │ │ │ vmov.f64 d5, d6 │ │ │ │ - vmul.f64 d6, d14, d8 │ │ │ │ - vldr d14, [r3, #-40] @ 0xffffffd8 │ │ │ │ + vmul.f64 d6, d7, d8 │ │ │ │ + vldr d7, [r7, #-104] @ 0xffffff98 │ │ │ │ vnmls.f64 d5, d3, d8 │ │ │ │ + vmov.f64 d4, d6 │ │ │ │ + vmul.f64 d6, d7, d8 │ │ │ │ + vldr d7, [r7, #-112] @ 0xffffff90 │ │ │ │ + vmla.f64 d4, d10, d1 │ │ │ │ vmov.f64 d3, d6 │ │ │ │ - vmul.f64 d6, d14, d8 │ │ │ │ - vmla.f64 d3, d10, d1 │ │ │ │ - vldr d14, [r3, #-48] @ 0xffffffd0 │ │ │ │ - vstr d4, [sp, #384] @ 0x180 │ │ │ │ - mov.w r3, fp, lsl #4 │ │ │ │ - vldr d4, [r9] │ │ │ │ - add.w r2, r8, r3 │ │ │ │ - add.w r1, sl, r3 │ │ │ │ - add.w r0, lr, r3 │ │ │ │ - add.w r4, r9, r3 │ │ │ │ - vstr d5, [sp, #88] @ 0x58 │ │ │ │ - vstr d3, [sp, #336] @ 0x150 │ │ │ │ - vmov.f64 d3, d6 │ │ │ │ - vmla.f64 d3, d14, d1 │ │ │ │ - vldr d14, [r8] │ │ │ │ - vstr d3, [sp, #392] @ 0x188 │ │ │ │ - vldr d3, [sl] │ │ │ │ - vadd.f64 d5, d14, d3 │ │ │ │ - vsub.f64 d14, d14, d7 │ │ │ │ - vldr d3, [lr] │ │ │ │ - vstr d14, [sp, #400] @ 0x190 │ │ │ │ - vadd.f64 d14, d3, d4 │ │ │ │ + vstr d5, [sp, #80] @ 0x50 │ │ │ │ + vmla.f64 d3, d7, d1 │ │ │ │ + vldr d7, [r9] │ │ │ │ + vstr d4, [sp, #344] @ 0x158 │ │ │ │ + vldr d4, [fp] │ │ │ │ + vstr d3, [sp, #384] @ 0x180 │ │ │ │ + vldr d3, [r8] │ │ │ │ + vadd.f64 d5, d7, d4 │ │ │ │ + vsub.f64 d7, d7, d14 │ │ │ │ + vldr d4, [sl] │ │ │ │ + vstr d7, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d7, d3, d4 │ │ │ │ vsub.f64 d6, d3, d4 │ │ │ │ - vstr d14, [sp, #408] @ 0x198 │ │ │ │ - vldr d14, [sp, #24] │ │ │ │ - vldr d3, [r1] │ │ │ │ - str r2, [sp, #24] │ │ │ │ - vmul.f64 d4, d14, d6 │ │ │ │ - vmul.f64 d7, d14, d5 │ │ │ │ - vmla.f64 d7, d10, d6 │ │ │ │ - str r4, [sp, #60] @ 0x3c │ │ │ │ - str r0, [sp, #56] @ 0x38 │ │ │ │ - str r1, [sp, #52] @ 0x34 │ │ │ │ + vstr d7, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ + vmul.f64 d4, d7, d6 │ │ │ │ + vmul.f64 d7, d7, d5 │ │ │ │ vnmls.f64 d4, d10, d5 │ │ │ │ + vmla.f64 d7, d10, d6 │ │ │ │ + vstr d4, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d7, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d3, [r1] │ │ │ │ + str r2, [sp, #16] │ │ │ │ + vldr d4, [r4] │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ + vldr d5, [r5] │ │ │ │ + strd r4, r5, [sp, #52] @ 0x34 │ │ │ │ vldr d10, [r2] │ │ │ │ - vldr d5, [r4] │ │ │ │ - mul.w r2, r5, fp │ │ │ │ - vadd.f64 d14, d10, d3 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - add.w r6, sl, r2 │ │ │ │ - add.w r4, lr, r2 │ │ │ │ - vstr d7, [sp, #440] @ 0x1b8 │ │ │ │ - vsub.f64 d7, d10, d3 │ │ │ │ - add r2, r9 │ │ │ │ - str r2, [sp, #76] @ 0x4c │ │ │ │ - vstr d14, [sp, #216] @ 0xd8 │ │ │ │ - vstr d4, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d4, [r0] │ │ │ │ - vldr d3, [r6] │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + mov.w r2, r0, lsl #3 │ │ │ │ + sub.w r1, r2, r0 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ vadd.f64 d6, d4, d5 │ │ │ │ - vsub.f64 d14, d4, d5 │ │ │ │ - vldr d4, [r4] │ │ │ │ - str r6, [sp, #68] @ 0x44 │ │ │ │ - str r4, [sp, #72] @ 0x48 │ │ │ │ + add.w r6, r9, r1 │ │ │ │ + add.w r5, fp, r1 │ │ │ │ + vsub.f64 d7, d10, d3 │ │ │ │ + vadd.f64 d10, d10, d3 │ │ │ │ + add.w r4, sl, r1 │ │ │ │ + strd r6, r5, [sp, #60] @ 0x3c │ │ │ │ + vldr d3, [r5] │ │ │ │ + str r4, [sp, #88] @ 0x58 │ │ │ │ + vstr d10, [sp, #216] @ 0xd8 │ │ │ │ + vsub.f64 d10, d4, d5 │ │ │ │ vmul.f64 d5, d9, d6 │ │ │ │ vmul.f64 d6, d2, d6 │ │ │ │ - vstr d14, [sp, #224] @ 0xe0 │ │ │ │ + vstr d10, [sp, #224] @ 0xe0 │ │ │ │ vmov.f64 d10, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - mul.w r2, r7, fp │ │ │ │ - movs r7, #72 @ 0x48 │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - add.w r6, r9, r2 │ │ │ │ + vldr d5, [r4] │ │ │ │ vnmls.f64 d10, d2, d7 │ │ │ │ - vmov.f64 d2, d6 │ │ │ │ - vmla.f64 d2, d9, d7 │ │ │ │ + vldr d2, [r6] │ │ │ │ + add.w r6, r8, r1 │ │ │ │ + add.w r1, r0, r0, lsl #2 │ │ │ │ + vldr d4, [r6] │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r6, [sp, #68] @ 0x44 │ │ │ │ + add.w r5, fp, r1 │ │ │ │ + add.w r4, r8, r1 │ │ │ │ + add.w r6, r9, r1 │ │ │ │ + add r1, sl │ │ │ │ + str r4, [sp, #92] @ 0x5c │ │ │ │ + vstr d10, [sp, #232] @ 0xe8 │ │ │ │ + vmov.f64 d10, d6 │ │ │ │ vadd.f64 d6, d4, d5 │ │ │ │ - mov r1, r0 │ │ │ │ - vstr d10, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d2, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d2, [r5] │ │ │ │ - add.w r5, lr, r2 │ │ │ │ - vldr d10, [sp, #88] @ 0x58 │ │ │ │ + vmla.f64 d10, d9, d7 │ │ │ │ vadd.f64 d9, d2, d3 │ │ │ │ vsub.f64 d7, d2, d3 │ │ │ │ - vldr d2, [sp, #80] @ 0x50 │ │ │ │ - vstr d9, [sp, #232] @ 0xe8 │ │ │ │ + vldr d2, [sp, #72] @ 0x48 │ │ │ │ + str r6, [sp, #72] @ 0x48 │ │ │ │ + vldr d3, [r5] │ │ │ │ + vstr d9, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ + vldr d4, [r4] │ │ │ │ + vstr d10, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d10, [sp, #80] @ 0x50 │ │ │ │ + str r5, [sp, #80] @ 0x50 │ │ │ │ + vstr d9, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d5, d10, d6 │ │ │ │ vmul.f64 d6, d2, d6 │ │ │ │ - vstr d9, [sp, #240] @ 0xf0 │ │ │ │ vmov.f64 d9, d5 │ │ │ │ vnmls.f64 d9, d2, d7 │ │ │ │ - vmov.f64 d2, d6 │ │ │ │ - vmla.f64 d2, d10, d7 │ │ │ │ - vstr d9, [sp, #248] @ 0xf8 │ │ │ │ - vstr d2, [sp, #256] @ 0x100 │ │ │ │ - vldr d2, [r0] │ │ │ │ - add.w r0, sl, r2 │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ - mov.w r2, fp, lsl #5 │ │ │ │ - add.w r4, r8, r2 │ │ │ │ - vldr d3, [r0] │ │ │ │ - add.w r0, sl, r2 │ │ │ │ - str r5, [sp, #88] @ 0x58 │ │ │ │ - vldr d4, [r5] │ │ │ │ - add.w r5, lr, r2 │ │ │ │ - vldr d5, [r6] │ │ │ │ + vldr d2, [r6] │ │ │ │ + vstr d9, [sp, #256] @ 0x100 │ │ │ │ + vmov.f64 d9, d6 │ │ │ │ vadd.f64 d6, d2, d3 │ │ │ │ - vldr d10, [sp, #96] @ 0x60 │ │ │ │ - add r2, r9 │ │ │ │ - vsub.f64 d2, d2, d3 │ │ │ │ - str r2, [sp, #116] @ 0x74 │ │ │ │ + vsub.f64 d3, d2, d3 │ │ │ │ + vmla.f64 d9, d10, d7 │ │ │ │ + vstr d9, [sp, #264] @ 0x108 │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ + vldr d5, [r1] │ │ │ │ + mov.w r1, r0, lsl #5 │ │ │ │ + vstr d3, [sp, #272] @ 0x110 │ │ │ │ + add.w r6, r9, r1 │ │ │ │ + add.w r5, fp, r1 │ │ │ │ + vldr d14, [sp, #8] │ │ │ │ + add.w r4, r8, r1 │ │ │ │ + add r1, sl │ │ │ │ + vldr d2, [sp, #96] @ 0x60 │ │ │ │ + str r6, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d7, d4, d5 │ │ │ │ - vadd.f64 d14, d4, d5 │ │ │ │ - vldr d3, [r2] │ │ │ │ - mov.w r2, fp, lsl #3 │ │ │ │ - str r6, [sp, #104] @ 0x68 │ │ │ │ - add.w r6, r8, r2 │ │ │ │ - str r4, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d5, d4, d5 │ │ │ │ + vldr d3, [r1] │ │ │ │ + strd r5, r4, [sp, #108] @ 0x6c │ │ │ │ + vldr d9, [sp, #120] @ 0x78 │ │ │ │ + str r1, [sp, #116] @ 0x74 │ │ │ │ + add.w r1, r8, r2 │ │ │ │ + str r1, [sp, #8] │ │ │ │ + vstr d5, [sp, #280] @ 0x118 │ │ │ │ vmul.f64 d5, d0, d7 │ │ │ │ vmul.f64 d0, d0, d6 │ │ │ │ - vmla.f64 d0, d10, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vstr d14, [sp, #264] @ 0x108 │ │ │ │ - add.w r4, sl, r2 │ │ │ │ - vldr d14, [sp, #128] @ 0x80 │ │ │ │ - vmov.f64 d9, d5 │ │ │ │ - str r5, [sp, #112] @ 0x70 │ │ │ │ - str r0, [sp, #108] @ 0x6c │ │ │ │ - vnmls.f64 d9, d10, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vstr d0, [sp, #472] @ 0x1d8 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ + vnmls.f64 d5, d2, d6 │ │ │ │ + vldr d6, [r5] │ │ │ │ + vmla.f64 d0, d2, d7 │ │ │ │ + add.w r5, fp, r2 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, sl, r2 │ │ │ │ + vstr d5, [sp, #448] @ 0x1c0 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - add.w r5, lr, r2 │ │ │ │ - add r2, r9 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r9, r2 │ │ │ │ + add r2, r0 │ │ │ │ + vstr d0, [sp, #456] @ 0x1c8 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vsub.f64 d4, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vstr d9, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d9, [sp, #120] @ 0x78 │ │ │ │ - vmul.f64 d3, d12, d4 │ │ │ │ - vmov.f64 d10, d3 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vnmls.f64 d10, d3, d5 │ │ │ │ - vmul.f64 d3, d14, d6 │ │ │ │ + vmul.f64 d3, d14, d4 │ │ │ │ + vmov.f64 d2, d3 │ │ │ │ + vnmls.f64 d2, d12, d5 │ │ │ │ + vmul.f64 d12, d12, d4 │ │ │ │ + vmla.f64 d12, d14, d5 │ │ │ │ + vldr d14, [r7, #-104] @ 0xffffff98 │ │ │ │ + vstr d2, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d2, [sp, #128] @ 0x80 │ │ │ │ + vstr d12, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d12, [r7, #-112] @ 0xffffff90 │ │ │ │ + vmul.f64 d3, d2, d6 │ │ │ │ vmul.f64 d6, d9, d6 │ │ │ │ vmov.f64 d0, d3 │ │ │ │ - vldr d3, [r2] │ │ │ │ - vmla.f64 d0, d9, d7 │ │ │ │ - vldr d9, [sp, #8] │ │ │ │ - vstr d10, [sp, #272] @ 0x110 │ │ │ │ vmov.f64 d10, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vnmls.f64 d10, d14, d7 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ - vstr d0, [sp, #280] @ 0x118 │ │ │ │ - vldr d0, [sp, #32] │ │ │ │ - vmul.f64 d14, d7, d4 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vmla.f64 d14, d12, d5 │ │ │ │ - vldr d12, [r0, #-40] @ 0xffffffd8 │ │ │ │ + vldr d6, [r5] │ │ │ │ + vldr d3, [r6] │ │ │ │ + vmla.f64 d0, d9, d7 │ │ │ │ + vnmls.f64 d10, d2, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + vldr d9, [sp] │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vstr d10, [sp, #288] @ 0x120 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r4, r3 │ │ │ │ + vstr d0, [sp, #288] @ 0x120 │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ vsub.f64 d4, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vstr d14, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d10, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d3, d9, d6 │ │ │ │ - vmul.f64 d14, d12, d4 │ │ │ │ - vldr d12, [r0, #-48] @ 0xffffffd0 │ │ │ │ + vmul.f64 d14, d14, d4 │ │ │ │ vmul.f64 d6, d0, d6 │ │ │ │ vnmls.f64 d14, d12, d5 │ │ │ │ vmov.f64 d12, d3 │ │ │ │ vmla.f64 d12, d0, d7 │ │ │ │ - vstr d12, [sp, #296] @ 0x128 │ │ │ │ + vstr d12, [sp, #304] @ 0x130 │ │ │ │ vmov.f64 d12, d6 │ │ │ │ - str r2, [sp, #16] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d0, [sp, #144] @ 0x90 │ │ │ │ - vldr d10, [sp, #160] @ 0xa0 │ │ │ │ + vstr d14, [sp, #480] @ 0x1e0 │ │ │ │ vnmls.f64 d12, d9, d7 │ │ │ │ - vldr d7, [r0, #-48] @ 0xffffffd0 │ │ │ │ - str r2, [sp, #560] @ 0x230 │ │ │ │ - vmul.f64 d4, d7, d4 │ │ │ │ + vstr d12, [sp, #312] @ 0x138 │ │ │ │ + vldr d14, [r7, #-112] @ 0xffffff90 │ │ │ │ + str r5, [sp, #0] │ │ │ │ + add r5, r3 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r1, [sp, #24] │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ + str r5, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d4, d14, d4 │ │ │ │ + vldr d14, [r7, #-104] @ 0xffffff98 │ │ │ │ + vldr d10, [sp, #136] @ 0x88 │ │ │ │ + vldr d12, [sp, #144] @ 0x90 │ │ │ │ vmov.f64 d7, d4 │ │ │ │ - vstr d12, [sp, #304] @ 0x130 │ │ │ │ - vldr d12, [r0, #-40] @ 0xffffffd8 │ │ │ │ - adds r0, r6, r3 │ │ │ │ - str r0, [sp, #32] │ │ │ │ - vmla.f64 d7, d12, d5 │ │ │ │ - vldr d6, [r0] │ │ │ │ - adds r0, r4, r3 │ │ │ │ - str r0, [sp, #120] @ 0x78 │ │ │ │ - vldr d12, [sp, #136] @ 0x88 │ │ │ │ + vmla.f64 d7, d14, d5 │ │ │ │ vstr d7, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d7, [r0] │ │ │ │ - adds r0, r5, r3 │ │ │ │ - str r0, [sp, #128] @ 0x80 │ │ │ │ - vldr d3, [r0] │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r1, r3 │ │ │ │ + add.w r1, r6, r3 │ │ │ │ + vldr d3, [r1] │ │ │ │ + str r5, [sp, #128] @ 0x80 │ │ │ │ + str r1, [sp, #560] @ 0x230 │ │ │ │ + add.w r1, fp, r2 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mul.w r2, r7, fp │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ - vadd.f64 d5, d3, d7 │ │ │ │ - vsub.f64 d7, d3, d7 │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - str r0, [sp, #136] @ 0x88 │ │ │ │ - vmul.f64 d3, d0, d5 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r9, r2 │ │ │ │ + str r5, [sp, #136] @ 0x88 │ │ │ │ + str r1, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d5, d7, d3 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vmul.f64 d3, d12, d5 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ - vnmls.f64 d9, d12, d4 │ │ │ │ - vmul.f64 d4, d0, d4 │ │ │ │ + vnmls.f64 d9, d10, d4 │ │ │ │ + vmul.f64 d4, d12, d4 │ │ │ │ vmov.f64 d0, d4 │ │ │ │ - vmla.f64 d0, d12, d5 │ │ │ │ - vstr d9, [sp, #312] @ 0x138 │ │ │ │ + vstr d9, [sp, #320] @ 0x140 │ │ │ │ + vmla.f64 d0, d10, d5 │ │ │ │ vldr d9, [sp, #152] @ 0x98 │ │ │ │ + vldr d10, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d12, d9, d7 │ │ │ │ - vstr d0, [sp, #320] @ 0x140 │ │ │ │ - vldr d0, [sp, #328] @ 0x148 │ │ │ │ + vstr d0, [sp, #328] @ 0x148 │ │ │ │ + vldr d0, [sp, #336] @ 0x150 │ │ │ │ vnmls.f64 d12, d10, d6 │ │ │ │ vmul.f64 d6, d9, d6 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ + vldr d6, [r1] │ │ │ │ vmla.f64 d5, d10, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - add.w r0, sl, r2 │ │ │ │ - str r0, [sp, #144] @ 0x90 │ │ │ │ - vldr d10, [sp, #336] @ 0x150 │ │ │ │ - vldr d6, [r0] │ │ │ │ - add.w r0, lr, r2 │ │ │ │ - add r2, r9 │ │ │ │ - str r2, [sp, #160] @ 0xa0 │ │ │ │ - str r0, [sp, #152] @ 0x98 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r8, r2 │ │ │ │ + add r2, sl │ │ │ │ + vldr d10, [sp, #344] @ 0x158 │ │ │ │ + str r5, [sp, #152] @ 0x98 │ │ │ │ vldr d3, [r2] │ │ │ │ - mul.w r2, r7, fp │ │ │ │ + str r2, [sp, #160] @ 0xa0 │ │ │ │ + add.w r2, r0, r0, lsl #1 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w lr, r9, r2 │ │ │ │ + add.w ip, r8, r2 │ │ │ │ vstr d5, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - add.w ip, sl, r2 │ │ │ │ - add.w r0, r8, r2 │ │ │ │ - add.w r7, lr, r2 │ │ │ │ - add r2, r9 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, fp, r2 │ │ │ │ + add r2, sl │ │ │ │ + add.w r1, lr, r3 │ │ │ │ vsub.f64 d4, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ + vmul.f64 d9, d8, d4 │ │ │ │ vmul.f64 d3, d10, d6 │ │ │ │ + vmul.f64 d4, d1, d4 │ │ │ │ vmul.f64 d6, d0, d6 │ │ │ │ + vnmls.f64 d9, d1, d5 │ │ │ │ vmla.f64 d3, d0, d7 │ │ │ │ - vmul.f64 d9, d8, d4 │ │ │ │ - vmul.f64 d4, d1, d4 │ │ │ │ + vmov.f64 d1, d4 │ │ │ │ vmov.f64 d0, d6 │ │ │ │ - vnmls.f64 d9, d1, d5 │ │ │ │ + vmla.f64 d1, d8, d5 │ │ │ │ vnmls.f64 d0, d10, d7 │ │ │ │ - vmov.f64 d10, d4 │ │ │ │ - vmla.f64 d10, d8, d5 │ │ │ │ - vstr d3, [sp, #328] @ 0x148 │ │ │ │ - vstr d0, [sp, #336] @ 0x150 │ │ │ │ - vstr d10, [sp, #344] @ 0x158 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d6, [ip] │ │ │ │ - vldr d3, [r2] │ │ │ │ - vldr d10, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ + vstr d3, [sp, #336] @ 0x150 │ │ │ │ + vstr d0, [sp, #344] @ 0x158 │ │ │ │ + vstr d1, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d4, [r2] │ │ │ │ + vldr d5, [r5] │ │ │ │ + vldr d3, [ip] │ │ │ │ + vldr d7, [lr] │ │ │ │ + vldr d1, [sp, #168] @ 0xa8 │ │ │ │ vldr d8, [sp, #176] @ 0xb0 │ │ │ │ - vldr d1, [sp, #184] @ 0xb8 │ │ │ │ - vsub.f64 d4, d6, d3 │ │ │ │ - vadd.f64 d6, d6, d3 │ │ │ │ - str r7, [sp, #8] │ │ │ │ - adds r7, r0, r3 │ │ │ │ - vmul.f64 d0, d10, d6 │ │ │ │ - vmul.f64 d3, d8, d4 │ │ │ │ - vldr d8, [sp, #168] @ 0xa8 │ │ │ │ - vnmls.f64 d3, d8, d5 │ │ │ │ - vmov.f64 d8, d0 │ │ │ │ - vmla.f64 d8, d1, d7 │ │ │ │ - vstr d8, [sp, #352] @ 0x160 │ │ │ │ - vmul.f64 d8, d1, d6 │ │ │ │ - vnmls.f64 d8, d10, d7 │ │ │ │ - vldr d7, [sp, #168] @ 0xa8 │ │ │ │ - str r7, [sp, #168] @ 0xa8 │ │ │ │ - vmul.f64 d4, d7, d4 │ │ │ │ - vldr d7, [sp, #176] @ 0xb0 │ │ │ │ - vmov.f64 d1, d4 │ │ │ │ - vldr d4, [sp, #384] @ 0x180 │ │ │ │ - vmla.f64 d1, d7, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ - add.w r7, ip, r3 │ │ │ │ - str r7, [sp, #176] @ 0xb0 │ │ │ │ - vldr d7, [r7] │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ - add r7, r3 │ │ │ │ + vldr d10, [sp, #184] @ 0xb8 │ │ │ │ + vadd.f64 d6, d7, d5 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vsub.f64 d5, d3, d4 │ │ │ │ + vadd.f64 d3, d3, d4 │ │ │ │ + vldr d2, [sp, #352] @ 0x160 │ │ │ │ + vmul.f64 d0, d10, d3 │ │ │ │ + vmul.f64 d3, d8, d3 │ │ │ │ + vmul.f64 d4, d1, d5 │ │ │ │ + vmul.f64 d5, d2, d5 │ │ │ │ + vmla.f64 d0, d8, d7 │ │ │ │ + vmov.f64 d14, d3 │ │ │ │ + vnmls.f64 d4, d2, d6 │ │ │ │ + vldr d2, [sp, #376] @ 0x178 │ │ │ │ + vmov.f64 d8, d5 │ │ │ │ + vldr d5, [r1] │ │ │ │ + vnmls.f64 d14, d10, d7 │ │ │ │ + vldr d10, [sp, #168] @ 0xa8 │ │ │ │ + str r1, [sp, #168] @ 0xa8 │ │ │ │ + add.w r1, r5, r3 │ │ │ │ + vldr d3, [sp, #384] @ 0x180 │ │ │ │ + str r1, [sp, #176] @ 0xb0 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, ip, r3 │ │ │ │ add r3, r2 │ │ │ │ + vmla.f64 d8, d10, d6 │ │ │ │ + vldr d6, [r3] │ │ │ │ + str r1, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d10, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vstr d1, [sp, #360] @ 0x168 │ │ │ │ - vldr d0, [r7] │ │ │ │ - vldr d6, [r3] │ │ │ │ - vldr d1, [sp, #392] @ 0x188 │ │ │ │ - str r7, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d7, d0, d6 │ │ │ │ - vsub.f64 d6, d6, d0 │ │ │ │ - vmul.f64 d0, d4, d7 │ │ │ │ - vnmls.f64 d0, d1, d10 │ │ │ │ - vmul.f64 d10, d4, d10 │ │ │ │ - vmla.f64 d10, d1, d7 │ │ │ │ - vldr d4, [sp, #368] @ 0x170 │ │ │ │ - vldr d1, [sp, #376] @ 0x178 │ │ │ │ - vmul.f64 d7, d4, d5 │ │ │ │ - vmul.f64 d5, d1, d5 │ │ │ │ - vmla.f64 d7, d1, d6 │ │ │ │ - vldr d1, [sp, #200] @ 0xc8 │ │ │ │ - vnmls.f64 d5, d4, d6 │ │ │ │ - vldr d6, [sp, #264] @ 0x108 │ │ │ │ - vldr d4, [sp, #400] @ 0x190 │ │ │ │ - vmul.f64 d6, d1, d6 │ │ │ │ - vldr d1, [sp, #192] @ 0xc0 │ │ │ │ - vnmls.f64 d6, d1, d2 │ │ │ │ - vstr d5, [sp, #368] @ 0x170 │ │ │ │ - vsub.f64 d1, d4, d6 │ │ │ │ - vadd.f64 d6, d4, d6 │ │ │ │ - vstr d1, [sp, #376] @ 0x178 │ │ │ │ - vstr d6, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d6, [sp, #272] @ 0x110 │ │ │ │ - vldr d4, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d6, d6, d9 │ │ │ │ - vsub.f64 d4, d1, d4 │ │ │ │ - vsub.f64 d5, d4, d6 │ │ │ │ - vstr d5, [sp, #384] @ 0x180 │ │ │ │ - vadd.f64 d5, d4, d6 │ │ │ │ - vldr d4, [sp, #200] @ 0xc8 │ │ │ │ - vmul.f64 d6, d4, d2 │ │ │ │ + vmov.f64 d1, d14 │ │ │ │ + vldr d14, [sp, #368] @ 0x170 │ │ │ │ + vstr d8, [sp, #352] @ 0x160 │ │ │ │ + vldr d8, [r1] │ │ │ │ + vadd.f64 d7, d8, d6 │ │ │ │ + vsub.f64 d6, d6, d8 │ │ │ │ + vmul.f64 d8, d2, d7 │ │ │ │ + vnmls.f64 d8, d3, d10 │ │ │ │ + vmul.f64 d10, d2, d10 │ │ │ │ + vldr d2, [sp, #280] @ 0x118 │ │ │ │ + vmla.f64 d10, d3, d7 │ │ │ │ + vldr d3, [sp, #360] @ 0x168 │ │ │ │ + vmul.f64 d7, d3, d5 │ │ │ │ + vmul.f64 d5, d14, d5 │ │ │ │ + vmla.f64 d7, d14, d6 │ │ │ │ + vnmls.f64 d5, d3, d6 │ │ │ │ + vldr d6, [sp, #200] @ 0xc8 │ │ │ │ + vldr d3, [sp, #272] @ 0x110 │ │ │ │ + vmul.f64 d6, d6, d2 │ │ │ │ vldr d2, [sp, #192] @ 0xc0 │ │ │ │ - vldr d4, [sp, #264] @ 0x108 │ │ │ │ - vstr d5, [sp, #448] @ 0x1c0 │ │ │ │ - vmla.f64 d6, d2, d4 │ │ │ │ - vldr d2, [sp, #408] @ 0x198 │ │ │ │ - vsub.f64 d4, d2, d6 │ │ │ │ - vadd.f64 d2, d2, d6 │ │ │ │ + vnmls.f64 d6, d2, d3 │ │ │ │ + vldr d2, [sp, #392] @ 0x188 │ │ │ │ + vsub.f64 d14, d2, d6 │ │ │ │ + vstr d14, [sp, #360] @ 0x168 │ │ │ │ + vadd.f64 d14, d2, d6 │ │ │ │ + vldr d2, [sp, #232] @ 0xe8 │ │ │ │ + vldr d6, [sp, #256] @ 0x100 │ │ │ │ + vstr d14, [sp, #512] @ 0x200 │ │ │ │ + vsub.f64 d3, d2, d6 │ │ │ │ + vldr d2, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d6, d2, d9 │ │ │ │ + vadd.f64 d9, d2, d9 │ │ │ │ + vsub.f64 d14, d3, d6 │ │ │ │ + vstr d14, [sp, #368] @ 0x170 │ │ │ │ + vadd.f64 d14, d3, d6 │ │ │ │ + vstr d14, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d6, [sp, #200] @ 0xc8 │ │ │ │ + vldr d3, [sp, #272] @ 0x110 │ │ │ │ + vldr d14, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ + vldr d3, [sp, #192] @ 0xc0 │ │ │ │ + vmla.f64 d6, d3, d14 │ │ │ │ + vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d14, d3, d6 │ │ │ │ + vadd.f64 d6, d3, d6 │ │ │ │ + vldr d3, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d3, d3, d0 │ │ │ │ + vstr d14, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d6, [sp, #520] @ 0x208 │ │ │ │ vadd.f64 d6, d12, d7 │ │ │ │ vsub.f64 d7, d7, d12 │ │ │ │ - vstr d4, [sp, #512] @ 0x200 │ │ │ │ - vstr d2, [sp, #520] @ 0x208 │ │ │ │ - vldr d4, [sp, #296] @ 0x128 │ │ │ │ - vldr d2, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d4, d4, d2 │ │ │ │ - vldr d2, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d5, d6, d4 │ │ │ │ - vsub.f64 d6, d4, d6 │ │ │ │ - vldr d4, [sp, #456] @ 0x1c8 │ │ │ │ + vadd.f64 d14, d6, d3 │ │ │ │ + vsub.f64 d6, d3, d6 │ │ │ │ + vldr d3, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d14, [sp, #528] @ 0x210 │ │ │ │ vstr d6, [sp, #536] @ 0x218 │ │ │ │ - vldr d6, [sp, #304] @ 0x130 │ │ │ │ - vstr d5, [sp, #528] @ 0x210 │ │ │ │ - vsub.f64 d6, d8, d6 │ │ │ │ + vldr d6, [sp, #312] @ 0x138 │ │ │ │ + vldr d14, [sp, #480] @ 0x1e0 │ │ │ │ + vsub.f64 d6, d1, d6 │ │ │ │ vsub.f64 d12, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vadd.f64 d6, d4, d2 │ │ │ │ - vldr d2, [sp, #432] @ 0x1b0 │ │ │ │ vstr d12, [sp, #192] @ 0xc0 │ │ │ │ - vldr d12, [sp, #272] @ 0x110 │ │ │ │ vstr d7, [sp, #544] @ 0x220 │ │ │ │ - vadd.f64 d9, d12, d9 │ │ │ │ - vadd.f64 d12, d6, d9 │ │ │ │ - vstr d12, [sp, #456] @ 0x1c8 │ │ │ │ - vsub.f64 d12, d6, d9 │ │ │ │ - vldr d9, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d12, [sp, #552] @ 0x228 │ │ │ │ - vadd.f64 d7, d2, d9 │ │ │ │ - vldr d12, [sp, #320] @ 0x140 │ │ │ │ + vldr d7, [sp, #264] @ 0x108 │ │ │ │ + vldr d12, [sp, #328] @ 0x148 │ │ │ │ + vadd.f64 d6, d3, d7 │ │ │ │ + vadd.f64 d2, d6, d9 │ │ │ │ + vstr d2, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d2, d6, d9 │ │ │ │ vadd.f64 d6, d12, d10 │ │ │ │ - vldr d12, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ + vldr d9, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d2, [sp, #552] @ 0x228 │ │ │ │ + vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ + vadd.f64 d7, d2, d9 │ │ │ │ + vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vstr d7, [sp, #264] @ 0x108 │ │ │ │ - vldr d7, [sp, #328] @ 0x148 │ │ │ │ - vstr d5, [sp, #200] @ 0xc8 │ │ │ │ - vadd.f64 d6, d12, d7 │ │ │ │ - vadd.f64 d7, d14, d3 │ │ │ │ - vsub.f64 d3, d3, d14 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vstr d5, [sp, #272] @ 0x110 │ │ │ │ - vstr d6, [sp, #392] @ 0x188 │ │ │ │ + vstr d12, [sp, #200] @ 0xc8 │ │ │ │ vldr d12, [sp, #288] @ 0x120 │ │ │ │ + vstr d7, [sp, #272] @ 0x110 │ │ │ │ vldr d7, [sp, #336] @ 0x150 │ │ │ │ - vldr d5, [sp, #496] @ 0x1f0 │ │ │ │ + vadd.f64 d6, d12, d7 │ │ │ │ + vadd.f64 d7, d14, d4 │ │ │ │ + vsub.f64 d4, d4, d14 │ │ │ │ + vadd.f64 d12, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vstr d12, [sp, #280] @ 0x118 │ │ │ │ + vldr d12, [sp, #296] @ 0x128 │ │ │ │ + vstr d7, [sp, #376] @ 0x178 │ │ │ │ + vldr d7, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d6, d12, d7 │ │ │ │ - vldr d12, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d7, d9, d2 │ │ │ │ - vldr d9, [sp, #304] @ 0x130 │ │ │ │ - vldr d2, [sp, #256] @ 0x100 │ │ │ │ - vsub.f64 d14, d6, d3 │ │ │ │ - vadd.f64 d3, d6, d3 │ │ │ │ - vsub.f64 d6, d0, d12 │ │ │ │ - vadd.f64 d8, d9, d8 │ │ │ │ - vstr d3, [sp, #400] @ 0x190 │ │ │ │ - vadd.f64 d12, d6, d7 │ │ │ │ - vsub.f64 d3, d7, d6 │ │ │ │ - vldr d7, [sp, #368] @ 0x170 │ │ │ │ - vsub.f64 d6, d7, d5 │ │ │ │ - vstr d3, [sp, #408] @ 0x198 │ │ │ │ - vldr d3, [sp, #488] @ 0x1e8 │ │ │ │ - vsub.f64 d9, d6, d8 │ │ │ │ - vadd.f64 d8, d6, d8 │ │ │ │ - vstr d9, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d8, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d9, [sp, #288] @ 0x120 │ │ │ │ - vldr d8, [sp, #336] @ 0x150 │ │ │ │ - vadd.f64 d7, d9, d8 │ │ │ │ - vldr d8, [sp, #360] @ 0x168 │ │ │ │ - vldr d9, [sp, #344] @ 0x158 │ │ │ │ - vadd.f64 d6, d3, d8 │ │ │ │ - vadd.f64 d8, d7, d6 │ │ │ │ - vstr d8, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d8, d7, d6 │ │ │ │ - vsub.f64 d7, d4, d2 │ │ │ │ - vstr d8, [sp, #304] @ 0x130 │ │ │ │ - vldr d8, [sp, #480] @ 0x1e0 │ │ │ │ - vsub.f64 d6, d9, d8 │ │ │ │ + vsub.f64 d14, d6, d4 │ │ │ │ + vadd.f64 d4, d6, d4 │ │ │ │ + vstr d4, [sp, #384] @ 0x180 │ │ │ │ + vldr d4, [sp, #320] @ 0x140 │ │ │ │ + vsub.f64 d6, d8, d4 │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ + vadd.f64 d12, d6, d7 │ │ │ │ + vstr d2, [sp, #392] @ 0x188 │ │ │ │ + vldr d2, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d9, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d6, d5, d2 │ │ │ │ + vadd.f64 d5, d2, d5 │ │ │ │ + vldr d2, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d7, d9, d1 │ │ │ │ + vldr d1, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d9, d6, d7 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ + vstr d4, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d9, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d9, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d7, d9, d1 │ │ │ │ + vldr d9, [sp, #352] @ 0x160 │ │ │ │ + vldr d1, [sp, #488] @ 0x1e8 │ │ │ │ + vadd.f64 d6, d1, d9 │ │ │ │ + vadd.f64 d4, d7, d6 │ │ │ │ + vsub.f64 d9, d7, d6 │ │ │ │ + vstr d4, [sp, #296] @ 0x128 │ │ │ │ + vldr d4, [sp, #264] @ 0x108 │ │ │ │ + vstr d9, [sp, #312] @ 0x138 │ │ │ │ + vmov.f64 d9, d3 │ │ │ │ + vldr d3, [sp, #504] @ 0x1f8 │ │ │ │ + vsub.f64 d7, d9, d4 │ │ │ │ + vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ + vsub.f64 d6, d3, d4 │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ - vldr d7, [sp, #368] @ 0x170 │ │ │ │ - vstr d2, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - vldr d2, [sp, #296] @ 0x128 │ │ │ │ - vldr d7, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d6, d7, d2 │ │ │ │ - vldr d7, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vsub.f64 d6, d0, d2 │ │ │ │ + vstr d7, [sp, #264] @ 0x108 │ │ │ │ + vldr d7, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ - vsub.f64 d4, d6, d5 │ │ │ │ - vldr d5, [sp, #312] @ 0x138 │ │ │ │ - vadd.f64 d0, d5, d0 │ │ │ │ - vldr d5, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d4, [sp, #296] @ 0x128 │ │ │ │ + vsub.f64 d0, d6, d5 │ │ │ │ + vldr d5, [sp, #456] @ 0x1c8 │ │ │ │ + vadd.f64 d8, d7, d8 │ │ │ │ + vldr d7, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d0, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ - vadd.f64 d4, d0, d6 │ │ │ │ - vsub.f64 d0, d0, d6 │ │ │ │ + vadd.f64 d0, d8, d6 │ │ │ │ + vsub.f64 d8, d8, d6 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ - vstr d4, [sp, #312] @ 0x138 │ │ │ │ - vldr d4, [sp, #320] @ 0x140 │ │ │ │ - vstr d0, [sp, #336] @ 0x150 │ │ │ │ - vsub.f64 d10, d10, d4 │ │ │ │ - vsub.f64 d0, d10, d6 │ │ │ │ - vadd.f64 d7, d10, d6 │ │ │ │ + vldr d5, [sp, #232] @ 0xe8 │ │ │ │ vstr d0, [sp, #320] @ 0x140 │ │ │ │ - vldr d0, [sp, #248] @ 0xf8 │ │ │ │ - vldr d10, [sp, #344] @ 0x158 │ │ │ │ + vstr d8, [sp, #344] @ 0x158 │ │ │ │ + vldr d0, [sp, #256] @ 0x100 │ │ │ │ + vldr d8, [sp, #328] @ 0x148 │ │ │ │ + vadd.f64 d5, d5, d0 │ │ │ │ + vldr d0, [sp, #288] @ 0x120 │ │ │ │ + vsub.f64 d10, d10, d8 │ │ │ │ + vadd.f64 d7, d10, d6 │ │ │ │ + vsub.f64 d8, d10, d6 │ │ │ │ + vadd.f64 d6, d4, d3 │ │ │ │ vldr d4, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d5, d1, d0 │ │ │ │ - vldr d1, [sp, #240] @ 0xf0 │ │ │ │ - vadd.f64 d6, d8, d10 │ │ │ │ - vldr d10, [sp, #360] @ 0x168 │ │ │ │ - vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ - vadd.f64 d0, d5, d6 │ │ │ │ - vstr d0, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d0, d5, d6 │ │ │ │ - vldr d5, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d6, d3, d10 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ - vstr d0, [sp, #344] @ 0x158 │ │ │ │ - vldr d0, [sp, #280] @ 0x118 │ │ │ │ + vstr d8, [sp, #328] @ 0x148 │ │ │ │ + vadd.f64 d8, d5, d6 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vstr d8, [sp, #232] @ 0xe8 │ │ │ │ + vstr d5, [sp, #256] @ 0x100 │ │ │ │ + vldr d5, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ + vldr d0, [sp, #352] @ 0x160 │ │ │ │ + vsub.f64 d6, d1, d0 │ │ │ │ + vsub.f64 d1, d5, d6 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ - vsub.f64 d10, d5, d6 │ │ │ │ + vstr d1, [sp, #288] @ 0x120 │ │ │ │ vldr d5, [sp, #224] @ 0xe0 │ │ │ │ - vmul.f64 d6, d8, d1 │ │ │ │ - vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ - vmul.f64 d5, d4, d5 │ │ │ │ - vstr d10, [sp, #280] @ 0x118 │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ vldr d10, [sp, #216] @ 0xd8 │ │ │ │ + vmul.f64 d5, d4, d5 │ │ │ │ + vldr d1, [sp, #248] @ 0xf8 │ │ │ │ + vldr d8, [sp, #408] @ 0x198 │ │ │ │ vnmls.f64 d5, d3, d10 │ │ │ │ - vldr d10, [sp, #232] @ 0xe8 │ │ │ │ + vldr d10, [sp, #240] @ 0xf0 │ │ │ │ + vmul.f64 d6, d8, d1 │ │ │ │ + vldr d1, [sp, #400] @ 0x190 │ │ │ │ vnmls.f64 d6, d1, d10 │ │ │ │ vsub.f64 d10, d5, d6 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ vldr d5, [sp, #216] @ 0xd8 │ │ │ │ - vstr d6, [sp, #40] @ 0x28 │ │ │ │ + vstr d6, [sp, #32] │ │ │ │ vldr d6, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d6, d3, d6 │ │ │ │ vmla.f64 d6, d4, d5 │ │ │ │ - vldr d5, [sp, #240] @ 0xf0 │ │ │ │ - vldr d4, [sp, #232] @ 0xe8 │ │ │ │ + vldr d4, [sp, #240] @ 0xf0 │ │ │ │ + vldr d5, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d5, d1, d5 │ │ │ │ - vldr d1, [sp, #376] @ 0x178 │ │ │ │ + vldr d1, [sp, #368] @ 0x170 │ │ │ │ vmla.f64 d5, d8, d4 │ │ │ │ + vldr d8, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ - vsub.f64 d8, d5, d6 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ vsub.f64 d6, d0, d2 │ │ │ │ - vsub.f64 d5, d9, d7 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vadd.f64 d7, d9, d7 │ │ │ │ - vldr d0, [pc, #968] @ 666a8 │ │ │ │ - vstr d8, [sp, #216] @ 0xd8 │ │ │ │ + vldr d0, [pc, #968] @ 6b788 │ │ │ │ + vstr d3, [sp, #208] @ 0xd0 │ │ │ │ + vstr d5, [sp, #216] @ 0xd8 │ │ │ │ + vsub.f64 d5, d9, d7 │ │ │ │ vmul.f64 d4, d6, d11 │ │ │ │ - vldr d8, [sp, #384] @ 0x180 │ │ │ │ + vadd.f64 d7, d9, d7 │ │ │ │ vmla.f64 d4, d5, d13 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ - vstr d3, [sp, #208] @ 0xd0 │ │ │ │ - vsub.f64 d3, d1, d10 │ │ │ │ vnmls.f64 d5, d6, d13 │ │ │ │ - vadd.f64 d6, d8, d12 │ │ │ │ - vldr d8, [sp, #192] @ 0xc0 │ │ │ │ + vldr d6, [sp, #360] @ 0x168 │ │ │ │ + vsub.f64 d3, d6, d10 │ │ │ │ + vadd.f64 d6, d1, d12 │ │ │ │ vadd.f64 d1, d8, d14 │ │ │ │ vadd.f64 d8, d6, d1 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ - vldr d1, [pc, #912] @ 666a8 │ │ │ │ + vldr d1, [pc, #908] @ 6b788 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vmov.f64 d1, #64 @ 0x3e000000 0.125 │ │ │ │ vmul.f64 d1, d8, d1 │ │ │ │ vnmls.f64 d1, d3, d15 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ vstr d3, [r1] │ │ │ │ vsub.f64 d3, d6, d1 │ │ │ │ - ldr r1, [sp, #52] @ 0x34 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d8, d3, d5 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ + vldr d3, [sp, #216] @ 0xd8 │ │ │ │ vstr d8, [r1] │ │ │ │ - vstr d5, [ip] │ │ │ │ + vmov.f64 d8, #64 @ 0x3e000000 0.125 │ │ │ │ + vstr d5, [r5] │ │ │ │ vsub.f64 d5, d6, d4 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vstr d5, [r6] │ │ │ │ - ldr r6, [sp, #136] @ 0x88 │ │ │ │ - vstr d4, [r6] │ │ │ │ - vldr d5, [sp, #384] @ 0x180 │ │ │ │ - vldr d3, [sp, #192] @ 0xc0 │ │ │ │ - vldr d8, [sp, #216] @ 0xd8 │ │ │ │ + ldr r1, [sp, #92] @ 0x5c │ │ │ │ + vstr d5, [r4] │ │ │ │ + ldr r4, [sp, #136] @ 0x88 │ │ │ │ + vldr d5, [sp, #368] @ 0x170 │ │ │ │ + vstr d4, [r4] │ │ │ │ vsub.f64 d6, d5, d12 │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d14, d14, d3 │ │ │ │ - vadd.f64 d3, d7, d2 │ │ │ │ - vsub.f64 d7, d7, d2 │ │ │ │ - vldr d1, [sp, #376] @ 0x178 │ │ │ │ - vldr d12, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d9, [sp, #544] @ 0x220 │ │ │ │ + vldr d5, [sp, #192] @ 0xc0 │ │ │ │ + vsub.f64 d14, d14, d5 │ │ │ │ vmul.f64 d5, d14, d11 │ │ │ │ - vadd.f64 d10, d1, d10 │ │ │ │ vmla.f64 d5, d6, d13 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vldr d1, [sp, #408] @ 0x198 │ │ │ │ - ldr r7, [sp, #176] @ 0xb0 │ │ │ │ vnmls.f64 d6, d14, d13 │ │ │ │ - vldr d14, [sp, #512] @ 0x200 │ │ │ │ - vadd.f64 d4, d14, d8 │ │ │ │ - vmov.f64 d8, #64 @ 0x3e000000 0.125 │ │ │ │ + vldr d14, [sp, #416] @ 0x1a0 │ │ │ │ + vadd.f64 d4, d14, d3 │ │ │ │ + vadd.f64 d3, d7, d2 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ vmul.f64 d2, d3, d8 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ vnmls.f64 d2, d4, d15 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ vstr d4, [r1] │ │ │ │ vsub.f64 d4, d2, d7 │ │ │ │ - ldr r1, [sp, #60] @ 0x3c │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d5, d1, d12 │ │ │ │ vstr d3, [r2] │ │ │ │ + ldr r1, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vldr d3, [sp, #288] @ 0x120 │ │ │ │ vstr d4, [r1] │ │ │ │ - ldr r1, [sp, #152] @ 0x98 │ │ │ │ - vstr d6, [r5] │ │ │ │ - vldr d4, [sp, #296] @ 0x128 │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vldr d7, [sp, #280] @ 0x118 │ │ │ │ - ldr r1, [sp, #108] @ 0x6c │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #256] @ 0x100 │ │ │ │ - vsub.f64 d6, d4, d2 │ │ │ │ - vldr d2, [sp, #400] @ 0x190 │ │ │ │ - vadd.f64 d1, d9, d2 │ │ │ │ + ldr r1, [sp, #60] @ 0x3c │ │ │ │ + vstr d6, [r2] │ │ │ │ + vldr d1, [sp, #304] @ 0x130 │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ + vldr d5, [sp, #328] @ 0x148 │ │ │ │ + vldr d12, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vsub.f64 d7, d3, d1 │ │ │ │ + vldr d9, [sp, #544] @ 0x220 │ │ │ │ + vldr d3, [sp, #264] @ 0x108 │ │ │ │ + vldr d1, [sp, #392] @ 0x188 │ │ │ │ + ldr r2, [sp, #108] @ 0x6c │ │ │ │ + vsub.f64 d6, d3, d5 │ │ │ │ + vsub.f64 d5, d1, d12 │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ vmul.f64 d4, d6, d11 │ │ │ │ - vsub.f64 d3, d5, d1 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ + vadd.f64 d1, d9, d1 │ │ │ │ vnmls.f64 d4, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ + vsub.f64 d3, d5, d1 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vldr d1, [sp, #392] @ 0x188 │ │ │ │ vmla.f64 d7, d6, d13 │ │ │ │ + vldr d6, [sp, #360] @ 0x168 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ + vadd.f64 d10, d6, d10 │ │ │ │ vmul.f64 d6, d3, d8 │ │ │ │ vsub.f64 d3, d3, d10 │ │ │ │ vmla.f64 d6, d10, d15 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ + vldr d10, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ - vstr d3, [r1] │ │ │ │ + vstr d3, [r2] │ │ │ │ vsub.f64 d3, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d5, d12, d1 │ │ │ │ + vldr d1, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d2, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #400] @ 0x190 │ │ │ │ - vstr d2, [sl] │ │ │ │ - vstr d7, [r7] │ │ │ │ + vldr d3, [sp, #384] @ 0x180 │ │ │ │ + vstr d2, [fp] │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d6, d4 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vsub.f64 d7, d3, d9 │ │ │ │ - vldr d3, [sp, #408] @ 0x198 │ │ │ │ - vstr d4, [r5] │ │ │ │ - vldr d10, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d5, d12, d3 │ │ │ │ - vldr d1, [sp, #320] @ 0x140 │ │ │ │ - vldr d4, [sp, #296] @ 0x128 │ │ │ │ - vldr d2, [sp, #280] @ 0x118 │ │ │ │ - vldr d3, [sp, #256] @ 0x100 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ vmul.f64 d6, d5, d11 │ │ │ │ + vldr d2, [sp, #216] @ 0xd8 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vsub.f64 d7, d3, d9 │ │ │ │ + vldr d3, [sp, #264] @ 0x108 │ │ │ │ + vstr d4, [r1] │ │ │ │ ldr r1, [sp, #116] @ 0x74 │ │ │ │ - vldr d12, [sp, #552] @ 0x228 │ │ │ │ - vadd.f64 d3, d3, d1 │ │ │ │ - vadd.f64 d1, d4, d2 │ │ │ │ - vldr d9, [sp, #504] @ 0x1f8 │ │ │ │ vnmls.f64 d6, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ + vadd.f64 d3, d3, d1 │ │ │ │ + vldr d1, [sp, #304] @ 0x130 │ │ │ │ vmla.f64 d7, d5, d13 │ │ │ │ - vsub.f64 d5, d14, d10 │ │ │ │ + vsub.f64 d5, d14, d2 │ │ │ │ + vadd.f64 d1, d1, d10 │ │ │ │ vadd.f64 d2, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vldr d14, [sp, #536] @ 0x218 │ │ │ │ - vldr d1, [sp, #392] @ 0x188 │ │ │ │ - vldr d10, [sp, #432] @ 0x1b0 │ │ │ │ vmul.f64 d4, d2, d8 │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ vnmls.f64 d4, d5, d15 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vstr d5, [r1] │ │ │ │ vadd.f64 d5, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - ldr r1, [sp, #128] @ 0x80 │ │ │ │ - vldr d3, [sp, #208] @ 0xd0 │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ + vldr d1, [sp, #208] @ 0xd0 │ │ │ │ + vldr d9, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d2, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vadd.f64 d7, d6, d4 │ │ │ │ + vldr d14, [sp, #552] @ 0x228 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ + vldr d3, [sp, #320] @ 0x140 │ │ │ │ + vldr d10, [sp, #424] @ 0x1a8 │ │ │ │ vstr d2, [r3] │ │ │ │ - vadd.f64 d2, d9, d3 │ │ │ │ - vstr d5, [r9] │ │ │ │ - vstr d7, [r1] │ │ │ │ - vsub.f64 d7, d1, d14 │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ - vldr d3, [sp, #312] @ 0x138 │ │ │ │ - vldr d1, [sp, #248] @ 0xf8 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - vstr d4, [r1] │ │ │ │ - vldr d4, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d2, d9, d1 │ │ │ │ + vstr d5, [sl] │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ + vldr d12, [sp, #536] @ 0x218 │ │ │ │ + vldr d5, [sp, #272] @ 0x110 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vldr d1, [sp, #232] @ 0xe8 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ + vsub.f64 d6, d5, d14 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vldr d5, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d1, d3, d1 │ │ │ │ - ldr r1, [sp, #144] @ 0x90 │ │ │ │ - vsub.f64 d6, d4, d12 │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ + vldr d4, [sp, #376] @ 0x178 │ │ │ │ + vsub.f64 d5, d10, d5 │ │ │ │ + vsub.f64 d7, d4, d12 │ │ │ │ + vsub.f64 d3, d5, d1 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vldr d1, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d4, d7, d11 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ + vadd.f64 d1, d12, d1 │ │ │ │ vnmls.f64 d4, d6, d13 │ │ │ │ vmla.f64 d7, d6, d11 │ │ │ │ - vldr d6, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d5, d10, d6 │ │ │ │ - vsub.f64 d3, d5, d1 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ vmul.f64 d6, d3, d8 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ vmla.f64 d6, d2, d15 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ - vstr d3, [r1] │ │ │ │ + vstr d3, [r3] │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vldr d5, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d2, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d7, [r4] │ │ │ │ + vldr d3, [sp, #272] @ 0x110 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vadd.f64 d3, d14, d3 │ │ │ │ + vstr d7, [r5] │ │ │ │ vadd.f64 d7, d4, d6 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vldr d6, [sp, #288] @ 0x120 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vadd.f64 d6, d10, d6 │ │ │ │ + vadd.f64 d2, d3, d1 │ │ │ │ + vsub.f64 d3, d3, d1 │ │ │ │ + vstr d7, [lr] │ │ │ │ + vldr d7, [sp, #296] @ 0x128 │ │ │ │ vstr d4, [r3] │ │ │ │ - vldr d10, [sp, #248] @ 0xf8 │ │ │ │ - vldr d7, [sp, #312] @ 0x138 │ │ │ │ - vldr d3, [sp, #264] @ 0x108 │ │ │ │ - vldr d1, [sp, #392] @ 0x188 │ │ │ │ - vsub.f64 d7, d10, d7 │ │ │ │ + vmul.f64 d3, d3, d0 │ │ │ │ + vadd.f64 d6, d10, d7 │ │ │ │ + vldr d7, [sp, #320] @ 0x140 │ │ │ │ vldr d10, [sp, #520] @ 0x208 │ │ │ │ - vadd.f64 d3, d12, d3 │ │ │ │ - ldr r1, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d1, d14, d1 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d7, d5, d7 │ │ │ │ vmul.f64 d5, d7, d11 │ │ │ │ - ldr r0, [sp, #56] @ 0x38 │ │ │ │ - vldr d14, [sp, #456] @ 0x1c8 │ │ │ │ - vadd.f64 d2, d3, d1 │ │ │ │ - vsub.f64 d3, d3, d1 │ │ │ │ - vldr d12, [sp, #528] @ 0x210 │ │ │ │ vnmls.f64 d5, d6, d13 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vmla.f64 d6, d7, d13 │ │ │ │ - vldr d7, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d3, d3, d0 │ │ │ │ - vldr d1, [sp, #344] @ 0x158 │ │ │ │ - ldr r4, [sp, #96] @ 0x60 │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ + ldr r4, [sp, #52] @ 0x34 │ │ │ │ vsub.f64 d4, d10, d7 │ │ │ │ vmul.f64 d7, d2, d8 │ │ │ │ - ldr r7, [sp, #168] @ 0xa8 │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ + ldr r1, [sp, #104] @ 0x68 │ │ │ │ + vldr d1, [sp, #208] @ 0xd0 │ │ │ │ vnmls.f64 d7, d4, d15 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ + vldr d12, [sp, #528] @ 0x210 │ │ │ │ + vldr d14, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vstr d4, [r1] │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d3, d9, d1 │ │ │ │ + vldr d9, [sp, #448] @ 0x1c0 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #200] @ 0xc8 │ │ │ │ - vsub.f64 d3, d9, d3 │ │ │ │ - vldr d9, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vstr d4, [r3] │ │ │ │ - vldr d4, [sp, #272] @ 0x110 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vsub.f64 d6, d14, d7 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - vsub.f64 d7, d4, d12 │ │ │ │ - vldr d2, [sp, #336] @ 0x150 │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vadd.f64 d5, d2, d1 │ │ │ │ + vldr d7, [sp, #280] @ 0x118 │ │ │ │ + vstr d2, [ip] │ │ │ │ + vldr d2, [sp, #344] @ 0x158 │ │ │ │ + vsub.f64 d7, d7, d12 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vstr d6, [r4] │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r6, [sp, #96] @ 0x60 │ │ │ │ + vldr d5, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d4, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vmla.f64 d7, d6, d13 │ │ │ │ + vldr d6, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d5, d2, d5 │ │ │ │ + vldr d2, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d6, d14, d6 │ │ │ │ + vadd.f64 d1, d9, d2 │ │ │ │ vnmls.f64 d4, d6, d11 │ │ │ │ - vldr d6, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d1, d9, d6 │ │ │ │ + vmla.f64 d7, d6, d13 │ │ │ │ vadd.f64 d2, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ + vldr d1, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d6, d2, d8 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vnmls.f64 d6, d3, d15 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ - vstr d3, [r8] │ │ │ │ - vadd.f64 d3, d6, d5 │ │ │ │ - b.n 666b0 │ │ │ │ - nop │ │ │ │ - b.w ff50edda │ │ │ │ - b.n 66d9e │ │ │ │ + b.n 6b790 │ │ │ │ + nop.w │ │ │ │ + b.w ff513eba │ │ │ │ + b.n 6be7e │ │ │ │ subs r7, #209 @ 0xd1 │ │ │ │ + vstr d3, [r9] │ │ │ │ + vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d2, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vldr d3, [sp, #280] @ 0x118 │ │ │ │ + vstr d2, [r6] │ │ │ │ + vadd.f64 d3, d12, d3 │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vstr d7, [r7] │ │ │ │ - ldr r6, [sp, #68] @ 0x44 │ │ │ │ - vldr d6, [sp, #304] @ 0x130 │ │ │ │ - vldr d2, [sp, #336] @ 0x150 │ │ │ │ - vldr d1, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d5, d6, d9 │ │ │ │ - vldr d3, [sp, #272] @ 0x110 │ │ │ │ - vstr d4, [r6] │ │ │ │ - vsub.f64 d7, d1, d2 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d3, d12, d3 │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #168] @ 0xa8 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vstr d4, [r5] │ │ │ │ + vldr d7, [sp, #256] @ 0x100 │ │ │ │ + vldr d4, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d7, d7, d1 │ │ │ │ + vsub.f64 d5, d4, d9 │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ vmul.f64 d6, d5, d11 │ │ │ │ - ldr r3, [sp, #688] @ 0x2b0 │ │ │ │ - vadd.f64 d4, d10, d2 │ │ │ │ - ldr r7, [sp, #184] @ 0xb8 │ │ │ │ + vadd.f64 d4, d10, d4 │ │ │ │ vmla.f64 d6, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #688] @ 0x2b0 │ │ │ │ - ldr r3, [sp, #564] @ 0x234 │ │ │ │ - ldr r5, [sp, #112] @ 0x70 │ │ │ │ vnmls.f64 d7, d5, d13 │ │ │ │ vldr d5, [sp, #200] @ 0xc8 │ │ │ │ - add r8, r3 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ vadd.f64 d5, d14, d5 │ │ │ │ - adds r0, #64 @ 0x40 │ │ │ │ - str r0, [sp, #0] │ │ │ │ vadd.f64 d2, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vmul.f64 d3, d2, d8 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ vnmls.f64 d3, d4, d15 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vstr d4, [lr] │ │ │ │ + vstr d4, [r8] │ │ │ │ vsub.f64 d4, d3, d5 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - add lr, r3 │ │ │ │ - ldr r3, [sp, #568] @ 0x238 │ │ │ │ + ldr r4, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + ldr r1, [sp, #560] @ 0x230 │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r3, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d4, [r4] │ │ │ │ + ldr r4, [sp, #112] @ 0x70 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #688] @ 0x2b0 │ │ │ │ + ldr r3, [sp, #564] @ 0x234 │ │ │ │ + vstr d7, [r4] │ │ │ │ + ldr r2, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d6, [r1] │ │ │ │ + add r8, r3 │ │ │ │ add r9, r3 │ │ │ │ + ldr r3, [sp, #568] @ 0x238 │ │ │ │ add sl, r3 │ │ │ │ + add fp, r3 │ │ │ │ ldr r3, [sp, #572] @ 0x23c │ │ │ │ - vstr d2, [r7] │ │ │ │ - vstr d4, [r2] │ │ │ │ - eor.w fp, fp, r3 │ │ │ │ - ldr r2, [sp, #560] @ 0x230 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vstr d6, [r2] │ │ │ │ - ldrd r2, r3, [sp, #688] @ 0x2b0 │ │ │ │ + eor.w r0, r0, r3 │ │ │ │ + ldr r3, [sp, #692] @ 0x2b4 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 659c8 │ │ │ │ + bne.w 6aa98 │ │ │ │ add.w sp, sp, #580 @ 0x244 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00066798 : │ │ │ │ - ldr r2, [pc, #12] @ (667a8 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (667ac ) │ │ │ │ +0006b888 : │ │ │ │ + ldr r2, [pc, #12] @ (6b898 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (6b89c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldr r6, [r2, #64] @ 0x40 │ │ │ │ + ldrh r4, [r4, #24] │ │ │ │ movs r3, r0 │ │ │ │ - bl 21c7ae │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - ldr r4, [sp, #36] @ 0x24 │ │ │ │ + bl 1f789e │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ ldrd r3, r5, [sp, #28] │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + ldr r4, [sp, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 667ee │ │ │ │ + ble.n 6b8e4 │ │ │ │ ldr r6, [sp, #20] │ │ │ │ cmp r4, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ mov.w lr, r6, lsl #3 │ │ │ │ - bne.n 667f0 │ │ │ │ + bne.n 6b8ec │ │ │ │ add.w ip, r2, lr │ │ │ │ vldr d7, [r2] │ │ │ │ subs r3, #1 │ │ │ │ add.w r2, r2, #8 │ │ │ │ vldr d6, [ip] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstmia r1!, {d5} │ │ │ │ vstmia r0!, {d7} │ │ │ │ - bne.n 667ca │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bne.n 6b8c0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ mov.w ip, r4, lsl #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w r4, r2, lr │ │ │ │ vldr d7, [r2] │ │ │ │ subs r3, #1 │ │ │ │ add r2, r5 │ │ │ │ vldr d6, [r4] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r1] │ │ │ │ add r1, ip │ │ │ │ vstr d7, [r0] │ │ │ │ add r0, ip │ │ │ │ - bne.n 667f6 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bne.n 6b8f4 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ nop │ │ │ │ │ │ │ │ -00066820 : │ │ │ │ - ldr r2, [pc, #8] @ (6682c ) │ │ │ │ - ldr r1, [pc, #12] @ (66830 ) │ │ │ │ +0006b924 : │ │ │ │ + ldr r2, [pc, #8] @ (6b930 ) │ │ │ │ + ldr r1, [pc, #12] @ (6b934 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldr r0, [r0, #104] @ 0x68 │ │ │ │ + ldrh r4, [r7, #42] @ 0x2a │ │ │ │ movs r3, r0 │ │ │ │ - @ instruction: 0xff87ffff │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ + vminnm.f16 , , │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r4, r5, [sp, #32] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 668a6 │ │ │ │ + ble.n 6b9b2 │ │ │ │ ldr r7, [sp, #28] │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ mov.w ip, r7, lsl #3 │ │ │ │ ldr r7, [sp, #24] │ │ │ │ mov.w lr, r7, lsl #3 │ │ │ │ ldr r7, [sp, #20] │ │ │ │ mov.w r7, r7, lsl #3 │ │ │ │ - bne.n 668a8 │ │ │ │ + bne.n 6b9c0 │ │ │ │ + vldr d3, [pc, #180] @ 6ba20 │ │ │ │ add r3, ip │ │ │ │ - vldr d3, [pc, #148] @ 668f8 │ │ │ │ add.w ip, r2, lr │ │ │ │ - vldr d4, [r2] │ │ │ │ - vldmia r3!, {d5} │ │ │ │ - adds r2, #8 │ │ │ │ subs r4, #1 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, r2, #8 │ │ │ │ vldr d7, [ip] │ │ │ │ add.w ip, r0, r7 │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ add.w r0, r0, #8 │ │ │ │ + vldmia r3!, {d5} │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d7, [r0, #-8] │ │ │ │ vadd.f64 d7, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vstr d7, [ip] │ │ │ │ vstmia r1!, {d6} │ │ │ │ - bne.n 66864 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + bne.n 6b96e │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d3, [pc, #92] @ 6ba20 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ add r3, ip │ │ │ │ - vldr d3, [pc, #72] @ 668f8 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w ip, r2, lr │ │ │ │ vldr d4, [r2] │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r2, r5 │ │ │ │ - add r3, r5 │ │ │ │ subs r4, #1 │ │ │ │ + add r2, r5 │ │ │ │ vldr d7, [ip] │ │ │ │ add.w ip, r0, r7 │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add r3, r5 │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d7, [r0] │ │ │ │ vadd.f64 d7, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ add r0, r6 │ │ │ │ vstr d7, [ip] │ │ │ │ vstr d6, [r1] │ │ │ │ add r1, r6 │ │ │ │ - bne.n 668b2 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - ldr r4, [pc, #680] @ (66ba4 ) │ │ │ │ + bne.n 6b9ce │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + ldr r4, [pc, #680] @ (6bccc ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ │ │ │ │ -00066900 : │ │ │ │ - ldr r2, [pc, #8] @ (6690c ) │ │ │ │ - ldr r1, [pc, #12] @ (66910 ) │ │ │ │ +0006ba28 : │ │ │ │ + ldr r2, [pc, #8] @ (6ba34 ) │ │ │ │ + ldr r1, [pc, #12] @ (6ba38 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldr r0, [r2, #92] @ 0x5c │ │ │ │ + ldrh r0, [r5, #36] @ 0x24 │ │ │ │ movs r3, r0 │ │ │ │ - vminnm.f32 , , │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ + vmaxnm.f32 , , │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r4, r5, [sp, #32] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 6698e │ │ │ │ + ble.n 6bac2 │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ mov.w lr, r7, lsl #3 │ │ │ │ ldr r7, [sp, #28] │ │ │ │ mov.w ip, r7, lsl #3 │ │ │ │ ldr r7, [sp, #20] │ │ │ │ it eq │ │ │ │ addeq r3, ip │ │ │ │ mov.w r7, r7, lsl #3 │ │ │ │ - bne.n 66990 │ │ │ │ + bne.n 6bad0 │ │ │ │ add.w ip, r2, lr │ │ │ │ vldmia r2!, {d7} │ │ │ │ - vldmia r3!, {d6} │ │ │ │ - adds r5, r0, r7 │ │ │ │ + add.w r5, r0, r7 │ │ │ │ subs r4, #1 │ │ │ │ vldr d5, [ip] │ │ │ │ add ip, lr │ │ │ │ - vadd.f64 d6, d6, d6 │ │ │ │ vldr d3, [ip] │ │ │ │ + vldmia r3!, {d6} │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vadd.f64 d4, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ + vadd.f64 d6, d6, d6 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vstr d3, [r5] │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ add.w r5, r1, r7 │ │ │ │ vstr d3, [r5] │ │ │ │ vstmia r0!, {d4} │ │ │ │ vstmia r1!, {d7} │ │ │ │ - bne.n 6693e │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + bne.n 6ba70 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ add r3, ip │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w ip, r2, lr │ │ │ │ vldr d7, [r2] │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r2, r5 │ │ │ │ - add r3, r5 │ │ │ │ subs r4, #1 │ │ │ │ + add r2, r5 │ │ │ │ vldr d6, [ip] │ │ │ │ add ip, lr │ │ │ │ - vadd.f64 d5, d5, d5 │ │ │ │ vldr d3, [ip] │ │ │ │ - vadd.f64 d6, d6, d6 │ │ │ │ add.w ip, r0, r7 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add r3, r5 │ │ │ │ + vadd.f64 d6, d6, d6 │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ + vadd.f64 d5, d5, d5 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d3, [ip] │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ add.w ip, r1, r7 │ │ │ │ vstr d3, [ip] │ │ │ │ vstr d6, [r0] │ │ │ │ add r0, r6 │ │ │ │ vstr d7, [r1] │ │ │ │ add r1, r6 │ │ │ │ - bne.n 66996 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + bne.n 6bada │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -000669f4 : │ │ │ │ - ldr r2, [pc, #8] @ (66a00 ) │ │ │ │ - ldr r1, [pc, #12] @ (66a04 ) │ │ │ │ +0006bb44 : │ │ │ │ + ldr r2, [pc, #8] @ (6bb50 ) │ │ │ │ + ldr r1, [pc, #12] @ (6bb54 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldr r4, [r1, #80] @ 0x50 │ │ │ │ + ldrh r4, [r7, #28] │ │ │ │ movs r3, r0 │ │ │ │ - vmaxnm.f16 , , │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ - ldr.w ip, [pc, #456] @ 66bd8 │ │ │ │ + mcr2 15, 7, pc, cr15, cr15, {7} @ │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ vpush {d8-d10} │ │ │ │ + ldr.w ip, [pc, #472] @ 6bd48 │ │ │ │ ldrd r8, r5, [sp, #64] @ 0x40 │ │ │ │ - add ip, pc │ │ │ │ ldrd r4, lr, [sp, #56] @ 0x38 │ │ │ │ - cmp r5, #0 │ │ │ │ + add ip, pc │ │ │ │ ldr r7, [sp, #76] @ 0x4c │ │ │ │ - ble.n 66af4 │ │ │ │ - ldr.w r9, [pc, #436] @ 66bdc │ │ │ │ + cmp r5, #0 │ │ │ │ + ble.n 6bc54 │ │ │ │ + ldr.w r9, [pc, #456] @ 6bd4c │ │ │ │ ldr.w r6, [ip, r9] │ │ │ │ ldr.w r9, [r6] │ │ │ │ ldr r6, [sp, #72] @ 0x48 │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r6, #1 │ │ │ │ - bne.n 66afc │ │ │ │ - vldr d2, [pc, #388] @ 66bc0 │ │ │ │ + bne.n 6bc6a │ │ │ │ + vldr d2, [pc, #408] @ 6bd30 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d3, [pc, #388] @ 66bc8 │ │ │ │ - vldr d1, [pc, #392] @ 66bd0 │ │ │ │ + vldr d3, [pc, #408] @ 6bd38 │ │ │ │ + vldr d1, [pc, #412] @ 6bd40 │ │ │ │ mov.w r7, r8, lsl #3 │ │ │ │ - vldr d9, [r2] │ │ │ │ - adds r6, r3, r7 │ │ │ │ - eor.w r8, r8, r9 │ │ │ │ - adds r3, #8 │ │ │ │ subs r5, #1 │ │ │ │ + eor.w r8, r8, r9 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r6, r3, r7 │ │ │ │ + add.w r3, r3, #8 │ │ │ │ vldr d5, [r6] │ │ │ │ add r6, r7 │ │ │ │ vldr d7, [r6] │ │ │ │ mov.w r6, lr, lsl #3 │ │ │ │ - add.w ip, r2, r6 │ │ │ │ eor.w lr, lr, r9 │ │ │ │ + add.w ip, r2, r6 │ │ │ │ add.w r2, r2, #8 │ │ │ │ - vmul.f64 d8, d7, d3 │ │ │ │ vldr d6, [ip] │ │ │ │ add ip, r6 │ │ │ │ add.w r6, r0, r4, lsl #4 │ │ │ │ + vmul.f64 d8, d7, d3 │ │ │ │ vldr d10, [ip] │ │ │ │ + mov.w ip, r4, lsl #3 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ vnmls.f64 d8, d5, d2 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ - vmla.f64 d5, d7, d2 │ │ │ │ - vmov.f64 d7, d9 │ │ │ │ vadd.f64 d4, d10, d6 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - eor.w r4, r4, r9 │ │ │ │ + vmla.f64 d5, d7, d2 │ │ │ │ + vmov.f64 d7, d9 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ vmls.f64 d7, d4, d0 │ │ │ │ vadd.f64 d4, d4, d4 │ │ │ │ - vmul.f64 d6, d6, d1 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ vstr d4, [r0] │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vsub.f64 d6, d7, d8 │ │ │ │ @@ -112980,41 +115596,45 @@ │ │ │ │ vstr d4, [r6] │ │ │ │ add.w r6, r0, ip │ │ │ │ add ip, r1 │ │ │ │ add.w r0, r0, #8 │ │ │ │ add.w r1, r1, #8 │ │ │ │ vstr d6, [r6] │ │ │ │ vstr d7, [ip] │ │ │ │ - bne.n 66a4a │ │ │ │ + bne.n 6bba6 │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - vldr d2, [pc, #188] @ 66bc0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + vldr d2, [pc, #196] @ 6bd30 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d3, [pc, #188] @ 66bc8 │ │ │ │ - vldr d1, [pc, #192] @ 66bd0 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vldr d3, [pc, #188] @ 6bd38 │ │ │ │ + vldr d1, [pc, #192] @ 6bd40 │ │ │ │ mov.w sl, r8, lsl #3 │ │ │ │ + subs r5, #1 │ │ │ │ + eor.w r8, r8, r9 │ │ │ │ vldr d9, [r2] │ │ │ │ add.w ip, r3, sl │ │ │ │ - eor.w r8, r8, r9 │ │ │ │ add r3, r6 │ │ │ │ - subs r5, #1 │ │ │ │ - vmov.f64 d8, d9 │ │ │ │ vldr d6, [ip] │ │ │ │ add ip, sl │ │ │ │ mov.w sl, lr, lsl #3 │ │ │ │ eor.w lr, lr, r9 │ │ │ │ vldr d7, [ip] │ │ │ │ add.w ip, r2, sl │ │ │ │ add r2, r6 │ │ │ │ + vmov.f64 d8, d9 │ │ │ │ vmul.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vmla.f64 d7, d6, d3 │ │ │ │ vnmls.f64 d4, d6, d2 │ │ │ │ + vmla.f64 d7, d6, d3 │ │ │ │ vldr d6, [ip] │ │ │ │ add ip, sl │ │ │ │ vldr d10, [ip] │ │ │ │ add.w ip, r0, r4, lsl #4 │ │ │ │ vadd.f64 d5, d6, d10 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ vmls.f64 d8, d5, d0 │ │ │ │ @@ -113027,360 +115647,379 @@ │ │ │ │ vsub.f64 d9, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vsub.f64 d6, d8, d4 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ vstr d9, [r1] │ │ │ │ vstr d7, [ip] │ │ │ │ mov.w ip, r4, lsl #3 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ add.w sl, r0, ip │ │ │ │ add ip, r1 │ │ │ │ add r0, r7 │ │ │ │ add r1, r7 │ │ │ │ - eor.w r4, r4, r9 │ │ │ │ vstr d6, [sl] │ │ │ │ vstr d4, [ip] │ │ │ │ - bne.n 66b10 │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + bne.n 6bc82 │ │ │ │ + b.n 6bc54 │ │ │ │ nop │ │ │ │ + nop.w │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #242 @ 0xf2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ - b.w ff50f302 │ │ │ │ - b.n 672c6 │ │ │ │ + b.w ff514472 │ │ │ │ + b.n 6c436 │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ - strh r4, [r5, #12] │ │ │ │ + add r0, pc, #304 @ (adr r0, 6be7c ) │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00066be0 : │ │ │ │ - ldr r2, [pc, #8] @ (66bec ) │ │ │ │ - ldr r1, [pc, #12] @ (66bf0 ) │ │ │ │ +0006bd50 : │ │ │ │ + ldr r2, [pc, #8] @ (6bd5c ) │ │ │ │ + ldr r1, [pc, #12] @ (6bd60 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldr r0, [r2, #52] @ 0x34 │ │ │ │ + ldrh r0, [r4, #14] │ │ │ │ movs r3, r0 │ │ │ │ - mrc2 15, 0, pc, cr15, cr15, {7} │ │ │ │ + ldc2l 15, cr15, [pc, #1020]! @ 6c160 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #456] @ 66dc8 │ │ │ │ - ldrd r6, lr, [sp, #44] @ 0x2c │ │ │ │ - add r8, pc │ │ │ │ - ldrd r4, r5, [sp, #36] @ 0x24 │ │ │ │ - cmp.w lr, #0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + ldr.w ip, [pc, #488] @ 6bf60 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + ldrd r6, r8, [sp, #44] @ 0x2c │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + ldrd r5, r4, [sp, #36] @ 0x24 │ │ │ │ + add ip, pc │ │ │ │ ldr r7, [sp, #52] @ 0x34 │ │ │ │ - ble.n 66cee │ │ │ │ - ldr.w r9, [pc, #440] @ 66dcc │ │ │ │ - mov ip, r1 │ │ │ │ - ldr.w r1, [r8, r9] │ │ │ │ - ldr.w r8, [r1] │ │ │ │ + cmp.w r8, #0 │ │ │ │ + ble.n 6be72 │ │ │ │ + ldr.w r9, [pc, #464] @ 6bf64 │ │ │ │ + mov lr, r1 │ │ │ │ + ldr.w r1, [ip, r9] │ │ │ │ + ldr.w r9, [r1] │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ cmp r1, #1 │ │ │ │ it eq │ │ │ │ cmpeq r7, #1 │ │ │ │ - bne.n 66cf2 │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d3, [pc, #400] @ 66dc0 │ │ │ │ - mla r1, r7, r5, r2 │ │ │ │ - add.w r9, r3, r6, lsl #4 │ │ │ │ + bne.n 6be88 │ │ │ │ + vldr d3, [pc, #428] @ 6bf58 │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ + subs.w r8, r8, #1 │ │ │ │ vldr d5, [r2] │ │ │ │ - add.w sl, r0, r4, lsl #4 │ │ │ │ - adds r2, #8 │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ - vldr d4, [r9] │ │ │ │ - add.w r9, r3, r6, lsl #3 │ │ │ │ - vldr d6, [r1] │ │ │ │ + add.w r1, r3, r6, lsl #4 │ │ │ │ + add.w ip, r2, ip, lsl #3 │ │ │ │ + add.w r2, r2, #8 │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, r3, r6, lsl #3 │ │ │ │ add.w r3, r3, #8 │ │ │ │ - eor.w r6, r6, r8 │ │ │ │ + eor.w r6, r6, r9 │ │ │ │ + vldr d6, [ip] │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r9] │ │ │ │ - mov.w r9, r5, lsl #3 │ │ │ │ - sub.w r1, r1, r9 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ + vldr d5, [r1] │ │ │ │ + mov.w r1, r4, lsl #3 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ + sub.w ip, ip, r1 │ │ │ │ + vldr d0, [ip] │ │ │ │ + sub.w ip, ip, r1 │ │ │ │ + add.w r1, lr, r7 │ │ │ │ vsub.f64 d2, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d0, [r1] │ │ │ │ - sub.w r1, r1, r9 │ │ │ │ - mov.w r9, r4, lsl #3 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ - vldr d4, [r1] │ │ │ │ - add.w r1, ip, r9 │ │ │ │ + vldr d4, [ip] │ │ │ │ + add.w ip, r0, r5, lsl #4 │ │ │ │ + eor.w r5, r5, r9 │ │ │ │ vmul.f64 d2, d2, d3 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vsub.f64 d1, d0, d4 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ vadd.f64 d0, d1, d1 │ │ │ │ vadd.f64 d0, d0, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vstr d0, [r1] │ │ │ │ vadd.f64 d0, d4, d4 │ │ │ │ - add r1, r9 │ │ │ │ + add r1, r7 │ │ │ │ vadd.f64 d0, d0, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d4, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vstr d0, [r0] │ │ │ │ - vstr d4, [sl] │ │ │ │ - add.w sl, r0, r9 │ │ │ │ + vstr d4, [ip] │ │ │ │ + add.w ip, r0, r7 │ │ │ │ add.w r0, r0, #8 │ │ │ │ - vstr d6, [sl] │ │ │ │ + vstr d6, [ip] │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstmia ip!, {d6} │ │ │ │ + vstmia lr!, {d6} │ │ │ │ vstr d7, [r1] │ │ │ │ - bne.n 66c30 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - mov.w sl, r1, lsl #3 │ │ │ │ - mov.w r9, r7, lsl #3 │ │ │ │ - vldr d4, [pc, #196] @ 66dc0 │ │ │ │ - movs r1, #24 │ │ │ │ + bne.n 6bdae │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d4, [pc, #204] @ 6bf58 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ vldr d5, [r2] │ │ │ │ - add.w r7, r3, r6, lsl #4 │ │ │ │ - add.w fp, r0, r4, lsl #4 │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ - mla r1, r1, r5, r2 │ │ │ │ - add r2, r9 │ │ │ │ - vldr d7, [r1] │ │ │ │ + subs.w r8, r8, #1 │ │ │ │ + add.w sl, r3, r6, lsl #4 │ │ │ │ + add.w ip, r2, ip, lsl #3 │ │ │ │ + add r2, r7 │ │ │ │ + add.w fp, r0, r5, lsl #4 │ │ │ │ + vldr d7, [ip] │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - add.w r7, r3, r6, lsl #3 │ │ │ │ - add r3, r9 │ │ │ │ - eor.w r6, r6, r8 │ │ │ │ - vldr d6, [r7] │ │ │ │ - mov.w r7, r5, lsl #3 │ │ │ │ - sub.w r1, r1, r7 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ + vldr d7, [sl] │ │ │ │ + add.w sl, r3, r6, lsl #3 │ │ │ │ + add r3, r7 │ │ │ │ + eor.w r6, r6, r9 │ │ │ │ + vldr d6, [sl] │ │ │ │ + mov.w sl, r4, lsl #3 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ + sub.w ip, ip, sl │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - sub.w r1, r1, r7 │ │ │ │ - mov.w r7, r4, lsl #3 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ - vldr d0, [r1] │ │ │ │ - add.w r1, ip, r7 │ │ │ │ + vldr d6, [ip] │ │ │ │ + sub.w ip, ip, sl │ │ │ │ + mov.w sl, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r9 │ │ │ │ + vldr d0, [ip] │ │ │ │ + add.w ip, lr, sl │ │ │ │ vmul.f64 d3, d3, d4 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vsub.f64 d1, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vadd.f64 d0, d1, d1 │ │ │ │ vadd.f64 d0, d0, d2 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ - vstr d0, [r1] │ │ │ │ + vstr d0, [ip] │ │ │ │ vadd.f64 d0, d6, d6 │ │ │ │ - add r1, r7 │ │ │ │ + add ip, sl │ │ │ │ vadd.f64 d0, d0, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vsub.f64 d6, d5, d3 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ vstr d0, [r0] │ │ │ │ vstr d6, [fp] │ │ │ │ - add.w fp, r0, r7 │ │ │ │ - add r0, sl │ │ │ │ + add.w fp, r0, sl │ │ │ │ + add r0, r1 │ │ │ │ vstr d5, [fp] │ │ │ │ vsub.f64 d5, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vstr d5, [ip] │ │ │ │ - add ip, sl │ │ │ │ - vstr d7, [r1] │ │ │ │ - bne.n 66cfe │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r4, [pc, #680] @ (6706c ) │ │ │ │ + vstr d5, [lr] │ │ │ │ + add lr, r1 │ │ │ │ + vstr d7, [ip] │ │ │ │ + bne.n 6be94 │ │ │ │ + b.n 6be72 │ │ │ │ + nop │ │ │ │ + ldr r4, [pc, #680] @ (6c204 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ - ldrb r0, [r0, #31] │ │ │ │ + ldr r6, [sp, #240] @ 0xf0 │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00066dd0 : │ │ │ │ - ldr r2, [pc, #8] @ (66ddc ) │ │ │ │ - ldr r1, [pc, #12] @ (66de0 ) │ │ │ │ +0006bf68 : │ │ │ │ + ldr r2, [pc, #8] @ (6bf74 ) │ │ │ │ + ldr r1, [pc, #12] @ (6bf78 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldr r0, [r2, #24] │ │ │ │ + strh r0, [r7, #62] @ 0x3e │ │ │ │ movs r3, r0 │ │ │ │ - mrc2 15, 0, pc, cr15, cr15, {7} │ │ │ │ + ldc2l 15, cr15, [r7, #1020]! @ 0x3fc │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #760] @ 670e8 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #20 │ │ │ │ - add r8, pc │ │ │ │ + ldr.w r8, [pc, #772] @ 6c2a0 │ │ │ │ ldrd r6, lr, [sp, #128] @ 0x80 │ │ │ │ ldrd r5, r4, [sp, #120] @ 0x78 │ │ │ │ - cmp.w lr, #0 │ │ │ │ + add r8, pc │ │ │ │ ldr r7, [sp, #140] @ 0x8c │ │ │ │ - ble.w 66f60 │ │ │ │ - ldr.w r9, [pc, #736] @ 670ec │ │ │ │ + cmp.w lr, #0 │ │ │ │ + ble.w 6c10a │ │ │ │ + ldr.w r9, [pc, #752] @ 6c2a4 │ │ │ │ mov ip, r3 │ │ │ │ ldr.w r3, [r8, r9] │ │ │ │ ldr.w r8, [r3] │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r3, #1 │ │ │ │ - bne.w 66f6a │ │ │ │ - vldr d11, [pc, #656] @ 670b8 │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d12, [pc, #660] @ 670c0 │ │ │ │ - vldr d13, [pc, #664] @ 670c8 │ │ │ │ - vldr d14, [pc, #668] @ 670d0 │ │ │ │ - vldr d15, [pc, #672] @ 670d8 │ │ │ │ - mov.w r9, r6, lsl #4 │ │ │ │ - vldr d1, [pc, #672] @ 670e0 │ │ │ │ - add.w r3, ip, r9 │ │ │ │ - mov.w fp, r5, lsl #3 │ │ │ │ - mov.w sl, r5, lsl #4 │ │ │ │ + bne.w 6c126 │ │ │ │ + vldr d11, [pc, #672] @ 6c270 │ │ │ │ + vldr d12, [pc, #676] @ 6c278 │ │ │ │ + vldr d13, [pc, #680] @ 6c280 │ │ │ │ + vldr d14, [pc, #684] @ 6c288 │ │ │ │ + vldr d15, [pc, #688] @ 6c290 │ │ │ │ + mov.w r7, r6, lsl #4 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ + vldr d1, [pc, #684] @ 6c298 │ │ │ │ + mov.w sl, r5, lsl #3 │ │ │ │ + add.w r3, ip, r7 │ │ │ │ + mov.w r9, r5, lsl #4 │ │ │ │ add.w ip, ip, #8 │ │ │ │ eor.w r5, r5, r8 │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ vldr d5, [r3] │ │ │ │ sub.w r3, r3, r6, lsl #3 │ │ │ │ eor.w r6, r6, r8 │ │ │ │ vldr d7, [r3] │ │ │ │ - add r3, r9 │ │ │ │ - add.w r9, r1, fp │ │ │ │ + add r3, r7 │ │ │ │ + add.w r7, r1, sl │ │ │ │ vldr d6, [r3] │ │ │ │ - mla r3, r7, r4, r2 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + add.w r3, r2, r3, lsl #3 │ │ │ │ add.w r2, r2, #8 │ │ │ │ - vmul.f64 d4, d6, d12 │ │ │ │ vldr d3, [r3] │ │ │ │ sub.w r3, r3, r4, lsl #4 │ │ │ │ - vnmls.f64 d4, d5, d11 │ │ │ │ + vmul.f64 d4, d6, d12 │ │ │ │ vldr d2, [r3] │ │ │ │ add.w r3, r3, r4, lsl #3 │ │ │ │ eor.w r4, r4, r8 │ │ │ │ + vnmls.f64 d4, d5, d11 │ │ │ │ vmls.f64 d4, d7, d13 │ │ │ │ vmov.f64 d0, d4 │ │ │ │ vmul.f64 d4, d5, d13 │ │ │ │ vmla.f64 d4, d6, d11 │ │ │ │ vmls.f64 d4, d7, d12 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vmla.f64 d7, d5, d12 │ │ │ │ vmla.f64 d7, d6, d13 │ │ │ │ - vmul.f64 d6, d3, d1 │ │ │ │ - vmla.f64 d6, d2, d15 │ │ │ │ vmov.f64 d9, d4 │ │ │ │ vldr d4, [r2, #-8] │ │ │ │ + vmul.f64 d6, d3, d1 │ │ │ │ vmov.f64 d5, d4 │ │ │ │ + vmla.f64 d6, d2, d15 │ │ │ │ vmov.f64 d8, d4 │ │ │ │ - vmla.f64 d8, d3, d14 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, r0, sl │ │ │ │ + add.w r3, r0, r9 │ │ │ │ + vmla.f64 d8, d3, d14 │ │ │ │ vmla.f64 d5, d7, d14 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vmul.f64 d6, d7, d15 │ │ │ │ vmla.f64 d6, d2, d1 │ │ │ │ vsub.f64 d8, d8, d6 │ │ │ │ vmov.f64 d6, d4 │ │ │ │ vmla.f64 d6, d2, d14 │ │ │ │ vstr d6, [sp] │ │ │ │ vmul.f64 d6, d3, d15 │ │ │ │ vmla.f64 d6, d7, d1 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ vldr d1, [sp] │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ vsub.f64 d1, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vstr d1, [r3] │ │ │ │ - sub.w r3, r3, fp │ │ │ │ - vstr d5, [r9] │ │ │ │ + sub.w r3, r3, sl │ │ │ │ + vstr d5, [r7] │ │ │ │ vadd.f64 d5, d8, d9 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d8, d8, d9 │ │ │ │ - add r9, fp │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + add r7, sl │ │ │ │ vstr d5, [r3] │ │ │ │ vadd.f64 d5, d6, d10 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - add r3, sl │ │ │ │ - vstr d8, [r9] │ │ │ │ + add r3, r9 │ │ │ │ + vstr d8, [r7] │ │ │ │ vstr d5, [r3] │ │ │ │ vstmia r1!, {d6} │ │ │ │ vstmia r0!, {d7} │ │ │ │ - bne.w 66e3a │ │ │ │ + bne.w 6bfe0 │ │ │ │ add sp, #20 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d11, [pc, #328] @ 6c270 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ mov.w sl, r7, lsl #3 │ │ │ │ - vldr d11, [pc, #328] @ 670b8 │ │ │ │ - vldr d12, [pc, #332] @ 670c0 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - vldr d13, [pc, #332] @ 670c8 │ │ │ │ - vldr d14, [pc, #336] @ 670d0 │ │ │ │ - vldr d15, [pc, #348] @ 670e0 │ │ │ │ + vldr d12, [pc, #324] @ 6c278 │ │ │ │ str r3, [sp, #12] │ │ │ │ - lsls r7, r6, #4 │ │ │ │ - vldr d1, [pc, #332] @ 670d8 │ │ │ │ - add.w r3, ip, r7 │ │ │ │ + vldr d13, [pc, #324] @ 6c280 │ │ │ │ + vldr d14, [pc, #328] @ 6c288 │ │ │ │ + vldr d15, [pc, #340] @ 6c298 │ │ │ │ + mov.w r7, r6, lsl #4 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ + vldr d1, [pc, #320] @ 6c290 │ │ │ │ mov.w r9, r5, lsl #3 │ │ │ │ + add.w r3, ip, r7 │ │ │ │ mov.w fp, r5, lsl #4 │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ eor.w r5, r5, r8 │ │ │ │ vldr d7, [r3] │ │ │ │ sub.w r3, r3, r6, lsl #3 │ │ │ │ eor.w r6, r6, r8 │ │ │ │ vldr d4, [r3] │ │ │ │ add r3, r7 │ │ │ │ add.w r7, r1, r9 │ │ │ │ vldr d6, [r3] │ │ │ │ - mov.w r3, #24 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + add.w r3, r2, r3, lsl #3 │ │ │ │ vmul.f64 d5, d6, d12 │ │ │ │ vmul.f64 d3, d6, d11 │ │ │ │ - vmla.f64 d3, d7, d13 │ │ │ │ - mla r3, r3, r4, r2 │ │ │ │ vnmls.f64 d5, d7, d11 │ │ │ │ + vmla.f64 d3, d7, d13 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ - vmla.f64 d7, d4, d11 │ │ │ │ vmls.f64 d3, d4, d12 │ │ │ │ vmls.f64 d5, d4, d13 │ │ │ │ + vmla.f64 d7, d4, d11 │ │ │ │ vldr d4, [r2] │ │ │ │ vmla.f64 d7, d6, d13 │ │ │ │ vmov.f64 d0, d4 │ │ │ │ vmov.f64 d8, d4 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ sub.w r3, r3, r4, lsl #4 │ │ │ │ - vmla.f64 d8, d3, d14 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, r3, r4, lsl #3 │ │ │ │ + vmla.f64 d8, d3, d14 │ │ │ │ eor.w r4, r4, r8 │ │ │ │ - vmul.f64 d6, d7, d1 │ │ │ │ vldr d2, [r3] │ │ │ │ - vmla.f64 d6, d3, d15 │ │ │ │ add.w r3, r0, fp │ │ │ │ + vmul.f64 d6, d7, d1 │ │ │ │ vmla.f64 d0, d2, d14 │ │ │ │ + vmla.f64 d6, d3, d15 │ │ │ │ vsub.f64 d0, d0, d6 │ │ │ │ vmul.f64 d6, d7, d15 │ │ │ │ vmla.f64 d6, d2, d1 │ │ │ │ vsub.f64 d8, d8, d6 │ │ │ │ vmov.f64 d6, d4 │ │ │ │ vmla.f64 d6, d7, d14 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstr d6, [sp] │ │ │ │ vmul.f64 d6, d2, d15 │ │ │ │ + vadd.f64 d7, d7, d7 │ │ │ │ vmla.f64 d6, d3, d1 │ │ │ │ vldr d1, [sp] │ │ │ │ - vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ vsub.f64 d1, d0, d5 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vstr d1, [r3] │ │ │ │ sub.w r3, r3, r9 │ │ │ │ vstr d5, [r7] │ │ │ │ @@ -113393,523 +116032,531 @@ │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ vstr d8, [r7] │ │ │ │ vstr d5, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vstr d6, [r1] │ │ │ │ add r1, sl │ │ │ │ vstr d7, [r0] │ │ │ │ - add r2, r3 │ │ │ │ add r0, sl │ │ │ │ + add r2, r3 │ │ │ │ add ip, r3 │ │ │ │ - bne.w 66f86 │ │ │ │ - add sp, #20 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.w 6c144 │ │ │ │ + b.n 6c10a │ │ │ │ nop │ │ │ │ udf #75 @ 0x4b │ │ │ │ strb r5, [r0, #20] │ │ │ │ lsls r3, r0, #19 │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ strd r0, r5, [r9, #-352]! @ 0x160 │ │ │ │ adds r2, #156 @ 0x9c │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ add r3, sp, #772 @ 0x304 │ │ │ │ - ldr r5, [pc, #452] @ (67290 ) │ │ │ │ + ldr r5, [pc, #452] @ (6c448 ) │ │ │ │ stmia r4!, {r6, r7} │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ @ instruction: 0xf3a03ff3 │ │ │ │ ldrb r1, [r6, r1] │ │ │ │ add r1, sp, #812 @ 0x32c │ │ │ │ - bmi.n 67058 │ │ │ │ + bmi.n 6c210 │ │ │ │ subs r7, #252 @ 0xfc │ │ │ │ cmp sl, r0 │ │ │ │ - b.n 676ea │ │ │ │ + b.n 6c8a2 │ │ │ │ ldrb r0, [r2, #14] │ │ │ │ subs r7, #220 @ 0xdc │ │ │ │ - ldrb r6, [r1, #23] │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -000670f0 : │ │ │ │ - ldr r2, [pc, #8] @ (670fc ) │ │ │ │ - ldr r1, [pc, #12] @ (67100 ) │ │ │ │ +0006c2a8 : │ │ │ │ + ldr r2, [pc, #8] @ (6c2b4 ) │ │ │ │ + ldr r1, [pc, #12] @ (6c2b8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - str r0, [r4, #104] @ 0x68 │ │ │ │ + strh r0, [r5, #38] @ 0x26 │ │ │ │ movs r3, r0 │ │ │ │ - stc2l 15, cr15, [pc], #1020 @ 67500 │ │ │ │ + stc2l 15, cr15, [pc], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #616] @ 67378 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d10} │ │ │ │ sub sp, #12 │ │ │ │ - add r8, pc │ │ │ │ + ldr.w r8, [pc, #628] @ 6c550 │ │ │ │ ldrd r6, lr, [sp, #80] @ 0x50 │ │ │ │ - ldrd r4, r5, [sp, #72] @ 0x48 │ │ │ │ + ldrd r5, r4, [sp, #72] @ 0x48 │ │ │ │ + add r8, pc │ │ │ │ + ldr r7, [sp, #88] @ 0x58 │ │ │ │ cmp.w lr, #0 │ │ │ │ - ldr r7, [sp, #92] @ 0x5c │ │ │ │ - ble.w 6724a │ │ │ │ - ldr.w r9, [pc, #592] @ 6737c │ │ │ │ + ble.w 6c414 │ │ │ │ + ldr.w r9, [pc, #608] @ 6c554 │ │ │ │ mov ip, r3 │ │ │ │ ldr.w r3, [r8, r9] │ │ │ │ ldr.w r8, [r3] │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ - cmp r7, #1 │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ + cmp r3, #1 │ │ │ │ it eq │ │ │ │ - cmpeq r3, #1 │ │ │ │ - bne.w 67254 │ │ │ │ - mvn.w fp, #23 │ │ │ │ - vldr d5, [pc, #548] @ 67370 │ │ │ │ - mov.w r9, r5, lsl #4 │ │ │ │ - mov.w sl, r6, lsl #4 │ │ │ │ + cmpeq r7, #1 │ │ │ │ + bne.w 6c430 │ │ │ │ + vldr d5, [pc, #568] @ 6c548 │ │ │ │ + mov.w r9, r4, lsl #4 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ + sub.w fp, r4, r4, lsl #2 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ add.w r3, r2, r9 │ │ │ │ - add.w r7, ip, sl │ │ │ │ vldmia r2!, {d4} │ │ │ │ - add.w ip, ip, #8 │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ + mov.w sl, r6, lsl #4 │ │ │ │ vldr d0, [r3] │ │ │ │ add r3, r9 │ │ │ │ + add.w r7, ip, sl │ │ │ │ + add.w ip, ip, #8 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r3, fp, lsl #3 │ │ │ │ vldr d2, [r7] │ │ │ │ sub.w r7, r7, r6, lsl #3 │ │ │ │ eor.w r6, r6, r8 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mla r3, fp, r5, r3 │ │ │ │ - vldr d9, [r7] │ │ │ │ - add r7, sl │ │ │ │ + vldr d3, [r3] │ │ │ │ + add r3, r9 │ │ │ │ vadd.f64 d0, d0, d0 │ │ │ │ - vadd.f64 d2, d2, d2 │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add r3, r9 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ vldr d7, [r3] │ │ │ │ + vldr d9, [r7] │ │ │ │ + add r7, sl │ │ │ │ + vadd.f64 d2, d2, d2 │ │ │ │ vadd.f64 d8, d7, d3 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vldr d7, [r7] │ │ │ │ - mov.w r7, r4, lsl #4 │ │ │ │ + mov.w r7, r5, lsl #4 │ │ │ │ add.w r3, r0, r7 │ │ │ │ vsub.f64 d1, d9, d7 │ │ │ │ vadd.f64 d8, d8, d8 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vadd.f64 d9, d6, d0 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vadd.f64 d1, d1, d1 │ │ │ │ vsub.f64 d10, d9, d8 │ │ │ │ vadd.f64 d9, d9, d8 │ │ │ │ vsub.f64 d0, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vstr d10, [r3] │ │ │ │ - mov.w r3, r4, lsl #3 │ │ │ │ - add.w r9, r0, r3 │ │ │ │ - vstr d9, [r0] │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ vsub.f64 d1, d4, d2 │ │ │ │ + vstr d9, [r0] │ │ │ │ vadd.f64 d2, d4, d2 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ + add.w r9, r0, r3 │ │ │ │ add r3, r1 │ │ │ │ add.w r0, r0, #8 │ │ │ │ vstr d0, [r9] │ │ │ │ add r9, r7 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ vstr d6, [r9] │ │ │ │ vsub.f64 d6, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ add.w r9, r1, r7 │ │ │ │ add.w r1, r1, #8 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vsub.f64 d0, d1, d6 │ │ │ │ - vadd.f64 d6, d6, d1 │ │ │ │ vsub.f64 d4, d2, d7 │ │ │ │ + vadd.f64 d6, d6, d1 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vstr d0, [r9] │ │ │ │ vstr d6, [r1, #-8] │ │ │ │ vstr d4, [r3] │ │ │ │ add r3, r7 │ │ │ │ vstr d7, [r3] │ │ │ │ - bne.n 6714c │ │ │ │ + bne.w 6c310 │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - mov.w sl, r7, lsl #3 │ │ │ │ - vldr d1, [pc, #276] @ 67370 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str.w lr, [sp, #84] @ 0x54 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d1, [pc, #276] @ 6c548 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mov.w fp, r7, lsl #3 │ │ │ │ str r3, [sp, #4] │ │ │ │ - mov.w r9, r5, lsl #4 │ │ │ │ - mvn.w lr, #23 │ │ │ │ - add.w r3, r2, r9 │ │ │ │ + mov.w sl, r6, lsl #4 │ │ │ │ vldr d2, [r2] │ │ │ │ - mov.w fp, r6, lsl #4 │ │ │ │ - add.w r7, ip, fp │ │ │ │ - vldr d8, [r3] │ │ │ │ - add r3, r9 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ + mov.w r9, r4, lsl #4 │ │ │ │ + add.w r7, ip, sl │ │ │ │ + add.w r3, r2, r9 │ │ │ │ + add r2, fp │ │ │ │ vldr d7, [r7] │ │ │ │ - sub.w r7, r7, r6, lsl #3 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mla r3, lr, r5, r3 │ │ │ │ - vadd.f64 d8, d8, d8 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ - vldr d3, [r7] │ │ │ │ - add r7, fp │ │ │ │ + add.w r7, r3, r9 │ │ │ │ + vldr d6, [r7] │ │ │ │ + vldr d8, [r3] │ │ │ │ + sub.w r3, r4, r4, lsl #2 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + add.w r3, r7, r3, lsl #3 │ │ │ │ + vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d0, d2, d6 │ │ │ │ vsub.f64 d2, d2, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ add r3, r9 │ │ │ │ - vldr d9, [r7] │ │ │ │ - lsls r7, r4, #4 │ │ │ │ - vadd.f64 d7, d7, d7 │ │ │ │ - eor.w r6, r6, r8 │ │ │ │ + vadd.f64 d8, d8, d8 │ │ │ │ vldr d5, [r3] │ │ │ │ - adds r3, r0, r7 │ │ │ │ + add.w r3, ip, sl │ │ │ │ + add ip, fp │ │ │ │ + sub.w r7, r3, r6, lsl #3 │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ + vldr d3, [r7] │ │ │ │ + add r7, sl │ │ │ │ + vldr d9, [r7] │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + mov.w r7, r5, lsl #4 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ vsub.f64 d5, d3, d9 │ │ │ │ + vadd.f64 d4, d4, d4 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ vadd.f64 d9, d8, d0 │ │ │ │ vsub.f64 d8, d0, d8 │ │ │ │ - vadd.f64 d4, d4, d4 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vsub.f64 d10, d9, d4 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ vsub.f64 d0, d8, d5 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vstr d10, [r3] │ │ │ │ - lsls r3, r4, #3 │ │ │ │ - add.w r9, r0, r3 │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ vstr d4, [r0] │ │ │ │ vsub.f64 d4, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ + add.w r9, r0, r3 │ │ │ │ add r3, r1 │ │ │ │ - add r0, sl │ │ │ │ vstr d0, [r9] │ │ │ │ add r9, r7 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vmul.f64 d6, d6, d1 │ │ │ │ vstr d5, [r9] │ │ │ │ vsub.f64 d5, d2, d7 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ add.w r9, r1, r7 │ │ │ │ vsub.f64 d0, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vstr d0, [r9] │ │ │ │ vstr d5, [r1] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - add r1, sl │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, r7 │ │ │ │ vstr d7, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ - add r2, r3 │ │ │ │ - add ip, r3 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ - subs r3, #1 │ │ │ │ - str r3, [sp, #84] @ 0x54 │ │ │ │ - bne.n 67264 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + add r0, r3 │ │ │ │ + add r1, r3 │ │ │ │ + bne.w 6c43e │ │ │ │ + b.n 6c414 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 675f0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 6c7c8 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ - ldrb r6, [r5, #10] │ │ │ │ + ldr r0, [sp, #888] @ 0x378 │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00067380 : │ │ │ │ - ldr r2, [pc, #8] @ (6738c ) │ │ │ │ - ldr r1, [pc, #12] @ (67390 ) │ │ │ │ +0006c558 : │ │ │ │ + ldr r2, [pc, #8] @ (6c564 ) │ │ │ │ + ldr r1, [pc, #12] @ (6c568 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - str r0, [r0, #68] @ 0x44 │ │ │ │ + strh r0, [r5, #18] │ │ │ │ movs r3, r0 │ │ │ │ - ldc2l 15, cr15, [pc, #-1020]! @ 66f98 │ │ │ │ + ldc2l 15, cr15, [pc, #-1020] @ 6c170 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r3 │ │ │ │ - ldr.w ip, [pc, #960] @ 67760 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #20 │ │ │ │ + sub sp, #12 │ │ │ │ + ldr.w ip, [pc, #1008] @ 6c980 │ │ │ │ + ldrd r6, r3, [sp, #120] @ 0x78 │ │ │ │ + ldrd r4, r5, [sp, #112] @ 0x70 │ │ │ │ add ip, pc │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ - ldrd r5, r6, [sp, #120] @ 0x78 │ │ │ │ - cmp r3, #0 │ │ │ │ ldr r7, [sp, #128] @ 0x80 │ │ │ │ - ldr r4, [sp, #136] @ 0x88 │ │ │ │ - ble.w 67562 │ │ │ │ - ldr.w lr, [pc, #936] @ 67764 │ │ │ │ + cmp r3, #0 │ │ │ │ + ble.w 6c762 │ │ │ │ + ldr.w lr, [pc, #992] @ 6c984 │ │ │ │ ldr.w r3, [ip, lr] │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #140] @ 0x8c │ │ │ │ + ldr.w sl, [r3] │ │ │ │ + ldr r3, [sp, #132] @ 0x84 │ │ │ │ cmp r3, #1 │ │ │ │ it eq │ │ │ │ - cmpeq r4, #1 │ │ │ │ - bne.w 6756c │ │ │ │ - vldr d13, [pc, #828] @ 67710 │ │ │ │ - vldr d14, [pc, #832] @ 67718 │ │ │ │ - vldr d15, [pc, #836] @ 67720 │ │ │ │ - mov.w ip, #24 │ │ │ │ - vldr d5, [r2] │ │ │ │ - mov.w lr, r7, lsl #4 │ │ │ │ - mov.w sl, r6, lsl #4 │ │ │ │ + cmpeq r7, #1 │ │ │ │ + bne.w 6c77e │ │ │ │ + vldr d13, [pc, #884] @ 6c930 │ │ │ │ + vldr d14, [pc, #888] @ 6c938 │ │ │ │ + vldr d15, [pc, #892] @ 6c940 │ │ │ │ + add.w lr, r5, r5, lsl #1 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - mul.w fp, ip, r6 │ │ │ │ - mul.w r9, ip, r7 │ │ │ │ - add.w r4, r2, fp │ │ │ │ - mul.w ip, ip, r5 │ │ │ │ - add.w r3, r8, r9 │ │ │ │ - adds r2, #8 │ │ │ │ - add.w r8, r8, #8 │ │ │ │ - vldr d4, [r4] │ │ │ │ - sub.w r4, r4, sl │ │ │ │ + add.w ip, r6, r6, lsl #1 │ │ │ │ + vldr d5, [r2] │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w r7, r2, lr │ │ │ │ + mov.w fp, r5, lsl #4 │ │ │ │ + add.w r2, r2, #8 │ │ │ │ + add.w r3, r9, ip │ │ │ │ + mov.w r8, r6, lsl #4 │ │ │ │ + add.w r9, r9, #8 │ │ │ │ + vldr d4, [r7] │ │ │ │ + sub.w r7, r7, fp │ │ │ │ + eor.w r5, r5, sl │ │ │ │ + eor.w r6, r6, sl │ │ │ │ vldr d7, [r3] │ │ │ │ - sub.w r3, r3, lr │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ + vldr d9, [r3] │ │ │ │ + add r3, ip │ │ │ │ vsub.f64 d11, d5, d4 │ │ │ │ vadd.f64 d4, d4, d4 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add r3, r9 │ │ │ │ + vldr d10, [r3] │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ + vldr d6, [r3] │ │ │ │ + mov.w r3, r4, lsl #3 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r4] │ │ │ │ - add r4, fp │ │ │ │ - vldr d10, [r3] │ │ │ │ - sub.w r3, r3, lr │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, lr │ │ │ │ + vldr d3, [r7] │ │ │ │ + sub.w r7, r7, fp │ │ │ │ vadd.f64 d12, d11, d7 │ │ │ │ vsub.f64 d11, d11, d7 │ │ │ │ - vldr d3, [r4] │ │ │ │ - sub.w r4, r4, sl │ │ │ │ - vldr d6, [r3] │ │ │ │ - lsls r3, r5, #3 │ │ │ │ - vldr d7, [r4] │ │ │ │ - adds r4, r1, r3 │ │ │ │ vadd.f64 d1, d6, d10 │ │ │ │ + vldr d7, [r7] │ │ │ │ vsub.f64 d10, d6, d10 │ │ │ │ + add.w r7, r1, r3 │ │ │ │ add r3, r0 │ │ │ │ + vmul.f64 d1, d1, d14 │ │ │ │ vadd.f64 d8, d7, d3 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vmov.f64 d7, d9 │ │ │ │ - vmla.f64 d7, d10, d0 │ │ │ │ - vmul.f64 d1, d1, d14 │ │ │ │ vsub.f64 d9, d9, d10 │ │ │ │ + vmla.f64 d7, d10, d0 │ │ │ │ vadd.f64 d2, d8, d5 │ │ │ │ vmls.f64 d5, d8, d0 │ │ │ │ vmul.f64 d3, d3, d14 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ vadd.f64 d6, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vsub.f64 d3, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vadd.f64 d1, d2, d2 │ │ │ │ vsub.f64 d2, d4, d2 │ │ │ │ vadd.f64 d1, d1, d4 │ │ │ │ vsub.f64 d4, d2, d9 │ │ │ │ vadd.f64 d9, d9, d2 │ │ │ │ - vldr d2, [pc, #628] @ 67728 │ │ │ │ + vldr d2, [pc, #668] @ 6c948 │ │ │ │ vstr d1, [r0] │ │ │ │ - vstr d4, [r4] │ │ │ │ - add.w r4, r0, ip │ │ │ │ - vldr d4, [pc, #620] @ 67730 │ │ │ │ - vstr d9, [r4] │ │ │ │ - add.w r4, r1, ip │ │ │ │ + vstr d4, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #1 │ │ │ │ + vldr d4, [pc, #660] @ 6c950 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + vstr d9, [ip] │ │ │ │ + add.w ip, r1, r7 │ │ │ │ vmul.f64 d4, d3, d4 │ │ │ │ vmla.f64 d4, d6, d15 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vldr d2, [pc, #604] @ 67738 │ │ │ │ + vldr d2, [pc, #636] @ 6c958 │ │ │ │ vnmls.f64 d6, d3, d2 │ │ │ │ vsub.f64 d3, d11, d6 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ vstr d6, [r1] │ │ │ │ vadd.f64 d6, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vstr d6, [r4] │ │ │ │ - lsls r4, r5, #4 │ │ │ │ - vldr d6, [pc, #572] @ 67740 │ │ │ │ - add.w lr, r0, r4 │ │ │ │ - add r4, r1 │ │ │ │ - adds r0, #8 │ │ │ │ - adds r1, #8 │ │ │ │ - vmul.f64 d4, d5, d6 │ │ │ │ - vldr d6, [pc, #564] @ 67748 │ │ │ │ + vstr d6, [ip] │ │ │ │ + mov.w ip, r4, lsl #4 │ │ │ │ + eor.w r4, r4, sl │ │ │ │ + vldr d6, [pc, #600] @ 6c960 │ │ │ │ + add.w lr, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ + add.w r1, r1, #8 │ │ │ │ vstr d3, [lr] │ │ │ │ + vmul.f64 d4, d5, d6 │ │ │ │ + vldr d6, [pc, #584] @ 6c968 │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ - vldr d6, [pc, #560] @ 67750 │ │ │ │ + vldr d6, [pc, #584] @ 6c970 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #560] @ 67758 │ │ │ │ + vldr d6, [pc, #584] @ 6c978 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vsub.f64 d6, d12, d7 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d6, d4 │ │ │ │ - add r3, ip │ │ │ │ + add r3, r7 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vstr d7, [r3] │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - vstr d6, [r4] │ │ │ │ - eors r5, r3 │ │ │ │ - eors r6, r3 │ │ │ │ - eors r7, r3 │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ + ldr r3, [sp, #124] @ 0x7c │ │ │ │ + vstr d6, [ip] │ │ │ │ subs r3, #1 │ │ │ │ - str r3, [sp, #132] @ 0x84 │ │ │ │ - bne.w 673de │ │ │ │ - add sp, #20 │ │ │ │ + str r3, [sp, #124] @ 0x7c │ │ │ │ + bne.w 6c5c6 │ │ │ │ + add sp, #12 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - vldr d13, [pc, #416] @ 67710 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - vldr d14, [pc, #420] @ 67718 │ │ │ │ - vldr d15, [pc, #440] @ 67730 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - lsls r3, r4, #3 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - mov.w ip, #24 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d13, [pc, #428] @ 6c930 │ │ │ │ + vldr d14, [pc, #432] @ 6c938 │ │ │ │ + str r3, [sp, #0] │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ + vldr d15, [pc, #444] @ 6c950 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + add.w lr, r5, r5, lsl #1 │ │ │ │ vldr d5, [r2] │ │ │ │ - mov.w lr, r7, lsl #4 │ │ │ │ - mov.w sl, r6, lsl #4 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - mul.w fp, ip, r6 │ │ │ │ - mul.w r9, ip, r7 │ │ │ │ - add.w r4, r2, fp │ │ │ │ - mul.w ip, ip, r5 │ │ │ │ - add.w r3, r8, r9 │ │ │ │ - vldr d3, [r4] │ │ │ │ - sub.w r4, r4, sl │ │ │ │ + add.w ip, r6, r6, lsl #1 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w r7, r2, lr │ │ │ │ + mov.w fp, r5, lsl #4 │ │ │ │ + eor.w r5, r5, sl │ │ │ │ + add.w r3, r9, ip │ │ │ │ + mov.w r8, r6, lsl #4 │ │ │ │ + eor.w r6, r6, sl │ │ │ │ + vldr d3, [r7] │ │ │ │ + sub.w r7, r7, fp │ │ │ │ vldr d7, [r3] │ │ │ │ - sub.w r3, r3, lr │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ + vldr d9, [r3] │ │ │ │ + add r3, ip │ │ │ │ vsub.f64 d11, d5, d3 │ │ │ │ vadd.f64 d3, d3, d3 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add r3, r9 │ │ │ │ + vldr d10, [r3] │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ + vldr d6, [r3] │ │ │ │ + mov.w r3, r4, lsl #3 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ - vldr d5, [r4] │ │ │ │ - add r4, fp │ │ │ │ - vldr d10, [r3] │ │ │ │ - sub.w r3, r3, lr │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, lr │ │ │ │ + vldr d2, [r7] │ │ │ │ + sub.w r7, r7, fp │ │ │ │ vadd.f64 d12, d7, d11 │ │ │ │ vsub.f64 d11, d11, d7 │ │ │ │ - vldr d2, [r4] │ │ │ │ - sub.w r4, r4, sl │ │ │ │ - vldr d6, [r3] │ │ │ │ - lsls r3, r5, #3 │ │ │ │ - vldr d7, [r4] │ │ │ │ - adds r4, r1, r3 │ │ │ │ vadd.f64 d1, d10, d6 │ │ │ │ + vldr d7, [r7] │ │ │ │ vsub.f64 d10, d6, d10 │ │ │ │ + add.w r7, r1, r3 │ │ │ │ add r3, r0 │ │ │ │ + vmul.f64 d1, d1, d14 │ │ │ │ vadd.f64 d8, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ vmov.f64 d7, d9 │ │ │ │ - vmla.f64 d7, d10, d0 │ │ │ │ - vmul.f64 d1, d1, d14 │ │ │ │ vsub.f64 d9, d9, d10 │ │ │ │ + vmla.f64 d7, d10, d0 │ │ │ │ vadd.f64 d4, d5, d8 │ │ │ │ vmls.f64 d5, d8, d0 │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ vadd.f64 d6, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vsub.f64 d2, d5, d1 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ vadd.f64 d1, d4, d4 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ vsub.f64 d3, d4, d9 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ vstr d1, [r0] │ │ │ │ - vstr d3, [r4] │ │ │ │ - add.w r4, r0, ip │ │ │ │ - vldr d3, [pc, #204] @ 67728 │ │ │ │ - vstr d4, [r4] │ │ │ │ - add.w r4, r1, ip │ │ │ │ - vldr d4, [pc, #184] @ 67720 │ │ │ │ + vstr d3, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #1 │ │ │ │ + vldr d3, [pc, #200] @ 6c948 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + vstr d4, [ip] │ │ │ │ + add.w ip, r1, r7 │ │ │ │ + vldr d4, [pc, #172] @ 6c940 │ │ │ │ vmul.f64 d4, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [pc, #196] @ 67738 │ │ │ │ + vldr d3, [pc, #184] @ 6c958 │ │ │ │ vmla.f64 d4, d2, d15 │ │ │ │ vnmls.f64 d6, d2, d3 │ │ │ │ vsub.f64 d3, d11, d6 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ vstr d6, [r1] │ │ │ │ vadd.f64 d6, d4, d3 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vstr d6, [r4] │ │ │ │ - lsls r4, r5, #4 │ │ │ │ - vldr d6, [pc, #168] @ 67748 │ │ │ │ - add.w lr, r0, r4 │ │ │ │ - add r4, r1 │ │ │ │ - vmul.f64 d4, d7, d6 │ │ │ │ - vldr d6, [pc, #148] @ 67740 │ │ │ │ + vstr d6, [ip] │ │ │ │ + mov.w ip, r4, lsl #4 │ │ │ │ + eor.w r4, r4, sl │ │ │ │ + vldr d6, [pc, #152] @ 6c968 │ │ │ │ + add.w lr, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ vstr d3, [lr] │ │ │ │ + vmul.f64 d4, d7, d6 │ │ │ │ + vldr d6, [pc, #128] @ 6c960 │ │ │ │ vmla.f64 d4, d5, d6 │ │ │ │ - vldr d6, [pc, #152] @ 67750 │ │ │ │ + vldr d6, [pc, #136] @ 6c970 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #152] @ 67758 │ │ │ │ + vldr d6, [pc, #136] @ 6c978 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vsub.f64 d6, d12, d7 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ vstr d7, [r3] │ │ │ │ vadd.f64 d7, d4, d6 │ │ │ │ - add r3, ip │ │ │ │ + add r3, r7 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vstr d7, [r3] │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - vstr d6, [r4] │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + vstr d6, [ip] │ │ │ │ add r0, r3 │ │ │ │ add r1, r3 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - add r2, r3 │ │ │ │ - add r8, r3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ - eors r5, r3 │ │ │ │ - eors r6, r3 │ │ │ │ - eors r7, r3 │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ + add r2, r3 │ │ │ │ + add r9, r3 │ │ │ │ + ldr r3, [sp, #124] @ 0x7c │ │ │ │ subs r3, #1 │ │ │ │ - str r3, [sp, #132] @ 0x84 │ │ │ │ - bne.w 67580 │ │ │ │ - add sp, #20 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r4, [pc, #680] @ (679bc ) │ │ │ │ + str r3, [sp, #124] @ 0x7c │ │ │ │ + bne.w 6c796 │ │ │ │ + b.n 6c762 │ │ │ │ + ldr r4, [pc, #680] @ (6cbdc ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ - ldr r4, [pc, #680] @ (679c4 ) │ │ │ │ + ldr r4, [pc, #680] @ (6cbe4 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ asrs r1, r1, #4 │ │ │ │ - b.n 67dec │ │ │ │ + b.n 6d00c │ │ │ │ subs r2, #175 @ 0xaf │ │ │ │ subs r7, #245 @ 0xf5 │ │ │ │ asrs r5, r3, #24 │ │ │ │ strh r4, [r7, r0] │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ strh r7, [r7, #38] @ 0x26 │ │ │ │ strb r2, [r5, #3] │ │ │ │ - beq.n 677b4 │ │ │ │ + beq.n 6c9d4 │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ str r1, [r7, r0] │ │ │ │ - add r2, pc, #828 @ (adr r2, 67a78 ) │ │ │ │ + add r2, pc, #828 @ (adr r2, 6cc98 ) │ │ │ │ strh r7, [r5, #26] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ bkpt 0x00aa │ │ │ │ @ instruction: 0xf2904ab2 │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ movs r0, #68 @ 0x44 │ │ │ │ cmp r7, #238 @ 0xee │ │ │ │ @@ -113919,192 +116566,210 @@ │ │ │ │ ldrh r1, [r0, #36] @ 0x24 │ │ │ │ strh r3, [r1, #28] │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ strb r2, [r1, #14] │ │ │ │ ldrb r3, [r1, #24] │ │ │ │ subs r2, #26 │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ - ldrb r4, [r3, #0] │ │ │ │ + str r6, [sp, #176] @ 0xb0 │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00067768 : │ │ │ │ - ldr r2, [pc, #8] @ (67774 ) │ │ │ │ - ldr r1, [pc, #12] @ (67778 ) │ │ │ │ +0006c988 : │ │ │ │ + ldr r2, [pc, #8] @ (6c994 ) │ │ │ │ + ldr r1, [pc, #12] @ (6c998 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - str r0, [r1, #8] │ │ │ │ + ldrb r0, [r5, #25] │ │ │ │ movs r3, r0 │ │ │ │ - stc2 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ + @ instruction: 0xfbdfffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w ip, [pc, #864] @ 67ae8 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d14} │ │ │ │ sub sp, #12 │ │ │ │ - add ip, pc │ │ │ │ - ldrd r6, fp, [sp, #112] @ 0x70 │ │ │ │ + ldr.w r8, [pc, #892] @ 6cd38 │ │ │ │ + ldrd r6, lr, [sp, #112] @ 0x70 │ │ │ │ ldrd r4, r5, [sp, #104] @ 0x68 │ │ │ │ - cmp.w fp, #0 │ │ │ │ - ldr r7, [sp, #124] @ 0x7c │ │ │ │ - ble.w 67936 │ │ │ │ - ldr.w lr, [pc, #840] @ 67aec │ │ │ │ - mov r8, r3 │ │ │ │ - ldr.w r3, [ip, lr] │ │ │ │ - ldr.w r9, [r3] │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ - cmp r7, #1 │ │ │ │ + add r8, pc │ │ │ │ + ldr r7, [sp, #120] @ 0x78 │ │ │ │ + cmp.w lr, #0 │ │ │ │ + ble.w 6cb70 │ │ │ │ + ldr.w r9, [pc, #872] @ 6cd3c │ │ │ │ + mov ip, r3 │ │ │ │ + ldr.w r3, [r8, r9] │ │ │ │ + ldr.w r8, [r3] │ │ │ │ + ldr r3, [sp, #124] @ 0x7c │ │ │ │ + cmp r3, #1 │ │ │ │ it eq │ │ │ │ - cmpeq r3, #1 │ │ │ │ - bne.w 67940 │ │ │ │ - mvn.w r3, #23 │ │ │ │ - vldr d13, [pc, #780] @ 67ad0 │ │ │ │ - vldr d0, [pc, #784] @ 67ad8 │ │ │ │ + cmpeq r7, #1 │ │ │ │ + bne.w 6cb8c │ │ │ │ + vldr d13, [pc, #816] @ 6cd20 │ │ │ │ vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d1, [pc, #784] @ 67ae0 │ │ │ │ - add.w ip, r8, r6, lsl #5 │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ - mov.w lr, r6, lsl #3 │ │ │ │ + vldr d0, [pc, #816] @ 6cd28 │ │ │ │ + vldr d1, [pc, #820] @ 6cd30 │ │ │ │ + add.w r7, ip, r6, lsl #5 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ + add.w ip, ip, #8 │ │ │ │ + sub.w fp, r6, r6, lsl #2 │ │ │ │ vldr d6, [r2] │ │ │ │ - add.w r8, r8, #8 │ │ │ │ - subs.w fp, fp, #1 │ │ │ │ - vldr d11, [ip] │ │ │ │ - mla ip, r3, r6, ip │ │ │ │ - mla r7, r7, r5, r2 │ │ │ │ - eor.w r6, r6, r9 │ │ │ │ + mov.w r9, r5, lsl #2 │ │ │ │ + vldr d11, [r7] │ │ │ │ + add.w r7, r7, fp, lsl #3 │ │ │ │ + add.w r3, r9, r5 │ │ │ │ + mov.w sl, r6, lsl #3 │ │ │ │ + sub.w r9, r5, r9 │ │ │ │ + add.w r3, r2, r3, lsl #3 │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ add.w r2, r2, #8 │ │ │ │ - vldr d5, [ip] │ │ │ │ - add ip, lr │ │ │ │ - vldr d7, [r7] │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, sl │ │ │ │ + mov.w r9, r9, lsl #3 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add r3, r9 │ │ │ │ + vldr d3, [r3] │ │ │ │ vsub.f64 d8, d11, d5 │ │ │ │ vadd.f64 d11, d5, d11 │ │ │ │ - vldr d5, [ip] │ │ │ │ - add ip, lr │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, sl │ │ │ │ vsub.f64 d12, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - mov.w lr, r5, lsl #3 │ │ │ │ - vldr d6, [ip] │ │ │ │ - mul.w ip, r3, r5 │ │ │ │ - eor.w r5, r5, r9 │ │ │ │ - add r7, ip │ │ │ │ + vldr d6, [r7] │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ + add r3, r7 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d3, [r7] │ │ │ │ - add r7, lr │ │ │ │ - vldr d5, [r7] │ │ │ │ - add r7, lr │ │ │ │ - vldr d10, [r7] │ │ │ │ - add r7, ip │ │ │ │ + vldr d5, [r3] │ │ │ │ + add r3, r7 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add r3, r9 │ │ │ │ + mov.w r9, r4, lsl #5 │ │ │ │ vsub.f64 d2, d3, d5 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vldr d3, [r7] │ │ │ │ - add.w r7, r1, r4, lsl #4 │ │ │ │ + vldr d3, [r3] │ │ │ │ + add.w r3, r1, r4, lsl #4 │ │ │ │ vsub.f64 d9, d10, d3 │ │ │ │ vadd.f64 d3, d3, d10 │ │ │ │ vadd.f64 d10, d9, d2 │ │ │ │ vsub.f64 d9, d2, d9 │ │ │ │ vadd.f64 d2, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vadd.f64 d3, d10, d10 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ vadd.f64 d3, d3, d12 │ │ │ │ vmls.f64 d12, d10, d14 │ │ │ │ - vstr d3, [r7] │ │ │ │ + vstr d3, [r3] │ │ │ │ vadd.f64 d3, d2, d2 │ │ │ │ - mov.w r7, r4, lsl #3 │ │ │ │ - add.w ip, r0, r7 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vmls.f64 d7, d2, d14 │ │ │ │ vstr d3, [r0] │ │ │ │ vmul.f64 d3, d8, d1 │ │ │ │ + vsub.f64 d2, d7, d5 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ vnmls.f64 d3, d4, d0 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vsub.f64 d2, d7, d5 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ vsub.f64 d5, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ - vstr d5, [ip] │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d7, d4 │ │ │ │ - add ip, r7 │ │ │ │ + add r3, r7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ add r7, r1 │ │ │ │ - vstr d5, [ip] │ │ │ │ - mov.w ip, r4, lsl #5 │ │ │ │ - add.w lr, r0, ip │ │ │ │ + vstr d5, [r3] │ │ │ │ + add.w r3, r0, r9 │ │ │ │ vsub.f64 d5, d12, d9 │ │ │ │ vadd.f64 d12, d12, d9 │ │ │ │ - add ip, r1 │ │ │ │ - vstr d2, [lr] │ │ │ │ - mov.w lr, #24 │ │ │ │ - mul.w lr, lr, r4 │ │ │ │ - eor.w r4, r4, r9 │ │ │ │ - add.w sl, r0, lr │ │ │ │ - add lr, r1 │ │ │ │ + add r9, r1 │ │ │ │ + vstr d2, [r3] │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w sl, r0, r3 │ │ │ │ + add r3, r1 │ │ │ │ add.w r0, r0, #8 │ │ │ │ vstr d7, [sl] │ │ │ │ vmul.f64 d7, d11, d1 │ │ │ │ vnmls.f64 d7, d6, d0 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vmla.f64 d6, d11, d0 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vstr d4, [lr] │ │ │ │ + vstr d4, [r3] │ │ │ │ vadd.f64 d4, d12, d6 │ │ │ │ vsub.f64 d12, d12, d6 │ │ │ │ - vstr d4, [ip] │ │ │ │ + vstr d4, [r9] │ │ │ │ vstr d5, [r7] │ │ │ │ vstmia r1!, {d12} │ │ │ │ - bne.w 677d0 │ │ │ │ + bne.w 6c9fc │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d14} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - mvn.w sl, #23 │ │ │ │ - vldr d13, [pc, #392] @ 67ad0 │ │ │ │ - mov lr, r7 │ │ │ │ - vldr d0, [pc, #392] @ 67ad8 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - vldr d1, [pc, #396] @ 67ae0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d13, [pc, #400] @ 6cd20 │ │ │ │ vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mov.w fp, r7, lsl #3 │ │ │ │ + vldr d0, [pc, #392] @ 6cd28 │ │ │ │ str r3, [sp, #4] │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ + vldr d1, [pc, #396] @ 6cd30 │ │ │ │ + mov.w r9, r5, lsl #2 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ vldr d7, [r2] │ │ │ │ - add.w r7, r8, r6, lsl #5 │ │ │ │ - mov.w ip, r6, lsl #3 │ │ │ │ - subs.w fp, fp, #1 │ │ │ │ - mla r3, r3, r5, r2 │ │ │ │ + add.w r7, ip, r6, lsl #5 │ │ │ │ + add ip, fp │ │ │ │ + add.w r3, r9, r5 │ │ │ │ + mov.w sl, r6, lsl #3 │ │ │ │ + sub.w r9, r5, r9 │ │ │ │ + add.w r3, r2, r3, lsl #3 │ │ │ │ + add r2, fp │ │ │ │ + mov.w r9, r9, lsl #3 │ │ │ │ vldr d6, [r3] │ │ │ │ + str r3, [sp, #0] │ │ │ │ + sub.w r3, r6, r6, lsl #2 │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ vsub.f64 d12, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [r7] │ │ │ │ - mla r7, sl, r6, r7 │ │ │ │ - eor.w r6, r6, r9 │ │ │ │ + add.w r7, r7, r3, lsl #3 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ vldr d5, [r7] │ │ │ │ - add r7, ip │ │ │ │ + add r7, sl │ │ │ │ vldr d3, [r7] │ │ │ │ - add r7, ip │ │ │ │ - mov.w ip, r5, lsl #3 │ │ │ │ + add r7, sl │ │ │ │ + add r3, r9 │ │ │ │ + vldr d11, [r7] │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d11, [r7] │ │ │ │ - mul.w r7, sl, r5 │ │ │ │ - eor.w r5, r5, r9 │ │ │ │ + vldr d5, [r3] │ │ │ │ add r3, r7 │ │ │ │ vsub.f64 d8, d3, d11 │ │ │ │ vadd.f64 d11, d3, d11 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, ip │ │ │ │ vldr d3, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vldr d10, [r3] │ │ │ │ add r3, r7 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add r3, r9 │ │ │ │ + mov.w r9, r4, lsl #5 │ │ │ │ vsub.f64 d2, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, r1, r4, lsl #4 │ │ │ │ vsub.f64 d9, d10, d3 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ vadd.f64 d10, d2, d9 │ │ │ │ @@ -114114,212 +116779,209 @@ │ │ │ │ vadd.f64 d3, d10, d10 │ │ │ │ vmul.f64 d9, d9, d13 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ vadd.f64 d3, d3, d12 │ │ │ │ vmls.f64 d12, d10, d14 │ │ │ │ vstr d3, [r3] │ │ │ │ vadd.f64 d3, d2, d2 │ │ │ │ - mov.w r3, r4, lsl #3 │ │ │ │ - add.w r7, r0, r3 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vmls.f64 d7, d2, d14 │ │ │ │ vstr d3, [r0] │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - vmla.f64 d4, d8, d1 │ │ │ │ - vnmls.f64 d3, d8, d0 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ + vnmls.f64 d3, d8, d0 │ │ │ │ + vmla.f64 d4, d8, d1 │ │ │ │ vsub.f64 d5, d2, d3 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vstr d5, [r7] │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ - add r7, r3 │ │ │ │ + add r3, r7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - add r3, r1 │ │ │ │ - vstr d5, [r7] │ │ │ │ - mov.w r7, r4, lsl #5 │ │ │ │ - add.w ip, r0, r7 │ │ │ │ - str r7, [sp, #0] │ │ │ │ - mov.w r7, #24 │ │ │ │ + add r7, r1 │ │ │ │ + vstr d5, [r3] │ │ │ │ + add.w r3, r0, r9 │ │ │ │ vsub.f64 d5, d12, d9 │ │ │ │ vadd.f64 d9, d9, d12 │ │ │ │ - vstr d3, [ip] │ │ │ │ - mul.w ip, r7, r4 │ │ │ │ - eor.w r4, r4, r9 │ │ │ │ - add.w r7, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - add r0, lr │ │ │ │ - vstr d7, [r7] │ │ │ │ + add r9, r1 │ │ │ │ + vstr d3, [r3] │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w sl, r0, r3 │ │ │ │ + add r3, r1 │ │ │ │ + vstr d7, [sl] │ │ │ │ vmul.f64 d7, d6, d1 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - vmla.f64 d6, d11, d1 │ │ │ │ - add r7, r1 │ │ │ │ vnmls.f64 d7, d11, d0 │ │ │ │ + vmla.f64 d6, d11, d1 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d4, [ip] │ │ │ │ + vstr d4, [r3] │ │ │ │ vadd.f64 d4, d6, d9 │ │ │ │ vsub.f64 d9, d9, d6 │ │ │ │ - vstr d4, [r7] │ │ │ │ - vstr d7, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ + add r0, r3 │ │ │ │ + vstr d4, [r9] │ │ │ │ + vstr d7, [r7] │ │ │ │ vstr d9, [r1] │ │ │ │ - add r1, lr │ │ │ │ - add r2, r3 │ │ │ │ - add r8, r3 │ │ │ │ - bne.w 6795c │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d14} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + add r1, r3 │ │ │ │ + bne.w 6cba6 │ │ │ │ + b.n 6cb70 │ │ │ │ nop │ │ │ │ - b.w ff510202 │ │ │ │ - b.n 681c6 │ │ │ │ + b.w ff515452 │ │ │ │ + b.n 6d416 │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #242 @ 0xf2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ - strb r6, [r6, #16] │ │ │ │ + str r1, [sp, #1016] @ 0x3f8 │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00067af0 : │ │ │ │ - ldr r2, [pc, #8] @ (67afc ) │ │ │ │ - ldr r1, [pc, #12] @ (67b00 ) │ │ │ │ +0006cd40 : │ │ │ │ + ldr r2, [pc, #8] @ (6cd4c ) │ │ │ │ + ldr r1, [pc, #12] @ (6cd50 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldrb r0, [r6, r4] │ │ │ │ + ldrb r0, [r4, #11] │ │ │ │ movs r3, r0 │ │ │ │ - stc2 15, cr15, [r7], {255} @ 0xff │ │ │ │ + mrrc2 15, 15, pc, r7, cr15 @ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #832] @ 67e50 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #76 @ 0x4c │ │ │ │ - add r8, pc │ │ │ │ + ldr.w r8, [pc, #852] @ 6d0c8 │ │ │ │ ldrd r5, lr, [sp, #184] @ 0xb8 │ │ │ │ ldrd r4, r6, [sp, #176] @ 0xb0 │ │ │ │ - cmp.w lr, #0 │ │ │ │ + add r8, pc │ │ │ │ ldr r7, [sp, #192] @ 0xc0 │ │ │ │ - ble.w 67df0 │ │ │ │ - ldr.w r9, [pc, #808] @ 67e54 │ │ │ │ + cmp.w lr, #0 │ │ │ │ + ble.w 6d056 │ │ │ │ + ldr.w r9, [pc, #832] @ 6d0cc │ │ │ │ mov ip, r3 │ │ │ │ ldr.w r3, [r8, r9] │ │ │ │ ldr.w r8, [r3] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ cmp r3, #1 │ │ │ │ it eq │ │ │ │ cmpeq r7, #1 │ │ │ │ - bne.w 67e58 │ │ │ │ - vldr d15, [pc, #696] @ 67e00 │ │ │ │ - vldr d13, [pc, #700] @ 67e08 │ │ │ │ - vldr d11, [pc, #704] @ 67e10 │ │ │ │ - vldr d14, [pc, #708] @ 67e18 │ │ │ │ - vldr d12, [pc, #712] @ 67e20 │ │ │ │ - mov.w r9, r5, lsl #4 │ │ │ │ - mov.w sl, r5, lsl #3 │ │ │ │ - add.w r3, ip, r9 │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d0, [pc, #704] @ 67e28 │ │ │ │ - mov.w fp, r4, lsl #4 │ │ │ │ - vldr d9, [pc, #704] @ 67e30 │ │ │ │ + bne.w 6d0d0 │ │ │ │ + vldr d15, [pc, #720] @ 6d078 │ │ │ │ + vldr d13, [pc, #724] @ 6d080 │ │ │ │ + vldr d11, [pc, #728] @ 6d088 │ │ │ │ + vldr d14, [pc, #732] @ 6d090 │ │ │ │ + vldr d12, [pc, #736] @ 6d098 │ │ │ │ + mov.w r7, r5, lsl #4 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ + mov.w r9, r5, lsl #3 │ │ │ │ + vldr d0, [pc, #728] @ 6d0a0 │ │ │ │ + add.w r3, ip, r7 │ │ │ │ + add.w sl, r5, r5, lsl #1 │ │ │ │ add.w ip, ip, #8 │ │ │ │ + vldr d9, [pc, #720] @ 6d0a8 │ │ │ │ + mov.w fp, r4, lsl #4 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ vldr d7, [r3] │ │ │ │ - sub.w r3, r3, sl │ │ │ │ - vldr d8, [pc, #696] @ 67e38 │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ - vldr d10, [pc, #696] @ 67e40 │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ vldr d5, [r3] │ │ │ │ - mla r3, r7, r5, r3 │ │ │ │ - vmul.f64 d2, d7, d0 │ │ │ │ - mul.w r7, r4, r7 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ + add.w r3, r3, sl, lsl #3 │ │ │ │ + mov.w sl, r4, lsl #3 │ │ │ │ + vldr d8, [pc, #696] @ 6d0b0 │ │ │ │ vldr d4, [r3] │ │ │ │ - add r3, sl │ │ │ │ - mov.w sl, r4, lsl #5 │ │ │ │ + add r3, r9 │ │ │ │ + vmul.f64 d2, d7, d0 │ │ │ │ + mov.w r9, r4, lsl #5 │ │ │ │ vldr d3, [r3] │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ - vmla.f64 d2, d4, d8 │ │ │ │ - mov.w r9, r6, lsl #3 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ + mov.w r7, r6, lsl #3 │ │ │ │ vldr d6, [r3] │ │ │ │ - vmul.f64 d1, d3, d9 │ │ │ │ - add.w r3, r2, r9 │ │ │ │ + add.w r3, r2, r7 │ │ │ │ add.w r2, r2, #8 │ │ │ │ + vldr d10, [pc, #664] @ 6d0b8 │ │ │ │ + vmla.f64 d2, d4, d8 │ │ │ │ + vmul.f64 d1, d3, d9 │ │ │ │ vmla.f64 d1, d6, d10 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ vmul.f64 d1, d4, d15 │ │ │ │ - vmls.f64 d2, d5, d15 │ │ │ │ vmla.f64 d1, d6, d0 │ │ │ │ + vmls.f64 d2, d5, d15 │ │ │ │ vstr d2, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d2, d7, d9 │ │ │ │ vmla.f64 d2, d3, d8 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ vmul.f64 d1, d3, d10 │ │ │ │ - vmls.f64 d2, d5, d10 │ │ │ │ vmla.f64 d1, d4, d0 │ │ │ │ + vmls.f64 d2, d5, d10 │ │ │ │ vstr d2, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d2, d7, d15 │ │ │ │ vmla.f64 d2, d6, d8 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmul.f64 d2, d6, d9 │ │ │ │ - vmls.f64 d1, d5, d9 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vmla.f64 d6, d4, d9 │ │ │ │ + vmls.f64 d1, d5, d9 │ │ │ │ vmla.f64 d2, d4, d10 │ │ │ │ + vmla.f64 d6, d4, d9 │ │ │ │ vstr d1, [sp, #16] │ │ │ │ vmul.f64 d1, d5, d0 │ │ │ │ vmla.f64 d1, d7, d8 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vnmls.f64 d7, d3, d0 │ │ │ │ vldr d0, [r3] │ │ │ │ add.w r3, r3, r6, lsl #5 │ │ │ │ eor.w r6, r6, r8 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ vmla.f64 d2, d3, d15 │ │ │ │ vldr d3, [r2, #-8] │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ vmls.f64 d4, d5, d8 │ │ │ │ vldr d8, [r3] │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ vmov.f64 d5, d3 │ │ │ │ - vstr d2, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d7, d8, d11 │ │ │ │ - vldr d2, [pc, #472] @ 67e48 │ │ │ │ vldr d9, [r3] │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ vldr d10, [r3] │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ + add.w r7, r4, r4, lsl #1 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + vldr d1, [r3] │ │ │ │ + vmul.f64 d7, d8, d11 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vldr d2, [pc, #456] @ 6d0c0 │ │ │ │ vnmls.f64 d7, d9, d13 │ │ │ │ + vmla.f64 d5, d1, d14 │ │ │ │ vstr d4, [sp, #32] │ │ │ │ vmov.f64 d4, d3 │ │ │ │ - mov.w r9, r4, lsl #3 │ │ │ │ - vldr d1, [r3] │ │ │ │ + vmla.f64 d4, d0, d14 │ │ │ │ vmul.f64 d6, d10, d2 │ │ │ │ vmla.f64 d6, d0, d12 │ │ │ │ - vmla.f64 d4, d0, d14 │ │ │ │ - add.w r3, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ - vmla.f64 d5, d1, d14 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vmov.f64 d7, d3 │ │ │ │ - vmla.f64 d7, d10, d14 │ │ │ │ vmul.f64 d6, d8, d2 │ │ │ │ + vmla.f64 d7, d10, d14 │ │ │ │ vstr d5, [sp, #8] │ │ │ │ vmul.f64 d5, d9, d12 │ │ │ │ vnmls.f64 d6, d9, d14 │ │ │ │ vnmls.f64 d5, d8, d13 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vmul.f64 d7, d1, d11 │ │ │ │ vmla.f64 d7, d0, d2 │ │ │ │ @@ -114332,89 +116994,94 @@ │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vmov.f64 d6, d2 │ │ │ │ vstr d7, [sp] │ │ │ │ vmul.f64 d7, d8, d12 │ │ │ │ vnmls.f64 d7, d1, d13 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vmul.f64 d4, d9, d2 │ │ │ │ - vmla.f64 d4, d10, d11 │ │ │ │ vmul.f64 d2, d9, d11 │ │ │ │ + vmla.f64 d4, d10, d11 │ │ │ │ vnmls.f64 d2, d8, d14 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vmov.f64 d4, d3 │ │ │ │ vmla.f64 d4, d0, d13 │ │ │ │ vstr d7, [sp, #24] │ │ │ │ vldr d7, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d2, d2, d4 │ │ │ │ vmul.f64 d4, d10, d12 │ │ │ │ vmla.f64 d4, d1, d6 │ │ │ │ vldr d6, [sp, #8] │ │ │ │ vsub.f64 d4, d2, d4 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vldr d6, [sp, #16] │ │ │ │ vstr d2, [r3] │ │ │ │ - add r3, r9 │ │ │ │ + add r3, sl │ │ │ │ vldr d2, [sp] │ │ │ │ vsub.f64 d2, d2, d6 │ │ │ │ vldr d6, [sp, #48] @ 0x30 │ │ │ │ vstr d2, [r3] │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ sub.w r3, r3, fp │ │ │ │ add fp, r1 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vstr d2, [r3] │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ + sub.w r3, r3, sl │ │ │ │ + add sl, r1 │ │ │ │ vldr d2, [sp, #8] │ │ │ │ - add r9, r1 │ │ │ │ vadd.f64 d2, d2, d7 │ │ │ │ vstr d2, [fp] │ │ │ │ vldr d2, [sp, #32] │ │ │ │ vstr d5, [r7] │ │ │ │ vadd.f64 d5, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vstr d5, [r3] │ │ │ │ - add r3, sl │ │ │ │ + add r3, r9 │ │ │ │ + add r9, r1 │ │ │ │ vldr d6, [sp, #16] │ │ │ │ - add sl, r1 │ │ │ │ - vldr d7, [sp] │ │ │ │ add.w r1, r1, #8 │ │ │ │ + vldr d7, [sp] │ │ │ │ vldr d5, [sp, #24] │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ vldr d7, [sp, #40] @ 0x28 │ │ │ │ - vstr d6, [r9] │ │ │ │ + vstr d6, [sl] │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ vstr d6, [r3] │ │ │ │ vstr d7, [r1, #-8] │ │ │ │ vadd.f64 d7, d1, d0 │ │ │ │ - vstr d4, [sl] │ │ │ │ + vstr d4, [r9] │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstmia r0!, {d7} │ │ │ │ - bne.w 67b58 │ │ │ │ + bne.w 6cdb8 │ │ │ │ add sp, #76 @ 0x4c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ldrh r7, [r7, #44] @ 0x2c │ │ │ │ ldc2l 7, cr0, [r6, #-924]! @ 0xfffffc64 │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ asrs r6, r6, #10 │ │ │ │ - bls.n 67d9c │ │ │ │ + bls.n 6d014 │ │ │ │ str r6, [sp, #160] @ 0xa0 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ add fp, fp │ │ │ │ str r7, [r1, #64] @ 0x40 │ │ │ │ adds r7, #95 @ 0x5f │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ - bcs.w a2ce4 │ │ │ │ + bcs.w a7f5c │ │ │ │ @ instruction: 0xeb8c3ffa │ │ │ │ str r7, [r2, r1] │ │ │ │ ldr r3, [sp, #820] @ 0x334 │ │ │ │ push {r1, r3, r5} │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ ldr r3, [r1, r0] │ │ │ │ ldrh.w r4, [fp, #3309] @ 0xced │ │ │ │ @@ -114424,1485 +117091,1522 @@ │ │ │ │ add r4, sp, #632 @ 0x278 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ cmp r4, #19 │ │ │ │ ldrh r6, [r5, #54] @ 0x36 │ │ │ │ subs r4, r6, r6 │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ cmp r0, #161 @ 0xa1 │ │ │ │ - cbnz r2, 67e94 │ │ │ │ + cbnz r2, 6d10c │ │ │ │ cmp r7, #25 │ │ │ │ subs r7, #248 @ 0xf8 │ │ │ │ ldr r7, [r0, r2] │ │ │ │ ldrb r7, [r6, #29] │ │ │ │ teq lr, #124928 @ 0x1e800 │ │ │ │ - strb r6, [r5, #2] │ │ │ │ + ldrh r6, [r0, #50] @ 0x32 │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d15, [pc, #692] @ 68110 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - vldr d13, [pc, #696] @ 68118 │ │ │ │ - vldr d11, [pc, #700] @ 68120 │ │ │ │ - vldr d14, [pc, #704] @ 68128 │ │ │ │ - vldr d12, [pc, #708] @ 68130 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d15, [pc, #688] @ 6d388 │ │ │ │ + vldr d13, [pc, #692] @ 6d390 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ - lsls r3, r7, #3 │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ + vldr d11, [pc, #692] @ 6d398 │ │ │ │ + vldr d14, [pc, #696] @ 6d3a0 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ - mov.w r9, r5, lsl #4 │ │ │ │ - mov.w sl, r5, lsl #3 │ │ │ │ - add.w r3, ip, r9 │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d0, [pc, #692] @ 68138 │ │ │ │ - mov.w fp, r4, lsl #4 │ │ │ │ - vldr d9, [pc, #692] @ 68140 │ │ │ │ + vldr d12, [pc, #696] @ 6d3a8 │ │ │ │ + mov.w r7, r5, lsl #4 │ │ │ │ subs.w lr, lr, #1 │ │ │ │ + mov.w r9, r5, lsl #3 │ │ │ │ + vldr d0, [pc, #688] @ 6d3b0 │ │ │ │ + add.w r3, ip, r7 │ │ │ │ + add.w sl, r5, r5, lsl #1 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ + vldr d9, [pc, #680] @ 6d3b8 │ │ │ │ + mov.w fp, r4, lsl #4 │ │ │ │ vldr d6, [r3] │ │ │ │ - sub.w r3, r3, sl │ │ │ │ - vldr d8, [pc, #684] @ 68148 │ │ │ │ - vldr d10, [pc, #688] @ 68150 │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ vldr d5, [r3] │ │ │ │ - mla r3, r7, r5, r3 │ │ │ │ - mul.w r7, r4, r7 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add r3, sl │ │ │ │ + add.w r3, r3, sl, lsl #3 │ │ │ │ mov.w sl, r4, lsl #5 │ │ │ │ + vldr d8, [pc, #660] @ 6d3c0 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add r3, r9 │ │ │ │ + mov.w r9, r4, lsl #3 │ │ │ │ vldr d4, [r3] │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ - vmul.f64 d2, d7, d0 │ │ │ │ - mov.w r9, r6, lsl #3 │ │ │ │ - vmla.f64 d2, d6, d8 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ + mov.w r7, r6, lsl #3 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, r2, r9 │ │ │ │ + add.w r3, r2, r7 │ │ │ │ + vldr d10, [pc, #636] @ 6d3c8 │ │ │ │ + vmul.f64 d2, d7, d0 │ │ │ │ vmul.f64 d1, d3, d9 │ │ │ │ + vmla.f64 d2, d6, d8 │ │ │ │ vmla.f64 d1, d4, d10 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ vmul.f64 d1, d3, d8 │ │ │ │ - vmls.f64 d2, d5, d15 │ │ │ │ vmla.f64 d1, d7, d15 │ │ │ │ + vmls.f64 d2, d5, d15 │ │ │ │ vstr d2, [sp, #24] │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmla.f64 d2, d6, d10 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ vmul.f64 d1, d7, d8 │ │ │ │ - vmls.f64 d2, d5, d9 │ │ │ │ vmla.f64 d1, d4, d9 │ │ │ │ + vmls.f64 d2, d5, d9 │ │ │ │ vstr d2, [sp, #8] │ │ │ │ vmul.f64 d2, d3, d0 │ │ │ │ vmla.f64 d2, d6, d15 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ vmul.f64 d1, d7, d9 │ │ │ │ - vmls.f64 d2, d5, d10 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vmla.f64 d7, d3, d15 │ │ │ │ vmla.f64 d1, d3, d10 │ │ │ │ + vmls.f64 d2, d5, d10 │ │ │ │ + vmla.f64 d7, d3, d15 │ │ │ │ vstr d2, [sp, #16] │ │ │ │ vmul.f64 d2, d6, d0 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ - vmla.f64 d2, d5, d8 │ │ │ │ vnmls.f64 d6, d4, d8 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, r3, r6, lsl #5 │ │ │ │ - eor.w r6, r6, r8 │ │ │ │ - vldr d9, [r3] │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ - vadd.f64 d2, d2, d1 │ │ │ │ + vmla.f64 d2, d5, d8 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + vadd.f64 d2, d2, d1 │ │ │ │ vmls.f64 d7, d5, d0 │ │ │ │ vldr d0, [r3] │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ + add.w r3, r3, r6, lsl #5 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ + vldr d2, [pc, #496] @ 6d3d0 │ │ │ │ + vldr d8, [r3] │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ vmla.f64 d1, d4, d15 │ │ │ │ - vmul.f64 d5, d9, d11 │ │ │ │ + vldr d9, [r3] │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ vldr d4, [r2] │ │ │ │ vldr d10, [r3] │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ - vldr d2, [pc, #464] @ 68158 │ │ │ │ - mov.w r9, r4, lsl #3 │ │ │ │ - vnmls.f64 d5, d0, d13 │ │ │ │ - vmov.f64 d6, d4 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ + vmul.f64 d5, d8, d11 │ │ │ │ + add.w r7, r4, r4, lsl #1 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ vldr d3, [r3] │ │ │ │ - vmla.f64 d6, d10, d14 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vmov.f64 d6, d4 │ │ │ │ + vnmls.f64 d5, d9, d13 │ │ │ │ + vstr d1, [sp, #32] │ │ │ │ + add.w r3, r0, r7 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d7, d4 │ │ │ │ - add.w r3, r0, r7 │ │ │ │ add r7, r1 │ │ │ │ - vmla.f64 d7, d3, d14 │ │ │ │ - vstr d1, [sp, #32] │ │ │ │ + vmla.f64 d6, d10, d14 │ │ │ │ vmov.f64 d1, d3 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ + vmla.f64 d7, d3, d14 │ │ │ │ vstr d1, [sp] │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vmul.f64 d7, d8, d2 │ │ │ │ + vmul.f64 d7, d0, d2 │ │ │ │ vmla.f64 d7, d10, d12 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vmul.f64 d7, d0, d2 │ │ │ │ - vnmls.f64 d7, d9, d13 │ │ │ │ + vmul.f64 d7, d9, d2 │ │ │ │ + vnmls.f64 d7, d8, d13 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vmul.f64 d6, d8, d12 │ │ │ │ + vmul.f64 d6, d0, d12 │ │ │ │ vmla.f64 d6, d3, d11 │ │ │ │ vmov.f64 d3, d4 │ │ │ │ vmla.f64 d3, d10, d13 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vmul.f64 d6, d9, d12 │ │ │ │ - vnmls.f64 d6, d0, d14 │ │ │ │ + vmul.f64 d6, d8, d12 │ │ │ │ + vnmls.f64 d6, d9, d14 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vmul.f64 d3, d8, d11 │ │ │ │ + vmul.f64 d3, d0, d11 │ │ │ │ vmla.f64 d3, d1, d2 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vmul.f64 d3, d9, d2 │ │ │ │ + vmul.f64 d3, d8, d2 │ │ │ │ vnmls.f64 d3, d1, d13 │ │ │ │ vmov.f64 d1, d4 │ │ │ │ - vmla.f64 d1, d8, d14 │ │ │ │ + vmla.f64 d1, d0, d14 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vmul.f64 d1, d10, d11 │ │ │ │ - vmla.f64 d1, d0, d12 │ │ │ │ + vmla.f64 d1, d9, d12 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vmov.f64 d1, d4 │ │ │ │ - vmla.f64 d1, d8, d13 │ │ │ │ + vmla.f64 d1, d0, d13 │ │ │ │ vstr d3, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d3, d0, d11 │ │ │ │ - vnmls.f64 d3, d9, d14 │ │ │ │ + vmul.f64 d3, d9, d11 │ │ │ │ + vnmls.f64 d3, d8, d14 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vldr d1, [sp] │ │ │ │ vmul.f64 d1, d1, d12 │ │ │ │ vmla.f64 d1, d10, d2 │ │ │ │ vsub.f64 d2, d3, d1 │ │ │ │ vldr d1, [sp, #24] │ │ │ │ vsub.f64 d3, d5, d1 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ vstr d3, [r3] │ │ │ │ add r3, r9 │ │ │ │ vldr d3, [sp, #16] │ │ │ │ vsub.f64 d3, d6, d3 │ │ │ │ vstr d3, [r3] │ │ │ │ sub.w r3, r3, fp │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ add fp, r1 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vstr d3, [r3] │ │ │ │ sub.w r3, r3, r9 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ add r9, r1 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ vstr d5, [fp] │ │ │ │ vldr d5, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #16] │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ vstr d7, [r7] │ │ │ │ vadd.f64 d7, d5, d2 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ vstr d7, [r3] │ │ │ │ add r3, sl │ │ │ │ - vstr d6, [r9] │ │ │ │ add sl, r1 │ │ │ │ + vstr d6, [r9] │ │ │ │ vldr d6, [sp, #32] │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ vldr d1, [sp] │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d7, d6, d3 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d3, d6 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ vstr d7, [r1] │ │ │ │ - vadd.f64 d7, d8, d1 │ │ │ │ + vadd.f64 d7, d0, d1 │ │ │ │ add r1, r3 │ │ │ │ vstr d2, [sl] │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ - vadd.f64 d7, d7, d0 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ + vadd.f64 d7, d7, d8 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d7, [r0] │ │ │ │ add r0, r3 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ add r2, r3 │ │ │ │ add ip, r3 │ │ │ │ - bne.w 67e74 │ │ │ │ - add sp, #76 @ 0x4c │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + bne.w 6d0f0 │ │ │ │ + b.n 6d056 │ │ │ │ nop.w │ │ │ │ ldrh r7, [r7, #44] @ 0x2c │ │ │ │ ldc2l 7, cr0, [r6, #-924]! @ 0xfffffc64 │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ asrs r6, r6, #10 │ │ │ │ - bls.n 680ac │ │ │ │ + bls.n 6d324 │ │ │ │ str r6, [sp, #160] @ 0xa0 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ add fp, fp │ │ │ │ str r7, [r1, #64] @ 0x40 │ │ │ │ adds r7, #95 @ 0x5f │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ - bcs.w a2ff4 │ │ │ │ + bcs.w a826c │ │ │ │ @ instruction: 0xeb8c3ffa │ │ │ │ ldr r7, [r0, r2] │ │ │ │ ldrb r7, [r6, #29] │ │ │ │ teq lr, #124928 @ 0x1e800 │ │ │ │ cmp r4, #19 │ │ │ │ ldrh r6, [r5, #54] @ 0x36 │ │ │ │ subs r4, r6, r6 │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ cmp r0, #161 @ 0xa1 │ │ │ │ - cbnz r2, 68194 │ │ │ │ + cbnz r2, 6d40c │ │ │ │ cmp r7, #25 │ │ │ │ subs r7, #248 @ 0xf8 │ │ │ │ ldr r3, [r1, r0] │ │ │ │ ldrh.w r4, [fp, #3309] @ 0xced │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ cmn r7, r5 │ │ │ │ lsls r0, r7, #16 │ │ │ │ add r4, sp, #632 @ 0x278 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ str r7, [r2, r1] │ │ │ │ ldr r3, [sp, #820] @ 0x334 │ │ │ │ push {r1, r3, r5} │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ │ │ │ │ -00068160 : │ │ │ │ - ldr r2, [pc, #8] @ (6816c ) │ │ │ │ - ldr r1, [pc, #12] @ (68170 ) │ │ │ │ +0006d3d8 : │ │ │ │ + ldr r2, [pc, #8] @ (6d3e4 ) │ │ │ │ + ldr r1, [pc, #12] @ (6d3e8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldrsb r0, [r6, r3] │ │ │ │ + strb r0, [r7, #17] │ │ │ │ movs r3, r0 │ │ │ │ - pli [pc, #4095] @ 69173 │ │ │ │ + ldr??.w pc, [r7, #255]! │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov sl, r3 │ │ │ │ - ldr.w ip, [pc, #952] @ 68538 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #20 │ │ │ │ - add ip, pc │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ + ldr.w ip, [pc, #984] @ 6d7e8 │ │ │ │ + ldrd r6, r3, [sp, #128] @ 0x80 │ │ │ │ ldrd r4, r5, [sp, #120] @ 0x78 │ │ │ │ + add ip, pc │ │ │ │ + ldr r7, [sp, #136] @ 0x88 │ │ │ │ cmp r3, #0 │ │ │ │ - ldr r6, [sp, #128] @ 0x80 │ │ │ │ - ldr r7, [sp, #140] @ 0x8c │ │ │ │ - ble.w 68354 │ │ │ │ - ldr.w lr, [pc, #928] @ 6853c │ │ │ │ + ble.w 6d5f8 │ │ │ │ + ldr.w lr, [pc, #968] @ 6d7ec │ │ │ │ ldr.w r3, [ip, lr] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #8] │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ - cmp r7, #1 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + ldr r3, [sp, #140] @ 0x8c │ │ │ │ + cmp r3, #1 │ │ │ │ it eq │ │ │ │ - cmpeq r3, #1 │ │ │ │ - bne.w 6835e │ │ │ │ - mov.w lr, #24 │ │ │ │ - vldr d8, [pc, #888] @ 68530 │ │ │ │ - mov r9, r2 │ │ │ │ - mul.w r3, lr, r5 │ │ │ │ - mov.w ip, r5, lsl #4 │ │ │ │ - lsls r2, r5, #5 │ │ │ │ - mul.w fp, lr, r6 │ │ │ │ - mov r7, r3 │ │ │ │ - add r3, r9 │ │ │ │ - str r2, [sp, #4] │ │ │ │ - mov.w r8, r6, lsl #4 │ │ │ │ - vldmia r9!, {d11} │ │ │ │ + cmpeq r7, #1 │ │ │ │ + bne.w 6d614 │ │ │ │ + vldr d8, [pc, #932] @ 6d7e0 │ │ │ │ + add.w ip, r5, r5, lsl #1 │ │ │ │ + mov.w sl, r5, lsl #4 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + mov.w r8, r5, lsl #5 │ │ │ │ + add.w r3, r2, ip │ │ │ │ + add.w lr, r6, r6, lsl #1 │ │ │ │ + vldmia r2!, {d11} │ │ │ │ + mov.w fp, r6, lsl #4 │ │ │ │ vldr d9, [r3] │ │ │ │ - add r3, ip │ │ │ │ + add r3, sl │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ vldr d2, [r3] │ │ │ │ - subs r3, r3, r2 │ │ │ │ - add.w r2, sl, fp │ │ │ │ - vadd.f64 d15, d9, d9 │ │ │ │ - add.w sl, sl, #8 │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ + add.w r7, r9, lr │ │ │ │ + add.w r9, r9, #8 │ │ │ │ vldr d7, [r3] │ │ │ │ - add r3, r7 │ │ │ │ + add r3, ip │ │ │ │ + mov.w ip, r4, lsl #4 │ │ │ │ + vldr d1, [r3] │ │ │ │ + add r3, sl │ │ │ │ + vadd.f64 d15, d9, d9 │ │ │ │ + vldr d10, [r3] │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ vadd.f64 d6, d7, d2 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add r2, r8 │ │ │ │ - vldr d1, [r3] │ │ │ │ - add r3, ip │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ - vldr d5, [r2] │ │ │ │ - sub.w r2, r2, r6, lsl #5 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add r7, fp │ │ │ │ vsub.f64 d3, d11, d1 │ │ │ │ - vldr d10, [r3] │ │ │ │ vadd.f64 d1, d1, d1 │ │ │ │ + vldr d5, [r7] │ │ │ │ + sub.w r7, r7, r6, lsl #5 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add r7, lr │ │ │ │ vsub.f64 d15, d15, d6 │ │ │ │ - vldr d4, [r2] │ │ │ │ - add r2, fp │ │ │ │ vadd.f64 d6, d6, d9 │ │ │ │ + mov.w lr, r4, lsl #3 │ │ │ │ vmul.f64 d2, d2, d8 │ │ │ │ + vadd.f64 d11, d1, d11 │ │ │ │ vadd.f64 d12, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ - sub.w r2, r2, r8 │ │ │ │ - vadd.f64 d11, d1, d11 │ │ │ │ + vldr d4, [r7] │ │ │ │ + sub.w r7, r7, fp │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ - vldr d0, [r2] │ │ │ │ + vldr d0, [r7] │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ vmul.f64 d14, d5, d8 │ │ │ │ vadd.f64 d5, d7, d7 │ │ │ │ vsub.f64 d7, d7, d12 │ │ │ │ - subs r3, r3, r2 │ │ │ │ vmul.f64 d0, d0, d8 │ │ │ │ vsub.f64 d13, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ vldr d4, [r3] │ │ │ │ - mul.w r3, lr, r4 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ vadd.f64 d5, d5, d12 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ - adds r2, r0, r3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r7, r0, r3 │ │ │ │ vsub.f64 d1, d10, d4 │ │ │ │ vadd.f64 d4, d4, d4 │ │ │ │ vadd.f64 d4, d4, d10 │ │ │ │ vadd.f64 d10, d1, d0 │ │ │ │ vsub.f64 d1, d1, d0 │ │ │ │ vadd.f64 d0, d4, d11 │ │ │ │ vsub.f64 d11, d11, d4 │ │ │ │ vsub.f64 d9, d0, d6 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vadd.f64 d0, d1, d3 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add.w r2, r0, ip │ │ │ │ + vstr d9, [r7] │ │ │ │ + add.w r7, r0, lr │ │ │ │ + add lr, r1 │ │ │ │ vstr d6, [r0] │ │ │ │ vsub.f64 d6, d15, d14 │ │ │ │ vadd.f64 d14, d14, d15 │ │ │ │ - add ip, r1 │ │ │ │ vsub.f64 d9, d0, d6 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vstr d9, [r2] │ │ │ │ - add r2, r3 │ │ │ │ + vstr d9, [r7] │ │ │ │ + add r7, r3 │ │ │ │ add r3, r1 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d6, [r7] │ │ │ │ vsub.f64 d6, d5, d2 │ │ │ │ - lsls r2, r4, #4 │ │ │ │ + add.w r7, r1, ip │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - adds r7, r1, r2 │ │ │ │ - add r2, r0 │ │ │ │ vsub.f64 d1, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vstr d1, [r7] │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ - mul.w r7, r7, r4 │ │ │ │ + add.w r7, r4, r4, lsl #2 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ add.w r8, r1, r7 │ │ │ │ add r7, r0 │ │ │ │ - adds r0, #8 │ │ │ │ vstr d6, [r8] │ │ │ │ vsub.f64 d6, d13, d10 │ │ │ │ vadd.f64 d10, d10, d13 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vsub.f64 d6, d11, d7 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ vstr d3, [r1] │ │ │ │ vstr d5, [r3] │ │ │ │ add.w r3, r1, r4, lsl #5 │ │ │ │ - adds r1, #8 │ │ │ │ + add.w r1, r1, #8 │ │ │ │ vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - vstr d7, [ip] │ │ │ │ + add.w r3, r0, ip │ │ │ │ + add.w r0, r0, #8 │ │ │ │ + vstr d7, [lr] │ │ │ │ vsub.f64 d7, d10, d14 │ │ │ │ vadd.f64 d14, d14, d10 │ │ │ │ - eors r4, r3 │ │ │ │ - eors r5, r3 │ │ │ │ - eors r6, r3 │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ vstr d7, [r7] │ │ │ │ + vstr d14, [r3] │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + eor.w r4, r4, r3 │ │ │ │ + eor.w r5, r5, r3 │ │ │ │ + eor.w r6, r6, r3 │ │ │ │ + ldr r3, [sp, #132] @ 0x84 │ │ │ │ subs r3, #1 │ │ │ │ - vstr d14, [r2] │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ - bne.w 681bc │ │ │ │ + bne.w 6d43e │ │ │ │ add sp, #20 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r3, r7, #3 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ - mov.w fp, #24 │ │ │ │ - vldr d8, [pc, #452] @ 68530 │ │ │ │ - mov r7, r2 │ │ │ │ - mov r9, sl │ │ │ │ - str r5, [sp, #124] @ 0x7c │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d8, [pc, #452] @ 6d7e0 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - ldr r3, [sp, #124] @ 0x7c │ │ │ │ - mov r5, r7 │ │ │ │ - mul.w sl, fp, r6 │ │ │ │ - mov.w r8, r6, lsl #4 │ │ │ │ - vldr d11, [r5] │ │ │ │ - mul.w r3, fp, r3 │ │ │ │ - mov r2, r3 │ │ │ │ - add r3, r7 │ │ │ │ - ldr r7, [sp, #124] @ 0x7c │ │ │ │ + add.w ip, r5, r5, lsl #1 │ │ │ │ + vldr d11, [r2] │ │ │ │ + mov.w sl, r5, lsl #4 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + mov.w r8, r5, lsl #5 │ │ │ │ + add.w r3, r2, ip │ │ │ │ + add.w lr, r6, r6, lsl #1 │ │ │ │ + mov.w fp, r6, lsl #4 │ │ │ │ vldr d4, [r3] │ │ │ │ - mov.w lr, r7, lsl #4 │ │ │ │ - mov.w ip, r7, lsl #5 │ │ │ │ - add r3, lr │ │ │ │ - add.w r7, r9, sl │ │ │ │ - vadd.f64 d14, d4, d4 │ │ │ │ + add r3, sl │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ vldr d6, [r3] │ │ │ │ - sub.w r3, r3, ip │ │ │ │ - vldr d5, [r7] │ │ │ │ - add r7, r8 │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ + add.w r7, r9, lr │ │ │ │ vldr d7, [r3] │ │ │ │ - add r3, r2 │ │ │ │ - vadd.f64 d1, d5, d5 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ + add r3, ip │ │ │ │ + mov.w ip, r4, lsl #4 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, fp │ │ │ │ + vadd.f64 d14, d4, d4 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add r3, sl │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r7] │ │ │ │ sub.w r7, r7, r6, lsl #5 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add r3, lr │ │ │ │ - mov.w lr, r4, lsl #3 │ │ │ │ - vldr d3, [r7] │ │ │ │ - add r7, sl │ │ │ │ vldr d10, [r3] │ │ │ │ - sub.w r3, r3, ip │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ + vadd.f64 d1, d5, d5 │ │ │ │ + vldr d3, [r7] │ │ │ │ + add r7, lr │ │ │ │ + mov.w lr, r4, lsl #3 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ vsub.f64 d14, d14, d9 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ vadd.f64 d12, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vsub.f64 d3, d11, d2 │ │ │ │ vadd.f64 d2, d2, d2 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ vadd.f64 d4, d4, d4 │ │ │ │ vmul.f64 d15, d7, d8 │ │ │ │ vldr d7, [r7] │ │ │ │ - sub.w r7, r7, r8 │ │ │ │ + sub.w r7, r7, fp │ │ │ │ vadd.f64 d11, d2, d11 │ │ │ │ vadd.f64 d1, d1, d12 │ │ │ │ + vldr d0, [r7] │ │ │ │ vsub.f64 d5, d5, d12 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vldr d0, [r7] │ │ │ │ + vmul.f64 d0, d0, d8 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vsub.f64 d13, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ - vmul.f64 d0, d0, d8 │ │ │ │ - mul.w r3, fp, r4 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r7, r0, r3 │ │ │ │ vsub.f64 d2, d10, d3 │ │ │ │ vadd.f64 d3, d3, d3 │ │ │ │ - adds r7, r0, r3 │ │ │ │ vadd.f64 d3, d3, d10 │ │ │ │ vadd.f64 d10, d0, d2 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vadd.f64 d0, d11, d3 │ │ │ │ vsub.f64 d11, d11, d3 │ │ │ │ vsub.f64 d9, d0, d4 │ │ │ │ vadd.f64 d0, d0, d4 │ │ │ │ vadd.f64 d4, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vstr d9, [r7] │ │ │ │ add.w r7, r0, lr │ │ │ │ + add lr, r1 │ │ │ │ vstr d0, [r0] │ │ │ │ vsub.f64 d0, d14, d15 │ │ │ │ vadd.f64 d14, d14, d15 │ │ │ │ - add lr, r1 │ │ │ │ vsub.f64 d9, d4, d0 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ vstr d9, [r7] │ │ │ │ add r7, r3 │ │ │ │ add r3, r1 │ │ │ │ vstr d4, [r7] │ │ │ │ vsub.f64 d4, d1, d6 │ │ │ │ - lsls r7, r4, #4 │ │ │ │ + add.w r7, r1, ip │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - add.w ip, r1, r7 │ │ │ │ - add r7, r0 │ │ │ │ + add ip, r0 │ │ │ │ vsub.f64 d2, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vstr d2, [ip] │ │ │ │ - mul.w ip, r2, r4 │ │ │ │ - mov r2, r5 │ │ │ │ - add.w r8, r1, ip │ │ │ │ - add ip, r0 │ │ │ │ + vstr d2, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #2 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w r8, r1, r7 │ │ │ │ + add r7, r0 │ │ │ │ vstr d7, [r8] │ │ │ │ vsub.f64 d7, d13, d10 │ │ │ │ vadd.f64 d13, d13, d10 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d4, [r1] │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d11, d5 │ │ │ │ add.w r3, r1, r4, lsl #5 │ │ │ │ vadd.f64 d11, d11, d5 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d13, d14 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ vadd.f64 d13, d13, d14 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ vstr d11, [lr] │ │ │ │ add r0, r3 │ │ │ │ add r1, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - vstr d7, [ip] │ │ │ │ + vstr d7, [r7] │ │ │ │ + vstr d13, [ip] │ │ │ │ add r2, r3 │ │ │ │ - vstr d13, [r7] │ │ │ │ add r9, r3 │ │ │ │ - mov r7, r2 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - ldr r2, [sp, #124] @ 0x7c │ │ │ │ - eors r4, r3 │ │ │ │ - eors r6, r3 │ │ │ │ - eors r2, r3 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + eor.w r4, r4, r3 │ │ │ │ + eor.w r5, r5, r3 │ │ │ │ + eor.w r6, r6, r3 │ │ │ │ ldr r3, [sp, #132] @ 0x84 │ │ │ │ - str r2, [sp, #124] @ 0x7c │ │ │ │ subs r3, #1 │ │ │ │ str r3, [sp, #132] @ 0x84 │ │ │ │ - bne.w 68376 │ │ │ │ - add sp, #20 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.w 6d624 │ │ │ │ + b.n 6d5f8 │ │ │ │ nop │ │ │ │ - ldr r4, [pc, #680] @ (687dc ) │ │ │ │ + ldr r4, [pc, #680] @ (6da8c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ - ldr r4, [r7, #32] │ │ │ │ + strh r4, [r5, #60] @ 0x3c │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00068540 : │ │ │ │ - ldr r2, [pc, #8] @ (6854c ) │ │ │ │ - ldr r1, [pc, #12] @ (68550 ) │ │ │ │ +0006d7f0 : │ │ │ │ + ldr r2, [pc, #8] @ (6d7fc ) │ │ │ │ + ldr r1, [pc, #12] @ (6d800 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - strh r0, [r0, r5] │ │ │ │ + strb r0, [r2, #2] │ │ │ │ movs r3, r0 │ │ │ │ - stc2 15, cr15, [pc], #-1020 @ 68158 │ │ │ │ + @ instruction: 0xfbf7ffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr r7, [pc, #952] @ (68918 ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ - add r7, pc │ │ │ │ - ldr r4, [sp, #156] @ 0x9c │ │ │ │ + ldr r7, [pc, #988] @ (6dc00 ) │ │ │ │ + ldrd r6, r4, [sp, #152] @ 0x98 │ │ │ │ ldrd lr, r5, [sp, #144] @ 0x90 │ │ │ │ + add r7, pc │ │ │ │ cmp r4, #0 │ │ │ │ - ldr r6, [sp, #152] @ 0x98 │ │ │ │ - ble.w 68882 │ │ │ │ + ble.w 6db58 │ │ │ │ + ldr.w ip, [pc, #972] @ 6dc04 │ │ │ │ ldr r4, [sp, #164] @ 0xa4 │ │ │ │ - ldr.w ip, [pc, #932] @ 6891c │ │ │ │ - vldr d11, [pc, #788] @ 68890 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #36] @ 0x24 │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ + vldr d11, [pc, #828] @ 6db78 │ │ │ │ ldr.w r7, [r7, ip] │ │ │ │ + mov.w sl, r4, lsl #3 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + ldr r4, [sp, #160] @ 0xa0 │ │ │ │ + ldr.w r9, [r7] │ │ │ │ mov.w fp, r4, lsl #3 │ │ │ │ mov r4, lr │ │ │ │ - ldr.w sl, [r7] │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ mov.w ip, r6, lsl #3 │ │ │ │ - vldr d2, [pc, #768] @ 68898 │ │ │ │ + mov.w lr, r5, lsl #2 │ │ │ │ + vldr d2, [pc, #800] @ 6db80 │ │ │ │ + vldr d12, [pc, #804] @ 6db88 │ │ │ │ add.w r7, r3, ip │ │ │ │ - vldr d12, [pc, #768] @ 688a0 │ │ │ │ - mvn.w r8, #23 │ │ │ │ - add r3, fp │ │ │ │ vldr d4, [r7] │ │ │ │ add.w r7, r7, r6, lsl #4 │ │ │ │ vldr d6, [r7] │ │ │ │ add r7, ip │ │ │ │ - vadd.f64 d7, d4, d4 │ │ │ │ vldr d5, [r7] │ │ │ │ add r7, ip │ │ │ │ + vadd.f64 d7, d4, d4 │ │ │ │ vsub.f64 d0, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vmul.f64 d10, d6, d11 │ │ │ │ vldr d6, [r7] │ │ │ │ add r7, ip │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ + add.w ip, lr, r5 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ - vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d5, [r7] │ │ │ │ sub.w r7, r7, r6, lsl #5 │ │ │ │ - eor.w r6, r6, sl │ │ │ │ + sub.w lr, r5, lr │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + eor.w r6, r6, r9 │ │ │ │ vldr d3, [r7] │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ + add.w r7, r2, ip │ │ │ │ + vldr d15, [r7] │ │ │ │ + add.w r7, r7, lr, lsl #3 │ │ │ │ vadd.f64 d1, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vadd.f64 d3, d6, d6 │ │ │ │ - mul.w lr, r7, r5 │ │ │ │ - add.w ip, r2, lr │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vsub.f64 d3, d1, d3 │ │ │ │ - vldr d1, [pc, #660] @ 688a8 │ │ │ │ + vldr d1, [pc, #688] @ 6db90 │ │ │ │ vadd.f64 d8, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + vldr d5, [pc, #684] @ 6db98 │ │ │ │ vsub.f64 d14, d3, d10 │ │ │ │ vadd.f64 d10, d10, d3 │ │ │ │ - vldr d5, [pc, #648] @ 688b0 │ │ │ │ vmul.f64 d9, d14, d2 │ │ │ │ vmul.f64 d14, d14, d12 │ │ │ │ - vmul.f64 d13, d10, d5 │ │ │ │ - vmla.f64 d9, d8, d12 │ │ │ │ - vmul.f64 d12, d7, d5 │ │ │ │ vnmls.f64 d14, d8, d2 │ │ │ │ - vldr d2, [pc, #628] @ 688b8 │ │ │ │ - vmul.f64 d15, d6, d2 │ │ │ │ - vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d4, d2 │ │ │ │ - vldr d2, [ip] │ │ │ │ - mla ip, r8, r5, ip │ │ │ │ - mov.w r8, r4, lsl #5 │ │ │ │ - vnmls.f64 d15, d4, d1 │ │ │ │ - vldr d4, [pc, #604] @ 688c0 │ │ │ │ - vldr d3, [ip] │ │ │ │ - add.w ip, ip, r5, lsl #5 │ │ │ │ - vmla.f64 d13, d7, d4 │ │ │ │ - vnmls.f64 d12, d10, d4 │ │ │ │ - vldr d10, [pc, #592] @ 688c8 │ │ │ │ - vldr d7, [ip] │ │ │ │ - sub.w ip, ip, lr │ │ │ │ - vstr d6, [sp] │ │ │ │ - mov.w lr, r4, lsl #4 │ │ │ │ - vadd.f64 d5, d3, d7 │ │ │ │ - vldr d4, [ip] │ │ │ │ - add.w ip, ip, r5, lsl #4 │ │ │ │ - vsub.f64 d3, d3, d7 │ │ │ │ - vadd.f64 d6, d2, d5 │ │ │ │ - vmls.f64 d2, d5, d0 │ │ │ │ - vldr d5, [ip] │ │ │ │ - add.w ip, ip, r5, lsl #3 │ │ │ │ - eor.w r5, r5, sl │ │ │ │ - vldr d1, [ip] │ │ │ │ - add.w ip, r1, lr │ │ │ │ - add lr, r0 │ │ │ │ - vadd.f64 d8, d5, d1 │ │ │ │ + vldr d2, [pc, #668] @ 6dba0 │ │ │ │ + vmla.f64 d9, d8, d12 │ │ │ │ + vmul.f64 d12, d6, d1 │ │ │ │ + vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ + vmul.f64 d13, d6, d2 │ │ │ │ + vldr d6, [pc, #656] @ 6dba8 │ │ │ │ + vmla.f64 d12, d4, d2 │ │ │ │ + vldr d2, [r7] │ │ │ │ + add.w r7, r7, r5, lsl #5 │ │ │ │ + vstr d9, [sp, #16] │ │ │ │ + vnmls.f64 d13, d4, d1 │ │ │ │ + vmul.f64 d3, d10, d6 │ │ │ │ + vmla.f64 d3, d7, d5 │ │ │ │ + vmul.f64 d7, d7, d6 │ │ │ │ + vnmls.f64 d7, d10, d5 │ │ │ │ + vldr d5, [r7] │ │ │ │ + sub.w r7, r7, ip │ │ │ │ + mov.w ip, r4, lsl #4 │ │ │ │ + vldr d10, [r2] │ │ │ │ + vadd.f64 d4, d2, d5 │ │ │ │ + vsub.f64 d2, d2, d5 │ │ │ │ + vadd.f64 d6, d15, d4 │ │ │ │ + vmls.f64 d15, d4, d8 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add.w r7, r7, r5, lsl #4 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, r7, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r9 │ │ │ │ + vldr d1, [r7] │ │ │ │ + add.w r7, r1, ip │ │ │ │ + add ip, r0 │ │ │ │ + vadd.f64 d9, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vadd.f64 d7, d4, d8 │ │ │ │ - vmls.f64 d4, d8, d0 │ │ │ │ - vldr d0, [pc, #520] @ 688d0 │ │ │ │ - vsub.f64 d1, d7, d6 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vmul.f64 d1, d1, d0 │ │ │ │ - vldr d0, [pc, #508] @ 688d8 │ │ │ │ - vadd.f64 d8, d2, d4 │ │ │ │ - vsub.f64 d4, d4, d2 │ │ │ │ - vldr d2, [pc, #504] @ 688e0 │ │ │ │ - vmls.f64 d7, d6, d0 │ │ │ │ - vadd.f64 d0, d3, d5 │ │ │ │ + vadd.f64 d0, d4, d9 │ │ │ │ + vmls.f64 d4, d9, d8 │ │ │ │ + vldr d8, [pc, #548] @ 6dbb0 │ │ │ │ + vldr d9, [pc, #552] @ 6dbb8 │ │ │ │ + vsub.f64 d1, d0, d6 │ │ │ │ + vadd.f64 d6, d6, d0 │ │ │ │ + vmul.f64 d1, d1, d8 │ │ │ │ + vldr d8, [pc, #544] @ 6dbc0 │ │ │ │ + vmls.f64 d10, d6, d8 │ │ │ │ + vadd.f64 d8, d15, d4 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ - vsub.f64 d5, d5, d3 │ │ │ │ - vldr d3, [pc, #492] @ 688e8 │ │ │ │ - vmul.f64 d3, d5, d3 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ - vldr d7, [pc, #488] @ 688f0 │ │ │ │ - vnmls.f64 d3, d4, d2 │ │ │ │ - vldr d2, [sp] │ │ │ │ - vmul.f64 d7, d8, d7 │ │ │ │ - vmla.f64 d7, d0, d10 │ │ │ │ - vldr d10, [r2] │ │ │ │ + vsub.f64 d4, d4, d15 │ │ │ │ + vldr d15, [r2] │ │ │ │ add r2, fp │ │ │ │ - vadd.f64 d6, d6, d10 │ │ │ │ + vmov.f64 d0, d8 │ │ │ │ + vldr d8, [pc, #520] @ 6dbc8 │ │ │ │ + vadd.f64 d6, d6, d15 │ │ │ │ + vstr d0, [sp, #8] │ │ │ │ + vstr d10, [sp, #24] │ │ │ │ + vadd.f64 d10, d2, d5 │ │ │ │ + vsub.f64 d5, d5, d2 │ │ │ │ + vldr d2, [pc, #504] @ 6dbd0 │ │ │ │ + vmul.f64 d8, d0, d8 │ │ │ │ vstr d6, [r0] │ │ │ │ - vadd.f64 d6, d9, d13 │ │ │ │ - vsub.f64 d9, d9, d13 │ │ │ │ - vmul.f64 d10, d6, d11 │ │ │ │ - vsub.f64 d6, d14, d12 │ │ │ │ - vadd.f64 d14, d14, d12 │ │ │ │ - vldr d12, [sp, #8] │ │ │ │ + vldr d0, [pc, #500] @ 6dbd8 │ │ │ │ + vmla.f64 d8, d10, d9 │ │ │ │ + vmul.f64 d2, d5, d2 │ │ │ │ + vnmls.f64 d2, d4, d0 │ │ │ │ + vldr d0, [sp, #16] │ │ │ │ + vadd.f64 d6, d0, d3 │ │ │ │ + vsub.f64 d3, d0, d3 │ │ │ │ + vldr d0, [sp, #8] │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - vstr d10, [sp, #16] │ │ │ │ - vsub.f64 d10, d15, d14 │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ + vsub.f64 d6, d14, d7 │ │ │ │ + vadd.f64 d14, d14, d7 │ │ │ │ + vadd.f64 d7, d3, d3 │ │ │ │ + vmul.f64 d9, d6, d11 │ │ │ │ + vldr d6, [pc, #452] @ 6dbe0 │ │ │ │ + vsub.f64 d15, d13, d14 │ │ │ │ vadd.f64 d14, d14, d14 │ │ │ │ - vstr d6, [sp, #24] │ │ │ │ - vadd.f64 d6, d9, d9 │ │ │ │ - vadd.f64 d9, d2, d9 │ │ │ │ - vadd.f64 d14, d14, d15 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ - vldr d2, [pc, #400] @ 688f8 │ │ │ │ - vmul.f64 d4, d4, d2 │ │ │ │ - vldr d2, [pc, #400] @ 68900 │ │ │ │ - vmla.f64 d4, d5, d2 │ │ │ │ - vldr d5, [pc, #400] @ 68908 │ │ │ │ - vldr d2, [pc, #404] @ 68910 │ │ │ │ - vmul.f64 d5, d8, d5 │ │ │ │ - vsub.f64 d8, d12, d7 │ │ │ │ - vadd.f64 d7, d7, d7 │ │ │ │ - vnmls.f64 d5, d0, d2 │ │ │ │ - vadd.f64 d7, d7, d12 │ │ │ │ - vsub.f64 d2, d4, d5 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vsub.f64 d4, d1, d3 │ │ │ │ - vadd.f64 d3, d3, d3 │ │ │ │ - vadd.f64 d3, d3, d1 │ │ │ │ - vsub.f64 d0, d8, d4 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ - vldr d8, [sp, #24] │ │ │ │ - vsub.f64 d1, d7, d3 │ │ │ │ - vadd.f64 d3, d7, d3 │ │ │ │ - vsub.f64 d7, d1, d14 │ │ │ │ + vsub.f64 d7, d7, d12 │ │ │ │ + vmul.f64 d4, d4, d6 │ │ │ │ + vldr d6, [pc, #440] @ 6dbe8 │ │ │ │ + vstr d9, [sp, #32] │ │ │ │ + vadd.f64 d9, d12, d3 │ │ │ │ + vadd.f64 d14, d14, d13 │ │ │ │ + vmla.f64 d4, d5, d6 │ │ │ │ + vldr d6, [pc, #428] @ 6dbf0 │ │ │ │ + vldr d5, [pc, #432] @ 6dbf8 │ │ │ │ + vmul.f64 d6, d0, d6 │ │ │ │ + vnmls.f64 d6, d10, d5 │ │ │ │ + vldr d10, [sp, #24] │ │ │ │ + vsub.f64 d5, d1, d2 │ │ │ │ + vadd.f64 d2, d2, d2 │ │ │ │ + vsub.f64 d0, d10, d8 │ │ │ │ + vadd.f64 d2, d2, d1 │ │ │ │ + vsub.f64 d3, d4, d6 │ │ │ │ + vadd.f64 d6, d4, d6 │ │ │ │ + vsub.f64 d4, d0, d5 │ │ │ │ + vadd.f64 d5, d0, d5 │ │ │ │ + vadd.f64 d0, d8, d8 │ │ │ │ + vldr d8, [sp, #32] │ │ │ │ + vadd.f64 d0, d0, d10 │ │ │ │ + vsub.f64 d1, d0, d2 │ │ │ │ + vadd.f64 d2, d0, d2 │ │ │ │ + vsub.f64 d0, d1, d14 │ │ │ │ vadd.f64 d14, d14, d1 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - vstr d7, [ip] │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ - vsub.f64 d7, d3, d6 │ │ │ │ - vadd.f64 d6, d6, d3 │ │ │ │ - mla ip, ip, r4, r0 │ │ │ │ - vstr d7, [ip] │ │ │ │ - add.w ip, r0, r8 │ │ │ │ - vstr d6, [r1] │ │ │ │ - vsub.f64 d7, d0, d1 │ │ │ │ - vsub.f64 d6, d2, d10 │ │ │ │ + vstr d0, [r7] │ │ │ │ + vsub.f64 d0, d2, d7 │ │ │ │ + add.w r7, r4, r4, lsl #1 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ + vsub.f64 d2, d3, d15 │ │ │ │ + add.w lr, r0, r7, lsl #4 │ │ │ │ + vadd.f64 d15, d15, d3 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vstr d0, [lr] │ │ │ │ + mov.w lr, r4, lsl #5 │ │ │ │ + vldr d0, [sp, #16] │ │ │ │ + vstr d7, [r1] │ │ │ │ + add.w r8, r0, lr │ │ │ │ + add lr, r1 │ │ │ │ + vstr d14, [r8] │ │ │ │ + add.w r8, r1, r7 │ │ │ │ + add r7, r0 │ │ │ │ + vsub.f64 d7, d4, d0 │ │ │ │ + vsub.f64 d1, d7, d2 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ + vadd.f64 d2, d8, d6 │ │ │ │ + vsub.f64 d6, d6, d8 │ │ │ │ + vstr d1, [r8] │ │ │ │ + mov.w r8, r4, lsl #3 │ │ │ │ + add.w r3, r0, r8 │ │ │ │ add r8, r1 │ │ │ │ - vstr d14, [ip] │ │ │ │ - mov.w ip, #24 │ │ │ │ - vadd.f64 d10, d10, d2 │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - vsub.f64 d3, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d6, d8, d5 │ │ │ │ - add.w r9, r1, ip │ │ │ │ - vsub.f64 d5, d5, d8 │ │ │ │ - add ip, r0 │ │ │ │ - vstr d3, [r9] │ │ │ │ - mov.w r9, r4, lsl #3 │ │ │ │ - add.w r7, r0, r9 │ │ │ │ - add r9, r1 │ │ │ │ - vstr d7, [r7] │ │ │ │ - vsub.f64 d7, d4, d9 │ │ │ │ - vadd.f64 d9, d9, d4 │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ - vsub.f64 d3, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - mul.w r7, r4, r7 │ │ │ │ - eor.w r4, r4, sl │ │ │ │ - vstr d3, [r9] │ │ │ │ - vstr d7, [r8] │ │ │ │ - vadd.f64 d7, d5, d9 │ │ │ │ - vsub.f64 d9, d9, d5 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vsub.f64 d7, d5, d9 │ │ │ │ + vadd.f64 d9, d9, d5 │ │ │ │ + vsub.f64 d1, d7, d2 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ + vstr d1, [r8] │ │ │ │ vstr d7, [lr] │ │ │ │ - vadd.f64 d7, d1, d0 │ │ │ │ - add.w lr, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ - vsub.f64 d6, d7, d10 │ │ │ │ - vadd.f64 d7, d7, d10 │ │ │ │ + vadd.f64 d7, d6, d9 │ │ │ │ + vsub.f64 d9, d9, d6 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + vstr d7, [ip] │ │ │ │ + vadd.f64 d7, d0, d4 │ │ │ │ + add r3, fp │ │ │ │ + add.w ip, r4, r4, lsl #2 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + ldr r3, [sp, #156] @ 0x9c │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w lr, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + vsub.f64 d6, d7, d15 │ │ │ │ + vadd.f64 d7, d7, d15 │ │ │ │ + add r0, sl │ │ │ │ + add r1, sl │ │ │ │ vstr d9, [lr] │ │ │ │ - vstr d6, [ip] │ │ │ │ - vstr d7, [r7] │ │ │ │ - ldr r7, [sp, #36] @ 0x24 │ │ │ │ - add r0, r7 │ │ │ │ - add r1, r7 │ │ │ │ - ldr r7, [sp, #156] @ 0x9c │ │ │ │ - subs r7, #1 │ │ │ │ - str r7, [sp, #156] @ 0x9c │ │ │ │ - bne.w 68592 │ │ │ │ + subs r3, #1 │ │ │ │ + str r3, [sp, #156] @ 0x9c │ │ │ │ + vstr d6, [r7] │ │ │ │ + vstr d7, [ip] │ │ │ │ + bne.w 6d854 │ │ │ │ add sp, #44 @ 0x2c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (68b3c ) │ │ │ │ + ldr r4, [pc, #680] @ (6de24 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ movs r5, #167 @ 0xa7 │ │ │ │ adds r6, r3, #2 │ │ │ │ adds r7, #28 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ stmia r0!, {r0, r2, r3, r7} │ │ │ │ ldr r1, [sp, #936] @ 0x3a8 │ │ │ │ stmia r1!, {r0, r2, r6} │ │ │ │ subs r7, #135 @ 0x87 │ │ │ │ lsls r7, r2, #30 │ │ │ │ strh r6, [r6, #62] @ 0x3e │ │ │ │ str r5, [r1, #120] @ 0x78 │ │ │ │ subs r7, #242 @ 0xf2 │ │ │ │ - ldc2 2, cr10, [sl, #284]! @ 0x11c │ │ │ │ - str r4, [r3, #100] @ 0x64 │ │ │ │ - subs r7, #208 @ 0xd0 │ │ │ │ - push {r0, r2, r4, r6, r7, lr} │ │ │ │ - strb r5, [r6, #25] │ │ │ │ - ldr r2, [pc, #176] @ (68970 ) │ │ │ │ - subs r7, #214 @ 0xd6 │ │ │ │ str r5, [sp, #616] @ 0x268 │ │ │ │ str r3, [r1, #12] │ │ │ │ asrs r4, r0, #20 │ │ │ │ subs r7, #196 @ 0xc4 │ │ │ │ - adds r1, #49 @ 0x31 │ │ │ │ - sxth r7, r1 │ │ │ │ - adds r1, r7, #3 │ │ │ │ - subs r7, #224 @ 0xe0 │ │ │ │ + push {r0, r2, r4, r6, r7, lr} │ │ │ │ + strb r5, [r6, #25] │ │ │ │ + ldr r2, [pc, #176] @ (6dc58 ) │ │ │ │ + subs r7, #214 @ 0xd6 │ │ │ │ + ldc2 2, cr10, [sl, #284]! @ 0x11c │ │ │ │ + str r4, [r3, #100] @ 0x64 │ │ │ │ + subs r7, #208 @ 0xd0 │ │ │ │ str r1, [sp, #308] @ 0x134 │ │ │ │ strh r3, [r5, #22] │ │ │ │ subs r2, #199 @ 0xc7 │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ + adds r1, #49 @ 0x31 │ │ │ │ + sxth r7, r1 │ │ │ │ + adds r1, r7, #3 │ │ │ │ + subs r7, #224 @ 0xe0 │ │ │ │ strb r5, [r2, r5] │ │ │ │ strb r5, [r2, r5] │ │ │ │ strb r5, [r2, r5] │ │ │ │ subs r7, #197 @ 0xc5 │ │ │ │ + beq.n 6dc94 │ │ │ │ + ldmia r2!, {r1, r4, r5, r7} │ │ │ │ + ldr r0, [r4, #100] @ 0x64 │ │ │ │ + subs r7, #195 @ 0xc3 │ │ │ │ + subs.w sp, r7, sp, lsl #18 │ │ │ │ + lsls r7, r2, #22 │ │ │ │ + subs r7, #209 @ 0xd1 │ │ │ │ ldr r4, [r2, #108] @ 0x6c │ │ │ │ str r6, [sp, #572] @ 0x23c │ │ │ │ strh r6, [r2, #58] @ 0x3a │ │ │ │ subs r7, #224 @ 0xe0 │ │ │ │ subs.w sp, r7, sp, lsl #18 │ │ │ │ lsls r7, r2, #22 │ │ │ │ - subs r7, #209 @ 0xd1 │ │ │ │ - beq.n 689bc │ │ │ │ - ldmia r2!, {r1, r4, r5, r7} │ │ │ │ - ldr r0, [r4, #100] @ 0x64 │ │ │ │ - subs r7, #195 @ 0xc3 │ │ │ │ - subs.w sp, r7, sp, lsl #18 │ │ │ │ - lsls r7, r2, #22 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ movs r6, #62 @ 0x3e │ │ │ │ - b.n 68cb4 │ │ │ │ + b.n 6df9c │ │ │ │ ldmia r3!, {r0} │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ adds r1, #49 @ 0x31 │ │ │ │ sxth r7, r1 │ │ │ │ adds r1, r7, #3 │ │ │ │ subs r7, #240 @ 0xf0 │ │ │ │ subs r0, #150 @ 0x96 │ │ │ │ adds r0, #12 │ │ │ │ movs r5, #145 @ 0x91 │ │ │ │ subs r7, #205 @ 0xcd │ │ │ │ - str r0, [r4, #100] @ 0x64 │ │ │ │ + strh r0, [r3, #28] │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00068920 : │ │ │ │ - ldr r2, [pc, #8] @ (6892c ) │ │ │ │ - ldr r1, [pc, #12] @ (68930 ) │ │ │ │ +0006dc08 : │ │ │ │ + ldr r2, [pc, #8] @ (6dc14 ) │ │ │ │ + ldr r1, [pc, #12] @ (6dc18 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldr r7, [pc, #576] @ (68b70 ) │ │ │ │ + ldr r0, [r5, #72] @ 0x48 │ │ │ │ movs r3, r0 │ │ │ │ - stc2 15, cr15, [pc], #-1020 @ 68538 │ │ │ │ + @ instruction: 0xfbf7ffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr r7, [pc, #856] @ (68c98 ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #76 @ 0x4c │ │ │ │ + sub sp, #92 @ 0x5c │ │ │ │ + ldr r7, [pc, #916] @ (6dfd0 ) │ │ │ │ + ldrd r6, r4, [sp, #200] @ 0xc8 │ │ │ │ + ldrd lr, r5, [sp, #192] @ 0xc0 │ │ │ │ add r7, pc │ │ │ │ - ldr r4, [sp, #188] @ 0xbc │ │ │ │ - ldrd lr, r5, [sp, #176] @ 0xb0 │ │ │ │ cmp r4, #0 │ │ │ │ - ldr r6, [sp, #184] @ 0xb8 │ │ │ │ - ble.w 68c5a │ │ │ │ - ldr r4, [sp, #196] @ 0xc4 │ │ │ │ - mov.w fp, #24 │ │ │ │ - ldr.w ip, [pc, #832] @ 68c9c │ │ │ │ - mov sl, r3 │ │ │ │ - vldr d0, [pc, #772] @ 68c68 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #60] @ 0x3c │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ - vldr d15, [pc, #772] @ 68c70 │ │ │ │ - vldr d14, [pc, #776] @ 68c78 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #64] @ 0x40 │ │ │ │ + ble.w 6df7e │ │ │ │ + ldr r4, [sp, #212] @ 0xd4 │ │ │ │ + ldr.w ip, [pc, #900] @ 6dfd4 │ │ │ │ + vldr d8, [pc, #844] @ 6dfa0 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d0, [pc, #844] @ 6dfa8 │ │ │ │ + str r4, [sp, #76] @ 0x4c │ │ │ │ + ldr r4, [sp, #208] @ 0xd0 │ │ │ │ + vldr d15, [pc, #844] @ 6dfb0 │ │ │ │ + vldr d14, [pc, #848] @ 6dfb8 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d12, [pc, #848] @ 6dfc0 │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ ldr.w r7, [r7, ip] │ │ │ │ - vldr d12, [pc, #772] @ 68c80 │ │ │ │ - vldr d11, [pc, #776] @ 68c88 │ │ │ │ + str r2, [sp, #72] @ 0x48 │ │ │ │ + mov r2, r3 │ │ │ │ + vldr d11, [pc, #840] @ 6dfc8 │ │ │ │ ldr r4, [r7, #0] │ │ │ │ - str r4, [sp, #68] @ 0x44 │ │ │ │ + str r4, [sp, #84] @ 0x54 │ │ │ │ mov r4, lr │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ + mov.w r9, r5, lsl #3 │ │ │ │ mvn.w ip, #39 @ 0x27 │ │ │ │ - mul.w lr, fp, r5 │ │ │ │ - mul.w r9, fp, r6 │ │ │ │ - mov.w r8, r6, lsl #3 │ │ │ │ - mla r3, r3, r5, r2 │ │ │ │ - vldr d5, [r2] │ │ │ │ - mul.w r7, ip, r5 │ │ │ │ - mov r2, r7 │ │ │ │ - vldr d10, [r3] │ │ │ │ - add r3, r7 │ │ │ │ - add.w r7, sl, r6, lsl #4 │ │ │ │ - vsub.f64 d6, d5, d10 │ │ │ │ - vadd.f64 d10, d5, d10 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, lr │ │ │ │ - vldr d9, [r3] │ │ │ │ - vsub.f64 d3, d5, d9 │ │ │ │ - vadd.f64 d9, d5, d9 │ │ │ │ + add.w lr, r5, r5, lsl #1 │ │ │ │ + sub.w r7, r9, r5 │ │ │ │ + mul.w fp, ip, r5 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + add.w r8, r6, r6, lsl #1 │ │ │ │ + add.w r7, r3, r7, lsl #3 │ │ │ │ + vldr d7, [r3] │ │ │ │ + mov r3, ip │ │ │ │ + add.w ip, r2, r6, lsl #4 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ vldr d5, [r7] │ │ │ │ - add r7, r9 │ │ │ │ - vldr d7, [r7] │ │ │ │ - add r7, r8 │ │ │ │ - vsub.f64 d1, d5, d7 │ │ │ │ - vadd.f64 d7, d5, d7 │ │ │ │ + add r7, fp │ │ │ │ + mov.w sl, r6, lsl #3 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add r7, lr │ │ │ │ + vldr d2, [ip] │ │ │ │ + add ip, r8 │ │ │ │ + vsub.f64 d6, d7, d5 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [r7] │ │ │ │ - mla r7, ip, r6, r7 │ │ │ │ - mov.w ip, r5, lsl #3 │ │ │ │ - add r3, ip │ │ │ │ - vstr d7, [sp, #40] @ 0x28 │ │ │ │ - vldr d7, [r7] │ │ │ │ add r7, r9 │ │ │ │ - vsub.f64 d8, d5, d7 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - vstr d5, [sp, #16] │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, r2 │ │ │ │ - vstr d8, [sp, #8] │ │ │ │ - vldr d7, [r3] │ │ │ │ - add r3, lr │ │ │ │ - vsub.f64 d13, d5, d7 │ │ │ │ - vadd.f64 d2, d5, d7 │ │ │ │ + vsub.f64 d3, d4, d5 │ │ │ │ + vadd.f64 d5, d4, d5 │ │ │ │ + vstr d3, [sp] │ │ │ │ + vstr d5, [sp, #8] │ │ │ │ + vldr d5, [ip] │ │ │ │ + add ip, sl │ │ │ │ + vsub.f64 d4, d2, d5 │ │ │ │ + vadd.f64 d3, d2, d5 │ │ │ │ + vldr d2, [ip] │ │ │ │ + mla ip, r3, r6, ip │ │ │ │ + vldr d5, [ip] │ │ │ │ + add ip, r8 │ │ │ │ + mov.w r8, r4, lsl #4 │ │ │ │ + vsub.f64 d1, d2, d5 │ │ │ │ + vadd.f64 d5, d2, d5 │ │ │ │ + vldr d2, [r7] │ │ │ │ + add r7, fp │ │ │ │ + vldr d10, [r7] │ │ │ │ + add r7, lr │ │ │ │ + vstr d1, [sp, #16] │ │ │ │ + vstr d5, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d13, d2, d10 │ │ │ │ + vadd.f64 d10, d2, d10 │ │ │ │ + vldr d2, [ip] │ │ │ │ + sub.w ip, ip, sl │ │ │ │ + vldr d5, [ip] │ │ │ │ + vsub.f64 d9, d2, d5 │ │ │ │ + vadd.f64 d2, d2, d5 │ │ │ │ + vstr d9, [sp, #24] │ │ │ │ + vstr d2, [sp, #32] │ │ │ │ + vldr d2, [r7] │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ vldr d5, [r7] │ │ │ │ - sub.w r7, r7, r8 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - sub.w r3, r3, ip │ │ │ │ - mul.w ip, fp, r4 │ │ │ │ - vstr d4, [sp, #24] │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, r1, ip │ │ │ │ - vstr d5, [sp, #32] │ │ │ │ - add ip, r0 │ │ │ │ - vsub.f64 d5, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vadd.f64 d4, d3, d5 │ │ │ │ - vstr d7, [sp] │ │ │ │ - vadd.f64 d4, d4, d13 │ │ │ │ - vadd.f64 d4, d4, d4 │ │ │ │ - vadd.f64 d4, d4, d6 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vadd.f64 d4, d9, d7 │ │ │ │ - vmov.f64 d7, d2 │ │ │ │ - lsls r3, r4, #4 │ │ │ │ - adds r7, r0, r3 │ │ │ │ - add r3, r1 │ │ │ │ - vadd.f64 d4, d4, d2 │ │ │ │ - vldr d2, [pc, #520] @ 68c90 │ │ │ │ - vadd.f64 d4, d4, d4 │ │ │ │ - vadd.f64 d4, d4, d10 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vmul.f64 d4, d8, d0 │ │ │ │ - vldr d8, [sp, #24] │ │ │ │ - vnmls.f64 d4, d8, d2 │ │ │ │ - vldr d2, [sp] │ │ │ │ - vmov.f64 d8, d1 │ │ │ │ - vmls.f64 d4, d1, d15 │ │ │ │ - vmov.f64 d1, d10 │ │ │ │ + add.w r7, r4, r4, lsl #1 │ │ │ │ + mov.w lr, r7, lsl #3 │ │ │ │ + mov.w r7, r7, lsl #4 │ │ │ │ + add.w ip, r1, lr │ │ │ │ + add lr, r0 │ │ │ │ + vsub.f64 d9, d2, d5 │ │ │ │ + vadd.f64 d2, d2, d5 │ │ │ │ + vldr d5, [sp] │ │ │ │ + vadd.f64 d5, d5, d9 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d5, d5, d13 │ │ │ │ + vadd.f64 d5, d5, d5 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ + vstr d5, [ip] │ │ │ │ + add.w ip, r0, r8 │ │ │ │ + add r8, r1 │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ + vadd.f64 d5, d5, d10 │ │ │ │ + vadd.f64 d5, d5, d5 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vstr d5, [r0] │ │ │ │ + vmul.f64 d5, d1, d0 │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ + vnmls.f64 d5, d1, d8 │ │ │ │ + vmov.f64 d1, d7 │ │ │ │ vmla.f64 d1, d2, d14 │ │ │ │ - vmul.f64 d2, d9, d11 │ │ │ │ - vmla.f64 d2, d7, d12 │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ + vmls.f64 d5, d4, d15 │ │ │ │ + vmul.f64 d2, d2, d11 │ │ │ │ + vmla.f64 d2, d10, d12 │ │ │ │ vsub.f64 d2, d1, d2 │ │ │ │ - vsub.f64 d1, d2, d4 │ │ │ │ - vadd.f64 d4, d4, d2 │ │ │ │ - vldr d2, [pc, #452] @ 68c90 │ │ │ │ - vstr d1, [r7] │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - mul.w r7, r4, r7 │ │ │ │ - add.w lr, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ - vstr d4, [lr] │ │ │ │ - vmul.f64 d4, d1, d2 │ │ │ │ + vsub.f64 d1, d2, d5 │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ vldr d2, [sp, #32] │ │ │ │ - mov.w lr, r4, lsl #5 │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ - vmla.f64 d4, d2, d15 │ │ │ │ + vstr d1, [ip] │ │ │ │ + add.w ip, r4, r4, lsl #2 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w r9, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + vstr d5, [r9] │ │ │ │ + vldr d5, [sp, #64] @ 0x40 │ │ │ │ + vstr d3, [sp, #56] @ 0x38 │ │ │ │ + vstr d4, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d5, d5, d8 │ │ │ │ + vmla.f64 d5, d2, d15 │ │ │ │ + vmls.f64 d5, d3, d0 │ │ │ │ + vmov.f64 d3, d6 │ │ │ │ + vmla.f64 d3, d13, d14 │ │ │ │ + vmov.f64 d1, d3 │ │ │ │ + vldr d3, [sp] │ │ │ │ vmul.f64 d2, d3, d12 │ │ │ │ - vmla.f64 d2, d5, d11 │ │ │ │ - vmls.f64 d4, d1, d0 │ │ │ │ - vmov.f64 d1, d6 │ │ │ │ - vmla.f64 d1, d13, d14 │ │ │ │ - vsub.f64 d2, d1, d2 │ │ │ │ - vsub.f64 d1, d2, d4 │ │ │ │ - vadd.f64 d4, d4, d2 │ │ │ │ - vldr d2, [pc, #372] @ 68c90 │ │ │ │ - vstr d1, [r3] │ │ │ │ - add.w r3, r1, lr │ │ │ │ - vmov.f64 d1, d10 │ │ │ │ - vmla.f64 d10, d9, d14 │ │ │ │ - vmla.f64 d1, d7, d14 │ │ │ │ - add lr, r0 │ │ │ │ - vstr d4, [r3] │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ + vmov.f64 d3, d4 │ │ │ │ vldr d4, [sp, #8] │ │ │ │ - vstr d7, [sp, #48] @ 0x30 │ │ │ │ - vldr d7, [sp] │ │ │ │ - mul.w r3, r4, r3 │ │ │ │ - vmul.f64 d4, d4, d2 │ │ │ │ - vldr d2, [sp, #24] │ │ │ │ - add.w r8, r0, r3 │ │ │ │ - add r3, r1 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ - vmla.f64 d4, d2, d15 │ │ │ │ - vmul.f64 d2, d9, d12 │ │ │ │ - vmla.f64 d2, d7, d11 │ │ │ │ - vldr d7, [pc, #296] @ 68c90 │ │ │ │ - vmls.f64 d4, d8, d0 │ │ │ │ + vmla.f64 d2, d9, d11 │ │ │ │ vsub.f64 d2, d1, d2 │ │ │ │ - vsub.f64 d1, d2, d4 │ │ │ │ - vadd.f64 d4, d4, d2 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ + vsub.f64 d1, d2, d5 │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ vstr d1, [r8] │ │ │ │ - mov.w r8, r4, lsl #3 │ │ │ │ - add.w r9, r0, r8 │ │ │ │ + mov.w r8, r4, lsl #5 │ │ │ │ vldr d1, [sp, #16] │ │ │ │ - add r8, r1 │ │ │ │ - vstr d4, [r9] │ │ │ │ - vmul.f64 d4, d1, d0 │ │ │ │ + add.w r9, r1, r8 │ │ │ │ + add r8, r0 │ │ │ │ + vstr d5, [r9] │ │ │ │ + add.w r9, r0, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vmul.f64 d5, d1, d8 │ │ │ │ + vmov.f64 d1, d7 │ │ │ │ + vmla.f64 d1, d10, d14 │ │ │ │ + vmla.f64 d5, d2, d15 │ │ │ │ + vmul.f64 d2, d4, d12 │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ + vmls.f64 d5, d3, d0 │ │ │ │ + vldr d3, [sp, #56] @ 0x38 │ │ │ │ + vmla.f64 d2, d4, d11 │ │ │ │ + vldr d4, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d2, d1, d2 │ │ │ │ + vsub.f64 d1, d2, d5 │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ + vldr d2, [sp, #32] │ │ │ │ + vstr d1, [r9] │ │ │ │ + mov.w r9, r4, lsl #3 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ - vmla.f64 d6, d3, d14 │ │ │ │ - vmla.f64 d1, d5, d14 │ │ │ │ - vmul.f64 d5, d5, d12 │ │ │ │ - vmla.f64 d5, d13, d11 │ │ │ │ - vnmls.f64 d4, d2, d7 │ │ │ │ - vmul.f64 d2, d3, d11 │ │ │ │ + add.w sl, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ + vstr d5, [sl] │ │ │ │ + vmul.f64 d5, d4, d0 │ │ │ │ + vmla.f64 d1, d9, d14 │ │ │ │ + vmul.f64 d9, d9, d12 │ │ │ │ + vnmls.f64 d5, d2, d8 │ │ │ │ + vldr d2, [sp] │ │ │ │ + vmla.f64 d9, d13, d11 │ │ │ │ + vmls.f64 d5, d3, d15 │ │ │ │ + vmul.f64 d2, d2, d11 │ │ │ │ vmla.f64 d2, d13, d12 │ │ │ │ - vldr d7, [sp, #40] @ 0x28 │ │ │ │ - vmls.f64 d4, d7, d15 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d2, d1, d2 │ │ │ │ - vsub.f64 d1, d2, d4 │ │ │ │ - vadd.f64 d4, d4, d2 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - vstr d1, [r7] │ │ │ │ - vmov.f64 d1, d7 │ │ │ │ - vldr d7, [pc, #180] @ 68c90 │ │ │ │ - vstr d4, [r8] │ │ │ │ - vmul.f64 d4, d2, d0 │ │ │ │ - vldr d2, [sp, #48] @ 0x30 │ │ │ │ - vmla.f64 d4, d1, d7 │ │ │ │ + vsub.f64 d1, d2, d5 │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ + vmov.f64 d2, d4 │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ + vstr d1, [ip] │ │ │ │ + vmov.f64 d1, d3 │ │ │ │ + vstr d5, [r9] │ │ │ │ + vldr d3, [sp] │ │ │ │ + vldr d5, [sp, #32] │ │ │ │ + vmla.f64 d6, d3, d14 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ + vmla.f64 d5, d1, d8 │ │ │ │ vldr d1, [sp, #16] │ │ │ │ - vmla.f64 d4, d1, d15 │ │ │ │ - vsub.f64 d5, d6, d4 │ │ │ │ - vadd.f64 d4, d4, d6 │ │ │ │ + vsub.f64 d6, d6, d9 │ │ │ │ + vmla.f64 d5, d2, d15 │ │ │ │ + vsub.f64 d3, d6, d5 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ vldr d6, [sp, #24] │ │ │ │ + vstr d3, [r1] │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vmla.f64 d6, d8, d7 │ │ │ │ - vldr d7, [sp] │ │ │ │ - vstr d4, [r3] │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ - vmla.f64 d7, d2, d11 │ │ │ │ - vmla.f64 d6, d4, d15 │ │ │ │ - add r0, r3 │ │ │ │ - add r1, r3 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ - add r2, r3 │ │ │ │ - add sl, r3 │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ - eors r4, r3 │ │ │ │ - eors r5, r3 │ │ │ │ - vsub.f64 d10, d10, d7 │ │ │ │ - eors r6, r3 │ │ │ │ - ldr r3, [sp, #188] @ 0xbc │ │ │ │ - subs r3, #1 │ │ │ │ - str r3, [sp, #188] @ 0xbc │ │ │ │ - vsub.f64 d7, d10, d6 │ │ │ │ - vadd.f64 d6, d6, d10 │ │ │ │ - vstr d7, [lr] │ │ │ │ - vstr d6, [ip] │ │ │ │ - bne.w 6898a │ │ │ │ - add sp, #76 @ 0x4c │ │ │ │ + vstr d5, [r7] │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ + ldr r7, [sp, #76] @ 0x4c │ │ │ │ + vmla.f64 d7, d5, d14 │ │ │ │ + vmul.f64 d5, d4, d12 │ │ │ │ + vmla.f64 d6, d3, d8 │ │ │ │ + add r0, r7 │ │ │ │ + add r1, r7 │ │ │ │ + ldr r7, [sp, #80] @ 0x50 │ │ │ │ + vmla.f64 d5, d10, d11 │ │ │ │ + vmla.f64 d6, d1, d15 │ │ │ │ + add r3, r7 │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ + mov r3, r2 │ │ │ │ + add r3, r7 │ │ │ │ + ldr r7, [sp, #84] @ 0x54 │ │ │ │ + mov r2, r3 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + eor.w r4, r4, r7 │ │ │ │ + eor.w r5, r5, r7 │ │ │ │ + eor.w r6, r6, r7 │ │ │ │ + vsub.f64 d5, d7, d6 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vstr d5, [r8] │ │ │ │ + vstr d6, [lr] │ │ │ │ + ldr r7, [sp, #204] @ 0xcc │ │ │ │ + subs r7, #1 │ │ │ │ + str r7, [sp, #204] @ 0xcc │ │ │ │ + bne.w 6dc86 │ │ │ │ + add sp, #92 @ 0x5c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ + udf #75 @ 0x4b │ │ │ │ + strb r5, [r0, #20] │ │ │ │ + lsls r3, r0, #19 │ │ │ │ + subs r7, #249 @ 0xf9 │ │ │ │ strd r0, r5, [r9, #-352]! @ 0x160 │ │ │ │ adds r2, #156 @ 0x9c │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ add r3, sp, #772 @ 0x304 │ │ │ │ - ldr r5, [pc, #452] @ (68e38 ) │ │ │ │ + ldr r5, [pc, #452] @ (6e178 ) │ │ │ │ stmia r4!, {r6, r7} │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ @ instruction: 0xf3a03ff3 │ │ │ │ cmp sl, r0 │ │ │ │ - b.n 6928a │ │ │ │ + b.n 6e5ca │ │ │ │ ldrb r0, [r2, #14] │ │ │ │ subs r7, #220 @ 0xdc │ │ │ │ ldrb r1, [r6, r1] │ │ │ │ add r1, sp, #812 @ 0x32c │ │ │ │ - bmi.n 68c08 │ │ │ │ + bmi.n 6df48 │ │ │ │ subs r7, #252 @ 0xfc │ │ │ │ - udf #75 @ 0x4b │ │ │ │ - strb r5, [r0, #20] │ │ │ │ - lsls r3, r0, #19 │ │ │ │ - subs r7, #249 @ 0xf9 │ │ │ │ - str r0, [r0, #40] @ 0x28 │ │ │ │ + ldrb r0, [r0, #30] │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00068ca0 : │ │ │ │ - ldr r2, [pc, #8] @ (68cac ) │ │ │ │ - ldr r1, [pc, #12] @ (68cb0 ) │ │ │ │ +0006dfd8 : │ │ │ │ + ldr r2, [pc, #8] @ (6dfe4 ) │ │ │ │ + ldr r1, [pc, #12] @ (6dfe8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldr r4, [pc, #256] @ (68db0 ) │ │ │ │ + ldr r0, [r1, #16] │ │ │ │ movs r3, r0 │ │ │ │ - stc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ + ldc2 15, cr15, [pc], #-1020 @ 6dbf0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r0 │ │ │ │ mov sl, r3 │ │ │ │ - ldr r3, [pc, #832] @ (69000 ) │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ - add r3, pc │ │ │ │ - ldr r7, [sp, #196] @ 0xc4 │ │ │ │ + ldr r3, [pc, #880] @ (6e380 ) │ │ │ │ + ldrd r6, r0, [sp, #192] @ 0xc0 │ │ │ │ ldrd r4, r5, [sp, #184] @ 0xb8 │ │ │ │ - cmp r7, #0 │ │ │ │ - ldr r6, [sp, #192] @ 0xc0 │ │ │ │ - ble.w 68fce │ │ │ │ - ldr r7, [sp, #204] @ 0xcc │ │ │ │ - mov.w fp, #40 @ 0x28 │ │ │ │ - vldr d13, [pc, #760] @ 68fd8 │ │ │ │ - mov r9, r0 │ │ │ │ - vldr d12, [pc, #764] @ 68fe0 │ │ │ │ + add r3, pc │ │ │ │ + cmp r0, #0 │ │ │ │ + ble.w 6e338 │ │ │ │ + ldr r0, [sp, #204] @ 0xcc │ │ │ │ vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r7, [sp, #68] @ 0x44 │ │ │ │ - ldr r7, [sp, #200] @ 0xc8 │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - str r7, [sp, #72] @ 0x48 │ │ │ │ - ldr r7, [pc, #780] @ (69004 ) │ │ │ │ - ldr r3, [r3, r7] │ │ │ │ + vldr d13, [pc, #816] @ 6e358 │ │ │ │ + vldr d12, [pc, #820] @ 6e360 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r0, [sp, #68] @ 0x44 │ │ │ │ + ldr r0, [sp, #200] @ 0xc8 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r0, [sp, #72] @ 0x48 │ │ │ │ + ldr r0, [pc, #836] @ (6e384 ) │ │ │ │ + ldr r3, [r3, r0] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ - mul.w r0, fp, r6 │ │ │ │ - vldr d7, [pc, #740] @ 68fe8 │ │ │ │ - str r0, [sp, #0] │ │ │ │ - mov.w ip, #24 │ │ │ │ + add.w r7, r6, r6, lsl #2 │ │ │ │ + vldr d7, [pc, #796] @ 6e368 │ │ │ │ + add.w lr, r5, r5, lsl #2 │ │ │ │ + mov.w r0, r7, lsl #3 │ │ │ │ + vldr d4, [r2] │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ add.w r3, sl, r0 │ │ │ │ - mul.w r0, fp, r5 │ │ │ │ - str r0, [sp, #8] │ │ │ │ - lsls r7, r5, #4 │ │ │ │ - adds r0, r2, r0 │ │ │ │ - mul.w r8, ip, r5 │ │ │ │ + mov.w fp, r5, lsl #4 │ │ │ │ + str r0, [sp, #16] │ │ │ │ + add.w r0, r2, lr │ │ │ │ + add.w ip, r5, r5, lsl #1 │ │ │ │ vldr d6, [r3] │ │ │ │ - mov.w lr, r6, lsl #4 │ │ │ │ - vldr d4, [r2] │ │ │ │ - sub.w r3, r3, lr │ │ │ │ + mov.w r7, r6, lsl #4 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w r8, r6, r6, lsl #1 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ str r7, [sp, #24] │ │ │ │ - mul.w ip, ip, r6 │ │ │ │ + mov.w r7, r8, lsl #3 │ │ │ │ + vldr d2, [r3] │ │ │ │ vmul.f64 d6, d6, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - subs r0, r0, r7 │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ - vldr d2, [r3] │ │ │ │ - add r3, ip │ │ │ │ + sub.w r0, r0, fp │ │ │ │ + add r3, r7 │ │ │ │ + vldr d15, [r0] │ │ │ │ + add r0, ip │ │ │ │ + vldr d10, [r3] │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ - vldr d15, [r0] │ │ │ │ - add r0, r8 │ │ │ │ - vldr d9, [r3] │ │ │ │ - sub.w r3, r3, lr │ │ │ │ - mov.w lr, r4, lsl #5 │ │ │ │ - vldr d3, [r0] │ │ │ │ - add.w r0, r0, r5, lsl #3 │ │ │ │ vsub.f64 d1, d5, d6 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ vadd.f64 d0, d6, d5 │ │ │ │ - vldr d4, [r0] │ │ │ │ - subs r0, r0, r7 │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r0, r5, lsl #3 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + vldr d3, [r0] │ │ │ │ + sub.w r0, r0, lr │ │ │ │ + mov.w lr, r4, lsl #3 │ │ │ │ vstr d1, [sp, #32] │ │ │ │ vldr d1, [r0] │ │ │ │ - add r0, r7 │ │ │ │ - vstr d3, [sp, #48] @ 0x30 │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ - vstr d7, [sp, #16] │ │ │ │ + add r0, fp │ │ │ │ + vstr d7, [sp] │ │ │ │ + vldr d9, [r0] │ │ │ │ + sub.w r0, r0, ip │ │ │ │ + vstr d6, [sp, #48] @ 0x30 │ │ │ │ vldr d8, [r0] │ │ │ │ - sub.w r0, r0, r8 │ │ │ │ - vadd.f64 d6, d4, d1 │ │ │ │ - vsub.f64 d4, d4, d1 │ │ │ │ vstr d0, [sp, #40] @ 0x28 │ │ │ │ - add.w r8, r1, r4, lsl #4 │ │ │ │ - vldr d3, [r0] │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ - vstr d6, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d7, d8, d3 │ │ │ │ - vldr d0, [pc, #568] @ 68ff0 │ │ │ │ - vsub.f64 d8, d8, d3 │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ + vadd.f64 d5, d3, d1 │ │ │ │ + vsub.f64 d3, d3, d1 │ │ │ │ + vldr d0, [pc, #628] @ 6e370 │ │ │ │ + vadd.f64 d7, d9, d8 │ │ │ │ + vsub.f64 d9, d9, d8 │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ vstr d7, [sp, #8] │ │ │ │ + vmul.f64 d9, d9, d0 │ │ │ │ vldr d7, [r3] │ │ │ │ - sub.w r3, r3, ip │ │ │ │ - vmul.f64 d8, d8, d0 │ │ │ │ - mov.w ip, r4, lsl #3 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ + vstr d5, [sp, #56] @ 0x38 │ │ │ │ vldr d6, [r3] │ │ │ │ - mla r3, r7, r6, r3 │ │ │ │ - mul.w r7, r7, r4 │ │ │ │ - vadd.f64 d10, d7, d6 │ │ │ │ + add.w r3, r3, r8, lsl #4 │ │ │ │ + mov.w r8, r4, lsl #5 │ │ │ │ + vldr d4, [r3] │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ + add.w r0, r4, r4, lsl #1 │ │ │ │ + add.w ip, r1, r8 │ │ │ │ + mov.w r7, r0, lsl #4 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d5, [r3] │ │ │ │ - subs r3, r3, r0 │ │ │ │ - add.w r0, r1, lr │ │ │ │ - vmov.f64 d11, d5 │ │ │ │ vldr d6, [r3] │ │ │ │ - vmul.f64 d10, d10, d0 │ │ │ │ add.w r3, r9, r7 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + vmov.f64 d11, d4 │ │ │ │ + vsub.f64 d4, d4, d6 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ - vmul.f64 d11, d4, d0 │ │ │ │ - vsub.f64 d4, d9, d7 │ │ │ │ - vmla.f64 d9, d7, d14 │ │ │ │ + vmul.f64 d11, d3, d0 │ │ │ │ + vsub.f64 d3, d10, d7 │ │ │ │ + vmla.f64 d10, d7, d14 │ │ │ │ vmov.f64 d7, d15 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ + vldr d0, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d1, d2, d6 │ │ │ │ vmla.f64 d2, d6, d14 │ │ │ │ - vstr d2, [sp] │ │ │ │ - vldr d2, [sp, #56] @ 0x38 │ │ │ │ - vmls.f64 d7, d2, d14 │ │ │ │ - vsub.f64 d6, d7, d5 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ + vmls.f64 d7, d0, d14 │ │ │ │ + vstr d2, [sp, #16] │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d6, d7, d4 │ │ │ │ + vadd.f64 d4, d4, d7 │ │ │ │ vldr d7, [sp, #8] │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ - vmov.f64 d5, d3 │ │ │ │ - vmls.f64 d5, d7, d14 │ │ │ │ - vsub.f64 d7, d5, d10 │ │ │ │ - vadd.f64 d10, d10, d5 │ │ │ │ - vadd.f64 d5, d15, d2 │ │ │ │ - vldr d2, [sp, #8] │ │ │ │ - vldr d15, [sp, #16] │ │ │ │ - vadd.f64 d0, d3, d2 │ │ │ │ - vadd.f64 d3, d5, d0 │ │ │ │ - vsub.f64 d5, d5, d0 │ │ │ │ - vldr d0, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d2, d3, d3 │ │ │ │ + vmov.f64 d8, d2 │ │ │ │ + vmls.f64 d8, d7, d14 │ │ │ │ + vstr d4, [sp, #24] │ │ │ │ + vadd.f64 d7, d15, d0 │ │ │ │ + vldr d15, [sp] │ │ │ │ + vsub.f64 d4, d8, d5 │ │ │ │ + vadd.f64 d8, d5, d8 │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vadd.f64 d0, d2, d5 │ │ │ │ + vadd.f64 d5, d7, d0 │ │ │ │ + vsub.f64 d7, d7, d0 │ │ │ │ + vadd.f64 d2, d5, d5 │ │ │ │ vadd.f64 d2, d2, d15 │ │ │ │ - vmul.f64 d15, d4, d13 │ │ │ │ + vmul.f64 d15, d3, d13 │ │ │ │ vmla.f64 d15, d1, d12 │ │ │ │ vstr d2, [r9] │ │ │ │ - vmul.f64 d2, d4, d12 │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ - vmls.f64 d4, d3, d14 │ │ │ │ - vldr d3, [pc, #360] @ 68ff8 │ │ │ │ + vmul.f64 d2, d3, d12 │ │ │ │ + vldr d3, [sp] │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ vnmls.f64 d2, d1, d13 │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ - vmov.f64 d1, d3 │ │ │ │ - vsub.f64 d3, d4, d5 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vsub.f64 d4, d3, d2 │ │ │ │ - vadd.f64 d2, d2, d3 │ │ │ │ + vmls.f64 d3, d5, d14 │ │ │ │ + vldr d5, [pc, #392] @ 6e378 │ │ │ │ + vmul.f64 d7, d7, d5 │ │ │ │ + vmov.f64 d1, d5 │ │ │ │ + vsub.f64 d5, d3, d7 │ │ │ │ + vadd.f64 d7, d3, d7 │ │ │ │ + vsub.f64 d3, d5, d2 │ │ │ │ + vadd.f64 d2, d2, d5 │ │ │ │ + vsub.f64 d5, d6, d4 │ │ │ │ + vadd.f64 d4, d6, d4 │ │ │ │ + vstr d3, [r3] │ │ │ │ + vadd.f64 d3, d15, d7 │ │ │ │ + vsub.f64 d7, d7, d15 │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ + vldr d15, [sp, #16] │ │ │ │ + vmul.f64 d5, d5, d1 │ │ │ │ + vstr d3, [ip] │ │ │ │ + add.w ip, r1, lr │ │ │ │ vmov.f64 d3, d0 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vadd.f64 d4, d15, d5 │ │ │ │ - vsub.f64 d5, d5, d15 │ │ │ │ - vldr d15, [sp] │ │ │ │ - vstr d4, [r0] │ │ │ │ - add.w r0, r1, ip │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vsub.f64 d6, d9, d8 │ │ │ │ - vstr d2, [r0] │ │ │ │ - movs r0, #24 │ │ │ │ + vstr d2, [ip] │ │ │ │ vsub.f64 d2, d15, d11 │ │ │ │ - vmls.f64 d3, d7, d14 │ │ │ │ - vadd.f64 d7, d7, d7 │ │ │ │ - mul.w r0, r0, r4 │ │ │ │ - vmul.f64 d4, d4, d1 │ │ │ │ - subs r3, r3, r0 │ │ │ │ - vadd.f64 d7, d7, d0 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vmul.f64 d5, d6, d12 │ │ │ │ - vmul.f64 d6, d6, d13 │ │ │ │ - add r3, lr │ │ │ │ - vmla.f64 d6, d2, d12 │ │ │ │ - vstr d7, [r8] │ │ │ │ - vadd.f64 d7, d4, d3 │ │ │ │ - vsub.f64 d3, d3, d4 │ │ │ │ - vnmls.f64 d5, d2, d13 │ │ │ │ - mla r8, fp, r4, r1 │ │ │ │ - vadd.f64 d4, d8, d9 │ │ │ │ - vsub.f64 d2, d7, d6 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d7, d3, d5 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ + add.w ip, r1, r4, lsl #4 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vsub.f64 d7, d10, d9 │ │ │ │ + add r3, r8 │ │ │ │ + vmls.f64 d3, d4, d14 │ │ │ │ + vadd.f64 d4, d4, d4 │ │ │ │ + vmul.f64 d6, d7, d12 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ + vadd.f64 d4, d4, d0 │ │ │ │ + vmla.f64 d7, d2, d12 │ │ │ │ + vnmls.f64 d6, d2, d13 │ │ │ │ + vstr d4, [ip] │ │ │ │ + vadd.f64 d4, d5, d3 │ │ │ │ + vsub.f64 d3, d3, d5 │ │ │ │ + add.w ip, r4, r4, lsl #2 │ │ │ │ + vldr d5, [sp, #24] │ │ │ │ + add.w ip, r1, ip, lsl #3 │ │ │ │ + vsub.f64 d2, d4, d7 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + vadd.f64 d4, d9, d10 │ │ │ │ + vstr d2, [ip] │ │ │ │ + vstr d7, [r3] │ │ │ │ + vsub.f64 d7, d3, d6 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ vadd.f64 d3, d11, d15 │ │ │ │ - vstr d2, [r8] │ │ │ │ + add r7, r1 │ │ │ │ vmul.f64 d2, d4, d12 │ │ │ │ - vstr d6, [r3] │ │ │ │ - subs r3, r3, r7 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - add r7, r1 │ │ │ │ - vmla.f64 d4, d3, d12 │ │ │ │ vstr d7, [r3] │ │ │ │ + vsub.f64 d7, d5, d8 │ │ │ │ add r3, r0 │ │ │ │ + vmla.f64 d4, d3, d12 │ │ │ │ vnmls.f64 d2, d3, d13 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ - vsub.f64 d7, d5, d10 │ │ │ │ - vadd.f64 d6, d5, d10 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vadd.f64 d6, d5, d8 │ │ │ │ + add r3, lr │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vldr d1, [sp, #32] │ │ │ │ vmov.f64 d5, d1 │ │ │ │ vmls.f64 d5, d6, d14 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vstr d6, [r3] │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ - subs r3, r3, r0 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ add r0, r1 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vsub.f64 d7, d5, d2 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ vstr d3, [r1] │ │ │ │ vstr d4, [r3] │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ vstr d7, [r0] │ │ │ │ + vstr d2, [r7] │ │ │ │ add r9, r3 │ │ │ │ add r1, r3 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ - vstr d2, [r7] │ │ │ │ add r2, r3 │ │ │ │ add sl, r3 │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ - eors r4, r3 │ │ │ │ - eors r5, r3 │ │ │ │ - eors r6, r3 │ │ │ │ + eor.w r4, r4, r3 │ │ │ │ + eor.w r5, r5, r3 │ │ │ │ + eor.w r6, r6, r3 │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ subs r3, #1 │ │ │ │ str r3, [sp, #196] @ 0xc4 │ │ │ │ - bne.w 68cfc │ │ │ │ + bne.w 6e044 │ │ │ │ add sp, #84 @ 0x54 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop.w │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #242 @ 0xf2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ - ldr r4, [pc, #680] @ (69294 ) │ │ │ │ + ldr r4, [pc, #680] @ (6e614 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ - ldr r4, [pc, #680] @ (6929c ) │ │ │ │ + ldr r4, [pc, #680] @ (6e61c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - b.w ff51172a │ │ │ │ - b.n 696ee │ │ │ │ + b.w ff516aaa │ │ │ │ + b.n 6ea6e │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ - ldrsh r6, [r7, r3] │ │ │ │ + ldrb r4, [r5, #14] │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00069008 : │ │ │ │ - ldr r2, [pc, #8] @ (69014 ) │ │ │ │ - ldr r1, [pc, #12] @ (69018 ) │ │ │ │ +0006e388 : │ │ │ │ + ldr r2, [pc, #8] @ (6e394 ) │ │ │ │ + ldr r1, [pc, #12] @ (6e398 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldr r1, [pc, #32] @ (69038 ) │ │ │ │ + str r0, [r1, #88] @ 0x58 │ │ │ │ movs r3, r0 │ │ │ │ - stc2 15, cr15, [r7], #1020 @ 0x3fc │ │ │ │ + mrrc2 15, 15, pc, pc, cr15 @ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr r7, [pc, #760] @ (69320 ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #68 @ 0x44 │ │ │ │ - add r7, pc │ │ │ │ - ldr r4, [sp, #180] @ 0xb4 │ │ │ │ + ldr r7, [pc, #788] @ (6e6d0 ) │ │ │ │ + ldrd r6, r4, [sp, #176] @ 0xb0 │ │ │ │ ldrd lr, r5, [sp, #168] @ 0xa8 │ │ │ │ + add r7, pc │ │ │ │ cmp r4, #0 │ │ │ │ - ldr r6, [sp, #176] @ 0xb0 │ │ │ │ - ble.w 692fa │ │ │ │ + ble.w 6e698 │ │ │ │ ldr r4, [sp, #188] @ 0xbc │ │ │ │ - mov.w r9, #48 @ 0x30 │ │ │ │ - ldr.w ip, [pc, #736] @ 69324 │ │ │ │ - vldr d11, [pc, #704] @ 69308 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + ldr.w ip, [pc, #772] @ 6e6d4 │ │ │ │ + vldr d11, [pc, #740] @ 6e6b8 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d10, [pc, #740] @ 6e6c0 │ │ │ │ str r4, [sp, #56] @ 0x38 │ │ │ │ ldr r4, [sp, #184] @ 0xb8 │ │ │ │ - vldr d10, [pc, #700] @ 69310 │ │ │ │ - vldr d9, [pc, #704] @ 69318 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + vldr d9, [pc, #740] @ 6e6c8 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ str r4, [sp, #60] @ 0x3c │ │ │ │ - ldr.w r7, [r7, ip] │ │ │ │ mov r4, lr │ │ │ │ - ldr.w sl, [r7] │ │ │ │ - mov.w r8, r5, lsl #4 │ │ │ │ + ldr.w r7, [r7, ip] │ │ │ │ + ldr.w fp, [r7] │ │ │ │ mov.w lr, r6, lsl #4 │ │ │ │ + mov.w r8, r5, lsl #4 │ │ │ │ + add.w r9, r3, lr │ │ │ │ + mov.w ip, r5, lsl #5 │ │ │ │ add.w r7, r2, r8 │ │ │ │ - add.w ip, r3, lr │ │ │ │ - mov.w fp, r5, lsl #5 │ │ │ │ + vldr d7, [r9] │ │ │ │ + add.w r9, r9, r6, lsl #5 │ │ │ │ vldr d6, [r7] │ │ │ │ - add r7, fp │ │ │ │ - vldr d7, [ip] │ │ │ │ - add.w ip, ip, r6, lsl #5 │ │ │ │ + add r7, ip │ │ │ │ + vldr d3, [r9] │ │ │ │ + sub.w r9, r9, lr │ │ │ │ vldr d2, [r7] │ │ │ │ sub.w r7, r7, r8 │ │ │ │ - vldr d3, [ip] │ │ │ │ - sub.w ip, ip, lr │ │ │ │ - vsub.f64 d5, d6, d2 │ │ │ │ - vadd.f64 d6, d6, d2 │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vadd.f64 d2, d6, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ + vsub.f64 d5, d6, d2 │ │ │ │ + vadd.f64 d6, d6, d2 │ │ │ │ + vadd.f64 d1, d7, d7 │ │ │ │ vadd.f64 d0, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vadd.f64 d1, d7, d7 │ │ │ │ - vstr d2, [sp] │ │ │ │ + vadd.f64 d2, d6, d6 │ │ │ │ + vldr d6, [r2] │ │ │ │ vmul.f64 d7, d5, d11 │ │ │ │ vldr d5, [r7] │ │ │ │ - add r7, fp │ │ │ │ - mvn.w fp, #55 @ 0x37 │ │ │ │ - vstr d1, [sp, #24] │ │ │ │ + add r7, ip │ │ │ │ + sub.w ip, r5, r5, lsl #3 │ │ │ │ + vstr d2, [sp] │ │ │ │ vmul.f64 d0, d0, d11 │ │ │ │ - vadd.f64 d5, d5, d5 │ │ │ │ vldr d4, [r7] │ │ │ │ - mla r7, fp, r5, r7 │ │ │ │ - mvn.w fp, #23 │ │ │ │ + add.w ip, r7, ip, lsl #3 │ │ │ │ + vstr d1, [sp, #24] │ │ │ │ + add.w r7, r5, r5, lsl #1 │ │ │ │ + eor.w r5, r5, fp │ │ │ │ + vadd.f64 d5, d5, d5 │ │ │ │ vstr d7, [sp, #32] │ │ │ │ - vldr d7, [ip] │ │ │ │ + vldr d7, [r9] │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - mla ip, fp, r6, ip │ │ │ │ - vldr d2, [r7] │ │ │ │ + vldr d2, [ip] │ │ │ │ + add.w ip, ip, r7, lsl #4 │ │ │ │ + sub.w r7, r6, r6, lsl #2 │ │ │ │ + add.w r7, r9, r7, lsl #3 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ - mla r7, r9, r5, r7 │ │ │ │ - eor.w r5, r5, sl │ │ │ │ + add.w r9, r6, r6, lsl #1 │ │ │ │ + eor.w r6, r6, fp │ │ │ │ vadd.f64 d4, d5, d3 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ - vldr d1, [ip] │ │ │ │ - mla ip, r9, r6, ip │ │ │ │ - eor.w r6, r6, sl │ │ │ │ + vldr d1, [r7] │ │ │ │ + add.w r7, r7, r9, lsl #4 │ │ │ │ + add.w r9, r4, r4, lsl #1 │ │ │ │ vstr d4, [sp, #8] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ + vldr d7, [ip] │ │ │ │ + sub.w ip, ip, r8 │ │ │ │ vstr d5, [sp, #40] @ 0x28 │ │ │ │ - sub.w r7, r7, r8 │ │ │ │ + vstr d6, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d5, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d7, [ip] │ │ │ │ - sub.w ip, ip, lr │ │ │ │ - vstr d6, [sp, #48] @ 0x30 │ │ │ │ + vldr d7, [r7] │ │ │ │ + sub.w r7, r7, lr │ │ │ │ vsub.f64 d12, d1, d7 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - sub.w r7, r7, r8 │ │ │ │ - vldr d6, [r7] │ │ │ │ + vldr d7, [ip] │ │ │ │ + sub.w ip, ip, r8 │ │ │ │ + mov.w r8, r4, lsl #5 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add.w ip, r4, r4, lsl #2 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ vstr d12, [sp, #16] │ │ │ │ vadd.f64 d8, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [ip] │ │ │ │ - sub.w ip, ip, lr │ │ │ │ + vldr d6, [r7] │ │ │ │ + sub.w r7, r7, lr │ │ │ │ mov.w lr, r4, lsl #3 │ │ │ │ - vldr d3, [ip] │ │ │ │ + vldr d3, [r7] │ │ │ │ + add.w r7, r0, r8 │ │ │ │ vsub.f64 d14, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ - mov.w ip, r4, lsl #5 │ │ │ │ - add.w r7, r0, ip │ │ │ │ vsub.f64 d15, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vsub.f64 d3, d1, d7 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ vldr d1, [sp, #8] │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vsub.f64 d13, d12, d15 │ │ │ │ @@ -115912,5503 +118616,5577 @@ │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vsub.f64 d1, d2, d5 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ vsub.f64 d5, d4, d0 │ │ │ │ vadd.f64 d4, d0, d4 │ │ │ │ vldr d0, [sp, #40] @ 0x28 │ │ │ │ vstr d1, [r7] │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ + add.w r7, r1, ip │ │ │ │ + add ip, r0 │ │ │ │ vstr d2, [r0] │ │ │ │ vmul.f64 d2, d3, d9 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ - mul.w r8, r7, r4 │ │ │ │ - vmla.f64 d3, d12, d9 │ │ │ │ vnmls.f64 d2, d12, d10 │ │ │ │ - add.w r7, r1, r8 │ │ │ │ - add r8, r0 │ │ │ │ + vmla.f64 d3, d12, d9 │ │ │ │ vsub.f64 d1, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vstr d1, [r7] │ │ │ │ add.w r7, r1, lr │ │ │ │ - add lr, r0 │ │ │ │ vstr d5, [r7] │ │ │ │ - movs r7, #24 │ │ │ │ vsub.f64 d5, d4, d3 │ │ │ │ + mov.w r7, r9, lsl #3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - mul.w r7, r7, r4 │ │ │ │ - add.w fp, r1, r7 │ │ │ │ + add.w r9, r1, r9, lsl #4 │ │ │ │ + add.w sl, r1, r7 │ │ │ │ add r7, r0 │ │ │ │ - vstr d5, [fp] │ │ │ │ - mov.w fp, #56 @ 0x38 │ │ │ │ - mla fp, fp, r4, r1 │ │ │ │ - vstr d4, [fp] │ │ │ │ + vstr d5, [sl] │ │ │ │ + sub.w sl, lr, r4 │ │ │ │ + add lr, r0 │ │ │ │ + add.w sl, r1, sl, lsl #3 │ │ │ │ + vstr d4, [sl] │ │ │ │ vsub.f64 d4, d14, d13 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ vadd.f64 d14, d14, d13 │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ vldr d2, [sp] │ │ │ │ vldr d12, [sp, #16] │ │ │ │ - vsub.f64 d5, d0, d1 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ vmul.f64 d14, d14, d11 │ │ │ │ + vsub.f64 d5, d0, d1 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d3, [r8] │ │ │ │ + vstr d3, [ip] │ │ │ │ vstr d5, [lr] │ │ │ │ vadd.f64 d5, d1, d0 │ │ │ │ vldr d1, [sp, #32] │ │ │ │ vldr d0, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d4, d5, d14 │ │ │ │ vadd.f64 d5, d5, d14 │ │ │ │ vstr d4, [r7] │ │ │ │ vmul.f64 d4, d7, d10 │ │ │ │ - add r7, ip │ │ │ │ + add r7, r8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vmla.f64 d7, d6, d10 │ │ │ │ - vnmls.f64 d4, d6, d9 │ │ │ │ vstr d5, [r7] │ │ │ │ vadd.f64 d5, d1, d0 │ │ │ │ - add.w r7, r1, ip │ │ │ │ + add.w r7, r1, r8 │ │ │ │ + vnmls.f64 d4, d6, d9 │ │ │ │ + vmla.f64 d7, d6, d10 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vstr d3, [r7] │ │ │ │ - lsls r7, r4, #4 │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ + eor.w r4, r4, fp │ │ │ │ vstr d5, [r1] │ │ │ │ vsub.f64 d5, d0, d1 │ │ │ │ - add.w lr, r1, r7 │ │ │ │ + add.w ip, r1, r7 │ │ │ │ add r7, r0 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [sp, #8] │ │ │ │ - vstr d6, [lr] │ │ │ │ + vstr d6, [ip] │ │ │ │ vsub.f64 d6, d7, d2 │ │ │ │ vadd.f64 d7, d12, d15 │ │ │ │ - mla lr, r9, r4, r1 │ │ │ │ - eor.w r4, r4, sl │ │ │ │ + vstr d5, [r9] │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ - vstr d5, [lr] │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d5, [r7] │ │ │ │ - add r7, ip │ │ │ │ + add r7, r8 │ │ │ │ vstr d6, [r7] │ │ │ │ ldr r7, [sp, #56] @ 0x38 │ │ │ │ add r0, r7 │ │ │ │ add r1, r7 │ │ │ │ ldr r7, [sp, #60] @ 0x3c │ │ │ │ add r2, r7 │ │ │ │ add r3, r7 │ │ │ │ ldr r7, [sp, #180] @ 0xb4 │ │ │ │ subs r7, #1 │ │ │ │ str r7, [sp, #180] @ 0xb4 │ │ │ │ - bne.w 69066 │ │ │ │ + bne.w 6e3f6 │ │ │ │ add sp, #68 @ 0x44 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 69588 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 6e938 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 695cc ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 6e97c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ - ldrh r0, [r3, r6] │ │ │ │ + ldrb r0, [r0, #0] │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00069328 : │ │ │ │ - ldr r2, [pc, #8] @ (69334 ) │ │ │ │ - ldr r1, [pc, #12] @ (69338 ) │ │ │ │ +0006e6d8 : │ │ │ │ + ldr r2, [pc, #8] @ (6e6e4 ) │ │ │ │ + ldr r1, [pc, #12] @ (6e6e8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - mov r0, r3 │ │ │ │ + str r0, [r5, #36] @ 0x24 │ │ │ │ movs r3, r0 │ │ │ │ - stc2l 15, cr15, [pc], #1020 @ 69738 │ │ │ │ + ldc2 15, cr15, [pc], #1020 @ 6eae8 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #244 @ 0xf4 │ │ │ │ + sub sp, #252 @ 0xfc │ │ │ │ + ldrd sl, fp, [sp, #352] @ 0x160 │ │ │ │ str r2, [sp, #4] │ │ │ │ - str r3, [sp, #16] │ │ │ │ - ldr r2, [sp, #356] @ 0x164 │ │ │ │ - ldr.w r3, [pc, #1060] @ 69778 │ │ │ │ - ldrd sl, r9, [sp, #344] @ 0x158 │ │ │ │ - add r3, pc │ │ │ │ - ldr.w lr, [sp, #352] @ 0x160 │ │ │ │ - cmp r2, #0 │ │ │ │ - ble.w 69a72 │ │ │ │ + str r3, [sp, #176] @ 0xb0 │ │ │ │ ldr r2, [sp, #364] @ 0x16c │ │ │ │ - mov r9, sl │ │ │ │ - ldr.w sl, [sp, #348] @ 0x15c │ │ │ │ - mov fp, r0 │ │ │ │ - mov r8, r1 │ │ │ │ - vldr d14, [pc, #988] @ 69750 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #228] @ 0xe4 │ │ │ │ - ldr r2, [sp, #360] @ 0x168 │ │ │ │ - vldr d13, [pc, #988] @ 69758 │ │ │ │ - vldr d11, [pc, #992] @ 69760 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #232] @ 0xe8 │ │ │ │ - ldr r2, [pc, #1012] @ (6977c ) │ │ │ │ - vldr d15, [pc, #988] @ 69768 │ │ │ │ + ldr.w r3, [pc, #1048] @ 6eb30 │ │ │ │ + ldr.w lr, [sp, #360] @ 0x168 │ │ │ │ + cmp r2, #0 │ │ │ │ + add r3, pc │ │ │ │ + ble.w 6ee7a │ │ │ │ + ldr r2, [sp, #372] @ 0x174 │ │ │ │ + mov r8, sl │ │ │ │ + mov sl, fp │ │ │ │ + mov r9, r1 │ │ │ │ + mov lr, r0 │ │ │ │ + vldr d14, [pc, #984] @ 6eb08 │ │ │ │ + vldr d13, [pc, #988] @ 6eb10 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d11, [pc, #988] @ 6eb18 │ │ │ │ + str r2, [sp, #236] @ 0xec │ │ │ │ + vldr d15, [pc, #988] @ 6eb20 │ │ │ │ + ldr r2, [sp, #368] @ 0x170 │ │ │ │ + ldr.w fp, [sp, #360] @ 0x168 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #240] @ 0xf0 │ │ │ │ + ldr r2, [pc, #992] @ (6eb34 ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #236] @ 0xec │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - mov.w ip, sl, lsl #5 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ - mov.w r7, lr, lsl #5 │ │ │ │ - add.w r3, r2, ip │ │ │ │ - mov.w r5, sl, lsl #6 │ │ │ │ - add r1, r7 │ │ │ │ - mvn.w r0, #111 @ 0x6f │ │ │ │ - movs r4, #96 @ 0x60 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vldr d7, [r1] │ │ │ │ - add.w r1, r1, lr, lsl #6 │ │ │ │ - vldr d2, [r3] │ │ │ │ - sub.w r3, r3, ip │ │ │ │ - vldr d3, [r1] │ │ │ │ - subs r1, r1, r7 │ │ │ │ + str r3, [sp, #244] @ 0xf4 │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ + mov.w r4, fp, lsl #5 │ │ │ │ + mov.w r5, sl, lsl #5 │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ + mov.w r6, sl, lsl #6 │ │ │ │ + sub.w r0, sl, sl, lsl #3 │ │ │ │ + add.w r7, sl, sl, lsl #1 │ │ │ │ + add.w r2, r1, r5 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ + add.w ip, fp, fp, lsl #1 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add r2, r6 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r3, fp, lsl #6 │ │ │ │ + vldr d2, [r2] │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ + vldr d3, [r3] │ │ │ │ + sub.w r3, r3, r4 │ │ │ │ vsub.f64 d5, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vadd.f64 d10, d6, d6 │ │ │ │ + vadd.f64 d1, d6, d6 │ │ │ │ vadd.f64 d6, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d0, d7, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vmul.f64 d6, d6, d14 │ │ │ │ + vldr d7, [r3] │ │ │ │ + vstr d1, [sp, #8] │ │ │ │ vmul.f64 d12, d5, d14 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, r5 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add r2, r6 │ │ │ │ + vmul.f64 d10, d6, d14 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ - vstr d0, [sp, #40] @ 0x28 │ │ │ │ - vldr d3, [r3] │ │ │ │ + vstr d0, [sp, #192] @ 0xc0 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add r2, r0 │ │ │ │ + vldr d6, [r1] │ │ │ │ + sub.w r1, fp, fp, lsl #2 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ - vstr d6, [sp, #48] @ 0x30 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w r2, r0, sl │ │ │ │ - mvn.w r0, #47 @ 0x2f │ │ │ │ - vstr d12, [sp, #192] @ 0xc0 │ │ │ │ - add r3, r2 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + vstr d10, [sp, #200] @ 0xc8 │ │ │ │ + add r3, r1 │ │ │ │ + vstr d12, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d4, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - mul.w r6, r0, lr │ │ │ │ - add r1, r6 │ │ │ │ - vadd.f64 d9, d5, d4 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ - vadd.f64 d3, d7, d6 │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mla r3, r4, sl, r3 │ │ │ │ - vstr d5, [sp, #200] @ 0xc8 │ │ │ │ - vldr d5, [r1] │ │ │ │ - mla r1, r4, lr, r1 │ │ │ │ - vldr d8, [r3] │ │ │ │ - sub.w r3, r3, ip │ │ │ │ - vstr d4, [sp, #64] @ 0x40 │ │ │ │ - mul.w r4, r4, r9 │ │ │ │ - vstr d3, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d2, d7, d6 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vadd.f64 d3, d5, d4 │ │ │ │ + vsub.f64 d9, d4, d5 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add.w r3, r3, ip, lsl #5 │ │ │ │ + mov.w ip, r8, lsl #4 │ │ │ │ + vstr d6, [sp, #32] │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r2, r7, lsl #5 │ │ │ │ + vstr d2, [sp, #24] │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ + vldr d8, [r2] │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ + vstr d9, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d1, d6, d8 │ │ │ │ vsub.f64 d8, d6, d8 │ │ │ │ - vldr d6, [r1] │ │ │ │ - subs r1, r1, r7 │ │ │ │ - vstr d9, [sp, #8] │ │ │ │ + vldr d6, [r3] │ │ │ │ + sub.w r3, r3, r4 │ │ │ │ + vldr d0, [r3] │ │ │ │ + sub.w r3, r3, r4 │ │ │ │ + mvn.w r4, #39 @ 0x27 │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - sub.w r3, r3, ip │ │ │ │ - vldr d0, [r1] │ │ │ │ - subs r1, r1, r7 │ │ │ │ - mvn.w r7, #39 @ 0x27 │ │ │ │ - mov.w ip, #120 @ 0x78 │ │ │ │ - vldr d4, [r3] │ │ │ │ - mla r3, r7, sl, r3 │ │ │ │ + vldr d6, [r2] │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ + mov.w r5, sl, lsl #4 │ │ │ │ + vldr d4, [r2] │ │ │ │ + mla r2, r4, sl, r2 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r1] │ │ │ │ - mla r1, r7, lr, r1 │ │ │ │ - mov.w r7, lr, lsl #4 │ │ │ │ - mul.w ip, ip, r9 │ │ │ │ + vldr d4, [r3] │ │ │ │ + mla r3, r4, fp, r3 │ │ │ │ vsub.f64 d3, d0, d4 │ │ │ │ + vadd.f64 d9, d1, d2 │ │ │ │ + vsub.f64 d2, d1, d2 │ │ │ │ vadd.f64 d4, d0, d4 │ │ │ │ - vadd.f64 d12, d1, d2 │ │ │ │ - vsub.f64 d1, d1, d2 │ │ │ │ - vadd.f64 d0, d8, d4 │ │ │ │ + vsub.f64 d12, d5, d6 │ │ │ │ + vadd.f64 d5, d5, d6 │ │ │ │ + vadd.f64 d9, d9, d9 │ │ │ │ + vadd.f64 d10, d8, d4 │ │ │ │ + vsub.f64 d8, d8, d4 │ │ │ │ + vstr d2, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d2, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vsub.f64 d8, d8, d4 │ │ │ │ - vadd.f64 d4, d5, d6 │ │ │ │ - vstr d1, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d12, d12, d12 │ │ │ │ - vstr d0, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d0, d5, d6 │ │ │ │ - vadd.f64 d3, d7, d7 │ │ │ │ - vstr d2, [sp, #88] @ 0x58 │ │ │ │ - vstr d8, [sp, #96] @ 0x60 │ │ │ │ - vstr d4, [sp, #104] @ 0x68 │ │ │ │ - vstr d0, [sp, #80] @ 0x50 │ │ │ │ - vstr d3, [sp, #216] @ 0xd8 │ │ │ │ - vldr d6, [r3] │ │ │ │ - subs r3, r3, r2 │ │ │ │ - movs r2, #112 @ 0x70 │ │ │ │ - vldr d8, [r3] │ │ │ │ - mla r3, r0, sl, r3 │ │ │ │ - mov.w r0, sl, lsl #4 │ │ │ │ + vstr d10, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d7, d7, d7 │ │ │ │ + vstr d12, [sp, #48] @ 0x30 │ │ │ │ + vstr d2, [sp, #56] @ 0x38 │ │ │ │ + vstr d8, [sp, #64] @ 0x40 │ │ │ │ + vstr d5, [sp, #72] @ 0x48 │ │ │ │ + vstr d7, [sp, #184] @ 0xb8 │ │ │ │ + vldr d6, [r2] │ │ │ │ + sub.w r2, r2, r0 │ │ │ │ + rsb r0, fp, fp, lsl #3 │ │ │ │ + vldr d8, [r2] │ │ │ │ vadd.f64 d1, d6, d8 │ │ │ │ vsub.f64 d8, d6, d8 │ │ │ │ - vldr d6, [r1] │ │ │ │ - mla r1, r2, lr, r1 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vldr d7, [r1] │ │ │ │ - add r1, r6 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, r3, r0, lsl #4 │ │ │ │ + mov.w r0, sl, lsl #2 │ │ │ │ + vldr d7, [r3] │ │ │ │ + sub.w r4, sl, r0 │ │ │ │ + add r3, r1 │ │ │ │ + add.w r2, r2, r4, lsl #4 │ │ │ │ + add r0, sl │ │ │ │ + mov.w r4, fp, lsl #4 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - subs r3, r3, r0 │ │ │ │ - vldr d5, [r3] │ │ │ │ - subs r3, r3, r0 │ │ │ │ - movs r0, #48 @ 0x30 │ │ │ │ + vldr d7, [r2] │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ + vldr d5, [r2] │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ vadd.f64 d2, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r1] │ │ │ │ - subs r1, r1, r7 │ │ │ │ - vldr d0, [r1] │ │ │ │ - vadd.f64 d4, d1, d2 │ │ │ │ - subs r1, r1, r7 │ │ │ │ - vsub.f64 d1, d1, d2 │ │ │ │ - subs r6, r1, r6 │ │ │ │ - vsub.f64 d9, d5, d0 │ │ │ │ + vldr d5, [r3] │ │ │ │ + sub.w r3, r3, r4 │ │ │ │ + vldr d0, [r3] │ │ │ │ + sub.w r3, r3, r4 │ │ │ │ + vadd.f64 d12, d1, d2 │ │ │ │ + vsub.f64 d2, d1, d2 │ │ │ │ + vsub.f64 d10, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - vstr d4, [sp, #24] │ │ │ │ - vstr d1, [sp, #128] @ 0x80 │ │ │ │ + vstr d2, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d4, d8, d5 │ │ │ │ vsub.f64 d8, d8, d5 │ │ │ │ - vsub.f64 d2, d3, d9 │ │ │ │ - vstr d4, [sp, #112] @ 0x70 │ │ │ │ + vsub.f64 d1, d3, d10 │ │ │ │ + vadd.f64 d10, d3, d10 │ │ │ │ + vstr d4, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mla r3, r0, sl, r3 │ │ │ │ - vstr d8, [sp, #144] @ 0x90 │ │ │ │ - vstr d2, [sp, #136] @ 0x88 │ │ │ │ - vstr d4, [sp, #120] @ 0x78 │ │ │ │ - vadd.f64 d4, d3, d9 │ │ │ │ - vstr d7, [sp, #152] @ 0x98 │ │ │ │ - vldr d8, [r3] │ │ │ │ - subs r3, r3, r5 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #80 @ 0x50 │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ - mov.w r5, r9, lsl #6 │ │ │ │ - vldr d5, [r3] │ │ │ │ - vadd.f64 d2, d6, d8 │ │ │ │ - mla r3, r1, sl, r3 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r3] │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ + add.w r1, r8, r8, lsl #2 │ │ │ │ + vstr d8, [sp, #112] @ 0x70 │ │ │ │ + mov.w r5, r1, lsl #4 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vstr d4, [sp, #88] @ 0x58 │ │ │ │ + vstr d6, [sp, #120] @ 0x78 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r2, r7, lsl #4 │ │ │ │ + vstr d1, [sp, #104] @ 0x68 │ │ │ │ + vldr d8, [r2] │ │ │ │ + sub.w r2, r2, r6 │ │ │ │ + vadd.f64 d3, d6, d8 │ │ │ │ vsub.f64 d8, d6, d8 │ │ │ │ - vldr d6, [r6] │ │ │ │ - add r6, r7 │ │ │ │ - mul.w r1, r1, r9 │ │ │ │ - mov.w r7, r9, lsl #4 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add r3, r4 │ │ │ │ + mov.w r4, r8, lsl #5 │ │ │ │ vsub.f64 d1, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mvn.w r3, #79 @ 0x4f │ │ │ │ - vldr d0, [r6] │ │ │ │ - mla r6, r3, lr, r6 │ │ │ │ - vadd.f64 d3, d5, d6 │ │ │ │ - vsub.f64 d5, d5, d6 │ │ │ │ - add.w r3, fp, r5 │ │ │ │ - vldr d4, [r6] │ │ │ │ - mov.w r6, r9, lsl #5 │ │ │ │ - vsub.f64 d6, d0, d4 │ │ │ │ - vadd.f64 d4, d0, d4 │ │ │ │ - vadd.f64 d0, d2, d3 │ │ │ │ - vsub.f64 d9, d6, d1 │ │ │ │ - vadd.f64 d6, d1, d6 │ │ │ │ - vsub.f64 d1, d2, d3 │ │ │ │ - vadd.f64 d2, d5, d4 │ │ │ │ - vadd.f64 d3, d8, d7 │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r2, r0, lsl #4 │ │ │ │ + vldr d5, [r2] │ │ │ │ + mvn.w r2, #79 @ 0x4f │ │ │ │ + vadd.f64 d4, d6, d5 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ + vldr d5, [r3] │ │ │ │ + mla r3, r2, fp, r3 │ │ │ │ + mov.w r2, r8, lsl #6 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, lr, r2 │ │ │ │ + vsub.f64 d2, d5, d0 │ │ │ │ + vadd.f64 d5, d5, d0 │ │ │ │ + vadd.f64 d0, d3, d4 │ │ │ │ + vsub.f64 d3, d3, d4 │ │ │ │ + vadd.f64 d4, d8, d7 │ │ │ │ vsub.f64 d7, d8, d7 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ - vstr d9, [sp, #160] @ 0xa0 │ │ │ │ - vstr d1, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d1, d3, d2 │ │ │ │ - vadd.f64 d3, d3, d2 │ │ │ │ - vldr d9, [pc, #296] @ 69770 │ │ │ │ - vadd.f64 d8, d7, d5 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d4, d4, d6 │ │ │ │ - vmul.f64 d3, d3, d9 │ │ │ │ - vmul.f64 d1, d1, d9 │ │ │ │ - vmul.f64 d8, d8, d9 │ │ │ │ - vmul.f64 d5, d7, d9 │ │ │ │ - vldr d9, [sp, #8] │ │ │ │ - vadd.f64 d4, d4, d4 │ │ │ │ - str r5, [sp, #8] │ │ │ │ - vstr d3, [sp, #176] @ 0xb0 │ │ │ │ - movs r5, #72 @ 0x48 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - vadd.f64 d7, d10, d9 │ │ │ │ - vstr d5, [sp, #184] @ 0xb8 │ │ │ │ - mul.w r5, r5, r9 │ │ │ │ - vadd.f64 d5, d3, d0 │ │ │ │ - vadd.f64 d3, d12, d7 │ │ │ │ - vsub.f64 d7, d7, d12 │ │ │ │ + vstr d0, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d0, d2, d1 │ │ │ │ + vstr d3, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d3, d6, d5 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ + vstr d0, [sp, #136] @ 0x88 │ │ │ │ + vadd.f64 d0, d1, d2 │ │ │ │ + vldr d1, [pc, #268] @ 6eb28 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + vsub.f64 d2, d4, d3 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vstr d0, [sp, #144] @ 0x90 │ │ │ │ + vmul.f64 d5, d5, d1 │ │ │ │ + vmul.f64 d2, d2, d1 │ │ │ │ + vmul.f64 d8, d7, d1 │ │ │ │ + vmul.f64 d4, d4, d1 │ │ │ │ + vldr d1, [sp, #8] │ │ │ │ + str r2, [sp, #8] │ │ │ │ + add.w r2, r8, r8, lsl #1 │ │ │ │ + mov.w r0, r2, lsl #5 │ │ │ │ + mov.w r6, r2, lsl #4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vstr d5, [sp, #168] @ 0xa8 │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ + vstr d4, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d6, d12, d5 │ │ │ │ + vadd.f64 d5, d10, d0 │ │ │ │ + vldr d0, [sp, #16] │ │ │ │ + vadd.f64 d7, d1, d0 │ │ │ │ + vadd.f64 d6, d6, d6 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ - vsub.f64 d2, d3, d5 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vadd.f64 d2, d4, d7 │ │ │ │ - add.w r3, fp, r4 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - vldr d3, [sp, #216] @ 0xd8 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ - vstr d2, [r3] │ │ │ │ - add.w r3, fp, r6 │ │ │ │ - vstr d5, [fp] │ │ │ │ - vsub.f64 d6, d4, d6 │ │ │ │ - vldr d12, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d4, d9, d7 │ │ │ │ + vsub.f64 d7, d7, d9 │ │ │ │ + vsub.f64 d3, d4, d6 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vstr d3, [r3] │ │ │ │ + vadd.f64 d3, d5, d7 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + add.w r3, lr, r0 │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ + str r4, [sp, #16] │ │ │ │ + str r0, [sp, #180] @ 0xb4 │ │ │ │ + mov.w r0, r8, lsl #3 │ │ │ │ + vldr d9, [sp, #216] @ 0xd8 │ │ │ │ + str r5, [sp, #128] @ 0x80 │ │ │ │ + vstr d3, [r3] │ │ │ │ + add.w r3, lr, r4 │ │ │ │ + vstr d6, [lr] │ │ │ │ + vsub.f64 d5, d12, d5 │ │ │ │ vstr d7, [r3] │ │ │ │ - vsub.f64 d7, d9, d10 │ │ │ │ - add.w r3, fp, r1 │ │ │ │ - vldr d9, [sp, #200] @ 0xc8 │ │ │ │ - vldr d10, [sp, #160] @ 0xa0 │ │ │ │ - add r1, r8 │ │ │ │ - vldr d2, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d5, d7, d3 │ │ │ │ - vadd.f64 d7, d3, d7 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - str r4, [sp, #20] │ │ │ │ - movs r4, #104 @ 0x68 │ │ │ │ - str r6, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d0, d3, d0 │ │ │ │ - str r7, [sp, #24] │ │ │ │ - mul.w r4, r4, r9 │ │ │ │ - vsub.f64 d3, d0, d6 │ │ │ │ - vadd.f64 d6, d0, d6 │ │ │ │ - vldr d0, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d3, d3, d14 │ │ │ │ - vmul.f64 d6, d6, d14 │ │ │ │ - vsub.f64 d4, d5, d3 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - vldr d3, [sp, #128] @ 0x80 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vadd.f64 d4, d7, d6 │ │ │ │ - add.w r3, fp, r2 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d9, d0 │ │ │ │ - vadd.f64 d3, d3, d10 │ │ │ │ - vldr d10, [sp, #168] @ 0xa8 │ │ │ │ - add r2, r8 │ │ │ │ - vstr d4, [r3] │ │ │ │ - add.w r3, fp, r7 │ │ │ │ - movs r7, #24 │ │ │ │ - vstr d5, [r3] │ │ │ │ - b.n 69780 │ │ │ │ + vsub.f64 d7, d0, d1 │ │ │ │ + add.w r3, lr, r5 │ │ │ │ + vldr d0, [sp, #144] @ 0x90 │ │ │ │ + add.w r5, r0, r8 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + str r6, [sp, #232] @ 0xe8 │ │ │ │ + vldr d1, [sp, #184] @ 0xb8 │ │ │ │ + vldr d12, [sp, #224] @ 0xe0 │ │ │ │ + vsub.f64 d6, d7, d1 │ │ │ │ + vadd.f64 d7, d1, d7 │ │ │ │ + vsub.f64 d1, d10, d0 │ │ │ │ + vldr d0, [sp, #192] @ 0xc0 │ │ │ │ + str r5, [sp, #192] @ 0xc0 │ │ │ │ + vldr d10, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d4, d5, d1 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vldr d1, [sp, #56] @ 0x38 │ │ │ │ + b.n 6eb38 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 699d0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 6ed88 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 69a1c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 6edd4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - add r6, pc, #44 @ (adr r6, 69798 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 6eb50 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 699f0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 6eda8 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - ldr r4, [r5, r1] │ │ │ │ + strb r6, [r4, #18] │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - mul.w r3, r0, r9 │ │ │ │ - str r3, [sp, #32] │ │ │ │ - mul.w r7, r7, r9 │ │ │ │ - add.w r0, fp, r3 │ │ │ │ - vstr d7, [r0] │ │ │ │ - add.w r0, fp, r5 │ │ │ │ - vldr d7, [sp, #88] @ 0x58 │ │ │ │ - add r5, r8 │ │ │ │ - vsub.f64 d7, d12, d7 │ │ │ │ + vmul.f64 d4, d4, d14 │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ + vsub.f64 d3, d6, d4 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vstr d3, [r3] │ │ │ │ + vadd.f64 d3, d7, d5 │ │ │ │ + sub.w r3, r0, r8 │ │ │ │ + mov.w r7, r3, lsl #4 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ + add.w r4, lr, r7 │ │ │ │ + str r7, [sp, #184] @ 0xb8 │ │ │ │ + mov.w r7, #88 @ 0x58 │ │ │ │ + vstr d3, [r4] │ │ │ │ + add.w r4, lr, ip │ │ │ │ + mul.w r7, r7, r8 │ │ │ │ + vldr d3, [sp, #136] @ 0x88 │ │ │ │ + vstr d6, [r4] │ │ │ │ + add.w r4, lr, r6 │ │ │ │ + vsub.f64 d6, d9, d0 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vsub.f64 d7, d12, d1 │ │ │ │ + add.w r4, lr, r5 │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d7, d2, d10 │ │ │ │ - vldr d2, [sp, #80] @ 0x50 │ │ │ │ - vldr d10, [sp, #48] @ 0x30 │ │ │ │ + vldr d7, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d3, d7, d3 │ │ │ │ + vldr d7, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d7, d1, d7 │ │ │ │ vmul.f64 d4, d7, d11 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vmla.f64 d7, d3, d11 │ │ │ │ vnmls.f64 d4, d3, d13 │ │ │ │ + vmla.f64 d7, d3, d11 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vldr d4, [sp, #48] @ 0x30 │ │ │ │ + vstr d3, [r4] │ │ │ │ + mov.w r4, #104 @ 0x68 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - add.w r0, fp, r4 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #56] @ 0x38 │ │ │ │ - add r4, r8 │ │ │ │ - vstr d3, [r0] │ │ │ │ - mov.w r0, r9, lsl #3 │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ - add r0, fp │ │ │ │ + vldr d7, [sp, #24] │ │ │ │ + mul.w r4, r4, r8 │ │ │ │ + add.w r6, lr, r4 │ │ │ │ + add r4, r9 │ │ │ │ + vstr d3, [r6] │ │ │ │ + add.w r6, lr, r0 │ │ │ │ vadd.f64 d7, d10, d7 │ │ │ │ - vstr d5, [r0] │ │ │ │ - movs r0, #40 @ 0x28 │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ - mul.w r0, r0, r9 │ │ │ │ - add.w r6, fp, r0 │ │ │ │ - add r0, r8 │ │ │ │ + add r0, r9 │ │ │ │ + vstr d5, [r6] │ │ │ │ + add.w r6, lr, r1 │ │ │ │ + add r1, r9 │ │ │ │ vstr d6, [r6] │ │ │ │ - vmul.f64 d6, d2, d11 │ │ │ │ + vmul.f64 d6, d4, d11 │ │ │ │ + add.w r6, r9, r7 │ │ │ │ + vldr d5, [sp, #40] @ 0x28 │ │ │ │ + add r7, lr │ │ │ │ + vldr d3, [sp, #80] @ 0x50 │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ vmla.f64 d6, d5, d13 │ │ │ │ - movs r6, #88 @ 0x58 │ │ │ │ - mul.w r6, r6, r9 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #112] @ 0x70 │ │ │ │ - vldr d2, [sp, #176] @ 0xb0 │ │ │ │ - str r6, [sp, #48] @ 0x30 │ │ │ │ - add r6, r8 │ │ │ │ - vadd.f64 d3, d6, d2 │ │ │ │ - vldr d2, [sp, #120] @ 0x78 │ │ │ │ - vldr d6, [sp, #184] @ 0xb8 │ │ │ │ - vsub.f64 d6, d2, d6 │ │ │ │ - vldr d2, [pc, #572] @ 69a80 │ │ │ │ - vmul.f64 d4, d6, d2 │ │ │ │ + vldr d6, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d3, d3, d6 │ │ │ │ + vsub.f64 d6, d1, d8 │ │ │ │ + vldr d1, [pc, #608] @ 6ee98 │ │ │ │ + vmul.f64 d4, d6, d1 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vmla.f64 d6, d3, d2 │ │ │ │ vnmls.f64 d4, d3, d15 │ │ │ │ + vmla.f64 d6, d3, d1 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vstr d3, [r6] │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ - add.w r6, r8, ip │ │ │ │ + sub.w r6, ip, r8 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - add ip, fp │ │ │ │ - vstr d3, [r6] │ │ │ │ - add.w r6, r8, r7 │ │ │ │ - add r7, fp │ │ │ │ - vstr d5, [r6] │ │ │ │ - movs r6, #56 @ 0x38 │ │ │ │ - mul.w r6, r6, r9 │ │ │ │ - add.w r3, r8, r6 │ │ │ │ - add r6, fp │ │ │ │ - vstr d7, [r3] │ │ │ │ + add ip, r9 │ │ │ │ + add.w r3, r9, r6 │ │ │ │ + add r6, lr │ │ │ │ + vstr d3, [r3] │ │ │ │ + add.w r3, r9, r2 │ │ │ │ + vmov.f64 d3, d12 │ │ │ │ + add r2, lr │ │ │ │ + vldr d12, [sp, #208] @ 0xd0 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r5, r9, r3 │ │ │ │ + add r3, lr │ │ │ │ + vstr d7, [r5] │ │ │ │ vadd.f64 d7, d0, d9 │ │ │ │ - vldr d0, [sp, #88] @ 0x58 │ │ │ │ - vldr d9, [sp, #160] @ 0xa0 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d6, d12, d0 │ │ │ │ - vldr d0, [sp, #128] @ 0x80 │ │ │ │ - add r3, fp │ │ │ │ - vldr d12, [sp, #192] @ 0xc0 │ │ │ │ + vldr d0, [sp, #56] @ 0x38 │ │ │ │ + vldr d9, [sp, #96] @ 0x60 │ │ │ │ + vadd.f64 d6, d3, d0 │ │ │ │ + vldr d0, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ + vsub.f64 d4, d9, d0 │ │ │ │ + vldr d9, [sp, #104] @ 0x68 │ │ │ │ + vldr d0, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d0, d9 │ │ │ │ - vldr d0, [sp, #136] @ 0x88 │ │ │ │ - vldr d9, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d4, d0, d9 │ │ │ │ - vldr d9, [sp, #96] @ 0x60 │ │ │ │ - vldr d0, [sp, #144] @ 0x90 │ │ │ │ - vmul.f64 d3, d4, d13 │ │ │ │ - vmul.f64 d4, d4, d11 │ │ │ │ - vmla.f64 d4, d6, d13 │ │ │ │ - vnmls.f64 d3, d6, d11 │ │ │ │ - vsub.f64 d6, d5, d3 │ │ │ │ + vsub.f64 d6, d9, d0 │ │ │ │ + vldr d0, [sp, #72] @ 0x48 │ │ │ │ + vldr d9, [sp, #112] @ 0x70 │ │ │ │ + vmul.f64 d3, d6, d13 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ + vnmls.f64 d3, d4, d11 │ │ │ │ + vmla.f64 d6, d4, d13 │ │ │ │ + vsub.f64 d4, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vsub.f64 d3, d0, d8 │ │ │ │ - vldr d0, [pc, #412] @ 69a88 │ │ │ │ - vstr d6, [r3] │ │ │ │ - vadd.f64 d6, d7, d4 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #104] @ 0x68 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - vstr d6, [ip] │ │ │ │ - add r3, r8 │ │ │ │ - vldr d6, [sp, #64] @ 0x40 │ │ │ │ - vstr d5, [r7] │ │ │ │ - vstr d7, [r6] │ │ │ │ - vsub.f64 d7, d6, d12 │ │ │ │ - vmul.f64 d6, d4, d13 │ │ │ │ - vmla.f64 d6, d9, d11 │ │ │ │ - vldr d9, [sp, #152] @ 0x98 │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ - vsub.f64 d5, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d9, d1 │ │ │ │ - vldr d9, [pc, #352] @ 69a90 │ │ │ │ - vmul.f64 d4, d6, d0 │ │ │ │ - vmul.f64 d6, d6, d9 │ │ │ │ - vmla.f64 d6, d3, d0 │ │ │ │ - vnmls.f64 d4, d3, d9 │ │ │ │ - vsub.f64 d3, d5, d4 │ │ │ │ - vadd.f64 d5, d5, d4 │ │ │ │ - vstr d3, [r1] │ │ │ │ - vadd.f64 d3, d7, d6 │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ + vstr d4, [r7] │ │ │ │ + vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d3, [r2] │ │ │ │ - add.w r2, r8, r7 │ │ │ │ - vldr d3, [sp, #80] @ 0x50 │ │ │ │ + vldr d6, [sp, #32] │ │ │ │ + ldr r7, [sp, #184] @ 0xb8 │ │ │ │ + vstr d4, [r6] │ │ │ │ vstr d5, [r2] │ │ │ │ - vmul.f64 d6, d3, d13 │ │ │ │ + vsub.f64 d6, d6, d12 │ │ │ │ vstr d7, [r3] │ │ │ │ - vldr d7, [sp, #56] @ 0x38 │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ - vldr d3, [sp, #112] @ 0x70 │ │ │ │ + vmul.f64 d7, d0, d13 │ │ │ │ + ldr r6, [sp, #128] @ 0x80 │ │ │ │ + vldr d0, [sp, #168] @ 0xa8 │ │ │ │ + vmla.f64 d7, d3, d11 │ │ │ │ + add.w r3, r9, r6 │ │ │ │ + ldr r6, [sp, #232] @ 0xe8 │ │ │ │ + vsub.f64 d3, d9, d0 │ │ │ │ + vldr d0, [pc, #380] @ 6eea0 │ │ │ │ + vldr d9, [pc, #384] @ 6eea8 │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vldr d7, [sp, #120] @ 0x78 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + vmul.f64 d4, d7, d0 │ │ │ │ + vmul.f64 d7, d7, d9 │ │ │ │ + vnmls.f64 d4, d3, d9 │ │ │ │ + vmla.f64 d7, d3, d0 │ │ │ │ + vsub.f64 d3, d5, d4 │ │ │ │ + vadd.f64 d5, d5, d4 │ │ │ │ + vstr d3, [r3] │ │ │ │ + vadd.f64 d3, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + add.w r3, r9, r7 │ │ │ │ + vstr d3, [r3] │ │ │ │ + add.w r3, r9, r6 │ │ │ │ + vstr d5, [ip] │ │ │ │ + vstr d6, [r3] │ │ │ │ + vldr d7, [sp, #24] │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vldr d4, [sp, #48] @ 0x30 │ │ │ │ + vldr d5, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vldr d10, [sp, #176] @ 0xb0 │ │ │ │ + add.w r3, r9, r2 │ │ │ │ + vldr d10, [sp, #160] @ 0xa0 │ │ │ │ + vmul.f64 d6, d4, d13 │ │ │ │ + vldr d4, [sp, #80] @ 0x50 │ │ │ │ + ldr r5, [sp, #192] @ 0xc0 │ │ │ │ + ldr r2, [sp, #236] @ 0xec │ │ │ │ vnmls.f64 d6, d5, d11 │ │ │ │ - ldr r7, [sp, #40] @ 0x28 │ │ │ │ - ldr r6, [sp, #224] @ 0xe0 │ │ │ │ - add.w r3, r8, r7 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ + add r5, r9 │ │ │ │ + add lr, r2 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d3, d10 │ │ │ │ - vldr d3, [sp, #120] @ 0x78 │ │ │ │ - vldr d10, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d4, d3, d10 │ │ │ │ + vsub.f64 d6, d4, d10 │ │ │ │ + vldr d4, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d4, d4, d8 │ │ │ │ vmul.f64 d3, d4, d9 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - vmla.f64 d4, d6, d9 │ │ │ │ - vldr d9, [sp, #96] @ 0x60 │ │ │ │ vnmls.f64 d3, d6, d0 │ │ │ │ - vldr d0, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d8, d0, d8 │ │ │ │ + vmla.f64 d4, d6, d9 │ │ │ │ + vldr d0, [sp, #72] @ 0x48 │ │ │ │ + vldr d9, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d6, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ vstr d6, [r5] │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #104] @ 0x68 │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ vstr d6, [r4] │ │ │ │ - vstr d5, [r3] │ │ │ │ - add.w r3, r8, r5 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vmul.f64 d7, d4, d11 │ │ │ │ - vldr d6, [sp, #64] @ 0x40 │ │ │ │ - ldr r4, [sp, #20] │ │ │ │ - ldr r0, [sp, #228] @ 0xe4 │ │ │ │ - vnmls.f64 d7, d9, d13 │ │ │ │ + vstr d5, [r0] │ │ │ │ + vstr d7, [r1] │ │ │ │ + vmul.f64 d7, d0, d11 │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ + vldr d6, [sp, #32] │ │ │ │ + vnmls.f64 d7, d3, d13 │ │ │ │ + vldr d0, [sp, #168] @ 0xa8 │ │ │ │ + ldr r0, [sp, #180] @ 0xb4 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ - vldr d9, [sp, #152] @ 0x98 │ │ │ │ - add fp, r0 │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ + vadd.f64 d4, d9, d0 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d7, d9, d1 │ │ │ │ + vldr d7, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ vmul.f64 d3, d7, d15 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - vmla.f64 d7, d8, d15 │ │ │ │ - vnmls.f64 d3, d8, d2 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vnmls.f64 d3, d4, d1 │ │ │ │ + vmla.f64 d7, d4, d15 │ │ │ │ vsub.f64 d4, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vstr d4, [r3] │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - add.w r3, r8, r4 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + add.w r3, r9, r0 │ │ │ │ vstr d4, [r3] │ │ │ │ - add.w r3, r8, r6 │ │ │ │ - vstr d5, [r8] │ │ │ │ - add r8, r0 │ │ │ │ - ldr r0, [sp, #232] @ 0xe8 │ │ │ │ + add.w r3, r9, r4 │ │ │ │ + vstr d5, [r9] │ │ │ │ + add r9, r2 │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - add r2, r0 │ │ │ │ - str r2, [sp, #4] │ │ │ │ - add r3, r0 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - ldr r3, [sp, #236] @ 0xec │ │ │ │ - eor.w r9, r9, r3 │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ + add r1, r2 │ │ │ │ + add r3, r2 │ │ │ │ + str r1, [sp, #4] │ │ │ │ + str r3, [sp, #176] @ 0xb0 │ │ │ │ + ldr r3, [sp, #244] @ 0xf4 │ │ │ │ + eor.w r8, r8, r3 │ │ │ │ eor.w sl, sl, r3 │ │ │ │ - eor.w lr, lr, r3 │ │ │ │ - ldr r3, [sp, #356] @ 0x164 │ │ │ │ + eor.w fp, fp, r3 │ │ │ │ + ldr r3, [sp, #364] @ 0x16c │ │ │ │ subs r3, #1 │ │ │ │ - str r3, [sp, #356] @ 0x164 │ │ │ │ - bne.w 69392 │ │ │ │ - add sp, #244 @ 0xf4 │ │ │ │ + str r3, [sp, #364] @ 0x16c │ │ │ │ + bne.w 6e758 │ │ │ │ + add sp, #252 @ 0xfc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ - add r1, pc, #652 @ (adr r1, 69d18 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 6f130 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #250 @ 0xfa │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ │ │ │ │ -00069a98 : │ │ │ │ - ldr r2, [pc, #8] @ (69aa4 ) │ │ │ │ - ldr r1, [pc, #12] @ (69aa8 ) │ │ │ │ +0006eeb0 : │ │ │ │ + ldr r2, [pc, #8] @ (6eebc ) │ │ │ │ + ldr r1, [pc, #12] @ (6eec0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - subs r6, #216 @ 0xd8 │ │ │ │ + ldrh r0, [r0, r3] │ │ │ │ movs r3, r0 │ │ │ │ - pld [pc, #4095] @ 6aaab │ │ │ │ + pldw [r7, #255]! │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov sl, r0 │ │ │ │ - mov fp, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #540 @ 0x21c │ │ │ │ - ldr r4, [sp, #652] @ 0x28c │ │ │ │ - str r3, [sp, #0] │ │ │ │ - ldr.w r3, [pc, #1264] @ 69fb8 │ │ │ │ - cmp r4, #0 │ │ │ │ - ldrd r9, r0, [sp, #640] @ 0x280 │ │ │ │ + sub.w sp, sp, #548 @ 0x224 │ │ │ │ + ldrd r5, sl, [sp, #648] @ 0x288 │ │ │ │ + str r2, [sp, #0] │ │ │ │ + str r3, [sp, #12] │ │ │ │ + ldr r2, [sp, #660] @ 0x294 │ │ │ │ + ldr.w r3, [pc, #1256] @ 6f3d8 │ │ │ │ + ldr r7, [sp, #656] @ 0x290 │ │ │ │ + cmp r2, #0 │ │ │ │ add r3, pc │ │ │ │ - ldr r1, [sp, #648] @ 0x288 │ │ │ │ - ble.w 6ac28 │ │ │ │ - ldr r4, [sp, #660] @ 0x294 │ │ │ │ - mov r7, r2 │ │ │ │ - ldr.w r2, [pc, #1248] @ 69fbc │ │ │ │ - mov lr, r9 │ │ │ │ - mov r8, r0 │ │ │ │ - mov r9, r1 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #524] @ 0x20c │ │ │ │ - ldr r4, [sp, #656] @ 0x290 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #528] @ 0x210 │ │ │ │ + ble.w 700ca │ │ │ │ + ldr r2, [sp, #668] @ 0x29c │ │ │ │ + mov fp, r5 │ │ │ │ + mov r8, r1 │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, sl │ │ │ │ + mov sl, r0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #532] @ 0x214 │ │ │ │ + ldr r2, [sp, #664] @ 0x298 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #536] @ 0x218 │ │ │ │ + ldr.w r2, [pc, #1220] @ 6f3dc │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #532] @ 0x214 │ │ │ │ - mov r3, fp │ │ │ │ - mov fp, sl │ │ │ │ - mov sl, r3 │ │ │ │ - mov.w ip, r8, lsl #7 │ │ │ │ - mvn.w r0, #191 @ 0xbf │ │ │ │ - add.w r5, r7, ip │ │ │ │ - vldr d4, [r7] │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ - mov.w r2, r9, lsl #7 │ │ │ │ - mul.w r0, r0, r8 │ │ │ │ - mov.w r1, r9, lsl #6 │ │ │ │ - vldr d1, [r5] │ │ │ │ - add r5, ip │ │ │ │ - adds r3, r6, r2 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add r5, r0 │ │ │ │ - vldr d6, [r3] │ │ │ │ - subs r3, r3, r1 │ │ │ │ + str r3, [sp, #540] @ 0x21c │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + mov.w ip, r7, lsl #7 │ │ │ │ + mvn.w lr, #159 @ 0x9f │ │ │ │ + mov.w r6, r5, lsl #7 │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ + mov.w r0, r5, lsl #6 │ │ │ │ + add.w r2, r3, ip │ │ │ │ + vldr d4, [r3] │ │ │ │ + sub.w r3, r7, r7, lsl #2 │ │ │ │ + vldr d1, [r2] │ │ │ │ + add r2, ip │ │ │ │ + add.w r1, r4, r6 │ │ │ │ + mov.w r4, r3, lsl #6 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r2, r4 │ │ │ │ + vldr d6, [r1] │ │ │ │ + sub.w r1, r1, r0 │ │ │ │ vadd.f64 d1, d1, d1 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add r5, ip │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r2, ip │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ - vldr d5, [r5] │ │ │ │ + vldr d5, [r2] │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, r2 │ │ │ │ - mvn.w r2, #159 @ 0x9f │ │ │ │ - vldr d8, [r3] │ │ │ │ + vldr d5, [r1] │ │ │ │ + add r1, r6 │ │ │ │ + mul.w r6, lr, r7 │ │ │ │ + mul.w lr, lr, r5 │ │ │ │ + vldr d8, [r1] │ │ │ │ + add r2, r6 │ │ │ │ + str r6, [sp, #16] │ │ │ │ + mov.w r6, r7, lsl #6 │ │ │ │ + add r1, lr │ │ │ │ vadd.f64 d0, d0, d0 │ │ │ │ - mul.w r4, r2, r8 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ + str r6, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d2, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vadd.f64 d8, d1, d3 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - add r5, r4 │ │ │ │ - add r3, r2 │ │ │ │ - mov r6, r4 │ │ │ │ vadd.f64 d2, d2, d2 │ │ │ │ vadd.f64 d13, d0, d8 │ │ │ │ vsub.f64 d15, d8, d0 │ │ │ │ vsub.f64 d11, d3, d2 │ │ │ │ vadd.f64 d14, d2, d3 │ │ │ │ vsub.f64 d3, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ + vstr d13, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d2, d4, d6 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d13, [sp, #360] @ 0x168 │ │ │ │ - vstr d11, [sp, #376] @ 0x178 │ │ │ │ - vldr d11, [pc, #1004] @ 69f98 │ │ │ │ vstr d15, [sp, #368] @ 0x170 │ │ │ │ - vstr d14, [sp, #384] @ 0x180 │ │ │ │ + vstr d11, [sp, #384] @ 0x180 │ │ │ │ + vldr d11, [pc, #980] @ 6f3b8 │ │ │ │ + vstr d14, [sp, #392] @ 0x188 │ │ │ │ vmul.f64 d3, d3, d11 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vadd.f64 d1, d2, d3 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vstr d3, [sp, #400] @ 0x190 │ │ │ │ - vldr d3, [r5] │ │ │ │ - subs r5, r5, r0 │ │ │ │ - vstr d7, [sp, #416] @ 0x1a0 │ │ │ │ - movs r0, #192 @ 0xc0 │ │ │ │ - vstr d5, [sp, #408] @ 0x198 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vstr d1, [sp, #392] @ 0x188 │ │ │ │ + vstr d1, [sp, #400] @ 0x190 │ │ │ │ + vstr d3, [sp, #408] @ 0x198 │ │ │ │ + vldr d3, [r2] │ │ │ │ + sub.w r2, r2, r4 │ │ │ │ + add.w r4, r5, r5, lsl #1 │ │ │ │ + vstr d5, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d7, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d7, [r2] │ │ │ │ + sub.w r2, r2, r6 │ │ │ │ + vldr d4, [r2] │ │ │ │ + sub.w r2, r2, r6 │ │ │ │ + mvn.w r6, #79 @ 0x4f │ │ │ │ vadd.f64 d0, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mla r3, r0, r9, r3 │ │ │ │ - mov.w r0, r8, lsl #6 │ │ │ │ - str r0, [sp, #144] @ 0x90 │ │ │ │ - subs r5, r5, r0 │ │ │ │ - vldr d6, [r3] │ │ │ │ - subs r3, r3, r1 │ │ │ │ - vldr d4, [r5] │ │ │ │ - subs r5, r5, r0 │ │ │ │ - movs r0, #224 @ 0xe0 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r1, r4, lsl #6 │ │ │ │ + vldr d6, [r1] │ │ │ │ + sub.w r1, r1, r0 │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ + vldr d6, [r2] │ │ │ │ vadd.f64 d5, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - subs r3, r3, r1 │ │ │ │ - mvn.w r1, #79 @ 0x4f │ │ │ │ - vldr d8, [r3] │ │ │ │ - mul.w r4, r1, r8 │ │ │ │ - mul.w r1, r1, r9 │ │ │ │ + vldr d6, [r1] │ │ │ │ + sub.w r1, r1, r0 │ │ │ │ + mul.w r0, r6, r7 │ │ │ │ + mul.w r6, r5, r6 │ │ │ │ + vldr d8, [r1] │ │ │ │ + add r2, r0 │ │ │ │ + add r1, r6 │ │ │ │ vsub.f64 d1, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vadd.f64 d8, d0, d5 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ - add r5, r4 │ │ │ │ - add r3, r1 │ │ │ │ vadd.f64 d8, d8, d8 │ │ │ │ - vstr d8, [sp, #56] @ 0x38 │ │ │ │ + vstr d8, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d8, d2, d1 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ - vadd.f64 d9, d8, d8 │ │ │ │ vsub.f64 d1, d5, d2 │ │ │ │ + vadd.f64 d9, d8, d8 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vsub.f64 d2, d3, d6 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ - vstr d9, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d0, d1, d11 │ │ │ │ + vstr d9, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d10, d5, d11 │ │ │ │ + vldr d9, [pc, #776] @ 6f3c0 │ │ │ │ vadd.f64 d5, d7, d4 │ │ │ │ - vldr d9, [pc, #796] @ 69fa0 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d0, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d0, [pc, #792] @ 69fa8 │ │ │ │ - vstr d10, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d0, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d0, [pc, #768] @ 6f3c8 │ │ │ │ + vstr d10, [sp, #440] @ 0x1b8 │ │ │ │ vmul.f64 d1, d5, d0 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vmla.f64 d5, d2, d0 │ │ │ │ vnmls.f64 d1, d2, d9 │ │ │ │ - vstr d5, [sp, #448] @ 0x1c0 │ │ │ │ + vmla.f64 d5, d2, d0 │ │ │ │ + vstr d1, [sp, #448] @ 0x1c0 │ │ │ │ + str r0, [sp, #264] @ 0x108 │ │ │ │ + mov.w r0, r7, lsl #3 │ │ │ │ + vstr d5, [sp, #456] @ 0x1c8 │ │ │ │ vmul.f64 d5, d7, d9 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vstr d1, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d1, [r1] │ │ │ │ + str r0, [sp, #24] │ │ │ │ + sub.w r0, r0, r7 │ │ │ │ + str r4, [sp, #280] @ 0x118 │ │ │ │ vnmls.f64 d5, d6, d0 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ vmla.f64 d4, d6, d9 │ │ │ │ - vstr d5, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d6, [r5] │ │ │ │ - mla r5, r0, r8, r5 │ │ │ │ - vldr d1, [r3] │ │ │ │ - mla r3, r0, r9, r3 │ │ │ │ - mvn.w r0, #95 @ 0x5f │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ - mov.w r4, r8, lsl #5 │ │ │ │ - vstr d4, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d12, [r5] │ │ │ │ - mla r5, r0, r8, r5 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mla r3, r0, r9, r3 │ │ │ │ - mov.w r0, r9, lsl #5 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r2, r0, lsl #5 │ │ │ │ + mov.w r0, r5, lsl #3 │ │ │ │ + vldr d12, [r2] │ │ │ │ + add.w r2, r2, r3, lsl #5 │ │ │ │ + str r0, [sp, #176] @ 0xb0 │ │ │ │ + sub.w r0, r0, r5 │ │ │ │ + mov.w r3, r7, lsl #5 │ │ │ │ + add.w r9, r1, r0, lsl #5 │ │ │ │ + vstr d5, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d2, [r2] │ │ │ │ + sub.w r1, r5, r5, lsl #2 │ │ │ │ + sub.w r2, r2, r3 │ │ │ │ + vldr d7, [r9] │ │ │ │ + str r1, [sp, #184] @ 0xb8 │ │ │ │ + add.w r1, r9, r1, lsl #5 │ │ │ │ vadd.f64 d15, d6, d12 │ │ │ │ + mov.w r9, r5, lsl #5 │ │ │ │ + vstr d4, [sp, #472] @ 0x1d8 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ + vldr d0, [r1] │ │ │ │ + sub.w r1, r1, r9 │ │ │ │ vsub.f64 d10, d1, d7 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ - vldr d2, [r5] │ │ │ │ - subs r5, r5, r4 │ │ │ │ - vldr d0, [r3] │ │ │ │ - subs r3, r3, r0 │ │ │ │ - str r6, [sp, #24] │ │ │ │ - vldr d7, [r5] │ │ │ │ - subs r5, r5, r4 │ │ │ │ - movs r4, #96 @ 0x60 │ │ │ │ - vldr d4, [r5] │ │ │ │ + vldr d7, [r2] │ │ │ │ + sub.w r2, r2, r3 │ │ │ │ + add.w r3, r7, r7, lsl #1 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, r2, r3, lsl #5 │ │ │ │ vadd.f64 d13, d2, d7 │ │ │ │ - mla r5, r4, r8, r5 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - subs r3, r3, r0 │ │ │ │ + vldr d7, [r1] │ │ │ │ + sub.w r1, r1, r9 │ │ │ │ + add.w r3, r1, r4, lsl #5 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add r3, r9 │ │ │ │ + mvn.w r9, #39 @ 0x27 │ │ │ │ vsub.f64 d14, d0, d7 │ │ │ │ vadd.f64 d0, d0, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - sub.w r5, r5, ip │ │ │ │ + vldr d7, [r2] │ │ │ │ + sub.w r2, r2, ip │ │ │ │ vadd.f64 d11, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mla r3, r4, r9, r3 │ │ │ │ - mul.w r4, r4, lr │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, r0 │ │ │ │ - mvn.w r0, #39 @ 0x27 │ │ │ │ + vldr d7, [r1] │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ vsub.f64 d9, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - subs r5, r5, r6 │ │ │ │ - movs r6, #240 @ 0xf0 │ │ │ │ - vldr d5, [r5] │ │ │ │ + vldr d6, [r2] │ │ │ │ + sub.w r2, r2, r1 │ │ │ │ + vstr d4, [sp, #128] @ 0x80 │ │ │ │ + mvn.w r1, #199 @ 0xc7 │ │ │ │ + vldr d5, [r2] │ │ │ │ + mul.w r1, r7, r1 │ │ │ │ + add r2, r1 │ │ │ │ vadd.f64 d8, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - add r3, r2 │ │ │ │ - mvn.w r2, #199 @ 0xc7 │ │ │ │ + add r3, lr │ │ │ │ + rsb lr, r7, r7, lsl #4 │ │ │ │ vldr d4, [r3] │ │ │ │ - mla r3, r0, r9, r3 │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - mvn.w r0, #111 @ 0x6f │ │ │ │ + mla r3, r9, r5, r3 │ │ │ │ + mov.w r9, r5, lsl #4 │ │ │ │ + sub.w r4, r9, r5 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d12, d0 │ │ │ │ vadd.f64 d12, d12, d0 │ │ │ │ vsub.f64 d0, d1, d2 │ │ │ │ - add r5, r2 │ │ │ │ - subs r2, r7, r2 │ │ │ │ - vstr d12, [sp, #176] @ 0xb0 │ │ │ │ + vstr d4, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d4, d10, d14 │ │ │ │ + vsub.f64 d14, d10, d14 │ │ │ │ + vstr d12, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d12, d1, d2 │ │ │ │ - vstr d0, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d2, d15, d13 │ │ │ │ + vsub.f64 d15, d15, d13 │ │ │ │ + vstr d0, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d0, d11, d8 │ │ │ │ - vstr d4, [sp, #168] @ 0xa8 │ │ │ │ - vadd.f64 d4, d10, d14 │ │ │ │ vsub.f64 d11, d11, d8 │ │ │ │ - vstr d12, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d14, d10, d14 │ │ │ │ - vstr d2, [sp, #8] │ │ │ │ - vsub.f64 d15, d15, d13 │ │ │ │ + vstr d2, [sp, #32] │ │ │ │ + vstr d12, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d12, d2, d0 │ │ │ │ - vstr d0, [sp, #16] │ │ │ │ - vstr d4, [sp, #64] @ 0x40 │ │ │ │ + vstr d0, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d10, d11, d14 │ │ │ │ - vstr d12, [sp, #96] @ 0x60 │ │ │ │ + vstr d12, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d12, d9, d3 │ │ │ │ vsub.f64 d3, d3, d9 │ │ │ │ + vstr d4, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d1, d4, d12 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ - vstr d12, [sp, #72] @ 0x48 │ │ │ │ + vldr d4, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d13, d15, d3 │ │ │ │ - vldr d12, [pc, #412] @ 69fb0 │ │ │ │ + vstr d12, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d15, d15, d3 │ │ │ │ + vldr d12, [pc, #352] @ 6f3d0 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ - vadd.f64 d7, d4, d7 │ │ │ │ - vstr d1, [sp, #104] @ 0x68 │ │ │ │ + vstr d1, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d1, d6, d5 │ │ │ │ + vadd.f64 d7, d4, d7 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vstr d13, [sp, #144] @ 0x90 │ │ │ │ + vsub.f64 d13, d14, d11 │ │ │ │ + vstr d10, [sp, #168] @ 0xa8 │ │ │ │ + vstr d15, [sp, #480] @ 0x1e0 │ │ │ │ vadd.f64 d0, d2, d1 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ + vldr d1, [r3] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ + add.w r3, r3, r4, lsl #4 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vmul.f64 d0, d0, d12 │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ + vstr d13, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r2, lr, lsl #4 │ │ │ │ vmul.f64 d2, d2, d12 │ │ │ │ + vmul.f64 d0, d0, d12 │ │ │ │ + sub.w r4, r7, r4 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ - vstr d0, [sp, #200] @ 0xc8 │ │ │ │ - vstr d2, [sp, #208] @ 0xd0 │ │ │ │ - vldr d6, [r5] │ │ │ │ - mla r5, r6, r8, r5 │ │ │ │ - vldr d1, [r3] │ │ │ │ - mla r3, r6, r9, r3 │ │ │ │ - vstr d7, [sp, #224] @ 0xe0 │ │ │ │ - vstr d10, [sp, #128] @ 0x80 │ │ │ │ - vldr d12, [r5] │ │ │ │ - mla r5, r0, r8, r5 │ │ │ │ + vldr d12, [r2] │ │ │ │ + add.w r2, r2, r4, lsl #4 │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ + vstr d0, [sp, #128] @ 0x80 │ │ │ │ + vstr d2, [sp, #136] @ 0x88 │ │ │ │ + vldr d2, [r2] │ │ │ │ + vadd.f64 d15, d6, d12 │ │ │ │ + vsub.f64 d12, d6, d12 │ │ │ │ + add r4, r7 │ │ │ │ + vstr d5, [sp, #152] @ 0x98 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + vstr d7, [sp, #160] @ 0xa0 │ │ │ │ vldr d7, [r3] │ │ │ │ - mla r3, r0, r9, r3 │ │ │ │ - mov.w r0, r9, lsl #4 │ │ │ │ - str r0, [sp, #32] │ │ │ │ - vstr d13, [sp, #120] @ 0x78 │ │ │ │ - vsub.f64 d13, d14, d11 │ │ │ │ - vldr d2, [r5] │ │ │ │ - movs r5, #120 @ 0x78 │ │ │ │ + add.w lr, r2, lr, lsl #3 │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d10, d1, d7 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ + vldr d7, [lr] │ │ │ │ + mov.w lr, #184 @ 0xb8 │ │ │ │ + sub.w r2, r5, r2 │ │ │ │ + add.w r3, r3, r2, lsl #4 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ vldr d0, [r3] │ │ │ │ - subs r3, r3, r0 │ │ │ │ - mla r5, r5, r8, r7 │ │ │ │ - vstr d13, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d15, [sp, #472] @ 0x1d8 │ │ │ │ - vadd.f64 d15, d6, d12 │ │ │ │ - vsub.f64 d12, d6, d12 │ │ │ │ - vstr d5, [sp, #216] @ 0xd8 │ │ │ │ - vldr d5, [r2] │ │ │ │ - vldr d7, [r5] │ │ │ │ - movs r5, #72 @ 0x48 │ │ │ │ - mla r0, r5, r8, r7 │ │ │ │ - mvn.w r5, #47 @ 0x2f │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ vadd.f64 d13, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - mul.w r5, r5, r9 │ │ │ │ - vldr d4, [r0] │ │ │ │ - movs r0, #184 @ 0xb8 │ │ │ │ - add r3, r5 │ │ │ │ - str r5, [sp, #48] @ 0x30 │ │ │ │ - ldr r5, [sp, #0] │ │ │ │ + add.w r4, r2, r4, lsl #3 │ │ │ │ + mla r2, lr, r7, r2 │ │ │ │ + vldr d4, [r4] │ │ │ │ + ldr r4, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d14, d0, d7 │ │ │ │ - mla r6, r0, r8, r7 │ │ │ │ vadd.f64 d0, d0, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - sub.w r6, r6, ip │ │ │ │ + vldr d7, [r2] │ │ │ │ + sub.w r2, r2, ip │ │ │ │ + mov.w r4, r4, lsl #4 │ │ │ │ + add r3, r4 │ │ │ │ vadd.f64 d11, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - mla r3, r0, r9, r5 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + mla r3, lr, r5, r3 │ │ │ │ + mov.w lr, #200 @ 0xc8 │ │ │ │ vldr d6, [r3] │ │ │ │ - movs r3, #200 @ 0xc8 │ │ │ │ vsub.f64 d9, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r6] │ │ │ │ - mla r3, r3, r9, r5 │ │ │ │ - mov r6, r5 │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ + vldr d6, [r2] │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + sub.w r1, r2, r1 │ │ │ │ + vldr d5, [r1] │ │ │ │ + mla r3, lr, r5, r3 │ │ │ │ + mov.w lr, fp, lsl #3 │ │ │ │ vadd.f64 d8, d6, d5 │ │ │ │ vsub.f64 d5, d6, d5 │ │ │ │ vstr d5, [sp] │ │ │ │ vldr d5, [r3] │ │ │ │ - mla r3, r5, r9, r6 │ │ │ │ - vldr d3, [r3] │ │ │ │ - vldr d6, [r3] │ │ │ │ - vsub.f64 d3, d5, d3 │ │ │ │ - vadd.f64 d6, d5, d6 │ │ │ │ - vsub.f64 d5, d12, d0 │ │ │ │ - vstr d5, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d5, d12, d0 │ │ │ │ - vstr d5, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d5, d1, d2 │ │ │ │ - vadd.f64 d2, d1, d2 │ │ │ │ - vadd.f64 d1, d15, d13 │ │ │ │ - vsub.f64 d15, d15, d13 │ │ │ │ - vstr d5, [sp, #248] @ 0xf8 │ │ │ │ - vstr d2, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d2, d11, d8 │ │ │ │ - vsub.f64 d11, d11, d8 │ │ │ │ - vadd.f64 d12, d1, d2 │ │ │ │ - vsub.f64 d1, d1, d2 │ │ │ │ - vadd.f64 d2, d4, d7 │ │ │ │ - vsub.f64 d7, d4, d7 │ │ │ │ - vstr d12, [sp, #80] @ 0x50 │ │ │ │ - vstr d1, [sp, #112] @ 0x70 │ │ │ │ - vldr d5, [sp] │ │ │ │ - b.n 69fc0 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + add.w r0, r3, r0, lsl #3 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + vldr d3, [r0] │ │ │ │ + vldr d6, [r0] │ │ │ │ + add r1, r3 │ │ │ │ + b.n 6f3e0 │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6a218 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 6f638 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 6a264 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 6f684 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6a230 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 6f650 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - str r6, [r6, r3] │ │ │ │ + ldr r6, [r1, #76] @ 0x4c │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d12, [pc, #972] @ 6a390 │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ + sub.w r0, r0, r9 │ │ │ │ + mov.w r9, #168 @ 0xa8 │ │ │ │ + vsub.f64 d3, d5, d3 │ │ │ │ + vadd.f64 d6, d5, d6 │ │ │ │ + vsub.f64 d5, d12, d0 │ │ │ │ + vstr d5, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d5, d12, d0 │ │ │ │ + vstr d5, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d5, d1, d2 │ │ │ │ + vadd.f64 d2, d1, d2 │ │ │ │ + vadd.f64 d1, d15, d13 │ │ │ │ + vsub.f64 d15, d15, d13 │ │ │ │ + vstr d5, [sp, #192] @ 0xc0 │ │ │ │ + vstr d2, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d2, d11, d8 │ │ │ │ + vsub.f64 d11, d11, d8 │ │ │ │ + vldr d5, [sp] │ │ │ │ + vadd.f64 d12, d1, d2 │ │ │ │ + vsub.f64 d1, d1, d2 │ │ │ │ + vadd.f64 d2, d4, d7 │ │ │ │ + vsub.f64 d7, d4, d7 │ │ │ │ + vstr d12, [sp, #208] @ 0xd0 │ │ │ │ + vstr d1, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d1, d5, d6 │ │ │ │ - add r2, r5 │ │ │ │ - movs r5, #216 @ 0xd8 │ │ │ │ + vldr d12, [pc, #980] @ 6f818 │ │ │ │ vsub.f64 d0, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vadd.f64 d1, d10, d14 │ │ │ │ vsub.f64 d14, d10, d14 │ │ │ │ vmul.f64 d0, d0, d12 │ │ │ │ vadd.f64 d10, d11, d14 │ │ │ │ - vstr d0, [sp, #264] @ 0x108 │ │ │ │ + vstr d0, [sp, #224] @ 0xe0 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ vmul.f64 d12, d2, d12 │ │ │ │ vadd.f64 d2, d9, d3 │ │ │ │ vsub.f64 d3, d3, d9 │ │ │ │ - vstr d10, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d12, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d5, d1, d2 │ │ │ │ - vstr d12, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d13, d15, d3 │ │ │ │ vsub.f64 d3, d15, d3 │ │ │ │ vadd.f64 d1, d1, d2 │ │ │ │ - vstr d5, [sp, #136] @ 0x88 │ │ │ │ + vstr d5, [sp, #240] @ 0xf0 │ │ │ │ vldr d5, [sp] │ │ │ │ - str r6, [sp, #0] │ │ │ │ - vstr d13, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d10, [sp, #512] @ 0x200 │ │ │ │ + vstr d13, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d3, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vstr d3, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d14, d11 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d15, d5, d0 │ │ │ │ - vstr d6, [sp, #512] @ 0x200 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mla r2, r5, r8, r7 │ │ │ │ - vstr d7, [sp, #288] @ 0x120 │ │ │ │ - vstr d15, [sp, #280] @ 0x118 │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - subs r3, r3, r2 │ │ │ │ - mla r2, r5, r9, r6 │ │ │ │ - movs r6, #168 @ 0xa8 │ │ │ │ + vstr d6, [sp, #520] @ 0x208 │ │ │ │ + vldr d6, [r1] │ │ │ │ + mov r1, r2 │ │ │ │ + mov.w r2, #216 @ 0xd8 │ │ │ │ + vstr d15, [sp, #248] @ 0xf8 │ │ │ │ + mla r3, r2, r7, r1 │ │ │ │ + vstr d7, [sp, #256] @ 0x100 │ │ │ │ + vldr d7, [r3] │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mla r3, r6, r8, r7 │ │ │ │ + vldr d6, [r0] │ │ │ │ + mla r2, r2, r5, r3 │ │ │ │ + mov r0, r1 │ │ │ │ + mla r3, r9, r7, r1 │ │ │ │ vldr d15, [r2] │ │ │ │ - mul.w r6, r6, lr │ │ │ │ + add r2, r4 │ │ │ │ vsub.f64 d7, d6, d15 │ │ │ │ vadd.f64 d15, d6, d15 │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ vldr d6, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ - add r2, r5 │ │ │ │ - vldr d13, [r3] │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ - movs r5, #24 │ │ │ │ + str r0, [sp, #0] │ │ │ │ vldr d5, [r2] │ │ │ │ - add r2, r1 │ │ │ │ + add r2, r6 │ │ │ │ + vstr d10, [sp, #16] │ │ │ │ + ldr r1, [sp, #264] @ 0x108 │ │ │ │ + vldr d7, [r2] │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ + add r3, r1 │ │ │ │ + mov.w r1, #232 @ 0xe8 │ │ │ │ + ldr r6, [sp, #288] @ 0x120 │ │ │ │ + vldr d13, [r3] │ │ │ │ + mla r2, r1, r5, r4 │ │ │ │ + sub.w r3, r3, r6 │ │ │ │ + vldr d4, [r2] │ │ │ │ vadd.f64 d8, d6, d13 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ vsub.f64 d3, d6, d13 │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d9, d14, d8 │ │ │ │ - vsub.f64 d8, d14, d8 │ │ │ │ + ldr r2, [sp, #280] @ 0x118 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ - subs r3, r3, r2 │ │ │ │ - movs r2, #232 @ 0xe8 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vstr d3, [sp, #40] @ 0x28 │ │ │ │ - vstr d6, [sp, #48] @ 0x30 │ │ │ │ + add.w r2, r4, r2, lsl #3 │ │ │ │ + vstr d3, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d9, d14, d8 │ │ │ │ + vsub.f64 d8, d14, d8 │ │ │ │ + vstr d6, [sp, #272] @ 0x110 │ │ │ │ vldr d6, [r3] │ │ │ │ - mla r3, r2, r8, r7 │ │ │ │ - mla r2, r2, r9, r1 │ │ │ │ + mla r3, r1, r7, r0 │ │ │ │ + mov.w r1, #152 @ 0x98 │ │ │ │ + vldr d7, [r2] │ │ │ │ vldr d11, [r3] │ │ │ │ sub.w r3, r3, ip │ │ │ │ - vldr d4, [r2] │ │ │ │ - mla r2, r5, r9, r1 │ │ │ │ - mov.w ip, #104 @ 0x68 │ │ │ │ - mul.w r5, r5, lr │ │ │ │ + vldr d14, [sp, #24] │ │ │ │ + vsub.f64 d12, d4, d7 │ │ │ │ + vadd.f64 d4, d4, d7 │ │ │ │ vadd.f64 d3, d6, d11 │ │ │ │ vsub.f64 d11, d6, d11 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #152 @ 0x98 │ │ │ │ vldr d6, [r3] │ │ │ │ - vstr d10, [sp, #24] │ │ │ │ - mla r3, r2, r8, r7 │ │ │ │ - vsub.f64 d12, d4, d7 │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ - vldr d14, [sp, #32] │ │ │ │ + mla r3, r1, r7, r0 │ │ │ │ + mov.w r0, fp, lsl #7 │ │ │ │ vldr d7, [r3] │ │ │ │ - mla r3, ip, r9, r1 │ │ │ │ - vstr d12, [sp, #328] @ 0x148 │ │ │ │ - mul.w ip, ip, lr │ │ │ │ + mov.w r3, #104 @ 0x68 │ │ │ │ + vstr d12, [sp, #336] @ 0x150 │ │ │ │ + mla r3, r3, r5, r4 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - mla r3, r2, r9, r1 │ │ │ │ - mov.w r1, lr, lsl #7 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ + mla r3, r1, r5, r4 │ │ │ │ + mul.w r1, r1, fp │ │ │ │ vldr d2, [r3] │ │ │ │ - add.w r3, fp, r1 │ │ │ │ + add.w r3, sl, r0 │ │ │ │ vsub.f64 d13, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d2, d3, d0 │ │ │ │ vsub.f64 d0, d3, d0 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ - vstr d13, [sp, #336] @ 0x150 │ │ │ │ + vstr d13, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d12, d9, d2 │ │ │ │ vsub.f64 d2, d9, d2 │ │ │ │ vadd.f64 d9, d10, d5 │ │ │ │ - vldr d10, [pc, #560] @ 6a398 │ │ │ │ - vstr d2, [sp, #152] @ 0x98 │ │ │ │ + vldr d10, [pc, #588] @ 6f820 │ │ │ │ + vstr d12, [sp, #280] @ 0x118 │ │ │ │ + vstr d2, [sp, #288] @ 0x120 │ │ │ │ vmov.f64 d13, d10 │ │ │ │ - vldr d2, [sp, #40] @ 0x28 │ │ │ │ - vstr d12, [sp, #144] @ 0x90 │ │ │ │ + vldr d2, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d2, d15, d2 │ │ │ │ - vadd.f64 d15, d15, d3 │ │ │ │ vmul.f64 d10, d2, d10 │ │ │ │ vmov.f64 d12, d10 │ │ │ │ - vldr d10, [pc, #532] @ 6a3a0 │ │ │ │ + vldr d10, [pc, #564] @ 6f828 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ - vmla.f64 d2, d9, d13 │ │ │ │ vnmls.f64 d12, d9, d10 │ │ │ │ + vmla.f64 d2, d9, d13 │ │ │ │ vadd.f64 d9, d11, d7 │ │ │ │ vsub.f64 d7, d11, d7 │ │ │ │ - vldr d11, [pc, #516] @ 6a3a8 │ │ │ │ - vstr d2, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d2, d4, d6 │ │ │ │ + vldr d11, [pc, #548] @ 6f830 │ │ │ │ vstr d12, [sp, #296] @ 0x128 │ │ │ │ vmov.f64 d12, d10 │ │ │ │ + vstr d2, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vmul.f64 d10, d2, d13 │ │ │ │ vmul.f64 d2, d2, d12 │ │ │ │ vmov.f64 d13, d10 │ │ │ │ - vldr d10, [pc, #464] @ 6a398 │ │ │ │ + vldr d10, [pc, #496] @ 6f820 │ │ │ │ vnmls.f64 d13, d9, d12 │ │ │ │ vmov.f64 d12, d2 │ │ │ │ vmla.f64 d12, d9, d10 │ │ │ │ - vldr d9, [sp, #48] @ 0x30 │ │ │ │ + vldr d9, [sp, #272] @ 0x110 │ │ │ │ vsub.f64 d14, d14, d9 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ - vsub.f64 d5, d9, d5 │ │ │ │ - vldr d9, [sp, #48] @ 0x30 │ │ │ │ vstr d13, [sp, #312] @ 0x138 │ │ │ │ - vsub.f64 d13, d8, d14 │ │ │ │ vstr d12, [sp, #320] @ 0x140 │ │ │ │ + vsub.f64 d13, d8, d14 │ │ │ │ vadd.f64 d14, d8, d14 │ │ │ │ - vldr d12, [sp, #328] @ 0x148 │ │ │ │ - vldr d8, [sp, #336] @ 0x150 │ │ │ │ - vstr d13, [sp, #160] @ 0xa0 │ │ │ │ - vldr d13, [pc, #408] @ 6a3a0 │ │ │ │ + vstr d13, [sp, #328] @ 0x148 │ │ │ │ + vldr d8, [sp, #344] @ 0x158 │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ + vldr d12, [sp, #336] @ 0x150 │ │ │ │ + vldr d3, [sp, #264] @ 0x108 │ │ │ │ + vldr d13, [pc, #444] @ 6f828 │ │ │ │ + vsub.f64 d5, d9, d5 │ │ │ │ vsub.f64 d2, d12, d8 │ │ │ │ + vldr d9, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d12, d12, d8 │ │ │ │ - vmul.f64 d3, d15, d13 │ │ │ │ + vadd.f64 d15, d15, d3 │ │ │ │ + vldr d8, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d10, d0, d2 │ │ │ │ vsub.f64 d0, d2, d0 │ │ │ │ - vldr d2, [pc, #376] @ 6a398 │ │ │ │ + vldr d2, [pc, #400] @ 6f820 │ │ │ │ + vmul.f64 d3, d15, d13 │ │ │ │ vmul.f64 d15, d15, d2 │ │ │ │ vnmls.f64 d3, d5, d2 │ │ │ │ vmla.f64 d15, d5, d13 │ │ │ │ vmul.f64 d5, d6, d13 │ │ │ │ vmla.f64 d5, d7, d2 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vldr d13, [sp, #360] @ 0x168 │ │ │ │ + vstr d3, [sp, #264] @ 0x108 │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d7, d6, d2 │ │ │ │ - vldr d6, [sp, #32] │ │ │ │ - vstr d3, [sp, #328] @ 0x148 │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ vstr d15, [sp, #336] @ 0x150 │ │ │ │ - vstr d5, [sp, #344] @ 0x158 │ │ │ │ + vldr d15, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d2, d13, d3 │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ + vstr d5, [sp, #344] @ 0x158 │ │ │ │ vstr d7, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d7, d6, d9 │ │ │ │ - vldr d9, [sp, #144] @ 0x90 │ │ │ │ - vldr d6, [sp, #80] @ 0x50 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ + vldr d6, [sp, #208] @ 0xd0 │ │ │ │ + vldr d9, [sp, #280] @ 0x118 │ │ │ │ vsub.f64 d5, d12, d7 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ - vadd.f64 d6, d6, d9 │ │ │ │ - vldr d15, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d7, d3, d8 │ │ │ │ - vldr d8, [sp, #104] @ 0x68 │ │ │ │ - vldr d9, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d6, d6, d6 │ │ │ │ + vldr d8, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d6, d6, d9 │ │ │ │ + vldr d9, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d4, d1, d12 │ │ │ │ vsub.f64 d12, d1, d12 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ + vadd.f64 d6, d6, d6 │ │ │ │ vadd.f64 d4, d4, d4 │ │ │ │ vadd.f64 d3, d2, d7 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ vsub.f64 d2, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vldr d3, [sp, #96] @ 0x60 │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ vstr d2, [r3] │ │ │ │ - movs r3, #192 @ 0xc0 │ │ │ │ + add.w r3, fp, fp, lsl #1 │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - mul.w r3, r3, lr │ │ │ │ - str r3, [sp, #8] │ │ │ │ - add r3, fp │ │ │ │ - vstr d2, [r3] │ │ │ │ - mov.w r3, lr, lsl #6 │ │ │ │ - vstr d6, [fp] │ │ │ │ + mov.w r6, r3, lsl #6 │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + str r6, [sp, #272] @ 0x110 │ │ │ │ + mov.w r6, fp, lsl #4 │ │ │ │ + vstr d2, [r2] │ │ │ │ + mov.w r2, fp, lsl #6 │ │ │ │ + vldr d2, [sp, #56] @ 0x38 │ │ │ │ + sub.w r4, r6, fp │ │ │ │ + vstr d6, [sl] │ │ │ │ vadd.f64 d6, d3, d8 │ │ │ │ - vldr d2, [sp, #88] @ 0x58 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - add r3, fp │ │ │ │ - vldr d8, [sp, #152] @ 0x98 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vldr d8, [sp, #288] @ 0x120 │ │ │ │ + str r2, [sp, #32] │ │ │ │ + add r2, sl │ │ │ │ + str r6, [sp, #16] │ │ │ │ + mov.w r6, r3, lsl #4 │ │ │ │ + vstr d7, [r2] │ │ │ │ + mov.w r2, #176 @ 0xb0 │ │ │ │ vadd.f64 d7, d15, d2 │ │ │ │ vsub.f64 d2, d9, d5 │ │ │ │ - vldr d9, [sp, #136] @ 0x88 │ │ │ │ - movs r3, #176 @ 0xb0 │ │ │ │ + vldr d9, [sp, #240] @ 0xf0 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ + mul.w r2, r2, fp │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ + add r2, sl │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d9, d8 │ │ │ │ - vldr d9, [pc, #164] @ 6a3b0 │ │ │ │ - vldr d8, [pc, #168] @ 6a3b8 │ │ │ │ - mul.w r3, r3, lr │ │ │ │ - str r3, [sp, #24] │ │ │ │ - add r3, fp │ │ │ │ + vldr d9, [pc, #160] @ 6f838 │ │ │ │ + vldr d8, [pc, #164] @ 6f840 │ │ │ │ vmul.f64 d3, d6, d9 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vmla.f64 d6, d2, d9 │ │ │ │ vnmls.f64 d3, d2, d8 │ │ │ │ + vmla.f64 d6, d2, d9 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sp, #72] @ 0x48 │ │ │ │ - vstr d2, [r3] │ │ │ │ - movs r3, #240 @ 0xf0 │ │ │ │ + vstr d2, [r2] │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - mul.w r3, r3, lr │ │ │ │ - str r3, [sp, #32] │ │ │ │ - add r3, fp │ │ │ │ - vstr d2, [r3] │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ - mul.w r3, r3, lr │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ - add r3, fp │ │ │ │ - vstr d4, [r3] │ │ │ │ - movs r3, #112 @ 0x70 │ │ │ │ - vldr d4, [sp, #56] @ 0x38 │ │ │ │ - mul.w r3, r3, lr │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ - add r3, fp │ │ │ │ - vstr d7, [r3] │ │ │ │ + str r4, [sp, #360] @ 0x168 │ │ │ │ + mov.w r4, r4, lsl #4 │ │ │ │ + vldr d3, [sp, #80] @ 0x50 │ │ │ │ + add.w r2, sl, r4 │ │ │ │ + str r6, [sp, #376] @ 0x178 │ │ │ │ + str r4, [sp, #368] @ 0x170 │ │ │ │ + vstr d2, [r2] │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + sub.w r6, lr, fp │ │ │ │ + vldr d1, [sp, #120] @ 0x78 │ │ │ │ + vstr d4, [r2] │ │ │ │ + mov.w r2, r6, lsl #4 │ │ │ │ + vldr d4, [sp, #48] @ 0x30 │ │ │ │ + add.w r4, sl, r2 │ │ │ │ + str r6, [sp, #24] │ │ │ │ + str r2, [sp, #380] @ 0x17c │ │ │ │ + vstr d7, [r4] │ │ │ │ + add.w r4, fp, fp, lsl #2 │ │ │ │ + mov.w r6, r4, lsl #5 │ │ │ │ vsub.f64 d7, d13, d4 │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ - movs r3, #160 @ 0xa0 │ │ │ │ - vadd.f64 d6, d4, d3 │ │ │ │ - vldr d3, [sp, #144] @ 0x90 │ │ │ │ - mul.w r3, r3, lr │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - add r3, fp │ │ │ │ - b.n 6a400 │ │ │ │ + vldr d13, [sp, #56] @ 0x38 │ │ │ │ + vldr d4, [sp, #72] @ 0x48 │ │ │ │ + b.n 6f880 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6a610 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 6fa98 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 6a65c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 6fae4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6a628 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 6fab0 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 6a674 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 6fafc ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6a640 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 6fac8 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 6a660 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 6fae8 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #250 @ 0xfa │ │ │ │ - add r6, pc, #44 @ (adr r6, 6a408 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 6f890 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ - @ instruction: 0xf63b3806 │ │ │ │ - cmp r3, #93 @ 0x5d │ │ │ │ - subs r7, #238 @ 0xee │ │ │ │ + vadd.f64 d6, d4, d3 │ │ │ │ + vldr d3, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #80] @ 0x50 │ │ │ │ + vldr d6, [sp, #208] @ 0xd0 │ │ │ │ + str r6, [sp, #208] @ 0xd0 │ │ │ │ + add r6, sl │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vsub.f64 d3, d6, d12 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ vmov.f64 d12, d8 │ │ │ │ vmul.f64 d3, d3, d11 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vstr d2, [r3] │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ + vstr d2, [r6] │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - mul.w r3, r3, lr │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ - add r3, fp │ │ │ │ - vstr d2, [r3] │ │ │ │ - mov.w r3, lr, lsl #5 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - add r3, fp │ │ │ │ - vldr d13, [sp, #88] @ 0x58 │ │ │ │ - vldr d1, [sp, #104] @ 0x68 │ │ │ │ - vstr d4, [r3] │ │ │ │ - add.w r3, fp, r4 │ │ │ │ - str r4, [sp, #80] @ 0x50 │ │ │ │ - vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vsub.f64 d7, d15, d13 │ │ │ │ - vldr d13, [sp, #96] @ 0x60 │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ - vldr d15, [pc, #-184] @ 6a3c0 │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ + mov.w r2, r6, lsl #5 │ │ │ │ + add.w r6, sl, r2 │ │ │ │ + str r2, [sp, #280] @ 0x118 │ │ │ │ + mov.w r2, fp, lsl #5 │ │ │ │ + vstr d2, [r6] │ │ │ │ + add.w r6, sl, r2 │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ + vstr d4, [r6] │ │ │ │ + mov.w r6, r3, lsl #5 │ │ │ │ + vmov.f64 d4, d15 │ │ │ │ + vldr d15, [pc, #-168] @ 6f848 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r6, [sp, #528] @ 0x210 │ │ │ │ + add r6, sl │ │ │ │ + vstr d7, [r6] │ │ │ │ + vsub.f64 d7, d4, d13 │ │ │ │ + add.w r6, lr, fp │ │ │ │ + vldr d13, [sp, #64] @ 0x40 │ │ │ │ + mov.w r2, r6, lsl #4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w ip, sl, r2 │ │ │ │ + str r2, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d6, d13, d1 │ │ │ │ - vldr d1, [sp, #152] @ 0x98 │ │ │ │ - mul.w r4, r3, lr │ │ │ │ + vldr d1, [sp, #288] @ 0x120 │ │ │ │ vmov.f64 d13, d9 │ │ │ │ - str r4, [sp, #88] @ 0x58 │ │ │ │ - add.w r3, fp, r4 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - vldr d11, [sp, #112] @ 0x70 │ │ │ │ + vldr d11, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d5, d11, d5 │ │ │ │ - vldr d11, [sp, #136] @ 0x88 │ │ │ │ + vldr d11, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d11, d1 │ │ │ │ - vldr d1, [sp, #128] @ 0x80 │ │ │ │ - vldr d11, [sp, #488] @ 0x1e8 │ │ │ │ vmul.f64 d3, d6, d8 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ - vmla.f64 d6, d5, d8 │ │ │ │ vnmls.f64 d3, d5, d9 │ │ │ │ - vldr d9, [sp, #160] @ 0xa0 │ │ │ │ + vmla.f64 d6, d5, d8 │ │ │ │ vsub.f64 d5, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vstr d5, [r3] │ │ │ │ - movs r3, #208 @ 0xd0 │ │ │ │ + vstr d5, [ip] │ │ │ │ + mov.w ip, #208 @ 0xd0 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vmul.f64 d6, d1, d8 │ │ │ │ - vldr d8, [sp, #120] @ 0x78 │ │ │ │ - mul.w r4, r3, lr │ │ │ │ - str r4, [sp, #96] @ 0x60 │ │ │ │ - add.w r3, fp, r4 │ │ │ │ - mov.w r4, lr, lsl #4 │ │ │ │ - str r4, [sp, #104] @ 0x68 │ │ │ │ - vnmls.f64 d6, d8, d13 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add.w r3, fp, r4 │ │ │ │ - vadd.f64 d5, d9, d10 │ │ │ │ - vstr d4, [r3] │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - vmul.f64 d5, d5, d15 │ │ │ │ - mul.w r4, r3, lr │ │ │ │ - str r4, [sp, #112] @ 0x70 │ │ │ │ - add.w r3, fp, r4 │ │ │ │ - vadd.f64 d9, d11, d5 │ │ │ │ - vsub.f64 d5, d11, d5 │ │ │ │ - vldr d11, [sp, #504] @ 0x1f8 │ │ │ │ - vstr d7, [r3] │ │ │ │ + mul.w r2, ip, fp │ │ │ │ + add.w ip, sl, r2 │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vstr d5, [ip] │ │ │ │ + add.w ip, sl, r2 │ │ │ │ + mov.w r2, r4, lsl #4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vstr d4, [ip] │ │ │ │ + add.w ip, sl, r2 │ │ │ │ + vldr d8, [sp, #144] @ 0x90 │ │ │ │ + vstr d7, [ip] │ │ │ │ vadd.f64 d7, d14, d0 │ │ │ │ - movs r3, #136 @ 0x88 │ │ │ │ vsub.f64 d0, d0, d14 │ │ │ │ + vldr d9, [sp, #328] @ 0x148 │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ + vldr d11, [sp, #496] @ 0x1f0 │ │ │ │ + str r2, [sp, #216] @ 0xd8 │ │ │ │ + vldr d1, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - mul.w r4, r3, lr │ │ │ │ vmul.f64 d0, d0, d15 │ │ │ │ - add.w r3, fp, r4 │ │ │ │ + vadd.f64 d5, d9, d10 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vldr d2, [sp, #432] @ 0x1b0 │ │ │ │ + vmul.f64 d6, d1, d12 │ │ │ │ + vldr d14, [sp, #392] @ 0x188 │ │ │ │ + add.w ip, r2, fp │ │ │ │ + vmul.f64 d5, d5, d15 │ │ │ │ + mov.w r2, ip, lsl #3 │ │ │ │ + add.w ip, sl, r2 │ │ │ │ + vnmls.f64 d6, d8, d13 │ │ │ │ + vadd.f64 d9, d11, d5 │ │ │ │ + vsub.f64 d5, d11, d5 │ │ │ │ + vldr d11, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d3, d11, d7 │ │ │ │ vsub.f64 d7, d11, d7 │ │ │ │ - vldr d11, [sp, #376] @ 0x178 │ │ │ │ + vldr d11, [sp, #384] @ 0x180 │ │ │ │ vadd.f64 d4, d11, d2 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d11, d2 │ │ │ │ - vldr d11, [sp, #128] @ 0x80 │ │ │ │ + vldr d11, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d8, d11, d13 │ │ │ │ - vldr d11, [sp, #120] @ 0x78 │ │ │ │ - str r4, [sp, #120] @ 0x78 │ │ │ │ - mov.w r4, lr, lsl #3 │ │ │ │ - str r4, [sp, #128] @ 0x80 │ │ │ │ + vldr d11, [sp, #144] @ 0x90 │ │ │ │ + str r2, [sp, #144] @ 0x90 │ │ │ │ vmla.f64 d8, d11, d12 │ │ │ │ - vldr d11, [pc, #-412] @ 6a3e0 │ │ │ │ + vldr d11, [pc, #-432] @ 6f868 │ │ │ │ vsub.f64 d2, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ - vldr d8, [pc, #-432] @ 6a3d8 │ │ │ │ + vldr d8, [pc, #-452] @ 6f860 │ │ │ │ vmul.f64 d8, d3, d8 │ │ │ │ vnmls.f64 d8, d9, d11 │ │ │ │ vsub.f64 d11, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ - vldr d8, [pc, #-460] @ 6a3d0 │ │ │ │ - vstr d11, [r3] │ │ │ │ - add.w r3, fp, r4 │ │ │ │ - vldr d11, [pc, #-480] @ 6a3c8 │ │ │ │ - movs r4, #72 @ 0x48 │ │ │ │ - vstr d1, [r3] │ │ │ │ - add.w r3, fp, ip │ │ │ │ + vldr d8, [pc, #-480] @ 6f858 │ │ │ │ + vstr d11, [ip] │ │ │ │ + add.w ip, sl, lr │ │ │ │ + add lr, r8 │ │ │ │ + vldr d11, [pc, #-500] @ 6f850 │ │ │ │ + vstr d1, [ip] │ │ │ │ + mov.w ip, #104 @ 0x68 │ │ │ │ + mul.w r2, ip, fp │ │ │ │ vmul.f64 d1, d7, d11 │ │ │ │ - mul.w r4, r4, lr │ │ │ │ + add.w ip, sl, r2 │ │ │ │ + str r2, [sp, #64] @ 0x40 │ │ │ │ + mul.w r2, r9, fp │ │ │ │ + str r2, [sp, #72] @ 0x48 │ │ │ │ vmla.f64 d1, d5, d8 │ │ │ │ - add ip, sl │ │ │ │ vsub.f64 d8, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vstr d8, [r3] │ │ │ │ - add r3, r1 │ │ │ │ - vldr d8, [pc, #-504] @ 6a3d8 │ │ │ │ - vstr d6, [r3] │ │ │ │ - add.w r3, fp, r4 │ │ │ │ - vldr d6, [pc, #-508] @ 6a3e0 │ │ │ │ - str r4, [sp, #136] @ 0x88 │ │ │ │ - vldr d14, [sp, #384] @ 0x180 │ │ │ │ + vldr d1, [sp, #520] @ 0x208 │ │ │ │ + vstr d8, [ip] │ │ │ │ + add ip, r0 │ │ │ │ + vldr d8, [pc, #-540] @ 6f860 │ │ │ │ + vstr d6, [ip] │ │ │ │ + add.w ip, sl, r6 │ │ │ │ + add r6, r8 │ │ │ │ + vldr d6, [pc, #-544] @ 6f868 │ │ │ │ vmul.f64 d3, d3, d6 │ │ │ │ - vldr d1, [sp, #512] @ 0x200 │ │ │ │ vmla.f64 d3, d9, d8 │ │ │ │ - vldr d9, [pc, #-548] @ 6a3d0 │ │ │ │ - vldr d8, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d9, [pc, #-572] @ 6f858 │ │ │ │ + vldr d8, [sp, #488] @ 0x1e8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vnmls.f64 d7, d5, d11 │ │ │ │ vsub.f64 d6, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d6, [r3] │ │ │ │ + vldr d3, [sp, #504] @ 0x1f8 │ │ │ │ + vnmls.f64 d7, d5, d11 │ │ │ │ vadd.f64 d5, d3, d0 │ │ │ │ - add r3, r1 │ │ │ │ vsub.f64 d0, d3, d0 │ │ │ │ - vldr d3, [sp, #160] @ 0xa0 │ │ │ │ + vldr d3, [sp, #328] @ 0x148 │ │ │ │ + vstr d6, [ip] │ │ │ │ + add ip, r0 │ │ │ │ + vstr d4, [ip] │ │ │ │ + add.w ip, sl, r2 │ │ │ │ vsub.f64 d6, d2, d7 │ │ │ │ vadd.f64 d2, d2, d7 │ │ │ │ - vstr d4, [r3] │ │ │ │ - add.w r3, fp, r6 │ │ │ │ vsub.f64 d7, d3, d10 │ │ │ │ - vldr d10, [sp, #432] @ 0x1b0 │ │ │ │ - add r6, sl │ │ │ │ - vstr d6, [r3] │ │ │ │ + vldr d10, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d6, [ip] │ │ │ │ vmul.f64 d6, d8, d13 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vsub.f64 d4, d14, d10 │ │ │ │ + add.w ip, sl, r4 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vldr d15, [sp, #472] @ 0x1d8 │ │ │ │ - mul.w r4, r3, lr │ │ │ │ + vldr d15, [sp, #480] @ 0x1e0 │ │ │ │ + vsub.f64 d4, d14, d10 │ │ │ │ + vstr d2, [ip] │ │ │ │ + add.w ip, sl, r1 │ │ │ │ + add r4, r8 │ │ │ │ vnmls.f64 d6, d15, d12 │ │ │ │ - str r4, [sp, #144] @ 0x90 │ │ │ │ - add.w r3, fp, r4 │ │ │ │ vadd.f64 d3, d1, d7 │ │ │ │ vsub.f64 d7, d1, d7 │ │ │ │ vadd.f64 d1, d14, d10 │ │ │ │ vmov.f64 d10, d9 │ │ │ │ - vldr d14, [sp, #408] @ 0x198 │ │ │ │ - vstr d2, [r3] │ │ │ │ - add.w r3, fp, r2 │ │ │ │ - add r2, sl │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vmul.f64 d6, d8, d12 │ │ │ │ - vldr d12, [pc, #-688] @ 6a3d8 │ │ │ │ + vldr d12, [pc, #-700] @ 6f860 │ │ │ │ vmla.f64 d6, d15, d13 │ │ │ │ - vldr d13, [pc, #-688] @ 6a3e0 │ │ │ │ - vldr d15, [sp, #224] @ 0xe0 │ │ │ │ + vldr d13, [pc, #-700] @ 6f868 │ │ │ │ vsub.f64 d8, d1, d6 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vmul.f64 d1, d3, d11 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ - vmla.f64 d3, d5, d11 │ │ │ │ vnmls.f64 d1, d5, d9 │ │ │ │ + vmla.f64 d3, d5, d11 │ │ │ │ vsub.f64 d9, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vstr d9, [r3] │ │ │ │ - add.w r3, fp, r5 │ │ │ │ - add r5, sl │ │ │ │ - vstr d2, [r3] │ │ │ │ + vstr d9, [ip] │ │ │ │ + add.w ip, sl, r3 │ │ │ │ + add r3, r8 │ │ │ │ + vstr d2, [ip] │ │ │ │ vmul.f64 d2, d7, d12 │ │ │ │ - vmla.f64 d2, d0, d13 │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - mul.w r4, r3, lr │ │ │ │ - add.w r3, fp, r4 │ │ │ │ + vldr d15, [sp, #160] @ 0xa0 │ │ │ │ + ldr r2, [sp, #360] @ 0x168 │ │ │ │ + vmla.f64 d2, d0, d13 │ │ │ │ vnmls.f64 d7, d0, d12 │ │ │ │ - add r4, sl │ │ │ │ + vldr d14, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d0, [sp, #304] @ 0x130 │ │ │ │ + mov.w r1, r2, lsl #3 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + add.w ip, sl, r1 │ │ │ │ + str r1, [sp, #168] @ 0xa8 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vsub.f64 d1, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vstr d1, [r3] │ │ │ │ - add r3, r1 │ │ │ │ + vstr d1, [ip] │ │ │ │ + add ip, r0 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ - vldr d10, [sp, #184] @ 0xb8 │ │ │ │ - vstr d6, [r3] │ │ │ │ - movs r3, #88 @ 0x58 │ │ │ │ + vldr d10, [sp, #104] @ 0x68 │ │ │ │ + vstr d6, [ip] │ │ │ │ + mov.w ip, #88 @ 0x58 │ │ │ │ vsub.f64 d6, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [sp, #240] @ 0xf0 │ │ │ │ - mul.w r3, r3, lr │ │ │ │ - str r3, [sp, #152] @ 0x98 │ │ │ │ - add r3, fp │ │ │ │ - vstr d6, [r3] │ │ │ │ - add r3, r1 │ │ │ │ + vldr d3, [sp, #184] @ 0xb8 │ │ │ │ + mul.w ip, ip, fp │ │ │ │ + add.w r9, sl, ip │ │ │ │ + add ip, r8 │ │ │ │ + vstr d6, [r9] │ │ │ │ + add r9, r0 │ │ │ │ vsub.f64 d6, d8, d7 │ │ │ │ vadd.f64 d8, d8, d7 │ │ │ │ - add r1, sl │ │ │ │ - vstr d4, [r3] │ │ │ │ - mul.w r3, r0, lr │ │ │ │ - add.w r0, fp, r3 │ │ │ │ - add r3, sl │ │ │ │ - vstr d6, [r0] │ │ │ │ - movs r0, #56 @ 0x38 │ │ │ │ - vldr d6, [sp, #456] @ 0x1c8 │ │ │ │ - mul.w r0, r0, lr │ │ │ │ + add r0, r8 │ │ │ │ + vstr d4, [r9] │ │ │ │ + mov.w r9, #184 @ 0xb8 │ │ │ │ + vldr d4, [sp, #256] @ 0x100 │ │ │ │ + mul.w r9, r9, fp │ │ │ │ + add.w r1, sl, r9 │ │ │ │ + add r9, r8 │ │ │ │ + vstr d6, [r1] │ │ │ │ + add.w r1, sl, r2 │ │ │ │ + add r2, r8 │ │ │ │ + vldr d6, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d8, [r1] │ │ │ │ + vldr d8, [sp, #96] @ 0x60 │ │ │ │ + ldr r1, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d9, d14, d6 │ │ │ │ vsub.f64 d2, d14, d6 │ │ │ │ - vldr d14, [sp, #208] @ 0xd0 │ │ │ │ - str r0, [sp, #160] @ 0xa0 │ │ │ │ - add r0, fp │ │ │ │ - vadd.f64 d7, d10, d14 │ │ │ │ - vldr d14, [pc, #-876] @ 6a3e8 │ │ │ │ - vstr d8, [r0] │ │ │ │ - vldr d8, [sp, #176] @ 0xb0 │ │ │ │ - vmul.f64 d5, d7, d11 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ + vldr d14, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d6, d8, d15 │ │ │ │ - vldr d8, [sp, #272] @ 0x110 │ │ │ │ + vldr d15, [sp, #192] @ 0xc0 │ │ │ │ + add r1, r8 │ │ │ │ + vldr d8, [sp, #232] @ 0xe8 │ │ │ │ + vadd.f64 d7, d10, d14 │ │ │ │ + vldr d10, [sp, #320] @ 0x140 │ │ │ │ + vldr d14, [pc, #-936] @ 6f870 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ vldr d8, [sp, #312] @ 0x138 │ │ │ │ + vmul.f64 d5, d7, d11 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d5, d6, d1 │ │ │ │ vmla.f64 d7, d6, d11 │ │ │ │ vldr d6, [sp, #296] @ 0x128 │ │ │ │ - vldr d0, [sp, #304] @ 0x130 │ │ │ │ - vldr d10, [sp, #320] @ 0x140 │ │ │ │ - vldr d15, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d6, d6, d8 │ │ │ │ - vldr d4, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d1, d0, d10 │ │ │ │ - vldr d10, [pc, #-940] @ 6a3f0 │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ + vldr d10, [pc, #-964] @ 6f878 │ │ │ │ + vadd.f64 d6, d6, d8 │ │ │ │ vadd.f64 d8, d3, d6 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ vadd.f64 d6, d15, d4 │ │ │ │ - add r0, sl │ │ │ │ - vldr d15, [pc, #-952] @ 6a3f8 │ │ │ │ + vldr d15, [pc, #968] @ 70018 │ │ │ │ vadd.f64 d4, d1, d6 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vadd.f64 d1, d9, d5 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ vmul.f64 d0, d4, d14 │ │ │ │ vnmls.f64 d0, d8, d10 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ vmul.f64 d0, d6, d15 │ │ │ │ - vstr d10, [r0] │ │ │ │ - vldr d10, [pc, #972] @ 6aba8 │ │ │ │ - ldr r0, [sp, #128] @ 0x80 │ │ │ │ - vmla.f64 d0, d3, d10 │ │ │ │ - add r0, sl │ │ │ │ - vstr d1, [r0] │ │ │ │ + vstr d10, [r1] │ │ │ │ + vldr d10, [pc, #932] @ 70020 │ │ │ │ + vstr d1, [lr] │ │ │ │ vadd.f64 d1, d2, d7 │ │ │ │ - ldr r0, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ - vldr d2, [sp, #200] @ 0xc8 │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ + vmla.f64 d0, d3, d10 │ │ │ │ + add.w lr, r8, r1 │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vldr d0, [sp, #232] @ 0xe8 │ │ │ │ - vstr d10, [ip] │ │ │ │ - mov.w ip, #232 @ 0xe8 │ │ │ │ - vldr d10, [pc, #932] @ 6abb0 │ │ │ │ - mla ip, ip, lr, sl │ │ │ │ + vstr d10, [lr] │ │ │ │ + mov.w lr, #232 @ 0xe8 │ │ │ │ + vldr d10, [pc, #896] @ 70028 │ │ │ │ + mla lr, lr, fp, r8 │ │ │ │ + vstr d1, [lr] │ │ │ │ + mov.w lr, #200 @ 0xc8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vmla.f64 d4, d8, d14 │ │ │ │ - vstr d1, [ip] │ │ │ │ - add.w ip, sl, r0 │ │ │ │ - ldr r0, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d1, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #168] @ 0xa8 │ │ │ │ - vstr d1, [ip] │ │ │ │ - mov.w ip, #200 @ 0xc8 │ │ │ │ - vldr d1, [sp, #264] @ 0x108 │ │ │ │ - mla ip, ip, lr, sl │ │ │ │ - vstr d5, [ip] │ │ │ │ - mov.w ip, #216 @ 0xd8 │ │ │ │ - vldr d5, [pc, #860] @ 6aba8 │ │ │ │ + vstr d1, [r6] │ │ │ │ + mla r6, lr, fp, r8 │ │ │ │ + vstr d5, [r6] │ │ │ │ + add.w r6, r8, r1 │ │ │ │ + vldr d5, [pc, #840] @ 70020 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ vnmls.f64 d6, d3, d15 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #392] @ 0x188 │ │ │ │ vstr d5, [r6] │ │ │ │ - add.w r6, sl, r0 │ │ │ │ - vstr d7, [r6] │ │ │ │ - vldr d7, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d4, [sp, #88] @ 0x58 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vldr d2, [sp, #128] @ 0x80 │ │ │ │ + vldr d0, [sp, #176] @ 0xb0 │ │ │ │ + vldr d6, [sp, #400] @ 0x190 │ │ │ │ + vldr d7, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d1, [sp, #224] @ 0xe0 │ │ │ │ + ldr r6, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vadd.f64 d6, d4, d2 │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ - vldr d4, [sp, #216] @ 0xd8 │ │ │ │ + vldr d2, [sp, #112] @ 0x70 │ │ │ │ + vldr d4, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d14, d2, d4 │ │ │ │ vmov.f64 d4, d12 │ │ │ │ - vldr d2, [sp, #328] @ 0x148 │ │ │ │ + vldr d2, [sp, #264] @ 0x108 │ │ │ │ vmul.f64 d12, d14, d12 │ │ │ │ vmul.f64 d14, d14, d13 │ │ │ │ - vmla.f64 d14, d6, d4 │ │ │ │ vnmls.f64 d12, d6, d13 │ │ │ │ - vldr d13, [sp, #280] @ 0x118 │ │ │ │ + vldr d13, [sp, #248] @ 0xf8 │ │ │ │ + vmla.f64 d14, d6, d4 │ │ │ │ vadd.f64 d3, d0, d13 │ │ │ │ + vldr d13, [sp, #200] @ 0xc8 │ │ │ │ vldr d0, [sp, #344] @ 0x158 │ │ │ │ - vldr d13, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d6, d2, d0 │ │ │ │ vldr d0, [sp, #336] @ 0x150 │ │ │ │ vldr d2, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d9, d3, d6 │ │ │ │ - vadd.f64 d2, d0, d2 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ vadd.f64 d6, d13, d1 │ │ │ │ - vldr d0, [pc, #744] @ 6abb8 │ │ │ │ - vldr d13, [pc, #748] @ 6abc0 │ │ │ │ + vldr d13, [pc, #712] @ 70030 │ │ │ │ + vadd.f64 d2, d0, d2 │ │ │ │ + vldr d0, [pc, #712] @ 70038 │ │ │ │ vadd.f64 d4, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vadd.f64 d2, d5, d12 │ │ │ │ vsub.f64 d5, d5, d12 │ │ │ │ vmul.f64 d1, d4, d0 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ vnmls.f64 d1, d9, d13 │ │ │ │ vsub.f64 d0, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vldr d1, [pc, #716] @ 6abc8 │ │ │ │ - vstr d0, [r1] │ │ │ │ + vldr d1, [pc, #680] @ 70040 │ │ │ │ + vstr d0, [r0] │ │ │ │ vadd.f64 d0, d7, d14 │ │ │ │ - vstr d2, [sl] │ │ │ │ vsub.f64 d7, d7, d14 │ │ │ │ - vldr d2, [pc, #704] @ 6abd0 │ │ │ │ - ldr r1, [sp, #80] @ 0x50 │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ + vstr d2, [r8] │ │ │ │ + vldr d2, [pc, #668] @ 70048 │ │ │ │ + vldr d14, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r0, [sp, #528] @ 0x210 │ │ │ │ vmul.f64 d8, d6, d2 │ │ │ │ - add r1, sl │ │ │ │ - vmla.f64 d8, d3, d1 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vldr d14, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d12, [sp, #224] @ 0xe0 │ │ │ │ + add r0, r8 │ │ │ │ + vmla.f64 d8, d3, d1 │ │ │ │ vnmls.f64 d6, d3, d2 │ │ │ │ - vldr d3, [pc, #680] @ 6abd8 │ │ │ │ + vldr d3, [pc, #648] @ 70050 │ │ │ │ vsub.f64 d10, d0, d8 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ - vldr d8, [sp, #312] @ 0x138 │ │ │ │ - vstr d10, [r1] │ │ │ │ - add.w r1, sl, r6 │ │ │ │ - ldr r6, [sp, #16] │ │ │ │ - vldr d10, [sp, #320] @ 0x140 │ │ │ │ - vstr d0, [r1] │ │ │ │ - add.w r1, sl, r6 │ │ │ │ - vldr d0, [pc, #608] @ 6abb8 │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ + vstr d10, [r0] │ │ │ │ + ldr r0, [sp, #280] @ 0x118 │ │ │ │ + add r0, r8 │ │ │ │ + vstr d0, [r0] │ │ │ │ + vldr d0, [pc, #600] @ 70038 │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ vmla.f64 d4, d9, d0 │ │ │ │ - vldr d9, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d9, [sp, #472] @ 0x1d8 │ │ │ │ + add r0, r8 │ │ │ │ vsub.f64 d0, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d14, d9 │ │ │ │ - vstr d0, [r1] │ │ │ │ - add.w r1, sl, r6 │ │ │ │ - ldr r6, [sp, #56] @ 0x38 │ │ │ │ - vstr d5, [r1] │ │ │ │ + vstr d0, [r0] │ │ │ │ + add.w r0, r8, r6 │ │ │ │ + ldr r6, [sp, #48] @ 0x30 │ │ │ │ + vstr d5, [r0] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ - add.w r1, sl, r6 │ │ │ │ - ldr r6, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #596] @ 6abe0 │ │ │ │ - vstr d5, [r1] │ │ │ │ + ldr r0, [sp, #208] @ 0xd0 │ │ │ │ + vldr d6, [pc, #580] @ 70058 │ │ │ │ + add r0, r8 │ │ │ │ + vstr d5, [r0] │ │ │ │ + add.w r0, r8, r6 │ │ │ │ vadd.f64 d5, d14, d9 │ │ │ │ - add.w r1, sl, r6 │ │ │ │ - vldr d9, [sp, #176] @ 0xb0 │ │ │ │ - vldr d14, [sp, #208] @ 0xd0 │ │ │ │ - ldr r6, [sp, #152] @ 0x98 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vldr d9, [sp, #96] @ 0x60 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vldr d12, [sp, #160] @ 0xa0 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ + vldr d14, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d7, d9, d12 │ │ │ │ - vldr d9, [sp, #184] @ 0xb8 │ │ │ │ + vldr d9, [sp, #104] @ 0x68 │ │ │ │ + add r1, r8 │ │ │ │ + vldr d8, [sp, #312] @ 0x138 │ │ │ │ + vldr d10, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d14, d9, d14 │ │ │ │ - vldr d9, [sp, #240] @ 0xf0 │ │ │ │ + vldr d9, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d12, d14, d3 │ │ │ │ vmul.f64 d14, d14, d6 │ │ │ │ vmla.f64 d14, d7, d3 │ │ │ │ - vldr d3, [sp, #272] @ 0x110 │ │ │ │ + vldr d3, [sp, #232] @ 0xe8 │ │ │ │ vnmls.f64 d12, d7, d6 │ │ │ │ vadd.f64 d6, d9, d3 │ │ │ │ - vldr d9, [sp, #304] @ 0x130 │ │ │ │ vldr d3, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d7, d9, d10 │ │ │ │ - vldr d10, [sp, #248] @ 0xf8 │ │ │ │ + vldr d9, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d0, d3, d8 │ │ │ │ - vldr d3, [sp, #288] @ 0x120 │ │ │ │ + vldr d3, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d7, d9, d10 │ │ │ │ + vldr d10, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d10, d3 │ │ │ │ vadd.f64 d3, d0, d7 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ vadd.f64 d0, d4, d12 │ │ │ │ vsub.f64 d4, d4, d12 │ │ │ │ - vldr d12, [pc, #424] @ 6abb0 │ │ │ │ + vldr d12, [pc, #396] @ 70028 │ │ │ │ vmul.f64 d8, d3, d2 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ - vmla.f64 d3, d9, d2 │ │ │ │ vnmls.f64 d8, d9, d1 │ │ │ │ - vldr d1, [pc, #460] @ 6abe8 │ │ │ │ - vsub.f64 d2, d4, d3 │ │ │ │ - vadd.f64 d4, d4, d3 │ │ │ │ + vmla.f64 d3, d9, d2 │ │ │ │ + vldr d1, [pc, #432] @ 70060 │ │ │ │ vsub.f64 d10, d0, d8 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ - vldr d8, [pc, #392] @ 6abb8 │ │ │ │ + vldr d8, [pc, #380] @ 70038 │ │ │ │ + vsub.f64 d2, d4, d3 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ vmul.f64 d8, d7, d8 │ │ │ │ - vstr d10, [r2] │ │ │ │ - vmla.f64 d8, d6, d13 │ │ │ │ - vstr d0, [r5] │ │ │ │ - vadd.f64 d0, d5, d14 │ │ │ │ + vstr d10, [r1] │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - movs r2, #248 @ 0xf8 │ │ │ │ + vstr d0, [r3] │ │ │ │ + vadd.f64 d0, d5, d14 │ │ │ │ vsub.f64 d5, d5, d14 │ │ │ │ - vldr d13, [pc, #344] @ 6aba8 │ │ │ │ - mla r2, r2, lr, sl │ │ │ │ + ldr r1, [sp, #168] @ 0xa8 │ │ │ │ + vmla.f64 d8, d6, d13 │ │ │ │ + vldr d13, [pc, #312] @ 70020 │ │ │ │ + add.w r3, r8, r1 │ │ │ │ vsub.f64 d10, d0, d8 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ - vldr d8, [pc, #344] @ 6abb8 │ │ │ │ + vldr d8, [pc, #320] @ 70038 │ │ │ │ vnmls.f64 d7, d6, d8 │ │ │ │ - vstr d10, [r4] │ │ │ │ - vstr d0, [r2] │ │ │ │ - add.w r2, sl, r6 │ │ │ │ - vstr d2, [r2] │ │ │ │ - mla r2, ip, lr, sl │ │ │ │ + vstr d10, [r3] │ │ │ │ + sub.w r3, r6, fp │ │ │ │ + add.w r3, r8, r3, lsl #3 │ │ │ │ + vldr d8, [sp, #128] @ 0x80 │ │ │ │ + vstr d0, [r3] │ │ │ │ + vstr d2, [ip] │ │ │ │ + mov.w ip, #216 @ 0xd8 │ │ │ │ + vldr d2, [sp, #264] @ 0x108 │ │ │ │ + mla r3, ip, fp, r8 │ │ │ │ + vldr d0, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ - vstr d4, [r2] │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d8, [sp, #200] @ 0xc8 │ │ │ │ - ldr r0, [sp, #160] @ 0xa0 │ │ │ │ - vstr d6, [r3] │ │ │ │ - vldr d6, [sp, #400] @ 0x190 │ │ │ │ - add r0, sl │ │ │ │ - vldr d0, [sp, #336] @ 0x150 │ │ │ │ - vldr d2, [sp, #328] @ 0x148 │ │ │ │ + vldr d7, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vstr d6, [r9] │ │ │ │ + vldr d6, [sp, #408] @ 0x198 │ │ │ │ + vstr d5, [r2] │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - vldr d6, [sp, #168] @ 0xa8 │ │ │ │ - vstr d5, [r0] │ │ │ │ - ldr r4, [sp, #88] @ 0x58 │ │ │ │ + vldr d6, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d7, d6, d8 │ │ │ │ - vldr d6, [sp, #192] @ 0xc0 │ │ │ │ - vldr d8, [sp, #216] @ 0xd8 │ │ │ │ - add.w r3, sl, r4 │ │ │ │ - ldr r5, [sp, #104] @ 0x68 │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ + vldr d6, [sp, #112] @ 0x70 │ │ │ │ + vldr d8, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d3, d6, d8 │ │ │ │ - vldr d8, [sp, #280] @ 0x118 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - ldr r4, [sp, #96] @ 0x60 │ │ │ │ + vldr d8, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d6, d3, d1 │ │ │ │ vmul.f64 d3, d3, d11 │ │ │ │ - vmla.f64 d3, d7, d1 │ │ │ │ - vldr d1, [sp, #232] @ 0xe8 │ │ │ │ vnmls.f64 d6, d7, d11 │ │ │ │ + vmla.f64 d3, d7, d1 │ │ │ │ + vldr d1, [sp, #176] @ 0xb0 │ │ │ │ vldr d7, [sp, #352] @ 0x160 │ │ │ │ + vldr d11, [pc, #236] @ 70068 │ │ │ │ vsub.f64 d5, d1, d8 │ │ │ │ - vldr d11, [pc, #252] @ 6abf0 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ vldr d0, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d1, d2, d0 │ │ │ │ - vldr d0, [sp, #264] @ 0x108 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d8, d5, d7 │ │ │ │ + vsub.f64 d1, d2, d0 │ │ │ │ + ldrd r4, r2, [sp, #12] │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #256] @ 0x100 │ │ │ │ + vldr d7, [sp, #200] @ 0xc8 │ │ │ │ + add r3, r8 │ │ │ │ + vldr d0, [sp, #224] @ 0xe0 │ │ │ │ + ldrd r6, r1, [sp, #376] @ 0x178 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ vadd.f64 d2, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vadd.f64 d1, d9, d6 │ │ │ │ vsub.f64 d6, d9, d6 │ │ │ │ vmul.f64 d0, d2, d15 │ │ │ │ vmul.f64 d2, d2, d13 │ │ │ │ - vmla.f64 d2, d8, d15 │ │ │ │ vnmls.f64 d0, d8, d13 │ │ │ │ + vmla.f64 d2, d8, d15 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ vmul.f64 d0, d7, d11 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vmla.f64 d0, d5, d12 │ │ │ │ vstr d10, [r3] │ │ │ │ - add.w r3, sl, r5 │ │ │ │ + add.w r3, r8, r2 │ │ │ │ vnmls.f64 d7, d5, d11 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ vstr d1, [r3] │ │ │ │ vadd.f64 d1, d4, d3 │ │ │ │ - add.w r3, sl, r0 │ │ │ │ + add.w r3, r8, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ vstr d10, [r3] │ │ │ │ - add.w r3, sl, r2 │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ - vstr d1, [r3] │ │ │ │ - vsub.f64 d1, d6, d2 │ │ │ │ - add.w r3, sl, r2 │ │ │ │ - vadd.f64 d6, d6, d2 │ │ │ │ + ldr r3, [sp, #368] @ 0x170 │ │ │ │ + add r3, r8 │ │ │ │ vstr d1, [r3] │ │ │ │ - add.w r3, sl, r4 │ │ │ │ - vstr d6, [r3] │ │ │ │ - vsub.f64 d6, d4, d7 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ - add r3, sl │ │ │ │ - vstr d6, [r3] │ │ │ │ - b.n 6abf8 │ │ │ │ - nop.w │ │ │ │ + b.n 70070 │ │ │ │ + @ instruction: 0xf63b3806 │ │ │ │ + cmp r3, #93 @ 0x5d │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ pop {r0, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf18038b2 │ │ │ │ subs r7, #252 @ 0xfc │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ + movs r5, #38 @ 0x26 │ │ │ │ + add r3, pc, #836 @ (adr r3, 70378 ) │ │ │ │ + bhi.n 6ff52 │ │ │ │ + subs r7, #255 @ 0xff │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ - movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 6af08 ) │ │ │ │ - bhi.n 6aae2 │ │ │ │ - subs r7, #255 @ 0xff │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #248 @ 0xf8 │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (6afa4 ) │ │ │ │ + ldr r4, [pc, #972] @ (7041c ) │ │ │ │ subs r7, #244 @ 0xf4 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ - add r6, pc, #44 @ (adr r6, 6ac10 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 70088 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ - add r1, pc, #652 @ (adr r1, 6ae78 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 702f0 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #250 @ 0xfa │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ - add r3, sl │ │ │ │ + vsub.f64 d1, d6, d2 │ │ │ │ + add.w r3, r8, r1 │ │ │ │ + vadd.f64 d6, d6, d2 │ │ │ │ + vstr d1, [r3] │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + add r3, r8 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vsub.f64 d6, d4, d7 │ │ │ │ + vadd.f64 d4, d4, d7 │ │ │ │ + add.w r3, r8, r2 │ │ │ │ + vstr d6, [r3] │ │ │ │ + add.w r3, r8, r6 │ │ │ │ vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #524] @ 0x20c │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - add fp, r3 │ │ │ │ - add sl, r3 │ │ │ │ - ldr r3, [sp, #528] @ 0x210 │ │ │ │ - add r7, r3 │ │ │ │ - adds r3, r1, r3 │ │ │ │ - str r3, [sp, #0] │ │ │ │ ldr r3, [sp, #532] @ 0x214 │ │ │ │ - eor.w lr, lr, r3 │ │ │ │ - eor.w r8, r8, r3 │ │ │ │ - eor.w r9, r9, r3 │ │ │ │ - ldr r3, [sp, #652] @ 0x28c │ │ │ │ + add sl, r3 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #536] @ 0x218 │ │ │ │ + add.w r2, r0, r3 │ │ │ │ + add r3, r4 │ │ │ │ + str r2, [sp, #0] │ │ │ │ + str r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #540] @ 0x21c │ │ │ │ + eor.w fp, fp, r3 │ │ │ │ + eor.w r7, r7, r3 │ │ │ │ + eor.w r5, r5, r3 │ │ │ │ + ldr r3, [sp, #660] @ 0x294 │ │ │ │ subs r3, #1 │ │ │ │ - str r3, [sp, #652] @ 0x28c │ │ │ │ - bne.w 69afa │ │ │ │ - add.w sp, sp, #540 @ 0x21c │ │ │ │ + str r3, [sp, #660] @ 0x294 │ │ │ │ + bne.w 6ef20 │ │ │ │ + add.w sp, sp, #548 @ 0x224 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0006ac34 : │ │ │ │ - ldr r2, [pc, #8] @ (6ac40 ) │ │ │ │ - ldr r1, [pc, #12] @ (6ac44 ) │ │ │ │ +000700e8 : │ │ │ │ + ldr r2, [pc, #8] @ (700f4 ) │ │ │ │ + ldr r1, [pc, #12] @ (700f8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - cmp r5, #108 @ 0x6c │ │ │ │ + ldr r0, [pc, #736] @ (703d8 ) │ │ │ │ movs r3, r0 │ │ │ │ - mrc 15, 3, APSR_nzcv, cr3, cr15, {7} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r2 │ │ │ │ - mov lr, r3 │ │ │ │ + ldcl 15, cr15, [r7, #1020] @ 0x3fc │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov ip, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - subw sp, sp, #1068 @ 0x42c │ │ │ │ - ldr.w r3, [pc, #1156] @ 6b0e0 │ │ │ │ - mov sl, r1 │ │ │ │ - ldr.w r2, [sp, #1180] @ 0x49c │ │ │ │ + subw sp, sp, #1044 @ 0x414 │ │ │ │ + ldr.w r3, [pc, #1260] @ 70610 │ │ │ │ + ldr.w r1, [sp, #1156] @ 0x484 │ │ │ │ + ldr.w fp, [sp, #1148] @ 0x47c │ │ │ │ add r3, pc │ │ │ │ - ldr.w r9, [sp, #1168] @ 0x490 │ │ │ │ - ldr.w ip, [sp, #1172] @ 0x494 │ │ │ │ - cmp r2, #0 │ │ │ │ - ldr.w r1, [sp, #1176] @ 0x498 │ │ │ │ - ble.w 6d514 │ │ │ │ - ldr.w r2, [sp, #1188] @ 0x4a4 │ │ │ │ - mov fp, sl │ │ │ │ - mov r6, r0 │ │ │ │ - mov sl, lr │ │ │ │ - mov lr, r8 │ │ │ │ - mov r8, r1 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str.w r2, [sp, #1044] @ 0x414 │ │ │ │ - ldr.w r2, [sp, #1184] @ 0x4a0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str.w r2, [sp, #1048] @ 0x418 │ │ │ │ - ldr.w r2, [pc, #1100] @ 6b0e4 │ │ │ │ + ldr.w r0, [sp, #1152] @ 0x480 │ │ │ │ + cmp r1, #0 │ │ │ │ + ble.w 72a62 │ │ │ │ + ldr.w r1, [sp, #1164] @ 0x48c │ │ │ │ + mov r4, r2 │ │ │ │ + mov r9, r8 │ │ │ │ + mov r8, r0 │ │ │ │ + mov lr, sl │ │ │ │ + ldr.w r2, [pc, #1228] @ 70614 │ │ │ │ + mov sl, ip │ │ │ │ + mov ip, fp │ │ │ │ + mov fp, r4 │ │ │ │ + ldr.w r0, [sp, #1144] @ 0x478 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str.w r1, [sp, #1028] @ 0x404 │ │ │ │ + ldr.w r1, [sp, #1160] @ 0x488 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str.w r1, [sp, #1032] @ 0x408 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str.w r3, [sp, #1052] @ 0x41c │ │ │ │ - movw r3, #65216 @ 0xfec0 │ │ │ │ - movt r3, #65535 @ 0xffff │ │ │ │ - str.w r3, [sp, #1056] @ 0x420 │ │ │ │ - movw r3, #65192 @ 0xfea8 │ │ │ │ - movt r3, #65535 @ 0xffff │ │ │ │ - str.w r3, [sp, #1060] @ 0x424 │ │ │ │ - mov.w r5, ip, lsl #8 │ │ │ │ - sub.w r3, ip, ip, lsl #2 │ │ │ │ - add.w r2, lr, r5 │ │ │ │ - vldr d4, [lr] │ │ │ │ - lsls r3, r3, #7 │ │ │ │ - mov.w r0, r8, lsl #8 │ │ │ │ - add.w r1, sl, r0 │ │ │ │ + str.w r3, [sp, #1036] @ 0x40c │ │ │ │ + mov.w r6, ip, lsl #8 │ │ │ │ + vldr d4, [fp] │ │ │ │ + mov.w r1, ip, lsl #2 │ │ │ │ + add.w r7, fp, r6 │ │ │ │ + mov.w r5, r8, lsl #8 │ │ │ │ + sub.w r3, ip, r1 │ │ │ │ mov.w r4, r8, lsl #7 │ │ │ │ - vldr d1, [r2] │ │ │ │ - add r2, r5 │ │ │ │ - vldr d9, [pc, #992] @ 6b0c0 │ │ │ │ - mvn.w r7, #159 @ 0x9f │ │ │ │ - vldr d6, [r1] │ │ │ │ - subs r1, r1, r4 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add r2, r3 │ │ │ │ + add r1, ip │ │ │ │ + vldr d1, [r7] │ │ │ │ + add r7, r6 │ │ │ │ + add.w r2, lr, r5 │ │ │ │ + str r1, [sp, #8] │ │ │ │ + vldr d7, [r7] │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ + mov.w r3, r3, lsl #7 │ │ │ │ + vldr d6, [r2] │ │ │ │ + sub.w r2, r2, r4 │ │ │ │ + add r7, r3 │ │ │ │ vadd.f64 d1, d1, d1 │ │ │ │ - str r5, [sp, #0] │ │ │ │ - vadd.f64 d6, d6, d6 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add r2, r5 │ │ │ │ - ldr.w r5, [sp, #1056] @ 0x420 │ │ │ │ - vldr d5, [r2] │ │ │ │ + vldr d7, [r7] │ │ │ │ + add r7, r6 │ │ │ │ + vadd.f64 d6, d6, d6 │ │ │ │ + vldr d5, [r7] │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r1] │ │ │ │ - add r1, r0 │ │ │ │ - mul.w r0, r5, ip │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ - vldr d8, [r1] │ │ │ │ + vldr d5, [r2] │ │ │ │ + add r2, r5 │ │ │ │ + mov.w r5, r1, lsl #6 │ │ │ │ + add.w r1, r8, r8, lsl #1 │ │ │ │ + vldr d8, [r2] │ │ │ │ + sub.w r7, r7, r5 │ │ │ │ + str r5, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d0, d0, d0 │ │ │ │ - add r2, r0 │ │ │ │ - mov.w r0, #384 @ 0x180 │ │ │ │ + str r1, [sp, #24] │ │ │ │ vsub.f64 d2, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vadd.f64 d8, d1, d3 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vadd.f64 d2, d2, d2 │ │ │ │ - vadd.f64 d12, d0, d8 │ │ │ │ + vadd.f64 d9, d0, d8 │ │ │ │ vsub.f64 d0, d8, d0 │ │ │ │ - vsub.f64 d1, d3, d2 │ │ │ │ - vadd.f64 d2, d2, d3 │ │ │ │ - vsub.f64 d3, d7, d5 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vstr d0, [sp, #192] @ 0xc0 │ │ │ │ - vstr d12, [sp, #136] @ 0x88 │ │ │ │ - vstr d2, [sp, #288] @ 0x120 │ │ │ │ + vsub.f64 d10, d3, d2 │ │ │ │ + vadd.f64 d3, d2, d3 │ │ │ │ + vstr d9, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d2, d4, d6 │ │ │ │ - vmul.f64 d3, d3, d9 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ + vldr d9, [pc, #976] @ 705f0 │ │ │ │ + vstr d10, [sp, #64] @ 0x40 │ │ │ │ + vstr d3, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d3, d7, d5 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vstr d0, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vstr d1, [sp, #168] @ 0xa8 │ │ │ │ - vldr d12, [pc, #840] @ 6b0c8 │ │ │ │ - vadd.f64 d8, d2, d3 │ │ │ │ - vsub.f64 d3, d2, d3 │ │ │ │ - vsub.f64 d5, d6, d7 │ │ │ │ + vmul.f64 d3, d3, d9 │ │ │ │ + vsub.f64 d13, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vstr d3, [sp, #328] @ 0x148 │ │ │ │ - vldr d3, [r2] │ │ │ │ - subs r2, r2, r3 │ │ │ │ - mul.w r3, r5, r8 │ │ │ │ - vstr d7, [sp, #832] @ 0x340 │ │ │ │ - vstr d5, [sp, #824] @ 0x338 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add r1, r3 │ │ │ │ - vstr d8, [sp, #816] @ 0x330 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ - movs r3, #192 @ 0xc0 │ │ │ │ + vadd.f64 d1, d2, d3 │ │ │ │ + vsub.f64 d8, d2, d3 │ │ │ │ + vldr d3, [r7] │ │ │ │ + sub.w r7, r7, r3 │ │ │ │ + mov.w r3, r8, lsl #2 │ │ │ │ + add.w r5, r3, r8 │ │ │ │ + sub.w r3, r8, r3 │ │ │ │ + str r5, [sp, #16] │ │ │ │ + mov.w r5, r5, lsl #6 │ │ │ │ + vstr d7, [sp, #800] @ 0x320 │ │ │ │ + vldr d7, [r7] │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ + vstr d1, [sp, #776] @ 0x308 │ │ │ │ + vstr d8, [sp, #784] @ 0x310 │ │ │ │ + vstr d13, [sp, #792] @ 0x318 │ │ │ │ vadd.f64 d5, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - mla r1, r0, r8, r1 │ │ │ │ - mov.w r0, ip, lsl #7 │ │ │ │ - mul.w r5, r3, r8 │ │ │ │ - subs r2, r2, r0 │ │ │ │ - mul.w r3, r7, r8 │ │ │ │ - vldr d6, [r1] │ │ │ │ - subs r1, r1, r4 │ │ │ │ - vldr d4, [r2] │ │ │ │ - subs r2, r2, r0 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, r2, r1, lsl #7 │ │ │ │ + mov.w r1, ip, lsl #7 │ │ │ │ + vldr d6, [r2] │ │ │ │ + sub.w r7, r7, r1 │ │ │ │ + sub.w r2, r2, r4 │ │ │ │ + str r1, [sp, #0] │ │ │ │ + vldr d4, [r7] │ │ │ │ + sub.w r7, r7, r1 │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ vsub.f64 d1, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ + vldr d6, [r7] │ │ │ │ + mov.w r1, r1, lsl #6 │ │ │ │ vadd.f64 d0, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - subs r1, r1, r4 │ │ │ │ - mul.w r4, r7, ip │ │ │ │ - mov.w r7, r8, lsl #6 │ │ │ │ - vldr d8, [r1] │ │ │ │ - add r2, r4 │ │ │ │ - add r1, r3 │ │ │ │ + vldr d6, [r2] │ │ │ │ + sub.w r2, r2, r4 │ │ │ │ + mvn.w r4, #159 @ 0x9f │ │ │ │ + vldr d8, [r2] │ │ │ │ + str r2, [sp, #32] │ │ │ │ + mul.w r2, r4, ip │ │ │ │ + mul.w r4, r4, r8 │ │ │ │ + add r7, r2 │ │ │ │ vsub.f64 d2, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vadd.f64 d8, d5, d0 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vadd.f64 d10, d8, d8 │ │ │ │ + vldr d0, [pc, #772] @ 705f8 │ │ │ │ + vadd.f64 d11, d8, d8 │ │ │ │ vadd.f64 d8, d1, d2 │ │ │ │ vsub.f64 d2, d1, d2 │ │ │ │ - vadd.f64 d11, d8, d8 │ │ │ │ - vstr d10, [sp, #32] │ │ │ │ + vstr d11, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d12, d8, d8 │ │ │ │ vsub.f64 d1, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vsub.f64 d2, d3, d6 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ - vstr d11, [sp, #200] @ 0xc8 │ │ │ │ - vmul.f64 d14, d5, d9 │ │ │ │ + vstr d12, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d14, d1, d9 │ │ │ │ + vmul.f64 d5, d5, d9 │ │ │ │ + vstr d14, [sp, #72] @ 0x48 │ │ │ │ + vldr d14, [pc, #724] @ 70600 │ │ │ │ + vstr d5, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d5, d7, d4 │ │ │ │ - vmul.f64 d13, d1, d9 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vmul.f64 d1, d5, d12 │ │ │ │ - vstr d14, [sp, #296] @ 0x128 │ │ │ │ - vldr d14, [pc, #628] @ 6b0d0 │ │ │ │ - vstr d13, [sp, #176] @ 0xb0 │ │ │ │ - vmul.f64 d5, d5, d14 │ │ │ │ - vnmls.f64 d1, d2, d14 │ │ │ │ - vmla.f64 d5, d2, d12 │ │ │ │ - vstr d1, [sp, #840] @ 0x348 │ │ │ │ - vstr d5, [sp, #848] @ 0x350 │ │ │ │ - vmul.f64 d5, d7, d14 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ - str r4, [sp, #120] @ 0x78 │ │ │ │ - vmla.f64 d7, d6, d14 │ │ │ │ - mov.w r4, #448 @ 0x1c0 │ │ │ │ - str r3, [sp, #128] @ 0x80 │ │ │ │ - vnmls.f64 d5, d6, d12 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mla r2, r4, ip, r2 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - vstr d7, [sp, #864] @ 0x360 │ │ │ │ - vldr d7, [r2] │ │ │ │ - vstr d5, [sp, #856] @ 0x358 │ │ │ │ + str r2, [sp, #672] @ 0x2a0 │ │ │ │ + mov.w r2, ip, lsl #3 │ │ │ │ + str r4, [sp, #680] @ 0x2a8 │ │ │ │ + str r2, [sp, #584] @ 0x248 │ │ │ │ + sub.w r2, r2, ip │ │ │ │ + vmul.f64 d1, d5, d14 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ + vmla.f64 d5, d2, d14 │ │ │ │ + vnmls.f64 d1, d2, d0 │ │ │ │ + vstr d1, [sp, #808] @ 0x328 │ │ │ │ + vstr d5, [sp, #816] @ 0x330 │ │ │ │ + vmul.f64 d5, d7, d0 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vmla.f64 d7, d6, d0 │ │ │ │ + vnmls.f64 d5, d6, d14 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, r7, r2, lsl #6 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + add r2, r4 │ │ │ │ + mov.w r4, r8, lsl #3 │ │ │ │ + str r4, [sp, #144] @ 0x90 │ │ │ │ + sub.w r4, r4, r8 │ │ │ │ + vstr d7, [sp, #832] @ 0x340 │ │ │ │ + vldr d7, [r7] │ │ │ │ + str r4, [sp, #32] │ │ │ │ + vstr d5, [sp, #824] @ 0x338 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vsub.f64 d15, d6, d7 │ │ │ │ - vldr d6, [r1] │ │ │ │ - mla r1, r4, r8, r1 │ │ │ │ - mvn.w r4, #191 @ 0xbf │ │ │ │ - vstr d15, [sp, #8] │ │ │ │ - vldr d7, [r1] │ │ │ │ - mla r2, r4, ip, r2 │ │ │ │ - mla r1, r4, r8, r1 │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d15, d6, d7 │ │ │ │ - vsub.f64 d13, d6, d7 │ │ │ │ vldr d6, [r2] │ │ │ │ - sub.w r2, r2, ip, lsl #6 │ │ │ │ - vstr d15, [sp, #16] │ │ │ │ - vldr d15, [r2] │ │ │ │ - subs r2, r2, r0 │ │ │ │ - vstr d13, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d11, d6, d15 │ │ │ │ - vsub.f64 d5, d6, d15 │ │ │ │ - vldr d6, [r1] │ │ │ │ - subs r1, r1, r7 │ │ │ │ - vldr d1, [r2] │ │ │ │ - subs r2, r2, r4 │ │ │ │ - vldr d12, [r1] │ │ │ │ - add r1, r5 │ │ │ │ + add.w r2, r2, r4, lsl #6 │ │ │ │ + ldr r4, [sp, #88] @ 0x58 │ │ │ │ + add.w r3, r2, r3, lsl #6 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mov.w r2, r8, lsl #6 │ │ │ │ + vstr d15, [sp, #40] @ 0x28 │ │ │ │ + add.w r7, r7, r4, lsl #6 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vsub.f64 d3, d6, d7 │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ + vldr d6, [r7] │ │ │ │ + sub.w r7, r7, ip, lsl #6 │ │ │ │ + vldr d15, [r7] │ │ │ │ + sub.w r7, r7, r4 │ │ │ │ + ldr r4, [sp, #112] @ 0x70 │ │ │ │ + vstr d0, [sp, #80] @ 0x50 │ │ │ │ + vldr d1, [r7] │ │ │ │ + vstr d3, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d12, d6, d15 │ │ │ │ + vsub.f64 d7, d6, d15 │ │ │ │ + vldr d6, [r3] │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ + add r7, r4 │ │ │ │ + vldr d11, [r3] │ │ │ │ add r3, r1 │ │ │ │ - vldr d3, [r2] │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ - vsub.f64 d13, d6, d12 │ │ │ │ - vadd.f64 d12, d6, d12 │ │ │ │ - vldr d6, [r1] │ │ │ │ + vldr d3, [r7] │ │ │ │ + sub.w r7, r7, r6 │ │ │ │ + vstr d7, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d13, d6, d11 │ │ │ │ + vadd.f64 d11, d6, d11 │ │ │ │ + vldr d6, [r3] │ │ │ │ + sub.w r3, r3, r5 │ │ │ │ + add.w r5, ip, ip, lsl #1 │ │ │ │ vsub.f64 d7, d1, d3 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ vldr d4, [r3] │ │ │ │ - add r3, r7 │ │ │ │ - subs r2, r2, r1 │ │ │ │ - movs r1, #192 @ 0xc0 │ │ │ │ + add r3, r2 │ │ │ │ + rsb r2, ip, ip, lsl #5 │ │ │ │ + mov.w r4, r2, lsl #4 │ │ │ │ + add.w r2, fp, r2, lsl #3 │ │ │ │ vadd.f64 d5, d6, d4 │ │ │ │ - vldr d3, [r3] │ │ │ │ - mla r4, r1, ip, r2 │ │ │ │ - add r3, r5 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ - vldr d9, [r3] │ │ │ │ - vldr d4, [r4] │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, r7, r5, lsl #6 │ │ │ │ + str r4, [sp, #256] @ 0x100 │ │ │ │ + vldr d3, [r3] │ │ │ │ + add r3, r1 │ │ │ │ + movw r1, #65192 @ 0xfea8 │ │ │ │ + movt r1, #65535 @ 0xffff │ │ │ │ + str r5, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d9, [r3] │ │ │ │ + mul.w r5, r1, ip │ │ │ │ + vldr d4, [r7] │ │ │ │ + mul.w r1, r1, r8 │ │ │ │ + add r7, r5 │ │ │ │ + str r5, [sp, #344] @ 0x158 │ │ │ │ + rsb r5, r8, r8, lsl #5 │ │ │ │ + add r3, r1 │ │ │ │ vadd.f64 d8, d3, d9 │ │ │ │ vsub.f64 d3, d3, d9 │ │ │ │ - vadd.f64 d9, d14, d11 │ │ │ │ - vsub.f64 d11, d14, d11 │ │ │ │ + mov.w r5, r5, lsl #4 │ │ │ │ + vadd.f64 d9, d14, d12 │ │ │ │ + vsub.f64 d12, d14, d12 │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d2, d8 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ vadd.f64 d8, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vadd.f64 d10, d9, d8 │ │ │ │ vsub.f64 d8, d9, d8 │ │ │ │ vadd.f64 d10, d10, d10 │ │ │ │ - vstr d8, [sp, #208] @ 0xd0 │ │ │ │ - vldr d8, [sp, #8] │ │ │ │ - vadd.f64 d9, d8, d12 │ │ │ │ + vstr d8, [sp, #112] @ 0x70 │ │ │ │ + vldr d8, [sp, #40] @ 0x28 │ │ │ │ + vstr d10, [sp, #744] @ 0x2e8 │ │ │ │ + vadd.f64 d9, d8, d11 │ │ │ │ + vldr d10, [pc, #328] @ 70608 │ │ │ │ vadd.f64 d8, d0, d4 │ │ │ │ - vstr d10, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - vldr d10, [pc, #312] @ 6b0d8 │ │ │ │ + vldr d0, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d8, d8, d10 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vsub.f64 d15, d9, d8 │ │ │ │ - vstr d15, [sp, #872] @ 0x368 │ │ │ │ + vstr d15, [sp, #840] @ 0x348 │ │ │ │ vadd.f64 d15, d9, d8 │ │ │ │ vsub.f64 d8, d2, d7 │ │ │ │ + vldr d9, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vstr d15, [sp, #880] @ 0x370 │ │ │ │ - vldr d15, [sp, #24] │ │ │ │ + vstr d15, [sp, #848] @ 0x350 │ │ │ │ vmul.f64 d8, d8, d10 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ + vldr d15, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - ldr.w r1, [sp, #1060] @ 0x424 │ │ │ │ vsub.f64 d9, d9, d15 │ │ │ │ - mul.w r2, r1, ip │ │ │ │ - mul.w r1, r1, r8 │ │ │ │ vadd.f64 d15, d8, d9 │ │ │ │ - mov r7, r2 │ │ │ │ - add r4, r2 │ │ │ │ - mov.w r2, #496 @ 0x1f0 │ │ │ │ - add r3, r1 │ │ │ │ - sub.w r1, sl, r1 │ │ │ │ - vstr d15, [sp, #888] @ 0x378 │ │ │ │ + vstr d15, [sp, #856] @ 0x358 │ │ │ │ vsub.f64 d15, d9, d8 │ │ │ │ vsub.f64 d9, d6, d3 │ │ │ │ - vldr d8, [sp, #8] │ │ │ │ + vldr d8, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - mul.w r5, r2, ip │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - vsub.f64 d12, d8, d12 │ │ │ │ - vstr d15, [sp, #336] @ 0x150 │ │ │ │ - vadd.f64 d14, d11, d9 │ │ │ │ - vsub.f64 d11, d11, d9 │ │ │ │ - vstr d11, [sp, #304] @ 0x130 │ │ │ │ - vldr d11, [sp, #56] @ 0x38 │ │ │ │ - vstr d14, [sp, #184] @ 0xb8 │ │ │ │ - vsub.f64 d1, d11, d13 │ │ │ │ - vadd.f64 d15, d5, d1 │ │ │ │ - vsub.f64 d1, d1, d5 │ │ │ │ - vadd.f64 d5, d12, d7 │ │ │ │ - vstr d1, [sp, #312] @ 0x138 │ │ │ │ - vsub.f64 d1, d12, d7 │ │ │ │ - vstr d5, [sp, #896] @ 0x380 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ - vstr d15, [sp, #216] @ 0xd8 │ │ │ │ - str r2, [sp, #24] │ │ │ │ - vadd.f64 d15, d7, d5 │ │ │ │ - vadd.f64 d7, d11, d13 │ │ │ │ - str r5, [sp, #16] │ │ │ │ - vstr d1, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d13, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - add r4, r5 │ │ │ │ + vstr d15, [sp, #864] @ 0x360 │ │ │ │ + vadd.f64 d15, d12, d9 │ │ │ │ + vsub.f64 d12, d12, d9 │ │ │ │ + vsub.f64 d1, d8, d13 │ │ │ │ + vstr d15, [sp, #120] @ 0x78 │ │ │ │ + vstr d12, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d12, d5, d1 │ │ │ │ + vsub.f64 d5, d1, d5 │ │ │ │ + vstr d12, [sp, #128] @ 0x80 │ │ │ │ + vldr d12, [sp, #40] @ 0x28 │ │ │ │ + vstr d5, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d11, d12, d11 │ │ │ │ + vadd.f64 d1, d11, d7 │ │ │ │ + vsub.f64 d7, d11, d7 │ │ │ │ + vstr d1, [sp, #872] @ 0x368 │ │ │ │ + vstr d7, [sp, #880] @ 0x370 │ │ │ │ + vldr d7, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d15, d0, d7 │ │ │ │ + vadd.f64 d7, d8, d13 │ │ │ │ vadd.f64 d0, d4, d15 │ │ │ │ - vsub.f64 d2, d15, d4 │ │ │ │ - vstr d13, [sp, #224] @ 0xe0 │ │ │ │ + vsub.f64 d3, d7, d6 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add r7, r4 │ │ │ │ + vstr d3, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d13, d7, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vstr d0, [sp, #352] @ 0x160 │ │ │ │ - vstr d2, [sp, #360] @ 0x168 │ │ │ │ + vldr d7, [r7] │ │ │ │ + vstr d0, [sp, #888] @ 0x378 │ │ │ │ + vsub.f64 d0, d15, d4 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vstr d13, [sp, #152] @ 0x98 │ │ │ │ - vmov.f64 d11, d6 │ │ │ │ + vsub.f64 d12, d6, d7 │ │ │ │ + vstr d0, [sp, #192] @ 0xc0 │ │ │ │ + vstr d13, [sp, #752] @ 0x2f0 │ │ │ │ + str r1, [sp, #360] @ 0x168 │ │ │ │ vldr d6, [r3] │ │ │ │ - add r3, r2 │ │ │ │ - mvn.w r2, #239 @ 0xef │ │ │ │ - mul.w r5, r2, ip │ │ │ │ + add r3, r5 │ │ │ │ + str r5, [sp, #264] @ 0x108 │ │ │ │ + mov.w r5, ip, lsl #4 │ │ │ │ vldr d15, [r3] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ - add r4, r5 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ - b.n 6b0e8 │ │ │ │ - nop │ │ │ │ + sub.w r4, ip, r5 │ │ │ │ + mov.w r4, r4, lsl #4 │ │ │ │ + vldr d13, [r2] │ │ │ │ + add r7, r4 │ │ │ │ + str r4, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d3, d6, d15 │ │ │ │ + vadd.f64 d15, d6, d15 │ │ │ │ + vldr d6, [r7] │ │ │ │ + mov.w r7, r8, lsl #4 │ │ │ │ + sub.w r4, r8, r7 │ │ │ │ + mov.w r4, r4, lsl #4 │ │ │ │ + add r3, r4 │ │ │ │ + vadd.f64 d11, d6, d13 │ │ │ │ + vsub.f64 d13, d6, d13 │ │ │ │ + vldr d1, [r3] │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ + mov r1, r3 │ │ │ │ + b.n 70618 │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6b340 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 70870 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 6b384 ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #232 @ 0xe8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 708bc ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #232 @ 0xe8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6b358 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 70888 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - subs r7, #98 @ 0x62 │ │ │ │ + ldrh r6, [r2, r2] │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vsub.f64 d3, d6, d15 │ │ │ │ - vadd.f64 d15, d6, d15 │ │ │ │ - add r3, r2 │ │ │ │ - mov.w r2, r8, lsl #4 │ │ │ │ - vldr d6, [r4] │ │ │ │ - movs r4, #248 @ 0xf8 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ - sub.w r5, lr, r5 │ │ │ │ - vldr d1, [r3] │ │ │ │ - subs r3, r3, r2 │ │ │ │ - mla r4, r4, ip, lr │ │ │ │ - vstr d3, [sp, #48] @ 0x30 │ │ │ │ - mov.w r2, #392 @ 0x188 │ │ │ │ vldr d7, [r3] │ │ │ │ - vldr d13, [r4] │ │ │ │ - subs r4, r4, r0 │ │ │ │ - mla r2, r2, ip, lr │ │ │ │ - vadd.f64 d12, d6, d13 │ │ │ │ - vsub.f64 d13, d6, d13 │ │ │ │ - vsub.f64 d6, d1, d7 │ │ │ │ + str r4, [sp, #280] @ 0x118 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vstr d11, [sp, #80] @ 0x50 │ │ │ │ + vstr d3, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d10, d1, d7 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ - vstr d6, [sp, #72] @ 0x48 │ │ │ │ - vldr d0, [r4] │ │ │ │ - movs r4, #144 @ 0x90 │ │ │ │ + sub.w r2, r2, r4 │ │ │ │ + ldr r4, [sp, #144] @ 0x90 │ │ │ │ + vldr d0, [r2] │ │ │ │ + mov.w r2, #392 @ 0x188 │ │ │ │ + mla r2, r2, ip, fp │ │ │ │ + vstr d10, [sp, #216] @ 0xd8 │ │ │ │ + add r4, r8 │ │ │ │ + mov.w r3, r4, lsl #4 │ │ │ │ vldr d3, [r2] │ │ │ │ - vstr d12, [sp, #8] │ │ │ │ - mul.w r4, r4, r8 │ │ │ │ + add.w r4, lr, r4, lsl #3 │ │ │ │ + add r1, r3 │ │ │ │ + str r3, [sp, #40] @ 0x28 │ │ │ │ + sub.w r3, r7, r8 │ │ │ │ + add.w r3, lr, r3, lsl #3 │ │ │ │ + vldr d6, [r1] │ │ │ │ + vldr d4, [r3] │ │ │ │ vsub.f64 d7, d0, d3 │ │ │ │ + sub.w r3, r2, r6 │ │ │ │ vadd.f64 d0, d0, d3 │ │ │ │ - add r3, r4 │ │ │ │ - vldr d6, [r3] │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ - mla r3, r3, r8, sl │ │ │ │ - vldr d4, [r3] │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ vadd.f64 d5, d6, d4 │ │ │ │ - subs r3, r2, r3 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d9, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ mov.w r3, #376 @ 0x178 │ │ │ │ - mov r2, r3 │ │ │ │ - mla r3, r3, ip, lr │ │ │ │ + mov r1, r3 │ │ │ │ + mla r3, r3, ip, fp │ │ │ │ vldr d4, [r3] │ │ │ │ - movs r3, #136 @ 0x88 │ │ │ │ - mla r3, r3, r8, sl │ │ │ │ + add.w r3, r7, r8 │ │ │ │ + add r7, lr │ │ │ │ + add.w r2, lr, r3, lsl #3 │ │ │ │ + add.w r3, lr, r3, lsl #4 │ │ │ │ + vldr d3, [r2] │ │ │ │ + mla r2, r1, r8, lr │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d3, [r3] │ │ │ │ - mla r3, r2, r8, sl │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - vldr d10, [r3] │ │ │ │ - add.w r3, lr, ip, lsl #4 │ │ │ │ + vldr d10, [r2] │ │ │ │ + add.w r2, fp, r5 │ │ │ │ vadd.f64 d8, d3, d10 │ │ │ │ vsub.f64 d3, d3, d10 │ │ │ │ - vadd.f64 d10, d14, d12 │ │ │ │ + vadd.f64 d10, d14, d11 │ │ │ │ vadd.f64 d4, d2, d8 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ vadd.f64 d8, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vadd.f64 d12, d10, d8 │ │ │ │ + vadd.f64 d11, d10, d8 │ │ │ │ vsub.f64 d8, d10, d8 │ │ │ │ - vadd.f64 d10, d11, d1 │ │ │ │ - vstr d8, [sp, #232] @ 0xe8 │ │ │ │ + vadd.f64 d10, d12, d1 │ │ │ │ + vsub.f64 d1, d12, d1 │ │ │ │ + vstr d11, [sp, #88] @ 0x58 │ │ │ │ + vldr d11, [pc, #984] @ 70ac8 │ │ │ │ + vstr d8, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d8, d9, d4 │ │ │ │ - vstr d12, [sp, #40] @ 0x28 │ │ │ │ - vmov.f64 d12, d11 │ │ │ │ - vldr d11, [pc, #1000] @ 6b5c8 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ vmul.f64 d8, d8, d11 │ │ │ │ - vsub.f64 d1, d12, d1 │ │ │ │ vsub.f64 d11, d10, d8 │ │ │ │ vadd.f64 d10, d10, d8 │ │ │ │ vsub.f64 d8, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vstr d11, [sp, #904] @ 0x388 │ │ │ │ - vldr d11, [pc, #964] @ 6b5c8 │ │ │ │ - vstr d10, [sp, #912] @ 0x390 │ │ │ │ + vstr d11, [sp, #896] @ 0x380 │ │ │ │ + vldr d11, [pc, #944] @ 70ac8 │ │ │ │ + vstr d10, [sp, #904] @ 0x388 │ │ │ │ vsub.f64 d10, d15, d13 │ │ │ │ vadd.f64 d15, d15, d13 │ │ │ │ vmul.f64 d8, d8, d11 │ │ │ │ vadd.f64 d11, d8, d10 │ │ │ │ vsub.f64 d10, d10, d8 │ │ │ │ - vldr d8, [sp, #8] │ │ │ │ - vstr d11, [sp, #920] @ 0x398 │ │ │ │ - vsub.f64 d11, d14, d8 │ │ │ │ - vstr d10, [sp, #928] @ 0x3a0 │ │ │ │ + vstr d10, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d10, d6, d3 │ │ │ │ - vldr d8, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ + vstr d11, [sp, #912] @ 0x390 │ │ │ │ + vldr d11, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d11, d14, d11 │ │ │ │ vadd.f64 d14, d11, d10 │ │ │ │ - vstr d14, [sp, #240] @ 0xf0 │ │ │ │ + vstr d14, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d14, d11, d10 │ │ │ │ - vldr d11, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d0, d8, d11 │ │ │ │ - vadd.f64 d12, d8, d11 │ │ │ │ - vstr d14, [sp, #320] @ 0x140 │ │ │ │ - vadd.f64 d10, d5, d0 │ │ │ │ + vstr d14, [sp, #208] @ 0xd0 │ │ │ │ + vldr d14, [sp, #152] @ 0x98 │ │ │ │ + vldr d10, [sp, #216] @ 0xd8 │ │ │ │ + vsub.f64 d0, d14, d10 │ │ │ │ + vadd.f64 d8, d5, d0 │ │ │ │ vsub.f64 d0, d0, d5 │ │ │ │ - vldr d5, [pc, #872] @ 6b5c8 │ │ │ │ - vsub.f64 d3, d12, d6 │ │ │ │ - vadd.f64 d6, d12, d6 │ │ │ │ - vmul.f64 d4, d4, d5 │ │ │ │ + vldr d5, [pc, #856] @ 70ac8 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ - vstr d10, [sp, #248] @ 0xf8 │ │ │ │ - vstr d6, [sp, #48] @ 0x30 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, lr, r2 │ │ │ │ - vadd.f64 d13, d4, d15 │ │ │ │ - vadd.f64 d2, d1, d7 │ │ │ │ - vsub.f64 d7, d1, d7 │ │ │ │ - vstr d0, [sp, #368] @ 0x170 │ │ │ │ - vstr d3, [sp, #256] @ 0x100 │ │ │ │ - vstr d13, [sp, #952] @ 0x3b8 │ │ │ │ - vsub.f64 d13, d15, d4 │ │ │ │ - vstr d2, [sp, #936] @ 0x3a8 │ │ │ │ - vldr d15, [r3] │ │ │ │ - vstr d7, [sp, #944] @ 0x3b0 │ │ │ │ - vstr d13, [sp, #376] @ 0x178 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d4, d4, d5 │ │ │ │ + vstr d8, [sp, #152] @ 0x98 │ │ │ │ + vstr d0, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d12, d1, d7 │ │ │ │ + vsub.f64 d2, d1, d7 │ │ │ │ + vstr d12, [sp, #920] @ 0x398 │ │ │ │ + vadd.f64 d12, d4, d15 │ │ │ │ + vstr d12, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d12, d14, d10 │ │ │ │ + vstr d2, [sp, #928] @ 0x3a0 │ │ │ │ + vsub.f64 d2, d15, d4 │ │ │ │ + vsub.f64 d3, d12, d6 │ │ │ │ + vstr d2, [sp, #232] @ 0xe8 │ │ │ │ + vstr d3, [sp, #240] @ 0xf0 │ │ │ │ + vadd.f64 d3, d12, d6 │ │ │ │ + vldr d6, [r2] │ │ │ │ + ldr r2, [sp, #256] @ 0x100 │ │ │ │ + vstr d3, [sp, #248] @ 0xf8 │ │ │ │ + add r2, fp │ │ │ │ + vldr d15, [r2] │ │ │ │ vadd.f64 d13, d6, d15 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - add r3, sl │ │ │ │ - vldr d14, [r5] │ │ │ │ - subs r5, r5, r0 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, sl, r2 │ │ │ │ - mov.w r2, #272 @ 0x110 │ │ │ │ - vldr d1, [r5] │ │ │ │ - mov.w r5, #400 @ 0x190 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mla r3, r2, ip, lr │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mla r3, r2, r8, sl │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ - vmov.f64 d8, d3 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ + vldr d6, [r7] │ │ │ │ + ldr r7, [sp, #264] @ 0x108 │ │ │ │ + add.w r2, lr, r7 │ │ │ │ + ldr r7, [sp, #272] @ 0x110 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, r5, ip │ │ │ │ + mov.w r5, #296 @ 0x128 │ │ │ │ + add.w r2, fp, r2, lsl #4 │ │ │ │ + vsub.f64 d1, d6, d7 │ │ │ │ + vmov.f64 d8, d1 │ │ │ │ + vadd.f64 d1, d6, d7 │ │ │ │ + vldr d6, [r2] │ │ │ │ + sub.w r2, fp, r7 │ │ │ │ + ldr r7, [sp, #280] @ 0x118 │ │ │ │ + vldr d14, [r2] │ │ │ │ + vstr d1, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d9, d6, d14 │ │ │ │ vsub.f64 d14, d6, d14 │ │ │ │ vldr d6, [r3] │ │ │ │ - sub.w r3, sl, r2 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ + sub.w r3, lr, r7 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ vldr d11, [r3] │ │ │ │ - mla r3, r5, ip, lr │ │ │ │ - mla r5, r5, r8, sl │ │ │ │ - vstr d9, [sp, #16] │ │ │ │ + sub.w r2, r2, r7 │ │ │ │ + vldr d1, [r2] │ │ │ │ + mov.w r2, #400 @ 0x190 │ │ │ │ vsub.f64 d12, d6, d11 │ │ │ │ vadd.f64 d11, d6, d11 │ │ │ │ + mla r3, r2, ip, fp │ │ │ │ + mla r2, r2, r8, lr │ │ │ │ vldr d3, [r3] │ │ │ │ - vldr d6, [r5] │ │ │ │ - movs r5, #112 @ 0x70 │ │ │ │ + sub.w r3, r3, r6 │ │ │ │ + vldr d6, [r2] │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ vsub.f64 d7, d1, d3 │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ - mla r5, r5, r8, sl │ │ │ │ - vldr d4, [r5] │ │ │ │ - ldr r5, [sp, #0] │ │ │ │ + add.w r2, lr, r2, lsl #4 │ │ │ │ + vldr d4, [r2] │ │ │ │ vadd.f64 d5, d6, d4 │ │ │ │ - subs r3, r3, r5 │ │ │ │ - mov.w r5, #368 @ 0x170 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - mla r3, r5, ip, lr │ │ │ │ - vstr d0, [sp, #24] │ │ │ │ + mov.w r3, #368 @ 0x170 │ │ │ │ + mov r2, r3 │ │ │ │ + mla r3, r3, ip, fp │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sl, r4 │ │ │ │ - vldr d3, [r3] │ │ │ │ - mla r3, r5, r8, sl │ │ │ │ + vstr d0, [sp, #264] @ 0x108 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ + vstr d9, [sp] │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ + add r3, lr │ │ │ │ + vldr d3, [r3] │ │ │ │ + mla r3, r2, r8, lr │ │ │ │ vldr d10, [r3] │ │ │ │ - mla r3, r2, ip, lr │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ vadd.f64 d0, d3, d10 │ │ │ │ vsub.f64 d3, d3, d10 │ │ │ │ vadd.f64 d10, d13, d9 │ │ │ │ + add.w r3, fp, r3, lsl #3 │ │ │ │ vadd.f64 d4, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d8, d12 │ │ │ │ - vadd.f64 d12, d8, d12 │ │ │ │ vadd.f64 d9, d10, d0 │ │ │ │ vsub.f64 d0, d10, d0 │ │ │ │ vadd.f64 d10, d15, d11 │ │ │ │ vsub.f64 d15, d15, d11 │ │ │ │ - vstr d0, [sp, #264] @ 0x108 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ - vstr d9, [sp, #56] @ 0x38 │ │ │ │ - vldr d9, [pc, #516] @ 6b5c8 │ │ │ │ + vstr d9, [sp, #272] @ 0x110 │ │ │ │ + vstr d0, [sp, #280] @ 0x118 │ │ │ │ + vldr d0, [sp, #264] @ 0x108 │ │ │ │ + vldr d9, [pc, #496] @ 70ac8 │ │ │ │ vadd.f64 d0, d0, d4 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ vsub.f64 d9, d10, d0 │ │ │ │ vadd.f64 d0, d10, d0 │ │ │ │ - vstr d0, [sp, #968] @ 0x3c8 │ │ │ │ + vldr d10, [sp, #256] @ 0x100 │ │ │ │ + vstr d9, [sp, #936] @ 0x3a8 │ │ │ │ + vsub.f64 d10, d10, d14 │ │ │ │ + vldr d9, [pc, #464] @ 70ac8 │ │ │ │ + vstr d0, [sp, #944] @ 0x3b0 │ │ │ │ vsub.f64 d0, d2, d7 │ │ │ │ - vstr d9, [sp, #960] @ 0x3c0 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vldr d9, [pc, #480] @ 6b5c8 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ - vldr d9, [sp, #8] │ │ │ │ - vsub.f64 d10, d9, d14 │ │ │ │ vadd.f64 d9, d0, d10 │ │ │ │ vsub.f64 d0, d10, d0 │ │ │ │ - vstr d9, [sp, #976] @ 0x3d0 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - vstr d0, [sp, #984] @ 0x3d8 │ │ │ │ + vstr d9, [sp, #952] @ 0x3b8 │ │ │ │ + vldr d9, [sp] │ │ │ │ + vstr d0, [sp, #960] @ 0x3c0 │ │ │ │ vsub.f64 d13, d13, d9 │ │ │ │ vsub.f64 d9, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vadd.f64 d10, d13, d9 │ │ │ │ vsub.f64 d13, d13, d9 │ │ │ │ - vldr d9, [pc, #424] @ 6b5c8 │ │ │ │ - vsub.f64 d3, d12, d6 │ │ │ │ + vldr d9, [pc, #404] @ 70ac8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vstr d13, [sp, #384] @ 0x180 │ │ │ │ - vadd.f64 d13, d5, d1 │ │ │ │ - vstr d10, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d5, d1, d5 │ │ │ │ - vadd.f64 d2, d15, d7 │ │ │ │ - vsub.f64 d7, d15, d7 │ │ │ │ - vstr d13, [sp, #280] @ 0x118 │ │ │ │ - vstr d5, [sp, #392] @ 0x188 │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ - vstr d7, [sp, #1000] @ 0x3e8 │ │ │ │ - vldr d7, [sp, #24] │ │ │ │ + vstr d10, [sp, #288] @ 0x120 │ │ │ │ + vstr d13, [sp, #296] @ 0x128 │ │ │ │ + vmov.f64 d13, d8 │ │ │ │ + vadd.f64 d8, d5, d1 │ │ │ │ + vsub.f64 d1, d1, d5 │ │ │ │ + vldr d5, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d12, d13, d12 │ │ │ │ + vadd.f64 d11, d15, d7 │ │ │ │ + vsub.f64 d15, d15, d7 │ │ │ │ + vldr d7, [sp, #264] @ 0x108 │ │ │ │ + vstr d8, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d14, d5, d14 │ │ │ │ - vstr d3, [sp, #416] @ 0x1a0 │ │ │ │ - vadd.f64 d3, d12, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ + vstr d1, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ + vstr d11, [sp, #320] @ 0x140 │ │ │ │ + vstr d15, [sp, #328] @ 0x148 │ │ │ │ + vsub.f64 d15, d12, d6 │ │ │ │ + vadd.f64 d12, d12, d6 │ │ │ │ + vldr d6, [r3] │ │ │ │ mov.w r3, #472 @ 0x1d8 │ │ │ │ - vstr d2, [sp, #992] @ 0x3e0 │ │ │ │ - mla r5, r3, ip, lr │ │ │ │ - vstr d3, [sp, #64] @ 0x40 │ │ │ │ + mla r2, r3, ip, fp │ │ │ │ + mla r3, r3, r8, lr │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - mla r3, r3, r8, sl │ │ │ │ - vsub.f64 d7, d14, d4 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mla r2, r5, ip, fp │ │ │ │ + vstr d12, [sp] │ │ │ │ + vstr d15, [sp, #336] @ 0x150 │ │ │ │ + vldr d2, [r2] │ │ │ │ + mov.w r2, #216 @ 0xd8 │ │ │ │ + mov r1, r2 │ │ │ │ + mla r2, r2, ip, fp │ │ │ │ vadd.f64 d5, d4, d14 │ │ │ │ - vstr d7, [sp, #408] @ 0x198 │ │ │ │ - vldr d7, [r5] │ │ │ │ - mov.w r5, #296 @ 0x128 │ │ │ │ - vstr d5, [sp, #400] @ 0x190 │ │ │ │ - mla r5, r5, ip, lr │ │ │ │ + vsub.f64 d4, d14, d4 │ │ │ │ + vldr d3, [r2] │ │ │ │ + vstr d5, [sp, #256] @ 0x100 │ │ │ │ + vstr d4, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d2, [r5] │ │ │ │ - movs r5, #216 @ 0xd8 │ │ │ │ - vstr d6, [sp, #88] @ 0x58 │ │ │ │ - mla r5, r5, ip, lr │ │ │ │ - vldr d3, [r5] │ │ │ │ - mla r5, r2, r8, sl │ │ │ │ - sub.w r2, lr, r7 │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ vadd.f64 d14, d2, d3 │ │ │ │ - vsub.f64 d15, d2, d3 │ │ │ │ - vldr d2, [r5] │ │ │ │ - mov.w r5, #296 @ 0x128 │ │ │ │ - vldr d3, [r3] │ │ │ │ - vldr d7, [r2] │ │ │ │ - subs r2, r2, r7 │ │ │ │ - mla r3, r5, r8, sl │ │ │ │ - movs r5, #216 @ 0xd8 │ │ │ │ - vadd.f64 d8, d4, d14 │ │ │ │ - vadd.f64 d5, d2, d3 │ │ │ │ + vsub.f64 d3, d2, d3 │ │ │ │ + vadd.f64 d1, d4, d14 │ │ │ │ + vstr d3, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d14, d4, d14 │ │ │ │ - vsub.f64 d4, d2, d3 │ │ │ │ - vldr d2, [r2] │ │ │ │ + vmov.f64 d0, d1 │ │ │ │ + vsub.f64 d1, d6, d7 │ │ │ │ + vstr d1, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vldr d3, [r3] │ │ │ │ + mla r3, r5, r8, lr │ │ │ │ vldr d6, [r3] │ │ │ │ - mla r3, r5, r8, sl │ │ │ │ - vstr d15, [sp, #8] │ │ │ │ - vstr d5, [sp, #16] │ │ │ │ - vstr d8, [sp] │ │ │ │ + mla r3, r1, r8, lr │ │ │ │ + add.w r2, lr, r2, lsl #3 │ │ │ │ vldr d13, [r3] │ │ │ │ - movs r3, #168 @ 0xa8 │ │ │ │ - mov r5, r3 │ │ │ │ - mla r3, r3, ip, lr │ │ │ │ - vsub.f64 d15, d6, d13 │ │ │ │ - vadd.f64 d13, d6, d13 │ │ │ │ - vldr d6, [r1] │ │ │ │ - movs r1, #88 @ 0x58 │ │ │ │ + mov.w r3, #168 @ 0xa8 │ │ │ │ + vldr d2, [r2] │ │ │ │ + mov r2, r3 │ │ │ │ + mla r3, r3, ip, fp │ │ │ │ vldr d1, [r3] │ │ │ │ - mla r3, r5, r8, sl │ │ │ │ + vsub.f64 d15, d6, d13 │ │ │ │ + ldr r3, [sp, #344] @ 0x158 │ │ │ │ + vsub.f64 d4, d2, d3 │ │ │ │ + vadd.f64 d2, d2, d3 │ │ │ │ + vstr d0, [sp, #344] @ 0x158 │ │ │ │ + sub.w r5, fp, r3 │ │ │ │ + mla r3, r2, r8, lr │ │ │ │ + vldr d7, [r5] │ │ │ │ + sub.w r5, r5, r6 │ │ │ │ vsub.f64 d12, d4, d15 │ │ │ │ + vstr d2, [sp, #352] @ 0x160 │ │ │ │ + vadd.f64 d2, d6, d13 │ │ │ │ vadd.f64 d15, d4, d15 │ │ │ │ - mov.w r5, #280 @ 0x118 │ │ │ │ vadd.f64 d10, d1, d7 │ │ │ │ vsub.f64 d1, d1, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ + vstr d2, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r3, [sp, #360] @ 0x168 │ │ │ │ + vldr d2, [r5] │ │ │ │ + sub.w r1, lr, r3 │ │ │ │ mov.w r3, #424 @ 0x1a8 │ │ │ │ - mla r2, r3, ip, lr │ │ │ │ + vldr d6, [r1] │ │ │ │ + mla r2, r3, ip, fp │ │ │ │ + mov.w r1, #88 @ 0x58 │ │ │ │ + mla r3, r3, r8, lr │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ - mla r3, r3, r8, sl │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ - vadd.f64 d11, d1, d7 │ │ │ │ - vsub.f64 d7, d1, d7 │ │ │ │ vadd.f64 d3, d2, d6 │ │ │ │ vsub.f64 d2, d2, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - mla r3, r1, r8, sl │ │ │ │ - movs r1, #24 │ │ │ │ + mla r3, r1, r8, lr │ │ │ │ + vadd.f64 d11, d1, d7 │ │ │ │ + vsub.f64 d7, d1, d7 │ │ │ │ vldr d4, [r3] │ │ │ │ - mla r3, r1, ip, lr │ │ │ │ + vadd.f64 d8, d10, d3 │ │ │ │ + vsub.f64 d3, d10, d3 │ │ │ │ + vldr d10, [pc, #36] @ 70ad0 │ │ │ │ vsub.f64 d9, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vadd.f64 d4, d10, d3 │ │ │ │ - vsub.f64 d3, d10, d3 │ │ │ │ - vldr d10, [pc, #64] @ 6b5d0 │ │ │ │ - vadd.f64 d0, d2, d6 │ │ │ │ + vadd.f64 d4, d2, d6 │ │ │ │ vsub.f64 d6, d2, d6 │ │ │ │ - vstr d4, [sp, #24] │ │ │ │ - vsub.f64 d4, d9, d5 │ │ │ │ - vldr d2, [sp, #24] │ │ │ │ - vadd.f64 d5, d5, d9 │ │ │ │ - vadd.f64 d2, d8, d2 │ │ │ │ - vadd.f64 d1, d15, d5 │ │ │ │ - vsub.f64 d15, d15, d5 │ │ │ │ - vstr d2, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d2, d12, d3 │ │ │ │ - vstr d1, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d1, d14, d4 │ │ │ │ - b.n 6b5e8 │ │ │ │ + vadd.f64 d2, d0, d8 │ │ │ │ + vstr d2, [sp, #360] @ 0x168 │ │ │ │ + b.n 70ae8 │ │ │ │ nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6b848 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 70d48 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 6b88c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 70d8c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6b858 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 70d58 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ + vadd.f64 d2, d12, d3 │ │ │ │ vsub.f64 d12, d12, d3 │ │ │ │ - vsub.f64 d4, d14, d4 │ │ │ │ - vldr d5, [sp, #16] │ │ │ │ + vstr d4, [sp, #432] @ 0x1b0 │ │ │ │ + vsub.f64 d4, d9, d5 │ │ │ │ + vadd.f64 d5, d5, d9 │ │ │ │ vmul.f64 d9, d2, d10 │ │ │ │ - vmov.f64 d8, d9 │ │ │ │ - vldr d9, [pc, #-32] @ 6b5e0 │ │ │ │ + vadd.f64 d1, d14, d4 │ │ │ │ + vadd.f64 d13, d15, d5 │ │ │ │ + vsub.f64 d4, d14, d4 │ │ │ │ + vldr d14, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d15, d15, d5 │ │ │ │ + vmov.f64 d0, d9 │ │ │ │ + vldr d9, [pc, #-60] @ 70ae0 │ │ │ │ + vstr d13, [sp, #368] @ 0x170 │ │ │ │ + vldr d13, [sp, #352] @ 0x160 │ │ │ │ vmul.f64 d2, d2, d9 │ │ │ │ + vnmls.f64 d0, d1, d9 │ │ │ │ + vldr d9, [pc, #-88] @ 70ad8 │ │ │ │ vmla.f64 d2, d1, d10 │ │ │ │ - vnmls.f64 d8, d1, d9 │ │ │ │ - vldr d9, [pc, #-56] @ 6b5d8 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - vstr d2, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d0, [sp, #376] @ 0x178 │ │ │ │ + vldr d0, [sp, #392] @ 0x188 │ │ │ │ + vstr d2, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ - vstr d8, [sp, #424] @ 0x1a8 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ + vsub.f64 d1, d13, d0 │ │ │ │ vmul.f64 d2, d2, d9 │ │ │ │ - vsub.f64 d1, d8, d1 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vadd.f64 d8, d2, d1 │ │ │ │ + vadd.f64 d13, d2, d1 │ │ │ │ vsub.f64 d1, d1, d2 │ │ │ │ - vldr d2, [pc, #-96] @ 6b5e0 │ │ │ │ + vldr d2, [pc, #-128] @ 70ae0 │ │ │ │ vmul.f64 d3, d12, d2 │ │ │ │ vmul.f64 d12, d12, d10 │ │ │ │ - vstr d1, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d8, [sp, #1008] @ 0x3f0 │ │ │ │ + vstr d1, [sp, #392] @ 0x188 │ │ │ │ + vstr d13, [sp, #968] @ 0x3c8 │ │ │ │ + vmla.f64 d12, d4, d2 │ │ │ │ + vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ vnmls.f64 d3, d4, d10 │ │ │ │ - vmov.f64 d1, d12 │ │ │ │ - vmla.f64 d1, d4, d2 │ │ │ │ - vstr d3, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d3, [sp, #88] @ 0x58 │ │ │ │ - vstr d1, [sp, #456] @ 0x1c8 │ │ │ │ - vsub.f64 d4, d3, d13 │ │ │ │ - vadd.f64 d13, d3, d13 │ │ │ │ - vadd.f64 d6, d4, d7 │ │ │ │ + vsub.f64 d4, d14, d2 │ │ │ │ + vadd.f64 d13, d14, d2 │ │ │ │ + vstr d3, [sp, #400] @ 0x190 │ │ │ │ + vstr d12, [sp, #408] @ 0x198 │ │ │ │ + vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vadd.f64 d7, d11, d0 │ │ │ │ - vsub.f64 d11, d11, d0 │ │ │ │ - vstr d6, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d3, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d4, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d1, [sp, #344] @ 0x158 │ │ │ │ + vldr d6, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r5, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d8, d1, d8 │ │ │ │ + vadd.f64 d7, d11, d6 │ │ │ │ + vsub.f64 d11, d11, d6 │ │ │ │ + add.w r3, fp, r5, lsl #3 │ │ │ │ + mov.w r5, #280 @ 0x118 │ │ │ │ + mov r1, r5 │ │ │ │ + vldr d6, [r3] │ │ │ │ + mov.w r3, #488 @ 0x1e8 │ │ │ │ + vsub.f64 d5, d8, d15 │ │ │ │ + vadd.f64 d15, d8, d15 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vldr d6, [sp] │ │ │ │ vmul.f64 d11, d11, d9 │ │ │ │ - vstr d4, [sp, #472] @ 0x1d8 │ │ │ │ - vsub.f64 d3, d13, d7 │ │ │ │ + mla r2, r3, ip, fp │ │ │ │ + mla r3, r3, r8, lr │ │ │ │ + vstr d5, [sp, #344] @ 0x158 │ │ │ │ + vstr d15, [sp, #448] @ 0x1c0 │ │ │ │ + vsub.f64 d14, d13, d7 │ │ │ │ vadd.f64 d7, d13, d7 │ │ │ │ - vstr d7, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d7, [sp, #24] │ │ │ │ - vstr d3, [sp, #480] @ 0x1e0 │ │ │ │ - vsub.f64 d8, d6, d7 │ │ │ │ - vsub.f64 d6, d8, d15 │ │ │ │ - vadd.f64 d15, d8, d15 │ │ │ │ - vstr d6, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d15, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mov.w r3, #488 @ 0x1e8 │ │ │ │ - vldr d15, [sp, #8] │ │ │ │ - mla r2, r3, ip, lr │ │ │ │ - vadd.f64 d7, d15, d5 │ │ │ │ - mla r3, r3, r8, sl │ │ │ │ - vadd.f64 d5, d11, d7 │ │ │ │ + vldr d13, [sp, #352] @ 0x160 │ │ │ │ + vstr d14, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d7, [sp, #440] @ 0x1b8 │ │ │ │ + vadd.f64 d7, d0, d13 │ │ │ │ + vadd.f64 d1, d11, d7 │ │ │ │ vsub.f64 d11, d7, d11 │ │ │ │ vldr d7, [r2] │ │ │ │ - subs r2, r2, r7 │ │ │ │ + sub.w r2, r2, r6 │ │ │ │ vldr d2, [r2] │ │ │ │ - mla r2, r5, ip, lr │ │ │ │ - vstr d5, [sp, #512] @ 0x200 │ │ │ │ + mla r2, r5, ip, fp │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - vstr d11, [sp, #520] @ 0x208 │ │ │ │ - vsub.f64 d11, d6, d7 │ │ │ │ + vstr d1, [sp, #352] @ 0x160 │ │ │ │ vldr d3, [r2] │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ - vstr d11, [sp, #104] @ 0x68 │ │ │ │ + mov.w r2, #408 @ 0x198 │ │ │ │ + vstr d11, [sp, #456] @ 0x1c8 │ │ │ │ + vsub.f64 d11, d6, d7 │ │ │ │ vadd.f64 d14, d2, d3 │ │ │ │ - vsub.f64 d5, d2, d3 │ │ │ │ + vsub.f64 d15, d2, d3 │ │ │ │ vldr d2, [r3] │ │ │ │ - mla r3, r1, r8, sl │ │ │ │ - movs r1, #232 @ 0xe8 │ │ │ │ - vadd.f64 d15, d4, d14 │ │ │ │ - vstr d5, [sp, #16] │ │ │ │ + add.w r3, lr, r5, lsl #3 │ │ │ │ vldr d3, [r3] │ │ │ │ - mla r3, r1, r8, sl │ │ │ │ - mov.w r1, #408 @ 0x198 │ │ │ │ + mov.w r3, #232 @ 0xe8 │ │ │ │ + mla r3, r3, r8, lr │ │ │ │ + vadd.f64 d12, d4, d14 │ │ │ │ vsub.f64 d14, d4, d14 │ │ │ │ - vstr d15, [sp, #8] │ │ │ │ - vsub.f64 d4, d2, d3 │ │ │ │ vldr d6, [r3] │ │ │ │ - mla r3, r5, r8, sl │ │ │ │ - vadd.f64 d5, d2, d3 │ │ │ │ - mla r5, r2, r8, sl │ │ │ │ + mla r3, r1, r8, lr │ │ │ │ + mov.w r1, #104 @ 0x68 │ │ │ │ + vsub.f64 d4, d2, d3 │ │ │ │ + vadd.f64 d7, d2, d3 │ │ │ │ vldr d13, [r3] │ │ │ │ - mla r3, r2, ip, lr │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - str r7, [sp, #0] │ │ │ │ + mla r3, r1, ip, fp │ │ │ │ + mla r1, r1, r8, lr │ │ │ │ + vstr d12, [sp, #24] │ │ │ │ + vstr d15, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d11, [sp, #544] @ 0x220 │ │ │ │ + vstr d7, [sp, #480] @ 0x1e0 │ │ │ │ vsub.f64 d15, d6, d13 │ │ │ │ - vadd.f64 d3, d6, d13 │ │ │ │ - vldr d1, [r3] │ │ │ │ - mla r3, r1, ip, lr │ │ │ │ - mla r1, r1, r8, sl │ │ │ │ - vldr d13, [sp, #8] │ │ │ │ - vsub.f64 d12, d4, d15 │ │ │ │ + vadd.f64 d13, d6, d13 │ │ │ │ + vsub.f64 d1, d4, d15 │ │ │ │ vadd.f64 d15, d4, d15 │ │ │ │ + vstr d1, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d1, [r3] │ │ │ │ + mla r3, r2, ip, fp │ │ │ │ + mla r2, r2, r8, lr │ │ │ │ vldr d7, [r3] │ │ │ │ - subs r3, r3, r7 │ │ │ │ - vldr d6, [r1] │ │ │ │ - mov.w r1, #360 @ 0x168 │ │ │ │ - vstr d3, [sp, #112] @ 0x70 │ │ │ │ + sub.w r3, r3, r6 │ │ │ │ + vldr d6, [r2] │ │ │ │ vldr d2, [r3] │ │ │ │ vadd.f64 d10, d1, d7 │ │ │ │ - mla r3, r1, ip, lr │ │ │ │ vsub.f64 d1, d1, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - movs r5, #152 @ 0x98 │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov.w r1, #360 @ 0x168 │ │ │ │ + mla r3, r1, ip, fp │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - mla r3, r1, r8, sl │ │ │ │ - mul.w r1, r1, r9 │ │ │ │ + mla r3, r1, r8, lr │ │ │ │ vadd.f64 d3, d2, d6 │ │ │ │ vsub.f64 d2, d2, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - mla r3, r5, r8, sl │ │ │ │ + mov.w r3, #152 @ 0x98 │ │ │ │ vadd.f64 d11, d1, d7 │ │ │ │ vsub.f64 d7, d1, d7 │ │ │ │ + mla r3, r3, r8, lr │ │ │ │ + vldr d5, [r3] │ │ │ │ vadd.f64 d8, d10, d3 │ │ │ │ vsub.f64 d3, d10, d3 │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - vldr d10, [pc, #-524] @ 6b5d0 │ │ │ │ - mov r7, r3 │ │ │ │ + vldr d10, [pc, #-560] @ 70ad0 │ │ │ │ vsub.f64 d9, d6, d5 │ │ │ │ - vadd.f64 d1, d12, d3 │ │ │ │ + vadd.f64 d1, d12, d8 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vadd.f64 d13, d13, d8 │ │ │ │ - vsub.f64 d12, d12, d3 │ │ │ │ - mla r3, r3, ip, lr │ │ │ │ vsub.f64 d5, d9, d4 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ - vstr d13, [sp, #88] @ 0x58 │ │ │ │ - vmul.f64 d9, d1, d10 │ │ │ │ + vstr d1, [sp, #488] @ 0x1e8 │ │ │ │ vadd.f64 d0, d2, d6 │ │ │ │ vsub.f64 d6, d2, d6 │ │ │ │ - vadd.f64 d13, d15, d4 │ │ │ │ + ldr r1, [sp, #584] @ 0x248 │ │ │ │ + vadd.f64 d1, d15, d4 │ │ │ │ vadd.f64 d2, d14, d5 │ │ │ │ + add.w r3, r1, ip │ │ │ │ vsub.f64 d5, d14, d5 │ │ │ │ + vldr d14, [sp, #544] @ 0x220 │ │ │ │ vsub.f64 d15, d15, d4 │ │ │ │ - vstr d13, [sp, #96] @ 0x60 │ │ │ │ - vmov.f64 d13, d9 │ │ │ │ - vldr d9, [pc, #-588] @ 6b5e0 │ │ │ │ - vmla.f64 d13, d2, d9 │ │ │ │ + add.w r3, fp, r3, lsl #3 │ │ │ │ + vldr d4, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d1, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d1, [sp, #472] @ 0x1d8 │ │ │ │ + vadd.f64 d1, d1, d3 │ │ │ │ + vmul.f64 d9, d1, d10 │ │ │ │ + vmov.f64 d12, d9 │ │ │ │ + vldr d9, [pc, #-636] @ 70ae0 │ │ │ │ + vmla.f64 d12, d2, d9 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ - vstr d13, [sp, #528] @ 0x210 │ │ │ │ - vmov.f64 d13, d2 │ │ │ │ + vstr d12, [sp, #504] @ 0x1f8 │ │ │ │ + vmov.f64 d12, d2 │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vnmls.f64 d13, d1, d9 │ │ │ │ - vldr d9, [pc, #-628] @ 6b5d8 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ + vnmls.f64 d12, d1, d9 │ │ │ │ + vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d9, [pc, #-680] @ 70ad8 │ │ │ │ vmul.f64 d2, d2, d9 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vstr d13, [sp, #536] @ 0x218 │ │ │ │ - vldr d13, [sp, #16] │ │ │ │ - vadd.f64 d1, d13, d1 │ │ │ │ - vsub.f64 d13, d2, d1 │ │ │ │ + vstr d12, [sp, #512] @ 0x200 │ │ │ │ + vldr d12, [sp, #480] @ 0x1e0 │ │ │ │ + vadd.f64 d1, d1, d12 │ │ │ │ + vsub.f64 d12, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ - vstr d2, [sp, #552] @ 0x228 │ │ │ │ - vldr d2, [pc, #-660] @ 6b5e0 │ │ │ │ - vstr d13, [sp, #544] @ 0x220 │ │ │ │ + vstr d12, [sp, #520] @ 0x208 │ │ │ │ + vstr d2, [sp, #528] @ 0x210 │ │ │ │ + vldr d2, [sp, #472] @ 0x1d8 │ │ │ │ + vsub.f64 d12, d2, d3 │ │ │ │ + vldr d2, [pc, #-720] @ 70ae0 │ │ │ │ vmul.f64 d3, d12, d2 │ │ │ │ vmla.f64 d3, d5, d10 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vnmls.f64 d5, d12, d10 │ │ │ │ - vldr d12, [sp, #104] @ 0x68 │ │ │ │ - vstr d3, [sp, #560] @ 0x230 │ │ │ │ - vldr d3, [sp, #112] @ 0x70 │ │ │ │ - vstr d5, [sp, #568] @ 0x238 │ │ │ │ - vsub.f64 d5, d12, d3 │ │ │ │ - vadd.f64 d13, d12, d3 │ │ │ │ + vstr d3, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d5, [sp, #536] @ 0x218 │ │ │ │ + vsub.f64 d5, d14, d13 │ │ │ │ + vadd.f64 d13, d14, d13 │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - vstr d7, [sp, #584] @ 0x248 │ │ │ │ + vstr d6, [sp, #544] @ 0x220 │ │ │ │ + vstr d7, [sp, #552] @ 0x228 │ │ │ │ vadd.f64 d7, d11, d0 │ │ │ │ - vstr d6, [sp, #576] @ 0x240 │ │ │ │ vsub.f64 d11, d11, d0 │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vsub.f64 d8, d6, d8 │ │ │ │ vmul.f64 d11, d11, d9 │ │ │ │ - vsub.f64 d12, d13, d7 │ │ │ │ - vadd.f64 d7, d13, d7 │ │ │ │ - vadd.f64 d4, d8, d15 │ │ │ │ - vsub.f64 d15, d15, d8 │ │ │ │ - vstr d12, [sp, #592] @ 0x250 │ │ │ │ - vstr d7, [sp, #600] @ 0x258 │ │ │ │ - vstr d4, [sp, #608] @ 0x260 │ │ │ │ - vstr d15, [sp, #616] @ 0x268 │ │ │ │ - vldr d15, [sp, #16] │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ + vsub.f64 d6, d13, d7 │ │ │ │ + vadd.f64 d13, d13, d7 │ │ │ │ + vldr d7, [sp, #24] │ │ │ │ + vsub.f64 d8, d7, d8 │ │ │ │ + vstr d6, [sp, #560] @ 0x230 │ │ │ │ vldr d6, [r3] │ │ │ │ mov.w r3, #440 @ 0x1b8 │ │ │ │ - vsub.f64 d7, d15, d5 │ │ │ │ - mla r5, r3, ip, lr │ │ │ │ - mla r3, r3, r8, sl │ │ │ │ - vadd.f64 d15, d11, d7 │ │ │ │ - vsub.f64 d5, d7, d11 │ │ │ │ - vldr d7, [r5] │ │ │ │ - mla r5, r7, r8, sl │ │ │ │ + vstr d13, [sp, #976] @ 0x3d0 │ │ │ │ + mla r2, r3, ip, fp │ │ │ │ + mla r3, r3, r8, lr │ │ │ │ + vadd.f64 d7, d8, d15 │ │ │ │ + vsub.f64 d15, d15, d8 │ │ │ │ + vstr d7, [sp, #568] @ 0x238 │ │ │ │ + vstr d15, [sp, #576] @ 0x240 │ │ │ │ + vldr d15, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d7, d15, d4 │ │ │ │ + vadd.f64 d4, d11, d7 │ │ │ │ + vsub.f64 d11, d7, d11 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mov.w r2, #328 @ 0x148 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - mov.w r3, #328 @ 0x148 │ │ │ │ - vldr d4, [r5] │ │ │ │ - mov r5, r3 │ │ │ │ - vstr d5, [sp, #632] @ 0x278 │ │ │ │ - mla r3, r3, ip, lr │ │ │ │ - vstr d15, [sp, #624] @ 0x270 │ │ │ │ - mla r5, r5, r8, sl │ │ │ │ + mla r3, r2, ip, fp │ │ │ │ + vstr d4, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d4, [r4] │ │ │ │ + mov.w r4, #184 @ 0xb8 │ │ │ │ + mla r2, r2, r8, lr │ │ │ │ + vstr d11, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d5, [r3] │ │ │ │ + mla r3, r4, ip, fp │ │ │ │ vsub.f64 d11, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #184 @ 0xb8 │ │ │ │ - mov r7, r3 │ │ │ │ - vstr d11, [sp, #8] │ │ │ │ - mla r3, r3, ip, lr │ │ │ │ vldr d7, [r3] │ │ │ │ - subs r3, r3, r0 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ vadd.f64 d10, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - mla r5, r7, r8, sl │ │ │ │ - vldr d2, [r3] │ │ │ │ - mov.w r3, #456 @ 0x1c8 │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - vsub.f64 d8, d14, d10 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mla r2, r4, r8, lr │ │ │ │ + vldr d3, [r2] │ │ │ │ + vsub.f64 d13, d14, d10 │ │ │ │ vadd.f64 d10, d14, d10 │ │ │ │ - vldr d3, [r5] │ │ │ │ - mla r5, r3, ip, lr │ │ │ │ - mla r3, r3, r8, sl │ │ │ │ vsub.f64 d15, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d8, [sp, #112] @ 0x70 │ │ │ │ - vldr d1, [r3] │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ + vstr d13, [sp, #616] @ 0x268 │ │ │ │ + vldr d2, [r3] │ │ │ │ + mov.w r3, #456 @ 0x1c8 │ │ │ │ + vstr d11, [sp, #24] │ │ │ │ + mla r2, r3, ip, fp │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - subs r5, r5, r7 │ │ │ │ - mla r3, r3, r8, sl │ │ │ │ - vstr d15, [sp, #16] │ │ │ │ + mla r3, r3, r8, lr │ │ │ │ + vstr d15, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d15, d11, d15 │ │ │ │ vsub.f64 d11, d4, d5 │ │ │ │ - vstr d6, [sp, #696] @ 0x2b8 │ │ │ │ + vadd.f64 d5, d4, d5 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + sub.w r2, r2, r6 │ │ │ │ + vldr d1, [r3] │ │ │ │ + add.w r3, lr, r4, lsl #3 │ │ │ │ + vldr d6, [r2] │ │ │ │ + mov.w r2, #312 @ 0x138 │ │ │ │ + mov r1, r2 │ │ │ │ vadd.f64 d3, d2, d7 │ │ │ │ - vldr d6, [r5] │ │ │ │ - mov.w r5, #312 @ 0x138 │ │ │ │ - mov r7, r5 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - mla r5, r5, ip, lr │ │ │ │ - add r3, r4 │ │ │ │ - movs r4, #80 @ 0x50 │ │ │ │ + mla r2, r2, ip, fp │ │ │ │ + vstr d5, [sp, #648] @ 0x288 │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ + vstr d4, [sp, #656] @ 0x290 │ │ │ │ vsub.f64 d4, d1, d7 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ - vstr d5, [sp, #160] @ 0xa0 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vstr d4, [sp, #24] │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r3, r4 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - mla r3, r7, r8, sl │ │ │ │ + mla r3, r1, r8, lr │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ + vldr d5, [r3] │ │ │ │ vsub.f64 d0, d3, d9 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ - vldr d9, [pc, #1004] @ 6be00 │ │ │ │ + vldr d9, [pc, #1000] @ 71320 │ │ │ │ vsub.f64 d12, d7, d5 │ │ │ │ - vadd.f64 d14, d10, d3 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ + vadd.f64 d14, d10, d3 │ │ │ │ + vadd.f64 d8, d2, d7 │ │ │ │ vsub.f64 d5, d4, d12 │ │ │ │ + vsub.f64 d7, d2, d7 │ │ │ │ vadd.f64 d4, d1, d6 │ │ │ │ - vstr d14, [sp, #104] @ 0x68 │ │ │ │ - vsub.f64 d14, d10, d3 │ │ │ │ - vldr d3, [pc, #980] @ 6be08 │ │ │ │ - vadd.f64 d8, d2, d7 │ │ │ │ + vsub.f64 d2, d10, d3 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ - vsub.f64 d7, d2, d7 │ │ │ │ - vldr d1, [pc, #972] @ 6be10 │ │ │ │ + vldr d3, [pc, #968] @ 71328 │ │ │ │ + vstr d14, [sp, #40] @ 0x28 │ │ │ │ + vldr d1, [pc, #968] @ 71330 │ │ │ │ vmov.f64 d10, d3 │ │ │ │ + vstr d2, [sp, #592] @ 0x250 │ │ │ │ vmul.f64 d2, d11, d3 │ │ │ │ vmul.f64 d3, d4, d3 │ │ │ │ - vstr d14, [sp, #640] @ 0x280 │ │ │ │ vmul.f64 d11, d11, d1 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vmla.f64 d4, d8, d10 │ │ │ │ vnmls.f64 d2, d13, d1 │ │ │ │ vnmls.f64 d3, d8, d1 │ │ │ │ vmla.f64 d11, d13, d10 │ │ │ │ + vmla.f64 d4, d8, d10 │ │ │ │ + vldr d13, [sp, #616] @ 0x268 │ │ │ │ vadd.f64 d14, d2, d3 │ │ │ │ vsub.f64 d2, d2, d3 │ │ │ │ vsub.f64 d3, d11, d4 │ │ │ │ - vadd.f64 d11, d11, d4 │ │ │ │ - vstr d14, [sp, #1016] @ 0x3f8 │ │ │ │ - vstr d2, [sp, #648] @ 0x288 │ │ │ │ - vstr d3, [sp, #656] @ 0x290 │ │ │ │ + vadd.f64 d8, d11, d4 │ │ │ │ + vsub.f64 d4, d13, d15 │ │ │ │ + vadd.f64 d15, d13, d15 │ │ │ │ + vstr d2, [sp, #600] @ 0x258 │ │ │ │ + vstr d3, [sp, #608] @ 0x260 │ │ │ │ vadd.f64 d3, d0, d5 │ │ │ │ - vstr d11, [r3] │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vldr d8, [sp, #112] @ 0x70 │ │ │ │ - mla r3, r4, ip, lr │ │ │ │ - vldr d14, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d11, [sp, #8] │ │ │ │ - vsub.f64 d4, d8, d15 │ │ │ │ - vadd.f64 d15, d8, d15 │ │ │ │ + vstr d14, [sp, #984] @ 0x3d8 │ │ │ │ + vstr d8, [sp, #992] @ 0x3e0 │ │ │ │ vadd.f64 d2, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vmul.f64 d3, d4, d9 │ │ │ │ - vmul.f64 d2, d2, d9 │ │ │ │ - vstr d3, [sp, #672] @ 0x2a0 │ │ │ │ vadd.f64 d3, d15, d5 │ │ │ │ vsub.f64 d5, d5, d15 │ │ │ │ - vstr d2, [sp, #664] @ 0x298 │ │ │ │ - vldr d2, [sp, #160] @ 0xa0 │ │ │ │ - vmul.f64 d8, d3, d9 │ │ │ │ + vmul.f64 d11, d2, d9 │ │ │ │ + vmul.f64 d2, d4, d9 │ │ │ │ + vmul.f64 d13, d3, d9 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vmul.f64 d4, d2, d1 │ │ │ │ - vstr d8, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d5, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d3, [sp, #656] @ 0x290 │ │ │ │ + vstr d11, [sp, #616] @ 0x268 │ │ │ │ + vstr d2, [sp, #624] @ 0x270 │ │ │ │ + vstr d13, [sp, #632] @ 0x278 │ │ │ │ + vldr d13, [sp, #648] @ 0x288 │ │ │ │ + vstr d5, [sp, #640] @ 0x280 │ │ │ │ vmul.f64 d5, d6, d1 │ │ │ │ - vnmls.f64 d4, d14, d10 │ │ │ │ + vmul.f64 d4, d13, d1 │ │ │ │ vmla.f64 d5, d7, d10 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ + vnmls.f64 d4, d3, d10 │ │ │ │ vnmls.f64 d7, d6, d10 │ │ │ │ - vadd.f64 d15, d4, d5 │ │ │ │ + vadd.f64 d0, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - vstr d5, [sp, #704] @ 0x2c0 │ │ │ │ - vmul.f64 d5, d2, d10 │ │ │ │ - vmla.f64 d5, d14, d1 │ │ │ │ - vstr d15, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d15, [sp, #16] │ │ │ │ - vadd.f64 d12, d4, d12 │ │ │ │ + vstr d5, [sp, #648] @ 0x288 │ │ │ │ + vmul.f64 d5, d13, d10 │ │ │ │ + vstr d0, [sp, #1000] @ 0x3e8 │ │ │ │ + vmla.f64 d5, d3, d1 │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d6, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d6, [sp, #656] @ 0x290 │ │ │ │ + vstr d7, [sp, #664] @ 0x298 │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + vldr d11, [sp, #24] │ │ │ │ + vldr d15, [sp, #584] @ 0x248 │ │ │ │ + vadd.f64 d12, d4, d12 │ │ │ │ + add.w r3, fp, r3, lsl #4 │ │ │ │ vadd.f64 d6, d11, d15 │ │ │ │ - vstr d7, [sp, #720] @ 0x2d0 │ │ │ │ - vsub.f64 d11, d12, d6 │ │ │ │ - vadd.f64 d15, d12, d6 │ │ │ │ + vsub.f64 d15, d12, d6 │ │ │ │ + vadd.f64 d4, d12, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ mov.w r3, #432 @ 0x1b0 │ │ │ │ - mla r5, r3, ip, lr │ │ │ │ - vstr d11, [sp, #728] @ 0x2d8 │ │ │ │ - mla r3, r3, r8, sl │ │ │ │ - vstr d15, [sp, #112] @ 0x70 │ │ │ │ - vldr d7, [r5] │ │ │ │ - mla r5, r4, r8, sl │ │ │ │ - mul.w r4, r4, r9 │ │ │ │ + mla r2, r3, ip, fp │ │ │ │ + mla r3, r3, r8, lr │ │ │ │ + vldr d7, [r2] │ │ │ │ + vstr d4, [sp, #24] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vstr d15, [sp, #584] @ 0x248 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ + add.w r2, lr, r2, lsl #4 │ │ │ │ mov.w r3, #336 @ 0x150 │ │ │ │ - mov r7, r3 │ │ │ │ - vldr d4, [r5] │ │ │ │ - ldr r5, [sp, #120] @ 0x78 │ │ │ │ - mla r3, r3, ip, lr │ │ │ │ + mov r4, r3 │ │ │ │ + mla r3, r3, ip, fp │ │ │ │ + vldr d4, [r2] │ │ │ │ + ldr r2, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d5, [r3] │ │ │ │ vsub.f64 d11, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - mla r5, r7, r8, sl │ │ │ │ - ldr r7, [sp, #128] @ 0x80 │ │ │ │ - vstr d11, [sp, #8] │ │ │ │ + add r3, r2 │ │ │ │ + mla r2, r4, r8, lr │ │ │ │ + ldr r4, [sp, #680] @ 0x2a8 │ │ │ │ vldr d7, [r3] │ │ │ │ - subs r3, r3, r0 │ │ │ │ - mov.w r0, #464 @ 0x1d0 │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ + mov.w r7, #208 @ 0xd0 │ │ │ │ + vldr d2, [r3] │ │ │ │ + vstr d11, [sp, #8] │ │ │ │ vadd.f64 d10, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add r5, r7 │ │ │ │ - vldr d3, [r5] │ │ │ │ - mov.w r5, #304 @ 0x130 │ │ │ │ - vsub.f64 d15, d14, d10 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r2, r4 │ │ │ │ + mov.w r4, r0, lsl #6 │ │ │ │ + vldr d3, [r2] │ │ │ │ + mov.w r2, #464 @ 0x1d0 │ │ │ │ + mla r3, r2, ip, fp │ │ │ │ + mla r2, r2, r8, lr │ │ │ │ + vsub.f64 d12, d14, d10 │ │ │ │ vadd.f64 d10, d14, d10 │ │ │ │ - vsub.f64 d12, d7, d3 │ │ │ │ + vsub.f64 d13, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vsub.f64 d2, d11, d12 │ │ │ │ + vldr d1, [r2] │ │ │ │ + vadd.f64 d3, d4, d5 │ │ │ │ + add.w r2, lr, r5, lsl #4 │ │ │ │ + add.w r5, r0, r0, lsl #2 │ │ │ │ + mov.w r1, r5, lsl #6 │ │ │ │ + vsub.f64 d15, d11, d13 │ │ │ │ + vstr d13, [sp, #16] │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - vsub.f64 d11, d4, d5 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ - vstr d12, [sp, #16] │ │ │ │ - vstr d2, [sp, #24] │ │ │ │ - vldr d2, [r3] │ │ │ │ - mla r3, r0, ip, lr │ │ │ │ - mla r0, r0, r8, sl │ │ │ │ - vstr d4, [sp, #120] @ 0x78 │ │ │ │ - vstr d7, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d11, d4, d5 │ │ │ │ + vstr d12, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d3, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d7, [sp, #720] @ 0x2d0 │ │ │ │ vldr d7, [r3] │ │ │ │ - vldr d1, [r0] │ │ │ │ - movs r0, #48 @ 0x30 │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ + sub.w r3, r3, r6 │ │ │ │ + mov.w r6, #304 @ 0x130 │ │ │ │ + vldr d6, [r3] │ │ │ │ + mla r3, r6, ip, fp │ │ │ │ vadd.f64 d3, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - mla r0, r0, r8, sl │ │ │ │ - subs r3, r3, r7 │ │ │ │ - movs r7, #192 @ 0xc0 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mla r3, r5, ip, lr │ │ │ │ - vldr d7, [r0] │ │ │ │ - movs r0, #208 @ 0xd0 │ │ │ │ + vldr d7, [r2] │ │ │ │ vsub.f64 d4, d1, d7 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - mla r3, r0, r8, sl │ │ │ │ + mla r3, r7, r8, lr │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - mla r3, r5, r8, sl │ │ │ │ - vstr d4, [sp] │ │ │ │ + mla r3, r6, r8, lr │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ + vldr d5, [r3] │ │ │ │ + mov.w r3, r0, lsl #8 │ │ │ │ vsub.f64 d0, d3, d9 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ + add.w r2, sl, r3 │ │ │ │ vsub.f64 d12, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d14, d10, d3 │ │ │ │ vadd.f64 d8, d2, d7 │ │ │ │ vsub.f64 d5, d4, d12 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ vadd.f64 d4, d1, d6 │ │ │ │ vsub.f64 d2, d10, d3 │ │ │ │ - vldr d10, [pc, #408] @ 6be08 │ │ │ │ + vldr d10, [pc, #388] @ 71328 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ - vldr d1, [pc, #408] @ 6be10 │ │ │ │ + vldr d1, [pc, #388] @ 71330 │ │ │ │ vmul.f64 d3, d4, d10 │ │ │ │ - vstr d2, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d2, [sp, #672] @ 0x2a0 │ │ │ │ vmul.f64 d2, d11, d10 │ │ │ │ - vmul.f64 d4, d4, d1 │ │ │ │ vmul.f64 d11, d11, d1 │ │ │ │ - vmla.f64 d11, d13, d10 │ │ │ │ - vmla.f64 d4, d8, d10 │ │ │ │ - vnmls.f64 d3, d8, d1 │ │ │ │ vnmls.f64 d2, d13, d1 │ │ │ │ - vldr d13, [sp, #24] │ │ │ │ - vsub.f64 d8, d11, d4 │ │ │ │ - vadd.f64 d11, d11, d4 │ │ │ │ - vsub.f64 d4, d15, d13 │ │ │ │ - vadd.f64 d15, d15, d13 │ │ │ │ + vnmls.f64 d3, d8, d1 │ │ │ │ + vmla.f64 d11, d13, d10 │ │ │ │ vadd.f64 d9, d2, d3 │ │ │ │ - vsub.f64 d2, d2, d3 │ │ │ │ + vsub.f64 d3, d2, d3 │ │ │ │ + vmov.f64 d2, d1 │ │ │ │ + vmov.f64 d1, d10 │ │ │ │ + vmul.f64 d4, d4, d2 │ │ │ │ + vstr d9, [sp, #1008] @ 0x3f0 │ │ │ │ + vstr d3, [sp, #680] @ 0x2a8 │ │ │ │ vadd.f64 d3, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vstr d8, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d8, [pc, #312] @ 6be00 │ │ │ │ - vstr d11, [sp, #760] @ 0x2f8 │ │ │ │ - vadd.f64 d13, d15, d5 │ │ │ │ - vsub.f64 d5, d5, d15 │ │ │ │ + vldr d9, [pc, #304] @ 71320 │ │ │ │ + vmla.f64 d4, d8, d10 │ │ │ │ + vldr d10, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d8, [sp, #744] @ 0x2e8 │ │ │ │ + vsub.f64 d13, d11, d4 │ │ │ │ + vadd.f64 d11, d11, d4 │ │ │ │ + vsub.f64 d4, d10, d15 │ │ │ │ + vadd.f64 d15, d10, d15 │ │ │ │ + vldr d10, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d11, [sp, #688] @ 0x2b0 │ │ │ │ vadd.f64 d11, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vstr d9, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d9, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d15, d5, d8 │ │ │ │ - vmul.f64 d5, d6, d1 │ │ │ │ - vmul.f64 d3, d4, d8 │ │ │ │ - vmla.f64 d5, d7, d10 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vmul.f64 d13, d13, d8 │ │ │ │ - vmul.f64 d11, d11, d8 │ │ │ │ - vstr d15, [sp, #776] @ 0x308 │ │ │ │ - mov.w r3, r9, lsl #8 │ │ │ │ - vldr d15, [sp, #120] @ 0x78 │ │ │ │ - adds r0, r6, r3 │ │ │ │ - vnmls.f64 d7, d6, d10 │ │ │ │ - vstr d3, [sp, #768] @ 0x300 │ │ │ │ - vmul.f64 d4, d15, d1 │ │ │ │ - vnmls.f64 d4, d9, d10 │ │ │ │ - vadd.f64 d0, d4, d5 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vmul.f64 d5, d15, d10 │ │ │ │ - vldr d10, [sp, #32] │ │ │ │ - vmla.f64 d5, d9, d1 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - vstr d4, [sp, #792] @ 0x318 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vstr d0, [sp, #784] @ 0x310 │ │ │ │ - vadd.f64 d15, d5, d7 │ │ │ │ + vstr d13, [sp, #1016] @ 0x3f8 │ │ │ │ + vldr d3, [sp, #712] @ 0x2c8 │ │ │ │ + vmul.f64 d13, d4, d9 │ │ │ │ + vmul.f64 d11, d11, d9 │ │ │ │ + vmul.f64 d4, d3, d2 │ │ │ │ + vstr d13, [sp, #696] @ 0x2b8 │ │ │ │ + vadd.f64 d13, d15, d5 │ │ │ │ + vsub.f64 d5, d5, d15 │ │ │ │ + vnmls.f64 d4, d10, d1 │ │ │ │ + vmov.f64 d15, d9 │ │ │ │ + vmul.f64 d5, d5, d9 │ │ │ │ + vmul.f64 d13, d13, d9 │ │ │ │ + vstr d5, [sp, #704] @ 0x2c0 │ │ │ │ + vmul.f64 d5, d6, d2 │ │ │ │ + vmla.f64 d5, d7, d1 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ + vnmls.f64 d7, d6, d1 │ │ │ │ + vadd.f64 d9, d4, d5 │ │ │ │ + vstr d9, [sp, #712] @ 0x2c8 │ │ │ │ + vsub.f64 d9, d4, d5 │ │ │ │ + vmul.f64 d5, d3, d1 │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d5, d10, d2 │ │ │ │ + vldr d1, [sp, #272] @ 0x110 │ │ │ │ + vstr d9, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d10, [sp, #360] @ 0x168 │ │ │ │ + vadd.f64 d0, d1, d14 │ │ │ │ + vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d7, [sp, #800] @ 0x320 │ │ │ │ + vldr d5, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d0, d0, d0 │ │ │ │ + vstr d6, [sp, #728] @ 0x2d8 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ + vstr d7, [sp, #736] @ 0x2e0 │ │ │ │ vadd.f64 d7, d4, d12 │ │ │ │ vldr d12, [sp, #8] │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d6, d12, d9 │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vadd.f64 d6, d12, d4 │ │ │ │ + vldr d4, [sp] │ │ │ │ vsub.f64 d12, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #56] @ 0x38 │ │ │ │ - vstr d12, [sp, #808] @ 0x328 │ │ │ │ - vadd.f64 d0, d6, d14 │ │ │ │ - vldr d12, [sp, #136] @ 0x88 │ │ │ │ + vldr d6, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ - vldr d4, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d6, d12, d10 │ │ │ │ - vadd.f64 d0, d0, d0 │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vldr d4, [sp, #488] @ 0x1e8 │ │ │ │ vadd.f64 d2, d2, d2 │ │ │ │ - vadd.f64 d1, d4, d6 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #40] @ 0x28 │ │ │ │ - vldr d5, [sp, #104] @ 0x68 │ │ │ │ - vldr d3, [sp, #88] @ 0x58 │ │ │ │ - vldr d10, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vldr d4, [sp, #72] @ 0x48 │ │ │ │ - vldr d8, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d4, d4, d3 │ │ │ │ + vadd.f64 d4, d10, d4 │ │ │ │ + vldr d10, [sp, #24] │ │ │ │ + vadd.f64 d1, d8, d6 │ │ │ │ + vsub.f64 d6, d6, d8 │ │ │ │ + vldr d8, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d3, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #48] @ 0x30 │ │ │ │ + vldr d4, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d4, d4, d10 │ │ │ │ - vldr d10, [sp, #80] @ 0x50 │ │ │ │ + vldr d10, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d3, d3, d3 │ │ │ │ vadd.f64 d9, d10, d8 │ │ │ │ vsub.f64 d8, d4, d9 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ vadd.f64 d9, d0, d1 │ │ │ │ vsub.f64 d1, d1, d0 │ │ │ │ - vadd.f64 d4, d4, d4 │ │ │ │ - vsub.f64 d10, d9, d3 │ │ │ │ - vadd.f64 d3, d3, d9 │ │ │ │ - vldr d9, [pc, #92] @ 6be50 │ │ │ │ - vstr d10, [r0] │ │ │ │ - mov.w r0, r9, lsl #7 │ │ │ │ - b.n 6be70 │ │ │ │ - nop │ │ │ │ + b.n 71380 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6c080 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 715a0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 6c0cc ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 715ec ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 6c0d4 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 715f4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - add r6, pc, #44 @ (adr r6, 6be50 ) │ │ │ │ - subs r4, #105 @ 0x69 │ │ │ │ - ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 6c170 ) │ │ │ │ - bhi.n 6bd4a │ │ │ │ + add r3, pc, #836 @ (adr r3, 71688 ) │ │ │ │ + bhi.n 71262 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6c0b8 ) │ │ │ │ - subs r7, #230 @ 0xe6 │ │ │ │ + add r6, pc, #44 @ (adr r6, 71380 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ + ldrb r0, [r6, r2] │ │ │ │ + ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ + str r7, [r2, #40] @ 0x28 │ │ │ │ + subs r7, #255 @ 0xff │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #248 @ 0xf8 │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (6c21c ) │ │ │ │ + ldr r4, [pc, #972] @ (7173c ) │ │ │ │ subs r7, #244 @ 0xf4 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6c0d0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 715f0 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ - ldrb r0, [r6, r2] │ │ │ │ - ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ - str r7, [r2, #40] @ 0x28 │ │ │ │ - subs r7, #255 @ 0xff │ │ │ │ - add r1, pc, #652 @ (adr r1, 6c0f8 ) │ │ │ │ - cmp r1, #14 │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ - subs r7, #250 @ 0xfa │ │ │ │ - vstr d3, [r6] │ │ │ │ + vadd.f64 d4, d4, d4 │ │ │ │ + vsub.f64 d10, d9, d3 │ │ │ │ + vadd.f64 d3, d3, d9 │ │ │ │ + vldr d9, [pc, #-32] @ 71370 │ │ │ │ + vstr d10, [r2] │ │ │ │ + mov.w r2, r0, lsl #7 │ │ │ │ + vstr d3, [sl] │ │ │ │ vsub.f64 d3, d1, d4 │ │ │ │ - str r0, [sp, #0] │ │ │ │ - adds r0, r6, r0 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vldr d10, [sp, #32] │ │ │ │ - vstr d3, [r0] │ │ │ │ + vldr d10, [pc, #-48] @ 71378 │ │ │ │ + str r2, [sp, #8] │ │ │ │ + add r2, sl │ │ │ │ + vstr d3, [r2] │ │ │ │ vsub.f64 d3, d5, d8 │ │ │ │ - add r0, r3 │ │ │ │ + add r2, r3 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vmul.f64 d3, d3, d9 │ │ │ │ + vstr d4, [r2] │ │ │ │ vsub.f64 d4, d6, d2 │ │ │ │ - mov.w r0, #320 @ 0x140 │ │ │ │ - vmul.f64 d5, d5, d9 │ │ │ │ vadd.f64 d6, d2, d6 │ │ │ │ + add.w r2, sl, r1 │ │ │ │ + str r4, [sp, #16] │ │ │ │ vmov.f64 d2, d9 │ │ │ │ - vldr d9, [sp, #152] @ 0x98 │ │ │ │ - mul.w r5, r0, r9 │ │ │ │ + str r1, [sp, #744] @ 0x2e8 │ │ │ │ + mov.w r1, r0, lsl #3 │ │ │ │ + vmul.f64 d3, d3, d9 │ │ │ │ + sub.w r7, r1, r0 │ │ │ │ + vmul.f64 d5, d5, d9 │ │ │ │ + vldr d9, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d1, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - adds r0, r6, r5 │ │ │ │ - str r5, [sp, #8] │ │ │ │ - vstr d1, [r0] │ │ │ │ - mov.w r0, r9, lsl #6 │ │ │ │ - str r0, [sp, #16] │ │ │ │ - adds r0, r6, r0 │ │ │ │ - vstr d4, [r0] │ │ │ │ - mul.w r0, r7, r9 │ │ │ │ + vldr d3, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d1, [r2] │ │ │ │ + add.w r2, sl, r4 │ │ │ │ + add.w r4, r0, r0, lsl #1 │ │ │ │ + vstr d4, [r2] │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ - str r0, [sp, #24] │ │ │ │ - adds r0, r6, r0 │ │ │ │ + mov.w r6, r4, lsl #6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - movs r7, #136 @ 0x88 │ │ │ │ - vstr d4, [r0] │ │ │ │ - add r0, r3 │ │ │ │ - vsub.f64 d4, d12, d10 │ │ │ │ - vldr d12, [sp, #72] @ 0x48 │ │ │ │ - vstr d6, [r0] │ │ │ │ - mov.w r0, #288 @ 0x120 │ │ │ │ - vldr d6, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d1, d4, d9 │ │ │ │ - vadd.f64 d4, d9, d4 │ │ │ │ - vldr d9, [sp, #48] @ 0x30 │ │ │ │ - mul.w r5, r0, r9 │ │ │ │ - vsub.f64 d5, d12, d6 │ │ │ │ - vldr d12, [sp, #112] @ 0x70 │ │ │ │ - adds r0, r6, r5 │ │ │ │ - str r5, [sp, #32] │ │ │ │ - vsub.f64 d6, d9, d12 │ │ │ │ - vldr d9, [sp, #56] @ 0x38 │ │ │ │ - vldr d12, [sp, #104] @ 0x68 │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + str r6, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d4, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vstr d6, [r2] │ │ │ │ + add.w r2, r1, r0 │ │ │ │ + vldr d6, [sp, #48] @ 0x30 │ │ │ │ + mov.w r6, r2, lsl #5 │ │ │ │ + vsub.f64 d4, d6, d9 │ │ │ │ + vldr d9, [sp, #248] @ 0xf8 │ │ │ │ + vldr d6, [sp, #752] @ 0x2f0 │ │ │ │ + vsub.f64 d1, d4, d6 │ │ │ │ + vadd.f64 d4, d6, d4 │ │ │ │ + vldr d6, [sp, #360] @ 0x168 │ │ │ │ + vsub.f64 d5, d6, d3 │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ + vsub.f64 d6, d9, d6 │ │ │ │ + vldr d9, [sp, #272] @ 0x110 │ │ │ │ + str r6, [sp, #272] @ 0x110 │ │ │ │ vsub.f64 d14, d9, d14 │ │ │ │ - vldr d9, [sp, #64] @ 0x40 │ │ │ │ + vldr d9, [sp] │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + str r2, [sp, #0] │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + mov.w r6, r0, lsl #5 │ │ │ │ vsub.f64 d7, d9, d7 │ │ │ │ - vldr d9, [sp, #40] @ 0x28 │ │ │ │ + vldr d9, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d5, d14, d7 │ │ │ │ vadd.f64 d7, d14, d7 │ │ │ │ - vldr d14, [pc, #-240] @ 6be58 │ │ │ │ + vldr d14, [sp, #496] @ 0x1f0 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vsub.f64 d2, d9, d12 │ │ │ │ - vldr d12, [sp, #96] @ 0x60 │ │ │ │ - vldr d9, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d0, d12, d9 │ │ │ │ - vldr d12, [pc, #-332] @ 6be18 │ │ │ │ - vmul.f64 d8, d3, d12 │ │ │ │ - vmul.f64 d3, d3, d14 │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + vsub.f64 d2, d9, d2 │ │ │ │ + vldr d9, [sp, #368] @ 0x170 │ │ │ │ + vsub.f64 d0, d14, d9 │ │ │ │ + vldr d14, [pc, #-356] @ 71338 │ │ │ │ vadd.f64 d9, d2, d0 │ │ │ │ + vmul.f64 d8, d3, d14 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ - vnmls.f64 d8, d9, d14 │ │ │ │ - vmla.f64 d3, d9, d12 │ │ │ │ + vnmls.f64 d8, d9, d10 │ │ │ │ vsub.f64 d10, d0, d8 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ - vmul.f64 d8, d6, d12 │ │ │ │ - vmul.f64 d6, d6, d14 │ │ │ │ - vmla.f64 d8, d2, d14 │ │ │ │ - vsub.f64 d1, d5, d3 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - vstr d10, [r0] │ │ │ │ - mov.w r0, r9, lsl #5 │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ - adds r0, r6, r0 │ │ │ │ - vnmls.f64 d6, d2, d12 │ │ │ │ - vldr d9, [sp, #216] @ 0xd8 │ │ │ │ - vstr d0, [r0] │ │ │ │ + vmul.f64 d8, d6, d14 │ │ │ │ + vstr d10, [r2] │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + vldr d10, [pc, #-340] @ 71378 │ │ │ │ + vstr d0, [r2] │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ - movs r0, #224 @ 0xe0 │ │ │ │ + mov.w r2, r7, lsl #5 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ - vmov.f64 d4, d14 │ │ │ │ - vmov.f64 d14, d12 │ │ │ │ - vldr d12, [sp, #168] @ 0xa8 │ │ │ │ - mul.w r0, r0, r9 │ │ │ │ + str r2, [sp, #360] @ 0x168 │ │ │ │ + add r2, sl │ │ │ │ + vmla.f64 d8, d2, d10 │ │ │ │ vsub.f64 d10, d0, d8 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ - adds r0, r6, r0 │ │ │ │ - vstr d10, [r0] │ │ │ │ - add r0, r3 │ │ │ │ - vldr d10, [sp, #176] @ 0xb0 │ │ │ │ - vstr d0, [r0] │ │ │ │ - movs r0, #160 @ 0xa0 │ │ │ │ - vadd.f64 d2, d12, d10 │ │ │ │ - vldr d12, [sp, #184] @ 0xb8 │ │ │ │ - vldr d0, [sp, #432] @ 0x1b0 │ │ │ │ - mul.w r5, r0, r9 │ │ │ │ - vldr d10, [sp, #664] @ 0x298 │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ - adds r0, r6, r5 │ │ │ │ - movs r5, #96 @ 0x60 │ │ │ │ - vstr d1, [r0] │ │ │ │ - add r0, r3 │ │ │ │ - mul.w r5, r5, r9 │ │ │ │ - vldr d1, [sp, #528] @ 0x210 │ │ │ │ - vstr d5, [r0] │ │ │ │ - mov.w r0, #352 @ 0x160 │ │ │ │ + vldr d8, [pc, #-408] @ 71358 │ │ │ │ + vstr d10, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vstr d0, [r2] │ │ │ │ + mov.w r2, r5, lsl #5 │ │ │ │ + vldr d0, [pc, #-396] @ 71378 │ │ │ │ + str r2, [sp, #368] @ 0x170 │ │ │ │ + add r2, sl │ │ │ │ + vmul.f64 d3, d3, d0 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ + vmov.f64 d4, d0 │ │ │ │ + vldr d0, [pc, #-456] @ 71350 │ │ │ │ + vmla.f64 d3, d9, d14 │ │ │ │ + vnmls.f64 d6, d2, d14 │ │ │ │ + vsub.f64 d1, d5, d3 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ + vstr d1, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vstr d5, [r2] │ │ │ │ + mov.w r2, #352 @ 0x160 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - mul.w r0, r0, r9 │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ - adds r0, r6, r0 │ │ │ │ - vstr d5, [r0] │ │ │ │ - adds r0, r6, r5 │ │ │ │ - vldr d5, [sp, #680] @ 0x2a8 │ │ │ │ - add r5, fp │ │ │ │ - vstr d7, [r0] │ │ │ │ - vmul.f64 d7, d9, d14 │ │ │ │ - mov.w r0, #264 @ 0x108 │ │ │ │ - vnmls.f64 d7, d12, d4 │ │ │ │ - vldr d12, [sp, #536] @ 0x218 │ │ │ │ - mul.w r0, r0, r9 │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ - adds r0, r6, r0 │ │ │ │ + mul.w r2, r2, r0 │ │ │ │ + str r2, [sp, #32] │ │ │ │ + add r2, sl │ │ │ │ + vstr d5, [r2] │ │ │ │ + mov.w r2, r4, lsl #5 │ │ │ │ + str r2, [sp, #488] @ 0x1e8 │ │ │ │ + add r2, sl │ │ │ │ + vldr d10, [sp, #64] @ 0x40 │ │ │ │ + vstr d7, [r2] │ │ │ │ + add.w r2, r6, r0 │ │ │ │ + vldr d9, [sp, #72] @ 0x48 │ │ │ │ + str r6, [sp, #24] │ │ │ │ + mov.w r6, r2, lsl #3 │ │ │ │ + vldr d7, [sp, #128] @ 0x80 │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + str r1, [sp, #248] @ 0xf8 │ │ │ │ + vldr d6, [sp, #152] @ 0x98 │ │ │ │ + str r6, [sp, #496] @ 0x1f0 │ │ │ │ + vadd.f64 d2, d10, d9 │ │ │ │ + vldr d9, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vldr d5, [sp, #288] @ 0x120 │ │ │ │ + vldr d3, [sp, #384] @ 0x180 │ │ │ │ + vldr d10, [sp, #512] @ 0x200 │ │ │ │ + vnmls.f64 d7, d9, d4 │ │ │ │ + vldr d4, [sp, #632] @ 0x278 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ vadd.f64 d9, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vadd.f64 d7, d0, d12 │ │ │ │ - vldr d12, [sp, #248] @ 0xf8 │ │ │ │ - vldr d0, [pc, #-524] @ 6be60 │ │ │ │ - vadd.f64 d6, d12, d5 │ │ │ │ - vldr d12, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d3, d12, d11 │ │ │ │ - vldr d12, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d7, d3, d10 │ │ │ │ + vadd.f64 d3, d5, d11 │ │ │ │ + vldr d10, [sp, #616] @ 0x268 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d7, d12, d13 │ │ │ │ - vldr d12, [pc, #-620] @ 6be20 │ │ │ │ - vmul.f64 d5, d7, d12 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vmla.f64 d7, d3, d12 │ │ │ │ - vnmls.f64 d5, d3, d0 │ │ │ │ - vldr d3, [sp, #240] @ 0xf0 │ │ │ │ + vldr d7, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d7, d7, d13 │ │ │ │ + vmul.f64 d5, d7, d0 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ + vnmls.f64 d5, d3, d8 │ │ │ │ + vmla.f64 d7, d3, d0 │ │ │ │ + vldr d3, [sp, #80] @ 0x50 │ │ │ │ + vldr d0, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d3, d3, d10 │ │ │ │ - vldr d10, [sp, #424] @ 0x1a8 │ │ │ │ - vadd.f64 d1, d10, d1 │ │ │ │ - vldr d10, [pc, #-640] @ 6be30 │ │ │ │ - vmul.f64 d0, d4, d10 │ │ │ │ - vldr d10, [pc, #-656] @ 6be28 │ │ │ │ + vldr d10, [sp, #376] @ 0x178 │ │ │ │ + vadd.f64 d1, d10, d0 │ │ │ │ + vldr d10, [pc, #-672] @ 71348 │ │ │ │ vadd.f64 d8, d3, d1 │ │ │ │ + vmul.f64 d0, d4, d10 │ │ │ │ + vldr d10, [pc, #-692] @ 71340 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vadd.f64 d1, d9, d5 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ - vldr d9, [pc, #-676] @ 6be28 │ │ │ │ + vldr d9, [pc, #-708] @ 71340 │ │ │ │ vnmls.f64 d0, d8, d10 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vldr d9, [pc, #-680] @ 6be30 │ │ │ │ + vldr d9, [pc, #-712] @ 71348 │ │ │ │ vmla.f64 d4, d8, d9 │ │ │ │ - vldr d8, [pc, #-680] @ 6be38 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vldr d0, [pc, #-676] @ 6be48 │ │ │ │ - vstr d10, [r0] │ │ │ │ + vldr d0, [pc, #-696] @ 71368 │ │ │ │ + vstr d10, [r2] │ │ │ │ vmul.f64 d0, d6, d0 │ │ │ │ - vldr d10, [pc, #-696] @ 6be40 │ │ │ │ - mov.w r0, r9, lsl #3 │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ - adds r0, r6, r0 │ │ │ │ - vmla.f64 d0, d3, d10 │ │ │ │ - vstr d1, [r0] │ │ │ │ + add.w r2, sl, r1 │ │ │ │ + vldr d10, [pc, #-720] @ 71360 │ │ │ │ + mov.w r1, #328 @ 0x148 │ │ │ │ + vstr d1, [r2] │ │ │ │ vadd.f64 d1, d2, d7 │ │ │ │ - movs r0, #200 @ 0xc8 │ │ │ │ + mov.w r2, #200 @ 0xc8 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ - mul.w r0, r0, r9 │ │ │ │ - str r0, [sp, #88] @ 0x58 │ │ │ │ - adds r0, r6, r0 │ │ │ │ + mul.w r6, r2, r0 │ │ │ │ + vmla.f64 d0, d3, d10 │ │ │ │ + add.w r2, sl, r6 │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vstr d10, [r0] │ │ │ │ - add r0, r3 │ │ │ │ - vstr d1, [r0] │ │ │ │ - mul.w r0, r7, r9 │ │ │ │ + vldr d0, [pc, #-780] @ 71350 │ │ │ │ + vstr d10, [r2] │ │ │ │ + add r2, r3 │ │ │ │ + vldr d10, [pc, #-784] @ 71358 │ │ │ │ + vstr d1, [r2] │ │ │ │ + mov.w r2, r0, lsl #4 │ │ │ │ vsub.f64 d1, d5, d4 │ │ │ │ - str r0, [sp, #96] @ 0x60 │ │ │ │ - adds r0, r6, r0 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - mov.w r7, #328 @ 0x148 │ │ │ │ - vldr d4, [sp, #200] @ 0xc8 │ │ │ │ - vldr d10, [sp, #808] @ 0x328 │ │ │ │ - vstr d1, [r0] │ │ │ │ - add r0, r3 │ │ │ │ - vldr d1, [sp, #736] @ 0x2e0 │ │ │ │ - vstr d5, [r0] │ │ │ │ - mul.w r0, r7, r9 │ │ │ │ - vldr d5, [pc, #-796] @ 6be40 │ │ │ │ - movs r7, #72 @ 0x48 │ │ │ │ - str r0, [sp, #104] @ 0x68 │ │ │ │ - adds r0, r6, r0 │ │ │ │ + add.w r6, r2, r0 │ │ │ │ + str r6, [sp, #56] @ 0x38 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + str r6, [sp, #752] @ 0x2f0 │ │ │ │ + add r6, sl │ │ │ │ + vstr d1, [r6] │ │ │ │ + add r6, r3 │ │ │ │ + vstr d5, [r6] │ │ │ │ + mul.w r6, r1, r0 │ │ │ │ + mov.w r1, #208 @ 0xd0 │ │ │ │ + vldr d5, [pc, #-828] @ 71360 │ │ │ │ + str r6, [sp, #48] @ 0x30 │ │ │ │ + add r6, sl │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #-804] @ 6be48 │ │ │ │ + vldr d5, [pc, #-832] @ 71368 │ │ │ │ vnmls.f64 d6, d3, d5 │ │ │ │ - vldr d3, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #192] @ 0xc0 │ │ │ │ - vstr d5, [r0] │ │ │ │ - mul.w r0, r7, r9 │ │ │ │ - vsub.f64 d2, d6, d4 │ │ │ │ - str r0, [sp, #112] @ 0x70 │ │ │ │ - vldr d6, [sp, #224] @ 0xe0 │ │ │ │ - adds r0, r6, r0 │ │ │ │ - vldr d4, [sp, #504] @ 0x1f8 │ │ │ │ - mov.w r7, #272 @ 0x110 │ │ │ │ - vldr d5, [sp, #264] @ 0x108 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vsub.f64 d7, d3, d6 │ │ │ │ - vldr d6, [pc, #-860] @ 6be50 │ │ │ │ - mul.w r0, r7, r9 │ │ │ │ - vldr d3, [sp, #256] @ 0x100 │ │ │ │ - movs r7, #208 @ 0xd0 │ │ │ │ - str r0, [sp, #120] @ 0x78 │ │ │ │ - adds r0, r6, r0 │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + str r6, [sp, #764] @ 0x2fc │ │ │ │ + add r6, sl │ │ │ │ + vstr d7, [r6] │ │ │ │ + vldr d6, [sp, #96] @ 0x60 │ │ │ │ + ldr r6, [sp, #56] @ 0x38 │ │ │ │ + vldr d9, [sp, #104] @ 0x68 │ │ │ │ + vldr d3, [sp, #136] @ 0x88 │ │ │ │ + mov.w r6, r6, lsl #4 │ │ │ │ + vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ + vsub.f64 d2, d6, d9 │ │ │ │ + vldr d6, [sp, #112] @ 0x70 │ │ │ │ + str r6, [sp, #768] @ 0x300 │ │ │ │ + add r6, sl │ │ │ │ + vldr d1, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d5, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d7, d6, d3 │ │ │ │ + vldr d6, [pc, #-904] @ 71370 │ │ │ │ + vldr d3, [sp, #576] @ 0x240 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #616] @ 0x268 │ │ │ │ + vldr d6, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d9, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vadd.f64 d7, d4, d6 │ │ │ │ - vldr d4, [sp, #640] @ 0x280 │ │ │ │ - vadd.f64 d6, d3, d4 │ │ │ │ - vadd.f64 d3, d5, d10 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vldr d10, [sp, #416] @ 0x1a0 │ │ │ │ + vadd.f64 d7, d8, d3 │ │ │ │ + vldr d8, [sp, #336] @ 0x150 │ │ │ │ + vldr d3, [sp, #592] @ 0x250 │ │ │ │ + vmul.f64 d7, d7, d15 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + vadd.f64 d3, d5, d12 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d7, d10, d1 │ │ │ │ - vldr d1, [pc, #-920] @ 6be58 │ │ │ │ - vldr d10, [sp, #608] @ 0x260 │ │ │ │ - vmul.f64 d0, d4, d12 │ │ │ │ + vadd.f64 d7, d8, d1 │ │ │ │ + vldr d1, [pc, #-956] @ 71378 │ │ │ │ + vldr d8, [sp, #568] @ 0x238 │ │ │ │ + vmul.f64 d0, d4, d0 │ │ │ │ vmul.f64 d5, d7, d14 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vmla.f64 d7, d3, d14 │ │ │ │ - vldr d14, [sp, #232] @ 0xe8 │ │ │ │ vnmls.f64 d5, d3, d1 │ │ │ │ - vldr d3, [sp, #728] @ 0x2d8 │ │ │ │ + vmla.f64 d7, d3, d14 │ │ │ │ + vldr d14, [sp, #144] @ 0x90 │ │ │ │ + vldr d3, [sp, #584] @ 0x248 │ │ │ │ vadd.f64 d3, d14, d3 │ │ │ │ - vldr d14, [sp, #496] @ 0x1f0 │ │ │ │ - vadd.f64 d1, d14, d10 │ │ │ │ - vldr d10, [pc, #-960] @ 6be60 │ │ │ │ - vldr d14, [pc, #-956] @ 6be68 │ │ │ │ - vmul.f64 d1, d1, d8 │ │ │ │ + vldr d14, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d1, d14, d8 │ │ │ │ + vldr d14, [pc, #956] @ 71b20 │ │ │ │ + vmul.f64 d1, d1, d15 │ │ │ │ + vldr d15, [pc, #956] @ 71b28 │ │ │ │ vadd.f64 d8, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vadd.f64 d1, d9, d5 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ vnmls.f64 d0, d8, d10 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vldr d0, [pc, #984] @ 6c620 │ │ │ │ - vmul.f64 d0, d6, d0 │ │ │ │ - vstr d10, [r0] │ │ │ │ - vmla.f64 d0, d3, d14 │ │ │ │ - mov.w r0, r9, lsl #4 │ │ │ │ - str r0, [sp, #128] @ 0x80 │ │ │ │ - adds r0, r6, r0 │ │ │ │ + vmul.f64 d0, d6, d15 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - vstr d1, [r0] │ │ │ │ + vmla.f64 d0, d3, d14 │ │ │ │ + vstr d10, [r6] │ │ │ │ + add.w r6, sl, r2 │ │ │ │ + vnmls.f64 d6, d3, d15 │ │ │ │ + vstr d1, [r6] │ │ │ │ vadd.f64 d1, d2, d7 │ │ │ │ - mul.w r0, r7, r9 │ │ │ │ - movs r7, #144 @ 0x90 │ │ │ │ - str r0, [sp, #136] @ 0x88 │ │ │ │ + mul.w r6, r1, r0 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ - adds r0, r6, r0 │ │ │ │ + mov.w r1, #336 @ 0x150 │ │ │ │ + vldr d2, [sp, #64] @ 0x40 │ │ │ │ + str r6, [sp, #56] @ 0x38 │ │ │ │ + add r6, sl │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vstr d10, [r0] │ │ │ │ - add r0, r3 │ │ │ │ - vldr d10, [pc, #928] @ 6c628 │ │ │ │ - vstr d1, [r0] │ │ │ │ - mul.w r0, r7, r9 │ │ │ │ + vldr d0, [pc, #872] @ 71b30 │ │ │ │ + vstr d10, [r6] │ │ │ │ + add r6, r3 │ │ │ │ + vldr d10, [pc, #936] @ 71b78 │ │ │ │ + vstr d1, [r6] │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ - str r0, [sp, #144] @ 0x90 │ │ │ │ - vmla.f64 d4, d8, d12 │ │ │ │ - adds r0, r6, r0 │ │ │ │ - mov.w r7, #336 @ 0x150 │ │ │ │ + mov.w r6, r6, lsl #4 │ │ │ │ + str r6, [sp, #772] @ 0x304 │ │ │ │ + add r6, sl │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vsub.f64 d1, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [pc, #884] @ 6c620 │ │ │ │ - vnmls.f64 d6, d3, d4 │ │ │ │ - vstr d1, [r0] │ │ │ │ - add r0, r3 │ │ │ │ - vldr d1, [pc, #884] @ 6c630 │ │ │ │ - vstr d5, [r0] │ │ │ │ - mul.w r0, r7, r9 │ │ │ │ - str r0, [sp, #152] @ 0x98 │ │ │ │ - mov.w r7, #296 @ 0x128 │ │ │ │ - adds r0, r6, r0 │ │ │ │ - vldr d2, [sp, #168] @ 0xa8 │ │ │ │ - vldr d0, [sp, #216] @ 0xd8 │ │ │ │ + vldr d4, [sp, #72] @ 0x48 │ │ │ │ + vstr d1, [r6] │ │ │ │ + add r6, r3 │ │ │ │ + vsub.f64 d3, d2, d4 │ │ │ │ + vldr d1, [pc, #824] @ 71b38 │ │ │ │ + vstr d5, [r6] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ + mul.w r6, r1, r0 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d9, [sp, #184] @ 0xb8 │ │ │ │ - vldr d6, [pc, #852] @ 6c638 │ │ │ │ - str r4, [sp, #160] @ 0xa0 │ │ │ │ - vstr d5, [r0] │ │ │ │ - adds r0, r6, r4 │ │ │ │ - vldr d5, [sp, #272] @ 0x110 │ │ │ │ - mul.w r4, r7, r9 │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ - str r4, [sp, #168] @ 0xa8 │ │ │ │ - vstr d7, [r0] │ │ │ │ - adds r0, r6, r4 │ │ │ │ - vldr d7, [sp, #176] @ 0xb0 │ │ │ │ - vsub.f64 d11, d5, d11 │ │ │ │ - vldr d5, [sp, #280] @ 0x118 │ │ │ │ - mul.w r4, r7, r9 │ │ │ │ - movs r7, #232 @ 0xe8 │ │ │ │ - str r4, [sp, #176] @ 0xb0 │ │ │ │ - vsub.f64 d3, d2, d7 │ │ │ │ - vmul.f64 d7, d0, d1 │ │ │ │ + vldr d6, [pc, #812] @ 71b40 │ │ │ │ + mov.w r1, #296 @ 0x128 │ │ │ │ + str r6, [sp, #0] │ │ │ │ + add r6, sl │ │ │ │ + vstr d5, [r6] │ │ │ │ + mov.w r6, r5, lsl #4 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + str.w r6, [sp, #1024] @ 0x400 │ │ │ │ + add r6, sl │ │ │ │ + vstr d7, [r6] │ │ │ │ + mul.w r6, r1, r0 │ │ │ │ + vldr d7, [sp, #128] @ 0x80 │ │ │ │ + vldr d9, [sp, #120] @ 0x78 │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + add r6, sl │ │ │ │ + vldr d2, [sp, #152] @ 0x98 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vldr d4, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ vmla.f64 d7, d9, d6 │ │ │ │ - vldr d0, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d9, [sp, #680] @ 0x2a8 │ │ │ │ - str r2, [sp, #184] @ 0xb8 │ │ │ │ + vldr d9, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d8, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vldr d7, [sp, #528] @ 0x210 │ │ │ │ - vsub.f64 d6, d0, d7 │ │ │ │ - vldr d0, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d7, d0, d9 │ │ │ │ - vldr d9, [sp, #536] @ 0x218 │ │ │ │ - vldr d0, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d7, [sp, #376] @ 0x178 │ │ │ │ + vsub.f64 d6, d7, d4 │ │ │ │ + vldr d4, [sp, #288] @ 0x120 │ │ │ │ + str r5, [sp, #288] @ 0x120 │ │ │ │ + add r5, sl │ │ │ │ + vldr d7, [sp, #632] @ 0x278 │ │ │ │ + vsub.f64 d11, d4, d11 │ │ │ │ + vldr d4, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d7, d2, d7 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d5, d13 │ │ │ │ - vldr d13, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d1, d9, d0 │ │ │ │ - vldr d0, [pc, #776] @ 6c668 │ │ │ │ + vsub.f64 d6, d4, d13 │ │ │ │ + vldr d13, [pc, #732] @ 71b70 │ │ │ │ vmul.f64 d5, d6, d14 │ │ │ │ - vmul.f64 d6, d6, d4 │ │ │ │ + vmul.f64 d6, d6, d15 │ │ │ │ + vnmls.f64 d5, d11, d15 │ │ │ │ vmla.f64 d6, d11, d14 │ │ │ │ - vnmls.f64 d5, d11, d4 │ │ │ │ - vldr d11, [sp, #664] @ 0x298 │ │ │ │ - vsub.f64 d4, d13, d11 │ │ │ │ - vmov.f64 d11, d0 │ │ │ │ - vmul.f64 d0, d2, d0 │ │ │ │ - vldr d13, [pc, #732] @ 6c660 │ │ │ │ + vldr d11, [sp, #616] @ 0x268 │ │ │ │ + vsub.f64 d4, d9, d11 │ │ │ │ + vldr d11, [sp, #512] @ 0x200 │ │ │ │ + vsub.f64 d1, d11, d1 │ │ │ │ + vldr d11, [pc, #672] @ 71b58 │ │ │ │ vadd.f64 d9, d4, d1 │ │ │ │ + vmul.f64 d0, d2, d11 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vadd.f64 d1, d8, d5 │ │ │ │ vmul.f64 d2, d2, d13 │ │ │ │ vsub.f64 d5, d8, d5 │ │ │ │ - vldr d8, [pc, #676] @ 6c640 │ │ │ │ + vldr d8, [pc, #628] @ 71b48 │ │ │ │ vnmls.f64 d0, d9, d13 │ │ │ │ + vldr d13, [pc, #604] @ 71b38 │ │ │ │ vmla.f64 d2, d9, d11 │ │ │ │ - vldr d9, [sp, #224] @ 0xe0 │ │ │ │ - vldr d13, [pc, #644] @ 6c630 │ │ │ │ - vldr d11, [pc, #648] @ 6c638 │ │ │ │ + vldr d9, [sp, #136] @ 0x88 │ │ │ │ + vldr d11, [pc, #600] @ 71b40 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vldr d0, [pc, #668] @ 6c658 │ │ │ │ - vstr d10, [r0] │ │ │ │ + vldr d0, [pc, #620] @ 71b60 │ │ │ │ + vstr d10, [r6] │ │ │ │ vmul.f64 d0, d7, d0 │ │ │ │ - vldr d10, [pc, #648] @ 6c650 │ │ │ │ - adds r0, r6, r4 │ │ │ │ - mul.w r4, r7, r9 │ │ │ │ - movs r7, #168 @ 0xa8 │ │ │ │ - vmla.f64 d0, d4, d10 │ │ │ │ - vstr d1, [r0] │ │ │ │ + vldr d10, [pc, #616] @ 71b68 │ │ │ │ + vstr d1, [r5] │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ vsub.f64 d6, d3, d6 │ │ │ │ - vldr d3, [pc, #620] @ 6c650 │ │ │ │ - adds r0, r6, r4 │ │ │ │ - add r4, fp │ │ │ │ + vldr d3, [pc, #600] @ 71b68 │ │ │ │ + mov.w r5, #232 @ 0xe8 │ │ │ │ + mul.w r5, r5, r0 │ │ │ │ + vmla.f64 d0, d4, d10 │ │ │ │ + str r5, [sp, #72] @ 0x48 │ │ │ │ + add r5, sl │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vldr d3, [pc, #616] @ 6c658 │ │ │ │ + vldr d3, [pc, #568] @ 71b60 │ │ │ │ + vnmls.f64 d7, d4, d3 │ │ │ │ + vldr d4, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vnmls.f64 d7, d4, d3 │ │ │ │ - vstr d10, [r0] │ │ │ │ - add r0, r3 │ │ │ │ - vstr d1, [r0] │ │ │ │ - mul.w r0, r7, r9 │ │ │ │ + vstr d10, [r5] │ │ │ │ + add r5, r3 │ │ │ │ + vstr d1, [r5] │ │ │ │ + mov.w r5, #168 @ 0xa8 │ │ │ │ vsub.f64 d1, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - adds r7, r6, r0 │ │ │ │ - vldr d2, [pc, #560] @ 6c648 │ │ │ │ - add r0, fp │ │ │ │ - vstr d1, [r7] │ │ │ │ - add r7, r3 │ │ │ │ - vstr d5, [r7] │ │ │ │ + vldr d2, [pc, #512] @ 71b50 │ │ │ │ + mul.w r6, r5, r0 │ │ │ │ + add.w r5, sl, r6 │ │ │ │ + add r6, r9 │ │ │ │ + vstr d1, [r5] │ │ │ │ + add r5, r3 │ │ │ │ + vstr d5, [r5] │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ - adds r7, r6, r1 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #192] @ 0xc0 │ │ │ │ - add r1, fp │ │ │ │ - vstr d5, [r7] │ │ │ │ - adds r7, r6, r2 │ │ │ │ - mov.w r2, #368 @ 0x170 │ │ │ │ - vstr d6, [r7] │ │ │ │ - mov.w r7, #304 @ 0x130 │ │ │ │ - vldr d6, [sp, #200] @ 0xc8 │ │ │ │ - mul.w r7, r7, r9 │ │ │ │ - vadd.f64 d3, d7, d6 │ │ │ │ - vldr d7, [sp, #208] @ 0xd0 │ │ │ │ - vldr d4, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d1, [sp, #616] @ 0x268 │ │ │ │ - vadd.f64 d7, d7, d9 │ │ │ │ - vldr d9, [sp, #256] @ 0x100 │ │ │ │ - str r7, [sp, #192] @ 0xc0 │ │ │ │ - adds r7, r6, r7 │ │ │ │ + vldr d7, [sp, #96] @ 0x60 │ │ │ │ + mov.w r5, #360 @ 0x168 │ │ │ │ + mul.w r5, r5, r0 │ │ │ │ + str r5, [sp, #80] @ 0x50 │ │ │ │ + add r5, sl │ │ │ │ + vadd.f64 d3, d7, d4 │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ + vstr d5, [r5] │ │ │ │ + mov.w r5, #104 @ 0x68 │ │ │ │ + mul.w r5, r5, r0 │ │ │ │ + vadd.f64 d7, d4, d9 │ │ │ │ + str r5, [sp, #88] @ 0x58 │ │ │ │ + add r5, sl │ │ │ │ + vldr d9, [sp, #240] @ 0xf0 │ │ │ │ + vstr d6, [r5] │ │ │ │ + mov.w r5, #304 @ 0x130 │ │ │ │ + vldr d6, [sp, #344] @ 0x158 │ │ │ │ + mul.w r5, r5, r0 │ │ │ │ + vldr d4, [sp, #568] @ 0x238 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #608] @ 0x260 │ │ │ │ - vsub.f64 d6, d4, d2 │ │ │ │ - vldr d4, [sp, #640] @ 0x280 │ │ │ │ + vldr d2, [sp, #592] @ 0x250 │ │ │ │ + str r5, [sp, #96] @ 0x60 │ │ │ │ + add r5, sl │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ + vldr d4, [sp, #672] @ 0x2a0 │ │ │ │ vsub.f64 d0, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vsub.f64 d7, d9, d4 │ │ │ │ - vldr d9, [sp, #808] @ 0x328 │ │ │ │ + vsub.f64 d7, d9, d2 │ │ │ │ + vldr d9, [sp, #280] @ 0x118 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ + vsub.f64 d12, d9, d12 │ │ │ │ + vldr d9, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d4, d6, d9 │ │ │ │ - vldr d9, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ - vsub.f64 d6, d6, d9 │ │ │ │ - vldr d9, [sp, #232] @ 0xe8 │ │ │ │ + vsub.f64 d6, d9, d4 │ │ │ │ + vldr d4, [sp, #144] @ 0x90 │ │ │ │ + vldr d9, [sp, #584] @ 0x248 │ │ │ │ vmul.f64 d5, d6, d13 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - vmla.f64 d6, d4, d13 │ │ │ │ - vnmls.f64 d5, d4, d11 │ │ │ │ - vldr d4, [sp, #728] @ 0x2d8 │ │ │ │ - vsub.f64 d4, d9, d4 │ │ │ │ - vldr d9, [sp, #504] @ 0x1f8 │ │ │ │ - vsub.f64 d1, d1, d9 │ │ │ │ + vsub.f64 d4, d4, d9 │ │ │ │ + vldr d9, [sp, #448] @ 0x1c0 │ │ │ │ + vnmls.f64 d5, d12, d11 │ │ │ │ + vmla.f64 d6, d12, d13 │ │ │ │ + vldr d12, [sp, #576] @ 0x240 │ │ │ │ + vsub.f64 d1, d12, d9 │ │ │ │ + vldr d12, [pc, #280] @ 71b30 │ │ │ │ vmul.f64 d1, d1, d8 │ │ │ │ - vldr d8, [pc, #332] @ 6c620 │ │ │ │ - vmul.f64 d8, d2, d8 │ │ │ │ + vmul.f64 d8, d2, d15 │ │ │ │ vmul.f64 d2, d2, d14 │ │ │ │ vadd.f64 d9, d4, d1 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vadd.f64 d1, d0, d5 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ - vldr d0, [pc, #304] @ 6c620 │ │ │ │ vnmls.f64 d8, d9, d14 │ │ │ │ - vmla.f64 d2, d9, d0 │ │ │ │ + vmla.f64 d2, d9, d15 │ │ │ │ vsub.f64 d10, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ vmul.f64 d8, d7, d12 │ │ │ │ - vstr d10, [r7] │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ - vldr d10, [pc, #280] @ 6c628 │ │ │ │ - mul.w r7, r7, r9 │ │ │ │ - vmla.f64 d8, d4, d10 │ │ │ │ - str r7, [sp, #200] @ 0xc8 │ │ │ │ - adds r7, r6, r7 │ │ │ │ - vstr d1, [r7] │ │ │ │ + vstr d10, [r5] │ │ │ │ + mov.w r5, r4, lsl #4 │ │ │ │ + vldr d10, [pc, #292] @ 71b78 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r5, [sp, #240] @ 0xf0 │ │ │ │ + add r5, sl │ │ │ │ + vstr d1, [r5] │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ - movs r7, #240 @ 0xf0 │ │ │ │ + sub.w r5, r2, r0 │ │ │ │ + mov.w r1, r5, lsl #4 │ │ │ │ vsub.f64 d6, d3, d6 │ │ │ │ - mul.w r7, r7, r9 │ │ │ │ + add r2, r9 │ │ │ │ + vmla.f64 d8, d4, d10 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + str r1, [sp, #280] @ 0x118 │ │ │ │ + add r1, sl │ │ │ │ vsub.f64 d10, d1, d8 │ │ │ │ - str r7, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ - adds r7, r6, r7 │ │ │ │ - vldr d8, [sp, #568] @ 0x238 │ │ │ │ - vstr d10, [r7] │ │ │ │ - add r7, r3 │ │ │ │ - vldr d10, [pc, #224] @ 6c628 │ │ │ │ - vstr d1, [r7] │ │ │ │ - movs r7, #176 @ 0xb0 │ │ │ │ - vmul.f64 d7, d7, d10 │ │ │ │ + vldr d8, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d10, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vldr d10, [pc, #228] @ 71b78 │ │ │ │ + vstr d1, [r1] │ │ │ │ + mov.w r1, #176 @ 0xb0 │ │ │ │ vsub.f64 d1, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - vldr d2, [sp, #288] @ 0x120 │ │ │ │ - mul.w r7, r7, r9 │ │ │ │ - vldr d10, [pc, #244] @ 6c658 │ │ │ │ - str r7, [sp, #216] @ 0xd8 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ + mul.w r1, r1, r0 │ │ │ │ + vmul.f64 d7, d7, d10 │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ + add r1, sl │ │ │ │ + vstr d1, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vstr d5, [r1] │ │ │ │ + mov.w r1, #368 @ 0x170 │ │ │ │ vnmls.f64 d7, d4, d12 │ │ │ │ - adds r7, r6, r7 │ │ │ │ - vldr d4, [sp, #304] @ 0x130 │ │ │ │ - vstr d1, [r7] │ │ │ │ - add r7, r3 │ │ │ │ - vstr d5, [r7] │ │ │ │ - mul.w r7, r2, r9 │ │ │ │ - movs r2, #112 @ 0x70 │ │ │ │ - str r7, [sp, #224] @ 0xe0 │ │ │ │ + vmov.f64 d12, d13 │ │ │ │ + vldr d4, [sp, #176] @ 0xb0 │ │ │ │ + mul.w r1, r1, r0 │ │ │ │ + vldr d13, [pc, #144] @ 71b68 │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ + add r1, sl │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #312] @ 0x138 │ │ │ │ - adds r7, r6, r7 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - str r2, [sp, #232] @ 0xe8 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - vstr d5, [r7] │ │ │ │ - adds r7, r6, r2 │ │ │ │ - mov.w r2, #280 @ 0x118 │ │ │ │ - vnmls.f64 d7, d4, d11 │ │ │ │ - vstr d6, [r7] │ │ │ │ - vldr d6, [sp, #296] @ 0x128 │ │ │ │ - mul.w r7, r2, r9 │ │ │ │ - movs r2, #24 │ │ │ │ + vstr d5, [r1] │ │ │ │ + mov.w r1, r7, lsl #4 │ │ │ │ + vldr d5, [sp, #624] @ 0x270 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + str r1, [sp, #304] @ 0x130 │ │ │ │ + add r1, sl │ │ │ │ + vstr d6, [r1] │ │ │ │ + mov.w r1, #280 @ 0x118 │ │ │ │ + vldr d6, [sp, #168] @ 0xa8 │ │ │ │ + mul.w r1, r1, r0 │ │ │ │ vsub.f64 d2, d2, d6 │ │ │ │ - vldr d6, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d4, [sp, #368] @ 0x170 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - vldr d1, [sp, #672] @ 0x2a0 │ │ │ │ - str r7, [sp, #240] @ 0xf0 │ │ │ │ - adds r7, r6, r7 │ │ │ │ - vadd.f64 d9, d2, d7 │ │ │ │ - vsub.f64 d2, d2, d7 │ │ │ │ - vadd.f64 d7, d6, d8 │ │ │ │ - vadd.f64 d6, d4, d1 │ │ │ │ - vldr d1, [sp, #776] @ 0x308 │ │ │ │ - vldr d8, [sp, #768] @ 0x300 │ │ │ │ - str r2, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d4, d7, d6 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #384] @ 0x180 │ │ │ │ - vadd.f64 d3, d7, d1 │ │ │ │ - vldr d1, [sp, #392] @ 0x188 │ │ │ │ - vadd.f64 d7, d1, d8 │ │ │ │ - vldr d1, [sp, #320] @ 0x140 │ │ │ │ - vldr d8, [sp, #688] @ 0x2b0 │ │ │ │ - vmul.f64 d5, d7, d0 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vmla.f64 d7, d3, d0 │ │ │ │ - vmul.f64 d0, d4, d10 │ │ │ │ - b.n 6c6c8 │ │ │ │ + vldr d6, [sp, #184] @ 0xb8 │ │ │ │ + vmul.f64 d7, d6, d12 │ │ │ │ + vldr d6, [sp, #408] @ 0x198 │ │ │ │ + b.n 71bc0 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ + add r1, pc, #652 @ (adr r1, 71db0 ) │ │ │ │ + cmp r1, #14 │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ + subs r7, #250 @ 0xfa │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ - ldrb r0, [r6, r2] │ │ │ │ - ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ - str r7, [r2, #40] @ 0x28 │ │ │ │ - subs r7, #255 @ 0xff │ │ │ │ + add r6, pc, #44 @ (adr r6, 71b60 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 6c8f4 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 71dfc ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6c8c0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 71dc8 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6c8c8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 71dd0 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ - cmp r5, #218 @ 0xda │ │ │ │ - ldrsb r6, [r0, r3] │ │ │ │ - ldr r7, [sp, #260] @ 0x104 │ │ │ │ - subs r7, #254 @ 0xfe │ │ │ │ + @ instruction: 0xf63b3806 │ │ │ │ + cmp r3, #93 @ 0x5d │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ + cmp r5, #218 @ 0xda │ │ │ │ + ldrsb r6, [r0, r3] │ │ │ │ + ldr r7, [sp, #260] @ 0x104 │ │ │ │ + subs r7, #254 @ 0xfe │ │ │ │ pop {r0, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf18038b2 │ │ │ │ subs r7, #252 @ 0xfc │ │ │ │ - @ instruction: 0xf63b3806 │ │ │ │ - cmp r3, #93 @ 0x5d │ │ │ │ - subs r7, #238 @ 0xee │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ - adds r6, r2, #7 │ │ │ │ - movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (6ca4c ) │ │ │ │ - subs r7, #244 @ 0xf4 │ │ │ │ + add r6, pc, #44 @ (adr r6, 71bb0 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #248 @ 0xf8 │ │ │ │ + adds r6, r2, #7 │ │ │ │ + movs r5, #9 │ │ │ │ + ldr r4, [pc, #972] @ (71f6c ) │ │ │ │ + subs r7, #244 @ 0xf4 │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 6c9d8 ) │ │ │ │ - bhi.n 6c5b2 │ │ │ │ + add r3, pc, #836 @ (adr r3, 71ee8 ) │ │ │ │ + bhi.n 71ac2 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - add r6, pc, #44 @ (adr r6, 6c6d0 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 71be0 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldr r6, [r7, #84] @ 0x54 │ │ │ │ - b.n 6cda0 │ │ │ │ + b.n 722b0 │ │ │ │ @ instruction: 0xf6213fff │ │ │ │ - bhi.n 6c6dc │ │ │ │ - add.w pc, sp, #6619237 @ 0x650065 │ │ │ │ - subs r7, #185 @ 0xb9 │ │ │ │ - subs r5, r3, #7 │ │ │ │ - strb r3, [r5, #22] │ │ │ │ - ldrh r2, [r3, #60] @ 0x3c │ │ │ │ - subs r7, #229 @ 0xe5 │ │ │ │ - strh r5, [r4, #54] @ 0x36 │ │ │ │ - lsls r6, r6, #19 │ │ │ │ - movs r1, #33 @ 0x21 │ │ │ │ - subs r7, #254 @ 0xfe │ │ │ │ - vldr d10, [pc, #-124] @ 6c650 │ │ │ │ + vnmls.f64 d7, d4, d11 │ │ │ │ + vldr d4, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d9, d2, d7 │ │ │ │ + vsub.f64 d2, d2, d7 │ │ │ │ + vldr d7, [sp, #536] @ 0x218 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vadd.f64 d6, d4, d5 │ │ │ │ + vldr d5, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d4, d7, d6 │ │ │ │ + vadd.f64 d3, d5, d8 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vldr d7, [sp, #312] @ 0x138 │ │ │ │ + str r1, [sp, #120] @ 0x78 │ │ │ │ + add r1, sl │ │ │ │ + vldr d0, [sp, #472] @ 0x1d8 │ │ │ │ + str r4, [sp, #336] @ 0x150 │ │ │ │ + add r4, sl │ │ │ │ + vldr d8, [sp, #696] @ 0x2b8 │ │ │ │ + vadd.f64 d7, d7, d8 │ │ │ │ + vldr d8, [sp, #640] @ 0x280 │ │ │ │ + vmul.f64 d5, d7, d15 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ vnmls.f64 d5, d3, d14 │ │ │ │ - vadd.f64 d3, d1, d8 │ │ │ │ - vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d1, [sp, #560] @ 0x230 │ │ │ │ - vadd.f64 d1, d8, d1 │ │ │ │ + vmla.f64 d7, d3, d15 │ │ │ │ + vldr d3, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d3, d3, d8 │ │ │ │ + vldr d8, [sp, #400] @ 0x190 │ │ │ │ + vadd.f64 d1, d8, d0 │ │ │ │ + vldr d0, [pc, #-204] @ 71b60 │ │ │ │ vadd.f64 d8, d3, d1 │ │ │ │ + vmul.f64 d0, d4, d0 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vadd.f64 d1, d9, d5 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ - vnmls.f64 d0, d8, d10 │ │ │ │ + vnmls.f64 d0, d8, d13 │ │ │ │ + vldr d13, [pc, #-240] @ 71b58 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vldr d0, [pc, #-152] @ 6c668 │ │ │ │ - vstr d10, [r7] │ │ │ │ - vmul.f64 d0, d6, d0 │ │ │ │ - vldr d10, [pc, #-172] @ 6c660 │ │ │ │ - adds r7, r6, r2 │ │ │ │ - movs r2, #152 @ 0x98 │ │ │ │ - vmla.f64 d0, d3, d10 │ │ │ │ - vstr d1, [r7] │ │ │ │ + vmul.f64 d0, d6, d13 │ │ │ │ + vstr d10, [r1] │ │ │ │ + vldr d10, [pc, #-236] @ 71b70 │ │ │ │ + vstr d1, [r4] │ │ │ │ vadd.f64 d1, d2, d7 │ │ │ │ - movs r7, #216 @ 0xd8 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ + mov.w r4, #216 @ 0xd8 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ - str r2, [sp, #264] @ 0x108 │ │ │ │ - mul.w r7, r7, r9 │ │ │ │ - vldr d2, [sp, #288] @ 0x120 │ │ │ │ - str r7, [sp, #256] @ 0x100 │ │ │ │ - adds r7, r6, r7 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ + mul.w r4, r4, r0 │ │ │ │ + vmla.f64 d0, d3, d10 │ │ │ │ + str r4, [sp, #128] @ 0x80 │ │ │ │ + add r4, sl │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vstr d10, [r7] │ │ │ │ - add r7, r3 │ │ │ │ - vstr d1, [r7] │ │ │ │ - adds r7, r6, r2 │ │ │ │ - vldr d1, [pc, #-252] @ 6c650 │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ + vldr d0, [pc, #-296] @ 71b60 │ │ │ │ + vstr d10, [r4] │ │ │ │ + add r4, r3 │ │ │ │ + vldr d10, [pc, #-256] @ 71b90 │ │ │ │ + vstr d1, [r4] │ │ │ │ + mov.w r4, #152 @ 0x98 │ │ │ │ + vldr d1, [pc, #-308] @ 71b68 │ │ │ │ + mul.w r4, r4, r0 │ │ │ │ + str r4, [sp, #136] @ 0x88 │ │ │ │ + add r4, sl │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vldr d1, [pc, #-252] @ 6c658 │ │ │ │ - vmla.f64 d4, d8, d1 │ │ │ │ - vldr d8, [pc, #-252] @ 6c660 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ + vldr d0, [pc, #-280] @ 71b98 │ │ │ │ vsub.f64 d1, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [pc, #-260] @ 6c668 │ │ │ │ - vnmls.f64 d6, d3, d4 │ │ │ │ - vstr d1, [r7] │ │ │ │ - add r7, r3 │ │ │ │ - vldr d4, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d5, [r7] │ │ │ │ - mov.w r7, #344 @ 0x158 │ │ │ │ - mul.w r7, r7, r9 │ │ │ │ + vldr d4, [pc, #-332] @ 71b70 │ │ │ │ + vmul.f64 d6, d6, d4 │ │ │ │ + vstr d1, [r4] │ │ │ │ + add r4, r3 │ │ │ │ + vldr d1, [pc, #-340] @ 71b78 │ │ │ │ + vstr d5, [r4] │ │ │ │ + mov.w r4, #344 @ 0x158 │ │ │ │ + mul.w r4, r4, r0 │ │ │ │ + vnmls.f64 d6, d3, d13 │ │ │ │ + vldr d3, [sp, #168] @ 0xa8 │ │ │ │ + str r4, [sp, #144] @ 0x90 │ │ │ │ + add r4, sl │ │ │ │ + vadd.f64 d3, d2, d3 │ │ │ │ + vldr d2, [sp, #472] @ 0x1d8 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ - str r7, [sp, #272] @ 0x110 │ │ │ │ - adds r7, r6, r7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #296] @ 0x128 │ │ │ │ - vstr d5, [r7] │ │ │ │ - mul.w r7, r2, r9 │ │ │ │ - str r7, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d3, d2, d6 │ │ │ │ - adds r7, r6, r7 │ │ │ │ - vldr d6, [sp, #304] @ 0x130 │ │ │ │ - vldr d2, [sp, #560] @ 0x230 │ │ │ │ - vstr d7, [r7] │ │ │ │ - mov.w r7, #312 @ 0x138 │ │ │ │ - vldr d7, [sp, #312] @ 0x138 │ │ │ │ - mul.w r2, r7, r9 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vmla.f64 d7, d6, d13 │ │ │ │ - vldr d6, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d13, [pc, #-328] @ 6c688 │ │ │ │ - adds r7, r6, r2 │ │ │ │ + vldr d6, [sp, #184] @ 0xb8 │ │ │ │ + vstr d5, [r4] │ │ │ │ + mov.w r4, #88 @ 0x58 │ │ │ │ + vldr d5, [sp, #624] @ 0x270 │ │ │ │ + mul.w r4, r4, r0 │ │ │ │ + str r4, [sp, #152] @ 0x98 │ │ │ │ + add r4, sl │ │ │ │ + vstr d7, [r4] │ │ │ │ + vmul.f64 d7, d6, d11 │ │ │ │ + mov.w r4, #312 @ 0x138 │ │ │ │ + vldr d6, [sp, #176] @ 0xb0 │ │ │ │ + mul.w r4, r4, r0 │ │ │ │ + vldr d11, [pc, #-420] @ 71b80 │ │ │ │ + vmla.f64 d7, d6, d12 │ │ │ │ + vldr d12, [sp, #216] @ 0xd8 │ │ │ │ + vldr d6, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vldr d2, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d9, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vsub.f64 d7, d2, d4 │ │ │ │ + vsub.f64 d7, d12, d5 │ │ │ │ + vldr d12, [sp, #704] @ 0x2c0 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #384] @ 0x180 │ │ │ │ - vldr d4, [sp, #776] @ 0x308 │ │ │ │ - vldr d11, [sp, #768] @ 0x300 │ │ │ │ - vldr d1, [sp, #688] @ 0x2b0 │ │ │ │ - vsub.f64 d4, d6, d4 │ │ │ │ - vldr d6, [sp, #392] @ 0x188 │ │ │ │ - vldr d8, [sp, #568] @ 0x238 │ │ │ │ - vldr d10, [sp, #456] @ 0x1c8 │ │ │ │ - vsub.f64 d6, d6, d11 │ │ │ │ - vldr d11, [pc, #-420] @ 6c670 │ │ │ │ - str r2, [sp, #288] @ 0x120 │ │ │ │ - movs r2, #184 @ 0xb8 │ │ │ │ - vmul.f64 d5, d6, d11 │ │ │ │ - vmul.f64 d6, d6, d12 │ │ │ │ - vmla.f64 d6, d4, d11 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - str r2, [sp, #312] @ 0x138 │ │ │ │ - vnmls.f64 d5, d4, d12 │ │ │ │ - vldr d4, [sp, #320] @ 0x140 │ │ │ │ - vsub.f64 d4, d4, d1 │ │ │ │ - vsub.f64 d1, d8, d10 │ │ │ │ - vldr d10, [pc, #-456] @ 6c678 │ │ │ │ + vldr d6, [sp, #296] @ 0x128 │ │ │ │ + vsub.f64 d4, d6, d12 │ │ │ │ + vldr d6, [sp, #312] @ 0x138 │ │ │ │ + vmul.f64 d0, d2, d0 │ │ │ │ + vldr d12, [sp, #696] @ 0x2b8 │ │ │ │ + vsub.f64 d6, d6, d12 │ │ │ │ + vmov.f64 d12, d1 │ │ │ │ + vmul.f64 d5, d6, d1 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ + vnmls.f64 d5, d4, d11 │ │ │ │ + vmla.f64 d6, d4, d1 │ │ │ │ + vldr d4, [sp, #208] @ 0xd0 │ │ │ │ + str r4, [sp, #160] @ 0xa0 │ │ │ │ + add r4, sl │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + str r7, [sp, #208] @ 0xd0 │ │ │ │ + vldr d8, [sp, #640] @ 0x280 │ │ │ │ + vldr d13, [sp, #408] @ 0x198 │ │ │ │ + vsub.f64 d4, d4, d8 │ │ │ │ + vldr d8, [sp, #536] @ 0x218 │ │ │ │ + vsub.f64 d1, d8, d13 │ │ │ │ + vldr d13, [pc, #-532] @ 71b88 │ │ │ │ vadd.f64 d8, d4, d1 │ │ │ │ - vmul.f64 d0, d2, d10 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vadd.f64 d1, d9, d5 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ - vldr d9, [pc, #-480] @ 6c678 │ │ │ │ - vnmls.f64 d0, d8, d13 │ │ │ │ - vldr d13, [pc, #-480] @ 6c680 │ │ │ │ + vldr d9, [pc, #-544] @ 71b90 │ │ │ │ + vnmls.f64 d0, d8, d10 │ │ │ │ + vmul.f64 d2, d2, d9 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ vmul.f64 d0, d7, d13 │ │ │ │ - vstr d10, [r7] │ │ │ │ - movs r7, #56 @ 0x38 │ │ │ │ - vldr d10, [pc, #-484] @ 6c690 │ │ │ │ - mul.w r7, r7, r9 │ │ │ │ - vmla.f64 d0, d4, d10 │ │ │ │ - str r7, [sp, #296] @ 0x128 │ │ │ │ - adds r7, r6, r7 │ │ │ │ - vstr d1, [r7] │ │ │ │ + vstr d10, [r4] │ │ │ │ + add.w r4, sl, r7 │ │ │ │ + vldr d10, [pc, #-560] @ 71ba0 │ │ │ │ + vstr d1, [r4] │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ - movs r7, #248 @ 0xf8 │ │ │ │ + sub.w r4, r1, r0 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ vsub.f64 d6, d3, d6 │ │ │ │ - mul.w r7, r7, r9 │ │ │ │ + add.w r4, sl, r7 │ │ │ │ + str r7, [sp, #216] @ 0xd8 │ │ │ │ + mov.w r7, #376 @ 0x178 │ │ │ │ + vmla.f64 d0, d4, d10 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ - str r7, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - adds r7, r6, r7 │ │ │ │ - vldr d0, [sp, #896] @ 0x380 │ │ │ │ - vstr d10, [r7] │ │ │ │ - add r7, r3 │ │ │ │ - vldr d10, [pc, #-548] @ 6c688 │ │ │ │ - vstr d1, [r7] │ │ │ │ - adds r7, r6, r2 │ │ │ │ - vmul.f64 d2, d2, d10 │ │ │ │ - vmla.f64 d2, d8, d9 │ │ │ │ - vldr d8, [sp, #816] @ 0x330 │ │ │ │ + vldr d0, [pc, #-612] @ 71b98 │ │ │ │ + vmla.f64 d2, d8, d0 │ │ │ │ + vstr d10, [r4] │ │ │ │ + add r4, r3 │ │ │ │ + vldr d10, [sp, #776] @ 0x308 │ │ │ │ + vstr d1, [r4] │ │ │ │ + mov.w r4, #184 @ 0xb8 │ │ │ │ + vldr d8, [sp, #808] @ 0x328 │ │ │ │ + mul.w r4, r4, r0 │ │ │ │ + str r4, [sp, #24] │ │ │ │ + add r4, sl │ │ │ │ vsub.f64 d1, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - vmov.f64 d2, d13 │ │ │ │ - vstr d1, [r7] │ │ │ │ - add r7, r3 │ │ │ │ - vldr d1, [pc, #-580] @ 6c690 │ │ │ │ - vstr d5, [r7] │ │ │ │ - mov.w r7, #376 @ 0x178 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - mul.w r7, r7, r9 │ │ │ │ - str r7, [sp, #320] @ 0x140 │ │ │ │ + vldr d2, [pc, #-652] @ 71ba0 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ + vstr d1, [r4] │ │ │ │ + add r4, r3 │ │ │ │ + vldr d1, [sp, #888] @ 0x378 │ │ │ │ + vstr d5, [r4] │ │ │ │ + mul.w r4, r7, r0 │ │ │ │ vnmls.f64 d7, d4, d13 │ │ │ │ - adds r7, r6, r7 │ │ │ │ - vldr d13, [sp, #352] @ 0x160 │ │ │ │ - vldr d4, [sp, #840] @ 0x348 │ │ │ │ + vldr d4, [sp, #872] @ 0x368 │ │ │ │ + add.w r7, sl, r4 │ │ │ │ + add r4, r9 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vmul.f64 d7, d13, d12 │ │ │ │ - vldr d13, [sp, #992] @ 0x3e0 │ │ │ │ + vmul.f64 d7, d1, d11 │ │ │ │ + vnmls.f64 d7, d4, d12 │ │ │ │ vstr d5, [r7] │ │ │ │ - movs r7, #120 @ 0x78 │ │ │ │ - vnmls.f64 d7, d0, d11 │ │ │ │ - mul.w r7, r7, r9 │ │ │ │ - adds r2, r6, r7 │ │ │ │ - add r7, fp │ │ │ │ - vstr d6, [r2] │ │ │ │ - vadd.f64 d6, d8, d4 │ │ │ │ - add.w r2, fp, r3 │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ + add.w r7, sl, r5 │ │ │ │ + add r5, r9 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vadd.f64 d6, d10, d8 │ │ │ │ + add.w r7, r9, r3 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ - vldr d6, [sp, #400] @ 0x190 │ │ │ │ - vadd.f64 d6, d6, d15 │ │ │ │ - vstr d5, [sp, #384] @ 0x180 │ │ │ │ - vldr d5, [sp, #784] @ 0x310 │ │ │ │ - vadd.f64 d7, d13, d5 │ │ │ │ - vmul.f64 d5, d6, d2 │ │ │ │ - vmul.f64 d6, d6, d1 │ │ │ │ - vnmls.f64 d5, d7, d1 │ │ │ │ - vmla.f64 d6, d7, d2 │ │ │ │ - vstr d5, [sp, #368] @ 0x170 │ │ │ │ - vstr d6, [sp, #392] @ 0x188 │ │ │ │ - vldr d5, [sp, #784] @ 0x310 │ │ │ │ - vldr d6, [sp, #400] @ 0x190 │ │ │ │ - vsub.f64 d7, d13, d5 │ │ │ │ - vsub.f64 d15, d6, d15 │ │ │ │ - vldr d6, [sp, #352] @ 0x160 │ │ │ │ - vmul.f64 d5, d15, d10 │ │ │ │ - vmul.f64 d15, d15, d9 │ │ │ │ - vmla.f64 d15, d7, d10 │ │ │ │ - vldr d10, [sp, #952] @ 0x3b8 │ │ │ │ - vmov.f64 d13, d5 │ │ │ │ - vsub.f64 d5, d8, d4 │ │ │ │ - vnmls.f64 d13, d7, d9 │ │ │ │ - vmul.f64 d7, d6, d11 │ │ │ │ - vmla.f64 d7, d0, d12 │ │ │ │ - vldr d0, [sp, #936] @ 0x3a8 │ │ │ │ - vldr d6, [pc, #-768] @ 6c698 │ │ │ │ - vldr d9, [sp, #624] @ 0x270 │ │ │ │ - vstr d13, [sp, #400] @ 0x190 │ │ │ │ - vldr d13, [sp, #696] @ 0x2b8 │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ + vadd.f64 d3, d6, d7 │ │ │ │ + vldr d6, [sp, #320] @ 0x140 │ │ │ │ + vstr d5, [sp, #168] @ 0xa8 │ │ │ │ + vldr d5, [sp, #712] @ 0x2c8 │ │ │ │ + vadd.f64 d7, d6, d5 │ │ │ │ + vldr d5, [sp, #256] @ 0x100 │ │ │ │ + vldr d6, [sp, #728] @ 0x2d8 │ │ │ │ + vadd.f64 d6, d5, d6 │ │ │ │ + vmul.f64 d5, d6, d13 │ │ │ │ + vmul.f64 d6, d6, d2 │ │ │ │ + vnmls.f64 d5, d7, d2 │ │ │ │ + vmla.f64 d6, d7, d13 │ │ │ │ + vstr d5, [sp, #176] @ 0xb0 │ │ │ │ + vldr d5, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d6, [sp, #296] @ 0x128 │ │ │ │ + vldr d6, [sp, #320] @ 0x140 │ │ │ │ + vsub.f64 d7, d6, d5 │ │ │ │ + vldr d6, [sp, #256] @ 0x100 │ │ │ │ + vldr d5, [sp, #728] @ 0x2d8 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ + vmul.f64 d5, d6, d9 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ + vnmls.f64 d5, d7, d0 │ │ │ │ + vmla.f64 d6, d7, d9 │ │ │ │ + vmul.f64 d7, d1, d12 │ │ │ │ + vmla.f64 d7, d4, d11 │ │ │ │ + vstr d5, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d5, d10, d8 │ │ │ │ + vldr d4, [sp, #224] @ 0xe0 │ │ │ │ + vstr d6, [sp, #184] @ 0xb8 │ │ │ │ + vldr d6, [pc, #-844] @ 71ba8 │ │ │ │ + vldr d8, [sp, #656] @ 0x290 │ │ │ │ + vsub.f64 d12, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [pc, #-784] @ 6c6a0 │ │ │ │ - vsub.f64 d11, d0, d13 │ │ │ │ - vldr d13, [sp, #512] @ 0x200 │ │ │ │ - vmov.f64 d8, d7 │ │ │ │ - vstr d4, [sp, #352] @ 0x160 │ │ │ │ - vldr d4, [sp, #712] @ 0x2c8 │ │ │ │ - vmul.f64 d2, d13, d6 │ │ │ │ - vldr d13, [sp, #464] @ 0x1d0 │ │ │ │ - vadd.f64 d4, d10, d4 │ │ │ │ - vmla.f64 d2, d13, d7 │ │ │ │ - vldr d13, [sp, #576] @ 0x240 │ │ │ │ - vmul.f64 d7, d13, d7 │ │ │ │ - vmov.f64 d13, d6 │ │ │ │ - vnmls.f64 d7, d9, d6 │ │ │ │ - vldr d6, [sp, #696] @ 0x2b8 │ │ │ │ - vadd.f64 d0, d0, d6 │ │ │ │ + vldr d7, [pc, #-852] @ 71bb0 │ │ │ │ + vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vadd.f64 d4, d4, d8 │ │ │ │ + vldr d8, [sp, #352] @ 0x160 │ │ │ │ + vmov.f64 d10, d7 │ │ │ │ + vldr d13, [sp, #920] @ 0x398 │ │ │ │ + vldr d0, [sp, #1000] @ 0x3e8 │ │ │ │ + vmul.f64 d2, d8, d6 │ │ │ │ + vldr d8, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d11, d13, d0 │ │ │ │ + vadd.f64 d0, d13, d0 │ │ │ │ + vldr d13, [sp, #544] @ 0x220 │ │ │ │ + vmla.f64 d2, d8, d7 │ │ │ │ + vldr d8, [sp, #544] @ 0x220 │ │ │ │ + vmul.f64 d7, d8, d7 │ │ │ │ + vmov.f64 d8, d6 │ │ │ │ + vnmls.f64 d7, d1, d6 │ │ │ │ + vldr d6, [sp, #656] @ 0x290 │ │ │ │ vadd.f64 d1, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vadd.f64 d2, d4, d1 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #512] @ 0x200 │ │ │ │ + vldr d1, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d9, d11, d7 │ │ │ │ vadd.f64 d11, d11, d7 │ │ │ │ - vldr d7, [sp, #712] @ 0x2c8 │ │ │ │ - vmul.f64 d6, d1, d8 │ │ │ │ - vldr d1, [sp, #624] @ 0x270 │ │ │ │ - vsub.f64 d7, d10, d7 │ │ │ │ - vldr d10, [sp, #464] @ 0x1d0 │ │ │ │ - vmul.f64 d1, d1, d8 │ │ │ │ - vnmls.f64 d6, d10, d13 │ │ │ │ - vldr d10, [sp, #576] @ 0x240 │ │ │ │ - vmla.f64 d1, d10, d13 │ │ │ │ - vldr d10, [pc, #-904] @ 6c6a8 │ │ │ │ + vsub.f64 d7, d1, d6 │ │ │ │ + vldr d6, [sp, #352] @ 0x160 │ │ │ │ + vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ + vmul.f64 d6, d6, d10 │ │ │ │ + vnmls.f64 d6, d1, d8 │ │ │ │ + vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vmul.f64 d1, d1, d10 │ │ │ │ + vldr d10, [pc, #-972] @ 71bb8 │ │ │ │ + vmla.f64 d1, d13, d8 │ │ │ │ vadd.f64 d13, d6, d1 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vadd.f64 d8, d0, d13 │ │ │ │ vsub.f64 d13, d0, d13 │ │ │ │ - vldr d0, [pc, #-916] @ 6c6b0 │ │ │ │ + vldr d0, [pc, #956] @ 72358 │ │ │ │ vsub.f64 d1, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #368] @ 0x170 │ │ │ │ + vldr d6, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d0, d2, d0 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ vnmls.f64 d0, d8, d10 │ │ │ │ vsub.f64 d10, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vldr d0, [pc, #-936] @ 6c6c0 │ │ │ │ + vldr d0, [pc, #928] @ 72360 │ │ │ │ + vstr d10, [r7] │ │ │ │ vmul.f64 d0, d1, d0 │ │ │ │ - vstr d10, [r2] │ │ │ │ - vldr d10, [pc, #-956] @ 6c6b8 │ │ │ │ - vstr d6, [fp] │ │ │ │ - vsub.f64 d6, d5, d15 │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d5, d15, d5 │ │ │ │ + vldr d10, [pc, #924] @ 72368 │ │ │ │ + vstr d6, [r9] │ │ │ │ + ldr r7, [sp, #32] │ │ │ │ + vldr d6, [sp, #184] @ 0xb8 │ │ │ │ vnmls.f64 d0, d9, d10 │ │ │ │ - vldr d15, [pc, #-976] @ 6c6b8 │ │ │ │ - add r2, fp │ │ │ │ - vmul.f64 d1, d1, d15 │ │ │ │ + add r7, r9 │ │ │ │ + vsub.f64 d6, d5, d6 │ │ │ │ vsub.f64 d10, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vstr d10, [r2] │ │ │ │ - vstr d6, [r5] │ │ │ │ - vldr d6, [pc, #-996] @ 6c6c0 │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ + vstr d10, [r7] │ │ │ │ + ldr r7, [sp, #488] @ 0x1e8 │ │ │ │ + add r7, r9 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vldr d6, [sp, #184] @ 0xb8 │ │ │ │ + ldr r7, [sp, #360] @ 0x168 │ │ │ │ + vadd.f64 d5, d6, d5 │ │ │ │ + vldr d6, [pc, #868] @ 72368 │ │ │ │ + add r7, r9 │ │ │ │ + vmul.f64 d1, d1, d6 │ │ │ │ + vldr d6, [pc, #852] @ 72360 │ │ │ │ vmla.f64 d1, d9, d6 │ │ │ │ - add r5, fp │ │ │ │ vsub.f64 d6, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - vstr d6, [r5] │ │ │ │ - add r5, r3 │ │ │ │ - vldr d6, [sp, #368] @ 0x170 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vldr d5, [pc, #964] @ 6ce88 │ │ │ │ - vsub.f64 d3, d3, d6 │ │ │ │ - vldr d6, [pc, #964] @ 6ce90 │ │ │ │ - ldr r5, [sp, #0] │ │ │ │ + vldr d1, [sp, #176] @ 0xb0 │ │ │ │ + vstr d6, [r7] │ │ │ │ + add r7, r3 │ │ │ │ + vsub.f64 d3, d3, d1 │ │ │ │ + vldr d1, [sp, #168] @ 0xa8 │ │ │ │ + vstr d5, [r7] │ │ │ │ + vldr d5, [pc, #828] @ 72370 │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ vmul.f64 d2, d2, d5 │ │ │ │ - vldr d5, [pc, #960] @ 6ce98 │ │ │ │ - vmla.f64 d2, d8, d6 │ │ │ │ - add r5, fp │ │ │ │ - vldr d8, [sp, #384] @ 0x180 │ │ │ │ - vmov.f64 d15, d5 │ │ │ │ - vmul.f64 d5, d4, d5 │ │ │ │ + vldr d5, [pc, #796] @ 72358 │ │ │ │ + add r7, r9 │ │ │ │ + vmla.f64 d2, d8, d5 │ │ │ │ vsub.f64 d6, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vstr d6, [r5] │ │ │ │ - add r5, r3 │ │ │ │ - vstr d3, [r5] │ │ │ │ - vldr d3, [pc, #928] @ 6cea0 │ │ │ │ - vldr d0, [sp, #392] @ 0x188 │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ + vstr d6, [r7] │ │ │ │ + add r7, r3 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vldr d10, [sp, #296] @ 0x128 │ │ │ │ + vldr d3, [pc, #796] @ 72378 │ │ │ │ + vldr d0, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d6, d1, d10 │ │ │ │ + ldr r7, [sp, #744] @ 0x2e8 │ │ │ │ + vmul.f64 d5, d4, d3 │ │ │ │ + vmov.f64 d1, d3 │ │ │ │ + vldr d3, [pc, #780] @ 72380 │ │ │ │ + add r7, r9 │ │ │ │ vnmls.f64 d5, d13, d3 │ │ │ │ - vmov.f64 d9, d3 │ │ │ │ - vsub.f64 d6, d8, d0 │ │ │ │ - add r5, fp │ │ │ │ - vldr d10, [sp, #400] @ 0x190 │ │ │ │ - vmul.f64 d4, d4, d9 │ │ │ │ - vldr d9, [sp, #824] @ 0x338 │ │ │ │ - vmla.f64 d4, d13, d15 │ │ │ │ - vldr d13, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d15, [pc, #892] @ 6cea8 │ │ │ │ + vmov.f64 d2, d3 │ │ │ │ + vmul.f64 d4, d4, d2 │ │ │ │ + vldr d2, [sp, #856] @ 0x358 │ │ │ │ + vmla.f64 d4, d13, d1 │ │ │ │ + vldr d13, [sp, #792] @ 0x318 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #352] @ 0x160 │ │ │ │ - vstr d3, [r5] │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ - vldr d3, [pc, #880] @ 6ceb0 │ │ │ │ - add r5, fp │ │ │ │ - vmov.f64 d1, d3 │ │ │ │ - vstr d6, [r5] │ │ │ │ - vadd.f64 d6, d10, d5 │ │ │ │ - vldr d5, [pc, #868] @ 6ceb8 │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ - vmov.f64 d2, d5 │ │ │ │ - vmul.f64 d5, d7, d5 │ │ │ │ - add r5, fp │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sp, #976] @ 0x3d0 │ │ │ │ + vldr d1, [sp, #1008] @ 0x3f0 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vldr d3, [pc, #744] @ 72388 │ │ │ │ + ldr r7, [sp, #16] │ │ │ │ + vmul.f64 d5, d7, d3 │ │ │ │ + vmov.f64 d9, d3 │ │ │ │ + vldr d3, [pc, #736] @ 72390 │ │ │ │ + add r7, r9 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vadd.f64 d6, d0, d12 │ │ │ │ + ldr r7, [sp, #272] @ 0x110 │ │ │ │ vnmls.f64 d5, d11, d3 │ │ │ │ - vmla.f64 d7, d11, d2 │ │ │ │ - vldr d2, [sp, #888] @ 0x378 │ │ │ │ - vldr d11, [sp, #856] @ 0x358 │ │ │ │ + vmov.f64 d8, d3 │ │ │ │ + add r7, r9 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ + vldr d8, [pc, #772] @ 723d0 │ │ │ │ + vmla.f64 d7, d11, d9 │ │ │ │ + vldr d9, [sp, #824] @ 0x338 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #352] @ 0x160 │ │ │ │ - vstr d3, [r5] │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ - vldr d3, [sp, #752] @ 0x2f0 │ │ │ │ - add r5, fp │ │ │ │ - vstr d6, [r5] │ │ │ │ - vsub.f64 d6, d5, d10 │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ - vldr d10, [sp, #872] @ 0x368 │ │ │ │ - add r5, fp │ │ │ │ + vldr d11, [sp, #840] @ 0x348 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vmov.f64 d3, d0 │ │ │ │ + add.w r7, r9, r1 │ │ │ │ + vldr d0, [sp, #1016] @ 0x3f8 │ │ │ │ + vstr d6, [r7] │ │ │ │ + ldr r7, [sp, #368] @ 0x170 │ │ │ │ + vsub.f64 d6, d12, d3 │ │ │ │ + vldr d12, [sp, #168] @ 0xa8 │ │ │ │ + vldr d3, [sp, #952] @ 0x3b8 │ │ │ │ + add r7, r9 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d7, d8, d0 │ │ │ │ - vldr d0, [pc, #784] @ 6cec0 │ │ │ │ - vldr d8, [sp, #960] @ 0x3c0 │ │ │ │ - vstr d5, [r5] │ │ │ │ - add r5, r3 │ │ │ │ - vstr d6, [r5] │ │ │ │ + vmov.f64 d7, d10 │ │ │ │ + vldr d10, [pc, #692] @ 723c8 │ │ │ │ + vadd.f64 d7, d12, d7 │ │ │ │ + vstr d5, [r7] │ │ │ │ + add r7, r3 │ │ │ │ + vstr d6, [r7] │ │ │ │ + ldr r7, [sp, #760] @ 0x2f8 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - add r5, fp │ │ │ │ - vstr d6, [r5] │ │ │ │ - add r5, r3 │ │ │ │ - vadd.f64 d6, d9, d11 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vmul.f64 d7, d2, d0 │ │ │ │ - vnmls.f64 d7, d10, d14 │ │ │ │ + add r7, r9 │ │ │ │ + vstr d6, [r7] │ │ │ │ + add r7, r3 │ │ │ │ + vadd.f64 d6, d13, d9 │ │ │ │ + vstr d7, [r7] │ │ │ │ + vmul.f64 d7, d2, d15 │ │ │ │ + vnmls.f64 d7, d11, d14 │ │ │ │ + vsub.f64 d12, d6, d7 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d7, d8, d13 │ │ │ │ - vldr d13, [pc, #784] @ 6cf00 │ │ │ │ - vstr d6, [sp] │ │ │ │ - vadd.f64 d6, d1, d3 │ │ │ │ - vmul.f64 d5, d6, d13 │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ - vmla.f64 d6, d7, d13 │ │ │ │ - vldr d13, [sp, #744] @ 0x2e8 │ │ │ │ - vmov.f64 d3, d5 │ │ │ │ - vnmls.f64 d3, d7, d15 │ │ │ │ - vsub.f64 d7, d8, d13 │ │ │ │ - vstr d6, [sp, #48] @ 0x30 │ │ │ │ - vldr d6, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d8, [pc, #720] @ 6cef0 │ │ │ │ - vldr d15, [pc, #676] @ 6cec8 │ │ │ │ - vsub.f64 d6, d1, d6 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ + vadd.f64 d6, d3, d0 │ │ │ │ + vstr d12, [sp, #8] │ │ │ │ + vldr d12, [sp, #936] @ 0x3a8 │ │ │ │ vmul.f64 d5, d6, d8 │ │ │ │ - vldr d3, [pc, #692] @ 6cee8 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ - vmov.f64 d13, d5 │ │ │ │ + vmul.f64 d6, d6, d10 │ │ │ │ + vadd.f64 d7, d12, d1 │ │ │ │ vmla.f64 d6, d7, d8 │ │ │ │ - vsub.f64 d5, d9, d11 │ │ │ │ - vnmls.f64 d13, d7, d3 │ │ │ │ + vnmls.f64 d5, d7, d10 │ │ │ │ + vldr d8, [sp, #912] @ 0x390 │ │ │ │ + vsub.f64 d7, d12, d1 │ │ │ │ + vldr d1, [pc, #576] @ 723b8 │ │ │ │ + vstr d5, [sp, #16] │ │ │ │ + vstr d6, [sp, #224] @ 0xe0 │ │ │ │ + vsub.f64 d6, d3, d0 │ │ │ │ + vldr d3, [pc, #568] @ 723c0 │ │ │ │ + vmul.f64 d5, d6, d1 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ + vnmls.f64 d5, d7, d3 │ │ │ │ + vmov.f64 d12, d6 │ │ │ │ + vmla.f64 d12, d7, d1 │ │ │ │ + vmov.f64 d7, d9 │ │ │ │ + vldr d9, [sp, #608] @ 0x260 │ │ │ │ + vstr d5, [sp, #32] │ │ │ │ + vsub.f64 d5, d13, d7 │ │ │ │ vmul.f64 d7, d2, d14 │ │ │ │ - vmla.f64 d7, d10, d0 │ │ │ │ - vstr d13, [sp, #16] │ │ │ │ - vsub.f64 d9, d5, d7 │ │ │ │ - vstr d6, [sp, #24] │ │ │ │ - vldr d13, [pc, #624] @ 6ced0 │ │ │ │ + vldr d13, [pc, #484] @ 72398 │ │ │ │ + vadd.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d7, d11, d15 │ │ │ │ + vstr d12, [sp, #168] @ 0xa8 │ │ │ │ + vsub.f64 d12, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d10, [sp, #1008] @ 0x3f0 │ │ │ │ - vldr d11, [sp, #592] @ 0x250 │ │ │ │ - vstr d9, [sp, #32] │ │ │ │ - vldr d9, [sp, #480] @ 0x1e0 │ │ │ │ - vmul.f64 d3, d10, d15 │ │ │ │ - vmul.f64 d7, d11, d13 │ │ │ │ - vldr d8, [sp, #920] @ 0x398 │ │ │ │ - vldr d6, [sp, #656] @ 0x290 │ │ │ │ + vstr d12, [sp, #176] @ 0xb0 │ │ │ │ + vldr d6, [sp, #896] @ 0x380 │ │ │ │ + vldr d12, [pc, #460] @ 723a0 │ │ │ │ + vldr d10, [sp, #968] @ 0x3c8 │ │ │ │ + ldr r1, [sp, #248] @ 0xf8 │ │ │ │ + vldr d9, [sp, #432] @ 0x1b0 │ │ │ │ + vmul.f64 d3, d10, d12 │ │ │ │ + vldr d0, [sp, #984] @ 0x3d8 │ │ │ │ + add r1, r9 │ │ │ │ + ldr r7, [sp, #496] @ 0x1f0 │ │ │ │ vmla.f64 d3, d9, d13 │ │ │ │ - vldr d9, [sp, #544] @ 0x220 │ │ │ │ - vldr d0, [sp, #1016] @ 0x3f8 │ │ │ │ - vadd.f64 d2, d8, d6 │ │ │ │ - vldr d6, [sp, #904] @ 0x388 │ │ │ │ - vnmls.f64 d7, d9, d15 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ + vldr d9, [sp, #560] @ 0x230 │ │ │ │ vsub.f64 d1, d6, d0 │ │ │ │ vadd.f64 d0, d6, d0 │ │ │ │ - vldr d6, [sp, #656] @ 0x290 │ │ │ │ - add.w r5, fp, r2 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ + vldr d6, [sp, #608] @ 0x260 │ │ │ │ + add r7, r9 │ │ │ │ + vmul.f64 d7, d9, d13 │ │ │ │ + vldr d9, [sp, #520] @ 0x208 │ │ │ │ + vnmls.f64 d7, d9, d12 │ │ │ │ vadd.f64 d11, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vsub.f64 d9, d1, d7 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ - vsub.f64 d7, d8, d6 │ │ │ │ - vmul.f64 d6, d10, d13 │ │ │ │ - vldr d8, [sp, #480] @ 0x1e0 │ │ │ │ + vmov.f64 d7, d8 │ │ │ │ + vldr d8, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d3, d2, d11 │ │ │ │ vsub.f64 d11, d2, d11 │ │ │ │ - vnmls.f64 d6, d8, d15 │ │ │ │ - vldr d8, [sp, #544] @ 0x220 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vmul.f64 d6, d10, d13 │ │ │ │ + vnmls.f64 d6, d8, d12 │ │ │ │ + vldr d8, [sp, #520] @ 0x208 │ │ │ │ vmul.f64 d2, d8, d13 │ │ │ │ - vldr d8, [sp, #592] @ 0x250 │ │ │ │ - vmla.f64 d2, d8, d15 │ │ │ │ + vldr d8, [sp, #560] @ 0x230 │ │ │ │ + vmla.f64 d2, d8, d12 │ │ │ │ vadd.f64 d10, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vadd.f64 d8, d0, d10 │ │ │ │ vsub.f64 d10, d0, d10 │ │ │ │ - vldr d0, [pc, #532] @ 6cf10 │ │ │ │ + vldr d0, [pc, #388] @ 723e0 │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ + vstr d10, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d0, d3, d0 │ │ │ │ - vstr d10, [sp, #40] @ 0x28 │ │ │ │ - vldr d10, [pc, #500] @ 6cf08 │ │ │ │ + vldr d10, [pc, #372] @ 723e8 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vnmls.f64 d0, d8, d10 │ │ │ │ vsub.f64 d10, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vstr d10, [r5] │ │ │ │ - add.w r5, fp, r2 │ │ │ │ - vldr d10, [sp, #24] │ │ │ │ - ldr r2, [sp, #184] @ 0xb8 │ │ │ │ - vstr d6, [r5] │ │ │ │ - vsub.f64 d6, d5, d10 │ │ │ │ - vldr d10, [pc, #484] @ 6cf20 │ │ │ │ - add r2, fp │ │ │ │ + vstr d10, [r7] │ │ │ │ + vldr d10, [pc, #380] @ 72408 │ │ │ │ + vstr d6, [r1] │ │ │ │ + ldr r7, [sp, #80] @ 0x50 │ │ │ │ + vldr d6, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d0, d2, d10 │ │ │ │ - vldr d10, [pc, #464] @ 6cf18 │ │ │ │ + vldr d10, [pc, #336] @ 723f0 │ │ │ │ + add.w r1, r9, r7 │ │ │ │ + ldr r7, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d6, d5, d6 │ │ │ │ vnmls.f64 d0, d9, d10 │ │ │ │ vsub.f64 d10, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ + vldr d0, [sp, #224] @ 0xe0 │ │ │ │ vstr d10, [r1] │ │ │ │ - vadd.f64 d5, d0, d5 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vldr d6, [pc, #432] @ 6cf18 │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ + add.w r1, r9, r7 │ │ │ │ + ldr r7, [sp, #72] @ 0x48 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vldr d6, [sp, #168] @ 0xa8 │ │ │ │ + add.w r1, r9, r7 │ │ │ │ + vadd.f64 d5, d6, d5 │ │ │ │ + vldr d6, [pc, #280] @ 723f0 │ │ │ │ vmul.f64 d2, d2, d6 │ │ │ │ - vldr d6, [pc, #428] @ 6cf20 │ │ │ │ - add r2, fp │ │ │ │ + vldr d6, [pc, #296] @ 72408 │ │ │ │ vmla.f64 d2, d9, d6 │ │ │ │ vmov.f64 d10, d6 │ │ │ │ - vldr d9, [sp] │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ + vsub.f64 d4, d4, d9 │ │ │ │ + vldr d9, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d6, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - vstr d6, [r4] │ │ │ │ - add r4, r3 │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - vstr d5, [r4] │ │ │ │ - vsub.f64 d4, d4, d6 │ │ │ │ - vldr d6, [pc, #360] @ 6cf08 │ │ │ │ - vmul.f64 d3, d3, d6 │ │ │ │ - vldr d6, [pc, #360] @ 6cf10 │ │ │ │ - vmla.f64 d3, d8, d6 │ │ │ │ + vstr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vstr d5, [r1] │ │ │ │ + vldr d5, [pc, #224] @ 723e8 │ │ │ │ + ldr r1, [sp, #752] @ 0x2f0 │ │ │ │ + vmul.f64 d3, d3, d5 │ │ │ │ + vldr d5, [pc, #204] @ 723e0 │ │ │ │ + add r1, r9 │ │ │ │ + vmla.f64 d3, d8, d5 │ │ │ │ + vldr d8, [pc, #140] @ 723a8 │ │ │ │ vsub.f64 d6, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [pc, #384] @ 6cf38 │ │ │ │ - vstr d6, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vmul.f64 d5, d11, d3 │ │ │ │ - vsub.f64 d6, d9, d0 │ │ │ │ - vldr d9, [pc, #268] @ 6ced8 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vldr d8, [sp, #40] @ 0x28 │ │ │ │ - vldr d4, [pc, #336] @ 6cf28 │ │ │ │ - ldr r2, [sp, #104] @ 0x68 │ │ │ │ - ldr r1, [sp, #168] @ 0xa8 │ │ │ │ - vnmls.f64 d5, d8, d4 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ + vstr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vsub.f64 d6, d3, d0 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vldr d4, [pc, #188] @ 723f8 │ │ │ │ + ldr r1, [sp, #48] @ 0x30 │ │ │ │ + vmul.f64 d5, d11, d4 │ │ │ │ vmov.f64 d2, d4 │ │ │ │ - add r2, fp │ │ │ │ - vldr d8, [sp, #32] │ │ │ │ - vmul.f64 d11, d11, d2 │ │ │ │ - vldr d2, [sp, #1000] @ 0x3e8 │ │ │ │ - vsub.f64 d4, d6, d5 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vmul.f64 d5, d7, d9 │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ - add r2, fp │ │ │ │ - vstr d6, [r2] │ │ │ │ - vadd.f64 d6, d4, d8 │ │ │ │ - vldr d8, [pc, #204] @ 6cee0 │ │ │ │ - add.w r2, fp, r1 │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ - vnmls.f64 d5, d1, d8 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vmla.f64 d7, d1, d9 │ │ │ │ - vldr d1, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d4, d6, d5 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add.w r2, fp, r1 │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ - vstr d6, [r2] │ │ │ │ - vldr d6, [sp, #32] │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d5, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vstr d5, [r0] │ │ │ │ - add r0, r3 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vldr d6, [sp] │ │ │ │ - ldr r0, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d7, d6, d0 │ │ │ │ - vldr d6, [sp, #40] @ 0x28 │ │ │ │ - add.w r2, fp, r0 │ │ │ │ - vldr d0, [pc, #72] @ 6cec0 │ │ │ │ - vmla.f64 d11, d6, d3 │ │ │ │ - vsub.f64 d6, d7, d11 │ │ │ │ - b.n 6cf70 │ │ │ │ + vldr d4, [pc, #184] @ 72400 │ │ │ │ + add r1, r9 │ │ │ │ + vnmls.f64 d5, d9, d4 │ │ │ │ + vmov.f64 d3, d4 │ │ │ │ + b.n 72438 │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ - ldr r6, [r7, #84] @ 0x54 │ │ │ │ - b.n 6d580 │ │ │ │ - @ instruction: 0xf6213fff │ │ │ │ - bhi.n 6cebc │ │ │ │ + bhi.n 72384 │ │ │ │ add.w pc, sp, #6619237 @ 0x650065 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ + strh r5, [r4, #54] @ 0x36 │ │ │ │ + lsls r6, r6, #19 │ │ │ │ + movs r1, #33 @ 0x21 │ │ │ │ + subs r7, #254 @ 0xfe │ │ │ │ + subs r5, r3, #7 │ │ │ │ + strb r3, [r5, #22] │ │ │ │ + ldrh r2, [r3, #60] @ 0x3c │ │ │ │ + subs r7, #229 @ 0xe5 │ │ │ │ + ldr r6, [r7, #84] @ 0x54 │ │ │ │ + b.n 72a68 │ │ │ │ + @ instruction: 0xf6213fff │ │ │ │ add r7, sp, #700 @ 0x2bc │ │ │ │ movs r2, #106 @ 0x6a │ │ │ │ push {r0, r1, r2, r3, r4, r6, r7, lr} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ stc 4, cr3, [r0], #560 @ 0x230 │ │ │ │ ldrb r1, [r5, #21] │ │ │ │ subs r7, #245 @ 0xf5 │ │ │ │ - cmp r5, #218 @ 0xda │ │ │ │ - ldrsb r6, [r0, r3] │ │ │ │ - ldr r7, [sp, #260] @ 0x104 │ │ │ │ - subs r7, #254 @ 0xfe │ │ │ │ - stmia r7!, {r0, r1, r4, r5, r6} │ │ │ │ - blx ffca99a8 │ │ │ │ - subs r7, #252 @ 0xfc │ │ │ │ ldrb r0, [r0, r3] │ │ │ │ lsrs r1, r4, #7 │ │ │ │ ldrb r0, [r2, r4] │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ + stmia r7!, {r0, r1, r4, r5, r6} │ │ │ │ + blx ffcaee88 │ │ │ │ + subs r7, #252 @ 0xfc │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ - subs r7, #241 @ 0xf1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 6d158 ) │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + add r1, pc, #652 @ (adr r1, 72630 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - ldr r0, [r1, #12] │ │ │ │ - subs r1, #174 @ 0xae │ │ │ │ - stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - @ instruction: 0xffee9922 │ │ │ │ - strb r7, [r0, #14] │ │ │ │ - subs r7, #240 @ 0xf0 │ │ │ │ ldr r6, [r7, #96] @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ strb r3, [r0, #10] │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ - @ instruction: 0xf63b3806 │ │ │ │ - cmp r3, #93 @ 0x5d │ │ │ │ - subs r7, #238 @ 0xee │ │ │ │ + @ instruction: 0xffee9922 │ │ │ │ + strb r7, [r0, #14] │ │ │ │ + subs r7, #240 @ 0xf0 │ │ │ │ pop {r0, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf18038b2 │ │ │ │ subs r7, #252 @ 0xfc │ │ │ │ + @ instruction: 0xf63b3806 │ │ │ │ + cmp r3, #93 @ 0x5d │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - add r5, pc, #92 @ (adr r5, 6cf68 ) │ │ │ │ - ldrb r0, [r1, #28] │ │ │ │ - add r7, pc, #340 @ (adr r7, 6d064 ) │ │ │ │ - subs r7, #255 @ 0xff │ │ │ │ + adds r6, r2, #7 │ │ │ │ + movs r5, #9 │ │ │ │ + ldr r4, [pc, #972] @ (727ac ) │ │ │ │ + subs r7, #244 @ 0xf4 │ │ │ │ str r2, [r7, #16] │ │ │ │ ldr r6, [r1, #104] @ 0x68 │ │ │ │ ldmia r0!, {r4} │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ + add r5, pc, #92 @ (adr r5, 72448 ) │ │ │ │ + ldrb r0, [r1, #28] │ │ │ │ + add r7, pc, #340 @ (adr r7, 72544 ) │ │ │ │ + subs r7, #255 @ 0xff │ │ │ │ ldrsh r3, [r3, r4] │ │ │ │ ldrb r1, [r4, #12] │ │ │ │ adds r1, r7, r7 │ │ │ │ subs r7, #223 @ 0xdf │ │ │ │ - adds r0, #215 @ 0xd7 │ │ │ │ - @ instruction: 0xfb920a7e │ │ │ │ - subs r7, #255 @ 0xff │ │ │ │ - strb r5, [r6, #0] │ │ │ │ - stc2l 15, cr0, [r1], #988 @ 0x3dc │ │ │ │ - subs r7, #243 @ 0xf3 │ │ │ │ - adds r6, r2, #7 │ │ │ │ - movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (6d304 ) │ │ │ │ - subs r7, #244 @ 0xf4 │ │ │ │ strh r1, [r0, #58] @ 0x3a │ │ │ │ @ instruction: 0x47f3 │ │ │ │ - cbz r0, 6cfb8 │ │ │ │ + cbz r0, 72478 │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ + strb r5, [r6, #0] │ │ │ │ + stc2l 15, cr0, [r1], #988 @ 0x3dc │ │ │ │ + subs r7, #243 @ 0xf3 │ │ │ │ + adds r0, #215 @ 0xd7 │ │ │ │ + @ instruction: 0xfb920a7e │ │ │ │ + subs r7, #255 @ 0xff │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #248 @ 0xf8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ - movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 6d298 ) │ │ │ │ - bhi.n 6ce72 │ │ │ │ - subs r7, #255 @ 0xff │ │ │ │ - push {r2, r3, r5} │ │ │ │ - pop {r0, r3, r5} │ │ │ │ - asrs r6, r4, #30 │ │ │ │ - subs r7, #201 @ 0xc9 │ │ │ │ + add r6, pc, #44 @ (adr r6, 72450 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - add r6, pc, #44 @ (adr r6, 6cf98 ) │ │ │ │ - subs r4, #105 @ 0x69 │ │ │ │ - ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ + push {r2, r3, r5} │ │ │ │ + pop {r0, r3, r5} │ │ │ │ + asrs r6, r4, #30 │ │ │ │ + subs r7, #201 @ 0xc9 │ │ │ │ + vldr d9, [sp, #32] │ │ │ │ + vmul.f64 d11, d11, d3 │ │ │ │ + vsub.f64 d4, d6, d5 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #764] @ 0x2fc │ │ │ │ + add r1, r9 │ │ │ │ + vstr d6, [r1] │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ + vldr d6, [sp, #176] @ 0xb0 │ │ │ │ + add r1, r9 │ │ │ │ + vadd.f64 d6, d9, d6 │ │ │ │ + vldr d9, [pc, #-180] @ 723b0 │ │ │ │ + vmul.f64 d5, d7, d9 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ + vnmls.f64 d5, d1, d8 │ │ │ │ + vmla.f64 d7, d1, d9 │ │ │ │ + vldr d1, [pc, #-192] @ 723b8 │ │ │ │ + vsub.f64 d4, d6, d5 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ + ldr r1, [sp, #288] @ 0x120 │ │ │ │ + add r1, r9 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vldr d6, [sp, #176] @ 0xb0 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ + vmov.f64 d4, d2 │ │ │ │ + vldr d2, [sp, #784] @ 0x310 │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vmov.f64 d7, d0 │ │ │ │ + vldr d0, [sp, #880] @ 0x370 │ │ │ │ + vstr d5, [r6] │ │ │ │ + add r6, r3 │ │ │ │ + vldr d5, [sp, #264] @ 0x108 │ │ │ │ + vstr d6, [r6] │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vldr d6, [sp, #184] @ 0xb8 │ │ │ │ + add.w r1, r9, r6 │ │ │ │ + vmla.f64 d11, d6, d4 │ │ │ │ + vldr d4, [sp, #720] @ 0x2d0 │ │ │ │ + vsub.f64 d6, d7, d11 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ - vldr d11, [sp, #848] @ 0x350 │ │ │ │ - vstr d6, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vsub.f64 d6, d4, d11 │ │ │ │ - vldr d4, [pc, #-156] @ 6cee8 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vldr d7, [sp, #360] @ 0x168 │ │ │ │ + vldr d11, [sp, #816] @ 0x330 │ │ │ │ + vstr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + vsub.f64 d6, d2, d11 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vldr d7, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vnmls.f64 d7, d1, d0 │ │ │ │ - vldr d1, [sp, #792] @ 0x318 │ │ │ │ + vnmls.f64 d7, d0, d15 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #408] @ 0x198 │ │ │ │ - vadd.f64 d7, d7, d1 │ │ │ │ - vstr d6, [sp, #16] │ │ │ │ - vldr d6, [sp, #800] @ 0x320 │ │ │ │ + vldr d7, [sp, #328] @ 0x148 │ │ │ │ + vstr d6, [sp, #32] │ │ │ │ + vldr d6, [sp, #736] @ 0x2e0 │ │ │ │ + vadd.f64 d6, d7, d6 │ │ │ │ + vadd.f64 d7, d5, d4 │ │ │ │ + vldr d4, [pc, #-348] @ 723c0 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ - vadd.f64 d6, d2, d6 │ │ │ │ - vmov.f64 d1, d5 │ │ │ │ - vldr d5, [pc, #-208] @ 6cef0 │ │ │ │ - vmul.f64 d7, d7, d5 │ │ │ │ - vnmls.f64 d1, d6, d5 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - vldr d5, [sp, #800] @ 0x320 │ │ │ │ - vsub.f64 d6, d2, d5 │ │ │ │ - vldr d5, [pc, #-224] @ 6cef8 │ │ │ │ - vstr d1, [sp] │ │ │ │ - vmov.f64 d2, d5 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ - vldr d7, [sp, #408] @ 0x198 │ │ │ │ - vldr d4, [sp, #792] @ 0x318 │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ - ldr r5, [sp, #224] @ 0xe0 │ │ │ │ + vnmls.f64 d5, d6, d1 │ │ │ │ + vldr d6, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d1, [pc, #-364] @ 723c8 │ │ │ │ + vstr d5, [sp, #8] │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [sp, #328] @ 0x148 │ │ │ │ + vsub.f64 d6, d7, d6 │ │ │ │ + vldr d7, [sp, #264] @ 0x108 │ │ │ │ + ldr r7, [sp, #112] @ 0x70 │ │ │ │ + vldr d4, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r6, [sp, #768] @ 0x300 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [pc, #-248] @ 6cf00 │ │ │ │ - add.w r2, fp, r0 │ │ │ │ - ldr r0, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d5, d7, d5 │ │ │ │ + vldr d4, [pc, #-392] @ 723d0 │ │ │ │ + add.w r1, r9, r6 │ │ │ │ + vmul.f64 d5, d7, d1 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vmla.f64 d7, d6, d2 │ │ │ │ + vmla.f64 d7, d6, d1 │ │ │ │ vnmls.f64 d5, d6, d4 │ │ │ │ - vldr d4, [sp, #328] @ 0x148 │ │ │ │ - vldr d6, [sp, #720] @ 0x2d0 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ - vstr d5, [sp, #32] │ │ │ │ - vadd.f64 d5, d4, d11 │ │ │ │ - vldr d4, [sp, #360] @ 0x168 │ │ │ │ - vmul.f64 d7, d4, d0 │ │ │ │ - vldr d4, [sp, #344] @ 0x158 │ │ │ │ - vldr d0, [sp, #944] @ 0x3b0 │ │ │ │ - vmla.f64 d7, d4, d14 │ │ │ │ - vldr d14, [sp, #376] @ 0x178 │ │ │ │ - vldr d4, [sp, #704] @ 0x2c0 │ │ │ │ - vsub.f64 d6, d0, d6 │ │ │ │ - vadd.f64 d4, d14, d4 │ │ │ │ - vldr d14, [sp, #520] @ 0x208 │ │ │ │ - vmul.f64 d2, d14, d13 │ │ │ │ - vldr d14, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d4, [sp, #192] @ 0xc0 │ │ │ │ + vstr d7, [sp, #16] │ │ │ │ + vmul.f64 d7, d4, d15 │ │ │ │ + vldr d15, [sp, #648] @ 0x288 │ │ │ │ + vstr d5, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d5, d2, d11 │ │ │ │ + vmla.f64 d7, d0, d14 │ │ │ │ + vldr d14, [sp, #232] @ 0xe8 │ │ │ │ + vldr d0, [sp, #928] @ 0x3a0 │ │ │ │ + vadd.f64 d4, d14, d15 │ │ │ │ + vldr d14, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d15, [sp, #664] @ 0x298 │ │ │ │ vsub.f64 d11, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vmla.f64 d2, d14, d15 │ │ │ │ - vldr d14, [sp, #584] @ 0x248 │ │ │ │ - vmul.f64 d7, d14, d15 │ │ │ │ - vldr d14, [sp, #632] @ 0x278 │ │ │ │ - vnmls.f64 d7, d14, d13 │ │ │ │ + vmul.f64 d2, d14, d13 │ │ │ │ + vldr d14, [sp, #424] @ 0x1a8 │ │ │ │ + vsub.f64 d6, d0, d15 │ │ │ │ + vldr d15, [sp, #480] @ 0x1e0 │ │ │ │ + vmla.f64 d2, d14, d12 │ │ │ │ + vldr d14, [sp, #552] @ 0x228 │ │ │ │ + vmul.f64 d7, d14, d12 │ │ │ │ + vnmls.f64 d7, d15, d13 │ │ │ │ vadd.f64 d1, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vsub.f64 d14, d6, d7 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [sp, #720] @ 0x2d0 │ │ │ │ vadd.f64 d2, d4, d1 │ │ │ │ + vsub.f64 d15, d6, d7 │ │ │ │ + vadd.f64 d14, d6, d7 │ │ │ │ + vldr d6, [sp, #648] @ 0x288 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #472] @ 0x1d8 │ │ │ │ - vadd.f64 d0, d0, d6 │ │ │ │ - vstr d7, [sp, #40] @ 0x28 │ │ │ │ - vldr d6, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d7, [sp, #376] @ 0x178 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #520] @ 0x208 │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ + vldr d1, [sp, #232] @ 0xe8 │ │ │ │ + vldr d7, [sp, #664] @ 0x298 │ │ │ │ + vadd.f64 d0, d0, d7 │ │ │ │ + vsub.f64 d7, d1, d6 │ │ │ │ + vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ + vmul.f64 d6, d1, d12 │ │ │ │ + vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ vnmls.f64 d6, d1, d13 │ │ │ │ - vldr d1, [sp, #632] @ 0x278 │ │ │ │ - vmul.f64 d1, d1, d15 │ │ │ │ - vldr d15, [sp, #584] @ 0x248 │ │ │ │ - vmla.f64 d1, d15, d13 │ │ │ │ + vldr d1, [sp, #480] @ 0x1e0 │ │ │ │ + vmul.f64 d1, d1, d12 │ │ │ │ + vldr d12, [sp, #552] @ 0x228 │ │ │ │ + vmla.f64 d1, d12, d13 │ │ │ │ vadd.f64 d13, d6, d1 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ - vadd.f64 d15, d0, d13 │ │ │ │ + vadd.f64 d12, d0, d13 │ │ │ │ vsub.f64 d13, d0, d13 │ │ │ │ - vldr d0, [sp] │ │ │ │ + vldr d0, [pc, #-564] @ 723f0 │ │ │ │ vsub.f64 d1, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d6, d3, d0 │ │ │ │ - vldr d0, [pc, #-460] @ 6cf18 │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ vmul.f64 d0, d2, d0 │ │ │ │ - vnmls.f64 d0, d15, d10 │ │ │ │ + vadd.f64 d6, d3, d6 │ │ │ │ + vnmls.f64 d0, d12, d10 │ │ │ │ vsub.f64 d10, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vldr d0, [pc, #-496] @ 6cf08 │ │ │ │ - vmul.f64 d0, d1, d0 │ │ │ │ - vstr d10, [r2] │ │ │ │ - vldr d10, [pc, #-500] @ 6cf10 │ │ │ │ - add.w r2, fp, r0 │ │ │ │ - vnmls.f64 d0, d14, d10 │ │ │ │ + vstr d10, [r1] │ │ │ │ + vldr d10, [pc, #-612] @ 723e8 │ │ │ │ vstr d6, [r2] │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - add.w r2, fp, r5 │ │ │ │ - ldr r5, [sp, #232] @ 0xe8 │ │ │ │ + add.w r2, r9, r7 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ + ldr r1, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d0, d1, d10 │ │ │ │ + vldr d10, [pc, #-644] @ 723e0 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ + ldr r7, [sp, #304] @ 0x130 │ │ │ │ + vnmls.f64 d0, d15, d10 │ │ │ │ vsub.f64 d10, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vldr d0, [pc, #-544] @ 6cf08 │ │ │ │ + vldr d0, [pc, #-672] @ 723d8 │ │ │ │ vstr d10, [r2] │ │ │ │ - add.w r2, fp, r5 │ │ │ │ + add.w r2, r9, r7 │ │ │ │ vstr d6, [r2] │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - ldr r1, [sp, #208] @ 0xd0 │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ + add.w r2, r9, r1 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ vadd.f64 d5, d6, d5 │ │ │ │ - vldr d6, [pc, #-564] @ 6cf10 │ │ │ │ - add.w r2, fp, r1 │ │ │ │ - vldr d10, [sp, #32] │ │ │ │ - ldr r0, [sp, #136] @ 0x88 │ │ │ │ + vldr d6, [pc, #-692] @ 723e0 │ │ │ │ vmul.f64 d1, d1, d6 │ │ │ │ - vmla.f64 d1, d14, d0 │ │ │ │ - vldr d0, [pc, #-580] @ 6cf18 │ │ │ │ - vldr d14, [sp, #40] @ 0x28 │ │ │ │ + vldr d6, [pc, #-692] @ 723e8 │ │ │ │ + vmla.f64 d1, d15, d6 │ │ │ │ + vldr d15, [pc, #-668] @ 72408 │ │ │ │ + vmul.f64 d2, d2, d15 │ │ │ │ + vldr d15, [pc, #-700] @ 723f0 │ │ │ │ vsub.f64 d6, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ + vldr d1, [pc, #-696] @ 72400 │ │ │ │ + vmla.f64 d2, d12, d15 │ │ │ │ + vldr d15, [pc, #-712] @ 723f8 │ │ │ │ vstr d6, [r2] │ │ │ │ add r2, r3 │ │ │ │ - vldr d6, [sp] │ │ │ │ vstr d5, [r2] │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vldr d10, [sp, #32] │ │ │ │ + ldr r2, [sp, #772] @ 0x304 │ │ │ │ + vsub.f64 d3, d3, d5 │ │ │ │ vmul.f64 d5, d4, d8 │ │ │ │ - vsub.f64 d3, d3, d6 │ │ │ │ - vldr d6, [pc, #-612] @ 6cf20 │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ + vldr d12, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d13, d8 │ │ │ │ - vldr d8, [sp, #880] @ 0x370 │ │ │ │ - vmul.f64 d2, d2, d6 │ │ │ │ + ldr r6, [sp, #56] @ 0x38 │ │ │ │ + add r2, r9 │ │ │ │ + ldr r1, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d5, d13, d9 │ │ │ │ - vmla.f64 d2, d15, d0 │ │ │ │ - add r2, fp │ │ │ │ - vldr d15, [pc, #-636] @ 6cf28 │ │ │ │ - vldr d13, [sp, #760] @ 0x2f8 │ │ │ │ - vldr d9, [pc, #-636] @ 6cf30 │ │ │ │ vsub.f64 d6, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ + vmla.f64 d4, d13, d8 │ │ │ │ + vldr d8, [sp, #848] @ 0x350 │ │ │ │ + vldr d13, [sp, #944] @ 0x3b0 │ │ │ │ vstr d6, [r2] │ │ │ │ - vsub.f64 d6, d2, d1 │ │ │ │ + vsub.f64 d6, d10, d12 │ │ │ │ add r2, r3 │ │ │ │ + vldr d9, [pc, #-772] @ 72410 │ │ │ │ vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vmul.f64 d5, d7, d15 │ │ │ │ - add r2, fp │ │ │ │ + vmul.f64 d5, d7, d1 │ │ │ │ + vmul.f64 d7, d7, d15 │ │ │ │ + add r2, r9 │ │ │ │ vstr d3, [r2] │ │ │ │ - add.w r2, fp, r4 │ │ │ │ - vldr d3, [pc, #-684] @ 6cf38 │ │ │ │ + vnmls.f64 d5, d14, d15 │ │ │ │ + vmla.f64 d7, d14, d1 │ │ │ │ + vadd.f64 d14, d10, d12 │ │ │ │ + vldr d12, [pc, #-808] @ 72418 │ │ │ │ + ldr.w r2, [sp, #1024] @ 0x400 │ │ │ │ + vldr d10, [sp, #864] @ 0x360 │ │ │ │ + vldr d1, [sp, #800] @ 0x320 │ │ │ │ + add r2, r9 │ │ │ │ vstr d6, [r2] │ │ │ │ - vadd.f64 d6, d10, d11 │ │ │ │ - vnmls.f64 d5, d14, d3 │ │ │ │ - vmov.f64 d0, d3 │ │ │ │ - ldr r2, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d11, d11, d10 │ │ │ │ - vldr d10, [pc, #-700] @ 6cf40 │ │ │ │ - add r2, fp │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vldr d0, [sp, #832] @ 0x340 │ │ │ │ - vmla.f64 d7, d14, d15 │ │ │ │ - vadd.f64 d14, d2, d1 │ │ │ │ - vldr d15, [sp, #968] @ 0x3c8 │ │ │ │ + vadd.f64 d6, d2, d11 │ │ │ │ + vsub.f64 d11, d11, d2 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ + vldr d2, [sp, #960] @ 0x3c0 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ + add r2, r9 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vldr d5, [sp, #680] @ 0x2a8 │ │ │ │ vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #200] @ 0xc8 │ │ │ │ - vldr d3, [sp, #864] @ 0x360 │ │ │ │ - add r2, fp │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ + add r2, r9 │ │ │ │ vstr d6, [r2] │ │ │ │ vsub.f64 d6, d11, d7 │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d11, d11, d7 │ │ │ │ + add.w r2, r9, r1 │ │ │ │ vsub.f64 d7, d14, d4 │ │ │ │ vadd.f64 d14, d14, d4 │ │ │ │ - add r2, fp │ │ │ │ + vldr d4, [sp, #832] @ 0x340 │ │ │ │ vstr d6, [r2] │ │ │ │ add r2, r3 │ │ │ │ + vadd.f64 d6, d2, d5 │ │ │ │ vstr d11, [r2] │ │ │ │ - add.w r2, fp, r0 │ │ │ │ - vldr d11, [pc, #-776] @ 6cf48 │ │ │ │ + add.w r2, r9, r6 │ │ │ │ + vldr d11, [pc, #-904] @ 72420 │ │ │ │ vstr d7, [r2] │ │ │ │ + vmul.f64 d7, d10, d12 │ │ │ │ add r2, r3 │ │ │ │ - vldr d7, [sp, #336] @ 0x150 │ │ │ │ vstr d14, [r2] │ │ │ │ - add.w r2, sp, #1032 @ 0x408 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vldr d1, [sp, #984] @ 0x3d8 │ │ │ │ - vsub.f64 d14, d0, d3 │ │ │ │ - ldr r0, [sp, #320] @ 0x140 │ │ │ │ - vldr d2, [r2] │ │ │ │ - add.w r2, sp, #1024 @ 0x400 │ │ │ │ - ldr r1, [sp, #304] @ 0x130 │ │ │ │ - vnmls.f64 d7, d8, d12 │ │ │ │ - vadd.f64 d6, d1, d2 │ │ │ │ - vmul.f64 d5, d6, d9 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ - vadd.f64 d4, d14, d7 │ │ │ │ + vsub.f64 d14, d1, d4 │ │ │ │ + vmul.f64 d5, d6, d0 │ │ │ │ + vmul.f64 d6, d6, d9 │ │ │ │ + vnmls.f64 d7, d8, d11 │ │ │ │ + vmov.f64 d15, d5 │ │ │ │ + vadd.f64 d3, d14, d7 │ │ │ │ vsub.f64 d14, d14, d7 │ │ │ │ - vsub.f64 d7, d15, d13 │ │ │ │ - vmov.f64 d13, d5 │ │ │ │ - vmla.f64 d6, d7, d9 │ │ │ │ - vldr d9, [sp, #760] @ 0x2f8 │ │ │ │ - vnmls.f64 d13, d7, d10 │ │ │ │ - vldr d10, [sp, #928] @ 0x3a0 │ │ │ │ - vadd.f64 d7, d15, d9 │ │ │ │ - vsub.f64 d15, d1, d2 │ │ │ │ - vldr d1, [pc, #-872] @ 6cf50 │ │ │ │ - vldr d2, [pc, #-868] @ 6cf58 │ │ │ │ - vmul.f64 d5, d15, d1 │ │ │ │ - vmul.f64 d15, d15, d2 │ │ │ │ - vstr d6, [sp, #8] │ │ │ │ - vmla.f64 d15, d7, d1 │ │ │ │ + vldr d7, [sp, #688] @ 0x2b0 │ │ │ │ + vsub.f64 d7, d13, d7 │ │ │ │ + vnmls.f64 d15, d7, d9 │ │ │ │ + vmov.f64 d9, d6 │ │ │ │ + vldr d6, [pc, #-960] @ 72428 │ │ │ │ + vmla.f64 d9, d7, d0 │ │ │ │ + vmov.f64 d7, d13 │ │ │ │ + vldr d13, [pc, #-964] @ 72430 │ │ │ │ + vstr d15, [sp] │ │ │ │ + vldr d15, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d9, [sp, #8] │ │ │ │ + vldr d5, [sp, #680] @ 0x2a8 │ │ │ │ + vadd.f64 d7, d7, d15 │ │ │ │ + ldr r1, [sp, #120] @ 0x78 │ │ │ │ + vldr d0, [sp, #992] @ 0x3e0 │ │ │ │ + vsub.f64 d15, d2, d5 │ │ │ │ + vldr d2, [pc, #620] @ 72a80 │ │ │ │ + add.w r2, r9, r1 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + vmul.f64 d5, d15, d2 │ │ │ │ + vmul.f64 d15, d15, d13 │ │ │ │ + vnmls.f64 d5, d7, d13 │ │ │ │ + vmla.f64 d15, d7, d2 │ │ │ │ + vldr d2, [sp, #440] @ 0x1b8 │ │ │ │ + vmov.f64 d7, d1 │ │ │ │ + vldr d1, [sp, #528] @ 0x210 │ │ │ │ + vldr d13, [sp, #904] @ 0x388 │ │ │ │ + vstr d5, [sp, #16] │ │ │ │ + vadd.f64 d5, d7, d4 │ │ │ │ + vmul.f64 d7, d10, d11 │ │ │ │ + vldr d4, [sp, #600] @ 0x258 │ │ │ │ + vldr d10, [pc, #568] @ 72a88 │ │ │ │ + vmla.f64 d7, d8, d12 │ │ │ │ + vadd.f64 d12, d13, d0 │ │ │ │ + vsub.f64 d0, d13, d0 │ │ │ │ + vldr d13, [sp, #392] @ 0x188 │ │ │ │ + vmov.f64 d8, d10 │ │ │ │ + vsub.f64 d11, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d4, d7, d4 │ │ │ │ + vldr d7, [sp, #392] @ 0x188 │ │ │ │ + vmul.f64 d7, d7, d10 │ │ │ │ + vmla.f64 d7, d2, d6 │ │ │ │ + vmul.f64 d2, d1, d10 │ │ │ │ + vldr d10, [sp, #976] @ 0x3d0 │ │ │ │ + vmla.f64 d2, d10, d6 │ │ │ │ + vsub.f64 d1, d7, d2 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ + vadd.f64 d2, d4, d1 │ │ │ │ + vadd.f64 d9, d12, d7 │ │ │ │ + vsub.f64 d4, d4, d1 │ │ │ │ vldr d1, [sp, #600] @ 0x258 │ │ │ │ - vstr d13, [sp] │ │ │ │ - vmov.f64 d9, d5 │ │ │ │ - vnmls.f64 d9, d7, d2 │ │ │ │ - vadd.f64 d7, d0, d3 │ │ │ │ - vldr d3, [sp, #336] @ 0x150 │ │ │ │ - vldr d2, [pc, #-904] @ 6cf60 │ │ │ │ - vldr d0, [r2] │ │ │ │ - vmul.f64 d6, d3, d12 │ │ │ │ - vldr d3, [sp, #440] @ 0x1b8 │ │ │ │ - vmla.f64 d6, d8, d11 │ │ │ │ - vldr d8, [pc, #-916] @ 6cf68 │ │ │ │ - vldr d11, [sp, #912] @ 0x390 │ │ │ │ - vldr d12, [sp, #648] @ 0x288 │ │ │ │ - vmul.f64 d5, d3, d8 │ │ │ │ - vldr d3, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d9, [sp, #16] │ │ │ │ - ldr r2, [sp, #240] @ 0xf0 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ - vldr d3, [sp, #552] @ 0x228 │ │ │ │ - add r2, fp │ │ │ │ - vsub.f64 d13, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vmul.f64 d3, d3, d8 │ │ │ │ - vadd.f64 d6, d10, d12 │ │ │ │ - vmla.f64 d3, d1, d2 │ │ │ │ - vadd.f64 d12, d11, d0 │ │ │ │ - vsub.f64 d0, d11, d0 │ │ │ │ - vmov.f64 d11, d10 │ │ │ │ - vldr d10, [sp, #648] @ 0x288 │ │ │ │ - vsub.f64 d1, d5, d3 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - vadd.f64 d9, d12, d5 │ │ │ │ - vsub.f64 d12, d12, d5 │ │ │ │ - vsub.f64 d5, d11, d10 │ │ │ │ - vldr d11, [sp, #440] @ 0x1b8 │ │ │ │ - vadd.f64 d3, d6, d1 │ │ │ │ + vsub.f64 d12, d12, d7 │ │ │ │ + vldr d7, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d7, d7, d1 │ │ │ │ + vmov.f64 d1, d6 │ │ │ │ + vmul.f64 d6, d13, d6 │ │ │ │ + vldr d13, [sp, #440] @ 0x1b8 │ │ │ │ + vnmls.f64 d6, d13, d8 │ │ │ │ + vldr d13, [sp, #528] @ 0x210 │ │ │ │ + vmul.f64 d1, d13, d1 │ │ │ │ + vnmls.f64 d1, d10, d8 │ │ │ │ + vldr d10, [pc, #448] @ 72a90 │ │ │ │ + vadd.f64 d13, d6, d1 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ - vldr d10, [pc, #444] @ 6d520 │ │ │ │ - vmul.f64 d1, d11, d2 │ │ │ │ - vldr d11, [sp, #488] @ 0x1e8 │ │ │ │ - vnmls.f64 d1, d11, d8 │ │ │ │ - vldr d11, [sp, #552] @ 0x228 │ │ │ │ - vmul.f64 d2, d11, d2 │ │ │ │ - vldr d11, [sp, #600] @ 0x258 │ │ │ │ - vnmls.f64 d2, d11, d8 │ │ │ │ - vadd.f64 d11, d1, d2 │ │ │ │ - vsub.f64 d1, d1, d2 │ │ │ │ - vadd.f64 d8, d0, d11 │ │ │ │ - vsub.f64 d11, d0, d11 │ │ │ │ - vldr d0, [pc, #404] @ 6d528 │ │ │ │ - vsub.f64 d2, d5, d1 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ - vldr d1, [sp] │ │ │ │ - vmul.f64 d0, d3, d0 │ │ │ │ - vadd.f64 d1, d4, d1 │ │ │ │ - vnmls.f64 d0, d8, d10 │ │ │ │ - vsub.f64 d10, d1, d0 │ │ │ │ - vadd.f64 d1, d1, d0 │ │ │ │ - vldr d0, [pc, #376] @ 6d530 │ │ │ │ + vadd.f64 d8, d0, d13 │ │ │ │ + vsub.f64 d13, d0, d13 │ │ │ │ + vldr d0, [pc, #436] @ 72a98 │ │ │ │ + vsub.f64 d1, d7, d6 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vldr d6, [sp] │ │ │ │ vmul.f64 d0, d2, d0 │ │ │ │ + vadd.f64 d6, d3, d6 │ │ │ │ + vnmls.f64 d0, d8, d10 │ │ │ │ + vsub.f64 d10, d6, d0 │ │ │ │ + vadd.f64 d6, d6, d0 │ │ │ │ + vldr d0, [pc, #408] @ 72aa0 │ │ │ │ vstr d10, [r2] │ │ │ │ - vldr d10, [pc, #372] @ 6d538 │ │ │ │ - ldr r2, [sp, #248] @ 0xf8 │ │ │ │ + vmul.f64 d0, d1, d0 │ │ │ │ + vldr d10, [pc, #404] @ 72aa8 │ │ │ │ + ldr r2, [sp, #336] @ 0x150 │ │ │ │ vnmls.f64 d0, d9, d10 │ │ │ │ - add r2, fp │ │ │ │ - vstr d1, [r2] │ │ │ │ - vsub.f64 d1, d7, d15 │ │ │ │ - add.w r2, fp, r0 │ │ │ │ - vadd.f64 d7, d15, d7 │ │ │ │ - vldr d15, [pc, #352] @ 6d540 │ │ │ │ - vsub.f64 d10, d1, d0 │ │ │ │ - vadd.f64 d1, d1, d0 │ │ │ │ - vldr d0, [pc, #324] @ 6d530 │ │ │ │ - vstr d10, [r2] │ │ │ │ - add.w r2, fp, r1 │ │ │ │ - vldr d10, [pc, #320] @ 6d538 │ │ │ │ - vstr d1, [r7] │ │ │ │ + add r2, r9 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vsub.f64 d6, d5, d15 │ │ │ │ + add.w r2, r9, r1 │ │ │ │ + vadd.f64 d5, d15, d5 │ │ │ │ + vldr d15, [sp] │ │ │ │ + vsub.f64 d10, d6, d0 │ │ │ │ + vadd.f64 d6, d6, d0 │ │ │ │ + vldr d0, [pc, #356] @ 72aa0 │ │ │ │ + vsub.f64 d3, d3, d15 │ │ │ │ + vstr d10, [r4] │ │ │ │ + vldr d10, [pc, #352] @ 72aa8 │ │ │ │ + vstr d6, [r5] │ │ │ │ + vmul.f64 d1, d1, d10 │ │ │ │ + vldr d10, [pc, #316] @ 72a90 │ │ │ │ + vmla.f64 d1, d9, d0 │ │ │ │ + vldr d0, [pc, #316] @ 72a98 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ - vldr d10, [pc, #284] @ 6d520 │ │ │ │ - vmla.f64 d2, d9, d0 │ │ │ │ - vldr d0, [pc, #284] @ 6d528 │ │ │ │ - vldr d9, [pc, #312] @ 6d548 │ │ │ │ - vmul.f64 d3, d3, d10 │ │ │ │ - vmla.f64 d3, d8, d0 │ │ │ │ - vsub.f64 d1, d7, d2 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vldr d2, [pc, #300] @ 6d550 │ │ │ │ - vstr d1, [r2] │ │ │ │ + vldr d9, [sp, #8] │ │ │ │ + vmla.f64 d2, d8, d0 │ │ │ │ + vldr d8, [pc, #324] @ 72ab0 │ │ │ │ + vldr d0, [pc, #328] @ 72ab8 │ │ │ │ + vsub.f64 d6, d5, d1 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vldr d1, [pc, #324] @ 72ac0 │ │ │ │ + vstr d6, [r2] │ │ │ │ add r2, r3 │ │ │ │ - vldr d1, [pc, #300] @ 6d558 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vldr d7, [sp] │ │ │ │ - ldr r2, [sp, #264] @ 0x108 │ │ │ │ - vldr d0, [sp, #8] │ │ │ │ - vsub.f64 d4, d4, d7 │ │ │ │ - add r2, fp │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ - ldr r7, [sp, #256] @ 0x100 │ │ │ │ - vsub.f64 d7, d4, d3 │ │ │ │ - vadd.f64 d4, d4, d3 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vsub.f64 d6, d3, d2 │ │ │ │ + vadd.f64 d3, d3, d2 │ │ │ │ + vldr d2, [pc, #316] @ 72ac8 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vmul.f64 d5, d4, d8 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ + vnmls.f64 d5, d13, d0 │ │ │ │ + vmla.f64 d4, d13, d8 │ │ │ │ + add r2, r9 │ │ │ │ + vstr d6, [r2] │ │ │ │ add r2, r3 │ │ │ │ - vsub.f64 d7, d14, d0 │ │ │ │ - vadd.f64 d14, d14, d0 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vmul.f64 d4, d6, d1 │ │ │ │ - ldr r2, [sp, #272] @ 0x110 │ │ │ │ - vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d11, d1 │ │ │ │ - add r2, fp │ │ │ │ - vnmls.f64 d4, d11, d2 │ │ │ │ - vsub.f64 d3, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vmul.f64 d4, d5, d9 │ │ │ │ - vmul.f64 d5, d5, d15 │ │ │ │ - vmla.f64 d5, d12, d9 │ │ │ │ + vsub.f64 d6, d14, d9 │ │ │ │ + vadd.f64 d14, d14, d9 │ │ │ │ vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #280] @ 0x118 │ │ │ │ - vnmls.f64 d4, d12, d15 │ │ │ │ - add r2, fp │ │ │ │ - vstr d7, [r2] │ │ │ │ - vadd.f64 d7, d8, d13 │ │ │ │ - ldr r2, [sp, #288] @ 0x120 │ │ │ │ - add r2, fp │ │ │ │ - vsub.f64 d3, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ + vsub.f64 d3, d6, d5 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + add r2, r9 │ │ │ │ + vmul.f64 d5, d7, d2 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #296] @ 0x128 │ │ │ │ - add r2, fp │ │ │ │ - vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d13, d8 │ │ │ │ - ldr r2, [sp, #312] @ 0x138 │ │ │ │ - add r2, fp │ │ │ │ - vsub.f64 d4, d7, d5 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vnmls.f64 d5, d12, d1 │ │ │ │ + vmla.f64 d7, d12, d2 │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ + vldr d10, [sp, #16] │ │ │ │ + ldr r4, [sp, #128] @ 0x80 │ │ │ │ + add r2, r9 │ │ │ │ + ldr r7, [sp, #208] @ 0xd0 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vadd.f64 d6, d10, d11 │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ + add r2, r9 │ │ │ │ + vsub.f64 d3, d6, d5 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vstr d3, [r2] │ │ │ │ + add.w r2, r9, r7 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vsub.f64 d6, d11, d10 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + add r2, r9 │ │ │ │ + vsub.f64 d7, d14, d4 │ │ │ │ + vadd.f64 d14, d14, d4 │ │ │ │ + vstr d5, [r2] │ │ │ │ add r2, r3 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d14, d6 │ │ │ │ - add.w r2, fp, r7 │ │ │ │ - vadd.f64 d14, d14, d6 │ │ │ │ + vstr d6, [r2] │ │ │ │ + add.w r2, r9, r4 │ │ │ │ vstr d7, [r2] │ │ │ │ add r2, r3 │ │ │ │ - ldr.w r3, [sp, #1044] @ 0x414 │ │ │ │ - add r6, r3 │ │ │ │ - add fp, r3 │ │ │ │ - ldr.w r3, [sp, #1048] @ 0x418 │ │ │ │ + ldr.w r3, [sp, #1028] @ 0x404 │ │ │ │ vstr d14, [r2] │ │ │ │ - add lr, r3 │ │ │ │ add sl, r3 │ │ │ │ - ldr.w r3, [sp, #1052] @ 0x41c │ │ │ │ - eor.w r9, r9, r3 │ │ │ │ + add r9, r3 │ │ │ │ + ldr.w r3, [sp, #1032] @ 0x408 │ │ │ │ + add fp, r3 │ │ │ │ + add lr, r3 │ │ │ │ + ldr.w r3, [sp, #1036] @ 0x40c │ │ │ │ + eor.w r0, r0, r3 │ │ │ │ eor.w ip, ip, r3 │ │ │ │ eor.w r8, r8, r3 │ │ │ │ - ldr.w r3, [sp, #1180] @ 0x49c │ │ │ │ + ldr.w r3, [sp, #1156] @ 0x484 │ │ │ │ subs r3, #1 │ │ │ │ - str.w r3, [sp, #1180] @ 0x49c │ │ │ │ - bne.w 6acb8 │ │ │ │ - addw sp, sp, #1068 @ 0x42c │ │ │ │ + str.w r3, [sp, #1156] @ 0x484 │ │ │ │ + bne.w 70170 │ │ │ │ + addw sp, sp, #1044 @ 0x414 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + movs r5, #38 @ 0x26 │ │ │ │ + add r3, pc, #836 @ (adr r3, 72dc8 ) │ │ │ │ + bhi.n 729a2 │ │ │ │ + subs r7, #255 @ 0xff │ │ │ │ + add r6, pc, #44 @ (adr r6, 72ab8 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ strh r5, [r4, #54] @ 0x36 │ │ │ │ lsls r6, r6, #19 │ │ │ │ movs r1, #33 @ 0x21 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ subs r5, r3, #7 │ │ │ │ strb r3, [r5, #22] │ │ │ │ ldrh r2, [r3, #60] @ 0x3c │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ ldr r6, [r7, #84] @ 0x54 │ │ │ │ - b.n 6dc28 │ │ │ │ + b.n 73198 │ │ │ │ @ instruction: 0xf6213fff │ │ │ │ - bhi.n 6d564 │ │ │ │ + bhi.n 72ad4 │ │ │ │ add.w pc, sp, #6619237 @ 0x650065 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ + stmia r7!, {r0, r1, r4, r5, r6} │ │ │ │ + blx ffcaf5a8 │ │ │ │ + subs r7, #252 @ 0xfc │ │ │ │ + ldrb r0, [r0, r3] │ │ │ │ + lsrs r1, r4, #7 │ │ │ │ + ldrb r0, [r2, r4] │ │ │ │ + subs r7, #235 @ 0xeb │ │ │ │ add r7, sp, #700 @ 0x2bc │ │ │ │ movs r2, #106 @ 0x6a │ │ │ │ push {r0, r1, r2, r3, r4, r6, r7, lr} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ stc 4, cr3, [r0], #560 @ 0x230 │ │ │ │ ldrb r1, [r5, #21] │ │ │ │ subs r7, #245 @ 0xf5 │ │ │ │ - ldrb r0, [r0, r3] │ │ │ │ - lsrs r1, r4, #7 │ │ │ │ - ldrb r0, [r2, r4] │ │ │ │ - subs r7, #235 @ 0xeb │ │ │ │ - stmia r7!, {r0, r1, r4, r5, r6} │ │ │ │ - blx ffcaa050 │ │ │ │ - subs r7, #252 @ 0xfc │ │ │ │ │ │ │ │ -0006d560 : │ │ │ │ - ldr r2, [pc, #8] @ (6d56c ) │ │ │ │ - ldr r1, [pc, #12] @ (6d570 ) │ │ │ │ +00072ad0 : │ │ │ │ + ldr r2, [pc, #8] @ (72adc ) │ │ │ │ + ldr r1, [pc, #12] @ (72ae0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - lsls r0, r6, #17 │ │ │ │ + subs r0, r0, #4 │ │ │ │ movs r3, r0 │ │ │ │ - bvs.n 6d532 │ │ │ │ + bvs.n 72b32 │ │ │ │ vaddl.u q8, d15, d0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov fp, r2 │ │ │ │ - ldr.w r5, [pc, #1032] @ 6d988 │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #124 @ 0x7c │ │ │ │ + sub sp, #140 @ 0x8c │ │ │ │ + ldr.w r5, [pc, #1032] @ 72f10 │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ + ldr r6, [sp, #252] @ 0xfc │ │ │ │ + ldr r3, [sp, #240] @ 0xf0 │ │ │ │ add r5, pc │ │ │ │ - ldr r6, [sp, #236] @ 0xec │ │ │ │ - str r3, [sp, #104] @ 0x68 │ │ │ │ - ldr r2, [sp, #232] @ 0xe8 │ │ │ │ + ldrd r2, r4, [sp, #244] @ 0xf4 │ │ │ │ cmp r6, #0 │ │ │ │ - ldrd r3, r4, [sp, #224] @ 0xe0 │ │ │ │ - ble.w 6d99a │ │ │ │ - ldr r6, [sp, #244] @ 0xf4 │ │ │ │ - vldr d13, [pc, #976] @ 6d970 │ │ │ │ - vldr d15, [pc, #980] @ 6d978 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - str r6, [sp, #108] @ 0x6c │ │ │ │ - ldr r6, [sp, #240] @ 0xf0 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - str r6, [sp, #112] @ 0x70 │ │ │ │ - ldr r6, [pc, #988] @ (6d98c ) │ │ │ │ + ble.w 72f74 │ │ │ │ + ldr r6, [sp, #260] @ 0x104 │ │ │ │ + vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ + vldr d13, [pc, #980] @ 72ef8 │ │ │ │ + vldr d15, [pc, #984] @ 72f00 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + str r6, [sp, #124] @ 0x7c │ │ │ │ + ldr r6, [sp, #256] @ 0x100 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + str r6, [sp, #128] @ 0x80 │ │ │ │ + ldr r6, [pc, #988] @ (72f14 ) │ │ │ │ ldr r5, [r5, r6] │ │ │ │ ldr r5, [r5, #0] │ │ │ │ - str r5, [sp, #116] @ 0x74 │ │ │ │ - mov.w r8, #40 @ 0x28 │ │ │ │ - ldr r6, [sp, #104] @ 0x68 │ │ │ │ + str r5, [sp, #132] @ 0x84 │ │ │ │ + mov.w ip, r2, lsl #2 │ │ │ │ + ldr r6, [sp, #120] @ 0x78 │ │ │ │ + mov.w r9, r4, lsl #2 │ │ │ │ + add.w lr, ip, r2 │ │ │ │ vldr d7, [fp] │ │ │ │ - mvn.w lr, #47 @ 0x2f │ │ │ │ - mov.w sl, #24 │ │ │ │ - mov.w r9, #56 @ 0x38 │ │ │ │ - mul.w r7, r8, r4 │ │ │ │ - mul.w ip, r8, r2 │ │ │ │ - add.w r5, fp, r7 │ │ │ │ - mul.w lr, lr, r4 │ │ │ │ - add r6, ip │ │ │ │ + sub.w ip, r2, ip │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + add.w r8, r9, r4 │ │ │ │ + sub.w r9, r4, r9 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + add.w r5, fp, lr │ │ │ │ + mov.w ip, ip, lsl #4 │ │ │ │ + add.w r7, r6, r8 │ │ │ │ + mov.w r6, r4, lsl #3 │ │ │ │ vldr d5, [r5] │ │ │ │ - add r5, r7 │ │ │ │ - vldr d6, [r6] │ │ │ │ - sub.w r6, r6, r2, lsl #3 │ │ │ │ - vldr d3, [r5] │ │ │ │ add r5, lr │ │ │ │ - vadd.f64 d6, d6, d6 │ │ │ │ + add.w sl, r2, r2, lsl #1 │ │ │ │ + vldr d3, [r5] │ │ │ │ + add r5, ip │ │ │ │ + vldr d6, [r7] │ │ │ │ + sub.w r7, r7, r6 │ │ │ │ + sub.w r6, r6, r4 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vsub.f64 d2, d7, d6 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r5] │ │ │ │ - add.w r5, r5, r4, lsl #4 │ │ │ │ + vadd.f64 d6, d6, d6 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ - vldr d7, [r5] │ │ │ │ - mla r5, sl, r4, r5 │ │ │ │ + vsub.f64 d2, d7, d6 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ vstr d5, [sp, #16] │ │ │ │ - vstr d3, [sp] │ │ │ │ - vadd.f64 d1, d6, d7 │ │ │ │ - vsub.f64 d0, d6, d7 │ │ │ │ - vldr d6, [r6] │ │ │ │ - add.w r6, r6, r2, lsl #4 │ │ │ │ + vstr d6, [sp, #24] │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, r5, r2, lsl #4 │ │ │ │ vstr d2, [sp, #8] │ │ │ │ - vldr d9, [r6] │ │ │ │ - mla r6, sl, r2, r6 │ │ │ │ - vstr d0, [sp, #48] @ 0x30 │ │ │ │ - mul.w sl, sl, r3 │ │ │ │ - vstr d1, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d0, d6, d9 │ │ │ │ - vadd.f64 d9, d6, d9 │ │ │ │ + vstr d3, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r5, sl, lsl #3 │ │ │ │ + add.w sl, r4, r4, lsl #1 │ │ │ │ + vadd.f64 d12, d6, d7 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, r7, r4, lsl #4 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r7, sl, lsl #3 │ │ │ │ + rsb sl, r2, r2, lsl #3 │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ + vsub.f64 d0, d6, d7 │ │ │ │ + vadd.f64 d1, d6, d7 │ │ │ │ vldr d6, [r5] │ │ │ │ - sub.w r5, r5, r4, lsl #6 │ │ │ │ - vldr d5, [r6] │ │ │ │ - sub.w r6, r6, r2, lsl #6 │ │ │ │ + sub.w r5, r5, r2, lsl #6 │ │ │ │ vldr d10, [r5] │ │ │ │ - mla r5, r9, r4, r5 │ │ │ │ - vldr d7, [r6] │ │ │ │ - mla r6, r9, r2, r6 │ │ │ │ - vadd.f64 d4, d6, d10 │ │ │ │ + add.w r5, r5, sl, lsl #3 │ │ │ │ + vstr d1, [sp, #40] @ 0x28 │ │ │ │ + vldr d5, [r5] │ │ │ │ + add r5, ip │ │ │ │ + vadd.f64 d9, d6, d10 │ │ │ │ vsub.f64 d10, d6, d10 │ │ │ │ - vldr d6, [r5] │ │ │ │ + vldr d6, [r7] │ │ │ │ + sub.w r7, r7, r4, lsl #6 │ │ │ │ + add.w r6, r7, r6, lsl #3 │ │ │ │ + vldr d7, [r7] │ │ │ │ + mov.w r7, r3, lsl #3 │ │ │ │ + vstr d9, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d9, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r5] │ │ │ │ add r5, lr │ │ │ │ - mvn.w lr, #47 @ 0x2f │ │ │ │ - vldr d3, [r6] │ │ │ │ + vsub.f64 d4, d5, d7 │ │ │ │ + vadd.f64 d11, d5, d7 │ │ │ │ + vldr d5, [r5] │ │ │ │ + sub.w r5, r5, r2, lsl #5 │ │ │ │ + vstr d4, [sp] │ │ │ │ + vldr d4, [r6] │ │ │ │ + add.w r6, r6, r9, lsl #4 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add r6, r8 │ │ │ │ + vldr d8, [r6] │ │ │ │ + sub.w r6, r6, r4, lsl #5 │ │ │ │ + vsub.f64 d1, d4, d7 │ │ │ │ + vadd.f64 d4, d4, d7 │ │ │ │ + vldr d7, [r5] │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d12, [r5] │ │ │ │ - add r5, r7 │ │ │ │ - mla r6, lr, r2, r6 │ │ │ │ - vstr d4, [sp, #56] @ 0x38 │ │ │ │ - mul.w lr, r8, r3 │ │ │ │ - mov.w r8, r3, lsl #3 │ │ │ │ - vldr d4, [r5] │ │ │ │ - sub.w r5, r5, r4, lsl #5 │ │ │ │ - vadd.f64 d11, d6, d12 │ │ │ │ - vsub.f64 d12, d6, d12 │ │ │ │ vldr d7, [r6] │ │ │ │ - add r6, ip │ │ │ │ - mov.w ip, r3, lsl #4 │ │ │ │ - movs r7, #72 @ 0x48 │ │ │ │ - vsub.f64 d1, d3, d7 │ │ │ │ - vadd.f64 d3, d3, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add.w r5, r0, lr │ │ │ │ - vldr d8, [r6] │ │ │ │ - sub.w r6, r6, r2, lsl #5 │ │ │ │ - add lr, r1 │ │ │ │ - vadd.f64 d6, d4, d7 │ │ │ │ - vsub.f64 d4, d4, d7 │ │ │ │ - vstr d6, [sp, #32] │ │ │ │ - vsub.f64 d14, d3, d4 │ │ │ │ - vldr d6, [r6] │ │ │ │ - vadd.f64 d7, d8, d6 │ │ │ │ - vsub.f64 d6, d6, d8 │ │ │ │ - vsub.f64 d8, d0, d5 │ │ │ │ - vadd.f64 d5, d0, d5 │ │ │ │ - vstr d14, [sp, #64] @ 0x40 │ │ │ │ - vadd.f64 d14, d3, d4 │ │ │ │ - vsub.f64 d3, d9, d10 │ │ │ │ - vadd.f64 d10, d9, d10 │ │ │ │ - vstr d5, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d5, d1, d6 │ │ │ │ - vadd.f64 d6, d1, d6 │ │ │ │ - vstr d3, [sp, #80] @ 0x50 │ │ │ │ - vstr d6, [sp, #88] @ 0x58 │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ - vldr d9, [sp, #56] @ 0x38 │ │ │ │ - vstr d10, [sp, #96] @ 0x60 │ │ │ │ - vsub.f64 d10, d11, d4 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ - vsub.f64 d6, d1, d9 │ │ │ │ - vadd.f64 d9, d1, d9 │ │ │ │ + add.w r6, r3, r3, lsl #2 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w r5, r0, r6 │ │ │ │ + add r6, r1 │ │ │ │ + vadd.f64 d3, d8, d7 │ │ │ │ + vsub.f64 d7, d7, d8 │ │ │ │ + vsub.f64 d8, d0, d6 │ │ │ │ + vstr d8, [sp, #72] @ 0x48 │ │ │ │ + vsub.f64 d8, d4, d5 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vstr d8, [sp, #80] @ 0x50 │ │ │ │ + vstr d4, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d4, d0, d6 │ │ │ │ + vsub.f64 d6, d1, d7 │ │ │ │ + vadd.f64 d7, d1, d7 │ │ │ │ + vstr d4, [sp, #96] @ 0x60 │ │ │ │ + vstr d7, [sp, #112] @ 0x70 │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ + vldr d5, [sp, #40] @ 0x28 │ │ │ │ + vldr d8, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d1, d7, d9 │ │ │ │ + vsub.f64 d9, d7, d9 │ │ │ │ + vsub.f64 d0, d5, d10 │ │ │ │ + vadd.f64 d10, d5, d10 │ │ │ │ + vsub.f64 d5, d11, d2 │ │ │ │ + vadd.f64 d11, d11, d2 │ │ │ │ + vsub.f64 d4, d12, d8 │ │ │ │ + vadd.f64 d12, d12, d8 │ │ │ │ + vldr d8, [sp, #24] │ │ │ │ + vstr d1, [sp, #32] │ │ │ │ + vldr d1, [sp] │ │ │ │ + vstr d0, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d7, d4, d5 │ │ │ │ + vstr d11, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d11, d12, d11 │ │ │ │ + vsub.f64 d1, d1, d3 │ │ │ │ + vmov.f64 d0, d1 │ │ │ │ vldr d1, [sp, #32] │ │ │ │ - vadd.f64 d3, d0, d2 │ │ │ │ - vsub.f64 d2, d0, d2 │ │ │ │ - vstr d10, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d4, d6, d10 │ │ │ │ - vadd.f64 d11, d11, d1 │ │ │ │ - vstr d9, [sp, #32] │ │ │ │ - vmov.f64 d10, d3 │ │ │ │ - vsub.f64 d3, d12, d7 │ │ │ │ - vadd.f64 d7, d12, d7 │ │ │ │ - vldr d12, [sp] │ │ │ │ - vadd.f64 d1, d4, d4 │ │ │ │ - vadd.f64 d9, d9, d11 │ │ │ │ - vstr d10, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d10, d10, d3 │ │ │ │ - vadd.f64 d0, d2, d7 │ │ │ │ - vsub.f64 d2, d2, d7 │ │ │ │ - vadd.f64 d1, d1, d12 │ │ │ │ - vldr d12, [sp, #24] │ │ │ │ - vstr d1, [r5] │ │ │ │ - vadd.f64 d1, d10, d10 │ │ │ │ - mul.w r5, r9, r3 │ │ │ │ - mul.w r9, r7, r3 │ │ │ │ - lsls r7, r3, #5 │ │ │ │ - adds r6, r1, r5 │ │ │ │ - add r5, r0 │ │ │ │ - vadd.f64 d1, d1, d12 │ │ │ │ - vldr d12, [sp, #8] │ │ │ │ - vstr d1, [r6] │ │ │ │ - vadd.f64 d1, d0, d0 │ │ │ │ - add.w r6, r1, ip │ │ │ │ - add ip, r0 │ │ │ │ - vadd.f64 d1, d1, d12 │ │ │ │ - vldr d12, [sp, #16] │ │ │ │ - vstr d1, [r6] │ │ │ │ - vadd.f64 d1, d9, d9 │ │ │ │ - add.w r6, r0, r8 │ │ │ │ - add r8, r1 │ │ │ │ - vadd.f64 d1, d1, d12 │ │ │ │ - vmul.f64 d12, d5, d13 │ │ │ │ - vmla.f64 d12, d8, d15 │ │ │ │ - vstr d1, [r0] │ │ │ │ - vmul.f64 d1, d5, d15 │ │ │ │ - vldr d5, [sp] │ │ │ │ + vstr d0, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d1, d1, d0 │ │ │ │ + vstr d1, [sp, #48] @ 0x30 │ │ │ │ + vldr d1, [sp] │ │ │ │ + vadd.f64 d3, d1, d3 │ │ │ │ + vldr d1, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d2, d9, d3 │ │ │ │ + vmov.f64 d0, d3 │ │ │ │ + vadd.f64 d3, d7, d7 │ │ │ │ + vldr d7, [sp, #64] @ 0x40 │ │ │ │ + str r7, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d9, d9, d0 │ │ │ │ + vadd.f64 d3, d3, d7 │ │ │ │ + vstr d3, [r5] │ │ │ │ + sub.w r5, r7, r3 │ │ │ │ + mov.w r7, r3, lsl #4 │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + add.w ip, r1, r5 │ │ │ │ str r7, [sp, #0] │ │ │ │ - vnmls.f64 d1, d8, d13 │ │ │ │ - vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ - vmls.f64 d5, d4, d8 │ │ │ │ - vldr d8, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d6, d6, d8 │ │ │ │ - vldr d8, [pc, #368] @ 6d980 │ │ │ │ - vmul.f64 d2, d2, d8 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ - vsub.f64 d4, d5, d6 │ │ │ │ - vadd.f64 d6, d5, d6 │ │ │ │ - vsub.f64 d5, d4, d1 │ │ │ │ - vadd.f64 d1, d1, d4 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vstr d5, [r6] │ │ │ │ - vadd.f64 d5, d12, d6 │ │ │ │ - vsub.f64 d6, d6, d12 │ │ │ │ - vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r6, r3, #6 │ │ │ │ - vmls.f64 d4, d0, d12 │ │ │ │ + add r5, r0 │ │ │ │ + vadd.f64 d3, d3, d3 │ │ │ │ + vadd.f64 d3, d3, d8 │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + vstr d3, [ip] │ │ │ │ + vadd.f64 d3, d2, d2 │ │ │ │ + add.w ip, r1, r7 │ │ │ │ + ldr r7, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d3, d3, d8 │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ + vstr d3, [ip] │ │ │ │ + vadd.f64 d3, d11, d11 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + vadd.f64 d3, d3, d8 │ │ │ │ + vldr d8, [pc, #360] @ 72f08 │ │ │ │ + vstr d3, [r0] │ │ │ │ + vmul.f64 d3, d6, d15 │ │ │ │ + vmul.f64 d6, d6, d13 │ │ │ │ + vmul.f64 d9, d9, d8 │ │ │ │ + vmla.f64 d6, d1, d15 │ │ │ │ + vnmls.f64 d3, d1, d13 │ │ │ │ + vadd.f64 d1, d4, d5 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vmls.f64 d7, d1, d14 │ │ │ │ + vmul.f64 d4, d4, d8 │ │ │ │ + vmov.f64 d5, d7 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vadd.f64 d4, d5, d4 │ │ │ │ + vsub.f64 d5, d7, d3 │ │ │ │ + vadd.f64 d3, d3, d7 │ │ │ │ + vstr d5, [ip] │ │ │ │ + vadd.f64 d5, d6, d4 │ │ │ │ + add.w ip, r7, r3 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + vsub.f64 d4, d4, d6 │ │ │ │ + add r7, r1 │ │ │ │ vstr d5, [r5] │ │ │ │ - add.w r5, r0, r9 │ │ │ │ + add.w r5, r0, ip │ │ │ │ + add ip, r1 │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vstr d3, [r5] │ │ │ │ + add.w r5, r3, r3, lsl #1 │ │ │ │ + mov.w r9, r5, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #4 │ │ │ │ + add.w lr, r0, r9 │ │ │ │ add r9, r1 │ │ │ │ - vstr d1, [r5] │ │ │ │ - add.w r5, r0, sl │ │ │ │ - vmov.f64 d1, d14 │ │ │ │ - add sl, r1 │ │ │ │ - vstr d6, [r5] │ │ │ │ - vmul.f64 d6, d14, d15 │ │ │ │ - vldr d14, [sp, #96] @ 0x60 │ │ │ │ - vsub.f64 d7, d4, d2 │ │ │ │ - vmul.f64 d5, d1, d13 │ │ │ │ - vadd.f64 d2, d4, d2 │ │ │ │ - adds r5, r1, r6 │ │ │ │ - add r6, r0 │ │ │ │ - vnmls.f64 d6, d14, d13 │ │ │ │ - vmla.f64 d5, d14, d15 │ │ │ │ - vsub.f64 d4, d7, d6 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vstr d4, [r5] │ │ │ │ - vadd.f64 d4, d5, d2 │ │ │ │ - adds r5, r1, r7 │ │ │ │ - vsub.f64 d2, d2, d5 │ │ │ │ - vstr d4, [r5] │ │ │ │ - movs r5, #48 @ 0x30 │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ - mul.w r5, r3, r5 │ │ │ │ - vmul.f64 d7, d4, d13 │ │ │ │ - adds r7, r1, r5 │ │ │ │ + vmls.f64 d5, d2, d14 │ │ │ │ + vstr d4, [lr] │ │ │ │ + mov.w lr, r3, lsl #6 │ │ │ │ + vldr d4, [sp, #88] @ 0x58 │ │ │ │ + add.w r8, r1, lr │ │ │ │ + add lr, r0 │ │ │ │ + vmul.f64 d7, d4, d15 │ │ │ │ + vmul.f64 d6, d4, d13 │ │ │ │ + vsub.f64 d4, d5, d9 │ │ │ │ + vadd.f64 d9, d5, d9 │ │ │ │ + vnmls.f64 d7, d10, d13 │ │ │ │ + vmla.f64 d6, d10, d15 │ │ │ │ + vsub.f64 d5, d4, d7 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + vstr d5, [r8] │ │ │ │ + vadd.f64 d5, d6, d9 │ │ │ │ + mov.w r8, r3, lsl #5 │ │ │ │ + vsub.f64 d9, d9, d6 │ │ │ │ + add.w sl, r1, r8 │ │ │ │ + add r8, r0 │ │ │ │ + vstr d5, [sl] │ │ │ │ + add.w sl, r1, r5 │ │ │ │ add r5, r0 │ │ │ │ - vstr d6, [r7] │ │ │ │ - vmul.f64 d6, d4, d15 │ │ │ │ - vstr d2, [r1] │ │ │ │ - vldr d2, [sp, #80] @ 0x50 │ │ │ │ vldr d5, [sp, #24] │ │ │ │ - vmls.f64 d5, d10, d12 │ │ │ │ - vldr d10, [sp, #48] @ 0x30 │ │ │ │ - vnmls.f64 d6, d2, d13 │ │ │ │ - vmla.f64 d7, d2, d15 │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - vsub.f64 d3, d10, d3 │ │ │ │ - add r7, r0 │ │ │ │ + vstr d7, [sl] │ │ │ │ + vldr d6, [sp, #80] @ 0x50 │ │ │ │ + vstr d9, [r1] │ │ │ │ + vldr d0, [sp, #104] @ 0x68 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vmul.f64 d7, d6, d15 │ │ │ │ + vmul.f64 d6, d6, d13 │ │ │ │ + vldr d4, [sp, #48] @ 0x30 │ │ │ │ + vmla.f64 d6, d0, d15 │ │ │ │ + vnmls.f64 d7, d0, d13 │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ + vmls.f64 d5, d4, d14 │ │ │ │ + vsub.f64 d3, d1, d0 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vsub.f64 d4, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vsub.f64 d3, d4, d6 │ │ │ │ - vadd.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #72] @ 0x48 │ │ │ │ - vstr d3, [sl] │ │ │ │ - vadd.f64 d3, d7, d5 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ - vmls.f64 d7, d9, d12 │ │ │ │ - vldr d9, [sp, #32] │ │ │ │ + vsub.f64 d3, d4, d7 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ vstr d3, [r9] │ │ │ │ - vldr d3, [sp, #88] @ 0x58 │ │ │ │ - vstr d6, [r8] │ │ │ │ - vstr d5, [lr] │ │ │ │ - vmul.f64 d6, d3, d15 │ │ │ │ - vmul.f64 d5, d3, d13 │ │ │ │ - vmla.f64 d5, d4, d15 │ │ │ │ + vadd.f64 d3, d6, d5 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vstr d3, [ip] │ │ │ │ + vstr d7, [r7] │ │ │ │ + vstr d5, [r6] │ │ │ │ + vldr d7, [sp, #112] @ 0x70 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ + vmul.f64 d6, d7, d15 │ │ │ │ + vmul.f64 d5, d7, d13 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ vnmls.f64 d6, d4, d13 │ │ │ │ - vsub.f64 d4, d9, d11 │ │ │ │ - vmul.f64 d4, d4, d8 │ │ │ │ - vsub.f64 d3, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vsub.f64 d4, d3, d6 │ │ │ │ - vadd.f64 d6, d6, d3 │ │ │ │ - vstr d4, [r5] │ │ │ │ - vadd.f64 d4, d5, d7 │ │ │ │ - ldr r5, [sp, #104] @ 0x68 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vstr d4, [ip] │ │ │ │ - vstr d6, [r7] │ │ │ │ - ldr r7, [sp, #108] @ 0x6c │ │ │ │ - vstr d7, [r6] │ │ │ │ - add r0, r7 │ │ │ │ - add r1, r7 │ │ │ │ - ldr r7, [sp, #112] @ 0x70 │ │ │ │ - add r5, r7 │ │ │ │ - str r5, [sp, #104] @ 0x68 │ │ │ │ - ldr r5, [sp, #116] @ 0x74 │ │ │ │ - add fp, r7 │ │ │ │ - eors r3, r5 │ │ │ │ - eors r4, r5 │ │ │ │ - eors r2, r5 │ │ │ │ - b.n 6d990 │ │ │ │ + vmla.f64 d5, d4, d15 │ │ │ │ + vmls.f64 d7, d11, d14 │ │ │ │ + vldr d11, [sp, #56] @ 0x38 │ │ │ │ + b.n 72f18 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #242 @ 0xf2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ - b.w ff5160b2 │ │ │ │ - b.n 6e076 │ │ │ │ + b.w ff51b63a │ │ │ │ + b.n 735fe │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ - asrs r4, r7, #24 │ │ │ │ + adds r0, #182 @ 0xb6 │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [sp, #236] @ 0xec │ │ │ │ + vsub.f64 d12, d12, d11 │ │ │ │ + vmul.f64 d12, d12, d8 │ │ │ │ + vsub.f64 d4, d7, d12 │ │ │ │ + vadd.f64 d7, d7, d12 │ │ │ │ + vsub.f64 d3, d4, d6 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vstr d3, [r5] │ │ │ │ + vadd.f64 d3, d5, d7 │ │ │ │ + add.w r5, r0, r7 │ │ │ │ + ldr r7, [sp, #124] @ 0x7c │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + add r0, r7 │ │ │ │ + add r1, r7 │ │ │ │ + ldr r7, [sp, #128] @ 0x80 │ │ │ │ + vstr d3, [r5] │ │ │ │ + ldr r5, [sp, #120] @ 0x78 │ │ │ │ + vstr d6, [r8] │ │ │ │ + vstr d7, [lr] │ │ │ │ + add fp, r7 │ │ │ │ + add r5, r7 │ │ │ │ + str r5, [sp, #120] @ 0x78 │ │ │ │ + ldr r5, [sp, #132] @ 0x84 │ │ │ │ + eor.w r3, r3, r5 │ │ │ │ + eor.w r2, r2, r5 │ │ │ │ + eor.w r4, r4, r5 │ │ │ │ + ldr r5, [sp, #252] @ 0xfc │ │ │ │ subs r5, #1 │ │ │ │ - str r5, [sp, #236] @ 0xec │ │ │ │ - bne.w 6d5b6 │ │ │ │ - add sp, #124 @ 0x7c │ │ │ │ + str r5, [sp, #252] @ 0xfc │ │ │ │ + bne.w 72b3e │ │ │ │ + add sp, #140 @ 0x8c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0006d9a4 : │ │ │ │ - ldr r2, [pc, #8] @ (6d9b0 ) │ │ │ │ - ldr r1, [pc, #12] @ (6d9b4 ) │ │ │ │ +00072f90 : │ │ │ │ + ldr r2, [pc, #8] @ (72f9c ) │ │ │ │ + ldr r1, [pc, #12] @ (72fa0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - lsls r4, r3, #1 │ │ │ │ + subs r0, r6, r1 │ │ │ │ movs r3, r0 │ │ │ │ - @ instruction: 0xfbcbffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov sl, r2 │ │ │ │ - mov r8, r0 │ │ │ │ + @ instruction: 0xfb4fffff │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r3 │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #204 @ 0xcc │ │ │ │ - ldr r2, [sp, #316] @ 0x13c │ │ │ │ - str r3, [sp, #184] @ 0xb8 │ │ │ │ - ldr.w r3, [pc, #1084] @ 6de08 │ │ │ │ - cmp r2, #0 │ │ │ │ - ldrd r0, fp, [sp, #304] @ 0x130 │ │ │ │ + sub sp, #196 @ 0xc4 │ │ │ │ + ldr.w r3, [pc, #1088] @ 73408 │ │ │ │ + ldrd r6, r0, [sp, #304] @ 0x130 │ │ │ │ + ldrd r4, r5, [sp, #296] @ 0x128 │ │ │ │ add r3, pc │ │ │ │ - ldr r4, [sp, #312] @ 0x138 │ │ │ │ - ble.w 6e0d8 │ │ │ │ - ldr r2, [sp, #324] @ 0x144 │ │ │ │ - mov lr, r8 │ │ │ │ - vldr d12, [pc, #980] @ 6ddb8 │ │ │ │ - mov r9, sl │ │ │ │ - vldr d3, [pc, #984] @ 6ddc0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #188] @ 0xbc │ │ │ │ - ldr r2, [sp, #320] @ 0x140 │ │ │ │ - vldr d15, [pc, #980] @ 6ddc8 │ │ │ │ - vldr d14, [pc, #984] @ 6ddd0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #192] @ 0xc0 │ │ │ │ - ldr.w r2, [pc, #1036] @ 6de0c │ │ │ │ - ldr r3, [r3, r2] │ │ │ │ + cmp r0, #0 │ │ │ │ + ble.w 73710 │ │ │ │ + ldr r0, [sp, #316] @ 0x13c │ │ │ │ + vldr d12, [pc, #984] @ 733b8 │ │ │ │ + vldr d3, [pc, #988] @ 733c0 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + vldr d15, [pc, #988] @ 733c8 │ │ │ │ + str r0, [sp, #180] @ 0xb4 │ │ │ │ + ldr r0, [sp, #312] @ 0x138 │ │ │ │ + vldr d14, [pc, #988] @ 733d0 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r0, [sp, #184] @ 0xb8 │ │ │ │ + ldr.w r0, [pc, #1040] @ 7340c │ │ │ │ + ldr r3, [r3, r0] │ │ │ │ + str r2, [sp, #176] @ 0xb0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #196] @ 0xc4 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - mvn.w r6, #71 @ 0x47 │ │ │ │ + str r3, [sp, #188] @ 0xbc │ │ │ │ + add.w r7, r6, r6, lsl #2 │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d10, [pc, #964] @ 6ddd8 │ │ │ │ - mov.w r8, fp, lsl #4 │ │ │ │ - mul.w r7, r2, r4 │ │ │ │ - vldr d8, [pc, #960] @ 6dde0 │ │ │ │ - mul.w ip, r2, fp │ │ │ │ - mov.w sl, r4, lsl #4 │ │ │ │ - add r3, r7 │ │ │ │ - mul.w r5, r6, fp │ │ │ │ - add.w r2, r9, ip │ │ │ │ - mul.w r6, r6, r4 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + add.w ip, r5, r5, lsl #2 │ │ │ │ + mvn.w lr, #71 @ 0x47 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d10, [pc, #952] @ 733d8 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w r3, fp, r7 │ │ │ │ + mov.w r8, r5, lsl #4 │ │ │ │ + vldr d8, [pc, #944] @ 733e0 │ │ │ │ + add.w r0, r2, ip │ │ │ │ + rsb r9, r5, r5, lsl #3 │ │ │ │ vldr d6, [r3] │ │ │ │ add r3, r7 │ │ │ │ - str r5, [sp, #72] @ 0x48 │ │ │ │ + mov.w r9, r9, lsl #3 │ │ │ │ vldr d7, [r3] │ │ │ │ - add r3, r6 │ │ │ │ - movs r6, #56 @ 0x38 │ │ │ │ vmul.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ - vmla.f64 d5, d6, d12 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add r3, r7 │ │ │ │ vnmls.f64 d7, d6, d3 │ │ │ │ - vldr d6, [r9] │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ + vmla.f64 d5, d6, d12 │ │ │ │ + vldr d6, [r2] │ │ │ │ + mul.w r2, lr, r5 │ │ │ │ + mul.w lr, lr, r6 │ │ │ │ + add r3, lr │ │ │ │ vstr d5, [sp] │ │ │ │ vstr d7, [sp, #8] │ │ │ │ - vldr d7, [r2] │ │ │ │ - add r2, ip │ │ │ │ - vldr d4, [r2] │ │ │ │ - add r2, r5 │ │ │ │ - mul.w r5, r6, fp │ │ │ │ + vldr d7, [r0] │ │ │ │ + add r0, ip │ │ │ │ + str r2, [sp, #72] @ 0x48 │ │ │ │ + vldr d4, [r0] │ │ │ │ + add r0, r2 │ │ │ │ + mov.w r2, r6, lsl #4 │ │ │ │ + vldr d11, [r0] │ │ │ │ + add r0, ip │ │ │ │ + vldr d2, [r0] │ │ │ │ + sub.w r0, r0, r8 │ │ │ │ vadd.f64 d5, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d4, d5, d5 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vadd.f64 d11, d4, d6 │ │ │ │ + vadd.f64 d4, d4, d6 │ │ │ │ vmls.f64 d6, d5, d13 │ │ │ │ - vstr d11, [sp, #96] @ 0x60 │ │ │ │ - vldr d11, [r2] │ │ │ │ - add r2, ip │ │ │ │ - vldr d2, [r2] │ │ │ │ - sub.w r2, r2, r8 │ │ │ │ - vadd.f64 d0, d7, d6 │ │ │ │ + vldr d5, [r0] │ │ │ │ + add r0, r9 │ │ │ │ + vstr d4, [sp, #16] │ │ │ │ + vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add r2, r5 │ │ │ │ - vstr d6, [sp, #24] │ │ │ │ - vldr d6, [r2] │ │ │ │ - sub.w r2, r2, r8 │ │ │ │ vadd.f64 d7, d2, d5 │ │ │ │ - mul.w r8, r6, r4 │ │ │ │ - vstr d0, [sp, #16] │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ - vldr d1, [r2] │ │ │ │ - subs r2, r2, r5 │ │ │ │ - mla r6, r6, r0, r1 │ │ │ │ + vstr d1, [sp, #24] │ │ │ │ + vldr d1, [r3] │ │ │ │ + add r3, r7 │ │ │ │ + vstr d6, [sp, #32] │ │ │ │ + vldr d6, [r0] │ │ │ │ + sub.w r0, r0, r8 │ │ │ │ + rsb r8, r6, r6, lsl #3 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + vstr d1, [sp, #40] @ 0x28 │ │ │ │ + vldr d1, [r0] │ │ │ │ + sub.w r0, r0, r9 │ │ │ │ vadd.f64 d4, d6, d1 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vadd.f64 d10, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vmul.f64 d9, d7, d8 │ │ │ │ vldr d8, [r3] │ │ │ │ - sub.w r3, r3, sl │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ vldr d4, [r3] │ │ │ │ add r3, r8 │ │ │ │ vldr d0, [r3] │ │ │ │ - sub.w r3, r3, sl │ │ │ │ - vsub.f64 d5, d8, d4 │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ vldr d7, [r3] │ │ │ │ sub.w r3, r3, r8 │ │ │ │ + vsub.f64 d5, d8, d4 │ │ │ │ + vadd.f64 d4, d8, d4 │ │ │ │ vsub.f64 d1, d0, d7 │ │ │ │ vadd.f64 d7, d0, d7 │ │ │ │ - vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ + vadd.f64 d0, d11, d10 │ │ │ │ vadd.f64 d8, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vadd.f64 d1, d11, d10 │ │ │ │ - vmov.f64 d13, d8 │ │ │ │ - vldr d8, [pc, #680] @ 6dde0 │ │ │ │ - vstr d1, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d1, d6, d14 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ + vstr d0, [sp, #104] @ 0x68 │ │ │ │ + vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ vmla.f64 d1, d2, d15 │ │ │ │ - vmul.f64 d5, d5, d8 │ │ │ │ - vstr d13, [sp, #40] @ 0x28 │ │ │ │ vnmls.f64 d6, d2, d14 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + vmov.f64 d13, d8 │ │ │ │ + vldr d8, [pc, #648] @ 733e0 │ │ │ │ + vstr d13, [sp, #48] @ 0x30 │ │ │ │ vmls.f64 d2, d13, d0 │ │ │ │ + vmul.f64 d5, d5, d8 │ │ │ │ vadd.f64 d0, d5, d2 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ - vadd.f64 d13, d1, d0 │ │ │ │ - vsub.f64 d1, d0, d1 │ │ │ │ - vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ vsub.f64 d5, d2, d6 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vmls.f64 d11, d10, d0 │ │ │ │ - vstr d13, [sp, #112] @ 0x70 │ │ │ │ - vmov.f64 d13, d8 │ │ │ │ + vadd.f64 d13, d1, d0 │ │ │ │ vstr d5, [sp, #120] @ 0x78 │ │ │ │ + vsub.f64 d5, d0, d1 │ │ │ │ + vmov.f64 d0, #80 @ 0x3e800000 0.250 │ │ │ │ vstr d6, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d6, d7, d14 │ │ │ │ - vmla.f64 d6, d4, d15 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vstr d1, [sp, #128] @ 0x80 │ │ │ │ + vstr d13, [sp, #112] @ 0x70 │ │ │ │ + vmov.f64 d13, d8 │ │ │ │ + vmls.f64 d11, d10, d0 │ │ │ │ + vmla.f64 d6, d4, d15 │ │ │ │ vnmls.f64 d7, d4, d14 │ │ │ │ + vstr d5, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d4, d9, d11 │ │ │ │ vsub.f64 d5, d11, d9 │ │ │ │ vsub.f64 d9, d4, d6 │ │ │ │ vadd.f64 d4, d6, d4 │ │ │ │ - vstr d9, [sp, #144] @ 0x90 │ │ │ │ + vsub.f64 d11, d5, d7 │ │ │ │ + vstr d9, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d9, d7, d5 │ │ │ │ - vstr d9, [sp, #152] @ 0x98 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, ip │ │ │ │ - mov.w ip, fp, lsl #5 │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ - vstr d4, [sp, #48] @ 0x30 │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ - vldr d1, [r2] │ │ │ │ - sub.w r2, r2, ip │ │ │ │ + vstr d9, [sp, #144] @ 0x90 │ │ │ │ + vstr d4, [sp, #152] @ 0x98 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add r0, ip │ │ │ │ + mov.w ip, r5, lsl #5 │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ + vldr d1, [r0] │ │ │ │ + sub.w r0, r0, ip │ │ │ │ vstr d6, [sp, #80] @ 0x50 │ │ │ │ - vldr d6, [r2] │ │ │ │ - subs r2, r2, r5 │ │ │ │ - vstr d4, [sp, #160] @ 0xa0 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add r3, r7 │ │ │ │ - vldr d5, [r2] │ │ │ │ - sub.w r2, r2, ip │ │ │ │ + vldr d6, [r0] │ │ │ │ + sub.w r0, r0, r2 │ │ │ │ + vstr d11, [sp, #160] @ 0xa0 │ │ │ │ + vldr d5, [r0] │ │ │ │ + sub.w r0, r0, ip │ │ │ │ + vldr d2, [r0] │ │ │ │ + mov.w r0, r6, lsl #5 │ │ │ │ vadd.f64 d7, d1, d6 │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ - vstr d4, [sp, #56] @ 0x38 │ │ │ │ + vldr d9, [r3] │ │ │ │ + add r3, r7 │ │ │ │ vsub.f64 d1, d1, d6 │ │ │ │ - vldr d2, [r2] │ │ │ │ - lsls r2, r4, #5 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ vadd.f64 d4, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vldr d2, [r3] │ │ │ │ - subs r3, r3, r2 │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ + vstr d9, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d10, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vmul.f64 d11, d7, d8 │ │ │ │ + vmul.f64 d9, d7, d8 │ │ │ │ vldr d8, [r3] │ │ │ │ - subs r3, r3, r5 │ │ │ │ - vsub.f64 d4, d2, d8 │ │ │ │ - vadd.f64 d2, d2, d8 │ │ │ │ + sub.w r3, r3, lr │ │ │ │ + sub.w lr, r7, r4 │ │ │ │ vldr d6, [r3] │ │ │ │ - subs r3, r3, r2 │ │ │ │ - vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ + add.w r0, r4, r4, lsl #2 │ │ │ │ + add.w lr, r1, lr, lsl #3 │ │ │ │ vldr d0, [r3] │ │ │ │ - add.w r3, r1, r0, lsl #4 │ │ │ │ - mul.w r2, r0, r2 │ │ │ │ + add.w r3, r1, r4, lsl #4 │ │ │ │ + mov.w ip, r0, lsl #4 │ │ │ │ + vsub.f64 d4, d2, d8 │ │ │ │ + vadd.f64 d2, d2, d8 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + vmov.f64 d8, d13 │ │ │ │ + vldr d13, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d7, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vmul.f64 d0, d5, d14 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ - vmla.f64 d0, d1, d15 │ │ │ │ - add.w r7, lr, r2 │ │ │ │ - vadd.f64 d9, d4, d7 │ │ │ │ + vadd.f64 d11, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ + vmla.f64 d0, d1, d15 │ │ │ │ vnmls.f64 d5, d1, d14 │ │ │ │ - vldr d1, [sp, #56] @ 0x38 │ │ │ │ - vmls.f64 d1, d9, d8 │ │ │ │ - vmul.f64 d4, d4, d13 │ │ │ │ - vldr d13, [sp, #80] @ 0x50 │ │ │ │ + vldr d1, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d7, d13, d10 │ │ │ │ + vmul.f64 d4, d4, d8 │ │ │ │ + vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ + vmls.f64 d1, d11, d8 │ │ │ │ vadd.f64 d8, d4, d1 │ │ │ │ vsub.f64 d1, d1, d4 │ │ │ │ vadd.f64 d4, d0, d8 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ - vmov.f64 d0, d13 │ │ │ │ - vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ - vstr d8, [sp, #64] @ 0x40 │ │ │ │ - vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d4, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d0, d5, d1 │ │ │ │ + vstr d4, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d4, d1, d5 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ - vmls.f64 d0, d10, d8 │ │ │ │ - vldr d10, [pc, #292] @ 6ddd8 │ │ │ │ - vstr d5, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d5, d6, d14 │ │ │ │ - vmla.f64 d5, d2, d15 │ │ │ │ + vstr d8, [sp, #80] @ 0x50 │ │ │ │ + vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vadd.f64 d1, d11, d0 │ │ │ │ + vstr d0, [sp, #168] @ 0xa8 │ │ │ │ + vmov.f64 d0, d13 │ │ │ │ + vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ + vmla.f64 d5, d2, d15 │ │ │ │ + vmls.f64 d0, d10, d8 │ │ │ │ vnmls.f64 d6, d2, d14 │ │ │ │ - vsub.f64 d2, d0, d11 │ │ │ │ - vldr d11, [sp, #96] @ 0x60 │ │ │ │ - vsub.f64 d0, d1, d5 │ │ │ │ + vadd.f64 d1, d9, d0 │ │ │ │ + vsub.f64 d2, d0, d9 │ │ │ │ vadd.f64 d8, d5, d1 │ │ │ │ - vldr d5, [sp, #104] @ 0x68 │ │ │ │ - vstr d0, [sp, #72] @ 0x48 │ │ │ │ + vsub.f64 d9, d1, d5 │ │ │ │ + vldr d5, [sp, #16] │ │ │ │ vadd.f64 d0, d6, d2 │ │ │ │ - vsub.f64 d6, d2, d6 │ │ │ │ - vstr d8, [sp, #80] @ 0x50 │ │ │ │ - vldr d8, [sp, #56] @ 0x38 │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - vstr d6, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d6, d5, d7 │ │ │ │ - vadd.f64 d7, d5, d7 │ │ │ │ - vmov.f64 d5, d11 │ │ │ │ - vadd.f64 d1, d8, d9 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ + vsub.f64 d10, d2, d6 │ │ │ │ + vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vstr d8, [sp, #88] @ 0x58 │ │ │ │ + vldr d8, [sp, #104] @ 0x68 │ │ │ │ + vstr d10, [sp, #96] @ 0x60 │ │ │ │ + vldr d10, [pc, #192] @ 733d8 │ │ │ │ + vsub.f64 d6, d8, d7 │ │ │ │ + vadd.f64 d7, d8, d7 │ │ │ │ vmls.f64 d5, d7, d13 │ │ │ │ - vldr d13, [sp, #40] @ 0x28 │ │ │ │ + vldr d13, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ + vmul.f64 d6, d6, d10 │ │ │ │ + vadd.f64 d2, d1, d13 │ │ │ │ + vldr d1, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d1, d1, d11 │ │ │ │ + vldr d11, [sp, #16] │ │ │ │ vmul.f64 d8, d1, d12 │ │ │ │ vmul.f64 d1, d1, d3 │ │ │ │ - vadd.f64 d2, d2, d13 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ vmla.f64 d1, d2, d12 │ │ │ │ vnmls.f64 d8, d2, d3 │ │ │ │ - vstr d7, [lr] │ │ │ │ + vstr d7, [sl] │ │ │ │ vadd.f64 d7, d6, d5 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vsub.f64 d2, d7, d1 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ vsub.f64 d7, d5, d8 │ │ │ │ vadd.f64 d8, d8, d5 │ │ │ │ + vldr d5, [pc, #116] @ 733e8 │ │ │ │ vstr d2, [r3] │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vstr d1, [r7] │ │ │ │ - vldr d2, [pc, #140] @ 6dde8 │ │ │ │ - mul.w r5, r0, r3 │ │ │ │ - lsls r3, r0, #3 │ │ │ │ - subs r7, r7, r5 │ │ │ │ - vstr d7, [r7] │ │ │ │ + add.w r3, sl, ip │ │ │ │ + vldr d2, [pc, #112] @ 733f0 │ │ │ │ + vstr d1, [r3] │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ + vldr d1, [pc, #108] @ 733f8 │ │ │ │ + vstr d7, [r3] │ │ │ │ + sub.w r3, r3, r7 │ │ │ │ + vldr d7, [pc, #104] @ 73400 │ │ │ │ + vstr d8, [lr] │ │ │ │ + add.w lr, r1, r7 │ │ │ │ + add r7, r4 │ │ │ │ vldr d11, [sp, #120] @ 0x78 │ │ │ │ - vldr d7, [pc, #128] @ 6ddf0 │ │ │ │ - vldr d9, [sp, #152] @ 0x98 │ │ │ │ - vstr d8, [r6] │ │ │ │ - adds r6, r1, r3 │ │ │ │ - vmov.f64 d13, d7 │ │ │ │ - vmul.f64 d5, d11, d7 │ │ │ │ - vldr d7, [pc, #112] @ 6ddf8 │ │ │ │ - subs r3, r7, r3 │ │ │ │ - vldr d8, [pc, #116] @ 6de00 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - vmla.f64 d5, d9, d7 │ │ │ │ - vmul.f64 d7, d4, d2 │ │ │ │ - vmla.f64 d7, d0, d8 │ │ │ │ - vldr d8, [sp, #24] │ │ │ │ - vmul.f64 d6, d7, d12 │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d5, d12 │ │ │ │ - vnmls.f64 d6, d5, d3 │ │ │ │ - vadd.f64 d5, d1, d8 │ │ │ │ - b.n 6de10 │ │ │ │ + add.w r7, r1, r7, lsl #3 │ │ │ │ + vmul.f64 d6, d4, d1 │ │ │ │ + vldr d8, [sp, #32] │ │ │ │ + vldr d13, [sp, #144] @ 0x90 │ │ │ │ + b.n 73410 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ @@ -121417,250 +124195,265 @@ │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff51650a │ │ │ │ - b.n 6e4ce │ │ │ │ + b.w ff51bb0a │ │ │ │ + b.n 73ace │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ - b.w ff516512 │ │ │ │ - b.n 6e4d6 │ │ │ │ + b.w ff51bb12 │ │ │ │ + b.n 73ad6 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ + mvns r6, r7 │ │ │ │ + itt al │ │ │ │ + vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ + moval r0, #20 │ │ │ │ + strb r1, [r2, r4] │ │ │ │ + b.n 73396 │ │ │ │ + subs r7, #229 @ 0xe5 │ │ │ │ str r3, [sp, #484] @ 0x1e4 │ │ │ │ subs r0, r4, r7 │ │ │ │ asrs r2, r1, #12 │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ @ instruction: 0xb816 │ │ │ │ lsls r2, r2, #15 │ │ │ │ strh r6, [r6, r6] │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ - movs r0, #20 │ │ │ │ - strb r1, [r2, r4] │ │ │ │ - b.n 6dd9e │ │ │ │ - subs r7, #229 @ 0xe5 │ │ │ │ - mvns r6, r7 │ │ │ │ - itt al │ │ │ │ - vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ - asral r0, r6, #7 │ │ │ │ + cmp r3, #242 @ 0xf2 │ │ │ │ movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d8, [pc, #724] @ 6e0e8 │ │ │ │ - vmul.f64 d1, d11, d8 │ │ │ │ - vldr d11, [pc, #724] @ 6e0f0 │ │ │ │ + vmul.f64 d7, d11, d7 │ │ │ │ + vmla.f64 d6, d0, d5 │ │ │ │ + vmla.f64 d7, d13, d2 │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ + vmul.f64 d5, d6, d12 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ + vadd.f64 d2, d2, d8 │ │ │ │ + vldr d8, [pc, #768] @ 73730 │ │ │ │ + vnmls.f64 d5, d7, d3 │ │ │ │ + vmla.f64 d6, d7, d12 │ │ │ │ + vldr d7, [pc, #764] @ 73738 │ │ │ │ + vmul.f64 d7, d11, d7 │ │ │ │ + vmov.f64 d11, d13 │ │ │ │ + vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ + vnmls.f64 d7, d11, d8 │ │ │ │ + vldr d11, [pc, #752] @ 73740 │ │ │ │ vmov.f64 d8, d10 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ - vmov.f64 d11, d5 │ │ │ │ - vnmls.f64 d1, d9, d13 │ │ │ │ - vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d9, [sp, #112] @ 0x70 │ │ │ │ - vnmls.f64 d4, d0, d2 │ │ │ │ - vadd.f64 d2, d1, d4 │ │ │ │ - vsub.f64 d1, d1, d4 │ │ │ │ - vmls.f64 d11, d2, d13 │ │ │ │ - vadd.f64 d2, d2, d2 │ │ │ │ - vmul.f64 d1, d1, d10 │ │ │ │ - vldr d10, [pc, #680] @ 6e0f8 │ │ │ │ - vldr d13, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d2, d2, d5 │ │ │ │ - vadd.f64 d5, d11, d1 │ │ │ │ - vstr d2, [r6] │ │ │ │ - movs r6, #88 @ 0x58 │ │ │ │ - vsub.f64 d0, d11, d1 │ │ │ │ - vldr d11, [pc, #664] @ 6e100 │ │ │ │ - vldr d1, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ - mla r6, r6, r0, r1 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [pc, #652] @ 6e108 │ │ │ │ - vstr d4, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vstr d7, [r6] │ │ │ │ - movs r6, #48 @ 0x30 │ │ │ │ - vsub.f64 d7, d0, d6 │ │ │ │ - vadd.f64 d6, d6, d0 │ │ │ │ - vldr d0, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d4, d9, d5 │ │ │ │ - mul.w r6, r0, r6 │ │ │ │ - adds r7, r1, r6 │ │ │ │ - vstr d7, [r7] │ │ │ │ - adds r7, r1, r2 │ │ │ │ - vstr d6, [r3] │ │ │ │ - vmul.f64 d6, d1, d11 │ │ │ │ - vmla.f64 d6, d0, d10 │ │ │ │ - vldr d7, [pc, #604] @ 6e110 │ │ │ │ - vldr d0, [sp, #16] │ │ │ │ - subs r3, r3, r6 │ │ │ │ - vmla.f64 d4, d13, d7 │ │ │ │ - vmul.f64 d7, d9, d7 │ │ │ │ - vldr d9, [sp, #72] @ 0x48 │ │ │ │ - vnmls.f64 d7, d13, d5 │ │ │ │ - vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ + vldr d11, [pc, #748] @ 73748 │ │ │ │ + vnmls.f64 d4, d0, d1 │ │ │ │ + vmov.f64 d0, d2 │ │ │ │ + vadd.f64 d1, d7, d4 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vmls.f64 d0, d1, d13 │ │ │ │ + vmul.f64 d7, d7, d10 │ │ │ │ + vldr d10, [pc, #728] @ 73750 │ │ │ │ + vadd.f64 d1, d1, d1 │ │ │ │ + vldr d13, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d1, d1, d2 │ │ │ │ + vadd.f64 d4, d0, d7 │ │ │ │ + vsub.f64 d0, d0, d7 │ │ │ │ + vstr d1, [lr] │ │ │ │ + mov.w lr, #88 @ 0x58 │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ + mla lr, lr, r4, r1 │ │ │ │ + vsub.f64 d2, d4, d6 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vsub.f64 d7, d0, d5 │ │ │ │ + vadd.f64 d5, d5, d0 │ │ │ │ + vldr d0, [sp, #56] @ 0x38 │ │ │ │ + vstr d2, [r3] │ │ │ │ + add r3, r0 │ │ │ │ + vstr d6, [lr] │ │ │ │ + add.w lr, r4, r4, lsl #1 │ │ │ │ + vldr d6, [sp, #72] @ 0x48 │ │ │ │ + mov.w r8, lr, lsl #4 │ │ │ │ + add.w lr, r1, lr, lsl #3 │ │ │ │ + add.w r9, r1, r8 │ │ │ │ + vstr d7, [r9] │ │ │ │ + add.w r9, r1, ip │ │ │ │ + vmul.f64 d6, d6, d10 │ │ │ │ + vstr d5, [r3] │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ + vldr d5, [pc, #628] @ 73758 │ │ │ │ + vldr d7, [pc, #632] @ 73760 │ │ │ │ + vmla.f64 d6, d9, d11 │ │ │ │ + vmul.f64 d4, d13, d5 │ │ │ │ + vmla.f64 d4, d0, d7 │ │ │ │ + vmul.f64 d7, d13, d7 │ │ │ │ + vldr d13, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d2, d6, d12 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vmla.f64 d6, d4, d12 │ │ │ │ vnmls.f64 d2, d4, d3 │ │ │ │ + vmla.f64 d6, d4, d12 │ │ │ │ vldr d4, [sp] │ │ │ │ - vsub.f64 d0, d0, d4 │ │ │ │ - vmul.f64 d4, d1, d10 │ │ │ │ - vnmls.f64 d4, d9, d11 │ │ │ │ + vsub.f64 d0, d1, d4 │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ + vnmls.f64 d7, d4, d5 │ │ │ │ + vmul.f64 d4, d13, d11 │ │ │ │ + vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ + vnmls.f64 d4, d9, d10 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ vadd.f64 d5, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vmls.f64 d9, d5, d13 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ vldr d13, [sp, #128] @ 0x80 │ │ │ │ - vldr d8, [pc, #520] @ 6e118 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ + vldr d8, [pc, #544] @ 73768 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - vldr d0, [pc, #520] @ 6e120 │ │ │ │ + vldr d0, [pc, #544] @ 73770 │ │ │ │ + vsub.f64 d1, d9, d7 │ │ │ │ vstr d5, [r1] │ │ │ │ vadd.f64 d5, d9, d7 │ │ │ │ - vsub.f64 d1, d9, d7 │ │ │ │ - vldr d9, [sp, #48] @ 0x30 │ │ │ │ - vsub.f64 d4, d5, d6 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ + vldr d9, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d7, d1, d2 │ │ │ │ - vldr d5, [pc, #496] @ 6e128 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ + vsub.f64 d4, d5, d6 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vldr d5, [pc, #512] @ 73778 │ │ │ │ vstr d4, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - vstr d6, [r7] │ │ │ │ - adds r7, r1, r5 │ │ │ │ - vldr d6, [sp, #64] @ 0x40 │ │ │ │ - vldr d4, [pc, #480] @ 6e130 │ │ │ │ - vstr d7, [r7] │ │ │ │ + add r3, r0 │ │ │ │ + vstr d6, [r9] │ │ │ │ + add.w r9, r1, r0 │ │ │ │ + vldr d6, [sp, #80] @ 0x50 │ │ │ │ + vstr d7, [r9] │ │ │ │ vmul.f64 d7, d13, d0 │ │ │ │ - vmul.f64 d6, d6, d5 │ │ │ │ + add.w r9, r1, r4, lsl #5 │ │ │ │ + vldr d4, [pc, #484] @ 73780 │ │ │ │ vstr d2, [r3] │ │ │ │ - vldr d2, [sp, #80] @ 0x50 │ │ │ │ - vmla.f64 d7, d9, d8 │ │ │ │ - subs r3, r3, r6 │ │ │ │ - add.w r7, r1, r0, lsl #5 │ │ │ │ - vnmls.f64 d6, d2, d4 │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ + vldr d2, [sp, #152] @ 0x98 │ │ │ │ + vmul.f64 d6, d6, d5 │ │ │ │ + vmla.f64 d7, d2, d8 │ │ │ │ + vnmls.f64 d6, d9, d4 │ │ │ │ vmul.f64 d9, d6, d12 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vmla.f64 d6, d7, d12 │ │ │ │ vnmls.f64 d9, d7, d3 │ │ │ │ + vmla.f64 d6, d7, d12 │ │ │ │ vldr d7, [sp] │ │ │ │ - vadd.f64 d1, d7, d2 │ │ │ │ + vadd.f64 d1, d7, d1 │ │ │ │ vmul.f64 d7, d13, d8 │ │ │ │ - vldr d13, [sp, #48] @ 0x30 │ │ │ │ - vldr d2, [sp, #80] @ 0x50 │ │ │ │ - vnmls.f64 d7, d13, d0 │ │ │ │ - vldr d13, [sp, #64] @ 0x40 │ │ │ │ + vldr d13, [sp, #80] @ 0x50 │ │ │ │ + vnmls.f64 d7, d2, d0 │ │ │ │ vmul.f64 d4, d13, d4 │ │ │ │ - vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ - vmla.f64 d4, d2, d5 │ │ │ │ + vldr d13, [sp, #88] @ 0x58 │ │ │ │ vmov.f64 d2, d1 │ │ │ │ + vmla.f64 d4, d13, d5 │ │ │ │ + vmov.f64 d13, #96 @ 0x3f000000 0.5 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [pc, #380] @ 6e138 │ │ │ │ + vldr d4, [pc, #400] @ 73788 │ │ │ │ vmls.f64 d2, d5, d13 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vstr d5, [r3] │ │ │ │ vadd.f64 d5, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - add r3, r2 │ │ │ │ + add r3, ip │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d7, d2, d9 │ │ │ │ vadd.f64 d9, d9, d2 │ │ │ │ - vstr d4, [r7] │ │ │ │ - movs r7, #72 @ 0x48 │ │ │ │ + vstr d4, [r9] │ │ │ │ vstr d6, [r3] │ │ │ │ - subs r3, r3, r5 │ │ │ │ - vldr d13, [sp, #176] @ 0xb0 │ │ │ │ - mla r7, r7, r0, r1 │ │ │ │ - vldr d6, [sp, #88] @ 0x58 │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ vstr d7, [r3] │ │ │ │ - subs r3, r3, r6 │ │ │ │ - vmul.f64 d7, d13, d0 │ │ │ │ - vldr d2, [sp, #136] @ 0x88 │ │ │ │ - vmla.f64 d7, d6, d8 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ + sub.w r3, r3, r8 │ │ │ │ vstr d9, [r7] │ │ │ │ - movs r6, #24 │ │ │ │ + vldr d13, [sp, #168] @ 0xa8 │ │ │ │ + vldr d6, [sp, #96] @ 0x60 │ │ │ │ + vldr d1, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d7, d13, d0 │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ vldr d9, [sp, #160] @ 0xa0 │ │ │ │ - vmul.f64 d5, d2, d11 │ │ │ │ - vmul.f64 d4, d2, d10 │ │ │ │ - vmul.f64 d2, d13, d8 │ │ │ │ - vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ - mla r6, r6, r0, r1 │ │ │ │ - vmla.f64 d5, d9, d10 │ │ │ │ - vnmls.f64 d4, d9, d11 │ │ │ │ + vmul.f64 d5, d1, d10 │ │ │ │ + vmul.f64 d4, d1, d11 │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + vmla.f64 d7, d6, d8 │ │ │ │ + vmla.f64 d5, d9, d11 │ │ │ │ + vnmls.f64 d4, d9, d10 │ │ │ │ + vldr d10, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d6, d7, d12 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d6, d5, d3 │ │ │ │ vmla.f64 d7, d5, d12 │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ - vsub.f64 d5, d5, d1 │ │ │ │ - vldr d1, [sp, #88] @ 0x58 │ │ │ │ - vnmls.f64 d2, d1, d0 │ │ │ │ + vldr d5, [sp, #32] │ │ │ │ + vsub.f64 d5, d5, d2 │ │ │ │ + vmul.f64 d2, d13, d8 │ │ │ │ + vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ + vnmls.f64 d2, d10, d0 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vadd.f64 d1, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vmls.f64 d0, d1, d8 │ │ │ │ - vldr d8, [pc, #196] @ 6e138 │ │ │ │ + vldr d8, [pc, #224] @ 73788 │ │ │ │ vadd.f64 d1, d1, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vadd.f64 d1, d1, d5 │ │ │ │ vadd.f64 d5, d0, d4 │ │ │ │ vsub.f64 d0, d0, d4 │ │ │ │ vstr d1, [r3] │ │ │ │ - add r3, r2 │ │ │ │ - ldr r2, [sp, #188] @ 0xbc │ │ │ │ + add r3, ip │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - add lr, r2 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [lr] │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d0, d6 │ │ │ │ - subs r3, r3, r5 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ + sub.w r3, r3, r0 │ │ │ │ vstr d7, [r3] │ │ │ │ - add.w r3, r1, r0, lsl #6 │ │ │ │ - add r1, r2 │ │ │ │ - ldr r2, [sp, #192] @ 0xc0 │ │ │ │ + add.w r3, r1, r4, lsl #6 │ │ │ │ vstr d6, [r3] │ │ │ │ - add r9, r2 │ │ │ │ + ldr r3, [sp, #180] @ 0xb4 │ │ │ │ + add sl, r3 │ │ │ │ + add r1, r3 │ │ │ │ ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - add r3, r2 │ │ │ │ - str r3, [sp, #184] @ 0xb8 │ │ │ │ - ldr r3, [sp, #196] @ 0xc4 │ │ │ │ - eors r0, r3 │ │ │ │ - eor.w fp, fp, r3 │ │ │ │ - eors r4, r3 │ │ │ │ - ldr r3, [sp, #316] @ 0x13c │ │ │ │ + add r2, r3 │ │ │ │ + add fp, r3 │ │ │ │ + ldr r3, [sp, #188] @ 0xbc │ │ │ │ + str r2, [sp, #176] @ 0xb0 │ │ │ │ + eor.w r4, r4, r3 │ │ │ │ + eor.w r5, r5, r3 │ │ │ │ + eor.w r6, r6, r3 │ │ │ │ + ldr r3, [sp, #308] @ 0x134 │ │ │ │ subs r3, #1 │ │ │ │ - str r3, [sp, #316] @ 0x13c │ │ │ │ - bne.w 6da06 │ │ │ │ - add sp, #204 @ 0xcc │ │ │ │ + str r3, [sp, #308] @ 0x134 │ │ │ │ + bne.w 73006 │ │ │ │ + add sp, #196 @ 0xc4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ + @ instruction: 0xb816 │ │ │ │ + lsls r2, r2, #15 │ │ │ │ + strh r6, [r6, r6] │ │ │ │ + subs r7, #231 @ 0xe7 │ │ │ │ movs r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 6e08e │ │ │ │ + b.n 736de │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ mvns r6, r7 │ │ │ │ itt al │ │ │ │ vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ addal r1, sp, #324 @ 0x144 │ │ │ │ ldrb r7, [r7, r2] │ │ │ │ - bpl.n 6e11a │ │ │ │ + bpl.n 7376a │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (6e308 ) │ │ │ │ + ldr r6, [pc, #516] @ (73958 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ subs r0, r4, #3 │ │ │ │ adds r0, r2, #4 │ │ │ │ cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ lsls r6, r2, #30 │ │ │ │ @ instruction: 0xfa1cd511 │ │ │ │ @@ -121673,286 +124466,303 @@ │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 6e0ee │ │ │ │ + bgt.n 7373e │ │ │ │ orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ - b.w ff51686a │ │ │ │ - b.n 6e82e │ │ │ │ + b.w ff51beba │ │ │ │ + b.n 73e7e │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ │ │ │ │ -0006e140 : │ │ │ │ - ldr r2, [pc, #8] @ (6e14c ) │ │ │ │ - ldr r1, [pc, #12] @ (6e150 ) │ │ │ │ +00073790 : │ │ │ │ + ldr r2, [pc, #8] @ (7379c ) │ │ │ │ + ldr r1, [pc, #12] @ (737a0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - ldr??.w r0, [r0, #2] │ │ │ │ - str??.w pc, [pc, #-4095] @ 6d155 │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ + asrs r0, r4, #10 │ │ │ │ + movs r3, r0 │ │ │ │ + strb.w pc, [pc, #-4095] @ 727a5 │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ ldrd r4, r6, [sp, #16] │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ add.w ip, r4, #4294967295 @ 0xffffffff │ │ │ │ cmp r4, r6 │ │ │ │ add.w r2, r2, ip, lsl #4 │ │ │ │ - bge.n 6e1d4 │ │ │ │ - cmp r5, #1 │ │ │ │ + bge.n 73830 │ │ │ │ mov.w r3, r3, lsl #3 │ │ │ │ + cmp r5, #1 │ │ │ │ ittt eq │ │ │ │ - addeq.w ip, r1, r3 │ │ │ │ addeq r2, #16 │ │ │ │ + addeq.w ip, r1, r3 │ │ │ │ addeq r3, r3, r0 │ │ │ │ - bne.n 6e1d6 │ │ │ │ + bne.n 73838 │ │ │ │ vldr d6, [r1] │ │ │ │ mov r5, r1 │ │ │ │ - vldr d7, [ip] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + cmp r6, r4 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ vldr d4, [r3] │ │ │ │ - subs r1, #8 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ + vldr d7, [ip] │ │ │ │ vldr d2, [r0] │ │ │ │ - adds r2, #16 │ │ │ │ - cmp r6, r4 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d5, d2, d6 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vstmia r0!, {d6} │ │ │ │ vstr d7, [r5] │ │ │ │ mov r5, ip │ │ │ │ - vldr d4, [r2, #-24] @ 0xffffffe8 │ │ │ │ sub.w ip, ip, #8 │ │ │ │ vldr d7, [r2, #-32] @ 0xffffffe0 │ │ │ │ + vldr d4, [r2, #-24] @ 0xffffffe8 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vstmia r3!, {d6} │ │ │ │ vstr d7, [r5] │ │ │ │ - bne.n 6e17a │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + bne.n 737d0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w ip, r1, r3 │ │ │ │ - rsb lr, r5, #0 │ │ │ │ - adds r2, #16 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ add r3, r0 │ │ │ │ + rsb lr, r5, #0 │ │ │ │ vldr d3, [r3] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ + cmp r6, r4 │ │ │ │ vldr d5, [r0] │ │ │ │ - adds r2, #16 │ │ │ │ vldr d2, [r1] │ │ │ │ - cmp r6, r4 │ │ │ │ vldr d6, [ip] │ │ │ │ vsub.f64 d4, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vadd.f64 d7, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vstr d5, [r0] │ │ │ │ add r0, r5 │ │ │ │ vstr d6, [r1] │ │ │ │ add r1, lr │ │ │ │ - vldr d5, [r2, #-24] @ 0xffffffe8 │ │ │ │ vldr d3, [r2, #-32] @ 0xffffffe0 │ │ │ │ + vldr d5, [r2, #-24] @ 0xffffffe8 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ + vmla.f64 d7, d4, d5 │ │ │ │ vstr d6, [r3] │ │ │ │ add r3, r5 │ │ │ │ vstr d7, [ip] │ │ │ │ sub.w ip, ip, r5 │ │ │ │ - bne.n 6e1e4 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bne.n 7384a │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ │ │ │ │ -0006e240 : │ │ │ │ - ldr r2, [pc, #8] @ (6e24c ) │ │ │ │ - ldr r1, [pc, #12] @ (6e250 ) │ │ │ │ +000738b0 : │ │ │ │ + ldr r2, [pc, #8] @ (738bc ) │ │ │ │ + ldr r1, [pc, #12] @ (738c0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - strh.w r0, [r0, r2] │ │ │ │ - vmaxnm.f32 , , │ │ │ │ + asrs r0, r6, #6 │ │ │ │ + movs r3, r0 │ │ │ │ + mcr2 15, 7, pc, cr11, cr15, {7} @ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ vpush {d8-d10} │ │ │ │ ldrd r5, r6, [sp, #52] @ 0x34 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ - subs r7, r5, #1 │ │ │ │ + add.w r7, r5, #4294967295 @ 0xffffffff │ │ │ │ cmp r5, r6 │ │ │ │ add.w r2, r2, r7, lsl #5 │ │ │ │ - bge.n 6e344 │ │ │ │ - mov.w lr, r3, lsl #3 │ │ │ │ - lsls r7, r3, #4 │ │ │ │ + bge.n 739ce │ │ │ │ cmp r4, #1 │ │ │ │ - bne.n 6e34c │ │ │ │ - adds r2, #32 │ │ │ │ + mov.w lr, r3, lsl #3 │ │ │ │ + mov.w r7, r3, lsl #4 │ │ │ │ + bne.n 739e4 │ │ │ │ + vldr d4, [pc, #452] @ 73ac0 │ │ │ │ + vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ + add.w r2, r2, #32 │ │ │ │ add.w ip, r0, lr │ │ │ │ add.w r3, r1, lr │ │ │ │ - vldr d4, [pc, #416] @ 6e428 │ │ │ │ - vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d7, [r1] │ │ │ │ - adds r4, r0, r7 │ │ │ │ - vldr d6, [ip] │ │ │ │ + add.w r4, r0, r7 │ │ │ │ add.w lr, r1, r7 │ │ │ │ - vldr d2, [r3] │ │ │ │ mov r8, r1 │ │ │ │ - vldr d9, [r0] │ │ │ │ - adds r5, #1 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + vldr d6, [ip] │ │ │ │ + cmp r6, r5 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ + add.w r2, r2, #32 │ │ │ │ + vldr d2, [r3] │ │ │ │ + vldr d8, [lr] │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ - subs r1, #8 │ │ │ │ - vldr d8, [lr] │ │ │ │ - vmov.f64 d1, d9 │ │ │ │ - adds r2, #32 │ │ │ │ - cmp r6, r5 │ │ │ │ + vldr d9, [r0] │ │ │ │ vsub.f64 d5, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vmov.f64 d2, d8 │ │ │ │ - vmls.f64 d1, d0, d3 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - vadd.f64 d0, d0, d9 │ │ │ │ + vmov.f64 d1, d9 │ │ │ │ vmls.f64 d2, d5, d3 │ │ │ │ + vmls.f64 d1, d0, d3 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ + vadd.f64 d0, d0, d9 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vstmia r0!, {d0} │ │ │ │ vstr d5, [r8] │ │ │ │ mov r8, r3 │ │ │ │ - vldr d8, [r2, #-56] @ 0xffffffc8 │ │ │ │ - vsub.f64 d0, d1, d7 │ │ │ │ - vldr d5, [r2, #-64] @ 0xffffffc0 │ │ │ │ - vadd.f64 d7, d7, d1 │ │ │ │ sub.w r3, r3, #8 │ │ │ │ + vldr d5, [r2, #-64] @ 0xffffffc0 │ │ │ │ vadd.f64 d10, d2, d6 │ │ │ │ + vsub.f64 d0, d1, d7 │ │ │ │ + vldr d8, [r2, #-56] @ 0xffffffc8 │ │ │ │ + vadd.f64 d7, d7, d1 │ │ │ │ vmul.f64 d9, d8, d10 │ │ │ │ vnmls.f64 d9, d5, d0 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vmla.f64 d5, d8, d0 │ │ │ │ vstmia ip!, {d9} │ │ │ │ vstr d5, [r8] │ │ │ │ vsub.f64 d5, d2, d6 │ │ │ │ - vldr d1, [r2, #-40] @ 0xffffffd8 │ │ │ │ vldr d6, [r2, #-48] @ 0xffffffd0 │ │ │ │ + vldr d1, [r2, #-40] @ 0xffffffd8 │ │ │ │ vmul.f64 d2, d1, d5 │ │ │ │ vnmls.f64 d2, d6, d7 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ vmla.f64 d6, d1, d7 │ │ │ │ vstr d2, [r4] │ │ │ │ vstr d6, [lr] │ │ │ │ - bne.n 6e28c │ │ │ │ + bne.n 7390e │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - adds r2, #32 │ │ │ │ - rsb r9, r4, #0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d3, [pc, #216] @ 73ac0 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vmov.f64 d2, #96 @ 0x3f000000 0.5 │ │ │ │ + add.w r2, r2, #32 │ │ │ │ add.w ip, r0, lr │ │ │ │ + rsb r9, r4, #0 │ │ │ │ add.w r3, r1, lr │ │ │ │ - vldr d3, [pc, #200] @ 6e428 │ │ │ │ - vmov.f64 d2, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d5, [r1] │ │ │ │ add.w r8, r0, r7 │ │ │ │ - vldr d6, [ip] │ │ │ │ add.w lr, r1, r7 │ │ │ │ - vldr d0, [r0] │ │ │ │ - adds r5, #1 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + add.w r2, r2, #32 │ │ │ │ + vldr d6, [ip] │ │ │ │ + cmp r6, r5 │ │ │ │ vldr d1, [r8] │ │ │ │ - adds r2, #32 │ │ │ │ + vldr d4, [lr] │ │ │ │ vadd.f64 d9, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - vmov.f64 d7, d0 │ │ │ │ - vldr d4, [lr] │ │ │ │ - cmp r6, r5 │ │ │ │ + vldr d0, [r0] │ │ │ │ vsub.f64 d8, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vmov.f64 d1, d4 │ │ │ │ - vmls.f64 d7, d9, d2 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ + vmov.f64 d7, d0 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ vmls.f64 d1, d8, d2 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ + vmls.f64 d7, d9, d2 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vstr d0, [r0] │ │ │ │ add r0, r4 │ │ │ │ vstr d4, [r1] │ │ │ │ add r1, r9 │ │ │ │ - vldr d10, [r2, #-56] @ 0xffffffc8 │ │ │ │ - vsub.f64 d4, d7, d5 │ │ │ │ vldr d0, [r2, #-64] @ 0xffffffc0 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ + vldr d10, [r2, #-56] @ 0xffffffc8 │ │ │ │ vadd.f64 d8, d6, d1 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ + vsub.f64 d4, d7, d5 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ vmul.f64 d9, d8, d10 │ │ │ │ vnmls.f64 d9, d4, d0 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ vstr d9, [ip] │ │ │ │ add ip, r4 │ │ │ │ vstr d4, [r3] │ │ │ │ sub.w r3, r3, r4 │ │ │ │ - vldr d1, [r2, #-40] @ 0xffffffd8 │ │ │ │ vldr d4, [r2, #-48] @ 0xffffffd0 │ │ │ │ + vldr d1, [r2, #-40] @ 0xffffffd8 │ │ │ │ vmul.f64 d5, d6, d1 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ vstr d5, [r8] │ │ │ │ vstr d7, [lr] │ │ │ │ - bne.n 6e364 │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - nop │ │ │ │ - ldr r4, [pc, #680] @ (6e6d4 ) │ │ │ │ + bne.n 73a00 │ │ │ │ + b.n 739ce │ │ │ │ + ldr r4, [pc, #680] @ (73d6c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ │ │ │ │ -0006e430 : │ │ │ │ - ldr r2, [pc, #8] @ (6e43c ) │ │ │ │ - ldr r1, [pc, #12] @ (6e440 ) │ │ │ │ +00073ac8 : │ │ │ │ + ldr r2, [pc, #8] @ (73ad4 ) │ │ │ │ + ldr r1, [pc, #12] @ (73ad8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - @ instruction: 0xf6600002 │ │ │ │ - mrc2 15, 0, pc, cr15, cr15, {7} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ + lsrs r0, r1, #31 │ │ │ │ + movs r3, r0 │ │ │ │ + ldc2l 15, cr15, [r7, #1020]! @ 0x3fc │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d9} │ │ │ │ sub sp, #12 │ │ │ │ ldrd r4, r7, [sp, #64] @ 0x40 │ │ │ │ ldr r5, [sp, #72] @ 0x48 │ │ │ │ - subs r6, r4, #1 │ │ │ │ + add.w r6, r4, #4294967295 @ 0xffffffff │ │ │ │ cmp r4, r7 │ │ │ │ - mla r2, ip, r6, r2 │ │ │ │ - bge.w 6e56a │ │ │ │ + add.w r6, r6, r6, lsl #1 │ │ │ │ + add.w r2, r2, r6, lsl #4 │ │ │ │ + bge.w 73c1a │ │ │ │ mov.w ip, r3, lsl #3 │ │ │ │ cmp r5, #1 │ │ │ │ mov.w lr, r3, lsl #4 │ │ │ │ itt eq │ │ │ │ addeq.w r3, r2, #48 @ 0x30 │ │ │ │ rsbeq r2, ip, #0 │ │ │ │ - bne.n 6e574 │ │ │ │ + bne.w 73c36 │ │ │ │ add.w r5, r1, ip │ │ │ │ vldr d3, [r0] │ │ │ │ add.w r6, r0, ip │ │ │ │ - adds r4, #1 │ │ │ │ add.w r9, r6, ip │ │ │ │ - adds r3, #48 @ 0x30 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ vldr d7, [r5] │ │ │ │ add r5, lr │ │ │ │ - vldr d4, [r6] │ │ │ │ + add.w sl, r9, ip │ │ │ │ add.w r8, r5, r2 │ │ │ │ + cmp r7, r4 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add.w r3, r3, #48 @ 0x30 │ │ │ │ vldr d6, [r9] │ │ │ │ - add.w sl, r9, ip │ │ │ │ vadd.f64 d0, d7, d3 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - cmp r7, r4 │ │ │ │ vldr d5, [sl] │ │ │ │ mov sl, r1 │ │ │ │ sub.w r1, r1, #8 │ │ │ │ vadd.f64 d9, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r5] │ │ │ │ vsub.f64 d8, d7, d6 │ │ │ │ @@ -121964,68 +124774,73 @@ │ │ │ │ vsub.f64 d9, d0, d9 │ │ │ │ vstmia r0!, {d7} │ │ │ │ vadd.f64 d7, d1, d8 │ │ │ │ vsub.f64 d1, d8, d1 │ │ │ │ vadd.f64 d8, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vstr d7, [sl] │ │ │ │ - vldr d7, [r3, #-72] @ 0xffffffb8 │ │ │ │ vldr d0, [r3, #-80] @ 0xffffffb0 │ │ │ │ + vldr d7, [r3, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d2, d7, d1 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ + vnmls.f64 d2, d0, d9 │ │ │ │ vmla.f64 d7, d0, d1 │ │ │ │ vsub.f64 d1, d3, d5 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vnmls.f64 d2, d0, d9 │ │ │ │ vstr d2, [r9] │ │ │ │ vstr d7, [r8] │ │ │ │ add r8, r2 │ │ │ │ - vldr d0, [r3, #-88] @ 0xffffffa8 │ │ │ │ vldr d7, [r3, #-96] @ 0xffffffa0 │ │ │ │ + vldr d0, [r3, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmla.f64 d7, d0, d1 │ │ │ │ vstr d2, [r6] │ │ │ │ add r6, lr │ │ │ │ vstr d7, [r8] │ │ │ │ - vldr d7, [r3, #-56] @ 0xffffffc8 │ │ │ │ vldr d3, [r3, #-64] @ 0xffffffc0 │ │ │ │ + vldr d7, [r3, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ - vmla.f64 d7, d3, d6 │ │ │ │ vnmls.f64 d4, d3, d5 │ │ │ │ + vmla.f64 d7, d3, d6 │ │ │ │ vstr d4, [r6] │ │ │ │ vstr d7, [r5] │ │ │ │ - bne.n 6e47a │ │ │ │ + bne.n 73b26 │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d9} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov.w sl, r5, lsl #3 │ │ │ │ rsb r3, sl, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ add.w r3, r2, #48 @ 0x30 │ │ │ │ rsb r2, ip, #0 │ │ │ │ add.w r5, r1, ip │ │ │ │ vldr d7, [r0] │ │ │ │ add.w r6, r0, ip │ │ │ │ - adds r4, #1 │ │ │ │ add.w r9, r6, ip │ │ │ │ - adds r3, #48 @ 0x30 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ vldr d6, [r5] │ │ │ │ add r5, lr │ │ │ │ - vldr d4, [r6] │ │ │ │ + add.w fp, r9, ip │ │ │ │ add.w r8, r5, r2 │ │ │ │ + cmp r7, r4 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add.w r3, r3, #48 @ 0x30 │ │ │ │ vldr d3, [r9] │ │ │ │ - add.w fp, r9, ip │ │ │ │ + vldr d5, [r5] │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ - cmp r7, r4 │ │ │ │ - vldr d5, [r5] │ │ │ │ vldr d8, [fp] │ │ │ │ vadd.f64 d0, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vldr d3, [r8] │ │ │ │ vsub.f64 d1, d3, d8 │ │ │ │ @@ -122033,1625 +124848,1654 @@ │ │ │ │ vadd.f64 d8, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vstr d8, [r0] │ │ │ │ vadd.f64 d8, d6, d1 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ add r0, sl │ │ │ │ vstr d8, [r1] │ │ │ │ - vldr d0, [r3, #-72] @ 0xffffffb8 │ │ │ │ vldr d8, [r3, #-80] @ 0xffffffb0 │ │ │ │ + vldr d0, [r3, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d1, d6, d0 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ + vnmls.f64 d1, d2, d8 │ │ │ │ vmla.f64 d6, d2, d0 │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ - vnmls.f64 d1, d2, d8 │ │ │ │ vstr d1, [r9] │ │ │ │ vstr d6, [r8] │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ - vldr d8, [r3, #-88] @ 0xffffffa8 │ │ │ │ add r8, r2 │ │ │ │ vldr d1, [r3, #-96] @ 0xffffffa0 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ + vldr d8, [r3, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d0, d1 │ │ │ │ vstr d2, [r6] │ │ │ │ add r6, lr │ │ │ │ vstr d6, [r8] │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ - vldr d3, [r3, #-56] @ 0xffffffc8 │ │ │ │ vldr d4, [r3, #-64] @ 0xffffffc0 │ │ │ │ + vldr d3, [r3, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ vstr d5, [r6] │ │ │ │ vstr d7, [r5] │ │ │ │ ldr r5, [sp, #4] │ │ │ │ add r1, r5 │ │ │ │ - bne.n 6e586 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d9} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.n 73c48 │ │ │ │ + b.n 73c1a │ │ │ │ + nop │ │ │ │ │ │ │ │ -0006e680 : │ │ │ │ - ldr r2, [pc, #8] @ (6e68c ) │ │ │ │ - ldr r1, [pc, #12] @ (6e690 ) │ │ │ │ +00073d40 : │ │ │ │ + ldr r2, [pc, #8] @ (73d4c ) │ │ │ │ + ldr r1, [pc, #12] @ (73d50 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - orr.w r0, r0, #8519680 @ 0x820000 │ │ │ │ - ldc2 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ + lsrs r0, r0, #22 │ │ │ │ + movs r3, r0 │ │ │ │ + ldc2 15, cr15, [r3, #1020] @ 0x3fc │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #28 │ │ │ │ - ldr r6, [sp, #128] @ 0x80 │ │ │ │ - ldr r4, [sp, #136] @ 0x88 │ │ │ │ - subs r5, r6, #1 │ │ │ │ - add.w r2, r2, r5, lsl #6 │ │ │ │ - ldr r5, [sp, #132] @ 0x84 │ │ │ │ - cmp r6, r5 │ │ │ │ - bge.w 6e86e │ │ │ │ - movs r5, #24 │ │ │ │ - lsls r7, r3, #3 │ │ │ │ - mov.w sl, r3, lsl #4 │ │ │ │ - cmp r4, #1 │ │ │ │ - mul.w r3, r5, r3 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - bne.w 6e878 │ │ │ │ + sub sp, #20 │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ + ldr r5, [sp, #128] @ 0x80 │ │ │ │ + add.w r6, r4, #4294967295 @ 0xffffffff │ │ │ │ + add.w r2, r2, r6, lsl #6 │ │ │ │ + ldr r6, [sp, #124] @ 0x7c │ │ │ │ + cmp r4, r6 │ │ │ │ + bge.w 73f40 │ │ │ │ + cmp r5, #1 │ │ │ │ + mov.w r6, r3, lsl #3 │ │ │ │ + mov.w ip, r3, lsl #4 │ │ │ │ + mov.w r9, r3, lsl #5 │ │ │ │ + bne.w 73f5c │ │ │ │ + vldr d15, [pc, #892] @ 74118 │ │ │ │ add.w r3, r2, #64 @ 0x40 │ │ │ │ - negs r5, r7 │ │ │ │ - rsb r9, sl, #0 │ │ │ │ - vldr d15, [pc, #876] @ 6ea40 │ │ │ │ - vldr d13, [pc, #880] @ 6ea48 │ │ │ │ - vldr d14, [pc, #884] @ 6ea50 │ │ │ │ - str r6, [sp, #128] @ 0x80 │ │ │ │ - adds r2, r0, r7 │ │ │ │ + add.w lr, r0, r6 │ │ │ │ + add.w r2, r1, r6 │ │ │ │ + str.w r9, [sp] │ │ │ │ + vldr d13, [pc, #880] @ 74120 │ │ │ │ + vldr d14, [pc, #884] @ 74128 │ │ │ │ + add.w r6, r0, ip │ │ │ │ + add.w r8, r2, ip │ │ │ │ vldr d7, [r1] │ │ │ │ - adds r4, r1, r7 │ │ │ │ - ldr r6, [sp, #4] │ │ │ │ - vldr d9, [r0] │ │ │ │ - adds r3, #64 @ 0x40 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - vldr d3, [r4] │ │ │ │ - add r4, r6 │ │ │ │ - add.w ip, r4, r5 │ │ │ │ - mov r6, r1 │ │ │ │ + add.w r7, r6, ip │ │ │ │ + add.w sl, lr, ip │ │ │ │ + mov r9, r1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + vldr d6, [lr] │ │ │ │ + add.w r3, r3, #64 @ 0x40 │ │ │ │ + vldr d3, [r2] │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add r2, sl │ │ │ │ - add.w lr, r2, r5 │ │ │ │ - add.w r8, ip, r5 │ │ │ │ - vldr d1, [r4] │ │ │ │ - add.w fp, lr, r5 │ │ │ │ + vldr d7, [r6] │ │ │ │ + vldr d9, [r0] │ │ │ │ + add r5, r1 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ + sub.w fp, r5, ip │ │ │ │ + vldr d1, [r5] │ │ │ │ vadd.f64 d5, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vmul.f64 d0, d6, d14 │ │ │ │ - vldr d2, [r8] │ │ │ │ - vldr d3, [lr] │ │ │ │ - subs r1, #8 │ │ │ │ + vldr d2, [fp] │ │ │ │ + vldr d3, [sl] │ │ │ │ vmla.f64 d0, d7, d13 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vsub.f64 d10, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ + vldr d4, [r7] │ │ │ │ vnmls.f64 d7, d6, d13 │ │ │ │ vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ vmul.f64 d10, d10, d15 │ │ │ │ vmls.f64 d9, d5, d6 │ │ │ │ - vldr d6, [ip] │ │ │ │ + vldr d6, [r8] │ │ │ │ vsub.f64 d8, d6, d4 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d2, d3 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vmul.f64 d11, d4, d14 │ │ │ │ + vmul.f64 d2, d3, d14 │ │ │ │ vsub.f64 d12, d8, d6 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ - vmul.f64 d2, d3, d14 │ │ │ │ vmov.f64 d8, d1 │ │ │ │ vmla.f64 d11, d3, d13 │ │ │ │ - vmul.f64 d12, d12, d15 │ │ │ │ vnmls.f64 d2, d4, d13 │ │ │ │ vmov.f64 d4, #80 @ 0x3e800000 0.250 │ │ │ │ + vmul.f64 d12, d12, d15 │ │ │ │ vmls.f64 d8, d6, d4 │ │ │ │ vldr d4, [r0] │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vstmia r0!, {d5} │ │ │ │ - vstr d6, [r6] │ │ │ │ vsub.f64 d5, d8, d12 │ │ │ │ - vsub.f64 d6, d9, d10 │ │ │ │ - vldr d1, [r3, #-104] @ 0xffffff98 │ │ │ │ vadd.f64 d8, d8, d12 │ │ │ │ + vstr d6, [r9] │ │ │ │ + vsub.f64 d6, d9, d10 │ │ │ │ vadd.f64 d9, d9, d10 │ │ │ │ + vldr d1, [r3, #-104] @ 0xffffff98 │ │ │ │ vsub.f64 d3, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r3, #-112] @ 0xffffff90 │ │ │ │ vmul.f64 d4, d1, d2 │ │ │ │ vnmls.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vmla.f64 d7, d1, d3 │ │ │ │ - vstr d4, [fp] │ │ │ │ - vstr d7, [r8] │ │ │ │ - vldr d3, [r3, #-88] @ 0xffffffa8 │ │ │ │ + vstr d4, [r6] │ │ │ │ + mov r6, r2 │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ + vstr d7, [fp] │ │ │ │ vldr d7, [r3, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r3, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d4, d3, d5 │ │ │ │ vnmls.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vmla.f64 d7, d3, d6 │ │ │ │ vadd.f64 d3, d8, d0 │ │ │ │ vsub.f64 d6, d9, d11 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ vadd.f64 d9, d9, d11 │ │ │ │ - vstr d4, [lr] │ │ │ │ - add lr, r9 │ │ │ │ - vstr d7, [ip] │ │ │ │ - add ip, r9 │ │ │ │ - vldr d4, [r3, #-120] @ 0xffffff88 │ │ │ │ + vstr d4, [sl] │ │ │ │ + vstr d7, [r8] │ │ │ │ vldr d7, [r3, #-128] @ 0xffffff80 │ │ │ │ + vldr d4, [r3, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d5, d4, d3 │ │ │ │ vnmls.f64 d5, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d6 │ │ │ │ - vstr d5, [lr] │ │ │ │ - vstr d7, [ip] │ │ │ │ - vldr d5, [r3, #-72] @ 0xffffffb8 │ │ │ │ + vstmia lr!, {d5} │ │ │ │ + vstr d7, [r6] │ │ │ │ vldr d7, [r3, #-80] @ 0xffffffb0 │ │ │ │ + vldr d5, [r3, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d6, d5, d8 │ │ │ │ vnmls.f64 d6, d7, d9 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmla.f64 d7, d5, d9 │ │ │ │ - vstr d6, [r2] │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ - vstr d7, [r4] │ │ │ │ - adds r2, #1 │ │ │ │ - str r2, [sp, #128] @ 0x80 │ │ │ │ - ldrd r4, r2, [sp, #128] @ 0x80 │ │ │ │ - cmp r2, r4 │ │ │ │ - bne.w 6e6e0 │ │ │ │ - add sp, #28 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vstr d7, [r5] │ │ │ │ + ldr r5, [sp, #124] @ 0x7c │ │ │ │ + cmp r5, r4 │ │ │ │ + bne.w 73db4 │ │ │ │ + add sp, #20 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r3, r4, #3 │ │ │ │ - negs r5, r7 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - rsb r9, sl, #0 │ │ │ │ - negs r3, r3 │ │ │ │ - vldr d15, [pc, #440] @ 6ea40 │ │ │ │ - str r3, [sp, #20] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ + vldr d15, [pc, #436] @ 74118 │ │ │ │ + add.w r5, r0, r6 │ │ │ │ + vldr d13, [pc, #444] @ 74128 │ │ │ │ + rsb r3, r7, #0 │ │ │ │ + mov lr, r7 │ │ │ │ + vldr d14, [pc, #428] @ 74120 │ │ │ │ + strd r3, r9, [sp, #8] │ │ │ │ add.w r3, r2, #64 @ 0x40 │ │ │ │ - vldr d13, [pc, #448] @ 6ea50 │ │ │ │ - vldr d14, [pc, #436] @ 6ea48 │ │ │ │ - adds r2, r0, r7 │ │ │ │ + add.w r2, r1, r6 │ │ │ │ vldr d7, [r1] │ │ │ │ - adds r4, r1, r7 │ │ │ │ - ldr r6, [sp, #4] │ │ │ │ + add.w r7, r0, ip │ │ │ │ + add.w r9, r2, ip │ │ │ │ + add.w r8, r7, ip │ │ │ │ + add.w sl, r5, ip │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + add.w r3, r3, #64 @ 0x40 │ │ │ │ + vldr d3, [r2] │ │ │ │ vldr d0, [r0] │ │ │ │ - adds r3, #64 @ 0x40 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - vldr d3, [r4] │ │ │ │ - add r4, r6 │ │ │ │ - add.w ip, r4, r5 │ │ │ │ - vmov.f64 d10, d0 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add r2, sl │ │ │ │ - add.w lr, r2, r5 │ │ │ │ - add.w r8, ip, r5 │ │ │ │ - vldr d1, [r4] │ │ │ │ - add.w fp, lr, r5 │ │ │ │ + vldr d7, [r7] │ │ │ │ + ldr r6, [sp, #12] │ │ │ │ + vmov.f64 d10, d0 │ │ │ │ + vldr d2, [sl] │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d2, [lr] │ │ │ │ + add r6, r1 │ │ │ │ + sub.w fp, r6, ip │ │ │ │ + vldr d1, [r6] │ │ │ │ vmul.f64 d3, d7, d14 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vmla.f64 d3, d6, d13 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vmov.f64 d5, #80 @ 0x3e800000 0.250 │ │ │ │ + vmla.f64 d3, d6, d13 │ │ │ │ vnmls.f64 d7, d6, d14 │ │ │ │ - vldr d6, [r2] │ │ │ │ - vmul.f64 d9, d9, d15 │ │ │ │ + vldr d6, [r8] │ │ │ │ vmls.f64 d10, d4, d5 │ │ │ │ + vmul.f64 d9, d9, d15 │ │ │ │ vadd.f64 d0, d0, d4 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ - vldr d3, [ip] │ │ │ │ + vstr d3, [sp] │ │ │ │ + vldr d3, [r9] │ │ │ │ vsub.f64 d5, d3, d6 │ │ │ │ vadd.f64 d3, d3, d6 │ │ │ │ - vldr d6, [r8] │ │ │ │ + vldr d6, [fp] │ │ │ │ vstr d0, [r0] │ │ │ │ + add r0, lr │ │ │ │ vsub.f64 d8, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vsub.f64 d12, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vmul.f64 d2, d6, d13 │ │ │ │ vmul.f64 d11, d6, d14 │ │ │ │ - vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ vmov.f64 d8, d1 │ │ │ │ - vmla.f64 d11, d3, d13 │ │ │ │ + vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ vmls.f64 d8, d5, d6 │ │ │ │ vmul.f64 d12, d12, d15 │ │ │ │ vnmls.f64 d2, d3, d14 │ │ │ │ - vsub.f64 d6, d10, d9 │ │ │ │ vadd.f64 d1, d1, d5 │ │ │ │ + vsub.f64 d6, d10, d9 │ │ │ │ + vmla.f64 d11, d3, d13 │ │ │ │ vadd.f64 d9, d9, d10 │ │ │ │ vstr d1, [r1] │ │ │ │ - vldr d1, [r3, #-104] @ 0xffffff98 │ │ │ │ - vsub.f64 d4, d8, d12 │ │ │ │ vldr d3, [r3, #-112] @ 0xffffff90 │ │ │ │ + vsub.f64 d4, d8, d12 │ │ │ │ + vldr d1, [r3, #-104] @ 0xffffff98 │ │ │ │ + vadd.f64 d12, d12, d8 │ │ │ │ vsub.f64 d5, d6, d2 │ │ │ │ vadd.f64 d6, d2, d6 │ │ │ │ - vadd.f64 d12, d12, d8 │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vnmls.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d5, d2, d3 │ │ │ │ - vstr d4, [fp] │ │ │ │ - vstr d5, [r8] │ │ │ │ - vldr d3, [r3, #-88] @ 0xffffffa8 │ │ │ │ + vstr d4, [r7] │ │ │ │ + vstr d5, [fp] │ │ │ │ vldr d4, [r3, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r3, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d5, d7, d3 │ │ │ │ vnmls.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d9, d11 │ │ │ │ vadd.f64 d9, d11, d9 │ │ │ │ - vstr d5, [lr] │ │ │ │ - add lr, r9 │ │ │ │ - vstr d6, [ip] │ │ │ │ - add ip, r9 │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - vldr d3, [r3, #-120] @ 0xffffff88 │ │ │ │ + vstr d5, [sl] │ │ │ │ + vstr d6, [r9] │ │ │ │ + vldr d6, [sp] │ │ │ │ vldr d4, [r3, #-128] @ 0xffffff80 │ │ │ │ + vldr d3, [r3, #-120] @ 0xffffff88 │ │ │ │ vadd.f64 d5, d6, d12 │ │ │ │ vsub.f64 d12, d12, d6 │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ vnmls.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ - vstr d6, [lr] │ │ │ │ - vstr d7, [ip] │ │ │ │ - vldr d5, [r3, #-72] @ 0xffffffb8 │ │ │ │ + vstr d6, [r5] │ │ │ │ + add r5, lr │ │ │ │ + vstr d7, [r2] │ │ │ │ + sub.w r2, r2, lr │ │ │ │ vldr d6, [r3, #-80] @ 0xffffffb0 │ │ │ │ + vldr d5, [r3, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d7, d12, d5 │ │ │ │ vnmls.f64 d7, d9, d6 │ │ │ │ vmul.f64 d9, d9, d5 │ │ │ │ vmla.f64 d9, d12, d6 │ │ │ │ - vstr d7, [r2] │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ - vstr d9, [r4] │ │ │ │ - adds r2, #1 │ │ │ │ - str r2, [sp, #128] @ 0x80 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - add r0, r2 │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ - add r1, r2 │ │ │ │ - ldrd r4, r2, [sp, #128] @ 0x80 │ │ │ │ - cmp r2, r4 │ │ │ │ - bne.w 6e896 │ │ │ │ - add sp, #28 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ - b.w ff517172 │ │ │ │ - b.n 6f136 │ │ │ │ + vstr d7, [r8] │ │ │ │ + vstr d9, [r6] │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ + add r1, r6 │ │ │ │ + ldr r6, [sp, #124] @ 0x7c │ │ │ │ + cmp r6, r4 │ │ │ │ + bne.w 73f82 │ │ │ │ + b.n 73f40 │ │ │ │ + b.w ff51c84a │ │ │ │ + b.n 7480e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ │ │ │ │ -0006ea58 : │ │ │ │ - ldr r2, [pc, #8] @ (6ea64 ) │ │ │ │ - ldr r1, [pc, #12] @ (6ea68 ) │ │ │ │ +00074130 : │ │ │ │ + ldr r2, [pc, #8] @ (7413c ) │ │ │ │ + ldr r1, [pc, #12] @ (74140 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - eors.w r0, r8, #2 │ │ │ │ - ldc2 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ + lsrs r0, r0, #7 │ │ │ │ + movs r3, r0 │ │ │ │ + ldc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - movs r6, #80 @ 0x50 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #52 @ 0x34 │ │ │ │ - ldr.w r8, [sp, #152] @ 0x98 │ │ │ │ - ldr r5, [sp, #160] @ 0xa0 │ │ │ │ - add.w r4, r8, #4294967295 @ 0xffffffff │ │ │ │ - mla r2, r6, r4, r2 │ │ │ │ - ldr r4, [sp, #156] @ 0x9c │ │ │ │ - cmp r8, r4 │ │ │ │ - bge.w 6ec94 │ │ │ │ - mov.w sl, #24 │ │ │ │ - lsls r6, r3, #3 │ │ │ │ - lsls r4, r3, #4 │ │ │ │ - mov.w r9, r3, lsl #5 │ │ │ │ - cmp r5, #1 │ │ │ │ - str r6, [sp, #36] @ 0x24 │ │ │ │ - mul.w sl, sl, r3 │ │ │ │ - bne.w 6eca8 │ │ │ │ - add.w r3, r2, #80 @ 0x50 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - rsb sl, sl, #0 │ │ │ │ - vldr d10, [pc, #488] @ 6eca0 │ │ │ │ - negs r6, r2 │ │ │ │ + sub sp, #44 @ 0x2c │ │ │ │ + ldrd r5, r6, [sp, #144] @ 0x90 │ │ │ │ + ldr r4, [sp, #152] @ 0x98 │ │ │ │ + add.w r5, r5, #4294967295 @ 0xffffffff │ │ │ │ + add.w r5, r5, r5, lsl #2 │ │ │ │ + add.w r2, r2, r5, lsl #4 │ │ │ │ + ldr r5, [sp, #144] @ 0x90 │ │ │ │ + cmp r5, r6 │ │ │ │ + bge.w 7437e │ │ │ │ + mov.w ip, r3, lsl #4 │ │ │ │ + cmp r4, #1 │ │ │ │ + mov.w r5, r3, lsl #3 │ │ │ │ + mov.w r3, r3, lsl #5 │ │ │ │ + str r3, [sp, #32] │ │ │ │ + bne.w 743a8 │ │ │ │ + vldr d10, [pc, #524] @ 743a0 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - str r0, [sp, #0] │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - adds r7, r1, r4 │ │ │ │ - ldr r0, [sp, #36] @ 0x24 │ │ │ │ - add.w r8, r8, #1 │ │ │ │ - adds r3, #80 @ 0x50 │ │ │ │ - vldr d13, [r7] │ │ │ │ - add r7, r6 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add r2, r4 │ │ │ │ - add.w ip, r2, r6 │ │ │ │ - vldr d6, [r2] │ │ │ │ + add.w r3, r2, #80 @ 0x50 │ │ │ │ + add.w lr, r1, r5 │ │ │ │ + add.w r2, r0, r5 │ │ │ │ + add.w r4, r1, ip │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r5, r0, ip │ │ │ │ + add.w fp, r2, ip │ │ │ │ + add.w sl, lr, ip │ │ │ │ + vldr d13, [r4] │ │ │ │ + add.w r8, r4, ip │ │ │ │ + add.w r9, r5, ip │ │ │ │ + add.w r3, r3, #80 @ 0x50 │ │ │ │ + vldr d6, [r5] │ │ │ │ + vldr d2, [r2] │ │ │ │ vadd.f64 d7, d13, d5 │ │ │ │ vsub.f64 d13, d5, d13 │ │ │ │ vldr d5, [r1] │ │ │ │ - vldr d2, [ip] │ │ │ │ - add ip, r4 │ │ │ │ - add.w lr, ip, r4 │ │ │ │ + ldr r7, [sp, #32] │ │ │ │ + vldr d8, [r8] │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ - add r7, r9 │ │ │ │ - subs r5, r7, r4 │ │ │ │ - add.w fp, r5, r0 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ + vldr d5, [lr] │ │ │ │ + add.w r6, lr, r7 │ │ │ │ + add r7, r2 │ │ │ │ + str r6, [sp, #16] │ │ │ │ vadd.f64 d3, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vldr d8, [fp] │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ + vldr d3, [r9] │ │ │ │ vadd.f64 d14, d5, d6 │ │ │ │ vsub.f64 d1, d6, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ + vldr d5, [r6] │ │ │ │ + mov r6, r1 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ vmul.f64 d12, d4, d10 │ │ │ │ - vldr d4, [ip] │ │ │ │ + vldr d4, [fp] │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ vadd.f64 d9, d14, d13 │ │ │ │ vmls.f64 d13, d14, d0 │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r5] │ │ │ │ + vldr d5, [sl] │ │ │ │ + vstr d4, [sp, #8] │ │ │ │ + vldr d4, [r7] │ │ │ │ vstr d1, [sp, #24] │ │ │ │ - vstr d4, [sp, #16] │ │ │ │ - vldr d4, [lr] │ │ │ │ - add lr, r6 │ │ │ │ - vldr d3, [lr] │ │ │ │ vsub.f64 d1, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vsub.f64 d5, d8, d3 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vadd.f64 d11, d5, d1 │ │ │ │ vadd.f64 d15, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vadd.f64 d4, d2, d7 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vmls.f64 d7, d2, d0 │ │ │ │ vmul.f64 d15, d15, d10 │ │ │ │ vstmia r0!, {d4} │ │ │ │ vadd.f64 d4, d11, d6 │ │ │ │ - str r0, [sp, #0] │ │ │ │ - mov r0, r1 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ vmls.f64 d6, d11, d0 │ │ │ │ + vstr d3, [sp] │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ - subs r1, #8 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ + vstr d4, [r6] │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ vldr d8, [r3, #-128] @ 0xffffff80 │ │ │ │ - vsub.f64 d1, d4, d3 │ │ │ │ - vldr d4, [r3, #-120] @ 0xffffff88 │ │ │ │ vsub.f64 d2, d6, d12 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ + vsub.f64 d1, d4, d3 │ │ │ │ + vldr d4, [r3, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d1 │ │ │ │ vnmls.f64 d3, d8, d9 │ │ │ │ - vstr d3, [ip] │ │ │ │ - vstr d4, [r5] │ │ │ │ + vmla.f64 d4, d8, d1 │ │ │ │ + vstr d3, [fp] │ │ │ │ + vstr d4, [sl] │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ - vldr d1, [r3, #-136] @ 0xffffff78 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [r3, #-144] @ 0xffffff70 │ │ │ │ - add r5, r6 │ │ │ │ + vldr d1, [r3, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d3, d1, d2 │ │ │ │ vnmls.f64 d3, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d1, d4 │ │ │ │ - vstr d3, [r2] │ │ │ │ - add r2, r4 │ │ │ │ - vstr d5, [r5] │ │ │ │ - add r5, r4 │ │ │ │ - vldr d3, [r3, #-104] @ 0xffffff98 │ │ │ │ + vstr d3, [r5] │ │ │ │ + vstr d5, [r4] │ │ │ │ + mov r4, lr │ │ │ │ + sub.w lr, lr, #8 │ │ │ │ vldr d5, [r3, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r3, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d4, d3, d6 │ │ │ │ vnmls.f64 d4, d5, d7 │ │ │ │ vmul.f64 d5, d5, d6 │ │ │ │ vmla.f64 d5, d3, d7 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add r2, sl │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vldr d7, [sp, #16] │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ - vmla.f64 d7, d3, d0 │ │ │ │ - vstr d5, [r5] │ │ │ │ + vstr d4, [r9] │ │ │ │ + vstr d5, [r8] │ │ │ │ vsub.f64 d5, d13, d15 │ │ │ │ - vldr d2, [r3, #-160] @ 0xffffff60 │ │ │ │ - add r5, sl │ │ │ │ vadd.f64 d13, d13, d15 │ │ │ │ + vldr d7, [sp, #8] │ │ │ │ + vldr d3, [sp] │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ + vldr d2, [r3, #-160] @ 0xffffff60 │ │ │ │ + vmla.f64 d7, d3, d0 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r3, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d3, d6, d4 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ - vmla.f64 d6, d2, d4 │ │ │ │ vnmls.f64 d3, d2, d5 │ │ │ │ - vstr d3, [r2] │ │ │ │ - add r2, r9 │ │ │ │ - vstr d6, [r5] │ │ │ │ - vldr d6, [r3, #-88] @ 0xffffffa8 │ │ │ │ + vmla.f64 d6, d2, d4 │ │ │ │ + vstmia r2!, {d3} │ │ │ │ + vstr d6, [r4] │ │ │ │ vldr d4, [r3, #-96] @ 0xffffffa0 │ │ │ │ + vldr d6, [r3, #-88] @ 0xffffffa8 │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ vmul.f64 d5, d6, d7 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ - vmla.f64 d6, d4, d7 │ │ │ │ vnmls.f64 d5, d4, d13 │ │ │ │ - vstr d5, [r2] │ │ │ │ - ldr r2, [sp, #156] @ 0x9c │ │ │ │ - vstr d6, [r7] │ │ │ │ - cmp r2, r8 │ │ │ │ - bne.w 6eac0 │ │ │ │ - add sp, #52 @ 0x34 │ │ │ │ + vmla.f64 d6, d4, d7 │ │ │ │ + vstr d5, [r7] │ │ │ │ + vstr d6, [r4] │ │ │ │ + ldr r4, [sp, #144] @ 0x90 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + str r4, [sp, #144] @ 0x90 │ │ │ │ + ldrd r5, r4, [sp, #144] @ 0x90 │ │ │ │ + cmp r4, r5 │ │ │ │ + bne.w 741a4 │ │ │ │ + add sp, #44 @ 0x2c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ - ldr r4, [pc, #680] @ (6ef4c ) │ │ │ │ + nop.w │ │ │ │ + ldr r4, [pc, #680] @ (7464c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - lsls r3, r5, #3 │ │ │ │ - negs r6, r6 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ - rsb sl, sl, #0 │ │ │ │ - negs r3, r3 │ │ │ │ - vldr d10, [pc, #-24] @ 6eca0 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ - add.w r3, r2, #80 @ 0x50 │ │ │ │ + mov.w r3, r4, lsl #3 │ │ │ │ + vldr d10, [pc, #-16] @ 743a0 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - adds r7, r1, r4 │ │ │ │ + add.w r4, r1, r5 │ │ │ │ + add.w fp, r0, r5 │ │ │ │ + str r3, [sp, #24] │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str r3, [sp, #36] @ 0x24 │ │ │ │ + add.w r3, r2, #80 @ 0x50 │ │ │ │ + add.w r2, r1, ip │ │ │ │ vldr d5, [r0] │ │ │ │ - adds r2, r0, r4 │ │ │ │ + add.w r5, r0, ip │ │ │ │ + add.w sl, fp, ip │ │ │ │ + add.w r9, r4, ip │ │ │ │ + vldr d13, [r2] │ │ │ │ + add.w lr, r2, ip │ │ │ │ + add.w r8, r5, ip │ │ │ │ + add.w r3, r3, #80 @ 0x50 │ │ │ │ vldr d6, [r1] │ │ │ │ - add.w ip, r2, r6 │ │ │ │ - add.w r8, r8, #1 │ │ │ │ - vldr d13, [r7] │ │ │ │ - add r7, r6 │ │ │ │ - add.w r5, r7, r9 │ │ │ │ - str r5, [sp, #16] │ │ │ │ - vldr d2, [ip] │ │ │ │ - add ip, r4 │ │ │ │ + vldr d2, [fp] │ │ │ │ vadd.f64 d7, d5, d13 │ │ │ │ vsub.f64 d13, d5, d13 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add.w lr, ip, r4 │ │ │ │ - adds r3, #80 @ 0x50 │ │ │ │ + vldr d5, [r5] │ │ │ │ + ldr r7, [sp, #32] │ │ │ │ + vldr d8, [r8] │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - ldr r7, [sp, #36] @ 0x24 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r6, r4, r7 │ │ │ │ + add r7, fp │ │ │ │ vadd.f64 d3, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vadd.f64 d2, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ + vldr d3, [lr] │ │ │ │ vadd.f64 d14, d5, d6 │ │ │ │ vsub.f64 d1, d5, d6 │ │ │ │ - vldr d5, [ip] │ │ │ │ + vldr d5, [sl] │ │ │ │ vmul.f64 d12, d4, d10 │ │ │ │ - vldr d4, [r5] │ │ │ │ - subs r5, r5, r4 │ │ │ │ + vldr d4, [r6] │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ - add.w fp, r5, r7 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ vsub.f64 d6, d4, d5 │ │ │ │ - vldr d5, [lr] │ │ │ │ - add lr, r6 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vldr d3, [fp] │ │ │ │ - vldr d8, [lr] │ │ │ │ - vstr d1, [sp, #24] │ │ │ │ + vldr d5, [r7] │ │ │ │ + vldr d4, [r9] │ │ │ │ + vstr d1, [sp, #16] │ │ │ │ + vstr d9, [sp] │ │ │ │ vsub.f64 d1, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vstr d9, [sp] │ │ │ │ vsub.f64 d5, d3, d8 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vadd.f64 d8, d13, d14 │ │ │ │ vmls.f64 d13, d14, d0 │ │ │ │ vadd.f64 d11, d1, d5 │ │ │ │ vadd.f64 d15, d4, d3 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vadd.f64 d4, d7, d2 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vmls.f64 d7, d2, d0 │ │ │ │ vmul.f64 d15, d15, d10 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ vstr d4, [r0] │ │ │ │ vadd.f64 d4, d6, d11 │ │ │ │ vmls.f64 d6, d11, d0 │ │ │ │ + vstr d3, [sp, #8] │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vstr d4, [r1] │ │ │ │ vsub.f64 d4, d9, d3 │ │ │ │ - vldr d1, [r3, #-120] @ 0xffffff88 │ │ │ │ vldr d9, [r3, #-128] @ 0xffffff80 │ │ │ │ - vmul.f64 d3, d4, d1 │ │ │ │ - vmul.f64 d4, d4, d9 │ │ │ │ + vldr d1, [r3, #-120] @ 0xffffff88 │ │ │ │ vsub.f64 d2, d6, d12 │ │ │ │ - vmla.f64 d4, d8, d1 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ + vmul.f64 d3, d4, d1 │ │ │ │ + vmul.f64 d4, d4, d9 │ │ │ │ vnmls.f64 d3, d8, d9 │ │ │ │ - vstr d3, [ip] │ │ │ │ - vstr d4, [r5] │ │ │ │ + vmla.f64 d4, d8, d1 │ │ │ │ + vstr d3, [sl] │ │ │ │ + vstr d4, [r9] │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ - vldr d1, [r3, #-136] @ 0xffffff78 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ vldr d3, [r3, #-144] @ 0xffffff70 │ │ │ │ - add r5, r6 │ │ │ │ + vldr d1, [r3, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ vnmls.f64 d5, d4, d3 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ vmla.f64 d4, d2, d3 │ │ │ │ - vstr d5, [r2] │ │ │ │ - add r2, r4 │ │ │ │ - vstr d4, [r5] │ │ │ │ - add r5, r4 │ │ │ │ - vldr d3, [r3, #-104] @ 0xffffff98 │ │ │ │ + vstr d5, [r5] │ │ │ │ + vstr d4, [r2] │ │ │ │ vldr d4, [r3, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r3, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d5, [r8] │ │ │ │ vsub.f64 d5, d13, d15 │ │ │ │ - vstr d7, [r5] │ │ │ │ - add r2, sl │ │ │ │ - vldr d7, [sp] │ │ │ │ - add r5, sl │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ vadd.f64 d13, d15, d13 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ + vstr d7, [lr] │ │ │ │ + vldr d7, [sp] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ vldr d2, [r3, #-160] @ 0xffffff60 │ │ │ │ vmla.f64 d7, d3, d0 │ │ │ │ vldr d3, [r3, #-152] @ 0xffffff68 │ │ │ │ + ldr r5, [sp, #36] @ 0x24 │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ + add r1, r5 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ + str r2, [sp, #144] @ 0x90 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + ldr r5, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d5, d3 │ │ │ │ + add r0, r2 │ │ │ │ vnmls.f64 d4, d5, d2 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add r2, r9 │ │ │ │ - vstr d6, [r5] │ │ │ │ - vldr d5, [r3, #-88] @ 0xffffffa8 │ │ │ │ + vmla.f64 d6, d5, d3 │ │ │ │ + vstr d4, [fp] │ │ │ │ + add fp, r2 │ │ │ │ + vstr d6, [r4] │ │ │ │ + sub.w r4, r4, r2 │ │ │ │ vldr d4, [r3, #-96] @ 0xffffffa0 │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ + vldr d5, [r3, #-88] @ 0xffffffa8 │ │ │ │ + ldr r2, [sp, #148] @ 0x94 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vmla.f64 d7, d13, d5 │ │ │ │ + cmp r2, r5 │ │ │ │ vnmls.f64 d6, d13, d4 │ │ │ │ - vstr d6, [r2] │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - vstr d7, [r5] │ │ │ │ - add r0, r2 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ - add r1, r2 │ │ │ │ - ldr r2, [sp, #156] @ 0x9c │ │ │ │ - cmp r2, r8 │ │ │ │ - bne.w 6ecc2 │ │ │ │ - add sp, #52 @ 0x34 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + vmla.f64 d7, d13, d5 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vstr d7, [r6] │ │ │ │ + bne.w 743c8 │ │ │ │ + b.n 7437e │ │ │ │ + nop │ │ │ │ │ │ │ │ -0006eea0 : │ │ │ │ - ldr r2, [pc, #8] @ (6eeac ) │ │ │ │ - ldr r1, [pc, #12] @ (6eeb0 ) │ │ │ │ +000745a0 : │ │ │ │ + ldr r2, [pc, #8] @ (745ac ) │ │ │ │ + ldr r1, [pc, #12] @ (745b0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - stc 0, cr0, [r0], {2} │ │ │ │ - @ instruction: 0xfbc7ffff │ │ │ │ + lsls r0, r0, #22 │ │ │ │ + movs r3, r0 │ │ │ │ + sdiv pc, pc, pc │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #92 @ 0x5c │ │ │ │ - ldrd r9, r4, [sp, #192] @ 0xc0 │ │ │ │ - cmp r9, r4 │ │ │ │ - bge.w 6f206 │ │ │ │ - movs r4, #24 │ │ │ │ - lsls r5, r3, #3 │ │ │ │ - mov.w sl, r3, lsl #4 │ │ │ │ - rsb r8, r5, #0 │ │ │ │ - rsb sl, sl, #0 │ │ │ │ - vldr d8, [pc, #816] @ 6f210 │ │ │ │ - mul.w r4, r4, r3 │ │ │ │ - vldr d15, [pc, #816] @ 6f218 │ │ │ │ - str r4, [sp, #72] @ 0x48 │ │ │ │ - lsls r4, r3, #5 │ │ │ │ + sub sp, #100 @ 0x64 │ │ │ │ + ldrd r4, r5, [sp, #200] @ 0xc8 │ │ │ │ + cmp r4, r5 │ │ │ │ + bge.w 7493a │ │ │ │ + mov.w r4, r3, lsl #3 │ │ │ │ + vldr d8, [pc, #884] @ 74958 │ │ │ │ + mov.w r5, r3, lsl #4 │ │ │ │ + str r1, [sp, #24] │ │ │ │ + mov.w ip, r3, lsl #5 │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ + add.w lr, r0, r4 │ │ │ │ + vldr d15, [pc, #872] @ 74960 │ │ │ │ + vldr d14, [pc, #876] @ 74968 │ │ │ │ + mov.w r7, r3, lsl #3 │ │ │ │ + vldr d13, [pc, #876] @ 74970 │ │ │ │ + rsb r3, r7, #0 │ │ │ │ + vldr d12, [pc, #876] @ 74978 │ │ │ │ + strd r5, r3, [sp, #88] @ 0x58 │ │ │ │ + add.w r5, lr, r4 │ │ │ │ ldr r3, [sp, #200] @ 0xc8 │ │ │ │ - rsb fp, r4, #0 │ │ │ │ - vldr d14, [pc, #812] @ 6f220 │ │ │ │ - vldr d13, [pc, #816] @ 6f228 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ - negs r3, r3 │ │ │ │ - str r3, [sp, #84] @ 0x54 │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - vldr d12, [pc, #808] @ 6f230 │ │ │ │ - str r4, [sp, #76] @ 0x4c │ │ │ │ - mla r2, r3, r9, r2 │ │ │ │ - adds r3, r0, r5 │ │ │ │ - vldr d7, [r1] │ │ │ │ - adds r4, r1, r5 │ │ │ │ - vldr d0, [pc, #800] @ 6f238 │ │ │ │ - ldr r6, [sp, #76] @ 0x4c │ │ │ │ - add.w r9, r9, #1 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, r5 │ │ │ │ - adds r2, #96 @ 0x60 │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add.w r3, r2, r3, lsl #5 │ │ │ │ + add.w r2, r1, r4 │ │ │ │ + add.w r6, r2, r4 │ │ │ │ + mov r4, r7 │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ + add.w r1, r5, ip │ │ │ │ + add.w fp, r0, ip │ │ │ │ + add.w r3, r3, #96 @ 0x60 │ │ │ │ + vldr d5, [lr] │ │ │ │ + vldr d6, [r5] │ │ │ │ + vldr d7, [r7] │ │ │ │ + ldr r7, [sp, #88] @ 0x58 │ │ │ │ + vldr d4, [r6] │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ - vldr d6, [r3] │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - add r3, r5 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add r4, r5 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r9, lr, r7 │ │ │ │ + add.w r7, r6, ip │ │ │ │ + vldr d0, [pc, #800] @ 74980 │ │ │ │ + str r7, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - vldr d4, [r4] │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add r4, r6 │ │ │ │ - ldr r6, [sp, #72] @ 0x48 │ │ │ │ - add.w ip, r4, r8 │ │ │ │ + vldr d7, [r9] │ │ │ │ vadd.f64 d9, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - add r3, r6 │ │ │ │ - add.w r6, ip, r8 │ │ │ │ - add.w lr, r3, r8 │ │ │ │ - add.w r7, r6, r8 │ │ │ │ vmul.f64 d4, d7, d0 │ │ │ │ vmla.f64 d4, d5, d8 │ │ │ │ vmls.f64 d4, d6, d15 │ │ │ │ - vstr d4, [sp, #24] │ │ │ │ + vstr d4, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d4, d6, d0 │ │ │ │ vmla.f64 d4, d5, d15 │ │ │ │ vmov.f64 d1, d4 │ │ │ │ - vldr d4, [r6] │ │ │ │ vmla.f64 d1, d7, d8 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vnmls.f64 d7, d5, d0 │ │ │ │ vmls.f64 d7, d6, d8 │ │ │ │ vldr d6, [r0] │ │ │ │ + vstr d1, [sp, #48] @ 0x30 │ │ │ │ + vldr d1, [fp] │ │ │ │ vmla.f64 d6, d9, d14 │ │ │ │ - vstr d1, [sp, #32] │ │ │ │ - vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vstr d7, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d7, d2, d12 │ │ │ │ vmla.f64 d7, d3, d13 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vldr d6, [r0] │ │ │ │ vmul.f64 d7, d3, d12 │ │ │ │ - vmla.f64 d6, d2, d14 │ │ │ │ vmla.f64 d7, d9, d13 │ │ │ │ + vmla.f64 d6, d2, d14 │ │ │ │ vstr d5, [sp] │ │ │ │ - vldr d5, [ip] │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ vldr d6, [r0] │ │ │ │ vmul.f64 d7, d2, d13 │ │ │ │ - vmla.f64 d6, d3, d14 │ │ │ │ vmla.f64 d7, d9, d12 │ │ │ │ - vstr d10, [sp, #48] @ 0x30 │ │ │ │ + vmla.f64 d6, d3, d14 │ │ │ │ + vstr d10, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r2, ip │ │ │ │ + vldr d5, [r7] │ │ │ │ vstr d6, [sp, #8] │ │ │ │ - vldr d6, [r3] │ │ │ │ + str r7, [sp, #32] │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w sl, r7, ip │ │ │ │ + add.w r7, lr, ip │ │ │ │ + str r7, [sp, #28] │ │ │ │ vsub.f64 d10, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vldr d6, [lr] │ │ │ │ + vldr d6, [r7] │ │ │ │ + ldr r7, [sp, #88] @ 0x58 │ │ │ │ + vldr d4, [sl] │ │ │ │ + add.w r8, r2, r7 │ │ │ │ vsub.f64 d11, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, lr, r8 │ │ │ │ - vldr d1, [r7] │ │ │ │ + vldr d6, [r8] │ │ │ │ vsub.f64 d0, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vldr d1, [pc, #536] @ 6f238 │ │ │ │ + vldr d1, [pc, #576] @ 74980 │ │ │ │ vmul.f64 d1, d6, d1 │ │ │ │ vstr d0, [sp, #16] │ │ │ │ vnmls.f64 d1, d4, d15 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ - vldr d1, [pc, #516] @ 6f238 │ │ │ │ + vldr d1, [pc, #556] @ 74980 │ │ │ │ vmls.f64 d0, d5, d8 │ │ │ │ vmul.f64 d1, d4, d1 │ │ │ │ vmla.f64 d1, d5, d15 │ │ │ │ vmla.f64 d1, d6, d8 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vmla.f64 d6, d4, d8 │ │ │ │ - vldr d4, [pc, #488] @ 6f238 │ │ │ │ + vldr d4, [pc, #528] @ 74980 │ │ │ │ + vstr d1, [sp, #72] @ 0x48 │ │ │ │ vmls.f64 d6, d5, d4 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ - vstr d1, [sp, #56] @ 0x38 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - vmla.f64 d5, d1, d14 │ │ │ │ - vstr d6, [sp, #64] @ 0x40 │ │ │ │ + vstr d6, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d6, d10, d12 │ │ │ │ + vldr d1, [sp, #16] │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ vmla.f64 d6, d11, d13 │ │ │ │ + vmla.f64 d5, d1, d14 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vmul.f64 d6, d11, d12 │ │ │ │ - vmla.f64 d6, d1, d13 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ + vmla.f64 d6, d1, d13 │ │ │ │ vmla.f64 d5, d11, d14 │ │ │ │ vstr d4, [sp, #16] │ │ │ │ vmov.f64 d4, d7 │ │ │ │ - vmla.f64 d4, d10, d14 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ + vmla.f64 d4, d10, d14 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ + vldr d11, [sp, #80] @ 0x50 │ │ │ │ + vadd.f64 d7, d7, d1 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vmul.f64 d6, d10, d13 │ │ │ │ - vmla.f64 d6, d1, d12 │ │ │ │ - vadd.f64 d7, d7, d1 │ │ │ │ vmov.f64 d10, d0 │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d6, d1, d12 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ vldr d5, [r0] │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ + vsub.f64 d2, d6, d0 │ │ │ │ + vadd.f64 d6, d0, d6 │ │ │ │ + vldr d0, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ + vldr d9, [sp, #56] @ 0x38 │ │ │ │ vstr d5, [r0] │ │ │ │ - vstr d7, [r1] │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vldr d1, [r2, #-136] @ 0xffffff78 │ │ │ │ - vldr d9, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d7, d3, d0 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ - vldr d3, [r2, #-144] @ 0xffffff70 │ │ │ │ - vldr d11, [sp, #64] @ 0x40 │ │ │ │ - vsub.f64 d2, d6, d0 │ │ │ │ - vadd.f64 d6, d0, d6 │ │ │ │ - vldr d0, [sp, #56] @ 0x38 │ │ │ │ + add r0, r4 │ │ │ │ + vstr d7, [r7] │ │ │ │ + vsub.f64 d7, d3, d10 │ │ │ │ + vldr d3, [r3, #-144] @ 0xffffff70 │ │ │ │ + vldr d1, [r3, #-136] @ 0xffffff78 │ │ │ │ + ldr r7, [sp, #36] @ 0x24 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ vnmls.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d7, d2, d3 │ │ │ │ vldr d2, [sp, #16] │ │ │ │ - vadd.f64 d2, d9, d2 │ │ │ │ - vstr d5, [r7] │ │ │ │ - add r7, sl │ │ │ │ - vstr d7, [r6] │ │ │ │ - add r6, sl │ │ │ │ - vldr d1, [r2, #-168] @ 0xffffff58 │ │ │ │ + vstr d5, [fp] │ │ │ │ vldr d5, [sp] │ │ │ │ - vldr d3, [r2, #-176] @ 0xffffff50 │ │ │ │ + vadd.f64 d2, d9, d2 │ │ │ │ + vstr d7, [sl] │ │ │ │ + vldr d3, [r3, #-176] @ 0xffffff50 │ │ │ │ vadd.f64 d7, d5, d11 │ │ │ │ + vldr d1, [r3, #-168] @ 0xffffff58 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ vnmls.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ + vldr d1, [sp, #48] @ 0x30 │ │ │ │ vmla.f64 d7, d2, d3 │ │ │ │ vldr d3, [sp, #8] │ │ │ │ - vldr d1, [sp, #32] │ │ │ │ - vstr d5, [r7] │ │ │ │ - add r7, r5 │ │ │ │ + vstr d5, [r5] │ │ │ │ + add r5, r4 │ │ │ │ vstr d7, [r6] │ │ │ │ vadd.f64 d7, d3, d10 │ │ │ │ - vldr d2, [r2, #-152] @ 0xffffff68 │ │ │ │ - add r6, r5 │ │ │ │ - vldr d3, [r2, #-160] @ 0xffffff60 │ │ │ │ - vldr d10, [sp, #48] @ 0x30 │ │ │ │ + sub.w r6, r6, r4 │ │ │ │ + vldr d3, [r3, #-160] @ 0xffffff60 │ │ │ │ + vldr d2, [r3, #-152] @ 0xffffff68 │ │ │ │ + vldr d10, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d5, d6, d2 │ │ │ │ vnmls.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vmla.f64 d7, d6, d3 │ │ │ │ vsub.f64 d3, d4, d1 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ - vstr d5, [r7] │ │ │ │ - vstr d7, [r6] │ │ │ │ + vstr d5, [r9] │ │ │ │ + vstr d7, [r8] │ │ │ │ vadd.f64 d7, d10, d0 │ │ │ │ - vldr d2, [r2, #-104] @ 0xffffff98 │ │ │ │ - vldr d5, [r2, #-112] @ 0xffffff90 │ │ │ │ + vldr d5, [r3, #-112] @ 0xffffff90 │ │ │ │ + vldr d2, [r3, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vmla.f64 d7, d3, d5 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vstr d7, [r7] │ │ │ │ vldr d5, [sp] │ │ │ │ - vstr d6, [r3] │ │ │ │ vldr d6, [sp, #16] │ │ │ │ - vstr d7, [r4] │ │ │ │ + vldr d2, [r3, #-120] @ 0xffffff88 │ │ │ │ vsub.f64 d7, d5, d11 │ │ │ │ - vldr d2, [r2, #-120] @ 0xffffff88 │ │ │ │ + vldr d5, [r3, #-128] @ 0xffffff80 │ │ │ │ vsub.f64 d3, d6, d9 │ │ │ │ - vldr d5, [r2, #-128] @ 0xffffff80 │ │ │ │ + ldrd r1, r7, [sp, #24] │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vmla.f64 d7, d3, d5 │ │ │ │ - vstr d6, [lr] │ │ │ │ - add lr, fp │ │ │ │ - vstr d7, [ip] │ │ │ │ + vstr d6, [r7] │ │ │ │ + ldr r7, [sp, #32] │ │ │ │ + vstr d7, [r7] │ │ │ │ vsub.f64 d7, d10, d0 │ │ │ │ - vldr d5, [r2, #-192] @ 0xffffff40 │ │ │ │ - add ip, fp │ │ │ │ - vldr d3, [r2, #-184] @ 0xffffff48 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + vldr d5, [r3, #-192] @ 0xffffff40 │ │ │ │ + vldr d3, [r3, #-184] @ 0xffffff48 │ │ │ │ + ldr r7, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ - add r0, r3 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ - add r1, r3 │ │ │ │ - ldr r3, [sp, #196] @ 0xc4 │ │ │ │ + add.w r7, r7, #1 │ │ │ │ + str r7, [sp, #200] @ 0xc8 │ │ │ │ + ldr r7, [sp, #92] @ 0x5c │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + add r1, r7 │ │ │ │ + ldr r7, [sp, #204] @ 0xcc │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ - cmp r3, r9 │ │ │ │ + str r1, [sp, #24] │ │ │ │ + ldr r1, [sp, #200] @ 0xc8 │ │ │ │ vstr d6, [lr] │ │ │ │ - vstr d7, [ip] │ │ │ │ - bne.w 6ef0e │ │ │ │ - add sp, #92 @ 0x5c │ │ │ │ + add lr, r4 │ │ │ │ + cmp r7, r1 │ │ │ │ + vstr d7, [r2] │ │ │ │ + sub.w r2, r2, r4 │ │ │ │ + bne.w 74628 │ │ │ │ + add sp, #100 @ 0x64 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ add r3, sp, #772 @ 0x304 │ │ │ │ - ldr r5, [pc, #452] @ (6f3d8 ) │ │ │ │ + ldr r5, [pc, #452] @ (74b20 ) │ │ │ │ stmia r4!, {r6, r7} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ udf #75 @ 0x4b │ │ │ │ strb r5, [r0, #20] │ │ │ │ lsls r3, r0, #19 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ @ instruction: 0xf3a03fe3 │ │ │ │ ldrb r1, [r6, r1] │ │ │ │ add r1, sp, #812 @ 0x32c │ │ │ │ - bmi.n 6f1a8 │ │ │ │ + bmi.n 748f0 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ cmp sl, r0 │ │ │ │ - b.n 6f83a │ │ │ │ + b.n 74f82 │ │ │ │ ldrb r0, [r2, #14] │ │ │ │ subs r7, #204 @ 0xcc │ │ │ │ strd r0, r5, [r9, #-352]! @ 0x160 │ │ │ │ adds r2, #156 @ 0x9c │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ │ │ │ │ -0006f240 : │ │ │ │ - ldr r2, [pc, #8] @ (6f24c ) │ │ │ │ - ldr r1, [pc, #12] @ (6f250 ) │ │ │ │ +00074988 : │ │ │ │ + ldr r2, [pc, #8] @ (74994 ) │ │ │ │ + ldr r1, [pc, #12] @ (74998 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldmdb r0, {r1} │ │ │ │ - stc2l 15, cr15, [pc], #-1020 @ 6ee58 │ │ │ │ + lsls r0, r1, #7 │ │ │ │ + movs r3, r0 │ │ │ │ + stc2 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #76 @ 0x4c │ │ │ │ - ldrd r4, r5, [sp, #176] @ 0xb0 │ │ │ │ - cmp r4, r5 │ │ │ │ - bge.w 6f53e │ │ │ │ - mov r6, r4 │ │ │ │ - movs r4, #24 │ │ │ │ - lsls r7, r3, #5 │ │ │ │ - vldr d11, [pc, #724] @ 6f548 │ │ │ │ - str r7, [sp, #48] @ 0x30 │ │ │ │ - mul.w r4, r4, r3 │ │ │ │ - str r4, [sp, #52] @ 0x34 │ │ │ │ - movs r4, #40 @ 0x28 │ │ │ │ - mul.w r5, r4, r3 │ │ │ │ - movs r4, #48 @ 0x30 │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ - lsls r5, r3, #4 │ │ │ │ - mul.w fp, r4, r3 │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - ldr r4, [sp, #52] @ 0x34 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + sub sp, #84 @ 0x54 │ │ │ │ + ldrd sl, r4, [sp, #184] @ 0xb8 │ │ │ │ + cmp sl, r4 │ │ │ │ + bge.w 74cb8 │ │ │ │ + add.w r4, r3, r3, lsl #1 │ │ │ │ + vldr d11, [pc, #780] @ 74cd8 │ │ │ │ + add.w r5, r3, r3, lsl #2 │ │ │ │ + str r1, [sp, #4] │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + mov.w fp, r3, lsl #5 │ │ │ │ + mov.w r4, r4, lsl #4 │ │ │ │ + rsb r6, fp, #0 │ │ │ │ + strd r7, r5, [sp, #68] @ 0x44 │ │ │ │ + mov.w r5, r3, lsl #4 │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ + str r4, [sp, #12] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ - negs r3, r3 │ │ │ │ + rsb r3, r3, #0 │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ - movs r3, #112 @ 0x70 │ │ │ │ - mla r2, r3, r6, r2 │ │ │ │ - negs r6, r7 │ │ │ │ - negs r3, r4 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - negs r3, r5 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ - adds r2, #112 @ 0x70 │ │ │ │ + rsb r3, sl, sl, lsl #3 │ │ │ │ + add.w r2, r2, r3, lsl #4 │ │ │ │ + rsb r3, r7, #0 │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ + rsb r3, r5, #0 │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ + add.w sl, sl, #1 │ │ │ │ + add.w r2, r2, #112 @ 0x70 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ vldr d4, [r0] │ │ │ │ - add.w ip, r1, r3 │ │ │ │ - add.w r3, r0, fp │ │ │ │ - add.w r4, ip, r5 │ │ │ │ - add.w r8, r3, r6 │ │ │ │ - add.w sl, r8, r5 │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ - vldr d7, [ip] │ │ │ │ + add.w r7, r1, r3 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ + add.w r4, r7, r5 │ │ │ │ + vldr d7, [r7] │ │ │ │ vldr d5, [r4] │ │ │ │ add r4, r6 │ │ │ │ - vldr d6, [r8] │ │ │ │ - add.w lr, sl, r7 │ │ │ │ + add.w r1, r0, r3 │ │ │ │ + add.w lr, r1, r6 │ │ │ │ + add.w r9, lr, r5 │ │ │ │ + str r1, [sp, #8] │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - vldr d8, [sl] │ │ │ │ - ldr r7, [sp, #56] @ 0x38 │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov r1, r3 │ │ │ │ + vldr d6, [lr] │ │ │ │ + vldr d8, [r9] │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ - add r4, fp │ │ │ │ + add r4, r3 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d15, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ - subs r4, r4, r7 │ │ │ │ - add.w r9, r4, r5 │ │ │ │ + add.w ip, r9, r3 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - add.w r7, r9, r5 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d2, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ + sub.w r4, r4, r3 │ │ │ │ vadd.f64 d10, d0, d15 │ │ │ │ vsub.f64 d15, d0, d15 │ │ │ │ - vstr d1, [sp, #8] │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ + add.w r8, r4, r5 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + vstr d1, [sp, #16] │ │ │ │ + vstr d5, [sp, #32] │ │ │ │ vsub.f64 d8, d7, d6 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [r4] │ │ │ │ - vsub.f64 d9, d2, d3 │ │ │ │ vadd.f64 d12, d3, d2 │ │ │ │ - vldr d2, [r9] │ │ │ │ - vldr d5, [r1] │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ - vldr d7, [lr] │ │ │ │ - add lr, fp │ │ │ │ - vstr d9, [sp, #40] @ 0x28 │ │ │ │ - vldr d1, [r7] │ │ │ │ + vsub.f64 d9, d2, d3 │ │ │ │ + vldr d2, [r8] │ │ │ │ + vldr d5, [r3] │ │ │ │ + add.w r3, r8, r5 │ │ │ │ + vldr d1, [r3] │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [ip] │ │ │ │ + add ip, r1 │ │ │ │ + vstr d8, [sp, #24] │ │ │ │ + vstr d9, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [lr] │ │ │ │ - add lr, r6 │ │ │ │ - vstr d8, [sp, #16] │ │ │ │ + vldr d6, [ip] │ │ │ │ + add ip, r6 │ │ │ │ vsub.f64 d9, d2, d6 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ - vldr d6, [lr] │ │ │ │ - add lr, r5 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add ip, r5 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [lr] │ │ │ │ + vldr d6, [ip] │ │ │ │ vadd.f64 d3, d0, d4 │ │ │ │ vsub.f64 d8, d1, d6 │ │ │ │ vadd.f64 d13, d2, d5 │ │ │ │ vadd.f64 d1, d1, d6 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ vadd.f64 d6, d9, d8 │ │ │ │ vadd.f64 d2, d10, d3 │ │ │ │ vadd.f64 d14, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vsub.f64 d3, d10, d3 │ │ │ │ vsub.f64 d8, d9, d8 │ │ │ │ - vldr d9, [sp, #40] @ 0x28 │ │ │ │ vstr d2, [r0] │ │ │ │ vadd.f64 d2, d12, d6 │ │ │ │ vsub.f64 d6, d12, d6 │ │ │ │ - vstr d2, [r1] │ │ │ │ - vldr d1, [r2, #-168] @ 0xffffff58 │ │ │ │ + vstr d2, [r3] │ │ │ │ vldr d0, [r2, #-176] @ 0xffffff50 │ │ │ │ + vldr d1, [r2, #-168] @ 0xffffff58 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ + vldr d9, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d2, d6, d1 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + vnmls.f64 d2, d3, d0 │ │ │ │ vmla.f64 d6, d3, d1 │ │ │ │ vadd.f64 d1, d9, d4 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ - vnmls.f64 d2, d3, d0 │ │ │ │ - vstr d2, [sl] │ │ │ │ - vstr d6, [r9] │ │ │ │ + vstr d2, [r9] │ │ │ │ + vstr d6, [r8] │ │ │ │ vadd.f64 d6, d15, d8 │ │ │ │ vldr d2, [r2, #-208] @ 0xffffff30 │ │ │ │ vldr d0, [r2, #-200] @ 0xffffff38 │ │ │ │ - ldr r7, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d3, d1, d0 │ │ │ │ vnmls.f64 d3, d6, d2 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmla.f64 d6, d1, d2 │ │ │ │ - vstr d3, [r8] │ │ │ │ + vstr d3, [lr] │ │ │ │ vstr d6, [r4] │ │ │ │ vsub.f64 d6, d15, d8 │ │ │ │ - vldr d1, [r2, #-136] @ 0xffffff78 │ │ │ │ - add r4, r7 │ │ │ │ + add r4, fp │ │ │ │ vldr d2, [r2, #-144] @ 0xffffff70 │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ + vldr d1, [r2, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vnmls.f64 d3, d6, d2 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vmla.f64 d6, d4, d2 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ - vstr d3, [r3] │ │ │ │ - add r3, r7 │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ + vstr d3, [r1] │ │ │ │ vstr d6, [r4] │ │ │ │ vadd.f64 d6, d14, d13 │ │ │ │ - vldr d8, [r2, #-184] @ 0xffffff48 │ │ │ │ - vsub.f64 d14, d14, d13 │ │ │ │ + mov r4, r1 │ │ │ │ vldr d1, [r2, #-192] @ 0xffffff40 │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ + add r4, r3 │ │ │ │ + vsub.f64 d14, d14, d13 │ │ │ │ + mov r3, r4 │ │ │ │ + vldr d8, [r2, #-184] @ 0xffffff48 │ │ │ │ + ldr r4, [sp, #76] @ 0x4c │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vmul.f64 d14, d14, d11 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ + vldr d5, [sp, #32] │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vadd.f64 d0, d2, d4 │ │ │ │ vsub.f64 d4, d2, d4 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d3, d1 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vmla.f64 d3, d0, d1 │ │ │ │ vstr d2, [r3] │ │ │ │ - add r3, r4 │ │ │ │ - vstr d3, [ip] │ │ │ │ - add ip, r4 │ │ │ │ - vldr d1, [r2, #-120] @ 0xffffff88 │ │ │ │ + add r3, fp │ │ │ │ + vstr d3, [r7] │ │ │ │ + add r7, fp │ │ │ │ vldr d2, [r2, #-128] @ 0xffffff80 │ │ │ │ - ldr r4, [sp, #68] @ 0x44 │ │ │ │ + vldr d1, [r2, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vnmls.f64 d3, d6, d2 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vmla.f64 d6, d4, d2 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ vstr d3, [r3] │ │ │ │ add r3, r4 │ │ │ │ - vstr d6, [ip] │ │ │ │ + vstr d6, [r7] │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ + vldr d2, [r2, #-160] @ 0xffffff60 │ │ │ │ vsub.f64 d5, d4, d14 │ │ │ │ - vldr d3, [r2, #-152] @ 0xffffff68 │ │ │ │ vadd.f64 d14, d4, d14 │ │ │ │ - vldr d2, [r2, #-160] @ 0xffffff60 │ │ │ │ - add ip, r4 │ │ │ │ + add r7, r4 │ │ │ │ + vldr d3, [r2, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ - vmla.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d4, d6, d2 │ │ │ │ + vmla.f64 d5, d6, d3 │ │ │ │ vstr d4, [r3] │ │ │ │ add r3, r6 │ │ │ │ - vstr d5, [ip] │ │ │ │ - add ip, r6 │ │ │ │ - vldr d5, [r2, #-216] @ 0xffffff28 │ │ │ │ + vstr d5, [r7] │ │ │ │ + add r7, r6 │ │ │ │ vldr d4, [r2, #-224] @ 0xffffff20 │ │ │ │ + vldr d5, [r2, #-216] @ 0xffffff28 │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ vmul.f64 d6, d14, d5 │ │ │ │ vmul.f64 d14, d14, d4 │ │ │ │ - vmla.f64 d14, d7, d5 │ │ │ │ vnmls.f64 d6, d7, d4 │ │ │ │ + vmla.f64 d14, d7, d5 │ │ │ │ vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #176] @ 0xb0 │ │ │ │ - vstr d14, [ip] │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #176] @ 0xb0 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ + vstr d14, [r7] │ │ │ │ add r0, r3 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ add r1, r3 │ │ │ │ - ldrd r4, r3, [sp, #176] @ 0xb0 │ │ │ │ - cmp r3, r4 │ │ │ │ - bne.w 6f2aa │ │ │ │ - add sp, #76 @ 0x4c │ │ │ │ + ldr r3, [sp, #188] @ 0xbc │ │ │ │ + str r1, [sp, #4] │ │ │ │ + cmp r3, sl │ │ │ │ + bne.w 74a12 │ │ │ │ + add sp, #84 @ 0x54 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 6f7c8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 74f58 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ │ │ │ │ -0006f550 : │ │ │ │ - ldr r2, [pc, #8] @ (6f55c ) │ │ │ │ - ldr r1, [pc, #12] @ (6f560 ) │ │ │ │ +00074ce0 : │ │ │ │ + ldr r2, [pc, #8] @ (74cec ) │ │ │ │ + ldr r1, [pc, #12] @ (74cf0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - b.n 6f1c0 │ │ │ │ - movs r2, r0 │ │ │ │ - ldc2l 15, cr15, [pc], #1020 @ 6f960 │ │ │ │ + cdp2 0, 10, cr0, cr0, cr2, {0} │ │ │ │ + ldc2 15, cr15, [r7], #1020 @ 0x3fc │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r0 │ │ │ │ - mov r9, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r1 │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #164 @ 0xa4 │ │ │ │ - mov sl, r3 │ │ │ │ - ldr.w r3, [pc, #1052] @ 6f998 │ │ │ │ ldrd r1, r0, [sp, #264] @ 0x108 │ │ │ │ - add r3, pc │ │ │ │ + ldr.w r3, [pc, #1064] @ 75148 │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 6fa18 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 751cc │ │ │ │ ldr r1, [sp, #272] @ 0x110 │ │ │ │ - mov ip, r8 │ │ │ │ - vldr d12, [pc, #976] @ 6f960 │ │ │ │ - vldr d15, [pc, #980] @ 6f968 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ + mov lr, r6 │ │ │ │ + vldr d14, [pc, #988] @ 75110 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ str r1, [sp, #148] @ 0x94 │ │ │ │ - negs r1, r1 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ str r1, [sp, #152] @ 0x98 │ │ │ │ - ldr r1, [pc, #1020] @ (6f99c ) │ │ │ │ + ldr.w r1, [pc, #1032] @ 7514c │ │ │ │ ldr r3, [r3, r1] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #156] @ 0x9c │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ - add.w r7, r2, r3, lsl #7 │ │ │ │ - add.w r3, r9, sl, lsl #6 │ │ │ │ - movs r2, #24 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - movs r0, #40 @ 0x28 │ │ │ │ - vldr d3, [ip] │ │ │ │ - vmov.f64 d10, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d4, [r3] │ │ │ │ - mul.w r3, r2, sl │ │ │ │ - mov.w r2, sl, lsl #4 │ │ │ │ - mla r0, r0, sl, r9 │ │ │ │ - add.w r6, ip, r3 │ │ │ │ - add.w r1, r9, r2 │ │ │ │ - add.w fp, r6, r3 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - str r0, [sp, #12] │ │ │ │ - add.w r8, r9, r3 │ │ │ │ - vldr d6, [r1] │ │ │ │ - mov.w r1, sl, lsl #3 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r5, ip, r1 │ │ │ │ + add.w r5, r2, r3, lsl #7 │ │ │ │ + mov.w r1, r8, lsl #4 │ │ │ │ + vldr d3, [lr] │ │ │ │ + add.w r3, r7, r8, lsl #6 │ │ │ │ + add.w r2, r7, r1 │ │ │ │ + add.w r0, r8, r8, lsl #1 │ │ │ │ + add r1, lr │ │ │ │ + vldr d5, [r3] │ │ │ │ + strd r3, r2, [sp, #4] │ │ │ │ + mov.w r3, r0, lsl #3 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r8, r8, lsl #2 │ │ │ │ + add.w ip, lr, r3 │ │ │ │ + add.w sl, r7, r3 │ │ │ │ + add.w r0, r7, r0, lsl #4 │ │ │ │ + add.w r4, r7, r2, lsl #3 │ │ │ │ + add.w fp, ip, r3 │ │ │ │ + vldr d7, [ip] │ │ │ │ + mov.w r2, r8, lsl #3 │ │ │ │ vldr d1, [fp] │ │ │ │ - add.w lr, r5, r3 │ │ │ │ - add.w r4, r9, r1 │ │ │ │ - str r4, [sp, #16] │ │ │ │ + add.w r6, lr, r2 │ │ │ │ + add.w r9, r6, r3 │ │ │ │ + str r4, [sp, #12] │ │ │ │ + vldr d10, [r6] │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - add.w r0, lr, r3 │ │ │ │ - movs r1, #56 @ 0x38 │ │ │ │ - add r2, ip │ │ │ │ - str r0, [sp, #144] @ 0x90 │ │ │ │ - vsub.f64 d5, d6, d1 │ │ │ │ - vadd.f64 d14, d3, d2 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + sub.w r2, r2, r8 │ │ │ │ + add.w r2, r7, r2, lsl #3 │ │ │ │ + str r4, [sp, #16] │ │ │ │ + vmov.f64 d0, d10 │ │ │ │ + vldr d8, [r2] │ │ │ │ + vsub.f64 d4, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vmls.f64 d3, d2, d10 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ - mla r1, r1, sl, r9 │ │ │ │ - vadd.f64 d1, d4, d5 │ │ │ │ - vmls.f64 d4, d5, d10 │ │ │ │ - vmul.f64 d6, d6, d12 │ │ │ │ - vstr d14, [sp, #64] @ 0x40 │ │ │ │ - vldr d8, [r1] │ │ │ │ - vstr d1, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d15, d3, d2 │ │ │ │ + vmls.f64 d3, d2, d11 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ + vadd.f64 d1, d5, d4 │ │ │ │ + vmls.f64 d5, d4, d11 │ │ │ │ vsub.f64 d2, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vldr d1, [r5] │ │ │ │ - vadd.f64 d3, d7, d4 │ │ │ │ - vsub.f64 d4, d4, d7 │ │ │ │ + vstr d1, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d3, d7, d5 │ │ │ │ + vsub.f64 d4, d5, d7 │ │ │ │ + vldr d7, [r9] │ │ │ │ + vstr d2, [sp, #80] @ 0x50 │ │ │ │ vstr d6, [sp, #88] @ 0x58 │ │ │ │ - vmov.f64 d0, d1 │ │ │ │ vldr d6, [r4] │ │ │ │ - add.w r4, r9, sl, lsl #5 │ │ │ │ - vldr d7, [lr] │ │ │ │ - vstr d4, [sp, #104] @ 0x68 │ │ │ │ + add.w r4, r7, r8, lsl #5 │ │ │ │ + str r4, [sp, #20] │ │ │ │ vstr d3, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d11, d7, d6 │ │ │ │ + vstr d4, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d12, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - movs r0, #48 @ 0x30 │ │ │ │ - vstr d2, [sp, #80] @ 0x50 │ │ │ │ - str r4, [sp, #20] │ │ │ │ - vmul.f64 d13, d7, d12 │ │ │ │ + vmls.f64 d0, d12, d11 │ │ │ │ + vstr d0, [sp, #24] │ │ │ │ + vmul.f64 d0, d7, d14 │ │ │ │ vldr d7, [r4] │ │ │ │ - vmls.f64 d0, d11, d10 │ │ │ │ - mla r0, r0, sl, r9 │ │ │ │ - adds r4, r2, r3 │ │ │ │ - vadd.f64 d11, d1, d11 │ │ │ │ + add.w r4, r9, r3 │ │ │ │ + vldr d6, [r4] │ │ │ │ + vstr d0, [sp, #32] │ │ │ │ + str r4, [sp, #144] @ 0x90 │ │ │ │ + add.w r4, r1, r3 │ │ │ │ + add r3, r4 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r8] │ │ │ │ - add r3, r4 │ │ │ │ - vmls.f64 d8, d4, d10 │ │ │ │ - vmul.f64 d3, d7, d12 │ │ │ │ - vldr d7, [r9] │ │ │ │ - vstr d0, [sp, #24] │ │ │ │ + vldr d6, [sl] │ │ │ │ + vldr d0, [r3] │ │ │ │ + vmls.f64 d8, d4, d11 │ │ │ │ + vmul.f64 d9, d7, d14 │ │ │ │ + vldr d7, [r7] │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ - vstr d3, [sp, #32] │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - vmov.f64 d14, d8 │ │ │ │ - vldr d8, [r2] │ │ │ │ - vmul.f64 d6, d6, d12 │ │ │ │ + vmov.f64 d13, d8 │ │ │ │ + vldr d8, [r1] │ │ │ │ + vmov.f64 d1, d7 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ vmov.f64 d5, d8 │ │ │ │ - vmls.f64 d5, d2, d10 │ │ │ │ - vadd.f64 d2, d8, d2 │ │ │ │ - vldr d8, [pc, #648] @ 6f970 │ │ │ │ - vadd.f64 d1, d11, d2 │ │ │ │ - vsub.f64 d11, d11, d2 │ │ │ │ + vmls.f64 d5, d2, d11 │ │ │ │ vstr d5, [sp, #48] @ 0x30 │ │ │ │ vldr d5, [r4] │ │ │ │ - vmul.f64 d11, d11, d12 │ │ │ │ - vldr d0, [r3] │ │ │ │ - vldr d9, [r1] │ │ │ │ - vstr d14, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d3, d5, d0 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vmov.f64 d0, d7 │ │ │ │ - vadd.f64 d4, d9, d4 │ │ │ │ - vmov.f64 d9, d8 │ │ │ │ - vmla.f64 d0, d3, d10 │ │ │ │ + vmla.f64 d1, d3, d11 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #32] │ │ │ │ - vmul.f64 d5, d5, d12 │ │ │ │ - vstr d0, [sp, #56] @ 0x38 │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ + vstr d1, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d1, d10, d12 │ │ │ │ + vadd.f64 d10, d8, d2 │ │ │ │ vldr d0, [sp, #24] │ │ │ │ - vsub.f64 d3, d0, d3 │ │ │ │ - vadd.f64 d0, d13, d14 │ │ │ │ - vldr d14, [pc, #568] @ 6f978 │ │ │ │ + vstr d13, [sp, #40] @ 0x28 │ │ │ │ + vldr d12, [r2] │ │ │ │ + vldr d8, [pc, #600] @ 75118 │ │ │ │ + vstr d1, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d1, d1, d10 │ │ │ │ + vsub.f64 d3, d0, d9 │ │ │ │ + vldr d0, [sp, #32] │ │ │ │ + vadd.f64 d4, d12, d4 │ │ │ │ + vldr d12, [pc, #584] @ 75120 │ │ │ │ + vadd.f64 d0, d0, d13 │ │ │ │ + vmov.f64 d13, d8 │ │ │ │ + vadd.f64 d2, d4, d7 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ vmul.f64 d8, d0, d8 │ │ │ │ - vnmls.f64 d8, d3, d14 │ │ │ │ - vmul.f64 d3, d3, d9 │ │ │ │ - vmla.f64 d3, d0, d14 │ │ │ │ - vldr d9, [pc, #556] @ 6f980 │ │ │ │ - vldr d14, [pc, #560] @ 6f988 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vnmls.f64 d8, d3, d12 │ │ │ │ + vmul.f64 d3, d3, d13 │ │ │ │ + vldr d13, [pc, #556] @ 75128 │ │ │ │ + vmla.f64 d3, d0, d12 │ │ │ │ + vldr d12, [pc, #556] @ 75130 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ - vstr d3, [sp, #120] @ 0x78 │ │ │ │ vldr d8, [sp, #56] @ 0x38 │ │ │ │ + vstr d3, [sp, #120] @ 0x78 │ │ │ │ vldr d3, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d0, d3, d5 │ │ │ │ vsub.f64 d3, d8, d6 │ │ │ │ - vmul.f64 d8, d3, d14 │ │ │ │ - vmul.f64 d3, d3, d9 │ │ │ │ - vmla.f64 d8, d0, d9 │ │ │ │ - vnmls.f64 d3, d0, d14 │ │ │ │ + vmul.f64 d8, d3, d12 │ │ │ │ + vmul.f64 d3, d3, d13 │ │ │ │ + vmla.f64 d8, d0, d13 │ │ │ │ + vnmls.f64 d3, d0, d12 │ │ │ │ vldr d0, [sp, #24] │ │ │ │ - vldr d14, [sp, #64] @ 0x40 │ │ │ │ + vldr d13, [pc, #516] @ 75138 │ │ │ │ + vmov.f64 d12, d13 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vldr d8, [sp, #40] @ 0x28 │ │ │ │ vstr d3, [sp, #136] @ 0x88 │ │ │ │ - vldr d3, [sp, #32] │ │ │ │ - vadd.f64 d3, d0, d3 │ │ │ │ - vsub.f64 d0, d8, d13 │ │ │ │ - vldr d8, [pc, #492] @ 6f990 │ │ │ │ - vmul.f64 d13, d3, d8 │ │ │ │ + vadd.f64 d3, d0, d9 │ │ │ │ + vldr d0, [sp, #32] │ │ │ │ + vsub.f64 d0, d8, d0 │ │ │ │ + vldr d8, [pc, #492] @ 75140 │ │ │ │ vmul.f64 d9, d0, d8 │ │ │ │ - vmla.f64 d13, d0, d15 │ │ │ │ + vnmls.f64 d9, d3, d13 │ │ │ │ + vmul.f64 d13, d3, d8 │ │ │ │ + vmov.f64 d3, d8 │ │ │ │ + vmla.f64 d13, d0, d12 │ │ │ │ vldr d0, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d5, d0, d5 │ │ │ │ vldr d0, [sp, #56] @ 0x38 │ │ │ │ - vnmls.f64 d9, d3, d15 │ │ │ │ - vmov.f64 d3, d8 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vmul.f64 d0, d6, d8 │ │ │ │ - vmul.f64 d8, d6, d15 │ │ │ │ + vmul.f64 d8, d6, d12 │ │ │ │ + vadd.f64 d6, d15, d1 │ │ │ │ + vmls.f64 d15, d1, d11 │ │ │ │ + vldr d1, [sp, #64] @ 0x40 │ │ │ │ + vnmls.f64 d0, d5, d12 │ │ │ │ vmla.f64 d8, d5, d3 │ │ │ │ - vadd.f64 d6, d14, d1 │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ - vmls.f64 d14, d1, d10 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - vnmls.f64 d0, d5, d15 │ │ │ │ vldr d5, [sp, #72] @ 0x48 │ │ │ │ - vstr d6, [ip] │ │ │ │ - vadd.f64 d6, d5, d3 │ │ │ │ - vmls.f64 d5, d3, d10 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ - vstr d6, [r9] │ │ │ │ - vldr d1, [r7, #-40] @ 0xffffffd8 │ │ │ │ - vsub.f64 d6, d14, d7 │ │ │ │ - vldr d3, [r7, #-48] @ 0xffffffd0 │ │ │ │ - vadd.f64 d7, d14, d7 │ │ │ │ - vsub.f64 d2, d5, d11 │ │ │ │ - vadd.f64 d5, d5, d11 │ │ │ │ - vldr d11, [sp, #120] @ 0x78 │ │ │ │ + vsub.f64 d12, d1, d10 │ │ │ │ + vstr d6, [lr] │ │ │ │ + vldr d10, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d6, d5, d2 │ │ │ │ + vmls.f64 d5, d2, d11 │ │ │ │ + vmul.f64 d12, d12, d14 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vsub.f64 d6, d15, d7 │ │ │ │ + vadd.f64 d7, d15, d7 │ │ │ │ + vldr d3, [r5, #-48] @ 0xffffffd0 │ │ │ │ + vldr d1, [r5, #-40] @ 0xffffffd8 │ │ │ │ + vsub.f64 d2, d5, d12 │ │ │ │ + vadd.f64 d5, d5, d12 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vnmls.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d2, d3 │ │ │ │ vldr d1, [sp, #112] @ 0x70 │ │ │ │ + vmla.f64 d6, d2, d3 │ │ │ │ vstr d4, [fp] │ │ │ │ vstr d6, [r0] │ │ │ │ - vldr d3, [r7, #-88] @ 0xffffffa8 │ │ │ │ - vldr d4, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vldr d4, [r5, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r5, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ vnmls.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vldr d3, [sp, #96] @ 0x60 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ - vsub.f64 d4, d8, d11 │ │ │ │ - vadd.f64 d8, d11, d8 │ │ │ │ vsub.f64 d5, d1, d0 │ │ │ │ + vsub.f64 d4, d8, d10 │ │ │ │ vadd.f64 d0, d1, d0 │ │ │ │ - vmul.f64 d4, d4, d12 │ │ │ │ - vmul.f64 d5, d5, d12 │ │ │ │ - vstr d6, [r6] │ │ │ │ - vstr d7, [r8] │ │ │ │ + vadd.f64 d8, d10, d8 │ │ │ │ + vstr d6, [ip] │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ + vmul.f64 d4, d4, d14 │ │ │ │ + vadd.f64 d6, d3, d8 │ │ │ │ + vmls.f64 d3, d8, d11 │ │ │ │ + vstr d7, [sl] │ │ │ │ vldr d7, [sp, #80] @ 0x50 │ │ │ │ - vldr d3, [sp, #96] @ 0x60 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ + vldr d8, [r5, #-128] @ 0xffffff80 │ │ │ │ + add.w r5, r5, #128 @ 0x80 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ vadd.f64 d2, d7, d0 │ │ │ │ - vmls.f64 d7, d0, d10 │ │ │ │ - vadd.f64 d6, d3, d8 │ │ │ │ - vldr d0, [r7, #-120] @ 0xffffff88 │ │ │ │ - vmls.f64 d3, d8, d10 │ │ │ │ - vldr d8, [r7, #-128] @ 0xffffff80 │ │ │ │ - adds r7, #128 @ 0x80 │ │ │ │ + vmls.f64 d7, d0, d11 │ │ │ │ + vldr d0, [r5, #-248] @ 0xffffff08 │ │ │ │ vmul.f64 d1, d6, d0 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vmla.f64 d6, d2, d0 │ │ │ │ vnmls.f64 d1, d2, d8 │ │ │ │ + vmla.f64 d6, d2, d0 │ │ │ │ vadd.f64 d0, d5, d3 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vstr d1, [r5] │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d1, [r6] │ │ │ │ + vstr d6, [r0] │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ - vldr d8, [r7, #-200] @ 0xffffff38 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d1, [r7, #-208] @ 0xffffff30 │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ + vldr d1, [r5, #-208] @ 0xffffff30 │ │ │ │ + vldr d8, [r5, #-200] @ 0xffffff38 │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d0, d1 │ │ │ │ - vstr d2, [lr] │ │ │ │ - vstr d6, [r5] │ │ │ │ - vldr d4, [r7, #-152] @ 0xffffff68 │ │ │ │ - vldr d5, [r7, #-160] @ 0xffffff60 │ │ │ │ - ldr r5, [sp, #144] @ 0x90 │ │ │ │ - vmul.f64 d6, d3, d4 │ │ │ │ + vstr d2, [r9] │ │ │ │ vldr d2, [sp, #136] @ 0x88 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vldr d5, [r5, #-160] @ 0xffffff60 │ │ │ │ + vldr d4, [r5, #-152] @ 0xffffff68 │ │ │ │ + ldr r0, [sp, #144] @ 0x90 │ │ │ │ + vmul.f64 d6, d3, d4 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmla.f64 d7, d3, d5 │ │ │ │ vldr d3, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d5, d2, d13 │ │ │ │ vadd.f64 d13, d2, d13 │ │ │ │ - vmul.f64 d5, d5, d12 │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d6, [r0] │ │ │ │ vadd.f64 d6, d3, d9 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vldr d1, [r5, #-240] @ 0xffffff10 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ vldr d7, [sp, #88] @ 0x58 │ │ │ │ - vldr d8, [r7, #-232] @ 0xffffff18 │ │ │ │ - vldr d1, [r7, #-240] @ 0xffffff10 │ │ │ │ - vmul.f64 d6, d6, d12 │ │ │ │ + vldr d8, [r5, #-232] @ 0xffffff18 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ vadd.f64 d4, d7, d9 │ │ │ │ - vmls.f64 d7, d9, d10 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ + vmls.f64 d7, d9, d11 │ │ │ │ vmov.f64 d3, d7 │ │ │ │ vldr d7, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d2, d7, d13 │ │ │ │ - vmls.f64 d7, d13, d10 │ │ │ │ + vmls.f64 d7, d13, d11 │ │ │ │ vmul.f64 d0, d2, d8 │ │ │ │ vnmls.f64 d0, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmla.f64 d4, d2, d1 │ │ │ │ - b.n 6f9a0 │ │ │ │ + b.n 75150 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (6fc0c ) │ │ │ │ + ldr r4, [pc, #680] @ (753bc ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - strb r2, [r1, #14] │ │ │ │ - ldrb r3, [r1, #24] │ │ │ │ - subs r2, #26 │ │ │ │ - subs r7, #198 @ 0xc6 │ │ │ │ asrs r5, r3, #24 │ │ │ │ strh r4, [r7, r0] │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ str r1, [r7, r0] │ │ │ │ - add r2, pc, #828 @ (adr r2, 6fcb8 ) │ │ │ │ + add r2, pc, #828 @ (adr r2, 75460 ) │ │ │ │ strh r7, [r5, #26] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ cmp r5, #28 │ │ │ │ negs r2, r2 │ │ │ │ asrs r6, r6, #7 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ lsrs r5, r6, #15 │ │ │ │ strb r2, [r1, #18] │ │ │ │ - b.n 700e0 │ │ │ │ + b.n 75888 │ │ │ │ subs r7, #213 @ 0xd5 │ │ │ │ + strb r2, [r1, #14] │ │ │ │ + ldrb r3, [r1, #24] │ │ │ │ + subs r2, #26 │ │ │ │ + subs r7, #198 @ 0xc6 │ │ │ │ adds r7, r2, #0 │ │ │ │ ldrh r1, [r0, #36] @ 0x24 │ │ │ │ strh r3, [r1, #28] │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - movw r0, #18434 @ 0x4802 │ │ │ │ + lsrs r2, r4, #26 │ │ │ │ + movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ vadd.f64 d1, d5, d3 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vstr d0, [r2] │ │ │ │ - vstr d4, [r1] │ │ │ │ + vstr d0, [r1] │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - vldr d2, [r7, #-184] @ 0xffffff48 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d8, [r7, #-192] @ 0xffffff40 │ │ │ │ + vldr d8, [r5, #-192] @ 0xffffff40 │ │ │ │ + vldr d2, [r5, #-184] @ 0xffffff48 │ │ │ │ vmul.f64 d0, d4, d2 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d1, d2 │ │ │ │ vnmls.f64 d0, d1, d8 │ │ │ │ + vmla.f64 d4, d1, d2 │ │ │ │ vstr d0, [r4] │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d5, [r7, #-136] @ 0xffffff78 │ │ │ │ - vldr d4, [r7, #-144] @ 0xffffff70 │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ + vstr d4, [r4] │ │ │ │ + vldr d4, [r5, #-144] @ 0xffffff70 │ │ │ │ + vldr d5, [r5, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vmla.f64 d7, d3, d5 │ │ │ │ vnmls.f64 d6, d3, d4 │ │ │ │ + vmla.f64 d7, d3, d5 │ │ │ │ vstr d6, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ vstr d7, [r3] │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #264] @ 0x108 │ │ │ │ ldr r3, [sp, #148] @ 0x94 │ │ │ │ - add ip, r3 │ │ │ │ + ldr r2, [sp, #264] @ 0x108 │ │ │ │ + add lr, r3 │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ - add r9, r3 │ │ │ │ + add r7, r3 │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ - eor.w sl, sl, r3 │ │ │ │ - ldrd r2, r3, [sp, #264] @ 0x108 │ │ │ │ + eor.w r8, r8, r3 │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 6f5aa │ │ │ │ + bne.w 74d50 │ │ │ │ add sp, #164 @ 0xa4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0006fa24 : │ │ │ │ - ldr r2, [pc, #8] @ (6fa30 ) │ │ │ │ - ldr r1, [pc, #12] @ (6fa34 ) │ │ │ │ +000751e8 : │ │ │ │ + ldr r2, [pc, #8] @ (751f4 ) │ │ │ │ + ldr r1, [pc, #12] @ (751f8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - b.n 6fd4c │ │ │ │ - movs r2, r0 │ │ │ │ - @ instruction: 0xfb3bffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r0 │ │ │ │ - mov r8, r1 │ │ │ │ + vst1.8 {d16[0]}, [r8], r2 │ │ │ │ + @ instruction: 0xfb07ffff │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r1 │ │ │ │ + mov sl, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ - mov r9, r3 │ │ │ │ - ldr r3, [pc, #1004] @ (6fe38 ) │ │ │ │ ldrd r1, r0, [sp, #248] @ 0xf8 │ │ │ │ - add r3, pc │ │ │ │ + ldr r3, [pc, #1016] @ (75620 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 6fecc │ │ │ │ + add r3, pc │ │ │ │ + bge.w 756b2 │ │ │ │ ldr r1, [sp, #256] @ 0x100 │ │ │ │ - vldr d14, [pc, #964] @ 6fe20 │ │ │ │ - vldr d15, [pc, #968] @ 6fe28 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + vldr d14, [pc, #980] @ 75608 │ │ │ │ + vldr d15, [pc, #984] @ 75610 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ str r1, [sp, #132] @ 0x84 │ │ │ │ - negs r1, r1 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ str r1, [sp, #136] @ 0x88 │ │ │ │ - ldr r1, [pc, #976] @ (6fe3c ) │ │ │ │ + ldr r1, [pc, #988] @ (75624 ) │ │ │ │ ldr r3, [r3, r1] │ │ │ │ - ldr r1, [sp, #248] @ 0xf8 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #140] @ 0x8c │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ - mla r6, r3, r1, r2 │ │ │ │ - mov.w r2, r9, lsl #5 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r3, r8, r2 │ │ │ │ - str r3, [sp, #4] │ │ │ │ - movs r4, #24 │ │ │ │ - adds r2, r7, r2 │ │ │ │ - vldr d8, [r8] │ │ │ │ - mov.w lr, #72 @ 0x48 │ │ │ │ + ldr r3, [sp, #248] @ 0xf8 │ │ │ │ + add.w r3, r3, r3, lsl #3 │ │ │ │ + add.w r7, r2, r3, lsl #4 │ │ │ │ + mov.w r0, sl, lsl #5 │ │ │ │ + vldr d6, [r8] │ │ │ │ + mov.w r2, sl, lsl #4 │ │ │ │ + add.w r3, r9, r0 │ │ │ │ + add r0, r8 │ │ │ │ + vldr d8, [r9] │ │ │ │ + add.w r1, r9, r2 │ │ │ │ + add.w fp, r8, r2 │ │ │ │ + add.w lr, r9, sl, lsl #6 │ │ │ │ vldr d9, [r3] │ │ │ │ - mov.w r3, r9, lsl #4 │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - add.w fp, r7, r3 │ │ │ │ - mla r4, r4, r9, r8 │ │ │ │ - str r1, [sp, #8] │ │ │ │ + strd r3, r1, [sp, #4] │ │ │ │ + mov.w r3, sl, lsl #3 │ │ │ │ + vldr d7, [fp] │ │ │ │ + add.w ip, r8, r3 │ │ │ │ + add.w r6, r9, r3 │ │ │ │ + str r0, [sp, #24] │ │ │ │ + add.w r4, ip, r2 │ │ │ │ + vldr d3, [ip] │ │ │ │ vadd.f64 d4, d6, d9 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ - vldr d7, [fp] │ │ │ │ - add.w sl, r8, r9, lsl #6 │ │ │ │ - str r2, [sp, #24] │ │ │ │ - str r4, [sp, #12] │ │ │ │ + str r4, [sp, #20] │ │ │ │ + vldr d2, [r6] │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ vstr d6, [sp, #40] @ 0x28 │ │ │ │ vldr d6, [r1] │ │ │ │ - mov.w r1, r9, lsl #3 │ │ │ │ - add.w ip, r7, r1 │ │ │ │ - add.w r5, r8, r1 │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ + add.w r1, sl, sl, lsl #1 │ │ │ │ + add.w r5, r9, r1, lsl #3 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + strd r5, r6, [sp, #12] │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d3, [ip] │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d2, [r5] │ │ │ │ - str r0, [sp, #20] │ │ │ │ + vldr d6, [r5] │ │ │ │ vadd.f64 d4, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r0] │ │ │ │ - str r5, [sp, #16] │ │ │ │ + vldr d3, [r4] │ │ │ │ + add.w r4, sl, sl, lsl #2 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r6, r8, r4 │ │ │ │ + add r4, r9 │ │ │ │ vadd.f64 d0, d2, d3 │ │ │ │ vsub.f64 d2, d2, d3 │ │ │ │ - vldr d3, [r2] │ │ │ │ - mul.w r2, lr, r9 │ │ │ │ - mov.w lr, #40 @ 0x28 │ │ │ │ - add.w r1, r8, r2 │ │ │ │ - str r1, [sp, #28] │ │ │ │ + vldr d3, [r0] │ │ │ │ + add.w r0, r3, sl │ │ │ │ + sub.w r3, r3, sl │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + add.w r3, r9, r3, lsl #3 │ │ │ │ + add.w r5, r9, r0 │ │ │ │ + add r0, r8 │ │ │ │ vadd.f64 d1, d3, d8 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ + str r5, [sp, #28] │ │ │ │ vsub.f64 d12, d7, d2 │ │ │ │ vsub.f64 d8, d5, d0 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - mul.w r0, lr, r9 │ │ │ │ - mov.w lr, #56 @ 0x38 │ │ │ │ vsub.f64 d10, d1, d4 │ │ │ │ vsub.f64 d11, d3, d6 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - adds r5, r7, r0 │ │ │ │ - mla r4, lr, r9, r8 │ │ │ │ + vstr d8, [sp, #64] @ 0x40 │ │ │ │ vstr d12, [sp, #80] @ 0x50 │ │ │ │ - add.w lr, r5, r3 │ │ │ │ - str r4, [sp, #128] @ 0x80 │ │ │ │ - add r0, r8 │ │ │ │ + vldr d12, [r6] │ │ │ │ + vstr d11, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d13, d5, d4 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #708] @ 6fe30 │ │ │ │ - add r2, r7 │ │ │ │ - vldr d12, [r5] │ │ │ │ - vstr d11, [sp, #72] @ 0x48 │ │ │ │ + vldr d6, [pc, #704] @ 75618 │ │ │ │ + vstr d3, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d1, d5, d6 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vldr d5, [lr] │ │ │ │ - vstr d3, [sp, #48] @ 0x30 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, r6, r2 │ │ │ │ + vldr d3, [lr] │ │ │ │ + vldr d5, [r5] │ │ │ │ vsub.f64 d11, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - vldr d6, [r4] │ │ │ │ - movs r4, #48 @ 0x30 │ │ │ │ - vldr d3, [sl] │ │ │ │ + vldr d6, [r3] │ │ │ │ + str r5, [sp, #128] @ 0x80 │ │ │ │ + add.w r5, r8, r1 │ │ │ │ + add r1, r9 │ │ │ │ vstr d7, [sp, #88] @ 0x58 │ │ │ │ - mul.w r1, r4, r9 │ │ │ │ + add r2, r5 │ │ │ │ + vstr d1, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d8, [sp, #64] @ 0x40 │ │ │ │ - adds r4, r7, r1 │ │ │ │ - add r1, r8 │ │ │ │ - add r3, r4 │ │ │ │ - vstr d1, [sp, #96] @ 0x60 │ │ │ │ - vldr d5, [r4] │ │ │ │ + vldr d5, [r5] │ │ │ │ vldr d2, [r1] │ │ │ │ - vldr d1, [r2] │ │ │ │ + vldr d1, [r0] │ │ │ │ vsub.f64 d4, d3, d5 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ + vldr d5, [r2] │ │ │ │ vsub.f64 d8, d2, d5 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d5, [r4] │ │ │ │ vsub.f64 d0, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vmul.f64 d8, d10, d15 │ │ │ │ vmul.f64 d10, d10, d14 │ │ │ │ vadd.f64 d9, d3, d5 │ │ │ │ @@ -123660,127 +126504,124 @@ │ │ │ │ vsub.f64 d1, d0, d4 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ vstr d9, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d9, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #528] @ 6fe30 │ │ │ │ + vldr d5, [pc, #532] @ 75618 │ │ │ │ vmul.f64 d3, d6, d5 │ │ │ │ vstr d2, [sp, #56] @ 0x38 │ │ │ │ vstr d3, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vldr d4, [sp, #32] │ │ │ │ - vadd.f64 d6, d4, d13 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vldr d5, [sp, #48] @ 0x30 │ │ │ │ - vstr d6, [r7] │ │ │ │ - vadd.f64 d6, d11, d3 │ │ │ │ + vadd.f64 d6, d4, d13 │ │ │ │ vstr d6, [r8] │ │ │ │ + vadd.f64 d6, d11, d3 │ │ │ │ + vstr d6, [r9] │ │ │ │ vldr d6, [sp, #40] @ 0x28 │ │ │ │ - vldr d4, [r6, #-72] @ 0xffffffb8 │ │ │ │ - vldr d0, [r6, #-80] @ 0xffffffb0 │ │ │ │ + vldr d0, [r7, #-80] @ 0xffffffb0 │ │ │ │ + vldr d4, [r7, #-72] @ 0xffffffb8 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vldr d5, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d6, d12, d5 │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ + vnmls.f64 d5, d2, d0 │ │ │ │ vmla.f64 d6, d2, d4 │ │ │ │ vldr d4, [sp, #32] │ │ │ │ - vnmls.f64 d5, d2, d0 │ │ │ │ vldr d0, [sp, #104] @ 0x68 │ │ │ │ - vstr d5, [r5] │ │ │ │ + vstr d5, [r6] │ │ │ │ vmov.f64 d5, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d6, [r4] │ │ │ │ vmul.f64 d6, d1, d15 │ │ │ │ + vmul.f64 d1, d1, d14 │ │ │ │ + vldr d2, [r7, #-120] @ 0xffffff88 │ │ │ │ vmls.f64 d11, d3, d5 │ │ │ │ vmls.f64 d4, d13, d5 │ │ │ │ - vmul.f64 d1, d1, d14 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + vnmls.f64 d6, d0, d14 │ │ │ │ vldr d3, [sp, #96] @ 0x60 │ │ │ │ vmla.f64 d1, d0, d15 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - vnmls.f64 d6, d0, d14 │ │ │ │ - vldr d0, [r6, #-128] @ 0xffffff80 │ │ │ │ - vmov.f64 d2, d6 │ │ │ │ + vldr d0, [r7, #-128] @ 0xffffff80 │ │ │ │ + vmov.f64 d13, d6 │ │ │ │ vldr d6, [sp, #64] @ 0x40 │ │ │ │ vstr d1, [sp, #64] @ 0x40 │ │ │ │ vnmls.f64 d8, d6, d14 │ │ │ │ vmla.f64 d10, d6, d15 │ │ │ │ vsub.f64 d6, d11, d7 │ │ │ │ vadd.f64 d11, d7, d11 │ │ │ │ vmov.f64 d7, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vmov.f64 d13, d2 │ │ │ │ - vsub.f64 d1, d4, d2 │ │ │ │ - vldr d2, [r6, #-120] @ 0xffffff88 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ + vsub.f64 d1, d4, d13 │ │ │ │ vadd.f64 d4, d13, d4 │ │ │ │ vadd.f64 d5, d8, d6 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ vmul.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vmla.f64 d5, d1, d2 │ │ │ │ vnmls.f64 d3, d1, d0 │ │ │ │ + vmla.f64 d5, d1, d2 │ │ │ │ vldr d1, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d1, d7, d1 │ │ │ │ vstr d3, [fp] │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r4] │ │ │ │ vadd.f64 d5, d10, d11 │ │ │ │ - vldr d2, [r6, #-56] @ 0xffffffc8 │ │ │ │ vsub.f64 d11, d11, d10 │ │ │ │ - vldr d0, [r6, #-64] @ 0xffffffc0 │ │ │ │ + vldr d0, [r7, #-64] @ 0xffffffc0 │ │ │ │ + vldr d2, [r7, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vmla.f64 d5, d1, d2 │ │ │ │ vnmls.f64 d3, d1, d0 │ │ │ │ - vstr d3, [r4] │ │ │ │ + vmla.f64 d5, d1, d2 │ │ │ │ + vstr d3, [r5] │ │ │ │ vstr d5, [r1] │ │ │ │ - vldr d3, [r6, #-24] @ 0xffffffe8 │ │ │ │ - vldr d2, [r6, #-32] @ 0xffffffe0 │ │ │ │ + vldr d2, [r7, #-32] @ 0xffffffe0 │ │ │ │ + vldr d3, [r7, #-24] @ 0xffffffe8 │ │ │ │ + ldrd r4, r1, [sp, #20] │ │ │ │ vldr d1, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ - vmla.f64 d6, d4, d3 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ vldr d1, [sp, #112] @ 0x70 │ │ │ │ vnmls.f64 d5, d4, d2 │ │ │ │ + vmla.f64 d6, d4, d3 │ │ │ │ vldr d2, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d3, d1, d15 │ │ │ │ vmul.f64 d10, d1, d14 │ │ │ │ - vmla.f64 d10, d9, d15 │ │ │ │ + vstr d5, [r2] │ │ │ │ vnmls.f64 d3, d9, d14 │ │ │ │ + vmla.f64 d10, d9, d15 │ │ │ │ + vstr d6, [lr] │ │ │ │ + vldr d4, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vldr d5, [r7, #-88] @ 0xffffffa8 │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ vldr d9, [sp, #40] @ 0x28 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vstr d6, [sl] │ │ │ │ - vldr d5, [r6, #-88] @ 0xffffffa8 │ │ │ │ - vldr d4, [r6, #-96] @ 0xffffffa0 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ vmul.f64 d6, d11, d5 │ │ │ │ vmul.f64 d11, d11, d4 │ │ │ │ - vmla.f64 d11, d7, d5 │ │ │ │ vnmls.f64 d6, d7, d4 │ │ │ │ + vmla.f64 d11, d7, d5 │ │ │ │ vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ vstr d6, [r1] │ │ │ │ vldr d6, [sp, #72] @ 0x48 │ │ │ │ - vstr d11, [r3] │ │ │ │ - vldr d8, [r6, #-40] @ 0xffffffd8 │ │ │ │ + vstr d11, [r2] │ │ │ │ + vldr d1, [r7, #-48] @ 0xffffffd0 │ │ │ │ + vldr d8, [r7, #-40] @ 0xffffffd8 │ │ │ │ vmul.f64 d4, d6, d15 │ │ │ │ vmul.f64 d11, d6, d14 │ │ │ │ - vmla.f64 d11, d2, d15 │ │ │ │ vldr d6, [sp, #48] @ 0x30 │ │ │ │ - vldr d1, [r6, #-48] @ 0xffffffd0 │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d4, d2, d14 │ │ │ │ + vmla.f64 d11, d2, d15 │ │ │ │ vldr d2, [sp, #56] @ 0x38 │ │ │ │ vmls.f64 d9, d6, d7 │ │ │ │ vldr d6, [sp, #88] @ 0x58 │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ vmls.f64 d12, d2, d7 │ │ │ │ vldr d2, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d7, d9, d6 │ │ │ │ vadd.f64 d9, d6, d9 │ │ │ │ vsub.f64 d5, d12, d2 │ │ │ │ vadd.f64 d12, d2, d12 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ @@ -123789,186 +126630,189 @@ │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d0, d1 │ │ │ │ vsub.f64 d0, d12, d11 │ │ │ │ vadd.f64 d11, d11, d12 │ │ │ │ - vstr d2, [lr] │ │ │ │ + vstr d2, [r2] │ │ │ │ vstr d6, [r3] │ │ │ │ - b.n 6fe40 │ │ │ │ + vadd.f64 d6, d10, d9 │ │ │ │ + vsub.f64 d9, d9, d10 │ │ │ │ + b.n 75628 │ │ │ │ + nop.w │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - b.w ff518562 │ │ │ │ - b.n 70526 │ │ │ │ + b.w ff51dd4a │ │ │ │ + b.n 75d0e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - sbcs.w r0, r6, #2 │ │ │ │ + lsrs r4, r3, #6 │ │ │ │ + movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vadd.f64 d6, d10, d9 │ │ │ │ - vldr d8, [r6, #-8] │ │ │ │ - vsub.f64 d9, d9, d10 │ │ │ │ - vldr d1, [r6, #-16] │ │ │ │ + vldr d1, [r7, #-16] │ │ │ │ + vldr d8, [r7, #-8] │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d0, d1 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vstr d6, [r1] │ │ │ │ - vldr d3, [r6, #-104] @ 0xffffff98 │ │ │ │ - vldr d6, [r6, #-112] @ 0xffffff90 │ │ │ │ + vstr d2, [r0] │ │ │ │ + vstr d6, [r3] │ │ │ │ + vldr d6, [r7, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r7, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vnmls.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d5, d6 │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r4, [sp, #12] │ │ │ │ + vstr d4, [r4] │ │ │ │ + ldrd r5, r6, [sp, #12] │ │ │ │ ldr r3, [sp, #248] @ 0xf8 │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ - adds r3, #1 │ │ │ │ + vstr d7, [r5] │ │ │ │ + vldr d6, [r7, #-144] @ 0xffffff70 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vldr d5, [r7, #-136] @ 0xffffff78 │ │ │ │ + add.w r7, r7, #144 @ 0x90 │ │ │ │ str r3, [sp, #248] @ 0xf8 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vldr d5, [r6, #-136] @ 0xffffff78 │ │ │ │ - vldr d6, [r6, #-144] @ 0xffffff70 │ │ │ │ - adds r6, #144 @ 0x90 │ │ │ │ ldr r3, [sp, #132] @ 0x84 │ │ │ │ + ldr r2, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d7, d11, d5 │ │ │ │ - add r7, r3 │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ add r8, r3 │ │ │ │ - ldr r3, [sp, #140] @ 0x8c │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d7, d9, d6 │ │ │ │ vmul.f64 d9, d9, d5 │ │ │ │ + add r9, r3 │ │ │ │ + ldr r3, [sp, #140] @ 0x8c │ │ │ │ vmla.f64 d9, d11, d6 │ │ │ │ - eor.w r9, r9, r3 │ │ │ │ - ldrd r2, r3, [sp, #248] @ 0xf8 │ │ │ │ - cmp r3, r2 │ │ │ │ + eor.w sl, sl, r3 │ │ │ │ + ldr r3, [sp, #252] @ 0xfc │ │ │ │ vstr d7, [ip] │ │ │ │ - vstr d9, [r5] │ │ │ │ - bne.w 6fa78 │ │ │ │ + cmp r3, r2 │ │ │ │ + vstr d9, [r6] │ │ │ │ + bne.w 75256 │ │ │ │ add sp, #148 @ 0x94 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0006fed8 : │ │ │ │ - ldr r2, [pc, #8] @ (6fee4 ) │ │ │ │ - ldr r1, [pc, #12] @ (6fee8 ) │ │ │ │ +000756d0 : │ │ │ │ + ldr r2, [pc, #8] @ (756dc ) │ │ │ │ + ldr r1, [pc, #12] @ (756e0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ble.n 6fef8 │ │ │ │ - movs r2, r0 │ │ │ │ - @ instruction: 0xfb57ffff │ │ │ │ + adds.w r0, r0, #8519680 @ 0x820000 │ │ │ │ + @ instruction: 0xfb27ffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r0 │ │ │ │ - mov r7, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r0 │ │ │ │ + mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #196 @ 0xc4 │ │ │ │ - mov r8, r3 │ │ │ │ - ldr r3, [pc, #60] @ (6ff40 ) │ │ │ │ ldrd r1, r0, [sp, #296] @ 0x128 │ │ │ │ - add r3, pc │ │ │ │ + ldr r3, [pc, #56] @ (75748 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 70404 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 75c16 │ │ │ │ ldr r1, [sp, #304] @ 0x130 │ │ │ │ - mov ip, r8 │ │ │ │ - vldr d11, [pc, #36] @ 6ff38 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + vldr d11, [pc, #32] @ 75740 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ str r1, [sp, #180] @ 0xb4 │ │ │ │ - negs r1, r1 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ str r1, [sp, #184] @ 0xb8 │ │ │ │ - ldr r1, [pc, #32] @ (6ff44 ) │ │ │ │ + ldr r1, [pc, #28] @ (7574c ) │ │ │ │ ldr r3, [r3, r1] │ │ │ │ ldr r1, [sp, #296] @ 0x128 │ │ │ │ - str r6, [sp, #0] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #188] @ 0xbc │ │ │ │ - movs r3, #176 @ 0xb0 │ │ │ │ - mla r5, r3, r1, r2 │ │ │ │ - b.n 6ff48 │ │ │ │ - nop │ │ │ │ - ldr r4, [pc, #680] @ (701e4 ) │ │ │ │ + mov.w r3, #176 @ 0xb0 │ │ │ │ + mla r6, r3, r1, r2 │ │ │ │ + b.n 75750 │ │ │ │ + ldr r4, [pc, #680] @ (759ec ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - ldc 0, cr0, [lr], #8 │ │ │ │ + lsls r4, r6, #18 │ │ │ │ + movs r3, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #88 @ 0x58 │ │ │ │ - movs r2, #24 │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ - movs r0, #56 @ 0x38 │ │ │ │ - mov.w fp, ip, lsl #3 │ │ │ │ - mov.w sl, #80 @ 0x50 │ │ │ │ - mla r3, r3, ip, r7 │ │ │ │ - mul.w r2, r2, ip │ │ │ │ - str r3, [sp, #4] │ │ │ │ - mla r0, r0, ip, r7 │ │ │ │ - vldr d3, [r6] │ │ │ │ - adds r1, r7, r2 │ │ │ │ - str r0, [sp, #12] │ │ │ │ + add.w r2, r9, r9, lsl #1 │ │ │ │ + mov.w r3, #88 @ 0x58 │ │ │ │ + vldr d3, [r7] │ │ │ │ + mov.w ip, r9, lsl #3 │ │ │ │ + mov.w r0, r2, lsl #3 │ │ │ │ + mla r3, r3, r9, r8 │ │ │ │ + add.w r1, r8, r0 │ │ │ │ + add r0, r7 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ vldr d5, [r3] │ │ │ │ - mov.w r3, ip, lsl #5 │ │ │ │ - add.w r8, r6, r3 │ │ │ │ - add r2, r6 │ │ │ │ + add.w fp, r7, r2 │ │ │ │ + add r2, r8 │ │ │ │ + strd r3, r1, [sp] │ │ │ │ + mov.w r3, r9, lsl #5 │ │ │ │ vldr d6, [r1] │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - add.w lr, r2, r3 │ │ │ │ - str r4, [sp, #16] │ │ │ │ - vldr d7, [r8] │ │ │ │ - movs r6, #40 @ 0x28 │ │ │ │ - vldr d1, [r4] │ │ │ │ - add.w r4, lr, r3 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - add.w r1, r7, ip, lsl #6 │ │ │ │ + sub.w r1, ip, r9 │ │ │ │ + add.w sl, r7, r3 │ │ │ │ + add.w r4, r8, r1, lsl #3 │ │ │ │ + add.w r1, r8, r3 │ │ │ │ + add.w r5, sl, r3 │ │ │ │ + add.w lr, r0, r3 │ │ │ │ + vldr d7, [sl] │ │ │ │ + strd r4, r5, [sp, #8] │ │ │ │ + vldr d1, [r5] │ │ │ │ + add.w r5, r8, r9, lsl #6 │ │ │ │ + str r0, [sp, #16] │ │ │ │ + str r1, [sp, #24] │ │ │ │ + str r5, [sp, #20] │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - adds r0, r7, r3 │ │ │ │ - str r1, [sp, #20] │ │ │ │ - mul.w sl, sl, ip │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, lr, r3 │ │ │ │ str r4, [sp, #28] │ │ │ │ vsub.f64 d4, d6, d1 │ │ │ │ - vadd.f64 d12, d3, d2 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ + vldr d1, [r4] │ │ │ │ + vadd.f64 d12, d3, d2 │ │ │ │ vmls.f64 d3, d2, d0 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vldr d1, [r4] │ │ │ │ - str r0, [sp, #24] │ │ │ │ vadd.f64 d15, d5, d4 │ │ │ │ vmls.f64 d5, d4, d0 │ │ │ │ + vldr d4, [r5] │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - vldr d4, [r1] │ │ │ │ - mla r1, r6, ip, r7 │ │ │ │ - movs r6, #48 @ 0x30 │ │ │ │ - str r1, [sp, #32] │ │ │ │ + add.w r5, r9, r9, lsl #2 │ │ │ │ + add.w r4, r8, r5, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #4 │ │ │ │ vsub.f64 d8, d3, d6 │ │ │ │ vadd.f64 d9, d6, d3 │ │ │ │ - mul.w r4, r6, ip │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d10, d5, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - add.w r9, r6, r4 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add r4, r7 │ │ │ │ + vldr d7, [r8] │ │ │ │ + vldr d5, [r0] │ │ │ │ vstr d8, [sp, #72] @ 0x48 │ │ │ │ - vstr d6, [sp, #88] @ 0x58 │ │ │ │ - vldr d6, [r0] │ │ │ │ - add.w r0, r7, fp │ │ │ │ vstr d9, [sp, #80] @ 0x50 │ │ │ │ + vstr d6, [sp, #88] @ 0x58 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r8, ip │ │ │ │ vstr d10, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [lr] │ │ │ │ vadd.f64 d2, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vadd.f64 d1, d5, d3 │ │ │ │ @@ -123978,4861 +126822,4835 @@ │ │ │ │ vmla.f64 d4, d2, d0 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vstr d1, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ vadd.f64 d2, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vstr d3, [sp, #120] @ 0x78 │ │ │ │ - vldr d3, [r1] │ │ │ │ - mov.w r1, ip, lsl #4 │ │ │ │ - vstr d7, [sp, #128] @ 0x80 │ │ │ │ vstr d2, [sp, #104] @ 0x68 │ │ │ │ vstr d4, [sp, #112] @ 0x70 │ │ │ │ - vldr d4, [r9] │ │ │ │ - vldr d7, [r0] │ │ │ │ - str r0, [sp, #36] @ 0x24 │ │ │ │ - adds r0, r6, r1 │ │ │ │ - movs r6, #72 @ 0x48 │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ + vldr d4, [fp] │ │ │ │ + vstr d3, [sp, #120] @ 0x78 │ │ │ │ + vldr d3, [r4] │ │ │ │ + vstr d7, [sp, #128] @ 0x80 │ │ │ │ + strd r4, r1, [sp, #32] │ │ │ │ + mov.w r4, r9, lsl #4 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r7, r4 │ │ │ │ + add r4, r8 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ + add.w r1, ip, r9 │ │ │ │ + add ip, r7 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add r3, ip │ │ │ │ + vldr d9, [r4] │ │ │ │ + add.w r0, r8, r1 │ │ │ │ add r1, r7 │ │ │ │ - vldr d6, [r0] │ │ │ │ - mul.w r0, r6, ip │ │ │ │ - vldr d9, [r1] │ │ │ │ - adds r6, r7, r0 │ │ │ │ - str r6, [sp, #44] @ 0x2c │ │ │ │ + vldr d5, [r0] │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d5, [r6] │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ + str r0, [sp, #44] @ 0x2c │ │ │ │ + add.w r0, r7, r5 │ │ │ │ + add r5, r8 │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r0, [sp, #176] @ 0xb0 │ │ │ │ + ldr r0, [sp, #44] @ 0x2c │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - add r6, sl │ │ │ │ - str r6, [sp, #176] @ 0xb0 │ │ │ │ - add sl, r7 │ │ │ │ - vldr d6, [r6] │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ vsub.f64 d2, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vadd.f64 d6, d3, d1 │ │ │ │ vmls.f64 d3, d1, d0 │ │ │ │ - add fp, r6 │ │ │ │ - add r0, r6 │ │ │ │ - add r3, fp │ │ │ │ - vsub.f64 d10, d2, d4 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ + vsub.f64 d10, d2, d4 │ │ │ │ vmla.f64 d4, d2, d0 │ │ │ │ vadd.f64 d14, d5, d3 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ - vldr d3, [sl] │ │ │ │ + vldr d3, [r5] │ │ │ │ vstr d14, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d14, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d5, [sp, #144] @ 0x90 │ │ │ │ - vldr d5, [fp] │ │ │ │ - vldr d4, [r0] │ │ │ │ + vldr d5, [ip] │ │ │ │ + vldr d4, [r1] │ │ │ │ vstr d14, [sp, #152] @ 0x98 │ │ │ │ vstr d7, [sp, #160] @ 0xa0 │ │ │ │ vldr d7, [r3] │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ + vldr d7, [r2] │ │ │ │ vadd.f64 d8, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vadd.f64 d3, d9, d1 │ │ │ │ vmls.f64 d9, d1, d0 │ │ │ │ - vmul.f64 d5, d5, d11 │ │ │ │ vldr d1, [sp, #48] @ 0x30 │ │ │ │ + vmul.f64 d5, d5, d11 │ │ │ │ vsub.f64 d2, d8, d4 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vsub.f64 d14, d9, d7 │ │ │ │ vsub.f64 d8, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d7, d9 │ │ │ │ vadd.f64 d9, d1, d3 │ │ │ │ - vstr d8, [sp, #168] @ 0xa8 │ │ │ │ - vadd.f64 d8, d13, d2 │ │ │ │ vstr d5, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d5, d15, d10 │ │ │ │ + vsub.f64 d15, d15, d10 │ │ │ │ vstr d4, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d4, d12, d6 │ │ │ │ - vsub.f64 d15, d15, d10 │ │ │ │ vsub.f64 d6, d12, d6 │ │ │ │ + vstr d8, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d8, d13, d2 │ │ │ │ vsub.f64 d13, d13, d2 │ │ │ │ - vsub.f64 d7, d5, d8 │ │ │ │ - vadd.f64 d5, d5, d8 │ │ │ │ vsub.f64 d1, d4, d9 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ - vstr d4, [r6] │ │ │ │ - vstr d5, [r7] │ │ │ │ - vldr d4, [r5, #-88] @ 0xffffffa8 │ │ │ │ - vldr d8, [r5, #-96] @ 0xffffffa0 │ │ │ │ + vsub.f64 d7, d5, d8 │ │ │ │ + vadd.f64 d5, d5, d8 │ │ │ │ + vstr d4, [r7] │ │ │ │ + vstr d5, [r8] │ │ │ │ + vldr d8, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vldr d4, [r6, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vmla.f64 d7, d1, d4 │ │ │ │ vnmls.f64 d5, d1, d8 │ │ │ │ + vmla.f64 d7, d1, d4 │ │ │ │ vldr d1, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d3, d1, d3 │ │ │ │ - vadd.f64 d4, d3, d15 │ │ │ │ - vsub.f64 d15, d15, d3 │ │ │ │ - vstr d5, [r9] │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d5, [fp] │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d6, d13 │ │ │ │ - vldr d5, [r5, #-48] @ 0xffffffd0 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ - vldr d3, [r5, #-40] @ 0xffffffd8 │ │ │ │ - ldr r6, [sp, #44] @ 0x2c │ │ │ │ - vldr d9, [sp, #80] @ 0x50 │ │ │ │ + vadd.f64 d4, d3, d15 │ │ │ │ + vsub.f64 d15, d15, d3 │ │ │ │ + vldr d5, [r6, #-48] @ 0xffffffd0 │ │ │ │ + vldr d3, [r6, #-40] @ 0xffffffd8 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ - vldr d12, [sp, #112] @ 0x70 │ │ │ │ - vldr d10, [sp, #96] @ 0x60 │ │ │ │ - vldr d8, [sp, #160] @ 0xa0 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vstr d7, [r6] │ │ │ │ - vldr d5, [r5, #-136] @ 0xffffff78 │ │ │ │ - vldr d6, [r5, #-144] @ 0xffffff70 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vstr d7, [r0] │ │ │ │ + vldr d6, [r6, #-144] @ 0xffffff70 │ │ │ │ + vldr d5, [r6, #-136] @ 0xffffff78 │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ + vldr d9, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d7, d15, d5 │ │ │ │ + vldr d12, [sp, #112] @ 0x70 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ vnmls.f64 d7, d13, d6 │ │ │ │ vmul.f64 d13, d13, d5 │ │ │ │ - vmla.f64 d13, d15, d6 │ │ │ │ vldr d5, [sp, #56] @ 0x38 │ │ │ │ + vldr d10, [sp, #96] @ 0x60 │ │ │ │ + vmla.f64 d13, d15, d6 │ │ │ │ vldr d15, [sp, #144] @ 0x90 │ │ │ │ + vldr d8, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d5, d12, d5 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d7, [r0] │ │ │ │ vsub.f64 d7, d9, d15 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ + vstr d13, [r1] │ │ │ │ + vldr d13, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d13, [r2] │ │ │ │ vadd.f64 d5, d10, d8 │ │ │ │ - vldr d13, [sp, #128] @ 0x80 │ │ │ │ - vldr d1, [r5, #-104] @ 0xffffff98 │ │ │ │ - vldr d3, [r5, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r6, #-112] @ 0xffffff90 │ │ │ │ + vldr d1, [r6, #-104] @ 0xffffff98 │ │ │ │ vsub.f64 d4, d13, d14 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ vadd.f64 d14, d13, d14 │ │ │ │ vadd.f64 d2, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vnmls.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vmla.f64 d6, d2, d3 │ │ │ │ vstr d4, [r3] │ │ │ │ - vstr d6, [r2] │ │ │ │ - vldr d3, [r5, #-8] │ │ │ │ - vldr d4, [r5, #-16] │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + vstr d6, [r0] │ │ │ │ + vldr d4, [r6, #-16] │ │ │ │ + vldr d3, [r6, #-8] │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ vnmls.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ vldr d5, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d4, d12, d5 │ │ │ │ vstr d6, [r2] │ │ │ │ vadd.f64 d6, d9, d15 │ │ │ │ + vsub.f64 d4, d12, d5 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d10, d8 │ │ │ │ - vldr d2, [r5, #-152] @ 0xffffff68 │ │ │ │ - vldr d1, [r5, #-160] @ 0xffffff60 │ │ │ │ + vldr d1, [r6, #-160] @ 0xffffff60 │ │ │ │ vsub.f64 d3, d6, d14 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d6, d6, d14 │ │ │ │ + vldr d2, [r6, #-152] @ 0xffffff68 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vadd.f64 d6, d6, d14 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ vstr d4, [r2] │ │ │ │ - vstr d5, [r1] │ │ │ │ - vldr d4, [r5, #-56] @ 0xffffffc8 │ │ │ │ - vldr d3, [r5, #-64] @ 0xffffffc0 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ + vstr d5, [r4] │ │ │ │ + vldr d3, [r6, #-64] @ 0xffffffc0 │ │ │ │ + vldr d4, [r6, #-56] @ 0xffffffc8 │ │ │ │ + ldrd r4, r3, [sp, #8] │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d8, [sp, #72] @ 0x48 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ - vldr d13, [sp, #136] @ 0x88 │ │ │ │ vldr d12, [sp, #120] @ 0x78 │ │ │ │ + vldr d13, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vldr d4, [sp, #64] @ 0x40 │ │ │ │ vldr d9, [sp, #88] @ 0x58 │ │ │ │ - vldr d14, [sp, #152] @ 0x98 │ │ │ │ vldr d10, [sp, #104] @ 0x68 │ │ │ │ + vldr d14, [sp, #152] @ 0x98 │ │ │ │ vldr d15, [sp, #168] @ 0xa8 │ │ │ │ - ldr r6, [sp, #176] @ 0xb0 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - vstr d5, [r4] │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d8, d13 │ │ │ │ - vstr d7, [r1] │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + ldr r0, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d12, d4 │ │ │ │ vadd.f64 d4, d10, d15 │ │ │ │ - vldr d3, [r5, #-24] @ 0xffffffe8 │ │ │ │ - vldr d1, [r5, #-32] @ 0xffffffe0 │ │ │ │ + vldr d1, [r6, #-32] @ 0xffffffe0 │ │ │ │ + vldr d3, [r6, #-24] @ 0xffffffe8 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vadd.f64 d7, d9, d14 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vmul.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d2, d3 │ │ │ │ vnmls.f64 d4, d2, d1 │ │ │ │ - vstr d4, [r6] │ │ │ │ - vstr d6, [sl] │ │ │ │ - vldr d4, [r5, #-120] @ 0xffffff88 │ │ │ │ - vldr d3, [r5, #-128] @ 0xffffff80 │ │ │ │ + vmla.f64 d6, d2, d3 │ │ │ │ + vstr d4, [r0] │ │ │ │ + vstr d6, [r5] │ │ │ │ + vldr d3, [r6, #-128] @ 0xffffff80 │ │ │ │ + vldr d4, [r6, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vnmls.f64 d6, d5, d3 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ vldr d4, [sp, #64] @ 0x40 │ │ │ │ - vnmls.f64 d6, d5, d3 │ │ │ │ vsub.f64 d4, d12, d4 │ │ │ │ - vstr d6, [r8] │ │ │ │ + vstr d6, [sl] │ │ │ │ vsub.f64 d6, d10, d15 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d7, [r1] │ │ │ │ vsub.f64 d7, d8, d13 │ │ │ │ - vldr d1, [r5, #-168] @ 0xffffff58 │ │ │ │ - vldr d2, [r5, #-176] @ 0xffffff50 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + vldr d2, [r6, #-176] @ 0xffffff50 │ │ │ │ + vldr d1, [r6, #-168] @ 0xffffff58 │ │ │ │ + ldr r1, [sp, #36] @ 0x24 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d9, d14 │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vmul.f64 d4, d3, d1 │ │ │ │ vnmls.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d5, d3, d2 │ │ │ │ - vstr d4, [fp] │ │ │ │ - vstr d5, [r3] │ │ │ │ - vldr d4, [r5, #-80] @ 0xffffffb0 │ │ │ │ - adds r5, #176 @ 0xb0 │ │ │ │ - vldr d3, [r5, #-248] @ 0xffffff08 │ │ │ │ - ldr r3, [sp, #296] @ 0x128 │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ + vstr d4, [ip] │ │ │ │ + vstr d5, [r1] │ │ │ │ + vldr d4, [r6, #-80] @ 0xffffffb0 │ │ │ │ + add.w r6, r6, #176 @ 0xb0 │ │ │ │ + vldr d3, [r6, #-248] @ 0xffffff08 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #296] @ 0x128 │ │ │ │ - ldr r3, [sp, #180] @ 0xb4 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - add r6, r3 │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ - str r6, [sp, #0] │ │ │ │ + vstr d5, [lr] │ │ │ │ + vstr d7, [r4] │ │ │ │ + ldr r3, [sp, #296] @ 0x128 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #296] @ 0x128 │ │ │ │ + ldr r3, [sp, #180] @ 0xb4 │ │ │ │ + ldr r2, [sp, #296] @ 0x128 │ │ │ │ add r7, r3 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + add r8, r3 │ │ │ │ ldr r3, [sp, #188] @ 0xbc │ │ │ │ - eor.w ip, ip, r3 │ │ │ │ - ldrd r2, r3, [sp, #296] @ 0x128 │ │ │ │ - vstr d5, [lr] │ │ │ │ - vstr d7, [r0] │ │ │ │ + eor.w r9, r9, r3 │ │ │ │ + ldr r3, [sp, #300] @ 0x12c │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 6ff48 │ │ │ │ + bne.w 75750 │ │ │ │ add sp, #196 @ 0xc4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -00070410 : │ │ │ │ - ldr r2, [pc, #8] @ (7041c ) │ │ │ │ - ldr r1, [pc, #12] @ (70420 ) │ │ │ │ +00075c34 : │ │ │ │ + ldr r2, [pc, #8] @ (75c40 ) │ │ │ │ + ldr r1, [pc, #12] @ (75c44 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - bhi.n 70420 │ │ │ │ - movs r2, r0 │ │ │ │ - @ instruction: 0xfad7ffff │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + vaddl.s16 q8, d12, d2 │ │ │ │ + @ instruction: 0xfaabffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov r9, r1 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub sp, #364 @ 0x16c │ │ │ │ mov sl, r3 │ │ │ │ - ldr r3, [pc, #996] @ (70820 ) │ │ │ │ - ldrd r1, r0, [sp, #464] @ 0x1d0 │ │ │ │ - add r3, pc │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub sp, #348 @ 0x15c │ │ │ │ + ldrd r1, r0, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r3, [pc, #992] @ (76050 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 70d26 │ │ │ │ - ldr r1, [sp, #472] @ 0x1d8 │ │ │ │ - mov lr, r8 │ │ │ │ - vldr d15, [pc, #956] @ 70808 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #348] @ 0x15c │ │ │ │ - negs r1, r1 │ │ │ │ - str r1, [sp, #352] @ 0x160 │ │ │ │ - ldr r1, [pc, #972] @ (70824 ) │ │ │ │ + add r3, pc │ │ │ │ + bge.w 76522 │ │ │ │ + ldr r1, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d14, [pc, #948] @ 76030 │ │ │ │ + vldr d13, [pc, #952] @ 76038 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r1, [sp, #332] @ 0x14c │ │ │ │ + rsb r1, r1, #0 │ │ │ │ + str r1, [sp, #336] @ 0x150 │ │ │ │ + ldr r1, [pc, #964] @ (76054 ) │ │ │ │ ldr r3, [r3, r1] │ │ │ │ - ldr r1, [sp, #464] @ 0x1d0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #356] @ 0x164 │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ - mla r7, r3, r1, r2 │ │ │ │ - movs r3, #112 @ 0x70 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ - mov.w r1, sl, lsl #5 │ │ │ │ - movs r4, #72 @ 0x48 │ │ │ │ - vldr d3, [lr] │ │ │ │ - mov.w ip, #24 │ │ │ │ - mla r3, r3, sl, r9 │ │ │ │ - vldr d0, [pc, #912] @ 70810 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - mov.w r8, sl, lsl #6 │ │ │ │ + str r3, [sp, #340] @ 0x154 │ │ │ │ + ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ + rsb r3, r3, r3, lsl #3 │ │ │ │ + add.w r7, r2, r3, lsl #5 │ │ │ │ + mov.w r1, sl, lsl #3 │ │ │ │ + vldr d3, [r8] │ │ │ │ + add.w r6, sl, sl, lsl #2 │ │ │ │ + sub.w r4, r1, sl │ │ │ │ + mov.w r5, sl, lsl #5 │ │ │ │ + vldr d0, [pc, #908] @ 76040 │ │ │ │ + add.w r3, r9, r4, lsl #4 │ │ │ │ + add.w r2, r9, r5 │ │ │ │ + add.w r4, r9, r4, lsl #3 │ │ │ │ + add r5, r8 │ │ │ │ + mov.w fp, sl, lsl #6 │ │ │ │ vldr d5, [r3] │ │ │ │ - mul.w r3, r2, sl │ │ │ │ - add.w r2, r9, r1 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - add.w r0, lr, r3 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - adds r5, r0, r3 │ │ │ │ - str r5, [sp, #24] │ │ │ │ + str r3, [sp, #0] │ │ │ │ + mov.w r3, r6, lsl #3 │ │ │ │ vldr d6, [r2] │ │ │ │ - mul.w r2, r4, sl │ │ │ │ + add.w r0, r8, r3 │ │ │ │ vldr d7, [r0] │ │ │ │ - add r1, lr │ │ │ │ - add.w r4, r9, r2 │ │ │ │ - vldr d1, [r5] │ │ │ │ - movs r5, #48 @ 0x30 │ │ │ │ - str r4, [sp, #16] │ │ │ │ + str r2, [sp, #8] │ │ │ │ + add.w r2, r1, sl │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r6, [sp, #104] @ 0x68 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + add.w r6, r9, r2 │ │ │ │ + add r2, r8 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - mul.w r4, ip, sl │ │ │ │ - mul.w r5, r5, sl │ │ │ │ - add r2, lr │ │ │ │ - add.w r6, lr, r4 │ │ │ │ - str r6, [sp, #28] │ │ │ │ + vldr d6, [r6] │ │ │ │ + str r6, [sp, #12] │ │ │ │ + add.w r6, r0, r3 │ │ │ │ + add.w r0, sl, sl, lsl #1 │ │ │ │ + vldr d1, [r6] │ │ │ │ + mov.w ip, r0, lsl #3 │ │ │ │ + mov.w lr, r0, lsl #4 │ │ │ │ + str r6, [sp, #16] │ │ │ │ + add.w r6, r8, ip │ │ │ │ + add ip, r9 │ │ │ │ + add.w r0, r9, r0, lsl #5 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + str r6, [sp, #20] │ │ │ │ vsub.f64 d4, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ vmov.f64 d1, d0 │ │ │ │ - add.w r0, r9, r5 │ │ │ │ - str r0, [sp, #32] │ │ │ │ - add r4, r9 │ │ │ │ - str r4, [sp, #44] @ 0x2c │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vadd.f64 d0, d3, d2 │ │ │ │ vadd.f64 d8, d5, d4 │ │ │ │ - add r5, lr │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ - vstr d0, [sp, #232] @ 0xe8 │ │ │ │ + vstr d0, [sp, #72] @ 0x48 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - vstr d8, [sp, #240] @ 0xf0 │ │ │ │ + vstr d8, [sp, #224] @ 0xe0 │ │ │ │ vmls.f64 d5, d4, d0 │ │ │ │ vmls.f64 d3, d2, d0 │ │ │ │ + vmov.f64 d8, d0 │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ vldr d5, [r6] │ │ │ │ + add.w r6, r9, lr │ │ │ │ vsub.f64 d2, d3, d6 │ │ │ │ vadd.f64 d3, d6, d3 │ │ │ │ - vstr d7, [sp, #272] @ 0x110 │ │ │ │ - vmov.f64 d9, d5 │ │ │ │ - vldr d7, [r0] │ │ │ │ - mov.w r0, sl, lsl #3 │ │ │ │ - add.w r6, r9, r0 │ │ │ │ - vstr d4, [sp, #264] @ 0x108 │ │ │ │ - str r6, [sp, #36] @ 0x24 │ │ │ │ - vstr d2, [sp, #248] @ 0xf8 │ │ │ │ - vmov.f64 d2, d1 │ │ │ │ + str r6, [sp, #24] │ │ │ │ + vstr d7, [sp, #256] @ 0x100 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r9, r1 │ │ │ │ + add r1, r8 │ │ │ │ + vstr d4, [sp, #248] @ 0xf8 │ │ │ │ vldr d4, [r6] │ │ │ │ - movs r6, #96 @ 0x60 │ │ │ │ - vstr d3, [sp, #256] @ 0x100 │ │ │ │ + str r6, [sp, #28] │ │ │ │ + add.w r6, r8, lr │ │ │ │ + mov.w lr, sl, lsl #4 │ │ │ │ + str r1, [sp, #36] @ 0x24 │ │ │ │ + str r6, [sp, #32] │ │ │ │ + vstr d2, [sp, #232] @ 0xe8 │ │ │ │ + vmov.f64 d2, d1 │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - mla r6, r6, sl, r9 │ │ │ │ + vldr d4, [r1] │ │ │ │ + add.w r1, r9, lr │ │ │ │ + vstr d3, [sp, #240] @ 0xf0 │ │ │ │ vmul.f64 d11, d7, d1 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add.w r4, lr, r0 │ │ │ │ + vldr d7, [ip] │ │ │ │ vadd.f64 d10, d5, d6 │ │ │ │ - vmls.f64 d9, d6, d0 │ │ │ │ - vldr d5, [r5] │ │ │ │ - mov.w r0, sl, lsl #4 │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ - vldr d4, [r4] │ │ │ │ - add.w fp, lr, r0 │ │ │ │ - vmov.f64 d12, d5 │ │ │ │ - add.w ip, fp, r3 │ │ │ │ - add.w r5, r9, r0 │ │ │ │ - vstr d11, [sp, #200] @ 0xc8 │ │ │ │ + vmls.f64 d5, d6, d0 │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - add.w r4, r9, r3 │ │ │ │ - vstr d9, [sp, #80] @ 0x50 │ │ │ │ - vmls.f64 d12, d6, d0 │ │ │ │ - vmul.f64 d14, d7, d1 │ │ │ │ + vstr d11, [sp, #80] @ 0x50 │ │ │ │ + vstr d5, [sp, #88] @ 0x58 │ │ │ │ + vldr d5, [r6] │ │ │ │ + vmul.f64 d12, d7, d1 │ │ │ │ + vstr d12, [sp, #96] @ 0x60 │ │ │ │ + vmov.f64 d12, d5 │ │ │ │ vadd.f64 d9, d5, d6 │ │ │ │ - vstr d12, [sp, #208] @ 0xd0 │ │ │ │ - vmov.f64 d12, d0 │ │ │ │ - str r5, [sp, #52] @ 0x34 │ │ │ │ - vldr d4, [ip] │ │ │ │ - vldr d7, [fp] │ │ │ │ - vldr d5, [r5] │ │ │ │ - movs r5, #88 @ 0x58 │ │ │ │ - str r0, [sp, #56] @ 0x38 │ │ │ │ + vmls.f64 d12, d6, d0 │ │ │ │ + vstr d12, [sp, #264] @ 0x108 │ │ │ │ + vldr d5, [r1] │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ + add.w r1, r8, lr │ │ │ │ + add.w lr, r1, r3 │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r6, lr, r3 │ │ │ │ + vldr d4, [lr] │ │ │ │ + vmov.f64 d12, d5 │ │ │ │ + str r6, [sp, #44] @ 0x2c │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vmov.f64 d11, d5 │ │ │ │ - str r4, [sp, #60] @ 0x3c │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ - mul.w r5, r5, sl │ │ │ │ - vadd.f64 d13, d5, d6 │ │ │ │ - vldr d5, [r0] │ │ │ │ - movs r0, #56 @ 0x38 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vmls.f64 d11, d6, d0 │ │ │ │ - vldr d6, [r6] │ │ │ │ - mla r0, r0, sl, r9 │ │ │ │ - vstr d7, [sp, #216] @ 0xd8 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vstr d11, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d15, d5, d6 │ │ │ │ + vldr d5, [r6] │ │ │ │ + vmls.f64 d12, d6, d0 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vstr d7, [sp, #200] @ 0xc8 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r9, r3 │ │ │ │ + str r4, [sp, #52] @ 0x34 │ │ │ │ + vstr d12, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ - vmul.f64 d1, d7, d1 │ │ │ │ + vmla.f64 d5, d4, d0 │ │ │ │ + vldr d4, [r5] │ │ │ │ + vmul.f64 d6, d7, d1 │ │ │ │ vldr d7, [r9] │ │ │ │ - vstr d3, [sp, #96] @ 0x60 │ │ │ │ - vmov.f64 d3, d5 │ │ │ │ - vmla.f64 d3, d4, d0 │ │ │ │ - vldr d4, [r1] │ │ │ │ - vldr d5, [r4] │ │ │ │ - movs r4, #104 @ 0x68 │ │ │ │ - add.w r1, r9, r8 │ │ │ │ - str r1, [sp, #68] @ 0x44 │ │ │ │ + vstr d3, [sp, #120] @ 0x78 │ │ │ │ + vstr d6, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - mla r4, r4, sl, r9 │ │ │ │ - vstr d1, [sp, #104] @ 0x68 │ │ │ │ - add r8, lr │ │ │ │ + vmov.f64 d11, d5 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, r9, fp │ │ │ │ + add fp, r8 │ │ │ │ + vldr d3, [r4] │ │ │ │ + str r4, [sp, #56] @ 0x38 │ │ │ │ + mov.w r4, #104 @ 0x68 │ │ │ │ vmul.f64 d4, d7, d2 │ │ │ │ + mla r4, r4, sl, r9 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ - vmls.f64 d7, d6, d0 │ │ │ │ - vmov.f64 d11, d3 │ │ │ │ - vldr d3, [r1] │ │ │ │ - add.w r1, lr, r5 │ │ │ │ vadd.f64 d1, d5, d6 │ │ │ │ - str r1, [sp, #72] @ 0x48 │ │ │ │ - vstr d4, [sp, #112] @ 0x70 │ │ │ │ - add r5, r9 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - str r5, [sp, #76] @ 0x4c │ │ │ │ - add r3, r2 │ │ │ │ - str r1, [sp, #344] @ 0x158 │ │ │ │ - vstr d7, [sp, #224] @ 0xe0 │ │ │ │ + str r4, [sp, #60] @ 0x3c │ │ │ │ + vmls.f64 d7, d6, d0 │ │ │ │ + vstr d4, [sp, #136] @ 0x88 │ │ │ │ + vstr d7, [sp, #144] @ 0x90 │ │ │ │ vldr d7, [r4] │ │ │ │ + mov.w r4, #88 @ 0x58 │ │ │ │ + mul.w r4, r4, sl │ │ │ │ + add.w r6, r8, r4 │ │ │ │ + add r4, r9 │ │ │ │ + vldr d6, [r6] │ │ │ │ + strd r6, r4, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d4, d3, d5 │ │ │ │ - vmul.f64 d6, d7, d2 │ │ │ │ vmls.f64 d3, d5, d0 │ │ │ │ - vldr d5, [r1] │ │ │ │ + vmul.f64 d6, d7, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - vstr d6, [sp, #280] @ 0x118 │ │ │ │ - vldr d6, [r8] │ │ │ │ + vstr d3, [sp, #152] @ 0x98 │ │ │ │ + vldr d3, [r4] │ │ │ │ + add.w r4, fp, r3 │ │ │ │ + add r3, r2 │ │ │ │ + vstr d6, [sp, #272] @ 0x110 │ │ │ │ + vldr d5, [r4] │ │ │ │ + str r4, [sp, #328] @ 0x148 │ │ │ │ + vldr d6, [fp] │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vmov.f64 d8, d3 │ │ │ │ - vldr d3, [r5] │ │ │ │ - movs r5, #80 @ 0x50 │ │ │ │ vsub.f64 d7, d3, d2 │ │ │ │ - vmla.f64 d3, d2, d12 │ │ │ │ - mla r5, r5, sl, r9 │ │ │ │ + vmla.f64 d3, d2, d8 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vstr d7, [sp, #128] @ 0x80 │ │ │ │ - vmov.f64 d7, d12 │ │ │ │ - vstr d6, [sp, #144] @ 0x90 │ │ │ │ - vmov.f64 d12, d0 │ │ │ │ - vstr d3, [sp, #136] @ 0x88 │ │ │ │ - vldr d2, [r2] │ │ │ │ + vmov.f64 d2, d0 │ │ │ │ + vstr d3, [sp, #160] @ 0xa0 │ │ │ │ + ldr r6, [sp, #104] @ 0x68 │ │ │ │ + vstr d15, [sp, #104] @ 0x68 │ │ │ │ vldr d3, [r3] │ │ │ │ - vldr d5, [r5] │ │ │ │ - vstr d8, [sp, #120] @ 0x78 │ │ │ │ - vsub.f64 d0, d5, d3 │ │ │ │ - vadd.f64 d5, d5, d3 │ │ │ │ - vsub.f64 d3, d9, d1 │ │ │ │ - vsub.f64 d6, d0, d2 │ │ │ │ - vmla.f64 d2, d0, d7 │ │ │ │ - vmul.f64 d5, d5, d12 │ │ │ │ - vsub.f64 d12, d8, d14 │ │ │ │ - vldr d7, [sp, #128] @ 0x80 │ │ │ │ - vldr d0, [sp, #96] @ 0x60 │ │ │ │ - vstr d6, [sp, #152] @ 0x98 │ │ │ │ - vstr d3, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d3, d4, d6 │ │ │ │ - vsub.f64 d0, d7, d0 │ │ │ │ - vmov.f64 d7, d12 │ │ │ │ - vldr d12, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d6, d10, d13 │ │ │ │ - vadd.f64 d12, d12, d2 │ │ │ │ - vstr d7, [sp, #168] @ 0xa8 │ │ │ │ - vstr d0, [sp, #160] @ 0xa0 │ │ │ │ - vsub.f64 d0, d10, d13 │ │ │ │ - vldr d13, [sp, #96] @ 0x60 │ │ │ │ - vstr d6, [sp, #184] @ 0xb8 │ │ │ │ - vsub.f64 d8, d7, d12 │ │ │ │ - vadd.f64 d7, d9, d1 │ │ │ │ - vstr d12, [sp, #176] @ 0xb0 │ │ │ │ - vldr d12, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d1, d6, d7 │ │ │ │ - vstr d7, [sp, #192] @ 0xc0 │ │ │ │ - vldr d7, [sp, #128] @ 0x80 │ │ │ │ - vldr d6, [sp, #200] @ 0xc8 │ │ │ │ - vstr d8, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d7, d13, d7 │ │ │ │ - vldr d13, [sp, #216] @ 0xd8 │ │ │ │ - vsub.f64 d9, d12, d6 │ │ │ │ - vmov.f64 d12, d11 │ │ │ │ - vldr d8, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d10, d13, d11 │ │ │ │ - vldr d11, [sp, #80] @ 0x50 │ │ │ │ - vstr d9, [sp, #96] @ 0x60 │ │ │ │ - vsub.f64 d12, d13, d12 │ │ │ │ + vstr d6, [sp, #168] @ 0xa8 │ │ │ │ + vldr d12, [r2] │ │ │ │ + add.w r6, r9, r6, lsl #4 │ │ │ │ + vldr d5, [r6] │ │ │ │ + vmov.f64 d6, d12 │ │ │ │ + vsub.f64 d0, d5, d3 │ │ │ │ + vadd.f64 d5, d5, d3 │ │ │ │ + vsub.f64 d8, d0, d12 │ │ │ │ + vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ + vmul.f64 d5, d5, d2 │ │ │ │ + vldr d2, [sp, #120] @ 0x78 │ │ │ │ + vmla.f64 d6, d0, d12 │ │ │ │ + vldr d12, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d0, d10, d15 │ │ │ │ + vldr d15, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d3, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ - vsub.f64 d9, d9, d10 │ │ │ │ - vstr d10, [sp, #128] @ 0x80 │ │ │ │ - vldr d10, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d2, d7, d2 │ │ │ │ + vsub.f64 d15, d12, d15 │ │ │ │ + vldr d12, [sp, #136] @ 0x88 │ │ │ │ + vadd.f64 d12, d12, d6 │ │ │ │ + vstr d15, [sp, #176] @ 0xb0 │ │ │ │ + vstr d2, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d2, d9, d1 │ │ │ │ + vadd.f64 d1, d9, d1 │ │ │ │ + vldr d9, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d15, d15, d12 │ │ │ │ + vstr d12, [sp, #184] @ 0xb8 │ │ │ │ + vldr d12, [sp, #80] @ 0x50 │ │ │ │ + vstr d1, [sp, #192] @ 0xc0 │ │ │ │ + vstr d15, [sp, #288] @ 0x120 │ │ │ │ + vldr d15, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d9, d9, d12 │ │ │ │ + vstr d11, [sp, #104] @ 0x68 │ │ │ │ + vldr d12, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d10, d10, d15 │ │ │ │ + vldr d15, [sp, #120] @ 0x78 │ │ │ │ + vstr d9, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d7, d15, d7 │ │ │ │ + vldr d15, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d1, d10, d1 │ │ │ │ + vadd.f64 d11, d15, d11 │ │ │ │ vadd.f64 d8, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d9, [sp, #304] @ 0x130 │ │ │ │ - vldr d9, [sp, #144] @ 0x90 │ │ │ │ - vldr d4, [pc, #104] @ 70818 │ │ │ │ - vadd.f64 d9, d11, d9 │ │ │ │ + vldr d4, [pc, #132] @ 76048 │ │ │ │ + vsub.f64 d9, d9, d11 │ │ │ │ + vstr d11, [sp, #200] @ 0xc8 │ │ │ │ vldr d11, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vadd.f64 d10, d11, d10 │ │ │ │ - vldr d11, [sp, #120] @ 0x78 │ │ │ │ - vstr d9, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d14, d14, d11 │ │ │ │ - vadd.f64 d9, d9, d10 │ │ │ │ - vstr d10, [sp, #200] @ 0xc8 │ │ │ │ - vmov.f64 d11, d14 │ │ │ │ - vstr d9, [sp, #312] @ 0x138 │ │ │ │ - vldr d14, [sp, #112] @ 0x70 │ │ │ │ - vstr d12, [sp, #120] @ 0x78 │ │ │ │ - vsub.f64 d14, d14, d2 │ │ │ │ - vmov.f64 d2, d14 │ │ │ │ - vmov.f64 d14, d11 │ │ │ │ - vstr d2, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d2, d11, d2 │ │ │ │ - vstr d2, [sp, #320] @ 0x140 │ │ │ │ - vldr d2, [sp, #136] @ 0x88 │ │ │ │ - b.n 70828 │ │ │ │ - nop.w │ │ │ │ + vstr d9, [sp, #296] @ 0x128 │ │ │ │ + vldr d9, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d9, d11, d9 │ │ │ │ + vmov.f64 d11, d9 │ │ │ │ + vldr d9, [sp, #128] @ 0x80 │ │ │ │ + vstr d11, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d9, d12, d9 │ │ │ │ + vmov.f64 d12, d9 │ │ │ │ + vadd.f64 d9, d11, d9 │ │ │ │ + vstr d12, [sp, #216] @ 0xd8 │ │ │ │ + vldr d12, [sp, #96] @ 0x60 │ │ │ │ + vstr d9, [sp, #304] @ 0x130 │ │ │ │ + vldr d9, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d9, d12, d9 │ │ │ │ + vldr d12, [sp, #136] @ 0x88 │ │ │ │ + vsub.f64 d12, d12, d6 │ │ │ │ + vstr d9, [sp, #96] @ 0x60 │ │ │ │ + vldr d6, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d11, d9, d12 │ │ │ │ + vldr d9, [sp, #160] @ 0xa0 │ │ │ │ + vstr d11, [sp, #312] @ 0x138 │ │ │ │ + vldr d11, [sp, #80] @ 0x50 │ │ │ │ + b.n 76058 │ │ │ │ + ldrh r6, [r3, r1] │ │ │ │ + lsls r5, r6, #17 │ │ │ │ + ldmia r7!, {r0, r1, r5} │ │ │ │ + subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - ldr r4, [pc, #680] @ (70abc ) │ │ │ │ + ldr r4, [pc, #680] @ (762ec ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - b.w ff518f4a │ │ │ │ - b.n 70f0e │ │ │ │ + b.w ff51e77a │ │ │ │ + b.n 7673e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - b.n 70730 │ │ │ │ - movs r2, r0 │ │ │ │ + vhadd.u16 d16, d4, d2 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vadd.f64 d11, d6, d2 │ │ │ │ - vldr d6, [sp, #280] @ 0x118 │ │ │ │ - vldr d2, [sp, #224] @ 0xe0 │ │ │ │ - vmov.f64 d13, d11 │ │ │ │ - vadd.f64 d11, d11, d12 │ │ │ │ - vldr d12, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d9, d2, d5 │ │ │ │ - vsub.f64 d5, d2, d5 │ │ │ │ - vstr d11, [sp, #328] @ 0x148 │ │ │ │ - vadd.f64 d11, d12, d6 │ │ │ │ - vsub.f64 d12, d12, d6 │ │ │ │ - vldr d6, [sp, #144] @ 0x90 │ │ │ │ - vstr d5, [sp, #224] @ 0xe0 │ │ │ │ - vstr d9, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d10, d11, d9 │ │ │ │ - vstr d11, [sp, #136] @ 0x88 │ │ │ │ - vldr d11, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d5, d12, d5 │ │ │ │ - vldr d9, [sp, #232] @ 0xe8 │ │ │ │ - vstr d12, [sp, #216] @ 0xd8 │ │ │ │ - vsub.f64 d6, d11, d6 │ │ │ │ - vstr d10, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d9, d11, d9 │ │ │ │ + vldr d11, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d15, d15, d11 │ │ │ │ + vstr d9, [sp, #80] @ 0x50 │ │ │ │ + vmov.f64 d11, d15 │ │ │ │ + vadd.f64 d15, d9, d15 │ │ │ │ + vldr d9, [sp, #144] @ 0x90 │ │ │ │ + vstr d11, [sp, #104] @ 0x68 │ │ │ │ + vldr d11, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d9, d9, d5 │ │ │ │ + vstr d15, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d15, d11, d6 │ │ │ │ + vsub.f64 d11, d11, d6 │ │ │ │ + vldr d6, [sp, #168] @ 0xa8 │ │ │ │ + vstr d15, [sp, #136] @ 0x88 │ │ │ │ + vadd.f64 d15, d15, d9 │ │ │ │ + vstr d9, [sp, #152] @ 0x98 │ │ │ │ + vldr d9, [sp, #144] @ 0x90 │ │ │ │ + vstr d11, [sp, #144] @ 0x90 │ │ │ │ + vstr d15, [sp, #264] @ 0x108 │ │ │ │ + vsub.f64 d5, d9, d5 │ │ │ │ + vldr d9, [sp, #128] @ 0x80 │ │ │ │ + vmov.f64 d15, d5 │ │ │ │ + vadd.f64 d5, d11, d5 │ │ │ │ vldr d11, [sp, #88] @ 0x58 │ │ │ │ - vldr d10, [sp, #104] @ 0x68 │ │ │ │ - vstr d5, [sp, #336] @ 0x150 │ │ │ │ - vstr d6, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d5, d11, d10 │ │ │ │ - vldr d10, [sp, #160] @ 0xa0 │ │ │ │ + vstr d15, [sp, #160] @ 0xa0 │ │ │ │ + vldr d15, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d6, d11, d6 │ │ │ │ + vldr d11, [sp, #112] @ 0x70 │ │ │ │ + vstr d5, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d5, d11, d9 │ │ │ │ + vstr d6, [sp, #88] @ 0x58 │ │ │ │ + vmul.f64 d11, d2, d13 │ │ │ │ + vmul.f64 d2, d2, d14 │ │ │ │ + vnmls.f64 d11, d0, d14 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d5, [sp, #88] @ 0x58 │ │ │ │ - vldr d5, [sp, #240] @ 0xf0 │ │ │ │ - vstr d6, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d6, d9, d1 │ │ │ │ - vstr d6, [lr] │ │ │ │ + vstr d5, [sp, #112] @ 0x70 │ │ │ │ + vmla.f64 d2, d0, d13 │ │ │ │ + vldr d5, [sp, #224] @ 0xe0 │ │ │ │ + vstr d6, [sp, #128] @ 0x80 │ │ │ │ + vldr d6, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d6, d6, d1 │ │ │ │ + vstr d6, [r8] │ │ │ │ vadd.f64 d6, d5, d8 │ │ │ │ vstr d6, [r9] │ │ │ │ - vmul.f64 d6, d3, d15 │ │ │ │ - vmov.f64 d11, d6 │ │ │ │ - vldr d6, [pc, #980] @ 70c98 │ │ │ │ - vmul.f64 d3, d3, d6 │ │ │ │ - vnmls.f64 d11, d10, d6 │ │ │ │ - vldr d10, [sp, #288] @ 0x120 │ │ │ │ - vmul.f64 d2, d10, d6 │ │ │ │ - vmov.f64 d12, d2 │ │ │ │ - vmla.f64 d12, d0, d15 │ │ │ │ - vstr d11, [sp, #232] @ 0xe8 │ │ │ │ - vmul.f64 d11, d10, d15 │ │ │ │ - vnmls.f64 d11, d0, d6 │ │ │ │ - vldr d0, [sp, #160] @ 0xa0 │ │ │ │ - vstr d12, [sp, #240] @ 0xf0 │ │ │ │ - vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ - vmla.f64 d3, d0, d15 │ │ │ │ - vmls.f64 d5, d8, d12 │ │ │ │ - vstr d3, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d6, d3, d13 │ │ │ │ + vmul.f64 d3, d3, d14 │ │ │ │ + vstr d2, [sp, #168] @ 0xa8 │ │ │ │ + ldr r4, [sp, #20] │ │ │ │ + vmla.f64 d3, d15, d13 │ │ │ │ + vmov.f64 d9, d6 │ │ │ │ + vnmls.f64 d9, d15, d14 │ │ │ │ + vmov.f64 d15, d3 │ │ │ │ + vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ + vmls.f64 d5, d8, d3 │ │ │ │ + vldr d8, [r7, #-192] @ 0xffffff40 │ │ │ │ vmov.f64 d6, d5 │ │ │ │ - vldr d2, [sp, #184] @ 0xb8 │ │ │ │ - vldr d3, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d8, [r7, #-192] @ 0xffffff40 │ │ │ │ - ldr r1, [sp, #28] │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vmov.f64 d6, d9 │ │ │ │ - vmls.f64 d6, d1, d12 │ │ │ │ - vsub.f64 d10, d2, d3 │ │ │ │ + vldr d6, [sp, #72] @ 0x48 │ │ │ │ + vmls.f64 d6, d1, d3 │ │ │ │ + vldr d3, [sp, #192] @ 0xc0 │ │ │ │ vldr d1, [r7, #-184] @ 0xffffff48 │ │ │ │ - vldr d9, [sp, #232] @ 0xe8 │ │ │ │ + vsub.f64 d10, d10, d3 │ │ │ │ vmul.f64 d10, d10, d4 │ │ │ │ vsub.f64 d4, d5, d11 │ │ │ │ vadd.f64 d5, d11, d5 │ │ │ │ - vldr d11, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d3, d6, d10 │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vadd.f64 d6, d6, d10 │ │ │ │ - vldr d10, [sp, #240] @ 0xf0 │ │ │ │ + vldr d10, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d0, d9, d3 │ │ │ │ vsub.f64 d3, d3, d9 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ - vldr d1, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d0, d1, d6 │ │ │ │ - vstr d2, [r1] │ │ │ │ - ldr r1, [sp, #44] @ 0x2c │ │ │ │ - vstr d4, [r1] │ │ │ │ + vadd.f64 d0, d15, d6 │ │ │ │ + vsub.f64 d6, d6, d15 │ │ │ │ + vstr d2, [r4] │ │ │ │ + vstr d4, [ip] │ │ │ │ vsub.f64 d4, d7, d10 │ │ │ │ - vldr d1, [r7, #-88] @ 0xffffffa8 │ │ │ │ vadd.f64 d7, d10, d7 │ │ │ │ vldr d8, [r7, #-96] @ 0xffffffa0 │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ + vldr d1, [r7, #-88] @ 0xffffffa8 │ │ │ │ + ldr r4, [sp, #44] @ 0x2c │ │ │ │ + vldr d10, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d0, d1 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ + vmla.f64 d4, d0, d1 │ │ │ │ + vldr d8, [sp, #80] @ 0x50 │ │ │ │ vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ vstr d4, [r2] │ │ │ │ - vldr d2, [r7, #-40] @ 0xffffffd8 │ │ │ │ vldr d1, [r7, #-48] @ 0xffffffd0 │ │ │ │ + vldr d2, [r7, #-40] @ 0xffffffd8 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vldr d1, [sp, #104] @ 0x68 │ │ │ │ - vsub.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #120] @ 0x78 │ │ │ │ - vstr d4, [r1] │ │ │ │ - vstr d5, [r6] │ │ │ │ - vldr d4, [r7, #-136] @ 0xffffff78 │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ + vldr d2, [sp, #216] @ 0xd8 │ │ │ │ + vstr d4, [r4] │ │ │ │ + vstr d5, [r0] │ │ │ │ vldr d3, [r7, #-144] @ 0xffffff70 │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ + vldr d4, [r7, #-136] @ 0xffffff78 │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ - vldr d3, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d6, d14, d3 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vldr d5, [pc, #676] @ 70c98 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ - vmul.f64 d10, d6, d5 │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vsub.f64 d7, d13, d1 │ │ │ │ - vmov.f64 d1, d6 │ │ │ │ - vldr d6, [pc, #656] @ 70ca0 │ │ │ │ - vmla.f64 d10, d7, d15 │ │ │ │ - vnmls.f64 d1, d7, d5 │ │ │ │ - vstr d1, [sp, #16] │ │ │ │ - vldr d13, [sp, #200] @ 0xc8 │ │ │ │ - vldr d3, [sp, #208] @ 0xd0 │ │ │ │ - vldr d14, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d7, d11, d13 │ │ │ │ - vldr d11, [sp, #136] @ 0x88 │ │ │ │ - vldr d13, [sp, #312] @ 0x138 │ │ │ │ - vldr d0, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d11, d11, d3 │ │ │ │ - vldr d3, [sp, #280] @ 0x118 │ │ │ │ - vldr d8, [r7, #-80] @ 0xffffffb0 │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ - ldr r2, [sp, #344] @ 0x158 │ │ │ │ - vmul.f64 d9, d11, d5 │ │ │ │ - vmul.f64 d11, d11, d15 │ │ │ │ - vmla.f64 d9, d7, d15 │ │ │ │ - vnmls.f64 d11, d7, d5 │ │ │ │ - vldr d5, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d7, d13, d3 │ │ │ │ - vadd.f64 d3, d13, d3 │ │ │ │ - vldr d13, [sp, #320] @ 0x140 │ │ │ │ - vmov.f64 d4, d5 │ │ │ │ - vsub.f64 d1, d14, d13 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ + vldr d6, [pc, #820] @ 76540 │ │ │ │ + vstr d5, [r4] │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ + vldr d5, [sp, #136] @ 0x88 │ │ │ │ + vstr d7, [r4] │ │ │ │ + vsub.f64 d7, d8, d10 │ │ │ │ + vldr d10, [sp, #96] @ 0x60 │ │ │ │ + vsub.f64 d12, d10, d12 │ │ │ │ + vmul.f64 d10, d12, d14 │ │ │ │ + vmul.f64 d12, d12, d13 │ │ │ │ + vmla.f64 d10, d7, d13 │ │ │ │ + vnmls.f64 d12, d7, d14 │ │ │ │ + vldr d7, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + vldr d2, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d11, d5, d2 │ │ │ │ + vldr d2, [sp, #304] @ 0x130 │ │ │ │ + vldr d5, [sp, #264] @ 0x108 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + vldr d1, [sp, #232] @ 0xe8 │ │ │ │ + vmul.f64 d9, d11, d14 │ │ │ │ + vmul.f64 d11, d11, d13 │ │ │ │ + vadd.f64 d3, d2, d5 │ │ │ │ + vldr d8, [sp, #320] @ 0x140 │ │ │ │ + vldr d0, [sp, #248] @ 0xf8 │ │ │ │ + vmla.f64 d9, d7, d13 │ │ │ │ + vnmls.f64 d11, d7, d14 │ │ │ │ + vmov.f64 d4, d1 │ │ │ │ + vsub.f64 d7, d2, d5 │ │ │ │ + ldr r4, [sp, #36] @ 0x24 │ │ │ │ + vmov.f64 d5, #80 @ 0x3e800000 0.250 │ │ │ │ + ldr r2, [sp, #328] @ 0x148 │ │ │ │ + vmls.f64 d4, d3, d5 │ │ │ │ + vadd.f64 d3, d1, d3 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vmls.f64 d4, d3, d12 │ │ │ │ - vadd.f64 d3, d5, d3 │ │ │ │ - vmul.f64 d1, d1, d6 │ │ │ │ - vadd.f64 d6, d13, d14 │ │ │ │ - vldr d14, [sp, #16] │ │ │ │ vadd.f64 d2, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ + vldr d7, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d1, d8, d7 │ │ │ │ + vmul.f64 d1, d1, d6 │ │ │ │ + vadd.f64 d6, d7, d8 │ │ │ │ + vldr d8, [r7, #-80] @ 0xffffffb0 │ │ │ │ vmov.f64 d7, d0 │ │ │ │ - vmls.f64 d7, d6, d12 │ │ │ │ + vmls.f64 d7, d6, d5 │ │ │ │ vadd.f64 d6, d0, d6 │ │ │ │ vldr d0, [r7, #-72] @ 0xffffffb8 │ │ │ │ vadd.f64 d5, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vmul.f64 d1, d6, d0 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vmla.f64 d6, d3, d0 │ │ │ │ - vadd.f64 d0, d14, d4 │ │ │ │ - vsub.f64 d4, d4, d14 │ │ │ │ vnmls.f64 d1, d3, d8 │ │ │ │ - vstr d1, [r6] │ │ │ │ - vstr d6, [r5] │ │ │ │ + vmla.f64 d6, d3, d0 │ │ │ │ + vadd.f64 d0, d12, d4 │ │ │ │ + vsub.f64 d4, d4, d12 │ │ │ │ + vstr d1, [r0] │ │ │ │ + vstr d6, [r6] │ │ │ │ vsub.f64 d6, d7, d11 │ │ │ │ - vldr d1, [r7, #-24] @ 0xffffffe8 │ │ │ │ vadd.f64 d7, d11, d7 │ │ │ │ vldr d8, [r7, #-32] @ 0xffffffe0 │ │ │ │ - ldr r6, [sp, #36] @ 0x24 │ │ │ │ + vldr d1, [r7, #-24] @ 0xffffffe8 │ │ │ │ + ldr r6, [sp, #28] │ │ │ │ + ldr r0, [sp, #60] @ 0x3c │ │ │ │ vmul.f64 d3, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vmla.f64 d6, d0, d1 │ │ │ │ vnmls.f64 d3, d0, d8 │ │ │ │ + vmla.f64 d6, d0, d1 │ │ │ │ vsub.f64 d0, d2, d10 │ │ │ │ vadd.f64 d2, d10, d2 │ │ │ │ vstr d3, [r2] │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d6, [r0] │ │ │ │ vadd.f64 d6, d9, d5 │ │ │ │ - vldr d1, [r7, #-216] @ 0xffffff28 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ vldr d8, [r7, #-224] @ 0xffffff20 │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ + vldr d1, [r7, #-216] @ 0xffffff28 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ vmul.f64 d3, d6, d1 │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vmla.f64 d6, d0, d1 │ │ │ │ vnmls.f64 d3, d0, d8 │ │ │ │ + vmla.f64 d6, d0, d1 │ │ │ │ vstr d3, [r4] │ │ │ │ vstr d6, [r6] │ │ │ │ - vldr d3, [r7, #-168] @ 0xffffff58 │ │ │ │ vldr d1, [r7, #-176] @ 0xffffff50 │ │ │ │ + vldr d3, [r7, #-168] @ 0xffffff58 │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d2, d3 │ │ │ │ vnmls.f64 d6, d2, d1 │ │ │ │ - vstr d6, [r2] │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + vmla.f64 d5, d2, d3 │ │ │ │ + vmov.f64 d2, #80 @ 0x3e800000 0.250 │ │ │ │ + vstr d6, [r5] │ │ │ │ vstr d5, [r2] │ │ │ │ vldr d3, [r7, #-128] @ 0xffffff80 │ │ │ │ vldr d5, [r7, #-120] @ 0xffffff88 │ │ │ │ - vldr d1, [sp, #168] @ 0xa8 │ │ │ │ - vldr d8, [sp, #176] @ 0xb0 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ - vldr d9, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d11, d1, d8 │ │ │ │ - vldr d10, [sp, #128] @ 0x80 │ │ │ │ - vldr d1, [sp, #224] @ 0xe0 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ - vldr d13, [sp, #80] @ 0x50 │ │ │ │ - vldr d14, [sp, #88] @ 0x58 │ │ │ │ - vmul.f64 d5, d11, d15 │ │ │ │ - vldr d4, [pc, #280] @ 70ca0 │ │ │ │ - vldr d0, [sp, #304] @ 0x130 │ │ │ │ - vldr d2, [sp, #272] @ 0x110 │ │ │ │ - ldr r4, [sp, #60] @ 0x3c │ │ │ │ - vstr d6, [ip] │ │ │ │ - vstr d7, [r0] │ │ │ │ - vadd.f64 d7, d9, d10 │ │ │ │ - vldr d6, [pc, #248] @ 70c98 │ │ │ │ - vldr d10, [sp, #216] @ 0xd8 │ │ │ │ - vldr d8, [r7, #-160] @ 0xffffff60 │ │ │ │ - vnmls.f64 d5, d7, d6 │ │ │ │ - vmul.f64 d11, d11, d6 │ │ │ │ - vsub.f64 d9, d10, d1 │ │ │ │ - vmla.f64 d11, d7, d15 │ │ │ │ - vldr d1, [sp, #336] @ 0x150 │ │ │ │ - vsub.f64 d7, d13, d14 │ │ │ │ - vldr d13, [sp, #144] @ 0x90 │ │ │ │ + vmla.f64 d7, d4, d5 │ │ │ │ + vldr d4, [pc, #448] @ 76540 │ │ │ │ + vstr d6, [lr] │ │ │ │ + vstr d7, [r2] │ │ │ │ + vldr d9, [sp, #120] @ 0x78 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - vmul.f64 d10, d9, d15 │ │ │ │ - vmul.f64 d9, d9, d6 │ │ │ │ - vadd.f64 d3, d1, d13 │ │ │ │ - vmla.f64 d9, d7, d15 │ │ │ │ - vstr d5, [sp, #8] │ │ │ │ - vldr d5, [sp, #256] @ 0x100 │ │ │ │ - vnmls.f64 d10, d7, d6 │ │ │ │ - vsub.f64 d6, d13, d1 │ │ │ │ - vmov.f64 d7, d5 │ │ │ │ - vmls.f64 d7, d3, d12 │ │ │ │ - vadd.f64 d3, d5, d3 │ │ │ │ + vldr d15, [sp, #176] @ 0xb0 │ │ │ │ + vldr d12, [sp, #184] @ 0xb8 │ │ │ │ + vldr d11, [sp, #200] @ 0xc8 │ │ │ │ + vldr d10, [sp, #88] @ 0x58 │ │ │ │ + vldr d3, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d7, d9, d11 │ │ │ │ + vadd.f64 d11, d15, d12 │ │ │ │ + vldr d1, [sp, #240] @ 0xf0 │ │ │ │ + vldr d15, [sp, #160] @ 0xa0 │ │ │ │ + vldr d8, [sp, #296] @ 0x128 │ │ │ │ + vmul.f64 d12, d11, d13 │ │ │ │ + vmul.f64 d11, d11, d14 │ │ │ │ + vldr d0, [sp, #256] @ 0x100 │ │ │ │ + ldr r4, [sp, #52] @ 0x34 │ │ │ │ + vnmls.f64 d12, d7, d14 │ │ │ │ + vmla.f64 d11, d7, d13 │ │ │ │ + vsub.f64 d7, d10, d3 │ │ │ │ + vldr d3, [sp, #128] @ 0x80 │ │ │ │ + vldr d10, [sp, #144] @ 0x90 │ │ │ │ + vsub.f64 d9, d10, d15 │ │ │ │ + vmul.f64 d10, d9, d13 │ │ │ │ + vmul.f64 d9, d9, d14 │ │ │ │ + vnmls.f64 d10, d7, d14 │ │ │ │ + vmla.f64 d9, d7, d13 │ │ │ │ + vldr d7, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d6, d3, d7 │ │ │ │ + vadd.f64 d3, d7, d3 │ │ │ │ + vmov.f64 d7, d1 │ │ │ │ + vmls.f64 d7, d3, d2 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ + vadd.f64 d3, d1, d3 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d1, d0, d6 │ │ │ │ - vadd.f64 d6, d6, d0 │ │ │ │ - vldr d0, [r7, #-152] @ 0xffffff68 │ │ │ │ + vldr d6, [sp, #288] @ 0x120 │ │ │ │ + vsub.f64 d1, d8, d6 │ │ │ │ + vadd.f64 d6, d6, d8 │ │ │ │ + vldr d8, [r7, #-160] @ 0xffffff60 │ │ │ │ vmul.f64 d1, d1, d4 │ │ │ │ - vmov.f64 d4, d2 │ │ │ │ - vmls.f64 d4, d6, d12 │ │ │ │ - vadd.f64 d6, d2, d6 │ │ │ │ - vldr d12, [sp, #8] │ │ │ │ + vmov.f64 d4, d0 │ │ │ │ + vmls.f64 d4, d6, d2 │ │ │ │ + vadd.f64 d6, d0, d6 │ │ │ │ + vldr d0, [r7, #-152] @ 0xffffff68 │ │ │ │ vadd.f64 d2, d1, d4 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ vmul.f64 d1, d6, d0 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ + vnmls.f64 d1, d3, d8 │ │ │ │ vmla.f64 d6, d3, d0 │ │ │ │ vsub.f64 d0, d2, d9 │ │ │ │ vadd.f64 d9, d9, d2 │ │ │ │ - vnmls.f64 d1, d3, d8 │ │ │ │ vstr d1, [r0] │ │ │ │ vstr d6, [r4] │ │ │ │ vadd.f64 d6, d11, d5 │ │ │ │ - vldr d8, [r7, #-8] │ │ │ │ vsub.f64 d5, d5, d11 │ │ │ │ vldr d1, [r7, #-16] │ │ │ │ + vldr d8, [r7, #-8] │ │ │ │ vmul.f64 d3, d0, d8 │ │ │ │ vnmls.f64 d3, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d0, d1 │ │ │ │ vadd.f64 d0, d10, d4 │ │ │ │ vsub.f64 d4, d4, d10 │ │ │ │ vstr d3, [r3] │ │ │ │ ldr r3, [sp, #0] │ │ │ │ vstr d6, [r3] │ │ │ │ vsub.f64 d6, d7, d12 │ │ │ │ - vldr d1, [r7, #-208] @ 0xffffff30 │ │ │ │ vadd.f64 d7, d12, d7 │ │ │ │ + vldr d1, [r7, #-208] @ 0xffffff30 │ │ │ │ vldr d8, [r7, #-200] @ 0xffffff38 │ │ │ │ - ldr r5, [sp, #52] @ 0x34 │ │ │ │ - ldr r1, [sp, #68] @ 0x44 │ │ │ │ - b.n 70ca8 │ │ │ │ - nop.w │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ - lsls r5, r6, #17 │ │ │ │ - ldmia r7!, {r0, r1, r5} │ │ │ │ - subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff5193d2 │ │ │ │ - b.n 71396 │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ vmul.f64 d3, d0, d8 │ │ │ │ - ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #464] @ 0x1d0 │ │ │ │ - ldr r3, [sp, #348] @ 0x15c │ │ │ │ vnmls.f64 d3, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d0, d1 │ │ │ │ - add lr, r3 │ │ │ │ - ldr r3, [sp, #352] @ 0x160 │ │ │ │ - add r9, r3 │ │ │ │ - ldr r3, [sp, #356] @ 0x164 │ │ │ │ - eor.w sl, sl, r3 │ │ │ │ - ldrd r2, r3, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d3, [fp] │ │ │ │ - vstr d6, [r5] │ │ │ │ - vldr d1, [r7, #-104] @ 0xffffff98 │ │ │ │ - cmp r3, r2 │ │ │ │ + vstr d3, [r1] │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ + vstr d6, [r1] │ │ │ │ vldr d6, [r7, #-112] @ 0xffffff90 │ │ │ │ - ldr r5, [sp, #76] @ 0x4c │ │ │ │ + vldr d1, [r7, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vnmls.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d7, d4, d6 │ │ │ │ - vstr d3, [r8] │ │ │ │ - vstr d7, [r1] │ │ │ │ - vldr d4, [r7, #-56] @ 0xffffffc8 │ │ │ │ + vstr d3, [fp] │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ + ldr r6, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d7, [r4] │ │ │ │ vldr d6, [r7, #-64] @ 0xffffffc0 │ │ │ │ + vldr d4, [r7, #-56] @ 0xffffffc8 │ │ │ │ add.w r7, r7, #224 @ 0xe0 │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + ldr r4, [sp, #68] @ 0x44 │ │ │ │ + str r3, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r3, [sp, #332] @ 0x14c │ │ │ │ vmul.f64 d7, d9, d4 │ │ │ │ + ldr r2, [sp, #448] @ 0x1c0 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #336] @ 0x150 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ + add r9, r3 │ │ │ │ + ldr r3, [sp, #340] @ 0x154 │ │ │ │ vmla.f64 d5, d9, d6 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vstr d5, [r5] │ │ │ │ - bne.w 70466 │ │ │ │ - add sp, #364 @ 0x16c │ │ │ │ + eor.w sl, sl, r3 │ │ │ │ + ldr r3, [sp, #452] @ 0x1c4 │ │ │ │ + vstr d7, [r6] │ │ │ │ + cmp r3, r2 │ │ │ │ + vstr d5, [r4] │ │ │ │ + bne.w 75c9e │ │ │ │ + add sp, #348 @ 0x15c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + b.w ff51ec72 │ │ │ │ + b.n 76c36 │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ │ │ │ │ -00070d30 : │ │ │ │ - ldr r2, [pc, #8] @ (70d3c ) │ │ │ │ - ldr r1, [pc, #12] @ (70d40 ) │ │ │ │ +00076548 : │ │ │ │ + ldr r2, [pc, #8] @ (76554 ) │ │ │ │ + ldr r1, [pc, #12] @ (76558 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldmia r7!, {r4} │ │ │ │ + b.n 76348 │ │ │ │ movs r2, r0 │ │ │ │ - bl fff60d42 │ │ │ │ + bl fff6e55a │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov ip, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r0 │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #308 @ 0x134 │ │ │ │ - mov r7, r3 │ │ │ │ - ldr r3, [pc, #84] @ (70db0 ) │ │ │ │ ldrd r1, r0, [sp, #408] @ 0x198 │ │ │ │ - add r3, pc │ │ │ │ + ldr r3, [pc, #80] @ (765d8 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 714e2 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 76d1e │ │ │ │ ldr r1, [sp, #416] @ 0x1a0 │ │ │ │ - mov r8, r4 │ │ │ │ - vldr d14, [pc, #44] @ 70d98 │ │ │ │ - mov lr, r7 │ │ │ │ - vldr d15, [pc, #44] @ 70da0 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + mov sl, r7 │ │ │ │ + mov fp, r8 │ │ │ │ + vldr d14, [pc, #40] @ 765c0 │ │ │ │ + vldr d15, [pc, #44] @ 765c8 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vldr d12, [pc, #44] @ 765d0 │ │ │ │ str r1, [sp, #292] @ 0x124 │ │ │ │ - negs r1, r1 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ str r1, [sp, #296] @ 0x128 │ │ │ │ - ldr r1, [pc, #52] @ (70db4 ) │ │ │ │ - vldr d12, [pc, #40] @ 70da8 │ │ │ │ + ldr r1, [pc, #44] @ (765dc ) │ │ │ │ ldr r3, [r3, r1] │ │ │ │ - ldr r1, [sp, #408] @ 0x198 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #300] @ 0x12c │ │ │ │ - movs r3, #240 @ 0xf0 │ │ │ │ - mla r0, r3, r1, r2 │ │ │ │ - b.n 70db8 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ + rsb r3, r3, r3, lsl #4 │ │ │ │ + add.w r5, r2, r3, lsl #4 │ │ │ │ + b.n 765e0 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 71018 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 76840 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 71064 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 7688c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - udf #102 @ 0x66 │ │ │ │ - movs r2, r0 │ │ │ │ + @ instruction: 0xf63c0002 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ - movs r1, #88 @ 0x58 │ │ │ │ - movs r4, #96 @ 0x60 │ │ │ │ - mov.w ip, #24 │ │ │ │ - vldr d4, [r8] │ │ │ │ - mov.w r6, lr, lsl #5 │ │ │ │ - mul.w r9, r3, lr │ │ │ │ - add.w r7, r8, r6 │ │ │ │ - mul.w sl, r1, lr │ │ │ │ - mov.w fp, lr, lsl #6 │ │ │ │ - add.w r3, r5, r9 │ │ │ │ - mul.w r4, r4, lr │ │ │ │ - add.w r1, r5, sl │ │ │ │ - str r4, [sp, #0] │ │ │ │ - add r4, r8 │ │ │ │ - str r3, [sp, #12] │ │ │ │ + mov.w lr, fp, lsl #3 │ │ │ │ + mov.w r1, #88 @ 0x58 │ │ │ │ + vldr d4, [sl] │ │ │ │ + mov.w r7, fp, lsl #5 │ │ │ │ + sub.w r2, lr, fp │ │ │ │ + mul.w r9, r1, fp │ │ │ │ + mov.w r8, r2, lsl #3 │ │ │ │ + add.w r6, sl, r7 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w r3, ip, r8 │ │ │ │ + add.w r1, ip, r9 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add r8, sl │ │ │ │ + add r9, sl │ │ │ │ vldr d7, [r3] │ │ │ │ - mul.w r3, ip, lr │ │ │ │ - mov.w ip, #120 @ 0x78 │ │ │ │ + strd r3, r1, [sp, #12] │ │ │ │ + add.w r3, fp, fp, lsl #1 │ │ │ │ vldr d5, [r1] │ │ │ │ - str r1, [sp, #16] │ │ │ │ - adds r1, r5, r3 │ │ │ │ + mov.w r0, r3, lsl #5 │ │ │ │ + strd r7, r6, [sp, #24] │ │ │ │ + mov.w r1, r3, lsl #3 │ │ │ │ + add.w r4, sl, r0 │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ + add.w r7, ip, r1 │ │ │ │ vldr d7, [r4] │ │ │ │ - add r9, r8 │ │ │ │ - str r6, [sp, #24] │ │ │ │ - mla r6, ip, lr, r5 │ │ │ │ - vldr d6, [r7] │ │ │ │ - mov.w ip, #40 @ 0x28 │ │ │ │ - vsub.f64 d2, d5, d7 │ │ │ │ + str r0, [sp, #0] │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ str r4, [sp, #20] │ │ │ │ + mov.w r4, fp, lsl #4 │ │ │ │ + str r1, [sp, #208] @ 0xd0 │ │ │ │ + sub.w r1, r4, fp │ │ │ │ + str r7, [sp, #32] │ │ │ │ + add.w r6, ip, r1, lsl #3 │ │ │ │ + vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - add.w r4, r8, fp │ │ │ │ - vldr d7, [r1] │ │ │ │ - add sl, r8 │ │ │ │ - str r6, [sp, #44] @ 0x2c │ │ │ │ - add fp, r5 │ │ │ │ - vldr d8, [r4] │ │ │ │ + vldr d7, [r7] │ │ │ │ + mov.w r1, fp, lsl #6 │ │ │ │ + add.w r7, sl, r1 │ │ │ │ + strd r6, r1, [sp, #36] @ 0x24 │ │ │ │ + add.w r1, fp, fp, lsl #2 │ │ │ │ + vldr d8, [r7] │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + str r7, [sp, #48] @ 0x30 │ │ │ │ vldr d7, [r6] │ │ │ │ - mul.w r6, ip, lr │ │ │ │ - str r3, [sp, #32] │ │ │ │ - mov.w r3, lr, lsl #4 │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ - adds r1, r5, r6 │ │ │ │ - vsub.f64 d3, d7, d8 │ │ │ │ - vadd.f64 d7, d7, d8 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - add r3, r8 │ │ │ │ + mov.w r7, r1, lsl #3 │ │ │ │ + add.w r6, sl, r4 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ - vsub.f64 d10, d7, d6 │ │ │ │ - vadd.f64 d13, d6, d7 │ │ │ │ - vldr d4, [r3] │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #80 @ 0x50 │ │ │ │ - vadd.f64 d8, d0, d1 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add r4, ip │ │ │ │ + str r6, [sp, #52] @ 0x34 │ │ │ │ + add.w r6, ip, r7 │ │ │ │ + add r7, sl │ │ │ │ vsub.f64 d11, d0, d1 │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ + str r6, [sp, #56] @ 0x38 │ │ │ │ + vsub.f64 d3, d7, d8 │ │ │ │ + vadd.f64 d7, d7, d8 │ │ │ │ + vadd.f64 d8, d0, d1 │ │ │ │ + vstr d5, [sp, #232] @ 0xe8 │ │ │ │ + vsub.f64 d10, d7, d6 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ - mla r4, r3, lr, r5 │ │ │ │ + vadd.f64 d13, d6, d7 │ │ │ │ + vldr d7, [r6] │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ - mul.w r1, r1, lr │ │ │ │ - str r7, [sp, #28] │ │ │ │ - str r4, [sp, #68] @ 0x44 │ │ │ │ - mov.w ip, #72 @ 0x48 │ │ │ │ - add.w r2, r8, r1 │ │ │ │ - vstr d8, [sp, #104] @ 0x68 │ │ │ │ - vstr d9, [sp, #112] @ 0x70 │ │ │ │ - add r1, r5 │ │ │ │ - vstr d10, [sp, #120] @ 0x78 │ │ │ │ - mul.w ip, ip, lr │ │ │ │ + mla r6, r0, fp, ip │ │ │ │ + vstr d9, [sp, #104] @ 0x68 │ │ │ │ vstr d11, [sp, #216] @ 0xd8 │ │ │ │ - add r6, r8 │ │ │ │ - vstr d1, [sp, #224] @ 0xe0 │ │ │ │ - vstr d5, [sp, #232] @ 0xe8 │ │ │ │ - vstr d13, [sp, #240] @ 0xf0 │ │ │ │ - vstr d2, [sp, #128] @ 0x80 │ │ │ │ + str r6, [sp, #60] @ 0x3c │ │ │ │ + vstr d8, [sp, #96] @ 0x60 │ │ │ │ + vstr d10, [sp, #112] @ 0x70 │ │ │ │ + vstr d2, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - mov.w r4, lr, lsl #3 │ │ │ │ - vldr d6, [r2] │ │ │ │ - adds r3, r5, r4 │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ - add r4, r8 │ │ │ │ + vstr d1, [sp, #224] @ 0xe0 │ │ │ │ + vstr d13, [sp, #240] @ 0xf0 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, sl, r1 │ │ │ │ + add r1, ip │ │ │ │ + vldr d6, [r6] │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + add.w r6, ip, lr │ │ │ │ + str r6, [sp, #68] @ 0x44 │ │ │ │ vsub.f64 d0, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ - str r4, [sp, #92] @ 0x5c │ │ │ │ - mul.w r3, r3, lr │ │ │ │ - add.w r2, r8, r3 │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ - add r3, r5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add.w r2, r5, ip │ │ │ │ - str r2, [sp, #84] @ 0x54 │ │ │ │ - vldr d8, [r2] │ │ │ │ - movs r2, #112 @ 0x70 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, sl, r3 │ │ │ │ + add r3, ip │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #72] @ 0x48 │ │ │ │ + add.w r6, lr, fp │ │ │ │ + add lr, sl │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w r0, ip, r6 │ │ │ │ + vldr d8, [r0] │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - add.w r7, r8, r2 │ │ │ │ - str r7, [sp, #88] @ 0x58 │ │ │ │ - add r2, r5 │ │ │ │ - vldr d5, [r7] │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ + str r0, [sp, #76] @ 0x4c │ │ │ │ + add.w r0, sl, r2 │ │ │ │ + add r2, ip │ │ │ │ + vldr d5, [r0] │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ + str r2, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d1, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ vadd.f64 d8, d2, d3 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - adds r7, r4, r7 │ │ │ │ - str r7, [sp, #96] @ 0x60 │ │ │ │ + add r0, lr │ │ │ │ + str r0, [sp, #84] @ 0x54 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vstr d3, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ - vsub.f64 d7, d4, d7 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ - vldr d4, [r4] │ │ │ │ - add.w r4, r8, ip │ │ │ │ - vstr d8, [sp, #136] @ 0x88 │ │ │ │ - str r4, [sp, #100] @ 0x64 │ │ │ │ + vstr d8, [sp, #128] @ 0x80 │ │ │ │ + vstr d3, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d3, d4, d7 │ │ │ │ + vsub.f64 d7, d4, d7 │ │ │ │ + vldr d4, [lr] │ │ │ │ + vstr d1, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d1, [sp, #144] @ 0x90 │ │ │ │ + vldr d6, [r0] │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ - vldr d6, [r7] │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - ldr r7, [sp, #56] @ 0x38 │ │ │ │ + add.w r0, sl, r6 │ │ │ │ + vldr d8, [r0] │ │ │ │ + vstr d10, [sp, #248] @ 0xf8 │ │ │ │ + str r0, [sp, #92] @ 0x5c │ │ │ │ vmul.f64 d9, d7, d14 │ │ │ │ vldr d7, [r3] │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ - add r7, r5 │ │ │ │ vmul.f64 d0, d1, d14 │ │ │ │ - vldr d8, [r4] │ │ │ │ + vmul.f64 d10, d3, d14 │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - vstr d5, [sp, #168] @ 0xa8 │ │ │ │ - vldr d5, [r6] │ │ │ │ + vstr d0, [sp, #152] @ 0x98 │ │ │ │ + vstr d5, [sp, #160] @ 0xa0 │ │ │ │ + vldr d5, [r7] │ │ │ │ vsub.f64 d1, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vstr d0, [sp, #160] @ 0xa0 │ │ │ │ - vstr d10, [sp, #248] @ 0xf8 │ │ │ │ - vmul.f64 d10, d3, d14 │ │ │ │ + vldr d6, [r4] │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d3, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vadd.f64 d8, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vadd.f64 d13, d1, d3 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vstr d8, [sp, #176] @ 0xb0 │ │ │ │ + vstr d8, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d1, d2, d3 │ │ │ │ - vstr d13, [sp, #184] @ 0xb8 │ │ │ │ + vstr d13, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d13, d2, d3 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - vstr d1, [sp, #192] @ 0xc0 │ │ │ │ + vstr d1, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d1, d2, d12 │ │ │ │ - adds r4, r5, r4 │ │ │ │ vmul.f64 d5, d6, d15 │ │ │ │ vmla.f64 d1, d3, d15 │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - str r4, [sp, #288] @ 0x120 │ │ │ │ - add.w ip, r8, r2 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ vnmls.f64 d5, d7, d12 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vnmls.f64 d3, d2, d15 │ │ │ │ vmla.f64 d7, d6, d12 │ │ │ │ - vldr d6, [r4] │ │ │ │ - adds r2, r5, r2 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - vldr d4, [ip] │ │ │ │ - add r4, ip │ │ │ │ vstr d1, [sp, #256] @ 0x100 │ │ │ │ - str r2, [sp, #24] │ │ │ │ - vldr d8, [r4] │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ + vstr d5, [sp, #192] @ 0xc0 │ │ │ │ + add.w r2, ip, r0 │ │ │ │ + vstr d7, [sp, #200] @ 0xc8 │ │ │ │ + vldr d7, [r8] │ │ │ │ vstr d3, [sp, #264] @ 0x108 │ │ │ │ - vstr d7, [sp, #208] @ 0xd0 │ │ │ │ - vldr d3, [r5] │ │ │ │ - vldr d7, [r9] │ │ │ │ - vstr d5, [sp, #200] @ 0xc8 │ │ │ │ - vldr d5, [fp] │ │ │ │ + vldr d6, [r2] │ │ │ │ + str r2, [sp, #288] @ 0x120 │ │ │ │ + vldr d3, [ip] │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d2, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vldr d7, [sl] │ │ │ │ + vldr d7, [r9] │ │ │ │ + add.w r6, sl, r2 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + vldr d4, [r6] │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ + add.w r0, ip, r2 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #24] │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ + add r2, ip │ │ │ │ + vldr d5, [r2] │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vsub.f64 d7, d5, d8 │ │ │ │ - vadd.f64 d5, d5, d8 │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ + add r0, r6 │ │ │ │ + vldr d8, [r0] │ │ │ │ vadd.f64 d11, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ + vsub.f64 d7, d5, d8 │ │ │ │ + vadd.f64 d5, d5, d8 │ │ │ │ + vstr d11, [sp] │ │ │ │ vadd.f64 d8, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vsub.f64 d0, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ - vstr d11, [sp] │ │ │ │ vadd.f64 d1, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ + vstr d8, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d2, d3, d6 │ │ │ │ - vstr d8, [sp, #32] │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ - vmul.f64 d4, d5, d15 │ │ │ │ vldr d3, [sp] │ │ │ │ + vmul.f64 d4, d5, d15 │ │ │ │ vmul.f64 d8, d2, d12 │ │ │ │ - vmul.f64 d2, d2, d15 │ │ │ │ vnmls.f64 d4, d6, d12 │ │ │ │ - vmla.f64 d2, d0, d12 │ │ │ │ + vmul.f64 d2, d2, d15 │ │ │ │ vmul.f64 d11, d6, d15 │ │ │ │ - vldr d6, [sp, #176] @ 0xb0 │ │ │ │ - vmla.f64 d11, d5, d12 │ │ │ │ + vldr d6, [sp, #168] @ 0xa8 │ │ │ │ vnmls.f64 d8, d0, d15 │ │ │ │ - vldr d0, [sp, #136] @ 0x88 │ │ │ │ - vstr d2, [sp, #280] @ 0x118 │ │ │ │ - vldr d2, [sp, #128] @ 0x80 │ │ │ │ + vmla.f64 d2, d0, d12 │ │ │ │ + vldr d0, [sp, #128] @ 0x80 │ │ │ │ + vmla.f64 d11, d5, d12 │ │ │ │ vstr d8, [sp, #272] @ 0x110 │ │ │ │ vmov.f64 d8, d4 │ │ │ │ - vldr d4, [sp, #104] @ 0x68 │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ + vstr d2, [sp, #280] @ 0x118 │ │ │ │ + vldr d2, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ vadd.f64 d0, d6, d3 │ │ │ │ - vldr d6, [sp, #144] @ 0x90 │ │ │ │ + vldr d6, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d5, d2, d6 │ │ │ │ - vldr d6, [sp, #32] │ │ │ │ - vldr d2, [sp, #184] @ 0xb8 │ │ │ │ + vldr d2, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d3, d4, d0 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ + vldr d6, [sp, #208] @ 0xd0 │ │ │ │ + vstr d4, [sl] │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ - vstr d4, [r8] │ │ │ │ vsub.f64 d6, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vldr d4, [r0, #-120] @ 0xffffff88 │ │ │ │ - vldr d2, [r0, #-128] @ 0xffffff80 │ │ │ │ + vstr d5, [ip] │ │ │ │ + vldr d2, [r5, #-128] @ 0xffffff80 │ │ │ │ + vldr d4, [r5, #-120] @ 0xffffff88 │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ - vstr d8, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d3, d4 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ - vldr d3, [sp, #120] @ 0x78 │ │ │ │ + vmla.f64 d6, d3, d4 │ │ │ │ + vldr d3, [sp, #112] @ 0x70 │ │ │ │ vstr d5, [r2] │ │ │ │ - vstr d6, [fp] │ │ │ │ - vldr d6, [sp, #112] @ 0x70 │ │ │ │ - vldr d5, [sp, #208] @ 0xd0 │ │ │ │ - vldr d2, [r0, #-72] @ 0xffffffb8 │ │ │ │ - vsub.f64 d4, d6, d10 │ │ │ │ - vldr d6, [sp, #200] @ 0xc8 │ │ │ │ + vmov.f64 d5, d8 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + vstr d8, [sp, #40] @ 0x28 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vldr d8, [r5, #-80] @ 0xffffffb0 │ │ │ │ + vldr d6, [sp, #104] @ 0x68 │ │ │ │ + vldr d2, [r5, #-72] @ 0xffffffb8 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ - vadd.f64 d6, d6, d8 │ │ │ │ - vldr d8, [r0, #-80] @ 0xffffffb0 │ │ │ │ + vsub.f64 d4, d6, d10 │ │ │ │ + vldr d6, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vldr d5, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d0, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d3, d9 │ │ │ │ vsub.f64 d3, d5, d11 │ │ │ │ vsub.f64 d5, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vmul.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vmla.f64 d5, d0, d2 │ │ │ │ vnmls.f64 d3, d0, d8 │ │ │ │ - vstr d3, [sl] │ │ │ │ + vmla.f64 d5, d0, d2 │ │ │ │ + vstr d3, [r9] │ │ │ │ vstr d5, [r2] │ │ │ │ - vldr d3, [r0, #-200] @ 0xffffff38 │ │ │ │ - vldr d2, [r0, #-208] @ 0xffffff30 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ + vldr d2, [r5, #-208] @ 0xffffff30 │ │ │ │ + vldr d3, [r5, #-200] @ 0xffffff38 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d4, d3 │ │ │ │ vnmls.f64 d5, d4, d2 │ │ │ │ - vldr d2, [sp, #200] @ 0xc8 │ │ │ │ - vstr d5, [ip] │ │ │ │ + vmla.f64 d6, d4, d3 │ │ │ │ + vldr d2, [sp, #192] @ 0xc0 │ │ │ │ + vstr d5, [r6] │ │ │ │ vstr d6, [r2] │ │ │ │ - vldr d5, [sp, #208] @ 0xd0 │ │ │ │ - vldr d6, [sp, #112] @ 0x70 │ │ │ │ - vldr d8, [r0, #-136] @ 0xffffff78 │ │ │ │ + vldr d5, [sp, #200] @ 0xc8 │ │ │ │ + vldr d6, [sp, #104] @ 0x68 │ │ │ │ + vldr d8, [r5, #-136] @ 0xffffff78 │ │ │ │ vadd.f64 d11, d5, d11 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ + ldr r6, [sp, #12] │ │ │ │ vadd.f64 d6, d6, d10 │ │ │ │ vsub.f64 d5, d6, d11 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ - vldr d11, [sp, #120] @ 0x78 │ │ │ │ + vldr d11, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d4, d11, d9 │ │ │ │ - vldr d11, [sp, #48] @ 0x30 │ │ │ │ + vldr d11, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d3, d2, d11 │ │ │ │ - vldr d2, [r0, #-144] @ 0xffffff70 │ │ │ │ + vldr d2, [r5, #-144] @ 0xffffff70 │ │ │ │ vadd.f64 d0, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vmul.f64 d3, d0, d8 │ │ │ │ vnmls.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vmla.f64 d5, d0, d2 │ │ │ │ - vstr d3, [r9] │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d2, [r0, #-8] │ │ │ │ - vldr d3, [r0, #-16] │ │ │ │ + vstr d3, [r8] │ │ │ │ + vstr d5, [r6] │ │ │ │ + vldr d3, [r5, #-16] │ │ │ │ + vldr d2, [r5, #-8] │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ + vldr d9, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d5, d4, d2 │ │ │ │ + vldr d11, [sp, #216] @ 0xd8 │ │ │ │ + vldr d10, [sp, #248] @ 0xf8 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vmla.f64 d6, d4, d3 │ │ │ │ - vstr d5, [r4] │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ - vldr d9, [sp, #192] @ 0xc0 │ │ │ │ - vldr d11, [sp, #216] @ 0xd8 │ │ │ │ - vldr d10, [sp, #248] @ 0xf8 │ │ │ │ + vldr d3, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d4, d11, d10 │ │ │ │ + vstr d5, [r0] │ │ │ │ + ldr r0, [sp, #64] @ 0x40 │ │ │ │ vstr d6, [r2] │ │ │ │ vadd.f64 d6, d9, d1 │ │ │ │ - vldr d3, [sp, #152] @ 0x98 │ │ │ │ - vadd.f64 d4, d11, d10 │ │ │ │ + vldr d8, [r5, #-96] @ 0xffffffa0 │ │ │ │ vldr d9, [sp, #224] @ 0xe0 │ │ │ │ - vldr d2, [r0, #-88] @ 0xffffffa8 │ │ │ │ + vldr d2, [r5, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - vldr d8, [r0, #-96] @ 0xffffffa0 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ vsub.f64 d0, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vadd.f64 d6, d9, d3 │ │ │ │ vadd.f64 d3, d13, d7 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ vmul.f64 d3, d3, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vsub.f64 d5, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vmul.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vmla.f64 d5, d0, d2 │ │ │ │ vnmls.f64 d3, d0, d8 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vmla.f64 d5, d0, d2 │ │ │ │ + vstr d3, [r0] │ │ │ │ vstr d5, [r1] │ │ │ │ - vldr d3, [r0, #-216] @ 0xffffff28 │ │ │ │ - vldr d2, [r0, #-224] @ 0xffffff20 │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ + vldr d2, [r5, #-224] @ 0xffffff20 │ │ │ │ + vldr d3, [r5, #-216] @ 0xffffff28 │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d4, d3 │ │ │ │ - vldr d3, [sp, #152] @ 0x98 │ │ │ │ vnmls.f64 d5, d4, d2 │ │ │ │ + vmla.f64 d6, d4, d3 │ │ │ │ + vldr d3, [sp, #144] @ 0x90 │ │ │ │ vstr d5, [r2] │ │ │ │ - vstr d6, [r7] │ │ │ │ + vstr d6, [r4] │ │ │ │ vsub.f64 d6, d11, d10 │ │ │ │ - ldr r7, [sp, #88] @ 0x58 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ - vldr d11, [sp, #232] @ 0xe8 │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vsub.f64 d6, d9, d3 │ │ │ │ - vldr d9, [sp, #192] @ 0xc0 │ │ │ │ - vldr d3, [r0, #-32] @ 0xffffffe0 │ │ │ │ + vldr d9, [sp, #184] @ 0xb8 │ │ │ │ + vldr d3, [r5, #-32] @ 0xffffffe0 │ │ │ │ vsub.f64 d4, d9, d1 │ │ │ │ - vldr d1, [r0, #-24] @ 0xffffffe8 │ │ │ │ + vldr d1, [r5, #-24] @ 0xffffffe8 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ vsub.f64 d2, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vnmls.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d5, d2, d3 │ │ │ │ - vstr d4, [r7] │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ vstr d5, [r2] │ │ │ │ - vldr d3, [r0, #-152] @ 0xffffff68 │ │ │ │ - vldr d4, [r0, #-160] @ 0xffffff60 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ + vldr d4, [r5, #-160] @ 0xffffff60 │ │ │ │ + vldr d3, [r5, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d5, [r1] │ │ │ │ vstr d7, [r3] │ │ │ │ - vldr d5, [sp, #168] @ 0xa8 │ │ │ │ - vldr d9, [sp, #272] @ 0x110 │ │ │ │ + vldr d11, [sp, #232] @ 0xe8 │ │ │ │ + vldr d1, [r5, #-48] @ 0xffffffd0 │ │ │ │ + vldr d5, [sp, #160] @ 0xa0 │ │ │ │ vldr d0, [sp, #256] @ 0x100 │ │ │ │ + vldr d9, [sp, #272] @ 0x110 │ │ │ │ vsub.f64 d5, d11, d5 │ │ │ │ vldr d13, [sp, #240] @ 0xf0 │ │ │ │ vldr d8, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d7, d9, d0 │ │ │ │ vldr d10, [sp, #280] @ 0x118 │ │ │ │ - vldr d3, [r0, #-40] @ 0xffffffd8 │ │ │ │ - vldr d1, [r0, #-48] @ 0xffffffd0 │ │ │ │ - vsub.f64 d4, d8, d10 │ │ │ │ - ldr r7, [sp, #96] @ 0x60 │ │ │ │ + vldr d3, [r5, #-40] @ 0xffffffd8 │ │ │ │ + ldrd r3, r2, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #160] @ 0xa0 │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ + ldr r0, [sp, #76] @ 0x4c │ │ │ │ + vsub.f64 d4, d8, d10 │ │ │ │ + vldr d7, [sp, #152] @ 0x98 │ │ │ │ + ldr r1, [sp, #84] @ 0x54 │ │ │ │ vsub.f64 d7, d13, d7 │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ - ldr r4, [sp, #92] @ 0x5c │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vmul.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d2, d3 │ │ │ │ vnmls.f64 d4, d2, d1 │ │ │ │ - vstr d4, [r7] │ │ │ │ - vstr d6, [r3] │ │ │ │ - vldr d4, [r0, #-168] @ 0xffffff58 │ │ │ │ - vldr d3, [r0, #-176] @ 0xffffff50 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ + vmla.f64 d6, d2, d3 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vstr d6, [r2] │ │ │ │ + vldr d3, [r5, #-176] @ 0xffffff50 │ │ │ │ + vldr d4, [r5, #-168] @ 0xffffff58 │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vnmls.f64 d6, d5, d3 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ + vldr d3, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d4, d0, d9 │ │ │ │ - vnmls.f64 d6, d5, d3 │ │ │ │ - vldr d5, [sp, #168] @ 0xa8 │ │ │ │ - vldr d3, [sp, #160] @ 0xa0 │ │ │ │ - vstr d6, [r6] │ │ │ │ + vldr d5, [sp, #160] @ 0xa0 │ │ │ │ + vstr d6, [r7] │ │ │ │ vadd.f64 d6, d8, d10 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d11, d5 │ │ │ │ - vldr d1, [r0, #-104] @ 0xffffff98 │ │ │ │ - ldr r1, [sp, #100] @ 0x64 │ │ │ │ + vldr d1, [r5, #-104] @ 0xffffff98 │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d13, d3 │ │ │ │ - vldr d3, [r0, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r5, #-112] @ 0xffffff90 │ │ │ │ vsub.f64 d2, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vnmls.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d5, d2, d3 │ │ │ │ - vstr d4, [r1] │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d3, [r0, #-232] @ 0xffffff18 │ │ │ │ - vldr d4, [r0, #-240] @ 0xffffff10 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vstr d5, [r0] │ │ │ │ + vldr d4, [r5, #-240] @ 0xffffff10 │ │ │ │ + vldr d3, [r5, #-232] @ 0xffffff18 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - vldr d4, [sp, #104] @ 0x68 │ │ │ │ - vstr d5, [r4] │ │ │ │ + vstr d5, [lr] │ │ │ │ vstr d7, [r3] │ │ │ │ - vldr d0, [sp, #136] @ 0x88 │ │ │ │ - vldr d5, [sp, #32] │ │ │ │ - vldr d13, [sp, #184] @ 0xb8 │ │ │ │ - vsub.f64 d7, d4, d0 │ │ │ │ - vldr d2, [sp, #128] @ 0x80 │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ vldr d3, [sp] │ │ │ │ + vldr d0, [sp, #128] @ 0x80 │ │ │ │ + vldr d13, [sp, #176] @ 0xb0 │ │ │ │ + vldr d5, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d7, d4, d0 │ │ │ │ + vldr d1, [r5, #-56] @ 0xffffffc8 │ │ │ │ + vldr d2, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d6, d5, d13 │ │ │ │ - vldr d4, [sp, #176] @ 0xb0 │ │ │ │ - vldr d1, [r0, #-56] @ 0xffffffc8 │ │ │ │ + vldr d4, [sp, #168] @ 0xa8 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ - vsub.f64 d4, d4, d3 │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ + ldrd r0, r6, [sp, #24] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #144] @ 0x90 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #408] @ 0x198 │ │ │ │ - ldr r3, [sp, #292] @ 0x124 │ │ │ │ + vldr d6, [sp, #136] @ 0x88 │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ + ldr r2, [sp, #288] @ 0x120 │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ vsub.f64 d6, d2, d6 │ │ │ │ - vldr d2, [r0, #-64] @ 0xffffffc0 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ - add r8, r3 │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ - ldr r3, [sp, #296] @ 0x128 │ │ │ │ + vldr d2, [r5, #-64] @ 0xffffffc0 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #408] @ 0x198 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - add r5, r3 │ │ │ │ - ldr r3, [sp, #300] @ 0x12c │ │ │ │ - eor.w lr, lr, r3 │ │ │ │ + ldr r3, [sp, #292] @ 0x124 │ │ │ │ + add sl, r3 │ │ │ │ + ldr r3, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d4, d3, d1 │ │ │ │ + add ip, r3 │ │ │ │ + ldr r3, [sp, #300] @ 0x12c │ │ │ │ vnmls.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ + eor.w fp, fp, r3 │ │ │ │ + ldr r3, [sp, #412] @ 0x19c │ │ │ │ vmla.f64 d5, d3, d2 │ │ │ │ vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #288] @ 0x120 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vldr d3, [r0, #-184] @ 0xffffff48 │ │ │ │ - vldr d4, [r0, #-192] @ 0xffffff40 │ │ │ │ - adds r0, #240 @ 0xf0 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d4, [r5, #-192] @ 0xffffff40 │ │ │ │ + vldr d3, [r5, #-184] @ 0xffffff48 │ │ │ │ + add.w r5, r5, #240 @ 0xf0 │ │ │ │ + ldr r2, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ + cmp r3, r2 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - vstr d5, [r7] │ │ │ │ - vstr d7, [r2] │ │ │ │ - ldrd r2, r3, [sp, #408] @ 0x198 │ │ │ │ - cmp r3, r2 │ │ │ │ - bne.w 70db8 │ │ │ │ + vstr d5, [r6] │ │ │ │ + vstr d7, [r0] │ │ │ │ + bne.w 765e0 │ │ │ │ add sp, #308 @ 0x134 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -000714ec : │ │ │ │ - ldr r2, [pc, #8] @ (714f8 ) │ │ │ │ - ldr r1, [pc, #12] @ (714fc ) │ │ │ │ +00076d3c : │ │ │ │ + ldr r2, [pc, #8] @ (76d48 ) │ │ │ │ + ldr r1, [pc, #12] @ (76d4c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - stmia r7!, {r2, r7} │ │ │ │ + svc 52 @ 0x34 │ │ │ │ movs r2, r0 │ │ │ │ - ldr.w pc, [r3, #255]! │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + pld [fp, #255]! │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r3 │ │ │ │ mov r7, r1 │ │ │ │ - mov r6, r0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #732 @ 0x2dc │ │ │ │ - mov.w r0, #496 @ 0x1f0 │ │ │ │ - mov r8, r3 │ │ │ │ - ldr.w r3, [pc, #1424] @ 71aa8 │ │ │ │ - ldr r1, [sp, #832] @ 0x340 │ │ │ │ - add r3, pc │ │ │ │ - subs r1, #1 │ │ │ │ - mla r5, r0, r1, r2 │ │ │ │ - ldrd r2, r1, [sp, #832] @ 0x340 │ │ │ │ - cmp r2, r1 │ │ │ │ - bge.w 7271c │ │ │ │ - ldr r2, [sp, #840] @ 0x348 │ │ │ │ - mov fp, r6 │ │ │ │ - mov r0, r7 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #716] @ 0x2cc │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #720] @ 0x2d0 │ │ │ │ - ldr.w r2, [pc, #1388] @ 71aac │ │ │ │ - ldr r3, [r3, r2] │ │ │ │ - str.w r8, [sp] │ │ │ │ + sub.w sp, sp, #764 @ 0x2fc │ │ │ │ + ldr r3, [sp, #864] @ 0x360 │ │ │ │ + ldr r1, [pc, #932] @ (77118 ) │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + rsb r3, r3, r3, lsl #5 │ │ │ │ + add r1, pc │ │ │ │ + add.w r5, r2, r3, lsl #4 │ │ │ │ + ldrd r3, r2, [sp, #864] @ 0x360 │ │ │ │ + cmp r3, r2 │ │ │ │ + bge.w 77fba │ │ │ │ + ldr r3, [sp, #872] @ 0x368 │ │ │ │ + mov fp, r5 │ │ │ │ + mov r4, r0 │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + vldr d14, [pc, #880] @ 77108 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r3, [sp, #748] @ 0x2ec │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str r3, [sp, #752] @ 0x2f0 │ │ │ │ + ldr r3, [pc, #884] @ (7711c ) │ │ │ │ + ldr r3, [r1, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #724] @ 0x2d4 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ - movs r1, #216 @ 0xd8 │ │ │ │ - vldr d0, [fp] │ │ │ │ - mov.w sl, #112 @ 0x70 │ │ │ │ - mov.w ip, #200 @ 0xc8 │ │ │ │ - mov.w lr, #176 @ 0xb0 │ │ │ │ - mov.w r8, #48 @ 0x30 │ │ │ │ - mul.w r3, r4, r3 │ │ │ │ - mov.w r9, #72 @ 0x48 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - mul.w r1, r4, r1 │ │ │ │ - adds r2, r0, r3 │ │ │ │ - movs r3, #160 @ 0xa0 │ │ │ │ - adds r7, r0, r1 │ │ │ │ - str r1, [sp, #16] │ │ │ │ - str r7, [sp, #20] │ │ │ │ - mul.w r6, r3, r4 │ │ │ │ + str r3, [sp, #756] @ 0x2f4 │ │ │ │ + mov.w r6, r7, lsl #4 │ │ │ │ + mov.w r1, #216 @ 0xd8 │ │ │ │ + mov.w ip, #152 @ 0x98 │ │ │ │ + vldr d1, [r4] │ │ │ │ + mov.w lr, #104 @ 0x68 │ │ │ │ + mov.w sl, #176 @ 0xb0 │ │ │ │ + sub.w r9, r6, r7 │ │ │ │ + mul.w r1, r1, r7 │ │ │ │ + mov.w r3, r9, lsl #3 │ │ │ │ + mul.w lr, lr, r7 │ │ │ │ + add.w r2, r5, r3 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + mul.w sl, sl, r7 │ │ │ │ + strd r2, r1, [sp, #16] │ │ │ │ + add.w r1, r7, r7, lsl #2 │ │ │ │ vldr d7, [r2] │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r3, fp, r6 │ │ │ │ - str r3, [sp, #28] │ │ │ │ - str r2, [sp, #12] │ │ │ │ - vadd.f64 d13, d0, d7 │ │ │ │ - vsub.f64 d0, d0, d7 │ │ │ │ - str r6, [sp, #24] │ │ │ │ - vldr d11, [r3] │ │ │ │ - movs r3, #152 @ 0x98 │ │ │ │ - movs r6, #40 @ 0x28 │ │ │ │ - mul.w r1, r3, r4 │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ - vsub.f64 d10, d6, d11 │ │ │ │ + mov.w r2, r1, lsl #5 │ │ │ │ + str r0, [sp, #24] │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r4, r2 │ │ │ │ + str r3, [sp, #236] @ 0xec │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ + vldr d11, [r0] │ │ │ │ + str r2, [sp, #240] @ 0xf0 │ │ │ │ + mul.w r2, ip, r7 │ │ │ │ + vadd.f64 d13, d1, d7 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + vsub.f64 d1, d1, d7 │ │ │ │ + mov.w ip, #232 @ 0xe8 │ │ │ │ + str r0, [sp, #28] │ │ │ │ + add.w r0, r5, r2 │ │ │ │ + mul.w ip, ip, r7 │ │ │ │ + vsub.f64 d9, d6, d11 │ │ │ │ vadd.f64 d11, d6, d11 │ │ │ │ - adds r2, r0, r1 │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ - mul.w r7, r3, r4 │ │ │ │ - str r1, [sp, #32] │ │ │ │ - lsls r1, r4, #6 │ │ │ │ - str r7, [sp, #40] @ 0x28 │ │ │ │ - add.w r3, fp, r7 │ │ │ │ + vldr d6, [r0] │ │ │ │ + strd r2, r0, [sp, #32] │ │ │ │ + sub.w r0, r3, r7 │ │ │ │ + mov.w r3, r7, lsl #6 │ │ │ │ + mov.w r2, r0, lsl #5 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r7, fp, r1 │ │ │ │ - str r1, [sp, #48] @ 0x30 │ │ │ │ - lsls r1, r4, #5 │ │ │ │ - vldr d12, [r3] │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ - vldr d2, [r7] │ │ │ │ - str r7, [sp, #52] @ 0x34 │ │ │ │ - add.w r7, fp, r1 │ │ │ │ - mul.w r2, r3, r4 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d15, d6, d12 │ │ │ │ - adds r3, r0, r2 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ + str r2, [sp, #744] @ 0x2e8 │ │ │ │ + add r2, r4 │ │ │ │ + vldr d12, [r2] │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ + add.w r2, r4, r3 │ │ │ │ + vldr d3, [r2] │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ + mov.w r2, r0, lsl #3 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ + add.w r3, r5, r2 │ │ │ │ + vsub.f64 d4, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - str r7, [sp, #68] @ 0x44 │ │ │ │ + str r2, [sp, #244] @ 0xf4 │ │ │ │ + mov.w r2, r7, lsl #5 │ │ │ │ vldr d7, [r3] │ │ │ │ - movs r3, #88 @ 0x58 │ │ │ │ - mul.w r2, r3, r4 │ │ │ │ - movs r3, #248 @ 0xf8 │ │ │ │ - vadd.f64 d14, d2, d7 │ │ │ │ - vsub.f64 d2, d2, d7 │ │ │ │ - adds r1, r0, r2 │ │ │ │ - vldr d7, [r7] │ │ │ │ - mul.w r3, r4, r3 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ - lsls r2, r4, #7 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ - vldr d6, [r1] │ │ │ │ - adds r7, r0, r3 │ │ │ │ - add.w r3, fp, r2 │ │ │ │ - str r1, [sp, #76] @ 0x4c │ │ │ │ - str r7, [sp, #84] @ 0x54 │ │ │ │ - mov r1, r4 │ │ │ │ - vadd.f64 d4, d7, d6 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vstr d7, [sp] │ │ │ │ - vldr d3, [r7] │ │ │ │ + str r3, [sp, #52] @ 0x34 │ │ │ │ + add.w r3, r4, r2 │ │ │ │ vldr d6, [r3] │ │ │ │ - str r3, [sp, #92] @ 0x5c │ │ │ │ - movs r3, #184 @ 0xb8 │ │ │ │ + strd r2, r3, [sp, #56] @ 0x38 │ │ │ │ + mov.w r3, #88 @ 0x58 │ │ │ │ + vstr d4, [sp, #104] @ 0x68 │ │ │ │ + mul.w r3, r3, r7 │ │ │ │ + vadd.f64 d15, d3, d7 │ │ │ │ + vsub.f64 d3, d3, d7 │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + add r3, r5 │ │ │ │ + vldr d10, [r3] │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ + sub.w r3, r2, r7 │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ + mov.w r3, #184 @ 0xb8 │ │ │ │ + str r2, [sp, #408] @ 0x198 │ │ │ │ + add r2, r5 │ │ │ │ + vadd.f64 d5, d6, d10 │ │ │ │ + vsub.f64 d10, d6, d10 │ │ │ │ + str r2, [sp, #72] @ 0x48 │ │ │ │ + vldr d4, [r2] │ │ │ │ + mov.w r2, r7, lsl #7 │ │ │ │ + str r2, [sp, #76] @ 0x4c │ │ │ │ + add r2, r4 │ │ │ │ + vldr d7, [r2] │ │ │ │ + str r2, [sp, #80] @ 0x50 │ │ │ │ + mul.w r2, r3, r7 │ │ │ │ + str r2, [sp, #84] @ 0x54 │ │ │ │ + add r2, r5 │ │ │ │ + vldr d2, [r2] │ │ │ │ + vsub.f64 d6, d4, d7 │ │ │ │ + vadd.f64 d4, d4, d7 │ │ │ │ str r2, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d5, d3, d6 │ │ │ │ - vadd.f64 d3, d3, d6 │ │ │ │ - mul.w r1, r3, r1 │ │ │ │ - movs r3, #192 @ 0xc0 │ │ │ │ - str r1, [sp, #96] @ 0x60 │ │ │ │ - adds r7, r0, r1 │ │ │ │ - str r7, [sp, #100] @ 0x64 │ │ │ │ - mul.w r2, r3, r4 │ │ │ │ - str r2, [sp, #104] @ 0x68 │ │ │ │ - add.w r3, fp, r2 │ │ │ │ - str r3, [sp, #108] @ 0x6c │ │ │ │ - vldr d1, [r7] │ │ │ │ - vldr d6, [r3] │ │ │ │ - movs r3, #24 │ │ │ │ - mul.w r1, r3, r4 │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - vsub.f64 d8, d1, d6 │ │ │ │ - vadd.f64 d1, d1, d6 │ │ │ │ - adds r7, r0, r1 │ │ │ │ - str r7, [sp, #116] @ 0x74 │ │ │ │ - mul.w r2, r3, r4 │ │ │ │ - str r1, [sp, #112] @ 0x70 │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ - lsls r1, r4, #4 │ │ │ │ - add.w r3, fp, r2 │ │ │ │ - vldr d6, [r7] │ │ │ │ - str r3, [sp, #124] @ 0x7c │ │ │ │ - add.w r2, fp, r1 │ │ │ │ - vldr d9, [r3] │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ - vadd.f64 d7, d6, d9 │ │ │ │ - vsub.f64 d6, d6, d9 │ │ │ │ - vsub.f64 d9, d0, d1 │ │ │ │ - vadd.f64 d1, d0, d1 │ │ │ │ - vsub.f64 d0, d3, d2 │ │ │ │ - vadd.f64 d3, d2, d3 │ │ │ │ - vadd.f64 d2, d13, d14 │ │ │ │ - vsub.f64 d13, d13, d14 │ │ │ │ - mul.w r7, r3, r4 │ │ │ │ - vstr d1, [sp, #232] @ 0xe8 │ │ │ │ - vstr d3, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ - vstr d9, [sp, #224] @ 0xe0 │ │ │ │ - vmov.f64 d9, d7 │ │ │ │ - vldr d7, [sp] │ │ │ │ - adds r3, r0, r7 │ │ │ │ - vstr d0, [sp, #240] @ 0xf0 │ │ │ │ - vadd.f64 d1, d2, d3 │ │ │ │ - vsub.f64 d2, d2, d3 │ │ │ │ - vadd.f64 d3, d11, d7 │ │ │ │ - vldr d0, [pc, #928] @ 71a90 │ │ │ │ - vsub.f64 d4, d4, d9 │ │ │ │ - vsub.f64 d7, d7, d11 │ │ │ │ - vstr d2, [sp, #408] @ 0x198 │ │ │ │ - vadd.f64 d2, d12, d6 │ │ │ │ - vstr d1, [sp, #400] @ 0x190 │ │ │ │ - vsub.f64 d6, d6, d12 │ │ │ │ - vsub.f64 d1, d3, d2 │ │ │ │ - vadd.f64 d3, d3, d2 │ │ │ │ - vmov.f64 d2, d0 │ │ │ │ - vmul.f64 d3, d3, d0 │ │ │ │ - vmul.f64 d1, d1, d0 │ │ │ │ - vstr d3, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d3, d5, d8 │ │ │ │ - vadd.f64 d5, d5, d8 │ │ │ │ - vstr d1, [sp, #256] @ 0x100 │ │ │ │ - vsub.f64 d0, d3, d4 │ │ │ │ - vadd.f64 d4, d3, d4 │ │ │ │ - vstr d4, [sp, #424] @ 0x1a8 │ │ │ │ - vadd.f64 d4, d10, d15 │ │ │ │ - vsub.f64 d15, d15, d10 │ │ │ │ - vstr d0, [sp, #416] @ 0x1a0 │ │ │ │ - vsub.f64 d8, d5, d4 │ │ │ │ - vadd.f64 d5, d5, d4 │ │ │ │ - vstr d5, [sp, #440] @ 0x1b8 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d13, d15 │ │ │ │ - vadd.f64 d15, d13, d15 │ │ │ │ - vstr d8, [sp, #432] @ 0x1b0 │ │ │ │ - vmul.f64 d5, d5, d2 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - vstr d6, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d5, [sp, #272] @ 0x110 │ │ │ │ - vstr d7, [sp, #280] @ 0x118 │ │ │ │ - vstr d15, [sp, #456] @ 0x1c8 │ │ │ │ + add.w r2, r7, r7, lsl #1 │ │ │ │ + vstr d6, [sp, #8] │ │ │ │ + mov.w r3, r2, lsl #6 │ │ │ │ + str r3, [sp, #440] @ 0x1b8 │ │ │ │ + add r3, r4 │ │ │ │ vldr d7, [r3] │ │ │ │ - str r3, [sp, #140] @ 0x8c │ │ │ │ - movs r3, #232 @ 0xe8 │ │ │ │ - str r1, [sp, #128] @ 0x80 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w r1, r3, r4 │ │ │ │ - str r2, [sp, #132] @ 0x84 │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ - str r7, [sp, #136] @ 0x88 │ │ │ │ - adds r2, r0, r1 │ │ │ │ - vadd.f64 d10, d6, d7 │ │ │ │ - str r2, [sp, #148] @ 0x94 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - mul.w r3, r4, r3 │ │ │ │ - str r1, [sp, #144] @ 0x90 │ │ │ │ - vldr d6, [r2] │ │ │ │ - movs r2, #168 @ 0xa8 │ │ │ │ - add.w r7, fp, r3 │ │ │ │ - str r7, [sp, #152] @ 0x98 │ │ │ │ - vmov.f64 d8, d7 │ │ │ │ - add r3, r0 │ │ │ │ - mul.w r1, r2, r4 │ │ │ │ - vldr d15, [r7] │ │ │ │ - adds r2, r0, r1 │ │ │ │ - str r1, [sp, #156] @ 0x9c │ │ │ │ - movs r1, #208 @ 0xd0 │ │ │ │ - str r2, [sp, #160] @ 0xa0 │ │ │ │ - vsub.f64 d7, d6, d15 │ │ │ │ - vadd.f64 d15, d6, d15 │ │ │ │ - vldr d6, [r2] │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ - mul.w r1, r4, r1 │ │ │ │ - add.w r7, fp, r1 │ │ │ │ - mul.w r2, r4, r2 │ │ │ │ - str r7, [sp, #164] @ 0xa4 │ │ │ │ - add r1, r0 │ │ │ │ - vstr d7, [sp, #336] @ 0x150 │ │ │ │ - vldr d13, [r7] │ │ │ │ - add.w r7, fp, r2 │ │ │ │ - str r7, [sp, #176] @ 0xb0 │ │ │ │ - add r2, r0 │ │ │ │ - vsub.f64 d14, d6, d13 │ │ │ │ - vadd.f64 d13, d6, d13 │ │ │ │ - vldr d6, [r7] │ │ │ │ - mul.w r7, r6, r4 │ │ │ │ - str r7, [sp, #168] @ 0xa8 │ │ │ │ - mov r6, r4 │ │ │ │ - adds r7, r0, r7 │ │ │ │ - str r7, [sp, #180] @ 0xb4 │ │ │ │ - mul.w sl, sl, r6 │ │ │ │ - vldr d11, [r7] │ │ │ │ - lsls r7, r4, #3 │ │ │ │ - adds r4, r0, r7 │ │ │ │ - str r7, [sp, #184] @ 0xb8 │ │ │ │ - mov r7, r6 │ │ │ │ - movs r6, #136 @ 0x88 │ │ │ │ - str r4, [sp, #188] @ 0xbc │ │ │ │ - vadd.f64 d12, d6, d11 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add.w r4, fp, sl │ │ │ │ - mul.w r6, r7, r6 │ │ │ │ - vsub.f64 d11, d6, d11 │ │ │ │ - str r4, [sp, #192] @ 0xc0 │ │ │ │ - add sl, r0 │ │ │ │ - vldr d6, [r4] │ │ │ │ - adds r4, r0, r6 │ │ │ │ - str r7, [sp, #0] │ │ │ │ - movs r7, #240 @ 0xf0 │ │ │ │ - str r4, [sp, #196] @ 0xc4 │ │ │ │ - vadd.f64 d9, d10, d12 │ │ │ │ - vldr d4, [r4] │ │ │ │ - vadd.f64 d3, d7, d6 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - add r6, fp │ │ │ │ - mul.w r7, r4, r7 │ │ │ │ - vstr d7, [sp, #296] @ 0x128 │ │ │ │ - add.w r4, fp, r7 │ │ │ │ - str r4, [sp, #200] @ 0xc8 │ │ │ │ - vstr d10, [sp, #216] @ 0xd8 │ │ │ │ - add r7, r0 │ │ │ │ - vstr d8, [sp, #288] @ 0x120 │ │ │ │ - vldr d6, [r4] │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - vsub.f64 d2, d4, d6 │ │ │ │ - vadd.f64 d4, d4, d6 │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - add.w r4, r0, ip │ │ │ │ - str r4, [sp, #204] @ 0xcc │ │ │ │ - add ip, fp │ │ │ │ - vldr d5, [r4] │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - mul.w lr, lr, r4 │ │ │ │ - add.w r4, fp, lr │ │ │ │ - str r4, [sp, #208] @ 0xd0 │ │ │ │ - add lr, r0 │ │ │ │ - vldr d6, [r4] │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - vsub.f64 d7, d5, d6 │ │ │ │ - vadd.f64 d5, d5, d6 │ │ │ │ - mul.w r8, r8, r4 │ │ │ │ - add.w r4, fp, r8 │ │ │ │ - str r4, [sp, #212] @ 0xd4 │ │ │ │ - vstr d7, [sp, #304] @ 0x130 │ │ │ │ - add r8, r0 │ │ │ │ - vldr d6, [r4] │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - mul.w r9, r9, r4 │ │ │ │ - add.w r4, r0, r9 │ │ │ │ - str r4, [sp, #712] @ 0x2c8 │ │ │ │ - add r9, fp │ │ │ │ - vldr d1, [r4] │ │ │ │ - vadd.f64 d0, d6, d1 │ │ │ │ - vsub.f64 d6, d6, d1 │ │ │ │ - vadd.f64 d1, d3, d0 │ │ │ │ - vsub.f64 d3, d3, d0 │ │ │ │ - vadd.f64 d10, d9, d1 │ │ │ │ - vsub.f64 d9, d9, d1 │ │ │ │ - vadd.f64 d1, d8, d13 │ │ │ │ - vstr d9, [sp, #472] @ 0x1d8 │ │ │ │ - vsub.f64 d9, d15, d11 │ │ │ │ - vstr d10, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d10, [pc, #412] @ 71a98 │ │ │ │ - vmov.f64 d8, d10 │ │ │ │ - vmul.f64 d10, d9, d10 │ │ │ │ - vmov.f64 d7, d10 │ │ │ │ - vldr d10, [pc, #404] @ 71aa0 │ │ │ │ - vnmls.f64 d7, d1, d10 │ │ │ │ - vmul.f64 d1, d1, d8 │ │ │ │ - vmov.f64 d10, d8 │ │ │ │ - vmov.f64 d8, d1 │ │ │ │ - vldr d1, [pc, #384] @ 71aa0 │ │ │ │ - vmla.f64 d8, d9, d1 │ │ │ │ - vadd.f64 d9, d4, d6 │ │ │ │ - vldr d1, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vstr d7, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d4, [pc, #360] @ 71aa0 │ │ │ │ - vmul.f64 d10, d9, d10 │ │ │ │ - vadd.f64 d1, d1, d5 │ │ │ │ - vmov.f64 d7, d10 │ │ │ │ - vldr d10, [pc, #344] @ 71aa0 │ │ │ │ - vstr d8, [sp, #312] @ 0x138 │ │ │ │ - vmov.f64 d8, d10 │ │ │ │ - vnmls.f64 d7, d1, d10 │ │ │ │ - vldr d10, [pc, #320] @ 71a98 │ │ │ │ - vmul.f64 d1, d1, d10 │ │ │ │ - vstr d7, [sp, #320] @ 0x140 │ │ │ │ - vmov.f64 d7, d1 │ │ │ │ - vmla.f64 d7, d9, d8 │ │ │ │ - vldr d8, [sp, #336] @ 0x150 │ │ │ │ - vadd.f64 d1, d8, d14 │ │ │ │ - vsub.f64 d14, d8, d14 │ │ │ │ - vstr d7, [sp, #328] @ 0x148 │ │ │ │ - vldr d7, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d9, d2, d7 │ │ │ │ - vsub.f64 d7, d9, d1 │ │ │ │ - vadd.f64 d1, d9, d1 │ │ │ │ - vstr d7, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d7, [sp, #304] @ 0x130 │ │ │ │ - vstr d1, [sp, #496] @ 0x1f0 │ │ │ │ - vsub.f64 d2, d2, d7 │ │ │ │ - vldr d7, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d0, d2, d3 │ │ │ │ - vadd.f64 d3, d2, d3 │ │ │ │ - vmul.f64 d5, d7, d4 │ │ │ │ - vmul.f64 d7, d7, d10 │ │ │ │ - vstr d3, [sp, #336] @ 0x150 │ │ │ │ - vstr d0, [sp, #304] @ 0x130 │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vnmls.f64 d5, d6, d10 │ │ │ │ - vmla.f64 d3, d6, d4 │ │ │ │ - vadd.f64 d7, d15, d11 │ │ │ │ - vstr d5, [sp, #296] @ 0x128 │ │ │ │ - vstr d3, [sp, #344] @ 0x158 │ │ │ │ - vldr d0, [sp, #288] @ 0x120 │ │ │ │ - ldr r4, [sp, #184] @ 0xb8 │ │ │ │ - vsub.f64 d13, d0, d13 │ │ │ │ - add r4, fp │ │ │ │ - str r4, [sp, #184] @ 0xb8 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vmul.f64 d5, d13, d4 │ │ │ │ - vmov.f64 d1, d5 │ │ │ │ - vmla.f64 d1, d7, d10 │ │ │ │ - vmul.f64 d7, d7, d4 │ │ │ │ - vmov.f64 d0, d7 │ │ │ │ - vnmls.f64 d0, d13, d10 │ │ │ │ - vldr d13, [sp, #216] @ 0xd8 │ │ │ │ - str r6, [sp, #216] @ 0xd8 │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ + str r3, [sp, #448] @ 0x1c0 │ │ │ │ + add r3, r5 │ │ │ │ + vsub.f64 d0, d2, d7 │ │ │ │ + vadd.f64 d2, d2, d7 │ │ │ │ + vldr d7, [r3] │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ + mov.w r3, r2, lsl #5 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + str r3, [sp, #456] @ 0x1c8 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d8, [r3] │ │ │ │ + str r3, [sp, #100] @ 0x64 │ │ │ │ + vadd.f64 d6, d7, d8 │ │ │ │ + vsub.f64 d7, d7, d8 │ │ │ │ + vsub.f64 d8, d1, d2 │ │ │ │ + vadd.f64 d2, d1, d2 │ │ │ │ + vsub.f64 d1, d4, d3 │ │ │ │ + vadd.f64 d3, d3, d4 │ │ │ │ + vadd.f64 d4, d5, d6 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ + vstr d8, [sp, #248] @ 0xf8 │ │ │ │ + vstr d2, [sp, #256] @ 0x100 │ │ │ │ + vstr d3, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d3, d13, d15 │ │ │ │ + vsub.f64 d13, d13, d15 │ │ │ │ + vstr d1, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d6, d6, d0 │ │ │ │ + vadd.f64 d2, d3, d4 │ │ │ │ + vsub.f64 d3, d3, d4 │ │ │ │ + vadd.f64 d4, d11, d10 │ │ │ │ + vstr d2, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d3, [sp, #472] @ 0x1d8 │ │ │ │ + vadd.f64 d3, d12, d7 │ │ │ │ + vsub.f64 d7, d7, d12 │ │ │ │ + vsub.f64 d2, d4, d3 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vmul.f64 d1, d4, d14 │ │ │ │ + vldr d4, [sp, #8] │ │ │ │ + vmul.f64 d8, d2, d14 │ │ │ │ + vsub.f64 d4, d4, d0 │ │ │ │ + vstr d8, [sp, #280] @ 0x118 │ │ │ │ vstr d1, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d12, d13, d12 │ │ │ │ - vadd.f64 d13, d12, d14 │ │ │ │ - vstr d0, [sp, #352] @ 0x160 │ │ │ │ - vstr d13, [sp, #360] @ 0x168 │ │ │ │ - vsub.f64 d13, d12, d14 │ │ │ │ - vldr d14, [sl] │ │ │ │ - vldr d12, [r6] │ │ │ │ - ldr r6, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d15, d6, d14 │ │ │ │ - vsub.f64 d14, d6, d14 │ │ │ │ - vldr d6, [r9] │ │ │ │ - adds r4, r0, r6 │ │ │ │ - vstr d13, [sp, #368] @ 0x170 │ │ │ │ - ldr r6, [sp, #136] @ 0x88 │ │ │ │ - vmov.f64 d11, d15 │ │ │ │ - vldr d15, [r8] │ │ │ │ - add r6, fp │ │ │ │ - str r6, [sp, #128] @ 0x80 │ │ │ │ - vldr d0, [r4] │ │ │ │ - vadd.f64 d13, d6, d15 │ │ │ │ - vsub.f64 d15, d6, d15 │ │ │ │ - vldr d6, [lr] │ │ │ │ - vldr d3, [r6] │ │ │ │ - ldr r6, [sp, #144] @ 0x90 │ │ │ │ - vstr d13, [sp, #376] @ 0x178 │ │ │ │ - vldr d13, [ip] │ │ │ │ - add r6, fp │ │ │ │ - str r6, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d7, d0, d3 │ │ │ │ - vadd.f64 d0, d0, d3 │ │ │ │ - vsub.f64 d10, d6, d13 │ │ │ │ - vadd.f64 d13, d6, d13 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vldr d4, [r6] │ │ │ │ - ldr r6, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d1, d6, d12 │ │ │ │ - vadd.f64 d2, d6, d12 │ │ │ │ + vsub.f64 d3, d4, d5 │ │ │ │ + vadd.f64 d5, d4, d5 │ │ │ │ + vldr d4, [sp, #104] @ 0x68 │ │ │ │ + vstr d3, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d5, [sp, #488] @ 0x1e8 │ │ │ │ + vadd.f64 d5, d9, d4 │ │ │ │ + vsub.f64 d0, d6, d5 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vstr d0, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d6, [sp, #504] @ 0x1f8 │ │ │ │ + vsub.f64 d6, d10, d11 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vmul.f64 d11, d5, d14 │ │ │ │ + vmul.f64 d7, d6, d14 │ │ │ │ + vstr d11, [sp, #296] @ 0x128 │ │ │ │ + str r6, [sp, #8] │ │ │ │ + add r6, r4 │ │ │ │ + vstr d7, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d7, d4, d9 │ │ │ │ + str r6, [sp, #104] @ 0x68 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + vadd.f64 d6, d13, d7 │ │ │ │ + vsub.f64 d9, d13, d7 │ │ │ │ + vstr d9, [sp, #512] @ 0x200 │ │ │ │ + vstr d6, [sp, #520] @ 0x208 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r5, lr │ │ │ │ + add lr, r4 │ │ │ │ + vldr d7, [r6] │ │ │ │ + str r6, [sp, #112] @ 0x70 │ │ │ │ + add.w r6, r5, ip │ │ │ │ + add ip, r4 │ │ │ │ + str r6, [sp, #116] @ 0x74 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ + vmov.f64 d8, d5 │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r3, r7 │ │ │ │ + mov.w r3, r6, lsl #4 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + str r3, [sp, #216] @ 0xd8 │ │ │ │ + add r3, r4 │ │ │ │ + vmov.f64 d9, d5 │ │ │ │ + vldr d7, [r3] │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ + mov.w r3, #168 @ 0xa8 │ │ │ │ + mul.w r3, r3, r7 │ │ │ │ + str r3, [sp, #124] @ 0x7c │ │ │ │ + add r3, r5 │ │ │ │ + vsub.f64 d11, d6, d7 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ vldr d6, [r3] │ │ │ │ - add r6, fp │ │ │ │ - b.n 71ab0 │ │ │ │ + str r3, [sp, #128] @ 0x80 │ │ │ │ + mov.w r3, #208 @ 0xd0 │ │ │ │ + mul.w r3, r7, r3 │ │ │ │ + vstr d11, [sp, #224] @ 0xe0 │ │ │ │ + str r3, [sp, #132] @ 0x84 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d12, [r3] │ │ │ │ + str r3, [sp, #136] @ 0x88 │ │ │ │ + mov.w r3, r1, lsl #4 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vstr d5, [sp, #192] @ 0xc0 │ │ │ │ + str r3, [sp, #416] @ 0x1a0 │ │ │ │ + add r3, r4 │ │ │ │ + vsub.f64 d15, d6, d12 │ │ │ │ + vadd.f64 d12, d6, d12 │ │ │ │ + vldr d6, [r3] │ │ │ │ + str r3, [sp, #140] @ 0x8c │ │ │ │ + add.w r3, r5, r1 │ │ │ │ + add r1, r4 │ │ │ │ + vldr d11, [r3] │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + vadd.f64 d13, d6, d11 │ │ │ │ + vsub.f64 d6, d6, d11 │ │ │ │ + add r3, r5 │ │ │ │ + vmov.f64 d11, d9 │ │ │ │ + str r3, [sp, #148] @ 0x94 │ │ │ │ + vstr d6, [sp, #200] @ 0xc8 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, r4, r0 │ │ │ │ + add r0, r5 │ │ │ │ + str r3, [sp, #152] @ 0x98 │ │ │ │ + vldr d10, [r3] │ │ │ │ + vstr d8, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d8, d8, d13 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + vstr d9, [sp, #184] @ 0xb8 │ │ │ │ + vldr d9, [pc, #64] @ 77110 │ │ │ │ + vsub.f64 d5, d6, d10 │ │ │ │ + vadd.f64 d4, d6, d10 │ │ │ │ + add.w r8, r3, r7 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + add.w r3, r5, r8 │ │ │ │ + add r8, r4 │ │ │ │ + str r3, [sp, #156] @ 0x9c │ │ │ │ + vstr d5, [sp, #208] @ 0xd0 │ │ │ │ + vldr d5, [r3] │ │ │ │ + mov.w r3, r9, lsl #4 │ │ │ │ + mov.w r9, #200 @ 0xc8 │ │ │ │ + mul.w r9, r9, r7 │ │ │ │ + str r3, [sp, #424] @ 0x1a8 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d7, [r3] │ │ │ │ + b.n 77120 │ │ │ │ + nop │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 71d10 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 77388 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 71d5c ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #216 @ 0xd8 │ │ │ │ - bvs.n 719fc │ │ │ │ - movs r2, r0 │ │ │ │ + cdp 0, 4, cr0, cr8, cr2, {0} │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vstr d10, [sp, #384] @ 0x180 │ │ │ │ - vmov.f64 d12, d11 │ │ │ │ - str r6, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d5, d6, d4 │ │ │ │ - vstr d2, [sp, #392] @ 0x188 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vadd.f64 d9, d7, d5 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r6] │ │ │ │ - vldr d4, [r2] │ │ │ │ - ldr r6, [sp, #156] @ 0x9c │ │ │ │ - vldr d3, [r1] │ │ │ │ - add r6, fp │ │ │ │ - vsub.f64 d2, d5, d4 │ │ │ │ - vadd.f64 d5, d5, d4 │ │ │ │ - str r6, [sp, #156] @ 0x9c │ │ │ │ - vldr d10, [r6] │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ - vadd.f64 d8, d3, d10 │ │ │ │ - vsub.f64 d3, d3, d10 │ │ │ │ - vldr d10, [sp, #376] @ 0x178 │ │ │ │ - add r6, fp │ │ │ │ - str r6, [sp, #8] │ │ │ │ - vadd.f64 d4, d2, d8 │ │ │ │ - vadd.f64 d10, d11, d10 │ │ │ │ - vsub.f64 d2, d2, d8 │ │ │ │ - vadd.f64 d8, d0, d5 │ │ │ │ - vsub.f64 d5, d5, d0 │ │ │ │ - vadd.f64 d11, d10, d8 │ │ │ │ - vsub.f64 d8, d10, d8 │ │ │ │ - vstr d8, [sp, #512] @ 0x200 │ │ │ │ - vldr d8, [sp, #392] @ 0x188 │ │ │ │ - vstr d11, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d11, [pc, #928] @ 71ec8 │ │ │ │ - vsub.f64 d10, d8, d15 │ │ │ │ - vsub.f64 d8, d2, d7 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #392] @ 0x188 │ │ │ │ - vmul.f64 d8, d8, d11 │ │ │ │ - vadd.f64 d15, d15, d2 │ │ │ │ - vadd.f64 d11, d10, d8 │ │ │ │ + str r3, [sp, #160] @ 0xa0 │ │ │ │ + add.w r3, r5, r9 │ │ │ │ + add r9, r4 │ │ │ │ + vldr d6, [r3] │ │ │ │ + str r3, [sp, #164] @ 0xa4 │ │ │ │ + add.w r3, r4, sl │ │ │ │ + add sl, r5 │ │ │ │ + vsub.f64 d3, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [r3] │ │ │ │ + str r3, [sp, #168] @ 0xa8 │ │ │ │ + add.w r3, r4, r2 │ │ │ │ + add r2, r5 │ │ │ │ + str r3, [sp, #172] @ 0xac │ │ │ │ + vsub.f64 d0, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r5, r6 │ │ │ │ + add r6, r4 │ │ │ │ + vldr d2, [r3] │ │ │ │ + str r3, [sp, #232] @ 0xe8 │ │ │ │ + vadd.f64 d1, d7, d2 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + vadd.f64 d2, d4, d1 │ │ │ │ + vsub.f64 d4, d4, d1 │ │ │ │ + vadd.f64 d10, d8, d2 │ │ │ │ + vsub.f64 d2, d8, d2 │ │ │ │ + vldr d8, [sp, #200] @ 0xc8 │ │ │ │ + vstr d10, [sp, #528] @ 0x210 │ │ │ │ + vldr d10, [sp, #192] @ 0xc0 │ │ │ │ + vstr d2, [sp, #536] @ 0x218 │ │ │ │ + vadd.f64 d2, d11, d12 │ │ │ │ + vmov.f64 d11, d9 │ │ │ │ vsub.f64 d8, d10, d8 │ │ │ │ - vadd.f64 d10, d14, d13 │ │ │ │ - vsub.f64 d14, d14, d13 │ │ │ │ - vstr d8, [sp, #528] @ 0x210 │ │ │ │ - vadd.f64 d8, d9, d4 │ │ │ │ - vstr d11, [sp, #520] @ 0x208 │ │ │ │ - vsub.f64 d4, d4, d9 │ │ │ │ - vldr d11, [pc, #868] @ 71ec8 │ │ │ │ - vmul.f64 d8, d8, d11 │ │ │ │ - vsub.f64 d11, d10, d8 │ │ │ │ - vadd.f64 d10, d10, d8 │ │ │ │ - vadd.f64 d8, d6, d3 │ │ │ │ - vsub.f64 d6, d6, d3 │ │ │ │ + vmul.f64 d9, d8, d9 │ │ │ │ + vmov.f64 d10, d9 │ │ │ │ + vldr d9, [pc, #896] @ 77520 │ │ │ │ + vnmls.f64 d10, d2, d9 │ │ │ │ + vmul.f64 d2, d2, d11 │ │ │ │ + vmov.f64 d9, d11 │ │ │ │ + vmov.f64 d11, d2 │ │ │ │ + vldr d2, [pc, #876] @ 77520 │ │ │ │ + vstr d10, [sp, #312] @ 0x138 │ │ │ │ + vmla.f64 d11, d8, d2 │ │ │ │ + vadd.f64 d8, d5, d7 │ │ │ │ + vldr d2, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vadd.f64 d2, d2, d6 │ │ │ │ + vstr d11, [sp, #320] @ 0x140 │ │ │ │ + vmov.f64 d11, d9 │ │ │ │ + vmul.f64 d9, d8, d9 │ │ │ │ + vmov.f64 d10, d9 │ │ │ │ + vldr d9, [pc, #832] @ 77520 │ │ │ │ + vnmls.f64 d10, d2, d9 │ │ │ │ + vmul.f64 d2, d2, d11 │ │ │ │ + vmov.f64 d9, d11 │ │ │ │ + vmov.f64 d11, d2 │ │ │ │ + vldr d2, [pc, #812] @ 77520 │ │ │ │ + vstr d10, [sp, #328] @ 0x148 │ │ │ │ + vmla.f64 d11, d8, d2 │ │ │ │ + vadd.f64 d8, d3, d0 │ │ │ │ + vsub.f64 d3, d3, d0 │ │ │ │ + vsub.f64 d1, d3, d4 │ │ │ │ + vadd.f64 d3, d3, d4 │ │ │ │ + vstr d11, [sp, #336] @ 0x150 │ │ │ │ + vldr d11, [sp, #224] @ 0xe0 │ │ │ │ + vstr d1, [sp, #344] @ 0x158 │ │ │ │ + vstr d3, [sp, #352] @ 0x160 │ │ │ │ + vadd.f64 d2, d11, d15 │ │ │ │ + vsub.f64 d15, d11, d15 │ │ │ │ + vsub.f64 d10, d8, d2 │ │ │ │ + vadd.f64 d8, d8, d2 │ │ │ │ vstr d10, [sp, #544] @ 0x220 │ │ │ │ - vldr d10, [sp, #384] @ 0x180 │ │ │ │ - vstr d11, [sp, #536] @ 0x218 │ │ │ │ - vadd.f64 d10, d10, d1 │ │ │ │ - vsub.f64 d11, d10, d8 │ │ │ │ - vadd.f64 d8, d10, d8 │ │ │ │ - vldr d10, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d1, d1, d10 │ │ │ │ - vstr d11, [sp, #552] @ 0x228 │ │ │ │ - vstr d8, [sp, #560] @ 0x230 │ │ │ │ - vsub.f64 d0, d1, d5 │ │ │ │ - vadd.f64 d1, d1, d5 │ │ │ │ - vldr d5, [pc, #796] @ 71ec8 │ │ │ │ - vmul.f64 d7, d7, d5 │ │ │ │ - vmul.f64 d4, d4, d5 │ │ │ │ - vstr d0, [sp, #568] @ 0x238 │ │ │ │ - vstr d1, [sp, #576] @ 0x240 │ │ │ │ - vsub.f64 d13, d14, d7 │ │ │ │ - vadd.f64 d7, d14, d7 │ │ │ │ - vsub.f64 d14, d15, d4 │ │ │ │ - vadd.f64 d15, d15, d4 │ │ │ │ - vstr d13, [sp, #584] @ 0x248 │ │ │ │ - vldr d13, [sp, #376] @ 0x178 │ │ │ │ - vstr d7, [sp, #592] @ 0x250 │ │ │ │ - vstr d15, [sp, #608] @ 0x260 │ │ │ │ - vsub.f64 d7, d12, d13 │ │ │ │ - vldr d15, [r6] │ │ │ │ - vstr d14, [sp, #600] @ 0x258 │ │ │ │ - vsub.f64 d12, d7, d6 │ │ │ │ - vadd.f64 d6, d7, d6 │ │ │ │ - vstr d6, [sp, #624] @ 0x270 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vstr d12, [sp, #616] @ 0x268 │ │ │ │ - vsub.f64 d0, d6, d15 │ │ │ │ - vadd.f64 d14, d6, d15 │ │ │ │ - vstr d0, [sp, #376] @ 0x178 │ │ │ │ - ldr r6, [sp, #56] @ 0x38 │ │ │ │ - add r6, fp │ │ │ │ - str r6, [sp, #56] @ 0x38 │ │ │ │ + vstr d8, [sp, #552] @ 0x228 │ │ │ │ + vldr d5, [sp, #208] @ 0xd0 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + vldr d1, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d10, d5, d6 │ │ │ │ + vldr d5, [pc, #728] @ 77520 │ │ │ │ + add r3, r4 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + vsub.f64 d12, d1, d12 │ │ │ │ + vldr d1, [sp, #176] @ 0xb0 │ │ │ │ + vmul.f64 d6, d10, d5 │ │ │ │ + vmul.f64 d10, d10, d9 │ │ │ │ + vsub.f64 d13, d1, d13 │ │ │ │ + vnmls.f64 d6, d7, d9 │ │ │ │ + vmov.f64 d3, d10 │ │ │ │ + vmla.f64 d3, d7, d5 │ │ │ │ + vldr d7, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d4, d13, d15 │ │ │ │ + vsub.f64 d13, d13, d15 │ │ │ │ + vldr d15, [r0] │ │ │ │ + vstr d6, [sp, #360] @ 0x168 │ │ │ │ + vldr d6, [sp, #200] @ 0xc8 │ │ │ │ + vstr d3, [sp, #368] @ 0x170 │ │ │ │ + vmov.f64 d3, d5 │ │ │ │ + vmul.f64 d5, d12, d5 │ │ │ │ + vstr d13, [sp, #400] @ 0x190 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vldr d6, [r3] │ │ │ │ + vstr d4, [sp, #392] @ 0x188 │ │ │ │ + ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ + vmla.f64 d5, d7, d9 │ │ │ │ + vmul.f64 d7, d7, d3 │ │ │ │ + vldr d3, [lr] │ │ │ │ + vadd.f64 d13, d6, d15 │ │ │ │ + vsub.f64 d6, d6, d15 │ │ │ │ + add r3, r5 │ │ │ │ + str r3, [sp, #176] @ 0xb0 │ │ │ │ + vnmls.f64 d7, d12, d9 │ │ │ │ + vldr d12, [r8] │ │ │ │ + vstr d13, [sp, #200] @ 0xc8 │ │ │ │ + vstr d6, [sp, #208] @ 0xd0 │ │ │ │ vldr d6, [r6] │ │ │ │ - ldr r6, [sp, #48] @ 0x30 │ │ │ │ - adds r6, r0, r6 │ │ │ │ - str r6, [sp, #48] @ 0x30 │ │ │ │ - vldr d7, [r6] │ │ │ │ - ldr r6, [sp, #104] @ 0x68 │ │ │ │ - adds r6, r0, r6 │ │ │ │ - vsub.f64 d15, d6, d7 │ │ │ │ + vstr d5, [sp, #376] @ 0x178 │ │ │ │ + vldr d13, [r9] │ │ │ │ + vstr d7, [sp, #384] @ 0x180 │ │ │ │ + vldr d7, [r2] │ │ │ │ + vadd.f64 d1, d6, d7 │ │ │ │ + vsub.f64 d11, d6, d7 │ │ │ │ + vldr d6, [sl] │ │ │ │ + vstr d11, [sp, #224] @ 0xe0 │ │ │ │ + vsub.f64 d11, d6, d13 │ │ │ │ + vadd.f64 d13, d6, d13 │ │ │ │ + vldr d6, [r3] │ │ │ │ + vmov.f64 d15, d1 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + vsub.f64 d2, d6, d12 │ │ │ │ + vadd.f64 d12, d6, d12 │ │ │ │ + add r3, r5 │ │ │ │ + vldr d1, [r3] │ │ │ │ + str r3, [sp, #8] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + vsub.f64 d7, d1, d3 │ │ │ │ + vadd.f64 d1, d1, d3 │ │ │ │ + add r3, r5 │ │ │ │ + str r3, [sp, #184] @ 0xb8 │ │ │ │ + vldr d4, [r3] │ │ │ │ + vstr d15, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d10, [ip] │ │ │ │ + add r3, r5 │ │ │ │ + vldr d5, [r3] │ │ │ │ + str r3, [sp, #192] @ 0xc0 │ │ │ │ + vadd.f64 d6, d4, d10 │ │ │ │ + vsub.f64 d10, d4, d10 │ │ │ │ + ldr r3, [sp, #132] @ 0x84 │ │ │ │ + add r3, r5 │ │ │ │ + vadd.f64 d8, d7, d6 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r3, [sp, #132] @ 0x84 │ │ │ │ + vldr d4, [r3] │ │ │ │ + ldr r3, [sp, #124] @ 0x7c │ │ │ │ + vsub.f64 d3, d6, d5 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d9, [r3] │ │ │ │ + str r3, [sp, #124] @ 0x7c │ │ │ │ + vadd.f64 d0, d4, d9 │ │ │ │ + vsub.f64 d4, d4, d9 │ │ │ │ + vadd.f64 d5, d3, d0 │ │ │ │ + vsub.f64 d3, d3, d0 │ │ │ │ + vldr d0, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d9, d0, d15 │ │ │ │ + vadd.f64 d0, d1, d6 │ │ │ │ + vsub.f64 d6, d6, d1 │ │ │ │ + vadd.f64 d15, d9, d0 │ │ │ │ + vstr d15, [sp, #560] @ 0x230 │ │ │ │ + vsub.f64 d15, d9, d0 │ │ │ │ + vldr d0, [sp, #224] @ 0xe0 │ │ │ │ + vstr d15, [sp, #568] @ 0x238 │ │ │ │ + vsub.f64 d9, d12, d0 │ │ │ │ + vsub.f64 d0, d3, d7 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ + vmul.f64 d0, d0, d14 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vadd.f64 d15, d9, d0 │ │ │ │ + vstr d15, [sp, #576] @ 0x240 │ │ │ │ + vsub.f64 d15, d9, d0 │ │ │ │ + vldr d0, [sp, #208] @ 0xd0 │ │ │ │ + vstr d15, [sp, #584] @ 0x248 │ │ │ │ + vadd.f64 d9, d0, d13 │ │ │ │ + vadd.f64 d0, d8, d5 │ │ │ │ + vsub.f64 d5, d5, d8 │ │ │ │ + vmul.f64 d0, d0, d14 │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ + vsub.f64 d15, d9, d0 │ │ │ │ + vadd.f64 d9, d9, d0 │ │ │ │ + vadd.f64 d0, d10, d4 │ │ │ │ + vsub.f64 d10, d10, d4 │ │ │ │ + vstr d15, [sp, #592] @ 0x250 │ │ │ │ + vstr d9, [sp, #600] @ 0x258 │ │ │ │ + vadd.f64 d9, d11, d2 │ │ │ │ + vsub.f64 d2, d2, d11 │ │ │ │ + vldr d11, [sp, #224] @ 0xe0 │ │ │ │ + vsub.f64 d15, d9, d0 │ │ │ │ + vsub.f64 d1, d2, d6 │ │ │ │ + vadd.f64 d2, d2, d6 │ │ │ │ + vldr d6, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d12, d11, d12 │ │ │ │ + vadd.f64 d9, d9, d0 │ │ │ │ + vstr d15, [sp, #608] @ 0x260 │ │ │ │ + vsub.f64 d15, d6, d13 │ │ │ │ + vadd.f64 d11, d12, d5 │ │ │ │ + vstr d9, [sp, #616] @ 0x268 │ │ │ │ + vstr d1, [sp, #624] @ 0x270 │ │ │ │ + vstr d2, [sp, #632] @ 0x278 │ │ │ │ + vsub.f64 d13, d15, d7 │ │ │ │ + vadd.f64 d15, d15, d7 │ │ │ │ + vsub.f64 d7, d12, d5 │ │ │ │ + vstr d13, [sp, #640] @ 0x280 │ │ │ │ + vldr d13, [sp, #200] @ 0xc8 │ │ │ │ + vstr d7, [sp, #648] @ 0x288 │ │ │ │ + vstr d11, [sp, #656] @ 0x290 │ │ │ │ + vldr d1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r3, [sp, #236] @ 0xec │ │ │ │ + vldr d6, [r5] │ │ │ │ + vsub.f64 d7, d13, d1 │ │ │ │ + add r3, r4 │ │ │ │ + str r3, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d1, d7, d10 │ │ │ │ + vadd.f64 d12, d7, d10 │ │ │ │ + vldr d7, [r3] │ │ │ │ + ldr r3, [sp, #244] @ 0xf4 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - str r6, [sp, #104] @ 0x68 │ │ │ │ - vldr d6, [r6] │ │ │ │ - ldr r6, [sp, #96] @ 0x60 │ │ │ │ - add r6, fp │ │ │ │ - str r6, [sp, #96] @ 0x60 │ │ │ │ - vldr d7, [r6] │ │ │ │ - ldr r6, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d6, [r3] │ │ │ │ + str r3, [sp, #208] @ 0xd0 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ + vstr d7, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d12, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d1, [sp, #664] @ 0x298 │ │ │ │ + add r3, r5 │ │ │ │ + vldr d7, [r3] │ │ │ │ + str r3, [sp, #44] @ 0x2c │ │ │ │ + ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ + add r3, r5 │ │ │ │ + str r3, [sp, #216] @ 0xd8 │ │ │ │ + vstr d5, [sp, #424] @ 0x1a8 │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vldr d6, [r3] │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ + vstr d5, [sp, #432] @ 0x1b0 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d7, [r3] │ │ │ │ + str r3, [sp, #84] @ 0x54 │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - adds r6, r0, r6 │ │ │ │ - str r6, [sp, #88] @ 0x58 │ │ │ │ - vstr d6, [sp, #632] @ 0x278 │ │ │ │ - vldr d6, [r6] │ │ │ │ - ldr r6, [sp, #80] @ 0x50 │ │ │ │ - add r6, fp │ │ │ │ - str r6, [sp, #80] @ 0x50 │ │ │ │ - vldr d12, [r6] │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ - adds r6, r0, r6 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ - vsub.f64 d0, d6, d12 │ │ │ │ + vadd.f64 d4, d6, d7 │ │ │ │ + add r3, r5 │ │ │ │ + vldr d6, [r3] │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ + vstr d4, [sp, #440] @ 0x1b8 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d12, [r3] │ │ │ │ + str r3, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + vsub.f64 d1, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - vldr d8, [r6] │ │ │ │ - ldr r6, [sp, #72] @ 0x48 │ │ │ │ - add r6, fp │ │ │ │ - str r6, [sp, #72] @ 0x48 │ │ │ │ - vldr d3, [r6] │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ - adds r6, r0, r6 │ │ │ │ - str r6, [sp, #24] │ │ │ │ - vsub.f64 d7, d8, d3 │ │ │ │ - vadd.f64 d8, d8, d3 │ │ │ │ - vldr d5, [r6] │ │ │ │ - ldr r6, [sp, #16] │ │ │ │ - add r6, fp │ │ │ │ - str r6, [sp, #16] │ │ │ │ - vldr d4, [r6] │ │ │ │ - ldr r6, [sp, #112] @ 0x70 │ │ │ │ - add r6, fp │ │ │ │ - vadd.f64 d6, d5, d4 │ │ │ │ - str r6, [sp, #112] @ 0x70 │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ - vstr d14, [sp, #168] @ 0xa8 │ │ │ │ - vldr d4, [r6] │ │ │ │ - ldr r6, [sp, #120] @ 0x78 │ │ │ │ - vadd.f64 d9, d7, d6 │ │ │ │ + add r3, r5 │ │ │ │ + vldr d0, [r3] │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + vstr d13, [sp, #408] @ 0x198 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d3, [r3] │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d7, d0, d3 │ │ │ │ + vadd.f64 d0, d0, d3 │ │ │ │ + add r3, r5 │ │ │ │ + vldr d4, [r3] │ │ │ │ + str r3, [sp, #236] @ 0xec │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ + add r3, r4 │ │ │ │ + vldr d10, [r3] │ │ │ │ + str r3, [sp, #20] │ │ │ │ + ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ + vadd.f64 d6, d4, d10 │ │ │ │ + vsub.f64 d10, d4, d10 │ │ │ │ + add r3, r4 │ │ │ │ + vldr d5, [r3] │ │ │ │ + str r3, [sp, #240] @ 0xf0 │ │ │ │ + ldr r3, [sp, #456] @ 0x1c8 │ │ │ │ + b.n 77538 │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 777dc ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 777e4 ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ + ldrh r6, [r0, #42] @ 0x2a │ │ │ │ + ldmia r7!, {r1, r4, r5} │ │ │ │ + str r0, [sp, #428] @ 0x1ac │ │ │ │ + subs r7, #237 @ 0xed │ │ │ │ + vadd.f64 d8, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d15, [sp, #384] @ 0x180 │ │ │ │ - adds r6, r0, r6 │ │ │ │ - str r6, [sp, #120] @ 0x78 │ │ │ │ - vldr d3, [r6] │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ - adds r6, r0, r6 │ │ │ │ - str r6, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d1, d4, d3 │ │ │ │ - vadd.f64 d4, d4, d3 │ │ │ │ - vldr d2, [r6] │ │ │ │ - ldr r6, [sp, #32] │ │ │ │ - add r6, fp │ │ │ │ - str r6, [sp, #32] │ │ │ │ - vldr d10, [r6] │ │ │ │ - vadd.f64 d6, d2, d10 │ │ │ │ - vsub.f64 d2, d2, d10 │ │ │ │ - vadd.f64 d10, d14, d13 │ │ │ │ - vadd.f64 d3, d1, d6 │ │ │ │ - vsub.f64 d1, d1, d6 │ │ │ │ + add r3, r5 │ │ │ │ + vldr d4, [r3] │ │ │ │ + str r3, [sp, #244] @ 0xf4 │ │ │ │ + ldr r3, [sp, #744] @ 0x2e8 │ │ │ │ + vsub.f64 d2, d5, d4 │ │ │ │ + vadd.f64 d5, d5, d4 │ │ │ │ + add r3, r5 │ │ │ │ + vldr d3, [r3] │ │ │ │ + str r3, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ + add r3, r4 │ │ │ │ + vldr d9, [r3] │ │ │ │ + str r3, [sp, #32] │ │ │ │ + vadd.f64 d6, d3, d9 │ │ │ │ + vsub.f64 d3, d3, d9 │ │ │ │ + vldr d9, [sp, #424] @ 0x1a8 │ │ │ │ + vadd.f64 d4, d2, d6 │ │ │ │ + vadd.f64 d9, d13, d9 │ │ │ │ + vsub.f64 d2, d2, d6 │ │ │ │ + vadd.f64 d6, d0, d5 │ │ │ │ + vsub.f64 d5, d5, d0 │ │ │ │ + vadd.f64 d13, d9, d6 │ │ │ │ + vstr d13, [sp, #448] @ 0x1c0 │ │ │ │ + vsub.f64 d13, d9, d6 │ │ │ │ + vsub.f64 d6, d2, d7 │ │ │ │ + vldr d9, [sp, #432] @ 0x1b0 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ + vstr d13, [sp, #456] @ 0x1c8 │ │ │ │ + vadd.f64 d9, d9, d12 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vsub.f64 d13, d6, d9 │ │ │ │ + vadd.f64 d6, d6, d9 │ │ │ │ + vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d13, [sp, #680] @ 0x2a8 │ │ │ │ + vstr d6, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ + vadd.f64 d9, d6, d9 │ │ │ │ vadd.f64 d6, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ - vldr d8, [pc, #464] @ 71ec8 │ │ │ │ - vadd.f64 d14, d10, d6 │ │ │ │ - vsub.f64 d6, d10, d6 │ │ │ │ - vldr d10, [pc, #452] @ 71ec8 │ │ │ │ - vstr d6, [sp, #640] @ 0x280 │ │ │ │ - vsub.f64 d6, d1, d7 │ │ │ │ - vstr d14, [sp, #392] @ 0x188 │ │ │ │ - vmov.f64 d14, d10 │ │ │ │ - vadd.f64 d7, d7, d1 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ - vadd.f64 d10, d15, d12 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vsub.f64 d15, d6, d10 │ │ │ │ - vadd.f64 d6, d6, d10 │ │ │ │ - vldr d10, [sp, #376] @ 0x178 │ │ │ │ - vstr d6, [sp, #656] @ 0x290 │ │ │ │ - vadd.f64 d6, d9, d3 │ │ │ │ - vstr d15, [sp, #648] @ 0x288 │ │ │ │ - vsub.f64 d3, d3, d9 │ │ │ │ - vldr d15, [sp, #632] @ 0x278 │ │ │ │ - vldr d9, [sp, #464] @ 0x1d0 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - vadd.f64 d10, d10, d15 │ │ │ │ - vmul.f64 d3, d3, d8 │ │ │ │ - vsub.f64 d14, d10, d6 │ │ │ │ - vadd.f64 d10, d10, d6 │ │ │ │ - vadd.f64 d6, d11, d0 │ │ │ │ - vsub.f64 d0, d0, d11 │ │ │ │ - vldr d11, [sp, #400] @ 0x190 │ │ │ │ - vstr d10, [sp, #664] @ 0x298 │ │ │ │ - vadd.f64 d10, d5, d2 │ │ │ │ - vstr d14, [sp, #632] @ 0x278 │ │ │ │ - vsub.f64 d5, d5, d2 │ │ │ │ - vsub.f64 d14, d6, d10 │ │ │ │ - vadd.f64 d6, d6, d10 │ │ │ │ - vsub.f64 d10, d0, d4 │ │ │ │ - vadd.f64 d0, d0, d4 │ │ │ │ - vstr d14, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d0, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d0, [sp, #376] @ 0x178 │ │ │ │ - vldr d14, [sp, #168] @ 0xa8 │ │ │ │ - vstr d10, [sp, #680] @ 0x2a8 │ │ │ │ - vsub.f64 d15, d0, d15 │ │ │ │ - vsub.f64 d13, d14, d13 │ │ │ │ - vsub.f64 d4, d15, d7 │ │ │ │ - vadd.f64 d7, d15, d7 │ │ │ │ - vldr d15, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d12, d15, d12 │ │ │ │ - vstr d7, [sp, #696] @ 0x2b8 │ │ │ │ - vstr d4, [sp, #376] @ 0x178 │ │ │ │ - vsub.f64 d15, d13, d5 │ │ │ │ - vadd.f64 d4, d11, d9 │ │ │ │ - vadd.f64 d13, d13, d5 │ │ │ │ - vsub.f64 d7, d12, d3 │ │ │ │ - vadd.f64 d12, d12, d3 │ │ │ │ - vstr d7, [sp, #384] @ 0x180 │ │ │ │ - vstr d12, [sp, #704] @ 0x2c0 │ │ │ │ + vmul.f64 d4, d4, d14 │ │ │ │ + vsub.f64 d13, d9, d6 │ │ │ │ + vadd.f64 d6, d9, d6 │ │ │ │ + vadd.f64 d9, d10, d3 │ │ │ │ + vsub.f64 d10, d10, d3 │ │ │ │ + vstr d13, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d6, [sp, #704] @ 0x2c0 │ │ │ │ + vadd.f64 d6, d11, d1 │ │ │ │ + vsub.f64 d1, d1, d11 │ │ │ │ + vsub.f64 d13, d6, d9 │ │ │ │ + vsub.f64 d11, d1, d5 │ │ │ │ + vadd.f64 d1, d1, d5 │ │ │ │ + vadd.f64 d6, d6, d9 │ │ │ │ + vstr d13, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d11, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d5, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d1, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d1, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d8, [sp, #528] @ 0x210 │ │ │ │ + vldr d0, [sp, #552] @ 0x228 │ │ │ │ + vsub.f64 d5, d5, d1 │ │ │ │ + vldr d9, [sp, #616] @ 0x268 │ │ │ │ + vldr d11, [sp, #560] @ 0x230 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d1, d5, d7 │ │ │ │ + vadd.f64 d7, d5, d7 │ │ │ │ + vldr d5, [sp, #432] @ 0x1b0 │ │ │ │ + vsub.f64 d12, d5, d12 │ │ │ │ + vstr d1, [sp, #416] @ 0x1a0 │ │ │ │ + vadd.f64 d1, d11, d2 │ │ │ │ + vstr d7, [sp, #440] @ 0x1b8 │ │ │ │ + vadd.f64 d2, d9, d6 │ │ │ │ + vsub.f64 d6, d6, d9 │ │ │ │ + vldr d7, [sp, #408] @ 0x198 │ │ │ │ + vsub.f64 d5, d12, d4 │ │ │ │ + vadd.f64 d12, d12, d4 │ │ │ │ + vstr d5, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d5, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d12, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d12, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d13, d7, d5 │ │ │ │ + vadd.f64 d4, d12, d8 │ │ │ │ + vsub.f64 d7, d13, d10 │ │ │ │ + vadd.f64 d13, d13, d10 │ │ │ │ vldr d10, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d14, [sp, #392] @ 0x188 │ │ │ │ - vldr d12, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d0, [sp, #560] @ 0x230 │ │ │ │ - vadd.f64 d1, d10, d14 │ │ │ │ - vldr d14, [sp, #496] @ 0x1f0 │ │ │ │ - ldr r6, [sp, #92] @ 0x5c │ │ │ │ - vadd.f64 d2, d0, d6 │ │ │ │ - vsub.f64 d6, d6, d0 │ │ │ │ - vadd.f64 d5, d12, d14 │ │ │ │ vsub.f64 d3, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ + vadd.f64 d5, d10, d0 │ │ │ │ + vstr d7, [sp, #408] @ 0x198 │ │ │ │ + vstr d4, [r4] │ │ │ │ vsub.f64 d7, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - vstr d4, [fp] │ │ │ │ - vstr d5, [r0] │ │ │ │ - vldr d4, [r5, #248] @ 0xf8 │ │ │ │ - vldr d2, [r5, #240] @ 0xf0 │ │ │ │ + vstr d5, [r5] │ │ │ │ + vldr d2, [fp, #240] @ 0xf0 │ │ │ │ + vldr d4, [fp, #248] @ 0xf8 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vmla.f64 d7, d3, d4 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ - vstr d5, [r6] │ │ │ │ - ldr r6, [sp, #88] @ 0x58 │ │ │ │ - vstr d7, [r6] │ │ │ │ - vsub.f64 d7, d11, d9 │ │ │ │ - vldr d1, [r5, #376] @ 0x178 │ │ │ │ - vldr d3, [r5, #368] @ 0x170 │ │ │ │ - ldr r6, [sp, #108] @ 0x6c │ │ │ │ + vmla.f64 d7, d3, d4 │ │ │ │ + vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ + vsub.f64 d4, d11, d2 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ + vstr d7, [r3] │ │ │ │ + vsub.f64 d7, d12, d8 │ │ │ │ + vldr d3, [fp, #368] @ 0x170 │ │ │ │ + vldr d1, [fp, #376] @ 0x178 │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ - vsub.f64 d7, d12, d14 │ │ │ │ - vldr d14, [sp, #392] @ 0x188 │ │ │ │ - vldr d9, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d12, [sp, #432] @ 0x1b0 │ │ │ │ - vsub.f64 d4, d10, d14 │ │ │ │ - vldr d11, [sp, #408] @ 0x198 │ │ │ │ + vsub.f64 d7, d10, d0 │ │ │ │ vsub.f64 d2, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vnmls.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d5, d2, d3 │ │ │ │ - vadd.f64 d1, d12, d9 │ │ │ │ - vldr d2, [sp, #512] @ 0x200 │ │ │ │ - vsub.f64 d12, d12, d9 │ │ │ │ - vldr d9, [sp, #552] @ 0x228 │ │ │ │ - vstr d4, [r6] │ │ │ │ - ldr r6, [sp, #104] @ 0x68 │ │ │ │ - vstr d5, [r6] │ │ │ │ - vldr d3, [r5, #120] @ 0x78 │ │ │ │ - vldr d4, [r5, #112] @ 0x70 │ │ │ │ - ldr r6, [sp, #52] @ 0x34 │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + vldr d12, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d0, [sp, #568] @ 0x238 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vldr d4, [fp, #112] @ 0x70 │ │ │ │ + vldr d3, [fp, #120] @ 0x78 │ │ │ │ + vldr d8, [sp, #608] @ 0x260 │ │ │ │ + vldr d9, [sp, #712] @ 0x2c8 │ │ │ │ vmul.f64 d5, d7, d3 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ + vldr d10, [sp, #536] @ 0x218 │ │ │ │ vnmls.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ + vadd.f64 d2, d12, d10 │ │ │ │ + vsub.f64 d12, d12, d10 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ - vstr d5, [r6] │ │ │ │ - ldr r6, [sp, #48] @ 0x30 │ │ │ │ - vstr d6, [r6] │ │ │ │ - vldr d6, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d3, [sp, #672] @ 0x2a0 │ │ │ │ - b.n 71ef8 │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 72148 ) │ │ │ │ - subs r7, #230 @ 0xe6 │ │ │ │ - ldrh r6, [r0, #42] @ 0x2a │ │ │ │ - ldmia r7!, {r1, r4, r5} │ │ │ │ - str r0, [sp, #428] @ 0x1ac │ │ │ │ - subs r7, #237 @ 0xed │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 72158 ) │ │ │ │ - subs r7, #230 @ 0xe6 │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 7219c ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #216 @ 0xd8 │ │ │ │ - add r6, pc, #44 @ (adr r6, 71f18 ) │ │ │ │ - subs r4, #105 @ 0x69 │ │ │ │ - ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ - ldrb r0, [r6, r2] │ │ │ │ - ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ - str r7, [r2, #40] @ 0x28 │ │ │ │ - subs r7, #239 @ 0xef │ │ │ │ - vldr d14, [sp, #640] @ 0x280 │ │ │ │ - vadd.f64 d0, d11, d6 │ │ │ │ - vsub.f64 d11, d11, d6 │ │ │ │ - vadd.f64 d6, d2, d9 │ │ │ │ - vldr d10, [r5, #304] @ 0x130 │ │ │ │ - vsub.f64 d7, d3, d14 │ │ │ │ - vadd.f64 d3, d14, d3 │ │ │ │ - vmov.f64 d14, d8 │ │ │ │ - ldr r6, [sp, #28] │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d6, d2, d9 │ │ │ │ - vmul.f64 d5, d5, d8 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vadd.f64 d4, d6, d3 │ │ │ │ - vsub.f64 d6, d6, d3 │ │ │ │ - vsub.f64 d3, d1, d5 │ │ │ │ + vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d7, [sp, #544] @ 0x220 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vadd.f64 d5, d0, d8 │ │ │ │ + ldr r3, [sp, #44] @ 0x2c │ │ │ │ + vadd.f64 d1, d4, d7 │ │ │ │ + vsub.f64 d11, d4, d7 │ │ │ │ + vldr d4, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d6, [r3] │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + vsub.f64 d7, d9, d4 │ │ │ │ + vadd.f64 d4, d4, d9 │ │ │ │ + vldr d9, [fp, #304] @ 0x130 │ │ │ │ + vadd.f64 d6, d5, d7 │ │ │ │ + vsub.f64 d7, d7, d5 │ │ │ │ + vmul.f64 d10, d7, d14 │ │ │ │ + vsub.f64 d7, d0, d8 │ │ │ │ + vldr d0, [fp, #312] @ 0x138 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ + vadd.f64 d5, d7, d4 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vsub.f64 d4, d2, d6 │ │ │ │ + vadd.f64 d6, d2, d6 │ │ │ │ + vmul.f64 d5, d5, d14 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vmul.f64 d3, d4, d0 │ │ │ │ + vmul.f64 d4, d4, d9 │ │ │ │ + vsub.f64 d8, d1, d5 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ - vmul.f64 d4, d4, d8 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ - vldr d8, [r5, #312] @ 0x138 │ │ │ │ - vsub.f64 d9, d0, d4 │ │ │ │ - vmul.f64 d2, d3, d8 │ │ │ │ - vmul.f64 d3, d3, d10 │ │ │ │ - vadd.f64 d4, d0, d4 │ │ │ │ - vnmls.f64 d2, d9, d10 │ │ │ │ - vmla.f64 d3, d9, d8 │ │ │ │ - vadd.f64 d9, d12, d6 │ │ │ │ - vsub.f64 d6, d12, d6 │ │ │ │ - vldr d12, [sp, #368] @ 0x170 │ │ │ │ - vstr d2, [r6] │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ - vstr d3, [r6] │ │ │ │ - vadd.f64 d3, d11, d7 │ │ │ │ - vldr d10, [r5, #184] @ 0xb8 │ │ │ │ - vsub.f64 d7, d11, d7 │ │ │ │ - vldr d8, [r5, #176] @ 0xb0 │ │ │ │ - ldr r6, [sp, #124] @ 0x7c │ │ │ │ - vmul.f64 d2, d9, d10 │ │ │ │ - vldr d11, [sp, #360] @ 0x168 │ │ │ │ - vnmls.f64 d2, d3, d8 │ │ │ │ - vmul.f64 d3, d3, d10 │ │ │ │ - vmla.f64 d3, d9, d8 │ │ │ │ - vldr d9, [sp, #336] @ 0x150 │ │ │ │ - vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d2, [r6] │ │ │ │ - ldr r6, [sp, #120] @ 0x78 │ │ │ │ - vstr d3, [r6] │ │ │ │ - vldr d2, [r5, #56] @ 0x38 │ │ │ │ - vldr d1, [r5, #48] @ 0x30 │ │ │ │ - ldr r6, [sp, #68] @ 0x44 │ │ │ │ - vmul.f64 d3, d5, d2 │ │ │ │ - vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d4, d2 │ │ │ │ - vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ - vnmls.f64 d3, d4, d1 │ │ │ │ - vstr d3, [r6] │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ - vstr d5, [r6] │ │ │ │ - vldr d3, [r5, #440] @ 0x1b8 │ │ │ │ - vldr d4, [r5, #432] @ 0x1b0 │ │ │ │ - ldr r6, [sp, #44] @ 0x2c │ │ │ │ - vmul.f64 d5, d6, d3 │ │ │ │ - vnmls.f64 d5, d7, d4 │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ - vstr d5, [r6] │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ - vldr d5, [pc, #-284] @ 71ee0 │ │ │ │ - vstr d7, [r6] │ │ │ │ - vadd.f64 d7, d9, d12 │ │ │ │ - vmul.f64 d6, d13, d5 │ │ │ │ + vnmls.f64 d3, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ + vadd.f64 d8, d12, d7 │ │ │ │ + vsub.f64 d7, d12, d7 │ │ │ │ + vstr d3, [r3] │ │ │ │ + ldr r3, [sp, #236] @ 0xec │ │ │ │ + vstr d4, [r3] │ │ │ │ + vadd.f64 d4, d11, d10 │ │ │ │ + vldr d0, [fp, #176] @ 0xb0 │ │ │ │ + vldr d9, [fp, #184] @ 0xb8 │ │ │ │ + ldr r3, [sp, #100] @ 0x64 │ │ │ │ + vmul.f64 d3, d8, d9 │ │ │ │ + vnmls.f64 d3, d4, d0 │ │ │ │ + vmul.f64 d4, d4, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ + vstr d3, [r3] │ │ │ │ + ldr r3, [sp, #244] @ 0xf4 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vldr d2, [fp, #48] @ 0x30 │ │ │ │ + vldr d3, [fp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ + vmul.f64 d4, d6, d3 │ │ │ │ + vmul.f64 d6, d6, d2 │ │ │ │ + vnmls.f64 d4, d5, d2 │ │ │ │ + vmla.f64 d6, d5, d3 │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + vldr d2, [sp, #352] @ 0x160 │ │ │ │ + vldr d12, [sp, #400] @ 0x190 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vsub.f64 d6, d11, d10 │ │ │ │ + vldr d4, [fp, #432] @ 0x1b0 │ │ │ │ + vldr d3, [fp, #440] @ 0x1b8 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ + vldr d10, [sp, #392] @ 0x188 │ │ │ │ + vmul.f64 d5, d7, d3 │ │ │ │ + vldr d0, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d8, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d9, [sp, #728] @ 0x2d8 │ │ │ │ + vnmls.f64 d5, d6, d4 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ + vldr d3, [pc, #-808] @ 77528 │ │ │ │ + vmla.f64 d6, d7, d4 │ │ │ │ + vadd.f64 d7, d2, d12 │ │ │ │ + vldr d12, [sp, #520] @ 0x208 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #744] @ 0x2e8 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vsub.f64 d0, d8, d7 │ │ │ │ - vadd.f64 d12, d8, d7 │ │ │ │ - vldr d8, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d7, d8, d11 │ │ │ │ - vldr d8, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d10, [sp, #624] @ 0x270 │ │ │ │ - ldr r6, [sp, #164] @ 0xa4 │ │ │ │ + vldr d5, [pc, #-828] @ 77530 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vsub.f64 d1, d12, d7 │ │ │ │ + vadd.f64 d12, d12, d7 │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ + vldr d6, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d7, d6, d10 │ │ │ │ + vmul.f64 d6, d13, d3 │ │ │ │ + vmul.f64 d13, d13, d5 │ │ │ │ + vnmls.f64 d6, d9, d5 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vldr d14, [pc, #-348] @ 71ed0 │ │ │ │ - vnmls.f64 d6, d8, d14 │ │ │ │ - vmul.f64 d13, d13, d14 │ │ │ │ - vsub.f64 d1, d2, d7 │ │ │ │ - vadd.f64 d11, d2, d7 │ │ │ │ - vldr d2, [sp, #576] @ 0x240 │ │ │ │ - vmul.f64 d7, d10, d5 │ │ │ │ - vmla.f64 d13, d8, d5 │ │ │ │ - vldr d8, [r5, #408] @ 0x198 │ │ │ │ - vmla.f64 d7, d2, d14 │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vmul.f64 d7, d2, d5 │ │ │ │ - vsub.f64 d9, d0, d3 │ │ │ │ - vadd.f64 d3, d0, d3 │ │ │ │ - vnmls.f64 d7, d10, d14 │ │ │ │ - vldr d10, [r5, #400] @ 0x190 │ │ │ │ - vsub.f64 d5, d7, d13 │ │ │ │ + vmla.f64 d13, d9, d3 │ │ │ │ + vldr d9, [fp, #400] @ 0x190 │ │ │ │ + vsub.f64 d2, d0, d7 │ │ │ │ + vadd.f64 d11, d0, d7 │ │ │ │ + vldr d0, [sp, #632] @ 0x278 │ │ │ │ + vmul.f64 d7, d8, d3 │ │ │ │ + vmla.f64 d7, d0, d5 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ + vadd.f64 d10, d6, d7 │ │ │ │ + vmul.f64 d7, d0, d3 │ │ │ │ + vldr d0, [fp, #408] @ 0x198 │ │ │ │ + vnmls.f64 d7, d8, d5 │ │ │ │ + vsub.f64 d8, d1, d4 │ │ │ │ + vadd.f64 d4, d1, d4 │ │ │ │ + vsub.f64 d6, d7, d13 │ │ │ │ vadd.f64 d7, d7, d13 │ │ │ │ - vldr d13, [sp, #304] @ 0x130 │ │ │ │ - vsub.f64 d4, d1, d5 │ │ │ │ - vadd.f64 d5, d1, d5 │ │ │ │ - vmul.f64 d2, d4, d8 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vmla.f64 d4, d9, d8 │ │ │ │ - vnmls.f64 d2, d9, d10 │ │ │ │ - vadd.f64 d9, d11, d6 │ │ │ │ - vsub.f64 d6, d11, d6 │ │ │ │ - vldr d11, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d2, [r6] │ │ │ │ - vstr d4, [r1] │ │ │ │ - vadd.f64 d4, d12, d7 │ │ │ │ - vldr d10, [r5, #24] │ │ │ │ + vsub.f64 d5, d2, d6 │ │ │ │ + vadd.f64 d6, d2, d6 │ │ │ │ + vmul.f64 d3, d5, d0 │ │ │ │ + vmul.f64 d5, d5, d9 │ │ │ │ + vnmls.f64 d3, d8, d9 │ │ │ │ + vmla.f64 d5, d8, d0 │ │ │ │ + vadd.f64 d8, d11, d10 │ │ │ │ + vsub.f64 d10, d11, d10 │ │ │ │ + vstr d3, [r3] │ │ │ │ + ldr r3, [sp, #132] @ 0x84 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vadd.f64 d5, d12, d7 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - vldr d8, [r5, #16] │ │ │ │ - ldr r6, [sp, #132] @ 0x84 │ │ │ │ - vmul.f64 d2, d9, d10 │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ - vldr d12, [sp, #448] @ 0x1c0 │ │ │ │ - vnmls.f64 d2, d4, d8 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vmla.f64 d4, d9, d8 │ │ │ │ - vldr d9, [sp, #616] @ 0x268 │ │ │ │ - vstr d2, [r6] │ │ │ │ - vstr d4, [r4] │ │ │ │ - vldr d2, [r5, #152] @ 0x98 │ │ │ │ - vldr d1, [r5, #144] @ 0x90 │ │ │ │ - ldr r6, [sp, #152] @ 0x98 │ │ │ │ - vmul.f64 d4, d5, d2 │ │ │ │ - vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ - vnmls.f64 d4, d3, d1 │ │ │ │ - vstr d4, [r1] │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d3, [r5, #280] @ 0x118 │ │ │ │ - vldr d4, [r5, #272] @ 0x110 │ │ │ │ + vldr d0, [fp, #16] │ │ │ │ + vldr d9, [fp, #24] │ │ │ │ + ldr r3, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d3, d8, d9 │ │ │ │ + vnmls.f64 d3, d5, d0 │ │ │ │ + vmul.f64 d5, d5, d9 │ │ │ │ + vmla.f64 d5, d8, d0 │ │ │ │ + vstr d3, [r3] │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + vstr d5, [r3] │ │ │ │ + vldr d2, [fp, #144] @ 0x90 │ │ │ │ + vldr d3, [fp, #152] @ 0x98 │ │ │ │ + ldr r3, [sp, #140] @ 0x8c │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - vnmls.f64 d5, d7, d4 │ │ │ │ + vmul.f64 d6, d6, d2 │ │ │ │ + vnmls.f64 d5, d4, d2 │ │ │ │ + vmla.f64 d6, d4, d3 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ + vldr d12, [sp, #344] @ 0x158 │ │ │ │ + vldr d13, [sp, #392] @ 0x188 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vldr d5, [fp, #272] @ 0x110 │ │ │ │ + vldr d3, [fp, #280] @ 0x118 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ + vldr d8, [sp, #408] @ 0x198 │ │ │ │ + vmul.f64 d6, d10, d3 │ │ │ │ + vldr d9, [sp, #512] @ 0x200 │ │ │ │ + vldr d4, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d0, [sp, #720] @ 0x2d0 │ │ │ │ + vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ - vldr d4, [sp, #360] @ 0x168 │ │ │ │ - vldr d6, [pc, #-580] @ 71ed8 │ │ │ │ - vstr d5, [r6] │ │ │ │ + vldr d3, [pc, #972] @ 77d48 │ │ │ │ + vmla.f64 d7, d10, d5 │ │ │ │ + vldr d5, [pc, #972] @ 77d50 │ │ │ │ + vstr d6, [r3] │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + vmul.f64 d6, d8, d5 │ │ │ │ vstr d7, [r3] │ │ │ │ - vsub.f64 d7, d13, d4 │ │ │ │ - vldr d4, [sp, #368] @ 0x170 │ │ │ │ - vldr d13, [sp, #336] @ 0x150 │ │ │ │ - vldr d5, [pc, #-596] @ 71ee0 │ │ │ │ - vmul.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d0, d12, d7 │ │ │ │ - vadd.f64 d12, d12, d7 │ │ │ │ - vsub.f64 d7, d4, d13 │ │ │ │ - vldr d4, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d13, [sp, #568] @ 0x238 │ │ │ │ - vldr d10, [r5, #464] @ 0x1d0 │ │ │ │ - vldr d8, [r5, #472] @ 0x1d8 │ │ │ │ - vmul.f64 d7, d7, d6 │ │ │ │ - vmul.f64 d6, d15, d14 │ │ │ │ - vmul.f64 d15, d15, d5 │ │ │ │ - ldr r1, [sp, #200] @ 0xc8 │ │ │ │ - vmla.f64 d15, d4, d14 │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d1, d11, d7 │ │ │ │ - vadd.f64 d11, d11, d7 │ │ │ │ - vmul.f64 d7, d9, d14 │ │ │ │ - vnmls.f64 d6, d4, d5 │ │ │ │ - vmla.f64 d7, d13, d5 │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vmul.f64 d7, d13, d14 │ │ │ │ - vldr d14, [pc, #-676] @ 71ee8 │ │ │ │ - vldr d13, [pc, #-672] @ 71ef0 │ │ │ │ - vnmls.f64 d7, d9, d5 │ │ │ │ - vsub.f64 d9, d0, d3 │ │ │ │ - vadd.f64 d3, d0, d3 │ │ │ │ - vldr d0, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d5, d7, d15 │ │ │ │ - vadd.f64 d7, d7, d15 │ │ │ │ - vldr d15, [sp, #608] @ 0x260 │ │ │ │ - vsub.f64 d4, d1, d5 │ │ │ │ - vadd.f64 d5, d1, d5 │ │ │ │ - vmul.f64 d2, d4, d8 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vmla.f64 d4, d9, d8 │ │ │ │ - vnmls.f64 d2, d9, d10 │ │ │ │ - vadd.f64 d9, d11, d6 │ │ │ │ - vsub.f64 d6, d11, d6 │ │ │ │ - vstr d2, [r1] │ │ │ │ - vstr d4, [r7] │ │ │ │ - vadd.f64 d4, d12, d7 │ │ │ │ - vldr d10, [r5, #88] @ 0x58 │ │ │ │ + vsub.f64 d7, d12, d13 │ │ │ │ + vnmls.f64 d6, d0, d3 │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ + vldr d13, [sp, #400] @ 0x190 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vsub.f64 d1, d9, d7 │ │ │ │ + vadd.f64 d12, d9, d7 │ │ │ │ + vldr d9, [sp, #352] @ 0x160 │ │ │ │ + vsub.f64 d7, d13, d9 │ │ │ │ + vldr d13, [sp, #624] @ 0x270 │ │ │ │ + vldr d9, [sp, #664] @ 0x298 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vsub.f64 d2, d4, d7 │ │ │ │ + vadd.f64 d11, d4, d7 │ │ │ │ + vmul.f64 d7, d9, d5 │ │ │ │ + vmla.f64 d7, d13, d3 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ + vadd.f64 d10, d6, d7 │ │ │ │ + vmul.f64 d7, d13, d5 │ │ │ │ + vmov.f64 d6, d5 │ │ │ │ + vldr d13, [pc, #884] @ 77d58 │ │ │ │ + vmul.f64 d5, d8, d3 │ │ │ │ + vnmls.f64 d7, d9, d3 │ │ │ │ + vldr d9, [fp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d8, d1, d4 │ │ │ │ + vmla.f64 d5, d0, d6 │ │ │ │ + vadd.f64 d4, d1, d4 │ │ │ │ + vldr d0, [fp, #472] @ 0x1d8 │ │ │ │ + vsub.f64 d6, d7, d5 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vsub.f64 d5, d2, d6 │ │ │ │ + vadd.f64 d6, d2, d6 │ │ │ │ + vmul.f64 d3, d5, d0 │ │ │ │ + vmul.f64 d5, d5, d9 │ │ │ │ + vnmls.f64 d3, d8, d9 │ │ │ │ + vmla.f64 d5, d8, d0 │ │ │ │ + vadd.f64 d8, d11, d10 │ │ │ │ + vsub.f64 d10, d11, d10 │ │ │ │ + vstr d3, [r3] │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vadd.f64 d5, d12, d7 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - vldr d8, [r5, #80] @ 0x50 │ │ │ │ - vldr d12, [sp, #272] @ 0x110 │ │ │ │ - vmul.f64 d2, d9, d10 │ │ │ │ - ldr r1, [sp, #208] @ 0xd0 │ │ │ │ - vnmls.f64 d2, d4, d8 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vmla.f64 d4, d9, d8 │ │ │ │ - vldr d9, [sp, #224] @ 0xe0 │ │ │ │ - vldr d10, [sp, #704] @ 0x2c0 │ │ │ │ - vstr d2, [r6] │ │ │ │ - vstr d4, [r8] │ │ │ │ - vldr d2, [r5, #216] @ 0xd8 │ │ │ │ - vldr d1, [r5, #208] @ 0xd0 │ │ │ │ - vmul.f64 d4, d5, d2 │ │ │ │ - vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ - vldr d2, [sp, #288] @ 0x120 │ │ │ │ - vnmls.f64 d4, d3, d1 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vstr d5, [sl] │ │ │ │ - vldr d3, [r5, #344] @ 0x158 │ │ │ │ - vldr d4, [r5, #336] @ 0x150 │ │ │ │ + vldr d0, [fp, #80] @ 0x50 │ │ │ │ + vldr d9, [fp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #172] @ 0xac │ │ │ │ + vmul.f64 d3, d8, d9 │ │ │ │ + vnmls.f64 d3, d5, d0 │ │ │ │ + vmul.f64 d5, d5, d9 │ │ │ │ + vmla.f64 d5, d8, d0 │ │ │ │ + vstr d3, [r3] │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d2, [fp, #208] @ 0xd0 │ │ │ │ + vldr d3, [fp, #216] @ 0xd8 │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - vnmls.f64 d5, d7, d4 │ │ │ │ - vmul.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #344] @ 0x158 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ - vadd.f64 d6, d9, d12 │ │ │ │ - vldr d9, [sp, #696] @ 0x2b8 │ │ │ │ + vmul.f64 d6, d6, d2 │ │ │ │ + vnmls.f64 d5, d4, d2 │ │ │ │ + vmla.f64 d6, d4, d3 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vstr d6, [r0] │ │ │ │ + vldr d5, [fp, #336] @ 0x150 │ │ │ │ + vldr d3, [fp, #344] @ 0x158 │ │ │ │ + ldr r0, [sp, #168] @ 0xa8 │ │ │ │ + vldr d1, [sp, #248] @ 0xf8 │ │ │ │ + vmul.f64 d6, d10, d3 │ │ │ │ vldr d4, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d12, d3, d0 │ │ │ │ - vadd.f64 d4, d4, d2 │ │ │ │ - vadd.f64 d0, d6, d12 │ │ │ │ + vldr d0, [sp, #360] @ 0x168 │ │ │ │ + vldr d2, [sp, #440] @ 0x1b8 │ │ │ │ + vnmls.f64 d6, d7, d5 │ │ │ │ + vmul.f64 d7, d7, d3 │ │ │ │ + vldr d3, [sp, #368] @ 0x170 │ │ │ │ + vldr d9, [sp, #736] @ 0x2e0 │ │ │ │ + vmla.f64 d7, d10, d5 │ │ │ │ + vldr d5, [pc, #684] @ 77d60 │ │ │ │ + vldr d8, [sp, #376] @ 0x178 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vadd.f64 d6, d1, d4 │ │ │ │ + ldr r0, [sp, #156] @ 0x9c │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ + vldr d4, [sp, #656] @ 0x290 │ │ │ │ + vstr d7, [sl] │ │ │ │ + vadd.f64 d12, d3, d1 │ │ │ │ + vmul.f64 d7, d4, d13 │ │ │ │ + vadd.f64 d10, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ - vmul.f64 d6, d9, d14 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vldr d5, [sp, #592] @ 0x250 │ │ │ │ - vstr d7, [lr] │ │ │ │ - vmul.f64 d7, d15, d13 │ │ │ │ - vmla.f64 d7, d5, d14 │ │ │ │ - vnmls.f64 d6, d10, d13 │ │ │ │ + vmul.f64 d6, d2, d5 │ │ │ │ + vmla.f64 d7, d15, d5 │ │ │ │ + vnmls.f64 d6, d9, d13 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ - vmul.f64 d7, d15, d14 │ │ │ │ - vmul.f64 d6, d10, d14 │ │ │ │ - vmla.f64 d6, d9, d13 │ │ │ │ - vldr d10, [sp, #256] @ 0x100 │ │ │ │ - vnmls.f64 d7, d5, d13 │ │ │ │ + vmul.f64 d7, d4, d5 │ │ │ │ + vmul.f64 d6, d9, d5 │ │ │ │ + vldr d4, [sp, #272] @ 0x110 │ │ │ │ + vldr d9, [sp, #280] @ 0x118 │ │ │ │ + vmla.f64 d6, d2, d13 │ │ │ │ + vnmls.f64 d7, d15, d13 │ │ │ │ + vmov.f64 d15, d5 │ │ │ │ + vadd.f64 d5, d4, d9 │ │ │ │ + vadd.f64 d4, d0, d8 │ │ │ │ + vldr d9, [fp, #256] @ 0x100 │ │ │ │ + vldr d0, [fp, #264] @ 0x108 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d5, d6, d10 │ │ │ │ - vldr d10, [r5, #256] @ 0x100 │ │ │ │ - vldr d8, [r5, #264] @ 0x108 │ │ │ │ - vsub.f64 d9, d0, d3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d3, d0, d3 │ │ │ │ - ldr r4, [sp, #196] @ 0xc4 │ │ │ │ vadd.f64 d6, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - ldr r1, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d15, [sp, #528] @ 0x210 │ │ │ │ + vsub.f64 d8, d10, d3 │ │ │ │ + vadd.f64 d3, d10, d3 │ │ │ │ vsub.f64 d4, d6, d1 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ - vmul.f64 d2, d4, d8 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vmla.f64 d4, d9, d8 │ │ │ │ - vnmls.f64 d2, d9, d10 │ │ │ │ - vadd.f64 d9, d7, d5 │ │ │ │ + vmul.f64 d2, d4, d0 │ │ │ │ + vmul.f64 d4, d4, d9 │ │ │ │ + vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ + vadd.f64 d8, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d2, [r8] │ │ │ │ + vstr d4, [r0] │ │ │ │ vadd.f64 d4, d12, d11 │ │ │ │ - vldr d10, [r5, #136] @ 0x88 │ │ │ │ - vldr d8, [r5, #128] @ 0x80 │ │ │ │ - ldr r4, [sp, #188] @ 0xbc │ │ │ │ - vmul.f64 d2, d9, d10 │ │ │ │ - vnmls.f64 d2, d4, d8 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vmla.f64 d4, d9, d8 │ │ │ │ - vldr d10, [sp, #232] @ 0xe8 │ │ │ │ - vldr d8, [sp, #312] @ 0x138 │ │ │ │ - vstr d2, [r9] │ │ │ │ - vstr d4, [r1] │ │ │ │ - vldr d2, [r5, #8] │ │ │ │ - vldr d1, [r5] │ │ │ │ - ldr r1, [sp, #184] @ 0xb8 │ │ │ │ + vldr d0, [fp, #128] @ 0x80 │ │ │ │ + vldr d9, [fp, #136] @ 0x88 │ │ │ │ + ldr r0, [sp, #232] @ 0xe8 │ │ │ │ + vmul.f64 d2, d8, d9 │ │ │ │ + vnmls.f64 d2, d4, d0 │ │ │ │ + vmul.f64 d4, d4, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ + vstr d2, [r6] │ │ │ │ + vstr d4, [r0] │ │ │ │ + vldr d1, [fp] │ │ │ │ + vldr d2, [fp, #8] │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ vmul.f64 d4, d6, d2 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d3, d2 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vstr d4, [r1] │ │ │ │ - vstr d6, [r4] │ │ │ │ + vmla.f64 d6, d3, d2 │ │ │ │ + vstr d4, [r0] │ │ │ │ + ldr r0, [sp, #148] @ 0x94 │ │ │ │ + vstr d6, [r0] │ │ │ │ vsub.f64 d6, d12, d11 │ │ │ │ - vldr d3, [r5, #392] @ 0x188 │ │ │ │ - vldr d4, [r5, #384] @ 0x180 │ │ │ │ - ldr r4, [sp, #204] @ 0xcc │ │ │ │ + vldr d4, [fp, #384] @ 0x180 │ │ │ │ + vldr d3, [fp, #392] @ 0x188 │ │ │ │ + ldr r6, [sp, #88] @ 0x58 │ │ │ │ + vldr d12, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d7, d5, d3 │ │ │ │ - vldr d11, [sp, #264] @ 0x108 │ │ │ │ + ldr r0, [sp, #164] @ 0xa4 │ │ │ │ + vldr d11, [sp, #320] @ 0x140 │ │ │ │ + vldr d2, [sp, #688] @ 0x2b0 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ + vldr d3, [sp, #600] @ 0x258 │ │ │ │ vmla.f64 d6, d5, d4 │ │ │ │ - vldr d5, [sp, #328] @ 0x148 │ │ │ │ - vldr d3, [sp, #664] @ 0x298 │ │ │ │ - vadd.f64 d12, d8, d5 │ │ │ │ - vldr d5, [sp, #544] @ 0x220 │ │ │ │ - vldr d8, [sp, #656] @ 0x290 │ │ │ │ - vstr d7, [ip] │ │ │ │ - vmul.f64 d7, d3, d13 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vadd.f64 d6, d10, d11 │ │ │ │ - vmla.f64 d7, d8, d14 │ │ │ │ - vsub.f64 d0, d6, d12 │ │ │ │ + vldr d5, [sp, #584] @ 0x248 │ │ │ │ + vldr d4, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d7, [r9] │ │ │ │ + vldr d7, [sp, #288] @ 0x120 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vldr d9, [fp, #352] @ 0x160 │ │ │ │ + vadd.f64 d6, d12, d7 │ │ │ │ + vldr d0, [fp, #360] @ 0x168 │ │ │ │ + vldr d7, [sp, #336] @ 0x150 │ │ │ │ + ldr r0, [sp, #84] @ 0x54 │ │ │ │ + vadd.f64 d12, d11, d7 │ │ │ │ + vmul.f64 d7, d4, d13 │ │ │ │ + vmla.f64 d7, d2, d15 │ │ │ │ + vsub.f64 d10, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - vmul.f64 d6, d5, d13 │ │ │ │ - vmla.f64 d6, d15, d14 │ │ │ │ + vmul.f64 d6, d3, d13 │ │ │ │ + vmla.f64 d6, d5, d15 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ - vmul.f64 d7, d15, d13 │ │ │ │ - vmul.f64 d6, d8, d13 │ │ │ │ - vldr d13, [sp, #240] @ 0xf0 │ │ │ │ - vnmls.f64 d7, d5, d14 │ │ │ │ - vnmls.f64 d6, d3, d14 │ │ │ │ - vldr d14, [sp, #280] @ 0x118 │ │ │ │ - vldr d15, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d8, [r5, #360] @ 0x168 │ │ │ │ - vldr d10, [r5, #352] @ 0x160 │ │ │ │ - vsub.f64 d5, d13, d14 │ │ │ │ - ldr r4, [sp, #96] @ 0x60 │ │ │ │ - ldr r6, [sp, #100] @ 0x64 │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ + vmul.f64 d7, d5, d13 │ │ │ │ + vmul.f64 d6, d2, d13 │ │ │ │ + vldr d13, [sp, #264] @ 0x108 │ │ │ │ + vldr d2, [sp, #328] @ 0x148 │ │ │ │ + vnmls.f64 d6, d4, d15 │ │ │ │ + vnmls.f64 d7, d3, d15 │ │ │ │ + vldr d15, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d5, d13, d15 │ │ │ │ + vldr d13, [pc, #288] @ 77d68 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #320] @ 0x140 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - vsub.f64 d4, d15, d6 │ │ │ │ - vsub.f64 d9, d0, d3 │ │ │ │ - vadd.f64 d3, d0, d3 │ │ │ │ - vldr d14, [pc, #816] @ 72728 │ │ │ │ - vldr d13, [pc, #820] @ 72730 │ │ │ │ + vldr d6, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d4, d6, d2 │ │ │ │ + vsub.f64 d8, d10, d3 │ │ │ │ + vadd.f64 d3, d10, d3 │ │ │ │ vadd.f64 d6, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d6, d1 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ - vmul.f64 d2, d4, d8 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vmla.f64 d4, d9, d8 │ │ │ │ - vnmls.f64 d2, d9, d10 │ │ │ │ - vsub.f64 d9, d5, d7 │ │ │ │ + vmul.f64 d2, d4, d0 │ │ │ │ + vmul.f64 d4, d4, d9 │ │ │ │ + vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ + vsub.f64 d8, d5, d7 │ │ │ │ vadd.f64 d5, d7, d5 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d2, [r0] │ │ │ │ vstr d4, [r6] │ │ │ │ vadd.f64 d4, d12, d11 │ │ │ │ - vldr d10, [r5, #488] @ 0x1e8 │ │ │ │ - vldr d8, [r5, #480] @ 0x1e0 │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ - vmul.f64 d2, d9, d10 │ │ │ │ - ldr r6, [sp, #84] @ 0x54 │ │ │ │ - vnmls.f64 d2, d4, d8 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vmla.f64 d4, d9, d8 │ │ │ │ - vldr d9, [sp, #224] @ 0xe0 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vldr d0, [fp, #480] @ 0x1e0 │ │ │ │ + vldr d9, [fp, #488] @ 0x1e8 │ │ │ │ + ldr r6, [sp, #72] @ 0x48 │ │ │ │ + ldr r0, [sp, #224] @ 0xe0 │ │ │ │ + vmul.f64 d2, d8, d9 │ │ │ │ + vnmls.f64 d2, d4, d0 │ │ │ │ + vmul.f64 d4, d4, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ + vstr d2, [r0] │ │ │ │ + ldr r0, [sp, #208] @ 0xd0 │ │ │ │ vstr d4, [r6] │ │ │ │ - vldr d2, [r5, #104] @ 0x68 │ │ │ │ - vldr d1, [r5, #96] @ 0x60 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ + vldr d1, [fp, #96] @ 0x60 │ │ │ │ + vldr d2, [fp, #104] @ 0x68 │ │ │ │ vmul.f64 d4, d6, d2 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d3, d2 │ │ │ │ - vldr d2, [sp, #288] @ 0x120 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vstr d4, [r1] │ │ │ │ + vmla.f64 d6, d3, d2 │ │ │ │ + vstr d4, [r0] │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r6, [sp, #112] @ 0x70 │ │ │ │ + ldr r2, [sp, #200] @ 0xc8 │ │ │ │ vstr d6, [r3] │ │ │ │ vsub.f64 d6, d12, d11 │ │ │ │ - vldr d3, [r5, #232] @ 0xe8 │ │ │ │ - vldr d4, [r5, #224] @ 0xe0 │ │ │ │ - vldr d12, [sp, #272] @ 0x110 │ │ │ │ + vldr d4, [fp, #224] @ 0xe0 │ │ │ │ + vldr d3, [fp, #232] @ 0xe8 │ │ │ │ + vldr d9, [sp, #248] @ 0xf8 │ │ │ │ + vldr d15, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d7, d5, d3 │ │ │ │ + vldr d0, [sp, #360] @ 0x168 │ │ │ │ + vldr d8, [sp, #376] @ 0x178 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ + vsub.f64 d12, d0, d8 │ │ │ │ + vldr d0, [sp, #640] @ 0x280 │ │ │ │ vmla.f64 d6, d5, d4 │ │ │ │ - vldr d4, [sp, #296] @ 0x128 │ │ │ │ - vldr d5, [sp, #584] @ 0x248 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vldr d5, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d8, [sp, #648] @ 0x288 │ │ │ │ + vldr d4, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d7, [r2] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vmul.f64 d7, d8, d13 │ │ │ │ vstr d6, [r2] │ │ │ │ - vsub.f64 d6, d9, d12 │ │ │ │ - vsub.f64 d12, d4, d2 │ │ │ │ - vldr d4, [sp, #600] @ 0x258 │ │ │ │ - vldr d2, [sp, #376] @ 0x178 │ │ │ │ - vldr d9, [sp, #384] @ 0x180 │ │ │ │ - vmul.f64 d7, d4, d13 │ │ │ │ - vldr d8, [r5, #328] @ 0x148 │ │ │ │ - vadd.f64 d0, d6, d12 │ │ │ │ + vsub.f64 d6, d9, d15 │ │ │ │ + vldr d15, [pc, #60] @ 77d70 │ │ │ │ + ldr r2, [sp, #124] @ 0x7c │ │ │ │ + vldr d9, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d10, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ - vmul.f64 d6, d2, d14 │ │ │ │ - vmla.f64 d7, d5, d14 │ │ │ │ - vldr d10, [r5, #320] @ 0x140 │ │ │ │ - ldr r4, [sp, #156] @ 0x9c │ │ │ │ - ldr r6, [sp, #160] @ 0xa0 │ │ │ │ - vnmls.f64 d6, d9, d13 │ │ │ │ - ldr r3, [sp, #140] @ 0x8c │ │ │ │ + b.n 77d78 │ │ │ │ + nop │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 78004 ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ + ldrh r6, [r0, #42] @ 0x2a │ │ │ │ + ldmia r7!, {r1, r4, r5} │ │ │ │ + str r0, [sp, #428] @ 0x1ac │ │ │ │ + subs r7, #237 @ 0xed │ │ │ │ + ldrb r0, [r6, r2] │ │ │ │ + ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ + str r7, [r2, #40] @ 0x28 │ │ │ │ + subs r7, #239 @ 0xef │ │ │ │ + add r6, pc, #44 @ (adr r6, 77d90 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ + ldr r0, [r1, #12] │ │ │ │ + subs r1, #174 @ 0xae │ │ │ │ + stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + add r1, pc, #652 @ (adr r1, 78000 ) │ │ │ │ + cmp r1, #14 │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ + subs r7, #234 @ 0xea │ │ │ │ + vmul.f64 d6, d5, d15 │ │ │ │ + vmla.f64 d7, d0, d15 │ │ │ │ + vnmls.f64 d6, d4, d13 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ - vmul.f64 d6, d4, d14 │ │ │ │ - vmul.f64 d7, d9, d14 │ │ │ │ - vmla.f64 d7, d2, d13 │ │ │ │ - vldr d9, [sp, #248] @ 0xf8 │ │ │ │ - vldr d2, [sp, #352] @ 0x160 │ │ │ │ - vldr d4, [sp, #344] @ 0x158 │ │ │ │ - vnmls.f64 d6, d5, d13 │ │ │ │ - vsub.f64 d4, d2, d4 │ │ │ │ + vmul.f64 d6, d8, d15 │ │ │ │ + vmul.f64 d7, d4, d15 │ │ │ │ + vldr d8, [sp, #272] @ 0x110 │ │ │ │ + vmla.f64 d7, d5, d13 │ │ │ │ + vnmls.f64 d6, d0, d13 │ │ │ │ + vldr d5, [sp, #368] @ 0x170 │ │ │ │ + vldr d0, [sp, #384] @ 0x180 │ │ │ │ + vsub.f64 d4, d0, d5 │ │ │ │ + vldr d0, [fp, #328] @ 0x148 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #256] @ 0x100 │ │ │ │ - vsub.f64 d7, d9, d7 │ │ │ │ - vsub.f64 d9, d0, d3 │ │ │ │ - vadd.f64 d3, d0, d3 │ │ │ │ + vsub.f64 d7, d8, d9 │ │ │ │ + vldr d9, [fp, #320] @ 0x140 │ │ │ │ + vsub.f64 d8, d10, d3 │ │ │ │ + vadd.f64 d3, d10, d3 │ │ │ │ vadd.f64 d5, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d4, d5, d1 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ - vmul.f64 d2, d4, d8 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vmla.f64 d4, d9, d8 │ │ │ │ - vnmls.f64 d2, d9, d10 │ │ │ │ - vadd.f64 d9, d6, d7 │ │ │ │ + vmul.f64 d2, d4, d0 │ │ │ │ + vmul.f64 d4, d4, d9 │ │ │ │ + vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ + vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vstr d4, [r6] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d12, d11 │ │ │ │ - vldr d10, [r5, #200] @ 0xc8 │ │ │ │ - vldr d8, [r5, #192] @ 0xc0 │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d2, d9, d10 │ │ │ │ - ldr r6, [sp, #180] @ 0xb4 │ │ │ │ - vnmls.f64 d2, d4, d8 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vmla.f64 d4, d9, d8 │ │ │ │ - vldr d10, [sp, #232] @ 0xe8 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vstr d4, [r3] │ │ │ │ - vldr d2, [r5, #72] @ 0x48 │ │ │ │ - vldr d1, [r5, #64] @ 0x40 │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ + vldr d0, [fp, #192] @ 0xc0 │ │ │ │ + vldr d9, [fp, #200] @ 0xc8 │ │ │ │ + vmul.f64 d2, d8, d9 │ │ │ │ + vnmls.f64 d2, d4, d0 │ │ │ │ + vmul.f64 d4, d4, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ + vstr d2, [lr] │ │ │ │ + vstr d4, [r6] │ │ │ │ + vldr d1, [fp, #64] @ 0x40 │ │ │ │ + vldr d2, [fp, #72] @ 0x48 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ + ldr r6, [sp, #116] @ 0x74 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ - ldr r3, [sp, #148] @ 0x94 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ + vldr d8, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d0, [sp, #680] @ 0x2a8 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vstr d5, [r6] │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ + vldr d2, [sp, #328] @ 0x148 │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #144] @ 0x90 │ │ │ │ + vstr d5, [r1] │ │ │ │ vsub.f64 d5, d12, d11 │ │ │ │ - vldr d3, [r5, #456] @ 0x1c8 │ │ │ │ - vldr d4, [r5, #448] @ 0x1c0 │ │ │ │ - ldr r6, [sp, #136] @ 0x88 │ │ │ │ + vldr d4, [fp, #448] @ 0x1c0 │ │ │ │ + vldr d3, [fp, #456] @ 0x1c8 │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ + vldr d12, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d6, d7, d3 │ │ │ │ - vldr d11, [sp, #264] @ 0x108 │ │ │ │ vnmls.f64 d6, d5, d4 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ + vldr d3, [sp, #576] @ 0x240 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ - vsub.f64 d7, d10, d11 │ │ │ │ - vstr d6, [r6] │ │ │ │ - vstr d5, [r3] │ │ │ │ - vldr d6, [sp, #320] @ 0x140 │ │ │ │ - vldr d2, [sp, #520] @ 0x208 │ │ │ │ - vldr d1, [sp, #536] @ 0x218 │ │ │ │ - vadd.f64 d11, d15, d6 │ │ │ │ - vldr d6, [sp, #632] @ 0x278 │ │ │ │ - vmul.f64 d4, d2, d13 │ │ │ │ - vldr d9, [sp, #648] @ 0x288 │ │ │ │ - vldr d8, [sp, #312] @ 0x138 │ │ │ │ - vldr d3, [sp, #328] @ 0x148 │ │ │ │ + vldr d4, [sp, #320] @ 0x140 │ │ │ │ + vstr d6, [ip] │ │ │ │ + vldr d6, [sp, #312] @ 0x138 │ │ │ │ + vstr d5, [r6] │ │ │ │ + vldr d5, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d11, d6, d2 │ │ │ │ + vldr d2, [sp, #336] @ 0x150 │ │ │ │ + vldr d6, [sp, #592] @ 0x250 │ │ │ │ + vsub.f64 d7, d12, d5 │ │ │ │ + vmul.f64 d5, d3, d13 │ │ │ │ + vldr d9, [fp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ + vnmls.f64 d5, d6, d15 │ │ │ │ + vmul.f64 d6, d6, d13 │ │ │ │ vsub.f64 d12, d7, d11 │ │ │ │ vadd.f64 d11, d7, d11 │ │ │ │ - vmul.f64 d7, d6, d14 │ │ │ │ - vnmls.f64 d4, d1, d14 │ │ │ │ - vmla.f64 d7, d9, d13 │ │ │ │ - vmul.f64 d6, d6, d13 │ │ │ │ - vsub.f64 d3, d8, d3 │ │ │ │ - vldr d8, [r5, #424] @ 0x1a8 │ │ │ │ - vldr d10, [r5, #416] @ 0x1a0 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ - vnmls.f64 d6, d9, d14 │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ - ldr r6, [sp, #72] @ 0x48 │ │ │ │ - ldr r1, [sp, #76] @ 0x4c │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - vsub.f64 d5, d4, d7 │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ - vmul.f64 d7, d1, d13 │ │ │ │ - vmla.f64 d7, d2, d14 │ │ │ │ - vldr d13, [sp, #240] @ 0xf0 │ │ │ │ - vldr d14, [sp, #280] @ 0x118 │ │ │ │ - vsub.f64 d2, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d7, d13, d14 │ │ │ │ - vsub.f64 d9, d12, d2 │ │ │ │ - vadd.f64 d2, d12, d2 │ │ │ │ - vsub.f64 d0, d7, d3 │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ - vsub.f64 d3, d0, d5 │ │ │ │ - vadd.f64 d5, d5, d0 │ │ │ │ - vmul.f64 d1, d3, d8 │ │ │ │ - vmul.f64 d3, d3, d10 │ │ │ │ - vmla.f64 d3, d9, d8 │ │ │ │ - vnmls.f64 d1, d9, d10 │ │ │ │ - vadd.f64 d9, d6, d7 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vstr d1, [r3] │ │ │ │ - vstr d3, [r7] │ │ │ │ - vadd.f64 d3, d11, d4 │ │ │ │ - vldr d10, [r5, #40] @ 0x28 │ │ │ │ - vsub.f64 d11, d11, d4 │ │ │ │ - vldr d8, [r5, #32] │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ - vmul.f64 d1, d9, d10 │ │ │ │ - ldr r7, [sp, #116] @ 0x74 │ │ │ │ - vnmls.f64 d1, d3, d8 │ │ │ │ - vmul.f64 d3, d3, d10 │ │ │ │ - vmla.f64 d3, d9, d8 │ │ │ │ - vstr d1, [r3] │ │ │ │ - vstr d3, [r7] │ │ │ │ - vldr d1, [r5, #168] @ 0xa8 │ │ │ │ - vldr d0, [r5, #160] @ 0xa0 │ │ │ │ - add.w r5, r5, #496 @ 0x1f0 │ │ │ │ - vmul.f64 d3, d5, d1 │ │ │ │ - vmul.f64 d5, d5, d0 │ │ │ │ - vmla.f64 d5, d2, d1 │ │ │ │ - vnmls.f64 d3, d2, d0 │ │ │ │ - vstr d3, [r6] │ │ │ │ - vstr d5, [r1] │ │ │ │ - vldr d4, [r5, #-200] @ 0xffffff38 │ │ │ │ - vldr d5, [r5, #-208] @ 0xffffff30 │ │ │ │ - ldr r6, [sp, #32] │ │ │ │ - vmul.f64 d6, d7, d4 │ │ │ │ - vnmls.f64 d6, d11, d5 │ │ │ │ + vmul.f64 d7, d8, d15 │ │ │ │ + vmla.f64 d6, d3, d15 │ │ │ │ + vmla.f64 d7, d0, d13 │ │ │ │ + vsub.f64 d10, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vmul.f64 d7, d8, d13 │ │ │ │ + vldr d13, [sp, #264] @ 0x108 │ │ │ │ + vnmls.f64 d7, d0, d15 │ │ │ │ + vldr d15, [sp, #304] @ 0x130 │ │ │ │ + vldr d0, [fp, #424] @ 0x1a8 │ │ │ │ + vsub.f64 d3, d7, d6 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vadd.f64 d6, d13, d15 │ │ │ │ + vsub.f64 d8, d12, d3 │ │ │ │ + vadd.f64 d3, d12, d3 │ │ │ │ + vsub.f64 d1, d6, d4 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vsub.f64 d4, d1, d10 │ │ │ │ + vadd.f64 d10, d10, d1 │ │ │ │ + vmul.f64 d2, d4, d0 │ │ │ │ + vmul.f64 d4, d4, d9 │ │ │ │ + vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ + vadd.f64 d8, d7, d6 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vstr d2, [r1] │ │ │ │ + vstr d4, [r0] │ │ │ │ + vadd.f64 d4, d11, d5 │ │ │ │ + vsub.f64 d11, d11, d5 │ │ │ │ + vldr d0, [fp, #32] │ │ │ │ + vldr d9, [fp, #40] @ 0x28 │ │ │ │ + ldr r1, [sp, #240] @ 0xf0 │ │ │ │ + vmul.f64 d2, d8, d9 │ │ │ │ + vnmls.f64 d2, d4, d0 │ │ │ │ + vmul.f64 d4, d4, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ + vstr d2, [r1] │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d1, [fp, #160] @ 0xa0 │ │ │ │ + vldr d2, [fp, #168] @ 0xa8 │ │ │ │ + add.w fp, fp, #496 @ 0x1f0 │ │ │ │ + ldr r0, [sp, #36] @ 0x24 │ │ │ │ + ldrd r2, r3, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d4, d10, d2 │ │ │ │ + vmul.f64 d10, d10, d1 │ │ │ │ + vnmls.f64 d4, d3, d1 │ │ │ │ + vmla.f64 d10, d3, d2 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vstr d10, [r3] │ │ │ │ + vldr d5, [fp, #-208] @ 0xffffff30 │ │ │ │ + vldr d4, [fp, #-200] @ 0xffffff38 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ + vmul.f64 d7, d6, d4 │ │ │ │ + vnmls.f64 d7, d11, d5 │ │ │ │ vmul.f64 d11, d11, d4 │ │ │ │ - vmla.f64 d11, d7, d5 │ │ │ │ - vstr d6, [r6] │ │ │ │ - vstr d11, [r2] │ │ │ │ - ldr r3, [sp, #832] @ 0x340 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #832] @ 0x340 │ │ │ │ - ldr r3, [sp, #716] @ 0x2cc │ │ │ │ - add fp, r3 │ │ │ │ - ldr r3, [sp, #720] @ 0x2d0 │ │ │ │ - add r0, r3 │ │ │ │ - ldr r3, [sp, #724] @ 0x2d4 │ │ │ │ - eors r2, r3 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - ldrd r2, r3, [sp, #832] @ 0x340 │ │ │ │ + vmla.f64 d11, d6, d5 │ │ │ │ + vstr d7, [r3] │ │ │ │ + ldr r3, [sp, #864] @ 0x360 │ │ │ │ + vstr d11, [r0] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #864] @ 0x360 │ │ │ │ + ldr r3, [sp, #748] @ 0x2ec │ │ │ │ + ldr r2, [sp, #864] @ 0x360 │ │ │ │ + add r4, r3 │ │ │ │ + ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ + add r5, r3 │ │ │ │ + ldr r3, [sp, #756] @ 0x2f4 │ │ │ │ + eor.w r7, r7, r3 │ │ │ │ + ldr r3, [sp, #868] @ 0x364 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 7154a │ │ │ │ - add.w sp, sp, #732 @ 0x2dc │ │ │ │ + bne.w 76dae │ │ │ │ + add.w sp, sp, #764 @ 0x2fc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - add r1, pc, #652 @ (adr r1, 729b8 ) │ │ │ │ - cmp r1, #14 │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ - subs r7, #234 @ 0xea │ │ │ │ - ldr r0, [r1, #12] │ │ │ │ - subs r1, #174 @ 0xae │ │ │ │ - stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00072738 : │ │ │ │ - ldr r2, [pc, #8] @ (72744 ) │ │ │ │ - ldr r1, [pc, #12] @ (72748 ) │ │ │ │ +00077fd8 : │ │ │ │ + ldr r2, [pc, #8] @ (77fe4 ) │ │ │ │ + ldr r1, [pc, #12] @ (77fe8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - push {r3, r5, r6, lr} │ │ │ │ + ldmia r4!, {r3, r6, r7} │ │ │ │ movs r2, r0 │ │ │ │ - ldc 15, cr15, [pc, #1020]! @ 72b48 │ │ │ │ + stcl 15, cr15, [pc, #-1020]! @ 77bf0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r1 │ │ │ │ - mov r7, r0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ subw sp, sp, #1676 @ 0x68c │ │ │ │ - mov.w r0, #1008 @ 0x3f0 │ │ │ │ - mov r9, r3 │ │ │ │ - ldr r3, [pc, #968] @ (72b30 ) │ │ │ │ - ldr.w r1, [sp, #1776] @ 0x6f0 │ │ │ │ - add r3, pc │ │ │ │ - subs r1, #1 │ │ │ │ - mla r6, r0, r1, r2 │ │ │ │ - ldr.w r2, [sp, #1776] @ 0x6f0 │ │ │ │ - ldr.w r1, [sp, #1780] @ 0x6f4 │ │ │ │ - cmp r2, r1 │ │ │ │ - bge.w 7568a │ │ │ │ - ldr.w r2, [sp, #1784] @ 0x6f8 │ │ │ │ - mov r1, r7 │ │ │ │ - vldr d15, [pc, #916] @ 72b20 │ │ │ │ - mov r5, r9 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str.w r2, [sp, #1660] @ 0x67c │ │ │ │ - negs r2, r2 │ │ │ │ - str.w r2, [sp, #1664] @ 0x680 │ │ │ │ - ldr r2, [pc, #920] @ (72b34 ) │ │ │ │ - ldr r3, [r3, r2] │ │ │ │ + ldr.w r3, [sp, #1776] @ 0x6f0 │ │ │ │ + ldr r1, [pc, #952] @ (783d0 ) │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + rsb r3, r3, r3, lsl #6 │ │ │ │ + add r1, pc │ │ │ │ + add.w r7, r2, r3, lsl #4 │ │ │ │ + ldr.w r3, [sp, #1776] @ 0x6f0 │ │ │ │ + ldr.w r2, [sp, #1780] @ 0x6f4 │ │ │ │ + cmp r3, r2 │ │ │ │ + bge.w 7af6a │ │ │ │ + ldr.w r3, [sp, #1784] @ 0x6f8 │ │ │ │ + mov r5, r0 │ │ │ │ + mov fp, r4 │ │ │ │ + vldr d15, [pc, #900] @ 783c0 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str.w r3, [sp, #1660] @ 0x67c │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str.w r3, [sp, #1664] @ 0x680 │ │ │ │ + ldr r3, [pc, #900] @ (783d4 ) │ │ │ │ + ldr r3, [r1, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str.w r3, [sp, #1668] @ 0x684 │ │ │ │ - movs r3, #248 @ 0xf8 │ │ │ │ - vldr d6, [r1] │ │ │ │ - mov.w fp, #24 │ │ │ │ - mov.w sl, #224 @ 0xe0 │ │ │ │ - mov.w r9, #408 @ 0x198 │ │ │ │ - mov.w lr, #152 @ 0x98 │ │ │ │ - mul.w r3, r3, r5 │ │ │ │ - mov.w ip, #96 @ 0x60 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - mul.w sl, sl, r5 │ │ │ │ - add.w r0, r8, r3 │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ - str r0, [sp, #20] │ │ │ │ - mul.w fp, fp, r5 │ │ │ │ - mul.w r9, r9, r5 │ │ │ │ - vldr d12, [r0] │ │ │ │ - lsls r0, r5, #7 │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - adds r4, r1, r0 │ │ │ │ + mov.w r6, fp, lsl #5 │ │ │ │ + vldr d6, [r5] │ │ │ │ + mov.w lr, #216 @ 0xd8 │ │ │ │ + mov.w ip, fp, lsl #7 │ │ │ │ + mov.w sl, #408 @ 0x198 │ │ │ │ + mov.w r9, #152 @ 0x98 │ │ │ │ + sub.w r1, r6, fp │ │ │ │ + mul.w lr, lr, fp │ │ │ │ + mov.w r3, r1, lsl #3 │ │ │ │ + add.w r0, r5, ip │ │ │ │ + str r6, [sp, #0] │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + add.w r2, r8, r3 │ │ │ │ + mul.w sl, sl, fp │ │ │ │ + mul.w r9, r9, fp │ │ │ │ + vldr d12, [r2] │ │ │ │ + strd r2, r0, [sp, #72] @ 0x48 │ │ │ │ + mov.w r2, fp, lsl #4 │ │ │ │ + str r3, [sp, #452] @ 0x1c4 │ │ │ │ + sub.w r3, r2, fp │ │ │ │ + mov.w r4, r3, lsl #3 │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ mov.w r3, #376 @ 0x178 │ │ │ │ - str r4, [sp, #24] │ │ │ │ vadd.f64 d10, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ - vldr d6, [r4] │ │ │ │ - add.w r2, r8, r7 │ │ │ │ - mul.w r4, r3, r5 │ │ │ │ - mov.w r3, #384 @ 0x180 │ │ │ │ - str r7, [sp, #32] │ │ │ │ - mul.w lr, lr, r5 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r7, r8, r4 │ │ │ │ - mul.w r3, r3, r5 │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ - mul.w ip, ip, r5 │ │ │ │ - adds r4, r1, r3 │ │ │ │ - mov.w r3, #504 @ 0x1f8 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r8, r4 │ │ │ │ + str r4, [sp, #456] @ 0x1c8 │ │ │ │ + mul.w r4, r3, fp │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ + add.w r3, r8, r4 │ │ │ │ + strd r4, r3, [sp, #84] @ 0x54 │ │ │ │ + add.w r4, fp, fp, lsl #1 │ │ │ │ + mov.w r0, r4, lsl #7 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ - str r7, [sp, #44] @ 0x2c │ │ │ │ - vldr d6, [r7] │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - vldr d13, [r4] │ │ │ │ - add.w r3, r8, r7 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ - lsls r4, r5, #8 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, r5, r0 │ │ │ │ + str r0, [sp, #460] @ 0x1cc │ │ │ │ + mov.w r0, fp, lsl #6 │ │ │ │ + vldr d13, [r3] │ │ │ │ + mov r6, r0 │ │ │ │ + vstr d3, [sp, #32] │ │ │ │ + str r3, [sp, #92] @ 0x5c │ │ │ │ + sub.w r3, r0, fp │ │ │ │ + mov.w r0, r3, lsl #3 │ │ │ │ + add.w r3, r8, r0 │ │ │ │ vsub.f64 d0, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ + str r0, [sp, #464] @ 0x1d0 │ │ │ │ + mov.w r0, fp, lsl #8 │ │ │ │ vldr d6, [r3] │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ - adds r7, r1, r4 │ │ │ │ - mul.w r2, r3, r5 │ │ │ │ - movs r3, #192 @ 0xc0 │ │ │ │ - str r7, [sp, #80] @ 0x50 │ │ │ │ - vldr d14, [r7] │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - str r4, [sp, #72] @ 0x48 │ │ │ │ - vstr d3, [sp, #168] @ 0xa8 │ │ │ │ - add.w r4, r8, r2 │ │ │ │ - adds r3, r1, r7 │ │ │ │ - str r3, [sp, #104] @ 0x68 │ │ │ │ - str r4, [sp, #92] @ 0x5c │ │ │ │ + vstr d0, [sp, #40] @ 0x28 │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ + add.w r3, r5, r0 │ │ │ │ + vldr d14, [r3] │ │ │ │ + strd r0, r3, [sp, #100] @ 0x64 │ │ │ │ + mov.w r3, fp, lsl #3 │ │ │ │ + sub.w r0, r3, fp │ │ │ │ + str r3, [sp, #8] │ │ │ │ + mov.w r3, r0, lsl #3 │ │ │ │ vsub.f64 d7, d6, d14 │ │ │ │ - vldr d1, [r4] │ │ │ │ vadd.f64 d14, d6, d14 │ │ │ │ + str r3, [sp, #472] @ 0x1d8 │ │ │ │ + add r3, r8 │ │ │ │ + vstr d7, [sp, #48] @ 0x30 │ │ │ │ + vldr d1, [r3] │ │ │ │ + str r3, [sp, #108] @ 0x6c │ │ │ │ + mov.w r3, r4, lsl #6 │ │ │ │ + str r3, [sp, #476] @ 0x1dc │ │ │ │ + add r3, r5 │ │ │ │ + str r3, [sp, #112] @ 0x70 │ │ │ │ vldr d3, [r3] │ │ │ │ mov.w r3, #312 @ 0x138 │ │ │ │ - str r2, [sp, #88] @ 0x58 │ │ │ │ - str r7, [sp, #96] @ 0x60 │ │ │ │ - mul.w r4, r3, r5 │ │ │ │ - mov.w r3, #448 @ 0x1c0 │ │ │ │ - str r4, [sp, #112] @ 0x70 │ │ │ │ - add.w r7, r8, r4 │ │ │ │ - vstr d0, [sp, #176] @ 0xb0 │ │ │ │ - mul.w r2, r3, r5 │ │ │ │ - str r7, [sp, #116] @ 0x74 │ │ │ │ - vstr d7, [sp, #184] @ 0xb8 │ │ │ │ - lsls r4, r5, #6 │ │ │ │ - adds r3, r1, r2 │ │ │ │ - vldr d6, [r7] │ │ │ │ + str r6, [sp, #468] @ 0x1d4 │ │ │ │ + mul.w r3, r3, fp │ │ │ │ + str r3, [sp, #116] @ 0x74 │ │ │ │ + add r3, r8 │ │ │ │ vsub.f64 d7, d1, d3 │ │ │ │ - adds r7, r1, r4 │ │ │ │ - str r3, [sp, #124] @ 0x7c │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ + vldr d6, [r3] │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ + mov.w r3, r0, lsl #6 │ │ │ │ + str r3, [sp, #480] @ 0x1e0 │ │ │ │ + add r3, r5 │ │ │ │ vldr d4, [r3] │ │ │ │ - movs r3, #184 @ 0xb8 │ │ │ │ - str r7, [sp, #132] @ 0x84 │ │ │ │ - str r4, [sp, #128] @ 0x80 │ │ │ │ + str r3, [sp, #124] @ 0x7c │ │ │ │ + add.w r3, r5, r6 │ │ │ │ + str r3, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d5, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ - lsls r2, r5, #4 │ │ │ │ vadd.f64 d8, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - str r7, [sp, #136] @ 0x88 │ │ │ │ - add.w r3, r8, r7 │ │ │ │ - str r3, [sp, #140] @ 0x8c │ │ │ │ + vldr d5, [r3] │ │ │ │ + mov.w r3, #184 @ 0xb8 │ │ │ │ + mul.w r3, r3, fp │ │ │ │ + str r3, [sp, #132] @ 0x84 │ │ │ │ + add r3, r8 │ │ │ │ vldr d4, [r3] │ │ │ │ + str r3, [sp, #136] @ 0x88 │ │ │ │ mov.w r3, #440 @ 0x1b8 │ │ │ │ - mul.w r4, r3, r5 │ │ │ │ - mov.w r3, #320 @ 0x140 │ │ │ │ - str r4, [sp, #144] @ 0x90 │ │ │ │ + mul.w r3, r3, fp │ │ │ │ + str r3, [sp, #140] @ 0x8c │ │ │ │ + add r3, r8 │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ - add.w r7, r8, r4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - mul.w r3, r3, r5 │ │ │ │ - str r7, [sp, #148] @ 0x94 │ │ │ │ - str r3, [sp, #152] @ 0x98 │ │ │ │ - adds r4, r1, r3 │ │ │ │ - vldr d3, [r7] │ │ │ │ - add.w r3, sp, #1328 @ 0x530 │ │ │ │ - str r4, [sp, #156] @ 0x9c │ │ │ │ - vldr d9, [r4] │ │ │ │ + vldr d3, [r3] │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ + add.w r3, fp, fp, lsl #2 │ │ │ │ + mov.w r6, r3, lsl #6 │ │ │ │ + str r6, [sp, #484] @ 0x1e4 │ │ │ │ + add r6, r5 │ │ │ │ + vldr d9, [r6] │ │ │ │ + str r6, [sp, #148] @ 0x94 │ │ │ │ + add.w r6, sp, #1328 @ 0x530 │ │ │ │ vadd.f64 d0, d3, d9 │ │ │ │ vadd.f64 d4, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vstr d4, [sp] │ │ │ │ + vstr d4, [sp, #16] │ │ │ │ vsub.f64 d4, d3, d9 │ │ │ │ vadd.f64 d9, d10, d11 │ │ │ │ - vldr d3, [sp] │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ vsub.f64 d10, d10, d11 │ │ │ │ - vstr d4, [sp, #160] @ 0xa0 │ │ │ │ + vstr d4, [sp, #24] │ │ │ │ vadd.f64 d4, d9, d0 │ │ │ │ vsub.f64 d9, d9, d0 │ │ │ │ vadd.f64 d0, d8, d3 │ │ │ │ - vstr d4, [sp, #592] @ 0x250 │ │ │ │ - vldr d4, [pc, #456] @ 72b28 │ │ │ │ - vstr d9, [sp, #600] @ 0x258 │ │ │ │ + vstr d4, [sp, #600] @ 0x258 │ │ │ │ + vldr d4, [pc, #420] @ 783c8 │ │ │ │ + vstr d9, [sp, #608] @ 0x260 │ │ │ │ vadd.f64 d9, d12, d13 │ │ │ │ vsub.f64 d12, d12, d13 │ │ │ │ vmul.f64 d0, d0, d4 │ │ │ │ vsub.f64 d3, d9, d0 │ │ │ │ vadd.f64 d0, d9, d0 │ │ │ │ - vstr d3, [r3] │ │ │ │ - add.w r3, sp, #1336 @ 0x538 │ │ │ │ - vldr d3, [sp, #168] @ 0xa8 │ │ │ │ - vstr d0, [r3] │ │ │ │ + vstr d3, [r6] │ │ │ │ + add.w r6, sp, #1336 @ 0x538 │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ + vstr d0, [r6] │ │ │ │ vsub.f64 d0, d2, d7 │ │ │ │ - vsub.f64 d9, d14, d3 │ │ │ │ - add.w r3, sp, #1344 @ 0x540 │ │ │ │ + add.w r6, sp, #1344 @ 0x540 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ + vsub.f64 d9, d14, d3 │ │ │ │ vadd.f64 d14, d3, d14 │ │ │ │ vmul.f64 d0, d0, d4 │ │ │ │ vadd.f64 d4, d9, d0 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d4, [r6] │ │ │ │ vsub.f64 d4, d9, d0 │ │ │ │ - add.w r3, sp, #1352 @ 0x548 │ │ │ │ - vldr d9, [pc, #372] @ 72b28 │ │ │ │ - vstr d4, [r3] │ │ │ │ + add.w r6, sp, #1352 @ 0x548 │ │ │ │ + vldr d9, [pc, #336] @ 783c8 │ │ │ │ + vstr d4, [r6] │ │ │ │ + add.w r6, sp, #1360 @ 0x550 │ │ │ │ + vldr d4, [sp, #24] │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vldr d4, [sp, #160] @ 0xa0 │ │ │ │ - add.w r3, sp, #1360 @ 0x550 │ │ │ │ vsub.f64 d0, d6, d4 │ │ │ │ vsub.f64 d2, d12, d7 │ │ │ │ vadd.f64 d7, d12, d7 │ │ │ │ vadd.f64 d11, d10, d0 │ │ │ │ vsub.f64 d10, d10, d0 │ │ │ │ - vldr d0, [sp, #176] @ 0xb0 │ │ │ │ - vstr d10, [sp, #616] @ 0x268 │ │ │ │ - vldr d10, [sp, #184] @ 0xb8 │ │ │ │ - vstr d11, [sp, #608] @ 0x260 │ │ │ │ + vstr d11, [sp, #616] @ 0x268 │ │ │ │ + vstr d10, [sp, #624] @ 0x270 │ │ │ │ + vldr d10, [sp, #48] @ 0x30 │ │ │ │ + vstr d2, [r6] │ │ │ │ + add.w r6, sp, #1368 @ 0x558 │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ + vstr d7, [r6] │ │ │ │ + add.w r6, sp, #1376 @ 0x560 │ │ │ │ + vldr d7, [sp, #16] │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ + add r2, r5 │ │ │ │ + str r2, [sp, #16] │ │ │ │ vsub.f64 d1, d10, d0 │ │ │ │ - vadd.f64 d11, d5, d1 │ │ │ │ - vsub.f64 d1, d1, d5 │ │ │ │ - vstr d11, [sp, #624] @ 0x270 │ │ │ │ - vstr d1, [sp, #632] @ 0x278 │ │ │ │ - vstr d2, [r3] │ │ │ │ - add.w r3, sp, #1368 @ 0x558 │ │ │ │ - vldr d5, [sp, #160] @ 0xa0 │ │ │ │ - str r2, [sp, #160] @ 0xa0 │ │ │ │ - adds r2, r1, r2 │ │ │ │ - vstr d7, [r3] │ │ │ │ - add.w r3, sp, #1376 @ 0x560 │ │ │ │ - vldr d7, [sp] │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - str r2, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d4, d7, d8 │ │ │ │ vadd.f64 d7, d0, d10 │ │ │ │ + vadd.f64 d11, d5, d1 │ │ │ │ + vsub.f64 d1, d1, d5 │ │ │ │ + vldr d5, [sp, #24] │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vsub.f64 d6, d7, d6 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vstr d11, [sp, #632] @ 0x278 │ │ │ │ + vstr d1, [sp, #640] @ 0x280 │ │ │ │ vsub.f64 d13, d14, d4 │ │ │ │ vadd.f64 d14, d14, d4 │ │ │ │ - vstr d6, [sp, #648] @ 0x288 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + vsub.f64 d6, d7, d6 │ │ │ │ + vstr d13, [r6] │ │ │ │ + add.w r6, sp, #1384 @ 0x568 │ │ │ │ + vstr d14, [r6] │ │ │ │ + vstr d5, [sp, #648] @ 0x288 │ │ │ │ + vstr d6, [sp, #656] @ 0x290 │ │ │ │ vldr d6, [r2] │ │ │ │ - vstr d5, [sp, #640] @ 0x280 │ │ │ │ - vstr d13, [r3] │ │ │ │ - add.w r3, sp, #1384 @ 0x568 │ │ │ │ - vstr d14, [r3] │ │ │ │ - movs r3, #232 @ 0xe8 │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ - str r7, [sp, #176] @ 0xb0 │ │ │ │ - add.w r4, r8, r7 │ │ │ │ - str r4, [sp, #184] @ 0xb8 │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - str r7, [sp, #196] @ 0xc4 │ │ │ │ - add.w r3, r8, r7 │ │ │ │ - str r3, [sp, #200] @ 0xc8 │ │ │ │ - vldr d7, [r4] │ │ │ │ - adds r4, r2, r0 │ │ │ │ - str r4, [sp, #192] @ 0xc0 │ │ │ │ - vldr d3, [r3] │ │ │ │ - mov.w r3, #488 @ 0x1e8 │ │ │ │ - vldr d2, [r4] │ │ │ │ + mov.w r2, #232 @ 0xe8 │ │ │ │ + mul.w r6, r2, fp │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + str r6, [sp, #152] @ 0x98 │ │ │ │ + add r6, r8 │ │ │ │ + add r2, ip │ │ │ │ + vldr d7, [r6] │ │ │ │ + vldr d2, [r2] │ │ │ │ + str r2, [sp, #24] │ │ │ │ + mov.w r2, #104 @ 0x68 │ │ │ │ + str r6, [sp, #156] @ 0x9c │ │ │ │ + mul.w r6, r2, fp │ │ │ │ + mov.w r2, #488 @ 0x1e8 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - mov.w r3, #360 @ 0x168 │ │ │ │ + str r6, [sp, #160] @ 0xa0 │ │ │ │ + add r6, r8 │ │ │ │ + vldr d3, [r6] │ │ │ │ + str r6, [sp, #164] @ 0xa4 │ │ │ │ + mul.w r6, r2, fp │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + str r6, [sp, #168] @ 0xa8 │ │ │ │ + add r6, r8 │ │ │ │ vadd.f64 d13, d2, d3 │ │ │ │ - str r7, [sp, #204] @ 0xcc │ │ │ │ - add.w r2, r8, r7 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - mla r3, r3, r5, r8 │ │ │ │ - adds r7, r4, r0 │ │ │ │ + str r6, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ - str r3, [sp, #216] @ 0xd8 │ │ │ │ + add r2, ip │ │ │ │ + str r2, [sp, #32] │ │ │ │ + vstr d3, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d1, d4, d13 │ │ │ │ - str r2, [sp, #208] @ 0xd0 │ │ │ │ - vstr d3, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d13, d4, d13 │ │ │ │ - vldr d6, [r3] │ │ │ │ - adds r3, r7, r0 │ │ │ │ - vldr d3, [r7] │ │ │ │ - str r3, [sp, #220] @ 0xdc │ │ │ │ + vldr d3, [r2] │ │ │ │ + mov.w r2, #360 @ 0x168 │ │ │ │ + vstr d2, [sp, #256] @ 0x100 │ │ │ │ + vldr d2, [r6] │ │ │ │ + mla r6, r2, fp, r8 │ │ │ │ + str r6, [sp, #180] @ 0xb4 │ │ │ │ vmov.f64 d11, d1 │ │ │ │ - vldr d12, [r3] │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - vstr d2, [sp, #304] @ 0x130 │ │ │ │ - vldr d2, [r2] │ │ │ │ - vsub.f64 d14, d6, d12 │ │ │ │ - mul.w r2, r3, r5 │ │ │ │ - movs r3, #168 @ 0xa8 │ │ │ │ - str r7, [sp, #212] @ 0xd4 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + vldr d6, [r6] │ │ │ │ vsub.f64 d4, d2, d3 │ │ │ │ vadd.f64 d1, d2, d3 │ │ │ │ - adds r4, r1, r2 │ │ │ │ - vadd.f64 d12, d6, d12 │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - mov.w r3, #424 @ 0x1a8 │ │ │ │ - vsub.f64 d7, d4, d14 │ │ │ │ - vstr d1, [sp, #312] @ 0x138 │ │ │ │ - mul.w r3, r3, r5 │ │ │ │ - vadd.f64 d14, d4, d14 │ │ │ │ - vstr d7, [sp, #280] @ 0x118 │ │ │ │ - str r2, [sp, #224] @ 0xe0 │ │ │ │ - vldr d7, [r4] │ │ │ │ - str r4, [sp, #228] @ 0xe4 │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - str r3, [sp, #240] @ 0xf0 │ │ │ │ - mov.w r3, #336 @ 0x150 │ │ │ │ - b.n 72b38 │ │ │ │ + vstr d11, [sp, #40] @ 0x28 │ │ │ │ + add.w r6, r2, ip │ │ │ │ + mov.w r2, #168 @ 0xa8 │ │ │ │ + vldr d12, [r6] │ │ │ │ + str r6, [sp, #184] @ 0xb8 │ │ │ │ + mov.w r6, r3, lsl #4 │ │ │ │ + vstr d1, [sp, #264] @ 0x108 │ │ │ │ + str.w r6, [sp, #1232] @ 0x4d0 │ │ │ │ + add r6, r5 │ │ │ │ + b.n 783d8 │ │ │ │ + nop │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 72ddc ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 7867c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 72da8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 78648 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - stmia r4!, {r3, r4, r6} │ │ │ │ + blt.n 78320 │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [sp, #244] @ 0xf4 │ │ │ │ - vldr d2, [r4] │ │ │ │ - mul.w r2, r3, r5 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - str r7, [sp, #232] @ 0xe8 │ │ │ │ - add r7, r8 │ │ │ │ - str r7, [sp, #236] @ 0xec │ │ │ │ - mul.w r4, r3, r5 │ │ │ │ - str r2, [sp, #248] @ 0xf8 │ │ │ │ - vldr d5, [r7] │ │ │ │ - adds r7, r1, r2 │ │ │ │ - add.w r3, r8, r4 │ │ │ │ - str r3, [sp, #260] @ 0x104 │ │ │ │ - str r7, [sp, #252] @ 0xfc │ │ │ │ + vsub.f64 d14, d6, d12 │ │ │ │ + str r6, [sp, #188] @ 0xbc │ │ │ │ + vadd.f64 d12, d6, d12 │ │ │ │ + vsub.f64 d7, d4, d14 │ │ │ │ + vadd.f64 d14, d4, d14 │ │ │ │ + vstr d7, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [r6] │ │ │ │ + mul.w r6, r2, fp │ │ │ │ + vstr d14, [sp, #240] @ 0xf0 │ │ │ │ + add.w r2, r8, r6 │ │ │ │ + vldr d5, [r2] │ │ │ │ + strd r6, r2, [sp, #192] @ 0xc0 │ │ │ │ + mov.w r2, #424 @ 0x1a8 │ │ │ │ + mul.w r6, r2, fp │ │ │ │ + add.w r2, r8, r6 │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d3, [r3] │ │ │ │ - movs r3, #208 @ 0xd0 │ │ │ │ - vldr d5, [r7] │ │ │ │ - str r4, [sp, #256] @ 0x100 │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - mov.w r3, #296 @ 0x128 │ │ │ │ + vldr d2, [r2] │ │ │ │ + strd r6, r2, [sp, #200] @ 0xc8 │ │ │ │ + mov.w r2, #336 @ 0x150 │ │ │ │ + mul.w r6, r2, fp │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ + mov.w r3, r3, lsl #5 │ │ │ │ + str r6, [sp, #208] @ 0xd0 │ │ │ │ + add r6, r5 │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #212] @ 0xd4 │ │ │ │ + add.w r6, r8, r2 │ │ │ │ + str.w r2, [sp, #1240] @ 0x4d8 │ │ │ │ + mov.w r2, #208 @ 0xd0 │ │ │ │ + vldr d3, [r6] │ │ │ │ + mul.w r2, r2, fp │ │ │ │ vsub.f64 d4, d2, d5 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ - adds r4, r1, r7 │ │ │ │ - str r7, [sp, #264] @ 0x108 │ │ │ │ - mla r3, r3, r5, r8 │ │ │ │ - vstr d11, [sp] │ │ │ │ - str r3, [sp, #272] @ 0x110 │ │ │ │ - vldr d5, [r4] │ │ │ │ + strd r6, r2, [sp, #216] @ 0xd8 │ │ │ │ + add.w r6, r5, r2 │ │ │ │ + mov.w r2, #296 @ 0x128 │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #224] @ 0xe0 │ │ │ │ + mla r6, r2, fp, r8 │ │ │ │ + mov.w r2, #464 @ 0x1d0 │ │ │ │ + mul.w r2, r2, fp │ │ │ │ vadd.f64 d10, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vstr d14, [sp, #288] @ 0x120 │ │ │ │ - str r4, [sp, #268] @ 0x10c │ │ │ │ vadd.f64 d8, d3, d5 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - mov.w r3, #464 @ 0x1d0 │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ + vldr d5, [r6] │ │ │ │ + strd r6, r2, [sp, #228] @ 0xe4 │ │ │ │ + add.w r6, r5, r2 │ │ │ │ + add.w r2, sp, #1392 @ 0x570 │ │ │ │ + vldr d1, [r6] │ │ │ │ + str r6, [sp, #236] @ 0xec │ │ │ │ vadd.f64 d0, d6, d8 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ - add.w r3, sp, #1392 @ 0x570 │ │ │ │ - adds r2, r1, r7 │ │ │ │ - str r7, [sp, #276] @ 0x114 │ │ │ │ - str r2, [sp, #320] @ 0x140 │ │ │ │ - vadd.f64 d2, d11, d0 │ │ │ │ - vldr d1, [r2] │ │ │ │ vsub.f64 d9, d5, d1 │ │ │ │ - vstr d2, [sp, #656] @ 0x290 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ + vadd.f64 d2, d11, d0 │ │ │ │ vsub.f64 d8, d9, d4 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ vadd.f64 d1, d3, d5 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ - vldr d3, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d2, d14, d4 │ │ │ │ - vadd.f64 d3, d3, d6 │ │ │ │ vstr d2, [sp, #664] @ 0x298 │ │ │ │ + vadd.f64 d2, d14, d4 │ │ │ │ + vstr d2, [sp, #672] @ 0x2a0 │ │ │ │ vadd.f64 d2, d13, d8 │ │ │ │ vsub.f64 d13, d13, d8 │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d9, d2, d15 │ │ │ │ + vadd.f64 d3, d3, d6 │ │ │ │ vmov.f64 d11, d9 │ │ │ │ - vldr d9, [pc, #952] @ 72fc8 │ │ │ │ + vldr d9, [pc, #936] @ 78890 │ │ │ │ vmla.f64 d11, d3, d9 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ - vstr d11, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d11, [sp, #680] @ 0x2a8 │ │ │ │ vmov.f64 d11, d3 │ │ │ │ vadd.f64 d3, d10, d1 │ │ │ │ vsub.f64 d10, d10, d1 │ │ │ │ vnmls.f64 d11, d2, d9 │ │ │ │ - vldr d9, [pc, #936] @ 72fd8 │ │ │ │ + vldr d9, [pc, #920] @ 788a0 │ │ │ │ vmul.f64 d3, d3, d9 │ │ │ │ vmul.f64 d10, d10, d9 │ │ │ │ - vstr d11, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d11, [sp, #304] @ 0x130 │ │ │ │ + vstr d11, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d11, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d2, d11, d12 │ │ │ │ vsub.f64 d12, d11, d12 │ │ │ │ vsub.f64 d14, d2, d3 │ │ │ │ - vstr d14, [r3] │ │ │ │ + vstr d14, [r2] │ │ │ │ vadd.f64 d14, d2, d3 │ │ │ │ - vldr d2, [pc, #880] @ 72fc8 │ │ │ │ - add.w r3, sp, #1400 @ 0x578 │ │ │ │ - vstr d14, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d3, [sp, #280] @ 0x118 │ │ │ │ + add.w r2, sp, #1400 @ 0x578 │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ + vldr d2, [pc, #856] @ 78890 │ │ │ │ + vstr d14, [sp, #696] @ 0x2b8 │ │ │ │ vsub.f64 d6, d3, d6 │ │ │ │ vmul.f64 d3, d13, d2 │ │ │ │ vmla.f64 d3, d6, d15 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vnmls.f64 d6, d13, d15 │ │ │ │ - vldr d13, [sp, #312] @ 0x138 │ │ │ │ - vstr d3, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d3, [sp] │ │ │ │ - vstr d6, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d13, [sp, #264] @ 0x108 │ │ │ │ + vstr d3, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vstr d6, [sp, #712] @ 0x2c8 │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vsub.f64 d0, d3, d0 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vsub.f64 d8, d12, d6 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ - vldr d12, [sp, #296] @ 0x128 │ │ │ │ - vstr d8, [r3] │ │ │ │ - add.w r3, sp, #1408 @ 0x580 │ │ │ │ - vstr d6, [r3] │ │ │ │ + vldr d12, [sp, #248] @ 0xf8 │ │ │ │ + vstr d8, [r2] │ │ │ │ + add.w r2, sp, #1408 @ 0x580 │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d13, d12 │ │ │ │ - add.w r3, sp, #1416 @ 0x588 │ │ │ │ + add.w r2, sp, #1416 @ 0x588 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vstr d7, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d7, [sp, #720] @ 0x2d0 │ │ │ │ vadd.f64 d7, d12, d13 │ │ │ │ - vstr d14, [r3] │ │ │ │ - add.w r3, sp, #1424 @ 0x590 │ │ │ │ - vldr d14, [sp, #288] @ 0x120 │ │ │ │ + vstr d14, [r2] │ │ │ │ + add.w r2, sp, #1424 @ 0x590 │ │ │ │ + vldr d14, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d1, d7, d10 │ │ │ │ vadd.f64 d13, d7, d10 │ │ │ │ vsub.f64 d14, d14, d4 │ │ │ │ - vstr d1, [r3] │ │ │ │ - add.w r3, sp, #1432 @ 0x598 │ │ │ │ + vstr d1, [r2] │ │ │ │ + add.w r2, sp, #1432 @ 0x598 │ │ │ │ + vstr d13, [r2] │ │ │ │ vadd.f64 d3, d0, d14 │ │ │ │ - vstr d13, [r3] │ │ │ │ - lsls r3, r5, #3 │ │ │ │ - add.w r7, r8, r3 │ │ │ │ - str r3, [sp, #280] @ 0x118 │ │ │ │ - movs r3, #240 @ 0xf0 │ │ │ │ - vstr d3, [sp, #720] @ 0x2d0 │ │ │ │ - vsub.f64 d3, d0, d14 │ │ │ │ - str r7, [sp, #288] @ 0x120 │ │ │ │ - vldr d2, [r7] │ │ │ │ - mul.w r2, r3, r5 │ │ │ │ - movs r3, #112 @ 0x70 │ │ │ │ - str r2, [sp, #296] @ 0x128 │ │ │ │ - adds r4, r1, r2 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + add r2, r8 │ │ │ │ + vldr d2, [r2] │ │ │ │ + str r2, [sp, #240] @ 0xf0 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ vstr d3, [sp, #728] @ 0x2d8 │ │ │ │ - mul.w r3, r3, r5 │ │ │ │ - str r4, [sp, #304] @ 0x130 │ │ │ │ - str r3, [sp, #312] @ 0x138 │ │ │ │ - adds r7, r1, r3 │ │ │ │ - movs r3, #136 @ 0x88 │ │ │ │ - vldr d3, [r4] │ │ │ │ - str r7, [sp, #324] @ 0x144 │ │ │ │ - mla r4, r3, r5, r8 │ │ │ │ - mov.w r3, #264 @ 0x108 │ │ │ │ - vldr d6, [r7] │ │ │ │ + vsub.f64 d3, d0, d14 │ │ │ │ + mov.w r6, r2, lsl #4 │ │ │ │ + add.w r2, r5, r6 │ │ │ │ + str.w r6, [sp, #1136] @ 0x470 │ │ │ │ + mov.w r6, r0, lsl #4 │ │ │ │ + str r2, [sp, #248] @ 0xf8 │ │ │ │ + vstr d3, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, r5, r6 │ │ │ │ + vldr d6, [r2] │ │ │ │ + str r2, [sp, #256] @ 0x100 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ + str.w r6, [sp, #1144] @ 0x478 │ │ │ │ vsub.f64 d12, d2, d3 │ │ │ │ - str r4, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d4, d2, d3 │ │ │ │ - mla r3, r3, r5, r8 │ │ │ │ - vldr d7, [r4] │ │ │ │ - str r3, [sp, #332] @ 0x14c │ │ │ │ - vstr d12, [sp, #416] @ 0x1a0 │ │ │ │ + add.w r6, r2, fp │ │ │ │ + str.w r6, [sp, #1256] @ 0x4e8 │ │ │ │ + add.w r6, r8, r6, lsl #3 │ │ │ │ + vstr d12, [sp, #40] @ 0x28 │ │ │ │ + str.w r1, [sp, #1152] @ 0x480 │ │ │ │ + add r1, r5 │ │ │ │ + vldr d7, [r6] │ │ │ │ + str r6, [sp, #264] @ 0x108 │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + str r1, [sp, #276] @ 0x114 │ │ │ │ + vldr d12, [r1] │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mov.w r3, #496 @ 0x1f0 │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - vstr d1, [sp, #440] @ 0x1b8 │ │ │ │ - str r7, [sp, #336] @ 0x150 │ │ │ │ + add.w r2, r6, fp │ │ │ │ + add.w r2, r8, r2, lsl #3 │ │ │ │ + vldr d6, [r2] │ │ │ │ + str r2, [sp, #272] @ 0x110 │ │ │ │ + mov.w r2, #392 @ 0x188 │ │ │ │ vadd.f64 d0, d4, d14 │ │ │ │ - adds r3, r1, r7 │ │ │ │ - str r3, [sp, #340] @ 0x154 │ │ │ │ vsub.f64 d14, d4, d14 │ │ │ │ - vldr d12, [r3] │ │ │ │ - mov.w r3, #392 @ 0x188 │ │ │ │ - mla r4, r3, r5, r8 │ │ │ │ - mov.w r3, #368 @ 0x170 │ │ │ │ - str r4, [sp, #344] @ 0x158 │ │ │ │ + vstr d1, [sp, #360] @ 0x168 │ │ │ │ + mla r1, r2, fp, r8 │ │ │ │ + mov.w r2, #368 @ 0x170 │ │ │ │ + vldr d2, [r1] │ │ │ │ vsub.f64 d4, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - vldr d2, [r4] │ │ │ │ - adds r3, r1, r7 │ │ │ │ - str r3, [sp, #352] @ 0x160 │ │ │ │ - str r7, [sp, #348] @ 0x15c │ │ │ │ - vldr d3, [r3] │ │ │ │ - movs r3, #48 @ 0x30 │ │ │ │ - mul.w r2, r3, r5 │ │ │ │ - movs r3, #200 @ 0xc8 │ │ │ │ + str r1, [sp, #280] @ 0x118 │ │ │ │ + mul.w r1, r2, fp │ │ │ │ + mov.w r2, #200 @ 0xc8 │ │ │ │ + str r1, [sp, #284] @ 0x11c │ │ │ │ + add r1, r5 │ │ │ │ + vldr d3, [r1] │ │ │ │ + str r1, [sp, #288] @ 0x120 │ │ │ │ + mov.w r1, r4, lsl #4 │ │ │ │ + str.w r1, [sp, #1176] @ 0x498 │ │ │ │ + add r1, r5 │ │ │ │ + vldr d7, [r1] │ │ │ │ vsub.f64 d13, d2, d3 │ │ │ │ vadd.f64 d10, d2, d3 │ │ │ │ - adds r4, r1, r2 │ │ │ │ - str r4, [sp, #360] @ 0x168 │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - mov.w r3, #456 @ 0x1c8 │ │ │ │ - str r7, [sp, #364] @ 0x16c │ │ │ │ - vldr d7, [r4] │ │ │ │ - add.w r4, r8, r7 │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - str r4, [sp, #368] @ 0x170 │ │ │ │ - str r2, [sp, #356] @ 0x164 │ │ │ │ + str r1, [sp, #292] @ 0x124 │ │ │ │ + mul.w r1, r2, fp │ │ │ │ + mov.w r2, #456 @ 0x1c8 │ │ │ │ + str r1, [sp, #296] @ 0x128 │ │ │ │ + add r1, r8 │ │ │ │ + vldr d6, [r1] │ │ │ │ vsub.f64 d11, d4, d13 │ │ │ │ - add.w r3, r8, r7 │ │ │ │ - str r3, [sp, #376] @ 0x178 │ │ │ │ - vldr d6, [r4] │ │ │ │ vadd.f64 d13, d4, d13 │ │ │ │ - str r7, [sp, #372] @ 0x174 │ │ │ │ - vldr d2, [r3] │ │ │ │ - mov.w r3, #304 @ 0x130 │ │ │ │ + str r1, [sp, #300] @ 0x12c │ │ │ │ + mul.w r1, r2, fp │ │ │ │ + mov.w r2, #304 @ 0x130 │ │ │ │ + str r1, [sp, #304] @ 0x130 │ │ │ │ + add r1, r8 │ │ │ │ + vstr d10, [sp, #344] @ 0x158 │ │ │ │ + vldr d2, [r1] │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d10, [sp, #424] @ 0x1a8 │ │ │ │ - mul.w r4, r3, r5 │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - str r4, [sp, #380] @ 0x17c │ │ │ │ - adds r7, r1, r4 │ │ │ │ - str r7, [sp, #384] @ 0x180 │ │ │ │ - mul.w r2, r3, r5 │ │ │ │ - str r2, [sp, #388] @ 0x184 │ │ │ │ - add.w r3, r8, r2 │ │ │ │ - str r3, [sp, #392] @ 0x188 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vldr d3, [r3] │ │ │ │ - movs r3, #176 @ 0xb0 │ │ │ │ + str r1, [sp, #308] @ 0x134 │ │ │ │ + mul.w r1, r2, fp │ │ │ │ + mov.w r2, #176 @ 0xb0 │ │ │ │ + str r1, [sp, #312] @ 0x138 │ │ │ │ + add r1, r5 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r1, [sp, #316] @ 0x13c │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ vsub.f64 d4, d2, d6 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ - mul.w r7, r3, r5 │ │ │ │ - mov.w r3, #328 @ 0x148 │ │ │ │ - str r7, [sp, #396] @ 0x18c │ │ │ │ - adds r4, r1, r7 │ │ │ │ - str r4, [sp, #400] @ 0x190 │ │ │ │ - mul.w r3, r3, r5 │ │ │ │ + add r1, fp │ │ │ │ + str r1, [sp, #64] @ 0x40 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str.w r1, [sp, #1184] @ 0x4a0 │ │ │ │ + add r1, r8 │ │ │ │ vsub.f64 d10, d7, d2 │ │ │ │ - str r3, [sp, #404] @ 0x194 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - add.w r7, r8, r3 │ │ │ │ - mov.w r3, #432 @ 0x1b0 │ │ │ │ - vldr d6, [r4] │ │ │ │ - str r7, [sp, #408] @ 0x198 │ │ │ │ - mul.w r3, r3, r5 │ │ │ │ + str r1, [sp, #320] @ 0x140 │ │ │ │ + vldr d3, [r1] │ │ │ │ + mul.w r1, r2, fp │ │ │ │ + mov.w r2, #328 @ 0x148 │ │ │ │ + vstr d0, [sp] │ │ │ │ + mul.w r2, r2, fp │ │ │ │ + str r1, [sp, #324] @ 0x144 │ │ │ │ + add r1, r5 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r1, [sp, #328] @ 0x148 │ │ │ │ + add.w r1, r8, r2 │ │ │ │ + str r2, [sp, #332] @ 0x14c │ │ │ │ + mov.w r2, #432 @ 0x1b0 │ │ │ │ + mul.w r2, r2, fp │ │ │ │ vadd.f64 d8, d3, d6 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ - adds r4, r1, r3 │ │ │ │ - vldr d6, [r7] │ │ │ │ - str r3, [sp, #412] @ 0x19c │ │ │ │ - add.w r3, sp, #1440 @ 0x5a0 │ │ │ │ - str r4, [sp, #448] @ 0x1c0 │ │ │ │ - lsls r7, r5, #5 │ │ │ │ - vldr d1, [r4] │ │ │ │ - adds r2, r1, r7 │ │ │ │ + vldr d6, [r1] │ │ │ │ + strd r1, r2, [sp, #336] @ 0x150 │ │ │ │ + add.w r1, r5, r2 │ │ │ │ + add.w r2, sp, #1440 @ 0x5a0 │ │ │ │ + vldr d1, [r1] │ │ │ │ + str r1, [sp, #368] @ 0x170 │ │ │ │ + mov.w r1, #416 @ 0x1a0 │ │ │ │ + mul.w r1, r1, fp │ │ │ │ vsub.f64 d9, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vadd.f64 d1, d5, d8 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ vsub.f64 d8, d9, d4 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ - vstr d1, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d1, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d1, d3, d6 │ │ │ │ - vstr d0, [sp] │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ - vldr d3, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d3, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d2, d11, d5 │ │ │ │ vsub.f64 d5, d11, d5 │ │ │ │ vadd.f64 d0, d0, d3 │ │ │ │ vadd.f64 d3, d13, d4 │ │ │ │ vsub.f64 d13, d13, d4 │ │ │ │ - vstr d3, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d0, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d3, [sp, #752] @ 0x2f0 │ │ │ │ vadd.f64 d3, d14, d8 │ │ │ │ - vstr d0, [sp, #736] @ 0x2e0 │ │ │ │ vmul.f64 d9, d3, d15 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - vldr d9, [pc, #260] @ 72fc8 │ │ │ │ + vldr d9, [pc, #228] @ 78890 │ │ │ │ vmul.f64 d3, d3, d9 │ │ │ │ - vmla.f64 d3, d2, d15 │ │ │ │ vnmls.f64 d0, d2, d9 │ │ │ │ - vldr d2, [sp, #416] @ 0x1a0 │ │ │ │ - vldr d9, [pc, #256] @ 72fd8 │ │ │ │ - vstr d3, [sp, #760] @ 0x2f8 │ │ │ │ - vldr d3, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d0, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d9, [pc, #232] @ 788a0 │ │ │ │ + vmla.f64 d3, d2, d15 │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + vstr d0, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d3, [sp, #768] @ 0x300 │ │ │ │ + vldr d3, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d3, d3, d9 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vsub.f64 d0, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ vsub.f64 d3, d14, d8 │ │ │ │ - vldr d8, [pc, #192] @ 72fc8 │ │ │ │ - vstr d2, [sp, #776] @ 0x308 │ │ │ │ + vldr d8, [pc, #160] @ 78890 │ │ │ │ + vstr d0, [sp, #776] @ 0x308 │ │ │ │ + vstr d2, [sp, #784] @ 0x310 │ │ │ │ vmul.f64 d2, d3, d8 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ - vstr d0, [sp, #768] @ 0x300 │ │ │ │ + vnmls.f64 d2, d5, d15 │ │ │ │ vmov.f64 d14, d3 │ │ │ │ - vldr d3, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d3, [sp, #360] @ 0x168 │ │ │ │ vmla.f64 d14, d5, d8 │ │ │ │ - vnmls.f64 d2, d5, d15 │ │ │ │ vsub.f64 d5, d3, d12 │ │ │ │ vadd.f64 d12, d3, d12 │ │ │ │ + vstr d2, [sp, #792] @ 0x318 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d10, d1 │ │ │ │ vadd.f64 d10, d10, d1 │ │ │ │ - vstr d2, [sp, #784] @ 0x310 │ │ │ │ - vstr d14, [sp, #792] @ 0x318 │ │ │ │ - vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1448 @ 0x5a8 │ │ │ │ + vstr d14, [sp, #800] @ 0x320 │ │ │ │ + vstr d6, [r2] │ │ │ │ + add.w r2, sp, #1448 @ 0x5a8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vmul.f64 d10, d10, d9 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1456 @ 0x5b0 │ │ │ │ + vstr d5, [r2] │ │ │ │ + add.w r2, sp, #1456 @ 0x5b0 │ │ │ │ vsub.f64 d5, d7, d12 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ vldr d12, [sp] │ │ │ │ - vstr d7, [sp, #808] @ 0x328 │ │ │ │ - vldr d7, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d5, [sp, #800] @ 0x320 │ │ │ │ + vstr d5, [sp, #808] @ 0x328 │ │ │ │ + vstr d7, [sp, #816] @ 0x330 │ │ │ │ + vldr d7, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d0, d12, d7 │ │ │ │ - vadd.f64 d12, d13, d0 │ │ │ │ vsub.f64 d4, d13, d0 │ │ │ │ - vldr d13, [sp, #424] @ 0x1a8 │ │ │ │ - str r2, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d12, [sp, #824] @ 0x338 │ │ │ │ - vldr d12, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d4, [sp, #816] @ 0x330 │ │ │ │ - vldr d4, [r2] │ │ │ │ - mov.w r2, #416 @ 0x1a0 │ │ │ │ - vsub.f64 d7, d12, d13 │ │ │ │ - str r7, [sp, #416] @ 0x1a0 │ │ │ │ - mul.w r2, r5, r2 │ │ │ │ - vsub.f64 d12, d7, d10 │ │ │ │ - vadd.f64 d10, d7, d10 │ │ │ │ - vstr d12, [r3] │ │ │ │ - add.w r3, sp, #1464 @ 0x5b8 │ │ │ │ - vstr d10, [r3] │ │ │ │ - movs r3, #216 @ 0xd8 │ │ │ │ - b.n 72fe0 │ │ │ │ + vadd.f64 d12, d13, d0 │ │ │ │ + vstr d4, [sp, #824] @ 0x338 │ │ │ │ + vstr d12, [sp, #832] @ 0x340 │ │ │ │ + vldr d12, [sp, #40] @ 0x28 │ │ │ │ + str r6, [sp, #0] │ │ │ │ + add r6, r5 │ │ │ │ + vldr d13, [sp, #344] @ 0x158 │ │ │ │ + str r6, [sp, #344] @ 0x158 │ │ │ │ + vldr d4, [r6] │ │ │ │ + b.n 788a8 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 73258 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 78b20 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - mul.w r4, r3, r5 │ │ │ │ - mov.w r3, #344 @ 0x158 │ │ │ │ - str r4, [sp, #432] @ 0x1b0 │ │ │ │ - add.w r7, r8, r4 │ │ │ │ - adds r4, r1, r2 │ │ │ │ - mla r3, r3, r5, r8 │ │ │ │ - str r7, [sp, #440] @ 0x1b8 │ │ │ │ - str r3, [sp, #452] @ 0x1c4 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #160 @ 0xa0 │ │ │ │ - str r2, [sp, #456] @ 0x1c8 │ │ │ │ + add.w r6, r8, lr │ │ │ │ + add lr, r5 │ │ │ │ + str r6, [sp, #352] @ 0x160 │ │ │ │ + vsub.f64 d7, d12, d13 │ │ │ │ + vsub.f64 d12, d7, d10 │ │ │ │ + vadd.f64 d10, d7, d10 │ │ │ │ + vldr d7, [r6] │ │ │ │ + vstr d12, [r2] │ │ │ │ + add.w r2, sp, #1464 @ 0x5b8 │ │ │ │ + vstr d10, [r2] │ │ │ │ + mov.w r2, #344 @ 0x158 │ │ │ │ vadd.f64 d10, d4, d7 │ │ │ │ - str r4, [sp, #460] @ 0x1cc │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - mul.w r3, r5, r3 │ │ │ │ - vldr d7, [r4] │ │ │ │ - movs r4, #88 @ 0x58 │ │ │ │ - adds r7, r1, r3 │ │ │ │ - str r7, [sp, #0] │ │ │ │ + mla r6, r2, fp, r8 │ │ │ │ + mov.w r2, #88 @ 0x58 │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #360] @ 0x168 │ │ │ │ + add.w r6, r5, r1 │ │ │ │ + vldr d7, [r6] │ │ │ │ + str r6, [sp, #372] @ 0x174 │ │ │ │ + add.w r6, r5, r3 │ │ │ │ + add r3, r8 │ │ │ │ + vstr d10, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d6, [r6] │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ + mul.w r6, r2, fp │ │ │ │ vsub.f64 d13, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - mul.w r4, r5, r4 │ │ │ │ - vstr d10, [sp, #512] @ 0x200 │ │ │ │ - vldr d6, [r7] │ │ │ │ - mov.w r7, #472 @ 0x1d8 │ │ │ │ - add.w r2, r8, r4 │ │ │ │ - str r2, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d13, [sp, #520] @ 0x208 │ │ │ │ - adds r4, r1, r4 │ │ │ │ - mul.w r7, r7, r5 │ │ │ │ + add.w r2, r8, r6 │ │ │ │ + strd r6, r2, [sp, #376] @ 0x178 │ │ │ │ + mov.w r6, #472 @ 0x1d8 │ │ │ │ vldr d7, [r2] │ │ │ │ - add.w r2, r8, fp │ │ │ │ - str r7, [sp, #468] @ 0x1d4 │ │ │ │ - add r7, r8 │ │ │ │ - str r7, [sp, #472] @ 0x1d8 │ │ │ │ - add fp, r1 │ │ │ │ + mul.w r6, r6, fp │ │ │ │ + vstr d13, [sp, #424] @ 0x1a8 │ │ │ │ + add.w r2, r8, r6 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - str r2, [sp, #480] @ 0x1e0 │ │ │ │ - add r7, r0 │ │ │ │ + vldr d7, [r2] │ │ │ │ + str r2, [sp, #384] @ 0x180 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d14, d10, d11 │ │ │ │ - str r7, [sp, #476] @ 0x1dc │ │ │ │ - vldr d3, [r7] │ │ │ │ - add.w r7, r1, sl │ │ │ │ - vstr d14, [sp, #544] @ 0x220 │ │ │ │ - str r7, [sp, #484] @ 0x1e4 │ │ │ │ + add r2, ip │ │ │ │ + vldr d3, [r2] │ │ │ │ + str r2, [sp, #388] @ 0x184 │ │ │ │ + mov.w r2, r4, lsl #3 │ │ │ │ + str r2, [sp, #488] @ 0x1e8 │ │ │ │ + add r2, r8 │ │ │ │ vsub.f64 d12, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vsub.f64 d14, d12, d13 │ │ │ │ - vstr d12, [sp, #528] @ 0x210 │ │ │ │ + str r2, [sp, #392] @ 0x188 │ │ │ │ + vsub.f64 d10, d12, d13 │ │ │ │ + vstr d12, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d12, d7, d6 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add r7, r0 │ │ │ │ vadd.f64 d13, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - str r7, [sp, #492] @ 0x1ec │ │ │ │ - vstr d7, [sp, #560] @ 0x230 │ │ │ │ + vstr d10, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d7, [sp, #512] @ 0x200 │ │ │ │ vldr d7, [r2] │ │ │ │ - add.w r2, r8, r9 │ │ │ │ - vstr d4, [sp, #552] @ 0x228 │ │ │ │ - str r2, [sp, #488] @ 0x1e8 │ │ │ │ + mov.w r2, r0, lsl #5 │ │ │ │ + add.w r0, r8, sl │ │ │ │ + vstr d4, [sp, #504] @ 0x1f8 │ │ │ │ + add sl, r5 │ │ │ │ + str r2, [sp, #492] @ 0x1ec │ │ │ │ + add r2, r5 │ │ │ │ + vldr d1, [r0] │ │ │ │ + str r2, [sp, #396] @ 0x18c │ │ │ │ + vldr d6, [r2] │ │ │ │ + str r0, [sp, #400] @ 0x190 │ │ │ │ + add.w r0, r2, ip │ │ │ │ + mov.w r2, r4, lsl #5 │ │ │ │ + mov.w r4, #280 @ 0x118 │ │ │ │ + str r0, [sp, #404] @ 0x194 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ - vldr d1, [r2] │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r8, lr │ │ │ │ - add.w r2, r1, ip │ │ │ │ - str r7, [sp, #500] @ 0x1f4 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r5, r2 │ │ │ │ + vldr d2, [r0] │ │ │ │ + str r0, [sp, #408] @ 0x198 │ │ │ │ + add.w r0, r8, r9 │ │ │ │ + add r9, r5 │ │ │ │ vsub.f64 d4, d1, d6 │ │ │ │ vadd.f64 d1, d1, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - mov.w r7, #280 @ 0x118 │ │ │ │ - vldr d2, [r2] │ │ │ │ - str r2, [sp, #496] @ 0x1f0 │ │ │ │ - mla r2, r7, r5, r8 │ │ │ │ - mov.w r7, #480 @ 0x1e0 │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r0, [sp, #412] @ 0x19c │ │ │ │ + mla r0, r4, fp, r8 │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d9, d2, d6 │ │ │ │ - str r2, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d2, d2, d6 │ │ │ │ - mul.w r7, r5, r7 │ │ │ │ - vldr d6, [r2] │ │ │ │ - adds r2, r1, r7 │ │ │ │ - str r2, [sp, #508] @ 0x1fc │ │ │ │ - vstr d4, [sp, #536] @ 0x218 │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r0, [sp, #448] @ 0x1c0 │ │ │ │ + mov.w r0, r4, lsl #5 │ │ │ │ + vstr d4, [sp, #440] @ 0x1b8 │ │ │ │ + add.w r4, r5, r0 │ │ │ │ + vldr d5, [r4] │ │ │ │ vsub.f64 d0, d3, d9 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ - add r7, r8 │ │ │ │ - vldr d5, [r2] │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + str r4, [sp, #56] @ 0x38 │ │ │ │ + str r0, [sp, #520] @ 0x208 │ │ │ │ + add.w r0, r8, ip │ │ │ │ vsub.f64 d10, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - adds r2, r1, r2 │ │ │ │ vsub.f64 d5, d10, d4 │ │ │ │ vadd.f64 d4, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sp, #512] @ 0x200 │ │ │ │ + vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d8, d2, d6 │ │ │ │ vsub.f64 d6, d2, d6 │ │ │ │ - str r2, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d11, d1, d11 │ │ │ │ vadd.f64 d1, d11, d3 │ │ │ │ vsub.f64 d2, d11, d3 │ │ │ │ - vstr d1, [sp, #832] @ 0x340 │ │ │ │ - vldr d1, [pc, #-380] @ 72fd0 │ │ │ │ - vstr d2, [sp, #840] @ 0x348 │ │ │ │ + vstr d1, [sp, #840] @ 0x348 │ │ │ │ + vldr d1, [pc, #-416] @ 78898 │ │ │ │ + vstr d2, [sp, #848] @ 0x350 │ │ │ │ vmul.f64 d3, d8, d1 │ │ │ │ vmul.f64 d2, d12, d1 │ │ │ │ vnmls.f64 d3, d4, d15 │ │ │ │ vnmls.f64 d2, d13, d15 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ vmul.f64 d13, d13, d1 │ │ │ │ - vmla.f64 d13, d12, d15 │ │ │ │ vmla.f64 d4, d8, d15 │ │ │ │ - vldr d12, [sp, #528] @ 0x210 │ │ │ │ + vmla.f64 d13, d12, d15 │ │ │ │ vadd.f64 d11, d2, d3 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ + vstr d11, [sp, #856] @ 0x358 │ │ │ │ vsub.f64 d8, d13, d4 │ │ │ │ vadd.f64 d13, d13, d4 │ │ │ │ - vstr d11, [sp, #848] @ 0x350 │ │ │ │ - vldr d11, [sp, #544] @ 0x220 │ │ │ │ - vstr d3, [sp, #856] @ 0x358 │ │ │ │ + vldr d11, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d3, [sp, #864] @ 0x360 │ │ │ │ vadd.f64 d3, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vstr d8, [sp, #864] @ 0x360 │ │ │ │ - vsub.f64 d4, d11, d14 │ │ │ │ - vadd.f64 d14, d11, d14 │ │ │ │ - vldr d8, [pc, #-464] @ 72fd8 │ │ │ │ - vstr d13, [sp, #872] @ 0x368 │ │ │ │ - vldr d13, [sp, #520] @ 0x208 │ │ │ │ + vstr d8, [sp, #872] @ 0x368 │ │ │ │ + vsub.f64 d4, d14, d11 │ │ │ │ + vadd.f64 d14, d14, d11 │ │ │ │ + vldr d8, [pc, #-496] @ 788a0 │ │ │ │ + vstr d13, [sp, #880] @ 0x370 │ │ │ │ vadd.f64 d2, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vadd.f64 d3, d14, d5 │ │ │ │ vsub.f64 d5, d5, d14 │ │ │ │ - vmul.f64 d4, d4, d8 │ │ │ │ vmul.f64 d9, d2, d8 │ │ │ │ + vmul.f64 d4, d4, d8 │ │ │ │ vmul.f64 d14, d5, d8 │ │ │ │ vmul.f64 d11, d3, d8 │ │ │ │ - vstr d4, [sp, #888] @ 0x378 │ │ │ │ + vstr d9, [sp, #888] @ 0x378 │ │ │ │ + vldr d9, [sp, #512] @ 0x200 │ │ │ │ + vstr d14, [sp, #912] @ 0x390 │ │ │ │ + vldr d14, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d4, [sp, #896] @ 0x380 │ │ │ │ vmul.f64 d4, d7, d15 │ │ │ │ - vstr d14, [sp, #904] @ 0x388 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vldr d14, [sp, #552] @ 0x228 │ │ │ │ - vmla.f64 d7, d6, d15 │ │ │ │ - vstr d9, [sp, #880] @ 0x370 │ │ │ │ - vldr d9, [sp, #560] @ 0x230 │ │ │ │ - vnmls.f64 d4, d6, d1 │ │ │ │ + vstr d11, [sp, #904] @ 0x388 │ │ │ │ vmul.f64 d5, d14, d15 │ │ │ │ - vstr d11, [sp, #896] @ 0x380 │ │ │ │ - vldr d6, [r8] │ │ │ │ + vnmls.f64 d4, d6, d1 │ │ │ │ + vmla.f64 d7, d6, d15 │ │ │ │ vmla.f64 d5, d9, d1 │ │ │ │ vsub.f64 d11, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ - vstr d5, [sp, #920] @ 0x398 │ │ │ │ + vstr d11, [sp, #920] @ 0x398 │ │ │ │ + vstr d5, [sp, #928] @ 0x3a0 │ │ │ │ vmul.f64 d5, d9, d15 │ │ │ │ - vstr d11, [sp, #912] @ 0x390 │ │ │ │ + vldr d13, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d12, [sp, #432] @ 0x1b0 │ │ │ │ + str r0, [sp, #432] @ 0x1b0 │ │ │ │ vnmls.f64 d5, d14, d1 │ │ │ │ + ldr r4, [sp, #452] @ 0x1c4 │ │ │ │ + vldr d6, [r8] │ │ │ │ + add r4, r5 │ │ │ │ + str r4, [sp, #416] @ 0x1a0 │ │ │ │ vsub.f64 d14, d5, d7 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ - vstr d7, [sp, #936] @ 0x3a8 │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, sp, #1088 @ 0x440 │ │ │ │ + vstr d14, [sp, #936] @ 0x3a8 │ │ │ │ + vstr d7, [sp, #944] @ 0x3b0 │ │ │ │ vadd.f64 d7, d13, d12 │ │ │ │ - vldr d13, [sp, #536] @ 0x218 │ │ │ │ - vstr d14, [sp, #928] @ 0x3a0 │ │ │ │ + vldr d13, [sp, #440] @ 0x1b8 │ │ │ │ vadd.f64 d10, d13, d10 │ │ │ │ vadd.f64 d12, d7, d10 │ │ │ │ vsub.f64 d10, d10, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - adds r2, r1, r2 │ │ │ │ - str r2, [sp, #32] │ │ │ │ - vstr d12, [sp, #944] @ 0x3b0 │ │ │ │ + vldr d7, [r4] │ │ │ │ + ldr r4, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ - vstr d10, [sp, #952] @ 0x3b8 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vldr d4, [r2] │ │ │ │ - add.w r2, r8, r0 │ │ │ │ - str r2, [sp, #520] @ 0x208 │ │ │ │ - vstr d13, [sp, #8] │ │ │ │ - vldr d5, [r2] │ │ │ │ - add.w r2, sp, #1120 @ 0x460 │ │ │ │ + add r4, r5 │ │ │ │ + vldr d4, [r4] │ │ │ │ + str r4, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r4, [sp, #100] @ 0x64 │ │ │ │ + vstr d13, [sp, #528] @ 0x210 │ │ │ │ + vstr d10, [sp, #960] @ 0x3c0 │ │ │ │ + vstr d12, [sp, #952] @ 0x3b8 │ │ │ │ vsub.f64 d14, d4, d5 │ │ │ │ vadd.f64 d10, d4, d5 │ │ │ │ - vstr d14, [r2] │ │ │ │ - add.w r2, sp, #1144 @ 0x478 │ │ │ │ + vstr d14, [r0] │ │ │ │ + add.w r0, sp, #1160 @ 0x488 │ │ │ │ vadd.f64 d12, d13, d10 │ │ │ │ - vstr d10, [sp, #576] @ 0x240 │ │ │ │ - vstr d7, [r2] │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ - vstr d12, [sp, #584] @ 0x248 │ │ │ │ - add r2, r8 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ - vldr d4, [r2] │ │ │ │ - ldr r2, [sp, #64] @ 0x40 │ │ │ │ - adds r2, r1, r2 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ - vldr d5, [r2] │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ - add r2, r8 │ │ │ │ - str r2, [sp, #48] @ 0x30 │ │ │ │ + vstr d10, [sp, #536] @ 0x218 │ │ │ │ + vstr d7, [r0] │ │ │ │ + add.w r0, r8, r4 │ │ │ │ + ldr r4, [sp, #464] @ 0x1d0 │ │ │ │ + str r0, [sp, #100] @ 0x64 │ │ │ │ + vldr d4, [r0] │ │ │ │ + vstr d12, [sp, #544] @ 0x220 │ │ │ │ + add.w r0, r5, r4 │ │ │ │ + ldr r4, [sp, #460] @ 0x1cc │ │ │ │ + vldr d5, [r0] │ │ │ │ + str r0, [sp, #440] @ 0x1b8 │ │ │ │ + add.w r0, sp, #1168 @ 0x490 │ │ │ │ + add r4, r8 │ │ │ │ + vldr d6, [r4] │ │ │ │ + str r4, [sp, #452] @ 0x1c4 │ │ │ │ vsub.f64 d13, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ - vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - vstr d13, [sp, #960] @ 0x3c0 │ │ │ │ - adds r2, r1, r2 │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ - vstr d5, [sp, #984] @ 0x3d8 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, sp, #1152 @ 0x480 │ │ │ │ + ldr r4, [sp, #84] @ 0x54 │ │ │ │ + add r4, r5 │ │ │ │ + str r4, [sp, #84] @ 0x54 │ │ │ │ + vldr d7, [r4] │ │ │ │ + vstr d13, [sp, #552] @ 0x228 │ │ │ │ + ldr r4, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d5, [sp, #576] @ 0x240 │ │ │ │ vsub.f64 d12, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vstr d7, [r2] │ │ │ │ + add r4, r5 │ │ │ │ + vldr d6, [r4] │ │ │ │ + str r4, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r4, [sp, #476] @ 0x1dc │ │ │ │ + vstr d7, [r0] │ │ │ │ vadd.f64 d14, d13, d12 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ - vstr d12, [sp, #968] @ 0x3c8 │ │ │ │ - adds r2, r1, r2 │ │ │ │ - str r2, [sp, #88] @ 0x58 │ │ │ │ - vstr d14, [sp, #976] @ 0x3d0 │ │ │ │ - vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ - add r2, r8 │ │ │ │ - str r2, [sp, #96] @ 0x60 │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ - add r2, r8 │ │ │ │ + vstr d12, [sp, #560] @ 0x230 │ │ │ │ + add.w r0, r8, r4 │ │ │ │ + ldr r4, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vstr d14, [sp, #568] @ 0x238 │ │ │ │ + add r4, r8 │ │ │ │ + strd r0, r4, [sp, #460] @ 0x1cc │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ - vstr d0, [sp, #992] @ 0x3e0 │ │ │ │ - adds r2, r1, r2 │ │ │ │ - str r2, [sp, #112] @ 0x70 │ │ │ │ - vldr d5, [r2] │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ + vldr d7, [r4] │ │ │ │ + ldr r4, [sp, #116] @ 0x74 │ │ │ │ + vstr d0, [sp, #584] @ 0x248 │ │ │ │ + add.w r0, r5, r4 │ │ │ │ + ldr r4, [sp, #468] @ 0x1d4 │ │ │ │ + vldr d5, [r0] │ │ │ │ + str r0, [sp, #116] @ 0x74 │ │ │ │ + add r4, r8 │ │ │ │ + str r4, [sp, #468] @ 0x1d4 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ - add r2, r8 │ │ │ │ - str r2, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vmov.f64 d1, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ - ldr r2, [sp, #136] @ 0x88 │ │ │ │ + vldr d4, [r4] │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - adds r2, r1, r2 │ │ │ │ - str r2, [sp, #136] @ 0x88 │ │ │ │ - vstr d1, [sp, #1000] @ 0x3e8 │ │ │ │ - vldr d5, [r2] │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ - add r2, r8 │ │ │ │ + ldr r4, [sp, #132] @ 0x84 │ │ │ │ + add r4, r5 │ │ │ │ + vldr d5, [r4] │ │ │ │ + str r4, [sp, #132] @ 0x84 │ │ │ │ + ldr r4, [sp, #484] @ 0x1e4 │ │ │ │ vadd.f64 d10, d4, d5 │ │ │ │ - str r2, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ + add r4, r8 │ │ │ │ + vldr d5, [r4] │ │ │ │ + str r4, [sp, #472] @ 0x1d8 │ │ │ │ + ldr r4, [sp, #140] @ 0x8c │ │ │ │ vadd.f64 d2, d0, d10 │ │ │ │ - vstr d10, [sp, #1008] @ 0x3f0 │ │ │ │ - adds r2, r1, r2 │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ - vldr d3, [r2] │ │ │ │ - add.w r2, sp, #1024 @ 0x400 │ │ │ │ + vstr d10, [sp, #968] @ 0x3c8 │ │ │ │ + add.w r0, r5, r4 │ │ │ │ + vldr d3, [r0] │ │ │ │ + str r0, [sp, #140] @ 0x8c │ │ │ │ + add.w r0, sp, #1192 @ 0x4a8 │ │ │ │ + vstr d2, [sp, #984] @ 0x3d8 │ │ │ │ + ldr r4, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d1, [sp, #592] @ 0x250 │ │ │ │ + vstr d6, [sp, #1008] @ 0x3f0 │ │ │ │ vsub.f64 d13, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vstr d2, [r2] │ │ │ │ - add.w r2, sp, #1032 @ 0x408 │ │ │ │ - vadd.f64 d12, d1, d13 │ │ │ │ + add r4, r5 │ │ │ │ + vldr d6, [r4] │ │ │ │ + str r4, [sp, #476] @ 0x1dc │ │ │ │ + ldr r4, [sp, #492] @ 0x1ec │ │ │ │ vadd.f64 d14, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vstr d13, [sp, #1016] @ 0x3f8 │ │ │ │ - vstr d12, [r2] │ │ │ │ - add.w r2, sp, #1160 @ 0x488 │ │ │ │ - vstr d14, [r2] │ │ │ │ - add.w r2, sp, #1168 @ 0x490 │ │ │ │ - vstr d11, [r2] │ │ │ │ - add.w r2, sp, #1040 @ 0x410 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add.w r2, sp, #1048 @ 0x418 │ │ │ │ - vstr d6, [r2] │ │ │ │ - add.w r2, r8, sl │ │ │ │ - mov.w sl, #352 @ 0x160 │ │ │ │ - str r2, [sp, #528] @ 0x210 │ │ │ │ - vldr d6, [fp] │ │ │ │ - vldr d7, [r2] │ │ │ │ - mla r2, sl, r5, r8 │ │ │ │ - add.w sl, r1, lr │ │ │ │ - str r2, [sp, #536] @ 0x218 │ │ │ │ + vadd.f64 d12, d1, d13 │ │ │ │ + vstr d13, [sp, #976] @ 0x3d0 │ │ │ │ + vldr d5, [sl] │ │ │ │ + add r4, r8 │ │ │ │ + vstr d14, [r0] │ │ │ │ + add.w r0, sp, #1200 @ 0x4b0 │ │ │ │ + vldr d7, [r4] │ │ │ │ + vstr d11, [r0] │ │ │ │ + mov.w r0, #352 @ 0x160 │ │ │ │ + str r4, [sp, #480] @ 0x1e0 │ │ │ │ + mla r4, r0, fp, r8 │ │ │ │ + add.w r0, r8, r2 │ │ │ │ + ldr r2, [sp, #520] @ 0x208 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, r1, r9 │ │ │ │ - str r2, [sp, #544] @ 0x220 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add.w r2, r8, ip │ │ │ │ - vldr d4, [sl] │ │ │ │ - str r7, [sp, #560] @ 0x230 │ │ │ │ + vldr d7, [r4] │ │ │ │ + strd r4, r0, [sp, #484] @ 0x1e4 │ │ │ │ + vstr d4, [sp, #1000] @ 0x3e8 │ │ │ │ + add r2, r8 │ │ │ │ + vldr d4, [r9] │ │ │ │ + mov r4, r2 │ │ │ │ + add.w r2, sp, #1208 @ 0x4b8 │ │ │ │ + str r4, [sp, #492] @ 0x1ec │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - str r2, [sp, #552] @ 0x228 │ │ │ │ - add.w r2, sp, #1056 @ 0x420 │ │ │ │ - str r4, [sp, #572] @ 0x23c │ │ │ │ - vadd.f64 d13, d4, d5 │ │ │ │ + vldr d5, [r0] │ │ │ │ + add.w r0, r9, ip │ │ │ │ + vstr d12, [sp, #992] @ 0x3e0 │ │ │ │ + vldr d8, [r0] │ │ │ │ + str r0, [sp, #520] @ 0x208 │ │ │ │ + add.w r0, r8, r1 │ │ │ │ + vadd.f64 d14, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ - add.w r7, sl, r0 │ │ │ │ + vldr d5, [r4] │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - str r7, [sp, #568] @ 0x238 │ │ │ │ - vldr d8, [r7] │ │ │ │ vsub.f64 d3, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ - vadd.f64 d8, d0, d13 │ │ │ │ - vsub.f64 d13, d0, d13 │ │ │ │ - vldr d0, [r4] │ │ │ │ - add.w r4, r8, r3 │ │ │ │ - str.w r4, [sp, #1656] @ 0x678 │ │ │ │ + vadd.f64 d8, d0, d14 │ │ │ │ + vsub.f64 d14, d0, d14 │ │ │ │ vsub.f64 d10, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vstr d8, [r2] │ │ │ │ - add.w r2, sp, #1176 @ 0x498 │ │ │ │ vadd.f64 d6, d2, d3 │ │ │ │ - vsub.f64 d14, d3, d2 │ │ │ │ + vsub.f64 d13, d3, d2 │ │ │ │ + vstr d8, [sp, #1016] @ 0x3f8 │ │ │ │ vstr d4, [r2] │ │ │ │ - add.w r2, sp, #1064 @ 0x428 │ │ │ │ + add.w r2, sp, #1024 @ 0x400 │ │ │ │ vstr d7, [r2] │ │ │ │ - add.w r2, sp, #1072 @ 0x430 │ │ │ │ + add.w r2, sp, #1032 @ 0x408 │ │ │ │ + vldr d7, [lr] │ │ │ │ vstr d6, [r2] │ │ │ │ - ldr r2, [sp, #416] @ 0x1a0 │ │ │ │ - add.w r7, r8, r2 │ │ │ │ - ldr r2, [sp, #432] @ 0x1b0 │ │ │ │ - str r7, [sp, #416] @ 0x1a0 │ │ │ │ - add.w r9, r1, r2 │ │ │ │ - ldr r2, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d2, [r7] │ │ │ │ - add.w r7, r9, r0 │ │ │ │ - add r2, r8 │ │ │ │ - str r2, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d7, [r9] │ │ │ │ - str r7, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d3, [r2] │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + add.w r4, r8, r2 │ │ │ │ + vldr d2, [r4] │ │ │ │ + str r4, [sp, #0] │ │ │ │ + add.w r4, lr, ip │ │ │ │ + str r0, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d3, [r0] │ │ │ │ + add.w r0, r5, r6 │ │ │ │ + str r4, [sp, #504] @ 0x1f8 │ │ │ │ + str r3, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d6, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - ldr r2, [sp, #468] @ 0x1d4 │ │ │ │ + vldr d7, [r4] │ │ │ │ + str.w r0, [sp, #1656] @ 0x678 │ │ │ │ + ldr r4, [sp, #376] @ 0x178 │ │ │ │ + vldr d5, [r0] │ │ │ │ vsub.f64 d9, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - mov.w r4, #288 @ 0x120 │ │ │ │ - adds r3, r1, r2 │ │ │ │ - str r3, [sp, #468] @ 0x1d4 │ │ │ │ - mla r4, r4, r5, r8 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add r4, r5 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + str r4, [sp, #376] @ 0x178 │ │ │ │ + vldr d0, [r4] │ │ │ │ + add.w r3, r8, r3, lsl #5 │ │ │ │ + vldr d1, [r3] │ │ │ │ vadd.f64 d4, d0, d7 │ │ │ │ - vldr d5, [r3] │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ - add.w r3, sp, #1080 @ 0x438 │ │ │ │ - vldr d1, [r4] │ │ │ │ - vadd.f64 d12, d6, d4 │ │ │ │ - vsub.f64 d4, d6, d4 │ │ │ │ + str r3, [sp, #524] @ 0x20c │ │ │ │ + add.w r3, sp, #1040 @ 0x410 │ │ │ │ vsub.f64 d7, d1, d5 │ │ │ │ vadd.f64 d1, d1, d5 │ │ │ │ vadd.f64 d5, d2, d3 │ │ │ │ - vsub.f64 d6, d7, d9 │ │ │ │ + vadd.f64 d12, d6, d4 │ │ │ │ + vsub.f64 d4, d6, d4 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ vsub.f64 d1, d2, d3 │ │ │ │ - vldr d3, [sp, #584] @ 0x248 │ │ │ │ + vldr d3, [sp, #544] @ 0x220 │ │ │ │ + vsub.f64 d6, d7, d9 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ + vldr d2, [sp, #984] @ 0x3d8 │ │ │ │ vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ + add.w r3, sp, #1048 @ 0x418 │ │ │ │ vadd.f64 d9, d3, d2 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1088 @ 0x440 │ │ │ │ + vldr d2, [sp, #1016] @ 0x3f8 │ │ │ │ vadd.f64 d2, d2, d12 │ │ │ │ vstr d9, [r3] │ │ │ │ - add.w r3, sp, #1096 @ 0x448 │ │ │ │ + add.w r3, sp, #1056 @ 0x420 │ │ │ │ vsub.f64 d9, d9, d2 │ │ │ │ vstr d2, [r3] │ │ │ │ add.w r3, sp, #1472 @ 0x5c0 │ │ │ │ - vldr d2, [sp, #976] @ 0x3d0 │ │ │ │ + vldr d2, [sp, #568] @ 0x238 │ │ │ │ vstr d9, [r3] │ │ │ │ add.w r3, sp, #1032 @ 0x408 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1072 @ 0x430 │ │ │ │ + vldr d9, [sp, #992] @ 0x3e0 │ │ │ │ vadd.f64 d3, d2, d9 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1104 @ 0x450 │ │ │ │ + add.w r3, sp, #1064 @ 0x428 │ │ │ │ vadd.f64 d2, d9, d7 │ │ │ │ vstr d3, [r3] │ │ │ │ - add.w r3, sp, #1112 @ 0x458 │ │ │ │ + add.w r3, sp, #1072 @ 0x430 │ │ │ │ vsub.f64 d9, d3, d2 │ │ │ │ vstr d2, [r3] │ │ │ │ add.w r3, sp, #1480 @ 0x5c8 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ + vldr d3, [sp, #528] @ 0x210 │ │ │ │ vstr d9, [r3] │ │ │ │ - add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ - vldr d9, [sp, #576] @ 0x240 │ │ │ │ + add.w r3, sp, #1080 @ 0x438 │ │ │ │ + vldr d9, [sp, #536] @ 0x218 │ │ │ │ vsub.f64 d2, d3, d9 │ │ │ │ - vldr d9, [sp, #1000] @ 0x3e8 │ │ │ │ - vldr d3, [sp, #1016] @ 0x3f8 │ │ │ │ + vldr d9, [sp, #592] @ 0x250 │ │ │ │ + vldr d3, [sp, #976] @ 0x3d0 │ │ │ │ vsub.f64 d3, d3, d9 │ │ │ │ vadd.f64 d9, d2, d3 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - vstr d9, [sp, #1000] @ 0x3e8 │ │ │ │ - vldr d9, [pc, #960] @ 73950 │ │ │ │ - vstr d3, [sp, #1016] @ 0x3f8 │ │ │ │ + vstr d9, [sp, #976] @ 0x3d0 │ │ │ │ + vldr d9, [pc, #960] @ 79220 │ │ │ │ + vstr d3, [r3] │ │ │ │ + add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ vmul.f64 d2, d10, d9 │ │ │ │ vmul.f64 d3, d8, d9 │ │ │ │ vnmls.f64 d2, d11, d15 │ │ │ │ vnmls.f64 d3, d5, d15 │ │ │ │ vmul.f64 d11, d11, d9 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vmla.f64 d5, d8, d15 │ │ │ │ vmla.f64 d11, d10, d15 │ │ │ │ - vldr d8, [pc, #936] @ 73960 │ │ │ │ + vmla.f64 d5, d8, d15 │ │ │ │ + vldr d8, [pc, #932] @ 79230 │ │ │ │ vadd.f64 d6, d2, d3 │ │ │ │ - vsub.f64 d10, d11, d5 │ │ │ │ vstr d6, [r3] │ │ │ │ vsub.f64 d6, d2, d3 │ │ │ │ + vsub.f64 d10, d11, d5 │ │ │ │ add.w r3, sp, #1496 @ 0x5d8 │ │ │ │ vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1504 @ 0x5e0 │ │ │ │ vadd.f64 d6, d11, d5 │ │ │ │ - vldr d11, [sp, #984] @ 0x3d8 │ │ │ │ + add.w r3, sp, #1504 @ 0x5e0 │ │ │ │ + vldr d11, [sp, #576] @ 0x240 │ │ │ │ vstr d10, [r3] │ │ │ │ add.w r3, sp, #1512 @ 0x5e8 │ │ │ │ + vldr d5, [sp, #1000] @ 0x3e8 │ │ │ │ + vldr d10, [sp, #1008] @ 0x3f0 │ │ │ │ vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1048 @ 0x418 │ │ │ │ - vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1040 @ 0x410 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1120 @ 0x460 │ │ │ │ + add.w r3, sp, #1088 @ 0x440 │ │ │ │ vsub.f64 d5, d10, d5 │ │ │ │ vldr d10, [r3] │ │ │ │ - vadd.f64 d3, d10, d11 │ │ │ │ - vldr d11, [sp, #960] @ 0x3c0 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ + vadd.f64 d3, d10, d11 │ │ │ │ + vldr d11, [sp, #552] @ 0x228 │ │ │ │ vsub.f64 d6, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vldr d3, [sp, #1008] @ 0x3f0 │ │ │ │ + vldr d3, [sp, #968] @ 0x3c8 │ │ │ │ vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1128 @ 0x468 │ │ │ │ + add.w r3, sp, #1096 @ 0x448 │ │ │ │ vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1080 @ 0x438 │ │ │ │ - vldr d5, [sp, #992] @ 0x3e0 │ │ │ │ + add.w r3, sp, #1104 @ 0x450 │ │ │ │ + vldr d5, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vldr d3, [sp, #968] @ 0x3c8 │ │ │ │ + vldr d3, [sp, #560] @ 0x230 │ │ │ │ vsub.f64 d3, d11, d3 │ │ │ │ vadd.f64 d6, d5, d3 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ - vstr d6, [sp, #960] @ 0x3c0 │ │ │ │ - vstr d5, [sp, #968] @ 0x3c8 │ │ │ │ - vsub.f64 d5, d13, d14 │ │ │ │ + vstr d5, [r3] │ │ │ │ + add.w r3, sp, #1040 @ 0x410 │ │ │ │ + vsub.f64 d5, d14, d13 │ │ │ │ + vstr d6, [sp, #968] @ 0x3c8 │ │ │ │ + vadd.f64 d13, d14, d13 │ │ │ │ vldr d6, [r3] │ │ │ │ - vadd.f64 d13, d13, d14 │ │ │ │ + add.w r3, sp, #1112 @ 0x458 │ │ │ │ vadd.f64 d3, d4, d6 │ │ │ │ vadd.f64 d2, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vmul.f64 d6, d5, d8 │ │ │ │ vmul.f64 d11, d2, d8 │ │ │ │ - vstr d6, [sp, #1008] @ 0x3f0 │ │ │ │ + vmul.f64 d6, d5, d8 │ │ │ │ + vldr d5, [sp, #1000] @ 0x3e8 │ │ │ │ + vstr d11, [r3] │ │ │ │ + add.w r3, sp, #1120 @ 0x460 │ │ │ │ + vstr d6, [r3] │ │ │ │ + add.w r3, sp, #1040 @ 0x410 │ │ │ │ vldr d6, [r3] │ │ │ │ - vstr d11, [sp, #992] @ 0x3e0 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d4, d13, d6 │ │ │ │ vsub.f64 d6, d6, d13 │ │ │ │ vmul.f64 d14, d4, d8 │ │ │ │ vmul.f64 d13, d6, d8 │ │ │ │ vmov.f64 d4, d8 │ │ │ │ vstr d14, [r3] │ │ │ │ - add.w r3, sp, #1136 @ 0x470 │ │ │ │ + add.w r3, sp, #1128 @ 0x468 │ │ │ │ vstr d13, [r3] │ │ │ │ - add.w r3, sp, #1144 @ 0x478 │ │ │ │ + add.w r3, sp, #1160 @ 0x488 │ │ │ │ + vldr d13, [sp, #1008] @ 0x3f0 │ │ │ │ vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1152 @ 0x480 │ │ │ │ + add.w r3, sp, #1168 @ 0x490 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1040 @ 0x410 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1048 @ 0x418 │ │ │ │ - vsub.f64 d6, d8, d14 │ │ │ │ - vldr d13, [r3] │ │ │ │ add.w r3, sp, #1520 @ 0x5f0 │ │ │ │ vadd.f64 d5, d5, d13 │ │ │ │ + vsub.f64 d6, d8, d14 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vsub.f64 d13, d6, d5 │ │ │ │ vadd.f64 d5, d6, d5 │ │ │ │ vstr d13, [r3] │ │ │ │ add.w r3, sp, #1528 @ 0x5f8 │ │ │ │ vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1064 @ 0x428 │ │ │ │ + add.w r3, sp, #1024 @ 0x400 │ │ │ │ vmul.f64 d5, d1, d15 │ │ │ │ vmul.f64 d1, d1, d9 │ │ │ │ - vmla.f64 d1, d0, d15 │ │ │ │ vldr d13, [r3] │ │ │ │ - add.w r3, sp, #1176 @ 0x498 │ │ │ │ - vnmls.f64 d5, d0, d9 │ │ │ │ + add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ vldr d2, [r3] │ │ │ │ - vmul.f64 d6, d13, d15 │ │ │ │ add.w r3, sp, #1536 @ 0x600 │ │ │ │ + vnmls.f64 d5, d0, d9 │ │ │ │ + vmla.f64 d1, d0, d15 │ │ │ │ + vmul.f64 d6, d13, d15 │ │ │ │ vmla.f64 d6, d2, d9 │ │ │ │ vsub.f64 d13, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vstr d13, [r3] │ │ │ │ add.w r3, sp, #1544 @ 0x608 │ │ │ │ - vldr d13, [sp, #584] @ 0x248 │ │ │ │ vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1160 @ 0x488 │ │ │ │ + add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ vadd.f64 d5, d8, d14 │ │ │ │ - vldr d8, [sp, #976] @ 0x3d0 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1168 @ 0x490 │ │ │ │ + add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1040 @ 0x410 │ │ │ │ + add.w r3, sp, #1552 @ 0x610 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ + vldr d8, [sp, #568] @ 0x238 │ │ │ │ vadd.f64 d6, d3, d11 │ │ │ │ + vldr d13, [sp, #544] @ 0x220 │ │ │ │ + add.w r4, r5, r1 │ │ │ │ + ldr.w r0, [sp, #1136] @ 0x470 │ │ │ │ + ldr.w r1, [sp, #1144] @ 0x478 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ + add r0, r8 │ │ │ │ + str r0, [sp, #8] │ │ │ │ vsub.f64 d14, d5, d6 │ │ │ │ - vstr d14, [r3] │ │ │ │ + vstr d14, [sp, #1000] @ 0x3e8 │ │ │ │ vadd.f64 d14, d5, d6 │ │ │ │ - add.w r3, sp, #1048 @ 0x418 │ │ │ │ - vstr d14, [r3] │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ - vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ + vstr d14, [sp, #1008] @ 0x3f0 │ │ │ │ + vldr d14, [sp, #992] @ 0x3e0 │ │ │ │ vsub.f64 d6, d8, d14 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1552 @ 0x610 │ │ │ │ + vldr d8, [sp, #1016] @ 0x3f8 │ │ │ │ vsub.f64 d12, d8, d12 │ │ │ │ + vldr d8, [sp, #984] @ 0x3d8 │ │ │ │ vsub.f64 d14, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ + vsub.f64 d6, d13, d8 │ │ │ │ + vldr d13, [sp, #576] @ 0x240 │ │ │ │ vstr d14, [r3] │ │ │ │ add.w r3, sp, #1560 @ 0x618 │ │ │ │ vstr d12, [r3] │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1072 @ 0x430 │ │ │ │ - vsub.f64 d6, d13, d8 │ │ │ │ + add.w r3, sp, #1032 @ 0x408 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1568 @ 0x620 │ │ │ │ - vldr d13, [sp, #984] @ 0x3d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vsub.f64 d12, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vsub.f64 d6, d11, d3 │ │ │ │ vstr d12, [r3] │ │ │ │ add.w r3, sp, #1576 @ 0x628 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vstr d7, [r3] │ │ │ │ vsub.f64 d7, d10, d13 │ │ │ │ add.w r3, sp, #1584 @ 0x630 │ │ │ │ - vsub.f64 d10, d7, d6 │ │ │ │ vadd.f64 d12, d7, d6 │ │ │ │ + vsub.f64 d10, d7, d6 │ │ │ │ + vldr d6, [r4] │ │ │ │ vmul.f64 d7, d2, d15 │ │ │ │ - vstr d10, [sp, #976] @ 0x3d0 │ │ │ │ vstr d12, [r3] │ │ │ │ - add.w r3, sp, #1064 @ 0x428 │ │ │ │ - ldr r2, [sp, #280] @ 0x118 │ │ │ │ + add.w r3, sp, #1024 @ 0x400 │ │ │ │ + vstr d10, [sp, #984] @ 0x3d8 │ │ │ │ vldr d13, [r3] │ │ │ │ add.w r3, sp, #1592 @ 0x638 │ │ │ │ - add.w ip, r1, r2 │ │ │ │ - ldr r2, [sp, #296] @ 0x128 │ │ │ │ - add.w r7, ip, r0 │ │ │ │ vnmls.f64 d7, d13, d9 │ │ │ │ - add.w lr, r7, r0 │ │ │ │ - vldr d6, [ip] │ │ │ │ - vldr d4, [r7] │ │ │ │ vsub.f64 d10, d7, d1 │ │ │ │ vadd.f64 d1, d7, d1 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r4, ip │ │ │ │ + add.w r6, r0, ip │ │ │ │ + vldr d4, [r0] │ │ │ │ vstr d1, [r3] │ │ │ │ - add.w r3, r8, r2 │ │ │ │ - ldr r2, [sp, #312] @ 0x138 │ │ │ │ - str r3, [sp, #280] @ 0x118 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, r8, r2 │ │ │ │ - str r3, [sp, #296] @ 0x128 │ │ │ │ - vstr d10, [sp, #984] @ 0x3d8 │ │ │ │ - vldr d5, [r3] │ │ │ │ + add.w r3, r8, r1 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - ldr r2, [sp, #336] @ 0x150 │ │ │ │ + vldr d5, [r3] │ │ │ │ + str r3, [sp, #528] @ 0x210 │ │ │ │ + add.w r3, sp, #1024 @ 0x400 │ │ │ │ + vstr d10, [sp, #992] @ 0x3e0 │ │ │ │ + vstr d1, [sp, #1016] @ 0x3f8 │ │ │ │ vadd.f64 d13, d4, d5 │ │ │ │ vsub.f64 d10, d4, d5 │ │ │ │ - vstr d1, [r3] │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ - vldr d5, [lr] │ │ │ │ vadd.f64 d12, d1, d13 │ │ │ │ vstr d13, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ + add.w r3, sp, #1032 @ 0x408 │ │ │ │ vstr d12, [r3] │ │ │ │ - add.w r3, sp, #1064 @ 0x428 │ │ │ │ + add.w r3, sp, #1136 @ 0x470 │ │ │ │ vstr d10, [r3] │ │ │ │ add.w r3, sp, #1304 @ 0x518 │ │ │ │ vstr d7, [r3] │ │ │ │ - add.w r3, r8, r2 │ │ │ │ - ldr r2, [sp, #348] @ 0x15c │ │ │ │ - str r3, [sp, #312] @ 0x138 │ │ │ │ + ldr.w r1, [sp, #1152] @ 0x480 │ │ │ │ + vldr d5, [r6] │ │ │ │ + add.w r3, r8, r1 │ │ │ │ + ldr r1, [sp, #284] @ 0x11c │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, r8, r2 │ │ │ │ - str r3, [sp, #336] @ 0x150 │ │ │ │ - ldr r2, [sp, #388] @ 0x184 │ │ │ │ + str r3, [sp, #536] @ 0x218 │ │ │ │ + add.w r3, r8, r1 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, lr, r0 │ │ │ │ + str r3, [sp, #284] @ 0x11c │ │ │ │ + add.w r3, r6, ip │ │ │ │ vsub.f64 d1, d4, d5 │ │ │ │ - str r3, [sp, #348] @ 0x15c │ │ │ │ vadd.f64 d13, d4, d5 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1072 @ 0x430 │ │ │ │ - vsub.f64 d11, d6, d7 │ │ │ │ - vstr d1, [r3] │ │ │ │ + str r3, [sp, #544] @ 0x220 │ │ │ │ add.w r3, sp, #1144 @ 0x478 │ │ │ │ + vstr d1, [r3] │ │ │ │ + add.w r3, sp, #1152 @ 0x480 │ │ │ │ + vsub.f64 d11, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vadd.f64 d12, d1, d11 │ │ │ │ vstr d11, [r3] │ │ │ │ - add.w r3, sp, #1152 @ 0x480 │ │ │ │ - vstr d12, [r3] │ │ │ │ add.w r3, sp, #1160 @ 0x488 │ │ │ │ + vstr d12, [r3] │ │ │ │ + add.w r3, sp, #1168 @ 0x490 │ │ │ │ vstr d13, [r3] │ │ │ │ add.w r3, sp, #1312 @ 0x520 │ │ │ │ vstr d7, [r3] │ │ │ │ - adds r3, r1, r2 │ │ │ │ - str r3, [sp, #388] @ 0x184 │ │ │ │ - ldr r2, [sp, #396] @ 0x18c │ │ │ │ + ldr.w r3, [sp, #1184] @ 0x4a0 │ │ │ │ + add r3, r5 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, r8, r2 │ │ │ │ - ldr r2, [sp, #412] @ 0x19c │ │ │ │ - str r3, [sp, #396] @ 0x18c │ │ │ │ + str r3, [sp, #552] @ 0x228 │ │ │ │ + ldr r3, [sp, #324] @ 0x144 │ │ │ │ + add r3, r8 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r3, r8, r2 │ │ │ │ - ldr r2, [sp, #404] @ 0x194 │ │ │ │ - str r3, [sp, #412] @ 0x19c │ │ │ │ + str r3, [sp, #324] @ 0x144 │ │ │ │ + ldr r3, [sp, #340] @ 0x154 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + add r3, r8 │ │ │ │ vldr d7, [r3] │ │ │ │ - adds r3, r1, r2 │ │ │ │ - ldr r2, [sp, #356] @ 0x164 │ │ │ │ - str r3, [sp, #404] @ 0x194 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, r8, r2 │ │ │ │ - ldr r2, [sp, #364] @ 0x16c │ │ │ │ - str r3, [sp, #356] @ 0x164 │ │ │ │ - vldr d4, [r3] │ │ │ │ - adds r3, r1, r2 │ │ │ │ - ldr r2, [sp, #380] @ 0x17c │ │ │ │ + str r3, [sp, #340] @ 0x154 │ │ │ │ + ldr r3, [sp, #332] @ 0x14c │ │ │ │ + add.w r1, r5, r3 │ │ │ │ + vldr d5, [r1] │ │ │ │ + str r1, [sp, #332] @ 0x14c │ │ │ │ + ldr.w r1, [sp, #1176] @ 0x498 │ │ │ │ vsub.f64 d12, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - str r3, [sp, #364] @ 0x16c │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r2, r8 │ │ │ │ - str r2, [sp, #380] @ 0x17c │ │ │ │ - add.w r3, sp, #1168 @ 0x490 │ │ │ │ - vadd.f64 d13, d4, d5 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ + add r1, r8 │ │ │ │ + vldr d4, [r1] │ │ │ │ + str r1, [sp, #560] @ 0x230 │ │ │ │ + ldr r1, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d10, d6, d7 │ │ │ │ - ldr r2, [sp, #372] @ 0x174 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ + add r1, r5 │ │ │ │ + vldr d5, [r1] │ │ │ │ + str r1, [sp, #296] @ 0x128 │ │ │ │ + ldr r3, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d13, d4, d5 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + add.w r1, r8, r3 │ │ │ │ + add.w r3, sp, #1176 @ 0x498 │ │ │ │ + vldr d5, [r1] │ │ │ │ + str r1, [sp, #312] @ 0x138 │ │ │ │ + ldr r1, [sp, #304] @ 0x130 │ │ │ │ vstr d14, [r3] │ │ │ │ + add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ + vstr d13, [r3] │ │ │ │ add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ - adds r2, r1, r2 │ │ │ │ - b.n 73968 │ │ │ │ + vadd.f64 d13, d14, d13 │ │ │ │ + add r1, r5 │ │ │ │ + b.n 79238 │ │ │ │ nop │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 73be0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 794b0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - str r2, [sp, #372] @ 0x174 │ │ │ │ - vstr d13, [r3] │ │ │ │ - add.w r3, sp, #1176 @ 0x498 │ │ │ │ - vldr d3, [r2] │ │ │ │ - vadd.f64 d13, d14, d13 │ │ │ │ - ldr r2, [sp, #256] @ 0x100 │ │ │ │ vstr d12, [r3] │ │ │ │ - add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ + add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ + vldr d3, [r1] │ │ │ │ + str r1, [sp, #304] @ 0x130 │ │ │ │ + ldr.w r1, [sp, #1240] @ 0x4d8 │ │ │ │ vsub.f64 d0, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ + add r1, r5 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r1, [sp, #568] @ 0x238 │ │ │ │ + ldr r1, [sp, #220] @ 0xdc │ │ │ │ vadd.f64 d8, d12, d0 │ │ │ │ - vstr d0, [r3] │ │ │ │ - add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ + vstr d0, [r3] │ │ │ │ + add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ vstr d8, [r3] │ │ │ │ add.w r3, sp, #1320 @ 0x528 │ │ │ │ - vstr d1, [r3] │ │ │ │ - add.w r3, sp, #1600 @ 0x640 │ │ │ │ - vstr d10, [r3] │ │ │ │ - add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ - vstr d7, [r3] │ │ │ │ - adds r3, r1, r2 │ │ │ │ - str r3, [sp, #256] @ 0x100 │ │ │ │ - ldr r2, [sp, #264] @ 0x108 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r2, r8 │ │ │ │ - str r2, [sp, #264] @ 0x108 │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #248] @ 0xf8 │ │ │ │ - add r2, r8 │ │ │ │ + vstr d1, [r3] │ │ │ │ + add.w r3, sp, #1600 @ 0x640 │ │ │ │ + vstr d10, [r3] │ │ │ │ + add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ + vstr d5, [r3] │ │ │ │ + add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ + vstr d7, [r3] │ │ │ │ + add.w r3, r8, r1 │ │ │ │ + ldr r1, [sp, #208] @ 0xd0 │ │ │ │ + str r3, [sp, #220] @ 0xdc │ │ │ │ + vldr d7, [r3] │ │ │ │ + ldr.w r3, [sp, #1232] @ 0x4d0 │ │ │ │ + add r1, r8 │ │ │ │ + str r1, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ - str r2, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #240] @ 0xf0 │ │ │ │ - adds r3, r1, r2 │ │ │ │ - str r3, [sp, #240] @ 0xf0 │ │ │ │ - ldr r2, [sp, #232] @ 0xe8 │ │ │ │ - vldr d5, [r3] │ │ │ │ - adds r2, r1, r2 │ │ │ │ - ldr r3, [sp, #224] @ 0xe0 │ │ │ │ + vldr d7, [r1] │ │ │ │ add r3, r8 │ │ │ │ + ldr r1, [sp, #200] @ 0xc8 │ │ │ │ + add r1, r5 │ │ │ │ + vldr d5, [r1] │ │ │ │ + str r1, [sp, #200] @ 0xc8 │ │ │ │ + ldr r1, [sp, #192] @ 0xc0 │ │ │ │ + str r3, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ - str r3, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d4, [r2] │ │ │ │ vldr d5, [r3] │ │ │ │ - ldr r3, [sp, #276] @ 0x114 │ │ │ │ + add r1, r5 │ │ │ │ + vldr d4, [r1] │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - add r3, r8 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ - str r3, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ + add r3, r8 │ │ │ │ vldr d5, [r3] │ │ │ │ - adds r3, r2, r0 │ │ │ │ + str r3, [sp, #232] @ 0xe8 │ │ │ │ + add.w r3, r1, ip │ │ │ │ + vldr d8, [r3] │ │ │ │ vadd.f64 d14, d0, d1 │ │ │ │ - str r3, [sp, #276] @ 0x114 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ + str r3, [sp, #576] @ 0x240 │ │ │ │ + add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ vsub.f64 d3, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vstr d14, [r3] │ │ │ │ add.w r3, sp, #1288 @ 0x508 │ │ │ │ - vadd.f64 d12, d4, d5 │ │ │ │ vstr d1, [r3] │ │ │ │ add.w r3, sp, #1608 @ 0x648 │ │ │ │ + vadd.f64 d12, d4, d5 │ │ │ │ vadd.f64 d6, d2, d3 │ │ │ │ vsub.f64 d14, d3, d2 │ │ │ │ vsub.f64 d10, d5, d4 │ │ │ │ vstr d12, [r3] │ │ │ │ - add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ - vstr d7, [r3] │ │ │ │ add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ + vstr d7, [r3] │ │ │ │ + add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ - add r3, r8 │ │ │ │ - str r3, [sp, #160] @ 0xa0 │ │ │ │ + add.w r3, r8, r2 │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ + str r3, [sp, #48] @ 0x30 │ │ │ │ vldr d2, [r3] │ │ │ │ - ldr r3, [sp, #176] @ 0xb0 │ │ │ │ - adds r3, r1, r3 │ │ │ │ - str r3, [sp, #8] │ │ │ │ + add.w r3, r5, r2 │ │ │ │ + mov.w r2, #400 @ 0x190 │ │ │ │ vldr d7, [r3] │ │ │ │ - mov.w r3, #400 @ 0x190 │ │ │ │ - mla r3, r3, r5, r8 │ │ │ │ + mla r2, r2, fp, r8 │ │ │ │ + vldr d3, [r2] │ │ │ │ + str r2, [sp, #152] @ 0x98 │ │ │ │ + add.w r2, r3, ip │ │ │ │ vadd.f64 d6, d2, d7 │ │ │ │ - str r3, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d3, [r3] │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - add r0, r3 │ │ │ │ - str r0, [sp, #576] @ 0x240 │ │ │ │ - ldr r3, [sp, #204] @ 0xcc │ │ │ │ - vldr d7, [r0] │ │ │ │ - adds r3, r1, r3 │ │ │ │ - ldr r0, [sp, #196] @ 0xc4 │ │ │ │ - str r3, [sp, #204] @ 0xcc │ │ │ │ - adds r0, r1, r0 │ │ │ │ - str r0, [sp, #196] @ 0xc4 │ │ │ │ + vldr d7, [r2] │ │ │ │ + str r2, [sp, #584] @ 0x248 │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d9, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1296 @ 0x510 │ │ │ │ - vldr d0, [r0] │ │ │ │ - movs r0, #144 @ 0x90 │ │ │ │ - mla r0, r0, r5, r8 │ │ │ │ - str r0, [sp, #584] @ 0x248 │ │ │ │ - vldr d7, [r0] │ │ │ │ - mov.w r0, #272 @ 0x110 │ │ │ │ - mla r0, r0, r5, r8 │ │ │ │ + add r2, r5 │ │ │ │ + vldr d0, [r2] │ │ │ │ + str r2, [sp, #160] @ 0xa0 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + add.w r2, r8, r2, lsl #4 │ │ │ │ + vldr d7, [r2] │ │ │ │ + str r2, [sp, #64] @ 0x40 │ │ │ │ + ldr.w r2, [sp, #1256] @ 0x4e8 │ │ │ │ vadd.f64 d4, d0, d7 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ - vldr d1, [r0] │ │ │ │ + add.w r2, r8, r2, lsl #4 │ │ │ │ + vldr d1, [r2] │ │ │ │ + str r2, [sp, #592] @ 0x250 │ │ │ │ + ldr r2, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d12, d6, d4 │ │ │ │ vsub.f64 d4, d6, d4 │ │ │ │ + add.w ip, r5, r2 │ │ │ │ + add.w r2, sp, #1296 @ 0x510 │ │ │ │ + vldr d5, [ip] │ │ │ │ vsub.f64 d7, d1, d5 │ │ │ │ vadd.f64 d1, d1, d5 │ │ │ │ vadd.f64 d5, d2, d3 │ │ │ │ vsub.f64 d6, d7, d9 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ vsub.f64 d1, d2, d3 │ │ │ │ - vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ + vstr d6, [r2] │ │ │ │ + add.w r2, sp, #1032 @ 0x408 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sp, #1232 @ 0x4d0 │ │ │ │ vadd.f64 d9, d9, d13 │ │ │ │ vmov.f64 d3, d9 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sp, #1256 @ 0x4e8 │ │ │ │ + vstr d3, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d9, d9, d12 │ │ │ │ - vstr d3, [r3] │ │ │ │ - add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ - vstr d9, [r3] │ │ │ │ + vmov.f64 d2, d9 │ │ │ │ vsub.f64 d9, d3, d9 │ │ │ │ - add.w r3, sp, #1616 @ 0x650 │ │ │ │ - vstr d9, [r3] │ │ │ │ - add.w r3, sp, #1152 @ 0x480 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ + vstr d2, [r2] │ │ │ │ + add.w r2, sp, #1616 @ 0x650 │ │ │ │ + vstr d9, [r2] │ │ │ │ + add.w r2, sp, #1160 @ 0x488 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sp, #1208 @ 0x4b8 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1248 @ 0x4e0 │ │ │ │ vadd.f64 d9, d9, d3 │ │ │ │ vmov.f64 d3, d9 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1264 @ 0x4f0 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sp, #1264 @ 0x4f0 │ │ │ │ + vstr d3, [r2] │ │ │ │ + add.w r2, sp, #1624 @ 0x658 │ │ │ │ vadd.f64 d9, d9, d7 │ │ │ │ - vstr d3, [r3] │ │ │ │ - add.w r3, sp, #1624 @ 0x658 │ │ │ │ vsub.f64 d2, d3, d9 │ │ │ │ - vstr d2, [r3] │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ + vldr d3, [sp, #1016] @ 0x3f8 │ │ │ │ + vstr d2, [r2] │ │ │ │ + add.w r2, sp, #1024 @ 0x400 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, sp, #1200 @ 0x4b0 │ │ │ │ vsub.f64 d6, d3, d2 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1176 @ 0x498 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, sp, #1184 @ 0x4a0 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1024 @ 0x400 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ vadd.f64 d2, d6, d3 │ │ │ │ vsub.f64 d3, d6, d3 │ │ │ │ - vstr d2, [r3] │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ - vstr d3, [r3] │ │ │ │ - add.w r3, sp, #1632 @ 0x660 │ │ │ │ - vldr d3, [pc, #-628] @ 73958 │ │ │ │ + vstr d3, [r2] │ │ │ │ + add.w r2, sp, #1632 @ 0x660 │ │ │ │ + vldr d3, [pc, #-616] @ 79228 │ │ │ │ + vstr d2, [sp, #1016] @ 0x3f8 │ │ │ │ vmul.f64 d2, d10, d3 │ │ │ │ vmul.f64 d3, d8, d3 │ │ │ │ vnmls.f64 d2, d11, d15 │ │ │ │ vnmls.f64 d3, d5, d15 │ │ │ │ vadd.f64 d6, d2, d3 │ │ │ │ - vstr d6, [r3] │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d2, d3 │ │ │ │ - vldr d3, [pc, #-660] @ 73958 │ │ │ │ - add.w r3, sp, #1176 @ 0x498 │ │ │ │ + add.w r2, sp, #1184 @ 0x4a0 │ │ │ │ + vldr d3, [pc, #-656] @ 79228 │ │ │ │ + vstr d6, [r2] │ │ │ │ + add.w r2, sp, #1200 @ 0x4b0 │ │ │ │ vmul.f64 d11, d11, d3 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vmla.f64 d11, d10, d15 │ │ │ │ vmla.f64 d5, d8, d15 │ │ │ │ - vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ vsub.f64 d10, d11, d5 │ │ │ │ vadd.f64 d5, d11, d5 │ │ │ │ - vstr d10, [r3] │ │ │ │ - add.w r3, sp, #1640 @ 0x668 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1160 @ 0x488 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1064 @ 0x428 │ │ │ │ - vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ + vstr d10, [r2] │ │ │ │ + add.w r2, sp, #1640 @ 0x668 │ │ │ │ + vstr d5, [r2] │ │ │ │ + add.w r2, sp, #1168 @ 0x490 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, sp, #1136 @ 0x470 │ │ │ │ + vldr d10, [r2] │ │ │ │ + add.w r2, sp, #1224 @ 0x4c8 │ │ │ │ vsub.f64 d3, d5, d10 │ │ │ │ - vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1272 @ 0x4f8 │ │ │ │ + vldr d10, [r2] │ │ │ │ + add.w r2, sp, #1216 @ 0x4c0 │ │ │ │ + vldr d8, [r2] │ │ │ │ + add.w r2, sp, #1272 @ 0x4f8 │ │ │ │ vsub.f64 d5, d10, d8 │ │ │ │ - vldr d8, [pc, #-748] @ 73960 │ │ │ │ + vldr d8, [pc, #-740] @ 79230 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vadd.f64 d6, d3, d5 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ - vstr d6, [r3] │ │ │ │ - add.w r3, sp, #1280 @ 0x500 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1168 @ 0x490 │ │ │ │ - vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1072 @ 0x430 │ │ │ │ + vstr d6, [r2] │ │ │ │ + add.w r2, sp, #1280 @ 0x500 │ │ │ │ + vstr d5, [r2] │ │ │ │ + add.w r2, sp, #1176 @ 0x498 │ │ │ │ + vldr d10, [r2] │ │ │ │ + add.w r2, sp, #1192 @ 0x4a8 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, sp, #1144 @ 0x478 │ │ │ │ vsub.f64 d5, d10, d5 │ │ │ │ - vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1144 @ 0x478 │ │ │ │ - vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1072 @ 0x430 │ │ │ │ + vldr d10, [r2] │ │ │ │ + add.w r2, sp, #1152 @ 0x480 │ │ │ │ + vldr d11, [r2] │ │ │ │ + add.w r2, sp, #1144 @ 0x478 │ │ │ │ vsub.f64 d3, d10, d11 │ │ │ │ vadd.f64 d10, d5, d3 │ │ │ │ vsub.f64 d11, d3, d5 │ │ │ │ - vstr d10, [r3] │ │ │ │ - add.w r3, sp, #1144 @ 0x478 │ │ │ │ - vstr d11, [r3] │ │ │ │ - add.w r3, sp, #1288 @ 0x508 │ │ │ │ - vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1296 @ 0x510 │ │ │ │ - vldr d6, [r3] │ │ │ │ + vstr d10, [r2] │ │ │ │ + add.w r2, sp, #1152 @ 0x480 │ │ │ │ + vstr d11, [r2] │ │ │ │ + add.w r2, sp, #1288 @ 0x508 │ │ │ │ + vldr d11, [r2] │ │ │ │ + add.w r2, sp, #1296 @ 0x510 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, sp, #1176 @ 0x498 │ │ │ │ vsub.f64 d5, d11, d14 │ │ │ │ vadd.f64 d14, d11, d14 │ │ │ │ - add.w r3, sp, #1168 @ 0x490 │ │ │ │ vadd.f64 d3, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d2, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vadd.f64 d4, d14, d6 │ │ │ │ vsub.f64 d6, d6, d14 │ │ │ │ vmul.f64 d10, d2, d8 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vmul.f64 d11, d4, d8 │ │ │ │ vmul.f64 d4, d6, d8 │ │ │ │ - vstr d10, [r3] │ │ │ │ - add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ + vstr d10, [r2] │ │ │ │ + add.w r2, sp, #1192 @ 0x4a8 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1288 @ 0x508 │ │ │ │ - vstr d11, [r3] │ │ │ │ - add.w r3, sp, #1296 @ 0x510 │ │ │ │ - vstr d4, [r3] │ │ │ │ - add.w r3, sp, #1304 @ 0x518 │ │ │ │ - vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1312 @ 0x520 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ + vstr d5, [r2] │ │ │ │ + add.w r2, sp, #1288 @ 0x508 │ │ │ │ + vstr d11, [r2] │ │ │ │ + add.w r2, sp, #1296 @ 0x510 │ │ │ │ + vstr d4, [r2] │ │ │ │ + add.w r2, sp, #1304 @ 0x518 │ │ │ │ + vldr d14, [r2] │ │ │ │ + add.w r2, sp, #1312 @ 0x520 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, sp, #1216 @ 0x4c0 │ │ │ │ + vldr d8, [r2] │ │ │ │ + add.w r2, sp, #1224 @ 0x4c8 │ │ │ │ + vldr d11, [r2] │ │ │ │ + add.w r2, sp, #1648 @ 0x670 │ │ │ │ vsub.f64 d5, d14, d4 │ │ │ │ - vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1648 @ 0x670 │ │ │ │ vadd.f64 d6, d8, d11 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vsub.f64 d11, d5, d6 │ │ │ │ vadd.f64 d8, d5, d6 │ │ │ │ vmul.f64 d5, d1, d15 │ │ │ │ - vstr d11, [r3] │ │ │ │ - add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ - vldr d11, [pc, #992] @ 74130 │ │ │ │ - vstr d8, [r3] │ │ │ │ - add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ + vstr d11, [r2] │ │ │ │ + add.w r2, sp, #1216 @ 0x4c0 │ │ │ │ + vldr d11, [pc, #984] @ 799f0 │ │ │ │ + vstr d8, [r2] │ │ │ │ + add.w r2, sp, #1240 @ 0x4d8 │ │ │ │ + vldr d8, [r2] │ │ │ │ + add.w r2, sp, #1608 @ 0x648 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, sp, #1224 @ 0x4c8 │ │ │ │ vnmls.f64 d5, d0, d11 │ │ │ │ vmul.f64 d1, d1, d11 │ │ │ │ - vmla.f64 d1, d0, d15 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1608 @ 0x648 │ │ │ │ - vldr d2, [r3] │ │ │ │ vmul.f64 d6, d8, d15 │ │ │ │ - add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ + vmla.f64 d1, d0, d15 │ │ │ │ vmla.f64 d6, d2, d11 │ │ │ │ vsub.f64 d8, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vstr d8, [r3] │ │ │ │ - add.w r3, sp, #1304 @ 0x518 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1320 @ 0x528 │ │ │ │ + vstr d8, [r2] │ │ │ │ + add.w r2, sp, #1304 @ 0x518 │ │ │ │ + vstr d5, [r2] │ │ │ │ + add.w r2, sp, #1320 @ 0x528 │ │ │ │ vadd.f64 d5, d14, d4 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1600 @ 0x640 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1312 @ 0x520 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, sp, #1600 @ 0x640 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1312 @ 0x520 │ │ │ │ vadd.f64 d6, d4, d3 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vsub.f64 d14, d5, d6 │ │ │ │ - vstr d14, [r3] │ │ │ │ + vstr d14, [r2] │ │ │ │ vadd.f64 d14, d5, d6 │ │ │ │ - add.w r3, sp, #1320 @ 0x528 │ │ │ │ - vstr d14, [r3] │ │ │ │ - add.w r3, sp, #1152 @ 0x480 │ │ │ │ - vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ + add.w r2, sp, #1320 @ 0x528 │ │ │ │ + vstr d14, [r2] │ │ │ │ + add.w r2, sp, #1160 @ 0x488 │ │ │ │ + vldr d14, [r2] │ │ │ │ + add.w r2, sp, #1208 @ 0x4b8 │ │ │ │ + vldr d8, [r2] │ │ │ │ + add.w r2, sp, #1232 @ 0x4d0 │ │ │ │ vsub.f64 d6, d14, d8 │ │ │ │ - vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ - vldr d8, [sp, #592] @ 0x250 │ │ │ │ + vldr d14, [r2] │ │ │ │ + add.w r2, sp, #1208 @ 0x4b8 │ │ │ │ vsub.f64 d12, d14, d12 │ │ │ │ vsub.f64 d14, d6, d12 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ - vstr d14, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ - vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ - vldr d14, [r3] │ │ │ │ + vstr d14, [r2] │ │ │ │ + add.w r2, sp, #1032 @ 0x408 │ │ │ │ + vldr d12, [r2] │ │ │ │ + add.w r2, sp, #1248 @ 0x4e0 │ │ │ │ + vldr d14, [r2] │ │ │ │ + add.w r2, sp, #1136 @ 0x470 │ │ │ │ vsub.f64 d13, d12, d13 │ │ │ │ - add.w r3, sp, #1064 @ 0x428 │ │ │ │ vsub.f64 d7, d7, d14 │ │ │ │ vsub.f64 d14, d13, d7 │ │ │ │ vadd.f64 d13, d13, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1160 @ 0x488 │ │ │ │ - vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sp, #1168 @ 0x490 │ │ │ │ + vldr d12, [r2] │ │ │ │ + add.w r2, sp, #1032 @ 0x408 │ │ │ │ vadd.f64 d5, d7, d12 │ │ │ │ vsub.f64 d7, d3, d4 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vsub.f64 d12, d5, d7 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ - vldr d5, [sp, #736] @ 0x2e0 │ │ │ │ - vstr d12, [r3] │ │ │ │ - add.w r3, sp, #1064 @ 0x428 │ │ │ │ - vstr d7, [r3] │ │ │ │ - add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ + vstr d12, [r2] │ │ │ │ + add.w r2, sp, #1136 @ 0x470 │ │ │ │ + vstr d7, [r2] │ │ │ │ + add.w r2, sp, #1240 @ 0x4d8 │ │ │ │ vmul.f64 d7, d2, d15 │ │ │ │ - vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1152 @ 0x480 │ │ │ │ + vldr d12, [r2] │ │ │ │ + add.w r2, sp, #1160 @ 0x488 │ │ │ │ vnmls.f64 d7, d12, d11 │ │ │ │ vsub.f64 d12, d7, d1 │ │ │ │ vadd.f64 d1, d7, d1 │ │ │ │ - vstr d12, [r3] │ │ │ │ - add.w r3, sp, #1160 @ 0x488 │ │ │ │ - vldr d12, [sp, #656] @ 0x290 │ │ │ │ - vstr d1, [r3] │ │ │ │ - add.w r3, sp, #1264 @ 0x4f0 │ │ │ │ - vldr d1, [sp, #832] @ 0x340 │ │ │ │ + vstr d12, [r2] │ │ │ │ + add.w r2, sp, #1168 @ 0x490 │ │ │ │ + vstr d1, [r2] │ │ │ │ + add.w r2, sp, #1264 @ 0x4f0 │ │ │ │ + vldr d8, [sp, #600] @ 0x258 │ │ │ │ + vldr d12, [sp, #664] @ 0x298 │ │ │ │ + vldr d5, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d1, [sp, #840] @ 0x348 │ │ │ │ vadd.f64 d7, d12, d5 │ │ │ │ - vldr d12, [sp, #944] @ 0x3b0 │ │ │ │ + vldr d12, [sp, #952] @ 0x3b8 │ │ │ │ vadd.f64 d3, d8, d1 │ │ │ │ vadd.f64 d2, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1104 @ 0x450 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sp, #1064 @ 0x428 │ │ │ │ vadd.f64 d9, d7, d9 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1112 @ 0x458 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sp, #1072 @ 0x430 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, sp, #1256 @ 0x4e8 │ │ │ │ vadd.f64 d0, d7, d4 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1088 @ 0x440 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, sp, #1048 @ 0x418 │ │ │ │ + vldr d7, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d1, d9, d0 │ │ │ │ vsub.f64 d0, d0, d9 │ │ │ │ vadd.f64 d4, d7, d4 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1096 @ 0x448 │ │ │ │ - vldr d8, [r3] │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sp, #1056 @ 0x420 │ │ │ │ + vldr d8, [r2] │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vadd.f64 d8, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [sp, #640] @ 0x280 │ │ │ │ + vldr d7, [sp, #648] @ 0x288 │ │ │ │ vadd.f64 d5, d7, d12 │ │ │ │ - vldr d12, [sp, #664] @ 0x298 │ │ │ │ - vldr d7, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d12, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d7, [sp, #752] @ 0x2f0 │ │ │ │ vadd.f64 d9, d12, d7 │ │ │ │ vadd.f64 d7, d5, d9 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ vadd.f64 d9, d2, d8 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ - vstr d9, [r1] │ │ │ │ + vstr d9, [r5] │ │ │ │ vadd.f64 d9, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vstr d9, [r8] │ │ │ │ - vldr d8, [r6, #504] @ 0x1f8 │ │ │ │ - vldr d9, [r6, #496] @ 0x1f0 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + vldr d9, [r7, #496] @ 0x1f0 │ │ │ │ + vldr d8, [r7, #504] @ 0x1f8 │ │ │ │ vmul.f64 d1, d7, d8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ + vnmls.f64 d1, d2, d9 │ │ │ │ vmla.f64 d7, d2, d8 │ │ │ │ vsub.f64 d8, d5, d4 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ - vnmls.f64 d1, d2, d9 │ │ │ │ - vstr d1, [r3] │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d1, [r2] │ │ │ │ + ldr r2, [sp, #100] @ 0x64 │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d3, d0 │ │ │ │ - vldr d9, [r6, #760] @ 0x2f8 │ │ │ │ vadd.f64 d0, d3, d0 │ │ │ │ - vldr d1, [r6, #752] @ 0x2f0 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ + vldr d1, [r7, #752] @ 0x2f0 │ │ │ │ + vldr d9, [r7, #760] @ 0x2f8 │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ vnmls.f64 d2, d7, d1 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vmla.f64 d7, d8, d1 │ │ │ │ - vldr d1, [sp, #824] @ 0x338 │ │ │ │ - vldr d9, [sp, #600] @ 0x258 │ │ │ │ - vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - vldr d2, [sp, #728] @ 0x2d8 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vldr d3, [r6, #248] @ 0xf8 │ │ │ │ - vldr d4, [r6, #240] @ 0xf0 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #452] @ 0x1c4 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vldr d4, [r7, #240] @ 0xf0 │ │ │ │ + vldr d3, [r7, #248] @ 0xf8 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d5, d3 │ │ │ │ vnmls.f64 d7, d0, d4 │ │ │ │ vmul.f64 d0, d0, d3 │ │ │ │ vmla.f64 d0, d5, d4 │ │ │ │ - vldr d4, [sp, #952] @ 0x3b8 │ │ │ │ vmul.f64 d5, d6, d15 │ │ │ │ - vadd.f64 d12, d9, d4 │ │ │ │ - vmov.f64 d4, d11 │ │ │ │ + vstr d7, [r2] │ │ │ │ vnmls.f64 d5, d13, d11 │ │ │ │ vmul.f64 d13, d13, d15 │ │ │ │ - vstr d7, [r3] │ │ │ │ + ldr r2, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d2, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d1, [sp, #832] @ 0x340 │ │ │ │ + vmla.f64 d13, d6, d11 │ │ │ │ + vstr d0, [r2] │ │ │ │ + add.w r2, sp, #1576 @ 0x628 │ │ │ │ + vldr d9, [sp, #608] @ 0x260 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1560 @ 0x618 │ │ │ │ + vldr d4, [sp, #960] @ 0x3c0 │ │ │ │ vadd.f64 d7, d2, d1 │ │ │ │ - ldr r3, [sp, #520] @ 0x208 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ - vmla.f64 d13, d6, d4 │ │ │ │ - vldr d6, [sp, #840] @ 0x348 │ │ │ │ + vldr d8, [r2] │ │ │ │ + ldr r2, [sp, #372] @ 0x174 │ │ │ │ + vadd.f64 d12, d9, d4 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vstr d0, [r3] │ │ │ │ - add.w r3, sp, #1576 @ 0x628 │ │ │ │ - vldr d0, [sp, #816] @ 0x330 │ │ │ │ - vldr d9, [r6, #816] @ 0x330 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1560 @ 0x618 │ │ │ │ + vldr d6, [sp, #848] @ 0x350 │ │ │ │ + vmov.f64 d4, d11 │ │ │ │ + vldr d0, [sp, #824] @ 0x338 │ │ │ │ + vldr d9, [r7, #816] @ 0x330 │ │ │ │ vsub.f64 d10, d12, d7 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ - vldr d8, [r3] │ │ │ │ vmul.f64 d7, d3, d11 │ │ │ │ - ldr r3, [sp, #460] @ 0x1cc │ │ │ │ vmla.f64 d7, d8, d15 │ │ │ │ vsub.f64 d1, d5, d7 │ │ │ │ vadd.f64 d11, d5, d7 │ │ │ │ vmul.f64 d7, d3, d15 │ │ │ │ vnmls.f64 d7, d8, d4 │ │ │ │ vsub.f64 d3, d7, d13 │ │ │ │ vadd.f64 d7, d7, d13 │ │ │ │ - vldr d13, [sp, #648] @ 0x288 │ │ │ │ + vldr d13, [sp, #656] @ 0x290 │ │ │ │ vadd.f64 d5, d13, d6 │ │ │ │ - vldr d6, [sp, #720] @ 0x2d0 │ │ │ │ - vmov.f64 d13, d2 │ │ │ │ + vldr d6, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d8, d10, d3 │ │ │ │ + vmov.f64 d13, d2 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ vadd.f64 d4, d6, d0 │ │ │ │ - vldr d0, [r6, #824] @ 0x338 │ │ │ │ + vldr d0, [r7, #824] @ 0x338 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d6, d1 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vadd.f64 d8, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d12, d11 │ │ │ │ - vldr d0, [r6, #48] @ 0x30 │ │ │ │ - vldr d9, [r6, #56] @ 0x38 │ │ │ │ - ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d10, [sp, #952] @ 0x3b8 │ │ │ │ + vldr d0, [r7, #48] @ 0x30 │ │ │ │ + vldr d9, [r7, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vldr d9, [sp, #600] @ 0x258 │ │ │ │ - vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vldr d2, [r6, #312] @ 0x138 │ │ │ │ - vldr d1, [r6, #304] @ 0x130 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d1, [r7, #304] @ 0x130 │ │ │ │ + vldr d2, [r7, #312] @ 0x138 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d4, d6, d2 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d3, d2 │ │ │ │ - vldr d2, [sp, #728] @ 0x2d8 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr.w r3, [sp, #1656] @ 0x678 │ │ │ │ - vstr d6, [r3] │ │ │ │ + vmla.f64 d6, d3, d2 │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #512] @ 0x200 │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d12, d11 │ │ │ │ - vldr d3, [r6, #568] @ 0x238 │ │ │ │ - vsub.f64 d12, d9, d10 │ │ │ │ - vldr d4, [r6, #560] @ 0x230 │ │ │ │ - ldr r3, [sp, #476] @ 0x1dc │ │ │ │ + vldr d4, [r7, #560] @ 0x230 │ │ │ │ + vldr d3, [r7, #568] @ 0x238 │ │ │ │ + ldr r2, [sp, #388] @ 0x184 │ │ │ │ + vldr d9, [sp, #608] @ 0x260 │ │ │ │ vmul.f64 d7, d5, d3 │ │ │ │ - vldr d10, [sp, #816] @ 0x330 │ │ │ │ - vldr d9, [sp, #824] @ 0x338 │ │ │ │ + vldr d2, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d10, [sp, #960] @ 0x3c0 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ + vsub.f64 d12, d9, d10 │ │ │ │ + vldr d10, [sp, #824] @ 0x338 │ │ │ │ vmla.f64 d6, d5, d4 │ │ │ │ - vldr d4, [pc, #60] @ 74130 │ │ │ │ - vldr d5, [sp, #648] @ 0x288 │ │ │ │ - vstr d7, [r3] │ │ │ │ - add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vldr d6, [sp, #720] @ 0x2d0 │ │ │ │ - vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1568 @ 0x620 │ │ │ │ - ldr r4, [sp, #508] @ 0x1fc │ │ │ │ + vldr d4, [pc, #60] @ 799f0 │ │ │ │ + vldr d5, [sp, #656] @ 0x290 │ │ │ │ + vldr d9, [sp, #832] @ 0x340 │ │ │ │ + vstr d7, [r2] │ │ │ │ + ldr r2, [sp, #524] @ 0x20c │ │ │ │ + vstr d6, [r2] │ │ │ │ + add.w r2, sp, #1208 @ 0x4b8 │ │ │ │ + vldr d6, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d0, [r2] │ │ │ │ + add.w r2, sp, #1568 @ 0x620 │ │ │ │ + vldr d8, [r2] │ │ │ │ + add.w r2, sp, #1552 @ 0x610 │ │ │ │ vsub.f64 d7, d10, d6 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1552 @ 0x610 │ │ │ │ + vldr d3, [r2] │ │ │ │ vmul.f64 d6, d0, d4 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - b.n 74148 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ + b.n 79a08 │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - add r1, pc, #652 @ (adr r1, 743c8 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 79c88 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - vldr d3, [r3] │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ vnmls.f64 d6, d14, d15 │ │ │ │ vmul.f64 d14, d14, d4 │ │ │ │ - vmla.f64 d14, d0, d15 │ │ │ │ - vldr d0, [r6, #952] @ 0x3b8 │ │ │ │ vsub.f64 d10, d12, d7 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ vmul.f64 d7, d8, d15 │ │ │ │ + vmla.f64 d14, d0, d15 │ │ │ │ + vldr d0, [r7, #952] @ 0x3b8 │ │ │ │ vmla.f64 d7, d3, d4 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vmul.f64 d6, d8, d4 │ │ │ │ - vldr d4, [sp, #840] @ 0x348 │ │ │ │ + vldr d4, [sp, #848] @ 0x350 │ │ │ │ + vnmls.f64 d6, d3, d15 │ │ │ │ vsub.f64 d7, d5, d4 │ │ │ │ vsub.f64 d4, d2, d9 │ │ │ │ - vnmls.f64 d6, d3, d15 │ │ │ │ - vldr d9, [r6, #944] @ 0x3b0 │ │ │ │ + vldr d9, [r7, #944] @ 0x3b0 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vsub.f64 d5, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d3, d6, d14 │ │ │ │ vadd.f64 d6, d6, d14 │ │ │ │ - vsub.f64 d4, d5, d1 │ │ │ │ - vadd.f64 d5, d1, d5 │ │ │ │ + vsub.f64 d5, d7, d4 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d8, d10, d3 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ + vsub.f64 d4, d5, d1 │ │ │ │ + vadd.f64 d5, d1, d5 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d2, [r4] │ │ │ │ - ldr r4, [sp, #560] @ 0x230 │ │ │ │ - ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #492] @ 0x1ec │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d12, d11 │ │ │ │ - vldr d9, [r6, #184] @ 0xb8 │ │ │ │ - vldr d0, [r6, #176] @ 0xb0 │ │ │ │ - ldr r4, [sp, #552] @ 0x228 │ │ │ │ + vldr d0, [r7, #176] @ 0xb0 │ │ │ │ + vldr d9, [r7, #184] @ 0xb8 │ │ │ │ + ldr r2, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vldr d8, [sp, #592] @ 0x250 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d4, [r4] │ │ │ │ - vldr d2, [r6, #440] @ 0x1b8 │ │ │ │ - vldr d1, [r6, #432] @ 0x1b0 │ │ │ │ - ldr r3, [sp, #484] @ 0x1e4 │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d1, [r7, #432] @ 0x1b0 │ │ │ │ + vldr d2, [r7, #440] @ 0x1b8 │ │ │ │ + ldr r2, [sp, #396] @ 0x18c │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ - vldr d2, [sp, #744] @ 0x2e8 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vldr d1, [sp, #832] @ 0x340 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #528] @ 0x210 │ │ │ │ - vstr d5, [r3] │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d5, [r2] │ │ │ │ vsub.f64 d5, d12, d11 │ │ │ │ - vldr d3, [r6, #696] @ 0x2b8 │ │ │ │ - vldr d4, [r6, #688] @ 0x2b0 │ │ │ │ - ldr r3, [sp, #492] @ 0x1ec │ │ │ │ + vldr d4, [r7, #688] @ 0x2b0 │ │ │ │ + vldr d3, [r7, #696] @ 0x2b8 │ │ │ │ + ldr r2, [sp, #404] @ 0x194 │ │ │ │ + vldr d8, [sp, #600] @ 0x258 │ │ │ │ vmul.f64 d6, d7, d3 │ │ │ │ + vldr d2, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d1, [sp, #840] @ 0x348 │ │ │ │ vnmls.f64 d6, d5, d4 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ - vstr d6, [r3] │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d8, d1 │ │ │ │ - ldr r3, [sp, #536] @ 0x218 │ │ │ │ - vldr d8, [sp, #664] @ 0x298 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1616 @ 0x650 │ │ │ │ + ldr r2, [sp, #484] @ 0x1e4 │ │ │ │ + vldr d8, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d5, [r2] │ │ │ │ + add.w r2, sp, #1616 @ 0x650 │ │ │ │ + vldr d9, [r7, #624] @ 0x270 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1624 @ 0x658 │ │ │ │ vsub.f64 d12, d2, d8 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1624 @ 0x658 │ │ │ │ + vldr d8, [r2] │ │ │ │ + add.w r2, sp, #1480 @ 0x5c8 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, sp, #1472 @ 0x5c0 │ │ │ │ + vldr d1, [r2] │ │ │ │ vadd.f64 d10, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1480 @ 0x5c8 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1472 @ 0x5c0 │ │ │ │ vadd.f64 d6, d3, d8 │ │ │ │ vsub.f64 d5, d3, d8 │ │ │ │ - vldr d8, [sp, #944] @ 0x3b0 │ │ │ │ - vldr d1, [r3] │ │ │ │ + vldr d0, [r7, #632] @ 0x278 │ │ │ │ + vldr d8, [sp, #952] @ 0x3b8 │ │ │ │ vsub.f64 d7, d4, d1 │ │ │ │ + ldr r2, [sp, #148] @ 0x94 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d6, [sp, #744] @ 0x2e8 │ │ │ │ vmul.f64 d11, d7, d13 │ │ │ │ vadd.f64 d7, d1, d4 │ │ │ │ vmul.f64 d2, d2, d13 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #640] @ 0x280 │ │ │ │ + vldr d7, [sp, #648] @ 0x288 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vldr d13, [sp, #656] @ 0x290 │ │ │ │ + vldr d13, [sp, #664] @ 0x298 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ - vldr d9, [r6, #624] @ 0x270 │ │ │ │ - vldr d0, [r6, #632] @ 0x278 │ │ │ │ vsub.f64 d3, d13, d6 │ │ │ │ vsub.f64 d8, d10, d4 │ │ │ │ - ldr r4, [sp, #156] @ 0x9c │ │ │ │ vadd.f64 d4, d10, d4 │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ - vldr d10, [sp, #904] @ 0x388 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d14, [sp, #792] @ 0x318 │ │ │ │ - vldr d13, [sp, #632] @ 0x278 │ │ │ │ vsub.f64 d3, d6, d2 │ │ │ │ vadd.f64 d6, d2, d6 │ │ │ │ vmul.f64 d1, d3, d0 │ │ │ │ vmul.f64 d3, d3, d9 │ │ │ │ - vmla.f64 d3, d8, d0 │ │ │ │ vnmls.f64 d1, d8, d9 │ │ │ │ + vmla.f64 d3, d8, d0 │ │ │ │ vadd.f64 d8, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d1, [r4] │ │ │ │ - ldr r4, [sp, #152] @ 0x98 │ │ │ │ - vstr d3, [r4] │ │ │ │ + vstr d1, [r2] │ │ │ │ + ldr r2, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d3, [r2] │ │ │ │ vadd.f64 d3, d12, d11 │ │ │ │ - vldr d9, [r6, #376] @ 0x178 │ │ │ │ - vldr d0, [r6, #368] @ 0x170 │ │ │ │ - ldr r4, [sp, #132] @ 0x84 │ │ │ │ + vldr d0, [r7, #368] @ 0x170 │ │ │ │ + vldr d9, [r7, #376] @ 0x178 │ │ │ │ + ldr r2, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d1, d8, d9 │ │ │ │ vnmls.f64 d1, d3, d0 │ │ │ │ vmul.f64 d3, d3, d9 │ │ │ │ vmla.f64 d3, d8, d0 │ │ │ │ - vldr d9, [sp, #616] @ 0x268 │ │ │ │ - vldr d8, [sp, #784] @ 0x310 │ │ │ │ - vstr d1, [r3] │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vldr d2, [r6, #120] @ 0x78 │ │ │ │ - vldr d1, [r6, #112] @ 0x70 │ │ │ │ - ldr r3, [sp, #124] @ 0x7c │ │ │ │ + vstr d1, [r2] │ │ │ │ + ldr r2, [sp, #460] @ 0x1cc │ │ │ │ + vstr d3, [r2] │ │ │ │ + vldr d1, [r7, #112] @ 0x70 │ │ │ │ + vldr d2, [r7, #120] @ 0x78 │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ + vldr d9, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d3, d6, d2 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d4, d2 │ │ │ │ - vldr d2, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d13, [sp, #640] @ 0x280 │ │ │ │ + vldr d14, [sp, #800] @ 0x320 │ │ │ │ + vldr d10, [sp, #912] @ 0x390 │ │ │ │ vnmls.f64 d3, d4, d1 │ │ │ │ - vldr d1, [sp, #888] @ 0x378 │ │ │ │ - vstr d3, [r4] │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vmla.f64 d6, d4, d2 │ │ │ │ + vldr d2, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d8, [sp, #792] @ 0x318 │ │ │ │ + vldr d1, [sp, #896] @ 0x380 │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #468] @ 0x1d4 │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d12, d11 │ │ │ │ - vldr d3, [r6, #888] @ 0x378 │ │ │ │ vadd.f64 d12, d2, d14 │ │ │ │ - vldr d4, [r6, #880] @ 0x370 │ │ │ │ - vldr d14, [pc, #-600] @ 74138 │ │ │ │ + vldr d4, [r7, #880] @ 0x370 │ │ │ │ + vldr d3, [r7, #888] @ 0x378 │ │ │ │ + ldr r2, [sp, #124] @ 0x7c │ │ │ │ + vldr d14, [pc, #-600] @ 799f8 │ │ │ │ vmul.f64 d5, d7, d3 │ │ │ │ vnmls.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ - vldr d4, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d4, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #464] @ 0x1d0 │ │ │ │ vadd.f64 d11, d4, d8 │ │ │ │ - vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #120] @ 0x78 │ │ │ │ - vstr d6, [r3] │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d9, d10 │ │ │ │ - vldr d8, [sp, #968] @ 0x3c8 │ │ │ │ - add.w r3, sp, #1136 @ 0x470 │ │ │ │ - vldr d2, [sp, #1016] @ 0x3f8 │ │ │ │ - vldr d0, [r6, #856] @ 0x358 │ │ │ │ + add.w r2, sp, #1104 @ 0x450 │ │ │ │ + vldr d9, [r7, #848] @ 0x350 │ │ │ │ + vldr d8, [r2] │ │ │ │ + add.w r2, sp, #1120 @ 0x460 │ │ │ │ + vldr d0, [r7, #856] @ 0x358 │ │ │ │ vsub.f64 d10, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ vadd.f64 d6, d13, d1 │ │ │ │ - vldr d13, [sp, #1008] @ 0x3f0 │ │ │ │ - vldr d9, [r6, #848] @ 0x350 │ │ │ │ - ldr r4, [sp, #412] @ 0x19c │ │ │ │ + vldr d13, [r2] │ │ │ │ + add.w r2, sp, #1080 @ 0x438 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, sp, #1128 @ 0x468 │ │ │ │ vadd.f64 d5, d8, d13 │ │ │ │ - vldr d13, [r3] │ │ │ │ - add.w r3, sp, #1144 @ 0x478 │ │ │ │ + vldr d13, [r2] │ │ │ │ + add.w r2, sp, #1152 @ 0x480 │ │ │ │ vsub.f64 d1, d6, d11 │ │ │ │ vadd.f64 d11, d6, d11 │ │ │ │ + vldr d8, [r2] │ │ │ │ + add.w r2, sp, #1192 @ 0x4a8 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1024 @ 0x400 │ │ │ │ vadd.f64 d7, d2, d13 │ │ │ │ - vldr d13, [pc, #-696] @ 74140 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ + vldr d13, [pc, #-720] @ 79a00 │ │ │ │ + vadd.f64 d4, d8, d3 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1296 @ 0x510 │ │ │ │ + vldr d2, [r2] │ │ │ │ vmul.f64 d6, d7, d13 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vmla.f64 d7, d5, d13 │ │ │ │ - vadd.f64 d4, d8, d3 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1296 @ 0x510 │ │ │ │ + ldr r2, [sp, #368] @ 0x170 │ │ │ │ vnmls.f64 d6, d5, d14 │ │ │ │ - vldr d2, [r3] │ │ │ │ - ldr r3, [sp, #448] @ 0x1c0 │ │ │ │ + vmla.f64 d7, d5, d13 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vmul.f64 d5, d3, d13 │ │ │ │ vmla.f64 d5, d4, d14 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ vnmls.f64 d4, d3, d14 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ @@ -128840,2641 +131658,2662 @@ │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d8, d10, d3 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ vsub.f64 d4, d1, d5 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vadd.f64 d8, d11, d6 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #340] @ 0x154 │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d12, d7 │ │ │ │ - vldr d9, [r6, #88] @ 0x58 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - vldr d0, [r6, #80] @ 0x50 │ │ │ │ - ldr r3, [sp, #360] @ 0x168 │ │ │ │ + vldr d0, [r7, #80] @ 0x50 │ │ │ │ + vldr d9, [r7, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #292] @ 0x124 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ - ldr r4, [sp, #356] @ 0x164 │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d4, [r4] │ │ │ │ - vldr d2, [r6, #344] @ 0x158 │ │ │ │ - vldr d1, [r6, #336] @ 0x150 │ │ │ │ - ldr r4, [sp, #400] @ 0x190 │ │ │ │ + vldr d0, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #560] @ 0x230 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d1, [r7, #336] @ 0x150 │ │ │ │ + vldr d2, [r7, #344] @ 0x158 │ │ │ │ + ldr r2, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ - ldr r3, [sp, #384] @ 0x180 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #396] @ 0x18c │ │ │ │ - vstr d5, [r4] │ │ │ │ - vldr d3, [r6, #600] @ 0x258 │ │ │ │ - vldr d4, [r6, #592] @ 0x250 │ │ │ │ - ldr r4, [sp, #380] @ 0x17c │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ + vldr d1, [sp, #768] @ 0x300 │ │ │ │ + vldr d2, [sp, #888] @ 0x378 │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #324] @ 0x144 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d4, [r7, #592] @ 0x250 │ │ │ │ + vldr d3, [r7, #600] @ 0x258 │ │ │ │ + ldr r2, [sp, #316] @ 0x13c │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vldr d3, [sp, #1016] @ 0x3f8 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vldr d6, [sp, #608] @ 0x260 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1168 @ 0x490 │ │ │ │ - vldr d0, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d7, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d2, [sp, #880] @ 0x370 │ │ │ │ - vldr d5, [sp, #624] @ 0x270 │ │ │ │ - vsub.f64 d12, d0, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1072 @ 0x430 │ │ │ │ + vldr d6, [sp, #616] @ 0x268 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vldr d2, [sp, #896] @ 0x380 │ │ │ │ - vldr d1, [sp, #760] @ 0x2f8 │ │ │ │ - vsub.f64 d7, d3, d7 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1288 @ 0x508 │ │ │ │ + vldr d5, [sp, #632] @ 0x278 │ │ │ │ + vldr d2, [sp, #904] @ 0x388 │ │ │ │ + vstr d7, [r2] │ │ │ │ + add.w r2, sp, #1176 @ 0x498 │ │ │ │ + vldr d7, [sp, #680] @ 0x2a8 │ │ │ │ + vsub.f64 d12, d0, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sp, #1144 @ 0x478 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sp, #1288 @ 0x508 │ │ │ │ + vldr d8, [r2] │ │ │ │ + add.w r2, sp, #1112 @ 0x458 │ │ │ │ vadd.f64 d10, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ vsub.f64 d6, d5, d2 │ │ │ │ - vldr d5, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1080 @ 0x438 │ │ │ │ - vldr d3, [sp, #1000] @ 0x3e8 │ │ │ │ - vsub.f64 d11, d5, d1 │ │ │ │ - vldr d0, [r6, #664] @ 0x298 │ │ │ │ + vldr d5, [sp, #688] @ 0x2b0 │ │ │ │ + vsub.f64 d7, d3, d7 │ │ │ │ + vldr d3, [sp, #976] @ 0x3d0 │ │ │ │ vsub.f64 d4, d9, d8 │ │ │ │ - vldr d9, [sp, #992] @ 0x3e0 │ │ │ │ - vldr d8, [r3] │ │ │ │ - ldr r4, [sp, #248] @ 0xf8 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sp, #1040 @ 0x410 │ │ │ │ + vsub.f64 d11, d5, d1 │ │ │ │ vadd.f64 d1, d6, d11 │ │ │ │ vsub.f64 d11, d6, d11 │ │ │ │ vmul.f64 d6, d4, d14 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vmla.f64 d4, d7, d14 │ │ │ │ - ldr r3, [sp, #252] @ 0xfc │ │ │ │ vnmls.f64 d6, d7, d13 │ │ │ │ + vmla.f64 d4, d7, d14 │ │ │ │ vsub.f64 d7, d3, d9 │ │ │ │ - vldr d3, [sp, #960] @ 0x3c0 │ │ │ │ - vldr d9, [r6, #656] @ 0x290 │ │ │ │ + vldr d3, [sp, #968] @ 0x3c8 │ │ │ │ + vldr d8, [r2] │ │ │ │ + vldr d9, [r7, #656] @ 0x290 │ │ │ │ + vldr d0, [r7, #664] @ 0x298 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ + ldr r2, [sp, #212] @ 0xd4 │ │ │ │ vmul.f64 d5, d3, d14 │ │ │ │ vmla.f64 d5, d7, d13 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vnmls.f64 d7, d3, d13 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d8, d10, d3 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ vsub.f64 d4, d1, d5 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vadd.f64 d8, d11, d6 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ - vstr d2, [r3] │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d12, d7 │ │ │ │ - vldr d9, [r6, #408] @ 0x198 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - vldr d0, [r6, #400] @ 0x190 │ │ │ │ - ldr r4, [sp, #268] @ 0x10c │ │ │ │ + vldr d0, [r7, #400] @ 0x190 │ │ │ │ + vldr d9, [r7, #408] @ 0x198 │ │ │ │ + ldr r2, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vstr d2, [r4] │ │ │ │ - ldr r4, [sp, #264] @ 0x108 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vldr d2, [r6, #152] @ 0x98 │ │ │ │ - vldr d1, [r6, #144] @ 0x90 │ │ │ │ - ldr r4, [sp, #228] @ 0xe4 │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #220] @ 0xdc │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d1, [r7, #144] @ 0x90 │ │ │ │ + vldr d2, [r7, #152] @ 0x98 │ │ │ │ + ldr r2, [sp, #188] @ 0xbc │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #224] @ 0xe0 │ │ │ │ - vldr d2, [sp, #880] @ 0x370 │ │ │ │ - vldr d1, [sp, #760] @ 0x2f8 │ │ │ │ - vldr d0, [sp, #752] @ 0x2f0 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vldr d3, [r6, #920] @ 0x398 │ │ │ │ - vldr d4, [r6, #912] @ 0x390 │ │ │ │ - ldr r4, [sp, #320] @ 0x140 │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ + vldr d1, [sp, #768] @ 0x300 │ │ │ │ + vldr d2, [sp, #888] @ 0x378 │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #192] @ 0xc0 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d4, [r7, #912] @ 0x390 │ │ │ │ + vldr d3, [r7, #920] @ 0x398 │ │ │ │ + ldr r2, [sp, #236] @ 0xec │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - vldr d6, [sp, #608] @ 0x260 │ │ │ │ - vldr d3, [sp, #960] @ 0x3c0 │ │ │ │ + vldr d6, [sp, #616] @ 0x268 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vldr d2, [sp, #896] @ 0x380 │ │ │ │ - vstr d5, [r4] │ │ │ │ - ldr r4, [sp, #232] @ 0xe8 │ │ │ │ - vldr d5, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vldr d5, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d2, [sp, #904] @ 0x388 │ │ │ │ + vstr d7, [r2] │ │ │ │ + add.w r2, sp, #1176 @ 0x498 │ │ │ │ vadd.f64 d12, d5, d1 │ │ │ │ - vldr d7, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d5, [sp, #624] @ 0x270 │ │ │ │ - ldr r4, [sp, #212] @ 0xd4 │ │ │ │ - vadd.f64 d11, d7, d0 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, sp, #1168 @ 0x490 │ │ │ │ + vldr d5, [sp, #632] @ 0x278 │ │ │ │ + vldr d7, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d0, [sp, #760] @ 0x2f8 │ │ │ │ vadd.f64 d10, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ + vldr d3, [sp, #968] @ 0x3c8 │ │ │ │ vadd.f64 d6, d5, d2 │ │ │ │ - vldr d5, [pc, #980] @ 74a78 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1072 @ 0x430 │ │ │ │ - vldr d0, [pc, #976] @ 74a80 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, sp, #1144 @ 0x478 │ │ │ │ + vadd.f64 d11, d7, d0 │ │ │ │ + vldr d7, [sp, #1016] @ 0x3f8 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sp, #1288 @ 0x508 │ │ │ │ + vldr d0, [pc, #984] @ 7a350 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, sp, #1112 @ 0x458 │ │ │ │ vadd.f64 d1, d6, d11 │ │ │ │ vsub.f64 d11, d6, d11 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1288 @ 0x508 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1080 @ 0x438 │ │ │ │ + vldr d5, [pc, #968] @ 7a358 │ │ │ │ vadd.f64 d4, d9, d2 │ │ │ │ - vldr d2, [sp, #1000] @ 0x3e8 │ │ │ │ - vldr d9, [sp, #992] @ 0x3e0 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sp, #1040 @ 0x410 │ │ │ │ + vldr d2, [sp, #976] @ 0x3d0 │ │ │ │ vmul.f64 d6, d4, d5 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - vmla.f64 d4, d7, d5 │ │ │ │ vnmls.f64 d6, d7, d0 │ │ │ │ + vmla.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d2, d9 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1136 @ 0x470 │ │ │ │ - vldr d9, [r6, #528] @ 0x210 │ │ │ │ + vldr d2, [r2] │ │ │ │ + vldr d9, [r7, #528] @ 0x210 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vmov.f64 d2, d5 │ │ │ │ vmul.f64 d5, d3, d5 │ │ │ │ vmla.f64 d5, d7, d0 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vnmls.f64 d7, d3, d0 │ │ │ │ - vldr d0, [r6, #536] @ 0x218 │ │ │ │ + vldr d0, [r7, #536] @ 0x218 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d8, d10, d3 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ vsub.f64 d4, d1, d5 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vadd.f64 d8, d11, d6 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vstr d4, [r0] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #592] @ 0x250 │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d12, d7 │ │ │ │ - vldr d9, [r6, #280] @ 0x118 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - vldr d0, [r6, #272] @ 0x110 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ + vldr d0, [r7, #272] @ 0x110 │ │ │ │ + vldr d9, [r7, #280] @ 0x118 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vldr d0, [pc, #776] @ 74a80 │ │ │ │ - vstr d2, [r4] │ │ │ │ - ldr r4, [sp, #584] @ 0x248 │ │ │ │ - ldr r0, [sp, #168] @ 0xa8 │ │ │ │ - vldr d9, [sp, #616] @ 0x268 │ │ │ │ - vldr d10, [sp, #904] @ 0x388 │ │ │ │ - vstr d4, [r4] │ │ │ │ - vldr d2, [r6, #24] │ │ │ │ - vldr d1, [r6, #16] │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ + vldr d0, [pc, #780] @ 7a350 │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d1, [r7, #16] │ │ │ │ + vldr d2, [r7, #24] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ - vldr d2, [pc, #720] @ 74a78 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vldr d1, [sp, #784] @ 0x310 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vstr d5, [r4] │ │ │ │ - vldr d3, [r6, #792] @ 0x318 │ │ │ │ - vldr d4, [r6, #784] @ 0x310 │ │ │ │ - ldr r4, [sp, #176] @ 0xb0 │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ + vldr d2, [pc, #748] @ 7a358 │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d4, [r7, #784] @ 0x310 │ │ │ │ + vldr d3, [r7, #792] @ 0x318 │ │ │ │ + ldr r2, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - ldr r0, [sp, #220] @ 0xdc │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - vldr d4, [sp, #696] @ 0x2b8 │ │ │ │ - vsub.f64 d6, d9, d10 │ │ │ │ - vldr d3, [sp, #1008] @ 0x3f0 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ + vldr d9, [sp, #624] @ 0x270 │ │ │ │ + vldr d4, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d7, [r2] │ │ │ │ + add.w r2, sp, #1104 @ 0x450 │ │ │ │ + vldr d7, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d1, [sp, #792] @ 0x318 │ │ │ │ + vldr d10, [sp, #912] @ 0x390 │ │ │ │ vsub.f64 d12, d1, d4 │ │ │ │ - vldr d4, [sp, #792] @ 0x318 │ │ │ │ - vldr d1, [sp, #888] @ 0x378 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vldr d4, [sp, #800] @ 0x320 │ │ │ │ + vsub.f64 d6, d9, d10 │ │ │ │ + vldr d1, [sp, #896] @ 0x380 │ │ │ │ + vsub.f64 d11, d7, d4 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, sp, #1120 @ 0x460 │ │ │ │ vsub.f64 d10, d6, d12 │ │ │ │ - vstr d7, [r4] │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - vldr d7, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d6, [sp, #632] @ 0x278 │ │ │ │ - vsub.f64 d11, d7, d4 │ │ │ │ - vldr d4, [sp, #968] @ 0x3c8 │ │ │ │ + vldr d6, [sp, #640] @ 0x280 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1080 @ 0x438 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vsub.f64 d5, d4, d3 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1144 @ 0x478 │ │ │ │ vsub.f64 d1, d6, d11 │ │ │ │ vadd.f64 d11, d6, d11 │ │ │ │ - vldr d6, [sp, #1016] @ 0x3f8 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, sp, #1128 @ 0x468 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, sp, #1152 @ 0x480 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sp, #1192 @ 0x4a8 │ │ │ │ vsub.f64 d7, d6, d4 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1296 @ 0x510 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, sp, #1024 @ 0x400 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1296 @ 0x510 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ + vldr d9, [r2] │ │ │ │ vmul.f64 d6, d7, d0 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d9, [r3] │ │ │ │ - vmla.f64 d7, d5, d0 │ │ │ │ - add.w r3, sp, #1360 @ 0x550 │ │ │ │ + ldr r2, [sp, #276] @ 0x114 │ │ │ │ vnmls.f64 d6, d5, d2 │ │ │ │ vsub.f64 d3, d3, d9 │ │ │ │ - vldr d9, [r6, #976] @ 0x3d0 │ │ │ │ + vmla.f64 d7, d5, d0 │ │ │ │ + vldr d9, [r7, #976] @ 0x3d0 │ │ │ │ vmul.f64 d5, d3, d0 │ │ │ │ vmla.f64 d5, d4, d2 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - vldr d0, [r6, #984] @ 0x3d8 │ │ │ │ - ldr r0, [sp, #340] @ 0x154 │ │ │ │ - ldr r4, [sp, #312] @ 0x138 │ │ │ │ + vldr d0, [r7, #984] @ 0x3d8 │ │ │ │ vnmls.f64 d4, d3, d2 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d8, d10, d3 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ vsub.f64 d4, d1, d5 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vadd.f64 d8, d11, d6 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ - vstr d2, [r0] │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #536] @ 0x218 │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d12, d7 │ │ │ │ - vldr d9, [r6, #216] @ 0xd8 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - vldr d0, [r6, #208] @ 0xd0 │ │ │ │ - ldr r0, [sp, #324] @ 0x144 │ │ │ │ + vldr d0, [r7, #208] @ 0xd0 │ │ │ │ + vldr d9, [r7, #216] @ 0xd8 │ │ │ │ + ldr r2, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1376 @ 0x560 │ │ │ │ - vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1456 @ 0x5b0 │ │ │ │ - vstr d2, [r0] │ │ │ │ - ldr r0, [sp, #296] @ 0x128 │ │ │ │ - vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1440 @ 0x5a0 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d2, [r6, #472] @ 0x1d8 │ │ │ │ - vldr d1, [r6, #464] @ 0x1d0 │ │ │ │ - ldr r0, [sp, #304] @ 0x130 │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #528] @ 0x210 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d1, [r7, #464] @ 0x1d0 │ │ │ │ + vldr d2, [r7, #472] @ 0x1d8 │ │ │ │ + ldr r2, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ - vldr d8, [r3] │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - add.w r3, sp, #1424 @ 0x590 │ │ │ │ + vnmls.f64 d4, d3, d1 │ │ │ │ vmla.f64 d5, d3, d2 │ │ │ │ vmov.f64 d2, d14 │ │ │ │ - vnmls.f64 d4, d3, d1 │ │ │ │ - vldr d1, [r3] │ │ │ │ - add.w r3, sp, #1400 @ 0x578 │ │ │ │ - vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1648 @ 0x670 │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #280] @ 0x118 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vldr d3, [r6, #728] @ 0x2d8 │ │ │ │ - vldr d4, [r6, #720] @ 0x2d0 │ │ │ │ - ldr r0, [sp, #352] @ 0x160 │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d4, [r7, #720] @ 0x2d0 │ │ │ │ + vldr d3, [r7, #728] @ 0x2d8 │ │ │ │ + ldr r2, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - vmul.f64 d3, d1, d13 │ │ │ │ - vmla.f64 d3, d11, d14 │ │ │ │ - vldr d4, [sp, #912] @ 0x390 │ │ │ │ + vldr d4, [sp, #920] @ 0x398 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #284] @ 0x11c │ │ │ │ + vstr d7, [r2] │ │ │ │ + add.w r2, sp, #1360 @ 0x550 │ │ │ │ + vldr d7, [sp, #936] @ 0x3a8 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sp, #1376 @ 0x560 │ │ │ │ + vldr d10, [r2] │ │ │ │ + add.w r2, sp, #1456 @ 0x5b0 │ │ │ │ + vldr d0, [r2] │ │ │ │ + add.w r2, sp, #1440 @ 0x5a0 │ │ │ │ + vldr d8, [r2] │ │ │ │ + add.w r2, sp, #1424 @ 0x590 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ - vstr d5, [r0] │ │ │ │ - ldr r0, [sp, #336] @ 0x150 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vldr d7, [sp, #928] @ 0x3a0 │ │ │ │ + vldr d1, [r2] │ │ │ │ + add.w r2, sp, #1400 @ 0x578 │ │ │ │ vadd.f64 d6, d10, d7 │ │ │ │ + vldr d11, [r2] │ │ │ │ vmul.f64 d7, d0, d14 │ │ │ │ + add.w r2, sp, #1648 @ 0x670 │ │ │ │ + vmul.f64 d3, d1, d13 │ │ │ │ vnmls.f64 d7, d8, d13 │ │ │ │ + vmla.f64 d3, d11, d14 │ │ │ │ vsub.f64 d5, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ vsub.f64 d12, d6, d7 │ │ │ │ vadd.f64 d14, d4, d5 │ │ │ │ + vldr d4, [sp, #920] @ 0x398 │ │ │ │ vstr d3, [sp] │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vmul.f64 d7, d1, d2 │ │ │ │ - vstr d3, [sp, #24] │ │ │ │ - vmul.f64 d3, d8, d2 │ │ │ │ - vmla.f64 d3, d0, d13 │ │ │ │ - vnmls.f64 d7, d11, d13 │ │ │ │ - vldr d6, [sp, #928] @ 0x3a0 │ │ │ │ - vldr d4, [sp, #912] @ 0x390 │ │ │ │ - vldr d8, [sp, #976] @ 0x3d0 │ │ │ │ - ldr r0, [sp, #576] @ 0x240 │ │ │ │ + vldr d6, [sp, #936] @ 0x3a8 │ │ │ │ vadd.f64 d5, d9, d4 │ │ │ │ + vnmls.f64 d7, d11, d13 │ │ │ │ + vstr d3, [sp, #8] │ │ │ │ + vmul.f64 d3, d8, d2 │ │ │ │ vsub.f64 d6, d10, d6 │ │ │ │ - vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ - ldr r4, [sp, #240] @ 0xf0 │ │ │ │ + vldr d10, [r2] │ │ │ │ + add.w r2, sp, #1224 @ 0x4c8 │ │ │ │ + vldr d8, [sp, #984] @ 0x3d8 │ │ │ │ + vmla.f64 d3, d0, d13 │ │ │ │ vsub.f64 d4, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vsub.f64 d9, d6, d4 │ │ │ │ vadd.f64 d13, d6, d4 │ │ │ │ - vsub.f64 d1, d5, d7 │ │ │ │ vadd.f64 d11, d5, d7 │ │ │ │ - vldr d5, [pc, #180] @ 74aa8 │ │ │ │ - vstr d9, [sp, #48] @ 0x30 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ - vstr d11, [sp, #56] @ 0x38 │ │ │ │ - vldr d11, [sp, #984] @ 0x3d8 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1152 @ 0x480 │ │ │ │ + vsub.f64 d1, d5, d7 │ │ │ │ + vldr d5, [pc, #184] @ 7a380 │ │ │ │ + vstr d9, [sp, #16] │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sp, #1032 @ 0x408 │ │ │ │ + vstr d11, [sp, #24] │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, sp, #1160 @ 0x488 │ │ │ │ + vldr d11, [sp, #992] @ 0x3e0 │ │ │ │ vsub.f64 d6, d10, d9 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1520 @ 0x5f0 │ │ │ │ + vldr d9, [r2] │ │ │ │ + add.w r2, sp, #1520 @ 0x5f0 │ │ │ │ + vldr d0, [r2] │ │ │ │ + add.w r2, sp, #1536 @ 0x600 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, sp, #1224 @ 0x4c8 │ │ │ │ vsub.f64 d7, d3, d9 │ │ │ │ - vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1536 @ 0x600 │ │ │ │ - vldr d9, [pc, #132] @ 74ab0 │ │ │ │ + vldr d9, [pc, #128] @ 7a388 │ │ │ │ vsub.f64 d3, d8, d11 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ vmul.f64 d4, d7, d5 │ │ │ │ - vldr d2, [r3] │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ - vmla.f64 d7, d6, d5 │ │ │ │ - vmul.f64 d5, d3, d5 │ │ │ │ vnmls.f64 d4, d6, d9 │ │ │ │ + vmla.f64 d7, d6, d5 │ │ │ │ vsub.f64 d6, d0, d2 │ │ │ │ - vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ + vmul.f64 d5, d3, d5 │ │ │ │ vmla.f64 d5, d6, d9 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vldr d8, [sp, #976] @ 0x3d0 │ │ │ │ vnmls.f64 d6, d3, d9 │ │ │ │ - vldr d9, [sp, #984] @ 0x3d8 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ - b.n 74ab8 │ │ │ │ - nop │ │ │ │ - add r6, pc, #44 @ (adr r6, 74aa8 ) │ │ │ │ - subs r4, #105 @ 0x69 │ │ │ │ - ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ + b.n 7a390 │ │ │ │ + nop.w │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ + add r6, pc, #44 @ (adr r6, 7a388 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ @ instruction: 0xf63b3806 │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ pop {r0, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf18038b2 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 74d30 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 7a608 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ - vsub.f64 d4, d4, d5 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vstr d4, [sp, #72] @ 0x48 │ │ │ │ - vstr d7, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d7, d10, d11 │ │ │ │ - vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1152 @ 0x480 │ │ │ │ - vldr d10, [pc, #-84] @ 74a88 │ │ │ │ - vldr d4, [r3] │ │ │ │ + vmov.f64 d4, d10 │ │ │ │ + vldr d11, [r2] │ │ │ │ + add.w r2, sp, #1032 @ 0x408 │ │ │ │ + vldr d10, [pc, #-64] @ 7a360 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d8, [sp, #984] @ 0x3d8 │ │ │ │ + vadd.f64 d7, d4, d11 │ │ │ │ + vldr d11, [r2] │ │ │ │ + add.w r2, sp, #1160 @ 0x488 │ │ │ │ + vldr d4, [r2] │ │ │ │ + ldr r2, [sp, #584] @ 0x248 │ │ │ │ + vldr d9, [sp, #992] @ 0x3e0 │ │ │ │ vadd.f64 d4, d11, d4 │ │ │ │ - vldr d11, [pc, #-88] @ 74a90 │ │ │ │ + vldr d11, [pc, #-92] @ 7a368 │ │ │ │ vmul.f64 d6, d4, d10 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ - vmla.f64 d4, d7, d10 │ │ │ │ vnmls.f64 d6, d7, d11 │ │ │ │ + vmla.f64 d4, d7, d10 │ │ │ │ vadd.f64 d7, d0, d2 │ │ │ │ vadd.f64 d0, d8, d9 │ │ │ │ vmul.f64 d2, d0, d10 │ │ │ │ vmla.f64 d2, d7, d11 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vnmls.f64 d7, d0, d11 │ │ │ │ - vldr d0, [r6, #712] @ 0x2c8 │ │ │ │ + vldr d0, [r7, #712] @ 0x2c8 │ │ │ │ vadd.f64 d9, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vadd.f64 d8, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d4, d13, d5 │ │ │ │ - vstr d9, [sp, #96] @ 0x60 │ │ │ │ - vldr d9, [r6, #704] @ 0x2c0 │ │ │ │ + vstr d9, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d5, d13, d5 │ │ │ │ - vstr d8, [sp, #104] @ 0x68 │ │ │ │ + vldr d9, [r7, #704] @ 0x2c0 │ │ │ │ + vstr d8, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d8, d14, d3 │ │ │ │ + vadd.f64 d3, d14, d3 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vadd.f64 d3, d14, d3 │ │ │ │ - vmla.f64 d4, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vsub.f64 d8, d12, d6 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ - vstr d2, [r0] │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - vstr d4, [r0] │ │ │ │ + vldr d12, [sp] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #180] @ 0xb4 │ │ │ │ + vstr d4, [r2] │ │ │ │ vsub.f64 d4, d1, d7 │ │ │ │ - vldr d9, [r6, #840] @ 0x348 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ - vldr d0, [r6, #832] @ 0x340 │ │ │ │ - ldr r0, [sp, #244] @ 0xf4 │ │ │ │ + vldr d0, [r7, #832] @ 0x340 │ │ │ │ + vldr d9, [r7, #840] @ 0x348 │ │ │ │ + ldr r2, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d1, [r6, #328] @ 0x148 │ │ │ │ - vldr d2, [r6, #320] @ 0x140 │ │ │ │ - ldr r0, [sp, #236] @ 0xec │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #204] @ 0xcc │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d2, [r7, #320] @ 0x140 │ │ │ │ + vldr d1, [r7, #328] @ 0x148 │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d4, d6, d1 │ │ │ │ - vldr d13, [sp, #48] @ 0x30 │ │ │ │ - vldr d14, [sp, #72] @ 0x48 │ │ │ │ - vldr d12, [sp] │ │ │ │ - vldr d8, [sp, #80] @ 0x50 │ │ │ │ vnmls.f64 d4, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d7, d6, d2 │ │ │ │ - ldr r4, [sp, #204] @ 0xcc │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ - vldr d0, [sp, #104] @ 0x68 │ │ │ │ - vldr d9, [sp, #56] @ 0x38 │ │ │ │ - vldr d2, [sp, #96] @ 0x60 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vstr d7, [r0] │ │ │ │ - vldr d6, [r6, #200] @ 0xc8 │ │ │ │ - vldr d4, [r6, #192] @ 0xc0 │ │ │ │ - ldr r0, [sp, #196] @ 0xc4 │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #196] @ 0xc4 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vldr d4, [r7, #192] @ 0xc0 │ │ │ │ + vldr d6, [r7, #200] @ 0xc8 │ │ │ │ + ldr r1, [sp, #164] @ 0xa4 │ │ │ │ vmul.f64 d7, d5, d6 │ │ │ │ - ldr r2, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vmla.f64 d5, d3, d6 │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ - vsub.f64 d4, d13, d14 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vmla.f64 d5, d3, d6 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vstr d5, [r1] │ │ │ │ + vldr d8, [sp, #40] @ 0x28 │ │ │ │ + vldr d5, [r7, #960] @ 0x3c0 │ │ │ │ + vldr d13, [sp, #16] │ │ │ │ + vldr d14, [sp, #32] │ │ │ │ vsub.f64 d7, d12, d8 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d3, [r6, #968] @ 0x3c8 │ │ │ │ - vldr d5, [r6, #960] @ 0x3c0 │ │ │ │ - ldr r2, [sp, #208] @ 0xd0 │ │ │ │ + vldr d3, [r7, #968] @ 0x3c8 │ │ │ │ + vldr d1, [sp, #8] │ │ │ │ + vsub.f64 d4, d13, d14 │ │ │ │ + vldr d9, [sp, #24] │ │ │ │ + vldr d0, [sp, #56] @ 0x38 │ │ │ │ + ldr r1, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ - ldr r0, [sp, #272] @ 0x110 │ │ │ │ + vldr d2, [sp, #48] @ 0x30 │ │ │ │ + ldr r2, [sp, #576] @ 0x240 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vsub.f64 d4, d9, d2 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d6, [ip] │ │ │ │ + vstr d7, [r1] │ │ │ │ vsub.f64 d7, d1, d0 │ │ │ │ - vldr d5, [r6, #584] @ 0x248 │ │ │ │ - vldr d3, [r6, #576] @ 0x240 │ │ │ │ - ldr r4, [sp, #276] @ 0x114 │ │ │ │ + vldr d3, [r7, #576] @ 0x240 │ │ │ │ + vldr d5, [r7, #584] @ 0x248 │ │ │ │ + ldr r1, [sp, #228] @ 0xe4 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vnmls.f64 d6, d4, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vadd.f64 d5, d9, d2 │ │ │ │ - vldr d2, [pc, #-428] @ 74a98 │ │ │ │ - vnmls.f64 d6, d4, d3 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vldr d2, [pc, #-440] @ 7a370 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vstr d7, [r1] │ │ │ │ vadd.f64 d7, d1, d0 │ │ │ │ - vldr d3, [r6, #64] @ 0x40 │ │ │ │ - vldr d4, [r6, #72] @ 0x48 │ │ │ │ - ldr r0, [sp, #256] @ 0x100 │ │ │ │ - ldr r2, [sp, #260] @ 0x104 │ │ │ │ + vldr d3, [r7, #64] @ 0x40 │ │ │ │ + vldr d4, [r7, #72] @ 0x48 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r2, [sp, #568] @ 0x238 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vldr d1, [pc, #-468] @ 7a378 │ │ │ │ + vnmls.f64 d6, d5, d3 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ vadd.f64 d4, d13, d14 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - ldr r4, [sp, #184] @ 0xb8 │ │ │ │ - vnmls.f64 d6, d5, d3 │ │ │ │ - vldr d1, [pc, #-476] @ 74aa0 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d6, [r2] │ │ │ │ + vstr d7, [r1] │ │ │ │ vadd.f64 d7, d12, d8 │ │ │ │ - vldr d3, [r6, #456] @ 0x1c8 │ │ │ │ - vldr d5, [r6, #448] @ 0x1c0 │ │ │ │ + vldr d5, [r7, #448] @ 0x1c0 │ │ │ │ + vldr d3, [r7, #456] @ 0x1c8 │ │ │ │ + ldr r1, [sp, #156] @ 0x9c │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ - vldr d3, [sp, #864] @ 0x360 │ │ │ │ - vldr d5, [sp, #800] @ 0x320 │ │ │ │ vstr d6, [r3] │ │ │ │ add.w r3, sp, #1328 @ 0x530 │ │ │ │ - vldr d6, [sp, #848] @ 0x350 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vldr d6, [sp, #856] @ 0x358 │ │ │ │ vldr d12, [r3] │ │ │ │ add.w r3, sp, #1344 @ 0x540 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1392 @ 0x570 │ │ │ │ - vsub.f64 d4, d12, d6 │ │ │ │ - vadd.f64 d6, d8, d3 │ │ │ │ - vldr d3, [sp, #768] @ 0x300 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vldr d3, [sp, #872] @ 0x368 │ │ │ │ vldr d0, [r3] │ │ │ │ + vsub.f64 d4, d12, d6 │ │ │ │ add.w r3, sp, #1416 @ 0x588 │ │ │ │ - vmul.f64 d7, d3, d2 │ │ │ │ vldr d9, [r3] │ │ │ │ - vmul.f64 d3, d0, d2 │ │ │ │ add.w r3, sp, #1312 @ 0x520 │ │ │ │ - vmla.f64 d3, d9, d1 │ │ │ │ + vadd.f64 d6, d8, d3 │ │ │ │ + vldr d3, [sp, #776] @ 0x308 │ │ │ │ + vldr d5, [sp, #808] @ 0x328 │ │ │ │ + vmul.f64 d7, d3, d2 │ │ │ │ + vmul.f64 d3, d0, d2 │ │ │ │ vnmls.f64 d7, d5, d1 │ │ │ │ + vmla.f64 d3, d9, d1 │ │ │ │ vsub.f64 d5, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ vadd.f64 d14, d4, d5 │ │ │ │ - vldr d4, [sp, #864] @ 0x360 │ │ │ │ + vldr d4, [sp, #872] @ 0x368 │ │ │ │ vsub.f64 d13, d6, d7 │ │ │ │ vstr d3, [sp] │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d8, d4 │ │ │ │ - vldr d4, [sp, #848] @ 0x350 │ │ │ │ + vldr d4, [sp, #856] @ 0x358 │ │ │ │ vmul.f64 d7, d9, d2 │ │ │ │ + vldr d8, [sp, #1000] @ 0x3e8 │ │ │ │ vstr d3, [sp, #8] │ │ │ │ - vadd.f64 d5, d12, d4 │ │ │ │ - vldr d3, [sp, #768] @ 0x300 │ │ │ │ - vldr d12, [sp, #800] @ 0x320 │ │ │ │ vnmls.f64 d7, d0, d1 │ │ │ │ + vldr d3, [sp, #776] @ 0x308 │ │ │ │ + vadd.f64 d5, d12, d4 │ │ │ │ + vldr d12, [sp, #808] @ 0x328 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ vmla.f64 d3, d12, d2 │ │ │ │ vsub.f64 d4, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vadd.f64 d12, d6, d4 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d1, d5, d7 │ │ │ │ - vstr d3, [sp, #24] │ │ │ │ - vstr d4, [sp, #48] @ 0x30 │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ + vstr d4, [sp, #24] │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, sp, #1632 @ 0x660 │ │ │ │ vldr d9, [r3] │ │ │ │ add.w r3, sp, #1272 @ 0x4f8 │ │ │ │ vsub.f64 d6, d4, d9 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ + add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1040 @ 0x410 │ │ │ │ - vldr d8, [r3] │ │ │ │ add.w r3, sp, #1488 @ 0x5d0 │ │ │ │ - vsub.f64 d7, d4, d3 │ │ │ │ vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1120 @ 0x460 │ │ │ │ - ldr r4, [sp, #456] @ 0x1c8 │ │ │ │ - vmul.f64 d4, d7, d11 │ │ │ │ - vmul.f64 d7, d7, d10 │ │ │ │ + add.w r3, sp, #1088 @ 0x440 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1504 @ 0x5e0 │ │ │ │ - vmla.f64 d7, d6, d11 │ │ │ │ - ldr r2, [sp, #452] @ 0x1c4 │ │ │ │ - ldr r0, [sp, #544] @ 0x220 │ │ │ │ vldr d0, [r3] │ │ │ │ - vnmls.f64 d4, d6, d10 │ │ │ │ - vsub.f64 d6, d8, d2 │ │ │ │ + vsub.f64 d7, d4, d3 │ │ │ │ add.w r3, sp, #1312 @ 0x520 │ │ │ │ - vldr d8, [pc, #-796] @ 74aa8 │ │ │ │ vsub.f64 d3, d5, d0 │ │ │ │ + vmul.f64 d4, d7, d11 │ │ │ │ + vmul.f64 d7, d7, d10 │ │ │ │ + vnmls.f64 d4, d6, d10 │ │ │ │ + vmla.f64 d7, d6, d11 │ │ │ │ + vsub.f64 d6, d8, d2 │ │ │ │ + vldr d8, [pc, #-792] @ 7a380 │ │ │ │ vmul.f64 d5, d3, d11 │ │ │ │ vmla.f64 d5, d6, d10 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vnmls.f64 d6, d3, d10 │ │ │ │ vsub.f64 d11, d4, d5 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ - vstr d11, [sp, #56] @ 0x38 │ │ │ │ + vmov.f64 d4, d9 │ │ │ │ + vldr d9, [pc, #-816] @ 7a388 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ + vstr d11, [sp, #32] │ │ │ │ + vldr d11, [r3] │ │ │ │ + add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ + vstr d10, [sp, #40] @ 0x28 │ │ │ │ + vldr d10, [sp, #1000] @ 0x3e8 │ │ │ │ + vadd.f64 d7, d4, d11 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, sp, #1272 @ 0x4f8 │ │ │ │ - vadd.f64 d7, d9, d11 │ │ │ │ - vldr d9, [pc, #-852] @ 74ab0 │ │ │ │ - vstr d10, [sp, #72] @ 0x48 │ │ │ │ vldr d11, [r3] │ │ │ │ - add.w r3, sp, #1040 @ 0x410 │ │ │ │ + add.w r3, sp, #1088 @ 0x440 │ │ │ │ vadd.f64 d4, d4, d11 │ │ │ │ - vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1120 @ 0x460 │ │ │ │ vmul.f64 d6, d4, d9 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d7, d9 │ │ │ │ vnmls.f64 d6, d7, d8 │ │ │ │ + vmla.f64 d4, d7, d9 │ │ │ │ vadd.f64 d7, d2, d10 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1368 @ 0x558 │ │ │ │ + ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d0, d0, d10 │ │ │ │ vmul.f64 d2, d0, d9 │ │ │ │ vmla.f64 d2, d7, d8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vldr d9, [r6, #672] @ 0x2a0 │ │ │ │ + vldr d9, [r7, #672] @ 0x2a0 │ │ │ │ vnmls.f64 d7, d0, d8 │ │ │ │ - vldr d0, [r6, #680] @ 0x2a8 │ │ │ │ + vldr d0, [r7, #680] @ 0x2a8 │ │ │ │ vsub.f64 d8, d14, d3 │ │ │ │ vadd.f64 d3, d14, d3 │ │ │ │ vadd.f64 d11, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vadd.f64 d10, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d4, d12, d5 │ │ │ │ vadd.f64 d5, d12, d5 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vsub.f64 d8, d13, d6 │ │ │ │ vadd.f64 d6, d13, d6 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r2, [sp, #360] @ 0x168 │ │ │ │ + vldr d12, [sp, #8] │ │ │ │ + ldr r1, [sp, #400] @ 0x190 │ │ │ │ vstr d4, [r2] │ │ │ │ vsub.f64 d4, d1, d7 │ │ │ │ - vldr d9, [r6, #808] @ 0x328 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ - vldr d0, [r6, #800] @ 0x320 │ │ │ │ - ldr r2, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d0, [r7, #800] @ 0x320 │ │ │ │ + vldr d9, [r7, #808] @ 0x328 │ │ │ │ + vldr d13, [sp, #32] │ │ │ │ + ldr r3, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ + vldr d14, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #380] @ 0x17c │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ + vldr d9, [sp] │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vstr d2, [r0] │ │ │ │ - ldr r0, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d1, [r6, #296] @ 0x128 │ │ │ │ - vldr d2, [r6, #288] @ 0x120 │ │ │ │ - ldr r0, [sp, #500] @ 0x1f4 │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ + vstr d2, [sl] │ │ │ │ + vstr d4, [r1] │ │ │ │ + vldr d2, [r7, #288] @ 0x120 │ │ │ │ + vldr d1, [r7, #296] @ 0x128 │ │ │ │ + ldr r1, [sp, #412] @ 0x19c │ │ │ │ vmul.f64 d4, d6, d1 │ │ │ │ vnmls.f64 d4, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ vmla.f64 d7, d6, d2 │ │ │ │ - vldr d2, [pc, #980] @ 752b0 │ │ │ │ - vstr d4, [sl] │ │ │ │ - vstr d7, [r0] │ │ │ │ - vldr d6, [r6, #168] @ 0xa8 │ │ │ │ - vldr d4, [r6, #160] @ 0xa0 │ │ │ │ - ldr r0, [sp, #572] @ 0x23c │ │ │ │ + vldr d2, [pc, #984] @ 7aba0 │ │ │ │ + vstr d4, [r9] │ │ │ │ + vstr d7, [r1] │ │ │ │ + vldr d4, [r7, #160] @ 0xa0 │ │ │ │ + vldr d6, [r7, #168] @ 0xa8 │ │ │ │ vmul.f64 d7, d5, d6 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vmla.f64 d5, d3, d6 │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d8, [sp, #24] │ │ │ │ - vldr d13, [sp, #56] @ 0x38 │ │ │ │ - vldr d3, [r6, #936] @ 0x3a8 │ │ │ │ - vldr d9, [sp] │ │ │ │ + vmla.f64 d5, d3, d6 │ │ │ │ vsub.f64 d4, d8, d13 │ │ │ │ - vldr d14, [sp, #72] @ 0x48 │ │ │ │ - vldr d5, [r6, #928] @ 0x3a0 │ │ │ │ - ldr r0, [sp, #468] @ 0x1d4 │ │ │ │ + vstr d7, [r3] │ │ │ │ vsub.f64 d7, d9, d14 │ │ │ │ - ldr r2, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d5, [r7, #928] @ 0x3a0 │ │ │ │ + vldr d3, [r7, #936] @ 0x3a8 │ │ │ │ + ldr r2, [sp, #384] @ 0x180 │ │ │ │ + ldr.w r3, [sp, #1656] @ 0x678 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ - vldr d12, [sp, #8] │ │ │ │ - vldr d1, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vsub.f64 d4, d1, d11 │ │ │ │ vadd.f64 d11, d1, d11 │ │ │ │ - vldr d1, [pc, #872] @ 752b8 │ │ │ │ - vstr d6, [r0] │ │ │ │ + vldr d1, [pc, #900] @ 7aba8 │ │ │ │ + vstr d6, [r3] │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d12, d10 │ │ │ │ - vldr d5, [r6, #552] @ 0x228 │ │ │ │ - vldr d3, [r6, #544] @ 0x220 │ │ │ │ - ldr r0, [sp, #568] @ 0x238 │ │ │ │ + vldr d3, [r7, #544] @ 0x220 │ │ │ │ + vldr d5, [r7, #552] @ 0x228 │ │ │ │ + ldr r3, [sp, #520] @ 0x208 │ │ │ │ + ldr r2, [sp, #448] @ 0x1c0 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ - ldr r2, [sp, #480] @ 0x1e0 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ - vstr d6, [r0] │ │ │ │ - ldr r0, [sp, #504] @ 0x1f8 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vmla.f64 d7, d4, d5 │ │ │ │ + vstr d6, [r3] │ │ │ │ + add.w r3, sp, #1368 @ 0x558 │ │ │ │ + vstr d7, [r2] │ │ │ │ vadd.f64 d7, d12, d10 │ │ │ │ - vldr d4, [r6, #40] @ 0x28 │ │ │ │ - vldr d3, [r6, #32] │ │ │ │ + vldr d3, [r7, #32] │ │ │ │ + vldr d4, [r7, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #476] @ 0x1dc │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vnmls.f64 d6, d11, d3 │ │ │ │ vmla.f64 d7, d11, d4 │ │ │ │ + vldr d11, [sp, #928] @ 0x3a0 │ │ │ │ vadd.f64 d4, d8, d13 │ │ │ │ vldr d8, [r3] │ │ │ │ add.w r3, sp, #1384 @ 0x568 │ │ │ │ - vnmls.f64 d6, d11, d3 │ │ │ │ - vldr d11, [sp, #920] @ 0x398 │ │ │ │ - vstr d6, [fp] │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #392] @ 0x188 │ │ │ │ vstr d7, [r2] │ │ │ │ vadd.f64 d7, d9, d14 │ │ │ │ - vldr d3, [r6, #424] @ 0x1a8 │ │ │ │ - vldr d5, [r6, #416] @ 0x1a0 │ │ │ │ - vldr d9, [sp, #936] @ 0x3a8 │ │ │ │ + vldr d5, [r7, #416] @ 0x1a0 │ │ │ │ + vldr d3, [r7, #424] @ 0x1a8 │ │ │ │ + ldr r2, [sp, #352] @ 0x160 │ │ │ │ + vldr d9, [sp, #944] @ 0x3b0 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ - ldr r2, [sp, #440] @ 0x1b8 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vsub.f64 d4, d8, d9 │ │ │ │ vldr d9, [r3] │ │ │ │ add.w r3, sp, #1464 @ 0x5b8 │ │ │ │ - vstr d6, [r9] │ │ │ │ - vadd.f64 d6, d9, d11 │ │ │ │ - vstr d7, [r2] │ │ │ │ vldr d0, [r3] │ │ │ │ add.w r3, sp, #1448 @ 0x5a8 │ │ │ │ - ldr r0, [sp, #372] @ 0x174 │ │ │ │ vldr d13, [r3] │ │ │ │ add.w r3, sp, #1432 @ 0x598 │ │ │ │ - vmul.f64 d7, d0, d2 │ │ │ │ + vstr d6, [lr] │ │ │ │ + vadd.f64 d6, d9, d11 │ │ │ │ vldr d11, [r3] │ │ │ │ add.w r3, sp, #1408 @ 0x580 │ │ │ │ - vnmls.f64 d7, d13, d1 │ │ │ │ vldr d10, [r3] │ │ │ │ - vmul.f64 d3, d11, d1 │ │ │ │ add.w r3, sp, #1584 @ 0x630 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vmul.f64 d7, d0, d2 │ │ │ │ + vmul.f64 d3, d11, d1 │ │ │ │ + vnmls.f64 d7, d13, d1 │ │ │ │ vmla.f64 d3, d10, d2 │ │ │ │ vsub.f64 d5, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d14, d4, d5 │ │ │ │ + vadd.f64 d3, d4, d5 │ │ │ │ + vldr d5, [sp, #928] @ 0x3a0 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vmul.f64 d7, d11, d2 │ │ │ │ - vldr d5, [sp, #920] @ 0x398 │ │ │ │ + vsub.f64 d6, d9, d5 │ │ │ │ + vldr d9, [sp, #944] @ 0x3b0 │ │ │ │ vstr d3, [sp] │ │ │ │ vmul.f64 d3, d13, d2 │ │ │ │ - vmla.f64 d3, d0, d1 │ │ │ │ - vldr d0, [r3] │ │ │ │ vnmls.f64 d7, d10, d1 │ │ │ │ - add.w r3, sp, #1544 @ 0x608 │ │ │ │ - vsub.f64 d6, d9, d5 │ │ │ │ vstr d4, [sp, #8] │ │ │ │ - vldr d9, [sp, #936] @ 0x3a8 │ │ │ │ + vadd.f64 d5, d8, d9 │ │ │ │ + vmov.f64 d8, d0 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, sp, #1544 @ 0x608 │ │ │ │ vldr d11, [r3] │ │ │ │ add.w r3, sp, #1528 @ 0x5f8 │ │ │ │ - vadd.f64 d5, d8, d9 │ │ │ │ - vldr d8, [pc, #588] @ 752c0 │ │ │ │ + vmla.f64 d3, d8, d1 │ │ │ │ vldr d10, [r3] │ │ │ │ add.w r3, sp, #1592 @ 0x638 │ │ │ │ + vldr d8, [pc, #600] @ 7abb0 │ │ │ │ vsub.f64 d4, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1064 @ 0x428 │ │ │ │ vadd.f64 d9, d6, d4 │ │ │ │ vsub.f64 d13, d6, d4 │ │ │ │ - vsub.f64 d6, d10, d2 │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ - vstr d9, [sp, #24] │ │ │ │ + vstr d9, [sp, #16] │ │ │ │ vsub.f64 d9, d5, d7 │ │ │ │ - vmul.f64 d4, d6, d8 │ │ │ │ vsub.f64 d7, d0, d11 │ │ │ │ - vstr d9, [sp, #48] @ 0x30 │ │ │ │ - vldr d9, [pc, #532] @ 752c8 │ │ │ │ + vstr d9, [sp, #24] │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r3, sp, #1136 @ 0x470 │ │ │ │ + vldr d9, [pc, #560] @ 7abb8 │ │ │ │ + ldrd r2, r1, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d6, d10, d2 │ │ │ │ + vmul.f64 d4, d6, d8 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vnmls.f64 d4, d7, d9 │ │ │ │ vmla.f64 d6, d7, d8 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, sp, #1304 @ 0x518 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ + add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1160 @ 0x488 │ │ │ │ + add.w r3, sp, #1168 @ 0x490 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1304 @ 0x518 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ vmul.f64 d5, d3, d8 │ │ │ │ vmla.f64 d5, d7, d9 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vnmls.f64 d7, d3, d9 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vstr d4, [sp, #56] @ 0x38 │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ vadd.f64 d4, d11, d0 │ │ │ │ - vldr d11, [pc, #452] @ 752d8 │ │ │ │ - vstr d7, [sp, #72] @ 0x48 │ │ │ │ + vldr d11, [pc, #468] @ 7abc8 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d7, d10, d2 │ │ │ │ - vldr d10, [pc, #448] @ 752e0 │ │ │ │ + vldr d10, [pc, #464] @ 7abd0 │ │ │ │ vmul.f64 d6, d7, d11 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vmla.f64 d7, d4, d11 │ │ │ │ vnmls.f64 d6, d4, d10 │ │ │ │ + vmla.f64 d7, d4, d11 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1064 @ 0x428 │ │ │ │ + add.w r3, sp, #1136 @ 0x470 │ │ │ │ vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ + add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1160 @ 0x488 │ │ │ │ + add.w r3, sp, #1168 @ 0x490 │ │ │ │ vldr d2, [r3] │ │ │ │ add.w r3, sp, #1336 @ 0x538 │ │ │ │ vadd.f64 d0, d0, d2 │ │ │ │ vmul.f64 d2, d0, d11 │ │ │ │ vmla.f64 d2, d4, d10 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ - vldr d11, [r6, #896] @ 0x380 │ │ │ │ + vldr d11, [r7, #896] @ 0x380 │ │ │ │ vnmls.f64 d4, d0, d10 │ │ │ │ vsub.f64 d10, d14, d3 │ │ │ │ vadd.f64 d3, d14, d3 │ │ │ │ vsub.f64 d0, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vstr d0, [sp, #80] @ 0x50 │ │ │ │ + vstr d0, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d0, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d4, d13, d5 │ │ │ │ vadd.f64 d5, d13, d5 │ │ │ │ - vstr d0, [sp, #96] @ 0x60 │ │ │ │ - vldr d0, [r6, #904] @ 0x388 │ │ │ │ + vstr d0, [sp, #56] @ 0x38 │ │ │ │ + vldr d0, [r7, #904] @ 0x388 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ - vmla.f64 d4, d10, d0 │ │ │ │ vnmls.f64 d2, d10, d11 │ │ │ │ + vmla.f64 d4, d10, d0 │ │ │ │ vsub.f64 d10, d12, d6 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ - vstr d2, [r0] │ │ │ │ - ldr r0, [sp, #376] @ 0x178 │ │ │ │ - vstr d4, [r0] │ │ │ │ + vstr d2, [r2] │ │ │ │ + vstr d4, [r1] │ │ │ │ vsub.f64 d4, d1, d7 │ │ │ │ - vldr d0, [r6, #512] @ 0x200 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ - vldr d11, [r6, #520] @ 0x208 │ │ │ │ - ldr r2, [sp, #332] @ 0x14c │ │ │ │ - ldr r4, [sp, #288] @ 0x120 │ │ │ │ + vldr d0, [r7, #512] @ 0x200 │ │ │ │ + vldr d11, [r7, #520] @ 0x208 │ │ │ │ + ldr r1, [sp, #272] @ 0x110 │ │ │ │ vmul.f64 d2, d10, d11 │ │ │ │ - ldr r0, [sp, #364] @ 0x16c │ │ │ │ - vldr d14, [sp, #24] │ │ │ │ - vldr d12, [sp] │ │ │ │ - vldr d13, [sp, #8] │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ vmla.f64 d4, d10, d0 │ │ │ │ - vldr d0, [sp, #56] @ 0x38 │ │ │ │ - vldr d10, [sp, #96] @ 0x60 │ │ │ │ - vldr d11, [sp, #80] @ 0x50 │ │ │ │ - vstr d2, [lr] │ │ │ │ - vstr d4, [r2] │ │ │ │ - vldr d1, [r6, #8] │ │ │ │ - vldr d2, [r6] │ │ │ │ + vstr d2, [r6] │ │ │ │ + ldr r6, [sp, #240] @ 0xf0 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vldr d2, [r7] │ │ │ │ + vldr d1, [r7, #8] │ │ │ │ vmul.f64 d4, d6, d1 │ │ │ │ vnmls.f64 d4, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d7, d6, d2 │ │ │ │ - vldr d2, [sp, #72] @ 0x48 │ │ │ │ - vldr d1, [sp, #48] @ 0x30 │ │ │ │ - vstr d4, [ip] │ │ │ │ - vstr d7, [r4] │ │ │ │ - vldr d6, [r6, #392] @ 0x188 │ │ │ │ - vldr d4, [r6, #384] @ 0x180 │ │ │ │ + vstr d4, [r4] │ │ │ │ + vstr d7, [r6] │ │ │ │ + vldr d4, [r7, #384] @ 0x180 │ │ │ │ + vldr d6, [r7, #392] @ 0x188 │ │ │ │ + ldr r6, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d7, d5, d6 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vmla.f64 d5, d3, d6 │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ + vmla.f64 d5, d3, d6 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vldr d12, [sp] │ │ │ │ + vldr d14, [sp, #16] │ │ │ │ + vldr d0, [sp, #32] │ │ │ │ + ldr r4, [sp, #300] @ 0x12c │ │ │ │ + vldr d13, [sp, #8] │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d4, d14, d0 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d5, [r4] │ │ │ │ + vldr d5, [r7, #640] @ 0x280 │ │ │ │ + vldr d3, [r7, #648] @ 0x288 │ │ │ │ vsub.f64 d7, d12, d2 │ │ │ │ - ldr r0, [sp, #368] @ 0x170 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vldr d3, [r6, #648] @ 0x288 │ │ │ │ - vldr d5, [r6, #640] @ 0x280 │ │ │ │ - ldr r0, [sp, #404] @ 0x194 │ │ │ │ + vldr d1, [sp, #24] │ │ │ │ + vldr d10, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ + ldr r2, [sp, #332] @ 0x14c │ │ │ │ + ldr r4, [sp, #336] @ 0x150 │ │ │ │ + vldr d11, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + ldr r6, [sp, #264] @ 0x108 │ │ │ │ + ldr r1, [sp, #280] @ 0x118 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vsub.f64 d4, d1, d11 │ │ │ │ - vstr d6, [r0] │ │ │ │ - ldr r0, [sp, #408] @ 0x198 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #544] @ 0x220 │ │ │ │ + vstr d7, [r4] │ │ │ │ vsub.f64 d7, d13, d10 │ │ │ │ - vldr d5, [r6, #776] @ 0x308 │ │ │ │ - vldr d3, [r6, #768] @ 0x300 │ │ │ │ - ldr r0, [sp, #348] @ 0x15c │ │ │ │ + vldr d3, [r7, #768] @ 0x300 │ │ │ │ + vldr d5, [r7, #776] @ 0x308 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ - ldr r2, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - ldr r4, [sp, #328] @ 0x148 │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ - vadd.f64 d5, d1, d11 │ │ │ │ - vldr d1, [pc, #24] @ 752b8 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ - vstr d6, [r0] │ │ │ │ - b.n 752e8 │ │ │ │ - nop.w │ │ │ │ - add r6, pc, #44 @ (adr r6, 752e0 ) │ │ │ │ + vmla.f64 d7, d4, d5 │ │ │ │ + vmov.f64 d3, d1 │ │ │ │ + vldr d1, [pc, #36] @ 7aba8 │ │ │ │ + vadd.f64 d5, d3, d11 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vstr d7, [r1] │ │ │ │ + vadd.f64 d7, d13, d10 │ │ │ │ + vldr d3, [r7, #256] @ 0x100 │ │ │ │ + vldr d4, [r7, #264] @ 0x108 │ │ │ │ + b.n 7abd8 │ │ │ │ + nop │ │ │ │ + add r6, pc, #44 @ (adr r6, 7abd0 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (7569c ) │ │ │ │ + ldr r4, [pc, #972] @ (7af8c ) │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ - add r6, pc, #44 @ (adr r6, 75300 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 7abf0 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 75628 ) │ │ │ │ - bhi.n 75202 │ │ │ │ + add r3, pc, #836 @ (adr r3, 7af18 ) │ │ │ │ + bhi.n 7aaf2 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - vstr d7, [r2] │ │ │ │ - vadd.f64 d7, d13, d10 │ │ │ │ - vldr d4, [r6, #264] @ 0x108 │ │ │ │ - vldr d3, [r6, #256] @ 0x100 │ │ │ │ - vldr d13, [sp, #872] @ 0x368 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vnmls.f64 d6, d5, d3 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ + vmov.f64 d3, d2 │ │ │ │ vadd.f64 d4, d14, d0 │ │ │ │ - vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1352 @ 0x548 │ │ │ │ - vnmls.f64 d6, d5, d3 │ │ │ │ - vstr d6, [r7] │ │ │ │ - vstr d7, [r4] │ │ │ │ - vadd.f64 d7, d12, d2 │ │ │ │ - vldr d3, [r6, #136] @ 0x88 │ │ │ │ - vldr d5, [r6, #128] @ 0x80 │ │ │ │ - ldr r4, [sp, #388] @ 0x184 │ │ │ │ + vldr d2, [pc, #-52] @ 7abc0 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vstr d7, [r6] │ │ │ │ + vadd.f64 d7, d12, d3 │ │ │ │ + vldr d5, [r7, #128] @ 0x80 │ │ │ │ + vldr d3, [r7, #136] @ 0x88 │ │ │ │ + ldr r6, [sp, #552] @ 0x228 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ - vldr d2, [pc, #-100] @ 752d0 │ │ │ │ - vldr d12, [r3] │ │ │ │ - add.w r3, sp, #1496 @ 0x5d8 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ - vldr d3, [sp, #808] @ 0x328 │ │ │ │ + vstr d6, [r6] │ │ │ │ + ldr r6, [sp, #320] @ 0x140 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, sp, #1352 @ 0x548 │ │ │ │ + vldr d5, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d13, [sp, #880] @ 0x370 │ │ │ │ + vldr d7, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d3, [sp, #816] @ 0x330 │ │ │ │ vsub.f64 d4, d0, d13 │ │ │ │ - vldr d5, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d13, [sp, #776] @ 0x308 │ │ │ │ + vldr d13, [sp, #784] @ 0x310 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vldr d12, [r3] │ │ │ │ + add.w r3, sp, #1496 @ 0x5d8 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vldr d6, [sp, #864] @ 0x360 │ │ │ │ + vnmls.f64 d7, d5, d2 │ │ │ │ vnmls.f64 d3, d13, d2 │ │ │ │ - ldr r4, [sp, #392] @ 0x188 │ │ │ │ - vldr d6, [sp, #856] @ 0x358 │ │ │ │ - vstr d7, [r4] │ │ │ │ vsub.f64 d6, d12, d6 │ │ │ │ - vldr d7, [sp, #712] @ 0x2c8 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - vnmls.f64 d7, d5, d2 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vsub.f64 d13, d6, d7 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ - vldr d7, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d7, [sp, #696] @ 0x2b8 │ │ │ │ vsub.f64 d14, d4, d5 │ │ │ │ vadd.f64 d10, d4, d5 │ │ │ │ - vldr d4, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d6, [sp, #856] @ 0x358 │ │ │ │ + vldr d4, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d6, [sp, #864] @ 0x360 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ + vstr d10, [sp] │ │ │ │ vstr d11, [sp, #8] │ │ │ │ - vmla.f64 d7, d4, d2 │ │ │ │ - vldr d4, [sp, #776] @ 0x308 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ - vldr d12, [sp, #872] @ 0x368 │ │ │ │ - vstr d10, [sp] │ │ │ │ - vmul.f64 d3, d4, d1 │ │ │ │ - vldr d4, [sp, #808] @ 0x328 │ │ │ │ + vldr d12, [sp, #880] @ 0x370 │ │ │ │ + vmla.f64 d7, d4, d2 │ │ │ │ + vldr d4, [sp, #784] @ 0x310 │ │ │ │ vadd.f64 d5, d0, d12 │ │ │ │ + vmul.f64 d3, d4, d1 │ │ │ │ + vldr d4, [sp, #816] @ 0x330 │ │ │ │ vmla.f64 d3, d4, d2 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r3, sp, #1096 @ 0x448 │ │ │ │ vsub.f64 d4, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vadd.f64 d3, d6, d4 │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - vsub.f64 d12, d6, d4 │ │ │ │ - vstr d3, [sp, #24] │ │ │ │ - vstr d7, [sp, #48] @ 0x30 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, sp, #1128 @ 0x468 │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ - ldr r2, [sp, #148] @ 0x94 │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, sp, #1048 @ 0x418 │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ - vldr d4, [r3] │ │ │ │ add.w r3, sp, #1512 @ 0x5e8 │ │ │ │ - vsub.f64 d7, d2, d5 │ │ │ │ + vsub.f64 d12, d6, d4 │ │ │ │ + vadd.f64 d3, d6, d4 │ │ │ │ + vldr d4, [sp, #1008] @ 0x3f0 │ │ │ │ vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1176 @ 0x498 │ │ │ │ + add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ + vsub.f64 d7, d2, d5 │ │ │ │ + vstr d3, [sp, #16] │ │ │ │ vsub.f64 d6, d4, d0 │ │ │ │ vmul.f64 d4, d6, d9 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vmla.f64 d6, d7, d9 │ │ │ │ vnmls.f64 d4, d7, d8 │ │ │ │ + vmla.f64 d6, d7, d9 │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, sp, #1280 @ 0x500 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1320 @ 0x528 │ │ │ │ vldr d5, [r3] │ │ │ │ add.w r3, sp, #1640 @ 0x668 │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ vldr d11, [r3] │ │ │ │ add.w r3, sp, #1320 @ 0x528 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ vsub.f64 d3, d5, d11 │ │ │ │ vmul.f64 d5, d3, d9 │ │ │ │ vmla.f64 d5, d7, d8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vnmls.f64 d7, d3, d8 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ - vstr d9, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d10, d6, d7 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ + vstr d9, [sp, #32] │ │ │ │ vldr d9, [r3] │ │ │ │ add.w r3, sp, #1280 @ 0x500 │ │ │ │ - vadd.f64 d10, d6, d7 │ │ │ │ vldr d8, [r3] │ │ │ │ - add.w r3, sp, #1176 @ 0x498 │ │ │ │ - vadd.f64 d7, d11, d9 │ │ │ │ - vldr d9, [pc, #-440] @ 752d8 │ │ │ │ - vstr d10, [sp, #72] @ 0x48 │ │ │ │ + add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, sp, #1048 @ 0x418 │ │ │ │ + add.w r3, sp, #1096 @ 0x448 │ │ │ │ + vstr d10, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d7, d11, d9 │ │ │ │ + vldr d9, [pc, #-432] @ 7abc8 │ │ │ │ vsub.f64 d4, d8, d6 │ │ │ │ - vldr d8, [pc, #-452] @ 752e0 │ │ │ │ + vldr d8, [pc, #-432] @ 7abd0 │ │ │ │ vmul.f64 d6, d4, d8 │ │ │ │ vnmls.f64 d6, d7, d9 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmla.f64 d7, d4, d9 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1128 @ 0x468 │ │ │ │ + vldr d4, [sp, #1008] @ 0x3f0 │ │ │ │ vadd.f64 d4, d0, d4 │ │ │ │ vldr d0, [r3] │ │ │ │ - ldr r3, [sp, #68] @ 0x44 │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ + ldrd r1, r4, [sp, #140] @ 0x8c │ │ │ │ vadd.f64 d0, d2, d0 │ │ │ │ + ldr r6, [sp, #440] @ 0x1b8 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d4, d9 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d0, d9 │ │ │ │ - vldr d0, [r6, #872] @ 0x368 │ │ │ │ - vldr d9, [r6, #864] @ 0x360 │ │ │ │ vsub.f64 d8, d14, d3 │ │ │ │ vadd.f64 d3, d14, d3 │ │ │ │ + vmla.f64 d4, d0, d9 │ │ │ │ + vldr d9, [r7, #864] @ 0x360 │ │ │ │ + vldr d0, [r7, #872] @ 0x368 │ │ │ │ vadd.f64 d11, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d10, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d4, d12, d5 │ │ │ │ vadd.f64 d5, d12, d5 │ │ │ │ + vldr d12, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vadd.f64 d8, d13, d6 │ │ │ │ vsub.f64 d6, d13, d6 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d2, [r1] │ │ │ │ + vstr d4, [r4] │ │ │ │ vsub.f64 d4, d1, d7 │ │ │ │ - vldr d9, [r6, #488] @ 0x1e8 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ - vldr d0, [r6, #480] @ 0x1e0 │ │ │ │ - ldr r2, [sp, #512] @ 0x200 │ │ │ │ + vldr d0, [r7, #480] @ 0x1e0 │ │ │ │ + vldr d9, [r7, #488] @ 0x1e8 │ │ │ │ + ldr r1, [sp, #136] @ 0x88 │ │ │ │ + ldr r4, [sp, #416] @ 0x1a0 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ + vldr d9, [sp, #32] │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d1, [r6, #1000] @ 0x3e8 │ │ │ │ - vldr d2, [r6, #992] @ 0x3e0 │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ + vldr d0, [sp, #16] │ │ │ │ + vstr d2, [r4] │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d2, [r7, #992] @ 0x3e0 │ │ │ │ + vldr d1, [r7, #1000] @ 0x3e8 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d4, d6, d1 │ │ │ │ vnmls.f64 d4, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d7, d6, d2 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vstr d7, [r3] │ │ │ │ - vldr d6, [r6, #360] @ 0x168 │ │ │ │ - vldr d4, [r6, #352] @ 0x160 │ │ │ │ - ldr r0, [sp, #136] @ 0x88 │ │ │ │ + vldr d2, [sp] │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r6, [sp, #132] @ 0x84 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vldr d4, [r7, #352] @ 0x160 │ │ │ │ + vldr d6, [r7, #360] @ 0x168 │ │ │ │ vmul.f64 d7, d5, d6 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d9, [sp, #56] @ 0x38 │ │ │ │ - vmla.f64 d5, d3, d6 │ │ │ │ - vldr d2, [sp] │ │ │ │ - vldr d12, [sp, #72] @ 0x48 │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ + vmla.f64 d5, d3, d6 │ │ │ │ vsub.f64 d4, d0, d9 │ │ │ │ - ldr r3, [sp, #116] @ 0x74 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - vldr d8, [sp, #48] @ 0x30 │ │ │ │ - ldr r7, [sp, #44] @ 0x2c │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d7, [r6] │ │ │ │ vsub.f64 d7, d2, d12 │ │ │ │ - ldr r0, [sp, #140] @ 0x8c │ │ │ │ - vstr d5, [r0] │ │ │ │ - vldr d3, [r6, #616] @ 0x268 │ │ │ │ - vldr d5, [r6, #608] @ 0x260 │ │ │ │ - ldr r0, [sp, #112] @ 0x70 │ │ │ │ + vstr d5, [r1] │ │ │ │ + vldr d5, [r7, #608] @ 0x260 │ │ │ │ + vldr d3, [r7, #616] @ 0x268 │ │ │ │ + ldr r1, [sp, #116] @ 0x74 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vldr d1, [sp, #8] │ │ │ │ + vldr d8, [sp, #24] │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ + ldr r0, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d4, d8, d11 │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d11, d8, d11 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d7, [r2] │ │ │ │ vsub.f64 d7, d1, d10 │ │ │ │ - vldr d5, [r6, #744] @ 0x2e8 │ │ │ │ - vldr d3, [r6, #736] @ 0x2e0 │ │ │ │ - ldr r0, [sp, #40] @ 0x28 │ │ │ │ + vldr d3, [r7, #736] @ 0x2e0 │ │ │ │ + vldr d5, [r7, #744] @ 0x2e8 │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ + ldr r4, [sp, #424] @ 0x1a8 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ - vstr d6, [r0] │ │ │ │ + vmla.f64 d7, d4, d5 │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d0, d9 │ │ │ │ - vstr d7, [r7] │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d1, d10 │ │ │ │ - vldr d4, [r6, #232] @ 0xe8 │ │ │ │ - vldr d3, [r6, #224] @ 0xe0 │ │ │ │ + vldr d3, [r7, #224] @ 0xe0 │ │ │ │ + vldr d4, [r7, #232] @ 0xe8 │ │ │ │ + ldr r3, [sp, #108] @ 0x6c │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d11, d4 │ │ │ │ vnmls.f64 d5, d11, d3 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vstr d7, [r2] │ │ │ │ + vmla.f64 d7, d11, d4 │ │ │ │ + vstr d5, [r4] │ │ │ │ + vstr d7, [r0] │ │ │ │ vadd.f64 d7, d2, d12 │ │ │ │ - vldr d3, [r6, #104] @ 0x68 │ │ │ │ - vldr d4, [r6, #96] @ 0x60 │ │ │ │ - add.w r6, r6, #1008 @ 0x3f0 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ + vldr d4, [r7, #96] @ 0x60 │ │ │ │ + vldr d3, [r7, #104] @ 0x68 │ │ │ │ + add.w r7, r7, #1008 @ 0x3f0 │ │ │ │ + ldr r4, [sp, #456] @ 0x1c8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - ldr.w r3, [sp, #1776] @ 0x6f0 │ │ │ │ - ldr r4, [sp, #92] @ 0x5c │ │ │ │ - adds r3, #1 │ │ │ │ - str.w r3, [sp, #1776] @ 0x6f0 │ │ │ │ - ldr.w r3, [sp, #1660] @ 0x67c │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - add r1, r3 │ │ │ │ + vstr d5, [r4] │ │ │ │ + vstr d7, [r3] │ │ │ │ + ldr.w r3, [sp, #1776] @ 0x6f0 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str.w r3, [sp, #1776] @ 0x6f0 │ │ │ │ + ldr.w r3, [sp, #1660] @ 0x67c │ │ │ │ + ldr.w r2, [sp, #1776] @ 0x6f0 │ │ │ │ + add r5, r3 │ │ │ │ ldr.w r3, [sp, #1664] @ 0x680 │ │ │ │ add r8, r3 │ │ │ │ ldr.w r3, [sp, #1668] @ 0x684 │ │ │ │ - eors r5, r3 │ │ │ │ + eor.w fp, fp, r3 │ │ │ │ ldr.w r3, [sp, #1780] @ 0x6f4 │ │ │ │ - vstr d5, [r2] │ │ │ │ - ldr.w r2, [sp, #1776] @ 0x6f0 │ │ │ │ - vstr d7, [r4] │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 727a4 │ │ │ │ + bne.w 78058 │ │ │ │ addw sp, sp, #1676 @ 0x68c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00075698 : │ │ │ │ - ldr r2, [pc, #8] @ (756a4 ) │ │ │ │ - ldr r1, [pc, #12] @ (756a8 ) │ │ │ │ +0007af88 : │ │ │ │ + ldr r2, [pc, #8] @ (7af94 ) │ │ │ │ + ldr r1, [pc, #12] @ (7af98 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - strh r0, [r7, #48] @ 0x30 │ │ │ │ + ldr r5, [sp, #288] @ 0x120 │ │ │ │ movs r2, r0 │ │ │ │ - beq.n 7560a │ │ │ │ + beq.n 7b05a │ │ │ │ vaddl.u q8, d15, d0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r1 │ │ │ │ - mov r7, r0 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub sp, #500 @ 0x1f4 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r0 │ │ │ │ mov.w r0, #304 @ 0x130 │ │ │ │ - mov r9, r3 │ │ │ │ - ldr r3, [pc, #64] @ (75708 ) │ │ │ │ - ldr r1, [sp, #600] @ 0x258 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r1 │ │ │ │ + mov sl, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub sp, #508 @ 0x1fc │ │ │ │ + ldr r1, [sp, #608] @ 0x260 │ │ │ │ + ldr r3, [pc, #80] @ (7b018 ) │ │ │ │ + add.w r1, r1, #4294967295 @ 0xffffffff │ │ │ │ + mla r7, r0, r1, r2 │ │ │ │ + ldrd r2, r1, [sp, #608] @ 0x260 │ │ │ │ add r3, pc │ │ │ │ - subs r1, #1 │ │ │ │ - mla r6, r0, r1, r2 │ │ │ │ - ldrd r2, r1, [sp, #600] @ 0x258 │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 76210 │ │ │ │ - ldr r2, [sp, #608] @ 0x260 │ │ │ │ - mov lr, r7 │ │ │ │ - vldr d15, [pc, #24] @ 756f8 │ │ │ │ - vldr d14, [pc, #28] @ 75700 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #484] @ 0x1e4 │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #488] @ 0x1e8 │ │ │ │ - ldr r2, [pc, #28] @ (7570c ) │ │ │ │ + bge.w 7bb3e │ │ │ │ + ldr r2, [sp, #616] @ 0x268 │ │ │ │ + vmov.f64 d15, #80 @ 0x3e800000 0.250 │ │ │ │ + mov r6, sl │ │ │ │ + vldr d13, [pc, #32] @ 7b008 │ │ │ │ + vldr d14, [pc, #36] @ 7b010 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #492] @ 0x1ec │ │ │ │ + rsb r2, r2, #0 │ │ │ │ + str r2, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r2, [pc, #32] @ (7b01c ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #492] @ 0x1ec │ │ │ │ - b.n 75710 │ │ │ │ + str r3, [sp, #500] @ 0x1f4 │ │ │ │ + b.n 7b020 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - str r4, [sp, #1008] @ 0x3f0 │ │ │ │ + add r3, sp, #960 @ 0x3c0 │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - movs r0, #120 @ 0x78 │ │ │ │ - movs r1, #112 @ 0x70 │ │ │ │ - vldr d4, [lr] │ │ │ │ - movs r4, #40 @ 0x28 │ │ │ │ - mov.w ip, #80 @ 0x50 │ │ │ │ - mul.w r2, r3, r9 │ │ │ │ - movs r7, #152 @ 0x98 │ │ │ │ - mul.w fp, r0, r9 │ │ │ │ - add.w r3, r8, r2 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - add.w r0, lr, fp │ │ │ │ - str r0, [sp, #8] │ │ │ │ - mla r7, r7, r9, r8 │ │ │ │ + mov.w r1, r6, lsl #3 │ │ │ │ + vldr d4, [r8] │ │ │ │ + mov.w fp, #152 @ 0x98 │ │ │ │ + mov.w lr, r6, lsl #5 │ │ │ │ + add.w r2, r1, r6 │ │ │ │ + mov.w sl, r2, lsl #3 │ │ │ │ + str r1, [sp, #8] │ │ │ │ + add.w r2, r9, r2, lsl #4 │ │ │ │ + add.w r3, r9, sl │ │ │ │ vldr d7, [r3] │ │ │ │ - mul.w r3, r1, r9 │ │ │ │ - str r7, [sp, #28] │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - str r1, [sp, #4] │ │ │ │ + str r3, [sp, #16] │ │ │ │ + sub.w r3, r1, r6 │ │ │ │ + mov.w r1, r6, lsl #4 │ │ │ │ + mov.w r4, r3, lsl #4 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r0, r9, r4 │ │ │ │ + add r4, r8 │ │ │ │ + vldr d5, [r0] │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - mul.w r0, r4, r9 │ │ │ │ - vldr d5, [r1] │ │ │ │ - mul.w r1, ip, r9 │ │ │ │ - add.w r4, lr, r0 │ │ │ │ - str r4, [sp, #16] │ │ │ │ + str r0, [sp, #20] │ │ │ │ + sub.w r0, r1, r6 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r0, [sp, #4] │ │ │ │ add r0, r8 │ │ │ │ - add r3, lr │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #24] │ │ │ │ + add.w r0, r6, r6, lsl #2 │ │ │ │ + mov.w ip, r0, lsl #3 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ + add.w r5, r8, ip │ │ │ │ + add ip, r9 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - mov.w r4, r9, lsl #5 │ │ │ │ - add.w r5, r8, r4 │ │ │ │ - str r5, [sp, #24] │ │ │ │ - add.w sl, lr, r4 │ │ │ │ - add.w r4, r8, r1 │ │ │ │ + vldr d7, [r5] │ │ │ │ + str r5, [sp, #32] │ │ │ │ + add.w r5, r9, lr │ │ │ │ + add lr, r8 │ │ │ │ + vldr d6, [r5] │ │ │ │ + str r5, [sp, #40] @ 0x28 │ │ │ │ + mla r5, fp, r6, r9 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ - vldr d6, [r5] │ │ │ │ - add.w r5, lr, r1 │ │ │ │ - add.w r1, sl, fp │ │ │ │ - str r5, [sp, #32] │ │ │ │ - str r0, [sp, #36] @ 0x24 │ │ │ │ - vldr d8, [r5] │ │ │ │ + str r5, [sp, #44] @ 0x2c │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vstr d5, [sp, #160] @ 0xa0 │ │ │ │ - add.w r7, lr, r2 │ │ │ │ - vldr d5, [r1] │ │ │ │ - mov.w r2, r9, lsl #4 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, r8, r0 │ │ │ │ + vldr d8, [r5] │ │ │ │ + str r5, [sp, #48] @ 0x30 │ │ │ │ + add.w r5, r9, r0 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + str r5, [sp, #52] @ 0x34 │ │ │ │ + vstr d5, [sp, #168] @ 0xa8 │ │ │ │ + vstr d9, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d3, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ - vsub.f64 d1, d0, d1 │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ - str r1, [sp, #44] @ 0x2c │ │ │ │ - vsub.f64 d0, d3, d2 │ │ │ │ + vsub.f64 d0, d0, d1 │ │ │ │ vadd.f64 d10, d7, d6 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d6, [sl] │ │ │ │ - vadd.f64 d2, d2, d3 │ │ │ │ - str r7, [sp, #48] @ 0x30 │ │ │ │ - add.w r0, lr, r2 │ │ │ │ + vldr d7, [ip] │ │ │ │ + vsub.f64 d11, d3, d2 │ │ │ │ + vadd.f64 d3, d2, d3 │ │ │ │ + vstr d8, [sp, #128] @ 0x80 │ │ │ │ + vldr d6, [lr] │ │ │ │ vstr d0, [sp, #152] @ 0x98 │ │ │ │ + vstr d10, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add.w r4, r8, fp │ │ │ │ - vstr d8, [sp, #120] @ 0x78 │ │ │ │ - vstr d9, [sp, #128] @ 0x80 │ │ │ │ - vstr d10, [sp, #136] @ 0x88 │ │ │ │ - vstr d1, [sp, #144] @ 0x90 │ │ │ │ - vstr d2, [sp, #176] @ 0xb0 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, lr, r0 │ │ │ │ + add r0, r9 │ │ │ │ + vldr d5, [r5] │ │ │ │ + str r5, [sp, #56] @ 0x38 │ │ │ │ + add.w r5, r8, sl │ │ │ │ + mov.w sl, #88 @ 0x58 │ │ │ │ + vstr d11, [sp, #160] @ 0xa0 │ │ │ │ + vstr d4, [sp, #176] @ 0xb0 │ │ │ │ + mul.w sl, sl, r6 │ │ │ │ + vstr d3, [sp, #184] @ 0xb8 │ │ │ │ + strd r5, r0, [sp, #60] @ 0x3c │ │ │ │ + vldr d4, [r9] │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ - vstr d4, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ - add.w r7, r8, r2 │ │ │ │ - vldr d4, [r8] │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - vldr d8, [r3] │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ + str r4, [sp, #68] @ 0x44 │ │ │ │ + vldr d5, [r5] │ │ │ │ + vldr d8, [r4] │ │ │ │ + add.w r4, r9, r3 │ │ │ │ + add r3, r8 │ │ │ │ + vsub.f64 d11, d6, d7 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #84] @ 0x54 │ │ │ │ vadd.f64 d1, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r4] │ │ │ │ - vsub.f64 d12, d6, d7 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - str r4, [sp, #52] @ 0x34 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ - str r7, [sp, #68] @ 0x44 │ │ │ │ + vldr d4, [r0] │ │ │ │ + vstr d11, [sp, #192] @ 0xc0 │ │ │ │ + vstr d7, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d3, d4, d8 │ │ │ │ + vadd.f64 d12, d0, d1 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ - add.w r5, r8, r3 │ │ │ │ - vadd.f64 d11, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - add r3, lr │ │ │ │ - vstr d12, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d12, d6, d7 │ │ │ │ - vsub.f64 d0, d4, d5 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d6, [r5] │ │ │ │ - add.w r4, lr, r2 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d13, d5, d4 │ │ │ │ - vldr d4, [r7] │ │ │ │ - add r2, r8 │ │ │ │ - vstr d0, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d6, d2, d3 │ │ │ │ + vsub.f64 d9, d3, d2 │ │ │ │ + vstr d1, [sp, #208] @ 0xd0 │ │ │ │ + vstr d12, [sp, #248] @ 0xf8 │ │ │ │ + vadd.f64 d12, d5, d4 │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ + vmov.f64 d11, d6 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r8, r1 │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r4, [sp, #76] @ 0x4c │ │ │ │ + add.w r4, r9, r1 │ │ │ │ + add r1, r6 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vldr d4, [r4] │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ + vstr d5, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - movs r3, #136 @ 0x88 │ │ │ │ - str r5, [sp, #60] @ 0x3c │ │ │ │ - vstr d1, [sp, #200] @ 0xc8 │ │ │ │ - vsub.f64 d9, d3, d2 │ │ │ │ + add.w r3, r9, r1 │ │ │ │ + add r1, r8 │ │ │ │ + vldr d5, [r3] │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ + add.w r3, r6, r6, lsl #1 │ │ │ │ + vldr d8, [r1] │ │ │ │ + mov.w r0, r3, lsl #5 │ │ │ │ vadd.f64 d1, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ + mov.w fp, r3, lsl #3 │ │ │ │ + str r1, [sp, #100] @ 0x64 │ │ │ │ + add.w r4, r8, r0 │ │ │ │ + vstr d12, [sp, #200] @ 0xc8 │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ + add.w r1, r9, fp │ │ │ │ + add fp, r8 │ │ │ │ vldr d7, [r4] │ │ │ │ - vstr d13, [sp, #192] @ 0xc0 │ │ │ │ - vadd.f64 d13, d2, d3 │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - add.w r5, lr, r3 │ │ │ │ - str r5, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d10, d0, d1 │ │ │ │ - vstr d11, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d11, d0, d1 │ │ │ │ - vldr d5, [r1] │ │ │ │ - vldr d8, [r5] │ │ │ │ - movs r5, #24 │ │ │ │ - vstr d12, [sp, #224] @ 0xe0 │ │ │ │ + str r4, [sp, #92] @ 0x5c │ │ │ │ + add.w r4, r0, r9 │ │ │ │ + vadd.f64 d12, d0, d1 │ │ │ │ + vsub.f64 d1, d0, d1 │ │ │ │ + str r4, [sp, #96] @ 0x60 │ │ │ │ + vstr d9, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mul.w r5, r5, r9 │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ - add.w r7, r8, r5 │ │ │ │ - str r1, [sp, #76] @ 0x4c │ │ │ │ + vldr d7, [r4] │ │ │ │ + vstr d1, [sp, #272] @ 0x110 │ │ │ │ vsub.f64 d3, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - str r4, [sp, #80] @ 0x50 │ │ │ │ - movs r4, #88 @ 0x58 │ │ │ │ - str r2, [sp, #84] @ 0x54 │ │ │ │ - add r5, lr │ │ │ │ - vstr d9, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d10, d4, d5 │ │ │ │ + vadd.f64 d5, d4, d5 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ - vsub.f64 d1, d2, d3 │ │ │ │ + vsub.f64 d0, d2, d3 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vstr d10, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d7, d2, d3 │ │ │ │ - mul.w r4, r4, r9 │ │ │ │ - vmov.f64 d12, d8 │ │ │ │ - vsub.f64 d8, d4, d5 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vstr d1, [sp, #264] @ 0x108 │ │ │ │ - add.w r0, lr, r4 │ │ │ │ - add r4, r8 │ │ │ │ - vstr d8, [sp, #248] @ 0xf8 │ │ │ │ - vstr d5, [sp, #272] @ 0x110 │ │ │ │ - vstr d6, [sp, #280] @ 0x118 │ │ │ │ - vldr d6, [r7] │ │ │ │ - str r7, [sp, #92] @ 0x5c │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ - vstr d7, [sp, #288] @ 0x120 │ │ │ │ - vldr d5, [r0] │ │ │ │ - mul.w r7, r7, r9 │ │ │ │ - str r0, [sp, #104] @ 0x68 │ │ │ │ - mov.w r0, r9, lsl #6 │ │ │ │ - add.w r3, lr, r7 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ - add r7, r8 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ - mla r1, r3, r9, r8 │ │ │ │ + vstr d8, [sp, #256] @ 0x100 │ │ │ │ + vstr d10, [sp, #264] @ 0x108 │ │ │ │ + vstr d0, [sp, #280] @ 0x118 │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ + str r2, [sp, #112] @ 0x70 │ │ │ │ + vstr d6, [sp, #296] @ 0x128 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r8, r3 │ │ │ │ + add r3, r9 │ │ │ │ + vstr d7, [sp, #304] @ 0x130 │ │ │ │ + vldr d7, [r1] │ │ │ │ + str r1, [sp, #108] @ 0x6c │ │ │ │ + mov.w r1, r6, lsl #6 │ │ │ │ + ldrd r0, r5, [sp, #4] │ │ │ │ + vstr d5, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ - add.w r3, r8, r0 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - str r3, [sp, #108] @ 0x6c │ │ │ │ - add r0, lr │ │ │ │ - str r1, [sp, #100] @ 0x64 │ │ │ │ - vldr d7, [r1] │ │ │ │ - mov.w r1, r9, lsl #3 │ │ │ │ - add.w ip, lr, r1 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, r8, sl │ │ │ │ + add.w r4, r8, r5 │ │ │ │ + add sl, r9 │ │ │ │ + vldr d5, [r2] │ │ │ │ + str r2, [sp, #116] @ 0x74 │ │ │ │ + add.w r2, r9, r1 │ │ │ │ add r1, r8 │ │ │ │ + vldr d4, [r4] │ │ │ │ + str r2, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ - vldr d4, [ip] │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ + vldr d5, [r2] │ │ │ │ + mov.w r2, #104 @ 0x68 │ │ │ │ + mul.w r2, r2, r6 │ │ │ │ + add.w r5, r9, r2 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - add.w r2, r8, r3 │ │ │ │ - str r2, [sp, #112] @ 0x70 │ │ │ │ - add r3, lr │ │ │ │ - vldr d5, [r2] │ │ │ │ - add.w r2, ip, fp │ │ │ │ - str r2, [sp, #116] @ 0x74 │ │ │ │ - add fp, r5 │ │ │ │ - vldr d8, [r2] │ │ │ │ - add.w r2, r8, r9, lsl #7 │ │ │ │ - str r2, [sp, #480] @ 0x1e0 │ │ │ │ + add r2, r8 │ │ │ │ + vldr d5, [r5] │ │ │ │ + str r5, [sp, #124] @ 0x7c │ │ │ │ + add.w r5, r4, r0 │ │ │ │ + add.w r0, r9, r6, lsl #7 │ │ │ │ + vldr d8, [r5] │ │ │ │ + str r5, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ + str r0, [sp, #8] │ │ │ │ vsub.f64 d3, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ + add r5, r9 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ vadd.f64 d10, d4, d5 │ │ │ │ vsub.f64 d0, d3, d2 │ │ │ │ - vstr d8, [sp, #296] @ 0x128 │ │ │ │ + vstr d8, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ + vldr d7, [r5] │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ - vldr d3, [r7] │ │ │ │ - vstr d0, [sp, #320] @ 0x140 │ │ │ │ - vstr d8, [sp, #304] @ 0x130 │ │ │ │ + vstr d8, [sp, #320] @ 0x140 │ │ │ │ vsub.f64 d8, d4, d5 │ │ │ │ - vstr d6, [sp, #336] @ 0x150 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vldr d4, [r2] │ │ │ │ - vstr d8, [sp, #312] @ 0x138 │ │ │ │ + vldr d4, [r0] │ │ │ │ + vstr d6, [sp, #352] @ 0x160 │ │ │ │ + vldr d6, [r1] │ │ │ │ + vstr d8, [sp, #328] @ 0x148 │ │ │ │ + vstr d0, [sp, #336] @ 0x150 │ │ │ │ + vstr d10, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - vstr d2, [sp, #344] @ 0x158 │ │ │ │ - vldr d2, [fp] │ │ │ │ + vstr d2, [sp, #360] @ 0x168 │ │ │ │ + vldr d7, [r2] │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + vldr d3, [r3] │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vstr d10, [sp, #328] @ 0x148 │ │ │ │ + vldr d7, [fp] │ │ │ │ + add r0, fp │ │ │ │ + vldr d2, [r0] │ │ │ │ + str r0, [sp, #4] │ │ │ │ vadd.f64 d0, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ + vldr d7, [sl] │ │ │ │ vadd.f64 d10, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ + vldr d4, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d9, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d2, d8, d0 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ - vstr d9, [sp, #232] @ 0xe8 │ │ │ │ + vstr d9, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d9, d3, d7 │ │ │ │ - vldr d0, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #232] @ 0xe8 │ │ │ │ - vldr d4, [sp, #320] @ 0x140 │ │ │ │ + vldr d0, [sp, #240] @ 0xf0 │ │ │ │ + vldr d3, [sp, #240] @ 0xf0 │ │ │ │ + vstr d11, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d0, d0, d5 │ │ │ │ - vstr d12, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vldr d3, [sp, #208] @ 0xd0 │ │ │ │ - vsub.f64 d12, d10, d12 │ │ │ │ - vstr d13, [sp, #232] @ 0xe8 │ │ │ │ - vsub.f64 d3, d3, d4 │ │ │ │ - vldr d4, [sp, #224] @ 0xe0 │ │ │ │ - vstr d12, [sp, #400] @ 0x190 │ │ │ │ - vstr d3, [sp, #360] @ 0x168 │ │ │ │ - vldr d3, [sp, #336] @ 0x150 │ │ │ │ + vldr d3, [sp, #216] @ 0xd8 │ │ │ │ + vsub.f64 d4, d3, d4 │ │ │ │ + vldr d3, [sp, #352] @ 0x160 │ │ │ │ + vstr d4, [sp, #368] @ 0x170 │ │ │ │ + vldr d4, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d3, d4, d3 │ │ │ │ - vstr d3, [sp, #368] @ 0x170 │ │ │ │ + vldr d4, [sp, #296] @ 0x128 │ │ │ │ + vstr d3, [sp, #376] @ 0x178 │ │ │ │ + vsub.f64 d3, d6, d4 │ │ │ │ + vstr d3, [sp, #384] @ 0x180 │ │ │ │ vldr d3, [sp, #280] @ 0x118 │ │ │ │ - vsub.f64 d4, d6, d3 │ │ │ │ - vldr d3, [sp, #264] @ 0x108 │ │ │ │ - vstr d4, [sp, #376] @ 0x178 │ │ │ │ - vsub.f64 d4, d0, d3 │ │ │ │ - vldr d3, [sp, #184] @ 0xb8 │ │ │ │ - vstr d4, [sp, #384] @ 0x180 │ │ │ │ - vldr d4, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d4, d5, d4 │ │ │ │ - vstr d4, [sp, #392] @ 0x188 │ │ │ │ - vldr d4, [sp, #304] @ 0x130 │ │ │ │ - vsub.f64 d12, d3, d4 │ │ │ │ - vldr d4, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d13, d13, d4 │ │ │ │ + vsub.f64 d3, d0, d3 │ │ │ │ + vstr d3, [sp, #392] @ 0x188 │ │ │ │ + vldr d3, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d4, d5, d3 │ │ │ │ + vstr d4, [sp, #400] @ 0x190 │ │ │ │ vldr d4, [sp, #256] @ 0x100 │ │ │ │ - vstr d12, [sp, #408] @ 0x198 │ │ │ │ - vstr d13, [sp, #416] @ 0x1a0 │ │ │ │ - vsub.f64 d13, d8, d4 │ │ │ │ - vldr d4, [sp, #200] @ 0xc8 │ │ │ │ - vstr d13, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d13, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d3, d9, d13 │ │ │ │ - vldr d13, [sp, #312] @ 0x138 │ │ │ │ - vstr d3, [sp, #432] @ 0x1b0 │ │ │ │ + vsub.f64 d3, d10, d4 │ │ │ │ + vldr d4, [sp, #320] @ 0x140 │ │ │ │ + vstr d3, [sp, #408] @ 0x198 │ │ │ │ vldr d3, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d13, d3, d13 │ │ │ │ - vstr d13, [sp, #440] @ 0x1b8 │ │ │ │ - vsub.f64 d13, d4, d1 │ │ │ │ - vldr d4, [sp, #352] @ 0x160 │ │ │ │ - vstr d13, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d3, [sp, #296] @ 0x128 │ │ │ │ - vldr d13, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d12, d4, d3 │ │ │ │ - vldr d3, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d3, d3, d13 │ │ │ │ - vldr d13, [sp, #272] @ 0x110 │ │ │ │ - vstr d12, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d12, d13, d7 │ │ │ │ - vldr d13, [sp, #336] @ 0x150 │ │ │ │ - vstr d3, [sp, #456] @ 0x1c8 │ │ │ │ - vsub.f64 d3, d2, d11 │ │ │ │ - vadd.f64 d11, d11, d2 │ │ │ │ - vstr d12, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d12, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d13, d12, d13 │ │ │ │ - vldr d12, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d6, d12, d6 │ │ │ │ + vsub.f64 d4, d3, d4 │ │ │ │ + vstr d4, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d4, [sp, #360] @ 0x168 │ │ │ │ + vsub.f64 d11, d11, d4 │ │ │ │ + vstr d11, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d11, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d11, d8, d11 │ │ │ │ + vstr d11, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d11, [sp, #264] @ 0x108 │ │ │ │ + vldr d4, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d3, d9, d11 │ │ │ │ + vldr d11, [sp, #328] @ 0x148 │ │ │ │ + vstr d3, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d3, d4, d11 │ │ │ │ + vldr d4, [sp, #248] @ 0xf8 │ │ │ │ + vstr d12, [sp, #248] @ 0xf8 │ │ │ │ + vstr d3, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d3, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d11, d3, d1 │ │ │ │ + vldr d3, [sp, #312] @ 0x138 │ │ │ │ + vstr d11, [sp, #456] @ 0x1c8 │ │ │ │ + vsub.f64 d11, d4, d3 │ │ │ │ + vldr d3, [sp, #224] @ 0xe0 │ │ │ │ + vstr d11, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d11, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d3, d3, d11 │ │ │ │ + vldr d11, [sp, #288] @ 0x120 │ │ │ │ + vstr d3, [sp, #472] @ 0x1d8 │ │ │ │ + vsub.f64 d3, d2, d12 │ │ │ │ + vadd.f64 d12, d11, d7 │ │ │ │ + vldr d11, [sp, #352] @ 0x160 │ │ │ │ + vstr d12, [sp, #480] @ 0x1e0 │ │ │ │ vldr d12, [sp, #232] @ 0xe8 │ │ │ │ - vstr d13, [sp, #224] @ 0xe0 │ │ │ │ - vstr d6, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d6, d13, d6 │ │ │ │ - vstr d6, [sp, #336] @ 0x150 │ │ │ │ - vldr d6, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d13, d4, d6 │ │ │ │ - vldr d6, [sp, #192] @ 0xc0 │ │ │ │ - vadd.f64 d2, d13, d11 │ │ │ │ - vstr d2, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d2, [sp, #312] @ 0x138 │ │ │ │ - vadd.f64 d2, d6, d2 │ │ │ │ - vldr d6, [sp, #248] @ 0xf8 │ │ │ │ + vadd.f64 d12, d12, d11 │ │ │ │ + vmov.f64 d11, d12 │ │ │ │ + vldr d12, [sp, #296] @ 0x128 │ │ │ │ + vstr d11, [sp, #232] @ 0xe8 │ │ │ │ + vadd.f64 d6, d12, d6 │ │ │ │ + vmov.f64 d12, d6 │ │ │ │ + vadd.f64 d6, d11, d6 │ │ │ │ + vstr d12, [sp, #296] @ 0x128 │ │ │ │ + vldr d12, [sp, #248] @ 0xf8 │ │ │ │ + vstr d6, [sp, #352] @ 0x160 │ │ │ │ + vldr d6, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d2, d12, d2 │ │ │ │ + vadd.f64 d11, d4, d6 │ │ │ │ + vldr d6, [sp, #200] @ 0xc8 │ │ │ │ + vldr d4, [sp, #328] @ 0x148 │ │ │ │ + vstr d2, [sp, #248] @ 0xf8 │ │ │ │ + vadd.f64 d12, d11, d2 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vstr d12, [sp, #312] @ 0x138 │ │ │ │ + vmov.f64 d12, d6 │ │ │ │ + vldr d6, [sp, #264] @ 0x108 │ │ │ │ + vstr d12, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d9, d6, d9 │ │ │ │ - vstr d2, [sp, #192] @ 0xc0 │ │ │ │ - vadd.f64 d6, d2, d9 │ │ │ │ - vstr d9, [sp, #248] @ 0xf8 │ │ │ │ - vldr d9, [sp, #208] @ 0xd0 │ │ │ │ - vstr d6, [sp, #296] @ 0x128 │ │ │ │ - vldr d6, [sp, #344] @ 0x158 │ │ │ │ + vmov.f64 d6, d9 │ │ │ │ + vadd.f64 d9, d12, d9 │ │ │ │ + vstr d6, [sp, #264] @ 0x108 │ │ │ │ + vstr d9, [sp, #328] @ 0x148 │ │ │ │ + vldr d12, [sp, #240] @ 0xf0 │ │ │ │ + vldr d2, [sp, #192] @ 0xc0 │ │ │ │ + vldr d6, [sp, #360] @ 0x168 │ │ │ │ + vldr d9, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ - vldr d12, [sp, #288] @ 0x120 │ │ │ │ + vldr d12, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d5, d12, d5 │ │ │ │ - vldr d12, [sp, #320] @ 0x140 │ │ │ │ - vadd.f64 d2, d9, d12 │ │ │ │ - vldr d9, [sp, #264] @ 0x108 │ │ │ │ + vldr d12, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d9, d9, d12 │ │ │ │ + vldr d12, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vadd.f64 d9, d9, d0 │ │ │ │ - vstr d2, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d0, d2, d9 │ │ │ │ - vldr d2, [sp, #304] @ 0x130 │ │ │ │ - vstr d9, [sp, #232] @ 0xe8 │ │ │ │ - vstr d0, [sp, #264] @ 0x108 │ │ │ │ - vldr d0, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d12, d0, d2 │ │ │ │ - vldr d2, [sp, #240] @ 0xf0 │ │ │ │ - vldr d9, [sp, #216] @ 0xd8 │ │ │ │ - vldr d0, [sp, #200] @ 0xc8 │ │ │ │ - vadd.f64 d10, d2, d10 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - vadd.f64 d2, d12, d10 │ │ │ │ + vadd.f64 d12, d12, d0 │ │ │ │ + vstr d9, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d0, d9, d12 │ │ │ │ + vstr d12, [sp, #240] @ 0xf0 │ │ │ │ + vstr d0, [sp, #280] @ 0x118 │ │ │ │ + vldr d0, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d12, d2, d0 │ │ │ │ + vldr d2, [sp, #224] @ 0xe0 │ │ │ │ + vldr d0, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d10, d0, d10 │ │ │ │ + vldr d0, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d9, d12, d10 │ │ │ │ + vstr d10, [sp, #192] @ 0xc0 │ │ │ │ + vldr d10, [sp, #344] @ 0x158 │ │ │ │ + vstr d9, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d10, d2, d10 │ │ │ │ + vldr d2, [sp, #288] @ 0x120 │ │ │ │ + vldr d9, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + vstr d10, [sp, #224] @ 0xe0 │ │ │ │ + vmov.f64 d2, d7 │ │ │ │ + vadd.f64 d7, d10, d7 │ │ │ │ vstr d2, [sp, #288] @ 0x120 │ │ │ │ - vldr d2, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d2, d9, d2 │ │ │ │ - vldr d9, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d7, d7, d9 │ │ │ │ - vstr d2, [sp, #184] @ 0xb8 │ │ │ │ - vstr d7, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d7, d2, d7 │ │ │ │ - vldr d2, [sp, #176] @ 0xb0 │ │ │ │ - vstr d7, [sp, #240] @ 0xf0 │ │ │ │ - vadd.f64 d7, d0, d1 │ │ │ │ - vldr d1, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d0, d13, d11 │ │ │ │ - vsub.f64 d13, d13, d11 │ │ │ │ - vadd.f64 d8, d1, d8 │ │ │ │ - vstr d7, [sp, #200] @ 0xc8 │ │ │ │ - vadd.f64 d1, d7, d8 │ │ │ │ - vldr d7, [sp, #120] @ 0x78 │ │ │ │ - vstr d8, [sp, #256] @ 0x100 │ │ │ │ - vldr d8, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d7, d7, d0 │ │ │ │ + vldr d2, [sp, #184] @ 0xb8 │ │ │ │ + vstr d7, [sp, #304] @ 0x130 │ │ │ │ + vldr d7, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d7, d7, d1 │ │ │ │ + vldr d1, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d1, d1, d8 │ │ │ │ + vstr d7, [sp, #208] @ 0xd0 │ │ │ │ + vldr d8, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d10, d7, d1 │ │ │ │ + vldr d7, [sp, #128] @ 0x80 │ │ │ │ vstr d1, [sp, #272] @ 0x110 │ │ │ │ - vstr d7, [lr] │ │ │ │ - vadd.f64 d7, d2, d4 │ │ │ │ - vldr d2, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d0, d2, d1 │ │ │ │ - vldr d1, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d7, d7, d9 │ │ │ │ + vstr d10, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d0, d0, d10 │ │ │ │ vstr d7, [r8] │ │ │ │ - vadd.f64 d7, d1, d8 │ │ │ │ - vldr d1, [r6, #152] @ 0x98 │ │ │ │ - vldr d8, [r6, #144] @ 0x90 │ │ │ │ + vadd.f64 d7, d2, d4 │ │ │ │ + vstr d7, [r9] │ │ │ │ + vldr d7, [sp, #280] @ 0x118 │ │ │ │ + vldr d1, [r7, #152] @ 0x98 │ │ │ │ + ldr r0, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d7, d8, d7 │ │ │ │ + vldr d8, [r7, #144] @ 0x90 │ │ │ │ + vldr d9, [sp, #168] @ 0xa8 │ │ │ │ + vldr d10, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d2, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vmla.f64 d7, d0, d1 │ │ │ │ - vldr d1, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ - vldr d0, [sp, #296] @ 0x128 │ │ │ │ - vadd.f64 d0, d1, d0 │ │ │ │ - vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - vldr d2, [sp, #128] @ 0x80 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vadd.f64 d7, d12, d10 │ │ │ │ - vldr d8, [r6, #72] @ 0x48 │ │ │ │ - vsub.f64 d12, d12, d10 │ │ │ │ - vldr d1, [r6, #64] @ 0x40 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + vmla.f64 d7, d0, d1 │ │ │ │ + vldr d1, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d0, d1, d10 │ │ │ │ + vldr d10, [sp, #352] @ 0x160 │ │ │ │ + vstr d2, [r0] │ │ │ │ + ldr r0, [sp, #52] @ 0x34 │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vldr d1, [r7, #64] @ 0x40 │ │ │ │ + vldr d7, [sp, #256] @ 0x100 │ │ │ │ + vldr d8, [r7, #72] @ 0x48 │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ vadd.f64 d7, d2, d7 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmla.f64 d7, d0, d1 │ │ │ │ - vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ - vldr d0, [sp, #160] @ 0xa0 │ │ │ │ - vldr d9, [sp, #336] @ 0x150 │ │ │ │ - vldr d8, [sp, #168] @ 0xa8 │ │ │ │ - vldr d1, [sp, #240] @ 0xf0 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vadd.f64 d7, d0, d9 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + vldr d1, [sp, #304] @ 0x130 │ │ │ │ + vstr d2, [r0] │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ + vstr d7, [ip] │ │ │ │ + vadd.f64 d7, d9, d10 │ │ │ │ vmul.f64 d9, d3, d14 │ │ │ │ - vadd.f64 d0, d8, d1 │ │ │ │ - vldr d8, [r6, #232] @ 0xe8 │ │ │ │ - vldr d1, [r6, #224] @ 0xe0 │ │ │ │ - vmul.f64 d3, d3, d15 │ │ │ │ - vldr d5, [sp, #176] @ 0xb0 │ │ │ │ - vldr d11, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d10, [sp, #176] @ 0xb0 │ │ │ │ + vmul.f64 d3, d3, d13 │ │ │ │ + vldr d8, [r7, #232] @ 0xe8 │ │ │ │ + vadd.f64 d0, d10, d1 │ │ │ │ + vldr d1, [r7, #224] @ 0xe0 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ + vldr d8, [sp, #400] @ 0x190 │ │ │ │ vmla.f64 d7, d0, d1 │ │ │ │ - vldr d8, [sp, #392] @ 0x188 │ │ │ │ - vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vmov.f64 d2, #80 @ 0x3e800000 0.250 │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ - vmls.f64 d5, d4, d2 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vmul.f64 d7, d8, d14 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ - vmov.f64 d0, d7 │ │ │ │ - vldr d7, [sp, #352] @ 0x160 │ │ │ │ - vmla.f64 d0, d1, d15 │ │ │ │ - vnmls.f64 d3, d7, d14 │ │ │ │ - vmla.f64 d9, d7, d15 │ │ │ │ - vmul.f64 d7, d8, d15 │ │ │ │ - vmov.f64 d8, d7 │ │ │ │ - vmov.f64 d7, d5 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ - vldr d3, [pc, #980] @ 76150 │ │ │ │ - vnmls.f64 d8, d1, d14 │ │ │ │ - vldr d1, [r6, #56] @ 0x38 │ │ │ │ + vldr d0, [sp, #424] @ 0x1a8 │ │ │ │ + vmul.f64 d10, d8, d14 │ │ │ │ + vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d2, [r0] │ │ │ │ + ldr r0, [sp, #64] @ 0x40 │ │ │ │ + vmla.f64 d10, d0, d13 │ │ │ │ + vnmls.f64 d3, d1, d14 │ │ │ │ + vmla.f64 d9, d1, d13 │ │ │ │ + vldr d2, [sp, #184] @ 0xb8 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vmul.f64 d7, d8, d13 │ │ │ │ + vmls.f64 d2, d4, d15 │ │ │ │ + vmov.f64 d1, d7 │ │ │ │ + vstr d3, [sp, #32] │ │ │ │ + vldr d3, [pc, #964] @ 7ba68 │ │ │ │ + vnmls.f64 d1, d0, d14 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vmul.f64 d13, d13, d3 │ │ │ │ - vadd.f64 d5, d6, d5 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #120] @ 0x78 │ │ │ │ - vmls.f64 d6, d11, d2 │ │ │ │ - vstr d8, [sp, #8] │ │ │ │ - vmov.f64 d11, d0 │ │ │ │ - vldr d8, [r6, #48] @ 0x30 │ │ │ │ + vadd.f64 d5, d6, d2 │ │ │ │ + vsub.f64 d7, d2, d6 │ │ │ │ + vstr d1, [sp, #24] │ │ │ │ + vldr d8, [sp, #248] @ 0xf8 │ │ │ │ + vldr d1, [r7, #56] @ 0x38 │ │ │ │ + vldr d6, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d4, d5, d9 │ │ │ │ vadd.f64 d5, d9, d5 │ │ │ │ + vsub.f64 d11, d11, d8 │ │ │ │ + ldr r0, [sp, #40] @ 0x28 │ │ │ │ + vldr d8, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ + vmul.f64 d11, d11, d3 │ │ │ │ + vmls.f64 d6, d8, d15 │ │ │ │ + vldr d8, [r7, #48] @ 0x30 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vadd.f64 d3, d13, d6 │ │ │ │ - vsub.f64 d6, d6, d13 │ │ │ │ - vldr d13, [sp, #16] │ │ │ │ - vadd.f64 d0, d0, d3 │ │ │ │ - vsub.f64 d3, d3, d11 │ │ │ │ + vadd.f64 d3, d11, d6 │ │ │ │ + vsub.f64 d6, d6, d11 │ │ │ │ + vldr d11, [sp, #32] │ │ │ │ + vadd.f64 d0, d10, d3 │ │ │ │ + vsub.f64 d3, d3, d10 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ - vldr d8, [sp, #8] │ │ │ │ - vsub.f64 d0, d6, d8 │ │ │ │ - vstr d2, [sl] │ │ │ │ - vstr d4, [r2] │ │ │ │ - vadd.f64 d4, d13, d7 │ │ │ │ - vldr d1, [r6, #184] @ 0xb8 │ │ │ │ - vsub.f64 d7, d7, d13 │ │ │ │ - vldr d8, [r6, #176] @ 0xb0 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ + vstr d2, [lr] │ │ │ │ + vstr d4, [r0] │ │ │ │ + vldr d4, [sp, #24] │ │ │ │ + vldr d8, [r7, #176] @ 0xb0 │ │ │ │ + vldr d1, [r7, #184] @ 0xb8 │ │ │ │ + vsub.f64 d0, d6, d4 │ │ │ │ + vadd.f64 d4, d11, d7 │ │ │ │ + ldr r0, [sp, #92] @ 0x5c │ │ │ │ + vsub.f64 d7, d7, d11 │ │ │ │ + vldr d11, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d0, d1 │ │ │ │ + vmul.f64 d9, d11, d14 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ - vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vldr d2, [r6, #248] @ 0xf8 │ │ │ │ - vldr d1, [r6, #240] @ 0xf0 │ │ │ │ - ldr r2, [sp, #116] @ 0x74 │ │ │ │ + vmla.f64 d4, d0, d1 │ │ │ │ + vldr d8, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d0, [sp, #440] @ 0x1b8 │ │ │ │ + vmla.f64 d9, d8, d13 │ │ │ │ + vmul.f64 d10, d0, d14 │ │ │ │ + vstr d2, [r0] │ │ │ │ + ldr r0, [sp, #96] @ 0x60 │ │ │ │ + vstr d4, [r0] │ │ │ │ + vldr d1, [r7, #240] @ 0xf0 │ │ │ │ + vldr d2, [r7, #248] @ 0xf8 │ │ │ │ + ldr r0, [sp, #488] @ 0x1e8 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ - vldr d9, [sp, #8] │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vldr d13, [sp, #400] @ 0x190 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ - vldr d0, [sp, #408] @ 0x198 │ │ │ │ - vadd.f64 d6, d9, d6 │ │ │ │ - vldr d8, [sp, #432] @ 0x1b0 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vmul.f64 d9, d13, d14 │ │ │ │ - vmla.f64 d9, d0, d15 │ │ │ │ - vldr d10, [sp, #288] @ 0x120 │ │ │ │ - vmul.f64 d11, d8, d14 │ │ │ │ - vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d4, [r6, #120] @ 0x78 │ │ │ │ - vldr d3, [r6, #112] @ 0x70 │ │ │ │ - ldr r2, [sp, #108] @ 0x6c │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ + vstr d4, [r0] │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + vldr d4, [sp, #24] │ │ │ │ + vstr d5, [r0] │ │ │ │ + vldr d3, [r7, #112] @ 0x70 │ │ │ │ + vadd.f64 d6, d4, d6 │ │ │ │ + vldr d4, [r7, #120] @ 0x78 │ │ │ │ + ldr r0, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ - vmov.f64 d4, #80 @ 0x3e800000 0.250 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ - vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ - vmla.f64 d11, d6, d15 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vstr d7, [r2] │ │ │ │ - vmul.f64 d7, d13, d15 │ │ │ │ - vldr d5, [pc, #708] @ 76150 │ │ │ │ - vldr d1, [r6] │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ - vmov.f64 d13, d7 │ │ │ │ - vmul.f64 d12, d12, d5 │ │ │ │ - vnmls.f64 d13, d0, d14 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ + vldr d6, [sp, #448] @ 0x1c0 │ │ │ │ + vmla.f64 d10, d6, d13 │ │ │ │ + vstr d5, [r1] │ │ │ │ + vstr d7, [r0] │ │ │ │ + vmul.f64 d7, d11, d13 │ │ │ │ + vmul.f64 d11, d0, d13 │ │ │ │ + vnmls.f64 d11, d6, d14 │ │ │ │ + vmov.f64 d4, d7 │ │ │ │ + vnmls.f64 d4, d8, d14 │ │ │ │ + vstr d4, [sp, #8] │ │ │ │ + vldr d1, [r7] │ │ │ │ + vldr d8, [sp, #200] @ 0xc8 │ │ │ │ + vldr d5, [sp, #264] @ 0x108 │ │ │ │ + vldr d6, [sp, #144] @ 0x90 │ │ │ │ vldr d0, [sp, #192] @ 0xc0 │ │ │ │ - vstr d13, [sp, #8] │ │ │ │ - vmul.f64 d13, d8, d15 │ │ │ │ - vldr d8, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d7, d0, d8 │ │ │ │ - vldr d0, [sp, #296] @ 0x128 │ │ │ │ - vnmls.f64 d13, d6, d14 │ │ │ │ - vldr d6, [sp, #136] @ 0x88 │ │ │ │ - vldr d8, [r6, #8] │ │ │ │ - vmls.f64 d6, d0, d4 │ │ │ │ + vsub.f64 d7, d8, d5 │ │ │ │ + vldr d5, [pc, #644] @ 7ba68 │ │ │ │ + vldr d8, [sp, #328] @ 0x148 │ │ │ │ + vldr d2, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d12, d12, d0 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ + ldr r1, [sp, #100] @ 0x64 │ │ │ │ + vmls.f64 d6, d8, d15 │ │ │ │ + vldr d8, [r7, #8] │ │ │ │ + vmul.f64 d12, d12, d5 │ │ │ │ + ldr r0, [sp, #124] @ 0x7c │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #128] @ 0x80 │ │ │ │ - vmls.f64 d7, d10, d4 │ │ │ │ - vldr d10, [sp, #8] │ │ │ │ + vldr d7, [sp, #136] @ 0x88 │ │ │ │ + vmls.f64 d7, d2, d15 │ │ │ │ vadd.f64 d0, d9, d3 │ │ │ │ vsub.f64 d3, d3, d9 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vadd.f64 d5, d12, d7 │ │ │ │ vsub.f64 d7, d7, d12 │ │ │ │ - vsub.f64 d4, d5, d11 │ │ │ │ - vadd.f64 d5, d11, d5 │ │ │ │ + vldr d12, [sp, #8] │ │ │ │ + vsub.f64 d4, d5, d10 │ │ │ │ + vadd.f64 d5, d10, d5 │ │ │ │ vnmls.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ - vadd.f64 d0, d10, d6 │ │ │ │ - vsub.f64 d6, d6, d10 │ │ │ │ - vstr d2, [ip] │ │ │ │ - vstr d4, [r1] │ │ │ │ - vsub.f64 d4, d7, d13 │ │ │ │ - vldr d8, [r6, #264] @ 0x108 │ │ │ │ - vadd.f64 d7, d13, d7 │ │ │ │ - vldr d1, [r6, #256] @ 0x100 │ │ │ │ - vldr d13, [pc, #548] @ 76150 │ │ │ │ + vadd.f64 d0, d12, d6 │ │ │ │ + vsub.f64 d6, d6, d12 │ │ │ │ + vstr d2, [r4] │ │ │ │ + ldr r4, [sp, #60] @ 0x3c │ │ │ │ + vstr d4, [r5] │ │ │ │ + vsub.f64 d4, d7, d11 │ │ │ │ + vadd.f64 d7, d11, d7 │ │ │ │ + vldr d1, [r7, #256] @ 0x100 │ │ │ │ + vldr d8, [r7, #264] @ 0x108 │ │ │ │ + vldr d11, [sp, #432] @ 0x1b0 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ + vmul.f64 d9, d11, d13 │ │ │ │ + vmul.f64 d12, d11, d14 │ │ │ │ vnmls.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ - vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ - vldr d12, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d11, [sp, #384] @ 0x180 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vldr d1, [r6, #136] @ 0x88 │ │ │ │ - vmul.f64 d9, d12, d15 │ │ │ │ - vldr d2, [r6, #128] @ 0x80 │ │ │ │ - vmul.f64 d10, d11, d15 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - vmul.f64 d12, d12, d14 │ │ │ │ + vstr d2, [r1] │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vldr d2, [r7, #128] @ 0x80 │ │ │ │ + vldr d1, [r7, #136] @ 0x88 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ vmul.f64 d4, d3, d1 │ │ │ │ - vldr d0, [sp, #208] @ 0xd0 │ │ │ │ - vmul.f64 d11, d11, d14 │ │ │ │ - vldr d8, [sp, #264] @ 0x108 │ │ │ │ vnmls.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ + vldr d1, [sp, #392] @ 0x188 │ │ │ │ vmla.f64 d5, d3, d2 │ │ │ │ - vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ - vnmls.f64 d9, d1, d14 │ │ │ │ - vmla.f64 d12, d1, d15 │ │ │ │ - vldr d1, [sp, #232] @ 0xe8 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d3, [r6, #200] @ 0xc8 │ │ │ │ - vldr d4, [r6, #192] @ 0xc0 │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ + vmul.f64 d10, d1, d13 │ │ │ │ + vmul.f64 d11, d1, d14 │ │ │ │ + vstr d4, [r4] │ │ │ │ + vstr d5, [r1] │ │ │ │ + vldr d4, [r7, #192] @ 0xc0 │ │ │ │ + vldr d3, [r7, #200] @ 0xc8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vldr d3, [pc, #412] @ 7ba68 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - vldr d6, [sp, #360] @ 0x168 │ │ │ │ - vmov.f64 d4, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d3, [sp, #144] @ 0x90 │ │ │ │ - vnmls.f64 d10, d6, d14 │ │ │ │ - vmla.f64 d11, d6, d15 │ │ │ │ - vsub.f64 d6, d0, d1 │ │ │ │ + vldr d4, [sp, #368] @ 0x170 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vnmls.f64 d10, d4, d14 │ │ │ │ + vmla.f64 d11, d4, d13 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vldr d6, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r0, [sp, #20] │ │ │ │ + vldr d7, [sp, #160] @ 0xa0 │ │ │ │ + vldr d8, [sp, #280] @ 0x118 │ │ │ │ + vnmls.f64 d9, d6, d14 │ │ │ │ + vmla.f64 d12, d6, d13 │ │ │ │ + vldr d1, [sp, #240] @ 0xf0 │ │ │ │ vldr d0, [sp, #272] @ 0x110 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vmls.f64 d3, d0, d4 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vmul.f64 d6, d6, d13 │ │ │ │ - vldr d7, [sp, #152] @ 0x98 │ │ │ │ - vmls.f64 d7, d8, d4 │ │ │ │ - vldr d0, [sp, #200] @ 0xc8 │ │ │ │ - vldr d8, [sp, #256] @ 0x100 │ │ │ │ - vldr d1, [r6, #24] │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ - vsub.f64 d4, d0, d8 │ │ │ │ - vldr d8, [r6, #16] │ │ │ │ + vmls.f64 d7, d8, d15 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ + vldr d8, [sp, #216] @ 0xd8 │ │ │ │ + ldr r4, [sp, #68] @ 0x44 │ │ │ │ + vsub.f64 d6, d8, d1 │ │ │ │ + vldr d8, [sp, #320] @ 0x140 │ │ │ │ + vldr d1, [r7, #24] │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ - vmul.f64 d4, d4, d13 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vmov.f64 d6, d3 │ │ │ │ - vsub.f64 d3, d3, d4 │ │ │ │ + vldr d6, [sp, #152] @ 0x98 │ │ │ │ + vmls.f64 d6, d8, d15 │ │ │ │ + vldr d8, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d4, d8, d0 │ │ │ │ + vldr d8, [r7, #16] │ │ │ │ + vmul.f64 d4, d4, d3 │ │ │ │ + vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vadd.f64 d4, d9, d5 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ vsub.f64 d0, d3, d10 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d0, d1 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ + vmla.f64 d4, d0, d1 │ │ │ │ vadd.f64 d0, d11, d6 │ │ │ │ vsub.f64 d6, d6, d11 │ │ │ │ - vstr d2, [r0] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ vstr d4, [r2] │ │ │ │ vsub.f64 d4, d7, d12 │ │ │ │ - vldr d8, [r6, #208] @ 0xd0 │ │ │ │ vadd.f64 d7, d12, d7 │ │ │ │ - vldr d1, [r6, #216] @ 0xd8 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ + vldr d8, [r7, #208] @ 0xd0 │ │ │ │ + vldr d1, [r7, #216] @ 0xd8 │ │ │ │ + ldr r2, [sp, #108] @ 0x6c │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d0, d1 │ │ │ │ - ldr r2, [sp, #100] @ 0x64 │ │ │ │ - vldr d9, [sp, #464] @ 0x1d0 │ │ │ │ - ldr r0, [sp, #96] @ 0x60 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ - vmul.f64 d12, d9, d15 │ │ │ │ - vmul.f64 d9, d9, d14 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d4, [r1] │ │ │ │ - vldr d2, [r6, #280] @ 0x118 │ │ │ │ - vldr d1, [r6, #272] @ 0x110 │ │ │ │ + vmla.f64 d4, d0, d1 │ │ │ │ + vstr d2, [r4] │ │ │ │ + vstr d4, [r0] │ │ │ │ + vldr d1, [r7, #272] @ 0x110 │ │ │ │ + vldr d2, [r7, #280] @ 0x118 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ - vldr d2, [sp, #376] @ 0x178 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ - vmul.f64 d11, d2, d15 │ │ │ │ - vmul.f64 d10, d2, d14 │ │ │ │ - vldr d2, [sp, #336] @ 0x150 │ │ │ │ - vnmls.f64 d12, d1, d14 │ │ │ │ - vmla.f64 d9, d1, d15 │ │ │ │ - vldr d1, [sp, #216] @ 0xd8 │ │ │ │ - vstr d4, [fp] │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d4, [r6, #88] @ 0x58 │ │ │ │ - vldr d3, [r6, #80] @ 0x50 │ │ │ │ - ldr r2, [sp, #92] @ 0x5c │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ + vstr d4, [r0] │ │ │ │ + ldr r0, [sp, #112] @ 0x70 │ │ │ │ + vstr d5, [r0] │ │ │ │ + vldr d3, [r7, #80] @ 0x50 │ │ │ │ + vldr d4, [r7, #88] @ 0x58 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ - vldr d4, [sp, #280] @ 0x118 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ - vldr d3, [sp, #368] @ 0x170 │ │ │ │ - vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ - vnmls.f64 d11, d3, d14 │ │ │ │ - vmla.f64 d10, d3, d15 │ │ │ │ - vldr d3, [sp, #240] @ 0xf0 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vldr d5, [sp, #168] @ 0xa8 │ │ │ │ - vmls.f64 d5, d3, d6 │ │ │ │ - vldr d3, [sp, #184] @ 0xb8 │ │ │ │ - vstr d7, [r7] │ │ │ │ - vldr d8, [r6, #40] @ 0x28 │ │ │ │ - vsub.f64 d7, d3, d1 │ │ │ │ - vldr d1, [r6, #32] │ │ │ │ - add.w r6, r6, #304 @ 0x130 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ + vldr d6, [pc, #132] @ 7ba68 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vstr d7, [r3] │ │ │ │ + vldr d0, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d8, [r7, #40] @ 0x28 │ │ │ │ + vldr d1, [sp, #472] @ 0x1d8 │ │ │ │ + vmul.f64 d12, d0, d13 │ │ │ │ + vmul.f64 d9, d0, d14 │ │ │ │ + vldr d5, [sp, #176] @ 0xb0 │ │ │ │ + vldr d2, [sp, #384] @ 0x180 │ │ │ │ + vldr d4, [sp, #376] @ 0x178 │ │ │ │ + vnmls.f64 d12, d1, d14 │ │ │ │ + vmla.f64 d9, d1, d13 │ │ │ │ + ldr r5, [sp, #44] @ 0x2c │ │ │ │ + vldr d1, [sp, #304] @ 0x130 │ │ │ │ + vmul.f64 d11, d2, d13 │ │ │ │ + vmul.f64 d10, d2, d14 │ │ │ │ + ldr r1, [sp, #104] @ 0x68 │ │ │ │ + vldr d2, [sp, #288] @ 0x120 │ │ │ │ + vmls.f64 d5, d1, d15 │ │ │ │ + vnmls.f64 d11, d4, d14 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + vmla.f64 d10, d4, d13 │ │ │ │ + vldr d1, [sp, #224] @ 0xe0 │ │ │ │ + ldr r4, [sp, #72] @ 0x48 │ │ │ │ + vldr d4, [sp, #352] @ 0x160 │ │ │ │ + vsub.f64 d7, d1, d2 │ │ │ │ + vldr d1, [r7, #32] │ │ │ │ + add.w r7, r7, #304 @ 0x130 │ │ │ │ + vldr d2, [sp, #296] @ 0x128 │ │ │ │ + ldr r2, [sp, #116] @ 0x74 │ │ │ │ + vmul.f64 d7, d7, d6 │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #160] @ 0xa0 │ │ │ │ - vmls.f64 d7, d2, d6 │ │ │ │ - vldr d6, [sp, #224] @ 0xe0 │ │ │ │ + vldr d7, [sp, #168] @ 0xa8 │ │ │ │ + vmls.f64 d7, d4, d15 │ │ │ │ + b.n 7ba70 │ │ │ │ + b.w ff52419a │ │ │ │ + b.n 7c15e │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + vldr d4, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d0, d3, d11 │ │ │ │ vadd.f64 d3, d11, d3 │ │ │ │ - vsub.f64 d4, d6, d4 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ - vmul.f64 d4, d4, d13 │ │ │ │ + vmul.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ - b.n 76158 │ │ │ │ - nop.w │ │ │ │ - b.w ff51e882 │ │ │ │ - b.n 76846 │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vadd.f64 d4, d12, d6 │ │ │ │ vsub.f64 d6, d6, d12 │ │ │ │ vnmls.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ vsub.f64 d0, d5, d10 │ │ │ │ vadd.f64 d10, d10, d5 │ │ │ │ - vstr d2, [r5] │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d2, [fp] │ │ │ │ + vstr d4, [r1] │ │ │ │ vadd.f64 d4, d9, d7 │ │ │ │ - vldr d1, [r6, #-16] │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ - vldr d8, [r6, #-8] │ │ │ │ - ldr r1, [sp, #44] @ 0x2c │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ + vldr d1, [r7, #-16] │ │ │ │ + vldr d8, [r7, #-8] │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ - ldr r5, [sp, #60] @ 0x3c │ │ │ │ - ldr r0, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ - vstr d2, [r1] │ │ │ │ - vstr d4, [r7] │ │ │ │ - vldr d1, [r6, #-200] @ 0xffffff38 │ │ │ │ - vldr d4, [r6, #-208] @ 0xffffff30 │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ + vstr d4, [r5] │ │ │ │ + vldr d4, [r7, #-208] @ 0xffffff30 │ │ │ │ + vldr d1, [r7, #-200] @ 0xffffff38 │ │ │ │ vmul.f64 d2, d3, d1 │ │ │ │ vnmls.f64 d2, d6, d4 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vmla.f64 d6, d3, d4 │ │ │ │ vstr d2, [r3] │ │ │ │ - vstr d6, [r5] │ │ │ │ - vldr d4, [r6, #-136] @ 0xffffff78 │ │ │ │ - vldr d5, [r6, #-144] @ 0xffffff70 │ │ │ │ - ldr r3, [sp, #600] @ 0x258 │ │ │ │ + vstr d6, [r4] │ │ │ │ + vldr d5, [r7, #-144] @ 0xffffff70 │ │ │ │ + vldr d4, [r7, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d6, d10, d4 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #600] @ 0x258 │ │ │ │ - ldr r3, [sp, #484] @ 0x1e4 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmla.f64 d7, d10, d5 │ │ │ │ - add lr, r3 │ │ │ │ - ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ - add r8, r3 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r3, [sp, #608] @ 0x260 │ │ │ │ + vstr d7, [sl] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #608] @ 0x260 │ │ │ │ ldr r3, [sp, #492] @ 0x1ec │ │ │ │ - eor.w r9, r9, r3 │ │ │ │ - ldrd r2, r3, [sp, #600] @ 0x258 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vstr d7, [r4] │ │ │ │ + ldr r2, [sp, #608] @ 0x260 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ + add r9, r3 │ │ │ │ + ldr r3, [sp, #500] @ 0x1f4 │ │ │ │ + eor.w r6, r6, r3 │ │ │ │ + ldr r3, [sp, #612] @ 0x264 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 75710 │ │ │ │ - add sp, #500 @ 0x1f4 │ │ │ │ + bne.w 7b020 │ │ │ │ + add sp, #508 @ 0x1fc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0007621c : │ │ │ │ - ldr r2, [pc, #8] @ (76228 ) │ │ │ │ - ldr r1, [pc, #12] @ (7622c ) │ │ │ │ +0007bb5c : │ │ │ │ + ldr r2, [pc, #8] @ (7bb68 ) │ │ │ │ + ldr r1, [pc, #12] @ (7bb6c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldrb r4, [r4, #11] │ │ │ │ + str r1, [sp, #656] @ 0x290 │ │ │ │ movs r2, r0 │ │ │ │ - bl ffd0222e │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r1 │ │ │ │ - mov fp, r0 │ │ │ │ + bl ffcb7b6e │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r3 │ │ │ │ + mov r7, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w sp, sp, #668 @ 0x29c │ │ │ │ - mov.w r0, #384 @ 0x180 │ │ │ │ - mov r7, r3 │ │ │ │ - ldr.w r3, [pc, #1032] @ 76650 │ │ │ │ - ldr r1, [sp, #768] @ 0x300 │ │ │ │ - add r3, pc │ │ │ │ - subs r1, #1 │ │ │ │ - mla sl, r0, r1, r2 │ │ │ │ - ldrd r2, r1, [sp, #768] @ 0x300 │ │ │ │ - cmp r2, r1 │ │ │ │ - bge.w 77476 │ │ │ │ - ldr r2, [sp, #776] @ 0x308 │ │ │ │ - mov r9, sl │ │ │ │ - vldr d15, [pc, #940] @ 76610 │ │ │ │ - mov sl, fp │ │ │ │ - vldr d14, [pc, #940] @ 76618 │ │ │ │ - mov fp, r6 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #652] @ 0x28c │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #656] @ 0x290 │ │ │ │ - ldr r2, [pc, #988] @ (76654 ) │ │ │ │ - ldr r3, [r3, r2] │ │ │ │ + ldr r3, [sp, #768] @ 0x300 │ │ │ │ + ldr.w r1, [pc, #1052] @ 7bfb0 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + add.w r3, r3, r3, lsl #1 │ │ │ │ + add r1, pc │ │ │ │ + add.w fp, r2, r3, lsl #7 │ │ │ │ + ldrd r3, r2, [sp, #768] @ 0x300 │ │ │ │ + cmp r3, r2 │ │ │ │ + bge.w 7ce00 │ │ │ │ + ldr r3, [sp, #776] @ 0x308 │ │ │ │ + mov r9, r0 │ │ │ │ + mov sl, r7 │ │ │ │ + mov r4, r8 │ │ │ │ + vldr d15, [pc, #952] @ 7bf70 │ │ │ │ + vldr d14, [pc, #956] @ 7bf78 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r3, [sp, #652] @ 0x28c │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str r3, [sp, #656] @ 0x290 │ │ │ │ + ldr r3, [pc, #1000] @ (7bfb4 ) │ │ │ │ + ldr r3, [r1, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #660] @ 0x294 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d3, [sl] │ │ │ │ - lsls r6, r7, #3 │ │ │ │ + add.w r3, r4, r4, lsl #2 │ │ │ │ + vldr d3, [r9] │ │ │ │ vmov.f64 d13, #80 @ 0x3e800000 0.250 │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ - str r6, [sp, #16] │ │ │ │ - mul.w r8, r3, r7 │ │ │ │ - lsls r3, r7, #5 │ │ │ │ - add.w r1, fp, r3 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - add.w r2, sl, r8 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - add.w r0, r2, r8 │ │ │ │ - str r0, [sp, #8] │ │ │ │ - vldr d1, [r1] │ │ │ │ - mul.w ip, ip, r7 │ │ │ │ + mov.w ip, r4, lsl #3 │ │ │ │ + mov.w r5, r3, lsl #3 │ │ │ │ + add.w r8, ip, r4 │ │ │ │ + mov.w r6, r4, lsl #5 │ │ │ │ + sub.w lr, ip, r4 │ │ │ │ + add.w r2, r9, r5 │ │ │ │ + add.w r7, sl, r8, lsl #3 │ │ │ │ + add.w r0, r2, r5 │ │ │ │ + add.w r1, sl, r6 │ │ │ │ vldr d2, [r2] │ │ │ │ - movs r2, #72 @ 0x48 │ │ │ │ + strd r2, r1, [sp, #8] │ │ │ │ + add.w r2, r9, ip │ │ │ │ + vldr d0, [r7] │ │ │ │ + strd r0, r7, [sp, #16] │ │ │ │ + add.w r7, sl, r4, lsl #6 │ │ │ │ vldr d6, [r0] │ │ │ │ - add.w r0, fp, r7, lsl #6 │ │ │ │ - str r0, [sp, #28] │ │ │ │ - add r3, sl │ │ │ │ - mla r4, r2, r7, fp │ │ │ │ - vadd.f64 d7, d2, d1 │ │ │ │ - vsub.f64 d2, d2, d1 │ │ │ │ - add.w r2, sl, r6 │ │ │ │ - str r2, [sp, #20] │ │ │ │ - str r4, [sp, #12] │ │ │ │ - vldr d0, [r4] │ │ │ │ - add.w r4, sl, ip │ │ │ │ - str r4, [sp, #32] │ │ │ │ + str r2, [sp, #24] │ │ │ │ + vldr d1, [r1] │ │ │ │ + str r7, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d5, d6, d0 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ + vadd.f64 d7, d2, d1 │ │ │ │ + vsub.f64 d2, d2, d1 │ │ │ │ vmul.f64 d1, d6, d14 │ │ │ │ - vadd.f64 d4, d7, d5 │ │ │ │ - vmla.f64 d1, d2, d15 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ + vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + vmla.f64 d1, d2, d15 │ │ │ │ + vnmls.f64 d6, d2, d14 │ │ │ │ + vldr d2, [pc, #816] @ 7bf80 │ │ │ │ vadd.f64 d8, d3, d4 │ │ │ │ vmls.f64 d3, d4, d13 │ │ │ │ - vnmls.f64 d6, d2, d14 │ │ │ │ - vldr d2, [pc, #788] @ 76620 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vstr d8, [sp, #424] @ 0x1a8 │ │ │ │ vstr d1, [sp, #200] @ 0xc8 │ │ │ │ vldr d1, [r2] │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ + mov.w r2, #88 @ 0x58 │ │ │ │ + mul.w r1, r2, r4 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ + add.w r2, r4, r4, lsl #1 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - mul.w lr, r2, r7 │ │ │ │ - movs r2, #24 │ │ │ │ - vldr d7, [r0] │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ - add.w r1, sl, lr │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r0, r9, r1 │ │ │ │ vstr d6, [sp, #208] @ 0xd0 │ │ │ │ - mul.w r2, r7, r2 │ │ │ │ + vldr d4, [r0] │ │ │ │ + strd r1, r0, [sp, #28] │ │ │ │ + mov.w r1, r2, lsl #4 │ │ │ │ + vstr d1, [sp, #96] @ 0x60 │ │ │ │ + add.w r0, r9, r1 │ │ │ │ vstr d5, [sp, #216] @ 0xd8 │ │ │ │ - vstr d3, [sp, #224] @ 0xe0 │ │ │ │ - mul.w r0, r7, r0 │ │ │ │ - add.w r6, fp, r2 │ │ │ │ - vldr d4, [r1] │ │ │ │ - str r1, [sp, #24] │ │ │ │ - add.w r1, sl, r0 │ │ │ │ - str r6, [sp, #36] @ 0x24 │ │ │ │ - add r0, fp │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ - vldr d3, [r6] │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - movs r4, #160 @ 0xa0 │ │ │ │ - add.w r6, r1, r8 │ │ │ │ - vstr d1, [sp, #96] @ 0x60 │ │ │ │ - add r2, sl │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r2, lsl #3 │ │ │ │ + vstr d3, [sp, #224] @ 0xe0 │ │ │ │ + str r1, [sp, #188] @ 0xbc │ │ │ │ + mov.w r1, r3, lsl #5 │ │ │ │ + add.w r7, sl, r0 │ │ │ │ + vstr d8, [sp, #424] @ 0x1a8 │ │ │ │ + add.w r3, sl, r3, lsl #4 │ │ │ │ + vldr d3, [r7] │ │ │ │ + str r7, [sp, #44] @ 0x2c │ │ │ │ + mov.w r7, lr, lsl #4 │ │ │ │ + str r0, [sp, #648] @ 0x288 │ │ │ │ + add.w r0, sl, r1 │ │ │ │ vadd.f64 d6, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - mul.w r4, r7, r4 │ │ │ │ - add.w r5, fp, r4 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d10, d6, d5 │ │ │ │ - add r4, sl │ │ │ │ - vldr d8, [r5] │ │ │ │ - movs r5, #120 @ 0x78 │ │ │ │ vmul.f64 d3, d10, d2 │ │ │ │ vadd.f64 d10, d5, d6 │ │ │ │ - mul.w r5, r7, r5 │ │ │ │ vstr d3, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d3, d4, d14 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ vmla.f64 d3, d7, d15 │ │ │ │ vnmls.f64 d4, d7, d14 │ │ │ │ vmov.f64 d7, d1 │ │ │ │ - vmls.f64 d7, d10, d13 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ - vstr d3, [sp, #160] @ 0xa0 │ │ │ │ - vstr d4, [sp, #168] @ 0xa8 │ │ │ │ + vmls.f64 d7, d10, d13 │ │ │ │ vstr d7, [sp, #112] @ 0x70 │ │ │ │ + vstr d3, [sp, #168] @ 0xa8 │ │ │ │ + vstr d4, [sp, #176] @ 0xb0 │ │ │ │ + str r1, [sp, #164] @ 0xa4 │ │ │ │ + add.w r1, r9, r7 │ │ │ │ + vldr d8, [r0] │ │ │ │ + str r7, [sp, #184] @ 0xb8 │ │ │ │ + add.w r7, r1, r5 │ │ │ │ vldr d6, [r1] │ │ │ │ - vldr d7, [r6] │ │ │ │ - str r1, [sp, #44] @ 0x2c │ │ │ │ - add.w r1, fp, r5 │ │ │ │ - str r6, [sp, #48] @ 0x30 │ │ │ │ - add r6, r8 │ │ │ │ + str r7, [sp, #4] │ │ │ │ + vldr d7, [r7] │ │ │ │ + mov.w r7, r4, lsl #4 │ │ │ │ + str r0, [sp, #48] @ 0x30 │ │ │ │ + str r1, [sp, #52] @ 0x34 │ │ │ │ + sub.w r1, r7, r4 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ + vstr d8, [sp, #120] @ 0x78 │ │ │ │ + add.w r0, sl, r1 │ │ │ │ + add r1, r9 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d5, [r1] │ │ │ │ - add r5, sl │ │ │ │ - vldr d3, [r6] │ │ │ │ - vldr d11, [r3] │ │ │ │ + vldr d5, [r0] │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ vmul.f64 d0, d7, d15 │ │ │ │ - str r1, [sp, #52] @ 0x34 │ │ │ │ + add r0, r5 │ │ │ │ + vldr d3, [r0] │ │ │ │ + str r0, [sp, #60] @ 0x3c │ │ │ │ + add.w r0, r9, r6 │ │ │ │ + add.w r6, sl, r8, lsl #4 │ │ │ │ + vldr d11, [r0] │ │ │ │ + str r0, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d6, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - mov r1, r3 │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - str r6, [sp, #56] @ 0x38 │ │ │ │ - str r1, [sp, #60] @ 0x3c │ │ │ │ vadd.f64 d9, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vnmls.f64 d0, d5, d14 │ │ │ │ - mla r3, r3, r7, fp │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ - vstr d8, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d3, d9, d2 │ │ │ │ vmov.f64 d9, d11 │ │ │ │ vstr d3, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d3, d7, d14 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, sl, r5 │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ vmla.f64 d3, d5, d15 │ │ │ │ vmov.f64 d5, d8 │ │ │ │ vmls.f64 d5, d6, d13 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add.w r3, fp, r8 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ - vstr d3, [sp, #176] @ 0xb0 │ │ │ │ vstr d5, [sp, #136] @ 0x88 │ │ │ │ vldr d5, [r3] │ │ │ │ - mov r3, r1 │ │ │ │ - add r3, r8 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ + mov r3, r0 │ │ │ │ + add r3, r5 │ │ │ │ + vstr d3, [sp, #192] @ 0xc0 │ │ │ │ + vldr d2, [r3] │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ + mov.w r3, #184 @ 0xb8 │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d2, [r3] │ │ │ │ - movs r3, #184 @ 0xb8 │ │ │ │ - vldr d5, [fp] │ │ │ │ - mla r1, r1, r7, fp │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ - mla r3, r3, r7, fp │ │ │ │ - vmul.f64 d12, d7, d14 │ │ │ │ + vldr d5, [sl] │ │ │ │ + mla r3, r3, r4, sl │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d3, d2, d5 │ │ │ │ vsub.f64 d5, d2, d5 │ │ │ │ vmul.f64 d2, d7, d15 │ │ │ │ - str r3, [sp, #76] @ 0x4c │ │ │ │ + vmul.f64 d12, d7, d14 │ │ │ │ vldr d7, [r3] │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ - vmla.f64 d12, d5, d15 │ │ │ │ + mov.w r3, #104 @ 0x68 │ │ │ │ + mla r3, r3, r4, sl │ │ │ │ vnmls.f64 d2, d5, d14 │ │ │ │ - mla r6, r3, r7, fp │ │ │ │ - lsls r3, r7, #7 │ │ │ │ - str r6, [sp, #80] @ 0x50 │ │ │ │ + vmla.f64 d12, d5, d15 │ │ │ │ + str r3, [sp, #84] @ 0x54 │ │ │ │ vstr d7, [sp, #152] @ 0x98 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, sl, r3 │ │ │ │ - str r6, [sp, #84] @ 0x54 │ │ │ │ - add r3, fp │ │ │ │ - vstr d2, [sp, #184] @ 0xb8 │ │ │ │ + vldr d7, [r3] │ │ │ │ + mov.w r3, r4, lsl #7 │ │ │ │ + add.w r0, r9, r3 │ │ │ │ + add r3, sl │ │ │ │ + vstr d2, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d2, d3, d4 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [r6] │ │ │ │ - vsub.f64 d5, d7, d3 │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ vmls.f64 d11, d4, d13 │ │ │ │ - vldr d3, [r1] │ │ │ │ - add.w r1, r6, r8 │ │ │ │ vmul.f64 d2, d2, d1 │ │ │ │ vadd.f64 d9, d9, d4 │ │ │ │ vstr d11, [sp, #144] @ 0x90 │ │ │ │ - vmul.f64 d11, d7, d14 │ │ │ │ - str r1, [sp, #92] @ 0x5c │ │ │ │ - vldr d1, [r1] │ │ │ │ - movs r1, #192 @ 0xc0 │ │ │ │ + vldr d3, [r0] │ │ │ │ + strd r0, r6, [sp, #88] @ 0x58 │ │ │ │ vldr d4, [sp, #152] @ 0x98 │ │ │ │ vstr d9, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d5, d7, d3 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add.w r6, r0, r5 │ │ │ │ + add.w r0, sl, r2, lsl #6 │ │ │ │ + add.w r2, sl, r2, lsl #5 │ │ │ │ + vldr d1, [r6] │ │ │ │ + str r6, [sp, #160] @ 0xa0 │ │ │ │ + mov.w r6, #152 @ 0x98 │ │ │ │ + vmul.f64 d11, d7, d14 │ │ │ │ + mla r6, r6, r4, sl │ │ │ │ vsub.f64 d8, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vmul.f64 d1, d7, d15 │ │ │ │ - mla r6, r1, r7, fp │ │ │ │ - movs r1, #152 @ 0x98 │ │ │ │ - vsub.f64 d7, d8, d5 │ │ │ │ vmla.f64 d11, d3, d15 │ │ │ │ vnmls.f64 d1, d3, d14 │ │ │ │ - vldr d3, [pc, #268] @ 76620 │ │ │ │ + vldr d3, [pc, #256] @ 7bf80 │ │ │ │ + vsub.f64 d7, d8, d5 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vldr d8, [sp, #152] @ 0x98 │ │ │ │ - mla r1, r1, r7, fp │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vldr d3, [sp, #96] @ 0x60 │ │ │ │ vmls.f64 d8, d5, d13 │ │ │ │ vadd.f64 d10, d3, d10 │ │ │ │ vstr d10, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d10, d10, d9 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ vldr d4, [sp, #120] @ 0x78 │ │ │ │ - vldr d5, [sp, #104] @ 0x68 │ │ │ │ + vstr d9, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vstr d10, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d9, [sp, #248] @ 0xf8 │ │ │ │ - vstr d6, [sp, #256] @ 0x100 │ │ │ │ + vmov.f64 d5, d6 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ + vstr d5, [sp, #256] @ 0x100 │ │ │ │ + vldr d5, [sp, #104] @ 0x68 │ │ │ │ vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ vldr d6, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d5, d6, d5 │ │ │ │ vsub.f64 d6, d8, d7 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - vldr d8, [pc, #184] @ 76628 │ │ │ │ + vldr d8, [pc, #168] @ 7bf88 │ │ │ │ vsub.f64 d4, d5, d1 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ - vldr d1, [sp, #168] @ 0xa8 │ │ │ │ + vldr d1, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d3, d1, d6 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ - vldr d1, [pc, #168] @ 76630 │ │ │ │ + vldr d1, [pc, #152] @ 7bf90 │ │ │ │ vmul.f64 d1, d3, d1 │ │ │ │ vmov.f64 d10, d1 │ │ │ │ - vldr d1, [pc, #164] @ 76638 │ │ │ │ + vldr d1, [pc, #148] @ 7bf98 │ │ │ │ vnmls.f64 d10, d4, d1 │ │ │ │ - vldr d1, [pc, #164] @ 76640 │ │ │ │ + vldr d1, [pc, #148] @ 7bfa0 │ │ │ │ vmul.f64 d1, d5, d1 │ │ │ │ - vmov.f64 d9, d1 │ │ │ │ - vldr d1, [pc, #160] @ 76648 │ │ │ │ vstr d10, [sp, #448] @ 0x1c0 │ │ │ │ + vmov.f64 d9, d1 │ │ │ │ + vldr d1, [pc, #140] @ 7bfa8 │ │ │ │ vmla.f64 d9, d6, d1 │ │ │ │ - vldr d1, [pc, #124] @ 76630 │ │ │ │ + vldr d1, [pc, #108] @ 7bf90 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vldr d1, [pc, #124] @ 76638 │ │ │ │ + vldr d1, [pc, #108] @ 7bf98 │ │ │ │ + vstr d9, [sp, #456] @ 0x1c8 │ │ │ │ vmov.f64 d10, d4 │ │ │ │ - vldr d4, [pc, #124] @ 76640 │ │ │ │ + vldr d4, [pc, #104] @ 7bfa0 │ │ │ │ vmla.f64 d10, d3, d1 │ │ │ │ - vldr d3, [pc, #124] @ 76648 │ │ │ │ - vldr d1, [pc, #88] @ 76628 │ │ │ │ + vldr d3, [pc, #104] @ 7bfa8 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vldr d4, [sp, #144] @ 0x90 │ │ │ │ - vstr d9, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d1, [pc, #60] @ 7bf88 │ │ │ │ vnmls.f64 d6, d5, d3 │ │ │ │ - vldr d3, [sp, #176] @ 0xb0 │ │ │ │ vldr d5, [sp, #136] @ 0x88 │ │ │ │ + vldr d3, [sp, #192] @ 0xc0 │ │ │ │ vstr d10, [sp, #464] @ 0x1d0 │ │ │ │ vstr d6, [sp, #472] @ 0x1d8 │ │ │ │ vadd.f64 d6, d2, d4 │ │ │ │ vsub.f64 d4, d6, d3 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ - vldr d3, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d5, d3, d5 │ │ │ │ - vadd.f64 d3, d12, d5 │ │ │ │ - vsub.f64 d5, d5, d12 │ │ │ │ - b.n 76658 │ │ │ │ + b.n 7bfb8 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff51ed52 │ │ │ │ - b.n 76d16 │ │ │ │ + b.w ff5246b2 │ │ │ │ + b.n 7c676 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ add r1, sp, #324 @ 0x144 │ │ │ │ ldrb r7, [r7, r2] │ │ │ │ - bpl.n 76652 │ │ │ │ + bpl.n 7bfb2 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (76840 ) │ │ │ │ + ldr r6, [pc, #516] @ (7c1a0 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ movs r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 765e6 │ │ │ │ + b.n 7bf46 │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ @ instruction: 0xb816 │ │ │ │ lsls r2, r2, #15 │ │ │ │ strh r6, [r6, r6] │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ - ldrh r0, [r7, #10] │ │ │ │ + add r0, pc, #152 @ (adr r0, 7c04c ) │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d12, [pc, #964] @ 76a20 │ │ │ │ + vldr d3, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d5, d3, d5 │ │ │ │ + vadd.f64 d3, d12, d5 │ │ │ │ + vsub.f64 d5, d5, d12 │ │ │ │ + vldr d12, [pc, #964] @ 7c390 │ │ │ │ vmul.f64 d1, d3, d1 │ │ │ │ vmov.f64 d9, d1 │ │ │ │ - vldr d1, [pc, #960] @ 76a28 │ │ │ │ - vmul.f64 d1, d6, d1 │ │ │ │ + vldr d1, [pc, #960] @ 7c398 │ │ │ │ vnmls.f64 d9, d4, d12 │ │ │ │ + vmul.f64 d1, d6, d1 │ │ │ │ vmov.f64 d10, d1 │ │ │ │ - vldr d1, [pc, #952] @ 76a30 │ │ │ │ - vmla.f64 d10, d5, d1 │ │ │ │ - vldr d1, [pc, #952] @ 76a38 │ │ │ │ + vldr d1, [pc, #952] @ 7c3a0 │ │ │ │ vstr d9, [sp, #480] @ 0x1e0 │ │ │ │ + vmla.f64 d10, d5, d1 │ │ │ │ + vldr d1, [pc, #948] @ 7c3a8 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ + vstr d10, [sp, #488] @ 0x1e8 │ │ │ │ vmov.f64 d9, d4 │ │ │ │ vmla.f64 d9, d3, d12 │ │ │ │ - vldr d3, [pc, #924] @ 76a30 │ │ │ │ - vstr d10, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d3, [pc, #920] @ 7c3a0 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d3, [pc, #928] @ 76a40 │ │ │ │ - vmov.f64 d10, d6 │ │ │ │ - vldr d6, [pc, #896] @ 76a28 │ │ │ │ + vldr d3, [pc, #928] @ 7c3b0 │ │ │ │ vstr d9, [sp, #496] @ 0x1f0 │ │ │ │ + vmov.f64 d10, d6 │ │ │ │ + vldr d6, [pc, #892] @ 7c398 │ │ │ │ vnmls.f64 d10, d5, d6 │ │ │ │ vldr d6, [sp, #112] @ 0x70 │ │ │ │ - vldr d5, [sp, #104] @ 0x68 │ │ │ │ vstr d10, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d5, [sp, #104] @ 0x68 │ │ │ │ + str r0, [sp, #96] @ 0x60 │ │ │ │ + vldr d9, [sp, #264] @ 0x108 │ │ │ │ + str r6, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d10, d5, d6 │ │ │ │ - vldr d5, [pc, #900] @ 76a48 │ │ │ │ + vldr d5, [pc, #892] @ 7c3b8 │ │ │ │ vsub.f64 d6, d10, d11 │ │ │ │ vadd.f64 d10, d11, d10 │ │ │ │ - vldr d11, [sp, #160] @ 0xa0 │ │ │ │ + vldr d11, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d4, d11, d7 │ │ │ │ vsub.f64 d7, d7, d11 │ │ │ │ vmul.f64 d1, d4, d3 │ │ │ │ vmov.f64 d11, d1 │ │ │ │ vmul.f64 d1, d10, d8 │ │ │ │ - vmla.f64 d1, d7, d12 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ vnmls.f64 d11, d6, d5 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ + vmla.f64 d1, d7, d12 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ vmla.f64 d6, d4, d5 │ │ │ │ + vldr d5, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d7, d10, d12 │ │ │ │ - vldr d10, [pc, #848] @ 76a50 │ │ │ │ - vstr d1, [sp, #520] @ 0x208 │ │ │ │ + vldr d4, [sp, #144] @ 0x90 │ │ │ │ + vldr d10, [pc, #832] @ 7c3c0 │ │ │ │ vstr d11, [sp, #512] @ 0x200 │ │ │ │ + vldr d11, [pc, #832] @ 7c3c8 │ │ │ │ + vstr d1, [sp, #520] @ 0x208 │ │ │ │ vstr d6, [sp, #528] @ 0x210 │ │ │ │ vstr d7, [sp, #536] @ 0x218 │ │ │ │ vldr d7, [sp, #128] @ 0x80 │ │ │ │ - vldr d4, [sp, #144] @ 0x90 │ │ │ │ - vldr d5, [sp, #136] @ 0x88 │ │ │ │ - vldr d9, [sp, #184] @ 0xb8 │ │ │ │ - vldr d11, [pc, #820] @ 76a58 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ + str r1, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d4, d2 │ │ │ │ - vldr d1, [r4] │ │ │ │ - str r1, [sp, #104] @ 0x68 │ │ │ │ - str r4, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d4, d7, d0 │ │ │ │ - vadd.f64 d6, d9, d5 │ │ │ │ - vsub.f64 d5, d5, d9 │ │ │ │ + vadd.f64 d5, d9, d6 │ │ │ │ vadd.f64 d7, d0, d7 │ │ │ │ - vldr d0, [pc, #848] @ 76a98 │ │ │ │ - vldr d9, [pc, #836] @ 76a90 │ │ │ │ + vsub.f64 d6, d6, d9 │ │ │ │ + vldr d0, [pc, #844] @ 7c400 │ │ │ │ + vldr d9, [pc, #848] @ 7c408 │ │ │ │ vmul.f64 d3, d4, d10 │ │ │ │ - str r6, [sp, #96] @ 0x60 │ │ │ │ - str r0, [sp, #120] @ 0x78 │ │ │ │ - str r5, [sp, #128] @ 0x80 │ │ │ │ vmov.f64 d2, d3 │ │ │ │ - vmul.f64 d3, d5, d0 │ │ │ │ - vmla.f64 d2, d6, d11 │ │ │ │ - vmul.f64 d6, d6, d10 │ │ │ │ - vnmls.f64 d6, d4, d11 │ │ │ │ - vldr d4, [r1] │ │ │ │ - lsls r1, r7, #4 │ │ │ │ - add.w r4, sl, r1 │ │ │ │ + vmul.f64 d3, d6, d0 │ │ │ │ + vmla.f64 d2, d5, d11 │ │ │ │ + vmul.f64 d5, d5, d10 │ │ │ │ vstr d2, [sp, #544] @ 0x220 │ │ │ │ vmov.f64 d2, d3 │ │ │ │ vnmls.f64 d2, d7, d9 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vmla.f64 d7, d5, d9 │ │ │ │ - vldr d0, [r0] │ │ │ │ - vstr d6, [sp, #560] @ 0x230 │ │ │ │ - add.w r0, r4, r8 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vldr d5, [r6] │ │ │ │ - add.w r6, fp, r1 │ │ │ │ - add.w r1, r0, r8 │ │ │ │ - str r1, [sp, #144] @ 0x90 │ │ │ │ - vsub.f64 d3, d0, d6 │ │ │ │ - vadd.f64 d6, d0, d6 │ │ │ │ - str r6, [sp, #136] @ 0x88 │ │ │ │ + vmla.f64 d7, d6, d9 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r9, r7 │ │ │ │ + add.w r8, r1, r5 │ │ │ │ vstr d2, [sp, #552] @ 0x228 │ │ │ │ + vmov.f64 d2, d5 │ │ │ │ + vldr d5, [r0] │ │ │ │ + vnmls.f64 d2, d4, d11 │ │ │ │ + vldr d4, [r6] │ │ │ │ + ldr r6, [sp, #164] @ 0xa4 │ │ │ │ + add r6, r9 │ │ │ │ + vldr d1, [r6] │ │ │ │ + str r6, [sp, #112] @ 0x70 │ │ │ │ + ldr r6, [sp, #184] @ 0xb8 │ │ │ │ vstr d7, [sp, #568] @ 0x238 │ │ │ │ + vstr d2, [sp, #560] @ 0x230 │ │ │ │ vsub.f64 d7, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vmul.f64 d1, d6, d14 │ │ │ │ - vmul.f64 d6, d6, d15 │ │ │ │ + add.w r0, sl, r6 │ │ │ │ + add.w r6, r8, r5 │ │ │ │ + vldr d0, [r0] │ │ │ │ + str r0, [sp, #120] @ 0x78 │ │ │ │ + add.w r0, sl, r7 │ │ │ │ + add r7, r4 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vsub.f64 d3, d0, d6 │ │ │ │ + vadd.f64 d6, d0, d6 │ │ │ │ vadd.f64 d2, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ + vmul.f64 d1, d6, d14 │ │ │ │ + vmul.f64 d6, d6, d15 │ │ │ │ + vadd.f64 d0, d5, d2 │ │ │ │ + vmls.f64 d5, d2, d13 │ │ │ │ + vldr d2, [pc, #728] @ 7c430 │ │ │ │ vmov.f64 d9, d1 │ │ │ │ vnmls.f64 d6, d4, d14 │ │ │ │ vmla.f64 d9, d4, d15 │ │ │ │ - vadd.f64 d0, d5, d2 │ │ │ │ - vmls.f64 d5, d2, d13 │ │ │ │ - vldr d2, [pc, #728] @ 76ac0 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vstr d0, [sp, #264] @ 0x108 │ │ │ │ - vstr d6, [sp, #280] @ 0x118 │ │ │ │ - vldr d6, [r0] │ │ │ │ vsub.f64 d12, d5, d7 │ │ │ │ vstr d9, [sp, #272] @ 0x110 │ │ │ │ + vstr d6, [sp, #280] @ 0x118 │ │ │ │ + vldr d6, [r8] │ │ │ │ vstr d12, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d12, d5, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ + vstr d12, [sp, #296] @ 0x128 │ │ │ │ + str r0, [sp, #136] @ 0x88 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, sl, lr, lsl #3 │ │ │ │ + mov.w lr, #176 @ 0xb0 │ │ │ │ + str r6, [sp, #144] @ 0x90 │ │ │ │ + mul.w lr, lr, r4 │ │ │ │ + vldr d3, [r0] │ │ │ │ + str r0, [sp, #152] @ 0x98 │ │ │ │ + add.w r0, sl, r7 │ │ │ │ + add r7, r9 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #56 @ 0x38 │ │ │ │ - vstr d12, [sp, #296] @ 0x128 │ │ │ │ - mla r6, r1, r7, fp │ │ │ │ - movs r1, #136 @ 0x88 │ │ │ │ - str r6, [sp, #152] @ 0x98 │ │ │ │ - mul.w r1, r7, r1 │ │ │ │ - vldr d3, [r6] │ │ │ │ - movs r6, #176 @ 0xb0 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, sl, lr │ │ │ │ + str r6, [sp, #164] @ 0xa4 │ │ │ │ + str r7, [sp, #176] @ 0xb0 │ │ │ │ + str r0, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d9, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - mul.w r6, r7, r6 │ │ │ │ - add.w r5, fp, r6 │ │ │ │ - add r6, sl │ │ │ │ vsub.f64 d3, d4, d9 │ │ │ │ vadd.f64 d9, d4, d9 │ │ │ │ - vldr d4, [r4] │ │ │ │ + vldr d4, [r1] │ │ │ │ vmul.f64 d8, d7, d15 │ │ │ │ + vmls.f64 d4, d9, d13 │ │ │ │ vmul.f64 d12, d3, d2 │ │ │ │ vmul.f64 d3, d7, d14 │ │ │ │ - vmla.f64 d3, d6, d15 │ │ │ │ - vmls.f64 d4, d9, d13 │ │ │ │ vnmls.f64 d8, d6, d14 │ │ │ │ - vstr d3, [sp, #576] @ 0x240 │ │ │ │ - vstr d4, [sp, #312] @ 0x138 │ │ │ │ + vmla.f64 d3, d6, d15 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r9, lr │ │ │ │ vldr d7, [r6] │ │ │ │ - str r6, [sp, #176] @ 0xb0 │ │ │ │ - movs r6, #96 @ 0x60 │ │ │ │ - vldr d6, [r5] │ │ │ │ - str r5, [sp, #160] @ 0xa0 │ │ │ │ - add.w r5, fp, r1 │ │ │ │ - mla r6, r6, r7, fp │ │ │ │ - add r1, sl │ │ │ │ - str r5, [sp, #168] @ 0xa8 │ │ │ │ - vldr d4, [r5] │ │ │ │ - add.w r5, fp, lr │ │ │ │ - vldr d3, [r1] │ │ │ │ - mov.w lr, #168 @ 0xa8 │ │ │ │ - str r5, [sp, #184] @ 0xb8 │ │ │ │ + str r6, [sp, #168] @ 0xa8 │ │ │ │ + ldr r6, [sp, #188] @ 0xbc │ │ │ │ + vstr d4, [sp, #312] @ 0x138 │ │ │ │ + vldr d4, [r0] │ │ │ │ + vstr d6, [sp, #304] @ 0x130 │ │ │ │ + ldr r0, [sp, #648] @ 0x288 │ │ │ │ + vstr d3, [sp, #576] @ 0x240 │ │ │ │ + vldr d3, [r7] │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vstr d6, [sp, #304] @ 0x130 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r0, r9 │ │ │ │ + ldr r7, [sp, #28] │ │ │ │ vsub.f64 d0, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ + add r7, sl │ │ │ │ + str r7, [sp, #28] │ │ │ │ vmul.f64 d3, d7, d15 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmla.f64 d7, d4, d15 │ │ │ │ vnmls.f64 d3, d4, d14 │ │ │ │ + vstr d3, [sp, #392] @ 0x188 │ │ │ │ vstr d7, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d7, d5, d0 │ │ │ │ vadd.f64 d0, d5, d0 │ │ │ │ - vstr d3, [sp, #392] @ 0x188 │ │ │ │ vmul.f64 d4, d7, d2 │ │ │ │ vmov.f64 d7, d6 │ │ │ │ vmls.f64 d7, d0, d13 │ │ │ │ vstr d4, [sp, #320] @ 0x140 │ │ │ │ vstr d7, [sp, #328] @ 0x148 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add.w r5, fp, ip │ │ │ │ - str r5, [sp, #192] @ 0xc0 │ │ │ │ - add.w ip, r2, r8 │ │ │ │ - vldr d6, [r5] │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ - add r5, fp │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, sl, r6 │ │ │ │ + add.w r6, sl, ip │ │ │ │ + mov.w ip, #168 @ 0xa8 │ │ │ │ + vldr d6, [r7] │ │ │ │ + str r7, [sp, #188] @ 0xbc │ │ │ │ + add.w r7, r0, r5 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add.w lr, r7, r5 │ │ │ │ + str r6, [sp, #648] @ 0x288 │ │ │ │ + mla r6, ip, r4, sl │ │ │ │ + add.w ip, lr, r5 │ │ │ │ + add r5, ip │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [ip] │ │ │ │ - str r5, [sp, #16] │ │ │ │ - vldr d3, [r5] │ │ │ │ - mla r5, lr, r7, fp │ │ │ │ - str r5, [sp, #196] @ 0xc4 │ │ │ │ + vldr d6, [r7] │ │ │ │ vadd.f64 d5, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vmul.f64 d2, d3, d2 │ │ │ │ vmul.f64 d3, d7, d14 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vstr d2, [sp, #336] @ 0x150 │ │ │ │ vmov.f64 d2, d3 │ │ │ │ + vldr d5, [ip] │ │ │ │ + str r6, [sp, #192] @ 0xc0 │ │ │ │ + vldr d1, [r5] │ │ │ │ vmla.f64 d2, d6, d15 │ │ │ │ vstr d2, [sp, #408] @ 0x198 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ + vldr d7, [lr] │ │ │ │ vnmls.f64 d2, d6, d14 │ │ │ │ - vldr d6, [r5] │ │ │ │ - add.w r5, ip, r8 │ │ │ │ - str r5, [sp, #648] @ 0x288 │ │ │ │ - add.w lr, r5, r8 │ │ │ │ - add r8, lr │ │ │ │ - vldr d7, [r5] │ │ │ │ - vldr d5, [lr] │ │ │ │ - vstr d2, [sp, #592] @ 0x250 │ │ │ │ + vldr d6, [r0] │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ - vldr d2, [r2] │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vmls.f64 d2, d4, d13 │ │ │ │ - vstr d2, [sp, #344] @ 0x158 │ │ │ │ + vmls.f64 d6, d4, d13 │ │ │ │ + vstr d2, [sp, #592] @ 0x250 │ │ │ │ vldr d2, [r3] │ │ │ │ - vldr d1, [r8] │ │ │ │ + vstr d6, [sp, #344] @ 0x158 │ │ │ │ + vldr d6, [r6] │ │ │ │ vsub.f64 d7, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vmul.f64 d1, d5, d15 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ - vmla.f64 d5, d2, d15 │ │ │ │ vnmls.f64 d1, d2, d14 │ │ │ │ + vmla.f64 d5, d2, d15 │ │ │ │ vadd.f64 d2, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vmov.f64 d3, d6 │ │ │ │ vmls.f64 d3, d7, d13 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vstr d1, [sp, #600] @ 0x258 │ │ │ │ - vldr d1, [pc, #268] @ 76ac0 │ │ │ │ + vldr d1, [pc, #256] @ 7c430 │ │ │ │ + vstr d3, [sp, #352] @ 0x160 │ │ │ │ + vldr d3, [r1] │ │ │ │ vstr d7, [sp, #384] @ 0x180 │ │ │ │ vmul.f64 d2, d2, d1 │ │ │ │ - vldr d1, [r2] │ │ │ │ - vstr d3, [sp, #352] @ 0x160 │ │ │ │ - vldr d3, [r4] │ │ │ │ - vadd.f64 d4, d1, d4 │ │ │ │ + vldr d1, [r0] │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ - vstr d4, [sp, #368] @ 0x170 │ │ │ │ + vadd.f64 d4, d1, d4 │ │ │ │ vstr d3, [sp, #360] @ 0x168 │ │ │ │ + vmov.f64 d1, d4 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ vldr d3, [sp, #304] @ 0x130 │ │ │ │ vstr d12, [sp, #304] @ 0x130 │ │ │ │ + vstr d1, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d3, d3, d0 │ │ │ │ - vadd.f64 d9, d3, d7 │ │ │ │ + vadd.f64 d6, d3, d7 │ │ │ │ vldr d7, [sp, #312] @ 0x138 │ │ │ │ vstr d3, [sp, #376] @ 0x178 │ │ │ │ + vstr d6, [sp, #608] @ 0x260 │ │ │ │ vsub.f64 d6, d7, d12 │ │ │ │ - vldr d7, [sp, #392] @ 0x188 │ │ │ │ vldr d12, [sp, #320] @ 0x140 │ │ │ │ - vstr d9, [sp, #608] @ 0x260 │ │ │ │ + vldr d7, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ - vadd.f64 d6, d7, d6 │ │ │ │ - vldr d7, [sp, #328] @ 0x148 │ │ │ │ - vsub.f64 d7, d7, d12 │ │ │ │ - vadd.f64 d0, d8, d7 │ │ │ │ - vsub.f64 d7, d7, d8 │ │ │ │ - b.n 76ac8 │ │ │ │ - nop │ │ │ │ + b.n 7c438 │ │ │ │ + nop.w │ │ │ │ cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ ldr r2, [r5, #60] @ 0x3c │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ @@ -131492,15 +134331,15 @@ │ │ │ │ adds r0, r2, #4 │ │ │ │ cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 76a16 │ │ │ │ + bgt.n 7c386 │ │ │ │ orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ mvns r6, r7 │ │ │ │ itt al │ │ │ │ @@ -131510,4741 +134349,4796 @@ │ │ │ │ asrs r2, r1, #12 │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ movs r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 76a26 │ │ │ │ + b.n 7c396 │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ @ instruction: 0xb816 │ │ │ │ lsls r2, r2, #15 │ │ │ │ strh r6, [r6, r6] │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ - ldrh r0, [r4, r7] │ │ │ │ - ldrb r1, [r4, r6] │ │ │ │ - lsrs r3, r5, #11 │ │ │ │ - subs r7, #192 @ 0xc0 │ │ │ │ - bls.n 76aa2 │ │ │ │ + bls.n 7c40a │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #239 @ 0xef │ │ │ │ - addvs r1, sp, #324 @ 0x144 │ │ │ │ - ldrbvc r7, [r7, r2] │ │ │ │ - bpl.n 76ac2 @ unpredictable │ │ │ │ + ldrhvs r0, [r4, r7] │ │ │ │ + ldrbvc r1, [r4, r6] │ │ │ │ + lsrvc r3, r5, #11 │ │ │ │ + subs r7, #192 @ 0xc0 │ │ │ │ + add r1, sp, #324 @ 0x144 │ │ │ │ + ldrb r7, [r7, r2] │ │ │ │ + bpl.n 7c432 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (76cb0 ) │ │ │ │ + ldr r6, [pc, #516] @ (7c620 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ lsls r4, r7, #6 │ │ │ │ cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ ldr r2, [r5, #60] @ 0x3c │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - b.w ff51f1f2 │ │ │ │ - b.n 771b6 │ │ │ │ + b.w ff524b62 │ │ │ │ + b.n 7cb26 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - vldr d8, [pc, #-84] @ 76a78 │ │ │ │ + vadd.f64 d6, d7, d6 │ │ │ │ + vldr d7, [sp, #328] @ 0x148 │ │ │ │ + vsub.f64 d7, d7, d12 │ │ │ │ + vadd.f64 d0, d8, d7 │ │ │ │ + vsub.f64 d7, d7, d8 │ │ │ │ + vldr d8, [pc, #-104] @ 7c3e8 │ │ │ │ vmul.f64 d3, d0, d8 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ - vldr d3, [pc, #-120] @ 76a60 │ │ │ │ - vmov.f64 d12, d3 │ │ │ │ + vldr d3, [pc, #-140] @ 7c3d0 │ │ │ │ vnmls.f64 d9, d1, d3 │ │ │ │ - vldr d3, [pc, #-124] @ 76a68 │ │ │ │ + vmov.f64 d12, d3 │ │ │ │ + vldr d3, [pc, #-144] @ 7c3d8 │ │ │ │ vmul.f64 d8, d6, d3 │ │ │ │ vstr d9, [sp, #616] @ 0x268 │ │ │ │ - vldr d9, [pc, #-128] @ 76a70 │ │ │ │ + vldr d9, [pc, #-148] @ 7c3e0 │ │ │ │ vmla.f64 d8, d7, d9 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d9 │ │ │ │ - vldr d6, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d6, d2, d6 │ │ │ │ + vldr d6, [sp, #344] @ 0x158 │ │ │ │ vstr d8, [sp, #392] @ 0x188 │ │ │ │ - vldr d8, [pc, #-148] @ 76a78 │ │ │ │ - vmul.f64 d1, d1, d8 │ │ │ │ + vldr d8, [pc, #-164] @ 7c3e8 │ │ │ │ vstr d7, [sp, #624] @ 0x270 │ │ │ │ + vmul.f64 d1, d1, d8 │ │ │ │ vmla.f64 d1, d0, d12 │ │ │ │ - vldr d7, [sp, #344] @ 0x158 │ │ │ │ vldr d12, [sp, #336] @ 0x150 │ │ │ │ - vadd.f64 d7, d12, d7 │ │ │ │ + vldr d0, [sp, #352] @ 0x160 │ │ │ │ + vadd.f64 d7, d12, d6 │ │ │ │ + vadd.f64 d6, d2, d0 │ │ │ │ vstr d1, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d1, d7, d5 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ vldr d5, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #-192] @ 76a80 │ │ │ │ + vldr d5, [pc, #-212] @ 7c3f0 │ │ │ │ vmul.f64 d8, d0, d5 │ │ │ │ vmov.f64 d12, d8 │ │ │ │ - vldr d8, [pc, #-196] @ 76a88 │ │ │ │ + vldr d8, [pc, #-216] @ 7c3f8 │ │ │ │ vnmls.f64 d12, d1, d8 │ │ │ │ - vldr d8, [pc, #-188] @ 76a98 │ │ │ │ + vldr d8, [pc, #-216] @ 7c400 │ │ │ │ vmul.f64 d1, d1, d5 │ │ │ │ + vldr d5, [sp, #576] @ 0x240 │ │ │ │ vmul.f64 d8, d6, d8 │ │ │ │ vstr d12, [sp, #632] @ 0x278 │ │ │ │ vmov.f64 d12, d8 │ │ │ │ - vldr d8, [pc, #-216] @ 76a90 │ │ │ │ + vldr d8, [pc, #-232] @ 7c408 │ │ │ │ vnmls.f64 d12, d7, d8 │ │ │ │ - vldr d8, [pc, #-232] @ 76a88 │ │ │ │ + vldr d8, [pc, #-256] @ 7c3f8 │ │ │ │ vstr d12, [sp, #408] @ 0x198 │ │ │ │ vmov.f64 d12, d1 │ │ │ │ vmla.f64 d12, d0, d8 │ │ │ │ - vldr d0, [pc, #-232] @ 76a98 │ │ │ │ + vldr d0, [pc, #-264] @ 7c400 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - vldr d0, [pc, #-248] @ 76a90 │ │ │ │ + vldr d0, [pc, #-264] @ 7c408 │ │ │ │ vstr d12, [sp, #416] @ 0x1a0 │ │ │ │ vmov.f64 d12, d7 │ │ │ │ vmla.f64 d12, d6, d0 │ │ │ │ vldr d0, [sp, #312] @ 0x138 │ │ │ │ + vldr d6, [sp, #328] @ 0x148 │ │ │ │ vstr d12, [sp, #640] @ 0x280 │ │ │ │ vldr d12, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d7, d12, d0 │ │ │ │ + vldr d12, [sp, #320] @ 0x140 │ │ │ │ vldr d0, [sp, #584] @ 0x248 │ │ │ │ + vadd.f64 d6, d12, d6 │ │ │ │ vsub.f64 d1, d7, d0 │ │ │ │ vadd.f64 d7, d0, d7 │ │ │ │ - vldr d0, [sp, #320] @ 0x140 │ │ │ │ - vldr d6, [sp, #328] @ 0x148 │ │ │ │ - vldr d5, [sp, #576] @ 0x240 │ │ │ │ - vadd.f64 d6, d0, d6 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #-300] @ 76aa0 │ │ │ │ + vldr d5, [pc, #-320] @ 7c410 │ │ │ │ vmul.f64 d8, d0, d5 │ │ │ │ vmov.f64 d12, d8 │ │ │ │ - vldr d8, [pc, #-304] @ 76aa8 │ │ │ │ + vldr d8, [pc, #-324] @ 7c418 │ │ │ │ vnmls.f64 d12, d1, d8 │ │ │ │ vmul.f64 d8, d6, d10 │ │ │ │ vmul.f64 d1, d1, d5 │ │ │ │ vmov.f64 d5, d1 │ │ │ │ vstr d12, [sp, #576] @ 0x240 │ │ │ │ vmov.f64 d12, d8 │ │ │ │ - vldr d8, [pc, #-332] @ 76aa8 │ │ │ │ + vldr d8, [pc, #-352] @ 7c418 │ │ │ │ vnmls.f64 d12, d7, d11 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vmla.f64 d7, d6, d11 │ │ │ │ vmla.f64 d5, d0, d8 │ │ │ │ - vldr d11, [sp, #344] @ 0x158 │ │ │ │ - vldr d0, [sp, #336] @ 0x150 │ │ │ │ vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ + vmla.f64 d7, d6, d11 │ │ │ │ + vldr d6, [sp, #336] @ 0x150 │ │ │ │ + vldr d11, [sp, #344] @ 0x158 │ │ │ │ vstr d12, [sp, #304] @ 0x130 │ │ │ │ + vldr d12, [sp, #264] @ 0x108 │ │ │ │ + vstr d5, [sp, #312] @ 0x138 │ │ │ │ + vldr d5, [pc, #-388] @ 7c420 │ │ │ │ vstr d7, [sp, #584] @ 0x248 │ │ │ │ - vsub.f64 d7, d11, d0 │ │ │ │ + vsub.f64 d7, d11, d6 │ │ │ │ vldr d11, [sp, #600] @ 0x258 │ │ │ │ - vstr d5, [sp, #312] @ 0x138 │ │ │ │ - vldr d5, [pc, #-376] @ 76ab0 │ │ │ │ vsub.f64 d1, d7, d11 │ │ │ │ vadd.f64 d7, d11, d7 │ │ │ │ vldr d11, [sp, #352] @ 0x160 │ │ │ │ - vldr d12, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d6, d11, d2 │ │ │ │ vldr d11, [sp, #592] @ 0x250 │ │ │ │ vadd.f64 d2, d11, d6 │ │ │ │ vsub.f64 d6, d6, d11 │ │ │ │ vmul.f64 d0, d2, d3 │ │ │ │ vmov.f64 d11, d0 │ │ │ │ vmul.f64 d0, d6, d5 │ │ │ │ vnmls.f64 d11, d1, d9 │ │ │ │ vmul.f64 d1, d1, d3 │ │ │ │ vmov.f64 d3, d1 │ │ │ │ - vmla.f64 d3, d2, d9 │ │ │ │ - vldr d9, [pc, #-424] @ 76ac0 │ │ │ │ vstr d11, [sp, #336] @ 0x150 │ │ │ │ vmov.f64 d11, d0 │ │ │ │ - vldr d0, [pc, #-444] @ 76ab8 │ │ │ │ + vmla.f64 d3, d2, d9 │ │ │ │ + vldr d0, [pc, #-460] @ 7c428 │ │ │ │ + vldr d2, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d9, [pc, #-460] @ 7c430 │ │ │ │ vnmls.f64 d11, d7, d0 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #432] @ 0x1b0 │ │ │ │ + vmov.f64 d5, d7 │ │ │ │ + vsub.f64 d7, d2, d4 │ │ │ │ + vadd.f64 d4, d2, d4 │ │ │ │ + vmla.f64 d5, d6, d0 │ │ │ │ + vstr d11, [sp, #320] @ 0x140 │ │ │ │ + vldr d6, [sp, #608] @ 0x260 │ │ │ │ vstr d3, [sp, #328] @ 0x148 │ │ │ │ vmov.f64 d3, d8 │ │ │ │ - vmov.f64 d2, d7 │ │ │ │ - vsub.f64 d7, d5, d4 │ │ │ │ - vadd.f64 d4, d5, d4 │ │ │ │ - vldr d5, [sp, #440] @ 0x1b8 │ │ │ │ - vmla.f64 d2, d6, d0 │ │ │ │ + vmul.f64 d7, d7, d9 │ │ │ │ + vldr d11, [sp, #440] @ 0x1b8 │ │ │ │ vldr d0, [sp, #256] @ 0x100 │ │ │ │ - vstr d11, [sp, #320] @ 0x140 │ │ │ │ - vldr d11, [sp, #608] @ 0x260 │ │ │ │ vmls.f64 d3, d4, d13 │ │ │ │ - vmul.f64 d7, d7, d9 │ │ │ │ vadd.f64 d4, d8, d4 │ │ │ │ - vsub.f64 d1, d5, d11 │ │ │ │ - vadd.f64 d5, d5, d11 │ │ │ │ + vsub.f64 d1, d11, d6 │ │ │ │ + vstr d5, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d5, d11, d6 │ │ │ │ vldr d11, [sp, #248] @ 0xf8 │ │ │ │ - vstr d2, [sp, #344] @ 0x158 │ │ │ │ - vstr d4, [sl] │ │ │ │ - vmls.f64 d12, d5, d13 │ │ │ │ vmul.f64 d1, d1, d9 │ │ │ │ + vmls.f64 d12, d5, d13 │ │ │ │ vadd.f64 d2, d7, d3 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vldr d4, [sp, #264] @ 0x108 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ vadd.f64 d6, d1, d12 │ │ │ │ vsub.f64 d7, d12, d1 │ │ │ │ vsub.f64 d1, d11, d0 │ │ │ │ vldr d11, [sp, #376] @ 0x178 │ │ │ │ vldr d0, [sp, #384] @ 0x180 │ │ │ │ - vstr d5, [fp] │ │ │ │ - vldr d8, [r9, #64] @ 0x40 │ │ │ │ + vstr d4, [r9] │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ + vldr d4, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d10, d11, d0 │ │ │ │ + vadd.f64 d5, d4, d5 │ │ │ │ vmul.f64 d0, d10, d14 │ │ │ │ vmul.f64 d10, d10, d15 │ │ │ │ + vstr d5, [sl] │ │ │ │ + vnmls.f64 d10, d1, d14 │ │ │ │ + vldr d8, [fp, #64] @ 0x40 │ │ │ │ vmov.f64 d11, d0 │ │ │ │ vldr d0, [sp, #240] @ 0xf0 │ │ │ │ vmla.f64 d11, d1, d15 │ │ │ │ - vnmls.f64 d10, d1, d14 │ │ │ │ vmov.f64 d12, d11 │ │ │ │ vldr d11, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d1, d11, d0 │ │ │ │ vldr d11, [sp, #360] @ 0x168 │ │ │ │ vldr d0, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d9, d11, d0 │ │ │ │ vsub.f64 d0, d2, d12 │ │ │ │ vadd.f64 d2, d2, d12 │ │ │ │ vmul.f64 d11, d9, d14 │ │ │ │ vmul.f64 d9, d9, d15 │ │ │ │ vmla.f64 d11, d1, d15 │ │ │ │ vnmls.f64 d9, d1, d14 │ │ │ │ - vldr d1, [r9, #72] @ 0x48 │ │ │ │ - ldr r5, [sp, #0] │ │ │ │ + vldr d1, [fp, #72] @ 0x48 │ │ │ │ vadd.f64 d5, d6, d11 │ │ │ │ vsub.f64 d6, d6, d11 │ │ │ │ - vldr d11, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d4, d5, d1 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vmla.f64 d5, d0, d1 │ │ │ │ vnmls.f64 d4, d0, d8 │ │ │ │ + vmla.f64 d5, d0, d1 │ │ │ │ vadd.f64 d0, d3, d10 │ │ │ │ vsub.f64 d3, d3, d10 │ │ │ │ - vldr d10, [sp, #584] @ 0x248 │ │ │ │ - vstr d4, [r5] │ │ │ │ - ldr r5, [sp, #68] @ 0x44 │ │ │ │ - vstr d5, [r5] │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r6, [sp, #72] @ 0x48 │ │ │ │ + vstr d5, [r6] │ │ │ │ vsub.f64 d5, d7, d9 │ │ │ │ - vldr d1, [r9, #232] @ 0xe8 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ - vldr d8, [r9, #224] @ 0xe0 │ │ │ │ - ldr r5, [sp, #128] @ 0x80 │ │ │ │ + vldr d8, [fp, #224] @ 0xe0 │ │ │ │ + vldr d1, [fp, #232] @ 0xe8 │ │ │ │ + ldr r6, [sp, #128] @ 0x80 │ │ │ │ + vldr d9, [pc, #-736] @ 7c430 │ │ │ │ vmul.f64 d4, d5, d1 │ │ │ │ - vldr d9, [pc, #-728] @ 76ac0 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vmla.f64 d5, d0, d1 │ │ │ │ vnmls.f64 d4, d0, d8 │ │ │ │ - vldr d8, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d0, [sp, #640] @ 0x280 │ │ │ │ - vstr d4, [r5] │ │ │ │ - ldr r5, [sp, #52] @ 0x34 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vldr d4, [r9, #152] @ 0x98 │ │ │ │ - vldr d1, [r9, #144] @ 0x90 │ │ │ │ - ldr r5, [sp, #8] │ │ │ │ + vmla.f64 d5, d0, d1 │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r6, [sp, #56] @ 0x38 │ │ │ │ + vstr d5, [r6] │ │ │ │ + vldr d1, [fp, #144] @ 0x90 │ │ │ │ + vldr d4, [fp, #152] @ 0x98 │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vmla.f64 d7, d3, d4 │ │ │ │ vnmls.f64 d5, d3, d1 │ │ │ │ - vldr d1, [sp, #520] @ 0x208 │ │ │ │ - vldr d3, [sp, #536] @ 0x218 │ │ │ │ - vstr d5, [r5] │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vldr d5, [r9, #312] @ 0x138 │ │ │ │ - vldr d4, [r9, #304] @ 0x130 │ │ │ │ - ldr r5, [sp, #112] @ 0x70 │ │ │ │ + vmla.f64 d7, d3, d4 │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r6, [sp, #68] @ 0x44 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vldr d4, [fp, #304] @ 0x130 │ │ │ │ + vldr d5, [fp, #312] @ 0x138 │ │ │ │ + ldr r6, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d7, d6, d5 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ + vnmls.f64 d7, d2, d4 │ │ │ │ vmla.f64 d6, d2, d5 │ │ │ │ + vstr d7, [r6] │ │ │ │ + ldr r6, [sp, #48] @ 0x30 │ │ │ │ + vstr d6, [r6] │ │ │ │ + vldr d8, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r6, [sp, #64] @ 0x40 │ │ │ │ vldr d5, [sp, #304] @ 0x130 │ │ │ │ - vnmls.f64 d7, d2, d4 │ │ │ │ - vsub.f64 d4, d0, d10 │ │ │ │ - vldr d2, [sp, #224] @ 0xe0 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vadd.f64 d7, d8, d1 │ │ │ │ - ldr r5, [sp, #40] @ 0x28 │ │ │ │ - vstr d6, [r5] │ │ │ │ + vldr d11, [sp, #408] @ 0x198 │ │ │ │ + vldr d1, [sp, #520] @ 0x208 │ │ │ │ + vldr d10, [sp, #584] @ 0x248 │ │ │ │ + vldr d0, [sp, #640] @ 0x280 │ │ │ │ vsub.f64 d6, d5, d11 │ │ │ │ + vldr d3, [sp, #536] @ 0x218 │ │ │ │ + vadd.f64 d7, d8, d1 │ │ │ │ vldr d5, [sp, #504] @ 0x1f8 │ │ │ │ - vmul.f64 d11, d4, d14 │ │ │ │ - vmul.f64 d4, d4, d15 │ │ │ │ + vsub.f64 d4, d0, d10 │ │ │ │ vmul.f64 d12, d6, d14 │ │ │ │ + vldr d2, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ vmla.f64 d12, d7, d15 │ │ │ │ vnmls.f64 d6, d7, d14 │ │ │ │ vsub.f64 d7, d3, d5 │ │ │ │ + vmul.f64 d11, d4, d14 │ │ │ │ + vmul.f64 d4, d4, d15 │ │ │ │ vadd.f64 d3, d5, d3 │ │ │ │ + vldr d5, [sp, #296] @ 0x128 │ │ │ │ vmla.f64 d11, d7, d15 │ │ │ │ vnmls.f64 d4, d7, d14 │ │ │ │ vldr d7, [sp, #272] @ 0x110 │ │ │ │ - vldr d5, [sp, #296] @ 0x128 │ │ │ │ - ldr r5, [sp, #60] @ 0x3c │ │ │ │ vadd.f64 d2, d2, d7 │ │ │ │ vadd.f64 d7, d0, d10 │ │ │ │ vsub.f64 d0, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vldr d7, [sp, #200] @ 0xc8 │ │ │ │ vmov.f64 d10, d2 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d1, d8 │ │ │ │ vldr d1, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vldr d8, [sp, #408] @ 0x198 │ │ │ │ vmls.f64 d10, d0, d13 │ │ │ │ - vldr d0, [r9, #56] @ 0x38 │ │ │ │ + vldr d8, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d3, d3, d9 │ │ │ │ + vldr d0, [fp, #56] @ 0x38 │ │ │ │ vadd.f64 d8, d8, d1 │ │ │ │ vadd.f64 d1, d7, d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ vmls.f64 d8, d1, d13 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vmul.f64 d1, d5, d0 │ │ │ │ vmov.f64 d9, d8 │ │ │ │ - vldr d8, [r9, #48] @ 0x30 │ │ │ │ + vldr d8, [fp, #48] @ 0x30 │ │ │ │ vnmls.f64 d1, d2, d8 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vmla.f64 d5, d2, d0 │ │ │ │ - vstr d1, [r5] │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ - vstr d5, [r5] │ │ │ │ + vstr d1, [r6] │ │ │ │ + ldr r6, [sp, #12] │ │ │ │ + vstr d5, [r6] │ │ │ │ vsub.f64 d5, d10, d3 │ │ │ │ - vldr d0, [r9, #216] @ 0xd8 │ │ │ │ vadd.f64 d10, d10, d3 │ │ │ │ - vldr d8, [r9, #208] @ 0xd0 │ │ │ │ - ldr r5, [sp, #44] @ 0x2c │ │ │ │ + vldr d8, [fp, #208] @ 0xd0 │ │ │ │ + vldr d0, [fp, #216] @ 0xd8 │ │ │ │ + ldr r6, [sp, #52] @ 0x34 │ │ │ │ vsub.f64 d1, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d5, d9, d7 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d4, d2, d0 │ │ │ │ vmul.f64 d2, d2, d8 │ │ │ │ - vmla.f64 d2, d1, d0 │ │ │ │ vnmls.f64 d4, d1, d8 │ │ │ │ - vstr d4, [r5] │ │ │ │ - ldr r5, [sp, #120] @ 0x78 │ │ │ │ - vstr d2, [r5] │ │ │ │ - vldr d2, [r9, #296] @ 0x128 │ │ │ │ - vldr d1, [r9, #288] @ 0x120 │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ + vmla.f64 d2, d1, d0 │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r6, [sp, #120] @ 0x78 │ │ │ │ + vstr d2, [r6] │ │ │ │ + vldr d1, [fp, #288] @ 0x120 │ │ │ │ + vldr d2, [fp, #296] @ 0x128 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d6, d2 │ │ │ │ vnmls.f64 d4, d6, d1 │ │ │ │ + vmla.f64 d5, d6, d2 │ │ │ │ vsub.f64 d6, d10, d12 │ │ │ │ vadd.f64 d10, d12, d10 │ │ │ │ - vstr d4, [r5] │ │ │ │ - ldr r5, [sp, #104] @ 0x68 │ │ │ │ - vstr d5, [r5] │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r6, [sp, #104] @ 0x68 │ │ │ │ + vstr d5, [r6] │ │ │ │ vadd.f64 d5, d11, d7 │ │ │ │ - vldr d3, [r9, #136] @ 0x88 │ │ │ │ vsub.f64 d7, d7, d11 │ │ │ │ - vldr d2, [r9, #128] @ 0x80 │ │ │ │ - ldr r5, [sp, #72] @ 0x48 │ │ │ │ + vldr d2, [fp, #128] @ 0x80 │ │ │ │ + vldr d3, [fp, #136] @ 0x88 │ │ │ │ + ldr r6, [sp, #76] @ 0x4c │ │ │ │ + vldr d9, [sp, #336] @ 0x150 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ - vmla.f64 d5, d6, d3 │ │ │ │ + vldr d12, [sp, #400] @ 0x190 │ │ │ │ + vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d8, [sp, #560] @ 0x230 │ │ │ │ vnmls.f64 d4, d6, d2 │ │ │ │ - vstr d4, [r5] │ │ │ │ - ldr r5, [sp, #12] │ │ │ │ - vstr d5, [r5] │ │ │ │ - vldr d5, [r9, #376] @ 0x178 │ │ │ │ - vldr d4, [r9, #368] @ 0x170 │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ + vmla.f64 d5, d6, d3 │ │ │ │ + vldr d2, [sp, #280] @ 0x118 │ │ │ │ + vldr d3, [sp, #328] @ 0x148 │ │ │ │ + vldr d0, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r6, [sp, #20] │ │ │ │ + vstr d5, [r6] │ │ │ │ + vldr d4, [fp, #368] @ 0x170 │ │ │ │ + vldr d5, [fp, #376] @ 0x178 │ │ │ │ + ldr r6, [sp, #60] @ 0x3c │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vmla.f64 d7, d10, d5 │ │ │ │ vnmls.f64 d6, d10, d4 │ │ │ │ - vstr d6, [r5] │ │ │ │ - vldr d12, [sp, #400] @ 0x190 │ │ │ │ - vldr d3, [sp, #328] @ 0x148 │ │ │ │ - ldr r5, [sp, #96] @ 0x60 │ │ │ │ - vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vmla.f64 d7, d10, d5 │ │ │ │ + vldr d10, [sp, #544] @ 0x220 │ │ │ │ vsub.f64 d5, d12, d3 │ │ │ │ - vldr d8, [sp, #560] @ 0x230 │ │ │ │ vldr d4, [sp, #616] @ 0x268 │ │ │ │ - vldr d9, [sp, #336] @ 0x150 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vsub.f64 d7, d1, d8 │ │ │ │ vmul.f64 d12, d5, d14 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vsub.f64 d3, d4, d9 │ │ │ │ - vldr d0, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d10, [sp, #544] @ 0x220 │ │ │ │ + vstr d6, [r6] │ │ │ │ + vsub.f64 d6, d0, d10 │ │ │ │ + ldr r6, [sp, #96] @ 0x60 │ │ │ │ + vmul.f64 d11, d3, d14 │ │ │ │ + vmul.f64 d3, d3, d15 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vsub.f64 d7, d1, d8 │ │ │ │ vmla.f64 d12, d7, d15 │ │ │ │ - vldr d2, [sp, #280] @ 0x118 │ │ │ │ vnmls.f64 d5, d7, d14 │ │ │ │ - vmul.f64 d11, d3, d14 │ │ │ │ vadd.f64 d7, d0, d10 │ │ │ │ - vmul.f64 d3, d3, d15 │ │ │ │ - vsub.f64 d6, d0, d10 │ │ │ │ + vmov.f64 d0, d9 │ │ │ │ + vldr d9, [pc, #980] @ 7cd38 │ │ │ │ vmla.f64 d11, d7, d15 │ │ │ │ vnmls.f64 d3, d7, d14 │ │ │ │ vldr d7, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d2, d7, d2 │ │ │ │ - vadd.f64 d7, d4, d9 │ │ │ │ + vadd.f64 d7, d4, d0 │ │ │ │ vldr d4, [sp, #208] @ 0xd0 │ │ │ │ - vldr d9, [pc, #980] @ 773c8 │ │ │ │ - vmov.f64 d10, d2 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #288] @ 0x120 │ │ │ │ + vmov.f64 d10, d2 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vadd.f64 d7, d1, d8 │ │ │ │ - vldr d1, [sp, #400] @ 0x190 │ │ │ │ - vmls.f64 d10, d0, d13 │ │ │ │ vldr d8, [sp, #328] @ 0x148 │ │ │ │ + vmls.f64 d10, d0, d13 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [r9, #24] │ │ │ │ + vldr d1, [sp, #400] @ 0x190 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ + vldr d0, [fp, #24] │ │ │ │ vadd.f64 d8, d1, d8 │ │ │ │ vadd.f64 d1, d7, d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vmov.f64 d8, d4 │ │ │ │ vmls.f64 d8, d1, d13 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vmul.f64 d1, d4, d0 │ │ │ │ vmov.f64 d9, d8 │ │ │ │ - vldr d8, [r9, #16] │ │ │ │ + vldr d8, [fp, #16] │ │ │ │ vnmls.f64 d1, d2, d8 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmla.f64 d4, d2, d0 │ │ │ │ - vstr d1, [r4] │ │ │ │ - ldr r4, [sp, #136] @ 0x88 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d1, [r1] │ │ │ │ + ldr r1, [sp, #136] @ 0x88 │ │ │ │ + vstr d4, [r1] │ │ │ │ vsub.f64 d4, d10, d6 │ │ │ │ - vldr d0, [r9, #184] @ 0xb8 │ │ │ │ vadd.f64 d6, d6, d10 │ │ │ │ - vldr d8, [r9, #176] @ 0xb0 │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ + vldr d8, [fp, #176] @ 0xb0 │ │ │ │ + vldr d0, [fp, #184] @ 0xb8 │ │ │ │ + ldr r1, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d1, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d9, d7 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ + vldr d9, [sp, #344] @ 0x158 │ │ │ │ + vldr d10, [sp, #568] @ 0x238 │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vmul.f64 d3, d2, d0 │ │ │ │ vmul.f64 d2, d2, d8 │ │ │ │ - vmla.f64 d2, d1, d0 │ │ │ │ vnmls.f64 d3, d1, d8 │ │ │ │ - vstr d3, [r4] │ │ │ │ - vstr d2, [r6] │ │ │ │ - vldr d2, [r9, #264] @ 0x108 │ │ │ │ - vldr d1, [r9, #256] @ 0x100 │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ + vmla.f64 d2, d1, d0 │ │ │ │ + vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d0, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d3, [r1] │ │ │ │ + vstr d2, [r2] │ │ │ │ + vldr d1, [fp, #256] @ 0x100 │ │ │ │ + vldr d2, [fp, #264] @ 0x108 │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + ldr r1, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d3, d4, d2 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vmla.f64 d4, d5, d2 │ │ │ │ vnmls.f64 d3, d5, d1 │ │ │ │ + vmla.f64 d4, d5, d2 │ │ │ │ vsub.f64 d5, d6, d12 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ - vstr d3, [r1] │ │ │ │ - vstr d4, [r4] │ │ │ │ + vldr d12, [sp, #392] @ 0x188 │ │ │ │ + vstr d3, [r2] │ │ │ │ + vstr d4, [r1] │ │ │ │ vadd.f64 d4, d11, d7 │ │ │ │ - vldr d1, [r9, #96] @ 0x60 │ │ │ │ vsub.f64 d7, d7, d11 │ │ │ │ - vldr d2, [r9, #104] @ 0x68 │ │ │ │ - ldr r4, [sp, #152] @ 0x98 │ │ │ │ - vldr d12, [sp, #392] @ 0x188 │ │ │ │ + vldr d1, [fp, #96] @ 0x60 │ │ │ │ + vldr d2, [fp, #104] @ 0x68 │ │ │ │ + ldr r1, [sp, #152] @ 0x98 │ │ │ │ + vldr d11, [sp, #320] @ 0x140 │ │ │ │ vmul.f64 d3, d4, d2 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vmla.f64 d4, d5, d2 │ │ │ │ - vldr d11, [sp, #320] @ 0x140 │ │ │ │ - vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d9, [sp, #344] @ 0x158 │ │ │ │ vnmls.f64 d3, d5, d1 │ │ │ │ - vldr d1, [sp, #552] @ 0x228 │ │ │ │ - vldr d0, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d10, [sp, #568] @ 0x238 │ │ │ │ + vmla.f64 d4, d5, d2 │ │ │ │ vldr d2, [sp, #280] @ 0x118 │ │ │ │ - ldr r6, [sp, #36] @ 0x24 │ │ │ │ - ldr r5, [sp, #648] @ 0x288 │ │ │ │ - vstr d3, [r0] │ │ │ │ - vstr d4, [r4] │ │ │ │ - vldr d4, [r9, #344] @ 0x158 │ │ │ │ - vldr d3, [r9, #336] @ 0x150 │ │ │ │ - ldr r0, [sp, #176] @ 0xb0 │ │ │ │ + vldr d1, [sp, #552] @ 0x228 │ │ │ │ + vstr d3, [r8] │ │ │ │ + vstr d4, [r1] │ │ │ │ + vldr d3, [fp, #336] @ 0x150 │ │ │ │ + vldr d4, [fp, #344] @ 0x158 │ │ │ │ + ldr r1, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vnmls.f64 d5, d6, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ vldr d4, [sp, #624] @ 0x270 │ │ │ │ - vnmls.f64 d5, d6, d3 │ │ │ │ vsub.f64 d6, d0, d10 │ │ │ │ vadd.f64 d3, d4, d9 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r1] │ │ │ │ vsub.f64 d5, d12, d11 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vsub.f64 d7, d8, d1 │ │ │ │ + ldr r1, [sp, #164] @ 0xa4 │ │ │ │ vmul.f64 d11, d3, d14 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vsub.f64 d7, d8, d1 │ │ │ │ vmul.f64 d12, d5, d14 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vmla.f64 d12, d7, d15 │ │ │ │ vnmls.f64 d5, d7, d14 │ │ │ │ vadd.f64 d7, d0, d10 │ │ │ │ + vmov.f64 d0, d9 │ │ │ │ + vldr d9, [pc, #572] @ 7cd38 │ │ │ │ vmla.f64 d11, d7, d15 │ │ │ │ vnmls.f64 d3, d7, d14 │ │ │ │ vldr d7, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d2, d7, d2 │ │ │ │ - vsub.f64 d7, d4, d9 │ │ │ │ - vldr d4, [sp, #208] @ 0xd0 │ │ │ │ - vldr d9, [pc, #572] @ 773c8 │ │ │ │ + vsub.f64 d7, d4, d0 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #288] @ 0x120 │ │ │ │ vmov.f64 d10, d2 │ │ │ │ + vldr d4, [sp, #208] @ 0xd0 │ │ │ │ + ldr r1, [sp, #44] @ 0x2c │ │ │ │ + vmls.f64 d10, d0, d13 │ │ │ │ + vadd.f64 d2, d2, d0 │ │ │ │ + vldr d0, [fp, #40] @ 0x28 │ │ │ │ + vmul.f64 d6, d6, d9 │ │ │ │ vsub.f64 d4, d7, d4 │ │ │ │ vadd.f64 d7, d8, d1 │ │ │ │ + ldr r6, [sp, #84] @ 0x54 │ │ │ │ vldr d1, [sp, #320] @ 0x140 │ │ │ │ - vmls.f64 d10, d0, d13 │ │ │ │ vldr d8, [sp, #392] @ 0x188 │ │ │ │ - vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [r9, #40] @ 0x28 │ │ │ │ - vmul.f64 d6, d6, d9 │ │ │ │ vadd.f64 d8, d8, d1 │ │ │ │ vadd.f64 d1, d7, d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vmov.f64 d8, d4 │ │ │ │ vmls.f64 d8, d1, d13 │ │ │ │ - vadd.f64 d4, d4, d1 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ + vadd.f64 d4, d4, d1 │ │ │ │ vmul.f64 d1, d4, d0 │ │ │ │ vmov.f64 d9, d8 │ │ │ │ - vldr d8, [r9, #32] │ │ │ │ + vldr d8, [fp, #32] │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vnmls.f64 d1, d2, d8 │ │ │ │ vmla.f64 d4, d2, d0 │ │ │ │ - vstr d1, [r2] │ │ │ │ - vstr d4, [r6] │ │ │ │ + vstr d1, [r0] │ │ │ │ + vstr d4, [r1] │ │ │ │ vsub.f64 d4, d10, d6 │ │ │ │ - vldr d0, [r9, #200] @ 0xc8 │ │ │ │ vadd.f64 d6, d6, d10 │ │ │ │ - vldr d8, [r9, #192] @ 0xc0 │ │ │ │ + vldr d8, [fp, #192] @ 0xc0 │ │ │ │ + vldr d0, [fp, #200] @ 0xc8 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d1, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d9, d7 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ - vldr d9, [pc, #428] @ 773c8 │ │ │ │ + vldr d9, [pc, #396] @ 7cd38 │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vmul.f64 d3, d2, d0 │ │ │ │ vmul.f64 d2, d2, d8 │ │ │ │ - vmla.f64 d2, d1, d0 │ │ │ │ vnmls.f64 d3, d1, d8 │ │ │ │ - vstr d3, [r5] │ │ │ │ - ldr r5, [sp, #80] @ 0x50 │ │ │ │ - ldr r0, [sp, #28] │ │ │ │ + vmla.f64 d2, d1, d0 │ │ │ │ vldr d8, [sp, #312] @ 0x138 │ │ │ │ vldr d0, [sp, #528] @ 0x210 │ │ │ │ - vstr d2, [r5] │ │ │ │ - vldr d2, [r9, #280] @ 0x118 │ │ │ │ - vldr d1, [r9, #272] @ 0x110 │ │ │ │ - ldr r5, [sp, #88] @ 0x58 │ │ │ │ + vstr d3, [lr] │ │ │ │ + vstr d2, [r6] │ │ │ │ + vldr d1, [fp, #272] @ 0x110 │ │ │ │ + vldr d2, [fp, #280] @ 0x118 │ │ │ │ + ldr r6, [sp, #92] @ 0x5c │ │ │ │ vmul.f64 d3, d4, d2 │ │ │ │ - vldr d10, [sp, #632] @ 0x278 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vmla.f64 d4, d5, d2 │ │ │ │ vnmls.f64 d3, d5, d1 │ │ │ │ + vmla.f64 d4, d5, d2 │ │ │ │ vsub.f64 d5, d6, d12 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ - vstr d3, [lr] │ │ │ │ - vstr d4, [r5] │ │ │ │ + vstr d3, [ip] │ │ │ │ + vstr d4, [r6] │ │ │ │ vadd.f64 d4, d11, d7 │ │ │ │ - vldr d2, [r9, #120] @ 0x78 │ │ │ │ vsub.f64 d7, d7, d11 │ │ │ │ - vldr d1, [r9, #112] @ 0x70 │ │ │ │ + vldr d1, [fp, #112] @ 0x70 │ │ │ │ + vldr d2, [fp, #120] @ 0x78 │ │ │ │ vmul.f64 d3, d4, d2 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ + vnmls.f64 d3, d5, d1 │ │ │ │ vmla.f64 d4, d5, d2 │ │ │ │ vldr d2, [sp, #416] @ 0x1a0 │ │ │ │ - vnmls.f64 d3, d5, d1 │ │ │ │ - vldr d1, [sp, #576] @ 0x240 │ │ │ │ vsub.f64 d8, d8, d2 │ │ │ │ - vsub.f64 d2, d1, d10 │ │ │ │ + vstr d3, [r7] │ │ │ │ + ldr r7, [sp, #36] @ 0x24 │ │ │ │ vmul.f64 d12, d8, d14 │ │ │ │ vmul.f64 d8, d8, d15 │ │ │ │ - vmul.f64 d11, d2, d14 │ │ │ │ - vmul.f64 d2, d2, d15 │ │ │ │ - vstr d3, [ip] │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d4, [r9, #360] @ 0x168 │ │ │ │ - vldr d3, [r9, #352] @ 0x160 │ │ │ │ - ldr r0, [sp, #76] @ 0x4c │ │ │ │ + vstr d4, [r7] │ │ │ │ + vldr d3, [fp, #352] @ 0x160 │ │ │ │ + vldr d4, [fp, #360] @ 0x168 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ - vldr d4, [sp, #272] @ 0x110 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vldr d3, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d6, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d5, [r8] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d5, [r5] │ │ │ │ + vstr d7, [r1] │ │ │ │ vsub.f64 d7, d0, d3 │ │ │ │ vldr d5, [sp, #512] @ 0x200 │ │ │ │ + ldrd r2, r7, [sp, #24] │ │ │ │ + vldr d1, [sp, #576] @ 0x240 │ │ │ │ vnmls.f64 d8, d7, d14 │ │ │ │ vmla.f64 d12, d7, d15 │ │ │ │ + vldr d10, [sp, #632] @ 0x278 │ │ │ │ + vldr d6, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d4, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d2, d1, d10 │ │ │ │ + ldr r0, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vldr d5, [sp, #296] @ 0x128 │ │ │ │ - vnmls.f64 d2, d7, d14 │ │ │ │ + ldr r1, [sp, #648] @ 0x288 │ │ │ │ + vmul.f64 d11, d2, d14 │ │ │ │ + vmul.f64 d2, d2, d15 │ │ │ │ vmla.f64 d11, d7, d15 │ │ │ │ + vnmls.f64 d2, d7, d14 │ │ │ │ vldr d7, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d4, d7, d4 │ │ │ │ vadd.f64 d7, d10, d1 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #200] @ 0xc8 │ │ │ │ vmov.f64 d10, d4 │ │ │ │ vadd.f64 d5, d7, d5 │ │ │ │ vadd.f64 d7, d3, d0 │ │ │ │ - vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ - vmul.f64 d6, d6, d9 │ │ │ │ vldr d0, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vmls.f64 d10, d1, d13 │ │ │ │ + vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ + vmul.f64 d6, d6, d9 │ │ │ │ + vldr d1, [fp, #8] │ │ │ │ vadd.f64 d0, d3, d0 │ │ │ │ vadd.f64 d3, d7, d0 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ - vldr d0, [r9] │ │ │ │ - vldr d1, [r9, #8] │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ + vldr d0, [fp] │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vmov.f64 d9, d5 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vmls.f64 d9, d3, d13 │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ - ldr r5, [sp, #184] @ 0xb8 │ │ │ │ - ldr r6, [sp, #84] @ 0x54 │ │ │ │ vmul.f64 d3, d5, d1 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vmla.f64 d5, d4, d1 │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ vnmls.f64 d3, d4, d0 │ │ │ │ + vmla.f64 d5, d4, d1 │ │ │ │ vstr d3, [r2] │ │ │ │ vsub.f64 d3, d10, d6 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ vadd.f64 d6, d6, d10 │ │ │ │ - vsub.f64 d0, d3, d8 │ │ │ │ - vadd.f64 d3, d8, d3 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d5, [r1] │ │ │ │ vsub.f64 d5, d9, d7 │ │ │ │ - vldr d1, [r9, #168] @ 0xa8 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ - vldr d8, [r9, #160] @ 0xa0 │ │ │ │ + vldr d1, [fp, #168] @ 0xa8 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + vsub.f64 d0, d3, d8 │ │ │ │ + vadd.f64 d3, d8, d3 │ │ │ │ + b.n 7cd40 │ │ │ │ + b.w ff52546a │ │ │ │ + b.n 7d42e │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + vldr d8, [fp, #160] @ 0xa0 │ │ │ │ vadd.f64 d4, d2, d5 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - b.n 773d0 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ - b.w ff51fafa │ │ │ │ - b.n 77abe │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - vmla.f64 d4, d0, d1 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ - vstr d2, [r1] │ │ │ │ - vstr d4, [r5] │ │ │ │ - vldr d2, [r9, #248] @ 0xf8 │ │ │ │ - vldr d1, [r9, #240] @ 0xf0 │ │ │ │ - ldr r5, [sp, #192] @ 0xc0 │ │ │ │ + vmla.f64 d4, d0, d1 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vstr d4, [r7] │ │ │ │ + vldr d1, [fp, #240] @ 0xf0 │ │ │ │ + vldr d2, [fp, #248] @ 0xf8 │ │ │ │ + ldr r7, [sp, #188] @ 0xbc │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ - ldr r1, [sp, #92] @ 0x5c │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vstr d4, [r6] │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ + vstr d4, [r0] │ │ │ │ vsub.f64 d4, d6, d12 │ │ │ │ + vadd.f64 d6, d12, d6 │ │ │ │ vstr d5, [r3] │ │ │ │ vadd.f64 d5, d11, d7 │ │ │ │ - vldr d2, [r9, #88] @ 0x58 │ │ │ │ vsub.f64 d7, d7, d11 │ │ │ │ - vldr d1, [r9, #80] @ 0x50 │ │ │ │ - vadd.f64 d6, d12, d6 │ │ │ │ - ldr r3, [sp, #768] @ 0x300 │ │ │ │ - add.w r9, r9, #384 @ 0x180 │ │ │ │ + vldr d1, [fp, #80] @ 0x50 │ │ │ │ + vldr d2, [fp, #88] @ 0x58 │ │ │ │ + add.w fp, fp, #384 @ 0x180 │ │ │ │ + ldr r0, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - adds r3, #1 │ │ │ │ + vnmls.f64 d3, d4, d1 │ │ │ │ vmla.f64 d5, d4, d2 │ │ │ │ + vstr d3, [r0] │ │ │ │ + vstr d5, [r7] │ │ │ │ + vldr d3, [fp, #-64] @ 0xffffffc0 │ │ │ │ + ldr r3, [sp, #768] @ 0x300 │ │ │ │ + vldr d4, [fp, #-56] @ 0xffffffc8 │ │ │ │ + ldr r6, [sp, #160] @ 0xa0 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #768] @ 0x300 │ │ │ │ ldr r3, [sp, #652] @ 0x28c │ │ │ │ - vnmls.f64 d3, d4, d1 │ │ │ │ - add sl, r3 │ │ │ │ - ldr r3, [sp, #656] @ 0x290 │ │ │ │ - add fp, r3 │ │ │ │ - vstr d3, [r4] │ │ │ │ - vstr d5, [r5] │ │ │ │ - vldr d4, [r9, #-56] @ 0xffffffc8 │ │ │ │ - vldr d3, [r9, #-64] @ 0xffffffc0 │ │ │ │ - ldr r5, [sp, #196] @ 0xc4 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ + ldr r2, [sp, #768] @ 0x300 │ │ │ │ + add r9, r3 │ │ │ │ + ldr r3, [sp, #656] @ 0x290 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vstr d7, [r5] │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ + add sl, r3 │ │ │ │ ldr r3, [sp, #660] @ 0x294 │ │ │ │ - eors r7, r3 │ │ │ │ - ldrd r2, r3, [sp, #768] @ 0x300 │ │ │ │ + eor.w r4, r4, r3 │ │ │ │ + ldr r3, [sp, #772] @ 0x304 │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r6, [sp, #192] @ 0xc0 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 7627e │ │ │ │ + vstr d7, [r6] │ │ │ │ + bne.w 7bbd2 │ │ │ │ add.w sp, sp, #668 @ 0x29c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -00077484 : │ │ │ │ - ldr r2, [pc, #8] @ (77490 ) │ │ │ │ - ldr r1, [pc, #12] @ (77494 ) │ │ │ │ +0007ce20 : │ │ │ │ + ldr r2, [pc, #8] @ (7ce2c ) │ │ │ │ + ldr r1, [pc, #12] @ (7ce30 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldr r4, [r5, #8] │ │ │ │ + ldrb r0, [r2, #28] │ │ │ │ movs r2, r0 │ │ │ │ - stc 15, cr15, [r3, #1020]! @ 0x3fc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + stcl 15, cr15, [r7, #-1020] @ 0xfffffc04 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d14} │ │ │ │ sub sp, #12 │ │ │ │ ldrd r4, r7, [sp, #104] @ 0x68 │ │ │ │ ldr r5, [sp, #112] @ 0x70 │ │ │ │ - subs r6, r4, #1 │ │ │ │ + add.w r6, r4, #4294967295 @ 0xffffffff │ │ │ │ cmp r4, r7 │ │ │ │ add.w r2, r2, r6, lsl #5 │ │ │ │ - bge.w 775c0 │ │ │ │ + bge.w 7cf76 │ │ │ │ mov.w ip, r3, lsl #3 │ │ │ │ cmp r5, #1 │ │ │ │ mov.w lr, r3, lsl #4 │ │ │ │ itt eq │ │ │ │ addeq.w r3, r2, #32 │ │ │ │ rsbeq r2, ip, #0 │ │ │ │ - bne.n 775ca │ │ │ │ + bne.w 7cf92 │ │ │ │ add.w r5, r1, ip │ │ │ │ add.w r6, r0, ip │ │ │ │ + vldr d6, [r0] │ │ │ │ add.w r9, r6, ip │ │ │ │ - vldr d3, [r3, #-24] @ 0xffffffe8 │ │ │ │ - vldr d4, [r3, #-16] │ │ │ │ - add.w sl, r9, ip │ │ │ │ + add.w r4, r4, #1 │ │ │ │ vldr d12, [r5] │ │ │ │ add r5, lr │ │ │ │ - vldr d8, [r6] │ │ │ │ + add.w sl, r9, ip │ │ │ │ add.w r8, r5, r2 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vmul.f64 d0, d4, d3 │ │ │ │ + cmp r7, r4 │ │ │ │ + vldr d8, [r6] │ │ │ │ + add.w r3, r3, #32 │ │ │ │ vldr d14, [r1] │ │ │ │ - adds r4, #1 │ │ │ │ vldr d10, [r9] │ │ │ │ - adds r3, #32 │ │ │ │ - vldr d13, [r5] │ │ │ │ vadd.f64 d9, d12, d6 │ │ │ │ + vsub.f64 d12, d6, d12 │ │ │ │ + vldr d13, [r5] │ │ │ │ + vldr d11, [r8] │ │ │ │ vadd.f64 d7, d14, d8 │ │ │ │ - vldr d2, [r3, #-64] @ 0xffffffc0 │ │ │ │ - vldr d5, [r3, #-40] @ 0xffffffd8 │ │ │ │ vsub.f64 d14, d8, d14 │ │ │ │ - vldr d11, [r8] │ │ │ │ + vldr d3, [r3, #-56] @ 0xffffffc8 │ │ │ │ + vldr d4, [r3, #-48] @ 0xffffffd0 │ │ │ │ vsub.f64 d8, d13, d10 │ │ │ │ vadd.f64 d13, d10, d13 │ │ │ │ vldr d10, [sl] │ │ │ │ - vsub.f64 d12, d6, d12 │ │ │ │ - vnmls.f64 d0, d5, d2 │ │ │ │ - vmul.f64 d1, d4, d2 │ │ │ │ mov sl, r1 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ + vldr d2, [r3, #-64] @ 0xffffffc0 │ │ │ │ + vldr d5, [r3, #-40] @ 0xffffffd8 │ │ │ │ + vmul.f64 d0, d4, d3 │ │ │ │ vsub.f64 d6, d11, d10 │ │ │ │ vadd.f64 d11, d10, d11 │ │ │ │ vadd.f64 d10, d7, d9 │ │ │ │ - vmla.f64 d1, d5, d3 │ │ │ │ vsub.f64 d7, d9, d7 │ │ │ │ - subs r1, #8 │ │ │ │ - cmp r7, r4 │ │ │ │ + vmul.f64 d1, d4, d2 │ │ │ │ + vnmls.f64 d0, d5, d2 │ │ │ │ vstmia r0!, {d10} │ │ │ │ vadd.f64 d10, d6, d8 │ │ │ │ vsub.f64 d6, d8, d6 │ │ │ │ + vmla.f64 d1, d5, d3 │ │ │ │ vstr d10, [sl] │ │ │ │ vmul.f64 d8, d6, d0 │ │ │ │ vnmls.f64 d8, d7, d1 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmla.f64 d7, d6, d1 │ │ │ │ vsub.f64 d6, d12, d11 │ │ │ │ vadd.f64 d11, d11, d12 │ │ │ │ vstr d8, [r9] │ │ │ │ vstr d7, [r8] │ │ │ │ vadd.f64 d7, d13, d14 │ │ │ │ vsub.f64 d13, d13, d14 │ │ │ │ add r8, r2 │ │ │ │ vmul.f64 d1, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vmla.f64 d7, d6, d3 │ │ │ │ vnmls.f64 d1, d6, d2 │ │ │ │ + vmla.f64 d7, d6, d3 │ │ │ │ vstr d1, [r6] │ │ │ │ add r6, lr │ │ │ │ vstr d7, [r8] │ │ │ │ vmul.f64 d7, d13, d5 │ │ │ │ vmul.f64 d13, d13, d4 │ │ │ │ - vmla.f64 d13, d11, d5 │ │ │ │ vnmls.f64 d7, d11, d4 │ │ │ │ + vmla.f64 d13, d11, d5 │ │ │ │ vstr d7, [r6] │ │ │ │ vstr d13, [r5] │ │ │ │ - bne.n 774ca │ │ │ │ + bne.n 7ce7a │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d14} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov.w sl, r5, lsl #3 │ │ │ │ rsb r3, sl, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ add.w r3, r2, #32 │ │ │ │ rsb r2, ip, #0 │ │ │ │ add.w r5, r1, ip │ │ │ │ add.w r6, r0, ip │ │ │ │ + vldr d3, [r0] │ │ │ │ add.w r9, r6, ip │ │ │ │ - vldr d6, [r3, #-24] @ 0xffffffe8 │ │ │ │ - vldr d2, [r3, #-16] │ │ │ │ - add.w fp, r9, ip │ │ │ │ + add.w r4, r4, #1 │ │ │ │ vldr d11, [r5] │ │ │ │ add r5, lr │ │ │ │ - vldr d3, [r0] │ │ │ │ + add.w fp, r9, ip │ │ │ │ add.w r8, r5, r2 │ │ │ │ + cmp r7, r4 │ │ │ │ vldr d8, [r6] │ │ │ │ - vmul.f64 d0, d6, d2 │ │ │ │ - vldr d14, [r1] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r3, r3, #32 │ │ │ │ vldr d10, [r5] │ │ │ │ + vldr d14, [r1] │ │ │ │ vadd.f64 d9, d3, d11 │ │ │ │ - vldr d13, [r9] │ │ │ │ vsub.f64 d11, d3, d11 │ │ │ │ + vldr d13, [r9] │ │ │ │ + vldr d12, [r8] │ │ │ │ + vldr d6, [r3, #-56] @ 0xffffffc8 │ │ │ │ vadd.f64 d4, d8, d14 │ │ │ │ - vldr d1, [r3, #-32] @ 0xffffffe0 │ │ │ │ - vldr d7, [r3, #-8] │ │ │ │ vsub.f64 d14, d8, d14 │ │ │ │ - vldr d12, [r8] │ │ │ │ + vldr d2, [r3, #-48] @ 0xffffffd0 │ │ │ │ vsub.f64 d8, d10, d13 │ │ │ │ vadd.f64 d13, d10, d13 │ │ │ │ vldr d10, [fp] │ │ │ │ - vnmls.f64 d0, d1, d7 │ │ │ │ - vmul.f64 d5, d6, d7 │ │ │ │ - vmla.f64 d5, d1, d2 │ │ │ │ - adds r3, #32 │ │ │ │ + vldr d1, [r3, #-64] @ 0xffffffc0 │ │ │ │ + vldr d7, [r3, #-40] @ 0xffffffd8 │ │ │ │ + vmul.f64 d0, d6, d2 │ │ │ │ vsub.f64 d3, d12, d10 │ │ │ │ vadd.f64 d12, d12, d10 │ │ │ │ vadd.f64 d10, d9, d4 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ - cmp r7, r4 │ │ │ │ + vnmls.f64 d0, d1, d7 │ │ │ │ + vmul.f64 d5, d6, d7 │ │ │ │ vstr d10, [r0] │ │ │ │ vadd.f64 d10, d8, d3 │ │ │ │ - vsub.f64 d3, d8, d3 │ │ │ │ add r0, sl │ │ │ │ + vsub.f64 d3, d8, d3 │ │ │ │ + vmla.f64 d5, d1, d2 │ │ │ │ vstr d10, [r1] │ │ │ │ vmul.f64 d8, d0, d3 │ │ │ │ vnmls.f64 d8, d5, d4 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ - vmla.f64 d5, d0, d4 │ │ │ │ vsub.f64 d3, d11, d12 │ │ │ │ vadd.f64 d11, d11, d12 │ │ │ │ + vmla.f64 d5, d0, d4 │ │ │ │ vstr d8, [r9] │ │ │ │ vstr d5, [r8] │ │ │ │ vadd.f64 d5, d14, d13 │ │ │ │ vsub.f64 d13, d13, d14 │ │ │ │ add r8, r2 │ │ │ │ vmul.f64 d4, d6, d5 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vmla.f64 d6, d1, d5 │ │ │ │ vnmls.f64 d4, d1, d3 │ │ │ │ + vmla.f64 d6, d1, d5 │ │ │ │ vstr d4, [r6] │ │ │ │ add r6, lr │ │ │ │ vstr d6, [r8] │ │ │ │ vmul.f64 d6, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vmla.f64 d7, d2, d13 │ │ │ │ vnmls.f64 d6, d2, d11 │ │ │ │ + vmla.f64 d7, d2, d13 │ │ │ │ vstr d6, [r6] │ │ │ │ vstr d7, [r5] │ │ │ │ ldr r5, [sp, #4] │ │ │ │ add r1, r5 │ │ │ │ - bne.n 775dc │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d14} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.n 7cfa4 │ │ │ │ + b.n 7cf76 │ │ │ │ nop │ │ │ │ │ │ │ │ -000776e0 : │ │ │ │ - ldr r2, [pc, #8] @ (776ec ) │ │ │ │ - ldr r1, [pc, #12] @ (776f0 ) │ │ │ │ +0007d0a4 : │ │ │ │ + ldr r2, [pc, #8] @ (7d0b0 ) │ │ │ │ + ldr r1, [pc, #12] @ (7d0b4 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - str r0, [r0, #104] @ 0x68 │ │ │ │ + ldrb r4, [r7, #18] │ │ │ │ movs r2, r0 │ │ │ │ - stc2 15, cr15, [pc, #1020]! @ 77af0 │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + stc2 15, cr15, [r7, #1020] @ 0x3fc │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #188 @ 0xbc │ │ │ │ - ldrd r4, r5, [sp, #288] @ 0x120 │ │ │ │ - cmp r4, r5 │ │ │ │ - bge.w 77a78 │ │ │ │ - movs r4, #24 │ │ │ │ - ldr r6, [sp, #296] @ 0x128 │ │ │ │ - lsls r7, r3, #5 │ │ │ │ - str r7, [sp, #160] @ 0xa0 │ │ │ │ - mul.w r4, r4, r3 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - str r4, [sp, #164] @ 0xa4 │ │ │ │ - movs r4, #40 @ 0x28 │ │ │ │ - str r6, [sp, #172] @ 0xac │ │ │ │ - negs r6, r6 │ │ │ │ - str r6, [sp, #176] @ 0xb0 │ │ │ │ - mul.w r5, r4, r3 │ │ │ │ - ldr r6, [sp, #288] @ 0x120 │ │ │ │ - movs r4, #48 @ 0x30 │ │ │ │ - str r5, [sp, #168] @ 0xa8 │ │ │ │ - lsls r5, r3, #4 │ │ │ │ - mul.w fp, r4, r3 │ │ │ │ - ldr r3, [sp, #164] @ 0xa4 │ │ │ │ - mla r4, r4, r6, r2 │ │ │ │ - negs r6, r7 │ │ │ │ - negs r3, r3 │ │ │ │ - str r3, [sp, #20] │ │ │ │ - negs r3, r5 │ │ │ │ - str r3, [sp, #180] @ 0xb4 │ │ │ │ + sub sp, #196 @ 0xc4 │ │ │ │ + ldrd sl, r4, [sp, #296] @ 0x128 │ │ │ │ + cmp sl, r4 │ │ │ │ + bge.w 7d46c │ │ │ │ + add.w r4, r3, r3, lsl #1 │ │ │ │ + str r1, [sp, #4] │ │ │ │ + add.w r5, r3, r3, lsl #2 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + mov.w fp, r3, lsl #5 │ │ │ │ + mov.w r4, r4, lsl #4 │ │ │ │ + rsb r6, fp, #0 │ │ │ │ + strd r7, r5, [sp, #180] @ 0xb4 │ │ │ │ + mov.w r5, r3, lsl #4 │ │ │ │ + ldr r3, [sp, #304] @ 0x130 │ │ │ │ + str r4, [sp, #28] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r3, [sp, #172] @ 0xac │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str r3, [sp, #176] @ 0xb0 │ │ │ │ + add.w r3, sl, sl, lsl #1 │ │ │ │ + add.w r4, r2, r3, lsl #4 │ │ │ │ + rsb r3, r7, #0 │ │ │ │ + str r3, [sp, #168] @ 0xa8 │ │ │ │ + rsb r3, r5, #0 │ │ │ │ + str r3, [sp, #188] @ 0xbc │ │ │ │ vldr d14, [r4, #-48] @ 0xffffffd0 │ │ │ │ - adds r4, #48 @ 0x30 │ │ │ │ + add.w sl, sl, #1 │ │ │ │ + add.w r4, r4, #48 @ 0x30 │ │ │ │ vldr d15, [r4, #-88] @ 0xffffffa8 │ │ │ │ vldr d11, [r4, #-80] @ 0xffffffb0 │ │ │ │ vldr d10, [r4, #-72] @ 0xffffffb8 │ │ │ │ - vldr d12, [r4, #-56] @ 0xffffffc8 │ │ │ │ - vmul.f64 d8, d15, d11 │ │ │ │ vldr d13, [r4, #-64] @ 0xffffffc0 │ │ │ │ - vmul.f64 d6, d14, d10 │ │ │ │ + vmul.f64 d8, d15, d11 │ │ │ │ + vldr d12, [r4, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d4, d14, d11 │ │ │ │ - vstr d11, [sp] │ │ │ │ + vstr d11, [sp, #8] │ │ │ │ + vmul.f64 d6, d14, d10 │ │ │ │ vmul.f64 d11, d15, d10 │ │ │ │ - ldr r3, [sp, #164] @ 0xa4 │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + ldr r3, [sp, #180] @ 0xb4 │ │ │ │ vadd.f64 d7, d8, d6 │ │ │ │ vsub.f64 d8, d6, d8 │ │ │ │ vsub.f64 d0, d4, d11 │ │ │ │ vadd.f64 d11, d4, d11 │ │ │ │ - add.w ip, r1, r3 │ │ │ │ + add.w r7, r2, r3 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ + add.w r2, r7, r5 │ │ │ │ vldr d4, [r0] │ │ │ │ - add.w r3, r0, fp │ │ │ │ - add.w r2, ip, r5 │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ - vmul.f64 d7, d15, d12 │ │ │ │ - vmla.f64 d7, d14, d13 │ │ │ │ - vstr d0, [sp, #24] │ │ │ │ vldr d5, [r2] │ │ │ │ - add.w r8, r3, r6 │ │ │ │ add r2, r6 │ │ │ │ - add.w sl, r8, r5 │ │ │ │ - add.w lr, sl, r7 │ │ │ │ - vldr d6, [r8] │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d7, d15, d12 │ │ │ │ + add.w r1, r0, r3 │ │ │ │ + add.w lr, r1, r6 │ │ │ │ + vstr d0, [sp, #32] │ │ │ │ + add.w r9, lr, r5 │ │ │ │ + vldr d6, [lr] │ │ │ │ + str r1, [sp, #24] │ │ │ │ + vmla.f64 d7, d14, d13 │ │ │ │ + vstr d7, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d7, d8, d13 │ │ │ │ vmov.f64 d3, d7 │ │ │ │ vmul.f64 d7, d15, d13 │ │ │ │ + vnmls.f64 d3, d11, d12 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vmul.f64 d7, d8, d12 │ │ │ │ - vnmls.f64 d3, d11, d12 │ │ │ │ vnmls.f64 d0, d14, d12 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ - vldr d7, [ip] │ │ │ │ + vldr d7, [r7] │ │ │ │ + vstr d3, [sp, #56] @ 0x38 │ │ │ │ vmla.f64 d2, d11, d13 │ │ │ │ - vstr d3, [sp, #48] @ 0x30 │ │ │ │ - vstr d0, [sp, #56] @ 0x38 │ │ │ │ + vstr d0, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - vstr d2, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov r1, r3 │ │ │ │ + vstr d2, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - add r2, fp │ │ │ │ - vadd.f64 d1, d6, d7 │ │ │ │ + add r2, r3 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ + vadd.f64 d1, d6, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - vldr d6, [sl] │ │ │ │ + vldr d6, [r9] │ │ │ │ vsub.f64 d2, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - vldr d0, [lr] │ │ │ │ - add lr, fp │ │ │ │ - vstr d6, [sp, #72] @ 0x48 │ │ │ │ + vstr d6, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d6, d4, d5 │ │ │ │ - vstr d1, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - vsub.f64 d1, d2, d3 │ │ │ │ vadd.f64 d4, d9, d7 │ │ │ │ - vstr d6, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d6, d7, d9 │ │ │ │ - vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vstr d4, [sp, #120] @ 0x78 │ │ │ │ - vstr d1, [sp, #128] @ 0x80 │ │ │ │ vstr d6, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d6, d3, d2 │ │ │ │ + vsub.f64 d6, d7, d9 │ │ │ │ vstr d6, [sp, #96] @ 0x60 │ │ │ │ - ldr r7, [sp, #168] @ 0xa8 │ │ │ │ - vldr d2, [r1] │ │ │ │ - subs r2, r2, r7 │ │ │ │ - add.w r9, r2, r5 │ │ │ │ - add.w r7, r9, r5 │ │ │ │ + vadd.f64 d6, d3, d2 │ │ │ │ + vstr d1, [sp, #112] @ 0x70 │ │ │ │ + vsub.f64 d1, d2, d3 │ │ │ │ + vstr d5, [sp, #120] @ 0x78 │ │ │ │ + vstr d4, [sp, #128] @ 0x80 │ │ │ │ + vstr d6, [sp, #104] @ 0x68 │ │ │ │ + vstr d1, [sp, #136] @ 0x88 │ │ │ │ + ldr r3, [sp, #168] @ 0xa8 │ │ │ │ + add.w ip, r9, r3 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + vldr d0, [ip] │ │ │ │ + add ip, r1 │ │ │ │ + sub.w r2, r2, r3 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + add.w r8, r2, r5 │ │ │ │ vldr d7, [r2] │ │ │ │ - vldr d3, [r9] │ │ │ │ - vldr d1, [r7] │ │ │ │ + vldr d3, [r8] │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r3, r8, r5 │ │ │ │ vadd.f64 d4, d0, d7 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ - vldr d7, [lr] │ │ │ │ - add lr, r6 │ │ │ │ - ldr r7, [sp, #160] @ 0xa0 │ │ │ │ - vldr d5, [lr] │ │ │ │ - add lr, r5 │ │ │ │ + vldr d7, [ip] │ │ │ │ + add ip, r6 │ │ │ │ + vldr d1, [r3] │ │ │ │ + vldr d5, [ip] │ │ │ │ + add ip, r5 │ │ │ │ vsub.f64 d6, d3, d7 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ - vstr d4, [sp, #8] │ │ │ │ + vstr d4, [sp, #16] │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ vadd.f64 d7, d2, d5 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ - vldr d5, [lr] │ │ │ │ + vldr d5, [ip] │ │ │ │ vsub.f64 d9, d1, d5 │ │ │ │ vadd.f64 d1, d1, d5 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ - vstr d9, [sp, #136] @ 0x88 │ │ │ │ + vstr d9, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d9, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - vldr d0, [sp, #72] @ 0x48 │ │ │ │ - vstr d9, [sp, #144] @ 0x90 │ │ │ │ + vldr d0, [sp, #80] @ 0x50 │ │ │ │ + vstr d9, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d9, d3, d2 │ │ │ │ vsub.f64 d2, d2, d3 │ │ │ │ - vldr d3, [sp, #8] │ │ │ │ - vstr d9, [sp, #152] @ 0x98 │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + vstr d9, [sp, #160] @ 0xa0 │ │ │ │ + vldr d9, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ - vldr d9, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d3, d0, d5 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ - vldr d0, [sp, #24] │ │ │ │ + vldr d0, [sp, #32] │ │ │ │ vadd.f64 d4, d6, d9 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ - vldr d9, [sp, #96] @ 0x60 │ │ │ │ + vldr d9, [sp, #104] @ 0x68 │ │ │ │ vstr d3, [r0] │ │ │ │ vadd.f64 d3, d9, d4 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ - vldr d9, [sp, #32] │ │ │ │ - vstr d3, [r1] │ │ │ │ + vldr d9, [sp, #40] @ 0x28 │ │ │ │ + vstr d3, [r3] │ │ │ │ vmul.f64 d3, d9, d4 │ │ │ │ vmul.f64 d4, d0, d4 │ │ │ │ - vmla.f64 d4, d9, d5 │ │ │ │ - vldr d9, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d3, d0, d5 │ │ │ │ - vldr d0, [sp, #104] @ 0x68 │ │ │ │ - vstr d3, [sl] │ │ │ │ + vmla.f64 d4, d9, d5 │ │ │ │ + vldr d0, [sp, #112] @ 0x70 │ │ │ │ + vldr d9, [sp, #136] @ 0x88 │ │ │ │ + vstr d3, [r9] │ │ │ │ vadd.f64 d3, d0, d6 │ │ │ │ - vstr d4, [r9] │ │ │ │ + vsub.f64 d6, d0, d6 │ │ │ │ + vstr d4, [r8] │ │ │ │ vadd.f64 d4, d9, d7 │ │ │ │ vsub.f64 d7, d9, d7 │ │ │ │ - vsub.f64 d6, d0, d6 │ │ │ │ - vldr d0, [sp, #56] @ 0x38 │ │ │ │ + vldr d0, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d5, d8, d4 │ │ │ │ vnmls.f64 d5, d11, d3 │ │ │ │ - vstr d5, [r8] │ │ │ │ + vstr d5, [lr] │ │ │ │ vmul.f64 d5, d8, d3 │ │ │ │ vmla.f64 d5, d11, d4 │ │ │ │ - vldr d4, [sp, #40] @ 0x28 │ │ │ │ - vldr d8, [sp, #144] @ 0x90 │ │ │ │ + vldr d4, [sp, #48] @ 0x30 │ │ │ │ vstr d5, [r2] │ │ │ │ vmul.f64 d5, d0, d7 │ │ │ │ - add r2, r7 │ │ │ │ + add r2, fp │ │ │ │ + ldr r1, [sp, #24] │ │ │ │ + vldr d11, [sp, #8] │ │ │ │ vnmls.f64 d5, d4, d6 │ │ │ │ vmul.f64 d6, d0, d6 │ │ │ │ + vldr d8, [sp, #152] @ 0x98 │ │ │ │ + vldr d9, [sp, #160] @ 0xa0 │ │ │ │ + vldr d0, [pc, #268] @ 7d488 │ │ │ │ vmla.f64 d6, d4, d7 │ │ │ │ - vldr d0, [pc, #260] @ 77a88 │ │ │ │ - vstr d5, [r3] │ │ │ │ + vldr d7, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #168] @ 0xa8 │ │ │ │ + vstr d5, [r1] │ │ │ │ + vldr d5, [sp, #96] @ 0x60 │ │ │ │ vstr d6, [r2] │ │ │ │ - vldr d9, [sp, #152] @ 0x98 │ │ │ │ - vldr d7, [sp, #80] @ 0x50 │ │ │ │ - vldr d5, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d6, d8, d9 │ │ │ │ - vldr d11, [sp] │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ - add r3, r7 │ │ │ │ + mov r2, r1 │ │ │ │ + add r2, r3 │ │ │ │ + mov r3, r2 │ │ │ │ + ldr r2, [sp, #188] @ 0xbc │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ vsub.f64 d7, d1, d2 │ │ │ │ vadd.f64 d1, d1, d2 │ │ │ │ - vldr d2, [sp, #64] @ 0x40 │ │ │ │ + vldr d2, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d1, d1, d0 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ vmul.f64 d5, d10, d4 │ │ │ │ vnmls.f64 d5, d11, d3 │ │ │ │ vstr d5, [r3] │ │ │ │ vmul.f64 d5, d10, d3 │ │ │ │ + add r3, fp │ │ │ │ + vldr d3, [sp, #56] @ 0x38 │ │ │ │ vmla.f64 d5, d11, d4 │ │ │ │ - add r3, r2 │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ - vstr d5, [ip] │ │ │ │ + vstr d5, [r7] │ │ │ │ vmul.f64 d5, d12, d7 │ │ │ │ vmul.f64 d12, d12, d6 │ │ │ │ - add ip, r2 │ │ │ │ + add r7, fp │ │ │ │ vmla.f64 d12, d13, d7 │ │ │ │ - vldr d7, [sp, #112] @ 0x70 │ │ │ │ - ldr r2, [sp, #180] @ 0xb4 │ │ │ │ + vldr d7, [sp, #120] @ 0x78 │ │ │ │ vnmls.f64 d5, d13, d6 │ │ │ │ vsub.f64 d6, d7, d1 │ │ │ │ vadd.f64 d1, d7, d1 │ │ │ │ vsub.f64 d7, d8, d9 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, r2 │ │ │ │ - vldr d5, [sp, #120] @ 0x78 │ │ │ │ - vstr d12, [ip] │ │ │ │ - add ip, r2 │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ + vstr d12, [r7] │ │ │ │ + add r7, r2 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ vmul.f64 d5, d3, d4 │ │ │ │ vnmls.f64 d5, d2, d6 │ │ │ │ vstr d5, [r3] │ │ │ │ vmul.f64 d5, d2, d4 │ │ │ │ + add r3, r6 │ │ │ │ vmla.f64 d5, d3, d6 │ │ │ │ vmul.f64 d6, d15, d7 │ │ │ │ - add r3, r6 │ │ │ │ vnmls.f64 d6, d14, d1 │ │ │ │ vmul.f64 d14, d14, d7 │ │ │ │ + vstr d5, [r7] │ │ │ │ vmla.f64 d14, d15, d1 │ │ │ │ - vstr d5, [ip] │ │ │ │ - add ip, r6 │ │ │ │ + add r7, r6 │ │ │ │ vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ - vstr d14, [ip] │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #288] @ 0x120 │ │ │ │ ldr r3, [sp, #172] @ 0xac │ │ │ │ + vstr d14, [r7] │ │ │ │ add r0, r3 │ │ │ │ ldr r3, [sp, #176] @ 0xb0 │ │ │ │ - add r1, r3 │ │ │ │ - ldrd r2, r3, [sp, #288] @ 0x120 │ │ │ │ - cmp r3, r2 │ │ │ │ - bne.w 77744 │ │ │ │ - add sp, #188 @ 0xbc │ │ │ │ + add r2, r3 │ │ │ │ + ldr r3, [sp, #300] @ 0x12c │ │ │ │ + str r2, [sp, #4] │ │ │ │ + cmp r3, sl │ │ │ │ + bne.w 7d126 │ │ │ │ + add sp, #196 @ 0xc4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 77d08 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 7d708 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ │ │ │ │ -00077a90 : │ │ │ │ - ldr r2, [pc, #8] @ (77a9c ) │ │ │ │ - ldr r1, [pc, #12] @ (77aa0 ) │ │ │ │ +0007d490 : │ │ │ │ + ldr r2, [pc, #8] @ (7d49c ) │ │ │ │ + ldr r1, [pc, #12] @ (7d4a0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - str r0, [r0, #48] @ 0x30 │ │ │ │ + ldrb r0, [r0, #4] │ │ │ │ movs r2, r0 │ │ │ │ - mrrc2 15, 15, pc, pc, cr15 @ │ │ │ │ + ldc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r4, r0 │ │ │ │ - mov r5, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov ip, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r0 │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #540 @ 0x21c │ │ │ │ - mov r7, r3 │ │ │ │ - ldr.w r3, [pc, #1780] @ 781b0 │ │ │ │ - ldrd r1, r0, [sp, #640] @ 0x280 │ │ │ │ - add r3, pc │ │ │ │ + sub.w sp, sp, #532 @ 0x214 │ │ │ │ + ldrd r1, r0, [sp, #632] @ 0x278 │ │ │ │ + ldr.w r3, [pc, #1800] @ 7dbd8 │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 783b4 │ │ │ │ - ldr r1, [sp, #648] @ 0x288 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #524] @ 0x20c │ │ │ │ - negs r1, r1 │ │ │ │ - str r1, [sp, #528] @ 0x210 │ │ │ │ - ldr.w r1, [pc, #1756] @ 781b4 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 7ddda │ │ │ │ + ldr r1, [sp, #640] @ 0x280 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r1, [sp, #516] @ 0x204 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ + str r1, [sp, #520] @ 0x208 │ │ │ │ + ldr.w r1, [pc, #1776] @ 7dbdc │ │ │ │ ldr r3, [r3, r1] │ │ │ │ - str r7, [sp, #12] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #532] @ 0x214 │ │ │ │ - ldr r3, [sp, #640] @ 0x280 │ │ │ │ - add.w r0, r2, r3, lsl #6 │ │ │ │ - mov r8, r0 │ │ │ │ - vldr d15, [r8, #-56] @ 0xffffffc8 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ - vldr d14, [r8, #-40] @ 0xffffffd8 │ │ │ │ - movs r0, #88 @ 0x58 │ │ │ │ - vldr d0, [r8, #-64] @ 0xffffffc0 │ │ │ │ - movs r6, #96 @ 0x60 │ │ │ │ - vldr d12, [r8, #-48] @ 0xffffffd0 │ │ │ │ - mov.w lr, #48 @ 0x30 │ │ │ │ - vmul.f64 d7, d15, d14 │ │ │ │ - vldr d9, [r8, #-24] @ 0xffffffe8 │ │ │ │ - vmul.f64 d5, d0, d14 │ │ │ │ - vldr d10, [r8, #-32] @ 0xffffffe0 │ │ │ │ - vmul.f64 d6, d0, d12 │ │ │ │ - vmul.f64 d4, d15, d12 │ │ │ │ - vstr d0, [sp] │ │ │ │ - mov.w ip, #72 @ 0x48 │ │ │ │ - add.w r8, r8, #64 @ 0x40 │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ + str r3, [sp, #524] @ 0x20c │ │ │ │ + ldr r3, [sp, #632] @ 0x278 │ │ │ │ + add.w r5, r2, r3, lsl #6 │ │ │ │ + str r5, [sp, #4] │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + mov.w r9, r8, lsl #3 │ │ │ │ + mov.w r5, #104 @ 0x68 │ │ │ │ + add.w r4, r8, r8, lsl #1 │ │ │ │ + sub.w sl, r9, r8 │ │ │ │ + add.w lr, r9, r8 │ │ │ │ + mov.w r2, sl, lsl #3 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + vldr d12, [r3, #-64] @ 0xffffffc0 │ │ │ │ + add.w r1, ip, r2 │ │ │ │ + vldr d14, [r3, #-56] @ 0xffffffc8 │ │ │ │ + vldr d3, [r3, #-48] @ 0xffffffd0 │ │ │ │ + vldr d15, [r3, #-40] @ 0xffffffd8 │ │ │ │ + vldr d9, [r3, #-32] @ 0xffffffe0 │ │ │ │ + vmul.f64 d6, d12, d3 │ │ │ │ + vldr d10, [r3, #-24] @ 0xffffffe8 │ │ │ │ + vmul.f64 d4, d14, d3 │ │ │ │ + vmov.f64 d0, d3 │ │ │ │ + vmul.f64 d7, d14, d15 │ │ │ │ + vmul.f64 d5, d12, d15 │ │ │ │ + vstr d0, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d0, d0, d9 │ │ │ │ + vmul.f64 d1, d15, d10 │ │ │ │ + vadd.f64 d8, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ - vsub.f64 d1, d6, d7 │ │ │ │ - vmul.f64 d7, d0, d10 │ │ │ │ - vmul.f64 d6, d15, d9 │ │ │ │ + vmul.f64 d6, d14, d10 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vmul.f64 d5, d14, d10 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ - vmul.f64 d3, d15, d10 │ │ │ │ - vstr d2, [sp, #24] │ │ │ │ - vmul.f64 d2, d0, d9 │ │ │ │ - vmov.f64 d8, d1 │ │ │ │ - vmul.f64 d0, d12, d10 │ │ │ │ - vmul.f64 d1, d14, d9 │ │ │ │ - vsub.f64 d11, d7, d6 │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ - vmul.f64 d4, d12, d9 │ │ │ │ - vsub.f64 d13, d2, d3 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r8, #-80] @ 0xffffffb0 │ │ │ │ - vstr d11, [sp, #288] @ 0x120 │ │ │ │ - vadd.f64 d11, d4, d5 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ - vstr d13, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d13, d1, d0 │ │ │ │ - vsub.f64 d0, d0, d1 │ │ │ │ - vstr d7, [sp, #344] @ 0x158 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ - vstr d5, [sp, #336] @ 0x150 │ │ │ │ - vldr d5, [sp] │ │ │ │ - vstr d0, [sp, #320] @ 0x140 │ │ │ │ - vadd.f64 d0, d2, d3 │ │ │ │ + vmul.f64 d5, d15, d9 │ │ │ │ + vmov.f64 d11, d7 │ │ │ │ + vmul.f64 d7, d12, d9 │ │ │ │ + vstr d8, [sp, #8] │ │ │ │ + vstr d2, [sp, #16] │ │ │ │ + vmul.f64 d2, d12, d10 │ │ │ │ + vmov.f64 d13, d4 │ │ │ │ + vmul.f64 d4, d3, d10 │ │ │ │ + vmul.f64 d3, d14, d9 │ │ │ │ + vsub.f64 d8, d7, d6 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vstr d11, [sp, #120] @ 0x78 │ │ │ │ + vstr d13, [sp, #112] @ 0x70 │ │ │ │ + vstr d8, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d8, d4, d5 │ │ │ │ + vstr d8, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d8, d2, d3 │ │ │ │ + vadd.f64 d3, d2, d3 │ │ │ │ + vstr d6, [sp, #352] @ 0x160 │ │ │ │ + vldr d6, [r3, #-16] │ │ │ │ + vstr d8, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d8, d1, d0 │ │ │ │ + vsub.f64 d1, d0, d1 │ │ │ │ vstr d6, [sp, #128] @ 0x80 │ │ │ │ - vstr d13, [sp, #312] @ 0x138 │ │ │ │ - vstr d11, [sp, #296] @ 0x128 │ │ │ │ - vstr d0, [sp, #328] @ 0x148 │ │ │ │ - vldr d0, [r8, #-72] @ 0xffffffb8 │ │ │ │ - vstr d8, [sp, #120] @ 0x78 │ │ │ │ - vmul.f64 d7, d15, d0 │ │ │ │ - vstr d0, [sp, #136] @ 0x88 │ │ │ │ - vmla.f64 d7, d5, d6 │ │ │ │ - vstr d7, [sp, #352] @ 0x160 │ │ │ │ - vmul.f64 d7, d15, d6 │ │ │ │ - vmul.f64 d6, d8, d9 │ │ │ │ - vnmls.f64 d7, d5, d0 │ │ │ │ + vsub.f64 d0, d4, d5 │ │ │ │ + vstr d3, [sp, #336] @ 0x150 │ │ │ │ + vstr d8, [sp, #320] @ 0x140 │ │ │ │ + vstr d1, [sp, #328] @ 0x148 │ │ │ │ + vldr d1, [r3, #-8] │ │ │ │ + mov.w r3, #88 @ 0x58 │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + mul.w r0, r3, r8 │ │ │ │ + add.w r6, ip, r0 │ │ │ │ + vmul.f64 d7, d14, d1 │ │ │ │ + vstr d1, [sp, #136] @ 0x88 │ │ │ │ + vstr d0, [sp, #344] @ 0x158 │ │ │ │ + vmla.f64 d7, d12, d6 │ │ │ │ vstr d7, [sp, #360] @ 0x168 │ │ │ │ - vmul.f64 d7, d4, d10 │ │ │ │ - vadd.f64 d13, d6, d7 │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - vmul.f64 d6, d8, d10 │ │ │ │ - vmul.f64 d7, d4, d9 │ │ │ │ - vstr d13, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d7, d14, d6 │ │ │ │ + vmul.f64 d6, d11, d10 │ │ │ │ + vnmls.f64 d7, d12, d1 │ │ │ │ + vstr d7, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d7, d13, d9 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vmul.f64 d6, d11, d9 │ │ │ │ + vstr d5, [sp, #376] @ 0x178 │ │ │ │ + vstr d7, [sp, #384] @ 0x180 │ │ │ │ + vmul.f64 d7, d13, d10 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vstr d3, [sp, #376] @ 0x178 │ │ │ │ - vstr d5, [sp, #384] @ 0x180 │ │ │ │ - vstr d7, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d11, d6, d7 │ │ │ │ + vmul.f64 d6, d8, d10 │ │ │ │ + vstr d5, [sp, #392] @ 0x188 │ │ │ │ vldr d5, [sp, #16] │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - vmul.f64 d6, d5, d9 │ │ │ │ - vmul.f64 d7, d3, d10 │ │ │ │ - mov.w r9, r2, lsl #5 │ │ │ │ - mul.w r3, r2, r3 │ │ │ │ - mul.w r0, r2, r0 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d2, d6, d7 │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - vmul.f64 d7, d3, d9 │ │ │ │ - vmul.f64 d6, d5, d10 │ │ │ │ - adds r1, r5, r3 │ │ │ │ - str r1, [sp, #44] @ 0x2c │ │ │ │ - adds r7, r5, r0 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - vstr d2, [sp, #400] @ 0x190 │ │ │ │ - add.w r0, r4, r9 │ │ │ │ - vsub.f64 d2, d6, d7 │ │ │ │ + vstr d11, [sp, #400] @ 0x190 │ │ │ │ + vmul.f64 d7, d5, d9 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vmul.f64 d6, d8, d9 │ │ │ │ + vstr d7, [sp, #408] @ 0x198 │ │ │ │ + vmul.f64 d7, d5, d10 │ │ │ │ + str r1, [sp, #24] │ │ │ │ + strd r0, r6, [sp, #28] │ │ │ │ + mov.w r0, r8, lsl #5 │ │ │ │ + str r2, [sp, #512] @ 0x200 │ │ │ │ + vldr d5, [r6] │ │ │ │ + add.w r6, r7, r0 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ + vadd.f64 d13, d6, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - mul.w r1, r6, r2 │ │ │ │ - movs r6, #24 │ │ │ │ - vstr d4, [sp, #408] @ 0x198 │ │ │ │ - adds r3, r4, r1 │ │ │ │ - vldr d4, [r4] │ │ │ │ - vldr d6, [r0] │ │ │ │ - add r9, r5 │ │ │ │ - str r0, [sp, #60] @ 0x3c │ │ │ │ - mul.w r0, r6, r2 │ │ │ │ + mov.w r1, r4, lsl #5 │ │ │ │ + str r6, [sp, #44] @ 0x2c │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r2, r7, r1 │ │ │ │ + strd r2, r0, [sp, #36] @ 0x24 │ │ │ │ + mov.w r0, r4, lsl #3 │ │ │ │ + mov.w r4, r4, lsl #4 │ │ │ │ + vstr d4, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d4, [r7] │ │ │ │ + str r0, [sp, #144] @ 0x90 │ │ │ │ + vstr d13, [sp, #424] @ 0x1a8 │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ - movs r6, #120 @ 0x78 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mov r3, r2 │ │ │ │ - vldr d5, [r7] │ │ │ │ - adds r2, r5, r0 │ │ │ │ - str r7, [sp, #52] @ 0x34 │ │ │ │ - add r0, r4 │ │ │ │ - mla r7, r6, r3, r5 │ │ │ │ - vstr d2, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, ip, r0 │ │ │ │ + mov.w r0, r8, lsl #4 │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - movs r6, #40 @ 0x28 │ │ │ │ - str r7, [sp, #68] @ 0x44 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ + sub.w r2, r0, r8 │ │ │ │ + add.w r6, ip, r2, lsl #3 │ │ │ │ + str r6, [sp, #52] @ 0x34 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - lsls r7, r3, #6 │ │ │ │ - adds r2, r4, r7 │ │ │ │ - vstr d11, [sp, #424] @ 0x1a8 │ │ │ │ - vadd.f64 d13, d4, d5 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ - add r7, r5 │ │ │ │ - vldr d11, [r2] │ │ │ │ - mov r2, r3 │ │ │ │ - lsls r3, r3, #4 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ - adds r3, r4, r3 │ │ │ │ - vstr d13, [sp, #152] @ 0x98 │ │ │ │ - vsub.f64 d3, d7, d11 │ │ │ │ - vadd.f64 d7, d7, d11 │ │ │ │ - vadd.f64 d11, d0, d1 │ │ │ │ + vldr d7, [r6] │ │ │ │ + mov.w r6, r8, lsl #6 │ │ │ │ + add.w r2, r7, r6 │ │ │ │ + add r6, ip │ │ │ │ + vldr d8, [r2] │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ + add.w r2, r7, r0 │ │ │ │ + vadd.f64 d13, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - mul.w sl, r6, r2 │ │ │ │ - vsub.f64 d0, d4, d5 │ │ │ │ - str r3, [sp, #84] @ 0x54 │ │ │ │ - mov r6, r2 │ │ │ │ - vsub.f64 d13, d7, d6 │ │ │ │ + add r0, ip │ │ │ │ + str r2, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d3, d7, d8 │ │ │ │ + vadd.f64 d7, d7, d8 │ │ │ │ + vadd.f64 d8, d4, d5 │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r2, r8, r8, lsl #2 │ │ │ │ + mov.w fp, r2, lsl #3 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w r3, ip, fp │ │ │ │ + vsub.f64 d0, d3, d2 │ │ │ │ + add fp, r7 │ │ │ │ + vstr d8, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d8, d7, d6 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ + vadd.f64 d6, d2, d3 │ │ │ │ + str r3, [sp, #68] @ 0x44 │ │ │ │ vstr d1, [sp, #432] @ 0x1b0 │ │ │ │ - vsub.f64 d1, d3, d2 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, r5, sl │ │ │ │ - vstr d0, [sp, #448] @ 0x1c0 │ │ │ │ - vadd.f64 d2, d2, d3 │ │ │ │ - vstr d13, [sp, #160] @ 0xa0 │ │ │ │ - mov.w fp, r6, lsl #3 │ │ │ │ - vstr d1, [sp, #440] @ 0x1b8 │ │ │ │ - mul.w lr, lr, r6 │ │ │ │ + vstr d5, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d8, [sp, #160] @ 0xa0 │ │ │ │ vstr d7, [sp, #168] @ 0xa8 │ │ │ │ - mul.w ip, ip, r6 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ - vmov.f64 d13, d2 │ │ │ │ vldr d7, [r3] │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ - add sl, r4 │ │ │ │ - mla r2, r3, r2, r5 │ │ │ │ + mla r3, r5, r8, ip │ │ │ │ + vstr d6, [sp, #176] @ 0xb0 │ │ │ │ + vstr d0, [sp, #440] @ 0x1b8 │ │ │ │ + str r3, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ - str r2, [sp, #92] @ 0x5c │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ - mul.w r2, r6, r2 │ │ │ │ - adds r3, r4, r2 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ - add r2, r5 │ │ │ │ - str r2, [sp, #116] @ 0x74 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r7, r2 │ │ │ │ + add r2, ip │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, r5, fp │ │ │ │ - str r3, [sp, #100] @ 0x64 │ │ │ │ - add fp, r4 │ │ │ │ + str r3, [sp, #76] @ 0x4c │ │ │ │ + add.w r3, ip, r9 │ │ │ │ + str r3, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d0, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - add.w r3, r4, lr │ │ │ │ - str r3, [sp, #104] @ 0x68 │ │ │ │ - add lr, r5 │ │ │ │ + add.w r3, r7, r4 │ │ │ │ + add r4, ip │ │ │ │ vldr d5, [r3] │ │ │ │ - add.w r3, r5, ip │ │ │ │ - str r3, [sp, #108] @ 0x6c │ │ │ │ - add ip, r4 │ │ │ │ + str r3, [sp, #84] @ 0x54 │ │ │ │ + add.w r3, ip, lr │ │ │ │ + add lr, r7 │ │ │ │ + vldr d8, [r3] │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ + mov.w r3, sl, lsl #4 │ │ │ │ + add.w sl, r7, r9 │ │ │ │ + str r4, [sp, #96] @ 0x60 │ │ │ │ + add.w r5, r7, r3 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - movs r3, #112 @ 0x70 │ │ │ │ - mul.w r3, r6, r3 │ │ │ │ - adds r6, r4, r3 │ │ │ │ - str r6, [sp, #112] @ 0x70 │ │ │ │ - add r3, r5 │ │ │ │ - vldr d1, [r6] │ │ │ │ - add.w r6, fp, r1 │ │ │ │ - str r6, [sp, #520] @ 0x208 │ │ │ │ - vmov.f64 d8, d1 │ │ │ │ - vsub.f64 d1, d5, d1 │ │ │ │ - vadd.f64 d5, d5, d8 │ │ │ │ + add r3, ip │ │ │ │ + vldr d5, [r5] │ │ │ │ + str r5, [sp, #92] @ 0x5c │ │ │ │ + add.w r5, sl, r1 │ │ │ │ + str r5, [sp, #100] @ 0x64 │ │ │ │ + vsub.f64 d1, d8, d5 │ │ │ │ + vadd.f64 d5, d8, d5 │ │ │ │ vadd.f64 d8, d2, d3 │ │ │ │ - vstr d8, [sp, #176] @ 0xb0 │ │ │ │ - vsub.f64 d8, d1, d0 │ │ │ │ - vstr d8, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d8, d0, d1 │ │ │ │ - vldr d0, [pc, #976] @ 78198 │ │ │ │ - vstr d8, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d8, d2, d3 │ │ │ │ + vsub.f64 d3, d2, d3 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ + vstr d8, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d8, d1, d0 │ │ │ │ + vadd.f64 d1, d0, d1 │ │ │ │ + vstr d3, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ - vldr d4, [fp] │ │ │ │ - vstr d8, [sp, #456] @ 0x1c8 │ │ │ │ - vsub.f64 d1, d3, d2 │ │ │ │ - vadd.f64 d3, d3, d2 │ │ │ │ + vldr d0, [pc, #972] @ 7dbc0 │ │ │ │ + vldr d4, [sl] │ │ │ │ + vstr d8, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - vmov.f64 d2, d0 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r6] │ │ │ │ - vmul.f64 d8, d1, d0 │ │ │ │ - vmul.f64 d1, d3, d0 │ │ │ │ - vmul.f64 d0, d5, d0 │ │ │ │ - vldr d5, [sl] │ │ │ │ - vstr d8, [sp, #464] @ 0x1d0 │ │ │ │ - vmul.f64 d8, d7, d2 │ │ │ │ - vldr d7, [lr] │ │ │ │ vstr d1, [sp, #200] @ 0xc8 │ │ │ │ - vstr d0, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d1, d3, d2 │ │ │ │ + vadd.f64 d3, d3, d2 │ │ │ │ + vldr d6, [r5] │ │ │ │ + vldr d8, [lr] │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmul.f64 d2, d3, d0 │ │ │ │ + vmul.f64 d1, d1, d0 │ │ │ │ + vmul.f64 d3, d5, d0 │ │ │ │ + vldr d5, [fp] │ │ │ │ + vstr d7, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d7, [r4] │ │ │ │ + vstr d2, [sp, #216] @ 0xd8 │ │ │ │ + vstr d3, [sp, #224] @ 0xe0 │ │ │ │ + vstr d1, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ - vstr d8, [sp, #216] @ 0xd8 │ │ │ │ - adds r6, r5, r2 │ │ │ │ vsub.f64 d1, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d8, [ip] │ │ │ │ - vldr d6, [r6] │ │ │ │ + vldr d6, [r0] │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ vsub.f64 d3, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vadd.f64 d8, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ - vstr d8, [sp, #224] @ 0xe0 │ │ │ │ + vldr d0, [pc, #848] @ 7dbc8 │ │ │ │ + vstr d8, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d8, d1, d3 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - vstr d11, [sp, #144] @ 0x90 │ │ │ │ - adds r2, r4, r2 │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ - vstr d8, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d0, d2, d3 │ │ │ │ vsub.f64 d1, d2, d3 │ │ │ │ - vsub.f64 d2, d4, d7 │ │ │ │ + vadd.f64 d2, d2, d3 │ │ │ │ + vstr d8, [sp, #240] @ 0xf0 │ │ │ │ + vldr d8, [pc, #828] @ 7dbd0 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ - vldr d8, [pc, #784] @ 781a0 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vstr d1, [sp, #248] @ 0xf8 │ │ │ │ + vstr d2, [sp, #472] @ 0x1d8 │ │ │ │ + vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vstr d0, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d0, [pc, #772] @ 781a8 │ │ │ │ - vstr d1, [sp, #240] @ 0xf0 │ │ │ │ - vmul.f64 d5, d6, d8 │ │ │ │ - vmul.f64 d1, d2, d0 │ │ │ │ - vmla.f64 d1, d3, d8 │ │ │ │ - vmul.f64 d3, d3, d0 │ │ │ │ + vmul.f64 d5, d6, d0 │ │ │ │ + ldr r4, [sp, #512] @ 0x200 │ │ │ │ + vldr d4, [r6] │ │ │ │ + vmul.f64 d1, d2, d8 │ │ │ │ + add.w r5, r7, r4 │ │ │ │ + add.w r4, ip, r1 │ │ │ │ + str r4, [sp, #512] @ 0x200 │ │ │ │ + vmla.f64 d1, d3, d0 │ │ │ │ + vmul.f64 d3, d3, d8 │ │ │ │ vstr d1, [sp, #480] @ 0x1e0 │ │ │ │ - vmov.f64 d1, d0 │ │ │ │ - vmov.f64 d0, d3 │ │ │ │ + vmov.f64 d1, d8 │ │ │ │ + vmov.f64 d8, d3 │ │ │ │ + vldr d3, [ip] │ │ │ │ vnmls.f64 d5, d7, d1 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vnmls.f64 d8, d2, d0 │ │ │ │ vmla.f64 d7, d6, d1 │ │ │ │ - vnmls.f64 d0, d2, d8 │ │ │ │ - vstr d5, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d7, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d7, [r2] │ │ │ │ - adds r2, r5, r1 │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ - add r1, r0 │ │ │ │ - vldr d5, [r9] │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ - vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ - vstr d0, [sp, #488] @ 0x1e8 │ │ │ │ - adds r2, r4, r2 │ │ │ │ + vstr d5, [sp, #256] @ 0x100 │ │ │ │ + vldr d5, [r4] │ │ │ │ + vstr d8, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r4, [sp, #28] │ │ │ │ + vstr d7, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add r4, r7 │ │ │ │ + str r4, [sp, #28] │ │ │ │ + vadd.f64 d2, d3, d7 │ │ │ │ + vsub.f64 d3, d3, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + ldr r4, [sp, #144] @ 0x90 │ │ │ │ + vstr d13, [sp, #144] @ 0x90 │ │ │ │ + vsub.f64 d1, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + add.w r9, r7, r4 │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ + add r1, r9 │ │ │ │ + vldr d6, [r9] │ │ │ │ vldr d8, [r1] │ │ │ │ - str r2, [sp, #48] @ 0x30 │ │ │ │ - vldr d6, [r2] │ │ │ │ - vsub.f64 d1, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vadd.f64 d0, d6, d5 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r7] │ │ │ │ - vsub.f64 d2, d5, d8 │ │ │ │ - vadd.f64 d5, d5, d8 │ │ │ │ - vadd.f64 d8, d3, d0 │ │ │ │ - vsub.f64 d0, d3, d0 │ │ │ │ - vstr d8, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d8, d1, d2 │ │ │ │ - vsub.f64 d2, d2, d1 │ │ │ │ - vldr d1, [pc, #616] @ 781a8 │ │ │ │ - vstr d8, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d3, d0, d2 │ │ │ │ - vldr d8, [pc, #596] @ 781a0 │ │ │ │ - vstr d3, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d3, d2, d0 │ │ │ │ - vsub.f64 d2, d6, d5 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vmov.f64 d0, d1 │ │ │ │ - vstr d3, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d3, d4, d7 │ │ │ │ - vmul.f64 d5, d6, d8 │ │ │ │ - vadd.f64 d7, d4, d7 │ │ │ │ - vldr d4, [sp, #224] @ 0xe0 │ │ │ │ - vmul.f64 d1, d3, d1 │ │ │ │ - vmul.f64 d3, d3, d8 │ │ │ │ - vnmls.f64 d5, d7, d0 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vmla.f64 d7, d6, d0 │ │ │ │ - vmla.f64 d3, d2, d0 │ │ │ │ - vnmls.f64 d1, d2, d8 │ │ │ │ - vldr d8, [sp, #176] @ 0xb0 │ │ │ │ - vstr d13, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d6, d11, d8 │ │ │ │ - vmov.f64 d0, d7 │ │ │ │ - vldr d7, [sp, #248] @ 0xf8 │ │ │ │ - vstr d3, [sp, #512] @ 0x200 │ │ │ │ - vstr d1, [sp, #280] @ 0x118 │ │ │ │ - vmov.f64 d1, d5 │ │ │ │ - vadd.f64 d2, d4, d7 │ │ │ │ - vldr d3, [sp, #192] @ 0xc0 │ │ │ │ - vldr d4, [sp, #232] @ 0xe8 │ │ │ │ - vldr d11, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d7, d13, d3 │ │ │ │ - vldr d13, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d5, d6, d2 │ │ │ │ + add r4, ip │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vsub.f64 d7, d4, d8 │ │ │ │ + vadd.f64 d4, d4, d8 │ │ │ │ + vadd.f64 d8, d2, d0 │ │ │ │ + vsub.f64 d2, d2, d0 │ │ │ │ + vsub.f64 d0, d6, d4 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vstr d8, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d8, d1, d7 │ │ │ │ + vsub.f64 d7, d7, d1 │ │ │ │ + vadd.f64 d1, d2, d7 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + vstr d8, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d2, d3, d5 │ │ │ │ + vldr d8, [pc, #600] @ 7dbd0 │ │ │ │ + vadd.f64 d5, d3, d5 │ │ │ │ + vstr d7, [sp, #280] @ 0x118 │ │ │ │ + vldr d7, [pc, #580] @ 7dbc8 │ │ │ │ + vmul.f64 d8, d2, d8 │ │ │ │ + vnmls.f64 d8, d0, d7 │ │ │ │ + vmul.f64 d4, d6, d7 │ │ │ │ + vmov.f64 d3, d7 │ │ │ │ + vmul.f64 d2, d2, d7 │ │ │ │ + vstr d8, [sp, #288] @ 0x120 │ │ │ │ + vldr d8, [pc, #560] @ 7dbd0 │ │ │ │ + vnmls.f64 d4, d5, d8 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ + vldr d3, [sp, #184] @ 0xb8 │ │ │ │ + vmla.f64 d2, d0, d8 │ │ │ │ + vmla.f64 d5, d6, d8 │ │ │ │ + vldr d6, [sp, #232] @ 0xe8 │ │ │ │ + vmov.f64 d7, d4 │ │ │ │ + vadd.f64 d4, d13, d3 │ │ │ │ + vldr d13, [sp, #240] @ 0xf0 │ │ │ │ + vstr d2, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d3, [sp, #264] @ 0x108 │ │ │ │ + vldr d2, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + vsub.f64 d3, d4, d6 │ │ │ │ + vmov.f64 d8, d6 │ │ │ │ + vldr d6, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d4, d4, d8 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vadd.f64 d3, d4, d11 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ - vldr d2, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d1, [sp, #72] @ 0x48 │ │ │ │ + vldr d2, [sp, #272] @ 0x110 │ │ │ │ + vstr d4, [r7] │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d0, d13, d2 │ │ │ │ + vstr d7, [sp, #56] @ 0x38 │ │ │ │ + vldr d4, [sp, #312] @ 0x138 │ │ │ │ + vldr d13, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d8, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d2, d6, d0 │ │ │ │ + vadd.f64 d6, d6, d0 │ │ │ │ + vldr d0, [sp, #352] @ 0x160 │ │ │ │ + vstr d6, [ip] │ │ │ │ + vmul.f64 d6, d4, d2 │ │ │ │ + vnmls.f64 d6, d0, d3 │ │ │ │ vstr d6, [r4] │ │ │ │ - vsub.f64 d4, d7, d3 │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ - vldr d6, [sp, #304] @ 0x130 │ │ │ │ - vldr d11, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d7, [r5] │ │ │ │ - vmul.f64 d7, d6, d4 │ │ │ │ - vnmls.f64 d7, d13, d5 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vmul.f64 d7, d13, d4 │ │ │ │ - vmla.f64 d7, d6, d5 │ │ │ │ - vldr d4, [sp, #200] @ 0xc8 │ │ │ │ - vldr d6, [sp, #152] @ 0x98 │ │ │ │ - vldr d5, [sp, #216] @ 0xd8 │ │ │ │ - vldr d13, [sp, #400] @ 0x190 │ │ │ │ - vstr d7, [r7] │ │ │ │ - vsub.f64 d7, d6, d4 │ │ │ │ - vadd.f64 d6, d2, d1 │ │ │ │ - vldr d1, [sp, #504] @ 0x1f8 │ │ │ │ - ldr r7, [sp, #48] @ 0x30 │ │ │ │ - vsub.f64 d4, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d5, d1, d0 │ │ │ │ - vsub.f64 d3, d6, d5 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vmul.f64 d5, d13, d3 │ │ │ │ - vnmls.f64 d5, d11, d4 │ │ │ │ - vstr d5, [r7] │ │ │ │ - vmul.f64 d5, d11, d3 │ │ │ │ - vmla.f64 d5, d13, d4 │ │ │ │ - ldr r7, [sp, #52] @ 0x34 │ │ │ │ - vldr d4, [sp, #200] @ 0xc8 │ │ │ │ - vldr d11, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d5, [r7] │ │ │ │ - vmul.f64 d5, d14, d6 │ │ │ │ - ldr r7, [sp, #64] @ 0x40 │ │ │ │ - vnmls.f64 d5, d12, d7 │ │ │ │ - vmul.f64 d12, d12, d6 │ │ │ │ + vmul.f64 d6, d0, d2 │ │ │ │ + ldr r4, [sp, #28] │ │ │ │ + vmla.f64 d6, d4, d3 │ │ │ │ + vldr d4, [sp, #216] @ 0xd8 │ │ │ │ + vmov.f64 d3, d7 │ │ │ │ + vldr d7, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d6, [r6] │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ vldr d6, [sp, #152] @ 0x98 │ │ │ │ - vmla.f64 d12, d14, d7 │ │ │ │ - vadd.f64 d7, d1, d0 │ │ │ │ - vldr d14, [sp, #72] @ 0x48 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ + vldr d4, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vsub.f64 d3, d7, d5 │ │ │ │ + vadd.f64 d5, d7, d5 │ │ │ │ + vsub.f64 d2, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - vldr d5, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #160] @ 0xa0 │ │ │ │ - vstr d12, [r7] │ │ │ │ - vldr d12, [sp, #408] @ 0x198 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d5, d2, d14 │ │ │ │ - ldr r0, [sp, #40] @ 0x28 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ - vldr d14, [sp, #136] @ 0x88 │ │ │ │ - vadd.f64 d4, d7, d5 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - ldr r7, [sp, #68] @ 0x44 │ │ │ │ - vldr d2, [pc, #208] @ 78198 │ │ │ │ - vldr d0, [sp, #472] @ 0x1d8 │ │ │ │ - vmul.f64 d5, d12, d4 │ │ │ │ - vldr d13, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ - vnmls.f64 d5, d11, d3 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vmul.f64 d5, d12, d3 │ │ │ │ - vmla.f64 d5, d11, d4 │ │ │ │ - vldr d12, [sp, #128] @ 0x80 │ │ │ │ + vldr d4, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d4, d4, d8 │ │ │ │ + vsub.f64 d0, d4, d3 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vmul.f64 d3, d11, d0 │ │ │ │ + vnmls.f64 d3, d13, d2 │ │ │ │ + vstr d3, [r4] │ │ │ │ + vmul.f64 d3, d13, d0 │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ + vldr d13, [sp, #424] @ 0x1a8 │ │ │ │ + vmla.f64 d3, d11, d2 │ │ │ │ + vldr d2, [sp, #104] @ 0x68 │ │ │ │ + vldr d11, [sp, #216] @ 0xd8 │ │ │ │ + vldr d0, [pc, #300] @ 7dbc0 │ │ │ │ + vstr d3, [r6] │ │ │ │ + vmul.f64 d3, d15, d4 │ │ │ │ + vmul.f64 d4, d2, d4 │ │ │ │ + vnmls.f64 d3, d2, d6 │ │ │ │ + vmla.f64 d4, d15, d6 │ │ │ │ + vldr d6, [sp, #152] @ 0x98 │ │ │ │ + vldr d15, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d6, d6, d11 │ │ │ │ + vldr d11, [sp, #408] @ 0x198 │ │ │ │ + vstr d3, [r9] │ │ │ │ + vstr d4, [r4] │ │ │ │ + vsub.f64 d4, d6, d5 │ │ │ │ + vadd.f64 d5, d6, d5 │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ + vldr d6, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d2, d6, d8 │ │ │ │ + vldr d6, [sp, #56] @ 0x38 │ │ │ │ + vsub.f64 d6, d15, d6 │ │ │ │ + vadd.f64 d3, d2, d6 │ │ │ │ + vsub.f64 d6, d2, d6 │ │ │ │ + vmul.f64 d2, d11, d3 │ │ │ │ + vnmls.f64 d2, d13, d4 │ │ │ │ + vmul.f64 d4, d11, d4 │ │ │ │ + vmla.f64 d4, d13, d3 │ │ │ │ + vstr d2, [r5] │ │ │ │ + vstr d4, [r4] │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ + ldr r4, [sp, #76] @ 0x4c │ │ │ │ + vldr d15, [sp, #128] @ 0x80 │ │ │ │ + vmul.f64 d4, d2, d6 │ │ │ │ vldr d11, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vmul.f64 d5, d14, d7 │ │ │ │ - ldr r2, [sp, #116] @ 0x74 │ │ │ │ - vnmls.f64 d5, d12, d6 │ │ │ │ - vmul.f64 d6, d14, d6 │ │ │ │ - vmla.f64 d6, d12, d7 │ │ │ │ - vldr d14, [sp, #264] @ 0x108 │ │ │ │ - vldr d12, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d7, d11, d12 │ │ │ │ - vldr d12, [sp, #328] @ 0x148 │ │ │ │ + vldr d7, [sp, #280] @ 0x118 │ │ │ │ + vldr d13, [sp, #440] @ 0x1b8 │ │ │ │ + vnmls.f64 d4, d15, d5 │ │ │ │ + vmul.f64 d5, d2, d5 │ │ │ │ + vldr d8, [sp, #472] @ 0x1d8 │ │ │ │ + ldr r5, [sp, #92] @ 0x5c │ │ │ │ + vmla.f64 d5, d15, d6 │ │ │ │ + vldr d15, [sp, #296] @ 0x128 │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #52] @ 0x34 │ │ │ │ + vldr d4, [sp, #192] @ 0xc0 │ │ │ │ vstr d5, [r1] │ │ │ │ - vstr d6, [r7] │ │ │ │ - vldr d6, [sp, #240] @ 0xf0 │ │ │ │ - vldr d5, [sp, #272] @ 0x110 │ │ │ │ - ldr r7, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d6, d6, d14 │ │ │ │ - vldr d14, [sp, #288] @ 0x120 │ │ │ │ - vadd.f64 d5, d0, d5 │ │ │ │ - vmul.f64 d6, d6, d2 │ │ │ │ - vmul.f64 d5, d5, d2 │ │ │ │ - vsub.f64 d4, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d6, d13, d1 │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d6, d11, d4 │ │ │ │ + vldr d4, [sp, #248] @ 0xf8 │ │ │ │ + vadd.f64 d5, d4, d1 │ │ │ │ + vldr d4, [sp, #208] @ 0xd0 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vmul.f64 d5, d12, d3 │ │ │ │ - vnmls.f64 d5, d14, d4 │ │ │ │ - vstr d5, [r7] │ │ │ │ - vmul.f64 d5, d14, d3 │ │ │ │ - vmla.f64 d5, d12, d4 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ - vldr d12, [sp, #184] @ 0xb8 │ │ │ │ - vldr d14, [sp, #264] @ 0x108 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vmul.f64 d5, d3, d6 │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ - vmul.f64 d6, d4, d6 │ │ │ │ - vmla.f64 d6, d3, d7 │ │ │ │ - vnmls.f64 d5, d4, d7 │ │ │ │ - vsub.f64 d7, d11, d12 │ │ │ │ - vldr d12, [sp, #240] @ 0xf0 │ │ │ │ - vstr d5, [r2] │ │ │ │ - b.n 781b8 │ │ │ │ + vadd.f64 d5, d13, d4 │ │ │ │ + vadd.f64 d4, d8, d7 │ │ │ │ + vldr d7, [sp, #336] @ 0x150 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ + vsub.f64 d2, d5, d4 │ │ │ │ + vadd.f64 d5, d5, d4 │ │ │ │ + vmul.f64 d4, d7, d2 │ │ │ │ + vnmls.f64 d4, d15, d3 │ │ │ │ + vstr d4, [r4] │ │ │ │ + vmul.f64 d4, d15, d2 │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ + vldr d15, [sp, #192] @ 0xc0 │ │ │ │ + vmla.f64 d4, d7, d3 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ + vldr d7, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d7, d7, d8 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vmul.f64 d4, d2, d5 │ │ │ │ + vmul.f64 d5, d3, d5 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vnmls.f64 d4, d3, d6 │ │ │ │ + vmla.f64 d5, d2, d6 │ │ │ │ + vldr d2, [sp, #360] @ 0x168 │ │ │ │ + vsub.f64 d6, d11, d15 │ │ │ │ + vldr d15, [sp, #208] @ 0xd0 │ │ │ │ + vstr d4, [r1] │ │ │ │ + b.n 7dbe0 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 78418 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 7de40 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 78464 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 7de8c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - strb r2, [r0, #4] │ │ │ │ + strh r0, [r6, #54] @ 0x36 │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d5, [sp, #272] @ 0x110 │ │ │ │ - vstr d6, [r6] │ │ │ │ - vsub.f64 d0, d5, d0 │ │ │ │ - vsub.f64 d5, d13, d1 │ │ │ │ - vmul.f64 d0, d0, d2 │ │ │ │ - vsub.f64 d6, d7, d0 │ │ │ │ - vadd.f64 d0, d7, d0 │ │ │ │ - vsub.f64 d7, d12, d14 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #360] @ 0x168 │ │ │ │ - vldr d3, [sp, #352] @ 0x160 │ │ │ │ - ldr r6, [sp, #112] @ 0x70 │ │ │ │ - vldr d14, [sp, #336] @ 0x150 │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ - vadd.f64 d7, d5, d7 │ │ │ │ - ldr r7, [sp, #104] @ 0x68 │ │ │ │ - vldr d11, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d12, [sp, #208] @ 0xd0 │ │ │ │ - vmul.f64 d5, d2, d4 │ │ │ │ - vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d13, [sp, #368] @ 0x170 │ │ │ │ - ldr r1, [sp, #92] @ 0x5c │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ - vnmls.f64 d5, d3, d6 │ │ │ │ - vmul.f64 d6, d2, d6 │ │ │ │ - vmla.f64 d6, d3, d4 │ │ │ │ - vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d5, [r6] │ │ │ │ + vstr d5, [r0] │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vsub.f64 d6, d13, d15 │ │ │ │ + vldr d15, [sp, #248] @ 0xf8 │ │ │ │ + vsub.f64 d15, d15, d1 │ │ │ │ + vldr d1, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d15, d15, d0 │ │ │ │ + vldr d0, [sp, #344] @ 0x158 │ │ │ │ + vsub.f64 d4, d6, d15 │ │ │ │ + vadd.f64 d15, d6, d15 │ │ │ │ + vmul.f64 d6, d1, d4 │ │ │ │ + vnmls.f64 d6, d2, d5 │ │ │ │ + vstr d6, [r5] │ │ │ │ + vmul.f64 d6, d1, d5 │ │ │ │ + vmla.f64 d6, d2, d4 │ │ │ │ vstr d6, [r3] │ │ │ │ - vmul.f64 d6, d14, d7 │ │ │ │ - vldr d5, [sp, #312] @ 0x138 │ │ │ │ - ldr r6, [sp, #520] @ 0x208 │ │ │ │ - vnmls.f64 d6, d5, d0 │ │ │ │ - vstr d6, [r7] │ │ │ │ - vmul.f64 d6, d14, d0 │ │ │ │ - vmla.f64 d6, d5, d7 │ │ │ │ - vsub.f64 d7, d11, d12 │ │ │ │ - vldr d0, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d12, [sp, #512] @ 0x200 │ │ │ │ - vldr d14, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d5, d0, d12 │ │ │ │ - vstr d6, [lr] │ │ │ │ - vldr d6, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d6, d0, d15 │ │ │ │ + vldr d5, [sp, #320] @ 0x140 │ │ │ │ + ldrd r3, r1, [sp, #68] @ 0x44 │ │ │ │ + ldr r0, [sp, #84] @ 0x54 │ │ │ │ + vnmls.f64 d6, d5, d7 │ │ │ │ + vmul.f64 d7, d0, d7 │ │ │ │ + vldr d13, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d0, [sp, #224] @ 0xe0 │ │ │ │ + vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ + vmla.f64 d7, d5, d15 │ │ │ │ + ldrd r2, r5, [sp, #96] @ 0x60 │ │ │ │ + vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vldr d6, [sp, #288] @ 0x120 │ │ │ │ + vldr d1, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vsub.f64 d7, d13, d0 │ │ │ │ + vldr d15, [sp, #376] @ 0x178 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ + vldr d0, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d11, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d6, d6, d1 │ │ │ │ + vsub.f64 d5, d1, d0 │ │ │ │ + vsub.f64 d6, d6, d8 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vmul.f64 d5, d13, d3 │ │ │ │ - vnmls.f64 d5, d14, d4 │ │ │ │ - vstr d5, [r6] │ │ │ │ - vmul.f64 d5, d14, d3 │ │ │ │ - vmla.f64 d5, d13, d4 │ │ │ │ - vldr d3, [sp, #376] @ 0x178 │ │ │ │ - vldr d13, [sp, #392] @ 0x188 │ │ │ │ - vldr d14, [sp, #208] @ 0xd0 │ │ │ │ + vmul.f64 d5, d15, d3 │ │ │ │ + vnmls.f64 d5, d11, d4 │ │ │ │ + vstr d5, [r5] │ │ │ │ + vmul.f64 d5, d11, d3 │ │ │ │ + vldr d11, [sp, #400] @ 0x190 │ │ │ │ + vmla.f64 d5, d15, d4 │ │ │ │ + vldr d15, [sp, #384] @ 0x180 │ │ │ │ vstr d5, [r1] │ │ │ │ - vmul.f64 d5, d3, d6 │ │ │ │ - vmul.f64 d6, d13, d6 │ │ │ │ - vmla.f64 d6, d3, d7 │ │ │ │ - vnmls.f64 d5, d13, d7 │ │ │ │ - vadd.f64 d7, d0, d12 │ │ │ │ - vstr d5, [sl] │ │ │ │ - vstr d6, [r2] │ │ │ │ - vadd.f64 d6, d11, d14 │ │ │ │ - vldr d5, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d5, d15, d6 │ │ │ │ + vmul.f64 d6, d11, d6 │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ + vnmls.f64 d5, d11, d7 │ │ │ │ + vmla.f64 d6, d15, d7 │ │ │ │ + vldr d11, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d7, d1, d0 │ │ │ │ + vstr d5, [fp] │ │ │ │ + vstr d6, [r3] │ │ │ │ + vadd.f64 d6, d13, d11 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ + vldr d5, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d5, d2, d5 │ │ │ │ - vadd.f64 d7, d7, d1 │ │ │ │ + vadd.f64 d7, d7, d8 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vmul.f64 d5, d9, d4 │ │ │ │ - vmul.f64 d9, d9, d3 │ │ │ │ - vmla.f64 d9, d10, d4 │ │ │ │ - vnmls.f64 d5, d10, d3 │ │ │ │ - vstr d5, [ip] │ │ │ │ - vmul.f64 d5, d15, d7 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vmul.f64 d15, d15, d6 │ │ │ │ - ldr r1, [sp, #108] @ 0x6c │ │ │ │ - vldr d11, [sp, #144] @ 0x90 │ │ │ │ - vnmls.f64 d5, d4, d6 │ │ │ │ - vmla.f64 d15, d4, d7 │ │ │ │ - vldr d3, [sp, #192] @ 0xc0 │ │ │ │ - vstr d9, [r1] │ │ │ │ - vsub.f64 d7, d11, d8 │ │ │ │ - vldr d9, [sp, #256] @ 0x100 │ │ │ │ - vldr d13, [sp, #176] @ 0xb0 │ │ │ │ - vldr d8, [sp, #248] @ 0xf8 │ │ │ │ - vldr d11, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d4, d13, d3 │ │ │ │ - vldr d2, [sp, #320] @ 0x140 │ │ │ │ - vstr d5, [fp] │ │ │ │ - vldr d5, [sp, #232] @ 0xe8 │ │ │ │ - ldr r2, [sp, #100] @ 0x64 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d6, d9, d5 │ │ │ │ - vldr d1, [sp, #120] @ 0x78 │ │ │ │ - ldr r0, [sp, #60] @ 0x3c │ │ │ │ - vstr d15, [r2] │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d5, d10, d4 │ │ │ │ + vnmls.f64 d5, d9, d3 │ │ │ │ + vstr d5, [lr] │ │ │ │ + vmul.f64 d5, d10, d3 │ │ │ │ + vmla.f64 d5, d9, d4 │ │ │ │ + vstr d5, [r1] │ │ │ │ + vmul.f64 d5, d14, d7 │ │ │ │ + vnmls.f64 d5, d12, d6 │ │ │ │ + vmul.f64 d6, d14, d6 │ │ │ │ + vmla.f64 d6, d12, d7 │ │ │ │ + vstr d5, [sl] │ │ │ │ + vstr d6, [r3] │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ + vldr d13, [sp, #144] @ 0x90 │ │ │ │ + vldr d7, [sp, #184] @ 0xb8 │ │ │ │ + vldr d5, [sp, #272] @ 0x110 │ │ │ │ + vldr d0, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d7, d13, d7 │ │ │ │ + vldr d2, [sp, #304] @ 0x130 │ │ │ │ + vldr d13, [sp, #240] @ 0xf0 │ │ │ │ + vldr d1, [sp, #328] @ 0x148 │ │ │ │ + ldr r3, [sp, #632] @ 0x278 │ │ │ │ + vsub.f64 d6, d5, d13 │ │ │ │ + ldr r6, [sp, #44] @ 0x2c │ │ │ │ + ldr r4, [sp, #512] @ 0x200 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #632] @ 0x278 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #224] @ 0xe0 │ │ │ │ - ldr r6, [sp, #12] │ │ │ │ - vsub.f64 d6, d6, d8 │ │ │ │ + vldr d6, [sp, #176] @ 0xb0 │ │ │ │ + ldr r3, [sp, #516] @ 0x204 │ │ │ │ + vsub.f64 d4, d6, d0 │ │ │ │ + vldr d6, [sp, #232] @ 0xe8 │ │ │ │ + add r7, r3 │ │ │ │ + vldr d0, [sp, #264] @ 0x108 │ │ │ │ + ldr r3, [sp, #520] @ 0x208 │ │ │ │ + vsub.f64 d6, d6, d0 │ │ │ │ + add ip, r3 │ │ │ │ + ldr r3, [sp, #524] @ 0x20c │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ - vmul.f64 d4, d11, d3 │ │ │ │ - vnmls.f64 d4, d2, d5 │ │ │ │ - vmul.f64 d5, d11, d5 │ │ │ │ - vmla.f64 d5, d2, d3 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ - vstr d5, [r2] │ │ │ │ - ldr r3, [sp, #640] @ 0x280 │ │ │ │ + eor.w r8, r8, r3 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + vmul.f64 d4, d2, d3 │ │ │ │ + add.w r3, r3, #64 @ 0x40 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + ldr r3, [sp, #636] @ 0x27c │ │ │ │ + vnmls.f64 d4, d1, d5 │ │ │ │ + vmul.f64 d5, d2, d5 │ │ │ │ + vmla.f64 d5, d1, d3 │ │ │ │ + vldr d3, [sp, #120] @ 0x78 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ + ldr r2, [sp, #632] @ 0x278 │ │ │ │ + vstr d5, [r4] │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d5, d4, d6 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #640] @ 0x280 │ │ │ │ - ldr r3, [sp, #524] @ 0x20c │ │ │ │ - vnmls.f64 d5, d1, d7 │ │ │ │ - vmul.f64 d7, d4, d7 │ │ │ │ - vmla.f64 d7, d1, d6 │ │ │ │ - add r4, r3 │ │ │ │ - ldr r3, [sp, #528] @ 0x210 │ │ │ │ - add r5, r3 │ │ │ │ - ldr r3, [sp, #532] @ 0x214 │ │ │ │ - eors r6, r3 │ │ │ │ - str r6, [sp, #12] │ │ │ │ - vstr d5, [r0] │ │ │ │ - vstr d7, [r9] │ │ │ │ - ldrd r2, r3, [sp, #640] @ 0x280 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 77ae8 │ │ │ │ - add.w sp, sp, #540 @ 0x21c │ │ │ │ + vnmls.f64 d5, d3, d7 │ │ │ │ + vmul.f64 d7, d4, d7 │ │ │ │ + vmla.f64 d7, d3, d6 │ │ │ │ + vstr d5, [r6] │ │ │ │ + vstr d7, [r4] │ │ │ │ + bne.w 7d4fa │ │ │ │ + add.w sp, sp, #532 @ 0x214 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -000783c0 : │ │ │ │ - ldr r2, [pc, #8] @ (783cc ) │ │ │ │ - ldr r1, [pc, #12] @ (783d0 ) │ │ │ │ +0007ddf8 : │ │ │ │ + ldr r2, [pc, #8] @ (7de04 ) │ │ │ │ + ldr r1, [pc, #12] @ (7de08 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - ldrh r0, [r0, r0] │ │ │ │ + ldr r0, [r1, #124] @ 0x7c │ │ │ │ movs r2, r0 │ │ │ │ - bl fff583d2 │ │ │ │ + bl fff25e0a │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r1 │ │ │ │ - vpush {d8-d15} │ │ │ │ - subw sp, sp, #1244 @ 0x4dc │ │ │ │ mov r8, r3 │ │ │ │ - ldr.w r3, [pc, #2340] @ 78d10 │ │ │ │ - ldr.w r1, [sp, #1344] @ 0x540 │ │ │ │ - add r3, pc │ │ │ │ - ldr.w r0, [sp, #1348] @ 0x544 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + vpush {d8-d15} │ │ │ │ + subw sp, sp, #1260 @ 0x4ec │ │ │ │ + ldr.w r1, [sp, #1360] @ 0x550 │ │ │ │ + ldr.w r0, [sp, #1364] @ 0x554 │ │ │ │ + ldr.w r3, [pc, #2348] @ 7e768 │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 79ac0 │ │ │ │ - ldr.w r1, [sp, #1352] @ 0x548 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str.w r1, [sp, #1228] @ 0x4cc │ │ │ │ - negs r1, r1 │ │ │ │ - str.w r1, [sp, #1232] @ 0x4d0 │ │ │ │ - ldr.w r1, [pc, #2308] @ 78d14 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 7f572 │ │ │ │ + ldr.w r1, [sp, #1368] @ 0x558 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str.w r1, [sp, #1244] @ 0x4dc │ │ │ │ + rsb r1, r1, #0 │ │ │ │ + str.w r1, [sp, #1248] @ 0x4e0 │ │ │ │ + ldr.w r1, [pc, #2320] @ 7e76c │ │ │ │ ldr r3, [r3, r1] │ │ │ │ - str r7, [sp, #0] │ │ │ │ + str r6, [sp, #0] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str.w r3, [sp, #1236] @ 0x4d4 │ │ │ │ - ldr.w r3, [sp, #1344] @ 0x540 │ │ │ │ + str.w r3, [sp, #1252] @ 0x4e4 │ │ │ │ + ldr.w r3, [sp, #1360] @ 0x550 │ │ │ │ add.w r5, r2, r3, lsl #6 │ │ │ │ - mov fp, r5 │ │ │ │ - vldr d9, [fp, #-40] @ 0xffffffd8 │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ - vldr d8, [fp, #-48] @ 0xffffffd0 │ │ │ │ - movs r1, #216 @ 0xd8 │ │ │ │ - vldr d2, [fp, #-64] @ 0xffffffc0 │ │ │ │ - mov.w sl, #112 @ 0x70 │ │ │ │ - vldr d1, [fp, #-56] @ 0xffffffc8 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - vldr d12, [fp, #-8] │ │ │ │ + mov sl, r5 │ │ │ │ + vldr d2, [sl, #-64] @ 0xffffffc0 │ │ │ │ + mov.w r0, r8, lsl #4 │ │ │ │ + mov.w r1, #216 @ 0xd8 │ │ │ │ + add.w lr, r8, r8, lsl #2 │ │ │ │ + add.w sl, sl, #64 @ 0x40 │ │ │ │ + vldr d1, [sl, #-120] @ 0xffffff88 │ │ │ │ + sub.w ip, r0, r8 │ │ │ │ mul.w r1, r1, r8 │ │ │ │ + mov.w r3, ip, lsl #3 │ │ │ │ + vldr d8, [sl, #-112] @ 0xffffff90 │ │ │ │ + mov.w r5, lr, lsl #5 │ │ │ │ + add.w r2, r7, r3 │ │ │ │ + add.w r4, r7, r1 │ │ │ │ + mov.w r9, r8, lsl #3 │ │ │ │ + vldr d9, [sl, #-104] @ 0xffffff98 │ │ │ │ + mov.w fp, ip, lsl #4 │ │ │ │ + mov.w ip, #200 @ 0xc8 │ │ │ │ + vldr d12, [sl, #-72] @ 0xffffffb8 │ │ │ │ + mul.w ip, ip, r8 │ │ │ │ vmul.f64 d4, d2, d8 │ │ │ │ - vmul.f64 d6, d2, d9 │ │ │ │ vmul.f64 d7, d1, d8 │ │ │ │ + vmul.f64 d6, d2, d9 │ │ │ │ vmul.f64 d5, d1, d9 │ │ │ │ vstr d12, [sp, #16] │ │ │ │ - mul.w sl, sl, r8 │ │ │ │ - mov.w ip, #176 @ 0xb0 │ │ │ │ - mov.w lr, #48 @ 0x30 │ │ │ │ - mov.w r9, #72 @ 0x48 │ │ │ │ - add.w fp, fp, #64 @ 0x40 │ │ │ │ + vstr d9, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d10, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - mul.w ip, ip, r8 │ │ │ │ - mul.w lr, lr, r8 │ │ │ │ vstr d10, [sp, #24] │ │ │ │ vmov.f64 d10, d2 │ │ │ │ - vstr d4, [sp, #40] @ 0x28 │ │ │ │ - mul.w r9, r9, r8 │ │ │ │ - vldr d4, [fp, #-96] @ 0xffffffa0 │ │ │ │ vstr d5, [sp, #32] │ │ │ │ - vstr d7, [sp, #48] @ 0x30 │ │ │ │ + vstr d4, [sp, #40] @ 0x28 │ │ │ │ + vldr d4, [sl, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d2, d2, d4 │ │ │ │ vmul.f64 d6, d8, d4 │ │ │ │ - vmul.f64 d3, d9, d4 │ │ │ │ vstr d4, [sp, #8] │ │ │ │ - vstr d10, [sp, #304] @ 0x130 │ │ │ │ - vstr d2, [sp, #72] @ 0x48 │ │ │ │ - vldr d2, [fp, #-88] @ 0xffffffa8 │ │ │ │ + vmul.f64 d3, d9, d4 │ │ │ │ + vstr d7, [sp, #48] @ 0x30 │ │ │ │ + vstr d10, [sp, #312] @ 0x138 │ │ │ │ vstr d6, [sp, #56] @ 0x38 │ │ │ │ vmov.f64 d6, d1 │ │ │ │ vmul.f64 d1, d1, d4 │ │ │ │ - vmov.f64 d4, d9 │ │ │ │ + vstr d2, [sp, #72] @ 0x48 │ │ │ │ + vmul.f64 d4, d9, d12 │ │ │ │ + vldr d2, [sl, #-88] @ 0xffffffa8 │ │ │ │ + vstr d1, [sp, #64] @ 0x40 │ │ │ │ + vmov.f64 d1, d8 │ │ │ │ + vstr d6, [sp, #320] @ 0x140 │ │ │ │ vmul.f64 d13, d10, d2 │ │ │ │ vmul.f64 d0, d9, d2 │ │ │ │ + vmul.f64 d14, d6, d2 │ │ │ │ vmul.f64 d7, d8, d2 │ │ │ │ vmov.f64 d15, d2 │ │ │ │ - vmul.f64 d14, d6, d2 │ │ │ │ - vstr d6, [sp, #312] @ 0x138 │ │ │ │ - vstr d1, [sp, #64] @ 0x40 │ │ │ │ - vmov.f64 d1, d8 │ │ │ │ vstr d13, [sp, #80] @ 0x50 │ │ │ │ - vldr d13, [fp, #-80] @ 0xffffffb0 │ │ │ │ - vstr d4, [sp, #328] @ 0x148 │ │ │ │ - vmul.f64 d4, d4, d12 │ │ │ │ - vstr d1, [sp, #320] @ 0x140 │ │ │ │ + vldr d13, [sl, #-80] @ 0xffffffb0 │ │ │ │ + vstr d1, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d5, d10, d13 │ │ │ │ vmul.f64 d8, d9, d13 │ │ │ │ vmul.f64 d9, d6, d13 │ │ │ │ vmul.f64 d6, d6, d12 │ │ │ │ vmul.f64 d2, d1, d13 │ │ │ │ vmul.f64 d10, d10, d12 │ │ │ │ vmul.f64 d1, d1, d12 │ │ │ │ vsub.f64 d12, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vadd.f64 d11, d9, d10 │ │ │ │ - vstr d12, [sp, #640] @ 0x280 │ │ │ │ + vstr d12, [sp, #680] @ 0x2a8 │ │ │ │ vsub.f64 d12, d2, d4 │ │ │ │ - vstr d11, [sp, #648] @ 0x288 │ │ │ │ + vstr d11, [sp, #688] @ 0x2b0 │ │ │ │ vsub.f64 d11, d1, d8 │ │ │ │ vadd.f64 d8, d8, d1 │ │ │ │ - vstr d5, [sp, #696] @ 0x2b8 │ │ │ │ - vstr d12, [sp, #656] @ 0x290 │ │ │ │ + vstr d12, [sp, #696] @ 0x2b8 │ │ │ │ vsub.f64 d12, d10, d9 │ │ │ │ vldr d10, [sp, #16] │ │ │ │ - vstr d8, [sp, #680] @ 0x2a8 │ │ │ │ + vstr d5, [sp, #736] @ 0x2e0 │ │ │ │ + vmul.f64 d6, d15, d10 │ │ │ │ + vstr d8, [sp, #720] @ 0x2d0 │ │ │ │ vadd.f64 d8, d2, d4 │ │ │ │ vldr d4, [sp, #8] │ │ │ │ vmov.f64 d2, d15 │ │ │ │ - vmul.f64 d6, d15, d10 │ │ │ │ - vstr d12, [sp, #664] @ 0x298 │ │ │ │ - vstr d11, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d8, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d12, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d11, [sp, #712] @ 0x2c8 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ vmul.f64 d6, d15, d13 │ │ │ │ + vstr d8, [sp, #728] @ 0x2d8 │ │ │ │ vmla.f64 d5, d4, d13 │ │ │ │ vnmls.f64 d6, d4, d10 │ │ │ │ - vstr d5, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d5, [sp, #744] @ 0x2e8 │ │ │ │ vldr d8, [sp, #24] │ │ │ │ + vstr d6, [sp, #752] @ 0x2f0 │ │ │ │ vldr d1, [sp, #48] @ 0x30 │ │ │ │ - vstr d6, [sp, #712] @ 0x2c8 │ │ │ │ vmul.f64 d5, d8, d13 │ │ │ │ vmul.f64 d6, d1, d10 │ │ │ │ vsub.f64 d11, d5, d6 │ │ │ │ vadd.f64 d12, d5, d6 │ │ │ │ - vmul.f64 d5, d8, d10 │ │ │ │ vmul.f64 d6, d1, d13 │ │ │ │ - vstr d12, [sp, #728] @ 0x2d8 │ │ │ │ - vmov.f64 d12, d10 │ │ │ │ + vmul.f64 d5, d8, d10 │ │ │ │ + vstr d11, [sp, #760] @ 0x2f8 │ │ │ │ vadd.f64 d9, d5, d6 │ │ │ │ + vstr d12, [sp, #768] @ 0x300 │ │ │ │ + vmov.f64 d12, d10 │ │ │ │ vldr d10, [sp, #40] @ 0x28 │ │ │ │ - vstr d11, [sp, #720] @ 0x2d0 │ │ │ │ - vstr d9, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d9, [sp, #776] @ 0x308 │ │ │ │ vsub.f64 d9, d5, d6 │ │ │ │ vmul.f64 d6, d10, d12 │ │ │ │ - vstr d9, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d9, [sp, #784] @ 0x310 │ │ │ │ vldr d9, [sp, #32] │ │ │ │ vmul.f64 d5, d9, d13 │ │ │ │ vadd.f64 d11, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vmul.f64 d6, d10, d13 │ │ │ │ - vstr d5, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d11, [sp, #792] @ 0x318 │ │ │ │ + vstr d5, [sp, #800] @ 0x320 │ │ │ │ vmul.f64 d5, d9, d12 │ │ │ │ - vstr d11, [sp, #752] @ 0x2f0 │ │ │ │ vsub.f64 d11, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ - vstr d11, [sp, #768] @ 0x300 │ │ │ │ + vstr d11, [sp, #808] @ 0x328 │ │ │ │ vldr d11, [sp, #56] @ 0x38 │ │ │ │ vmov.f64 d15, d6 │ │ │ │ - vstr d5, [sp, #776] @ 0x308 │ │ │ │ vmul.f64 d6, d12, d6 │ │ │ │ + vstr d5, [sp, #816] @ 0x330 │ │ │ │ + vstr d15, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d5, d11, d0 │ │ │ │ vadd.f64 d11, d11, d0 │ │ │ │ - vstr d15, [sp, #352] @ 0x160 │ │ │ │ - vldr d0, [sp, #72] @ 0x48 │ │ │ │ vmla.f64 d6, d13, d5 │ │ │ │ - vstr d5, [sp, #344] @ 0x158 │ │ │ │ - vstr d11, [sp, #360] @ 0x168 │ │ │ │ - vstr d6, [sp, #784] @ 0x310 │ │ │ │ + vstr d5, [sp, #352] @ 0x160 │ │ │ │ + vstr d11, [sp, #368] @ 0x170 │ │ │ │ + vstr d6, [sp, #824] @ 0x338 │ │ │ │ vmul.f64 d6, d13, d15 │ │ │ │ vmov.f64 d15, d12 │ │ │ │ + vmov.f64 d0, d15 │ │ │ │ vnmls.f64 d6, d12, d5 │ │ │ │ vsub.f64 d12, d7, d3 │ │ │ │ - vldr d3, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d5, d0, d14 │ │ │ │ + vldr d3, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d7, d15, d12 │ │ │ │ - vstr d12, [sp, #368] @ 0x170 │ │ │ │ + vldr d15, [sp, #80] @ 0x50 │ │ │ │ + vadd.f64 d5, d3, d14 │ │ │ │ + vstr d12, [sp, #376] @ 0x178 │ │ │ │ vmla.f64 d7, d13, d11 │ │ │ │ - vstr d5, [sp, #376] @ 0x178 │ │ │ │ - vstr d6, [sp, #792] @ 0x318 │ │ │ │ + vstr d6, [sp, #832] @ 0x340 │ │ │ │ vldr d6, [sp, #64] @ 0x40 │ │ │ │ - vstr d7, [sp, #800] @ 0x320 │ │ │ │ + vstr d5, [sp, #384] @ 0x180 │ │ │ │ + vstr d7, [sp, #840] @ 0x348 │ │ │ │ vmul.f64 d7, d13, d12 │ │ │ │ - vsub.f64 d12, d3, d6 │ │ │ │ - vnmls.f64 d7, d15, d11 │ │ │ │ - vstr d12, [sp, #384] @ 0x180 │ │ │ │ - vstr d7, [sp, #808] @ 0x328 │ │ │ │ - vmul.f64 d7, d15, d12 │ │ │ │ + vsub.f64 d12, d15, d6 │ │ │ │ + vnmls.f64 d7, d0, d11 │ │ │ │ + vstr d12, [sp, #392] @ 0x188 │ │ │ │ + vstr d7, [sp, #848] @ 0x350 │ │ │ │ + vmul.f64 d7, d0, d12 │ │ │ │ vmla.f64 d7, d13, d5 │ │ │ │ - vstr d7, [sp, #816] @ 0x330 │ │ │ │ + vstr d7, [sp, #856] @ 0x358 │ │ │ │ vmul.f64 d7, d13, d12 │ │ │ │ vmov.f64 d11, d7 │ │ │ │ - vadd.f64 d7, d6, d3 │ │ │ │ + vadd.f64 d7, d6, d15 │ │ │ │ vmul.f64 d6, d8, d4 │ │ │ │ - vnmls.f64 d11, d15, d5 │ │ │ │ + vnmls.f64 d11, d0, d5 │ │ │ │ vmov.f64 d5, d1 │ │ │ │ - vstr d11, [sp, #824] @ 0x338 │ │ │ │ - vsub.f64 d11, d0, d14 │ │ │ │ + vstr d11, [sp, #864] @ 0x360 │ │ │ │ + vsub.f64 d11, d3, d14 │ │ │ │ vmov.f64 d14, d7 │ │ │ │ - vmul.f64 d7, d15, d7 │ │ │ │ + vmul.f64 d7, d0, d7 │ │ │ │ vmla.f64 d7, d13, d11 │ │ │ │ - vstr d11, [sp, #392] @ 0x188 │ │ │ │ - vstr d14, [sp, #400] @ 0x190 │ │ │ │ - vstr d7, [sp, #832] @ 0x340 │ │ │ │ + vstr d14, [sp, #408] @ 0x198 │ │ │ │ + vstr d11, [sp, #400] @ 0x190 │ │ │ │ + vstr d7, [sp, #872] @ 0x368 │ │ │ │ vmul.f64 d7, d13, d14 │ │ │ │ vmov.f64 d14, d7 │ │ │ │ vmul.f64 d7, d1, d2 │ │ │ │ - vnmls.f64 d14, d15, d11 │ │ │ │ - vstr d14, [sp, #840] @ 0x348 │ │ │ │ + vnmls.f64 d14, d0, d11 │ │ │ │ + vstr d14, [sp, #880] @ 0x370 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vmul.f64 d6, d8, d2 │ │ │ │ - vstr d2, [sp, #336] @ 0x150 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ + vstr d2, [sp, #344] @ 0x158 │ │ │ │ + vldr d12, [r2] │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ + str r1, [sp, #64] @ 0x40 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ vmul.f64 d7, d5, d4 │ │ │ │ + add.w r1, r6, r5 │ │ │ │ vmov.f64 d5, d10 │ │ │ │ - adds r2, r4, r3 │ │ │ │ - movs r3, #160 @ 0xa0 │ │ │ │ - adds r0, r4, r1 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ + mov r2, r6 │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ + strd r3, r5, [sp, #296] @ 0x128 │ │ │ │ + mov.w r3, #88 @ 0x58 │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ + vstr d14, [sp, #416] @ 0x1a0 │ │ │ │ + mul.w r3, r3, r8 │ │ │ │ + vstr d1, [sp, #424] @ 0x1a8 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vstr d1, [sp, #416] @ 0x1a0 │ │ │ │ - mul.w r5, r3, r8 │ │ │ │ - movs r3, #152 @ 0x98 │ │ │ │ - str r1, [sp, #72] @ 0x48 │ │ │ │ - str r5, [sp, #92] @ 0x5c │ │ │ │ vmov.f64 d6, d7 │ │ │ │ - vmul.f64 d7, d15, d8 │ │ │ │ + vmul.f64 d7, d0, d8 │ │ │ │ + vstr d8, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ vmla.f64 d7, d13, d14 │ │ │ │ - vstr d8, [sp, #424] @ 0x1a8 │ │ │ │ - mul.w r1, r3, r8 │ │ │ │ - movs r3, #224 @ 0xe0 │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ - vstr d6, [sp, #432] @ 0x1b0 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - str r1, [sp, #100] @ 0x64 │ │ │ │ - vstr d14, [sp, #408] @ 0x198 │ │ │ │ - vstr d7, [sp, #848] @ 0x350 │ │ │ │ + vstr d7, [sp, #888] @ 0x378 │ │ │ │ vmul.f64 d7, d13, d6 │ │ │ │ vmov.f64 d11, d7 │ │ │ │ vmul.f64 d7, d13, d8 │ │ │ │ + vnmls.f64 d11, d0, d1 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ - vmul.f64 d7, d15, d6 │ │ │ │ + vmul.f64 d7, d0, d6 │ │ │ │ vmul.f64 d6, d9, d4 │ │ │ │ - vnmls.f64 d11, d15, d1 │ │ │ │ - vnmls.f64 d8, d15, d14 │ │ │ │ - vstr d11, [sp, #856] @ 0x358 │ │ │ │ - vstr d8, [sp, #864] @ 0x360 │ │ │ │ + vnmls.f64 d8, d0, d14 │ │ │ │ + vstr d11, [sp, #896] @ 0x380 │ │ │ │ + vstr d8, [sp, #904] @ 0x388 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ vmul.f64 d7, d10, d2 │ │ │ │ vmla.f64 d8, d13, d1 │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmul.f64 d6, d9, d2 │ │ │ │ - vstr d10, [sp, #440] @ 0x1b8 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ vmul.f64 d7, d5, d4 │ │ │ │ - vstr d8, [sp, #872] @ 0x368 │ │ │ │ + vstr d10, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d1, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d8, [sp, #912] @ 0x390 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vldr d6, [r6] │ │ │ │ + mov.w r6, #152 @ 0x98 │ │ │ │ + mul.w r5, r6, r8 │ │ │ │ + mov.w r6, lr, lsl #3 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ - vmul.f64 d7, d15, d4 │ │ │ │ - vstr d4, [sp, #456] @ 0x1c8 │ │ │ │ + vmul.f64 d7, d0, d4 │ │ │ │ + str r5, [sp, #88] @ 0x58 │ │ │ │ + vstr d4, [sp, #464] @ 0x1d0 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ vmul.f64 d7, d13, d2 │ │ │ │ vmla.f64 d9, d13, d10 │ │ │ │ - vnmls.f64 d7, d15, d1 │ │ │ │ - vstr d9, [sp, #880] @ 0x370 │ │ │ │ + vnmls.f64 d7, d0, d1 │ │ │ │ + vstr d9, [sp, #920] @ 0x398 │ │ │ │ vmov.f64 d9, d2 │ │ │ │ vmov.f64 d2, d1 │ │ │ │ - vstr d7, [sp, #888] @ 0x378 │ │ │ │ + vstr d7, [sp, #928] @ 0x3a0 │ │ │ │ vmul.f64 d7, d13, d4 │ │ │ │ - vstr d9, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d2, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d9, [sp, #472] @ 0x1d8 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ - vmul.f64 d7, d15, d9 │ │ │ │ - vnmls.f64 d4, d15, d10 │ │ │ │ + vmul.f64 d7, d0, d9 │ │ │ │ + vnmls.f64 d4, d0, d10 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - adds r2, r6, r5 │ │ │ │ + vldr d7, [r1] │ │ │ │ + sub.w r1, r9, r8 │ │ │ │ vmla.f64 d1, d13, d2 │ │ │ │ - adds r5, r4, r1 │ │ │ │ - str r2, [sp, #96] @ 0x60 │ │ │ │ + vstr d4, [sp, #936] @ 0x3a8 │ │ │ │ + vadd.f64 d4, d6, d12 │ │ │ │ + vsub.f64 d12, d6, d12 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r7, r5 │ │ │ │ + mov.w r5, r1, lsl #5 │ │ │ │ + str r4, [sp, #92] @ 0x5c │ │ │ │ + vstr d4, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ - str r5, [sp, #112] @ 0x70 │ │ │ │ - vstr d4, [sp, #896] @ 0x380 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mov.w r2, r8, lsl #6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - adds r0, r6, r3 │ │ │ │ - vstr d1, [sp, #904] @ 0x388 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - vmov.f64 d3, d4 │ │ │ │ - vmov.f64 d15, d10 │ │ │ │ - vsub.f64 d5, d6, d7 │ │ │ │ - vadd.f64 d0, d6, d7 │ │ │ │ - vstr d5, [sp] │ │ │ │ - vstr d0, [sp, #200] @ 0xc8 │ │ │ │ - vldr d6, [r5] │ │ │ │ - mov.w r5, r8, lsl #5 │ │ │ │ - str r3, [sp, #104] @ 0x68 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ - vldr d7, [r0] │ │ │ │ - str r0, [sp, #116] @ 0x74 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ - str r3, [sp, #128] @ 0x80 │ │ │ │ - adds r2, r6, r5 │ │ │ │ - adds r0, r4, r3 │ │ │ │ - movs r3, #88 @ 0x58 │ │ │ │ - vldr d2, [r1] │ │ │ │ - vsub.f64 d14, d6, d7 │ │ │ │ - str r1, [sp, #124] @ 0x7c │ │ │ │ - vadd.f64 d0, d6, d7 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - vldr d6, [r2] │ │ │ │ - str r3, [sp, #144] @ 0x90 │ │ │ │ - adds r1, r4, r3 │ │ │ │ - movs r3, #248 @ 0xf8 │ │ │ │ - str r2, [sp, #140] @ 0x8c │ │ │ │ - mov.w r2, r8, lsl #7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vmov.f64 d10, d0 │ │ │ │ - str r0, [sp, #132] @ 0x84 │ │ │ │ - mul.w r0, r3, r8 │ │ │ │ - adds r3, r6, r2 │ │ │ │ - str r3, [sp, #164] @ 0xa4 │ │ │ │ - vadd.f64 d12, d2, d7 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r2, r5 │ │ │ │ + vstr d1, [sp, #944] @ 0x3b0 │ │ │ │ + str.w r5, [sp, #1240] @ 0x4d8 │ │ │ │ + mov.w r5, r8, lsl #6 │ │ │ │ + vldr d14, [r4] │ │ │ │ + str r4, [sp, #96] @ 0x60 │ │ │ │ + add.w r4, r2, r5 │ │ │ │ + strd r5, r4, [sp, #100] @ 0x64 │ │ │ │ + mov.w r5, r1, lsl #3 │ │ │ │ + vmov.f64 d5, d4 │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + vsub.f64 d2, d6, d14 │ │ │ │ + vadd.f64 d14, d6, d14 │ │ │ │ + str r5, [sp, #304] @ 0x130 │ │ │ │ + vmov.f64 d3, d2 │ │ │ │ + vldr d2, [r4] │ │ │ │ + add.w r4, r7, r5 │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r4, [sp, #108] @ 0x6c │ │ │ │ + mov.w r4, r8, lsl #5 │ │ │ │ + add.w r5, r2, r4 │ │ │ │ + strd r4, r5, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d6, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - str r5, [sp, #136] @ 0x88 │ │ │ │ - adds r5, r4, r0 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #184 @ 0xb8 │ │ │ │ - str r0, [sp, #152] @ 0x98 │ │ │ │ - vldr d11, [r1] │ │ │ │ - mul.w r0, r3, r8 │ │ │ │ - movs r3, #192 @ 0xc0 │ │ │ │ - str r1, [sp, #148] @ 0x94 │ │ │ │ + vmov.f64 d15, d6 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, r7, r3 │ │ │ │ + sub.w r3, r4, r8 │ │ │ │ + vldr d11, [r5] │ │ │ │ + mov.w r4, r3, lsl #3 │ │ │ │ + str r5, [sp, #124] @ 0x7c │ │ │ │ + add.w r5, r7, r4 │ │ │ │ + str r4, [sp, #308] @ 0x134 │ │ │ │ + mov.w r4, r8, lsl #7 │ │ │ │ vldr d4, [r5] │ │ │ │ - vadd.f64 d5, d6, d11 │ │ │ │ - mul.w r1, r3, r8 │ │ │ │ - movs r3, #24 │ │ │ │ - str r5, [sp, #156] @ 0x9c │ │ │ │ - adds r5, r4, r0 │ │ │ │ - str r0, [sp, #168] @ 0xa8 │ │ │ │ + add.w r3, r2, r4 │ │ │ │ + vadd.f64 d7, d6, d11 │ │ │ │ vsub.f64 d11, d6, d11 │ │ │ │ - mul.w r0, r3, r8 │ │ │ │ - movs r3, #96 @ 0x60 │ │ │ │ - str r2, [sp, #160] @ 0xa0 │ │ │ │ - adds r2, r6, r1 │ │ │ │ - str r1, [sp, #176] @ 0xb0 │ │ │ │ + vstr d7, [sp] │ │ │ │ + vldr d7, [r3] │ │ │ │ + str r3, [sp, #136] @ 0x88 │ │ │ │ + mov.w r3, #184 @ 0xb8 │ │ │ │ + strd r5, r4, [sp, #128] @ 0x80 │ │ │ │ + mul.w r5, r3, r8 │ │ │ │ + add.w r3, r8, r8, lsl #1 │ │ │ │ + add.w r4, r7, r5 │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ - mul.w r1, r3, r8 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d1, [r5] │ │ │ │ - mov.w r3, r8, lsl #4 │ │ │ │ - vldr d7, [r2] │ │ │ │ - str r5, [sp, #172] @ 0xac │ │ │ │ - adds r5, r4, r0 │ │ │ │ - str r2, [sp, #180] @ 0xb4 │ │ │ │ - adds r2, r6, r1 │ │ │ │ + strd r5, r4, [sp, #140] @ 0x8c │ │ │ │ + mov.w r5, r3, lsl #6 │ │ │ │ + vldr d1, [r4] │ │ │ │ + add.w r4, r2, r5 │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r5, [sp, #632] @ 0x278 │ │ │ │ + mov.w r5, r3, lsl #3 │ │ │ │ + str r4, [sp, #148] @ 0x94 │ │ │ │ + add.w r4, r7, r5 │ │ │ │ + str r5, [sp, #664] @ 0x298 │ │ │ │ + mov.w r5, r3, lsl #5 │ │ │ │ vsub.f64 d8, d1, d7 │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ - vldr d0, [r5] │ │ │ │ - str r0, [sp, #184] @ 0xb8 │ │ │ │ - adds r0, r6, r3 │ │ │ │ - str r5, [sp, #188] @ 0xbc │ │ │ │ - str r1, [sp, #192] @ 0xc0 │ │ │ │ - str r2, [sp, #196] @ 0xc4 │ │ │ │ - vldr d7, [r2] │ │ │ │ - str r0, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d9, d0, d7 │ │ │ │ - vsub.f64 d7, d0, d7 │ │ │ │ - vsub.f64 d0, d15, d1 │ │ │ │ - vstr d0, [sp, #912] @ 0x390 │ │ │ │ - vadd.f64 d0, d15, d1 │ │ │ │ - vmov.f64 d15, d10 │ │ │ │ - vstr d0, [sp, #472] @ 0x1d8 │ │ │ │ - vsub.f64 d0, d4, d2 │ │ │ │ - vstr d0, [sp, #480] @ 0x1e0 │ │ │ │ - vadd.f64 d0, d2, d4 │ │ │ │ - vadd.f64 d4, d5, d9 │ │ │ │ - vadd.f64 d2, d3, d12 │ │ │ │ - vsub.f64 d5, d5, d9 │ │ │ │ - vsub.f64 d12, d3, d12 │ │ │ │ - vstr d0, [sp, #488] @ 0x1e8 │ │ │ │ - vadd.f64 d0, d2, d4 │ │ │ │ - vsub.f64 d2, d2, d4 │ │ │ │ - vstr d0, [sp, #920] @ 0x398 │ │ │ │ - vldr d0, [sp, #200] @ 0xc8 │ │ │ │ - vstr d2, [sp, #928] @ 0x3a0 │ │ │ │ - vadd.f64 d2, d10, d7 │ │ │ │ - vldr d10, [pc, #940] @ 78cf8 │ │ │ │ - vsub.f64 d7, d7, d15 │ │ │ │ - vadd.f64 d4, d0, d11 │ │ │ │ - str r3, [sp, #200] @ 0xc8 │ │ │ │ - movs r3, #104 @ 0x68 │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r4, [sp, #152] @ 0x98 │ │ │ │ + add.w r4, r2, r5 │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ + str r4, [sp, #156] @ 0x9c │ │ │ │ + str r5, [sp, #672] @ 0x2a0 │ │ │ │ + mov r5, r0 │ │ │ │ + add r0, r2 │ │ │ │ + vldr d9, [r4] │ │ │ │ + add.w r4, r9, r8 │ │ │ │ + vmov.f64 d0, d9 │ │ │ │ + vadd.f64 d9, d7, d9 │ │ │ │ + vsub.f64 d7, d7, d0 │ │ │ │ + vsub.f64 d0, d12, d1 │ │ │ │ + vadd.f64 d1, d12, d1 │ │ │ │ + vldr d12, [sp, #160] @ 0xa0 │ │ │ │ + str r0, [sp, #160] @ 0xa0 │ │ │ │ + vstr d1, [sp, #480] @ 0x1e0 │ │ │ │ + vsub.f64 d1, d4, d2 │ │ │ │ + vadd.f64 d4, d2, d4 │ │ │ │ + vstr d0, [sp, #952] @ 0x3b8 │ │ │ │ + vmov.f64 d0, d15 │ │ │ │ + vmov.f64 d15, d5 │ │ │ │ + vldr d5, [pc, #940] @ 7e750 │ │ │ │ + vadd.f64 d2, d12, d0 │ │ │ │ + vstr d1, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d4, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d4, [sp] │ │ │ │ + vadd.f64 d4, d4, d9 │ │ │ │ + vadd.f64 d1, d2, d4 │ │ │ │ + vsub.f64 d4, d2, d4 │ │ │ │ + vadd.f64 d2, d14, d7 │ │ │ │ + vsub.f64 d7, d7, d14 │ │ │ │ + vstr d1, [sp, #960] @ 0x3c0 │ │ │ │ + vstr d4, [sp, #968] @ 0x3c8 │ │ │ │ + vadd.f64 d4, d15, d11 │ │ │ │ vsub.f64 d1, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ - mul.w r5, r3, r8 │ │ │ │ - movs r3, #232 @ 0xe8 │ │ │ │ - str r5, [sp, #212] @ 0xd4 │ │ │ │ - adds r1, r4, r5 │ │ │ │ - str r1, [sp, #216] @ 0xd8 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vmul.f64 d1, d1, d10 │ │ │ │ - mul.w r2, r3, r8 │ │ │ │ - str r2, [sp, #220] @ 0xdc │ │ │ │ - adds r3, r4, r2 │ │ │ │ - str r3, [sp, #224] @ 0xe0 │ │ │ │ - vstr d4, [sp, #504] @ 0x1f8 │ │ │ │ + vmul.f64 d1, d1, d5 │ │ │ │ + vmul.f64 d2, d4, d5 │ │ │ │ vsub.f64 d4, d6, d8 │ │ │ │ - vstr d1, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ - vsub.f64 d1, d4, d5 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ + vstr d1, [sp, #504] @ 0x1f8 │ │ │ │ + vmov.f64 d1, d5 │ │ │ │ vldr d5, [sp] │ │ │ │ - vadd.f64 d5, d5, d14 │ │ │ │ - vstr d4, [sp, #944] @ 0x3b0 │ │ │ │ - vstr d1, [sp, #936] @ 0x3a8 │ │ │ │ - vsub.f64 d2, d6, d5 │ │ │ │ + vstr d2, [sp, #512] @ 0x200 │ │ │ │ + vsub.f64 d5, d5, d9 │ │ │ │ + vsub.f64 d9, d4, d5 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vadd.f64 d5, d10, d3 │ │ │ │ + vstr d9, [sp, #976] @ 0x3d0 │ │ │ │ + vsub.f64 d9, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d6, [sp, #960] @ 0x3c0 │ │ │ │ - vsub.f64 d6, d11, d0 │ │ │ │ - vstr d2, [sp, #952] @ 0x3b8 │ │ │ │ + vstr d4, [sp, #984] @ 0x3d8 │ │ │ │ + vstr d9, [sp, #992] @ 0x3e0 │ │ │ │ + vstr d6, [sp, #1000] @ 0x3e8 │ │ │ │ + vsub.f64 d6, d11, d15 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vmul.f64 d7, d6, d10 │ │ │ │ + vmul.f64 d7, d6, d1 │ │ │ │ + vsub.f64 d6, d3, d10 │ │ │ │ + vmul.f64 d4, d5, d1 │ │ │ │ + vstr d7, [sp, #528] @ 0x210 │ │ │ │ + vsub.f64 d7, d12, d0 │ │ │ │ + vstr d4, [sp, #520] @ 0x208 │ │ │ │ + vsub.f64 d2, d7, d6 │ │ │ │ + vadd.f64 d10, d7, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ - vmul.f64 d0, d5, d10 │ │ │ │ - vstr d7, [sp, #520] @ 0x208 │ │ │ │ - vldr d7, [sp] │ │ │ │ - vstr d0, [sp, #512] @ 0x200 │ │ │ │ - vsub.f64 d14, d14, d7 │ │ │ │ - vadd.f64 d7, d12, d14 │ │ │ │ - vsub.f64 d4, d12, d14 │ │ │ │ - vstr d7, [sp, #976] @ 0x3d0 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ - vstr d4, [sp, #968] @ 0x3c8 │ │ │ │ - mul.w r1, r1, r8 │ │ │ │ - vadd.f64 d10, d6, d7 │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - vldr d6, [r3] │ │ │ │ - adds r0, r6, r1 │ │ │ │ - movs r3, #168 @ 0xa8 │ │ │ │ - str r0, [sp, #228] @ 0xe4 │ │ │ │ - vldr d7, [r0] │ │ │ │ - mul.w r5, r3, r8 │ │ │ │ - vstr d4, [sp, #296] @ 0x128 │ │ │ │ - adds r3, r4, r5 │ │ │ │ - vsub.f64 d0, d6, d7 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vstr d0, [sp, #528] @ 0x210 │ │ │ │ - vmov.f64 d0, d10 │ │ │ │ - vldr d6, [r3] │ │ │ │ - str r3, [sp, #236] @ 0xec │ │ │ │ - movs r3, #208 @ 0xd0 │ │ │ │ - str r5, [sp, #232] @ 0xe8 │ │ │ │ - vstr d7, [sp, #536] @ 0x218 │ │ │ │ - mul.w r2, r3, r8 │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ - str r2, [sp, #240] @ 0xf0 │ │ │ │ - adds r0, r6, r2 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ - mul.w r3, r3, r8 │ │ │ │ - str r0, [sp, #248] @ 0xf8 │ │ │ │ - str r4, [sp, #0] │ │ │ │ - mul.w r2, r2, r8 │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ + mul.w r0, r0, r8 │ │ │ │ + str r0, [sp, #168] @ 0xa8 │ │ │ │ + add r0, r7 │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r5, r6, r3 │ │ │ │ - str r5, [sp, #252] @ 0xfc │ │ │ │ - adds r0, r4, r2 │ │ │ │ - str r0, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ - vsub.f64 d1, d6, d7 │ │ │ │ - vldr d6, [r5] │ │ │ │ - mov.w r5, r8, lsl #3 │ │ │ │ + str r0, [sp, #172] @ 0xac │ │ │ │ + mov.w r0, #232 @ 0xe8 │ │ │ │ + vstr d2, [sp, #1008] @ 0x3f0 │ │ │ │ + mul.w r0, r0, r8 │ │ │ │ + vstr d10, [sp, #1016] @ 0x3f8 │ │ │ │ + str r0, [sp, #176] @ 0xb0 │ │ │ │ + add r0, r7 │ │ │ │ + vadd.f64 d2, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r0, [sp, #180] @ 0xb4 │ │ │ │ + mov.w r0, r4, lsl #4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vmov.f64 d10, d2 │ │ │ │ + str r0, [sp, #624] @ 0x270 │ │ │ │ + add r0, r2 │ │ │ │ + vstr d7, [sp, #248] @ 0xf8 │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r7, r4, r5 │ │ │ │ - movs r0, #136 @ 0x88 │ │ │ │ - str r7, [sp, #264] @ 0x108 │ │ │ │ - str r5, [sp, #260] @ 0x104 │ │ │ │ - movs r5, #200 @ 0xc8 │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ - vsub.f64 d9, d6, d7 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r6, sl │ │ │ │ + str r0, [sp, #184] @ 0xb8 │ │ │ │ + mov.w r0, #168 @ 0xa8 │ │ │ │ mul.w r0, r0, r8 │ │ │ │ - str r7, [sp, #268] @ 0x10c │ │ │ │ - mul.w r5, r5, r8 │ │ │ │ - vstr d1, [sp, #592] @ 0x250 │ │ │ │ - vldr d12, [r7] │ │ │ │ - adds r7, r4, r0 │ │ │ │ - movs r4, #240 @ 0xf0 │ │ │ │ - str r7, [sp, #272] @ 0x110 │ │ │ │ - vmov.f64 d15, d9 │ │ │ │ - vadd.f64 d9, d10, d14 │ │ │ │ - vldr d5, [r7] │ │ │ │ + vsub.f64 d2, d6, d7 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vstr d2, [sp, #280] @ 0x118 │ │ │ │ + vmov.f64 d3, d7 │ │ │ │ + str r2, [sp, #0] │ │ │ │ + str r0, [sp, #188] @ 0xbc │ │ │ │ + add r0, r7 │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r0, [sp, #192] @ 0xc0 │ │ │ │ + mov.w r0, #208 @ 0xd0 │ │ │ │ + str r6, [sp, #640] @ 0x280 │ │ │ │ + add r6, r7 │ │ │ │ + mul.w r0, r0, r8 │ │ │ │ + vldr d7, [r6] │ │ │ │ + str r0, [sp, #196] @ 0xc4 │ │ │ │ + add r0, r2 │ │ │ │ + str r5, [sp, #288] @ 0x120 │ │ │ │ + add r5, r8 │ │ │ │ + vldr d14, [r0] │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + str r0, [sp, #200] @ 0xc8 │ │ │ │ + mov.w r0, lr, lsl #4 │ │ │ │ + mov.w lr, #176 @ 0xb0 │ │ │ │ + str r6, [sp, #208] @ 0xd0 │ │ │ │ + add.w r6, r7, r9 │ │ │ │ + add r2, r0 │ │ │ │ + mul.w lr, lr, r8 │ │ │ │ + vstr d10, [sp, #240] @ 0xf0 │ │ │ │ + str r2, [sp, #204] @ 0xcc │ │ │ │ + vsub.f64 d4, d6, d14 │ │ │ │ + vadd.f64 d14, d6, d14 │ │ │ │ + vldr d6, [r2] │ │ │ │ + str r6, [sp, #212] @ 0xd4 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vmov.f64 d15, d6 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r2, r1 │ │ │ │ + vadd.f64 d9, d10, d0 │ │ │ │ + add r1, r7 │ │ │ │ + vldr d12, [r6] │ │ │ │ + str r6, [sp, #216] @ 0xd8 │ │ │ │ + add.w r6, r7, r5 │ │ │ │ + vstr d4, [sp, #568] @ 0x238 │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #220] @ 0xdc │ │ │ │ + add.w r6, r2, fp │ │ │ │ + add fp, r7 │ │ │ │ + vldr d7, [r6] │ │ │ │ vadd.f64 d11, d6, d12 │ │ │ │ - mul.w r4, r4, r8 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ - vsub.f64 d14, d0, d14 │ │ │ │ - add r0, r6 │ │ │ │ - adds r7, r6, r4 │ │ │ │ - str r7, [sp, #276] @ 0x114 │ │ │ │ - add r2, r6 │ │ │ │ - vldr d7, [r7] │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - add r7, r5 │ │ │ │ - str r7, [sp, #280] @ 0x118 │ │ │ │ + str r6, [sp, #224] @ 0xe0 │ │ │ │ + add.w r6, r7, ip │ │ │ │ + vstr d0, [sp, #264] @ 0x108 │ │ │ │ + vldr d6, [r6] │ │ │ │ + str r6, [sp, #228] @ 0xe4 │ │ │ │ + add.w r6, r2, lr │ │ │ │ + add lr, r7 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - add r5, r6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r6, ip │ │ │ │ - str r7, [sp, #284] @ 0x11c │ │ │ │ - vldr d7, [r7] │ │ │ │ - add.w r7, r6, lr │ │ │ │ - str r7, [sp, #288] @ 0x120 │ │ │ │ + vldr d7, [r6] │ │ │ │ + str r6, [sp, #232] @ 0xe8 │ │ │ │ + add.w r6, r2, r3 │ │ │ │ + add.w r2, r7, r4 │ │ │ │ + add r3, r7 │ │ │ │ + vldr d2, [r2] │ │ │ │ + str r2, [sp, #236] @ 0xec │ │ │ │ + add.w r2, sp, #1024 @ 0x400 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - add r7, r9 │ │ │ │ - str r7, [sp, #292] @ 0x124 │ │ │ │ - add r9, r6 │ │ │ │ - vldr d2, [r7] │ │ │ │ + vldr d7, [r6] │ │ │ │ vadd.f64 d1, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vadd.f64 d2, d11, d1 │ │ │ │ vsub.f64 d11, d11, d1 │ │ │ │ - vadd.f64 d10, d9, d2 │ │ │ │ - vstr d10, [sp, #984] @ 0x3d8 │ │ │ │ - vsub.f64 d10, d9, d2 │ │ │ │ - vldr d9, [sp, #536] @ 0x218 │ │ │ │ - vstr d15, [sp, #552] @ 0x228 │ │ │ │ - vstr d3, [sp, #544] @ 0x220 │ │ │ │ - vsub.f64 d15, d9, d15 │ │ │ │ - vstr d10, [sp, #992] @ 0x3e0 │ │ │ │ - vldr d9, [pc, #456] @ 78d00 │ │ │ │ - vldr d10, [sp, #296] @ 0x128 │ │ │ │ - vldr d0, [sp, #528] @ 0x210 │ │ │ │ - ldr r7, [sp, #260] @ 0x104 │ │ │ │ - vadd.f64 d2, d10, d3 │ │ │ │ - vmul.f64 d10, d15, d9 │ │ │ │ - vmov.f64 d3, d9 │ │ │ │ - adds r7, r6, r7 │ │ │ │ - str r7, [sp, #260] @ 0x104 │ │ │ │ + vadd.f64 d0, d9, d2 │ │ │ │ + vstr d0, [r2] │ │ │ │ + vsub.f64 d0, d9, d2 │ │ │ │ + add.w r2, sp, #1032 @ 0x408 │ │ │ │ + vstr d3, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d3, d3, d15 │ │ │ │ + vldr d2, [sp, #248] @ 0xf8 │ │ │ │ + vstr d15, [sp, #272] @ 0x110 │ │ │ │ + vstr d0, [r2] │ │ │ │ + add.w r2, sp, #1040 @ 0x410 │ │ │ │ + vldr d0, [pc, #388] @ 7e758 │ │ │ │ + vadd.f64 d2, d2, d14 │ │ │ │ + vmul.f64 d10, d3, d0 │ │ │ │ vmov.f64 d9, d10 │ │ │ │ - vldr d10, [pc, #428] @ 78d08 │ │ │ │ + vldr d10, [pc, #380] @ 7e760 │ │ │ │ vnmls.f64 d9, d2, d10 │ │ │ │ - vmul.f64 d2, d2, d3 │ │ │ │ - vmla.f64 d2, d15, d10 │ │ │ │ - vadd.f64 d15, d5, d7 │ │ │ │ + vmul.f64 d2, d2, d0 │ │ │ │ + vmov.f64 d15, d10 │ │ │ │ + vmla.f64 d2, d3, d10 │ │ │ │ + vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d9, [sp, #560] @ 0x230 │ │ │ │ - vmov.f64 d9, d3 │ │ │ │ - vmov.f64 d3, d10 │ │ │ │ - vstr d2, [sp, #568] @ 0x238 │ │ │ │ + vstr d9, [sp, #536] @ 0x218 │ │ │ │ + vmul.f64 d10, d3, d0 │ │ │ │ + vstr d2, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d2, d12, d6 │ │ │ │ vsub.f64 d12, d12, d6 │ │ │ │ - vmul.f64 d10, d15, d9 │ │ │ │ vmov.f64 d9, d10 │ │ │ │ - vmov.f64 d10, d3 │ │ │ │ - vnmls.f64 d9, d2, d3 │ │ │ │ - vmul.f64 d6, d12, d10 │ │ │ │ - vstr d9, [sp, #576] @ 0x240 │ │ │ │ - vldr d9, [pc, #348] @ 78d00 │ │ │ │ - vmul.f64 d2, d2, d9 │ │ │ │ + vmov.f64 d10, d15 │ │ │ │ + vnmls.f64 d9, d2, d15 │ │ │ │ + vmul.f64 d2, d2, d0 │ │ │ │ + vmul.f64 d6, d12, d15 │ │ │ │ + vmla.f64 d2, d3, d15 │ │ │ │ + vldr d3, [sp, #280] @ 0x118 │ │ │ │ + vldr d15, [sp, #568] @ 0x238 │ │ │ │ + vstr d9, [sp, #552] @ 0x228 │ │ │ │ vadd.f64 d9, d4, d8 │ │ │ │ - vmla.f64 d2, d15, d3 │ │ │ │ - vldr d15, [sp, #592] @ 0x250 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ - vstr d2, [sp, #584] @ 0x248 │ │ │ │ - vldr d2, [sp, #528] @ 0x210 │ │ │ │ - vadd.f64 d2, d2, d15 │ │ │ │ - vsub.f64 d3, d9, d2 │ │ │ │ - vstr d3, [sp, #1000] @ 0x3e8 │ │ │ │ - vadd.f64 d3, d9, d2 │ │ │ │ - vldr d2, [pc, #300] @ 78d00 │ │ │ │ - vstr d3, [sp, #1008] @ 0x3f0 │ │ │ │ - vsub.f64 d3, d4, d11 │ │ │ │ + vstr d2, [sp, #560] @ 0x230 │ │ │ │ + vadd.f64 d2, d3, d15 │ │ │ │ + vsub.f64 d0, d9, d2 │ │ │ │ + vstr d0, [r2] │ │ │ │ + vadd.f64 d0, d9, d2 │ │ │ │ + add.w r2, sp, #1048 @ 0x418 │ │ │ │ + vstr d0, [r2] │ │ │ │ + vsub.f64 d0, d4, d11 │ │ │ │ vadd.f64 d4, d4, d11 │ │ │ │ - vmul.f64 d12, d12, d2 │ │ │ │ - vstr d3, [sp, #1016] @ 0x3f8 │ │ │ │ - vstr d4, [sp, #592] @ 0x250 │ │ │ │ + add.w r2, sp, #1056 @ 0x420 │ │ │ │ + vstr d0, [r2] │ │ │ │ + vldr d0, [pc, #236] @ 7e758 │ │ │ │ + vstr d4, [sp, #568] @ 0x238 │ │ │ │ vmov.f64 d4, d6 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + vldr d6, [sp, #248] @ 0xf8 │ │ │ │ + vnmls.f64 d4, d7, d0 │ │ │ │ + vmul.f64 d12, d12, d0 │ │ │ │ + add r9, r2 │ │ │ │ + add r4, r2 │ │ │ │ + add r5, r2 │ │ │ │ + add ip, r2 │ │ │ │ + vsub.f64 d14, d6, d14 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ - vldr d3, [sp, #552] @ 0x228 │ │ │ │ vmla.f64 d1, d7, d10 │ │ │ │ - vnmls.f64 d4, d7, d2 │ │ │ │ - vldr d7, [sp, #536] @ 0x218 │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #544] @ 0x220 │ │ │ │ - vstr d1, [sp, #608] @ 0x260 │ │ │ │ - vstr d4, [sp, #600] @ 0x258 │ │ │ │ - vldr d4, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d6, d4, d3 │ │ │ │ - vmul.f64 d5, d6, d10 │ │ │ │ - vmov.f64 d1, d5 │ │ │ │ - vmla.f64 d1, d7, d2 │ │ │ │ + vldr d7, [sp, #256] @ 0x100 │ │ │ │ + vmul.f64 d5, d14, d10 │ │ │ │ + vstr d4, [sp, #576] @ 0x240 │ │ │ │ + vmov.f64 d4, d0 │ │ │ │ + vldr d0, [sp, #272] @ 0x110 │ │ │ │ + vmov.f64 d6, d5 │ │ │ │ + vadd.f64 d7, d7, d0 │ │ │ │ + vldr d0, [sp, #264] @ 0x108 │ │ │ │ + vstr d1, [sp, #584] @ 0x248 │ │ │ │ + vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vnmls.f64 d7, d6, d2 │ │ │ │ - vsub.f64 d6, d0, d15 │ │ │ │ - vadd.f64 d3, d14, d6 │ │ │ │ - vstr d1, [sp, #536] @ 0x218 │ │ │ │ - vstr d3, [sp, #528] @ 0x210 │ │ │ │ - vsub.f64 d3, d14, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - vstr d7, [sp, #544] @ 0x220 │ │ │ │ - add sl, r7 │ │ │ │ - add lr, r7 │ │ │ │ - vstr d3, [sp, #552] @ 0x228 │ │ │ │ - add ip, r7 │ │ │ │ - add r4, r7 │ │ │ │ - vldr d7, [sl] │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ - vsub.f64 d0, d6, d7 │ │ │ │ + vnmls.f64 d7, d14, d4 │ │ │ │ + vstr d6, [sp, #592] @ 0x250 │ │ │ │ + vsub.f64 d6, d3, d15 │ │ │ │ + vstr d7, [sp, #600] @ 0x258 │ │ │ │ + vldr d7, [sp, #240] @ 0xf0 │ │ │ │ + str r3, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d7, d7, d0 │ │ │ │ + vadd.f64 d0, d7, d6 │ │ │ │ + vstr d0, [sp, #608] @ 0x260 │ │ │ │ + vsub.f64 d0, d7, d6 │ │ │ │ + vldr d7, [r1] │ │ │ │ vldr d6, [r9] │ │ │ │ - vldr d7, [lr] │ │ │ │ - str r4, [sp, #296] @ 0x128 │ │ │ │ - vldr d14, [r0] │ │ │ │ - vadd.f64 d4, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vstr d6, [sp, #624] @ 0x270 │ │ │ │ - vldr d6, [ip] │ │ │ │ - vstr d4, [sp, #616] @ 0x268 │ │ │ │ - vsub.f64 d1, d6, d7 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ + vstr d0, [sp, #616] @ 0x268 │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ vldr d6, [r4] │ │ │ │ - ldr r4, [sp, #200] @ 0xc8 │ │ │ │ - add r7, r4 │ │ │ │ - ldr r4, [sp, #212] @ 0xd4 │ │ │ │ - str.w r7, [sp, #1224] @ 0x4c8 │ │ │ │ - vsub.f64 d11, d6, d14 │ │ │ │ - adds r4, r6, r4 │ │ │ │ - str r4, [sp, #200] @ 0xc8 │ │ │ │ - vstr d1, [sp, #632] @ 0x278 │ │ │ │ - vadd.f64 d14, d6, d14 │ │ │ │ - vldr d1, [r7] │ │ │ │ - vmov.f64 d15, d7 │ │ │ │ - vldr d2, [r4] │ │ │ │ - ldr r4, [sp, #220] @ 0xdc │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - adds r4, r6, r4 │ │ │ │ - str r4, [sp, #212] @ 0xd4 │ │ │ │ - add r1, r7 │ │ │ │ - vsub.f64 d7, d1, d2 │ │ │ │ - add r3, r7 │ │ │ │ - vadd.f64 d1, d1, d2 │ │ │ │ - vldr d12, [r4] │ │ │ │ - ldr r4, [sp, #240] @ 0xf0 │ │ │ │ - vldr d4, [r1] │ │ │ │ - add r4, r7 │ │ │ │ - str r4, [sp, #220] @ 0xdc │ │ │ │ - vldr d5, [r3] │ │ │ │ - vadd.f64 d6, d4, d12 │ │ │ │ - vsub.f64 d12, d4, d12 │ │ │ │ - vldr d4, [r4] │ │ │ │ - ldr r4, [sp, #232] @ 0xe8 │ │ │ │ - b.n 78d18 │ │ │ │ - nop.w │ │ │ │ + vstr d7, [sp, #272] @ 0x110 │ │ │ │ + vldr d7, [r3] │ │ │ │ + vsub.f64 d2, d6, d7 │ │ │ │ + vadd.f64 d14, d6, d7 │ │ │ │ + vstr d2, [sp, #280] @ 0x118 │ │ │ │ + vmov.f64 d3, d14 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ + vldr d7, [ip] │ │ │ │ + vldr d6, [lr] │ │ │ │ + add.w r2, r7, r3 │ │ │ │ + ldr r3, [sp, #168] @ 0xa8 │ │ │ │ + str r2, [sp, #248] @ 0xf8 │ │ │ │ + vldr d1, [r2] │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vldr d14, [r5] │ │ │ │ + add r2, r3 │ │ │ │ + ldr r3, [sp, #624] @ 0x270 │ │ │ │ + vmov.f64 d15, d6 │ │ │ │ + vldr d2, [r2] │ │ │ │ + str r2, [sp, #168] @ 0xa8 │ │ │ │ + vstr d4, [sp, #648] @ 0x288 │ │ │ │ + b.n 7e770 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 78f78 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 7e9d0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 78fc4 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 7ea1c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - str r2, [r2, #124] @ 0x7c │ │ │ │ + ldrb r4, [r0, #22] │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + add.w r2, r7, r3 │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ + vldr d4, [r2] │ │ │ │ + str r2, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d7, d1, d2 │ │ │ │ + vadd.f64 d1, d1, d2 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + vldr d6, [fp] │ │ │ │ + add r2, r3 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + vldr d12, [r2] │ │ │ │ + str r2, [sp, #176] @ 0xb0 │ │ │ │ + vsub.f64 d11, d6, d14 │ │ │ │ + vadd.f64 d14, d6, d14 │ │ │ │ + ldr r2, [sp, #640] @ 0x280 │ │ │ │ + vadd.f64 d6, d4, d12 │ │ │ │ + vsub.f64 d12, d4, d12 │ │ │ │ + add r2, r3 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ vstr d3, [sp] │ │ │ │ - adds r4, r6, r4 │ │ │ │ + vldr d5, [r3] │ │ │ │ + str r3, [sp, #264] @ 0x108 │ │ │ │ + ldr r3, [sp, #196] @ 0xc4 │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ - str r4, [sp, #232] @ 0xe8 │ │ │ │ - vldr d10, [r4] │ │ │ │ - add.w r4, sp, #1024 @ 0x400 │ │ │ │ + add r3, r7 │ │ │ │ + vldr d4, [r3] │ │ │ │ + str r3, [sp, #196] @ 0xc4 │ │ │ │ vsub.f64 d2, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + ldr r3, [sp, #188] @ 0xbc │ │ │ │ + add r3, r0 │ │ │ │ + vldr d10, [r3] │ │ │ │ + str r3, [sp, #188] @ 0xbc │ │ │ │ + add.w r3, sp, #1064 @ 0x428 │ │ │ │ vadd.f64 d8, d4, d10 │ │ │ │ vsub.f64 d4, d4, d10 │ │ │ │ - vldr d10, [sp, #616] @ 0x268 │ │ │ │ + vadd.f64 d10, d0, d3 │ │ │ │ vadd.f64 d5, d2, d8 │ │ │ │ - vadd.f64 d10, d3, d10 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ vadd.f64 d8, d1, d6 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vadd.f64 d3, d10, d8 │ │ │ │ - vstr d3, [r4] │ │ │ │ + vstr d3, [sp, #624] @ 0x270 │ │ │ │ vsub.f64 d3, d10, d8 │ │ │ │ - add.w r4, sp, #1032 @ 0x408 │ │ │ │ + vldr d8, [sp, #280] @ 0x118 │ │ │ │ + vstr d15, [sp, #288] @ 0x120 │ │ │ │ + vstr d3, [r3] │ │ │ │ + add.w r3, sp, #1072 @ 0x430 │ │ │ │ + vsub.f64 d10, d14, d8 │ │ │ │ + vldr d3, [pc, #940] @ 7ebd0 │ │ │ │ vsub.f64 d8, d2, d7 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - vldr d2, [pc, #944] @ 79128 │ │ │ │ - vstr d3, [r4] │ │ │ │ - add.w r4, sp, #1040 @ 0x410 │ │ │ │ - vldr d10, [sp, #624] @ 0x270 │ │ │ │ - vldr d3, [pc, #928] @ 79128 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - vstr d15, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d10, d14, d10 │ │ │ │ + vldr d2, [sp, #280] @ 0x118 │ │ │ │ vmul.f64 d8, d8, d3 │ │ │ │ + vadd.f64 d14, d2, d14 │ │ │ │ vadd.f64 d3, d10, d8 │ │ │ │ - vstr d3, [r4] │ │ │ │ + vstr d3, [r3] │ │ │ │ vsub.f64 d3, d10, d8 │ │ │ │ + vmov.f64 d8, d15 │ │ │ │ + vldr d10, [sp, #272] @ 0x110 │ │ │ │ + add.w r3, sp, #1080 @ 0x438 │ │ │ │ + vldr d15, [pc, #892] @ 7ebd0 │ │ │ │ + vstr d3, [r3] │ │ │ │ + add.w r3, sp, #1088 @ 0x440 │ │ │ │ + vadd.f64 d10, d10, d8 │ │ │ │ vadd.f64 d8, d9, d5 │ │ │ │ - vadd.f64 d10, d0, d15 │ │ │ │ - vldr d15, [pc, #888] @ 79128 │ │ │ │ - add.w r4, sp, #1048 @ 0x418 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ vmul.f64 d8, d8, d15 │ │ │ │ - vstr d3, [r4] │ │ │ │ - add.w r4, sp, #1056 @ 0x420 │ │ │ │ - vldr d15, [sp, #632] @ 0x278 │ │ │ │ - vmul.f64 d5, d5, d2 │ │ │ │ + vldr d15, [sp, #648] @ 0x288 │ │ │ │ vsub.f64 d3, d10, d8 │ │ │ │ - vadd.f64 d8, d10, d8 │ │ │ │ + vstr d3, [r3] │ │ │ │ + vadd.f64 d3, d10, d8 │ │ │ │ vadd.f64 d10, d15, d11 │ │ │ │ - vsub.f64 d11, d11, d15 │ │ │ │ - vstr d3, [r4] │ │ │ │ - add.w r4, sp, #1064 @ 0x428 │ │ │ │ - vsub.f64 d1, d11, d6 │ │ │ │ - vadd.f64 d6, d11, d6 │ │ │ │ - vstr d8, [r4] │ │ │ │ vadd.f64 d8, d12, d4 │ │ │ │ - add.w r4, sp, #1072 @ 0x430 │ │ │ │ + vsub.f64 d11, d11, d15 │ │ │ │ + add.w r3, sp, #1096 @ 0x448 │ │ │ │ vsub.f64 d12, d12, d4 │ │ │ │ + vstr d3, [r3] │ │ │ │ + add.w r3, sp, #1104 @ 0x450 │ │ │ │ vsub.f64 d3, d10, d8 │ │ │ │ - vadd.f64 d10, d10, d8 │ │ │ │ - vstr d3, [r4] │ │ │ │ - add.w r4, sp, #1080 @ 0x438 │ │ │ │ - vldr d3, [sp] │ │ │ │ - vstr d10, [r4] │ │ │ │ - add.w r4, sp, #1088 @ 0x440 │ │ │ │ - vstr d1, [r4] │ │ │ │ - add.w r4, sp, #1096 @ 0x448 │ │ │ │ - vstr d6, [r4] │ │ │ │ - add.w r4, sp, #1104 @ 0x450 │ │ │ │ - vldr d6, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d6, d0, d6 │ │ │ │ - vsub.f64 d0, d6, d7 │ │ │ │ + vsub.f64 d1, d11, d6 │ │ │ │ + vadd.f64 d6, d11, d6 │ │ │ │ + vstr d3, [r3] │ │ │ │ + add.w r3, sp, #1112 @ 0x458 │ │ │ │ + vadd.f64 d3, d10, d8 │ │ │ │ + vldr d10, [sp, #272] @ 0x110 │ │ │ │ + vstr d1, [r3] │ │ │ │ + add.w r3, sp, #1120 @ 0x460 │ │ │ │ + vldr d1, [pc, #784] @ 7ebd0 │ │ │ │ + vstr d6, [r3] │ │ │ │ + add.w r3, sp, #1128 @ 0x468 │ │ │ │ + vldr d6, [sp, #288] @ 0x120 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vmul.f64 d5, d5, d1 │ │ │ │ + vsub.f64 d6, d10, d6 │ │ │ │ + vsub.f64 d2, d14, d5 │ │ │ │ + vadd.f64 d14, d14, d5 │ │ │ │ + vsub.f64 d10, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vstr d0, [r4] │ │ │ │ - add.w r4, sp, #1112 @ 0x458 │ │ │ │ - vldr d0, [sp, #624] @ 0x270 │ │ │ │ - vstr d7, [r4] │ │ │ │ - add.w r4, sp, #1120 @ 0x460 │ │ │ │ - vadd.f64 d14, d0, d14 │ │ │ │ - vldr d0, [sp, #616] @ 0x268 │ │ │ │ - vsub.f64 d6, d14, d5 │ │ │ │ - vadd.f64 d7, d14, d5 │ │ │ │ - vstr d6, [r4] │ │ │ │ - add.w r4, sp, #1128 @ 0x468 │ │ │ │ vldr d6, [r7] │ │ │ │ - vstr d7, [r4] │ │ │ │ - vsub.f64 d7, d3, d0 │ │ │ │ - add.w r4, sp, #1136 @ 0x470 │ │ │ │ + vstr d10, [r3] │ │ │ │ + add.w r3, sp, #1136 @ 0x470 │ │ │ │ + vstr d7, [r3] │ │ │ │ + add.w r3, sp, #1144 @ 0x478 │ │ │ │ + vldr d7, [sp] │ │ │ │ + vstr d2, [r3] │ │ │ │ + add.w r3, sp, #1152 @ 0x480 │ │ │ │ + vstr d14, [r3] │ │ │ │ + add.w r3, sp, #1160 @ 0x488 │ │ │ │ + vsub.f64 d7, d0, d7 │ │ │ │ vsub.f64 d0, d7, d12 │ │ │ │ - vadd.f64 d4, d7, d12 │ │ │ │ - vstr d0, [r4] │ │ │ │ - add.w r4, sp, #1144 @ 0x478 │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ - adds r4, r6, r4 │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ - vldr d7, [r4] │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ - adds r4, r6, r4 │ │ │ │ - str r4, [sp, #128] @ 0x80 │ │ │ │ - vmov.f64 d0, d14 │ │ │ │ - vsub.f64 d14, d6, d7 │ │ │ │ - vldr d6, [r4] │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ - add r4, r7 │ │ │ │ - str r4, [sp, #120] @ 0x78 │ │ │ │ - vmov.f64 d3, d14 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ - vstr d4, [sp, #240] @ 0xf0 │ │ │ │ - vmov.f64 d15, d14 │ │ │ │ - ldr r4, [sp, #176] @ 0xb0 │ │ │ │ - add r4, r7 │ │ │ │ - str r4, [sp, #176] @ 0xb0 │ │ │ │ - vldr d6, [r4] │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ - adds r4, r6, r4 │ │ │ │ - str r4, [sp, #168] @ 0xa8 │ │ │ │ - vldr d7, [r4] │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d7, d7, d12 │ │ │ │ + vstr d0, [r3] │ │ │ │ + add.w r3, sp, #1168 @ 0x490 │ │ │ │ + vstr d7, [r3] │ │ │ │ + ldr r3, [sp, #296] @ 0x128 │ │ │ │ + add r3, r0 │ │ │ │ + vldr d7, [r3] │ │ │ │ + str r3, [sp, #272] @ 0x110 │ │ │ │ + ldr r3, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - add r4, r7 │ │ │ │ - str r4, [sp, #160] @ 0xa0 │ │ │ │ - vstr d6, [sp, #624] @ 0x270 │ │ │ │ - vldr d6, [r4] │ │ │ │ - ldr r4, [sp, #152] @ 0x98 │ │ │ │ - vstr d2, [sp, #616] @ 0x268 │ │ │ │ - adds r4, r6, r4 │ │ │ │ - str r4, [sp, #152] @ 0x98 │ │ │ │ - vldr d14, [r4] │ │ │ │ - ldr r4, [sp, #136] @ 0x88 │ │ │ │ - add r4, r7 │ │ │ │ - str r4, [sp, #136] @ 0x88 │ │ │ │ + add r3, r0 │ │ │ │ + vldr d6, [r3] │ │ │ │ + vstr d2, [sp] │ │ │ │ + str r3, [sp, #280] @ 0x118 │ │ │ │ + ldr r3, [sp, #100] @ 0x64 │ │ │ │ + add r3, r7 │ │ │ │ + str r3, [sp, #100] @ 0x64 │ │ │ │ + vldr d7, [r3] │ │ │ │ + ldr r3, [sp, #632] @ 0x278 │ │ │ │ + vadd.f64 d4, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + add r3, r7 │ │ │ │ + str r3, [sp, #288] @ 0x120 │ │ │ │ + vstr d6, [sp, #640] @ 0x280 │ │ │ │ + vmov.f64 d15, d4 │ │ │ │ + vldr d6, [r3] │ │ │ │ + ldr r3, [sp, #140] @ 0x8c │ │ │ │ + add r3, r0 │ │ │ │ + vldr d7, [r3] │ │ │ │ + str r3, [sp, #140] @ 0x8c │ │ │ │ + ldr r3, [sp, #132] @ 0x84 │ │ │ │ + vsub.f64 d8, d6, d7 │ │ │ │ + vadd.f64 d14, d6, d7 │ │ │ │ + add r3, r7 │ │ │ │ + vldr d6, [r3] │ │ │ │ + str r3, [sp, #132] @ 0x84 │ │ │ │ + ldr r3, [sp, #308] @ 0x134 │ │ │ │ + vstr d8, [sp, #648] @ 0x288 │ │ │ │ + vstr d14, [sp, #656] @ 0x290 │ │ │ │ + add r3, r0 │ │ │ │ + vldr d14, [r3] │ │ │ │ + str r3, [sp, #296] @ 0x128 │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d11, d6, d14 │ │ │ │ vadd.f64 d14, d6, d14 │ │ │ │ - vldr d8, [r4] │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ - adds r4, r6, r4 │ │ │ │ - str r4, [sp, #144] @ 0x90 │ │ │ │ - vldr d2, [r4] │ │ │ │ - ldr r4, [sp, #92] @ 0x5c │ │ │ │ - add r4, r7 │ │ │ │ - str r4, [sp, #92] @ 0x5c │ │ │ │ + add r3, r7 │ │ │ │ + vldr d8, [r3] │ │ │ │ + str r3, [sp, #112] @ 0x70 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ + add r3, r0 │ │ │ │ + vldr d2, [r3] │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ + ldr r3, [sp, #300] @ 0x12c │ │ │ │ vsub.f64 d6, d8, d2 │ │ │ │ vadd.f64 d8, d8, d2 │ │ │ │ - vldr d4, [r4] │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ - adds r4, r6, r4 │ │ │ │ - str r4, [sp, #72] @ 0x48 │ │ │ │ - vldr d12, [r4] │ │ │ │ - ldr r4, [sp, #184] @ 0xb8 │ │ │ │ - adds r4, r6, r4 │ │ │ │ - str r4, [sp, #184] @ 0xb8 │ │ │ │ + add r3, r7 │ │ │ │ + vldr d4, [r3] │ │ │ │ + str r3, [sp, #300] @ 0x12c │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + add r3, r0 │ │ │ │ + vldr d12, [r3] │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r3, [sp, #664] @ 0x298 │ │ │ │ vadd.f64 d7, d4, d12 │ │ │ │ vsub.f64 d12, d4, d12 │ │ │ │ - vldr d5, [r4] │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ + add r3, r0 │ │ │ │ + vldr d5, [r3] │ │ │ │ + str r3, [sp, #304] @ 0x130 │ │ │ │ + ldr r3, [sp, #672] @ 0x2a0 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - add r4, r7 │ │ │ │ - str r4, [sp, #192] @ 0xc0 │ │ │ │ - vldr d4, [r4] │ │ │ │ - ldr r4, [sp, #104] @ 0x68 │ │ │ │ - str r7, [sp, #0] │ │ │ │ - add r4, r7 │ │ │ │ + add r3, r7 │ │ │ │ + str r3, [sp, #308] @ 0x134 │ │ │ │ + vldr d4, [r3] │ │ │ │ + vstr d15, [sp, #632] @ 0x278 │ │ │ │ + ldr.w r3, [sp, #1240] @ 0x4d8 │ │ │ │ vsub.f64 d1, d5, d4 │ │ │ │ - mov r7, r4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d15, [sp, #104] @ 0x68 │ │ │ │ - vldr d2, [r4] │ │ │ │ - ldr r4, [sp, #100] @ 0x64 │ │ │ │ - adds r4, r6, r4 │ │ │ │ - str r4, [sp, #100] @ 0x64 │ │ │ │ - vldr d10, [r4] │ │ │ │ - add.w r4, sp, #1152 @ 0x480 │ │ │ │ + add r3, r7 │ │ │ │ + vldr d2, [r3] │ │ │ │ + str.w r3, [sp, #1240] @ 0x4d8 │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ + add r3, r0 │ │ │ │ + vldr d10, [r3] │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ + add.w r3, sp, #1176 @ 0x498 │ │ │ │ vadd.f64 d7, d2, d10 │ │ │ │ vsub.f64 d2, d2, d10 │ │ │ │ vadd.f64 d10, d0, d15 │ │ │ │ vadd.f64 d4, d1, d7 │ │ │ │ vsub.f64 d1, d1, d7 │ │ │ │ vadd.f64 d7, d8, d5 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ - vldr d8, [pc, #392] @ 79128 │ │ │ │ + vldr d8, [sp] │ │ │ │ vadd.f64 d15, d10, d7 │ │ │ │ - vstr d15, [sp, #632] @ 0x278 │ │ │ │ + vstr d15, [sp, #664] @ 0x298 │ │ │ │ vsub.f64 d15, d10, d7 │ │ │ │ vsub.f64 d7, d1, d6 │ │ │ │ - vldr d10, [sp, #240] @ 0xf0 │ │ │ │ + vldr d10, [sp, #640] @ 0x280 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vstr d15, [r4] │ │ │ │ + vldr d1, [pc, #376] @ 7ebd0 │ │ │ │ + vstr d15, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d15, [pc, #368] @ 7ebd0 │ │ │ │ vadd.f64 d10, d10, d14 │ │ │ │ - vldr d15, [pc, #356] @ 79128 │ │ │ │ - add.w r4, sp, #1160 @ 0x488 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vsub.f64 d15, d7, d10 │ │ │ │ - vstr d15, [r4] │ │ │ │ + vstr d15, [r3] │ │ │ │ vadd.f64 d15, d7, d10 │ │ │ │ - add.w r4, sp, #1168 @ 0x490 │ │ │ │ + add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ + vldr d7, [sp] │ │ │ │ + vldr d10, [sp, #656] @ 0x290 │ │ │ │ + vstr d15, [r3] │ │ │ │ + add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ + vldr d15, [pc, #320] @ 7ebd0 │ │ │ │ + vadd.f64 d10, d7, d10 │ │ │ │ vadd.f64 d7, d9, d4 │ │ │ │ - vldr d10, [sp, #624] @ 0x270 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ - vstr d15, [r4] │ │ │ │ - add.w r4, sp, #1176 @ 0x498 │ │ │ │ - vldr d15, [pc, #304] @ 79128 │ │ │ │ - vadd.f64 d10, d3, d10 │ │ │ │ - vmul.f64 d4, d4, d8 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ + vmul.f64 d4, d4, d1 │ │ │ │ vsub.f64 d15, d10, d7 │ │ │ │ - vstr d15, [r4] │ │ │ │ + vstr d15, [r3] │ │ │ │ vadd.f64 d15, d10, d7 │ │ │ │ - vldr d7, [sp, #616] @ 0x268 │ │ │ │ - add.w r4, sp, #1184 @ 0x4a0 │ │ │ │ + add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ + vldr d7, [sp, #648] @ 0x288 │ │ │ │ + vstr d15, [r3] │ │ │ │ + add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ vadd.f64 d10, d7, d11 │ │ │ │ vadd.f64 d7, d12, d2 │ │ │ │ - vstr d15, [r4] │ │ │ │ - add.w r4, sp, #1192 @ 0x4a8 │ │ │ │ vsub.f64 d12, d12, d2 │ │ │ │ vsub.f64 d15, d10, d7 │ │ │ │ vadd.f64 d7, d10, d7 │ │ │ │ - vldr d10, [sp, #616] @ 0x268 │ │ │ │ + vldr d10, [sp, #648] @ 0x288 │ │ │ │ vsub.f64 d11, d11, d10 │ │ │ │ - vstr d15, [r4] │ │ │ │ - add.w r4, sp, #1200 @ 0x4b0 │ │ │ │ + vstr d15, [r3] │ │ │ │ + add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ + vldr d10, [sp, #960] @ 0x3c0 │ │ │ │ vsub.f64 d15, d11, d5 │ │ │ │ - vstr d15, [sp, #616] @ 0x268 │ │ │ │ + vstr d15, [sp, #648] @ 0x288 │ │ │ │ vadd.f64 d15, d11, d5 │ │ │ │ - vldr d11, [sp, #624] @ 0x270 │ │ │ │ - vsub.f64 d5, d3, d11 │ │ │ │ - vstr d15, [r4] │ │ │ │ - add.w r4, sp, #1208 @ 0x4b8 │ │ │ │ - vldr d3, [sp, #984] @ 0x3d8 │ │ │ │ + vldr d11, [sp, #656] @ 0x290 │ │ │ │ + vstr d15, [r3] │ │ │ │ + add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ + vsub.f64 d5, d8, d11 │ │ │ │ + vadd.f64 d8, d5, d6 │ │ │ │ vsub.f64 d15, d5, d6 │ │ │ │ - vadd.f64 d1, d5, d6 │ │ │ │ - vldr d6, [sp, #240] @ 0xf0 │ │ │ │ + vldr d6, [sp, #640] @ 0x280 │ │ │ │ vsub.f64 d14, d6, d14 │ │ │ │ - vstr d1, [r4] │ │ │ │ - add.w r4, sp, #1216 @ 0x4c0 │ │ │ │ - vstr d15, [sp, #624] @ 0x270 │ │ │ │ - vldr d15, [sp, #632] @ 0x278 │ │ │ │ + vstr d8, [r3] │ │ │ │ + add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ + vstr d15, [sp, #656] @ 0x290 │ │ │ │ vsub.f64 d6, d14, d4 │ │ │ │ - vadd.f64 d4, d14, d4 │ │ │ │ - vldr d14, [sp, #104] @ 0x68 │ │ │ │ - vstr d6, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d6, d0, d14 │ │ │ │ - vstr d4, [r4] │ │ │ │ - add.w r4, sp, #1024 @ 0x400 │ │ │ │ - vldr d0, [sp, #920] @ 0x398 │ │ │ │ + vadd.f64 d14, d14, d4 │ │ │ │ + vldr d4, [sp, #632] @ 0x278 │ │ │ │ + vstr d6, [sp, #640] @ 0x280 │ │ │ │ + vsub.f64 d6, d0, d4 │ │ │ │ + vstr d14, [r3] │ │ │ │ + add.w r3, sp, #1024 @ 0x400 │ │ │ │ vadd.f64 d2, d6, d12 │ │ │ │ vsub.f64 d14, d6, d12 │ │ │ │ - vldr d12, [r4] │ │ │ │ - add.w r4, sp, #1080 @ 0x438 │ │ │ │ - vadd.f64 d5, d0, d3 │ │ │ │ - vadd.f64 d8, d12, d15 │ │ │ │ - vstr d2, [sp, #104] @ 0x68 │ │ │ │ - vldr d10, [sp, #960] @ 0x3c0 │ │ │ │ - vldr d15, [r4] │ │ │ │ - vldr d11, [sp, #1008] @ 0x3f0 │ │ │ │ + vstr d2, [sp, #632] @ 0x278 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, sp, #1048 @ 0x418 │ │ │ │ + str r0, [sp, #0] │ │ │ │ + vldr d12, [r3] │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ + vldr d1, [sp, #624] @ 0x270 │ │ │ │ + vadd.f64 d5, d10, d0 │ │ │ │ + vldr d15, [sp, #664] @ 0x298 │ │ │ │ + vldr d11, [sp, #1000] @ 0x3e8 │ │ │ │ + vldr d9, [sp, #912] @ 0x390 │ │ │ │ + vadd.f64 d8, d1, d15 │ │ │ │ + vadd.f64 d1, d3, d7 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vadd.f64 d6, d11, d12 │ │ │ │ vsub.f64 d4, d5, d8 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - vadd.f64 d1, d15, d7 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ - vadd.f64 d6, d10, d11 │ │ │ │ - vldr d9, [sp, #872] @ 0x368 │ │ │ │ - vsub.f64 d7, d7, d15 │ │ │ │ - vldr d15, [sp, #632] @ 0x278 │ │ │ │ - vstr d5, [r6] │ │ │ │ vsub.f64 d2, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #856] @ 0x358 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vldr d1, [sp, #896] @ 0x380 │ │ │ │ + vstr d5, [r0] │ │ │ │ + vstr d6, [r7] │ │ │ │ vmul.f64 d6, d1, d2 │ │ │ │ - ldr r4, [sp, #164] @ 0xa4 │ │ │ │ vnmls.f64 d6, d9, d4 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vstr d6, [r3] │ │ │ │ vmul.f64 d6, d9, d2 │ │ │ │ + ldr r3, [sp, #132] @ 0x84 │ │ │ │ + vldr d9, [pc, #32] @ 7ebd0 │ │ │ │ vmla.f64 d6, d1, d4 │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ - vsub.f64 d4, d10, d11 │ │ │ │ - vldr d10, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d1, [sp, #688] @ 0x2b0 │ │ │ │ - b.n 79148 │ │ │ │ + vsub.f64 d4, d11, d12 │ │ │ │ + vldr d12, [sp, #384] @ 0x180 │ │ │ │ + vldr d1, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vsub.f64 d6, d10, d0 │ │ │ │ + b.n 7ebf0 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 793a8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 7ee50 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 793ec ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 7ee94 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 793c0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 7ee68 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - vldr d9, [pc, #-12] @ 79140 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vsub.f64 d6, d0, d3 │ │ │ │ - ldr r4, [sp, #180] @ 0xb4 │ │ │ │ - vldr d3, [sp, #992] @ 0x3e0 │ │ │ │ - vldr d0, [sp, #928] @ 0x3a0 │ │ │ │ + ldr r3, [sp, #148] @ 0x94 │ │ │ │ + vldr d0, [sp, #624] @ 0x270 │ │ │ │ + vldr d10, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vsub.f64 d6, d12, d15 │ │ │ │ - vldr d12, [sp, #376] @ 0x178 │ │ │ │ + vsub.f64 d6, d0, d15 │ │ │ │ vsub.f64 d2, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ - vmul.f64 d4, d10, d2 │ │ │ │ - vnmls.f64 d4, d1, d5 │ │ │ │ - vmul.f64 d5, d10, d5 │ │ │ │ - vmla.f64 d5, d1, d2 │ │ │ │ - vldr d1, [sp, #384] @ 0x180 │ │ │ │ - vldr d10, [sp, #952] @ 0x3b8 │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #176] @ 0xb0 │ │ │ │ - vstr d5, [r4] │ │ │ │ + vmul.f64 d4, d1, d2 │ │ │ │ + vnmls.f64 d4, d10, d5 │ │ │ │ + vmul.f64 d5, d1, d5 │ │ │ │ + vldr d1, [sp, #392] @ 0x188 │ │ │ │ + vmla.f64 d5, d10, d2 │ │ │ │ + vldr d10, [sp, #968] @ 0x3c8 │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ + vstr d5, [r3] │ │ │ │ vmul.f64 d5, d1, d6 │ │ │ │ - ldr r4, [sp, #124] @ 0x7c │ │ │ │ + ldr r3, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d5, d12, d7 │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ vmla.f64 d7, d12, d6 │ │ │ │ - vadd.f64 d1, d10, d3 │ │ │ │ - vsub.f64 d12, d10, d3 │ │ │ │ - vldr d6, [sp, #1000] @ 0x3e8 │ │ │ │ - vadd.f64 d8, d0, d6 │ │ │ │ - vsub.f64 d11, d0, d6 │ │ │ │ - vstr d5, [r4] │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ - vstr d7, [r4] │ │ │ │ - add.w r4, sp, #1032 @ 0x408 │ │ │ │ - vldr d3, [r4] │ │ │ │ - add.w r4, sp, #1072 @ 0x430 │ │ │ │ - vldr d0, [r4] │ │ │ │ - add.w r4, sp, #1192 @ 0x4a8 │ │ │ │ - vldr d10, [r4] │ │ │ │ - add.w r4, sp, #1152 @ 0x480 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #100] @ 0x64 │ │ │ │ + vstr d7, [r3] │ │ │ │ + add.w r3, sp, #1040 @ 0x410 │ │ │ │ + vldr d7, [sp, #992] @ 0x3e0 │ │ │ │ + vldr d6, [r3] │ │ │ │ + add.w r3, sp, #1032 @ 0x408 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, sp, #1064 @ 0x428 │ │ │ │ + vldr d3, [r3] │ │ │ │ + add.w r3, sp, #1104 @ 0x450 │ │ │ │ + vadd.f64 d8, d10, d6 │ │ │ │ + vsub.f64 d11, d10, d6 │ │ │ │ + vadd.f64 d1, d7, d0 │ │ │ │ + vsub.f64 d12, d7, d0 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ + vldr d15, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d2, [r3] │ │ │ │ vadd.f64 d7, d3, d0 │ │ │ │ - vldr d15, [r4] │ │ │ │ - ldr r4, [sp, #96] @ 0x60 │ │ │ │ - vsub.f64 d6, d10, d15 │ │ │ │ - vadd.f64 d2, d15, d10 │ │ │ │ - vldr d15, [sp, #864] @ 0x360 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d6, d2, d15 │ │ │ │ + vadd.f64 d2, d15, d2 │ │ │ │ + vldr d15, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d3, d0 │ │ │ │ - vldr d3, [sp, #352] @ 0x160 │ │ │ │ + vldr d3, [sp, #904] @ 0x388 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vadd.f64 d5, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vsub.f64 d10, d1, d4 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ + vldr d1, [sp, #680] @ 0x2a8 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmul.f64 d0, d7, d9 │ │ │ │ - vldr d7, [sp, #848] @ 0x350 │ │ │ │ - vldr d1, [sp, #640] @ 0x280 │ │ │ │ - vmul.f64 d2, d15, d10 │ │ │ │ + vldr d7, [sp, #888] @ 0x378 │ │ │ │ + vmul.f64 d2, d3, d10 │ │ │ │ vsub.f64 d9, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ vldr d8, [sp, #40] @ 0x28 │ │ │ │ vnmls.f64 d2, d7, d9 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d2, [r3] │ │ │ │ vmul.f64 d2, d7, d10 │ │ │ │ - vmla.f64 d2, d15, d9 │ │ │ │ - ldr r4, [sp, #92] @ 0x5c │ │ │ │ - vadd.f64 d9, d12, d0 │ │ │ │ vadd.f64 d10, d11, d6 │ │ │ │ - vldr d15, [sp, #344] @ 0x158 │ │ │ │ + ldr r3, [sp, #300] @ 0x12c │ │ │ │ vsub.f64 d7, d12, d0 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ - vldr d0, [sp, #552] @ 0x228 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vmul.f64 d2, d3, d9 │ │ │ │ - ldr r4, [sp, #196] @ 0xc4 │ │ │ │ - vnmls.f64 d2, d15, d10 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vmul.f64 d2, d3, d10 │ │ │ │ - vmla.f64 d2, d15, d9 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ + vmla.f64 d2, d3, d9 │ │ │ │ + vadd.f64 d9, d12, d0 │ │ │ │ + vldr d3, [sp, #352] @ 0x160 │ │ │ │ + vldr d0, [sp, #568] @ 0x238 │ │ │ │ + vstr d2, [r3] │ │ │ │ + vmul.f64 d2, d15, d9 │ │ │ │ + ldr r3, [sp, #156] @ 0x9c │ │ │ │ + vnmls.f64 d2, d3, d10 │ │ │ │ + vstr d2, [r3] │ │ │ │ + vmul.f64 d2, d15, d10 │ │ │ │ + ldr r3, [sp, #308] @ 0x134 │ │ │ │ + vldr d10, [sp, #1016] @ 0x3f8 │ │ │ │ + vmla.f64 d2, d3, d9 │ │ │ │ vldr d9, [sp, #32] │ │ │ │ - vldr d3, [sp, #592] @ 0x250 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d2, [r3] │ │ │ │ vmul.f64 d2, d8, d4 │ │ │ │ - ldr r4, [sp, #140] @ 0x8c │ │ │ │ vmul.f64 d4, d9, d4 │ │ │ │ - vmla.f64 d4, d8, d5 │ │ │ │ + ldr r3, [sp, #116] @ 0x74 │ │ │ │ vnmls.f64 d2, d9, d5 │ │ │ │ - vldr d9, [pc, #-376] @ 79130 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vldr d2, [sp, #648] @ 0x288 │ │ │ │ - ldr r4, [sp, #136] @ 0x88 │ │ │ │ + vmla.f64 d4, d8, d5 │ │ │ │ + vldr d9, [pc, #-372] @ 7ebd8 │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ + vldr d2, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d5, d2, d7 │ │ │ │ - vstr d4, [r4] │ │ │ │ - ldr r4, [sp, #116] @ 0x74 │ │ │ │ + vldr d4, [pc, #-388] @ 7ebe0 │ │ │ │ vnmls.f64 d5, d1, d6 │ │ │ │ vmul.f64 d6, d2, d6 │ │ │ │ vmla.f64 d6, d1, d7 │ │ │ │ - vadd.f64 d7, d3, d0 │ │ │ │ - vldr d3, [sp, #1016] @ 0x3f8 │ │ │ │ - vldr d0, [sp, #944] @ 0x3b0 │ │ │ │ - vldr d4, [pc, #-416] @ 79138 │ │ │ │ - vstr d5, [r4] │ │ │ │ - add.w r4, sp, #1200 @ 0x4b0 │ │ │ │ - vldr d5, [pc, #-420] @ 79140 │ │ │ │ - vstr d6, [r7] │ │ │ │ - vldr d6, [sp, #976] @ 0x3d0 │ │ │ │ - vmul.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d8, d6, d7 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ - vldr d7, [sp, #528] @ 0x210 │ │ │ │ - vadd.f64 d7, d3, d7 │ │ │ │ - vmul.f64 d7, d7, d5 │ │ │ │ - vadd.f64 d15, d0, d7 │ │ │ │ - vsub.f64 d1, d0, d7 │ │ │ │ - vstr d15, [sp, #40] @ 0x28 │ │ │ │ - vldr d2, [sp, #104] @ 0x68 │ │ │ │ - vldr d15, [r4] │ │ │ │ - add.w r4, sp, #1144 @ 0x478 │ │ │ │ - vldr d12, [sp, #664] @ 0x298 │ │ │ │ + vldr d7, [sp, #616] @ 0x268 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr.w r3, [sp, #1240] @ 0x4d8 │ │ │ │ + vadd.f64 d7, d0, d7 │ │ │ │ + vstr d6, [r3] │ │ │ │ + add.w r3, sp, #1056 @ 0x420 │ │ │ │ + vldr d6, [pc, #-420] @ 7ebe8 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ + vmul.f64 d7, d7, d6 │ │ │ │ + vadd.f64 d5, d10, d7 │ │ │ │ + vsub.f64 d8, d10, d7 │ │ │ │ + vstr d5, [sp, #32] │ │ │ │ + vldr d7, [sp, #608] @ 0x260 │ │ │ │ + vldr d2, [sp, #632] @ 0x278 │ │ │ │ + vldr d12, [sp, #704] @ 0x2c0 │ │ │ │ + vadd.f64 d7, d0, d7 │ │ │ │ + vldr d11, [sp, #736] @ 0x2e0 │ │ │ │ + vmul.f64 d7, d7, d6 │ │ │ │ + vldr d6, [sp, #984] @ 0x3d8 │ │ │ │ + vadd.f64 d15, d6, d7 │ │ │ │ + vsub.f64 d1, d6, d7 │ │ │ │ vmul.f64 d6, d2, d9 │ │ │ │ - vldr d11, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d0, [r4] │ │ │ │ - add.w r4, sp, #1096 @ 0x448 │ │ │ │ - vldr d10, [r4] │ │ │ │ - vmul.f64 d7, d0, d9 │ │ │ │ + vstr d15, [sp, #40] @ 0x28 │ │ │ │ + vldr d15, [r3] │ │ │ │ + add.w r3, sp, #1168 @ 0x490 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add.w r3, sp, #1120 @ 0x460 │ │ │ │ + vldr d3, [r3] │ │ │ │ vnmls.f64 d6, d15, d4 │ │ │ │ - ldr r4, [sp, #248] @ 0xf8 │ │ │ │ - vmla.f64 d7, d10, d4 │ │ │ │ + ldr r3, [sp, #200] @ 0xc8 │ │ │ │ + vmul.f64 d7, d10, d9 │ │ │ │ + vmla.f64 d7, d3, d4 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vmul.f64 d7, d10, d9 │ │ │ │ - vnmls.f64 d7, d0, d4 │ │ │ │ + vmul.f64 d7, d3, d9 │ │ │ │ + vnmls.f64 d7, d10, d4 │ │ │ │ vmul.f64 d4, d2, d4 │ │ │ │ - vmov.f64 d0, d9 │ │ │ │ - vmov.f64 d10, d4 │ │ │ │ - vmla.f64 d10, d15, d9 │ │ │ │ + vmov.f64 d3, d4 │ │ │ │ + vmla.f64 d3, d15, d9 │ │ │ │ vsub.f64 d9, d8, d5 │ │ │ │ vldr d15, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - vldr d8, [sp, #392] @ 0x188 │ │ │ │ - vsub.f64 d4, d7, d10 │ │ │ │ - vadd.f64 d7, d7, d10 │ │ │ │ + vldr d8, [sp, #400] @ 0x190 │ │ │ │ + vsub.f64 d4, d7, d3 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ + vldr d3, [sp, #24] │ │ │ │ vsub.f64 d10, d1, d4 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vmul.f64 d2, d12, d10 │ │ │ │ vnmls.f64 d2, d11, d9 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d2, [r3] │ │ │ │ vmul.f64 d2, d11, d10 │ │ │ │ + ldr r3, [sp, #196] @ 0xc4 │ │ │ │ vmla.f64 d2, d12, d9 │ │ │ │ - ldr r4, [sp, #220] @ 0xdc │ │ │ │ - vadd.f64 d9, d15, d6 │ │ │ │ vldr d12, [sp, #48] @ 0x30 │ │ │ │ - vldr d11, [sp, #24] │ │ │ │ + vadd.f64 d9, d15, d6 │ │ │ │ vsub.f64 d6, d15, d6 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d2, [r3] │ │ │ │ vldr d2, [sp, #32] │ │ │ │ - ldr r4, [sp, #208] @ 0xd0 │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d10, d2, d7 │ │ │ │ vmul.f64 d2, d12, d9 │ │ │ │ - vnmls.f64 d2, d11, d10 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vnmls.f64 d2, d3, d10 │ │ │ │ + vstr d2, [r3] │ │ │ │ vmul.f64 d2, d12, d10 │ │ │ │ - vmla.f64 d2, d11, d9 │ │ │ │ - ldr.w r4, [sp, #1224] @ 0x4c8 │ │ │ │ - vldr d12, [sp, #400] @ 0x190 │ │ │ │ - vmov.f64 d9, d0 │ │ │ │ - vstr d2, [r4] │ │ │ │ + ldr r3, [sp, #248] @ 0xf8 │ │ │ │ + vldr d12, [sp, #408] @ 0x198 │ │ │ │ + vmla.f64 d2, d3, d9 │ │ │ │ + vldr d9, [pc, #-680] @ 7ebd8 │ │ │ │ + vstr d2, [r3] │ │ │ │ vmul.f64 d2, d12, d4 │ │ │ │ - ldr r4, [sp, #252] @ 0xfc │ │ │ │ vmul.f64 d4, d8, d4 │ │ │ │ - vmla.f64 d4, d12, d5 │ │ │ │ - vldr d12, [sp, #712] @ 0x2c8 │ │ │ │ + ldr r3, [sp, #204] @ 0xcc │ │ │ │ vnmls.f64 d2, d8, d5 │ │ │ │ - vldr d8, [sp, #704] @ 0x2c0 │ │ │ │ + vmla.f64 d4, d12, d5 │ │ │ │ + vldr d5, [sp, #32] │ │ │ │ + vldr d8, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d12, [sp, #752] @ 0x2f0 │ │ │ │ + vsub.f64 d7, d5, d7 │ │ │ │ vmul.f64 d5, d12, d6 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - ldr r4, [sp, #228] @ 0xe4 │ │ │ │ - vstr d4, [r3] │ │ │ │ - add.w r3, sp, #1136 @ 0x470 │ │ │ │ - vsub.f64 d7, d2, d7 │ │ │ │ - vldr d4, [pc, #-736] @ 79138 │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ vnmls.f64 d5, d8, d7 │ │ │ │ vmul.f64 d7, d12, d7 │ │ │ │ + vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + vldr d4, [pc, #-740] @ 7ebe0 │ │ │ │ vmla.f64 d7, d8, d6 │ │ │ │ - vldr d6, [pc, #-744] @ 79140 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vstr d7, [r1] │ │ │ │ - vldr d7, [sp, #528] @ 0x210 │ │ │ │ - vldr d5, [sp, #968] @ 0x3c8 │ │ │ │ - vsub.f64 d7, d3, d7 │ │ │ │ + vldr d6, [pc, #-740] @ 7ebe8 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #256] @ 0x100 │ │ │ │ + ldr r0, [sp, #240] @ 0xf0 │ │ │ │ + vldr d5, [sp, #1008] @ 0x3f0 │ │ │ │ + vstr d7, [r3] │ │ │ │ + add.w r3, sp, #1160 @ 0x488 │ │ │ │ + vldr d7, [sp, #608] @ 0x260 │ │ │ │ + vldr d3, [r3] │ │ │ │ + add.w r3, sp, #1112 @ 0x458 │ │ │ │ + vldr d15, [sp, #648] @ 0x288 │ │ │ │ + vsub.f64 d7, d0, d7 │ │ │ │ + vldr d0, [sp, #568] @ 0x238 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vsub.f64 d8, d5, d7 │ │ │ │ vadd.f64 d12, d5, d7 │ │ │ │ - vldr d5, [sp, #552] @ 0x228 │ │ │ │ - vldr d3, [sp, #592] @ 0x250 │ │ │ │ - vldr d15, [sp, #616] @ 0x268 │ │ │ │ - ldr r4, [sp, #276] @ 0x114 │ │ │ │ - vsub.f64 d7, d5, d3 │ │ │ │ - vldr d5, [sp, #936] @ 0x3a8 │ │ │ │ - ldr r7, [sp, #268] @ 0x10c │ │ │ │ + vldr d5, [sp, #616] @ 0x268 │ │ │ │ + vsub.f64 d7, d5, d0 │ │ │ │ + vldr d5, [sp, #976] @ 0x3d0 │ │ │ │ + vldr d0, [r3] │ │ │ │ + ldr r3, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vmul.f64 d6, d14, d4 │ │ │ │ vmul.f64 d14, d14, d9 │ │ │ │ - vmla.f64 d14, d15, d4 │ │ │ │ - vnmls.f64 d6, d15, d0 │ │ │ │ - vldr d0, [r3] │ │ │ │ - add.w r3, sp, #1088 @ 0x440 │ │ │ │ + vnmls.f64 d6, d15, d9 │ │ │ │ vsub.f64 d1, d5, d7 │ │ │ │ vadd.f64 d11, d5, d7 │ │ │ │ - vldr d15, [sp, #680] @ 0x2a8 │ │ │ │ - vmul.f64 d7, d0, d4 │ │ │ │ - vldr d3, [r3] │ │ │ │ - ldr r3, [sp, #296] @ 0x128 │ │ │ │ - vmla.f64 d7, d3, d9 │ │ │ │ + vmul.f64 d7, d3, d4 │ │ │ │ + vmla.f64 d14, d15, d4 │ │ │ │ + vmla.f64 d7, d0, d9 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vmul.f64 d7, d3, d4 │ │ │ │ - vnmls.f64 d7, d0, d9 │ │ │ │ + vmul.f64 d7, d0, d4 │ │ │ │ + vldr d0, [sp, #720] @ 0x2d0 │ │ │ │ + vnmls.f64 d7, d3, d9 │ │ │ │ vsub.f64 d9, d8, d5 │ │ │ │ - vldr d0, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - vldr d8, [sp, #880] @ 0x370 │ │ │ │ + vldr d8, [sp, #920] @ 0x398 │ │ │ │ vsub.f64 d4, d7, d14 │ │ │ │ vadd.f64 d7, d7, d14 │ │ │ │ - vldr d14, [sp, #656] @ 0x290 │ │ │ │ + vldr d14, [sp, #696] @ 0x2b8 │ │ │ │ vsub.f64 d10, d1, d4 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ - vmul.f64 d2, d15, d10 │ │ │ │ + vmul.f64 d2, d0, d10 │ │ │ │ vnmls.f64 d2, d14, d9 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d2, [r3] │ │ │ │ vmul.f64 d2, d14, d10 │ │ │ │ - vmla.f64 d2, d15, d9 │ │ │ │ - vadd.f64 d9, d11, d6 │ │ │ │ vadd.f64 d10, d12, d7 │ │ │ │ - vldr d14, [sp, #360] @ 0x168 │ │ │ │ - ldr r4, [sp, #288] @ 0x120 │ │ │ │ - vsub.f64 d6, d11, d6 │ │ │ │ + vldr d14, [sp, #368] @ 0x170 │ │ │ │ + mov r3, r6 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ - vldr d12, [sp, #888] @ 0x378 │ │ │ │ - vstr d2, [r3] │ │ │ │ + ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + vmla.f64 d2, d0, d9 │ │ │ │ + vldr d0, [sp, #376] @ 0x178 │ │ │ │ + vadd.f64 d9, d11, d6 │ │ │ │ + vsub.f64 d6, d11, d6 │ │ │ │ + vldr d12, [sp, #928] @ 0x3a0 │ │ │ │ + vstr d2, [fp] │ │ │ │ vmul.f64 d2, d0, d9 │ │ │ │ - add.w r3, sp, #1128 @ 0x468 │ │ │ │ vnmls.f64 d2, d14, d10 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d2, [r3] │ │ │ │ vmul.f64 d2, d0, d10 │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ + vldr d0, [sp, #952] @ 0x3b8 │ │ │ │ vmla.f64 d2, d14, d9 │ │ │ │ - vldr d9, [sp, #896] @ 0x380 │ │ │ │ - ldr r4, [sp, #284] @ 0x11c │ │ │ │ - vldr d0, [sp, #912] @ 0x390 │ │ │ │ - vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1112 @ 0x458 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ - vstr d2, [lr] │ │ │ │ + vldr d9, [sp, #936] @ 0x3a8 │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d2, d9, d4 │ │ │ │ vmul.f64 d4, d8, d4 │ │ │ │ - vmla.f64 d4, d9, d5 │ │ │ │ - vldr d9, [pc, #976] @ 79910 │ │ │ │ vnmls.f64 d2, d8, d5 │ │ │ │ + vldr d8, [sp, #944] @ 0x3b0 │ │ │ │ + vmla.f64 d4, d9, d5 │ │ │ │ vmul.f64 d5, d12, d6 │ │ │ │ - vldr d8, [sp, #904] @ 0x388 │ │ │ │ + vldr d9, [pc, #980] @ 7f3b8 │ │ │ │ vnmls.f64 d5, d8, d7 │ │ │ │ vmul.f64 d7, d12, d7 │ │ │ │ + vstr d2, [r6] │ │ │ │ vmla.f64 d7, d8, d6 │ │ │ │ - vldr d8, [sp, #512] @ 0x200 │ │ │ │ - vstr d2, [r7] │ │ │ │ + vldr d8, [sp, #520] @ 0x208 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vstr d5, [r3] │ │ │ │ + add.w r3, sp, #1152 @ 0x480 │ │ │ │ vadd.f64 d6, d0, d8 │ │ │ │ - vstr d4, [sl] │ │ │ │ - vldr d8, [sp, #544] @ 0x220 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vldr d5, [sp, #608] @ 0x260 │ │ │ │ - vstr d7, [ip] │ │ │ │ + vstr d7, [lr] │ │ │ │ + vldr d5, [sp, #584] @ 0x248 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add.w r3, sp, #1136 @ 0x470 │ │ │ │ + vldr d8, [sp, #600] @ 0x258 │ │ │ │ + vldr d3, [r3] │ │ │ │ + add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ vldr d15, [r3] │ │ │ │ - add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ + add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ vadd.f64 d12, d5, d8 │ │ │ │ - vldr d5, [pc, #912] @ 79918 │ │ │ │ - vldr d14, [sp, #832] @ 0x340 │ │ │ │ + vldr d5, [pc, #908] @ 7f3c0 │ │ │ │ vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1064 @ 0x428 │ │ │ │ - vmul.f64 d7, d10, d5 │ │ │ │ - ldr r7, [sp, #272] @ 0x110 │ │ │ │ + ldr r1, [sp, #220] @ 0xdc │ │ │ │ vadd.f64 d8, d6, d12 │ │ │ │ + vmul.f64 d7, d10, d5 │ │ │ │ + vldr d14, [sp, #872] @ 0x368 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ vmul.f64 d6, d15, d9 │ │ │ │ + ldr r3, [sp, #236] @ 0xec │ │ │ │ vmla.f64 d7, d3, d9 │ │ │ │ - ldr r4, [sp, #292] @ 0x124 │ │ │ │ vnmls.f64 d6, d4, d5 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ vmul.f64 d7, d10, d9 │ │ │ │ vmul.f64 d6, d4, d9 │ │ │ │ vldr d10, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d4, [sp, #600] @ 0x258 │ │ │ │ + vldr d4, [sp, #576] @ 0x240 │ │ │ │ + vmla.f64 d6, d15, d5 │ │ │ │ vnmls.f64 d7, d3, d5 │ │ │ │ - vmov.f64 d3, d15 │ │ │ │ - vmov.f64 d15, d5 │ │ │ │ - vmla.f64 d6, d3, d5 │ │ │ │ - vldr d3, [sp, #840] @ 0x348 │ │ │ │ + vldr d3, [sp, #344] @ 0x158 │ │ │ │ + vldr d15, [sp, #880] @ 0x370 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #488] @ 0x1e8 │ │ │ │ - vadd.f64 d6, d6, d10 │ │ │ │ - vldr d10, [sp, #536] @ 0x218 │ │ │ │ + vldr d6, [sp, #504] @ 0x1f8 │ │ │ │ + vadd.f64 d6, d10, d6 │ │ │ │ + vldr d10, [sp, #592] @ 0x250 │ │ │ │ vsub.f64 d9, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ vadd.f64 d2, d4, d10 │ │ │ │ vadd.f64 d4, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d10, d4, d1 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ - vldr d1, [sp, #312] @ 0x138 │ │ │ │ - vmul.f64 d2, d3, d10 │ │ │ │ + vldr d1, [sp, #320] @ 0x140 │ │ │ │ + vmul.f64 d2, d15, d10 │ │ │ │ vnmls.f64 d2, d14, d9 │ │ │ │ - vstr d2, [r0] │ │ │ │ + vstr d2, [r5] │ │ │ │ vmul.f64 d2, d14, d10 │ │ │ │ - vmla.f64 d2, d3, d9 │ │ │ │ - vadd.f64 d9, d7, d6 │ │ │ │ - vldr d3, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d10, d12, d11 │ │ │ │ vldr d14, [sp, #8] │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d11, d12, d11 │ │ │ │ - vldr d12, [sp, #728] @ 0x2d8 │ │ │ │ - vstr d2, [r7] │ │ │ │ + vldr d12, [sp, #768] @ 0x300 │ │ │ │ + vmla.f64 d2, d15, d9 │ │ │ │ + vadd.f64 d9, d7, d6 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vstr d2, [r1] │ │ │ │ vmul.f64 d2, d3, d9 │ │ │ │ - ldr r7, [sp, #264] @ 0x108 │ │ │ │ + ldr r1, [sp, #212] @ 0xd4 │ │ │ │ vnmls.f64 d2, d14, d10 │ │ │ │ - vstr d2, [r9] │ │ │ │ + vstr d2, [r4] │ │ │ │ vmul.f64 d2, d3, d10 │ │ │ │ + vldr d10, [sp, #312] @ 0x138 │ │ │ │ vmla.f64 d2, d14, d9 │ │ │ │ - vldr d14, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d10, [sp, #304] @ 0x130 │ │ │ │ + vldr d14, [sp, #784] @ 0x310 │ │ │ │ vmul.f64 d7, d14, d6 │ │ │ │ - vnmls.f64 d7, d12, d11 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d2, [r3] │ │ │ │ vmul.f64 d2, d1, d4 │ │ │ │ vmul.f64 d4, d10, d4 │ │ │ │ - ldr r4, [sp, #260] @ 0x104 │ │ │ │ - vmla.f64 d4, d1, d5 │ │ │ │ + vnmls.f64 d7, d12, d11 │ │ │ │ + add.w r3, sp, #1096 @ 0x448 │ │ │ │ vnmls.f64 d2, d10, d5 │ │ │ │ - vmov.f64 d5, d15 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vstr d4, [r7] │ │ │ │ - vstr d7, [r5] │ │ │ │ + vmla.f64 d4, d1, d5 │ │ │ │ + vldr d5, [pc, #668] @ 7f3c0 │ │ │ │ + vstr d2, [r9] │ │ │ │ + vstr d4, [r1] │ │ │ │ + vstr d7, [ip] │ │ │ │ vmul.f64 d7, d14, d11 │ │ │ │ + ldr r1, [sp, #228] @ 0xe4 │ │ │ │ + vldr d2, [pc, #636] @ 7f3b8 │ │ │ │ vmla.f64 d7, d12, d6 │ │ │ │ - ldr r7, [sp, #280] @ 0x118 │ │ │ │ - vldr d12, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d6, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, sp, #1048 @ 0x418 │ │ │ │ - vldr d2, [pc, #608] @ 79910 │ │ │ │ + vldr d6, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d12, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ - vldr d12, [sp, #568] @ 0x238 │ │ │ │ - vstr d7, [r7] │ │ │ │ - vldr d7, [sp, #584] @ 0x248 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vldr d12, [sp, #544] @ 0x220 │ │ │ │ + vldr d4, [r3] │ │ │ │ + add.w r3, sp, #1080 @ 0x438 │ │ │ │ + vldr d7, [sp, #560] @ 0x230 │ │ │ │ vldr d3, [r3] │ │ │ │ + add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ + vldr d9, [r3] │ │ │ │ add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ - vldr d9, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ - ldr r7, [sp, #168] @ 0xa8 │ │ │ │ - vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1168 @ 0x490 │ │ │ │ - ldr r4, [sp, #156] @ 0x9c │ │ │ │ - ldr r1, [sp, #132] @ 0x84 │ │ │ │ + vldr d15, [r3] │ │ │ │ + ldr r1, [sp, #108] @ 0x6c │ │ │ │ + vmul.f64 d7, d9, d5 │ │ │ │ + vldr d14, [sp, #792] @ 0x318 │ │ │ │ vsub.f64 d8, d6, d12 │ │ │ │ - vmul.f64 d7, d14, d15 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - vmul.f64 d6, d4, d15 │ │ │ │ - vldr d15, [r3] │ │ │ │ - vmla.f64 d6, d3, d2 │ │ │ │ - ldr r3, [sp, #172] @ 0xac │ │ │ │ + ldr r6, [sp, #140] @ 0x8c │ │ │ │ + vmul.f64 d6, d4, d5 │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ vmla.f64 d7, d15, d2 │ │ │ │ + ldr r0, [sp, #128] @ 0x80 │ │ │ │ + vmla.f64 d6, d3, d2 │ │ │ │ + ldr r5, [sp, #280] @ 0x118 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vmul.f64 d7, d3, d5 │ │ │ │ vmul.f64 d6, d15, d5 │ │ │ │ - vldr d3, [sp, #768] @ 0x300 │ │ │ │ - vnmls.f64 d6, d14, d2 │ │ │ │ + vldr d3, [sp, #808] @ 0x328 │ │ │ │ + vnmls.f64 d6, d9, d2 │ │ │ │ vnmls.f64 d7, d4, d2 │ │ │ │ - vldr d2, [sp, #520] @ 0x208 │ │ │ │ - vldr d14, [sp, #752] @ 0x2f0 │ │ │ │ + vldr d4, [sp, #528] @ 0x210 │ │ │ │ + vldr d2, [sp, #536] @ 0x218 │ │ │ │ + vldr d9, [sp, #552] @ 0x228 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #480] @ 0x1e0 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ - vldr d2, [sp, #560] @ 0x230 │ │ │ │ + vldr d6, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d2, d2, d9 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d9, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - vldr d8, [sp, #408] @ 0x198 │ │ │ │ + vldr d8, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d4, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d10, d4, d1 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vmul.f64 d2, d3, d10 │ │ │ │ vnmls.f64 d2, d14, d9 │ │ │ │ - vstr d2, [r7] │ │ │ │ + vstr d2, [r6] │ │ │ │ vmul.f64 d2, d14, d10 │ │ │ │ + vadd.f64 d10, d12, d11 │ │ │ │ + ldr r6, [sp, #296] @ 0x128 │ │ │ │ + vsub.f64 d11, d12, d11 │ │ │ │ + vldr d14, [sp, #800] @ 0x320 │ │ │ │ vmla.f64 d2, d3, d9 │ │ │ │ + vldr d3, [sp, #816] @ 0x330 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ - vldr d3, [sp, #776] @ 0x308 │ │ │ │ - vadd.f64 d10, d12, d11 │ │ │ │ - vldr d14, [sp, #760] @ 0x2f8 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ - ldr r7, [sp, #152] @ 0x98 │ │ │ │ - vsub.f64 d11, d12, d11 │ │ │ │ vstr d2, [r3] │ │ │ │ vmul.f64 d2, d3, d9 │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ vnmls.f64 d2, d14, d10 │ │ │ │ - vstr d2, [r7] │ │ │ │ + vstr d2, [r6] │ │ │ │ vmul.f64 d2, d3, d10 │ │ │ │ vmla.f64 d2, d14, d9 │ │ │ │ - vldr d9, [sp, #424] @ 0x1a8 │ │ │ │ - ldr r7, [sp, #128] @ 0x80 │ │ │ │ - vldr d14, [sp, #512] @ 0x200 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vldr d9, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d2, d9, d4 │ │ │ │ vmul.f64 d4, d8, d4 │ │ │ │ - vmla.f64 d4, d9, d5 │ │ │ │ vnmls.f64 d2, d8, d5 │ │ │ │ - vldr d5, [sp, #784] @ 0x310 │ │ │ │ - vstr d2, [r7] │ │ │ │ - vldr d2, [sp, #792] @ 0x318 │ │ │ │ - ldr r7, [sp, #56] @ 0x38 │ │ │ │ + vmla.f64 d4, d9, d5 │ │ │ │ + vldr d5, [sp, #824] @ 0x338 │ │ │ │ + vstr d2, [r5] │ │ │ │ + vldr d2, [sp, #832] @ 0x340 │ │ │ │ vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #272] @ 0x110 │ │ │ │ vmul.f64 d7, d2, d6 │ │ │ │ vnmls.f64 d7, d5, d11 │ │ │ │ - vstr d7, [r7] │ │ │ │ + vstr d7, [r1] │ │ │ │ vmul.f64 d7, d2, d11 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ + vldr d2, [pc, #340] @ 7f3d0 │ │ │ │ + vldr d14, [sp, #520] @ 0x208 │ │ │ │ vmla.f64 d7, d5, d6 │ │ │ │ + vldr d8, [sp, #592] @ 0x250 │ │ │ │ + vldr d5, [sp, #576] @ 0x240 │ │ │ │ vsub.f64 d6, d0, d14 │ │ │ │ - vldr d2, [pc, #320] @ 79928 │ │ │ │ + ldr r0, [sp, #172] @ 0xac │ │ │ │ + vldr d0, [sp, #640] @ 0x280 │ │ │ │ + vsub.f64 d12, d5, d8 │ │ │ │ vstr d7, [r3] │ │ │ │ - add.w r3, sp, #1120 @ 0x460 │ │ │ │ - vldr d5, [sp, #600] @ 0x258 │ │ │ │ - vldr d8, [sp, #536] @ 0x218 │ │ │ │ + add.w r3, sp, #1144 @ 0x478 │ │ │ │ + vldr d5, [pc, #292] @ 7f3c8 │ │ │ │ vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1104 @ 0x450 │ │ │ │ - vldr d4, [sp, #240] @ 0xf0 │ │ │ │ - vsub.f64 d12, d5, d8 │ │ │ │ - vldr d5, [pc, #276] @ 79920 │ │ │ │ + add.w r3, sp, #1128 @ 0x468 │ │ │ │ vldr d14, [r3] │ │ │ │ - add.w r3, sp, #1040 @ 0x410 │ │ │ │ - vldr d11, [sp, #544] @ 0x220 │ │ │ │ - vmul.f64 d7, d3, d5 │ │ │ │ - ldr r7, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d15, d6, d12 │ │ │ │ vadd.f64 d8, d6, d12 │ │ │ │ - vmla.f64 d7, d14, d2 │ │ │ │ - vldr d12, [sp, #608] @ 0x260 │ │ │ │ - ldr r4, [sp, #236] @ 0xec │ │ │ │ + vldr d11, [sp, #600] @ 0x258 │ │ │ │ + vmul.f64 d7, d3, d5 │ │ │ │ + vldr d12, [sp, #584] @ 0x248 │ │ │ │ + ldr r3, [sp, #188] @ 0xbc │ │ │ │ vstr d15, [sp, #8] │ │ │ │ - vldr d15, [sp, #624] @ 0x270 │ │ │ │ + ldr r1, [sp, #192] @ 0xc0 │ │ │ │ + vmla.f64 d7, d14, d2 │ │ │ │ + vldr d15, [sp, #656] @ 0x290 │ │ │ │ vmul.f64 d6, d15, d2 │ │ │ │ - vnmls.f64 d6, d4, d5 │ │ │ │ + vnmls.f64 d6, d0, d5 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ - vsub.f64 d0, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ - vmul.f64 d7, d4, d2 │ │ │ │ - vmla.f64 d7, d15, d5 │ │ │ │ - vsub.f64 d2, d11, d12 │ │ │ │ - vldr d11, [sp, #808] @ 0x328 │ │ │ │ - vstr d0, [sp, #24] │ │ │ │ vnmls.f64 d6, d14, d5 │ │ │ │ - vldr d0, [sp, #488] @ 0x1e8 │ │ │ │ + vmov.f64 d14, d0 │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ + vldr d0, [sp, #496] @ 0x1f0 │ │ │ │ + vmul.f64 d7, d14, d2 │ │ │ │ vmov.f64 d14, d5 │ │ │ │ - vldr d12, [sp, #800] @ 0x320 │ │ │ │ + vsub.f64 d2, d11, d12 │ │ │ │ + vldr d12, [sp, #840] @ 0x348 │ │ │ │ + vldr d11, [sp, #848] @ 0x350 │ │ │ │ + vmla.f64 d7, d15, d5 │ │ │ │ vldr d15, [sp, #8] │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d7, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d7, d0, d7 │ │ │ │ vsub.f64 d9, d8, d5 │ │ │ │ vldr d0, [sp, #24] │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - vldr d8, [sp, #736] @ 0x2e0 │ │ │ │ vadd.f64 d4, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vsub.f64 d10, d4, d1 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vmul.f64 d2, d11, d10 │ │ │ │ vnmls.f64 d2, d12, d9 │ │ │ │ - vstr d2, [r7] │ │ │ │ + vstr d2, [r3] │ │ │ │ vmul.f64 d2, d12, d10 │ │ │ │ + vadd.f64 d10, d15, d0 │ │ │ │ + vldr d12, [sp, #464] @ 0x1d0 │ │ │ │ + add.w r3, sp, #1072 @ 0x430 │ │ │ │ vmla.f64 d2, d11, d9 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ - vldr d12, [sp, #456] @ 0x1c8 │ │ │ │ - vadd.f64 d10, d15, d0 │ │ │ │ - vldr d11, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d11, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - ldr r7, [sp, #200] @ 0xc8 │ │ │ │ - vmul.f64 d6, d8, d7 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vstr d2, [r1] │ │ │ │ vmul.f64 d2, d12, d9 │ │ │ │ - ldr r4, [sp, #216] @ 0xd8 │ │ │ │ + ldr r1, [sp, #168] @ 0xa8 │ │ │ │ vnmls.f64 d2, d11, d10 │ │ │ │ - vstr d2, [r7] │ │ │ │ + vstr d2, [r1] │ │ │ │ vmul.f64 d2, d12, d10 │ │ │ │ + vldr d10, [sp, #456] @ 0x1c8 │ │ │ │ vmla.f64 d2, d11, d9 │ │ │ │ - vldr d11, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d10, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d2, [r4] │ │ │ │ + vldr d11, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d2, d11, d4 │ │ │ │ vmul.f64 d4, d10, d4 │ │ │ │ - ldr r4, [sp, #256] @ 0x100 │ │ │ │ + vnmls.f64 d2, d10, d5 │ │ │ │ vmla.f64 d4, d11, d5 │ │ │ │ vsub.f64 d11, d15, d0 │ │ │ │ - vnmls.f64 d2, d10, d5 │ │ │ │ - b.n 79930 │ │ │ │ - add r6, pc, #44 @ (adr r6, 79940 ) │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r6, [sp, #208] @ 0xd0 │ │ │ │ + vldr d3, [r3] │ │ │ │ + b.n 7f3d8 │ │ │ │ + nop.w │ │ │ │ + add r6, pc, #44 @ (adr r6, 7f3e8 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 79bb8 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 7f660 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - vstr d2, [r2] │ │ │ │ - vstr d4, [r4] │ │ │ │ - vldr d5, [sp, #720] @ 0x2d0 │ │ │ │ - ldr r4, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ + add.w r3, sp, #1088 @ 0x440 │ │ │ │ + vldr d8, [sp, #776] @ 0x308 │ │ │ │ + vstr d4, [r6] │ │ │ │ + vldr d5, [sp, #760] @ 0x2f8 │ │ │ │ + ldrd r2, r0, [sp, #176] @ 0xb0 │ │ │ │ + vmul.f64 d6, d8, d7 │ │ │ │ + vldr d0, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d12, [sp, #512] @ 0x200 │ │ │ │ + vldr d10, [sp, #536] @ 0x218 │ │ │ │ vnmls.f64 d6, d5, d11 │ │ │ │ - vldr d3, [r3] │ │ │ │ - vldr d0, [sp, #472] @ 0x1d8 │ │ │ │ - add.w r3, sp, #1056 @ 0x420 │ │ │ │ - vldr d12, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d10, [sp, #560] @ 0x230 │ │ │ │ - vldr d9, [sp, #576] @ 0x240 │ │ │ │ - vldr d2, [pc, #-56] @ 79928 │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ - vstr d6, [r4] │ │ │ │ + vldr d9, [sp, #552] @ 0x228 │ │ │ │ + vldr d2, [pc, #-56] @ 7f3d0 │ │ │ │ + ldr r4, [sp, #72] @ 0x48 │ │ │ │ + vstr d6, [r2] │ │ │ │ vmul.f64 d6, d8, d11 │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ vmla.f64 d6, d5, d7 │ │ │ │ vmul.f64 d5, d3, d14 │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d6, [r0] │ │ │ │ vsub.f64 d6, d0, d12 │ │ │ │ vadd.f64 d12, d10, d9 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, sp, #1176 @ 0x498 │ │ │ │ - vldr d0, [sp, #480] @ 0x1e0 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ - vnmls.f64 d5, d9, d2 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ vldr d10, [r3] │ │ │ │ - add.w r3, sp, #1160 @ 0x488 │ │ │ │ + add.w r3, sp, #1176 @ 0x498 │ │ │ │ + vldr d15, [r3] │ │ │ │ vsub.f64 d11, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ - vldr d15, [r3] │ │ │ │ + vmov.f64 d6, d14 │ │ │ │ + vnmls.f64 d5, d0, d2 │ │ │ │ + ldr r3, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d7, d10, d2 │ │ │ │ - vmul.f64 d6, d10, d14 │ │ │ │ - vldr d10, [sp, #584] @ 0x248 │ │ │ │ - ldr r3, [sp, #188] @ 0xbc │ │ │ │ - vmla.f64 d7, d15, d14 │ │ │ │ - vnmls.f64 d6, d15, d2 │ │ │ │ + vldr d9, [sp, #528] @ 0x210 │ │ │ │ + vldr d14, [sp, #336] @ 0x150 │ │ │ │ + vmla.f64 d7, d15, d6 │ │ │ │ vsub.f64 d8, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vmul.f64 d7, d9, d14 │ │ │ │ - vldr d14, [sp, #328] @ 0x148 │ │ │ │ + vmov.f64 d7, d6 │ │ │ │ + vmul.f64 d6, d10, d6 │ │ │ │ + vldr d10, [sp, #560] @ 0x230 │ │ │ │ + vmul.f64 d7, d0, d7 │ │ │ │ + vldr d0, [sp, #488] @ 0x1e8 │ │ │ │ + vnmls.f64 d6, d15, d2 │ │ │ │ vmla.f64 d7, d3, d2 │ │ │ │ - vldr d2, [sp, #520] @ 0x208 │ │ │ │ vldr d3, [sp, #16] │ │ │ │ + vldr d2, [sp, #544] @ 0x220 │ │ │ │ + vsub.f64 d1, d2, d10 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d7, d0, d2 │ │ │ │ - vldr d2, [sp, #568] @ 0x238 │ │ │ │ - vsub.f64 d1, d2, d10 │ │ │ │ + vadd.f64 d7, d0, d9 │ │ │ │ vsub.f64 d9, d11, d4 │ │ │ │ vadd.f64 d4, d11, d4 │ │ │ │ vsub.f64 d2, d7, d1 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ vsub.f64 d10, d2, d8 │ │ │ │ vadd.f64 d2, d8, d2 │ │ │ │ - vldr d8, [sp, #416] @ 0x1a0 │ │ │ │ vmul.f64 d1, d3, d10 │ │ │ │ vnmls.f64 d1, d13, d9 │ │ │ │ vstr d1, [r2] │ │ │ │ vmul.f64 d1, d13, d10 │ │ │ │ + vadd.f64 d10, d12, d5 │ │ │ │ + ldr r2, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d12, d12, d5 │ │ │ │ + vldr d13, [sp, #328] @ 0x148 │ │ │ │ vmla.f64 d1, d3, d9 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ - vadd.f64 d10, d12, d5 │ │ │ │ - vldr d13, [sp, #320] @ 0x140 │ │ │ │ - ldr r2, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d12, d12, d5 │ │ │ │ - vstr d1, [r0] │ │ │ │ + vstr d1, [r4] │ │ │ │ vmul.f64 d1, d14, d9 │ │ │ │ vnmls.f64 d1, d13, d10 │ │ │ │ vstr d1, [r2] │ │ │ │ vmul.f64 d1, d14, d10 │ │ │ │ vmla.f64 d1, d13, d9 │ │ │ │ - vldr d9, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ vstr d1, [r3] │ │ │ │ vmul.f64 d1, d9, d2 │ │ │ │ + vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ + vldr d5, [sp, #856] @ 0x358 │ │ │ │ vmul.f64 d2, d8, d2 │ │ │ │ - vmla.f64 d2, d9, d4 │ │ │ │ vnmls.f64 d1, d8, d4 │ │ │ │ - vstr d1, [r4] │ │ │ │ - ldr r1, [sp, #148] @ 0x94 │ │ │ │ - vldr d4, [sp, #824] @ 0x338 │ │ │ │ - vldr d5, [sp, #816] @ 0x330 │ │ │ │ - ldr r4, [sp, #100] @ 0x64 │ │ │ │ + ldrd r3, r5, [sp, #120] @ 0x78 │ │ │ │ + ldr r4, [sp, #92] @ 0x5c │ │ │ │ + vmla.f64 d2, d9, d4 │ │ │ │ + vldr d4, [sp, #864] @ 0x360 │ │ │ │ + vstr d1, [r3] │ │ │ │ vmul.f64 d6, d4, d7 │ │ │ │ - ldr.w r3, [sp, #1344] @ 0x540 │ │ │ │ - vstr d2, [r1] │ │ │ │ - adds r3, #1 │ │ │ │ - str.w r3, [sp, #1344] @ 0x540 │ │ │ │ - ldr.w r3, [sp, #1228] @ 0x4cc │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ + vstr d2, [r5] │ │ │ │ vnmls.f64 d6, d5, d12 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - add r6, r3 │ │ │ │ - ldr.w r3, [sp, #1232] @ 0x4d0 │ │ │ │ - ldr r5, [sp, #112] @ 0x70 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vmul.f64 d6, d4, d12 │ │ │ │ + ldr.w r3, [sp, #1360] @ 0x550 │ │ │ │ + vmla.f64 d6, d5, d7 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str.w r3, [sp, #1360] @ 0x550 │ │ │ │ + ldr.w r3, [sp, #1244] @ 0x4dc │ │ │ │ add r2, r3 │ │ │ │ - ldr.w r3, [sp, #1236] @ 0x4d4 │ │ │ │ + ldr.w r3, [sp, #1248] @ 0x4e0 │ │ │ │ + vstr d6, [r4] │ │ │ │ str r2, [sp, #0] │ │ │ │ + ldr.w r2, [sp, #1360] @ 0x550 │ │ │ │ + add r7, r3 │ │ │ │ + ldr.w r3, [sp, #1252] @ 0x4e4 │ │ │ │ eor.w r8, r8, r3 │ │ │ │ - ldr.w r2, [sp, #1344] @ 0x540 │ │ │ │ - ldr.w r3, [sp, #1348] @ 0x544 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vmul.f64 d6, d4, d12 │ │ │ │ - vmla.f64 d6, d5, d7 │ │ │ │ + ldr.w r3, [sp, #1364] @ 0x554 │ │ │ │ cmp r3, r2 │ │ │ │ - vstr d6, [r5] │ │ │ │ - bne.w 78426 │ │ │ │ - addw sp, sp, #1244 @ 0x4dc │ │ │ │ + bne.w 7de72 │ │ │ │ + addw sp, sp, #1260 @ 0x4ec │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00079acc : │ │ │ │ - ldr r2, [pc, #8] @ (79ad8 ) │ │ │ │ - ldr r1, [pc, #12] @ (79adc ) │ │ │ │ +0007f590 : │ │ │ │ + ldr r2, [pc, #8] @ (7f59c ) │ │ │ │ + ldr r1, [pc, #12] @ (7f5a0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - orrs r4, r4 │ │ │ │ + ldr r0, [r4, r1] │ │ │ │ movs r2, r0 │ │ │ │ - stmdb r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd pc, pc, [r7], #-1020 @ 0x3fc │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #68 @ 0x44 │ │ │ │ - ldr r6, [sp, #168] @ 0xa8 │ │ │ │ - ldr r4, [sp, #176] @ 0xb0 │ │ │ │ - subs r5, r6, #1 │ │ │ │ - add.w r2, r2, r5, lsl #5 │ │ │ │ - ldr r5, [sp, #172] @ 0xac │ │ │ │ - cmp r6, r5 │ │ │ │ - bge.w 79d04 │ │ │ │ - movs r5, #24 │ │ │ │ - lsls r7, r3, #3 │ │ │ │ - mov.w sl, r3, lsl #4 │ │ │ │ - cmp r4, #1 │ │ │ │ - mul.w r3, r5, r3 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ - bne.w 79d28 │ │ │ │ - adds r2, #32 │ │ │ │ - negs r5, r7 │ │ │ │ - rsb r9, sl, #0 │ │ │ │ - vldr d11, [pc, #508] @ 79d18 │ │ │ │ - vldr d9, [pc, #496] @ 79d10 │ │ │ │ - str r6, [sp, #168] @ 0xa8 │ │ │ │ - vldr d10, [r2, #-32] @ 0xffffffe0 │ │ │ │ - adds r3, r0, r7 │ │ │ │ - vldr d12, [r2, #-24] @ 0xffffffe8 │ │ │ │ - adds r4, r1, r7 │ │ │ │ - vldr d2, [r2, #-16] │ │ │ │ + sub sp, #60 @ 0x3c │ │ │ │ + ldr r4, [sp, #160] @ 0xa0 │ │ │ │ + ldr r5, [sp, #168] @ 0xa8 │ │ │ │ + add.w r6, r4, #4294967295 @ 0xffffffff │ │ │ │ + add.w r2, r2, r6, lsl #5 │ │ │ │ + ldr r6, [sp, #164] @ 0xa4 │ │ │ │ + cmp r4, r6 │ │ │ │ + bge.w 7f7e0 │ │ │ │ + cmp r5, #1 │ │ │ │ + mov.w r6, r3, lsl #3 │ │ │ │ + mov.w ip, r3, lsl #4 │ │ │ │ + mov.w lr, r3, lsl #5 │ │ │ │ + bne.w 7f818 │ │ │ │ + vldr d11, [pc, #540] @ 7f808 │ │ │ │ + add.w r3, r2, #32 │ │ │ │ + add.w r5, r0, r6 │ │ │ │ + add.w r2, r1, r6 │ │ │ │ + str.w lr, [sp, #48] @ 0x30 │ │ │ │ + vldr d9, [pc, #512] @ 7f800 │ │ │ │ + add.w r7, r0, ip │ │ │ │ vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d3, [r2, #-8] │ │ │ │ - adds r2, #32 │ │ │ │ - vldr d1, [r4] │ │ │ │ + add.w r9, r2, ip │ │ │ │ + vldr d10, [r3, #-32] @ 0xffffffe0 │ │ │ │ + add.w r8, r7, ip │ │ │ │ + add.w sl, r5, ip │ │ │ │ + mov lr, r1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + vldr d12, [r3, #-24] @ 0xffffffe8 │ │ │ │ + add.w r3, r3, #32 │ │ │ │ + vldr d2, [r3, #-48] @ 0xffffffd0 │ │ │ │ + vldr d3, [r3, #-40] @ 0xffffffd8 │ │ │ │ + vldr d1, [r2] │ │ │ │ vmul.f64 d15, d2, d12 │ │ │ │ vmul.f64 d6, d2, d10 │ │ │ │ + vldr d0, [pc, #468] @ 7f810 │ │ │ │ vmul.f64 d4, d3, d10 │ │ │ │ vmul.f64 d7, d3, d12 │ │ │ │ - vldr d0, [pc, #460] @ 79d20 │ │ │ │ - ldr r6, [sp, #52] @ 0x34 │ │ │ │ + ldr r6, [sp, #48] @ 0x30 │ │ │ │ + add r6, r1 │ │ │ │ + sub.w r1, r1, #8 │ │ │ │ vadd.f64 d5, d4, d15 │ │ │ │ + vadd.f64 d14, d7, d6 │ │ │ │ + sub.w fp, r6, ip │ │ │ │ vsub.f64 d15, d4, d15 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ - vadd.f64 d14, d7, d6 │ │ │ │ - vldr d7, [r1] │ │ │ │ - add r4, r6 │ │ │ │ - add.w ip, r4, r5 │ │ │ │ - mov r6, r1 │ │ │ │ + vldr d7, [r1, #8] │ │ │ │ vstr d5, [sp, #40] @ 0x28 │ │ │ │ - add.w r8, ip, r5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, r7 │ │ │ │ + vldr d5, [r5] │ │ │ │ vstr d4, [sp, #32] │ │ │ │ - subs r1, #8 │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add r3, sl │ │ │ │ - add.w lr, r3, r5 │ │ │ │ - add.w fp, lr, r5 │ │ │ │ + vldr d7, [r7] │ │ │ │ vadd.f64 d6, d1, d7 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vsub.f64 d1, d4, d6 │ │ │ │ - vadd.f64 d6, d6, d4 │ │ │ │ vmul.f64 d13, d7, d9 │ │ │ │ - vldr d4, [lr] │ │ │ │ - vmul.f64 d1, d1, d0 │ │ │ │ - vldr d0, [r4] │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vldr d4, [sl] │ │ │ │ vnmls.f64 d13, d5, d11 │ │ │ │ + vmul.f64 d1, d1, d0 │ │ │ │ + vldr d0, [r6] │ │ │ │ vstr d1, [sp, #8] │ │ │ │ vmul.f64 d1, d5, d9 │ │ │ │ + vldr d5, [r8] │ │ │ │ vmla.f64 d1, d7, d11 │ │ │ │ vldr d7, [r0] │ │ │ │ vmls.f64 d7, d6, d8 │ │ │ │ - vldr d5, [r3] │ │ │ │ - vstr d1, [sp, #24] │ │ │ │ vstr d7, [sp] │ │ │ │ - vldr d1, [r8] │ │ │ │ - vldr d7, [ip] │ │ │ │ + vldr d7, [r9] │ │ │ │ + vstr d1, [sp, #24] │ │ │ │ + vldr d1, [fp] │ │ │ │ vsub.f64 d8, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d1, d4 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vmul.f64 d1, d4, d9 │ │ │ │ vnmls.f64 d1, d5, d11 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmla.f64 d5, d4, d11 │ │ │ │ - vldr d4, [pc, #276] @ 79d20 │ │ │ │ + vldr d4, [pc, #292] @ 7f810 │ │ │ │ vstr d5, [sp, #16] │ │ │ │ vsub.f64 d5, d8, d7 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vmov.f64 d4, d0 │ │ │ │ vmls.f64 d4, d7, d8 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vmov.f64 d8, d4 │ │ │ │ vldr d4, [r0] │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstmia r0!, {d6} │ │ │ │ - vstr d7, [r6] │ │ │ │ vldr d6, [sp, #8] │ │ │ │ + vstr d7, [lr] │ │ │ │ vldr d7, [sp] │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d8, d5 │ │ │ │ vadd.f64 d8, d8, d5 │ │ │ │ vadd.f64 d6, d7, d13 │ │ │ │ vsub.f64 d0, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ vmul.f64 d1, d6, d15 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - vmla.f64 d6, d0, d15 │ │ │ │ vnmls.f64 d1, d0, d14 │ │ │ │ - vstr d1, [fp] │ │ │ │ - vstr d6, [r8] │ │ │ │ + vmla.f64 d6, d0, d15 │ │ │ │ + vstr d1, [r7] │ │ │ │ + mov r7, r2 │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ + vstr d6, [fp] │ │ │ │ vmul.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vmla.f64 d7, d4, d3 │ │ │ │ vnmls.f64 d6, d4, d2 │ │ │ │ - vstr d6, [lr] │ │ │ │ - add lr, r9 │ │ │ │ + vmla.f64 d7, d4, d3 │ │ │ │ + vstr d6, [sl] │ │ │ │ vldr d6, [sp, #8] │ │ │ │ - vstr d7, [ip] │ │ │ │ - add ip, r9 │ │ │ │ + vstr d7, [r9] │ │ │ │ vldr d7, [sp] │ │ │ │ vldr d3, [sp, #16] │ │ │ │ vldr d4, [sp, #24] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d5, d8, d4 │ │ │ │ vsub.f64 d8, d8, d4 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vmul.f64 d4, d5, d12 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ - vmla.f64 d5, d6, d12 │ │ │ │ vnmls.f64 d4, d6, d10 │ │ │ │ - vstr d4, [lr] │ │ │ │ - vstr d5, [ip] │ │ │ │ - vldr d5, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d5, d6, d12 │ │ │ │ + vstmia r5!, {d4} │ │ │ │ vldr d4, [sp, #32] │ │ │ │ + vstr d5, [r7] │ │ │ │ + vldr d5, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d6, d8, d5 │ │ │ │ vmul.f64 d8, d8, d4 │ │ │ │ - vmla.f64 d8, d7, d5 │ │ │ │ vnmls.f64 d6, d7, d4 │ │ │ │ - vstr d6, [r3] │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ - vstr d8, [r4] │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #168] @ 0xa8 │ │ │ │ - ldrd r4, r3, [sp, #168] @ 0xa8 │ │ │ │ - cmp r3, r4 │ │ │ │ - bne.w 79b22 │ │ │ │ - add sp, #68 @ 0x44 │ │ │ │ + vmla.f64 d8, d7, d5 │ │ │ │ + vstr d6, [r8] │ │ │ │ + vstr d8, [r6] │ │ │ │ + ldr r6, [sp, #164] @ 0xa4 │ │ │ │ + cmp r6, r4 │ │ │ │ + bne.w 7f600 │ │ │ │ + add sp, #60 @ 0x3c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop.w │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff522452 │ │ │ │ - b.n 7a416 │ │ │ │ + b.w ff527f42 │ │ │ │ + b.n 7ff06 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - lsls r3, r4, #3 │ │ │ │ - adds r2, #32 │ │ │ │ - negs r5, r7 │ │ │ │ - rsb r9, sl, #0 │ │ │ │ - vldr d13, [pc, #-36] @ 79d10 │ │ │ │ - vldr d11, [pc, #-32] @ 79d18 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - negs r3, r3 │ │ │ │ - str r3, [sp, #60] @ 0x3c │ │ │ │ - vldr d3, [r2, #-16] │ │ │ │ - adds r3, r0, r7 │ │ │ │ - vldr d10, [r2, #-32] @ 0xffffffe0 │ │ │ │ - adds r4, r1, r7 │ │ │ │ - vldr d9, [r2, #-24] @ 0xffffffe8 │ │ │ │ - adds r2, #32 │ │ │ │ - vldr d6, [r2, #-40] @ 0xffffffd8 │ │ │ │ - vmul.f64 d5, d10, d3 │ │ │ │ - vldr d1, [r4] │ │ │ │ - vmul.f64 d15, d9, d3 │ │ │ │ - vldr d0, [pc, #-68] @ 79d20 │ │ │ │ - vmul.f64 d7, d9, d6 │ │ │ │ - vmul.f64 d2, d10, d6 │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ + vldr d13, [pc, #-32] @ 7f800 │ │ │ │ + add.w r5, r0, r6 │ │ │ │ + vldr d11, [pc, #-32] @ 7f808 │ │ │ │ + rsb r3, r7, #0 │ │ │ │ + strd r3, lr, [sp, #48] @ 0x30 │ │ │ │ + add.w r3, r2, #32 │ │ │ │ + mov lr, r7 │ │ │ │ + add.w r2, r1, r6 │ │ │ │ + vldr d10, [r3, #-32] @ 0xffffffe0 │ │ │ │ + add.w r7, r0, ip │ │ │ │ + add.w r9, r2, ip │ │ │ │ + add.w r8, r7, ip │ │ │ │ + add.w sl, r5, ip │ │ │ │ + vldr d9, [r3, #-24] @ 0xffffffe8 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + add.w r3, r3, #32 │ │ │ │ + vldr d2, [r3, #-48] @ 0xffffffd0 │ │ │ │ + vldr d7, [r3, #-40] @ 0xffffffd8 │ │ │ │ + vldr d1, [r2] │ │ │ │ + vmul.f64 d5, d10, d2 │ │ │ │ + vmul.f64 d14, d9, d2 │ │ │ │ + vldr d0, [pc, #-96] @ 7f810 │ │ │ │ + vmul.f64 d6, d9, d7 │ │ │ │ + vmul.f64 d3, d10, d7 │ │ │ │ ldr r6, [sp, #52] @ 0x34 │ │ │ │ - add r4, r6 │ │ │ │ - vadd.f64 d14, d5, d7 │ │ │ │ - vsub.f64 d7, d5, d7 │ │ │ │ - vadd.f64 d4, d15, d2 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, r7 │ │ │ │ - vsub.f64 d15, d2, d15 │ │ │ │ - add.w ip, r4, r5 │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ - add.w r8, ip, r5 │ │ │ │ - vldr d7, [r1] │ │ │ │ + add r6, r1 │ │ │ │ + vadd.f64 d12, d5, d6 │ │ │ │ + vadd.f64 d4, d14, d3 │ │ │ │ + sub.w fp, r6, ip │ │ │ │ + vsub.f64 d14, d3, d14 │ │ │ │ + vsub.f64 d3, d5, d6 │ │ │ │ + vldr d6, [r1] │ │ │ │ + vldr d5, [r5] │ │ │ │ + vstr d12, [sp, #16] │ │ │ │ vstr d4, [sp, #24] │ │ │ │ - vstr d14, [sp, #16] │ │ │ │ - vadd.f64 d4, d5, d7 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - add r3, sl │ │ │ │ - vldr d8, [ip] │ │ │ │ - add.w lr, r3, r5 │ │ │ │ - add.w fp, lr, r5 │ │ │ │ - vadd.f64 d2, d7, d1 │ │ │ │ - vsub.f64 d7, d7, d1 │ │ │ │ - vsub.f64 d1, d4, d2 │ │ │ │ - vmul.f64 d14, d7, d13 │ │ │ │ - vadd.f64 d4, d4, d2 │ │ │ │ - vmov.f64 d2, #80 @ 0x3e800000 0.250 │ │ │ │ + vstr d3, [sp, #32] │ │ │ │ + vadd.f64 d4, d5, d6 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vldr d6, [r7] │ │ │ │ + vadd.f64 d3, d6, d1 │ │ │ │ + vsub.f64 d6, d6, d1 │ │ │ │ + vsub.f64 d1, d4, d3 │ │ │ │ + vmul.f64 d12, d6, d13 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vldr d3, [r9] │ │ │ │ + vnmls.f64 d12, d5, d11 │ │ │ │ vmul.f64 d1, d1, d0 │ │ │ │ - vnmls.f64 d14, d5, d11 │ │ │ │ + vldr d0, [r6] │ │ │ │ vstr d1, [sp] │ │ │ │ - vmul.f64 d1, d7, d11 │ │ │ │ + vmul.f64 d1, d6, d11 │ │ │ │ + vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ vmla.f64 d1, d5, d13 │ │ │ │ vldr d5, [r0] │ │ │ │ - vmls.f64 d5, d4, d2 │ │ │ │ - vldr d7, [r3] │ │ │ │ - vldr d2, [lr] │ │ │ │ - vsub.f64 d0, d8, d7 │ │ │ │ - vadd.f64 d8, d8, d7 │ │ │ │ - vldr d7, [r8] │ │ │ │ + vmls.f64 d5, d4, d6 │ │ │ │ + vldr d6, [r8] │ │ │ │ + vsub.f64 d8, d3, d6 │ │ │ │ + vadd.f64 d3, d3, d6 │ │ │ │ + vldr d6, [fp] │ │ │ │ vstr d1, [sp, #40] @ 0x28 │ │ │ │ + vldr d1, [sl] │ │ │ │ vstr d5, [sp, #8] │ │ │ │ - vsub.f64 d5, d7, d2 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ - vldr d1, [r4] │ │ │ │ - vmul.f64 d2, d7, d13 │ │ │ │ - vmul.f64 d12, d7, d11 │ │ │ │ - vsub.f64 d7, d0, d5 │ │ │ │ - vmla.f64 d12, d8, d13 │ │ │ │ - vadd.f64 d5, d0, d5 │ │ │ │ - vmov.f64 d0, d1 │ │ │ │ - vnmls.f64 d2, d8, d11 │ │ │ │ - vldr d8, [pc, #-276] @ 79d20 │ │ │ │ - vadd.f64 d1, d1, d5 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ + vsub.f64 d5, d6, d1 │ │ │ │ + vadd.f64 d6, d6, d1 │ │ │ │ + vmul.f64 d1, d6, d13 │ │ │ │ + vmul.f64 d15, d6, d11 │ │ │ │ + vsub.f64 d6, d8, d5 │ │ │ │ + vadd.f64 d5, d8, d5 │ │ │ │ vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ - vmls.f64 d0, d5, d8 │ │ │ │ - vldr d8, [r0] │ │ │ │ + vnmls.f64 d1, d3, d11 │ │ │ │ + vmla.f64 d15, d3, d13 │ │ │ │ + vldr d3, [pc, #-288] @ 7f810 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ + vmov.f64 d3, d0 │ │ │ │ + vadd.f64 d0, d0, d5 │ │ │ │ + vmls.f64 d3, d5, d8 │ │ │ │ vldr d5, [sp, #8] │ │ │ │ - vadd.f64 d4, d8, d4 │ │ │ │ - vldr d8, [sp] │ │ │ │ + vmov.f64 d8, d3 │ │ │ │ + vldr d3, [r0] │ │ │ │ + vadd.f64 d4, d3, d4 │ │ │ │ vstr d4, [r0] │ │ │ │ - vsub.f64 d4, d5, d8 │ │ │ │ - vsub.f64 d5, d0, d7 │ │ │ │ - vstr d1, [r1] │ │ │ │ - vadd.f64 d7, d7, d0 │ │ │ │ - vsub.f64 d1, d4, d2 │ │ │ │ - vadd.f64 d4, d2, d4 │ │ │ │ - vadd.f64 d8, d14, d5 │ │ │ │ - vsub.f64 d5, d5, d14 │ │ │ │ - vldr d14, [sp, #16] │ │ │ │ - vmul.f64 d2, d15, d8 │ │ │ │ - vnmls.f64 d2, d14, d1 │ │ │ │ - vstr d2, [fp] │ │ │ │ - vmul.f64 d2, d15, d1 │ │ │ │ - vmla.f64 d2, d14, d8 │ │ │ │ - vstr d2, [r8] │ │ │ │ - vmul.f64 d2, d6, d5 │ │ │ │ - vmul.f64 d6, d6, d4 │ │ │ │ - vmla.f64 d6, d3, d5 │ │ │ │ - vnmls.f64 d2, d3, d4 │ │ │ │ - vstr d2, [lr] │ │ │ │ - add lr, r9 │ │ │ │ - vstr d6, [ip] │ │ │ │ - add ip, r9 │ │ │ │ - vldr d6, [sp] │ │ │ │ + add r0, lr │ │ │ │ + vstr d0, [r1] │ │ │ │ + vldr d0, [sp] │ │ │ │ + vsub.f64 d4, d5, d0 │ │ │ │ + vsub.f64 d5, d8, d6 │ │ │ │ + vadd.f64 d6, d6, d8 │ │ │ │ + vsub.f64 d0, d4, d1 │ │ │ │ + vadd.f64 d4, d1, d4 │ │ │ │ + vadd.f64 d1, d12, d5 │ │ │ │ + vsub.f64 d5, d5, d12 │ │ │ │ + vldr d12, [sp, #16] │ │ │ │ + vmul.f64 d3, d14, d1 │ │ │ │ + vnmls.f64 d3, d12, d0 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vmul.f64 d3, d14, d0 │ │ │ │ + vmla.f64 d3, d12, d1 │ │ │ │ + vstr d3, [fp] │ │ │ │ + vmul.f64 d3, d7, d5 │ │ │ │ + vmul.f64 d7, d7, d4 │ │ │ │ + vnmls.f64 d3, d2, d4 │ │ │ │ + vmla.f64 d7, d2, d5 │ │ │ │ + vstr d3, [sl] │ │ │ │ + vstr d7, [r9] │ │ │ │ + vldr d7, [sp] │ │ │ │ vldr d5, [sp, #8] │ │ │ │ vldr d3, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vadd.f64 d4, d3, d7 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vsub.f64 d5, d6, d12 │ │ │ │ - vadd.f64 d6, d12, d6 │ │ │ │ + vadd.f64 d7, d7, d5 │ │ │ │ + vadd.f64 d4, d3, d6 │ │ │ │ + vsub.f64 d6, d6, d3 │ │ │ │ + vsub.f64 d5, d7, d15 │ │ │ │ + vadd.f64 d7, d15, d7 │ │ │ │ vmul.f64 d3, d9, d4 │ │ │ │ vmul.f64 d9, d9, d5 │ │ │ │ vnmls.f64 d3, d10, d5 │ │ │ │ vmla.f64 d9, d10, d4 │ │ │ │ vldr d4, [sp, #24] │ │ │ │ - vmul.f64 d5, d4, d7 │ │ │ │ - vstr d3, [lr] │ │ │ │ + vstr d3, [r5] │ │ │ │ + vmul.f64 d5, d4, d6 │ │ │ │ + add r5, lr │ │ │ │ vldr d3, [sp, #32] │ │ │ │ - vstr d9, [ip] │ │ │ │ - vnmls.f64 d5, d3, d6 │ │ │ │ - vmul.f64 d6, d4, d6 │ │ │ │ - vmla.f64 d6, d3, d7 │ │ │ │ - vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ - vstr d6, [r4] │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #168] @ 0xa8 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - add r0, r3 │ │ │ │ - ldr r3, [sp, #60] @ 0x3c │ │ │ │ - add r1, r3 │ │ │ │ - ldrd r4, r3, [sp, #168] @ 0xa8 │ │ │ │ - cmp r3, r4 │ │ │ │ - bne.w 79d40 │ │ │ │ - add sp, #68 @ 0x44 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + vstr d9, [r2] │ │ │ │ + sub.w r2, r2, lr │ │ │ │ + vnmls.f64 d5, d3, d7 │ │ │ │ + vmul.f64 d7, d4, d7 │ │ │ │ + vmla.f64 d7, d3, d6 │ │ │ │ + vstr d5, [r8] │ │ │ │ + vstr d7, [r6] │ │ │ │ + ldr r6, [sp, #48] @ 0x30 │ │ │ │ + add r1, r6 │ │ │ │ + ldr r6, [sp, #164] @ 0xa4 │ │ │ │ + cmp r6, r4 │ │ │ │ + bne.w 7f83a │ │ │ │ + b.n 7f7e0 │ │ │ │ │ │ │ │ -00079f2c : │ │ │ │ - ldr r2, [pc, #8] @ (79f38 ) │ │ │ │ - ldr r1, [pc, #12] @ (79f3c ) │ │ │ │ +0007fa1c : │ │ │ │ + ldr r2, [pc, #8] @ (7fa28 ) │ │ │ │ + ldr r1, [pc, #12] @ (7fa2c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - subs r6, #244 @ 0xf4 │ │ │ │ + strb r4, [r0, r0] │ │ │ │ movs r2, r0 │ │ │ │ - @ instruction: 0xfbabffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r7, r0 │ │ │ │ - mov r8, r1 │ │ │ │ + @ instruction: 0xfb83ffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r1 │ │ │ │ + mov sl, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #804 @ 0x324 │ │ │ │ - mov r9, r3 │ │ │ │ - ldr r3, [pc, #68] @ (79f98 ) │ │ │ │ - ldrd r1, r0, [sp, #904] @ 0x388 │ │ │ │ - add r3, pc │ │ │ │ + sub.w sp, sp, #812 @ 0x32c │ │ │ │ + ldrd r1, r0, [sp, #912] @ 0x390 │ │ │ │ + ldr r3, [pc, #64] @ (7fa98 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 7acb4 │ │ │ │ - ldr r1, [sp, #912] @ 0x390 │ │ │ │ - mov fp, r9 │ │ │ │ - vldr d13, [pc, #32] @ 79f88 │ │ │ │ - mov sl, r7 │ │ │ │ - vldr d0, [pc, #36] @ 79f90 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #788] @ 0x314 │ │ │ │ - negs r1, r1 │ │ │ │ - str r1, [sp, #792] @ 0x318 │ │ │ │ - ldr r1, [pc, #36] @ (79f9c ) │ │ │ │ + add r3, pc │ │ │ │ + bge.w 8080a │ │ │ │ + ldr r1, [sp, #920] @ 0x398 │ │ │ │ + vldr d0, [pc, #36] @ 7fa88 │ │ │ │ + vldr d13, [pc, #40] @ 7fa90 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r1, [sp, #796] @ 0x31c │ │ │ │ + rsb r1, r1, #0 │ │ │ │ + str r1, [sp, #800] @ 0x320 │ │ │ │ + ldr r1, [pc, #36] @ (7fa9c ) │ │ │ │ ldr r3, [r3, r1] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #796] @ 0x31c │ │ │ │ - ldr r3, [sp, #904] @ 0x388 │ │ │ │ - add.w r6, r2, r3, lsl #6 │ │ │ │ - mov r9, r6 │ │ │ │ - b.n 79fa0 │ │ │ │ + str r3, [sp, #804] @ 0x324 │ │ │ │ + ldr r3, [sp, #912] @ 0x390 │ │ │ │ + add.w r7, r2, r3, lsl #6 │ │ │ │ + mov lr, r7 │ │ │ │ + b.n 7faa0 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - ldr r4, [pc, #432] @ (7a14c ) │ │ │ │ + str r2, [r5, #20] │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d12, [r9, #-64] @ 0xffffffc0 │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - vldr d5, [r9, #-56] @ 0xffffffc8 │ │ │ │ - movs r5, #120 @ 0x78 │ │ │ │ - vldr d2, [r9, #-48] @ 0xffffffd0 │ │ │ │ - movs r1, #112 @ 0x70 │ │ │ │ - vldr d3, [r9, #-40] @ 0xffffffd8 │ │ │ │ - mul.w r0, r3, fp │ │ │ │ - vldr d9, [r9, #-24] @ 0xffffffe8 │ │ │ │ - movs r6, #40 @ 0x28 │ │ │ │ - vmul.f64 d6, d12, d2 │ │ │ │ - vmul.f64 d4, d5, d2 │ │ │ │ - vmul.f64 d7, d5, d3 │ │ │ │ - vmul.f64 d10, d12, d3 │ │ │ │ - vldr d1, [r9, #-32] @ 0xffffffe0 │ │ │ │ - add.w r3, r8, r0 │ │ │ │ + vldr d9, [lr, #-64] @ 0xffffffc0 │ │ │ │ + mov.w r2, sl, lsl #3 │ │ │ │ + add.w lr, lr, #64 @ 0x40 │ │ │ │ + mov.w r5, sl, lsl #4 │ │ │ │ + vldr d5, [lr, #-120] @ 0xffffff88 │ │ │ │ + add.w r0, r2, sl │ │ │ │ + sub.w r1, r2, sl │ │ │ │ + mov.w r7, r0, lsl #3 │ │ │ │ + vldr d7, [lr, #-104] @ 0xffffff98 │ │ │ │ + mov.w r6, r1, lsl #4 │ │ │ │ + add.w r3, r9, r7 │ │ │ │ + mov.w fp, sl, lsl #5 │ │ │ │ + add r7, r8 │ │ │ │ + vldr d2, [lr, #-112] @ 0xffffff90 │ │ │ │ + add.w r4, r9, r6 │ │ │ │ + add r6, r8 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vldr d1, [lr, #-96] @ 0xffffffa0 │ │ │ │ + add.w r0, r9, r0, lsl #4 │ │ │ │ vstr d5, [sp, #8] │ │ │ │ - mul.w r1, r1, fp │ │ │ │ + vmov.f64 d15, d7 │ │ │ │ + vmul.f64 d7, d5, d7 │ │ │ │ + vmul.f64 d6, d9, d2 │ │ │ │ + vmul.f64 d4, d5, d2 │ │ │ │ vstr d2, [sp, #16] │ │ │ │ - mov.w ip, #152 @ 0x98 │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ - vsub.f64 d15, d10, d4 │ │ │ │ + vmul.f64 d10, d9, d15 │ │ │ │ + vstr d1, [sp, #32] │ │ │ │ + vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ - vadd.f64 d10, d4, d10 │ │ │ │ - vmov.f64 d7, d3 │ │ │ │ - vmul.f64 d6, d5, d9 │ │ │ │ - vmul.f64 d5, d5, d1 │ │ │ │ - vmul.f64 d4, d12, d9 │ │ │ │ - vmul.f64 d3, d3, d9 │ │ │ │ - vstr d9, [sp, #200] @ 0xc8 │ │ │ │ - vstr d10, [sp] │ │ │ │ + vldr d6, [lr, #-88] @ 0xffffffa8 │ │ │ │ + vsub.f64 d14, d10, d4 │ │ │ │ + vadd.f64 d4, d4, d10 │ │ │ │ vmov.f64 d10, d1 │ │ │ │ + vmul.f64 d3, d15, d6 │ │ │ │ + vmul.f64 d7, d9, d10 │ │ │ │ + vstr d4, [sp] │ │ │ │ + vmul.f64 d4, d9, d6 │ │ │ │ + vstr d6, [sp, #24] │ │ │ │ vstr d8, [sp, #40] @ 0x28 │ │ │ │ - vmul.f64 d8, d2, d9 │ │ │ │ + vmul.f64 d8, d2, d6 │ │ │ │ vmul.f64 d2, d2, d1 │ │ │ │ - vmul.f64 d1, d7, d1 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ - add.w r4, r8, r1 │ │ │ │ - vmul.f64 d7, d12, d10 │ │ │ │ - vstr d10, [sp, #32] │ │ │ │ - mov.w r2, fp, lsl #5 │ │ │ │ - add r0, sl │ │ │ │ - vadd.f64 d11, d8, d1 │ │ │ │ - vsub.f64 d1, d8, d1 │ │ │ │ + vmul.f64 d6, d5, d6 │ │ │ │ + vmul.f64 d5, d5, d1 │ │ │ │ + vmul.f64 d1, d15, d1 │ │ │ │ vadd.f64 d10, d3, d2 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ + vadd.f64 d11, d8, d1 │ │ │ │ + vsub.f64 d1, d8, d1 │ │ │ │ vldr d8, [sp, #40] @ 0x28 │ │ │ │ - add.w r7, r8, r2 │ │ │ │ - add r2, sl │ │ │ │ - add r1, sl │ │ │ │ + vstr d10, [sp, #480] @ 0x1e0 │ │ │ │ + vsub.f64 d10, d7, d6 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vstr d3, [sp, #512] @ 0x200 │ │ │ │ + vmov.f64 d3, d12 │ │ │ │ vstr d1, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d1, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vldr d5, [sp, #32] │ │ │ │ - vstr d10, [sp, #480] @ 0x1e0 │ │ │ │ - vsub.f64 d10, d7, d6 │ │ │ │ + vstr d10, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d6, [sp, #528] @ 0x210 │ │ │ │ + vmul.f64 d6, d12, d2 │ │ │ │ vstr d11, [sp, #496] @ 0x1f0 │ │ │ │ - add.w r9, r9, #64 @ 0x40 │ │ │ │ - vstr d3, [sp, #512] @ 0x200 │ │ │ │ - vmov.f64 d3, d14 │ │ │ │ - vmov.f64 d11, d4 │ │ │ │ vstr d1, [sp, #520] @ 0x208 │ │ │ │ - vadd.f64 d4, d6, d7 │ │ │ │ - vmov.f64 d1, d15 │ │ │ │ - vmul.f64 d6, d14, d9 │ │ │ │ - vmul.f64 d7, d15, d5 │ │ │ │ - vstr d10, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d10, [sp] │ │ │ │ - vstr d4, [sp, #528] @ 0x210 │ │ │ │ + vmov.f64 d1, d14 │ │ │ │ + vmov.f64 d11, d4 │ │ │ │ + vmul.f64 d7, d14, d5 │ │ │ │ vmul.f64 d4, d8, d5 │ │ │ │ - vsub.f64 d14, d6, d7 │ │ │ │ - vadd.f64 d15, d6, d7 │ │ │ │ - vmul.f64 d7, d1, d9 │ │ │ │ - vmul.f64 d6, d3, d5 │ │ │ │ - vstr d14, [sp, #536] @ 0x218 │ │ │ │ + vsub.f64 d12, d6, d7 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ + vmul.f64 d6, d3, d5 │ │ │ │ + vmul.f64 d7, d1, d2 │ │ │ │ + vstr d12, [sp, #536] @ 0x218 │ │ │ │ + vadd.f64 d12, d6, d7 │ │ │ │ + vstr d14, [sp, #544] @ 0x220 │ │ │ │ + vsub.f64 d14, d6, d7 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ - vmul.f64 d5, d10, d9 │ │ │ │ - vstr d15, [sp, #544] @ 0x220 │ │ │ │ - vstr d6, [sp, #560] @ 0x230 │ │ │ │ - vmul.f64 d6, d8, d9 │ │ │ │ - vmul.f64 d7, d10, d7 │ │ │ │ - vstr d14, [sp, #552] @ 0x228 │ │ │ │ - vadd.f64 d14, d4, d5 │ │ │ │ - vsub.f64 d15, d4, d5 │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ - vsub.f64 d10, d6, d7 │ │ │ │ + vmul.f64 d6, d8, d2 │ │ │ │ + vstr d12, [sp, #552] @ 0x228 │ │ │ │ + vldr d12, [sp] │ │ │ │ + vstr d14, [sp, #560] @ 0x230 │ │ │ │ + vmul.f64 d7, d12, d7 │ │ │ │ + vmul.f64 d5, d12, d2 │ │ │ │ + vsub.f64 d12, d6, d7 │ │ │ │ + vadd.f64 d10, d4, d5 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vmov.f64 d2, d14 │ │ │ │ - vldr d14, [r9, #-72] @ 0xffffffb8 │ │ │ │ - vstr d15, [sp, #568] @ 0x238 │ │ │ │ - vldr d15, [r9, #-80] @ 0xffffffb0 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vldr d6, [lr, #-80] @ 0xffffffb0 │ │ │ │ + vmov.f64 d14, d12 │ │ │ │ + vldr d12, [lr, #-72] @ 0xffffffb8 │ │ │ │ + vstr d4, [sp, #568] @ 0x238 │ │ │ │ vstr d7, [sp, #576] @ 0x240 │ │ │ │ - vmul.f64 d7, d5, d14 │ │ │ │ - vmov.f64 d9, d2 │ │ │ │ - vmla.f64 d7, d12, d15 │ │ │ │ - vstr d7, [sp, #584] @ 0x248 │ │ │ │ - vmul.f64 d7, d10, d14 │ │ │ │ - vstr d3, [sp, #184] @ 0xb8 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - str r4, [sp, #60] @ 0x3c │ │ │ │ + vmov.f64 d2, d6 │ │ │ │ + vmul.f64 d7, d5, d12 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ - vmul.f64 d7, d1, d15 │ │ │ │ - vmla.f64 d4, d2, d15 │ │ │ │ - str r7, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d7, d14, d12 │ │ │ │ + vmla.f64 d4, d9, d6 │ │ │ │ + vmla.f64 d7, d10, d6 │ │ │ │ + vstr d4, [sp, #584] @ 0x248 │ │ │ │ + vmov.f64 d4, d1 │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ + vstr d7, [sp, #592] @ 0x250 │ │ │ │ + vmul.f64 d7, d1, d6 │ │ │ │ vstr d1, [sp, #192] @ 0xc0 │ │ │ │ - vstr d12, [sp, #176] @ 0xb0 │ │ │ │ - vmov.f64 d6, d7 │ │ │ │ - vmul.f64 d7, d5, d15 │ │ │ │ - vstr d14, [sp, #224] @ 0xe0 │ │ │ │ - vstr d15, [sp, #216] @ 0xd8 │ │ │ │ - vstr d9, [sp, #208] @ 0xd0 │ │ │ │ - vnmls.f64 d7, d12, d14 │ │ │ │ - vnmls.f64 d6, d3, d14 │ │ │ │ - vstr d4, [sp, #592] @ 0x250 │ │ │ │ - vstr d7, [sp, #608] @ 0x260 │ │ │ │ - vmul.f64 d7, d1, d14 │ │ │ │ - vstr d6, [sp, #600] @ 0x258 │ │ │ │ + vstr d3, [sp, #184] @ 0xb8 │ │ │ │ + vstr d9, [sp, #168] @ 0xa8 │ │ │ │ + strd r3, r4, [sp, #60] @ 0x3c │ │ │ │ + vstr d15, [sp, #176] @ 0xb0 │ │ │ │ + vmov.f64 d1, d7 │ │ │ │ + vmul.f64 d7, d5, d6 │ │ │ │ + vstr d14, [sp, #200] @ 0xc8 │ │ │ │ + vnmls.f64 d1, d3, d12 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ - vmla.f64 d6, d3, d15 │ │ │ │ + vmul.f64 d7, d4, d12 │ │ │ │ + vmov.f64 d4, d2 │ │ │ │ + vnmls.f64 d6, d9, d12 │ │ │ │ + vmla.f64 d7, d3, d2 │ │ │ │ vldr d3, [sp] │ │ │ │ - vmul.f64 d7, d3, d15 │ │ │ │ - vmov.f64 d4, d7 │ │ │ │ - vstr d6, [sp, #616] @ 0x268 │ │ │ │ - vldr d6, [sp, #16] │ │ │ │ - vnmls.f64 d4, d8, d14 │ │ │ │ - vstr d4, [sp, #624] @ 0x270 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - vmul.f64 d7, d4, d15 │ │ │ │ - vnmls.f64 d7, d6, d14 │ │ │ │ + vstr d4, [sp, #208] @ 0xd0 │ │ │ │ + vldr d2, [sp, #16] │ │ │ │ + vstr d1, [sp, #600] @ 0x258 │ │ │ │ + vstr d6, [sp, #608] @ 0x260 │ │ │ │ + vstr d7, [sp, #616] @ 0x268 │ │ │ │ + vmul.f64 d7, d3, d4 │ │ │ │ + vmov.f64 d6, d7 │ │ │ │ + vmul.f64 d7, d15, d4 │ │ │ │ + vnmls.f64 d6, d8, d12 │ │ │ │ + vnmls.f64 d7, d2, d12 │ │ │ │ + vstr d6, [sp, #624] @ 0x270 │ │ │ │ vstr d7, [sp, #632] @ 0x278 │ │ │ │ - vmul.f64 d7, d10, d15 │ │ │ │ - vmov.f64 d2, d7 │ │ │ │ - vmul.f64 d7, d3, d14 │ │ │ │ + vmul.f64 d7, d14, d4 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ - vmul.f64 d7, d4, d14 │ │ │ │ - vmla.f64 d7, d6, d15 │ │ │ │ - vmla.f64 d5, d8, d15 │ │ │ │ - vnmls.f64 d2, d9, d14 │ │ │ │ - vldr d4, [sl] │ │ │ │ - vldr d6, [r7] │ │ │ │ - vstr d7, [sp, #656] @ 0x290 │ │ │ │ + vmul.f64 d7, d3, d12 │ │ │ │ + vnmls.f64 d5, d10, d12 │ │ │ │ + vmov.f64 d9, d7 │ │ │ │ + vmul.f64 d7, d15, d12 │ │ │ │ + vmla.f64 d9, d8, d4 │ │ │ │ + vmov.f64 d8, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - mul.w r3, r5, fp │ │ │ │ - vstr d5, [sp, #648] @ 0x288 │ │ │ │ - add.w r5, sl, r3 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + sub.w r3, r5, sl │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vstr d5, [sp, #640] @ 0x280 │ │ │ │ + add.w r2, r8, r3 │ │ │ │ + vldr d5, [r4] │ │ │ │ + vmla.f64 d8, d2, d4 │ │ │ │ + vldr d4, [r8] │ │ │ │ + str r2, [sp, #68] @ 0x44 │ │ │ │ + vstr d9, [sp, #648] @ 0x288 │ │ │ │ + vstr d8, [sp, #656] @ 0x290 │ │ │ │ vadd.f64 d8, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d5, [r4] │ │ │ │ - vldr d7, [r5] │ │ │ │ - mul.w r5, r6, fp │ │ │ │ - vstr d2, [sp, #640] @ 0x280 │ │ │ │ - add.w r6, sl, r5 │ │ │ │ - str r6, [sp, #72] @ 0x48 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, sl, sl, lsl #2 │ │ │ │ + mov.w ip, r2, lsl #3 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w r4, r8, ip │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - add r5, r8 │ │ │ │ - vldr d7, [r6] │ │ │ │ - mla r6, ip, fp, r8 │ │ │ │ - mov.w ip, #80 @ 0x50 │ │ │ │ - str r6, [sp, #84] @ 0x54 │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ + add.w r4, r9, fp │ │ │ │ + vldr d6, [r4] │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ + mov.w r4, #152 @ 0x98 │ │ │ │ + mla r4, r4, sl, r9 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - mul.w r4, ip, fp │ │ │ │ - vldr d6, [r6] │ │ │ │ - mov.w ip, #104 @ 0x68 │ │ │ │ - add.w r7, sl, r4 │ │ │ │ - str r7, [sp, #88] @ 0x58 │ │ │ │ - vadd.f64 d12, d8, d1 │ │ │ │ - vsub.f64 d1, d8, d1 │ │ │ │ - add r4, r8 │ │ │ │ - mul.w ip, ip, fp │ │ │ │ - vldr d9, [r7] │ │ │ │ - str r5, [sp, #92] @ 0x5c │ │ │ │ - vstr d12, [sp, #232] @ 0xe8 │ │ │ │ + vldr d6, [r4] │ │ │ │ + str r4, [sp, #84] @ 0x54 │ │ │ │ + add.w r4, r8, r2 │ │ │ │ + add r2, r9 │ │ │ │ + str r4, [sp, #88] @ 0x58 │ │ │ │ + vldr d9, [r4] │ │ │ │ + add.w r4, r8, fp │ │ │ │ + mov.w fp, #104 @ 0x68 │ │ │ │ + str r4, [sp, #52] @ 0x34 │ │ │ │ + mul.w fp, fp, sl │ │ │ │ + str r6, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d3, d6, d9 │ │ │ │ vadd.f64 d6, d6, d9 │ │ │ │ + vadd.f64 d9, d8, d1 │ │ │ │ + vsub.f64 d1, d8, d1 │ │ │ │ + vstr d9, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ - str r0, [sp, #100] @ 0x64 │ │ │ │ - vstr d1, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d12, d7, d6 │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - vadd.f64 d6, d2, d3 │ │ │ │ - vsub.f64 d8, d3, d2 │ │ │ │ - vldr d7, [r5] │ │ │ │ - adds r5, r2, r3 │ │ │ │ - vstr d5, [sp, #272] @ 0x110 │ │ │ │ - vstr d4, [sp, #280] @ 0x118 │ │ │ │ - vstr d6, [sp, #288] @ 0x120 │ │ │ │ - vldr d6, [r2] │ │ │ │ - vldr d5, [r5] │ │ │ │ - vstr d8, [sp, #264] @ 0x108 │ │ │ │ + vldr d4, [r9] │ │ │ │ + vstr d9, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d9, d7, d6 │ │ │ │ + vstr d1, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d1, d3, d2 │ │ │ │ + vadd.f64 d2, d2, d3 │ │ │ │ + vstr d5, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r9, ip │ │ │ │ + mov.w ip, #88 @ 0x58 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mul.w ip, ip, sl │ │ │ │ + str r4, [sp, #92] @ 0x5c │ │ │ │ + ldr r4, [sp, #52] @ 0x34 │ │ │ │ + vstr d9, [sp, #232] @ 0xe8 │ │ │ │ + vstr d5, [sp, #264] @ 0x108 │ │ │ │ + vstr d2, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vldr d4, [r8] │ │ │ │ - vstr d9, [sp, #240] @ 0xf0 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r4, r3 │ │ │ │ + vldr d9, [r6] │ │ │ │ + add.w r6, r9, r1 │ │ │ │ + add r1, r8 │ │ │ │ + str r4, [sp, #96] @ 0x60 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, r9, r3 │ │ │ │ + vstr d1, [sp, #248] @ 0xf8 │ │ │ │ + str r4, [sp, #100] @ 0x64 │ │ │ │ + str r6, [sp, #108] @ 0x6c │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r0] │ │ │ │ - add.w r0, r8, r3 │ │ │ │ - vldr d9, [r1] │ │ │ │ - str r1, [sp, #108] @ 0x6c │ │ │ │ - movs r1, #56 @ 0x38 │ │ │ │ + vldr d5, [r7] │ │ │ │ vadd.f64 d1, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d4, [r0] │ │ │ │ - mul.w r1, r1, fp │ │ │ │ - str r0, [sp, #104] @ 0x68 │ │ │ │ - vstr d12, [sp, #248] @ 0xf8 │ │ │ │ - mov.w r0, fp, lsl #4 │ │ │ │ + vldr d4, [r4] │ │ │ │ vsub.f64 d3, d4, d9 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ vadd.f64 d9, d8, d1 │ │ │ │ - vsub.f64 d12, d6, d7 │ │ │ │ vsub.f64 d8, d8, d1 │ │ │ │ - add.w r7, r8, r1 │ │ │ │ - add.w r6, sl, r0 │ │ │ │ - add r1, sl │ │ │ │ vsub.f64 d15, d3, d2 │ │ │ │ - vadd.f64 d2, d2, d3 │ │ │ │ + vstr d8, [sp, #296] @ 0x128 │ │ │ │ vstr d9, [sp, #664] @ 0x298 │ │ │ │ + vsub.f64 d9, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vstr d9, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d9, d5, d4 │ │ │ │ - add r0, r8 │ │ │ │ - str r5, [sp, #96] @ 0x60 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ - vstr d15, [sp, #320] @ 0x140 │ │ │ │ + vstr d15, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d15, d4, d5 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - str r7, [sp, #112] @ 0x70 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vstr d12, [sp, #296] @ 0x128 │ │ │ │ - vstr d9, [sp, #304] @ 0x130 │ │ │ │ - vstr d8, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d5, d2, d3 │ │ │ │ + vstr d6, [sp, #320] @ 0x140 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r8, r5 │ │ │ │ + vstr d9, [sp, #288] @ 0x120 │ │ │ │ vstr d5, [sp, #328] @ 0x148 │ │ │ │ - vstr d2, [sp, #336] @ 0x150 │ │ │ │ - str r6, [sp, #116] @ 0x74 │ │ │ │ + str r6, [sp, #112] @ 0x70 │ │ │ │ vldr d7, [r6] │ │ │ │ - vldr d4, [r0] │ │ │ │ - str r0, [sp, #120] @ 0x78 │ │ │ │ - movs r0, #96 @ 0x60 │ │ │ │ + add.w r6, r9, r5 │ │ │ │ + add r5, sl │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + vldr d4, [r6] │ │ │ │ + str r1, [sp, #120] @ 0x78 │ │ │ │ + str r6, [sp, #116] @ 0x74 │ │ │ │ + str r0, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ - str r1, [sp, #124] @ 0x7c │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - movs r1, #136 @ 0x88 │ │ │ │ - mul.w r0, r0, fp │ │ │ │ - add.w r6, sl, r0 │ │ │ │ + add.w r1, r9, r5 │ │ │ │ + add r5, r8 │ │ │ │ + vldr d5, [r1] │ │ │ │ + str r1, [sp, #124] @ 0x7c │ │ │ │ + add.w r1, sl, sl, lsl #1 │ │ │ │ + vldr d9, [r5] │ │ │ │ + mov.w r6, r1, lsl #5 │ │ │ │ vadd.f64 d1, d4, d7 │ │ │ │ - mul.w r1, r1, fp │ │ │ │ - add.w r7, r8, r0 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - str r7, [sp, #136] @ 0x88 │ │ │ │ - add.w r5, r8, r1 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r0, sl, r1 │ │ │ │ - str r6, [sp, #132] @ 0x84 │ │ │ │ - movs r6, #24 │ │ │ │ - str r5, [sp, #128] @ 0x80 │ │ │ │ - vldr d5, [r5] │ │ │ │ - vadd.f64 d12, d8, d1 │ │ │ │ - vldr d9, [r0] │ │ │ │ - vsub.f64 d8, d8, d1 │ │ │ │ - mul.w r6, r6, fp │ │ │ │ - str r0, [sp, #140] @ 0x8c │ │ │ │ + str r5, [sp, #132] @ 0x84 │ │ │ │ + mov.w r5, r1, lsl #3 │ │ │ │ + add.w r4, r8, r6 │ │ │ │ + add r6, r9 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r4, [sp, #128] @ 0x80 │ │ │ │ + str r5, [sp, #312] @ 0x138 │ │ │ │ + add r5, r9 │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ + str r5, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ - add.w r1, r8, r6 │ │ │ │ - str r1, [sp, #144] @ 0x90 │ │ │ │ - vstr d12, [sp, #344] @ 0x158 │ │ │ │ - add r6, sl │ │ │ │ + vldr d7, [r6] │ │ │ │ vsub.f64 d3, d7, d9 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ - mul.w r7, r7, fp │ │ │ │ - vsub.f64 d12, d4, d5 │ │ │ │ - vadd.f64 d5, d4, d5 │ │ │ │ - vstr d8, [sp, #368] @ 0x170 │ │ │ │ - add.w r5, sl, r7 │ │ │ │ - str r5, [sp, #148] @ 0x94 │ │ │ │ - vadd.f64 d9, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ + vadd.f64 d9, d8, d1 │ │ │ │ + vsub.f64 d8, d8, d1 │ │ │ │ vsub.f64 d1, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ + vstr d9, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d9, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vstr d9, [sp, #344] @ 0x158 │ │ │ │ + vsub.f64 d9, d4, d5 │ │ │ │ + vadd.f64 d5, d4, d5 │ │ │ │ + vstr d6, [sp, #384] @ 0x180 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, r8, r1 │ │ │ │ + add r1, r9 │ │ │ │ vldr d7, [r5] │ │ │ │ - movs r5, #88 @ 0x58 │ │ │ │ - vstr d5, [sp, #384] @ 0x180 │ │ │ │ - add r7, r8 │ │ │ │ - vstr d6, [sp, #392] @ 0x188 │ │ │ │ - vldr d6, [r1] │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ - mul.w r5, r5, fp │ │ │ │ - vstr d2, [sp, #400] @ 0x190 │ │ │ │ + str r5, [sp, #140] @ 0x8c │ │ │ │ + add.w r5, r8, r4 │ │ │ │ + vstr d8, [sp, #360] @ 0x168 │ │ │ │ + vldr d4, [r5] │ │ │ │ + vstr d5, [sp, #376] @ 0x178 │ │ │ │ vstr d9, [sp, #352] @ 0x160 │ │ │ │ - mla r1, r1, fp, r8 │ │ │ │ - add.w r0, sl, r5 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ - str r1, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - str r0, [sp, #156] @ 0x9c │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r8, ip │ │ │ │ + vstr d1, [sp, #368] @ 0x170 │ │ │ │ + add ip, r9 │ │ │ │ + vstr d2, [sp, #392] @ 0x188 │ │ │ │ vldr d5, [r0] │ │ │ │ - mov.w r0, fp, lsl #6 │ │ │ │ - vldr d7, [r1] │ │ │ │ - mov.w r1, fp, lsl #3 │ │ │ │ - add.w lr, sl, r1 │ │ │ │ - add.w r3, r8, r0 │ │ │ │ - str r3, [sp, #160] @ 0xa0 │ │ │ │ - add r0, sl │ │ │ │ + str r0, [sp, #148] @ 0x94 │ │ │ │ + mov.w r0, sl, lsl #6 │ │ │ │ + add.w r4, r9, r0 │ │ │ │ + add r0, r8 │ │ │ │ + str r4, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d4, [lr] │ │ │ │ - add r1, r8 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, r8, ip │ │ │ │ - vstr d12, [sp, #360] @ 0x168 │ │ │ │ - add ip, sl │ │ │ │ - vstr d1, [sp, #376] @ 0x178 │ │ │ │ - add r5, r8 │ │ │ │ - str r3, [sp, #164] @ 0xa4 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, r9, fp │ │ │ │ + add fp, r8 │ │ │ │ + str r4, [sp, #156] @ 0x9c │ │ │ │ + str r0, [sp, #164] @ 0xa4 │ │ │ │ + str r1, [sp, #792] @ 0x318 │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r3] │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - str r1, [sp, #172] @ 0xac │ │ │ │ - add r3, lr │ │ │ │ - str r3, [sp, #168] @ 0xa8 │ │ │ │ - vadd.f64 d12, d8, d1 │ │ │ │ - vsub.f64 d8, d8, d1 │ │ │ │ - vldr d9, [r3] │ │ │ │ - add.w r3, r8, fp, lsl #7 │ │ │ │ - str r3, [sp, #784] @ 0x310 │ │ │ │ - vstr d8, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, r5, r3 │ │ │ │ + vldr d9, [r4] │ │ │ │ + str r4, [sp, #160] @ 0xa0 │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d3, d5, d9 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ - vsub.f64 d9, d6, d7 │ │ │ │ + vadd.f64 d9, d8, d1 │ │ │ │ + add r4, r9 │ │ │ │ + vsub.f64 d8, d8, d1 │ │ │ │ vadd.f64 d14, d4, d5 │ │ │ │ - vsub.f64 d8, d3, d2 │ │ │ │ + vstr d9, [sp, #400] @ 0x190 │ │ │ │ + vsub.f64 d9, d6, d7 │ │ │ │ vstr d9, [sp, #408] @ 0x198 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ - vadd.f64 d6, d2, d3 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vldr d4, [r3] │ │ │ │ - vstr d9, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d7, [r4] │ │ │ │ vldr d6, [r0] │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ - vldr d3, [r7] │ │ │ │ + add.w r0, r9, sl, lsl #7 │ │ │ │ + vldr d4, [r0] │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ + ldr r0, [sp, #312] @ 0x138 │ │ │ │ + vstr d9, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [ip] │ │ │ │ - add r3, r6 │ │ │ │ - vstr d5, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d7, [fp] │ │ │ │ + vstr d8, [sp, #424] @ 0x1a8 │ │ │ │ + vsub.f64 d8, d3, d2 │ │ │ │ + vadd.f64 d2, d2, d3 │ │ │ │ + vldr d3, [r1] │ │ │ │ + add.w r1, r8, r0 │ │ │ │ + add r3, r1 │ │ │ │ vstr d8, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d5, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vldr d2, [r3] │ │ │ │ + vldr d7, [r1] │ │ │ │ vstr d14, [sp, #440] @ 0x1b8 │ │ │ │ - vadd.f64 d8, d3, d7 │ │ │ │ - vsub.f64 d3, d3, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vstr d2, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d2, [r3] │ │ │ │ vadd.f64 d14, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d4, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d8, d3, d7 │ │ │ │ + vsub.f64 d3, d3, d7 │ │ │ │ + vldr d7, [ip] │ │ │ │ + vstr d14, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d1, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d2, d9, d8 │ │ │ │ vsub.f64 d9, d9, d8 │ │ │ │ - vstr d14, [sp, #464] @ 0x1d0 │ │ │ │ - vsub.f64 d8, d1, d5 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ - vldr d1, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d14, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vsub.f64 d3, d1, d4 │ │ │ │ - vldr d4, [sp, #328] @ 0x148 │ │ │ │ - vstr d3, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d3, [sp, #448] @ 0x1c0 │ │ │ │ - vsub.f64 d1, d4, d3 │ │ │ │ - vldr d3, [sp, #392] @ 0x188 │ │ │ │ - vsub.f64 d4, d6, d3 │ │ │ │ - vstr d1, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d1, [sp, #376] @ 0x178 │ │ │ │ - vstr d4, [sp, #688] @ 0x2b0 │ │ │ │ - vsub.f64 d1, d8, d1 │ │ │ │ - vstr d1, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d4, [sp, #400] @ 0x190 │ │ │ │ + vldr d3, [sp, #432] @ 0x1b0 │ │ │ │ + vsub.f64 d8, d1, d5 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ + vldr d3, [sp, #320] @ 0x140 │ │ │ │ + vstr d4, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d4, [sp, #448] @ 0x1c0 │ │ │ │ + vsub.f64 d3, d3, d4 │ │ │ │ + vstr d3, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d1, [sp, #368] @ 0x170 │ │ │ │ + vstr d15, [sp, #312] @ 0x138 │ │ │ │ + vldr d4, [sp, #384] @ 0x180 │ │ │ │ vstr d14, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d15, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d3, d8, d1 │ │ │ │ + vsub.f64 d4, d6, d4 │ │ │ │ + vstr d4, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d4, [sp, #392] @ 0x188 │ │ │ │ + vstr d3, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d3, [sp, #408] @ 0x198 │ │ │ │ vsub.f64 d1, d5, d4 │ │ │ │ - vldr d4, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d4, [sp, #344] @ 0x158 │ │ │ │ vstr d1, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d1, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d4, d4, d1 │ │ │ │ - vldr d1, [sp, #296] @ 0x128 │ │ │ │ - vstr d4, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d4, [sp, #408] @ 0x198 │ │ │ │ - vsub.f64 d3, d1, d4 │ │ │ │ - vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d1, d1, d4 │ │ │ │ + vldr d4, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d3, d4, d3 │ │ │ │ + vstr d1, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d1, [sp, #328] @ 0x148 │ │ │ │ + vldr d4, [sp, #424] @ 0x1a8 │ │ │ │ vstr d3, [sp, #720] @ 0x2d0 │ │ │ │ - vldr d3, [sp, #336] @ 0x150 │ │ │ │ - vsub.f64 d4, d3, d1 │ │ │ │ - vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d4, [sp, #728] @ 0x2d8 │ │ │ │ - vldr d4, [sp, #368] @ 0x170 │ │ │ │ - vsub.f64 d3, d9, d4 │ │ │ │ - vldr d4, [sp, #360] @ 0x168 │ │ │ │ - vsub.f64 d14, d14, d4 │ │ │ │ - vldr d4, [sp, #304] @ 0x130 │ │ │ │ - vstr d3, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d3, [sp, #456] @ 0x1c8 │ │ │ │ + vsub.f64 d1, d1, d3 │ │ │ │ + vldr d3, [sp, #360] @ 0x168 │ │ │ │ + vstr d1, [sp, #728] @ 0x2d8 │ │ │ │ + vsub.f64 d1, d9, d3 │ │ │ │ + vldr d3, [sp, #352] @ 0x160 │ │ │ │ + vstr d1, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d14, d14, d3 │ │ │ │ + vldr d3, [sp, #288] @ 0x120 │ │ │ │ vstr d14, [sp, #744] @ 0x2e8 │ │ │ │ - vsub.f64 d14, d4, d3 │ │ │ │ - vldr d3, [sp, #312] @ 0x138 │ │ │ │ - vstr d14, [sp, #752] @ 0x2f0 │ │ │ │ vsub.f64 d14, d3, d1 │ │ │ │ + vldr d1, [sp, #296] @ 0x128 │ │ │ │ vldr d3, [sp, #664] @ 0x298 │ │ │ │ + vstr d14, [sp, #752] @ 0x2f0 │ │ │ │ + vsub.f64 d14, d1, d4 │ │ │ │ + vldr d4, [sp, #400] @ 0x190 │ │ │ │ vstr d14, [sp, #760] @ 0x2f8 │ │ │ │ - vsub.f64 d1, d3, d12 │ │ │ │ + vsub.f64 d14, d3, d4 │ │ │ │ + vstr d14, [sp, #664] @ 0x298 │ │ │ │ vldr d14, [sp, #440] @ 0x1b8 │ │ │ │ - vadd.f64 d12, d3, d12 │ │ │ │ - vadd.f64 d14, d15, d14 │ │ │ │ - vldr d15, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d15, d15, d14 │ │ │ │ + vstr d15, [sp, #768] @ 0x300 │ │ │ │ + vldr d15, [sp, #336] @ 0x150 │ │ │ │ + vldr d1, [sp, #376] @ 0x178 │ │ │ │ vsub.f64 d4, d2, d15 │ │ │ │ - vldr d15, [sp, #384] @ 0x180 │ │ │ │ - vstr d14, [sp, #664] @ 0x298 │ │ │ │ - vadd.f64 d14, d15, d7 │ │ │ │ - vldr d15, [sp, #328] @ 0x148 │ │ │ │ - vstr d14, [sp, #768] @ 0x300 │ │ │ │ + vldr d15, [sp, #320] @ 0x140 │ │ │ │ + vadd.f64 d14, d1, d7 │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ + vstr d14, [sp, #776] @ 0x308 │ │ │ │ + vadd.f64 d6, d1, d6 │ │ │ │ vldr d14, [sp, #448] @ 0x1c0 │ │ │ │ - vadd.f64 d14, d15, d14 │ │ │ │ - vldr d15, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d15, d15, d14 │ │ │ │ + vmov.f64 d14, d6 │ │ │ │ vadd.f64 d6, d15, d6 │ │ │ │ - vstr d14, [sp, #328] @ 0x148 │ │ │ │ - vldr d15, [sp, #344] @ 0x158 │ │ │ │ - vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d6, [sp, #392] @ 0x188 │ │ │ │ - vadd.f64 d6, d14, d6 │ │ │ │ - vadd.f64 d2, d15, d2 │ │ │ │ + vstr d15, [sp, #320] @ 0x140 │ │ │ │ + vldr d15, [sp, #336] @ 0x150 │ │ │ │ + vstr d14, [sp, #384] @ 0x180 │ │ │ │ vldr d14, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d15, [sp, #320] @ 0x140 │ │ │ │ vstr d6, [sp, #448] @ 0x1c0 │ │ │ │ - vadd.f64 d6, d12, d2 │ │ │ │ - vstr d6, [sp, #776] @ 0x308 │ │ │ │ - vldr d6, [sp, #304] @ 0x130 │ │ │ │ + vmov.f64 d6, d3 │ │ │ │ + vldr d3, [sp, #400] @ 0x190 │ │ │ │ + vadd.f64 d2, d15, d2 │ │ │ │ + vldr d15, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d1, d6, d3 │ │ │ │ + vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ + vadd.f64 d6, d1, d2 │ │ │ │ + vstr d6, [sp, #784] @ 0x310 │ │ │ │ + vldr d6, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vmov.f64 d3, d6 │ │ │ │ - vldr d6, [sp, #360] @ 0x168 │ │ │ │ + vldr d6, [sp, #352] @ 0x160 │ │ │ │ + vstr d3, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d6, d6, d14 │ │ │ │ vldr d14, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d3, [sp, #304] @ 0x130 │ │ │ │ - vstr d6, [sp, #344] @ 0x158 │ │ │ │ + vstr d6, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ - vldr d3, [sp, #400] @ 0x190 │ │ │ │ - vstr d6, [sp, #360] @ 0x168 │ │ │ │ + vldr d3, [sp, #392] @ 0x188 │ │ │ │ + vstr d6, [sp, #352] @ 0x160 │ │ │ │ + vldr d6, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ - vldr d6, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d6, d6, d14 │ │ │ │ vldr d14, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d14, d15, d14 │ │ │ │ - vldr d15, [sp, #376] @ 0x178 │ │ │ │ + vldr d15, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d8, d15, d8 │ │ │ │ - vldr d15, [sp, #408] @ 0x198 │ │ │ │ - vstr d14, [sp, #320] @ 0x140 │ │ │ │ - vstr d8, [sp, #336] @ 0x150 │ │ │ │ + vstr d14, [sp, #304] @ 0x130 │ │ │ │ + vmov.f64 d15, d8 │ │ │ │ vadd.f64 d8, d14, d8 │ │ │ │ vldr d14, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d8, [sp, #376] @ 0x178 │ │ │ │ - vldr d8, [sp, #296] @ 0x128 │ │ │ │ + vstr d15, [sp, #328] @ 0x148 │ │ │ │ + vldr d15, [sp, #408] @ 0x198 │ │ │ │ + vstr d8, [sp, #368] @ 0x170 │ │ │ │ + vldr d8, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d8, d8, d15 │ │ │ │ - vldr d15, [sp, #352] @ 0x160 │ │ │ │ + vldr d15, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d14, d15, d14 │ │ │ │ - vldr d15, [sp, #48] @ 0x30 │ │ │ │ - vstr d8, [sp, #296] @ 0x128 │ │ │ │ + vstr d8, [sp, #280] @ 0x118 │ │ │ │ + ldr r0, [sp, #88] @ 0x58 │ │ │ │ + vldr d15, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d8, d8, d14 │ │ │ │ - vstr d14, [sp, #352] @ 0x160 │ │ │ │ + vstr d14, [sp, #344] @ 0x158 │ │ │ │ vldr d14, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d8, [sp, #400] @ 0x190 │ │ │ │ + vstr d8, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d8, d15, d14 │ │ │ │ - vldr d15, [sp, #384] @ 0x180 │ │ │ │ + vldr d15, [sp, #376] @ 0x178 │ │ │ │ vsub.f64 d7, d7, d15 │ │ │ │ - vstr d8, [sp, #48] @ 0x30 │ │ │ │ - vstr d7, [sp, #384] @ 0x180 │ │ │ │ + vstr d8, [sp, #312] @ 0x138 │ │ │ │ + vmov.f64 d15, d7 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ - vldr d8, [sp, #312] @ 0x138 │ │ │ │ + vldr d8, [sp, #296] @ 0x128 │ │ │ │ + vstr d15, [sp, #376] @ 0x178 │ │ │ │ vldr d15, [sp, #424] @ 0x1a8 │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ vmov.f64 d14, d7 │ │ │ │ vadd.f64 d7, d8, d15 │ │ │ │ - vldr d15, [sp, #368] @ 0x170 │ │ │ │ - vldr d8, [sp, #232] @ 0xe8 │ │ │ │ + vldr d8, [sp, #272] @ 0x110 │ │ │ │ + vldr d15, [sp, #360] @ 0x168 │ │ │ │ + vstr d7, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d9, d15, d9 │ │ │ │ - vstr d7, [sp, #312] @ 0x138 │ │ │ │ - vstr d9, [sp, #368] @ 0x170 │ │ │ │ + vadd.f64 d15, d1, d2 │ │ │ │ + vsub.f64 d1, d1, d2 │ │ │ │ + vstr d9, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d9, d7, d9 │ │ │ │ - vmov.f64 d15, d9 │ │ │ │ - vadd.f64 d9, d12, d2 │ │ │ │ - vsub.f64 d12, d12, d2 │ │ │ │ - vadd.f64 d7, d8, d9 │ │ │ │ - vldr d9, [sp, #288] @ 0x120 │ │ │ │ - vstr d15, [sp, #408] @ 0x198 │ │ │ │ - vstr d7, [sl] │ │ │ │ - vadd.f64 d7, d9, d3 │ │ │ │ - vldr d9, [sp, #264] @ 0x108 │ │ │ │ - vstr d7, [r8] │ │ │ │ - vldr d7, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d8, d7, d15 │ │ │ │ - vldr d15, [sp, #376] @ 0x178 │ │ │ │ - vadd.f64 d9, d9, d15 │ │ │ │ + vstr d9, [sp, #400] @ 0x190 │ │ │ │ + vldr d9, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d7, d9, d15 │ │ │ │ + vldr d9, [sp, #400] @ 0x190 │ │ │ │ vmov.f64 d15, d11 │ │ │ │ + vstr d7, [r8] │ │ │ │ + vadd.f64 d7, d8, d3 │ │ │ │ + vstr d7, [r9] │ │ │ │ + vldr d7, [sp, #240] @ 0xf0 │ │ │ │ + vadd.f64 d8, d7, d9 │ │ │ │ + vldr d9, [sp, #248] @ 0xf8 │ │ │ │ + vldr d7, [sp, #368] @ 0x170 │ │ │ │ + vadd.f64 d9, d9, d7 │ │ │ │ vmul.f64 d7, d11, d9 │ │ │ │ vldr d11, [sp, #488] @ 0x1e8 │ │ │ │ vnmls.f64 d7, d11, d8 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d7, [r0] │ │ │ │ vmul.f64 d7, d11, d9 │ │ │ │ + vldr d11, [sp, #392] @ 0x188 │ │ │ │ vmla.f64 d7, d15, d8 │ │ │ │ - vldr d11, [sp, #400] @ 0x190 │ │ │ │ - vldr d8, [sp, #240] @ 0xf0 │ │ │ │ - ldr r1, [sp, #92] @ 0x5c │ │ │ │ - vadd.f64 d9, d8, d11 │ │ │ │ - vldr d11, [sp, #360] @ 0x168 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vldr d7, [sp, #248] @ 0xf8 │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ - vstr d14, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d8, d7, d11 │ │ │ │ - vmov.f64 d11, d10 │ │ │ │ - vmul.f64 d7, d10, d8 │ │ │ │ - vldr d10, [sp, #208] @ 0xd0 │ │ │ │ + vldr d8, [sp, #232] @ 0xe8 │ │ │ │ + vstr d7, [r2] │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ + vldr d7, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d9, d7, d11 │ │ │ │ + vldr d11, [sp, #352] @ 0x160 │ │ │ │ + vadd.f64 d8, d8, d11 │ │ │ │ + vldr d11, [sp, #200] @ 0xc8 │ │ │ │ + vmul.f64 d7, d11, d8 │ │ │ │ vnmls.f64 d7, d10, d9 │ │ │ │ - vstr d7, [r4] │ │ │ │ + vstr d7, [r2] │ │ │ │ vmul.f64 d7, d11, d9 │ │ │ │ - vmla.f64 d7, d10, d8 │ │ │ │ - vldr d10, [sp, #280] @ 0x118 │ │ │ │ + ldr r0, [sp, #92] @ 0x5c │ │ │ │ + vstr d14, [sp, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ vldr d11, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d9, [sp, #272] @ 0x110 │ │ │ │ - vadd.f64 d8, d10, d14 │ │ │ │ - vldr d14, [sp, #624] @ 0x270 │ │ │ │ - vadd.f64 d9, d9, d11 │ │ │ │ - vldr d11, [sp, #648] @ 0x288 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vmul.f64 d7, d14, d8 │ │ │ │ - ldr r4, [sp, #64] @ 0x40 │ │ │ │ - ldr r1, [sp, #104] @ 0x68 │ │ │ │ + vmla.f64 d7, d10, d8 │ │ │ │ + vldr d10, [sp, #256] @ 0x100 │ │ │ │ + vldr d5, [sp, #272] @ 0x110 │ │ │ │ vldr d15, [sp, #728] @ 0x2d8 │ │ │ │ - vnmls.f64 d7, d11, d9 │ │ │ │ - vldr d5, [sp, #288] @ 0x120 │ │ │ │ - vldr d10, [sp, #232] @ 0xe8 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vmul.f64 d7, d14, d9 │ │ │ │ - vmla.f64 d7, d11, d8 │ │ │ │ - vmul.f64 d8, d4, d0 │ │ │ │ - vmul.f64 d4, d4, d13 │ │ │ │ + vadd.f64 d9, d10, d11 │ │ │ │ + vldr d10, [sp, #264] @ 0x108 │ │ │ │ + vldr d11, [sp, #624] @ 0x270 │ │ │ │ + vstr d7, [r0] │ │ │ │ + ldr r0, [sp, #100] @ 0x64 │ │ │ │ + vadd.f64 d8, d10, d14 │ │ │ │ + vldr d10, [sp, #648] @ 0x288 │ │ │ │ vldr d14, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d11, [sp, #776] @ 0x308 │ │ │ │ - vmla.f64 d8, d1, d13 │ │ │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ │ │ - vmul.f64 d9, d14, d0 │ │ │ │ - vnmls.f64 d4, d1, d0 │ │ │ │ - vmla.f64 d9, d15, d13 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vmul.f64 d7, d14, d13 │ │ │ │ - vstr d4, [sp, #64] @ 0x40 │ │ │ │ - vmov.f64 d4, d7 │ │ │ │ - vldr d7, [pc, #972] @ 7abd8 │ │ │ │ - vnmls.f64 d4, d15, d0 │ │ │ │ - vmov.f64 d1, d7 │ │ │ │ - vmul.f64 d7, d6, d7 │ │ │ │ - vmul.f64 d12, d12, d1 │ │ │ │ + vldr d2, [sp, #784] @ 0x310 │ │ │ │ + vmul.f64 d7, d11, d8 │ │ │ │ + vnmls.f64 d7, d10, d9 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vmul.f64 d7, d11, d9 │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ + vldr d9, [sp, #664] @ 0x298 │ │ │ │ + vmla.f64 d7, d10, d8 │ │ │ │ + vmul.f64 d8, d14, d13 │ │ │ │ + vmla.f64 d8, d15, d0 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vmul.f64 d7, d4, d13 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ + ldr r0, [sp, #128] @ 0x80 │ │ │ │ + vnmls.f64 d4, d9, d13 │ │ │ │ + vmla.f64 d7, d9, d0 │ │ │ │ + vmov.f64 d11, d4 │ │ │ │ + vmul.f64 d4, d14, d0 │ │ │ │ + vnmls.f64 d4, d15, d13 │ │ │ │ + vldr d15, [sp] │ │ │ │ vmov.f64 d14, d4 │ │ │ │ + vldr d4, [pc, #988] @ 80720 │ │ │ │ + vmul.f64 d6, d6, d4 │ │ │ │ + vmov.f64 d9, d4 │ │ │ │ vmov.f64 d4, #80 @ 0x3e800000 0.250 │ │ │ │ + vmul.f64 d1, d1, d9 │ │ │ │ vmls.f64 d5, d3, d4 │ │ │ │ - vmls.f64 d10, d11, d4 │ │ │ │ - vldr d11, [sp, #496] @ 0x1f0 │ │ │ │ - vmov.f64 d6, d5 │ │ │ │ - vadd.f64 d5, d7, d5 │ │ │ │ - vadd.f64 d4, d12, d10 │ │ │ │ - vsub.f64 d1, d5, d8 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d7, d10, d12 │ │ │ │ - vldr d10, [sp] │ │ │ │ - vadd.f64 d2, d9, d4 │ │ │ │ - vldr d12, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d5, d8, d5 │ │ │ │ - vldr d8, [sp, #632] @ 0x278 │ │ │ │ - vmul.f64 d3, d10, d1 │ │ │ │ - vsub.f64 d4, d4, d9 │ │ │ │ - vnmls.f64 d3, d12, d2 │ │ │ │ - vstr d3, [r2] │ │ │ │ - vmul.f64 d3, d12, d1 │ │ │ │ - vmla.f64 d3, d10, d2 │ │ │ │ - vldr d12, [sp, #64] @ 0x40 │ │ │ │ + vmov.f64 d10, d4 │ │ │ │ + vmov.f64 d3, d10 │ │ │ │ + vldr d10, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d4, d6, d5 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vldr d6, [sp, #216] @ 0xd8 │ │ │ │ + vmls.f64 d6, d2, d3 │ │ │ │ + vsub.f64 d9, d4, d7 │ │ │ │ + vadd.f64 d4, d7, d4 │ │ │ │ + vmul.f64 d2, d15, d9 │ │ │ │ + vadd.f64 d3, d1, d6 │ │ │ │ + vsub.f64 d6, d6, d1 │ │ │ │ + vadd.f64 d1, d8, d3 │ │ │ │ + vsub.f64 d3, d3, d8 │ │ │ │ + vldr d8, [sp, #656] @ 0x290 │ │ │ │ + vnmls.f64 d2, d10, d1 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vmul.f64 d2, d10, d9 │ │ │ │ + vadd.f64 d9, d11, d5 │ │ │ │ ldr r2, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d2, d7, d14 │ │ │ │ - vldr d10, [sp, #512] @ 0x200 │ │ │ │ - vadd.f64 d7, d14, d7 │ │ │ │ - vadd.f64 d1, d12, d6 │ │ │ │ - vsub.f64 d6, d6, d12 │ │ │ │ - vstr d3, [r2] │ │ │ │ - vmul.f64 d3, d11, d1 │ │ │ │ - ldr r2, [sp, #132] @ 0x84 │ │ │ │ - vnmls.f64 d3, d10, d2 │ │ │ │ - vstr d3, [r2] │ │ │ │ - vmul.f64 d3, d10, d1 │ │ │ │ - vmla.f64 d3, d11, d2 │ │ │ │ - ldr r2, [sp, #136] @ 0x88 │ │ │ │ - vldr d10, [sp, #656] @ 0x290 │ │ │ │ - vmov.f64 d2, #80 @ 0x3e800000 0.250 │ │ │ │ + vmov.f64 d10, d11 │ │ │ │ + vldr d11, [sp, #512] @ 0x200 │ │ │ │ + vmla.f64 d2, d15, d1 │ │ │ │ + vldr d15, [sp, #496] @ 0x1f0 │ │ │ │ + vsub.f64 d1, d6, d14 │ │ │ │ + vsub.f64 d5, d5, d10 │ │ │ │ + vadd.f64 d6, d14, d6 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vmul.f64 d2, d15, d9 │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ + vnmls.f64 d2, d11, d1 │ │ │ │ + vstr d2, [r0] │ │ │ │ + vmul.f64 d2, d11, d9 │ │ │ │ + vmla.f64 d2, d15, d1 │ │ │ │ + vstr d2, [r6] │ │ │ │ + vldr d2, [sp, #632] @ 0x278 │ │ │ │ + vmul.f64 d7, d2, d4 │ │ │ │ + vnmls.f64 d7, d8, d3 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vmul.f64 d7, d8, d4 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ vldr d11, [sp, #520] @ 0x208 │ │ │ │ - vstr d3, [r2] │ │ │ │ - vmul.f64 d3, d8, d5 │ │ │ │ - vmul.f64 d5, d10, d5 │ │ │ │ - vmla.f64 d5, d8, d4 │ │ │ │ - vnmls.f64 d3, d10, d4 │ │ │ │ - vldr d4, [sp, #528] @ 0x210 │ │ │ │ - vstr d3, [r4] │ │ │ │ - ldr r4, [sp, #784] @ 0x310 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vmul.f64 d5, d11, d6 │ │ │ │ - vmul.f64 d6, d4, d6 │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ - vmla.f64 d6, d11, d7 │ │ │ │ - vnmls.f64 d5, d4, d7 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vstr d6, [r4] │ │ │ │ - vldr d11, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d8, [sp, #344] @ 0x158 │ │ │ │ - vldr d15, [sp, #744] @ 0x2e8 │ │ │ │ - vmul.f64 d7, d11, d13 │ │ │ │ - vmul.f64 d3, d11, d0 │ │ │ │ - vldr d11, [sp, #304] @ 0x130 │ │ │ │ - vmul.f64 d12, d15, d13 │ │ │ │ - vldr d10, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d4, [sp, #352] @ 0x160 │ │ │ │ - vmul.f64 d9, d15, d0 │ │ │ │ - vsub.f64 d6, d11, d8 │ │ │ │ - vldr d11, [sp, #360] @ 0x168 │ │ │ │ - vmov.f64 d5, d7 │ │ │ │ - vldr d7, [sp, #248] @ 0xf8 │ │ │ │ - vmla.f64 d9, d10, d13 │ │ │ │ - vnmls.f64 d12, d10, d0 │ │ │ │ - vmls.f64 d7, d11, d2 │ │ │ │ - vldr d11, [sp, #296] @ 0x128 │ │ │ │ - vldr d8, [pc, #664] @ 7abd8 │ │ │ │ + vmla.f64 d7, d2, d3 │ │ │ │ + vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ + ldr r0, [sp, #124] @ 0x7c │ │ │ │ + vldr d2, [sp, #528] @ 0x210 │ │ │ │ vldr d14, [sp, #720] @ 0x2d0 │ │ │ │ - ldr r2, [sp, #172] @ 0xac │ │ │ │ - vsub.f64 d10, d11, d4 │ │ │ │ - vldr d11, [sp, #400] @ 0x190 │ │ │ │ - vmul.f64 d6, d6, d8 │ │ │ │ - vmla.f64 d3, d14, d13 │ │ │ │ - vnmls.f64 d5, d14, d0 │ │ │ │ - ldr r0, [sp, #100] @ 0x64 │ │ │ │ + vmov.f64 d1, d3 │ │ │ │ + vldr d15, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d8, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vmul.f64 d7, d11, d5 │ │ │ │ + ldr r2, [sp, #164] @ 0xa4 │ │ │ │ + vnmls.f64 d7, d2, d6 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vmul.f64 d7, d2, d5 │ │ │ │ + vmul.f64 d5, d15, d13 │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ + vmla.f64 d7, d11, d6 │ │ │ │ + vldr d11, [sp, #712] @ 0x2c8 │ │ │ │ + vmla.f64 d5, d8, d0 │ │ │ │ + vmul.f64 d6, d11, d13 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vmul.f64 d7, d11, d0 │ │ │ │ + vldr d11, [sp, #288] @ 0x120 │ │ │ │ + vmla.f64 d6, d14, d0 │ │ │ │ + vmov.f64 d2, d7 │ │ │ │ + vmul.f64 d7, d15, d0 │ │ │ │ + vnmls.f64 d2, d14, d13 │ │ │ │ + vmov.f64 d9, d7 │ │ │ │ + vldr d7, [sp, #232] @ 0xe8 │ │ │ │ + vnmls.f64 d9, d8, d13 │ │ │ │ + vldr d8, [pc, #688] @ 80720 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vmov.f64 d15, d9 │ │ │ │ + vldr d2, [sp, #336] @ 0x150 │ │ │ │ + vstr d9, [sp] │ │ │ │ + vsub.f64 d4, d11, d2 │ │ │ │ + vldr d2, [sp, #344] @ 0x158 │ │ │ │ + vldr d11, [sp, #352] @ 0x160 │ │ │ │ + vmul.f64 d4, d4, d8 │ │ │ │ + vmls.f64 d7, d11, d3 │ │ │ │ + vldr d11, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d10, d11, d2 │ │ │ │ + vldr d2, [sp, #224] @ 0xe0 │ │ │ │ + vldr d11, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d3, d4, d7 │ │ │ │ + vsub.f64 d14, d7, d4 │ │ │ │ vmul.f64 d10, d10, d8 │ │ │ │ - vldr d8, [sp, #240] @ 0xf0 │ │ │ │ - vmls.f64 d8, d11, d2 │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ + vmls.f64 d2, d11, d1 │ │ │ │ vldr d11, [sp, #8] │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d1, d3, d14 │ │ │ │ - vmov.f64 d15, d5 │ │ │ │ - vadd.f64 d4, d10, d8 │ │ │ │ - vsub.f64 d6, d8, d10 │ │ │ │ - vmul.f64 d2, d11, d1 │ │ │ │ - vldr d10, [sp, #176] @ 0xb0 │ │ │ │ - vsub.f64 d8, d4, d9 │ │ │ │ - vadd.f64 d4, d9, d4 │ │ │ │ - vldr d9, [sp, #200] @ 0xc8 │ │ │ │ - vnmls.f64 d2, d10, d8 │ │ │ │ - vstr d2, [lr] │ │ │ │ - vmul.f64 d2, d11, d8 │ │ │ │ - vmla.f64 d2, d10, d1 │ │ │ │ - vadd.f64 d1, d5, d7 │ │ │ │ + vadd.f64 d8, d6, d3 │ │ │ │ + vsub.f64 d3, d3, d6 │ │ │ │ + vmul.f64 d1, d11, d8 │ │ │ │ + vmov.f64 d4, d2 │ │ │ │ + vadd.f64 d2, d10, d2 │ │ │ │ + vsub.f64 d4, d4, d10 │ │ │ │ + vldr d10, [sp, #168] @ 0xa8 │ │ │ │ + vsub.f64 d9, d2, d5 │ │ │ │ + vadd.f64 d2, d5, d2 │ │ │ │ + vnmls.f64 d1, d10, d9 │ │ │ │ + vstr d1, [r5] │ │ │ │ + vmul.f64 d1, d11, d9 │ │ │ │ + vsub.f64 d9, d4, d15 │ │ │ │ + vldr d15, [sp, #40] @ 0x28 │ │ │ │ + ldr r5, [sp, #132] @ 0x84 │ │ │ │ + vmla.f64 d1, d10, d8 │ │ │ │ vldr d10, [sp, #600] @ 0x258 │ │ │ │ - vsub.f64 d8, d6, d12 │ │ │ │ + vadd.f64 d8, d15, d14 │ │ │ │ vldr d11, [sp, #616] @ 0x268 │ │ │ │ - vsub.f64 d5, d14, d3 │ │ │ │ - vsub.f64 d7, d7, d15 │ │ │ │ - vadd.f64 d6, d12, d6 │ │ │ │ - vldr d12, [sp, #576] @ 0x240 │ │ │ │ - vmul.f64 d3, d9, d5 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vmul.f64 d2, d10, d1 │ │ │ │ - ldr r2, [sp, #140] @ 0x8c │ │ │ │ - vnmls.f64 d2, d11, d8 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vmul.f64 d2, d10, d8 │ │ │ │ - vmla.f64 d2, d11, d1 │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ - vldr d11, [sp, #568] @ 0x238 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ - vnmls.f64 d3, d2, d4 │ │ │ │ - vmul.f64 d4, d9, d4 │ │ │ │ - vmla.f64 d4, d2, d5 │ │ │ │ - vmul.f64 d5, d12, d7 │ │ │ │ + vstr d1, [r4] │ │ │ │ + vmul.f64 d1, d10, d8 │ │ │ │ + vnmls.f64 d1, d11, d9 │ │ │ │ + vstr d1, [r5] │ │ │ │ + vmul.f64 d1, d10, d9 │ │ │ │ vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ - vnmls.f64 d5, d11, d6 │ │ │ │ - vmul.f64 d6, d12, d6 │ │ │ │ - vmla.f64 d6, d11, d7 │ │ │ │ - vstr d3, [r0] │ │ │ │ - vstr d4, [r2] │ │ │ │ - vstr d5, [ip] │ │ │ │ - ldr r2, [sp, #164] @ 0xa4 │ │ │ │ + vmla.f64 d1, d11, d8 │ │ │ │ + vstr d1, [r0] │ │ │ │ + vldr d11, [sp] │ │ │ │ + vldr d5, [sp, #24] │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ + vadd.f64 d4, d11, d4 │ │ │ │ + vmov.f64 d11, d15 │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ + vmul.f64 d6, d5, d3 │ │ │ │ + vldr d15, [sp, #576] @ 0x240 │ │ │ │ + vldr d8, [sp, #400] @ 0x190 │ │ │ │ + vnmls.f64 d6, d7, d2 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vmul.f64 d6, d5, d2 │ │ │ │ + ldr r7, [sp, #156] @ 0x9c │ │ │ │ + vldr d5, [sp, #304] @ 0x130 │ │ │ │ + vmla.f64 d6, d7, d3 │ │ │ │ + vsub.f64 d7, d14, d11 │ │ │ │ + vldr d11, [sp, #568] @ 0x238 │ │ │ │ + vldr d14, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vmul.f64 d6, d15, d7 │ │ │ │ + ldr r2, [sp, #112] @ 0x70 │ │ │ │ + vnmls.f64 d6, d11, d4 │ │ │ │ + vstr d6, [fp] │ │ │ │ + vmul.f64 d6, d15, d4 │ │ │ │ + vldr d4, [sp, #192] @ 0xc0 │ │ │ │ vldr d15, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d12, [sp, #672] @ 0x2a0 │ │ │ │ + vmla.f64 d6, d11, d7 │ │ │ │ vldr d11, [sp, #736] @ 0x2e0 │ │ │ │ - vmul.f64 d2, d15, d13 │ │ │ │ - vldr d10, [sp, #760] @ 0x2f8 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vmul.f64 d3, d11, d13 │ │ │ │ - vmul.f64 d11, d11, d0 │ │ │ │ - vmla.f64 d11, d10, d13 │ │ │ │ - vldr d6, [sp, #264] @ 0x108 │ │ │ │ - vnmls.f64 d2, d12, d0 │ │ │ │ - vldr d8, [sp, #336] @ 0x150 │ │ │ │ - vldr d5, [pc, #384] @ 7abd8 │ │ │ │ - ldr r2, [sp, #116] @ 0x74 │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ - ldr r1, [sp, #108] @ 0x6c │ │ │ │ - ldr r4, [sp, #60] @ 0x3c │ │ │ │ - vmov.f64 d14, d2 │ │ │ │ - vmov.f64 d2, d3 │ │ │ │ - vldr d3, [sp, #184] @ 0xb8 │ │ │ │ - vnmls.f64 d2, d10, d0 │ │ │ │ - vmul.f64 d10, d15, d0 │ │ │ │ - vmla.f64 d10, d12, d13 │ │ │ │ - vldr d12, [sp, #376] @ 0x178 │ │ │ │ - vmov.f64 d15, d9 │ │ │ │ - vmls.f64 d6, d12, d9 │ │ │ │ - vldr d12, [sp, #320] @ 0x140 │ │ │ │ - vsub.f64 d7, d12, d8 │ │ │ │ - vldr d12, [sp, #408] @ 0x198 │ │ │ │ - vldr d8, [sp, #368] @ 0x170 │ │ │ │ - vstr d2, [sp] │ │ │ │ + vmul.f64 d2, d15, d0 │ │ │ │ + vmul.f64 d10, d15, d13 │ │ │ │ + vldr d15, [sp, #248] @ 0xf8 │ │ │ │ + vmul.f64 d3, d11, d0 │ │ │ │ + vmul.f64 d11, d11, d13 │ │ │ │ + vnmls.f64 d2, d14, d13 │ │ │ │ + vmla.f64 d10, d14, d0 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vldr d6, [sp, #760] @ 0x2f8 │ │ │ │ + vnmls.f64 d3, d6, d13 │ │ │ │ + vmla.f64 d11, d6, d0 │ │ │ │ + vldr d6, [sp, #368] @ 0x170 │ │ │ │ + vmls.f64 d15, d6, d9 │ │ │ │ + vstr d3, [sp] │ │ │ │ + vmov.f64 d6, d15 │ │ │ │ + vldr d15, [sp, #328] @ 0x148 │ │ │ │ + vsub.f64 d7, d5, d15 │ │ │ │ + vldr d5, [pc, #332] @ 80720 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ + vmov.f64 d15, d5 │ │ │ │ + vsub.f64 d14, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #256] @ 0x100 │ │ │ │ - vmls.f64 d7, d12, d9 │ │ │ │ - vldr d12, [sp, #312] @ 0x138 │ │ │ │ - vadd.f64 d9, d2, d4 │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d1, d12, d8 │ │ │ │ - vmov.f64 d12, d5 │ │ │ │ + vldr d7, [sp, #240] @ 0xf0 │ │ │ │ + vmls.f64 d7, d8, d9 │ │ │ │ + vldr d9, [sp, #296] @ 0x128 │ │ │ │ + vldr d8, [sp, #360] @ 0x168 │ │ │ │ + vsub.f64 d1, d9, d8 │ │ │ │ + vadd.f64 d9, d3, d14 │ │ │ │ + vldr d3, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d1, d1, d5 │ │ │ │ vsub.f64 d5, d7, d1 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vmul.f64 d1, d2, d9 │ │ │ │ - vsub.f64 d8, d5, d14 │ │ │ │ - vadd.f64 d5, d14, d5 │ │ │ │ + vmul.f64 d1, d4, d9 │ │ │ │ + vsub.f64 d8, d5, d2 │ │ │ │ + vadd.f64 d5, d2, d5 │ │ │ │ vnmls.f64 d1, d3, d8 │ │ │ │ vstr d1, [r2] │ │ │ │ vmul.f64 d1, d3, d9 │ │ │ │ - vmla.f64 d1, d2, d8 │ │ │ │ vsub.f64 d9, d6, d11 │ │ │ │ - vldr d2, [sp, #640] @ 0x280 │ │ │ │ - vadd.f64 d8, d10, d7 │ │ │ │ - vldr d3, [sp, #592] @ 0x250 │ │ │ │ + ldr r2, [sp, #116] @ 0x74 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ + vldr d3, [sp, #592] @ 0x250 │ │ │ │ + vmla.f64 d1, d4, d8 │ │ │ │ + vldr d4, [sp, #640] @ 0x280 │ │ │ │ + vadd.f64 d8, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vstr d1, [r0] │ │ │ │ - vmul.f64 d1, d2, d9 │ │ │ │ + vstr d1, [r2] │ │ │ │ + vmul.f64 d1, d4, d9 │ │ │ │ + ldr r6, [sp, #104] @ 0x68 │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ vnmls.f64 d1, d3, d8 │ │ │ │ - vstr d1, [r1] │ │ │ │ + ldrd r5, r2, [sp, #136] @ 0x88 │ │ │ │ + ldr r0, [sp, #144] @ 0x90 │ │ │ │ + vstr d1, [r6] │ │ │ │ vmul.f64 d1, d3, d9 │ │ │ │ - vmla.f64 d1, d2, d8 │ │ │ │ - vldr d2, [sp] │ │ │ │ - vsub.f64 d4, d4, d2 │ │ │ │ - vldr d2, [sp, #584] @ 0x248 │ │ │ │ + vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ + vldr d3, [sp] │ │ │ │ + vmla.f64 d1, d4, d8 │ │ │ │ + vldr d8, [sp, #584] @ 0x248 │ │ │ │ + vsub.f64 d4, d14, d3 │ │ │ │ + vldr d14, [sp, #176] @ 0xb0 │ │ │ │ vstr d1, [r4] │ │ │ │ vldr d1, [sp, #608] @ 0x260 │ │ │ │ - ldr r4, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d3, d1, d4 │ │ │ │ - vmul.f64 d4, d2, d4 │ │ │ │ + vmul.f64 d4, d8, d4 │ │ │ │ + vnmls.f64 d3, d8, d5 │ │ │ │ vmla.f64 d4, d1, d5 │ │ │ │ - vnmls.f64 d3, d2, d5 │ │ │ │ + vldr d1, [sp, #768] @ 0x300 │ │ │ │ + vldr d8, [sp, #776] @ 0x308 │ │ │ │ + vmul.f64 d11, d8, d0 │ │ │ │ vstr d3, [r3] │ │ │ │ - vstr d4, [r4] │ │ │ │ - vldr d2, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d3, [sp, #480] @ 0x1e0 │ │ │ │ - ldr r0, [sp, #148] @ 0x94 │ │ │ │ - vmul.f64 d5, d2, d6 │ │ │ │ + vldr d3, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d4, [r0] │ │ │ │ + vldr d4, [sp, #480] @ 0x1e0 │ │ │ │ + vnmls.f64 d11, d1, d13 │ │ │ │ + vmul.f64 d5, d3, d6 │ │ │ │ + vmul.f64 d6, d4, d6 │ │ │ │ + vnmls.f64 d5, d4, d7 │ │ │ │ + vldr d4, [sp, #688] @ 0x2b0 │ │ │ │ + vmla.f64 d6, d3, d7 │ │ │ │ + vldr d3, [sp, #72] @ 0x48 │ │ │ │ + vldr d7, [sp, #680] @ 0x2a8 │ │ │ │ + vmul.f64 d10, d4, d0 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d5, [sp, #264] @ 0x108 │ │ │ │ + vnmls.f64 d10, d7, d13 │ │ │ │ + ldr r2, [sp, #792] @ 0x318 │ │ │ │ + vmls.f64 d5, d3, d9 │ │ │ │ + vldr d3, [sp, #376] @ 0x178 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vmul.f64 d6, d4, d13 │ │ │ │ + vmul.f64 d4, d8, d13 │ │ │ │ + vmov.f64 d8, d15 │ │ │ │ + vldr d15, [sp, #320] @ 0x140 │ │ │ │ + vmla.f64 d6, d7, d0 │ │ │ │ + vldr d7, [sp, #312] @ 0x138 │ │ │ │ + vmla.f64 d4, d1, d0 │ │ │ │ vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ - vmul.f64 d6, d3, d6 │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ - vmla.f64 d6, d2, d7 │ │ │ │ - vldr d2, [sp, #680] @ 0x2a8 │ │ │ │ - vldr d14, [sp, #216] @ 0xd8 │ │ │ │ - vnmls.f64 d5, d3, d7 │ │ │ │ - vldr d7, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d3, [sp, #768] @ 0x300 │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ - vmul.f64 d10, d7, d13 │ │ │ │ - ldr r1, [sp, #124] @ 0x7c │ │ │ │ - vmul.f64 d11, d3, d13 │ │ │ │ - vmul.f64 d4, d3, d0 │ │ │ │ - vnmls.f64 d10, d2, d0 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vstr d6, [r7] │ │ │ │ - vmul.f64 d6, d7, d0 │ │ │ │ - vldr d5, [sp, #664] @ 0x298 │ │ │ │ - vmla.f64 d6, d2, d13 │ │ │ │ - vldr d2, [sp, #72] @ 0x48 │ │ │ │ - vldr d7, [sp, #384] @ 0x180 │ │ │ │ - vmla.f64 d4, d5, d13 │ │ │ │ - vnmls.f64 d11, d5, d0 │ │ │ │ - vldr d5, [sp, #280] @ 0x118 │ │ │ │ - vmls.f64 d5, d2, d15 │ │ │ │ - vldr d2, [sp, #48] @ 0x30 │ │ │ │ - vsub.f64 d7, d2, d7 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #272] @ 0x110 │ │ │ │ - vmls.f64 d7, d1, d15 │ │ │ │ - vldr d15, [sp, #392] @ 0x188 │ │ │ │ - b.n 7abe0 │ │ │ │ - b.w ff52330a │ │ │ │ - b.n 7b2ce │ │ │ │ + b.n 80728 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ + b.w ff528e52 │ │ │ │ + b.n 80e16 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - vldr d1, [sp, #328] @ 0x148 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [sp, #256] @ 0x100 │ │ │ │ + vmls.f64 d7, d1, d9 │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ + vsub.f64 d1, d15, d1 │ │ │ │ + vldr d15, [sp, #16] │ │ │ │ + vmul.f64 d1, d1, d8 │ │ │ │ vsub.f64 d8, d3, d10 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ - vsub.f64 d1, d1, d15 │ │ │ │ - vldr d15, [sp, #24] │ │ │ │ - vmul.f64 d1, d1, d12 │ │ │ │ - vldr d12, [sp, #16] │ │ │ │ vsub.f64 d2, d7, d1 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vmul.f64 d1, d15, d8 │ │ │ │ + vmul.f64 d1, d14, d8 │ │ │ │ vadd.f64 d9, d11, d2 │ │ │ │ vsub.f64 d2, d2, d11 │ │ │ │ - vnmls.f64 d1, d12, d9 │ │ │ │ - vstr d1, [r6] │ │ │ │ - vmul.f64 d1, d15, d9 │ │ │ │ - vmla.f64 d1, d12, d8 │ │ │ │ - vsub.f64 d8, d5, d6 │ │ │ │ - vldr d12, [sp, #224] @ 0xe0 │ │ │ │ + vnmls.f64 d1, d15, d9 │ │ │ │ + vstr d1, [r1] │ │ │ │ + vmul.f64 d1, d14, d9 │ │ │ │ vadd.f64 d9, d4, d7 │ │ │ │ - ldr r6, [sp, #84] @ 0x54 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d1, [r2] │ │ │ │ + vmla.f64 d1, d15, d8 │ │ │ │ + vsub.f64 d8, d5, d6 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + vstr d1, [r5] │ │ │ │ vmul.f64 d1, d12, d8 │ │ │ │ + ldr r4, [sp, #84] @ 0x54 │ │ │ │ + vldr d14, [sp, #208] @ 0xd0 │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ + ldr r6, [sp, #108] @ 0x6c │ │ │ │ vnmls.f64 d1, d14, d9 │ │ │ │ + vldr d4, [sp, #544] @ 0x220 │ │ │ │ + ldr r1, [sp, #120] @ 0x78 │ │ │ │ + ldr r0, [sp, #148] @ 0x94 │ │ │ │ + vmul.f64 d5, d4, d6 │ │ │ │ vstr d1, [r3] │ │ │ │ vmul.f64 d1, d12, d9 │ │ │ │ + vldr d9, [sp, #552] @ 0x228 │ │ │ │ + ldr r3, [sp, #912] @ 0x390 │ │ │ │ vmla.f64 d1, d14, d8 │ │ │ │ vldr d8, [sp, #536] @ 0x218 │ │ │ │ - vldr d9, [sp, #552] @ 0x228 │ │ │ │ - vstr d1, [r6] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #912] @ 0x390 │ │ │ │ + ldr r3, [sp, #796] @ 0x31c │ │ │ │ + ldr r2, [sp, #912] @ 0x390 │ │ │ │ + vstr d1, [r4] │ │ │ │ vmul.f64 d1, d8, d3 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #800] @ 0x320 │ │ │ │ vnmls.f64 d1, d9, d2 │ │ │ │ vmul.f64 d2, d8, d2 │ │ │ │ + add r9, r3 │ │ │ │ + ldr r3, [sp, #804] @ 0x324 │ │ │ │ vmla.f64 d2, d9, d3 │ │ │ │ - vstr d1, [r1] │ │ │ │ - ldr r7, [sp, #112] @ 0x70 │ │ │ │ - vldr d4, [sp, #544] @ 0x220 │ │ │ │ vldr d3, [sp, #560] @ 0x230 │ │ │ │ - ldr r3, [sp, #904] @ 0x388 │ │ │ │ - vmul.f64 d5, d4, d6 │ │ │ │ - ldr r0, [sp, #156] @ 0x9c │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #904] @ 0x388 │ │ │ │ - ldr r3, [sp, #788] @ 0x314 │ │ │ │ - vstr d2, [r7] │ │ │ │ + eor.w sl, sl, r3 │ │ │ │ + ldr r3, [sp, #916] @ 0x394 │ │ │ │ + vstr d1, [r1] │ │ │ │ vnmls.f64 d5, d3, d7 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ + cmp r3, r2 │ │ │ │ + vstr d2, [r6] │ │ │ │ vmla.f64 d7, d3, d6 │ │ │ │ - add sl, r3 │ │ │ │ - ldr r3, [sp, #792] @ 0x318 │ │ │ │ - add r8, r3 │ │ │ │ - ldr r3, [sp, #796] @ 0x31c │ │ │ │ - eor.w fp, fp, r3 │ │ │ │ - ldrd r2, r3, [sp, #904] @ 0x388 │ │ │ │ vstr d5, [r0] │ │ │ │ - vstr d7, [r5] │ │ │ │ - cmp r3, r2 │ │ │ │ - bne.w 79fa0 │ │ │ │ - add.w sp, sp, #804 @ 0x324 │ │ │ │ + vstr d7, [ip] │ │ │ │ + bne.w 7faa0 │ │ │ │ + add.w sp, sp, #812 @ 0x32c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0007acc0 : │ │ │ │ - ldr r2, [pc, #8] @ (7accc ) │ │ │ │ - ldr r1, [pc, #12] @ (7acd0 ) │ │ │ │ +00080828 : │ │ │ │ + ldr r2, [pc, #8] @ (80834 ) │ │ │ │ + ldr r1, [pc, #12] @ (80838 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - adds r1, #144 @ 0x90 │ │ │ │ + mov r0, r5 │ │ │ │ movs r2, r0 │ │ │ │ - bl 2f2cd2 │ │ │ │ + bl 28083a │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r0 │ │ │ │ - mov r6, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r0 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r1 │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - subw sp, sp, #1036 @ 0x40c │ │ │ │ - mov r7, r3 │ │ │ │ - ldr.w r3, [pc, #1028] @ 7b0f0 │ │ │ │ - ldr.w r1, [sp, #1136] @ 0x470 │ │ │ │ - add r3, pc │ │ │ │ - ldr.w r0, [sp, #1140] @ 0x474 │ │ │ │ + subw sp, sp, #1028 @ 0x404 │ │ │ │ + ldr.w r1, [sp, #1128] @ 0x468 │ │ │ │ + ldr.w r0, [sp, #1132] @ 0x46c │ │ │ │ + ldr r3, [pc, #1020] @ (80c68 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 7c224 │ │ │ │ - ldr.w r1, [sp, #1144] @ 0x478 │ │ │ │ - vldr d3, [pc, #980] @ 7b0d8 │ │ │ │ - vldr d14, [pc, #984] @ 7b0e0 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #1020] @ 0x3fc │ │ │ │ - negs r1, r1 │ │ │ │ - str.w r1, [sp, #1024] @ 0x400 │ │ │ │ - ldr r1, [pc, #988] @ (7b0f4 ) │ │ │ │ + add r3, pc │ │ │ │ + bge.w 81dca │ │ │ │ + ldr.w r1, [sp, #1136] @ 0x470 │ │ │ │ + vldr d3, [pc, #980] @ 80c50 │ │ │ │ + vldr d14, [pc, #984] @ 80c58 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r1, [sp, #1012] @ 0x3f4 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ + str r1, [sp, #1016] @ 0x3f8 │ │ │ │ + ldr r1, [pc, #988] @ (80c6c ) │ │ │ │ ldr r3, [r3, r1] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str.w r3, [sp, #1028] @ 0x404 │ │ │ │ - ldr.w r3, [sp, #1136] @ 0x470 │ │ │ │ - add.w sl, r2, r3, lsl #6 │ │ │ │ - vldr d15, [sl, #-64] @ 0xffffffc0 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - vldr d2, [sl, #-56] @ 0xffffffc8 │ │ │ │ - mov.w lr, r7, lsl #5 │ │ │ │ - vldr d8, [sl, #-40] @ 0xffffffd8 │ │ │ │ - add.w r1, r6, lr │ │ │ │ - vldr d1, [sl, #-48] @ 0xffffffd0 │ │ │ │ - mul.w r3, r7, r3 │ │ │ │ - vldr d10, [sl, #-24] @ 0xffffffe8 │ │ │ │ - mov.w r9, r7, lsl #7 │ │ │ │ - vmul.f64 d7, d2, d8 │ │ │ │ - vmul.f64 d4, d15, d8 │ │ │ │ + str r3, [sp, #1020] @ 0x3fc │ │ │ │ + ldr.w r3, [sp, #1128] @ 0x468 │ │ │ │ + add.w fp, r2, r3, lsl #6 │ │ │ │ + vldr d15, [fp, #-64] @ 0xffffffc0 │ │ │ │ + add.w ip, r8, r8, lsl #2 │ │ │ │ + add.w fp, fp, #64 @ 0x40 │ │ │ │ + mov.w r1, r8, lsl #5 │ │ │ │ + vldr d2, [fp, #-120] @ 0xffffff88 │ │ │ │ + mov.w r3, ip, lsl #3 │ │ │ │ + add.w r0, r7, r1 │ │ │ │ + vldr d1, [fp, #-112] @ 0xffffff90 │ │ │ │ + add.w r2, r6, r3 │ │ │ │ + add.w r5, r2, r3 │ │ │ │ + vldr d8, [fp, #-104] @ 0xffffff98 │ │ │ │ + vstr d15, [sp, #16] │ │ │ │ + vldr d11, [fp, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d6, d15, d1 │ │ │ │ + vldr d10, [fp, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ + vmul.f64 d7, d2, d8 │ │ │ │ + vmul.f64 d4, d15, d8 │ │ │ │ vmul.f64 d9, d2, d10 │ │ │ │ - vldr d11, [sl, #-32] @ 0xffffffe0 │ │ │ │ - vstr d15, [sp, #16] │ │ │ │ - add.w r2, fp, r3 │ │ │ │ - adds r0, r2, r3 │ │ │ │ - add.w sl, sl, #64 @ 0x40 │ │ │ │ vsub.f64 d12, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vadd.f64 d13, d5, d4 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vmov.f64 d5, d1 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ vmul.f64 d6, d15, d10 │ │ │ │ @@ -136252,595 +139146,588 @@ │ │ │ │ vmov.f64 d7, d2 │ │ │ │ vmov.f64 d2, d8 │ │ │ │ vstr d4, [sp] │ │ │ │ vmul.f64 d4, d8, d10 │ │ │ │ vmul.f64 d8, d15, d11 │ │ │ │ vstr d5, [sp, #32] │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ + vstr d12, [sp, #48] @ 0x30 │ │ │ │ vstr d7, [sp, #24] │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vstr d2, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d2, d2, d11 │ │ │ │ - vstr d12, [sp, #48] @ 0x30 │ │ │ │ - vsub.f64 d0, d5, d4 │ │ │ │ vstr d13, [sp, #56] @ 0x38 │ │ │ │ + vsub.f64 d0, d5, d4 │ │ │ │ vadd.f64 d15, d1, d2 │ │ │ │ - vstr d0, [sp, #584] @ 0x248 │ │ │ │ - vstr d15, [sp, #592] @ 0x250 │ │ │ │ + vstr d0, [sp, #576] @ 0x240 │ │ │ │ + vstr d15, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d15, d8, d9 │ │ │ │ vadd.f64 d9, d9, d8 │ │ │ │ vstr d15, [sp, #72] @ 0x48 │ │ │ │ vmov.f64 d15, d9 │ │ │ │ vsub.f64 d9, d1, d2 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vstr d9, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ - vstr d1, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d5, d13, d11 │ │ │ │ vldr d4, [sp] │ │ │ │ + vstr d1, [sp, #88] @ 0x58 │ │ │ │ vldr d1, [sp, #8] │ │ │ │ - vstr d6, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d7, d4, d10 │ │ │ │ vstr d9, [sp, #96] @ 0x60 │ │ │ │ - vmul.f64 d6, d1, d11 │ │ │ │ vmul.f64 d9, d12, d11 │ │ │ │ + vmul.f64 d7, d4, d10 │ │ │ │ + vstr d6, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d6, d1, d11 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d8, d13, d10 │ │ │ │ - vstr d7, [sp, #624] @ 0x270 │ │ │ │ + vstr d7, [sp, #616] @ 0x268 │ │ │ │ vadd.f64 d2, d9, d8 │ │ │ │ vsub.f64 d0, d9, d8 │ │ │ │ vstr d2, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d2, d4, d11 │ │ │ │ - vstr d0, [sp, #600] @ 0x258 │ │ │ │ + vstr d0, [sp, #592] @ 0x250 │ │ │ │ vsub.f64 d4, d1, d2 │ │ │ │ vadd.f64 d13, d1, d2 │ │ │ │ vstr d4, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d4, d12, d10 │ │ │ │ - vstr d13, [sp, #608] @ 0x260 │ │ │ │ + vstr d13, [sp, #600] @ 0x258 │ │ │ │ vsub.f64 d12, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ vstr d12, [sp, #64] @ 0x40 │ │ │ │ - vstr d5, [sp, #616] @ 0x268 │ │ │ │ + vldr d12, [fp, #-80] @ 0xffffffb0 │ │ │ │ + vstr d5, [sp, #608] @ 0x260 │ │ │ │ vmov.f64 d5, d15 │ │ │ │ - vldr d12, [sl, #-80] @ 0xffffffb0 │ │ │ │ - vldr d0, [sl, #-72] @ 0xffffffb8 │ │ │ │ + vldr d0, [fp, #-72] @ 0xffffffb8 │ │ │ │ + vstr d10, [sp, #336] @ 0x150 │ │ │ │ + vstr d15, [sp, #352] @ 0x160 │ │ │ │ vldr d1, [sp, #56] @ 0x38 │ │ │ │ + vstr d11, [sp, #344] @ 0x158 │ │ │ │ vldr d4, [sp, #48] @ 0x30 │ │ │ │ vldr d9, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d7, d1, d0 │ │ │ │ vldr d13, [sp, #64] @ 0x40 │ │ │ │ - vmla.f64 d7, d4, d12 │ │ │ │ vldr d2, [sp, #120] @ 0x78 │ │ │ │ - vstr d10, [sp, #344] @ 0x158 │ │ │ │ - vstr d11, [sp, #352] @ 0x160 │ │ │ │ vldr d8, [sp, #8] │ │ │ │ - vstr d5, [sp, #360] @ 0x168 │ │ │ │ - vstr d7, [sp, #632] @ 0x278 │ │ │ │ + vmla.f64 d7, d4, d12 │ │ │ │ + vstr d7, [sp, #624] @ 0x270 │ │ │ │ vmul.f64 d7, d1, d12 │ │ │ │ vldr d1, [sp, #88] @ 0x58 │ │ │ │ vnmls.f64 d7, d4, d0 │ │ │ │ vldr d4, [sp, #72] @ 0x48 │ │ │ │ - vstr d7, [sp, #640] @ 0x280 │ │ │ │ + vstr d7, [sp, #632] @ 0x278 │ │ │ │ vmul.f64 d7, d9, d12 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vmul.f64 d7, d13, d12 │ │ │ │ vnmls.f64 d6, d15, d0 │ │ │ │ vnmls.f64 d7, d2, d0 │ │ │ │ - vstr d6, [sp, #648] @ 0x288 │ │ │ │ + vstr d6, [sp, #640] @ 0x280 │ │ │ │ vldr d6, [sp] │ │ │ │ - vstr d7, [sp, #656] @ 0x290 │ │ │ │ + vstr d7, [sp, #648] @ 0x288 │ │ │ │ vmul.f64 d7, d6, d0 │ │ │ │ vmov.f64 d15, d7 │ │ │ │ vmul.f64 d7, d1, d0 │ │ │ │ - vmla.f64 d7, d4, d12 │ │ │ │ vmla.f64 d15, d8, d12 │ │ │ │ - vstr d7, [sp, #672] @ 0x2a0 │ │ │ │ + vmla.f64 d7, d4, d12 │ │ │ │ + vstr d15, [sp, #656] @ 0x290 │ │ │ │ + vstr d7, [sp, #664] @ 0x298 │ │ │ │ vmul.f64 d7, d1, d12 │ │ │ │ - vstr d15, [sp, #664] @ 0x298 │ │ │ │ vnmls.f64 d7, d4, d0 │ │ │ │ vldr d4, [sp, #128] @ 0x80 │ │ │ │ - vstr d7, [sp, #680] @ 0x2a8 │ │ │ │ + vstr d7, [sp, #672] @ 0x2a0 │ │ │ │ vmul.f64 d7, d13, d0 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ vmul.f64 d7, d10, d12 │ │ │ │ vmla.f64 d1, d2, d12 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ vmul.f64 d7, d10, d0 │ │ │ │ + vnmls.f64 d2, d11, d0 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ vmul.f64 d7, d6, d12 │ │ │ │ - vnmls.f64 d2, d11, d0 │ │ │ │ + vstr d1, [sp, #680] @ 0x2a8 │ │ │ │ vmla.f64 d10, d11, d12 │ │ │ │ - vstr d1, [sp, #688] @ 0x2b0 │ │ │ │ vmov.f64 d11, d7 │ │ │ │ vmul.f64 d7, d4, d0 │ │ │ │ + vstr d2, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d2, [sp, #96] @ 0x60 │ │ │ │ vnmls.f64 d11, d8, d0 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ - vstr d10, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d10, [sp, #696] @ 0x2b8 │ │ │ │ vldr d10, [sp, #112] @ 0x70 │ │ │ │ - vstr d2, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d2, [sp, #96] @ 0x60 │ │ │ │ - vmla.f64 d6, d10, d12 │ │ │ │ - vstr d11, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d11, [sp, #704] @ 0x2c0 │ │ │ │ vldr d11, [sp, #80] @ 0x50 │ │ │ │ + vmla.f64 d6, d10, d12 │ │ │ │ vmul.f64 d7, d11, d0 │ │ │ │ - vstr d6, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d6, [sp, #712] @ 0x2c8 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ vmul.f64 d7, d9, d0 │ │ │ │ vmla.f64 d8, d2, d12 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vmla.f64 d6, d5, d12 │ │ │ │ - vstr d8, [sp, #728] @ 0x2d8 │ │ │ │ - vstr d6, [sp, #736] @ 0x2e0 │ │ │ │ + vstr d8, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d6, [sp, #728] @ 0x2d8 │ │ │ │ vldr d6, [sp, #24] │ │ │ │ vldr d15, [sp, #16] │ │ │ │ + strd r2, r1, [sp, #144] @ 0x90 │ │ │ │ + add.w r1, r7, r8, lsl #6 │ │ │ │ vldr d8, [sp, #40] @ 0x28 │ │ │ │ + strd r0, r5, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d7, d6, d12 │ │ │ │ - str r2, [sp, #140] @ 0x8c │ │ │ │ - str r0, [sp, #148] @ 0x94 │ │ │ │ - str r1, [sp, #144] @ 0x90 │ │ │ │ - vstr d0, [sp, #368] @ 0x170 │ │ │ │ + str r1, [sp, #176] @ 0xb0 │ │ │ │ + vstr d0, [sp, #360] @ 0x168 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ vmul.f64 d7, d11, d12 │ │ │ │ + vnmls.f64 d5, d15, d0 │ │ │ │ vmov.f64 d11, d7 │ │ │ │ vmul.f64 d7, d8, d0 │ │ │ │ - vnmls.f64 d5, d15, d0 │ │ │ │ vnmls.f64 d11, d2, d0 │ │ │ │ vmov.f64 d2, d7 │ │ │ │ vmul.f64 d7, d8, d12 │ │ │ │ - vldr d8, [r1] │ │ │ │ - vstr d5, [sp, #744] @ 0x2e8 │ │ │ │ + vldr d8, [r0] │ │ │ │ + vstr d5, [sp, #736] @ 0x2e0 │ │ │ │ vldr d5, [sp, #32] │ │ │ │ - vstr d11, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d11, [sp, #744] @ 0x2e8 │ │ │ │ vmov.f64 d11, d7 │ │ │ │ vmul.f64 d7, d6, d0 │ │ │ │ vmla.f64 d2, d5, d12 │ │ │ │ - vldr d6, [r0] │ │ │ │ vnmls.f64 d11, d5, d0 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ vmul.f64 d7, d4, d12 │ │ │ │ + vldr d4, [r6] │ │ │ │ vmla.f64 d5, d15, d12 │ │ │ │ - vldr d4, [r2] │ │ │ │ - movs r2, #72 @ 0x48 │ │ │ │ vmov.f64 d15, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d2, [sp, #760] @ 0x2f8 │ │ │ │ - mla r5, r2, r7, r6 │ │ │ │ - lsls r2, r7, #3 │ │ │ │ - str r5, [sp, #152] @ 0x98 │ │ │ │ - vstr d11, [sp, #768] @ 0x300 │ │ │ │ - str r2, [sp, #156] @ 0x9c │ │ │ │ - vldr d9, [r5] │ │ │ │ - add.w r5, fp, r2 │ │ │ │ - vstr d5, [sp, #776] @ 0x308 │ │ │ │ + vstr d2, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d11, [sp, #760] @ 0x2f8 │ │ │ │ + vstr d5, [sp, #768] @ 0x300 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ - vadd.f64 d7, d4, d8 │ │ │ │ - vsub.f64 d4, d4, d8 │ │ │ │ - vadd.f64 d2, d6, d9 │ │ │ │ - vsub.f64 d6, d6, d9 │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ - str r5, [sp, #160] @ 0xa0 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mov.w r2, r8, lsl #3 │ │ │ │ + add.w sl, r2, r8 │ │ │ │ vnmls.f64 d5, d10, d0 │ │ │ │ - vmul.f64 d8, d6, d14 │ │ │ │ - vadd.f64 d1, d7, d2 │ │ │ │ - vmla.f64 d8, d4, d3 │ │ │ │ - vsub.f64 d7, d7, d2 │ │ │ │ - mul.w r0, r2, r7 │ │ │ │ - add.w r2, r6, r7, lsl #6 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ - str r2, [sp, #172] @ 0xac │ │ │ │ - str r0, [sp, #164] @ 0xa4 │ │ │ │ - vstr d5, [sp, #784] @ 0x310 │ │ │ │ - vldr d5, [fp] │ │ │ │ - vnmls.f64 d6, d4, d14 │ │ │ │ - vstr d8, [sp, #384] @ 0x180 │ │ │ │ - vadd.f64 d11, d5, d1 │ │ │ │ - vmls.f64 d5, d1, d15 │ │ │ │ - vldr d8, [pc, #120] @ 7b0e8 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vstr d11, [sp, #376] @ 0x178 │ │ │ │ - vstr d6, [sp, #392] @ 0x188 │ │ │ │ - vsub.f64 d13, d5, d7 │ │ │ │ - vstr d13, [sp, #400] @ 0x190 │ │ │ │ - vadd.f64 d13, d5, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add.w r5, fp, r0 │ │ │ │ - str r5, [sp, #168] @ 0xa8 │ │ │ │ - vmov.f64 d11, d7 │ │ │ │ + add.w r4, r7, sl, lsl #3 │ │ │ │ + str r2, [sp, #140] @ 0x8c │ │ │ │ + add r2, r6 │ │ │ │ + vldr d9, [r4] │ │ │ │ + vadd.f64 d6, d7, d8 │ │ │ │ + vsub.f64 d7, d7, d8 │ │ │ │ + str r4, [sp, #160] @ 0xa0 │ │ │ │ + str r2, [sp, #164] @ 0xa4 │ │ │ │ + vstr d5, [sp, #776] @ 0x308 │ │ │ │ + vldr d5, [r5] │ │ │ │ + vadd.f64 d2, d5, d9 │ │ │ │ + vsub.f64 d5, d5, d9 │ │ │ │ + vmul.f64 d8, d5, d14 │ │ │ │ + vadd.f64 d1, d6, d2 │ │ │ │ + vsub.f64 d6, d6, d2 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ + vmla.f64 d8, d7, d3 │ │ │ │ + vadd.f64 d11, d4, d1 │ │ │ │ + vmls.f64 d4, d1, d15 │ │ │ │ + vnmls.f64 d5, d7, d14 │ │ │ │ vldr d7, [r2] │ │ │ │ - movs r2, #48 @ 0x30 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vstr d13, [sp, #408] @ 0x198 │ │ │ │ - mul.w r0, r2, r7 │ │ │ │ - movs r2, #24 │ │ │ │ - str r0, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d5, d4, d7 │ │ │ │ - add.w r1, fp, r0 │ │ │ │ - vsub.f64 d4, d4, d7 │ │ │ │ - mul.w ip, r2, r7 │ │ │ │ - str r1, [sp, #180] @ 0xb4 │ │ │ │ - vstr d11, [sp, #240] @ 0xf0 │ │ │ │ - add.w r5, r6, ip │ │ │ │ + mov.w r2, #88 @ 0x58 │ │ │ │ + mul.w r5, r2, r8 │ │ │ │ + add.w r4, r6, r5 │ │ │ │ + strd r5, r4, [sp, #168] @ 0xa8 │ │ │ │ + add.w r5, r8, r8, lsl #1 │ │ │ │ + vstr d11, [sp, #368] @ 0x170 │ │ │ │ + vmov.f64 d11, d7 │ │ │ │ + vstr d8, [sp, #376] @ 0x178 │ │ │ │ + mov.w r0, r5, lsl #4 │ │ │ │ + vldr d8, [pc, #92] @ 80c60 │ │ │ │ + mov.w r2, r5, lsl #3 │ │ │ │ + vstr d5, [sp, #384] @ 0x180 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vsub.f64 d13, d4, d6 │ │ │ │ + vstr d13, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d13, d4, d6 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, r6, r0 │ │ │ │ + vstr d13, [sp, #400] @ 0x190 │ │ │ │ vldr d7, [r1] │ │ │ │ - movs r1, #160 @ 0xa0 │ │ │ │ - str r5, [sp, #184] @ 0xb8 │ │ │ │ - vldr d2, [r5] │ │ │ │ - b.n 7b0f8 │ │ │ │ - nop.w │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + str r3, [sp, #136] @ 0x88 │ │ │ │ + vldr d2, [r1] │ │ │ │ + str r0, [sp, #1008] @ 0x3f0 │ │ │ │ + mov.w r0, ip, lsl #5 │ │ │ │ + str r2, [sp, #504] @ 0x1f8 │ │ │ │ + add.w r2, r7, r0 │ │ │ │ + strd r4, r1, [sp, #180] @ 0xb4 │ │ │ │ + vadd.f64 d5, d4, d7 │ │ │ │ + b.n 80c70 │ │ │ │ + nop │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - b.w ff52381a │ │ │ │ - b.n 7b7de │ │ │ │ + b.w ff529392 │ │ │ │ + b.n 81356 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - subs r6, #210 @ 0xd2 │ │ │ │ + strh r6, [r2, r5] │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - mul.w r1, r7, r1 │ │ │ │ + vsub.f64 d4, d4, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r2, [sp, #188] @ 0xbc │ │ │ │ + vstr d11, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d6, d7, d2 │ │ │ │ - adds r2, r6, r1 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - str r2, [sp, #188] @ 0xbc │ │ │ │ - add r1, fp │ │ │ │ vsub.f64 d2, d6, d5 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ - movs r2, #112 @ 0x70 │ │ │ │ - mul.w r2, r7, r2 │ │ │ │ + ldr r2, [sp, #140] @ 0x8c │ │ │ │ vmul.f64 d13, d2, d8 │ │ │ │ vmul.f64 d2, d4, d14 │ │ │ │ + vstr d6, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - add.w r0, fp, r2 │ │ │ │ + sub.w lr, r2, r8 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ - adds r5, r0, r3 │ │ │ │ - str r0, [sp, #192] @ 0xc0 │ │ │ │ + mov.w r9, lr, lsl #4 │ │ │ │ + add.w r1, r6, r9 │ │ │ │ vmla.f64 d2, d7, d3 │ │ │ │ - str r5, [sp, #196] @ 0xc4 │ │ │ │ - vldr d6, [r0] │ │ │ │ - movs r0, #120 @ 0x78 │ │ │ │ + add.w r2, r1, r3 │ │ │ │ vnmls.f64 d4, d7, d14 │ │ │ │ vmov.f64 d7, d11 │ │ │ │ + mov r3, r2 │ │ │ │ + vldr d6, [r1] │ │ │ │ + strd r1, r3, [sp, #192] @ 0xc0 │ │ │ │ vmls.f64 d7, d0, d15 │ │ │ │ - vstr d1, [sp, #256] @ 0x100 │ │ │ │ - mul.w r0, r7, r0 │ │ │ │ - adds r2, r6, r2 │ │ │ │ - adds r4, r6, r0 │ │ │ │ - str r4, [sp, #200] @ 0xc8 │ │ │ │ - add r0, fp │ │ │ │ + vstr d7, [sp, #248] @ 0xf8 │ │ │ │ + vldr d7, [r2] │ │ │ │ + mov.w r2, r8, lsl #4 │ │ │ │ vstr d2, [sp, #296] @ 0x128 │ │ │ │ - vldr d5, [r4] │ │ │ │ - adds r4, r5, r3 │ │ │ │ + sub.w r1, r2, r8 │ │ │ │ vstr d4, [sp, #304] @ 0x130 │ │ │ │ - vstr d7, [sp, #248] @ 0xf8 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vldr d2, [r4] │ │ │ │ - str r4, [sp, #204] @ 0xcc │ │ │ │ - add.w r4, fp, lr │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w r4, r7, r1 │ │ │ │ + add r1, r6 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + vldr d5, [r4] │ │ │ │ + str r4, [sp, #200] @ 0xc8 │ │ │ │ + mov r4, r3 │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d9, d7, d3 │ │ │ │ + add r4, r3 │ │ │ │ + add.w r3, r7, ip, lsl #4 │ │ │ │ + mov.w ip, #184 @ 0xb8 │ │ │ │ + vldr d2, [r4] │ │ │ │ + strd r4, r3, [sp, #204] @ 0xcc │ │ │ │ + ldr r4, [sp, #148] @ 0x94 │ │ │ │ vsub.f64 d6, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - mov r5, r4 │ │ │ │ - str r5, [sp, #208] @ 0xd0 │ │ │ │ vmul.f64 d2, d7, d14 │ │ │ │ - vmul.f64 d9, d7, d3 │ │ │ │ - vmla.f64 d2, d5, d3 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add r4, r6 │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d11, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vnmls.f64 d9, d5, d14 │ │ │ │ + vmla.f64 d2, d5, d3 │ │ │ │ vmov.f64 d5, d1 │ │ │ │ - vmul.f64 d11, d11, d8 │ │ │ │ + add r3, r7 │ │ │ │ vmls.f64 d5, d6, d15 │ │ │ │ + vmul.f64 d11, d11, d8 │ │ │ │ + vstr d5, [sp, #264] @ 0x108 │ │ │ │ vstr d2, [sp, #312] @ 0x138 │ │ │ │ vldr d2, [r4] │ │ │ │ - movs r4, #80 @ 0x50 │ │ │ │ - mla r4, r4, r7, r6 │ │ │ │ + str r3, [sp, #212] @ 0xd4 │ │ │ │ + vldr d5, [r3] │ │ │ │ + str r4, [sp, #148] @ 0x94 │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ vmov.f64 d8, d2 │ │ │ │ - str r4, [sp, #212] @ 0xd4 │ │ │ │ - vstr d5, [sp, #264] @ 0x108 │ │ │ │ - vldr d7, [r4] │ │ │ │ - adds r4, r6, r3 │ │ │ │ - str r4, [sp, #216] @ 0xd8 │ │ │ │ - vldr d5, [r4] │ │ │ │ - mov r4, r5 │ │ │ │ - add r4, r3 │ │ │ │ - str r4, [sp, #220] @ 0xdc │ │ │ │ + vstr d2, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d1, [r4] │ │ │ │ - movs r4, #184 @ 0xb8 │ │ │ │ - vldr d5, [r6] │ │ │ │ - mla r5, r4, r7, r6 │ │ │ │ - movs r4, #104 @ 0x68 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r3, r4 │ │ │ │ + vldr d1, [r3] │ │ │ │ + str r3, [sp, #216] @ 0xd8 │ │ │ │ + mla r3, ip, r8, r7 │ │ │ │ + mov.w ip, #104 @ 0x68 │ │ │ │ + str r3, [sp, #220] @ 0xdc │ │ │ │ vadd.f64 d2, d1, d5 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ vmul.f64 d1, d7, d3 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - mla r4, r4, r7, r6 │ │ │ │ vmov.f64 d10, d1 │ │ │ │ vsub.f64 d1, d2, d4 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vmov.f64 d2, d8 │ │ │ │ vnmls.f64 d10, d5, d14 │ │ │ │ vmls.f64 d2, d4, d15 │ │ │ │ vstr d10, [sp, #320] @ 0x140 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ + vldr d7, [pc, #984] @ 81198 │ │ │ │ + vstr d2, [sp, #280] @ 0x118 │ │ │ │ vmla.f64 d10, d5, d3 │ │ │ │ - vldr d7, [pc, #984] @ 7b608 │ │ │ │ vmul.f64 d1, d1, d7 │ │ │ │ vstr d10, [sp, #328] @ 0x148 │ │ │ │ - vstr d8, [sp, #272] @ 0x110 │ │ │ │ - vldr d7, [r4] │ │ │ │ - str r4, [sp, #228] @ 0xe4 │ │ │ │ - add.w r4, fp, r9 │ │ │ │ - vldr d5, [r5] │ │ │ │ - add r9, r6 │ │ │ │ - vstr d2, [sp, #280] @ 0x118 │ │ │ │ - str r5, [sp, #224] @ 0xe0 │ │ │ │ - mov r5, r4 │ │ │ │ + vldr d10, [r3] │ │ │ │ + mla r3, ip, r8, r7 │ │ │ │ + mov.w ip, r8, lsl #7 │ │ │ │ + add.w r4, r6, ip │ │ │ │ + vldr d7, [r3] │ │ │ │ + add ip, r7 │ │ │ │ vldr d2, [r4] │ │ │ │ - movs r4, #144 @ 0x90 │ │ │ │ - str r5, [sp, #232] @ 0xe8 │ │ │ │ - add r5, r3 │ │ │ │ - vstr d5, [sp, #288] @ 0x120 │ │ │ │ - mla r4, r4, r7, r6 │ │ │ │ + strd r3, r4, [sp, #224] @ 0xe0 │ │ │ │ + add.w r3, r7, sl, lsl #4 │ │ │ │ + mov.w sl, #152 @ 0x98 │ │ │ │ + str r3, [sp, #232] @ 0xe8 │ │ │ │ + vstr d10, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d5, d7, d2 │ │ │ │ - vldr d8, [r5] │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - str r4, [sp, #236] @ 0xec │ │ │ │ - str r5, [sp, #1016] @ 0x3f8 │ │ │ │ - vldr d2, [r4] │ │ │ │ - movs r4, #192 @ 0xc0 │ │ │ │ + vldr d2, [r3] │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ + add r3, r4 │ │ │ │ + mla r4, sl, r8, r7 │ │ │ │ + add.w sl, r6, r2 │ │ │ │ + vldr d8, [r3] │ │ │ │ + str r3, [sp, #236] @ 0xec │ │ │ │ + add.w r3, r7, r5, lsl #6 │ │ │ │ + add.w r5, r7, r5, lsl #5 │ │ │ │ vsub.f64 d10, d2, d8 │ │ │ │ vadd.f64 d2, d2, d8 │ │ │ │ vmul.f64 d8, d7, d3 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - mla r5, r4, r7, r6 │ │ │ │ - movs r4, #152 @ 0x98 │ │ │ │ vmla.f64 d7, d2, d3 │ │ │ │ vnmls.f64 d8, d2, d14 │ │ │ │ - vldr d2, [pc, #872] @ 7b608 │ │ │ │ - mla r4, r4, r7, r6 │ │ │ │ - vstr d7, [sp, #336] @ 0x150 │ │ │ │ + vldr d2, [pc, #860] @ 81198 │ │ │ │ + vstr d7, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d7, d10, d5 │ │ │ │ vadd.f64 d5, d5, d10 │ │ │ │ vldr d10, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vldr d2, [sp, #240] @ 0xf0 │ │ │ │ vmls.f64 d10, d5, d15 │ │ │ │ vadd.f64 d0, d2, d0 │ │ │ │ vldr d2, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d4, d2, d4 │ │ │ │ vldr d2, [sp, #256] @ 0x100 │ │ │ │ - vstr d0, [sp, #416] @ 0x1a0 │ │ │ │ - vadd.f64 d6, d2, d6 │ │ │ │ + vstr d0, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d0, d0, d4 │ │ │ │ - vstr d4, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d4, [sp, #416] @ 0x1a0 │ │ │ │ + vadd.f64 d6, d2, d6 │ │ │ │ vldr d4, [sp, #288] @ 0x120 │ │ │ │ - vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d0, [sp, #792] @ 0x318 │ │ │ │ + vstr d0, [sp, #784] @ 0x310 │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ - vldr d5, [sp, #248] @ 0xf8 │ │ │ │ - vsub.f64 d5, d5, d13 │ │ │ │ - vstr d0, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d0, [sp, #424] @ 0x1a8 │ │ │ │ vadd.f64 d0, d0, d6 │ │ │ │ + vstr d6, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d6, d10, d7 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ + vldr d5, [sp, #248] @ 0xf8 │ │ │ │ + str r3, [sp, #240] @ 0xf0 │ │ │ │ + vstr d0, [sp, #792] @ 0x318 │ │ │ │ + vsub.f64 d5, d5, d13 │ │ │ │ vsub.f64 d4, d5, d8 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ vldr d8, [sp, #304] @ 0x130 │ │ │ │ - vstr d0, [sp, #800] @ 0x320 │ │ │ │ vadd.f64 d2, d8, d6 │ │ │ │ vsub.f64 d0, d6, d8 │ │ │ │ - vldr d8, [pc, #860] @ 7b680 │ │ │ │ + vldr d8, [pc, #848] @ 81210 │ │ │ │ vmul.f64 d8, d2, d8 │ │ │ │ vmov.f64 d6, d8 │ │ │ │ - vldr d8, [pc, #840] @ 7b678 │ │ │ │ + vldr d8, [pc, #828] @ 81208 │ │ │ │ vnmls.f64 d6, d4, d8 │ │ │ │ - vldr d8, [pc, #792] @ 7b650 │ │ │ │ + vldr d8, [pc, #788] @ 811e8 │ │ │ │ vmul.f64 d8, d5, d8 │ │ │ │ - vstr d6, [sp, #808] @ 0x328 │ │ │ │ + vstr d6, [sp, #800] @ 0x320 │ │ │ │ vmov.f64 d6, d8 │ │ │ │ - vldr d8, [pc, #768] @ 7b648 │ │ │ │ + vldr d8, [pc, #748] @ 811d0 │ │ │ │ vmla.f64 d6, d0, d8 │ │ │ │ - vldr d8, [pc, #816] @ 7b680 │ │ │ │ + vldr d8, [pc, #804] @ 81210 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vstr d6, [sp, #816] @ 0x330 │ │ │ │ + vldr d8, [sp, #328] @ 0x148 │ │ │ │ + vstr d6, [sp, #808] @ 0x328 │ │ │ │ vmov.f64 d6, d4 │ │ │ │ - vldr d4, [pc, #792] @ 7b678 │ │ │ │ + vldr d4, [pc, #776] @ 81208 │ │ │ │ vmla.f64 d6, d2, d4 │ │ │ │ - vldr d2, [pc, #744] @ 7b650 │ │ │ │ - vstr d6, [sp, #824] @ 0x338 │ │ │ │ + vldr d2, [pc, #736] @ 811e8 │ │ │ │ + vstr d6, [sp, #816] @ 0x330 │ │ │ │ vmul.f64 d6, d0, d2 │ │ │ │ vldr d2, [sp, #312] @ 0x138 │ │ │ │ vmov.f64 d4, d6 │ │ │ │ - vldr d6, [pc, #716] @ 7b648 │ │ │ │ + vldr d6, [pc, #692] @ 811d0 │ │ │ │ vnmls.f64 d4, d5, d6 │ │ │ │ vldr d6, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ - vstr d4, [sp, #832] @ 0x340 │ │ │ │ + vstr d4, [sp, #824] @ 0x338 │ │ │ │ vsub.f64 d4, d6, d2 │ │ │ │ vadd.f64 d6, d2, d6 │ │ │ │ vldr d2, [sp, #264] @ 0x108 │ │ │ │ - vldr d8, [sp, #328] @ 0x148 │ │ │ │ - str r1, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d5, d11, d2 │ │ │ │ - str r5, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d2, d8, d5 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ - vldr d8, [pc, #648] @ 7b638 │ │ │ │ + vldr d8, [pc, #640] @ 811c8 │ │ │ │ vmul.f64 d8, d2, d8 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - vldr d8, [pc, #612] @ 7b620 │ │ │ │ + vldr d8, [pc, #604] @ 811b0 │ │ │ │ vnmls.f64 d0, d4, d8 │ │ │ │ - vldr d8, [pc, #684] @ 7b670 │ │ │ │ + vldr d8, [pc, #676] @ 81200 │ │ │ │ vmul.f64 d8, d6, d8 │ │ │ │ - vstr d0, [sp, #840] @ 0x348 │ │ │ │ + vstr d0, [sp, #832] @ 0x340 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - vldr d8, [pc, #700] @ 7b690 │ │ │ │ + vldr d8, [pc, #684] @ 81218 │ │ │ │ vmla.f64 d0, d5, d8 │ │ │ │ - vldr d8, [pc, #604] @ 7b638 │ │ │ │ + vldr d8, [pc, #596] @ 811c8 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vstr d0, [sp, #848] @ 0x350 │ │ │ │ + vstr d0, [sp, #840] @ 0x348 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmov.f64 d8, d4 │ │ │ │ - vldr d4, [pc, #560] @ 7b620 │ │ │ │ - vmla.f64 d8, d2, d4 │ │ │ │ - vldr d4, [pc, #664] @ 7b690 │ │ │ │ - vldr d2, [pc, #628] @ 7b670 │ │ │ │ + vldr d4, [pc, #552] @ 811b0 │ │ │ │ vmov.f64 d10, d0 │ │ │ │ + vmla.f64 d8, d2, d4 │ │ │ │ + vldr d4, [pc, #644] @ 81218 │ │ │ │ + vldr d2, [pc, #616] @ 81200 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ + vstr d8, [sp, #848] @ 0x350 │ │ │ │ vnmls.f64 d6, d5, d2 │ │ │ │ vldr d5, [sp, #248] @ 0xf8 │ │ │ │ - vldr d2, [sp, #336] @ 0x150 │ │ │ │ - vstr d8, [sp, #856] @ 0x358 │ │ │ │ - vadd.f64 d5, d13, d5 │ │ │ │ str r4, [sp, #248] @ 0xf8 │ │ │ │ + vldr d2, [sp, #440] @ 0x1b8 │ │ │ │ + vadd.f64 d5, d13, d5 │ │ │ │ + vstr d6, [sp, #856] @ 0x358 │ │ │ │ vadd.f64 d13, d2, d5 │ │ │ │ - vstr d6, [sp, #864] @ 0x360 │ │ │ │ vsub.f64 d6, d5, d2 │ │ │ │ vldr d5, [sp, #296] @ 0x128 │ │ │ │ - vldr d2, [pc, #484] @ 7b610 │ │ │ │ + vldr d2, [pc, #476] @ 811a0 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [pc, #480] @ 7b618 │ │ │ │ + vldr d5, [pc, #472] @ 811a8 │ │ │ │ vmul.f64 d8, d4, d2 │ │ │ │ vnmls.f64 d8, d6, d5 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vstr d8, [sp, #872] @ 0x368 │ │ │ │ + vstr d8, [sp, #864] @ 0x360 │ │ │ │ vmul.f64 d8, d13, d0 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - vldr d8, [pc, #460] @ 7b620 │ │ │ │ + vldr d8, [pc, #452] @ 811b0 │ │ │ │ vmla.f64 d0, d7, d8 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vstr d0, [sp, #880] @ 0x370 │ │ │ │ + vstr d0, [sp, #872] @ 0x368 │ │ │ │ vmov.f64 d0, d6 │ │ │ │ vmla.f64 d0, d4, d5 │ │ │ │ - vstr d0, [sp, #888] @ 0x378 │ │ │ │ + vstr d0, [sp, #880] @ 0x370 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vldr d7, [sp, #264] @ 0x108 │ │ │ │ - str r2, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d5, d7, d11 │ │ │ │ + vnmls.f64 d0, d13, d8 │ │ │ │ + vldr d8, [pc, #460] @ 811e0 │ │ │ │ + vsub.f64 d6, d7, d11 │ │ │ │ vldr d7, [sp, #280] @ 0x118 │ │ │ │ vldr d11, [sp, #320] @ 0x140 │ │ │ │ - vnmls.f64 d0, d13, d8 │ │ │ │ - vldr d8, [pc, #460] @ 7b658 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ - vldr d1, [pc, #468] @ 7b668 │ │ │ │ - vadd.f64 d6, d11, d5 │ │ │ │ - vsub.f64 d5, d5, d11 │ │ │ │ - vldr d11, [pc, #448] @ 7b660 │ │ │ │ + vldr d1, [pc, #464] @ 811f8 │ │ │ │ + vstr d0, [sp, #888] @ 0x378 │ │ │ │ + vadd.f64 d5, d11, d6 │ │ │ │ + vsub.f64 d6, d6, d11 │ │ │ │ + vldr d11, [pc, #440] @ 811f0 │ │ │ │ vsub.f64 d4, d7, d9 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ - vldr d9, [pc, #404] @ 7b640 │ │ │ │ - vstr d0, [sp, #896] @ 0x380 │ │ │ │ + vldr d9, [pc, #404] @ 811d8 │ │ │ │ vmul.f64 d2, d4, d11 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - vmul.f64 d2, d5, d9 │ │ │ │ - vmla.f64 d0, d6, d1 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vstr d0, [sp, #904] @ 0x388 │ │ │ │ + vmul.f64 d2, d6, d9 │ │ │ │ + vmla.f64 d0, d5, d1 │ │ │ │ + vmul.f64 d5, d5, d11 │ │ │ │ + vnmls.f64 d5, d4, d1 │ │ │ │ + vstr d0, [sp, #896] @ 0x380 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ vnmls.f64 d0, d7, d8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vldr d9, [r2] │ │ │ │ - vstr d0, [sp, #912] @ 0x390 │ │ │ │ - vmov.f64 d0, d6 │ │ │ │ - vldr d6, [r0] │ │ │ │ - vnmls.f64 d0, d4, d1 │ │ │ │ - vldr d4, [r4] │ │ │ │ - vsub.f64 d2, d9, d6 │ │ │ │ - vadd.f64 d6, d9, d6 │ │ │ │ - lsls r4, r7, #4 │ │ │ │ - add.w r8, fp, r4 │ │ │ │ - add.w lr, r8, r3 │ │ │ │ - add.w r2, lr, r3 │ │ │ │ - vstr d0, [sp, #920] @ 0x398 │ │ │ │ + vstr d0, [sp, #904] @ 0x388 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ - vmla.f64 d0, d5, d8 │ │ │ │ - vldr d8, [r1] │ │ │ │ - vldr d5, [r5] │ │ │ │ - adds r1, r6, r4 │ │ │ │ - movs r4, #56 @ 0x38 │ │ │ │ - movs r5, #176 @ 0xb0 │ │ │ │ + vstr d5, [sp, #912] @ 0x390 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add.w r3, r7, r2 │ │ │ │ + add r2, r8 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vmla.f64 d0, d6, d8 │ │ │ │ + vstr d0, [sp, #920] @ 0x398 │ │ │ │ + vldr d4, [r4] │ │ │ │ + add.w r4, r0, r6 │ │ │ │ + add.w r0, r7, r9 │ │ │ │ + vldr d8, [r4] │ │ │ │ + str r3, [sp, #272] @ 0x110 │ │ │ │ + vldr d9, [r0] │ │ │ │ + str r0, [sp, #264] @ 0x108 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r4, [sp, #256] @ 0x100 │ │ │ │ vsub.f64 d7, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ - vmul.f64 d8, d6, d14 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ - mul.w r5, r7, r5 │ │ │ │ + ldr r0, [sp, #136] @ 0x88 │ │ │ │ + str r5, [sp, #320] @ 0x140 │ │ │ │ + vsub.f64 d2, d9, d6 │ │ │ │ + vadd.f64 d6, d9, d6 │ │ │ │ + add.w r9, sl, r0 │ │ │ │ + add.w r4, r9, r0 │ │ │ │ + str r4, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d1, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vstr d0, [sp, #928] @ 0x3a0 │ │ │ │ - vmov.f64 d11, d6 │ │ │ │ - vmov.f64 d9, d8 │ │ │ │ - vmla.f64 d9, d4, d3 │ │ │ │ + vmul.f64 d8, d6, d14 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ vadd.f64 d0, d5, d1 │ │ │ │ vmls.f64 d5, d1, d15 │ │ │ │ - vldr d1, [pc, #180] @ 7b608 │ │ │ │ + vldr d1, [pc, #176] @ 81198 │ │ │ │ + vmov.f64 d11, d6 │ │ │ │ + vmov.f64 d9, d8 │ │ │ │ + vldr d6, [r9] │ │ │ │ vnmls.f64 d11, d4, d14 │ │ │ │ + vmla.f64 d9, d4, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vstr d9, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d13, d5, d7 │ │ │ │ - vstr d11, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d13, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d9, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d11, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d9, [sl] │ │ │ │ + vstr d13, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d13, d5, d7 │ │ │ │ - vstr d13, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vldr d6, [lr] │ │ │ │ - str r2, [sp, #280] @ 0x118 │ │ │ │ - str r1, [sp, #272] @ 0x110 │ │ │ │ - adds r1, r6, r5 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r7, lr, lsl #3 │ │ │ │ + mov.w lr, #176 @ 0xb0 │ │ │ │ + mul.w lr, lr, r8 │ │ │ │ + vldr d2, [r3] │ │ │ │ + str r3, [sp, #288] @ 0x120 │ │ │ │ + add.w r3, r7, r2 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mla r2, r4, r7, r6 │ │ │ │ - movs r4, #136 @ 0x88 │ │ │ │ - str r2, [sp, #288] @ 0x120 │ │ │ │ - str r1, [sp, #296] @ 0x128 │ │ │ │ - vldr d2, [r2] │ │ │ │ - mul.w r4, r7, r4 │ │ │ │ - adds r2, r6, r4 │ │ │ │ - str r2, [sp, #304] @ 0x130 │ │ │ │ + vldr d7, [r4] │ │ │ │ + vstr d13, [sp, #464] @ 0x1d0 │ │ │ │ + add.w r4, r7, lr │ │ │ │ + str r4, [sp, #296] @ 0x128 │ │ │ │ + str r3, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d11, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vsub.f64 d2, d4, d11 │ │ │ │ - vadd.f64 d11, d4, d11 │ │ │ │ vmul.f64 d10, d7, d3 │ │ │ │ - vldr d4, [r2] │ │ │ │ + vadd.f64 d11, d4, d11 │ │ │ │ + vldr d4, [r3] │ │ │ │ + vnmls.f64 d10, d6, d14 │ │ │ │ vmul.f64 d13, d2, d1 │ │ │ │ vmul.f64 d2, d7, d14 │ │ │ │ - vnmls.f64 d10, d6, d14 │ │ │ │ + vmls.f64 d9, d11, d15 │ │ │ │ vmov.f64 d5, d2 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ - vstr d5, [sp, #936] @ 0x3a8 │ │ │ │ - vldr d5, [r8] │ │ │ │ - vmls.f64 d5, d11, d15 │ │ │ │ - vstr d5, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d5, [r1] │ │ │ │ - add.w r1, fp, r5 │ │ │ │ - movs r5, #96 @ 0x60 │ │ │ │ - str r1, [sp, #312] @ 0x138 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vmov.f64 d6, d5 │ │ │ │ - mla r2, r5, r7, r6 │ │ │ │ - add.w r5, fp, r4 │ │ │ │ - str r2, [sp, #320] @ 0x140 │ │ │ │ - add.w r4, fp, ip │ │ │ │ - b.n 7b698 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r6, lr │ │ │ │ + vldr d7, [r4] │ │ │ │ + vstr d9, [sp, #480] @ 0x1e0 │ │ │ │ + str r4, [sp, #312] @ 0x138 │ │ │ │ + vstr d5, [sp, #928] @ 0x3a0 │ │ │ │ + b.n 81228 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ - b.w ff523d3a │ │ │ │ - b.n 7bcfe │ │ │ │ + b.w ff5298ca │ │ │ │ + b.n 8188e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ lsls r6, r2, #30 │ │ │ │ @ instruction: 0xfa1cd511 │ │ │ │ subs r7, #207 @ 0xcf │ │ │ │ subs r0, r4, #3 │ │ │ │ adds r0, r2, #4 │ │ │ │ cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ @@ -136854,1019 +139741,1051 @@ │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ mvns r6, r7 │ │ │ │ itt al │ │ │ │ vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ cmpal r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - bls.n 7b64a │ │ │ │ + @ instruction: 0xb816 │ │ │ │ + lsls r2, r2, #15 │ │ │ │ + strh r6, [r6, r6] │ │ │ │ + subs r7, #231 @ 0xe7 │ │ │ │ + bls.n 811e2 │ │ │ │ strb r0, [r0, r2] │ │ │ │ ittee vs │ │ │ │ subvs r7, #239 @ 0xef │ │ │ │ - @ instruction: 0xb816 │ │ │ │ - lslvc r2, r2, #15 │ │ │ │ - strhvc r6, [r6, r6] │ │ │ │ - subs r7, #231 @ 0xe7 │ │ │ │ + ldrhvs r0, [r4, r7] │ │ │ │ + ldrbvc r1, [r4, r6] │ │ │ │ + lsrvc r3, r5, #11 │ │ │ │ + subs r7, #192 @ 0xc0 │ │ │ │ movs r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 7b5f6 │ │ │ │ + b.n 8118e │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ - ldrh r0, [r4, r7] │ │ │ │ - ldrb r1, [r4, r6] │ │ │ │ - lsrs r3, r5, #11 │ │ │ │ - subs r7, #192 @ 0xc0 │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ asrs r4, r1, #22 │ │ │ │ - bgt.n 7b626 │ │ │ │ + bgt.n 811b6 │ │ │ │ orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ ldr r2, [r5, #60] @ 0x3c │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (7b880 ) │ │ │ │ + ldr r6, [pc, #516] @ (81410 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ add r1, sp, #324 @ 0x144 │ │ │ │ ldrb r7, [r7, r2] │ │ │ │ - bpl.n 7b6a2 │ │ │ │ + bpl.n 81232 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ - b.w ff523dba │ │ │ │ - b.n 7bd7e │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ lsls r4, r7, #6 │ │ │ │ cdp2 5, 11, cr6, cr5, cr6, {6} │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ + b.w ff529952 │ │ │ │ + b.n 81916 │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ vsub.f64 d5, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add.w r5, r6, r2 │ │ │ │ vldr d2, [r5] │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #164] @ 0xa4 │ │ │ │ - vstr d6, [sp, #480] @ 0x1e0 │ │ │ │ + str r5, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d9, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ - adds r1, r6, r2 │ │ │ │ - str r1, [sp, #164] @ 0xa4 │ │ │ │ - str r5, [sp, #328] @ 0x148 │ │ │ │ - movs r5, #168 @ 0xa8 │ │ │ │ vmul.f64 d2, d7, d3 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vmla.f64 d7, d4, d3 │ │ │ │ - mla r5, r5, r7, r6 │ │ │ │ vnmls.f64 d2, d4, d14 │ │ │ │ - vstr d7, [sp, #944] @ 0x3b0 │ │ │ │ + vmla.f64 d7, d4, d3 │ │ │ │ + vstr d2, [sp, #552] @ 0x228 │ │ │ │ + vstr d7, [sp, #936] @ 0x3a8 │ │ │ │ vsub.f64 d7, d5, d9 │ │ │ │ vadd.f64 d9, d5, d9 │ │ │ │ - vmov.f64 d5, d6 │ │ │ │ - vstr d2, [sp, #560] @ 0x230 │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ + vstr d6, [sp, #472] @ 0x1d8 │ │ │ │ + ldr r2, [sp, #168] @ 0xa8 │ │ │ │ + ldr r0, [sp, #1008] @ 0x3f0 │ │ │ │ vmul.f64 d4, d7, d1 │ │ │ │ - vldr d7, [r1] │ │ │ │ - vmls.f64 d5, d9, d15 │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ - adds r2, r6, r1 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ - vstr d4, [sp, #496] @ 0x1f0 │ │ │ │ + vmov.f64 d7, d6 │ │ │ │ + ldr r5, [sp, #504] @ 0x1f8 │ │ │ │ + add r2, r7 │ │ │ │ + vmls.f64 d7, d9, d15 │ │ │ │ + str r2, [sp, #168] @ 0xa8 │ │ │ │ + add r5, r6 │ │ │ │ + vstr d4, [sp, #488] @ 0x1e8 │ │ │ │ + add.w lr, r5, r3 │ │ │ │ + add.w r4, lr, r3 │ │ │ │ + vstr d7, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, r7, r0 │ │ │ │ vldr d6, [r2] │ │ │ │ - adds r2, r4, r3 │ │ │ │ - add.w ip, r2, r3 │ │ │ │ + str r2, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r2, [sp, #140] @ 0x8c │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ - vstr d5, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - ldr r1, [sp, #156] @ 0x9c │ │ │ │ - str r5, [sp, #336] @ 0x150 │ │ │ │ - adds r1, r6, r1 │ │ │ │ - str r1, [sp, #156] @ 0x9c │ │ │ │ - vldr d2, [r1] │ │ │ │ + vldr d6, [lr] │ │ │ │ + add r2, r7 │ │ │ │ + vldr d2, [r2] │ │ │ │ + str r2, [sp, #136] @ 0x88 │ │ │ │ + mov.w r2, #168 @ 0xa8 │ │ │ │ + mla r2, r2, r8, r7 │ │ │ │ vadd.f64 d5, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ + str r2, [sp, #140] @ 0x8c │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vldr d5, [r4] │ │ │ │ + vldr d5, [r5] │ │ │ │ vmul.f64 d8, d2, d1 │ │ │ │ vmul.f64 d2, d7, d14 │ │ │ │ + vldr d1, [ip] │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmls.f64 d5, d4, d15 │ │ │ │ vmla.f64 d2, d6, d3 │ │ │ │ - vldr d1, [r9] │ │ │ │ - vstr d8, [sp, #512] @ 0x200 │ │ │ │ - vnmls.f64 d7, d6, d14 │ │ │ │ - vldr d6, [r5] │ │ │ │ - add.w r5, ip, r3 │ │ │ │ - add r3, r5 │ │ │ │ - vstr d5, [sp, #520] @ 0x208 │ │ │ │ - vldr d5, [r5] │ │ │ │ - vstr d2, [sp, #576] @ 0x240 │ │ │ │ - vldr d8, [r3] │ │ │ │ - vstr d7, [sp, #952] @ 0x3b8 │ │ │ │ - vldr d7, [ip] │ │ │ │ + vstr d8, [sp, #504] @ 0x1f8 │ │ │ │ + vmov.f64 d8, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + vnmls.f64 d8, d6, d14 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r4, r3 │ │ │ │ + vstr d5, [sp, #512] @ 0x200 │ │ │ │ + add r3, r2 │ │ │ │ + vldr d5, [r2] │ │ │ │ + vstr d2, [sp, #568] @ 0x238 │ │ │ │ vadd.f64 d2, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ + vstr d8, [sp, #944] @ 0x3b0 │ │ │ │ + vldr d8, [r3] │ │ │ │ vsub.f64 d7, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ vmul.f64 d8, d5, d3 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vmla.f64 d5, d1, d3 │ │ │ │ vnmls.f64 d8, d1, d14 │ │ │ │ vadd.f64 d1, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vldr d2, [pc, #-364] @ 7b638 │ │ │ │ - vstr d5, [sp, #968] @ 0x3c8 │ │ │ │ - vldr d5, [pc, #-292] @ 7b688 │ │ │ │ - vstr d8, [sp, #960] @ 0x3c0 │ │ │ │ - vmov.f64 d8, d6 │ │ │ │ - vmls.f64 d8, d7, d15 │ │ │ │ + vldr d2, [pc, #-384] @ 811c8 │ │ │ │ + vstr d8, [sp, #952] @ 0x3b8 │ │ │ │ + vstr d5, [sp, #960] @ 0x3c0 │ │ │ │ + vldr d5, [pc, #-308] @ 81220 │ │ │ │ + vldr d8, [sl] │ │ │ │ vmul.f64 d1, d1, d5 │ │ │ │ - vldr d5, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d13, [sp, #480] @ 0x1e0 │ │ │ │ - vstr d8, [sp, #528] @ 0x210 │ │ │ │ - vldr d8, [r8] │ │ │ │ + vmov.f64 d5, d6 │ │ │ │ vadd.f64 d11, d8, d11 │ │ │ │ - vldr d8, [r4] │ │ │ │ + vldr d8, [r5] │ │ │ │ + vmls.f64 d5, d7, d15 │ │ │ │ vadd.f64 d4, d8, d4 │ │ │ │ - vstr d11, [sp, #536] @ 0x218 │ │ │ │ - vstr d4, [sp, #544] @ 0x220 │ │ │ │ + vadd.f64 d8, d6, d7 │ │ │ │ + vstr d5, [sp, #520] @ 0x208 │ │ │ │ + vstr d11, [sp, #528] @ 0x210 │ │ │ │ + vstr d4, [sp, #536] @ 0x218 │ │ │ │ vadd.f64 d4, d11, d4 │ │ │ │ + vldr d5, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d13, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d7, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d8, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d11, d5, d9 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - vldr d9, [sp, #560] @ 0x230 │ │ │ │ - vadd.f64 d7, d11, d5 │ │ │ │ - vstr d5, [sp, #552] @ 0x228 │ │ │ │ - vldr d5, [sp, #488] @ 0x1e8 │ │ │ │ - vsub.f64 d6, d5, d13 │ │ │ │ - vldr d5, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d13, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d7, [sp, #976] @ 0x3d0 │ │ │ │ - vsub.f64 d7, d5, d13 │ │ │ │ - vsub.f64 d8, d6, d9 │ │ │ │ - vadd.f64 d6, d9, d6 │ │ │ │ - vldr d5, [pc, #-508] @ 7b620 │ │ │ │ + vldr d5, [sp, #552] @ 0x228 │ │ │ │ + vadd.f64 d9, d11, d8 │ │ │ │ + vstr d9, [sp, #968] @ 0x3c8 │ │ │ │ + vldr d9, [sp, #480] @ 0x1e0 │ │ │ │ + vsub.f64 d6, d9, d13 │ │ │ │ + vldr d13, [sp, #488] @ 0x1e8 │ │ │ │ + vsub.f64 d7, d7, d13 │ │ │ │ + vsub.f64 d8, d6, d5 │ │ │ │ + vadd.f64 d6, d5, d6 │ │ │ │ + vldr d5, [pc, #-528] @ 811b0 │ │ │ │ vadd.f64 d9, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ vmov.f64 d13, d5 │ │ │ │ vmul.f64 d2, d9, d2 │ │ │ │ vnmls.f64 d2, d8, d5 │ │ │ │ - vldr d5, [pc, #-524] @ 7b628 │ │ │ │ - vstr d2, [sp, #984] @ 0x3d8 │ │ │ │ - vldr d2, [pc, #-524] @ 7b630 │ │ │ │ + vldr d5, [pc, #-544] @ 811b8 │ │ │ │ + vstr d2, [sp, #976] @ 0x3d0 │ │ │ │ + vldr d2, [pc, #-544] @ 811c0 │ │ │ │ vmul.f64 d10, d6, d2 │ │ │ │ vmla.f64 d10, d7, d5 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vnmls.f64 d7, d6, d5 │ │ │ │ - vstr d10, [sp, #560] @ 0x230 │ │ │ │ - vldr d10, [pc, #-540] @ 7b638 │ │ │ │ + vldr d6, [sp, #512] @ 0x200 │ │ │ │ + vstr d10, [sp, #552] @ 0x228 │ │ │ │ + vldr d10, [pc, #-564] @ 811c8 │ │ │ │ + vstr d7, [sp, #984] @ 0x3d8 │ │ │ │ vmul.f64 d8, d8, d10 │ │ │ │ + vldr d10, [sp, #568] @ 0x238 │ │ │ │ vmla.f64 d8, d9, d13 │ │ │ │ - vstr d8, [sp, #568] @ 0x238 │ │ │ │ - vstr d7, [sp, #992] @ 0x3e0 │ │ │ │ - vldr d13, [sp, #512] @ 0x200 │ │ │ │ - vldr d9, [sp, #520] @ 0x208 │ │ │ │ - vldr d10, [sp, #576] @ 0x240 │ │ │ │ - vadd.f64 d7, d13, d9 │ │ │ │ - vldr d9, [sp, #968] @ 0x3c8 │ │ │ │ - vsub.f64 d8, d7, d9 │ │ │ │ - vadd.f64 d7, d9, d7 │ │ │ │ - vldr d9, [sp, #528] @ 0x210 │ │ │ │ - vadd.f64 d6, d1, d9 │ │ │ │ + vldr d13, [sp, #504] @ 0x1f8 │ │ │ │ + vadd.f64 d7, d13, d6 │ │ │ │ + vldr d6, [sp, #960] @ 0x3c0 │ │ │ │ + vstr d8, [sp, #560] @ 0x230 │ │ │ │ + vsub.f64 d8, d7, d6 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vldr d6, [sp, #520] @ 0x208 │ │ │ │ + vadd.f64 d6, d1, d6 │ │ │ │ vadd.f64 d9, d10, d6 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vldr d10, [pc, #-580] @ 7b650 │ │ │ │ + vldr d10, [pc, #-592] @ 811e8 │ │ │ │ vmul.f64 d10, d9, d10 │ │ │ │ vmov.f64 d13, d10 │ │ │ │ - vldr d10, [pc, #-600] @ 7b648 │ │ │ │ + vldr d10, [pc, #-628] @ 811d0 │ │ │ │ vnmls.f64 d13, d8, d10 │ │ │ │ - vldr d10, [pc, #-616] @ 7b640 │ │ │ │ + vldr d10, [pc, #-628] @ 811d8 │ │ │ │ vmul.f64 d10, d6, d10 │ │ │ │ - vstr d13, [sp, #968] @ 0x3c8 │ │ │ │ + vstr d13, [sp, #960] @ 0x3c0 │ │ │ │ vmov.f64 d13, d10 │ │ │ │ - vldr d10, [pc, #-608] @ 7b658 │ │ │ │ + vldr d10, [pc, #-636] @ 811e0 │ │ │ │ vnmls.f64 d13, d7, d10 │ │ │ │ - vldr d10, [pc, #-624] @ 7b650 │ │ │ │ + vldr d10, [pc, #-636] @ 811e8 │ │ │ │ vmul.f64 d8, d8, d10 │ │ │ │ - vldr d10, [pc, #-640] @ 7b648 │ │ │ │ + vldr d10, [pc, #-668] @ 811d0 │ │ │ │ + vstr d13, [sp, #992] @ 0x3e0 │ │ │ │ + vldr d13, [sp, #472] @ 0x1d8 │ │ │ │ vmla.f64 d8, d9, d10 │ │ │ │ - vldr d9, [pc, #-656] @ 7b640 │ │ │ │ - vldr d10, [sp, #936] @ 0x3a8 │ │ │ │ - vstr d13, [sp, #1000] @ 0x3e8 │ │ │ │ + vldr d9, [pc, #-676] @ 811d8 │ │ │ │ + vldr d10, [sp, #928] @ 0x3a0 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - vldr d13, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d8, [sp, #568] @ 0x238 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ - vldr d7, [pc, #-656] @ 7b658 │ │ │ │ - vstr d8, [sp, #576] @ 0x240 │ │ │ │ + vldr d7, [pc, #-688] @ 811e0 │ │ │ │ vmla.f64 d9, d6, d7 │ │ │ │ - vldr d7, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d6, [sp, #504] @ 0x1f8 │ │ │ │ - vadd.f64 d7, d13, d7 │ │ │ │ - vldr d13, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d6, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d9, [sp, #1000] @ 0x3e8 │ │ │ │ + vldr d9, [sp, #480] @ 0x1e0 │ │ │ │ + vadd.f64 d7, d13, d9 │ │ │ │ + vldr d13, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d9, [sp, #936] @ 0x3a8 │ │ │ │ vadd.f64 d6, d13, d6 │ │ │ │ - vstr d9, [sp, #1008] @ 0x3f0 │ │ │ │ - vldr d9, [sp, #944] @ 0x3b0 │ │ │ │ vsub.f64 d8, d7, d9 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ vadd.f64 d9, d10, d6 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vldr d10, [pc, #-672] @ 7b680 │ │ │ │ + vldr d10, [pc, #-692] @ 81210 │ │ │ │ vmul.f64 d10, d9, d10 │ │ │ │ vmov.f64 d13, d10 │ │ │ │ - vldr d10, [pc, #-692] @ 7b678 │ │ │ │ + vldr d10, [pc, #-712] @ 81208 │ │ │ │ vnmls.f64 d13, d8, d10 │ │ │ │ - vldr d10, [pc, #-724] @ 7b660 │ │ │ │ + vldr d10, [pc, #-744] @ 811f0 │ │ │ │ vmul.f64 d10, d6, d10 │ │ │ │ - vstr d13, [sp, #936] @ 0x3a8 │ │ │ │ + vstr d13, [sp, #928] @ 0x3a0 │ │ │ │ vmov.f64 d13, d10 │ │ │ │ - vldr d10, [pc, #-732] @ 7b668 │ │ │ │ + vldr d10, [pc, #-752] @ 811f8 │ │ │ │ vnmls.f64 d13, d7, d10 │ │ │ │ - vldr d10, [pc, #-716] @ 7b680 │ │ │ │ + vldr d10, [pc, #-736] @ 81210 │ │ │ │ vmul.f64 d8, d8, d10 │ │ │ │ - vldr d10, [pc, #-732] @ 7b678 │ │ │ │ + vldr d10, [pc, #-752] @ 81208 │ │ │ │ vmla.f64 d8, d9, d10 │ │ │ │ - vldr d10, [pc, #-748] @ 7b670 │ │ │ │ - vstr d8, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d8, [pc, #-772] @ 7b660 │ │ │ │ + vldr d10, [pc, #-768] @ 81200 │ │ │ │ + vstr d8, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d8, [pc, #-792] @ 811f0 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ - vldr d7, [pc, #-776] @ 7b668 │ │ │ │ + vldr d7, [pc, #-796] @ 811f8 │ │ │ │ vmla.f64 d9, d6, d7 │ │ │ │ - vldr d7, [sp, #520] @ 0x208 │ │ │ │ - vldr d6, [sp, #960] @ 0x3c0 │ │ │ │ - vstr d9, [sp, #944] @ 0x3b0 │ │ │ │ - vldr d9, [sp, #512] @ 0x200 │ │ │ │ + vldr d7, [sp, #512] @ 0x200 │ │ │ │ + vstr d9, [sp, #936] @ 0x3a8 │ │ │ │ + vldr d9, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d6, [sp, #952] @ 0x3b8 │ │ │ │ + ldr r0, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ - vldr d9, [sp, #952] @ 0x3b8 │ │ │ │ + vldr d9, [sp, #944] @ 0x3b0 │ │ │ │ vsub.f64 d8, d7, d6 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [sp, #528] @ 0x210 │ │ │ │ + vldr d6, [sp, #520] @ 0x208 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vadd.f64 d1, d9, d6 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ vmul.f64 d9, d1, d2 │ │ │ │ vnmls.f64 d9, d8, d5 │ │ │ │ vmul.f64 d8, d8, d2 │ │ │ │ vmov.f64 d2, d8 │ │ │ │ + vstr d9, [sp, #512] @ 0x200 │ │ │ │ vmla.f64 d2, d1, d5 │ │ │ │ - vldr d5, [pc, #-812] @ 7b690 │ │ │ │ - vldr d1, [pc, #-824] @ 7b688 │ │ │ │ - vstr d9, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d9, [pc, #-824] @ 7b690 │ │ │ │ + vldr d9, [pc, #-844] @ 81218 │ │ │ │ + vldr d5, [pc, #-848] @ 81218 │ │ │ │ + vldr d1, [sp, #968] @ 0x3c8 │ │ │ │ vmul.f64 d9, d6, d9 │ │ │ │ - vstr d2, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d2, [sp, #488] @ 0x1e8 │ │ │ │ vnmls.f64 d9, d7, d10 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #792] @ 0x318 │ │ │ │ + vldr d5, [sp, #784] @ 0x310 │ │ │ │ vmla.f64 d7, d6, d10 │ │ │ │ - vldr d6, [sp, #376] @ 0x178 │ │ │ │ + vldr d6, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ vadd.f64 d4, d5, d4 │ │ │ │ - vmul.f64 d2, d2, d1 │ │ │ │ - vstr d9, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d9, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d9, [pc, #-888] @ 81220 │ │ │ │ vmls.f64 d6, d4, d15 │ │ │ │ - vstr d7, [sp, #528] @ 0x210 │ │ │ │ - vmov.f64 d9, d0 │ │ │ │ + vstr d7, [sp, #520] @ 0x208 │ │ │ │ + vmul.f64 d2, d2, d9 │ │ │ │ vmov.f64 d7, d6 │ │ │ │ vadd.f64 d6, d2, d6 │ │ │ │ vsub.f64 d5, d7, d2 │ │ │ │ - vldr d7, [sp, #976] @ 0x3d0 │ │ │ │ - vstr d5, [sp, #512] @ 0x200 │ │ │ │ - vldr d5, [sp, #800] @ 0x320 │ │ │ │ - vsub.f64 d8, d5, d7 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - vmov.f64 d7, d0 │ │ │ │ + vldr d7, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d2, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d5, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d5, [sp, #792] @ 0x318 │ │ │ │ + vsub.f64 d8, d5, d1 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vmul.f64 d8, d8, d9 │ │ │ │ + vmov.f64 d9, d0 │ │ │ │ vmls.f64 d9, d5, d15 │ │ │ │ - vmul.f64 d8, d8, d1 │ │ │ │ - vadd.f64 d5, d7, d5 │ │ │ │ - vadd.f64 d0, d8, d9 │ │ │ │ + vadd.f64 d5, d0, d5 │ │ │ │ vsub.f64 d1, d9, d8 │ │ │ │ - vstr d0, [sp, #520] @ 0x208 │ │ │ │ - vldr d2, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d10, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d7, [sp, #64] @ 0x40 │ │ │ │ - ldr r1, [sp, #140] @ 0x8c │ │ │ │ - vsub.f64 d8, d2, d10 │ │ │ │ - vldr d2, [sp, #552] @ 0x228 │ │ │ │ - vldr d10, [sp, #424] @ 0x1a8 │ │ │ │ - vsub.f64 d11, d11, d2 │ │ │ │ - vldr d2, [sp, #416] @ 0x1a0 │ │ │ │ + vadd.f64 d10, d8, d9 │ │ │ │ + vsub.f64 d8, d7, d2 │ │ │ │ + vldr d2, [sp, #408] @ 0x198 │ │ │ │ + vldr d7, [sp, #544] @ 0x220 │ │ │ │ + vstr d10, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d10, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d11, d11, d7 │ │ │ │ vmul.f64 d9, d11, d14 │ │ │ │ vmul.f64 d11, d11, d3 │ │ │ │ - vmov.f64 d0, d9 │ │ │ │ - vsub.f64 d9, d2, d10 │ │ │ │ - vldr d2, [sp, #536] @ 0x218 │ │ │ │ - vmla.f64 d0, d8, d3 │ │ │ │ - vldr d10, [sp, #544] @ 0x220 │ │ │ │ vnmls.f64 d11, d8, d14 │ │ │ │ + vmov.f64 d7, d9 │ │ │ │ + vsub.f64 d9, d2, d10 │ │ │ │ + vldr d2, [sp, #528] @ 0x210 │ │ │ │ + vldr d10, [sp, #536] @ 0x218 │ │ │ │ + vmla.f64 d7, d8, d3 │ │ │ │ vsub.f64 d8, d2, d10 │ │ │ │ - vldr d2, [sp, #376] @ 0x178 │ │ │ │ + vldr d2, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d10, d8, d14 │ │ │ │ vadd.f64 d4, d2, d4 │ │ │ │ vldr d2, [sp, #120] @ 0x78 │ │ │ │ - vmul.f64 d10, d8, d14 │ │ │ │ vmul.f64 d8, d8, d3 │ │ │ │ + vmov.f64 d0, d7 │ │ │ │ + vldr d7, [sp, #64] @ 0x40 │ │ │ │ vmla.f64 d10, d9, d3 │ │ │ │ - vstr d4, [fp] │ │ │ │ - vsub.f64 d4, d6, d0 │ │ │ │ - vstr d5, [r6] │ │ │ │ + vstr d4, [r6] │ │ │ │ vnmls.f64 d8, d9, d14 │ │ │ │ - vldr d5, [sp, #520] @ 0x208 │ │ │ │ + vsub.f64 d4, d6, d0 │ │ │ │ + vstr d5, [r7] │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ + vldr d5, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d9, d5, d10 │ │ │ │ vmul.f64 d5, d7, d9 │ │ │ │ vldr d7, [sp, #64] @ 0x40 │ │ │ │ vnmls.f64 d5, d2, d4 │ │ │ │ - vstr d5, [r1] │ │ │ │ + vstr d5, [r0] │ │ │ │ vmul.f64 d5, d2, d9 │ │ │ │ - vmla.f64 d5, d7, d4 │ │ │ │ vsub.f64 d9, d1, d8 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ + ldr r0, [sp, #212] @ 0xd4 │ │ │ │ vadd.f64 d8, d1, d8 │ │ │ │ - vldr d7, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d4, [sp, #512] @ 0x200 │ │ │ │ - vldr d2, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d1, [sp, #88] @ 0x58 │ │ │ │ + vmla.f64 d5, d7, d4 │ │ │ │ + vldr d4, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d4, d4, d11 │ │ │ │ - vstr d5, [r1] │ │ │ │ + vstr d5, [r0] │ │ │ │ + vldr d7, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d13, [sp, #64] @ 0x40 │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ + vldr d2, [sp, #696] @ 0x2b8 │ │ │ │ vmul.f64 d5, d7, d9 │ │ │ │ + ldr r0, [sp, #200] @ 0xc8 │ │ │ │ + vldr d0, [sp, #840] @ 0x348 │ │ │ │ vnmls.f64 d5, d2, d4 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r1] │ │ │ │ vmul.f64 d5, d2, d9 │ │ │ │ + ldr r1, [sp, #156] @ 0x9c │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ - ldr r0, [sp, #200] @ 0xc8 │ │ │ │ - vldr d4, [sp, #512] @ 0x200 │ │ │ │ + vldr d4, [sp, #496] @ 0x1f0 │ │ │ │ vsub.f64 d7, d4, d11 │ │ │ │ vldr d4, [sp, #72] @ 0x48 │ │ │ │ + vldr d11, [sp, #888] @ 0x378 │ │ │ │ vstr d5, [r0] │ │ │ │ vmul.f64 d5, d1, d8 │ │ │ │ - ldr r0, [sp, #148] @ 0x94 │ │ │ │ + ldr r0, [sp, #208] @ 0xd0 │ │ │ │ vnmls.f64 d5, d4, d7 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r1] │ │ │ │ vmul.f64 d5, d4, d8 │ │ │ │ + ldr r1, [sp, #256] @ 0x100 │ │ │ │ + vldr d4, [sp, #624] @ 0x270 │ │ │ │ vmla.f64 d5, d1, d7 │ │ │ │ - ldr r0, [sp, #212] @ 0xd4 │ │ │ │ + vldr d1, [sp, #872] @ 0x368 │ │ │ │ + vldr d8, [sp, #936] @ 0x3a8 │ │ │ │ vstr d5, [r0] │ │ │ │ - vldr d5, [sp, #520] @ 0x208 │ │ │ │ + ldr r0, [sp, #188] @ 0xbc │ │ │ │ + vldr d5, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d2, d5, d10 │ │ │ │ - vldr d5, [sp, #640] @ 0x280 │ │ │ │ - vldr d4, [sp, #632] @ 0x278 │ │ │ │ - ldr r1, [sp, #256] @ 0x100 │ │ │ │ - vstr d13, [sp, #64] @ 0x40 │ │ │ │ + vldr d5, [sp, #632] @ 0x278 │ │ │ │ + vldr d10, [sp, #1000] @ 0x3e8 │ │ │ │ vmul.f64 d7, d5, d2 │ │ │ │ - ldr r0, [sp, #188] @ 0xbc │ │ │ │ - vldr d0, [sp, #848] @ 0x350 │ │ │ │ - vldr d1, [sp, #880] @ 0x370 │ │ │ │ - vldr d10, [sp, #1008] @ 0x3f0 │ │ │ │ vnmls.f64 d7, d4, d6 │ │ │ │ - vldr d8, [sp, #944] @ 0x3b0 │ │ │ │ - vldr d11, [sp, #896] @ 0x380 │ │ │ │ vstr d7, [r1] │ │ │ │ vmul.f64 d7, d4, d2 │ │ │ │ + vmov.f64 d4, d13 │ │ │ │ + vldr d2, [sp, #856] @ 0x358 │ │ │ │ + vldr d13, [sp, #992] @ 0x3e0 │ │ │ │ vmla.f64 d7, d5, d6 │ │ │ │ - vmov.f64 d5, d13 │ │ │ │ - vldr d13, [sp, #1000] @ 0x3e8 │ │ │ │ - vldr d2, [sp, #864] @ 0x360 │ │ │ │ - ldr r1, [sp, #208] @ 0xd0 │ │ │ │ - vsub.f64 d4, d5, d13 │ │ │ │ + vsub.f64 d4, d4, d13 │ │ │ │ vmul.f64 d6, d4, d14 │ │ │ │ vstr d7, [r0] │ │ │ │ vadd.f64 d7, d0, d1 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - ldr r0, [sp, #192] @ 0xc0 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ - vmla.f64 d5, d7, d3 │ │ │ │ vnmls.f64 d4, d7, d14 │ │ │ │ + vmla.f64 d5, d7, d3 │ │ │ │ vsub.f64 d7, d11, d2 │ │ │ │ vstr d5, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d5, d10, d8 │ │ │ │ vmul.f64 d6, d5, d14 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vnmls.f64 d5, d7, d14 │ │ │ │ - vldr d7, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d7, [sp, #440] @ 0x1b8 │ │ │ │ vstr d6, [sp, #88] @ 0x58 │ │ │ │ - vldr d6, [sp, #408] @ 0x198 │ │ │ │ + vldr d6, [sp, #400] @ 0x190 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vadd.f64 d7, d10, d8 │ │ │ │ + vldr d10, [sp, #464] @ 0x1d0 │ │ │ │ vadd.f64 d6, d2, d11 │ │ │ │ - vldr d10, [sp, #472] @ 0x1d8 │ │ │ │ vmov.f64 d11, d9 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [pc, #976] @ 7bfb8 │ │ │ │ + vldr d7, [pc, #976] @ 81b58 │ │ │ │ vmul.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #384] @ 0x180 │ │ │ │ + vldr d7, [sp, #376] @ 0x178 │ │ │ │ vmls.f64 d11, d2, d15 │ │ │ │ vadd.f64 d2, d9, d2 │ │ │ │ vldr d9, [sp, #48] @ 0x30 │ │ │ │ + ldr r0, [sp, #148] @ 0x94 │ │ │ │ vsub.f64 d8, d10, d7 │ │ │ │ vsub.f64 d7, d1, d0 │ │ │ │ vldr d0, [sp, #64] @ 0x40 │ │ │ │ + ldr r1, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d10, d13, d0 │ │ │ │ vmov.f64 d13, d8 │ │ │ │ - vldr d0, [pc, #932] @ 7bfb8 │ │ │ │ + vldr d0, [pc, #928] @ 81b58 │ │ │ │ vadd.f64 d1, d7, d10 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ vmls.f64 d13, d1, d15 │ │ │ │ vadd.f64 d1, d8, d1 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmov.f64 d10, d13 │ │ │ │ vldr d13, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d8, d13, d1 │ │ │ │ vmul.f64 d1, d9, d1 │ │ │ │ - vmla.f64 d1, d13, d2 │ │ │ │ - vldr d13, [sp, #680] @ 0x2a8 │ │ │ │ vnmls.f64 d8, d9, d2 │ │ │ │ - vldr d9, [sp, #672] @ 0x2a0 │ │ │ │ - vstr d8, [r1] │ │ │ │ + vmla.f64 d1, d13, d2 │ │ │ │ + vldr d9, [sp, #664] @ 0x298 │ │ │ │ + vldr d13, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d8, [r0] │ │ │ │ vsub.f64 d8, d10, d7 │ │ │ │ - ldr r1, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ - vstr d1, [r1] │ │ │ │ + ldr r0, [sp, #152] @ 0x98 │ │ │ │ + vldr d10, [sp, #336] @ 0x150 │ │ │ │ + vstr d1, [r0] │ │ │ │ vsub.f64 d1, d11, d6 │ │ │ │ vadd.f64 d11, d11, d6 │ │ │ │ + ldr r0, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d2, d1, d4 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vadd.f64 d1, d5, d8 │ │ │ │ vsub.f64 d5, d8, d5 │ │ │ │ vmul.f64 d8, d13, d1 │ │ │ │ vmul.f64 d1, d9, d1 │ │ │ │ - vmla.f64 d1, d13, d2 │ │ │ │ vnmls.f64 d8, d9, d2 │ │ │ │ - vstr d8, [r0] │ │ │ │ - ldr r0, [sp, #264] @ 0x108 │ │ │ │ + vmla.f64 d1, d13, d2 │ │ │ │ + vldr d13, [sp, #72] @ 0x48 │ │ │ │ + vldr d9, [sp, #680] @ 0x2a8 │ │ │ │ + vsub.f64 d6, d11, d13 │ │ │ │ + vadd.f64 d11, d13, d11 │ │ │ │ + vldr d13, [sp, #88] @ 0x58 │ │ │ │ + vstr d8, [r1] │ │ │ │ vstr d1, [r0] │ │ │ │ - vldr d1, [sp, #656] @ 0x290 │ │ │ │ - vldr d9, [sp, #688] @ 0x2b0 │ │ │ │ ldr r1, [sp, #196] @ 0xc4 │ │ │ │ + vldr d1, [sp, #648] @ 0x288 │ │ │ │ + ldr r0, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d2, d1, d5 │ │ │ │ - vldr d13, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d5, d9, d5 │ │ │ │ - vldr d10, [sp, #344] @ 0x158 │ │ │ │ - vmla.f64 d5, d1, d4 │ │ │ │ - ldr r0, [sp, #220] @ 0xdc │ │ │ │ - vsub.f64 d6, d11, d13 │ │ │ │ - vadd.f64 d11, d13, d11 │ │ │ │ vnmls.f64 d2, d9, d4 │ │ │ │ - vldr d13, [sp, #88] @ 0x58 │ │ │ │ - vldr d1, [sp, #824] @ 0x338 │ │ │ │ - vldr d8, [sp, #984] @ 0x3d8 │ │ │ │ - vldr d9, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d0, [sp, #904] @ 0x388 │ │ │ │ + vmla.f64 d5, d1, d4 │ │ │ │ vstr d2, [r1] │ │ │ │ - ldr r1, [sp, #248] @ 0xf8 │ │ │ │ - vldr d2, [sp, #352] @ 0x160 │ │ │ │ - vstr d5, [r1] │ │ │ │ + vstr d5, [r0] │ │ │ │ vadd.f64 d5, d13, d7 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ - ldr r1, [sp, #152] @ 0x98 │ │ │ │ - vldr d13, [sp, #568] @ 0x238 │ │ │ │ + ldr r1, [sp, #160] @ 0xa0 │ │ │ │ + vldr d2, [sp, #344] @ 0x158 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ vmul.f64 d4, d10, d5 │ │ │ │ vmul.f64 d5, d2, d5 │ │ │ │ - vmla.f64 d5, d10, d6 │ │ │ │ - vldr d10, [sp, #920] @ 0x398 │ │ │ │ vnmls.f64 d4, d2, d6 │ │ │ │ - vldr d2, [sp, #368] @ 0x170 │ │ │ │ + vldr d2, [sp, #360] @ 0x168 │ │ │ │ + vmla.f64 d5, d10, d6 │ │ │ │ vmul.f64 d6, d2, d7 │ │ │ │ vmul.f64 d7, d12, d7 │ │ │ │ - vmla.f64 d7, d2, d11 │ │ │ │ - vldr d2, [sp, #808] @ 0x328 │ │ │ │ - vnmls.f64 d6, d12, d11 │ │ │ │ - vldr d12, [sp, #504] @ 0x1f8 │ │ │ │ vstr d4, [r0] │ │ │ │ + vnmls.f64 d6, d12, d11 │ │ │ │ ldr r0, [sp, #204] @ 0xcc │ │ │ │ + vmla.f64 d7, d2, d11 │ │ │ │ vstr d5, [r1] │ │ │ │ - vsub.f64 d4, d13, d12 │ │ │ │ - vsub.f64 d5, d8, d9 │ │ │ │ - vldr d11, [sp, #456] @ 0x1c8 │ │ │ │ - vmul.f64 d13, d4, d14 │ │ │ │ - vmul.f64 d4, d4, d3 │ │ │ │ vstr d6, [r0] │ │ │ │ - vmul.f64 d12, d5, d14 │ │ │ │ ldr r0, [sp, #240] @ 0xf0 │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ - vldr d6, [sp, #400] @ 0x190 │ │ │ │ vstr d7, [r0] │ │ │ │ + ldr r0, [sp, #272] @ 0x110 │ │ │ │ + vldr d12, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d13, [sp, #560] @ 0x230 │ │ │ │ + vldr d1, [sp, #816] @ 0x330 │ │ │ │ + vldr d10, [sp, #912] @ 0x390 │ │ │ │ + vldr d8, [sp, #512] @ 0x200 │ │ │ │ + vsub.f64 d4, d13, d12 │ │ │ │ + vldr d6, [sp, #976] @ 0x3d0 │ │ │ │ + vldr d2, [sp, #800] @ 0x320 │ │ │ │ vsub.f64 d7, d1, d10 │ │ │ │ - vsub.f64 d9, d6, d11 │ │ │ │ - vsub.f64 d6, d2, d0 │ │ │ │ + vldr d0, [sp, #896] @ 0x380 │ │ │ │ + vmul.f64 d13, d4, d14 │ │ │ │ + vmul.f64 d4, d4, d3 │ │ │ │ + vsub.f64 d5, d6, d8 │ │ │ │ + vadd.f64 d6, d6, d8 │ │ │ │ + vldr d9, [sp, #392] @ 0x188 │ │ │ │ + vldr d11, [sp, #448] @ 0x1c0 │ │ │ │ vmla.f64 d13, d7, d3 │ │ │ │ vnmls.f64 d4, d7, d14 │ │ │ │ vadd.f64 d7, d2, d0 │ │ │ │ - vldr d0, [pc, #592] @ 7bfb8 │ │ │ │ - vmov.f64 d11, d9 │ │ │ │ + ldr r1, [sp, #320] @ 0x140 │ │ │ │ + vmul.f64 d12, d5, d14 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ + vsub.f64 d9, d9, d11 │ │ │ │ vmla.f64 d12, d7, d3 │ │ │ │ vnmls.f64 d5, d7, d14 │ │ │ │ - vldr d7, [sp, #488] @ 0x1e8 │ │ │ │ - vadd.f64 d7, d8, d7 │ │ │ │ - vadd.f64 d2, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #392] @ 0x188 │ │ │ │ - vmul.f64 d6, d6, d0 │ │ │ │ - vldr d0, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d7, d2, d0 │ │ │ │ + vldr d0, [pc, #572] @ 81b58 │ │ │ │ + vmov.f64 d11, d9 │ │ │ │ + vadd.f64 d2, d7, d6 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vldr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vldr d0, [sp, #560] @ 0x230 │ │ │ │ vmls.f64 d11, d2, d15 │ │ │ │ vadd.f64 d2, d9, d2 │ │ │ │ - vadd.f64 d8, d7, d0 │ │ │ │ - vldr d0, [sp, #568] @ 0x238 │ │ │ │ - vadd.f64 d7, d1, d10 │ │ │ │ - vldr d1, [sp, #504] @ 0x1f8 │ │ │ │ vldr d9, [sp] │ │ │ │ - ldr r1, [sp, #272] @ 0x110 │ │ │ │ + vstr d7, [sp, #48] @ 0x30 │ │ │ │ + vldr d7, [sp, #384] @ 0x180 │ │ │ │ + vadd.f64 d8, d7, d6 │ │ │ │ + vadd.f64 d6, d1, d10 │ │ │ │ + vldr d1, [sp, #488] @ 0x1e8 │ │ │ │ vadd.f64 d10, d0, d1 │ │ │ │ - vldr d0, [pc, #512] @ 7bfb8 │ │ │ │ - ldr r0, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d1, d7, d10 │ │ │ │ - vsub.f64 d7, d7, d10 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vmov.f64 d0, d7 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ + vldr d0, [pc, #504] @ 81b58 │ │ │ │ + vadd.f64 d1, d6, d10 │ │ │ │ + vsub.f64 d6, d6, d10 │ │ │ │ vmls.f64 d7, d1, d15 │ │ │ │ vadd.f64 d1, d8, d1 │ │ │ │ - vstr d0, [sp] │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ + vldr d0, [sp, #584] @ 0x248 │ │ │ │ vmul.f64 d8, d9, d1 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ vldr d7, [sp, #8] │ │ │ │ vmul.f64 d1, d7, d1 │ │ │ │ vnmls.f64 d8, d7, d2 │ │ │ │ + vldr d7, [sp, #48] @ 0x30 │ │ │ │ vmla.f64 d1, d9, d2 │ │ │ │ - vldr d9, [sp, #584] @ 0x248 │ │ │ │ - vldr d7, [sp, #720] @ 0x2d0 │ │ │ │ - vstr d8, [r8] │ │ │ │ - vsub.f64 d8, d10, d0 │ │ │ │ - vstr d1, [r1] │ │ │ │ - vsub.f64 d1, d11, d6 │ │ │ │ - vldr d0, [sp, #592] @ 0x250 │ │ │ │ - vadd.f64 d6, d6, d11 │ │ │ │ - ldr r1, [sp, #296] @ 0x128 │ │ │ │ + vldr d9, [sp, #576] @ 0x240 │ │ │ │ + vstr d8, [sl] │ │ │ │ + vsub.f64 d8, d10, d6 │ │ │ │ + vadd.f64 d6, d6, d10 │ │ │ │ + vstr d1, [r0] │ │ │ │ + vsub.f64 d1, d11, d7 │ │ │ │ + ldr r0, [sp, #280] @ 0x118 │ │ │ │ + vldr d7, [sp, #712] @ 0x2c8 │ │ │ │ vsub.f64 d2, d1, d4 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vadd.f64 d1, d5, d8 │ │ │ │ vsub.f64 d5, d8, d5 │ │ │ │ vmul.f64 d8, d0, d1 │ │ │ │ vmul.f64 d1, d9, d1 │ │ │ │ - vmla.f64 d1, d0, d2 │ │ │ │ vnmls.f64 d8, d9, d2 │ │ │ │ + vmla.f64 d1, d0, d2 │ │ │ │ vstr d8, [r0] │ │ │ │ - ldr r0, [sp, #320] @ 0x140 │ │ │ │ - vstr d1, [r0] │ │ │ │ - vldr d1, [sp, #784] @ 0x310 │ │ │ │ - ldr r0, [sp, #328] @ 0x148 │ │ │ │ + vstr d1, [r1] │ │ │ │ + ldr r0, [sp, #304] @ 0x130 │ │ │ │ + vldr d1, [sp, #776] @ 0x308 │ │ │ │ + ldr r1, [sp, #328] @ 0x148 │ │ │ │ vmul.f64 d2, d1, d5 │ │ │ │ vmul.f64 d5, d7, d5 │ │ │ │ - vmla.f64 d5, d1, d4 │ │ │ │ vnmls.f64 d2, d7, d4 │ │ │ │ - vldr d7, [sp] │ │ │ │ - vadd.f64 d7, d7, d10 │ │ │ │ + vmla.f64 d5, d1, d4 │ │ │ │ + vadd.f64 d4, d12, d6 │ │ │ │ + vsub.f64 d6, d6, d12 │ │ │ │ + vstr d2, [r1] │ │ │ │ + vstr d5, [r0] │ │ │ │ + vldr d7, [sp, #48] @ 0x30 │ │ │ │ vldr d10, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d4, d12, d7 │ │ │ │ - vsub.f64 d7, d7, d12 │ │ │ │ - vstr d2, [r0] │ │ │ │ - ldr r0, [sp, #304] @ 0x130 │ │ │ │ vldr d12, [sp, #128] @ 0x80 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vadd.f64 d7, d7, d11 │ │ │ │ + ldr r0, [sp, #288] @ 0x120 │ │ │ │ + vldr d9, [sp, #392] @ 0x188 │ │ │ │ vmul.f64 d2, d12, d4 │ │ │ │ - vsub.f64 d5, d6, d13 │ │ │ │ vmul.f64 d4, d10, d4 │ │ │ │ - ldr r0, [sp, #288] @ 0x120 │ │ │ │ - vadd.f64 d6, d13, d6 │ │ │ │ + vldr d1, [sp, #808] @ 0x328 │ │ │ │ + vsub.f64 d5, d7, d13 │ │ │ │ + vadd.f64 d7, d13, d7 │ │ │ │ + vldr d0, [sp, #904] @ 0x388 │ │ │ │ + vldr d13, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d8, [sp, #520] @ 0x208 │ │ │ │ vnmls.f64 d2, d10, d5 │ │ │ │ vmla.f64 d4, d12, d5 │ │ │ │ - vldr d10, [sp, #712] @ 0x2c8 │ │ │ │ - vmul.f64 d5, d10, d7 │ │ │ │ - vstr d2, [lr] │ │ │ │ + vldr d11, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d10, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d12, [sp, #552] @ 0x228 │ │ │ │ + vadd.f64 d9, d9, d11 │ │ │ │ + vmul.f64 d5, d10, d6 │ │ │ │ + vstr d2, [r9] │ │ │ │ vstr d4, [r0] │ │ │ │ - vldr d4, [sp, #664] @ 0x298 │ │ │ │ ldr r0, [sp, #312] @ 0x138 │ │ │ │ - vmul.f64 d7, d4, d7 │ │ │ │ - vnmls.f64 d5, d4, d6 │ │ │ │ - vmla.f64 d7, d10, d6 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vstr d7, [r1] │ │ │ │ - vldr d1, [sp, #816] @ 0x330 │ │ │ │ - vldr d12, [sp, #560] @ 0x230 │ │ │ │ - vldr d13, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d0, [sp, #912] @ 0x390 │ │ │ │ - vldr d8, [sp, #528] @ 0x210 │ │ │ │ + vmov.f64 d11, d9 │ │ │ │ + vldr d4, [sp, #656] @ 0x290 │ │ │ │ + vldr d2, [sp, #920] @ 0x398 │ │ │ │ + vnmls.f64 d5, d4, d7 │ │ │ │ + vmul.f64 d6, d4, d6 │ │ │ │ vsub.f64 d4, d12, d13 │ │ │ │ - vldr d6, [sp, #992] @ 0x3e0 │ │ │ │ + vmla.f64 d6, d10, d7 │ │ │ │ + vldr d10, [sp, #824] @ 0x338 │ │ │ │ vsub.f64 d7, d1, d0 │ │ │ │ - vldr d10, [sp, #832] @ 0x340 │ │ │ │ - vldr d2, [sp, #928] @ 0x3a0 │ │ │ │ - vadd.f64 d5, d6, d8 │ │ │ │ - vsub.f64 d6, d6, d8 │ │ │ │ vmul.f64 d13, d4, d14 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ + vstr d5, [r0] │ │ │ │ + ldr r0, [sp, #296] @ 0x128 │ │ │ │ vmla.f64 d13, d7, d3 │ │ │ │ - vldr d11, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d9, [sp, #400] @ 0x190 │ │ │ │ - vmul.f64 d12, d5, d14 │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ vnmls.f64 d4, d7, d14 │ │ │ │ vadd.f64 d7, d10, d2 │ │ │ │ - vadd.f64 d9, d9, d11 │ │ │ │ + vstr d6, [r0] │ │ │ │ ldr r0, [sp, #184] @ 0xb8 │ │ │ │ + vldr d6, [sp, #984] @ 0x3d8 │ │ │ │ + vadd.f64 d5, d6, d8 │ │ │ │ + vsub.f64 d6, d6, d8 │ │ │ │ + vmul.f64 d12, d5, d14 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ vmla.f64 d12, d7, d3 │ │ │ │ vnmls.f64 d5, d7, d14 │ │ │ │ vsub.f64 d7, d10, d2 │ │ │ │ - vldr d10, [sp, #392] @ 0x188 │ │ │ │ - vmov.f64 d11, d9 │ │ │ │ + vldr d10, [sp, #384] @ 0x180 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #132] @ 7bfb8 │ │ │ │ + vldr d6, [pc, #132] @ 81b58 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d6, [sp, #456] @ 0x1c8 │ │ │ │ vmls.f64 d11, d2, d15 │ │ │ │ vadd.f64 d2, d9, d2 │ │ │ │ vldr d9, [sp, #32] │ │ │ │ vsub.f64 d8, d6, d10 │ │ │ │ + vldr d10, [sp, #480] @ 0x1e0 │ │ │ │ vadd.f64 d6, d1, d0 │ │ │ │ - vldr d10, [sp, #496] @ 0x1f0 │ │ │ │ - vldr d0, [sp, #560] @ 0x230 │ │ │ │ + vldr d0, [sp, #552] @ 0x228 │ │ │ │ vadd.f64 d10, d0, d10 │ │ │ │ - vldr d0, [pc, #88] @ 7bfb8 │ │ │ │ + vldr d0, [pc, #88] @ 81b58 │ │ │ │ vadd.f64 d1, d6, d10 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ - vmls.f64 d10, d1, d15 │ │ │ │ - vadd.f64 d1, d8, d1 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vldr d0, [sp, #40] @ 0x28 │ │ │ │ + vmls.f64 d10, d1, d15 │ │ │ │ + vadd.f64 d1, d8, d1 │ │ │ │ vmul.f64 d8, d0, d1 │ │ │ │ vmul.f64 d1, d9, d1 │ │ │ │ - vmla.f64 d1, d0, d2 │ │ │ │ - vldr d0, [sp, #600] @ 0x258 │ │ │ │ vnmls.f64 d8, d9, d2 │ │ │ │ - vldr d9, [sp, #616] @ 0x268 │ │ │ │ - vstr d8, [r4] │ │ │ │ + vmla.f64 d1, d0, d2 │ │ │ │ + vldr d9, [sp, #608] @ 0x260 │ │ │ │ + vstr d8, [r5] │ │ │ │ vsub.f64 d8, d10, d6 │ │ │ │ + vadd.f64 d6, d6, d10 │ │ │ │ vstr d1, [r0] │ │ │ │ vsub.f64 d1, d11, d7 │ │ │ │ - ldr r0, [sp, #228] @ 0xe4 │ │ │ │ - vadd.f64 d6, d6, d10 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ - vsub.f64 d2, d1, d4 │ │ │ │ - vadd.f64 d4, d4, d1 │ │ │ │ - b.n 7bfc8 │ │ │ │ - b.w ff5246ea │ │ │ │ - b.n 7c6ae │ │ │ │ + vldr d0, [sp, #592] @ 0x250 │ │ │ │ + ldr r1, [sp, #176] @ 0xb0 │ │ │ │ + ldr r0, [sp, #224] @ 0xe0 │ │ │ │ + b.n 81b68 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ + b.w ff52a28a │ │ │ │ + b.n 8224e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - b.w ff5246f2 │ │ │ │ - b.n 7c6b6 │ │ │ │ + b.w ff52a292 │ │ │ │ + b.n 82256 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ + vsub.f64 d2, d1, d4 │ │ │ │ + vadd.f64 d4, d4, d1 │ │ │ │ vadd.f64 d1, d5, d8 │ │ │ │ vsub.f64 d5, d8, d5 │ │ │ │ + vldr d10, [sp, #768] @ 0x300 │ │ │ │ + vldr d11, [sp, #928] @ 0x3a0 │ │ │ │ vmul.f64 d8, d9, d1 │ │ │ │ vmul.f64 d1, d0, d1 │ │ │ │ - vmla.f64 d1, d9, d2 │ │ │ │ vnmls.f64 d8, d0, d2 │ │ │ │ - vstr d8, [ip] │ │ │ │ + vmla.f64 d1, d9, d2 │ │ │ │ + vldr d9, [sp, #400] @ 0x190 │ │ │ │ + vldr d0, [sp, #848] @ 0x350 │ │ │ │ + vstr d8, [r4] │ │ │ │ + vldr d8, [sp, #720] @ 0x2d0 │ │ │ │ vstr d1, [r0] │ │ │ │ - vldr d1, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d8, [sp, #728] @ 0x2d8 │ │ │ │ - ldr r0, [sp, #236] @ 0xec │ │ │ │ + ldr r0, [sp, #232] @ 0xe8 │ │ │ │ + vldr d1, [sp, #744] @ 0x2e8 │ │ │ │ vmul.f64 d2, d1, d5 │ │ │ │ vmul.f64 d5, d8, d5 │ │ │ │ - vmla.f64 d5, d1, d4 │ │ │ │ - vldr d1, [sp, #360] @ 0x168 │ │ │ │ vnmls.f64 d2, d8, d4 │ │ │ │ - vadd.f64 d4, d12, d6 │ │ │ │ + vmla.f64 d5, d1, d4 │ │ │ │ vldr d8, [sp, #104] @ 0x68 │ │ │ │ + vadd.f64 d4, d12, d6 │ │ │ │ vsub.f64 d6, d6, d12 │ │ │ │ - vstr d2, [r5] │ │ │ │ + vldr d1, [sp, #352] @ 0x160 │ │ │ │ + vldr d12, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d2, [r2] │ │ │ │ vmul.f64 d2, d8, d4 │ │ │ │ + vmul.f64 d4, d1, d4 │ │ │ │ vstr d5, [r0] │ │ │ │ vsub.f64 d5, d7, d13 │ │ │ │ - vmul.f64 d4, d1, d4 │ │ │ │ vadd.f64 d7, d13, d7 │ │ │ │ vnmls.f64 d2, d1, d5 │ │ │ │ vmla.f64 d4, d8, d5 │ │ │ │ - vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #172] @ 0xac │ │ │ │ - vldr d10, [sp, #776] @ 0x308 │ │ │ │ - vldr d12, [sp, #480] @ 0x1e0 │ │ │ │ - vldr d1, [sp, #888] @ 0x378 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vldr d4, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d0, [sp, #856] @ 0x358 │ │ │ │ - vldr d11, [sp, #936] @ 0x3a8 │ │ │ │ + vldr d8, [sp, #832] @ 0x340 │ │ │ │ + vldr d1, [sp, #880] @ 0x370 │ │ │ │ + vstr d2, [lr] │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #220] @ 0xdc │ │ │ │ + vldr d4, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d2, [sp, #960] @ 0x3c0 │ │ │ │ vmul.f64 d5, d4, d6 │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ - vmla.f64 d6, d4, d7 │ │ │ │ - vldr d2, [sp, #968] @ 0x3c8 │ │ │ │ - vldr d8, [sp, #840] @ 0x348 │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ vnmls.f64 d5, d10, d7 │ │ │ │ + vmla.f64 d6, d4, d7 │ │ │ │ + vldr d10, [sp, #864] @ 0x360 │ │ │ │ vsub.f64 d7, d1, d0 │ │ │ │ - vldr d10, [sp, #872] @ 0x368 │ │ │ │ - vldr d9, [sp, #408] @ 0x198 │ │ │ │ - ldr r0, [sp, #156] @ 0x9c │ │ │ │ vstr d5, [r3] │ │ │ │ - vldr d5, [sp, #576] @ 0x240 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vldr d5, [sp, #568] @ 0x238 │ │ │ │ + vstr d6, [r1] │ │ │ │ vadd.f64 d6, d2, d11 │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d4, d12, d5 │ │ │ │ vsub.f64 d5, d11, d2 │ │ │ │ vmul.f64 d13, d4, d14 │ │ │ │ vmul.f64 d4, d4, d3 │ │ │ │ - vmla.f64 d13, d7, d3 │ │ │ │ vmul.f64 d12, d5, d14 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ + vmla.f64 d13, d7, d3 │ │ │ │ vnmls.f64 d4, d7, d14 │ │ │ │ vsub.f64 d7, d10, d8 │ │ │ │ vmla.f64 d12, d7, d3 │ │ │ │ vnmls.f64 d5, d7, d14 │ │ │ │ - vldr d7, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d7, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d9, d9, d7 │ │ │ │ vadd.f64 d7, d8, d10 │ │ │ │ - vldr d10, [sp, #384] @ 0x180 │ │ │ │ + vldr d10, [sp, #376] @ 0x178 │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vmov.f64 d8, d9 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #-280] @ 7bfc0 │ │ │ │ + vldr d6, [pc, #-284] @ 81b60 │ │ │ │ vmls.f64 d8, d2, d15 │ │ │ │ vadd.f64 d2, d9, d2 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d0, d1 │ │ │ │ - vldr d0, [sp, #576] @ 0x240 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ + vldr d0, [sp, #568] @ 0x238 │ │ │ │ vmov.f64 d11, d8 │ │ │ │ - vldr d8, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d8, [sp, #464] @ 0x1d0 │ │ │ │ vadd.f64 d8, d10, d8 │ │ │ │ - vldr d10, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d10, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d9, [sp, #24] │ │ │ │ + ldr r1, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d10, d0, d10 │ │ │ │ - vldr d0, [pc, #-328] @ 7bfc0 │ │ │ │ + vldr d0, [pc, #-332] @ 81b60 │ │ │ │ + ldr r2, [sp, #164] @ 0xa4 │ │ │ │ + ldr r3, [sp, #172] @ 0xac │ │ │ │ vadd.f64 d1, d6, d10 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ + ldr r4, [sp, #228] @ 0xe4 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ vmls.f64 d10, d1, d15 │ │ │ │ - vadd.f64 d1, d8, d1 │ │ │ │ vldr d15, [sp, #16] │ │ │ │ + vadd.f64 d1, d8, d1 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vldr d0, [sp, #608] @ 0x260 │ │ │ │ + vldr d0, [sp, #600] @ 0x258 │ │ │ │ vmul.f64 d8, d9, d1 │ │ │ │ vmul.f64 d1, d15, d1 │ │ │ │ - vmla.f64 d1, d9, d2 │ │ │ │ vnmls.f64 d8, d15, d2 │ │ │ │ - vldr d15, [sp, #624] @ 0x270 │ │ │ │ - vstr d8, [r3] │ │ │ │ + vmla.f64 d1, d9, d2 │ │ │ │ + vldr d15, [sp, #616] @ 0x268 │ │ │ │ + vldr d9, [sp, #728] @ 0x2d8 │ │ │ │ + vstr d8, [r2] │ │ │ │ vsub.f64 d8, d10, d6 │ │ │ │ - vstr d1, [r0] │ │ │ │ - vsub.f64 d1, d11, d7 │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d6, d6, d10 │ │ │ │ + vstr d1, [r1] │ │ │ │ + vsub.f64 d1, d11, d7 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ + vldr d11, [sp, #80] @ 0x50 │ │ │ │ + ldr r2, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d2, d1, d4 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vadd.f64 d1, d5, d8 │ │ │ │ vsub.f64 d5, d8, d5 │ │ │ │ vmul.f64 d8, d0, d1 │ │ │ │ vmul.f64 d1, d15, d1 │ │ │ │ - vmla.f64 d1, d0, d2 │ │ │ │ vnmls.f64 d8, d15, d2 │ │ │ │ + vmla.f64 d1, d0, d2 │ │ │ │ vstr d8, [r3] │ │ │ │ - ldr r3, [sp, #164] @ 0xa4 │ │ │ │ - vstr d1, [r3] │ │ │ │ - vldr d8, [sp, #648] @ 0x288 │ │ │ │ - vldr d9, [sp, #736] @ 0x2e0 │ │ │ │ - ldr r4, [sp, #232] @ 0xe8 │ │ │ │ + vstr d1, [r2] │ │ │ │ + vldr d8, [sp, #640] @ 0x280 │ │ │ │ + vldr d1, [sp, #96] @ 0x60 │ │ │ │ + ldr r3, [sp, #236] @ 0xec │ │ │ │ vmul.f64 d2, d8, d5 │ │ │ │ - vldr d11, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d5, d9, d5 │ │ │ │ - vldr d1, [sp, #96] @ 0x60 │ │ │ │ - vmla.f64 d5, d8, d4 │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ - ldr r1, [sp, #180] @ 0xb4 │ │ │ │ + ldr r2, [sp, #1008] @ 0x3f0 │ │ │ │ vnmls.f64 d2, d9, d4 │ │ │ │ + vmla.f64 d5, d8, d4 │ │ │ │ vadd.f64 d4, d12, d6 │ │ │ │ vsub.f64 d6, d6, d12 │ │ │ │ - ldr.w r3, [sp, #1136] @ 0x470 │ │ │ │ - ldr r5, [sp, #1016] @ 0x3f8 │ │ │ │ - adds r3, #1 │ │ │ │ - str.w r3, [sp, #1136] @ 0x470 │ │ │ │ - ldr r3, [sp, #1020] @ 0x3fc │ │ │ │ - add fp, r3 │ │ │ │ - ldr.w r3, [sp, #1024] @ 0x400 │ │ │ │ vstr d2, [r4] │ │ │ │ vmul.f64 d2, d11, d4 │ │ │ │ - vstr d5, [r9] │ │ │ │ - vsub.f64 d5, d7, d13 │ │ │ │ vmul.f64 d4, d1, d4 │ │ │ │ + vstr d5, [ip] │ │ │ │ + vsub.f64 d5, d7, d13 │ │ │ │ vadd.f64 d7, d13, d7 │ │ │ │ - add r6, r3 │ │ │ │ - ldr.w r3, [sp, #1028] @ 0x404 │ │ │ │ + ldr r4, [sp, #180] @ 0xb4 │ │ │ │ vnmls.f64 d2, d1, d5 │ │ │ │ vmla.f64 d4, d11, d5 │ │ │ │ - vldr d1, [sp, #768] @ 0x300 │ │ │ │ - eors r7, r3 │ │ │ │ - ldr.w r3, [sp, #1140] @ 0x474 │ │ │ │ + vldr d1, [sp, #760] @ 0x2f8 │ │ │ │ vmul.f64 d5, d1, d6 │ │ │ │ - vstr d2, [r1] │ │ │ │ + vstr d2, [r4] │ │ │ │ vstr d4, [r2] │ │ │ │ - vldr d4, [sp, #760] @ 0x2f8 │ │ │ │ - ldr.w r2, [sp, #1136] @ 0x470 │ │ │ │ + ldr r2, [sp, #140] @ 0x8c │ │ │ │ + vldr d4, [sp, #752] @ 0x2f0 │ │ │ │ vnmls.f64 d5, d4, d7 │ │ │ │ vmul.f64 d6, d4, d6 │ │ │ │ vmla.f64 d6, d1, d7 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr.w r3, [sp, #1128] @ 0x468 │ │ │ │ + vstr d6, [r2] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str.w r3, [sp, #1128] @ 0x468 │ │ │ │ + ldr r3, [sp, #1012] @ 0x3f4 │ │ │ │ + ldr.w r2, [sp, #1128] @ 0x468 │ │ │ │ + add r6, r3 │ │ │ │ + ldr r3, [sp, #1016] @ 0x3f8 │ │ │ │ + add r7, r3 │ │ │ │ + ldr r3, [sp, #1020] @ 0x3fc │ │ │ │ + eor.w r8, r8, r3 │ │ │ │ + ldr.w r3, [sp, #1132] @ 0x46c │ │ │ │ cmp r3, r2 │ │ │ │ - vstr d5, [r5] │ │ │ │ - ldr r5, [sp, #336] @ 0x150 │ │ │ │ - vstr d6, [r5] │ │ │ │ - bne.w 7ad26 │ │ │ │ - addw sp, sp, #1036 @ 0x40c │ │ │ │ + bne.w 8089c │ │ │ │ + addw sp, sp, #1028 @ 0x404 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0007c230 : │ │ │ │ - ldr r2, [pc, #8] @ (7c23c ) │ │ │ │ - ldr r1, [pc, #12] @ (7c240 ) │ │ │ │ +00081de8 : │ │ │ │ + ldr r2, [pc, #8] @ (81df4 ) │ │ │ │ + ldr r1, [pc, #12] @ (81df8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b060 │ │ │ │ - adds r0, r2, #1 │ │ │ │ + adds r0, #152 @ 0x98 │ │ │ │ movs r2, r0 │ │ │ │ - @ instruction: 0xea9fffff │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ - ldr r6, [sp, #36] @ 0x24 │ │ │ │ + @ instruction: 0xea4fffff │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ ldrd r4, r5, [sp, #28] │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ + ldr r6, [sp, #36] @ 0x24 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 7c278 │ │ │ │ + ble.n 81e36 │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ - bne.n 7c27a │ │ │ │ + bne.n 81e3e │ │ │ │ vldmia r3!, {d7} │ │ │ │ subs r4, #1 │ │ │ │ vldmia r2!, {d6} │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstmia r0!, {d6} │ │ │ │ vstmia r1!, {d7} │ │ │ │ - bne.n 7c258 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bne.n 81e16 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ mov.w lr, r6, lsl #3 │ │ │ │ mov.w ip, r5, lsl #3 │ │ │ │ vldr d7, [r3] │ │ │ │ subs r4, #1 │ │ │ │ - vldr d6, [r2] │ │ │ │ add r3, ip │ │ │ │ + vldr d6, [r2] │ │ │ │ add r2, ip │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d6, [r0] │ │ │ │ add r0, lr │ │ │ │ vstr d7, [r1] │ │ │ │ add r1, lr │ │ │ │ - bne.n 7c282 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ + bne.n 81e46 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + nop │ │ │ │ │ │ │ │ -0007c2ac : │ │ │ │ - ldr r2, [pc, #8] @ (7c2b8 ) │ │ │ │ - ldr r1, [pc, #12] @ (7c2bc ) │ │ │ │ +00081e78 : │ │ │ │ + ldr r2, [pc, #8] @ (81e84 ) │ │ │ │ + ldr r1, [pc, #12] @ (81e88 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - adds r4, r0, #0 │ │ │ │ + adds r0, #56 @ 0x38 │ │ │ │ movs r2, r0 │ │ │ │ - @ instruction: 0xff8fffff │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ + vminnm.f16 , , │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r4, r5, [sp, #32] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 7c328 │ │ │ │ + ble.n 81f02 │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ mov.w lr, r7, lsl #3 │ │ │ │ ldr r7, [sp, #20] │ │ │ │ mov.w r7, r7, lsl #3 │ │ │ │ - bne.n 7c32a │ │ │ │ - vldr d3, [pc, #156] @ 7c380 │ │ │ │ + bne.n 81f10 │ │ │ │ + vldr d3, [pc, #188] @ 81f78 │ │ │ │ add.w ip, r2, lr │ │ │ │ - vldmia r2!, {d7} │ │ │ │ - vldmia r3!, {d5} │ │ │ │ subs r4, #1 │ │ │ │ + vldmia r2!, {d7} │ │ │ │ vldr d4, [ip] │ │ │ │ add.w ip, r0, r7 │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ add.w r0, r0, #8 │ │ │ │ + vldmia r3!, {d5} │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d7, [r0, #-8] │ │ │ │ vadd.f64 d7, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [ip] │ │ │ │ vstmia r1!, {d6} │ │ │ │ - bne.n 7c2e4 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - vldr d3, [pc, #80] @ 7c380 │ │ │ │ + bne.n 81ebe │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d3, [pc, #100] @ 81f78 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w ip, r2, lr │ │ │ │ vldr d7, [r2] │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r2, r5 │ │ │ │ - add r3, r5 │ │ │ │ subs r4, #1 │ │ │ │ + add r2, r5 │ │ │ │ vldr d4, [ip] │ │ │ │ add.w ip, r0, r7 │ │ │ │ - vmul.f64 d5, d5, d3 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add r3, r5 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d7, [r0] │ │ │ │ vadd.f64 d7, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ add r0, r6 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [ip] │ │ │ │ vstr d6, [r1] │ │ │ │ add r1, r6 │ │ │ │ - bne.n 7c332 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + bne.n 81f1c │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (7c62c ) │ │ │ │ + ldr r4, [pc, #680] @ (82224 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ │ │ │ │ -0007c388 : │ │ │ │ - ldr r2, [pc, #8] @ (7c394 ) │ │ │ │ - ldr r1, [pc, #12] @ (7c398 ) │ │ │ │ +00081f80 : │ │ │ │ + ldr r2, [pc, #8] @ (81f8c ) │ │ │ │ + ldr r1, [pc, #12] @ (81f90 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - subs r0, r3, r5 │ │ │ │ + cmp r7, #96 @ 0x60 │ │ │ │ movs r2, r0 │ │ │ │ - vminnm.f32 , , │ │ │ │ + vmaxnm.f32 , , │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + strd r4, r5, [sp, #-24]! │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ ldr r6, [sp, #44] @ 0x2c │ │ │ │ + strd r8, lr, [sp, #16] │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 7c434 │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ - ldr r7, [sp, #28] │ │ │ │ + ble.n 82038 │ │ │ │ + ldrd r7, r5, [sp, #28] │ │ │ │ mov.w r8, r5, lsl #3 │ │ │ │ ldr r5, [sp, #24] │ │ │ │ - lsls r7, r7, #3 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ mov.w ip, r5, lsl #3 │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r5, #1 │ │ │ │ - bne.n 7c438 │ │ │ │ - vldr d4, [pc, #224] @ 7c4a8 │ │ │ │ + bne.n 82046 │ │ │ │ + vldr d4, [pc, #252] @ 820c8 │ │ │ │ add.w lr, r2, r7 │ │ │ │ - vldr d1, [r2] │ │ │ │ - vldr d2, [r3] │ │ │ │ - adds r2, #8 │ │ │ │ subs r4, #1 │ │ │ │ + vldr d1, [r2] │ │ │ │ + add.w r2, r2, #8 │ │ │ │ vldr d6, [lr] │ │ │ │ add.w lr, r3, r8 │ │ │ │ add.w r3, r3, #8 │ │ │ │ + vldr d2, [r3, #-8] │ │ │ │ vldr d7, [lr] │ │ │ │ - vsub.f64 d3, d1, d6 │ │ │ │ - vadd.f64 d6, d6, d1 │ │ │ │ add.w lr, r0, ip │ │ │ │ add.w r0, r0, #8 │ │ │ │ + vsub.f64 d3, d1, d6 │ │ │ │ + vadd.f64 d6, d6, d1 │ │ │ │ vadd.f64 d5, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vstr d6, [r0, #-8] │ │ │ │ vstr d7, [lr] │ │ │ │ vsub.f64 d7, d3, d5 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ add.w lr, r1, ip │ │ │ │ add.w r1, r1, #8 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vnmul.f64 d5, d4, d5 │ │ │ │ vstr d7, [r1, #-8] │ │ │ │ vstr d5, [lr] │ │ │ │ - bne.n 7c3ca │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - lsls r5, r5, #3 │ │ │ │ - vldr d4, [pc, #104] @ 7c4a8 │ │ │ │ + bne.n 81fcc │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ + vldr d4, [pc, #128] @ 820c8 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w lr, r2, r7 │ │ │ │ vldr d6, [r2] │ │ │ │ - vldr d2, [r3] │ │ │ │ - add r2, r5 │ │ │ │ subs r4, #1 │ │ │ │ + add r2, r5 │ │ │ │ vldr d1, [lr] │ │ │ │ add.w lr, r3, r8 │ │ │ │ + vldr d2, [r3] │ │ │ │ add r3, r5 │ │ │ │ vldr d7, [lr] │ │ │ │ + add.w lr, r0, ip │ │ │ │ vsub.f64 d5, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ - add.w lr, r0, ip │ │ │ │ vadd.f64 d3, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vstr d6, [r0] │ │ │ │ add r0, r6 │ │ │ │ vstr d7, [lr] │ │ │ │ @@ -137874,74 +140793,82 @@ │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ add.w lr, r1, ip │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vnmul.f64 d5, d4, d5 │ │ │ │ vstr d7, [r1] │ │ │ │ add r1, r6 │ │ │ │ vstr d5, [lr] │ │ │ │ - bne.n 7c440 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + bne.n 82052 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldmia.w sp!, {r8, pc} │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 7c728 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 82348 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ │ │ │ │ -0007c4b0 : │ │ │ │ - ldr r2, [pc, #8] @ (7c4bc ) │ │ │ │ - ldr r1, [pc, #12] @ (7c4c0 ) │ │ │ │ +000820d0 : │ │ │ │ + ldr r2, [pc, #8] @ (820dc ) │ │ │ │ + ldr r1, [pc, #12] @ (820e0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - subs r0, r4, r1 │ │ │ │ + cmp r6, #64 @ 0x40 │ │ │ │ movs r2, r0 │ │ │ │ - mcr2 15, 7, pc, cr7, cr15, {7} @ │ │ │ │ + mrc2 15, 5, pc, cr15, cr15, {7} │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w ip, [pc, #440] @ 7c688 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d10} │ │ │ │ + ldr.w ip, [pc, #452] @ 822c8 │ │ │ │ ldrd r9, r5, [sp, #68] @ 0x44 │ │ │ │ - add ip, pc │ │ │ │ ldrd r8, r4, [sp, #60] @ 0x3c │ │ │ │ - cmp r5, #0 │ │ │ │ + add ip, pc │ │ │ │ ldr r7, [sp, #80] @ 0x50 │ │ │ │ - ble.n 7c5a6 │ │ │ │ - ldr.w lr, [pc, #420] @ 7c68c │ │ │ │ + cmp r5, #0 │ │ │ │ + ble.n 821d8 │ │ │ │ + ldr.w lr, [pc, #436] @ 822cc │ │ │ │ ldr.w r6, [ip, lr] │ │ │ │ ldr.w sl, [r6] │ │ │ │ ldr r6, [sp, #76] @ 0x4c │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r6, #1 │ │ │ │ - bne.n 7c5ae │ │ │ │ - vldr d3, [pc, #372] @ 7c670 │ │ │ │ + bne.n 821f2 │ │ │ │ + vldr d3, [pc, #388] @ 822b0 │ │ │ │ vmov.f64 d1, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d4, [pc, #372] @ 7c678 │ │ │ │ - vldr d2, [pc, #376] @ 7c680 │ │ │ │ + vldr d4, [pc, #388] @ 822b8 │ │ │ │ + vldr d2, [pc, #392] @ 822c0 │ │ │ │ add.w r6, r3, r9, lsl #3 │ │ │ │ + subs r5, #1 │ │ │ │ + eor.w r9, r9, sl │ │ │ │ vldmia r3!, {d6} │ │ │ │ mov.w lr, r8, lsl #3 │ │ │ │ - eor.w r9, r9, sl │ │ │ │ - add.w ip, r0, lr │ │ │ │ eor.w r8, r8, sl │ │ │ │ vldr d7, [r6] │ │ │ │ add.w r6, r2, r4, lsl #4 │ │ │ │ - adds r0, #8 │ │ │ │ - subs r5, #1 │ │ │ │ - vmul.f64 d0, d7, d4 │ │ │ │ + add.w ip, r0, lr │ │ │ │ + add.w r0, r0, #8 │ │ │ │ vldr d9, [r6] │ │ │ │ - vmla.f64 d0, d6, d3 │ │ │ │ - vmul.f64 d6, d6, d4 │ │ │ │ add.w r6, r2, r4, lsl #3 │ │ │ │ eor.w r4, r4, sl │ │ │ │ - vmov.f64 d8, d9 │ │ │ │ + vmul.f64 d0, d7, d4 │ │ │ │ vldr d10, [r6] │ │ │ │ + add.w r6, r1, lr │ │ │ │ + vmov.f64 d8, d9 │ │ │ │ + vmla.f64 d0, d6, d3 │ │ │ │ + vmul.f64 d6, d6, d4 │ │ │ │ vnmls.f64 d6, d7, d3 │ │ │ │ vldmia r2!, {d7} │ │ │ │ - add.w r6, r1, lr │ │ │ │ vadd.f64 d5, d7, d10 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ vnmls.f64 d8, d5, d1 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vadd.f64 d5, d5, d9 │ │ │ │ vstr d5, [r0, #-8] │ │ │ │ @@ -137950,134 +140877,142 @@ │ │ │ │ vadd.f64 d9, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vstr d9, [ip] │ │ │ │ add ip, lr │ │ │ │ vstr d6, [r6] │ │ │ │ vsub.f64 d6, d7, d0 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ - vstmia r1!, {d6} │ │ │ │ vneg.f64 d7, d7 │ │ │ │ + vstmia r1!, {d6} │ │ │ │ vstr d7, [ip] │ │ │ │ - bne.n 7c50a │ │ │ │ + bne.n 8213a │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - vldr d2, [pc, #196] @ 7c678 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d2, [pc, #196] @ 822b8 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d3, [pc, #180] @ 7c670 │ │ │ │ - vldr d1, [pc, #192] @ 7c680 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vldr d3, [pc, #172] @ 822b0 │ │ │ │ + vldr d1, [pc, #184] @ 822c0 │ │ │ │ add.w ip, r3, r9, lsl #3 │ │ │ │ + subs r5, #1 │ │ │ │ + eor.w r9, r9, sl │ │ │ │ vldr d7, [r3] │ │ │ │ mov.w lr, r8, lsl #3 │ │ │ │ add r3, r6 │ │ │ │ - add.w fp, r1, lr │ │ │ │ eor.w r8, r8, sl │ │ │ │ vldr d5, [ip] │ │ │ │ add.w ip, r2, r4, lsl #4 │ │ │ │ - vmul.f64 d6, d7, d3 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - eor.w r9, r9, sl │ │ │ │ - subs r5, #1 │ │ │ │ + add.w fp, r1, lr │ │ │ │ vldr d9, [ip] │ │ │ │ add.w ip, r2, r4, lsl #3 │ │ │ │ - vmla.f64 d6, d5, d2 │ │ │ │ eor.w r4, r4, sl │ │ │ │ + vmul.f64 d6, d7, d3 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ + vldr d10, [ip] │ │ │ │ + add.w ip, r0, lr │ │ │ │ + vmla.f64 d6, d5, d2 │ │ │ │ vnmls.f64 d7, d5, d3 │ │ │ │ vldr d5, [r2] │ │ │ │ - vldr d10, [ip] │ │ │ │ vmov.f64 d8, d9 │ │ │ │ - add.w ip, r0, lr │ │ │ │ add r2, r6 │ │ │ │ vadd.f64 d4, d10, d5 │ │ │ │ vsub.f64 d5, d5, d10 │ │ │ │ vnmls.f64 d8, d4, d0 │ │ │ │ vadd.f64 d4, d4, d4 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ vstr d4, [r0] │ │ │ │ vsub.f64 d4, d5, d8 │ │ │ │ vadd.f64 d8, d8, d5 │ │ │ │ add r0, r7 │ │ │ │ - vadd.f64 d9, d7, d4 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d5, d8, d6 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ + vadd.f64 d9, d7, d4 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vneg.f64 d6, d6 │ │ │ │ vstr d9, [ip] │ │ │ │ add ip, lr │ │ │ │ - vneg.f64 d6, d6 │ │ │ │ vstr d7, [fp] │ │ │ │ vstr d5, [r1] │ │ │ │ add r1, r7 │ │ │ │ vstr d6, [ip] │ │ │ │ - bne.n 7c5c2 │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + bne.n 8220a │ │ │ │ + b.n 821d8 │ │ │ │ + nop │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #242 @ 0xf2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ - b.w ff524db2 │ │ │ │ - b.n 7cd76 │ │ │ │ + b.w ff52a9f2 │ │ │ │ + b.n 829b6 │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ - movs r6, #236 @ 0xec │ │ │ │ + subs r2, #184 @ 0xb8 │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0007c690 : │ │ │ │ - ldr r2, [pc, #8] @ (7c69c ) │ │ │ │ - ldr r1, [pc, #12] @ (7c6a0 ) │ │ │ │ +000822d0 : │ │ │ │ + ldr r2, [pc, #8] @ (822dc ) │ │ │ │ + ldr r1, [pc, #12] @ (822e0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - adds r0, r6, r2 │ │ │ │ + cmp r4, #112 @ 0x70 │ │ │ │ movs r2, r0 │ │ │ │ - mcr2 15, 1, pc, cr15, cr15, {7} @ │ │ │ │ + mcr2 15, 0, pc, cr15, cr15, {7} @ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #448] @ 7c870 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ sub sp, #12 │ │ │ │ - add r8, pc │ │ │ │ + ldr.w r8, [pc, #464] @ 824d0 │ │ │ │ ldrd lr, r4, [sp, #56] @ 0x38 │ │ │ │ ldrd r5, ip, [sp, #48] @ 0x30 │ │ │ │ - cmp r4, #0 │ │ │ │ + add r8, pc │ │ │ │ ldr r7, [sp, #64] @ 0x40 │ │ │ │ - ble.n 7c790 │ │ │ │ - ldr.w r9, [pc, #432] @ 7c874 │ │ │ │ + cmp r4, #0 │ │ │ │ + ble.n 823e0 │ │ │ │ + ldr.w r9, [pc, #448] @ 824d4 │ │ │ │ ldr.w r6, [r8, r9] │ │ │ │ ldr.w r8, [r6] │ │ │ │ ldr r6, [sp, #68] @ 0x44 │ │ │ │ cmp r6, #1 │ │ │ │ it eq │ │ │ │ cmpeq r7, #1 │ │ │ │ - bne.n 7c796 │ │ │ │ - vldr d3, [pc, #396] @ 7c868 │ │ │ │ + bne.n 823f8 │ │ │ │ + vldr d3, [pc, #412] @ 824c8 │ │ │ │ mov.w sl, ip, lsl #3 │ │ │ │ + subs r4, #1 │ │ │ │ + eor.w ip, ip, r8 │ │ │ │ mov.w r9, lr, lsl #3 │ │ │ │ + eor.w lr, lr, r8 │ │ │ │ add.w r7, r2, sl │ │ │ │ - add.w r6, r3, r9 │ │ │ │ vldmia r2!, {d4} │ │ │ │ - eor.w ip, ip, r8 │ │ │ │ - vldmia r3!, {d2} │ │ │ │ - eor.w lr, lr, r8 │ │ │ │ + add.w r6, r3, r9 │ │ │ │ vldr d7, [r7] │ │ │ │ add r7, sl │ │ │ │ - vldr d5, [r6] │ │ │ │ - add r6, r9 │ │ │ │ - subs r4, #1 │ │ │ │ vldr d6, [r7] │ │ │ │ mov.w r7, r5, lsl #3 │ │ │ │ eor.w r5, r5, r8 │ │ │ │ + vldr d5, [r6] │ │ │ │ + add r6, r9 │ │ │ │ + vldmia r3!, {d2} │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vldr d4, [r6] │ │ │ │ add.w r6, r1, r7 │ │ │ │ vadd.f64 d0, d2, d4 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vadd.f64 d2, d1, d7 │ │ │ │ @@ -138088,50 +141023,55 @@ │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vstr d2, [r0] │ │ │ │ vsub.f64 d2, d5, d0 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vadd.f64 d2, d2, d2 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vstr d2, [r6] │ │ │ │ - add r6, r7 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + add r6, r7 │ │ │ │ vneg.f64 d2, d2 │ │ │ │ vstmia r1!, {d2} │ │ │ │ vstr d6, [r6] │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ - add.w r6, r0, r7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ + add.w r6, r0, r7 │ │ │ │ add.w r0, r0, #8 │ │ │ │ vstr d6, [r6] │ │ │ │ add r6, r7 │ │ │ │ vstr d7, [r6] │ │ │ │ - bne.n 7c6dc │ │ │ │ + bne.n 8232c │ │ │ │ add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - vldr d3, [pc, #208] @ 7c868 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d3, [pc, #204] @ 824c8 │ │ │ │ mov.w sl, r6, lsl #3 │ │ │ │ - lsls r6, r7, #3 │ │ │ │ + mov.w r6, r7, lsl #3 │ │ │ │ str r6, [sp, #4] │ │ │ │ mov.w fp, ip, lsl #3 │ │ │ │ - mov.w r9, lr, lsl #3 │ │ │ │ - add.w r7, r2, fp │ │ │ │ - add.w r6, r3, r9 │ │ │ │ vldr d7, [r2] │ │ │ │ + subs r4, #1 │ │ │ │ + mov.w r9, lr, lsl #3 │ │ │ │ eor.w ip, ip, r8 │ │ │ │ - vldr d2, [r3] │ │ │ │ eor.w lr, lr, r8 │ │ │ │ + add.w r7, r2, fp │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r6, r3, r9 │ │ │ │ vldr d4, [r7] │ │ │ │ add r7, fp │ │ │ │ - vldr d5, [r6] │ │ │ │ - add r6, r9 │ │ │ │ - subs r4, #1 │ │ │ │ vldr d6, [r7] │ │ │ │ mov.w r7, r5, lsl #3 │ │ │ │ eor.w r5, r5, r8 │ │ │ │ + vldr d5, [r6] │ │ │ │ + add r6, r9 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r6] │ │ │ │ add.w r6, r1, r7 │ │ │ │ vadd.f64 d0, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vadd.f64 d2, d4, d1 │ │ │ │ @@ -138141,535 +141081,555 @@ │ │ │ │ vadd.f64 d2, d2, d2 │ │ │ │ vstr d2, [r0] │ │ │ │ vsub.f64 d2, d5, d0 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vadd.f64 d2, d2, d2 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vstr d2, [r6] │ │ │ │ - add r6, r7 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d5, d6, d5 │ │ │ │ vsub.f64 d6, d4, d1 │ │ │ │ + add r6, r7 │ │ │ │ vneg.f64 d2, d2 │ │ │ │ vstr d2, [r1] │ │ │ │ add r1, sl │ │ │ │ vstr d5, [r6] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ - add.w r6, r0, r7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + add.w r6, r0, r7 │ │ │ │ add r0, sl │ │ │ │ vstr d5, [r6] │ │ │ │ add r6, r7 │ │ │ │ vstr d7, [r6] │ │ │ │ ldr r6, [sp, #4] │ │ │ │ add r2, r6 │ │ │ │ add r3, r6 │ │ │ │ - bne.n 7c7a2 │ │ │ │ - add sp, #12 │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.n 82406 │ │ │ │ + b.n 823e0 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (7cb14 ) │ │ │ │ + ldr r4, [pc, #680] @ (82774 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ - movs r5, #18 │ │ │ │ + subs r0, #186 @ 0xba │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0007c878 : │ │ │ │ - ldr r2, [pc, #8] @ (7c884 ) │ │ │ │ - ldr r1, [pc, #12] @ (7c888 ) │ │ │ │ +000824d8 : │ │ │ │ + ldr r2, [pc, #8] @ (824e4 ) │ │ │ │ + ldr r1, [pc, #12] @ (824e8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - asrs r0, r7, #27 │ │ │ │ + cmp r2, #152 @ 0x98 │ │ │ │ movs r2, r0 │ │ │ │ - mcr2 15, 1, pc, cr7, cr15, {7} @ │ │ │ │ + mcr2 15, 0, pc, cr7, cr15, {7} @ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w ip, [pc, #744] @ 7cb80 │ │ │ │ + strd r4, r5, [sp, #-32]! │ │ │ │ + strd r6, r7, [sp, #8] │ │ │ │ + strd r8, r9, [sp, #16] │ │ │ │ + strd sl, lr, [sp, #24] │ │ │ │ vpush {d8-d15} │ │ │ │ - ldrd r6, r8, [sp, #108] @ 0x6c │ │ │ │ + ldr.w ip, [pc, #760] @ 82800 │ │ │ │ + ldrd r6, r8, [sp, #104] @ 0x68 │ │ │ │ + ldrd r4, r5, [sp, #96] @ 0x60 │ │ │ │ add ip, pc │ │ │ │ - ldrd r4, r5, [sp, #100] @ 0x64 │ │ │ │ + ldr r7, [sp, #112] @ 0x70 │ │ │ │ cmp.w r8, #0 │ │ │ │ - ldr r7, [sp, #116] @ 0x74 │ │ │ │ - ble.w 7ca00 │ │ │ │ - ldr.w r9, [pc, #720] @ 7cb84 │ │ │ │ + ble.w 82672 │ │ │ │ + ldr.w r9, [pc, #740] @ 82804 │ │ │ │ mov lr, r2 │ │ │ │ ldr.w r2, [ip, r9] │ │ │ │ ldr.w r9, [r2] │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ + ldr r2, [sp, #116] @ 0x74 │ │ │ │ cmp r2, #1 │ │ │ │ it eq │ │ │ │ cmpeq r7, #1 │ │ │ │ - bne.w 7ca08 │ │ │ │ - vldr d11, [pc, #644] @ 7cb50 │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d12, [pc, #644] @ 7cb58 │ │ │ │ - vldr d13, [pc, #648] @ 7cb60 │ │ │ │ - vldr d14, [pc, #652] @ 7cb68 │ │ │ │ - vldr d15, [pc, #656] @ 7cb70 │ │ │ │ + bne.w 82688 │ │ │ │ + vldr d11, [pc, #664] @ 827d0 │ │ │ │ + vldr d12, [pc, #668] @ 827d8 │ │ │ │ + vldr d13, [pc, #672] @ 827e0 │ │ │ │ + vldr d14, [pc, #676] @ 827e8 │ │ │ │ + vldr d15, [pc, #680] @ 827f0 │ │ │ │ add.w r2, r3, r6, lsl #4 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mla ip, r7, r5, lr │ │ │ │ - vldr d1, [pc, #648] @ 7cb78 │ │ │ │ - vldmia lr!, {d3} │ │ │ │ subs.w r8, r8, #1 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w ip, r5, r5, lsl #1 │ │ │ │ vldr d5, [r2] │ │ │ │ add.w r2, r3, r6, lsl #3 │ │ │ │ add.w r3, r3, #8 │ │ │ │ + add.w ip, lr, ip, lsl #3 │ │ │ │ eor.w r6, r6, r9 │ │ │ │ + vldmia lr!, {d3} │ │ │ │ vldr d6, [r2] │ │ │ │ - vmul.f64 d4, d5, d12 │ │ │ │ mov.w r2, r5, lsl #3 │ │ │ │ eor.w r5, r5, r9 │ │ │ │ + vmul.f64 d4, d5, d12 │ │ │ │ + vldr d1, [pc, #628] @ 827f8 │ │ │ │ vmla.f64 d4, d6, d11 │ │ │ │ vmla.f64 d4, d7, d13 │ │ │ │ vmov.f64 d0, d4 │ │ │ │ vmul.f64 d4, d7, d11 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vnmls.f64 d4, d6, d12 │ │ │ │ vnmls.f64 d7, d5, d11 │ │ │ │ vmls.f64 d4, d5, d13 │ │ │ │ vmls.f64 d7, d6, d13 │ │ │ │ vmov.f64 d9, d4 │ │ │ │ vldr d4, [ip] │ │ │ │ sub.w ip, ip, r2 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ - vmov.f64 d5, d4 │ │ │ │ - vmov.f64 d8, d4 │ │ │ │ vldr d2, [ip] │ │ │ │ sub.w ip, ip, r2 │ │ │ │ - mla r2, r7, r4, r0 │ │ │ │ + add.w r2, r4, r4, lsl #1 │ │ │ │ vldr d7, [ip] │ │ │ │ - vmla.f64 d5, d2, d1 │ │ │ │ + add.w r2, r0, r2, lsl #3 │ │ │ │ + vmov.f64 d5, d4 │ │ │ │ + vmov.f64 d8, d4 │ │ │ │ vmul.f64 d6, d7, d15 │ │ │ │ + vmla.f64 d5, d2, d1 │ │ │ │ vmla.f64 d8, d7, d1 │ │ │ │ vmla.f64 d6, d3, d14 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vmul.f64 d5, d2, d14 │ │ │ │ vmla.f64 d5, d3, d15 │ │ │ │ vsub.f64 d8, d5, d8 │ │ │ │ vmov.f64 d5, d4 │ │ │ │ vmla.f64 d5, d3, d1 │ │ │ │ vmov.f64 d1, d5 │ │ │ │ vmul.f64 d5, d7, d14 │ │ │ │ - vmla.f64 d5, d2, d15 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ + vmla.f64 d5, d2, d15 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ + vadd.f64 d7, d7, d7 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ vsub.f64 d1, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vadd.f64 d7, d7, d7 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ vstr d1, [r1] │ │ │ │ vneg.f64 d6, d6 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ vstr d6, [r2] │ │ │ │ vsub.f64 d6, d9, d8 │ │ │ │ add.w r2, r0, r4, lsl #4 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vstr d6, [r2] │ │ │ │ mov.w r2, r4, lsl #3 │ │ │ │ - add.w ip, r1, r2 │ │ │ │ vsub.f64 d6, d10, d5 │ │ │ │ vadd.f64 d5, d5, d10 │ │ │ │ - add.w r1, r1, #8 │ │ │ │ eor.w r4, r4, r9 │ │ │ │ - vstr d8, [ip] │ │ │ │ - add ip, r2 │ │ │ │ + add.w r7, r1, r2 │ │ │ │ + add.w r1, r1, #8 │ │ │ │ + vstr d8, [r7] │ │ │ │ + add r7, r2 │ │ │ │ add r2, r0 │ │ │ │ - vstr d6, [ip] │ │ │ │ + vstr d6, [r7] │ │ │ │ vstr d5, [r2] │ │ │ │ vstmia r0!, {d7} │ │ │ │ - bne.w 7c8e0 │ │ │ │ + bne.w 8254a │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - mov.w fp, r7, lsl #3 │ │ │ │ - mov.w sl, r2, lsl #3 │ │ │ │ - vldr d11, [pc, #324] @ 7cb58 │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d12, [pc, #312] @ 7cb50 │ │ │ │ - vldr d13, [pc, #324] @ 7cb60 │ │ │ │ - vldr d14, [pc, #336] @ 7cb70 │ │ │ │ - vldr d15, [pc, #324] @ 7cb68 │ │ │ │ - add.w r2, r3, r6, lsl #4 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mla ip, r7, r5, lr │ │ │ │ - vldr d1, [pc, #324] @ 7cb78 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldmia.w sp!, {sl, pc} │ │ │ │ + vldr d11, [pc, #332] @ 827d8 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d12, [pc, #312] @ 827d0 │ │ │ │ + vldr d13, [pc, #324] @ 827e0 │ │ │ │ + vldr d14, [pc, #336] @ 827f0 │ │ │ │ + vldr d15, [pc, #324] @ 827e8 │ │ │ │ + add.w ip, r3, r6, lsl #4 │ │ │ │ subs.w r8, r8, #1 │ │ │ │ - vldr d4, [r2] │ │ │ │ - add.w r2, r3, r6, lsl #3 │ │ │ │ - vmul.f64 d3, d7, d12 │ │ │ │ - add r3, fp │ │ │ │ + vldr d7, [r3] │ │ │ │ + mov.w sl, r5, lsl #3 │ │ │ │ + vldr d4, [ip] │ │ │ │ + add.w ip, r3, r6, lsl #3 │ │ │ │ + add r3, r7 │ │ │ │ eor.w r6, r6, r9 │ │ │ │ - vldr d5, [r2] │ │ │ │ - mov.w r2, r5, lsl #3 │ │ │ │ + vldr d1, [pc, #308] @ 827f8 │ │ │ │ + vldr d5, [ip] │ │ │ │ + vmul.f64 d3, d7, d12 │ │ │ │ + add.w ip, r5, r5, lsl #1 │ │ │ │ eor.w r5, r5, r9 │ │ │ │ + add.w ip, lr, ip, lsl #3 │ │ │ │ vmul.f64 d6, d5, d12 │ │ │ │ vnmls.f64 d3, d5, d11 │ │ │ │ vmla.f64 d6, d4, d11 │ │ │ │ vmls.f64 d3, d4, d13 │ │ │ │ vmla.f64 d6, d7, d13 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vnmls.f64 d7, d4, d12 │ │ │ │ - vldr d4, [ip] │ │ │ │ - sub.w ip, ip, r2 │ │ │ │ vmov.f64 d8, d3 │ │ │ │ vldr d3, [lr] │ │ │ │ + add lr, r7 │ │ │ │ + vldr d4, [ip] │ │ │ │ + sub.w ip, ip, sl │ │ │ │ vmls.f64 d7, d5, d13 │ │ │ │ + vmul.f64 d5, d3, d15 │ │ │ │ vmov.f64 d0, d4 │ │ │ │ vmov.f64 d9, d4 │ │ │ │ - add lr, fp │ │ │ │ - vmul.f64 d5, d3, d15 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ vldr d7, [ip] │ │ │ │ - sub.w ip, ip, r2 │ │ │ │ - mla r2, r7, r4, r0 │ │ │ │ - vmla.f64 d0, d7, d1 │ │ │ │ + sub.w ip, ip, sl │ │ │ │ vldr d2, [ip] │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ + add.w ip, r0, ip, lsl #3 │ │ │ │ + vmla.f64 d0, d7, d1 │ │ │ │ vmla.f64 d5, d2, d14 │ │ │ │ vmla.f64 d9, d2, d1 │ │ │ │ vsub.f64 d0, d5, d0 │ │ │ │ vmul.f64 d5, d3, d14 │ │ │ │ vmla.f64 d5, d7, d15 │ │ │ │ vsub.f64 d9, d5, d9 │ │ │ │ vmov.f64 d5, d4 │ │ │ │ vmla.f64 d5, d3, d1 │ │ │ │ vmov.f64 d1, d5 │ │ │ │ vmul.f64 d5, d7, d14 │ │ │ │ - vmla.f64 d5, d2, d15 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ + vmla.f64 d5, d2, d15 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ + vadd.f64 d7, d7, d7 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ vsub.f64 d1, d0, d6 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ - vadd.f64 d7, d7, d7 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ vstr d1, [r1] │ │ │ │ vneg.f64 d6, d6 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vstr d6, [ip] │ │ │ │ vsub.f64 d6, d8, d9 │ │ │ │ - add.w r2, r0, r4, lsl #4 │ │ │ │ + add.w ip, r0, r4, lsl #4 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ - vstr d6, [r2] │ │ │ │ - mov.w r2, r4, lsl #3 │ │ │ │ - add.w ip, r1, r2 │ │ │ │ + vstr d6, [ip] │ │ │ │ + mov.w ip, r4, lsl #3 │ │ │ │ vsub.f64 d6, d10, d5 │ │ │ │ vadd.f64 d10, d10, d5 │ │ │ │ - add r1, sl │ │ │ │ eor.w r4, r4, r9 │ │ │ │ - vstr d8, [ip] │ │ │ │ - add ip, r2 │ │ │ │ - add r2, r0 │ │ │ │ - vstr d6, [ip] │ │ │ │ - vstr d10, [r2] │ │ │ │ + add.w sl, r1, ip │ │ │ │ + add r1, r2 │ │ │ │ + vstr d8, [sl] │ │ │ │ + add sl, ip │ │ │ │ + add ip, r0 │ │ │ │ + vstr d6, [sl] │ │ │ │ + vstr d10, [ip] │ │ │ │ vstr d7, [r0] │ │ │ │ - add r0, sl │ │ │ │ - bne.w 7ca26 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + add r0, r2 │ │ │ │ + bne.w 826a4 │ │ │ │ + b.n 82672 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ strd r0, r5, [r9, #-352]! @ 0x160 │ │ │ │ adds r2, #156 @ 0x9c │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ udf #75 @ 0x4b │ │ │ │ strb r5, [r0, #20] │ │ │ │ lsls r3, r0, #19 │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ add r3, sp, #772 @ 0x304 │ │ │ │ - ldr r5, [pc, #452] @ (7cd28 ) │ │ │ │ + ldr r5, [pc, #452] @ (829a8 ) │ │ │ │ stmia r4!, {r6, r7} │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ ldrb r1, [r6, r1] │ │ │ │ add r1, sp, #812 @ 0x32c │ │ │ │ - bmi.n 7cae8 │ │ │ │ + bmi.n 82768 │ │ │ │ subs r7, #252 @ 0xfc │ │ │ │ cmp sl, r0 │ │ │ │ - b.n 7d17a │ │ │ │ + b.n 82dfa │ │ │ │ ldrb r0, [r2, #14] │ │ │ │ subs r7, #220 @ 0xdc │ │ │ │ ldcl 2, cr14, [r1, #556] @ 0x22c │ │ │ │ @ instruction: 0xf3a03ff3 │ │ │ │ - movs r3, #36 @ 0x24 │ │ │ │ + adds r6, #180 @ 0xb4 │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0007cb88 : │ │ │ │ - ldr r2, [pc, #8] @ (7cb94 ) │ │ │ │ - ldr r1, [pc, #12] @ (7cb98 ) │ │ │ │ +00082808 : │ │ │ │ + ldr r2, [pc, #8] @ (82814 ) │ │ │ │ + ldr r1, [pc, #12] @ (82818 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - asrs r0, r3, #16 │ │ │ │ + movs r7, #152 @ 0x98 │ │ │ │ movs r2, r0 │ │ │ │ - ldc2l 15, cr15, [pc], #1020 @ 7cf98 │ │ │ │ + ldc2l 15, cr15, [pc], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #680] @ 7ce50 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d13} │ │ │ │ - ldrd ip, lr, [sp, #92] @ 0x5c │ │ │ │ - add r8, pc │ │ │ │ - ldrd r4, r5, [sp, #84] @ 0x54 │ │ │ │ - cmp.w lr, #0 │ │ │ │ + ldr.w ip, [pc, #700] @ 82af8 │ │ │ │ + ldrd r5, r8, [sp, #92] @ 0x5c │ │ │ │ + ldrd lr, r4, [sp, #84] @ 0x54 │ │ │ │ + add ip, pc │ │ │ │ ldr r7, [sp, #104] @ 0x68 │ │ │ │ - ble.w 7ccfc │ │ │ │ - ldr.w r9, [pc, #656] @ 7ce54 │ │ │ │ - ldr.w r6, [r8, r9] │ │ │ │ - ldr.w r8, [r6] │ │ │ │ + cmp.w r8, #0 │ │ │ │ + ble.w 82996 │ │ │ │ + ldr.w r9, [pc, #680] @ 82afc │ │ │ │ + ldr.w r6, [ip, r9] │ │ │ │ + ldr.w r9, [r6] │ │ │ │ ldr r6, [sp, #100] @ 0x64 │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r6, #1 │ │ │ │ - bne.w 7cd04 │ │ │ │ - movs r7, #24 │ │ │ │ - vldr d1, [pc, #604] @ 7ce38 │ │ │ │ - vldr d2, [pc, #608] @ 7ce40 │ │ │ │ - vldr d13, [pc, #612] @ 7ce48 │ │ │ │ - mla r9, r7, r5, r2 │ │ │ │ - mov.w sl, r5, lsl #3 │ │ │ │ - mla r6, r7, ip, r3 │ │ │ │ + bne.w 829b0 │ │ │ │ + vldr d1, [pc, #628] @ 82ae0 │ │ │ │ + vldr d2, [pc, #632] @ 82ae8 │ │ │ │ + vldr d13, [pc, #636] @ 82af0 │ │ │ │ + add.w r6, r5, r5, lsl #1 │ │ │ │ + subs.w r8, r8, #1 │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ vldr d12, [r3] │ │ │ │ + add.w r6, r3, r6, lsl #3 │ │ │ │ + add.w r3, r3, #8 │ │ │ │ + add.w ip, r2, ip, lsl #3 │ │ │ │ vldr d3, [r2] │ │ │ │ - adds r3, #8 │ │ │ │ - adds r2, #8 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ - vldr d7, [r9] │ │ │ │ - sub.w r9, r9, sl │ │ │ │ + add.w r2, r2, #8 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ vldr d6, [r6] │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ - vadd.f64 d4, d7, d3 │ │ │ │ - vsub.f64 d3, d3, d7 │ │ │ │ + vldr d7, [ip] │ │ │ │ + sub.w ip, ip, r7 │ │ │ │ vadd.f64 d9, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ - vldr d6, [r9] │ │ │ │ - sub.w r9, r9, sl │ │ │ │ - vldr d7, [r9] │ │ │ │ - mov.w r9, ip, lsl #3 │ │ │ │ - sub.w r6, r6, r9 │ │ │ │ - eor.w ip, ip, r8 │ │ │ │ + vldr d6, [ip] │ │ │ │ + sub.w ip, ip, r7 │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r9 │ │ │ │ + vadd.f64 d4, d7, d3 │ │ │ │ + vsub.f64 d3, d3, d7 │ │ │ │ + vldr d7, [ip] │ │ │ │ + sub.w r6, r6, r7 │ │ │ │ + vldr d0, [r6] │ │ │ │ + sub.w r6, r6, r7 │ │ │ │ + mov.w r7, lr, lsl #4 │ │ │ │ + vldr d11, [r6] │ │ │ │ + add.w r6, r0, r7 │ │ │ │ vadd.f64 d8, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d0, [r6] │ │ │ │ - sub.w r6, r6, r9 │ │ │ │ - mov.w r9, r4, lsl #4 │ │ │ │ + vadd.f64 d7, d11, d0 │ │ │ │ + vsub.f64 d11, d0, d11 │ │ │ │ vadd.f64 d5, d8, d4 │ │ │ │ - vldr d11, [r6] │ │ │ │ vadd.f64 d10, d6, d9 │ │ │ │ - add.w r6, r0, r9 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ - vadd.f64 d7, d11, d0 │ │ │ │ - vsub.f64 d11, d0, d11 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vmul.f64 d0, d10, d2 │ │ │ │ vstr d5, [r0] │ │ │ │ vsub.f64 d5, d12, d11 │ │ │ │ vadd.f64 d11, d11, d12 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vstr d5, [r6] │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - add.w r6, r1, r9 │ │ │ │ + add.w r6, r1, r7 │ │ │ │ vnmls.f64 d0, d5, d1 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d10, d1 │ │ │ │ vstr d0, [r1] │ │ │ │ vneg.f64 d5, d5 │ │ │ │ vstr d5, [r6] │ │ │ │ vmul.f64 d5, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vmla.f64 d5, d6, d1 │ │ │ │ - mov.w r6, r4, lsl #3 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ - add.w sl, r1, r6 │ │ │ │ + mov.w r6, lr, lsl #3 │ │ │ │ + eor.w lr, lr, r9 │ │ │ │ + add.w ip, r1, r6 │ │ │ │ add r6, r0 │ │ │ │ add.w r1, r1, #8 │ │ │ │ add.w r0, r0, #8 │ │ │ │ + vmla.f64 d5, d6, d1 │ │ │ │ vnmls.f64 d7, d6, d2 │ │ │ │ - vstr d5, [sl] │ │ │ │ - add sl, r9 │ │ │ │ - vstr d7, [sl] │ │ │ │ + vstr d5, [ip] │ │ │ │ + add ip, r7 │ │ │ │ + vstr d7, [ip] │ │ │ │ vadd.f64 d7, d11, d4 │ │ │ │ vsub.f64 d11, d11, d4 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vmul.f64 d11, d11, d13 │ │ │ │ vstr d7, [r6] │ │ │ │ - add r6, r9 │ │ │ │ + add r6, r7 │ │ │ │ vstr d11, [r6] │ │ │ │ - bne.w 7cbe6 │ │ │ │ + bne.w 82874 │ │ │ │ vpop {d8-d13} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - mov.w r9, r7, lsl #3 │ │ │ │ - mov.w sl, r6, lsl #3 │ │ │ │ - vldr d1, [pc, #296] @ 7ce38 │ │ │ │ - vldr d2, [pc, #300] @ 7ce40 │ │ │ │ - vldr d13, [pc, #304] @ 7ce48 │ │ │ │ - movs r6, #24 │ │ │ │ - mov.w fp, r5, lsl #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d1, [pc, #300] @ 82ae0 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + vldr d2, [pc, #296] @ 82ae8 │ │ │ │ + vldr d13, [pc, #300] @ 82af0 │ │ │ │ + add.w ip, r5, r5, lsl #1 │ │ │ │ + subs.w r8, r8, #1 │ │ │ │ + add.w sl, r4, r4, lsl #1 │ │ │ │ vldr d11, [r3] │ │ │ │ - subs.w lr, lr, #1 │ │ │ │ + add.w ip, r3, ip, lsl #3 │ │ │ │ + add r3, r6 │ │ │ │ + add.w sl, r2, sl, lsl #3 │ │ │ │ vldr d3, [r2] │ │ │ │ - mla r7, r6, r5, r2 │ │ │ │ - add r2, sl │ │ │ │ - mla r6, r6, ip, r3 │ │ │ │ - eor.w r5, r5, r8 │ │ │ │ - add r3, sl │ │ │ │ - vldr d7, [r7] │ │ │ │ - sub.w r7, r7, fp │ │ │ │ - vldr d6, [r6] │ │ │ │ - vadd.f64 d4, d3, d7 │ │ │ │ - vsub.f64 d3, d3, d7 │ │ │ │ + add r2, r6 │ │ │ │ + mov.w fp, r4, lsl #3 │ │ │ │ + eor.w r4, r4, r9 │ │ │ │ + vldr d6, [ip] │ │ │ │ + vldr d7, [sl] │ │ │ │ + sub.w sl, sl, fp │ │ │ │ vadd.f64 d9, d11, d6 │ │ │ │ vsub.f64 d11, d6, d11 │ │ │ │ - vldr d6, [r7] │ │ │ │ - sub.w r7, r7, fp │ │ │ │ - vldr d7, [r7] │ │ │ │ - mov.w r7, ip, lsl #3 │ │ │ │ - sub.w r6, r6, r7 │ │ │ │ - eor.w ip, ip, r8 │ │ │ │ + vldr d6, [sl] │ │ │ │ + sub.w sl, sl, fp │ │ │ │ + vadd.f64 d4, d3, d7 │ │ │ │ + vsub.f64 d3, d3, d7 │ │ │ │ + vldr d7, [sl] │ │ │ │ + mov.w sl, r5, lsl #3 │ │ │ │ + eor.w r5, r5, r9 │ │ │ │ + sub.w ip, ip, sl │ │ │ │ + vldr d0, [ip] │ │ │ │ + sub.w ip, ip, sl │ │ │ │ + mov.w sl, lr, lsl #4 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ + vldr d12, [ip] │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d0, [r6] │ │ │ │ - sub.w r6, r6, r7 │ │ │ │ - mov.w r7, r4, lsl #4 │ │ │ │ + add.w ip, r0, sl │ │ │ │ vadd.f64 d5, d4, d8 │ │ │ │ - vldr d12, [r6] │ │ │ │ - add.w r6, r0, r7 │ │ │ │ - vsub.f64 d4, d4, d8 │ │ │ │ vadd.f64 d7, d0, d12 │ │ │ │ vsub.f64 d12, d0, d12 │ │ │ │ + vsub.f64 d4, d4, d8 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vsub.f64 d10, d3, d7 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ vstr d5, [r0] │ │ │ │ vsub.f64 d5, d11, d12 │ │ │ │ vadd.f64 d11, d11, d12 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ - vstr d5, [r6] │ │ │ │ + vstr d5, [ip] │ │ │ │ vadd.f64 d5, d9, d6 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ - add.w r6, r1, r7 │ │ │ │ + add.w ip, r1, sl │ │ │ │ vmul.f64 d0, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d5, d10, d2 │ │ │ │ vnmls.f64 d0, d10, d1 │ │ │ │ vneg.f64 d5, d5 │ │ │ │ vstr d0, [r1] │ │ │ │ - vstr d5, [r6] │ │ │ │ + vstr d5, [ip] │ │ │ │ vmul.f64 d5, d6, d1 │ │ │ │ + mov.w ip, lr, lsl #3 │ │ │ │ + eor.w lr, lr, r9 │ │ │ │ + add.w fp, r1, ip │ │ │ │ + add ip, r0 │ │ │ │ + add r1, r7 │ │ │ │ + add r0, r7 │ │ │ │ vmla.f64 d5, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - mov.w r6, r4, lsl #3 │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ - add.w fp, r1, r6 │ │ │ │ - add r6, r0 │ │ │ │ - add r1, r9 │ │ │ │ - add r0, r9 │ │ │ │ vnmls.f64 d7, d6, d2 │ │ │ │ vstr d5, [fp] │ │ │ │ - add fp, r7 │ │ │ │ + add fp, sl │ │ │ │ vstr d7, [fp] │ │ │ │ vadd.f64 d7, d4, d11 │ │ │ │ vsub.f64 d11, d11, d4 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vmul.f64 d11, d11, d13 │ │ │ │ - vstr d7, [r6] │ │ │ │ - add r6, r7 │ │ │ │ - vstr d11, [r6] │ │ │ │ - bne.w 7cd18 │ │ │ │ - vpop {d8-d13} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ + vstr d7, [ip] │ │ │ │ + add ip, sl │ │ │ │ + vstr d11, [ip] │ │ │ │ + bne.w 829c4 │ │ │ │ + b.n 82996 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 7d0fc ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 82da4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 7d0c8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 82d70 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ - movs r0, #20 │ │ │ │ + adds r3, #128 @ 0x80 │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0007ce58 : │ │ │ │ - ldr r2, [pc, #8] @ (7ce64 ) │ │ │ │ - ldr r1, [pc, #12] @ (7ce68 ) │ │ │ │ +00082b00 : │ │ │ │ + ldr r2, [pc, #8] @ (82b0c ) │ │ │ │ + ldr r1, [pc, #12] @ (82b10 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - asrs r0, r7, #5 │ │ │ │ + movs r4, #208 @ 0xd0 │ │ │ │ movs r2, r0 │ │ │ │ - ldc2 15, cr15, [pc, #-1020]! @ 7ca70 │ │ │ │ + ldc2 15, cr15, [r7, #-1020] @ 0xfffffc04 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r8, [pc, #952] @ 7d230 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #12 │ │ │ │ - add r8, pc │ │ │ │ + ldr.w r8, [pc, #964] @ 82ef8 │ │ │ │ ldrd r6, lr, [sp, #120] @ 0x78 │ │ │ │ ldrd r5, r4, [sp, #112] @ 0x70 │ │ │ │ - cmp.w lr, #0 │ │ │ │ + add r8, pc │ │ │ │ ldr r7, [sp, #132] @ 0x84 │ │ │ │ - ble.w 7d034 │ │ │ │ - ldr.w r9, [pc, #928] @ 7d234 │ │ │ │ + cmp.w lr, #0 │ │ │ │ + ble.w 82cee │ │ │ │ + ldr.w r9, [pc, #944] @ 82efc │ │ │ │ mov ip, r3 │ │ │ │ ldr.w r3, [r8, r9] │ │ │ │ ldr.w r8, [r3] │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r3, #1 │ │ │ │ - bne.w 7d03e │ │ │ │ - vldr d13, [pc, #816] @ 7d1e0 │ │ │ │ - vldr d14, [pc, #820] @ 7d1e8 │ │ │ │ - vldr d15, [pc, #824] @ 7d1f0 │ │ │ │ + bne.w 82d0a │ │ │ │ + vldr d13, [pc, #832] @ 82ea8 │ │ │ │ + vldr d14, [pc, #836] @ 82eb0 │ │ │ │ + vldr d15, [pc, #840] @ 82eb8 │ │ │ │ add.w r3, r2, r4, lsl #5 │ │ │ │ - mvn.w sl, #23 │ │ │ │ - lsls r7, r6, #3 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - add.w r9, ip, r7 │ │ │ │ subs.w lr, lr, #1 │ │ │ │ + sub.w sl, r4, r4, lsl #2 │ │ │ │ + mov.w r7, r6, lsl #3 │ │ │ │ vldr d4, [r3] │ │ │ │ - mla r3, sl, r4, r3 │ │ │ │ - mov.w sl, #24 │ │ │ │ + add.w r3, r3, sl, lsl #3 │ │ │ │ + add.w r9, ip, r7 │ │ │ │ + add.w sl, r5, r5, lsl #1 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add.w r3, r3, r4, lsl #4 │ │ │ │ + mov.w sl, sl, lsl #3 │ │ │ │ vldr d7, [r9] │ │ │ │ add.w r9, r9, r6, lsl #4 │ │ │ │ eor.w r6, r6, r8 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, r3, r4, lsl #4 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - vldr d9, [r9] │ │ │ │ - sub.w r9, r9, r7 │ │ │ │ - mov.w r7, r5, lsl #3 │ │ │ │ - vsub.f64 d11, d5, d4 │ │ │ │ vldr d6, [r3] │ │ │ │ sub.w r3, r3, r4, lsl #3 │ │ │ │ - vadd.f64 d5, d5, d5 │ │ │ │ - mul.w sl, sl, r5 │ │ │ │ eor.w r4, r4, r8 │ │ │ │ + vsub.f64 d11, d5, d4 │ │ │ │ + vadd.f64 d5, d5, d5 │ │ │ │ + vldr d9, [r9] │ │ │ │ + sub.w r9, r9, r7 │ │ │ │ + mov.w r7, r5, lsl #3 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ vldr d3, [r3] │ │ │ │ + add.w r3, r1, r7 │ │ │ │ + vadd.f64 d5, d5, d4 │ │ │ │ + vldmia ip!, {d4} │ │ │ │ vsub.f64 d12, d11, d7 │ │ │ │ vadd.f64 d11, d11, d7 │ │ │ │ vldmia r2!, {d7} │ │ │ │ - vadd.f64 d5, d5, d4 │ │ │ │ - vldmia ip!, {d4} │ │ │ │ - add.w r3, r1, r7 │ │ │ │ vadd.f64 d8, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vldr d7, [r9] │ │ │ │ add.w r9, r0, sl │ │ │ │ vsub.f64 d10, d7, d4 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vmov.f64 d7, d9 │ │ │ │ @@ -138686,100 +141646,105 @@ │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d4, d2, d2 │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vadd.f64 d5, d10, d2 │ │ │ │ vsub.f64 d10, d10, d2 │ │ │ │ vstr d4, [r0] │ │ │ │ + vldr d4, [pc, #624] @ 82ec0 │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, r7 │ │ │ │ - vldr d4, [pc, #604] @ 7d1f8 │ │ │ │ - vldr d5, [pc, #608] @ 7d200 │ │ │ │ + vldr d5, [pc, #624] @ 82ec8 │ │ │ │ vstr d10, [r9] │ │ │ │ add.w r9, r0, r7 │ │ │ │ vmul.f64 d5, d3, d5 │ │ │ │ vmul.f64 d3, d3, d4 │ │ │ │ - vldr d4, [pc, #596] @ 7d208 │ │ │ │ - vmla.f64 d3, d1, d4 │ │ │ │ + vldr d4, [pc, #612] @ 82ed0 │ │ │ │ vnmls.f64 d5, d1, d15 │ │ │ │ + vmla.f64 d3, d1, d4 │ │ │ │ vsub.f64 d4, d11, d3 │ │ │ │ vadd.f64 d3, d3, d3 │ │ │ │ vadd.f64 d3, d3, d11 │ │ │ │ vneg.f64 d3, d3 │ │ │ │ vstr d3, [r9] │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ + vldr d5, [pc, #580] @ 82ed8 │ │ │ │ add r9, sl │ │ │ │ - vldr d5, [pc, #564] @ 7d210 │ │ │ │ vstr d3, [r9] │ │ │ │ vstr d4, [r3] │ │ │ │ vmul.f64 d5, d6, d5 │ │ │ │ - vldr d4, [pc, #556] @ 7d218 │ │ │ │ add r3, r7 │ │ │ │ + vldr d4, [pc, #568] @ 82ee0 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ - vldr d4, [pc, #552] @ 7d220 │ │ │ │ + vldr d4, [pc, #568] @ 82ee8 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vldr d4, [pc, #552] @ 7d228 │ │ │ │ + vldr d4, [pc, #568] @ 82ef0 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vsub.f64 d6, d7, d12 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ vstmia r1!, {d7} │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d7, [r3] │ │ │ │ add.w r3, r0, r5, lsl #4 │ │ │ │ add.w r0, r0, #8 │ │ │ │ eor.w r5, r5, r8 │ │ │ │ vstr d6, [r3] │ │ │ │ - bne.w 7ceb8 │ │ │ │ + bne.w 82b70 │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d13, [pc, #412] @ 82ea8 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ mov.w r9, r7, lsl #3 │ │ │ │ - vldr d13, [pc, #412] @ 7d1e0 │ │ │ │ - vldr d14, [pc, #416] @ 7d1e8 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - vldr d15, [pc, #416] @ 7d1f0 │ │ │ │ + vldr d14, [pc, #408] @ 82eb0 │ │ │ │ str r3, [sp, #4] │ │ │ │ + vldr d15, [pc, #408] @ 82eb8 │ │ │ │ add.w r3, r2, r4, lsl #5 │ │ │ │ - mvn.w fp, #23 │ │ │ │ - mov.w sl, r6, lsl #3 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - add.w r7, ip, sl │ │ │ │ subs.w lr, lr, #1 │ │ │ │ + sub.w fp, r4, r4, lsl #2 │ │ │ │ + mov.w sl, r6, lsl #3 │ │ │ │ vldr d4, [r3] │ │ │ │ - mla r3, fp, r4, r3 │ │ │ │ - mov.w fp, #24 │ │ │ │ + add.w r3, r3, fp, lsl #3 │ │ │ │ + add.w r7, ip, sl │ │ │ │ + add.w fp, r5, r5, lsl #1 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add.w r3, r3, r4, lsl #4 │ │ │ │ + mov.w fp, fp, lsl #3 │ │ │ │ vldr d7, [r7] │ │ │ │ add.w r7, r7, r6, lsl #4 │ │ │ │ eor.w r6, r6, r8 │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, r3, r4, lsl #4 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - vldr d1, [r7] │ │ │ │ - sub.w r7, r7, sl │ │ │ │ - mul.w fp, fp, r5 │ │ │ │ - vsub.f64 d11, d5, d4 │ │ │ │ vldr d6, [r3] │ │ │ │ sub.w r3, r3, r4, lsl #3 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + vsub.f64 d11, d5, d4 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ + vldr d1, [r7] │ │ │ │ + sub.w r7, r7, sl │ │ │ │ add.w sl, r0, fp │ │ │ │ - eor.w r4, r4, r8 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ vldr d3, [r3] │ │ │ │ - vsub.f64 d12, d11, d7 │ │ │ │ - vadd.f64 d11, d7, d11 │ │ │ │ - vldr d7, [r2] │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vldr d4, [r7] │ │ │ │ mov.w r7, r5, lsl #3 │ │ │ │ + vsub.f64 d12, d11, d7 │ │ │ │ + vadd.f64 d11, d7, d11 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r3, r1, r7 │ │ │ │ vadd.f64 d8, d7, d3 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vldr d7, [ip] │ │ │ │ - add.w r3, r1, r7 │ │ │ │ vsub.f64 d10, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vmov.f64 d7, d1 │ │ │ │ vadd.f64 d2, d6, d8 │ │ │ │ vnmls.f64 d6, d8, d0 │ │ │ │ vmul.f64 d3, d3, d14 │ │ │ │ vmla.f64 d7, d10, d0 │ │ │ │ @@ -138794,41 +141759,41 @@ │ │ │ │ vsub.f64 d2, d2, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vadd.f64 d5, d2, d10 │ │ │ │ vsub.f64 d10, d10, d2 │ │ │ │ vstr d4, [r0] │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, r7 │ │ │ │ - vldr d5, [pc, #200] @ 7d200 │ │ │ │ - vldr d4, [pc, #204] @ 7d208 │ │ │ │ + vldr d5, [pc, #196] @ 82ec8 │ │ │ │ vstr d10, [sl] │ │ │ │ add.w sl, r0, r7 │ │ │ │ + vldr d4, [pc, #192] @ 82ed0 │ │ │ │ vmul.f64 d5, d3, d5 │ │ │ │ vnmls.f64 d5, d9, d15 │ │ │ │ vmul.f64 d9, d9, d4 │ │ │ │ - vldr d4, [pc, #164] @ 7d1f8 │ │ │ │ + vldr d4, [pc, #160] @ 82ec0 │ │ │ │ vmla.f64 d9, d3, d4 │ │ │ │ vsub.f64 d4, d11, d9 │ │ │ │ vadd.f64 d9, d9, d9 │ │ │ │ vadd.f64 d9, d9, d11 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [pc, #160] @ 7d210 │ │ │ │ + vldr d4, [pc, #156] @ 82ed8 │ │ │ │ vneg.f64 d9, d9 │ │ │ │ vstr d9, [sl] │ │ │ │ add sl, fp │ │ │ │ vstr d3, [sl] │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, r7 │ │ │ │ - vldr d5, [pc, #144] @ 7d218 │ │ │ │ + vldr d5, [pc, #140] @ 82ee0 │ │ │ │ vmul.f64 d5, d7, d5 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ - vldr d4, [pc, #140] @ 7d220 │ │ │ │ + vldr d4, [pc, #136] @ 82ee8 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vldr d4, [pc, #140] @ 7d228 │ │ │ │ + vldr d4, [pc, #136] @ 82ef0 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vsub.f64 d6, d7, d12 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ vstr d7, [r1] │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ @@ -138837,22 +141802,21 @@ │ │ │ │ add.w r3, r0, r5, lsl #4 │ │ │ │ add r0, r9 │ │ │ │ eor.w r5, r5, r8 │ │ │ │ vstr d5, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ add r2, r3 │ │ │ │ add ip, r3 │ │ │ │ - bne.w 7d052 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r4, [pc, #680] @ (7d48c ) │ │ │ │ + bne.w 82d20 │ │ │ │ + b.n 82cee │ │ │ │ + nop │ │ │ │ + ldr r4, [pc, #680] @ (83154 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ - ldr r4, [pc, #680] @ (7d494 ) │ │ │ │ + ldr r4, [pc, #680] @ (8315c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ movs r0, #68 @ 0x44 │ │ │ │ cmp r7, #238 @ 0xee │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ strb r2, [r1, #14] │ │ │ │ @@ -138864,2675 +141828,2716 @@ │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ adds r7, r2, #0 │ │ │ │ ldrh r1, [r0, #36] @ 0x24 │ │ │ │ strh r3, [r1, #28] │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ strh r7, [r7, #38] @ 0x26 │ │ │ │ strb r2, [r5, #3] │ │ │ │ - beq.n 7d294 │ │ │ │ + beq.n 82f5c │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ asrs r1, r1, #4 │ │ │ │ - b.n 7d8e4 │ │ │ │ + b.n 835ac │ │ │ │ subs r2, #175 @ 0xaf │ │ │ │ subs r7, #245 @ 0xf5 │ │ │ │ asrs r5, r3, #24 │ │ │ │ strh r4, [r7, r0] │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ str r1, [r7, r0] │ │ │ │ - add r2, pc, #828 @ (adr r2, 7d568 ) │ │ │ │ + add r2, pc, #828 @ (adr r2, 83230 ) │ │ │ │ strh r7, [r5, #26] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - adds r6, r0, #5 │ │ │ │ + adds r0, #134 @ 0x86 │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0007d238 : │ │ │ │ - ldr r2, [pc, #8] @ (7d244 ) │ │ │ │ - ldr r1, [pc, #12] @ (7d248 ) │ │ │ │ +00082f00 : │ │ │ │ + ldr r2, [pc, #8] @ (82f0c ) │ │ │ │ + ldr r1, [pc, #12] @ (82f10 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - lsrs r0, r1, #23 │ │ │ │ + movs r1, #0 │ │ │ │ movs r2, r0 │ │ │ │ - stc2 15, cr15, [pc], #-1020 @ 7ce50 │ │ │ │ + stc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w ip, [pc, #856] @ 7d5b0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #12 │ │ │ │ - add ip, pc │ │ │ │ - ldrd r6, fp, [sp, #120] @ 0x78 │ │ │ │ - ldrd r4, r5, [sp, #112] @ 0x70 │ │ │ │ - cmp.w fp, #0 │ │ │ │ + ldr.w r8, [pc, #868] @ 83298 │ │ │ │ + ldrd r5, lr, [sp, #120] @ 0x78 │ │ │ │ + ldrd r4, r6, [sp, #112] @ 0x70 │ │ │ │ + add r8, pc │ │ │ │ ldr r7, [sp, #132] @ 0x84 │ │ │ │ - ble.w 7d400 │ │ │ │ - ldr.w lr, [pc, #832] @ 7d5b4 │ │ │ │ - mov r8, r3 │ │ │ │ - ldr.w r3, [ip, lr] │ │ │ │ - ldr.w r9, [r3] │ │ │ │ + cmp.w lr, #0 │ │ │ │ + ble.w 830dc │ │ │ │ + ldr.w r9, [pc, #848] @ 8329c │ │ │ │ + mov ip, r3 │ │ │ │ + ldr.w r3, [r8, r9] │ │ │ │ + ldr.w r8, [r3] │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ cmp r7, #1 │ │ │ │ it eq │ │ │ │ cmpeq r3, #1 │ │ │ │ - bne.w 7d40a │ │ │ │ - vldr d14, [pc, #776] @ 7d598 │ │ │ │ - mov.w sl, #24 │ │ │ │ - vldr d2, [pc, #776] @ 7d5a0 │ │ │ │ + bne.w 830f8 │ │ │ │ + vldr d14, [pc, #792] @ 83280 │ │ │ │ vmov.f64 d15, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d3, [pc, #776] @ 7d5a8 │ │ │ │ - mov.w lr, r5, lsl #4 │ │ │ │ - lsls r7, r6, #4 │ │ │ │ - add.w ip, r2, lr │ │ │ │ + vldr d2, [pc, #792] @ 83288 │ │ │ │ + vldr d3, [pc, #796] @ 83290 │ │ │ │ + mov.w sl, r6, lsl #4 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ + mov.w r9, r5, lsl #4 │ │ │ │ + add.w r7, r2, sl │ │ │ │ vldmia r2!, {d12} │ │ │ │ - add.w r3, r8, r7 │ │ │ │ - vldmia r8!, {d4} │ │ │ │ - subs.w fp, fp, #1 │ │ │ │ - vldr d5, [ip] │ │ │ │ - add ip, lr │ │ │ │ + add.w r3, ip, r9 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, sl │ │ │ │ + vldr d0, [r7] │ │ │ │ + sub.w r7, r7, r6, lsl #3 │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ vldr d7, [r3] │ │ │ │ - add r3, r7 │ │ │ │ - vldr d0, [ip] │ │ │ │ - sub.w ip, ip, r5, lsl #3 │ │ │ │ - eor.w r5, r5, r9 │ │ │ │ - vldr d10, [ip] │ │ │ │ - sub.w ip, ip, lr │ │ │ │ + add r3, r9 │ │ │ │ + vldr d10, [r7] │ │ │ │ + sub.w r7, r7, sl │ │ │ │ + vldr d13, [r7] │ │ │ │ vadd.f64 d8, d12, d0 │ │ │ │ + sub.w r7, r5, r5, lsl #2 │ │ │ │ vsub.f64 d12, d0, d12 │ │ │ │ - vldr d13, [ip] │ │ │ │ - mvn.w ip, #23 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ + vldmia ip!, {d4} │ │ │ │ vadd.f64 d6, d13, d10 │ │ │ │ vsub.f64 d13, d10, d13 │ │ │ │ vldr d10, [r3] │ │ │ │ - mla r3, ip, r6, r3 │ │ │ │ - mov.w ip, r4, lsl #4 │ │ │ │ - eor.w r6, r6, r9 │ │ │ │ + add.w r3, r3, r7, lsl #3 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ vadd.f64 d1, d6, d8 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ vadd.f64 d0, d4, d10 │ │ │ │ vsub.f64 d4, d10, d4 │ │ │ │ vmul.f64 d11, d6, d14 │ │ │ │ vldr d6, [r3] │ │ │ │ - add r3, r7 │ │ │ │ + add r3, r9 │ │ │ │ + mov.w r9, r4, lsl #4 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, r1, ip │ │ │ │ - add ip, r0 │ │ │ │ + add.w r3, r1, r9 │ │ │ │ + add r9, r0 │ │ │ │ vadd.f64 d8, d9, d6 │ │ │ │ vsub.f64 d6, d6, d9 │ │ │ │ vadd.f64 d10, d8, d0 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vmul.f64 d10, d10, d14 │ │ │ │ vadd.f64 d0, d0, d0 │ │ │ │ vnmls.f64 d5, d1, d15 │ │ │ │ vstr d0, [r0] │ │ │ │ vsub.f64 d0, d8, d7 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ - vmla.f64 d7, d8, d15 │ │ │ │ vadd.f64 d0, d0, d0 │ │ │ │ + vmla.f64 d7, d8, d15 │ │ │ │ vstr d0, [r3] │ │ │ │ vmul.f64 d0, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - mov.w r3, r4, lsl #3 │ │ │ │ - vmla.f64 d6, d4, d3 │ │ │ │ - add.w r7, r0, r3 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ vnmls.f64 d0, d4, d2 │ │ │ │ + vmla.f64 d6, d4, d3 │ │ │ │ vsub.f64 d4, d5, d11 │ │ │ │ vadd.f64 d5, d5, d11 │ │ │ │ vadd.f64 d1, d4, d0 │ │ │ │ vsub.f64 d0, d0, d4 │ │ │ │ vadd.f64 d4, d7, d10 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - vstr d1, [r7] │ │ │ │ - mul.w r7, sl, r4 │ │ │ │ + vstr d1, [r3] │ │ │ │ vadd.f64 d1, d5, d6 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - add.w lr, r0, r7 │ │ │ │ - add r7, r1 │ │ │ │ - add.w r0, r0, #8 │ │ │ │ - vstr d1, [lr] │ │ │ │ - add lr, r3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w sl, r0, r3 │ │ │ │ add r3, r1 │ │ │ │ - vstr d0, [lr] │ │ │ │ - vstr d6, [ip] │ │ │ │ + add.w r0, r0, #8 │ │ │ │ + vstr d1, [sl] │ │ │ │ + add sl, r7 │ │ │ │ + vstr d0, [sl] │ │ │ │ + vstr d6, [r9] │ │ │ │ vmul.f64 d6, d12, d3 │ │ │ │ - vmla.f64 d6, d13, d2 │ │ │ │ vmul.f64 d12, d12, d2 │ │ │ │ + vmla.f64 d6, d13, d2 │ │ │ │ vnmls.f64 d12, d13, d3 │ │ │ │ vadd.f64 d5, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vneg.f64 d5, d5 │ │ │ │ vstr d5, [r1] │ │ │ │ vsub.f64 d5, d7, d12 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ - vstr d5, [r7] │ │ │ │ - add.w r7, r1, r4, lsl #5 │ │ │ │ + vstr d5, [r3] │ │ │ │ + add.w r3, r1, r4, lsl #5 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + vstr d6, [r3] │ │ │ │ + add.w r3, r1, r7 │ │ │ │ add.w r1, r1, #8 │ │ │ │ - eor.w r4, r4, r9 │ │ │ │ - vstr d6, [r7] │ │ │ │ vstr d7, [r3] │ │ │ │ - bne.w 7d2a0 │ │ │ │ + bne.w 82f74 │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r7, r7, #3 │ │ │ │ - vldr d14, [pc, #392] @ 7d598 │ │ │ │ - vldr d2, [pc, #396] @ 7d5a0 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - vldr d3, [pc, #400] @ 7d5a8 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + vldr d14, [pc, #388] @ 83280 │ │ │ │ vmov.f64 d15, #96 @ 0x3f000000 0.5 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + mov.w sl, r7, lsl #3 │ │ │ │ + vldr d2, [pc, #380] @ 83288 │ │ │ │ str r3, [sp, #4] │ │ │ │ - mov.w sl, r5, lsl #4 │ │ │ │ + vldr d3, [pc, #384] @ 83290 │ │ │ │ + mov.w fp, r6, lsl #4 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ vldr d12, [r2] │ │ │ │ - add.w ip, r2, sl │ │ │ │ - mov.w lr, r6, lsl #4 │ │ │ │ - add.w r3, r8, lr │ │ │ │ - vldr d10, [r8] │ │ │ │ - subs.w fp, fp, #1 │ │ │ │ - vldr d5, [ip] │ │ │ │ - add ip, sl │ │ │ │ + mov.w r9, r5, lsl #4 │ │ │ │ + add.w r7, r2, fp │ │ │ │ + add.w r3, ip, r9 │ │ │ │ + vldr d10, [ip] │ │ │ │ + vldr d5, [r7] │ │ │ │ + add r7, fp │ │ │ │ + vldr d4, [r7] │ │ │ │ + sub.w r7, r7, r6, lsl #3 │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ vldr d6, [r3] │ │ │ │ - add r3, lr │ │ │ │ - vldr d4, [ip] │ │ │ │ - sub.w ip, ip, r5, lsl #3 │ │ │ │ - eor.w r5, r5, r9 │ │ │ │ - vldr d9, [ip] │ │ │ │ - sub.w ip, ip, sl │ │ │ │ + add r3, r9 │ │ │ │ + vldr d9, [r7] │ │ │ │ + sub.w r7, r7, fp │ │ │ │ + vldr d13, [r7] │ │ │ │ vadd.f64 d0, d4, d12 │ │ │ │ + sub.w r7, r5, r5, lsl #2 │ │ │ │ vsub.f64 d12, d4, d12 │ │ │ │ - vldr d13, [ip] │ │ │ │ - mvn.w ip, #23 │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ vadd.f64 d7, d9, d13 │ │ │ │ vsub.f64 d13, d9, d13 │ │ │ │ vadd.f64 d1, d0, d7 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ vmul.f64 d11, d7, d14 │ │ │ │ vldr d7, [r3] │ │ │ │ - mla r3, ip, r6, r3 │ │ │ │ - eor.w r6, r6, r9 │ │ │ │ - vadd.f64 d0, d7, d10 │ │ │ │ - vsub.f64 d7, d7, d10 │ │ │ │ + add.w r3, r3, r7, lsl #3 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ vldr d4, [r3] │ │ │ │ - add r3, lr │ │ │ │ - mov.w lr, r4, lsl #4 │ │ │ │ + add r3, r9 │ │ │ │ + mov.w r9, r4, lsl #4 │ │ │ │ vldr d9, [r3] │ │ │ │ - add.w r3, r1, lr │ │ │ │ - add lr, r0 │ │ │ │ + add.w r3, r1, r9 │ │ │ │ + add r9, r0 │ │ │ │ + vadd.f64 d0, d7, d10 │ │ │ │ + vsub.f64 d7, d7, d10 │ │ │ │ vadd.f64 d8, d4, d9 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ vadd.f64 d10, d0, d8 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ vadd.f64 d0, d5, d1 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ vmul.f64 d10, d10, d14 │ │ │ │ vadd.f64 d0, d0, d0 │ │ │ │ vnmls.f64 d5, d1, d15 │ │ │ │ vstr d0, [r0] │ │ │ │ vsub.f64 d0, d8, d6 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ - vmla.f64 d6, d8, d15 │ │ │ │ vadd.f64 d0, d0, d0 │ │ │ │ + vmla.f64 d6, d8, d15 │ │ │ │ vstr d0, [r3] │ │ │ │ vmul.f64 d0, d4, d3 │ │ │ │ - mov.w r3, r4, lsl #3 │ │ │ │ - add.w ip, r0, r3 │ │ │ │ + add.w r3, r0, r7 │ │ │ │ vnmls.f64 d0, d7, d2 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d2 │ │ │ │ vsub.f64 d4, d5, d11 │ │ │ │ vadd.f64 d5, d11, d5 │ │ │ │ vadd.f64 d1, d0, d4 │ │ │ │ vsub.f64 d0, d0, d4 │ │ │ │ vadd.f64 d4, d10, d6 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vstr d1, [ip] │ │ │ │ - mov.w ip, #24 │ │ │ │ + vstr d1, [r3] │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - add.w sl, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - add r0, r7 │ │ │ │ - vstr d1, [sl] │ │ │ │ - add sl, r3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w fp, r0, r3 │ │ │ │ add r3, r1 │ │ │ │ - vstr d0, [sl] │ │ │ │ - vstr d7, [lr] │ │ │ │ + add r0, sl │ │ │ │ + vstr d1, [fp] │ │ │ │ + add fp, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vstr d0, [fp] │ │ │ │ + vstr d7, [r9] │ │ │ │ vmul.f64 d7, d13, d2 │ │ │ │ vmla.f64 d7, d12, d3 │ │ │ │ vmul.f64 d12, d12, d2 │ │ │ │ vnmls.f64 d12, d13, d3 │ │ │ │ vadd.f64 d5, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vneg.f64 d5, d5 │ │ │ │ vstr d5, [r1] │ │ │ │ vsub.f64 d5, d6, d12 │ │ │ │ vadd.f64 d12, d12, d6 │ │ │ │ - vstr d5, [ip] │ │ │ │ - add.w ip, r1, r4, lsl #5 │ │ │ │ - add r1, r7 │ │ │ │ - eor.w r4, r4, r9 │ │ │ │ - vstr d7, [ip] │ │ │ │ - vstr d12, [r3] │ │ │ │ + vstr d5, [r3] │ │ │ │ + add.w r3, r1, r4, lsl #5 │ │ │ │ + add r1, sl │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + vstr d7, [r3] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ + vstr d12, [r7] │ │ │ │ add r2, r3 │ │ │ │ - add r8, r3 │ │ │ │ - bne.w 7d420 │ │ │ │ - add sp, #12 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + add ip, r3 │ │ │ │ + bne.w 83112 │ │ │ │ + b.n 830dc │ │ │ │ nop.w │ │ │ │ - b.w ff525cca │ │ │ │ - b.n 7dc8e │ │ │ │ + b.w ff52b9b2 │ │ │ │ + b.n 83976 │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #242 @ 0xf2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ - adds r6, r4, r5 │ │ │ │ + cmp r4, #134 @ 0x86 │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0007d5b8 : │ │ │ │ - ldr r2, [pc, #8] @ (7d5c4 ) │ │ │ │ - ldr r1, [pc, #12] @ (7d5c8 ) │ │ │ │ +000832a0 : │ │ │ │ + ldr r2, [pc, #8] @ (832ac ) │ │ │ │ + ldr r1, [pc, #12] @ (832b0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - lsrs r0, r7, #9 │ │ │ │ + adds r0, r2, #6 │ │ │ │ movs r2, r0 │ │ │ │ - stc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ + stc2l 15, cr15, [pc], #-1020 @ 82eb8 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r9, r3 │ │ │ │ - ldr.w ip, [pc, #568] @ 7d810 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #20 │ │ │ │ - add ip, pc │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ + ldr.w r8, [pc, #596] @ 83528 │ │ │ │ + ldrd r6, lr, [sp, #128] @ 0x80 │ │ │ │ ldrd r4, r5, [sp, #120] @ 0x78 │ │ │ │ - cmp r3, #0 │ │ │ │ - ldr r6, [sp, #128] @ 0x80 │ │ │ │ + add r8, pc │ │ │ │ ldr r7, [sp, #136] @ 0x88 │ │ │ │ - ble.w 7d7f2 │ │ │ │ - ldr.w lr, [pc, #544] @ 7d814 │ │ │ │ - ldr.w r3, [ip, lr] │ │ │ │ - ldr.w sl, [r3] │ │ │ │ + cmp.w lr, #0 │ │ │ │ + ble.w 834fa │ │ │ │ + ldr.w r9, [pc, #576] @ 8352c │ │ │ │ + mov ip, r3 │ │ │ │ + ldr.w r3, [r8, r9] │ │ │ │ + ldr.w r8, [r3] │ │ │ │ ldr r3, [sp, #140] @ 0x8c │ │ │ │ cmp r3, #1 │ │ │ │ it eq │ │ │ │ cmpeq r7, #1 │ │ │ │ - bne.w 7d818 │ │ │ │ - mvn.w fp, #23 │ │ │ │ - vldr d15, [pc, #496] @ 7d800 │ │ │ │ - vldr d14, [pc, #500] @ 7d808 │ │ │ │ + bne.w 83530 │ │ │ │ + vldr d15, [pc, #528] @ 83518 │ │ │ │ vmov.f64 d10, #96 @ 0x3f000000 0.5 │ │ │ │ - mov.w lr, r5, lsl #3 │ │ │ │ - mov.w ip, r6, lsl #3 │ │ │ │ - add.w r7, r2, lr │ │ │ │ - add.w r3, r9, ip │ │ │ │ + vldr d14, [pc, #528] @ 83520 │ │ │ │ + mov.w sl, r5, lsl #3 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ + sub.w r3, r5, r5, lsl #2 │ │ │ │ + add.w r7, r2, sl │ │ │ │ + mov.w r9, r6, lsl #3 │ │ │ │ + sub.w fp, r6, r6, lsl #2 │ │ │ │ vldr d4, [r7] │ │ │ │ add.w r7, r7, r5, lsl #5 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r7, r3, lsl #3 │ │ │ │ + add.w r3, ip, r9 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, r3, r6, lsl #5 │ │ │ │ - vldr d7, [r7] │ │ │ │ - mla r7, fp, r5, r7 │ │ │ │ - vmov.f64 d13, d3 │ │ │ │ vldr d5, [r7] │ │ │ │ add.w r7, r7, r5, lsl #4 │ │ │ │ - eor.w r5, r5, sl │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ + vldr d9, [r7] │ │ │ │ + sub.w r7, r7, sl │ │ │ │ + mov.w sl, r4, lsl #5 │ │ │ │ + vmov.f64 d13, d3 │ │ │ │ + vldr d8, [r7] │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - mla r3, fp, r6, r3 │ │ │ │ - vldr d9, [r7] │ │ │ │ - sub.w r7, r7, lr │ │ │ │ - mov.w lr, r4, lsl #5 │ │ │ │ + add.w r3, r3, fp, lsl #3 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vadd.f64 d1, d6, d4 │ │ │ │ - vldr d8, [r7] │ │ │ │ vmls.f64 d4, d6, d10 │ │ │ │ vstr d7, [sp] │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, r3, r6, lsl #4 │ │ │ │ - eor.w r6, r6, sl │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ + vldr d0, [r3] │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldmia r2!, {d5} │ │ │ │ - vldr d0, [r3] │ │ │ │ - sub.w r3, r3, ip │ │ │ │ + vmov.f64 d11, d0 │ │ │ │ vadd.f64 d2, d8, d5 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ vmla.f64 d13, d6, d10 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ - vldmia r9!, {d8} │ │ │ │ - vmov.f64 d11, d0 │ │ │ │ + vldmia ip!, {d8} │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vadd.f64 d6, d2, d9 │ │ │ │ vmls.f64 d9, d2, d10 │ │ │ │ vldr d2, [r3] │ │ │ │ vmul.f64 d12, d5, d15 │ │ │ │ - movs r3, #24 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r7, r0, r3 │ │ │ │ vsub.f64 d5, d2, d8 │ │ │ │ vadd.f64 d8, d2, d8 │ │ │ │ vadd.f64 d2, d6, d1 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ - mul.w r3, r3, r4 │ │ │ │ vmla.f64 d11, d5, d10 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ vadd.f64 d2, d2, d2 │ │ │ │ - adds r7, r0, r3 │ │ │ │ vmul.f64 d8, d8, d15 │ │ │ │ vsub.f64 d0, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d2, [r0] │ │ │ │ vadd.f64 d2, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vadd.f64 d2, d2, d2 │ │ │ │ vsub.f64 d3, d5, d6 │ │ │ │ + vadd.f64 d2, d2, d2 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vldr d5, [sp] │ │ │ │ - vstr d2, [r7] │ │ │ │ - lsls r7, r4, #3 │ │ │ │ vmul.f64 d3, d3, d14 │ │ │ │ - add.w ip, r1, r7 │ │ │ │ + vstr d2, [r7] │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vadd.f64 d1, d13, d5 │ │ │ │ + add.w r9, r1, r7 │ │ │ │ vsub.f64 d5, d11, d12 │ │ │ │ vadd.f64 d11, d11, d12 │ │ │ │ add r7, r0 │ │ │ │ - vstr d3, [ip] │ │ │ │ - add.w ip, r1, lr │ │ │ │ - add lr, r0 │ │ │ │ + vstr d3, [r9] │ │ │ │ + add.w r9, r1, sl │ │ │ │ + add sl, r0 │ │ │ │ + vstr d6, [r9] │ │ │ │ + vadd.f64 d6, d8, d9 │ │ │ │ vadd.f64 d3, d5, d1 │ │ │ │ + mov.w r9, r4, lsl #4 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vstr d6, [ip] │ │ │ │ - vadd.f64 d6, d8, d9 │ │ │ │ - mov.w ip, r4, lsl #4 │ │ │ │ vsub.f64 d8, d9, d8 │ │ │ │ - add.w r8, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vadd.f64 d5, d5, d5 │ │ │ │ - adds r0, #8 │ │ │ │ + add.w fp, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ vsub.f64 d2, d0, d6 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ + vadd.f64 d5, d5, d5 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vneg.f64 d6, d6 │ │ │ │ - vstr d6, [r8] │ │ │ │ + vstr d6, [fp] │ │ │ │ vsub.f64 d6, d2, d3 │ │ │ │ - add r8, r3 │ │ │ │ + add fp, r3 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ add r3, r1 │ │ │ │ - vmul.f64 d6, d6, d14 │ │ │ │ - vstr d5, [r8] │ │ │ │ - vmul.f64 d3, d3, d14 │ │ │ │ + vstr d5, [fp] │ │ │ │ vsub.f64 d5, d8, d7 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ + vmul.f64 d3, d3, d14 │ │ │ │ + vadd.f64 d7, d7, d7 │ │ │ │ vstr d6, [r1] │ │ │ │ vldr d6, [sp] │ │ │ │ vstr d3, [r3] │ │ │ │ - vadd.f64 d7, d7, d7 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ + add.w r3, r4, r4, lsl #2 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + vstr d7, [sl] │ │ │ │ + add.w r3, r1, r3, lsl #3 │ │ │ │ + add.w r1, r1, #8 │ │ │ │ vsub.f64 d13, d13, d6 │ │ │ │ - vstr d7, [lr] │ │ │ │ - mla r3, r3, r4, r1 │ │ │ │ - adds r1, #8 │ │ │ │ - eor.w r4, r4, sl │ │ │ │ vadd.f64 d3, d13, d11 │ │ │ │ vadd.f64 d7, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ - vstr d7, [ip] │ │ │ │ + vstr d7, [r9] │ │ │ │ vsub.f64 d7, d11, d13 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vstr d7, [r7] │ │ │ │ vstr d5, [r3] │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ - subs r3, #1 │ │ │ │ - str r3, [sp, #132] @ 0x84 │ │ │ │ - bne.w 7d61a │ │ │ │ + bne.w 83310 │ │ │ │ add sp, #20 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop.w │ │ │ │ - ldr r4, [pc, #680] @ (7daac ) │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ + ldr r4, [pc, #680] @ (837c4 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 7da88 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 837a0 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ - asrs r4, r4, #23 │ │ │ │ + cmp r0, #230 @ 0xe6 │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d15, [pc, #508] @ 7da18 │ │ │ │ - mov.w fp, r3, lsl #3 │ │ │ │ - vldr d14, [pc, #508] @ 7da20 │ │ │ │ - lsls r3, r7, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d15, [pc, #512] @ 83738 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ + vldr d14, [pc, #512] @ 83740 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ str r3, [sp, #12] │ │ │ │ - mov.w lr, r5, lsl #3 │ │ │ │ - mvn.w r8, #23 │ │ │ │ - add.w r7, r2, lr │ │ │ │ - mov.w ip, r6, lsl #3 │ │ │ │ - add.w r3, r9, ip │ │ │ │ + mov.w sl, r5, lsl #3 │ │ │ │ + subs.w lr, lr, #1 │ │ │ │ + sub.w r3, r5, r5, lsl #2 │ │ │ │ + add.w r7, r2, sl │ │ │ │ + mov.w r9, r6, lsl #3 │ │ │ │ + sub.w fp, r6, r6, lsl #2 │ │ │ │ vldr d5, [r7] │ │ │ │ add.w r7, r7, r5, lsl #5 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r7, r3, lsl #3 │ │ │ │ + add.w r3, ip, r9 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, r3, r6, lsl #5 │ │ │ │ - vldr d7, [r7] │ │ │ │ - mla r7, r8, r5, r7 │ │ │ │ - vmov.f64 d13, d3 │ │ │ │ vldr d4, [r7] │ │ │ │ add.w r7, r7, r5, lsl #4 │ │ │ │ - eor.w r5, r5, sl │ │ │ │ + eor.w r5, r5, r8 │ │ │ │ + vldr d9, [r7] │ │ │ │ + sub.w r7, r7, sl │ │ │ │ + mov.w sl, r4, lsl #5 │ │ │ │ + vmov.f64 d13, d3 │ │ │ │ + vldr d8, [r7] │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d9, [r7] │ │ │ │ - sub.w r7, r7, lr │ │ │ │ - mov.w lr, r4, lsl #5 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vadd.f64 d1, d5, d6 │ │ │ │ vmls.f64 d5, d6, d11 │ │ │ │ - vldr d8, [r7] │ │ │ │ vstr d7, [sp] │ │ │ │ vldr d7, [r3] │ │ │ │ - mla r3, r8, r6, r3 │ │ │ │ + add.w r3, r3, fp, lsl #3 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, r3, r6, lsl #4 │ │ │ │ - eor.w r6, r6, sl │ │ │ │ - vsub.f64 d6, d4, d7 │ │ │ │ + eor.w r6, r6, r8 │ │ │ │ vldr d0, [r3] │ │ │ │ - sub.w r3, r3, ip │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ + vsub.f64 d6, d4, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vmov.f64 d12, d0 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ vmla.f64 d13, d6, d11 │ │ │ │ vldr d6, [r2] │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vadd.f64 d2, d6, d8 │ │ │ │ vsub.f64 d6, d6, d8 │ │ │ │ vldr d8, [r3] │ │ │ │ - movs r3, #24 │ │ │ │ + add.w r3, r4, r4, lsl #1 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r7, r0, r3 │ │ │ │ vadd.f64 d4, d9, d2 │ │ │ │ vmls.f64 d9, d2, d11 │ │ │ │ - vldr d2, [r9] │ │ │ │ + vldr d2, [ip] │ │ │ │ vmul.f64 d10, d6, d15 │ │ │ │ - mul.w r3, r3, r4 │ │ │ │ vsub.f64 d6, d8, d2 │ │ │ │ - adds r7, r0, r3 │ │ │ │ vadd.f64 d8, d2, d8 │ │ │ │ vadd.f64 d2, d1, d4 │ │ │ │ vsub.f64 d4, d1, d4 │ │ │ │ vmla.f64 d12, d6, d11 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vadd.f64 d2, d2, d2 │ │ │ │ vmul.f64 d8, d8, d15 │ │ │ │ vstr d2, [r0] │ │ │ │ vadd.f64 d2, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d0, d9, d8 │ │ │ │ vsub.f64 d8, d9, d8 │ │ │ │ - vadd.f64 d2, d2, d2 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ + vadd.f64 d2, d2, d2 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vldr d4, [sp] │ │ │ │ - vstr d2, [r7] │ │ │ │ - lsls r7, r4, #3 │ │ │ │ vmul.f64 d3, d3, d14 │ │ │ │ - add.w ip, r1, r7 │ │ │ │ + vstr d2, [r7] │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vadd.f64 d1, d4, d13 │ │ │ │ + add.w r9, r1, r7 │ │ │ │ vsub.f64 d4, d12, d10 │ │ │ │ vadd.f64 d10, d10, d12 │ │ │ │ add r7, r0 │ │ │ │ - vstr d3, [ip] │ │ │ │ - add.w ip, r1, lr │ │ │ │ - add lr, r0 │ │ │ │ + vstr d3, [r9] │ │ │ │ + add.w r9, r1, sl │ │ │ │ + add sl, r0 │ │ │ │ + vstr d6, [r9] │ │ │ │ + vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d2, d1, d4 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ - vstr d6, [ip] │ │ │ │ - vsub.f64 d6, d5, d7 │ │ │ │ - mov.w ip, r4, lsl #4 │ │ │ │ + mov.w r9, r4, lsl #4 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ - add.w r8, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vadd.f64 d4, d4, d4 │ │ │ │ - add r0, fp │ │ │ │ + add.w fp, r0, r9 │ │ │ │ + add r9, r1 │ │ │ │ vsub.f64 d3, d6, d0 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ + vadd.f64 d4, d4, d4 │ │ │ │ vsub.f64 d5, d8, d7 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vneg.f64 d6, d6 │ │ │ │ - vstr d6, [r8] │ │ │ │ - add r8, r3 │ │ │ │ + vstr d6, [fp] │ │ │ │ + add fp, r3 │ │ │ │ vsub.f64 d6, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ add r3, r1 │ │ │ │ - vstr d4, [r8] │ │ │ │ + vstr d4, [fp] │ │ │ │ vldr d4, [sp] │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vmul.f64 d3, d3, d14 │ │ │ │ vsub.f64 d13, d13, d4 │ │ │ │ vstr d6, [r1] │ │ │ │ vstr d3, [r3] │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ + add.w r3, r4, r4, lsl #2 │ │ │ │ + eor.w r4, r4, r8 │ │ │ │ + vstr d7, [sl] │ │ │ │ vadd.f64 d4, d10, d13 │ │ │ │ - vstr d7, [lr] │ │ │ │ - mla r3, r3, r4, r1 │ │ │ │ - add r1, fp │ │ │ │ - eor.w r4, r4, sl │ │ │ │ + add.w r3, r1, r3, lsl #3 │ │ │ │ vadd.f64 d7, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ - vstr d7, [ip] │ │ │ │ + vstr d7, [r9] │ │ │ │ vsub.f64 d7, d10, d13 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vstr d7, [r7] │ │ │ │ vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + add r0, r3 │ │ │ │ + add r1, r3 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add r2, r3 │ │ │ │ - add r9, r3 │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ - subs r3, #1 │ │ │ │ - str r3, [sp, #132] @ 0x84 │ │ │ │ - bne.w 7d82c │ │ │ │ - add sp, #20 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r4, [pc, #680] @ (7dcc4 ) │ │ │ │ + add ip, r3 │ │ │ │ + bne.w 83548 │ │ │ │ + b.n 834fa │ │ │ │ + ldr r4, [pc, #680] @ (839e4 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 7dca0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 839c0 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ │ │ │ │ -0007da28 : │ │ │ │ - ldr r2, [pc, #8] @ (7da34 ) │ │ │ │ - ldr r1, [pc, #12] @ (7da38 ) │ │ │ │ +00083748 : │ │ │ │ + ldr r2, [pc, #8] @ (83754 ) │ │ │ │ + ldr r1, [pc, #12] @ (83758 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - lsls r0, r7, #24 │ │ │ │ + adds r0, r3, r4 │ │ │ │ movs r2, r0 │ │ │ │ - sdiv pc, pc, pc │ │ │ │ + @ instruction: 0xfb67ffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr r5, [pc, #848] @ (7dd98 ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ - add r5, pc │ │ │ │ - ldr r4, [sp, #148] @ 0x94 │ │ │ │ - ldrd lr, r6, [sp, #136] @ 0x88 │ │ │ │ + ldr r7, [pc, #868] @ (83ae0 ) │ │ │ │ + ldrd r6, r4, [sp, #144] @ 0x90 │ │ │ │ + ldrd lr, r5, [sp, #136] @ 0x88 │ │ │ │ + add r7, pc │ │ │ │ cmp r4, #0 │ │ │ │ - ldr r7, [sp, #144] @ 0x90 │ │ │ │ - ble.w 7dd36 │ │ │ │ + ble.w 83a6c │ │ │ │ ldr r4, [sp, #156] @ 0x9c │ │ │ │ - ldr.w ip, [pc, #828] @ 7dd9c │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + ldr.w ip, [pc, #852] @ 83ae4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ str r4, [sp, #24] │ │ │ │ ldr r4, [sp, #152] @ 0x98 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ str r4, [sp, #28] │ │ │ │ mov r4, lr │ │ │ │ - ldr.w r5, [r5, ip] │ │ │ │ - ldr.w sl, [r5] │ │ │ │ - mvn.w lr, #23 │ │ │ │ - add.w ip, r3, r7, lsl #5 │ │ │ │ - vldr d6, [pc, #704] @ 7dd40 │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ - vldr d5, [pc, #704] @ 7dd48 │ │ │ │ - mov.w r9, r6, lsl #3 │ │ │ │ - mul.w fp, lr, r7 │ │ │ │ + ldr.w r7, [r7, ip] │ │ │ │ + ldr.w fp, [r7] │ │ │ │ + sub.w r8, r6, r6, lsl #2 │ │ │ │ + add.w ip, r3, r6, lsl #5 │ │ │ │ + vldr d6, [pc, #724] @ 83a88 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + vldr d5, [pc, #724] @ 83a90 │ │ │ │ + mov.w r9, r5, lsl #3 │ │ │ │ + sub.w lr, r5, r5, lsl #2 │ │ │ │ vldr d1, [ip] │ │ │ │ - mla r5, r5, r6, r2 │ │ │ │ - vldr d9, [pc, #692] @ 7dd50 │ │ │ │ - add ip, fp │ │ │ │ - mul.w lr, lr, r6 │ │ │ │ - mov.w r8, r7, lsl #3 │ │ │ │ - vldr d12, [pc, #688] @ 7dd58 │ │ │ │ - eor.w r6, r6, sl │ │ │ │ - eor.w r7, r7, sl │ │ │ │ - vldr d7, [ip] │ │ │ │ add ip, r8 │ │ │ │ + sub.w r7, r9, r5 │ │ │ │ + add.w r7, r2, r7, lsl #3 │ │ │ │ + eor.w r5, r5, fp │ │ │ │ + vldr d7, [ip] │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + mov.w sl, r6, lsl #3 │ │ │ │ + eor.w r6, r6, fp │ │ │ │ + vldr d9, [pc, #684] @ 83a98 │ │ │ │ + add ip, sl │ │ │ │ + vldr d12, [pc, #688] @ 83aa0 │ │ │ │ vmul.f64 d14, d7, d6 │ │ │ │ vmla.f64 d14, d1, d5 │ │ │ │ vmul.f64 d1, d1, d6 │ │ │ │ vnmls.f64 d1, d7, d5 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add r5, lr │ │ │ │ - vldr d6, [r5] │ │ │ │ - add r5, lr │ │ │ │ - vldr d4, [r5] │ │ │ │ - add r5, r9 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add r7, lr │ │ │ │ + vldr d6, [r7] │ │ │ │ + add r7, lr │ │ │ │ + vldr d4, [r7] │ │ │ │ + add r7, r9 │ │ │ │ vadd.f64 d5, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [pc, #636] @ 7dd60 │ │ │ │ + vldr d4, [pc, #648] @ 83aa8 │ │ │ │ vadd.f64 d8, d5, d5 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ vadd.f64 d8, d8, d7 │ │ │ │ vmls.f64 d7, d5, d4 │ │ │ │ vadd.f64 d15, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - add r5, r9 │ │ │ │ - vldr d5, [r5] │ │ │ │ - sub.w r5, r5, lr │ │ │ │ - vldr d4, [r5] │ │ │ │ - sub.w r5, r5, r9 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add r7, r9 │ │ │ │ + vldr d5, [r7] │ │ │ │ + sub.w r7, r7, lr │ │ │ │ + vldr d4, [r7] │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ mov.w r9, r4, lsl #4 │ │ │ │ + vldr d2, [r7] │ │ │ │ add.w lr, r1, r9 │ │ │ │ - vldr d2, [r5] │ │ │ │ vadd.f64 d0, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vldr d4, [r2] │ │ │ │ vadd.f64 d3, d4, d2 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ - vldr d2, [pc, #556] @ 7dd68 │ │ │ │ + vldr d2, [pc, #572] @ 83ab0 │ │ │ │ vsub.f64 d13, d3, d0 │ │ │ │ vadd.f64 d0, d0, d3 │ │ │ │ vmul.f64 d13, d13, d2 │ │ │ │ - vldr d2, [pc, #548] @ 7dd70 │ │ │ │ + vldr d2, [pc, #564] @ 83ab8 │ │ │ │ vmul.f64 d11, d5, d2 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmla.f64 d5, d4, d2 │ │ │ │ - vldr d2, [r3] │ │ │ │ vnmls.f64 d11, d4, d9 │ │ │ │ + vldr d2, [r3] │ │ │ │ vmov.f64 d4, d6 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vstr d5, [sp] │ │ │ │ vmov.f64 d5, #80 @ 0x3e800000 0.250 │ │ │ │ vmls.f64 d4, d0, d5 │ │ │ │ vldr d5, [ip] │ │ │ │ - add ip, r8 │ │ │ │ + add ip, sl │ │ │ │ vstr d4, [sp, #8] │ │ │ │ vldr d4, [ip] │ │ │ │ - sub.w ip, ip, fp │ │ │ │ - vldr d0, [sp, #8] │ │ │ │ - vldr d3, [ip] │ │ │ │ sub.w ip, ip, r8 │ │ │ │ + vldr d3, [ip] │ │ │ │ + sub.w ip, ip, sl │ │ │ │ vldr d10, [ip] │ │ │ │ + add.w ip, r4, r4, lsl #2 │ │ │ │ + vldr d0, [sp, #8] │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ vsub.f64 d9, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - mov.w ip, #40 @ 0x28 │ │ │ │ + add.w r7, r0, ip │ │ │ │ vadd.f64 d3, d2, d10 │ │ │ │ vsub.f64 d2, d2, d10 │ │ │ │ - vldr d10, [pc, #460] @ 7dd78 │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - add.w r5, r0, ip │ │ │ │ + vldr d10, [pc, #464] @ 83ac0 │ │ │ │ vmul.f64 d10, d9, d10 │ │ │ │ vmla.f64 d10, d3, d12 │ │ │ │ vsub.f64 d12, d2, d4 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ - vldr d2, [pc, #440] @ 7dd80 │ │ │ │ + vldr d2, [pc, #452] @ 83ac8 │ │ │ │ vstr d10, [sp, #16] │ │ │ │ - vldr d10, [pc, #440] @ 7dd88 │ │ │ │ + vldr d10, [pc, #452] @ 83ad0 │ │ │ │ vmul.f64 d12, d12, d10 │ │ │ │ - vldr d10, [pc, #416] @ 7dd78 │ │ │ │ + vldr d10, [pc, #428] @ 83ac0 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ - vldr d10, [pc, #376] @ 7dd58 │ │ │ │ + vldr d10, [pc, #388] @ 83aa0 │ │ │ │ vnmls.f64 d3, d9, d10 │ │ │ │ - vldr d10, [pc, #424] @ 7dd90 │ │ │ │ + vldr d10, [pc, #436] @ 83ad8 │ │ │ │ vmul.f64 d9, d5, d2 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmla.f64 d9, d4, d10 │ │ │ │ vsub.f64 d4, d6, d8 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vstr d6, [r0] │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vsub.f64 d4, d7, d1 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d6, [r7] │ │ │ │ vadd.f64 d6, d12, d9 │ │ │ │ + vsub.f64 d12, d12, d9 │ │ │ │ vstr d5, [lr] │ │ │ │ vsub.f64 d5, d0, d13 │ │ │ │ mov.w lr, r4, lsl #3 │ │ │ │ vadd.f64 d13, d13, d0 │ │ │ │ - add r5, lr │ │ │ │ + add r7, lr │ │ │ │ add.w r8, r1, lr │ │ │ │ - vsub.f64 d12, d12, d9 │ │ │ │ vadd.f64 d2, d3, d5 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ vsub.f64 d3, d11, d6 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ vadd.f64 d1, d2, d2 │ │ │ │ vadd.f64 d1, d1, d4 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ - vstr d1, [r5] │ │ │ │ + vstr d1, [r7] │ │ │ │ vadd.f64 d1, d5, d5 │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - sub.w r5, r5, ip │ │ │ │ + sub.w r7, r7, ip │ │ │ │ vsub.f64 d1, d1, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vstr d1, [r8] │ │ │ │ - add r8, r9 │ │ │ │ - vstr d2, [r5] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ + vstr d1, [r8] │ │ │ │ + add r8, r9 │ │ │ │ + vstr d2, [r7] │ │ │ │ vsub.f64 d7, d15, d14 │ │ │ │ - vstr d3, [r8] │ │ │ │ - mov.w r8, #24 │ │ │ │ vadd.f64 d14, d14, d15 │ │ │ │ - mla r5, r8, r4, r5 │ │ │ │ - mov.w r8, #48 @ 0x30 │ │ │ │ + vstr d3, [r8] │ │ │ │ + add.w r8, r4, r4, lsl #1 │ │ │ │ + add.w r7, r7, r8, lsl #3 │ │ │ │ vneg.f64 d6, d6 │ │ │ │ - mla r8, r8, r4, r1 │ │ │ │ - vstr d5, [r5] │ │ │ │ - sub.w r5, r5, lr │ │ │ │ + add.w r8, r1, r8, lsl #4 │ │ │ │ + vstr d5, [r7] │ │ │ │ + sub.w r7, r7, lr │ │ │ │ vldr d5, [sp] │ │ │ │ vstr d6, [r8] │ │ │ │ add.w r8, r1, r4, lsl #5 │ │ │ │ + eor.w r4, r4, fp │ │ │ │ vldr d6, [sp, #16] │ │ │ │ vadd.f64 d3, d5, d12 │ │ │ │ vsub.f64 d12, d12, d5 │ │ │ │ - eor.w r4, r4, sl │ │ │ │ vadd.f64 d4, d6, d13 │ │ │ │ vsub.f64 d13, d13, d6 │ │ │ │ vadd.f64 d6, d4, d4 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vneg.f64 d6, d6 │ │ │ │ vstr d6, [r8] │ │ │ │ vadd.f64 d6, d13, d13 │ │ │ │ vsub.f64 d13, d13, d14 │ │ │ │ add.w r8, r1, ip │ │ │ │ vadd.f64 d6, d6, d14 │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d6, [r7] │ │ │ │ vsub.f64 d6, d13, d3 │ │ │ │ vadd.f64 d3, d3, d13 │ │ │ │ - sub.w r5, r5, lr │ │ │ │ + sub.w r7, r7, lr │ │ │ │ vstr d6, [r8] │ │ │ │ vsub.f64 d6, d7, d12 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ vstr d3, [r1] │ │ │ │ - vstr d6, [r5] │ │ │ │ - add r5, ip │ │ │ │ - vstr d12, [r5] │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ - add r0, r5 │ │ │ │ - add r1, r5 │ │ │ │ - ldr r5, [sp, #28] │ │ │ │ - add r2, r5 │ │ │ │ - add r3, r5 │ │ │ │ - ldr r5, [sp, #148] @ 0x94 │ │ │ │ - subs r5, #1 │ │ │ │ - str r5, [sp, #148] @ 0x94 │ │ │ │ - bne.w 7da76 │ │ │ │ + vstr d6, [r7] │ │ │ │ + add r7, ip │ │ │ │ + vstr d12, [r7] │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ + add r0, r7 │ │ │ │ + add r1, r7 │ │ │ │ + ldr r7, [sp, #28] │ │ │ │ + add r2, r7 │ │ │ │ + add r3, r7 │ │ │ │ + ldr r7, [sp, #148] @ 0x94 │ │ │ │ + subs r7, #1 │ │ │ │ + str r7, [sp, #148] @ 0x94 │ │ │ │ + bne.w 837aa │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #242 @ 0xf2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ strh r1, [r0, #42] @ 0x2a │ │ │ │ - b.n 7dfbc │ │ │ │ - ldr r2, [pc, #28] @ (7dd74 ) │ │ │ │ + b.n 83d04 │ │ │ │ + ldr r2, [pc, #28] @ (83abc ) │ │ │ │ subs r7, #240 @ 0xf0 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - b.w ff526492 │ │ │ │ - b.n 7e456 │ │ │ │ + b.w ff52c1da │ │ │ │ + b.n 8419e │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ - b.w ff52649a │ │ │ │ - b.n 7e45e │ │ │ │ + b.w ff52c1e2 │ │ │ │ + b.n 841a6 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ lsls r4, r5, #24 │ │ │ │ str r6, [r5, #72] @ 0x48 │ │ │ │ ldrh r0, [r0, r5] │ │ │ │ subs r7, #250 @ 0xfa │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - ldr r4, [pc, #680] @ (7e02c ) │ │ │ │ + ldr r4, [pc, #680] @ (83d74 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ - ldr r6, [pc, #872] @ (7e0f4 ) │ │ │ │ - cbz r7, 7dda0 │ │ │ │ + ldr r6, [pc, #872] @ (83e3c ) │ │ │ │ + cbz r7, 83ae8 │ │ │ │ @ instruction: 0xfbde3fee │ │ │ │ - ldr r4, [pc, #680] @ (7e03c ) │ │ │ │ + ldr r4, [pc, #680] @ (83d84 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ - asrs r0, r7, #5 │ │ │ │ + movs r4, #64 @ 0x40 │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0007dda0 : │ │ │ │ - ldr r2, [pc, #8] @ (7ddac ) │ │ │ │ - ldr r1, [pc, #12] @ (7ddb0 ) │ │ │ │ +00083ae8 : │ │ │ │ + ldr r2, [pc, #8] @ (83af4 ) │ │ │ │ + ldr r1, [pc, #12] @ (83af8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - lsls r0, r6, #11 │ │ │ │ + asrs r0, r5, #22 │ │ │ │ movs r2, r0 │ │ │ │ - ldc2 15, cr15, [r7], {255} @ 0xff │ │ │ │ + stc2l 15, cr15, [pc], #-1020 @ 83700 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr r7, [pc, #896] @ (7e140 ) │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r2 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ - add r7, pc │ │ │ │ - ldr r4, [sp, #196] @ 0xc4 │ │ │ │ - ldrd lr, r5, [sp, #184] @ 0xb8 │ │ │ │ - cmp r4, #0 │ │ │ │ - ldr r6, [sp, #192] @ 0xc0 │ │ │ │ - ble.w 7e0f0 │ │ │ │ - ldr r4, [sp, #204] @ 0xcc │ │ │ │ - mov.w r8, #56 @ 0x38 │ │ │ │ - ldr.w ip, [pc, #872] @ 7e144 │ │ │ │ - vldr d14, [pc, #800] @ 7e100 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #68] @ 0x44 │ │ │ │ - ldr r4, [sp, #200] @ 0xc8 │ │ │ │ - vldr d13, [pc, #796] @ 7e108 │ │ │ │ - vldr d12, [pc, #800] @ 7e110 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #72] @ 0x48 │ │ │ │ - ldr.w r7, [r7, ip] │ │ │ │ - vldr d11, [pc, #796] @ 7e118 │ │ │ │ - ldr r4, [r7, #0] │ │ │ │ - str r4, [sp, #76] @ 0x4c │ │ │ │ - mov r4, lr │ │ │ │ - mvn.w lr, #23 │ │ │ │ - mla ip, r8, r5, r2 │ │ │ │ - mla r7, r8, r6, r3 │ │ │ │ - vldr d7, [r3] │ │ │ │ + ldr r2, [pc, #936] @ (83ec8 ) │ │ │ │ + ldrd r6, r7, [sp, #192] @ 0xc0 │ │ │ │ + ldrd r4, r5, [sp, #184] @ 0xb8 │ │ │ │ + add r2, pc │ │ │ │ + cmp r7, #0 │ │ │ │ + ble.w 83e68 │ │ │ │ + ldr r7, [sp, #204] @ 0xcc │ │ │ │ + vldr d2, [pc, #852] @ 83e88 │ │ │ │ + vldr d14, [pc, #856] @ 83e90 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d13, [pc, #856] @ 83e98 │ │ │ │ + str r7, [sp, #68] @ 0x44 │ │ │ │ + ldr r7, [sp, #200] @ 0xc8 │ │ │ │ + vldr d12, [pc, #856] @ 83ea0 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + str r7, [sp, #72] @ 0x48 │ │ │ │ + ldr r7, [pc, #892] @ (83ecc ) │ │ │ │ + ldr r2, [r2, r7] │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r2, [r2, #0] │ │ │ │ + str r2, [sp, #76] @ 0x4c │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + mov.w ip, r6, lsl #3 │ │ │ │ mov.w fp, r5, lsl #3 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w sl, lr, r5 │ │ │ │ - mov.w r9, r6, lsl #3 │ │ │ │ - vldr d8, [ip] │ │ │ │ - mul.w lr, lr, r6 │ │ │ │ - vldr d5, [r7] │ │ │ │ - add ip, sl │ │ │ │ - add r7, lr │ │ │ │ + sub.w r2, ip, r6 │ │ │ │ + mov.w lr, r5, lsl #2 │ │ │ │ + vldr d6, [sl] │ │ │ │ + sub.w r7, fp, r5 │ │ │ │ + add.w r7, sl, r7, lsl #3 │ │ │ │ + sub.w r9, r5, lr │ │ │ │ + add lr, r5 │ │ │ │ + add.w r2, r3, r2, lsl #3 │ │ │ │ + vldr d7, [r3] │ │ │ │ + mov.w r9, r9, lsl #3 │ │ │ │ + vldr d8, [r7] │ │ │ │ + mov.w r3, r6, lsl #2 │ │ │ │ + add r7, r9 │ │ │ │ + vldr d5, [r2] │ │ │ │ + sub.w r8, r6, r3 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + add r2, r8 │ │ │ │ vadd.f64 d3, d6, d8 │ │ │ │ vsub.f64 d8, d6, d8 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [ip] │ │ │ │ - sub.w ip, ip, fp │ │ │ │ - vldr d6, [ip] │ │ │ │ - sub.w ip, ip, fp │ │ │ │ + vldr d7, [r7] │ │ │ │ + sub.w r7, r7, fp │ │ │ │ + vldr d6, [r7] │ │ │ │ + sub.w r7, r7, fp │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - sub.w r7, r7, r9 │ │ │ │ - vldr d0, [r7] │ │ │ │ - vadd.f64 d2, d3, d4 │ │ │ │ - vsub.f64 d3, d3, d4 │ │ │ │ - sub.w r7, r7, r9 │ │ │ │ - mov.w r9, r4, lsl #4 │ │ │ │ + vldr d6, [r2] │ │ │ │ + sub.w r2, r2, ip │ │ │ │ + vldr d0, [r2] │ │ │ │ + sub.w r2, r2, ip │ │ │ │ + add.w ip, r3, r6 │ │ │ │ + vadd.f64 d10, d1, d7 │ │ │ │ + vsub.f64 d7, d7, d1 │ │ │ │ + vsub.f64 d1, d3, d4 │ │ │ │ + vadd.f64 d11, d3, d4 │ │ │ │ + vldr d3, [r2] │ │ │ │ + sub.w r2, r2, r8 │ │ │ │ vadd.f64 d9, d6, d0 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ + vstr d10, [sp, #32] │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vadd.f64 d5, d1, d7 │ │ │ │ - vsub.f64 d10, d8, d9 │ │ │ │ - vsub.f64 d7, d7, d1 │ │ │ │ - vadd.f64 d9, d8, d9 │ │ │ │ - vstr d6, [sp, #8] │ │ │ │ - vldr d6, [ip] │ │ │ │ - sub.w ip, ip, sl │ │ │ │ - vstr d5, [sp, #40] @ 0x28 │ │ │ │ - mov.w sl, r4, lsl #3 │ │ │ │ - vstr d7, [sp, #48] @ 0x30 │ │ │ │ - vldr d3, [ip] │ │ │ │ - sub.w ip, ip, r5, lsl #5 │ │ │ │ + vldr d7, [r2] │ │ │ │ + vsub.f64 d5, d8, d9 │ │ │ │ + vadd.f64 d8, d8, d9 │ │ │ │ + sub.w r2, r2, r6, lsl #5 │ │ │ │ vstr d0, [sp] │ │ │ │ - vstr d10, [sp, #32] │ │ │ │ - vadd.f64 d8, d6, d3 │ │ │ │ - vsub.f64 d3, d6, d3 │ │ │ │ + vstr d6, [sp, #8] │ │ │ │ vldr d6, [r7] │ │ │ │ - sub.w r7, r7, lr │ │ │ │ - mov.w lr, #40 @ 0x28 │ │ │ │ - vldr d5, [ip] │ │ │ │ - vldr d7, [r7] │ │ │ │ - sub.w r7, r7, r6, lsl #5 │ │ │ │ - mla ip, lr, r5, ip │ │ │ │ - vldr d0, [r7] │ │ │ │ - vadd.f64 d4, d6, d7 │ │ │ │ - mla r7, lr, r6, r7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [ip] │ │ │ │ - mla lr, lr, r4, r1 │ │ │ │ - vsub.f64 d15, d3, d4 │ │ │ │ - vadd.f64 d3, d3, d4 │ │ │ │ - vadd.f64 d1, d5, d7 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ + sub.w r7, r7, r9 │ │ │ │ + vstr d1, [sp, #16] │ │ │ │ + vldr d10, [r7] │ │ │ │ + sub.w r7, r7, r5, lsl #5 │ │ │ │ + vstr d5, [sp, #24] │ │ │ │ + vstr d8, [sp, #48] @ 0x30 │ │ │ │ + vadd.f64 d8, d3, d7 │ │ │ │ + vsub.f64 d3, d3, d7 │ │ │ │ + vldr d1, [r7] │ │ │ │ + add.w r7, r7, lr, lsl #3 │ │ │ │ vldr d7, [r7] │ │ │ │ - lsls r7, r4, #5 │ │ │ │ - add.w ip, r0, r7 │ │ │ │ - vadd.f64 d10, d0, d7 │ │ │ │ - vsub.f64 d7, d7, d0 │ │ │ │ - vadd.f64 d0, d8, d1 │ │ │ │ - vsub.f64 d8, d8, d1 │ │ │ │ - vadd.f64 d1, d6, d7 │ │ │ │ + vadd.f64 d9, d6, d10 │ │ │ │ + vsub.f64 d10, d6, d10 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r2, ip, lsl #3 │ │ │ │ + vadd.f64 d5, d1, d7 │ │ │ │ + vsub.f64 d1, d1, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + vsub.f64 d15, d10, d8 │ │ │ │ + vadd.f64 d8, d10, d8 │ │ │ │ + mov.w r2, r4, lsl #5 │ │ │ │ + vldr d10, [pc, #552] @ 83ea8 │ │ │ │ + add.w r7, r0, r2 │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ + vadd.f64 d4, d9, d5 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d6, d2, d0 │ │ │ │ - vstr d1, [sp, #24] │ │ │ │ - vsub.f64 d1, d5, d10 │ │ │ │ - vadd.f64 d6, d6, d6 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - vadd.f64 d10, d5, d10 │ │ │ │ - vldr d5, [sp] │ │ │ │ - vstr d1, [sp, #56] @ 0x38 │ │ │ │ - vmov.f64 d1, d2 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - vldr d2, [sp, #16] │ │ │ │ - vsub.f64 d0, d1, d0 │ │ │ │ - vsub.f64 d6, d6, d4 │ │ │ │ - vsub.f64 d4, d5, d8 │ │ │ │ - vldr d5, [pc, #432] @ 7e120 │ │ │ │ - vadd.f64 d6, d6, d6 │ │ │ │ - vmul.f64 d5, d4, d5 │ │ │ │ - vstr d6, [ip] │ │ │ │ - vadd.f64 d6, d2, d7 │ │ │ │ - vldr d2, [pc, #420] @ 7e128 │ │ │ │ - add.w ip, r0, sl │ │ │ │ - add sl, r1 │ │ │ │ - vmla.f64 d5, d6, d2 │ │ │ │ - vstr d5, [ip] │ │ │ │ - add ip, r7 │ │ │ │ - vldr d5, [pc, #392] @ 7e120 │ │ │ │ - vmul.f64 d6, d6, d5 │ │ │ │ - vnmls.f64 d6, d4, d2 │ │ │ │ - vstr d6, [ip] │ │ │ │ - add.w ip, r0, r9 │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - add r9, r1 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - vadd.f64 d1, d6, d4 │ │ │ │ - vldr d4, [pc, #376] @ 7e130 │ │ │ │ - vadd.f64 d6, d0, d1 │ │ │ │ - vsub.f64 d1, d1, d0 │ │ │ │ + vsub.f64 d5, d9, d5 │ │ │ │ + vsub.f64 d9, d1, d0 │ │ │ │ + vadd.f64 d6, d3, d7 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vadd.f64 d3, d11, d4 │ │ │ │ + vsub.f64 d4, d11, d4 │ │ │ │ + vldr d11, [pc, #516] @ 83eb0 │ │ │ │ + vstr d9, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d9, d1, d0 │ │ │ │ vldr d0, [sp] │ │ │ │ - vmul.f64 d6, d6, d4 │ │ │ │ - vmul.f64 d1, d1, d4 │ │ │ │ - vadd.f64 d8, d0, d8 │ │ │ │ - vldr d0, [pc, #356] @ 7e138 │ │ │ │ - vldr d4, [sp, #48] @ 0x30 │ │ │ │ - vstr d6, [ip] │ │ │ │ - add ip, r7 │ │ │ │ - vmul.f64 d6, d8, d2 │ │ │ │ - vstr d1, [ip] │ │ │ │ - mov.w ip, #24 │ │ │ │ + vadd.f64 d3, d3, d3 │ │ │ │ vldr d1, [sp, #16] │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - vsub.f64 d7, d1, d7 │ │ │ │ - add.w fp, r0, ip │ │ │ │ + vsub.f64 d0, d0, d5 │ │ │ │ + vstr d3, [r0] │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ + vsub.f64 d3, d3, d6 │ │ │ │ + vadd.f64 d3, d3, d3 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vadd.f64 d3, d1, d7 │ │ │ │ + vmul.f64 d1, d0, d10 │ │ │ │ + vldr d10, [pc, #468] @ 83eb8 │ │ │ │ + mov.w r7, r4, lsl #3 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + vmla.f64 d1, d3, d10 │ │ │ │ + vstr d1, [ip] │ │ │ │ + add ip, r2 │ │ │ │ + vldr d1, [pc, #432] @ 83ea8 │ │ │ │ + vmul.f64 d3, d3, d1 │ │ │ │ + vnmls.f64 d3, d0, d10 │ │ │ │ + vstr d3, [ip] │ │ │ │ + mov.w ip, r4, lsl #4 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ + add.w lr, r0, ip │ │ │ │ add ip, r1 │ │ │ │ - vmla.f64 d6, d7, d5 │ │ │ │ + vldr d0, [sp] │ │ │ │ + ldr r3, [sp, #68] @ 0x44 │ │ │ │ + vadd.f64 d6, d3, d6 │ │ │ │ + vadd.f64 d5, d0, d5 │ │ │ │ + vldr d0, [pc, #412] @ 83ec0 │ │ │ │ + vadd.f64 d3, d4, d6 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ + vldr d4, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d3, d3, d11 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ + vstr d3, [lr] │ │ │ │ + add lr, r2 │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + vstr d6, [lr] │ │ │ │ + vmul.f64 d6, d5, d10 │ │ │ │ + add.w lr, r4, r4, lsl #1 │ │ │ │ + mov.w r8, lr, lsl #3 │ │ │ │ + add.w lr, r1, lr, lsl #4 │ │ │ │ + add.w r9, r0, r8 │ │ │ │ + add r8, r1 │ │ │ │ + vsub.f64 d7, d3, d7 │ │ │ │ + vldr d3, [sp, #48] @ 0x30 │ │ │ │ + add r0, r3 │ │ │ │ + vmla.f64 d6, d7, d1 │ │ │ │ + vmul.f64 d7, d7, d10 │ │ │ │ + vnmls.f64 d7, d5, d1 │ │ │ │ + vldr d1, [sp, #56] @ 0x38 │ │ │ │ + vstr d6, [r9] │ │ │ │ + add r9, r2 │ │ │ │ + vadd.f64 d6, d9, d8 │ │ │ │ + vsub.f64 d8, d8, d9 │ │ │ │ + add r2, r1 │ │ │ │ + vstr d7, [r9] │ │ │ │ + vsub.f64 d7, d15, d1 │ │ │ │ + add.w r9, r1, r7 │ │ │ │ + vmul.f64 d6, d6, d2 │ │ │ │ + sub.w r7, r7, r4 │ │ │ │ + vadd.f64 d15, d15, d1 │ │ │ │ + add.w r7, r1, r7, lsl #3 │ │ │ │ + vmul.f64 d8, d8, d2 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #56] @ 0x38 │ │ │ │ - vnmls.f64 d7, d8, d5 │ │ │ │ - vstr d6, [fp] │ │ │ │ - add fp, r7 │ │ │ │ - vadd.f64 d6, d10, d3 │ │ │ │ - vsub.f64 d3, d3, d10 │ │ │ │ - add r7, r1 │ │ │ │ - vstr d7, [fp] │ │ │ │ - vsub.f64 d7, d15, d2 │ │ │ │ - vmul.f64 d6, d6, d0 │ │ │ │ - vadd.f64 d15, d15, d2 │ │ │ │ - vmul.f64 d3, d3, d0 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ - vsub.f64 d5, d9, d6 │ │ │ │ - vadd.f64 d6, d9, d6 │ │ │ │ - vmul.f64 d15, d15, d0 │ │ │ │ - vsub.f64 d1, d4, d7 │ │ │ │ + vsub.f64 d5, d3, d6 │ │ │ │ + vadd.f64 d6, d3, d6 │ │ │ │ + vmul.f64 d15, d15, d2 │ │ │ │ + vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ - vmul.f64 d4, d1, d13 │ │ │ │ + vmul.f64 d4, d3, d13 │ │ │ │ vmla.f64 d4, d5, d14 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ - vnmls.f64 d5, d1, d14 │ │ │ │ - vstr d4, [sl] │ │ │ │ - vmul.f64 d4, d6, d11 │ │ │ │ - mla sl, r8, r4, r1 │ │ │ │ + vnmls.f64 d5, d3, d14 │ │ │ │ + vstr d4, [r9] │ │ │ │ + vmul.f64 d4, d6, d0 │ │ │ │ vnmls.f64 d4, d7, d12 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ vmla.f64 d7, d6, d12 │ │ │ │ - vldr d6, [sp, #32] │ │ │ │ - vstr d4, [sl] │ │ │ │ - vstr d5, [lr] │ │ │ │ - vldr d5, [sp, #40] @ 0x28 │ │ │ │ - vstr d7, [ip] │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ + vstr d4, [r7] │ │ │ │ + add.w r7, r4, r4, lsl #2 │ │ │ │ + add.w r7, r1, r7, lsl #3 │ │ │ │ + vstr d5, [r7] │ │ │ │ + vldr d5, [sp, #32] │ │ │ │ + vstr d7, [r8] │ │ │ │ vadd.f64 d7, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ - vadd.f64 d6, d5, d3 │ │ │ │ - vsub.f64 d3, d3, d5 │ │ │ │ - mla ip, ip, r4, r1 │ │ │ │ + vadd.f64 d6, d5, d8 │ │ │ │ + vsub.f64 d8, d8, d5 │ │ │ │ vmul.f64 d5, d6, d12 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ + vnmls.f64 d5, d7, d0 │ │ │ │ vmla.f64 d6, d7, d12 │ │ │ │ - vnmls.f64 d5, d7, d11 │ │ │ │ - vneg.f64 d6, d6 │ │ │ │ vstr d5, [r1] │ │ │ │ vmul.f64 d5, d15, d14 │ │ │ │ - vnmls.f64 d5, d3, d13 │ │ │ │ - vmul.f64 d3, d3, d14 │ │ │ │ - vmla.f64 d3, d15, d13 │ │ │ │ - vstr d5, [ip] │ │ │ │ - vstr d6, [r7] │ │ │ │ - ldr r7, [sp, #68] @ 0x44 │ │ │ │ - vstr d3, [r9] │ │ │ │ - add r0, r7 │ │ │ │ - add r1, r7 │ │ │ │ - ldr r7, [sp, #72] @ 0x48 │ │ │ │ - add r2, r7 │ │ │ │ - add r3, r7 │ │ │ │ - ldr r7, [sp, #76] @ 0x4c │ │ │ │ - eors r4, r7 │ │ │ │ - eors r5, r7 │ │ │ │ - eors r6, r7 │ │ │ │ - ldr r7, [sp, #196] @ 0xc4 │ │ │ │ - subs r7, #1 │ │ │ │ - str r7, [sp, #196] @ 0xc4 │ │ │ │ - bne.w 7de02 │ │ │ │ + vneg.f64 d6, d6 │ │ │ │ + add r1, r3 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ + vnmls.f64 d5, d8, d13 │ │ │ │ + vmul.f64 d8, d8, d14 │ │ │ │ + add sl, r3 │ │ │ │ + vmla.f64 d8, d15, d13 │ │ │ │ + vstr d5, [lr] │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ + vstr d8, [ip] │ │ │ │ + add r2, r3 │ │ │ │ + ldr r3, [sp, #196] @ 0xc4 │ │ │ │ + str r2, [sp, #64] @ 0x40 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ + subs r3, #1 │ │ │ │ + str r3, [sp, #196] @ 0xc4 │ │ │ │ + eor.w r4, r4, r2 │ │ │ │ + eor.w r5, r5, r2 │ │ │ │ + eor.w r6, r6, r2 │ │ │ │ + bne.w 83b58 │ │ │ │ add sp, #84 @ 0x54 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ - add r1, pc, #652 @ (adr r1, 7e390 ) │ │ │ │ + subs r3, #205 @ 0xcd │ │ │ │ + str r7, [r7, #100] @ 0x64 │ │ │ │ + add r0, pc, #632 @ (adr r0, 84108 ) │ │ │ │ + subs r7, #230 @ 0xe6 │ │ │ │ + add r1, pc, #652 @ (adr r1, 84120 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #250 @ 0xfa │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ - add r6, pc, #44 @ (adr r6, 7e140 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 83ed0 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ - ldrb r0, [r6, r2] │ │ │ │ - ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ - str r7, [r2, #40] @ 0x28 │ │ │ │ - subs r7, #255 @ 0xff │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 7e3dc ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 84164 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ + subs r3, #205 @ 0xcd │ │ │ │ + str r7, [r7, #100] @ 0x64 │ │ │ │ + add r0, pc, #632 @ (adr r0, 84130 ) │ │ │ │ + subs r7, #246 @ 0xf6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 7e3b0 ) │ │ │ │ - subs r7, #246 @ 0xf6 │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 7e3b8 ) │ │ │ │ - subs r7, #230 @ 0xe6 │ │ │ │ - lsrs r0, r0, #24 │ │ │ │ + ldrb r0, [r6, r2] │ │ │ │ + ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ + str r7, [r2, #40] @ 0x28 │ │ │ │ + subs r7, #255 @ 0xff │ │ │ │ + movs r0, #158 @ 0x9e │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0007e148 : │ │ │ │ - ldr r2, [pc, #8] @ (7e154 ) │ │ │ │ - ldr r1, [pc, #12] @ (7e158 ) │ │ │ │ +00083ed0 : │ │ │ │ + ldr r2, [pc, #8] @ (83edc ) │ │ │ │ + ldr r1, [pc, #12] @ (83ee0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - vhadd.u d16, d8, d1 │ │ │ │ - stc2l 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ + asrs r0, r6, #7 │ │ │ │ + movs r2, r0 │ │ │ │ + stc2 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r1 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #252 @ 0xfc │ │ │ │ - strd r2, r3, [sp, #4] │ │ │ │ - ldr r1, [sp, #364] @ 0x16c │ │ │ │ - ldr.w r2, [pc, #1508] @ 7e758 │ │ │ │ - ldrd r3, ip, [sp, #352] @ 0x160 │ │ │ │ - add r2, pc │ │ │ │ - ldr.w sl, [sp, #360] @ 0x168 │ │ │ │ - cmp r1, #0 │ │ │ │ - ble.w 7e9ae │ │ │ │ - ldr r1, [sp, #372] @ 0x174 │ │ │ │ - mov r7, sl │ │ │ │ - mov sl, fp │ │ │ │ - mov fp, ip │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #236] @ 0xec │ │ │ │ - ldr r1, [sp, #368] @ 0x170 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #240] @ 0xf0 │ │ │ │ - ldr.w r1, [pc, #1472] @ 7e75c │ │ │ │ - ldr r2, [r2, r1] │ │ │ │ - ldr r2, [r2, #0] │ │ │ │ - str r2, [sp, #244] @ 0xf4 │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - mov.w ip, #120 @ 0x78 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ - mvn.w r5, #23 │ │ │ │ - mvn.w r9, #79 @ 0x4f │ │ │ │ + ldr.w sl, [sp, #352] @ 0x160 │ │ │ │ + strd r2, r3, [sp] │ │ │ │ + ldr.w r3, [pc, #1052] @ 84328 │ │ │ │ + ldr r2, [sp, #364] @ 0x16c │ │ │ │ + ldr.w r9, [sp, #360] @ 0x168 │ │ │ │ + add r3, pc │ │ │ │ + cmp r2, #0 │ │ │ │ + ble.w 847a8 │ │ │ │ + vldr d14, [pc, #992] @ 84300 │ │ │ │ + mov fp, sl │ │ │ │ + mov sl, r1 │ │ │ │ + ldr r2, [sp, #372] @ 0x174 │ │ │ │ + ldr.w r8, [sp, #356] @ 0x164 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #236] @ 0xec │ │ │ │ + ldr r2, [sp, #368] @ 0x170 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #240] @ 0xf0 │ │ │ │ + ldr r2, [pc, #1008] @ (8432c ) │ │ │ │ + ldr r3, [r3, r2] │ │ │ │ + ldr r3, [r3, #0] │ │ │ │ + str r3, [sp, #244] @ 0xf4 │ │ │ │ + ldrd r2, r1, [sp] │ │ │ │ + rsb r3, r8, r8, lsl #4 │ │ │ │ + mvn.w lr, #79 @ 0x4f │ │ │ │ + rsb ip, r9, r9, lsl #4 │ │ │ │ + mov.w r5, r8, lsl #3 │ │ │ │ + sub.w r4, r8, r8, lsl #2 │ │ │ │ + add.w r3, r2, r3, lsl #3 │ │ │ │ vldr d7, [r2] │ │ │ │ - mla r2, ip, fp, r2 │ │ │ │ - mla r8, ip, r7, r1 │ │ │ │ - mul.w r6, r5, fp │ │ │ │ - mul.w r5, r7, r5 │ │ │ │ - vldr d6, [r2] │ │ │ │ - vldr d0, [r8] │ │ │ │ + add.w ip, r1, ip, lsl #3 │ │ │ │ + mov.w r2, r9, lsl #3 │ │ │ │ + vldr d6, [r3] │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + sub.w r6, r9, r2 │ │ │ │ + vldr d0, [ip] │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add ip, r6 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r1] │ │ │ │ - mvn.w r1, #55 @ 0x37 │ │ │ │ - mul.w r4, r1, fp │ │ │ │ + sub.w r1, r8, r5 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vldr d1, [ip] │ │ │ │ + sub.w ip, ip, r2 │ │ │ │ + add r2, r9 │ │ │ │ + add r3, r1 │ │ │ │ + vldr d8, [ip] │ │ │ │ vadd.f64 d2, d6, d0 │ │ │ │ - mul.w r1, r7, r1 │ │ │ │ vsub.f64 d0, d0, d6 │ │ │ │ - add r2, r4 │ │ │ │ - add r8, r1 │ │ │ │ - vldr d6, [r2] │ │ │ │ - sub.w r2, r2, fp, lsl #3 │ │ │ │ - vldr d1, [r8] │ │ │ │ - sub.w r8, r8, r7, lsl #3 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add r2, r6 │ │ │ │ - vldr d8, [r8] │ │ │ │ - add r8, r5 │ │ │ │ + vldr d6, [r3] │ │ │ │ + sub.w r3, r3, r5 │ │ │ │ + add r5, r8 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add r3, r4 │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d1, d8 │ │ │ │ vsub.f64 d1, d1, d8 │ │ │ │ - vadd.f64 d10, d2, d6 │ │ │ │ - vsub.f64 d13, d6, d2 │ │ │ │ - vsub.f64 d15, d7, d5 │ │ │ │ - vadd.f64 d7, d7, d5 │ │ │ │ + vadd.f64 d8, d3, d4 │ │ │ │ + vsub.f64 d10, d3, d4 │ │ │ │ vadd.f64 d9, d0, d1 │ │ │ │ - vsub.f64 d6, d3, d4 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ - vadd.f64 d8, d3, d4 │ │ │ │ - vstr d10, [sp, #168] @ 0xa8 │ │ │ │ - vstr d7, [sp, #56] @ 0x38 │ │ │ │ - vldr d7, [r2] │ │ │ │ - subs r2, r2, r4 │ │ │ │ - mov.w r4, fp, lsl #6 │ │ │ │ - vstr d0, [sp, #32] │ │ │ │ - vstr d6, [sp, #48] @ 0x30 │ │ │ │ - vldr d0, [r8] │ │ │ │ - sub.w r8, r8, r1 │ │ │ │ - vldr d6, [r2] │ │ │ │ - movs r1, #72 @ 0x48 │ │ │ │ - subs r2, r2, r4 │ │ │ │ - str r4, [sp, #12] │ │ │ │ - lsls r4, r7, #6 │ │ │ │ + vadd.f64 d1, d2, d6 │ │ │ │ + vsub.f64 d2, d6, d2 │ │ │ │ + vadd.f64 d6, d7, d5 │ │ │ │ + vsub.f64 d15, d7, d5 │ │ │ │ + vldr d7, [r3] │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ + sub.w r1, r9, r9, lsl #2 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ vstr d8, [sp, #16] │ │ │ │ + vstr d9, [sp, #24] │ │ │ │ + add ip, r1 │ │ │ │ + vstr d0, [sp, #32] │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vstr d6, [sp, #56] @ 0x38 │ │ │ │ + vldr d6, [r3] │ │ │ │ + vstr d1, [sp, #184] @ 0xb8 │ │ │ │ + vldr d0, [ip] │ │ │ │ + sub.w ip, ip, r6 │ │ │ │ + mov.w r6, r8, lsl #6 │ │ │ │ + vstr d10, [sp, #48] @ 0x30 │ │ │ │ + sub.w r3, r3, r6 │ │ │ │ + vstr d15, [sp, #176] @ 0xb0 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add.w r3, r3, r5, lsl #3 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ + mov.w r5, r9, lsl #6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d5, [r2] │ │ │ │ - mla r2, r1, fp, r2 │ │ │ │ - vldr d6, [r8] │ │ │ │ - sub.w r8, r8, r4 │ │ │ │ - str r4, [sp, #232] @ 0xe8 │ │ │ │ - movs r4, #88 @ 0x58 │ │ │ │ - vstr d9, [sp, #24] │ │ │ │ + vldr d6, [ip] │ │ │ │ + sub.w ip, ip, r5 │ │ │ │ + vldr d8, [ip] │ │ │ │ + add.w ip, ip, r2, lsl #3 │ │ │ │ + mov.w r2, #88 @ 0x58 │ │ │ │ + vldr d4, [ip] │ │ │ │ vadd.f64 d3, d0, d6 │ │ │ │ - vldr d8, [r8] │ │ │ │ vsub.f64 d0, d0, d6 │ │ │ │ - mla r8, r1, r7, r8 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mla r2, r9, fp, r2 │ │ │ │ - mla lr, r4, fp, r2 │ │ │ │ - vstr d15, [sp, #160] @ 0xa0 │ │ │ │ - vstr d13, [sp, #40] @ 0x28 │ │ │ │ - mul.w r1, r3, r1 │ │ │ │ + mla ip, lr, r9, ip │ │ │ │ + vldr d6, [r3] │ │ │ │ + mla r3, lr, r8, r3 │ │ │ │ + mvn.w lr, #39 @ 0x27 │ │ │ │ + mla r7, r2, r8, r3 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ - vldr d4, [r8] │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - mla r8, r9, r7, r8 │ │ │ │ - mvn.w r9, #39 @ 0x27 │ │ │ │ vadd.f64 d6, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vadd.f64 d11, d1, d2 │ │ │ │ - vsub.f64 d2, d1, d2 │ │ │ │ + vsub.f64 d1, d1, d2 │ │ │ │ vsub.f64 d12, d4, d0 │ │ │ │ - vadd.f64 d8, d0, d4 │ │ │ │ - vstr d2, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d4, d7, d3 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ + vadd.f64 d13, d0, d4 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vldr d0, [pc, #1004] @ 7e6e8 │ │ │ │ + vldr d0, [pc, #612] @ 84308 │ │ │ │ + vadd.f64 d4, d7, d3 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ vstr d11, [sp, #64] @ 0x40 │ │ │ │ + vstr d1, [sp, #88] @ 0x58 │ │ │ │ vstr d12, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d1, d4, d2 │ │ │ │ - vstr d8, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ + vsub.f64 d1, d4, d2 │ │ │ │ + vstr d13, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ - vldr d11, [pc, #980] @ 7e6f0 │ │ │ │ - vmul.f64 d1, d1, d0 │ │ │ │ - vmul.f64 d7, d7, d0 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vmul.f64 d9, d1, d0 │ │ │ │ vmul.f64 d3, d5, d0 │ │ │ │ - vmul.f64 d9, d4, d0 │ │ │ │ - vstr d1, [sp, #176] @ 0xb0 │ │ │ │ - vldr d2, [r2] │ │ │ │ - vstr d7, [sp, #104] @ 0x68 │ │ │ │ - vldr d7, [lr] │ │ │ │ - add lr, r6 │ │ │ │ - vstr d3, [sp, #96] @ 0x60 │ │ │ │ - vstr d9, [sp, #88] @ 0x58 │ │ │ │ + vmul.f64 d11, d4, d0 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vstr d9, [sp, #96] @ 0x60 │ │ │ │ + vstr d11, [sp, #104] @ 0x68 │ │ │ │ + vstr d3, [sp, #112] @ 0x70 │ │ │ │ + vldr d2, [r3] │ │ │ │ + vstr d7, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add r7, r4 │ │ │ │ + vldr d3, [r7] │ │ │ │ + mla r7, lr, r8, r7 │ │ │ │ + vldr d11, [pc, #528] @ 84310 │ │ │ │ vadd.f64 d10, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d7, [r8] │ │ │ │ - mla r8, r4, r7, r8 │ │ │ │ - vldr d3, [lr] │ │ │ │ - mla lr, r9, fp, lr │ │ │ │ - add.w r2, r8, r5 │ │ │ │ - vldr d9, [pc, #916] @ 7e6f8 │ │ │ │ - ldr r4, [sp, #12] │ │ │ │ - vldr d5, [r8] │ │ │ │ - mov.w r8, #104 @ 0x68 │ │ │ │ + vldr d7, [ip] │ │ │ │ + mla ip, r2, r9, ip │ │ │ │ + mul.w r2, r2, fp │ │ │ │ + vldr d5, [ip] │ │ │ │ + add.w r3, ip, r1 │ │ │ │ + mov.w ip, #104 @ 0x68 │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [lr] │ │ │ │ - sub.w lr, lr, fp, lsl #5 │ │ │ │ + vldr d5, [r7] │ │ │ │ + sub.w r7, r7, r8, lsl #5 │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - mla r2, r9, r7, r2 │ │ │ │ - mov.w r9, r3, lsl #6 │ │ │ │ + vldr d5, [r3] │ │ │ │ + mla r3, lr, r9, r3 │ │ │ │ + vldr d1, [r3] │ │ │ │ + sub.w r3, r3, r9, lsl #5 │ │ │ │ vadd.f64 d15, d10, d0 │ │ │ │ vsub.f64 d10, d10, d0 │ │ │ │ - vldr d1, [r2] │ │ │ │ - sub.w r2, r2, r7, lsl #5 │ │ │ │ vadd.f64 d4, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vadd.f64 d1, d7, d5 │ │ │ │ + vadd.f64 d1, d6, d3 │ │ │ │ + vsub.f64 d6, d6, d3 │ │ │ │ vsub.f64 d8, d2, d4 │ │ │ │ vadd.f64 d4, d2, d4 │ │ │ │ + vldr d2, [r7] │ │ │ │ + vmul.f64 d3, d6, d11 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ + mla r7, ip, r8, r7 │ │ │ │ + vadd.f64 d13, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d2, [lr] │ │ │ │ - mla lr, r8, fp, lr │ │ │ │ - vldr d5, [r2] │ │ │ │ - mla r2, r8, r7, r2 │ │ │ │ - vstr d1, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d1, d6, d3 │ │ │ │ - vsub.f64 d6, d6, d3 │ │ │ │ - mla r8, r8, r3, r0 │ │ │ │ - vmul.f64 d9, d1, d9 │ │ │ │ + vmul.f64 d9, d1, d14 │ │ │ │ vmul.f64 d1, d1, d11 │ │ │ │ + vmla.f64 d6, d4, d11 │ │ │ │ + vnmls.f64 d3, d4, d14 │ │ │ │ + vsub.f64 d5, d10, d7 │ │ │ │ vnmls.f64 d9, d8, d11 │ │ │ │ - vstr d9, [sp, #184] @ 0xb8 │ │ │ │ - vmov.f64 d9, d11 │ │ │ │ - vldr d11, [pc, #772] @ 7e6f8 │ │ │ │ - vmul.f64 d3, d6, d9 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - vmla.f64 d6, d4, d9 │ │ │ │ - vmla.f64 d1, d8, d11 │ │ │ │ - vsub.f64 d8, d10, d7 │ │ │ │ - vnmls.f64 d3, d4, d11 │ │ │ │ - vstr d8, [sp, #120] @ 0x78 │ │ │ │ - vldr d8, [pc, #740] @ 7e6f8 │ │ │ │ - vstr d6, [sp, #208] @ 0xd0 │ │ │ │ + vmov.f64 d12, d1 │ │ │ │ + vstr d5, [sp, #128] @ 0x80 │ │ │ │ + vmla.f64 d12, d8, d14 │ │ │ │ + vldr d5, [r3] │ │ │ │ + mla r3, ip, r9, r3 │ │ │ │ + vstr d6, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d6, d10, d7 │ │ │ │ - vldr d7, [lr] │ │ │ │ - sub.w lr, lr, r4 │ │ │ │ - ldr r4, [sp, #232] @ 0xe8 │ │ │ │ - vstr d3, [sp, #200] @ 0xc8 │ │ │ │ + vldr d7, [r7] │ │ │ │ + sub.w r7, r7, r6 │ │ │ │ + vstr d3, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d10, d2, d7 │ │ │ │ - vldr d3, [lr] │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - sub.w lr, lr, r6 │ │ │ │ - vldr d7, [r2] │ │ │ │ - subs r2, r2, r4 │ │ │ │ - vstr d6, [sp, #128] @ 0x80 │ │ │ │ - lsls r4, r3, #5 │ │ │ │ - vstr d1, [sp, #192] @ 0xc0 │ │ │ │ - movs r6, #96 @ 0x60 │ │ │ │ - vsub.f64 d14, d7, d5 │ │ │ │ + vldr d7, [r3] │ │ │ │ + vstr d6, [sp, #136] @ 0x88 │ │ │ │ + sub.w r3, r3, r5 │ │ │ │ + vldr d3, [r7] │ │ │ │ + sub.w r7, r7, r4 │ │ │ │ + mov.w r4, fp, lsl #5 │ │ │ │ + vstr d9, [sp, #192] @ 0xc0 │ │ │ │ + vstr d12, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d8, d7, d5 │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ - vldr d5, [lr] │ │ │ │ - mov.w lr, #80 @ 0x50 │ │ │ │ - vldr d7, [pc, #664] @ 7e6f8 │ │ │ │ - mul.w r6, r3, r6 │ │ │ │ + vldr d5, [r7] │ │ │ │ + mov.w r7, fp, lsl #6 │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ - vldr d5, [r2] │ │ │ │ - subs r2, r2, r5 │ │ │ │ - mul.w lr, lr, r3 │ │ │ │ - vldr d1, [r2] │ │ │ │ - vsub.f64 d13, d3, d6 │ │ │ │ + vldr d5, [r3] │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ + add.w r1, fp, fp, lsl #1 │ │ │ │ + vldr d1, [r3] │ │ │ │ + add.w r3, r0, r7 │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + mov.w ip, r1, lsl #5 │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + vsub.f64 d7, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vadd.f64 d12, d10, d0 │ │ │ │ vsub.f64 d10, d10, d0 │ │ │ │ - add.w r2, r0, r9 │ │ │ │ + vldr d0, [sp, #32] │ │ │ │ vadd.f64 d4, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vmul.f64 d9, d13, d7 │ │ │ │ - vldr d7, [pc, #596] @ 7e6f0 │ │ │ │ + vmul.f64 d9, d7, d14 │ │ │ │ + vstr d7, [sp, #8] │ │ │ │ vsub.f64 d1, d2, d4 │ │ │ │ - vmul.f64 d3, d6, d7 │ │ │ │ vadd.f64 d4, d2, d4 │ │ │ │ - vadd.f64 d11, d14, d5 │ │ │ │ - vadd.f64 d2, d15, d12 │ │ │ │ - vsub.f64 d15, d15, d12 │ │ │ │ - vmla.f64 d9, d1, d7 │ │ │ │ - vmul.f64 d1, d1, d8 │ │ │ │ - vmov.f64 d8, d1 │ │ │ │ - vmov.f64 d1, d7 │ │ │ │ - vnmls.f64 d8, d13, d7 │ │ │ │ - vmov.f64 d7, d3 │ │ │ │ - vldr d3, [pc, #552] @ 7e6f8 │ │ │ │ - vnmls.f64 d7, d4, d3 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ - vmla.f64 d6, d4, d1 │ │ │ │ - vldr d1, [pc, #544] @ 7e700 │ │ │ │ - vstr d8, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d11, d8, d5 │ │ │ │ + vmov.f64 d7, d9 │ │ │ │ + vldr d9, [pc, #184] @ 84310 │ │ │ │ + vmla.f64 d7, d1, d9 │ │ │ │ + vmul.f64 d9, d1, d14 │ │ │ │ + vldr d1, [pc, #172] @ 84310 │ │ │ │ + vmul.f64 d3, d6, d1 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ vstr d7, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d7, d14, d5 │ │ │ │ - vstr d6, [sp, #136] @ 0x88 │ │ │ │ + vldr d7, [sp, #8] │ │ │ │ + vmla.f64 d6, d4, d1 │ │ │ │ + vnmls.f64 d3, d4, d14 │ │ │ │ + vnmls.f64 d9, d7, d1 │ │ │ │ + vsub.f64 d7, d8, d5 │ │ │ │ vldr d5, [sp, #16] │ │ │ │ - vadd.f64 d4, d10, d7 │ │ │ │ - vsub.f64 d10, d7, d10 │ │ │ │ - vmov.f64 d13, d4 │ │ │ │ + vstr d3, [sp, #144] @ 0x90 │ │ │ │ + vadd.f64 d3, d13, d11 │ │ │ │ + vsub.f64 d11, d11, d13 │ │ │ │ + vstr d6, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d2, d10, d7 │ │ │ │ + vsub.f64 d4, d7, d10 │ │ │ │ + vmov.f64 d1, d4 │ │ │ │ vldr d4, [sp, #64] @ 0x40 │ │ │ │ - vldr d14, [sp, #144] @ 0x90 │ │ │ │ - vldr d7, [sp, #112] @ 0x70 │ │ │ │ - vldr d0, [sp, #32] │ │ │ │ + vstr d2, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d2, d15, d12 │ │ │ │ + vsub.f64 d15, d15, d12 │ │ │ │ + vldr d8, [sp, #80] @ 0x50 │ │ │ │ + str r4, [sp, #8] │ │ │ │ + vldr d10, [sp, #48] @ 0x30 │ │ │ │ + vstr d1, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d6, d5, d4 │ │ │ │ - vldr d8, [sp, #120] @ 0x78 │ │ │ │ - vadd.f64 d3, d7, d11 │ │ │ │ - vstr d10, [sp, #152] @ 0x98 │ │ │ │ - vsub.f64 d7, d0, d14 │ │ │ │ - vldr d0, [pc, #480] @ 7e708 │ │ │ │ + str r6, [sp, #232] @ 0xe8 │ │ │ │ + vldr d13, [sp, #224] @ 0xe0 │ │ │ │ + vsub.f64 d7, d0, d8 │ │ │ │ + vldr d0, [pc, #68] @ 84318 │ │ │ │ + vldr d8, [pc, #72] @ 84320 │ │ │ │ vsub.f64 d4, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vldr d2, [pc, #436] @ 7e6e8 │ │ │ │ - str r4, [sp, #12] │ │ │ │ + vldr d2, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d5, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ - vldr d3, [sp, #72] @ 0x48 │ │ │ │ - vstr d13, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vstr d6, [r0] │ │ │ │ - vldr d6, [sp, #128] @ 0x80 │ │ │ │ - vstr d7, [r2] │ │ │ │ + b.n 84330 │ │ │ │ + nop.w │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 845bc ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ + subs r3, #205 @ 0xcd │ │ │ │ + str r7, [r7, #100] @ 0x64 │ │ │ │ + add r0, pc, #632 @ (adr r0, 84588 ) │ │ │ │ + subs r7, #230 @ 0xe6 │ │ │ │ + ldrh r6, [r0, #42] @ 0x2a │ │ │ │ + ldmia r7!, {r1, r4, r5} │ │ │ │ + str r0, [sp, #428] @ 0x1ac │ │ │ │ + subs r7, #237 @ 0xed │ │ │ │ + subs r3, #205 @ 0xcd │ │ │ │ + str r7, [r7, #100] @ 0x64 │ │ │ │ + add r0, pc, #632 @ (adr r0, 84598 ) │ │ │ │ + subs r7, #246 @ 0xf6 │ │ │ │ + add r1, pc, #652 @ (adr r1, 845b0 ) │ │ │ │ + cmp r1, #14 │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ + subs r7, #250 @ 0xfa │ │ │ │ + adds r0, r6, #2 │ │ │ │ + movs r2, r0 │ │ │ │ + lsls r0, r7, #15 │ │ │ │ + movs r0, r0 │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - adds r2, r0, r4 │ │ │ │ - vldr d4, [sp, #48] @ 0x30 │ │ │ │ - movs r4, #88 @ 0x58 │ │ │ │ + add.w r3, r0, r4 │ │ │ │ + vldr d4, [sp, #24] │ │ │ │ + mov.w r4, fp, lsl #4 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vldr d0, [sp, #80] @ 0x50 │ │ │ │ - mul.w r4, r3, r4 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vsub.f64 d7, d10, d6 │ │ │ │ - add r2, r9 │ │ │ │ - vldr d10, [pc, #392] @ 7e710 │ │ │ │ - add r9, sl │ │ │ │ - vstr d5, [r2] │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - vsub.f64 d5, d4, d3 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - movs r2, #24 │ │ │ │ + vmov.f64 d0, d1 │ │ │ │ + vldr d1, [pc, #984] @ 84730 │ │ │ │ + vstr d7, [r3] │ │ │ │ + add r3, r7 │ │ │ │ + add r7, sl │ │ │ │ + vstr d5, [r3] │ │ │ │ + vsub.f64 d5, d10, d2 │ │ │ │ + add.w r3, r0, r6 │ │ │ │ + vldr d10, [sp, #136] @ 0x88 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d7, d0, d10 │ │ │ │ + vldr d0, [sp, #88] @ 0x58 │ │ │ │ + vldr d10, [sp, #128] @ 0x80 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vadd.f64 d7, d4, d0 │ │ │ │ - vsub.f64 d4, d8, d13 │ │ │ │ - vldr d0, [pc, #360] @ 7e718 │ │ │ │ - mul.w r2, r3, r2 │ │ │ │ - vldr d8, [pc, #360] @ 7e720 │ │ │ │ - adds r5, r0, r2 │ │ │ │ - add r2, sl │ │ │ │ - vmul.f64 d4, d4, d2 │ │ │ │ - vldr d2, [pc, #356] @ 7e728 │ │ │ │ + vsub.f64 d4, d10, d2 │ │ │ │ + vldr d0, [pc, #928] @ 84738 │ │ │ │ + vldr d2, [pc, #932] @ 84740 │ │ │ │ + vldr d10, [pc, #936] @ 84748 │ │ │ │ + vmul.f64 d4, d4, d1 │ │ │ │ vsub.f64 d3, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vmul.f64 d4, d3, d1 │ │ │ │ - vmla.f64 d4, d6, d0 │ │ │ │ - vmul.f64 d6, d6, d1 │ │ │ │ - vldr d1, [pc, #340] @ 7e730 │ │ │ │ - vnmls.f64 d6, d3, d0 │ │ │ │ - vldr d3, [pc, #340] @ 7e738 │ │ │ │ - vldr d0, [pc, #344] @ 7e740 │ │ │ │ - vstr d4, [r5] │ │ │ │ - vmul.f64 d4, d5, d8 │ │ │ │ - mla r5, ip, r3, r0 │ │ │ │ + vmul.f64 d4, d3, d0 │ │ │ │ + vmla.f64 d4, d6, d8 │ │ │ │ + vmul.f64 d6, d6, d0 │ │ │ │ + vldr d0, [pc, #916] @ 84750 │ │ │ │ + vnmls.f64 d6, d3, d8 │ │ │ │ + vldr d3, [pc, #916] @ 84758 │ │ │ │ + vstr d4, [r3] │ │ │ │ + vmul.f64 d4, d5, d2 │ │ │ │ + sub.w r3, r4, fp │ │ │ │ + add.w r3, r0, r3, lsl #3 │ │ │ │ vnmls.f64 d4, d7, d10 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ + vldr d2, [pc, #896] @ 84760 │ │ │ │ vmla.f64 d7, d5, d10 │ │ │ │ vldr d5, [sp, #16] │ │ │ │ - vstr d4, [r5] │ │ │ │ - adds r5, r0, r4 │ │ │ │ + vldr d10, [pc, #892] @ 84768 │ │ │ │ + vstr d4, [r3] │ │ │ │ + add.w r3, r0, r2 │ │ │ │ + add r2, sl │ │ │ │ vldr d4, [sp, #64] @ 0x40 │ │ │ │ - add r4, sl │ │ │ │ - vstr d6, [r5] │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ - vldr d6, [sp, #112] @ 0x70 │ │ │ │ - mul.w r5, r5, r3 │ │ │ │ - str r5, [sp, #232] @ 0xe8 │ │ │ │ - vsub.f64 d11, d11, d6 │ │ │ │ - adds r5, r0, r5 │ │ │ │ - vstr d7, [r5] │ │ │ │ + vstr d6, [r3] │ │ │ │ + mov.w r3, fp, lsl #3 │ │ │ │ + sub.w r5, r3, fp │ │ │ │ + mov.w lr, r5, lsl #3 │ │ │ │ + add.w r5, r0, r5, lsl #4 │ │ │ │ + add.w r6, r0, lr │ │ │ │ + add lr, sl │ │ │ │ + vstr d7, [r6] │ │ │ │ vsub.f64 d7, d5, d4 │ │ │ │ + add.w r6, r0, r4 │ │ │ │ vldr d5, [sp, #32] │ │ │ │ - lsls r5, r3, #4 │ │ │ │ - add.w ip, r0, r5 │ │ │ │ - str r5, [sp, #16] │ │ │ │ + add r4, sl │ │ │ │ + vldr d4, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d6, d7, d11 │ │ │ │ vsub.f64 d11, d7, d11 │ │ │ │ - vadd.f64 d7, d5, d14 │ │ │ │ + vadd.f64 d7, d5, d4 │ │ │ │ vsub.f64 d5, d7, d15 │ │ │ │ vadd.f64 d15, d7, d15 │ │ │ │ - vldr d7, [pc, #244] @ 7e748 │ │ │ │ + vldr d7, [pc, #816] @ 84770 │ │ │ │ vmul.f64 d4, d5, d7 │ │ │ │ vmla.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d7 │ │ │ │ vnmls.f64 d6, d5, d3 │ │ │ │ - vstr d4, [ip] │ │ │ │ + vstr d4, [r6] │ │ │ │ vmul.f64 d4, d11, d3 │ │ │ │ - mov.w ip, #112 @ 0x70 │ │ │ │ vnmls.f64 d4, d15, d7 │ │ │ │ - mla ip, ip, r3, r0 │ │ │ │ vmul.f64 d15, d15, d3 │ │ │ │ - vldr d3, [pc, #208] @ 7e750 │ │ │ │ vmla.f64 d15, d11, d7 │ │ │ │ - vstr d4, [ip] │ │ │ │ - add.w ip, r0, lr │ │ │ │ - add lr, sl │ │ │ │ - vstr d6, [ip] │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ - mul.w ip, ip, r3 │ │ │ │ - add.w r5, r0, ip │ │ │ │ - add ip, sl │ │ │ │ - vstr d15, [r5] │ │ │ │ - add.w r5, sl, r6 │ │ │ │ - vldr d15, [sp, #160] @ 0xa0 │ │ │ │ - vldr d11, [sp, #96] @ 0x60 │ │ │ │ - vldr d12, [sp, #192] @ 0xc0 │ │ │ │ - vldr d13, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d5, d15, d11 │ │ │ │ - vldr d11, [sp, #184] @ 0xb8 │ │ │ │ - vldr d10, [sp, #168] @ 0xa8 │ │ │ │ - vldr d14, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d7, d11, d9 │ │ │ │ - vadd.f64 d4, d10, d14 │ │ │ │ - vadd.f64 d8, d5, d7 │ │ │ │ + vldr d11, [sp, #192] @ 0xc0 │ │ │ │ + vstr d4, [r5] │ │ │ │ + add.w r5, fp, fp, lsl #2 │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ + vadd.f64 d7, d11, d13 │ │ │ │ + mov.w r6, r5, lsl #4 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + str r6, [sp, #16] │ │ │ │ + add r6, r0 │ │ │ │ + vstr d6, [r6] │ │ │ │ + add.w r6, r0, r1 │ │ │ │ + add r1, sl │ │ │ │ + vstr d15, [r6] │ │ │ │ + add.w r6, sl, ip │ │ │ │ + vldr d15, [sp, #176] @ 0xb0 │ │ │ │ + vldr d12, [sp, #200] @ 0xc8 │ │ │ │ + vldr d1, [sp, #96] @ 0x60 │ │ │ │ + vldr d8, [sp, #184] @ 0xb8 │ │ │ │ + vadd.f64 d5, d15, d4 │ │ │ │ + vadd.f64 d4, d8, d1 │ │ │ │ + vadd.f64 d3, d5, d7 │ │ │ │ + vldr d1, [pc, #704] @ 84778 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vadd.f64 d7, d12, d13 │ │ │ │ + vadd.f64 d7, d12, d9 │ │ │ │ + vsub.f64 d9, d9, d12 │ │ │ │ + vldr d12, [pc, #696] @ 84780 │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ - b.n 7e760 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ + vmul.f64 d4, d6, d2 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vnmls.f64 d4, d3, d1 │ │ │ │ + vmla.f64 d6, d3, d2 │ │ │ │ + vstr d4, [sl] │ │ │ │ + vmul.f64 d4, d5, d0 │ │ │ │ + vneg.f64 d6, d6 │ │ │ │ + vnmls.f64 d4, d7, d10 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmla.f64 d7, d5, d10 │ │ │ │ + vmov.f64 d5, d15 │ │ │ │ + vldr d15, [sp, #112] @ 0x70 │ │ │ │ + vstr d4, [r6] │ │ │ │ + vstr d6, [r7] │ │ │ │ + vsub.f64 d5, d5, d15 │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ + ldr r6, [sp, #16] │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ + add r7, sl │ │ │ │ + vadd.f64 d6, d5, d9 │ │ │ │ + vsub.f64 d5, d5, d9 │ │ │ │ + vldr d15, [sp, #216] @ 0xd8 │ │ │ │ + vstr d7, [r7] │ │ │ │ + vsub.f64 d7, d4, d8 │ │ │ │ + vsub.f64 d4, d11, d13 │ │ │ │ + vldr d11, [pc, #600] @ 84788 │ │ │ │ + vldr d13, [sp, #104] @ 0x68 │ │ │ │ + vsub.f64 d9, d7, d4 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + vldr d4, [pc, #592] @ 84790 │ │ │ │ + vmul.f64 d3, d9, d4 │ │ │ │ + vmla.f64 d3, d6, d12 │ │ │ │ + vmul.f64 d6, d6, d4 │ │ │ │ + vnmls.f64 d6, d9, d12 │ │ │ │ + vldr d9, [sp, #144] @ 0x90 │ │ │ │ + vstr d3, [r4] │ │ │ │ + add r4, ip │ │ │ │ + vldr d3, [pc, #568] @ 84798 │ │ │ │ + vmul.f64 d8, d5, d3 │ │ │ │ + vnmls.f64 d8, d7, d11 │ │ │ │ + vmul.f64 d7, d7, d3 │ │ │ │ + vmla.f64 d7, d5, d11 │ │ │ │ + vstr d8, [r4] │ │ │ │ + add.w r4, sl, r6 │ │ │ │ + ldr r6, [sp, #232] @ 0xe8 │ │ │ │ + vstr d6, [r4] │ │ │ │ + mov.w r4, #104 @ 0x68 │ │ │ │ + vldr d6, [sp, #152] @ 0x98 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vldr d7, [sp, #56] @ 0x38 │ │ │ │ + add r6, sl │ │ │ │ + vadd.f64 d5, d7, d13 │ │ │ │ + vadd.f64 d7, d15, d6 │ │ │ │ + vldr d13, [sp, #120] @ 0x78 │ │ │ │ + vsub.f64 d6, d5, d7 │ │ │ │ + vadd.f64 d5, d5, d7 │ │ │ │ + vldr d7, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d7, d7, d13 │ │ │ │ + vldr d13, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d8, d13, d9 │ │ │ │ + vsub.f64 d9, d7, d8 │ │ │ │ + vadd.f64 d7, d7, d8 │ │ │ │ + vmul.f64 d8, d9, d10 │ │ │ │ + vmla.f64 d8, d6, d0 │ │ │ │ + vmul.f64 d6, d6, d10 │ │ │ │ + vldr d10, [pc, #380] @ 84748 │ │ │ │ + vnmls.f64 d6, d9, d0 │ │ │ │ + vldr d9, [pc, #364] @ 84740 │ │ │ │ + vstr d8, [r6] │ │ │ │ + vmul.f64 d8, d5, d1 │ │ │ │ + add r6, ip │ │ │ │ + vnmls.f64 d8, d7, d2 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vldr d1, [pc, #328] @ 84730 │ │ │ │ + vmla.f64 d7, d5, d2 │ │ │ │ + vldr d5, [sp, #48] @ 0x30 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ + vstr d8, [r6] │ │ │ │ + vstr d6, [r2] │ │ │ │ + add.w r2, r0, r3 │ │ │ │ + vldr d6, [sp, #72] @ 0x48 │ │ │ │ + vldr d8, [pc, #408] @ 847a0 │ │ │ │ + vstr d7, [lr] │ │ │ │ + vadd.f64 d7, d5, d6 │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d6, d5, d2 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + vsub.f64 d7, d7, d6 │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ + vldr d0, [sp, #88] @ 0x58 │ │ │ │ + vsub.f64 d2, d6, d0 │ │ │ │ + vldr d6, [sp, #136] @ 0x88 │ │ │ │ + vldr d0, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d6, d6, d0 │ │ │ │ + vldr d0, [pc, #248] @ 84738 │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vsub.f64 d1, d2, d6 │ │ │ │ + vadd.f64 d6, d2, d6 │ │ │ │ + vmul.f64 d2, d1, d10 │ │ │ │ + vmla.f64 d2, d5, d9 │ │ │ │ + vmul.f64 d5, d5, d10 │ │ │ │ + vnmls.f64 d5, d1, d9 │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ + vldr d9, [sp, #144] @ 0x90 │ │ │ │ + vstr d2, [r2] │ │ │ │ + vmul.f64 d2, d7, d8 │ │ │ │ + mla r2, r4, fp, r0 │ │ │ │ + ldr r4, [sp, #236] @ 0xec │ │ │ │ + vnmls.f64 d2, d6, d0 │ │ │ │ + vmul.f64 d6, d6, d8 │ │ │ │ + vmla.f64 d6, d7, d0 │ │ │ │ + vstr d2, [r2] │ │ │ │ + add.w r2, r3, fp │ │ │ │ + add r3, sl │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + add.w r1, r0, r2 │ │ │ │ + add r2, sl │ │ │ │ + vstr d5, [r1] │ │ │ │ + add.w r1, r0, r5 │ │ │ │ + add r5, sl │ │ │ │ + vldr d5, [sp, #56] @ 0x38 │ │ │ │ + add r0, r4 │ │ │ │ + add sl, r4 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vadd.f64 d6, d13, d9 │ │ │ │ + vldr d13, [sp, #120] @ 0x78 │ │ │ │ + ldr r4, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d7, d5, d1 │ │ │ │ + vsub.f64 d1, d2, d13 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ + vsub.f64 d6, d7, d6 │ │ │ │ + vldr d7, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d7, d15, d7 │ │ │ │ + vsub.f64 d2, d1, d7 │ │ │ │ + vadd.f64 d7, d1, d7 │ │ │ │ + vmul.f64 d1, d2, d11 │ │ │ │ + vmla.f64 d1, d5, d3 │ │ │ │ + vmul.f64 d5, d5, d11 │ │ │ │ + vnmls.f64 d5, d2, d3 │ │ │ │ + vstr d1, [r3] │ │ │ │ + vmul.f64 d1, d6, d12 │ │ │ │ + add r3, ip │ │ │ │ + vnmls.f64 d1, d7, d4 │ │ │ │ + vmul.f64 d7, d7, d12 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ + vstr d1, [r3] │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldrd r2, r3, [sp] │ │ │ │ + vstr d7, [r5] │ │ │ │ + add r3, r4 │ │ │ │ + add r2, r4 │ │ │ │ + strd r2, r3, [sp] │ │ │ │ + ldr r3, [sp, #244] @ 0xf4 │ │ │ │ + eor.w fp, fp, r3 │ │ │ │ + eor.w r8, r8, r3 │ │ │ │ + eor.w r9, r9, r3 │ │ │ │ + ldr r3, [sp, #364] @ 0x16c │ │ │ │ + subs r3, #1 │ │ │ │ + str r3, [sp, #364] @ 0x16c │ │ │ │ + bne.w 83f40 │ │ │ │ + b.n 847a8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 7e968 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 849b0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - ldrh r6, [r0, #42] @ 0x2a │ │ │ │ - ldmia r7!, {r1, r4, r5} │ │ │ │ - str r0, [sp, #428] @ 0x1ac │ │ │ │ - subs r7, #237 @ 0xed │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 7e9b4 ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #216 @ 0xd8 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 7e988 ) │ │ │ │ - subs r7, #246 @ 0xf6 │ │ │ │ - add r6, pc, #44 @ (adr r6, 7e740 ) │ │ │ │ - subs r4, #105 @ 0x69 │ │ │ │ - ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ - add r1, pc, #652 @ (adr r1, 7e9a8 ) │ │ │ │ - cmp r1, #14 │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ - subs r7, #250 @ 0xfa │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ - movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 7ea70 ) │ │ │ │ - bhi.n 7e64a │ │ │ │ - subs r7, #255 @ 0xff │ │ │ │ + add r6, pc, #44 @ (adr r6, 84778 ) │ │ │ │ + subs r4, #105 @ 0x69 │ │ │ │ + ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ asrs r1, r0, #29 │ │ │ │ ldr r5, [r2, #48] @ 0x30 │ │ │ │ pop {r7} │ │ │ │ subs r7, #248 @ 0xf8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ + push {r2, r3, r5} │ │ │ │ + pop {r0, r3, r5} │ │ │ │ + asrs r6, r4, #30 │ │ │ │ + subs r7, #201 @ 0xc9 │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (7eb14 ) │ │ │ │ + ldr r4, [pc, #972] @ (84b3c ) │ │ │ │ subs r7, #244 @ 0xf4 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 7ea04 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 84a2c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - push {r2, r3, r5} │ │ │ │ - pop {r0, r3, r5} │ │ │ │ - asrs r6, r4, #30 │ │ │ │ - subs r7, #201 @ 0xc9 │ │ │ │ - lsrs r2, r1, #9 │ │ │ │ - movs r2, r0 │ │ │ │ - lsls r0, r7, #15 │ │ │ │ - movs r0, r0 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - vmul.f64 d4, d6, d3 │ │ │ │ - vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d8, d3 │ │ │ │ - vnmls.f64 d4, d8, d2 │ │ │ │ - vneg.f64 d6, d6 │ │ │ │ - vstr d4, [sl] │ │ │ │ - vmul.f64 d4, d5, d1 │ │ │ │ - vnmls.f64 d4, d7, d0 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - vmla.f64 d7, d5, d0 │ │ │ │ - vstr d4, [r5] │ │ │ │ - vsub.f64 d4, d11, d9 │ │ │ │ - ldr r5, [sp, #12] │ │ │ │ - vstr d6, [r9] │ │ │ │ - add.w r9, sl, r5 │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ - vldr d11, [pc, #532] @ 7e9b8 │ │ │ │ - add r5, sl │ │ │ │ - vstr d7, [r9] │ │ │ │ - vldr d7, [sp, #96] @ 0x60 │ │ │ │ - vsub.f64 d6, d15, d7 │ │ │ │ - vsub.f64 d7, d13, d12 │ │ │ │ - vldr d12, [pc, #520] @ 7e9c0 │ │ │ │ - vldr d15, [sp, #88] @ 0x58 │ │ │ │ - vldr d13, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d7, d14, d10 │ │ │ │ - vldr d10, [pc, #504] @ 7e9c8 │ │ │ │ - vldr d14, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d9, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ - vmul.f64 d4, d9, d10 │ │ │ │ - vmla.f64 d4, d5, d12 │ │ │ │ - vmul.f64 d5, d5, d10 │ │ │ │ - vnmls.f64 d5, d9, d12 │ │ │ │ - vstr d4, [r5] │ │ │ │ - add r5, r6 │ │ │ │ - vldr d4, [pc, #472] @ 7e9d0 │ │ │ │ - vmul.f64 d8, d6, d4 │ │ │ │ - vnmls.f64 d8, d7, d11 │ │ │ │ - vmul.f64 d7, d7, d4 │ │ │ │ - vmla.f64 d7, d6, d11 │ │ │ │ - vldr d6, [sp, #136] @ 0x88 │ │ │ │ - vstr d8, [r5] │ │ │ │ - vstr d5, [lr] │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ - vstr d7, [ip] │ │ │ │ - ldr r5, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d5, d5, d15 │ │ │ │ - vldr d15, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d7, d15, d6 │ │ │ │ - vsub.f64 d6, d5, d7 │ │ │ │ - vadd.f64 d5, d5, d7 │ │ │ │ - vldr d7, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d7, d13, d7 │ │ │ │ - vldr d13, [sp, #200] @ 0xc8 │ │ │ │ - vsub.f64 d8, d13, d14 │ │ │ │ - vsub.f64 d9, d7, d8 │ │ │ │ - vadd.f64 d7, d7, d8 │ │ │ │ - vmul.f64 d8, d9, d0 │ │ │ │ - vmla.f64 d8, d6, d1 │ │ │ │ - vmul.f64 d6, d6, d0 │ │ │ │ - vnmls.f64 d6, d9, d1 │ │ │ │ - vldr d9, [pc, #380] @ 7e9d8 │ │ │ │ - vldr d1, [pc, #384] @ 7e9e0 │ │ │ │ - vstr d8, [r2] │ │ │ │ - vmul.f64 d8, d5, d2 │ │ │ │ - add r2, r6 │ │ │ │ - vnmls.f64 d8, d7, d3 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - vmla.f64 d7, d5, d3 │ │ │ │ - vldr d3, [sp, #72] @ 0x48 │ │ │ │ - vldr d5, [sp, #48] @ 0x30 │ │ │ │ - vldr d2, [pc, #356] @ 7e9e8 │ │ │ │ - vstr d8, [r2] │ │ │ │ - add.w r2, sl, r5 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vldr d8, [pc, #348] @ 7e9f0 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vadd.f64 d7, d5, d3 │ │ │ │ - vldr d5, [sp, #120] @ 0x78 │ │ │ │ - lsls r2, r3, #3 │ │ │ │ - vldr d3, [sp, #144] @ 0x90 │ │ │ │ - adds r4, r0, r2 │ │ │ │ - vldr d0, [sp, #152] @ 0x98 │ │ │ │ - add r2, sl │ │ │ │ - vadd.f64 d6, d5, d3 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - vmul.f64 d6, d6, d2 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d3, d3, d6 │ │ │ │ - vldr d6, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d6, d6, d0 │ │ │ │ - vldr d0, [pc, #292] @ 7e9f8 │ │ │ │ - vmul.f64 d6, d6, d2 │ │ │ │ - vsub.f64 d2, d3, d6 │ │ │ │ - vadd.f64 d6, d3, d6 │ │ │ │ - vmul.f64 d3, d2, d9 │ │ │ │ - vmla.f64 d3, d5, d8 │ │ │ │ - vmul.f64 d5, d5, d9 │ │ │ │ - vnmls.f64 d5, d2, d8 │ │ │ │ - vstr d3, [r4] │ │ │ │ - vmul.f64 d3, d7, d0 │ │ │ │ - adds r4, r0, r1 │ │ │ │ - add r1, sl │ │ │ │ - vnmls.f64 d3, d6, d1 │ │ │ │ - vmul.f64 d6, d6, d0 │ │ │ │ - vmla.f64 d6, d7, d1 │ │ │ │ - vstr d3, [r8] │ │ │ │ - vstr d5, [r4] │ │ │ │ - movs r4, #40 @ 0x28 │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ - vldr d3, [sp, #88] @ 0x58 │ │ │ │ - mul.w r4, r3, r4 │ │ │ │ - adds r5, r0, r4 │ │ │ │ - vsub.f64 d7, d5, d3 │ │ │ │ - vldr d3, [sp, #104] @ 0x68 │ │ │ │ - add r4, sl │ │ │ │ - vstr d6, [r5] │ │ │ │ - vadd.f64 d6, d13, d14 │ │ │ │ - vldr d13, [sp, #40] @ 0x28 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vsub.f64 d6, d7, d6 │ │ │ │ - vldr d7, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d2, d13, d3 │ │ │ │ - vsub.f64 d7, d15, d7 │ │ │ │ - vsub.f64 d3, d2, d7 │ │ │ │ - vadd.f64 d7, d2, d7 │ │ │ │ - vmul.f64 d2, d3, d11 │ │ │ │ - vmla.f64 d2, d5, d4 │ │ │ │ - vmul.f64 d5, d5, d11 │ │ │ │ - vnmls.f64 d5, d3, d4 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vmul.f64 d2, d6, d12 │ │ │ │ - add r2, r6 │ │ │ │ - vnmls.f64 d2, d7, d10 │ │ │ │ - vmul.f64 d7, d7, d12 │ │ │ │ - vmla.f64 d7, d6, d10 │ │ │ │ - vstr d2, [r2] │ │ │ │ - vstr d5, [r1] │ │ │ │ - vstr d7, [r4] │ │ │ │ - ldr r4, [sp, #236] @ 0xec │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - add r0, r4 │ │ │ │ - add sl, r4 │ │ │ │ - ldr r4, [sp, #240] @ 0xf0 │ │ │ │ - adds r5, r2, r4 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ - str r5, [sp, #4] │ │ │ │ - add r2, r4 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - ldr r2, [sp, #244] @ 0xf4 │ │ │ │ - eors r3, r2 │ │ │ │ - eor.w fp, fp, r2 │ │ │ │ - eors r7, r2 │ │ │ │ - ldr r2, [sp, #364] @ 0x16c │ │ │ │ - subs r2, #1 │ │ │ │ - str r2, [sp, #364] @ 0x16c │ │ │ │ - bne.w 7e1a2 │ │ │ │ - add sp, #252 @ 0xfc │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + movs r5, #38 @ 0x26 │ │ │ │ + add r3, pc, #836 @ (adr r3, 84ac0 ) │ │ │ │ + bhi.n 8469a │ │ │ │ + subs r7, #255 @ 0xff │ │ │ │ + pop {r0, r4, r5, r7, pc} │ │ │ │ + @ instruction: 0xf18038b2 │ │ │ │ + subs r7, #252 @ 0xfc │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - pop {r0, r4, r5, r7, pc} │ │ │ │ - @ instruction: 0xf18038b2 │ │ │ │ - subs r7, #252 @ 0xfc │ │ │ │ @ instruction: 0xf63b3806 │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ - add r6, pc, #44 @ (adr r6, 7ea08 ) │ │ │ │ - subs r4, #105 @ 0x69 │ │ │ │ - ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ - ldr r0, [r1, #12] │ │ │ │ - subs r1, #174 @ 0xae │ │ │ │ - stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ - subs r7, #241 @ 0xf1 │ │ │ │ - subs r3, #205 @ 0xcd │ │ │ │ - str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 7ec68 ) │ │ │ │ - subs r7, #230 @ 0xe6 │ │ │ │ - ldrb r0, [r6, r2] │ │ │ │ - ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ - str r7, [r2, #40] @ 0x28 │ │ │ │ - subs r7, #255 @ 0xff │ │ │ │ - add r1, pc, #652 @ (adr r1, 7ec88 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 84a30 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #250 @ 0xfa │ │ │ │ + add sp, #252 @ 0xfc │ │ │ │ + vpop {d8-d15} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0007ea00 : │ │ │ │ - ldr r2, [pc, #8] @ (7ea0c ) │ │ │ │ - ldr r1, [pc, #12] @ (7ea10 ) │ │ │ │ +000847c4 : │ │ │ │ + ldr r2, [pc, #8] @ (847d0 ) │ │ │ │ + ldr r1, [pc, #12] @ (847d4 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - @ instruction: 0xf6f00001 │ │ │ │ - bl fffd6a12 │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + lsrs r4, r5, #4 │ │ │ │ + movs r2, r0 │ │ │ │ + bl fffa07d6 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w sp, sp, #540 @ 0x21c │ │ │ │ - strd r3, r2, [sp, #4] │ │ │ │ - ldr.w r3, [pc, #1452] @ 7efd8 │ │ │ │ + ldrd r8, sl, [sp, #640] @ 0x280 │ │ │ │ + strd r2, r3, [sp] │ │ │ │ + ldr.w r3, [pc, #1512] @ 84de8 │ │ │ │ ldr r2, [sp, #652] @ 0x28c │ │ │ │ + ldr.w r9, [sp, #648] @ 0x288 │ │ │ │ add r3, pc │ │ │ │ - ldr.w r8, [sp, #648] @ 0x288 │ │ │ │ - ldrd r9, fp, [sp, #640] @ 0x280 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.w 7fd3e │ │ │ │ + ble.w 85ba8 │ │ │ │ ldr r2, [sp, #660] @ 0x294 │ │ │ │ + mov ip, r0 │ │ │ │ + mov fp, r1 │ │ │ │ + mov r6, r8 │ │ │ │ + mov r7, sl │ │ │ │ mov lr, r9 │ │ │ │ - mov sl, r8 │ │ │ │ - mov r9, r1 │ │ │ │ - mov r8, fp │ │ │ │ - mov fp, r0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #524] @ 0x20c │ │ │ │ ldr r2, [sp, #656] @ 0x290 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #528] @ 0x210 │ │ │ │ - ldr.w r2, [pc, #1412] @ 7efdc │ │ │ │ + ldr.w r2, [pc, #1472] @ 84dec │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #532] @ 0x214 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ - movs r1, #248 @ 0xf8 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - movs r7, #136 @ 0x88 │ │ │ │ - mov.w r6, r8, lsl #7 │ │ │ │ - mov.w ip, #184 @ 0xb8 │ │ │ │ - mla r2, r1, r8, r4 │ │ │ │ - vldr d2, [r4] │ │ │ │ - mvn.w r4, #55 @ 0x37 │ │ │ │ + ldrd r3, r0, [sp] │ │ │ │ + rsb r2, r7, r7, lsl #5 │ │ │ │ + mvn.w r9, #159 @ 0x9f │ │ │ │ + mov.w r1, r7, lsl #4 │ │ │ │ + mov.w sl, #184 @ 0xb8 │ │ │ │ + mov.w r8, lr, lsl #4 │ │ │ │ + mov.w r5, lr, lsl #3 │ │ │ │ + str r1, [sp, #8] │ │ │ │ + mov.w r4, r7, lsl #3 │ │ │ │ + add.w r2, r3, r2, lsl #3 │ │ │ │ + vldr d2, [r3] │ │ │ │ + rsb r3, lr, lr, lsl #5 │ │ │ │ + str r4, [sp, #200] @ 0xc8 │ │ │ │ vldr d7, [r2] │ │ │ │ - mul.w r5, r4, r8 │ │ │ │ - mul.w r4, r4, sl │ │ │ │ - str r5, [sp, #16] │ │ │ │ + add.w r3, r0, r3, lsl #3 │ │ │ │ + str r5, [sp, #208] @ 0xd0 │ │ │ │ + vldr d6, [r3] │ │ │ │ vadd.f64 d11, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mla r3, r1, sl, r3 │ │ │ │ - mvn.w r1, #119 @ 0x77 │ │ │ │ - mul.w r0, r1, r8 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mul.w r1, r1, sl │ │ │ │ - add r2, r0 │ │ │ │ + vldr d7, [r0] │ │ │ │ + sub.w r0, r7, r1 │ │ │ │ + sub.w r1, lr, r8 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ add r3, r1 │ │ │ │ + add r2, r0 │ │ │ │ vadd.f64 d8, d7, d6 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vldr d3, [r2] │ │ │ │ - sub.w r2, r2, r8, lsl #3 │ │ │ │ vldr d6, [r3] │ │ │ │ - sub.w r3, r3, sl, lsl #3 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ + sub.w r3, r3, r5 │ │ │ │ + vldr d3, [r2] │ │ │ │ + sub.w r2, r2, r4 │ │ │ │ + sub.w r4, r7, r4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ vldr d15, [r3] │ │ │ │ - add r3, r4 │ │ │ │ + vstr d7, [sp, #72] @ 0x48 │ │ │ │ vldr d7, [r2] │ │ │ │ - add r2, r5 │ │ │ │ - mov.w r5, sl, lsl #7 │ │ │ │ + add r2, r4 │ │ │ │ + str r4, [sp, #112] @ 0x70 │ │ │ │ + mul.w r4, r9, r7 │ │ │ │ vadd.f64 d9, d6, d15 │ │ │ │ - vldr d4, [r3] │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - subs r3, r3, r1 │ │ │ │ vldr d6, [r2] │ │ │ │ - subs r2, r2, r0 │ │ │ │ + sub.w r2, r2, r0 │ │ │ │ + sub.w r0, lr, r5 │ │ │ │ + mov.w r5, r0, lsl #3 │ │ │ │ vadd.f64 d12, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mul.w r0, r7, r8 │ │ │ │ vldr d14, [r2] │ │ │ │ - subs r2, r2, r6 │ │ │ │ - subs r3, r3, r5 │ │ │ │ - mul.w r1, r7, sl │ │ │ │ + add r3, r5 │ │ │ │ + str r5, [sp, #16] │ │ │ │ + mov.w r5, r7, lsl #7 │ │ │ │ + vldr d4, [r3] │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ + ldr r1, [sp, #8] │ │ │ │ + vadd.f64 d13, d6, d14 │ │ │ │ + vsub.f64 d14, d6, d14 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r0, r1, r7 │ │ │ │ + mov.w r1, lr, lsl #7 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ add r2, r0 │ │ │ │ + str r0, [sp, #24] │ │ │ │ + mul.w r0, r9, lr │ │ │ │ + str r1, [sp, #232] @ 0xe8 │ │ │ │ + add.w r1, r8, lr │ │ │ │ + mvn.w r9, #71 @ 0x47 │ │ │ │ + vldr d6, [r2] │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add r2, r4 │ │ │ │ vldr d10, [r3] │ │ │ │ - vadd.f64 d13, d6, d14 │ │ │ │ add r3, r1 │ │ │ │ - vsub.f64 d14, d6, d14 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mvn.w r7, #159 @ 0x9f │ │ │ │ - str r1, [sp, #520] @ 0x208 │ │ │ │ + str r1, [sp, #32] │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ - mul.w r1, r7, r8 │ │ │ │ - mul.w r7, r7, sl │ │ │ │ - add r2, r1 │ │ │ │ + add r3, r0 │ │ │ │ vadd.f64 d1, d10, d6 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ vsub.f64 d10, d2, d9 │ │ │ │ vadd.f64 d2, d2, d9 │ │ │ │ vsub.f64 d9, d3, d8 │ │ │ │ vadd.f64 d3, d8, d3 │ │ │ │ - add r3, r7 │ │ │ │ - vstr d2, [sp, #104] @ 0x68 │ │ │ │ + vstr d10, [sp, #40] @ 0x28 │ │ │ │ + vstr d2, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d2, d11, d12 │ │ │ │ - vstr d3, [sp, #120] @ 0x78 │ │ │ │ - vadd.f64 d3, d13, d0 │ │ │ │ vsub.f64 d11, d11, d12 │ │ │ │ - vstr d10, [sp, #96] @ 0x60 │ │ │ │ - vstr d9, [sp, #112] @ 0x70 │ │ │ │ + vstr d9, [sp, #56] @ 0x38 │ │ │ │ + vstr d3, [sp, #64] @ 0x40 │ │ │ │ + vadd.f64 d3, d13, d0 │ │ │ │ vsub.f64 d13, d13, d0 │ │ │ │ vadd.f64 d8, d2, d3 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - vstr d3, [sp, #264] @ 0x108 │ │ │ │ + vstr d8, [sp, #240] @ 0xf0 │ │ │ │ + vldr d8, [sp, #72] @ 0x48 │ │ │ │ + str r4, [sp, #216] @ 0xd8 │ │ │ │ + vstr d3, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d3, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vstr d8, [sp, #256] @ 0x100 │ │ │ │ - vldr d8, [sp, #24] │ │ │ │ vsub.f64 d4, d7, d1 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vadd.f64 d12, d11, d6 │ │ │ │ - vsub.f64 d6, d11, d6 │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ + str r0, [sp, #236] @ 0xec │ │ │ │ + ldr r0, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d2, d8, d15 │ │ │ │ vadd.f64 d15, d8, d15 │ │ │ │ - vstr d6, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d6, d14, d5 │ │ │ │ + vadd.f64 d12, d11, d6 │ │ │ │ + vsub.f64 d6, d11, d6 │ │ │ │ vadd.f64 d10, d3, d2 │ │ │ │ vsub.f64 d2, d2, d3 │ │ │ │ - vadd.f64 d5, d14, d5 │ │ │ │ - vstr d12, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d0, d15, d13 │ │ │ │ vadd.f64 d15, d15, d13 │ │ │ │ + vstr d6, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d6, d14, d5 │ │ │ │ + vadd.f64 d5, d14, d5 │ │ │ │ + vstr d10, [sp, #256] @ 0x100 │ │ │ │ + vstr d2, [sp, #264] @ 0x108 │ │ │ │ + vldr d2, [pc, #988] @ 84dd0 │ │ │ │ + vstr d12, [sp, #280] @ 0x118 │ │ │ │ + vstr d0, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vstr d2, [sp, #280] @ 0x118 │ │ │ │ - vldr d2, [pc, #992] @ 7efc0 │ │ │ │ - vstr d10, [sp, #272] @ 0x110 │ │ │ │ - vmul.f64 d12, d3, d2 │ │ │ │ + vstr d15, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vstr d12, [sp, #128] @ 0x80 │ │ │ │ - vstr d6, [sp, #136] @ 0x88 │ │ │ │ + vmul.f64 d12, d3, d2 │ │ │ │ + vstr d12, [sp, #72] @ 0x48 │ │ │ │ + vstr d6, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - str r7, [sp, #48] @ 0x30 │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ - movs r1, #200 @ 0xc8 │ │ │ │ + vmul.f64 d7, d5, d2 │ │ │ │ vmul.f64 d14, d6, d2 │ │ │ │ vldr d6, [r2] │ │ │ │ - vmul.f64 d7, d5, d2 │ │ │ │ - mla r2, ip, r8, r2 │ │ │ │ - vstr d0, [sp, #304] @ 0x130 │ │ │ │ - vstr d15, [sp, #312] @ 0x138 │ │ │ │ - vstr d14, [sp, #144] @ 0x90 │ │ │ │ - vstr d7, [sp, #152] @ 0x98 │ │ │ │ + mla r2, sl, r7, r2 │ │ │ │ + vstr d14, [sp, #88] @ 0x58 │ │ │ │ + vstr d7, [sp, #96] @ 0x60 │ │ │ │ vldr d7, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - mul.w r7, r1, r8 │ │ │ │ - str r7, [sp, #56] @ 0x38 │ │ │ │ - mul.w r1, r1, sl │ │ │ │ + add r2, r0 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ vmov.f64 d10, d1 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vldr d6, [r3] │ │ │ │ - mla r3, ip, sl, r3 │ │ │ │ - mvn.w ip, #71 @ 0x47 │ │ │ │ - vstr d1, [sp, #32] │ │ │ │ + mla r3, sl, lr, r3 │ │ │ │ + mov.w sl, r7, lsl #6 │ │ │ │ vldr d14, [r3] │ │ │ │ add r3, r4 │ │ │ │ + vldr d5, [r3] │ │ │ │ + mla r3, r9, lr, r3 │ │ │ │ + vstr d1, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d7, d6, d14 │ │ │ │ vsub.f64 d14, d6, d14 │ │ │ │ vldr d6, [r2] │ │ │ │ - mla r2, ip, r8, r2 │ │ │ │ - vldr d5, [r3] │ │ │ │ - mla r3, ip, sl, r3 │ │ │ │ - mov.w ip, r8, lsl #6 │ │ │ │ - vstr d7, [sp, #24] │ │ │ │ + mla r2, r9, r7, r2 │ │ │ │ + mov.w r9, #200 @ 0xc8 │ │ │ │ + mov r1, r9 │ │ │ │ + mul.w r4, r9, r7 │ │ │ │ vldr d13, [r2] │ │ │ │ - sub.w r2, r2, ip │ │ │ │ + sub.w r2, r2, sl │ │ │ │ + mov.w r9, lr, lsl #6 │ │ │ │ + vstr d7, [sp, #104] @ 0x68 │ │ │ │ vldr d7, [r3] │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ + str r4, [sp, #224] @ 0xe0 │ │ │ │ vldr d2, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - mov.w r7, sl, lsl #6 │ │ │ │ - vadd.f64 d11, d5, d7 │ │ │ │ - subs r3, r3, r7 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - subs r2, r2, r6 │ │ │ │ + add r2, r4 │ │ │ │ + mul.w r4, r1, lr │ │ │ │ vadd.f64 d12, d6, d13 │ │ │ │ vsub.f64 d13, d6, d13 │ │ │ │ vldr d4, [r3] │ │ │ │ - add r3, r1 │ │ │ │ - ldr r1, [sp, #16] │ │ │ │ + add r3, r4 │ │ │ │ + str r4, [sp, #520] @ 0x208 │ │ │ │ + vadd.f64 d11, d5, d7 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ vadd.f64 d0, d2, d7 │ │ │ │ - vldr d3, [r2] │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - subs r2, r2, r1 │ │ │ │ vldr d7, [r3] │ │ │ │ - subs r3, r3, r5 │ │ │ │ + vldr d3, [r2] │ │ │ │ + sub.w r2, r2, r0 │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ vstr d10, [sp, #16] │ │ │ │ vadd.f64 d10, d10, d12 │ │ │ │ + ldr r1, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vldr d4, [r2] │ │ │ │ - subs r2, r2, r0 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ vldr d1, [r3] │ │ │ │ - subs r3, r3, r4 │ │ │ │ - movs r4, #216 @ 0xd8 │ │ │ │ + sub.w r3, r3, r4 │ │ │ │ vadd.f64 d8, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vldr d9, [r3] │ │ │ │ + sub.w r2, r2, r0 │ │ │ │ + mov.w r0, #216 @ 0xd8 │ │ │ │ vadd.f64 d4, d1, d9 │ │ │ │ vsub.f64 d1, d1, d9 │ │ │ │ vadd.f64 d9, d0, d8 │ │ │ │ vsub.f64 d0, d0, d8 │ │ │ │ vsub.f64 d8, d7, d1 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ vadd.f64 d15, d10, d9 │ │ │ │ vadd.f64 d1, d14, d5 │ │ │ │ vsub.f64 d14, d14, d5 │ │ │ │ - vstr d15, [sp, #320] @ 0x140 │ │ │ │ + vstr d15, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d15, d10, d9 │ │ │ │ vadd.f64 d10, d0, d8 │ │ │ │ vsub.f64 d0, d8, d0 │ │ │ │ vsub.f64 d8, d7, d1 │ │ │ │ + vldr d9, [pc, #648] @ 84dd8 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vldr d9, [pc, #668] @ 7efc8 │ │ │ │ - vstr d15, [sp, #328] @ 0x148 │ │ │ │ - vstr d10, [sp, #72] @ 0x48 │ │ │ │ - vstr d7, [sp, #344] @ 0x158 │ │ │ │ - vldr d7, [sp, #24] │ │ │ │ - vldr d15, [sp, #32] │ │ │ │ - vstr d8, [sp, #336] @ 0x150 │ │ │ │ - vadd.f64 d7, d7, d13 │ │ │ │ - vldr d8, [pc, #644] @ 7efd0 │ │ │ │ + vstr d10, [sp, #112] @ 0x70 │ │ │ │ + vstr d15, [sp, #312] @ 0x138 │ │ │ │ + vldr d15, [sp, #128] @ 0x80 │ │ │ │ + vstr d7, [sp, #328] @ 0x148 │ │ │ │ + vldr d7, [sp, #104] @ 0x68 │ │ │ │ + vstr d0, [sp, #120] @ 0x78 │ │ │ │ + vstr d8, [sp, #320] @ 0x140 │ │ │ │ + vldr d8, [pc, #620] @ 84de0 │ │ │ │ vsub.f64 d1, d15, d11 │ │ │ │ - vstr d0, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d11, d15, d11 │ │ │ │ - ldr r1, [sp, #520] @ 0x208 │ │ │ │ + vadd.f64 d7, d7, d13 │ │ │ │ vmul.f64 d0, d7, d8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vmla.f64 d7, d1, d8 │ │ │ │ - subs r3, r3, r1 │ │ │ │ vmov.f64 d10, d0 │ │ │ │ vnmls.f64 d10, d1, d9 │ │ │ │ vsub.f64 d1, d3, d6 │ │ │ │ - vstr d7, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d7, d2, d4 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vadd.f64 d4, d2, d4 │ │ │ │ vmov.f64 d3, d9 │ │ │ │ vmul.f64 d0, d1, d8 │ │ │ │ + vstr d7, [sp, #136] @ 0x88 │ │ │ │ + vsub.f64 d7, d2, d4 │ │ │ │ + vadd.f64 d4, d2, d4 │ │ │ │ + vstr d10, [sp, #128] @ 0x80 │ │ │ │ vmla.f64 d0, d7, d9 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vstr d10, [sp, #160] @ 0xa0 │ │ │ │ vnmls.f64 d7, d1, d9 │ │ │ │ - vstr d0, [sp, #176] @ 0xb0 │ │ │ │ - vstr d7, [sp, #184] @ 0xb8 │ │ │ │ + vstr d0, [sp, #144] @ 0x90 │ │ │ │ + vstr d7, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d7, d6, d9 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d4, d9 │ │ │ │ vldr d9, [sp, #16] │ │ │ │ vmov.f64 d2, d7 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ - vsub.f64 d12, d9, d12 │ │ │ │ vnmls.f64 d2, d4, d8 │ │ │ │ + vsub.f64 d12, d9, d12 │ │ │ │ vsub.f64 d9, d12, d14 │ │ │ │ vadd.f64 d14, d12, d14 │ │ │ │ - vstr d6, [sp, #200] @ 0xc8 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ - vstr d9, [sp, #16] │ │ │ │ + vstr d6, [sp, #168] @ 0xa8 │ │ │ │ + vldr d6, [sp, #104] @ 0x68 │ │ │ │ + vstr d2, [sp, #160] @ 0xa0 │ │ │ │ + vstr d9, [sp, #176] @ 0xb0 │ │ │ │ + vstr d14, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d15, d6, d13 │ │ │ │ - vstr d14, [sp, #88] @ 0x58 │ │ │ │ - vstr d2, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d6, d15, d3 │ │ │ │ vmul.f64 d15, d15, d7 │ │ │ │ vmla.f64 d15, d11, d3 │ │ │ │ vmov.f64 d8, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ - mla r2, r4, r8, r2 │ │ │ │ + mla r2, r0, r7, r2 │ │ │ │ vnmls.f64 d8, d11, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - movs r2, #144 @ 0x90 │ │ │ │ - vstr d15, [sp, #216] @ 0xd8 │ │ │ │ - mov r1, r2 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ + vstr d15, [sp, #192] @ 0xc0 │ │ │ │ + vstr d12, [sp, #16] │ │ │ │ + vstr d8, [sp, #104] @ 0x68 │ │ │ │ + vstr d11, [sp, #336] @ 0x150 │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ + mov r2, r0 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ vldr d6, [r3] │ │ │ │ - mla r3, r4, sl, r3 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ - vstr d12, [sp, #24] │ │ │ │ - add r0, r4 │ │ │ │ - vstr d11, [sp, #224] @ 0xe0 │ │ │ │ + mla r3, r2, lr, r3 │ │ │ │ + ldr r2, [sp, #200] @ 0xc8 │ │ │ │ vldr d11, [r3] │ │ │ │ - mla r3, r2, r8, r4 │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ - vstr d8, [sp, #208] @ 0xd0 │ │ │ │ + add.w r3, r2, r7 │ │ │ │ + add.w r3, r1, r3, lsl #4 │ │ │ │ vadd.f64 d15, d6, d11 │ │ │ │ vsub.f64 d11, d6, d11 │ │ │ │ vldr d6, [r3] │ │ │ │ - mla r2, r2, r8, r4 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ + mov.w r3, #104 @ 0x68 │ │ │ │ + mov r4, r3 │ │ │ │ + mla r2, r3, r7, r1 │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ vldr d12, [r2] │ │ │ │ - sub.w r2, r2, ip │ │ │ │ - mla r3, r1, sl, r3 │ │ │ │ - movs r1, #104 @ 0x68 │ │ │ │ + sub.w r2, r2, sl │ │ │ │ + add r3, lr │ │ │ │ vldr d0, [r2] │ │ │ │ - movs r2, #208 @ 0xd0 │ │ │ │ + add.w r3, r0, r3, lsl #4 │ │ │ │ + vldr d1, [r3] │ │ │ │ + mla r3, r4, lr, r0 │ │ │ │ + mov.w r4, #208 @ 0xd0 │ │ │ │ vadd.f64 d14, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ - vldr d1, [r3] │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - mla r3, r1, sl, r3 │ │ │ │ - mov r1, r2 │ │ │ │ - mla r2, r2, r8, r4 │ │ │ │ + mla r2, r4, r7, r1 │ │ │ │ vldr d7, [r3] │ │ │ │ - subs r3, r3, r7 │ │ │ │ - vldr d3, [r2] │ │ │ │ - subs r2, r2, r6 │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ vldr d4, [r3] │ │ │ │ + mla r3, r4, lr, r0 │ │ │ │ + mov.w r4, #168 @ 0xa8 │ │ │ │ + vldr d3, [r2] │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ + vldr d6, [r3] │ │ │ │ vadd.f64 d13, d1, d7 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ vsub.f64 d1, d1, d7 │ │ │ │ vsub.f64 d7, d0, d3 │ │ │ │ vadd.f64 d0, d0, d3 │ │ │ │ - mla r3, r1, sl, r3 │ │ │ │ - vldr d6, [r3] │ │ │ │ - subs r3, r3, r5 │ │ │ │ vadd.f64 d5, d4, d6 │ │ │ │ - vldr d2, [r3] │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d8, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [r2] │ │ │ │ - movs r2, #168 @ 0xa8 │ │ │ │ - mov r1, r2 │ │ │ │ - mla r2, r2, r8, r4 │ │ │ │ - mla r3, r1, sl, r3 │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ + mla r2, r4, r7, r1 │ │ │ │ + ldr r1, [sp, #232] @ 0xe8 │ │ │ │ vldr d10, [r2] │ │ │ │ - add r2, r1 │ │ │ │ - vldr d4, [r3] │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ + vldr d2, [r3] │ │ │ │ + mla r3, r4, lr, r0 │ │ │ │ vsub.f64 d3, d5, d10 │ │ │ │ vadd.f64 d5, d5, d10 │ │ │ │ + vldr d4, [r3] │ │ │ │ + vstr d5, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d9, d2, d4 │ │ │ │ vsub.f64 d2, d2, d4 │ │ │ │ - vstr d5, [sp, #8] │ │ │ │ vsub.f64 d4, d3, d9 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ vadd.f64 d10, d9, d14 │ │ │ │ vadd.f64 d9, d0, d5 │ │ │ │ vadd.f64 d5, d10, d9 │ │ │ │ vsub.f64 d9, d10, d9 │ │ │ │ - vstr d5, [sp, #32] │ │ │ │ - vldr d5, [sp, #8] │ │ │ │ - vstr d9, [sp, #352] @ 0x160 │ │ │ │ + vstr d5, [sp, #208] @ 0xd0 │ │ │ │ + vldr d5, [sp, #200] @ 0xc8 │ │ │ │ + vstr d9, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ vsub.f64 d0, d11, d1 │ │ │ │ vadd.f64 d11, d11, d1 │ │ │ │ vadd.f64 d9, d5, d0 │ │ │ │ vsub.f64 d5, d0, d5 │ │ │ │ - vldr d0, [pc, #152] @ 7efc0 │ │ │ │ - vstr d5, [sp, #368] @ 0x170 │ │ │ │ + vldr d0, [pc, #124] @ 84dd0 │ │ │ │ + vstr d9, [sp, #352] @ 0x160 │ │ │ │ + vstr d5, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d5, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vstr d9, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d1, d11, d5 │ │ │ │ - vstr d1, [sp, #376] @ 0x178 │ │ │ │ + vstr d1, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d1, d11, d5 │ │ │ │ vadd.f64 d5, d8, d4 │ │ │ │ - vldr d11, [sp, #224] @ 0xe0 │ │ │ │ + vldr d11, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ - vstr d1, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d1, d11, d13 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vadd.f64 d13, d11, d13 │ │ │ │ + vstr d1, [sp, #376] @ 0x178 │ │ │ │ + vsub.f64 d1, d11, d13 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ + vadd.f64 d13, d11, d13 │ │ │ │ vadd.f64 d10, d1, d5 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ vadd.f64 d1, d15, d12 │ │ │ │ vsub.f64 d15, d15, d12 │ │ │ │ - vstr d5, [sp, #400] @ 0x190 │ │ │ │ + vstr d10, [sp, #336] @ 0x150 │ │ │ │ + vstr d5, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ vsub.f64 d12, d15, d4 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vstr d10, [sp, #392] @ 0x188 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vstr d12, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d12, [sp, #24] │ │ │ │ vadd.f64 d9, d5, d1 │ │ │ │ vsub.f64 d1, d1, d5 │ │ │ │ - vsub.f64 d14, d12, d14 │ │ │ │ vmov.f64 d5, d0 │ │ │ │ vadd.f64 d0, d4, d15 │ │ │ │ - vstr d9, [sp, #408] @ 0x198 │ │ │ │ - vadd.f64 d12, d14, d6 │ │ │ │ - vsub.f64 d6, d14, d6 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ - b.n 7efe0 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + b.n 84df0 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 7f240 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 85050 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 7f28c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 8509c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - lsls r6, r2, #6 │ │ │ │ + asrs r6, r7, #14 │ │ │ │ movs r2, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vstr d1, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d0, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d6, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d9, [sp, #392] @ 0x188 │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ + vstr d12, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r4, [sp, #216] @ 0xd8 │ │ │ │ + vstr d1, [sp, #400] @ 0x190 │ │ │ │ + vldr d12, [sp, #16] │ │ │ │ + vadd.f64 d11, d13, d7 │ │ │ │ + vstr d0, [sp, #408] @ 0x198 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + add r2, r4 │ │ │ │ + ldr r4, [sp, #236] @ 0xec │ │ │ │ + vsub.f64 d14, d12, d14 │ │ │ │ + vstr d11, [sp, #448] @ 0x1c0 │ │ │ │ + add r3, r4 │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ + vldr d11, [r3] │ │ │ │ + sub.w r3, r8, lr │ │ │ │ + vadd.f64 d12, d14, d6 │ │ │ │ + vsub.f64 d6, d14, d6 │ │ │ │ + vsub.f64 d14, d13, d7 │ │ │ │ + add.w r3, r4, r3, lsl #4 │ │ │ │ + vstr d12, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d6, [sp, #432] @ 0x1b0 │ │ │ │ vldr d6, [r2] │ │ │ │ - movs r2, #240 @ 0xf0 │ │ │ │ - vsub.f64 d11, d13, d7 │ │ │ │ - vadd.f64 d14, d13, d7 │ │ │ │ - vstr d12, [sp, #440] @ 0x1b8 │ │ │ │ - mla r2, r2, r8, r4 │ │ │ │ - vstr d11, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d14, [sp, #464] @ 0x1d0 │ │ │ │ + sub.w r2, r0, r7 │ │ │ │ + add.w r2, r1, r2, lsl #4 │ │ │ │ + vstr d14, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ vldr d7, [r2] │ │ │ │ - subs r2, r2, r6 │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ - str r4, [sp, #8] │ │ │ │ - add r3, r1 │ │ │ │ - movs r1, #240 @ 0xf0 │ │ │ │ + sub.w r2, r2, r5 │ │ │ │ + add r0, r1 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d0, d6, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - sub.w r0, r0, ip │ │ │ │ - vldr d11, [r3] │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - vstr d0, [sp, #24] │ │ │ │ - vldr d0, [r0] │ │ │ │ - movs r0, #176 @ 0xb0 │ │ │ │ - mla r3, r1, sl, r3 │ │ │ │ - ldr r1, [sp, #520] @ 0x208 │ │ │ │ vldr d6, [r3] │ │ │ │ - subs r3, r3, r5 │ │ │ │ - vadd.f64 d14, d11, d6 │ │ │ │ + vldr d7, [r0] │ │ │ │ + sub.w r0, r0, sl │ │ │ │ + add.w sl, r6, r6, lsl #2 │ │ │ │ + vadd.f64 d8, d11, d6 │ │ │ │ vsub.f64 d11, d6, d11 │ │ │ │ vldr d6, [r2] │ │ │ │ - ldr r2, [sp, #4] │ │ │ │ - vldr d1, [r3] │ │ │ │ - mla r3, r0, r8, r4 │ │ │ │ - add r1, r2 │ │ │ │ + mov r2, r1 │ │ │ │ + vstr d0, [sp, #8] │ │ │ │ + ldr r1, [sp, #232] @ 0xe8 │ │ │ │ + vldr d0, [r0] │ │ │ │ + mov r0, r2 │ │ │ │ + mov.w r2, #176 @ 0xb0 │ │ │ │ vadd.f64 d15, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vstr d14, [sp, #40] @ 0x28 │ │ │ │ - vldr d7, [r1] │ │ │ │ - subs r1, r1, r7 │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ + vldr d1, [r3] │ │ │ │ + mla r3, r2, r7, r0 │ │ │ │ + mla r2, r2, lr, r4 │ │ │ │ + add r1, r4 │ │ │ │ vldr d3, [r3] │ │ │ │ - subs r3, r3, r6 │ │ │ │ - vstr d6, [sp, #48] @ 0x30 │ │ │ │ + sub.w r3, r3, r5 │ │ │ │ + vstr d6, [sp, #24] │ │ │ │ + mov.w r5, r6, lsl #5 │ │ │ │ + vldr d7, [r1] │ │ │ │ + sub.w r1, r1, r9 │ │ │ │ + vldr d6, [r2] │ │ │ │ vldr d4, [r1] │ │ │ │ - mov r1, r2 │ │ │ │ - mla r2, r0, sl, r2 │ │ │ │ + mov r1, r4 │ │ │ │ vadd.f64 d13, d1, d7 │ │ │ │ vsub.f64 d1, d1, d7 │ │ │ │ vsub.f64 d7, d0, d3 │ │ │ │ - ldr r7, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d0, d0, d3 │ │ │ │ - mov.w r0, lr, lsl #5 │ │ │ │ - vldr d6, [r2] │ │ │ │ - subs r2, r2, r5 │ │ │ │ vadd.f64 d5, d4, d6 │ │ │ │ - vldr d2, [r2] │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d8, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [r3] │ │ │ │ - adds r3, r4, r7 │ │ │ │ - movs r4, #120 @ 0x78 │ │ │ │ - vldr d10, [r3] │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ - mul.w r4, r4, lr │ │ │ │ - add.w ip, r1, r3 │ │ │ │ + ldr r4, [sp, #224] @ 0xe0 │ │ │ │ + ldr r3, [sp, #232] @ 0xe8 │ │ │ │ + add.w r8, r0, r4 │ │ │ │ + ldr r4, [sp, #520] @ 0x208 │ │ │ │ + sub.w r2, r2, r3 │ │ │ │ + vldr d10, [r8] │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r3, r1, r4 │ │ │ │ + vldr d4, [r3] │ │ │ │ + mov.w r3, r6, lsl #7 │ │ │ │ vsub.f64 d3, d5, d10 │ │ │ │ vadd.f64 d5, d5, d10 │ │ │ │ vadd.f64 d10, d12, d15 │ │ │ │ vsub.f64 d12, d12, d15 │ │ │ │ - mov.w r1, lr, lsl #7 │ │ │ │ - vldr d4, [ip] │ │ │ │ - add.w r2, fp, r1 │ │ │ │ - mov.w ip, #112 @ 0x70 │ │ │ │ - mov r3, r1 │ │ │ │ + add.w r2, ip, r3 │ │ │ │ vadd.f64 d9, d2, d4 │ │ │ │ vsub.f64 d2, d2, d4 │ │ │ │ - mul.w ip, ip, lr │ │ │ │ vsub.f64 d4, d3, d9 │ │ │ │ vadd.f64 d3, d3, d9 │ │ │ │ vadd.f64 d9, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ vsub.f64 d0, d11, d1 │ │ │ │ vadd.f64 d11, d11, d1 │ │ │ │ vadd.f64 d14, d10, d9 │ │ │ │ vsub.f64 d9, d10, d9 │ │ │ │ vadd.f64 d10, d5, d0 │ │ │ │ vsub.f64 d0, d0, d5 │ │ │ │ vadd.f64 d5, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vstr d10, [sp, #224] @ 0xe0 │ │ │ │ + vstr d10, [sp, #32] │ │ │ │ + vldr d10, [sp, #8] │ │ │ │ vsub.f64 d1, d11, d5 │ │ │ │ - vldr d10, [sp, #24] │ │ │ │ vadd.f64 d11, d11, d5 │ │ │ │ vadd.f64 d5, d8, d4 │ │ │ │ - vstr d0, [sp, #64] @ 0x40 │ │ │ │ + vstr d0, [sp, #456] @ 0x1c8 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ - vadd.f64 d15, d12, d6 │ │ │ │ - vsub.f64 d12, d12, d6 │ │ │ │ - vstr d1, [sp, #56] @ 0x38 │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ + vstr d1, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d1, d10, d13 │ │ │ │ - vldr d10, [pc, #996] @ 7f538 │ │ │ │ + vldr d10, [pc, #984] @ 85368 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ + vmov.f64 d15, d10 │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ - vstr d0, [sp, #232] @ 0xe8 │ │ │ │ + vstr d0, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d0, d1, d5 │ │ │ │ vsub.f64 d5, d3, d7 │ │ │ │ + vldr d1, [sp, #16] │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vstr d0, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ - vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vldr d8, [sp, #40] @ 0x28 │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ + vldr d10, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - vstr d15, [sp, #248] @ 0xf8 │ │ │ │ - vmov.f64 d15, d10 │ │ │ │ - vldr d10, [sp, #344] @ 0x158 │ │ │ │ - vadd.f64 d13, d6, d13 │ │ │ │ - str r0, [sp, #24] │ │ │ │ vadd.f64 d0, d5, d1 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ - vldr d1, [sp, #320] @ 0x140 │ │ │ │ + vldr d1, [sp, #304] @ 0x130 │ │ │ │ + vstr d0, [sp, #216] @ 0xd8 │ │ │ │ + vldr d0, [sp, #24] │ │ │ │ + vstr d5, [sp, #480] @ 0x1e0 │ │ │ │ + vadd.f64 d5, d8, d0 │ │ │ │ + vldr d0, [sp, #376] @ 0x178 │ │ │ │ + vsub.f64 d8, d4, d5 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ + vldr d5, [sp, #208] @ 0xd0 │ │ │ │ + vstr d8, [sp, #488] @ 0x1e8 │ │ │ │ + vadd.f64 d8, d12, d6 │ │ │ │ + vsub.f64 d12, d12, d6 │ │ │ │ + vldr d6, [sp, #8] │ │ │ │ + vadd.f64 d2, d5, d14 │ │ │ │ + vstr d8, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d13, d6, d13 │ │ │ │ + vldr d8, [sp, #264] @ 0x108 │ │ │ │ + vstr d4, [sp, #496] @ 0x1f0 │ │ │ │ vsub.f64 d6, d13, d7 │ │ │ │ vadd.f64 d3, d13, d7 │ │ │ │ - vldr d13, [sp, #256] @ 0x100 │ │ │ │ - vstr d0, [sp, #240] @ 0xf0 │ │ │ │ - vldr d0, [sp, #48] @ 0x30 │ │ │ │ - vstr d5, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d13, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d7, d8, d10 │ │ │ │ vstr d6, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d6, d13, d1 │ │ │ │ - vadd.f64 d5, d8, d0 │ │ │ │ - vldr d0, [sp, #384] @ 0x180 │ │ │ │ vstr d3, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d3, d0, d11 │ │ │ │ vsub.f64 d11, d11, d0 │ │ │ │ - vsub.f64 d8, d4, d5 │ │ │ │ - vstr d8, [sp, #488] @ 0x1e8 │ │ │ │ - vadd.f64 d8, d4, d5 │ │ │ │ - vldr d5, [sp, #32] │ │ │ │ - vstr d8, [sp, #496] @ 0x1f0 │ │ │ │ - vadd.f64 d2, d5, d14 │ │ │ │ - vldr d8, [sp, #280] @ 0x118 │ │ │ │ - vsub.f64 d7, d8, d10 │ │ │ │ vsub.f64 d4, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vadd.f64 d5, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ - vstr d6, [fp] │ │ │ │ - vldr d6, [pc, #796] @ 7f540 │ │ │ │ + vstr d6, [ip] │ │ │ │ + vldr d6, [pc, #784] @ 85370 │ │ │ │ vstr d7, [r2] │ │ │ │ vadd.f64 d7, d4, d5 │ │ │ │ - mov.w r2, lr, lsl #6 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - str r2, [sp, #520] @ 0x208 │ │ │ │ - add r2, fp │ │ │ │ + mov.w r2, r6, lsl #6 │ │ │ │ + str r2, [sp, #16] │ │ │ │ + add r2, ip │ │ │ │ + str r5, [sp, #24] │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vmul.f64 d5, d5, d6 │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d13, d1 │ │ │ │ - add r2, r1 │ │ │ │ - vldr d13, [sp, #32] │ │ │ │ - vldr d1, [pc, #760] @ 7f548 │ │ │ │ + add r2, r3 │ │ │ │ + vldr d13, [sp, #208] @ 0xd0 │ │ │ │ vstr d5, [r2] │ │ │ │ - vadd.f64 d6, d7, d11 │ │ │ │ vadd.f64 d5, d8, d10 │ │ │ │ + add.w r2, ip, r5 │ │ │ │ + vldr d1, [pc, #732] @ 85378 │ │ │ │ + mov.w r5, r6, lsl #4 │ │ │ │ + vldr d8, [pc, #732] @ 85380 │ │ │ │ + vadd.f64 d6, d7, d11 │ │ │ │ vsub.f64 d11, d7, d11 │ │ │ │ vsub.f64 d7, d13, d14 │ │ │ │ - vldr d8, [pc, #744] @ 7f550 │ │ │ │ - add.w r2, fp, r0 │ │ │ │ - movs r0, #88 @ 0x58 │ │ │ │ + vldr d13, [sp, #256] @ 0x100 │ │ │ │ + vldr d14, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ - mul.w r0, r0, lr │ │ │ │ vmul.f64 d5, d4, d1 │ │ │ │ vmla.f64 d5, d6, d8 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vnmls.f64 d6, d4, d8 │ │ │ │ + vldr d4, [sp, #312] @ 0x138 │ │ │ │ vstr d5, [r2] │ │ │ │ vmul.f64 d5, d11, d8 │ │ │ │ - movs r2, #224 @ 0xe0 │ │ │ │ + mov.w r2, r6, lsl #3 │ │ │ │ + vadd.f64 d2, d13, d4 │ │ │ │ + str r2, [sp, #232] @ 0xe8 │ │ │ │ + sub.w r2, r2, r6 │ │ │ │ + mov.w r4, r2, lsl #5 │ │ │ │ vnmls.f64 d5, d7, d1 │ │ │ │ - mul.w r5, r2, lr │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - str r5, [sp, #32] │ │ │ │ - add.w r2, fp, r5 │ │ │ │ + add.w r1, ip, r4 │ │ │ │ + vsub.f64 d8, d13, d4 │ │ │ │ + vldr d13, [sp, #344] @ 0x158 │ │ │ │ + str r4, [sp, #208] @ 0xd0 │ │ │ │ + mov r4, r5 │ │ │ │ + mov.w r5, r2, lsl #4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vmla.f64 d7, d11, d1 │ │ │ │ - vldr d11, [sp, #264] @ 0x108 │ │ │ │ - movs r5, #24 │ │ │ │ - mul.w r5, r5, lr │ │ │ │ - vstr d5, [r2] │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ - mul.w r6, r2, lr │ │ │ │ - str r6, [sp, #40] @ 0x28 │ │ │ │ - add.w r2, fp, r6 │ │ │ │ - movs r6, #48 @ 0x30 │ │ │ │ - vstr d6, [r2] │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - mul.w r6, r6, lr │ │ │ │ - mul.w r7, r2, lr │ │ │ │ - str r7, [sp, #48] @ 0x30 │ │ │ │ - add.w r2, fp, r7 │ │ │ │ - movs r7, #80 @ 0x50 │ │ │ │ - vstr d7, [r2] │ │ │ │ - mov.w r2, lr, lsl #4 │ │ │ │ - vldr d1, [sp, #336] @ 0x150 │ │ │ │ - mul.w r7, r7, lr │ │ │ │ - vldr d13, [sp, #272] @ 0x110 │ │ │ │ - vldr d4, [sp, #328] @ 0x148 │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ + vldr d11, [sp, #248] @ 0xf8 │ │ │ │ + vldr d1, [sp, #320] @ 0x140 │ │ │ │ + vstr d5, [r1] │ │ │ │ + mov.w r1, sl, lsl #5 │ │ │ │ + vldr d5, [sp, #464] @ 0x1d0 │ │ │ │ + strd r1, r5, [sp, #236] @ 0xec │ │ │ │ + add r1, ip │ │ │ │ vadd.f64 d10, d11, d1 │ │ │ │ - vldr d14, [sp, #376] @ 0x178 │ │ │ │ vsub.f64 d1, d11, d1 │ │ │ │ - vsub.f64 d8, d13, d4 │ │ │ │ - vadd.f64 d2, d13, d4 │ │ │ │ - vldr d13, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d7, d5, d9 │ │ │ │ - vadd.f64 d0, d9, d5 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ - add r2, fp │ │ │ │ - vldr d11, [sp, #296] @ 0x128 │ │ │ │ + vstr d6, [r1] │ │ │ │ + add.w r1, r6, r6, lsl #1 │ │ │ │ vadd.f64 d6, d13, d14 │ │ │ │ + mov.w r0, r1, lsl #5 │ │ │ │ + vadd.f64 d0, d9, d5 │ │ │ │ + str r0, [sp, #520] @ 0x208 │ │ │ │ + add r0, ip │ │ │ │ + vstr d7, [r0] │ │ │ │ + vsub.f64 d7, d5, d9 │ │ │ │ + add.w r0, ip, r4 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d13, d14 │ │ │ │ - vldr d13, [pc, #548] @ 7f558 │ │ │ │ - vldr d14, [pc, #552] @ 7f560 │ │ │ │ + vldr d13, [pc, #544] @ 85388 │ │ │ │ + vldr d14, [pc, #548] @ 85390 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vadd.f64 d5, d6, d0 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vsub.f64 d9, d8, d4 │ │ │ │ vadd.f64 d4, d8, d4 │ │ │ │ + vldr d8, [pc, #528] @ 85398 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ - vldr d8, [pc, #524] @ 7f568 │ │ │ │ vmul.f64 d0, d9, d13 │ │ │ │ vadd.f64 d3, d10, d5 │ │ │ │ vsub.f64 d5, d10, d5 │ │ │ │ vmla.f64 d0, d3, d14 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ vnmls.f64 d3, d9, d14 │ │ │ │ vadd.f64 d9, d2, d6 │ │ │ │ vsub.f64 d6, d2, d6 │ │ │ │ - vldr d2, [pc, #496] @ 7f570 │ │ │ │ - vstr d0, [r2] │ │ │ │ - add r2, r1 │ │ │ │ + vldr d2, [pc, #492] @ 853a0 │ │ │ │ + vstr d0, [r0] │ │ │ │ + add r0, r3 │ │ │ │ vmul.f64 d0, d9, d14 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vstr d3, [r0] │ │ │ │ vsub.f64 d3, d1, d7 │ │ │ │ - add.w r2, fp, ip │ │ │ │ + add.w r0, ip, r5 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - add ip, r9 │ │ │ │ + mov.w r5, r1, lsl #4 │ │ │ │ + str r5, [sp, #256] @ 0x100 │ │ │ │ vmla.f64 d0, d3, d13 │ │ │ │ vmul.f64 d3, d3, d14 │ │ │ │ - vldr d14, [sp, #88] @ 0x58 │ │ │ │ + vldr d14, [sp, #184] @ 0xb8 │ │ │ │ vnmls.f64 d3, d9, d13 │ │ │ │ - vldr d13, [sp, #80] @ 0x50 │ │ │ │ - vstr d0, [r2] │ │ │ │ - add r2, r1 │ │ │ │ - vstr d3, [r2] │ │ │ │ - add.w r2, fp, r7 │ │ │ │ - vldr d3, [pc, #432] @ 7f578 │ │ │ │ - add r7, r9 │ │ │ │ + vldr d13, [sp, #120] @ 0x78 │ │ │ │ + vstr d0, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vstr d3, [r0] │ │ │ │ + mov.w r0, sl, lsl #4 │ │ │ │ + vldr d3, [pc, #432] @ 853a8 │ │ │ │ + mov.w sl, sl, lsl #3 │ │ │ │ + str r0, [sp, #248] @ 0xf8 │ │ │ │ + add r0, ip │ │ │ │ vmul.f64 d0, d4, d3 │ │ │ │ vmla.f64 d0, d5, d8 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vnmls.f64 d5, d4, d8 │ │ │ │ - vldr d4, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d4, d1, d4 │ │ │ │ - vstr d0, [r2] │ │ │ │ - add r2, r1 │ │ │ │ - vmul.f64 d4, d4, d15 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d0, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vstr d5, [r0] │ │ │ │ vmul.f64 d5, d6, d8 │ │ │ │ + add.w r0, ip, r5 │ │ │ │ + mov.w r5, r1, lsl #3 │ │ │ │ + add.w r1, fp, r1, lsl #6 │ │ │ │ vmla.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - add.w r2, fp, r6 │ │ │ │ - add r6, r9 │ │ │ │ vnmls.f64 d7, d6, d3 │ │ │ │ - vstr d5, [r2] │ │ │ │ - add r2, r1 │ │ │ │ - vldr d5, [pc, #368] @ 7f580 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vmov.f64 d6, d15 │ │ │ │ + vstr d5, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vldr d5, [pc, #420] @ 853e8 │ │ │ │ + vstr d7, [r0] │ │ │ │ vsub.f64 d7, d13, d14 │ │ │ │ - vldr d13, [sp, #312] @ 0x138 │ │ │ │ + add.w r0, ip, r5 │ │ │ │ + vldr d11, [sp, #272] @ 0x110 │ │ │ │ + add r5, fp │ │ │ │ vmov.f64 d3, d5 │ │ │ │ - vldr d14, [sp, #64] @ 0x40 │ │ │ │ - add.w r2, fp, r5 │ │ │ │ - add r5, r9 │ │ │ │ - vsub.f64 d8, d13, d4 │ │ │ │ - vadd.f64 d4, d13, d4 │ │ │ │ - vldr d13, [sp, #368] @ 0x170 │ │ │ │ + str r4, [sp, #8] │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ + vldr d1, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - vldr d15, [sp, #448] @ 0x1c0 │ │ │ │ - vmul.f64 d6, d13, d2 │ │ │ │ + vldr d13, [sp, #296] @ 0x128 │ │ │ │ + vldr d15, [sp, #432] @ 0x1b0 │ │ │ │ + vsub.f64 d4, d1, d4 │ │ │ │ + vldr d14, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d9, d11, d7 │ │ │ │ vsub.f64 d11, d11, d7 │ │ │ │ + vmul.f64 d4, d4, d6 │ │ │ │ vmul.f64 d7, d14, d2 │ │ │ │ vmla.f64 d7, d12, d5 │ │ │ │ vmul.f64 d12, d12, d2 │ │ │ │ + vsub.f64 d8, d13, d4 │ │ │ │ + vadd.f64 d4, d13, d4 │ │ │ │ + vldr d13, [sp, #360] @ 0x168 │ │ │ │ + vmul.f64 d6, d13, d2 │ │ │ │ vnmls.f64 d6, d15, d5 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vmov.f64 d7, d3 │ │ │ │ vmul.f64 d3, d13, d3 │ │ │ │ + vldr d13, [pc, #312] @ 853f0 │ │ │ │ + vnmls.f64 d12, d14, d7 │ │ │ │ + vldr d14, [pc, #240] @ 853b0 │ │ │ │ vmla.f64 d3, d15, d2 │ │ │ │ - vldr d13, [pc, #336] @ 7f5c0 │ │ │ │ - vldr d15, [pc, #276] @ 7f588 │ │ │ │ vadd.f64 d10, d4, d6 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ - vnmls.f64 d12, d14, d7 │ │ │ │ - vldr d14, [pc, #268] @ 7f590 │ │ │ │ + vldr d15, [pc, #232] @ 853b8 │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d2, d3, d12 │ │ │ │ vsub.f64 d7, d12, d3 │ │ │ │ + vldr d12, [pc, #224] @ 853c0 │ │ │ │ vadd.f64 d3, d9, d5 │ │ │ │ - vldr d12, [pc, #260] @ 7f598 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ + vldr d9, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d0, d8, d2 │ │ │ │ vadd.f64 d2, d8, d2 │ │ │ │ - vldr d8, [pc, #252] @ 7f5a0 │ │ │ │ + vldr d8, [pc, #208] @ 853c8 │ │ │ │ vmul.f64 d1, d0, d14 │ │ │ │ vmla.f64 d1, d3, d12 │ │ │ │ vmul.f64 d3, d3, d14 │ │ │ │ vnmls.f64 d3, d0, d12 │ │ │ │ - vstr d1, [r2] │ │ │ │ - add r2, r1 │ │ │ │ - vldr d1, [pc, #232] @ 7f5a8 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vstr d1, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vldr d1, [pc, #188] @ 853d0 │ │ │ │ + vstr d3, [r0] │ │ │ │ vsub.f64 d3, d11, d7 │ │ │ │ - vmul.f64 d0, d10, d1 │ │ │ │ - add.w r2, fp, r4 │ │ │ │ + sub.w r0, r4, r6 │ │ │ │ + mov.w r4, r0, lsl #3 │ │ │ │ vadd.f64 d7, d11, d7 │ │ │ │ - vldr d11, [pc, #96] @ 7f538 │ │ │ │ - add r4, r9 │ │ │ │ + vldr d11, [pc, #60] @ 85368 │ │ │ │ + vmul.f64 d0, d10, d1 │ │ │ │ + str r0, [sp, #264] @ 0x108 │ │ │ │ + add.w r0, ip, r4 │ │ │ │ + str r4, [sp, #272] @ 0x110 │ │ │ │ vmla.f64 d0, d3, d13 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ vnmls.f64 d3, d10, d13 │ │ │ │ - vldr d13, [pc, #200] @ 7f5b0 │ │ │ │ - vstr d0, [r2] │ │ │ │ - add r2, r1 │ │ │ │ - vldr d0, [pc, #124] @ 7f570 │ │ │ │ - vstr d3, [r2] │ │ │ │ + vldr d13, [pc, #144] @ 853d8 │ │ │ │ + vldr d10, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d0, [r0] │ │ │ │ + add r0, r3 │ │ │ │ + vldr d0, [pc, #76] @ 853a0 │ │ │ │ + vstr d3, [r0] │ │ │ │ vmul.f64 d3, d2, d13 │ │ │ │ - vmla.f64 d3, d5, d8 │ │ │ │ - vmul.f64 d5, d5, d13 │ │ │ │ - add.w r2, fp, r0 │ │ │ │ - add r0, r9 │ │ │ │ - vnmls.f64 d5, d2, d8 │ │ │ │ - vldr d2, [pc, #168] @ 7f5b8 │ │ │ │ - vstr d3, [r2] │ │ │ │ - add r2, r1 │ │ │ │ - movs r1, #56 @ 0x38 │ │ │ │ - vldr d3, [pc, #100] @ 7f580 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vmul.f64 d5, d6, d2 │ │ │ │ - vmla.f64 d5, d7, d15 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ - mul.w r2, r1, lr │ │ │ │ - mov r1, r3 │ │ │ │ - b.n 7f660 │ │ │ │ - nop │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ + b.n 85488 │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 7f7b8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 855e8 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 7f7c0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 855f0 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 7f804 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 85634 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ - add r6, pc, #44 @ (adr r6, 7f588 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 853b8 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - add r1, pc, #652 @ (adr r1, 7f808 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 85638 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #250 @ 0xfa │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 7f83c ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #216 @ 0xd8 │ │ │ │ - asrs r1, r0, #29 │ │ │ │ - ldr r5, [r2, #48] @ 0x30 │ │ │ │ - pop {r7} │ │ │ │ - subs r7, #248 @ 0xf8 │ │ │ │ ldr r7, [sp, #24] │ │ │ │ cmp r6, #213 @ 0xd5 │ │ │ │ str r4, [sp, #24] │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ + asrs r1, r0, #29 │ │ │ │ + ldr r5, [r2, #48] @ 0x30 │ │ │ │ + pop {r7} │ │ │ │ + subs r7, #248 @ 0xf8 │ │ │ │ cmp r5, #218 @ 0xda │ │ │ │ ldrsb r6, [r0, r3] │ │ │ │ ldr r7, [sp, #260] @ 0x104 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ @ instruction: 0xf63b3806 │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ movs r5, #38 @ 0x26 │ │ │ │ - add r3, pc, #836 @ (adr r3, 7f8f0 ) │ │ │ │ - bhi.n 7f4ca │ │ │ │ + add r3, pc, #836 @ (adr r3, 85718 ) │ │ │ │ + bhi.n 852f2 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ pop {r0, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf18038b2 │ │ │ │ subs r7, #252 @ 0xfc │ │ │ │ adds r6, r2, #7 │ │ │ │ movs r5, #9 │ │ │ │ - ldr r4, [pc, #972] @ (7f98c ) │ │ │ │ + ldr r4, [pc, #972] @ (857b4 ) │ │ │ │ subs r7, #244 @ 0xf4 │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 856a4 ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ push {r2, r3, r5} │ │ │ │ pop {r0, r3, r5} │ │ │ │ asrs r6, r4, #30 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ - add r1, pc, #652 @ (adr r1, 7f858 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 85688 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r5, pc, #92 @ (adr r5, 7f638 ) │ │ │ │ + add r5, pc, #92 @ (adr r5, 85468 ) │ │ │ │ ldrb r0, [r1, #28] │ │ │ │ - add r7, pc, #340 @ (adr r7, 7f734 ) │ │ │ │ + add r7, pc, #340 @ (adr r7, 85564 ) │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ ldrsh r3, [r3, r4] │ │ │ │ ldrb r1, [r4, #12] │ │ │ │ adds r1, r7, r7 │ │ │ │ subs r7, #223 @ 0xdf │ │ │ │ adds r0, #215 @ 0xd7 │ │ │ │ @ instruction: 0xfb920a7e │ │ │ │ @@ -141544,26 +144549,26 @@ │ │ │ │ cmp r1, r3 │ │ │ │ strb r3, [r0, #10] │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ str r2, [r7, #16] │ │ │ │ ldr r6, [r1, #104] @ 0x68 │ │ │ │ ldmia r0!, {r4} │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ + strh r1, [r0, #58] @ 0x3a │ │ │ │ + @ instruction: 0x47f3 │ │ │ │ + cbz r0, 854b8 │ │ │ │ + subs r7, #249 @ 0xf9 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - strh r1, [r0, #58] @ 0x3a │ │ │ │ - @ instruction: 0x47f3 │ │ │ │ - cbz r0, 7f690 │ │ │ │ - subs r7, #249 @ 0xf9 │ │ │ │ strb r5, [r6, #0] │ │ │ │ stc2l 15, cr0, [r1], #988 @ 0x3dc │ │ │ │ subs r7, #243 @ 0xf3 │ │ │ │ - add r6, pc, #44 @ (adr r6, 7f650 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 85480 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ subs r5, r3, #7 │ │ │ │ strb r3, [r5, #22] │ │ │ │ ldrh r2, [r3, #60] @ 0x3c │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ strh r5, [r4, #54] @ 0x36 │ │ │ │ @@ -141571,1731 +144576,1783 @@ │ │ │ │ movs r1, #33 @ 0x21 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ ldrb r0, [r0, r3] │ │ │ │ lsrs r1, r4, #7 │ │ │ │ ldrb r0, [r2, r4] │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ stmia r7!, {r0, r1, r4, r5, r6} │ │ │ │ - blx ffcbc138 │ │ │ │ + blx ffcc1f68 │ │ │ │ subs r7, #252 @ 0xfc │ │ │ │ ldr r6, [r7, #84] @ 0x54 │ │ │ │ - b.n 7fd40 │ │ │ │ + b.n 85b70 │ │ │ │ @ instruction: 0xf6213fff │ │ │ │ - bhi.n 7f67c │ │ │ │ + bhi.n 854ac │ │ │ │ add.w pc, sp, #6619237 @ 0x650065 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - add r7, sp, #700 @ 0x2bc │ │ │ │ - movs r2, #106 @ 0x6a │ │ │ │ - push {r0, r1, r2, r3, r4, r6, r7, lr} │ │ │ │ - subs r7, #247 @ 0xf7 │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ + mul.w r0, r6, r0 │ │ │ │ + vmla.f64 d3, d5, d8 │ │ │ │ + vmul.f64 d5, d5, d13 │ │ │ │ + add.w r8, ip, r0 │ │ │ │ + add r0, fp │ │ │ │ + vnmls.f64 d5, d2, d8 │ │ │ │ + vldr d2, [pc, #-192] @ 853e0 │ │ │ │ + vstr d3, [r8] │ │ │ │ + add r8, r3 │ │ │ │ + vldr d3, [pc, #-196] @ 853e8 │ │ │ │ + vstr d5, [r8] │ │ │ │ + vmul.f64 d5, d6, d2 │ │ │ │ + add.w r8, ip, r2 │ │ │ │ add r2, fp │ │ │ │ + vmla.f64 d5, d7, d15 │ │ │ │ + vmul.f64 d7, d7, d2 │ │ │ │ vnmls.f64 d7, d6, d15 │ │ │ │ - vstr d5, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - mov.w r3, lr, lsl #3 │ │ │ │ - vstr d7, [r2] │ │ │ │ - add.w r2, fp, r3 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - vldr d4, [sp, #72] @ 0x48 │ │ │ │ - vldr d5, [sp, #288] @ 0x120 │ │ │ │ - vldr d10, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d5, [r8] │ │ │ │ + add r8, r3 │ │ │ │ + vldr d5, [sp, #280] @ 0x118 │ │ │ │ + vstr d7, [r8] │ │ │ │ vadd.f64 d7, d4, d9 │ │ │ │ - vldr d4, [sp, #88] @ 0x58 │ │ │ │ - str r3, [sp, #72] @ 0x48 │ │ │ │ + vldr d4, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vadd.f64 d9, d5, d7 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ - vldr d5, [sp, #80] @ 0x50 │ │ │ │ + vldr d5, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d7, d5, d4 │ │ │ │ - vldr d5, [sp, #224] @ 0xe0 │ │ │ │ - vstr d6, [sp, #256] @ 0x100 │ │ │ │ + vldr d5, [sp, #32] │ │ │ │ + vstr d6, [sp, #176] @ 0xb0 │ │ │ │ + vldr d4, [sp, #352] @ 0x160 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vldr d11, [sp, #304] @ 0x130 │ │ │ │ - vsub.f64 d4, d11, d7 │ │ │ │ + vldr d11, [sp, #288] @ 0x120 │ │ │ │ + vsub.f64 d6, d11, d7 │ │ │ │ vadd.f64 d11, d11, d7 │ │ │ │ vmul.f64 d7, d5, d3 │ │ │ │ - vldr d5, [sp, #248] @ 0xf8 │ │ │ │ - vstr d4, [sp, #16] │ │ │ │ - vmla.f64 d7, d5, d0 │ │ │ │ - vldr d4, [sp, #360] @ 0x168 │ │ │ │ + vldr d5, [sp, #224] @ 0xe0 │ │ │ │ + vstr d6, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ - vmla.f64 d4, d10, d3 │ │ │ │ + vmla.f64 d7, d5, d0 │ │ │ │ vnmls.f64 d6, d10, d0 │ │ │ │ - vldr d10, [sp, #224] @ 0xe0 │ │ │ │ + vmla.f64 d4, d10, d3 │ │ │ │ + vldr d10, [sp, #32] │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #248] @ 0xf8 │ │ │ │ + vldr d7, [sp, #224] @ 0xe0 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d10, d0 │ │ │ │ - vldr d10, [sp, #16] │ │ │ │ - vldr d0, [pc, #-324] @ 7f5c0 │ │ │ │ + vldr d10, [sp, #112] @ 0x70 │ │ │ │ + vldr d0, [pc, #-348] @ 853f0 │ │ │ │ + ldr r4, [sp, #232] @ 0xe8 │ │ │ │ + add.w r8, ip, r4 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d4, d9, d5 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - str r1, [sp, #16] │ │ │ │ + vldr d9, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d10, d10, d3 │ │ │ │ vadd.f64 d3, d9, d3 │ │ │ │ - vldr d9, [sp, #96] @ 0x60 │ │ │ │ + vldr d9, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d0, d10, d0 │ │ │ │ vmla.f64 d0, d4, d1 │ │ │ │ - vstr d0, [r2] │ │ │ │ - add r2, r1 │ │ │ │ - vldr d0, [pc, #-376] @ 7f5c0 │ │ │ │ + vstr d0, [r8] │ │ │ │ + add r8, r3 │ │ │ │ + vldr d0, [pc, #-404] @ 853f0 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ vadd.f64 d0, d11, d6 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ + vldr d11, [sp, #384] @ 0x180 │ │ │ │ vnmls.f64 d4, d10, d1 │ │ │ │ - vldr d10, [sp, #256] @ 0x100 │ │ │ │ + vldr d10, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d1, d0, d12 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d4, [r8] │ │ │ │ vsub.f64 d4, d10, d7 │ │ │ │ - movs r2, #104 @ 0x68 │ │ │ │ + mov.w r8, #104 @ 0x68 │ │ │ │ vadd.f64 d7, d10, d7 │ │ │ │ + vldr d10, [sp, #480] @ 0x1e0 │ │ │ │ + mul.w r4, r8, r6 │ │ │ │ + add.w r8, ip, r4 │ │ │ │ + str r4, [sp, #32] │ │ │ │ vmla.f64 d1, d4, d14 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vldr d12, [sp, #128] @ 0x80 │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ - add r2, fp │ │ │ │ + vldr d12, [sp, #72] @ 0x48 │ │ │ │ + ldr r4, [sp, #232] @ 0xe8 │ │ │ │ vnmls.f64 d4, d0, d14 │ │ │ │ - vstr d1, [r2] │ │ │ │ - add r2, r1 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vldr d14, [sp, #88] @ 0x58 │ │ │ │ + vldr d0, [sp, #144] @ 0x90 │ │ │ │ + vstr d1, [r8] │ │ │ │ + add r8, r3 │ │ │ │ + vldr d1, [sp, #400] @ 0x190 │ │ │ │ + vstr d4, [r8] │ │ │ │ vmul.f64 d4, d3, d15 │ │ │ │ + add.w r8, r4, r6 │ │ │ │ + mov.w r4, r8, lsl #3 │ │ │ │ + add.w r8, fp, r8, lsl #4 │ │ │ │ + add.w r9, ip, r4 │ │ │ │ + str r4, [sp, #120] @ 0x78 │ │ │ │ vmla.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ - movs r2, #72 @ 0x48 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + vldr d15, [sp, #472] @ 0x1d8 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - str r2, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d2, d9, d12 │ │ │ │ - add r2, fp │ │ │ │ - vldr d12, [pc, #-472] @ 7f5c8 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add r2, r1 │ │ │ │ - vldr d4, [sp, #184] @ 0xb8 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vldr d12, [pc, #-540] @ 853f8 │ │ │ │ + vldr d3, [sp, #128] @ 0x80 │ │ │ │ + vstr d4, [r9] │ │ │ │ + add r9, r3 │ │ │ │ + vldr d4, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d3, d3, d0 │ │ │ │ + vstr d5, [r9] │ │ │ │ vmul.f64 d5, d6, d8 │ │ │ │ + add.w r9, ip, sl │ │ │ │ + add sl, fp │ │ │ │ vmla.f64 d5, d7, d13 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ vnmls.f64 d7, d6, d13 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vldr d13, [pc, #-504] @ 7f5d0 │ │ │ │ - add.w r3, fp, r2 │ │ │ │ - add r2, r9 │ │ │ │ - vstr d5, [r3] │ │ │ │ - add r3, r1 │ │ │ │ - vstr d7, [r3] │ │ │ │ - vldr d6, [sp, #168] @ 0xa8 │ │ │ │ - vldr d15, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d6, [sp, #136] @ 0x88 │ │ │ │ + vldr d13, [pc, #-584] @ 85400 │ │ │ │ + vstr d5, [r9] │ │ │ │ + add r9, r3 │ │ │ │ + add r3, fp │ │ │ │ + vstr d7, [r9] │ │ │ │ vsub.f64 d7, d4, d6 │ │ │ │ - vldr d11, [sp, #400] @ 0x190 │ │ │ │ - vldr d10, [sp, #480] @ 0x1e0 │ │ │ │ vmul.f64 d6, d1, d13 │ │ │ │ - vldr d14, [sp, #144] @ 0x90 │ │ │ │ + vmul.f64 d4, d10, d12 │ │ │ │ + add.w r9, fp, r4 │ │ │ │ + ldr r4, [sp, #240] @ 0xf0 │ │ │ │ vmla.f64 d6, d11, d12 │ │ │ │ - vldr d0, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d9, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ vmul.f64 d7, d15, d12 │ │ │ │ - vmul.f64 d4, d10, d12 │ │ │ │ vmla.f64 d4, d15, d13 │ │ │ │ - vldr d3, [sp, #160] @ 0xa0 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - vldr d15, [pc, #-584] @ 7f5d8 │ │ │ │ + vldr d15, [pc, #-632] @ 85408 │ │ │ │ vnmls.f64 d7, d10, d13 │ │ │ │ - vsub.f64 d3, d3, d0 │ │ │ │ - add r3, r9 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d6, d1, d12 │ │ │ │ vnmls.f64 d6, d11, d13 │ │ │ │ - vldr d11, [sp, #120] @ 0x78 │ │ │ │ + vldr d11, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d5, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d4, d14, d11 │ │ │ │ - vldr d11, [pc, #-620] @ 7f5e0 │ │ │ │ - vldr d14, [pc, #-616] @ 7f5e8 │ │ │ │ + vldr d11, [pc, #-664] @ 85410 │ │ │ │ + vldr d14, [pc, #-660] @ 85418 │ │ │ │ vsub.f64 d1, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vadd.f64 d3, d9, d5 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ - vldr d9, [pc, #-628] @ 7f5f0 │ │ │ │ + vldr d9, [pc, #-672] @ 85420 │ │ │ │ vsub.f64 d10, d1, d8 │ │ │ │ vadd.f64 d1, d8, d1 │ │ │ │ - vldr d8, [pc, #-632] @ 7f5f8 │ │ │ │ + vldr d8, [pc, #-676] @ 85428 │ │ │ │ vmul.f64 d0, d10, d11 │ │ │ │ vmla.f64 d0, d3, d14 │ │ │ │ vmul.f64 d3, d3, d11 │ │ │ │ - vldr d11, [pc, #-640] @ 7f600 │ │ │ │ vnmls.f64 d3, d10, d14 │ │ │ │ vadd.f64 d10, d6, d4 │ │ │ │ + vldr d14, [pc, #-692] @ 85430 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ - vldr d14, [pc, #-648] @ 7f608 │ │ │ │ - vstr d0, [r3] │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ + vstr d0, [r9] │ │ │ │ + mov.w r9, #216 @ 0xd8 │ │ │ │ vmul.f64 d0, d10, d15 │ │ │ │ - mla r3, r3, lr, r9 │ │ │ │ - vstr d3, [r3] │ │ │ │ + vstr d3, [r8] │ │ │ │ vsub.f64 d3, d2, d7 │ │ │ │ + add.w r8, fp, r4 │ │ │ │ vadd.f64 d7, d2, d7 │ │ │ │ - vldr d2, [sp, #464] @ 0x1d0 │ │ │ │ - vmla.f64 d0, d3, d11 │ │ │ │ + vmla.f64 d0, d3, d14 │ │ │ │ vmul.f64 d3, d3, d15 │ │ │ │ - vldr d15, [sp, #216] @ 0xd8 │ │ │ │ - vnmls.f64 d3, d10, d11 │ │ │ │ - vldr d10, [pc, #-692] @ 7f610 │ │ │ │ - vstr d0, [ip] │ │ │ │ - mov.w ip, #240 @ 0xf0 │ │ │ │ - mla ip, ip, lr, r9 │ │ │ │ - vstr d3, [ip] │ │ │ │ + vnmls.f64 d3, d10, d14 │ │ │ │ + vldr d10, [pc, #-732] @ 85438 │ │ │ │ + vldr d14, [pc, #-728] @ 85440 │ │ │ │ + vstr d0, [r8] │ │ │ │ + ldr r4, [sp, #264] @ 0x108 │ │ │ │ + vldr d15, [sp, #192] @ 0xc0 │ │ │ │ + vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ + add.w r8, fp, r4, lsl #4 │ │ │ │ + ldr r4, [sp, #248] @ 0xf8 │ │ │ │ + vstr d3, [r8] │ │ │ │ vmul.f64 d3, d1, d8 │ │ │ │ + add.w r8, fp, r4 │ │ │ │ + ldr r4, [sp, #256] @ 0x100 │ │ │ │ vmla.f64 d3, d5, d9 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - mov.w ip, #208 @ 0xd0 │ │ │ │ - vldr d8, [sp, #152] @ 0x98 │ │ │ │ + vldr d8, [sp, #96] @ 0x60 │ │ │ │ vnmls.f64 d5, d1, d9 │ │ │ │ - vldr d1, [sp, #104] @ 0x68 │ │ │ │ - vstr d3, [r7] │ │ │ │ - mla r7, ip, lr, r9 │ │ │ │ + vldr d1, [sp, #48] @ 0x30 │ │ │ │ + vstr d3, [r8] │ │ │ │ + mov.w r8, #208 @ 0xd0 │ │ │ │ vldr d3, [sp, #512] @ 0x200 │ │ │ │ - mov.w ip, #248 @ 0xf8 │ │ │ │ - vstr d5, [r7] │ │ │ │ - vldr d5, [pc, #-752] @ 7f618 │ │ │ │ + mla r8, r8, r6, fp │ │ │ │ + vstr d5, [r8] │ │ │ │ + add.w r8, fp, r4 │ │ │ │ + vldr d5, [pc, #-800] @ 85448 │ │ │ │ + ldr r4, [sp, #272] @ 0x110 │ │ │ │ vmul.f64 d6, d4, d5 │ │ │ │ + add r4, fp │ │ │ │ vmla.f64 d6, d7, d10 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vnmls.f64 d7, d4, d10 │ │ │ │ vldr d10, [sp, #496] @ 0x1f0 │ │ │ │ - vmul.f64 d4, d10, d14 │ │ │ │ - vstr d6, [r6] │ │ │ │ + vstr d6, [r8] │ │ │ │ vadd.f64 d6, d1, d8 │ │ │ │ - movs r6, #176 @ 0xb0 │ │ │ │ - vldr d1, [sp, #200] @ 0xc8 │ │ │ │ - mla r6, r6, lr, r9 │ │ │ │ + mov.w r8, #176 @ 0xb0 │ │ │ │ + vldr d1, [sp, #168] @ 0xa8 │ │ │ │ + vmul.f64 d4, d10, d14 │ │ │ │ + mla r8, r8, r6, fp │ │ │ │ + vstr d7, [r8] │ │ │ │ + mov.w r8, #184 @ 0xb8 │ │ │ │ vadd.f64 d11, d1, d15 │ │ │ │ - vldr d15, [pc, #-792] @ 7f620 │ │ │ │ - vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d15, [pc, #-860] @ 85450 │ │ │ │ vsub.f64 d9, d6, d11 │ │ │ │ - vstr d7, [r6] │ │ │ │ vadd.f64 d11, d6, d11 │ │ │ │ vmul.f64 d7, d1, d15 │ │ │ │ vmul.f64 d6, d10, d15 │ │ │ │ - vmla.f64 d7, d2, d14 │ │ │ │ - vmla.f64 d6, d3, d14 │ │ │ │ vnmls.f64 d4, d3, d15 │ │ │ │ + vmla.f64 d6, d3, d14 │ │ │ │ + vmla.f64 d7, d2, d14 │ │ │ │ vsub.f64 d8, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vmul.f64 d6, d1, d14 │ │ │ │ - vldr d1, [pc, #-836] @ 7f628 │ │ │ │ - vstr d7, [sp, #56] @ 0x38 │ │ │ │ - vmov.f64 d10, d1 │ │ │ │ + vldr d1, [pc, #-896] @ 85458 │ │ │ │ vnmls.f64 d6, d2, d15 │ │ │ │ - vldr d2, [sp, #136] @ 0x88 │ │ │ │ - vldr d7, [sp, #208] @ 0xd0 │ │ │ │ + vldr d2, [sp, #80] @ 0x50 │ │ │ │ + vstr d7, [sp, #112] @ 0x70 │ │ │ │ + vmov.f64 d10, d1 │ │ │ │ + vldr d7, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d5, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [sp, #112] @ 0x70 │ │ │ │ + vldr d4, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d3, d7, d2 │ │ │ │ - vldr d7, [pc, #-876] @ 7f630 │ │ │ │ + vldr d7, [pc, #-936] @ 85460 │ │ │ │ vsub.f64 d2, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vadd.f64 d3, d9, d5 │ │ │ │ vsub.f64 d5, d9, d5 │ │ │ │ - vldr d9, [pc, #-888] @ 7f638 │ │ │ │ + vldr d9, [pc, #-948] @ 85468 │ │ │ │ vsub.f64 d0, d2, d8 │ │ │ │ vadd.f64 d2, d8, d2 │ │ │ │ - vldr d8, [pc, #-892] @ 7f640 │ │ │ │ + vldr d8, [pc, #-952] @ 85470 │ │ │ │ vmul.f64 d1, d0, d1 │ │ │ │ vmla.f64 d1, d3, d7 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ vadd.f64 d10, d6, d4 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vnmls.f64 d3, d0, d7 │ │ │ │ + vldr d7, [sp, #112] @ 0x70 │ │ │ │ vstr d1, [r5] │ │ │ │ - movs r5, #152 @ 0x98 │ │ │ │ - vldr d1, [pc, #-920] @ 7f648 │ │ │ │ - mla r5, r5, lr, r9 │ │ │ │ - vmul.f64 d0, d10, d1 │ │ │ │ + mov.w r5, #152 @ 0x98 │ │ │ │ + vldr d1, [pc, #-984] @ 85478 │ │ │ │ + mla r5, r5, r6, fp │ │ │ │ vstr d3, [r5] │ │ │ │ - vldr d7, [sp, #56] @ 0x38 │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ vadd.f64 d3, d11, d7 │ │ │ │ - vldr d7, [pc, #-940] @ 7f650 │ │ │ │ - add r1, r9 │ │ │ │ - add r3, r9 │ │ │ │ + vldr d7, [pc, #-992] @ 85480 │ │ │ │ + vmul.f64 d0, d10, d1 │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ vmla.f64 d0, d3, d7 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ vnmls.f64 d3, d10, d7 │ │ │ │ - vldr d10, [pc, #-952] @ 7f658 │ │ │ │ + vldr d10, [pc, #848] @ 85bc8 │ │ │ │ vstr d0, [r4] │ │ │ │ - mla r4, ip, lr, r9 │ │ │ │ + sub.w r4, r5, r6 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ - vldr d7, [sp, #56] @ 0x38 │ │ │ │ - mov.w ip, #216 @ 0xd8 │ │ │ │ + add.w r4, fp, r4, lsl #3 │ │ │ │ + vldr d7, [sp, #112] @ 0x70 │ │ │ │ vstr d3, [r4] │ │ │ │ vmul.f64 d3, d2, d8 │ │ │ │ + vsub.f64 d7, d11, d7 │ │ │ │ vmla.f64 d3, d5, d9 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ - vsub.f64 d7, d11, d7 │ │ │ │ vnmls.f64 d5, d2, d9 │ │ │ │ - vldr d2, [pc, #784] @ 7fd50 │ │ │ │ + vldr d2, [pc, #808] @ 85bd0 │ │ │ │ + vstr d3, [r0] │ │ │ │ + mla r0, r9, r6, fp │ │ │ │ vmul.f64 d6, d4, d2 │ │ │ │ + vstr d5, [r0] │ │ │ │ vmla.f64 d6, d7, d10 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vstr d3, [r0] │ │ │ │ - mla r0, ip, lr, r9 │ │ │ │ - mov.w ip, #184 @ 0xb8 │ │ │ │ - vldr d3, [sp, #160] @ 0xa0 │ │ │ │ vnmls.f64 d7, d4, d10 │ │ │ │ - vldr d4, [sp, #128] @ 0x80 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vldr d5, [sp, #96] @ 0x60 │ │ │ │ - vstr d6, [r1] │ │ │ │ - mla r1, ip, lr, r9 │ │ │ │ + vstr d6, [r2] │ │ │ │ + mla r2, r8, r6, fp │ │ │ │ + vstr d7, [r2] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vldr d5, [sp, #40] @ 0x28 │ │ │ │ + vldr d4, [sp, #72] @ 0x48 │ │ │ │ + vldr d3, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d6, d5, d4 │ │ │ │ - vldr d5, [sp, #176] @ 0xb0 │ │ │ │ - vldr d4, [sp, #408] @ 0x198 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vldr d5, [sp, #144] @ 0x90 │ │ │ │ + vldr d4, [sp, #392] @ 0x188 │ │ │ │ vadd.f64 d7, d3, d5 │ │ │ │ + vldr d5, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - vsub.f64 d5, d6, d7 │ │ │ │ - vldr d7, [sp, #184] @ 0xb8 │ │ │ │ - vldr d6, [sp, #168] @ 0xa8 │ │ │ │ - vstr d3, [sp, #56] @ 0x38 │ │ │ │ - vstr d5, [sp, #64] @ 0x40 │ │ │ │ + vsub.f64 d11, d6, d7 │ │ │ │ + vldr d6, [sp, #136] @ 0x88 │ │ │ │ + vldr d7, [sp, #152] @ 0x98 │ │ │ │ + vstr d3, [sp, #24] │ │ │ │ + vldr d3, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d5, [sp, #120] @ 0x78 │ │ │ │ - vldr d3, [sp, #144] @ 0x90 │ │ │ │ + vstr d11, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d11, d5, d3 │ │ │ │ - vldr d5, [sp, #240] @ 0xf0 │ │ │ │ - vmul.f64 d7, d5, d15 │ │ │ │ - vldr d5, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d3, d6, d11 │ │ │ │ + vldr d3, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d5, d6, d11 │ │ │ │ vsub.f64 d11, d6, d11 │ │ │ │ vmul.f64 d6, d4, d15 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ - vmla.f64 d7, d5, d14 │ │ │ │ - vstr d3, [sp, #96] @ 0x60 │ │ │ │ - vldr d3, [sp, #392] @ 0x188 │ │ │ │ + vstr d5, [sp, #64] @ 0x40 │ │ │ │ vnmls.f64 d6, d3, d14 │ │ │ │ vmla.f64 d4, d3, d15 │ │ │ │ - vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + vldr d3, [sp, #200] @ 0xc8 │ │ │ │ + vldr d5, [sp, #216] @ 0xd8 │ │ │ │ + vmul.f64 d7, d5, d15 │ │ │ │ + vldr d5, [sp, #200] @ 0xc8 │ │ │ │ + vmla.f64 d7, d5, d14 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vmul.f64 d7, d3, d15 │ │ │ │ - vldr d3, [sp, #240] @ 0xf0 │ │ │ │ - vmov.f64 d15, d0 │ │ │ │ + vldr d15, [sp, #64] @ 0x40 │ │ │ │ + vldr d3, [sp, #216] @ 0xd8 │ │ │ │ vnmls.f64 d7, d3, d14 │ │ │ │ - vldr d14, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d14, d14, d5 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #96] @ 0x60 │ │ │ │ - vadd.f64 d4, d4, d3 │ │ │ │ + vldr d4, [sp, #24] │ │ │ │ + vadd.f64 d14, d4, d5 │ │ │ │ + vadd.f64 d4, d15, d3 │ │ │ │ + vmov.f64 d15, d0 │ │ │ │ vmul.f64 d0, d4, d0 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ - vmla.f64 d4, d14, d15 │ │ │ │ - vldr d15, [pc, #564] @ 7fd58 │ │ │ │ vnmls.f64 d0, d14, d1 │ │ │ │ - vldr d1, [pc, #564] @ 7fd60 │ │ │ │ - vmov.f64 d14, d1 │ │ │ │ + vmla.f64 d4, d14, d15 │ │ │ │ + vldr d15, [pc, #588] @ 85bd8 │ │ │ │ + vldr d14, [pc, #592] @ 85be0 │ │ │ │ + vstr d0, [fp] │ │ │ │ vneg.f64 d4, d4 │ │ │ │ - vstr d0, [r9] │ │ │ │ - vadd.f64 d0, d11, d6 │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ vstr d4, [r3] │ │ │ │ + ldr r3, [sp, #520] @ 0x208 │ │ │ │ + vsub.f64 d4, d0, d7 │ │ │ │ + vadd.f64 d0, d11, d6 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ - vldr d4, [sp, #64] @ 0x40 │ │ │ │ - ldr r7, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d1, d0, d1 │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ - vsub.f64 d4, d4, d7 │ │ │ │ - add.w r3, r9, r7 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ - movs r7, #136 @ 0x88 │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ - vldr d11, [pc, #520] @ 7fd68 │ │ │ │ - vmla.f64 d1, d4, d15 │ │ │ │ - vmul.f64 d4, d4, d14 │ │ │ │ - vldr d14, [sp, #56] @ 0x38 │ │ │ │ - vnmls.f64 d4, d0, d15 │ │ │ │ - vsub.f64 d5, d14, d5 │ │ │ │ - vldr d14, [sp, #96] @ 0x60 │ │ │ │ - vldr d0, [sp, #504] @ 0x1f8 │ │ │ │ - vsub.f64 d3, d3, d14 │ │ │ │ + vldr d11, [pc, #564] @ 85be8 │ │ │ │ + add r3, fp │ │ │ │ + vmul.f64 d1, d0, d15 │ │ │ │ + vmla.f64 d1, d4, d14 │ │ │ │ + vmul.f64 d4, d4, d15 │ │ │ │ + vldr d15, [sp, #64] @ 0x40 │ │ │ │ + vnmls.f64 d4, d0, d14 │ │ │ │ + vldr d0, [pc, #548] @ 85bf0 │ │ │ │ + vsub.f64 d3, d3, d15 │ │ │ │ vstr d1, [r3] │ │ │ │ - add.w r3, r9, r5 │ │ │ │ - vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d14, [pc, #480] @ 7fd70 │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ + add r3, fp │ │ │ │ vstr d4, [r3] │ │ │ │ + add.w r3, fp, r2 │ │ │ │ + vldr d4, [sp, #24] │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ vmul.f64 d4, d3, d10 │ │ │ │ vmla.f64 d4, d5, d2 │ │ │ │ - ldr r3, [sp, #520] @ 0x208 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ - add r3, r9 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ - vldr d3, [sp, #64] @ 0x40 │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ vstr d4, [r3] │ │ │ │ - movs r3, #192 @ 0xc0 │ │ │ │ + add.w r3, fp, r5 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ - vmul.f64 d3, d0, d13 │ │ │ │ - vldr d4, [sp, #488] @ 0x1e8 │ │ │ │ - mla r3, r3, lr, r9 │ │ │ │ - vnmls.f64 d3, d4, d12 │ │ │ │ - vstr d5, [r3] │ │ │ │ + vstr d5, [r1] │ │ │ │ vmul.f64 d5, d6, d9 │ │ │ │ vmla.f64 d5, d7, d8 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ - add.w r3, r9, r0 │ │ │ │ vnmls.f64 d7, d6, d8 │ │ │ │ - vldr d8, [sp, #152] @ 0x98 │ │ │ │ - vldr d6, [sp, #208] @ 0xd0 │ │ │ │ vstr d5, [r3] │ │ │ │ - add.w r3, r9, r6 │ │ │ │ - vadd.f64 d6, d2, d6 │ │ │ │ - vldr d5, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d2, [sp, #136] @ 0x88 │ │ │ │ + ldrd r0, r1, [sp] │ │ │ │ + ldrd r4, r3, [sp, #232] @ 0xe8 │ │ │ │ + vldr d8, [sp, #96] @ 0x60 │ │ │ │ + vldr d6, [sp, #104] @ 0x68 │ │ │ │ + add r3, fp │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ vstr d7, [r3] │ │ │ │ - vldr d7, [sp, #104] @ 0x68 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + add.w r3, fp, r4 │ │ │ │ + vldr d5, [sp, #408] @ 0x198 │ │ │ │ + vldr d7, [sp, #48] @ 0x30 │ │ │ │ + vldr d4, [sp, #504] @ 0x1f8 │ │ │ │ + vadd.f64 d6, d2, d6 │ │ │ │ + vldr d14, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ - add r3, r9 │ │ │ │ + vldr d1, [sp, #488] @ 0x1e8 │ │ │ │ + vmul.f64 d3, d4, d13 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + vldr d2, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d6, d5, d12 │ │ │ │ + vnmls.f64 d3, d1, d12 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ - vmla.f64 d6, d1, d13 │ │ │ │ - vnmls.f64 d5, d1, d12 │ │ │ │ - vldr d1, [sp, #200] @ 0xc8 │ │ │ │ + vmla.f64 d6, d14, d13 │ │ │ │ + vnmls.f64 d5, d14, d12 │ │ │ │ vadd.f64 d8, d6, d3 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ - vmul.f64 d6, d4, d13 │ │ │ │ - vldr d13, [pc, #316] @ 7fd78 │ │ │ │ - vmla.f64 d6, d0, d12 │ │ │ │ - vldr d12, [pc, #316] @ 7fd80 │ │ │ │ + vmul.f64 d6, d1, d13 │ │ │ │ + vldr d1, [sp, #168] @ 0xa8 │ │ │ │ + vldr d13, [pc, #356] @ 85bf8 │ │ │ │ + vmla.f64 d6, d4, d12 │ │ │ │ + vmov.f64 d12, d0 │ │ │ │ vadd.f64 d4, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [sp, #112] @ 0x70 │ │ │ │ + vldr d6, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vldr d2, [sp, #216] @ 0xd8 │ │ │ │ + vldr d2, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d2, d2, d1 │ │ │ │ vsub.f64 d1, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vadd.f64 d2, d9, d4 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ vsub.f64 d10, d1, d8 │ │ │ │ vadd.f64 d1, d8, d1 │ │ │ │ - vmul.f64 d0, d10, d13 │ │ │ │ - vmla.f64 d0, d2, d12 │ │ │ │ - vmul.f64 d2, d2, d13 │ │ │ │ - vnmls.f64 d2, d10, d12 │ │ │ │ + vmul.f64 d0, d10, d0 │ │ │ │ + vmla.f64 d0, d2, d13 │ │ │ │ + vmul.f64 d2, d2, d12 │ │ │ │ + vldr d12, [pc, #292] @ 85c00 │ │ │ │ + vnmls.f64 d2, d10, d13 │ │ │ │ vadd.f64 d10, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vstr d0, [r3] │ │ │ │ - mla r3, r7, lr, r9 │ │ │ │ - vmul.f64 d0, d10, d14 │ │ │ │ + add.w r3, r4, r6 │ │ │ │ + add.w r3, fp, r3, lsl #3 │ │ │ │ + vmul.f64 d0, d10, d12 │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ vstr d2, [r3] │ │ │ │ vsub.f64 d2, d7, d3 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ - vldr d3, [pc, #224] @ 7fd88 │ │ │ │ - add r3, r9 │ │ │ │ + add.w r3, fp, r4 │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ + vldr d3, [pc, #248] @ 85c08 │ │ │ │ vmla.f64 d0, d2, d11 │ │ │ │ - vmul.f64 d2, d2, d14 │ │ │ │ + vmul.f64 d2, d2, d12 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d2, d10, d11 │ │ │ │ - vldr d10, [pc, #208] @ 7fd90 │ │ │ │ + vldr d10, [pc, #236] @ 85c10 │ │ │ │ vstr d0, [r3] │ │ │ │ - movs r3, #232 @ 0xe8 │ │ │ │ - vldr d0, [pc, #208] @ 7fd98 │ │ │ │ - mla r3, r3, lr, r9 │ │ │ │ + mov.w r3, #232 @ 0xe8 │ │ │ │ + vldr d0, [pc, #232] @ 85c18 │ │ │ │ + mla r3, r3, r6, fp │ │ │ │ vstr d2, [r3] │ │ │ │ vmul.f64 d2, d1, d10 │ │ │ │ + add.w r3, fp, r4 │ │ │ │ + mov.w r4, #200 @ 0xc8 │ │ │ │ vmla.f64 d2, d4, d0 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ - add r3, r9 │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ vnmls.f64 d4, d1, d0 │ │ │ │ vstr d2, [r3] │ │ │ │ - movs r3, #200 @ 0xc8 │ │ │ │ - mla r3, r3, lr, r9 │ │ │ │ + mla r3, r4, r6, fp │ │ │ │ + mov.w r4, #168 @ 0xa8 │ │ │ │ vstr d4, [r3] │ │ │ │ - movs r3, #168 @ 0xa8 │ │ │ │ - vldr d4, [pc, #164] @ 7fda0 │ │ │ │ - mla r3, r3, lr, r9 │ │ │ │ + mla r3, r4, r6, fp │ │ │ │ + vldr d4, [pc, #184] @ 85c20 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ - vstr d5, [r2] │ │ │ │ + vstr d5, [sl] │ │ │ │ vstr d7, [r3] │ │ │ │ ldr r3, [sp, #524] @ 0x20c │ │ │ │ + add ip, r3 │ │ │ │ add fp, r3 │ │ │ │ - add r9, r3 │ │ │ │ ldr r3, [sp, #528] @ 0x210 │ │ │ │ - adds r2, r4, r3 │ │ │ │ - adds r3, r1, r3 │ │ │ │ - str r3, [sp, #4] │ │ │ │ + add.w r2, r0, r3 │ │ │ │ + add r3, r1 │ │ │ │ + strd r2, r3, [sp] │ │ │ │ ldr r3, [sp, #532] @ 0x214 │ │ │ │ - str r2, [sp, #8] │ │ │ │ + eor.w r6, r6, r3 │ │ │ │ + eor.w r7, r7, r3 │ │ │ │ eor.w lr, lr, r3 │ │ │ │ - eor.w r8, r8, r3 │ │ │ │ - eor.w sl, sl, r3 │ │ │ │ ldr r3, [sp, #652] @ 0x28c │ │ │ │ subs r3, #1 │ │ │ │ str r3, [sp, #652] @ 0x28c │ │ │ │ - bne.w 7ea5e │ │ │ │ + bne.w 84832 │ │ │ │ add.w sp, sp, #540 @ 0x21c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ + add r7, sp, #700 @ 0x2bc │ │ │ │ + movs r2, #106 @ 0x6a │ │ │ │ + push {r0, r1, r2, r3, r4, r6, r7, lr} │ │ │ │ + subs r7, #247 @ 0xf7 │ │ │ │ stc 4, cr3, [r0], #560 @ 0x230 │ │ │ │ ldrb r1, [r5, #21] │ │ │ │ subs r7, #245 @ 0xf5 │ │ │ │ - subs r5, r3, #7 │ │ │ │ - strb r3, [r5, #22] │ │ │ │ - ldrh r2, [r3, #60] @ 0x3c │ │ │ │ - subs r7, #229 @ 0xe5 │ │ │ │ strh r5, [r4, #54] @ 0x36 │ │ │ │ lsls r6, r6, #19 │ │ │ │ movs r1, #33 @ 0x21 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ + subs r5, r3, #7 │ │ │ │ + strb r3, [r5, #22] │ │ │ │ + ldrh r2, [r3, #60] @ 0x3c │ │ │ │ + subs r7, #229 @ 0xe5 │ │ │ │ ldrsh r3, [r3, r4] │ │ │ │ ldrb r1, [r4, #12] │ │ │ │ adds r1, r7, r7 │ │ │ │ subs r7, #223 @ 0xdf │ │ │ │ - adds r0, #215 @ 0xd7 │ │ │ │ - @ instruction: 0xfb920a7e │ │ │ │ - subs r7, #255 @ 0xff │ │ │ │ str r2, [r7, #16] │ │ │ │ ldr r6, [r1, #104] @ 0x68 │ │ │ │ ldmia r0!, {r4} │ │ │ │ subs r7, #210 @ 0xd2 │ │ │ │ - add r5, pc, #92 @ (adr r5, 7fde0 ) │ │ │ │ + add r5, pc, #92 @ (adr r5, 85c58 ) │ │ │ │ ldrb r0, [r1, #28] │ │ │ │ - add r7, pc, #340 @ (adr r7, 7fedc ) │ │ │ │ + add r7, pc, #340 @ (adr r7, 85d54 ) │ │ │ │ + subs r7, #255 @ 0xff │ │ │ │ + adds r0, #215 @ 0xd7 │ │ │ │ + @ instruction: 0xfb920a7e │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ @ instruction: 0xffee9922 │ │ │ │ strb r7, [r0, #14] │ │ │ │ subs r7, #240 @ 0xf0 │ │ │ │ strh r1, [r0, #58] @ 0x3a │ │ │ │ @ instruction: 0x47f3 │ │ │ │ - cbz r0, 7fe10 │ │ │ │ + cbz r0, 85c90 │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ strb r5, [r6, #0] │ │ │ │ stc2l 15, cr0, [r1], #988 @ 0x3dc │ │ │ │ subs r7, #243 @ 0xf3 │ │ │ │ ldr r6, [r7, #96] @ 0x60 │ │ │ │ cmp r1, r3 │ │ │ │ strb r3, [r0, #10] │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ │ │ │ │ -0007fda8 : │ │ │ │ - ldr r2, [pc, #8] @ (7fdb4 ) │ │ │ │ - ldr r1, [pc, #12] @ (7fdb8 ) │ │ │ │ +00085c28 : │ │ │ │ + ldr r2, [pc, #8] @ (85c34 ) │ │ │ │ + ldr r1, [pc, #12] @ (85c38 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - b.n 804a8 │ │ │ │ - movs r1, r0 │ │ │ │ - stcl 15, cr15, [r7], #-1020 @ 0xfffffc04 │ │ │ │ + @ instruction: 0xf4f80001 │ │ │ │ + @ instruction: 0xeba7ffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - ldr.w r7, [pc, #1064] @ 801f0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r2 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #132 @ 0x84 │ │ │ │ - add r7, pc │ │ │ │ - ldr r4, [sp, #244] @ 0xf4 │ │ │ │ - ldrd lr, r5, [sp, #232] @ 0xe8 │ │ │ │ - cmp r4, #0 │ │ │ │ - ldr r6, [sp, #240] @ 0xf0 │ │ │ │ - ble.w 80256 │ │ │ │ - ldr r4, [sp, #252] @ 0xfc │ │ │ │ - mov.w fp, #48 @ 0x30 │ │ │ │ - ldr.w ip, [pc, #1036] @ 801f4 │ │ │ │ - mov sl, r2 │ │ │ │ - vldr d13, [pc, #996] @ 801d0 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #116] @ 0x74 │ │ │ │ - ldr r4, [sp, #248] @ 0xf8 │ │ │ │ - vldr d14, [pc, #992] @ 801d8 │ │ │ │ - vldr d12, [pc, #996] @ 801e0 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - str r4, [sp, #120] @ 0x78 │ │ │ │ - ldr.w r7, [r7, ip] │ │ │ │ + ldr.w r6, [pc, #1040] @ 86070 │ │ │ │ + ldrd r5, r7, [sp, #240] @ 0xf0 │ │ │ │ + ldrd r2, r4, [sp, #232] @ 0xe8 │ │ │ │ + add r6, pc │ │ │ │ + cmp r7, #0 │ │ │ │ + ble.w 860fe │ │ │ │ + ldr r7, [sp, #252] @ 0xfc │ │ │ │ + vldr d13, [pc, #988] @ 86050 │ │ │ │ + vldr d14, [pc, #992] @ 86058 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d12, [pc, #992] @ 86060 │ │ │ │ + str r7, [sp, #116] @ 0x74 │ │ │ │ + ldr r7, [sp, #248] @ 0xf8 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + str r7, [sp, #120] @ 0x78 │ │ │ │ + ldr r7, [pc, #996] @ (86074 ) │ │ │ │ + ldr r6, [r6, r7] │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ - ldr r4, [r7, #0] │ │ │ │ - str r4, [sp, #124] @ 0x7c │ │ │ │ - mov r4, lr │ │ │ │ - add.w r2, sl, r5, lsl #4 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ - mov.w lr, r5, lsl #3 │ │ │ │ - mvn.w r8, #39 @ 0x27 │ │ │ │ - vldr d5, [pc, #972] @ 801e8 │ │ │ │ + ldr r6, [r6, #0] │ │ │ │ + str r6, [sp, #124] @ 0x7c │ │ │ │ + mov.w r8, r4, lsl #3 │ │ │ │ + mvn.w r3, #39 @ 0x27 │ │ │ │ + vldr d5, [pc, #968] @ 86068 │ │ │ │ + add.w r7, fp, r4, lsl #4 │ │ │ │ vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d9, [r2] │ │ │ │ - mla r2, r3, r5, r2 │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ - mov.w ip, #24 │ │ │ │ + sub.w r6, r8, r4 │ │ │ │ + add.w r9, r5, r5, lsl #1 │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ + vldr d9, [r7] │ │ │ │ + add.w r7, r7, r6, lsl #3 │ │ │ │ + mov.w lr, r9, lsl #3 │ │ │ │ + ldr r6, [sp, #112] @ 0x70 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ - vldr d7, [r2] │ │ │ │ - sub.w r2, r2, r5, lsl #5 │ │ │ │ - add.w r7, r3, r6, lsl #4 │ │ │ │ - mul.w ip, ip, r6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, lr │ │ │ │ - vldr d11, [r7] │ │ │ │ - add r7, ip │ │ │ │ + vldr d7, [r7] │ │ │ │ + sub.w r7, r7, r4, lsl #5 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add r7, r8 │ │ │ │ + add.w r6, r6, r5, lsl #4 │ │ │ │ + vldr d11, [r6] │ │ │ │ + add r6, lr │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mla r2, r8, r5, r2 │ │ │ │ - vldr d3, [r2] │ │ │ │ - mla r2, fp, r5, r2 │ │ │ │ + vldr d6, [r7] │ │ │ │ + mla r7, r3, r4, r7 │ │ │ │ + vldr d3, [r7] │ │ │ │ + add.w r7, r7, ip, lsl #4 │ │ │ │ + mov.w ip, r4, lsl #2 │ │ │ │ + sub.w sl, r4, ip │ │ │ │ + add ip, r4 │ │ │ │ vadd.f64 d10, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vsub.f64 d3, d10, d4 │ │ │ │ vadd.f64 d10, d4, d10 │ │ │ │ vmul.f64 d3, d3, d5 │ │ │ │ vstr d3, [sp] │ │ │ │ vmul.f64 d3, d7, d14 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vmla.f64 d7, d6, d14 │ │ │ │ vnmls.f64 d3, d6, d13 │ │ │ │ + vmla.f64 d7, d6, d14 │ │ │ │ vmov.f64 d6, d9 │ │ │ │ vmls.f64 d6, d10, d8 │ │ │ │ - vstr d7, [sp, #48] @ 0x30 │ │ │ │ vstr d3, [sp, #40] @ 0x28 │ │ │ │ + vstr d7, [sp, #48] @ 0x30 │ │ │ │ vstr d6, [sp, #56] @ 0x38 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r7, r6, lsl #5 │ │ │ │ - vldr d7, [r7] │ │ │ │ - sub.w r7, r7, ip │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r6, r5, lsl #5 │ │ │ │ + vldr d7, [r6] │ │ │ │ + sub.w r6, r6, lr │ │ │ │ vsub.f64 d15, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - mla r7, r8, r6, r7 │ │ │ │ - mvn.w r8, #23 │ │ │ │ - vldr d3, [r7] │ │ │ │ - mla r7, fp, r6, r7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + mla r6, r3, r5, r6 │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ + vldr d3, [r6] │ │ │ │ + add.w r6, r6, r9, lsl #4 │ │ │ │ + mov.w r9, r2, lsl #3 │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vmul.f64 d3, d15, d13 │ │ │ │ vmul.f64 d15, d15, d14 │ │ │ │ + vnmls.f64 d15, d4, d13 │ │ │ │ vmov.f64 d2, d3 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vnmls.f64 d15, d4, d13 │ │ │ │ + vldr d6, [fp] │ │ │ │ vmla.f64 d2, d4, d14 │ │ │ │ vmov.f64 d4, d11 │ │ │ │ - vldr d6, [sl] │ │ │ │ vmul.f64 d1, d3, d5 │ │ │ │ vmls.f64 d4, d7, d8 │ │ │ │ vadd.f64 d7, d11, d7 │ │ │ │ vstr d1, [sp, #8] │ │ │ │ vstr d2, [sp, #64] @ 0x40 │ │ │ │ vstr d4, [sp, #72] @ 0x48 │ │ │ │ - vldr d4, [r2] │ │ │ │ - mla r2, r8, r5, r2 │ │ │ │ - mov.w r8, r4, lsl #5 │ │ │ │ - sub.w lr, r2, lr │ │ │ │ - vldr d5, [r2] │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ + vldr d4, [r7] │ │ │ │ + add.w r7, r7, sl, lsl #3 │ │ │ │ + mov.w sl, r2, lsl #5 │ │ │ │ + vldr d5, [r7] │ │ │ │ + sub.w r7, r7, r8 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [lr] │ │ │ │ - mla lr, r2, r5, lr │ │ │ │ - vldr d1, [lr] │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, r7, ip, lsl #3 │ │ │ │ + vldr d1, [r7] │ │ │ │ + add.w r7, r5, r5, lsl #2 │ │ │ │ vadd.f64 d2, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d2, d3 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vldr d2, [r3] │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ + vmov.f64 d2, d4 │ │ │ │ vmul.f64 d1, d1, d0 │ │ │ │ + vmls.f64 d2, d3, d8 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ vstr d1, [sp, #16] │ │ │ │ vmul.f64 d1, d6, d14 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ + vstr d2, [sp, #96] @ 0x60 │ │ │ │ vmla.f64 d6, d5, d14 │ │ │ │ vnmls.f64 d1, d5, d13 │ │ │ │ - vstr d6, [sp, #88] @ 0x58 │ │ │ │ - vldr d6, [r7] │ │ │ │ - sub.w r7, r7, ip │ │ │ │ + vldr d2, [r3] │ │ │ │ vstr d1, [sp, #80] @ 0x50 │ │ │ │ - vmov.f64 d1, d4 │ │ │ │ - vmls.f64 d1, d3, d8 │ │ │ │ - vadd.f64 d4, d4, d3 │ │ │ │ - vldr d5, [r7] │ │ │ │ - sub.w r7, r7, r6, lsl #3 │ │ │ │ - vldr d8, [r7] │ │ │ │ - mla r7, r2, r6, r7 │ │ │ │ + vstr d6, [sp, #88] @ 0x58 │ │ │ │ + vldr d6, [r6] │ │ │ │ + sub.w r6, r6, lr │ │ │ │ + vldr d5, [r6] │ │ │ │ + sub.w r6, r6, r5, lsl #3 │ │ │ │ + vldr d8, [r6] │ │ │ │ + add.w r6, r6, r7, lsl #3 │ │ │ │ + add.w r7, r2, r2, lsl #2 │ │ │ │ vsub.f64 d0, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - mul.w r2, r4, r2 │ │ │ │ - vldr d2, [r7] │ │ │ │ - adds r7, r0, r2 │ │ │ │ - vstr d1, [sp, #96] @ 0x60 │ │ │ │ - vstr d0, [sp, #24] │ │ │ │ + vldr d2, [r6] │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + vldr d11, [sp, #72] @ 0x48 │ │ │ │ + add.w r6, r0, r7 │ │ │ │ vadd.f64 d1, d8, d2 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ + vstr d0, [sp, #24] │ │ │ │ vmul.f64 d8, d0, d13 │ │ │ │ - vldr d11, [sp, #72] @ 0x48 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vsub.f64 d8, d2, d5 │ │ │ │ - vmla.f64 d0, d1, d14 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ - vmov.f64 d2, #80 @ 0x3e800000 0.250 │ │ │ │ + vadd.f64 d2, d9, d10 │ │ │ │ + vldr d9, [sp] │ │ │ │ + vldr d10, [sp, #56] @ 0x38 │ │ │ │ + vmla.f64 d0, d1, d14 │ │ │ │ + vmul.f64 d1, d1, d13 │ │ │ │ + vsub.f64 d3, d2, d4 │ │ │ │ + vadd.f64 d2, d2, d4 │ │ │ │ vstr d0, [sp, #104] @ 0x68 │ │ │ │ - vldr d0, [pc, #524] @ 801e8 │ │ │ │ + vadd.f64 d2, d2, d2 │ │ │ │ + vldr d0, [pc, #464] @ 86068 │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d0, d8, d0 │ │ │ │ - vmul.f64 d8, d1, d13 │ │ │ │ + vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ vstr d0, [sp, #32] │ │ │ │ vldr d0, [sp, #24] │ │ │ │ - vnmls.f64 d8, d0, d14 │ │ │ │ + vldr d4, [sp, #32] │ │ │ │ + vnmls.f64 d1, d0, d14 │ │ │ │ vmov.f64 d0, d6 │ │ │ │ - vmla.f64 d0, d5, d2 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ - vadd.f64 d2, d9, d10 │ │ │ │ - vldr d10, [sp, #56] @ 0x38 │ │ │ │ - vldr d9, [sp] │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ + vmla.f64 d0, d5, d8 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - vsub.f64 d3, d2, d4 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vadd.f64 d2, d2, d4 │ │ │ │ - vldr d4, [sp, #32] │ │ │ │ vsub.f64 d7, d5, d3 │ │ │ │ - vadd.f64 d6, d6, d6 │ │ │ │ - vadd.f64 d2, d2, d2 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ vldr d5, [sp, #8] │ │ │ │ + vadd.f64 d6, d6, d6 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ - vstr d2, [r0] │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ - vstr d6, [r7] │ │ │ │ - lsls r7, r4, #4 │ │ │ │ - add.w ip, r1, r7 │ │ │ │ - vsub.f64 d2, d11, d5 │ │ │ │ + vstr d6, [r6] │ │ │ │ + mov.w r6, r2, lsl #4 │ │ │ │ + vsub.f64 d8, d11, d5 │ │ │ │ vadd.f64 d5, d4, d0 │ │ │ │ + add.w ip, r1, r6 │ │ │ │ vstr d7, [ip] │ │ │ │ - mla ip, r3, r4, r1 │ │ │ │ + sub.w ip, r9, r2 │ │ │ │ + add.w ip, r1, ip, lsl #3 │ │ │ │ vldr d7, [sp, #40] @ 0x28 │ │ │ │ vstr d3, [ip] │ │ │ │ vsub.f64 d3, d10, d9 │ │ │ │ - vadd.f64 d9, d7, d2 │ │ │ │ - vsub.f64 d2, d2, d7 │ │ │ │ + add.w ip, r0, sl │ │ │ │ + add sl, r1 │ │ │ │ + vadd.f64 d9, d7, d8 │ │ │ │ + vsub.f64 d8, d8, d7 │ │ │ │ vldr d7, [sp, #16] │ │ │ │ - add.w ip, r0, r8 │ │ │ │ - add r8, r1 │ │ │ │ - vadd.f64 d1, d15, d3 │ │ │ │ + vadd.f64 d2, d15, d3 │ │ │ │ vsub.f64 d3, d3, d15 │ │ │ │ vldr d15, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d7, d15, d7 │ │ │ │ - vadd.f64 d6, d8, d7 │ │ │ │ - vsub.f64 d7, d8, d7 │ │ │ │ - vldr d8, [sp, #80] @ 0x50 │ │ │ │ - vsub.f64 d4, d5, d8 │ │ │ │ - vadd.f64 d5, d8, d5 │ │ │ │ - vadd.f64 d8, d1, d6 │ │ │ │ - vsub.f64 d6, d6, d1 │ │ │ │ - vldr d1, [sp, #104] @ 0x68 │ │ │ │ - vadd.f64 d8, d8, d8 │ │ │ │ - vstr d8, [ip] │ │ │ │ - vsub.f64 d8, d7, d3 │ │ │ │ - mul.w ip, fp, r4 │ │ │ │ + vadd.f64 d6, d1, d7 │ │ │ │ + vsub.f64 d7, d1, d7 │ │ │ │ + vldr d1, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d4, d5, d1 │ │ │ │ + vadd.f64 d5, d1, d5 │ │ │ │ + vadd.f64 d1, d2, d6 │ │ │ │ + vsub.f64 d6, d6, d2 │ │ │ │ + vadd.f64 d1, d1, d1 │ │ │ │ + vstr d1, [ip] │ │ │ │ + vsub.f64 d1, d7, d3 │ │ │ │ + add.w ip, r2, r2, lsl #1 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ vldr d3, [sp, #48] @ 0x30 │ │ │ │ - add.w lr, r0, ip │ │ │ │ - add ip, r1 │ │ │ │ - vadd.f64 d8, d8, d8 │ │ │ │ - vstr d8, [lr] │ │ │ │ - vsub.f64 d8, d5, d2 │ │ │ │ - mov.w lr, #72 @ 0x48 │ │ │ │ - vadd.f64 d5, d2, d5 │ │ │ │ - mul.w lr, lr, r4 │ │ │ │ - vadd.f64 d8, d8, d8 │ │ │ │ + mov.w lr, ip, lsl #4 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + add.w r8, r0, lr │ │ │ │ + add lr, r1 │ │ │ │ + vadd.f64 d1, d1, d1 │ │ │ │ + vstr d1, [r8] │ │ │ │ + vsub.f64 d1, d5, d8 │ │ │ │ + vadd.f64 d5, d8, d5 │ │ │ │ + add.w r8, r9, r2 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + add.w r3, r0, r8 │ │ │ │ + add r8, r1 │ │ │ │ + vadd.f64 d1, d1, d1 │ │ │ │ vsub.f64 d2, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - add.w r9, r0, lr │ │ │ │ vldr d5, [sp, #64] @ 0x40 │ │ │ │ - add lr, r1 │ │ │ │ - vstr d8, [r9] │ │ │ │ - vsub.f64 d8, d4, d9 │ │ │ │ - mov.w r9, r4, lsl #3 │ │ │ │ - vadd.f64 d4, d9, d4 │ │ │ │ + vstr d1, [r3] │ │ │ │ + vsub.f64 d1, d4, d9 │ │ │ │ vmul.f64 d2, d2, d12 │ │ │ │ + vadd.f64 d4, d9, d4 │ │ │ │ vmul.f64 d6, d6, d12 │ │ │ │ add.w r3, r0, r9 │ │ │ │ add r9, r1 │ │ │ │ - vadd.f64 d8, d8, d8 │ │ │ │ - vstr d8, [r3] │ │ │ │ + vadd.f64 d1, d1, d1 │ │ │ │ + vstr d1, [r3] │ │ │ │ vstr d2, [r9] │ │ │ │ - vstr d6, [ip] │ │ │ │ + vstr d6, [lr] │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ - add ip, r7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vldr d4, [sp] │ │ │ │ - add r7, r0 │ │ │ │ - vldr d8, [sp, #88] @ 0x58 │ │ │ │ + add lr, r6 │ │ │ │ + add r6, r0 │ │ │ │ + vldr d1, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d6, d6, d12 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ - vstr d6, [ip] │ │ │ │ - mov.w ip, #24 │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - add.w r9, r1, ip │ │ │ │ + vstr d6, [lr] │ │ │ │ + add.w lr, r1, ip │ │ │ │ add ip, r0 │ │ │ │ - vstr d7, [r9] │ │ │ │ + vstr d7, [lr] │ │ │ │ vadd.f64 d7, d4, d10 │ │ │ │ - add.w r9, r0, r4, lsl #6 │ │ │ │ + add.w lr, r0, r2, lsl #6 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ vldr d5, [sp, #8] │ │ │ │ vadd.f64 d5, d5, d11 │ │ │ │ vadd.f64 d4, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vldr d3, [sp, #16] │ │ │ │ vadd.f64 d3, d3, d15 │ │ │ │ vadd.f64 d2, d1, d3 │ │ │ │ vsub.f64 d3, d1, d3 │ │ │ │ vldr d1, [sp, #32] │ │ │ │ + vldr d8, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d0, d1, d0 │ │ │ │ vadd.f64 d1, d8, d0 │ │ │ │ vsub.f64 d0, d0, d8 │ │ │ │ vadd.f64 d8, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vadd.f64 d8, d8, d8 │ │ │ │ - vstr d8, [r9] │ │ │ │ + vstr d8, [lr] │ │ │ │ vsub.f64 d8, d3, d7 │ │ │ │ - vadd.f64 d3, d7, d3 │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d8, d8, d8 │ │ │ │ - vstr d8, [r7] │ │ │ │ - vadd.f64 d8, d5, d0 │ │ │ │ - vsub.f64 d5, d0, d5 │ │ │ │ - add r7, r2 │ │ │ │ - add r2, r1 │ │ │ │ - vadd.f64 d8, d8, d8 │ │ │ │ - vadd.f64 d7, d3, d5 │ │ │ │ - vsub.f64 d5, d5, d3 │ │ │ │ - b.n 801f8 │ │ │ │ + b.n 86078 │ │ │ │ nop │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 80460 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 862e0 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ - b.w ff52891a │ │ │ │ - b.n 808de │ │ │ │ + b.w ff52e79a │ │ │ │ + b.n 8675e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - ldcl 0, cr0, [r6, #4]! │ │ │ │ + vhadd.u16 d16, d12, d1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vstr d8, [r7] │ │ │ │ + vadd.f64 d3, d7, d3 │ │ │ │ + vadd.f64 d8, d8, d8 │ │ │ │ + vstr d8, [r6] │ │ │ │ + vadd.f64 d8, d5, d0 │ │ │ │ + vsub.f64 d5, d0, d5 │ │ │ │ + add r6, r7 │ │ │ │ + add r7, r1 │ │ │ │ + vadd.f64 d8, d8, d8 │ │ │ │ + vadd.f64 d7, d3, d5 │ │ │ │ + vsub.f64 d5, d5, d3 │ │ │ │ + vstr d8, [r6] │ │ │ │ vadd.f64 d8, d4, d1 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ + ldr r6, [sp, #116] @ 0x74 │ │ │ │ vadd.f64 d8, d8, d8 │ │ │ │ + add r0, r6 │ │ │ │ vstr d8, [ip] │ │ │ │ - vstr d7, [r8] │ │ │ │ + vstr d7, [sl] │ │ │ │ vsub.f64 d7, d1, d4 │ │ │ │ - vstr d5, [lr] │ │ │ │ + vstr d5, [r8] │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vstr d5, [r1] │ │ │ │ - vstr d7, [r2] │ │ │ │ - ldr r2, [sp, #116] @ 0x74 │ │ │ │ - add r0, r2 │ │ │ │ - add r1, r2 │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ - add r3, r2 │ │ │ │ - add sl, r2 │ │ │ │ + add r1, r6 │ │ │ │ + ldr r6, [sp, #120] @ 0x78 │ │ │ │ + vstr d7, [r7] │ │ │ │ + add r3, r6 │ │ │ │ + add fp, r6 │ │ │ │ + ldr r6, [sp, #124] @ 0x7c │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ - ldr r2, [sp, #124] @ 0x7c │ │ │ │ ldr r3, [sp, #244] @ 0xf4 │ │ │ │ - eors r4, r2 │ │ │ │ - eors r5, r2 │ │ │ │ + eor.w r2, r2, r6 │ │ │ │ + eor.w r4, r4, r6 │ │ │ │ + eor.w r5, r5, r6 │ │ │ │ subs r3, #1 │ │ │ │ - eor.w r6, r6, r2 │ │ │ │ str r3, [sp, #244] @ 0xf4 │ │ │ │ - bne.w 7fe0c │ │ │ │ + bne.w 85c96 │ │ │ │ add sp, #132 @ 0x84 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -00080260 : │ │ │ │ - ldr r2, [pc, #8] @ (8026c ) │ │ │ │ - ldr r1, [pc, #12] @ (80270 ) │ │ │ │ +0008611c : │ │ │ │ + ldr r2, [pc, #8] @ (86128 ) │ │ │ │ + ldr r1, [pc, #12] @ (8612c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - udf #240 @ 0xf0 │ │ │ │ - movs r1, r0 │ │ │ │ - @ instruction: 0xfb57ffff │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r9, r0 │ │ │ │ - mov sl, r2 │ │ │ │ + bics.w r0, r4, #1 │ │ │ │ + @ instruction: 0xfb1bffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r2 │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #180 @ 0xb4 │ │ │ │ - ldr.w r2, [pc, #1088] @ 806c8 │ │ │ │ - ldr r0, [sp, #292] @ 0x124 │ │ │ │ - add r2, pc │ │ │ │ - ldrd r4, r5, [sp, #280] @ 0x118 │ │ │ │ - cmp r0, #0 │ │ │ │ - ldr r6, [sp, #288] @ 0x120 │ │ │ │ - ble.w 8098a │ │ │ │ - ldr r0, [sp, #300] @ 0x12c │ │ │ │ - vldr d13, [pc, #984] @ 80678 │ │ │ │ - vldr d14, [pc, #988] @ 80680 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - str r0, [sp, #164] @ 0xa4 │ │ │ │ - ldr r0, [sp, #296] @ 0x128 │ │ │ │ - vldr d15, [pc, #988] @ 80688 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ - str r0, [sp, #168] @ 0xa8 │ │ │ │ - ldr.w r0, [pc, #1048] @ 806cc │ │ │ │ - ldr r2, [r2, r0] │ │ │ │ - str r3, [sp, #160] @ 0xa0 │ │ │ │ - ldr r2, [r2, #0] │ │ │ │ + sub sp, #188 @ 0xbc │ │ │ │ + ldrd r4, r5, [sp, #288] @ 0x120 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + ldrd r6, r2, [sp, #296] @ 0x128 │ │ │ │ + str r3, [sp, #168] @ 0xa8 │ │ │ │ + ldr.w r3, [pc, #1068] @ 86588 │ │ │ │ + cmp r2, #0 │ │ │ │ + add r3, pc │ │ │ │ + ble.w 86880 │ │ │ │ + ldr r2, [sp, #308] @ 0x134 │ │ │ │ + vldr d13, [pc, #984] @ 86540 │ │ │ │ + vldr d14, [pc, #988] @ 86548 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d15, [pc, #988] @ 86550 │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - mov.w ip, r6, lsl #4 │ │ │ │ + ldr r2, [sp, #304] @ 0x130 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #176] @ 0xb0 │ │ │ │ + ldr.w r2, [pc, #1032] @ 8658c │ │ │ │ + ldr r3, [r3, r2] │ │ │ │ + ldr r3, [r3, #0] │ │ │ │ + str r3, [sp, #180] @ 0xb4 │ │ │ │ + ldr r3, [sp, #168] @ 0xa8 │ │ │ │ + mov.w ip, r6, lsl #2 │ │ │ │ mvn.w r7, #39 @ 0x27 │ │ │ │ - add.w r0, r2, ip │ │ │ │ - mov.w lr, #72 @ 0x48 │ │ │ │ - mul.w r2, r3, r6 │ │ │ │ - vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ + mov.w r8, r6, lsl #4 │ │ │ │ + vmov.f64 d1, #96 @ 0x3f000000 0.5 │ │ │ │ + add.w lr, ip, r6 │ │ │ │ mul.w r7, r5, r7 │ │ │ │ - vldr d11, [pc, #944] @ 80690 │ │ │ │ - vldr d7, [r0] │ │ │ │ - add r0, r2 │ │ │ │ - mov r3, r2 │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - mov.w fp, r5, lsl #4 │ │ │ │ - mvn.w r8, #55 @ 0x37 │ │ │ │ - vldr d6, [r0] │ │ │ │ - mla r2, r2, r5, sl │ │ │ │ + vldr d12, [pc, #944] @ 86558 │ │ │ │ + mov.w lr, lr, lsl #3 │ │ │ │ + sub.w ip, r6, ip │ │ │ │ + mov.w r0, r5, lsl #3 │ │ │ │ + add.w r2, r3, r8 │ │ │ │ + add.w r3, r5, r5, lsl #1 │ │ │ │ + add.w r9, r0, r5 │ │ │ │ + mov.w sl, r5, lsl #4 │ │ │ │ + vldr d7, [r2] │ │ │ │ + add r2, lr │ │ │ │ + add.w r3, fp, r3, lsl #5 │ │ │ │ + vldr d6, [r2] │ │ │ │ vmul.f64 d5, d6, d14 │ │ │ │ vnmls.f64 d5, d7, d13 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmla.f64 d7, d6, d13 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - vldr d4, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - vstr d5, [sp] │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ - vldr d7, [r2] │ │ │ │ - mla r2, lr, r5, r2 │ │ │ │ - mov.w lr, r6, lsl #5 │ │ │ │ - add r0, lr │ │ │ │ + vldr d6, [r3] │ │ │ │ + add r3, r7 │ │ │ │ + vldr d4, [r3] │ │ │ │ + add r3, r7 │ │ │ │ + vstr d5, [sp, #16] │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ + vldr d7, [r3] │ │ │ │ + add.w r3, r3, r9, lsl #3 │ │ │ │ + mov.w r9, r6, lsl #5 │ │ │ │ + add r2, r9 │ │ │ │ + vldr d10, [r3] │ │ │ │ + add r3, r7 │ │ │ │ + vldr d2, [r2] │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d10, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - vldr d0, [r0] │ │ │ │ - subs r0, r0, r3 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ + str r2, [sp, #8] │ │ │ │ + sub.w r2, r5, r0 │ │ │ │ + sub.w r0, r0, r5 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d4, d5, d5 │ │ │ │ - vmul.f64 d7, d7, d11 │ │ │ │ - vstr d0, [sp, #40] @ 0x28 │ │ │ │ - vldr d0, [r0] │ │ │ │ - add r0, ip │ │ │ │ + vmul.f64 d7, d7, d12 │ │ │ │ vadd.f64 d3, d4, d6 │ │ │ │ - vnmls.f64 d6, d5, d12 │ │ │ │ - vstr d3, [sp, #16] │ │ │ │ + vnmls.f64 d6, d5, d1 │ │ │ │ + vstr d3, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d1, d7, d6 │ │ │ │ - vadd.f64 d12, d7, d6 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add r2, fp │ │ │ │ - vldr d2, [r2] │ │ │ │ - mla r2, r8, r5, r2 │ │ │ │ - vstr d1, [sp, #24] │ │ │ │ - vstr d12, [sp, #32] │ │ │ │ + vadd.f64 d11, d7, d6 │ │ │ │ + vldr d7, [r3] │ │ │ │ + add r3, sl │ │ │ │ + vldr d2, [r3] │ │ │ │ + add.w r3, r3, r2, lsl #3 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vstr d1, [sp, #32] │ │ │ │ + vldr d4, [r3] │ │ │ │ + add r3, sl │ │ │ │ + vstr d11, [sp, #112] @ 0x70 │ │ │ │ + add.w r0, r3, r0, lsl #3 │ │ │ │ + vldr d3, [r3] │ │ │ │ vadd.f64 d5, d7, d2 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d4, [r2] │ │ │ │ - add r2, fp │ │ │ │ - vldr d3, [r2] │ │ │ │ + sub.w r2, r2, lr │ │ │ │ + mov.w lr, r6, lsl #3 │ │ │ │ + vldr d0, [r2] │ │ │ │ + add r2, r8 │ │ │ │ + sub.w sl, r6, lr │ │ │ │ + sub.w r3, lr, r6 │ │ │ │ vadd.f64 d6, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vldr d3, [r0] │ │ │ │ - mla r0, r8, r6, r0 │ │ │ │ - mov.w r8, r4, lsl #6 │ │ │ │ + vldr d3, [r2] │ │ │ │ + add.w r2, r2, sl, lsl #3 │ │ │ │ + vldr d1, [r2] │ │ │ │ + add r2, r8 │ │ │ │ + add.w r3, r2, r3, lsl #3 │ │ │ │ + vldr d7, [r2] │ │ │ │ vadd.f64 d9, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d1, [r0] │ │ │ │ - add r0, ip │ │ │ │ - vldr d5, [pc, #736] @ 80698 │ │ │ │ - mov.w ip, #56 @ 0x38 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vmov.f64 d11, d5 │ │ │ │ - vmul.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d5, d0, d3 │ │ │ │ - vadd.f64 d3, d0, d3 │ │ │ │ + vldr d5, [pc, #692] @ 86560 │ │ │ │ vsub.f64 d8, d1, d7 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ vmul.f64 d1, d4, d15 │ │ │ │ - vldr d0, [sp, #40] @ 0x28 │ │ │ │ - mla r2, ip, r5, r2 │ │ │ │ - mla r0, ip, r6, r0 │ │ │ │ - vadd.f64 d12, d5, d8 │ │ │ │ + vmul.f64 d6, d6, d5 │ │ │ │ + vmov.f64 d12, d5 │ │ │ │ + vsub.f64 d5, d0, d3 │ │ │ │ + vadd.f64 d3, d0, d3 │ │ │ │ + vadd.f64 d0, d10, d9 │ │ │ │ + vadd.f64 d11, d5, d8 │ │ │ │ vsub.f64 d5, d5, d8 │ │ │ │ - vadd.f64 d8, d10, d9 │ │ │ │ - mul.w ip, ip, r4 │ │ │ │ - vmul.f64 d5, d5, d11 │ │ │ │ - vstr d12, [sp, #48] @ 0x30 │ │ │ │ - vstr d8, [sp, #112] @ 0x70 │ │ │ │ - vldr d8, [pc, #664] @ 806a0 │ │ │ │ + vldr d8, [pc, #656] @ 86568 │ │ │ │ + vstr d0, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d5, d5, d12 │ │ │ │ + vmov.f64 d12, #80 @ 0x3e800000 0.250 │ │ │ │ + vldr d0, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmla.f64 d1, d2, d8 │ │ │ │ + vstr d11, [sp, #8] │ │ │ │ + vnmls.f64 d10, d9, d12 │ │ │ │ vnmls.f64 d4, d2, d15 │ │ │ │ - vmov.f64 d2, #80 @ 0x3e800000 0.250 │ │ │ │ - vmls.f64 d0, d12, d2 │ │ │ │ - vmov.f64 d11, d2 │ │ │ │ - vnmls.f64 d10, d9, d11 │ │ │ │ + vmls.f64 d0, d11, d12 │ │ │ │ vsub.f64 d2, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - vsub.f64 d0, d2, d1 │ │ │ │ - vadd.f64 d2, d1, d2 │ │ │ │ - vstr d0, [sp, #120] @ 0x78 │ │ │ │ - vsub.f64 d0, d4, d5 │ │ │ │ - vstr d2, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d2, d4, d5 │ │ │ │ + vsub.f64 d11, d4, d5 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ vmul.f64 d5, d7, d15 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vmla.f64 d7, d3, d15 │ │ │ │ - vstr d0, [sp, #56] @ 0x38 │ │ │ │ - vstr d2, [sp, #136] @ 0x88 │ │ │ │ + vsub.f64 d0, d2, d1 │ │ │ │ + vadd.f64 d2, d1, d2 │ │ │ │ vnmls.f64 d5, d3, d8 │ │ │ │ + vmla.f64 d7, d3, d15 │ │ │ │ vsub.f64 d3, d6, d10 │ │ │ │ vadd.f64 d6, d6, d10 │ │ │ │ - vadd.f64 d10, d7, d6 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ + vstr d2, [sp, #48] @ 0x30 │ │ │ │ + vstr d0, [sp, #128] @ 0x80 │ │ │ │ + vstr d11, [sp, #136] @ 0x88 │ │ │ │ + vstr d4, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d9, d5, d3 │ │ │ │ - vstr d10, [sp, #72] @ 0x48 │ │ │ │ + vsub.f64 d3, d5, d3 │ │ │ │ + vstr d9, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d9, d7, d6 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ vstr d9, [sp, #64] @ 0x40 │ │ │ │ - vsub.f64 d9, d5, d3 │ │ │ │ - vstr d9, [sp, #80] @ 0x50 │ │ │ │ - vstr d7, [sp, #144] @ 0x90 │ │ │ │ - vldr d11, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - vldr d3, [sl] │ │ │ │ - vldr d2, [r0] │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, r2, r5, lsl #5 │ │ │ │ - vstr d2, [sp, #88] @ 0x58 │ │ │ │ - vldr d1, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - add.w r7, r1, ip │ │ │ │ - vldr d4, [r2] │ │ │ │ + vldr d1, [r0] │ │ │ │ + add r0, r7 │ │ │ │ + vstr d3, [sp, #72] @ 0x48 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r0, r5, lsl #5 │ │ │ │ + vldr d3, [fp] │ │ │ │ + vstr d1, [sp, #80] @ 0x50 │ │ │ │ + vldr d1, [r0] │ │ │ │ + add r0, r7 │ │ │ │ + add.w r7, r4, r4, lsl #2 │ │ │ │ + vstr d7, [sp, #152] @ 0x98 │ │ │ │ + vldr d4, [r0] │ │ │ │ + vldr d9, [r3] │ │ │ │ + add.w r3, r3, ip, lsl #4 │ │ │ │ + mov.w ip, r4, lsl #6 │ │ │ │ vadd.f64 d5, d6, d1 │ │ │ │ - mvn.w r2, #47 @ 0x2f │ │ │ │ vsub.f64 d1, d1, d6 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ vadd.f64 d7, d3, d4 │ │ │ │ + ldr r2, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - mla r0, r2, r6, r0 │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ + vstr d9, [sp, #88] @ 0x58 │ │ │ │ + vldr d6, [r2] │ │ │ │ + mov.w r2, r7, lsl #3 │ │ │ │ vadd.f64 d9, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [pc, #456] @ 80698 │ │ │ │ - vldr d6, [r2] │ │ │ │ + add.w r7, r1, r7, lsl #4 │ │ │ │ + vldr d5, [pc, #416] @ 86560 │ │ │ │ vmul.f64 d10, d7, d5 │ │ │ │ - vmov.f64 d12, d5 │ │ │ │ - vldr d5, [r0] │ │ │ │ - add.w r0, r0, r6, lsl #3 │ │ │ │ - vldr d2, [r0] │ │ │ │ - add r0, lr │ │ │ │ + vmov.f64 d11, d5 │ │ │ │ + vldr d5, [r3] │ │ │ │ + add r3, lr │ │ │ │ + mov.w lr, r4, lsl #3 │ │ │ │ + vldr d2, [r3] │ │ │ │ + add r3, r9 │ │ │ │ + sub.w r8, lr, r4 │ │ │ │ + mov.w r8, r8, lsl #3 │ │ │ │ + add lr, r1 │ │ │ │ + vldr d0, [r3] │ │ │ │ + add.w r3, r0, r2 │ │ │ │ + mov.w r9, r4, lsl #4 │ │ │ │ vsub.f64 d4, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - vadd.f64 d6, d11, d9 │ │ │ │ - mov.w lr, r4, lsl #4 │ │ │ │ - vldr d0, [r0] │ │ │ │ - mul.w r0, r3, r4 │ │ │ │ - add.w r2, r9, r0 │ │ │ │ + vldr d6, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vmul.f64 d0, d3, d15 │ │ │ │ + vadd.f64 d6, d6, d9 │ │ │ │ vsub.f64 d7, d4, d8 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ - vldr d8, [pc, #384] @ 806a0 │ │ │ │ + vldr d8, [pc, #336] @ 86568 │ │ │ │ + vmul.f64 d4, d4, d11 │ │ │ │ + vldr d11, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vmla.f64 d0, d1, d8 │ │ │ │ - vldr d8, [sp, #88] @ 0x58 │ │ │ │ - vmul.f64 d4, d4, d12 │ │ │ │ vnmls.f64 d3, d1, d15 │ │ │ │ - vmov.f64 d1, #80 @ 0x3e800000 0.250 │ │ │ │ - vmla.f64 d8, d7, d1 │ │ │ │ - vsub.f64 d1, d4, d8 │ │ │ │ + vmov.f64 d1, d11 │ │ │ │ + vmla.f64 d1, d7, d12 │ │ │ │ + vsub.f64 d7, d7, d11 │ │ │ │ + vldr d11, [sp, #8] │ │ │ │ + vmov.f64 d8, d1 │ │ │ │ + vsub.f64 d1, d4, d1 │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ - vsub.f64 d12, d1, d0 │ │ │ │ + vsub.f64 d8, d1, d0 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ + vstr d8, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d8, d4, d3 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ - vldr d3, [pc, #328] @ 806a0 │ │ │ │ - vstr d1, [sp, #104] @ 0x68 │ │ │ │ - vmov.f64 d1, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d4, [sp, #152] @ 0x98 │ │ │ │ + vldr d3, [pc, #264] @ 86568 │ │ │ │ + vstr d1, [sp, #96] @ 0x60 │ │ │ │ + vmov.f64 d1, #96 @ 0x3f000000 0.5 │ │ │ │ + vstr d4, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d4, d5, d15 │ │ │ │ - vnmls.f64 d11, d9, d1 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ - vmla.f64 d5, d2, d15 │ │ │ │ - vstr d12, [sp, #96] @ 0x60 │ │ │ │ - vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ vnmls.f64 d4, d2, d3 │ │ │ │ - vldr d3, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d9, d10, d11 │ │ │ │ - vadd.f64 d10, d10, d11 │ │ │ │ - vldr d11, [pc, #248] @ 80690 │ │ │ │ + vldr d3, [sp, #80] @ 0x50 │ │ │ │ + vmla.f64 d5, d2, d15 │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ + vnmls.f64 d3, d9, d12 │ │ │ │ + vldr d12, [pc, #204] @ 86558 │ │ │ │ + vsub.f64 d9, d10, d3 │ │ │ │ + vadd.f64 d10, d10, d3 │ │ │ │ + vadd.f64 d3, d5, d10 │ │ │ │ + vsub.f64 d5, d10, d5 │ │ │ │ + vldr d10, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d0, d4, d9 │ │ │ │ vsub.f64 d9, d4, d9 │ │ │ │ - vldr d4, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d2, d5, d10 │ │ │ │ - vsub.f64 d10, d10, d5 │ │ │ │ - vsub.f64 d5, d6, d4 │ │ │ │ - vadd.f64 d6, d4, d6 │ │ │ │ - vldr d4, [sp, #16] │ │ │ │ - vnmls.f64 d4, d6, d12 │ │ │ │ - vldr d12, [sp, #48] @ 0x30 │ │ │ │ + vstr d5, [sp, #80] @ 0x50 │ │ │ │ + vsub.f64 d5, d6, d10 │ │ │ │ + vadd.f64 d6, d10, d6 │ │ │ │ + vldr d10, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d5, d5, d12 │ │ │ │ + vmov.f64 d4, d10 │ │ │ │ + vnmls.f64 d4, d6, d1 │ │ │ │ + vadd.f64 d1, d2, d11 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ - vmul.f64 d5, d5, d11 │ │ │ │ - vadd.f64 d1, d3, d12 │ │ │ │ - vldr d12, [sp, #32] │ │ │ │ - vmul.f64 d3, d1, d13 │ │ │ │ - vnmls.f64 d3, d7, d14 │ │ │ │ + vmul.f64 d2, d1, d13 │ │ │ │ + vadd.f64 d6, d6, d10 │ │ │ │ + vnmls.f64 d2, d7, d14 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ - vmla.f64 d7, d1, d14 │ │ │ │ - vldr d1, [sp, #16] │ │ │ │ - vadd.f64 d6, d6, d1 │ │ │ │ - vstr d6, [r9] │ │ │ │ + vstr d6, [r0] │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [pc, #176] @ 806a8 │ │ │ │ + add.w r0, r1, r8 │ │ │ │ + vldr d4, [pc, #128] @ 86570 │ │ │ │ + vmla.f64 d7, d1, d14 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d1, [r2] │ │ │ │ - add r2, r0 │ │ │ │ - vstr d7, [r7] │ │ │ │ - vadd.f64 d7, d3, d5 │ │ │ │ - vsub.f64 d3, d3, d5 │ │ │ │ - add.w r7, r1, lr │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ - vldr d1, [pc, #148] @ 806b0 │ │ │ │ - vstr d7, [r7] │ │ │ │ - add r7, ip │ │ │ │ - vstr d3, [r2] │ │ │ │ - sub.w r2, r2, r8 │ │ │ │ - vldr d3, [pc, #136] @ 806b8 │ │ │ │ - mov.w ip, r4, lsl #5 │ │ │ │ - add r8, r1 │ │ │ │ - vmul.f64 d7, d2, d3 │ │ │ │ - vldr d3, [pc, #132] @ 806c0 │ │ │ │ - vnmls.f64 d7, d8, d3 │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ - vmul.f64 d6, d3, d4 │ │ │ │ - vnmls.f64 d6, d5, d1 │ │ │ │ - vmul.f64 d5, d6, d13 │ │ │ │ - vnmls.f64 d5, d7, d14 │ │ │ │ - vmul.f64 d7, d7, d13 │ │ │ │ - vmla.f64 d7, d6, d14 │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - vadd.f64 d3, d6, d12 │ │ │ │ - vldr d6, [pc, #80] @ 806b8 │ │ │ │ - vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ - vmul.f64 d8, d8, d6 │ │ │ │ - b.n 806d0 │ │ │ │ + vldr d6, [pc, #120] @ 86578 │ │ │ │ + vstr d1, [r3] │ │ │ │ + add r3, r2 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vadd.f64 d7, d2, d5 │ │ │ │ + vsub.f64 d2, d2, d5 │ │ │ │ + add.w r0, r1, r9 │ │ │ │ + vldr d1, [pc, #104] @ 86580 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vmul.f64 d7, d3, d6 │ │ │ │ + add r0, r8 │ │ │ │ + vstr d2, [r3] │ │ │ │ + sub.w r3, r3, ip │ │ │ │ + mov.w r8, r4, lsl #5 │ │ │ │ + vldr d10, [sp, #136] @ 0x88 │ │ │ │ + add ip, r1 │ │ │ │ + vldr d11, [sp, #64] @ 0x40 │ │ │ │ + b.n 86590 │ │ │ │ nop.w │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #254 @ 0xfe │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #242 @ 0xf2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - b.w ff528dc2 │ │ │ │ - b.n 80d86 │ │ │ │ + b.w ff52ec8a │ │ │ │ + b.n 86c4e │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ - b.w ff528dca │ │ │ │ - b.n 80d8e │ │ │ │ + b.w ff52ec92 │ │ │ │ + b.n 86c56 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ cmp r3, #81 @ 0x51 │ │ │ │ subs r4, #24 │ │ │ │ movs r5, #126 @ 0x7e │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ + asrs r4, r1, #22 │ │ │ │ + bgt.n 86536 │ │ │ │ + orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - asrs r4, r1, #22 │ │ │ │ - bgt.n 80676 │ │ │ │ - orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ - strh r4, [r3, #12] │ │ │ │ - ldmia r1!, {r0, r2, r5} │ │ │ │ - subs r7, #247 @ 0xf7 │ │ │ │ - subs r7, #219 @ 0xdb │ │ │ │ - ldmdb r8!, {r0} │ │ │ │ + @ instruction: 0xfa660001 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d6, [pc, #708] @ 80998 │ │ │ │ - vmla.f64 d8, d2, d6 │ │ │ │ - vldr d2, [sp, #56] @ 0x38 │ │ │ │ - vldr d6, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d2, d2, d1 │ │ │ │ - vmov.f64 d1, d3 │ │ │ │ - vmla.f64 d2, d6, d4 │ │ │ │ - vsub.f64 d6, d8, d2 │ │ │ │ - vadd.f64 d8, d8, d2 │ │ │ │ - vldr d2, [pc, #680] @ 809a0 │ │ │ │ - vmla.f64 d1, d6, d12 │ │ │ │ + vldr d2, [pc, #780] @ 868a0 │ │ │ │ + vmul.f64 d6, d10, d4 │ │ │ │ + vnmls.f64 d7, d8, d2 │ │ │ │ + vnmls.f64 d6, d11, d1 │ │ │ │ + vldr d11, [sp, #112] @ 0x70 │ │ │ │ + vmul.f64 d5, d6, d13 │ │ │ │ + vnmls.f64 d5, d7, d14 │ │ │ │ + vmul.f64 d7, d7, d13 │ │ │ │ + vmla.f64 d7, d6, d14 │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ + vadd.f64 d2, d6, d11 │ │ │ │ + vldr d6, [pc, #744] @ 868a8 │ │ │ │ + vmul.f64 d8, d8, d6 │ │ │ │ + vldr d6, [pc, #728] @ 868a0 │ │ │ │ + vmla.f64 d8, d3, d6 │ │ │ │ + vldr d6, [sp, #64] @ 0x40 │ │ │ │ + vmul.f64 d3, d10, d1 │ │ │ │ + vmov.f64 d10, d2 │ │ │ │ + vmov.f64 d1, #96 @ 0x3f000000 0.5 │ │ │ │ + vmla.f64 d3, d6, d4 │ │ │ │ + vsub.f64 d6, d8, d3 │ │ │ │ + vadd.f64 d8, d8, d3 │ │ │ │ + vmla.f64 d10, d6, d1 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ - vmul.f64 d8, d8, d11 │ │ │ │ - vldr d12, [sp, #120] @ 0x78 │ │ │ │ - vsub.f64 d6, d6, d3 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vmul.f64 d8, d8, d12 │ │ │ │ + vsub.f64 d6, d6, d2 │ │ │ │ + vldr d2, [pc, #692] @ 868b0 │ │ │ │ + vmov.f64 d1, d10 │ │ │ │ + vldr d10, [sp, #128] @ 0x80 │ │ │ │ + vstr d6, [r3] │ │ │ │ + add r3, r2 │ │ │ │ vsub.f64 d6, d8, d1 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ - add r2, r0 │ │ │ │ - vldr d8, [pc, #652] @ 809a8 │ │ │ │ + vldr d8, [pc, #676] @ 868b8 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #64] @ 0x40 │ │ │ │ - vstr d3, [r2] │ │ │ │ - add r2, r0 │ │ │ │ - vstr d7, [r7] │ │ │ │ + vldr d6, [sp, #56] @ 0x38 │ │ │ │ + vstr d3, [r3] │ │ │ │ + add r3, r2 │ │ │ │ + vldr d3, [pc, #660] @ 868c0 │ │ │ │ + vstr d7, [r0] │ │ │ │ vadd.f64 d7, d5, d1 │ │ │ │ + add.w r0, r1, r8 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - add.w r7, r1, ip │ │ │ │ - vldr d3, [pc, #620] @ 809b0 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ - vstr d7, [r7] │ │ │ │ - mvn.w r7, #87 @ 0x57 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vmul.f64 d7, d12, d3 │ │ │ │ - vldr d5, [sp, #96] @ 0x60 │ │ │ │ + vldr d1, [sp, #32] │ │ │ │ + vstr d7, [r0] │ │ │ │ + vmul.f64 d7, d10, d3 │ │ │ │ + mvn.w r0, #87 @ 0x57 │ │ │ │ + vstr d5, [r3] │ │ │ │ + mul.w r0, r4, r0 │ │ │ │ vmla.f64 d7, d6, d2 │ │ │ │ - mul.w r7, r4, r7 │ │ │ │ - vmul.f64 d6, d5, d4 │ │ │ │ - add r2, r7 │ │ │ │ + vldr d6, [sp, #88] @ 0x58 │ │ │ │ + add r3, r0 │ │ │ │ + sub.w r0, r1, r0 │ │ │ │ + vmul.f64 d6, d6, d4 │ │ │ │ vmla.f64 d6, d0, d8 │ │ │ │ - subs r7, r1, r7 │ │ │ │ vmul.f64 d5, d6, d14 │ │ │ │ vmla.f64 d5, d7, d13 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vnmls.f64 d7, d6, d13 │ │ │ │ - vldr d6, [sp] │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ vsub.f64 d1, d1, d6 │ │ │ │ - vmul.f64 d6, d12, d2 │ │ │ │ - vldr d12, [sp, #64] @ 0x40 │ │ │ │ - vnmls.f64 d6, d12, d3 │ │ │ │ - vldr d12, [sp, #96] @ 0x60 │ │ │ │ - vmul.f64 d8, d12, d8 │ │ │ │ - vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ + vmul.f64 d6, d10, d2 │ │ │ │ + vldr d10, [sp, #56] @ 0x38 │ │ │ │ + vnmls.f64 d6, d10, d3 │ │ │ │ + vldr d10, [sp, #88] @ 0x58 │ │ │ │ + vmul.f64 d8, d10, d8 │ │ │ │ + vmov.f64 d10, #96 @ 0x3f000000 0.5 │ │ │ │ vnmls.f64 d8, d0, d4 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ vadd.f64 d4, d6, d8 │ │ │ │ vsub.f64 d8, d8, d6 │ │ │ │ - vnmls.f64 d0, d4, d12 │ │ │ │ - vmul.f64 d8, d8, d11 │ │ │ │ + vnmls.f64 d0, d4, d10 │ │ │ │ + vmul.f64 d8, d8, d12 │ │ │ │ + vldr d10, [sp, #32] │ │ │ │ vadd.f64 d4, d4, d4 │ │ │ │ - vldr d11, [sp, #128] @ 0x80 │ │ │ │ - vldr d12, [sp, #24] │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vldr d1, [pc, #492] @ 809b8 │ │ │ │ + vldr d1, [pc, #520] @ 868c8 │ │ │ │ vsub.f64 d6, d8, d0 │ │ │ │ vadd.f64 d0, d0, d8 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add r2, r0 │ │ │ │ - vldr d8, [pc, #484] @ 809c0 │ │ │ │ + vldr d8, [pc, #516] @ 868d0 │ │ │ │ + vstr d4, [r3] │ │ │ │ + add r3, r2 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #480] @ 809c8 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add r2, r0 │ │ │ │ - vstr d7, [r8] │ │ │ │ - mov.w r8, #24 │ │ │ │ + vldr d6, [pc, #504] @ 868d8 │ │ │ │ + vstr d4, [r3] │ │ │ │ + add r3, r2 │ │ │ │ + vstr d7, [ip] │ │ │ │ vadd.f64 d7, d5, d0 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vldr d0, [pc, #460] @ 809d0 │ │ │ │ - mla r8, r8, r4, r1 │ │ │ │ - vstr d7, [r8] │ │ │ │ - add.w r8, r1, r4, lsl #3 │ │ │ │ - vstr d5, [r2] │ │ │ │ - sub.w r2, r2, lr │ │ │ │ - vldr d5, [sp, #104] @ 0x68 │ │ │ │ - mov.w lr, #48 @ 0x30 │ │ │ │ - vmul.f64 d7, d5, d1 │ │ │ │ - vldr d5, [sp, #80] @ 0x50 │ │ │ │ - mla lr, lr, r4, r1 │ │ │ │ + add.w ip, r4, r4, lsl #1 │ │ │ │ + vldr d0, [pc, #488] @ 868e0 │ │ │ │ + add.w sl, r1, ip, lsl #3 │ │ │ │ + add.w ip, r1, ip, lsl #4 │ │ │ │ + vstr d7, [sl] │ │ │ │ + vstr d5, [r3] │ │ │ │ + sub.w r3, r3, r9 │ │ │ │ + vldr d5, [sp, #72] @ 0x48 │ │ │ │ + vldr d7, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d4, d5, d6 │ │ │ │ - vmul.f64 d6, d11, d6 │ │ │ │ + vldr d5, [sp, #48] @ 0x30 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ + vnmls.f64 d4, d5, d8 │ │ │ │ vnmls.f64 d7, d9, d0 │ │ │ │ - vnmls.f64 d4, d11, d8 │ │ │ │ - vldr d11, [sp, #80] @ 0x50 │ │ │ │ - vmla.f64 d6, d11, d8 │ │ │ │ - vldr d11, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d0, d11, d0 │ │ │ │ - vldr d11, [pc, #392] @ 809d8 │ │ │ │ - vmla.f64 d0, d9, d1 │ │ │ │ - vmov.f64 d9, #96 @ 0x3f000000 0.5 │ │ │ │ vmul.f64 d5, d4, d13 │ │ │ │ vnmls.f64 d5, d7, d14 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vmla.f64 d7, d4, d14 │ │ │ │ - vldr d4, [sp] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vadd.f64 d4, d4, d10 │ │ │ │ + vldr d10, [sp, #48] @ 0x30 │ │ │ │ + vmul.f64 d6, d10, d6 │ │ │ │ + vldr d10, [sp, #72] @ 0x48 │ │ │ │ + vmla.f64 d6, d10, d8 │ │ │ │ + vldr d10, [sp, #96] @ 0x60 │ │ │ │ + vmov.f64 d8, d4 │ │ │ │ + vmul.f64 d0, d10, d0 │ │ │ │ + vmov.f64 d10, #96 @ 0x3f000000 0.5 │ │ │ │ + vmla.f64 d0, d9, d1 │ │ │ │ vadd.f64 d1, d6, d0 │ │ │ │ vsub.f64 d0, d0, d6 │ │ │ │ - vadd.f64 d4, d4, d12 │ │ │ │ - vmul.f64 d0, d0, d11 │ │ │ │ - vmov.f64 d8, d4 │ │ │ │ - vmla.f64 d8, d1, d9 │ │ │ │ + vmla.f64 d8, d1, d10 │ │ │ │ + vmul.f64 d0, d0, d12 │ │ │ │ vadd.f64 d1, d1, d1 │ │ │ │ vsub.f64 d1, d1, d4 │ │ │ │ vsub.f64 d6, d0, d8 │ │ │ │ vadd.f64 d8, d8, d0 │ │ │ │ - vstr d1, [r8] │ │ │ │ - vldr d0, [sp, #136] @ 0x88 │ │ │ │ - vldr d1, [pc, #320] @ 809e0 │ │ │ │ + vstr d1, [lr] │ │ │ │ + vldr d1, [pc, #348] @ 868e8 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #316] @ 809e8 │ │ │ │ - vstr d4, [r2] │ │ │ │ - subs r2, r2, r0 │ │ │ │ - vstr d7, [lr] │ │ │ │ + vldr d6, [pc, #344] @ 868f0 │ │ │ │ + vstr d4, [r3] │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ + vstr d7, [ip] │ │ │ │ vsub.f64 d7, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ - vldr d8, [sp, #144] @ 0x90 │ │ │ │ - vstr d7, [r7] │ │ │ │ + vldr d0, [sp, #144] @ 0x90 │ │ │ │ + vldr d9, [sp, #160] @ 0xa0 │ │ │ │ + vldr d8, [sp, #152] @ 0x98 │ │ │ │ + vstr d7, [r0] │ │ │ │ + add.w r0, r1, r2 │ │ │ │ + vstr d5, [r3] │ │ │ │ vmul.f64 d7, d0, d1 │ │ │ │ - vstr d5, [r2] │ │ │ │ + add r3, r8 │ │ │ │ + vldr d5, [sp, #80] @ 0x50 │ │ │ │ + vmul.f64 d4, d9, d3 │ │ │ │ vmla.f64 d7, d8, d6 │ │ │ │ - vldr d9, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d6, d0, d6 │ │ │ │ - vldr d12, [sp, #32] │ │ │ │ - vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - adds r7, r1, r0 │ │ │ │ - add r2, ip │ │ │ │ - vmul.f64 d4, d9, d3 │ │ │ │ - ldr r3, [sp, #164] @ 0xa4 │ │ │ │ - vmla.f64 d4, d10, d2 │ │ │ │ + vmla.f64 d4, d5, d2 │ │ │ │ vmul.f64 d2, d9, d2 │ │ │ │ vnmls.f64 d6, d8, d1 │ │ │ │ - add r9, r3 │ │ │ │ - vnmls.f64 d2, d10, d3 │ │ │ │ + vldr d1, [sp, #80] @ 0x50 │ │ │ │ + vnmls.f64 d2, d1, d3 │ │ │ │ vmul.f64 d5, d4, d14 │ │ │ │ vmla.f64 d5, d7, d13 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vadd.f64 d3, d6, d2 │ │ │ │ vsub.f64 d6, d2, d6 │ │ │ │ vnmls.f64 d7, d4, d13 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vsub.f64 d4, d12, d4 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ + vldr d4, [sp, #24] │ │ │ │ + vmul.f64 d6, d6, d12 │ │ │ │ + vsub.f64 d4, d11, d4 │ │ │ │ vmov.f64 d1, d4 │ │ │ │ - vnmls.f64 d1, d3, d0 │ │ │ │ + vnmls.f64 d1, d3, d10 │ │ │ │ vadd.f64 d3, d3, d3 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ vsub.f64 d4, d6, d1 │ │ │ │ - vstr d3, [r1] │ │ │ │ vadd.f64 d1, d1, d6 │ │ │ │ + vstr d3, [r1] │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d3, [r7] │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d3, [r0] │ │ │ │ + vstr d7, [r3] │ │ │ │ vadd.f64 d7, d5, d1 │ │ │ │ - subs r2, r2, r0 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vstr d7, [r2] │ │ │ │ - movs r2, #80 @ 0x50 │ │ │ │ - mla r2, r2, r4, r1 │ │ │ │ - add r1, r3 │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ - add sl, r3 │ │ │ │ - vstr d5, [r2] │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ - add r2, r3 │ │ │ │ - ldr r3, [sp, #292] @ 0x124 │ │ │ │ - str r2, [sp, #160] @ 0xa0 │ │ │ │ - ldr r2, [sp, #172] @ 0xac │ │ │ │ + sub.w r3, r3, r2 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + vstr d7, [r3] │ │ │ │ + vstr d5, [r7] │ │ │ │ + ldrd r3, r7, [sp, #168] @ 0xa8 │ │ │ │ + add r0, r7 │ │ │ │ + add r1, r7 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + ldr r0, [sp, #176] @ 0xb0 │ │ │ │ + add r3, r0 │ │ │ │ + add fp, r0 │ │ │ │ + str r3, [sp, #168] @ 0xa8 │ │ │ │ + ldr r3, [sp, #180] @ 0xb4 │ │ │ │ + eor.w r4, r4, r3 │ │ │ │ + eor.w r5, r5, r3 │ │ │ │ + eor.w r6, r6, r3 │ │ │ │ + ldr r3, [sp, #300] @ 0x12c │ │ │ │ subs r3, #1 │ │ │ │ - str r3, [sp, #292] @ 0x124 │ │ │ │ - eor.w r4, r4, r2 │ │ │ │ - eor.w r5, r5, r2 │ │ │ │ - eor.w r6, r6, r2 │ │ │ │ - bne.w 802be │ │ │ │ - add sp, #180 @ 0xb4 │ │ │ │ + str r3, [sp, #300] @ 0x12c │ │ │ │ + bne.w 8618a │ │ │ │ + add sp, #188 @ 0xbc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ strh r4, [r3, #12] │ │ │ │ ldmia r1!, {r0, r2, r5} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ + asrs r4, r1, #22 │ │ │ │ + bgt.n 86866 │ │ │ │ + orrs.w pc, r7, #120832 @ 0x1d800 │ │ │ │ add r1, sp, #324 @ 0x144 │ │ │ │ ldrb r7, [r7, r2] │ │ │ │ - bpl.n 809c2 │ │ │ │ + bpl.n 868d2 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ cmp r6, #134 @ 0x86 │ │ │ │ vqshl.u32 d16, d27, d20 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ stmia r0!, {r0, r3, r4, r6} │ │ │ │ - ldr r6, [pc, #516] @ (80bb8 ) │ │ │ │ + ldr r6, [pc, #516] @ (86ac8 ) │ │ │ │ lsrs r4, r6, #10 │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ str r3, [sp, #484] @ 0x1e4 │ │ │ │ subs r0, r4, r7 │ │ │ │ asrs r2, r1, #12 │ │ │ │ subs r7, #176 @ 0xb0 │ │ │ │ @ instruction: 0xb816 │ │ │ │ lsls r2, r2, #15 │ │ │ │ strh r6, [r6, r6] │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ movs r0, #20 │ │ │ │ strb r1, [r2, r4] │ │ │ │ - b.n 8096e │ │ │ │ + b.n 8687e │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ mvns r6, r7 │ │ │ │ itt al │ │ │ │ vqrdmlshal.s16 d19, d21, d7[3] │ │ │ │ - bal.w ff52910a │ │ │ │ - b.n 810ce │ │ │ │ - subs r7, #241 @ 0xf1 │ │ │ │ - subs r0, r4, #3 │ │ │ │ + subal r0, r4, #3 │ │ │ │ adds r0, r2, #4 │ │ │ │ cdp2 15, 10, cr3, cr2, cr14, {7} │ │ │ │ lsls r6, r2, #30 │ │ │ │ @ instruction: 0xfa1cd511 │ │ │ │ subs r7, #207 @ 0xcf │ │ │ │ │ │ │ │ -000809f0 : │ │ │ │ - ldr r2, [pc, #8] @ (809fc ) │ │ │ │ - ldr r1, [pc, #12] @ (80a00 ) │ │ │ │ +000868f8 : │ │ │ │ + ldr r2, [pc, #8] @ (86904 ) │ │ │ │ + ldr r1, [pc, #12] @ (86908 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b294 │ │ │ │ - bvc.n 80920 │ │ │ │ - movs r1, r0 │ │ │ │ - ldr??.w pc, [pc, #-4095] @ 7fa05 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ + stmia.w r8, {r0} │ │ │ │ + strh.w pc, [pc, #-4095] @ 8590d │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r4, r6, [sp, #28] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ add.w ip, r4, #4294967295 @ 0xffffffff │ │ │ │ cmp r4, r6 │ │ │ │ add.w ip, r7, ip, lsl #4 │ │ │ │ - bge.n 80a80 │ │ │ │ + bge.n 86996 │ │ │ │ cmp r5, #1 │ │ │ │ it eq │ │ │ │ addeq.w ip, ip, #16 │ │ │ │ - bne.n 80a82 │ │ │ │ + bne.n 869a4 │ │ │ │ vldr d5, [r3] │ │ │ │ mov r5, r2 │ │ │ │ - vldr d6, [r2] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ + cmp r6, r4 │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ vldr d2, [r0] │ │ │ │ - subs r2, #8 │ │ │ │ - vldr d7, [r1] │ │ │ │ add.w ip, ip, #16 │ │ │ │ - cmp r6, r4 │ │ │ │ - vsub.f64 d4, d2, d6 │ │ │ │ - vadd.f64 d6, d6, d2 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vldr d6, [r2, #8] │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + vsub.f64 d4, d2, d6 │ │ │ │ + vadd.f64 d6, d6, d2 │ │ │ │ vstmia r0!, {d6} │ │ │ │ vstr d7, [r5] │ │ │ │ mov r5, r3 │ │ │ │ - vldr d5, [ip, #-24] @ 0xffffffe8 │ │ │ │ sub.w r3, r3, #8 │ │ │ │ vldr d7, [ip, #-32] @ 0xffffffe0 │ │ │ │ + vldr d5, [ip, #-24] @ 0xffffffe8 │ │ │ │ vmul.f64 d6, d3, d5 │ │ │ │ vnmls.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vstmia r1!, {d6} │ │ │ │ vstr d7, [r5] │ │ │ │ - bne.n 80a24 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + bne.n 86936 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w ip, ip, #16 │ │ │ │ rsb lr, r5, #0 │ │ │ │ vldr d3, [r3] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d5, [r0] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w ip, ip, #16 │ │ │ │ - vldr d2, [r2] │ │ │ │ cmp r6, r4 │ │ │ │ + vldr d5, [r0] │ │ │ │ vldr d6, [r1] │ │ │ │ - vsub.f64 d4, d5, d2 │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ + vldr d2, [r2] │ │ │ │ vadd.f64 d7, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ + vsub.f64 d4, d5, d2 │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ vstr d5, [r0] │ │ │ │ add r0, r5 │ │ │ │ vstr d6, [r2] │ │ │ │ add r2, lr │ │ │ │ - vldr d5, [ip, #-24] @ 0xffffffe8 │ │ │ │ vldr d3, [ip, #-32] @ 0xffffffe0 │ │ │ │ + vldr d5, [ip, #-24] @ 0xffffffe8 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d4, d3 │ │ │ │ + vmla.f64 d7, d4, d5 │ │ │ │ vstr d6, [r1] │ │ │ │ add r1, r5 │ │ │ │ vstr d7, [r3] │ │ │ │ add r3, lr │ │ │ │ - bne.n 80a8c │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + bne.n 869b0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -00080ae8 : │ │ │ │ - ldr r2, [pc, #12] @ (80af8 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (80afc ) │ │ │ │ +00086a1c : │ │ │ │ + ldr r2, [pc, #12] @ (86a2c ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (86a30 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - bvs.n 80a88 │ │ │ │ + b.n 86950 │ │ │ │ movs r1, r0 │ │ │ │ - vmaxnm.f16 , , │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ + mcr2 15, 7, pc, cr3, cr15, {7} @ │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8} │ │ │ │ - ldrd r5, r7, [sp, #52] @ 0x34 │ │ │ │ ldr r4, [sp, #44] @ 0x2c │ │ │ │ - subs r6, r5, #1 │ │ │ │ + ldrd r5, r7, [sp, #52] @ 0x34 │ │ │ │ + add.w r6, r5, #4294967295 @ 0xffffffff │ │ │ │ cmp r5, r7 │ │ │ │ - mla ip, ip, r6, r4 │ │ │ │ - bge.n 80c1a │ │ │ │ + add.w r6, r6, r6, lsl #1 │ │ │ │ + add.w ip, r4, r6, lsl #4 │ │ │ │ + bge.w 86b68 │ │ │ │ ldr r4, [sp, #48] @ 0x30 │ │ │ │ mov.w lr, r4, lsl #3 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ cmp r4, #1 │ │ │ │ it eq │ │ │ │ addeq.w ip, ip, #48 @ 0x30 │ │ │ │ - bne.n 80c22 │ │ │ │ + bne.w 86b82 │ │ │ │ add.w r8, r2, lr │ │ │ │ vldr d3, [r0] │ │ │ │ - add.w r9, r0, lr │ │ │ │ add.w r4, r3, lr │ │ │ │ - vldr d5, [r1] │ │ │ │ + add.w r9, r0, lr │ │ │ │ add.w r6, r1, lr │ │ │ │ vldr d7, [r8] │ │ │ │ mov sl, r2 │ │ │ │ - vldr d4, [r9] │ │ │ │ - adds r5, #1 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + cmp r7, r5 │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ vldr d6, [r4] │ │ │ │ - subs r2, #8 │ │ │ │ + add.w ip, ip, #48 @ 0x30 │ │ │ │ + vldr d5, [r1] │ │ │ │ + vldr d4, [r9] │ │ │ │ vadd.f64 d0, d7, d3 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vldr d7, [r2, #8] │ │ │ │ - add.w ip, ip, #48 @ 0x30 │ │ │ │ vsub.f64 d1, d5, d6 │ │ │ │ vadd.f64 d5, d6, d5 │ │ │ │ vldr d6, [r6] │ │ │ │ - cmp r7, r5 │ │ │ │ vadd.f64 d8, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d8, d0 │ │ │ │ vsub.f64 d8, d0, d8 │ │ │ │ vstmia r0!, {d6} │ │ │ │ vadd.f64 d6, d2, d1 │ │ │ │ vsub.f64 d2, d1, d2 │ │ │ │ vstr d6, [sl] │ │ │ │ - vldr d6, [ip, #-72] @ 0xffffffb8 │ │ │ │ vldr d0, [ip, #-80] @ 0xffffffb0 │ │ │ │ + vldr d6, [ip, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d1, d6, d2 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vmla.f64 d6, d0, d2 │ │ │ │ vnmls.f64 d1, d0, d8 │ │ │ │ + vmla.f64 d6, d0, d2 │ │ │ │ vadd.f64 d8, d4, d5 │ │ │ │ vstr d1, [r9] │ │ │ │ vsub.f64 d1, d3, d7 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ vstr d6, [r8] │ │ │ │ mov r8, r3 │ │ │ │ - vldr d0, [ip, #-88] @ 0xffffffa8 │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ - vldr d6, [ip, #-96] @ 0xffffffa0 │ │ │ │ sub.w r3, r3, #8 │ │ │ │ + vldr d6, [ip, #-96] @ 0xffffffa0 │ │ │ │ + vldr d0, [ip, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d0, d1 │ │ │ │ vstmia r1!, {d2} │ │ │ │ vstr d6, [r8] │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ - vldr d3, [ip, #-56] @ 0xffffffc8 │ │ │ │ vldr d4, [ip, #-64] @ 0xffffffc0 │ │ │ │ + vldr d3, [ip, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d4, d7 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d4, d6 │ │ │ │ vstr d5, [r6] │ │ │ │ vstr d7, [r4] │ │ │ │ - bne.n 80b2e │ │ │ │ + bne.n 86a78 │ │ │ │ vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ add.w ip, ip, #48 @ 0x30 │ │ │ │ rsb sl, r4, #0 │ │ │ │ add.w r9, r2, lr │ │ │ │ add.w r6, r3, lr │ │ │ │ vldr d7, [r0] │ │ │ │ add.w fp, r0, lr │ │ │ │ - vldr d5, [r1] │ │ │ │ add.w r8, r1, lr │ │ │ │ - vldr d6, [r9] │ │ │ │ - adds r5, #1 │ │ │ │ - vldr d4, [r6] │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ add.w ip, ip, #48 @ 0x30 │ │ │ │ - vldr d3, [r2] │ │ │ │ cmp r7, r5 │ │ │ │ + vldr d4, [r6] │ │ │ │ + vldr d6, [r9] │ │ │ │ + vldr d3, [r2] │ │ │ │ + vldr d8, [r3] │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vldr d4, [fp] │ │ │ │ - vldr d8, [r3] │ │ │ │ vadd.f64 d0, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vldr d3, [r8] │ │ │ │ vsub.f64 d1, d3, d8 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vadd.f64 d8, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vstr d8, [r0] │ │ │ │ vadd.f64 d8, d6, d1 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ add r0, r4 │ │ │ │ vstr d8, [r2] │ │ │ │ add r2, sl │ │ │ │ - vldr d0, [ip, #-72] @ 0xffffffb8 │ │ │ │ vldr d8, [ip, #-80] @ 0xffffffb0 │ │ │ │ + vldr d0, [ip, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d1, d6, d0 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ + vnmls.f64 d1, d2, d8 │ │ │ │ vmla.f64 d6, d2, d0 │ │ │ │ vadd.f64 d0, d5, d4 │ │ │ │ - vnmls.f64 d1, d2, d8 │ │ │ │ vstr d1, [fp] │ │ │ │ vstr d6, [r9] │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ - vldr d8, [ip, #-88] @ 0xffffffa8 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vldr d1, [ip, #-96] @ 0xffffffa0 │ │ │ │ + vldr d8, [ip, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d0, d1 │ │ │ │ vstr d2, [r1] │ │ │ │ add r1, r4 │ │ │ │ vstr d6, [r3] │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ - vldr d3, [ip, #-56] @ 0xffffffc8 │ │ │ │ add r3, sl │ │ │ │ vldr d4, [ip, #-64] @ 0xffffffc0 │ │ │ │ + vldr d3, [ip, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ vstr d5, [r8] │ │ │ │ vstr d7, [r6] │ │ │ │ - bne.n 80c2c │ │ │ │ - vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + bne.n 86b8e │ │ │ │ + b.n 86b68 │ │ │ │ │ │ │ │ -00080d20 : │ │ │ │ - ldr r2, [pc, #12] @ (80d30 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (80d34 ) │ │ │ │ +00086c7c : │ │ │ │ + ldr r2, [pc, #12] @ (86c8c ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (86c90 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - bmi.n 80cb0 │ │ │ │ + b.n 86750 │ │ │ │ movs r1, r0 │ │ │ │ - ldc2l 15, cr15, [r5, #1020] @ 0x3fc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov.w lr, #80 @ 0x50 │ │ │ │ - ldr r7, [pc, #556] @ (80f70 ) │ │ │ │ + stc2 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ - add r7, pc │ │ │ │ - ldr r6, [sp, #152] @ 0x98 │ │ │ │ - ldr.w r8, [sp, #148] @ 0x94 │ │ │ │ + ldrd lr, r6, [sp, #148] @ 0x94 │ │ │ │ + ldrd r5, r4, [sp, #156] @ 0x9c │ │ │ │ + ldr r7, [pc, #572] @ (86ef8 ) │ │ │ │ add.w ip, r6, #4294967295 @ 0xffffffff │ │ │ │ ldr r6, [sp, #144] @ 0x90 │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ - mla ip, lr, ip, r6 │ │ │ │ - ldrd r6, r5, [sp, #152] @ 0x98 │ │ │ │ + add.w ip, ip, ip, lsl #2 │ │ │ │ + add r7, pc │ │ │ │ + add.w ip, r6, ip, lsl #4 │ │ │ │ + ldr r6, [sp, #152] @ 0x98 │ │ │ │ cmp r6, r5 │ │ │ │ - bge.w 80f58 │ │ │ │ - ldr r6, [pc, #524] @ (80f74 ) │ │ │ │ + bge.w 86ed4 │ │ │ │ + ldr r6, [pc, #548] @ (86efc ) │ │ │ │ cmp r4, #1 │ │ │ │ ldr r6, [r7, r6] │ │ │ │ ldr r5, [r6, #0] │ │ │ │ str r5, [sp, #32] │ │ │ │ - bne.w 80f78 │ │ │ │ - add.w ip, ip, #80 @ 0x50 │ │ │ │ - vldr d10, [pc, #492] @ 80f68 │ │ │ │ - mov r5, r8 │ │ │ │ + bne.w 86f00 │ │ │ │ + vldr d10, [pc, #524] @ 86ef0 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r4, r5, #4 │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ + mov r5, lr │ │ │ │ + mov.w r4, r5, lsl #4 │ │ │ │ vldr d5, [r0] │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ add.w lr, r2, r4 │ │ │ │ - adds r7, r3, r4 │ │ │ │ + add.w r7, r3, r4 │ │ │ │ add.w r8, r0, r4 │ │ │ │ - lsls r6, r5, #3 │ │ │ │ add.w r9, r2, r6 │ │ │ │ - add.w sl, r0, r6 │ │ │ │ vldr d13, [lr] │ │ │ │ + add.w sl, r0, r6 │ │ │ │ add r4, r1 │ │ │ │ - vldr d4, [r7] │ │ │ │ add.w fp, r1, r6 │ │ │ │ - vldr d2, [sl] │ │ │ │ add r6, r3 │ │ │ │ + vldr d4, [r7] │ │ │ │ + str r4, [sp, #8] │ │ │ │ + vldr d2, [sl] │ │ │ │ vadd.f64 d7, d13, d5 │ │ │ │ vsub.f64 d13, d5, d13 │ │ │ │ vldr d5, [r1] │ │ │ │ - add.w ip, ip, #80 @ 0x50 │ │ │ │ - str r4, [sp, #8] │ │ │ │ vsub.f64 d6, d5, d4 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ vldr d5, [r8] │ │ │ │ vstr d4, [sp, #16] │ │ │ │ vldr d4, [r2] │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ @@ -143304,143 +146361,146 @@ │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vsub.f64 d8, d5, d4 │ │ │ │ vadd.f64 d2, d1, d3 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vadd.f64 d14, d4, d5 │ │ │ │ vldr d5, [r4] │ │ │ │ mov r4, r2 │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ vldr d4, [r3] │ │ │ │ - subs r2, #8 │ │ │ │ vmul.f64 d8, d8, d10 │ │ │ │ vmul.f64 d12, d3, d10 │ │ │ │ vldr d3, [r6] │ │ │ │ - vsub.f64 d1, d5, d4 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ vadd.f64 d9, d14, d13 │ │ │ │ vmls.f64 d13, d14, d0 │ │ │ │ + vsub.f64 d1, d5, d4 │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ vstr d8, [sp, #24] │ │ │ │ vldr d8, [fp] │ │ │ │ vsub.f64 d5, d8, d3 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vadd.f64 d11, d5, d1 │ │ │ │ vadd.f64 d15, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vadd.f64 d4, d2, d7 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vmls.f64 d7, d2, d0 │ │ │ │ vmul.f64 d15, d15, d10 │ │ │ │ vstmia r0!, {d4} │ │ │ │ vadd.f64 d4, d11, d6 │ │ │ │ - vstr d3, [sp] │ │ │ │ vmls.f64 d6, d11, d0 │ │ │ │ + vstr d3, [sp] │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vstr d4, [r4] │ │ │ │ mov r4, r3 │ │ │ │ + sub.w r3, r3, #8 │ │ │ │ vldr d4, [sp, #16] │ │ │ │ - subs r3, #8 │ │ │ │ vldr d8, [ip, #-128] @ 0xffffff80 │ │ │ │ - vsub.f64 d1, d4, d3 │ │ │ │ - vldr d4, [ip, #-120] @ 0xffffff88 │ │ │ │ vsub.f64 d2, d6, d12 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ + vsub.f64 d1, d4, d3 │ │ │ │ + vldr d4, [ip, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d1 │ │ │ │ vnmls.f64 d3, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d1 │ │ │ │ vstr d3, [fp] │ │ │ │ vstr d4, [r6] │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ - vldr d1, [ip, #-136] @ 0xffffff78 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [ip, #-144] @ 0xffffff70 │ │ │ │ + vldr d1, [ip, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d3, d1, d2 │ │ │ │ vnmls.f64 d3, d5, d4 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d1, d4 │ │ │ │ vstr d3, [sl] │ │ │ │ vstr d5, [r9] │ │ │ │ - vldr d3, [ip, #-104] @ 0xffffff98 │ │ │ │ vldr d5, [ip, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [ip, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d4, d3, d6 │ │ │ │ vnmls.f64 d4, d5, d7 │ │ │ │ vmul.f64 d5, d5, d6 │ │ │ │ vmla.f64 d5, d3, d7 │ │ │ │ vldr d7, [sp, #16] │ │ │ │ vstr d4, [r8] │ │ │ │ vstr d5, [lr] │ │ │ │ vsub.f64 d5, d13, d15 │ │ │ │ - vldr d3, [sp] │ │ │ │ vadd.f64 d13, d13, d15 │ │ │ │ + vldr d3, [sp] │ │ │ │ vldr d6, [sp, #24] │ │ │ │ vldr d2, [ip, #-160] @ 0xffffff60 │ │ │ │ vmla.f64 d7, d3, d0 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [ip, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d3, d6, d4 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ - vmla.f64 d6, d2, d4 │ │ │ │ vnmls.f64 d3, d2, d5 │ │ │ │ + vmla.f64 d6, d2, d4 │ │ │ │ vstmia r1!, {d3} │ │ │ │ vstr d6, [r4] │ │ │ │ - vldr d6, [ip, #-88] @ 0xffffffa8 │ │ │ │ vldr d4, [ip, #-96] @ 0xffffffa0 │ │ │ │ + vldr d6, [ip, #-88] @ 0xffffffa8 │ │ │ │ ldr r4, [sp, #8] │ │ │ │ vmul.f64 d5, d6, d7 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ - vmla.f64 d6, d4, d7 │ │ │ │ vnmls.f64 d5, d4, d13 │ │ │ │ + vmla.f64 d6, d4, d7 │ │ │ │ vstr d5, [r4] │ │ │ │ ldr r4, [sp, #152] @ 0x98 │ │ │ │ vstr d6, [r7] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ str r4, [sp, #152] @ 0x98 │ │ │ │ ldr r4, [sp, #32] │ │ │ │ - eors r5, r4 │ │ │ │ - ldrd r6, r4, [sp, #152] @ 0x98 │ │ │ │ + ldr r6, [sp, #152] @ 0x98 │ │ │ │ + eor.w r5, r5, r4 │ │ │ │ + ldr r4, [sp, #156] @ 0x9c │ │ │ │ cmp r4, r6 │ │ │ │ - bne.w 80d82 │ │ │ │ + bne.w 86cf0 │ │ │ │ add sp, #44 @ 0x2c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ - ldr r4, [pc, #680] @ (81214 ) │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + ldr r4, [pc, #680] @ (8719c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - udf #124 @ 0x7c │ │ │ │ - movs r1, r0 │ │ │ │ + cdp 0, 15, cr0, cr14, cr1, {0} │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r4, #3 │ │ │ │ - add ip, lr │ │ │ │ - vldr d10, [pc, #488] @ 81168 │ │ │ │ - mov r5, r8 │ │ │ │ - str r4, [sp, #24] │ │ │ │ + vldr d10, [pc, #500] @ 870f8 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ - negs r4, r4 │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ + mov r5, lr │ │ │ │ + str r4, [sp, #24] │ │ │ │ + rsb r4, r4, #0 │ │ │ │ str r4, [sp, #36] @ 0x24 │ │ │ │ - lsls r4, r5, #4 │ │ │ │ + mov.w r4, r5, lsl #4 │ │ │ │ vldr d5, [r0] │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ + mov.w r6, r5, lsl #3 │ │ │ │ add.w lr, r2, r4 │ │ │ │ - adds r7, r3, r4 │ │ │ │ + add.w r7, r3, r4 │ │ │ │ vldr d4, [r1] │ │ │ │ add.w r8, r0, r4 │ │ │ │ - lsls r6, r5, #3 │ │ │ │ - add r4, r1 │ │ │ │ - vldr d13, [lr] │ │ │ │ add.w r9, r2, r6 │ │ │ │ + vldr d13, [lr] │ │ │ │ add.w sl, r0, r6 │ │ │ │ + add r4, r1 │ │ │ │ add.w fp, r1, r6 │ │ │ │ add r6, r3 │ │ │ │ - add.w ip, ip, #80 @ 0x50 │ │ │ │ + vldr d2, [sl] │ │ │ │ vadd.f64 d7, d5, d13 │ │ │ │ vsub.f64 d13, d5, d13 │ │ │ │ vldr d5, [r7] │ │ │ │ - vldr d2, [sl] │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ vsub.f64 d6, d4, d5 │ │ │ │ vldr d5, [r2] │ │ │ │ vldr d4, [r8] │ │ │ │ vstr d9, [sp] │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ @@ -143467,245 +146527,248 @@ │ │ │ │ vadd.f64 d11, d1, d5 │ │ │ │ vadd.f64 d15, d4, d3 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vadd.f64 d4, d7, d2 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vmls.f64 d7, d2, d0 │ │ │ │ vmul.f64 d15, d15, d10 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ vstr d4, [r0] │ │ │ │ vadd.f64 d4, d6, d11 │ │ │ │ vmls.f64 d6, d11, d0 │ │ │ │ + vstr d3, [sp, #8] │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vstr d4, [r2] │ │ │ │ vsub.f64 d4, d9, d3 │ │ │ │ - vldr d1, [ip, #-120] @ 0xffffff88 │ │ │ │ vldr d9, [ip, #-128] @ 0xffffff80 │ │ │ │ - vmul.f64 d3, d4, d1 │ │ │ │ - vmul.f64 d4, d4, d9 │ │ │ │ + vldr d1, [ip, #-120] @ 0xffffff88 │ │ │ │ vsub.f64 d2, d6, d12 │ │ │ │ - vmla.f64 d4, d8, d1 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ + vmul.f64 d3, d4, d1 │ │ │ │ + vmul.f64 d4, d4, d9 │ │ │ │ vnmls.f64 d3, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d1 │ │ │ │ vstr d3, [fp] │ │ │ │ vstr d4, [r6] │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ - vldr d1, [ip, #-136] @ 0xffffff78 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ vldr d3, [ip, #-144] @ 0xffffff70 │ │ │ │ + vldr d1, [ip, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d5, d2, d1 │ │ │ │ vnmls.f64 d5, d4, d3 │ │ │ │ vmul.f64 d4, d4, d1 │ │ │ │ vmla.f64 d4, d2, d3 │ │ │ │ vstr d5, [sl] │ │ │ │ vstr d4, [r9] │ │ │ │ - vldr d3, [ip, #-104] @ 0xffffff98 │ │ │ │ vldr d4, [ip, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [ip, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ vldr d3, [sp, #8] │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vldr d4, [sp, #16] │ │ │ │ vstr d5, [r8] │ │ │ │ vsub.f64 d5, d13, d15 │ │ │ │ - vstr d7, [lr] │ │ │ │ vadd.f64 d13, d15, d13 │ │ │ │ + vstr d7, [lr] │ │ │ │ vldr d7, [sp] │ │ │ │ - vmla.f64 d7, d3, d0 │ │ │ │ vldr d2, [ip, #-160] @ 0xffffff60 │ │ │ │ + vmla.f64 d7, d3, d0 │ │ │ │ vldr d3, [ip, #-152] @ 0xffffff68 │ │ │ │ vadd.f64 d6, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vmul.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d5, d3 │ │ │ │ vnmls.f64 d4, d5, d2 │ │ │ │ + vmla.f64 d6, d5, d3 │ │ │ │ vstr d4, [r1] │ │ │ │ vstr d6, [r3] │ │ │ │ - vldr d5, [ip, #-88] @ 0xffffffa8 │ │ │ │ vldr d4, [ip, #-96] @ 0xffffffa0 │ │ │ │ + vldr d5, [ip, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vmla.f64 d7, d13, d5 │ │ │ │ vnmls.f64 d6, d13, d4 │ │ │ │ + vmla.f64 d7, d13, d5 │ │ │ │ vstr d6, [r4] │ │ │ │ ldr r4, [sp, #152] @ 0x98 │ │ │ │ vstr d7, [r7] │ │ │ │ - adds r4, #1 │ │ │ │ + add.w r4, r4, #1 │ │ │ │ str r4, [sp, #152] @ 0x98 │ │ │ │ ldr r4, [sp, #24] │ │ │ │ + ldr r6, [sp, #152] @ 0x98 │ │ │ │ add r0, r4 │ │ │ │ add r1, r4 │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ add r2, r4 │ │ │ │ add r3, r4 │ │ │ │ ldr r4, [sp, #32] │ │ │ │ - eors r5, r4 │ │ │ │ - ldrd r6, r4, [sp, #152] @ 0x98 │ │ │ │ + eor.w r5, r5, r4 │ │ │ │ + ldr r4, [sp, #156] @ 0x9c │ │ │ │ cmp r4, r6 │ │ │ │ - bne.w 80f8c │ │ │ │ - add sp, #44 @ 0x2c │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r4, [pc, #680] @ (81414 ) │ │ │ │ + bne.w 86f1a │ │ │ │ + b.n 86ed4 │ │ │ │ + ldr r4, [pc, #680] @ (873a4 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ │ │ │ │ -00081170 : │ │ │ │ - ldr r2, [pc, #12] @ (81180 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (81184 ) │ │ │ │ +00087100 : │ │ │ │ + ldr r2, [pc, #12] @ (87110 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (87114 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - beq.n 810c0 │ │ │ │ + b.n 8732c │ │ │ │ movs r1, r0 │ │ │ │ - udiv pc, sp, pc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + @ instruction: 0xfb8bffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ + mov r6, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #68 @ 0x44 │ │ │ │ - mov r6, r2 │ │ │ │ - ldr r2, [pc, #724] @ (81470 ) │ │ │ │ ldrd r1, r0, [sp, #176] @ 0xb0 │ │ │ │ - add r2, pc │ │ │ │ + ldr r2, [pc, #760] @ (87438 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 81458 │ │ │ │ + add r2, pc │ │ │ │ + bge.w 87414 │ │ │ │ ldr r1, [sp, #184] @ 0xb8 │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ - vldr d11, [pc, #700] @ 81468 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ + vldr d11, [pc, #740] @ 87430 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ - negs r1, r1 │ │ │ │ + rsb r1, r1, #0 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #700] @ (81474 ) │ │ │ │ + ldr r1, [pc, #736] @ (8743c ) │ │ │ │ ldr r2, [r2, r1] │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ + ldr r1, [sp, #168] @ 0xa8 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r2, [sp, #60] @ 0x3c │ │ │ │ - ldr r2, [sp, #168] @ 0xa8 │ │ │ │ - mla r2, r0, r1, r2 │ │ │ │ - ldr r0, [sp, #172] @ 0xac │ │ │ │ - movs r1, #24 │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + rsb r2, r2, r2, lsl #3 │ │ │ │ + add.w r2, r1, r2, lsl #4 │ │ │ │ + ldr r1, [sp, #172] @ 0xac │ │ │ │ + add.w r2, r2, #112 @ 0x70 │ │ │ │ vldr d4, [r4] │ │ │ │ - adds r2, #112 @ 0x70 │ │ │ │ + ldr r0, [sp, #172] @ 0xac │ │ │ │ + add.w r1, r1, r1, lsl #1 │ │ │ │ vldr d6, [r5] │ │ │ │ - lsls r7, r0, #3 │ │ │ │ - mul.w r1, r0, r1 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + add.w lr, r6, r1 │ │ │ │ + add r1, r3 │ │ │ │ + mov.w r7, r0, lsl #3 │ │ │ │ + vldr d7, [lr] │ │ │ │ add.w r9, r6, r7 │ │ │ │ add.w ip, r4, r7 │ │ │ │ - add.w lr, r6, r1 │ │ │ │ - adds r1, r3, r1 │ │ │ │ str r1, [sp, #0] │ │ │ │ vldr d5, [r9] │ │ │ │ - vldr d7, [lr] │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - lsls r1, r0, #4 │ │ │ │ + mov.w r1, r0, lsl #4 │ │ │ │ add.w fp, r4, r1 │ │ │ │ - adds r0, r5, r1 │ │ │ │ - str r0, [sp, #4] │ │ │ │ + add.w r0, r5, r1 │ │ │ │ add.w sl, r6, r1 │ │ │ │ + add.w r8, ip, r1 │ │ │ │ + str r0, [sp, #4] │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [fp] │ │ │ │ - add.w r8, ip, r1 │ │ │ │ vadd.f64 d15, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [r0] │ │ │ │ - adds r0, r3, r7 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ + add.w r0, r3, r7 │ │ │ │ vldr d8, [r0] │ │ │ │ - adds r0, r7, r5 │ │ │ │ - adds r7, r3, r1 │ │ │ │ + str r0, [sp, #48] @ 0x30 │ │ │ │ + add.w r0, r7, r5 │ │ │ │ + add.w r7, r3, r1 │ │ │ │ + add r1, r0 │ │ │ │ vadd.f64 d10, d0, d15 │ │ │ │ vsub.f64 d15, d0, d15 │ │ │ │ - add r1, r0 │ │ │ │ vsub.f64 d3, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [sl] │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ vadd.f64 d12, d2, d3 │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ vsub.f64 d9, d2, d3 │ │ │ │ - vldr d7, [ip] │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ vldr d2, [r6] │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ + vstr d7, [sp, #32] │ │ │ │ + vldr d7, [ip] │ │ │ │ vstr d1, [sp, #8] │ │ │ │ - vadd.f64 d0, d7, d6 │ │ │ │ vldr d1, [r0] │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ + vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r7] │ │ │ │ - vstr d8, [sp, #16] │ │ │ │ vstr d5, [sp, #24] │ │ │ │ + vldr d5, [r1] │ │ │ │ + vstr d9, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d8, d1, d6 │ │ │ │ vadd.f64 d1, d1, d6 │ │ │ │ vldr d6, [r8] │ │ │ │ - vldr d5, [r1] │ │ │ │ - vstr d9, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d4, d2, d6 │ │ │ │ vsub.f64 d2, d2, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ vadd.f64 d14, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ - vsub.f64 d9, d5, d6 │ │ │ │ vadd.f64 d3, d0, d4 │ │ │ │ + vsub.f64 d9, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vsub.f64 d4, d0, d4 │ │ │ │ vadd.f64 d6, d8, d9 │ │ │ │ vsub.f64 d8, d9, d8 │ │ │ │ vadd.f64 d13, d2, d5 │ │ │ │ vsub.f64 d5, d2, d5 │ │ │ │ vadd.f64 d2, d10, d3 │ │ │ │ vsub.f64 d3, d10, d3 │ │ │ │ - vldr d9, [sp, #40] @ 0x28 │ │ │ │ vstr d2, [r4] │ │ │ │ vadd.f64 d2, d12, d6 │ │ │ │ vsub.f64 d6, d12, d6 │ │ │ │ vstr d2, [r6] │ │ │ │ - vldr d1, [r2, #-168] @ 0xffffff58 │ │ │ │ vldr d0, [r2, #-176] @ 0xffffff50 │ │ │ │ + vldr d1, [r2, #-168] @ 0xffffff58 │ │ │ │ vmul.f64 d2, d6, d1 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vmla.f64 d6, d3, d1 │ │ │ │ - vadd.f64 d1, d9, d4 │ │ │ │ - vsub.f64 d4, d9, d4 │ │ │ │ vnmls.f64 d2, d3, d0 │ │ │ │ + vmla.f64 d6, d3, d1 │ │ │ │ vstr d2, [fp] │ │ │ │ vstr d6, [sl] │ │ │ │ vadd.f64 d6, d15, d8 │ │ │ │ + vldr d9, [sp, #40] @ 0x28 │ │ │ │ vldr d2, [r2, #-208] @ 0xffffff30 │ │ │ │ vldr d0, [r2, #-200] @ 0xffffff38 │ │ │ │ + vadd.f64 d1, d9, d4 │ │ │ │ + vsub.f64 d4, d9, d4 │ │ │ │ vmul.f64 d3, d1, d0 │ │ │ │ vnmls.f64 d3, d6, d2 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmla.f64 d6, d1, d2 │ │ │ │ vstr d3, [ip] │ │ │ │ vstr d6, [r9] │ │ │ │ vsub.f64 d6, d15, d8 │ │ │ │ - vldr d1, [r2, #-136] @ 0xffffff78 │ │ │ │ vldr d2, [r2, #-144] @ 0xffffff70 │ │ │ │ + vldr d1, [r2, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vnmls.f64 d3, d6, d2 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vmla.f64 d6, d4, d2 │ │ │ │ vldr d4, [sp, #8] │ │ │ │ vldr d2, [sp, #16] │ │ │ │ vstr d3, [r8] │ │ │ │ vstr d6, [lr] │ │ │ │ vadd.f64 d6, d14, d13 │ │ │ │ - vldr d8, [r2, #-184] @ 0xffffff48 │ │ │ │ vsub.f64 d14, d14, d13 │ │ │ │ vldr d1, [r2, #-192] @ 0xffffff40 │ │ │ │ + vldr d8, [r2, #-184] @ 0xffffff48 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vmul.f64 d14, d14, d11 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [sp, #24] │ │ │ │ @@ -143716,266 +146779,271 @@ │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d3, d1 │ │ │ │ vmul.f64 d3, d3, d8 │ │ │ │ vmla.f64 d3, d0, d1 │ │ │ │ vstr d2, [r0] │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ vstr d3, [r0] │ │ │ │ - vldr d1, [r2, #-120] @ 0xffffff88 │ │ │ │ vldr d2, [r2, #-128] @ 0xffffff80 │ │ │ │ + vldr d1, [r2, #-120] @ 0xffffff88 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vnmls.f64 d3, d6, d2 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vmla.f64 d6, d4, d2 │ │ │ │ vldr d4, [sp, #32] │ │ │ │ vstr d3, [r1] │ │ │ │ ldr r1, [sp, #0] │ │ │ │ vstr d6, [r1] │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ + vldr d2, [r2, #-160] @ 0xffffff60 │ │ │ │ vsub.f64 d5, d4, d14 │ │ │ │ - vldr d3, [r2, #-152] @ 0xffffff68 │ │ │ │ vadd.f64 d14, d4, d14 │ │ │ │ - vldr d2, [r2, #-160] @ 0xffffff60 │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ + vldr d3, [r2, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ - adds r1, #1 │ │ │ │ - vmla.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d4, d6, d2 │ │ │ │ + vmla.f64 d5, d6, d3 │ │ │ │ vstr d4, [r0] │ │ │ │ vstr d5, [r7] │ │ │ │ - vldr d5, [r2, #-216] @ 0xffffff28 │ │ │ │ vldr d4, [r2, #-224] @ 0xffffff20 │ │ │ │ + vldr d5, [r2, #-216] @ 0xffffff28 │ │ │ │ vmul.f64 d6, d14, d5 │ │ │ │ vmul.f64 d14, d14, d4 │ │ │ │ - vmla.f64 d14, d7, d5 │ │ │ │ vnmls.f64 d6, d7, d4 │ │ │ │ + vmla.f64 d14, d7, d5 │ │ │ │ vstr d6, [r5] │ │ │ │ vstr d14, [r3] │ │ │ │ + ldrd r0, r1, [sp, #172] @ 0xac │ │ │ │ + add.w r1, r1, #1 │ │ │ │ str r1, [sp, #176] @ 0xb0 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ - ldr r0, [sp, #172] @ 0xac │ │ │ │ add r4, r1 │ │ │ │ add r5, r1 │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ add r6, r1 │ │ │ │ add r3, r1 │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ - eors r0, r1 │ │ │ │ + eor.w r0, r0, r1 │ │ │ │ + ldr r1, [sp, #180] @ 0xb4 │ │ │ │ str r0, [sp, #172] @ 0xac │ │ │ │ - ldrd r0, r1, [sp, #176] @ 0xb0 │ │ │ │ + ldr r0, [sp, #176] @ 0xb0 │ │ │ │ cmp r1, r0 │ │ │ │ - bne.w 811c6 │ │ │ │ + bne.w 8716c │ │ │ │ add sp, #68 @ 0x44 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 816e8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 876b0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - bge.n 814c0 │ │ │ │ - movs r1, r0 │ │ │ │ + eor.w r0, r4, r1 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00081478 : │ │ │ │ - ldr r2, [pc, #12] @ (81488 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (8148c ) │ │ │ │ +00087440 : │ │ │ │ + ldr r2, [pc, #12] @ (87450 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (87454 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldmia r5!, {r1, r2, r6, r7} │ │ │ │ + ble.n 8744c │ │ │ │ movs r1, r0 │ │ │ │ - stc2 15, cr15, [r5, #-1020] @ 0xfffffc04 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + stc2l 15, cr15, [fp], {255} @ 0xff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r2 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub sp, #148 @ 0x94 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov lr, r3 │ │ │ │ - ldr r3, [pc, #1012] @ (81898 ) │ │ │ │ - ldrd r2, r1, [sp, #256] @ 0x100 │ │ │ │ - add r3, pc │ │ │ │ - ldr.w r8, [sp, #252] @ 0xfc │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub sp, #156 @ 0x9c │ │ │ │ + ldrd r8, r2, [sp, #260] @ 0x104 │ │ │ │ + ldr r1, [sp, #268] @ 0x10c │ │ │ │ + ldr r3, [pc, #1000] @ (87868 ) │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 81924 │ │ │ │ - ldr r2, [sp, #264] @ 0x108 │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 8790c │ │ │ │ + ldr r2, [sp, #272] @ 0x110 │ │ │ │ + mov r5, r0 │ │ │ │ mov r9, r8 │ │ │ │ - vldr d14, [pc, #964] @ 81880 │ │ │ │ - vldr d15, [pc, #968] @ 81888 │ │ │ │ - mov r8, r0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #132] @ 0x84 │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #136] @ 0x88 │ │ │ │ - ldr r2, [pc, #976] @ (8189c ) │ │ │ │ + vldr d14, [pc, #960] @ 87850 │ │ │ │ + vldr d15, [pc, #964] @ 87858 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #140] @ 0x8c │ │ │ │ + rsb r2, r2, #0 │ │ │ │ + str r2, [sp, #144] @ 0x90 │ │ │ │ + ldr r2, [pc, #968] @ (8786c ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r2, [sp, #256] @ 0x100 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #140] @ 0x8c │ │ │ │ - ldr r3, [sp, #248] @ 0xf8 │ │ │ │ - mla r4, r1, r2, r3 │ │ │ │ - mov.w r1, r9, lsl #5 │ │ │ │ - vldr d6, [r8] │ │ │ │ - adds r3, r7, r1 │ │ │ │ - add.w r0, lr, r1 │ │ │ │ - mov.w ip, #24 │ │ │ │ - str r3, [sp, #0] │ │ │ │ - str r0, [sp, #4] │ │ │ │ + str r3, [sp, #148] @ 0x94 │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ + add.w r3, r3, r3, lsl #3 │ │ │ │ + add.w r4, r2, r3, lsl #4 │ │ │ │ + mov.w r2, r9, lsl #5 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r3, r7, r2 │ │ │ │ + add.w r0, lr, r2 │ │ │ │ + str r2, [sp, #0] │ │ │ │ vldr d9, [r3] │ │ │ │ + strd r3, r0, [sp, #8] │ │ │ │ mov.w r3, r9, lsl #4 │ │ │ │ vldr d12, [r0] │ │ │ │ - add.w r5, r8, r3 │ │ │ │ - adds r2, r7, r3 │ │ │ │ - mul.w r0, ip, r9 │ │ │ │ + add.w r2, r5, r3 │ │ │ │ + add.w r0, r7, r3 │ │ │ │ + add.w fp, r6, r3 │ │ │ │ + add.w sl, lr, r3 │ │ │ │ + strd r2, r0, [sp, #16] │ │ │ │ vadd.f64 d8, d6, d9 │ │ │ │ vsub.f64 d9, d6, d9 │ │ │ │ vldr d6, [r6] │ │ │ │ - add.w fp, r6, r3 │ │ │ │ - str r5, [sp, #8] │ │ │ │ - add.w sl, lr, r3 │ │ │ │ - str r2, [sp, #12] │ │ │ │ vsub.f64 d7, d6, d12 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ - vstr d8, [sp, #64] @ 0x40 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [r2] │ │ │ │ + vstr d6, [sp, #48] @ 0x30 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r9, r9, lsl #1 │ │ │ │ + vstr d8, [sp, #72] @ 0x48 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ vldr d8, [r7] │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ - vstr d6, [sp, #40] @ 0x28 │ │ │ │ - vldr d7, [r5] │ │ │ │ - adds r5, r7, r0 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mov.w r2, r9, lsl #3 │ │ │ │ - add.w ip, r8, r2 │ │ │ │ - str r5, [sp, #16] │ │ │ │ + add.w r2, r7, r0 │ │ │ │ add r0, lr │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - adds r5, r7, r2 │ │ │ │ - vldr d3, [ip] │ │ │ │ - str r5, [sp, #20] │ │ │ │ - vldr d2, [r5] │ │ │ │ - add.w r5, ip, r3 │ │ │ │ + vldr d6, [r2] │ │ │ │ + str r2, [sp, #24] │ │ │ │ + mov.w r2, r9, lsl #3 │ │ │ │ + add.w r8, r5, r2 │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + add.w ip, r6, r2 │ │ │ │ + add r2, lr │ │ │ │ + vldr d3, [r8] │ │ │ │ + str r1, [sp, #28] │ │ │ │ + vldr d2, [r1] │ │ │ │ + add.w r1, r8, r3 │ │ │ │ + add r3, ip │ │ │ │ + str r1, [sp, #32] │ │ │ │ vadd.f64 d4, d6, d3 │ │ │ │ - str r5, [sp, #24] │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ - vldr d3, [r5] │ │ │ │ - add.w r5, r8, r1 │ │ │ │ - str r5, [sp, #28] │ │ │ │ - add r1, r6 │ │ │ │ + vldr d3, [r1] │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ vadd.f64 d0, d2, d3 │ │ │ │ vsub.f64 d2, d2, d3 │ │ │ │ - vldr d3, [r5] │ │ │ │ - adds r5, r6, r2 │ │ │ │ - add r3, r5 │ │ │ │ - add r2, lr │ │ │ │ - vadd.f64 d1, d3, d8 │ │ │ │ - vsub.f64 d3, d3, d8 │ │ │ │ + add r1, r5 │ │ │ │ + vldr d3, [r1] │ │ │ │ + str r1, [sp, #36] @ 0x24 │ │ │ │ vsub.f64 d13, d5, d0 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ + vadd.f64 d1, d3, d8 │ │ │ │ + vsub.f64 d3, d3, d8 │ │ │ │ vsub.f64 d8, d3, d6 │ │ │ │ vsub.f64 d10, d1, d4 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vstr d8, [sp, #72] @ 0x48 │ │ │ │ + vstr d8, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d8, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d1, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vstr d8, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #700] @ 81890 │ │ │ │ - vstr d1, [sp, #56] @ 0x38 │ │ │ │ + vldr d6, [pc, #684] @ 87860 │ │ │ │ vmul.f64 d2, d7, d6 │ │ │ │ vmul.f64 d0, d5, d6 │ │ │ │ vldr d6, [fp] │ │ │ │ + vstr d3, [sp, #56] @ 0x38 │ │ │ │ + vstr d1, [sp, #64] @ 0x40 │ │ │ │ + vstr d8, [sp, #88] @ 0x58 │ │ │ │ + vstr d2, [sp, #96] @ 0x60 │ │ │ │ + vstr d0, [sp, #104] @ 0x68 │ │ │ │ vldr d5, [sl] │ │ │ │ - vstr d3, [sp, #48] @ 0x30 │ │ │ │ - vstr d2, [sp, #88] @ 0x58 │ │ │ │ + str r2, [sp, #136] @ 0x88 │ │ │ │ + vldr d3, [ip] │ │ │ │ + ldr r1, [sp, #0] │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ - vldr d3, [r5] │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d0, [sp, #96] @ 0x60 │ │ │ │ vldr d5, [r0] │ │ │ │ vldr d2, [r3] │ │ │ │ + add r1, r6 │ │ │ │ vldr d1, [lr] │ │ │ │ vsub.f64 d4, d3, d5 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ vldr d5, [r2] │ │ │ │ - str r2, [sp, #128] @ 0x80 │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ vsub.f64 d8, d2, d5 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ vldr d5, [r1] │ │ │ │ vsub.f64 d0, d5, d1 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d7, d8 │ │ │ │ vadd.f64 d12, d6, d2 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - vldr d8, [sp, #64] @ 0x40 │ │ │ │ + vldr d8, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d11, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vstr d1, [sp, #104] @ 0x68 │ │ │ │ + vstr d1, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d1, d0, d4 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ - vstr d11, [sp, #112] @ 0x70 │ │ │ │ + vstr d11, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d11, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #552] @ 81890 │ │ │ │ vadd.f64 d3, d7, d4 │ │ │ │ + vldr d5, [pc, #524] @ 87860 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vstr d11, [sp, #64] @ 0x40 │ │ │ │ + vstr d11, [sp] │ │ │ │ vmul.f64 d2, d6, d5 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ + vldr d5, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d6, d8, d5 │ │ │ │ - vldr d5, [sp, #48] @ 0x30 │ │ │ │ - vstr d2, [sp, #120] @ 0x78 │ │ │ │ + vldr d5, [sp, #56] @ 0x38 │ │ │ │ + vstr d2, [sp, #128] @ 0x80 │ │ │ │ + vstr d6, [r5] │ │ │ │ vadd.f64 d2, d9, d5 │ │ │ │ - vstr d6, [r8] │ │ │ │ - vldr d6, [sp, #32] │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vstr d6, [r7] │ │ │ │ - vldr d6, [sp, #40] @ 0x28 │ │ │ │ - vldr d4, [r4, #-72] @ 0xffffffb8 │ │ │ │ + vldr d6, [sp, #48] @ 0x30 │ │ │ │ vldr d0, [r4, #-80] @ 0xffffffb0 │ │ │ │ + vldr d4, [r4, #-72] @ 0xffffffb8 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vmla.f64 d6, d2, d4 │ │ │ │ - vldr d4, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d5, d2, d0 │ │ │ │ - vldr d0, [sp, #96] @ 0x60 │ │ │ │ + vmla.f64 d6, d2, d4 │ │ │ │ + vldr d0, [sp, #104] @ 0x68 │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ vstr d5, [fp] │ │ │ │ vstr d6, [sl] │ │ │ │ vmul.f64 d6, d1, d15 │ │ │ │ vmov.f64 d2, d6 │ │ │ │ vmul.f64 d6, d10, d15 │ │ │ │ vmul.f64 d10, d10, d14 │ │ │ │ - vmla.f64 d10, d13, d15 │ │ │ │ - vmov.f64 d5, d6 │ │ │ │ vnmls.f64 d2, d4, d14 │ │ │ │ - vldr d6, [sp, #32] │ │ │ │ + vmov.f64 d5, d6 │ │ │ │ + vmla.f64 d10, d13, d15 │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ vnmls.f64 d5, d13, d14 │ │ │ │ vmul.f64 d13, d1, d14 │ │ │ │ + vldr d1, [r4, #-120] @ 0xffffff88 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d13, d4, d15 │ │ │ │ vmov.f64 d4, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d1, [r4, #-120] @ 0xffffff88 │ │ │ │ vmls.f64 d6, d3, d4 │ │ │ │ - vldr d3, [sp, #56] @ 0x38 │ │ │ │ - vstr d2, [sp, #32] │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ vmov.f64 d11, d5 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vmov.f64 d6, d8 │ │ │ │ vldr d8, [r4, #-128] @ 0xffffff80 │ │ │ │ vmls.f64 d6, d3, d4 │ │ │ │ vadd.f64 d4, d11, d5 │ │ │ │ @@ -143985,1810 +147053,1806 @@ │ │ │ │ vsub.f64 d0, d3, d2 │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ vsub.f64 d0, d6, d13 │ │ │ │ vadd.f64 d6, d13, d6 │ │ │ │ - vstr d2, [ip] │ │ │ │ + vstr d2, [r8] │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ vstr d4, [r2] │ │ │ │ vadd.f64 d4, d10, d7 │ │ │ │ - vldr d8, [r4, #-64] @ 0xffffffc0 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ + vldr d8, [r4, #-64] @ 0xffffffc0 │ │ │ │ vldr d1, [r4, #-56] @ 0xffffffc8 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d0, d1 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ + vmla.f64 d4, d0, d1 │ │ │ │ vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + vldr d2, [sp, #40] @ 0x28 │ │ │ │ vstr d4, [r2] │ │ │ │ + vldr d1, [r4, #-32] @ 0xffffffe0 │ │ │ │ vadd.f64 d3, d2, d3 │ │ │ │ vldr d2, [r4, #-24] @ 0xffffffe8 │ │ │ │ - vldr d1, [r4, #-32] @ 0xffffffe0 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vldr d1, [sp, #112] @ 0x70 │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ + vldr d1, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d10, d1, d14 │ │ │ │ - vmla.f64 d10, d12, d15 │ │ │ │ vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ + vmla.f64 d10, d12, d15 │ │ │ │ vstr d5, [r2] │ │ │ │ - vldr d4, [r4, #-88] @ 0xffffffa8 │ │ │ │ vldr d3, [r4, #-96] @ 0xffffffa0 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + vldr d4, [r4, #-88] @ 0xffffffa8 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ + vldr d6, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d3, d1, d15 │ │ │ │ - vldr d1, [sp, #64] @ 0x40 │ │ │ │ - vldr d6, [sp, #80] @ 0x50 │ │ │ │ + vldr d1, [sp] │ │ │ │ vnmls.f64 d3, d12, d14 │ │ │ │ - vldr d12, [sp, #40] @ 0x28 │ │ │ │ + vldr d12, [sp, #48] @ 0x30 │ │ │ │ vstr d5, [r2] │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ vstr d7, [r2] │ │ │ │ - vldr d7, [sp, #72] @ 0x48 │ │ │ │ + vldr d7, [sp, #80] @ 0x50 │ │ │ │ vldr d8, [r4, #-40] @ 0xffffffd8 │ │ │ │ vmul.f64 d4, d7, d15 │ │ │ │ vmul.f64 d11, d7, d14 │ │ │ │ vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ + vnmls.f64 d4, d6, d14 │ │ │ │ vmla.f64 d11, d6, d15 │ │ │ │ + vldr d6, [sp, #56] @ 0x38 │ │ │ │ vmls.f64 d12, d1, d7 │ │ │ │ - vldr d1, [sp, #120] @ 0x78 │ │ │ │ - vnmls.f64 d4, d6, d14 │ │ │ │ - vldr d6, [sp, #48] @ 0x30 │ │ │ │ + vldr d1, [sp, #128] @ 0x80 │ │ │ │ vmls.f64 d9, d6, d7 │ │ │ │ - vldr d6, [sp, #88] @ 0x58 │ │ │ │ + vldr d6, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d5, d12, d1 │ │ │ │ vadd.f64 d12, d1, d12 │ │ │ │ vldr d1, [r4, #-48] @ 0xffffffd0 │ │ │ │ - vadd.f64 d0, d4, d5 │ │ │ │ vsub.f64 d7, d9, d6 │ │ │ │ vadd.f64 d9, d6, d9 │ │ │ │ + vadd.f64 d0, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ - vmul.f64 d2, d0, d8 │ │ │ │ vadd.f64 d7, d3, d7 │ │ │ │ + vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d0, d1 │ │ │ │ vsub.f64 d0, d12, d11 │ │ │ │ vadd.f64 d11, d11, d12 │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d6, [r0] │ │ │ │ - vadd.f64 d6, d10, d9 │ │ │ │ - vldr d8, [r4, #-8] │ │ │ │ - vsub.f64 d9, d9, d10 │ │ │ │ - b.n 818a0 │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + b.n 87870 │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - b.w ff529fc2 │ │ │ │ - b.n 81f86 │ │ │ │ + b.w ff52ff92 │ │ │ │ + b.n 87f56 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - bvc.n 818d8 │ │ │ │ + b.n 876f0 │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + vstr d2, [r3] │ │ │ │ + vstr d6, [r0] │ │ │ │ + vadd.f64 d6, d10, d9 │ │ │ │ + vsub.f64 d9, d9, d10 │ │ │ │ vldr d1, [r4, #-16] │ │ │ │ + vldr d8, [r4, #-8] │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d6, d1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmla.f64 d6, d0, d1 │ │ │ │ vstr d2, [r1] │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ vstr d6, [r0] │ │ │ │ - vldr d3, [r4, #-104] @ 0xffffff98 │ │ │ │ vldr d6, [r4, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r4, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d4, d5, d3 │ │ │ │ vnmls.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d5, d6 │ │ │ │ - vstr d4, [r5] │ │ │ │ + vstr d4, [ip] │ │ │ │ vstr d7, [r3] │ │ │ │ - vldr d5, [r4, #-136] @ 0xffffff78 │ │ │ │ vldr d6, [r4, #-144] @ 0xffffff70 │ │ │ │ - adds r4, #144 @ 0x90 │ │ │ │ - ldr r3, [sp, #256] @ 0x100 │ │ │ │ + vldr d5, [r4, #-136] @ 0xffffff78 │ │ │ │ + add.w r4, r4, #144 @ 0x90 │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ vmul.f64 d7, d11, d5 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #256] @ 0x100 │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #264] @ 0x108 │ │ │ │ + ldr r3, [sp, #140] @ 0x8c │ │ │ │ vnmls.f64 d7, d9, d6 │ │ │ │ vmul.f64 d9, d9, d5 │ │ │ │ + ldr r2, [sp, #264] @ 0x108 │ │ │ │ + add r5, r3 │ │ │ │ vmla.f64 d9, d11, d6 │ │ │ │ - add r8, r3 │ │ │ │ vstr d7, [r6] │ │ │ │ add r6, r3 │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ vstr d9, [lr] │ │ │ │ add r7, r3 │ │ │ │ add lr, r3 │ │ │ │ - ldr r3, [sp, #140] @ 0x8c │ │ │ │ + ldr r3, [sp, #148] @ 0x94 │ │ │ │ eor.w r9, r9, r3 │ │ │ │ - ldrd r2, r3, [sp, #256] @ 0x100 │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 814da │ │ │ │ - add sp, #148 @ 0x94 │ │ │ │ + bne.w 874b6 │ │ │ │ + add sp, #156 @ 0x9c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00081930 : │ │ │ │ - ldr r2, [pc, #12] @ (81940 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (81944 ) │ │ │ │ +00087928 : │ │ │ │ + ldr r2, [pc, #12] @ (87938 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (8793c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r5} │ │ │ │ + bls.n 879c4 │ │ │ │ movs r1, r0 │ │ │ │ - @ instruction: 0xfb55ffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + @ instruction: 0xfb23ffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r2 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r3 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ - mov fp, r3 │ │ │ │ - ldr r3, [pc, #68] @ (819a0 ) │ │ │ │ - ldrd r2, r1, [sp, #296] @ 0x128 │ │ │ │ - add r3, pc │ │ │ │ - ldr r4, [sp, #292] @ 0x124 │ │ │ │ + ldrd r4, r2, [sp, #292] @ 0x124 │ │ │ │ + ldr r1, [sp, #300] @ 0x12c │ │ │ │ + ldr r3, [pc, #72] @ (879b0 ) │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 81e3a │ │ │ │ + add r3, pc │ │ │ │ + bge.w 87e58 │ │ │ │ ldr r2, [sp, #304] @ 0x130 │ │ │ │ - movs r1, #176 @ 0xb0 │ │ │ │ + mov.w r1, #176 @ 0xb0 │ │ │ │ mov r8, r9 │ │ │ │ - vldr d11, [pc, #40] @ 81998 │ │ │ │ - mov r9, sl │ │ │ │ mov lr, r0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #172] @ 0xac │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ - ldr r2, [pc, #36] @ (819a4 ) │ │ │ │ + mov r9, sl │ │ │ │ + vldr d11, [pc, #40] @ 879a8 │ │ │ │ mov sl, fp │ │ │ │ mov fp, r4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #172] @ 0xac │ │ │ │ + rsb r2, r2, #0 │ │ │ │ + str r2, [sp, #176] @ 0xb0 │ │ │ │ + ldr r2, [pc, #32] @ (879b4 ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r2, [sp, #296] @ 0x128 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #180] @ 0xb4 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ mla r7, r1, r2, r3 │ │ │ │ - b.n 819a8 │ │ │ │ + b.n 879b8 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (81c44 ) │ │ │ │ + ldr r4, [pc, #680] @ (87c54 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - bcs.n 81a70 │ │ │ │ + b.n 87e68 │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ mov.w r1, fp, lsl #5 │ │ │ │ - movs r2, #24 │ │ │ │ - add.w r3, lr, r1 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - add.w r0, r8, r1 │ │ │ │ vldr d5, [r8] │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ + add.w r3, lr, r1 │ │ │ │ + add.w r0, r8, r1 │ │ │ │ vldr d3, [lr] │ │ │ │ vldr d7, [r3] │ │ │ │ - mul.w r3, r2, fp │ │ │ │ + str r3, [sp, #8] │ │ │ │ + add.w r3, fp, fp, lsl #1 │ │ │ │ str r0, [sp, #16] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ add.w r2, r9, r3 │ │ │ │ add.w r4, sl, r3 │ │ │ │ - str r2, [sp, #12] │ │ │ │ - str r4, [sp, #20] │ │ │ │ vldr d6, [r2] │ │ │ │ + str r2, [sp, #12] │ │ │ │ vldr d1, [r4] │ │ │ │ + str r4, [sp, #20] │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ mov.w r0, fp, lsl #4 │ │ │ │ add.w r2, sl, r0 │ │ │ │ - str r2, [sp, #4] │ │ │ │ add.w r4, r9, r0 │ │ │ │ - str r4, [sp, #24] │ │ │ │ + str r2, [sp, #4] │ │ │ │ vsub.f64 d4, d6, d1 │ │ │ │ - vadd.f64 d12, d3, d2 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vmls.f64 d3, d2, d0 │ │ │ │ + str r4, [sp, #24] │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ + vadd.f64 d12, d3, d2 │ │ │ │ + vmls.f64 d3, d2, d0 │ │ │ │ vadd.f64 d15, d5, d4 │ │ │ │ vmls.f64 d5, d4, d0 │ │ │ │ vldr d4, [r2] │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ mov.w r2, fp, lsl #3 │ │ │ │ add.w r5, lr, r2 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ - adds r6, r5, r1 │ │ │ │ add.w ip, r8, r2 │ │ │ │ - str r6, [sp, #32] │ │ │ │ - str r5, [sp, #28] │ │ │ │ + add.w r6, r5, r1 │ │ │ │ + vldr d1, [ip] │ │ │ │ + strd r5, r6, [sp, #28] │ │ │ │ vsub.f64 d8, d3, d6 │ │ │ │ vadd.f64 d10, d6, d3 │ │ │ │ vldr d6, [r5] │ │ │ │ add.w r5, r8, r3 │ │ │ │ vadd.f64 d9, d7, d5 │ │ │ │ vsub.f64 d7, d5, d7 │ │ │ │ - vldr d1, [ip] │ │ │ │ vldr d5, [r4] │ │ │ │ vstr d8, [sp, #48] @ 0x30 │ │ │ │ + vstr d10, [sp, #56] @ 0x38 │ │ │ │ + vstr d9, [sp, #64] @ 0x40 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ vldr d7, [r6] │ │ │ │ add.w r6, r1, ip │ │ │ │ - adds r1, r4, r3 │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ + add.w r1, r4, r3 │ │ │ │ add.w r4, r9, r2 │ │ │ │ - str r6, [sp, #36] @ 0x24 │ │ │ │ + add r2, sl │ │ │ │ + strd r6, r1, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r6] │ │ │ │ - add r2, sl │ │ │ │ - vstr d10, [sp, #56] @ 0x38 │ │ │ │ - vstr d9, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d2, d1, d7 │ │ │ │ - vadd.f64 d14, d5, d3 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ + vadd.f64 d14, d5, d3 │ │ │ │ vmls.f64 d5, d3, d0 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ vldr d3, [r1] │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ vsub.f64 d13, d2, d4 │ │ │ │ vmla.f64 d4, d2, d0 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - adds r6, r1, r3 │ │ │ │ + add.w r6, r1, r3 │ │ │ │ add.w r1, lr, r0 │ │ │ │ add r0, r8 │ │ │ │ vsub.f64 d2, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vstr d2, [sp, #80] @ 0x50 │ │ │ │ vstr d6, [sp, #88] @ 0x58 │ │ │ │ vstr d4, [sp, #96] @ 0x60 │ │ │ │ vstr d5, [sp, #104] @ 0x68 │ │ │ │ vldr d5, [r6] │ │ │ │ + str r1, [sp, #44] @ 0x2c │ │ │ │ vldr d6, [r1] │ │ │ │ + add.w r1, lr, r3 │ │ │ │ + str r5, [sp, #168] @ 0xa8 │ │ │ │ vldr d7, [r4] │ │ │ │ vldr d4, [r2] │ │ │ │ - str r5, [sp, #168] @ 0xa8 │ │ │ │ + vldr d9, [r1] │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ - str r1, [sp, #44] @ 0x2c │ │ │ │ - add.w r1, lr, r3 │ │ │ │ vsub.f64 d2, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vadd.f64 d4, d3, d1 │ │ │ │ vmls.f64 d3, d1, d0 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ - vldr d9, [r1] │ │ │ │ vsub.f64 d10, d2, d5 │ │ │ │ vmla.f64 d5, d2, d0 │ │ │ │ - vmul.f64 d6, d6, d11 │ │ │ │ vldr d2, [r5] │ │ │ │ - adds r5, r4, r3 │ │ │ │ + vmul.f64 d6, d6, d11 │ │ │ │ + add.w r5, r4, r3 │ │ │ │ add r3, r2 │ │ │ │ vadd.f64 d1, d6, d3 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ + vstr d1, [sp, #112] @ 0x70 │ │ │ │ vstr d3, [sp, #120] @ 0x78 │ │ │ │ vldr d3, [r5] │ │ │ │ - vstr d1, [sp, #112] @ 0x70 │ │ │ │ + vstr d6, [sp, #128] @ 0x80 │ │ │ │ vstr d7, [sp, #136] @ 0x88 │ │ │ │ vldr d7, [r9] │ │ │ │ - vstr d6, [sp, #128] @ 0x80 │ │ │ │ vldr d6, [r3] │ │ │ │ vadd.f64 d1, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vldr d7, [sl] │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ - vadd.f64 d5, d9, d1 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + vadd.f64 d5, d9, d1 │ │ │ │ vmls.f64 d9, d1, d0 │ │ │ │ vmul.f64 d3, d3, d11 │ │ │ │ vsub.f64 d7, d2, d8 │ │ │ │ vmla.f64 d2, d8, d0 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vadd.f64 d1, d14, d5 │ │ │ │ vsub.f64 d5, d5, d14 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ vadd.f64 d8, d3, d2 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ vadd.f64 d2, d6, d9 │ │ │ │ vsub.f64 d9, d9, d6 │ │ │ │ vstr d8, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d8, d13, d7 │ │ │ │ + vsub.f64 d7, d7, d13 │ │ │ │ vstr d3, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d3, d15, d10 │ │ │ │ + vsub.f64 d15, d15, d10 │ │ │ │ vstr d2, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d2, d12, d4 │ │ │ │ - vsub.f64 d15, d15, d10 │ │ │ │ vsub.f64 d4, d12, d4 │ │ │ │ - vsub.f64 d7, d7, d13 │ │ │ │ vsub.f64 d6, d3, d8 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vsub.f64 d1, d2, d1 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ vstr d2, [lr] │ │ │ │ vstr d3, [r9] │ │ │ │ - vldr d2, [r7, #-88] @ 0xffffffa8 │ │ │ │ vldr d8, [r7, #-96] @ 0xffffffa0 │ │ │ │ + vldr d2, [r7, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d3, d6, d2 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vmla.f64 d6, d1, d2 │ │ │ │ vnmls.f64 d3, d1, d8 │ │ │ │ + vmla.f64 d6, d1, d2 │ │ │ │ vstr d3, [r1] │ │ │ │ vadd.f64 d3, d5, d15 │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ vsub.f64 d15, d15, d5 │ │ │ │ + ldr r1, [sp, #12] │ │ │ │ vstr d6, [r1] │ │ │ │ vsub.f64 d6, d4, d7 │ │ │ │ - vldr d2, [r7, #-40] @ 0xffffffd8 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ vldr d4, [r7, #-48] @ 0xffffffd0 │ │ │ │ + vldr d2, [r7, #-40] @ 0xffffffd8 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ vmul.f64 d5, d3, d2 │ │ │ │ vnmls.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vmla.f64 d6, d3, d4 │ │ │ │ vstr d5, [r1] │ │ │ │ vstr d6, [r3] │ │ │ │ vldr d5, [r7, #-144] @ 0xffffff70 │ │ │ │ vldr d4, [r7, #-136] @ 0xffffff78 │ │ │ │ + ldr r3, [sp, #28] │ │ │ │ vldr d10, [sp, #56] @ 0x38 │ │ │ │ - vldr d0, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d6, d15, d4 │ │ │ │ vldr d13, [sp, #88] @ 0x58 │ │ │ │ + vldr d0, [sp, #152] @ 0x98 │ │ │ │ vldr d12, [sp, #72] @ 0x48 │ │ │ │ - vldr d8, [sp, #136] @ 0x88 │ │ │ │ - vldr d14, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ + vldr d14, [sp, #104] @ 0x68 │ │ │ │ + vldr d8, [sp, #136] @ 0x88 │ │ │ │ vmla.f64 d7, d15, d5 │ │ │ │ vldr d15, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d5, d13, d0 │ │ │ │ vsub.f64 d4, d9, d14 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ vstr d6, [ip] │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d10, d15 │ │ │ │ - vldr d1, [r7, #-104] @ 0xffffff98 │ │ │ │ vldr d3, [r7, #-112] @ 0xffffff90 │ │ │ │ + vldr d1, [r7, #-104] @ 0xffffff98 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ vsub.f64 d6, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d12, d8 │ │ │ │ vadd.f64 d2, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vnmls.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vmla.f64 d6, d2, d3 │ │ │ │ vstr d4, [r0] │ │ │ │ vstr d6, [r2] │ │ │ │ - vldr d3, [r7, #-8] │ │ │ │ vldr d4, [r7, #-16] │ │ │ │ + vldr d3, [r7, #-8] │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ vnmls.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ vsub.f64 d4, d0, d13 │ │ │ │ vstr d6, [r2] │ │ │ │ vadd.f64 d6, d10, d15 │ │ │ │ vstr d7, [r6] │ │ │ │ vadd.f64 d7, d14, d9 │ │ │ │ - vldr d2, [r7, #-152] @ 0xffffff68 │ │ │ │ vldr d1, [r7, #-160] @ 0xffffff60 │ │ │ │ + vldr d2, [r7, #-152] @ 0xffffff68 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d12, d8 │ │ │ │ vldr d8, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ vstr d4, [r3] │ │ │ │ vstr d5, [r4] │ │ │ │ - vldr d4, [r7, #-56] @ 0xffffffc8 │ │ │ │ vldr d3, [r7, #-64] @ 0xffffffc0 │ │ │ │ + vldr d4, [r7, #-56] @ 0xffffffc8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vstr d5, [r3] │ │ │ │ vstr d7, [r5] │ │ │ │ vldr d13, [sp, #112] @ 0x70 │ │ │ │ + vldr d1, [r7, #-32] @ 0xffffffe0 │ │ │ │ vldr d12, [sp, #96] @ 0x60 │ │ │ │ vldr d0, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d5, d8, d13 │ │ │ │ vldr d9, [sp, #64] @ 0x40 │ │ │ │ + vldr d10, [sp, #80] @ 0x50 │ │ │ │ vldr d14, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d7, d12, d0 │ │ │ │ - vldr d10, [sp, #80] @ 0x50 │ │ │ │ vldr d15, [sp, #144] @ 0x90 │ │ │ │ vldr d3, [r7, #-24] @ 0xffffffe8 │ │ │ │ - vldr d1, [r7, #-32] @ 0xffffffe0 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ - vadd.f64 d4, d10, d15 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ vadd.f64 d7, d9, d14 │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d4, d10, d15 │ │ │ │ ldr r6, [sp, #32] │ │ │ │ - ldr r4, [sp, #24] │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ + ldr r5, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ ldr r3, [sp, #296] @ 0x128 │ │ │ │ - ldr r5, [sp, #168] @ 0xa8 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #296] @ 0x128 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ vmul.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d2, d3 │ │ │ │ + str r3, [sp, #296] @ 0x128 │ │ │ │ ldr r3, [sp, #172] @ 0xac │ │ │ │ - add lr, r3 │ │ │ │ vnmls.f64 d4, d2, d1 │ │ │ │ + vmla.f64 d6, d2, d3 │ │ │ │ + add lr, r3 │ │ │ │ vstr d4, [r6] │ │ │ │ vstr d6, [r1] │ │ │ │ - vldr d4, [r7, #-120] @ 0xffffff88 │ │ │ │ vldr d3, [r7, #-128] @ 0xffffff80 │ │ │ │ + vldr d4, [r7, #-120] @ 0xffffff88 │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vnmls.f64 d6, d5, d3 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ vsub.f64 d4, d0, d12 │ │ │ │ - vnmls.f64 d6, d5, d3 │ │ │ │ vstr d6, [r1] │ │ │ │ vsub.f64 d6, d15, d10 │ │ │ │ vstr d7, [r4] │ │ │ │ vsub.f64 d7, d8, d13 │ │ │ │ - vldr d1, [r7, #-168] @ 0xffffff58 │ │ │ │ vldr d2, [r7, #-176] @ 0xffffff50 │ │ │ │ + vldr d1, [r7, #-168] @ 0xffffff58 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d9, d14 │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vmul.f64 d4, d3, d1 │ │ │ │ vnmls.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d5, d3, d2 │ │ │ │ vstr d4, [r8] │ │ │ │ add r8, r3 │ │ │ │ vstr d5, [sl] │ │ │ │ - vldr d3, [r7, #-72] @ 0xffffffb8 │ │ │ │ vldr d4, [r7, #-80] @ 0xffffffb0 │ │ │ │ - adds r7, #176 @ 0xb0 │ │ │ │ + add.w r7, r7, #176 @ 0xb0 │ │ │ │ + vldr d3, [r7, #-248] @ 0xffffff08 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ vstr d5, [r5] │ │ │ │ vstr d7, [r4] │ │ │ │ ldr r3, [sp, #176] @ 0xb0 │ │ │ │ + ldr r2, [sp, #296] @ 0x128 │ │ │ │ add r9, r3 │ │ │ │ add sl, r3 │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ eor.w fp, fp, r3 │ │ │ │ - ldrd r2, r3, [sp, #296] @ 0x128 │ │ │ │ + ldr r3, [sp, #300] @ 0x12c │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 819a8 │ │ │ │ + bne.w 879b8 │ │ │ │ add sp, #188 @ 0xbc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00081e44 : │ │ │ │ - ldr r2, [pc, #12] @ (81e54 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (81e58 ) │ │ │ │ +00087e74 : │ │ │ │ + ldr r2, [pc, #12] @ (87e84 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (87e88 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - stmia r4!, {r1, r3, r4, r6} │ │ │ │ + bmi.n 87ed8 │ │ │ │ movs r1, r0 │ │ │ │ - @ instruction: 0xfaf9ffff │ │ │ │ + @ instruction: 0xfabfffff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov ip, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov fp, r2 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #308 @ 0x134 │ │ │ │ - mov r4, r3 │ │ │ │ - ldr r3, [pc, #92] @ (81ed0 ) │ │ │ │ - ldrd r2, r1, [sp, #416] @ 0x1a0 │ │ │ │ - add r3, pc │ │ │ │ - ldr r5, [sp, #412] @ 0x19c │ │ │ │ + ldrd lr, r2, [sp, #412] @ 0x19c │ │ │ │ + ldr r1, [sp, #420] @ 0x1a4 │ │ │ │ + ldr r3, [pc, #96] @ (87f18 ) │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 825d2 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 88622 │ │ │ │ ldr r2, [sp, #424] @ 0x1a8 │ │ │ │ - movs r1, #240 @ 0xf0 │ │ │ │ - mov lr, r8 │ │ │ │ - vldr d8, [pc, #48] @ 81eb8 │ │ │ │ - vldr d15, [pc, #52] @ 81ec0 │ │ │ │ + mov r9, ip │ │ │ │ + mov sl, lr │ │ │ │ mov ip, r0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov lr, r8 │ │ │ │ + vldr d8, [pc, #52] @ 87f00 │ │ │ │ + mov r8, fp │ │ │ │ + vldr d15, [pc, #52] @ 87f08 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d12, [pc, #52] @ 87f10 │ │ │ │ str r2, [sp, #292] @ 0x124 │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str r2, [sp, #296] @ 0x128 │ │ │ │ - ldr r2, [pc, #56] @ (81ed4 ) │ │ │ │ - mov r8, fp │ │ │ │ - vldr d12, [pc, #40] @ 81ec8 │ │ │ │ - mov r9, r4 │ │ │ │ - mov sl, r5 │ │ │ │ + ldr r2, [pc, #52] @ (87f1c ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - ldr r2, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r2, [sp, #408] @ 0x198 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #300] @ 0x12c │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ - mla r6, r1, r2, r3 │ │ │ │ - b.n 81ed8 │ │ │ │ + ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ + rsb r3, r3, r3, lsl #4 │ │ │ │ + add.w r5, r2, r3, lsl #4 │ │ │ │ + b.n 87f20 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 82138 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 88180 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 82184 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 881cc ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - ldmia r5!, {r1, r2, r3, r6} │ │ │ │ + ble.n 87f30 │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ + mov.w r1, sl, lsl #3 │ │ │ │ vldr d4, [ip] │ │ │ │ + sub.w r2, r1, sl │ │ │ │ vldr d6, [lr] │ │ │ │ - movs r7, #24 │ │ │ │ - mul.w r0, r3, sl │ │ │ │ - add.w r3, r8, r0 │ │ │ │ - add.w r1, r9, r0 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - str r1, [sp, #12] │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w r3, r8, r2 │ │ │ │ + add.w r0, r9, r2 │ │ │ │ vldr d7, [r3] │ │ │ │ + str r3, [sp, #4] │ │ │ │ mov.w r3, sl, lsl #5 │ │ │ │ + str r0, [sp, #16] │ │ │ │ add.w r4, ip, r3 │ │ │ │ - str r4, [sp, #16] │ │ │ │ - add.w r5, lr, r3 │ │ │ │ - str r5, [sp, #28] │ │ │ │ + add.w r7, lr, r3 │ │ │ │ + str r4, [sp, #8] │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #40 @ 0x28 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, sl, sl, lsl #1 │ │ │ │ + str r7, [sp, #24] │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ - mul.w r4, r7, sl │ │ │ │ - add.w r7, r8, r4 │ │ │ │ - add.w r2, r9, r4 │ │ │ │ - str r2, [sp, #32] │ │ │ │ - str r7, [sp, #24] │ │ │ │ - vldr d5, [r7] │ │ │ │ - vldr d9, [r2] │ │ │ │ - mul.w r2, r1, sl │ │ │ │ - movs r1, #48 @ 0x30 │ │ │ │ + mov.w r4, r0, lsl #3 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ + add.w r6, r8, r4 │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #20] │ │ │ │ + add.w r6, r9, r4 │ │ │ │ + str r4, [sp, #84] @ 0x54 │ │ │ │ + mov.w r4, sl, lsl #4 │ │ │ │ + vldr d9, [r6] │ │ │ │ + add.w fp, ip, r4 │ │ │ │ + str r6, [sp, #28] │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r5] │ │ │ │ - mov.w r5, sl, lsl #4 │ │ │ │ - add.w fp, ip, r5 │ │ │ │ - add.w r7, r8, r2 │ │ │ │ - add r2, r9 │ │ │ │ - str r7, [sp, #36] @ 0x24 │ │ │ │ - vsub.f64 d3, d5, d9 │ │ │ │ + vldr d5, [r7] │ │ │ │ + add.w r7, sl, sl, lsl #2 │ │ │ │ + mov.w r7, r7, lsl #3 │ │ │ │ + add.w r6, r8, r7 │ │ │ │ + add r7, r9 │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ - vadd.f64 d5, d5, d9 │ │ │ │ + vsub.f64 d3, d5, d9 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ - vadd.f64 d9, d0, d1 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mov.w r2, sl, lsl #3 │ │ │ │ + vadd.f64 d5, d5, d9 │ │ │ │ + str r6, [sp, #32] │ │ │ │ + vldr d6, [r7] │ │ │ │ vsub.f64 d13, d0, d1 │ │ │ │ - str r5, [sp, #4] │ │ │ │ + vadd.f64 d9, d0, d1 │ │ │ │ + str r7, [sp, #40] @ 0x28 │ │ │ │ + add.w r7, r8, r1 │ │ │ │ + str r7, [sp, #44] @ 0x2c │ │ │ │ + vsub.f64 d1, d2, d3 │ │ │ │ + vadd.f64 d3, d2, d3 │ │ │ │ vadd.f64 d14, d4, d5 │ │ │ │ - vstr d7, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - vldr d7, [r7] │ │ │ │ vldr d4, [fp] │ │ │ │ - add.w r7, lr, r5 │ │ │ │ - vsub.f64 d1, d2, d3 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - vadd.f64 d3, d2, d3 │ │ │ │ - str r5, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d2, d4, d7 │ │ │ │ - vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vstr d5, [sp, #224] @ 0xe0 │ │ │ │ vstr d9, [sp, #88] @ 0x58 │ │ │ │ - vsub.f64 d0, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - mul.w r5, r1, sl │ │ │ │ - add.w r1, fp, r3 │ │ │ │ + vstr d7, [sp, #232] @ 0xe8 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, lr, r4 │ │ │ │ vstr d10, [sp, #96] @ 0x60 │ │ │ │ - str r1, [sp, #52] @ 0x34 │ │ │ │ + vstr d3, [sp, #104] @ 0x68 │ │ │ │ vstr d13, [sp, #208] @ 0xd0 │ │ │ │ - vldr d5, [r1] │ │ │ │ - adds r1, r7, r3 │ │ │ │ + vstr d5, [sp, #224] @ 0xe0 │ │ │ │ vstr d1, [sp, #216] @ 0xd8 │ │ │ │ - vstr d3, [sp, #104] @ 0x68 │ │ │ │ - str r7, [sp, #40] @ 0x28 │ │ │ │ - add.w r7, r9, r2 │ │ │ │ + vadd.f64 d2, d4, d7 │ │ │ │ + vsub.f64 d4, d4, d7 │ │ │ │ + vldr d7, [r6] │ │ │ │ + vsub.f64 d0, d7, d6 │ │ │ │ + vadd.f64 d7, d7, d6 │ │ │ │ + vldr d6, [r7] │ │ │ │ + add.w r7, fp, r3 │ │ │ │ + vldr d5, [r7] │ │ │ │ + str r7, [sp, #48] @ 0x30 │ │ │ │ + add.w r7, r9, r1 │ │ │ │ + str r6, [sp, #36] @ 0x24 │ │ │ │ + add r6, r3 │ │ │ │ + vldr d9, [r6] │ │ │ │ + strd r6, r7, [sp, #52] @ 0x34 │ │ │ │ + add.w r6, r8, r0 │ │ │ │ + add r0, r9 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ - vldr d9, [r1] │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ vldr d5, [r7] │ │ │ │ - add.w r1, r8, r5 │ │ │ │ - str r7, [sp, #60] @ 0x3c │ │ │ │ - add.w r7, ip, r2 │ │ │ │ - vadd.f64 d11, d2, d3 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ + add.w r7, ip, r1 │ │ │ │ + add r1, lr │ │ │ │ + str r6, [sp, #60] @ 0x3c │ │ │ │ vsub.f64 d1, d9, d5 │ │ │ │ + vadd.f64 d11, d2, d3 │ │ │ │ vadd.f64 d5, d9, d5 │ │ │ │ - add r2, lr │ │ │ │ vstr d11, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d11, d2, d3 │ │ │ │ - vadd.f64 d2, d6, d5 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ - vsub.f64 d6, d6, d5 │ │ │ │ + vadd.f64 d2, d6, d5 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ + vsub.f64 d6, d6, d5 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d0, d0, d1 │ │ │ │ - vstr d11, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ + vldr d6, [r1] │ │ │ │ + vstr d11, [sp, #248] @ 0xf8 │ │ │ │ + vstr d0, [sp, #120] @ 0x78 │ │ │ │ vstr d10, [sp, #240] @ 0xf0 │ │ │ │ vmul.f64 d10, d3, d8 │ │ │ │ - vstr d0, [sp, #120] @ 0x78 │ │ │ │ + vmul.f64 d1, d1, d8 │ │ │ │ vmul.f64 d4, d5, d8 │ │ │ │ vmul.f64 d11, d7, d8 │ │ │ │ - vldr d7, [r1] │ │ │ │ - add.w r1, r5, r9 │ │ │ │ - adds r5, r7, r3 │ │ │ │ - str r1, [sp, #68] @ 0x44 │ │ │ │ - str r5, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d1, d1, d8 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r7, r3 │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + add.w r6, r8, r4 │ │ │ │ + str r6, [sp, #68] @ 0x44 │ │ │ │ vstr d4, [sp, #136] @ 0x88 │ │ │ │ vldr d4, [r7] │ │ │ │ - vldr d5, [r5] │ │ │ │ vstr d1, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ - add.w r5, r8, r1 │ │ │ │ + vldr d7, [r0] │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ - adds r1, r2, r3 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ - vldr d7, [r5] │ │ │ │ - str r5, [sp, #76] @ 0x4c │ │ │ │ - add.w r5, ip, r0 │ │ │ │ - add r0, lr │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r1, r3 │ │ │ │ + str r6, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d0, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ - add r1, r9 │ │ │ │ - vldr d9, [r1] │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r4, r9 │ │ │ │ + add.w r4, ip, r2 │ │ │ │ + add r2, lr │ │ │ │ + vldr d9, [r6] │ │ │ │ + str r6, [sp, #76] @ 0x4c │ │ │ │ vsub.f64 d1, d7, d9 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vadd.f64 d9, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vstr d9, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d9, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vstr d9, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d0, d2, d3 │ │ │ │ vadd.f64 d3, d2, d3 │ │ │ │ + vstr d9, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ + vstr d0, [sp, #160] @ 0xa0 │ │ │ │ vstr d3, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vmul.f64 d1, d2, d12 │ │ │ │ - vstr d0, [sp, #160] @ 0xa0 │ │ │ │ + vmul.f64 d5, d6, d15 │ │ │ │ vmla.f64 d1, d3, d15 │ │ │ │ vmul.f64 d3, d3, d12 │ │ │ │ - vmul.f64 d5, d6, d15 │ │ │ │ - vnmls.f64 d3, d2, d15 │ │ │ │ vnmls.f64 d5, d7, d12 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ + vnmls.f64 d3, d2, d15 │ │ │ │ vmla.f64 d7, d6, d12 │ │ │ │ - vstr d1, [sp, #256] @ 0x100 │ │ │ │ - vstr d3, [sp, #264] @ 0x108 │ │ │ │ vstr d5, [sp, #176] @ 0xb0 │ │ │ │ vstr d7, [sp, #184] @ 0xb8 │ │ │ │ - vldr d7, [r5] │ │ │ │ - str r5, [sp, #4] │ │ │ │ - add.w r5, ip, r4 │ │ │ │ - vldr d6, [r9] │ │ │ │ - add r4, lr │ │ │ │ + vstr d1, [sp, #256] @ 0x100 │ │ │ │ + vstr d3, [sp, #264] @ 0x108 │ │ │ │ vldr d3, [r8] │ │ │ │ - vldr d4, [r0] │ │ │ │ - vldr d5, [r5] │ │ │ │ - str r5, [sp, #84] @ 0x54 │ │ │ │ - add.w r5, r8, r3 │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ + ldr r6, [sp, #84] @ 0x54 │ │ │ │ + vldr d7, [r4] │ │ │ │ + vldr d6, [r9] │ │ │ │ + add.w r4, ip, r6 │ │ │ │ + add r6, lr │ │ │ │ + vldr d4, [r2] │ │ │ │ + str r4, [sp, #84] @ 0x54 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, r8, r3 │ │ │ │ vadd.f64 d2, d3, d7 │ │ │ │ - add r3, r9 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ + add r3, r9 │ │ │ │ + str r4, [sp, #288] @ 0x120 │ │ │ │ + vldr d9, [r3] │ │ │ │ vsub.f64 d7, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vldr d9, [r3] │ │ │ │ - str r5, [sp, #288] @ 0x120 │ │ │ │ + vldr d6, [r4] │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - ldr r5, [sp, #16] │ │ │ │ + vldr d6, [r6] │ │ │ │ vsub.f64 d1, d6, d9 │ │ │ │ vadd.f64 d13, d2, d0 │ │ │ │ vadd.f64 d6, d6, d9 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ vsub.f64 d0, d5, d4 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ vadd.f64 d9, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vstr d13, [sp, #192] @ 0xc0 │ │ │ │ vmul.f64 d4, d5, d15 │ │ │ │ vadd.f64 d1, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vsub.f64 d2, d3, d6 │ │ │ │ vstr d9, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d2, d3, d6 │ │ │ │ vadd.f64 d6, d3, d6 │ │ │ │ vmul.f64 d9, d2, d12 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ - vmla.f64 d2, d0, d12 │ │ │ │ vnmls.f64 d4, d6, d12 │ │ │ │ vmul.f64 d13, d6, d15 │ │ │ │ vldr d6, [sp, #144] @ 0x90 │ │ │ │ - vmla.f64 d13, d5, d12 │ │ │ │ - vldr d5, [sp, #120] @ 0x78 │ │ │ │ vnmls.f64 d9, d0, d15 │ │ │ │ + vmla.f64 d2, d0, d12 │ │ │ │ vldr d0, [sp, #192] @ 0xc0 │ │ │ │ + vmla.f64 d13, d5, d12 │ │ │ │ + vldr d5, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d0, d6, d0 │ │ │ │ vldr d6, [sp, #104] @ 0x68 │ │ │ │ - vstr d2, [sp, #280] @ 0x118 │ │ │ │ - vldr d2, [sp, #112] @ 0x70 │ │ │ │ - vadd.f64 d5, d6, d5 │ │ │ │ - vldr d6, [sp, #200] @ 0xc8 │ │ │ │ vstr d9, [sp, #272] @ 0x110 │ │ │ │ vmov.f64 d9, d4 │ │ │ │ vldr d4, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d5, d6, d5 │ │ │ │ + vldr d6, [sp, #200] @ 0xc8 │ │ │ │ + vstr d9, [sp, #8] │ │ │ │ + vstr d2, [sp, #280] @ 0x118 │ │ │ │ + vldr d2, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vldr d2, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ vsub.f64 d3, d4, d0 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ vsub.f64 d6, d5, d2 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vstr d4, [ip] │ │ │ │ vstr d5, [r8] │ │ │ │ - vldr d4, [r6, #-120] @ 0xffffff88 │ │ │ │ - vldr d2, [r6, #-128] @ 0xffffff80 │ │ │ │ + vldr d2, [r5, #-128] @ 0xffffff80 │ │ │ │ + vldr d4, [r5, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ + vnmls.f64 d5, d3, d2 │ │ │ │ vmla.f64 d6, d3, d4 │ │ │ │ vsub.f64 d4, d14, d10 │ │ │ │ - vnmls.f64 d5, d3, d2 │ │ │ │ - vstr d5, [r5] │ │ │ │ - ldr r5, [sp, #288] @ 0x120 │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d5, [r4] │ │ │ │ + ldr r4, [sp, #288] @ 0x120 │ │ │ │ + vstr d6, [r4] │ │ │ │ vldr d6, [sp, #176] @ 0xb0 │ │ │ │ - vstr d9, [sp, #16] │ │ │ │ - vldr d5, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d6, d6, d9 │ │ │ │ - vldr d2, [r6, #-72] @ 0xffffffb8 │ │ │ │ - vldr d9, [r6, #-80] @ 0xffffffb0 │ │ │ │ - vsub.f64 d3, d5, d13 │ │ │ │ - ldr r5, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d0, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ vldr d6, [sp, #96] @ 0x60 │ │ │ │ + vldr d9, [r5, #-80] @ 0xffffffb0 │ │ │ │ + vldr d5, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ + vldr d2, [r5, #-72] @ 0xffffffb8 │ │ │ │ + ldr r4, [sp, #72] @ 0x48 │ │ │ │ + vsub.f64 d3, d5, d13 │ │ │ │ vsub.f64 d5, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vmul.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vmla.f64 d5, d0, d2 │ │ │ │ vnmls.f64 d3, d0, d9 │ │ │ │ - vstr d3, [r5] │ │ │ │ - ldr r5, [sp, #44] @ 0x2c │ │ │ │ - vstr d5, [r5] │ │ │ │ - vldr d3, [r6, #-200] @ 0xffffff38 │ │ │ │ - vldr d2, [r6, #-208] @ 0xffffff30 │ │ │ │ + vmla.f64 d5, d0, d2 │ │ │ │ + vstr d3, [r4] │ │ │ │ + ldr r4, [sp, #40] @ 0x28 │ │ │ │ + vstr d5, [r4] │ │ │ │ + vldr d2, [r5, #-208] @ 0xffffff30 │ │ │ │ + vldr d3, [r5, #-200] @ 0xffffff38 │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d4, d3 │ │ │ │ vnmls.f64 d5, d4, d2 │ │ │ │ + vmla.f64 d6, d4, d3 │ │ │ │ vldr d2, [sp, #176] @ 0xb0 │ │ │ │ - vstr d5, [r2] │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ + vstr d5, [r1] │ │ │ │ + vstr d6, [r4] │ │ │ │ + vadd.f64 d6, d14, d10 │ │ │ │ vldr d5, [sp, #184] @ 0xb8 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vldr d9, [r5, #-136] @ 0xffffff78 │ │ │ │ + ldr r1, [sp, #16] │ │ │ │ vadd.f64 d13, d5, d13 │ │ │ │ - vadd.f64 d6, d14, d10 │ │ │ │ - vldr d9, [r6, #-136] @ 0xffffff78 │ │ │ │ - vldr d10, [sp, #240] @ 0xf0 │ │ │ │ + ldr r4, [sp, #28] │ │ │ │ vldr d14, [sp, #216] @ 0xd8 │ │ │ │ + vldr d10, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d5, d6, d13 │ │ │ │ vadd.f64 d6, d6, d13 │ │ │ │ vldr d13, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d4, d13, d11 │ │ │ │ - vldr d13, [sp, #16] │ │ │ │ + vldr d13, [sp, #8] │ │ │ │ vldr d11, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d3, d2, d13 │ │ │ │ - vldr d2, [r6, #-144] @ 0xffffff70 │ │ │ │ + vldr d2, [r5, #-144] @ 0xffffff70 │ │ │ │ vldr d13, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d0, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vmul.f64 d3, d0, d9 │ │ │ │ vnmls.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmla.f64 d5, d0, d2 │ │ │ │ - vstr d3, [r4] │ │ │ │ - ldr r4, [sp, #32] │ │ │ │ + vstr d3, [r6] │ │ │ │ vstr d5, [r4] │ │ │ │ - vldr d2, [r6, #-8] │ │ │ │ - vldr d3, [r6, #-16] │ │ │ │ + vldr d3, [r5, #-16] │ │ │ │ + vldr d2, [r5, #-8] │ │ │ │ vmul.f64 d5, d4, d2 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vmla.f64 d6, d4, d3 │ │ │ │ vldr d3, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d4, d13, d10 │ │ │ │ - vstr d5, [r0] │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d5, [r2] │ │ │ │ + vstr d6, [r1] │ │ │ │ vadd.f64 d6, d3, d1 │ │ │ │ vldr d5, [sp, #168] @ 0xa8 │ │ │ │ - vldr d2, [r6, #-88] @ 0xffffffa8 │ │ │ │ - vldr d9, [r6, #-96] @ 0xffffffa0 │ │ │ │ + vldr d9, [r5, #-96] @ 0xffffffa0 │ │ │ │ + vldr d2, [r5, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ - ldr r0, [sp, #36] @ 0x24 │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d0, d4, d6 │ │ │ │ - vmul.f64 d3, d3, d8 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ + vmul.f64 d3, d3, d8 │ │ │ │ vadd.f64 d6, d14, d11 │ │ │ │ vsub.f64 d5, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vmul.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vmla.f64 d5, d0, d2 │ │ │ │ vnmls.f64 d3, d0, d9 │ │ │ │ + vmla.f64 d5, d0, d2 │ │ │ │ vldr d0, [sp, #256] @ 0x100 │ │ │ │ vstr d3, [r4] │ │ │ │ - vstr d5, [r0] │ │ │ │ - vldr d3, [r6, #-216] @ 0xffffff28 │ │ │ │ - vldr d2, [r6, #-224] @ 0xffffff20 │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ + vstr d5, [r1] │ │ │ │ + vldr d2, [r5, #-224] @ 0xffffff20 │ │ │ │ + vldr d3, [r5, #-216] @ 0xffffff28 │ │ │ │ + ldr r1, [sp, #44] @ 0x2c │ │ │ │ + ldr r4, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ + vnmls.f64 d5, d4, d2 │ │ │ │ vmla.f64 d6, d4, d3 │ │ │ │ vldr d3, [sp, #160] @ 0xa0 │ │ │ │ - vnmls.f64 d5, d4, d2 │ │ │ │ vsub.f64 d4, d3, d1 │ │ │ │ - vmul.f64 d4, d4, d8 │ │ │ │ vstr d5, [r7] │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d6, [r1] │ │ │ │ vsub.f64 d6, d13, d10 │ │ │ │ vldr d10, [sp, #168] @ 0xa8 │ │ │ │ - vldr d1, [r6, #-24] @ 0xffffffe8 │ │ │ │ - vldr d3, [r6, #-32] @ 0xffffffe0 │ │ │ │ + vmul.f64 d4, d4, d8 │ │ │ │ + vldr d3, [r5, #-32] @ 0xffffffe0 │ │ │ │ + vldr d1, [r5, #-24] @ 0xffffffe8 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ vldr d13, [sp, #224] @ 0xe0 │ │ │ │ vldr d10, [sp, #272] @ 0x110 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vsub.f64 d6, d14, d11 │ │ │ │ vldr d14, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d2, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vnmls.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d2, d3 │ │ │ │ vldr d1, [sp, #128] @ 0x80 │ │ │ │ - vstr d4, [r0] │ │ │ │ + vmla.f64 d5, d2, d3 │ │ │ │ + vstr d4, [r4] │ │ │ │ + ldr r4, [sp, #84] @ 0x54 │ │ │ │ vstr d5, [r2] │ │ │ │ - vldr d3, [r6, #-152] @ 0xffffff68 │ │ │ │ - vldr d4, [r6, #-160] @ 0xffffff60 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ + vldr d4, [r5, #-160] @ 0xffffff60 │ │ │ │ + vldr d3, [r5, #-152] @ 0xffffff68 │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - ldr r0, [sp, #84] @ 0x54 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r4] │ │ │ │ vstr d7, [r2] │ │ │ │ vldr d7, [sp, #136] @ 0x88 │ │ │ │ vldr d9, [sp, #264] @ 0x108 │ │ │ │ + vldr d3, [r5, #-40] @ 0xffffffd8 │ │ │ │ vldr d11, [sp, #280] @ 0x118 │ │ │ │ vsub.f64 d5, d13, d7 │ │ │ │ vsub.f64 d7, d10, d0 │ │ │ │ - vldr d3, [r6, #-40] @ 0xffffffd8 │ │ │ │ - vsub.f64 d4, d9, d11 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ - ldr r7, [sp, #40] @ 0x28 │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ + vsub.f64 d4, d9, d11 │ │ │ │ + ldr r6, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d14, d1 │ │ │ │ - vldr d1, [r6, #-48] @ 0xffffffd0 │ │ │ │ - ldr r5, [sp, #28] │ │ │ │ + vldr d1, [r5, #-48] @ 0xffffffd0 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vmul.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d2, d3 │ │ │ │ vnmls.f64 d4, d2, d1 │ │ │ │ + vmla.f64 d6, d2, d3 │ │ │ │ vldr d1, [sp, #128] @ 0x80 │ │ │ │ vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ - vstr d6, [r2] │ │ │ │ - vldr d4, [r6, #-168] @ 0xffffff58 │ │ │ │ - vldr d3, [r6, #-176] @ 0xffffff50 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vldr d3, [r5, #-176] @ 0xffffff50 │ │ │ │ + vldr d4, [r5, #-168] @ 0xffffff58 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vnmls.f64 d6, d5, d3 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ vadd.f64 d4, d0, d10 │ │ │ │ vldr d0, [sp, #120] @ 0x78 │ │ │ │ - vnmls.f64 d6, d5, d3 │ │ │ │ - vstr d6, [r7] │ │ │ │ + vstr d6, [r6] │ │ │ │ vadd.f64 d6, d9, d11 │ │ │ │ - vstr d7, [r1] │ │ │ │ + vstr d7, [r2] │ │ │ │ vldr d7, [sp, #136] @ 0x88 │ │ │ │ - vldr d3, [r6, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r5, #-112] @ 0xffffff90 │ │ │ │ vadd.f64 d7, d13, d7 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d14, d1 │ │ │ │ - vldr d1, [r6, #-104] @ 0xffffff98 │ │ │ │ + vldr d1, [r5, #-104] @ 0xffffff98 │ │ │ │ vsub.f64 d2, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vnmls.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ + vldr d1, [sp, #200] @ 0xc8 │ │ │ │ vmla.f64 d5, d2, d3 │ │ │ │ vldr d2, [sp, #112] @ 0x70 │ │ │ │ - vldr d1, [sp, #200] @ 0xc8 │ │ │ │ - vstr d4, [r5] │ │ │ │ + vstr d4, [r7] │ │ │ │ vstr d5, [r3] │ │ │ │ - vldr d3, [r6, #-232] @ 0xffffff18 │ │ │ │ - vldr d4, [r6, #-240] @ 0xffffff10 │ │ │ │ + vldr d4, [r5, #-240] @ 0xffffff10 │ │ │ │ + vldr d3, [r5, #-232] @ 0xffffff18 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ vldr d4, [sp, #88] @ 0x58 │ │ │ │ vstr d5, [lr] │ │ │ │ vstr d7, [r9] │ │ │ │ vsub.f64 d7, d4, d2 │ │ │ │ - vldr d2, [sp, #152] @ 0x98 │ │ │ │ vldr d4, [sp, #144] @ 0x90 │ │ │ │ + vldr d2, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d6, d1, d2 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vldr d0, [sp, #192] @ 0xc0 │ │ │ │ - vldr d2, [r6, #-64] @ 0xffffffc0 │ │ │ │ - vldr d1, [r6, #-56] @ 0xffffffc8 │ │ │ │ + vldr d2, [r5, #-64] @ 0xffffffc0 │ │ │ │ + vldr d1, [r5, #-56] @ 0xffffffc8 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - ldr r1, [sp, #52] @ 0x34 │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ + ldr r6, [sp, #60] @ 0x3c │ │ │ │ ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ - ldr r5, [sp, #76] @ 0x4c │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #416] @ 0x1a0 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #416] @ 0x1a0 │ │ │ │ + vmul.f64 d4, d3, d1 │ │ │ │ ldr r3, [sp, #292] @ 0x124 │ │ │ │ + ldr r2, [sp, #416] @ 0x1a0 │ │ │ │ + vnmls.f64 d4, d5, d2 │ │ │ │ + vmul.f64 d5, d5, d1 │ │ │ │ add ip, r3 │ │ │ │ add lr, r3 │ │ │ │ - vmul.f64 d4, d3, d1 │ │ │ │ ldr r3, [sp, #296] @ 0x128 │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ add r8, r3 │ │ │ │ add r9, r3 │ │ │ │ ldr r3, [sp, #300] @ 0x12c │ │ │ │ - vnmls.f64 d4, d5, d2 │ │ │ │ - vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ + vstr d4, [r7] │ │ │ │ eor.w sl, sl, r3 │ │ │ │ - ldrd r2, r3, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r3, [sp, #420] @ 0x1a4 │ │ │ │ + vstr d5, [r6] │ │ │ │ + vldr d4, [r5, #-192] @ 0xffffff40 │ │ │ │ cmp r3, r2 │ │ │ │ - vstr d4, [r1] │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vldr d3, [r6, #-184] @ 0xffffff48 │ │ │ │ - vldr d4, [r6, #-192] @ 0xffffff40 │ │ │ │ - add.w r6, r6, #240 @ 0xf0 │ │ │ │ + vldr d3, [r5, #-184] @ 0xffffff48 │ │ │ │ + add.w r5, r5, #240 @ 0xf0 │ │ │ │ + ldr r6, [sp, #68] @ 0x44 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ vstr d5, [fp] │ │ │ │ - vstr d7, [r5] │ │ │ │ - bne.w 81ed8 │ │ │ │ + vstr d7, [r6] │ │ │ │ + bne.w 87f20 │ │ │ │ add sp, #308 @ 0x134 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -000825dc : │ │ │ │ - ldr r2, [pc, #12] @ (825ec ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (825f0 ) │ │ │ │ +00088640 : │ │ │ │ + ldr r2, [pc, #12] @ (88650 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (88654 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - pop {r1, r4, r5, r6, r7} │ │ │ │ + ldmia r4!, {r2, r3, r7} │ │ │ │ movs r1, r0 │ │ │ │ - ldr??.w pc, [r9, #255]! │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r3 │ │ │ │ - mov r6, r1 │ │ │ │ + str.w pc, [r3, #255]! │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r2 │ │ │ │ + mov r7, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #764 @ 0x2fc │ │ │ │ - mov r5, r0 │ │ │ │ - mov.w r0, #496 @ 0x1f0 │ │ │ │ - mov r7, r2 │ │ │ │ - ldr r2, [pc, #964] @ (829d8 ) │ │ │ │ - ldr r3, [sp, #872] @ 0x368 │ │ │ │ - add r2, pc │ │ │ │ - ldr.w r9, [sp, #868] @ 0x364 │ │ │ │ - subs r1, r3, #1 │ │ │ │ - ldr r3, [sp, #864] @ 0x360 │ │ │ │ - mla sl, r0, r1, r3 │ │ │ │ - ldrd r3, r1, [sp, #872] @ 0x368 │ │ │ │ - cmp r3, r1 │ │ │ │ - bge.w 837f4 │ │ │ │ + sub.w sp, sp, #772 @ 0x304 │ │ │ │ + ldrd r2, r5, [sp, #872] @ 0x368 │ │ │ │ ldr r3, [sp, #880] @ 0x370 │ │ │ │ - mov fp, r9 │ │ │ │ - vldr d14, [pc, #908] @ 829c0 │ │ │ │ - mov ip, r7 │ │ │ │ - mov r9, r8 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [sp, #748] @ 0x2ec │ │ │ │ - negs r3, r3 │ │ │ │ - str r3, [sp, #752] @ 0x2f0 │ │ │ │ - ldr r3, [pc, #920] @ (829dc ) │ │ │ │ - ldr r3, [r2, r3] │ │ │ │ - str r6, [sp, #12] │ │ │ │ - str r5, [sp, #0] │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ + ldr r1, [pc, #980] @ (88a58 ) │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + rsb r3, r3, r3, lsl #5 │ │ │ │ + add r1, pc │ │ │ │ + add.w sl, r2, r3, lsl #4 │ │ │ │ + ldrd r3, r2, [sp, #880] @ 0x370 │ │ │ │ + cmp r3, r2 │ │ │ │ + bge.w 89860 │ │ │ │ + ldr r3, [sp, #888] @ 0x378 │ │ │ │ + mov r6, r0 │ │ │ │ + mov lr, r9 │ │ │ │ + mov fp, r5 │ │ │ │ + vldr d14, [pc, #924] @ 88a40 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #756] @ 0x2f4 │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ - movs r1, #56 @ 0x38 │ │ │ │ - mov.w lr, #104 @ 0x68 │ │ │ │ - mov.w r8, #80 @ 0x50 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str r3, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r3, [pc, #936] @ (88a5c ) │ │ │ │ + ldr r3, [r1, r3] │ │ │ │ + mov r1, r7 │ │ │ │ + ldr r3, [r3, #0] │ │ │ │ + str r3, [sp, #764] @ 0x2fc │ │ │ │ + mov.w r9, fp, lsl #4 │ │ │ │ vldr d0, [r6] │ │ │ │ - mul.w lr, lr, fp │ │ │ │ - add.w r2, ip, r3 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - str r0, [sp, #32] │ │ │ │ - str r2, [sp, #28] │ │ │ │ + mov.w ip, fp, lsl #3 │ │ │ │ + sub.w r3, r9, fp │ │ │ │ + vldr d2, [r1] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + sub.w r7, ip, fp │ │ │ │ + add.w r2, r8, r3 │ │ │ │ + add.w r0, lr, r3 │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - str r3, [sp, #12] │ │ │ │ + str r3, [sp, #248] @ 0xf8 │ │ │ │ + mov.w r3, fp, lsl #6 │ │ │ │ + add.w r4, r6, r3 │ │ │ │ + strd r2, r0, [sp, #20] │ │ │ │ + vldr d3, [r4] │ │ │ │ vadd.f64 d6, d0, d7 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ + str r3, [sp, #4] │ │ │ │ vldr d7, [r0] │ │ │ │ - mov.w r0, fp, lsl #6 │ │ │ │ - adds r4, r6, r0 │ │ │ │ - str r4, [sp, #36] @ 0x24 │ │ │ │ - vldr d2, [r2] │ │ │ │ - adds r7, r2, r0 │ │ │ │ - str r7, [sp, #48] @ 0x30 │ │ │ │ - vldr d3, [r4] │ │ │ │ - mul.w r4, r1, fp │ │ │ │ + add r3, r1 │ │ │ │ + str r4, [sp, #28] │ │ │ │ + mov.w r4, r7, lsl #3 │ │ │ │ + vldr d1, [r3] │ │ │ │ + mov.w r7, r7, lsl #4 │ │ │ │ + add.w r5, r8, r4 │ │ │ │ + add.w r0, lr, r4 │ │ │ │ + strd r5, r3, [sp, #32] │ │ │ │ vsub.f64 d11, d2, d7 │ │ │ │ vadd.f64 d2, d2, d7 │ │ │ │ - add.w r5, ip, r4 │ │ │ │ - add.w r3, r9, r4 │ │ │ │ - str r5, [sp, #44] @ 0x2c │ │ │ │ - mov r1, r2 │ │ │ │ - vldr d1, [r7] │ │ │ │ vldr d7, [r5] │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ mov.w r5, fp, lsl #5 │ │ │ │ - adds r7, r6, r5 │ │ │ │ - str r3, [sp, #52] @ 0x34 │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ - mov r4, r7 │ │ │ │ + str r4, [sp, #252] @ 0xfc │ │ │ │ + add.w r4, r6, r5 │ │ │ │ + str r5, [sp, #16] │ │ │ │ + add r5, r1 │ │ │ │ + mov r2, r5 │ │ │ │ + vstr d6, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d9, d3, d7 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - movs r3, #88 @ 0x58 │ │ │ │ - vstr d6, [sp, #16] │ │ │ │ - vldr d6, [r7] │ │ │ │ - mul.w r7, r3, fp │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ - str r7, [sp, #64] @ 0x40 │ │ │ │ - add r5, r2 │ │ │ │ - add.w r3, ip, r7 │ │ │ │ - str r3, [sp, #68] @ 0x44 │ │ │ │ - add r7, r9 │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - str r7, [sp, #76] @ 0x4c │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, #88 @ 0x58 │ │ │ │ + vldr d6, [r4] │ │ │ │ + mul.w r3, r0, fp │ │ │ │ + add.w r5, lr, r3 │ │ │ │ + add.w r0, r8, r3 │ │ │ │ + strd r4, r3, [sp, #44] @ 0x2c │ │ │ │ vsub.f64 d12, d1, d7 │ │ │ │ - vldr d13, [r3] │ │ │ │ - movs r3, #24 │ │ │ │ - vldr d10, [r7] │ │ │ │ vadd.f64 d1, d1, d7 │ │ │ │ - str r4, [sp, #60] @ 0x3c │ │ │ │ - add r4, r0 │ │ │ │ - mul.w r3, r3, fp │ │ │ │ + vldr d10, [r5] │ │ │ │ + str r0, [sp, #52] @ 0x34 │ │ │ │ + str r5, [sp, #60] @ 0x3c │ │ │ │ + add.w r5, fp, fp, lsl #1 │ │ │ │ + vldr d13, [r0] │ │ │ │ + mov.w r3, r5, lsl #3 │ │ │ │ + add.w r0, r8, r3 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #64] @ 0x40 │ │ │ │ + mov.w r0, r5, lsl #5 │ │ │ │ vadd.f64 d4, d6, d13 │ │ │ │ vsub.f64 d13, d6, d13 │ │ │ │ - vldr d6, [r5] │ │ │ │ - add.w r7, ip, r3 │ │ │ │ - str r3, [sp, #24] │ │ │ │ - mul.w r3, r2, fp │ │ │ │ - str r7, [sp, #80] @ 0x50 │ │ │ │ - str r3, [sp, #252] @ 0xfc │ │ │ │ + vldr d6, [r2] │ │ │ │ + mov.w r5, r5, lsl #4 │ │ │ │ + str r0, [sp, #260] @ 0x104 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ vsub.f64 d15, d6, d10 │ │ │ │ - vldr d7, [r7] │ │ │ │ vadd.f64 d10, d6, d10 │ │ │ │ - str r4, [sp, #84] @ 0x54 │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ + add r4, r0 │ │ │ │ + str r4, [sp, #68] @ 0x44 │ │ │ │ vldr d6, [r4] │ │ │ │ - add.w r4, r9, r3 │ │ │ │ - str r5, [sp, #72] @ 0x48 │ │ │ │ - add r5, r0 │ │ │ │ - str r4, [sp, #92] @ 0x5c │ │ │ │ + mov r4, r2 │ │ │ │ + add r4, r0 │ │ │ │ + add.w r0, lr, r3 │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ + vldr d5, [r4] │ │ │ │ + strd r4, r0, [sp, #72] @ 0x48 │ │ │ │ + add.w r4, r6, r9 │ │ │ │ + mov r2, r4 │ │ │ │ vadd.f64 d8, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r4] │ │ │ │ - mov.w r4, fp, lsl #4 │ │ │ │ - vldr d5, [r5] │ │ │ │ - adds r7, r6, r4 │ │ │ │ - str r5, [sp, #88] @ 0x58 │ │ │ │ - add.w r5, ip, lr │ │ │ │ - vstr d7, [sp] │ │ │ │ + vldr d6, [r0] │ │ │ │ + vstr d7, [sp, #8] │ │ │ │ vmov.f64 d7, d6 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - mov r3, r4 │ │ │ │ - str r5, [sp, #100] @ 0x64 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vsub.f64 d7, d0, d1 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ - vldr d0, [sp, #16] │ │ │ │ - vstr d7, [sp, #256] @ 0x100 │ │ │ │ + vldr d0, [sp, #80] @ 0x50 │ │ │ │ + vstr d7, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d7, d2, d3 │ │ │ │ - vadd.f64 d3, d2, d3 │ │ │ │ - vadd.f64 d2, d0, d9 │ │ │ │ - vstr d1, [sp, #264] @ 0x108 │ │ │ │ - vstr d7, [sp, #272] @ 0x110 │ │ │ │ - vstr d3, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d2, d2, d3 │ │ │ │ vadd.f64 d3, d4, d8 │ │ │ │ - vldr d7, [sp] │ │ │ │ + vstr d1, [sp, #272] @ 0x110 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ + vstr d7, [sp, #280] @ 0x118 │ │ │ │ + vstr d2, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d2, d0, d9 │ │ │ │ + vldr d7, [sp, #8] │ │ │ │ vadd.f64 d1, d2, d3 │ │ │ │ - vsub.f64 d2, d2, d3 │ │ │ │ - vadd.f64 d3, d13, d10 │ │ │ │ - vstr d2, [sp, #472] @ 0x1d8 │ │ │ │ + vsub.f64 d3, d2, d3 │ │ │ │ vadd.f64 d2, d7, d5 │ │ │ │ - vstr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d1, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d3, [sp, #480] @ 0x1e0 │ │ │ │ + vadd.f64 d3, d13, d10 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vmul.f64 d3, d3, d14 │ │ │ │ vmul.f64 d7, d1, d14 │ │ │ │ - vstr d3, [sp, #296] @ 0x128 │ │ │ │ + vstr d7, [sp, #296] @ 0x128 │ │ │ │ + vstr d3, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d3, d11, d12 │ │ │ │ vadd.f64 d11, d11, d12 │ │ │ │ - vstr d7, [sp, #288] @ 0x120 │ │ │ │ - vldr d7, [sp] │ │ │ │ + vldr d7, [sp, #8] │ │ │ │ vsub.f64 d8, d3, d4 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d4, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d8, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d4, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d4, d15, d6 │ │ │ │ vsub.f64 d6, d6, d15 │ │ │ │ - vstr d8, [sp, #480] @ 0x1e0 │ │ │ │ vsub.f64 d12, d11, d4 │ │ │ │ vadd.f64 d11, d11, d4 │ │ │ │ vsub.f64 d4, d13, d10 │ │ │ │ - vstr d12, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d12, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d5, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ + vstr d11, [sp, #512] @ 0x200 │ │ │ │ vsub.f64 d7, d0, d9 │ │ │ │ - vstr d11, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vmul.f64 d10, d4, d14 │ │ │ │ - vstr d5, [sp, #304] @ 0x130 │ │ │ │ + vstr d5, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ - vldr d7, [r5] │ │ │ │ - adds r5, r1, r4 │ │ │ │ - add.w r4, r9, lr │ │ │ │ - vstr d10, [sp, #312] @ 0x138 │ │ │ │ - vstr d5, [sp, #512] @ 0x200 │ │ │ │ - vstr d6, [sp, #520] @ 0x208 │ │ │ │ - vldr d6, [r7] │ │ │ │ + vstr d10, [sp, #320] @ 0x140 │ │ │ │ + vstr d5, [sp, #520] @ 0x208 │ │ │ │ + vstr d6, [sp, #528] @ 0x210 │ │ │ │ + vldr d6, [r4] │ │ │ │ + mov.w r4, #104 @ 0x68 │ │ │ │ + mul.w r4, r4, fp │ │ │ │ + add.w r0, r8, r4 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #92] @ 0x5c │ │ │ │ + add.w r0, r1, r9 │ │ │ │ + str r0, [sp, #8] │ │ │ │ vsub.f64 d0, d6, d7 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ - vldr d6, [r5] │ │ │ │ - vstr d0, [sp, #160] @ 0xa0 │ │ │ │ - str r4, [sp, #108] @ 0x6c │ │ │ │ - vldr d7, [r4] │ │ │ │ - mul.w r4, r8, fp │ │ │ │ - str r4, [sp, #240] @ 0xf0 │ │ │ │ - movs r4, #40 @ 0x28 │ │ │ │ - str r7, [sp, #96] @ 0x60 │ │ │ │ - add r7, r0 │ │ │ │ - vsub.f64 d11, d6, d7 │ │ │ │ - vadd.f64 d13, d6, d7 │ │ │ │ - mul.w r4, r4, fp │ │ │ │ - str r7, [sp, #112] @ 0x70 │ │ │ │ - vldr d6, [r7] │ │ │ │ - mov.w r8, fp, lsl #3 │ │ │ │ - add.w r7, ip, r4 │ │ │ │ - str r7, [sp, #116] @ 0x74 │ │ │ │ - str r5, [sp, #104] @ 0x68 │ │ │ │ - add r5, r0 │ │ │ │ - vstr d11, [sp, #168] @ 0xa8 │ │ │ │ - add.w r2, r9, r8 │ │ │ │ - vldr d12, [r7] │ │ │ │ - add.w r7, r9, r4 │ │ │ │ - str r7, [sp, #124] @ 0x7c │ │ │ │ - str r5, [sp, #120] @ 0x78 │ │ │ │ - vldr d11, [r7] │ │ │ │ - movs r7, #112 @ 0x70 │ │ │ │ - vadd.f64 d15, d6, d12 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vstr d0, [sp, #152] @ 0x98 │ │ │ │ + str r4, [sp, #88] @ 0x58 │ │ │ │ + add r4, lr │ │ │ │ + str r2, [sp, #80] @ 0x50 │ │ │ │ + vldr d15, [r4] │ │ │ │ + str r4, [sp, #96] @ 0x60 │ │ │ │ + add.w r4, fp, fp, lsl #2 │ │ │ │ + mov.w r0, r4, lsl #4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + str r0, [sp, #208] @ 0xd0 │ │ │ │ + vsub.f64 d11, d6, d15 │ │ │ │ + vadd.f64 d15, d6, d15 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + add r0, r2 │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r0, [sp, #100] @ 0x64 │ │ │ │ + add.w r0, r8, r4 │ │ │ │ + vldr d12, [r0] │ │ │ │ + str r0, [sp, #104] @ 0x68 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + vstr d11, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d8, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ - vldr d6, [r5] │ │ │ │ - add.w r5, ip, r8 │ │ │ │ - mul.w r7, r7, fp │ │ │ │ - str r5, [sp, #128] @ 0x80 │ │ │ │ - vstr d13, [sp, #176] @ 0xb0 │ │ │ │ + add r0, r2 │ │ │ │ + add.w r2, r8, ip │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r0, [sp, #108] @ 0x6c │ │ │ │ + add.w r0, lr, r4 │ │ │ │ + vldr d11, [r0] │ │ │ │ + str r0, [sp, #112] @ 0x70 │ │ │ │ + add.w r0, r6, r7 │ │ │ │ + str r2, [sp, #116] @ 0x74 │ │ │ │ + vldr d10, [r0] │ │ │ │ + str r0, [sp, #120] @ 0x78 │ │ │ │ + add.w r0, lr, ip │ │ │ │ vsub.f64 d13, d6, d11 │ │ │ │ vadd.f64 d11, d6, d11 │ │ │ │ - vldr d6, [r5] │ │ │ │ - adds r5, r6, r7 │ │ │ │ - str r5, [sp, #132] @ 0x84 │ │ │ │ - vadd.f64 d8, d9, d15 │ │ │ │ - str r6, [sp, #0] │ │ │ │ - mov r6, r1 │ │ │ │ - vldr d10, [r5] │ │ │ │ - adds r5, r1, r7 │ │ │ │ - str r5, [sp, #136] @ 0x88 │ │ │ │ - vldr d7, [r2] │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r1, r7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r2, [sp, #124] @ 0x7c │ │ │ │ + str r0, [sp, #128] @ 0x80 │ │ │ │ + add.w r0, r6, r5 │ │ │ │ vsub.f64 d5, d6, d10 │ │ │ │ - str r2, [sp, #140] @ 0x8c │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ + str r0, [sp, #132] @ 0x84 │ │ │ │ vadd.f64 d4, d6, d10 │ │ │ │ - vstr d5, [sp, #192] @ 0xc0 │ │ │ │ - vldr d5, [r5] │ │ │ │ - movs r5, #48 @ 0x30 │ │ │ │ - mul.w r5, r5, fp │ │ │ │ + vstr d5, [sp, #184] @ 0xb8 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, ip, fp │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - add r2, r5 │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #72 @ 0x48 │ │ │ │ - mul.w r2, r2, fp │ │ │ │ - add.w r1, ip, r2 │ │ │ │ - str r1, [sp, #148] @ 0x94 │ │ │ │ - vldr d6, [r1] │ │ │ │ - adds r1, r6, r5 │ │ │ │ - str r1, [sp, #152] @ 0x98 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r8, r2 │ │ │ │ + add r2, lr │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r0, [sp, #136] @ 0x88 │ │ │ │ + add.w r0, r1, r5 │ │ │ │ + str r0, [sp, #140] @ 0x8c │ │ │ │ + str r2, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - add.w r1, r9, r2 │ │ │ │ - str r1, [sp, #156] @ 0x9c │ │ │ │ - vldr d2, [r1] │ │ │ │ - vstr d9, [sp, #16] │ │ │ │ - vldr d9, [pc, #132] @ 829c8 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r6, ip │ │ │ │ + add ip, r1 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r2, r8, r7 │ │ │ │ + add r7, lr │ │ │ │ + vstr d9, [sp, #144] @ 0x90 │ │ │ │ + vstr d8, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d8, d9, d8 │ │ │ │ + vldr d9, [pc, #124] @ 88a48 │ │ │ │ + vstr d11, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d0, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vadd.f64 d2, d4, d1 │ │ │ │ - vstr d11, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d4, d4, d1 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - add.w r1, r2, r8 │ │ │ │ - add.w r2, r6, r8 │ │ │ │ vadd.f64 d10, d8, d2 │ │ │ │ - vsub.f64 d2, d8, d2 │ │ │ │ - vldr d8, [sp, #176] @ 0xb0 │ │ │ │ - vsub.f64 d8, d8, d12 │ │ │ │ - vstr d10, [sp, #528] @ 0x210 │ │ │ │ - vldr d10, [sp, #160] @ 0xa0 │ │ │ │ - vstr d2, [sp, #536] @ 0x218 │ │ │ │ + vstr d10, [sp, #536] @ 0x218 │ │ │ │ + vsub.f64 d10, d8, d2 │ │ │ │ + vsub.f64 d8, d15, d12 │ │ │ │ + vstr d10, [sp, #544] @ 0x220 │ │ │ │ + vldr d10, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d2, d10, d11 │ │ │ │ vmov.f64 d11, d9 │ │ │ │ vmul.f64 d9, d8, d9 │ │ │ │ vmov.f64 d10, d9 │ │ │ │ - vldr d9, [pc, #64] @ 829d0 │ │ │ │ + vldr d9, [pc, #68] @ 88a50 │ │ │ │ vnmls.f64 d10, d2, d9 │ │ │ │ vmul.f64 d2, d2, d11 │ │ │ │ vmov.f64 d9, d11 │ │ │ │ vmov.f64 d11, d2 │ │ │ │ - vldr d2, [pc, #44] @ 829d0 │ │ │ │ + vldr d2, [pc, #48] @ 88a50 │ │ │ │ + vstr d10, [sp, #328] @ 0x148 │ │ │ │ vmla.f64 d11, d8, d2 │ │ │ │ vadd.f64 d8, d5, d7 │ │ │ │ - vldr d2, [sp, #192] @ 0xc0 │ │ │ │ + vldr d2, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d10, [sp, #320] @ 0x140 │ │ │ │ - b.n 829e0 │ │ │ │ + vldr d5, [sp, #184] @ 0xb8 │ │ │ │ + b.n 88a60 │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 82c40 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 88cc0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 82c8c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 88d0c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - stmia r5!, {r4, r5, r7} │ │ │ │ + bpl.n 88ad0 │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d5, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ - vstr d11, [sp, #328] @ 0x148 │ │ │ │ + vstr d11, [sp, #336] @ 0x150 │ │ │ │ vmov.f64 d11, d9 │ │ │ │ vmul.f64 d9, d8, d9 │ │ │ │ vmov.f64 d10, d9 │ │ │ │ - vldr d9, [pc, #932] @ 82da0 │ │ │ │ + vldr d9, [pc, #936] @ 88e20 │ │ │ │ vnmls.f64 d10, d2, d9 │ │ │ │ vmul.f64 d2, d2, d11 │ │ │ │ vmov.f64 d9, d11 │ │ │ │ vmov.f64 d11, d2 │ │ │ │ - vldr d2, [pc, #912] @ 82da0 │ │ │ │ + vldr d2, [pc, #916] @ 88e20 │ │ │ │ + vstr d10, [sp, #344] @ 0x158 │ │ │ │ + vsub.f64 d10, d5, d6 │ │ │ │ + vldr d5, [pc, #904] @ 88e20 │ │ │ │ vmla.f64 d11, d8, d2 │ │ │ │ vadd.f64 d8, d3, d0 │ │ │ │ - vstr d10, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - vldr d0, [sp, #160] @ 0xa0 │ │ │ │ + vldr d0, [sp, #152] @ 0x98 │ │ │ │ + str r2, [sp, #152] @ 0x98 │ │ │ │ + vmul.f64 d6, d10, d5 │ │ │ │ + vmul.f64 d10, d10, d9 │ │ │ │ vsub.f64 d1, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ - vstr d11, [sp, #344] @ 0x158 │ │ │ │ - vldr d11, [sp, #168] @ 0xa8 │ │ │ │ - vstr d3, [sp, #360] @ 0x168 │ │ │ │ - vstr d1, [sp, #352] @ 0x160 │ │ │ │ + vstr d11, [sp, #352] @ 0x160 │ │ │ │ + vnmls.f64 d6, d7, d9 │ │ │ │ + vldr d11, [sp, #160] @ 0xa0 │ │ │ │ + vstr d1, [sp, #360] @ 0x168 │ │ │ │ + vmov.f64 d1, d10 │ │ │ │ + vstr d3, [sp, #368] @ 0x170 │ │ │ │ + vmov.f64 d3, d5 │ │ │ │ vadd.f64 d2, d11, d13 │ │ │ │ - vsub.f64 d10, d8, d2 │ │ │ │ - vadd.f64 d11, d8, d2 │ │ │ │ - vldr d8, [sp, #176] @ 0xb0 │ │ │ │ + vmla.f64 d1, d7, d5 │ │ │ │ + vadd.f64 d7, d15, d12 │ │ │ │ + vldr d15, [sp, #144] @ 0x90 │ │ │ │ + vstr d6, [sp, #376] @ 0x178 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vsub.f64 d11, d8, d2 │ │ │ │ + vadd.f64 d8, d8, d2 │ │ │ │ vldr d2, [sp, #168] @ 0xa8 │ │ │ │ - vstr d10, [sp, #544] @ 0x220 │ │ │ │ - vsub.f64 d10, d5, d6 │ │ │ │ - vldr d5, [pc, #836] @ 82da0 │ │ │ │ - vsub.f64 d13, d2, d13 │ │ │ │ + vstr d1, [sp, #384] @ 0x180 │ │ │ │ vstr d11, [sp, #552] @ 0x228 │ │ │ │ - vldr d11, [sp, #184] @ 0xb8 │ │ │ │ - vmul.f64 d6, d10, d5 │ │ │ │ - vmul.f64 d10, d10, d9 │ │ │ │ + vldr d11, [sp, #176] @ 0xb0 │ │ │ │ + vstr d8, [sp, #560] @ 0x230 │ │ │ │ vsub.f64 d11, d0, d11 │ │ │ │ - vmov.f64 d3, d10 │ │ │ │ - vnmls.f64 d6, d7, d9 │ │ │ │ - vmla.f64 d3, d7, d5 │ │ │ │ - vadd.f64 d7, d8, d12 │ │ │ │ - vstr d6, [sp, #368] @ 0x170 │ │ │ │ - vstr d3, [sp, #376] @ 0x178 │ │ │ │ - vmov.f64 d3, d5 │ │ │ │ vmul.f64 d5, d11, d5 │ │ │ │ - vldr d6, [r1] │ │ │ │ vmla.f64 d5, d7, d9 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d11, d9 │ │ │ │ - vldr d9, [sp, #16] │ │ │ │ - str r1, [sp, #16] │ │ │ │ - add.w r1, ip, r7 │ │ │ │ - vstr d5, [sp, #384] @ 0x180 │ │ │ │ - add r7, r9 │ │ │ │ - vsub.f64 d15, d9, d15 │ │ │ │ - vadd.f64 d1, d15, d13 │ │ │ │ + vstr d5, [sp, #392] @ 0x188 │ │ │ │ + vstr d7, [sp, #400] @ 0x190 │ │ │ │ + vsub.f64 d7, d15, d2 │ │ │ │ + vldr d15, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d13, d15, d13 │ │ │ │ - vstr d7, [sp, #392] @ 0x188 │ │ │ │ - vstr d1, [sp, #400] @ 0x190 │ │ │ │ - vstr d13, [sp, #408] @ 0x198 │ │ │ │ - str r1, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d15, [r1] │ │ │ │ - mov r1, r6 │ │ │ │ - ldr r6, [sp, #16] │ │ │ │ - vldr d7, [r7] │ │ │ │ + vadd.f64 d15, d7, d13 │ │ │ │ + vsub.f64 d13, d7, d13 │ │ │ │ + vstr d15, [sp, #408] @ 0x198 │ │ │ │ + vldr d15, [r2] │ │ │ │ + vstr d13, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d13, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r6, r0 │ │ │ │ - str r6, [sp, #168] @ 0xa8 │ │ │ │ - str r2, [sp, #160] @ 0xa0 │ │ │ │ - add r2, r0 │ │ │ │ - vstr d13, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d13, d6, d7 │ │ │ │ - vsub.f64 d12, d6, d7 │ │ │ │ - vldr d6, [r6] │ │ │ │ - add.w r6, ip, r5 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ - str r6, [sp, #460] @ 0x1cc │ │ │ │ - add r5, r9 │ │ │ │ vstr d13, [sp, #216] @ 0xd8 │ │ │ │ - vldr d13, [r6] │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ + vldr d7, [r7] │ │ │ │ + str r0, [sp, #144] @ 0x90 │ │ │ │ + str r7, [sp, #160] @ 0xa0 │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ + vldr d6, [ip] │ │ │ │ + add r0, r7 │ │ │ │ + add.w r2, ip, r7 │ │ │ │ + str r0, [sp, #168] @ 0xa8 │ │ │ │ + vsub.f64 d12, d6, d7 │ │ │ │ + vadd.f64 d2, d6, d7 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r8, r5 │ │ │ │ + add r5, lr │ │ │ │ + vldr d13, [r0] │ │ │ │ + str r2, [sp, #184] @ 0xb8 │ │ │ │ + str r0, [sp, #176] @ 0xb0 │ │ │ │ + add.w r0, r8, r9 │ │ │ │ + add r9, lr │ │ │ │ vldr d11, [r5] │ │ │ │ - vadd.f64 d0, d6, d13 │ │ │ │ + vstr d2, [sp, #224] @ 0xe0 │ │ │ │ + str r0, [sp, #196] @ 0xc4 │ │ │ │ + vadd.f64 d2, d6, d13 │ │ │ │ vsub.f64 d7, d6, d13 │ │ │ │ vldr d6, [r2] │ │ │ │ - add.w r2, ip, r3 │ │ │ │ - str r2, [sp, #184] @ 0xb8 │ │ │ │ - add r3, r9 │ │ │ │ - str r3, [sp, #200] @ 0xc8 │ │ │ │ - vldr d2, [r2] │ │ │ │ - mov r2, r6 │ │ │ │ - add r2, lr │ │ │ │ - add lr, r1 │ │ │ │ - vldr d10, [r3] │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ + vldr d10, [r9] │ │ │ │ + vstr d2, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d8, d6, d11 │ │ │ │ - mov r3, r6 │ │ │ │ vadd.f64 d11, d6, d11 │ │ │ │ - vldr d3, [r2] │ │ │ │ - add r3, r4 │ │ │ │ - vldr d4, [lr] │ │ │ │ + vldr d2, [r0] │ │ │ │ + add.w r0, r6, r2 │ │ │ │ + add r2, r1 │ │ │ │ + vldr d3, [r0] │ │ │ │ + vstr d7, [sp, #240] @ 0xf0 │ │ │ │ + vldr d4, [r2] │ │ │ │ + str r0, [sp, #88] @ 0x58 │ │ │ │ + ldr r0, [sp, #208] @ 0xd0 │ │ │ │ + str r2, [sp, #200] @ 0xc8 │ │ │ │ + add.w r2, r6, r4 │ │ │ │ add r4, r1 │ │ │ │ - vstr d7, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d7, d2, d3 │ │ │ │ - str r3, [sp, #204] @ 0xcc │ │ │ │ + vadd.f64 d2, d2, d3 │ │ │ │ + str r2, [sp, #204] @ 0xcc │ │ │ │ vadd.f64 d6, d4, d10 │ │ │ │ - vstr d0, [sp, #224] @ 0xe0 │ │ │ │ - str r2, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d10, d4, d10 │ │ │ │ vldr d4, [r4] │ │ │ │ - vadd.f64 d2, d2, d3 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - ldr r3, [sp, #240] @ 0xf0 │ │ │ │ - add.w r2, ip, r3 │ │ │ │ - add.w r8, r9, r3 │ │ │ │ - str r2, [sp, #240] @ 0xf0 │ │ │ │ - mov r3, r6 │ │ │ │ + vldr d6, [r2] │ │ │ │ + add.w r2, r8, r0 │ │ │ │ + add r0, lr │ │ │ │ vldr d5, [r2] │ │ │ │ - vldr d9, [r8] │ │ │ │ + strd r2, r0, [sp, #208] @ 0xd0 │ │ │ │ + vldr d9, [r0] │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d1, d4, d9 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ - vldr d9, [sp, #208] @ 0xd0 │ │ │ │ + vldr d9, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d5, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vldr d1, [sp, #224] @ 0xe0 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ + vldr d1, [sp, #232] @ 0xe8 │ │ │ │ + ldr r7, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d9, d9, d1 │ │ │ │ vadd.f64 d1, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - add r3, r2 │ │ │ │ + add.w r0, r6, r7 │ │ │ │ vadd.f64 d13, d9, d1 │ │ │ │ - vstr d13, [sp, #560] @ 0x230 │ │ │ │ - vsub.f64 d13, d9, d1 │ │ │ │ - vldr d1, [sp, #216] @ 0xd8 │ │ │ │ - vldr d9, [sp, #232] @ 0xe8 │ │ │ │ vstr d13, [sp, #568] @ 0x238 │ │ │ │ + vsub.f64 d13, d9, d1 │ │ │ │ + vldr d1, [sp, #224] @ 0xe0 │ │ │ │ + vldr d9, [sp, #240] @ 0xf0 │ │ │ │ + vstr d13, [sp, #576] @ 0x240 │ │ │ │ vsub.f64 d9, d1, d9 │ │ │ │ vsub.f64 d1, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vmul.f64 d1, d1, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vadd.f64 d13, d9, d1 │ │ │ │ vsub.f64 d9, d9, d1 │ │ │ │ vadd.f64 d1, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ - vstr d9, [sp, #584] @ 0x248 │ │ │ │ - vadd.f64 d9, d15, d11 │ │ │ │ + vstr d13, [sp, #584] @ 0x248 │ │ │ │ vmul.f64 d1, d1, d14 │ │ │ │ - vstr d13, [sp, #576] @ 0x240 │ │ │ │ + vstr d9, [sp, #592] @ 0x250 │ │ │ │ + vadd.f64 d9, d15, d11 │ │ │ │ vsub.f64 d15, d15, d11 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vsub.f64 d13, d9, d1 │ │ │ │ vadd.f64 d9, d9, d1 │ │ │ │ vadd.f64 d1, d10, d4 │ │ │ │ vsub.f64 d10, d10, d4 │ │ │ │ - vstr d9, [sp, #600] @ 0x258 │ │ │ │ + vstr d13, [sp, #600] @ 0x258 │ │ │ │ + vstr d9, [sp, #608] @ 0x260 │ │ │ │ vadd.f64 d9, d12, d8 │ │ │ │ vsub.f64 d12, d12, d8 │ │ │ │ - vstr d13, [sp, #592] @ 0x250 │ │ │ │ - vsub.f64 d13, d9, d1 │ │ │ │ - vadd.f64 d9, d9, d1 │ │ │ │ vsub.f64 d2, d12, d6 │ │ │ │ vadd.f64 d6, d12, d6 │ │ │ │ vsub.f64 d12, d15, d7 │ │ │ │ vadd.f64 d15, d15, d7 │ │ │ │ - vldr d7, [sp, #232] @ 0xe8 │ │ │ │ - vstr d13, [sp, #608] @ 0x260 │ │ │ │ - vstr d6, [sp, #624] @ 0x270 │ │ │ │ - vstr d15, [sp, #640] @ 0x280 │ │ │ │ - vldr d15, [sp, #216] @ 0xd8 │ │ │ │ - vldr d6, [ip] │ │ │ │ - vstr d12, [sp, #632] @ 0x278 │ │ │ │ + vldr d7, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d13, d9, d1 │ │ │ │ + vadd.f64 d9, d9, d1 │ │ │ │ + vstr d6, [sp, #632] @ 0x278 │ │ │ │ + vstr d15, [sp, #648] @ 0x288 │ │ │ │ + vldr d15, [sp, #224] @ 0xe0 │ │ │ │ + vstr d2, [sp, #624] @ 0x270 │ │ │ │ + vstr d13, [sp, #616] @ 0x268 │ │ │ │ + vstr d9, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d12, [sp, #640] @ 0x280 │ │ │ │ vadd.f64 d13, d15, d7 │ │ │ │ - vstr d9, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d2, [sp, #616] @ 0x268 │ │ │ │ vsub.f64 d15, d13, d5 │ │ │ │ - vstr d15, [sp, #648] @ 0x288 │ │ │ │ - vadd.f64 d15, d13, d5 │ │ │ │ - vldr d13, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d7, d13, d5 │ │ │ │ + vldr d13, [sp, #216] @ 0xd8 │ │ │ │ + str r0, [sp, #216] @ 0xd8 │ │ │ │ vstr d15, [sp, #656] @ 0x290 │ │ │ │ - vldr d15, [sp, #208] @ 0xd0 │ │ │ │ - str r3, [sp, #208] @ 0xd0 │ │ │ │ - vsub.f64 d7, d15, d13 │ │ │ │ + vldr d15, [sp, #232] @ 0xe8 │ │ │ │ + vstr d7, [sp, #664] @ 0x298 │ │ │ │ + vsub.f64 d7, d13, d15 │ │ │ │ + vadd.f64 d6, d7, d10 │ │ │ │ vsub.f64 d15, d7, d10 │ │ │ │ - vadd.f64 d7, d7, d10 │ │ │ │ - vstr d7, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d7, [r3] │ │ │ │ - adds r3, r1, r2 │ │ │ │ - vstr d15, [sp, #664] @ 0x298 │ │ │ │ - str r3, [sp, #216] @ 0xd8 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r1, r7 │ │ │ │ + str r0, [sp, #224] @ 0xe0 │ │ │ │ + vstr d15, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d6, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d6, [r8] │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r9] │ │ │ │ - vstr d6, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d6, [r3] │ │ │ │ - mov r3, r6 │ │ │ │ + vsub.f64 d2, d6, d7 │ │ │ │ + vldr d6, [r0] │ │ │ │ + vldr d7, [lr] │ │ │ │ + vstr d2, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d15, d6, d7 │ │ │ │ - vadd.f64 d11, d6, d7 │ │ │ │ - vstr d15, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d11, [sp, #440] @ 0x1b8 │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ - add r3, r2 │ │ │ │ - str r3, [sp, #40] @ 0x28 │ │ │ │ - str r1, [sp, #12] │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, ip, r0 │ │ │ │ - str r3, [sp, #224] @ 0xe0 │ │ │ │ - add r0, r9 │ │ │ │ - vldr d15, [r3] │ │ │ │ - adds r3, r1, r2 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ - str r3, [sp, #232] @ 0xe8 │ │ │ │ + vadd.f64 d1, d6, d7 │ │ │ │ + vstr d15, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d1, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ + vstr d12, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r2, [sp, #252] @ 0xfc │ │ │ │ + add.w r0, r6, r2 │ │ │ │ + add r2, r1 │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r0, [sp, #232] @ 0xe8 │ │ │ │ + add.w r0, r8, r7 │ │ │ │ + vldr d15, [r0] │ │ │ │ + str r2, [sp, #240] @ 0xf0 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + mov r0, r7 │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ + add r0, lr │ │ │ │ + vldr d11, [r0] │ │ │ │ vadd.f64 d13, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add.w r3, ip, r2 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - vldr d1, [r3] │ │ │ │ - mov r3, r6 │ │ │ │ - add r3, r1 │ │ │ │ - ldr r1, [sp, #12] │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ - vldr d11, [r0] │ │ │ │ - vldr d3, [r3] │ │ │ │ - mov r3, r6 │ │ │ │ - add r3, r1 │ │ │ │ - str r3, [sp, #244] @ 0xf4 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ + vldr d6, [r2] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vadd.f64 d5, d6, d11 │ │ │ │ vsub.f64 d8, d6, d11 │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ - vadd.f64 d11, d6, d11 │ │ │ │ - vldr d4, [r3] │ │ │ │ - add.w r3, r9, r2 │ │ │ │ - str r3, [sp, #248] @ 0xf8 │ │ │ │ + add r2, r8 │ │ │ │ + vldr d1, [r2] │ │ │ │ + str r2, [sp, #248] @ 0xf8 │ │ │ │ + add.w r2, r6, r7 │ │ │ │ + vldr d3, [r2] │ │ │ │ + str r2, [sp, #48] @ 0x30 │ │ │ │ + add.w r2, r1, r7 │ │ │ │ + vldr d4, [r2] │ │ │ │ + str r2, [sp, #252] @ 0xfc │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vstr d5, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d7, d1, d3 │ │ │ │ - ldr r2, [sp, #252] @ 0xfc │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ - vldr d10, [r3] │ │ │ │ - adds r3, r1, r6 │ │ │ │ - str r3, [sp, #24] │ │ │ │ - vldr d5, [r3] │ │ │ │ - add.w r3, ip, r2 │ │ │ │ + add r2, lr │ │ │ │ + vldr d10, [r2] │ │ │ │ + str r2, [sp, #16] │ │ │ │ + add.w r2, r6, r3 │ │ │ │ + add r3, r1 │ │ │ │ + vldr d5, [r2] │ │ │ │ + str r2, [sp, #256] @ 0x100 │ │ │ │ + ldr r2, [sp, #260] @ 0x104 │ │ │ │ vadd.f64 d6, d4, d10 │ │ │ │ - str r3, [sp, #252] @ 0xfc │ │ │ │ vsub.f64 d10, d4, d10 │ │ │ │ - add r2, r9 │ │ │ │ - vldr d4, [r3] │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - vldr d9, [r2] │ │ │ │ + vldr d3, [r3] │ │ │ │ + add.w r7, r8, r2 │ │ │ │ + vldr d4, [r7] │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ - add r6, r3 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + str r7, [sp, #260] @ 0x104 │ │ │ │ + add.w r7, lr, r2 │ │ │ │ + vldr d9, [r7] │ │ │ │ + str r7, [sp, #752] @ 0x2f0 │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - str r2, [sp, #456] @ 0x1c8 │ │ │ │ - mov r3, r6 │ │ │ │ - vldr d3, [r6] │ │ │ │ - vstr d12, [sp] │ │ │ │ - vstr d7, [sp, #448] @ 0x1c0 │ │ │ │ vadd.f64 d6, d3, d9 │ │ │ │ vsub.f64 d3, d3, d9 │ │ │ │ vadd.f64 d9, d12, d13 │ │ │ │ vadd.f64 d4, d2, d6 │ │ │ │ vsub.f64 d2, d2, d6 │ │ │ │ - b.n 82db8 │ │ │ │ + vadd.f64 d6, d1, d5 │ │ │ │ + vsub.f64 d5, d5, d1 │ │ │ │ + vadd.f64 d12, d9, d6 │ │ │ │ + vsub.f64 d6, d9, d6 │ │ │ │ + b.n 88e38 │ │ │ │ nop │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 8305c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 890dc ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 83064 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 890e4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - vadd.f64 d6, d1, d5 │ │ │ │ - vsub.f64 d5, d5, d1 │ │ │ │ - vadd.f64 d12, d9, d6 │ │ │ │ - vsub.f64 d6, d9, d6 │ │ │ │ - vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d6, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d9, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d6, [sp, #688] @ 0x2b0 │ │ │ │ vsub.f64 d6, d2, d7 │ │ │ │ vadd.f64 d9, d9, d15 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - vsub.f64 d7, d6, d9 │ │ │ │ - vstr d7, [sp, #688] @ 0x2b0 │ │ │ │ - vadd.f64 d7, d6, d9 │ │ │ │ - vldr d6, [sp, #424] @ 0x1a8 │ │ │ │ - vadd.f64 d9, d6, d11 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + vsub.f64 d11, d6, d9 │ │ │ │ + vstr d11, [sp, #696] @ 0x2b8 │ │ │ │ + vadd.f64 d11, d6, d9 │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ + vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d9, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d11, [sp, #704] @ 0x2c0 │ │ │ │ + vadd.f64 d9, d6, d9 │ │ │ │ vadd.f64 d6, d0, d4 │ │ │ │ - vstr d7, [sp, #696] @ 0x2b8 │ │ │ │ vsub.f64 d4, d4, d0 │ │ │ │ - vldr d0, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d0, [sp, #512] @ 0x200 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vmul.f64 d4, d4, d14 │ │ │ │ - vsub.f64 d7, d9, d6 │ │ │ │ + vsub.f64 d11, d9, d6 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ - vstr d6, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d6, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d7, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d11, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d6, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d6, [sp, #448] @ 0x1c0 │ │ │ │ vadd.f64 d9, d6, d8 │ │ │ │ vadd.f64 d6, d10, d3 │ │ │ │ vsub.f64 d10, d10, d3 │ │ │ │ - vsub.f64 d7, d9, d6 │ │ │ │ + vsub.f64 d11, d9, d6 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ - vldr d9, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d9, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d8, d9, d8 │ │ │ │ - vstr d7, [sp, #720] @ 0x2d0 │ │ │ │ - vldr d7, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d9, [sp, #528] @ 0x210 │ │ │ │ + vstr d11, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d9, [sp, #536] @ 0x218 │ │ │ │ vsub.f64 d1, d8, d5 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - vldr d8, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d1, [sp, #432] @ 0x1b0 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d5, [sp, #728] @ 0x2d8 │ │ │ │ - vsub.f64 d11, d1, d11 │ │ │ │ - vsub.f64 d1, d11, d7 │ │ │ │ - vadd.f64 d11, d11, d7 │ │ │ │ - vldr d7, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d11, [sp, #448] @ 0x1c0 │ │ │ │ - vadd.f64 d2, d7, d6 │ │ │ │ - vldr d11, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d1, [sp, #424] @ 0x1a8 │ │ │ │ - vsub.f64 d15, d15, d11 │ │ │ │ - vsub.f64 d11, d15, d4 │ │ │ │ + vldr d8, [sp, #472] @ 0x1d8 │ │ │ │ + vstr d1, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d1, [sp, #440] @ 0x1b8 │ │ │ │ + vstr d5, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d5, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d11, d1, d5 │ │ │ │ + vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ + vsub.f64 d2, d11, d7 │ │ │ │ + vsub.f64 d15, d15, d1 │ │ │ │ + vadd.f64 d7, d11, d7 │ │ │ │ + vldr d11, [sp, #560] @ 0x230 │ │ │ │ + vstr d2, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d1, d15, d4 │ │ │ │ vadd.f64 d15, d15, d4 │ │ │ │ + vldr d2, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d4, d8, d9 │ │ │ │ - vstr d15, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d15, [sp] │ │ │ │ - vstr d11, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d11, [sp, #552] @ 0x228 │ │ │ │ - vsub.f64 d13, d15, d13 │ │ │ │ - str r1, [sp, #0] │ │ │ │ vadd.f64 d5, d0, d11 │ │ │ │ + vstr d1, [sp, #456] @ 0x1c8 │ │ │ │ + vsub.f64 d13, d2, d13 │ │ │ │ + vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d15, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d7, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d15, d13, d10 │ │ │ │ vadd.f64 d13, d13, d10 │ │ │ │ - vldr d10, [sp, #560] @ 0x230 │ │ │ │ - vsub.f64 d7, d5, d2 │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ + vldr d10, [sp, #568] @ 0x238 │ │ │ │ + vadd.f64 d2, d2, d6 │ │ │ │ vadd.f64 d1, d10, d12 │ │ │ │ vsub.f64 d12, d10, d12 │ │ │ │ + vsub.f64 d7, d5, d2 │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ vsub.f64 d3, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ - vstr d4, [r1] │ │ │ │ - vstr d5, [ip] │ │ │ │ - vldr d4, [sl, #248] @ 0xf8 │ │ │ │ + vstr d4, [r6] │ │ │ │ + vstr d5, [r8] │ │ │ │ vldr d2, [sl, #240] @ 0xf0 │ │ │ │ - ldr r2, [sp, #36] @ 0x24 │ │ │ │ + vldr d4, [sl, #248] @ 0xf8 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vmla.f64 d7, d3, d4 │ │ │ │ vnmls.f64 d5, d3, d2 │ │ │ │ - vldr d2, [sp, #416] @ 0x1a0 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ + vmla.f64 d7, d3, d4 │ │ │ │ vstr d5, [r2] │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ vstr d7, [r2] │ │ │ │ vsub.f64 d7, d8, d9 │ │ │ │ - vldr d1, [sl, #376] @ 0x178 │ │ │ │ + vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ vldr d3, [sl, #368] @ 0x170 │ │ │ │ - ldr r2, [sp, #84] @ 0x54 │ │ │ │ + vldr d1, [sl, #376] @ 0x178 │ │ │ │ + vsub.f64 d6, d6, d2 │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ + ldr r7, [sp, #260] @ 0x104 │ │ │ │ + vldr d8, [sp, #552] @ 0x228 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ + vldr d9, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d7, d0, d11 │ │ │ │ - vldr d8, [sp, #544] @ 0x220 │ │ │ │ - vldr d0, [sp, #536] @ 0x218 │ │ │ │ - vldr d9, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d0, [sp, #544] @ 0x220 │ │ │ │ vsub.f64 d2, d7, d12 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ - vldr d12, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d12, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d4, d2, d1 │ │ │ │ vnmls.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ vmla.f64 d5, d2, d3 │ │ │ │ vadd.f64 d2, d12, d0 │ │ │ │ vsub.f64 d12, d12, d0 │ │ │ │ - vldr d0, [sp, #568] @ 0x238 │ │ │ │ + vldr d0, [sp, #576] @ 0x240 │ │ │ │ vstr d4, [r2] │ │ │ │ - ldr r2, [sp, #252] @ 0xfc │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d3, [sl, #120] @ 0x78 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ + vstr d5, [r7] │ │ │ │ vldr d4, [sl, #112] @ 0x70 │ │ │ │ - ldr r2, [sp, #60] @ 0x3c │ │ │ │ + vldr d3, [sl, #120] @ 0x78 │ │ │ │ vmul.f64 d5, d7, d3 │ │ │ │ vnmls.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ - vldr d4, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d4, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d1, d4, d8 │ │ │ │ vsub.f64 d11, d4, d8 │ │ │ │ - vldr d8, [sp, #608] @ 0x260 │ │ │ │ - vldr d4, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #248] @ 0xf8 │ │ │ │ + vldr d8, [sp, #616] @ 0x268 │ │ │ │ + vldr d4, [sp, #688] @ 0x2b0 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #100] @ 0x64 │ │ │ │ vadd.f64 d5, d0, d8 │ │ │ │ vsub.f64 d7, d9, d4 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d4, d4, d9 │ │ │ │ - vstr d6, [r2] │ │ │ │ + vldr d9, [sl, #304] @ 0x130 │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d9, [sl, #304] @ 0x130 │ │ │ │ - ldr r2, [sp, #112] @ 0x70 │ │ │ │ - vmul.f64 d6, d6, d14 │ │ │ │ vmul.f64 d10, d7, d14 │ │ │ │ vsub.f64 d7, d0, d8 │ │ │ │ vldr d0, [sl, #312] @ 0x138 │ │ │ │ + vmul.f64 d6, d6, d14 │ │ │ │ vadd.f64 d5, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d4, d2, d6 │ │ │ │ vadd.f64 d6, d2, d6 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d3, d4, d0 │ │ │ │ @@ -145796,70 +148860,69 @@ │ │ │ │ vsub.f64 d8, d1, d5 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ vnmls.f64 d3, d8, d9 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ vadd.f64 d8, d12, d7 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ vstr d3, [r2] │ │ │ │ - ldr r2, [sp, #240] @ 0xf0 │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ vstr d4, [r2] │ │ │ │ vadd.f64 d4, d11, d10 │ │ │ │ vldr d0, [sl, #176] @ 0xb0 │ │ │ │ vldr d9, [sl, #184] @ 0xb8 │ │ │ │ - ldr r2, [sp, #144] @ 0x90 │ │ │ │ - ldr r6, [sp, #460] @ 0x1cc │ │ │ │ + ldr r2, [sp, #132] @ 0x84 │ │ │ │ vmul.f64 d3, d8, d9 │ │ │ │ - vldr d12, [sp, #408] @ 0x198 │ │ │ │ - ldr r1, [sp, #744] @ 0x2e8 │ │ │ │ vnmls.f64 d3, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vldr d0, [sp, #360] @ 0x168 │ │ │ │ - vldr d8, [sp, #400] @ 0x190 │ │ │ │ - vldr d9, [sp, #728] @ 0x2d8 │ │ │ │ vstr d3, [r2] │ │ │ │ - vstr d4, [r6] │ │ │ │ - vldr d3, [sl, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + vstr d4, [r2] │ │ │ │ vldr d2, [sl, #48] @ 0x30 │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ + vldr d3, [sl, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ + vldr d0, [sp, #360] @ 0x168 │ │ │ │ vmul.f64 d4, d6, d3 │ │ │ │ - ldr r6, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d5, d3 │ │ │ │ + vldr d8, [sp, #368] @ 0x170 │ │ │ │ + vldr d12, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d9, [sp, #736] @ 0x2e0 │ │ │ │ vnmls.f64 d4, d5, d2 │ │ │ │ - vldr d2, [sp, #352] @ 0x160 │ │ │ │ + vmla.f64 d6, d5, d3 │ │ │ │ + vldr d2, [sp, #408] @ 0x198 │ │ │ │ vstr d4, [r2] │ │ │ │ - vstr d6, [r6] │ │ │ │ + ldr r2, [sp, #196] @ 0xc4 │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d11, d10 │ │ │ │ - vldr d3, [sl, #440] @ 0x1b8 │ │ │ │ vldr d4, [sl, #432] @ 0x1b0 │ │ │ │ - ldr r2, [sp, #132] @ 0x84 │ │ │ │ + vldr d3, [sl, #440] @ 0x1b8 │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d5, d7, d3 │ │ │ │ - ldr r6, [sp, #192] @ 0xc0 │ │ │ │ vnmls.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ + vldr d3, [pc, #-712] @ 88e28 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ - vadd.f64 d7, d0, d12 │ │ │ │ - vldr d12, [sp, #520] @ 0x208 │ │ │ │ - vldr d3, [pc, #-744] @ 82da8 │ │ │ │ - vldr d4, [sp, #488] @ 0x1e8 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vldr d0, [sp, #624] @ 0x270 │ │ │ │ + vadd.f64 d7, d8, d12 │ │ │ │ + vldr d4, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d12, [sp, #528] @ 0x210 │ │ │ │ + vldr d8, [sp, #680] @ 0x2a8 │ │ │ │ vstr d5, [r2] │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ + vldr d5, [pc, #-740] @ 88e30 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vmul.f64 d6, d13, d3 │ │ │ │ vsub.f64 d1, d12, d7 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ - vadd.f64 d7, d2, d8 │ │ │ │ - vstr d6, [r1] │ │ │ │ - vldr d8, [sp, #672] @ 0x2a0 │ │ │ │ - vmul.f64 d6, d13, d3 │ │ │ │ - vldr d5, [pc, #-780] @ 82db0 │ │ │ │ - ldr r2, [sp, #100] @ 0x64 │ │ │ │ - vmul.f64 d7, d7, d14 │ │ │ │ - vnmls.f64 d6, d9, d5 │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d7, d0, d2 │ │ │ │ + vldr d0, [sp, #632] @ 0x278 │ │ │ │ vmul.f64 d13, d13, d5 │ │ │ │ + vnmls.f64 d6, d9, d5 │ │ │ │ + vmul.f64 d7, d7, d14 │ │ │ │ vmla.f64 d13, d9, d3 │ │ │ │ vldr d9, [sl, #400] @ 0x190 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d11, d4, d7 │ │ │ │ vmul.f64 d7, d8, d3 │ │ │ │ vmla.f64 d7, d0, d5 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ @@ -145871,790 +148934,787 @@ │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vsub.f64 d6, d7, d13 │ │ │ │ vadd.f64 d7, d7, d13 │ │ │ │ vsub.f64 d5, d2, d6 │ │ │ │ vadd.f64 d6, d2, d6 │ │ │ │ vmul.f64 d3, d5, d0 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vmla.f64 d5, d8, d0 │ │ │ │ vnmls.f64 d3, d8, d9 │ │ │ │ + vmla.f64 d5, d8, d0 │ │ │ │ vadd.f64 d8, d11, d10 │ │ │ │ vsub.f64 d10, d11, d10 │ │ │ │ - vstr d3, [r6] │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ vstr d5, [r2] │ │ │ │ vadd.f64 d5, d12, d7 │ │ │ │ - vldr d0, [sl, #16] │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ + vldr d0, [sl, #16] │ │ │ │ vldr d9, [sl, #24] │ │ │ │ - ldr r6, [sp, #16] │ │ │ │ - ldr r2, [sp, #128] @ 0x80 │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ vmul.f64 d3, d8, d9 │ │ │ │ - ldr r1, [sp, #148] @ 0x94 │ │ │ │ - vldr d13, [sp, #432] @ 0x1b0 │ │ │ │ vnmls.f64 d3, d5, d0 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmla.f64 d5, d8, d0 │ │ │ │ - vldr d9, [sp, #400] @ 0x190 │ │ │ │ - vldr d8, [sp, #616] @ 0x268 │ │ │ │ - vstr d3, [r6] │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #116] @ 0x74 │ │ │ │ vstr d5, [r2] │ │ │ │ - vldr d3, [sl, #152] @ 0x98 │ │ │ │ vldr d2, [sl, #144] @ 0x90 │ │ │ │ - ldr r6, [sp, #204] @ 0xcc │ │ │ │ + vldr d3, [sl, #152] @ 0x98 │ │ │ │ + ldr r2, [sp, #204] @ 0xcc │ │ │ │ + vldr d0, [sp, #360] @ 0x168 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - ldr r2, [sp, #116] @ 0x74 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d4, d3 │ │ │ │ + vldr d9, [sp, #408] @ 0x198 │ │ │ │ + vldr d13, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d8, [sp, #624] @ 0x270 │ │ │ │ vnmls.f64 d5, d4, d2 │ │ │ │ - vldr d2, [sp, #352] @ 0x160 │ │ │ │ - vldr d4, [sp, #512] @ 0x200 │ │ │ │ - vstr d5, [r6] │ │ │ │ + vmla.f64 d6, d4, d3 │ │ │ │ + vldr d4, [sp, #520] @ 0x208 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ vstr d6, [r2] │ │ │ │ - vldr d3, [sl, #280] @ 0x118 │ │ │ │ vldr d5, [sl, #272] @ 0x110 │ │ │ │ - ldr r6, [sp, #168] @ 0xa8 │ │ │ │ + vldr d3, [sl, #280] @ 0x118 │ │ │ │ + ldr r2, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d6, d10, d3 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vldr d3, [pc, #972] @ 895e8 │ │ │ │ vmla.f64 d7, d10, d5 │ │ │ │ - vldr d5, [pc, #972] @ 83580 │ │ │ │ - vldr d3, [pc, #976] @ 83588 │ │ │ │ - vstr d6, [r6] │ │ │ │ + vldr d5, [pc, #972] @ 895f0 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d6, d15, d5 │ │ │ │ - vstr d7, [r1] │ │ │ │ - vsub.f64 d7, d2, d9 │ │ │ │ - vldr d9, [sp, #408] @ 0x198 │ │ │ │ vmul.f64 d15, d15, d3 │ │ │ │ + vstr d7, [r2] │ │ │ │ + vsub.f64 d7, d0, d9 │ │ │ │ + vnmls.f64 d6, d13, d3 │ │ │ │ vmla.f64 d15, d13, d5 │ │ │ │ vldr d0, [sl, #472] @ 0x1d8 │ │ │ │ - vnmls.f64 d6, d13, d3 │ │ │ │ - ldr r6, [sp, #208] @ 0xd0 │ │ │ │ + vldr d9, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r2, [sp, #216] @ 0xd8 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vldr d13, [pc, #940] @ 83590 │ │ │ │ + vldr d13, [pc, #932] @ 895f8 │ │ │ │ vsub.f64 d1, d4, d7 │ │ │ │ vadd.f64 d12, d4, d7 │ │ │ │ - vldr d4, [sp, #360] @ 0x168 │ │ │ │ + vldr d4, [sp, #368] @ 0x170 │ │ │ │ vsub.f64 d7, d9, d4 │ │ │ │ - vldr d9, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d9, [sp, #488] @ 0x1e8 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vsub.f64 d2, d9, d7 │ │ │ │ vadd.f64 d11, d9, d7 │ │ │ │ - vldr d9, [sp, #664] @ 0x298 │ │ │ │ + vldr d9, [sp, #672] @ 0x2a0 │ │ │ │ vmul.f64 d7, d9, d5 │ │ │ │ vmla.f64 d7, d8, d3 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d10, d6, d7 │ │ │ │ vmul.f64 d7, d8, d5 │ │ │ │ - vsub.f64 d8, d1, d4 │ │ │ │ - vadd.f64 d4, d1, d4 │ │ │ │ vnmls.f64 d7, d9, d3 │ │ │ │ vldr d9, [sl, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d8, d1, d4 │ │ │ │ + vadd.f64 d4, d1, d4 │ │ │ │ vsub.f64 d6, d7, d15 │ │ │ │ vadd.f64 d7, d7, d15 │ │ │ │ vsub.f64 d5, d2, d6 │ │ │ │ vadd.f64 d6, d2, d6 │ │ │ │ vmul.f64 d3, d5, d0 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vmla.f64 d5, d8, d0 │ │ │ │ vnmls.f64 d3, d8, d9 │ │ │ │ + vmla.f64 d5, d8, d0 │ │ │ │ vadd.f64 d8, d11, d10 │ │ │ │ vsub.f64 d10, d11, d10 │ │ │ │ - vstr d3, [r6] │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ vstr d5, [r2] │ │ │ │ vadd.f64 d5, d12, d7 │ │ │ │ - vldr d9, [sl, #88] @ 0x58 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ vldr d0, [sl, #80] @ 0x50 │ │ │ │ - ldr r6, [sp, #24] │ │ │ │ + vldr d9, [sl, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d3, d8, d9 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ - vldr d1, [sp, #256] @ 0x100 │ │ │ │ - vldr d15, [sp, #304] @ 0x130 │ │ │ │ vnmls.f64 d3, d5, d0 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vmla.f64 d5, d8, d0 │ │ │ │ - vldr d8, [sp, #640] @ 0x280 │ │ │ │ - vldr d0, [sp, #736] @ 0x2e0 │ │ │ │ - vstr d3, [r6] │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ vstr d5, [r2] │ │ │ │ - vldr d3, [sl, #216] @ 0xd8 │ │ │ │ vldr d2, [sl, #208] @ 0xd0 │ │ │ │ - ldr r6, [sp, #40] @ 0x28 │ │ │ │ + vldr d3, [sl, #216] @ 0xd8 │ │ │ │ + ldr r2, [sp, #232] @ 0xe8 │ │ │ │ + vldr d15, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d4, d3 │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ + vldr d0, [sp, #464] @ 0x1d0 │ │ │ │ + vldr d8, [sp, #648] @ 0x288 │ │ │ │ vnmls.f64 d5, d4, d2 │ │ │ │ - vldr d4, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d2, [sp, #656] @ 0x290 │ │ │ │ - vstr d5, [r6] │ │ │ │ + vmla.f64 d6, d4, d3 │ │ │ │ + vldr d2, [sp, #296] @ 0x128 │ │ │ │ + vldr d4, [sp, #664] @ 0x298 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ vstr d6, [r2] │ │ │ │ - vldr d3, [sl, #344] @ 0x158 │ │ │ │ vldr d5, [sl, #336] @ 0x150 │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ + vldr d3, [sl, #344] @ 0x158 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d6, d10, d3 │ │ │ │ - ldr r2, [sp, #68] @ 0x44 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #376] @ 0x178 │ │ │ │ + vldr d3, [sp, #264] @ 0x108 │ │ │ │ vmla.f64 d7, d10, d5 │ │ │ │ - vstr d6, [r6] │ │ │ │ - vadd.f64 d6, d1, d15 │ │ │ │ - vldr d1, [sp, #392] @ 0x188 │ │ │ │ - vldr d15, [pc, #676] @ 83598 │ │ │ │ + vldr d5, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vadd.f64 d6, d3, d15 │ │ │ │ + vldr d15, [pc, #668] @ 89600 │ │ │ │ + vldr d3, [sp, #400] @ 0x190 │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ + vadd.f64 d12, d1, d3 │ │ │ │ vstr d7, [r2] │ │ │ │ - vmul.f64 d7, d2, d13 │ │ │ │ - vadd.f64 d12, d3, d1 │ │ │ │ + vmul.f64 d7, d4, d13 │ │ │ │ vldr d9, [sl, #256] @ 0x100 │ │ │ │ - vmla.f64 d7, d8, d15 │ │ │ │ + ldr r2, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d10, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ - vmul.f64 d6, d4, d15 │ │ │ │ - vnmls.f64 d6, d0, d13 │ │ │ │ + vmul.f64 d6, d0, d15 │ │ │ │ + vmla.f64 d7, d8, d15 │ │ │ │ + vnmls.f64 d6, d5, d13 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ - vmul.f64 d7, d2, d15 │ │ │ │ - vmul.f64 d6, d0, d15 │ │ │ │ - vmla.f64 d6, d4, d13 │ │ │ │ - vldr d2, [sp, #288] @ 0x120 │ │ │ │ - vldr d4, [sp, #280] @ 0x118 │ │ │ │ - vldr d0, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d7, d4, d15 │ │ │ │ + vmul.f64 d6, d5, d15 │ │ │ │ + vldr d4, [sp, #288] @ 0x120 │ │ │ │ + vmla.f64 d6, d0, d13 │ │ │ │ + vldr d0, [sp, #376] @ 0x178 │ │ │ │ vnmls.f64 d7, d8, d13 │ │ │ │ - vldr d8, [sp, #384] @ 0x180 │ │ │ │ vadd.f64 d5, d4, d2 │ │ │ │ + vldr d8, [sp, #392] @ 0x188 │ │ │ │ vadd.f64 d4, d0, d8 │ │ │ │ vldr d0, [sl, #264] @ 0x108 │ │ │ │ - ldr r2, [sp, #48] @ 0x30 │ │ │ │ - ldr r6, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vsub.f64 d8, d10, d3 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ vsub.f64 d4, d6, d1 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vadd.f64 d8, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vstr d2, [r2] │ │ │ │ vstr d4, [r0] │ │ │ │ vadd.f64 d4, d12, d11 │ │ │ │ - vldr d9, [sl, #136] @ 0x88 │ │ │ │ vldr d0, [sl, #128] @ 0x80 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ + vldr d9, [sl, #136] @ 0x88 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ - ldr r0, [sp, #88] @ 0x58 │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vldr d9, [sp, #696] @ 0x2b8 │ │ │ │ vstr d2, [r2] │ │ │ │ - vstr d4, [r6] │ │ │ │ - vldr d2, [sl, #8] │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vldr d9, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r7, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d4, [r2] │ │ │ │ vldr d1, [sl] │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ + vldr d2, [sl, #8] │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d4, d6, d2 │ │ │ │ - ldr r6, [sp, #456] @ 0x1c8 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d3, d2 │ │ │ │ - vldr d2, [sp, #712] @ 0x2c8 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vstr d4, [r2] │ │ │ │ - vstr d6, [r9] │ │ │ │ + vmla.f64 d6, d3, d2 │ │ │ │ + vldr d2, [sp, #720] @ 0x2d0 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vstr d6, [lr] │ │ │ │ vsub.f64 d6, d12, d11 │ │ │ │ - vldr d3, [sl, #392] @ 0x188 │ │ │ │ vldr d4, [sl, #384] @ 0x180 │ │ │ │ - vldr d12, [sp, #264] @ 0x108 │ │ │ │ + vldr d3, [sl, #392] @ 0x188 │ │ │ │ + vldr d12, [sp, #272] @ 0x110 │ │ │ │ + vldr d11, [sp, #336] @ 0x150 │ │ │ │ vmul.f64 d7, d5, d3 │ │ │ │ - vldr d11, [sp, #328] @ 0x148 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vmla.f64 d6, d5, d4 │ │ │ │ - vldr d3, [sp, #296] @ 0x128 │ │ │ │ - vldr d4, [sp, #600] @ 0x258 │ │ │ │ - vldr d5, [sp, #584] @ 0x248 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vldr d7, [sp, #344] @ 0x158 │ │ │ │ - vstr d6, [r6] │ │ │ │ - vadd.f64 d6, d12, d3 │ │ │ │ + vldr d5, [sp, #592] @ 0x250 │ │ │ │ + vldr d4, [sp, #608] @ 0x260 │ │ │ │ + vstr d7, [r2] │ │ │ │ + ldr r2, [sp, #252] @ 0xfc │ │ │ │ + vldr d7, [sp, #304] @ 0x130 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vldr d0, [sl, #360] @ 0x168 │ │ │ │ + vadd.f64 d6, d12, d7 │ │ │ │ + vldr d7, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d12, d11, d7 │ │ │ │ vmul.f64 d7, d2, d13 │ │ │ │ vmla.f64 d7, d9, d15 │ │ │ │ vsub.f64 d10, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ vmul.f64 d6, d4, d13 │ │ │ │ vmla.f64 d6, d5, d15 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vmul.f64 d7, d5, d13 │ │ │ │ vmul.f64 d6, d9, d13 │ │ │ │ - vldr d13, [sp, #272] @ 0x110 │ │ │ │ + vldr d13, [sp, #280] @ 0x118 │ │ │ │ + vldr d9, [sl, #352] @ 0x160 │ │ │ │ vnmls.f64 d6, d2, d15 │ │ │ │ vnmls.f64 d7, d4, d15 │ │ │ │ - vldr d2, [sp, #336] @ 0x150 │ │ │ │ + vldr d2, [sp, #344] @ 0x158 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #312] @ 0x138 │ │ │ │ - vsub.f64 d5, d13, d6 │ │ │ │ vldr d6, [sp, #320] @ 0x140 │ │ │ │ - vldr d9, [sl, #352] @ 0x160 │ │ │ │ + vsub.f64 d5, d13, d6 │ │ │ │ + vldr d6, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d8, d10, d3 │ │ │ │ - vldr d0, [sl, #360] @ 0x168 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ + vldr d13, [pc, #268] @ 89608 │ │ │ │ vsub.f64 d4, d6, d2 │ │ │ │ - ldr r6, [sp, #244] @ 0xf4 │ │ │ │ - ldr r2, [sp, #76] @ 0x4c │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ - vldr d15, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d6, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ - vldr d13, [pc, #256] @ 835a0 │ │ │ │ vsub.f64 d4, d6, d1 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vsub.f64 d8, d5, d7 │ │ │ │ vadd.f64 d5, d7, d5 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ vstr d4, [r2] │ │ │ │ vadd.f64 d4, d12, d11 │ │ │ │ - vldr d9, [sl, #488] @ 0x1e8 │ │ │ │ vldr d0, [sl, #480] @ 0x1e0 │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + vldr d9, [sl, #488] @ 0x1e8 │ │ │ │ + ldr r2, [sp, #224] @ 0xe0 │ │ │ │ + vldr d15, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ + vldr d9, [sp, #264] @ 0x108 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vldr d9, [sp, #256] @ 0x100 │ │ │ │ - vldr d0, [sp, #368] @ 0x170 │ │ │ │ - vldr d8, [sp, #384] @ 0x180 │ │ │ │ - vstr d2, [r6] │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d2, [sl, #104] @ 0x68 │ │ │ │ + vldr d0, [sp, #376] @ 0x178 │ │ │ │ + vldr d8, [sp, #392] @ 0x188 │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + vstr d4, [r2] │ │ │ │ vldr d1, [sl, #96] @ 0x60 │ │ │ │ - ldr r0, [sp, #92] @ 0x5c │ │ │ │ + vldr d2, [sl, #104] @ 0x68 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ vmul.f64 d4, d6, d2 │ │ │ │ - ldr r6, [sp, #232] @ 0xe8 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d3, d2 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ + vmla.f64 d6, d3, d2 │ │ │ │ vstr d4, [r3] │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d6, [r2] │ │ │ │ vsub.f64 d6, d12, d11 │ │ │ │ - vldr d3, [sl, #232] @ 0xe8 │ │ │ │ vsub.f64 d12, d0, d8 │ │ │ │ vldr d4, [sl, #224] @ 0xe0 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ + vldr d3, [sl, #232] @ 0xe8 │ │ │ │ + ldr r2, [sp, #108] @ 0x6c │ │ │ │ + ldr r3, [sp, #240] @ 0xf0 │ │ │ │ vmul.f64 d7, d5, d3 │ │ │ │ - vldr d0, [sp, #648] @ 0x288 │ │ │ │ - vldr d8, [sp, #280] @ 0x118 │ │ │ │ + vldr d0, [sp, #656] @ 0x290 │ │ │ │ + vldr d8, [sp, #288] @ 0x120 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vmla.f64 d6, d5, d4 │ │ │ │ - vldr d5, [sp, #632] @ 0x278 │ │ │ │ - vldr d4, [sp, #440] @ 0x1b8 │ │ │ │ - vstr d7, [r6] │ │ │ │ + vldr d4, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d5, [sp, #640] @ 0x280 │ │ │ │ + vstr d7, [r3] │ │ │ │ vmul.f64 d7, d0, d13 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ vstr d6, [r3] │ │ │ │ vsub.f64 d6, d9, d15 │ │ │ │ - vldr d15, [pc, #68] @ 835a8 │ │ │ │ - vldr d9, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d15, [pc, #60] @ 89610 │ │ │ │ + vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r3, [sp, #212] @ 0xd4 │ │ │ │ vadd.f64 d10, d6, d12 │ │ │ │ - vsub.f64 d12, d6, d12 │ │ │ │ - vmul.f64 d6, d9, d15 │ │ │ │ - vmla.f64 d7, d5, d15 │ │ │ │ - b.n 835b0 │ │ │ │ + b.n 89618 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ + add r1, sp, #396 @ 0x18c │ │ │ │ + add r6, pc, #696 @ (adr r6, 898a4 ) │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ - add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 83844 ) │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ - subs r7, #216 @ 0xd8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - add r6, pc, #44 @ (adr r6, 835c8 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 89630 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 83838 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 898a0 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ + vsub.f64 d12, d6, d12 │ │ │ │ + vmla.f64 d7, d5, d15 │ │ │ │ + vmul.f64 d6, d9, d15 │ │ │ │ vnmls.f64 d6, d4, d13 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ vmul.f64 d6, d0, d15 │ │ │ │ vmul.f64 d7, d4, d15 │ │ │ │ + vldr d0, [sp, #400] @ 0x190 │ │ │ │ vmla.f64 d7, d9, d13 │ │ │ │ - vldr d9, [sp, #288] @ 0x120 │ │ │ │ - vldr d0, [sp, #392] @ 0x188 │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ vnmls.f64 d6, d5, d13 │ │ │ │ - vldr d5, [sp, #376] @ 0x178 │ │ │ │ - ldr r1, [sp, #152] @ 0x98 │ │ │ │ + vldr d9, [sp, #296] @ 0x128 │ │ │ │ + vldr d5, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d4, d0, d5 │ │ │ │ vldr d0, [sl, #328] @ 0x148 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d8, d9 │ │ │ │ vldr d9, [sl, #320] @ 0x140 │ │ │ │ vsub.f64 d8, d10, d3 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ vadd.f64 d5, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d4, d5, d1 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d2, [r0] │ │ │ │ - vstr d4, [r8] │ │ │ │ + vstr d2, [r2] │ │ │ │ + vstr d4, [r3] │ │ │ │ vadd.f64 d4, d12, d11 │ │ │ │ - vldr d9, [sl, #200] @ 0xc8 │ │ │ │ vldr d0, [sl, #192] @ 0xc0 │ │ │ │ - ldr r0, [sp, #200] @ 0xc8 │ │ │ │ + vldr d9, [sl, #200] @ 0xc8 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + ldr r3, [sp, #140] @ 0x8c │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ + ldr r2, [sp, #124] @ 0x7c │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vldr d8, [sp, #704] @ 0x2c0 │ │ │ │ - vldr d0, [sp, #688] @ 0x2b0 │ │ │ │ - vstr d2, [r1] │ │ │ │ + vldr d0, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d8, [sp, #712] @ 0x2c8 │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ vstr d4, [r5] │ │ │ │ - vldr d2, [sl, #72] @ 0x48 │ │ │ │ vldr d1, [sl, #64] @ 0x40 │ │ │ │ - ldr r5, [sp, #104] @ 0x68 │ │ │ │ + vldr d2, [sl, #72] @ 0x48 │ │ │ │ + ldr r5, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ - vldr d2, [sp, #336] @ 0x150 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ - vldr d1, [sp, #592] @ 0x250 │ │ │ │ - vstr d4, [r5] │ │ │ │ - vstr d5, [r0] │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ + vldr d2, [sp, #344] @ 0x158 │ │ │ │ + vldr d1, [sp, #600] @ 0x258 │ │ │ │ + vstr d4, [r0] │ │ │ │ + vstr d5, [r9] │ │ │ │ vsub.f64 d5, d12, d11 │ │ │ │ - vldr d3, [sl, #456] @ 0x1c8 │ │ │ │ vldr d4, [sl, #448] @ 0x1c0 │ │ │ │ - ldr r5, [sp, #136] @ 0x88 │ │ │ │ + vldr d3, [sl, #456] @ 0x1c8 │ │ │ │ + vldr d12, [sp, #272] @ 0x110 │ │ │ │ vmul.f64 d6, d7, d3 │ │ │ │ - vldr d12, [sp, #264] @ 0x108 │ │ │ │ vnmls.f64 d6, d5, d4 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ + vldr d3, [sp, #304] @ 0x130 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ - vldr d3, [sp, #296] @ 0x128 │ │ │ │ + vldr d4, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d7, d12, d3 │ │ │ │ - vldr d3, [sp, #576] @ 0x240 │ │ │ │ - vstr d6, [r5] │ │ │ │ - vldr d6, [sp, #320] @ 0x140 │ │ │ │ - vstr d5, [r7] │ │ │ │ + vldr d3, [sp, #584] @ 0x248 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vldr d6, [sp, #328] @ 0x148 │ │ │ │ + vstr d5, [r3] │ │ │ │ vmul.f64 d5, d3, d13 │ │ │ │ + vldr d9, [sl, #416] @ 0x1a0 │ │ │ │ vadd.f64 d11, d6, d2 │ │ │ │ vmul.f64 d6, d1, d13 │ │ │ │ - vmla.f64 d6, d3, d15 │ │ │ │ + vldr d2, [sp, #352] @ 0x160 │ │ │ │ vnmls.f64 d5, d1, d15 │ │ │ │ + vmla.f64 d6, d3, d15 │ │ │ │ vsub.f64 d12, d7, d11 │ │ │ │ vadd.f64 d11, d7, d11 │ │ │ │ vmul.f64 d7, d8, d15 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ vmla.f64 d7, d0, d13 │ │ │ │ vsub.f64 d10, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vmul.f64 d7, d8, d13 │ │ │ │ - vldr d13, [sp, #272] @ 0x110 │ │ │ │ - vldr d2, [sp, #344] @ 0x158 │ │ │ │ - vldr d4, [sp, #328] @ 0x148 │ │ │ │ - vldr d9, [sl, #416] @ 0x1a0 │ │ │ │ + vldr d13, [sp, #280] @ 0x118 │ │ │ │ vnmls.f64 d7, d0, d15 │ │ │ │ vldr d0, [sl, #424] @ 0x1a8 │ │ │ │ - vsub.f64 d4, d4, d2 │ │ │ │ - ldr r3, [sp, #108] @ 0x6c │ │ │ │ - ldr r2, [sp, #160] @ 0xa0 │ │ │ │ - ldr r7, [sp, #124] @ 0x7c │ │ │ │ - ldr r1, [sp, #156] @ 0x9c │ │ │ │ vsub.f64 d3, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #312] @ 0x138 │ │ │ │ + vldr d6, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d6, d13, d6 │ │ │ │ vsub.f64 d8, d12, d3 │ │ │ │ vadd.f64 d3, d12, d3 │ │ │ │ vsub.f64 d1, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vsub.f64 d4, d1, d10 │ │ │ │ vadd.f64 d10, d10, d1 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ - vmla.f64 d4, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d9 │ │ │ │ + vmla.f64 d4, d8, d0 │ │ │ │ vadd.f64 d8, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vstr d2, [lr] │ │ │ │ + vstr d2, [r5] │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ + ldr r0, [sp, #112] @ 0x70 │ │ │ │ + ldr r2, [sp, #192] @ 0xc0 │ │ │ │ vstr d4, [r3] │ │ │ │ vadd.f64 d4, d11, d5 │ │ │ │ - vldr d9, [sl, #40] @ 0x28 │ │ │ │ vsub.f64 d11, d11, d5 │ │ │ │ vldr d0, [sl, #32] │ │ │ │ - ldr r3, [sp, #872] @ 0x368 │ │ │ │ + vldr d9, [sl, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #872] @ 0x368 │ │ │ │ - ldr r3, [sp, #748] @ 0x2ec │ │ │ │ vnmls.f64 d2, d4, d0 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vmla.f64 d4, d8, d0 │ │ │ │ - vstr d2, [r2] │ │ │ │ - ldr r2, [sp, #140] @ 0x8c │ │ │ │ - vstr d4, [r2] │ │ │ │ - vldr d2, [sl, #168] @ 0xa8 │ │ │ │ + vstr d2, [ip] │ │ │ │ + vstr d4, [r3] │ │ │ │ vldr d1, [sl, #160] @ 0xa0 │ │ │ │ + vldr d2, [sl, #168] @ 0xa8 │ │ │ │ add.w sl, sl, #496 @ 0x1f0 │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d4, d10, d2 │ │ │ │ vmul.f64 d10, d10, d1 │ │ │ │ - vmla.f64 d10, d3, d2 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ + vmla.f64 d10, d3, d2 │ │ │ │ vstr d4, [r4] │ │ │ │ - vstr d10, [r7] │ │ │ │ - vldr d4, [sl, #-200] @ 0xffffff38 │ │ │ │ + vstr d10, [r0] │ │ │ │ vldr d5, [sl, #-208] @ 0xffffff30 │ │ │ │ + vldr d4, [sl, #-200] @ 0xffffff38 │ │ │ │ vmul.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d7, d11, d5 │ │ │ │ vmul.f64 d11, d11, d4 │ │ │ │ vmla.f64 d11, d6, d5 │ │ │ │ - vstr d7, [r2] │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - vstr d11, [r1] │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ - add r2, r3 │ │ │ │ - add r1, r3 │ │ │ │ - str r1, [sp, #0] │ │ │ │ - str r2, [sp, #12] │ │ │ │ - ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ - add ip, r3 │ │ │ │ - add r9, r3 │ │ │ │ + vstr d7, [r3] │ │ │ │ + ldr r3, [sp, #880] @ 0x370 │ │ │ │ + vstr d11, [r2] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + str r3, [sp, #880] @ 0x370 │ │ │ │ ldr r3, [sp, #756] @ 0x2f4 │ │ │ │ + ldr r2, [sp, #880] @ 0x370 │ │ │ │ + add r6, r3 │ │ │ │ + add r1, r3 │ │ │ │ + ldr r3, [sp, #760] @ 0x2f8 │ │ │ │ + add r8, r3 │ │ │ │ + add lr, r3 │ │ │ │ + ldr r3, [sp, #764] @ 0x2fc │ │ │ │ eor.w fp, fp, r3 │ │ │ │ - ldrd r2, r3, [sp, #872] @ 0x368 │ │ │ │ + ldr r3, [sp, #884] @ 0x374 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 8264c │ │ │ │ - add.w sp, sp, #764 @ 0x2fc │ │ │ │ + bne.w 886bc │ │ │ │ + add.w sp, sp, #772 @ 0x304 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -00083800 : │ │ │ │ - ldr r2, [pc, #12] @ (83810 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (83814 ) │ │ │ │ +00089880 : │ │ │ │ + ldr r2, [pc, #12] @ (89890 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (89894 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - add r2, sp, #1016 @ 0x3f8 │ │ │ │ + rev16 r4, r7 │ │ │ │ movs r1, r0 │ │ │ │ - stcl 15, cr15, [sp, #1020]! @ 0x3fc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + stcl 15, cr15, [fp, #1020] @ 0x3fc │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r0 │ │ │ │ + mov.w r0, #304 @ 0x130 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov fp, r1 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #500 @ 0x1f4 │ │ │ │ - mov sl, r0 │ │ │ │ - mov.w r0, #304 @ 0x130 │ │ │ │ - mov r6, r2 │ │ │ │ - ldr r2, [pc, #88] @ (83888 ) │ │ │ │ ldr r3, [sp, #608] @ 0x260 │ │ │ │ - add r2, pc │ │ │ │ - ldr.w r8, [sp, #604] @ 0x25c │ │ │ │ - subs r1, r3, #1 │ │ │ │ + ldr r2, [pc, #84] @ (89918 ) │ │ │ │ + add.w r1, r3, #4294967295 @ 0xffffffff │ │ │ │ ldr r3, [sp, #600] @ 0x258 │ │ │ │ + add r2, pc │ │ │ │ mla r9, r0, r1, r3 │ │ │ │ ldrd r3, r1, [sp, #608] @ 0x260 │ │ │ │ cmp r3, r1 │ │ │ │ - bge.w 84358 │ │ │ │ + bge.w 8a404 │ │ │ │ ldr r3, [sp, #616] @ 0x268 │ │ │ │ - mov lr, r9 │ │ │ │ - vldr d13, [pc, #40] @ 83878 │ │ │ │ - mov r9, fp │ │ │ │ - vldr d14, [pc, #40] @ 83880 │ │ │ │ + mov r8, fp │ │ │ │ mov fp, r7 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + vmov.f64 d15, #80 @ 0x3e800000 0.250 │ │ │ │ + mov lr, sl │ │ │ │ + mov sl, r6 │ │ │ │ + vldr d13, [pc, #32] @ 89908 │ │ │ │ + vldr d14, [pc, #36] @ 89910 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + ldr r7, [sp, #604] @ 0x25c │ │ │ │ str r3, [sp, #484] @ 0x1e4 │ │ │ │ - negs r3, r3 │ │ │ │ + rsb r3, r3, #0 │ │ │ │ str r3, [sp, #488] @ 0x1e8 │ │ │ │ - ldr r3, [pc, #40] @ (8388c ) │ │ │ │ - mov r7, r8 │ │ │ │ - mov r8, sl │ │ │ │ - mov sl, r6 │ │ │ │ - vmov.f64 d15, #80 @ 0x3e800000 0.250 │ │ │ │ + ldr r3, [pc, #28] @ (8991c ) │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #492] @ 0x1ec │ │ │ │ - b.n 83890 │ │ │ │ + b.n 89920 │ │ │ │ nop │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - cbz r2, 838f0 │ │ │ │ + stmia r2!, {r2, r3, r4, r5, r6, r7} │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - vldr d4, [r8] │ │ │ │ - movs r1, #40 @ 0x28 │ │ │ │ - vldr d6, [r9] │ │ │ │ - mov.w ip, #56 @ 0x38 │ │ │ │ - mul.w r3, r3, r7 │ │ │ │ + mov.w r5, r7, lsl #3 │ │ │ │ + vldr d4, [lr] │ │ │ │ + add.w r3, r5, r7 │ │ │ │ + vldr d6, [r8] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ add.w r2, sl, r3 │ │ │ │ add r3, fp │ │ │ │ - str r3, [sp, #4] │ │ │ │ - str r2, [sp, #0] │ │ │ │ vldr d7, [r2] │ │ │ │ - lsls r2, r7, #5 │ │ │ │ + strd r2, r3, [sp] │ │ │ │ + mov.w r2, r7, lsl #5 │ │ │ │ add.w r0, sl, r2 │ │ │ │ - add.w r6, fp, r2 │ │ │ │ - str r6, [sp, #24] │ │ │ │ + add.w r4, fp, r2 │ │ │ │ + vldr d5, [r0] │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ + str r4, [sp, #24] │ │ │ │ vldr d7, [r3] │ │ │ │ - mul.w r3, r1, r7 │ │ │ │ - vldr d5, [r0] │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - add.w r5, r9, r3 │ │ │ │ + add.w r3, r7, r7, lsl #2 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d8, [r4] │ │ │ │ + add.w r1, lr, r3 │ │ │ │ + add.w r6, r8, r3 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d8, [r6] │ │ │ │ - add.w r4, sl, r3 │ │ │ │ vldr d7, [r1] │ │ │ │ - add.w r6, fp, r3 │ │ │ │ str r1, [sp, #8] │ │ │ │ - add.w r1, r8, r2 │ │ │ │ - add r2, r9 │ │ │ │ - str r0, [sp, #16] │ │ │ │ + add.w r1, lr, r2 │ │ │ │ + add r2, r8 │ │ │ │ + strd r0, r6, [sp, #16] │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + strd r1, r0, [sp, #28] │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r5] │ │ │ │ - adds r0, r1, r3 │ │ │ │ - str r5, [sp, #20] │ │ │ │ - adds r5, r2, r3 │ │ │ │ - str r4, [sp, #32] │ │ │ │ + vldr d5, [r6] │ │ │ │ + add.w r6, fp, r3 │ │ │ │ + str r6, [sp, #44] @ 0x2c │ │ │ │ vsub.f64 d3, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ + vadd.f64 d10, d6, d7 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ - vadd.f64 d10, d6, d7 │ │ │ │ - str r6, [sp, #44] @ 0x2c │ │ │ │ - str r1, [sp, #28] │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - vldr d6, [r1] │ │ │ │ + vldr d7, [r0] │ │ │ │ vsub.f64 d11, d2, d3 │ │ │ │ - vstr d0, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d3, d2, d3 │ │ │ │ - vstr d5, [sp, #160] @ 0xa0 │ │ │ │ - mul.w r4, ip, r7 │ │ │ │ - vadd.f64 d0, d6, d7 │ │ │ │ + vstr d8, [sp, #120] @ 0x78 │ │ │ │ + sub.w r0, r5, r7 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ + add.w r4, sl, r0 │ │ │ │ + add r0, fp │ │ │ │ + vstr d0, [sp, #144] @ 0x90 │ │ │ │ + vstr d9, [sp, #128] @ 0x80 │ │ │ │ vstr d4, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ vldr d4, [r2] │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vstr d5, [sp, #160] @ 0xa0 │ │ │ │ vldr d7, [r6] │ │ │ │ - add.w r1, sl, r4 │ │ │ │ - vldr d5, [r0] │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - lsls r0, r7, #4 │ │ │ │ - vsub.f64 d2, d4, d7 │ │ │ │ - vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [sl] │ │ │ │ - add.w ip, r9, r0 │ │ │ │ - vstr d8, [sp, #120] @ 0x78 │ │ │ │ - vstr d9, [sp, #128] @ 0x80 │ │ │ │ - vadd.f64 d1, d5, d7 │ │ │ │ vstr d10, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ + vldr d5, [r1] │ │ │ │ vstr d11, [sp, #152] @ 0x98 │ │ │ │ vstr d3, [sp, #176] @ 0xb0 │ │ │ │ + vsub.f64 d2, d4, d7 │ │ │ │ + vadd.f64 d4, d4, d7 │ │ │ │ + vldr d7, [sl] │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ - add.w r2, r4, fp │ │ │ │ + add r2, r3 │ │ │ │ vldr d8, [fp] │ │ │ │ - vadd.f64 d12, d0, d1 │ │ │ │ - vldr d7, [r5] │ │ │ │ - add.w r4, sl, r0 │ │ │ │ - str r5, [sp, #52] @ 0x34 │ │ │ │ - add.w r5, r8, r0 │ │ │ │ - adds r6, r5, r3 │ │ │ │ - vsub.f64 d1, d0, d1 │ │ │ │ + str r2, [sp, #52] @ 0x34 │ │ │ │ + str r4, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d1, d5, d7 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ + vldr d7, [r2] │ │ │ │ vsub.f64 d3, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ - vstr d12, [sp, #240] @ 0xf0 │ │ │ │ - vadd.f64 d12, d4, d5 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ - vldr d4, [ip] │ │ │ │ - add r0, fp │ │ │ │ - add r3, ip │ │ │ │ + vadd.f64 d12, d0, d1 │ │ │ │ + vsub.f64 d1, d0, d1 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vadd.f64 d6, d2, d3 │ │ │ │ vsub.f64 d9, d2, d3 │ │ │ │ - vstr d5, [sp, #216] @ 0xd8 │ │ │ │ - vldr d5, [r4] │ │ │ │ vstr d11, [sp, #184] @ 0xb8 │ │ │ │ - vstr d7, [sp, #224] @ 0xe0 │ │ │ │ vmov.f64 d11, d6 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vldr d6, [r1] │ │ │ │ - vldr d8, [r0] │ │ │ │ + vldr d6, [r4] │ │ │ │ + mov.w r4, r7, lsl #4 │ │ │ │ vstr d1, [sp, #200] @ 0xc8 │ │ │ │ + add.w r6, lr, r4 │ │ │ │ + vstr d7, [sp, #224] @ 0xe0 │ │ │ │ + add.w ip, r8, r4 │ │ │ │ + vstr d12, [sp, #240] @ 0xf0 │ │ │ │ + vadd.f64 d12, d4, d5 │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r1, sl, r4 │ │ │ │ + add.w r2, r6, r3 │ │ │ │ + add r4, fp │ │ │ │ + add r3, ip │ │ │ │ + vldr d4, [ip] │ │ │ │ + strd r6, r1, [sp, #60] @ 0x3c │ │ │ │ + vldr d8, [r4] │ │ │ │ + strd r2, r4, [sp, #68] @ 0x44 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - str r2, [sp, #64] @ 0x40 │ │ │ │ - movs r2, #24 │ │ │ │ - str r5, [sp, #60] @ 0x3c │ │ │ │ + vldr d7, [r0] │ │ │ │ + vstr d5, [sp, #216] @ 0xd8 │ │ │ │ + vldr d5, [r1] │ │ │ │ + vstr d12, [sp, #192] @ 0xc0 │ │ │ │ + vstr d9, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - mul.w r5, r2, r7 │ │ │ │ - str r6, [sp, #72] @ 0x48 │ │ │ │ - movs r6, #48 @ 0x30 │ │ │ │ - add.w r2, sl, r5 │ │ │ │ - str r2, [sp, #76] @ 0x4c │ │ │ │ + vldr d7, [r2] │ │ │ │ + add.w r2, r7, r7, lsl #1 │ │ │ │ + mov.w r6, r2, lsl #3 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w r4, sl, r6 │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - vstr d12, [sp, #192] @ 0xc0 │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ + add.w r1, lr, r2 │ │ │ │ vsub.f64 d3, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vadd.f64 d12, d0, d1 │ │ │ │ vsub.f64 d10, d5, d4 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ - str r4, [sp, #68] @ 0x44 │ │ │ │ - add.w r4, fp, r5 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d0, d2, d3 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ vadd.f64 d7, d2, d3 │ │ │ │ - vstr d9, [sp, #208] @ 0xd0 │ │ │ │ - vstr d10, [sp, #256] @ 0x100 │ │ │ │ - vstr d6, [sp, #288] @ 0x120 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w r2, r6, r7 │ │ │ │ vstr d8, [sp, #248] @ 0xf8 │ │ │ │ - add.w r6, r8, r2 │ │ │ │ - add.w r1, r9, r2 │ │ │ │ + vstr d10, [sp, #256] @ 0x100 │ │ │ │ vstr d1, [sp, #264] @ 0x108 │ │ │ │ vstr d0, [sp, #272] @ 0x110 │ │ │ │ vstr d5, [sp, #280] @ 0x118 │ │ │ │ + vstr d6, [sp, #288] @ 0x120 │ │ │ │ + vldr d6, [r4] │ │ │ │ vstr d7, [sp, #296] @ 0x128 │ │ │ │ - str r6, [sp, #80] @ 0x50 │ │ │ │ - vldr d7, [r6] │ │ │ │ - lsls r6, r7, #3 │ │ │ │ - vldr d4, [r1] │ │ │ │ - str r1, [sp, #84] @ 0x54 │ │ │ │ - add.w r1, r8, r6 │ │ │ │ - str r1, [sp, #92] @ 0x5c │ │ │ │ + strd r4, r1, [sp, #76] @ 0x4c │ │ │ │ + add.w r4, r8, r2 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, fp, r6 │ │ │ │ + vldr d4, [r4] │ │ │ │ + strd r4, r1, [sp, #84] @ 0x54 │ │ │ │ + add.w r4, lr, r5 │ │ │ │ + vldr d5, [r4] │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ - str r4, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d5, [r1] │ │ │ │ - lsls r1, r7, #6 │ │ │ │ - vldr d7, [r4] │ │ │ │ + str r4, [sp, #92] @ 0x5c │ │ │ │ + vldr d7, [r1] │ │ │ │ + mov.w r1, r7, lsl #6 │ │ │ │ add.w r4, sl, r1 │ │ │ │ str r4, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ - add.w r4, r9, r6 │ │ │ │ + add.w r4, r8, r5 │ │ │ │ str r4, [sp, #100] @ 0x64 │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ add.w r4, fp, r1 │ │ │ │ - str r4, [sp, #104] @ 0x68 │ │ │ │ vldr d8, [r4] │ │ │ │ - add.w r4, r8, r1 │ │ │ │ + str r4, [sp, #104] @ 0x68 │ │ │ │ + add.w r4, lr, r1 │ │ │ │ + add r1, r8 │ │ │ │ str r4, [sp, #108] @ 0x6c │ │ │ │ - add r1, r9 │ │ │ │ vadd.f64 d10, d4, d5 │ │ │ │ vsub.f64 d3, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vadd.f64 d8, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - vstr d10, [sp, #336] @ 0x150 │ │ │ │ vsub.f64 d0, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ vstr d8, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vstr d0, [sp, #328] @ 0x148 │ │ │ │ + vstr d10, [sp, #336] @ 0x150 │ │ │ │ vstr d8, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d8, d5, d4 │ │ │ │ vstr d6, [sp, #344] @ 0x158 │ │ │ │ vldr d6, [r4] │ │ │ │ - add.w r4, sl, r6 │ │ │ │ - add r6, fp │ │ │ │ - str r4, [sp, #112] @ 0x70 │ │ │ │ - vstr d8, [sp, #320] @ 0x140 │ │ │ │ + add.w r4, sl, r5 │ │ │ │ + add r5, fp │ │ │ │ vldr d7, [r4] │ │ │ │ + str r4, [sp, #112] @ 0x70 │ │ │ │ add.w r4, sl, r2 │ │ │ │ - vldr d4, [r6] │ │ │ │ add r2, fp │ │ │ │ + vldr d4, [r5] │ │ │ │ str r4, [sp, #116] @ 0x74 │ │ │ │ - vadd.f64 d8, d6, d7 │ │ │ │ + vstr d8, [sp, #320] @ 0x140 │ │ │ │ vldr d3, [r4] │ │ │ │ + add.w r4, lr, r6 │ │ │ │ + add r6, r8 │ │ │ │ + vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - add.w r4, r8, r5 │ │ │ │ + vstr d0, [sp, #328] @ 0x148 │ │ │ │ vldr d7, [r1] │ │ │ │ - add r5, r9 │ │ │ │ vstr d2, [sp, #352] @ 0x160 │ │ │ │ vldr d2, [r2] │ │ │ │ + str r4, [sp, #480] @ 0x1e0 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vldr d4, [r4] │ │ │ │ - str r4, [sp, #480] @ 0x1e0 │ │ │ │ vadd.f64 d0, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vldr d4, [r5] │ │ │ │ + vldr d4, [r6] │ │ │ │ vsub.f64 d9, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vadd.f64 d2, d8, d0 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ vstr d9, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d9, d7, d3 │ │ │ │ - vldr d0, [sp, #232] @ 0xe8 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + vldr d0, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d10, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ + vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + vstr d11, [sp, #232] @ 0xe8 │ │ │ │ vldr d4, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d0, d5, d0 │ │ │ │ - vstr d11, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ vldr d3, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ vldr d3, [sp, #344] @ 0x158 │ │ │ │ vstr d4, [sp, #360] @ 0x168 │ │ │ │ vldr d4, [sp, #224] @ 0xe0 │ │ │ │ vsub.f64 d3, d4, d3 │ │ │ │ @@ -146705,826 +149765,842 @@ │ │ │ │ vadd.f64 d12, d11, d7 │ │ │ │ vldr d11, [sp, #344] @ 0x158 │ │ │ │ vstr d12, [sp, #472] @ 0x1d8 │ │ │ │ vldr d12, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d12, d12, d11 │ │ │ │ vmov.f64 d11, d12 │ │ │ │ vldr d12, [sp, #288] @ 0x120 │ │ │ │ - vadd.f64 d6, d12, d6 │ │ │ │ - vldr d12, [sp, #240] @ 0xf0 │ │ │ │ vstr d11, [sp, #224] @ 0xe0 │ │ │ │ - vadd.f64 d2, d12, d2 │ │ │ │ - vstr d6, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d6, d12, d6 │ │ │ │ + vmov.f64 d12, d6 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ - vstr d2, [sp, #240] @ 0xf0 │ │ │ │ + vstr d12, [sp, #288] @ 0x120 │ │ │ │ + vldr d12, [sp, #240] @ 0xf0 │ │ │ │ vstr d6, [sp, #344] @ 0x158 │ │ │ │ vldr d6, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d2, d12, d2 │ │ │ │ vadd.f64 d11, d4, d6 │ │ │ │ - vldr d4, [sp, #320] @ 0x140 │ │ │ │ vldr d6, [sp, #192] @ 0xc0 │ │ │ │ + vldr d4, [sp, #320] @ 0x140 │ │ │ │ + vstr d2, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d12, d11, d2 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d12, [sp, #304] @ 0x130 │ │ │ │ vmov.f64 d12, d6 │ │ │ │ vldr d6, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d9, d6, d9 │ │ │ │ vstr d12, [sp, #192] @ 0xc0 │ │ │ │ - vldr d6, [sp, #352] @ 0x160 │ │ │ │ - vstr d9, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d9, d6, d9 │ │ │ │ + vmov.f64 d6, d9 │ │ │ │ vadd.f64 d9, d12, d9 │ │ │ │ vldr d12, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d6, d12, d6 │ │ │ │ - vldr d12, [sp, #296] @ 0x128 │ │ │ │ + vstr d6, [sp, #256] @ 0x100 │ │ │ │ + vldr d6, [sp, #352] @ 0x160 │ │ │ │ vstr d9, [sp, #320] @ 0x140 │ │ │ │ vldr d9, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d6, d12, d6 │ │ │ │ + vldr d12, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d5, d12, d5 │ │ │ │ vldr d12, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d9, d9, d12 │ │ │ │ vldr d12, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d12, d12, d0 │ │ │ │ vstr d9, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d0, d9, d12 │ │ │ │ vstr d12, [sp, #232] @ 0xe8 │ │ │ │ vstr d0, [sp, #272] @ 0x110 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ vldr d2, [sp, #184] @ 0xb8 │ │ │ │ vldr d0, [sp, #312] @ 0x138 │ │ │ │ - ldr r4, [sp, #8] │ │ │ │ vadd.f64 d12, d2, d0 │ │ │ │ - vldr d0, [sp, #248] @ 0xf8 │ │ │ │ vldr d2, [sp, #216] @ 0xd8 │ │ │ │ + vldr d0, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d10, d0, d10 │ │ │ │ vldr d0, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d9, d12, d10 │ │ │ │ vstr d10, [sp, #184] @ 0xb8 │ │ │ │ vldr d10, [sp, #336] @ 0x150 │ │ │ │ + vstr d9, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d10, d2, d10 │ │ │ │ vldr d2, [sp, #280] @ 0x118 │ │ │ │ - vstr d9, [sp, #248] @ 0xf8 │ │ │ │ vldr d9, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #176] @ 0xb0 │ │ │ │ vstr d10, [sp, #216] @ 0xd8 │ │ │ │ - vstr d7, [sp, #280] @ 0x118 │ │ │ │ + vmov.f64 d2, d7 │ │ │ │ vadd.f64 d7, d10, d7 │ │ │ │ + vstr d2, [sp, #280] @ 0x118 │ │ │ │ + vldr d2, [sp, #176] @ 0xb0 │ │ │ │ vstr d7, [sp, #296] @ 0x128 │ │ │ │ vldr d7, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ vldr d1, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ - vldr d8, [sp, #152] @ 0x98 │ │ │ │ vstr d7, [sp, #200] @ 0xc8 │ │ │ │ + vldr d8, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d10, d7, d1 │ │ │ │ vldr d7, [sp, #120] @ 0x78 │ │ │ │ vstr d1, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vadd.f64 d0, d0, d10 │ │ │ │ vstr d10, [sp, #312] @ 0x138 │ │ │ │ - vstr d7, [r8] │ │ │ │ + vstr d7, [lr] │ │ │ │ vadd.f64 d7, d2, d4 │ │ │ │ vstr d7, [sl] │ │ │ │ vldr d7, [sp, #272] @ 0x110 │ │ │ │ - vldr d1, [lr, #152] @ 0x98 │ │ │ │ + vldr d1, [r9, #152] @ 0x98 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ - vldr d8, [lr, #144] @ 0x90 │ │ │ │ + vldr d8, [r9, #144] @ 0x90 │ │ │ │ vmul.f64 d2, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vmla.f64 d7, d0, d1 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ + vmla.f64 d7, d0, d1 │ │ │ │ vstr d2, [r4] │ │ │ │ ldr r4, [sp, #32] │ │ │ │ vldr d2, [sp, #128] @ 0x80 │ │ │ │ vstr d7, [r4] │ │ │ │ vldr d7, [sp, #248] @ 0xf8 │ │ │ │ vldr d1, [sp, #136] @ 0x88 │ │ │ │ + vldr d8, [r9, #72] @ 0x48 │ │ │ │ vldr d10, [sp, #320] @ 0x140 │ │ │ │ - vldr d8, [lr, #72] @ 0x48 │ │ │ │ vadd.f64 d7, d2, d7 │ │ │ │ + ldr r4, [sp, #72] @ 0x48 │ │ │ │ vldr d9, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d0, d1, d10 │ │ │ │ - vldr d1, [lr, #64] @ 0x40 │ │ │ │ + vldr d1, [r9, #64] @ 0x40 │ │ │ │ vldr d10, [sp, #344] @ 0x158 │ │ │ │ - ldr r4, [sp, #68] @ 0x44 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmla.f64 d7, d0, d1 │ │ │ │ vldr d1, [sp, #296] @ 0x128 │ │ │ │ vstr d2, [ip] │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d7, [r4] │ │ │ │ vadd.f64 d7, d9, d10 │ │ │ │ - vldr d10, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d9, d3, d14 │ │ │ │ - vldr d8, [lr, #232] @ 0xe8 │ │ │ │ + vldr d10, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d3, d3, d13 │ │ │ │ - ldr r0, [sp, #60] @ 0x3c │ │ │ │ + vldr d8, [r9, #232] @ 0xe8 │ │ │ │ vadd.f64 d0, d10, d1 │ │ │ │ - vldr d1, [lr, #224] @ 0xe0 │ │ │ │ + vldr d1, [r9, #224] @ 0xe0 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ - vmla.f64 d7, d0, d1 │ │ │ │ - vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ vldr d8, [sp, #392] @ 0x188 │ │ │ │ + vmla.f64 d7, d0, d1 │ │ │ │ vldr d0, [sp, #416] @ 0x1a0 │ │ │ │ - vnmls.f64 d3, d1, d14 │ │ │ │ - vmla.f64 d9, d1, d13 │ │ │ │ vmul.f64 d10, d8, d14 │ │ │ │ - vmla.f64 d10, d0, d13 │ │ │ │ + vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #64] @ 0x40 │ │ │ │ vldr d2, [sp, #176] @ 0xb0 │ │ │ │ - vmls.f64 d2, d4, d15 │ │ │ │ - vstr d3, [sp, #32] │ │ │ │ - vldr d3, [pc, #976] @ 84280 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vmla.f64 d10, d0, d13 │ │ │ │ + vnmls.f64 d3, d1, d14 │ │ │ │ + vmla.f64 d9, d1, d13 │ │ │ │ + vstr d7, [r0] │ │ │ │ vmul.f64 d7, d8, d13 │ │ │ │ + ldr r0, [sp, #60] @ 0x3c │ │ │ │ + vmls.f64 d2, d4, d15 │ │ │ │ vldr d8, [sp, #240] @ 0xf0 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ + vstr d3, [sp, #32] │ │ │ │ + vldr d3, [pc, #968] @ 8a330 │ │ │ │ vsub.f64 d11, d11, d8 │ │ │ │ + vnmls.f64 d1, d0, d14 │ │ │ │ vldr d8, [sp, #304] @ 0x130 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ + vmul.f64 d11, d11, d3 │ │ │ │ + vstr d1, [sp, #8] │ │ │ │ vadd.f64 d5, d6, d2 │ │ │ │ vsub.f64 d7, d2, d6 │ │ │ │ vldr d6, [sp, #120] @ 0x78 │ │ │ │ + vldr d1, [r9, #56] @ 0x38 │ │ │ │ vmls.f64 d6, d8, d15 │ │ │ │ - vnmls.f64 d1, d0, d14 │ │ │ │ - vmul.f64 d11, d11, d3 │ │ │ │ - vldr d8, [lr, #48] @ 0x30 │ │ │ │ vsub.f64 d4, d5, d9 │ │ │ │ + vldr d8, [r9, #48] @ 0x30 │ │ │ │ vadd.f64 d5, d9, d5 │ │ │ │ + vmul.f64 d2, d4, d1 │ │ │ │ + vmul.f64 d4, d4, d8 │ │ │ │ vadd.f64 d3, d11, d6 │ │ │ │ - vstr d1, [sp, #8] │ │ │ │ - vldr d1, [lr, #56] @ 0x38 │ │ │ │ vsub.f64 d6, d6, d11 │ │ │ │ vldr d11, [sp, #32] │ │ │ │ vadd.f64 d0, d10, d3 │ │ │ │ - vmul.f64 d2, d4, d1 │ │ │ │ - vmul.f64 d4, d4, d8 │ │ │ │ vsub.f64 d3, d3, d10 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ vstr d2, [r0] │ │ │ │ - vstr d4, [r4] │ │ │ │ + ldr r0, [sp, #64] @ 0x40 │ │ │ │ + vstr d4, [r0] │ │ │ │ vldr d4, [sp, #8] │ │ │ │ - vldr d8, [lr, #176] @ 0xb0 │ │ │ │ - vldr d1, [lr, #184] @ 0xb8 │ │ │ │ + vldr d8, [r9, #176] @ 0xb0 │ │ │ │ + vldr d1, [r9, #184] @ 0xb8 │ │ │ │ vsub.f64 d0, d6, d4 │ │ │ │ vadd.f64 d4, d11, d7 │ │ │ │ - ldr r4, [sp, #80] @ 0x50 │ │ │ │ + ldr r0, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d7, d7, d11 │ │ │ │ - ldr r0, [sp, #116] @ 0x74 │ │ │ │ - ldr r3, [sp, #108] @ 0x6c │ │ │ │ + ldr r3, [sp, #116] @ 0x74 │ │ │ │ + vldr d11, [sp, #400] @ 0x190 │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d0, d1 │ │ │ │ - vldr d11, [sp, #400] @ 0x190 │ │ │ │ + vmul.f64 d9, d11, d14 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ + vmla.f64 d4, d0, d1 │ │ │ │ vldr d8, [sp, #408] @ 0x198 │ │ │ │ vldr d0, [sp, #432] @ 0x1b0 │ │ │ │ - vmul.f64 d9, d11, d14 │ │ │ │ vmla.f64 d9, d8, d13 │ │ │ │ vmul.f64 d10, d0, d14 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d2, [lr, #248] @ 0xf8 │ │ │ │ - vldr d1, [lr, #240] @ 0xf0 │ │ │ │ - ldr r4, [sp, #96] @ 0x60 │ │ │ │ - vmul.f64 d4, d5, d2 │ │ │ │ + vstr d2, [r0] │ │ │ │ + vstr d4, [r3] │ │ │ │ + vldr d1, [r9, #240] @ 0xf0 │ │ │ │ + vldr d2, [r9, #248] @ 0xf8 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ + ldr r3, [sp, #108] @ 0x6c │ │ │ │ + vmul.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ + vnmls.f64 d4, d3, d1 │ │ │ │ vmla.f64 d5, d3, d2 │ │ │ │ vldr d2, [sp, #248] @ 0xf8 │ │ │ │ - vnmls.f64 d4, d3, d1 │ │ │ │ vstr d4, [r3] │ │ │ │ vldr d4, [sp, #8] │ │ │ │ - vstr d5, [r4] │ │ │ │ - vldr d3, [lr, #112] @ 0x70 │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ - vldr d4, [lr, #120] @ 0x78 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vldr d3, [r9, #112] @ 0x70 │ │ │ │ + vldr d4, [r9, #120] @ 0x78 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d6, d4 │ │ │ │ vnmls.f64 d5, d6, d3 │ │ │ │ + vmla.f64 d7, d6, d4 │ │ │ │ vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ vmla.f64 d10, d6, d13 │ │ │ │ vstr d5, [r3] │ │ │ │ vstr d7, [r0] │ │ │ │ vmul.f64 d7, d11, d13 │ │ │ │ - vldr d5, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d11, d0, d13 │ │ │ │ vldr d0, [sp, #184] @ 0xb8 │ │ │ │ - vldr d1, [lr] │ │ │ │ - vmov.f64 d4, d7 │ │ │ │ + vldr d5, [sp, #256] @ 0x100 │ │ │ │ vnmls.f64 d11, d6, d14 │ │ │ │ vldr d6, [sp, #136] @ 0x88 │ │ │ │ + vmov.f64 d4, d7 │ │ │ │ vsub.f64 d12, d12, d0 │ │ │ │ + vldr d1, [r9] │ │ │ │ vnmls.f64 d4, d8, d14 │ │ │ │ vldr d8, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d7, d8, d5 │ │ │ │ vldr d8, [sp, #320] @ 0x140 │ │ │ │ - vldr d5, [pc, #636] @ 84280 │ │ │ │ + vldr d5, [pc, #644] @ 8a330 │ │ │ │ + vstr d4, [sp, #8] │ │ │ │ vmls.f64 d6, d8, d15 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vmul.f64 d12, d12, d5 │ │ │ │ - vstr d4, [sp, #8] │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #128] @ 0x80 │ │ │ │ + vldr d8, [r9, #8] │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ vmls.f64 d7, d2, d15 │ │ │ │ - vldr d8, [lr, #8] │ │ │ │ - ldr r0, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d0, d9, d3 │ │ │ │ + ldr r0, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d3, d3, d9 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ - ldr r4, [sp, #84] @ 0x54 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vadd.f64 d5, d12, d7 │ │ │ │ vsub.f64 d7, d7, d12 │ │ │ │ vldr d12, [sp, #8] │ │ │ │ vsub.f64 d4, d5, d10 │ │ │ │ vadd.f64 d5, d10, d5 │ │ │ │ vnmls.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ vadd.f64 d0, d12, d6 │ │ │ │ vsub.f64 d6, d6, d12 │ │ │ │ - vstr d2, [r9] │ │ │ │ + vstr d2, [r8] │ │ │ │ vstr d4, [fp] │ │ │ │ vsub.f64 d4, d7, d11 │ │ │ │ - vldr d8, [lr, #264] @ 0x108 │ │ │ │ vadd.f64 d7, d11, d7 │ │ │ │ - vldr d1, [lr, #256] @ 0x100 │ │ │ │ + vldr d1, [r9, #256] @ 0x100 │ │ │ │ + vldr d8, [r9, #264] @ 0x108 │ │ │ │ vldr d11, [sp, #424] @ 0x1a8 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vmul.f64 d9, d11, d13 │ │ │ │ vmul.f64 d12, d11, d14 │ │ │ │ vnmls.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d0, d1 │ │ │ │ vldr d8, [sp, #272] @ 0x110 │ │ │ │ + vmla.f64 d4, d0, d1 │ │ │ │ vldr d0, [sp, #264] @ 0x108 │ │ │ │ vstr d2, [r1] │ │ │ │ vstr d4, [r0] │ │ │ │ - vldr d1, [lr, #136] @ 0x88 │ │ │ │ - vldr d2, [lr, #128] @ 0x80 │ │ │ │ - ldr r1, [sp, #24] │ │ │ │ + vldr d2, [r9, #128] @ 0x80 │ │ │ │ + vldr d1, [r9, #136] @ 0x88 │ │ │ │ + ldr r0, [sp, #84] @ 0x54 │ │ │ │ vmul.f64 d4, d3, d1 │ │ │ │ vnmls.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d3, d2 │ │ │ │ vldr d1, [sp, #384] @ 0x180 │ │ │ │ + vmla.f64 d5, d3, d2 │ │ │ │ vmul.f64 d10, d1, d13 │ │ │ │ vmul.f64 d11, d1, d14 │ │ │ │ vldr d1, [sp, #232] @ 0xe8 │ │ │ │ vstr d4, [r3] │ │ │ │ - vstr d5, [r1] │ │ │ │ - vldr d3, [lr, #200] @ 0xc8 │ │ │ │ - vldr d4, [lr, #192] @ 0xc0 │ │ │ │ + vstr d5, [r4] │ │ │ │ + vldr d4, [r9, #192] @ 0xc0 │ │ │ │ + vldr d3, [r9, #200] @ 0xc8 │ │ │ │ vmul.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vldr d3, [pc, #408] @ 8a330 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ - vldr d6, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d3, [pc, #392] @ 84280 │ │ │ │ vldr d4, [sp, #360] @ 0x168 │ │ │ │ - vnmls.f64 d9, d6, d14 │ │ │ │ - vmla.f64 d12, d6, d13 │ │ │ │ + vldr d6, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d5, [r0] │ │ │ │ vnmls.f64 d10, d4, d14 │ │ │ │ vmla.f64 d11, d4, d13 │ │ │ │ - vstr d5, [r4] │ │ │ │ + vnmls.f64 d9, d6, d14 │ │ │ │ + vmla.f64 d12, d6, d13 │ │ │ │ vstr d7, [r2] │ │ │ │ vldr d7, [sp, #152] @ 0x98 │ │ │ │ vmls.f64 d7, d8, d15 │ │ │ │ vldr d8, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d6, d8, d1 │ │ │ │ vldr d8, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #144] @ 0x90 │ │ │ │ vmls.f64 d6, d8, d15 │ │ │ │ vldr d8, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d4, d8, d0 │ │ │ │ - vldr d8, [lr, #16] │ │ │ │ - vldr d1, [lr, #24] │ │ │ │ - ldr r3, [sp, #92] @ 0x5c │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ - vmul.f64 d4, d4, d3 │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ + vldr d8, [r9, #16] │ │ │ │ + vldr d1, [r9, #24] │ │ │ │ ldr r2, [sp, #0] │ │ │ │ + vmul.f64 d4, d4, d3 │ │ │ │ + ldr r0, [sp, #92] @ 0x5c │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ + ldr r1, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vadd.f64 d4, d9, d5 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ vsub.f64 d0, d3, d10 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d0, d1 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ + vmla.f64 d4, d0, d1 │ │ │ │ vadd.f64 d0, d11, d6 │ │ │ │ vsub.f64 d6, d6, d11 │ │ │ │ - vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #112] @ 0x70 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d2, [r0] │ │ │ │ + ldr r0, [sp, #112] @ 0x70 │ │ │ │ + vstr d4, [r0] │ │ │ │ vsub.f64 d4, d7, d12 │ │ │ │ - vldr d1, [lr, #216] @ 0xd8 │ │ │ │ vadd.f64 d7, d12, d7 │ │ │ │ - vldr d8, [lr, #208] @ 0xd0 │ │ │ │ + vldr d8, [r9, #208] @ 0xd0 │ │ │ │ + vldr d1, [r9, #216] @ 0xd8 │ │ │ │ + ldr r0, [sp, #68] @ 0x44 │ │ │ │ vmul.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d0, d1 │ │ │ │ vnmls.f64 d2, d0, d8 │ │ │ │ + vmla.f64 d4, d0, d1 │ │ │ │ vldr d0, [sp, #472] @ 0x1d8 │ │ │ │ vmul.f64 d12, d0, d13 │ │ │ │ vmul.f64 d9, d0, d14 │ │ │ │ - vstr d2, [r4] │ │ │ │ - vstr d4, [r1] │ │ │ │ - vldr d2, [lr, #280] @ 0x118 │ │ │ │ - vldr d1, [lr, #272] @ 0x110 │ │ │ │ - ldr r1, [sp, #76] @ 0x4c │ │ │ │ + vstr d2, [r0] │ │ │ │ + vstr d4, [r4] │ │ │ │ + vldr d1, [r9, #272] @ 0x110 │ │ │ │ + vldr d2, [r9, #280] @ 0x118 │ │ │ │ + ldr r4, [sp, #76] @ 0x4c │ │ │ │ + ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ + vnmls.f64 d4, d3, d1 │ │ │ │ vmla.f64 d5, d3, d2 │ │ │ │ vldr d2, [sp, #376] @ 0x178 │ │ │ │ - vnmls.f64 d4, d3, d1 │ │ │ │ vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ vmul.f64 d11, d2, d13 │ │ │ │ vmul.f64 d10, d2, d14 │ │ │ │ vldr d2, [sp, #280] @ 0x118 │ │ │ │ vnmls.f64 d12, d1, d14 │ │ │ │ vmla.f64 d9, d1, d13 │ │ │ │ vldr d1, [sp, #296] @ 0x128 │ │ │ │ - vstr d4, [r0] │ │ │ │ + vstr d4, [r1] │ │ │ │ vstr d5, [r2] │ │ │ │ - vldr d4, [lr, #88] @ 0x58 │ │ │ │ - vldr d3, [lr, #80] @ 0x50 │ │ │ │ - ldr r0, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d3, [r9, #80] @ 0x50 │ │ │ │ + vldr d4, [r9, #88] @ 0x58 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ + vnmls.f64 d5, d6, d3 │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ + vldr d6, [pc, #96] @ 8a330 │ │ │ │ vldr d4, [sp, #368] @ 0x170 │ │ │ │ - vnmls.f64 d5, d6, d3 │ │ │ │ - vldr d6, [pc, #84] @ 84280 │ │ │ │ vnmls.f64 d11, d4, d14 │ │ │ │ vmla.f64 d10, d4, d13 │ │ │ │ vstr d5, [r0] │ │ │ │ vldr d5, [sp, #168] @ 0xa8 │ │ │ │ + vstr d7, [r4] │ │ │ │ vmls.f64 d5, d1, d15 │ │ │ │ vldr d1, [sp, #216] @ 0xd8 │ │ │ │ - vstr d7, [r1] │ │ │ │ vsub.f64 d7, d1, d2 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [sp, #160] @ 0xa0 │ │ │ │ + vldr d1, [r9, #32] │ │ │ │ vldr d4, [sp, #344] @ 0x158 │ │ │ │ vldr d2, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d0, d3, d11 │ │ │ │ - vldr d8, [lr, #40] @ 0x28 │ │ │ │ + vadd.f64 d3, d11, d3 │ │ │ │ + vldr d8, [r9, #40] @ 0x28 │ │ │ │ + add.w r9, r9, #304 @ 0x130 │ │ │ │ vmls.f64 d7, d4, d15 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ vldr d4, [sp, #224] @ 0xe0 │ │ │ │ - vldr d1, [lr, #32] │ │ │ │ - vadd.f64 d3, d11, d3 │ │ │ │ - b.n 84288 │ │ │ │ - b.w ff52c9b2 │ │ │ │ - b.n 84976 │ │ │ │ + ldr r4, [sp, #100] @ 0x64 │ │ │ │ + b.n 8a338 │ │ │ │ + b.w ff532a62 │ │ │ │ + b.n 8aa26 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - ldr r1, [sp, #100] @ 0x64 │ │ │ │ - add.w lr, lr, #304 @ 0x130 │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ - ldr r3, [sp, #4] │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ - ldr r4, [sp, #88] @ 0x58 │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ vmul.f64 d4, d4, d6 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vadd.f64 d4, d12, d6 │ │ │ │ vsub.f64 d6, d6, d12 │ │ │ │ vnmls.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ vsub.f64 d0, d5, d10 │ │ │ │ vadd.f64 d10, d10, d5 │ │ │ │ - vstr d2, [r1] │ │ │ │ - vstr d4, [r6] │ │ │ │ + vstr d2, [r4] │ │ │ │ + vstr d4, [r5] │ │ │ │ vadd.f64 d4, d9, d7 │ │ │ │ - vldr d8, [lr, #-8] │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ - vldr d1, [lr, #-16] │ │ │ │ - ldr r6, [sp, #44] @ 0x2c │ │ │ │ + vldr d1, [r9, #-16] │ │ │ │ + vldr d8, [r9, #-8] │ │ │ │ vmul.f64 d2, d0, d8 │ │ │ │ vnmls.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ vstr d2, [r2] │ │ │ │ vstr d4, [r3] │ │ │ │ - vldr d1, [lr, #-200] @ 0xffffff38 │ │ │ │ - vldr d4, [lr, #-208] @ 0xffffff30 │ │ │ │ + vldr d4, [r9, #-208] @ 0xffffff30 │ │ │ │ + vldr d1, [r9, #-200] @ 0xffffff38 │ │ │ │ ldr r3, [sp, #608] @ 0x260 │ │ │ │ vmul.f64 d2, d3, d1 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #608] @ 0x260 │ │ │ │ ldr r3, [sp, #484] @ 0x1e4 │ │ │ │ vnmls.f64 d2, d6, d4 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d3, d4 │ │ │ │ + add lr, r3 │ │ │ │ add r8, r3 │ │ │ │ - add r9, r3 │ │ │ │ ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ + vmla.f64 d6, d3, d4 │ │ │ │ add sl, r3 │ │ │ │ add fp, r3 │ │ │ │ ldr r3, [sp, #492] @ 0x1ec │ │ │ │ - eors r7, r3 │ │ │ │ - vstr d2, [r5] │ │ │ │ - vstr d6, [r4] │ │ │ │ - vldr d4, [lr, #-136] @ 0xffffff78 │ │ │ │ - vldr d5, [lr, #-144] @ 0xffffff70 │ │ │ │ - ldr r5, [sp, #20] │ │ │ │ + vstr d2, [r6] │ │ │ │ + ldr r6, [sp, #20] │ │ │ │ + eor.w r7, r7, r3 │ │ │ │ + ldr r3, [sp, #612] @ 0x264 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vldr d5, [r9, #-144] @ 0xffffff70 │ │ │ │ + vldr d4, [r9, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d6, d10, d4 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmla.f64 d7, d10, d5 │ │ │ │ - vstr d6, [r5] │ │ │ │ + vstr d6, [r6] │ │ │ │ + ldr r6, [sp, #44] @ 0x2c │ │ │ │ vstr d7, [r6] │ │ │ │ - ldrd r2, r3, [sp, #608] @ 0x260 │ │ │ │ + ldr r2, [sp, #608] @ 0x260 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 83890 │ │ │ │ + bne.w 89920 │ │ │ │ add sp, #500 @ 0x1f4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -00084364 : │ │ │ │ - ldr r2, [pc, #12] @ (84374 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (84378 ) │ │ │ │ +0008a420 : │ │ │ │ + ldr r2, [pc, #12] @ (8a430 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (8a434 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldr r7, [sp, #808] @ 0x328 │ │ │ │ + add r7, sp, #48 @ 0x30 │ │ │ │ movs r1, r0 │ │ │ │ - bl ffd2e37a │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + bl ffcf6436 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d14} │ │ │ │ - ldrd r5, r7, [sp, #100] @ 0x64 │ │ │ │ ldr r4, [sp, #92] @ 0x5c │ │ │ │ - subs r6, r5, #1 │ │ │ │ + ldrd r5, r7, [sp, #100] @ 0x64 │ │ │ │ + add.w r6, r5, #4294967295 @ 0xffffffff │ │ │ │ cmp r5, r7 │ │ │ │ add.w ip, r4, r6, lsl #5 │ │ │ │ - bge.w 8449c │ │ │ │ + bge.w 8a570 │ │ │ │ ldr r4, [sp, #96] @ 0x60 │ │ │ │ mov.w lr, r4, lsl #3 │ │ │ │ ldr r4, [sp, #108] @ 0x6c │ │ │ │ cmp r4, #1 │ │ │ │ it eq │ │ │ │ addeq.w ip, ip, #32 │ │ │ │ - bne.n 844a4 │ │ │ │ + bne.w 8a58a │ │ │ │ add.w r8, r2, lr │ │ │ │ add.w r9, r0, lr │ │ │ │ - vldr d3, [ip, #-24] @ 0xffffffe8 │ │ │ │ + vldr d6, [r0] │ │ │ │ add.w r4, r3, lr │ │ │ │ - vldr d4, [ip, #-16] │ │ │ │ add.w r6, r1, lr │ │ │ │ - vldr d6, [r0] │ │ │ │ + vldr d14, [r2] │ │ │ │ mov sl, r2 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + cmp r7, r5 │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ vldr d12, [r8] │ │ │ │ - adds r5, #1 │ │ │ │ - vldr d9, [r9] │ │ │ │ - vmul.f64 d1, d4, d3 │ │ │ │ - vldr d14, [r2] │ │ │ │ add.w ip, ip, #32 │ │ │ │ + vldr d9, [r9] │ │ │ │ + vldr d10, [r3] │ │ │ │ + vldr d3, [ip, #-56] @ 0xffffffc8 │ │ │ │ vadd.f64 d8, d12, d6 │ │ │ │ - vldr d2, [ip, #-64] @ 0xffffffc0 │ │ │ │ - vldr d5, [ip, #-40] @ 0xffffffd8 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ + vldr d4, [ip, #-48] @ 0xffffffd0 │ │ │ │ vadd.f64 d7, d14, d9 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vldr d10, [r3] │ │ │ │ vsub.f64 d14, d9, d14 │ │ │ │ - vldr d13, [r1] │ │ │ │ - vnmls.f64 d1, d5, d2 │ │ │ │ + vldr d6, [r4] │ │ │ │ vldr d9, [r6] │ │ │ │ - vmul.f64 d11, d4, d2 │ │ │ │ - vmla.f64 d11, d5, d3 │ │ │ │ - subs r2, #8 │ │ │ │ + vldr d13, [r1] │ │ │ │ + vmul.f64 d1, d4, d3 │ │ │ │ + vldr d2, [ip, #-64] @ 0xffffffc0 │ │ │ │ + vldr d5, [ip, #-40] @ 0xffffffd8 │ │ │ │ vsub.f64 d0, d13, d6 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ vsub.f64 d6, d9, d10 │ │ │ │ - cmp r7, r5 │ │ │ │ vadd.f64 d10, d10, d9 │ │ │ │ vadd.f64 d9, d7, d8 │ │ │ │ + vmul.f64 d11, d4, d2 │ │ │ │ vsub.f64 d7, d8, d7 │ │ │ │ + vnmls.f64 d1, d5, d2 │ │ │ │ + vmla.f64 d11, d5, d3 │ │ │ │ vstmia r0!, {d9} │ │ │ │ vadd.f64 d9, d6, d0 │ │ │ │ vsub.f64 d6, d0, d6 │ │ │ │ - vstr d9, [sl] │ │ │ │ vmul.f64 d0, d6, d1 │ │ │ │ + vstr d9, [sl] │ │ │ │ vnmls.f64 d0, d7, d11 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vmla.f64 d7, d6, d11 │ │ │ │ vsub.f64 d6, d12, d10 │ │ │ │ vadd.f64 d10, d10, d12 │ │ │ │ vstr d0, [r9] │ │ │ │ vstr d7, [r8] │ │ │ │ vadd.f64 d7, d14, d13 │ │ │ │ vsub.f64 d13, d13, d14 │ │ │ │ mov r8, r3 │ │ │ │ sub.w r3, r3, #8 │ │ │ │ vmul.f64 d1, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vmla.f64 d7, d6, d3 │ │ │ │ vnmls.f64 d1, d6, d2 │ │ │ │ + vmla.f64 d7, d6, d3 │ │ │ │ vstmia r1!, {d1} │ │ │ │ vstr d7, [r8] │ │ │ │ vmul.f64 d7, d13, d5 │ │ │ │ vmul.f64 d13, d13, d4 │ │ │ │ - vmla.f64 d13, d10, d5 │ │ │ │ vnmls.f64 d7, d10, d4 │ │ │ │ + vmla.f64 d13, d10, d5 │ │ │ │ vstr d7, [r6] │ │ │ │ vstr d13, [r4] │ │ │ │ - bne.n 843a8 │ │ │ │ + bne.n 8a478 │ │ │ │ vpop {d8-d14} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ add.w ip, ip, #32 │ │ │ │ rsb sl, r4, #0 │ │ │ │ add.w r9, r2, lr │ │ │ │ add.w fp, r0, lr │ │ │ │ - vldr d6, [ip, #-24] @ 0xffffffe8 │ │ │ │ + vldr d3, [r0] │ │ │ │ add.w r6, r3, lr │ │ │ │ - vldr d2, [ip, #-16] │ │ │ │ add.w r8, r1, lr │ │ │ │ - vldr d3, [r0] │ │ │ │ - adds r5, #1 │ │ │ │ - vldr d9, [fp] │ │ │ │ - add.w ip, ip, #32 │ │ │ │ vldr d14, [r2] │ │ │ │ - vmul.f64 d11, d6, d2 │ │ │ │ - vldr d12, [r9] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + add.w ip, ip, #32 │ │ │ │ cmp r7, r5 │ │ │ │ - vldr d1, [ip, #-64] @ 0xffffffc0 │ │ │ │ + vldr d9, [fp] │ │ │ │ + vldr d12, [r9] │ │ │ │ + vldr d13, [r6] │ │ │ │ + vldr d6, [ip, #-56] @ 0xffffffc8 │ │ │ │ vadd.f64 d4, d9, d14 │ │ │ │ - vldr d7, [ip, #-40] @ 0xffffffd8 │ │ │ │ + vsub.f64 d14, d9, d14 │ │ │ │ + vldr d2, [ip, #-48] @ 0xffffffd0 │ │ │ │ vadd.f64 d8, d3, d12 │ │ │ │ - vldr d13, [r6] │ │ │ │ - vldr d10, [r8] │ │ │ │ vsub.f64 d12, d3, d12 │ │ │ │ - vsub.f64 d14, d9, d14 │ │ │ │ - vldr d3, [r1] │ │ │ │ vldr d9, [r3] │ │ │ │ - vnmls.f64 d11, d1, d7 │ │ │ │ - vmul.f64 d5, d6, d7 │ │ │ │ + vldr d3, [r1] │ │ │ │ + vldr d10, [r8] │ │ │ │ + vmul.f64 d11, d6, d2 │ │ │ │ + vldr d1, [ip, #-64] @ 0xffffffc0 │ │ │ │ + vldr d7, [ip, #-40] @ 0xffffffd8 │ │ │ │ vsub.f64 d0, d3, d13 │ │ │ │ vadd.f64 d13, d3, d13 │ │ │ │ vsub.f64 d3, d10, d9 │ │ │ │ vadd.f64 d10, d10, d9 │ │ │ │ vadd.f64 d9, d8, d4 │ │ │ │ - vmla.f64 d5, d1, d2 │ │ │ │ vsub.f64 d4, d8, d4 │ │ │ │ + vnmls.f64 d11, d1, d7 │ │ │ │ + vmul.f64 d5, d6, d7 │ │ │ │ vstr d9, [r0] │ │ │ │ vadd.f64 d9, d0, d3 │ │ │ │ - vsub.f64 d3, d0, d3 │ │ │ │ add r0, r4 │ │ │ │ + vsub.f64 d3, d0, d3 │ │ │ │ + vmla.f64 d5, d1, d2 │ │ │ │ vstr d9, [r2] │ │ │ │ add r2, sl │ │ │ │ vmul.f64 d0, d11, d3 │ │ │ │ vnmls.f64 d0, d5, d4 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ - vmla.f64 d5, d11, d4 │ │ │ │ vsub.f64 d3, d12, d10 │ │ │ │ vadd.f64 d12, d12, d10 │ │ │ │ + vmla.f64 d5, d11, d4 │ │ │ │ vstr d0, [fp] │ │ │ │ vstr d5, [r9] │ │ │ │ vadd.f64 d5, d13, d14 │ │ │ │ vsub.f64 d13, d13, d14 │ │ │ │ vmul.f64 d4, d6, d5 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vmla.f64 d6, d1, d5 │ │ │ │ vnmls.f64 d4, d1, d3 │ │ │ │ + vmla.f64 d6, d1, d5 │ │ │ │ vstr d4, [r1] │ │ │ │ add r1, r4 │ │ │ │ vstr d6, [r3] │ │ │ │ vmul.f64 d6, d7, d13 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ add r3, sl │ │ │ │ - vmla.f64 d7, d2, d13 │ │ │ │ vnmls.f64 d6, d2, d12 │ │ │ │ + vmla.f64 d7, d2, d13 │ │ │ │ vstr d6, [r8] │ │ │ │ vstr d7, [r6] │ │ │ │ - bne.n 844ae │ │ │ │ - vpop {d8-d14} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.n 8a596 │ │ │ │ + b.n 8a570 │ │ │ │ │ │ │ │ -000845a8 : │ │ │ │ - ldr r2, [pc, #12] @ (845b8 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (845bc ) │ │ │ │ +0008a68c : │ │ │ │ + ldr r2, [pc, #12] @ (8a69c ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (8a6a0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldr r5, [sp, #728] @ 0x2d8 │ │ │ │ + add r4, sp, #832 @ 0x340 │ │ │ │ movs r1, r0 │ │ │ │ - stc2l 15, cr15, [r9, #1020] @ 0x3fc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldc2 15, cr15, [pc, #1020] @ 8aaa0 │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ - ldr r1, [pc, #896] @ (84950 ) │ │ │ │ ldrd r0, r4, [sp, #296] @ 0x128 │ │ │ │ - add r1, pc │ │ │ │ - ldr r7, [sp, #292] @ 0x124 │ │ │ │ + ldr r1, [pc, #924] @ (8aa68 ) │ │ │ │ cmp r0, r4 │ │ │ │ - bge.w 8493e │ │ │ │ + add r1, pc │ │ │ │ + bge.w 8aa40 │ │ │ │ ldr r0, [sp, #304] @ 0x130 │ │ │ │ - movs r4, #48 @ 0x30 │ │ │ │ - mov ip, r7 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ str r0, [sp, #172] @ 0xac │ │ │ │ - negs r0, r0 │ │ │ │ + rsb r0, r0, #0 │ │ │ │ str r0, [sp, #176] @ 0xb0 │ │ │ │ - ldr r0, [pc, #868] @ (84954 ) │ │ │ │ + ldr r0, [pc, #904] @ (8aa6c ) │ │ │ │ ldr r1, [r1, r0] │ │ │ │ - ldr r0, [sp, #296] @ 0x128 │ │ │ │ - str r6, [sp, #4] │ │ │ │ + ldr r0, [sp, #288] @ 0x120 │ │ │ │ ldr r1, [r1, #0] │ │ │ │ str r1, [sp, #180] @ 0xb4 │ │ │ │ - ldr r1, [sp, #288] @ 0x120 │ │ │ │ - mla r4, r4, r0, r1 │ │ │ │ + ldr r1, [sp, #296] @ 0x128 │ │ │ │ + add.w r1, r1, r1, lsl #1 │ │ │ │ + add.w r4, r0, r1, lsl #4 │ │ │ │ vldr d10, [r4, #-48] @ 0xffffffd0 │ │ │ │ - movs r1, #24 │ │ │ │ - vldr d9, [r4, #-40] @ 0xffffffd8 │ │ │ │ - adds r4, #48 @ 0x30 │ │ │ │ + add.w r4, r4, #48 @ 0x30 │ │ │ │ + vldr d9, [r4, #-88] @ 0xffffffa8 │ │ │ │ vldr d14, [r4, #-80] @ 0xffffffb0 │ │ │ │ vldr d15, [r4, #-72] @ 0xffffffb8 │ │ │ │ - mul.w r1, r1, ip │ │ │ │ - vldr d12, [r4, #-56] @ 0xffffffc8 │ │ │ │ - vmul.f64 d8, d9, d14 │ │ │ │ vldr d11, [r4, #-64] @ 0xffffffc0 │ │ │ │ - vmul.f64 d6, d10, d15 │ │ │ │ + vmul.f64 d8, d9, d14 │ │ │ │ + vldr d12, [r4, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d4, d10, d14 │ │ │ │ + vstr d14, [sp, #16] │ │ │ │ + vmul.f64 d6, d10, d15 │ │ │ │ vmul.f64 d13, d9, d15 │ │ │ │ - add.w lr, r2, r1 │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ - adds r1, r3, r1 │ │ │ │ - str r1, [sp, #8] │ │ │ │ + ldr r1, [sp, #292] @ 0x124 │ │ │ │ + ldr r7, [sp, #292] @ 0x124 │ │ │ │ + add.w r1, r1, r1, lsl #1 │ │ │ │ vadd.f64 d7, d8, d6 │ │ │ │ vsub.f64 d8, d6, d8 │ │ │ │ + vldr d6, [r6] │ │ │ │ vsub.f64 d0, d4, d13 │ │ │ │ vadd.f64 d13, d4, d13 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ vldr d4, [r5] │ │ │ │ - vldr d6, [r0] │ │ │ │ - mov.w r0, ip, lsl #3 │ │ │ │ + add.w r0, r2, r1 │ │ │ │ + add r1, r3 │ │ │ │ + strd r0, r1, [sp, #4] │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d7, d9, d12 │ │ │ │ - vmla.f64 d7, d10, d11 │ │ │ │ vstr d0, [sp, #32] │ │ │ │ - add.w r9, r2, r0 │ │ │ │ - ldr r6, [sp, #4] │ │ │ │ - vstr d14, [sp, #16] │ │ │ │ - vldr d5, [r9] │ │ │ │ + vmla.f64 d7, d10, d11 │ │ │ │ vstr d7, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d7, d8, d11 │ │ │ │ vmov.f64 d3, d7 │ │ │ │ vmul.f64 d7, d9, d11 │ │ │ │ + vnmls.f64 d3, d13, d12 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ vmul.f64 d7, d8, d12 │ │ │ │ - vmla.f64 d7, d13, d11 │ │ │ │ - vnmls.f64 d3, d13, d12 │ │ │ │ vnmls.f64 d1, d10, d12 │ │ │ │ - vstr d7, [sp, #72] @ 0x48 │ │ │ │ - vldr d7, [lr] │ │ │ │ + vmla.f64 d7, d13, d11 │ │ │ │ vstr d3, [sp, #56] @ 0x38 │ │ │ │ vstr d1, [sp, #64] @ 0x40 │ │ │ │ + vstr d7, [sp, #72] @ 0x48 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r7, lsl #3 │ │ │ │ + add.w r9, r2, r0 │ │ │ │ + add.w ip, r5, r0 │ │ │ │ + vldr d5, [r9] │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - mov.w r1, ip, lsl #4 │ │ │ │ + mov.w r1, r7, lsl #4 │ │ │ │ add.w fp, r5, r1 │ │ │ │ - adds r7, r6, r1 │ │ │ │ - str r7, [sp, #12] │ │ │ │ + add.w r7, r6, r1 │ │ │ │ add.w sl, r2, r1 │ │ │ │ + add.w lr, r3, r1 │ │ │ │ + str r7, [sp, #12] │ │ │ │ + add.w r8, ip, r1 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vldr d7, [fp] │ │ │ │ - mov r6, r5 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vldr d5, [r7] │ │ │ │ - adds r7, r3, r0 │ │ │ │ - str r7, [sp, #168] @ 0xa8 │ │ │ │ + add.w r7, r3, r0 │ │ │ │ + add r0, r6 │ │ │ │ + add r1, r0 │ │ │ │ vldr d3, [r7] │ │ │ │ - adds r7, r5, r0 │ │ │ │ - add.w r8, r7, r1 │ │ │ │ + str r7, [sp, #168] @ 0xa8 │ │ │ │ vmov.f64 d6, d3 │ │ │ │ vsub.f64 d3, d5, d3 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vadd.f64 d6, d0, d1 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ vstr d6, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d6, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ - vstr d0, [sp, #112] @ 0x70 │ │ │ │ vstr d6, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d6, d14, d7 │ │ │ │ - vstr d4, [sp, #120] @ 0x78 │ │ │ │ - vadd.f64 d4, d14, d7 │ │ │ │ + vstr d0, [sp, #112] @ 0x70 │ │ │ │ vstr d6, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d6, d2, d3 │ │ │ │ vstr d6, [sp, #104] @ 0x68 │ │ │ │ + vstr d4, [sp, #120] @ 0x78 │ │ │ │ + vadd.f64 d4, d14, d7 │ │ │ │ + vldr d6, [sl] │ │ │ │ + vldr d7, [ip] │ │ │ │ + vldr d0, [r0] │ │ │ │ vstr d4, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d4, d2, d3 │ │ │ │ - ldr r5, [sp, #4] │ │ │ │ - vldr d7, [r7] │ │ │ │ - vldr d6, [sl] │ │ │ │ - add r0, r5 │ │ │ │ - adds r5, r3, r1 │ │ │ │ vldr d1, [r2] │ │ │ │ - add r1, r0 │ │ │ │ - vstr d4, [sp, #136] @ 0x88 │ │ │ │ - vldr d0, [r0] │ │ │ │ vadd.f64 d2, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ + vldr d6, [lr] │ │ │ │ + ldr r7, [sp, #4] │ │ │ │ vsub.f64 d3, d0, d6 │ │ │ │ vadd.f64 d0, d0, d6 │ │ │ │ vldr d6, [r8] │ │ │ │ + vstr d4, [sp, #136] @ 0x88 │ │ │ │ vstr d2, [sp, #24] │ │ │ │ vadd.f64 d5, d1, d6 │ │ │ │ - vstr d3, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d1, d1, d6 │ │ │ │ - vldr d3, [r3] │ │ │ │ vldr d6, [r1] │ │ │ │ + vstr d3, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d14, d7, d0 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ + vldr d3, [r3] │ │ │ │ vldr d0, [sp, #80] @ 0x50 │ │ │ │ + vstr d14, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d4, d6, d3 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ - vstr d14, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d3, d2, d5 │ │ │ │ vadd.f64 d14, d1, d6 │ │ │ │ vsub.f64 d6, d1, d6 │ │ │ │ vldr d1, [sp, #24] │ │ │ │ vstr d14, [sp, #160] @ 0xa0 │ │ │ │ vsub.f64 d5, d1, d5 │ │ │ │ - vldr d14, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d1, d0, d3 │ │ │ │ + vldr d14, [sp, #144] @ 0x90 │ │ │ │ vsub.f64 d3, d0, d3 │ │ │ │ vldr d0, [sp, #32] │ │ │ │ + vstr d1, [r5] │ │ │ │ vadd.f64 d2, d14, d4 │ │ │ │ vsub.f64 d4, d4, d14 │ │ │ │ vldr d14, [sp, #104] @ 0x68 │ │ │ │ - vstr d1, [r6] │ │ │ │ vadd.f64 d1, d14, d2 │ │ │ │ vsub.f64 d2, d14, d2 │ │ │ │ vldr d14, [sp, #40] @ 0x28 │ │ │ │ vstr d1, [r2] │ │ │ │ vmul.f64 d1, d14, d2 │ │ │ │ vmul.f64 d2, d0, d2 │ │ │ │ - vmla.f64 d2, d14, d3 │ │ │ │ - vldr d14, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d1, d0, d3 │ │ │ │ + vmla.f64 d2, d14, d3 │ │ │ │ vldr d0, [sp, #112] @ 0x70 │ │ │ │ + vldr d14, [sp, #136] @ 0x88 │ │ │ │ vstr d1, [fp] │ │ │ │ vadd.f64 d1, d0, d4 │ │ │ │ + vsub.f64 d4, d0, d4 │ │ │ │ vstr d2, [sl] │ │ │ │ vadd.f64 d2, d14, d5 │ │ │ │ vsub.f64 d5, d14, d5 │ │ │ │ - vsub.f64 d4, d0, d4 │ │ │ │ - vldr d0, [pc, #312] @ 84948 │ │ │ │ + vldr d0, [pc, #332] @ 8aa60 │ │ │ │ vmul.f64 d3, d8, d2 │ │ │ │ vnmls.f64 d3, d13, d1 │ │ │ │ - vstr d3, [r7] │ │ │ │ + vstr d3, [ip] │ │ │ │ vmul.f64 d3, d8, d1 │ │ │ │ - vmla.f64 d3, d13, d2 │ │ │ │ vldr d1, [sp, #64] @ 0x40 │ │ │ │ + vmla.f64 d3, d13, d2 │ │ │ │ vldr d2, [sp, #48] @ 0x30 │ │ │ │ vstr d3, [r9] │ │ │ │ vmul.f64 d3, d1, d5 │ │ │ │ vnmls.f64 d3, d2, d4 │ │ │ │ vmul.f64 d4, d1, d4 │ │ │ │ vmla.f64 d4, d2, d5 │ │ │ │ vstr d3, [r8] │ │ │ │ - vstr d4, [lr] │ │ │ │ + vstr d4, [r7] │ │ │ │ + ldr r7, [sp, #12] │ │ │ │ vldr d8, [sp, #152] @ 0x98 │ │ │ │ vldr d13, [sp, #160] @ 0xa0 │ │ │ │ vldr d5, [sp, #88] @ 0x58 │ │ │ │ vldr d1, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d4, d8, d13 │ │ │ │ vldr d14, [sp, #16] │ │ │ │ vsub.f64 d13, d8, d13 │ │ │ │ - ldr r7, [sp, #12] │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ vmul.f64 d13, d13, d0 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d4, d5, d4 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ @@ -147536,925 +150612,927 @@ │ │ │ │ vmul.f64 d3, d15, d3 │ │ │ │ vmla.f64 d3, d14, d2 │ │ │ │ vldr d2, [sp, #72] @ 0x48 │ │ │ │ vstr d1, [r0] │ │ │ │ ldr r0, [sp, #168] @ 0xa8 │ │ │ │ vstr d3, [r0] │ │ │ │ vmul.f64 d3, d12, d5 │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ + ldr r0, [sp, #292] @ 0x124 │ │ │ │ vnmls.f64 d3, d11, d4 │ │ │ │ vmul.f64 d4, d12, d4 │ │ │ │ vmla.f64 d4, d11, d5 │ │ │ │ vldr d5, [sp, #120] @ 0x78 │ │ │ │ + vstr d3, [r1] │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ - vldr d5, [sp, #128] @ 0x80 │ │ │ │ - vstr d3, [r1] │ │ │ │ ldr r1, [sp, #8] │ │ │ │ + vldr d5, [sp, #128] @ 0x80 │ │ │ │ vldr d3, [sp, #56] @ 0x38 │ │ │ │ vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d4, d5, d13 │ │ │ │ vadd.f64 d13, d5, d13 │ │ │ │ - ldr r1, [sp, #4] │ │ │ │ + add.w r1, r1, #1 │ │ │ │ + str r1, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d5, d3, d4 │ │ │ │ + ldr r1, [sp, #172] @ 0xac │ │ │ │ vnmls.f64 d5, d2, d6 │ │ │ │ + add r5, r1 │ │ │ │ vstr d5, [r7] │ │ │ │ vmul.f64 d5, d2, d4 │ │ │ │ vmla.f64 d5, d3, d6 │ │ │ │ vmul.f64 d6, d9, d13 │ │ │ │ vnmls.f64 d6, d10, d7 │ │ │ │ - vstr d5, [r5] │ │ │ │ - mov r5, r6 │ │ │ │ - vstr d6, [r1] │ │ │ │ + vstr d5, [lr] │ │ │ │ + vstr d6, [r6] │ │ │ │ vmul.f64 d6, d10, d13 │ │ │ │ - vmla.f64 d6, d9, d7 │ │ │ │ - ldr r1, [sp, #296] @ 0x128 │ │ │ │ - adds r1, #1 │ │ │ │ - str r1, [sp, #296] @ 0x128 │ │ │ │ - ldr r1, [sp, #172] @ 0xac │ │ │ │ - add r0, r1 │ │ │ │ - add r5, r1 │ │ │ │ + add r6, r1 │ │ │ │ ldr r1, [sp, #176] @ 0xb0 │ │ │ │ - str r0, [sp, #4] │ │ │ │ + vmla.f64 d6, d9, d7 │ │ │ │ add r2, r1 │ │ │ │ vstr d6, [r3] │ │ │ │ add r3, r1 │ │ │ │ ldr r1, [sp, #180] @ 0xb4 │ │ │ │ - eor.w ip, ip, r1 │ │ │ │ - ldrd r0, r1, [sp, #296] @ 0x128 │ │ │ │ + eor.w r0, r0, r1 │ │ │ │ + ldr r1, [sp, #300] @ 0x12c │ │ │ │ + str r0, [sp, #292] @ 0x124 │ │ │ │ + ldr r0, [sp, #296] @ 0x128 │ │ │ │ cmp r1, r0 │ │ │ │ - bne.w 845fe │ │ │ │ + bne.w 8a6f6 │ │ │ │ add sp, #188 @ 0xbc │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 84bc8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 8ace0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - add r5, pc, #960 @ (adr r5, 84d14 ) │ │ │ │ + push {r1, r2, r4, r5, r6, r7} │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00084958 : │ │ │ │ - ldr r2, [pc, #12] @ (84968 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (8496c ) │ │ │ │ +0008aa70 : │ │ │ │ + ldr r2, [pc, #12] @ (8aa80 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (8aa84 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldr r2, [sp, #216] @ 0xd8 │ │ │ │ + add r1, sp, #112 @ 0x70 │ │ │ │ movs r1, r0 │ │ │ │ - mrrc2 15, 15, pc, sp, cr15 @ │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + stc2 15, cr15, [fp], #-1020 @ 0xfffffc04 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov ip, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ mov fp, r2 │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #540 @ 0x21c │ │ │ │ - mov r4, r3 │ │ │ │ - ldr.w r3, [pc, #1740] @ 85050 │ │ │ │ - ldrd r2, r1, [sp, #648] @ 0x288 │ │ │ │ - add r3, pc │ │ │ │ - ldr r5, [sp, #644] @ 0x284 │ │ │ │ + sub.w sp, sp, #532 @ 0x214 │ │ │ │ + ldrd lr, r2, [sp, #636] @ 0x27c │ │ │ │ + ldr r1, [sp, #644] @ 0x284 │ │ │ │ + ldr.w r3, [pc, #1732] @ 8b178 │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 85276 │ │ │ │ - ldr r2, [sp, #656] @ 0x290 │ │ │ │ - mov r9, fp │ │ │ │ - mov lr, r0 │ │ │ │ - mov sl, r4 │ │ │ │ - mov fp, r5 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #524] @ 0x20c │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #528] @ 0x210 │ │ │ │ - ldr.w r2, [pc, #1708] @ 85054 │ │ │ │ - ldr r3, [r3, r2] │ │ │ │ + add r3, pc │ │ │ │ + bge.w 8b38c │ │ │ │ ldr r2, [sp, #648] @ 0x288 │ │ │ │ + mov r6, r0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #516] @ 0x204 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ + str r2, [sp, #520] @ 0x208 │ │ │ │ + ldr.w r2, [pc, #1708] @ 8b17c │ │ │ │ + ldr r3, [r3, r2] │ │ │ │ + ldr r2, [sp, #640] @ 0x280 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #532] @ 0x214 │ │ │ │ - ldr r3, [sp, #640] @ 0x280 │ │ │ │ - add.w r6, r3, r2, lsl #6 │ │ │ │ - mov ip, r6 │ │ │ │ - vldr d15, [ip, #-56] @ 0xffffffc8 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ - vldr d14, [ip, #-40] @ 0xffffffd8 │ │ │ │ - movs r5, #24 │ │ │ │ - vldr d0, [ip, #-64] @ 0xffffffc0 │ │ │ │ - movs r0, #40 @ 0x28 │ │ │ │ - vldr d12, [ip, #-48] @ 0xffffffd0 │ │ │ │ - mul.w r1, r3, fp │ │ │ │ - vmul.f64 d7, d15, d14 │ │ │ │ - vldr d9, [ip, #-24] @ 0xffffffe8 │ │ │ │ - vmul.f64 d5, d0, d14 │ │ │ │ - vldr d10, [ip, #-32] @ 0xffffffe0 │ │ │ │ - vmul.f64 d6, d0, d12 │ │ │ │ - vmul.f64 d4, d15, d12 │ │ │ │ - vstr d0, [sp] │ │ │ │ - add.w r3, r9, r1 │ │ │ │ - add.w r2, sl, r1 │ │ │ │ - add.w ip, ip, #64 @ 0x40 │ │ │ │ - vadd.f64 d3, d6, d7 │ │ │ │ + str r3, [sp, #524] @ 0x20c │ │ │ │ + ldr r3, [sp, #632] @ 0x278 │ │ │ │ + add.w r5, r3, r2, lsl #6 │ │ │ │ + vldr d12, [r5, #-64] @ 0xffffffc0 │ │ │ │ + mov.w r1, lr, lsl #3 │ │ │ │ + add.w r5, r5, #64 @ 0x40 │ │ │ │ + add.w r9, lr, lr, lsl #1 │ │ │ │ + vldr d14, [r5, #-120] @ 0xffffff88 │ │ │ │ + sub.w r2, r1, lr │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d3, [r5, #-112] @ 0xffffff90 │ │ │ │ + add.w r3, fp, r2 │ │ │ │ + add.w r0, ip, r2 │ │ │ │ + vldr d15, [r5, #-104] @ 0xffffff98 │ │ │ │ + vldr d9, [r5, #-96] @ 0xffffffa0 │ │ │ │ + vmul.f64 d6, d12, d3 │ │ │ │ + vldr d10, [r5, #-88] @ 0xffffffa8 │ │ │ │ + vmul.f64 d4, d14, d3 │ │ │ │ + vmov.f64 d0, d3 │ │ │ │ + vmul.f64 d7, d14, d15 │ │ │ │ + vmul.f64 d5, d12, d15 │ │ │ │ + vstr d0, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d0, d0, d9 │ │ │ │ + vmul.f64 d1, d15, d10 │ │ │ │ + vadd.f64 d8, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ vsub.f64 d2, d5, d4 │ │ │ │ - vsub.f64 d1, d6, d7 │ │ │ │ - vmul.f64 d7, d0, d10 │ │ │ │ - vmul.f64 d6, d15, d9 │ │ │ │ + vmul.f64 d6, d14, d10 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vmul.f64 d5, d14, d10 │ │ │ │ - vstr d3, [sp, #8] │ │ │ │ - vmul.f64 d3, d15, d10 │ │ │ │ - vstr d2, [sp, #16] │ │ │ │ - vmul.f64 d2, d0, d9 │ │ │ │ - vmov.f64 d8, d1 │ │ │ │ - vmul.f64 d0, d12, d10 │ │ │ │ - vmul.f64 d1, d14, d9 │ │ │ │ - vsub.f64 d11, d7, d6 │ │ │ │ - vstr d4, [sp, #24] │ │ │ │ - vmul.f64 d4, d12, d9 │ │ │ │ - vsub.f64 d13, d2, d3 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [ip, #-80] @ 0xffffffb0 │ │ │ │ - vstr d11, [sp, #288] @ 0x120 │ │ │ │ - vadd.f64 d11, d4, d5 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ - vstr d13, [sp, #304] @ 0x130 │ │ │ │ - vadd.f64 d13, d1, d0 │ │ │ │ - vsub.f64 d0, d0, d1 │ │ │ │ - vstr d7, [sp, #344] @ 0x158 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - vstr d5, [sp, #336] @ 0x150 │ │ │ │ - vldr d5, [sp] │ │ │ │ - vstr d0, [sp, #320] @ 0x140 │ │ │ │ - vadd.f64 d0, d2, d3 │ │ │ │ - vstr d6, [sp, #136] @ 0x88 │ │ │ │ - vstr d13, [sp, #312] @ 0x138 │ │ │ │ - vstr d11, [sp, #296] @ 0x128 │ │ │ │ - vstr d0, [sp, #328] @ 0x148 │ │ │ │ - vldr d0, [ip, #-72] @ 0xffffffb8 │ │ │ │ - vstr d8, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d7, d15, d0 │ │ │ │ - vstr d0, [sp, #144] @ 0x90 │ │ │ │ - vmla.f64 d7, d5, d6 │ │ │ │ - vstr d7, [sp, #352] @ 0x160 │ │ │ │ - vmul.f64 d7, d15, d6 │ │ │ │ - vmul.f64 d6, d8, d9 │ │ │ │ - vnmls.f64 d7, d5, d0 │ │ │ │ + vmul.f64 d5, d15, d9 │ │ │ │ + vmov.f64 d11, d7 │ │ │ │ + vmul.f64 d7, d12, d9 │ │ │ │ + vstr d8, [sp] │ │ │ │ + vstr d2, [sp, #8] │ │ │ │ + vmul.f64 d2, d12, d10 │ │ │ │ + vmov.f64 d13, d4 │ │ │ │ + vmul.f64 d4, d3, d10 │ │ │ │ + vmul.f64 d3, d14, d9 │ │ │ │ + vsub.f64 d8, d7, d6 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vstr d11, [sp, #120] @ 0x78 │ │ │ │ + vstr d13, [sp, #112] @ 0x70 │ │ │ │ + vstr d8, [sp, #296] @ 0x128 │ │ │ │ + vadd.f64 d8, d4, d5 │ │ │ │ + vstr d8, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d8, d2, d3 │ │ │ │ + vadd.f64 d3, d2, d3 │ │ │ │ + vstr d6, [sp, #352] @ 0x160 │ │ │ │ + vldr d6, [r5, #-80] @ 0xffffffb0 │ │ │ │ + vstr d8, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d8, d1, d0 │ │ │ │ + vsub.f64 d1, d0, d1 │ │ │ │ + vstr d6, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d0, d4, d5 │ │ │ │ + vstr d3, [sp, #336] @ 0x150 │ │ │ │ + vstr d8, [sp, #320] @ 0x140 │ │ │ │ + vstr d1, [sp, #328] @ 0x148 │ │ │ │ + vldr d1, [r5, #-72] @ 0xffffffb8 │ │ │ │ + vldr d8, [sp] │ │ │ │ + vmul.f64 d7, d14, d1 │ │ │ │ + vstr d1, [sp, #136] @ 0x88 │ │ │ │ + vstr d0, [sp, #344] @ 0x158 │ │ │ │ + vmla.f64 d7, d12, d6 │ │ │ │ vstr d7, [sp, #360] @ 0x168 │ │ │ │ - vmul.f64 d7, d4, d10 │ │ │ │ - vadd.f64 d13, d6, d7 │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - vmul.f64 d6, d8, d10 │ │ │ │ - vmul.f64 d7, d4, d9 │ │ │ │ - vstr d13, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d7, d14, d6 │ │ │ │ + vmul.f64 d6, d11, d10 │ │ │ │ + vnmls.f64 d7, d12, d1 │ │ │ │ + vstr d7, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d7, d13, d9 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vmul.f64 d6, d11, d9 │ │ │ │ + vstr d5, [sp, #376] @ 0x178 │ │ │ │ + vstr d7, [sp, #384] @ 0x180 │ │ │ │ + vmul.f64 d7, d13, d10 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vstr d3, [sp, #376] @ 0x178 │ │ │ │ - vstr d5, [sp, #384] @ 0x180 │ │ │ │ - vstr d7, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d11, d6, d7 │ │ │ │ + vmul.f64 d6, d8, d10 │ │ │ │ + vstr d5, [sp, #392] @ 0x188 │ │ │ │ vldr d5, [sp, #8] │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - str r2, [sp, #52] @ 0x34 │ │ │ │ - vmul.f64 d6, d5, d9 │ │ │ │ - str r3, [sp, #48] @ 0x30 │ │ │ │ - vmul.f64 d7, d3, d10 │ │ │ │ - vadd.f64 d2, d6, d7 │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - vmul.f64 d7, d3, d9 │ │ │ │ - vmul.f64 d6, d5, d10 │ │ │ │ - vstr d2, [sp, #400] @ 0x190 │ │ │ │ + vstr d11, [sp, #400] @ 0x190 │ │ │ │ + vmul.f64 d7, d5, d9 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ - vsub.f64 d2, d6, d7 │ │ │ │ - vstr d4, [sp, #408] @ 0x198 │ │ │ │ + vsub.f64 d7, d6, d7 │ │ │ │ + vmul.f64 d6, d8, d9 │ │ │ │ + vstr d7, [sp, #408] @ 0x198 │ │ │ │ + vmul.f64 d7, d5, d10 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ + vadd.f64 d13, d6, d7 │ │ │ │ + vstr d4, [sp, #416] @ 0x1a0 │ │ │ │ vldr d7, [r3] │ │ │ │ - mov.w r3, fp, lsl #5 │ │ │ │ - vldr d4, [lr] │ │ │ │ - add.w r4, lr, r3 │ │ │ │ + str r3, [sp, #20] │ │ │ │ + mov.w r3, lr, lsl #5 │ │ │ │ + vldr d4, [r6] │ │ │ │ + add.w r4, r6, r3 │ │ │ │ vldr d6, [r8] │ │ │ │ - add.w r6, r8, r3 │ │ │ │ - vstr d2, [sp, #416] @ 0x1a0 │ │ │ │ + str r4, [sp, #24] │ │ │ │ + str r0, [sp, #32] │ │ │ │ + vstr d13, [sp, #424] @ 0x1a8 │ │ │ │ vadd.f64 d0, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mul.w r2, r5, fp │ │ │ │ - vstr d11, [sp, #424] @ 0x1a8 │ │ │ │ - add.w r5, r9, r2 │ │ │ │ - add.w r7, sl, r2 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r8, r3 │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ - vldr d5, [r5] │ │ │ │ - vldr d11, [r7] │ │ │ │ - str r4, [sp, #56] @ 0x38 │ │ │ │ - mul.w r4, r0, fp │ │ │ │ + mov.w r4, r9, lsl #3 │ │ │ │ + mov.w r9, r9, lsl #4 │ │ │ │ + add.w r7, fp, r4 │ │ │ │ + vldr d5, [r7] │ │ │ │ + str r4, [sp, #100] @ 0x64 │ │ │ │ + add r4, ip │ │ │ │ + str r7, [sp, #36] @ 0x24 │ │ │ │ + mov.w r7, lr, lsl #4 │ │ │ │ + vldr d8, [r4] │ │ │ │ + str r4, [sp, #44] @ 0x2c │ │ │ │ + add.w r4, lr, lr, lsl #2 │ │ │ │ + add.w sl, r6, r7 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r6] │ │ │ │ - movs r0, #48 @ 0x30 │ │ │ │ - str r6, [sp, #68] @ 0x44 │ │ │ │ - mov.w r6, fp, lsl #4 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - add.w r5, lr, r6 │ │ │ │ - vsub.f64 d3, d5, d11 │ │ │ │ - vadd.f64 d5, d5, d11 │ │ │ │ - vadd.f64 d11, d0, d1 │ │ │ │ + vldr d5, [r0] │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add.w r0, fp, r4 │ │ │ │ + add r4, ip │ │ │ │ + str r0, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d3, d5, d8 │ │ │ │ + vadd.f64 d5, d5, d8 │ │ │ │ + str r4, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d13, d0, d1 │ │ │ │ vsub.f64 d1, d0, d1 │ │ │ │ - str r2, [sp, #32] │ │ │ │ - add.w r2, r9, r4 │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ - add r4, sl │ │ │ │ - vadd.f64 d13, d4, d5 │ │ │ │ - vsub.f64 d0, d4, d5 │ │ │ │ - vstr d1, [sp, #432] @ 0x1b0 │ │ │ │ - vsub.f64 d1, d2, d3 │ │ │ │ - vadd.f64 d2, d2, d3 │ │ │ │ - vldr d4, [r5] │ │ │ │ - str r7, [sp, #72] @ 0x48 │ │ │ │ - vstr d13, [sp, #152] @ 0x98 │ │ │ │ - vsub.f64 d13, d6, d7 │ │ │ │ + vadd.f64 d8, d4, d5 │ │ │ │ + vsub.f64 d5, d4, d5 │ │ │ │ + vldr d4, [sl] │ │ │ │ + vsub.f64 d0, d2, d3 │ │ │ │ + vstr d8, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d8, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vstr d1, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d6, [r4] │ │ │ │ - vstr d0, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d13, [sp, #160] @ 0xa0 │ │ │ │ - vmov.f64 d13, d2 │ │ │ │ + vadd.f64 d6, d2, d3 │ │ │ │ + vstr d8, [sp, #160] @ 0xa0 │ │ │ │ vstr d7, [sp, #168] @ 0xa8 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, r8, r6 │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r8, r7 │ │ │ │ + vstr d6, [sp, #176] @ 0xb0 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, fp, r1 │ │ │ │ + vstr d0, [sp, #440] @ 0x1b8 │ │ │ │ + str r4, [sp, #60] @ 0x3c │ │ │ │ + vstr d1, [sp, #432] @ 0x1b0 │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mov.w r2, fp, lsl #3 │ │ │ │ - add.w r7, r9, r2 │ │ │ │ - str r7, [sp, #84] @ 0x54 │ │ │ │ - str r5, [sp, #76] @ 0x4c │ │ │ │ - add r5, r3 │ │ │ │ - str r5, [sp, #88] @ 0x58 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vstr d5, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d0, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vldr d5, [r5] │ │ │ │ - mul.w r7, r0, fp │ │ │ │ - ldr r5, [sp, #44] @ 0x2c │ │ │ │ - add.w r0, r9, r7 │ │ │ │ - add r7, sl │ │ │ │ - add r5, r3 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, sl, r3 │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, r6, r1 │ │ │ │ + str r0, [sp, #52] @ 0x34 │ │ │ │ + add r0, r3 │ │ │ │ + vldr d8, [r0] │ │ │ │ + str r0, [sp, #68] @ 0x44 │ │ │ │ + add.w r0, ip, r1 │ │ │ │ + add r1, r8 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ - str r5, [sp, #92] @ 0x5c │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - str r0, [sp, #100] @ 0x64 │ │ │ │ - vldr d5, [r5] │ │ │ │ - add.w r5, sl, r2 │ │ │ │ - str r5, [sp, #96] @ 0x60 │ │ │ │ - str r7, [sp, #104] @ 0x68 │ │ │ │ - vldr d1, [r5] │ │ │ │ - add.w r5, lr, r2 │ │ │ │ - add r2, r8 │ │ │ │ - vmov.f64 d8, d1 │ │ │ │ - vsub.f64 d1, d5, d1 │ │ │ │ - vadd.f64 d5, d5, d8 │ │ │ │ + vldr d5, [r0] │ │ │ │ + str r0, [sp, #72] @ 0x48 │ │ │ │ + add.w r0, fp, r9 │ │ │ │ + add r9, ip │ │ │ │ + str r0, [sp, #76] @ 0x4c │ │ │ │ + vsub.f64 d1, d8, d5 │ │ │ │ + vadd.f64 d5, d8, d5 │ │ │ │ vadd.f64 d8, d2, d3 │ │ │ │ - vstr d8, [sp, #176] @ 0xb0 │ │ │ │ - vsub.f64 d8, d1, d0 │ │ │ │ - vstr d8, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d8, d0, d1 │ │ │ │ - vldr d0, [pc, #984] @ 85038 │ │ │ │ - vstr d8, [sp, #192] @ 0xc0 │ │ │ │ - vsub.f64 d8, d2, d3 │ │ │ │ + vsub.f64 d3, d2, d3 │ │ │ │ vadd.f64 d2, d6, d5 │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vstr d8, [sp, #184] @ 0xb8 │ │ │ │ + vsub.f64 d8, d1, d0 │ │ │ │ + vadd.f64 d1, d0, d1 │ │ │ │ + vstr d3, [sp, #208] @ 0xd0 │ │ │ │ + vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ - vldr d4, [r5] │ │ │ │ - vstr d8, [sp, #456] @ 0x1c8 │ │ │ │ - vsub.f64 d1, d3, d2 │ │ │ │ - vadd.f64 d3, d3, d2 │ │ │ │ + vldr d0, [pc, #976] @ 8b160 │ │ │ │ + vldr d4, [r4] │ │ │ │ + vstr d8, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - vmov.f64 d2, d0 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - vmul.f64 d8, d1, d0 │ │ │ │ - vmul.f64 d1, d3, d0 │ │ │ │ - vmul.f64 d0, d5, d0 │ │ │ │ - vstr d8, [sp, #464] @ 0x1d0 │ │ │ │ - vmul.f64 d8, d7, d2 │ │ │ │ + vstr d1, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d1, d3, d2 │ │ │ │ + vadd.f64 d3, d3, d2 │ │ │ │ + vldr d6, [r1] │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vmul.f64 d2, d3, d0 │ │ │ │ + vmul.f64 d3, d5, d0 │ │ │ │ + vmul.f64 d1, d1, d0 │ │ │ │ + vstr d7, [sp, #464] @ 0x1d0 │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r0, r5, r3 │ │ │ │ - str r0, [sp, #108] @ 0x6c │ │ │ │ - vstr d0, [sp, #208] @ 0xd0 │ │ │ │ - vadd.f64 d2, d4, d7 │ │ │ │ + add.w r0, r4, r3 │ │ │ │ + vstr d2, [sp, #216] @ 0xd8 │ │ │ │ vldr d5, [r0] │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ + add.w r0, fp, r7 │ │ │ │ + add r7, ip │ │ │ │ + vstr d3, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - add.w r0, r9, r6 │ │ │ │ - vldr d7, [r7] │ │ │ │ - add r6, sl │ │ │ │ - adds r7, r2, r3 │ │ │ │ - vstr d1, [sp, #200] @ 0xc8 │ │ │ │ - vstr d8, [sp, #216] @ 0xd8 │ │ │ │ + vldr d7, [r9] │ │ │ │ + str r0, [sp, #84] @ 0x54 │ │ │ │ + vldr d8, [r7] │ │ │ │ + vstr d1, [sp, #456] @ 0x1c8 │ │ │ │ + str r7, [sp, #92] @ 0x5c │ │ │ │ + add.w r7, r6, r2 │ │ │ │ + add r2, r8 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - vldr d8, [r6] │ │ │ │ - vldr d1, [r6] │ │ │ │ + add.w r0, r1, r3 │ │ │ │ + str r0, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d0, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r7] │ │ │ │ - str r0, [sp, #112] @ 0x70 │ │ │ │ - add.w r0, lr, r1 │ │ │ │ - str r7, [sp, #116] @ 0x74 │ │ │ │ - add r1, r8 │ │ │ │ - vsub.f64 d1, d7, d1 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vsub.f64 d1, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vadd.f64 d8, d2, d0 │ │ │ │ vsub.f64 d2, d2, d0 │ │ │ │ - vstr d8, [sp, #224] @ 0xe0 │ │ │ │ + vldr d0, [pc, #824] @ 8b168 │ │ │ │ + vstr d8, [sp, #232] @ 0xe8 │ │ │ │ vadd.f64 d8, d3, d1 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ - vstr d8, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d0, d2, d3 │ │ │ │ vsub.f64 d1, d2, d3 │ │ │ │ - vsub.f64 d2, d4, d7 │ │ │ │ + vadd.f64 d2, d2, d3 │ │ │ │ + vstr d8, [sp, #240] @ 0xf0 │ │ │ │ + vldr d8, [pc, #804] @ 8b170 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ - vldr d8, [pc, #776] @ 85040 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vstr d1, [sp, #248] @ 0xf8 │ │ │ │ + vstr d2, [sp, #472] @ 0x1d8 │ │ │ │ + vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ - vldr d4, [r9] │ │ │ │ - vstr d0, [sp, #472] @ 0x1d8 │ │ │ │ - vldr d0, [pc, #764] @ 85048 │ │ │ │ - vstr d1, [sp, #240] @ 0xf0 │ │ │ │ - vmul.f64 d5, d6, d8 │ │ │ │ - str r0, [sp, #120] @ 0x78 │ │ │ │ - vmul.f64 d1, d2, d0 │ │ │ │ - vmla.f64 d1, d3, d8 │ │ │ │ - vmul.f64 d3, d3, d0 │ │ │ │ + vmul.f64 d5, d6, d0 │ │ │ │ + vmul.f64 d1, d2, d8 │ │ │ │ + vmla.f64 d1, d3, d0 │ │ │ │ + vmul.f64 d3, d3, d8 │ │ │ │ vstr d1, [sp, #480] @ 0x1e0 │ │ │ │ - vmov.f64 d1, d0 │ │ │ │ - vmov.f64 d0, d3 │ │ │ │ + vmov.f64 d1, d8 │ │ │ │ + vmov.f64 d8, d3 │ │ │ │ vnmls.f64 d5, d7, d1 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vnmls.f64 d8, d2, d0 │ │ │ │ vmla.f64 d7, d6, d1 │ │ │ │ - vnmls.f64 d0, d2, d8 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vstr d5, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d7, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d7, [r0] │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ - vstr d0, [sp, #488] @ 0x1e8 │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ - add.w r7, lr, r0 │ │ │ │ - vsub.f64 d4, d4, d7 │ │ │ │ - add.w r0, r9, r3 │ │ │ │ - vldr d7, [sl] │ │ │ │ - add r3, sl │ │ │ │ - str r0, [sp, #520] @ 0x208 │ │ │ │ - vldr d5, [r7] │ │ │ │ - vsub.f64 d2, d6, d7 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ - vldr d8, [r3] │ │ │ │ + vstr d8, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r0, [sp, #100] @ 0x64 │ │ │ │ + str r7, [sp, #96] @ 0x60 │ │ │ │ + vldr d6, [r2] │ │ │ │ + vstr d5, [sp, #256] @ 0x100 │ │ │ │ + vldr d3, [fp] │ │ │ │ + vstr d13, [sp, #144] @ 0x90 │ │ │ │ + vldr d5, [ip] │ │ │ │ + vstr d7, [sp, #496] @ 0x1f0 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add.w r7, r6, r0 │ │ │ │ add r0, r8 │ │ │ │ - vadd.f64 d0, d5, d7 │ │ │ │ - vldr d1, [r3] │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ - str r7, [sp, #124] @ 0x7c │ │ │ │ - vldr d7, [r0] │ │ │ │ - vstr d11, [sp, #32] │ │ │ │ - vsub.f64 d1, d7, d1 │ │ │ │ - vadd.f64 d7, d7, d8 │ │ │ │ - vadd.f64 d8, d3, d0 │ │ │ │ - vsub.f64 d0, d3, d0 │ │ │ │ - vstr d8, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d8, d2, d1 │ │ │ │ - vsub.f64 d2, d2, d1 │ │ │ │ - vldr d1, [pc, #592] @ 85048 │ │ │ │ - vstr d8, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d3, d0, d2 │ │ │ │ - vldr d8, [pc, #572] @ 85040 │ │ │ │ - vstr d3, [sp, #264] @ 0x108 │ │ │ │ - vsub.f64 d3, d2, d0 │ │ │ │ - vsub.f64 d2, d5, d6 │ │ │ │ + vldr d4, [r7] │ │ │ │ + str r7, [sp, #100] @ 0x64 │ │ │ │ + add.w r7, fp, r3 │ │ │ │ + add r3, ip │ │ │ │ + vldr d8, [r3] │ │ │ │ + vadd.f64 d2, d3, d7 │ │ │ │ + vsub.f64 d3, d3, d7 │ │ │ │ + str r7, [sp, #512] @ 0x200 │ │ │ │ + vsub.f64 d7, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vmov.f64 d0, d1 │ │ │ │ - vstr d3, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d3, d4, d7 │ │ │ │ - vmul.f64 d5, d6, d8 │ │ │ │ - vadd.f64 d7, d4, d7 │ │ │ │ - vldr d4, [sp, #224] @ 0xe0 │ │ │ │ - vmul.f64 d1, d3, d1 │ │ │ │ - vmul.f64 d3, d3, d8 │ │ │ │ - vnmls.f64 d5, d7, d0 │ │ │ │ - vmul.f64 d7, d7, d8 │ │ │ │ - vmla.f64 d7, d6, d0 │ │ │ │ - vmla.f64 d3, d2, d0 │ │ │ │ - vnmls.f64 d1, d2, d8 │ │ │ │ - vldr d8, [sp, #176] @ 0xb0 │ │ │ │ - vstr d13, [sp, #176] @ 0xb0 │ │ │ │ - vadd.f64 d6, d11, d8 │ │ │ │ - vmov.f64 d0, d7 │ │ │ │ - vldr d7, [sp, #248] @ 0xf8 │ │ │ │ - vstr d3, [sp, #512] @ 0x200 │ │ │ │ - vstr d1, [sp, #280] @ 0x118 │ │ │ │ - vmov.f64 d1, d5 │ │ │ │ - vadd.f64 d2, d4, d7 │ │ │ │ - vldr d3, [sp, #192] @ 0xc0 │ │ │ │ - vldr d4, [sp, #232] @ 0xe8 │ │ │ │ - vldr d11, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d7, d13, d3 │ │ │ │ - vldr d13, [sp, #344] @ 0x158 │ │ │ │ - vsub.f64 d5, d6, d2 │ │ │ │ + vldr d5, [r7] │ │ │ │ + ldr r7, [sp, #24] │ │ │ │ + vadd.f64 d0, d4, d5 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vldr d5, [r0] │ │ │ │ + vsub.f64 d1, d5, d8 │ │ │ │ + vadd.f64 d5, d5, d8 │ │ │ │ + vadd.f64 d8, d2, d0 │ │ │ │ + vsub.f64 d2, d2, d0 │ │ │ │ + vsub.f64 d0, d4, d6 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vstr d8, [sp, #264] @ 0x108 │ │ │ │ + vadd.f64 d8, d7, d1 │ │ │ │ + vsub.f64 d7, d7, d1 │ │ │ │ + vadd.f64 d1, d2, d7 │ │ │ │ + vsub.f64 d7, d7, d2 │ │ │ │ + vstr d8, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d2, d3, d5 │ │ │ │ + vldr d8, [pc, #584] @ 8b170 │ │ │ │ + vadd.f64 d5, d3, d5 │ │ │ │ + vstr d7, [sp, #280] @ 0x118 │ │ │ │ + vldr d7, [pc, #564] @ 8b168 │ │ │ │ + vmul.f64 d8, d2, d8 │ │ │ │ + vnmls.f64 d8, d0, d7 │ │ │ │ + vmul.f64 d4, d6, d7 │ │ │ │ + vmov.f64 d3, d7 │ │ │ │ + vmul.f64 d2, d2, d7 │ │ │ │ + vstr d8, [sp, #288] @ 0x120 │ │ │ │ + vldr d8, [pc, #544] @ 8b170 │ │ │ │ + vnmls.f64 d4, d5, d8 │ │ │ │ + vmul.f64 d5, d5, d3 │ │ │ │ + vldr d3, [sp, #184] @ 0xb8 │ │ │ │ + vmla.f64 d2, d0, d8 │ │ │ │ + vmla.f64 d5, d6, d8 │ │ │ │ + vldr d6, [sp, #232] @ 0xe8 │ │ │ │ + vmov.f64 d7, d4 │ │ │ │ + vadd.f64 d4, d13, d3 │ │ │ │ + vldr d13, [sp, #240] @ 0xf0 │ │ │ │ + vstr d2, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d3, [sp, #264] @ 0x108 │ │ │ │ + vldr d2, [sp, #200] @ 0xc8 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + vsub.f64 d3, d4, d6 │ │ │ │ + vmov.f64 d8, d6 │ │ │ │ + vldr d6, [sp, #176] @ 0xb0 │ │ │ │ + vadd.f64 d4, d4, d8 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vadd.f64 d3, d4, d11 │ │ │ │ + vldr d2, [sp, #272] @ 0x110 │ │ │ │ + vstr d4, [r6] │ │ │ │ + vldr d4, [sp, #312] @ 0x138 │ │ │ │ + vadd.f64 d0, d13, d2 │ │ │ │ + vsub.f64 d2, d6, d0 │ │ │ │ + vadd.f64 d6, d6, d0 │ │ │ │ + vldr d0, [sp, #352] @ 0x160 │ │ │ │ + vstr d6, [fp] │ │ │ │ + vmul.f64 d6, d4, d2 │ │ │ │ + vnmls.f64 d6, d0, d3 │ │ │ │ + vstr d6, [r7] │ │ │ │ + vmul.f64 d6, d0, d2 │ │ │ │ + vstr d7, [sp, #24] │ │ │ │ + ldr r7, [sp, #512] @ 0x200 │ │ │ │ + vldr d8, [sp, #464] @ 0x1d0 │ │ │ │ + vmla.f64 d6, d4, d3 │ │ │ │ + vmov.f64 d3, d7 │ │ │ │ + vldr d4, [sp, #216] @ 0xd8 │ │ │ │ + vldr d13, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d7, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d6, [r7] │ │ │ │ + ldr r7, [sp, #88] @ 0x58 │ │ │ │ + vldr d6, [sp, #152] @ 0x98 │ │ │ │ + vsub.f64 d6, d6, d4 │ │ │ │ + vldr d4, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vsub.f64 d3, d7, d5 │ │ │ │ + vadd.f64 d5, d7, d5 │ │ │ │ + vsub.f64 d2, d6, d4 │ │ │ │ + vadd.f64 d6, d6, d4 │ │ │ │ + vldr d4, [sp, #160] @ 0xa0 │ │ │ │ + vadd.f64 d4, d4, d8 │ │ │ │ + vsub.f64 d0, d4, d3 │ │ │ │ + vadd.f64 d4, d4, d3 │ │ │ │ + vmul.f64 d3, d11, d0 │ │ │ │ + vnmls.f64 d3, d13, d2 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vmul.f64 d3, d13, d0 │ │ │ │ ldr r7, [sp, #56] @ 0x38 │ │ │ │ - vldr d2, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d1, [sp, #56] @ 0x38 │ │ │ │ - vstr d6, [lr] │ │ │ │ - vsub.f64 d4, d7, d3 │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ - vldr d6, [sp, #304] @ 0x130 │ │ │ │ - vldr d11, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d7, [r9] │ │ │ │ - vmul.f64 d7, d6, d4 │ │ │ │ - vnmls.f64 d7, d13, d5 │ │ │ │ - vstr d7, [r7] │ │ │ │ - vmul.f64 d7, d13, d4 │ │ │ │ - vmla.f64 d7, d6, d5 │ │ │ │ - ldr r7, [sp, #520] @ 0x208 │ │ │ │ + vldr d13, [sp, #424] @ 0x1a8 │ │ │ │ + vmla.f64 d3, d11, d2 │ │ │ │ + vldr d2, [sp, #104] @ 0x68 │ │ │ │ + vldr d11, [sp, #216] @ 0xd8 │ │ │ │ + vldr d0, [pc, #288] @ 8b160 │ │ │ │ + vstr d3, [r7] │ │ │ │ + vmul.f64 d3, d15, d4 │ │ │ │ + vmul.f64 d4, d2, d4 │ │ │ │ + vnmls.f64 d3, d2, d6 │ │ │ │ + vmla.f64 d4, d15, d6 │ │ │ │ vldr d6, [sp, #152] @ 0x98 │ │ │ │ - vldr d4, [sp, #200] @ 0xc8 │ │ │ │ - vldr d5, [sp, #216] @ 0xd8 │ │ │ │ - vldr d13, [sp, #400] @ 0x190 │ │ │ │ - vstr d7, [r7] │ │ │ │ - vsub.f64 d7, d6, d4 │ │ │ │ - vadd.f64 d6, d2, d1 │ │ │ │ - vldr d1, [sp, #504] @ 0x1f8 │ │ │ │ - ldr r7, [sp, #116] @ 0x74 │ │ │ │ - vsub.f64 d4, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ + vldr d15, [sp, #256] @ 0x100 │ │ │ │ + vadd.f64 d6, d6, d11 │ │ │ │ + vldr d11, [sp, #408] @ 0x198 │ │ │ │ + vstr d3, [r1] │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vsub.f64 d4, d6, d5 │ │ │ │ + vadd.f64 d5, d6, d5 │ │ │ │ + ldr r1, [sp, #44] @ 0x2c │ │ │ │ vldr d6, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d5, d1, d0 │ │ │ │ - vsub.f64 d3, d6, d5 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vmul.f64 d5, d13, d3 │ │ │ │ - vnmls.f64 d5, d11, d4 │ │ │ │ - vstr d5, [r7] │ │ │ │ - vmul.f64 d5, d11, d3 │ │ │ │ - vmla.f64 d5, d13, d4 │ │ │ │ - vldr d4, [sp, #200] @ 0xc8 │ │ │ │ - vldr d11, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vmul.f64 d5, d14, d6 │ │ │ │ - ldr r4, [sp, #96] @ 0x60 │ │ │ │ - vnmls.f64 d5, d12, d7 │ │ │ │ - vmul.f64 d12, d12, d6 │ │ │ │ - vldr d6, [sp, #152] @ 0x98 │ │ │ │ - vmla.f64 d12, d14, d7 │ │ │ │ - vadd.f64 d7, d1, d0 │ │ │ │ - vldr d14, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d6, d6, d4 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vsub.f64 d3, d6, d7 │ │ │ │ - vldr d5, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [sp, #160] @ 0xa0 │ │ │ │ - vstr d12, [r4] │ │ │ │ - vldr d12, [sp, #408] @ 0x198 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d5, d2, d14 │ │ │ │ - vldr d2, [pc, #204] @ 85038 │ │ │ │ - vadd.f64 d4, d7, d5 │ │ │ │ - vsub.f64 d7, d7, d5 │ │ │ │ - vmul.f64 d5, d12, d4 │ │ │ │ - vnmls.f64 d5, d11, d3 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vmul.f64 d5, d12, d3 │ │ │ │ - vmla.f64 d5, d11, d4 │ │ │ │ - ldr r7, [sp, #72] @ 0x48 │ │ │ │ - vldr d14, [sp, #144] @ 0x90 │ │ │ │ - vldr d12, [sp, #136] @ 0x88 │ │ │ │ - ldr r0, [sp, #52] @ 0x34 │ │ │ │ + vsub.f64 d2, d6, d8 │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ + vsub.f64 d6, d15, d6 │ │ │ │ + vldr d15, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d3, d2, d6 │ │ │ │ + vsub.f64 d6, d2, d6 │ │ │ │ + vmul.f64 d2, d11, d3 │ │ │ │ + vnmls.f64 d2, d13, d4 │ │ │ │ + vmul.f64 d4, d11, d4 │ │ │ │ + vmla.f64 d4, d13, d3 │ │ │ │ + vstr d2, [r0] │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ + vstr d4, [r1] │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ + vmul.f64 d4, d2, d6 │ │ │ │ + vnmls.f64 d4, d15, d5 │ │ │ │ + vmul.f64 d5, d2, d5 │ │ │ │ + vmla.f64 d5, d15, d6 │ │ │ │ + vstr d4, [r2] │ │ │ │ + vstr d5, [r1] │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ + vldr d4, [sp, #192] @ 0xc0 │ │ │ │ vldr d11, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d0, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d7, [sp, #280] @ 0x118 │ │ │ │ vldr d13, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d5, [r7] │ │ │ │ - vmul.f64 d5, d14, d7 │ │ │ │ - ldr r4, [sp, #108] @ 0x6c │ │ │ │ - ldr r7, [sp, #84] @ 0x54 │ │ │ │ - vnmls.f64 d5, d12, d6 │ │ │ │ - vmul.f64 d6, d14, d6 │ │ │ │ - vmla.f64 d6, d12, d7 │ │ │ │ - vldr d14, [sp, #264] @ 0x108 │ │ │ │ - vldr d12, [sp, #184] @ 0xb8 │ │ │ │ - vadd.f64 d7, d11, d12 │ │ │ │ - vldr d12, [sp, #328] @ 0x148 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vstr d6, [r0] │ │ │ │ - vldr d6, [sp, #240] @ 0xf0 │ │ │ │ - vldr d5, [sp, #272] @ 0x110 │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ - vadd.f64 d6, d6, d14 │ │ │ │ - vldr d14, [sp, #288] @ 0x120 │ │ │ │ - vadd.f64 d5, d0, d5 │ │ │ │ - vmul.f64 d6, d6, d2 │ │ │ │ - vmul.f64 d5, d5, d2 │ │ │ │ - vsub.f64 d4, d7, d6 │ │ │ │ - vadd.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d6, d13, d1 │ │ │ │ + vadd.f64 d6, d11, d4 │ │ │ │ + vldr d8, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d4, [sp, #248] @ 0xf8 │ │ │ │ + vldr d15, [sp, #296] @ 0x128 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ + vadd.f64 d5, d4, d1 │ │ │ │ + vldr d4, [sp, #208] @ 0xd0 │ │ │ │ + vmul.f64 d5, d5, d0 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vmul.f64 d5, d12, d3 │ │ │ │ - vnmls.f64 d5, d14, d4 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vmul.f64 d5, d14, d3 │ │ │ │ - vmla.f64 d5, d12, d4 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vldr d12, [sp, #184] @ 0xb8 │ │ │ │ - vldr d14, [sp, #264] @ 0x108 │ │ │ │ - vstr d5, [r0] │ │ │ │ - b.n 85058 │ │ │ │ + vadd.f64 d5, d13, d4 │ │ │ │ + vadd.f64 d4, d8, d7 │ │ │ │ + vldr d7, [sp, #336] @ 0x150 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ + vsub.f64 d2, d5, d4 │ │ │ │ + vadd.f64 d5, d5, d4 │ │ │ │ + vmul.f64 d4, d7, d2 │ │ │ │ + vnmls.f64 d4, d15, d3 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vmul.f64 d4, d15, d2 │ │ │ │ + vldr d2, [sp, #8] │ │ │ │ + ldr r1, [sp, #48] @ 0x30 │ │ │ │ + vmla.f64 d4, d7, d3 │ │ │ │ + vldr d3, [sp] │ │ │ │ + vldr d15, [sp, #192] @ 0xc0 │ │ │ │ + vldr d7, [sp, #280] @ 0x118 │ │ │ │ + vstr d4, [r1] │ │ │ │ + vmul.f64 d4, d2, d5 │ │ │ │ + vmul.f64 d5, d3, d5 │ │ │ │ + vsub.f64 d7, d7, d8 │ │ │ │ + ldr r1, [sp, #96] @ 0x60 │ │ │ │ + vnmls.f64 d4, d3, d6 │ │ │ │ + vmla.f64 d5, d2, d6 │ │ │ │ + b.n 8b180 │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 852b8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 8b3e0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 85304 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 8b42c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - add r2, pc, #232 @ (adr r2, 8513c ) │ │ │ │ + cbz r6, 8b17e │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vmul.f64 d5, d3, d6 │ │ │ │ - vmul.f64 d6, d4, d6 │ │ │ │ - vmla.f64 d6, d3, d7 │ │ │ │ - vldr d3, [sp, #352] @ 0x160 │ │ │ │ - vnmls.f64 d5, d4, d7 │ │ │ │ - vsub.f64 d7, d11, d12 │ │ │ │ - vldr d12, [sp, #240] @ 0xf0 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vldr d5, [sp, #272] @ 0x110 │ │ │ │ - vstr d6, [r7] │ │ │ │ - vsub.f64 d0, d5, d0 │ │ │ │ - vsub.f64 d5, d13, d1 │ │ │ │ - vmul.f64 d0, d0, d2 │ │ │ │ - vsub.f64 d6, d7, d0 │ │ │ │ - vadd.f64 d0, d7, d0 │ │ │ │ - vsub.f64 d7, d12, d14 │ │ │ │ - vmul.f64 d7, d7, d2 │ │ │ │ vldr d2, [sp, #360] @ 0x168 │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ - vldr d14, [sp, #336] @ 0x150 │ │ │ │ - vsub.f64 d4, d5, d7 │ │ │ │ - vadd.f64 d7, d5, d7 │ │ │ │ - ldr r7, [sp, #124] @ 0x7c │ │ │ │ - vldr d11, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d12, [sp, #208] @ 0xd0 │ │ │ │ - vmul.f64 d5, d2, d4 │ │ │ │ - vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d13, [sp, #368] @ 0x170 │ │ │ │ - ldr r2, [sp, #104] @ 0x68 │ │ │ │ - vnmls.f64 d5, d3, d6 │ │ │ │ - vmul.f64 d6, d2, d6 │ │ │ │ - vmla.f64 d6, d3, d4 │ │ │ │ - vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ + vsub.f64 d6, d11, d15 │ │ │ │ + vldr d15, [sp, #208] @ 0xd0 │ │ │ │ + vmul.f64 d7, d7, d0 │ │ │ │ + vstr d4, [r4] │ │ │ │ + ldr r4, [sp, #60] @ 0x3c │ │ │ │ vstr d5, [r4] │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vsub.f64 d6, d13, d15 │ │ │ │ + vldr d15, [sp, #248] @ 0xf8 │ │ │ │ + vsub.f64 d15, d15, d1 │ │ │ │ + vldr d1, [sp, #368] @ 0x170 │ │ │ │ + vmul.f64 d15, d15, d0 │ │ │ │ + vldr d0, [sp, #344] @ 0x158 │ │ │ │ + vsub.f64 d4, d6, d15 │ │ │ │ + vadd.f64 d15, d6, d15 │ │ │ │ + vmul.f64 d6, d1, d4 │ │ │ │ + vnmls.f64 d6, d2, d5 │ │ │ │ vstr d6, [r1] │ │ │ │ - vmul.f64 d6, d14, d7 │ │ │ │ - vldr d5, [sp, #312] @ 0x138 │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ - vnmls.f64 d6, d5, d0 │ │ │ │ - vstr d6, [r7] │ │ │ │ - vmul.f64 d6, d14, d0 │ │ │ │ - vmla.f64 d6, d5, d7 │ │ │ │ - vsub.f64 d7, d11, d12 │ │ │ │ - vldr d0, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d12, [sp, #512] @ 0x200 │ │ │ │ - vldr d14, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d5, d0, d12 │ │ │ │ + vmul.f64 d6, d1, d5 │ │ │ │ + ldr r1, [sp, #100] @ 0x64 │ │ │ │ + vldr d5, [sp, #320] @ 0x140 │ │ │ │ + vmla.f64 d6, d2, d4 │ │ │ │ + vstr d6, [r2] │ │ │ │ + vmul.f64 d6, d0, d15 │ │ │ │ + vnmls.f64 d6, d5, d7 │ │ │ │ + vmul.f64 d7, d0, d7 │ │ │ │ + vmla.f64 d7, d5, d15 │ │ │ │ vstr d6, [r1] │ │ │ │ - vldr d6, [sp, #280] @ 0x118 │ │ │ │ - ldr r1, [sp, #92] @ 0x5c │ │ │ │ + ldr r7, [sp, #36] @ 0x24 │ │ │ │ + ldr r0, [sp, #52] @ 0x34 │ │ │ │ + vldr d0, [sp, #224] @ 0xe0 │ │ │ │ + vstr d7, [r7] │ │ │ │ + vldr d6, [sp, #288] @ 0x120 │ │ │ │ + vldr d13, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d2, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ + vsub.f64 d7, d13, d0 │ │ │ │ + vldr d1, [sp, #488] @ 0x1e8 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ + vldr d15, [sp, #376] @ 0x178 │ │ │ │ + vldr d0, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d11, [sp, #392] @ 0x188 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ vldr d6, [sp, #168] @ 0xa8 │ │ │ │ - vsub.f64 d6, d6, d1 │ │ │ │ + vsub.f64 d5, d1, d0 │ │ │ │ + vsub.f64 d6, d6, d8 │ │ │ │ vsub.f64 d3, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vmul.f64 d5, d13, d3 │ │ │ │ - vnmls.f64 d5, d14, d4 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vmul.f64 d5, d14, d3 │ │ │ │ - vmla.f64 d5, d13, d4 │ │ │ │ - vldr d3, [sp, #376] @ 0x178 │ │ │ │ - vldr d13, [sp, #392] @ 0x188 │ │ │ │ - vldr d14, [sp, #208] @ 0xd0 │ │ │ │ - vstr d5, [r2] │ │ │ │ - vmul.f64 d5, d3, d6 │ │ │ │ - vmul.f64 d6, d13, d6 │ │ │ │ - ldr r2, [sp, #44] @ 0x2c │ │ │ │ - vmla.f64 d6, d3, d7 │ │ │ │ - vnmls.f64 d5, d13, d7 │ │ │ │ - vadd.f64 d7, d0, d12 │ │ │ │ + vmul.f64 d5, d15, d3 │ │ │ │ + vnmls.f64 d5, d11, d4 │ │ │ │ vstr d5, [r2] │ │ │ │ - vstr d6, [r6] │ │ │ │ - vadd.f64 d6, d11, d14 │ │ │ │ - vldr d5, [sp, #280] @ 0x118 │ │ │ │ + vmul.f64 d5, d11, d3 │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ + vldr d11, [sp, #400] @ 0x190 │ │ │ │ + vmla.f64 d5, d15, d4 │ │ │ │ + vldr d15, [sp, #384] @ 0x180 │ │ │ │ + vstr d5, [r9] │ │ │ │ + vmul.f64 d5, d15, d6 │ │ │ │ + vmul.f64 d6, d11, d6 │ │ │ │ + vnmls.f64 d5, d11, d7 │ │ │ │ + vmla.f64 d6, d15, d7 │ │ │ │ + vldr d11, [sp, #224] @ 0xe0 │ │ │ │ + vmov.f64 d7, d13 │ │ │ │ + vldr d13, [sp, #144] @ 0x90 │ │ │ │ + vstr d5, [r0] │ │ │ │ + vstr d6, [r2] │ │ │ │ + vadd.f64 d6, d7, d11 │ │ │ │ + vadd.f64 d7, d1, d0 │ │ │ │ + ldr r0, [sp, #40] @ 0x28 │ │ │ │ + vldr d5, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d5, d2, d5 │ │ │ │ - ldr r6, [sp, #68] @ 0x44 │ │ │ │ - vldr d11, [sp, #32] │ │ │ │ - vadd.f64 d7, d7, d1 │ │ │ │ - vldr d13, [sp, #176] @ 0xb0 │ │ │ │ - vldr d2, [sp, #320] @ 0x140 │ │ │ │ - ldr r0, [sp, #100] @ 0x64 │ │ │ │ - vldr d1, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d7, d7, d8 │ │ │ │ vsub.f64 d4, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - ldr r5, [sp, #76] @ 0x4c │ │ │ │ - vmul.f64 d5, d9, d4 │ │ │ │ - vmul.f64 d9, d9, d3 │ │ │ │ - vmla.f64 d9, d10, d4 │ │ │ │ - vldr d4, [sp] │ │ │ │ - vnmls.f64 d5, d10, d3 │ │ │ │ - vldr d3, [sp, #192] @ 0xc0 │ │ │ │ - vstr d5, [r6] │ │ │ │ - vmul.f64 d5, d15, d7 │ │ │ │ - vstr d9, [r3] │ │ │ │ - vmul.f64 d15, d15, d6 │ │ │ │ - vldr d9, [sp, #256] @ 0x100 │ │ │ │ - vmla.f64 d15, d4, d7 │ │ │ │ - vsub.f64 d7, d11, d8 │ │ │ │ - vldr d8, [sp, #248] @ 0xf8 │ │ │ │ - vnmls.f64 d5, d4, d6 │ │ │ │ - vsub.f64 d4, d13, d3 │ │ │ │ - vldr d11, [sp, #296] @ 0x128 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ + vmul.f64 d5, d10, d4 │ │ │ │ + vnmls.f64 d5, d9, d3 │ │ │ │ + vstr d5, [r0] │ │ │ │ + vmul.f64 d5, d10, d3 │ │ │ │ + vmla.f64 d5, d9, d4 │ │ │ │ + vstr d5, [r3] │ │ │ │ + vmul.f64 d5, d14, d7 │ │ │ │ + vnmls.f64 d5, d12, d6 │ │ │ │ + vmul.f64 d6, d14, d6 │ │ │ │ + vmla.f64 d6, d12, d7 │ │ │ │ + vldr d7, [sp, #184] @ 0xb8 │ │ │ │ vstr d5, [r8] │ │ │ │ - vldr d5, [sp, #232] @ 0xe8 │ │ │ │ - vstr d15, [sl] │ │ │ │ - vsub.f64 d6, d9, d5 │ │ │ │ + vldr d5, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d7, d13, d7 │ │ │ │ + vstr d6, [ip] │ │ │ │ + vldr d13, [sp, #240] @ 0xf0 │ │ │ │ + ldr r4, [sp, #64] @ 0x40 │ │ │ │ + vldr d0, [sp, #200] @ 0xc8 │ │ │ │ + vsub.f64 d6, d5, d13 │ │ │ │ + vldr d2, [sp, #304] @ 0x130 │ │ │ │ + vldr d1, [sp, #328] @ 0x148 │ │ │ │ + ldr r0, [sp, #76] @ 0x4c │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #224] @ 0xe0 │ │ │ │ - vsub.f64 d6, d6, d8 │ │ │ │ + vldr d6, [sp, #176] @ 0xb0 │ │ │ │ + ldr r3, [sp, #640] @ 0x280 │ │ │ │ + vsub.f64 d4, d6, d0 │ │ │ │ + vldr d6, [sp, #232] @ 0xe8 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vldr d0, [sp, #264] @ 0x108 │ │ │ │ + str r3, [sp, #640] @ 0x280 │ │ │ │ + ldr r3, [sp, #516] @ 0x204 │ │ │ │ + ldr r2, [sp, #640] @ 0x280 │ │ │ │ + vsub.f64 d6, d6, d0 │ │ │ │ + add r6, r3 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #520] @ 0x208 │ │ │ │ vsub.f64 d3, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ - vmul.f64 d4, d11, d3 │ │ │ │ - vnmls.f64 d4, d2, d5 │ │ │ │ - vmul.f64 d5, d11, d5 │ │ │ │ - vmla.f64 d5, d2, d3 │ │ │ │ - vstr d4, [r3] │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ + add fp, r3 │ │ │ │ + add ip, r3 │ │ │ │ + ldr r3, [sp, #524] @ 0x20c │ │ │ │ + vmul.f64 d4, d2, d3 │ │ │ │ + eor.w lr, lr, r3 │ │ │ │ + ldr r3, [sp, #644] @ 0x284 │ │ │ │ + vnmls.f64 d4, d1, d5 │ │ │ │ + vmul.f64 d5, d2, d5 │ │ │ │ + cmp r3, r2 │ │ │ │ + vmla.f64 d5, d1, d3 │ │ │ │ + vldr d3, [sp, #120] @ 0x78 │ │ │ │ + vstr d4, [r4] │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ vstr d5, [r0] │ │ │ │ - ldr r3, [sp, #648] @ 0x288 │ │ │ │ + ldr r0, [sp, #84] @ 0x54 │ │ │ │ vmul.f64 d5, d4, d6 │ │ │ │ - ldr r0, [sp, #112] @ 0x70 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #648] @ 0x288 │ │ │ │ - ldr r3, [sp, #524] @ 0x20c │ │ │ │ - vnmls.f64 d5, d1, d7 │ │ │ │ + vnmls.f64 d5, d3, d7 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ - vmla.f64 d7, d1, d6 │ │ │ │ - add lr, r3 │ │ │ │ - add r8, r3 │ │ │ │ - ldr r3, [sp, #528] @ 0x210 │ │ │ │ - add r9, r3 │ │ │ │ - add sl, r3 │ │ │ │ - ldr r3, [sp, #532] @ 0x214 │ │ │ │ - eor.w fp, fp, r3 │ │ │ │ - ldrd r2, r3, [sp, #648] @ 0x288 │ │ │ │ - vstr d5, [r5] │ │ │ │ + vmla.f64 d7, d3, d6 │ │ │ │ + vstr d5, [sl] │ │ │ │ vstr d7, [r0] │ │ │ │ - cmp r3, r2 │ │ │ │ - bne.w 849ba │ │ │ │ - add.w sp, sp, #540 @ 0x21c │ │ │ │ + bne.w 8aade │ │ │ │ + add.w sp, sp, #532 @ 0x214 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -00085284 : │ │ │ │ - ldr r2, [pc, #12] @ (85294 ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (85298 ) │ │ │ │ +0008b3ac : │ │ │ │ + ldr r2, [pc, #12] @ (8b3bc ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (8b3c0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - str r1, [sp, #232] @ 0xe8 │ │ │ │ + add r0, pc, #64 @ (adr r0, 8b400 ) │ │ │ │ movs r1, r0 │ │ │ │ - bl fff6729a │ │ │ │ + bl fff5b3c2 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r1 │ │ │ │ - mov r7, r2 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r1 │ │ │ │ + mov r8, r2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ subw sp, sp, #1292 @ 0x50c │ │ │ │ - mov r8, r3 │ │ │ │ - ldr.w r3, [pc, #2252] @ 85b80 │ │ │ │ + ldr.w r3, [pc, #2316] @ 8bcf8 │ │ │ │ ldr.w r2, [sp, #1400] @ 0x578 │ │ │ │ - add r3, pc │ │ │ │ ldr.w r1, [sp, #1404] @ 0x57c │ │ │ │ - ldr.w r9, [sp, #1396] @ 0x574 │ │ │ │ + add r3, pc │ │ │ │ + ldr.w r5, [sp, #1396] @ 0x574 │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 8693e │ │ │ │ + bge.w 8cab8 │ │ │ │ ldr.w r2, [sp, #1408] @ 0x580 │ │ │ │ - mov r5, r0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov r6, r0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str.w r2, [sp, #1276] @ 0x4fc │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str.w r2, [sp, #1280] @ 0x500 │ │ │ │ - ldr.w r2, [pc, #2212] @ 85b84 │ │ │ │ + ldr.w r2, [pc, #2272] @ 8bcfc │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr.w r2, [sp, #1400] @ 0x578 │ │ │ │ - str r6, [sp, #0] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str.w r3, [sp, #1284] @ 0x504 │ │ │ │ ldr.w r3, [sp, #1392] @ 0x570 │ │ │ │ add.w sl, r3, r2, lsl #6 │ │ │ │ - mov lr, sl │ │ │ │ - vldr d9, [lr, #-40] @ 0xffffffd8 │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ - vldr d8, [lr, #-48] @ 0xffffffd0 │ │ │ │ - movs r4, #56 @ 0x38 │ │ │ │ - vldr d1, [lr, #-56] @ 0xffffffc8 │ │ │ │ - mov.w sl, r9, lsl #3 │ │ │ │ - vldr d2, [lr, #-64] @ 0xffffffc0 │ │ │ │ - mul.w r3, r3, r9 │ │ │ │ - mov.w fp, #72 @ 0x48 │ │ │ │ - mov.w ip, #80 @ 0x50 │ │ │ │ - vmul.f64 d7, d1, d8 │ │ │ │ - vmul.f64 d5, d1, d9 │ │ │ │ + mov fp, sl │ │ │ │ + vldr d2, [fp, #-64] @ 0xffffffc0 │ │ │ │ + mov.w ip, r5, lsl #4 │ │ │ │ + mov.w r4, #88 @ 0x58 │ │ │ │ + mov.w lr, #104 @ 0x68 │ │ │ │ + add.w fp, fp, #64 @ 0x40 │ │ │ │ + vldr d1, [fp, #-120] @ 0xffffff88 │ │ │ │ + sub.w r3, ip, r5 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d8, [fp, #-112] @ 0xffffff90 │ │ │ │ + mul.w lr, lr, r5 │ │ │ │ + add.w r2, r8, r3 │ │ │ │ + add.w r1, r9, r3 │ │ │ │ + vldr d9, [fp, #-104] @ 0xffffff98 │ │ │ │ + vstr d1, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d4, d2, d8 │ │ │ │ + vmul.f64 d7, d1, d8 │ │ │ │ vmul.f64 d6, d2, d9 │ │ │ │ - adds r2, r7, r3 │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - mul.w fp, fp, r9 │ │ │ │ - add.w lr, lr, #64 @ 0x40 │ │ │ │ - mul.w ip, ip, r9 │ │ │ │ + vmul.f64 d5, d1, d9 │ │ │ │ + vstr d9, [sp, #360] @ 0x168 │ │ │ │ vadd.f64 d10, d4, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vmov.f64 d6, d1 │ │ │ │ vstr d10, [sp, #24] │ │ │ │ vmov.f64 d10, d2 │ │ │ │ + vstr d5, [sp, #32] │ │ │ │ vstr d4, [sp, #40] @ 0x28 │ │ │ │ - vldr d4, [lr, #-96] @ 0xffffffa0 │ │ │ │ + vldr d4, [fp, #-96] @ 0xffffffa0 │ │ │ │ vstr d7, [sp, #48] @ 0x30 │ │ │ │ - vstr d5, [sp, #32] │ │ │ │ + vstr d10, [sp, #336] @ 0x150 │ │ │ │ vmul.f64 d2, d2, d4 │ │ │ │ vmul.f64 d11, d1, d4 │ │ │ │ vmul.f64 d3, d8, d4 │ │ │ │ vmul.f64 d12, d9, d4 │ │ │ │ vmov.f64 d0, d4 │ │ │ │ - vstr d6, [sp, #344] @ 0x158 │ │ │ │ vmov.f64 d4, d9 │ │ │ │ - vstr d10, [sp, #336] @ 0x150 │ │ │ │ - vstr d2, [sp, #56] @ 0x38 │ │ │ │ - vldr d2, [lr, #-88] @ 0xffffffa8 │ │ │ │ - vstr d11, [sp, #8] │ │ │ │ - vstr d4, [sp, #360] @ 0x168 │ │ │ │ + vstr d11, [sp] │ │ │ │ + vstr d2, [sp, #16] │ │ │ │ + vldr d2, [fp, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d14, d6, d2 │ │ │ │ - vmul.f64 d1, d10, d2 │ │ │ │ vmov.f64 d15, d2 │ │ │ │ vmul.f64 d11, d9, d2 │ │ │ │ + vmul.f64 d1, d10, d2 │ │ │ │ vmul.f64 d7, d8, d2 │ │ │ │ - vldr d2, [lr, #-80] @ 0xffffffb0 │ │ │ │ - vstr d14, [sp, #72] @ 0x48 │ │ │ │ - vldr d14, [lr, #-72] @ 0xffffffb8 │ │ │ │ + vldr d2, [fp, #-80] @ 0xffffffb0 │ │ │ │ + vstr d14, [sp, #64] @ 0x40 │ │ │ │ + vldr d14, [fp, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d5, d10, d2 │ │ │ │ - vstr d1, [sp, #64] @ 0x40 │ │ │ │ + vstr d2, [sp, #8] │ │ │ │ + vstr d1, [sp, #56] @ 0x38 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmul.f64 d8, d9, d2 │ │ │ │ vmul.f64 d9, d6, d2 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vmul.f64 d10, d10, d14 │ │ │ │ - vstr d2, [sp, #16] │ │ │ │ - vmul.f64 d4, d4, d14 │ │ │ │ - vmul.f64 d2, d1, d2 │ │ │ │ vstr d1, [sp, #352] @ 0x160 │ │ │ │ + vmul.f64 d2, d1, d2 │ │ │ │ vmul.f64 d1, d1, d14 │ │ │ │ + vmul.f64 d4, d4, d14 │ │ │ │ vsub.f64 d13, d5, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ vmul.f64 d6, d15, d14 │ │ │ │ vstr d13, [sp, #704] @ 0x2c0 │ │ │ │ vadd.f64 d13, d9, d10 │ │ │ │ vsub.f64 d9, d10, d9 │ │ │ │ - vstr d5, [sp, #760] @ 0x2f8 │ │ │ │ - vmov.f64 d5, d6 │ │ │ │ vstr d13, [sp, #712] @ 0x2c8 │ │ │ │ vsub.f64 d13, d2, d4 │ │ │ │ vstr d9, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d9, d1, d8 │ │ │ │ vadd.f64 d8, d8, d1 │ │ │ │ + vstr d5, [sp, #760] @ 0x2f8 │ │ │ │ + vmov.f64 d5, d6 │ │ │ │ vstr d13, [sp, #720] @ 0x2d0 │ │ │ │ vstr d9, [sp, #736] @ 0x2e0 │ │ │ │ vstr d8, [sp, #744] @ 0x2e8 │ │ │ │ vadd.f64 d8, d2, d4 │ │ │ │ vmov.f64 d4, d0 │ │ │ │ - vldr d0, [sp, #16] │ │ │ │ + vldr d0, [sp, #8] │ │ │ │ vmov.f64 d2, d15 │ │ │ │ - vmul.f64 d6, d15, d0 │ │ │ │ vstr d8, [sp, #752] @ 0x2f0 │ │ │ │ + vmul.f64 d6, d15, d0 │ │ │ │ vmla.f64 d5, d4, d0 │ │ │ │ vmov.f64 d8, d6 │ │ │ │ vnmls.f64 d8, d4, d14 │ │ │ │ vstr d5, [sp, #768] @ 0x300 │ │ │ │ vstr d8, [sp, #776] @ 0x308 │ │ │ │ vldr d8, [sp, #24] │ │ │ │ vldr d1, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d5, d8, d0 │ │ │ │ vmul.f64 d6, d1, d14 │ │ │ │ vsub.f64 d10, d5, d6 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ vmul.f64 d5, d8, d14 │ │ │ │ + vstr d10, [sp, #784] @ 0x310 │ │ │ │ vstr d6, [sp, #792] @ 0x318 │ │ │ │ vmul.f64 d6, d1, d0 │ │ │ │ - vstr d10, [sp, #784] @ 0x310 │ │ │ │ vldr d10, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d9, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vmul.f64 d6, d10, d14 │ │ │ │ vstr d9, [sp, #800] @ 0x320 │ │ │ │ vldr d9, [sp, #32] │ │ │ │ vstr d5, [sp, #808] @ 0x328 │ │ │ │ vmul.f64 d5, d9, d0 │ │ │ │ vadd.f64 d13, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vmul.f64 d6, d10, d0 │ │ │ │ + vstr d13, [sp, #816] @ 0x330 │ │ │ │ vstr d5, [sp, #824] @ 0x338 │ │ │ │ vmul.f64 d5, d9, d14 │ │ │ │ - vstr d13, [sp, #816] @ 0x330 │ │ │ │ vsub.f64 d13, d5, d6 │ │ │ │ vadd.f64 d6, d5, d6 │ │ │ │ vsub.f64 d5, d3, d11 │ │ │ │ vadd.f64 d11, d3, d11 │ │ │ │ - vldr d3, [sp, #72] @ 0x48 │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ vstr d6, [sp, #840] @ 0x348 │ │ │ │ vadd.f64 d6, d12, d7 │ │ │ │ vsub.f64 d7, d7, d12 │ │ │ │ - vstr d11, [sp, #400] @ 0x190 │ │ │ │ vstr d5, [sp, #384] @ 0x180 │ │ │ │ + vstr d11, [sp, #400] @ 0x190 │ │ │ │ vstr d13, [sp, #832] @ 0x340 │ │ │ │ vmov.f64 d15, d6 │ │ │ │ vmul.f64 d6, d14, d6 │ │ │ │ - vmla.f64 d6, d0, d5 │ │ │ │ vmov.f64 d12, d7 │ │ │ │ vmul.f64 d7, d14, d7 │ │ │ │ - vmla.f64 d7, d0, d11 │ │ │ │ vstr d15, [sp, #392] @ 0x188 │ │ │ │ + vmla.f64 d6, d0, d5 │ │ │ │ vstr d12, [sp, #408] @ 0x198 │ │ │ │ + vmla.f64 d7, d0, d11 │ │ │ │ vstr d6, [sp, #848] @ 0x350 │ │ │ │ vmul.f64 d6, d0, d15 │ │ │ │ - vldr d15, [sp, #64] @ 0x40 │ │ │ │ vstr d7, [sp, #864] @ 0x360 │ │ │ │ vmul.f64 d7, d0, d12 │ │ │ │ + vldr d15, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d6, d14, d5 │ │ │ │ vnmls.f64 d7, d14, d11 │ │ │ │ - vldr d11, [sp, #8] │ │ │ │ + vldr d11, [sp] │ │ │ │ vstr d6, [sp, #856] @ 0x358 │ │ │ │ - vldr d6, [sp, #56] @ 0x38 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ vstr d7, [sp, #872] @ 0x368 │ │ │ │ vadd.f64 d7, d6, d3 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ vsub.f64 d7, d15, d11 │ │ │ │ + vstr d5, [sp, #416] @ 0x1a0 │ │ │ │ vmov.f64 d12, d7 │ │ │ │ vmul.f64 d7, d14, d7 │ │ │ │ - vmla.f64 d7, d0, d5 │ │ │ │ - vstr d5, [sp, #416] @ 0x1a0 │ │ │ │ vstr d12, [sp, #424] @ 0x1a8 │ │ │ │ + vmla.f64 d7, d0, d5 │ │ │ │ vstr d7, [sp, #880] @ 0x370 │ │ │ │ vmul.f64 d7, d0, d12 │ │ │ │ vmov.f64 d13, d7 │ │ │ │ vsub.f64 d7, d6, d3 │ │ │ │ vmul.f64 d6, d8, d4 │ │ │ │ vnmls.f64 d13, d14, d5 │ │ │ │ vmov.f64 d5, d1 │ │ │ │ vstr d13, [sp, #888] @ 0x378 │ │ │ │ vmov.f64 d13, d7 │ │ │ │ vadd.f64 d7, d11, d15 │ │ │ │ vstr d13, [sp, #432] @ 0x1b0 │ │ │ │ vmov.f64 d11, d7 │ │ │ │ vmul.f64 d7, d14, d7 │ │ │ │ - vmla.f64 d7, d0, d13 │ │ │ │ vstr d11, [sp, #440] @ 0x1b8 │ │ │ │ + vmla.f64 d7, d0, d13 │ │ │ │ vstr d7, [sp, #896] @ 0x380 │ │ │ │ vmul.f64 d7, d0, d11 │ │ │ │ vnmls.f64 d7, d14, d13 │ │ │ │ vstr d7, [sp, #904] @ 0x388 │ │ │ │ vmul.f64 d7, d1, d2 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ @@ -148470,605 +151548,602 @@ │ │ │ │ vmul.f64 d7, d0, d11 │ │ │ │ vmla.f64 d6, d0, d1 │ │ │ │ vmov.f64 d13, d7 │ │ │ │ vmul.f64 d7, d0, d8 │ │ │ │ vnmls.f64 d13, d14, d12 │ │ │ │ vstr d6, [sp, #912] @ 0x390 │ │ │ │ vmul.f64 d6, d9, d4 │ │ │ │ + str r2, [sp, #84] @ 0x54 │ │ │ │ vstr d8, [sp, #464] @ 0x1d0 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ vmul.f64 d7, d14, d11 │ │ │ │ vstr d1, [sp, #448] @ 0x1c0 │ │ │ │ vstr d4, [sp, #368] @ 0x170 │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ + vstr d2, [sp, #376] @ 0x178 │ │ │ │ vnmls.f64 d8, d14, d1 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #308] @ 0x134 │ │ │ │ + mov.w r3, r5, lsl #6 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ vmul.f64 d7, d10, d2 │ │ │ │ - vmla.f64 d1, d0, d12 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ vstr d13, [sp, #920] @ 0x398 │ │ │ │ vldr d13, [r1] │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ - mov.w r3, r9, lsl #6 │ │ │ │ + str r1, [sp, #96] @ 0x60 │ │ │ │ + vmla.f64 d1, d0, d12 │ │ │ │ + str r0, [sp, #88] @ 0x58 │ │ │ │ + str r3, [sp, #0] │ │ │ │ vsub.f64 d10, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ + vstr d12, [sp, #456] @ 0x1c8 │ │ │ │ vmul.f64 d6, d9, d2 │ │ │ │ - adds r0, r5, r3 │ │ │ │ - vstr d2, [sp, #376] @ 0x178 │ │ │ │ - str r1, [sp, #84] @ 0x54 │ │ │ │ - adds r1, r6, r3 │ │ │ │ + vstr d11, [sp, #472] @ 0x1d8 │ │ │ │ vstr d10, [sp, #480] @ 0x1e0 │ │ │ │ + vstr d8, [sp, #928] @ 0x3a0 │ │ │ │ vstr d1, [sp, #936] @ 0x3a8 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ vmul.f64 d7, d5, d4 │ │ │ │ - str r0, [sp, #88] @ 0x58 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - vstr d8, [sp, #928] @ 0x3a0 │ │ │ │ + vmov.f64 d2, d1 │ │ │ │ vstr d1, [sp, #488] @ 0x1e8 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vstr d11, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d12, [sp, #456] @ 0x1c8 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vmul.f64 d7, d14, d4 │ │ │ │ - vmla.f64 d7, d0, d10 │ │ │ │ vstr d4, [sp, #496] @ 0x1f0 │ │ │ │ vstr d6, [sp, #504] @ 0x1f8 │ │ │ │ + vmla.f64 d7, d0, d10 │ │ │ │ vstr d7, [sp, #944] @ 0x3b0 │ │ │ │ vmul.f64 d7, d0, d6 │ │ │ │ vnmls.f64 d7, d14, d1 │ │ │ │ + vldr d1, [r0] │ │ │ │ vstr d7, [sp, #952] @ 0x3b8 │ │ │ │ vmul.f64 d7, d0, d4 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ vmul.f64 d7, d14, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ + vldr d6, [r6] │ │ │ │ vnmls.f64 d4, d14, d10 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ - vmla.f64 d10, d0, d1 │ │ │ │ - vldr d1, [r0] │ │ │ │ + vmla.f64 d10, d0, d2 │ │ │ │ vstr d4, [sp, #960] @ 0x3c0 │ │ │ │ vstr d10, [sp, #968] @ 0x3c8 │ │ │ │ vldr d10, [r2] │ │ │ │ - mul.w r2, r4, r9 │ │ │ │ - adds r4, r7, r2 │ │ │ │ - add.w r0, r8, r2 │ │ │ │ + mov.w r2, r5, lsl #3 │ │ │ │ + sub.w r0, r2, r5 │ │ │ │ + str r2, [sp, #16] │ │ │ │ + mov.w r2, r0, lsl #3 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ + add.w r1, r8, r2 │ │ │ │ vadd.f64 d4, d6, d10 │ │ │ │ vsub.f64 d10, d6, d10 │ │ │ │ - vldr d6, [r6] │ │ │ │ - vldr d7, [r4] │ │ │ │ - str r4, [sp, #100] @ 0x64 │ │ │ │ + vldr d6, [r7] │ │ │ │ + vldr d7, [r1] │ │ │ │ vsub.f64 d2, d6, d13 │ │ │ │ - vstr d4, [sp, #160] @ 0xa0 │ │ │ │ + str r1, [sp, #100] @ 0x64 │ │ │ │ + add.w r1, r7, r3 │ │ │ │ + vstr d4, [sp, #72] @ 0x48 │ │ │ │ + vadd.f64 d13, d6, d13 │ │ │ │ vadd.f64 d11, d1, d7 │ │ │ │ vsub.f64 d1, d1, d7 │ │ │ │ - vadd.f64 d13, d6, d13 │ │ │ │ - vstr d2, [sp] │ │ │ │ + vstr d2, [sp, #144] @ 0x90 │ │ │ │ str r1, [sp, #104] @ 0x68 │ │ │ │ - vmov.f64 d3, d11 │ │ │ │ vldr d8, [r1] │ │ │ │ - mov.w r1, r9, lsl #5 │ │ │ │ - vldr d7, [r0] │ │ │ │ - str r2, [sp, #96] @ 0x60 │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ - str r0, [sp, #108] @ 0x6c │ │ │ │ - adds r0, r5, r1 │ │ │ │ - mov r3, r0 │ │ │ │ - vsub.f64 d4, d8, d7 │ │ │ │ + mov.w r1, r5, lsl #5 │ │ │ │ + vmov.f64 d3, d11 │ │ │ │ + str r2, [sp, #320] @ 0x140 │ │ │ │ + add r2, r9 │ │ │ │ str r1, [sp, #56] @ 0x38 │ │ │ │ + vldr d7, [r2] │ │ │ │ + str r2, [sp, #108] @ 0x6c │ │ │ │ + add.w r2, r6, r1 │ │ │ │ + add r1, r7 │ │ │ │ + mov r3, r2 │ │ │ │ + vldr d6, [r2] │ │ │ │ + mul.w r2, r4, r5 │ │ │ │ + str r1, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #112] @ 0x70 │ │ │ │ + add.w r4, r8, r2 │ │ │ │ + vsub.f64 d4, d8, d7 │ │ │ │ vadd.f64 d8, d8, d7 │ │ │ │ - vldr d6, [r0] │ │ │ │ - mul.w r0, r2, r9 │ │ │ │ - str r0, [sp, #120] @ 0x78 │ │ │ │ - adds r4, r7, r0 │ │ │ │ - add.w r2, r8, r0 │ │ │ │ - str r4, [sp, #124] @ 0x7c │ │ │ │ - vmov.f64 d15, d4 │ │ │ │ - str r2, [sp, #132] @ 0x84 │ │ │ │ + vldr d7, [r1] │ │ │ │ + strd r2, r4, [sp, #120] @ 0x78 │ │ │ │ vldr d11, [r4] │ │ │ │ - adds r4, r6, r1 │ │ │ │ - mov r1, r4 │ │ │ │ - str r3, [sp, #112] @ 0x70 │ │ │ │ - str r1, [sp, #128] @ 0x80 │ │ │ │ + add.w r4, r9, r2 │ │ │ │ + add.w r2, r5, r5, lsl #1 │ │ │ │ + mov.w r1, r2, lsl #3 │ │ │ │ + str r4, [sp, #128] @ 0x80 │ │ │ │ + vmov.f64 d15, d4 │ │ │ │ + str r1, [sp, #324] @ 0x144 │ │ │ │ vadd.f64 d2, d6, d11 │ │ │ │ vsub.f64 d11, d6, d11 │ │ │ │ - vldr d6, [r2] │ │ │ │ - movs r2, #24 │ │ │ │ - vldr d7, [r4] │ │ │ │ - mul.w r4, r2, r9 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r8, r1 │ │ │ │ + add r1, r9 │ │ │ │ + str r4, [sp, #132] @ 0x84 │ │ │ │ + str r1, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d12, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - adds r2, r7, r4 │ │ │ │ - str r2, [sp, #140] @ 0x8c │ │ │ │ + vldr d6, [r4] │ │ │ │ + mov.w r4, r2, lsl #5 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + str.w r4, [sp, #1272] @ 0x4f8 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + add r4, r3 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + vldr d5, [r4] │ │ │ │ str r4, [sp, #136] @ 0x88 │ │ │ │ - add r4, r8 │ │ │ │ - str r4, [sp, #156] @ 0x9c │ │ │ │ - vldr d6, [r2] │ │ │ │ - movs r2, #96 @ 0x60 │ │ │ │ - mul.w r0, r2, r9 │ │ │ │ - mov r2, r3 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - str r0, [sp, #144] @ 0x90 │ │ │ │ - adds r0, r2, r3 │ │ │ │ - add r1, r3 │ │ │ │ - str r0, [sp, #148] @ 0x94 │ │ │ │ - add.w r3, sp, #1024 @ 0x400 │ │ │ │ - str r1, [sp, #152] @ 0x98 │ │ │ │ - mov.w r2, r9, lsl #4 │ │ │ │ - vldr d5, [r0] │ │ │ │ - adds r0, r5, r2 │ │ │ │ - vldr d4, [r1] │ │ │ │ - movs r1, #104 @ 0x68 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ vadd.f64 d9, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d5, [r4] │ │ │ │ - mul.w r1, r1, r9 │ │ │ │ - adds r4, r7, r1 │ │ │ │ + vldr d5, [r1] │ │ │ │ + add r4, r3 │ │ │ │ + add.w r3, sp, #1024 @ 0x400 │ │ │ │ + add.w r1, r6, ip │ │ │ │ + vldr d4, [r4] │ │ │ │ + str r4, [sp, #140] @ 0x8c │ │ │ │ + add.w r4, r8, lr │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ vsub.f64 d0, d10, d8 │ │ │ │ vadd.f64 d10, d10, d8 │ │ │ │ - vstr d0, [sp, #976] @ 0x3d0 │ │ │ │ vstr d10, [sp, #512] @ 0x200 │ │ │ │ vsub.f64 d10, d13, d1 │ │ │ │ vadd.f64 d1, d13, d1 │ │ │ │ - vldr d13, [sp, #160] @ 0xa0 │ │ │ │ - vldr d0, [pc, #940] @ 85b68 │ │ │ │ - vadd.f64 d8, d13, d3 │ │ │ │ + vldr d13, [sp, #72] @ 0x48 │ │ │ │ vstr d10, [sp, #520] @ 0x208 │ │ │ │ + vadd.f64 d8, d13, d3 │ │ │ │ vstr d1, [sp, #528] @ 0x210 │ │ │ │ vadd.f64 d1, d2, d9 │ │ │ │ + vstr d0, [sp, #976] @ 0x3d0 │ │ │ │ vsub.f64 d2, d2, d9 │ │ │ │ + vldr d0, [pc, #960] @ 8bce0 │ │ │ │ vadd.f64 d10, d8, d1 │ │ │ │ vsub.f64 d1, d8, d1 │ │ │ │ vadd.f64 d8, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ + vstr d10, [sp, #984] @ 0x3d8 │ │ │ │ + str r4, [sp, #156] @ 0x9c │ │ │ │ vstr d1, [sp, #992] @ 0x3e0 │ │ │ │ vadd.f64 d1, d11, d7 │ │ │ │ - vstr d10, [sp, #984] @ 0x3d8 │ │ │ │ vsub.f64 d7, d11, d7 │ │ │ │ vsub.f64 d10, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + vldr d6, [r1] │ │ │ │ vmul.f64 d10, d10, d0 │ │ │ │ vmul.f64 d1, d1, d0 │ │ │ │ vmul.f64 d4, d4, d0 │ │ │ │ vstr d10, [sp, #536] @ 0x218 │ │ │ │ - vldr d10, [sp] │ │ │ │ + vldr d10, [sp, #144] @ 0x90 │ │ │ │ vstr d1, [sp, #544] @ 0x220 │ │ │ │ vstr d4, [sp, #552] @ 0x228 │ │ │ │ vmul.f64 d4, d7, d0 │ │ │ │ - vsub.f64 d1, d10, d15 │ │ │ │ vsub.f64 d7, d13, d3 │ │ │ │ - vldr d6, [r0] │ │ │ │ - str r4, [sp, #168] @ 0xa8 │ │ │ │ + vsub.f64 d1, d10, d15 │ │ │ │ vstr d4, [sp, #560] @ 0x230 │ │ │ │ vsub.f64 d9, d1, d2 │ │ │ │ vadd.f64 d2, d1, d2 │ │ │ │ vadd.f64 d1, d12, d5 │ │ │ │ vsub.f64 d5, d5, d12 │ │ │ │ - str r0, [sp, #160] @ 0xa0 │ │ │ │ + vstr d9, [sp, #1000] @ 0x3e8 │ │ │ │ vstr d2, [sp, #1008] @ 0x3f0 │ │ │ │ vadd.f64 d2, d10, d15 │ │ │ │ - vstr d9, [sp, #1000] @ 0x3e8 │ │ │ │ vsub.f64 d10, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vstr d2, [r3] │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ + add.w r3, sp, #1032 @ 0x408 │ │ │ │ vstr d10, [sp, #1016] @ 0x3f8 │ │ │ │ vstr d2, [r3] │ │ │ │ add.w r3, sp, #1040 @ 0x410 │ │ │ │ vstr d7, [r3] │ │ │ │ - mov r3, r2 │ │ │ │ + mov r3, r1 │ │ │ │ + add.w r1, r7, ip │ │ │ │ vldr d7, [r4] │ │ │ │ - adds r4, r6, r2 │ │ │ │ - add.w r2, r8, r1 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ - str r4, [sp, #172] @ 0xac │ │ │ │ + add.w r4, r9, lr │ │ │ │ + str r1, [sp, #72] @ 0x48 │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ + str r4, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vmov.f64 d10, d4 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ - vldr d6, [r4] │ │ │ │ - adds r2, r0, r2 │ │ │ │ - str r2, [sp, #180] @ 0xb4 │ │ │ │ - vstr d4, [sp, #232] @ 0xe8 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add.w r1, r5, r5, lsl #2 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov.w r4, r1, lsl #4 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + vstr d4, [sp, #216] @ 0xd8 │ │ │ │ + str r4, [sp, #268] @ 0x10c │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r2] │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ - mul.w r2, r2, r9 │ │ │ │ + add r4, r3 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ vmov.f64 d15, d7 │ │ │ │ - vstr d2, [sp, #264] @ 0x108 │ │ │ │ - adds r0, r7, r2 │ │ │ │ - str r0, [sp, #184] @ 0xb8 │ │ │ │ - vldr d7, [r0] │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ + vldr d6, [r4] │ │ │ │ + str r4, [sp, #164] @ 0xa4 │ │ │ │ + add.w r4, r8, r1 │ │ │ │ + vldr d7, [r4] │ │ │ │ + str r4, [sp, #168] @ 0xa8 │ │ │ │ + ldr r4, [sp, #0] │ │ │ │ + vstr d2, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ - add r4, r0 │ │ │ │ - str r4, [sp, #188] @ 0xbc │ │ │ │ + add r4, r3 │ │ │ │ + add.w r3, r9, r1 │ │ │ │ vmov.f64 d9, d11 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ vldr d6, [r4] │ │ │ │ - add.w r4, r8, r2 │ │ │ │ - str r4, [sp, #192] @ 0xc0 │ │ │ │ - vldr d13, [r4] │ │ │ │ - add.w r4, r7, sl │ │ │ │ - str r4, [sp, #196] @ 0xc4 │ │ │ │ + strd r4, r3, [sp, #172] @ 0xac │ │ │ │ + vldr d13, [r3] │ │ │ │ + vstr d10, [sp, #208] @ 0xd0 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + vstr d15, [sp, #224] @ 0xe0 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ + vstr d9, [sp, #232] @ 0xe8 │ │ │ │ + vadd.f64 d9, d10, d9 │ │ │ │ + vstr d11, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d4, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ - vstr d4, [sp, #272] @ 0x110 │ │ │ │ - vldr d6, [r4] │ │ │ │ - movs r4, #112 @ 0x70 │ │ │ │ - str r6, [sp, #0] │ │ │ │ - vstr d9, [sp, #248] @ 0xf8 │ │ │ │ - vadd.f64 d9, d10, d9 │ │ │ │ - mul.w r4, r4, r9 │ │ │ │ - vstr d3, [sp, #256] @ 0x100 │ │ │ │ + add.w r4, r8, r3 │ │ │ │ + add.w r3, r7, r0 │ │ │ │ vsub.f64 d3, d15, d3 │ │ │ │ - vstr d10, [sp, #224] @ 0xe0 │ │ │ │ - adds r0, r5, r4 │ │ │ │ - str r0, [sp, #200] @ 0xc8 │ │ │ │ - vstr d15, [sp, #240] @ 0xf0 │ │ │ │ - vldr d12, [r0] │ │ │ │ - adds r0, r6, r4 │ │ │ │ - str r0, [sp, #204] @ 0xcc │ │ │ │ - vldr d5, [r0] │ │ │ │ - add.w r0, r8, sl │ │ │ │ - str r0, [sp, #208] @ 0xd0 │ │ │ │ + vldr d5, [r3] │ │ │ │ + str r4, [sp, #180] @ 0xb4 │ │ │ │ + str r3, [sp, #188] @ 0xbc │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + vstr d4, [sp, #256] @ 0x100 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r6, r0 │ │ │ │ + vldr d12, [r4] │ │ │ │ + str r4, [sp, #184] @ 0xb8 │ │ │ │ + add.w r4, r9, r3 │ │ │ │ + add.w r3, r6, r2 │ │ │ │ + vldr d7, [r4] │ │ │ │ + strd r4, r3, [sp, #192] @ 0xc0 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ vadd.f64 d11, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ - vldr d7, [r0] │ │ │ │ - movs r0, #48 @ 0x30 │ │ │ │ - mul.w r0, r0, r9 │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - adds r6, r5, r0 │ │ │ │ - str r6, [sp, #212] @ 0xd4 │ │ │ │ - vldr d7, [r6] │ │ │ │ - add.w r6, r7, fp │ │ │ │ - str r6, [sp, #216] @ 0xd8 │ │ │ │ - vldr d6, [r6] │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ - add r6, r0 │ │ │ │ + vldr d7, [r3] │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + add.w sl, r3, r5 │ │ │ │ + mov.w sl, sl, lsl #3 │ │ │ │ + add.w r3, r8, sl │ │ │ │ + vldr d6, [r3] │ │ │ │ + strd r3, r4, [sp, #200] @ 0xc8 │ │ │ │ + add.w r3, r9, sl │ │ │ │ + vldr d2, [r3] │ │ │ │ + str r3, [sp, #264] @ 0x108 │ │ │ │ + add.w r3, sp, #1048 @ 0x418 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ - str r6, [sp, #220] @ 0xdc │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r6] │ │ │ │ - add.w r6, r8, fp │ │ │ │ - str r6, [sp, #280] @ 0x118 │ │ │ │ - add.w fp, r5, sl │ │ │ │ - vldr d2, [r6] │ │ │ │ - add.w r6, sp, #1048 @ 0x418 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r8, r0 │ │ │ │ + add r0, r9 │ │ │ │ vsub.f64 d8, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vadd.f64 d2, d11, d1 │ │ │ │ vsub.f64 d11, d11, d1 │ │ │ │ vadd.f64 d0, d9, d2 │ │ │ │ - vstr d0, [r6] │ │ │ │ + vstr d0, [r3] │ │ │ │ vsub.f64 d0, d9, d2 │ │ │ │ - vldr d9, [pc, #456] @ 85b70 │ │ │ │ - add.w r6, sp, #1056 @ 0x420 │ │ │ │ - vldr d2, [sp, #232] @ 0xe8 │ │ │ │ + add.w r3, sp, #1056 @ 0x420 │ │ │ │ + vldr d9, [pc, #468] @ 8bce8 │ │ │ │ + vldr d2, [sp, #216] @ 0xd8 │ │ │ │ + vstr d0, [r3] │ │ │ │ + add.w r3, sp, #1064 @ 0x428 │ │ │ │ vmul.f64 d10, d3, d9 │ │ │ │ - vstr d0, [r6] │ │ │ │ - vadd.f64 d2, d2, d13 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - add.w r6, sp, #1064 @ 0x428 │ │ │ │ + vadd.f64 d2, d2, d13 │ │ │ │ vmov.f64 d9, d10 │ │ │ │ - vldr d10, [pc, #428] @ 85b78 │ │ │ │ - vmov.f64 d15, d10 │ │ │ │ + vldr d10, [pc, #444] @ 8bcf0 │ │ │ │ vnmls.f64 d9, d2, d10 │ │ │ │ vmul.f64 d2, d2, d0 │ │ │ │ + vmov.f64 d15, d10 │ │ │ │ vmla.f64 d2, d3, d10 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vmul.f64 d10, d3, d0 │ │ │ │ vstr d9, [sp, #568] @ 0x238 │ │ │ │ + vmul.f64 d10, d3, d0 │ │ │ │ vstr d2, [sp, #576] @ 0x240 │ │ │ │ - vmov.f64 d9, d10 │ │ │ │ vadd.f64 d2, d12, d6 │ │ │ │ - vmov.f64 d10, d15 │ │ │ │ vsub.f64 d12, d12, d6 │ │ │ │ + vmov.f64 d9, d10 │ │ │ │ + vmov.f64 d10, d15 │ │ │ │ vnmls.f64 d9, d2, d15 │ │ │ │ vmul.f64 d2, d2, d0 │ │ │ │ + vmul.f64 d6, d12, d15 │ │ │ │ vmla.f64 d2, d3, d15 │ │ │ │ - vldr d15, [sp, #264] @ 0x108 │ │ │ │ - vldr d3, [sp, #272] @ 0x110 │ │ │ │ - vmul.f64 d6, d12, d10 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ - vldr d6, [pc, #336] @ 85b70 │ │ │ │ + vldr d6, [pc, #360] @ 8bce8 │ │ │ │ vstr d9, [sp, #584] @ 0x248 │ │ │ │ vadd.f64 d9, d4, d8 │ │ │ │ - vstr d2, [sp, #592] @ 0x250 │ │ │ │ - vadd.f64 d2, d15, d3 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vmul.f64 d12, d12, d6 │ │ │ │ vnmls.f64 d1, d7, d6 │ │ │ │ + vstr d2, [sp, #592] @ 0x250 │ │ │ │ + vldr d15, [sp, #248] @ 0xf8 │ │ │ │ + vldr d3, [sp, #256] @ 0x100 │ │ │ │ + vstr d1, [sp, #608] @ 0x260 │ │ │ │ + vadd.f64 d2, d15, d3 │ │ │ │ vsub.f64 d0, d9, d2 │ │ │ │ - vstr d0, [r6] │ │ │ │ + vstr d0, [r3] │ │ │ │ vadd.f64 d0, d9, d2 │ │ │ │ - add.w r6, sp, #1072 @ 0x430 │ │ │ │ - vstr d0, [r6] │ │ │ │ + add.w r3, sp, #1072 @ 0x430 │ │ │ │ + vstr d0, [r3] │ │ │ │ vsub.f64 d0, d4, d11 │ │ │ │ - add.w r6, sp, #1080 @ 0x438 │ │ │ │ - vstr d0, [r6] │ │ │ │ + add.w r3, sp, #1080 @ 0x438 │ │ │ │ + vstr d0, [r3] │ │ │ │ vadd.f64 d0, d4, d11 │ │ │ │ vmov.f64 d4, d12 │ │ │ │ - vldr d11, [sp, #256] @ 0x100 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ + str r4, [sp, #16] │ │ │ │ + vldr d11, [sp, #240] @ 0xf0 │ │ │ │ vmla.f64 d4, d7, d10 │ │ │ │ - vldr d7, [sp, #240] @ 0xf0 │ │ │ │ - adds r6, r7, r4 │ │ │ │ - add r4, r8 │ │ │ │ + vldr d7, [sp, #224] @ 0xe0 │ │ │ │ vstr d0, [sp, #600] @ 0x258 │ │ │ │ + add.w sl, r6, r3 │ │ │ │ + add r3, r7 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ - vstr d1, [sp, #608] @ 0x260 │ │ │ │ vstr d4, [sp, #616] @ 0x268 │ │ │ │ - vldr d4, [sp, #232] @ 0xe8 │ │ │ │ + vldr d4, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d13, d4, d13 │ │ │ │ - vldr d4, [sp, #248] @ 0xf8 │ │ │ │ + vldr d4, [sp, #232] @ 0xe8 │ │ │ │ vmul.f64 d5, d13, d10 │ │ │ │ vmov.f64 d11, d5 │ │ │ │ vmla.f64 d11, d7, d6 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vnmls.f64 d7, d13, d6 │ │ │ │ vsub.f64 d6, d15, d3 │ │ │ │ vstr d11, [sp, #624] @ 0x270 │ │ │ │ vstr d7, [sp, #632] @ 0x278 │ │ │ │ - vldr d7, [sp, #224] @ 0xe0 │ │ │ │ - str r6, [sp, #224] @ 0xe0 │ │ │ │ + vldr d7, [sp, #208] @ 0xd0 │ │ │ │ + str r0, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ vstr d0, [sp, #640] @ 0x280 │ │ │ │ vsub.f64 d0, d7, d6 │ │ │ │ - vldr d6, [fp] │ │ │ │ - vldr d7, [r6] │ │ │ │ - ldr r6, [sp, #0] │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov r4, r3 │ │ │ │ + vldr d6, [sl] │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ vstr d0, [sp, #648] @ 0x288 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - add sl, r6 │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ - add r6, fp │ │ │ │ - str r6, [sp, #232] @ 0xe8 │ │ │ │ - vldr d6, [sl] │ │ │ │ - vstr d7, [sp, #288] @ 0x120 │ │ │ │ - vldr d7, [r4] │ │ │ │ + vldr d6, [r4] │ │ │ │ + vstr d7, [sp, #272] @ 0x110 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, sl, r3 │ │ │ │ + str r0, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r6] │ │ │ │ - adds r6, r7, r0 │ │ │ │ - str r6, [sp, #240] @ 0xf0 │ │ │ │ - add r0, r8 │ │ │ │ - str r0, [sp, #256] @ 0x100 │ │ │ │ - vstr d7, [sp, #296] @ 0x128 │ │ │ │ - vldr d7, [r6] │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ - vldr d13, [r0] │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r8, r2 │ │ │ │ + add r2, r9 │ │ │ │ + str r0, [sp, #224] @ 0xe0 │ │ │ │ + vstr d7, [sp, #280] @ 0x118 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r4, r3 │ │ │ │ + vstr d4, [sp, #312] @ 0x138 │ │ │ │ + str r0, [sp, #232] @ 0xe8 │ │ │ │ + vldr d13, [r2] │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - add r6, sl │ │ │ │ - str r6, [sp, #248] @ 0xf8 │ │ │ │ - vstr d4, [sp, #320] @ 0x140 │ │ │ │ vmov.f64 d15, d6 │ │ │ │ - vldr d6, [r6] │ │ │ │ - adds r6, r7, r3 │ │ │ │ - str r6, [sp, #264] @ 0x108 │ │ │ │ - add r3, r8 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ + vstr d11, [sp, #288] @ 0x120 │ │ │ │ + vstr d6, [sp, #296] @ 0x128 │ │ │ │ + vldr d6, [r0] │ │ │ │ + add.w r0, r8, ip │ │ │ │ + add ip, r9 │ │ │ │ + vldr d1, [r0] │ │ │ │ + str r0, [sp, #240] @ 0xf0 │ │ │ │ + add.w r0, r6, lr │ │ │ │ + add lr, r7 │ │ │ │ + vldr d12, [ip] │ │ │ │ + str r0, [sp, #248] @ 0xf8 │ │ │ │ + vldr d2, [r0] │ │ │ │ vsub.f64 d11, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ - vldr d1, [r6] │ │ │ │ - adds r6, r5, r1 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ - vldr d12, [r3] │ │ │ │ - add r1, r0 │ │ │ │ - vldr d2, [r6] │ │ │ │ - str r6, [sp, #272] @ 0x110 │ │ │ │ - add.w r6, r7, ip │ │ │ │ - str r3, [sp, #284] @ 0x11c │ │ │ │ - add ip, r8 │ │ │ │ - vldr d4, [r1] │ │ │ │ + add.w r0, r6, r1 │ │ │ │ + add r1, r7 │ │ │ │ + vldr d4, [lr] │ │ │ │ + str r0, [sp, #256] @ 0x100 │ │ │ │ vsub.f64 d7, d1, d2 │ │ │ │ - adds r3, r5, r2 │ │ │ │ - add r2, r0 │ │ │ │ - b.n 85b88 │ │ │ │ + b.n 8bd00 │ │ │ │ + nop │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 85de8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 8bf60 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 85e34 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 8bfac ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ + add r7, pc, #824 @ (adr r7, 8c034 ) │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d5, [r6] │ │ │ │ vadd.f64 d1, d1, d2 │ │ │ │ vadd.f64 d6, d4, d12 │ │ │ │ - vldr d10, [ip] │ │ │ │ vsub.f64 d12, d4, d12 │ │ │ │ - vldr d4, [r2] │ │ │ │ - vstr d3, [sp, #304] @ 0x130 │ │ │ │ - vstr d15, [sp, #312] @ 0x138 │ │ │ │ + vldr d4, [r1] │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ - vadd.f64 d8, d4, d10 │ │ │ │ - vsub.f64 d4, d4, d10 │ │ │ │ - vadd.f64 d10, d0, d3 │ │ │ │ - str r3, [sp, #328] @ 0x148 │ │ │ │ + vldr d6, [r0] │ │ │ │ + ldr r0, [sp, #268] @ 0x10c │ │ │ │ + add.w r3, r8, r0 │ │ │ │ + add r0, r9 │ │ │ │ + vldr d5, [r3] │ │ │ │ + str r3, [sp, #268] @ 0x10c │ │ │ │ add.w r3, sp, #1088 @ 0x440 │ │ │ │ + vldr d10, [r0] │ │ │ │ + str r0, [sp, #304] @ 0x130 │ │ │ │ vsub.f64 d2, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ + vadd.f64 d8, d4, d10 │ │ │ │ + vsub.f64 d4, d4, d10 │ │ │ │ + vadd.f64 d10, d0, d3 │ │ │ │ vadd.f64 d5, d2, d8 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ vadd.f64 d8, d1, d6 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vadd.f64 d3, d10, d8 │ │ │ │ vstr d3, [sp, #656] @ 0x290 │ │ │ │ vsub.f64 d3, d10, d8 │ │ │ │ - vldr d8, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d10, d8, d15 │ │ │ │ - vsub.f64 d8, d2, d7 │ │ │ │ - vldr d15, [pc, #952] @ 85fb0 │ │ │ │ - vadd.f64 d7, d7, d2 │ │ │ │ + vmov.f64 d10, d15 │ │ │ │ + vldr d8, [sp, #280] @ 0x118 │ │ │ │ + vldr d15, [pc, #936] @ 8c118 │ │ │ │ vstr d3, [r3] │ │ │ │ add.w r3, sp, #1096 @ 0x448 │ │ │ │ + vsub.f64 d10, d8, d10 │ │ │ │ + vsub.f64 d8, d2, d7 │ │ │ │ + vadd.f64 d7, d7, d2 │ │ │ │ vmul.f64 d8, d8, d15 │ │ │ │ vadd.f64 d3, d10, d8 │ │ │ │ vstr d3, [r3] │ │ │ │ vsub.f64 d3, d10, d8 │ │ │ │ - vldr d8, [sp, #288] @ 0x120 │ │ │ │ add.w r3, sp, #1104 @ 0x450 │ │ │ │ - vadd.f64 d10, d8, d13 │ │ │ │ - vadd.f64 d8, d9, d5 │ │ │ │ + vldr d8, [sp, #272] @ 0x110 │ │ │ │ vstr d3, [r3] │ │ │ │ add.w r3, sp, #1112 @ 0x458 │ │ │ │ + vadd.f64 d10, d8, d13 │ │ │ │ + vadd.f64 d8, d9, d5 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ vmul.f64 d8, d8, d15 │ │ │ │ - vldr d15, [sp, #320] @ 0x140 │ │ │ │ + vldr d15, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d3, d10, d8 │ │ │ │ vstr d3, [r3] │ │ │ │ vadd.f64 d3, d10, d8 │ │ │ │ vadd.f64 d10, d15, d11 │ │ │ │ vadd.f64 d8, d12, d4 │ │ │ │ - add.w r3, sp, #1120 @ 0x460 │ │ │ │ vsub.f64 d11, d15, d11 │ │ │ │ + add.w r3, sp, #1120 @ 0x460 │ │ │ │ vsub.f64 d12, d12, d4 │ │ │ │ vstr d3, [r3] │ │ │ │ - vsub.f64 d3, d10, d8 │ │ │ │ add.w r3, sp, #1128 @ 0x468 │ │ │ │ + vsub.f64 d3, d10, d8 │ │ │ │ vsub.f64 d1, d11, d6 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ - vldr d11, [sp, #288] @ 0x120 │ │ │ │ + vldr d11, [sp, #272] @ 0x110 │ │ │ │ vstr d3, [r3] │ │ │ │ add.w r3, sp, #1136 @ 0x470 │ │ │ │ - vsub.f64 d13, d11, d13 │ │ │ │ vadd.f64 d3, d10, d8 │ │ │ │ + vsub.f64 d13, d11, d13 │ │ │ │ vstr d1, [r3] │ │ │ │ add.w r3, sp, #1144 @ 0x478 │ │ │ │ vstr d6, [r3] │ │ │ │ add.w r3, sp, #1152 @ 0x480 │ │ │ │ - vldr d6, [pc, #796] @ 85fb0 │ │ │ │ + vldr d6, [pc, #772] @ 8c118 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vmul.f64 d5, d5, d6 │ │ │ │ vsub.f64 d11, d13, d7 │ │ │ │ vadd.f64 d7, d13, d7 │ │ │ │ vstr d11, [r3] │ │ │ │ add.w r3, sp, #1160 @ 0x488 │ │ │ │ - vldr d11, [sp, #312] @ 0x138 │ │ │ │ vstr d7, [r3] │ │ │ │ add.w r3, sp, #1168 @ 0x490 │ │ │ │ - vldr d7, [sp, #296] @ 0x128 │ │ │ │ + vldr d7, [sp, #280] @ 0x118 │ │ │ │ + vldr d11, [sp, #296] @ 0x128 │ │ │ │ + vldr d6, [r8] │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ vsub.f64 d11, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstr d11, [r3] │ │ │ │ add.w r3, sp, #1176 @ 0x498 │ │ │ │ vstr d7, [r3] │ │ │ │ add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ - vldr d7, [sp, #304] @ 0x130 │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ - vldr d6, [r7] │ │ │ │ + vldr d7, [sp, #288] @ 0x120 │ │ │ │ vsub.f64 d7, d0, d7 │ │ │ │ vsub.f64 d2, d7, d12 │ │ │ │ vadd.f64 d7, d7, d12 │ │ │ │ vstr d2, [r3] │ │ │ │ add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ vstr d7, [r3] │ │ │ │ - adds r3, r5, r0 │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mov r3, r0 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ + ldr r3, [sp, #308] @ 0x134 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + add r3, r7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #272] @ 0x110 │ │ │ │ + str r3, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - add r3, r0 │ │ │ │ - str r3, [sp, #288] @ 0x120 │ │ │ │ vldr d6, [r3] │ │ │ │ + ldr r3, [sp, #320] @ 0x140 │ │ │ │ vstr d7, [sp, #664] @ 0x298 │ │ │ │ - vldr d7, [r8] │ │ │ │ - ldr r3, [sp, #96] @ 0x60 │ │ │ │ + vldr d7, [r9] │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + add r3, r7 │ │ │ │ + str r0, [sp, #288] @ 0x120 │ │ │ │ + str r3, [sp, #308] @ 0x134 │ │ │ │ vsub.f64 d8, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - adds r0, r5, r3 │ │ │ │ - str r0, [sp, #96] @ 0x60 │ │ │ │ + vstr d8, [sp, #672] @ 0x2a0 │ │ │ │ vstr d6, [sp, #680] @ 0x2a8 │ │ │ │ vldr d6, [r0] │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - vstr d8, [sp, #672] @ 0x2a0 │ │ │ │ - adds r0, r7, r0 │ │ │ │ - str r0, [sp, #296] @ 0x128 │ │ │ │ - vldr d7, [r0] │ │ │ │ ldr r0, [sp, #0] │ │ │ │ - add r3, r0 │ │ │ │ + add r0, r8 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ - str r3, [sp, #304] @ 0x130 │ │ │ │ vldr d6, [r3] │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ vstr d11, [sp, #688] @ 0x2b0 │ │ │ │ - add r3, r8 │ │ │ │ - str r3, [sp, #8] │ │ │ │ + add r3, r9 │ │ │ │ vldr d7, [r3] │ │ │ │ + str r3, [sp, #0] │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ - adds r3, r7, r3 │ │ │ │ - str r3, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d15, d6, d7 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ + add r3, r8 │ │ │ │ + str r3, [sp, #320] @ 0x140 │ │ │ │ + vstr d15, [sp, #696] @ 0x2b8 │ │ │ │ vldr d8, [r3] │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ - vstr d15, [sp, #696] @ 0x2b8 │ │ │ │ - adds r0, r5, r3 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + add r3, r7 │ │ │ │ + vldr d4, [r3] │ │ │ │ str r0, [sp, #120] @ 0x78 │ │ │ │ + str r3, [sp, #312] @ 0x138 │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ vldr d2, [r0] │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ - add r3, r0 │ │ │ │ - str r3, [sp, #320] @ 0x140 │ │ │ │ + add r3, r9 │ │ │ │ + vldr d12, [r3] │ │ │ │ + str r3, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d6, d8, d2 │ │ │ │ vadd.f64 d8, d8, d2 │ │ │ │ - vldr d4, [r3] │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ - add r3, r8 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ - vldr d12, [r3] │ │ │ │ - ldr r3, [sp, #136] @ 0x88 │ │ │ │ - adds r0, r5, r3 │ │ │ │ - str r0, [sp, #136] @ 0x88 │ │ │ │ + ldr r3, [sp, #324] @ 0x144 │ │ │ │ vadd.f64 d7, d4, d12 │ │ │ │ vsub.f64 d12, d4, d12 │ │ │ │ + add.w r0, r6, r3 │ │ │ │ + add r3, r7 │ │ │ │ vldr d5, [r0] │ │ │ │ - ldr r0, [sp, #144] @ 0x90 │ │ │ │ + str r0, [sp, #324] @ 0x144 │ │ │ │ + ldr.w r0, [sp, #1272] @ 0x4f8 │ │ │ │ + str r3, [sp, #332] @ 0x14c │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - adds r0, r7, r0 │ │ │ │ - str r0, [sp, #332] @ 0x14c │ │ │ │ + vldr d2, [r3] │ │ │ │ + add r0, r8 │ │ │ │ vldr d4, [r0] │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ - add r3, r0 │ │ │ │ - ldr r0, [sp, #144] @ 0x90 │ │ │ │ - str.w r3, [sp, #1272] @ 0x4f8 │ │ │ │ + str r0, [sp, #328] @ 0x148 │ │ │ │ + ldr.w r0, [sp, #1272] @ 0x4f8 │ │ │ │ vsub.f64 d1, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d2, [r3] │ │ │ │ - add.w r3, r8, r0 │ │ │ │ - str r3, [sp, #144] @ 0x90 │ │ │ │ + add.w r3, r9, r0 │ │ │ │ vldr d10, [r3] │ │ │ │ + str.w r3, [sp, #1272] @ 0x4f8 │ │ │ │ add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ vadd.f64 d7, d2, d10 │ │ │ │ vsub.f64 d2, d2, d10 │ │ │ │ vadd.f64 d10, d0, d13 │ │ │ │ vsub.f64 d13, d0, d13 │ │ │ │ vadd.f64 d4, d1, d7 │ │ │ │ vsub.f64 d1, d1, d7 │ │ │ │ @@ -149079,178 +152154,178 @@ │ │ │ │ vsub.f64 d15, d10, d7 │ │ │ │ add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ vsub.f64 d7, d1, d6 │ │ │ │ vldr d10, [sp, #680] @ 0x2a8 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vstr d15, [r3] │ │ │ │ add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ - vldr d15, [pc, #384] @ 85fb0 │ │ │ │ + vldr d15, [pc, #360] @ 8c118 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vldr d15, [sp, #688] @ 0x2b0 │ │ │ │ vadd.f64 d10, d10, d15 │ │ │ │ vsub.f64 d15, d7, d10 │ │ │ │ vstr d15, [r3] │ │ │ │ vadd.f64 d15, d7, d10 │ │ │ │ add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ vldr d7, [sp, #664] @ 0x298 │ │ │ │ vstr d15, [r3] │ │ │ │ add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ vldr d15, [sp, #696] @ 0x2b8 │ │ │ │ vadd.f64 d10, d7, d15 │ │ │ │ vadd.f64 d7, d9, d4 │ │ │ │ - vldr d15, [pc, #328] @ 85fb0 │ │ │ │ + vldr d15, [pc, #304] @ 8c118 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vsub.f64 d15, d10, d7 │ │ │ │ vstr d15, [r3] │ │ │ │ vadd.f64 d15, d10, d7 │ │ │ │ - vldr d7, [sp, #672] @ 0x2a0 │ │ │ │ add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ - vadd.f64 d10, d7, d11 │ │ │ │ - vadd.f64 d7, d12, d2 │ │ │ │ + vldr d7, [sp, #672] @ 0x2a0 │ │ │ │ vstr d15, [r3] │ │ │ │ add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ + vadd.f64 d10, d7, d11 │ │ │ │ + vadd.f64 d7, d12, d2 │ │ │ │ vsub.f64 d12, d12, d2 │ │ │ │ vsub.f64 d15, d10, d7 │ │ │ │ vadd.f64 d7, d10, d7 │ │ │ │ - vldr d10, [sp, #672] @ 0x2a0 │ │ │ │ - vsub.f64 d11, d10, d11 │ │ │ │ vstr d15, [r3] │ │ │ │ add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ - vldr d10, [pc, #252] @ 85fb0 │ │ │ │ + vldr d10, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r0, [sp, #136] @ 0x88 │ │ │ │ + vldr d8, [sp, #664] @ 0x298 │ │ │ │ + vsub.f64 d11, d10, d11 │ │ │ │ + vldr d10, [pc, #224] @ 8c118 │ │ │ │ + vldr d9, [sp, #936] @ 0x3a8 │ │ │ │ vsub.f64 d15, d11, d5 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vstr d15, [sp, #672] @ 0x2a0 │ │ │ │ vadd.f64 d15, d11, d5 │ │ │ │ - vldr d8, [sp, #664] @ 0x298 │ │ │ │ vldr d11, [sp, #984] @ 0x3d8 │ │ │ │ - vldr d9, [sp, #936] @ 0x3a8 │ │ │ │ vstr d15, [r3] │ │ │ │ add.w r3, sp, #1264 @ 0x4f0 │ │ │ │ vldr d15, [sp, #696] @ 0x2b8 │ │ │ │ - ldr r0, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d5, d8, d15 │ │ │ │ vldr d8, [sp, #688] @ 0x2b0 │ │ │ │ vsub.f64 d1, d5, d6 │ │ │ │ vadd.f64 d15, d5, d6 │ │ │ │ vldr d6, [sp, #680] @ 0x2a8 │ │ │ │ vsub.f64 d6, d8, d6 │ │ │ │ - vstr d15, [sp, #696] @ 0x2b8 │ │ │ │ vstr d1, [sp, #664] @ 0x298 │ │ │ │ vadd.f64 d1, d3, d7 │ │ │ │ + vstr d15, [sp, #696] @ 0x2b8 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vsub.f64 d8, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vsub.f64 d4, d13, d12 │ │ │ │ vadd.f64 d13, d13, d12 │ │ │ │ vstr d8, [sp, #680] @ 0x2a8 │ │ │ │ vstr d4, [r3] │ │ │ │ add.w r3, sp, #1048 @ 0x418 │ │ │ │ vldr d4, [sp, #656] @ 0x290 │ │ │ │ vstr d6, [sp, #688] @ 0x2b0 │ │ │ │ vldr d0, [r3] │ │ │ │ add.w r3, sp, #1200 @ 0x4b0 │ │ │ │ vldr d15, [r3] │ │ │ │ add.w r3, sp, #1024 @ 0x400 │ │ │ │ - vadd.f64 d5, d11, d0 │ │ │ │ vldr d12, [r3] │ │ │ │ add.w r3, sp, #1072 @ 0x430 │ │ │ │ - vadd.f64 d8, d4, d15 │ │ │ │ vldr d10, [r3] │ │ │ │ + vadd.f64 d5, d11, d0 │ │ │ │ + vadd.f64 d8, d4, d15 │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d6, d12, d10 │ │ │ │ vsub.f64 d4, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ - vadd.f64 d6, d12, d10 │ │ │ │ - vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d5, [r5] │ │ │ │ vsub.f64 d2, d6, d1 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vldr d1, [sp, #920] @ 0x398 │ │ │ │ - vstr d6, [r7] │ │ │ │ + vstr d5, [r6] │ │ │ │ + vstr d6, [r8] │ │ │ │ vmul.f64 d6, d1, d2 │ │ │ │ vnmls.f64 d6, d9, d4 │ │ │ │ vstr d6, [r3] │ │ │ │ vmul.f64 d6, d9, d2 │ │ │ │ + ldr r3, [sp, #296] @ 0x128 │ │ │ │ vmla.f64 d6, d1, d4 │ │ │ │ - vsub.f64 d4, d12, d10 │ │ │ │ - vldr d1, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d10, [pc, #24] @ 85fb0 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vsub.f64 d6, d11, d0 │ │ │ │ - vldr d0, [sp, #656] @ 0x290 │ │ │ │ + vmov.f64 d1, d11 │ │ │ │ vldr d11, [sp, #752] @ 0x2f0 │ │ │ │ - ldr r0, [sp, #148] @ 0x94 │ │ │ │ - b.n 85fd0 │ │ │ │ - nop.w │ │ │ │ + vsub.f64 d4, d12, d10 │ │ │ │ + b.n 8c138 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 86230 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 8c398 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 86274 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 8c3dc ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 86240 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 8c3a8 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ + vldr d10, [pc, #-36] @ 8c118 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vsub.f64 d6, d1, d0 │ │ │ │ + ldr r3, [sp, #328] @ 0x148 │ │ │ │ + vldr d0, [sp, #656] @ 0x290 │ │ │ │ + vldr d1, [sp, #736] @ 0x2e0 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vsub.f64 d6, d0, d15 │ │ │ │ vsub.f64 d2, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vmul.f64 d4, d1, d2 │ │ │ │ vnmls.f64 d4, d11, d5 │ │ │ │ vmul.f64 d5, d1, d5 │ │ │ │ vmla.f64 d5, d11, d2 │ │ │ │ vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #332] @ 0x14c │ │ │ │ - vstr d5, [r0] │ │ │ │ - vmul.f64 d5, d8, d6 │ │ │ │ - vldr d12, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d5, [r3] │ │ │ │ ldr r3, [sp, #112] @ 0x70 │ │ │ │ - ldr r0, [sp, #312] @ 0x138 │ │ │ │ + vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d12, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r0, [sp, #164] @ 0xa4 │ │ │ │ + vmul.f64 d5, d8, d6 │ │ │ │ + vldr d11, [sp, #992] @ 0x3e0 │ │ │ │ vnmls.f64 d5, d12, d7 │ │ │ │ vmul.f64 d7, d8, d7 │ │ │ │ vmla.f64 d7, d12, d6 │ │ │ │ - vldr d11, [sp, #992] @ 0x3e0 │ │ │ │ vldr d12, [sp, #912] @ 0x390 │ │ │ │ vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #320] @ 0x140 │ │ │ │ + vstr d7, [r3] │ │ │ │ add.w r3, sp, #1064 @ 0x428 │ │ │ │ - vstr d7, [r0] │ │ │ │ vldr d7, [sp, #1016] @ 0x3f8 │ │ │ │ vldr d2, [r3] │ │ │ │ add.w r3, sp, #1056 @ 0x420 │ │ │ │ - ldr r0, [sp, #180] @ 0xb4 │ │ │ │ vldr d0, [r3] │ │ │ │ add.w r3, sp, #1088 @ 0x440 │ │ │ │ + vldr d3, [r3] │ │ │ │ + add.w r3, sp, #1128 @ 0x468 │ │ │ │ vadd.f64 d8, d11, d2 │ │ │ │ vadd.f64 d1, d7, d0 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ vsub.f64 d0, d11, d2 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1128 @ 0x468 │ │ │ │ vstr d7, [sp, #88] @ 0x58 │ │ │ │ vstr d0, [sp, #112] @ 0x70 │ │ │ │ vldr d0, [r3] │ │ │ │ add.w r3, sp, #1248 @ 0x4e0 │ │ │ │ vldr d11, [r3] │ │ │ │ add.w r3, sp, #1208 @ 0x4b8 │ │ │ │ - vadd.f64 d7, d3, d0 │ │ │ │ vldr d15, [r3] │ │ │ │ - ldr r3, [sp, #240] @ 0xf0 │ │ │ │ + vadd.f64 d7, d3, d0 │ │ │ │ + ldr r3, [sp, #268] @ 0x10c │ │ │ │ vsub.f64 d6, d11, d15 │ │ │ │ vadd.f64 d2, d15, d11 │ │ │ │ - vmov.f64 d15, d10 │ │ │ │ vldr d11, [sp, #928] @ 0x3a0 │ │ │ │ + vmov.f64 d15, d10 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d3, d0 │ │ │ │ vldr d3, [sp, #88] @ 0x58 │ │ │ │ vldr d0, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ @@ -149258,1692 +152333,1700 @@ │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vsub.f64 d10, d1, d4 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vsub.f64 d9, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - vmul.f64 d2, d11, d10 │ │ │ │ vldr d8, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d2, d11, d10 │ │ │ │ vnmls.f64 d2, d12, d9 │ │ │ │ vstr d2, [r0] │ │ │ │ vmul.f64 d2, d12, d10 │ │ │ │ + vadd.f64 d10, d0, d6 │ │ │ │ + ldr r0, [sp, #196] @ 0xc4 │ │ │ │ + vsub.f64 d6, d0, d6 │ │ │ │ + vldr d12, [sp, #392] @ 0x188 │ │ │ │ vmla.f64 d2, d11, d9 │ │ │ │ vadd.f64 d9, d3, d7 │ │ │ │ - vldr d12, [sp, #392] @ 0x188 │ │ │ │ - vadd.f64 d10, d0, d6 │ │ │ │ vldr d11, [sp, #384] @ 0x180 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ - vsub.f64 d6, d0, d6 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [r3] │ │ │ │ vmul.f64 d2, d12, d9 │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ vnmls.f64 d2, d11, d10 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d2, d12, d10 │ │ │ │ + ldr r0, [sp, #224] @ 0xe0 │ │ │ │ vmla.f64 d2, d11, d9 │ │ │ │ vldr d9, [sp, #32] │ │ │ │ - vstr d2, [r3] │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d2, d8, d4 │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d4, d9, d4 │ │ │ │ - vmla.f64 d4, d8, d5 │ │ │ │ - vnmls.f64 d2, d9, d5 │ │ │ │ - vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #264] @ 0x108 │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ + ldr r0, [sp, #240] @ 0xf0 │ │ │ │ vldr d1, [sp, #712] @ 0x2c8 │ │ │ │ + vnmls.f64 d2, d9, d5 │ │ │ │ + vmla.f64 d4, d8, d5 │ │ │ │ vldr d12, [sp, #704] @ 0x2c0 │ │ │ │ vldr d0, [sp, #600] @ 0x258 │ │ │ │ vmul.f64 d5, d1, d7 │ │ │ │ vldr d11, [sp, #648] @ 0x288 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d2, [r3] │ │ │ │ add.w r3, sp, #1040 @ 0x410 │ │ │ │ - ldr r0, [sp, #200] @ 0xc8 │ │ │ │ - ldr r6, [sp, #224] @ 0xe0 │ │ │ │ vnmls.f64 d5, d12, d6 │ │ │ │ vmul.f64 d6, d1, d6 │ │ │ │ - vmla.f64 d6, d12, d7 │ │ │ │ - vadd.f64 d7, d0, d11 │ │ │ │ + vstr d4, [r0] │ │ │ │ vldr d1, [r3] │ │ │ │ add.w r3, sp, #1080 @ 0x438 │ │ │ │ - vldr d12, [sp, #1008] @ 0x3f0 │ │ │ │ - vldr d4, [pc, #-440] @ 85fb8 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ + ldr r0, [sp, #184] @ 0xb8 │ │ │ │ + vmla.f64 d6, d12, d7 │ │ │ │ + vadd.f64 d7, d0, d11 │ │ │ │ vldr d0, [r3] │ │ │ │ add.w r3, sp, #1256 @ 0x4e8 │ │ │ │ - vldr d2, [pc, #-440] @ 85fc8 │ │ │ │ + vldr d12, [sp, #1008] @ 0x3f0 │ │ │ │ + vldr d4, [pc, #-472] @ 8c120 │ │ │ │ vstr d5, [r0] │ │ │ │ + vmul.f64 d7, d7, d15 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + vldr d2, [pc, #-468] @ 8c130 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vmul.f64 d6, d13, d4 │ │ │ │ vsub.f64 d8, d1, d7 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ + ldr r0, [sp, #248] @ 0xf8 │ │ │ │ vldr d1, [sp, #640] @ 0x280 │ │ │ │ - vstr d6, [r6] │ │ │ │ - vmul.f64 d6, d13, d4 │ │ │ │ vmul.f64 d13, d13, d2 │ │ │ │ - ldr r0, [sp, #168] @ 0xa8 │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ + vstr d7, [sp, #16] │ │ │ │ vadd.f64 d7, d0, d1 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vldr d15, [r3] │ │ │ │ add.w r3, sp, #1192 @ 0x4a8 │ │ │ │ - vnmls.f64 d6, d15, d2 │ │ │ │ - vmla.f64 d13, d15, d4 │ │ │ │ vsub.f64 d1, d12, d7 │ │ │ │ vadd.f64 d11, d12, d7 │ │ │ │ vldr d12, [r3] │ │ │ │ add.w r3, sp, #1144 @ 0x478 │ │ │ │ - vldr d15, [sp, #32] │ │ │ │ + vnmls.f64 d6, d15, d2 │ │ │ │ + vmla.f64 d13, d15, d4 │ │ │ │ + vldr d15, [sp, #16] │ │ │ │ vldr d3, [r3] │ │ │ │ + add.w r3, sp, #1032 @ 0x408 │ │ │ │ vmul.f64 d7, d12, d4 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ vmla.f64 d7, d3, d2 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vmul.f64 d7, d3, d4 │ │ │ │ vmov.f64 d3, d4 │ │ │ │ - vsub.f64 d9, d8, d5 │ │ │ │ - vadd.f64 d5, d8, d5 │ │ │ │ vnmls.f64 d7, d12, d2 │ │ │ │ vldr d12, [sp, #760] @ 0x2f8 │ │ │ │ - vldr d8, [sp, #432] @ 0x1b0 │ │ │ │ + vsub.f64 d9, d8, d5 │ │ │ │ + vadd.f64 d5, d8, d5 │ │ │ │ vsub.f64 d4, d7, d13 │ │ │ │ vadd.f64 d7, d7, d13 │ │ │ │ vldr d13, [sp, #728] @ 0x2d8 │ │ │ │ vsub.f64 d10, d1, d4 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vmul.f64 d2, d13, d10 │ │ │ │ vnmls.f64 d2, d12, d9 │ │ │ │ - vstr d2, [r3] │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d2, d12, d10 │ │ │ │ + vadd.f64 d10, d15, d7 │ │ │ │ + vldr d12, [sp, #48] @ 0x30 │ │ │ │ + vsub.f64 d7, d15, d7 │ │ │ │ + ldr r0, [sp, #156] @ 0x9c │ │ │ │ vmla.f64 d2, d13, d9 │ │ │ │ vadd.f64 d9, d11, d6 │ │ │ │ - vldr d12, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d10, d15, d7 │ │ │ │ vldr d13, [sp, #24] │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ - vsub.f64 d7, d15, d7 │ │ │ │ - vldr d15, [pc, #-644] @ 85fc0 │ │ │ │ - add.w r3, sp, #1032 @ 0x408 │ │ │ │ + vldr d15, [pc, #-668] @ 8c128 │ │ │ │ vstr d2, [r0] │ │ │ │ vmul.f64 d2, d12, d9 │ │ │ │ - ldr r0, [sp, #196] @ 0xc4 │ │ │ │ + ldr r0, [sp, #180] @ 0xb4 │ │ │ │ vnmls.f64 d2, d13, d10 │ │ │ │ - vstr d2, [fp] │ │ │ │ + vstr d2, [sl] │ │ │ │ vmul.f64 d2, d12, d10 │ │ │ │ + vldr d10, [pc, #-688] @ 8c130 │ │ │ │ vmla.f64 d2, d13, d9 │ │ │ │ - vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d10, [pc, #-672] @ 85fc8 │ │ │ │ vstr d2, [r0] │ │ │ │ + vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r0, [sp, #256] @ 0x100 │ │ │ │ + vldr d8, [sp, #432] @ 0x1b0 │ │ │ │ vmul.f64 d2, d9, d4 │ │ │ │ - ldr r0, [sp, #328] @ 0x148 │ │ │ │ - vmul.f64 d4, d8, d4 │ │ │ │ vldr d12, [sp, #776] @ 0x308 │ │ │ │ + vldr d13, [sp, #720] @ 0x2d0 │ │ │ │ + vmul.f64 d4, d8, d4 │ │ │ │ + vldr d11, [sp, #1000] @ 0x3e8 │ │ │ │ + vnmls.f64 d2, d8, d5 │ │ │ │ + vldr d8, [sp, #640] @ 0x280 │ │ │ │ vmla.f64 d4, d9, d5 │ │ │ │ vldr d9, [sp, #768] @ 0x300 │ │ │ │ - vnmls.f64 d2, d8, d5 │ │ │ │ - ldr r6, [sp, #232] @ 0xe8 │ │ │ │ vmul.f64 d5, d12, d6 │ │ │ │ - vldr d8, [sp, #640] @ 0x280 │ │ │ │ - vldr d11, [sp, #1000] @ 0x3e8 │ │ │ │ - vldr d13, [sp, #720] @ 0x2d0 │ │ │ │ vnmls.f64 d5, d9, d7 │ │ │ │ vmul.f64 d7, d12, d7 │ │ │ │ - vmla.f64 d7, d9, d6 │ │ │ │ + vstr d2, [r0] │ │ │ │ + ldr r0, [sp, #168] @ 0xa8 │ │ │ │ vldr d12, [r3] │ │ │ │ add.w r3, sp, #1264 @ 0x4f0 │ │ │ │ - vstr d2, [r0] │ │ │ │ - ldr r0, [sp, #184] @ 0xb8 │ │ │ │ + vmla.f64 d7, d9, d6 │ │ │ │ vldr d9, [r3] │ │ │ │ add.w r3, sp, #1184 @ 0x4a0 │ │ │ │ vstr d4, [r0] │ │ │ │ - vmul.f64 d6, d9, d10 │ │ │ │ - vstr d5, [r6] │ │ │ │ vmov.f64 d4, d3 │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ - vldr d5, [sp, #648] @ 0x288 │ │ │ │ + ldr r0, [sp, #216] @ 0xd8 │ │ │ │ + vldr d3, [r3] │ │ │ │ + add.w r3, sp, #1136 @ 0x470 │ │ │ │ + vmul.f64 d6, d9, d10 │ │ │ │ vmul.f64 d2, d9, d4 │ │ │ │ - vstr d7, [r6] │ │ │ │ + vstr d5, [r0] │ │ │ │ + ldr r0, [sp, #200] @ 0xc8 │ │ │ │ + vldr d5, [sp, #648] @ 0x288 │ │ │ │ + vstr d7, [r0] │ │ │ │ vsub.f64 d7, d0, d8 │ │ │ │ + ldr r0, [sp, #272] @ 0x110 │ │ │ │ vldr d0, [sp, #600] @ 0x258 │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vsub.f64 d8, d12, d7 │ │ │ │ vadd.f64 d12, d12, d7 │ │ │ │ vsub.f64 d7, d5, d0 │ │ │ │ + vldr d0, [r3] │ │ │ │ + ldr r3, [sp, #84] @ 0x54 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ vldr d15, [sp, #672] @ 0x2a0 │ │ │ │ - vnmls.f64 d6, d15, d3 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, sp, #1136 @ 0x470 │ │ │ │ vsub.f64 d1, d11, d7 │ │ │ │ vadd.f64 d11, d11, d7 │ │ │ │ - vmla.f64 d2, d15, d10 │ │ │ │ vmul.f64 d7, d3, d10 │ │ │ │ - vldr d0, [r3] │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + vnmls.f64 d6, d15, d4 │ │ │ │ + vmla.f64 d2, d15, d10 │ │ │ │ vmla.f64 d7, d0, d4 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vmul.f64 d7, d0, d10 │ │ │ │ vldr d0, [sp, #744] @ 0x2e8 │ │ │ │ + vnmls.f64 d7, d3, d4 │ │ │ │ vsub.f64 d9, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - vnmls.f64 d7, d3, d4 │ │ │ │ - vldr d8, [sp, #960] @ 0x3c0 │ │ │ │ vsub.f64 d4, d7, d2 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vsub.f64 d10, d1, d4 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vmul.f64 d2, d0, d10 │ │ │ │ vnmls.f64 d2, d13, d9 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d2, d13, d10 │ │ │ │ - vmla.f64 d2, d0, d9 │ │ │ │ - vadd.f64 d9, d11, d6 │ │ │ │ - vldr d0, [sp, #408] @ 0x198 │ │ │ │ vadd.f64 d10, d12, d7 │ │ │ │ + ldr r0, [sp, #324] @ 0x144 │ │ │ │ + vsub.f64 d7, d12, d7 │ │ │ │ vldr d13, [sp, #400] @ 0x190 │ │ │ │ + vmla.f64 d2, d0, d9 │ │ │ │ + vldr d0, [sp, #408] @ 0x198 │ │ │ │ + vadd.f64 d9, d11, d6 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ - ldr r6, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d7, d12, d7 │ │ │ │ vstr d2, [r3] │ │ │ │ vmul.f64 d2, d0, d9 │ │ │ │ - ldr r3, [sp, #140] @ 0x8c │ │ │ │ + ldr r3, [sp, #132] @ 0x84 │ │ │ │ vnmls.f64 d2, d13, d10 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d2, d0, d10 │ │ │ │ vmla.f64 d2, d13, d9 │ │ │ │ vstr d2, [r3] │ │ │ │ - vmul.f64 d2, d8, d4 │ │ │ │ + ldr r3, [sp, #100] @ 0x64 │ │ │ │ + vldr d8, [sp, #960] @ 0x3c0 │ │ │ │ vldr d9, [sp, #944] @ 0x3b0 │ │ │ │ vldr d12, [sp, #952] @ 0x3b8 │ │ │ │ - ldr r6, [sp, #96] @ 0x60 │ │ │ │ + vmul.f64 d2, d8, d4 │ │ │ │ + ldr r0, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d4, d9, d4 │ │ │ │ + vldr d13, [sp, #608] @ 0x260 │ │ │ │ + vldr d0, [sp, #976] @ 0x3d0 │ │ │ │ vnmls.f64 d2, d9, d5 │ │ │ │ + vldr d15, [sp, #696] @ 0x2b8 │ │ │ │ vmla.f64 d4, d8, d5 │ │ │ │ vmul.f64 d5, d12, d6 │ │ │ │ vldr d9, [sp, #968] @ 0x3c8 │ │ │ │ - ldr r3, [sp, #100] @ 0x64 │ │ │ │ - vldr d0, [sp, #976] @ 0x3d0 │ │ │ │ + vldr d8, [sp, #552] @ 0x228 │ │ │ │ + vldr d10, [sp, #624] @ 0x270 │ │ │ │ vnmls.f64 d5, d9, d7 │ │ │ │ vmul.f64 d7, d12, d7 │ │ │ │ - vmla.f64 d7, d9, d6 │ │ │ │ - vldr d8, [sp, #552] @ 0x228 │ │ │ │ vldr d12, [sp, #616] @ 0x268 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [r0] │ │ │ │ + vldr d2, [sp, #688] @ 0x2b0 │ │ │ │ vstr d4, [r3] │ │ │ │ + ldrd r0, r3, [sp, #120] @ 0x78 │ │ │ │ + vmla.f64 d7, d9, d6 │ │ │ │ vadd.f64 d6, d0, d8 │ │ │ │ - ldr r6, [sp, #120] @ 0x78 │ │ │ │ - ldr r3, [sp, #124] @ 0x7c │ │ │ │ vldr d8, [sp, #632] @ 0x278 │ │ │ │ - vldr d9, [pc, #976] @ 867c0 │ │ │ │ - vstr d5, [r6] │ │ │ │ + vldr d9, [pc, #972] @ 8c950 │ │ │ │ + vstr d5, [r0] │ │ │ │ + vldr d5, [pc, #972] @ 8c958 │ │ │ │ + vadd.f64 d12, d12, d8 │ │ │ │ vstr d7, [r3] │ │ │ │ add.w r3, sp, #1176 @ 0x498 │ │ │ │ - vadd.f64 d12, d12, d8 │ │ │ │ - vldr d15, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d5, [pc, #960] @ 867c8 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, sp, #1160 @ 0x488 │ │ │ │ - vldr d2, [sp, #688] @ 0x2b0 │ │ │ │ vadd.f64 d8, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ - vmul.f64 d6, d15, d9 │ │ │ │ vldr d3, [r3] │ │ │ │ - vmul.f64 d7, d4, d5 │ │ │ │ - vldr d13, [sp, #608] @ 0x260 │ │ │ │ - vldr d10, [sp, #624] @ 0x270 │ │ │ │ - vmla.f64 d7, d3, d9 │ │ │ │ + vmul.f64 d6, d15, d9 │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ + vmul.f64 d7, d4, d5 │ │ │ │ vnmls.f64 d6, d2, d5 │ │ │ │ + vmla.f64 d7, d3, d9 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ vmul.f64 d7, d4, d9 │ │ │ │ vmul.f64 d6, d2, d9 │ │ │ │ - vmla.f64 d6, d15, d5 │ │ │ │ vldr d4, [sp, #528] @ 0x210 │ │ │ │ - vldr d9, [sp, #536] @ 0x218 │ │ │ │ vadd.f64 d2, d13, d10 │ │ │ │ + vldr d9, [sp, #536] @ 0x218 │ │ │ │ vldr d13, [sp, #896] @ 0x380 │ │ │ │ + vmla.f64 d6, d15, d5 │ │ │ │ vnmls.f64 d7, d3, d5 │ │ │ │ - vldr d3, [sp, #904] @ 0x388 │ │ │ │ vldr d15, [sp, #376] @ 0x178 │ │ │ │ + vldr d3, [sp, #904] @ 0x388 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d4, d9 │ │ │ │ vsub.f64 d9, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ vadd.f64 d4, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d10, d4, d1 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vmul.f64 d2, d3, d10 │ │ │ │ vnmls.f64 d2, d13, d9 │ │ │ │ vstr d2, [r3] │ │ │ │ vmul.f64 d2, d13, d10 │ │ │ │ - vmla.f64 d2, d3, d9 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ - vadd.f64 d9, d7, d6 │ │ │ │ vadd.f64 d10, d12, d11 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + vsub.f64 d11, d12, d11 │ │ │ │ vldr d13, [sp, #368] @ 0x170 │ │ │ │ + vmla.f64 d2, d3, d9 │ │ │ │ + vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vsub.f64 d11, d12, d11 │ │ │ │ vstr d2, [r3] │ │ │ │ vmul.f64 d2, d15, d9 │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ + ldr r0, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d2, d13, d10 │ │ │ │ + vldr d1, [sp, #344] @ 0x158 │ │ │ │ + vldr d12, [sp, #792] @ 0x318 │ │ │ │ vstr d2, [r3] │ │ │ │ vmul.f64 d2, d15, d10 │ │ │ │ + add.w r3, sp, #1120 @ 0x460 │ │ │ │ + vldr d10, [sp, #336] @ 0x150 │ │ │ │ vmla.f64 d2, d13, d9 │ │ │ │ - ldr r6, [sp, #56] @ 0x38 │ │ │ │ - vldr d1, [sp, #344] @ 0x158 │ │ │ │ vldr d13, [sp, #808] @ 0x328 │ │ │ │ - vldr d10, [sp, #336] @ 0x150 │ │ │ │ - vldr d12, [sp, #792] @ 0x318 │ │ │ │ vmul.f64 d7, d13, d6 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ - ldr r0, [sp, #152] @ 0x98 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d2, d1, d4 │ │ │ │ vmul.f64 d4, d10, d4 │ │ │ │ vnmls.f64 d7, d12, d11 │ │ │ │ - vmla.f64 d4, d1, d5 │ │ │ │ - ldr r6, [sp, #320] @ 0x140 │ │ │ │ + ldr r0, [sp, #140] @ 0x8c │ │ │ │ vnmls.f64 d2, d10, d5 │ │ │ │ - vldr d5, [pc, #700] @ 867c8 │ │ │ │ - vstr d2, [r3] │ │ │ │ - add.w r3, sp, #1120 @ 0x460 │ │ │ │ - vstr d4, [r8] │ │ │ │ + vmla.f64 d4, d1, d5 │ │ │ │ + vldr d5, [pc, #716] @ 8c958 │ │ │ │ + vstr d2, [r7] │ │ │ │ + vstr d4, [r9] │ │ │ │ vstr d7, [r0] │ │ │ │ vmul.f64 d7, d13, d11 │ │ │ │ + vldr d11, [sp, #512] @ 0x200 │ │ │ │ vldr d4, [r3] │ │ │ │ add.w r3, sp, #1104 @ 0x450 │ │ │ │ vmla.f64 d7, d12, d6 │ │ │ │ - vldr d11, [sp, #512] @ 0x200 │ │ │ │ vldr d12, [sp, #544] @ 0x220 │ │ │ │ vldr d3, [r3] │ │ │ │ add.w r3, sp, #1240 @ 0x4d8 │ │ │ │ - ldr r0, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d6, d11, d12 │ │ │ │ - vldr d11, [sp, #592] @ 0x250 │ │ │ │ - vldr d12, [sp, #576] @ 0x240 │ │ │ │ vldr d10, [r3] │ │ │ │ add.w r3, sp, #1224 @ 0x4c8 │ │ │ │ - vldr d2, [pc, #620] @ 867c0 │ │ │ │ + vadd.f64 d6, d11, d12 │ │ │ │ + vldr d12, [sp, #576] @ 0x240 │ │ │ │ + vldr d15, [r3] │ │ │ │ + vldr d11, [sp, #592] @ 0x250 │ │ │ │ + ldr.w r0, [sp, #1272] @ 0x4f8 │ │ │ │ + vldr d2, [pc, #632] @ 8c950 │ │ │ │ vadd.f64 d12, d12, d11 │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ vstr d7, [r0] │ │ │ │ - vldr d15, [r3] │ │ │ │ vmul.f64 d7, d10, d5 │ │ │ │ vldr d13, [sp, #584] @ 0x248 │ │ │ │ - ldr r3, [sp, #132] @ 0x84 │ │ │ │ + ldr r0, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d8, d6, d12 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ vmul.f64 d6, d4, d5 │ │ │ │ vmla.f64 d7, d15, d2 │ │ │ │ vmla.f64 d6, d3, d2 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vmul.f64 d7, d3, d5 │ │ │ │ vmul.f64 d6, d15, d5 │ │ │ │ vldr d3, [sp, #832] @ 0x340 │ │ │ │ vnmls.f64 d6, d10, d2 │ │ │ │ vnmls.f64 d7, d4, d2 │ │ │ │ - vldr d10, [sp, #560] @ 0x230 │ │ │ │ vldr d4, [sp, #520] @ 0x208 │ │ │ │ + vldr d10, [sp, #560] @ 0x230 │ │ │ │ vldr d2, [sp, #568] @ 0x238 │ │ │ │ + vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d2, d2, d13 │ │ │ │ vldr d13, [sp, #816] @ 0x330 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vsub.f64 d6, d4, d10 │ │ │ │ vsub.f64 d9, d8, d5 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ vadd.f64 d4, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d10, d4, d1 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vmul.f64 d2, d3, d10 │ │ │ │ vnmls.f64 d2, d13, d9 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d2, d13, d10 │ │ │ │ + vadd.f64 d10, d12, d11 │ │ │ │ + vsub.f64 d11, d12, d11 │ │ │ │ vmla.f64 d2, d3, d9 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ - vldr d3, [sp, #840] @ 0x348 │ │ │ │ - vadd.f64 d10, d12, d11 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ - vsub.f64 d11, d12, d11 │ │ │ │ vstr d2, [r3] │ │ │ │ - vmul.f64 d2, d3, d9 │ │ │ │ + vldr d3, [sp, #840] @ 0x348 │ │ │ │ + ldr r3, [sp, #96] @ 0x60 │ │ │ │ vldr d13, [sp, #824] @ 0x338 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ + vmul.f64 d2, d3, d9 │ │ │ │ + ldr r0, [sp, #280] @ 0x118 │ │ │ │ vldr d8, [sp, #448] @ 0x1c0 │ │ │ │ - vnmls.f64 d2, d13, d10 │ │ │ │ - ldr.w r6, [sp, #1272] @ 0x4f8 │ │ │ │ vldr d1, [sp, #624] @ 0x270 │ │ │ │ + vnmls.f64 d2, d13, d10 │ │ │ │ vldr d15, [sp, #680] @ 0x2a8 │ │ │ │ - ldr r0, [sp, #188] @ 0xbc │ │ │ │ - vstr d2, [r3] │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d2, d3, d10 │ │ │ │ + ldr r0, [sp, #332] @ 0x14c │ │ │ │ vmla.f64 d2, d13, d9 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ vldr d9, [sp, #464] @ 0x1d0 │ │ │ │ vldr d13, [sp, #664] @ 0x298 │ │ │ │ vstr d2, [r3] │ │ │ │ vmul.f64 d2, d9, d4 │ │ │ │ vmul.f64 d4, d8, d4 │ │ │ │ - ldr r3, [sp, #156] @ 0x9c │ │ │ │ - vmla.f64 d4, d9, d5 │ │ │ │ + ldr r3, [sp, #108] @ 0x6c │ │ │ │ vnmls.f64 d2, d8, d5 │ │ │ │ - vldr d5, [sp, #848] @ 0x350 │ │ │ │ + vmla.f64 d4, d9, d5 │ │ │ │ vldr d8, [sp, #608] @ 0x260 │ │ │ │ + vldr d5, [sp, #848] @ 0x350 │ │ │ │ vsub.f64 d12, d8, d1 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [r0] │ │ │ │ + ldr r0, [sp, #152] @ 0x98 │ │ │ │ vldr d2, [sp, #856] @ 0x358 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #304] @ 0x130 │ │ │ │ + vstr d4, [r0] │ │ │ │ + ldr r0, [sp, #308] @ 0x134 │ │ │ │ vmul.f64 d7, d2, d6 │ │ │ │ vnmls.f64 d7, d5, d11 │ │ │ │ - vstr d7, [r3] │ │ │ │ + vstr d7, [r0] │ │ │ │ vmul.f64 d7, d2, d11 │ │ │ │ - vmla.f64 d7, d5, d6 │ │ │ │ - ldr r3, [sp, #108] @ 0x6c │ │ │ │ + ldr r0, [sp, #172] @ 0xac │ │ │ │ vldr d2, [sp, #552] @ 0x228 │ │ │ │ - vldr d5, [pc, #332] @ 867d0 │ │ │ │ + vmla.f64 d7, d5, d6 │ │ │ │ + vldr d5, [pc, #348] @ 8c960 │ │ │ │ vsub.f64 d6, d0, d2 │ │ │ │ - vldr d2, [pc, #332] @ 867d8 │ │ │ │ + vldr d2, [pc, #348] @ 8c968 │ │ │ │ vstr d7, [r3] │ │ │ │ add.w r3, sp, #1168 @ 0x490 │ │ │ │ vadd.f64 d8, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ vmul.f64 d6, d13, d2 │ │ │ │ vldr d0, [r3] │ │ │ │ add.w r3, sp, #1152 @ 0x480 │ │ │ │ vldr d3, [r3] │ │ │ │ - vmul.f64 d7, d0, d5 │ │ │ │ vnmls.f64 d6, d15, d5 │ │ │ │ + vmul.f64 d7, d0, d5 │ │ │ │ vmla.f64 d7, d3, d2 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ vmul.f64 d6, d0, d2 │ │ │ │ vmul.f64 d7, d15, d2 │ │ │ │ vldr d0, [sp, #528] @ 0x210 │ │ │ │ vnmls.f64 d6, d3, d5 │ │ │ │ vmov.f64 d3, d13 │ │ │ │ vmov.f64 d13, d5 │ │ │ │ vmla.f64 d7, d3, d5 │ │ │ │ vldr d5, [sp, #616] @ 0x268 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vsub.f64 d15, d6, d7 │ │ │ │ - vldr d6, [sp, #632] @ 0x278 │ │ │ │ vldr d7, [sp, #536] @ 0x218 │ │ │ │ - vsub.f64 d2, d6, d5 │ │ │ │ - vldr d6, [sp, #872] @ 0x368 │ │ │ │ + vldr d6, [sp, #632] @ 0x278 │ │ │ │ vsub.f64 d7, d0, d7 │ │ │ │ vsub.f64 d9, d8, d3 │ │ │ │ + vsub.f64 d2, d6, d5 │ │ │ │ vldr d5, [sp, #864] @ 0x360 │ │ │ │ + vldr d6, [sp, #872] @ 0x368 │ │ │ │ vadd.f64 d4, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vsub.f64 d10, d4, d1 │ │ │ │ vadd.f64 d4, d1, d4 │ │ │ │ vmul.f64 d2, d6, d10 │ │ │ │ vnmls.f64 d2, d5, d9 │ │ │ │ vstr d2, [r0] │ │ │ │ vmul.f64 d2, d5, d10 │ │ │ │ - vmla.f64 d2, d6, d9 │ │ │ │ - vadd.f64 d9, d15, d7 │ │ │ │ vadd.f64 d10, d12, d11 │ │ │ │ - vsub.f64 d7, d7, d15 │ │ │ │ vsub.f64 d11, d12, d11 │ │ │ │ - vstr d2, [ip] │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ vldr d5, [sp, #496] @ 0x1f0 │ │ │ │ + vmla.f64 d2, d6, d9 │ │ │ │ + vadd.f64 d9, d15, d7 │ │ │ │ + ldr r0, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d7, d7, d15 │ │ │ │ vldr d6, [sp, #480] @ 0x1e0 │ │ │ │ - ldr r6, [sp, #220] @ 0xdc │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d2, d5, d9 │ │ │ │ - ldr r0, [sp, #256] @ 0x100 │ │ │ │ - ldr r3, [sp, #172] @ 0xac │ │ │ │ + ldr r0, [sp, #204] @ 0xcc │ │ │ │ vnmls.f64 d2, d6, d10 │ │ │ │ - vstr d2, [r6] │ │ │ │ + vstr d2, [r0] │ │ │ │ vmul.f64 d2, d5, d10 │ │ │ │ - vmla.f64 d2, d6, d9 │ │ │ │ - vldr d9, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d5, d8, d3 │ │ │ │ - vldr d6, [sp, #488] @ 0x1e8 │ │ │ │ - vldr d8, [sp, #800] @ 0x320 │ │ │ │ vldr d10, [sp, #584] @ 0x248 │ │ │ │ - vstr d2, [r0] │ │ │ │ + vldr d8, [sp, #800] @ 0x320 │ │ │ │ + vmla.f64 d2, d6, d9 │ │ │ │ + vldr d6, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d9, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d2, [r2] │ │ │ │ vmul.f64 d2, d9, d4 │ │ │ │ vmul.f64 d4, d6, d4 │ │ │ │ - ldr r0, [sp, #204] @ 0xcc │ │ │ │ + ldr r2, [sp, #188] @ 0xbc │ │ │ │ + vnmls.f64 d2, d6, d5 │ │ │ │ vmla.f64 d4, d9, d5 │ │ │ │ vldr d9, [sp, #568] @ 0x238 │ │ │ │ - vnmls.f64 d2, d6, d5 │ │ │ │ vmul.f64 d6, d8, d7 │ │ │ │ vldr d5, [sp, #784] @ 0x310 │ │ │ │ vadd.f64 d12, d9, d10 │ │ │ │ vldr d10, [sp, #560] @ 0x230 │ │ │ │ vnmls.f64 d6, d5, d11 │ │ │ │ vstr d2, [r3] │ │ │ │ - ldr r3, [sp, #284] @ 0x11c │ │ │ │ - vldr d2, [pc, #48] @ 867d8 │ │ │ │ - vstr d4, [r3] │ │ │ │ - add.w r3, sp, #1096 @ 0x448 │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d4, [ip] │ │ │ │ + ldr r3, [sp, #208] @ 0xd0 │ │ │ │ + vldr d2, [pc, #60] @ 8c968 │ │ │ │ + vstr d6, [r2] │ │ │ │ vmul.f64 d6, d8, d11 │ │ │ │ - b.n 867e0 │ │ │ │ - nop.w │ │ │ │ - add r6, pc, #44 @ (adr r6, 867f0 ) │ │ │ │ + vmla.f64 d6, d5, d7 │ │ │ │ + vldr d5, [sp, #544] @ 0x220 │ │ │ │ + vstr d6, [r3] │ │ │ │ + add.w r3, sp, #1096 @ 0x448 │ │ │ │ + vldr d6, [sp, #512] @ 0x200 │ │ │ │ + vldr d3, [r3] │ │ │ │ + b.n 8c970 │ │ │ │ + add r6, pc, #44 @ (adr r6, 8c980 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 86a68 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 8cbf8 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - vmla.f64 d6, d5, d7 │ │ │ │ - vldr d5, [sp, #544] @ 0x220 │ │ │ │ - vldr d3, [r3] │ │ │ │ add.w r3, sp, #1112 @ 0x458 │ │ │ │ vldr d0, [r3] │ │ │ │ add.w r3, sp, #1232 @ 0x4d0 │ │ │ │ vldr d9, [r3] │ │ │ │ add.w r3, sp, #1216 @ 0x4c0 │ │ │ │ - vstr d6, [r4] │ │ │ │ - vldr d6, [sp, #512] @ 0x200 │ │ │ │ - vldr d15, [r3] │ │ │ │ - vmul.f64 d7, d9, d2 │ │ │ │ - ldr r3, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ + vldr d15, [r3] │ │ │ │ vmul.f64 d5, d3, d13 │ │ │ │ - vmla.f64 d7, d15, d13 │ │ │ │ - vnmls.f64 d5, d0, d2 │ │ │ │ + vmul.f64 d7, d9, d2 │ │ │ │ vsub.f64 d11, d6, d12 │ │ │ │ + vnmls.f64 d5, d0, d2 │ │ │ │ vadd.f64 d12, d6, d12 │ │ │ │ vmul.f64 d6, d9, d13 │ │ │ │ vldr d9, [sp, #592] @ 0x250 │ │ │ │ + vmla.f64 d7, d15, d13 │ │ │ │ vnmls.f64 d6, d15, d2 │ │ │ │ vsub.f64 d8, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vmul.f64 d7, d0, d13 │ │ │ │ vldr d0, [sp, #520] @ 0x208 │ │ │ │ vmla.f64 d7, d3, d2 │ │ │ │ + vldr d3, [sp, #8] │ │ │ │ vldr d2, [sp, #576] @ 0x240 │ │ │ │ - vldr d3, [sp, #16] │ │ │ │ vsub.f64 d1, d2, d9 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vadd.f64 d7, d0, d10 │ │ │ │ vsub.f64 d9, d11, d4 │ │ │ │ vadd.f64 d4, d11, d4 │ │ │ │ vsub.f64 d2, d7, d1 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ vsub.f64 d10, d2, d8 │ │ │ │ vadd.f64 d2, d8, d2 │ │ │ │ vmul.f64 d1, d14, d10 │ │ │ │ vnmls.f64 d1, d3, d9 │ │ │ │ - vstr d1, [r1] │ │ │ │ + vstr d1, [lr] │ │ │ │ vmul.f64 d1, d3, d10 │ │ │ │ + vadd.f64 d10, d12, d5 │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ + vsub.f64 d12, d12, d5 │ │ │ │ + ldr r0, [sp, #232] @ 0xe8 │ │ │ │ vmla.f64 d1, d14, d9 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ - vadd.f64 d10, d12, d5 │ │ │ │ + vldr d13, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vsub.f64 d12, d12, d5 │ │ │ │ - vstr d1, [r3] │ │ │ │ vldr d14, [sp, #360] @ 0x168 │ │ │ │ - vldr d13, [sp, #352] @ 0x160 │ │ │ │ - ldr r0, [sp, #208] @ 0xd0 │ │ │ │ - vmul.f64 d1, d14, d9 │ │ │ │ - vldr d11, [sp, #472] @ 0x1d8 │ │ │ │ vldr d8, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d11, [sp, #472] @ 0x1d8 │ │ │ │ vldr d5, [sp, #880] @ 0x370 │ │ │ │ - ldr r3, [sp, #248] @ 0xf8 │ │ │ │ + vstr d1, [r3] │ │ │ │ + vmul.f64 d1, d14, d9 │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ vnmls.f64 d1, d13, d10 │ │ │ │ - ldr r4, [sp, #192] @ 0xc0 │ │ │ │ - ldr r6, [sp, #280] @ 0x118 │ │ │ │ - vstr d1, [sl] │ │ │ │ + vstr d1, [r4] │ │ │ │ vmul.f64 d1, d14, d10 │ │ │ │ + ldr r4, [sp, #192] @ 0xc0 │ │ │ │ vmla.f64 d1, d13, d9 │ │ │ │ - vstr d1, [r0] │ │ │ │ + vstr d1, [r4] │ │ │ │ vmul.f64 d1, d11, d2 │ │ │ │ vmul.f64 d2, d8, d2 │ │ │ │ - vmla.f64 d2, d11, d4 │ │ │ │ vnmls.f64 d1, d8, d4 │ │ │ │ + vmla.f64 d2, d11, d4 │ │ │ │ vldr d4, [sp, #888] @ 0x378 │ │ │ │ vmul.f64 d6, d4, d7 │ │ │ │ + vstr d1, [r1] │ │ │ │ vnmls.f64 d6, d5, d12 │ │ │ │ - vstr d1, [r2] │ │ │ │ - vstr d2, [r4] │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ - vstr d6, [r3] │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r3, [sp, #264] @ 0x108 │ │ │ │ + vstr d6, [r0] │ │ │ │ vmul.f64 d6, d4, d12 │ │ │ │ - ldr.w r3, [sp, #1400] @ 0x578 │ │ │ │ vmla.f64 d6, d5, d7 │ │ │ │ - adds r3, #1 │ │ │ │ + vstr d6, [r3] │ │ │ │ + ldr.w r3, [sp, #1400] @ 0x578 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str.w r3, [sp, #1400] @ 0x578 │ │ │ │ ldr.w r3, [sp, #1276] @ 0x4fc │ │ │ │ - add r2, r3 │ │ │ │ - add r5, r3 │ │ │ │ - ldr.w r3, [sp, #1280] @ 0x500 │ │ │ │ - str r2, [sp, #0] │ │ │ │ + ldr.w r2, [sp, #1400] @ 0x578 │ │ │ │ + add r6, r3 │ │ │ │ add r7, r3 │ │ │ │ + ldr.w r3, [sp, #1280] @ 0x500 │ │ │ │ add r8, r3 │ │ │ │ + add r9, r3 │ │ │ │ ldr.w r3, [sp, #1284] @ 0x504 │ │ │ │ - ldr.w r2, [sp, #1400] @ 0x578 │ │ │ │ - eor.w r9, r9, r3 │ │ │ │ + eor.w r5, r5, r3 │ │ │ │ ldr.w r3, [sp, #1404] @ 0x57c │ │ │ │ - vstr d6, [r6] │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 852f8 │ │ │ │ + bne.w 8b432 │ │ │ │ addw sp, sp, #1292 @ 0x50c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0008694c : │ │ │ │ - ldr r2, [pc, #12] @ (8695c ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (86960 ) │ │ │ │ +0008cad8 : │ │ │ │ + ldr r2, [pc, #12] @ (8cae8 ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (8caec ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldrb r2, [r4, #10] │ │ │ │ + ldrh r4, [r2, #8] │ │ │ │ movs r1, r0 │ │ │ │ - strd pc, pc, [r9, #-1020] @ 0x3fc │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r1 │ │ │ │ + strd pc, pc, [r3], #1020 @ 0x3fc │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r2 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #804 @ 0x324 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r3 │ │ │ │ - ldr r3, [pc, #84] @ (869d0 ) │ │ │ │ - ldrd r2, r1, [sp, #912] @ 0x390 │ │ │ │ - add r3, pc │ │ │ │ - ldr.w r8, [sp, #908] @ 0x38c │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r1 │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub.w sp, sp, #812 @ 0x32c │ │ │ │ + ldrd r8, r2, [sp, #916] @ 0x394 │ │ │ │ + ldr r1, [sp, #924] @ 0x39c │ │ │ │ + ldr r3, [pc, #68] @ (8cb60 ) │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 87700 │ │ │ │ - ldr r2, [sp, #920] @ 0x398 │ │ │ │ - mov sl, r6 │ │ │ │ - vldr d0, [pc, #44] @ 869c0 │ │ │ │ - vldr d13, [pc, #48] @ 869c8 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #788] @ 0x314 │ │ │ │ - negs r2, r2 │ │ │ │ - str r2, [sp, #792] @ 0x318 │ │ │ │ - ldr r2, [pc, #48] @ (869d4 ) │ │ │ │ + add r3, pc │ │ │ │ + bge.w 8d89e │ │ │ │ + ldr r2, [sp, #928] @ 0x3a0 │ │ │ │ + mov sl, r0 │ │ │ │ + vldr d0, [pc, #40] @ 8cb50 │ │ │ │ + vldr d13, [pc, #44] @ 8cb58 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + str r2, [sp, #796] @ 0x31c │ │ │ │ + rsb r2, r2, #0 │ │ │ │ + str r2, [sp, #800] @ 0x320 │ │ │ │ + ldr r2, [pc, #40] @ (8cb64 ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - ldr r2, [sp, #912] @ 0x390 │ │ │ │ + ldr r2, [sp, #920] @ 0x398 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #796] @ 0x31c │ │ │ │ - ldr r3, [sp, #904] @ 0x388 │ │ │ │ + str r3, [sp, #804] @ 0x324 │ │ │ │ + ldr r3, [sp, #912] @ 0x390 │ │ │ │ add.w r9, r3, r2, lsl #6 │ │ │ │ - mov lr, r9 │ │ │ │ - mov r9, fp │ │ │ │ - mov fp, r7 │ │ │ │ - mov r7, r8 │ │ │ │ - mov r8, r0 │ │ │ │ - b.n 869d8 │ │ │ │ + b.n 8cb68 │ │ │ │ nop.w │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ - strh r4, [r0, #18] │ │ │ │ + str r0, [sp, #672] @ 0x2a0 │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - vldr d9, [lr, #-64] @ 0xffffffc0 │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ - vldr d5, [lr, #-56] @ 0xffffffc8 │ │ │ │ - movs r1, #40 @ 0x28 │ │ │ │ - vldr d2, [lr, #-48] @ 0xffffffd0 │ │ │ │ - mov.w ip, #56 @ 0x38 │ │ │ │ - vldr d7, [lr, #-40] @ 0xffffffd8 │ │ │ │ - mul.w r3, r3, r7 │ │ │ │ - vldr d15, [lr, #-24] @ 0xffffffe8 │ │ │ │ - vmov.f64 d11, d5 │ │ │ │ + vldr d9, [r9, #-64] @ 0xffffffc0 │ │ │ │ + mov.w r0, r8, lsl #3 │ │ │ │ + add.w r9, r9, #64 @ 0x40 │ │ │ │ + vldr d5, [r9, #-120] @ 0xffffff88 │ │ │ │ + add.w r3, r0, r8 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + vldr d7, [r9, #-104] @ 0xffffff98 │ │ │ │ + add.w r2, r6, r3 │ │ │ │ + add r3, r7 │ │ │ │ + vldr d2, [r9, #-112] @ 0xffffff90 │ │ │ │ + vldr d1, [r9, #-96] @ 0xffffffa0 │ │ │ │ + vstr d5, [sp, #8] │ │ │ │ + vmov.f64 d15, d7 │ │ │ │ + vmul.f64 d7, d5, d7 │ │ │ │ vmul.f64 d6, d9, d2 │ │ │ │ vmul.f64 d4, d5, d2 │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vmul.f64 d7, d5, d7 │ │ │ │ - vldr d1, [lr, #-32] @ 0xffffffe0 │ │ │ │ - add.w r2, sl, r3 │ │ │ │ vstr d2, [sp, #16] │ │ │ │ - add r3, fp │ │ │ │ - add.w lr, lr, #64 @ 0x40 │ │ │ │ - vmul.f64 d10, d9, d3 │ │ │ │ - vsub.f64 d8, d6, d7 │ │ │ │ + vmul.f64 d10, d9, d15 │ │ │ │ + vstr d1, [sp, #32] │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ - vmov.f64 d7, d3 │ │ │ │ - vmul.f64 d3, d3, d15 │ │ │ │ - vmul.f64 d6, d5, d15 │ │ │ │ - vmul.f64 d5, d5, d1 │ │ │ │ + vsub.f64 d8, d6, d7 │ │ │ │ + vldr d6, [r9, #-88] @ 0xffffffa8 │ │ │ │ vsub.f64 d14, d10, d4 │ │ │ │ - vstr d8, [sp, #32] │ │ │ │ vadd.f64 d4, d4, d10 │ │ │ │ - vmul.f64 d8, d2, d15 │ │ │ │ vmov.f64 d10, d1 │ │ │ │ - vmul.f64 d2, d2, d1 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ - vmul.f64 d1, d7, d1 │ │ │ │ - vstr d4, [sp] │ │ │ │ - vmul.f64 d4, d9, d15 │ │ │ │ + vmul.f64 d3, d15, d6 │ │ │ │ vmul.f64 d7, d9, d10 │ │ │ │ - vstr d10, [sp, #24] │ │ │ │ + vstr d4, [sp] │ │ │ │ + vmul.f64 d4, d9, d6 │ │ │ │ + vstr d6, [sp, #24] │ │ │ │ + vstr d8, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d8, d2, d6 │ │ │ │ + vmul.f64 d2, d2, d1 │ │ │ │ + vmul.f64 d6, d5, d6 │ │ │ │ + vmul.f64 d5, d5, d1 │ │ │ │ + vmul.f64 d1, d15, d1 │ │ │ │ vadd.f64 d10, d3, d2 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - vldr d2, [sp] │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ + vadd.f64 d11, d8, d1 │ │ │ │ + vsub.f64 d1, d8, d1 │ │ │ │ + vldr d8, [sp, #40] @ 0x28 │ │ │ │ vstr d10, [sp, #480] @ 0x1e0 │ │ │ │ vsub.f64 d10, d7, d6 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d3, [sp, #512] @ 0x200 │ │ │ │ vmov.f64 d3, d12 │ │ │ │ - vstr d10, [sp, #488] @ 0x1e8 │ │ │ │ - vadd.f64 d10, d8, d1 │ │ │ │ - vsub.f64 d1, d8, d1 │ │ │ │ - vstr d6, [sp, #528] @ 0x210 │ │ │ │ - vmul.f64 d6, d12, d15 │ │ │ │ - vldr d8, [sp, #32] │ │ │ │ - vstr d10, [sp, #496] @ 0x1f0 │ │ │ │ vstr d1, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d1, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ + vldr d5, [sp, #32] │ │ │ │ + vstr d10, [sp, #488] @ 0x1e8 │ │ │ │ + vstr d6, [sp, #528] @ 0x210 │ │ │ │ + vmul.f64 d6, d12, d2 │ │ │ │ + vstr d11, [sp, #496] @ 0x1f0 │ │ │ │ vstr d1, [sp, #520] @ 0x208 │ │ │ │ - vmul.f64 d7, d14, d5 │ │ │ │ vmov.f64 d1, d14 │ │ │ │ - vstr d4, [sp, #200] @ 0xc8 │ │ │ │ + vmov.f64 d11, d4 │ │ │ │ + vmul.f64 d7, d14, d5 │ │ │ │ vmul.f64 d4, d8, d5 │ │ │ │ vsub.f64 d12, d6, d7 │ │ │ │ vadd.f64 d14, d6, d7 │ │ │ │ vmul.f64 d6, d3, d5 │ │ │ │ - vmul.f64 d7, d1, d15 │ │ │ │ + vmul.f64 d7, d1, d2 │ │ │ │ vstr d12, [sp, #536] @ 0x218 │ │ │ │ - vstr d14, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ + vstr d14, [sp, #544] @ 0x220 │ │ │ │ vsub.f64 d14, d6, d7 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ - vmul.f64 d6, d8, d15 │ │ │ │ - vmul.f64 d5, d2, d15 │ │ │ │ + vmul.f64 d6, d8, d2 │ │ │ │ vstr d12, [sp, #552] @ 0x228 │ │ │ │ - vmul.f64 d7, d2, d7 │ │ │ │ + vldr d12, [sp] │ │ │ │ vstr d14, [sp, #560] @ 0x230 │ │ │ │ - vadd.f64 d10, d4, d5 │ │ │ │ + vmul.f64 d7, d12, d7 │ │ │ │ + vmul.f64 d5, d12, d2 │ │ │ │ vsub.f64 d12, d6, d7 │ │ │ │ - vadd.f64 d14, d6, d7 │ │ │ │ - vmov.f64 d2, d12 │ │ │ │ - vsub.f64 d12, d4, d5 │ │ │ │ - vstr d14, [sp, #576] @ 0x240 │ │ │ │ - vmov.f64 d5, d11 │ │ │ │ - vldr d14, [lr, #-80] @ 0xffffffb0 │ │ │ │ - vstr d12, [sp, #568] @ 0x238 │ │ │ │ - vldr d12, [lr, #-72] @ 0xffffffb8 │ │ │ │ - vmul.f64 d7, d11, d12 │ │ │ │ - vmov.f64 d11, d2 │ │ │ │ + vadd.f64 d10, d4, d5 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vsub.f64 d4, d4, d5 │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ + vldr d6, [r9, #-80] @ 0xffffffb0 │ │ │ │ + vmov.f64 d14, d12 │ │ │ │ + vldr d12, [r9, #-72] @ 0xffffffb8 │ │ │ │ + vstr d4, [sp, #568] @ 0x238 │ │ │ │ + vstr d7, [sp, #576] @ 0x240 │ │ │ │ + vmov.f64 d2, d6 │ │ │ │ + vmul.f64 d7, d5, d12 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ - vmul.f64 d7, d2, d12 │ │ │ │ - vmla.f64 d7, d10, d14 │ │ │ │ - vmla.f64 d4, d9, d14 │ │ │ │ - vstr d7, [sp, #592] @ 0x250 │ │ │ │ - vmul.f64 d7, d1, d14 │ │ │ │ + vmul.f64 d7, d14, d12 │ │ │ │ + vmla.f64 d4, d9, d6 │ │ │ │ + vmla.f64 d7, d10, d6 │ │ │ │ vstr d4, [sp, #584] @ 0x248 │ │ │ │ - vmov.f64 d4, d3 │ │ │ │ + vmov.f64 d4, d1 │ │ │ │ + strd r2, r3, [sp, #56] @ 0x38 │ │ │ │ + vstr d7, [sp, #592] @ 0x250 │ │ │ │ + vmul.f64 d7, d1, d6 │ │ │ │ + vstr d1, [sp, #192] @ 0xc0 │ │ │ │ + vstr d3, [sp, #184] @ 0xb8 │ │ │ │ + vstr d9, [sp, #168] @ 0xa8 │ │ │ │ + vstr d15, [sp, #176] @ 0xb0 │ │ │ │ + vstr d14, [sp, #200] @ 0xc8 │ │ │ │ + vmov.f64 d1, d7 │ │ │ │ + vmul.f64 d7, d5, d6 │ │ │ │ + vnmls.f64 d1, d3, d12 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ - vmul.f64 d7, d5, d14 │ │ │ │ - vnmls.f64 d6, d3, d12 │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vmul.f64 d7, d1, d12 │ │ │ │ - vmla.f64 d7, d4, d14 │ │ │ │ - vnmls.f64 d3, d9, d12 │ │ │ │ - vstr d6, [sp, #600] @ 0x258 │ │ │ │ - vstr d5, [sp, #176] @ 0xb0 │ │ │ │ - vldr d5, [sp] │ │ │ │ - vstr d7, [sp, #616] @ 0x268 │ │ │ │ + vmul.f64 d7, d4, d12 │ │ │ │ + vmov.f64 d4, d2 │ │ │ │ + vnmls.f64 d6, d9, d12 │ │ │ │ + vmla.f64 d7, d3, d2 │ │ │ │ + vldr d3, [sp] │ │ │ │ + vstr d4, [sp, #208] @ 0xd0 │ │ │ │ vldr d2, [sp, #16] │ │ │ │ - vmul.f64 d7, d5, d14 │ │ │ │ - vstr d3, [sp, #608] @ 0x260 │ │ │ │ - vstr d9, [sp, #168] @ 0xa8 │ │ │ │ - vstr d4, [sp, #184] @ 0xb8 │ │ │ │ - vldr d4, [r8] │ │ │ │ + vstr d1, [sp, #600] @ 0x258 │ │ │ │ + vstr d6, [sp, #608] @ 0x260 │ │ │ │ + vstr d7, [sp, #616] @ 0x268 │ │ │ │ + vmul.f64 d7, d3, d4 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ - str r3, [sp, #44] @ 0x2c │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ - vstr d1, [sp, #192] @ 0xc0 │ │ │ │ - vstr d11, [sp, #208] @ 0xd0 │ │ │ │ + vmul.f64 d7, d15, d4 │ │ │ │ vnmls.f64 d6, d8, d12 │ │ │ │ - vstr d6, [sp, #624] @ 0x270 │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - vmul.f64 d7, d6, d14 │ │ │ │ vnmls.f64 d7, d2, d12 │ │ │ │ + vstr d6, [sp, #624] @ 0x270 │ │ │ │ vstr d7, [sp, #632] @ 0x278 │ │ │ │ - vmul.f64 d7, d11, d14 │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ - vmul.f64 d7, d5, d12 │ │ │ │ - vnmls.f64 d3, d10, d12 │ │ │ │ + vmul.f64 d7, d14, d4 │ │ │ │ + vldr d6, [fp] │ │ │ │ + vmov.f64 d5, d7 │ │ │ │ + vmul.f64 d7, d3, d12 │ │ │ │ + vnmls.f64 d5, d10, d12 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ - vmul.f64 d7, d6, d12 │ │ │ │ - vmla.f64 d9, d8, d14 │ │ │ │ - vldr d6, [r9] │ │ │ │ - vstr d3, [sp, #640] @ 0x280 │ │ │ │ - vmov.f64 d3, d7 │ │ │ │ + vmul.f64 d7, d15, d12 │ │ │ │ + vmla.f64 d9, d8, d4 │ │ │ │ + vmov.f64 d8, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - lsls r2, r7, #5 │ │ │ │ - add.w r0, sl, r2 │ │ │ │ - vmla.f64 d3, d2, d14 │ │ │ │ - add.w r6, fp, r2 │ │ │ │ + mov.w r2, r8, lsl #5 │ │ │ │ + add.w r4, r6, r2 │ │ │ │ + vmla.f64 d8, d2, d4 │ │ │ │ + vldr d4, [sl] │ │ │ │ + vstr d5, [sp, #640] @ 0x280 │ │ │ │ + vldr d5, [r4] │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ vstr d9, [sp, #648] @ 0x288 │ │ │ │ + vstr d8, [sp, #656] @ 0x290 │ │ │ │ vadd.f64 d8, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - mul.w r3, r1, r7 │ │ │ │ - vldr d5, [r0] │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - add.w r5, r9, r3 │ │ │ │ + add.w r3, r8, r8, lsl #2 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r1, sl, r3 │ │ │ │ + add.w r5, fp, r3 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d9, [r6] │ │ │ │ - add.w r4, sl, r3 │ │ │ │ vldr d7, [r1] │ │ │ │ - vstr d3, [sp, #656] @ 0x290 │ │ │ │ - str r1, [sp, #48] @ 0x30 │ │ │ │ - add.w r1, r8, r2 │ │ │ │ + str r1, [sp, #64] @ 0x40 │ │ │ │ + add.w r1, sl, r2 │ │ │ │ + add r2, fp │ │ │ │ + vldr d9, [r5] │ │ │ │ + strd r5, r4, [sp, #76] @ 0x4c │ │ │ │ + add.w r5, r6, r3 │ │ │ │ vadd.f64 d1, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [r5] │ │ │ │ - add r2, r9 │ │ │ │ - str r0, [sp, #56] @ 0x38 │ │ │ │ - adds r0, r1, r3 │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ - adds r5, r2, r3 │ │ │ │ - vsub.f64 d3, d5, d9 │ │ │ │ - vadd.f64 d5, d5, d9 │ │ │ │ + vldr d5, [r4] │ │ │ │ + add.w r4, r7, r3 │ │ │ │ + vsub.f64 d3, d9, d5 │ │ │ │ + vadd.f64 d5, d9, d5 │ │ │ │ vadd.f64 d9, d8, d1 │ │ │ │ vsub.f64 d1, d8, d1 │ │ │ │ - str r6, [sp, #68] @ 0x44 │ │ │ │ - add.w r6, fp, r3 │ │ │ │ vstr d9, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d9, d4, d5 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ vstr d9, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vstr d9, [sp, #232] @ 0xe8 │ │ │ │ + vldr d4, [r2] │ │ │ │ + vstr d5, [sp, #256] @ 0x100 │ │ │ │ + vsub.f64 d5, d6, d7 │ │ │ │ + vldr d7, [r5] │ │ │ │ + strd r1, r5, [sp, #84] @ 0x54 │ │ │ │ + vldr d6, [r1] │ │ │ │ + add r1, r3 │ │ │ │ vstr d1, [sp, #240] @ 0xf0 │ │ │ │ vsub.f64 d1, d2, d3 │ │ │ │ - vldr d7, [r4] │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ - vstr d6, [sp, #264] @ 0x108 │ │ │ │ - vldr d6, [r1] │ │ │ │ - vldr d4, [r2] │ │ │ │ - vstr d5, [sp, #256] @ 0x100 │ │ │ │ + strd r2, r4, [sp, #92] @ 0x5c │ │ │ │ + add r2, r3 │ │ │ │ + vstr d5, [sp, #264] @ 0x108 │ │ │ │ + vldr d5, [r1] │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vldr d5, [r0] │ │ │ │ + vstr d9, [sp, #232] @ 0xe8 │ │ │ │ + vldr d7, [r4] │ │ │ │ + strd r1, r2, [sp, #100] @ 0x64 │ │ │ │ + mov.w r1, r8, lsl #4 │ │ │ │ vstr d2, [sp, #272] @ 0x110 │ │ │ │ + vldr d9, [r7] │ │ │ │ + add.w ip, sl, r1 │ │ │ │ + add.w lr, fp, r1 │ │ │ │ + vstr d1, [sp, #248] @ 0xf8 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [sl] │ │ │ │ - vstr d1, [sp, #248] @ 0xf8 │ │ │ │ - vldr d9, [fp] │ │ │ │ + vldr d7, [r6] │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - str r4, [sp, #72] @ 0x48 │ │ │ │ - mul.w r4, ip, r7 │ │ │ │ - str r0, [sp, #92] @ 0x5c │ │ │ │ - lsls r0, r7, #4 │ │ │ │ + vldr d7, [r2] │ │ │ │ + sub.w r2, r0, r8 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + add.w r5, r6, r2 │ │ │ │ + add.w r4, r7, r2 │ │ │ │ + add.w r2, r6, r1 │ │ │ │ + add r1, r7 │ │ │ │ vsub.f64 d3, d7, d9 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ + strd r5, r4, [sp, #108] @ 0x6c │ │ │ │ vadd.f64 d9, d8, d1 │ │ │ │ vsub.f64 d8, d8, d1 │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ - add.w r1, sl, r4 │ │ │ │ - str r5, [sp, #96] @ 0x60 │ │ │ │ - add.w r5, r8, r0 │ │ │ │ - add.w ip, r9, r0 │ │ │ │ - str r2, [sp, #84] @ 0x54 │ │ │ │ - vstr d9, [sp, #664] @ 0x298 │ │ │ │ - vsub.f64 d9, d6, d7 │ │ │ │ + vsub.f64 d15, d2, d3 │ │ │ │ vstr d8, [sp, #296] @ 0x128 │ │ │ │ - vsub.f64 d8, d2, d3 │ │ │ │ - add.w r2, r4, fp │ │ │ │ - vadd.f64 d2, d2, d3 │ │ │ │ - add.w r4, sl, r0 │ │ │ │ - str r6, [sp, #88] @ 0x58 │ │ │ │ + vstr d9, [sp, #312] @ 0x138 │ │ │ │ + vsub.f64 d9, d6, d7 │ │ │ │ + vadd.f64 d6, d6, d7 │ │ │ │ + vldr d7, [ip] │ │ │ │ vstr d9, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d9, d4, d5 │ │ │ │ - vsub.f64 d5, d4, d5 │ │ │ │ - adds r6, r5, r3 │ │ │ │ - vldr d4, [ip] │ │ │ │ - add r0, fp │ │ │ │ - vstr d8, [sp, #304] @ 0x130 │ │ │ │ - add r3, ip │ │ │ │ - str r1, [sp, #100] @ 0x64 │ │ │ │ - vstr d5, [sp, #312] @ 0x138 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ - vldr d6, [r1] │ │ │ │ - str r2, [sp, #104] @ 0x68 │ │ │ │ + vstr d15, [sp, #304] @ 0x130 │ │ │ │ + vsub.f64 d15, d4, d5 │ │ │ │ + vadd.f64 d5, d2, d3 │ │ │ │ + vldr d4, [lr] │ │ │ │ + vstr d6, [sp, #320] @ 0x140 │ │ │ │ + vldr d6, [r5] │ │ │ │ vstr d9, [sp, #288] @ 0x120 │ │ │ │ + vstr d5, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #24 │ │ │ │ - vstr d5, [sp, #320] @ 0x140 │ │ │ │ - vstr d2, [sp, #328] @ 0x148 │ │ │ │ - str r4, [sp, #116] @ 0x74 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, ip, r3 │ │ │ │ + add r3, lr │ │ │ │ + str r0, [sp, #52] @ 0x34 │ │ │ │ + vldr d5, [r2] │ │ │ │ + strd r2, r4, [sp, #116] @ 0x74 │ │ │ │ + add.w r2, r8, r8, lsl #1 │ │ │ │ + vldr d9, [r1] │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ - vldr d5, [r4] │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r6] │ │ │ │ - vldr d9, [r0] │ │ │ │ - str r5, [sp, #112] @ 0x70 │ │ │ │ - mul.w r5, r2, r7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov.w r4, r2, lsl #3 │ │ │ │ + mov.w r2, r2, lsl #4 │ │ │ │ + add.w r5, r6, r4 │ │ │ │ + str r5, [sp, #124] @ 0x7c │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r2, sl, r5 │ │ │ │ - str r6, [sp, #120] @ 0x78 │ │ │ │ - movs r6, #48 @ 0x30 │ │ │ │ - str r2, [sp, #124] @ 0x7c │ │ │ │ - add.w r4, fp, r5 │ │ │ │ vsub.f64 d3, d7, d9 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vadd.f64 d9, d8, d1 │ │ │ │ - vsub.f64 d1, d8, d1 │ │ │ │ - str r4, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d8, d2, d3 │ │ │ │ + vsub.f64 d8, d8, d1 │ │ │ │ + vsub.f64 d1, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ vstr d9, [sp, #336] @ 0x150 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ - vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w r2, r6, r7 │ │ │ │ - vstr d1, [sp, #360] @ 0x168 │ │ │ │ - vstr d8, [sp, #368] @ 0x170 │ │ │ │ - add.w r6, r8, r2 │ │ │ │ - add.w r1, r9, r2 │ │ │ │ - str r6, [sp, #128] @ 0x80 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ vstr d9, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d9, d5, d4 │ │ │ │ - vstr d7, [sp, #384] @ 0x180 │ │ │ │ vadd.f64 d5, d4, d5 │ │ │ │ - vldr d7, [r6] │ │ │ │ - lsls r6, r7, #3 │ │ │ │ - vldr d4, [r1] │ │ │ │ - str r1, [sp, #132] @ 0x84 │ │ │ │ - add.w r1, r8, r6 │ │ │ │ - vstr d5, [sp, #376] @ 0x178 │ │ │ │ + vstr d6, [sp, #384] @ 0x180 │ │ │ │ + vldr d6, [r5] │ │ │ │ + add.w r5, sl, r2 │ │ │ │ + vldr d7, [r5] │ │ │ │ + str r5, [sp, #128] @ 0x80 │ │ │ │ + add.w r5, fp, r2 │ │ │ │ + vstr d8, [sp, #360] @ 0x168 │ │ │ │ + vldr d4, [r5] │ │ │ │ + str r5, [sp, #132] @ 0x84 │ │ │ │ + add.w r5, r7, r4 │ │ │ │ + vstr d2, [sp, #392] @ 0x188 │ │ │ │ vadd.f64 d8, d6, d7 │ │ │ │ - str r1, [sp, #140] @ 0x8c │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d5, [r1] │ │ │ │ - lsls r1, r7, #6 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add.w r4, sl, r1 │ │ │ │ - vstr d2, [sp, #392] @ 0x188 │ │ │ │ - str r4, [sp, #144] @ 0x90 │ │ │ │ + vldr d7, [r5] │ │ │ │ + str r5, [sp, #136] @ 0x88 │ │ │ │ + add.w r5, sl, r0 │ │ │ │ + vstr d5, [sp, #376] @ 0x178 │ │ │ │ + vldr d5, [r5] │ │ │ │ + str r5, [sp, #140] @ 0x8c │ │ │ │ + mov.w r5, r8, lsl #6 │ │ │ │ + vstr d1, [sp, #368] @ 0x170 │ │ │ │ + add.w r0, r6, r5 │ │ │ │ vsub.f64 d2, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add.w r4, r9, r6 │ │ │ │ - str r4, [sp, #148] @ 0x94 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #144] @ 0x90 │ │ │ │ + ldr r0, [sp, #52] @ 0x34 │ │ │ │ vstr d9, [sp, #352] @ 0x160 │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add.w r4, fp, r1 │ │ │ │ - str r4, [sp, #152] @ 0x98 │ │ │ │ - vldr d9, [r4] │ │ │ │ - add.w r4, r8, r1 │ │ │ │ - add r1, r9 │ │ │ │ - vadd.f64 d11, d4, d5 │ │ │ │ + add r0, fp │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #148] @ 0x94 │ │ │ │ + add.w r0, r7, r5 │ │ │ │ + str r0, [sp, #152] @ 0x98 │ │ │ │ + vadd.f64 d14, d4, d5 │ │ │ │ + vldr d9, [r0] │ │ │ │ + add.w r0, sl, r5 │ │ │ │ + add r5, fp │ │ │ │ + str r0, [sp, #156] @ 0x9c │ │ │ │ + str r5, [sp, #164] @ 0xa4 │ │ │ │ + vstr d14, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d3, d7, d9 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vadd.f64 d9, d8, d1 │ │ │ │ vsub.f64 d8, d8, d1 │ │ │ │ - vsub.f64 d1, d2, d3 │ │ │ │ vstr d9, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d9, d6, d7 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vadd.f64 d6, d2, d3 │ │ │ │ vstr d9, [sp, #408] @ 0x198 │ │ │ │ vsub.f64 d9, d5, d4 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ + vldr d6, [r0] │ │ │ │ + ldr r0, [sp, #52] @ 0x34 │ │ │ │ vstr d9, [sp, #416] @ 0x1a0 │ │ │ │ - str r4, [sp, #156] @ 0x9c │ │ │ │ - vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ - vldr d6, [r4] │ │ │ │ - add.w r4, sl, r6 │ │ │ │ - vstr d7, [sp, #448] @ 0x1c0 │ │ │ │ - add r6, fp │ │ │ │ - str r4, [sp, #160] @ 0xa0 │ │ │ │ - vldr d7, [r4] │ │ │ │ - add.w r4, sl, r2 │ │ │ │ - vldr d4, [r6] │ │ │ │ - add r2, fp │ │ │ │ - str r4, [sp, #164] @ 0xa4 │ │ │ │ + vstr d8, [sp, #424] @ 0x1a8 │ │ │ │ + vsub.f64 d8, d2, d3 │ │ │ │ + vadd.f64 d2, d2, d3 │ │ │ │ + add r0, r6 │ │ │ │ + vldr d7, [r0] │ │ │ │ + str r0, [sp, #160] @ 0xa0 │ │ │ │ + ldr r0, [sp, #52] @ 0x34 │ │ │ │ + vstr d8, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d5, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d2, [sp, #456] @ 0x1c8 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ - vldr d3, [r4] │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - add.w r4, r8, r5 │ │ │ │ - vldr d7, [r1] │ │ │ │ - add r5, r9 │ │ │ │ + vldr d7, [r5] │ │ │ │ + add r0, r7 │ │ │ │ + add.w r5, r6, r2 │ │ │ │ + add r2, r7 │ │ │ │ + vldr d4, [r0] │ │ │ │ + str r5, [sp, #52] @ 0x34 │ │ │ │ + vldr d3, [r5] │ │ │ │ + add.w r5, sl, r4 │ │ │ │ + add r4, fp │ │ │ │ vldr d2, [r2] │ │ │ │ - vstr d8, [sp, #424] @ 0x1a8 │ │ │ │ + str r5, [sp, #792] @ 0x318 │ │ │ │ vsub.f64 d5, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ - vldr d4, [r4] │ │ │ │ - vstr d1, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d11, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d4, [r5] │ │ │ │ vadd.f64 d8, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vldr d4, [r5] │ │ │ │ - str r4, [sp, #784] @ 0x310 │ │ │ │ + vldr d4, [r4] │ │ │ │ vsub.f64 d1, d4, d2 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vadd.f64 d2, d9, d8 │ │ │ │ vsub.f64 d9, d9, d8 │ │ │ │ - vadd.f64 d11, d6, d4 │ │ │ │ - vsub.f64 d8, d5, d1 │ │ │ │ + vadd.f64 d14, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vadd.f64 d5, d5, d1 │ │ │ │ vldr d4, [sp, #304] @ 0x130 │ │ │ │ - vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ - vstr d11, [sp, #464] @ 0x1d0 │ │ │ │ - vadd.f64 d11, d7, d3 │ │ │ │ + vsub.f64 d8, d5, d1 │ │ │ │ + vadd.f64 d5, d5, d1 │ │ │ │ + vstr d14, [sp, #464] @ 0x1d0 │ │ │ │ + vadd.f64 d14, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vsub.f64 d3, d4, d1 │ │ │ │ - vldr d4, [sp, #320] @ 0x140 │ │ │ │ - vstr d3, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d3, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d3, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vstr d4, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d3, [sp, #320] @ 0x140 │ │ │ │ + vstr d4, [sp, #664] @ 0x298 │ │ │ │ + vldr d4, [sp, #448] @ 0x1c0 │ │ │ │ + vsub.f64 d3, d3, d4 │ │ │ │ vldr d4, [sp, #384] @ 0x180 │ │ │ │ - vsub.f64 d3, d6, d4 │ │ │ │ + vsub.f64 d4, d6, d4 │ │ │ │ + vstr d3, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d4, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d1, [sp, #368] @ 0x170 │ │ │ │ + vstr d14, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d4, [sp, #392] @ 0x188 │ │ │ │ + vsub.f64 d3, d8, d1 │ │ │ │ + vsub.f64 d1, d5, d4 │ │ │ │ + vldr d4, [sp, #344] @ 0x158 │ │ │ │ vstr d3, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d3, [sp, #368] @ 0x170 │ │ │ │ - vsub.f64 d4, d8, d3 │ │ │ │ - vldr d3, [sp, #392] @ 0x188 │ │ │ │ - vsub.f64 d1, d5, d3 │ │ │ │ - vldr d3, [sp, #344] @ 0x158 │ │ │ │ - vstr d4, [sp, #696] @ 0x2b8 │ │ │ │ - vldr d4, [sp, #464] @ 0x1d0 │ │ │ │ - vstr d1, [sp, #704] @ 0x2c0 │ │ │ │ - vsub.f64 d1, d4, d3 │ │ │ │ - vstr d1, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d1, [sp, #408] @ 0x198 │ │ │ │ + vldr d3, [sp, #408] @ 0x198 │ │ │ │ + vstr d1, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d1, [sp, #464] @ 0x1d0 │ │ │ │ + vsub.f64 d1, d1, d4 │ │ │ │ vldr d4, [sp, #280] @ 0x118 │ │ │ │ - vldr d3, [sp, #328] @ 0x148 │ │ │ │ - vstr d11, [sp, #472] @ 0x1d8 │ │ │ │ - vsub.f64 d4, d4, d1 │ │ │ │ - vstr d4, [sp, #720] @ 0x2d0 │ │ │ │ - vldr d4, [sp, #456] @ 0x1c8 │ │ │ │ - vsub.f64 d1, d3, d4 │ │ │ │ - vldr d4, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d3, d4, d3 │ │ │ │ + vstr d1, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d1, [sp, #328] @ 0x148 │ │ │ │ + vldr d4, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d3, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d3, [sp, #456] @ 0x1c8 │ │ │ │ + vsub.f64 d1, d1, d3 │ │ │ │ + vldr d3, [sp, #360] @ 0x168 │ │ │ │ + vstr d1, [sp, #720] @ 0x2d0 │ │ │ │ + vsub.f64 d1, d9, d3 │ │ │ │ + vldr d3, [sp, #352] @ 0x160 │ │ │ │ vstr d1, [sp, #728] @ 0x2d8 │ │ │ │ - vldr d1, [sp, #360] @ 0x168 │ │ │ │ - vsub.f64 d3, d9, d1 │ │ │ │ - vldr d1, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d11, d11, d1 │ │ │ │ - vldr d1, [sp, #296] @ 0x128 │ │ │ │ - vstr d3, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ + vsub.f64 d14, d14, d3 │ │ │ │ vldr d3, [sp, #288] @ 0x120 │ │ │ │ - vstr d11, [sp, #744] @ 0x2e8 │ │ │ │ - vsub.f64 d11, d3, d4 │ │ │ │ - vldr d4, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d3, [sp, #664] @ 0x298 │ │ │ │ - vstr d11, [sp, #752] @ 0x2f0 │ │ │ │ - vsub.f64 d11, d1, d4 │ │ │ │ - vldr d4, [sp, #400] @ 0x190 │ │ │ │ - vldr d1, [sp, #312] @ 0x138 │ │ │ │ - vstr d11, [sp, #760] @ 0x2f8 │ │ │ │ - vsub.f64 d11, d3, d4 │ │ │ │ - vldr d4, [sp, #336] @ 0x150 │ │ │ │ - vstr d11, [sp, #664] @ 0x298 │ │ │ │ - vsub.f64 d4, d2, d4 │ │ │ │ - vldr d11, [sp, #440] @ 0x1b8 │ │ │ │ - vadd.f64 d11, d1, d11 │ │ │ │ + vstr d14, [sp, #736] @ 0x2e0 │ │ │ │ + vsub.f64 d14, d3, d1 │ │ │ │ + vldr d1, [sp, #296] @ 0x128 │ │ │ │ + vldr d3, [sp, #312] @ 0x138 │ │ │ │ + vstr d15, [sp, #312] @ 0x138 │ │ │ │ + vstr d14, [sp, #744] @ 0x2e8 │ │ │ │ + vsub.f64 d14, d1, d4 │ │ │ │ vldr d1, [sp, #376] @ 0x178 │ │ │ │ - vstr d11, [sp, #768] @ 0x300 │ │ │ │ - vadd.f64 d11, d1, d7 │ │ │ │ - vldr d1, [sp, #320] @ 0x140 │ │ │ │ - vstr d11, [sp, #776] @ 0x308 │ │ │ │ - vldr d11, [sp, #448] @ 0x1c0 │ │ │ │ - vadd.f64 d11, d1, d11 │ │ │ │ + vldr d4, [sp, #400] @ 0x190 │ │ │ │ + vstr d14, [sp, #752] @ 0x2f0 │ │ │ │ + vsub.f64 d14, d3, d4 │ │ │ │ + vstr d14, [sp, #760] @ 0x2f8 │ │ │ │ + vldr d14, [sp, #440] @ 0x1b8 │ │ │ │ + vadd.f64 d15, d15, d14 │ │ │ │ + vadd.f64 d14, d1, d7 │ │ │ │ + vstr d15, [sp, #768] @ 0x300 │ │ │ │ + vldr d15, [sp, #336] @ 0x150 │ │ │ │ + vstr d14, [sp, #776] @ 0x308 │ │ │ │ vldr d1, [sp, #384] @ 0x180 │ │ │ │ + vldr d14, [sp, #448] @ 0x1c0 │ │ │ │ + vsub.f64 d4, d2, d15 │ │ │ │ + vldr d15, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ - vstr d11, [sp, #320] @ 0x140 │ │ │ │ - vstr d6, [sp, #384] @ 0x180 │ │ │ │ - vadd.f64 d6, d11, d6 │ │ │ │ + vadd.f64 d15, d15, d14 │ │ │ │ + vmov.f64 d14, d6 │ │ │ │ + vadd.f64 d6, d15, d6 │ │ │ │ + vstr d15, [sp, #320] @ 0x140 │ │ │ │ + vldr d15, [sp, #336] @ 0x150 │ │ │ │ + vstr d14, [sp, #384] @ 0x180 │ │ │ │ + vldr d14, [sp, #472] @ 0x1d8 │ │ │ │ vstr d6, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d6, [sp, #400] @ 0x190 │ │ │ │ - vldr d11, [sp, #472] @ 0x1d8 │ │ │ │ - vadd.f64 d1, d3, d6 │ │ │ │ - vldr d6, [sp, #336] @ 0x150 │ │ │ │ - vadd.f64 d3, d6, d2 │ │ │ │ - vadd.f64 d6, d1, d3 │ │ │ │ - vstr d3, [sp, #336] @ 0x150 │ │ │ │ - vldr d3, [sp, #288] @ 0x120 │ │ │ │ - vstr d6, [sp, #400] @ 0x190 │ │ │ │ - vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ - vadd.f64 d6, d3, d6 │ │ │ │ - vldr d3, [sp, #328] @ 0x148 │ │ │ │ - vmov.f64 d2, d6 │ │ │ │ + vmov.f64 d6, d3 │ │ │ │ + vldr d3, [sp, #400] @ 0x190 │ │ │ │ + vadd.f64 d2, d15, d2 │ │ │ │ + vldr d15, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d1, d6, d3 │ │ │ │ + vldr d3, [sp, #416] @ 0x1a0 │ │ │ │ + vadd.f64 d6, d1, d2 │ │ │ │ + vstr d6, [sp, #784] @ 0x310 │ │ │ │ + vldr d6, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d6, d6, d3 │ │ │ │ + vmov.f64 d3, d6 │ │ │ │ vldr d6, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d6, d6, d11 │ │ │ │ - vldr d11, [sp, #456] @ 0x1c8 │ │ │ │ - vstr d2, [sp, #288] @ 0x120 │ │ │ │ - vstr d6, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d6, d2, d6 │ │ │ │ - vldr d2, [sp, #304] @ 0x130 │ │ │ │ - vstr d6, [sp, #416] @ 0x1a0 │ │ │ │ - vadd.f64 d6, d3, d11 │ │ │ │ - vldr d11, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d3, [sp, #288] @ 0x120 │ │ │ │ + vadd.f64 d6, d6, d14 │ │ │ │ + vldr d14, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d6, [sp, #336] @ 0x150 │ │ │ │ + vadd.f64 d6, d3, d6 │ │ │ │ vldr d3, [sp, #392] @ 0x188 │ │ │ │ - vadd.f64 d11, d2, d11 │ │ │ │ - vldr d2, [sp, #368] @ 0x170 │ │ │ │ + vstr d6, [sp, #352] @ 0x160 │ │ │ │ + vldr d6, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ - vadd.f64 d8, d2, d8 │ │ │ │ - vldr d2, [sp, #280] @ 0x118 │ │ │ │ - vstr d11, [sp, #304] @ 0x130 │ │ │ │ + vadd.f64 d6, d6, d14 │ │ │ │ + vldr d14, [sp, #432] @ 0x1b0 │ │ │ │ + vadd.f64 d14, d15, d14 │ │ │ │ + vldr d15, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d3, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vmov.f64 d5, #80 @ 0x3e800000 0.250 │ │ │ │ - vstr d8, [sp, #328] @ 0x148 │ │ │ │ - vadd.f64 d8, d11, d8 │ │ │ │ - vldr d11, [sp, #464] @ 0x1d0 │ │ │ │ + vadd.f64 d8, d15, d8 │ │ │ │ + vstr d14, [sp, #304] @ 0x130 │ │ │ │ + vmov.f64 d15, d8 │ │ │ │ + vadd.f64 d8, d14, d8 │ │ │ │ + vldr d14, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d15, [sp, #328] @ 0x148 │ │ │ │ + vldr d15, [sp, #408] @ 0x198 │ │ │ │ vstr d8, [sp, #368] @ 0x170 │ │ │ │ - vldr d8, [sp, #408] @ 0x198 │ │ │ │ - vadd.f64 d2, d2, d8 │ │ │ │ - vldr d8, [sp, #344] @ 0x158 │ │ │ │ - vadd.f64 d11, d8, d11 │ │ │ │ - vstr d2, [sp, #280] @ 0x118 │ │ │ │ - vadd.f64 d8, d2, d11 │ │ │ │ - vstr d11, [sp, #344] @ 0x158 │ │ │ │ - vldr d2, [sp, #312] @ 0x138 │ │ │ │ - vldr d11, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d8, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d8, d8, d15 │ │ │ │ + vldr d15, [sp, #344] @ 0x158 │ │ │ │ + vadd.f64 d14, d15, d14 │ │ │ │ + vstr d8, [sp, #280] @ 0x118 │ │ │ │ + vadd.f64 d8, d8, d14 │ │ │ │ + vstr d14, [sp, #344] @ 0x158 │ │ │ │ vstr d8, [sp, #392] @ 0x188 │ │ │ │ - vldr d8, [sp, #376] @ 0x178 │ │ │ │ - vsub.f64 d11, d2, d11 │ │ │ │ - vsub.f64 d7, d7, d8 │ │ │ │ - vstr d11, [sp, #312] @ 0x138 │ │ │ │ - vstr d7, [sp, #376] @ 0x178 │ │ │ │ - vadd.f64 d7, d11, d7 │ │ │ │ - vldr d2, [sp, #296] @ 0x128 │ │ │ │ - vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ - vmov.f64 d11, d7 │ │ │ │ - vadd.f64 d7, d2, d8 │ │ │ │ - vldr d2, [sp, #360] @ 0x168 │ │ │ │ - vadd.f64 d9, d2, d9 │ │ │ │ - vldr d2, [sp, #400] @ 0x190 │ │ │ │ + vldr d15, [sp, #312] @ 0x138 │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ + vldr d14, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d8, d15, d14 │ │ │ │ + vldr d15, [sp, #376] @ 0x178 │ │ │ │ + vsub.f64 d7, d7, d15 │ │ │ │ + vstr d8, [sp, #312] @ 0x138 │ │ │ │ + vmov.f64 d15, d7 │ │ │ │ + vadd.f64 d7, d8, d7 │ │ │ │ + vldr d8, [sp, #296] @ 0x128 │ │ │ │ + vstr d15, [sp, #376] @ 0x178 │ │ │ │ + vldr d15, [sp, #424] @ 0x1a8 │ │ │ │ + vmov.f64 d14, d7 │ │ │ │ + vadd.f64 d7, d8, d15 │ │ │ │ + vldr d8, [sp, #272] @ 0x110 │ │ │ │ + vldr d15, [sp, #360] @ 0x168 │ │ │ │ vstr d7, [sp, #296] @ 0x128 │ │ │ │ - vstr d11, [sp, #48] @ 0x30 │ │ │ │ - vadd.f64 d7, d7, d9 │ │ │ │ + vadd.f64 d9, d15, d9 │ │ │ │ + vadd.f64 d15, d1, d2 │ │ │ │ + vsub.f64 d1, d1, d2 │ │ │ │ vstr d9, [sp, #360] @ 0x168 │ │ │ │ + vadd.f64 d9, d7, d9 │ │ │ │ + vstr d9, [sp, #400] @ 0x190 │ │ │ │ vldr d9, [sp, #216] @ 0xd8 │ │ │ │ - vmov.f64 d8, d7 │ │ │ │ - vadd.f64 d7, d9, d2 │ │ │ │ - vldr d2, [sp, #272] @ 0x110 │ │ │ │ - vldr d9, [sp, #368] @ 0x170 │ │ │ │ - vstr d7, [r8] │ │ │ │ - vadd.f64 d7, d2, d3 │ │ │ │ - vldr d2, [sp, #240] @ 0xf0 │ │ │ │ - vstr d8, [sp, #408] @ 0x198 │ │ │ │ - vadd.f64 d8, d2, d8 │ │ │ │ - vldr d2, [sp, #248] @ 0xf8 │ │ │ │ + vadd.f64 d7, d9, d15 │ │ │ │ + vldr d9, [sp, #400] @ 0x190 │ │ │ │ + vmov.f64 d15, d11 │ │ │ │ vstr d7, [sl] │ │ │ │ - vldr d7, [sp, #200] @ 0xc8 │ │ │ │ - vadd.f64 d9, d2, d9 │ │ │ │ - vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ - vmul.f64 d7, d7, d9 │ │ │ │ - vnmls.f64 d7, d2, d8 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vmul.f64 d7, d2, d9 │ │ │ │ - vldr d9, [sp, #200] @ 0xc8 │ │ │ │ - ldr r4, [sp, #72] @ 0x48 │ │ │ │ - vldr d2, [sp, #224] @ 0xe0 │ │ │ │ - vmla.f64 d7, d9, d8 │ │ │ │ - vldr d8, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d7, [r4] │ │ │ │ - vldr d7, [sp, #392] @ 0x188 │ │ │ │ - vadd.f64 d9, d2, d7 │ │ │ │ - vldr d2, [sp, #232] @ 0xe8 │ │ │ │ - vadd.f64 d8, d2, d8 │ │ │ │ - vldr d2, [sp, #208] @ 0xd0 │ │ │ │ - vmul.f64 d7, d2, d8 │ │ │ │ + vadd.f64 d7, d8, d3 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vldr d7, [sp, #240] @ 0xf0 │ │ │ │ + vadd.f64 d8, d7, d9 │ │ │ │ + vldr d9, [sp, #248] @ 0xf8 │ │ │ │ + vldr d7, [sp, #368] @ 0x170 │ │ │ │ + vadd.f64 d9, d9, d7 │ │ │ │ + vmul.f64 d7, d11, d9 │ │ │ │ + vldr d11, [sp, #488] @ 0x1e8 │ │ │ │ + vnmls.f64 d7, d11, d8 │ │ │ │ + vstr d7, [r5] │ │ │ │ + vmul.f64 d7, d11, d9 │ │ │ │ + ldr r5, [sp, #88] @ 0x58 │ │ │ │ + vldr d11, [sp, #392] @ 0x188 │ │ │ │ + vmla.f64 d7, d15, d8 │ │ │ │ + vldr d8, [sp, #232] @ 0xe8 │ │ │ │ + vstr d7, [r5] │ │ │ │ + vldr d7, [sp, #224] @ 0xe0 │ │ │ │ + vadd.f64 d9, d7, d11 │ │ │ │ + vldr d11, [sp, #352] @ 0x160 │ │ │ │ + vadd.f64 d8, d8, d11 │ │ │ │ + vldr d11, [sp, #200] @ 0xc8 │ │ │ │ + vmul.f64 d7, d11, d8 │ │ │ │ vnmls.f64 d7, d10, d9 │ │ │ │ - vstr d7, [ip] │ │ │ │ - vmul.f64 d7, d2, d9 │ │ │ │ + vstr d7, [lr] │ │ │ │ + vmul.f64 d7, d11, d9 │ │ │ │ vmla.f64 d7, d10, d8 │ │ │ │ + vldr d10, [sp, #256] @ 0x100 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vldr d11, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d14, [sp, #64] @ 0x40 │ │ │ │ + vldr d5, [sp, #272] @ 0x110 │ │ │ │ + vldr d15, [sp, #720] @ 0x2d0 │ │ │ │ + vadd.f64 d9, d10, d11 │ │ │ │ vldr d10, [sp, #264] @ 0x108 │ │ │ │ - vldr d9, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d8, d10, d11 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vldr d7, [sp, #448] @ 0x1c0 │ │ │ │ - vldr d10, [sp, #624] @ 0x270 │ │ │ │ - vldr d2, [sp, #648] @ 0x288 │ │ │ │ - vadd.f64 d9, d9, d7 │ │ │ │ - vldr d11, [sp, #704] @ 0x2c0 │ │ │ │ - vmul.f64 d7, d10, d8 │ │ │ │ - ldr r0, [sp, #112] @ 0x70 │ │ │ │ - ldr r4, [sp, #116] @ 0x74 │ │ │ │ - vnmls.f64 d7, d2, d9 │ │ │ │ + vldr d11, [sp, #624] @ 0x270 │ │ │ │ + vldr d2, [sp, #784] @ 0x310 │ │ │ │ + vadd.f64 d8, d10, d14 │ │ │ │ + vldr d10, [sp, #648] @ 0x288 │ │ │ │ + vldr d14, [sp, #696] @ 0x2b8 │ │ │ │ + vmul.f64 d7, d11, d8 │ │ │ │ + vnmls.f64 d7, d10, d9 │ │ │ │ vstr d7, [r3] │ │ │ │ - vmul.f64 d7, d10, d9 │ │ │ │ - vmla.f64 d7, d2, d8 │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ - vmul.f64 d8, d4, d13 │ │ │ │ - vmul.f64 d4, d4, d0 │ │ │ │ - vldr d2, [sp, #728] @ 0x2d8 │ │ │ │ - vmul.f64 d9, d11, d13 │ │ │ │ - vmla.f64 d9, d2, d0 │ │ │ │ + vmul.f64 d7, d11, d9 │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ + vldr d9, [sp, #760] @ 0x2f8 │ │ │ │ + vmla.f64 d7, d10, d8 │ │ │ │ + vmul.f64 d8, d14, d13 │ │ │ │ + vmla.f64 d8, d15, d0 │ │ │ │ vstr d7, [r3] │ │ │ │ - vldr d7, [sp, #664] @ 0x298 │ │ │ │ + vmul.f64 d7, d4, d13 │ │ │ │ + vmul.f64 d4, d4, d0 │ │ │ │ + ldr r3, [sp, #116] @ 0x74 │ │ │ │ + vnmls.f64 d4, d9, d13 │ │ │ │ + vmla.f64 d7, d9, d0 │ │ │ │ + vmov.f64 d11, d4 │ │ │ │ + vmul.f64 d4, d14, d0 │ │ │ │ + vnmls.f64 d4, d15, d13 │ │ │ │ + vldr d15, [sp] │ │ │ │ + vmov.f64 d14, d4 │ │ │ │ + vldr d4, [pc, #976] @ 8d7a0 │ │ │ │ + vmul.f64 d6, d6, d4 │ │ │ │ + vmov.f64 d9, d4 │ │ │ │ + vmov.f64 d4, #80 @ 0x3e800000 0.250 │ │ │ │ + vmul.f64 d1, d1, d9 │ │ │ │ + vmls.f64 d5, d3, d4 │ │ │ │ + vmov.f64 d10, d4 │ │ │ │ + vmov.f64 d3, d10 │ │ │ │ + vldr d10, [sp, #40] @ 0x28 │ │ │ │ + vadd.f64 d4, d6, d5 │ │ │ │ + vsub.f64 d5, d5, d6 │ │ │ │ + vldr d6, [sp, #216] @ 0xd8 │ │ │ │ + vmls.f64 d6, d2, d3 │ │ │ │ + vsub.f64 d9, d4, d7 │ │ │ │ + vadd.f64 d4, d7, d4 │ │ │ │ + vmul.f64 d2, d15, d9 │ │ │ │ + vadd.f64 d3, d1, d6 │ │ │ │ + vsub.f64 d6, d6, d1 │ │ │ │ + vadd.f64 d1, d8, d3 │ │ │ │ + vsub.f64 d3, d3, d8 │ │ │ │ + vldr d8, [sp, #656] @ 0x290 │ │ │ │ + vnmls.f64 d2, d10, d1 │ │ │ │ + vstr d2, [ip] │ │ │ │ + vmul.f64 d2, d10, d9 │ │ │ │ + vadd.f64 d9, d11, d5 │ │ │ │ + vmov.f64 d10, d11 │ │ │ │ + vldr d11, [sp, #512] @ 0x200 │ │ │ │ + vmla.f64 d2, d15, d1 │ │ │ │ + vldr d15, [sp, #496] @ 0x1f0 │ │ │ │ + vsub.f64 d1, d6, d14 │ │ │ │ + vsub.f64 d5, d5, d10 │ │ │ │ + vadd.f64 d6, d14, d6 │ │ │ │ + vstr d2, [r3] │ │ │ │ + vmul.f64 d2, d15, d9 │ │ │ │ + ldr r3, [sp, #128] @ 0x80 │ │ │ │ + vnmls.f64 d2, d11, d1 │ │ │ │ + vstr d2, [r3] │ │ │ │ + vmul.f64 d2, d11, d9 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + vldr d11, [sp, #520] @ 0x208 │ │ │ │ + vmla.f64 d2, d15, d1 │ │ │ │ + vstr d2, [r3] │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ - vnmls.f64 d4, d7, d13 │ │ │ │ - vmla.f64 d8, d7, d0 │ │ │ │ - vmul.f64 d7, d11, d0 │ │ │ │ - vmov.f64 d10, d7 │ │ │ │ - vstr d4, [sp, #72] @ 0x48 │ │ │ │ - vldr d4, [pc, #980] @ 875f0 │ │ │ │ - vnmls.f64 d10, d2, d13 │ │ │ │ - vldr d2, [sp, #400] @ 0x190 │ │ │ │ - vmul.f64 d7, d6, d4 │ │ │ │ - vldr d6, [sp, #272] @ 0x110 │ │ │ │ - vmls.f64 d6, d3, d5 │ │ │ │ - vldr d3, [sp, #336] @ 0x150 │ │ │ │ - vsub.f64 d1, d1, d3 │ │ │ │ - vstr d10, [sp, #104] @ 0x68 │ │ │ │ - vmov.f64 d10, d5 │ │ │ │ - vmul.f64 d1, d1, d4 │ │ │ │ - vsub.f64 d11, d6, d7 │ │ │ │ - vadd.f64 d5, d7, d6 │ │ │ │ - vldr d7, [sp, #216] @ 0xd8 │ │ │ │ - vmls.f64 d7, d2, d10 │ │ │ │ - vldr d6, [sp] │ │ │ │ - vldr d10, [sp, #32] │ │ │ │ - vadd.f64 d4, d1, d7 │ │ │ │ - vsub.f64 d7, d7, d1 │ │ │ │ - vsub.f64 d1, d5, d8 │ │ │ │ - vadd.f64 d5, d8, d5 │ │ │ │ - vldr d8, [sp, #632] @ 0x278 │ │ │ │ - vadd.f64 d2, d9, d4 │ │ │ │ - vsub.f64 d4, d4, d9 │ │ │ │ - vmul.f64 d3, d6, d1 │ │ │ │ - vnmls.f64 d3, d10, d2 │ │ │ │ - vstr d3, [r0] │ │ │ │ - vmul.f64 d3, d10, d1 │ │ │ │ - vldr d10, [sp, #104] @ 0x68 │ │ │ │ - vmla.f64 d3, d6, d2 │ │ │ │ - vldr d6, [sp, #512] @ 0x200 │ │ │ │ - ldr r0, [sp, #164] @ 0xa4 │ │ │ │ - vsub.f64 d2, d7, d10 │ │ │ │ - vldr d10, [sp, #72] @ 0x48 │ │ │ │ - vadd.f64 d1, d10, d11 │ │ │ │ - vldr d10, [sp, #496] @ 0x1f0 │ │ │ │ - vstr d3, [r4] │ │ │ │ - ldr r4, [sp, #128] @ 0x80 │ │ │ │ - vmul.f64 d3, d10, d1 │ │ │ │ - vnmls.f64 d3, d6, d2 │ │ │ │ - vstr d3, [r4] │ │ │ │ - vmul.f64 d3, d6, d1 │ │ │ │ - vmla.f64 d3, d10, d2 │ │ │ │ - vldr d10, [sp, #656] @ 0x290 │ │ │ │ - vstr d3, [r0] │ │ │ │ - vmul.f64 d3, d8, d5 │ │ │ │ - vmul.f64 d5, d10, d5 │ │ │ │ - vmla.f64 d5, d8, d4 │ │ │ │ - vnmls.f64 d3, d10, d4 │ │ │ │ - vldr d4, [pc, #788] @ 875f0 │ │ │ │ - vstr d3, [r3] │ │ │ │ + vldr d2, [sp, #632] @ 0x278 │ │ │ │ + vmul.f64 d7, d2, d4 │ │ │ │ + vnmls.f64 d7, d8, d3 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vmul.f64 d7, d8, d4 │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ + vmla.f64 d7, d2, d3 │ │ │ │ vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ - vldr d8, [sp, #72] @ 0x48 │ │ │ │ - vldr d10, [sp, #104] @ 0x68 │ │ │ │ - vldr d9, [sp, #528] @ 0x210 │ │ │ │ - vsub.f64 d6, d11, d8 │ │ │ │ - vldr d8, [sp, #520] @ 0x208 │ │ │ │ - vstr d5, [r4] │ │ │ │ - vadd.f64 d7, d10, d7 │ │ │ │ - ldr r0, [sp, #56] @ 0x38 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ - vmul.f64 d5, d8, d6 │ │ │ │ - vmul.f64 d6, d9, d6 │ │ │ │ - vmla.f64 d6, d8, d7 │ │ │ │ - vldr d11, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d10, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d2, [sp, #752] @ 0x2f0 │ │ │ │ - vnmls.f64 d5, d9, d7 │ │ │ │ - vmul.f64 d8, d11, d13 │ │ │ │ + vmov.f64 d1, d3 │ │ │ │ + vstr d7, [r3] │ │ │ │ + vmul.f64 d7, d11, d5 │ │ │ │ + vldr d2, [sp, #528] @ 0x210 │ │ │ │ + ldr r1, [sp, #84] @ 0x54 │ │ │ │ + ldr r3, [sp, #164] @ 0xa4 │ │ │ │ + vnmls.f64 d7, d2, d6 │ │ │ │ + vldr d14, [sp, #712] @ 0x2c8 │ │ │ │ + vldr d15, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d8, [sp, #744] @ 0x2e8 │ │ │ │ + vstr d7, [r1] │ │ │ │ + vmul.f64 d7, d2, d5 │ │ │ │ + vmul.f64 d5, d15, d13 │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ + vmla.f64 d7, d11, d6 │ │ │ │ + vldr d11, [sp, #704] @ 0x2c0 │ │ │ │ + vmla.f64 d5, d8, d0 │ │ │ │ + vmul.f64 d6, d11, d13 │ │ │ │ + vstr d7, [r1] │ │ │ │ vmul.f64 d7, d11, d0 │ │ │ │ - vmul.f64 d9, d10, d13 │ │ │ │ - vmla.f64 d9, d2, d0 │ │ │ │ - vldr d11, [sp, #344] @ 0x158 │ │ │ │ - vstr d5, [r3] │ │ │ │ - vstr d6, [r0] │ │ │ │ - vldr d6, [sp, #720] @ 0x2d0 │ │ │ │ - vmla.f64 d8, d6, d0 │ │ │ │ - vstr d8, [sp] │ │ │ │ - vmov.f64 d8, d7 │ │ │ │ - vmul.f64 d7, d10, d0 │ │ │ │ - vnmls.f64 d8, d6, d13 │ │ │ │ - vldr d6, [sp, #288] @ 0x120 │ │ │ │ - vmov.f64 d10, d7 │ │ │ │ + vldr d11, [sp, #288] @ 0x120 │ │ │ │ + vmla.f64 d6, d14, d0 │ │ │ │ + vmov.f64 d2, d7 │ │ │ │ + vmul.f64 d7, d15, d0 │ │ │ │ + vnmls.f64 d2, d14, d13 │ │ │ │ + vmov.f64 d9, d7 │ │ │ │ vldr d7, [sp, #232] @ 0xe8 │ │ │ │ - vnmls.f64 d10, d2, d13 │ │ │ │ - vldr d2, [sp, #352] @ 0x160 │ │ │ │ - vsub.f64 d6, d6, d2 │ │ │ │ - vldr d2, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d8, [sp, #32] │ │ │ │ - vldr d8, [sp, #224] @ 0xe0 │ │ │ │ - vmls.f64 d7, d2, d3 │ │ │ │ - vmul.f64 d6, d6, d4 │ │ │ │ - vstr d10, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ - vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [sp, #280] @ 0x118 │ │ │ │ - vsub.f64 d10, d6, d11 │ │ │ │ - vldr d6, [sp, #392] @ 0x188 │ │ │ │ - vldr d11, [sp, #176] @ 0xb0 │ │ │ │ - vmls.f64 d8, d6, d3 │ │ │ │ - vldr d3, [sp] │ │ │ │ - vmul.f64 d10, d10, d4 │ │ │ │ - vadd.f64 d2, d3, d5 │ │ │ │ - vmul.f64 d3, d11, d2 │ │ │ │ - vadd.f64 d4, d10, d8 │ │ │ │ - vsub.f64 d6, d8, d10 │ │ │ │ + vnmls.f64 d9, d8, d13 │ │ │ │ + vldr d8, [pc, #672] @ 8d7a0 │ │ │ │ + vstr d2, [sp, #40] @ 0x28 │ │ │ │ + vmov.f64 d15, d9 │ │ │ │ + vldr d2, [sp, #336] @ 0x150 │ │ │ │ + vstr d9, [sp] │ │ │ │ + vsub.f64 d4, d11, d2 │ │ │ │ + vldr d2, [sp, #344] @ 0x158 │ │ │ │ + vldr d11, [sp, #352] @ 0x160 │ │ │ │ + vmul.f64 d4, d4, d8 │ │ │ │ + vmls.f64 d7, d11, d3 │ │ │ │ + vldr d11, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d10, d11, d2 │ │ │ │ + vldr d2, [sp, #224] @ 0xe0 │ │ │ │ + vldr d11, [sp, #392] @ 0x188 │ │ │ │ + vadd.f64 d3, d4, d7 │ │ │ │ + vsub.f64 d14, d7, d4 │ │ │ │ + vldr d7, [sp, #32] │ │ │ │ + vmul.f64 d10, d10, d8 │ │ │ │ + vmls.f64 d2, d11, d1 │ │ │ │ + vldr d11, [sp, #8] │ │ │ │ + vadd.f64 d8, d6, d3 │ │ │ │ + vsub.f64 d3, d3, d6 │ │ │ │ + vmul.f64 d1, d11, d8 │ │ │ │ + vmov.f64 d4, d2 │ │ │ │ + vadd.f64 d2, d10, d2 │ │ │ │ + vsub.f64 d4, d4, d10 │ │ │ │ vldr d10, [sp, #168] @ 0xa8 │ │ │ │ - vldr d8, [sp, #32] │ │ │ │ - vsub.f64 d1, d4, d9 │ │ │ │ - vadd.f64 d4, d9, d4 │ │ │ │ - vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ - vnmls.f64 d3, d10, d1 │ │ │ │ - vstr d3, [r9] │ │ │ │ - vmul.f64 d3, d11, d1 │ │ │ │ - vmla.f64 d3, d10, d2 │ │ │ │ - vldr d10, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d2, d8, d7 │ │ │ │ - vsub.f64 d1, d6, d10 │ │ │ │ - vstr d3, [fp] │ │ │ │ - vldr d10, [sp, #600] @ 0x258 │ │ │ │ + vsub.f64 d9, d2, d5 │ │ │ │ + vadd.f64 d2, d5, d2 │ │ │ │ + vldr d5, [sp, #24] │ │ │ │ + vnmls.f64 d1, d10, d9 │ │ │ │ + vmul.f64 d6, d5, d3 │ │ │ │ + vnmls.f64 d6, d7, d2 │ │ │ │ + vstr d1, [fp] │ │ │ │ + vmul.f64 d1, d11, d9 │ │ │ │ + vsub.f64 d9, d4, d15 │ │ │ │ + vldr d15, [sp, #40] @ 0x28 │ │ │ │ vldr d11, [sp, #616] @ 0x268 │ │ │ │ - ldr r0, [sp, #152] @ 0x98 │ │ │ │ - vmul.f64 d3, d10, d2 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ - vldr d8, [sp, #696] @ 0x2b8 │ │ │ │ - ldr r4, [sp, #132] @ 0x84 │ │ │ │ - vnmls.f64 d3, d11, d1 │ │ │ │ - vstr d3, [r1] │ │ │ │ - vmul.f64 d3, d10, d1 │ │ │ │ - vmla.f64 d3, d11, d2 │ │ │ │ - vldr d11, [sp, #32] │ │ │ │ - vldr d2, [sp, #24] │ │ │ │ - vldr d10, [sp, #56] @ 0x38 │ │ │ │ - vsub.f64 d7, d7, d11 │ │ │ │ - vldr d11, [sp, #568] @ 0x238 │ │ │ │ - ldr r1, [sp, #68] @ 0x44 │ │ │ │ - vadd.f64 d6, d10, d6 │ │ │ │ - vldr d10, [sp, #760] @ 0x2f8 │ │ │ │ - vstr d3, [r0] │ │ │ │ - vldr d3, [sp] │ │ │ │ - vsub.f64 d5, d5, d3 │ │ │ │ - vmul.f64 d3, d15, d5 │ │ │ │ - vnmls.f64 d3, d2, d4 │ │ │ │ - vmul.f64 d4, d15, d4 │ │ │ │ + vmla.f64 d1, d10, d8 │ │ │ │ + vldr d10, [sp, #600] @ 0x258 │ │ │ │ + vadd.f64 d8, d15, d14 │ │ │ │ + vstr d1, [r7] │ │ │ │ + vmul.f64 d1, d10, d8 │ │ │ │ + vnmls.f64 d1, d11, d9 │ │ │ │ + vstr d1, [r3] │ │ │ │ + vmul.f64 d1, d10, d9 │ │ │ │ + vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ + ldr r3, [sp, #152] @ 0x98 │ │ │ │ + vmla.f64 d1, d11, d8 │ │ │ │ + vstr d1, [r3] │ │ │ │ + ldr r3, [sp, #92] @ 0x5c │ │ │ │ + vldr d11, [sp] │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vmul.f64 d6, d5, d2 │ │ │ │ + ldr r3, [sp, #132] @ 0x84 │ │ │ │ + vadd.f64 d4, d11, d4 │ │ │ │ + vmov.f64 d11, d15 │ │ │ │ + vldr d5, [sp, #304] @ 0x130 │ │ │ │ + vmla.f64 d6, d7, d3 │ │ │ │ vldr d15, [sp, #576] @ 0x240 │ │ │ │ - vmla.f64 d4, d2, d5 │ │ │ │ - vmul.f64 d2, d8, d0 │ │ │ │ - vmul.f64 d5, d15, d7 │ │ │ │ - vnmls.f64 d5, d11, d6 │ │ │ │ - vmul.f64 d6, d15, d6 │ │ │ │ + vsub.f64 d7, d14, d11 │ │ │ │ + vldr d8, [sp, #400] @ 0x190 │ │ │ │ + vldr d11, [sp, #568] @ 0x238 │ │ │ │ + vldr d14, [sp, #664] @ 0x298 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vmul.f64 d6, d15, d7 │ │ │ │ + ldr r1, [sp, #140] @ 0x8c │ │ │ │ + vnmls.f64 d6, d11, d4 │ │ │ │ + vstr d6, [r3] │ │ │ │ + vmul.f64 d6, d15, d4 │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ + vldr d15, [sp, #688] @ 0x2b0 │ │ │ │ vmla.f64 d6, d11, d7 │ │ │ │ - vldr d11, [sp, #736] @ 0x2e0 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vldr d15, [sp, #672] @ 0x2a0 │ │ │ │ + vldr d4, [sp, #192] @ 0xc0 │ │ │ │ + vldr d11, [sp, #728] @ 0x2d8 │ │ │ │ + vmul.f64 d2, d15, d0 │ │ │ │ + vmul.f64 d10, d15, d13 │ │ │ │ + vldr d15, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d3, d11, d0 │ │ │ │ vmul.f64 d11, d11, d13 │ │ │ │ - vmla.f64 d11, d10, d0 │ │ │ │ - vstr d4, [r1] │ │ │ │ - vnmls.f64 d2, d15, d13 │ │ │ │ - vnmls.f64 d3, d10, d13 │ │ │ │ - vmul.f64 d10, d8, d13 │ │ │ │ - vmla.f64 d10, d15, d0 │ │ │ │ - vldr d15, [sp, #368] @ 0x170 │ │ │ │ - vstr d5, [r4] │ │ │ │ + vnmls.f64 d2, d14, d13 │ │ │ │ + vmla.f64 d10, d14, d0 │ │ │ │ vstr d6, [r2] │ │ │ │ - vldr d6, [sp, #248] @ 0xf8 │ │ │ │ - vmls.f64 d6, d15, d9 │ │ │ │ - vldr d8, [sp, #328] @ 0x148 │ │ │ │ - vldr d15, [sp, #304] @ 0x130 │ │ │ │ - vldr d5, [pc, #320] @ 875f0 │ │ │ │ - vsub.f64 d7, d15, d8 │ │ │ │ - vldr d15, [sp, #408] @ 0x198 │ │ │ │ + vldr d6, [sp, #752] @ 0x2f0 │ │ │ │ + vnmls.f64 d3, d6, d13 │ │ │ │ + vmla.f64 d11, d6, d0 │ │ │ │ + vldr d6, [sp, #368] @ 0x170 │ │ │ │ + vmls.f64 d15, d6, d9 │ │ │ │ + vstr d3, [sp] │ │ │ │ + vmov.f64 d6, d15 │ │ │ │ + vldr d15, [sp, #328] @ 0x148 │ │ │ │ + vsub.f64 d7, d5, d15 │ │ │ │ + vldr d5, [pc, #312] @ 8d7a0 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ + vmov.f64 d15, d5 │ │ │ │ + vsub.f64 d14, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vldr d7, [sp, #240] @ 0xf0 │ │ │ │ - vmls.f64 d7, d15, d9 │ │ │ │ - vldr d15, [sp, #296] @ 0x128 │ │ │ │ - vldr d9, [sp, #360] @ 0x168 │ │ │ │ - vstr d4, [sp] │ │ │ │ - vsub.f64 d1, d15, d9 │ │ │ │ - vmov.f64 d15, d5 │ │ │ │ - vadd.f64 d9, d3, d4 │ │ │ │ + vmls.f64 d7, d8, d9 │ │ │ │ + vldr d9, [sp, #296] @ 0x128 │ │ │ │ + vldr d8, [sp, #360] @ 0x168 │ │ │ │ + vsub.f64 d1, d9, d8 │ │ │ │ + vadd.f64 d9, d3, d14 │ │ │ │ + vldr d3, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d1, d1, d5 │ │ │ │ vsub.f64 d5, d7, d1 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vsub.f64 d8, d5, d2 │ │ │ │ - vstr d5, [sp, #24] │ │ │ │ - vldr d5, [sp, #192] @ 0xc0 │ │ │ │ - vldr d4, [sp, #184] @ 0xb8 │ │ │ │ - ldr r3, [sp, #140] @ 0x8c │ │ │ │ - vmul.f64 d1, d5, d9 │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ - ldr r1, [sp, #100] @ 0x64 │ │ │ │ - ldr r0, [sp, #92] @ 0x5c │ │ │ │ - ldr r2, [sp, #40] @ 0x28 │ │ │ │ - vnmls.f64 d1, d4, d8 │ │ │ │ - vstr d1, [r3] │ │ │ │ vmul.f64 d1, d4, d9 │ │ │ │ - vmla.f64 d1, d5, d8 │ │ │ │ + vsub.f64 d8, d5, d2 │ │ │ │ + vadd.f64 d5, d2, d5 │ │ │ │ + vnmls.f64 d1, d3, d8 │ │ │ │ + vstr d1, [r1] │ │ │ │ + vmul.f64 d1, d3, d9 │ │ │ │ vsub.f64 d9, d6, d11 │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ - vadd.f64 d8, d10, d7 │ │ │ │ - vldr d4, [sp, #640] @ 0x280 │ │ │ │ + vldr d3, [sp, #592] @ 0x250 │ │ │ │ vadd.f64 d6, d11, d6 │ │ │ │ - vldr d5, [sp, #592] @ 0x250 │ │ │ │ + vmla.f64 d1, d4, d8 │ │ │ │ + vldr d4, [sp, #640] @ 0x280 │ │ │ │ + vadd.f64 d8, d10, d7 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ vstr d1, [r3] │ │ │ │ vmul.f64 d1, d4, d9 │ │ │ │ - vnmls.f64 d1, d5, d8 │ │ │ │ - vstr d1, [r4] │ │ │ │ - vmul.f64 d1, d5, d9 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ + vnmls.f64 d1, d3, d8 │ │ │ │ + vstr d1, [r3] │ │ │ │ + vmul.f64 d1, d3, d9 │ │ │ │ + vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ + vldr d3, [sp] │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ vmla.f64 d1, d4, d8 │ │ │ │ - vldr d5, [sp, #24] │ │ │ │ + ldr r5, [sp, #108] @ 0x6c │ │ │ │ + vsub.f64 d4, d14, d3 │ │ │ │ + ldr r1, [sp, #100] @ 0x64 │ │ │ │ vldr d8, [sp, #584] @ 0x248 │ │ │ │ - vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ - vadd.f64 d5, d2, d5 │ │ │ │ - vldr d2, [sp] │ │ │ │ - vsub.f64 d4, d2, d3 │ │ │ │ - vstr d1, [r1] │ │ │ │ + vldr d14, [sp, #176] @ 0xb0 │ │ │ │ + vstr d1, [r5] │ │ │ │ vldr d1, [sp, #608] @ 0x260 │ │ │ │ - ldr r1, [sp, #124] @ 0x7c │ │ │ │ vmul.f64 d3, d1, d4 │ │ │ │ vmul.f64 d4, d8, d4 │ │ │ │ + vnmls.f64 d3, d8, d5 │ │ │ │ vmla.f64 d4, d1, d5 │ │ │ │ vldr d1, [sp, #768] @ 0x300 │ │ │ │ - vnmls.f64 d3, d8, d5 │ │ │ │ vldr d8, [sp, #776] @ 0x308 │ │ │ │ vmul.f64 d11, d8, d0 │ │ │ │ - vnmls.f64 d11, d1, d13 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d3, [r1] │ │ │ │ vldr d3, [sp, #504] @ 0x1f8 │ │ │ │ vstr d4, [r2] │ │ │ │ vldr d4, [sp, #480] @ 0x1e0 │ │ │ │ + vnmls.f64 d11, d1, d13 │ │ │ │ + ldr r1, [sp, #792] @ 0x318 │ │ │ │ vmul.f64 d5, d3, d6 │ │ │ │ - ldr r0, [sp, #784] @ 0x310 │ │ │ │ vmul.f64 d6, d4, d6 │ │ │ │ - vmla.f64 d6, d3, d7 │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ vnmls.f64 d5, d4, d7 │ │ │ │ - vldr d7, [sp, #680] @ 0x2a8 │ │ │ │ - vmul.f64 d4, d8, d13 │ │ │ │ - vmla.f64 d4, d1, d0 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vldr d5, [sp, #688] @ 0x2b0 │ │ │ │ - vstr d6, [r1] │ │ │ │ - vmul.f64 d10, d5, d0 │ │ │ │ - vmul.f64 d6, d5, d13 │ │ │ │ + vldr d4, [sp, #680] @ 0x2a8 │ │ │ │ + vmla.f64 d6, d3, d7 │ │ │ │ + vldr d3, [sp, #64] @ 0x40 │ │ │ │ + vldr d7, [sp, #672] @ 0x2a0 │ │ │ │ + vmul.f64 d10, d4, d0 │ │ │ │ + vstr d5, [r1] │ │ │ │ + ldr r1, [sp, #124] @ 0x7c │ │ │ │ + vnmls.f64 d10, d7, d13 │ │ │ │ vldr d5, [sp, #264] @ 0x108 │ │ │ │ - vmla.f64 d6, d7, d0 │ │ │ │ + vstr d6, [r1] │ │ │ │ + vmul.f64 d6, d4, d13 │ │ │ │ + vmul.f64 d4, d8, d13 │ │ │ │ + vmov.f64 d8, d15 │ │ │ │ + ldr r1, [sp, #148] @ 0x94 │ │ │ │ vmls.f64 d5, d3, d9 │ │ │ │ - vldr d3, [sp, #312] @ 0x138 │ │ │ │ - b.n 875f8 │ │ │ │ + vldr d15, [sp, #320] @ 0x140 │ │ │ │ + vldr d3, [sp, #376] @ 0x178 │ │ │ │ + vmla.f64 d6, d7, d0 │ │ │ │ + vmla.f64 d4, d1, d0 │ │ │ │ + vldr d7, [sp, #312] @ 0x138 │ │ │ │ + b.n 8d7a8 │ │ │ │ nop.w │ │ │ │ - b.w ff52fd22 │ │ │ │ - b.n 87ce6 │ │ │ │ + b.w ff535ed2 │ │ │ │ + b.n 8de96 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - vldr d8, [sp, #376] @ 0x178 │ │ │ │ - vnmls.f64 d10, d7, d13 │ │ │ │ - vldr d1, [sp, #320] @ 0x140 │ │ │ │ - ldr r1, [sp, #148] @ 0x94 │ │ │ │ - vsub.f64 d7, d3, d8 │ │ │ │ - ldr r2, [sp, #96] @ 0x60 │ │ │ │ - vmov.f64 d8, d15 │ │ │ │ - ldr r3, [sp, #44] @ 0x2c │ │ │ │ - ldr r4, [sp, #136] @ 0x88 │ │ │ │ - vmul.f64 d7, d7, d15 │ │ │ │ - vldr d15, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ + vmul.f64 d7, d7, d8 │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [sp, #256] @ 0x100 │ │ │ │ - vmls.f64 d7, d15, d9 │ │ │ │ - vldr d9, [sp, #384] @ 0x180 │ │ │ │ + vmls.f64 d7, d1, d9 │ │ │ │ + vldr d1, [sp, #384] @ 0x180 │ │ │ │ + vsub.f64 d1, d15, d1 │ │ │ │ vldr d15, [sp, #16] │ │ │ │ - vsub.f64 d1, d1, d9 │ │ │ │ vmul.f64 d1, d1, d8 │ │ │ │ vsub.f64 d8, d3, d10 │ │ │ │ vadd.f64 d3, d10, d3 │ │ │ │ vsub.f64 d2, d7, d1 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ + vmul.f64 d1, d14, d8 │ │ │ │ vadd.f64 d9, d11, d2 │ │ │ │ - vmul.f64 d1, d1, d8 │ │ │ │ vsub.f64 d2, d2, d11 │ │ │ │ vnmls.f64 d1, d15, d9 │ │ │ │ vstr d1, [r1] │ │ │ │ - vldr d1, [sp, #8] │ │ │ │ - vmul.f64 d1, d1, d9 │ │ │ │ + vmul.f64 d1, d14, d9 │ │ │ │ vadd.f64 d9, d4, d7 │ │ │ │ + vsub.f64 d7, d7, d4 │ │ │ │ vmla.f64 d1, d15, d8 │ │ │ │ vsub.f64 d8, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #544] @ 0x220 │ │ │ │ - vmul.f64 d5, d4, d6 │ │ │ │ - vstr d1, [r6] │ │ │ │ + vstr d1, [r0] │ │ │ │ vmul.f64 d1, d12, d8 │ │ │ │ - ldr r6, [sp, #88] @ 0x58 │ │ │ │ + vldr d14, [sp, #208] @ 0xd0 │ │ │ │ + ldr r3, [sp, #60] @ 0x3c │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ vnmls.f64 d1, d14, d9 │ │ │ │ + ldr r5, [sp, #76] @ 0x4c │ │ │ │ + vldr d4, [sp, #544] @ 0x220 │ │ │ │ + vmul.f64 d5, d4, d6 │ │ │ │ vstr d1, [r2] │ │ │ │ vmul.f64 d1, d12, d9 │ │ │ │ + vldr d9, [sp, #552] @ 0x228 │ │ │ │ vmla.f64 d1, d14, d8 │ │ │ │ vldr d8, [sp, #536] @ 0x218 │ │ │ │ - vldr d9, [sp, #552] @ 0x228 │ │ │ │ vstr d1, [r3] │ │ │ │ vmul.f64 d1, d8, d3 │ │ │ │ - ldr r3, [sp, #912] @ 0x390 │ │ │ │ - adds r3, #1 │ │ │ │ - str r3, [sp, #912] @ 0x390 │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d1, d9, d2 │ │ │ │ vmul.f64 d2, d8, d2 │ │ │ │ vmla.f64 d2, d9, d3 │ │ │ │ vldr d3, [sp, #560] @ 0x230 │ │ │ │ - ldr r3, [sp, #788] @ 0x314 │ │ │ │ + vstr d1, [r4] │ │ │ │ vnmls.f64 d5, d3, d7 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ + ldr r4, [sp, #96] @ 0x60 │ │ │ │ + vstr d2, [r3] │ │ │ │ + ldr r3, [sp, #920] @ 0x398 │ │ │ │ vmla.f64 d7, d3, d6 │ │ │ │ - add r8, r3 │ │ │ │ - add r9, r3 │ │ │ │ - ldr r3, [sp, #792] @ 0x318 │ │ │ │ - vstr d1, [r5] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + vstr d5, [r5] │ │ │ │ + str r3, [sp, #920] @ 0x398 │ │ │ │ + ldr r3, [sp, #796] @ 0x31c │ │ │ │ + ldr r2, [sp, #920] @ 0x398 │ │ │ │ + vstr d7, [r4] │ │ │ │ add sl, r3 │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ add fp, r3 │ │ │ │ - ldr r3, [sp, #796] @ 0x31c │ │ │ │ - vstr d2, [r4] │ │ │ │ - eors r7, r3 │ │ │ │ - vstr d5, [r5] │ │ │ │ - vstr d7, [r6] │ │ │ │ - ldrd r2, r3, [sp, #912] @ 0x390 │ │ │ │ + ldr r3, [sp, #800] @ 0x320 │ │ │ │ + add r6, r3 │ │ │ │ + add r7, r3 │ │ │ │ + ldr r3, [sp, #804] @ 0x324 │ │ │ │ + eor.w r8, r8, r3 │ │ │ │ + ldr r3, [sp, #924] @ 0x39c │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 869d8 │ │ │ │ - add.w sp, sp, #804 @ 0x324 │ │ │ │ + bne.w 8cb68 │ │ │ │ + add.w sp, sp, #812 @ 0x32c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0008770c : │ │ │ │ - ldr r2, [pc, #12] @ (8771c ) │ │ │ │ - movs r3, #0 │ │ │ │ - ldr r1, [pc, #12] @ (87720 ) │ │ │ │ +0008d8bc : │ │ │ │ + ldr r2, [pc, #12] @ (8d8cc ) │ │ │ │ + mov.w r3, #0 │ │ │ │ + ldr r1, [pc, #12] @ (8d8d0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldr r2, [r2, #80] @ 0x50 │ │ │ │ + ldrb r0, [r4, #13] │ │ │ │ movs r1, r0 │ │ │ │ - bl 2d9722 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ - ldr r7, [sp, #20] │ │ │ │ + bl 2b58d2 │ │ │ │ + str.w r4, [sp, #-20]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ ldrd r4, r6, [sp, #28] │ │ │ │ + strd r7, lr, [sp, #12] │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ add.w ip, r4, #4294967295 @ 0xffffffff │ │ │ │ cmp r4, r6 │ │ │ │ add.w ip, r7, ip, lsl #4 │ │ │ │ - bge.n 877b0 │ │ │ │ + bge.n 8d96e │ │ │ │ cmp r5, #1 │ │ │ │ it eq │ │ │ │ addeq.w ip, ip, #16 │ │ │ │ - bne.n 877b2 │ │ │ │ + bne.n 8d97c │ │ │ │ vldr d7, [r1] │ │ │ │ mov r5, r3 │ │ │ │ - vldr d4, [r3] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d5, [r2] │ │ │ │ - subs r3, #8 │ │ │ │ - vldr d2, [ip, #-16] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ cmp r4, r6 │ │ │ │ + sub.w r3, r3, #8 │ │ │ │ + vldr d4, [r3, #8] │ │ │ │ + add.w ip, ip, #16 │ │ │ │ + vldr d5, [r2] │ │ │ │ + vldr d2, [ip, #-32] @ 0xffffffe0 │ │ │ │ vsub.f64 d3, d7, d4 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - add.w ip, ip, #16 │ │ │ │ vsub.f64 d1, d7, d5 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [ip, #-24] @ 0xffffffe8 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vmla.f64 d7, d2, d4 │ │ │ │ vnmls.f64 d6, d2, d1 │ │ │ │ + vmla.f64 d7, d2, d4 │ │ │ │ vadd.f64 d4, d6, d3 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vstmia r1!, {d4} │ │ │ │ vsub.f64 d4, d5, d7 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstmia r0!, {d4} │ │ │ │ vstr d6, [r5] │ │ │ │ mov r5, r2 │ │ │ │ sub.w r2, r2, #8 │ │ │ │ vstr d7, [r5] │ │ │ │ - bne.n 87744 │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ - lsls r5, r5, #3 │ │ │ │ + bne.n 8d8fe │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ add.w ip, ip, #16 │ │ │ │ rsb lr, r5, #0 │ │ │ │ vldr d6, [r3] │ │ │ │ - adds r4, #1 │ │ │ │ - vldr d7, [r1] │ │ │ │ + add.w r4, r4, #1 │ │ │ │ add.w ip, ip, #16 │ │ │ │ - vldr d5, [r2] │ │ │ │ cmp r6, r4 │ │ │ │ - vldr d3, [ip, #-24] @ 0xffffffe8 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vldr d5, [r2] │ │ │ │ + vldr d1, [ip, #-32] @ 0xffffffe0 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [r0] │ │ │ │ - vldr d1, [ip, #-32] @ 0xffffffe0 │ │ │ │ + vldr d3, [ip, #-24] @ 0xffffffe8 │ │ │ │ vsub.f64 d2, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vmul.f64 d5, d7, d3 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - vmla.f64 d7, d2, d3 │ │ │ │ vnmls.f64 d5, d2, d1 │ │ │ │ + vmla.f64 d7, d2, d3 │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vstr d3, [r1] │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ add r1, r5 │ │ │ │ vstr d3, [r0] │ │ │ │ add r0, r5 │ │ │ │ vstr d5, [r3] │ │ │ │ add r3, lr │ │ │ │ vstr d6, [r2] │ │ │ │ add r2, lr │ │ │ │ - bne.n 877bc │ │ │ │ - pop {r4, r5, r6, r7, pc} │ │ │ │ + bne.n 8d988 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + add sp, #16 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ │ │ │ │ -00087828 : │ │ │ │ - ldr r2, [pc, #12] @ (87838 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (8783c ) │ │ │ │ +0008da04 : │ │ │ │ + ldr r2, [pc, #12] @ (8da14 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (8da18 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldr r6, [r4, #64] @ 0x40 │ │ │ │ + ldrb r0, [r1, #9] │ │ │ │ movs r1, r0 │ │ │ │ - mrc2 15, 7, pc, cr1, cr15, {7} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ + mcr2 15, 6, pc, cr3, cr15, {7} @ │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d10} │ │ │ │ - ldrd r5, r7, [sp, #68] @ 0x44 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ - subs r6, r5, #1 │ │ │ │ + ldrd r5, r7, [sp, #68] @ 0x44 │ │ │ │ + add.w r6, r5, #4294967295 @ 0xffffffff │ │ │ │ cmp r5, r7 │ │ │ │ - mla ip, ip, r6, r4 │ │ │ │ - bge.w 87980 │ │ │ │ + add.w r6, r6, r6, lsl #1 │ │ │ │ + add.w ip, r4, r6, lsl #4 │ │ │ │ + bge.w 8db72 │ │ │ │ ldr r4, [sp, #64] @ 0x40 │ │ │ │ mov.w lr, r4, lsl #3 │ │ │ │ ldr r4, [sp, #76] @ 0x4c │ │ │ │ cmp r4, #1 │ │ │ │ it eq │ │ │ │ addeq.w ip, ip, #48 @ 0x30 │ │ │ │ - bne.w 87988 │ │ │ │ + bne.w 8db8c │ │ │ │ add.w r6, r2, lr │ │ │ │ vldr d2, [r0] │ │ │ │ add.w r4, r3, lr │ │ │ │ add.w r9, r0, lr │ │ │ │ add.w r8, r1, lr │ │ │ │ - vldr d5, [r2] │ │ │ │ vldr d7, [r6] │ │ │ │ mov sl, r2 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + cmp r5, r7 │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ vldr d6, [r4] │ │ │ │ - adds r5, #1 │ │ │ │ - vldr d1, [r3] │ │ │ │ - subs r2, #8 │ │ │ │ + add.w ip, ip, #48 @ 0x30 │ │ │ │ + vldr d5, [r2, #8] │ │ │ │ vadd.f64 d9, d7, d2 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - add.w ip, ip, #48 @ 0x30 │ │ │ │ + vldr d1, [r3] │ │ │ │ vldr d3, [r8] │ │ │ │ - cmp r5, r7 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r9] │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d1, d3 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vadd.f64 d10, d6, d4 │ │ │ │ vsub.f64 d1, d9, d0 │ │ │ │ - vsub.f64 d8, d2, d5 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ vldr d9, [ip, #-96] @ 0xffffffa0 │ │ │ │ + vsub.f64 d8, d2, d5 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vsub.f64 d2, d7, d3 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vldr d7, [ip, #-88] @ 0xffffffa8 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vmul.f64 d6, d9, d10 │ │ │ │ vmla.f64 d6, d7, d8 │ │ │ │ @@ -150955,59 +154038,64 @@ │ │ │ │ vadd.f64 d8, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vstmia r1!, {d8} │ │ │ │ vstr d6, [sl] │ │ │ │ mov sl, r3 │ │ │ │ sub.w r3, r3, #8 │ │ │ │ vstr d7, [sl] │ │ │ │ - vldr d7, [ip, #-72] @ 0xffffffb8 │ │ │ │ vldr d6, [ip, #-80] @ 0xffffffb0 │ │ │ │ + vldr d7, [ip, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d3, d7, d2 │ │ │ │ vnmls.f64 d3, d6, d1 │ │ │ │ vmul.f64 d1, d7, d1 │ │ │ │ + vldr d7, [ip, #-56] @ 0xffffffc8 │ │ │ │ vmla.f64 d1, d6, d2 │ │ │ │ vldr d2, [ip, #-64] @ 0xffffffc0 │ │ │ │ - vldr d7, [ip, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d6, d2, d4 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vnmls.f64 d7, d2, d5 │ │ │ │ vsub.f64 d5, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vstr d5, [r9] │ │ │ │ vadd.f64 d5, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vstr d5, [r8] │ │ │ │ vstr d6, [r6] │ │ │ │ vstr d7, [r4] │ │ │ │ - bne.w 87872 │ │ │ │ + bne.w 8da60 │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ add.w ip, ip, #48 @ 0x30 │ │ │ │ rsb sl, r4, #0 │ │ │ │ add.w r8, r2, lr │ │ │ │ add.w r6, r3, lr │ │ │ │ vldr d4, [r0] │ │ │ │ add.w fp, r0, lr │ │ │ │ - vldr d3, [r1] │ │ │ │ add.w r9, r1, lr │ │ │ │ - vldr d7, [r8] │ │ │ │ - adds r5, #1 │ │ │ │ - vldr d6, [r6] │ │ │ │ + vldr d3, [r1] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ add.w ip, ip, #48 @ 0x30 │ │ │ │ - vldr d5, [fp] │ │ │ │ cmp r7, r5 │ │ │ │ + vldr d6, [r6] │ │ │ │ + vldr d7, [r8] │ │ │ │ + vldr d5, [fp] │ │ │ │ + vldr d0, [r9] │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ + vldr d10, [ip, #-88] @ 0xffffffa8 │ │ │ │ vadd.f64 d7, d3, d6 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ - vldr d0, [r9] │ │ │ │ - vldr d10, [ip, #-88] @ 0xffffffa8 │ │ │ │ vadd.f64 d8, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ vadd.f64 d1, d0, d6 │ │ │ │ vsub.f64 d0, d0, d6 │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ @@ -151030,141 +154118,141 @@ │ │ │ │ add r0, r4 │ │ │ │ vstr d8, [r1] │ │ │ │ add r1, r4 │ │ │ │ vstr d2, [r2] │ │ │ │ add r2, sl │ │ │ │ vstr d6, [r3] │ │ │ │ add r3, sl │ │ │ │ - vldr d2, [ip, #-72] @ 0xffffffb8 │ │ │ │ vldr d3, [ip, #-80] @ 0xffffffb0 │ │ │ │ + vldr d2, [ip, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d6, d5, d2 │ │ │ │ vnmls.f64 d6, d1, d3 │ │ │ │ vmul.f64 d3, d5, d3 │ │ │ │ vmla.f64 d3, d1, d2 │ │ │ │ - vldr d1, [ip, #-56] @ 0xffffffc8 │ │ │ │ vldr d2, [ip, #-64] @ 0xffffffc0 │ │ │ │ + vldr d1, [ip, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d5, d4, d1 │ │ │ │ vmla.f64 d5, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d4, d2 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d4, [fp] │ │ │ │ vadd.f64 d4, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vstr d4, [r9] │ │ │ │ vstr d6, [r8] │ │ │ │ vstr d7, [r6] │ │ │ │ - bne.w 87992 │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + bne.w 8db98 │ │ │ │ + b.n 8db72 │ │ │ │ │ │ │ │ -00087aa8 : │ │ │ │ - ldr r2, [pc, #12] @ (87ab8 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (87abc ) │ │ │ │ +0008dca8 : │ │ │ │ + ldr r2, [pc, #12] @ (8dcb8 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (8dcbc ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldr r6, [r2, #28] │ │ │ │ + strb r4, [r2, #31] │ │ │ │ movs r1, r0 │ │ │ │ - stc2 15, cr15, [sp, #1020] @ 0x3fc │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov.w lr, #80 @ 0x50 │ │ │ │ - ldr r7, [pc, #636] @ (87d48 ) │ │ │ │ + stc2l 15, cr15, [r7, #-1020]! @ 0xfffffc04 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - add r7, pc │ │ │ │ - ldr r6, [sp, #168] @ 0xa8 │ │ │ │ - ldr.w r8, [sp, #164] @ 0xa4 │ │ │ │ + ldrd lr, r6, [sp, #164] @ 0xa4 │ │ │ │ + ldrd r4, r5, [sp, #172] @ 0xac │ │ │ │ + ldr r7, [pc, #660] @ (8df78 ) │ │ │ │ add.w ip, r6, #4294967295 @ 0xffffffff │ │ │ │ ldr r6, [sp, #160] @ 0xa0 │ │ │ │ - ldr r5, [sp, #176] @ 0xb0 │ │ │ │ - mla ip, lr, ip, r6 │ │ │ │ - ldrd r6, r4, [sp, #168] @ 0xa8 │ │ │ │ + add.w ip, ip, ip, lsl #2 │ │ │ │ + add r7, pc │ │ │ │ + add.w ip, r6, ip, lsl #4 │ │ │ │ + ldr r6, [sp, #168] @ 0xa8 │ │ │ │ cmp r6, r4 │ │ │ │ - bge.w 87d32 │ │ │ │ - ldr r6, [pc, #604] @ (87d4c ) │ │ │ │ + bge.w 8df4e │ │ │ │ + ldr r6, [pc, #636] @ (8df7c ) │ │ │ │ cmp r5, #1 │ │ │ │ ldr r6, [r7, r6] │ │ │ │ ldr r4, [r6, #0] │ │ │ │ str r4, [sp, #52] @ 0x34 │ │ │ │ - bne.w 87d50 │ │ │ │ - add.w ip, ip, #80 @ 0x50 │ │ │ │ - vldr d12, [pc, #572] @ 87d40 │ │ │ │ - mov r4, r8 │ │ │ │ + bne.w 8df80 │ │ │ │ + vldr d12, [pc, #612] @ 8df70 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ + mov r4, lr │ │ │ │ add.w sl, r2, r4, lsl #4 │ │ │ │ - lsls r5, r4, #3 │ │ │ │ vldr d6, [r0] │ │ │ │ - adds r7, r0, r5 │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ + mov.w r5, r4, lsl #3 │ │ │ │ + vldr d2, [r2] │ │ │ │ + add.w r7, r0, r5 │ │ │ │ add.w r8, r2, r5 │ │ │ │ - add.w fp, r7, r5 │ │ │ │ vldr d7, [sl] │ │ │ │ - adds r6, r3, r5 │ │ │ │ - vldr d2, [r2] │ │ │ │ + add.w fp, r7, r5 │ │ │ │ + add.w r6, r3, r5 │ │ │ │ add.w lr, r1, r5 │ │ │ │ add.w r9, r6, r5 │ │ │ │ add r5, lr │ │ │ │ + vldr d0, [r5] │ │ │ │ + str r5, [sp, #0] │ │ │ │ + mov r5, r2 │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ vadd.f64 d3, d7, d6 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vldr d6, [r7] │ │ │ │ - add.w ip, ip, #80 @ 0x50 │ │ │ │ vldr d7, [r8] │ │ │ │ - vldr d0, [r5] │ │ │ │ - vmov.f64 d8, d3 │ │ │ │ vmov.f64 d14, d1 │ │ │ │ + vmov.f64 d8, d3 │ │ │ │ + vstr d1, [sp, #32] │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [fp] │ │ │ │ - vstr d1, [sp, #32] │ │ │ │ - str r5, [sp, #0] │ │ │ │ - mov r5, r2 │ │ │ │ vadd.f64 d4, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - subs r2, #8 │ │ │ │ vsub.f64 d2, d4, d5 │ │ │ │ - vadd.f64 d4, d4, d5 │ │ │ │ vsub.f64 d13, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vldr d5, [r1] │ │ │ │ + vadd.f64 d4, d4, d5 │ │ │ │ vldr d6, [lr] │ │ │ │ + vldr d5, [r1] │ │ │ │ vmul.f64 d2, d2, d12 │ │ │ │ - vmls.f64 d8, d4, d11 │ │ │ │ + vmul.f64 d13, d13, d12 │ │ │ │ vmls.f64 d14, d7, d11 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ + vmls.f64 d8, d4, d11 │ │ │ │ vldr d7, [r6] │ │ │ │ - vmul.f64 d13, d13, d12 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vstr d2, [sp, #24] │ │ │ │ vldr d2, [r9] │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ + vstr d8, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d6, d5, d2 │ │ │ │ vadd.f64 d5, d2, d5 │ │ │ │ vldr d2, [r3] │ │ │ │ - vstr d8, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ vsub.f64 d5, d0, d2 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vmov.f64 d10, d6 │ │ │ │ vldr d0, [ip, #-160] @ 0xffffff60 │ │ │ │ + vmov.f64 d10, d6 │ │ │ │ + vstr d8, [sp, #8] │ │ │ │ vsub.f64 d15, d1, d5 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vadd.f64 d9, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vmov.f64 d2, d8 │ │ │ │ - vstr d8, [sp, #8] │ │ │ │ vmls.f64 d10, d5, d11 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ + vldr d6, [ip, #-152] @ 0xffffff68 │ │ │ │ vmla.f64 d2, d7, d11 │ │ │ │ vmul.f64 d9, d9, d12 │ │ │ │ - vldr d6, [ip, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d15, d15, d12 │ │ │ │ vsub.f64 d1, d14, d9 │ │ │ │ vadd.f64 d9, d9, d14 │ │ │ │ vadd.f64 d8, d2, d13 │ │ │ │ vsub.f64 d2, d2, d13 │ │ │ │ vmul.f64 d3, d0, d8 │ │ │ │ vmla.f64 d3, d6, d1 │ │ │ │ @@ -151174,25 +154262,25 @@ │ │ │ │ vsub.f64 d1, d4, d3 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ vstmia r0!, {d1} │ │ │ │ vadd.f64 d1, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vstmia r1!, {d1} │ │ │ │ vadd.f64 d1, d15, d8 │ │ │ │ + vsub.f64 d15, d8, d15 │ │ │ │ vstr d3, [r5] │ │ │ │ mov r5, r3 │ │ │ │ - vsub.f64 d15, d8, d15 │ │ │ │ - subs r3, #8 │ │ │ │ + sub.w r3, r3, #8 │ │ │ │ vstr d6, [r5] │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ vldr d3, [ip, #-112] @ 0xffffff90 │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ vldr d0, [ip, #-96] @ 0xffffffa0 │ │ │ │ + ldr r5, [sp, #0] │ │ │ │ vadd.f64 d4, d10, d6 │ │ │ │ vldr d6, [ip, #-104] @ 0xffffff98 │ │ │ │ - ldr r5, [sp, #0] │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vmla.f64 d6, d3, d4 │ │ │ │ vldr d4, [ip, #-88] @ 0xffffffa8 │ │ │ │ vnmls.f64 d5, d3, d1 │ │ │ │ vmul.f64 d3, d0, d2 │ │ │ │ vmla.f64 d3, d4, d9 │ │ │ │ @@ -151200,88 +154288,95 @@ │ │ │ │ vnmls.f64 d4, d0, d9 │ │ │ │ vsub.f64 d2, d5, d3 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ vstr d2, [fp] │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vstr d2, [r5] │ │ │ │ - vldr d6, [sp, #24] │ │ │ │ - vstr d3, [sl] │ │ │ │ vldr d2, [sp, #8] │ │ │ │ - vsub.f64 d10, d10, d6 │ │ │ │ + vstr d3, [sl] │ │ │ │ + vldr d6, [sp, #24] │ │ │ │ vstr d4, [r9] │ │ │ │ - vldr d5, [ip, #-136] @ 0xffffff78 │ │ │ │ - vldr d6, [sp, #16] │ │ │ │ - vsub.f64 d7, d2, d7 │ │ │ │ vldr d1, [sp, #32] │ │ │ │ - vmul.f64 d4, d5, d15 │ │ │ │ - vmul.f64 d5, d5, d10 │ │ │ │ vldr d3, [ip, #-144] @ 0xffffff70 │ │ │ │ + vsub.f64 d7, d2, d7 │ │ │ │ + vsub.f64 d10, d10, d6 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ + vldr d5, [ip, #-136] @ 0xffffff78 │ │ │ │ + vldr d2, [ip, #-128] @ 0xffffff80 │ │ │ │ vadd.f64 d1, d6, d1 │ │ │ │ vldr d6, [ip, #-120] @ 0xffffff88 │ │ │ │ - vldr d2, [ip, #-128] @ 0xffffff80 │ │ │ │ + vmul.f64 d4, d5, d15 │ │ │ │ + vmul.f64 d5, d5, d10 │ │ │ │ + ldr r5, [sp, #168] @ 0xa8 │ │ │ │ vmla.f64 d4, d3, d10 │ │ │ │ vnmls.f64 d5, d3, d15 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ vmul.f64 d3, d6, d7 │ │ │ │ - ldr r5, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d2, d7 │ │ │ │ - adds r5, #1 │ │ │ │ str r5, [sp, #168] @ 0xa8 │ │ │ │ - vnmls.f64 d3, d2, d1 │ │ │ │ ldr r5, [sp, #52] @ 0x34 │ │ │ │ - eors r4, r5 │ │ │ │ + vnmls.f64 d3, d2, d1 │ │ │ │ + vmla.f64 d6, d2, d7 │ │ │ │ + eor.w r4, r4, r5 │ │ │ │ + ldr r5, [sp, #172] @ 0xac │ │ │ │ vadd.f64 d7, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ vstr d7, [lr] │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d7, [r7] │ │ │ │ vstr d3, [r6] │ │ │ │ - ldrd r6, r5, [sp, #168] @ 0xa8 │ │ │ │ + ldr r6, [sp, #168] @ 0xa8 │ │ │ │ vstr d6, [r8] │ │ │ │ cmp r5, r6 │ │ │ │ - bne.w 87b0a │ │ │ │ + bne.w 8dd18 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ - ldr r4, [pc, #680] @ (87fec ) │ │ │ │ + ldr r4, [pc, #680] @ (8e21c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - strb r4, [r6, #3] │ │ │ │ + ldrb r6, [r2, #27] │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r5, #3 │ │ │ │ - add ip, lr │ │ │ │ - str r4, [sp, #32] │ │ │ │ - negs r4, r4 │ │ │ │ - vldr d12, [pc, #572] @ 87f98 │ │ │ │ + mov.w r4, r5, lsl #3 │ │ │ │ + vldr d12, [pc, #584] @ 8e1d0 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ + str r4, [sp, #32] │ │ │ │ + rsb r4, r4, #0 │ │ │ │ str r4, [sp, #40] @ 0x28 │ │ │ │ - mov r4, r8 │ │ │ │ + mov r4, lr │ │ │ │ add.w sl, r2, r4, lsl #4 │ │ │ │ - lsls r5, r4, #3 │ │ │ │ vldr d6, [r0] │ │ │ │ - adds r7, r0, r5 │ │ │ │ + add.w ip, ip, #80 @ 0x50 │ │ │ │ + mov.w r5, r4, lsl #3 │ │ │ │ + vldr d4, [r2] │ │ │ │ + add.w r7, r0, r5 │ │ │ │ add.w r8, r2, r5 │ │ │ │ - add.w fp, r7, r5 │ │ │ │ vldr d7, [sl] │ │ │ │ - adds r6, r3, r5 │ │ │ │ - vldr d4, [r2] │ │ │ │ + add.w fp, r7, r5 │ │ │ │ + add.w r6, r3, r5 │ │ │ │ add.w lr, r1, r5 │ │ │ │ add.w r9, r6, r5 │ │ │ │ add r5, lr │ │ │ │ + vldr d8, [r9] │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ vldr d7, [r7] │ │ │ │ - add.w ip, ip, #80 @ 0x50 │ │ │ │ vldr d6, [r8] │ │ │ │ - vldr d8, [r9] │ │ │ │ vmov.f64 d14, d2 │ │ │ │ vstr d2, [sp] │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [fp] │ │ │ │ vadd.f64 d5, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ @@ -151291,596 +154386,604 @@ │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d13, d7, d6 │ │ │ │ vldr d7, [r6] │ │ │ │ vmls.f64 d5, d1, d11 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ vmls.f64 d14, d9, d11 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ - vmul.f64 d13, d13, d12 │ │ │ │ vldr d1, [ip, #-152] @ 0xffffff68 │ │ │ │ - vstr d4, [sp, #24] │ │ │ │ - vldr d4, [r1] │ │ │ │ + vmul.f64 d13, d13, d12 │ │ │ │ vstr d5, [sp, #8] │ │ │ │ - vsub.f64 d2, d4, d8 │ │ │ │ vldr d5, [lr] │ │ │ │ - vadd.f64 d8, d4, d8 │ │ │ │ - vldr d4, [r3] │ │ │ │ + vstr d4, [sp, #24] │ │ │ │ + vldr d4, [r1] │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vldr d7, [r5] │ │ │ │ - vmov.f64 d10, d2 │ │ │ │ - vstr d8, [sp, #16] │ │ │ │ + vsub.f64 d2, d4, d8 │ │ │ │ + vadd.f64 d8, d4, d8 │ │ │ │ + vldr d4, [r3] │ │ │ │ vsub.f64 d0, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ + vmov.f64 d10, d2 │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ vsub.f64 d15, d6, d0 │ │ │ │ - vadd.f64 d6, d6, d0 │ │ │ │ vldr d8, [ip, #-160] @ 0xffffff60 │ │ │ │ - vmla.f64 d7, d5, d11 │ │ │ │ + vadd.f64 d6, d6, d0 │ │ │ │ vmul.f64 d4, d4, d12 │ │ │ │ + vmla.f64 d7, d5, d11 │ │ │ │ vmul.f64 d15, d15, d12 │ │ │ │ vadd.f64 d2, d2, d6 │ │ │ │ vmls.f64 d10, d6, d11 │ │ │ │ vsub.f64 d0, d14, d4 │ │ │ │ vadd.f64 d4, d14, d4 │ │ │ │ vadd.f64 d6, d13, d7 │ │ │ │ - vmul.f64 d1, d0, d1 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ + vmul.f64 d1, d0, d1 │ │ │ │ vmla.f64 d1, d6, d8 │ │ │ │ vldr d8, [ip, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vldr d8, [ip, #-160] @ 0xffffff60 │ │ │ │ vnmls.f64 d6, d0, d8 │ │ │ │ - vldr d8, [sp, #24] │ │ │ │ vsub.f64 d0, d3, d1 │ │ │ │ + vldr d8, [sp, #24] │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vstr d0, [r0] │ │ │ │ vadd.f64 d0, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vstr d0, [r1] │ │ │ │ vstr d3, [r2] │ │ │ │ vstr d6, [r3] │ │ │ │ vldr d6, [sp, #8] │ │ │ │ - vldr d2, [ip, #-104] @ 0xffffff98 │ │ │ │ vldr d0, [ip, #-112] @ 0xffffff90 │ │ │ │ + vldr d2, [ip, #-104] @ 0xffffff98 │ │ │ │ vadd.f64 d1, d6, d15 │ │ │ │ vadd.f64 d6, d8, d10 │ │ │ │ vmul.f64 d3, d6, d2 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ - vmla.f64 d6, d1, d2 │ │ │ │ vnmls.f64 d3, d1, d0 │ │ │ │ vldr d0, [ip, #-88] @ 0xffffffa8 │ │ │ │ + vmla.f64 d6, d1, d2 │ │ │ │ vldr d1, [ip, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d2, d4, d0 │ │ │ │ vmla.f64 d2, d7, d1 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vnmls.f64 d7, d4, d1 │ │ │ │ vsub.f64 d4, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vstr d4, [fp] │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d4, [r5] │ │ │ │ vstr d3, [sl] │ │ │ │ + vmov.f64 d3, d8 │ │ │ │ vldr d6, [sp, #8] │ │ │ │ vstr d7, [r9] │ │ │ │ vldr d2, [ip, #-136] @ 0xffffff78 │ │ │ │ + vldr d8, [sp, #16] │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - vsub.f64 d6, d10, d8 │ │ │ │ + vsub.f64 d6, d10, d3 │ │ │ │ vldr d3, [ip, #-144] @ 0xffffff70 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ vldr d1, [ip, #-128] @ 0xffffff80 │ │ │ │ + vsub.f64 d7, d8, d5 │ │ │ │ + ldr r5, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ vmla.f64 d4, d15, d2 │ │ │ │ vldr d2, [sp] │ │ │ │ - vsub.f64 d7, d8, d5 │ │ │ │ - ldr r5, [sp, #168] @ 0xa8 │ │ │ │ vnmls.f64 d6, d15, d3 │ │ │ │ - vadd.f64 d3, d2, d9 │ │ │ │ - vldr d2, [ip, #-120] @ 0xffffff88 │ │ │ │ - adds r5, #1 │ │ │ │ str r5, [sp, #168] @ 0xa8 │ │ │ │ ldr r5, [sp, #32] │ │ │ │ - vmul.f64 d5, d7, d2 │ │ │ │ - vmul.f64 d7, d7, d1 │ │ │ │ - vmla.f64 d7, d3, d2 │ │ │ │ + vadd.f64 d3, d2, d9 │ │ │ │ + vldr d2, [ip, #-120] @ 0xffffff88 │ │ │ │ add r0, r5 │ │ │ │ add r1, r5 │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ - vnmls.f64 d5, d3, d1 │ │ │ │ + vmul.f64 d5, d7, d2 │ │ │ │ + vmul.f64 d7, d7, d1 │ │ │ │ add r2, r5 │ │ │ │ add r3, r5 │ │ │ │ ldr r5, [sp, #52] @ 0x34 │ │ │ │ - eors r4, r5 │ │ │ │ + vnmls.f64 d5, d3, d1 │ │ │ │ + vmla.f64 d7, d3, d2 │ │ │ │ + eor.w r4, r4, r5 │ │ │ │ + ldr r5, [sp, #172] @ 0xac │ │ │ │ vadd.f64 d3, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vstr d3, [lr] │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d3, [r7] │ │ │ │ vstr d5, [r6] │ │ │ │ - ldrd r6, r5, [sp, #168] @ 0xa8 │ │ │ │ + ldr r6, [sp, #168] @ 0xa8 │ │ │ │ vstr d6, [r8] │ │ │ │ cmp r5, r6 │ │ │ │ - bne.w 87d64 │ │ │ │ - add sp, #60 @ 0x3c │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + bne.w 8df9a │ │ │ │ + b.n 8df4e │ │ │ │ nop │ │ │ │ - nop.w │ │ │ │ - ldr r4, [pc, #680] @ (88244 ) │ │ │ │ + ldr r4, [pc, #680] @ (8e47c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ │ │ │ │ -00087fa0 : │ │ │ │ - ldr r2, [pc, #12] @ (87fb0 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (87fb4 ) │ │ │ │ +0008e1d8 : │ │ │ │ + ldr r2, [pc, #12] @ (8e1e8 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (8e1ec ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - str r6, [r1, #80] @ 0x50 │ │ │ │ + strb r4, [r2, #11] │ │ │ │ movs r1, r0 │ │ │ │ - @ instruction: 0xfb15ffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + @ instruction: 0xfadbffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub sp, #100 @ 0x64 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #860] @ (88328 ) │ │ │ │ - ldrd r1, r0, [sp, #208] @ 0xd0 │ │ │ │ - add r2, pc │ │ │ │ - ldr r7, [sp, #204] @ 0xcc │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub sp, #92 @ 0x5c │ │ │ │ + ldrd r1, r0, [sp, #200] @ 0xc8 │ │ │ │ + ldr r2, [pc, #888] @ (8e590 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 88312 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ - vldr d11, [pc, #832] @ 88320 │ │ │ │ - mov lr, r7 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #84] @ 0x54 │ │ │ │ - negs r1, r1 │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ - ldr r1, [pc, #832] @ (8832c ) │ │ │ │ - ldr r2, [r2, r1] │ │ │ │ + add r2, pc │ │ │ │ + bge.w 8e568 │ │ │ │ ldr r1, [sp, #208] @ 0xd0 │ │ │ │ + vldr d11, [pc, #868] @ 8e588 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r1, [sp, #76] @ 0x4c │ │ │ │ + rsb r1, r1, #0 │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ + ldr r1, [pc, #864] @ (8e594 ) │ │ │ │ + ldr r2, [r2, r1] │ │ │ │ + ldr r1, [sp, #192] @ 0xc0 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ - str r2, [sp, #92] @ 0x5c │ │ │ │ + str r2, [sp, #84] @ 0x54 │ │ │ │ ldr r2, [sp, #200] @ 0xc8 │ │ │ │ - mla r2, r0, r1, r2 │ │ │ │ - movs r1, #24 │ │ │ │ + rsb r2, r2, r2, lsl #3 │ │ │ │ + add.w r2, r1, r2, lsl #4 │ │ │ │ + ldr r1, [sp, #196] @ 0xc4 │ │ │ │ + add.w r2, r2, #112 @ 0x70 │ │ │ │ vldr d5, [r4] │ │ │ │ - mov.w ip, lr, lsl #3 │ │ │ │ vldr d6, [r5] │ │ │ │ - add.w r7, r6, ip │ │ │ │ - str r7, [sp, #4] │ │ │ │ - mul.w r0, r1, lr │ │ │ │ - adds r2, #112 @ 0x70 │ │ │ │ + add.w r0, r1, r1, lsl #1 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ add.w sl, r6, r0 │ │ │ │ - adds r1, r0, r3 │ │ │ │ - str r1, [sp, #0] │ │ │ │ + add.w r1, r0, r3 │ │ │ │ + ldr r0, [sp, #196] @ 0xc4 │ │ │ │ vldr d7, [sl] │ │ │ │ + str r1, [sp, #0] │ │ │ │ + mov.w ip, r0, lsl #3 │ │ │ │ + add.w lr, r4, ip │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - mov.w r1, lr, lsl #4 │ │ │ │ + mov.w r1, r0, lsl #4 │ │ │ │ + add.w r0, r6, ip │ │ │ │ add.w r9, r4, r1 │ │ │ │ add.w r8, r5, r1 │ │ │ │ - adds r0, r6, r1 │ │ │ │ - str r0, [sp, #12] │ │ │ │ + str r0, [sp, #4] │ │ │ │ + add.w r7, r3, r1 │ │ │ │ + add.w fp, lr, r1 │ │ │ │ + vldr d4, [r9] │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d4, [r9] │ │ │ │ - vldr d7, [r7] │ │ │ │ - add.w r7, r3, ip │ │ │ │ - str r7, [sp, #8] │ │ │ │ - vldr d8, [r7] │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r3, ip │ │ │ │ + add ip, r5 │ │ │ │ + vldr d8, [r0] │ │ │ │ + str r0, [sp, #72] @ 0x48 │ │ │ │ + add.w r0, r6, r1 │ │ │ │ + add r1, ip │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r8] │ │ │ │ - add.w r7, r4, ip │ │ │ │ - add ip, r5 │ │ │ │ - add.w fp, r7, r1 │ │ │ │ vadd.f64 d1, d7, d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ - vsub.f64 d8, d0, d4 │ │ │ │ - vadd.f64 d4, d0, d4 │ │ │ │ vadd.f64 d14, d2, d3 │ │ │ │ + vsub.f64 d8, d0, d4 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - vadd.f64 d15, d6, d7 │ │ │ │ + vadd.f64 d4, d0, d4 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ + vadd.f64 d15, d6, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r0, r3, r1 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add r1, ip │ │ │ │ - vstr d8, [sp, #16] │ │ │ │ + vstr d8, [sp, #8] │ │ │ │ vadd.f64 d8, d5, d1 │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ vsub.f64 d1, d5, d1 │ │ │ │ - vadd.f64 d0, d6, d7 │ │ │ │ - vldr d4, [ip] │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d6, [lr] │ │ │ │ vldr d5, [r6] │ │ │ │ - vstr d8, [sp, #24] │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ vmov.f64 d9, d1 │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r7] │ │ │ │ + vstr d4, [sp, #24] │ │ │ │ + vldr d4, [ip] │ │ │ │ + vstr d2, [sp, #48] @ 0x30 │ │ │ │ vldr d8, [r3] │ │ │ │ - vstr d3, [sp, #48] @ 0x30 │ │ │ │ - vstr d2, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d2, d4, d7 │ │ │ │ + vstr d3, [sp, #40] @ 0x28 │ │ │ │ vldr d3, [r1] │ │ │ │ + vstr d9, [sp, #32] │ │ │ │ + vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [fp] │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ - vstr d9, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vadd.f64 d7, d8, d3 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ vsub.f64 d10, d0, d1 │ │ │ │ vadd.f64 d13, d0, d1 │ │ │ │ + vldr d0, [r2, #-224] @ 0xffffff20 │ │ │ │ vadd.f64 d12, d4, d3 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d0, [r2, #-224] @ 0xffffff20 │ │ │ │ - vstr d10, [sp, #64] @ 0x40 │ │ │ │ - vstr d4, [sp, #72] @ 0x48 │ │ │ │ + vstr d10, [sp, #56] @ 0x38 │ │ │ │ + vstr d4, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d4, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vldr d2, [r2, #-216] @ 0xffffff28 │ │ │ │ vadd.f64 d1, d15, d12 │ │ │ │ vadd.f64 d10, d4, d3 │ │ │ │ - vsub.f64 d4, d4, d3 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #32] │ │ │ │ + vldr d5, [sp, #24] │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ vadd.f64 d3, d14, d13 │ │ │ │ vsub.f64 d13, d14, d13 │ │ │ │ vmul.f64 d10, d10, d11 │ │ │ │ - vmul.f64 d4, d4, d11 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ + vmul.f64 d4, d4, d11 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vadd.f64 d8, d9, d10 │ │ │ │ - vldr d9, [r2, #-216] @ 0xffffff28 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ + vldr d9, [r2, #-216] @ 0xffffff28 │ │ │ │ vmul.f64 d2, d8, d2 │ │ │ │ vmla.f64 d2, d5, d0 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vnmls.f64 d5, d8, d0 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ vsub.f64 d0, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp, #64] @ 0x40 │ │ │ │ + vldr d2, [sp, #56] @ 0x38 │ │ │ │ vstr d0, [r4] │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ + vldr d1, [sp, #64] @ 0x40 │ │ │ │ vstr d0, [r5] │ │ │ │ vstr d3, [r6] │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ vstr d5, [r3] │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ + vldr d5, [sp, #48] @ 0x30 │ │ │ │ vldr d0, [r2, #-144] @ 0xffffff70 │ │ │ │ vsub.f64 d1, d3, d1 │ │ │ │ vldr d9, [r2, #-120] @ 0xffffff88 │ │ │ │ vsub.f64 d3, d5, d2 │ │ │ │ vldr d5, [r2, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d2, d3, d5 │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ + vnmls.f64 d2, d1, d0 │ │ │ │ vmla.f64 d3, d1, d5 │ │ │ │ + vldr d1, [sp, #16] │ │ │ │ vsub.f64 d5, d8, d4 │ │ │ │ - vnmls.f64 d2, d1, d0 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ vldr d0, [r2, #-128] @ 0xffffff80 │ │ │ │ vadd.f64 d8, d1, d6 │ │ │ │ vmul.f64 d1, d8, d9 │ │ │ │ vmla.f64 d1, d5, d0 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vnmls.f64 d5, d8, d0 │ │ │ │ vsub.f64 d0, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vstr d0, [fp] │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vstr d0, [r1] │ │ │ │ ldr r1, [sp, #0] │ │ │ │ vstr d2, [sl] │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ vstr d5, [r1] │ │ │ │ vsub.f64 d5, d15, d12 │ │ │ │ + vldr d0, [r2, #-176] @ 0xffffff50 │ │ │ │ vldr d1, [r2, #-168] @ 0xffffff58 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ - vldr d0, [r2, #-176] @ 0xffffff50 │ │ │ │ vldr d8, [r2, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d3, d5, d1 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ + vnmls.f64 d3, d13, d0 │ │ │ │ + vldr d0, [sp, #32] │ │ │ │ vmla.f64 d5, d13, d1 │ │ │ │ vldr d1, [r2, #-160] @ 0xffffff60 │ │ │ │ - vnmls.f64 d3, d13, d0 │ │ │ │ - vldr d0, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d10, d0, d10 │ │ │ │ vmul.f64 d2, d10, d8 │ │ │ │ vmla.f64 d2, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vnmls.f64 d7, d10, d1 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vstr d1, [r9] │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstr d1, [r8] │ │ │ │ + vldr d1, [sp, #64] @ 0x40 │ │ │ │ vstr d3, [r0] │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ - vldr d2, [sp, #64] @ 0x40 │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ - vldr d2, [r2, #-200] @ 0xffffff38 │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vstr d7, [r7] │ │ │ │ + vldr d5, [sp, #48] @ 0x30 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + vldr d2, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d7, d3, d1 │ │ │ │ vldr d1, [r2, #-208] @ 0xffffff30 │ │ │ │ - ldr r1, [sp, #208] @ 0xd0 │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ + vldr d2, [r2, #-200] @ 0xffffff38 │ │ │ │ + ldr r1, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d7, d2 │ │ │ │ - vldr d2, [r2, #-192] @ 0xffffff40 │ │ │ │ - adds r1, #1 │ │ │ │ - str r1, [sp, #208] @ 0xd0 │ │ │ │ - ldr r1, [sp, #84] @ 0x54 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ + str r1, [sp, #200] @ 0xc8 │ │ │ │ + ldr r1, [sp, #76] @ 0x4c │ │ │ │ vnmls.f64 d3, d7, d1 │ │ │ │ + vmla.f64 d5, d7, d2 │ │ │ │ vadd.f64 d7, d8, d4 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vldr d2, [r2, #-192] @ 0xffffff40 │ │ │ │ add r4, r1 │ │ │ │ - vldr d1, [r2, #-184] @ 0xffffff48 │ │ │ │ add r5, r1 │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ + vldr d1, [r2, #-184] @ 0xffffff48 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ add r6, r1 │ │ │ │ add r3, r1 │ │ │ │ - ldr r1, [sp, #92] @ 0x5c │ │ │ │ + ldr r1, [sp, #84] @ 0x54 │ │ │ │ vmul.f64 d4, d6, d1 │ │ │ │ - eor.w lr, lr, r1 │ │ │ │ vmla.f64 d4, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - ldrd r0, r1, [sp, #208] @ 0xd0 │ │ │ │ vnmls.f64 d7, d6, d2 │ │ │ │ - cmp r1, r0 │ │ │ │ vsub.f64 d6, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ - vstr d6, [r7] │ │ │ │ + vstr d6, [lr] │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstr d6, [ip] │ │ │ │ - vstr d3, [r7] │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ - vstr d7, [r7] │ │ │ │ - bne.w 87ffa │ │ │ │ - add sp, #100 @ 0x64 │ │ │ │ + vstr d3, [r0] │ │ │ │ + ldr r0, [sp, #72] @ 0x48 │ │ │ │ + vstr d7, [r0] │ │ │ │ + ldr r0, [sp, #196] @ 0xc4 │ │ │ │ + eor.w r0, r0, r1 │ │ │ │ + ldr r1, [sp, #204] @ 0xcc │ │ │ │ + str r0, [sp, #196] @ 0xc4 │ │ │ │ + ldr r0, [sp, #200] @ 0xc8 │ │ │ │ + cmp r1, r0 │ │ │ │ + bne.w 8e244 │ │ │ │ + add sp, #92 @ 0x5c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 885a0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 8e808 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - ldr r6, [r6, #60] @ 0x3c │ │ │ │ + ldrb r4, [r5, #6] │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -00088330 : │ │ │ │ - ldr r2, [pc, #12] @ (88340 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (88344 ) │ │ │ │ +0008e598 : │ │ │ │ + ldr r2, [pc, #12] @ (8e5a8 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (8e5ac ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - str r6, [r5, #24] │ │ │ │ + ldr r4, [r0, #116] @ 0x74 │ │ │ │ movs r1, r0 │ │ │ │ - ldc2l 15, cr15, [sp], #-1020 @ 0xfffffc04 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + mcrr2 15, 15, pc, fp, cr15 @ │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov ip, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r7, r2 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #172 @ 0xac │ │ │ │ - mov ip, r3 │ │ │ │ - ldr.w r3, [pc, #1156] @ 887e0 │ │ │ │ - ldrd r2, r1, [sp, #280] @ 0x118 │ │ │ │ - add r3, pc │ │ │ │ - ldr.w lr, [sp, #276] @ 0x114 │ │ │ │ + ldrd lr, r2, [sp, #276] @ 0x114 │ │ │ │ + ldr r1, [sp, #284] @ 0x11c │ │ │ │ + ldr.w r3, [pc, #1096] @ 8ea20 │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 88880 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 8eb0c │ │ │ │ ldr r2, [sp, #288] @ 0x120 │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ mov r5, r0 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #156] @ 0x9c │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str r2, [sp, #160] @ 0xa0 │ │ │ │ - ldr.w r2, [pc, #1128] @ 887e4 │ │ │ │ + ldr.w r2, [pc, #1072] @ 8ea24 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - ldr r2, [sp, #280] @ 0x118 │ │ │ │ + ldr r2, [sp, #272] @ 0x110 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #164] @ 0xa4 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ - mla r4, r1, r2, r3 │ │ │ │ - mov.w r9, lr, lsl #5 │ │ │ │ - movs r0, #24 │ │ │ │ - add.w r3, r7, r9 │ │ │ │ - str r3, [sp, #0] │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ + add.w r3, r3, r3, lsl #3 │ │ │ │ + add.w r4, r2, r3, lsl #4 │ │ │ │ + mov.w r8, lr, lsl #5 │ │ │ │ vldr d6, [r5] │ │ │ │ - add.w r1, r5, r9 │ │ │ │ - str r1, [sp, #4] │ │ │ │ - add.w r8, ip, r9 │ │ │ │ - vldr d7, [r3] │ │ │ │ - mul.w r3, r0, lr │ │ │ │ + add.w r3, r7, r8 │ │ │ │ + add.w r1, r5, r8 │ │ │ │ vldr d11, [r7] │ │ │ │ - adds r0, r7, r3 │ │ │ │ - str r0, [sp, #8] │ │ │ │ + add.w r9, ip, r8 │ │ │ │ + vldr d7, [r3] │ │ │ │ + strd r3, r1, [sp] │ │ │ │ + add.w r3, lr, lr, lsl #1 │ │ │ │ + vldr d14, [pc, #984] @ 8ea08 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r0, r7, r3 │ │ │ │ vadd.f64 d13, d6, d7 │ │ │ │ vsub.f64 d15, d6, d7 │ │ │ │ vldr d6, [r1] │ │ │ │ mov.w r1, lr, lsl #3 │ │ │ │ + str r0, [sp, #8] │ │ │ │ vldr d5, [r0] │ │ │ │ - adds r0, r5, r1 │ │ │ │ + add.w r0, r5, r1 │ │ │ │ + add.w sl, r6, r1 │ │ │ │ + vldr d12, [r0] │ │ │ │ str r0, [sp, #12] │ │ │ │ + mov.w r0, lr, lsl #4 │ │ │ │ vadd.f64 d4, d6, d11 │ │ │ │ vsub.f64 d11, d6, d11 │ │ │ │ - vldr d12, [r0] │ │ │ │ - mov.w r0, lr, lsl #4 │ │ │ │ - adds r2, r7, r0 │ │ │ │ + vstr d13, [sp, #32] │ │ │ │ + add.w r2, r5, r0 │ │ │ │ + vstr d15, [sp, #40] @ 0x28 │ │ │ │ + add.w fp, r6, r0 │ │ │ │ + vldr d3, [r2] │ │ │ │ str r2, [sp, #16] │ │ │ │ - add.w fp, r5, r0 │ │ │ │ - vldr d14, [pc, #992] @ 887c8 │ │ │ │ + add.w r2, r7, r0 │ │ │ │ vadd.f64 d7, d5, d12 │ │ │ │ vsub.f64 d12, d5, d12 │ │ │ │ + add r0, ip │ │ │ │ vldr d10, [r2] │ │ │ │ - adds r2, r7, r1 │ │ │ │ str r2, [sp, #20] │ │ │ │ - add.w sl, r6, r0 │ │ │ │ - vldr d3, [fp] │ │ │ │ - add r0, ip │ │ │ │ + add.w r2, r7, r1 │ │ │ │ + add r1, ip │ │ │ │ vldr d6, [r2] │ │ │ │ - adds r2, r5, r3 │ │ │ │ - vadd.f64 d1, d11, d12 │ │ │ │ + str r2, [sp, #24] │ │ │ │ + add.w r2, r5, r3 │ │ │ │ vadd.f64 d8, d4, d7 │ │ │ │ + vadd.f64 d1, d11, d12 │ │ │ │ + vsub.f64 d7, d4, d7 │ │ │ │ + vldr d2, [r2] │ │ │ │ vadd.f64 d5, d3, d10 │ │ │ │ vsub.f64 d10, d3, d10 │ │ │ │ - vldr d2, [r2] │ │ │ │ - vsub.f64 d7, d4, d7 │ │ │ │ - vstr d15, [sp, #40] @ 0x28 │ │ │ │ - str r2, [sp, #24] │ │ │ │ - add.w r2, r9, r6 │ │ │ │ + str r2, [sp, #28] │ │ │ │ + add.w r2, r8, r6 │ │ │ │ + add.w r8, ip, r3 │ │ │ │ + add r3, r6 │ │ │ │ vadd.f64 d3, d6, d2 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ - add.w r9, r6, r1 │ │ │ │ - str r2, [sp, #28] │ │ │ │ - vstr d13, [sp, #32] │ │ │ │ - add r1, ip │ │ │ │ vadd.f64 d2, d10, d6 │ │ │ │ vadd.f64 d0, d5, d3 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ - vldr d3, [pc, #896] @ 887d0 │ │ │ │ + vldr d3, [pc, #820] @ 8ea10 │ │ │ │ vsub.f64 d10, d10, d6 │ │ │ │ vsub.f64 d9, d2, d1 │ │ │ │ vadd.f64 d1, d1, d2 │ │ │ │ vmov.f64 d2, d15 │ │ │ │ - vldr d15, [r8] │ │ │ │ + vldr d15, [r9] │ │ │ │ vmul.f64 d9, d9, d14 │ │ │ │ - vstr d1, [sp, #56] @ 0x38 │ │ │ │ vstr d9, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d9, d0, d8 │ │ │ │ vadd.f64 d0, d8, d0 │ │ │ │ vmov.f64 d8, d13 │ │ │ │ + vstr d1, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d9, d9, d14 │ │ │ │ vstr d9, [sp, #96] @ 0x60 │ │ │ │ vmov.f64 d9, #80 @ 0x3e800000 0.250 │ │ │ │ vmls.f64 d2, d1, d9 │ │ │ │ vmls.f64 d8, d0, d9 │ │ │ │ vstr d2, [sp, #64] @ 0x40 │ │ │ │ - vldr d2, [pc, #832] @ 887d8 │ │ │ │ + vldr d2, [pc, #756] @ 8ea18 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d4, d7, d2 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d7, d5, d2 │ │ │ │ vnmls.f64 d4, d5, d3 │ │ │ │ + vstr d4, [sp, #112] @ 0x70 │ │ │ │ vstr d7, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d7, d11, d12 │ │ │ │ - vstr d4, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vmla.f64 d6, d10, d2 │ │ │ │ vnmls.f64 d7, d10, d3 │ │ │ │ vstr d6, [sp, #128] @ 0x80 │ │ │ │ vldr d6, [r6] │ │ │ │ vstr d7, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d10, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ vstr d10, [sp, #72] @ 0x48 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, ip, r3 │ │ │ │ + str r2, [sp, #152] @ 0x98 │ │ │ │ vldr d10, [ip] │ │ │ │ - add r3, r6 │ │ │ │ - vldr d4, [r9] │ │ │ │ - vldr d7, [r2] │ │ │ │ + vldr d6, [r2] │ │ │ │ + vldr d7, [r8] │ │ │ │ + vldr d4, [sl] │ │ │ │ vadd.f64 d13, d6, d10 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vldr d3, [sl] │ │ │ │ + vldr d3, [fp] │ │ │ │ + vldr d1, [r1] │ │ │ │ vadd.f64 d11, d7, d4 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d1, [r1] │ │ │ │ vstr d6, [sp, #80] @ 0x50 │ │ │ │ - str r2, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d7, d6, d4 │ │ │ │ vldr d6, [r0] │ │ │ │ vsub.f64 d8, d13, d11 │ │ │ │ vadd.f64 d13, d13, d11 │ │ │ │ vadd.f64 d5, d3, d6 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ vadd.f64 d2, d1, d6 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vsub.f64 d12, d5, d2 │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ vsub.f64 d6, d3, d6 │ │ │ │ - vldr d3, [pc, #644] @ 887d0 │ │ │ │ - vmov.f64 d10, d12 │ │ │ │ + vldr d3, [pc, #576] @ 8ea10 │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ vsub.f64 d9, d1, d7 │ │ │ │ + vmov.f64 d10, d12 │ │ │ │ vsub.f64 d12, d12, d8 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ vmov.f64 d1, d15 │ │ │ │ vadd.f64 d8, d8, d10 │ │ │ │ + vldr d10, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d9, d9, d14 │ │ │ │ vmul.f64 d12, d12, d14 │ │ │ │ vmov.f64 d14, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d10, [sp, #72] @ 0x48 │ │ │ │ - vmls.f64 d1, d7, d14 │ │ │ │ - vadd.f64 d7, d15, d7 │ │ │ │ vmls.f64 d10, d8, d14 │ │ │ │ - vldr d14, [pc, #596] @ 887d8 │ │ │ │ + vmls.f64 d1, d7, d14 │ │ │ │ + vldr d14, [pc, #528] @ 8ea18 │ │ │ │ vstr d9, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d7, d15, d7 │ │ │ │ vldr d15, [sp, #96] @ 0x60 │ │ │ │ vstr d10, [sp, #144] @ 0x90 │ │ │ │ vldr d10, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d10, d10, d4 │ │ │ │ vmul.f64 d4, d10, d14 │ │ │ │ vmul.f64 d10, d10, d3 │ │ │ │ vmla.f64 d10, d6, d14 │ │ │ │ vmov.f64 d9, d4 │ │ │ │ vmul.f64 d4, d13, d3 │ │ │ │ vmul.f64 d13, d13, d14 │ │ │ │ - vmla.f64 d4, d5, d14 │ │ │ │ - vldr d14, [sp, #144] @ 0x90 │ │ │ │ vnmls.f64 d9, d6, d3 │ │ │ │ vldr d6, [sp, #32] │ │ │ │ - vnmls.f64 d13, d5, d3 │ │ │ │ - vadd.f64 d5, d12, d14 │ │ │ │ + vmla.f64 d4, d5, d14 │ │ │ │ vstr d1, [sp, #32] │ │ │ │ - vsub.f64 d12, d14, d12 │ │ │ │ + vldr d14, [sp, #144] @ 0x90 │ │ │ │ + vnmls.f64 d13, d5, d3 │ │ │ │ vadd.f64 d3, d6, d0 │ │ │ │ vldr d0, [sp, #128] @ 0x80 │ │ │ │ + vadd.f64 d5, d12, d14 │ │ │ │ + vsub.f64 d12, d14, d12 │ │ │ │ vadd.f64 d6, d0, d5 │ │ │ │ vsub.f64 d11, d5, d0 │ │ │ │ - vldr d5, [sp, #88] @ 0x58 │ │ │ │ vldr d0, [sp, #48] @ 0x30 │ │ │ │ + vldr d5, [sp, #88] @ 0x58 │ │ │ │ + vstr d11, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vldr d1, [sp, #120] @ 0x78 │ │ │ │ - vstr d11, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d11, d5, d1 │ │ │ │ vadd.f64 d5, d1, d5 │ │ │ │ vldr d1, [sp, #64] @ 0x40 │ │ │ │ vstr d5, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d5, d0, d1 │ │ │ │ vsub.f64 d1, d5, d4 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ @@ -151888,2880 +154991,2911 @@ │ │ │ │ vadd.f64 d0, d15, d5 │ │ │ │ vsub.f64 d5, d5, d15 │ │ │ │ vstr d2, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d15, d5, d9 │ │ │ │ vadd.f64 d2, d10, d0 │ │ │ │ vsub.f64 d0, d0, d10 │ │ │ │ vadd.f64 d10, d9, d5 │ │ │ │ + vldr d5, [sp, #88] @ 0x58 │ │ │ │ vldr d9, [sp, #136] @ 0x88 │ │ │ │ + vstr d10, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d14, d12, d9 │ │ │ │ vadd.f64 d12, d9, d12 │ │ │ │ - vstr d10, [sp, #96] @ 0x60 │ │ │ │ vldr d9, [sp, #32] │ │ │ │ + vsub.f64 d9, d9, d5 │ │ │ │ vstr d14, [sp, #104] @ 0x68 │ │ │ │ vstr d12, [sp, #136] @ 0x88 │ │ │ │ - vldr d5, [sp, #88] @ 0x58 │ │ │ │ vldr d4, [sp, #112] @ 0x70 │ │ │ │ - vldr d14, [sp, #72] @ 0x48 │ │ │ │ - vsub.f64 d9, d9, d5 │ │ │ │ - vldr d5, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ + vldr d5, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d10, d4, d9 │ │ │ │ vsub.f64 d12, d9, d4 │ │ │ │ vldr d9, [sp, #48] @ 0x30 │ │ │ │ vldr d4, [sp, #56] @ 0x38 │ │ │ │ + vldr d14, [sp, #72] @ 0x48 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ vstr d12, [sp, #32] │ │ │ │ vldr d9, [r4, #-80] @ 0xffffffb0 │ │ │ │ vadd.f64 d12, d13, d5 │ │ │ │ vsub.f64 d13, d5, d13 │ │ │ │ vldr d5, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d4, d5, d4 │ │ │ │ vadd.f64 d5, d14, d8 │ │ │ │ - vldr d8, [r4, #-72] @ 0xffffffb8 │ │ │ │ vldr d14, [r4, #-136] @ 0xffffff78 │ │ │ │ + vldr d8, [r4, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d9, d5, d9 │ │ │ │ vmla.f64 d9, d4, d8 │ │ │ │ vmul.f64 d8, d5, d8 │ │ │ │ vldr d5, [r4, #-80] @ 0xffffffb0 │ │ │ │ vnmls.f64 d8, d4, d5 │ │ │ │ - vldr d5, [r4, #-136] @ 0xffffff78 │ │ │ │ vldr d4, [r4, #-144] @ 0xffffff70 │ │ │ │ + vldr d5, [r4, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d5, d1, d5 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vnmls.f64 d6, d1, d4 │ │ │ │ vsub.f64 d4, d3, d5 │ │ │ │ vadd.f64 d3, d3, d5 │ │ │ │ vstr d4, [r5] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vstr d4, [r6] │ │ │ │ vstr d3, [r7] │ │ │ │ vstr d6, [ip] │ │ │ │ - vldr d6, [r4, #-88] @ 0xffffffa8 │ │ │ │ vldr d5, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vldr d6, [r4, #-88] @ 0xffffffa8 │ │ │ │ vmul.f64 d7, d11, d6 │ │ │ │ vmul.f64 d11, d11, d5 │ │ │ │ - vmla.f64 d11, d2, d6 │ │ │ │ vnmls.f64 d7, d2, d5 │ │ │ │ + vmla.f64 d11, d2, d6 │ │ │ │ vsub.f64 d6, d7, d9 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ - vstr d6, [fp] │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d8, d11 │ │ │ │ vsub.f64 d8, d8, d11 │ │ │ │ - vstr d6, [sl] │ │ │ │ + ldr r2, [sp, #20] │ │ │ │ + vstr d6, [fp] │ │ │ │ vstr d7, [r2] │ │ │ │ vstr d8, [r0] │ │ │ │ - vldr d6, [r4, #-120] @ 0xffffff88 │ │ │ │ vldr d5, [r4, #-128] @ 0xffffff80 │ │ │ │ + vldr d6, [r4, #-120] @ 0xffffff88 │ │ │ │ vldr d4, [r4, #-104] @ 0xffffff98 │ │ │ │ + ldr r0, [sp, #12] │ │ │ │ vmul.f64 d7, d10, d6 │ │ │ │ - vldr d8, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d10, d10, d5 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ + vldr d8, [sp, #104] @ 0x68 │ │ │ │ + vnmls.f64 d7, d15, d5 │ │ │ │ + vldr d5, [r4, #-112] @ 0xffffff90 │ │ │ │ vmla.f64 d10, d15, d6 │ │ │ │ vmul.f64 d6, d12, d4 │ │ │ │ vmul.f64 d4, d8, d4 │ │ │ │ - vnmls.f64 d7, d15, d5 │ │ │ │ - vldr d5, [r4, #-112] @ 0xffffff90 │ │ │ │ - adds r4, #144 @ 0x90 │ │ │ │ + add.w r4, r4, #144 @ 0x90 │ │ │ │ vmla.f64 d6, d8, d5 │ │ │ │ vnmls.f64 d4, d12, d5 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r0] │ │ │ │ vadd.f64 d5, d10, d4 │ │ │ │ vsub.f64 d4, d4, d10 │ │ │ │ - vstr d5, [r9] │ │ │ │ - ldr r2, [sp, #20] │ │ │ │ + vstr d5, [sl] │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ vldr d8, [sp, #32] │ │ │ │ vldr d3, [sp, #96] @ 0x60 │ │ │ │ - vldr d1, [sp, #128] @ 0x80 │ │ │ │ + b.n 8ea28 │ │ │ │ + b.w ff53713a │ │ │ │ + b.n 8f0fe │ │ │ │ + subs r7, #225 @ 0xe1 │ │ │ │ + ldrh r6, [r3, r1] │ │ │ │ + lsls r5, r6, #17 │ │ │ │ + ldmia r7!, {r0, r1, r5} │ │ │ │ + subs r7, #226 @ 0xe2 │ │ │ │ + strb r7, [r7, r3] │ │ │ │ + asrs r4, r0, #13 │ │ │ │ + ldr r6, [r1, #112] @ 0x70 │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ + strb r0, [r5, #23] │ │ │ │ + movs r1, r0 │ │ │ │ + lsls r0, r7, #15 │ │ │ │ + movs r0, r0 │ │ │ │ vstr d7, [r2] │ │ │ │ vstr d4, [r1] │ │ │ │ - vldr d5, [r4, #-168] @ 0xffffff58 │ │ │ │ vldr d7, [r4, #-176] @ 0xffffff50 │ │ │ │ + vldr d5, [r4, #-168] @ 0xffffff58 │ │ │ │ + vldr d1, [sp, #128] @ 0x80 │ │ │ │ vldr d4, [r4, #-160] @ 0xffffff60 │ │ │ │ vmul.f64 d6, d8, d5 │ │ │ │ vldr d2, [sp, #80] @ 0x50 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ vnmls.f64 d6, d3, d7 │ │ │ │ vmul.f64 d7, d8, d7 │ │ │ │ vmla.f64 d7, d3, d5 │ │ │ │ vldr d3, [r4, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d5, d1, d3 │ │ │ │ vmul.f64 d3, d2, d3 │ │ │ │ vmla.f64 d5, d2, d4 │ │ │ │ - vldr d2, [sp, #136] @ 0x88 │ │ │ │ vnmls.f64 d3, d1, d4 │ │ │ │ + vldr d2, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ - b.n 887e8 │ │ │ │ - b.w ff530efa │ │ │ │ - b.n 88ebe │ │ │ │ - subs r7, #225 @ 0xe1 │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ - lsls r5, r6, #17 │ │ │ │ - ldmia r7!, {r0, r1, r5} │ │ │ │ - subs r7, #226 @ 0xe2 │ │ │ │ - strb r7, [r7, r3] │ │ │ │ - asrs r4, r0, #13 │ │ │ │ - ldr r6, [r1, #112] @ 0x70 │ │ │ │ - subs r7, #238 @ 0xee │ │ │ │ - ldr r4, [r4, #4] │ │ │ │ - movs r1, r0 │ │ │ │ - lsls r0, r7, #15 │ │ │ │ - movs r0, r0 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d4, [r1] │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vstr d4, [r2] │ │ │ │ ldr r2, [sp, #0] │ │ │ │ vldr d4, [sp, #120] @ 0x78 │ │ │ │ vstr d6, [r2] │ │ │ │ - vstr d3, [r8] │ │ │ │ - vldr d7, [r4, #-200] @ 0xffffff38 │ │ │ │ + vstr d3, [r9] │ │ │ │ vldr d6, [r4, #-208] @ 0xffffff30 │ │ │ │ + vldr d7, [r4, #-200] @ 0xffffff38 │ │ │ │ vldr d3, [r4, #-192] @ 0xffffff40 │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ vmul.f64 d5, d4, d7 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ vnmls.f64 d5, d0, d6 │ │ │ │ vmul.f64 d6, d4, d6 │ │ │ │ vmla.f64 d6, d0, d7 │ │ │ │ vldr d7, [r4, #-184] @ 0xffffff48 │ │ │ │ vmul.f64 d4, d13, d7 │ │ │ │ vmul.f64 d7, d2, d7 │ │ │ │ vmla.f64 d4, d2, d3 │ │ │ │ vnmls.f64 d7, d13, d3 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vstr d3, [r2] │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - ldr r2, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d3, [r3] │ │ │ │ ldr r3, [sp, #280] @ 0x118 │ │ │ │ vstr d5, [r0] │ │ │ │ - adds r3, #1 │ │ │ │ - vstr d7, [r2] │ │ │ │ + vstr d7, [r8] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #280] @ 0x118 │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ + ldr r2, [sp, #280] @ 0x118 │ │ │ │ add r5, r3 │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #160] @ 0xa0 │ │ │ │ add r7, r3 │ │ │ │ add ip, r3 │ │ │ │ ldr r3, [sp, #164] @ 0xa4 │ │ │ │ eor.w lr, lr, r3 │ │ │ │ - ldrd r2, r3, [sp, #280] @ 0x118 │ │ │ │ + ldr r3, [sp, #284] @ 0x11c │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 8838c │ │ │ │ + bne.w 8e608 │ │ │ │ add sp, #172 @ 0xac │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0008888c : │ │ │ │ - ldr r2, [pc, #12] @ (8889c ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (888a0 ) │ │ │ │ +0008eb28 : │ │ │ │ + ldr r2, [pc, #12] @ (8eb38 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (8eb3c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldrb r2, [r0, r2] │ │ │ │ + ldr r4, [r4, #28] │ │ │ │ movs r1, r0 │ │ │ │ - @ instruction: 0xfab1ffff │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r1 │ │ │ │ - mov r7, r2 │ │ │ │ + @ instruction: 0xfa7bffff │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r1 │ │ │ │ + mov r8, r3 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov lr, r2 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #228 @ 0xe4 │ │ │ │ - mov lr, r3 │ │ │ │ - ldr r3, [pc, #68] @ (88900 ) │ │ │ │ - ldrd r2, r1, [sp, #336] @ 0x150 │ │ │ │ - add r3, pc │ │ │ │ - ldr.w r8, [sp, #332] @ 0x14c │ │ │ │ + ldrd r9, r2, [sp, #332] @ 0x14c │ │ │ │ + ldr r1, [sp, #340] @ 0x154 │ │ │ │ + ldr r3, [pc, #64] @ (8eba8 ) │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 88e84 │ │ │ │ + add r3, pc │ │ │ │ + bge.w 8f13e │ │ │ │ ldr r2, [sp, #344] @ 0x158 │ │ │ │ - movs r1, #176 @ 0xb0 │ │ │ │ - mov r9, r8 │ │ │ │ - vldr d13, [pc, #36] @ 888f8 │ │ │ │ - mov r8, r0 │ │ │ │ + mov.w r1, #176 @ 0xb0 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov ip, r0 │ │ │ │ + vldr d13, [pc, #32] @ 8eba0 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #212] @ 0xd4 │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str r2, [sp, #216] @ 0xd8 │ │ │ │ - ldr r2, [pc, #32] @ (88904 ) │ │ │ │ + ldr r2, [pc, #28] @ (8ebac ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r2, [sp, #336] @ 0x150 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ ldr r3, [sp, #328] @ 0x148 │ │ │ │ - mla r4, r1, r2, r3 │ │ │ │ - b.n 88908 │ │ │ │ - nop.w │ │ │ │ - ldr r4, [pc, #680] @ (88ba4 ) │ │ │ │ + mla r5, r1, r2, r3 │ │ │ │ + b.n 8ebb0 │ │ │ │ + nop │ │ │ │ + ldr r4, [pc, #680] @ (8ee4c ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - str r6, [r0, #48] @ 0x30 │ │ │ │ + strb r2, [r3, #1] │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ - movs r0, #24 │ │ │ │ - vldr d9, [r6] │ │ │ │ - vldr d12, [r8] │ │ │ │ - mul.w r2, r3, r9 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - mul.w r0, r0, r9 │ │ │ │ - adds r3, r7, r2 │ │ │ │ - add r2, lr │ │ │ │ - str r3, [sp, #12] │ │ │ │ - add.w fp, r8, r0 │ │ │ │ - str r2, [sp, #16] │ │ │ │ + add.w r2, r9, r9, lsl #2 │ │ │ │ + vldr d9, [r7] │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + vldr d12, [ip] │ │ │ │ + add.w r3, lr, r2 │ │ │ │ + add.w r1, r8, r2 │ │ │ │ + add r2, r7 │ │ │ │ vldr d14, [r3] │ │ │ │ - mov.w r3, r9, lsl #5 │ │ │ │ - add.w r1, r8, r3 │ │ │ │ - vldr d10, [r2] │ │ │ │ - adds r2, r7, r0 │ │ │ │ - str r1, [sp, #20] │ │ │ │ - str r2, [sp, #24] │ │ │ │ - add.w sl, r7, r3 │ │ │ │ - vldr d4, [r1] │ │ │ │ - add.w r1, lr, r0 │ │ │ │ - vldr d7, [r2] │ │ │ │ - adds r2, r6, r3 │ │ │ │ - str r1, [sp, #28] │ │ │ │ - add r0, r6 │ │ │ │ - str r2, [sp, #32] │ │ │ │ + strd r3, r1, [sp] │ │ │ │ + add.w r3, r9, r9, lsl #1 │ │ │ │ + vldr d10, [r1] │ │ │ │ + mov.w r1, r9, lsl #5 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r0, ip, r1 │ │ │ │ + add.w sl, lr, r1 │ │ │ │ + add.w r6, lr, r3 │ │ │ │ + add.w r4, r8, r3 │ │ │ │ + vldr d4, [r0] │ │ │ │ + add.w fp, ip, r3 │ │ │ │ + add r3, r7 │ │ │ │ + str r6, [sp, #8] │ │ │ │ + vldr d7, [r6] │ │ │ │ + strd r0, r4, [sp, #16] │ │ │ │ + add.w r0, r7, r1 │ │ │ │ + vldr d6, [r0] │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - mov.w r1, r9, lsl #3 │ │ │ │ - vldr d6, [r2] │ │ │ │ - adds r2, r7, r1 │ │ │ │ - str r2, [sp, #36] @ 0x24 │ │ │ │ - add.w ip, r8, r1 │ │ │ │ - vmul.f64 d4, d4, d13 │ │ │ │ - vldr d5, [r2] │ │ │ │ - mov.w r2, r9, lsl #4 │ │ │ │ - add.w r5, r8, r2 │ │ │ │ + vldr d7, [r4] │ │ │ │ + mov.w r4, r9, lsl #3 │ │ │ │ + add.w r6, lr, r4 │ │ │ │ + strd r0, r6, [sp, #24] │ │ │ │ + mov.w r0, r9, lsl #4 │ │ │ │ + vldr d5, [r6] │ │ │ │ vsub.f64 d0, d7, d6 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - add.w r5, lr, r1 │ │ │ │ - str r5, [sp, #44] @ 0x2c │ │ │ │ - add r1, r6 │ │ │ │ + add.w r6, ip, r0 │ │ │ │ + vmul.f64 d4, d4, d13 │ │ │ │ + vldr d6, [r6] │ │ │ │ + str r6, [sp, #32] │ │ │ │ + add.w r6, r8, r4 │ │ │ │ + str r6, [sp, #36] @ 0x24 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vadd.f64 d3, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - adds r5, r6, r2 │ │ │ │ - str r5, [sp, #48] @ 0x30 │ │ │ │ - vldr d8, [r5] │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r7, r0 │ │ │ │ + vldr d8, [r6] │ │ │ │ + str r6, [sp, #40] @ 0x28 │ │ │ │ + add.w r6, lr, r0 │ │ │ │ + add r0, r8 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r2, lr │ │ │ │ vsub.f64 d1, d6, d8 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vmov.f64 d8, d9 │ │ │ │ vsub.f64 d9, d9, d0 │ │ │ │ vmla.f64 d8, d0, d11 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ vadd.f64 d15, d4, d8 │ │ │ │ vsub.f64 d4, d8, d4 │ │ │ │ + vstr d15, [sp, #48] @ 0x30 │ │ │ │ vstr d4, [sp, #176] @ 0xb0 │ │ │ │ vmov.f64 d4, d10 │ │ │ │ vadd.f64 d10, d10, d1 │ │ │ │ - vstr d15, [sp, #56] @ 0x38 │ │ │ │ vnmls.f64 d4, d1, d11 │ │ │ │ vsub.f64 d0, d9, d10 │ │ │ │ vadd.f64 d9, d9, d10 │ │ │ │ - vstr d0, [sp, #112] @ 0x70 │ │ │ │ + vstr d0, [sp, #104] @ 0x68 │ │ │ │ + vstr d9, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d8, d5, d4 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - vstr d5, [sp, #72] @ 0x48 │ │ │ │ + vstr d8, [sp, #56] @ 0x38 │ │ │ │ + vstr d5, [sp, #64] @ 0x40 │ │ │ │ vmov.f64 d5, d14 │ │ │ │ - vmls.f64 d5, d3, d11 │ │ │ │ - vstr d8, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d14, d14, d3 │ │ │ │ + vmls.f64 d5, d3, d11 │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ - vstr d6, [sp, #88] @ 0x58 │ │ │ │ + vstr d4, [sp, #72] @ 0x48 │ │ │ │ + vstr d6, [sp, #80] @ 0x50 │ │ │ │ vmov.f64 d6, d12 │ │ │ │ - vmls.f64 d6, d2, d11 │ │ │ │ - vstr d4, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d12, d12, d2 │ │ │ │ + vmls.f64 d6, d2, d11 │ │ │ │ vadd.f64 d15, d12, d14 │ │ │ │ vsub.f64 d14, d12, d14 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [sp, #96] @ 0x60 │ │ │ │ - vstr d7, [sp, #104] @ 0x68 │ │ │ │ - vstr d9, [sp, #184] @ 0xb8 │ │ │ │ - vldr d7, [r7] │ │ │ │ - vldr d8, [r5] │ │ │ │ + vstr d5, [sp, #88] @ 0x58 │ │ │ │ + vstr d7, [sp, #96] @ 0x60 │ │ │ │ + vstr d14, [sp, #192] @ 0xc0 │ │ │ │ + vldr d7, [lr] │ │ │ │ + str r6, [sp, #44] @ 0x2c │ │ │ │ vldr d5, [sl] │ │ │ │ - str r5, [sp, #52] @ 0x34 │ │ │ │ - add.w r5, lr, r3 │ │ │ │ - add r3, ip │ │ │ │ - str r5, [sp, #208] @ 0xd0 │ │ │ │ + vldr d8, [r6] │ │ │ │ + add.w r6, r8, r1 │ │ │ │ + vldr d6, [r6] │ │ │ │ + str r6, [sp, #208] @ 0xd0 │ │ │ │ + add.w r6, ip, r4 │ │ │ │ + add r4, r7 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d6, [r5] │ │ │ │ + vldr d7, [r8] │ │ │ │ + add r1, r6 │ │ │ │ + vldr d4, [r6] │ │ │ │ vmov.f64 d12, d8 │ │ │ │ - vldr d7, [lr] │ │ │ │ - ldr r5, [sp, #0] │ │ │ │ - vldr d4, [ip] │ │ │ │ - vmul.f64 d5, d5, d13 │ │ │ │ + vldr d14, [fp] │ │ │ │ vsub.f64 d0, d6, d7 │ │ │ │ - add r5, r6 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r3] │ │ │ │ - vldr d8, [r1] │ │ │ │ - vstr d14, [sp, #192] @ 0xc0 │ │ │ │ + vldr d7, [r1] │ │ │ │ + vmul.f64 d5, d5, d13 │ │ │ │ + vldr d8, [r4] │ │ │ │ + vstr d14, [sp, #112] @ 0x70 │ │ │ │ + vldr d9, [r0] │ │ │ │ vadd.f64 d1, d4, d7 │ │ │ │ - vldr d14, [fp] │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d7, [r5] │ │ │ │ + vldr d7, [r2] │ │ │ │ vmul.f64 d0, d0, d13 │ │ │ │ - vldr d9, [r2] │ │ │ │ - vstr d14, [sp] │ │ │ │ + vldr d10, [r3] │ │ │ │ + vmul.f64 d4, d4, d13 │ │ │ │ vsub.f64 d2, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vmov.f64 d8, d14 │ │ │ │ - vmul.f64 d4, d4, d13 │ │ │ │ vmls.f64 d8, d3, d11 │ │ │ │ - vldr d10, [r0] │ │ │ │ vmul.f64 d2, d2, d13 │ │ │ │ vadd.f64 d14, d0, d8 │ │ │ │ vstr d14, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d14, d8, d0 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ vmov.f64 d8, d12 │ │ │ │ vmls.f64 d0, d1, d11 │ │ │ │ vadd.f64 d1, d8, d1 │ │ │ │ - vldr d8, [sp, #64] @ 0x40 │ │ │ │ + vldr d8, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d12, d2, d0 │ │ │ │ vsub.f64 d2, d0, d2 │ │ │ │ - vldr d0, [sp, #112] @ 0x70 │ │ │ │ + vldr d0, [sp, #104] @ 0x68 │ │ │ │ + vstr d12, [sp, #128] @ 0x80 │ │ │ │ vstr d2, [sp, #136] @ 0x88 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmla.f64 d2, d7, d11 │ │ │ │ - vstr d12, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ vsub.f64 d12, d4, d2 │ │ │ │ vadd.f64 d2, d4, d2 │ │ │ │ vmov.f64 d4, d10 │ │ │ │ vsub.f64 d10, d10, d6 │ │ │ │ vmla.f64 d4, d6, d11 │ │ │ │ vstr d12, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d6, d10, d7 │ │ │ │ vsub.f64 d9, d10, d7 │ │ │ │ - vldr d7, [sp] │ │ │ │ - vldr d10, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [sp, #112] @ 0x70 │ │ │ │ vstr d2, [sp, #152] @ 0x98 │ │ │ │ + vldr d10, [sp, #120] @ 0x78 │ │ │ │ vldr d2, [sp, #128] @ 0x80 │ │ │ │ + vstr d9, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d12, d5, d4 │ │ │ │ vsub.f64 d5, d4, d5 │ │ │ │ - vstr d9, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d10, d10, d2 │ │ │ │ + vldr d2, [sp, #72] @ 0x48 │ │ │ │ vstr d12, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d12, d7, d3 │ │ │ │ - vldr d7, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d3, d0, d6 │ │ │ │ + vldr d7, [sp, #48] @ 0x30 │ │ │ │ vstr d5, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d5, d12, d1 │ │ │ │ vsub.f64 d12, d12, d1 │ │ │ │ vsub.f64 d1, d7, d8 │ │ │ │ vadd.f64 d4, d15, d5 │ │ │ │ vsub.f64 d5, d15, d5 │ │ │ │ vadd.f64 d7, d1, d10 │ │ │ │ vsub.f64 d10, d1, d10 │ │ │ │ - vldr d1, [sp, #96] @ 0x60 │ │ │ │ - vldr d2, [sp, #80] @ 0x50 │ │ │ │ - vldr d9, [sp, #144] @ 0x90 │ │ │ │ - vldr d15, [sp, #176] @ 0xb0 │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d0, d1, d2 │ │ │ │ vldr d1, [sp, #160] @ 0xa0 │ │ │ │ - vstr d14, [sp] │ │ │ │ + vldr d9, [sp, #144] @ 0x90 │ │ │ │ + vldr d15, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d9, d1, d9 │ │ │ │ - vldr d1, [r4, #-88] @ 0xffffffa8 │ │ │ │ + vldr d1, [r5, #-88] @ 0xffffffa8 │ │ │ │ vsub.f64 d2, d0, d9 │ │ │ │ vadd.f64 d9, d0, d9 │ │ │ │ - vldr d0, [sp, #112] @ 0x70 │ │ │ │ + vldr d0, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d6, d0, d6 │ │ │ │ - vldr d0, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vldr d0, [r5, #-96] @ 0xffffffa0 │ │ │ │ vmul.f64 d8, d6, d1 │ │ │ │ vnmls.f64 d8, d5, d0 │ │ │ │ vmul.f64 d0, d6, d0 │ │ │ │ vmla.f64 d0, d5, d1 │ │ │ │ - vldr d1, [r4, #-168] @ 0xffffff58 │ │ │ │ - vldr d5, [r4, #-176] @ 0xffffff50 │ │ │ │ + vldr d5, [r5, #-176] @ 0xffffff50 │ │ │ │ + vldr d1, [r5, #-168] @ 0xffffff58 │ │ │ │ vmul.f64 d6, d2, d1 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d2, d5 │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ vadd.f64 d4, d4, d6 │ │ │ │ - vstr d5, [r8] │ │ │ │ + vstr d5, [ip] │ │ │ │ vadd.f64 d5, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #88] @ 0x58 │ │ │ │ - vstr d5, [r6] │ │ │ │ - vstr d4, [r7] │ │ │ │ - vstr d7, [lr] │ │ │ │ - vldr d5, [r4, #-72] @ 0xffffffb8 │ │ │ │ - vldr d6, [r4, #-80] @ 0xffffffb0 │ │ │ │ + vldr d3, [sp, #80] @ 0x50 │ │ │ │ + vstr d5, [r7] │ │ │ │ + vstr d4, [lr] │ │ │ │ + vstr d7, [r8] │ │ │ │ + vldr d6, [r5, #-80] @ 0xffffffb0 │ │ │ │ + vldr d5, [r5, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d7, d9, d5 │ │ │ │ vmla.f64 d7, d10, d6 │ │ │ │ vmul.f64 d10, d10, d5 │ │ │ │ vnmls.f64 d10, d9, d6 │ │ │ │ vsub.f64 d6, d8, d7 │ │ │ │ vadd.f64 d8, d8, d7 │ │ │ │ vstr d6, [fp] │ │ │ │ vadd.f64 d6, d0, d10 │ │ │ │ vsub.f64 d10, d10, d0 │ │ │ │ - vldr d0, [sp, #104] @ 0x68 │ │ │ │ - vstr d6, [r0] │ │ │ │ + vldr d0, [sp, #96] @ 0x60 │ │ │ │ + vstr d6, [r3] │ │ │ │ vadd.f64 d5, d3, d0 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + vstr d14, [sp, #8] │ │ │ │ vldr d6, [sp, #136] @ 0x88 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ vldr d0, [sp, #168] @ 0xa8 │ │ │ │ + vstr d8, [r3] │ │ │ │ + ldr r3, [sp, #20] │ │ │ │ vadd.f64 d7, d14, d6 │ │ │ │ - vldr d6, [sp, #72] @ 0x48 │ │ │ │ + vldr d6, [sp, #64] @ 0x40 │ │ │ │ vldr d14, [sp, #192] @ 0xc0 │ │ │ │ - vstr d8, [r0] │ │ │ │ + vstr d10, [r3] │ │ │ │ vldr d8, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ + vldr d2, [r5, #-144] @ 0xffffff70 │ │ │ │ vadd.f64 d7, d15, d6 │ │ │ │ vldr d6, [sp, #152] @ 0x98 │ │ │ │ - ldr r0, [sp, #28] │ │ │ │ + vldr d9, [r5, #-136] @ 0xffffff78 │ │ │ │ vadd.f64 d1, d14, d8 │ │ │ │ vsub.f64 d14, d14, d8 │ │ │ │ vsub.f64 d4, d0, d6 │ │ │ │ vldr d0, [sp, #184] @ 0xb8 │ │ │ │ - vstr d10, [r0] │ │ │ │ - vldr d2, [r4, #-144] @ 0xffffff70 │ │ │ │ + vmul.f64 d10, d1, d9 │ │ │ │ vsub.f64 d6, d7, d4 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vsub.f64 d4, d0, d12 │ │ │ │ - vldr d9, [r4, #-136] @ 0xffffff78 │ │ │ │ vadd.f64 d12, d0, d12 │ │ │ │ - vldr d0, [r4, #-40] @ 0xffffffd8 │ │ │ │ - ldr r0, [sp, #36] @ 0x24 │ │ │ │ - vmul.f64 d10, d1, d9 │ │ │ │ vmul.f64 d9, d4, d9 │ │ │ │ vmla.f64 d10, d4, d2 │ │ │ │ + vnmls.f64 d9, d1, d2 │ │ │ │ + vldr d1, [r5, #-48] @ 0xffffffd0 │ │ │ │ + vldr d0, [r5, #-40] @ 0xffffffd8 │ │ │ │ + vldr d2, [r5, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d8, d14, d0 │ │ │ │ vmul.f64 d0, d12, d0 │ │ │ │ - vnmls.f64 d9, d1, d2 │ │ │ │ - vldr d2, [r4, #-152] @ 0xffffff68 │ │ │ │ - vldr d1, [r4, #-48] @ 0xffffffd0 │ │ │ │ vmul.f64 d4, d6, d2 │ │ │ │ vmla.f64 d8, d12, d1 │ │ │ │ vnmls.f64 d0, d14, d1 │ │ │ │ - vldr d1, [r4, #-160] @ 0xffffff60 │ │ │ │ + vldr d1, [r5, #-160] @ 0xffffff60 │ │ │ │ + vldr d14, [sp, #8] │ │ │ │ vldr d12, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d4, d3, d1 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ + vldr d1, [sp, #88] @ 0x58 │ │ │ │ vmla.f64 d6, d3, d2 │ │ │ │ - vldr d1, [sp, #96] @ 0x60 │ │ │ │ - vldr d2, [sp, #104] @ 0x68 │ │ │ │ + vldr d2, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d3, d4, d10 │ │ │ │ vadd.f64 d10, d10, d4 │ │ │ │ - vstr d3, [ip] │ │ │ │ + vstr d3, [r6] │ │ │ │ vadd.f64 d3, d9, d6 │ │ │ │ vsub.f64 d9, d9, d6 │ │ │ │ - vstr d3, [r1] │ │ │ │ - vstr d10, [r0] │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ + ldr r6, [sp, #28] │ │ │ │ + vstr d3, [r4] │ │ │ │ + ldr r4, [sp, #36] @ 0x24 │ │ │ │ + vstr d10, [r6] │ │ │ │ vldr d10, [sp, #120] @ 0x78 │ │ │ │ - vstr d9, [r0] │ │ │ │ - vldr d4, [r4, #-56] @ 0xffffffc8 │ │ │ │ - vldr d3, [r4, #-64] @ 0xffffffc0 │ │ │ │ - ldr r0, [sp, #208] @ 0xd0 │ │ │ │ + vstr d9, [r4] │ │ │ │ + vldr d3, [r5, #-64] @ 0xffffffc0 │ │ │ │ + vldr d4, [r5, #-56] @ 0xffffffc8 │ │ │ │ + ldr r4, [sp, #16] │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d5, d4 │ │ │ │ - vldr d4, [sp, #80] @ 0x50 │ │ │ │ vnmls.f64 d6, d5, d3 │ │ │ │ + vmla.f64 d7, d5, d4 │ │ │ │ + vldr d4, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d3, d4, d1 │ │ │ │ - vldr d4, [sp, #88] @ 0x58 │ │ │ │ + vldr d4, [sp, #80] @ 0x50 │ │ │ │ vldr d1, [sp, #160] @ 0xa0 │ │ │ │ - vsub.f64 d4, d2, d4 │ │ │ │ - vldr d2, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d5, d6, d8 │ │ │ │ vadd.f64 d8, d8, d6 │ │ │ │ - vstr d5, [r1] │ │ │ │ + vsub.f64 d4, d2, d4 │ │ │ │ + vldr d2, [sp, #152] @ 0x98 │ │ │ │ + vstr d5, [r4] │ │ │ │ vadd.f64 d5, d0, d7 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ + ldr r4, [sp, #24] │ │ │ │ vadd.f64 d7, d10, d12 │ │ │ │ - vstr d5, [r1] │ │ │ │ + vstr d5, [r4] │ │ │ │ vstr d8, [sl] │ │ │ │ vadd.f64 d10, d3, d7 │ │ │ │ - vstr d0, [r0] │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ + ldr r4, [sp, #208] @ 0xd0 │ │ │ │ + vldr d8, [sp, #56] @ 0x38 │ │ │ │ + vldr d5, [sp, #64] @ 0x40 │ │ │ │ + vstr d0, [r4] │ │ │ │ vldr d0, [sp, #168] @ 0xa8 │ │ │ │ - vldr d8, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d7, d2, d0 │ │ │ │ vsub.f64 d0, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vldr d7, [sp, #56] @ 0x38 │ │ │ │ + vldr d7, [sp, #48] @ 0x30 │ │ │ │ vadd.f64 d6, d7, d8 │ │ │ │ vldr d7, [sp, #144] @ 0x90 │ │ │ │ - vldr d5, [sp, #72] @ 0x48 │ │ │ │ - vldr d14, [sp] │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - vldr d9, [r4, #-120] @ 0xffffff88 │ │ │ │ - vldr d8, [r4, #-128] @ 0xffffff80 │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vsub.f64 d7, d15, d5 │ │ │ │ vldr d5, [sp, #136] @ 0x88 │ │ │ │ + vldr d8, [r5, #-128] @ 0xffffff80 │ │ │ │ + vldr d9, [r5, #-120] @ 0xffffff88 │ │ │ │ vsub.f64 d1, d14, d5 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + ldr r6, [sp, #32] │ │ │ │ vadd.f64 d5, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vmul.f64 d1, d2, d9 │ │ │ │ vmul.f64 d2, d2, d8 │ │ │ │ vmla.f64 d2, d10, d9 │ │ │ │ - vldr d9, [r4, #-104] @ 0xffffff98 │ │ │ │ + vldr d9, [r5, #-104] @ 0xffffff98 │ │ │ │ vnmls.f64 d1, d10, d8 │ │ │ │ - vldr d10, [r4, #-112] @ 0xffffff90 │ │ │ │ + vldr d10, [r5, #-112] @ 0xffffff90 │ │ │ │ + add.w r5, r5, #176 @ 0xb0 │ │ │ │ vmul.f64 d8, d0, d9 │ │ │ │ - adds r4, #176 @ 0xb0 │ │ │ │ vmla.f64 d8, d5, d10 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vnmls.f64 d5, d0, d10 │ │ │ │ vsub.f64 d0, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ - vstr d0, [r1] │ │ │ │ + vstr d0, [r6] │ │ │ │ vadd.f64 d0, d2, d5 │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ - vstr d0, [r1] │ │ │ │ - ldr r1, [sp, #52] @ 0x34 │ │ │ │ - vstr d1, [r1] │ │ │ │ - vstr d5, [r2] │ │ │ │ - vldr d2, [r4, #-200] @ 0xffffff38 │ │ │ │ - vldr d1, [r4, #-208] @ 0xffffff30 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ + vstr d0, [r6] │ │ │ │ + ldr r6, [sp, #44] @ 0x2c │ │ │ │ + vstr d1, [r6] │ │ │ │ + vstr d5, [r0] │ │ │ │ + vldr d1, [r5, #-208] @ 0xffffff30 │ │ │ │ + vldr d2, [r5, #-200] @ 0xffffff38 │ │ │ │ vmul.f64 d5, d6, d2 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - vmla.f64 d6, d3, d2 │ │ │ │ - vldr d2, [r4, #-192] @ 0xffffff40 │ │ │ │ vnmls.f64 d5, d3, d1 │ │ │ │ - vldr d1, [r4, #-184] @ 0xffffff48 │ │ │ │ + vldr d1, [r5, #-184] @ 0xffffff48 │ │ │ │ + vmla.f64 d6, d3, d2 │ │ │ │ + vldr d2, [r5, #-192] @ 0xffffff40 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vmla.f64 d3, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d4, d2 │ │ │ │ vsub.f64 d4, d5, d3 │ │ │ │ vadd.f64 d5, d5, d3 │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d4, [r1] │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r5] │ │ │ │ + ldr r1, [sp, #4] │ │ │ │ + vstr d4, [r2] │ │ │ │ vstr d5, [r3] │ │ │ │ ldr r3, [sp, #336] @ 0x150 │ │ │ │ - vstr d7, [r2] │ │ │ │ - adds r3, #1 │ │ │ │ + vstr d7, [r1] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #336] @ 0x150 │ │ │ │ ldr r3, [sp, #212] @ 0xd4 │ │ │ │ - add r8, r3 │ │ │ │ - add r6, r3 │ │ │ │ - ldr r3, [sp, #216] @ 0xd8 │ │ │ │ + ldr r2, [sp, #336] @ 0x150 │ │ │ │ + add ip, r3 │ │ │ │ add r7, r3 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ add lr, r3 │ │ │ │ + add r8, r3 │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ eor.w r9, r9, r3 │ │ │ │ - ldrd r2, r3, [sp, #336] @ 0x150 │ │ │ │ + ldr r3, [sp, #340] @ 0x154 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 88908 │ │ │ │ + bne.w 8ebb0 │ │ │ │ add sp, #228 @ 0xe4 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -00088e90 : │ │ │ │ - ldr r2, [pc, #12] @ (88ea0 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (88ea4 ) │ │ │ │ +0008f15c : │ │ │ │ + ldr r2, [pc, #12] @ (8f16c ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (8f170 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldrsb r6, [r5, r2] │ │ │ │ + str r0, [r4, #60] @ 0x3c │ │ │ │ movs r1, r0 │ │ │ │ - @ instruction: 0xfa0dffff │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r1 │ │ │ │ - mov sl, r2 │ │ │ │ + ldr??.w pc, [r7, #4095] @ 0xfff │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r1 │ │ │ │ + mov lr, r3 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #316 @ 0x13c │ │ │ │ - mov fp, r3 │ │ │ │ - ldr.w r3, [pc, #1404] @ 89438 │ │ │ │ - ldrd r2, r1, [sp, #424] @ 0x1a8 │ │ │ │ - add r3, pc │ │ │ │ - ldr r4, [sp, #420] @ 0x1a4 │ │ │ │ + ldrd r4, r2, [sp, #420] @ 0x1a4 │ │ │ │ + ldr r1, [sp, #428] @ 0x1ac │ │ │ │ + ldr.w r3, [pc, #1408] @ 8f720 │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 896ee │ │ │ │ + add r3, pc │ │ │ │ + bge.w 8f9e4 │ │ │ │ ldr r2, [sp, #432] @ 0x1b0 │ │ │ │ - movs r1, #240 @ 0xf0 │ │ │ │ - mov ip, r8 │ │ │ │ - mov r7, r0 │ │ │ │ - mov lr, sl │ │ │ │ - mov r8, fp │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov r7, fp │ │ │ │ + mov ip, r5 │ │ │ │ + mov r9, r4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #300] @ 0x12c │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str r2, [sp, #304] @ 0x130 │ │ │ │ - ldr.w r2, [pc, #1372] @ 8943c │ │ │ │ - mov r9, r4 │ │ │ │ + ldr.w r2, [pc, #1380] @ 8f724 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - ldr r2, [sp, #424] @ 0x1a8 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + ldr r2, [sp, #416] @ 0x1a0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #308] @ 0x134 │ │ │ │ - ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ - mla r6, r1, r2, r3 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ - vldr d2, [r7] │ │ │ │ - movs r4, #24 │ │ │ │ - vldr d6, [ip] │ │ │ │ - mul.w fp, r3, r9 │ │ │ │ - add.w r3, lr, fp │ │ │ │ - add.w r2, r8, fp │ │ │ │ - str r2, [sp, #16] │ │ │ │ - str r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ + rsb r3, r3, r3, lsl #4 │ │ │ │ + add.w r8, r2, r3, lsl #4 │ │ │ │ + mov.w r2, r9, lsl #3 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + sub.w fp, r2, r9 │ │ │ │ + vldr d6, [r7] │ │ │ │ + mov.w fp, fp, lsl #3 │ │ │ │ + add.w r3, ip, fp │ │ │ │ + vldr d2, [r0] │ │ │ │ + add.w r1, lr, fp │ │ │ │ vldr d7, [r3] │ │ │ │ + strd r3, r1, [sp, #12] │ │ │ │ mov.w r3, r9, lsl #5 │ │ │ │ - adds r1, r7, r3 │ │ │ │ - str r1, [sp, #20] │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - str r0, [sp, #28] │ │ │ │ + add r0, r3 │ │ │ │ + add.w r6, r7, r3 │ │ │ │ + vldr d1, [r0] │ │ │ │ vadd.f64 d11, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mul.w r2, r4, r9 │ │ │ │ - movs r4, #40 @ 0x28 │ │ │ │ - vldr d1, [r1] │ │ │ │ - add.w r5, lr, r2 │ │ │ │ - add.w r1, r8, r2 │ │ │ │ + str r6, [sp, #28] │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r9, r9, lsl #1 │ │ │ │ + mov.w r4, r1, lsl #3 │ │ │ │ + vldr d4, [r6] │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + add.w r5, ip, r4 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - mul.w r2, r4, r9 │ │ │ │ vldr d7, [r5] │ │ │ │ - movs r4, #48 @ 0x30 │ │ │ │ - str r1, [sp, #32] │ │ │ │ - vldr d4, [r0] │ │ │ │ - add.w r0, lr, r2 │ │ │ │ + strd r0, r5, [sp, #20] │ │ │ │ + add.w r0, lr, r4 │ │ │ │ + str r0, [sp, #32] │ │ │ │ vadd.f64 d12, d1, d7 │ │ │ │ vsub.f64 d1, d1, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - mov.w r1, r9, lsl #4 │ │ │ │ - str r5, [sp, #24] │ │ │ │ - adds r5, r7, r1 │ │ │ │ - add r2, r8 │ │ │ │ - add.w sl, ip, r1 │ │ │ │ - vldr d15, [r0] │ │ │ │ - vadd.f64 d8, d4, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r9, lsl #4 │ │ │ │ + add.w r5, r6, r0 │ │ │ │ + add.w sl, r7, r0 │ │ │ │ vldr d5, [r5] │ │ │ │ + str r5, [sp, #8] │ │ │ │ + add.w r5, r9, r9, lsl #2 │ │ │ │ + vadd.f64 d8, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d13, [r2] │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ - mov.w r2, r9, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + add.w r6, ip, r5 │ │ │ │ + add r5, lr │ │ │ │ + vldr d15, [r6] │ │ │ │ + strd r6, r5, [sp, #36] @ 0x24 │ │ │ │ + add.w r6, ip, r2 │ │ │ │ + vldr d13, [r5] │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ vadd.f64 d3, d5, d15 │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d15, d5, d15 │ │ │ │ - add.w r0, lr, r2 │ │ │ │ vldr d5, [sl] │ │ │ │ - str r5, [sp, #36] @ 0x24 │ │ │ │ add r5, r3 │ │ │ │ - str r5, [sp, #52] @ 0x34 │ │ │ │ + vldr d14, [r5] │ │ │ │ vadd.f64 d7, d5, d13 │ │ │ │ vsub.f64 d13, d5, d13 │ │ │ │ - vldr d14, [r5] │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - vldr d5, [r0] │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ - vstr d7, [sp, #64] @ 0x40 │ │ │ │ + strd r6, r5, [sp, #44] @ 0x2c │ │ │ │ + vldr d5, [r6] │ │ │ │ + add.w r5, sl, r3 │ │ │ │ + add.w r6, lr, r2 │ │ │ │ + str r6, [sp, #52] @ 0x34 │ │ │ │ + vstr d7, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d0, d5, d14 │ │ │ │ vsub.f64 d14, d5, d14 │ │ │ │ - vldr d5, [r5] │ │ │ │ - add.w r5, sl, r3 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - mul.w r0, r4, r9 │ │ │ │ - str r5, [sp, #60] @ 0x3c │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ vldr d7, [r5] │ │ │ │ - add.w r4, lr, r0 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r0, r8 │ │ │ │ - add r2, ip │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ vadd.f64 d10, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d9, d1 │ │ │ │ vsub.f64 d1, d9, d1 │ │ │ │ + add.w r5, r6, r2 │ │ │ │ vadd.f64 d9, d2, d8 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ - vstr d5, [sp, #96] @ 0x60 │ │ │ │ - vstr d1, [sp, #104] @ 0x68 │ │ │ │ + add.w r6, ip, r1 │ │ │ │ + add r2, r7 │ │ │ │ + add r1, lr │ │ │ │ + vstr d5, [sp, #88] @ 0x58 │ │ │ │ + vstr d1, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d1, d11, d12 │ │ │ │ - vstr d2, [sp, #120] @ 0x78 │ │ │ │ + vsub.f64 d11, d11, d12 │ │ │ │ + vstr d9, [sp, #104] @ 0x68 │ │ │ │ + vstr d2, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d2, d3, d0 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - vsub.f64 d11, d11, d12 │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ - vstr d9, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d8, d1, d2 │ │ │ │ vsub.f64 d5, d1, d2 │ │ │ │ vsub.f64 d2, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d5, [sp, #232] @ 0xe8 │ │ │ │ - vsub.f64 d5, d14, d10 │ │ │ │ + vstr d8, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d1, d3, d2 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - vldr d2, [pc, #988] @ 89420 │ │ │ │ - vstr d8, [sp, #224] @ 0xe0 │ │ │ │ + vldr d2, [pc, #984] @ 8f708 │ │ │ │ + vstr d5, [sp, #232] @ 0xe8 │ │ │ │ + vsub.f64 d5, d14, d10 │ │ │ │ + vstr d1, [sp, #240] @ 0xf0 │ │ │ │ vstr d3, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d3, d13, d7 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ - vstr d1, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d4, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d12, d11, d7 │ │ │ │ - vstr d6, [sp, #256] @ 0x100 │ │ │ │ - vldr d6, [sp, #64] @ 0x40 │ │ │ │ - vstr d4, [sp, #128] @ 0x80 │ │ │ │ + vstr d4, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d4, d14, d10 │ │ │ │ + vstr d6, [sp, #256] @ 0x100 │ │ │ │ + vldr d6, [sp, #56] @ 0x38 │ │ │ │ vstr d12, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d6, d15, d6 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vmul.f64 d0, d3, d2 │ │ │ │ - vstr d6, [sp, #144] @ 0x90 │ │ │ │ + vstr d0, [sp, #128] @ 0x80 │ │ │ │ + vstr d6, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d6, d11, d7 │ │ │ │ - vldr d7, [sp, #64] @ 0x40 │ │ │ │ - str r4, [sp, #64] @ 0x40 │ │ │ │ - vstr d0, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d15, d15, d7 │ │ │ │ + vldr d7, [sp, #56] @ 0x38 │ │ │ │ + str r6, [sp, #56] @ 0x38 │ │ │ │ vstr d6, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d15, d15, d7 │ │ │ │ vldr d6, [r5] │ │ │ │ vadd.f64 d7, d15, d5 │ │ │ │ vsub.f64 d15, d15, d5 │ │ │ │ vmul.f64 d15, d15, d2 │ │ │ │ vmul.f64 d11, d7, d2 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vstr d15, [sp, #160] @ 0xa0 │ │ │ │ - vldr d15, [r4] │ │ │ │ - adds r4, r5, r3 │ │ │ │ - vstr d11, [sp, #152] @ 0x98 │ │ │ │ - str r4, [sp, #76] @ 0x4c │ │ │ │ + vldr d7, [r1] │ │ │ │ + vstr d11, [sp, #144] @ 0x90 │ │ │ │ + vstr d15, [sp, #152] @ 0x98 │ │ │ │ + vldr d15, [r6] │ │ │ │ + add.w r6, r5, r3 │ │ │ │ + str r6, [sp, #68] @ 0x44 │ │ │ │ vadd.f64 d11, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ vldr d6, [r2] │ │ │ │ vadd.f64 d10, d6, d7 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ - vldr d6, [r4] │ │ │ │ - add.w r4, lr, r1 │ │ │ │ - add r1, r8 │ │ │ │ - str r4, [sp, #80] @ 0x50 │ │ │ │ - vldr d7, [r4] │ │ │ │ - adds r4, r2, r3 │ │ │ │ - str r4, [sp, #84] @ 0x54 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, ip, r0 │ │ │ │ + add r0, lr │ │ │ │ + vldr d7, [r6] │ │ │ │ + str r6, [sp, #72] @ 0x48 │ │ │ │ + add.w r6, r2, r3 │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #76] @ 0x4c │ │ │ │ vstr d2, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ - vldr d5, [r4] │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - add.w r4, r7, fp │ │ │ │ - add fp, ip │ │ │ │ - vsub.f64 d14, d5, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vstr d11, [sp, #160] @ 0xa0 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ + vstr d10, [sp, #168] @ 0xa8 │ │ │ │ + vldr d13, [lr] │ │ │ │ vadd.f64 d8, d5, d7 │ │ │ │ - vldr d7, [lr] │ │ │ │ + vsub.f64 d14, d5, d7 │ │ │ │ + vldr d7, [ip] │ │ │ │ + add r6, fp │ │ │ │ + add fp, r7 │ │ │ │ vadd.f64 d9, d11, d12 │ │ │ │ - vstr d14, [sp, #216] @ 0xd8 │ │ │ │ - str r4, [sp, #88] @ 0x58 │ │ │ │ - vldr d5, [r4] │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - vldr d13, [r8] │ │ │ │ - adds r0, r7, r4 │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #80] @ 0x50 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ + vstr d12, [sp, #176] @ 0xb0 │ │ │ │ vldr d4, [fp] │ │ │ │ - add.w r4, lr, r3 │ │ │ │ - str r4, [sp, #296] @ 0x128 │ │ │ │ + vstr d14, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d14, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + add r6, r4 │ │ │ │ + add r4, r7 │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #84] @ 0x54 │ │ │ │ + add.w r6, ip, r3 │ │ │ │ vadd.f64 d0, d13, d4 │ │ │ │ vsub.f64 d13, d4, d13 │ │ │ │ - vldr d4, [r4] │ │ │ │ - add r3, r8 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - vldr d5, [r0] │ │ │ │ - add r4, ip │ │ │ │ + add r3, lr │ │ │ │ + vldr d4, [r6] │ │ │ │ + str r6, [sp, #296] @ 0x128 │ │ │ │ vldr d3, [r3] │ │ │ │ - vstr d11, [sp] │ │ │ │ vadd.f64 d2, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vldr d4, [r4] │ │ │ │ - vstr d10, [sp, #168] @ 0xa8 │ │ │ │ - vstr d12, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d1, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vadd.f64 d3, d14, d2 │ │ │ │ vsub.f64 d14, d14, d2 │ │ │ │ - str r0, [sp, #92] @ 0x5c │ │ │ │ vadd.f64 d11, d9, d3 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ vsub.f64 d3, d10, d6 │ │ │ │ - vldr d10, [pc, #656] @ 89428 │ │ │ │ + vldr d10, [pc, #644] @ 8f710 │ │ │ │ + vstr d11, [sp, #184] @ 0xb8 │ │ │ │ vstr d9, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d9, d15, d8 │ │ │ │ - vstr d11, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d15, d15, d8 │ │ │ │ vldr d2, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d10, d9, d10 │ │ │ │ vmov.f64 d11, d10 │ │ │ │ - vldr d10, [pc, #632] @ 89430 │ │ │ │ + vldr d10, [pc, #620] @ 8f718 │ │ │ │ vmla.f64 d11, d3, d10 │ │ │ │ vmov.f64 d12, d10 │ │ │ │ - vldr d10, [pc, #612] @ 89428 │ │ │ │ + vldr d10, [pc, #600] @ 8f710 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ vstr d11, [sp, #288] @ 0x120 │ │ │ │ vmov.f64 d11, d3 │ │ │ │ vadd.f64 d3, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ vnmls.f64 d11, d9, d12 │ │ │ │ vadd.f64 d9, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vmul.f64 d10, d9, d10 │ │ │ │ vmov.f64 d12, d10 │ │ │ │ - vldr d10, [pc, #576] @ 89430 │ │ │ │ + vldr d10, [pc, #564] @ 8f718 │ │ │ │ vmla.f64 d12, d3, d10 │ │ │ │ - vldr d10, [pc, #560] @ 89428 │ │ │ │ + vldr d10, [pc, #548] @ 8f710 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ vstr d12, [sp, #192] @ 0xc0 │ │ │ │ vmov.f64 d12, d3 │ │ │ │ - vldr d3, [pc, #552] @ 89430 │ │ │ │ + vldr d3, [pc, #540] @ 8f718 │ │ │ │ vnmls.f64 d12, d9, d3 │ │ │ │ vldr d9, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d8, d15, d3 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ - vmla.f64 d8, d6, d10 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ vstr d12, [sp, #200] @ 0xc8 │ │ │ │ vldr d12, [sp, #176] @ 0xb0 │ │ │ │ + vmla.f64 d8, d6, d10 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ vnmls.f64 d6, d15, d10 │ │ │ │ - vldr d15, [sp] │ │ │ │ + vldr d15, [sp, #160] @ 0xa0 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ vmul.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vmla.f64 d7, d5, d3 │ │ │ │ - vldr d3, [sp, #216] @ 0xd8 │ │ │ │ vnmls.f64 d6, d5, d10 │ │ │ │ + vmla.f64 d7, d5, d3 │ │ │ │ vldr d5, [sp, #208] @ 0xd0 │ │ │ │ + vldr d3, [sp, #216] @ 0xd8 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vsub.f64 d7, d15, d12 │ │ │ │ vsub.f64 d15, d5, d3 │ │ │ │ vsub.f64 d12, d13, d4 │ │ │ │ vadd.f64 d13, d13, d4 │ │ │ │ - vldr d4, [sp, #128] @ 0x80 │ │ │ │ - vstr d6, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d1, d7, d15 │ │ │ │ vadd.f64 d15, d7, d15 │ │ │ │ vadd.f64 d7, d14, d12 │ │ │ │ vsub.f64 d12, d12, d14 │ │ │ │ vldr d14, [sp, #224] @ 0xe0 │ │ │ │ vstr d1, [sp, #208] @ 0xd0 │ │ │ │ vstr d7, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d7, d5, d3 │ │ │ │ - vldr d3, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d2, d14, d2 │ │ │ │ + vldr d4, [sp, #120] @ 0x78 │ │ │ │ + vstr d9, [sp, #160] @ 0xa0 │ │ │ │ + vstr d6, [sp, #168] @ 0xa8 │ │ │ │ + vldr d3, [sp, #128] @ 0x80 │ │ │ │ + vstr d0, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d5, d7, d13 │ │ │ │ vsub.f64 d13, d13, d7 │ │ │ │ - vldr d7, [sp, #96] @ 0x60 │ │ │ │ - vstr d9, [sp] │ │ │ │ - vldr d10, [sp, #120] @ 0x78 │ │ │ │ + vldr d10, [sp, #112] @ 0x70 │ │ │ │ + vldr d7, [sp, #88] @ 0x58 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ vadd.f64 d4, d8, d6 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ vadd.f64 d3, d9, d0 │ │ │ │ - vstr d0, [sp, #176] @ 0xb0 │ │ │ │ - vldr d9, [r6, #-128] @ 0xffffff80 │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ + vldr d9, [r8, #-128] @ 0xffffff80 │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #152] @ 0x98 │ │ │ │ + vldr d4, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d4, d10, d4 │ │ │ │ vadd.f64 d0, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vldr d3, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d3, d14, d3 │ │ │ │ - vldr d14, [sp, #128] @ 0x80 │ │ │ │ + vldr d14, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d5, d14, d5 │ │ │ │ - vldr d14, [r6, #-120] @ 0xffffff88 │ │ │ │ + vldr d14, [r8, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d10, d5, d14 │ │ │ │ vnmls.f64 d10, d3, d9 │ │ │ │ vmul.f64 d9, d5, d9 │ │ │ │ vmla.f64 d9, d3, d14 │ │ │ │ - vldr d14, [r6, #-232] @ 0xffffff18 │ │ │ │ - vldr d3, [r6, #-240] @ 0xffffff10 │ │ │ │ + vldr d3, [r8, #-240] @ 0xffffff10 │ │ │ │ + vldr d14, [r8, #-232] @ 0xffffff18 │ │ │ │ vmul.f64 d5, d0, d14 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - vldr d14, [sp, #136] @ 0x88 │ │ │ │ + vldr d14, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d6, d0, d3 │ │ │ │ vldr d0, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d3, d2, d5 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ - vstr d3, [r7] │ │ │ │ + vstr d3, [r6] │ │ │ │ vadd.f64 d3, d1, d6 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ - vstr d3, [ip] │ │ │ │ - vstr d2, [lr] │ │ │ │ - vstr d6, [r8] │ │ │ │ - vldr d3, [r6, #-104] @ 0xffffff98 │ │ │ │ - vldr d5, [r6, #-112] @ 0xffffff90 │ │ │ │ + ldr r6, [sp, #20] │ │ │ │ + vstr d3, [r7] │ │ │ │ + vstr d2, [ip] │ │ │ │ + vstr d6, [lr] │ │ │ │ + vldr d5, [r8, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r8, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #168] @ 0xa8 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ - vsub.f64 d4, d3, d8 │ │ │ │ - vldr d8, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d5, d10, d6 │ │ │ │ vadd.f64 d10, d10, d6 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r6] │ │ │ │ vadd.f64 d5, d9, d7 │ │ │ │ - ldr r0, [sp, #28] │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ - vldr d9, [sp] │ │ │ │ - vstr d5, [r0] │ │ │ │ + ldr r6, [sp, #28] │ │ │ │ + vldr d9, [sp, #160] @ 0xa0 │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r6, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d5, d9, d0 │ │ │ │ - ldr r0, [sp, #296] @ 0x128 │ │ │ │ - vldr d9, [sp, #256] @ 0x100 │ │ │ │ - vstr d10, [r0] │ │ │ │ + vstr d10, [r6] │ │ │ │ vstr d7, [r3] │ │ │ │ - vldr d7, [sp, #96] @ 0x60 │ │ │ │ - vldr d10, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [sp, #88] @ 0x58 │ │ │ │ + vldr d3, [sp, #168] @ 0xa8 │ │ │ │ + vldr d1, [r8, #-184] @ 0xffffff48 │ │ │ │ + vldr d10, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d7, d7, d14 │ │ │ │ - vldr d14, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d4, d3, d8 │ │ │ │ + vldr d9, [sp, #256] @ 0x100 │ │ │ │ + vldr d8, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + vldr d14, [sp, #280] @ 0x118 │ │ │ │ vsub.f64 d5, d10, d8 │ │ │ │ vldr d10, [sp, #232] @ 0xe8 │ │ │ │ - vldr d8, [r6, #-192] @ 0xffffff40 │ │ │ │ - vldr d1, [r6, #-184] @ 0xffffff48 │ │ │ │ - vadd.f64 d0, d10, d13 │ │ │ │ - vsub.f64 d13, d10, d13 │ │ │ │ + vldr d8, [r8, #-192] @ 0xffffff40 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d9, d14 │ │ │ │ - vldr d10, [r6, #-64] @ 0xffffffc0 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + vadd.f64 d0, d10, d13 │ │ │ │ + vsub.f64 d13, d10, d13 │ │ │ │ + vldr d10, [r8, #-64] @ 0xffffffc0 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ vsub.f64 d1, d9, d14 │ │ │ │ - vldr d9, [r6, #-56] @ 0xffffffc8 │ │ │ │ - vldr d14, [sp, #288] @ 0x120 │ │ │ │ + vldr d9, [r8, #-56] @ 0xffffffc8 │ │ │ │ vnmls.f64 d3, d0, d8 │ │ │ │ vmul.f64 d0, d1, d9 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ - vmla.f64 d1, d13, d9 │ │ │ │ - vldr d9, [r6, #-176] @ 0xffffff50 │ │ │ │ vnmls.f64 d0, d13, d10 │ │ │ │ - vldr d10, [r6, #-168] @ 0xffffff58 │ │ │ │ - vldr d13, [pc, #24] @ 89420 │ │ │ │ + vldr d10, [r8, #-168] @ 0xffffff58 │ │ │ │ + vmla.f64 d1, d13, d9 │ │ │ │ + vldr d9, [r8, #-176] @ 0xffffff50 │ │ │ │ + vldr d13, [pc, #16] @ 8f708 │ │ │ │ vmul.f64 d8, d2, d10 │ │ │ │ vmla.f64 d8, d6, d9 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ - vldr d10, [sp, #240] @ 0xf0 │ │ │ │ - b.n 89440 │ │ │ │ - nop.w │ │ │ │ + b.n 8f728 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 896a0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 8f988 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 896ec ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 8f9d4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - ldrb r4, [r0, r4] │ │ │ │ + ldr r0, [r4, #32] │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + vldr d10, [sp, #240] @ 0xf0 │ │ │ │ vnmls.f64 d6, d2, d9 │ │ │ │ vsub.f64 d2, d3, d8 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vldr d8, [sp, #208] @ 0xd0 │ │ │ │ vstr d2, [r3] │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ vstr d2, [sl] │ │ │ │ vstr d3, [r3] │ │ │ │ - vstr d6, [r1] │ │ │ │ - vldr d3, [r6, #-40] @ 0xffffffd8 │ │ │ │ - vldr d4, [r6, #-48] @ 0xffffffd0 │ │ │ │ - ldr r1, [sp, #52] @ 0x34 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vldr d4, [r8, #-48] @ 0xffffffd0 │ │ │ │ + vldr d3, [r8, #-40] @ 0xffffffd8 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d5, d4 │ │ │ │ vsub.f64 d5, d0, d6 │ │ │ │ vadd.f64 d0, d0, d6 │ │ │ │ vadd.f64 d6, d15, d12 │ │ │ │ vsub.f64 d12, d12, d15 │ │ │ │ - vstr d5, [r1] │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d1, d7 │ │ │ │ - ldr r1, [sp, #60] @ 0x3c │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sp, #160] @ 0xa0 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ vmul.f64 d12, d12, d13 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vldr d5, [sp, #216] @ 0xd8 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d3, d10, d6 │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d6, d10, d6 │ │ │ │ + vldr d5, [sp, #216] @ 0xd8 │ │ │ │ + vstr d0, [r3] │ │ │ │ + vstr d7, [r1] │ │ │ │ + vldr d7, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d4, d8, d5 │ │ │ │ - vldr d5, [sp, #192] @ 0xc0 │ │ │ │ - vstr d0, [r1] │ │ │ │ - vstr d7, [r3] │ │ │ │ - vsub.f64 d2, d14, d5 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vldr d7, [sp, #264] @ 0x108 │ │ │ │ - vldr d0, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d8, d7, d4 │ │ │ │ vsub.f64 d4, d7, d4 │ │ │ │ - vldr d7, [sp, #104] @ 0x68 │ │ │ │ + vldr d7, [sp, #96] @ 0x60 │ │ │ │ + vldr d1, [sp, #152] @ 0x98 │ │ │ │ + ldr r6, [sp, #36] @ 0x24 │ │ │ │ + vldr d5, [sp, #192] @ 0xc0 │ │ │ │ + vldr d14, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ + vldr d0, [sp, #104] @ 0x68 │ │ │ │ + vldr d10, [sp, #136] @ 0x88 │ │ │ │ + vsub.f64 d2, d14, d5 │ │ │ │ + vsub.f64 d1, d0, d10 │ │ │ │ + vldr d10, [r8, #-224] @ 0xffffff20 │ │ │ │ vadd.f64 d5, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vldr d2, [sp, #200] @ 0xc8 │ │ │ │ - vldr d10, [sp, #144] @ 0x90 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ + vldr d0, [r8, #-216] @ 0xffffff28 │ │ │ │ vadd.f64 d2, d11, d2 │ │ │ │ - ldr r0, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d1, d0, d10 │ │ │ │ - vldr d0, [r6, #-216] @ 0xffffff28 │ │ │ │ - vldr d10, [r6, #-224] @ 0xffffff20 │ │ │ │ - vldr d15, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d9, d2, d1 │ │ │ │ vsub.f64 d1, d1, d2 │ │ │ │ vmul.f64 d2, d3, d0 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ - vmla.f64 d3, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d10 │ │ │ │ - vldr d10, [r6, #-200] @ 0xffffff38 │ │ │ │ - vldr d8, [r6, #-208] @ 0xffffff30 │ │ │ │ + vldr d10, [r8, #-200] @ 0xffffff38 │ │ │ │ + vmla.f64 d3, d8, d0 │ │ │ │ + vldr d8, [r8, #-208] @ 0xffffff30 │ │ │ │ vmul.f64 d0, d9, d10 │ │ │ │ vmla.f64 d0, d5, d8 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ - vldr d10, [sp, #144] @ 0x90 │ │ │ │ vnmls.f64 d5, d9, d8 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [r5] │ │ │ │ vadd.f64 d8, d3, d5 │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vstr d8, [r2] │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d5, [r5] │ │ │ │ - vldr d3, [r6, #-88] @ 0xffffffa8 │ │ │ │ - vldr d2, [r6, #-96] @ 0xffffffa0 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ - vmul.f64 d5, d6, d3 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ vldr d8, [sp, #208] @ 0xd0 │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d2, [r8, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ + vmul.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d4, d3 │ │ │ │ - vldr d3, [r6, #-80] @ 0xffffffb0 │ │ │ │ vnmls.f64 d5, d4, d2 │ │ │ │ - vldr d2, [r6, #-72] @ 0xffffffb8 │ │ │ │ + vldr d2, [r8, #-72] @ 0xffffffb8 │ │ │ │ + vmla.f64 d6, d4, d3 │ │ │ │ + vldr d3, [r8, #-80] @ 0xffffffb0 │ │ │ │ vmul.f64 d4, d1, d2 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #200] @ 0xc8 │ │ │ │ vnmls.f64 d7, d1, d3 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #104] @ 0x68 │ │ │ │ - vstr d3, [r3] │ │ │ │ + vstr d3, [r2] │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ vldr d6, [sp, #272] @ 0x110 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vstr d5, [r0] │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + vstr d5, [r6] │ │ │ │ vldr d3, [sp, #248] @ 0xf8 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d7, [r2] │ │ │ │ vadd.f64 d7, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ vldr d6, [sp, #216] @ 0xd8 │ │ │ │ - vldr d1, [sp, #192] @ 0xc0 │ │ │ │ - vldr d9, [r6, #-160] @ 0xffffff60 │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ + vldr d9, [r8, #-160] @ 0xffffff60 │ │ │ │ vsub.f64 d5, d8, d6 │ │ │ │ - vldr d8, [r6, #-152] @ 0xffffff68 │ │ │ │ - vadd.f64 d1, d14, d1 │ │ │ │ - ldr r0, [sp, #92] @ 0x5c │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ + vldr d15, [sp, #152] @ 0x98 │ │ │ │ + vldr d2, [sp, #200] @ 0xc8 │ │ │ │ + vldr d0, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + vldr d10, [sp, #136] @ 0x88 │ │ │ │ + vldr d1, [sp, #192] @ 0xc0 │ │ │ │ + vldr d8, [r8, #-152] @ 0xffffff68 │ │ │ │ vadd.f64 d6, d3, d5 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ + ldrd r3, r1, [sp, #12] │ │ │ │ vsub.f64 d3, d4, d15 │ │ │ │ vsub.f64 d4, d11, d2 │ │ │ │ + vadd.f64 d1, d14, d1 │ │ │ │ + ldrd r6, r2, [sp, #80] @ 0x50 │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ vadd.f64 d3, d0, d10 │ │ │ │ vsub.f64 d0, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vmul.f64 d1, d6, d8 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ - vmla.f64 d6, d7, d8 │ │ │ │ vnmls.f64 d1, d7, d9 │ │ │ │ - vldr d7, [r6, #-136] @ 0xffffff78 │ │ │ │ - vldr d9, [r6, #-144] @ 0xffffff70 │ │ │ │ + vmla.f64 d6, d7, d8 │ │ │ │ + vldr d9, [r8, #-144] @ 0xffffff70 │ │ │ │ + vldr d7, [r8, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d8, d0, d7 │ │ │ │ vmul.f64 d7, d2, d7 │ │ │ │ vmla.f64 d8, d2, d9 │ │ │ │ vnmls.f64 d7, d0, d9 │ │ │ │ vsub.f64 d2, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ - vstr d2, [r0] │ │ │ │ + vstr d2, [r2] │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ vstr d2, [r4] │ │ │ │ vstr d1, [r5] │ │ │ │ - vstr d7, [r1] │ │ │ │ - vldr d2, [r6, #-32] @ 0xffffffe0 │ │ │ │ - vldr d7, [r6, #-24] @ 0xffffffe8 │ │ │ │ - vldr d1, [r6, #-16] │ │ │ │ - adds r6, #240 @ 0xf0 │ │ │ │ - ldr r4, [sp, #88] @ 0x58 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vldr d2, [r8, #-32] @ 0xffffffe0 │ │ │ │ + vldr d7, [r8, #-24] @ 0xffffffe8 │ │ │ │ + vldr d1, [r8, #-16] │ │ │ │ + add.w r8, r8, #240 @ 0xf0 │ │ │ │ vmul.f64 d6, d5, d7 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d12, d7 │ │ │ │ - vldr d7, [r6, #-248] @ 0xffffff08 │ │ │ │ + vldr d7, [r8, #-248] @ 0xffffff08 │ │ │ │ vnmls.f64 d6, d12, d2 │ │ │ │ vmul.f64 d2, d3, d7 │ │ │ │ - vmla.f64 d2, d4, d1 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ + vmla.f64 d2, d4, d1 │ │ │ │ vnmls.f64 d7, d3, d1 │ │ │ │ vsub.f64 d4, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d4, [r6] │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstr d4, [fp] │ │ │ │ vstr d6, [r3] │ │ │ │ ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d7, [r2] │ │ │ │ - adds r3, #1 │ │ │ │ + vstr d7, [r1] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #424] @ 0x1a8 │ │ │ │ ldr r3, [sp, #300] @ 0x12c │ │ │ │ + add r2, r3 │ │ │ │ add r7, r3 │ │ │ │ - add ip, r3 │ │ │ │ + str r2, [sp, #4] │ │ │ │ ldr r3, [sp, #304] @ 0x130 │ │ │ │ + ldr r2, [sp, #424] @ 0x1a8 │ │ │ │ + add ip, r3 │ │ │ │ add lr, r3 │ │ │ │ - add r8, r3 │ │ │ │ ldr r3, [sp, #308] @ 0x134 │ │ │ │ eor.w r9, r9, r3 │ │ │ │ - ldrd r2, r3, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r3, [sp, #428] @ 0x1ac │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 88ef2 │ │ │ │ + bne.w 8f1d6 │ │ │ │ add sp, #316 @ 0x13c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -000896f8 : │ │ │ │ - ldr r2, [pc, #12] @ (89708 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (8970c ) │ │ │ │ +0008fa00 : │ │ │ │ + ldr r2, [pc, #12] @ (8fa10 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (8fa14 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - ldr r6, [pc, #472] @ (898e4 ) │ │ │ │ + ldrh r4, [r5, r5] │ │ │ │ movs r1, r0 │ │ │ │ - bl 2f70e │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r9, r3 │ │ │ │ - mov r8, r1 │ │ │ │ + bl ffffba16 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r2 │ │ │ │ + mov r8, r0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r1 │ │ │ │ + mov r1, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #772 @ 0x304 │ │ │ │ - mov r7, r0 │ │ │ │ - mov.w r0, #496 @ 0x1f0 │ │ │ │ - mov sl, r2 │ │ │ │ - ldr.w r2, [pc, #1348] @ 89c70 │ │ │ │ - ldr r3, [sp, #880] @ 0x370 │ │ │ │ - add r2, pc │ │ │ │ - ldr r5, [sp, #876] @ 0x36c │ │ │ │ - subs r1, r3, #1 │ │ │ │ - ldr r3, [sp, #872] @ 0x368 │ │ │ │ - mla fp, r0, r1, r3 │ │ │ │ - ldrd r3, r1, [sp, #880] @ 0x370 │ │ │ │ - cmp r3, r1 │ │ │ │ - bge.w 8aa7a │ │ │ │ - ldr r3, [sp, #888] @ 0x378 │ │ │ │ - mov ip, r9 │ │ │ │ - mov lr, r5 │ │ │ │ - mov r9, sl │ │ │ │ - mov sl, r7 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [sp, #756] @ 0x2f4 │ │ │ │ - negs r3, r3 │ │ │ │ - str r3, [sp, #760] @ 0x2f8 │ │ │ │ - ldr.w r3, [pc, #1308] @ 89c74 │ │ │ │ - ldr r3, [r2, r3] │ │ │ │ + sub.w sp, sp, #788 @ 0x314 │ │ │ │ + ldrd r2, ip, [sp, #888] @ 0x378 │ │ │ │ + ldr r3, [sp, #896] @ 0x380 │ │ │ │ + ldr.w r0, [pc, #1364] @ 8ff98 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + rsb r3, r3, r3, lsl #5 │ │ │ │ + add r0, pc │ │ │ │ + add.w fp, r2, r3, lsl #4 │ │ │ │ + ldrd r3, r2, [sp, #896] @ 0x380 │ │ │ │ + cmp r3, r2 │ │ │ │ + bge.w 90ddc │ │ │ │ + ldr r3, [sp, #904] @ 0x388 │ │ │ │ + mov r9, r8 │ │ │ │ + mov r5, r7 │ │ │ │ + mov r8, sl │ │ │ │ + mov sl, r1 │ │ │ │ + mov r1, ip │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r3, [sp, #772] @ 0x304 │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str r3, [sp, #776] @ 0x308 │ │ │ │ + ldr.w r3, [pc, #1316] @ 8ff9c │ │ │ │ + ldr r3, [r0, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #764] @ 0x2fc │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ - vldr d5, [sl] │ │ │ │ - movs r4, #56 @ 0x38 │ │ │ │ + str r3, [sp, #780] @ 0x30c │ │ │ │ + mov.w r2, r1, lsl #4 │ │ │ │ + vldr d5, [r9] │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + sub.w r7, r2, r1 │ │ │ │ vldr d6, [r8] │ │ │ │ - mov.w r0, lr, lsl #5 │ │ │ │ - mul.w r5, r3, lr │ │ │ │ - mul.w r4, r4, lr │ │ │ │ - add.w r3, r9, r5 │ │ │ │ - add.w r2, ip, r5 │ │ │ │ - str r3, [sp, #32] │ │ │ │ - add.w r6, r9, r4 │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ + mov.w r0, r7, lsl #3 │ │ │ │ + mov.w r7, #88 @ 0x58 │ │ │ │ + add.w r3, r5, r0 │ │ │ │ + strd r6, r0, [sp, #4] │ │ │ │ + add r0, sl │ │ │ │ + sub.w r6, r6, r1 │ │ │ │ vldr d7, [r3] │ │ │ │ - mov.w r3, lr, lsl #6 │ │ │ │ - add.w r1, sl, r3 │ │ │ │ - str r1, [sp, #48] @ 0x30 │ │ │ │ - add.w r7, r8, r3 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + mov.w ip, r6, lsl #3 │ │ │ │ + str r3, [sp, #24] │ │ │ │ + mov.w r3, r1, lsl #6 │ │ │ │ + str r0, [sp, #32] │ │ │ │ + add.w r4, r9, r3 │ │ │ │ + vldr d0, [r4] │ │ │ │ vadd.f64 d13, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, ip, r4 │ │ │ │ - vldr d0, [r1] │ │ │ │ - str r2, [sp, #68] @ 0x44 │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r5, ip │ │ │ │ + add.w r4, r8, r3 │ │ │ │ + str r6, [sp, #184] @ 0xb8 │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - str r7, [sp, #56] @ 0x38 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vstr d7, [sp, #16] │ │ │ │ - vldr d7, [r6] │ │ │ │ - vadd.f64 d14, d0, d7 │ │ │ │ - vsub.f64 d0, d0, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #24 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ - vadd.f64 d11, d6, d7 │ │ │ │ - vsub.f64 d4, d6, d7 │ │ │ │ - add.w r1, r9, r2 │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ - add.w r7, ip, r2 │ │ │ │ - str r7, [sp, #84] @ 0x54 │ │ │ │ - vldr d8, [r1] │ │ │ │ - movs r1, #96 @ 0x60 │ │ │ │ - vldr d15, [r7] │ │ │ │ - add.w r7, sl, r0 │ │ │ │ - str r7, [sp, #92] @ 0x5c │ │ │ │ - mul.w r1, r1, lr │ │ │ │ - vstr d4, [sp, #24] │ │ │ │ - add.w r6, sl, r1 │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r1, r1, lsl #1 │ │ │ │ + mov.w lr, r4, lsl #5 │ │ │ │ + vstr d7, [sp, #104] @ 0x68 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, sl, ip │ │ │ │ + str r4, [sp, #188] @ 0xbc │ │ │ │ + str r0, [sp, #60] @ 0x3c │ │ │ │ + vadd.f64 d14, d0, d7 │ │ │ │ + vsub.f64 d0, d0, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r4, lsl #3 │ │ │ │ + add.w r4, r8, lr │ │ │ │ + add.w r6, r5, r0 │ │ │ │ + vldr d3, [r4] │ │ │ │ + vldr d8, [r6] │ │ │ │ str r6, [sp, #72] @ 0x48 │ │ │ │ + add.w r6, r9, lr │ │ │ │ + vadd.f64 d11, d6, d7 │ │ │ │ + vsub.f64 d4, d6, d7 │ │ │ │ vldr d12, [r6] │ │ │ │ - add.w r6, r8, r1 │ │ │ │ - str r6, [sp, #88] @ 0x58 │ │ │ │ - vldr d3, [r6] │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + add.w r6, sl, r0 │ │ │ │ + vldr d15, [r6] │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ + mov.w r4, r1, lsl #5 │ │ │ │ + str r6, [sp, #76] @ 0x4c │ │ │ │ vsub.f64 d7, d8, d12 │ │ │ │ - movs r6, #88 @ 0x58 │ │ │ │ + add.w r6, r9, r4 │ │ │ │ vadd.f64 d12, d8, d12 │ │ │ │ + str r6, [sp, #84] @ 0x54 │ │ │ │ vadd.f64 d6, d15, d3 │ │ │ │ + vstr d4, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d15, d3, d15 │ │ │ │ - mul.w r6, r6, lr │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d6, d7, d6 │ │ │ │ - vstr d6, [sp] │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r9, r6 │ │ │ │ - add r6, ip │ │ │ │ - str r7, [sp, #96] @ 0x60 │ │ │ │ - str r6, [sp, #104] @ 0x68 │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ + vldr d6, [r6] │ │ │ │ + mul.w r6, r7, r1 │ │ │ │ + add.w r7, r5, r6 │ │ │ │ + str r7, [sp, #88] @ 0x58 │ │ │ │ vldr d10, [r7] │ │ │ │ - add.w r7, r8, r0 │ │ │ │ - str r7, [sp, #100] @ 0x64 │ │ │ │ + add.w r7, r8, r4 │ │ │ │ vldr d3, [r7] │ │ │ │ + str r7, [sp, #92] @ 0x5c │ │ │ │ + add.w r7, sl, r6 │ │ │ │ + add.w r6, r9, ip │ │ │ │ + vldr d4, [r7] │ │ │ │ vadd.f64 d7, d6, d10 │ │ │ │ - vldr d4, [r6] │ │ │ │ vsub.f64 d2, d6, d10 │ │ │ │ vadd.f64 d10, d13, d14 │ │ │ │ vsub.f64 d13, d13, d14 │ │ │ │ - add.w r6, sl, r5 │ │ │ │ - add.w r7, r9, r3 │ │ │ │ vadd.f64 d8, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ - add r5, r8 │ │ │ │ - str r6, [sp, #108] @ 0x6c │ │ │ │ - str r7, [sp, #116] @ 0x74 │ │ │ │ + vstr d7, [sp, #96] @ 0x60 │ │ │ │ + str r7, [sp, #120] @ 0x78 │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ vadd.f64 d4, d2, d8 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ vadd.f64 d8, d12, d7 │ │ │ │ - vldr d7, [pc, #964] @ 89c58 │ │ │ │ + vldr d7, [pc, #956] @ 8ff80 │ │ │ │ + add r7, r9 │ │ │ │ vadd.f64 d6, d10, d8 │ │ │ │ vsub.f64 d8, d10, d8 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d6, [sp] │ │ │ │ - vstr d8, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ + vstr d8, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d8, d2, d6 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ vadd.f64 d6, d10, d8 │ │ │ │ vsub.f64 d10, d10, d8 │ │ │ │ vadd.f64 d8, d9, d4 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ - vstr d10, [sp, #464] @ 0x1d0 │ │ │ │ - vadd.f64 d10, d5, d11 │ │ │ │ - vmul.f64 d8, d8, d7 │ │ │ │ - vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d6, [sp, #472] @ 0x1d8 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ + vmul.f64 d8, d8, d7 │ │ │ │ + vstr d10, [sp, #480] @ 0x1e0 │ │ │ │ + vadd.f64 d10, d5, d11 │ │ │ │ vsub.f64 d5, d5, d11 │ │ │ │ + vmul.f64 d4, d4, d6 │ │ │ │ vsub.f64 d7, d10, d8 │ │ │ │ vadd.f64 d8, d10, d8 │ │ │ │ - vmul.f64 d4, d4, d6 │ │ │ │ vmov.f64 d10, d6 │ │ │ │ - vldr d6, [sp] │ │ │ │ - vstr d7, [sp, #472] @ 0x1d8 │ │ │ │ - vadd.f64 d7, d6, d2 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ vadd.f64 d9, d1, d4 │ │ │ │ vsub.f64 d1, d1, d4 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - vstr d8, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ + vstr d7, [sp, #488] @ 0x1e8 │ │ │ │ + vadd.f64 d7, d6, d2 │ │ │ │ + vstr d8, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d9, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d1, [sp, #512] @ 0x200 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vstr d9, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d1, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d11, d7, d5 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ + vldr d5, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d7, d15, d3 │ │ │ │ - vldr d5, [sp, #16] │ │ │ │ vadd.f64 d15, d15, d3 │ │ │ │ - vstr d11, [sp, #264] @ 0x108 │ │ │ │ + str r6, [sp, #104] @ 0x68 │ │ │ │ + vstr d11, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d14, d13, d7 │ │ │ │ vsub.f64 d0, d13, d7 │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ - vstr d2, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d7, [sp, #96] @ 0x60 │ │ │ │ + str r7, [sp, #96] @ 0x60 │ │ │ │ + vstr d2, [sp, #520] @ 0x208 │ │ │ │ vsub.f64 d6, d7, d12 │ │ │ │ vsub.f64 d7, d5, d4 │ │ │ │ - vstr d14, [sp, #512] @ 0x200 │ │ │ │ - vstr d0, [sp, #520] @ 0x208 │ │ │ │ + vstr d14, [sp, #528] @ 0x210 │ │ │ │ + vstr d0, [sp, #536] @ 0x218 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d11, d7, d6 │ │ │ │ + vldr d6, [r5] │ │ │ │ vadd.f64 d7, d5, d4 │ │ │ │ - vldr d6, [r9] │ │ │ │ - vldr d5, [r7] │ │ │ │ - vstr d12, [sp, #528] @ 0x210 │ │ │ │ + vstr d12, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d4, d15, d7 │ │ │ │ vsub.f64 d15, d7, d15 │ │ │ │ - vstr d11, [sp, #536] @ 0x218 │ │ │ │ - vstr d15, [sp, #552] @ 0x228 │ │ │ │ - vldr d15, [r6] │ │ │ │ - add.w r6, sl, r4 │ │ │ │ - vstr d4, [sp, #544] @ 0x220 │ │ │ │ - add r4, r8 │ │ │ │ - str r6, [sp, #112] @ 0x70 │ │ │ │ + vstr d11, [sp, #552] @ 0x228 │ │ │ │ + vstr d4, [sp, #560] @ 0x230 │ │ │ │ + vstr d15, [sp, #568] @ 0x238 │ │ │ │ + vldr d15, [r7] │ │ │ │ + add.w r7, r5, r3 │ │ │ │ vldr d4, [r6] │ │ │ │ + str r7, [sp, #112] @ 0x70 │ │ │ │ + vldr d5, [r7] │ │ │ │ vadd.f64 d2, d6, d15 │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - add.w r6, r2, r8 │ │ │ │ vadd.f64 d14, d4, d5 │ │ │ │ + add r7, r8 │ │ │ │ + mov r6, r7 │ │ │ │ + add.w r7, r8, ip │ │ │ │ + vldr d3, [r6] │ │ │ │ + strd r6, r7, [sp, #124] @ 0x7c │ │ │ │ + add.w r6, sl, r3 │ │ │ │ vadd.f64 d7, d2, d14 │ │ │ │ - vstr d7, [sp] │ │ │ │ + vstr d15, [sp, #192] @ 0xc0 │ │ │ │ + vldr d12, [r6] │ │ │ │ + vstr d7, [sp, #16] │ │ │ │ vsub.f64 d7, d2, d14 │ │ │ │ vsub.f64 d14, d4, d5 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ - vstr d15, [sp, #160] @ 0xa0 │ │ │ │ - vldr d4, [r4] │ │ │ │ - str r4, [sp, #124] @ 0x7c │ │ │ │ - add.w r4, ip, r3 │ │ │ │ - vldr d2, [ip] │ │ │ │ - vldr d3, [r5] │ │ │ │ - vldr d12, [r4] │ │ │ │ - str r5, [sp, #120] @ 0x78 │ │ │ │ - add.w r5, r9, r1 │ │ │ │ + vldr d2, [sl] │ │ │ │ + vldr d4, [r7] │ │ │ │ + add.w r7, r9, r0 │ │ │ │ + add r0, r8 │ │ │ │ + strd r6, r7, [sp, #132] @ 0x84 │ │ │ │ + add.w r6, r5, lr │ │ │ │ + vldr d5, [r0] │ │ │ │ vsub.f64 d6, d3, d2 │ │ │ │ - str r4, [sp, #128] @ 0x80 │ │ │ │ + vstr d7, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d15, d2, d3 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add r7, r3 │ │ │ │ vsub.f64 d13, d4, d12 │ │ │ │ - add.w r4, sl, r2 │ │ │ │ - add.w r2, ip, r1 │ │ │ │ - vldr d5, [r6] │ │ │ │ - add.w r1, r9, r0 │ │ │ │ - str r5, [sp, #136] @ 0x88 │ │ │ │ - vldr d7, [r4] │ │ │ │ + str r6, [sp, #140] @ 0x8c │ │ │ │ vadd.f64 d12, d4, d12 │ │ │ │ + vldr d4, [r7] │ │ │ │ + str r0, [sp, #144] @ 0x90 │ │ │ │ + add r0, r3 │ │ │ │ + str r7, [sp, #156] @ 0x9c │ │ │ │ + str r0, [sp, #164] @ 0xa4 │ │ │ │ vsub.f64 d11, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ - vldr d6, [r5] │ │ │ │ - adds r5, r4, r3 │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d15, d2, d3 │ │ │ │ - str r4, [sp, #132] @ 0x84 │ │ │ │ - add.w r4, ip, r0 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, sl, lr │ │ │ │ + add.w lr, r1, r1, lsl #2 │ │ │ │ + str r6, [sp, #148] @ 0x94 │ │ │ │ + mov.w ip, lr, lsl #3 │ │ │ │ + mov.w lr, lr, lsl #4 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - adds r2, r6, r3 │ │ │ │ - vldr d4, [r5] │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r5, r4 │ │ │ │ + add r4, sl │ │ │ │ vldr d2, [r4] │ │ │ │ + str r6, [sp, #152] @ 0x98 │ │ │ │ + str r4, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d9, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - mul.w r0, r0, lr │ │ │ │ - vstr d14, [sp, #16] │ │ │ │ - vstr d15, [sp, #24] │ │ │ │ + vldr d6, [r6] │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ - str r1, [sp, #148] @ 0x94 │ │ │ │ - mov.w r1, lr, lsl #3 │ │ │ │ - str r5, [sp, #152] @ 0x98 │ │ │ │ - add.w r5, sl, r1 │ │ │ │ + vldr d4, [r0] │ │ │ │ vadd.f64 d10, d2, d4 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vadd.f64 d0, d1, d3 │ │ │ │ vsub.f64 d1, d1, d3 │ │ │ │ vadd.f64 d3, d7, d9 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ - str r4, [sp, #156] @ 0x9c │ │ │ │ - add.w r7, r8, r1 │ │ │ │ vsub.f64 d2, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ vadd.f64 d8, d6, d10 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vldr d10, [pc, #460] @ 89c58 │ │ │ │ - str r6, [sp, #140] @ 0x8c │ │ │ │ - movs r6, #112 @ 0x70 │ │ │ │ + vldr d10, [pc, #452] @ 8ff80 │ │ │ │ vadd.f64 d9, d4, d0 │ │ │ │ - str r2, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d4, d3, d8 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ - adds r2, r5, r3 │ │ │ │ - mul.w r6, r6, lr │ │ │ │ - vstr d9, [sp, #560] @ 0x230 │ │ │ │ + vstr d9, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d9, d13, d5 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vldr d10, [pc, #428] @ 89c60 │ │ │ │ vsub.f64 d13, d13, d5 │ │ │ │ - add.w r4, r9, r6 │ │ │ │ - vstr d9, [sp, #568] @ 0x238 │ │ │ │ + vmul.f64 d4, d4, d10 │ │ │ │ + vldr d10, [pc, #428] @ 8ff88 │ │ │ │ + vstr d9, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d9, d14, d15 │ │ │ │ + vstr d14, [sp, #8] │ │ │ │ + vstr d15, [sp, #176] @ 0xb0 │ │ │ │ vmov.f64 d15, d10 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ vadd.f64 d14, d9, d4 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ vsub.f64 d9, d11, d1 │ │ │ │ vadd.f64 d11, d11, d1 │ │ │ │ - vldr d1, [pc, #388] @ 89c60 │ │ │ │ - vstr d4, [sp, #576] @ 0x240 │ │ │ │ + vldr d1, [pc, #384] @ 8ff88 │ │ │ │ + add.w r4, r9, r6 │ │ │ │ + ldr r6, [sp, #184] @ 0xb8 │ │ │ │ + mov r0, r4 │ │ │ │ + vstr d14, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d10, d9, d10 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vstr d14, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d4, d4, d2 │ │ │ │ + vstr d4, [sp, #592] @ 0x250 │ │ │ │ + vldr d4, [sp, #168] @ 0xa8 │ │ │ │ + mov.w r7, r6, lsl #4 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ + add.w r4, r5, r7 │ │ │ │ vmov.f64 d14, d10 │ │ │ │ - vldr d10, [pc, #368] @ 89c68 │ │ │ │ + vldr d10, [pc, #348] @ 8ff90 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ vmla.f64 d14, d4, d10 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vldr d10, [pc, #340] @ 89c58 │ │ │ │ + vldr d10, [pc, #316] @ 8ff80 │ │ │ │ vmov.f64 d15, d4 │ │ │ │ - vldr d4, [pc, #348] @ 89c68 │ │ │ │ + vldr d4, [pc, #324] @ 8ff90 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ + vstr d14, [sp, #600] @ 0x258 │ │ │ │ vnmls.f64 d15, d9, d4 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - vstr d14, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vstr d15, [sp, #592] @ 0x250 │ │ │ │ - vldr d15, [sp, #160] @ 0xa0 │ │ │ │ - vldr d5, [sp, #16] │ │ │ │ - str r5, [sp, #160] @ 0xa0 │ │ │ │ + vstr d15, [sp, #608] @ 0x260 │ │ │ │ + vldr d15, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d9, d15, d12 │ │ │ │ vadd.f64 d15, d15, d12 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ - str r4, [sp, #172] @ 0xac │ │ │ │ - str r7, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d14, d4, d9 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ - vldr d9, [pc, #280] @ 89c68 │ │ │ │ - vstr d4, [sp, #288] @ 0x120 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vstr d14, [sp, #280] @ 0x118 │ │ │ │ + vldr d9, [pc, #268] @ 8ff90 │ │ │ │ + vstr d14, [sp, #296] @ 0x128 │ │ │ │ + vstr d4, [sp, #304] @ 0x130 │ │ │ │ + vldr d4, [sp, #168] @ 0xa8 │ │ │ │ + str r0, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d2, d4, d2 │ │ │ │ vmul.f64 d4, d11, d9 │ │ │ │ vmla.f64 d4, d2, d1 │ │ │ │ vmul.f64 d2, d2, d9 │ │ │ │ vnmls.f64 d2, d11, d1 │ │ │ │ - vstr d4, [sp, #600] @ 0x258 │ │ │ │ - vldr d4, [sp] │ │ │ │ - str r1, [sp, #0] │ │ │ │ - add.w r1, ip, r6 │ │ │ │ - str r1, [sp, #188] @ 0xbc │ │ │ │ - vstr d2, [sp, #608] @ 0x260 │ │ │ │ + vstr d4, [sp, #616] @ 0x268 │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vstr d2, [sp, #624] @ 0x270 │ │ │ │ vsub.f64 d2, d15, d3 │ │ │ │ vadd.f64 d3, d15, d3 │ │ │ │ - vldr d15, [sp, #24] │ │ │ │ + vldr d15, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d0, d4, d0 │ │ │ │ - vldr d4, [r2] │ │ │ │ + str r4, [sp, #176] @ 0xb0 │ │ │ │ + vstr d2, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d6, d5, d15 │ │ │ │ - vstr d2, [sp, #296] @ 0x128 │ │ │ │ - vstr d3, [sp, #304] @ 0x130 │ │ │ │ + vstr d3, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d11, d0, d13 │ │ │ │ vsub.f64 d13, d13, d0 │ │ │ │ vsub.f64 d15, d7, d6 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - movs r5, #48 @ 0x30 │ │ │ │ vldr d7, [r4] │ │ │ │ - movs r4, #72 @ 0x48 │ │ │ │ - vstr d11, [sp, #616] @ 0x268 │ │ │ │ - mul.w r5, r5, lr │ │ │ │ - vstr d5, [sp, #312] @ 0x138 │ │ │ │ + add.w r4, r6, r1 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r4, [sp, #768] @ 0x300 │ │ │ │ + add.w r4, r0, r3 │ │ │ │ + vldr d4, [r4] │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ - vstr d15, [sp, #632] @ 0x278 │ │ │ │ - add.w r2, r9, r5 │ │ │ │ - vldr d15, [r1] │ │ │ │ - adds r1, r7, r3 │ │ │ │ vsub.f64 d12, d6, d7 │ │ │ │ - str r1, [sp, #192] @ 0xc0 │ │ │ │ - mul.w r4, r4, lr │ │ │ │ - vldr d5, [r2] │ │ │ │ - str r2, [sp, #180] @ 0xb4 │ │ │ │ - add.w r2, r9, r0 │ │ │ │ - vstr d13, [sp, #624] @ 0x270 │ │ │ │ + str r4, [sp, #184] @ 0xb8 │ │ │ │ + vstr d5, [sp, #328] @ 0x148 │ │ │ │ + vstr d11, [sp, #632] @ 0x278 │ │ │ │ + vstr d13, [sp, #640] @ 0x280 │ │ │ │ + vstr d15, [sp, #648] @ 0x288 │ │ │ │ + ldr r0, [sp, #188] @ 0xbc │ │ │ │ + vstr d12, [sp, #264] @ 0x108 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ + add.w r4, r5, r0 │ │ │ │ + vldr d5, [r4] │ │ │ │ + str r4, [sp, #188] @ 0xbc │ │ │ │ + add.w r4, r8, r6 │ │ │ │ + mov r6, r4 │ │ │ │ + str r6, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d14, d4, d5 │ │ │ │ - vstr d12, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d3, d2, d14 │ │ │ │ vsub.f64 d14, d2, d14 │ │ │ │ - vldr d2, [r7] │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ + vldr d2, [r4] │ │ │ │ + add.w r4, sl, r7 │ │ │ │ + vldr d15, [r4] │ │ │ │ + str r4, [sp, #200] @ 0xc8 │ │ │ │ + mov r4, r6 │ │ │ │ + add.w r6, r5, lr │ │ │ │ + add r4, r3 │ │ │ │ vmov.f64 d11, d3 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ - vldr d4, [r1] │ │ │ │ - add.w r1, ip, r5 │ │ │ │ + vldr d4, [r4] │ │ │ │ + str r4, [sp, #204] @ 0xcc │ │ │ │ + add.w r4, sl, r0 │ │ │ │ vsub.f64 d6, d2, d15 │ │ │ │ - mul.w r7, r7, lr │ │ │ │ vadd.f64 d15, d2, d15 │ │ │ │ - vstr d3, [sp, #224] @ 0xe0 │ │ │ │ - str r1, [sp, #196] @ 0xc4 │ │ │ │ - vldr d12, [r1] │ │ │ │ - add.w r1, sl, r7 │ │ │ │ - str r2, [sp, #200] @ 0xc8 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - vsub.f64 d13, d4, d12 │ │ │ │ - vadd.f64 d4, d4, d12 │ │ │ │ - vstr d11, [sp, #24] │ │ │ │ - vsub.f64 d7, d6, d13 │ │ │ │ - vadd.f64 d13, d6, d13 │ │ │ │ - vldr d6, [r2] │ │ │ │ - b.n 89c78 │ │ │ │ - nop │ │ │ │ + vldr d12, [r4] │ │ │ │ + str r4, [sp, #208] @ 0xd0 │ │ │ │ + add.w r4, r9, ip │ │ │ │ + str r6, [sp, #216] @ 0xd8 │ │ │ │ + str r4, [sp, #212] @ 0xd4 │ │ │ │ + b.n 8ffa0 │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 89ed8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 90200 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 89f24 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 9024c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - strb r6, [r2, r2] │ │ │ │ + str r6, [r6, #20] │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - add.w r2, r8, r7 │ │ │ │ - str r2, [sp, #16] │ │ │ │ - vstr d4, [sp, #240] @ 0xf0 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add.w r2, ip, r0 │ │ │ │ - vstr d7, [sp, #232] @ 0xe8 │ │ │ │ - mov.w r0, lr, lsl #4 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #104 @ 0x68 │ │ │ │ - str r2, [sp, #204] @ 0xcc │ │ │ │ + vstr d3, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d13, d4, d12 │ │ │ │ + vadd.f64 d4, d4, d12 │ │ │ │ + vsub.f64 d7, d6, d13 │ │ │ │ + vadd.f64 d13, d6, d13 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r8, ip │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #8] │ │ │ │ + add.w r6, sl, lr │ │ │ │ + mov.w lr, #104 @ 0x68 │ │ │ │ + str r6, [sp, #220] @ 0xdc │ │ │ │ + vstr d7, [sp, #248] @ 0xf8 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add r4, r3 │ │ │ │ + vstr d4, [sp, #256] @ 0x100 │ │ │ │ + vldr d4, [r4] │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, r9, r0 │ │ │ │ - str r2, [sp, #208] @ 0xd0 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r5, r2 │ │ │ │ + strd r6, r4, [sp, #224] @ 0xe0 │ │ │ │ + add.w r4, sl, r2 │ │ │ │ + vldr d2, [r4] │ │ │ │ vadd.f64 d9, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w r2, r1, lr │ │ │ │ - str r2, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ - adds r1, r2, r3 │ │ │ │ - str r1, [sp, #216] @ 0xd8 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - vldr d4, [r1] │ │ │ │ - add.w r1, ip, r0 │ │ │ │ - str r1, [sp, #220] @ 0xdc │ │ │ │ - vldr d2, [r1] │ │ │ │ - adds r1, r2, r3 │ │ │ │ + str r4, [sp, #232] @ 0xe8 │ │ │ │ + vldr d6, [r6] │ │ │ │ + mul.w r6, lr, r1 │ │ │ │ + add.w lr, r9, r2 │ │ │ │ + add r2, r8 │ │ │ │ + str r6, [sp, #272] @ 0x110 │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - str r1, [sp, #256] @ 0x100 │ │ │ │ - add.w r2, sl, r0 │ │ │ │ - vldr d4, [r1] │ │ │ │ - add r0, r8 │ │ │ │ + add.w r4, r6, r3 │ │ │ │ + str r4, [sp, #236] @ 0xec │ │ │ │ + vldr d4, [r4] │ │ │ │ vadd.f64 d0, d1, d3 │ │ │ │ vsub.f64 d1, d1, d3 │ │ │ │ - vadd.f64 d10, d2, d4 │ │ │ │ - vsub.f64 d4, d4, d2 │ │ │ │ vadd.f64 d3, d7, d9 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ + vstr d11, [sp, #16] │ │ │ │ + ldr r4, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d10, d2, d4 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ + add.w r6, r5, r4 │ │ │ │ vsub.f64 d2, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d11, d0 │ │ │ │ vadd.f64 d8, d6, d10 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vldr d10, [pc, #976] @ 8a0e8 │ │ │ │ - vstr d4, [sp, #640] @ 0x280 │ │ │ │ + vldr d10, [pc, #992] @ 90440 │ │ │ │ + vstr d4, [sp, #656] @ 0x290 │ │ │ │ vadd.f64 d4, d13, d5 │ │ │ │ vsub.f64 d13, d13, d5 │ │ │ │ - vstr d4, [sp, #648] @ 0x288 │ │ │ │ - vldr d4, [sp, #224] @ 0xe0 │ │ │ │ + vstr d4, [sp, #664] @ 0x298 │ │ │ │ + vldr d4, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d9, d4, d15 │ │ │ │ vsub.f64 d4, d3, d8 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ - vldr d10, [pc, #944] @ 8a0f0 │ │ │ │ + vldr d10, [pc, #960] @ 90448 │ │ │ │ vadd.f64 d11, d9, d4 │ │ │ │ vsub.f64 d12, d9, d4 │ │ │ │ vsub.f64 d9, d14, d2 │ │ │ │ vadd.f64 d2, d14, d2 │ │ │ │ - vstr d11, [sp, #320] @ 0x140 │ │ │ │ - vldr d11, [sp, #232] @ 0xe8 │ │ │ │ - vstr d12, [sp, #328] @ 0x148 │ │ │ │ + vstr d11, [sp, #336] @ 0x150 │ │ │ │ + vldr d11, [sp, #248] @ 0xf8 │ │ │ │ + vstr d12, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d4, d11, d1 │ │ │ │ vmul.f64 d10, d4, d10 │ │ │ │ vmov.f64 d11, d10 │ │ │ │ - vldr d10, [pc, #908] @ 8a0f8 │ │ │ │ + vldr d10, [pc, #924] @ 90450 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vnmls.f64 d11, d9, d10 │ │ │ │ - vldr d10, [pc, #880] @ 8a0e8 │ │ │ │ + vldr d10, [pc, #896] @ 90440 │ │ │ │ vmov.f64 d12, d4 │ │ │ │ - vldr d4, [pc, #880] @ 8a0f0 │ │ │ │ + vldr d4, [pc, #896] @ 90448 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ + vstr d11, [sp, #672] @ 0x2a0 │ │ │ │ vmla.f64 d12, d9, d4 │ │ │ │ + vldr d9, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d11, [sp, #656] @ 0x290 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vstr d12, [sp, #664] @ 0x298 │ │ │ │ - vldr d12, [sp, #248] @ 0xf8 │ │ │ │ - vldr d9, [sp, #240] @ 0xf0 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + vstr d12, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d12, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d9, d12, d9 │ │ │ │ - add r1, r9 │ │ │ │ vadd.f64 d11, d4, d9 │ │ │ │ vsub.f64 d9, d9, d4 │ │ │ │ - vstr d11, [sp, #336] @ 0x150 │ │ │ │ - vldr d11, [sp, #232] @ 0xe8 │ │ │ │ - vstr d9, [sp, #344] @ 0x158 │ │ │ │ - vldr d9, [pc, #816] @ 8a0f8 │ │ │ │ + vstr d11, [sp, #352] @ 0x160 │ │ │ │ + vldr d11, [sp, #248] @ 0xf8 │ │ │ │ + vstr d9, [sp, #360] @ 0x168 │ │ │ │ + vldr d9, [pc, #836] @ 90450 │ │ │ │ vadd.f64 d11, d11, d1 │ │ │ │ - vldr d1, [pc, #800] @ 8a0f0 │ │ │ │ + vldr d1, [pc, #820] @ 90448 │ │ │ │ vmul.f64 d4, d11, d9 │ │ │ │ vmul.f64 d11, d11, d1 │ │ │ │ - vmla.f64 d11, d2, d9 │ │ │ │ vnmls.f64 d4, d2, d1 │ │ │ │ - vstr d11, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d4, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d4, [sp, #240] @ 0xf0 │ │ │ │ + vmla.f64 d11, d2, d9 │ │ │ │ + vstr d4, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d4, [sp, #256] @ 0x100 │ │ │ │ + vstr d11, [sp, #696] @ 0x2b8 │ │ │ │ vadd.f64 d12, d12, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ + vldr d4, [lr] │ │ │ │ vsub.f64 d14, d12, d3 │ │ │ │ vadd.f64 d8, d12, d3 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - str r0, [sp, #24] │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + str r2, [sp, #16] │ │ │ │ vsub.f64 d0, d3, d0 │ │ │ │ - vldr d3, [sp, #224] @ 0xe0 │ │ │ │ - str r1, [sp, #224] @ 0xe0 │ │ │ │ - vstr d14, [sp, #352] @ 0x160 │ │ │ │ + vldr d3, [sp, #240] @ 0xf0 │ │ │ │ + str r6, [sp, #240] @ 0xf0 │ │ │ │ + vstr d14, [sp, #368] @ 0x170 │ │ │ │ + vstr d8, [sp, #376] @ 0x178 │ │ │ │ vsub.f64 d15, d15, d3 │ │ │ │ - vstr d8, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d5, d0, d13 │ │ │ │ vadd.f64 d13, d0, d13 │ │ │ │ vadd.f64 d3, d15, d7 │ │ │ │ vsub.f64 d7, d15, d7 │ │ │ │ - vstr d5, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d5, [r0] │ │ │ │ - adds r0, r2, r3 │ │ │ │ - vstr d13, [sp, #696] @ 0x2b8 │ │ │ │ - vstr d7, [sp, #376] @ 0x178 │ │ │ │ - vldr d7, [r1] │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp, #212] @ 0xd4 │ │ │ │ - add r1, ip │ │ │ │ + vstr d3, [sp, #384] @ 0x180 │ │ │ │ + vstr d7, [sp, #392] @ 0x188 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r5, ip │ │ │ │ + add ip, sl │ │ │ │ + vstr d5, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, sl, r4 │ │ │ │ + add.w r4, lr, r3 │ │ │ │ + vstr d13, [sp, #712] @ 0x2c8 │ │ │ │ + str r2, [sp, #248] @ 0xf8 │ │ │ │ + vldr d3, [ip] │ │ │ │ vadd.f64 d12, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vstr d3, [sp, #368] @ 0x170 │ │ │ │ - vldr d7, [r1] │ │ │ │ + str r4, [sp, #256] @ 0x100 │ │ │ │ + vldr d7, [r2] │ │ │ │ + str r6, [sp, #272] @ 0x110 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d15, d5, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - add.w r0, r9, r7 │ │ │ │ - str r0, [sp, #232] @ 0xe8 │ │ │ │ - add r7, ip │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d5, [r6] │ │ │ │ + add r3, r2 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r9, r7 │ │ │ │ + add r7, r8 │ │ │ │ + vldr d2, [r3] │ │ │ │ + str r4, [sp, #264] @ 0x108 │ │ │ │ vmov.f64 d14, d15 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ - vldr d3, [r7] │ │ │ │ - add r3, r0 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d14, [sp, #384] @ 0x180 │ │ │ │ - vldr d2, [r3] │ │ │ │ - vadd.f64 d15, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ vadd.f64 d5, d2, d3 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ + vstr d14, [sp, #400] @ 0x190 │ │ │ │ + add.w r2, r5, r6 │ │ │ │ + add r6, sl │ │ │ │ + str r2, [sp, #4] │ │ │ │ vsub.f64 d2, d12, d0 │ │ │ │ - vadd.f64 d0, d12, d0 │ │ │ │ + vadd.f64 d15, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r9, r0 │ │ │ │ vsub.f64 d13, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ + add r0, r8 │ │ │ │ vsub.f64 d5, d14, d3 │ │ │ │ - vstr d3, [sp, #392] @ 0x188 │ │ │ │ - vstr d5, [sp, #704] @ 0x2c0 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ - vstr d2, [sp, #712] @ 0x2c8 │ │ │ │ - add r0, r9 │ │ │ │ - str r0, [sp, #240] @ 0xf0 │ │ │ │ - vldr d5, [r0] │ │ │ │ - add.w r0, sl, r6 │ │ │ │ - str r0, [sp, #248] @ 0xf8 │ │ │ │ - add r6, r8 │ │ │ │ - vldr d7, [r0] │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ - vldr d2, [r6] │ │ │ │ - add r0, ip │ │ │ │ - str r0, [sp, #0] │ │ │ │ + str r4, [sp, #276] @ 0x114 │ │ │ │ + vadd.f64 d0, d12, d0 │ │ │ │ + vstr d3, [sp, #408] @ 0x198 │ │ │ │ + vldr d3, [r4] │ │ │ │ + ldr r4, [sp, #768] @ 0x300 │ │ │ │ + vldr d14, [r6] │ │ │ │ + vstr d5, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d5, [r2] │ │ │ │ + vstr d2, [sp, #728] @ 0x2d8 │ │ │ │ + add.w r2, r5, r4 │ │ │ │ + add r4, sl │ │ │ │ + vldr d2, [r7] │ │ │ │ + str r2, [sp, #768] @ 0x300 │ │ │ │ + vldr d9, [r0] │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d14, [r0] │ │ │ │ - add.w r0, sl, r5 │ │ │ │ - str r0, [sp, #260] @ 0x104 │ │ │ │ - add r5, r8 │ │ │ │ - vldr d3, [r0] │ │ │ │ - add.w r0, r9, r4 │ │ │ │ + vldr d11, [r4] │ │ │ │ vadd.f64 d7, d14, d2 │ │ │ │ vsub.f64 d14, d2, d14 │ │ │ │ - add r4, ip │ │ │ │ - vldr d9, [r5] │ │ │ │ - vldr d2, [r0] │ │ │ │ - str r0, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d11, [r4] │ │ │ │ - vadd.f64 d10, d3, d2 │ │ │ │ - vsub.f64 d3, d3, d2 │ │ │ │ + vldr d2, [r2] │ │ │ │ vadd.f64 d8, d9, d11 │ │ │ │ vsub.f64 d11, d9, d11 │ │ │ │ + vadd.f64 d10, d3, d2 │ │ │ │ + vsub.f64 d3, d3, d2 │ │ │ │ vsub.f64 d2, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vsub.f64 d3, d14, d11 │ │ │ │ vadd.f64 d14, d14, d11 │ │ │ │ - vstr d2, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d2, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d2, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vsub.f64 d8, d1, d10 │ │ │ │ vadd.f64 d1, d1, d10 │ │ │ │ - vldr d10, [pc, #436] @ 8a0f8 │ │ │ │ - vmov.f64 d9, d10 │ │ │ │ + vldr d10, [pc, #452] @ 90450 │ │ │ │ vadd.f64 d12, d0, d1 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ - vldr d1, [pc, #412] @ 8a0f0 │ │ │ │ - vstr d0, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d1, [pc, #432] @ 90448 │ │ │ │ + vmov.f64 d9, d10 │ │ │ │ + vstr d0, [sp, #736] @ 0x2e0 │ │ │ │ vmul.f64 d0, d4, d1 │ │ │ │ vmla.f64 d0, d6, d10 │ │ │ │ vmov.f64 d10, d1 │ │ │ │ vmul.f64 d1, d5, d1 │ │ │ │ - vmla.f64 d1, d7, d9 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ + vmla.f64 d1, d7, d9 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vsub.f64 d9, d0, d1 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ - vldr d0, [pc, #376] @ 8a0f8 │ │ │ │ + vldr d0, [pc, #392] @ 90450 │ │ │ │ vnmls.f64 d6, d4, d0 │ │ │ │ vnmls.f64 d7, d5, d0 │ │ │ │ + vstr d1, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d9, [sp, #744] @ 0x2e8 │ │ │ │ vmov.f64 d4, d10 │ │ │ │ - vstr d1, [sp, #400] @ 0x190 │ │ │ │ - vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d9, [sp, #728] @ 0x2d8 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vmul.f64 d6, d2, d0 │ │ │ │ - vmul.f64 d2, d2, d4 │ │ │ │ - vmla.f64 d2, d1, d0 │ │ │ │ - vstr d7, [sp, #416] @ 0x1a0 │ │ │ │ + vmul.f64 d2, d2, d10 │ │ │ │ + vstr d5, [sp, #424] @ 0x1a8 │ │ │ │ + vmov.f64 d5, d0 │ │ │ │ + vstr d7, [sp, #432] @ 0x1b0 │ │ │ │ vmul.f64 d7, d13, d0 │ │ │ │ + vldr d1, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d9, [sp, #584] @ 0x248 │ │ │ │ vmla.f64 d7, d15, d10 │ │ │ │ - vmul.f64 d15, d15, d0 │ │ │ │ + vmul.f64 d15, d15, d5 │ │ │ │ + vldr d0, [sp, #664] @ 0x298 │ │ │ │ + vmla.f64 d2, d1, d5 │ │ │ │ vnmls.f64 d6, d1, d10 │ │ │ │ - vldr d1, [sp, #712] @ 0x2c8 │ │ │ │ - vstr d5, [sp, #408] @ 0x198 │ │ │ │ + vldr d1, [sp, #728] @ 0x2d8 │ │ │ │ vadd.f64 d5, d3, d8 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ vnmls.f64 d15, d13, d4 │ │ │ │ vadd.f64 d10, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vadd.f64 d13, d15, d2 │ │ │ │ vsub.f64 d15, d15, d2 │ │ │ │ - vstr d6, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d6, [pc, #252] @ 8a0e8 │ │ │ │ - vstr d15, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d15, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d6, [pc, #256] @ 90440 │ │ │ │ + vstr d15, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d15, [sp, #720] @ 0x2d0 │ │ │ │ vsub.f64 d7, d1, d15 │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vmul.f64 d2, d4, d6 │ │ │ │ vmov.f64 d4, d6 │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ vadd.f64 d7, d15, d1 │ │ │ │ - vstr d2, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d2, [sp, #720] @ 0x2d0 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vstr d6, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d7, [sp, #384] @ 0x180 │ │ │ │ + vldr d7, [sp, #400] @ 0x190 │ │ │ │ + vstr d6, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d6, [sp, #408] @ 0x198 │ │ │ │ + vldr d2, [sp, #656] @ 0x290 │ │ │ │ vmul.f64 d15, d5, d4 │ │ │ │ vmul.f64 d1, d3, d4 │ │ │ │ - vstr d15, [sp, #736] @ 0x2e0 │ │ │ │ - vstr d1, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d6, [sp, #392] @ 0x188 │ │ │ │ - vldr d9, [sp, #568] @ 0x238 │ │ │ │ - vldr d0, [sp, #648] @ 0x288 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d2, [sp, #640] @ 0x280 │ │ │ │ - vsub.f64 d11, d9, d0 │ │ │ │ + vldr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d15, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d1, [sp, #760] @ 0x2f8 │ │ │ │ vadd.f64 d4, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ + vmov.f64 d6, d9 │ │ │ │ vadd.f64 d7, d5, d14 │ │ │ │ vsub.f64 d3, d14, d5 │ │ │ │ - vldr d5, [sp, #560] @ 0x230 │ │ │ │ + vldr d5, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d14, d9, d0 │ │ │ │ - vldr d9, [sp, #320] @ 0x140 │ │ │ │ - vadd.f64 d6, d12, d11 │ │ │ │ - vsub.f64 d11, d12, d11 │ │ │ │ + vldr d9, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d11, d6, d0 │ │ │ │ vadd.f64 d15, d5, d2 │ │ │ │ - vstr d3, [sp, #384] @ 0x180 │ │ │ │ - vldr d3, [sp, #544] @ 0x220 │ │ │ │ + vstr d3, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d5, d2, d5 │ │ │ │ - vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d2, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d3, [sp, #560] @ 0x230 │ │ │ │ + vadd.f64 d6, d12, d11 │ │ │ │ + vsub.f64 d11, d12, d11 │ │ │ │ vadd.f64 d1, d4, d15 │ │ │ │ vsub.f64 d15, d4, d15 │ │ │ │ vadd.f64 d4, d3, d7 │ │ │ │ - vldr d6, [pc, #100] @ 8a100 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ + vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d6, [pc, #104] @ 90458 │ │ │ │ vadd.f64 d8, d14, d4 │ │ │ │ - vsub.f64 d14, d4, d14 │ │ │ │ - vmul.f64 d4, d9, d6 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ - vldr d9, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d14, d4, d14 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [pc, #76] @ 8a108 │ │ │ │ - vstr d3, [sp, #392] @ 0x188 │ │ │ │ + vldr d5, [pc, #92] @ 90460 │ │ │ │ + vmul.f64 d4, d9, d6 │ │ │ │ + vldr d9, [sp, #352] @ 0x160 │ │ │ │ + vstr d3, [sp, #408] @ 0x198 │ │ │ │ + vldr d3, [sp, #280] @ 0x118 │ │ │ │ vnmls.f64 d4, d9, d5 │ │ │ │ - vldr d9, [sp, #280] @ 0x118 │ │ │ │ - vldr d3, [sp, #264] @ 0x108 │ │ │ │ - vmul.f64 d5, d9, d5 │ │ │ │ - vldr d9, [sp, #272] @ 0x110 │ │ │ │ + vldr d9, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d0, d3, d13 │ │ │ │ vsub.f64 d3, d2, d10 │ │ │ │ vadd.f64 d2, d2, d10 │ │ │ │ + vmul.f64 d5, d9, d5 │ │ │ │ + vldr d9, [sp, #288] @ 0x120 │ │ │ │ vmla.f64 d5, d9, d6 │ │ │ │ - b.n 8a110 │ │ │ │ + vadd.f64 d12, d4, d5 │ │ │ │ + b.n 90468 │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 8a368 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 906c0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 8a3b4 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 9070c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - add r6, pc, #44 @ (adr r6, 8a130 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 90488 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - vadd.f64 d12, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vsub.f64 d5, d3, d4 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ - vldr d3, [sp, #264] @ 0x108 │ │ │ │ + vldr d3, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d9, d0, d12 │ │ │ │ vsub.f64 d12, d0, d12 │ │ │ │ - vldr d0, [pc, #-40] @ 8a108 │ │ │ │ + vldr d0, [pc, #-36] @ 90460 │ │ │ │ vsub.f64 d13, d3, d13 │ │ │ │ - vldr d3, [sp, #336] @ 0x150 │ │ │ │ - vstr d4, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d3, [sp, #352] @ 0x160 │ │ │ │ + vstr d4, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d4, d3, d6 │ │ │ │ - vldr d3, [sp, #320] @ 0x140 │ │ │ │ + vldr d3, [sp, #336] @ 0x150 │ │ │ │ vmla.f64 d4, d3, d0 │ │ │ │ - vldr d3, [sp, #280] @ 0x118 │ │ │ │ + vldr d3, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d6, d3, d6 │ │ │ │ - vldr d3, [sp, #272] @ 0x110 │ │ │ │ + vldr d3, [sp, #288] @ 0x120 │ │ │ │ vnmls.f64 d6, d3, d0 │ │ │ │ vldr d3, [fp] │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d10, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d4, d2, d10 │ │ │ │ vsub.f64 d10, d2, d10 │ │ │ │ vldr d2, [fp, #8] │ │ │ │ vsub.f64 d0, d13, d6 │ │ │ │ vadd.f64 d13, d13, d6 │ │ │ │ vmul.f64 d6, d9, d2 │ │ │ │ vmla.f64 d6, d4, d3 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ vnmls.f64 d4, d9, d3 │ │ │ │ vsub.f64 d3, d1, d6 │ │ │ │ vadd.f64 d1, d1, d6 │ │ │ │ - vstr d3, [sl] │ │ │ │ + vstr d3, [r9] │ │ │ │ vadd.f64 d3, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vstr d3, [r8] │ │ │ │ - vstr d1, [r9] │ │ │ │ - vstr d4, [ip] │ │ │ │ - vldr d4, [fp, #376] @ 0x178 │ │ │ │ + vstr d1, [r5] │ │ │ │ + vstr d4, [sl] │ │ │ │ vldr d3, [fp, #368] @ 0x170 │ │ │ │ + vldr d4, [fp, #376] @ 0x178 │ │ │ │ vldr d2, [fp, #392] @ 0x188 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d11, d4 │ │ │ │ - vmul.f64 d4, d0, d2 │ │ │ │ vnmls.f64 d6, d11, d3 │ │ │ │ vldr d3, [fp, #384] @ 0x180 │ │ │ │ - ldr r0, [sp, #72] @ 0x48 │ │ │ │ - vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ + vmla.f64 d7, d11, d4 │ │ │ │ + vmul.f64 d4, d0, d2 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ - vldr d2, [pc, #-220] @ 8a100 │ │ │ │ + vldr d2, [pc, #-212] @ 90458 │ │ │ │ vnmls.f64 d5, d0, d3 │ │ │ │ - vldr d0, [pc, #-220] @ 8a108 │ │ │ │ + vldr d0, [pc, #-212] @ 90460 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d3, [r2] │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ - ldr r0, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vstr d3, [r0] │ │ │ │ - ldr r0, [sp, #136] @ 0x88 │ │ │ │ - vldr d3, [sp, #392] @ 0x188 │ │ │ │ - vstr d6, [r0] │ │ │ │ - ldr r0, [sp, #144] @ 0x90 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vldr d6, [fp, #248] @ 0xf8 │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #140] @ 0x8c │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #148] @ 0x94 │ │ │ │ + vstr d5, [r2] │ │ │ │ vldr d5, [fp, #240] @ 0xf0 │ │ │ │ + vldr d6, [fp, #248] @ 0xf8 │ │ │ │ vldr d4, [fp, #264] @ 0x108 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d7, d14, d6 │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d14, d14, d5 │ │ │ │ - vmla.f64 d14, d15, d6 │ │ │ │ - vmul.f64 d6, d12, d4 │ │ │ │ vnmls.f64 d7, d15, d5 │ │ │ │ vldr d5, [fp, #256] @ 0x100 │ │ │ │ + vmla.f64 d14, d15, d6 │ │ │ │ + vmul.f64 d6, d12, d4 │ │ │ │ vmla.f64 d6, d10, d5 │ │ │ │ vmul.f64 d10, d10, d4 │ │ │ │ vnmls.f64 d10, d12, d5 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d5, d14, d10 │ │ │ │ - ldr r0, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d10, d10, d14 │ │ │ │ - vstr d5, [r0] │ │ │ │ - ldr r0, [sp, #116] @ 0x74 │ │ │ │ - vstr d7, [r0] │ │ │ │ - ldr r0, [sp, #128] @ 0x80 │ │ │ │ - vstr d10, [r0] │ │ │ │ - vldr d5, [fp, #120] @ 0x78 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #112] @ 0x70 │ │ │ │ + vstr d7, [r2] │ │ │ │ + ldr r2, [sp, #132] @ 0x84 │ │ │ │ + vstr d10, [r2] │ │ │ │ vldr d7, [fp, #112] @ 0x70 │ │ │ │ + vldr d5, [fp, #120] @ 0x78 │ │ │ │ + vldr d3, [sp, #408] @ 0x198 │ │ │ │ vldr d4, [fp, #128] @ 0x80 │ │ │ │ + vldr d9, [sp, #456] @ 0x1c8 │ │ │ │ vmul.f64 d6, d3, d5 │ │ │ │ - ldr r0, [sp, #92] @ 0x5c │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ + vldr d12, [sp, #536] @ 0x218 │ │ │ │ + vldr d11, [sp, #552] @ 0x228 │ │ │ │ vnmls.f64 d6, d9, d7 │ │ │ │ vmul.f64 d7, d3, d7 │ │ │ │ vldr d3, [fp, #136] @ 0x88 │ │ │ │ + vldr d1, [sp, #608] @ 0x260 │ │ │ │ vmla.f64 d7, d9, d5 │ │ │ │ - vldr d9, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d9, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d5, d13, d3 │ │ │ │ - vmla.f64 d5, d9, d4 │ │ │ │ + vldr d8, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d10, [sp, #728] @ 0x2d8 │ │ │ │ vmul.f64 d3, d9, d3 │ │ │ │ + vmla.f64 d5, d9, d4 │ │ │ │ + vadd.f64 d14, d1, d8 │ │ │ │ vnmls.f64 d3, d13, d4 │ │ │ │ + vldr d13, [sp, #760] @ 0x2f8 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r0] │ │ │ │ + vldr d5, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ - ldr r0, [sp, #100] @ 0x64 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #148] @ 0x94 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vldr d12, [sp, #520] @ 0x208 │ │ │ │ - vldr d13, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d7, [sp, #584] @ 0x248 │ │ │ │ - vldr d5, [sp, #656] @ 0x290 │ │ │ │ - vadd.f64 d6, d12, d13 │ │ │ │ - vldr d1, [sp, #592] @ 0x250 │ │ │ │ - vldr d8, [sp, #664] @ 0x298 │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ + vldr d7, [sp, #600] @ 0x258 │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d15, d7, d5 │ │ │ │ - vldr d11, [sp, #536] @ 0x218 │ │ │ │ - vldr d10, [sp, #712] @ 0x2c8 │ │ │ │ - vadd.f64 d14, d1, d8 │ │ │ │ - ldr r0, [sp, #156] @ 0x9c │ │ │ │ + vstr d6, [r2] │ │ │ │ + vadd.f64 d6, d12, d13 │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d9, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ + vstr d3, [r2] │ │ │ │ vadd.f64 d6, d11, d10 │ │ │ │ - vstr d3, [r0] │ │ │ │ - ldr r0, [sp, #132] @ 0x84 │ │ │ │ vadd.f64 d3, d14, d6 │ │ │ │ vsub.f64 d14, d6, d14 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d11, d10 │ │ │ │ + vldr d10, [sp, #480] @ 0x1e0 │ │ │ │ vsub.f64 d5, d12, d13 │ │ │ │ - vldr d10, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d13, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d13, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d11, [sp, #48] @ 0x30 │ │ │ │ + vstr d11, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d11, d1, d8 │ │ │ │ - vldr d8, [sp, #360] @ 0x168 │ │ │ │ - vldr d1, [sp, #400] @ 0x190 │ │ │ │ + vldr d8, [sp, #376] @ 0x178 │ │ │ │ + vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d12, d5, d11 │ │ │ │ vsub.f64 d11, d5, d11 │ │ │ │ - vldr d5, [sp, #312] @ 0x138 │ │ │ │ + vldr d5, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d1, d13, d1 │ │ │ │ - vstr d12, [sp, #56] @ 0x38 │ │ │ │ + vstr d12, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vldr d12, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d12, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d4, d10, d12 │ │ │ │ - vldr d12, [sp, #376] @ 0x178 │ │ │ │ + vldr d12, [sp, #392] @ 0x188 │ │ │ │ vmul.f64 d6, d12, d0 │ │ │ │ vnmls.f64 d6, d8, d2 │ │ │ │ - vldr d8, [sp, #304] @ 0x130 │ │ │ │ + vldr d8, [sp, #320] @ 0x140 │ │ │ │ vnmls.f64 d5, d8, d2 │ │ │ │ vadd.f64 d12, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d8, d1, d12 │ │ │ │ vsub.f64 d12, d1, d12 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ - vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d1, [sp, #72] @ 0x48 │ │ │ │ + vstr d1, [sp, #64] @ 0x40 │ │ │ │ + vldr d6, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d1, d10, d6 │ │ │ │ - vldr d6, [sp, #400] @ 0x190 │ │ │ │ - vldr d10, [sp, #376] @ 0x178 │ │ │ │ + vldr d10, [sp, #392] @ 0x188 │ │ │ │ + vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d13, d13, d6 │ │ │ │ - vldr d6, [sp, #360] @ 0x168 │ │ │ │ + vldr d6, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmla.f64 d6, d10, d2 │ │ │ │ - vldr d10, [sp, #304] @ 0x130 │ │ │ │ + vldr d10, [sp, #320] @ 0x140 │ │ │ │ vmul.f64 d4, d10, d0 │ │ │ │ - vldr d10, [sp, #312] @ 0x138 │ │ │ │ + vldr d10, [sp, #328] @ 0x148 │ │ │ │ vmla.f64 d4, d10, d2 │ │ │ │ vldr d2, [fp, #88] @ 0x58 │ │ │ │ vsub.f64 d10, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vadd.f64 d4, d1, d10 │ │ │ │ - vadd.f64 d0, d13, d6 │ │ │ │ vsub.f64 d10, d1, d10 │ │ │ │ - vsub.f64 d13, d13, d6 │ │ │ │ vldr d1, [fp, #80] @ 0x50 │ │ │ │ + vadd.f64 d0, d13, d6 │ │ │ │ + vsub.f64 d13, d13, d6 │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ - vmla.f64 d3, d9, d2 │ │ │ │ vnmls.f64 d6, d9, d1 │ │ │ │ - vldr d9, [fp, #104] @ 0x68 │ │ │ │ vldr d1, [fp, #96] @ 0x60 │ │ │ │ + vmla.f64 d3, d9, d2 │ │ │ │ + vldr d9, [fp, #104] @ 0x68 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ vmla.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vnmls.f64 d4, d8, d1 │ │ │ │ vsub.f64 d1, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vstr d1, [r0] │ │ │ │ + vstr d1, [r2] │ │ │ │ vadd.f64 d1, d3, d4 │ │ │ │ - ldr r0, [sp, #140] @ 0x8c │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vstr d1, [r0] │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ - vstr d6, [r0] │ │ │ │ - ldr r0, [sp, #84] @ 0x54 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d4, [fp, #472] @ 0x1d8 │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ + vstr d1, [r2] │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ + vstr d4, [r2] │ │ │ │ vldr d3, [fp, #464] @ 0x1d0 │ │ │ │ + vldr d4, [fp, #472] @ 0x1d8 │ │ │ │ vldr d2, [fp, #488] @ 0x1e8 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ - ldr r0, [sp, #108] @ 0x6c │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d11, d4 │ │ │ │ - vmul.f64 d4, d0, d2 │ │ │ │ vnmls.f64 d6, d11, d3 │ │ │ │ vldr d3, [fp, #480] @ 0x1e0 │ │ │ │ + vmla.f64 d7, d11, d4 │ │ │ │ + vmul.f64 d4, d0, d2 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vnmls.f64 d5, d0, d3 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d3, [r2] │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vstr d3, [r0] │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ - vstr d6, [r0] │ │ │ │ - ldr r0, [sp, #40] @ 0x28 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vldr d6, [fp, #344] @ 0x158 │ │ │ │ + ldr r2, [sp, #124] @ 0x7c │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + vstr d5, [r2] │ │ │ │ vldr d5, [fp, #336] @ 0x150 │ │ │ │ - vldr d4, [fp, #360] @ 0x168 │ │ │ │ + vldr d6, [fp, #344] @ 0x158 │ │ │ │ vmul.f64 d7, d14, d6 │ │ │ │ - ldr r0, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d14, d14, d5 │ │ │ │ - vmla.f64 d14, d15, d6 │ │ │ │ - vmul.f64 d6, d12, d4 │ │ │ │ vnmls.f64 d7, d15, d5 │ │ │ │ vldr d5, [fp, #352] @ 0x160 │ │ │ │ + vmla.f64 d14, d15, d6 │ │ │ │ + vldr d4, [fp, #360] @ 0x168 │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #156] @ 0x9c │ │ │ │ + vmul.f64 d6, d12, d4 │ │ │ │ + vldr d11, [sp, #632] @ 0x278 │ │ │ │ + vldr d15, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d2, [sp, #712] @ 0x2c8 │ │ │ │ vmla.f64 d6, d10, d5 │ │ │ │ vmul.f64 d10, d10, d4 │ │ │ │ vnmls.f64 d10, d12, d5 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d5, d14, d10 │ │ │ │ - ldr r0, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d10, d10, d14 │ │ │ │ - vstr d5, [r0] │ │ │ │ - ldr r0, [sp, #96] @ 0x60 │ │ │ │ - vstr d7, [r0] │ │ │ │ - ldr r0, [sp, #104] @ 0x68 │ │ │ │ - vstr d10, [r0] │ │ │ │ - vldr d5, [fp, #216] @ 0xd8 │ │ │ │ + vldr d14, [sp, #48] @ 0x30 │ │ │ │ + ldr r2, [sp, #164] @ 0xa4 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ + vstr d7, [r2] │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ + vstr d10, [r2] │ │ │ │ vldr d7, [fp, #208] @ 0xd0 │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ - vldr d14, [sp, #56] @ 0x38 │ │ │ │ + vldr d5, [fp, #216] @ 0xd8 │ │ │ │ vldr d4, [fp, #224] @ 0xe0 │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d6, d3, d5 │ │ │ │ - ldr r0, [sp, #112] @ 0x70 │ │ │ │ - vldr d11, [sp, #616] @ 0x268 │ │ │ │ - vldr d15, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d10, [sp, #384] @ 0x180 │ │ │ │ + vldr d10, [sp, #400] @ 0x190 │ │ │ │ vnmls.f64 d6, d14, d7 │ │ │ │ vmul.f64 d7, d3, d7 │ │ │ │ vldr d3, [fp, #232] @ 0xe8 │ │ │ │ vmla.f64 d7, d14, d5 │ │ │ │ - vldr d14, [sp, #72] @ 0x48 │ │ │ │ - vldr d2, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d14, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d5, d13, d3 │ │ │ │ - vldr d8, [sp, #552] @ 0x228 │ │ │ │ vmla.f64 d5, d14, d4 │ │ │ │ vmul.f64 d3, d14, d3 │ │ │ │ - vldr d0, [sp, #720] @ 0x2d0 │ │ │ │ vnmls.f64 d3, d13, d4 │ │ │ │ - vldr d13, [sp, #624] @ 0x270 │ │ │ │ - vadd.f64 d14, d8, d0 │ │ │ │ + vldr d13, [sp, #640] @ 0x280 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d4, [r0] │ │ │ │ + vldr d5, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ - ldr r0, [sp, #124] @ 0x7c │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d7, d11, d15 │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ - vldr d4, [pc, #980] @ 8a928 │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d4, [pc, #980] @ 90c70 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d5, d10 │ │ │ │ - ldr r0, [sp, #68] @ 0x44 │ │ │ │ - vadd.f64 d9, d6, d7 │ │ │ │ - vstr d3, [r0] │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ + vstr d3, [r2] │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ + vadd.f64 d9, d6, d7 │ │ │ │ vadd.f64 d7, d13, d2 │ │ │ │ vsub.f64 d6, d15, d11 │ │ │ │ - vldr d15, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d3, [sp, #24] │ │ │ │ + vldr d8, [sp, #568] @ 0x238 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vstr d3, [sp, #32] │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vldr d0, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d15, [sp, #448] @ 0x1c0 │ │ │ │ + vadd.f64 d14, d8, d0 │ │ │ │ vadd.f64 d3, d7, d14 │ │ │ │ vsub.f64 d14, d14, d7 │ │ │ │ vsub.f64 d7, d8, d0 │ │ │ │ - vldr d0, [sp, #576] @ 0x240 │ │ │ │ + vmov.f64 d8, d13 │ │ │ │ + vldr d13, [sp, #520] @ 0x208 │ │ │ │ + vldr d0, [sp, #592] @ 0x250 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d11, [sp, #40] @ 0x28 │ │ │ │ + vstr d11, [sp, #32] │ │ │ │ vsub.f64 d11, d5, d10 │ │ │ │ - vsub.f64 d5, d13, d2 │ │ │ │ - vldr d13, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d2, [pc, #892] @ 8a930 │ │ │ │ - vldr d10, [sp, #496] @ 0x1f0 │ │ │ │ + vsub.f64 d5, d8, d2 │ │ │ │ + vldr d2, [pc, #876] @ 90c78 │ │ │ │ + vldr d10, [sp, #512] @ 0x200 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [pc, #888] @ 8a938 │ │ │ │ + vldr d4, [pc, #872] @ 90c80 │ │ │ │ vsub.f64 d15, d10, d15 │ │ │ │ vadd.f64 d8, d11, d5 │ │ │ │ vsub.f64 d11, d11, d5 │ │ │ │ - vldr d5, [sp, #344] @ 0x158 │ │ │ │ - vstr d8, [sp, #48] @ 0x30 │ │ │ │ - vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d5, [sp, #360] @ 0x168 │ │ │ │ + vstr d8, [sp, #40] @ 0x28 │ │ │ │ + vldr d8, [sp, #440] @ 0x1b8 │ │ │ │ vadd.f64 d1, d13, d8 │ │ │ │ - vldr d8, [sp, #328] @ 0x148 │ │ │ │ + vldr d8, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d6, d8, d4 │ │ │ │ vnmls.f64 d6, d5, d2 │ │ │ │ - vldr d5, [sp, #288] @ 0x120 │ │ │ │ + vldr d5, [sp, #304] @ 0x130 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d0, d4 │ │ │ │ vadd.f64 d12, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d8, d1, d12 │ │ │ │ vsub.f64 d12, d1, d12 │ │ │ │ - vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d5, d15, d6 │ │ │ │ vadd.f64 d15, d15, d6 │ │ │ │ - vldr d6, [sp, #424] @ 0x1a8 │ │ │ │ - ldr r0, [sp, #208] @ 0xd0 │ │ │ │ + vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ vadd.f64 d1, d10, d1 │ │ │ │ - vldr d10, [sp, #344] @ 0x158 │ │ │ │ + vldr d10, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d13, d13, d6 │ │ │ │ vmov.f64 d6, d4 │ │ │ │ vmul.f64 d4, d10, d4 │ │ │ │ - vldr d10, [sp, #328] @ 0x148 │ │ │ │ + vldr d10, [sp, #344] @ 0x158 │ │ │ │ vmla.f64 d4, d10, d2 │ │ │ │ - vldr d10, [sp, #288] @ 0x120 │ │ │ │ + vldr d10, [sp, #304] @ 0x130 │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ vnmls.f64 d6, d0, d2 │ │ │ │ vldr d2, [fp, #56] @ 0x38 │ │ │ │ vadd.f64 d10, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d4, d1, d10 │ │ │ │ - vsub.f64 d0, d13, d6 │ │ │ │ vsub.f64 d10, d1, d10 │ │ │ │ - vadd.f64 d13, d13, d6 │ │ │ │ vldr d1, [fp, #48] @ 0x30 │ │ │ │ + vsub.f64 d0, d13, d6 │ │ │ │ + vadd.f64 d13, d13, d6 │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ - vmla.f64 d3, d9, d2 │ │ │ │ vnmls.f64 d6, d9, d1 │ │ │ │ - vldr d9, [fp, #72] @ 0x48 │ │ │ │ vldr d1, [fp, #64] @ 0x40 │ │ │ │ + vmla.f64 d3, d9, d2 │ │ │ │ + vldr d9, [fp, #72] @ 0x48 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ vmla.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vnmls.f64 d4, d8, d1 │ │ │ │ vsub.f64 d1, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vstr d1, [r2] │ │ │ │ + vstr d1, [lr] │ │ │ │ vadd.f64 d1, d3, d4 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vstr d1, [r2] │ │ │ │ - vstr d6, [r0] │ │ │ │ - ldr r0, [sp, #220] @ 0xdc │ │ │ │ - ldr r2, [sp, #248] @ 0xf8 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d4, [fp, #440] @ 0x1b8 │ │ │ │ + ldr r2, [sp, #224] @ 0xe0 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #232] @ 0xe8 │ │ │ │ + vstr d4, [r2] │ │ │ │ vldr d3, [fp, #432] @ 0x1b0 │ │ │ │ + vldr d4, [fp, #440] @ 0x1b8 │ │ │ │ vldr d2, [fp, #456] @ 0x1c8 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ - ldr r0, [sp, #172] @ 0xac │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d11, d4 │ │ │ │ - vmul.f64 d4, d0, d2 │ │ │ │ vnmls.f64 d6, d11, d3 │ │ │ │ vldr d3, [fp, #448] @ 0x1c0 │ │ │ │ - vldr d11, [sp, #32] │ │ │ │ + vmla.f64 d7, d11, d4 │ │ │ │ + vmul.f64 d4, d0, d2 │ │ │ │ + ldr r2, [sp, #264] @ 0x108 │ │ │ │ + vldr d11, [sp, #24] │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vnmls.f64 d5, d0, d3 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d3, [r2] │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vstr d3, [r6] │ │ │ │ - ldr r6, [sp, #188] @ 0xbc │ │ │ │ - vstr d6, [r0] │ │ │ │ - vstr d5, [r6] │ │ │ │ - vldr d6, [fp, #312] @ 0x138 │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + vstr d3, [r7] │ │ │ │ + ldr r7, [sp, #200] @ 0xc8 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #188] @ 0xbc │ │ │ │ + vstr d5, [r7] │ │ │ │ vldr d5, [fp, #304] @ 0x130 │ │ │ │ + vldr d6, [fp, #312] @ 0x138 │ │ │ │ vldr d4, [fp, #328] @ 0x148 │ │ │ │ + ldr r7, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d7, d14, d6 │ │ │ │ vmul.f64 d14, d14, d5 │ │ │ │ - vmla.f64 d14, d11, d6 │ │ │ │ - vmul.f64 d6, d12, d4 │ │ │ │ vnmls.f64 d7, d11, d5 │ │ │ │ vldr d5, [fp, #320] @ 0x140 │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ - vldr d11, [sp, #48] @ 0x30 │ │ │ │ + vmla.f64 d14, d11, d6 │ │ │ │ + vmul.f64 d6, d12, d4 │ │ │ │ + vldr d11, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d6, d10, d5 │ │ │ │ vmul.f64 d10, d10, d4 │ │ │ │ - ldr r0, [sp, #180] @ 0xb4 │ │ │ │ - vldr d1, [sp, #600] @ 0x258 │ │ │ │ - vldr d0, [sp, #672] @ 0x2a0 │ │ │ │ vnmls.f64 d10, d12, d5 │ │ │ │ - vldr d8, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d12, [sp, #528] @ 0x210 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r6] │ │ │ │ + vstr d5, [r7] │ │ │ │ vadd.f64 d5, d14, d10 │ │ │ │ - ldr r6, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d10, d10, d14 │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ vstr d5, [r3] │ │ │ │ - vstr d7, [r6] │ │ │ │ - ldr r6, [sp, #204] @ 0xcc │ │ │ │ - vstr d10, [r6] │ │ │ │ - vldr d10, [sp, #40] @ 0x28 │ │ │ │ - vldr d5, [fp, #184] @ 0xb8 │ │ │ │ + vstr d7, [r7] │ │ │ │ + ldr r7, [sp, #220] @ 0xdc │ │ │ │ + vstr d10, [r7] │ │ │ │ + vldr d10, [sp, #32] │ │ │ │ vldr d7, [fp, #176] @ 0xb0 │ │ │ │ + vldr d5, [fp, #184] @ 0xb8 │ │ │ │ + vldr d4, [fp, #192] @ 0xc0 │ │ │ │ vldr d3, [fp, #200] @ 0xc8 │ │ │ │ vmul.f64 d6, d10, d5 │ │ │ │ - vldr d4, [fp, #192] @ 0xc0 │ │ │ │ - ldr r6, [sp, #260] @ 0x104 │ │ │ │ + ldr r7, [sp, #276] @ 0x114 │ │ │ │ vnmls.f64 d6, d11, d7 │ │ │ │ vmul.f64 d7, d10, d7 │ │ │ │ vmla.f64 d7, d11, d5 │ │ │ │ vmul.f64 d5, d13, d3 │ │ │ │ vmla.f64 d5, d15, d4 │ │ │ │ vmul.f64 d15, d15, d3 │ │ │ │ - vldr d10, [sp, #512] @ 0x200 │ │ │ │ - vsub.f64 d11, d0, d1 │ │ │ │ - vldr d3, [pc, #396] @ 8a938 │ │ │ │ + vldr d3, [pc, #404] @ 90c80 │ │ │ │ vnmls.f64 d15, d13, d4 │ │ │ │ - vldr d13, [sp, #704] @ 0x2c0 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #368] @ 8a930 │ │ │ │ - vstr d4, [r6] │ │ │ │ + vldr d5, [pc, #380] @ 90c78 │ │ │ │ + vstr d4, [r7] │ │ │ │ vadd.f64 d4, d7, d15 │ │ │ │ vsub.f64 d15, d15, d7 │ │ │ │ + vstr d4, [r0] │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ + vstr d15, [r2] │ │ │ │ + vldr d10, [sp, #528] @ 0x210 │ │ │ │ + vldr d14, [sp, #368] @ 0x170 │ │ │ │ + vldr d1, [sp, #616] @ 0x268 │ │ │ │ + vldr d0, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d13, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d12, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d7, d1, d0 │ │ │ │ - vldr d0, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d4, [r5] │ │ │ │ - vstr d6, [r0] │ │ │ │ + vldr d8, [sp, #752] @ 0x2f0 │ │ │ │ + vsub.f64 d11, d0, d1 │ │ │ │ vadd.f64 d6, d10, d13 │ │ │ │ - ldr r0, [sp, #196] @ 0xc4 │ │ │ │ + vldr d1, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d0, [sp, #488] @ 0x1e8 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ - vldr d7, [sp, #608] @ 0x260 │ │ │ │ + vldr d7, [sp, #624] @ 0x270 │ │ │ │ vadd.f64 d6, d12, d8 │ │ │ │ - vstr d15, [r0] │ │ │ │ - vstr d9, [sp, #32] │ │ │ │ - vldr d9, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d4, [sp, #40] @ 0x28 │ │ │ │ + vstr d9, [sp, #24] │ │ │ │ + vldr d9, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ vadd.f64 d15, d7, d9 │ │ │ │ vadd.f64 d4, d15, d6 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ vsub.f64 d6, d12, d8 │ │ │ │ + vldr d8, [sp, #744] @ 0x2e8 │ │ │ │ vadd.f64 d12, d11, d6 │ │ │ │ vsub.f64 d11, d6, d11 │ │ │ │ vsub.f64 d6, d10, d13 │ │ │ │ - vstr d12, [sp, #48] @ 0x30 │ │ │ │ + vldr d13, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d12, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d12, d7, d9 │ │ │ │ - vldr d13, [sp, #408] @ 0x198 │ │ │ │ - vldr d7, [sp, #368] @ 0x170 │ │ │ │ - vldr d9, [sp, #632] @ 0x278 │ │ │ │ + vldr d7, [sp, #384] @ 0x180 │ │ │ │ + vadd.f64 d2, d0, d13 │ │ │ │ + vsub.f64 d13, d1, d8 │ │ │ │ + vldr d9, [sp, #648] @ 0x288 │ │ │ │ vadd.f64 d10, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ + vldr d6, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ - vldr d6, [sp, #296] @ 0x128 │ │ │ │ - vldr d14, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d2, d0, d13 │ │ │ │ - vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d8, [sp, #728] @ 0x2d8 │ │ │ │ - vmla.f64 d6, d9, d5 │ │ │ │ vnmls.f64 d7, d14, d3 │ │ │ │ - ldr r5, [sp, #160] @ 0xa0 │ │ │ │ - vsub.f64 d13, d1, d8 │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + vmla.f64 d6, d9, d5 │ │ │ │ vadd.f64 d14, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d2, d14 │ │ │ │ vsub.f64 d14, d2, d14 │ │ │ │ - vldr d2, [sp, #408] @ 0x198 │ │ │ │ - vstr d6, [sp, #24] │ │ │ │ + vmov.f64 d2, d8 │ │ │ │ + vldr d8, [sp, #384] @ 0x180 │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ vsub.f64 d6, d13, d7 │ │ │ │ vadd.f64 d13, d13, d7 │ │ │ │ - vadd.f64 d7, d1, d8 │ │ │ │ - vldr d1, [sp, #352] @ 0x160 │ │ │ │ + vadd.f64 d7, d1, d2 │ │ │ │ + vldr d1, [sp, #368] @ 0x170 │ │ │ │ + vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ vsub.f64 d2, d0, d2 │ │ │ │ - vldr d8, [sp, #368] @ 0x170 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmul.f64 d5, d1, d5 │ │ │ │ vmov.f64 d1, d3 │ │ │ │ vmla.f64 d5, d8, d3 │ │ │ │ - vldr d3, [sp, #296] @ 0x128 │ │ │ │ + vldr d3, [sp, #312] @ 0x138 │ │ │ │ vldr d8, [fp, #16] │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ vnmls.f64 d3, d9, d1 │ │ │ │ - vldr d9, [sp, #32] │ │ │ │ + vldr d9, [sp, #24] │ │ │ │ vadd.f64 d1, d5, d3 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ vadd.f64 d5, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vldr d1, [fp, #24] │ │ │ │ vsub.f64 d0, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d9, d1 │ │ │ │ - vldr d1, [fp, #40] @ 0x28 │ │ │ │ vnmls.f64 d3, d9, d8 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ + vmla.f64 d4, d9, d1 │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ vldr d8, [fp, #32] │ │ │ │ + vldr d1, [fp, #40] @ 0x28 │ │ │ │ vmul.f64 d1, d9, d1 │ │ │ │ vldr d9, [fp, #40] @ 0x28 │ │ │ │ vmla.f64 d1, d5, d8 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ + ldr r0, [sp, #168] @ 0xa8 │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ vnmls.f64 d5, d9, d8 │ │ │ │ - vsub.f64 d8, d3, d1 │ │ │ │ - vadd.f64 d3, d3, d1 │ │ │ │ - vstr d8, [r5] │ │ │ │ - ldr r5, [sp, #240] @ 0xf0 │ │ │ │ - vadd.f64 d8, d4, d5 │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ - vstr d8, [r3] │ │ │ │ - b.n 8a940 │ │ │ │ + ldr r2, [sp, #228] @ 0xe4 │ │ │ │ + b.n 90c88 │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 8aba8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 90ef0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 8abc8 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 90f10 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - vstr d3, [r5] │ │ │ │ - ldr r5, [sp, #0] │ │ │ │ - vstr d5, [r5] │ │ │ │ - vldr d4, [fp, #408] @ 0x198 │ │ │ │ + vsub.f64 d8, d3, d1 │ │ │ │ + vadd.f64 d3, d3, d1 │ │ │ │ + vstr d8, [r0] │ │ │ │ + vadd.f64 d8, d4, d5 │ │ │ │ + vsub.f64 d5, d5, d4 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + vstr d8, [r3] │ │ │ │ + vstr d3, [r0] │ │ │ │ + vstr d5, [r6] │ │ │ │ vldr d3, [fp, #400] @ 0x190 │ │ │ │ + vldr d4, [fp, #408] @ 0x198 │ │ │ │ vldr d1, [fp, #424] @ 0x1a8 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d5, d11, d4 │ │ │ │ vmul.f64 d11, d11, d3 │ │ │ │ - vmla.f64 d11, d12, d4 │ │ │ │ - vmul.f64 d4, d0, d1 │ │ │ │ vnmls.f64 d5, d12, d3 │ │ │ │ vldr d3, [fp, #416] @ 0x1a0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - ldr r3, [sp, #176] @ 0xb0 │ │ │ │ + vmla.f64 d11, d12, d4 │ │ │ │ + vmul.f64 d4, d0, d1 │ │ │ │ vmla.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ vnmls.f64 d6, d0, d3 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d3, [r2] │ │ │ │ vadd.f64 d3, d11, d6 │ │ │ │ - ldr r0, [sp, #256] @ 0x100 │ │ │ │ vsub.f64 d6, d6, d11 │ │ │ │ - vstr d3, [r0] │ │ │ │ - ldr r0, [sp, #224] @ 0xe0 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vstr d6, [r1] │ │ │ │ - vldr d5, [fp, #280] @ 0x118 │ │ │ │ + ldr r2, [sp, #236] @ 0xec │ │ │ │ + vstr d3, [r2] │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #248] @ 0xf8 │ │ │ │ + vstr d6, [r2] │ │ │ │ vldr d4, [fp, #272] @ 0x110 │ │ │ │ - ldr r0, [sp, #232] @ 0xe8 │ │ │ │ + vldr d5, [fp, #280] @ 0x118 │ │ │ │ + ldr r2, [sp, #768] @ 0x300 │ │ │ │ vmul.f64 d6, d15, d5 │ │ │ │ vmul.f64 d15, d15, d4 │ │ │ │ - vmla.f64 d15, d3, d5 │ │ │ │ vnmls.f64 d6, d3, d4 │ │ │ │ - vldr d3, [fp, #296] @ 0x128 │ │ │ │ + vmla.f64 d15, d3, d5 │ │ │ │ vldr d4, [fp, #288] @ 0x120 │ │ │ │ + vldr d3, [fp, #296] @ 0x128 │ │ │ │ vmul.f64 d5, d14, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d14, d4 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d4, [r3] │ │ │ │ vadd.f64 d4, d15, d7 │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d7, d7, d15 │ │ │ │ + ldr r3, [sp, #204] @ 0xcc │ │ │ │ vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ - vstr d6, [r3] │ │ │ │ + vstr d6, [r2] │ │ │ │ vstr d7, [r4] │ │ │ │ - vldr d6, [sp, #48] @ 0x30 │ │ │ │ - vldr d4, [fp, #152] @ 0x98 │ │ │ │ vldr d5, [fp, #144] @ 0x90 │ │ │ │ + vldr d4, [fp, #152] @ 0x98 │ │ │ │ vldr d3, [fp, #168] @ 0xa8 │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ + ldr r3, [sp, #896] @ 0x380 │ │ │ │ vmul.f64 d7, d6, d4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r4, [sp, #212] @ 0xd4 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ vnmls.f64 d7, d10, d5 │ │ │ │ vmul.f64 d5, d6, d5 │ │ │ │ + str r3, [sp, #896] @ 0x380 │ │ │ │ + vmul.f64 d6, d2, d3 │ │ │ │ + ldr r3, [sp, #772] @ 0x304 │ │ │ │ + ldr r2, [sp, #896] @ 0x380 │ │ │ │ vmla.f64 d5, d10, d4 │ │ │ │ vldr d4, [fp, #160] @ 0xa0 │ │ │ │ - vmul.f64 d6, d2, d3 │ │ │ │ add.w fp, fp, #496 @ 0x1f0 │ │ │ │ + add r9, r3 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #776] @ 0x308 │ │ │ │ vmla.f64 d6, d13, d4 │ │ │ │ vmul.f64 d13, d13, d3 │ │ │ │ + add r5, r3 │ │ │ │ + add sl, r3 │ │ │ │ + ldr r3, [sp, #780] @ 0x30c │ │ │ │ vnmls.f64 d13, d2, d4 │ │ │ │ + eor.w r1, r1, r3 │ │ │ │ + ldr r3, [sp, #900] @ 0x384 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r2] │ │ │ │ + cmp r3, r2 │ │ │ │ + vstr d4, [r4] │ │ │ │ vadd.f64 d4, d5, d13 │ │ │ │ vsub.f64 d13, d13, d5 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #880] @ 0x370 │ │ │ │ - vstr d7, [r0] │ │ │ │ - adds r3, #1 │ │ │ │ - vstr d13, [r7] │ │ │ │ - str r3, [sp, #880] @ 0x370 │ │ │ │ - ldr r3, [sp, #756] @ 0x2f4 │ │ │ │ - add sl, r3 │ │ │ │ - add r8, r3 │ │ │ │ - ldr r3, [sp, #760] @ 0x2f8 │ │ │ │ - add r9, r3 │ │ │ │ - add ip, r3 │ │ │ │ - ldr r3, [sp, #764] @ 0x2fc │ │ │ │ - eor.w lr, lr, r3 │ │ │ │ - ldrd r2, r3, [sp, #880] @ 0x370 │ │ │ │ - cmp r3, r2 │ │ │ │ - bne.w 89760 │ │ │ │ - add.w sp, sp, #772 @ 0x304 │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r6, [sp, #272] @ 0x110 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vstr d13, [ip] │ │ │ │ + bne.w 8fa80 │ │ │ │ + add.w sp, sp, #788 @ 0x314 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0008aa88 : │ │ │ │ - ldr r2, [pc, #12] @ (8aa98 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (8aa9c ) │ │ │ │ +00090dfc : │ │ │ │ + ldr r2, [pc, #12] @ (90e0c ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (90e10 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - subs r3, #22 │ │ │ │ + blx r4 │ │ │ │ movs r1, r0 │ │ │ │ - ldcl 15, cr15, [sp], #-1020 @ 0xfffffc04 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r3 │ │ │ │ - mov r9, r1 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #532 @ 0x214 │ │ │ │ + stc 15, cr15, [pc], {255} @ 0xff │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ mov.w r0, #304 @ 0x130 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r1 │ │ │ │ mov sl, r2 │ │ │ │ - ldr r2, [pc, #84] @ (8ab10 ) │ │ │ │ - ldr r3, [sp, #640] @ 0x280 │ │ │ │ - add r2, pc │ │ │ │ - ldr r4, [sp, #636] @ 0x27c │ │ │ │ - subs r1, r3, #1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r3 │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub.w sp, sp, #532 @ 0x214 │ │ │ │ + ldrd r4, r3, [sp, #636] @ 0x27c │ │ │ │ + ldr r2, [pc, #88] @ (90ea0 ) │ │ │ │ + add.w r1, r3, #4294967295 @ 0xffffffff │ │ │ │ ldr r3, [sp, #632] @ 0x278 │ │ │ │ + add r2, pc │ │ │ │ mla r7, r0, r1, r3 │ │ │ │ ldrd r3, r1, [sp, #640] @ 0x280 │ │ │ │ cmp r3, r1 │ │ │ │ - bge.w 8b690 │ │ │ │ + bge.w 91a36 │ │ │ │ ldr r3, [sp, #648] @ 0x288 │ │ │ │ mov ip, r9 │ │ │ │ mov lr, sl │ │ │ │ - vldr d13, [pc, #36] @ 8ab00 │ │ │ │ - vldr d15, [pc, #40] @ 8ab08 │ │ │ │ mov r9, fp │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov sl, r4 │ │ │ │ + vldr d13, [pc, #40] @ 90e90 │ │ │ │ + vldr d15, [pc, #44] @ 90e98 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #516] @ 0x204 │ │ │ │ - negs r3, r3 │ │ │ │ + rsb r3, r3, #0 │ │ │ │ str r3, [sp, #520] @ 0x208 │ │ │ │ - ldr r3, [pc, #40] @ (8ab14 ) │ │ │ │ - mov sl, r4 │ │ │ │ + ldr r3, [pc, #40] @ (90ea4 ) │ │ │ │ ldr r3, [r2, r3] │ │ │ │ - str r7, [sp, #512] @ 0x200 │ │ │ │ str.w r8, [sp] │ │ │ │ + str r7, [sp, #512] @ 0x200 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #524] @ 0x20c │ │ │ │ - b.n 8ab18 │ │ │ │ + b.n 90ea8 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - asrs r0, r1 │ │ │ │ + ldr r5, [pc, #480] @ (91084 ) │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ + mov.w r8, sl, lsl #3 │ │ │ │ ldr r7, [sp, #0] │ │ │ │ - movs r1, #40 @ 0x28 │ │ │ │ + add.w r3, r8, sl │ │ │ │ vldr d6, [ip] │ │ │ │ - movs r6, #56 @ 0x38 │ │ │ │ - mov.w r8, sl, lsl #3 │ │ │ │ - mul.w r3, r3, sl │ │ │ │ - vldr d5, [r7] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ add.w r2, lr, r3 │ │ │ │ + vldr d5, [r7] │ │ │ │ add r3, r9 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - str r2, [sp, #12] │ │ │ │ vldr d7, [r2] │ │ │ │ + strd r2, r3, [sp, #12] │ │ │ │ mov.w r2, sl, lsl #5 │ │ │ │ add.w r0, lr, r2 │ │ │ │ add.w r5, r9, r2 │ │ │ │ - str r0, [sp, #24] │ │ │ │ add.w fp, ip, r2 │ │ │ │ + vldr d8, [r5] │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ + str r5, [sp, #32] │ │ │ │ vldr d7, [r3] │ │ │ │ - mul.w r3, r1, sl │ │ │ │ - vldr d8, [r5] │ │ │ │ - adds r1, r7, r3 │ │ │ │ + add.w r3, sl, sl, lsl #2 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r1, r7, r3 │ │ │ │ add.w r4, ip, r3 │ │ │ │ + add.w r5, fp, r3 │ │ │ │ + vldr d4, [r1] │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + strd r1, r0, [sp, #20] │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + add.w r2, r9, r3 │ │ │ │ vldr d7, [r0] │ │ │ │ add.w r0, lr, r3 │ │ │ │ - vldr d4, [r1] │ │ │ │ - str r1, [sp, #20] │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add.w r2, r9, r3 │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ str r4, [sp, #48] @ 0x30 │ │ │ │ + strd r0, r2, [sp, #52] @ 0x34 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ - adds r4, r1, r3 │ │ │ │ - str r5, [sp, #32] │ │ │ │ - add.w r5, fp, r3 │ │ │ │ - str r0, [sp, #52] @ 0x34 │ │ │ │ + add.w r4, r1, r3 │ │ │ │ + str r4, [sp, #60] @ 0x3c │ │ │ │ vadd.f64 d1, d7, d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vadd.f64 d8, d2, d3 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ vsub.f64 d9, d0, d4 │ │ │ │ vadd.f64 d4, d0, d4 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ + vldr d6, [fp] │ │ │ │ vadd.f64 d10, d5, d1 │ │ │ │ vsub.f64 d11, d5, d1 │ │ │ │ + vstr d8, [sp] │ │ │ │ vldr d5, [r1] │ │ │ │ - vldr d6, [fp] │ │ │ │ + vstr d4, [sp, #160] @ 0xa0 │ │ │ │ + vldr d4, [r4] │ │ │ │ vstr d7, [sp, #176] @ 0xb0 │ │ │ │ vldr d7, [r0] │ │ │ │ mov.w r0, sl, lsl #4 │ │ │ │ vstr d2, [sp, #376] @ 0x178 │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ + vstr d11, [sp, #168] @ 0xa8 │ │ │ │ + add.w r4, ip, r0 │ │ │ │ + vstr d9, [sp, #352] @ 0x160 │ │ │ │ + vstr d10, [sp, #360] @ 0x168 │ │ │ │ + vstr d3, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - mul.w r2, r6, sl │ │ │ │ - str r4, [sp, #60] @ 0x3c │ │ │ │ - movs r6, #24 │ │ │ │ - vstr d8, [sp] │ │ │ │ + sub.w r2, r8, sl │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ add.w r1, lr, r2 │ │ │ │ + add r2, r9 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ - vstr d9, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vstr d10, [sp, #360] @ 0x168 │ │ │ │ - vstr d4, [sp, #160] @ 0xa0 │ │ │ │ - add r2, r9 │ │ │ │ - vldr d4, [r4] │ │ │ │ - add.w r4, ip, r0 │ │ │ │ - vstr d11, [sp, #168] @ 0xa8 │ │ │ │ - vstr d3, [sp, #368] @ 0x170 │ │ │ │ vldr d7, [lr] │ │ │ │ + strd r5, r1, [sp, #64] @ 0x40 │ │ │ │ vldr d8, [r9] │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r2, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r5] │ │ │ │ - adds r5, r7, r0 │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ - str r1, [sp, #68] @ 0x44 │ │ │ │ + add.w r5, r7, r0 │ │ │ │ vadd.f64 d1, d7, d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vadd.f64 d12, d2, d3 │ │ │ │ - vsub.f64 d10, d2, d3 │ │ │ │ vsub.f64 d14, d0, d4 │ │ │ │ + vsub.f64 d10, d2, d3 │ │ │ │ vadd.f64 d0, d0, d4 │ │ │ │ vadd.f64 d9, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [r4] │ │ │ │ + vstr d14, [sp, #184] @ 0xb8 │ │ │ │ vstr d0, [sp, #200] @ 0xc8 │ │ │ │ + vstr d9, [sp, #192] @ 0xc0 │ │ │ │ vstr d5, [sp, #208] @ 0xd0 │ │ │ │ - vstr d7, [sp, #232] @ 0xe8 │ │ │ │ vldr d5, [r1] │ │ │ │ + vstr d10, [sp, #216] @ 0xd8 │ │ │ │ + vstr d7, [sp, #232] @ 0xe8 │ │ │ │ vldr d7, [r5] │ │ │ │ vstr d1, [sp, #224] @ 0xe0 │ │ │ │ - vstr d14, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ add.w r2, lr, r0 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ - vstr d9, [sp, #192] @ 0xc0 │ │ │ │ vldr d4, [r2] │ │ │ │ - adds r2, r5, r3 │ │ │ │ + str r2, [sp, #72] @ 0x48 │ │ │ │ + add.w r2, r5, r3 │ │ │ │ + add r3, r4 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ - adds r3, r4, r3 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - str r2, [sp, #84] @ 0x54 │ │ │ │ vldr d7, [r2] │ │ │ │ + str r2, [sp, #84] @ 0x54 │ │ │ │ add.w r2, r0, r9 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ mov r0, r7 │ │ │ │ - vstr d10, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ vldr d8, [r2] │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ + str r2, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - mul.w r3, r6, sl │ │ │ │ - movs r6, #48 @ 0x30 │ │ │ │ - str r2, [sp, #88] @ 0x58 │ │ │ │ + add.w r3, sl, sl, lsl #1 │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ + add.w r1, lr, r2 │ │ │ │ vadd.f64 d1, d8, d7 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vadd.f64 d11, d2, d3 │ │ │ │ - vadd.f64 d8, d0, d4 │ │ │ │ vsub.f64 d10, d4, d0 │ │ │ │ + vadd.f64 d8, d0, d4 │ │ │ │ vsub.f64 d2, d2, d3 │ │ │ │ - add.w r1, lr, r3 │ │ │ │ vsub.f64 d9, d5, d1 │ │ │ │ vsub.f64 d14, d6, d7 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d11, [sp, #240] @ 0xf0 │ │ │ │ vstr d8, [sp, #248] @ 0xf8 │ │ │ │ vstr d9, [sp, #256] @ 0x100 │ │ │ │ vstr d10, [sp, #264] @ 0x108 │ │ │ │ vstr d5, [sp, #272] @ 0x110 │ │ │ │ vstr d2, [sp, #280] @ 0x118 │ │ │ │ vstr d14, [sp, #288] @ 0x120 │ │ │ │ vstr d6, [sp, #296] @ 0x128 │ │ │ │ vldr d5, [r1] │ │ │ │ str r1, [sp, #100] @ 0x64 │ │ │ │ - mul.w r1, r6, sl │ │ │ │ - adds r2, r7, r1 │ │ │ │ - str r2, [sp, #104] @ 0x68 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, r9, r3 │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ + add.w r1, r7, r3 │ │ │ │ + vldr d7, [r1] │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ + add.w r1, r9, r2 │ │ │ │ + str r1, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, ip, r1 │ │ │ │ - str r2, [sp, #112] @ 0x70 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, r7, r8 │ │ │ │ - str r2, [sp, #124] @ 0x7c │ │ │ │ - vldr d4, [r2] │ │ │ │ - mov.w r2, sl, lsl #6 │ │ │ │ - add.w r6, lr, r2 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, ip, r3 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ + add.w r1, r7, r8 │ │ │ │ + vldr d4, [r1] │ │ │ │ + str r1, [sp, #124] @ 0x7c │ │ │ │ + mov.w r1, sl, lsl #6 │ │ │ │ + add.w r6, lr, r1 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ - str r6, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r6] │ │ │ │ + str r6, [sp, #128] @ 0x80 │ │ │ │ add.w r6, ip, r8 │ │ │ │ str r6, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d10, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r6] │ │ │ │ - add.w r6, r9, r2 │ │ │ │ - str r6, [sp, #136] @ 0x88 │ │ │ │ + add.w r6, r9, r1 │ │ │ │ vldr d8, [r6] │ │ │ │ - adds r6, r7, r2 │ │ │ │ + str r6, [sp, #136] @ 0x88 │ │ │ │ + add.w r6, r7, r1 │ │ │ │ add.w r7, lr, r8 │ │ │ │ - str r7, [sp, #148] @ 0x94 │ │ │ │ - add r2, ip │ │ │ │ + add r1, ip │ │ │ │ add r8, r9 │ │ │ │ - vadd.f64 d1, d7, d8 │ │ │ │ - vsub.f64 d7, d7, d8 │ │ │ │ vadd.f64 d11, d0, d4 │ │ │ │ vsub.f64 d9, d4, d0 │ │ │ │ - vldr d4, [r2] │ │ │ │ + str r7, [sp, #148] @ 0x94 │ │ │ │ + vldr d4, [r1] │ │ │ │ vadd.f64 d14, d2, d10 │ │ │ │ vsub.f64 d10, d2, d10 │ │ │ │ + vadd.f64 d1, d7, d8 │ │ │ │ + vsub.f64 d7, d7, d8 │ │ │ │ + vstr d11, [sp, #304] @ 0x130 │ │ │ │ + vstr d9, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d8, d5, d1 │ │ │ │ vsub.f64 d1, d5, d1 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [r7] │ │ │ │ - add.w r7, lr, r1 │ │ │ │ + add.w r7, lr, r3 │ │ │ │ + add r3, r9 │ │ │ │ + vldr d3, [r7] │ │ │ │ str r7, [sp, #152] @ 0x98 │ │ │ │ - add r1, r9 │ │ │ │ - vstr d8, [sp, #312] @ 0x138 │ │ │ │ + mov r7, r0 │ │ │ │ + add r7, r2 │ │ │ │ + add r2, ip │ │ │ │ + vldr d2, [r3] │ │ │ │ vstr d7, [sp, #344] @ 0x158 │ │ │ │ vldr d7, [r6] │ │ │ │ - vldr d3, [r7] │ │ │ │ - mov r7, r0 │ │ │ │ - add r7, r3 │ │ │ │ vstr d5, [sp, #336] @ 0x150 │ │ │ │ + vstr d8, [sp, #312] @ 0x138 │ │ │ │ + str r7, [sp, #156] @ 0x9c │ │ │ │ + vstr d1, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r8] │ │ │ │ - add r3, ip │ │ │ │ - vldr d2, [r1] │ │ │ │ - str r7, [sp, #156] @ 0x9c │ │ │ │ vadd.f64 d8, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [r7] │ │ │ │ - vstr d11, [sp, #304] @ 0x130 │ │ │ │ - vstr d9, [sp, #320] @ 0x140 │ │ │ │ - vstr d1, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ + vldr d6, [r2] │ │ │ │ vadd.f64 d0, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d11, d8, d3 │ │ │ │ vadd.f64 d2, d5, d1 │ │ │ │ vadd.f64 d8, d8, d3 │ │ │ │ - vsub.f64 d5, d5, d1 │ │ │ │ vldr d3, [sp, #328] @ 0x148 │ │ │ │ + vsub.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vldr d4, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d9, d7, d0 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vsub.f64 d3, d4, d3 │ │ │ │ vldr d4, [sp, #272] @ 0x110 │ │ │ │ @@ -154779,21 +157913,21 @@ │ │ │ │ vstr d4, [sp, #416] @ 0x1a0 │ │ │ │ vldr d4, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d0, d4, d11 │ │ │ │ vldr d4, [sp, #184] @ 0xb8 │ │ │ │ vstr d0, [sp, #424] @ 0x1a8 │ │ │ │ vldr d0, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d3, d4, d0 │ │ │ │ - vldr d4, [sp, #344] @ 0x158 │ │ │ │ vldr d0, [sp, #232] @ 0xe8 │ │ │ │ + vldr d4, [sp, #344] @ 0x158 │ │ │ │ + vstr d3, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d0, d0, d4 │ │ │ │ vldr d4, [sp, #264] @ 0x108 │ │ │ │ - vstr d3, [sp, #432] @ 0x1b0 │ │ │ │ - vsub.f64 d3, d8, d4 │ │ │ │ vstr d0, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d3, d8, d4 │ │ │ │ vldr d0, [sp, #256] @ 0x100 │ │ │ │ vstr d3, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d4, d9, d0 │ │ │ │ vldr d3, [sp, #192] @ 0xc0 │ │ │ │ vstr d4, [sp, #456] @ 0x1c8 │ │ │ │ vldr d4, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d0, d3, d4 │ │ │ │ @@ -154814,40 +157948,40 @@ │ │ │ │ vldr d12, [sp, #240] @ 0xf0 │ │ │ │ vstr d3, [sp, #496] @ 0x1f0 │ │ │ │ vldr d3, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d12, d2, d12 │ │ │ │ vadd.f64 d4, d3, d10 │ │ │ │ vldr d3, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ - vldr d3, [pc, #992] @ 8b310 │ │ │ │ + vldr d3, [pc, #988] @ 916b0 │ │ │ │ vadd.f64 d10, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vmul.f64 d5, d4, d3 │ │ │ │ vstr d10, [sp, #280] @ 0x118 │ │ │ │ - vldr d10, [sp, #240] @ 0xf0 │ │ │ │ vmov.f64 d4, d3 │ │ │ │ - vadd.f64 d2, d10, d2 │ │ │ │ + vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + vldr d10, [sp, #240] @ 0xf0 │ │ │ │ vstr d5, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d5, d0, d14 │ │ │ │ + vadd.f64 d2, d10, d2 │ │ │ │ vldr d10, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d9, d10, d9 │ │ │ │ - vldr d10, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d14, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vldr d2, [sp, #312] @ 0x138 │ │ │ │ - vadd.f64 d7, d10, d7 │ │ │ │ - vmul.f64 d0, d5, d3 │ │ │ │ + vadd.f64 d9, d10, d9 │ │ │ │ + vldr d10, [sp, #272] @ 0x110 │ │ │ │ + vmul.f64 d0, d5, d4 │ │ │ │ vldr d5, [sp, #192] @ 0xc0 │ │ │ │ vstr d14, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d7, d10, d7 │ │ │ │ vldr d14, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vadd.f64 d2, d5, d9 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ - vmul.f64 d9, d5, d3 │ │ │ │ - vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + vmul.f64 d9, d5, d4 │ │ │ │ vldr d5, [sp, #344] @ 0x158 │ │ │ │ vstr d2, [sp, #240] @ 0xf0 │ │ │ │ vldr d2, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ vldr d3, [sp, #296] @ 0x128 │ │ │ │ vstr d9, [sp, #256] @ 0x100 │ │ │ │ vldr d9, [sp, #248] @ 0xf8 │ │ │ │ @@ -154875,22 +158009,22 @@ │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ vadd.f64 d9, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vstr d9, [sp, #192] @ 0xc0 │ │ │ │ vstr d7, [sp, #224] @ 0xe0 │ │ │ │ vldr d14, [sp, #200] @ 0xc8 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ vldr d9, [sp, #320] @ 0x140 │ │ │ │ vldr d1, [sp, #176] @ 0xb0 │ │ │ │ - ldr r7, [sp, #512] @ 0x200 │ │ │ │ + vldr d11, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d7, d14, d9 │ │ │ │ vldr d14, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ - vldr d11, [sp, #168] @ 0xa8 │ │ │ │ - vldr d2, [sp, #160] @ 0xa0 │ │ │ │ + ldr r7, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d8, d14, d8 │ │ │ │ vldr d14, [sp, #216] @ 0xd8 │ │ │ │ vstr d1, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d1, d11, d5 │ │ │ │ vldr d11, [r7, #72] @ 0x48 │ │ │ │ vsub.f64 d9, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ @@ -154903,279 +158037,279 @@ │ │ │ │ vmla.f64 d8, d4, d2 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ vldr d11, [sp, #480] @ 0x1e0 │ │ │ │ vnmls.f64 d4, d1, d2 │ │ │ │ vmov.f64 d1, #80 @ 0x3e800000 0.250 │ │ │ │ vstr d8, [sp, #232] @ 0xe8 │ │ │ │ vldr d8, [sp, #176] @ 0xb0 │ │ │ │ - vmls.f64 d8, d3, d1 │ │ │ │ vstr d4, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d4, d12, d15 │ │ │ │ vmul.f64 d12, d12, d13 │ │ │ │ - vmla.f64 d12, d11, d15 │ │ │ │ + vmls.f64 d8, d3, d1 │ │ │ │ vnmls.f64 d4, d11, d13 │ │ │ │ + vmla.f64 d12, d11, d15 │ │ │ │ vsub.f64 d3, d8, d6 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vldr d8, [sp, #472] @ 0x1d8 │ │ │ │ - vadd.f64 d2, d4, d3 │ │ │ │ vsub.f64 d11, d3, d4 │ │ │ │ - vstr d2, [sp, #264] @ 0x108 │ │ │ │ - vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ + vadd.f64 d2, d4, d3 │ │ │ │ vstr d11, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d11, d6, d12 │ │ │ │ vadd.f64 d12, d12, d6 │ │ │ │ vldr d6, [sp, #168] @ 0xa8 │ │ │ │ + vstr d2, [sp, #264] @ 0x108 │ │ │ │ + vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ vmls.f64 d6, d5, d1 │ │ │ │ vmul.f64 d4, d2, d15 │ │ │ │ vmul.f64 d3, d2, d13 │ │ │ │ vmov.f64 d2, d1 │ │ │ │ - vmla.f64 d3, d8, d15 │ │ │ │ vnmls.f64 d4, d8, d13 │ │ │ │ + vmla.f64 d3, d8, d15 │ │ │ │ vldr d8, [sp, #440] @ 0x1b8 │ │ │ │ vadd.f64 d5, d10, d6 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vsub.f64 d1, d5, d3 │ │ │ │ vsub.f64 d10, d6, d4 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ + vsub.f64 d1, d5, d3 │ │ │ │ vstr d10, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d10, d3, d5 │ │ │ │ vldr d5, [sp, #408] @ 0x198 │ │ │ │ vstr d6, [sp, #272] @ 0x110 │ │ │ │ vldr d6, [sp, #384] @ 0x180 │ │ │ │ - vmul.f64 d4, d5, d15 │ │ │ │ vmul.f64 d3, d5, d13 │ │ │ │ + vmul.f64 d4, d5, d15 │ │ │ │ vmla.f64 d3, d6, d15 │ │ │ │ vnmls.f64 d4, d6, d13 │ │ │ │ vldr d6, [sp, #160] @ 0xa0 │ │ │ │ vmls.f64 d6, d7, d2 │ │ │ │ vadd.f64 d7, d9, d6 │ │ │ │ vsub.f64 d9, d6, d9 │ │ │ │ vadd.f64 d5, d4, d9 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ vsub.f64 d9, d9, d4 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ vstr d5, [sp, #160] @ 0xa0 │ │ │ │ vldr d5, [sp, #416] @ 0x1a0 │ │ │ │ vmul.f64 d3, d5, d15 │ │ │ │ vmul.f64 d4, d5, d13 │ │ │ │ - vmla.f64 d4, d8, d15 │ │ │ │ vldr d5, [sp] │ │ │ │ vnmls.f64 d3, d8, d13 │ │ │ │ + vmla.f64 d4, d8, d15 │ │ │ │ vldr d8, [sp, #216] @ 0xd8 │ │ │ │ vmls.f64 d5, d8, d2 │ │ │ │ vsub.f64 d8, d5, d0 │ │ │ │ vadd.f64 d5, d0, d5 │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d2, d3, d8 │ │ │ │ vsub.f64 d8, d8, d3 │ │ │ │ vstr d5, [sp, #216] @ 0xd8 │ │ │ │ vldr d4, [r7] │ │ │ │ - vldr d3, [r7, #8] │ │ │ │ str r0, [sp, #0] │ │ │ │ + vldr d3, [r7, #8] │ │ │ │ vmul.f64 d5, d1, d3 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vnmls.f64 d6, d1, d4 │ │ │ │ vldr d1, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d4, d14, d5 │ │ │ │ vadd.f64 d14, d14, d5 │ │ │ │ vstr d4, [r0] │ │ │ │ vadd.f64 d4, d1, d6 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ vstr d4, [ip] │ │ │ │ vstr d14, [lr] │ │ │ │ vstr d6, [r9] │ │ │ │ - vldr d5, [r7, #56] @ 0x38 │ │ │ │ vldr d4, [r7, #48] @ 0x30 │ │ │ │ + vldr d5, [r7, #56] @ 0x38 │ │ │ │ vldr d14, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d6, d11, d5 │ │ │ │ vmul.f64 d11, d11, d4 │ │ │ │ - vmla.f64 d11, d0, d5 │ │ │ │ vnmls.f64 d6, d0, d4 │ │ │ │ vldr d4, [sp, #232] @ 0xe8 │ │ │ │ + vmla.f64 d11, d0, d5 │ │ │ │ vsub.f64 d5, d6, d4 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vstr d5, [r5] │ │ │ │ vadd.f64 d5, d14, d11 │ │ │ │ vsub.f64 d11, d14, d11 │ │ │ │ ldr r5, [sp, #32] │ │ │ │ vstr d5, [r4] │ │ │ │ ldr r4, [sp, #72] @ 0x48 │ │ │ │ vstr d6, [r4] │ │ │ │ vstr d11, [r0] │ │ │ │ + vldr d6, [r7, #112] @ 0x70 │ │ │ │ vldr d4, [r7, #120] @ 0x78 │ │ │ │ vldr d11, [sp, #176] @ 0xb0 │ │ │ │ - vldr d6, [r7, #112] @ 0x70 │ │ │ │ vldr d3, [r7, #128] @ 0x80 │ │ │ │ - vmul.f64 d5, d11, d4 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d5, d11, d4 │ │ │ │ vnmls.f64 d5, d2, d6 │ │ │ │ vmul.f64 d6, d11, d6 │ │ │ │ vmla.f64 d6, d2, d4 │ │ │ │ vldr d2, [r7, #136] @ 0x88 │ │ │ │ vmul.f64 d4, d10, d2 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vnmls.f64 d7, d10, d3 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vstr d3, [r0] │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ vstr d3, [fp] │ │ │ │ vstr d5, [r0] │ │ │ │ mov r0, r7 │ │ │ │ vstr d7, [r5] │ │ │ │ - vldr d5, [r7, #184] @ 0xb8 │ │ │ │ vldr d7, [r7, #176] @ 0xb0 │ │ │ │ + vldr d5, [r7, #184] @ 0xb8 │ │ │ │ vldr d11, [sp, #264] @ 0x108 │ │ │ │ - vldr d3, [r7, #200] @ 0xc8 │ │ │ │ - vldr d14, [sp, #272] @ 0x110 │ │ │ │ + vldr d4, [r0, #192] @ 0xc0 │ │ │ │ + vldr d3, [r0, #200] @ 0xc8 │ │ │ │ vmul.f64 d6, d11, d5 │ │ │ │ - vldr d4, [r7, #192] @ 0xc0 │ │ │ │ + vldr d14, [sp, #272] @ 0x110 │ │ │ │ ldr r5, [sp, #104] @ 0x68 │ │ │ │ ldr r7, [sp, #152] @ 0x98 │ │ │ │ - vldr d1, [sp, #216] @ 0xd8 │ │ │ │ vnmls.f64 d6, d8, d7 │ │ │ │ vmul.f64 d7, d11, d7 │ │ │ │ + vldr d11, [sp, #168] @ 0xa8 │ │ │ │ + vldr d1, [sp, #216] @ 0xd8 │ │ │ │ vmla.f64 d7, d8, d5 │ │ │ │ vmul.f64 d5, d14, d3 │ │ │ │ - vmla.f64 d5, d9, d4 │ │ │ │ - vmul.f64 d9, d9, d3 │ │ │ │ - vldr d11, [sp, #168] @ 0xa8 │ │ │ │ + vldr d10, [sp, #280] @ 0x118 │ │ │ │ vldr d2, [sp, #376] @ 0x178 │ │ │ │ vldr d8, [sp, #368] @ 0x170 │ │ │ │ + vmla.f64 d5, d9, d4 │ │ │ │ + vmul.f64 d9, d9, d3 │ │ │ │ vnmls.f64 d9, d14, d4 │ │ │ │ vldr d14, [sp, #160] @ 0xa0 │ │ │ │ - vldr d10, [sp, #280] @ 0x118 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d4, [r5] │ │ │ │ vadd.f64 d4, d7, d9 │ │ │ │ - ldr r5, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d9, d9, d7 │ │ │ │ + ldr r5, [sp, #112] @ 0x70 │ │ │ │ vstr d4, [r5] │ │ │ │ + mov r5, r6 │ │ │ │ vstr d6, [r7] │ │ │ │ - vstr d9, [r1] │ │ │ │ - vldr d5, [r0, #248] @ 0xf8 │ │ │ │ + vstr d9, [r3] │ │ │ │ + mov r3, r0 │ │ │ │ vldr d7, [r0, #240] @ 0xf0 │ │ │ │ + vldr d5, [r0, #248] @ 0xf8 │ │ │ │ + vldr d4, [r0, #256] @ 0x100 │ │ │ │ vldr d3, [r0, #264] @ 0x108 │ │ │ │ vmul.f64 d6, d12, d5 │ │ │ │ - vldr d4, [r0, #256] @ 0x100 │ │ │ │ + ldr r6, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d6, d1, d7 │ │ │ │ vmul.f64 d7, d12, d7 │ │ │ │ vmla.f64 d7, d1, d5 │ │ │ │ vmul.f64 d5, d11, d3 │ │ │ │ - vmla.f64 d5, d14, d4 │ │ │ │ vmul.f64 d3, d14, d3 │ │ │ │ - vnmls.f64 d3, d11, d4 │ │ │ │ - b.n 8b318 │ │ │ │ - nop │ │ │ │ - b.w ff533a42 │ │ │ │ - b.n 8ba06 │ │ │ │ + b.n 916b8 │ │ │ │ + b.w ff539de2 │ │ │ │ + b.n 91da6 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ + vmla.f64 d5, d14, d4 │ │ │ │ + vnmls.f64 d3, d11, d4 │ │ │ │ vldr d11, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d8, d10 │ │ │ │ - vstr d4, [r6] │ │ │ │ + vstr d4, [r5] │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ - ldr r6, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vadd.f64 d7, d2, d11 │ │ │ │ - vstr d4, [r2] │ │ │ │ - mov r2, r0 │ │ │ │ + vstr d4, [r1] │ │ │ │ vstr d6, [r6] │ │ │ │ ldr r6, [sp, #136] @ 0x88 │ │ │ │ vstr d3, [r6] │ │ │ │ - vldr d6, [r0, #152] @ 0x98 │ │ │ │ vldr d4, [r0, #144] @ 0x90 │ │ │ │ + vldr d6, [r0, #152] @ 0x98 │ │ │ │ vmul.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmla.f64 d7, d5, d6 │ │ │ │ vmov.f64 d11, d3 │ │ │ │ vnmls.f64 d11, d5, d4 │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ vstr d11, [sp, #24] │ │ │ │ + vstr d7, [sp, #32] │ │ │ │ vldr d1, [sp, #352] @ 0x160 │ │ │ │ - vldr d0, [sp, #360] @ 0x168 │ │ │ │ + vldr d6, [r0, #224] @ 0xe0 │ │ │ │ vldr d11, [sp, #240] @ 0xf0 │ │ │ │ + vldr d0, [sp, #360] @ 0x168 │ │ │ │ vldr d4, [r0, #232] @ 0xe8 │ │ │ │ vldr d7, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d5, d0, d11 │ │ │ │ - vldr d6, [r0, #224] @ 0xe0 │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ vldr d14, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ vldr d12, [sp, #488] @ 0x1e8 │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmov.f64 d4, d8 │ │ │ │ vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ - vmls.f64 d4, d10, d3 │ │ │ │ - vldr d10, [sp, #432] @ 0x1b0 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vmul.f64 d6, d14, d13 │ │ │ │ + vmls.f64 d4, d10, d3 │ │ │ │ + vldr d10, [sp, #432] @ 0x1b0 │ │ │ │ vmla.f64 d6, d12, d15 │ │ │ │ vstr d9, [sp, #40] @ 0x28 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d7, d14, d15 │ │ │ │ vnmls.f64 d7, d12, d13 │ │ │ │ vldr d12, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d5, d4, d12 │ │ │ │ vadd.f64 d4, d12, d4 │ │ │ │ - vsub.f64 d14, d4, d6 │ │ │ │ vsub.f64 d12, d5, d7 │ │ │ │ vadd.f64 d5, d7, d5 │ │ │ │ + vsub.f64 d14, d4, d6 │ │ │ │ vmul.f64 d7, d8, d13 │ │ │ │ - vmla.f64 d7, d10, d15 │ │ │ │ - vstr d14, [sp, #104] @ 0x68 │ │ │ │ - vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vmov.f64 d5, d0 │ │ │ │ - vmls.f64 d5, d11, d3 │ │ │ │ vstr d12, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d12, d6, d4 │ │ │ │ vmul.f64 d6, d8, d15 │ │ │ │ + vstr d5, [sp, #112] @ 0x70 │ │ │ │ + vmov.f64 d5, d0 │ │ │ │ + vmla.f64 d7, d10, d15 │ │ │ │ vldr d8, [sp, #256] @ 0x100 │ │ │ │ + vstr d14, [sp, #104] @ 0x68 │ │ │ │ + vmls.f64 d5, d11, d3 │ │ │ │ vnmls.f64 d6, d10, d13 │ │ │ │ vldr d10, [sp, #456] @ 0x1c8 │ │ │ │ vsub.f64 d4, d5, d8 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - vadd.f64 d8, d7, d5 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ vadd.f64 d14, d6, d4 │ │ │ │ vsub.f64 d9, d4, d6 │ │ │ │ - vmul.f64 d4, d10, d15 │ │ │ │ vldr d6, [sp, #464] @ 0x1d0 │ │ │ │ + vadd.f64 d8, d7, d5 │ │ │ │ + vmul.f64 d4, d10, d15 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ vmul.f64 d7, d10, d13 │ │ │ │ vldr d10, [sp, #184] @ 0xb8 │ │ │ │ - vmla.f64 d7, d6, d15 │ │ │ │ - vstr d9, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d4, d6, d13 │ │ │ │ + vstr d9, [sp, #128] @ 0x80 │ │ │ │ + vmla.f64 d7, d6, d15 │ │ │ │ vmov.f64 d6, d1 │ │ │ │ - vmls.f64 d6, d10, d3 │ │ │ │ vldr d1, [sp, #208] @ 0xd0 │ │ │ │ + vmls.f64 d6, d10, d3 │ │ │ │ vsub.f64 d10, d6, d1 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d9, d10, d4 │ │ │ │ vadd.f64 d10, d4, d10 │ │ │ │ vldr d4, [sp, #392] @ 0x188 │ │ │ │ vmul.f64 d0, d6, d15 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ - vmla.f64 d6, d4, d15 │ │ │ │ vnmls.f64 d0, d4, d13 │ │ │ │ + vmla.f64 d6, d4, d15 │ │ │ │ vldr d4, [sp, #192] @ 0xc0 │ │ │ │ vmls.f64 d2, d4, d3 │ │ │ │ vldr d3, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d1, d3, d2 │ │ │ │ vsub.f64 d4, d2, d3 │ │ │ │ vsub.f64 d2, d1, d6 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ @@ -155190,197 +158324,203 @@ │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vnmls.f64 d7, d5, d0 │ │ │ │ vldr d0, [sp, #24] │ │ │ │ vsub.f64 d5, d0, d1 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ vstr d5, [r1] │ │ │ │ vldr d6, [sp, #32] │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ - ldr r0, [sp, #52] @ 0x34 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ + ldrd r4, r0, [sp, #48] @ 0x30 │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d0, [sp, #72] @ 0x48 │ │ │ │ - ldr r7, [sp, #148] @ 0x94 │ │ │ │ - ldr r6, [sp, #144] @ 0x90 │ │ │ │ + ldrd r6, r7, [sp, #144] @ 0x90 │ │ │ │ vstr d5, [r4] │ │ │ │ vstr d1, [r0] │ │ │ │ vstr d7, [r1] │ │ │ │ - vldr d5, [r2, #216] @ 0xd8 │ │ │ │ - vldr d1, [r2, #208] @ 0xd0 │ │ │ │ + vldr d1, [r3, #208] @ 0xd0 │ │ │ │ + vldr d5, [r3, #216] @ 0xd8 │ │ │ │ + ldr r1, [sp, #68] @ 0x44 │ │ │ │ ldr r0, [sp, #84] @ 0x54 │ │ │ │ vmul.f64 d7, d2, d5 │ │ │ │ - ldr r1, [sp, #68] @ 0x44 │ │ │ │ vmul.f64 d2, d2, d1 │ │ │ │ - vmla.f64 d2, d12, d5 │ │ │ │ vnmls.f64 d7, d12, d1 │ │ │ │ vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d2, d12, d5 │ │ │ │ vsub.f64 d5, d7, d1 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ vldr d1, [sp, #88] @ 0x58 │ │ │ │ vstr d5, [r0] │ │ │ │ vadd.f64 d5, d0, d2 │ │ │ │ - ldr r0, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d2, d0, d2 │ │ │ │ + ldr r0, [sp, #96] @ 0x60 │ │ │ │ vstr d5, [r0] │ │ │ │ vstr d7, [r1] │ │ │ │ ldr r1, [sp, #80] @ 0x50 │ │ │ │ ldr r0, [sp, #124] @ 0x7c │ │ │ │ vstr d2, [r1] │ │ │ │ - vldr d5, [r2, #24] │ │ │ │ - vldr d2, [r2, #16] │ │ │ │ + vldr d2, [r3, #16] │ │ │ │ + vldr d5, [r3, #24] │ │ │ │ vmul.f64 d7, d3, d5 │ │ │ │ vmul.f64 d3, d3, d2 │ │ │ │ - vmla.f64 d3, d1, d5 │ │ │ │ vnmls.f64 d7, d1, d2 │ │ │ │ - vldr d1, [r2, #40] @ 0x28 │ │ │ │ - vldr d2, [r2, #32] │ │ │ │ + vmla.f64 d3, d1, d5 │ │ │ │ + vldr d2, [r3, #32] │ │ │ │ + vldr d1, [r3, #40] @ 0x28 │ │ │ │ vmul.f64 d5, d14, d1 │ │ │ │ vmla.f64 d5, d9, d2 │ │ │ │ vmul.f64 d9, d9, d1 │ │ │ │ vnmls.f64 d9, d14, d2 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstr d2, [r0] │ │ │ │ vadd.f64 d2, d3, d9 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ vstr d2, [r6] │ │ │ │ vstr d7, [r7] │ │ │ │ vstr d9, [r8] │ │ │ │ - vldr d3, [r2, #80] @ 0x50 │ │ │ │ - vldr d5, [r2, #88] @ 0x58 │ │ │ │ + vldr d3, [r3, #80] @ 0x50 │ │ │ │ + vldr d5, [r3, #88] @ 0x58 │ │ │ │ + ldrd r4, r5, [sp, #60] @ 0x3c │ │ │ │ vldr d6, [sp, #136] @ 0x88 │ │ │ │ vldr d2, [sp, #104] @ 0x68 │ │ │ │ vldr d1, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d7, d6, d5 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vmla.f64 d6, d2, d5 │ │ │ │ ldr r7, [sp, #156] @ 0x9c │ │ │ │ ldr r1, [sp, #100] @ 0x64 │ │ │ │ - ldr r4, [sp, #60] @ 0x3c │ │ │ │ + vmla.f64 d6, d2, d5 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d2, [r2, #104] @ 0x68 │ │ │ │ - vldr d3, [r2, #96] @ 0x60 │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ + vldr d3, [r3, #96] @ 0x60 │ │ │ │ + vldr d2, [r3, #104] @ 0x68 │ │ │ │ vmul.f64 d5, d1, d2 │ │ │ │ vmla.f64 d5, d10, d3 │ │ │ │ vmul.f64 d10, d10, d2 │ │ │ │ vnmls.f64 d10, d1, d3 │ │ │ │ vsub.f64 d3, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstr d3, [r7] │ │ │ │ vadd.f64 d3, d6, d10 │ │ │ │ vsub.f64 d10, d10, d6 │ │ │ │ ldr r7, [sp, #0] │ │ │ │ - vstr d3, [r3] │ │ │ │ + vstr d3, [r2] │ │ │ │ vstr d7, [r1] │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ ldr r1, [sp, #120] @ 0x78 │ │ │ │ vldr d3, [sp, #112] @ 0x70 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ vstr d10, [r1] │ │ │ │ - mov r1, r2 │ │ │ │ - vldr d6, [r2, #280] @ 0x118 │ │ │ │ - vldr d5, [r2, #272] @ 0x110 │ │ │ │ + mov r1, r3 │ │ │ │ + vldr d5, [r3, #272] @ 0x110 │ │ │ │ + vldr d6, [r3, #280] @ 0x118 │ │ │ │ vmul.f64 d7, d4, d6 │ │ │ │ vmul.f64 d4, d4, d5 │ │ │ │ - vmla.f64 d4, d3, d6 │ │ │ │ vnmls.f64 d7, d3, d5 │ │ │ │ - vldr d3, [r2, #296] @ 0x128 │ │ │ │ - vldr d5, [r2, #288] @ 0x120 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ + vmla.f64 d4, d3, d6 │ │ │ │ + vldr d5, [r3, #288] @ 0x120 │ │ │ │ + vldr d3, [r3, #296] @ 0x128 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ vmul.f64 d6, d8, d3 │ │ │ │ vmla.f64 d6, d11, d5 │ │ │ │ vmul.f64 d11, d11, d3 │ │ │ │ vnmls.f64 d11, d8, d5 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r4] │ │ │ │ vadd.f64 d5, d4, d11 │ │ │ │ vsub.f64 d11, d11, d4 │ │ │ │ vstr d5, [r5] │ │ │ │ vstr d7, [r2] │ │ │ │ vstr d11, [r3] │ │ │ │ ldr r3, [sp, #640] @ 0x280 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #640] @ 0x280 │ │ │ │ ldr r3, [sp, #516] @ 0x204 │ │ │ │ add r7, r3 │ │ │ │ add ip, r3 │ │ │ │ ldr r3, [sp, #520] @ 0x208 │ │ │ │ str r7, [sp, #0] │ │ │ │ add lr, r3 │ │ │ │ add r9, r3 │ │ │ │ add.w r3, r1, #304 @ 0x130 │ │ │ │ str r3, [sp, #512] @ 0x200 │ │ │ │ ldr r3, [sp, #524] @ 0x20c │ │ │ │ + ldr r2, [sp, #640] @ 0x280 │ │ │ │ eor.w sl, sl, r3 │ │ │ │ - ldrd r2, r3, [sp, #640] @ 0x280 │ │ │ │ + ldr r3, [sp, #644] @ 0x284 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 8ab18 │ │ │ │ + bne.w 90ea8 │ │ │ │ add.w sp, sp, #532 @ 0x214 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0008b69c : │ │ │ │ - ldr r2, [pc, #12] @ (8b6ac ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (8b6b0 ) │ │ │ │ +00091a54 : │ │ │ │ + ldr r2, [pc, #12] @ (91a64 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (91a68 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - cmp r7, #50 @ 0x32 │ │ │ │ + subs r3, #120 @ 0x78 │ │ │ │ movs r1, r0 │ │ │ │ - bl 4856b2 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ + bl 449a6a │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d10} │ │ │ │ - ldrd r5, r7, [sp, #68] @ 0x44 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ - subs r6, r5, #1 │ │ │ │ + ldrd r5, r7, [sp, #68] @ 0x44 │ │ │ │ + add.w r6, r5, #4294967295 @ 0xffffffff │ │ │ │ cmp r5, r7 │ │ │ │ - mla ip, ip, r6, r4 │ │ │ │ - bge.w 8b7f4 │ │ │ │ + add.w r6, r6, r6, lsl #1 │ │ │ │ + add.w ip, r4, r6, lsl #4 │ │ │ │ + bge.w 91bc2 │ │ │ │ ldr r4, [sp, #64] @ 0x40 │ │ │ │ mov.w lr, r4, lsl #3 │ │ │ │ ldr r4, [sp, #76] @ 0x4c │ │ │ │ cmp r4, #1 │ │ │ │ it eq │ │ │ │ addeq.w ip, ip, #48 @ 0x30 │ │ │ │ - bne.w 8b7fc │ │ │ │ + bne.w 91bdc │ │ │ │ add.w r6, r2, lr │ │ │ │ vldr d2, [r0] │ │ │ │ add.w r4, r3, lr │ │ │ │ add.w r9, r0, lr │ │ │ │ add.w r8, r1, lr │ │ │ │ - vldr d5, [r2] │ │ │ │ vldr d7, [r6] │ │ │ │ mov sl, r2 │ │ │ │ + add.w r5, r5, #1 │ │ │ │ + cmp r5, r7 │ │ │ │ + sub.w r2, r2, #8 │ │ │ │ vldr d6, [r4] │ │ │ │ - adds r5, #1 │ │ │ │ - vldr d1, [r3] │ │ │ │ - subs r2, #8 │ │ │ │ + add.w ip, ip, #48 @ 0x30 │ │ │ │ + vldr d5, [r2, #8] │ │ │ │ vadd.f64 d9, d7, d2 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - add.w ip, ip, #48 @ 0x30 │ │ │ │ + vldr d1, [r3] │ │ │ │ vldr d3, [r8] │ │ │ │ - cmp r5, r7 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r9] │ │ │ │ vadd.f64 d0, d5, d6 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d1, d3 │ │ │ │ vsub.f64 d3, d3, d1 │ │ │ │ vadd.f64 d10, d6, d4 │ │ │ │ vsub.f64 d1, d9, d0 │ │ │ │ - vsub.f64 d8, d2, d5 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ vldr d9, [ip, #-96] @ 0xffffffa0 │ │ │ │ + vsub.f64 d8, d2, d5 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vsub.f64 d2, d7, d3 │ │ │ │ vadd.f64 d3, d3, d7 │ │ │ │ vldr d7, [ip, #-88] @ 0xffffffa8 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vmul.f64 d6, d9, d10 │ │ │ │ vmla.f64 d6, d7, d8 │ │ │ │ @@ -155392,59 +158532,64 @@ │ │ │ │ vadd.f64 d8, d7, d3 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vstmia r1!, {d8} │ │ │ │ vstr d6, [sl] │ │ │ │ mov sl, r3 │ │ │ │ sub.w r3, r3, #8 │ │ │ │ vstr d7, [sl] │ │ │ │ - vldr d7, [ip, #-72] @ 0xffffffb8 │ │ │ │ vldr d6, [ip, #-80] @ 0xffffffb0 │ │ │ │ + vldr d7, [ip, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d3, d7, d2 │ │ │ │ vnmls.f64 d3, d6, d1 │ │ │ │ vmul.f64 d1, d7, d1 │ │ │ │ + vldr d7, [ip, #-56] @ 0xffffffc8 │ │ │ │ vmla.f64 d1, d6, d2 │ │ │ │ vldr d2, [ip, #-64] @ 0xffffffc0 │ │ │ │ - vldr d7, [ip, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d6, d2, d4 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vnmls.f64 d7, d2, d5 │ │ │ │ vsub.f64 d5, d3, d6 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vstr d5, [r9] │ │ │ │ vadd.f64 d5, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vstr d5, [r8] │ │ │ │ vstr d6, [r6] │ │ │ │ vstr d7, [r4] │ │ │ │ - bne.w 8b6e6 │ │ │ │ + bne.w 91ab0 │ │ │ │ vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r4, r4, #3 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ add.w ip, ip, #48 @ 0x30 │ │ │ │ rsb sl, r4, #0 │ │ │ │ add.w r8, r2, lr │ │ │ │ add.w r6, r3, lr │ │ │ │ vldr d4, [r0] │ │ │ │ add.w fp, r0, lr │ │ │ │ - vldr d3, [r1] │ │ │ │ add.w r9, r1, lr │ │ │ │ - vldr d7, [r8] │ │ │ │ - adds r5, #1 │ │ │ │ - vldr d6, [r6] │ │ │ │ + vldr d3, [r1] │ │ │ │ + add.w r5, r5, #1 │ │ │ │ add.w ip, ip, #48 @ 0x30 │ │ │ │ - vldr d5, [fp] │ │ │ │ cmp r7, r5 │ │ │ │ + vldr d6, [r6] │ │ │ │ + vldr d7, [r8] │ │ │ │ + vldr d5, [fp] │ │ │ │ + vldr d0, [r9] │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ + vldr d10, [ip, #-88] @ 0xffffffa8 │ │ │ │ vadd.f64 d7, d3, d6 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ - vldr d0, [r9] │ │ │ │ - vldr d10, [ip, #-88] @ 0xffffffa8 │ │ │ │ vadd.f64 d8, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vldr d6, [r3] │ │ │ │ vadd.f64 d1, d0, d6 │ │ │ │ vsub.f64 d0, d0, d6 │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ @@ -155467,2566 +158612,2592 @@ │ │ │ │ add r0, r4 │ │ │ │ vstr d8, [r1] │ │ │ │ add r1, r4 │ │ │ │ vstr d2, [r2] │ │ │ │ add r2, sl │ │ │ │ vstr d6, [r3] │ │ │ │ add r3, sl │ │ │ │ - vldr d2, [ip, #-72] @ 0xffffffb8 │ │ │ │ vldr d3, [ip, #-80] @ 0xffffffb0 │ │ │ │ + vldr d2, [ip, #-72] @ 0xffffffb8 │ │ │ │ vmul.f64 d6, d5, d2 │ │ │ │ vnmls.f64 d6, d1, d3 │ │ │ │ vmul.f64 d3, d5, d3 │ │ │ │ vmla.f64 d3, d1, d2 │ │ │ │ - vldr d1, [ip, #-56] @ 0xffffffc8 │ │ │ │ vldr d2, [ip, #-64] @ 0xffffffc0 │ │ │ │ + vldr d1, [ip, #-56] @ 0xffffffc8 │ │ │ │ vmul.f64 d5, d4, d1 │ │ │ │ vmla.f64 d5, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vnmls.f64 d7, d4, d2 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d4, [fp] │ │ │ │ vadd.f64 d4, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vstr d4, [r9] │ │ │ │ vstr d6, [r8] │ │ │ │ vstr d7, [r6] │ │ │ │ - bne.w 8b806 │ │ │ │ - vpop {d8-d10} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ + bne.w 91be8 │ │ │ │ + b.n 91bc2 │ │ │ │ │ │ │ │ -0008b91c : │ │ │ │ - ldr r2, [pc, #12] @ (8b92c ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (8b930 ) │ │ │ │ +00091cf8 : │ │ │ │ + ldr r2, [pc, #12] @ (91d08 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (91d0c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - cmp r4, #226 @ 0xe2 │ │ │ │ + subs r1, #4 │ │ │ │ movs r1, r0 │ │ │ │ - stc2 15, cr15, [sp, #1020] @ 0x3fc │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + stc2l 15, cr15, [r7, #-1020]! @ 0xfffffc04 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r0 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r1 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub sp, #100 @ 0x64 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #860] @ (8bca8 ) │ │ │ │ - ldrd r1, r0, [sp, #208] @ 0xd0 │ │ │ │ - add r2, pc │ │ │ │ - ldr r7, [sp, #204] @ 0xcc │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub sp, #92 @ 0x5c │ │ │ │ + ldrd r1, r0, [sp, #200] @ 0xc8 │ │ │ │ + ldr r2, [pc, #888] @ (920b0 ) │ │ │ │ cmp r1, r0 │ │ │ │ - bge.w 8bc92 │ │ │ │ - ldr r1, [sp, #216] @ 0xd8 │ │ │ │ - movs r0, #112 @ 0x70 │ │ │ │ - vldr d11, [pc, #832] @ 8bca0 │ │ │ │ - mov lr, r7 │ │ │ │ - lsls r1, r1, #3 │ │ │ │ - str r1, [sp, #84] @ 0x54 │ │ │ │ - negs r1, r1 │ │ │ │ - str r1, [sp, #88] @ 0x58 │ │ │ │ - ldr r1, [pc, #832] @ (8bcac ) │ │ │ │ - ldr r2, [r2, r1] │ │ │ │ + add r2, pc │ │ │ │ + bge.w 92088 │ │ │ │ ldr r1, [sp, #208] @ 0xd0 │ │ │ │ + vldr d11, [pc, #868] @ 920a8 │ │ │ │ + mov.w r1, r1, lsl #3 │ │ │ │ + str r1, [sp, #76] @ 0x4c │ │ │ │ + rsb r1, r1, #0 │ │ │ │ + str r1, [sp, #80] @ 0x50 │ │ │ │ + ldr r1, [pc, #864] @ (920b4 ) │ │ │ │ + ldr r2, [r2, r1] │ │ │ │ + ldr r1, [sp, #192] @ 0xc0 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ - str r2, [sp, #92] @ 0x5c │ │ │ │ + str r2, [sp, #84] @ 0x54 │ │ │ │ ldr r2, [sp, #200] @ 0xc8 │ │ │ │ - mla r2, r0, r1, r2 │ │ │ │ - movs r1, #24 │ │ │ │ + rsb r2, r2, r2, lsl #3 │ │ │ │ + add.w r2, r1, r2, lsl #4 │ │ │ │ + ldr r1, [sp, #196] @ 0xc4 │ │ │ │ + add.w r2, r2, #112 @ 0x70 │ │ │ │ vldr d5, [r4] │ │ │ │ - mov.w ip, lr, lsl #3 │ │ │ │ vldr d6, [r5] │ │ │ │ - add.w r7, r6, ip │ │ │ │ - str r7, [sp, #4] │ │ │ │ - mul.w r0, r1, lr │ │ │ │ - adds r2, #112 @ 0x70 │ │ │ │ + add.w r0, r1, r1, lsl #1 │ │ │ │ + mov.w r0, r0, lsl #3 │ │ │ │ add.w sl, r6, r0 │ │ │ │ - adds r1, r0, r3 │ │ │ │ - str r1, [sp, #0] │ │ │ │ + add.w r1, r0, r3 │ │ │ │ + ldr r0, [sp, #196] @ 0xc4 │ │ │ │ vldr d7, [sl] │ │ │ │ + str r1, [sp, #0] │ │ │ │ + mov.w ip, r0, lsl #3 │ │ │ │ + add.w lr, r4, ip │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r1] │ │ │ │ - mov.w r1, lr, lsl #4 │ │ │ │ + mov.w r1, r0, lsl #4 │ │ │ │ + add.w r0, r6, ip │ │ │ │ add.w r9, r4, r1 │ │ │ │ add.w r8, r5, r1 │ │ │ │ - adds r0, r6, r1 │ │ │ │ - str r0, [sp, #12] │ │ │ │ + str r0, [sp, #4] │ │ │ │ + add.w r7, r3, r1 │ │ │ │ + add.w fp, lr, r1 │ │ │ │ + vldr d4, [r9] │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d4, [r9] │ │ │ │ - vldr d7, [r7] │ │ │ │ - add.w r7, r3, ip │ │ │ │ - str r7, [sp, #8] │ │ │ │ - vldr d8, [r7] │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r3, ip │ │ │ │ + add ip, r5 │ │ │ │ + vldr d8, [r0] │ │ │ │ + str r0, [sp, #72] @ 0x48 │ │ │ │ + add.w r0, r6, r1 │ │ │ │ + add r1, ip │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r8] │ │ │ │ - add.w r7, r4, ip │ │ │ │ - add ip, r5 │ │ │ │ - add.w fp, r7, r1 │ │ │ │ vadd.f64 d1, d7, d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ - vsub.f64 d8, d0, d4 │ │ │ │ - vadd.f64 d4, d0, d4 │ │ │ │ vadd.f64 d14, d2, d3 │ │ │ │ + vsub.f64 d8, d0, d4 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - vadd.f64 d15, d6, d7 │ │ │ │ + vadd.f64 d4, d0, d4 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ + vadd.f64 d15, d6, d7 │ │ │ │ vldr d7, [r0] │ │ │ │ - adds r0, r3, r1 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add r1, ip │ │ │ │ - vstr d8, [sp, #16] │ │ │ │ + vstr d8, [sp, #8] │ │ │ │ vadd.f64 d8, d5, d1 │ │ │ │ - vstr d4, [sp, #32] │ │ │ │ vsub.f64 d1, d5, d1 │ │ │ │ - vadd.f64 d0, d6, d7 │ │ │ │ - vldr d4, [ip] │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ + vldr d6, [lr] │ │ │ │ vldr d5, [r6] │ │ │ │ - vstr d8, [sp, #24] │ │ │ │ + vstr d8, [sp, #16] │ │ │ │ vmov.f64 d9, d1 │ │ │ │ + vadd.f64 d0, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r7] │ │ │ │ + vstr d4, [sp, #24] │ │ │ │ + vldr d4, [ip] │ │ │ │ + vstr d2, [sp, #48] @ 0x30 │ │ │ │ vldr d8, [r3] │ │ │ │ - vstr d3, [sp, #48] @ 0x30 │ │ │ │ - vstr d2, [sp, #56] @ 0x38 │ │ │ │ - vadd.f64 d2, d4, d7 │ │ │ │ + vstr d3, [sp, #40] @ 0x28 │ │ │ │ vldr d3, [r1] │ │ │ │ + vstr d9, [sp, #32] │ │ │ │ + vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [fp] │ │ │ │ - str r0, [sp, #80] @ 0x50 │ │ │ │ - vstr d9, [sp, #40] @ 0x28 │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vadd.f64 d7, d8, d3 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ vsub.f64 d10, d0, d1 │ │ │ │ vadd.f64 d13, d0, d1 │ │ │ │ + vldr d0, [r2, #-224] @ 0xffffff20 │ │ │ │ vadd.f64 d12, d4, d3 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ vsub.f64 d3, d5, d7 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - vldr d0, [r2, #-224] @ 0xffffff20 │ │ │ │ - vstr d10, [sp, #64] @ 0x40 │ │ │ │ - vstr d4, [sp, #72] @ 0x48 │ │ │ │ + vstr d10, [sp, #56] @ 0x38 │ │ │ │ + vstr d4, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d4, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vldr d2, [r2, #-216] @ 0xffffff28 │ │ │ │ vadd.f64 d1, d15, d12 │ │ │ │ vadd.f64 d10, d4, d3 │ │ │ │ - vsub.f64 d4, d4, d3 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #32] │ │ │ │ + vldr d5, [sp, #24] │ │ │ │ + vsub.f64 d4, d4, d3 │ │ │ │ vadd.f64 d3, d14, d13 │ │ │ │ vsub.f64 d13, d14, d13 │ │ │ │ vmul.f64 d10, d10, d11 │ │ │ │ - vmul.f64 d4, d4, d11 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ + vmul.f64 d4, d4, d11 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ vadd.f64 d8, d9, d10 │ │ │ │ - vldr d9, [r2, #-216] @ 0xffffff28 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ - ldr r0, [sp, #12] │ │ │ │ + vldr d9, [r2, #-216] @ 0xffffff28 │ │ │ │ vmul.f64 d2, d8, d2 │ │ │ │ vmla.f64 d2, d5, d0 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vnmls.f64 d5, d8, d0 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ vsub.f64 d0, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ - vldr d2, [sp, #64] @ 0x40 │ │ │ │ + vldr d2, [sp, #56] @ 0x38 │ │ │ │ vstr d0, [r4] │ │ │ │ vadd.f64 d0, d1, d5 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ + vldr d1, [sp, #64] @ 0x40 │ │ │ │ vstr d0, [r5] │ │ │ │ vstr d3, [r6] │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ vstr d5, [r3] │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ + vldr d5, [sp, #48] @ 0x30 │ │ │ │ vldr d0, [r2, #-144] @ 0xffffff70 │ │ │ │ vsub.f64 d1, d3, d1 │ │ │ │ vldr d9, [r2, #-120] @ 0xffffff88 │ │ │ │ vsub.f64 d3, d5, d2 │ │ │ │ vldr d5, [r2, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d2, d3, d5 │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ + vnmls.f64 d2, d1, d0 │ │ │ │ vmla.f64 d3, d1, d5 │ │ │ │ + vldr d1, [sp, #16] │ │ │ │ vsub.f64 d5, d8, d4 │ │ │ │ - vnmls.f64 d2, d1, d0 │ │ │ │ - vldr d1, [sp, #24] │ │ │ │ vldr d0, [r2, #-128] @ 0xffffff80 │ │ │ │ vadd.f64 d8, d1, d6 │ │ │ │ vmul.f64 d1, d8, d9 │ │ │ │ vmla.f64 d1, d5, d0 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ vnmls.f64 d5, d8, d0 │ │ │ │ vsub.f64 d0, d2, d1 │ │ │ │ vadd.f64 d2, d2, d1 │ │ │ │ vstr d0, [fp] │ │ │ │ vadd.f64 d0, d3, d5 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vstr d0, [r1] │ │ │ │ ldr r1, [sp, #0] │ │ │ │ vstr d2, [sl] │ │ │ │ - vldr d2, [sp, #32] │ │ │ │ + vldr d2, [sp, #24] │ │ │ │ vstr d5, [r1] │ │ │ │ vsub.f64 d5, d15, d12 │ │ │ │ + vldr d0, [r2, #-176] @ 0xffffff50 │ │ │ │ vldr d1, [r2, #-168] @ 0xffffff58 │ │ │ │ vsub.f64 d7, d2, d7 │ │ │ │ - vldr d0, [r2, #-176] @ 0xffffff50 │ │ │ │ vldr d8, [r2, #-152] @ 0xffffff68 │ │ │ │ vmul.f64 d3, d5, d1 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ + vnmls.f64 d3, d13, d0 │ │ │ │ + vldr d0, [sp, #32] │ │ │ │ vmla.f64 d5, d13, d1 │ │ │ │ vldr d1, [r2, #-160] @ 0xffffff60 │ │ │ │ - vnmls.f64 d3, d13, d0 │ │ │ │ - vldr d0, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d10, d0, d10 │ │ │ │ vmul.f64 d2, d10, d8 │ │ │ │ vmla.f64 d2, d7, d1 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vnmls.f64 d7, d10, d1 │ │ │ │ vsub.f64 d1, d3, d2 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vstr d1, [r9] │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstr d1, [r8] │ │ │ │ + vldr d1, [sp, #64] @ 0x40 │ │ │ │ vstr d3, [r0] │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ - vstr d7, [r0] │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ - vldr d2, [sp, #64] @ 0x40 │ │ │ │ - vldr d5, [sp, #56] @ 0x38 │ │ │ │ - vldr d1, [sp, #72] @ 0x48 │ │ │ │ - vldr d8, [sp, #16] │ │ │ │ - vadd.f64 d5, d5, d2 │ │ │ │ - vldr d2, [r2, #-200] @ 0xffffff38 │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ + vstr d7, [r7] │ │ │ │ + vldr d5, [sp, #48] @ 0x30 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + vldr d2, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d7, d3, d1 │ │ │ │ vldr d1, [r2, #-208] @ 0xffffff30 │ │ │ │ - ldr r1, [sp, #208] @ 0xd0 │ │ │ │ + vldr d8, [sp, #8] │ │ │ │ + vadd.f64 d5, d5, d2 │ │ │ │ + vldr d2, [r2, #-200] @ 0xffffff38 │ │ │ │ + ldr r1, [sp, #200] @ 0xc8 │ │ │ │ vmul.f64 d3, d5, d2 │ │ │ │ vmul.f64 d5, d5, d1 │ │ │ │ - vmla.f64 d5, d7, d2 │ │ │ │ - vldr d2, [r2, #-192] @ 0xffffff40 │ │ │ │ - adds r1, #1 │ │ │ │ - str r1, [sp, #208] @ 0xd0 │ │ │ │ - ldr r1, [sp, #84] @ 0x54 │ │ │ │ + add.w r1, r1, #1 │ │ │ │ + str r1, [sp, #200] @ 0xc8 │ │ │ │ + ldr r1, [sp, #76] @ 0x4c │ │ │ │ vnmls.f64 d3, d7, d1 │ │ │ │ + vmla.f64 d5, d7, d2 │ │ │ │ vadd.f64 d7, d8, d4 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vldr d2, [r2, #-192] @ 0xffffff40 │ │ │ │ add r4, r1 │ │ │ │ - vldr d1, [r2, #-184] @ 0xffffff48 │ │ │ │ add r5, r1 │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ + vldr d1, [r2, #-184] @ 0xffffff48 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ add r6, r1 │ │ │ │ add r3, r1 │ │ │ │ - ldr r1, [sp, #92] @ 0x5c │ │ │ │ + ldr r1, [sp, #84] @ 0x54 │ │ │ │ vmul.f64 d4, d6, d1 │ │ │ │ - eor.w lr, lr, r1 │ │ │ │ vmla.f64 d4, d7, d2 │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ - ldrd r0, r1, [sp, #208] @ 0xd0 │ │ │ │ vnmls.f64 d7, d6, d2 │ │ │ │ - cmp r1, r0 │ │ │ │ vsub.f64 d6, d3, d4 │ │ │ │ vadd.f64 d3, d3, d4 │ │ │ │ - vstr d6, [r7] │ │ │ │ + vstr d6, [lr] │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstr d6, [ip] │ │ │ │ - vstr d3, [r7] │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ - vstr d7, [r7] │ │ │ │ - bne.w 8b97a │ │ │ │ - add sp, #100 @ 0x64 │ │ │ │ + vstr d3, [r0] │ │ │ │ + ldr r0, [sp, #72] @ 0x48 │ │ │ │ + vstr d7, [r0] │ │ │ │ + ldr r0, [sp, #196] @ 0xc4 │ │ │ │ + eor.w r0, r0, r1 │ │ │ │ + ldr r1, [sp, #204] @ 0xcc │ │ │ │ + str r0, [sp, #196] @ 0xc4 │ │ │ │ + ldr r0, [sp, #200] @ 0xc8 │ │ │ │ + cmp r1, r0 │ │ │ │ + bne.w 91d64 │ │ │ │ + add sp, #92 @ 0x5c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 8bf20 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 92328 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - adds r2, #118 @ 0x76 │ │ │ │ + subs r6, #140 @ 0x8c │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ ... │ │ │ │ │ │ │ │ -0008bcb0 : │ │ │ │ - ldr r2, [pc, #12] @ (8bcc0 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (8bcc4 ) │ │ │ │ +000920b8 : │ │ │ │ + ldr r2, [pc, #12] @ (920c8 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (920cc ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - cmp r1, #126 @ 0x7e │ │ │ │ + adds r5, #116 @ 0x74 │ │ │ │ movs r1, r0 │ │ │ │ - ldc2l 15, cr15, [sp], #-1020 @ 0xfffffc04 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r8, r1 │ │ │ │ - mov sl, r2 │ │ │ │ + mcrr2 15, 15, pc, fp, cr15 @ │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r1 │ │ │ │ + mov lr, r3 │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #316 @ 0x13c │ │ │ │ - mov fp, r3 │ │ │ │ - ldr.w r3, [pc, #1404] @ 8c258 │ │ │ │ - ldrd r2, r1, [sp, #424] @ 0x1a8 │ │ │ │ - add r3, pc │ │ │ │ - ldr r4, [sp, #420] @ 0x1a4 │ │ │ │ + ldrd r4, r2, [sp, #420] @ 0x1a4 │ │ │ │ + ldr r1, [sp, #428] @ 0x1ac │ │ │ │ + ldr.w r3, [pc, #1408] @ 92678 │ │ │ │ cmp r2, r1 │ │ │ │ - bge.w 8c50e │ │ │ │ + add r3, pc │ │ │ │ + bge.w 9293c │ │ │ │ ldr r2, [sp, #432] @ 0x1b0 │ │ │ │ - movs r1, #240 @ 0xf0 │ │ │ │ - mov ip, r8 │ │ │ │ - mov r7, r0 │ │ │ │ - mov lr, sl │ │ │ │ - mov r8, fp │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov r7, fp │ │ │ │ + mov ip, r5 │ │ │ │ + mov r9, r4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #300] @ 0x12c │ │ │ │ - negs r2, r2 │ │ │ │ + rsb r2, r2, #0 │ │ │ │ str r2, [sp, #304] @ 0x130 │ │ │ │ - ldr.w r2, [pc, #1372] @ 8c25c │ │ │ │ - mov r9, r4 │ │ │ │ + ldr.w r2, [pc, #1380] @ 9267c │ │ │ │ ldr r3, [r3, r2] │ │ │ │ - ldr r2, [sp, #424] @ 0x1a8 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + ldr r2, [sp, #416] @ 0x1a0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #308] @ 0x134 │ │ │ │ - ldr r3, [sp, #416] @ 0x1a0 │ │ │ │ - mla r6, r1, r2, r3 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ - vldr d2, [r7] │ │ │ │ - movs r4, #24 │ │ │ │ - vldr d6, [ip] │ │ │ │ - mul.w fp, r3, r9 │ │ │ │ - add.w r3, lr, fp │ │ │ │ - add.w r2, r8, fp │ │ │ │ - str r2, [sp, #16] │ │ │ │ - str r3, [sp, #12] │ │ │ │ + ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ + rsb r3, r3, r3, lsl #4 │ │ │ │ + add.w r8, r2, r3, lsl #4 │ │ │ │ + mov.w r2, r9, lsl #3 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + sub.w fp, r2, r9 │ │ │ │ + vldr d6, [r7] │ │ │ │ + mov.w fp, fp, lsl #3 │ │ │ │ + add.w r3, ip, fp │ │ │ │ + vldr d2, [r0] │ │ │ │ + add.w r1, lr, fp │ │ │ │ vldr d7, [r3] │ │ │ │ + strd r3, r1, [sp, #12] │ │ │ │ mov.w r3, r9, lsl #5 │ │ │ │ - adds r1, r7, r3 │ │ │ │ - str r1, [sp, #20] │ │ │ │ - add.w r0, ip, r3 │ │ │ │ - str r0, [sp, #28] │ │ │ │ + add r0, r3 │ │ │ │ + add.w r6, r7, r3 │ │ │ │ + vldr d1, [r0] │ │ │ │ vadd.f64 d11, d2, d7 │ │ │ │ vsub.f64 d2, d2, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - mul.w r2, r4, r9 │ │ │ │ - movs r4, #40 @ 0x28 │ │ │ │ - vldr d1, [r1] │ │ │ │ - add.w r5, lr, r2 │ │ │ │ - add.w r1, r8, r2 │ │ │ │ + str r6, [sp, #28] │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, r9, r9, lsl #1 │ │ │ │ + mov.w r4, r1, lsl #3 │ │ │ │ + vldr d4, [r6] │ │ │ │ + mov.w r1, r1, lsl #4 │ │ │ │ + add.w r5, ip, r4 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - str r2, [sp, #0] │ │ │ │ - mul.w r2, r4, r9 │ │ │ │ vldr d7, [r5] │ │ │ │ - movs r4, #48 @ 0x30 │ │ │ │ - str r1, [sp, #32] │ │ │ │ - vldr d4, [r0] │ │ │ │ - add.w r0, lr, r2 │ │ │ │ + strd r0, r5, [sp, #20] │ │ │ │ + add.w r0, lr, r4 │ │ │ │ + str r0, [sp, #32] │ │ │ │ vadd.f64 d12, d1, d7 │ │ │ │ vsub.f64 d1, d1, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - mov.w r1, r9, lsl #4 │ │ │ │ - str r5, [sp, #24] │ │ │ │ - adds r5, r7, r1 │ │ │ │ - add r2, r8 │ │ │ │ - add.w sl, ip, r1 │ │ │ │ - vldr d15, [r0] │ │ │ │ - vadd.f64 d8, d4, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r9, lsl #4 │ │ │ │ + add.w r5, r6, r0 │ │ │ │ + add.w sl, r7, r0 │ │ │ │ vldr d5, [r5] │ │ │ │ + str r5, [sp, #8] │ │ │ │ + add.w r5, r9, r9, lsl #2 │ │ │ │ + vadd.f64 d8, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vldr d13, [r2] │ │ │ │ - str r2, [sp, #44] @ 0x2c │ │ │ │ - mov.w r2, r9, lsl #3 │ │ │ │ + mov.w r5, r5, lsl #3 │ │ │ │ + add.w r6, ip, r5 │ │ │ │ + add r5, lr │ │ │ │ + vldr d15, [r6] │ │ │ │ + strd r6, r5, [sp, #36] @ 0x24 │ │ │ │ + add.w r6, ip, r2 │ │ │ │ + vldr d13, [r5] │ │ │ │ + ldr r5, [sp, #8] │ │ │ │ vadd.f64 d3, d5, d15 │ │ │ │ - str r0, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d15, d5, d15 │ │ │ │ - add.w r0, lr, r2 │ │ │ │ vldr d5, [sl] │ │ │ │ - str r5, [sp, #36] @ 0x24 │ │ │ │ add r5, r3 │ │ │ │ - str r5, [sp, #52] @ 0x34 │ │ │ │ + vldr d14, [r5] │ │ │ │ vadd.f64 d7, d5, d13 │ │ │ │ vsub.f64 d13, d5, d13 │ │ │ │ - vldr d14, [r5] │ │ │ │ - add.w r5, r8, r2 │ │ │ │ - vldr d5, [r0] │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ - vstr d7, [sp, #64] @ 0x40 │ │ │ │ + strd r6, r5, [sp, #44] @ 0x2c │ │ │ │ + vldr d5, [r6] │ │ │ │ + add.w r5, sl, r3 │ │ │ │ + add.w r6, lr, r2 │ │ │ │ + str r6, [sp, #52] @ 0x34 │ │ │ │ + vstr d7, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d0, d5, d14 │ │ │ │ vsub.f64 d14, d5, d14 │ │ │ │ - vldr d5, [r5] │ │ │ │ - add.w r5, sl, r3 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ - mul.w r0, r4, r9 │ │ │ │ - str r5, [sp, #60] @ 0x3c │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r5, [sp, #64] @ 0x40 │ │ │ │ vldr d7, [r5] │ │ │ │ - add.w r4, lr, r0 │ │ │ │ - adds r5, r7, r2 │ │ │ │ - add r0, r8 │ │ │ │ - add r2, ip │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ vadd.f64 d10, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vadd.f64 d5, d9, d1 │ │ │ │ vsub.f64 d1, d9, d1 │ │ │ │ + add.w r5, r6, r2 │ │ │ │ vadd.f64 d9, d2, d8 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ - vstr d5, [sp, #96] @ 0x60 │ │ │ │ - vstr d1, [sp, #104] @ 0x68 │ │ │ │ + add.w r6, ip, r1 │ │ │ │ + add r2, r7 │ │ │ │ + add r1, lr │ │ │ │ + vstr d5, [sp, #88] @ 0x58 │ │ │ │ + vstr d1, [sp, #96] @ 0x60 │ │ │ │ vadd.f64 d1, d11, d12 │ │ │ │ - vstr d2, [sp, #120] @ 0x78 │ │ │ │ + vsub.f64 d11, d11, d12 │ │ │ │ + vstr d9, [sp, #104] @ 0x68 │ │ │ │ + vstr d2, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d2, d3, d0 │ │ │ │ vsub.f64 d3, d3, d0 │ │ │ │ - vsub.f64 d11, d11, d12 │ │ │ │ - str r0, [sp, #72] @ 0x48 │ │ │ │ - vstr d9, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d8, d1, d2 │ │ │ │ vsub.f64 d5, d1, d2 │ │ │ │ vsub.f64 d2, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d5, [sp, #232] @ 0xe8 │ │ │ │ - vsub.f64 d5, d14, d10 │ │ │ │ + vstr d8, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d1, d3, d2 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - vldr d2, [pc, #988] @ 8c240 │ │ │ │ - vstr d8, [sp, #224] @ 0xe0 │ │ │ │ + vldr d2, [pc, #984] @ 92660 │ │ │ │ + vstr d5, [sp, #232] @ 0xe8 │ │ │ │ + vsub.f64 d5, d14, d10 │ │ │ │ + vstr d1, [sp, #240] @ 0xf0 │ │ │ │ vstr d3, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d3, d13, d7 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ - vstr d1, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d4, d3, d6 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vadd.f64 d12, d11, d7 │ │ │ │ - vstr d6, [sp, #256] @ 0x100 │ │ │ │ - vldr d6, [sp, #64] @ 0x40 │ │ │ │ - vstr d4, [sp, #128] @ 0x80 │ │ │ │ + vstr d4, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d4, d14, d10 │ │ │ │ + vstr d6, [sp, #256] @ 0x100 │ │ │ │ + vldr d6, [sp, #56] @ 0x38 │ │ │ │ vstr d12, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d6, d15, d6 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vmul.f64 d0, d3, d2 │ │ │ │ - vstr d6, [sp, #144] @ 0x90 │ │ │ │ + vstr d0, [sp, #128] @ 0x80 │ │ │ │ + vstr d6, [sp, #136] @ 0x88 │ │ │ │ vsub.f64 d6, d11, d7 │ │ │ │ - vldr d7, [sp, #64] @ 0x40 │ │ │ │ - str r4, [sp, #64] @ 0x40 │ │ │ │ - vstr d0, [sp, #136] @ 0x88 │ │ │ │ - vsub.f64 d15, d15, d7 │ │ │ │ + vldr d7, [sp, #56] @ 0x38 │ │ │ │ + str r6, [sp, #56] @ 0x38 │ │ │ │ vstr d6, [sp, #272] @ 0x110 │ │ │ │ + vsub.f64 d15, d15, d7 │ │ │ │ vldr d6, [r5] │ │ │ │ vadd.f64 d7, d15, d5 │ │ │ │ vsub.f64 d15, d15, d5 │ │ │ │ vmul.f64 d15, d15, d2 │ │ │ │ vmul.f64 d11, d7, d2 │ │ │ │ - vldr d7, [r0] │ │ │ │ - vstr d15, [sp, #160] @ 0xa0 │ │ │ │ - vldr d15, [r4] │ │ │ │ - adds r4, r5, r3 │ │ │ │ - vstr d11, [sp, #152] @ 0x98 │ │ │ │ - str r4, [sp, #76] @ 0x4c │ │ │ │ + vldr d7, [r1] │ │ │ │ + vstr d11, [sp, #144] @ 0x90 │ │ │ │ + vstr d15, [sp, #152] @ 0x98 │ │ │ │ + vldr d15, [r6] │ │ │ │ + add.w r6, r5, r3 │ │ │ │ + str r6, [sp, #68] @ 0x44 │ │ │ │ vadd.f64 d11, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ vldr d6, [r2] │ │ │ │ vadd.f64 d10, d6, d7 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ - vldr d6, [r4] │ │ │ │ - add.w r4, lr, r1 │ │ │ │ - add r1, r8 │ │ │ │ - str r4, [sp, #80] @ 0x50 │ │ │ │ - vldr d7, [r4] │ │ │ │ - adds r4, r2, r3 │ │ │ │ - str r4, [sp, #84] @ 0x54 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, ip, r0 │ │ │ │ + add r0, lr │ │ │ │ + vldr d7, [r6] │ │ │ │ + str r6, [sp, #72] @ 0x48 │ │ │ │ + add.w r6, r2, r3 │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #76] @ 0x4c │ │ │ │ vstr d2, [sp, #208] @ 0xd0 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ - vldr d5, [r4] │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vldr d7, [r1] │ │ │ │ - add.w r4, r7, fp │ │ │ │ - add fp, ip │ │ │ │ - vsub.f64 d14, d5, d7 │ │ │ │ + vldr d7, [r0] │ │ │ │ + vstr d11, [sp, #160] @ 0xa0 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ + vstr d10, [sp, #168] @ 0xa8 │ │ │ │ + vldr d13, [lr] │ │ │ │ vadd.f64 d8, d5, d7 │ │ │ │ - vldr d7, [lr] │ │ │ │ + vsub.f64 d14, d5, d7 │ │ │ │ + vldr d7, [ip] │ │ │ │ + add r6, fp │ │ │ │ + add fp, r7 │ │ │ │ vadd.f64 d9, d11, d12 │ │ │ │ - vstr d14, [sp, #216] @ 0xd8 │ │ │ │ - str r4, [sp, #88] @ 0x58 │ │ │ │ - vldr d5, [r4] │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - vldr d13, [r8] │ │ │ │ - adds r0, r7, r4 │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #80] @ 0x50 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ + vstr d12, [sp, #176] @ 0xb0 │ │ │ │ vldr d4, [fp] │ │ │ │ - add.w r4, lr, r3 │ │ │ │ - str r4, [sp, #296] @ 0x128 │ │ │ │ + vstr d14, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d14, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + add r6, r4 │ │ │ │ + add r4, r7 │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #84] @ 0x54 │ │ │ │ + add.w r6, ip, r3 │ │ │ │ vadd.f64 d0, d13, d4 │ │ │ │ vsub.f64 d13, d4, d13 │ │ │ │ - vldr d4, [r4] │ │ │ │ - add r3, r8 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ - vldr d5, [r0] │ │ │ │ - add r4, ip │ │ │ │ + add r3, lr │ │ │ │ + vldr d4, [r6] │ │ │ │ + str r6, [sp, #296] @ 0x128 │ │ │ │ vldr d3, [r3] │ │ │ │ - vstr d11, [sp] │ │ │ │ vadd.f64 d2, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vldr d4, [r4] │ │ │ │ - vstr d10, [sp, #168] @ 0xa8 │ │ │ │ - vstr d12, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d1, d4, d3 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vadd.f64 d3, d14, d2 │ │ │ │ vsub.f64 d14, d14, d2 │ │ │ │ - str r0, [sp, #92] @ 0x5c │ │ │ │ vadd.f64 d11, d9, d3 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ vsub.f64 d3, d10, d6 │ │ │ │ - vldr d10, [pc, #656] @ 8c248 │ │ │ │ + vldr d10, [pc, #644] @ 92668 │ │ │ │ + vstr d11, [sp, #184] @ 0xb8 │ │ │ │ vstr d9, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d9, d15, d8 │ │ │ │ - vstr d11, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d15, d15, d8 │ │ │ │ vldr d2, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d10, d9, d10 │ │ │ │ vmov.f64 d11, d10 │ │ │ │ - vldr d10, [pc, #632] @ 8c250 │ │ │ │ + vldr d10, [pc, #620] @ 92670 │ │ │ │ vmla.f64 d11, d3, d10 │ │ │ │ vmov.f64 d12, d10 │ │ │ │ - vldr d10, [pc, #612] @ 8c248 │ │ │ │ + vldr d10, [pc, #600] @ 92668 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ vstr d11, [sp, #288] @ 0x120 │ │ │ │ vmov.f64 d11, d3 │ │ │ │ vadd.f64 d3, d0, d5 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ vnmls.f64 d11, d9, d12 │ │ │ │ vadd.f64 d9, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vmul.f64 d10, d9, d10 │ │ │ │ vmov.f64 d12, d10 │ │ │ │ - vldr d10, [pc, #576] @ 8c250 │ │ │ │ + vldr d10, [pc, #564] @ 92670 │ │ │ │ vmla.f64 d12, d3, d10 │ │ │ │ - vldr d10, [pc, #560] @ 8c248 │ │ │ │ + vldr d10, [pc, #548] @ 92668 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ vstr d12, [sp, #192] @ 0xc0 │ │ │ │ vmov.f64 d12, d3 │ │ │ │ - vldr d3, [pc, #552] @ 8c250 │ │ │ │ + vldr d3, [pc, #540] @ 92670 │ │ │ │ vnmls.f64 d12, d9, d3 │ │ │ │ vldr d9, [sp, #168] @ 0xa8 │ │ │ │ vmul.f64 d8, d15, d3 │ │ │ │ vadd.f64 d6, d9, d6 │ │ │ │ - vmla.f64 d8, d6, d10 │ │ │ │ - vmul.f64 d6, d6, d3 │ │ │ │ vstr d12, [sp, #200] @ 0xc8 │ │ │ │ vldr d12, [sp, #176] @ 0xb0 │ │ │ │ + vmla.f64 d8, d6, d10 │ │ │ │ + vmul.f64 d6, d6, d3 │ │ │ │ vnmls.f64 d6, d15, d10 │ │ │ │ - vldr d15, [sp] │ │ │ │ + vldr d15, [sp, #160] @ 0xa0 │ │ │ │ vmov.f64 d9, d6 │ │ │ │ vmul.f64 d6, d7, d3 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vmla.f64 d7, d5, d3 │ │ │ │ - vldr d3, [sp, #216] @ 0xd8 │ │ │ │ vnmls.f64 d6, d5, d10 │ │ │ │ + vmla.f64 d7, d5, d3 │ │ │ │ vldr d5, [sp, #208] @ 0xd0 │ │ │ │ + vldr d3, [sp, #216] @ 0xd8 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vsub.f64 d7, d15, d12 │ │ │ │ vsub.f64 d15, d5, d3 │ │ │ │ vsub.f64 d12, d13, d4 │ │ │ │ vadd.f64 d13, d13, d4 │ │ │ │ - vldr d4, [sp, #128] @ 0x80 │ │ │ │ - vstr d6, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d1, d7, d15 │ │ │ │ vadd.f64 d15, d7, d15 │ │ │ │ vadd.f64 d7, d14, d12 │ │ │ │ vsub.f64 d12, d12, d14 │ │ │ │ vldr d14, [sp, #224] @ 0xe0 │ │ │ │ vstr d1, [sp, #208] @ 0xd0 │ │ │ │ vstr d7, [sp, #216] @ 0xd8 │ │ │ │ vadd.f64 d7, d5, d3 │ │ │ │ - vldr d3, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d2, d14, d2 │ │ │ │ + vldr d4, [sp, #120] @ 0x78 │ │ │ │ + vstr d9, [sp, #160] @ 0xa0 │ │ │ │ + vstr d6, [sp, #168] @ 0xa8 │ │ │ │ + vldr d3, [sp, #128] @ 0x80 │ │ │ │ + vstr d0, [sp, #176] @ 0xb0 │ │ │ │ vadd.f64 d5, d7, d13 │ │ │ │ vsub.f64 d13, d13, d7 │ │ │ │ - vldr d7, [sp, #96] @ 0x60 │ │ │ │ - vstr d9, [sp] │ │ │ │ - vldr d10, [sp, #120] @ 0x78 │ │ │ │ + vldr d10, [sp, #112] @ 0x70 │ │ │ │ + vldr d7, [sp, #88] @ 0x58 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ vadd.f64 d1, d4, d5 │ │ │ │ - vadd.f64 d7, d7, d3 │ │ │ │ vadd.f64 d4, d8, d6 │ │ │ │ + vadd.f64 d7, d7, d3 │ │ │ │ vadd.f64 d3, d9, d0 │ │ │ │ - vstr d0, [sp, #176] @ 0xb0 │ │ │ │ - vldr d9, [r6, #-128] @ 0xffffff80 │ │ │ │ - ldr r0, [sp, #20] │ │ │ │ + vldr d9, [r8, #-128] @ 0xffffff80 │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ - vldr d4, [sp, #152] @ 0x98 │ │ │ │ + vldr d4, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d4, d10, d4 │ │ │ │ vadd.f64 d0, d3, d4 │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vldr d3, [sp, #184] @ 0xb8 │ │ │ │ vsub.f64 d3, d14, d3 │ │ │ │ - vldr d14, [sp, #128] @ 0x80 │ │ │ │ + vldr d14, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d5, d14, d5 │ │ │ │ - vldr d14, [r6, #-120] @ 0xffffff88 │ │ │ │ + vldr d14, [r8, #-120] @ 0xffffff88 │ │ │ │ vmul.f64 d10, d5, d14 │ │ │ │ vnmls.f64 d10, d3, d9 │ │ │ │ vmul.f64 d9, d5, d9 │ │ │ │ vmla.f64 d9, d3, d14 │ │ │ │ - vldr d14, [r6, #-232] @ 0xffffff18 │ │ │ │ - vldr d3, [r6, #-240] @ 0xffffff10 │ │ │ │ + vldr d3, [r8, #-240] @ 0xffffff10 │ │ │ │ + vldr d14, [r8, #-232] @ 0xffffff18 │ │ │ │ vmul.f64 d5, d0, d14 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ - vldr d14, [sp, #136] @ 0x88 │ │ │ │ + vldr d14, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d6, d0, d3 │ │ │ │ vldr d0, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d3, d2, d5 │ │ │ │ vadd.f64 d2, d2, d5 │ │ │ │ - vstr d3, [r7] │ │ │ │ + vstr d3, [r6] │ │ │ │ vadd.f64 d3, d1, d6 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ - vstr d3, [ip] │ │ │ │ - vstr d2, [lr] │ │ │ │ - vstr d6, [r8] │ │ │ │ - vldr d3, [r6, #-104] @ 0xffffff98 │ │ │ │ - vldr d5, [r6, #-112] @ 0xffffff90 │ │ │ │ + ldr r6, [sp, #20] │ │ │ │ + vstr d3, [r7] │ │ │ │ + vstr d2, [ip] │ │ │ │ + vstr d6, [lr] │ │ │ │ + vldr d5, [r8, #-112] @ 0xffffff90 │ │ │ │ + vldr d3, [r8, #-104] @ 0xffffff98 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vldr d3, [sp, #168] @ 0xa8 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ - vsub.f64 d4, d3, d8 │ │ │ │ - vldr d8, [sp, #152] @ 0x98 │ │ │ │ vsub.f64 d5, d10, d6 │ │ │ │ vadd.f64 d10, d10, d6 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r6] │ │ │ │ vadd.f64 d5, d9, d7 │ │ │ │ - ldr r0, [sp, #28] │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ - vldr d9, [sp] │ │ │ │ - vstr d5, [r0] │ │ │ │ + ldr r6, [sp, #28] │ │ │ │ + vldr d9, [sp, #160] @ 0xa0 │ │ │ │ + vstr d5, [r6] │ │ │ │ + ldr r6, [sp, #296] @ 0x128 │ │ │ │ vsub.f64 d5, d9, d0 │ │ │ │ - ldr r0, [sp, #296] @ 0x128 │ │ │ │ - vldr d9, [sp, #256] @ 0x100 │ │ │ │ - vstr d10, [r0] │ │ │ │ + vstr d10, [r6] │ │ │ │ vstr d7, [r3] │ │ │ │ - vldr d7, [sp, #96] @ 0x60 │ │ │ │ - vldr d10, [sp, #120] @ 0x78 │ │ │ │ + vldr d7, [sp, #88] @ 0x58 │ │ │ │ + vldr d3, [sp, #168] @ 0xa8 │ │ │ │ + vldr d1, [r8, #-184] @ 0xffffff48 │ │ │ │ + vldr d10, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d7, d7, d14 │ │ │ │ - vldr d14, [sp, #280] @ 0x118 │ │ │ │ + vsub.f64 d4, d3, d8 │ │ │ │ + vldr d9, [sp, #256] @ 0x100 │ │ │ │ + vldr d8, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ + vldr d14, [sp, #280] @ 0x118 │ │ │ │ vsub.f64 d5, d10, d8 │ │ │ │ vldr d10, [sp, #232] @ 0xe8 │ │ │ │ - vldr d8, [r6, #-192] @ 0xffffff40 │ │ │ │ - vldr d1, [r6, #-184] @ 0xffffff48 │ │ │ │ - vadd.f64 d0, d10, d13 │ │ │ │ - vsub.f64 d13, d10, d13 │ │ │ │ + vldr d8, [r8, #-192] @ 0xffffff40 │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d9, d14 │ │ │ │ - vldr d10, [r6, #-64] @ 0xffffffc0 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + vadd.f64 d0, d10, d13 │ │ │ │ + vsub.f64 d13, d10, d13 │ │ │ │ + vldr d10, [r8, #-64] @ 0xffffffc0 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ vmla.f64 d4, d0, d1 │ │ │ │ vsub.f64 d1, d9, d14 │ │ │ │ - vldr d9, [r6, #-56] @ 0xffffffc8 │ │ │ │ - vldr d14, [sp, #288] @ 0x120 │ │ │ │ + vldr d9, [r8, #-56] @ 0xffffffc8 │ │ │ │ vnmls.f64 d3, d0, d8 │ │ │ │ vmul.f64 d0, d1, d9 │ │ │ │ vmul.f64 d1, d1, d10 │ │ │ │ - vmla.f64 d1, d13, d9 │ │ │ │ - vldr d9, [r6, #-176] @ 0xffffff50 │ │ │ │ vnmls.f64 d0, d13, d10 │ │ │ │ - vldr d10, [r6, #-168] @ 0xffffff58 │ │ │ │ - vldr d13, [pc, #24] @ 8c240 │ │ │ │ + vldr d10, [r8, #-168] @ 0xffffff58 │ │ │ │ + vmla.f64 d1, d13, d9 │ │ │ │ + vldr d9, [r8, #-176] @ 0xffffff50 │ │ │ │ + vldr d13, [pc, #16] @ 92660 │ │ │ │ vmul.f64 d8, d2, d10 │ │ │ │ vmla.f64 d8, d6, d9 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ - vldr d10, [sp, #240] @ 0xf0 │ │ │ │ - b.n 8c260 │ │ │ │ - nop.w │ │ │ │ + b.n 92680 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 8c4c0 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 928e0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 8c50c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 9292c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - cmp r6, #228 @ 0xe4 │ │ │ │ + subs r2, #200 @ 0xc8 │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ + vldr d10, [sp, #240] @ 0xf0 │ │ │ │ vnmls.f64 d6, d2, d9 │ │ │ │ vsub.f64 d2, d3, d8 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vldr d8, [sp, #208] @ 0xd0 │ │ │ │ vstr d2, [r3] │ │ │ │ vadd.f64 d2, d4, d6 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ vstr d2, [sl] │ │ │ │ vstr d3, [r3] │ │ │ │ - vstr d6, [r1] │ │ │ │ - vldr d3, [r6, #-40] @ 0xffffffd8 │ │ │ │ - vldr d4, [r6, #-48] @ 0xffffffd0 │ │ │ │ - ldr r1, [sp, #52] @ 0x34 │ │ │ │ + vstr d6, [r0] │ │ │ │ + vldr d4, [r8, #-48] @ 0xffffffd0 │ │ │ │ + vldr d3, [r8, #-40] @ 0xffffffd8 │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d6, d5, d3 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ vmla.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d5, d4 │ │ │ │ vsub.f64 d5, d0, d6 │ │ │ │ vadd.f64 d0, d0, d6 │ │ │ │ vadd.f64 d6, d15, d12 │ │ │ │ vsub.f64 d12, d12, d15 │ │ │ │ - vstr d5, [r1] │ │ │ │ + vstr d5, [r3] │ │ │ │ vadd.f64 d5, d1, d7 │ │ │ │ - ldr r1, [sp, #60] @ 0x3c │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ - vldr d1, [sp, #160] @ 0xa0 │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ vmul.f64 d12, d12, d13 │ │ │ │ - vstr d5, [r1] │ │ │ │ - vldr d5, [sp, #216] @ 0xd8 │ │ │ │ + vstr d5, [r3] │ │ │ │ + ldr r3, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d3, d10, d6 │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ vsub.f64 d6, d10, d6 │ │ │ │ + vldr d5, [sp, #216] @ 0xd8 │ │ │ │ + vstr d0, [r3] │ │ │ │ + vstr d7, [r1] │ │ │ │ + vldr d7, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d4, d8, d5 │ │ │ │ - vldr d5, [sp, #192] @ 0xc0 │ │ │ │ - vstr d0, [r1] │ │ │ │ - vstr d7, [r3] │ │ │ │ - vsub.f64 d2, d14, d5 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ - vldr d7, [sp, #264] @ 0x108 │ │ │ │ - vldr d0, [sp, #112] @ 0x70 │ │ │ │ vadd.f64 d8, d7, d4 │ │ │ │ vsub.f64 d4, d7, d4 │ │ │ │ - vldr d7, [sp, #104] @ 0x68 │ │ │ │ + vldr d7, [sp, #96] @ 0x60 │ │ │ │ + vldr d1, [sp, #152] @ 0x98 │ │ │ │ + ldr r6, [sp, #36] @ 0x24 │ │ │ │ + vldr d5, [sp, #192] @ 0xc0 │ │ │ │ + vldr d14, [sp, #288] @ 0x120 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ + vldr d0, [sp, #104] @ 0x68 │ │ │ │ + vldr d10, [sp, #136] @ 0x88 │ │ │ │ + vsub.f64 d2, d14, d5 │ │ │ │ + vsub.f64 d1, d0, d10 │ │ │ │ + vldr d10, [r8, #-224] @ 0xffffff20 │ │ │ │ vadd.f64 d5, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vldr d2, [sp, #200] @ 0xc8 │ │ │ │ - vldr d10, [sp, #144] @ 0x90 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ + vldr d0, [r8, #-216] @ 0xffffff28 │ │ │ │ vadd.f64 d2, d11, d2 │ │ │ │ - ldr r0, [sp, #40] @ 0x28 │ │ │ │ - vsub.f64 d1, d0, d10 │ │ │ │ - vldr d0, [r6, #-216] @ 0xffffff28 │ │ │ │ - vldr d10, [r6, #-224] @ 0xffffff20 │ │ │ │ - vldr d15, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d9, d2, d1 │ │ │ │ vsub.f64 d1, d1, d2 │ │ │ │ vmul.f64 d2, d3, d0 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ - vmla.f64 d3, d8, d0 │ │ │ │ vnmls.f64 d2, d8, d10 │ │ │ │ - vldr d10, [r6, #-200] @ 0xffffff38 │ │ │ │ - vldr d8, [r6, #-208] @ 0xffffff30 │ │ │ │ + vldr d10, [r8, #-200] @ 0xffffff38 │ │ │ │ + vmla.f64 d3, d8, d0 │ │ │ │ + vldr d8, [r8, #-208] @ 0xffffff30 │ │ │ │ vmul.f64 d0, d9, d10 │ │ │ │ vmla.f64 d0, d5, d8 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ - vldr d10, [sp, #144] @ 0x90 │ │ │ │ vnmls.f64 d5, d9, d8 │ │ │ │ vsub.f64 d8, d2, d0 │ │ │ │ vadd.f64 d2, d2, d0 │ │ │ │ - vldr d0, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [r5] │ │ │ │ vadd.f64 d8, d3, d5 │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vstr d8, [r2] │ │ │ │ - vstr d2, [r3] │ │ │ │ - vstr d5, [r5] │ │ │ │ - vldr d3, [r6, #-88] @ 0xffffffa8 │ │ │ │ - vldr d2, [r6, #-96] @ 0xffffffa0 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ - vmul.f64 d5, d6, d3 │ │ │ │ + ldr r2, [sp, #44] @ 0x2c │ │ │ │ vldr d8, [sp, #208] @ 0xd0 │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ + vstr d5, [r2] │ │ │ │ + vldr d2, [r8, #-96] @ 0xffffffa0 │ │ │ │ + vldr d3, [r8, #-88] @ 0xffffffa8 │ │ │ │ + ldr r2, [sp, #68] @ 0x44 │ │ │ │ + vmul.f64 d5, d6, d3 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ - vmla.f64 d6, d4, d3 │ │ │ │ - vldr d3, [r6, #-80] @ 0xffffffb0 │ │ │ │ vnmls.f64 d5, d4, d2 │ │ │ │ - vldr d2, [r6, #-72] @ 0xffffffb8 │ │ │ │ + vldr d2, [r8, #-72] @ 0xffffffb8 │ │ │ │ + vmla.f64 d6, d4, d3 │ │ │ │ + vldr d3, [r8, #-80] @ 0xffffffb0 │ │ │ │ vmul.f64 d4, d1, d2 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ - vldr d2, [sp, #200] @ 0xc8 │ │ │ │ vnmls.f64 d7, d1, d3 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp, #104] @ 0x68 │ │ │ │ - vstr d3, [r3] │ │ │ │ + vstr d3, [r2] │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - ldr r3, [sp, #84] @ 0x54 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ vldr d6, [sp, #272] @ 0x110 │ │ │ │ - vstr d3, [r3] │ │ │ │ - vstr d5, [r0] │ │ │ │ - ldr r0, [sp, #44] @ 0x2c │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ + vstr d5, [r6] │ │ │ │ vldr d3, [sp, #248] @ 0xf8 │ │ │ │ - vstr d7, [r0] │ │ │ │ + vstr d7, [r2] │ │ │ │ vadd.f64 d7, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ vldr d6, [sp, #216] @ 0xd8 │ │ │ │ - vldr d1, [sp, #192] @ 0xc0 │ │ │ │ - vldr d9, [r6, #-160] @ 0xffffff60 │ │ │ │ + vldr d4, [sp, #96] @ 0x60 │ │ │ │ + vldr d9, [r8, #-160] @ 0xffffff60 │ │ │ │ vsub.f64 d5, d8, d6 │ │ │ │ - vldr d8, [r6, #-152] @ 0xffffff68 │ │ │ │ - vadd.f64 d1, d14, d1 │ │ │ │ - ldr r0, [sp, #92] @ 0x5c │ │ │ │ - ldr r5, [sp, #24] │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ + vldr d15, [sp, #152] @ 0x98 │ │ │ │ + vldr d2, [sp, #200] @ 0xc8 │ │ │ │ + vldr d0, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d5, d5, d13 │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ + vldr d10, [sp, #136] @ 0x88 │ │ │ │ + vldr d1, [sp, #192] @ 0xc0 │ │ │ │ + vldr d8, [r8, #-152] @ 0xffffff68 │ │ │ │ vadd.f64 d6, d3, d5 │ │ │ │ vsub.f64 d5, d3, d5 │ │ │ │ + ldrd r3, r1, [sp, #12] │ │ │ │ vsub.f64 d3, d4, d15 │ │ │ │ vsub.f64 d4, d11, d2 │ │ │ │ + vadd.f64 d1, d14, d1 │ │ │ │ + ldrd r6, r2, [sp, #80] @ 0x50 │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ + ldr r0, [sp, #32] │ │ │ │ vadd.f64 d2, d3, d4 │ │ │ │ vsub.f64 d4, d3, d4 │ │ │ │ vadd.f64 d3, d0, d10 │ │ │ │ vsub.f64 d0, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ vmul.f64 d1, d6, d8 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ - vmla.f64 d6, d7, d8 │ │ │ │ vnmls.f64 d1, d7, d9 │ │ │ │ - vldr d7, [r6, #-136] @ 0xffffff78 │ │ │ │ - vldr d9, [r6, #-144] @ 0xffffff70 │ │ │ │ + vmla.f64 d6, d7, d8 │ │ │ │ + vldr d9, [r8, #-144] @ 0xffffff70 │ │ │ │ + vldr d7, [r8, #-136] @ 0xffffff78 │ │ │ │ vmul.f64 d8, d0, d7 │ │ │ │ vmul.f64 d7, d2, d7 │ │ │ │ vmla.f64 d8, d2, d9 │ │ │ │ vnmls.f64 d7, d0, d9 │ │ │ │ vsub.f64 d2, d1, d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ - vstr d2, [r0] │ │ │ │ + vstr d2, [r2] │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ vstr d2, [r4] │ │ │ │ vstr d1, [r5] │ │ │ │ - vstr d7, [r1] │ │ │ │ - vldr d2, [r6, #-32] @ 0xffffffe0 │ │ │ │ - vldr d7, [r6, #-24] @ 0xffffffe8 │ │ │ │ - vldr d1, [r6, #-16] │ │ │ │ - adds r6, #240 @ 0xf0 │ │ │ │ - ldr r4, [sp, #88] @ 0x58 │ │ │ │ + vstr d7, [r0] │ │ │ │ + vldr d2, [r8, #-32] @ 0xffffffe0 │ │ │ │ + vldr d7, [r8, #-24] @ 0xffffffe8 │ │ │ │ + vldr d1, [r8, #-16] │ │ │ │ + add.w r8, r8, #240 @ 0xf0 │ │ │ │ vmul.f64 d6, d5, d7 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d12, d7 │ │ │ │ - vldr d7, [r6, #-248] @ 0xffffff08 │ │ │ │ + vldr d7, [r8, #-248] @ 0xffffff08 │ │ │ │ vnmls.f64 d6, d12, d2 │ │ │ │ vmul.f64 d2, d3, d7 │ │ │ │ - vmla.f64 d2, d4, d1 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ + vmla.f64 d2, d4, d1 │ │ │ │ vnmls.f64 d7, d3, d1 │ │ │ │ vsub.f64 d4, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vstr d4, [r4] │ │ │ │ + vstr d4, [r6] │ │ │ │ vadd.f64 d4, d5, d7 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstr d4, [fp] │ │ │ │ vstr d6, [r3] │ │ │ │ ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d7, [r2] │ │ │ │ - adds r3, #1 │ │ │ │ + vstr d7, [r1] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #424] @ 0x1a8 │ │ │ │ ldr r3, [sp, #300] @ 0x12c │ │ │ │ + add r2, r3 │ │ │ │ add r7, r3 │ │ │ │ - add ip, r3 │ │ │ │ + str r2, [sp, #4] │ │ │ │ ldr r3, [sp, #304] @ 0x130 │ │ │ │ + ldr r2, [sp, #424] @ 0x1a8 │ │ │ │ + add ip, r3 │ │ │ │ add lr, r3 │ │ │ │ - add r8, r3 │ │ │ │ ldr r3, [sp, #308] @ 0x134 │ │ │ │ eor.w r9, r9, r3 │ │ │ │ - ldrd r2, r3, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r3, [sp, #428] @ 0x1ac │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 8bd12 │ │ │ │ + bne.w 9212e │ │ │ │ add sp, #316 @ 0x13c │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0008c518 : │ │ │ │ - ldr r2, [pc, #12] @ (8c528 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (8c52c ) │ │ │ │ +00092958 : │ │ │ │ + ldr r2, [pc, #12] @ (92968 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (9296c ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - movs r1, #70 @ 0x46 │ │ │ │ + cmp r5, #4 │ │ │ │ movs r1, r0 │ │ │ │ - bl 3252e │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r9, r3 │ │ │ │ - mov r8, r1 │ │ │ │ + bl ffffe96e │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r7, r2 │ │ │ │ + mov r8, r0 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov sl, r1 │ │ │ │ + mov r1, r3 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #772 @ 0x304 │ │ │ │ - mov r7, r0 │ │ │ │ - mov.w r0, #496 @ 0x1f0 │ │ │ │ - mov sl, r2 │ │ │ │ - ldr.w r2, [pc, #1348] @ 8ca90 │ │ │ │ - ldr r3, [sp, #880] @ 0x370 │ │ │ │ - add r2, pc │ │ │ │ - ldr r5, [sp, #876] @ 0x36c │ │ │ │ - subs r1, r3, #1 │ │ │ │ - ldr r3, [sp, #872] @ 0x368 │ │ │ │ - mla fp, r0, r1, r3 │ │ │ │ - ldrd r3, r1, [sp, #880] @ 0x370 │ │ │ │ - cmp r3, r1 │ │ │ │ - bge.w 8d89a │ │ │ │ - ldr r3, [sp, #888] @ 0x378 │ │ │ │ - mov ip, r9 │ │ │ │ - mov lr, r5 │ │ │ │ - mov r9, sl │ │ │ │ - mov sl, r7 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [sp, #756] @ 0x2f4 │ │ │ │ - negs r3, r3 │ │ │ │ - str r3, [sp, #760] @ 0x2f8 │ │ │ │ - ldr.w r3, [pc, #1308] @ 8ca94 │ │ │ │ - ldr r3, [r2, r3] │ │ │ │ + sub.w sp, sp, #788 @ 0x314 │ │ │ │ + ldrd r2, ip, [sp, #888] @ 0x378 │ │ │ │ + ldr r3, [sp, #896] @ 0x380 │ │ │ │ + ldr.w r0, [pc, #1364] @ 92ef0 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + rsb r3, r3, r3, lsl #5 │ │ │ │ + add r0, pc │ │ │ │ + add.w fp, r2, r3, lsl #4 │ │ │ │ + ldrd r3, r2, [sp, #896] @ 0x380 │ │ │ │ + cmp r3, r2 │ │ │ │ + bge.w 93d34 │ │ │ │ + ldr r3, [sp, #904] @ 0x388 │ │ │ │ + mov r9, r8 │ │ │ │ + mov r5, r7 │ │ │ │ + mov r8, sl │ │ │ │ + mov sl, r1 │ │ │ │ + mov r1, ip │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + str r3, [sp, #772] @ 0x304 │ │ │ │ + rsb r3, r3, #0 │ │ │ │ + str r3, [sp, #776] @ 0x308 │ │ │ │ + ldr.w r3, [pc, #1316] @ 92ef4 │ │ │ │ + ldr r3, [r0, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #764] @ 0x2fc │ │ │ │ - movs r3, #120 @ 0x78 │ │ │ │ - vldr d5, [sl] │ │ │ │ - movs r4, #56 @ 0x38 │ │ │ │ + str r3, [sp, #780] @ 0x30c │ │ │ │ + mov.w r2, r1, lsl #4 │ │ │ │ + vldr d5, [r9] │ │ │ │ + mov.w r6, r1, lsl #3 │ │ │ │ + sub.w r7, r2, r1 │ │ │ │ vldr d6, [r8] │ │ │ │ - mov.w r0, lr, lsl #5 │ │ │ │ - mul.w r5, r3, lr │ │ │ │ - mul.w r4, r4, lr │ │ │ │ - add.w r3, r9, r5 │ │ │ │ - add.w r2, ip, r5 │ │ │ │ - str r3, [sp, #32] │ │ │ │ - add.w r6, r9, r4 │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ + mov.w r0, r7, lsl #3 │ │ │ │ + mov.w r7, #88 @ 0x58 │ │ │ │ + add.w r3, r5, r0 │ │ │ │ + strd r6, r0, [sp, #4] │ │ │ │ + add r0, sl │ │ │ │ + sub.w r6, r6, r1 │ │ │ │ vldr d7, [r3] │ │ │ │ - mov.w r3, lr, lsl #6 │ │ │ │ - add.w r1, sl, r3 │ │ │ │ - str r1, [sp, #48] @ 0x30 │ │ │ │ - add.w r7, r8, r3 │ │ │ │ - str r6, [sp, #64] @ 0x40 │ │ │ │ + mov.w ip, r6, lsl #3 │ │ │ │ + str r3, [sp, #24] │ │ │ │ + mov.w r3, r1, lsl #6 │ │ │ │ + str r0, [sp, #32] │ │ │ │ + add.w r4, r9, r3 │ │ │ │ + vldr d0, [r4] │ │ │ │ vadd.f64 d13, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, ip, r4 │ │ │ │ - vldr d0, [r1] │ │ │ │ - str r2, [sp, #68] @ 0x44 │ │ │ │ + str r4, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, r5, ip │ │ │ │ + add.w r4, r8, r3 │ │ │ │ + str r6, [sp, #184] @ 0xb8 │ │ │ │ + str r4, [sp, #48] @ 0x30 │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ vadd.f64 d1, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - str r7, [sp, #56] @ 0x38 │ │ │ │ - vldr d6, [r7] │ │ │ │ - vstr d7, [sp, #16] │ │ │ │ - vldr d7, [r6] │ │ │ │ + vldr d6, [r4] │ │ │ │ + add.w r4, r1, r1, lsl #1 │ │ │ │ + mov.w lr, r4, lsl #5 │ │ │ │ + vstr d7, [sp, #104] @ 0x68 │ │ │ │ + vldr d7, [r0] │ │ │ │ + add.w r0, sl, ip │ │ │ │ + str r4, [sp, #188] @ 0xbc │ │ │ │ + str r0, [sp, #60] @ 0x3c │ │ │ │ vadd.f64 d14, d0, d7 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - movs r2, #24 │ │ │ │ - mul.w r2, r2, lr │ │ │ │ + vldr d7, [r0] │ │ │ │ + mov.w r0, r4, lsl #3 │ │ │ │ + add.w r4, r8, lr │ │ │ │ + add.w r6, r5, r0 │ │ │ │ + vldr d3, [r4] │ │ │ │ + vldr d8, [r6] │ │ │ │ + str r6, [sp, #72] @ 0x48 │ │ │ │ + add.w r6, r9, lr │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ - add.w r1, r9, r2 │ │ │ │ - str r1, [sp, #80] @ 0x50 │ │ │ │ - add.w r7, ip, r2 │ │ │ │ - str r7, [sp, #84] @ 0x54 │ │ │ │ - vldr d8, [r1] │ │ │ │ - movs r1, #96 @ 0x60 │ │ │ │ - vldr d15, [r7] │ │ │ │ - add.w r7, sl, r0 │ │ │ │ - str r7, [sp, #92] @ 0x5c │ │ │ │ - mul.w r1, r1, lr │ │ │ │ - vstr d4, [sp, #24] │ │ │ │ - add.w r6, sl, r1 │ │ │ │ - str r6, [sp, #72] @ 0x48 │ │ │ │ vldr d12, [r6] │ │ │ │ - add.w r6, r8, r1 │ │ │ │ - str r6, [sp, #88] @ 0x58 │ │ │ │ - vldr d3, [r6] │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ + add.w r6, sl, r0 │ │ │ │ + vldr d15, [r6] │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ + mov.w r4, r1, lsl #5 │ │ │ │ + str r6, [sp, #76] @ 0x4c │ │ │ │ vsub.f64 d7, d8, d12 │ │ │ │ - movs r6, #88 @ 0x58 │ │ │ │ + add.w r6, r9, r4 │ │ │ │ vadd.f64 d12, d8, d12 │ │ │ │ + str r6, [sp, #84] @ 0x54 │ │ │ │ vadd.f64 d6, d15, d3 │ │ │ │ + vstr d4, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d15, d3, d15 │ │ │ │ - mul.w r6, r6, lr │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ vsub.f64 d6, d7, d6 │ │ │ │ - vstr d6, [sp] │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r9, r6 │ │ │ │ - add r6, ip │ │ │ │ - str r7, [sp, #96] @ 0x60 │ │ │ │ - str r6, [sp, #104] @ 0x68 │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ + vldr d6, [r6] │ │ │ │ + mul.w r6, r7, r1 │ │ │ │ + add.w r7, r5, r6 │ │ │ │ + str r7, [sp, #88] @ 0x58 │ │ │ │ vldr d10, [r7] │ │ │ │ - add.w r7, r8, r0 │ │ │ │ - str r7, [sp, #100] @ 0x64 │ │ │ │ + add.w r7, r8, r4 │ │ │ │ vldr d3, [r7] │ │ │ │ + str r7, [sp, #92] @ 0x5c │ │ │ │ + add.w r7, sl, r6 │ │ │ │ + add.w r6, r9, ip │ │ │ │ + vldr d4, [r7] │ │ │ │ vadd.f64 d7, d6, d10 │ │ │ │ - vldr d4, [r6] │ │ │ │ vsub.f64 d2, d6, d10 │ │ │ │ vadd.f64 d10, d13, d14 │ │ │ │ vsub.f64 d13, d13, d14 │ │ │ │ - add.w r6, sl, r5 │ │ │ │ - add.w r7, r9, r3 │ │ │ │ vadd.f64 d8, d3, d4 │ │ │ │ vsub.f64 d3, d3, d4 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ - add r5, r8 │ │ │ │ - str r6, [sp, #108] @ 0x6c │ │ │ │ - str r7, [sp, #116] @ 0x74 │ │ │ │ + vstr d7, [sp, #96] @ 0x60 │ │ │ │ + str r7, [sp, #120] @ 0x78 │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ vadd.f64 d4, d2, d8 │ │ │ │ vsub.f64 d2, d2, d8 │ │ │ │ vadd.f64 d8, d12, d7 │ │ │ │ - vldr d7, [pc, #964] @ 8ca78 │ │ │ │ + vldr d7, [pc, #956] @ 92ed8 │ │ │ │ + add r7, r9 │ │ │ │ vadd.f64 d6, d10, d8 │ │ │ │ vsub.f64 d8, d10, d8 │ │ │ │ vsub.f64 d10, d1, d0 │ │ │ │ vadd.f64 d1, d1, d0 │ │ │ │ - vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d6, [sp] │ │ │ │ - vstr d8, [sp, #448] @ 0x1c0 │ │ │ │ + vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ + vstr d8, [sp, #464] @ 0x1d0 │ │ │ │ vsub.f64 d8, d2, d6 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ vadd.f64 d6, d10, d8 │ │ │ │ vsub.f64 d10, d10, d8 │ │ │ │ vadd.f64 d8, d9, d4 │ │ │ │ vsub.f64 d4, d4, d9 │ │ │ │ - vstr d10, [sp, #464] @ 0x1d0 │ │ │ │ - vadd.f64 d10, d5, d11 │ │ │ │ - vmul.f64 d8, d8, d7 │ │ │ │ - vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d6, [sp, #472] @ 0x1d8 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ + vmul.f64 d8, d8, d7 │ │ │ │ + vstr d10, [sp, #480] @ 0x1e0 │ │ │ │ + vadd.f64 d10, d5, d11 │ │ │ │ vsub.f64 d5, d5, d11 │ │ │ │ + vmul.f64 d4, d4, d6 │ │ │ │ vsub.f64 d7, d10, d8 │ │ │ │ vadd.f64 d8, d10, d8 │ │ │ │ - vmul.f64 d4, d4, d6 │ │ │ │ vmov.f64 d10, d6 │ │ │ │ - vldr d6, [sp] │ │ │ │ - vstr d7, [sp, #472] @ 0x1d8 │ │ │ │ - vadd.f64 d7, d6, d2 │ │ │ │ + vldr d6, [sp, #16] │ │ │ │ vadd.f64 d9, d1, d4 │ │ │ │ vsub.f64 d1, d1, d4 │ │ │ │ - vldr d4, [sp, #24] │ │ │ │ - vstr d8, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d4, [sp, #112] @ 0x70 │ │ │ │ + vstr d7, [sp, #488] @ 0x1e8 │ │ │ │ + vadd.f64 d7, d6, d2 │ │ │ │ + vstr d8, [sp, #496] @ 0x1f0 │ │ │ │ + vstr d9, [sp, #504] @ 0x1f8 │ │ │ │ + vstr d1, [sp, #512] @ 0x200 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vstr d9, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d1, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d11, d7, d5 │ │ │ │ vsub.f64 d2, d5, d7 │ │ │ │ + vldr d5, [sp, #104] @ 0x68 │ │ │ │ vsub.f64 d7, d15, d3 │ │ │ │ - vldr d5, [sp, #16] │ │ │ │ vadd.f64 d15, d15, d3 │ │ │ │ - vstr d11, [sp, #264] @ 0x108 │ │ │ │ + str r6, [sp, #104] @ 0x68 │ │ │ │ + vstr d11, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d14, d13, d7 │ │ │ │ vsub.f64 d0, d13, d7 │ │ │ │ - vldr d7, [sp, #8] │ │ │ │ - vstr d2, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d7, [sp, #96] @ 0x60 │ │ │ │ + str r7, [sp, #96] @ 0x60 │ │ │ │ + vstr d2, [sp, #520] @ 0x208 │ │ │ │ vsub.f64 d6, d7, d12 │ │ │ │ vsub.f64 d7, d5, d4 │ │ │ │ - vstr d14, [sp, #512] @ 0x200 │ │ │ │ - vstr d0, [sp, #520] @ 0x208 │ │ │ │ + vstr d14, [sp, #528] @ 0x210 │ │ │ │ + vstr d0, [sp, #536] @ 0x218 │ │ │ │ vadd.f64 d12, d6, d7 │ │ │ │ vsub.f64 d11, d7, d6 │ │ │ │ + vldr d6, [r5] │ │ │ │ vadd.f64 d7, d5, d4 │ │ │ │ - vldr d6, [r9] │ │ │ │ - vldr d5, [r7] │ │ │ │ - vstr d12, [sp, #528] @ 0x210 │ │ │ │ + vstr d12, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d4, d15, d7 │ │ │ │ vsub.f64 d15, d7, d15 │ │ │ │ - vstr d11, [sp, #536] @ 0x218 │ │ │ │ - vstr d15, [sp, #552] @ 0x228 │ │ │ │ - vldr d15, [r6] │ │ │ │ - add.w r6, sl, r4 │ │ │ │ - vstr d4, [sp, #544] @ 0x220 │ │ │ │ - add r4, r8 │ │ │ │ - str r6, [sp, #112] @ 0x70 │ │ │ │ + vstr d11, [sp, #552] @ 0x228 │ │ │ │ + vstr d4, [sp, #560] @ 0x230 │ │ │ │ + vstr d15, [sp, #568] @ 0x238 │ │ │ │ + vldr d15, [r7] │ │ │ │ + add.w r7, r5, r3 │ │ │ │ vldr d4, [r6] │ │ │ │ + str r7, [sp, #112] @ 0x70 │ │ │ │ + vldr d5, [r7] │ │ │ │ vadd.f64 d2, d6, d15 │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ - add.w r6, r2, r8 │ │ │ │ vadd.f64 d14, d4, d5 │ │ │ │ + add r7, r8 │ │ │ │ + mov r6, r7 │ │ │ │ + add.w r7, r8, ip │ │ │ │ + vldr d3, [r6] │ │ │ │ + strd r6, r7, [sp, #124] @ 0x7c │ │ │ │ + add.w r6, sl, r3 │ │ │ │ vadd.f64 d7, d2, d14 │ │ │ │ - vstr d7, [sp] │ │ │ │ + vstr d15, [sp, #192] @ 0xc0 │ │ │ │ + vldr d12, [r6] │ │ │ │ + vstr d7, [sp, #16] │ │ │ │ vsub.f64 d7, d2, d14 │ │ │ │ vsub.f64 d14, d4, d5 │ │ │ │ - vstr d7, [sp, #8] │ │ │ │ - vstr d15, [sp, #160] @ 0xa0 │ │ │ │ - vldr d4, [r4] │ │ │ │ - str r4, [sp, #124] @ 0x7c │ │ │ │ - add.w r4, ip, r3 │ │ │ │ - vldr d2, [ip] │ │ │ │ - vldr d3, [r5] │ │ │ │ - vldr d12, [r4] │ │ │ │ - str r5, [sp, #120] @ 0x78 │ │ │ │ - add.w r5, r9, r1 │ │ │ │ + vldr d2, [sl] │ │ │ │ + vldr d4, [r7] │ │ │ │ + add.w r7, r9, r0 │ │ │ │ + add r0, r8 │ │ │ │ + strd r6, r7, [sp, #132] @ 0x84 │ │ │ │ + add.w r6, r5, lr │ │ │ │ + vldr d5, [r0] │ │ │ │ vsub.f64 d6, d3, d2 │ │ │ │ - str r4, [sp, #128] @ 0x80 │ │ │ │ + vstr d7, [sp, #168] @ 0xa8 │ │ │ │ + vadd.f64 d15, d2, d3 │ │ │ │ + vldr d7, [r7] │ │ │ │ + add r7, r3 │ │ │ │ vsub.f64 d13, d4, d12 │ │ │ │ - add.w r4, sl, r2 │ │ │ │ - add.w r2, ip, r1 │ │ │ │ - vldr d5, [r6] │ │ │ │ - add.w r1, r9, r0 │ │ │ │ - str r5, [sp, #136] @ 0x88 │ │ │ │ - vldr d7, [r4] │ │ │ │ + str r6, [sp, #140] @ 0x8c │ │ │ │ vadd.f64 d12, d4, d12 │ │ │ │ + vldr d4, [r7] │ │ │ │ + str r0, [sp, #144] @ 0x90 │ │ │ │ + add r0, r3 │ │ │ │ + str r7, [sp, #156] @ 0x9c │ │ │ │ + str r0, [sp, #164] @ 0xa4 │ │ │ │ vsub.f64 d11, d6, d13 │ │ │ │ vadd.f64 d13, d6, d13 │ │ │ │ - vldr d6, [r5] │ │ │ │ - adds r5, r4, r3 │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ - vadd.f64 d15, d2, d3 │ │ │ │ - str r4, [sp, #132] @ 0x84 │ │ │ │ - add.w r4, ip, r0 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, sl, lr │ │ │ │ + add.w lr, r1, r1, lsl #2 │ │ │ │ + str r6, [sp, #148] @ 0x94 │ │ │ │ + mov.w ip, lr, lsl #3 │ │ │ │ + mov.w lr, lr, lsl #4 │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - adds r2, r6, r3 │ │ │ │ - vldr d4, [r5] │ │ │ │ - movs r0, #80 @ 0x50 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r5, r4 │ │ │ │ + add r4, sl │ │ │ │ vldr d2, [r4] │ │ │ │ + str r6, [sp, #152] @ 0x98 │ │ │ │ + str r4, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d9, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r1] │ │ │ │ - mul.w r0, r0, lr │ │ │ │ - vstr d14, [sp, #16] │ │ │ │ - vstr d15, [sp, #24] │ │ │ │ + vldr d6, [r6] │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ - str r1, [sp, #148] @ 0x94 │ │ │ │ - mov.w r1, lr, lsl #3 │ │ │ │ - str r5, [sp, #152] @ 0x98 │ │ │ │ - add.w r5, sl, r1 │ │ │ │ + vldr d4, [r0] │ │ │ │ vadd.f64 d10, d2, d4 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vadd.f64 d0, d1, d3 │ │ │ │ vsub.f64 d1, d1, d3 │ │ │ │ vadd.f64 d3, d7, d9 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ - str r4, [sp, #156] @ 0x9c │ │ │ │ - add.w r7, r8, r1 │ │ │ │ vsub.f64 d2, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vldr d4, [sp] │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ vadd.f64 d8, d6, d10 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vldr d10, [pc, #460] @ 8ca78 │ │ │ │ - str r6, [sp, #140] @ 0x8c │ │ │ │ - movs r6, #112 @ 0x70 │ │ │ │ + vldr d10, [pc, #452] @ 92ed8 │ │ │ │ vadd.f64 d9, d4, d0 │ │ │ │ - str r2, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d4, d3, d8 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ - adds r2, r5, r3 │ │ │ │ - mul.w r6, r6, lr │ │ │ │ - vstr d9, [sp, #560] @ 0x230 │ │ │ │ + vstr d9, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d9, d13, d5 │ │ │ │ - vmul.f64 d4, d4, d10 │ │ │ │ - vldr d10, [pc, #428] @ 8ca80 │ │ │ │ vsub.f64 d13, d13, d5 │ │ │ │ - add.w r4, r9, r6 │ │ │ │ - vstr d9, [sp, #568] @ 0x238 │ │ │ │ + vmul.f64 d4, d4, d10 │ │ │ │ + vldr d10, [pc, #428] @ 92ee0 │ │ │ │ + vstr d9, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d9, d14, d15 │ │ │ │ + vstr d14, [sp, #8] │ │ │ │ + vstr d15, [sp, #176] @ 0xb0 │ │ │ │ vmov.f64 d15, d10 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ + vldr d5, [sp, #8] │ │ │ │ vadd.f64 d14, d9, d4 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ vsub.f64 d9, d11, d1 │ │ │ │ vadd.f64 d11, d11, d1 │ │ │ │ - vldr d1, [pc, #388] @ 8ca80 │ │ │ │ - vstr d4, [sp, #576] @ 0x240 │ │ │ │ + vldr d1, [pc, #384] @ 92ee0 │ │ │ │ + add.w r4, r9, r6 │ │ │ │ + ldr r6, [sp, #184] @ 0xb8 │ │ │ │ + mov r0, r4 │ │ │ │ + vstr d14, [sp, #288] @ 0x120 │ │ │ │ vmul.f64 d10, d9, d10 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vstr d14, [sp, #272] @ 0x110 │ │ │ │ - vsub.f64 d4, d4, d2 │ │ │ │ + vstr d4, [sp, #592] @ 0x250 │ │ │ │ + vldr d4, [sp, #168] @ 0xa8 │ │ │ │ + mov.w r7, r6, lsl #4 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ + add.w r4, r5, r7 │ │ │ │ vmov.f64 d14, d10 │ │ │ │ - vldr d10, [pc, #368] @ 8ca88 │ │ │ │ + vldr d10, [pc, #348] @ 92ee8 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ vmla.f64 d14, d4, d10 │ │ │ │ vmul.f64 d4, d4, d15 │ │ │ │ - vldr d10, [pc, #340] @ 8ca78 │ │ │ │ + vldr d10, [pc, #316] @ 92ed8 │ │ │ │ vmov.f64 d15, d4 │ │ │ │ - vldr d4, [pc, #348] @ 8ca88 │ │ │ │ + vldr d4, [pc, #324] @ 92ee8 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ + vstr d14, [sp, #600] @ 0x258 │ │ │ │ vnmls.f64 d15, d9, d4 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ - vstr d14, [sp, #584] @ 0x248 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vstr d15, [sp, #592] @ 0x250 │ │ │ │ - vldr d15, [sp, #160] @ 0xa0 │ │ │ │ - vldr d5, [sp, #16] │ │ │ │ - str r5, [sp, #160] @ 0xa0 │ │ │ │ + vstr d15, [sp, #608] @ 0x260 │ │ │ │ + vldr d15, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d9, d15, d12 │ │ │ │ vadd.f64 d15, d15, d12 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ - str r4, [sp, #172] @ 0xac │ │ │ │ - str r7, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d14, d4, d9 │ │ │ │ vsub.f64 d4, d9, d4 │ │ │ │ - vldr d9, [pc, #280] @ 8ca88 │ │ │ │ - vstr d4, [sp, #288] @ 0x120 │ │ │ │ - vldr d4, [sp, #8] │ │ │ │ - vstr d14, [sp, #280] @ 0x118 │ │ │ │ + vldr d9, [pc, #268] @ 92ee8 │ │ │ │ + vstr d14, [sp, #296] @ 0x128 │ │ │ │ + vstr d4, [sp, #304] @ 0x130 │ │ │ │ + vldr d4, [sp, #168] @ 0xa8 │ │ │ │ + str r0, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d2, d4, d2 │ │ │ │ vmul.f64 d4, d11, d9 │ │ │ │ vmla.f64 d4, d2, d1 │ │ │ │ vmul.f64 d2, d2, d9 │ │ │ │ vnmls.f64 d2, d11, d1 │ │ │ │ - vstr d4, [sp, #600] @ 0x258 │ │ │ │ - vldr d4, [sp] │ │ │ │ - str r1, [sp, #0] │ │ │ │ - add.w r1, ip, r6 │ │ │ │ - str r1, [sp, #188] @ 0xbc │ │ │ │ - vstr d2, [sp, #608] @ 0x260 │ │ │ │ + vstr d4, [sp, #616] @ 0x268 │ │ │ │ + vldr d4, [sp, #16] │ │ │ │ + vstr d2, [sp, #624] @ 0x270 │ │ │ │ vsub.f64 d2, d15, d3 │ │ │ │ vadd.f64 d3, d15, d3 │ │ │ │ - vldr d15, [sp, #24] │ │ │ │ + vldr d15, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d0, d4, d0 │ │ │ │ - vldr d4, [r2] │ │ │ │ + str r4, [sp, #176] @ 0xb0 │ │ │ │ + vstr d2, [sp, #312] @ 0x138 │ │ │ │ vadd.f64 d6, d5, d15 │ │ │ │ - vstr d2, [sp, #296] @ 0x128 │ │ │ │ - vstr d3, [sp, #304] @ 0x130 │ │ │ │ + vstr d3, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d11, d0, d13 │ │ │ │ vsub.f64 d13, d13, d0 │ │ │ │ vsub.f64 d15, d7, d6 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - vldr d6, [r5] │ │ │ │ - movs r5, #48 @ 0x30 │ │ │ │ vldr d7, [r4] │ │ │ │ - movs r4, #72 @ 0x48 │ │ │ │ - vstr d11, [sp, #616] @ 0x268 │ │ │ │ - mul.w r5, r5, lr │ │ │ │ - vstr d5, [sp, #312] @ 0x138 │ │ │ │ + add.w r4, r6, r1 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + vldr d6, [r0] │ │ │ │ + str r4, [sp, #768] @ 0x300 │ │ │ │ + add.w r4, r0, r3 │ │ │ │ + vldr d4, [r4] │ │ │ │ vadd.f64 d2, d6, d7 │ │ │ │ - vstr d15, [sp, #632] @ 0x278 │ │ │ │ - add.w r2, r9, r5 │ │ │ │ - vldr d15, [r1] │ │ │ │ - adds r1, r7, r3 │ │ │ │ vsub.f64 d12, d6, d7 │ │ │ │ - str r1, [sp, #192] @ 0xc0 │ │ │ │ - mul.w r4, r4, lr │ │ │ │ - vldr d5, [r2] │ │ │ │ - str r2, [sp, #180] @ 0xb4 │ │ │ │ - add.w r2, r9, r0 │ │ │ │ - vstr d13, [sp, #624] @ 0x270 │ │ │ │ + str r4, [sp, #184] @ 0xb8 │ │ │ │ + vstr d5, [sp, #328] @ 0x148 │ │ │ │ + vstr d11, [sp, #632] @ 0x278 │ │ │ │ + vstr d13, [sp, #640] @ 0x280 │ │ │ │ + vstr d15, [sp, #648] @ 0x288 │ │ │ │ + ldr r0, [sp, #188] @ 0xbc │ │ │ │ + vstr d12, [sp, #264] @ 0x108 │ │ │ │ + mov.w r0, r0, lsl #4 │ │ │ │ + add.w r4, r5, r0 │ │ │ │ + vldr d5, [r4] │ │ │ │ + str r4, [sp, #188] @ 0xbc │ │ │ │ + add.w r4, r8, r6 │ │ │ │ + mov r6, r4 │ │ │ │ + str r6, [sp, #192] @ 0xc0 │ │ │ │ vadd.f64 d14, d4, d5 │ │ │ │ - vstr d12, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d3, d2, d14 │ │ │ │ vsub.f64 d14, d2, d14 │ │ │ │ - vldr d2, [r7] │ │ │ │ - movs r7, #40 @ 0x28 │ │ │ │ + vldr d2, [r4] │ │ │ │ + add.w r4, sl, r7 │ │ │ │ + vldr d15, [r4] │ │ │ │ + str r4, [sp, #200] @ 0xc8 │ │ │ │ + mov r4, r6 │ │ │ │ + add.w r6, r5, lr │ │ │ │ + add r4, r3 │ │ │ │ vmov.f64 d11, d3 │ │ │ │ vsub.f64 d3, d4, d5 │ │ │ │ - vldr d4, [r1] │ │ │ │ - add.w r1, ip, r5 │ │ │ │ + vldr d4, [r4] │ │ │ │ + str r4, [sp, #204] @ 0xcc │ │ │ │ + add.w r4, sl, r0 │ │ │ │ vsub.f64 d6, d2, d15 │ │ │ │ - mul.w r7, r7, lr │ │ │ │ vadd.f64 d15, d2, d15 │ │ │ │ - vstr d3, [sp, #224] @ 0xe0 │ │ │ │ - str r1, [sp, #196] @ 0xc4 │ │ │ │ - vldr d12, [r1] │ │ │ │ - add.w r1, sl, r7 │ │ │ │ - str r2, [sp, #200] @ 0xc8 │ │ │ │ - str r1, [sp, #8] │ │ │ │ - vsub.f64 d13, d4, d12 │ │ │ │ - vadd.f64 d4, d4, d12 │ │ │ │ - vstr d11, [sp, #24] │ │ │ │ - vsub.f64 d7, d6, d13 │ │ │ │ - vadd.f64 d13, d6, d13 │ │ │ │ - vldr d6, [r2] │ │ │ │ - b.n 8ca98 │ │ │ │ - nop │ │ │ │ + vldr d12, [r4] │ │ │ │ + str r4, [sp, #208] @ 0xd0 │ │ │ │ + add.w r4, r9, ip │ │ │ │ + str r6, [sp, #216] @ 0xd8 │ │ │ │ + str r4, [sp, #212] @ 0xd4 │ │ │ │ + b.n 92ef8 │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 8ccf8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 93158 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 8cd44 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 931a4 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - movs r6, #118 @ 0x76 │ │ │ │ + adds r2, #30 │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - add.w r2, r8, r7 │ │ │ │ - str r2, [sp, #16] │ │ │ │ - vstr d4, [sp, #240] @ 0xf0 │ │ │ │ - vldr d5, [r2] │ │ │ │ - add.w r2, ip, r0 │ │ │ │ - vstr d7, [sp, #232] @ 0xe8 │ │ │ │ - mov.w r0, lr, lsl #4 │ │ │ │ - vldr d7, [r1] │ │ │ │ - movs r1, #104 @ 0x68 │ │ │ │ - str r2, [sp, #204] @ 0xcc │ │ │ │ + vstr d3, [sp, #240] @ 0xf0 │ │ │ │ + vsub.f64 d13, d4, d12 │ │ │ │ + vadd.f64 d4, d4, d12 │ │ │ │ + vsub.f64 d7, d6, d13 │ │ │ │ + vadd.f64 d13, d6, d13 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r8, ip │ │ │ │ + vldr d5, [r6] │ │ │ │ + str r6, [sp, #8] │ │ │ │ + add.w r6, sl, lr │ │ │ │ + mov.w lr, #104 @ 0x68 │ │ │ │ + str r6, [sp, #220] @ 0xdc │ │ │ │ + vstr d7, [sp, #248] @ 0xf8 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add r4, r3 │ │ │ │ + vstr d4, [sp, #256] @ 0x100 │ │ │ │ + vldr d4, [r4] │ │ │ │ vadd.f64 d1, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, r9, r0 │ │ │ │ - str r2, [sp, #208] @ 0xd0 │ │ │ │ + vldr d6, [r6] │ │ │ │ + add.w r6, r5, r2 │ │ │ │ + strd r6, r4, [sp, #224] @ 0xe0 │ │ │ │ + add.w r4, sl, r2 │ │ │ │ + vldr d2, [r4] │ │ │ │ vadd.f64 d9, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - mul.w r2, r1, lr │ │ │ │ - str r2, [sp, #212] @ 0xd4 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ - adds r1, r2, r3 │ │ │ │ - str r1, [sp, #216] @ 0xd8 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - vldr d4, [r1] │ │ │ │ - add.w r1, ip, r0 │ │ │ │ - str r1, [sp, #220] @ 0xdc │ │ │ │ - vldr d2, [r1] │ │ │ │ - adds r1, r2, r3 │ │ │ │ + str r4, [sp, #232] @ 0xe8 │ │ │ │ + vldr d6, [r6] │ │ │ │ + mul.w r6, lr, r1 │ │ │ │ + add.w lr, r9, r2 │ │ │ │ + add r2, r8 │ │ │ │ + str r6, [sp, #272] @ 0x110 │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ vadd.f64 d3, d6, d4 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ - str r1, [sp, #256] @ 0x100 │ │ │ │ - add.w r2, sl, r0 │ │ │ │ - vldr d4, [r1] │ │ │ │ - add r0, r8 │ │ │ │ + add.w r4, r6, r3 │ │ │ │ + str r4, [sp, #236] @ 0xec │ │ │ │ + vldr d4, [r4] │ │ │ │ vadd.f64 d0, d1, d3 │ │ │ │ vsub.f64 d1, d1, d3 │ │ │ │ - vadd.f64 d10, d2, d4 │ │ │ │ - vsub.f64 d4, d4, d2 │ │ │ │ vadd.f64 d3, d7, d9 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ + vstr d11, [sp, #16] │ │ │ │ + ldr r4, [sp, #272] @ 0x110 │ │ │ │ + vadd.f64 d10, d2, d4 │ │ │ │ + vsub.f64 d4, d4, d2 │ │ │ │ + add.w r6, r5, r4 │ │ │ │ vsub.f64 d2, d4, d5 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d11, d0 │ │ │ │ vadd.f64 d8, d6, d10 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vldr d10, [pc, #976] @ 8cf08 │ │ │ │ - vstr d4, [sp, #640] @ 0x280 │ │ │ │ + vldr d10, [pc, #992] @ 93398 │ │ │ │ + vstr d4, [sp, #656] @ 0x290 │ │ │ │ vadd.f64 d4, d13, d5 │ │ │ │ vsub.f64 d13, d13, d5 │ │ │ │ - vstr d4, [sp, #648] @ 0x288 │ │ │ │ - vldr d4, [sp, #224] @ 0xe0 │ │ │ │ + vstr d4, [sp, #664] @ 0x298 │ │ │ │ + vldr d4, [sp, #240] @ 0xf0 │ │ │ │ vadd.f64 d9, d4, d15 │ │ │ │ vsub.f64 d4, d3, d8 │ │ │ │ vadd.f64 d3, d3, d8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ - vldr d10, [pc, #944] @ 8cf10 │ │ │ │ + vldr d10, [pc, #960] @ 933a0 │ │ │ │ vadd.f64 d11, d9, d4 │ │ │ │ vsub.f64 d12, d9, d4 │ │ │ │ vsub.f64 d9, d14, d2 │ │ │ │ vadd.f64 d2, d14, d2 │ │ │ │ - vstr d11, [sp, #320] @ 0x140 │ │ │ │ - vldr d11, [sp, #232] @ 0xe8 │ │ │ │ - vstr d12, [sp, #328] @ 0x148 │ │ │ │ + vstr d11, [sp, #336] @ 0x150 │ │ │ │ + vldr d11, [sp, #248] @ 0xf8 │ │ │ │ + vstr d12, [sp, #344] @ 0x158 │ │ │ │ vsub.f64 d4, d11, d1 │ │ │ │ vmul.f64 d10, d4, d10 │ │ │ │ vmov.f64 d11, d10 │ │ │ │ - vldr d10, [pc, #908] @ 8cf18 │ │ │ │ + vldr d10, [pc, #924] @ 933a8 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vnmls.f64 d11, d9, d10 │ │ │ │ - vldr d10, [pc, #880] @ 8cf08 │ │ │ │ + vldr d10, [pc, #896] @ 93398 │ │ │ │ vmov.f64 d12, d4 │ │ │ │ - vldr d4, [pc, #880] @ 8cf10 │ │ │ │ + vldr d4, [pc, #896] @ 933a0 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ + vstr d11, [sp, #672] @ 0x2a0 │ │ │ │ vmla.f64 d12, d9, d4 │ │ │ │ + vldr d9, [sp, #256] @ 0x100 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d11, [sp, #656] @ 0x290 │ │ │ │ vmul.f64 d4, d4, d10 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ - vstr d12, [sp, #664] @ 0x298 │ │ │ │ - vldr d12, [sp, #248] @ 0xf8 │ │ │ │ - vldr d9, [sp, #240] @ 0xf0 │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ + vstr d12, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d12, [sp, #264] @ 0x108 │ │ │ │ vsub.f64 d9, d12, d9 │ │ │ │ - add r1, r9 │ │ │ │ vadd.f64 d11, d4, d9 │ │ │ │ vsub.f64 d9, d9, d4 │ │ │ │ - vstr d11, [sp, #336] @ 0x150 │ │ │ │ - vldr d11, [sp, #232] @ 0xe8 │ │ │ │ - vstr d9, [sp, #344] @ 0x158 │ │ │ │ - vldr d9, [pc, #816] @ 8cf18 │ │ │ │ + vstr d11, [sp, #352] @ 0x160 │ │ │ │ + vldr d11, [sp, #248] @ 0xf8 │ │ │ │ + vstr d9, [sp, #360] @ 0x168 │ │ │ │ + vldr d9, [pc, #836] @ 933a8 │ │ │ │ vadd.f64 d11, d11, d1 │ │ │ │ - vldr d1, [pc, #800] @ 8cf10 │ │ │ │ + vldr d1, [pc, #820] @ 933a0 │ │ │ │ vmul.f64 d4, d11, d9 │ │ │ │ vmul.f64 d11, d11, d1 │ │ │ │ - vmla.f64 d11, d2, d9 │ │ │ │ vnmls.f64 d4, d2, d1 │ │ │ │ - vstr d11, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d4, [sp, #672] @ 0x2a0 │ │ │ │ - vldr d4, [sp, #240] @ 0xf0 │ │ │ │ + vmla.f64 d11, d2, d9 │ │ │ │ + vstr d4, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d4, [sp, #256] @ 0x100 │ │ │ │ + vstr d11, [sp, #696] @ 0x2b8 │ │ │ │ vadd.f64 d12, d12, d4 │ │ │ │ - vldr d4, [r2] │ │ │ │ + vldr d4, [lr] │ │ │ │ vsub.f64 d14, d12, d3 │ │ │ │ vadd.f64 d8, d12, d3 │ │ │ │ - vldr d3, [sp, #24] │ │ │ │ - str r0, [sp, #24] │ │ │ │ + vldr d3, [sp, #16] │ │ │ │ + str r2, [sp, #16] │ │ │ │ vsub.f64 d0, d3, d0 │ │ │ │ - vldr d3, [sp, #224] @ 0xe0 │ │ │ │ - str r1, [sp, #224] @ 0xe0 │ │ │ │ - vstr d14, [sp, #352] @ 0x160 │ │ │ │ + vldr d3, [sp, #240] @ 0xf0 │ │ │ │ + str r6, [sp, #240] @ 0xf0 │ │ │ │ + vstr d14, [sp, #368] @ 0x170 │ │ │ │ + vstr d8, [sp, #376] @ 0x178 │ │ │ │ vsub.f64 d15, d15, d3 │ │ │ │ - vstr d8, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d5, d0, d13 │ │ │ │ vadd.f64 d13, d0, d13 │ │ │ │ vadd.f64 d3, d15, d7 │ │ │ │ vsub.f64 d7, d15, d7 │ │ │ │ - vstr d5, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d5, [r0] │ │ │ │ - adds r0, r2, r3 │ │ │ │ - vstr d13, [sp, #696] @ 0x2b8 │ │ │ │ - vstr d7, [sp, #376] @ 0x178 │ │ │ │ - vldr d7, [r1] │ │ │ │ - ldr r1, [sp, #212] @ 0xd4 │ │ │ │ - str r0, [sp, #212] @ 0xd4 │ │ │ │ - add r1, ip │ │ │ │ + vstr d3, [sp, #384] @ 0x180 │ │ │ │ + vstr d7, [sp, #392] @ 0x188 │ │ │ │ + vldr d7, [r6] │ │ │ │ + add.w r6, r5, ip │ │ │ │ + add ip, sl │ │ │ │ + vstr d5, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d5, [r2] │ │ │ │ + add.w r2, sl, r4 │ │ │ │ + add.w r4, lr, r3 │ │ │ │ + vstr d13, [sp, #712] @ 0x2c8 │ │ │ │ + str r2, [sp, #248] @ 0xf8 │ │ │ │ + vldr d3, [ip] │ │ │ │ vadd.f64 d12, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ - vstr d3, [sp, #368] @ 0x170 │ │ │ │ - vldr d7, [r1] │ │ │ │ + str r4, [sp, #256] @ 0x100 │ │ │ │ + vldr d7, [r2] │ │ │ │ + str r6, [sp, #272] @ 0x110 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ vadd.f64 d6, d5, d7 │ │ │ │ vsub.f64 d15, d5, d7 │ │ │ │ - vldr d7, [r0] │ │ │ │ - add.w r0, r9, r7 │ │ │ │ - str r0, [sp, #232] @ 0xe8 │ │ │ │ - add r7, ip │ │ │ │ - vldr d5, [r0] │ │ │ │ + vldr d5, [r6] │ │ │ │ + add r3, r2 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r9, r7 │ │ │ │ + add r7, r8 │ │ │ │ + vldr d2, [r3] │ │ │ │ + str r4, [sp, #264] @ 0x108 │ │ │ │ vmov.f64 d14, d15 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ - vldr d3, [r7] │ │ │ │ - add r3, r0 │ │ │ │ + ldr r6, [sp, #4] │ │ │ │ vadd.f64 d0, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vstr d14, [sp, #384] @ 0x180 │ │ │ │ - vldr d2, [r3] │ │ │ │ - vadd.f64 d15, d6, d7 │ │ │ │ - vsub.f64 d6, d6, d7 │ │ │ │ vadd.f64 d5, d2, d3 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ + vstr d14, [sp, #400] @ 0x190 │ │ │ │ + add.w r2, r5, r6 │ │ │ │ + add r6, sl │ │ │ │ + str r2, [sp, #4] │ │ │ │ vsub.f64 d2, d12, d0 │ │ │ │ - vadd.f64 d0, d12, d0 │ │ │ │ + vadd.f64 d15, d6, d7 │ │ │ │ + vsub.f64 d6, d6, d7 │ │ │ │ + vldr d7, [r4] │ │ │ │ + add.w r4, r9, r0 │ │ │ │ vsub.f64 d13, d4, d5 │ │ │ │ vadd.f64 d4, d4, d5 │ │ │ │ + add r0, r8 │ │ │ │ vsub.f64 d5, d14, d3 │ │ │ │ - vstr d3, [sp, #392] @ 0x188 │ │ │ │ - vstr d5, [sp, #704] @ 0x2c0 │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ - vstr d2, [sp, #712] @ 0x2c8 │ │ │ │ - add r0, r9 │ │ │ │ - str r0, [sp, #240] @ 0xf0 │ │ │ │ - vldr d5, [r0] │ │ │ │ - add.w r0, sl, r6 │ │ │ │ - str r0, [sp, #248] @ 0xf8 │ │ │ │ - add r6, r8 │ │ │ │ - vldr d7, [r0] │ │ │ │ - ldr r0, [sp, #0] │ │ │ │ - vldr d2, [r6] │ │ │ │ - add r0, ip │ │ │ │ - str r0, [sp, #0] │ │ │ │ + str r4, [sp, #276] @ 0x114 │ │ │ │ + vadd.f64 d0, d12, d0 │ │ │ │ + vstr d3, [sp, #408] @ 0x198 │ │ │ │ + vldr d3, [r4] │ │ │ │ + ldr r4, [sp, #768] @ 0x300 │ │ │ │ + vldr d14, [r6] │ │ │ │ + vstr d5, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d5, [r2] │ │ │ │ + vstr d2, [sp, #728] @ 0x2d8 │ │ │ │ + add.w r2, r5, r4 │ │ │ │ + add r4, sl │ │ │ │ + vldr d2, [r7] │ │ │ │ + str r2, [sp, #768] @ 0x300 │ │ │ │ + vldr d9, [r0] │ │ │ │ vadd.f64 d1, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d14, [r0] │ │ │ │ - add.w r0, sl, r5 │ │ │ │ - str r0, [sp, #260] @ 0x104 │ │ │ │ - add r5, r8 │ │ │ │ - vldr d3, [r0] │ │ │ │ - add.w r0, r9, r4 │ │ │ │ + vldr d11, [r4] │ │ │ │ vadd.f64 d7, d14, d2 │ │ │ │ vsub.f64 d14, d2, d14 │ │ │ │ - add r4, ip │ │ │ │ - vldr d9, [r5] │ │ │ │ - vldr d2, [r0] │ │ │ │ - str r0, [sp, #752] @ 0x2f0 │ │ │ │ - vldr d11, [r4] │ │ │ │ - vadd.f64 d10, d3, d2 │ │ │ │ - vsub.f64 d3, d3, d2 │ │ │ │ + vldr d2, [r2] │ │ │ │ vadd.f64 d8, d9, d11 │ │ │ │ vsub.f64 d11, d9, d11 │ │ │ │ + vadd.f64 d10, d3, d2 │ │ │ │ + vsub.f64 d3, d3, d2 │ │ │ │ vsub.f64 d2, d3, d7 │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vsub.f64 d3, d14, d11 │ │ │ │ vadd.f64 d14, d14, d11 │ │ │ │ - vstr d2, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d2, [sp, #440] @ 0x1b8 │ │ │ │ vsub.f64 d2, d5, d8 │ │ │ │ vadd.f64 d5, d5, d8 │ │ │ │ vsub.f64 d8, d1, d10 │ │ │ │ vadd.f64 d1, d1, d10 │ │ │ │ - vldr d10, [pc, #436] @ 8cf18 │ │ │ │ - vmov.f64 d9, d10 │ │ │ │ + vldr d10, [pc, #452] @ 933a8 │ │ │ │ vadd.f64 d12, d0, d1 │ │ │ │ vsub.f64 d0, d0, d1 │ │ │ │ - vldr d1, [pc, #412] @ 8cf10 │ │ │ │ - vstr d0, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d1, [pc, #432] @ 933a0 │ │ │ │ + vmov.f64 d9, d10 │ │ │ │ + vstr d0, [sp, #736] @ 0x2e0 │ │ │ │ vmul.f64 d0, d4, d1 │ │ │ │ vmla.f64 d0, d6, d10 │ │ │ │ vmov.f64 d10, d1 │ │ │ │ vmul.f64 d1, d5, d1 │ │ │ │ - vmla.f64 d1, d7, d9 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ + vmla.f64 d1, d7, d9 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vsub.f64 d9, d0, d1 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ - vldr d0, [pc, #376] @ 8cf18 │ │ │ │ + vldr d0, [pc, #392] @ 933a8 │ │ │ │ vnmls.f64 d6, d4, d0 │ │ │ │ vnmls.f64 d7, d5, d0 │ │ │ │ + vstr d1, [sp, #416] @ 0x1a0 │ │ │ │ + vstr d9, [sp, #744] @ 0x2e8 │ │ │ │ vmov.f64 d4, d10 │ │ │ │ - vstr d1, [sp, #400] @ 0x190 │ │ │ │ - vldr d1, [sp, #424] @ 0x1a8 │ │ │ │ - vstr d9, [sp, #728] @ 0x2d8 │ │ │ │ vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ vmul.f64 d6, d2, d0 │ │ │ │ - vmul.f64 d2, d2, d4 │ │ │ │ - vmla.f64 d2, d1, d0 │ │ │ │ - vstr d7, [sp, #416] @ 0x1a0 │ │ │ │ + vmul.f64 d2, d2, d10 │ │ │ │ + vstr d5, [sp, #424] @ 0x1a8 │ │ │ │ + vmov.f64 d5, d0 │ │ │ │ + vstr d7, [sp, #432] @ 0x1b0 │ │ │ │ vmul.f64 d7, d13, d0 │ │ │ │ + vldr d1, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d9, [sp, #584] @ 0x248 │ │ │ │ vmla.f64 d7, d15, d10 │ │ │ │ - vmul.f64 d15, d15, d0 │ │ │ │ + vmul.f64 d15, d15, d5 │ │ │ │ + vldr d0, [sp, #664] @ 0x298 │ │ │ │ + vmla.f64 d2, d1, d5 │ │ │ │ vnmls.f64 d6, d1, d10 │ │ │ │ - vldr d1, [sp, #712] @ 0x2c8 │ │ │ │ - vstr d5, [sp, #408] @ 0x198 │ │ │ │ + vldr d1, [sp, #728] @ 0x2d8 │ │ │ │ vadd.f64 d5, d3, d8 │ │ │ │ vsub.f64 d3, d3, d8 │ │ │ │ vnmls.f64 d15, d13, d4 │ │ │ │ vadd.f64 d10, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vadd.f64 d13, d15, d2 │ │ │ │ vsub.f64 d15, d15, d2 │ │ │ │ - vstr d6, [sp, #424] @ 0x1a8 │ │ │ │ - vldr d6, [pc, #252] @ 8cf08 │ │ │ │ - vstr d15, [sp, #432] @ 0x1b0 │ │ │ │ - vldr d15, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d6, [pc, #256] @ 93398 │ │ │ │ + vstr d15, [sp, #448] @ 0x1c0 │ │ │ │ + vldr d15, [sp, #720] @ 0x2d0 │ │ │ │ vsub.f64 d7, d1, d15 │ │ │ │ vadd.f64 d4, d7, d5 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vmul.f64 d2, d4, d6 │ │ │ │ vmov.f64 d4, d6 │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ vadd.f64 d7, d15, d1 │ │ │ │ - vstr d2, [sp, #704] @ 0x2c0 │ │ │ │ + vstr d2, [sp, #720] @ 0x2d0 │ │ │ │ vadd.f64 d5, d7, d3 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vstr d6, [sp, #712] @ 0x2c8 │ │ │ │ - vldr d7, [sp, #384] @ 0x180 │ │ │ │ + vldr d7, [sp, #400] @ 0x190 │ │ │ │ + vstr d6, [sp, #728] @ 0x2d8 │ │ │ │ + vldr d6, [sp, #408] @ 0x198 │ │ │ │ + vldr d2, [sp, #656] @ 0x290 │ │ │ │ vmul.f64 d15, d5, d4 │ │ │ │ vmul.f64 d1, d3, d4 │ │ │ │ - vstr d15, [sp, #736] @ 0x2e0 │ │ │ │ - vstr d1, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d6, [sp, #392] @ 0x188 │ │ │ │ - vldr d9, [sp, #568] @ 0x238 │ │ │ │ - vldr d0, [sp, #648] @ 0x288 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ - vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ - vldr d2, [sp, #640] @ 0x280 │ │ │ │ - vsub.f64 d11, d9, d0 │ │ │ │ + vldr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vstr d15, [sp, #752] @ 0x2f0 │ │ │ │ + vstr d1, [sp, #760] @ 0x2f8 │ │ │ │ vadd.f64 d4, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ + vmov.f64 d6, d9 │ │ │ │ vadd.f64 d7, d5, d14 │ │ │ │ vsub.f64 d3, d14, d5 │ │ │ │ - vldr d5, [sp, #560] @ 0x230 │ │ │ │ + vldr d5, [sp, #576] @ 0x240 │ │ │ │ vadd.f64 d14, d9, d0 │ │ │ │ - vldr d9, [sp, #320] @ 0x140 │ │ │ │ - vadd.f64 d6, d12, d11 │ │ │ │ - vsub.f64 d11, d12, d11 │ │ │ │ + vldr d9, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d11, d6, d0 │ │ │ │ vadd.f64 d15, d5, d2 │ │ │ │ - vstr d3, [sp, #384] @ 0x180 │ │ │ │ - vldr d3, [sp, #544] @ 0x220 │ │ │ │ + vstr d3, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d5, d2, d5 │ │ │ │ - vldr d2, [sp, #488] @ 0x1e8 │ │ │ │ - vstr d6, [sp, #440] @ 0x1b8 │ │ │ │ + vldr d2, [sp, #504] @ 0x1f8 │ │ │ │ + vldr d3, [sp, #560] @ 0x230 │ │ │ │ + vadd.f64 d6, d12, d11 │ │ │ │ + vsub.f64 d11, d12, d11 │ │ │ │ vadd.f64 d1, d4, d15 │ │ │ │ vsub.f64 d15, d4, d15 │ │ │ │ vadd.f64 d4, d3, d7 │ │ │ │ - vldr d6, [pc, #100] @ 8cf20 │ │ │ │ vsub.f64 d7, d3, d7 │ │ │ │ + vstr d6, [sp, #456] @ 0x1c8 │ │ │ │ + vldr d6, [pc, #104] @ 933b0 │ │ │ │ vadd.f64 d8, d14, d4 │ │ │ │ - vsub.f64 d14, d4, d14 │ │ │ │ - vmul.f64 d4, d9, d6 │ │ │ │ vadd.f64 d3, d5, d7 │ │ │ │ - vldr d9, [sp, #336] @ 0x150 │ │ │ │ + vsub.f64 d14, d4, d14 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ - vldr d5, [pc, #76] @ 8cf28 │ │ │ │ - vstr d3, [sp, #392] @ 0x188 │ │ │ │ + vldr d5, [pc, #92] @ 933b8 │ │ │ │ + vmul.f64 d4, d9, d6 │ │ │ │ + vldr d9, [sp, #352] @ 0x160 │ │ │ │ + vstr d3, [sp, #408] @ 0x198 │ │ │ │ + vldr d3, [sp, #280] @ 0x118 │ │ │ │ vnmls.f64 d4, d9, d5 │ │ │ │ - vldr d9, [sp, #280] @ 0x118 │ │ │ │ - vldr d3, [sp, #264] @ 0x108 │ │ │ │ - vmul.f64 d5, d9, d5 │ │ │ │ - vldr d9, [sp, #272] @ 0x110 │ │ │ │ + vldr d9, [sp, #296] @ 0x128 │ │ │ │ vadd.f64 d0, d3, d13 │ │ │ │ vsub.f64 d3, d2, d10 │ │ │ │ vadd.f64 d2, d2, d10 │ │ │ │ + vmul.f64 d5, d9, d5 │ │ │ │ + vldr d9, [sp, #288] @ 0x120 │ │ │ │ vmla.f64 d5, d9, d6 │ │ │ │ - b.n 8cf30 │ │ │ │ + vadd.f64 d12, d4, d5 │ │ │ │ + b.n 933c0 │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 8d188 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 93618 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 8d1d4 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 93664 ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ - add r6, pc, #44 @ (adr r6, 8cf50 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 933e0 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4040] @ 0xfc8 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - vadd.f64 d12, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vsub.f64 d5, d3, d4 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ - vldr d3, [sp, #264] @ 0x108 │ │ │ │ + vldr d3, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d9, d0, d12 │ │ │ │ vsub.f64 d12, d0, d12 │ │ │ │ - vldr d0, [pc, #-40] @ 8cf28 │ │ │ │ + vldr d0, [pc, #-36] @ 933b8 │ │ │ │ vsub.f64 d13, d3, d13 │ │ │ │ - vldr d3, [sp, #336] @ 0x150 │ │ │ │ - vstr d4, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d3, [sp, #352] @ 0x160 │ │ │ │ + vstr d4, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d4, d3, d6 │ │ │ │ - vldr d3, [sp, #320] @ 0x140 │ │ │ │ + vldr d3, [sp, #336] @ 0x150 │ │ │ │ vmla.f64 d4, d3, d0 │ │ │ │ - vldr d3, [sp, #280] @ 0x118 │ │ │ │ + vldr d3, [sp, #296] @ 0x128 │ │ │ │ vmul.f64 d6, d3, d6 │ │ │ │ - vldr d3, [sp, #272] @ 0x110 │ │ │ │ + vldr d3, [sp, #288] @ 0x120 │ │ │ │ vnmls.f64 d6, d3, d0 │ │ │ │ vldr d3, [fp] │ │ │ │ + ldr r2, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d10, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d4, d2, d10 │ │ │ │ vsub.f64 d10, d2, d10 │ │ │ │ vldr d2, [fp, #8] │ │ │ │ vsub.f64 d0, d13, d6 │ │ │ │ vadd.f64 d13, d13, d6 │ │ │ │ vmul.f64 d6, d9, d2 │ │ │ │ vmla.f64 d6, d4, d3 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ vnmls.f64 d4, d9, d3 │ │ │ │ vsub.f64 d3, d1, d6 │ │ │ │ vadd.f64 d1, d1, d6 │ │ │ │ - vstr d3, [sl] │ │ │ │ + vstr d3, [r9] │ │ │ │ vadd.f64 d3, d8, d4 │ │ │ │ vsub.f64 d4, d4, d8 │ │ │ │ vstr d3, [r8] │ │ │ │ - vstr d1, [r9] │ │ │ │ - vstr d4, [ip] │ │ │ │ - vldr d4, [fp, #376] @ 0x178 │ │ │ │ + vstr d1, [r5] │ │ │ │ + vstr d4, [sl] │ │ │ │ vldr d3, [fp, #368] @ 0x170 │ │ │ │ + vldr d4, [fp, #376] @ 0x178 │ │ │ │ vldr d2, [fp, #392] @ 0x188 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d11, d4 │ │ │ │ - vmul.f64 d4, d0, d2 │ │ │ │ vnmls.f64 d6, d11, d3 │ │ │ │ vldr d3, [fp, #384] @ 0x180 │ │ │ │ - ldr r0, [sp, #72] @ 0x48 │ │ │ │ - vldr d9, [sp, #440] @ 0x1b8 │ │ │ │ + vmla.f64 d7, d11, d4 │ │ │ │ + vmul.f64 d4, d0, d2 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ - vldr d2, [pc, #-220] @ 8cf20 │ │ │ │ + vldr d2, [pc, #-212] @ 933b0 │ │ │ │ vnmls.f64 d5, d0, d3 │ │ │ │ - vldr d0, [pc, #-220] @ 8cf28 │ │ │ │ + vldr d0, [pc, #-212] @ 933b8 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d3, [r2] │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ - ldr r0, [sp, #88] @ 0x58 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vstr d3, [r0] │ │ │ │ - ldr r0, [sp, #136] @ 0x88 │ │ │ │ - vldr d3, [sp, #392] @ 0x188 │ │ │ │ - vstr d6, [r0] │ │ │ │ - ldr r0, [sp, #144] @ 0x90 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vldr d6, [fp, #248] @ 0xf8 │ │ │ │ + ldr r2, [sp, #80] @ 0x50 │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #140] @ 0x8c │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #148] @ 0x94 │ │ │ │ + vstr d5, [r2] │ │ │ │ vldr d5, [fp, #240] @ 0xf0 │ │ │ │ + vldr d6, [fp, #248] @ 0xf8 │ │ │ │ vldr d4, [fp, #264] @ 0x108 │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d7, d14, d6 │ │ │ │ - ldr r0, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d14, d14, d5 │ │ │ │ - vmla.f64 d14, d15, d6 │ │ │ │ - vmul.f64 d6, d12, d4 │ │ │ │ vnmls.f64 d7, d15, d5 │ │ │ │ vldr d5, [fp, #256] @ 0x100 │ │ │ │ + vmla.f64 d14, d15, d6 │ │ │ │ + vmul.f64 d6, d12, d4 │ │ │ │ vmla.f64 d6, d10, d5 │ │ │ │ vmul.f64 d10, d10, d4 │ │ │ │ vnmls.f64 d10, d12, d5 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d5, d14, d10 │ │ │ │ - ldr r0, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d10, d10, d14 │ │ │ │ - vstr d5, [r0] │ │ │ │ - ldr r0, [sp, #116] @ 0x74 │ │ │ │ - vstr d7, [r0] │ │ │ │ - ldr r0, [sp, #128] @ 0x80 │ │ │ │ - vstr d10, [r0] │ │ │ │ - vldr d5, [fp, #120] @ 0x78 │ │ │ │ + ldr r2, [sp, #48] @ 0x30 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #112] @ 0x70 │ │ │ │ + vstr d7, [r2] │ │ │ │ + ldr r2, [sp, #132] @ 0x84 │ │ │ │ + vstr d10, [r2] │ │ │ │ vldr d7, [fp, #112] @ 0x70 │ │ │ │ + vldr d5, [fp, #120] @ 0x78 │ │ │ │ + vldr d3, [sp, #408] @ 0x198 │ │ │ │ vldr d4, [fp, #128] @ 0x80 │ │ │ │ + vldr d9, [sp, #456] @ 0x1c8 │ │ │ │ vmul.f64 d6, d3, d5 │ │ │ │ - ldr r0, [sp, #92] @ 0x5c │ │ │ │ + ldr r2, [sp, #84] @ 0x54 │ │ │ │ + vldr d12, [sp, #536] @ 0x218 │ │ │ │ + vldr d11, [sp, #552] @ 0x228 │ │ │ │ vnmls.f64 d6, d9, d7 │ │ │ │ vmul.f64 d7, d3, d7 │ │ │ │ vldr d3, [fp, #136] @ 0x88 │ │ │ │ + vldr d1, [sp, #608] @ 0x260 │ │ │ │ vmla.f64 d7, d9, d5 │ │ │ │ - vldr d9, [sp, #488] @ 0x1e8 │ │ │ │ + vldr d9, [sp, #504] @ 0x1f8 │ │ │ │ vmul.f64 d5, d13, d3 │ │ │ │ - vmla.f64 d5, d9, d4 │ │ │ │ + vldr d8, [sp, #680] @ 0x2a8 │ │ │ │ + vldr d10, [sp, #728] @ 0x2d8 │ │ │ │ vmul.f64 d3, d9, d3 │ │ │ │ + vmla.f64 d5, d9, d4 │ │ │ │ + vadd.f64 d14, d1, d8 │ │ │ │ vnmls.f64 d3, d13, d4 │ │ │ │ + vldr d13, [sp, #760] @ 0x2f8 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vstr d4, [r0] │ │ │ │ + vldr d5, [sp, #672] @ 0x2a0 │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ - ldr r0, [sp, #100] @ 0x64 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #148] @ 0x94 │ │ │ │ - vstr d6, [r0] │ │ │ │ - vldr d12, [sp, #520] @ 0x208 │ │ │ │ - vldr d13, [sp, #744] @ 0x2e8 │ │ │ │ - vldr d7, [sp, #584] @ 0x248 │ │ │ │ - vldr d5, [sp, #656] @ 0x290 │ │ │ │ - vadd.f64 d6, d12, d13 │ │ │ │ - vldr d1, [sp, #592] @ 0x250 │ │ │ │ - vldr d8, [sp, #664] @ 0x298 │ │ │ │ + ldr r2, [sp, #92] @ 0x5c │ │ │ │ + vldr d7, [sp, #600] @ 0x258 │ │ │ │ + vstr d4, [r2] │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ vadd.f64 d15, d7, d5 │ │ │ │ - vldr d11, [sp, #536] @ 0x218 │ │ │ │ - vldr d10, [sp, #712] @ 0x2c8 │ │ │ │ - vadd.f64 d14, d1, d8 │ │ │ │ - ldr r0, [sp, #156] @ 0x9c │ │ │ │ + vstr d6, [r2] │ │ │ │ + vadd.f64 d6, d12, d13 │ │ │ │ + ldr r2, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d9, d6, d15 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ + vstr d3, [r2] │ │ │ │ vadd.f64 d6, d11, d10 │ │ │ │ - vstr d3, [r0] │ │ │ │ - ldr r0, [sp, #132] @ 0x84 │ │ │ │ vadd.f64 d3, d14, d6 │ │ │ │ vsub.f64 d14, d6, d14 │ │ │ │ vsub.f64 d6, d5, d7 │ │ │ │ vsub.f64 d7, d11, d10 │ │ │ │ + vldr d10, [sp, #480] @ 0x1e0 │ │ │ │ vsub.f64 d5, d12, d13 │ │ │ │ - vldr d10, [sp, #464] @ 0x1d0 │ │ │ │ - vldr d13, [sp, #480] @ 0x1e0 │ │ │ │ + vldr d13, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d11, [sp, #48] @ 0x30 │ │ │ │ + vstr d11, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d11, d1, d8 │ │ │ │ - vldr d8, [sp, #360] @ 0x168 │ │ │ │ - vldr d1, [sp, #400] @ 0x190 │ │ │ │ + vldr d8, [sp, #376] @ 0x178 │ │ │ │ + vldr d1, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d12, d5, d11 │ │ │ │ vsub.f64 d11, d5, d11 │ │ │ │ - vldr d5, [sp, #312] @ 0x138 │ │ │ │ + vldr d5, [sp, #328] @ 0x148 │ │ │ │ vsub.f64 d1, d13, d1 │ │ │ │ - vstr d12, [sp, #56] @ 0x38 │ │ │ │ + vstr d12, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d5, d5, d0 │ │ │ │ - vldr d12, [sp, #416] @ 0x1a0 │ │ │ │ + vldr d12, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d4, d10, d12 │ │ │ │ - vldr d12, [sp, #376] @ 0x178 │ │ │ │ + vldr d12, [sp, #392] @ 0x188 │ │ │ │ vmul.f64 d6, d12, d0 │ │ │ │ vnmls.f64 d6, d8, d2 │ │ │ │ - vldr d8, [sp, #304] @ 0x130 │ │ │ │ + vldr d8, [sp, #320] @ 0x140 │ │ │ │ vnmls.f64 d5, d8, d2 │ │ │ │ vadd.f64 d12, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d8, d1, d12 │ │ │ │ vsub.f64 d12, d1, d12 │ │ │ │ vadd.f64 d1, d4, d6 │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ - vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ - vstr d1, [sp, #72] @ 0x48 │ │ │ │ + vstr d1, [sp, #64] @ 0x40 │ │ │ │ + vldr d6, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ vadd.f64 d1, d10, d6 │ │ │ │ - vldr d6, [sp, #400] @ 0x190 │ │ │ │ - vldr d10, [sp, #376] @ 0x178 │ │ │ │ + vldr d10, [sp, #392] @ 0x188 │ │ │ │ + vldr d6, [sp, #416] @ 0x1a0 │ │ │ │ vadd.f64 d13, d13, d6 │ │ │ │ - vldr d6, [sp, #360] @ 0x168 │ │ │ │ + vldr d6, [sp, #376] @ 0x178 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vmla.f64 d6, d10, d2 │ │ │ │ - vldr d10, [sp, #304] @ 0x130 │ │ │ │ + vldr d10, [sp, #320] @ 0x140 │ │ │ │ vmul.f64 d4, d10, d0 │ │ │ │ - vldr d10, [sp, #312] @ 0x138 │ │ │ │ + vldr d10, [sp, #328] @ 0x148 │ │ │ │ vmla.f64 d4, d10, d2 │ │ │ │ vldr d2, [fp, #88] @ 0x58 │ │ │ │ vsub.f64 d10, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vadd.f64 d4, d1, d10 │ │ │ │ - vadd.f64 d0, d13, d6 │ │ │ │ vsub.f64 d10, d1, d10 │ │ │ │ - vsub.f64 d13, d13, d6 │ │ │ │ vldr d1, [fp, #80] @ 0x50 │ │ │ │ + vadd.f64 d0, d13, d6 │ │ │ │ + vsub.f64 d13, d13, d6 │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ - vmla.f64 d3, d9, d2 │ │ │ │ vnmls.f64 d6, d9, d1 │ │ │ │ - vldr d9, [fp, #104] @ 0x68 │ │ │ │ vldr d1, [fp, #96] @ 0x60 │ │ │ │ + vmla.f64 d3, d9, d2 │ │ │ │ + vldr d9, [fp, #104] @ 0x68 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ vmla.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vnmls.f64 d4, d8, d1 │ │ │ │ vsub.f64 d1, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vstr d1, [r0] │ │ │ │ + vstr d1, [r2] │ │ │ │ vadd.f64 d1, d3, d4 │ │ │ │ - ldr r0, [sp, #140] @ 0x8c │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ - vstr d1, [r0] │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ - vstr d6, [r0] │ │ │ │ - ldr r0, [sp, #84] @ 0x54 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d4, [fp, #472] @ 0x1d8 │ │ │ │ + ldr r2, [sp, #144] @ 0x90 │ │ │ │ + vstr d1, [r2] │ │ │ │ + ldr r2, [sp, #72] @ 0x48 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #76] @ 0x4c │ │ │ │ + vstr d4, [r2] │ │ │ │ vldr d3, [fp, #464] @ 0x1d0 │ │ │ │ + vldr d4, [fp, #472] @ 0x1d8 │ │ │ │ vldr d2, [fp, #488] @ 0x1e8 │ │ │ │ + ldr r2, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ - ldr r0, [sp, #108] @ 0x6c │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d11, d4 │ │ │ │ - vmul.f64 d4, d0, d2 │ │ │ │ vnmls.f64 d6, d11, d3 │ │ │ │ vldr d3, [fp, #480] @ 0x1e0 │ │ │ │ + vmla.f64 d7, d11, d4 │ │ │ │ + vmul.f64 d4, d0, d2 │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vnmls.f64 d5, d0, d3 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d3, [r2] │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vstr d3, [r0] │ │ │ │ - ldr r0, [sp, #32] │ │ │ │ - vstr d6, [r0] │ │ │ │ - ldr r0, [sp, #40] @ 0x28 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vldr d6, [fp, #344] @ 0x158 │ │ │ │ + ldr r2, [sp, #124] @ 0x7c │ │ │ │ + vstr d3, [r2] │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ + vstr d5, [r2] │ │ │ │ vldr d5, [fp, #336] @ 0x150 │ │ │ │ - vldr d4, [fp, #360] @ 0x168 │ │ │ │ + vldr d6, [fp, #344] @ 0x158 │ │ │ │ vmul.f64 d7, d14, d6 │ │ │ │ - ldr r0, [sp, #152] @ 0x98 │ │ │ │ vmul.f64 d14, d14, d5 │ │ │ │ - vmla.f64 d14, d15, d6 │ │ │ │ - vmul.f64 d6, d12, d4 │ │ │ │ vnmls.f64 d7, d15, d5 │ │ │ │ vldr d5, [fp, #352] @ 0x160 │ │ │ │ + vmla.f64 d14, d15, d6 │ │ │ │ + vldr d4, [fp, #360] @ 0x168 │ │ │ │ + vldr d3, [sp, #40] @ 0x28 │ │ │ │ + ldr r2, [sp, #156] @ 0x9c │ │ │ │ + vmul.f64 d6, d12, d4 │ │ │ │ + vldr d11, [sp, #632] @ 0x278 │ │ │ │ + vldr d15, [sp, #704] @ 0x2c0 │ │ │ │ + vldr d2, [sp, #712] @ 0x2c8 │ │ │ │ vmla.f64 d6, d10, d5 │ │ │ │ vmul.f64 d10, d10, d4 │ │ │ │ vnmls.f64 d10, d12, d5 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r0] │ │ │ │ + vstr d5, [r2] │ │ │ │ vadd.f64 d5, d14, d10 │ │ │ │ - ldr r0, [sp, #168] @ 0xa8 │ │ │ │ vsub.f64 d10, d10, d14 │ │ │ │ - vstr d5, [r0] │ │ │ │ - ldr r0, [sp, #96] @ 0x60 │ │ │ │ - vstr d7, [r0] │ │ │ │ - ldr r0, [sp, #104] @ 0x68 │ │ │ │ - vstr d10, [r0] │ │ │ │ - vldr d5, [fp, #216] @ 0xd8 │ │ │ │ + vldr d14, [sp, #48] @ 0x30 │ │ │ │ + ldr r2, [sp, #164] @ 0xa4 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ + vstr d7, [r2] │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ + vstr d10, [r2] │ │ │ │ vldr d7, [fp, #208] @ 0xd0 │ │ │ │ - vldr d3, [sp, #48] @ 0x30 │ │ │ │ - vldr d14, [sp, #56] @ 0x38 │ │ │ │ + vldr d5, [fp, #216] @ 0xd8 │ │ │ │ vldr d4, [fp, #224] @ 0xe0 │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d6, d3, d5 │ │ │ │ - ldr r0, [sp, #112] @ 0x70 │ │ │ │ - vldr d11, [sp, #616] @ 0x268 │ │ │ │ - vldr d15, [sp, #688] @ 0x2b0 │ │ │ │ - vldr d10, [sp, #384] @ 0x180 │ │ │ │ + vldr d10, [sp, #400] @ 0x190 │ │ │ │ vnmls.f64 d6, d14, d7 │ │ │ │ vmul.f64 d7, d3, d7 │ │ │ │ vldr d3, [fp, #232] @ 0xe8 │ │ │ │ vmla.f64 d7, d14, d5 │ │ │ │ - vldr d14, [sp, #72] @ 0x48 │ │ │ │ - vldr d2, [sp, #696] @ 0x2b8 │ │ │ │ + vldr d14, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d5, d13, d3 │ │ │ │ - vldr d8, [sp, #552] @ 0x228 │ │ │ │ vmla.f64 d5, d14, d4 │ │ │ │ vmul.f64 d3, d14, d3 │ │ │ │ - vldr d0, [sp, #720] @ 0x2d0 │ │ │ │ vnmls.f64 d3, d13, d4 │ │ │ │ - vldr d13, [sp, #624] @ 0x270 │ │ │ │ - vadd.f64 d14, d8, d0 │ │ │ │ + vldr d13, [sp, #640] @ 0x280 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [sp, #448] @ 0x1c0 │ │ │ │ - vstr d4, [r0] │ │ │ │ + vldr d5, [sp, #464] @ 0x1d0 │ │ │ │ + vstr d4, [r2] │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ - ldr r0, [sp, #124] @ 0x7c │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ + ldr r2, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d7, d11, d15 │ │ │ │ - vstr d4, [r0] │ │ │ │ - ldr r0, [sp, #64] @ 0x40 │ │ │ │ - vldr d4, [pc, #980] @ 8d748 │ │ │ │ - vstr d6, [r0] │ │ │ │ + vstr d4, [r2] │ │ │ │ + vldr d4, [pc, #980] @ 93bc8 │ │ │ │ + ldr r2, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ + vstr d6, [r2] │ │ │ │ vadd.f64 d6, d5, d10 │ │ │ │ - ldr r0, [sp, #68] @ 0x44 │ │ │ │ - vadd.f64 d9, d6, d7 │ │ │ │ - vstr d3, [r0] │ │ │ │ + ldr r2, [sp, #60] @ 0x3c │ │ │ │ + vstr d3, [r2] │ │ │ │ vsub.f64 d3, d6, d7 │ │ │ │ + vadd.f64 d9, d6, d7 │ │ │ │ vadd.f64 d7, d13, d2 │ │ │ │ vsub.f64 d6, d15, d11 │ │ │ │ - vldr d15, [sp, #432] @ 0x1b0 │ │ │ │ + vstr d3, [sp, #24] │ │ │ │ + vldr d8, [sp, #568] @ 0x238 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - vstr d3, [sp, #32] │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + vldr d0, [sp, #736] @ 0x2e0 │ │ │ │ + vldr d15, [sp, #448] @ 0x1c0 │ │ │ │ + vadd.f64 d14, d8, d0 │ │ │ │ vadd.f64 d3, d7, d14 │ │ │ │ vsub.f64 d14, d14, d7 │ │ │ │ vsub.f64 d7, d8, d0 │ │ │ │ - vldr d0, [sp, #576] @ 0x240 │ │ │ │ + vmov.f64 d8, d13 │ │ │ │ + vldr d13, [sp, #520] @ 0x208 │ │ │ │ + vldr d0, [sp, #592] @ 0x250 │ │ │ │ vadd.f64 d11, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vstr d11, [sp, #40] @ 0x28 │ │ │ │ + vstr d11, [sp, #32] │ │ │ │ vsub.f64 d11, d5, d10 │ │ │ │ - vsub.f64 d5, d13, d2 │ │ │ │ - vldr d13, [sp, #504] @ 0x1f8 │ │ │ │ - vldr d2, [pc, #892] @ 8d750 │ │ │ │ - vldr d10, [sp, #496] @ 0x1f0 │ │ │ │ + vsub.f64 d5, d8, d2 │ │ │ │ + vldr d2, [pc, #876] @ 93bd0 │ │ │ │ + vldr d10, [sp, #512] @ 0x200 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [pc, #888] @ 8d758 │ │ │ │ + vldr d4, [pc, #872] @ 93bd8 │ │ │ │ vsub.f64 d15, d10, d15 │ │ │ │ vadd.f64 d8, d11, d5 │ │ │ │ vsub.f64 d11, d11, d5 │ │ │ │ - vldr d5, [sp, #344] @ 0x158 │ │ │ │ - vstr d8, [sp, #48] @ 0x30 │ │ │ │ - vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ + vldr d5, [sp, #360] @ 0x168 │ │ │ │ + vstr d8, [sp, #40] @ 0x28 │ │ │ │ + vldr d8, [sp, #440] @ 0x1b8 │ │ │ │ vadd.f64 d1, d13, d8 │ │ │ │ - vldr d8, [sp, #328] @ 0x148 │ │ │ │ + vldr d8, [sp, #344] @ 0x158 │ │ │ │ vmul.f64 d6, d8, d4 │ │ │ │ vnmls.f64 d6, d5, d2 │ │ │ │ - vldr d5, [sp, #288] @ 0x120 │ │ │ │ + vldr d5, [sp, #304] @ 0x130 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vmla.f64 d5, d0, d4 │ │ │ │ vadd.f64 d12, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vadd.f64 d8, d1, d12 │ │ │ │ vsub.f64 d12, d1, d12 │ │ │ │ - vldr d1, [sp, #432] @ 0x1b0 │ │ │ │ + vldr d1, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d5, d15, d6 │ │ │ │ vadd.f64 d15, d15, d6 │ │ │ │ - vldr d6, [sp, #424] @ 0x1a8 │ │ │ │ - ldr r0, [sp, #208] @ 0xd0 │ │ │ │ + vldr d6, [sp, #440] @ 0x1b8 │ │ │ │ vadd.f64 d1, d10, d1 │ │ │ │ - vldr d10, [sp, #344] @ 0x158 │ │ │ │ + vldr d10, [sp, #360] @ 0x168 │ │ │ │ vsub.f64 d13, d13, d6 │ │ │ │ vmov.f64 d6, d4 │ │ │ │ vmul.f64 d4, d10, d4 │ │ │ │ - vldr d10, [sp, #328] @ 0x148 │ │ │ │ + vldr d10, [sp, #344] @ 0x158 │ │ │ │ vmla.f64 d4, d10, d2 │ │ │ │ - vldr d10, [sp, #288] @ 0x120 │ │ │ │ + vldr d10, [sp, #304] @ 0x130 │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ vnmls.f64 d6, d0, d2 │ │ │ │ vldr d2, [fp, #56] @ 0x38 │ │ │ │ vadd.f64 d10, d4, d6 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vadd.f64 d4, d1, d10 │ │ │ │ - vsub.f64 d0, d13, d6 │ │ │ │ vsub.f64 d10, d1, d10 │ │ │ │ - vadd.f64 d13, d13, d6 │ │ │ │ vldr d1, [fp, #48] @ 0x30 │ │ │ │ + vsub.f64 d0, d13, d6 │ │ │ │ + vadd.f64 d13, d13, d6 │ │ │ │ vmul.f64 d6, d3, d2 │ │ │ │ vmul.f64 d3, d3, d1 │ │ │ │ - vmla.f64 d3, d9, d2 │ │ │ │ vnmls.f64 d6, d9, d1 │ │ │ │ - vldr d9, [fp, #72] @ 0x48 │ │ │ │ vldr d1, [fp, #64] @ 0x40 │ │ │ │ + vmla.f64 d3, d9, d2 │ │ │ │ + vldr d9, [fp, #72] @ 0x48 │ │ │ │ vmul.f64 d2, d8, d9 │ │ │ │ vmla.f64 d2, d4, d1 │ │ │ │ vmul.f64 d4, d4, d9 │ │ │ │ vnmls.f64 d4, d8, d1 │ │ │ │ vsub.f64 d1, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vstr d1, [r2] │ │ │ │ + vstr d1, [lr] │ │ │ │ vadd.f64 d1, d3, d4 │ │ │ │ - ldr r2, [sp, #24] │ │ │ │ vsub.f64 d4, d4, d3 │ │ │ │ vstr d1, [r2] │ │ │ │ - vstr d6, [r0] │ │ │ │ - ldr r0, [sp, #220] @ 0xdc │ │ │ │ - ldr r2, [sp, #248] @ 0xf8 │ │ │ │ - vstr d4, [r0] │ │ │ │ - vldr d4, [fp, #440] @ 0x1b8 │ │ │ │ + ldr r2, [sp, #224] @ 0xe0 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #232] @ 0xe8 │ │ │ │ + vstr d4, [r2] │ │ │ │ vldr d3, [fp, #432] @ 0x1b0 │ │ │ │ + vldr d4, [fp, #440] @ 0x1b8 │ │ │ │ vldr d2, [fp, #456] @ 0x1c8 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ - ldr r0, [sp, #172] @ 0xac │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - vmla.f64 d7, d11, d4 │ │ │ │ - vmul.f64 d4, d0, d2 │ │ │ │ vnmls.f64 d6, d11, d3 │ │ │ │ vldr d3, [fp, #448] @ 0x1c0 │ │ │ │ - vldr d11, [sp, #32] │ │ │ │ + vmla.f64 d7, d11, d4 │ │ │ │ + vmul.f64 d4, d0, d2 │ │ │ │ + ldr r2, [sp, #264] @ 0x108 │ │ │ │ + vldr d11, [sp, #24] │ │ │ │ vmla.f64 d4, d5, d3 │ │ │ │ vmul.f64 d5, d5, d2 │ │ │ │ vnmls.f64 d5, d0, d3 │ │ │ │ vsub.f64 d3, d6, d4 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d3, [r2] │ │ │ │ vadd.f64 d3, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vstr d3, [r6] │ │ │ │ - ldr r6, [sp, #188] @ 0xbc │ │ │ │ - vstr d6, [r0] │ │ │ │ - vstr d5, [r6] │ │ │ │ - vldr d6, [fp, #312] @ 0x138 │ │ │ │ + ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + vstr d3, [r7] │ │ │ │ + ldr r7, [sp, #200] @ 0xc8 │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #188] @ 0xbc │ │ │ │ + vstr d5, [r7] │ │ │ │ vldr d5, [fp, #304] @ 0x130 │ │ │ │ + vldr d6, [fp, #312] @ 0x138 │ │ │ │ vldr d4, [fp, #328] @ 0x148 │ │ │ │ + ldr r7, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d7, d14, d6 │ │ │ │ vmul.f64 d14, d14, d5 │ │ │ │ - vmla.f64 d14, d11, d6 │ │ │ │ - vmul.f64 d6, d12, d4 │ │ │ │ vnmls.f64 d7, d11, d5 │ │ │ │ vldr d5, [fp, #320] @ 0x140 │ │ │ │ - ldr r6, [sp, #212] @ 0xd4 │ │ │ │ - vldr d11, [sp, #48] @ 0x30 │ │ │ │ + vmla.f64 d14, d11, d6 │ │ │ │ + vmul.f64 d6, d12, d4 │ │ │ │ + vldr d11, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d6, d10, d5 │ │ │ │ vmul.f64 d10, d10, d4 │ │ │ │ - ldr r0, [sp, #180] @ 0xb4 │ │ │ │ - vldr d1, [sp, #600] @ 0x258 │ │ │ │ - vldr d0, [sp, #672] @ 0x2a0 │ │ │ │ vnmls.f64 d10, d12, d5 │ │ │ │ - vldr d8, [sp, #736] @ 0x2e0 │ │ │ │ - vldr d12, [sp, #528] @ 0x210 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d5, [r6] │ │ │ │ + vstr d5, [r7] │ │ │ │ vadd.f64 d5, d14, d10 │ │ │ │ - ldr r6, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d10, d10, d14 │ │ │ │ + ldr r7, [sp, #216] @ 0xd8 │ │ │ │ vstr d5, [r3] │ │ │ │ - vstr d7, [r6] │ │ │ │ - ldr r6, [sp, #204] @ 0xcc │ │ │ │ - vstr d10, [r6] │ │ │ │ - vldr d10, [sp, #40] @ 0x28 │ │ │ │ - vldr d5, [fp, #184] @ 0xb8 │ │ │ │ + vstr d7, [r7] │ │ │ │ + ldr r7, [sp, #220] @ 0xdc │ │ │ │ + vstr d10, [r7] │ │ │ │ + vldr d10, [sp, #32] │ │ │ │ vldr d7, [fp, #176] @ 0xb0 │ │ │ │ + vldr d5, [fp, #184] @ 0xb8 │ │ │ │ + vldr d4, [fp, #192] @ 0xc0 │ │ │ │ vldr d3, [fp, #200] @ 0xc8 │ │ │ │ vmul.f64 d6, d10, d5 │ │ │ │ - vldr d4, [fp, #192] @ 0xc0 │ │ │ │ - ldr r6, [sp, #260] @ 0x104 │ │ │ │ + ldr r7, [sp, #276] @ 0x114 │ │ │ │ vnmls.f64 d6, d11, d7 │ │ │ │ vmul.f64 d7, d10, d7 │ │ │ │ vmla.f64 d7, d11, d5 │ │ │ │ vmul.f64 d5, d13, d3 │ │ │ │ vmla.f64 d5, d15, d4 │ │ │ │ vmul.f64 d15, d15, d3 │ │ │ │ - vldr d10, [sp, #512] @ 0x200 │ │ │ │ - vsub.f64 d11, d0, d1 │ │ │ │ - vldr d3, [pc, #396] @ 8d758 │ │ │ │ + vldr d3, [pc, #404] @ 93bd8 │ │ │ │ vnmls.f64 d15, d13, d4 │ │ │ │ - vldr d13, [sp, #704] @ 0x2c0 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ - vldr d5, [pc, #368] @ 8d750 │ │ │ │ - vstr d4, [r6] │ │ │ │ + vldr d5, [pc, #380] @ 93bd0 │ │ │ │ + vstr d4, [r7] │ │ │ │ vadd.f64 d4, d7, d15 │ │ │ │ vsub.f64 d15, d15, d7 │ │ │ │ + vstr d4, [r0] │ │ │ │ + vstr d6, [r2] │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ + vstr d15, [r2] │ │ │ │ + vldr d10, [sp, #528] @ 0x210 │ │ │ │ + vldr d14, [sp, #368] @ 0x170 │ │ │ │ + vldr d1, [sp, #616] @ 0x268 │ │ │ │ + vldr d0, [sp, #688] @ 0x2b0 │ │ │ │ + vldr d13, [sp, #720] @ 0x2d0 │ │ │ │ + vldr d12, [sp, #544] @ 0x220 │ │ │ │ vadd.f64 d7, d1, d0 │ │ │ │ - vldr d0, [sp, #472] @ 0x1d8 │ │ │ │ - vstr d4, [r5] │ │ │ │ - vstr d6, [r0] │ │ │ │ + vldr d8, [sp, #752] @ 0x2f0 │ │ │ │ + vsub.f64 d11, d0, d1 │ │ │ │ vadd.f64 d6, d10, d13 │ │ │ │ - ldr r0, [sp, #196] @ 0xc4 │ │ │ │ + vldr d1, [sp, #472] @ 0x1d8 │ │ │ │ + vldr d0, [sp, #488] @ 0x1e8 │ │ │ │ vadd.f64 d9, d6, d7 │ │ │ │ vsub.f64 d4, d6, d7 │ │ │ │ - vldr d7, [sp, #608] @ 0x260 │ │ │ │ + vldr d7, [sp, #624] @ 0x270 │ │ │ │ vadd.f64 d6, d12, d8 │ │ │ │ - vstr d15, [r0] │ │ │ │ - vstr d9, [sp, #32] │ │ │ │ - vldr d9, [sp, #680] @ 0x2a8 │ │ │ │ - vstr d4, [sp, #40] @ 0x28 │ │ │ │ + vstr d9, [sp, #24] │ │ │ │ + vldr d9, [sp, #696] @ 0x2b8 │ │ │ │ + vstr d4, [sp, #32] │ │ │ │ vadd.f64 d15, d7, d9 │ │ │ │ vadd.f64 d4, d15, d6 │ │ │ │ vsub.f64 d15, d6, d15 │ │ │ │ vsub.f64 d6, d12, d8 │ │ │ │ + vldr d8, [sp, #744] @ 0x2e8 │ │ │ │ vadd.f64 d12, d11, d6 │ │ │ │ vsub.f64 d11, d6, d11 │ │ │ │ vsub.f64 d6, d10, d13 │ │ │ │ - vstr d12, [sp, #48] @ 0x30 │ │ │ │ + vldr d13, [sp, #424] @ 0x1a8 │ │ │ │ + vstr d12, [sp, #40] @ 0x28 │ │ │ │ vsub.f64 d12, d7, d9 │ │ │ │ - vldr d13, [sp, #408] @ 0x198 │ │ │ │ - vldr d7, [sp, #368] @ 0x170 │ │ │ │ - vldr d9, [sp, #632] @ 0x278 │ │ │ │ + vldr d7, [sp, #384] @ 0x180 │ │ │ │ + vadd.f64 d2, d0, d13 │ │ │ │ + vsub.f64 d13, d1, d8 │ │ │ │ + vldr d9, [sp, #648] @ 0x288 │ │ │ │ vadd.f64 d10, d6, d12 │ │ │ │ vsub.f64 d12, d6, d12 │ │ │ │ + vldr d6, [sp, #312] @ 0x138 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ - vldr d6, [sp, #296] @ 0x128 │ │ │ │ - vldr d14, [sp, #352] @ 0x160 │ │ │ │ - vadd.f64 d2, d0, d13 │ │ │ │ - vldr d1, [sp, #456] @ 0x1c8 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d8, [sp, #728] @ 0x2d8 │ │ │ │ - vmla.f64 d6, d9, d5 │ │ │ │ vnmls.f64 d7, d14, d3 │ │ │ │ - ldr r5, [sp, #160] @ 0xa0 │ │ │ │ - vsub.f64 d13, d1, d8 │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + vmla.f64 d6, d9, d5 │ │ │ │ vadd.f64 d14, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vadd.f64 d6, d2, d14 │ │ │ │ vsub.f64 d14, d2, d14 │ │ │ │ - vldr d2, [sp, #408] @ 0x198 │ │ │ │ - vstr d6, [sp, #24] │ │ │ │ + vmov.f64 d2, d8 │ │ │ │ + vldr d8, [sp, #384] @ 0x180 │ │ │ │ + vstr d6, [sp, #16] │ │ │ │ vsub.f64 d6, d13, d7 │ │ │ │ vadd.f64 d13, d13, d7 │ │ │ │ - vadd.f64 d7, d1, d8 │ │ │ │ - vldr d1, [sp, #352] @ 0x160 │ │ │ │ + vadd.f64 d7, d1, d2 │ │ │ │ + vldr d1, [sp, #368] @ 0x170 │ │ │ │ + vldr d2, [sp, #424] @ 0x1a8 │ │ │ │ vsub.f64 d2, d0, d2 │ │ │ │ - vldr d8, [sp, #368] @ 0x170 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmul.f64 d5, d1, d5 │ │ │ │ vmov.f64 d1, d3 │ │ │ │ vmla.f64 d5, d8, d3 │ │ │ │ - vldr d3, [sp, #296] @ 0x128 │ │ │ │ + vldr d3, [sp, #312] @ 0x138 │ │ │ │ vldr d8, [fp, #16] │ │ │ │ vmul.f64 d3, d3, d0 │ │ │ │ vnmls.f64 d3, d9, d1 │ │ │ │ - vldr d9, [sp, #32] │ │ │ │ + vldr d9, [sp, #24] │ │ │ │ vadd.f64 d1, d5, d3 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ vadd.f64 d5, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vldr d1, [fp, #24] │ │ │ │ vsub.f64 d0, d2, d3 │ │ │ │ vadd.f64 d2, d2, d3 │ │ │ │ vmul.f64 d3, d4, d1 │ │ │ │ vmul.f64 d4, d4, d8 │ │ │ │ - vmla.f64 d4, d9, d1 │ │ │ │ - vldr d1, [fp, #40] @ 0x28 │ │ │ │ vnmls.f64 d3, d9, d8 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ + vmla.f64 d4, d9, d1 │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ vldr d8, [fp, #32] │ │ │ │ + vldr d1, [fp, #40] @ 0x28 │ │ │ │ vmul.f64 d1, d9, d1 │ │ │ │ vldr d9, [fp, #40] @ 0x28 │ │ │ │ vmla.f64 d1, d5, d8 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - vldr d9, [sp, #24] │ │ │ │ + vldr d9, [sp, #16] │ │ │ │ + ldr r0, [sp, #168] @ 0xa8 │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ vnmls.f64 d5, d9, d8 │ │ │ │ - vsub.f64 d8, d3, d1 │ │ │ │ - vadd.f64 d3, d3, d1 │ │ │ │ - vstr d8, [r5] │ │ │ │ - ldr r5, [sp, #240] @ 0xf0 │ │ │ │ - vadd.f64 d8, d4, d5 │ │ │ │ - vsub.f64 d5, d5, d4 │ │ │ │ - vstr d8, [r3] │ │ │ │ - b.n 8d760 │ │ │ │ + ldr r2, [sp, #228] @ 0xe4 │ │ │ │ + b.n 93be0 │ │ │ │ + nop.w │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 8d9c8 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 93e48 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 8d9e8 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 93e68 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ - vstr d3, [r5] │ │ │ │ - ldr r5, [sp, #0] │ │ │ │ - vstr d5, [r5] │ │ │ │ - vldr d4, [fp, #408] @ 0x198 │ │ │ │ + vsub.f64 d8, d3, d1 │ │ │ │ + vadd.f64 d3, d3, d1 │ │ │ │ + vstr d8, [r0] │ │ │ │ + vadd.f64 d8, d4, d5 │ │ │ │ + vsub.f64 d5, d5, d4 │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + vstr d8, [r3] │ │ │ │ + vstr d3, [r0] │ │ │ │ + vstr d5, [r6] │ │ │ │ vldr d3, [fp, #400] @ 0x190 │ │ │ │ + vldr d4, [fp, #408] @ 0x198 │ │ │ │ vldr d1, [fp, #424] @ 0x1a8 │ │ │ │ + ldr r3, [sp, #184] @ 0xb8 │ │ │ │ vmul.f64 d5, d11, d4 │ │ │ │ vmul.f64 d11, d11, d3 │ │ │ │ - vmla.f64 d11, d12, d4 │ │ │ │ - vmul.f64 d4, d0, d1 │ │ │ │ vnmls.f64 d5, d12, d3 │ │ │ │ vldr d3, [fp, #416] @ 0x1a0 │ │ │ │ - ldr r0, [sp, #216] @ 0xd8 │ │ │ │ - ldr r3, [sp, #176] @ 0xb0 │ │ │ │ + vmla.f64 d11, d12, d4 │ │ │ │ + vmul.f64 d4, d0, d1 │ │ │ │ vmla.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ vnmls.f64 d6, d0, d3 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ - vstr d3, [r0] │ │ │ │ + vstr d3, [r2] │ │ │ │ vadd.f64 d3, d11, d6 │ │ │ │ - ldr r0, [sp, #256] @ 0x100 │ │ │ │ vsub.f64 d6, d6, d11 │ │ │ │ - vstr d3, [r0] │ │ │ │ - ldr r0, [sp, #224] @ 0xe0 │ │ │ │ - vldr d3, [sp, #40] @ 0x28 │ │ │ │ - vstr d5, [r0] │ │ │ │ - vstr d6, [r1] │ │ │ │ - vldr d5, [fp, #280] @ 0x118 │ │ │ │ + ldr r2, [sp, #236] @ 0xec │ │ │ │ + vstr d3, [r2] │ │ │ │ + vldr d3, [sp, #32] │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ + vstr d5, [r2] │ │ │ │ + ldr r2, [sp, #248] @ 0xf8 │ │ │ │ + vstr d6, [r2] │ │ │ │ vldr d4, [fp, #272] @ 0x110 │ │ │ │ - ldr r0, [sp, #232] @ 0xe8 │ │ │ │ + vldr d5, [fp, #280] @ 0x118 │ │ │ │ + ldr r2, [sp, #768] @ 0x300 │ │ │ │ vmul.f64 d6, d15, d5 │ │ │ │ vmul.f64 d15, d15, d4 │ │ │ │ - vmla.f64 d15, d3, d5 │ │ │ │ vnmls.f64 d6, d3, d4 │ │ │ │ - vldr d3, [fp, #296] @ 0x128 │ │ │ │ + vmla.f64 d15, d3, d5 │ │ │ │ vldr d4, [fp, #288] @ 0x120 │ │ │ │ + vldr d3, [fp, #296] @ 0x128 │ │ │ │ vmul.f64 d5, d14, d3 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d14, d4 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d4, [r3] │ │ │ │ vadd.f64 d4, d15, d7 │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d7, d7, d15 │ │ │ │ + ldr r3, [sp, #204] @ 0xcc │ │ │ │ vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ - vstr d6, [r3] │ │ │ │ + vstr d6, [r2] │ │ │ │ vstr d7, [r4] │ │ │ │ - vldr d6, [sp, #48] @ 0x30 │ │ │ │ - vldr d4, [fp, #152] @ 0x98 │ │ │ │ vldr d5, [fp, #144] @ 0x90 │ │ │ │ + vldr d4, [fp, #152] @ 0x98 │ │ │ │ vldr d3, [fp, #168] @ 0xa8 │ │ │ │ + vldr d6, [sp, #40] @ 0x28 │ │ │ │ + ldr r6, [sp, #8] │ │ │ │ + ldr r3, [sp, #896] @ 0x380 │ │ │ │ vmul.f64 d7, d6, d4 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r4, [sp, #212] @ 0xd4 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ vnmls.f64 d7, d10, d5 │ │ │ │ vmul.f64 d5, d6, d5 │ │ │ │ + str r3, [sp, #896] @ 0x380 │ │ │ │ + vmul.f64 d6, d2, d3 │ │ │ │ + ldr r3, [sp, #772] @ 0x304 │ │ │ │ + ldr r2, [sp, #896] @ 0x380 │ │ │ │ vmla.f64 d5, d10, d4 │ │ │ │ vldr d4, [fp, #160] @ 0xa0 │ │ │ │ - vmul.f64 d6, d2, d3 │ │ │ │ add.w fp, fp, #496 @ 0x1f0 │ │ │ │ + add r9, r3 │ │ │ │ + add r8, r3 │ │ │ │ + ldr r3, [sp, #776] @ 0x308 │ │ │ │ vmla.f64 d6, d13, d4 │ │ │ │ vmul.f64 d13, d13, d3 │ │ │ │ + add r5, r3 │ │ │ │ + add sl, r3 │ │ │ │ + ldr r3, [sp, #780] @ 0x30c │ │ │ │ vnmls.f64 d13, d2, d4 │ │ │ │ + eor.w r1, r1, r3 │ │ │ │ + ldr r3, [sp, #900] @ 0x384 │ │ │ │ vsub.f64 d4, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vstr d4, [r2] │ │ │ │ + cmp r3, r2 │ │ │ │ + vstr d4, [r4] │ │ │ │ vadd.f64 d4, d5, d13 │ │ │ │ vsub.f64 d13, d13, d5 │ │ │ │ - vstr d4, [r3] │ │ │ │ - ldr r3, [sp, #880] @ 0x370 │ │ │ │ - vstr d7, [r0] │ │ │ │ - adds r3, #1 │ │ │ │ - vstr d13, [r7] │ │ │ │ - str r3, [sp, #880] @ 0x370 │ │ │ │ - ldr r3, [sp, #756] @ 0x2f4 │ │ │ │ - add sl, r3 │ │ │ │ - add r8, r3 │ │ │ │ - ldr r3, [sp, #760] @ 0x2f8 │ │ │ │ - add r9, r3 │ │ │ │ - add ip, r3 │ │ │ │ - ldr r3, [sp, #764] @ 0x2fc │ │ │ │ - eor.w lr, lr, r3 │ │ │ │ - ldrd r2, r3, [sp, #880] @ 0x370 │ │ │ │ - cmp r3, r2 │ │ │ │ - bne.w 8c580 │ │ │ │ - add.w sp, sp, #772 @ 0x304 │ │ │ │ + vstr d4, [r6] │ │ │ │ + ldr r6, [sp, #272] @ 0x110 │ │ │ │ + vstr d7, [r6] │ │ │ │ + vstr d13, [ip] │ │ │ │ + bne.w 929d8 │ │ │ │ + add.w sp, sp, #788 @ 0x314 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ nop │ │ │ │ │ │ │ │ -0008d8a8 : │ │ │ │ - ldr r2, [pc, #12] @ (8d8b8 ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (8d8bc ) │ │ │ │ +00093d54 : │ │ │ │ + ldr r2, [pc, #12] @ (93d64 ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (93d68 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - lsrs r6, r4, #23 │ │ │ │ + adds r0, r7, r4 │ │ │ │ movs r1, r0 │ │ │ │ - ldcl 15, cr15, [sp], #-1020 @ 0xfffffc04 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov fp, r3 │ │ │ │ - mov r9, r1 │ │ │ │ - vpush {d8-d15} │ │ │ │ - sub.w sp, sp, #532 @ 0x214 │ │ │ │ + stc 15, cr15, [pc], {255} @ 0xff │ │ │ │ + movs r0, r0 │ │ │ │ + movs r0, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ mov.w r0, #304 @ 0x130 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r1 │ │ │ │ mov sl, r2 │ │ │ │ - ldr r2, [pc, #84] @ (8d930 ) │ │ │ │ - ldr r3, [sp, #640] @ 0x280 │ │ │ │ - add r2, pc │ │ │ │ - ldr r4, [sp, #636] @ 0x27c │ │ │ │ - subs r1, r3, #1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + mov fp, r3 │ │ │ │ + vpush {d8-d15} │ │ │ │ + sub.w sp, sp, #532 @ 0x214 │ │ │ │ + ldrd r4, r3, [sp, #636] @ 0x27c │ │ │ │ + ldr r2, [pc, #88] @ (93df8 ) │ │ │ │ + add.w r1, r3, #4294967295 @ 0xffffffff │ │ │ │ ldr r3, [sp, #632] @ 0x278 │ │ │ │ + add r2, pc │ │ │ │ mla r7, r0, r1, r3 │ │ │ │ ldrd r3, r1, [sp, #640] @ 0x280 │ │ │ │ cmp r3, r1 │ │ │ │ - bge.w 8e4b0 │ │ │ │ + bge.w 9498e │ │ │ │ ldr r3, [sp, #648] @ 0x288 │ │ │ │ mov ip, r9 │ │ │ │ mov lr, sl │ │ │ │ - vldr d13, [pc, #36] @ 8d920 │ │ │ │ - vldr d15, [pc, #40] @ 8d928 │ │ │ │ mov r9, fp │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov sl, r4 │ │ │ │ + vldr d13, [pc, #40] @ 93de8 │ │ │ │ + vldr d15, [pc, #44] @ 93df0 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #516] @ 0x204 │ │ │ │ - negs r3, r3 │ │ │ │ + rsb r3, r3, #0 │ │ │ │ str r3, [sp, #520] @ 0x208 │ │ │ │ - ldr r3, [pc, #40] @ (8d934 ) │ │ │ │ - mov sl, r4 │ │ │ │ + ldr r3, [pc, #40] @ (93dfc ) │ │ │ │ ldr r3, [r2, r3] │ │ │ │ - str r7, [sp, #512] @ 0x200 │ │ │ │ str.w r8, [sp] │ │ │ │ + str r7, [sp, #512] @ 0x200 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #524] @ 0x20c │ │ │ │ - b.n 8d938 │ │ │ │ + b.n 93e00 │ │ │ │ + nop │ │ │ │ nop.w │ │ │ │ ldrh r6, [r3, r1] │ │ │ │ lsls r5, r6, #17 │ │ │ │ ldmia r7!, {r0, r1, r5} │ │ │ │ subs r7, #226 @ 0xe2 │ │ │ │ strb r7, [r7, r3] │ │ │ │ asrs r4, r0, #13 │ │ │ │ ldr r6, [r1, #112] @ 0x70 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - asrs r0, r5, #11 │ │ │ │ + subs r0, r4, #0 │ │ │ │ movs r1, r0 │ │ │ │ lsls r0, r7, #15 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ + mov.w r8, sl, lsl #3 │ │ │ │ ldr r7, [sp, #0] │ │ │ │ - movs r1, #40 @ 0x28 │ │ │ │ + add.w r3, r8, sl │ │ │ │ vldr d6, [ip] │ │ │ │ - movs r6, #56 @ 0x38 │ │ │ │ - mov.w r8, sl, lsl #3 │ │ │ │ - mul.w r3, r3, sl │ │ │ │ - vldr d5, [r7] │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ add.w r2, lr, r3 │ │ │ │ + vldr d5, [r7] │ │ │ │ add r3, r9 │ │ │ │ - str r3, [sp, #16] │ │ │ │ - str r2, [sp, #12] │ │ │ │ vldr d7, [r2] │ │ │ │ + strd r2, r3, [sp, #12] │ │ │ │ mov.w r2, sl, lsl #5 │ │ │ │ add.w r0, lr, r2 │ │ │ │ add.w r5, r9, r2 │ │ │ │ - str r0, [sp, #24] │ │ │ │ add.w fp, ip, r2 │ │ │ │ + vldr d8, [r5] │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ + str r5, [sp, #32] │ │ │ │ vldr d7, [r3] │ │ │ │ - mul.w r3, r1, sl │ │ │ │ - vldr d8, [r5] │ │ │ │ - adds r1, r7, r3 │ │ │ │ + add.w r3, sl, sl, lsl #2 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ + add.w r1, r7, r3 │ │ │ │ add.w r4, ip, r3 │ │ │ │ + add.w r5, fp, r3 │ │ │ │ + vldr d4, [r1] │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ + strd r1, r0, [sp, #20] │ │ │ │ + add.w r1, r7, r2 │ │ │ │ + add.w r2, r9, r3 │ │ │ │ vldr d7, [r0] │ │ │ │ add.w r0, lr, r3 │ │ │ │ - vldr d4, [r1] │ │ │ │ - str r1, [sp, #20] │ │ │ │ - adds r1, r7, r2 │ │ │ │ - add.w r2, r9, r3 │ │ │ │ + str r1, [sp, #40] @ 0x28 │ │ │ │ str r4, [sp, #48] @ 0x30 │ │ │ │ + strd r0, r2, [sp, #52] @ 0x34 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r4] │ │ │ │ - adds r4, r1, r3 │ │ │ │ - str r5, [sp, #32] │ │ │ │ - add.w r5, fp, r3 │ │ │ │ - str r0, [sp, #52] @ 0x34 │ │ │ │ + add.w r4, r1, r3 │ │ │ │ + str r4, [sp, #60] @ 0x3c │ │ │ │ vadd.f64 d1, d7, d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vadd.f64 d8, d2, d3 │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ vsub.f64 d9, d0, d4 │ │ │ │ vadd.f64 d4, d0, d4 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d2, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ + vldr d6, [fp] │ │ │ │ vadd.f64 d10, d5, d1 │ │ │ │ vsub.f64 d11, d5, d1 │ │ │ │ + vstr d8, [sp] │ │ │ │ vldr d5, [r1] │ │ │ │ - vldr d6, [fp] │ │ │ │ + vstr d4, [sp, #160] @ 0xa0 │ │ │ │ + vldr d4, [r4] │ │ │ │ vstr d7, [sp, #176] @ 0xb0 │ │ │ │ vldr d7, [r0] │ │ │ │ mov.w r0, sl, lsl #4 │ │ │ │ vstr d2, [sp, #376] @ 0x178 │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ + vstr d11, [sp, #168] @ 0xa8 │ │ │ │ + add.w r4, ip, r0 │ │ │ │ + vstr d9, [sp, #352] @ 0x160 │ │ │ │ + vstr d10, [sp, #360] @ 0x168 │ │ │ │ + vstr d3, [sp, #368] @ 0x170 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ - mul.w r2, r6, sl │ │ │ │ - str r4, [sp, #60] @ 0x3c │ │ │ │ - movs r6, #24 │ │ │ │ - vstr d8, [sp] │ │ │ │ + sub.w r2, r8, sl │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ add.w r1, lr, r2 │ │ │ │ + add r2, r9 │ │ │ │ vadd.f64 d0, d6, d7 │ │ │ │ - vstr d9, [sp, #352] @ 0x160 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - vstr d10, [sp, #360] @ 0x168 │ │ │ │ - vstr d4, [sp, #160] @ 0xa0 │ │ │ │ - add r2, r9 │ │ │ │ - vldr d4, [r4] │ │ │ │ - add.w r4, ip, r0 │ │ │ │ - vstr d11, [sp, #168] @ 0xa8 │ │ │ │ - vstr d3, [sp, #368] @ 0x170 │ │ │ │ vldr d7, [lr] │ │ │ │ + strd r5, r1, [sp, #64] @ 0x40 │ │ │ │ vldr d8, [r9] │ │ │ │ - str r5, [sp, #64] @ 0x40 │ │ │ │ + str r2, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r5] │ │ │ │ - adds r5, r7, r0 │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ - str r1, [sp, #68] @ 0x44 │ │ │ │ + add.w r5, r7, r0 │ │ │ │ vadd.f64 d1, d7, d8 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vadd.f64 d12, d2, d3 │ │ │ │ - vsub.f64 d10, d2, d3 │ │ │ │ vsub.f64 d14, d0, d4 │ │ │ │ + vsub.f64 d10, d2, d3 │ │ │ │ vadd.f64 d0, d0, d4 │ │ │ │ vadd.f64 d9, d5, d1 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [r4] │ │ │ │ + vstr d14, [sp, #184] @ 0xb8 │ │ │ │ vstr d0, [sp, #200] @ 0xc8 │ │ │ │ + vstr d9, [sp, #192] @ 0xc0 │ │ │ │ vstr d5, [sp, #208] @ 0xd0 │ │ │ │ - vstr d7, [sp, #232] @ 0xe8 │ │ │ │ vldr d5, [r1] │ │ │ │ + vstr d10, [sp, #216] @ 0xd8 │ │ │ │ + vstr d7, [sp, #232] @ 0xe8 │ │ │ │ vldr d7, [r5] │ │ │ │ vstr d1, [sp, #224] @ 0xe0 │ │ │ │ - vstr d14, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r2] │ │ │ │ add.w r2, lr, r0 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ - vstr d9, [sp, #192] @ 0xc0 │ │ │ │ vldr d4, [r2] │ │ │ │ - adds r2, r5, r3 │ │ │ │ + str r2, [sp, #72] @ 0x48 │ │ │ │ + add.w r2, r5, r3 │ │ │ │ + add r3, r4 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ - adds r3, r4, r3 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ - str r2, [sp, #84] @ 0x54 │ │ │ │ vldr d7, [r2] │ │ │ │ + str r2, [sp, #84] @ 0x54 │ │ │ │ add.w r2, r0, r9 │ │ │ │ - str r3, [sp, #96] @ 0x60 │ │ │ │ mov r0, r7 │ │ │ │ - vstr d10, [sp, #216] @ 0xd8 │ │ │ │ - vadd.f64 d3, d4, d7 │ │ │ │ vldr d8, [r2] │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ + str r2, [sp, #88] @ 0x58 │ │ │ │ + vadd.f64 d3, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - mul.w r3, r6, sl │ │ │ │ - movs r6, #48 @ 0x30 │ │ │ │ - str r2, [sp, #88] @ 0x58 │ │ │ │ + add.w r3, sl, sl, lsl #1 │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ + mov.w r3, r3, lsl #4 │ │ │ │ + add.w r1, lr, r2 │ │ │ │ vadd.f64 d1, d8, d7 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vadd.f64 d11, d2, d3 │ │ │ │ - vadd.f64 d8, d0, d4 │ │ │ │ vsub.f64 d10, d4, d0 │ │ │ │ + vadd.f64 d8, d0, d4 │ │ │ │ vsub.f64 d2, d2, d3 │ │ │ │ - add.w r1, lr, r3 │ │ │ │ vsub.f64 d9, d5, d1 │ │ │ │ vsub.f64 d14, d6, d7 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vadd.f64 d6, d6, d7 │ │ │ │ vstr d11, [sp, #240] @ 0xf0 │ │ │ │ vstr d8, [sp, #248] @ 0xf8 │ │ │ │ vstr d9, [sp, #256] @ 0x100 │ │ │ │ vstr d10, [sp, #264] @ 0x108 │ │ │ │ vstr d5, [sp, #272] @ 0x110 │ │ │ │ vstr d2, [sp, #280] @ 0x118 │ │ │ │ vstr d14, [sp, #288] @ 0x120 │ │ │ │ vstr d6, [sp, #296] @ 0x128 │ │ │ │ vldr d5, [r1] │ │ │ │ str r1, [sp, #100] @ 0x64 │ │ │ │ - mul.w r1, r6, sl │ │ │ │ - adds r2, r7, r1 │ │ │ │ - str r2, [sp, #104] @ 0x68 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, r9, r3 │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ + add.w r1, r7, r3 │ │ │ │ + vldr d7, [r1] │ │ │ │ + str r1, [sp, #104] @ 0x68 │ │ │ │ + add.w r1, r9, r2 │ │ │ │ + str r1, [sp, #120] @ 0x78 │ │ │ │ vadd.f64 d2, d5, d7 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add.w r2, ip, r1 │ │ │ │ - str r2, [sp, #112] @ 0x70 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, r7, r8 │ │ │ │ - str r2, [sp, #124] @ 0x7c │ │ │ │ - vldr d4, [r2] │ │ │ │ - mov.w r2, sl, lsl #6 │ │ │ │ - add.w r6, lr, r2 │ │ │ │ + vldr d7, [r1] │ │ │ │ + add.w r1, ip, r3 │ │ │ │ + vldr d6, [r1] │ │ │ │ + str r1, [sp, #112] @ 0x70 │ │ │ │ + add.w r1, r7, r8 │ │ │ │ + vldr d4, [r1] │ │ │ │ + str r1, [sp, #124] @ 0x7c │ │ │ │ + mov.w r1, sl, lsl #6 │ │ │ │ + add.w r6, lr, r1 │ │ │ │ vadd.f64 d0, d7, d6 │ │ │ │ - str r6, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r6] │ │ │ │ + str r6, [sp, #128] @ 0x80 │ │ │ │ add.w r6, ip, r8 │ │ │ │ str r6, [sp, #144] @ 0x90 │ │ │ │ vadd.f64 d10, d4, d7 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vldr d7, [r6] │ │ │ │ - add.w r6, r9, r2 │ │ │ │ - str r6, [sp, #136] @ 0x88 │ │ │ │ + add.w r6, r9, r1 │ │ │ │ vldr d8, [r6] │ │ │ │ - adds r6, r7, r2 │ │ │ │ + str r6, [sp, #136] @ 0x88 │ │ │ │ + add.w r6, r7, r1 │ │ │ │ add.w r7, lr, r8 │ │ │ │ - str r7, [sp, #148] @ 0x94 │ │ │ │ - add r2, ip │ │ │ │ + add r1, ip │ │ │ │ add r8, r9 │ │ │ │ - vadd.f64 d1, d7, d8 │ │ │ │ - vsub.f64 d7, d7, d8 │ │ │ │ vadd.f64 d11, d0, d4 │ │ │ │ vsub.f64 d9, d4, d0 │ │ │ │ - vldr d4, [r2] │ │ │ │ + str r7, [sp, #148] @ 0x94 │ │ │ │ + vldr d4, [r1] │ │ │ │ vadd.f64 d14, d2, d10 │ │ │ │ vsub.f64 d10, d2, d10 │ │ │ │ + vadd.f64 d1, d7, d8 │ │ │ │ + vsub.f64 d7, d7, d8 │ │ │ │ + vstr d11, [sp, #304] @ 0x130 │ │ │ │ + vstr d9, [sp, #320] @ 0x140 │ │ │ │ vadd.f64 d8, d5, d1 │ │ │ │ vsub.f64 d1, d5, d1 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [r7] │ │ │ │ - add.w r7, lr, r1 │ │ │ │ + add.w r7, lr, r3 │ │ │ │ + add r3, r9 │ │ │ │ + vldr d3, [r7] │ │ │ │ str r7, [sp, #152] @ 0x98 │ │ │ │ - add r1, r9 │ │ │ │ - vstr d8, [sp, #312] @ 0x138 │ │ │ │ + mov r7, r0 │ │ │ │ + add r7, r2 │ │ │ │ + add r2, ip │ │ │ │ + vldr d2, [r3] │ │ │ │ vstr d7, [sp, #344] @ 0x158 │ │ │ │ vldr d7, [r6] │ │ │ │ - vldr d3, [r7] │ │ │ │ - mov r7, r0 │ │ │ │ - add r7, r3 │ │ │ │ vstr d5, [sp, #336] @ 0x150 │ │ │ │ + vstr d8, [sp, #312] @ 0x138 │ │ │ │ + str r7, [sp, #156] @ 0x9c │ │ │ │ + vstr d1, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d5, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d6, [r8] │ │ │ │ - add r3, ip │ │ │ │ - vldr d2, [r1] │ │ │ │ - str r7, [sp, #156] @ 0x9c │ │ │ │ vadd.f64 d8, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [r7] │ │ │ │ - vstr d11, [sp, #304] @ 0x130 │ │ │ │ - vstr d9, [sp, #320] @ 0x140 │ │ │ │ - vstr d1, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d1, d3, d6 │ │ │ │ vsub.f64 d3, d3, d6 │ │ │ │ - vldr d6, [r3] │ │ │ │ + vldr d6, [r2] │ │ │ │ vadd.f64 d0, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vsub.f64 d11, d8, d3 │ │ │ │ vadd.f64 d2, d5, d1 │ │ │ │ vadd.f64 d8, d8, d3 │ │ │ │ - vsub.f64 d5, d5, d1 │ │ │ │ vldr d3, [sp, #328] @ 0x148 │ │ │ │ + vsub.f64 d5, d5, d1 │ │ │ │ vsub.f64 d1, d4, d6 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vldr d4, [sp, #208] @ 0xd0 │ │ │ │ vsub.f64 d9, d7, d0 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vsub.f64 d3, d4, d3 │ │ │ │ vldr d4, [sp, #272] @ 0x110 │ │ │ │ @@ -158044,21 +161215,21 @@ │ │ │ │ vstr d4, [sp, #416] @ 0x1a0 │ │ │ │ vldr d4, [sp, #248] @ 0xf8 │ │ │ │ vadd.f64 d0, d4, d11 │ │ │ │ vldr d4, [sp, #184] @ 0xb8 │ │ │ │ vstr d0, [sp, #424] @ 0x1a8 │ │ │ │ vldr d0, [sp, #304] @ 0x130 │ │ │ │ vadd.f64 d3, d4, d0 │ │ │ │ - vldr d4, [sp, #344] @ 0x158 │ │ │ │ vldr d0, [sp, #232] @ 0xe8 │ │ │ │ + vldr d4, [sp, #344] @ 0x158 │ │ │ │ + vstr d3, [sp, #432] @ 0x1b0 │ │ │ │ vsub.f64 d0, d0, d4 │ │ │ │ vldr d4, [sp, #264] @ 0x108 │ │ │ │ - vstr d3, [sp, #432] @ 0x1b0 │ │ │ │ - vsub.f64 d3, d8, d4 │ │ │ │ vstr d0, [sp, #440] @ 0x1b8 │ │ │ │ + vsub.f64 d3, d8, d4 │ │ │ │ vldr d0, [sp, #256] @ 0x100 │ │ │ │ vstr d3, [sp, #448] @ 0x1c0 │ │ │ │ vsub.f64 d4, d9, d0 │ │ │ │ vldr d3, [sp, #192] @ 0xc0 │ │ │ │ vstr d4, [sp, #456] @ 0x1c8 │ │ │ │ vldr d4, [sp, #312] @ 0x138 │ │ │ │ vsub.f64 d0, d3, d4 │ │ │ │ @@ -158079,40 +161250,40 @@ │ │ │ │ vldr d12, [sp, #240] @ 0xf0 │ │ │ │ vstr d3, [sp, #496] @ 0x1f0 │ │ │ │ vldr d3, [sp, #216] @ 0xd8 │ │ │ │ vsub.f64 d12, d2, d12 │ │ │ │ vadd.f64 d4, d3, d10 │ │ │ │ vldr d3, [sp, #280] @ 0x118 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ - vldr d3, [pc, #992] @ 8e130 │ │ │ │ + vldr d3, [pc, #988] @ 94608 │ │ │ │ vadd.f64 d10, d4, d5 │ │ │ │ vsub.f64 d4, d4, d5 │ │ │ │ vmul.f64 d5, d4, d3 │ │ │ │ vstr d10, [sp, #280] @ 0x118 │ │ │ │ - vldr d10, [sp, #240] @ 0xf0 │ │ │ │ vmov.f64 d4, d3 │ │ │ │ - vadd.f64 d2, d10, d2 │ │ │ │ + vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + vldr d10, [sp, #240] @ 0xf0 │ │ │ │ vstr d5, [sp, #504] @ 0x1f8 │ │ │ │ vadd.f64 d5, d0, d14 │ │ │ │ + vadd.f64 d2, d10, d2 │ │ │ │ vldr d10, [sp, #256] @ 0x100 │ │ │ │ - vadd.f64 d9, d10, d9 │ │ │ │ - vldr d10, [sp, #272] @ 0x110 │ │ │ │ vadd.f64 d14, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vldr d2, [sp, #312] @ 0x138 │ │ │ │ - vadd.f64 d7, d10, d7 │ │ │ │ - vmul.f64 d0, d5, d3 │ │ │ │ + vadd.f64 d9, d10, d9 │ │ │ │ + vldr d10, [sp, #272] @ 0x110 │ │ │ │ + vmul.f64 d0, d5, d4 │ │ │ │ vldr d5, [sp, #192] @ 0xc0 │ │ │ │ vstr d14, [sp, #216] @ 0xd8 │ │ │ │ + vadd.f64 d7, d10, d7 │ │ │ │ vldr d14, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d5, d5, d2 │ │ │ │ vadd.f64 d2, d5, d9 │ │ │ │ vsub.f64 d5, d5, d9 │ │ │ │ - vmul.f64 d9, d5, d3 │ │ │ │ - vldr d3, [sp, #232] @ 0xe8 │ │ │ │ + vmul.f64 d9, d5, d4 │ │ │ │ vldr d5, [sp, #344] @ 0x158 │ │ │ │ vstr d2, [sp, #240] @ 0xf0 │ │ │ │ vldr d2, [sp, #328] @ 0x148 │ │ │ │ vadd.f64 d5, d3, d5 │ │ │ │ vldr d3, [sp, #296] @ 0x128 │ │ │ │ vstr d9, [sp, #256] @ 0x100 │ │ │ │ vldr d9, [sp, #248] @ 0xf8 │ │ │ │ @@ -158140,22 +161311,22 @@ │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ vadd.f64 d9, d7, d1 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vstr d9, [sp, #192] @ 0xc0 │ │ │ │ vstr d7, [sp, #224] @ 0xe0 │ │ │ │ vldr d14, [sp, #200] @ 0xc8 │ │ │ │ + vldr d2, [sp, #160] @ 0xa0 │ │ │ │ vldr d9, [sp, #320] @ 0x140 │ │ │ │ vldr d1, [sp, #176] @ 0xb0 │ │ │ │ - ldr r7, [sp, #512] @ 0x200 │ │ │ │ + vldr d11, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d7, d14, d9 │ │ │ │ vldr d14, [sp, #264] @ 0x108 │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ - vldr d11, [sp, #168] @ 0xa8 │ │ │ │ - vldr d2, [sp, #160] @ 0xa0 │ │ │ │ + ldr r7, [sp, #512] @ 0x200 │ │ │ │ vadd.f64 d8, d14, d8 │ │ │ │ vldr d14, [sp, #216] @ 0xd8 │ │ │ │ vstr d1, [sp, #200] @ 0xc8 │ │ │ │ vadd.f64 d1, d11, d5 │ │ │ │ vldr d11, [r7, #72] @ 0x48 │ │ │ │ vsub.f64 d9, d7, d8 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ @@ -158168,279 +161339,279 @@ │ │ │ │ vmla.f64 d8, d4, d2 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ vldr d11, [sp, #480] @ 0x1e0 │ │ │ │ vnmls.f64 d4, d1, d2 │ │ │ │ vmov.f64 d1, #80 @ 0x3e800000 0.250 │ │ │ │ vstr d8, [sp, #232] @ 0xe8 │ │ │ │ vldr d8, [sp, #176] @ 0xb0 │ │ │ │ - vmls.f64 d8, d3, d1 │ │ │ │ vstr d4, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d4, d12, d15 │ │ │ │ vmul.f64 d12, d12, d13 │ │ │ │ - vmla.f64 d12, d11, d15 │ │ │ │ + vmls.f64 d8, d3, d1 │ │ │ │ vnmls.f64 d4, d11, d13 │ │ │ │ + vmla.f64 d12, d11, d15 │ │ │ │ vsub.f64 d3, d8, d6 │ │ │ │ vadd.f64 d6, d6, d8 │ │ │ │ vldr d8, [sp, #472] @ 0x1d8 │ │ │ │ - vadd.f64 d2, d4, d3 │ │ │ │ vsub.f64 d11, d3, d4 │ │ │ │ - vstr d2, [sp, #264] @ 0x108 │ │ │ │ - vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ + vadd.f64 d2, d4, d3 │ │ │ │ vstr d11, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d11, d6, d12 │ │ │ │ vadd.f64 d12, d12, d6 │ │ │ │ vldr d6, [sp, #168] @ 0xa8 │ │ │ │ + vstr d2, [sp, #264] @ 0x108 │ │ │ │ + vldr d2, [sp, #448] @ 0x1c0 │ │ │ │ vmls.f64 d6, d5, d1 │ │ │ │ vmul.f64 d4, d2, d15 │ │ │ │ vmul.f64 d3, d2, d13 │ │ │ │ vmov.f64 d2, d1 │ │ │ │ - vmla.f64 d3, d8, d15 │ │ │ │ vnmls.f64 d4, d8, d13 │ │ │ │ + vmla.f64 d3, d8, d15 │ │ │ │ vldr d8, [sp, #440] @ 0x1b8 │ │ │ │ vadd.f64 d5, d10, d6 │ │ │ │ vsub.f64 d6, d6, d10 │ │ │ │ - vsub.f64 d1, d5, d3 │ │ │ │ vsub.f64 d10, d6, d4 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ + vsub.f64 d1, d5, d3 │ │ │ │ vstr d10, [sp, #168] @ 0xa8 │ │ │ │ vadd.f64 d10, d3, d5 │ │ │ │ vldr d5, [sp, #408] @ 0x198 │ │ │ │ vstr d6, [sp, #272] @ 0x110 │ │ │ │ vldr d6, [sp, #384] @ 0x180 │ │ │ │ - vmul.f64 d4, d5, d15 │ │ │ │ vmul.f64 d3, d5, d13 │ │ │ │ + vmul.f64 d4, d5, d15 │ │ │ │ vmla.f64 d3, d6, d15 │ │ │ │ vnmls.f64 d4, d6, d13 │ │ │ │ vldr d6, [sp, #160] @ 0xa0 │ │ │ │ vmls.f64 d6, d7, d2 │ │ │ │ vadd.f64 d7, d9, d6 │ │ │ │ vsub.f64 d9, d6, d9 │ │ │ │ vadd.f64 d5, d4, d9 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ - vsub.f64 d7, d7, d3 │ │ │ │ vsub.f64 d9, d9, d4 │ │ │ │ + vsub.f64 d7, d7, d3 │ │ │ │ vstr d5, [sp, #160] @ 0xa0 │ │ │ │ vldr d5, [sp, #416] @ 0x1a0 │ │ │ │ vmul.f64 d3, d5, d15 │ │ │ │ vmul.f64 d4, d5, d13 │ │ │ │ - vmla.f64 d4, d8, d15 │ │ │ │ vldr d5, [sp] │ │ │ │ vnmls.f64 d3, d8, d13 │ │ │ │ + vmla.f64 d4, d8, d15 │ │ │ │ vldr d8, [sp, #216] @ 0xd8 │ │ │ │ vmls.f64 d5, d8, d2 │ │ │ │ vsub.f64 d8, d5, d0 │ │ │ │ vadd.f64 d5, d0, d5 │ │ │ │ vadd.f64 d0, d4, d5 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d2, d3, d8 │ │ │ │ vsub.f64 d8, d8, d3 │ │ │ │ vstr d5, [sp, #216] @ 0xd8 │ │ │ │ vldr d4, [r7] │ │ │ │ - vldr d3, [r7, #8] │ │ │ │ str r0, [sp, #0] │ │ │ │ + vldr d3, [r7, #8] │ │ │ │ vmul.f64 d5, d1, d3 │ │ │ │ vmla.f64 d5, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vnmls.f64 d6, d1, d4 │ │ │ │ vldr d1, [sp, #200] @ 0xc8 │ │ │ │ vsub.f64 d4, d14, d5 │ │ │ │ vadd.f64 d14, d14, d5 │ │ │ │ vstr d4, [r0] │ │ │ │ vadd.f64 d4, d1, d6 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ ldr r0, [sp, #88] @ 0x58 │ │ │ │ vstr d4, [ip] │ │ │ │ vstr d14, [lr] │ │ │ │ vstr d6, [r9] │ │ │ │ - vldr d5, [r7, #56] @ 0x38 │ │ │ │ vldr d4, [r7, #48] @ 0x30 │ │ │ │ + vldr d5, [r7, #56] @ 0x38 │ │ │ │ vldr d14, [sp, #248] @ 0xf8 │ │ │ │ vmul.f64 d6, d11, d5 │ │ │ │ vmul.f64 d11, d11, d4 │ │ │ │ - vmla.f64 d11, d0, d5 │ │ │ │ vnmls.f64 d6, d0, d4 │ │ │ │ vldr d4, [sp, #232] @ 0xe8 │ │ │ │ + vmla.f64 d11, d0, d5 │ │ │ │ vsub.f64 d5, d6, d4 │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vstr d5, [r5] │ │ │ │ vadd.f64 d5, d14, d11 │ │ │ │ vsub.f64 d11, d14, d11 │ │ │ │ ldr r5, [sp, #32] │ │ │ │ vstr d5, [r4] │ │ │ │ ldr r4, [sp, #72] @ 0x48 │ │ │ │ vstr d6, [r4] │ │ │ │ vstr d11, [r0] │ │ │ │ + vldr d6, [r7, #112] @ 0x70 │ │ │ │ vldr d4, [r7, #120] @ 0x78 │ │ │ │ vldr d11, [sp, #176] @ 0xb0 │ │ │ │ - vldr d6, [r7, #112] @ 0x70 │ │ │ │ vldr d3, [r7, #128] @ 0x80 │ │ │ │ - vmul.f64 d5, d11, d4 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ + vmul.f64 d5, d11, d4 │ │ │ │ vnmls.f64 d5, d2, d6 │ │ │ │ vmul.f64 d6, d11, d6 │ │ │ │ vmla.f64 d6, d2, d4 │ │ │ │ vldr d2, [r7, #136] @ 0x88 │ │ │ │ vmul.f64 d4, d10, d2 │ │ │ │ vmla.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vnmls.f64 d7, d10, d3 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vadd.f64 d5, d5, d4 │ │ │ │ vstr d3, [r0] │ │ │ │ vadd.f64 d3, d6, d7 │ │ │ │ - ldr r0, [sp, #24] │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ vstr d3, [fp] │ │ │ │ vstr d5, [r0] │ │ │ │ mov r0, r7 │ │ │ │ vstr d7, [r5] │ │ │ │ - vldr d5, [r7, #184] @ 0xb8 │ │ │ │ vldr d7, [r7, #176] @ 0xb0 │ │ │ │ + vldr d5, [r7, #184] @ 0xb8 │ │ │ │ vldr d11, [sp, #264] @ 0x108 │ │ │ │ - vldr d3, [r7, #200] @ 0xc8 │ │ │ │ - vldr d14, [sp, #272] @ 0x110 │ │ │ │ + vldr d4, [r0, #192] @ 0xc0 │ │ │ │ + vldr d3, [r0, #200] @ 0xc8 │ │ │ │ vmul.f64 d6, d11, d5 │ │ │ │ - vldr d4, [r7, #192] @ 0xc0 │ │ │ │ + vldr d14, [sp, #272] @ 0x110 │ │ │ │ ldr r5, [sp, #104] @ 0x68 │ │ │ │ ldr r7, [sp, #152] @ 0x98 │ │ │ │ - vldr d1, [sp, #216] @ 0xd8 │ │ │ │ vnmls.f64 d6, d8, d7 │ │ │ │ vmul.f64 d7, d11, d7 │ │ │ │ + vldr d11, [sp, #168] @ 0xa8 │ │ │ │ + vldr d1, [sp, #216] @ 0xd8 │ │ │ │ vmla.f64 d7, d8, d5 │ │ │ │ vmul.f64 d5, d14, d3 │ │ │ │ - vmla.f64 d5, d9, d4 │ │ │ │ - vmul.f64 d9, d9, d3 │ │ │ │ - vldr d11, [sp, #168] @ 0xa8 │ │ │ │ + vldr d10, [sp, #280] @ 0x118 │ │ │ │ vldr d2, [sp, #376] @ 0x178 │ │ │ │ vldr d8, [sp, #368] @ 0x170 │ │ │ │ + vmla.f64 d5, d9, d4 │ │ │ │ + vmul.f64 d9, d9, d3 │ │ │ │ vnmls.f64 d9, d14, d4 │ │ │ │ vldr d14, [sp, #160] @ 0xa0 │ │ │ │ - vldr d10, [sp, #280] @ 0x118 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d4, [r5] │ │ │ │ vadd.f64 d4, d7, d9 │ │ │ │ - ldr r5, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d9, d9, d7 │ │ │ │ + ldr r5, [sp, #112] @ 0x70 │ │ │ │ vstr d4, [r5] │ │ │ │ + mov r5, r6 │ │ │ │ vstr d6, [r7] │ │ │ │ - vstr d9, [r1] │ │ │ │ - vldr d5, [r0, #248] @ 0xf8 │ │ │ │ + vstr d9, [r3] │ │ │ │ + mov r3, r0 │ │ │ │ vldr d7, [r0, #240] @ 0xf0 │ │ │ │ + vldr d5, [r0, #248] @ 0xf8 │ │ │ │ + vldr d4, [r0, #256] @ 0x100 │ │ │ │ vldr d3, [r0, #264] @ 0x108 │ │ │ │ vmul.f64 d6, d12, d5 │ │ │ │ - vldr d4, [r0, #256] @ 0x100 │ │ │ │ + ldr r6, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d6, d1, d7 │ │ │ │ vmul.f64 d7, d12, d7 │ │ │ │ vmla.f64 d7, d1, d5 │ │ │ │ vmul.f64 d5, d11, d3 │ │ │ │ - vmla.f64 d5, d14, d4 │ │ │ │ vmul.f64 d3, d14, d3 │ │ │ │ - vnmls.f64 d3, d11, d4 │ │ │ │ - b.n 8e138 │ │ │ │ - nop │ │ │ │ - b.w ff536862 │ │ │ │ - b.n 8e826 │ │ │ │ + b.n 94610 │ │ │ │ + b.w ff53cd3a │ │ │ │ + b.n 94cfe │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ + vmla.f64 d5, d14, d4 │ │ │ │ + vnmls.f64 d3, d11, d4 │ │ │ │ vldr d11, [sp, #192] @ 0xc0 │ │ │ │ vsub.f64 d4, d6, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d5, d8, d10 │ │ │ │ - vstr d4, [r6] │ │ │ │ + vstr d4, [r5] │ │ │ │ vadd.f64 d4, d7, d3 │ │ │ │ - ldr r6, [sp, #128] @ 0x80 │ │ │ │ vsub.f64 d3, d3, d7 │ │ │ │ vadd.f64 d7, d2, d11 │ │ │ │ - vstr d4, [r2] │ │ │ │ - mov r2, r0 │ │ │ │ + vstr d4, [r1] │ │ │ │ vstr d6, [r6] │ │ │ │ ldr r6, [sp, #136] @ 0x88 │ │ │ │ vstr d3, [r6] │ │ │ │ - vldr d6, [r0, #152] @ 0x98 │ │ │ │ vldr d4, [r0, #144] @ 0x90 │ │ │ │ + vldr d6, [r0, #152] @ 0x98 │ │ │ │ vmul.f64 d3, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmla.f64 d7, d5, d6 │ │ │ │ vmov.f64 d11, d3 │ │ │ │ vnmls.f64 d11, d5, d4 │ │ │ │ - vstr d7, [sp, #32] │ │ │ │ vstr d11, [sp, #24] │ │ │ │ + vstr d7, [sp, #32] │ │ │ │ vldr d1, [sp, #352] @ 0x160 │ │ │ │ - vldr d0, [sp, #360] @ 0x168 │ │ │ │ + vldr d6, [r0, #224] @ 0xe0 │ │ │ │ vldr d11, [sp, #240] @ 0xf0 │ │ │ │ + vldr d0, [sp, #360] @ 0x168 │ │ │ │ vldr d4, [r0, #232] @ 0xe8 │ │ │ │ vldr d7, [sp, #184] @ 0xb8 │ │ │ │ vadd.f64 d5, d0, d11 │ │ │ │ - vldr d6, [r0, #224] @ 0xe0 │ │ │ │ + ldr r1, [sp, #20] │ │ │ │ vldr d14, [sp, #496] @ 0x1f0 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ vldr d12, [sp, #488] @ 0x1e8 │ │ │ │ - ldr r1, [sp, #20] │ │ │ │ vmul.f64 d3, d5, d4 │ │ │ │ vmov.f64 d9, d3 │ │ │ │ vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmov.f64 d4, d8 │ │ │ │ vldr d8, [sp, #424] @ 0x1a8 │ │ │ │ - vmls.f64 d4, d10, d3 │ │ │ │ - vldr d10, [sp, #432] @ 0x1b0 │ │ │ │ vnmls.f64 d7, d5, d6 │ │ │ │ vmul.f64 d6, d14, d13 │ │ │ │ + vmls.f64 d4, d10, d3 │ │ │ │ + vldr d10, [sp, #432] @ 0x1b0 │ │ │ │ vmla.f64 d6, d12, d15 │ │ │ │ vstr d9, [sp, #40] @ 0x28 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d7, d14, d15 │ │ │ │ vnmls.f64 d7, d12, d13 │ │ │ │ vldr d12, [sp, #504] @ 0x1f8 │ │ │ │ vsub.f64 d5, d4, d12 │ │ │ │ vadd.f64 d4, d12, d4 │ │ │ │ - vsub.f64 d14, d4, d6 │ │ │ │ vsub.f64 d12, d5, d7 │ │ │ │ vadd.f64 d5, d7, d5 │ │ │ │ + vsub.f64 d14, d4, d6 │ │ │ │ vmul.f64 d7, d8, d13 │ │ │ │ - vmla.f64 d7, d10, d15 │ │ │ │ - vstr d14, [sp, #104] @ 0x68 │ │ │ │ - vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vmov.f64 d5, d0 │ │ │ │ - vmls.f64 d5, d11, d3 │ │ │ │ vstr d12, [sp, #88] @ 0x58 │ │ │ │ vadd.f64 d12, d6, d4 │ │ │ │ vmul.f64 d6, d8, d15 │ │ │ │ + vstr d5, [sp, #112] @ 0x70 │ │ │ │ + vmov.f64 d5, d0 │ │ │ │ + vmla.f64 d7, d10, d15 │ │ │ │ vldr d8, [sp, #256] @ 0x100 │ │ │ │ + vstr d14, [sp, #104] @ 0x68 │ │ │ │ + vmls.f64 d5, d11, d3 │ │ │ │ vnmls.f64 d6, d10, d13 │ │ │ │ vldr d10, [sp, #456] @ 0x1c8 │ │ │ │ vsub.f64 d4, d5, d8 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ - vadd.f64 d8, d7, d5 │ │ │ │ - vsub.f64 d5, d5, d7 │ │ │ │ vadd.f64 d14, d6, d4 │ │ │ │ vsub.f64 d9, d4, d6 │ │ │ │ - vmul.f64 d4, d10, d15 │ │ │ │ vldr d6, [sp, #464] @ 0x1d0 │ │ │ │ + vadd.f64 d8, d7, d5 │ │ │ │ + vmul.f64 d4, d10, d15 │ │ │ │ + vsub.f64 d5, d5, d7 │ │ │ │ vmul.f64 d7, d10, d13 │ │ │ │ vldr d10, [sp, #184] @ 0xb8 │ │ │ │ - vmla.f64 d7, d6, d15 │ │ │ │ - vstr d9, [sp, #128] @ 0x80 │ │ │ │ vnmls.f64 d4, d6, d13 │ │ │ │ + vstr d9, [sp, #128] @ 0x80 │ │ │ │ + vmla.f64 d7, d6, d15 │ │ │ │ vmov.f64 d6, d1 │ │ │ │ - vmls.f64 d6, d10, d3 │ │ │ │ vldr d1, [sp, #208] @ 0xd0 │ │ │ │ + vmls.f64 d6, d10, d3 │ │ │ │ vsub.f64 d10, d6, d1 │ │ │ │ vadd.f64 d6, d1, d6 │ │ │ │ vsub.f64 d11, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [sp, #400] @ 0x190 │ │ │ │ vsub.f64 d9, d10, d4 │ │ │ │ vadd.f64 d10, d4, d10 │ │ │ │ vldr d4, [sp, #392] @ 0x188 │ │ │ │ vmul.f64 d0, d6, d15 │ │ │ │ vmul.f64 d6, d6, d13 │ │ │ │ - vmla.f64 d6, d4, d15 │ │ │ │ vnmls.f64 d0, d4, d13 │ │ │ │ + vmla.f64 d6, d4, d15 │ │ │ │ vldr d4, [sp, #192] @ 0xc0 │ │ │ │ vmls.f64 d2, d4, d3 │ │ │ │ vldr d3, [sp, #224] @ 0xe0 │ │ │ │ vadd.f64 d1, d3, d2 │ │ │ │ vsub.f64 d4, d2, d3 │ │ │ │ vsub.f64 d2, d1, d6 │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ @@ -158455,214 +161626,220 @@ │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vnmls.f64 d7, d5, d0 │ │ │ │ vldr d0, [sp, #24] │ │ │ │ vsub.f64 d5, d0, d1 │ │ │ │ vadd.f64 d1, d0, d1 │ │ │ │ vstr d5, [r1] │ │ │ │ vldr d6, [sp, #32] │ │ │ │ - ldr r4, [sp, #48] @ 0x30 │ │ │ │ - ldr r0, [sp, #52] @ 0x34 │ │ │ │ - vadd.f64 d5, d6, d7 │ │ │ │ + ldrd r4, r0, [sp, #48] @ 0x30 │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ + vadd.f64 d5, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d0, [sp, #72] @ 0x48 │ │ │ │ - ldr r7, [sp, #148] @ 0x94 │ │ │ │ - ldr r6, [sp, #144] @ 0x90 │ │ │ │ + ldrd r6, r7, [sp, #144] @ 0x90 │ │ │ │ vstr d5, [r4] │ │ │ │ vstr d1, [r0] │ │ │ │ vstr d7, [r1] │ │ │ │ - vldr d5, [r2, #216] @ 0xd8 │ │ │ │ - vldr d1, [r2, #208] @ 0xd0 │ │ │ │ + vldr d1, [r3, #208] @ 0xd0 │ │ │ │ + vldr d5, [r3, #216] @ 0xd8 │ │ │ │ + ldr r1, [sp, #68] @ 0x44 │ │ │ │ ldr r0, [sp, #84] @ 0x54 │ │ │ │ vmul.f64 d7, d2, d5 │ │ │ │ - ldr r1, [sp, #68] @ 0x44 │ │ │ │ vmul.f64 d2, d2, d1 │ │ │ │ - vmla.f64 d2, d12, d5 │ │ │ │ vnmls.f64 d7, d12, d1 │ │ │ │ vldr d1, [sp, #40] @ 0x28 │ │ │ │ + vmla.f64 d2, d12, d5 │ │ │ │ vsub.f64 d5, d7, d1 │ │ │ │ vadd.f64 d7, d1, d7 │ │ │ │ vldr d1, [sp, #88] @ 0x58 │ │ │ │ vstr d5, [r0] │ │ │ │ vadd.f64 d5, d0, d2 │ │ │ │ - ldr r0, [sp, #96] @ 0x60 │ │ │ │ vsub.f64 d2, d0, d2 │ │ │ │ + ldr r0, [sp, #96] @ 0x60 │ │ │ │ vstr d5, [r0] │ │ │ │ vstr d7, [r1] │ │ │ │ ldr r1, [sp, #80] @ 0x50 │ │ │ │ ldr r0, [sp, #124] @ 0x7c │ │ │ │ vstr d2, [r1] │ │ │ │ - vldr d5, [r2, #24] │ │ │ │ - vldr d2, [r2, #16] │ │ │ │ + vldr d2, [r3, #16] │ │ │ │ + vldr d5, [r3, #24] │ │ │ │ vmul.f64 d7, d3, d5 │ │ │ │ vmul.f64 d3, d3, d2 │ │ │ │ - vmla.f64 d3, d1, d5 │ │ │ │ vnmls.f64 d7, d1, d2 │ │ │ │ - vldr d1, [r2, #40] @ 0x28 │ │ │ │ - vldr d2, [r2, #32] │ │ │ │ + vmla.f64 d3, d1, d5 │ │ │ │ + vldr d2, [r3, #32] │ │ │ │ + vldr d1, [r3, #40] @ 0x28 │ │ │ │ vmul.f64 d5, d14, d1 │ │ │ │ vmla.f64 d5, d9, d2 │ │ │ │ vmul.f64 d9, d9, d1 │ │ │ │ vnmls.f64 d9, d14, d2 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstr d2, [r0] │ │ │ │ vadd.f64 d2, d3, d9 │ │ │ │ vsub.f64 d9, d9, d3 │ │ │ │ vstr d2, [r6] │ │ │ │ vstr d7, [r7] │ │ │ │ vstr d9, [r8] │ │ │ │ - vldr d3, [r2, #80] @ 0x50 │ │ │ │ - vldr d5, [r2, #88] @ 0x58 │ │ │ │ + vldr d3, [r3, #80] @ 0x50 │ │ │ │ + vldr d5, [r3, #88] @ 0x58 │ │ │ │ + ldrd r4, r5, [sp, #60] @ 0x3c │ │ │ │ vldr d6, [sp, #136] @ 0x88 │ │ │ │ vldr d2, [sp, #104] @ 0x68 │ │ │ │ vldr d1, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d7, d6, d5 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vmla.f64 d6, d2, d5 │ │ │ │ ldr r7, [sp, #156] @ 0x9c │ │ │ │ ldr r1, [sp, #100] @ 0x64 │ │ │ │ - ldr r4, [sp, #60] @ 0x3c │ │ │ │ + vmla.f64 d6, d2, d5 │ │ │ │ vnmls.f64 d7, d2, d3 │ │ │ │ - vldr d2, [r2, #104] @ 0x68 │ │ │ │ - vldr d3, [r2, #96] @ 0x60 │ │ │ │ - ldr r5, [sp, #64] @ 0x40 │ │ │ │ + vldr d3, [r3, #96] @ 0x60 │ │ │ │ + vldr d2, [r3, #104] @ 0x68 │ │ │ │ vmul.f64 d5, d1, d2 │ │ │ │ vmla.f64 d5, d10, d3 │ │ │ │ vmul.f64 d10, d10, d2 │ │ │ │ vnmls.f64 d10, d1, d3 │ │ │ │ vsub.f64 d3, d7, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstr d3, [r7] │ │ │ │ vadd.f64 d3, d6, d10 │ │ │ │ vsub.f64 d10, d10, d6 │ │ │ │ ldr r7, [sp, #0] │ │ │ │ - vstr d3, [r3] │ │ │ │ + vstr d3, [r2] │ │ │ │ vstr d7, [r1] │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ ldr r1, [sp, #120] @ 0x78 │ │ │ │ vldr d3, [sp, #112] @ 0x70 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ vstr d10, [r1] │ │ │ │ - mov r1, r2 │ │ │ │ - vldr d6, [r2, #280] @ 0x118 │ │ │ │ - vldr d5, [r2, #272] @ 0x110 │ │ │ │ + mov r1, r3 │ │ │ │ + vldr d5, [r3, #272] @ 0x110 │ │ │ │ + vldr d6, [r3, #280] @ 0x118 │ │ │ │ vmul.f64 d7, d4, d6 │ │ │ │ vmul.f64 d4, d4, d5 │ │ │ │ - vmla.f64 d4, d3, d6 │ │ │ │ vnmls.f64 d7, d3, d5 │ │ │ │ - vldr d3, [r2, #296] @ 0x128 │ │ │ │ - vldr d5, [r2, #288] @ 0x120 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ + vmla.f64 d4, d3, d6 │ │ │ │ + vldr d5, [r3, #288] @ 0x120 │ │ │ │ + vldr d3, [r3, #296] @ 0x128 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ vmul.f64 d6, d8, d3 │ │ │ │ vmla.f64 d6, d11, d5 │ │ │ │ vmul.f64 d11, d11, d3 │ │ │ │ vnmls.f64 d11, d8, d5 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r4] │ │ │ │ vadd.f64 d5, d4, d11 │ │ │ │ vsub.f64 d11, d11, d4 │ │ │ │ vstr d5, [r5] │ │ │ │ vstr d7, [r2] │ │ │ │ vstr d11, [r3] │ │ │ │ ldr r3, [sp, #640] @ 0x280 │ │ │ │ - adds r3, #1 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ str r3, [sp, #640] @ 0x280 │ │ │ │ ldr r3, [sp, #516] @ 0x204 │ │ │ │ add r7, r3 │ │ │ │ add ip, r3 │ │ │ │ ldr r3, [sp, #520] @ 0x208 │ │ │ │ str r7, [sp, #0] │ │ │ │ add lr, r3 │ │ │ │ add r9, r3 │ │ │ │ add.w r3, r1, #304 @ 0x130 │ │ │ │ str r3, [sp, #512] @ 0x200 │ │ │ │ ldr r3, [sp, #524] @ 0x20c │ │ │ │ + ldr r2, [sp, #640] @ 0x280 │ │ │ │ eor.w sl, sl, r3 │ │ │ │ - ldrd r2, r3, [sp, #640] @ 0x280 │ │ │ │ + ldr r3, [sp, #644] @ 0x284 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.w 8d938 │ │ │ │ + bne.w 93e00 │ │ │ │ add.w sp, sp, #532 @ 0x214 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ │ │ │ │ -0008e4bc : │ │ │ │ - ldr r2, [pc, #12] @ (8e4cc ) │ │ │ │ - movs r3, #1 │ │ │ │ - ldr r1, [pc, #12] @ (8e4d0 ) │ │ │ │ +000949ac : │ │ │ │ + ldr r2, [pc, #12] @ (949bc ) │ │ │ │ + mov.w r3, #1 │ │ │ │ + ldr r1, [pc, #12] @ (949c0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b070 │ │ │ │ - nop │ │ │ │ - lsls r2, r0, #8 │ │ │ │ + lsrs r0, r2, #20 │ │ │ │ movs r1, r0 │ │ │ │ - bl 4884d2 │ │ │ │ + bl 44c9c2 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov ip, r3 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ sub sp, #20 │ │ │ │ - ldrd r4, r7, [sp, #120] @ 0x78 │ │ │ │ - cmp r4, #0 │ │ │ │ - ble.w 8e656 │ │ │ │ - mov.w ip, #48 @ 0x30 │ │ │ │ - mov.w lr, #24 │ │ │ │ - mov.w r8, #56 @ 0x38 │ │ │ │ - mov.w r9, #40 @ 0x28 │ │ │ │ - mov.w sl, r3, lsl #4 │ │ │ │ - lsls r5, r2, #4 │ │ │ │ - mul.w r6, ip, r2 │ │ │ │ - str r6, [sp, #0] │ │ │ │ - lsls r6, r2, #5 │ │ │ │ - str r6, [sp, #4] │ │ │ │ - mul.w fp, lr, r2 │ │ │ │ - ldr r6, [sp, #128] @ 0x80 │ │ │ │ - mul.w r8, r8, r3 │ │ │ │ - mul.w r9, r9, r3 │ │ │ │ - mul.w lr, lr, r3 │ │ │ │ - cmp r7, #1 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ + cmp r3, #0 │ │ │ │ + ble.w 94b6c │ │ │ │ + mov.w r3, ip, lsl #3 │ │ │ │ + ldr r4, [sp, #128] @ 0x80 │ │ │ │ + mov.w r9, ip, lsl #2 │ │ │ │ + add.w r8, r2, r2, lsl #1 │ │ │ │ + str r3, [sp, #4] │ │ │ │ + mov.w r7, r2, lsl #4 │ │ │ │ + ldr r3, [sp, #124] @ 0x7c │ │ │ │ + mov.w lr, r2, lsl #5 │ │ │ │ + mov.w r6, r2, lsl #3 │ │ │ │ + add.w r2, r9, ip │ │ │ │ + mov.w r8, r8, lsl #4 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + mov.w r5, ip, lsl #4 │ │ │ │ + cmp r3, #1 │ │ │ │ it eq │ │ │ │ - cmpeq r6, #1 │ │ │ │ - mov.w r3, r3, lsl #3 │ │ │ │ - bne.w 8e660 │ │ │ │ - add.w ip, r1, r3 │ │ │ │ - negs r6, r5 │ │ │ │ - vldr d11, [pc, #636] @ 8e7b0 │ │ │ │ - vldr d12, [pc, #640] @ 8e7b8 │ │ │ │ - vldr d13, [pc, #644] @ 8e7c0 │ │ │ │ - vldr d14, [pc, #648] @ 8e7c8 │ │ │ │ - vldr d15, [pc, #652] @ 8e7d0 │ │ │ │ - adds r2, r0, r5 │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ + cmpeq r4, #1 │ │ │ │ + bne.w 94b88 │ │ │ │ + vldr d11, [pc, #696] @ 94ce0 │ │ │ │ + sub.w ip, ip, r9 │ │ │ │ + add lr, r0 │ │ │ │ + mov.w fp, ip, lsl #3 │ │ │ │ + add r2, r1 │ │ │ │ + rsb r3, r6, #0 │ │ │ │ + vldr d12, [pc, #684] @ 94ce8 │ │ │ │ + rsb sl, r5, #0 │ │ │ │ + vldr d13, [pc, #684] @ 94cf0 │ │ │ │ + vldr d14, [pc, #688] @ 94cf8 │ │ │ │ + vldr d15, [pc, #692] @ 94d00 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + add.w r9, lr, r7 │ │ │ │ + vldr d7, [lr] │ │ │ │ + vldr d6, [ip] │ │ │ │ + add ip, r3 │ │ │ │ + vldr d10, [r9] │ │ │ │ + add.w r9, r2, sl │ │ │ │ vldmia r0!, {d9} │ │ │ │ - subs r4, #1 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - vldr d10, [r2] │ │ │ │ vmul.f64 d8, d6, d12 │ │ │ │ - add r2, r6 │ │ │ │ + vldr d3, [ip] │ │ │ │ + add ip, r8 │ │ │ │ + vldr d2, [ip] │ │ │ │ + add.w ip, lr, r6 │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ vmla.f64 d8, d10, d11 │ │ │ │ vmul.f64 d10, d10, d12 │ │ │ │ - vldr d7, [r2] │ │ │ │ - sub.w r2, r2, fp │ │ │ │ vnmls.f64 d10, d6, d11 │ │ │ │ - vldr d6, [pc, #608] @ 8e7d8 │ │ │ │ - vldr d3, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - add.w r7, ip, lr │ │ │ │ + vldr d6, [pc, #636] @ 94d08 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d2, [r2] │ │ │ │ - add r2, r6 │ │ │ │ vadd.f64 d0, d7, d9 │ │ │ │ vsub.f64 d9, d9, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - add r2, r6 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, r1, r8 │ │ │ │ + vldr d7, [ip] │ │ │ │ + add.w ip, lr, r3 │ │ │ │ + add.w lr, lr, #8 │ │ │ │ + vldr d6, [ip] │ │ │ │ + add.w ip, r2, r5 │ │ │ │ vadd.f64 d4, d6, d7 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ vadd.f64 d6, d7, d2 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vadd.f64 d5, d4, d3 │ │ │ │ @@ -158672,717 +161849,763 @@ │ │ │ │ vmul.f64 d4, d7, d15 │ │ │ │ vnmls.f64 d4, d5, d14 │ │ │ │ vmul.f64 d5, d5, d15 │ │ │ │ vmla.f64 d5, d7, d14 │ │ │ │ vsub.f64 d1, d2, d4 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vsub.f64 d2, d9, d10 │ │ │ │ - vsub.f64 d7, d0, d5 │ │ │ │ vadd.f64 d9, d9, d10 │ │ │ │ + vsub.f64 d7, d0, d5 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ - vstr d1, [r2] │ │ │ │ - sub.w r2, r2, sl │ │ │ │ - vstmia r1!, {d4} │ │ │ │ - vldr d4, [pc, #476] @ 8e7e0 │ │ │ │ - vldr d1, [pc, #480] @ 8e7e8 │ │ │ │ + vstr d1, [ip] │ │ │ │ + add.w ip, r1, r5 │ │ │ │ + add.w r1, r1, #8 │ │ │ │ + vstr d4, [r1, #-8] │ │ │ │ + vldr d4, [pc, #512] @ 94d10 │ │ │ │ + vldr d1, [pc, #516] @ 94d18 │ │ │ │ vmul.f64 d4, d3, d4 │ │ │ │ vmla.f64 d4, d6, d1 │ │ │ │ vsub.f64 d1, d2, d4 │ │ │ │ vadd.f64 d4, d4, d2 │ │ │ │ vstr d1, [r2] │ │ │ │ - sub.w r2, r2, lr │ │ │ │ - vldr d1, [pc, #452] @ 8e7e8 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add r2, r3 │ │ │ │ - vldr d4, [pc, #436] @ 8e7e0 │ │ │ │ - vstr d7, [r7] │ │ │ │ - vstr d5, [r2] │ │ │ │ - add.w r2, ip, r9 │ │ │ │ + vstr d4, [ip] │ │ │ │ + add ip, r5 │ │ │ │ + vldr d4, [pc, #476] @ 94d10 │ │ │ │ + vstr d7, [ip] │ │ │ │ + add ip, fp │ │ │ │ + vldr d1, [pc, #476] @ 94d18 │ │ │ │ + vstr d5, [r9] │ │ │ │ + add.w r9, r2, r4 │ │ │ │ + add.w r2, r2, #8 │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ + subs r4, #1 │ │ │ │ vnmls.f64 d6, d3, d1 │ │ │ │ + str r4, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d7, d9, d6 │ │ │ │ vadd.f64 d6, d6, d9 │ │ │ │ - vstr d7, [r2] │ │ │ │ - vstmia ip!, {d6} │ │ │ │ - bne.w 8e546 │ │ │ │ + vstr d7, [r9] │ │ │ │ + vstr d6, [ip] │ │ │ │ + bne.w 94a4c │ │ │ │ add sp, #20 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ - mov.w ip, r7, lsl #3 │ │ │ │ - str r6, [sp, #12] │ │ │ │ - vldr d11, [pc, #332] @ 8e7b8 │ │ │ │ - adds r6, r0, r2 │ │ │ │ - vldr d12, [pc, #316] @ 8e7b0 │ │ │ │ - vldr d13, [pc, #328] @ 8e7c0 │ │ │ │ - vldr d14, [pc, #332] @ 8e7c8 │ │ │ │ - vldr d15, [pc, #336] @ 8e7d0 │ │ │ │ - str r2, [sp, #8] │ │ │ │ - adds r2, r0, r5 │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w sl, r3, lsl #3 │ │ │ │ + rsb r3, r5, #0 │ │ │ │ + sub.w r9, ip, r9 │ │ │ │ + vldr d11, [pc, #336] @ 94ce8 │ │ │ │ + mov.w r4, r4, lsl #3 │ │ │ │ + add lr, r0 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + mov.w r3, r9, lsl #3 │ │ │ │ + add r2, r1 │ │ │ │ + vldr d12, [pc, #312] @ 94ce0 │ │ │ │ + rsb fp, r6, #0 │ │ │ │ + vldr d13, [pc, #320] @ 94cf0 │ │ │ │ + str r3, [sp, #12] │ │ │ │ + mov r3, r4 │ │ │ │ + vldr d14, [pc, #320] @ 94cf8 │ │ │ │ + vldr d15, [pc, #324] @ 94d00 │ │ │ │ + add.w r9, lr, r7 │ │ │ │ + add.w ip, r0, r7 │ │ │ │ + vldr d7, [lr] │ │ │ │ + vldr d9, [r9] │ │ │ │ + vldr d6, [ip] │ │ │ │ + add ip, fp │ │ │ │ vldr d10, [r0] │ │ │ │ - subs r4, #1 │ │ │ │ - vldr d5, [r6] │ │ │ │ - add r0, ip │ │ │ │ - vldr d6, [r2] │ │ │ │ - add r2, r7 │ │ │ │ - add.w r7, r6, fp │ │ │ │ - vldr d9, [r2] │ │ │ │ - vldr d7, [r7] │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ + add r0, sl │ │ │ │ vmul.f64 d8, d9, d12 │ │ │ │ vmul.f64 d9, d9, d11 │ │ │ │ - add r7, r6 │ │ │ │ + vldr d5, [ip] │ │ │ │ + add ip, r8 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ + vldr d3, [ip] │ │ │ │ + add.w ip, lr, r6 │ │ │ │ vmla.f64 d8, d6, d11 │ │ │ │ - add r6, ip │ │ │ │ vnmls.f64 d9, d6, d12 │ │ │ │ - vldr d6, [pc, #284] @ 8e7d8 │ │ │ │ - vldr d3, [r7] │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ + vldr d6, [pc, #268] @ 94d08 │ │ │ │ + add.w r9, r2, r4 │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - sub.w r2, r2, r7 │ │ │ │ vadd.f64 d0, d10, d7 │ │ │ │ vsub.f64 d10, d10, d7 │ │ │ │ - vldr d7, [r2] │ │ │ │ - sub.w r2, r2, r5 │ │ │ │ - vldr d6, [r2] │ │ │ │ - add.w r2, r1, r8 │ │ │ │ + vldr d7, [ip] │ │ │ │ + add.w ip, lr, fp │ │ │ │ + add lr, sl │ │ │ │ + vldr d6, [ip] │ │ │ │ + add.w ip, r2, r5 │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ vadd.f64 d6, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vadd.f64 d2, d5, d4 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vadd.f64 d4, d8, d0 │ │ │ │ vmul.f64 d3, d7, d15 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - vmla.f64 d7, d2, d15 │ │ │ │ vnmls.f64 d3, d2, d14 │ │ │ │ + vmla.f64 d7, d2, d15 │ │ │ │ vsub.f64 d1, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ - vldr d3, [pc, #196] @ 8e7e8 │ │ │ │ - vstr d1, [r2] │ │ │ │ + vldr d3, [pc, #184] @ 94d18 │ │ │ │ + vstr d1, [ip] │ │ │ │ vmul.f64 d3, d6, d3 │ │ │ │ - vldr d1, [pc, #176] @ 8e7e0 │ │ │ │ - sub.w r2, r2, sl │ │ │ │ + add.w ip, r1, r5 │ │ │ │ + vldr d1, [pc, #160] @ 94d10 │ │ │ │ vstr d4, [r1] │ │ │ │ vsub.f64 d4, d10, d9 │ │ │ │ vadd.f64 d9, d9, d10 │ │ │ │ + add r1, r3 │ │ │ │ vmla.f64 d3, d5, d1 │ │ │ │ vsub.f64 d1, d4, d3 │ │ │ │ vadd.f64 d4, d4, d3 │ │ │ │ vstr d1, [r2] │ │ │ │ - sub.w r2, r2, lr │ │ │ │ - vldr d1, [pc, #136] @ 8e7e0 │ │ │ │ - vstr d4, [r2] │ │ │ │ + vstr d4, [ip] │ │ │ │ vsub.f64 d4, d0, d8 │ │ │ │ - add r2, sl │ │ │ │ - vmul.f64 d6, d6, d1 │ │ │ │ + add ip, r5 │ │ │ │ + vldr d1, [pc, #116] @ 94d10 │ │ │ │ vsub.f64 d3, d4, d7 │ │ │ │ vadd.f64 d4, d4, d7 │ │ │ │ - vstr d3, [r2] │ │ │ │ - sub.w r2, r2, r3 │ │ │ │ - vldr d3, [pc, #112] @ 8e7e8 │ │ │ │ - vstr d4, [r2] │ │ │ │ - add r2, lr │ │ │ │ + vmul.f64 d6, d6, d1 │ │ │ │ + vstr d3, [ip] │ │ │ │ + vldr d3, [pc, #104] @ 94d18 │ │ │ │ + vstr d4, [r9] │ │ │ │ + add.w r9, r2, r4 │ │ │ │ + add r2, r3 │ │ │ │ + ldr r4, [sp, #12] │ │ │ │ vnmls.f64 d6, d5, d3 │ │ │ │ + add ip, r4 │ │ │ │ + ldr r4, [sp, #120] @ 0x78 │ │ │ │ + subs r4, #1 │ │ │ │ + str r4, [sp, #120] @ 0x78 │ │ │ │ vsub.f64 d7, d9, d6 │ │ │ │ vadd.f64 d9, d9, d6 │ │ │ │ - vstr d7, [r2] │ │ │ │ - sub.w r2, r2, r9 │ │ │ │ - vstr d9, [r2] │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ - add r1, r2 │ │ │ │ - bne.w 8e682 │ │ │ │ - add sp, #20 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - nop │ │ │ │ - nop.w │ │ │ │ + vstr d7, [r9] │ │ │ │ + vstr d9, [ip] │ │ │ │ + bne.w 94bbe │ │ │ │ + b.n 94b6c │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 8ea6c ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 94f9c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 8ea40 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 94f70 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ - add r6, pc, #44 @ (adr r6, 8e800 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 94d30 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 8ea58 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 94f88 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ - add r1, pc, #652 @ (adr r1, 8ea78 ) │ │ │ │ + add r1, pc, #652 @ (adr r1, 94fa8 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #250 @ 0xfa │ │ │ │ │ │ │ │ -0008e7f0 : │ │ │ │ - ldr r2, [pc, #8] @ (8e7fc ) │ │ │ │ - ldr r1, [pc, #12] @ (8e800 ) │ │ │ │ +00094d20 : │ │ │ │ + ldr r2, [pc, #8] @ (94d2c ) │ │ │ │ + ldr r1, [pc, #12] @ (94d30 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b7e4 │ │ │ │ - lsls r0, r0, #7 │ │ │ │ + lsrs r0, r2, #18 │ │ │ │ movs r1, r0 │ │ │ │ - ldc2l 15, cr15, [pc], {255} @ 0xff │ │ │ │ + ldc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8-d15} │ │ │ │ - sub sp, #20 │ │ │ │ - ldr r4, [sp, #120] @ 0x78 │ │ │ │ - cmp r4, #0 │ │ │ │ - ble.w 8e980 │ │ │ │ - movs r6, #40 @ 0x28 │ │ │ │ - movs r5, #56 @ 0x38 │ │ │ │ - mov.w ip, #24 │ │ │ │ - mov.w r8, #48 @ 0x30 │ │ │ │ - mov.w r9, r2, lsl #5 │ │ │ │ - mov.w lr, r2, lsl #3 │ │ │ │ - mul.w sl, r6, r2 │ │ │ │ - lsls r6, r3, #3 │ │ │ │ - str r6, [sp, #0] │ │ │ │ - mul.w fp, r5, r2 │ │ │ │ - ldrd r7, r6, [sp, #124] @ 0x7c │ │ │ │ - mul.w r5, ip, r2 │ │ │ │ - mul.w r8, r8, r3 │ │ │ │ - mul.w ip, ip, r3 │ │ │ │ - cmp r7, #1 │ │ │ │ + sub sp, #28 │ │ │ │ + ldrd r5, r4, [sp, #128] @ 0x80 │ │ │ │ + ldr r7, [sp, #136] @ 0x88 │ │ │ │ + cmp r5, #0 │ │ │ │ + ble.w 94ef2 │ │ │ │ + mov.w r8, r2, lsl #3 │ │ │ │ + cmp r4, #1 │ │ │ │ it eq │ │ │ │ - cmpeq r6, #1 │ │ │ │ - bne.w 8e98a │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ - rsb lr, lr, #0 │ │ │ │ - vldr d12, [pc, #644] @ 8eae0 │ │ │ │ - adds r2, r1, r3 │ │ │ │ - vldr d13, [pc, #644] @ 8eae8 │ │ │ │ - adds r6, r2, r3 │ │ │ │ - vldr d14, [pc, #648] @ 8eaf0 │ │ │ │ - vldr d15, [pc, #652] @ 8eaf8 │ │ │ │ - add.w r3, r0, fp │ │ │ │ + cmpeq r7, #1 │ │ │ │ + mov.w r9, r3, lsl #2 │ │ │ │ + sub.w r6, r8, r2 │ │ │ │ + mov.w lr, r2, lsl #5 │ │ │ │ + mov.w r6, r6, lsl #3 │ │ │ │ + add.w ip, r9, r3 │ │ │ │ + mov.w ip, ip, lsl #3 │ │ │ │ + str r6, [sp, #12] │ │ │ │ + mov.w r6, r2, lsl #4 │ │ │ │ + str r6, [sp, #0] │ │ │ │ + mov.w r6, r3, lsl #5 │ │ │ │ + str r6, [sp, #4] │ │ │ │ + mov.w r6, r3, lsl #4 │ │ │ │ + str r6, [sp, #8] │ │ │ │ + bne.w 94f0e │ │ │ │ + vldr d12, [pc, #716] @ 95068 │ │ │ │ + mov.w r6, r3, lsl #4 │ │ │ │ + add.w r4, r0, lr │ │ │ │ + mvn.w lr, #39 @ 0x27 │ │ │ │ + add ip, r1 │ │ │ │ + str r3, [sp, #16] │ │ │ │ + vldr d13, [pc, #704] @ 95070 │ │ │ │ + rsb sl, r6, #0 │ │ │ │ + mov.w r6, r3, lsl #3 │ │ │ │ + mul.w r2, lr, r2 │ │ │ │ + rsb r7, r8, #0 │ │ │ │ + vldr d14, [pc, #692] @ 95078 │ │ │ │ + vldr d15, [pc, #696] @ 95080 │ │ │ │ + add.w fp, r4, r7 │ │ │ │ + subs r5, #1 │ │ │ │ + ldr r3, [sp, #12] │ │ │ │ vldr d9, [r0] │ │ │ │ - vldr d11, [pc, #648] @ 8eb00 │ │ │ │ - add.w r7, r6, ip │ │ │ │ - adds r0, #8 │ │ │ │ - subs r4, #1 │ │ │ │ - vldr d6, [r3] │ │ │ │ - sub.w r3, r3, r5 │ │ │ │ - vldr d10, [r3] │ │ │ │ - add r3, lr │ │ │ │ + vldr d10, [r4] │ │ │ │ + add.w lr, r0, r3 │ │ │ │ + add.w r0, r0, #8 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ + vldr d6, [lr] │ │ │ │ + add lr, r2 │ │ │ │ + vldr d5, [lr] │ │ │ │ + add lr, r7 │ │ │ │ + vldr d1, [lr] │ │ │ │ + add.w lr, r4, r3 │ │ │ │ vsub.f64 d0, d9, d6 │ │ │ │ vadd.f64 d9, d6, d9 │ │ │ │ - vldr d6, [r3] │ │ │ │ - add r3, lr │ │ │ │ - vldr d5, [r3] │ │ │ │ - add r3, r5 │ │ │ │ + vldr d6, [fp] │ │ │ │ + add.w fp, r4, r8 │ │ │ │ + add.w r4, r4, #8 │ │ │ │ + vldr d3, [lr] │ │ │ │ + add.w lr, ip, sl │ │ │ │ + vldr d11, [pc, #628] @ 95088 │ │ │ │ vsub.f64 d8, d10, d6 │ │ │ │ vadd.f64 d10, d6, d10 │ │ │ │ - vldr d6, [r3] │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ - vldr d1, [r3] │ │ │ │ - add r3, sl │ │ │ │ - vsub.f64 d7, d5, d6 │ │ │ │ - vadd.f64 d6, d6, d5 │ │ │ │ - vldr d3, [r3] │ │ │ │ - add.w r3, r1, ip │ │ │ │ + vldr d6, [fp] │ │ │ │ vsub.f64 d2, d1, d3 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ + ldr r3, [sp, #4] │ │ │ │ + vsub.f64 d7, d5, d6 │ │ │ │ + vadd.f64 d6, d6, d5 │ │ │ │ + add.w fp, r1, r3 │ │ │ │ + ldr r3, [sp, #16] │ │ │ │ vadd.f64 d4, d2, d7 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ - vldr d11, [pc, #548] @ 8eb08 │ │ │ │ + vldr d11, [pc, #580] @ 95090 │ │ │ │ vsub.f64 d5, d7, d8 │ │ │ │ vsub.f64 d1, d0, d4 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vadd.f64 d4, d4, d0 │ │ │ │ vmul.f64 d2, d5, d13 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ - vmla.f64 d5, d1, d13 │ │ │ │ vnmls.f64 d2, d1, d12 │ │ │ │ + vmla.f64 d5, d1, d13 │ │ │ │ vadd.f64 d1, d10, d9 │ │ │ │ vsub.f64 d9, d9, d10 │ │ │ │ - vstr d2, [r3] │ │ │ │ - add r3, ip │ │ │ │ - vstr d5, [r7] │ │ │ │ + vstr d2, [lr] │ │ │ │ + sub.w lr, r3, r9 │ │ │ │ + vstr d5, [ip] │ │ │ │ vadd.f64 d5, d6, d3 │ │ │ │ - add.w r7, r2, ip │ │ │ │ + add.w lr, fp, lr, lsl #3 │ │ │ │ + ldr r3, [sp, #8] │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vsub.f64 d2, d1, d5 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ vmul.f64 d2, d2, d11 │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ - vstr d2, [r7] │ │ │ │ - add.w r7, r2, r8 │ │ │ │ + vstr d2, [fp] │ │ │ │ + add.w fp, ip, r3 │ │ │ │ vstmia r1!, {d5} │ │ │ │ vmul.f64 d5, d7, d15 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ - add.w r2, r2, #8 │ │ │ │ - vmla.f64 d7, d4, d15 │ │ │ │ vnmls.f64 d5, d4, d14 │ │ │ │ - vldr d4, [pc, #440] @ 8eb10 │ │ │ │ - vstr d5, [r2, #-8] │ │ │ │ - vldr d5, [pc, #440] @ 8eb18 │ │ │ │ - vstr d7, [r7] │ │ │ │ + vmla.f64 d7, d4, d15 │ │ │ │ + vldr d4, [pc, #472] @ 95098 │ │ │ │ + vstr d5, [lr] │ │ │ │ + add lr, r6 │ │ │ │ + vldr d5, [pc, #472] @ 950a0 │ │ │ │ + vstr d7, [fp] │ │ │ │ vmul.f64 d7, d6, d5 │ │ │ │ vnmls.f64 d7, d9, d4 │ │ │ │ vmul.f64 d9, d9, d5 │ │ │ │ vmla.f64 d9, d6, d4 │ │ │ │ - vstmia r6!, {d7} │ │ │ │ - vstr d9, [r3] │ │ │ │ - bne.w 8e86e │ │ │ │ - add sp, #20 │ │ │ │ + vstr d7, [lr] │ │ │ │ + add.w lr, ip, r6 │ │ │ │ + add.w ip, ip, #8 │ │ │ │ + vstr d9, [lr] │ │ │ │ + bne.w 94dc8 │ │ │ │ + add sp, #28 │ │ │ │ vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - movs r6, #40 @ 0x28 │ │ │ │ - add.w r2, r0, r2, lsl #4 │ │ │ │ - sub.w lr, r2, lr │ │ │ │ - vldr d12, [pc, #328] @ 8eae0 │ │ │ │ - vldr d13, [pc, #332] @ 8eae8 │ │ │ │ - mul.w sl, r6, r3 │ │ │ │ - lsls r6, r3, #5 │ │ │ │ - lsls r3, r3, #4 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ - str r6, [sp, #4] │ │ │ │ - lsls r6, r7, #3 │ │ │ │ - vldr d14, [pc, #320] @ 8eaf0 │ │ │ │ - vldr d15, [pc, #324] @ 8eaf8 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ - str r3, [sp, #12] │ │ │ │ - add.w r3, r0, fp │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + mov.w fp, r7, lsl #3 │ │ │ │ + mvn.w r7, #39 @ 0x27 │ │ │ │ + vldr d12, [pc, #336] @ 95068 │ │ │ │ + rsb r6, r6, #0 │ │ │ │ + mov.w sl, r4, lsl #3 │ │ │ │ + add ip, r1 │ │ │ │ + mul.w r2, r7, r2 │ │ │ │ + vldr d13, [pc, #324] @ 95070 │ │ │ │ + add.w r4, r0, lr │ │ │ │ + rsb lr, r8, #0 │ │ │ │ + vldr d14, [pc, #320] @ 95078 │ │ │ │ + strd r6, r2, [sp, #16] │ │ │ │ + mov.w r6, r3, lsl #3 │ │ │ │ + vldr d15, [pc, #316] @ 95080 │ │ │ │ + add.w r7, r4, lr │ │ │ │ + subs r5, #1 │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ + vldr d10, [r7] │ │ │ │ + ldr r7, [sp, #20] │ │ │ │ + add r2, r0 │ │ │ │ vldr d6, [r0] │ │ │ │ - add.w r7, lr, r5 │ │ │ │ + add r0, sl │ │ │ │ + vldr d9, [r2] │ │ │ │ + add r2, r7 │ │ │ │ + add.w r7, r4, r8 │ │ │ │ + vldr d11, [pc, #288] @ 95088 │ │ │ │ vldr d7, [r2] │ │ │ │ - vldr d3, [lr] │ │ │ │ - add r0, r6 │ │ │ │ - vldr d9, [r3] │ │ │ │ - sub.w r3, r3, r9 │ │ │ │ - vldr d11, [pc, #296] @ 8eb00 │ │ │ │ - add lr, r6 │ │ │ │ - subs r4, #1 │ │ │ │ - vldr d10, [r3] │ │ │ │ + add r2, lr │ │ │ │ + vldr d3, [r2] │ │ │ │ vsub.f64 d0, d6, d9 │ │ │ │ - add r3, r5 │ │ │ │ vadd.f64 d9, d6, d9 │ │ │ │ - vldr d6, [r7] │ │ │ │ - add.w r7, r2, r5 │ │ │ │ - add r2, r6 │ │ │ │ - vldr d1, [r3] │ │ │ │ - add.w r3, r1, ip │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ vldr d4, [r7] │ │ │ │ + vldr d6, [r4] │ │ │ │ + add r2, r4 │ │ │ │ + add r4, sl │ │ │ │ + vldr d1, [r2] │ │ │ │ + vsub.f64 d5, d7, d4 │ │ │ │ + vadd.f64 d7, d7, d4 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ vsub.f64 d8, d6, d10 │ │ │ │ vadd.f64 d10, d6, d10 │ │ │ │ - ldr r7, [sp, #8] │ │ │ │ vsub.f64 d2, d3, d1 │ │ │ │ vadd.f64 d3, d3, d1 │ │ │ │ - vsub.f64 d5, d7, d4 │ │ │ │ - vadd.f64 d7, d7, d4 │ │ │ │ + add r2, ip │ │ │ │ vadd.f64 d6, d5, d2 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vmul.f64 d5, d5, d11 │ │ │ │ vmul.f64 d6, d6, d11 │ │ │ │ - vldr d11, [pc, #216] @ 8eb08 │ │ │ │ + vldr d11, [pc, #212] @ 95090 │ │ │ │ vsub.f64 d1, d5, d8 │ │ │ │ vsub.f64 d4, d0, d6 │ │ │ │ vadd.f64 d5, d8, d5 │ │ │ │ vadd.f64 d6, d0, d6 │ │ │ │ vmul.f64 d2, d1, d13 │ │ │ │ vnmls.f64 d2, d4, d12 │ │ │ │ vmul.f64 d4, d4, d13 │ │ │ │ vmla.f64 d4, d1, d12 │ │ │ │ vadd.f64 d1, d3, d7 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vstr d2, [r3] │ │ │ │ - add r3, r7 │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ - vstr d4, [r3] │ │ │ │ + vstr d2, [r2] │ │ │ │ + ldr r2, [sp, #4] │ │ │ │ + vstr d4, [ip] │ │ │ │ vadd.f64 d4, d9, d10 │ │ │ │ - sub.w r3, r3, r7 │ │ │ │ vsub.f64 d9, d9, d10 │ │ │ │ - ldr r7, [sp, #4] │ │ │ │ + add.w r7, r1, r2 │ │ │ │ + sub.w r2, r3, r9 │ │ │ │ + add.w r2, r7, r2, lsl #3 │ │ │ │ vsub.f64 d2, d4, d1 │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vmul.f64 d2, d2, d11 │ │ │ │ vadd.f64 d4, d4, d4 │ │ │ │ - vstr d2, [r3] │ │ │ │ - sub.w r3, r3, ip │ │ │ │ + vstr d2, [r7] │ │ │ │ vstr d4, [r1] │ │ │ │ vmul.f64 d4, d5, d15 │ │ │ │ + add r1, fp │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ vnmls.f64 d4, d6, d14 │ │ │ │ vmul.f64 d6, d6, d15 │ │ │ │ + add r7, ip │ │ │ │ vmla.f64 d6, d5, d14 │ │ │ │ - vldr d5, [pc, #120] @ 8eb18 │ │ │ │ - vstr d4, [r3] │ │ │ │ - add r3, r8 │ │ │ │ - vldr d4, [pc, #100] @ 8eb10 │ │ │ │ - vstr d6, [r3] │ │ │ │ + vldr d5, [pc, #108] @ 950a0 │ │ │ │ + vstr d4, [r2] │ │ │ │ + add r2, r6 │ │ │ │ + vldr d4, [pc, #92] @ 95098 │ │ │ │ + vstr d6, [r7] │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - sub.w r3, r3, sl │ │ │ │ - vmla.f64 d7, d9, d5 │ │ │ │ vnmls.f64 d6, d9, d4 │ │ │ │ - vstr d6, [r3] │ │ │ │ - add r3, r7 │ │ │ │ - vstr d7, [r3] │ │ │ │ - ldr r3, [sp, #12] │ │ │ │ - add r1, r3 │ │ │ │ - bne.w 8e9b8 │ │ │ │ - add sp, #20 │ │ │ │ - vpop {d8-d15} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - add r1, pc, #652 @ (adr r1, 8ed70 ) │ │ │ │ + vmla.f64 d7, d9, d5 │ │ │ │ + vstr d6, [r2] │ │ │ │ + add.w r2, ip, r6 │ │ │ │ + add ip, fp │ │ │ │ + vstr d7, [r2] │ │ │ │ + bne.w 94f44 │ │ │ │ + b.n 94ef2 │ │ │ │ + nop │ │ │ │ + add r1, pc, #652 @ (adr r1, 952f8 ) │ │ │ │ cmp r1, #14 │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ subs r7, #250 @ 0xfa │ │ │ │ ldr r0, [r1, #12] │ │ │ │ subs r1, #174 @ 0xae │ │ │ │ stmia r7!, {r0, r1, r3, r4, r5} │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ ldrb r0, [r6, r2] │ │ │ │ ldmia r7, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ str r7, [r2, #40] @ 0x28 │ │ │ │ subs r7, #255 @ 0xff │ │ │ │ - add r6, pc, #44 @ (adr r6, 8eb28 ) │ │ │ │ + add r6, pc, #44 @ (adr r6, 950b0 ) │ │ │ │ subs r4, #105 @ 0x69 │ │ │ │ ldrh.w r3, [r8, #4056] @ 0xfd8 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 8ed80 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 95308 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 8ed88 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 95310 ) │ │ │ │ subs r7, #246 @ 0xf6 │ │ │ │ ldrh r6, [r0, #42] @ 0x2a │ │ │ │ ldmia r7!, {r1, r4, r5} │ │ │ │ str r0, [sp, #428] @ 0x1ac │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ add r1, sp, #396 @ 0x18c │ │ │ │ - add r6, pc, #696 @ (adr r6, 8edd4 ) │ │ │ │ + add r6, pc, #696 @ (adr r6, 9535c ) │ │ │ │ ldrb r2, [r4, #23] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ │ │ │ │ -0008eb20 : │ │ │ │ - ldr r2, [pc, #8] @ (8eb2c ) │ │ │ │ - ldr r1, [pc, #12] @ (8eb30 ) │ │ │ │ +000950a8 : │ │ │ │ + ldr r2, [pc, #8] @ (950b4 ) │ │ │ │ + ldr r1, [pc, #12] @ (950b8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ b.w b7e4 │ │ │ │ - cdp2 0, 12, cr0, cr0, cr0, {0} │ │ │ │ - ldc2l 15, cr15, [pc], {255} @ 0xff │ │ │ │ + lsrs r0, r7, #4 │ │ │ │ + movs r1, r0 │ │ │ │ + stc2 15, cr15, [r7], {255} @ 0xff │ │ │ │ │ │ │ │ -0008eb34 : │ │ │ │ +000950bc : │ │ │ │ mov r1, r0 │ │ │ │ - ldr r0, [pc, #8] @ (8eb40 ) │ │ │ │ + ldr r0, [pc, #8] @ (950c8 ) │ │ │ │ add r0, pc │ │ │ │ b.w b08c │ │ │ │ nop │ │ │ │ - cdp2 0, 15, cr0, cr4, cr0, {0} │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + lsrs r4, r5, #5 │ │ │ │ + movs r1, r0 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r2 │ │ │ │ - ldr r3, [r0, #68] @ 0x44 │ │ │ │ + ldrd r3, r2, [r0, #68] @ 0x44 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ ldrd fp, r6, [r0, #80] @ 0x50 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - ldr r2, [r0, #72] @ 0x48 │ │ │ │ - mov r5, r1 │ │ │ │ + ldr r3, [r3, #0] │ │ │ │ ldrd r8, r7, [r0, #88] @ 0x58 │ │ │ │ mov.w r9, fp, lsl #3 │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ - str r0, [sp, #20] │ │ │ │ - str r2, [sp, #8] │ │ │ │ + strd r2, r3, [sp, #8] │ │ │ │ ldr r2, [r0, #76] @ 0x4c │ │ │ │ + strd r6, r0, [sp, #16] │ │ │ │ mov r0, r9 │ │ │ │ str r2, [sp, #0] │ │ │ │ - str r6, [sp, #16] │ │ │ │ - str r3, [sp, #12] │ │ │ │ blx b46c │ │ │ │ cmp r6, #0 │ │ │ │ mov sl, r0 │ │ │ │ - ble.w 8ecd4 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + ble.w 95288 │ │ │ │ add.w r6, fp, #4294967295 @ 0xffffffff │ │ │ │ ldr r1, [sp, #0] │ │ │ │ sub.w fp, fp, #2 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ mul.w r3, r2, r6 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ mul.w r3, r6, r1 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #24] │ │ │ │ mov.w r3, r8, lsl #3 │ │ │ │ + mov.w r8, #0 │ │ │ │ str r3, [sp, #28] │ │ │ │ - lsls r3, r7, #3 │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ str r3, [sp, #32] │ │ │ │ - lsls r3, r2, #4 │ │ │ │ + mov.w r3, r2, lsl #4 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - lsls r3, r2, #3 │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ add.w r3, r0, r9 │ │ │ │ str r3, [sp, #4] │ │ │ │ - lsls r3, r1, #3 │ │ │ │ - mov.w r8, #0 │ │ │ │ - negs r7, r3 │ │ │ │ + mov.w r3, r1, lsl #3 │ │ │ │ + rsb r7, r3, #0 │ │ │ │ mul.w r3, r3, fp │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ sub.w r3, r9, #8 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ ldrd r2, r3, [r5] │ │ │ │ cmp r6, #1 │ │ │ │ strd r2, r3, [sl] │ │ │ │ - ble.w 8ed7a │ │ │ │ + ble.w 95354 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.w 8ece0 │ │ │ │ + bne.w 952a6 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ mov r2, r3 │ │ │ │ mov r1, r5 │ │ │ │ add.w ip, sl, #8 │ │ │ │ mov r3, r6 │ │ │ │ vldr d7, [r1, #8] │ │ │ │ - adds r2, #1 │ │ │ │ - vldr d6, [r1, #16] │ │ │ │ - subs r3, #1 │ │ │ │ - adds r1, #16 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ cmp r3, r2 │ │ │ │ + add.w r1, r1, #16 │ │ │ │ + vldr d6, [r1] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstmdb r0!, {d7} │ │ │ │ vstmia ip!, {d6} │ │ │ │ - bgt.n 8ebe4 │ │ │ │ + bgt.n 9518a │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 8ec1a │ │ │ │ + bne.n 951c6 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ add.w r3, sl, r3, lsl #3 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + add r2, r5 │ │ │ │ vldr d7, [r2] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, sl │ │ │ │ mov r1, sl │ │ │ │ ldr r0, [r3, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ vldr d7, [sl] │ │ │ │ - ldr r3, [sp, #24] │ │ │ │ - mov lr, r4 │ │ │ │ cmp r6, #1 │ │ │ │ + mov lr, r4 │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ add r3, r4 │ │ │ │ vstr d7, [r3] │ │ │ │ - ble.w 8ed70 │ │ │ │ + ble.w 95348 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 8ed1a │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + bne.n 952e8 │ │ │ │ + ldr.w r9, [sp, #4] │ │ │ │ add.w r1, sl, #8 │ │ │ │ - ldr.w ip, [sp, #12] │ │ │ │ mov r0, r6 │ │ │ │ - adds r2, r3, r4 │ │ │ │ - ldrd r3, r9, [sp] │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldr.w ip, [sp, #12] │ │ │ │ + add.w r2, r3, r4 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ mov fp, r3 │ │ │ │ + add.w r0, r0, #4294967295 @ 0xffffffff │ │ │ │ vldmia r1!, {d6} │ │ │ │ - adds r3, #1 │ │ │ │ - vldmdb r9!, {d5} │ │ │ │ - subs r0, #1 │ │ │ │ - vldr d7, [ip, #16] │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + add.w ip, ip, #16 │ │ │ │ cmp r0, r3 │ │ │ │ + vldmdb r9!, {d5} │ │ │ │ + vldr d7, [ip] │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ - vldr d3, [ip, #24] │ │ │ │ + vldr d3, [ip, #8] │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ - add.w ip, ip, #16 │ │ │ │ vmul.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vmla.f64 d4, d3, d5 │ │ │ │ vnmls.f64 d7, d3, d6 │ │ │ │ vstmdb r2!, {d4} │ │ │ │ vstmia lr!, {d7} │ │ │ │ - bgt.n 8ec56 │ │ │ │ + bgt.n 95206 │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n 8ecc0 │ │ │ │ + bne.n 95274 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ mul.w fp, fp, r3 │ │ │ │ add.w r3, sl, r0, lsl #3 │ │ │ │ - vldr d7, [r3] │ │ │ │ add.w fp, r4, fp, lsl #3 │ │ │ │ + vldr d7, [r3] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ add.w r0, r3, r0, lsl #4 │ │ │ │ vldr d6, [r0] │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [fp] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add.w r8, r8, #1 │ │ │ │ add r5, r3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ add r4, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, r8 │ │ │ │ - bne.w 8ebc2 │ │ │ │ + bne.w 95168 │ │ │ │ mov r0, sl │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b5bc │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ - add.w ip, sl, #8 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - movs r2, #1 │ │ │ │ - ldr.w lr, [sp, #48] @ 0x30 │ │ │ │ - adds r1, r5, r3 │ │ │ │ + add.w ip, sl, #8 │ │ │ │ + mov.w r2, #1 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr.w r9, [sp, #40] @ 0x28 │ │ │ │ + ldr.w lr, [sp, #48] @ 0x30 │ │ │ │ + add.w r1, r5, r3 │ │ │ │ mov r3, r6 │ │ │ │ vldr d7, [r1] │ │ │ │ add.w fp, r1, r9 │ │ │ │ - adds r2, #1 │ │ │ │ - subs r3, #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ add r1, lr │ │ │ │ + vldr d6, [fp] │ │ │ │ cmp r3, r2 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ - vldr d6, [fp] │ │ │ │ vstmdb r0!, {d7} │ │ │ │ vstmia ip!, {d6} │ │ │ │ - bgt.n 8ecf6 │ │ │ │ - b.n 8ec02 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ + bgt.n 952c0 │ │ │ │ + b.n 951ae │ │ │ │ + ldr.w ip, [sp, #4] │ │ │ │ add.w r9, sl, #8 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ mov r0, r6 │ │ │ │ - ldr.w ip, [sp, #4] │ │ │ │ - adds r1, r4, r3 │ │ │ │ - movs r3, #1 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ + add.w r1, r4, r3 │ │ │ │ + mov.w r3, #1 │ │ │ │ vldmdb ip!, {d7} │ │ │ │ mov fp, r3 │ │ │ │ - vldr d3, [r2, #16] │ │ │ │ - adds r3, #1 │ │ │ │ - vldr d4, [r2, #24] │ │ │ │ - subs r0, #1 │ │ │ │ - vadd.f64 d7, d7, d7 │ │ │ │ + add.w r0, r0, #4294967295 @ 0xffffffff │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ vldmia r9!, {d6} │ │ │ │ - adds r2, #16 │ │ │ │ cmp r0, r3 │ │ │ │ + vldr d3, [r2] │ │ │ │ + vldr d4, [r2, #8] │ │ │ │ + vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r1] │ │ │ │ add r1, r7 │ │ │ │ vstr d7, [lr] │ │ │ │ sub.w lr, lr, r7 │ │ │ │ - bgt.n 8ed2c │ │ │ │ - b.n 8ec94 │ │ │ │ + bgt.n 952fe │ │ │ │ + b.n 95248 │ │ │ │ mov r0, r6 │ │ │ │ mov.w fp, #0 │ │ │ │ - movs r3, #1 │ │ │ │ - b.n 8ec94 │ │ │ │ + mov.w r3, #1 │ │ │ │ + b.n 95248 │ │ │ │ mov r3, r6 │ │ │ │ - movs r2, #1 │ │ │ │ - b.n 8ec02 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + mov.w r2, #1 │ │ │ │ + b.n 951ae │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r5, r2 │ │ │ │ - ldr r3, [r0, #68] @ 0x44 │ │ │ │ + ldrd r3, r2, [r0, #68] @ 0x44 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ ldrd fp, r6, [r0, #80] @ 0x50 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - ldr r2, [r0, #72] @ 0x48 │ │ │ │ - mov r4, r1 │ │ │ │ - ldrd r8, r7, [r0, #88] @ 0x58 │ │ │ │ - mov.w r9, fp, lsl #3 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - str r0, [sp, #20] │ │ │ │ str r2, [sp, #0] │ │ │ │ ldr r2, [r0, #76] @ 0x4c │ │ │ │ + mov.w r9, fp, lsl #3 │ │ │ │ + ldrd r8, r7, [r0, #88] @ 0x58 │ │ │ │ + str r0, [sp, #20] │ │ │ │ mov r0, r9 │ │ │ │ str r2, [sp, #8] │ │ │ │ - str r6, [sp, #16] │ │ │ │ - str r3, [sp, #12] │ │ │ │ + strd r3, r6, [sp, #12] │ │ │ │ blx b46c │ │ │ │ cmp r6, #0 │ │ │ │ mov sl, r0 │ │ │ │ - ble.w 8ef0c │ │ │ │ + ble.w 95518 │ │ │ │ ldr r1, [sp, #0] │ │ │ │ add.w r6, fp, #4294967295 @ 0xffffffff │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ sub.w fp, fp, #2 │ │ │ │ + ldr r2, [sp, #8] │ │ │ │ mul.w r3, r1, r6 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #24] │ │ │ │ mul.w r3, r2, r6 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ mov.w r3, r8, lsl #3 │ │ │ │ + mov.w r8, #0 │ │ │ │ str r3, [sp, #28] │ │ │ │ - lsls r3, r7, #3 │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ str r3, [sp, #32] │ │ │ │ - lsls r3, r1, #3 │ │ │ │ - mov.w r8, #0 │ │ │ │ - negs r7, r3 │ │ │ │ + mov.w r3, r1, lsl #3 │ │ │ │ + rsb r7, r3, #0 │ │ │ │ mul.w r3, r3, fp │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ add.w r3, r0, r9 │ │ │ │ str r3, [sp, #4] │ │ │ │ - lsls r3, r2, #4 │ │ │ │ + mov.w r3, r2, lsl #4 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - lsls r3, r2, #3 │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ sub.w r3, r9, #8 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - mov lr, r4 │ │ │ │ cmp r6, #1 │ │ │ │ + mov lr, r4 │ │ │ │ add r3, r4 │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ strd r2, r3, [sl] │ │ │ │ - ble.w 8efb2 │ │ │ │ + ble.w 955e4 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 8ef18 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + bne.w 95536 │ │ │ │ + ldr.w r9, [sp, #4] │ │ │ │ add.w r2, sl, #8 │ │ │ │ - ldr.w ip, [sp, #12] │ │ │ │ mov r0, r6 │ │ │ │ - adds r1, r3, r4 │ │ │ │ - ldrd r3, r9, [sp] │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldr.w ip, [sp, #12] │ │ │ │ + add.w r1, r3, r4 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ mov fp, r3 │ │ │ │ + add.w r0, r0, #4294967295 @ 0xffffffff │ │ │ │ vldmia lr!, {d7} │ │ │ │ - adds r3, #1 │ │ │ │ - vldmdb r1!, {d6} │ │ │ │ - subs r0, #1 │ │ │ │ - vldr d3, [ip, #16] │ │ │ │ - cmp r0, r3 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ add.w ip, ip, #16 │ │ │ │ + cmp r0, r3 │ │ │ │ + vldmdb r1!, {d6} │ │ │ │ + vldr d3, [ip] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [ip, #8] │ │ │ │ vmul.f64 d5, d3, d6 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ vstmia r2!, {d5} │ │ │ │ vstmdb r9!, {d7} │ │ │ │ - bgt.n 8ee2a │ │ │ │ + bgt.n 9542a │ │ │ │ cmp r0, r3 │ │ │ │ - bne.n 8ee94 │ │ │ │ + bne.n 95498 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ add.w r3, sl, r0, lsl #3 │ │ │ │ mul.w fp, fp, r2 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ add.w fp, r4, fp, lsl #3 │ │ │ │ add.w r0, r2, r0, lsl #4 │ │ │ │ vldr d7, [fp] │ │ │ │ @@ -159392,381 +162615,401 @@ │ │ │ │ vstr d7, [r3] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, sl │ │ │ │ mov r1, sl │ │ │ │ ldr r0, [r3, #64] @ 0x40 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ - cmp r6, #1 │ │ │ │ ldrd r2, r3, [sl] │ │ │ │ + cmp r6, #1 │ │ │ │ strd r2, r3, [r5] │ │ │ │ - ble.n 8efac │ │ │ │ + ble.w 955dc │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 8ef6e │ │ │ │ + bne.n 95596 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ mov r2, r3 │ │ │ │ add.w ip, sl, #8 │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r6 │ │ │ │ vldmia ip!, {d6} │ │ │ │ - adds r1, #16 │ │ │ │ - vldmdb r0!, {d7} │ │ │ │ - adds r2, #1 │ │ │ │ - subs r3, #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + add.w r1, r1, #16 │ │ │ │ cmp r3, r2 │ │ │ │ + vldmdb r0!, {d7} │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r1, #-8] │ │ │ │ vstr d7, [r1] │ │ │ │ - bgt.n 8eebe │ │ │ │ + bgt.n 954c4 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 8eef8 │ │ │ │ + bne.n 95504 │ │ │ │ add.w r3, sl, r3, lsl #3 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ - adds r2, r5, r2 │ │ │ │ vldr d7, [r3] │ │ │ │ + add r2, r5 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [r2] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add.w r8, r8, #1 │ │ │ │ add r4, r3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ add r5, r3 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ cmp r3, r8 │ │ │ │ - bne.w 8edfe │ │ │ │ + bne.w 953f8 │ │ │ │ mov r0, sl │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b5bc │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ + ldr.w ip, [sp, #4] │ │ │ │ add.w r9, sl, #8 │ │ │ │ - ldr r2, [sp, #12] │ │ │ │ mov r0, r6 │ │ │ │ - ldr.w ip, [sp, #4] │ │ │ │ - adds r1, r4, r3 │ │ │ │ - movs r3, #1 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r2, [sp, #12] │ │ │ │ + add.w r1, r4, r3 │ │ │ │ + mov.w r3, #1 │ │ │ │ vldr d6, [lr] │ │ │ │ mov fp, r3 │ │ │ │ + add.w r0, r0, #4294967295 @ 0xffffffff │ │ │ │ + add.w r3, r3, #1 │ │ │ │ + sub.w lr, lr, r7 │ │ │ │ vldr d7, [r1] │ │ │ │ - adds r3, #1 │ │ │ │ - vldr d3, [r2, #24] │ │ │ │ - subs r0, #1 │ │ │ │ - vldr d5, [r2, #16] │ │ │ │ + cmp r0, r3 │ │ │ │ add r1, r7 │ │ │ │ + add.w r2, r2, #16 │ │ │ │ + vldr d5, [r2] │ │ │ │ + vldr d3, [r2, #8] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - sub.w lr, lr, r7 │ │ │ │ - adds r2, #16 │ │ │ │ - cmp r0, r3 │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vstmia r9!, {d6} │ │ │ │ vstmdb ip!, {d7} │ │ │ │ - bgt.n 8ef2a │ │ │ │ - b.n 8ee68 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ - add.w ip, sl, #8 │ │ │ │ + bgt.n 9554c │ │ │ │ + b.n 9546c │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - movs r2, #1 │ │ │ │ + add.w ip, sl, #8 │ │ │ │ + mov.w r2, #1 │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr.w r9, [sp, #40] @ 0x28 │ │ │ │ - adds r1, r5, r3 │ │ │ │ ldr.w fp, [sp, #48] @ 0x30 │ │ │ │ + add.w r1, r5, r3 │ │ │ │ mov r3, r6 │ │ │ │ vldmia ip!, {d7} │ │ │ │ add.w lr, r1, r9 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldmdb r0!, {d6} │ │ │ │ - adds r2, #1 │ │ │ │ - subs r3, #1 │ │ │ │ cmp r3, r2 │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r1] │ │ │ │ add r1, fp │ │ │ │ vstr d7, [lr] │ │ │ │ - bgt.n 8ef84 │ │ │ │ - b.n 8eee0 │ │ │ │ + bgt.n 955b0 │ │ │ │ + b.n 954ec │ │ │ │ mov r3, r6 │ │ │ │ - movs r2, #1 │ │ │ │ - b.n 8eee0 │ │ │ │ + mov.w r2, #1 │ │ │ │ + b.n 954ec │ │ │ │ mov r0, r6 │ │ │ │ mov.w fp, #0 │ │ │ │ - movs r3, #1 │ │ │ │ - b.n 8ee68 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r4, r2 │ │ │ │ + mov.w r3, #1 │ │ │ │ + b.n 9546c │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ - sub sp, #60 @ 0x3c │ │ │ │ - mov r9, r0 │ │ │ │ - ldrd r8, r7, [r0, #88] @ 0x58 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + mov r4, r2 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ mov r6, r1 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #60 @ 0x3c │ │ │ │ + ldr r5, [r0, #80] @ 0x50 │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [r0, #76] @ 0x4c │ │ │ │ + ldrd r8, r7, [r0, #88] @ 0x58 │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldrd r5, r3, [r0, #80] @ 0x50 │ │ │ │ + ldr r3, [r0, #84] @ 0x54 │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ str r2, [sp, #16] │ │ │ │ - lsls r2, r5, #3 │ │ │ │ + mov.w r2, r5, lsl #3 │ │ │ │ mov r0, r2 │ │ │ │ str r2, [sp, #32] │ │ │ │ blx b46c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov sl, r0 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 8f12c │ │ │ │ + ble.w 9578a │ │ │ │ ldr r2, [sp, #12] │ │ │ │ - subs r5, #1 │ │ │ │ + add.w r5, r5, #4294967295 @ 0xffffffff │ │ │ │ mul.w r3, r2, r5 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ mov.w r3, r8, lsl #3 │ │ │ │ + mov.w r8, #0 │ │ │ │ str r3, [sp, #24] │ │ │ │ - lsls r3, r7, #3 │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ str r3, [sp, #28] │ │ │ │ - lsls r3, r2, #4 │ │ │ │ + mov.w r3, r2, lsl #4 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - lsls r3, r2, #3 │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ - mov.w r8, #0 │ │ │ │ - adds r3, r0, r3 │ │ │ │ + add r3, r0 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ - lsls r7, r3, #3 │ │ │ │ + mov.w r7, r3, lsl #3 │ │ │ │ mul.w r3, r7, r5 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ ldrd r2, r3, [r6] │ │ │ │ cmp r5, #1 │ │ │ │ strd r2, r3, [sl] │ │ │ │ - ble.w 8f1da │ │ │ │ + ble.w 95858 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 8f138 │ │ │ │ + bne.w 957a8 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ mov r2, r3 │ │ │ │ mov r1, r6 │ │ │ │ add.w ip, sl, #8 │ │ │ │ mov r3, r5 │ │ │ │ vldr d6, [r1, #8] │ │ │ │ - adds r2, #1 │ │ │ │ - subs r3, #1 │ │ │ │ - adds r1, #16 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ cmp r3, r2 │ │ │ │ + add.w r1, r1, #16 │ │ │ │ vldr d7, [r1] │ │ │ │ vstmdb r0!, {d6} │ │ │ │ vstmia ip!, {d7} │ │ │ │ - bgt.n 8f046 │ │ │ │ + bgt.n 9569a │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 8f074 │ │ │ │ + bne.n 956ce │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ add.w r3, sl, r3, lsl #3 │ │ │ │ - adds r2, r6, r2 │ │ │ │ + add r2, r6 │ │ │ │ ldrd r0, r1, [r2] │ │ │ │ strd r0, r1, [r3] │ │ │ │ ldr.w r0, [r9, #64] @ 0x40 │ │ │ │ mov r2, sl │ │ │ │ mov r1, sl │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ vldr d7, [sl] │ │ │ │ cmp r5, #1 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vstr d7, [r4] │ │ │ │ - ble.w 8f1d2 │ │ │ │ + ble.w 95850 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 8f176 │ │ │ │ + bne.n 957ee │ │ │ │ mov ip, r3 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ - add.w fp, sl, #8 │ │ │ │ ldr.w lr, [sp, #8] │ │ │ │ - adds r2, r3, r4 │ │ │ │ + add.w fp, sl, #8 │ │ │ │ add.w r1, r4, #8 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + add.w r2, r3, r4 │ │ │ │ mov r3, r5 │ │ │ │ vldmia fp!, {d6} │ │ │ │ add.w ip, ip, #1 │ │ │ │ - vldmdb lr!, {d5} │ │ │ │ - subs r3, #1 │ │ │ │ - vldr d7, [r0, #16] │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ cmp r3, ip │ │ │ │ + add.w r0, r0, #16 │ │ │ │ + vldmdb lr!, {d5} │ │ │ │ + vldr d7, [r0] │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ - vldr d3, [r0, #24] │ │ │ │ + vldr d3, [r0, #8] │ │ │ │ vadd.f64 d5, d5, d5 │ │ │ │ - add.w r0, r0, #16 │ │ │ │ vmul.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vmla.f64 d4, d3, d5 │ │ │ │ vnmls.f64 d7, d3, d6 │ │ │ │ vstmia r1!, {d4} │ │ │ │ vstmdb r2!, {d7} │ │ │ │ - bgt.n 8f0ae │ │ │ │ + bgt.n 9570a │ │ │ │ cmp r3, ip │ │ │ │ - bne.n 8f118 │ │ │ │ + bne.n 95776 │ │ │ │ add.w r1, sl, r3, lsl #3 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ vldr d7, [r1] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ mul.w r2, r3, r2 │ │ │ │ + add.w r2, r4, r2, lsl #3 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ add.w r3, r1, r3, lsl #4 │ │ │ │ - add.w r2, r4, r2, lsl #3 │ │ │ │ vldr d6, [r3] │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [r2] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ add.w r8, r8, #1 │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add r4, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r3, r8 │ │ │ │ - bne.w 8f026 │ │ │ │ + bne.w 95678 │ │ │ │ mov r0, sl │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b5bc │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ add.w ip, sl, #8 │ │ │ │ + mov.w r2, #1 │ │ │ │ str.w sl, [sp, #44] @ 0x2c │ │ │ │ - movs r2, #1 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - adds r1, r6, r3 │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldr.w fp, [sp, #36] @ 0x24 │ │ │ │ ldr.w sl, [sp, #48] @ 0x30 │ │ │ │ + add.w r1, r6, r3 │ │ │ │ mov r3, r5 │ │ │ │ - ldr.w fp, [sp, #36] @ 0x24 │ │ │ │ add.w lr, r1, fp │ │ │ │ vldr d6, [r1] │ │ │ │ - adds r2, #1 │ │ │ │ - subs r3, #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ add r1, sl │ │ │ │ - cmp r3, r2 │ │ │ │ vldr d7, [lr] │ │ │ │ + cmp r3, r2 │ │ │ │ vstmdb r0!, {d6} │ │ │ │ vstmia ip!, {d7} │ │ │ │ - bgt.n 8f152 │ │ │ │ + bgt.n 957c6 │ │ │ │ ldr.w sl, [sp, #44] @ 0x2c │ │ │ │ - b.n 8f060 │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ - add.w fp, sl, #8 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - adds r0, r7, r4 │ │ │ │ + b.n 956ba │ │ │ │ ldr.w lr, [sp, #8] │ │ │ │ - adds r1, r4, r3 │ │ │ │ + add.w fp, sl, #8 │ │ │ │ + add.w r0, r7, r4 │ │ │ │ mov.w ip, #1 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + add.w r1, r4, r3 │ │ │ │ mov r3, r5 │ │ │ │ vldmdb lr!, {d7} │ │ │ │ add.w ip, ip, #1 │ │ │ │ - vldr d3, [r2, #16] │ │ │ │ - subs r3, #1 │ │ │ │ - vldr d4, [r2, #24] │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ cmp r3, ip │ │ │ │ - vadd.f64 d7, d7, d7 │ │ │ │ - vldmia fp!, {d6} │ │ │ │ add.w r2, r2, #16 │ │ │ │ + vldmia fp!, {d6} │ │ │ │ + vldr d3, [r2] │ │ │ │ + vldr d4, [r2, #8] │ │ │ │ + vadd.f64 d7, d7, d7 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vnmls.f64 d7, d6, d4 │ │ │ │ vstr d5, [r0] │ │ │ │ add r0, r7 │ │ │ │ vstr d7, [r1] │ │ │ │ sub.w r1, r1, r7 │ │ │ │ - bgt.n 8f18c │ │ │ │ - b.n 8f0ec │ │ │ │ + bgt.n 95808 │ │ │ │ + b.n 9574a │ │ │ │ mov r3, r5 │ │ │ │ mov.w ip, #1 │ │ │ │ - b.n 8f0ec │ │ │ │ + b.n 9574a │ │ │ │ mov r3, r5 │ │ │ │ - movs r2, #1 │ │ │ │ - b.n 8f060 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - mov r6, r2 │ │ │ │ + mov.w r2, #1 │ │ │ │ + b.n 956ba │ │ │ │ ldr r3, [r0, #72] @ 0x48 │ │ │ │ - sub sp, #60 @ 0x3c │ │ │ │ - mov r9, r0 │ │ │ │ - ldrd r8, r7, [r0, #88] @ 0x58 │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ mov r4, r1 │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r6, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r0 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ + sub sp, #60 @ 0x3c │ │ │ │ + ldr r5, [r0, #80] @ 0x50 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r0, #76] @ 0x4c │ │ │ │ + ldrd r8, r7, [r0, #88] @ 0x58 │ │ │ │ str r3, [sp, #12] │ │ │ │ - ldrd r5, r3, [r0, #80] @ 0x50 │ │ │ │ + ldr r3, [r0, #84] @ 0x54 │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ str r2, [sp, #16] │ │ │ │ - lsls r2, r5, #3 │ │ │ │ + mov.w r2, r5, lsl #3 │ │ │ │ mov r0, r2 │ │ │ │ str r2, [sp, #32] │ │ │ │ blx b46c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov sl, r0 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 8f356 │ │ │ │ + ble.w 959fe │ │ │ │ ldr r2, [sp, #12] │ │ │ │ - subs r5, #1 │ │ │ │ + add.w r5, r5, #4294967295 @ 0xffffffff │ │ │ │ mul.w r3, r2, r5 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ mov.w r3, r8, lsl #3 │ │ │ │ + mov.w r8, #0 │ │ │ │ str r3, [sp, #24] │ │ │ │ - lsls r3, r7, #3 │ │ │ │ + mov.w r3, r7, lsl #3 │ │ │ │ str r3, [sp, #28] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ - mov.w r8, #0 │ │ │ │ - lsls r7, r3, #3 │ │ │ │ + mov.w r7, r3, lsl #3 │ │ │ │ mul.w r3, r7, r5 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ - adds r3, r0, r3 │ │ │ │ + add r3, r0 │ │ │ │ str r3, [sp, #8] │ │ │ │ - lsls r3, r2, #4 │ │ │ │ + mov.w r3, r2, lsl #4 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - lsls r3, r2, #3 │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ ldrd r2, r3, [r4] │ │ │ │ cmp r5, #1 │ │ │ │ strd r2, r3, [sl] │ │ │ │ - ble.w 8f406 │ │ │ │ + ble.w 95ad4 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.w 8f362 │ │ │ │ + bne.w 95a1c │ │ │ │ mov ip, r3 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ - ldr r0, [sp, #16] │ │ │ │ - add.w fp, r4, #8 │ │ │ │ ldr.w lr, [sp, #8] │ │ │ │ - adds r1, r3, r4 │ │ │ │ + add.w fp, r4, #8 │ │ │ │ add.w r2, sl, #8 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ + add.w r1, r3, r4 │ │ │ │ mov r3, r5 │ │ │ │ vldmdb r1!, {d7} │ │ │ │ add.w ip, ip, #1 │ │ │ │ - vldmia fp!, {d6} │ │ │ │ - subs r3, #1 │ │ │ │ - vldr d3, [r0, #16] │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ cmp r3, ip │ │ │ │ add.w r0, r0, #16 │ │ │ │ + vldmia fp!, {d6} │ │ │ │ + vldr d3, [r0] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d6, d6, d7 │ │ │ │ vldr d7, [r0, #8] │ │ │ │ vmul.f64 d5, d3, d6 │ │ │ │ vmla.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vnmls.f64 d7, d3, d4 │ │ │ │ vstmia r2!, {d5} │ │ │ │ vstmdb lr!, {d7} │ │ │ │ - bgt.n 8f276 │ │ │ │ + bgt.n 95916 │ │ │ │ cmp r3, ip │ │ │ │ - bne.n 8f2e0 │ │ │ │ + bne.n 95982 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ add.w r1, sl, r3, lsl #3 │ │ │ │ mul.w r2, r3, r2 │ │ │ │ add.w r2, r4, r2, lsl #3 │ │ │ │ vldr d7, [r2] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ @@ -159775,503 +163018,519 @@ │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [r1] │ │ │ │ ldr.w r0, [r9, #64] @ 0x40 │ │ │ │ mov r2, sl │ │ │ │ mov r1, sl │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ - cmp r5, #1 │ │ │ │ ldrd r2, r3, [sl] │ │ │ │ + cmp r5, #1 │ │ │ │ strd r2, r3, [r6] │ │ │ │ - ble.w 8f400 │ │ │ │ + ble.w 95acc │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 8f3ba │ │ │ │ + bne.n 95a7e │ │ │ │ ldr r0, [sp, #8] │ │ │ │ mov r2, r3 │ │ │ │ add.w ip, sl, #8 │ │ │ │ mov r1, r6 │ │ │ │ mov r3, r5 │ │ │ │ vldmia ip!, {d6} │ │ │ │ - adds r1, #16 │ │ │ │ - vldmdb r0!, {d7} │ │ │ │ - adds r2, #1 │ │ │ │ - subs r3, #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + add.w r1, r1, #16 │ │ │ │ cmp r3, r2 │ │ │ │ + vldmdb r0!, {d7} │ │ │ │ vsub.f64 d5, d6, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r1, #-8] │ │ │ │ vstr d7, [r1] │ │ │ │ - bgt.n 8f30c │ │ │ │ + bgt.n 959ae │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 8f342 │ │ │ │ + bne.n 959ea │ │ │ │ add.w r3, sl, r3, lsl #3 │ │ │ │ ldrd r0, r1, [r3] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ - adds r3, r6, r3 │ │ │ │ + add r3, r6 │ │ │ │ strd r0, r1, [r3] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ add.w r8, r8, #1 │ │ │ │ add r4, r3 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ cmp r3, r8 │ │ │ │ - bne.w 8f24a │ │ │ │ + bne.w 958e8 │ │ │ │ mov r0, sl │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b5bc │ │ │ │ - ldr r3, [sp, #52] @ 0x34 │ │ │ │ - adds r0, r7, r4 │ │ │ │ - ldr r2, [sp, #16] │ │ │ │ - add.w fp, sl, #8 │ │ │ │ ldr.w lr, [sp, #8] │ │ │ │ - adds r1, r4, r3 │ │ │ │ + add.w r0, r7, r4 │ │ │ │ + add.w fp, sl, #8 │ │ │ │ mov.w ip, #1 │ │ │ │ + ldr r3, [sp, #52] @ 0x34 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ + add.w r1, r4, r3 │ │ │ │ mov r3, r5 │ │ │ │ vldr d6, [r1] │ │ │ │ add.w ip, ip, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ + cmp r3, ip │ │ │ │ + sub.w r1, r1, r7 │ │ │ │ vldr d7, [r0] │ │ │ │ - subs r3, #1 │ │ │ │ - vldr d3, [r2, #24] │ │ │ │ + add.w r2, r2, #16 │ │ │ │ add r0, r7 │ │ │ │ - vldr d5, [r2, #16] │ │ │ │ - subs r1, r1, r7 │ │ │ │ + vldr d5, [r2] │ │ │ │ + vldr d3, [r2, #8] │ │ │ │ vadd.f64 d4, d7, d6 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - adds r2, #16 │ │ │ │ - cmp r3, ip │ │ │ │ vmul.f64 d6, d4, d3 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vstmia fp!, {d6} │ │ │ │ vstmdb lr!, {d7} │ │ │ │ - bgt.n 8f378 │ │ │ │ - b.n 8f2b4 │ │ │ │ - ldr r3, [sp, #36] @ 0x24 │ │ │ │ + bgt.n 95a36 │ │ │ │ + b.n 95956 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ add.w ip, sl, #8 │ │ │ │ + mov.w r2, #1 │ │ │ │ str.w sl, [sp, #44] @ 0x2c │ │ │ │ - movs r2, #1 │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - adds r1, r6, r3 │ │ │ │ + ldr r3, [sp, #36] @ 0x24 │ │ │ │ + ldr.w sl, [sp, #36] @ 0x24 │ │ │ │ ldr.w fp, [sp, #48] @ 0x30 │ │ │ │ + add.w r1, r6, r3 │ │ │ │ mov r3, r5 │ │ │ │ - ldr.w sl, [sp, #36] @ 0x24 │ │ │ │ vldmia ip!, {d7} │ │ │ │ add.w lr, r1, sl │ │ │ │ + add.w r2, r2, #1 │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ vldmdb r0!, {d6} │ │ │ │ - adds r2, #1 │ │ │ │ - subs r3, #1 │ │ │ │ cmp r3, r2 │ │ │ │ vsub.f64 d5, d7, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d5, [r1] │ │ │ │ add r1, fp │ │ │ │ vstr d7, [lr] │ │ │ │ - bgt.n 8f3d4 │ │ │ │ + bgt.n 95a9c │ │ │ │ ldr.w sl, [sp, #44] @ 0x2c │ │ │ │ - b.n 8f32e │ │ │ │ + b.n 959d6 │ │ │ │ mov r3, r5 │ │ │ │ - movs r2, #1 │ │ │ │ - b.n 8f32e │ │ │ │ + mov.w r2, #1 │ │ │ │ + b.n 959d6 │ │ │ │ mov r3, r5 │ │ │ │ mov.w ip, #1 │ │ │ │ - b.n 8f2b4 │ │ │ │ - nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ + b.n 95956 │ │ │ │ ldr.w r3, [r2, #164] @ 0xa4 │ │ │ │ + str.w r4, [sp, #-28]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + strd r9, lr, [sp, #20] │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ ands.w r5, r3, #8 │ │ │ │ - bne.n 8f42a │ │ │ │ + bne.n 95b02 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ mov r6, r1 │ │ │ │ ldr r7, [r3, #0] │ │ │ │ cmp r7, #1 │ │ │ │ - beq.n 8f432 │ │ │ │ - movs r0, #0 │ │ │ │ + beq.n 95b1a │ │ │ │ + mov.w r0, #0 │ │ │ │ add sp, #44 @ 0x2c │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + add sp, #24 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [r1, #8] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ cmp r2, #1 │ │ │ │ - bgt.n 8f42a │ │ │ │ + bgt.n 95b02 │ │ │ │ ldr r2, [r1, #20] │ │ │ │ bic.w r2, r2, #5 │ │ │ │ cmp r2, #10 │ │ │ │ - bne.n 8f42a │ │ │ │ + bne.n 95b02 │ │ │ │ ldr.w r8, [r3, #4] │ │ │ │ mov.w r0, r8, lsl #3 │ │ │ │ blx b46c │ │ │ │ - mov r2, r7 │ │ │ │ mov r9, r0 │ │ │ │ + mov r2, r7 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ blx b4e0 │ │ │ │ mov r7, r0 │ │ │ │ blx b374 │ │ │ │ - mov r3, r9 │ │ │ │ mov r1, r0 │ │ │ │ - mov r2, r9 │ │ │ │ + mov r3, r9 │ │ │ │ str r5, [sp, #0] │ │ │ │ + mov r2, r9 │ │ │ │ mov r0, r7 │ │ │ │ blx ae1c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ blx b8b0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r9 │ │ │ │ blx b5c0 │ │ │ │ cmp r5, #0 │ │ │ │ - beq.n 8f42a │ │ │ │ + beq.n 95b02 │ │ │ │ ldr r3, [r6, #20] │ │ │ │ - subs r3, #10 │ │ │ │ + sub.w r3, r3, #10 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi.n 8f42a │ │ │ │ - add r2, pc, #8 @ (adr r2, 8f498 ) │ │ │ │ + bhi.n 95b02 │ │ │ │ + add r2, pc, #8 @ (adr r2, 95b84 ) │ │ │ │ ldr.w r3, [r2, r3, lsl #2] │ │ │ │ add r2, r3 │ │ │ │ bx r2 │ │ │ │ - lsls r5, r0, #4 │ │ │ │ + nop │ │ │ │ + lsls r1, r3, #4 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r3, r6, #3 │ │ │ │ + lsls r5, r0, #4 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xff93ffff │ │ │ │ - @ instruction: 0xff93ffff │ │ │ │ - lsls r1, r4, #3 │ │ │ │ + vminnm.f16 , , │ │ │ │ + vminnm.f16 , , │ │ │ │ + lsls r1, r6, #3 │ │ │ │ movs r0, r0 │ │ │ │ movs r1, r3 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [pc, #276] @ (8f5c8 ) │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ - ldr r1, [pc, #276] @ (8f5cc ) │ │ │ │ + ldr r2, [pc, #300] @ (95ccc ) │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ + ldr r1, [pc, #300] @ (95cd0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r3, [r6, #4] │ │ │ │ + ldrd r3, r0, [r6, #4] │ │ │ │ add.w r1, r4, #84 @ 0x54 │ │ │ │ - str.w r8, [r4, #80] @ 0x50 │ │ │ │ add r7, sp, #8 │ │ │ │ - ldr r0, [r6, #8] │ │ │ │ + str.w r8, [r4, #80] @ 0x50 │ │ │ │ ldrd r2, r3, [r3, #8] │ │ │ │ + str r5, [r4, #64] @ 0x40 │ │ │ │ strd r2, r3, [r4, #72] @ 0x48 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ + add.w r2, r4, #88 @ 0x58 │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ ldr r3, [r6, #20] │ │ │ │ - add.w r2, r4, #88 @ 0x58 │ │ │ │ str r3, [r4, #96] @ 0x60 │ │ │ │ add.w r3, r4, #92 @ 0x5c │ │ │ │ - str r5, [r4, #64] @ 0x40 │ │ │ │ blx b5a4 │ │ │ │ mov r0, r7 │ │ │ │ blx aee0 │ │ │ │ add.w r2, r8, #4294967295 @ 0xffffffff │ │ │ │ - movs r0, #10 │ │ │ │ cmp.w r8, #0 │ │ │ │ add.w r2, r2, r2, lsr #31 │ │ │ │ and.w r3, r8, #1 │ │ │ │ + mov.w r1, #5 │ │ │ │ it lt │ │ │ │ neglt r3, r3 │ │ │ │ - movs r1, #5 │ │ │ │ - asrs r2, r2, #1 │ │ │ │ + mov.w r2, r2, asr #1 │ │ │ │ rsb r3, r3, #1 │ │ │ │ - mul.w r0, r2, r0 │ │ │ │ - adds r0, #4 │ │ │ │ + add.w r0, r2, r2, lsl #2 │ │ │ │ + mov.w r0, r0, lsl #1 │ │ │ │ + add.w r0, r0, #4 │ │ │ │ smlabb r1, r3, r1, r0 │ │ │ │ - movs r0, #6 │ │ │ │ - vmov s15, r1 │ │ │ │ - lsls r1, r2, #1 │ │ │ │ - vcvt.f64.s32 d7, s15 │ │ │ │ - mul.w r2, r0, r2 │ │ │ │ ldr r0, [r6, #20] │ │ │ │ + vmov s15, r1 │ │ │ │ + mov.w r1, r2, lsl #1 │ │ │ │ bic.w r0, r0, #4 │ │ │ │ + add r2, r1 │ │ │ │ cmp r0, #10 │ │ │ │ + mov.w r2, r2, lsl #1 │ │ │ │ + vcvt.f64.s32 d7, s15 │ │ │ │ vstr d7, [sp, #32] │ │ │ │ - bne.n 8f5ae │ │ │ │ + bne.n 95cb0 │ │ │ │ vmov s15, r2 │ │ │ │ add r1, r3 │ │ │ │ + mov.w r1, r1, lsl #1 │ │ │ │ vcvt.f64.s32 d6, s15 │ │ │ │ - lsls r1, r1, #1 │ │ │ │ vmov s15, r1 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ add.w r6, r4, #8 │ │ │ │ - vstr d7, [sp, #16] │ │ │ │ - mov r0, r6 │ │ │ │ vstr d6, [sp, #8] │ │ │ │ + mov r0, r6 │ │ │ │ + vstr d7, [sp, #16] │ │ │ │ blx aee0 │ │ │ │ ldr r0, [r4, #84] @ 0x54 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r7 │ │ │ │ blx af20 │ │ │ │ ldr r0, [r4, #84] @ 0x54 │ │ │ │ mov r2, r6 │ │ │ │ add.w r1, r5, #8 │ │ │ │ blx af20 │ │ │ │ mov r0, r4 │ │ │ │ - b.n 8f42c │ │ │ │ - ldr r2, [pc, #84] @ (8f5d0 ) │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ - ldr r1, [pc, #84] @ (8f5d4 ) │ │ │ │ + b.n 95b06 │ │ │ │ + ldr r2, [pc, #92] @ (95cd4 ) │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ + ldr r1, [pc, #92] @ (95cd8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ mov r4, r0 │ │ │ │ - b.n 8f4c0 │ │ │ │ - ldr r2, [pc, #76] @ (8f5d8 ) │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ - ldr r1, [pc, #76] @ (8f5dc ) │ │ │ │ + b.n 95bae │ │ │ │ + ldr r2, [pc, #80] @ (95cdc ) │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ + ldr r1, [pc, #80] @ (95ce0 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ mov r4, r0 │ │ │ │ - b.n 8f4c0 │ │ │ │ - ldr r2, [pc, #64] @ (8f5e0 ) │ │ │ │ - movs r0, #104 @ 0x68 │ │ │ │ - ldr r1, [pc, #64] @ (8f5e4 ) │ │ │ │ + b.n 95bae │ │ │ │ + ldr r2, [pc, #68] @ (95ce4 ) │ │ │ │ + mov.w r0, #104 @ 0x68 │ │ │ │ + ldr r1, [pc, #68] @ (95ce8 ) │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ blx b248 │ │ │ │ mov r4, r0 │ │ │ │ - b.n 8f4c0 │ │ │ │ + b.n 95bae │ │ │ │ vmov s15, r1 │ │ │ │ - adds r2, #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ add.w r2, r2, r3, lsl #1 │ │ │ │ vcvt.f64.s32 d6, s15 │ │ │ │ vmov s15, r2 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - b.n 8f54c │ │ │ │ + b.n 95c48 │ │ │ │ nop │ │ │ │ - bl fff1b5ca │ │ │ │ - sub.w r0, ip, #8388608 @ 0x800000 │ │ │ │ - bl 8f5d2 │ │ │ │ - @ instruction: 0xf4e40000 │ │ │ │ - @ instruction: 0xfa29ffff │ │ │ │ - @ instruction: 0xf4d20000 │ │ │ │ - ldc2 15, cr15, [fp], #-1020 @ 0xfffffc04 │ │ │ │ - @ instruction: 0xf4c00000 │ │ │ │ + bl ffdbbcce │ │ │ │ + cdp2 0, 11, cr0, cr14, cr0, {0} │ │ │ │ + bl fff73cd6 │ │ │ │ + stc2l 0, cr0, [r6] │ │ │ │ + ldr??.w pc, [sp, #255]! │ │ │ │ + ldc2l 0, cr0, [r2] │ │ │ │ + udiv pc, r9, pc │ │ │ │ + ldc2 0, cr0, [lr] │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ b.w b6cc │ │ │ │ nop │ │ │ │ - push {r4, r5, r6, lr} │ │ │ │ + strd r4, r5, [sp, #-16]! │ │ │ │ mov r4, r0 │ │ │ │ + mov r5, r1 │ │ │ │ ldr r0, [r0, #96] @ 0x60 │ │ │ │ + strd r6, lr, [sp, #8] │ │ │ │ sub sp, #8 │ │ │ │ ldr r6, [r1, #0] │ │ │ │ - mov r5, r1 │ │ │ │ blx b868 │ │ │ │ ldr r3, [r4, #64] @ 0x40 │ │ │ │ mov r2, r0 │ │ │ │ - str r3, [sp, #4] │ │ │ │ mov r0, r5 │ │ │ │ - ldr r1, [pc, #12] @ (8f618 ) │ │ │ │ + ldr r1, [pc, #20] @ (95d28 ) │ │ │ │ + str r3, [sp, #4] │ │ │ │ ldr r3, [r4, #84] @ 0x54 │ │ │ │ - str r3, [sp, #0] │ │ │ │ add r1, pc │ │ │ │ + str r3, [sp, #0] │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ blx r6 │ │ │ │ add sp, #8 │ │ │ │ - pop {r4, r5, r6, pc} │ │ │ │ - str r5, [sp, #264] @ 0x108 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + pop {r6, pc} │ │ │ │ + add r5, pc, #488 @ (adr r5, 95f14 ) │ │ │ │ movs r0, r0 │ │ │ │ - push {r4, r5, lr} │ │ │ │ + str.w r4, [sp, #-12]! │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ + strd r5, lr, [sp, #4] │ │ │ │ sub sp, #12 │ │ │ │ mov r5, r1 │ │ │ │ blx ad68 │ │ │ │ ldr r3, [r4, #80] @ 0x50 │ │ │ │ add.w r1, r4, #68 @ 0x44 │ │ │ │ mov r0, r5 │ │ │ │ add.w r2, r3, r3, lsr #31 │ │ │ │ - lsls r3, r3, #2 │ │ │ │ - asrs r2, r2, #1 │ │ │ │ - adds r2, #1 │ │ │ │ + mov.w r3, r3, lsl #2 │ │ │ │ + mov.w r2, r2, asr #1 │ │ │ │ + add.w r2, r2, #1 │ │ │ │ str r2, [sp, #4] │ │ │ │ - movs r2, #1 │ │ │ │ + mov.w r2, #1 │ │ │ │ str r2, [sp, #0] │ │ │ │ - ldr r2, [pc, #12] @ (8f650 ) │ │ │ │ + ldr r2, [pc, #16] @ (95d74 ) │ │ │ │ add r2, pc │ │ │ │ blx aea0 │ │ │ │ add sp, #12 │ │ │ │ - pop {r4, r5, pc} │ │ │ │ - nop │ │ │ │ - ldr r6, [sp, #720] @ 0x2d0 │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + add sp, #8 │ │ │ │ + ldr.w pc, [sp], #4 │ │ │ │ + add r6, sp, #856 @ 0x358 │ │ │ │ ... │ │ │ │ │ │ │ │ -0008f654 : │ │ │ │ - ldr r1, [pc, #24] @ (8f670 ) │ │ │ │ - push {r4, lr} │ │ │ │ +00095d78 : │ │ │ │ + ldr r1, [pc, #28] @ (95d98 ) │ │ │ │ + strd r4, lr, [sp, #-8]! │ │ │ │ mov r4, r0 │ │ │ │ + mov.w r0, #8 │ │ │ │ add r1, pc │ │ │ │ - movs r0, #8 │ │ │ │ blx ae5c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ - ldmia.w sp!, {r4, lr} │ │ │ │ + ldrd r4, lr, [sp] │ │ │ │ + add sp, #8 │ │ │ │ b.w b594 │ │ │ │ - nop │ │ │ │ - cbnz r6, 8f6e0 │ │ │ │ + stmia r4!, {r2, r3, r7} │ │ │ │ movs r0, r0 │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + mov r5, r1 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ mov r9, r2 │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ + mov r8, r0 │ │ │ │ ldr r2, [r0, #76] @ 0x4c │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8} │ │ │ │ sub sp, #156 @ 0x9c │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ - mov r8, r0 │ │ │ │ - ldrd r7, r6, [r0, #92] @ 0x5c │ │ │ │ str r2, [sp, #60] @ 0x3c │ │ │ │ ldr r2, [r0, #80] @ 0x50 │ │ │ │ - mov r5, r1 │ │ │ │ + ldr r3, [r3, #0] │ │ │ │ + ldrd r1, r7, [r0, #88] @ 0x58 │ │ │ │ + ldr r6, [r0, #96] @ 0x60 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ ldr r2, [r0, #84] @ 0x54 │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ - str r3, [sp, #32] │ │ │ │ - lsls r3, r2, #3 │ │ │ │ - ldr r1, [r0, #88] @ 0x58 │ │ │ │ - mov r0, r3 │ │ │ │ - str r1, [sp, #36] @ 0x24 │ │ │ │ + strd r3, r1, [sp, #32] │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ add.w r4, r2, r2, lsr #31 │ │ │ │ str r2, [sp, #8] │ │ │ │ + mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ blx b46c │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ mov fp, r0 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.w 8f9e8 │ │ │ │ + ble.w 96164 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - asrs r4, r4, #1 │ │ │ │ - ldr r1, [sp, #60] @ 0x3c │ │ │ │ + mov.w r4, r4, asr #1 │ │ │ │ mov sl, r8 │ │ │ │ - subs r3, #1 │ │ │ │ + ldr r1, [sp, #60] @ 0x3c │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ mul.w r2, r1, r3 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ add.w r2, r0, r4, lsl #3 │ │ │ │ str r2, [sp, #0] │ │ │ │ mul.w r2, r1, r4 │ │ │ │ - lsls r0, r2, #3 │ │ │ │ - str r0, [sp, #76] @ 0x4c │ │ │ │ + mov.w r0, r2, lsl #3 │ │ │ │ + sub.w r2, r2, r1 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ + strd r0, r2, [sp, #76] @ 0x4c │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ - subs r2, r2, r1 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ - str r2, [sp, #80] @ 0x50 │ │ │ │ mul.w r3, r0, r3 │ │ │ │ mov r0, r1 │ │ │ │ - lsls r2, r3, #3 │ │ │ │ + mov.w r2, r3, lsl #3 │ │ │ │ + mov.w r3, r1, lsl #4 │ │ │ │ str r2, [sp, #48] @ 0x30 │ │ │ │ - lsls r2, r7, #3 │ │ │ │ + mov.w r2, r7, lsl #3 │ │ │ │ ldr r7, [sp, #8] │ │ │ │ - lsls r3, r1, #4 │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ - lsls r2, r6, #3 │ │ │ │ + mov.w r2, r6, lsl #3 │ │ │ │ str r2, [sp, #56] @ 0x38 │ │ │ │ - negs r2, r3 │ │ │ │ - subs r3, r7, #3 │ │ │ │ + rsb r2, r3, #0 │ │ │ │ + sub.w r3, r7, #3 │ │ │ │ + cmp r7, #5 │ │ │ │ str r2, [sp, #132] @ 0x84 │ │ │ │ - lsls r2, r1, #3 │ │ │ │ + mov.w r2, r1, lsl #3 │ │ │ │ + sub.w r1, r7, #2 │ │ │ │ str r2, [sp, #116] @ 0x74 │ │ │ │ - cmp r7, #5 │ │ │ │ mul.w r2, r3, r2 │ │ │ │ str r2, [sp, #144] @ 0x90 │ │ │ │ add.w r2, r4, #1 │ │ │ │ add.w r2, fp, r2, lsl #3 │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ add r2, fp │ │ │ │ str r2, [sp, #20] │ │ │ │ - mul.w r2, r3, r1 │ │ │ │ - sub.w r1, r7, #2 │ │ │ │ + mul.w r2, r3, r0 │ │ │ │ mov.w r2, r2, lsl #3 │ │ │ │ rsb r2, r2, #0 │ │ │ │ str r2, [sp, #136] @ 0x88 │ │ │ │ mul.w r2, r1, r0 │ │ │ │ sub.w r0, r4, #3 │ │ │ │ mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #140] @ 0x8c │ │ │ │ mov.w r2, r0, lsr #1 │ │ │ │ bic.w r0, r0, #1 │ │ │ │ add.w r0, r0, #4 │ │ │ │ add.w r6, r2, #2 │ │ │ │ it le │ │ │ │ movle r6, #2 │ │ │ │ + mov.w r2, r2, lsl #5 │ │ │ │ str r6, [sp, #68] @ 0x44 │ │ │ │ - it gt │ │ │ │ + ite gt │ │ │ │ movgt r6, r0 │ │ │ │ - ldr r0, [sp, #40] @ 0x28 │ │ │ │ - it le │ │ │ │ movle r6, #4 │ │ │ │ + ldr r0, [sp, #40] @ 0x28 │ │ │ │ str r6, [sp, #64] @ 0x40 │ │ │ │ - mov.w r2, r2, lsl #5 │ │ │ │ mov.w r6, r0, lsl #4 │ │ │ │ + mul.w r1, r0, r1 │ │ │ │ str r6, [sp, #120] @ 0x78 │ │ │ │ mov.w r6, r0, lsl #3 │ │ │ │ str r6, [sp, #112] @ 0x70 │ │ │ │ - mul.w r1, r0, r1 │ │ │ │ mul.w r6, r3, r6 │ │ │ │ mul.w r3, r0, r3 │ │ │ │ str r6, [sp, #148] @ 0x94 │ │ │ │ mov r6, r9 │ │ │ │ mov.w r3, r3, lsl #3 │ │ │ │ rsb r3, r3, #0 │ │ │ │ str r3, [sp, #124] @ 0x7c │ │ │ │ mov.w r3, r1, lsl #3 │ │ │ │ str r3, [sp, #128] @ 0x80 │ │ │ │ ite gt │ │ │ │ movgt r3, r2 │ │ │ │ movle r3, #0 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ - movs r3, #0 │ │ │ │ + mov.w r3, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ - subs r3, r4, #1 │ │ │ │ + add.w r3, r4, #4294967295 @ 0xffffffff │ │ │ │ mul.w r3, r0, r3 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ - subs r3, r7, r4 │ │ │ │ + sub.w r3, r7, r4 │ │ │ │ mul.w r3, r0, r3 │ │ │ │ - lsls r3, r3, #3 │ │ │ │ + mov.w r3, r3, lsl #3 │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ add r3, r5 │ │ │ │ vldr d7, [r3] │ │ │ │ ldr r3, [sp, #0] │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vstr d7, [fp] │ │ │ │ vldr d7, [r5] │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vstr d7, [r3] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #5 │ │ │ │ - ble.w 8fb70 │ │ │ │ + ble.w 96304 │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ cmp r3, #1 │ │ │ │ - bne.w 8fab2 │ │ │ │ - ldr r3, [sp, #28] │ │ │ │ + bne.w 9623e │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ add.w r8, fp, #8 │ │ │ │ - ldr r2, [sp, #32] │ │ │ │ - movs r0, #2 │ │ │ │ + mov.w r0, #2 │ │ │ │ + ldrd r3, r2, [sp, #28] │ │ │ │ ldrd ip, lr, [sp, #16] │ │ │ │ - adds r1, r3, r5 │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ + add.w r1, r3, r5 │ │ │ │ mov r3, r5 │ │ │ │ vldr d7, [r1, #-24] @ 0xffffffe8 │ │ │ │ - adds r0, #2 │ │ │ │ - vldr d5, [r1, #-16] │ │ │ │ - adds r3, #16 │ │ │ │ - vldr d4, [r3, #-8] │ │ │ │ - subs r1, #16 │ │ │ │ - vldr d3, [r2, #24] │ │ │ │ + add.w r0, r0, #2 │ │ │ │ + sub.w r1, r1, #16 │ │ │ │ cmp r4, r0 │ │ │ │ + add.w r3, r3, #16 │ │ │ │ + vldr d5, [r1] │ │ │ │ + add.w r2, r2, #16 │ │ │ │ + vldr d4, [r3, #-8] │ │ │ │ + vldr d3, [r2, #8] │ │ │ │ vadd.f64 d6, d7, d5 │ │ │ │ vsub.f64 d5, d5, d7 │ │ │ │ vldr d7, [r3] │ │ │ │ - add.w r2, r2, #16 │ │ │ │ vadd.f64 d2, d4, d7 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vldr d4, [r2] │ │ │ │ vadd.f64 d1, d2, d6 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vmul.f64 d2, d6, d4 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ @@ -160283,232 +163542,233 @@ │ │ │ │ vstmdb r7!, {d6} │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d6, d2, d3 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ vstmia ip!, {d6} │ │ │ │ vstmdb lr!, {d7} │ │ │ │ - bgt.n 8f7ea │ │ │ │ + bgt.n 95f4a │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #24] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ str r3, [sp, #4] │ │ │ │ cmp r4, r3 │ │ │ │ - bne.n 8f8b8 │ │ │ │ - ldr r3, [sp, #76] @ 0x4c │ │ │ │ + bne.n 96020 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ - adds r3, r5, r3 │ │ │ │ + ldr r3, [sp, #76] @ 0x4c │ │ │ │ + add r3, r5 │ │ │ │ vldr d6, [r3] │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ - adds r3, r5, r3 │ │ │ │ + add r3, r5 │ │ │ │ vldr d5, [r3] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ vadd.f64 d4, d6, d5 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ add.w r2, r3, r1, lsl #4 │ │ │ │ add.w r3, fp, r1, lsl #3 │ │ │ │ vldr d7, [r2] │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vstr d7, [r3] │ │ │ │ vldr d7, [r2] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ - subs r3, r3, r1 │ │ │ │ + sub.w r3, r3, r1 │ │ │ │ add.w r3, fp, r3, lsl #3 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3] │ │ │ │ ldr.w r0, [sl, #64] @ 0x40 │ │ │ │ mov r2, fp │ │ │ │ mov r1, fp │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ blx r3 │ │ │ │ ldr.w r3, [sl, #72] @ 0x48 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ mov r1, r6 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ vldr d3, [fp] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ vldr d5, [r2] │ │ │ │ - add.w r7, r3, #16 │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ - vldr d7, [r3, #8] │ │ │ │ + add.w r7, r3, #16 │ │ │ │ vldr d4, [r3] │ │ │ │ + vldr d7, [r3, #8] │ │ │ │ add r2, r6 │ │ │ │ vmul.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d6, d4, d3 │ │ │ │ vnmls.f64 d7, d4, d5 │ │ │ │ vstr d6, [r6] │ │ │ │ vstr d7, [r2] │ │ │ │ ldr r2, [sp, #8] │ │ │ │ cmp r2, #5 │ │ │ │ - ble.n 8f990 │ │ │ │ + ble.n 96108 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ - adds r3, #48 @ 0x30 │ │ │ │ + add.w r3, r3, #48 @ 0x30 │ │ │ │ cmp r2, #1 │ │ │ │ - bne.n 8f9f8 │ │ │ │ - ldr r2, [sp, #28] │ │ │ │ + bne.w 96186 │ │ │ │ + ldr.w ip, [sp] │ │ │ │ add.w r9, fp, #8 │ │ │ │ + mov.w r0, #2 │ │ │ │ + ldr r2, [sp, #28] │ │ │ │ ldrd lr, r8, [sp, #16] │ │ │ │ add r2, r6 │ │ │ │ - ldr.w ip, [sp] │ │ │ │ - movs r0, #2 │ │ │ │ vldmia r9!, {d1} │ │ │ │ - adds r1, #16 │ │ │ │ + add.w r0, r0, #2 │ │ │ │ + add.w r1, r1, #16 │ │ │ │ + cmp r4, r0 │ │ │ │ + add.w r3, r3, #32 │ │ │ │ vldmdb ip!, {d7} │ │ │ │ - adds r0, #2 │ │ │ │ - vldr d3, [r3, #-32] @ 0xffffffe0 │ │ │ │ - subs r2, #16 │ │ │ │ + sub.w r2, r2, #16 │ │ │ │ vldmdb r8!, {d5} │ │ │ │ - adds r3, #32 │ │ │ │ - vsub.f64 d6, d7, d1 │ │ │ │ - vldr d8, [r3, #-56] @ 0xffffffc8 │ │ │ │ vldmia lr!, {d2} │ │ │ │ + vldr d3, [r3, #-64] @ 0xffffffc0 │ │ │ │ + vsub.f64 d6, d7, d1 │ │ │ │ vadd.f64 d7, d7, d1 │ │ │ │ - cmp r4, r0 │ │ │ │ + vldr d8, [r3, #-56] @ 0xffffffc8 │ │ │ │ vsub.f64 d0, d2, d5 │ │ │ │ + vadd.f64 d2, d5, d2 │ │ │ │ vmul.f64 d4, d6, d3 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ - vadd.f64 d2, d5, d2 │ │ │ │ vmla.f64 d4, d0, d8 │ │ │ │ vnmls.f64 d6, d0, d3 │ │ │ │ vstr d4, [r1, #-8] │ │ │ │ vstr d6, [r2] │ │ │ │ vldr d4, [r3, #-48] @ 0xffffffd0 │ │ │ │ vldr d3, [r3, #-40] @ 0xffffffd8 │ │ │ │ vmul.f64 d5, d7, d4 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmla.f64 d5, d2, d3 │ │ │ │ vnmls.f64 d7, d2, d4 │ │ │ │ vstr d5, [r1] │ │ │ │ vstr d7, [r2, #-8] │ │ │ │ - bgt.n 8f91e │ │ │ │ + bgt.n 9608c │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ - adds r7, #32 │ │ │ │ + add.w r7, r7, #32 │ │ │ │ add r7, r3 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r4, r3 │ │ │ │ - bne.n 8f9d2 │ │ │ │ + bne.n 9614c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ vldr d4, [r7] │ │ │ │ vldr d7, [r7, #8] │ │ │ │ add.w r3, fp, r2, lsl #3 │ │ │ │ vldr d3, [r3] │ │ │ │ - adds r3, r4, r2 │ │ │ │ + add.w r3, r4, r2 │ │ │ │ add.w r3, fp, r3, lsl #3 │ │ │ │ - vmul.f64 d6, d4, d3 │ │ │ │ vldr d5, [r3] │ │ │ │ + vmul.f64 d6, d4, d3 │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ vnmls.f64 d6, d7, d5 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ - adds r3, r6, r3 │ │ │ │ + add r3, r6 │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vstr d6, [r3] │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ - adds r3, r6, r3 │ │ │ │ + add r3, r6 │ │ │ │ vstr d7, [r3] │ │ │ │ - ldr r2, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ + ldr r2, [sp, #52] @ 0x34 │ │ │ │ + add.w r3, r3, #1 │ │ │ │ add r5, r2 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ - adds r3, #1 │ │ │ │ str r3, [sp, #12] │ │ │ │ add r6, r2 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.w 8f7a8 │ │ │ │ + bne.w 95f04 │ │ │ │ mov r0, fp │ │ │ │ add sp, #156 @ 0x9c │ │ │ │ vpop {d8} │ │ │ │ - ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + ldrd r4, r5, [sp] │ │ │ │ + ldrd r6, r7, [sp, #8] │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + ldrd sl, fp, [sp, #24] │ │ │ │ + add sp, #32 │ │ │ │ + ldr.w lr, [sp], #4 │ │ │ │ b.w b5bc │ │ │ │ add.w r2, fp, #8 │ │ │ │ - ldr r0, [sp, #112] @ 0x70 │ │ │ │ - str r2, [sp, #92] @ 0x5c │ │ │ │ + ldr.w lr, [sp] │ │ │ │ mov.w ip, #2 │ │ │ │ + ldr r0, [sp, #112] @ 0x70 │ │ │ │ + strd r2, fp, [sp, #92] @ 0x5c │ │ │ │ + ldrd r8, r9, [sp, #16] │ │ │ │ + strd r7, sl, [sp, #100] @ 0x64 │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ - adds r1, r0, r6 │ │ │ │ - strd fp, r7, [sp, #96] @ 0x60 │ │ │ │ - mov r7, r0 │ │ │ │ - adds r2, r6, r2 │ │ │ │ - str.w sl, [sp, #104] @ 0x68 │ │ │ │ + add.w r1, r0, r6 │ │ │ │ str r5, [sp, #108] @ 0x6c │ │ │ │ - ldrd r8, r9, [sp, #16] │ │ │ │ + mov r7, r0 │ │ │ │ ldr r5, [sp, #92] @ 0x5c │ │ │ │ - ldr.w lr, [sp] │ │ │ │ str r6, [sp, #92] @ 0x5c │ │ │ │ - ldr.w fp, [sp, #128] @ 0x80 │ │ │ │ - ldr.w sl, [sp, #124] @ 0x7c │ │ │ │ + ldrd sl, fp, [sp, #124] @ 0x7c │ │ │ │ + add r2, r6 │ │ │ │ ldr r6, [sp, #120] @ 0x78 │ │ │ │ - vldmia r5!, {d5} │ │ │ │ add.w r0, r2, sl │ │ │ │ - vldmdb lr!, {d1} │ │ │ │ + add.w ip, ip, #2 │ │ │ │ + vldmia r5!, {d5} │ │ │ │ add r0, fp │ │ │ │ + cmp r4, ip │ │ │ │ + add.w r3, r3, #32 │ │ │ │ + vldmdb lr!, {d1} │ │ │ │ vldmia r8!, {d6} │ │ │ │ - add.w ip, ip, #2 │ │ │ │ vldmdb r9!, {d2} │ │ │ │ - adds r3, #32 │ │ │ │ vsub.f64 d8, d1, d5 │ │ │ │ - vldr d7, [r3, #-56] @ 0xffffffc8 │ │ │ │ vldr d0, [r3, #-64] @ 0xffffffc0 │ │ │ │ vadd.f64 d5, d5, d1 │ │ │ │ + vldr d7, [r3, #-56] @ 0xffffffc8 │ │ │ │ vsub.f64 d3, d6, d2 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - cmp r4, ip │ │ │ │ vmul.f64 d4, d7, d3 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmla.f64 d4, d0, d8 │ │ │ │ vnmls.f64 d7, d0, d3 │ │ │ │ vstr d4, [r1] │ │ │ │ vstr d7, [r0] │ │ │ │ add.w r0, r1, r7 │ │ │ │ - vldr d7, [r3, #-40] @ 0xffffffd8 │ │ │ │ add r1, r6 │ │ │ │ vldr d3, [r3, #-48] @ 0xffffffd0 │ │ │ │ + vldr d7, [r3, #-40] @ 0xffffffd8 │ │ │ │ vmul.f64 d4, d7, d6 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vmla.f64 d4, d3, d5 │ │ │ │ vnmls.f64 d7, d3, d6 │ │ │ │ vstr d4, [r0] │ │ │ │ vstr d7, [r2] │ │ │ │ sub.w r2, r2, r6 │ │ │ │ - bgt.n 8fa2c │ │ │ │ - ldrd fp, r7, [sp, #96] @ 0x60 │ │ │ │ - ldrd sl, r5, [sp, #104] @ 0x68 │ │ │ │ - ldr r6, [sp, #92] @ 0x5c │ │ │ │ - b.n 8f98a │ │ │ │ - ldr r3, [sp, #144] @ 0x90 │ │ │ │ + bgt.n 961b6 │ │ │ │ + ldrd r6, fp, [sp, #92] @ 0x5c │ │ │ │ + ldrd r7, sl, [sp, #100] @ 0x64 │ │ │ │ + ldr r5, [sp, #108] @ 0x6c │ │ │ │ + b.n 96100 │ │ │ │ + ldr.w ip, [sp] │ │ │ │ add.w r9, fp, #8 │ │ │ │ - ldr r0, [sp, #116] @ 0x74 │ │ │ │ - movs r7, #2 │ │ │ │ - adds r1, r5, r3 │ │ │ │ + mov.w r7, #2 │ │ │ │ str.w fp, [sp, #4] │ │ │ │ - adds r2, r0, r5 │ │ │ │ + ldr r0, [sp, #116] @ 0x74 │ │ │ │ str.w sl, [sp, #24] │ │ │ │ - str r5, [sp, #92] @ 0x5c │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + ldr r3, [sp, #144] @ 0x90 │ │ │ │ + strd r5, r6, [sp, #92] @ 0x5c │ │ │ │ ldrd lr, r8, [sp, #16] │ │ │ │ - str r6, [sp, #96] @ 0x60 │ │ │ │ - ldr.w ip, [sp] │ │ │ │ + add.w r2, r0, r5 │ │ │ │ mov r6, r0 │ │ │ │ ldr.w fp, [sp, #140] @ 0x8c │ │ │ │ - ldr.w sl, [sp, #136] @ 0x88 │ │ │ │ - ldr r5, [sp, #132] @ 0x84 │ │ │ │ + add.w r1, r5, r3 │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ + ldrd r5, sl, [sp, #132] @ 0x84 │ │ │ │ add.w r0, r1, sl │ │ │ │ - vldr d6, [r1] │ │ │ │ + add.w r7, r7, #2 │ │ │ │ add r0, fp │ │ │ │ - vldr d3, [r3, #16] │ │ │ │ - adds r7, #2 │ │ │ │ - add r1, r5 │ │ │ │ - adds r3, #16 │ │ │ │ + vldr d6, [r1] │ │ │ │ cmp r7, r4 │ │ │ │ + add r1, r5 │ │ │ │ + add.w r3, r3, #16 │ │ │ │ vldr d4, [r0] │ │ │ │ add.w r0, r2, r6 │ │ │ │ - vadd.f64 d7, d4, d6 │ │ │ │ vldr d5, [r0] │ │ │ │ + vldr d3, [r3] │ │ │ │ + vadd.f64 d7, d4, d6 │ │ │ │ vsub.f64 d4, d4, d6 │ │ │ │ vldr d6, [r2] │ │ │ │ sub.w r2, r2, r5 │ │ │ │ vadd.f64 d2, d5, d6 │ │ │ │ vsub.f64 d5, d5, d6 │ │ │ │ vldr d6, [r3, #8] │ │ │ │ vadd.f64 d1, d7, d2 │ │ │ │ @@ -160516,183 +163776,185 @@ │ │ │ │ vmul.f64 d2, d6, d1 │ │ │ │ vmla.f64 d2, d3, d7 │ │ │ │ vmul.f64 d7, d6, d7 │ │ │ │ vnmls.f64 d7, d3, d1 │ │ │ │ vstmia r9!, {d2} │ │ │ │ vadd.f64 d2, d4, d5 │ │ │ │ vsub.f64 d4, d5, d4 │ │ │ │ - vmul.f64 d5, d6, d2 │ │ │ │ vstmdb ip!, {d7} │ │ │ │ + vmul.f64 d5, d6, d2 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vmla.f64 d5, d3, d4 │ │ │ │ vnmls.f64 d6, d3, d2 │ │ │ │ vstmia lr!, {d5} │ │ │ │ vstmdb r8!, {d6} │ │ │ │ - blt.n 8fae2 │ │ │ │ + blt.n 96272 │ │ │ │ ldr.w fp, [sp, #4] │ │ │ │ ldr.w sl, [sp, #24] │ │ │ │ ldrd r5, r6, [sp, #92] @ 0x5c │ │ │ │ - b.n 8f860 │ │ │ │ - movs r3, #1 │ │ │ │ + b.n 95fc6 │ │ │ │ + mov.w r3, #1 │ │ │ │ str r3, [sp, #24] │ │ │ │ - movs r3, #2 │ │ │ │ + mov.w r3, #2 │ │ │ │ str r3, [sp, #4] │ │ │ │ - b.n 8f868 │ │ │ │ + b.n 95fce │ │ │ │ nop │ │ │ │ - stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ + str.w r4, [sp, #-36]! │ │ │ │ + strd r5, r6, [sp, #4] │ │ │ │ + strd r7, r8, [sp, #12] │ │ │ │ mov r8, r0 │ │ │ │ - ldr r3, [r0, #68] @ 0x44 │ │ │ │ + strd r9, sl, [sp, #20] │ │ │ │ + mov r9, r1 │ │ │ │ + strd fp, lr, [sp, #28] │ │ │ │ vpush {d8} │ │ │ │ sub sp, #156 @ 0x9c │ │ │ │ - ldr r5, [r0, #88] @ 0x58 │ │ │ │ - mov r9, r1 │ │ │ │ - ldr r3, [r3, #0] │ │ │ │ + ldr r3, [r0, #68] @ 0x44 │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [r0, #76] @ 0x4c │ │ │ │ + ldrd r5, r7, [r0, #88] @ 0x58 │ │ │ │ + ldr r3, [r3, #0] │ │ │ │ + ldr r6, [r0, #96] @ 0x60 │ │ │ │ str r2, [sp, #60] @ 0x3c │ │ │ │ ldr r2, [r0, #80] @ 0x50 │ │ │ │ + str r3, [sp, #32] │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ ldr r2, [r0, #84] @ 0x54 │ │ │ │ - str r3, [sp, #32] │ │ │ │ - ldrd r7, r6, [r0, #92] @ 0x5c │ │ │ │ - lsls r3, r2, #3 │ │ │ │ - mov r0, r3 │ │ │ │ - add.w r4, r2, r2, lsr #31 │ │ │ │ - str r2, [sp, #8] │ │ │ │ str r5, [sp, #40] @ 0x28 │ │ │ │ + mov.w r3, r2, lsl #3 │ │ │ │ + str r2, [sp, #8] │ │ │ │ + add.w r4, r2, r2, lsr #31 │ │ │ │ + mov r0, r3 │ │ │ │ str r3, [sp, #28] │ │ │ │ blx b46c │ │ │ │ cmp r5, #0 │ │ │ │ mov fp, r0 │ │ │ │ - ble.w 8fee8 │ │ │ │ + ble.w 966da │ │ │ │ ldr r3, [sp, #8] │ │ │ │ - asrs r4, r4, #1 │ │ │ │ - ldr r0, [sp, #60] @ 0x3c │ │ │ │ - subs r1, r4, #1 │ │ │ │ - subs r3, #1 │ │ │ │ + mov.w r4, r4, asr #1 │ │ │ │ mov sl, r8 │ │ │ │ + ldr r0, [sp, #60] @ 0x3c │ │ │ │ + add.w r1, r4, #4294967295 @ 0xffffffff │ │ │ │ + add.w r3, r3, #4294967295 @ 0xffffffff │ │ │ │ mul.w r2, r0, r3 │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + mov.w r2, r2, lsl #3 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ add.w r2, fp, r4, lsl #3 │ │ │ │ str r2, [sp, #0] │ │ │ │ mul.w r2, r0, r1 │ │ │ │ - lsls r5, r2, #3 │ │ │ │ + mov.w r5, r2, lsl #3 │ │ │ │ add r2, r0 │ │ │ │ - str r5, TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes