--- /srv/rebuilderd/tmp/rebuilderdwU78ix/inputs/3d-ascii-viewer_1.4.0+git20240503+ds-2_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdwU78ix/out/3d-ascii-viewer_1.4.0+git20240503+ds-2_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2025-02-19 16:54:01.000000 debian-binary │ -rw-r--r-- 0 0 0 756 2025-02-19 16:54:01.000000 control.tar.xz │ --rw-r--r-- 0 0 0 17864 2025-02-19 16:54:01.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 17852 2025-02-19 16:54:01.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/3d-ascii-viewer │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 7e3d51296d7d07b1c37e637a6003190075ab7f37 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: f06ada758a6aa8fdb580457d8ab063b3d31b5f2e │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ -7/lib/ld-linux-armhf.so.3 │ │ │ │ +_./lib/ld-linux-armhf.so.3 │ │ │ │ _ITM_deregisterTMCloneTable │ │ │ │ __gmon_start__ │ │ │ │ _ITM_registerTMCloneTable │ │ │ │ COLOR_PAIRS │ │ │ │ wattr_on │ │ │ │ can_change_color │ │ │ │ init_color │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -132,55 +132,55 @@ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strcc r8, [r1, #-1059] @ 0xfffffbdd │ │ │ │ @ instruction: 0xf73f45ab │ │ │ │ stmdbls fp, {r1, r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ ldcge 4, cr8, [sp, #-60] @ 0xffffffc4 │ │ │ │ @ instruction: 0xf0014628 │ │ │ │ - @ instruction: 0xf89dfe09 │ │ │ │ + @ instruction: 0xf89dfea1 │ │ │ │ blcs d40c <__cxa_finalize@plt+0xc3fc> │ │ │ │ ldrbhi pc, [r2], #0 @ │ │ │ │ vpmin.s8 d25, d6, d13 │ │ │ │ vqdmlal.s q9, d0, d3[7] │ │ │ │ addsmi r0, sl, #-1476395007 @ 0xa8000001 │ │ │ │ rsbshi pc, r7, #0 │ │ │ │ strtmi r4, [r8], -r8, asr #18 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ stmdacs r0, {r2, r3, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ ldrhi pc, [sp, #-64]! @ 0xffffffc0 │ │ │ │ blcs 27e80 <__cxa_finalize@plt+0x26e70> │ │ │ │ subhi pc, r0, #64 @ 0x40 │ │ │ │ @ instruction: 0xf002980b │ │ │ │ - strmi pc, [r0], pc, lsl #25 │ │ │ │ + strmi pc, [r0], r7, lsr #26 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d88253 │ │ │ │ blcs d27c <__cxa_finalize@plt+0xc26c> │ │ │ │ strbhi pc, [r8, #-0] @ │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strbmi r8, [r0], -r0, lsr #9 │ │ │ │ - @ instruction: 0xffa4f001 │ │ │ │ + @ instruction: 0xf83cf002 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r8, fp, ip, pc}^ │ │ │ │ strbmi r3, [r0], -sp, lsl #4 │ │ │ │ - @ instruction: 0xf806f002 │ │ │ │ + @ instruction: 0xf89ef002 │ │ │ │ blcs 27ee0 <__cxa_finalize@plt+0x26ed0> │ │ │ │ andshi pc, lr, #64 @ 0x40 │ │ │ │ blcs 27efc <__cxa_finalize@plt+0x26eec> │ │ │ │ andshi pc, r6, #64 @ 0x40 │ │ │ │ blcs 27f00 <__cxa_finalize@plt+0x26ef0> │ │ │ │ andhi pc, lr, #64 @ 0x40 │ │ │ │ blcs 27f04 <__cxa_finalize@plt+0x26ef4> │ │ │ │ andhi pc, r6, #64 @ 0x40 │ │ │ │ blcs 27f08 <__cxa_finalize@plt+0x26ef8> │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ mrc 7, 2, APSR_nzcv, cr8, cr15, {7} │ │ │ │ vmov.f64 d9, #10 @ 0x40500000 3.250 │ │ │ │ bls 103c7c <__cxa_finalize@plt+0x102c6c> │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf97cf001 │ │ │ │ + blx 53d2dc <__cxa_finalize@plt+0x53c2cc> │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ mcrcs 14, 0, lr, cr0, cr0, {1} │ │ │ │ andshi pc, ip, #0 │ │ │ │ blcs 27f04 <__cxa_finalize@plt+0x26ef4> │ │ │ │ adcshi pc, r1, r0 │ │ │ │ stcl 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -267,15 +267,15 @@ │ │ │ │ blle fe851eac <__cxa_finalize@plt+0xfe850e9c> │ │ │ │ smlabtcs r1, sp, fp, r4 │ │ │ │ stmiami sp, {r2, r3, r9, fp, ip, pc}^ │ │ │ │ ldmpl r3, {r0, r1, r9, sl, fp, ip, pc}^ │ │ │ │ subcs r4, r0, #120, 8 @ 0x78000000 │ │ │ │ @ instruction: 0xf7ff681b │ │ │ │ @ instruction: 0xf001ed60 │ │ │ │ - blls 480760 <__cxa_finalize@plt+0x47f750> │ │ │ │ + blls 4809c0 <__cxa_finalize@plt+0x47f9b0> │ │ │ │ tstls fp, r3 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 5a1ddc <__cxa_finalize@plt+0x5a0dcc> │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7ff8197 │ │ │ │ ldc 13, cr14, [pc, #544] @ 168c <__cxa_finalize@plt+0x67c> │ │ │ │ @ instruction: 0xf7ff9aba │ │ │ │ @@ -301,15 +301,15 @@ │ │ │ │ ldrbmi r0, [r3], -sl, lsl #21 │ │ │ │ bne abcee4 <__cxa_finalize@plt+0xabbed4> │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ mcr 6, 6, r4, cr0, cr0, {1} │ │ │ │ @ instruction: 0xf8cd0aa9 │ │ │ │ cdp 0, 8, cr11, cr0, cr0, {0} │ │ │ │ @ instruction: 0xf0010a29 │ │ │ │ - andcs pc, r0, #2998272 @ 0x2dc000 │ │ │ │ + andcs pc, r0, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x46116838 │ │ │ │ ldc 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ @ instruction: 0x2d00f971 │ │ │ │ rsbhi pc, r3, #64 @ 0x40 │ │ │ │ @ instruction: 0xf7ff6838 │ │ │ │ ldmdavs r8!, {r3, r4, r5, r7, sl, fp, sp, lr, pc} │ │ │ │ @@ -424,49 +424,49 @@ │ │ │ │ ldmdavc r2!, {r0, r2, r3, r4, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf47f2a73 │ │ │ │ ldmvc r2!, {r0, r3, r4, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ movwcs sl, #7445 @ 0x1d15 │ │ │ │ str r9, [lr, #778]! @ 0x30a │ │ │ │ @ instruction: 0xf0014640 │ │ │ │ - ldrb pc, [sp, #3737]! @ 0xe99 @ │ │ │ │ + ldrb pc, [sp, #3889]! @ 0xf31 @ │ │ │ │ @ instruction: 0xf0014640 │ │ │ │ - ldrb pc, [r5, #3705]! @ 0xe79 @ │ │ │ │ + ldrb pc, [r5, #3857]! @ 0xf11 @ │ │ │ │ @ instruction: 0xf0014640 │ │ │ │ - strb pc, [sp, #3671]! @ 0xe57 @ │ │ │ │ + strb pc, [sp, #3823]! @ 0xeef @ │ │ │ │ @ instruction: 0xf0014640 │ │ │ │ - strb pc, [r5, #3439]! @ 0xd6f @ │ │ │ │ + strb pc, [r5, #3591]! @ 0xe07 @ │ │ │ │ @ instruction: 0xf0014640 │ │ │ │ - ldrb pc, [sp, #3435] @ 0xd6b @ │ │ │ │ + ldrb pc, [sp, #3587] @ 0xe03 @ │ │ │ │ tstcs r1, r1, lsr #22 │ │ │ │ stmdami r6!, {r2, r3, r9, fp, ip, pc} │ │ │ │ ldrbtmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, r9, sp} │ │ │ │ stc 7, cr15, [r8], {255} @ 0xff │ │ │ │ @ instruction: 0x4630e5b4 │ │ │ │ ldc2l 0, cr15, [ip, #-8] │ │ │ │ vmov.f64 d9, #10 @ 0x40500000 3.250 │ │ │ │ bls 1040b8 <__cxa_finalize@plt+0x1030a8> │ │ │ │ strbmi r9, [r0], -pc, lsl #18 │ │ │ │ - @ instruction: 0xff5ef000 │ │ │ │ + @ instruction: 0xfff6f000 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r0, r0, asr #32 │ │ │ │ bmi 6c9724 <__cxa_finalize@plt+0x6c8714> │ │ │ │ ldrbtmi r4, [sl], #-2843 @ 0xfffff4e5 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, sl, #64 @ 0x40 │ │ │ │ ldc 0, cr11, [sp], #132 @ 0x84 │ │ │ │ pop {r1, r3, r8, r9, fp, pc} │ │ │ │ stmdals fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf0019907 │ │ │ │ - strmi pc, [r0], fp, lsl #29 │ │ │ │ + strmi pc, [r0], r3, lsr #30 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - cdp2 0, 5, cr15, cr4, cr1, {0} │ │ │ │ + cdp2 0, 14, cr15, cr12, cr1, {0} │ │ │ │ svclt 0x0000e591 │ │ │ │ andeq r0, r0, r0 │ │ │ │ sbcmi r0, r8, #0 │ │ │ │ ldrdmi r0, [r9], #-251 @ 0xffffff05 │ │ │ │ teqmi r4, #0 │ │ │ │ @ instruction: 0x43b40000 │ │ │ │ ldrbtmi r0, [sl], #-0 │ │ │ │ @@ -532,15 +532,15 @@ │ │ │ │ bvs 19bd134 <__cxa_finalize@plt+0x19bc124> │ │ │ │ blvc 1fd104 <__cxa_finalize@plt+0x1fc0f4> │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ bvs ff1bd348 <__cxa_finalize@plt+0xff1bc338> │ │ │ │ blvc 1bd10c <__cxa_finalize@plt+0x1bc0fc> │ │ │ │ bleq ff1fd450 <__cxa_finalize@plt+0xff1fc440> │ │ │ │ - @ instruction: 0xffe8f000 │ │ │ │ + @ instruction: 0xf880f001 │ │ │ │ ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff6838 │ │ │ │ ldrtmi lr, [r0], -ip, asr #22 │ │ │ │ @ instruction: 0xffa2f002 │ │ │ │ @ instruction: 0xf7ff6838 │ │ │ │ blls 17c440 <__cxa_finalize@plt+0x17b430> │ │ │ │ blls edde0 <__cxa_finalize@plt+0xecdd0> │ │ │ │ @@ -585,22 +585,22 @@ │ │ │ │ beq fe9fd2d4 <__cxa_finalize@plt+0xfe9fc2c4> │ │ │ │ bge 9fd1dc <__cxa_finalize@plt+0x9fc1cc> │ │ │ │ vdiv.f64 d9, d8, d7 │ │ │ │ movwls r1, #2561 @ 0xa01 │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ beq fe03d444 <__cxa_finalize@plt+0xfe03c434> │ │ │ │ beq 3d370 <__cxa_finalize@plt+0x3c360> │ │ │ │ - @ instruction: 0xff7ef000 │ │ │ │ + @ instruction: 0xf816f001 │ │ │ │ bls 3146ac <__cxa_finalize@plt+0x31369c> │ │ │ │ ldmpl r3, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0026818 │ │ │ │ ldrtmi pc, [r0], -r1, lsr #29 @ │ │ │ │ stc2 0, cr15, [lr], #-8 │ │ │ │ @ instruction: 0xf0014640 │ │ │ │ - andcs pc, r0, r5, ror #26 │ │ │ │ + strdcs pc, [r0], -sp │ │ │ │ movwcs lr, #5849 @ 0x16d9 │ │ │ │ ldrb r9, [r6], #-791 @ 0xfffffce9 │ │ │ │ andle r2, r3, sl, ror #24 │ │ │ │ svcvc 0x0081f5b4 │ │ │ │ bicshi pc, r8, r0, asr #32 │ │ │ │ bhi ff03d554 <__cxa_finalize@plt+0xff03c544> │ │ │ │ bvc 3bd54c <__cxa_finalize@plt+0x3bc53c> │ │ │ │ @@ -637,29 +637,29 @@ │ │ │ │ blcs 5fcb4c <__cxa_finalize@plt+0x5fbb3c> │ │ │ │ ldmib ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4630e574 │ │ │ │ blx ff63da16 <__cxa_finalize@plt+0xff63ca06> │ │ │ │ vmov.f64 d9, #10 @ 0x40500000 3.250 │ │ │ │ strbmi r0, [r0], -fp, ror #20 │ │ │ │ andne lr, r3, #3620864 @ 0x374000 │ │ │ │ - ldc2l 0, cr15, [sl] │ │ │ │ + cdp2 0, 7, cr15, cr2, cr0, {0} │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr12, cr15, {1} │ │ │ │ andle r2, r3, ip, ror #24 │ │ │ │ movwne pc, #21056 @ 0x5240 @ │ │ │ │ @ instruction: 0xd19f429c │ │ │ │ bvc 3bd5fc <__cxa_finalize@plt+0x3bc5ec> │ │ │ │ bhi ff9fd418 <__cxa_finalize@plt+0xff9fc408> │ │ │ │ @ instruction: 0xf7ffe577 │ │ │ │ str lr, [ip, r0, lsl #21] │ │ │ │ movwls r2, #37633 @ 0x9301 │ │ │ │ bllt ffaffa44 <__cxa_finalize@plt+0xffafea34> │ │ │ │ str r9, [r0, #-3587] @ 0xfffff1fd │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ - cdp2 0, 2, cr15, cr12, cr0, {0} │ │ │ │ + cdp2 0, 12, cr15, cr4, cr0, {0} │ │ │ │ tstls r4, #67108864 @ 0x4000000 │ │ │ │ bllt ff87fa58 <__cxa_finalize@plt+0xff87ea48> │ │ │ │ tstls r3, #67108864 @ 0x4000000 │ │ │ │ bllt ff77fa60 <__cxa_finalize@plt+0xff77ea50> │ │ │ │ blmi 593ebc <__cxa_finalize@plt+0x592eac> │ │ │ │ andcs pc, r7, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ @@ -941,76 +941,151 @@ │ │ │ │ stclt 0, cr7, [r8, #-104] @ 0xffffff98 │ │ │ │ andeq lr, r1, lr, ror #2 │ │ │ │ andeq lr, r1, r8, lsr r0 │ │ │ │ andeq r0, r0, r4, lsr #2 │ │ │ │ andeq lr, r1, sl, asr r1 │ │ │ │ andeq lr, r1, lr, asr #2 │ │ │ │ svclt 0x0000e7c4 │ │ │ │ + stmdbcs r0, {r3, r7, ip, sp, pc} │ │ │ │ + andcs sp, ip, #5248 @ 0x1480 │ │ │ │ + bpl 3d624 <__cxa_finalize@plt+0x3c614> │ │ │ │ + bvs 7d528 <__cxa_finalize@plt+0x7c518> │ │ │ │ + ldc 6, cr4, [r0, #12] │ │ │ │ + blx 886fa <__cxa_finalize@plt+0x876ea> │ │ │ │ + cdp 1, 11, cr0, cr0, cr1, {0} │ │ │ │ + vmov.f32 s1, s11 │ │ │ │ + vmov.f32 s0, s12 │ │ │ │ + vldr s11, [r3, #260] @ 0x104 │ │ │ │ + movwcc r6, #51712 @ 0xca00 │ │ │ │ + bvc bd354 <__cxa_finalize@plt+0xbc344> │ │ │ │ + bvc 7d458 <__cxa_finalize@plt+0x7c448> │ │ │ │ + bvs ff97dae0 <__cxa_finalize@plt+0xff97cad0> │ │ │ │ + blx 43dad8 <__cxa_finalize@plt+0x43cac8> │ │ │ │ + bvc ff1bd9e8 <__cxa_finalize@plt+0xff1bc9d8> │ │ │ │ + cdp 15, 15, cr11, cr0, cr8, {2} │ │ │ │ + vneg.f32 s11, s13 │ │ │ │ + vmrs pc, │ │ │ │ + svclt 0x00487ac1 │ │ │ │ + bvs 11fd9ec <__cxa_finalize@plt+0x11fc9dc> │ │ │ │ + blx 43daf4 <__cxa_finalize@plt+0x43cae4> │ │ │ │ + bvs ff03db04 <__cxa_finalize@plt+0xff03caf4> │ │ │ │ + cdp 15, 11, cr11, cr0, cr8, {2} │ │ │ │ + vneg.f32 s3, s15 │ │ │ │ + mrc 10, 5, APSR_nzcv, cr4, cr0, {0} │ │ │ │ + svclt 0x00c87ae0 │ │ │ │ + beq 19bda08 <__cxa_finalize@plt+0x19bc9f8> │ │ │ │ + blx 43db10 <__cxa_finalize@plt+0x43cb00> │ │ │ │ + bvc ff17db20 <__cxa_finalize@plt+0xff17cb10> │ │ │ │ + cdp 15, 15, cr11, cr0, cr8, {6} │ │ │ │ + vneg.f32 s1, s14 │ │ │ │ + svclt 0x00c8fa10 │ │ │ │ + bpl 19fda20 <__cxa_finalize@plt+0x19fca10> │ │ │ │ + bicle r4, ip, fp, lsl #5 │ │ │ │ + beq 97d828 <__cxa_finalize@plt+0x97c818> │ │ │ │ + beq fe1bd92c <__cxa_finalize@plt+0xfe1bc91c> │ │ │ │ + bne 17d834 <__cxa_finalize@plt+0x17c824> │ │ │ │ + bvc 3db4c <__cxa_finalize@plt+0x3cb3c> │ │ │ │ + beq 9fd7f8 <__cxa_finalize@plt+0x9fc7e8> │ │ │ │ + beq fe9fd8fc <__cxa_finalize@plt+0xfe9fc8ec> │ │ │ │ + bne 9fd804 <__cxa_finalize@plt+0x9fc7f4> │ │ │ │ + ldrbmi fp, [r0, -r8]! │ │ │ │ + bne fd604 <__cxa_finalize@plt+0xfc5f4> │ │ │ │ + beq 107db4c <__cxa_finalize@plt+0x107cb3c> │ │ │ │ + beq 107da50 <__cxa_finalize@plt+0x107ca40> │ │ │ │ + ldrbmi fp, [r0, -r8]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ + stmdbcs r0, {r2, r7, ip, sp, pc} │ │ │ │ + movwcs sp, #52521 @ 0xcd29 │ │ │ │ + bvs 63d620 <__cxa_finalize@plt+0x63c610> │ │ │ │ + tstpeq r1, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ + bvc 7d6ec <__cxa_finalize@plt+0x7c6dc> │ │ │ │ + ldcl 0, cr3, [r0, #-48] @ 0xffffffd0 │ │ │ │ + vldr s12, [r0, #-12] │ │ │ │ + vadd.f32 s15, s14, s2 │ │ │ │ + vsub.f32 s15, s13, s1 │ │ │ │ + vsub.f32 s12, s15, s0 │ │ │ │ + vnmul.f32 s15, s14, s2 │ │ │ │ + vmla.f32 s15, s13, s15 │ │ │ │ + vmla.f32 s15, s15, s13 │ │ │ │ + vmov.f32 s15, #71 @ 0x3e380000 0.1796875 │ │ │ │ + vsqrt.f32 s15, s12 │ │ │ │ + svclt 0x00c8fa10 │ │ │ │ + bvs 19fda9c <__cxa_finalize@plt+0x19fca8c> │ │ │ │ + mvnle r4, r1, lsl #5 │ │ │ │ + bvs 103dab8 <__cxa_finalize@plt+0x103caa8> │ │ │ │ + blx 43dbac <__cxa_finalize@plt+0x43cb9c> │ │ │ │ + cdp 4, 11, cr13, cr1, cr7, {0} │ │ │ │ + andlt r0, r4, r6, asr #21 │ │ │ │ + ldc 7, cr4, [pc, #448] @ 21b4 <__cxa_finalize@plt+0x11a4> │ │ │ │ + andlt r0, r4, r4, lsl #20 │ │ │ │ + mrc 7, 5, r4, cr0, cr0, {3} │ │ │ │ + andlt r0, r4, r6, asr #20 │ │ │ │ + mcrlt 7, 6, pc, cr6, cr14, {7} @ │ │ │ │ + ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 23d39c <__cxa_finalize@plt+0x23c38c> │ │ │ │ + blhi 23d4cc <__cxa_finalize@plt+0x23c4bc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldrmi fp, [r6], -fp, lsl #1 │ │ │ │ movwls r2, #11778 @ 0x2e02 │ │ │ │ - bls 714de0 <__cxa_finalize@plt+0x713dd0> │ │ │ │ + bls 714f10 <__cxa_finalize@plt+0x713f00> │ │ │ │ movwls r4, #33915 @ 0x847b │ │ │ │ andhi pc, r2, #64, 6 │ │ │ │ - bls fed7d684 <__cxa_finalize@plt+0xfed7c674> │ │ │ │ - beq 33e048 <__cxa_finalize@plt+0x33d038> │ │ │ │ - blhi fec7d58c <__cxa_finalize@plt+0xfec7c57c> │ │ │ │ + bls fed7d7b4 <__cxa_finalize@plt+0xfed7c7a4> │ │ │ │ + beq 33e178 <__cxa_finalize@plt+0x33d168> │ │ │ │ + blhi fec7d6bc <__cxa_finalize@plt+0xfec7c6ac> │ │ │ │ strmi r4, [r3], ip, lsl #13 │ │ │ │ mcrcs 6, 0, r4, cr3, cr6, {4} │ │ │ │ - bls 3d9f4 <__cxa_finalize@plt+0x3c9e4> │ │ │ │ + bls 3db24 <__cxa_finalize@plt+0x3cb14> │ │ │ │ mrshi pc, (UNDEF: 14) @ │ │ │ │ @ instruction: 0xf1061074 │ │ │ │ - bl 110724 <__cxa_finalize@plt+0x10f714> │ │ │ │ + bl 110854 <__cxa_finalize@plt+0x10f844> │ │ │ │ stmib sp, {r1, r2, fp}^ │ │ │ │ strbmi ip, [r5], -r3, lsl #28 │ │ │ │ andeq lr, r4, r9, lsl #22 │ │ │ │ @ instruction: 0xf0024631 │ │ │ │ - strmi pc, [pc], -r7, lsl #28 │ │ │ │ + strmi pc, [pc], -pc, ror #26 │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf0023401 │ │ │ │ - strtmi pc, [r0], -r1, lsl #28 │ │ │ │ + strtmi pc, [r0], -r9, ror #26 │ │ │ │ ldrtmi r4, [r1], -r8, lsl #13 │ │ │ │ - ldc2l 0, cr15, [ip, #8]! │ │ │ │ + stc2l 0, cr15, [r4, #-8]! │ │ │ │ andlt pc, r7, sl, lsl #22 │ │ │ │ - bmi 3d698 <__cxa_finalize@plt+0x3c688> │ │ │ │ - bcc 7d59c <__cxa_finalize@plt+0x7c58c> │ │ │ │ + bmi 3d7c8 <__cxa_finalize@plt+0x3c7b8> │ │ │ │ + bcc 7d6cc <__cxa_finalize@plt+0x7c6bc> │ │ │ │ andlt pc, r8, sl, lsl #22 │ │ │ │ - bpl 3d5a4 <__cxa_finalize@plt+0x3c594> │ │ │ │ - bpl 7d6a8 <__cxa_finalize@plt+0x7c698> │ │ │ │ + bpl 3d6d4 <__cxa_finalize@plt+0x3c6c4> │ │ │ │ + bpl 7d7d8 <__cxa_finalize@plt+0x7c7c8> │ │ │ │ andlt pc, r1, sl, lsl #22 │ │ │ │ - bvc ff17d940 <__cxa_finalize@plt+0xff17c930> │ │ │ │ - bcs 197d940 <__cxa_finalize@plt+0x197c930> │ │ │ │ - bcc 7d6b8 <__cxa_finalize@plt+0x7c6a8> │ │ │ │ - bmi 3d5bc <__cxa_finalize@plt+0x3c5ac> │ │ │ │ - bvs ff97d94c <__cxa_finalize@plt+0xff97c93c> │ │ │ │ - bvc 117d854 <__cxa_finalize@plt+0x117c844> │ │ │ │ - bvc fe9bd924 <__cxa_finalize@plt+0xfe9bc914> │ │ │ │ - bvc 8bd8e8 <__cxa_finalize@plt+0x8bc8d8> │ │ │ │ - bvc 103db64 <__cxa_finalize@plt+0x103cb54> │ │ │ │ - blx 43db58 <__cxa_finalize@plt+0x43cb48> │ │ │ │ + bvc ff17da70 <__cxa_finalize@plt+0xff17ca60> │ │ │ │ + bcs 197da70 <__cxa_finalize@plt+0x197ca60> │ │ │ │ + bcc 7d7e8 <__cxa_finalize@plt+0x7c7d8> │ │ │ │ + bmi 3d6ec <__cxa_finalize@plt+0x3c6dc> │ │ │ │ + bvs ff97da7c <__cxa_finalize@plt+0xff97ca6c> │ │ │ │ + bvc 117d984 <__cxa_finalize@plt+0x117c974> │ │ │ │ + bvc fe9bda54 <__cxa_finalize@plt+0xfe9bca44> │ │ │ │ + bvc 8bda18 <__cxa_finalize@plt+0x8bca08> │ │ │ │ + bvc 103dc94 <__cxa_finalize@plt+0x103cc84> │ │ │ │ + blx 43dc88 <__cxa_finalize@plt+0x43cc78> │ │ │ │ cdp 0, 15, cr13, cr5, cr11, {0} │ │ │ │ - blls a0a9c <__cxa_finalize@plt+0x9fa8c> │ │ │ │ - blx 43db64 <__cxa_finalize@plt+0x43cb54> │ │ │ │ + blls a0bcc <__cxa_finalize@plt+0x9fbbc> │ │ │ │ + blx 43dc94 <__cxa_finalize@plt+0x43cc84> │ │ │ │ andcs fp, r1, ip, asr #31 │ │ │ │ addsmi r2, r8, #0 │ │ │ │ adcmi sp, ip, #1073741824 @ 0x40000000 │ │ │ │ cdp 1, 7, cr13, cr3, cr0, {6} │ │ │ │ vsub.f32 s3, s9, s6 │ │ │ │ ldmib sp, {r2, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ cdp 14, 3, cr12, cr3, cr3, {0} │ │ │ │ vsub.f32 s23, s8, s7 │ │ │ │ vmov.f32 s20, s9 │ │ │ │ vnmul.f32 s20, s2, s19 │ │ │ │ strbmi r1, [r5], -r4, lsr #21 │ │ │ │ - bne fe0fd7ec <__cxa_finalize@plt+0xfe0fc7dc> │ │ │ │ + bne fe0fd91c <__cxa_finalize@plt+0xfe0fc90c> │ │ │ │ @ instruction: 0x465846d8 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ addsmi r3, r5, #-16777216 @ 0xff000000 │ │ │ │ addsmi fp, r7, #24, 30 @ 0x60 │ │ │ │ addsmi sp, r1, #124 @ 0x7c │ │ │ │ ldc 0, cr13, [r0, #488] @ 0x1e8 │ │ │ │ vadd.f32 s13, s10, s2 │ │ │ │ @@ -1033,68 +1108,68 @@ │ │ │ │ @ instruction: 0xeeb56a63 │ │ │ │ vnmul.f32 s1, s13, s0 │ │ │ │ vmla.f32 s13, s1, s9 │ │ │ │ @ instruction: 0xeef16a84 │ │ │ │ mrc 10, 5, APSR_nzcv, cr5, cr0, {0} │ │ │ │ vmls.f32 s15, s3, s0 │ │ │ │ svclt 0x00b86a82 │ │ │ │ - beq 103db10 <__cxa_finalize@plt+0x103cb00> │ │ │ │ - blx 43dc14 <__cxa_finalize@plt+0x43cc04> │ │ │ │ - bvc ff03dc28 <__cxa_finalize@plt+0xff03cc18> │ │ │ │ - beq 27d8d8 <__cxa_finalize@plt+0x27c8c8> │ │ │ │ + beq 103dc40 <__cxa_finalize@plt+0x103cc30> │ │ │ │ + blx 43dd44 <__cxa_finalize@plt+0x43cd34> │ │ │ │ + bvc ff03dd58 <__cxa_finalize@plt+0xff03cd48> │ │ │ │ + beq 27da08 <__cxa_finalize@plt+0x27c9f8> │ │ │ │ mrc 15, 5, fp, cr1, cr8, {5} │ │ │ │ vneg.f32 s15, s14 │ │ │ │ vmrs pc, mvfr2 │ │ │ │ vcvt.f64.f32 d6, s0 │ │ │ │ vnmul.f32 s0, s15, s0 │ │ │ │ svclt 0x00b87a09 │ │ │ │ - bvc 19fdc38 <__cxa_finalize@plt+0x19fcc28> │ │ │ │ - blx 43dc3c <__cxa_finalize@plt+0x43cc2c> │ │ │ │ - bleq 23d8fc <__cxa_finalize@plt+0x23c8ec> │ │ │ │ - bvc fe27da1c <__cxa_finalize@plt+0xfe27ca0c> │ │ │ │ + bvc 19fdd68 <__cxa_finalize@plt+0x19fcd58> │ │ │ │ + blx 43dd6c <__cxa_finalize@plt+0x43cd5c> │ │ │ │ + bleq 23da2c <__cxa_finalize@plt+0x23ca1c> │ │ │ │ + bvc fe27db4c <__cxa_finalize@plt+0xfe27cb3c> │ │ │ │ mrc 15, 7, fp, cr1, cr8, {5} │ │ │ │ vsub.f32 s12, s14, s13 │ │ │ │ vmla.f32 s14, s12, s15 │ │ │ │ @ instruction: 0xeeb77a89 │ │ │ │ vcmpe.f32 s14, s14 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ ldmdale pc, {r4, r9, fp, ip, sp, lr, pc} @ │ │ │ │ - bvs fe1bd948 <__cxa_finalize@plt+0xfe1bc938> │ │ │ │ - bvs bd8d0 <__cxa_finalize@plt+0xbc8c0> │ │ │ │ - bvs 7d980 <__cxa_finalize@plt+0x7c970> │ │ │ │ - bvs ff03db80 <__cxa_finalize@plt+0xff03cb70> │ │ │ │ - blx 43dc74 <__cxa_finalize@plt+0x43cc64> │ │ │ │ + bvs fe1bda78 <__cxa_finalize@plt+0xfe1bca68> │ │ │ │ + bvs bda00 <__cxa_finalize@plt+0xbc9f0> │ │ │ │ + bvs 7dab0 <__cxa_finalize@plt+0x7caa0> │ │ │ │ + bvs ff03dcb0 <__cxa_finalize@plt+0xff03cca0> │ │ │ │ + blx 43dda4 <__cxa_finalize@plt+0x43cd94> │ │ │ │ mrc 15, 5, fp, cr1, cr8, {5} │ │ │ │ @ instruction: 0x1c636a46 │ │ │ │ mrc 0, 5, sp, cr4, cr1, {2} │ │ │ │ vsqrt.f32 s13, s20 │ │ │ │ vmovle s0, s1, pc, ip │ │ │ │ cdp 2, 11, cr3, cr0, cr1, {0} │ │ │ │ andcc r6, ip, sl, asr #20 │ │ │ │ strhle r4, [fp], #-34 @ 0xffffffde │ │ │ │ - bge 11bdb94 <__cxa_finalize@plt+0x11bcb84> │ │ │ │ + bge 11bdcc4 <__cxa_finalize@plt+0x11bccb4> │ │ │ │ svclt 0x00184295 │ │ │ │ @ instruction: 0xd1824297 │ │ │ │ andcc r3, ip, r1, lsl #4 │ │ │ │ @ instruction: 0xf47f42b2 │ │ │ │ stclne 15, cr10, [r3], #-488 @ 0xfffffe18 │ │ │ │ @ instruction: 0xf85cd13e │ │ │ │ strcs r2, [r0], #-39 @ 0xffffffd9 │ │ │ │ andcs pc, r0, lr, asr #17 │ │ │ │ @ instruction: 0xf85c46a0 │ │ │ │ @ instruction: 0xf8ce2025 │ │ │ │ @ instruction: 0xf85c2004 │ │ │ │ @ instruction: 0xf8ce2021 │ │ │ │ adcmi r2, r5, #8 │ │ │ │ - blx 2b613e <__cxa_finalize@plt+0x2b512e> │ │ │ │ + blx 2b626e <__cxa_finalize@plt+0x2b525e> │ │ │ │ @ instruction: 0xf85cb204 │ │ │ │ - blx 2861a6 <__cxa_finalize@plt+0x285196> │ │ │ │ + blx 2862d6 <__cxa_finalize@plt+0x2852c6> │ │ │ │ @ instruction: 0xf84cb308 │ │ │ │ @ instruction: 0xf1081028 │ │ │ │ - bgt 1c4124 <__cxa_finalize@plt+0x1c3114> │ │ │ │ + bgt 1c4254 <__cxa_finalize@plt+0x1c3244> │ │ │ │ andeq lr, r7, r3, lsl #17 │ │ │ │ adcsmi r3, r4, #16777216 @ 0x1000000 │ │ │ │ strbmi sp, [r8, #493] @ 0x1ed │ │ │ │ rscshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf10e4646 │ │ │ │ cdpcs 14, 0, cr0, cr3, cr12, {0} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @@ -1107,26 +1182,26 @@ │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ pop {r3, r8, r9, fp, pc} │ │ │ │ ssub8mi r8, r4, r0 │ │ │ │ andcc r3, ip, r1, lsl #4 │ │ │ │ @ instruction: 0xd1b342b2 │ │ │ │ strbtmi r2, [r3], ip, lsl #6 │ │ │ │ eor pc, r4, sp, asr #17 │ │ │ │ - blx d3c7a <__cxa_finalize@plt+0xd2c6a> │ │ │ │ + blx d3daa <__cxa_finalize@plt+0xd2d9a> │ │ │ │ ldrtmi pc, [r8], -r6, lsl #14 @ │ │ │ │ - mrc 7, 6, APSR_nzcv, cr10, cr14, {7} │ │ │ │ + mcr 7, 2, pc, cr2, cr14, {7} @ │ │ │ │ ldrtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0x469a00b7 │ │ │ │ @ instruction: 0xf7fe9304 │ │ │ │ - pkhtbmi lr, r0, r4, asr #29 │ │ │ │ + @ instruction: 0x4680ee3c │ │ │ │ ldrtmi r9, [r8], -r5 │ │ │ │ - mcr 7, 6, pc, cr14, cr14, {7} @ │ │ │ │ + mrc 7, 1, APSR_nzcv, cr6, cr14, {7} │ │ │ │ ldrtmi r4, [r8], -r3, lsl #12 │ │ │ │ ldrmi r9, [pc], -r6, lsl #6 │ │ │ │ - mcr 7, 6, pc, cr8, cr14, {7} @ │ │ │ │ + mrc 7, 1, APSR_nzcv, cr0, cr14, {7} │ │ │ │ @ instruction: 0x46414652 │ │ │ │ svclt 0x00182900 │ │ │ │ andls r2, r7, r0, lsl #20 │ │ │ │ addshi pc, r6, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ strmi r2, [r2], -r0, lsl #30 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @@ -1135,37 +1210,37 @@ │ │ │ │ strtmi r0, [r2], r4, lsl #28 │ │ │ │ @ instruction: 0x46904693 │ │ │ │ ssatmi r4, #13, r7, lsl #12 │ │ │ │ eor r4, sl, r4, lsl r6 │ │ │ │ mrrcvc 4, 7, ip, sl, cr2 │ │ │ │ svccc 0x00f0000a │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrdeq sp, [r1], -r8 │ │ │ │ + andeq sp, r1, r8, lsr #29 │ │ │ │ andcs r9, ip, r4, lsl #20 │ │ │ │ @ instruction: 0xf0849905 │ │ │ │ - blx 31f6 <__cxa_finalize@plt+0x21e6> │ │ │ │ + blx 3326 <__cxa_finalize@plt+0x2316> │ │ │ │ ldrmi r2, [r5], -r7, lsl #4 │ │ │ │ andne pc, r8, #0, 22 │ │ │ │ ldm r9, {r0, r1, r9, ip, pc} │ │ │ │ stm r5, {r0, r1, r2} │ │ │ │ - bls 182220 <__cxa_finalize@plt+0x181210> │ │ │ │ + bls 182350 <__cxa_finalize@plt+0x181340> │ │ │ │ @ instruction: 0xf8429d03 │ │ │ │ strcc r3, [r1, -r7, lsr #32] │ │ │ │ muleq r7, r9, r8 │ │ │ │ andeq lr, r7, r5, lsl #17 │ │ │ │ @ instruction: 0xf8429a07 │ │ │ │ @ instruction: 0xf1083028 │ │ │ │ @ instruction: 0xf10b0801 │ │ │ │ @ instruction: 0xf1090b01 │ │ │ │ ldrmi r0, [r3, #2316]! @ 0x90c │ │ │ │ @ instruction: 0xf85ed01a │ │ │ │ ldrbmi r3, [sl, #3844] @ 0xf04 │ │ │ │ ldrbmi fp, [ip, #3864] @ 0xf18 │ │ │ │ stccs 0, cr13, [r0], {214} @ 0xd6 │ │ │ │ - bls 136344 <__cxa_finalize@plt+0x135334> │ │ │ │ + bls 136474 <__cxa_finalize@plt+0x135464> │ │ │ │ @ instruction: 0xf10b210c │ │ │ │ ldrmi r0, [r3, #2817]! @ 0xb01 │ │ │ │ strcs pc, [r7, #-2817] @ 0xfffff4ff │ │ │ │ muleq r7, r9, r8 │ │ │ │ stmdbeq ip, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ andeq lr, r7, r5, lsl #17 │ │ │ │ @ instruction: 0xf8429a06 │ │ │ │ @@ -1178,477 +1253,477 @@ │ │ │ │ @ instruction: 0x9018f8dd │ │ │ │ strtmi r9, [fp], -r4, lsl #28 │ │ │ │ strbmi r9, [r9], -r9, lsl #24 │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ mcr2 7, 1, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0x200c1eb9 │ │ │ │ stcls 6, cr4, [r7, #-172] @ 0xffffff54 │ │ │ │ - blx 13b9a <__cxa_finalize@plt+0x12b8a> │ │ │ │ + blx 13cca <__cxa_finalize@plt+0x12cba> │ │ │ │ stcls 1, cr4, [r5], {1} │ │ │ │ strtmi r9, [r9], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4630fe1f │ │ │ │ - ldcl 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ + ldc 7, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - @ instruction: 0x4648edd2 │ │ │ │ - stcl 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0x4648ed3a │ │ │ │ + ldc 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ - blhi 23d5ac <__cxa_finalize@plt+0x23c59c> │ │ │ │ + blhi 23d6dc <__cxa_finalize@plt+0x23c6cc> │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stcllt 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ + stclt 7, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ tstcs ip, r5, lsl #20 │ │ │ │ strcs pc, [r8, #-2817] @ 0xfffff4ff │ │ │ │ muleq r7, r9, r8 │ │ │ │ andeq lr, r7, r5, lsl #17 │ │ │ │ @ instruction: 0xf8429a07 │ │ │ │ @ instruction: 0xf1083028 │ │ │ │ str r0, [r0, r1, lsl #16]! │ │ │ │ eorcs r4, r2, #19456 @ 0x4c00 │ │ │ │ tstcs r1, r8, lsl #24 │ │ │ │ stmiapl r3!, {r1, r4, fp, lr}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ - mcr 7, 0, pc, cr14, cr14, {7} @ │ │ │ │ + ldcl 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ - blmi 3fdd08 <__cxa_finalize@plt+0x3fccf8> │ │ │ │ + blmi 3fdbd8 <__cxa_finalize@plt+0x3fcbc8> │ │ │ │ stmdbmi pc, {r0, r1, r3, r4, r7, r9, sp} @ │ │ │ │ ldrbtmi r4, [fp], #-2063 @ 0xfffff7f1 │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ - stc 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ + ldcl 7, cr15, [r0], #1016 @ 0x3f8 │ │ │ │ andscs r4, lr, #13312 @ 0x3400 │ │ │ │ stmdami lr, {r0, r2, r3, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - blmi 33d91c <__cxa_finalize@plt+0x33c90c> │ │ │ │ + blmi 33d7ec <__cxa_finalize@plt+0x33c7dc> │ │ │ │ stmdbmi ip, {r3, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2060 @ 0xfffff7f4 │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ - ldcl 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ + ldcl 7, cr15, [lr], {254} @ 0xfe │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r2, r0, r0, lsl #26 │ │ │ │ - andeq r3, r0, r2, lsr #19 │ │ │ │ - @ instruction: 0x00002cbc │ │ │ │ - andeq r2, r0, sl, lsl #26 │ │ │ │ - muleq r0, r0, r9 │ │ │ │ - andeq r2, r0, sl, lsr #25 │ │ │ │ - andeq r2, r0, r0, asr #25 │ │ │ │ - andeq r3, r0, lr, ror r9 │ │ │ │ - muleq r0, r8, ip │ │ │ │ - @ instruction: 0x00002cb6 │ │ │ │ + ldrdeq r2, [r0], -r0 │ │ │ │ + andeq r3, r0, r2, ror r8 │ │ │ │ + andeq r2, r0, ip, lsl #23 │ │ │ │ + ldrdeq r2, [r0], -sl │ │ │ │ + andeq r3, r0, r0, ror #16 │ │ │ │ + andeq r2, r0, sl, ror fp │ │ │ │ + muleq r0, r0, fp │ │ │ │ + andeq r3, r0, lr, asr #16 │ │ │ │ + andeq r2, r0, r8, ror #22 │ │ │ │ + andeq r2, r0, r6, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 2bd818 <__cxa_finalize@plt+0x2bc808> │ │ │ │ + blhi 2bd948 <__cxa_finalize@plt+0x2bc938> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - blmi fe46e584 <__cxa_finalize@plt+0xfe46d574> │ │ │ │ + blmi fe46e6b4 <__cxa_finalize@plt+0xfe46d6a4> │ │ │ │ ldrbtmi r2, [fp], #-2306 @ 0xfffff6fe │ │ │ │ vcgt.u8 d25, d0, d3 │ │ │ │ @ instruction: 0x460c80ff │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ - ldc 6, cr4, [pc, #20] @ 2398 <__cxa_finalize@plt+0x1388> │ │ │ │ + ldc 6, cr4, [pc, #20] @ 24c8 <__cxa_finalize@plt+0x14b8> │ │ │ │ strmi fp, [r3], fp, lsl #21 │ │ │ │ - beq 3e4c8 <__cxa_finalize@plt+0x3d4b8> │ │ │ │ + beq 3e5f8 <__cxa_finalize@plt+0x3d5e8> │ │ │ │ ldrbmi r2, [r1], ip, lsl #14 │ │ │ │ - beq 7e7bc <__cxa_finalize@plt+0x7d7ac> │ │ │ │ + beq 7e8ec <__cxa_finalize@plt+0x7d8dc> │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx ff5be3a6 <__cxa_finalize@plt+0xff5bd396> │ │ │ │ + blx fbe4d6 <__cxa_finalize@plt+0xfbd4c6> │ │ │ │ @ instruction: 0xf109460b │ │ │ │ strtmi r0, [r1], -r2 │ │ │ │ movwvs pc, #15111 @ 0x3b07 @ │ │ │ │ - blt 3daf8 <__cxa_finalize@plt+0x3cae8> │ │ │ │ - bgt 7d9fc <__cxa_finalize@plt+0x7c9ec> │ │ │ │ - bgt bdb00 <__cxa_finalize@plt+0xbcaf0> │ │ │ │ - blx ff23e3c2 <__cxa_finalize@plt+0xff23d3b2> │ │ │ │ + blt 3dc28 <__cxa_finalize@plt+0x3cc18> │ │ │ │ + bgt 7db2c <__cxa_finalize@plt+0x7cb1c> │ │ │ │ + bgt bdc30 <__cxa_finalize@plt+0xbcc20> │ │ │ │ + blx c3e4f2 <__cxa_finalize@plt+0xc3d4e2> │ │ │ │ tstpvs r1, r7, lsl #22 @ p-variant is OBSOLETE │ │ │ │ - bvc 3da2c <__cxa_finalize@plt+0x3ca1c> │ │ │ │ - bvs bdb30 <__cxa_finalize@plt+0xbcb20> │ │ │ │ - bvc 7db34 <__cxa_finalize@plt+0x7cb24> │ │ │ │ - bvc 1afdca8 <__cxa_finalize@plt+0x1afcc98> │ │ │ │ - bmi bda14 <__cxa_finalize@plt+0xbca04> │ │ │ │ - bvs ffb3ddac <__cxa_finalize@plt+0xffb3cd9c> │ │ │ │ - bvs 7da1c <__cxa_finalize@plt+0x7ca0c> │ │ │ │ - bvc ff33ddb8 <__cxa_finalize@plt+0xff33cda8> │ │ │ │ - bcc 3db24 <__cxa_finalize@plt+0x3cb14> │ │ │ │ - bmi 1b3dcb4 <__cxa_finalize@plt+0x1b3cca4> │ │ │ │ - bvs 133dcc0 <__cxa_finalize@plt+0x133ccb0> │ │ │ │ - bcc ffafddb8 <__cxa_finalize@plt+0xffafcda8> │ │ │ │ - bpl 1fdc80 <__cxa_finalize@plt+0x1fcc70> │ │ │ │ - bmi 9bdd8c <__cxa_finalize@plt+0x9bcd7c> │ │ │ │ - bpl fe9fdd84 <__cxa_finalize@plt+0xfe9fcd74> │ │ │ │ - bpl fe9bdc48 <__cxa_finalize@plt+0xfe9bcc38> │ │ │ │ - bmi 9fdd50 <__cxa_finalize@plt+0x9fcd40> │ │ │ │ - bpl 1fdd5c <__cxa_finalize@plt+0x1fcd4c> │ │ │ │ - bvs 17dc9c <__cxa_finalize@plt+0x17cc8c> │ │ │ │ - bvs fe93dc1c <__cxa_finalize@plt+0xfe93cc0c> │ │ │ │ - bvs fe97dc24 <__cxa_finalize@plt+0xfe97cc14> │ │ │ │ - bmi ff1bded8 <__cxa_finalize@plt+0xff1bcec8> │ │ │ │ - bmi ff03deec <__cxa_finalize@plt+0xff03cedc> │ │ │ │ - blx 43dfe0 <__cxa_finalize@plt+0x43cfd0> │ │ │ │ + bvc 3db5c <__cxa_finalize@plt+0x3cb4c> │ │ │ │ + bvs bdc60 <__cxa_finalize@plt+0xbcc50> │ │ │ │ + bvc 7dc64 <__cxa_finalize@plt+0x7cc54> │ │ │ │ + bvc 1afddd8 <__cxa_finalize@plt+0x1afcdc8> │ │ │ │ + bmi bdb44 <__cxa_finalize@plt+0xbcb34> │ │ │ │ + bvs ffb3dedc <__cxa_finalize@plt+0xffb3cecc> │ │ │ │ + bvs 7db4c <__cxa_finalize@plt+0x7cb3c> │ │ │ │ + bvc ff33dee8 <__cxa_finalize@plt+0xff33ced8> │ │ │ │ + bcc 3dc54 <__cxa_finalize@plt+0x3cc44> │ │ │ │ + bmi 1b3dde4 <__cxa_finalize@plt+0x1b3cdd4> │ │ │ │ + bvs 133ddf0 <__cxa_finalize@plt+0x133cde0> │ │ │ │ + bcc ffafdee8 <__cxa_finalize@plt+0xffafced8> │ │ │ │ + bpl 1fddb0 <__cxa_finalize@plt+0x1fcda0> │ │ │ │ + bmi 9bdebc <__cxa_finalize@plt+0x9bceac> │ │ │ │ + bpl fe9fdeb4 <__cxa_finalize@plt+0xfe9fcea4> │ │ │ │ + bpl fe9bdd78 <__cxa_finalize@plt+0xfe9bcd68> │ │ │ │ + bmi 9fde80 <__cxa_finalize@plt+0x9fce70> │ │ │ │ + bpl 1fde8c <__cxa_finalize@plt+0x1fce7c> │ │ │ │ + bvs 17ddcc <__cxa_finalize@plt+0x17cdbc> │ │ │ │ + bvs fe93dd4c <__cxa_finalize@plt+0xfe93cd3c> │ │ │ │ + bvs fe97dd54 <__cxa_finalize@plt+0xfe97cd44> │ │ │ │ + bmi ff1be008 <__cxa_finalize@plt+0xff1bcff8> │ │ │ │ + bmi ff03e01c <__cxa_finalize@plt+0xff03d00c> │ │ │ │ + blx 43e110 <__cxa_finalize@plt+0x43d100> │ │ │ │ vmov.16 d7[2], sp │ │ │ │ vmla.f32 s12, s15, s15 │ │ │ │ vmla.f32 s12, s12, s14 │ │ │ │ @ instruction: 0xeef16aa6 │ │ │ │ vcmpe.f32 s7, #0.0 │ │ │ │ vneg.f32 s7, s0 │ │ │ │ mrc 10, 5, APSR_nzcv, cr5, cr0, {0} │ │ │ │ svclt 0x00154a40 │ │ │ │ - bge 8fdf5c <__cxa_finalize@plt+0x8fcf4c> │ │ │ │ - bls 12fe004 <__cxa_finalize@plt+0x12fcff4> │ │ │ │ - bge fe8fde64 <__cxa_finalize@plt+0xfe8fce54> │ │ │ │ - bge 12fdf0c <__cxa_finalize@plt+0x12fcefc> │ │ │ │ + bge 8fe08c <__cxa_finalize@plt+0x8fd07c> │ │ │ │ + bls 12fe134 <__cxa_finalize@plt+0x12fd124> │ │ │ │ + bge fe8fdf94 <__cxa_finalize@plt+0xfe8fcf84> │ │ │ │ + bge 12fe03c <__cxa_finalize@plt+0x12fd02c> │ │ │ │ cdp 15, 15, cr11, cr0, cr12, {0} │ │ │ │ @ instruction: 0xeec6aa4b │ │ │ │ @ instruction: 0xeef19aa3 │ │ │ │ svclt 0x0015fa10 │ │ │ │ - bvs fe13de70 <__cxa_finalize@plt+0xfe13ce60> │ │ │ │ - bpl 12fdf24 <__cxa_finalize@plt+0x12fcf14> │ │ │ │ - bmi 13df7c <__cxa_finalize@plt+0x13cf6c> │ │ │ │ - bmi 12fe02c <__cxa_finalize@plt+0x12fd01c> │ │ │ │ + bvs fe13dfa0 <__cxa_finalize@plt+0xfe13cf90> │ │ │ │ + bpl 12fe054 <__cxa_finalize@plt+0x12fd044> │ │ │ │ + bmi 13e0ac <__cxa_finalize@plt+0x13d09c> │ │ │ │ + bmi 12fe15c <__cxa_finalize@plt+0x12fd14c> │ │ │ │ cdp 15, 11, cr11, cr0, cr12, {0} │ │ │ │ @ instruction: 0xee856a4b │ │ │ │ vmul.f32 s11, s13, s8 │ │ │ │ vmul.f32 s16, s8, s13 │ │ │ │ vmul.f32 s16, s11, s14 │ │ │ │ vnmls.f32 s19, s10, s15 │ │ │ │ vnmls.f32 s16, s12, s14 │ │ │ │ vnmls.f32 s16, s8, s15 │ │ │ │ @ instruction: 0xf10b9aa6 │ │ │ │ strmi r0, [r2, #2828]! @ 0xb0c │ │ │ │ svcge 0x007bf47f │ │ │ │ - bleq 33e5d8 <__cxa_finalize@plt+0x33d5c8> │ │ │ │ - blx 2c10ce <__cxa_finalize@plt+0x2c00be> │ │ │ │ + bleq 33e708 <__cxa_finalize@plt+0x33d6f8> │ │ │ │ + blx 2c11fe <__cxa_finalize@plt+0x2c01ee> │ │ │ │ ldrbmi r4, [lr], #-1624 @ 0xfffff9a8 │ │ │ │ - stcl 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ + stc 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ strmi r4, [r3], -r3, lsl #13 │ │ │ │ rsbsle r2, r8, r0, lsl #16 │ │ │ │ - bvc 7dc0c <__cxa_finalize@plt+0x7cbfc> │ │ │ │ + bvc 7dd3c <__cxa_finalize@plt+0x7cd2c> │ │ │ │ ldc 3, cr3, [r5, #48] @ 0x30 │ │ │ │ strcc r6, [ip, #-2560] @ 0xfffff600 │ │ │ │ - bvs 7da18 <__cxa_finalize@plt+0x7ca08> │ │ │ │ + bvs 7db48 <__cxa_finalize@plt+0x7cb38> │ │ │ │ cdp 2, 2, cr4, cr10, cr14, {5} │ │ │ │ vmul.f32 s15, s16, s15 │ │ │ │ vmla.f32 s14, s21, s15 │ │ │ │ vmla.f32 s15, s19, s12 │ │ │ │ @ instruction: 0xf8437a06 │ │ │ │ cdp 12, 0, cr2, cr9, cr4, {0} │ │ │ │ vmla.f32 s15, s17, s13 │ │ │ │ vstr s14, [r3, #-152] @ 0xffffff68 │ │ │ │ vstr s15, [r3, #-12] │ │ │ │ mvnle r7, r2, lsl #20 │ │ │ │ - bhi c3db6c <__cxa_finalize@plt+0xc3cb5c> │ │ │ │ + bhi c3dc9c <__cxa_finalize@plt+0xc3cc8c> │ │ │ │ strcs r2, [ip, #-1536] @ 0xfffffa00 │ │ │ │ strtmi r3, [r1], -r1, lsl #12 │ │ │ │ @ instruction: 0xf10b4630 │ │ │ │ @ instruction: 0xf0020b0c │ │ │ │ - blx 181192 <__cxa_finalize@plt+0x180182> │ │ │ │ + blx 181062 <__cxa_finalize@plt+0x180052> │ │ │ │ ldc 1, cr7, [fp, #-4] │ │ │ │ adcmi r6, r6, #12288 @ 0x3000 │ │ │ │ - bvc bda7c <__cxa_finalize@plt+0xbca6c> │ │ │ │ - bvc 3db58 <__cxa_finalize@plt+0x3cb48> │ │ │ │ - bvs 7dc5c <__cxa_finalize@plt+0x7cc4c> │ │ │ │ - bvc 11bddf8 <__cxa_finalize@plt+0x11bcde8> │ │ │ │ - bvc fe9bdefc <__cxa_finalize@plt+0xfe9bceec> │ │ │ │ - bhi 9fdd40 <__cxa_finalize@plt+0x9fcd30> │ │ │ │ + bvc bdbac <__cxa_finalize@plt+0xbcb9c> │ │ │ │ + bvc 3dc88 <__cxa_finalize@plt+0x3cc78> │ │ │ │ + bvs 7dd8c <__cxa_finalize@plt+0x7cd7c> │ │ │ │ + bvc 11bdf28 <__cxa_finalize@plt+0x11bcf18> │ │ │ │ + bvc fe9be02c <__cxa_finalize@plt+0xfe9bd01c> │ │ │ │ + bhi 9fde70 <__cxa_finalize@plt+0x9fce60> │ │ │ │ cdp 1, 11, cr13, cr5, cr6, {7} │ │ │ │ - b 13e502c <__cxa_finalize@plt+0x13e401c> │ │ │ │ + b 13e515c <__cxa_finalize@plt+0x13e414c> │ │ │ │ cdp 0, 15, cr0, cr1, cr10, {4} │ │ │ │ svclt 0x00acfa10 │ │ │ │ - beq 7e674 <__cxa_finalize@plt+0x7d664> │ │ │ │ - beq 3e678 <__cxa_finalize@plt+0x3d668> │ │ │ │ - ldcl 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ + beq 7e7a4 <__cxa_finalize@plt+0x7d794> │ │ │ │ + beq 3e7a8 <__cxa_finalize@plt+0x3d798> │ │ │ │ + stcl 7, cr15, [r0], #-1016 @ 0xfffffc08 │ │ │ │ strmi r2, [r6], -r0, lsl #4 │ │ │ │ movwlt r1, #36613 @ 0x8f05 │ │ │ │ svccs 0x0004f845 │ │ │ │ addsmi r3, r4, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0x4653d1fa │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ @ instruction: 0x4638fcbd │ │ │ │ - ldcl 7, cr15, [r2], #-1016 @ 0xfffffc08 │ │ │ │ + bl ff6c0690 <__cxa_finalize@plt+0xff6bf680> │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ - blhi 2bd864 <__cxa_finalize@plt+0x2bc854> │ │ │ │ + blhi 2bd994 <__cxa_finalize@plt+0x2bc984> │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ + bllt ff4406a0 <__cxa_finalize@plt+0xff43f690> │ │ │ │ adccs r4, r8, #15360 @ 0x3c00 │ │ │ │ ldmdami r0, {r0, r1, r2, r3, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ ldrbtmi r3, [r8], #-792 @ 0xfffffce8 │ │ │ │ - mcrr 7, 15, pc, r6, cr14 @ │ │ │ │ - blmi 3945c4 <__cxa_finalize@plt+0x3935b4> │ │ │ │ + bl febc06b4 <__cxa_finalize@plt+0xfebbf6a4> │ │ │ │ + blmi 3946f4 <__cxa_finalize@plt+0x3936e4> │ │ │ │ stcls 4, cr4, [r3], {120} @ 0x78 │ │ │ │ tstcs r1, r2, lsr #4 │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ - ldc 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ + ldc 7, cr15, [lr], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ - stmdami r9, {r2, r3, r5, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdami r9, {r2, r4, r7, sl, fp, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-2823 @ 0xfffff4f9 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq sp, r1, r2, ror #22 │ │ │ │ - andeq r3, r0, r0, lsr #14 │ │ │ │ - andeq r2, r0, sl, lsr sl │ │ │ │ - andeq r2, r0, lr, asr #20 │ │ │ │ - andeq r2, r0, r8, asr sl │ │ │ │ + andeq sp, r1, r2, lsr sl │ │ │ │ + strdeq r3, [r0], -r0 │ │ │ │ + andeq r2, r0, sl, lsl #18 │ │ │ │ + andeq r2, r0, lr, lsl r9 │ │ │ │ + andeq r2, r0, r8, lsr #18 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r2, r0, lr, lsr sl │ │ │ │ + andeq r2, r0, lr, lsl #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi bda90 <__cxa_finalize@plt+0xbca80> │ │ │ │ + blhi bdbc0 <__cxa_finalize@plt+0xbcbb0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ cdp 8, 15, cr6, cr0, cr4, {0} │ │ │ │ @ instruction: 0xf8df8a40 │ │ │ │ @ instruction: 0x460de0b8 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ stccs 4, cr4, [r0], {254} @ 0xfe │ │ │ │ stmvs r0, {r1, r2, r3, r6, ip, lr, pc} │ │ │ │ - ldc 3, cr2, [pc, #48] @ 2630 <__cxa_finalize@plt+0x1620> │ │ │ │ - blx e4ea6 <__cxa_finalize@plt+0xe3e96> │ │ │ │ + ldc 3, cr2, [pc, #48] @ 2760 <__cxa_finalize@plt+0x1750> │ │ │ │ + blx e4fd6 <__cxa_finalize@plt+0xe3fc6> │ │ │ │ ldcl 12, cr0, [r0, #16] │ │ │ │ andcc r7, ip, r2, lsl #20 │ │ │ │ - bvc fda50 <__cxa_finalize@plt+0xfca40> │ │ │ │ - bvc fe9fdfb0 <__cxa_finalize@plt+0xfe9fcfa0> │ │ │ │ - bvc 1fdf34 <__cxa_finalize@plt+0x1fcf24> │ │ │ │ - bvc ff9fe0e0 <__cxa_finalize@plt+0xff9fd0d0> │ │ │ │ - bvc ff23e0f0 <__cxa_finalize@plt+0xff23d0e0> │ │ │ │ - blx 43e1e8 <__cxa_finalize@plt+0x43d1d8> │ │ │ │ + bvc fdb80 <__cxa_finalize@plt+0xfcb70> │ │ │ │ + bvc fe9fe0e0 <__cxa_finalize@plt+0xfe9fd0d0> │ │ │ │ + bvc 1fe064 <__cxa_finalize@plt+0x1fd054> │ │ │ │ + bvc ff9fe210 <__cxa_finalize@plt+0xff9fd200> │ │ │ │ + bvc ff23e220 <__cxa_finalize@plt+0xff23d210> │ │ │ │ + blx 43e318 <__cxa_finalize@plt+0x43d308> │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {6} │ │ │ │ strmi r8, [r4, #2631] @ 0xa47 │ │ │ │ - blmi 7b6ddc <__cxa_finalize@plt+0x7b5dcc> │ │ │ │ + blmi 7b6f0c <__cxa_finalize@plt+0x7b5efc> │ │ │ │ andhi pc, r3, lr, asr r8 @ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ - stcl 7, cr15, [r2], {254} @ 0xfe │ │ │ │ + stc 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf8d84604 │ │ │ │ cdpcs 0, 0, cr0, cr0, cr0, {0} │ │ │ │ strtmi fp, [r6], -r8, lsl #30 │ │ │ │ - stc 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ + ldc 7, cr15, [r6], {254} @ 0xfe │ │ │ │ svclt 0x00082d00 │ │ │ │ ldmiblt r7, {r0, r2, r9, sl, lr} │ │ │ │ - bvs fe43de74 <__cxa_finalize@plt+0xfe43ce64> │ │ │ │ - bpl 43de78 <__cxa_finalize@plt+0x43ce68> │ │ │ │ - bvc ff9fe240 <__cxa_finalize@plt+0xff9fd230> │ │ │ │ - bvc ff1fe144 <__cxa_finalize@plt+0xff1fd134> │ │ │ │ - bvc fea3e004 <__cxa_finalize@plt+0xfea3cff4> │ │ │ │ - bvs 9fe188 <__cxa_finalize@plt+0x9fd178> │ │ │ │ - bvs ff23e240 <__cxa_finalize@plt+0xff23d230> │ │ │ │ - blx 43e238 <__cxa_finalize@plt+0x43d228> │ │ │ │ + bvs fe43dfa4 <__cxa_finalize@plt+0xfe43cf94> │ │ │ │ + bpl 43dfa8 <__cxa_finalize@plt+0x43cf98> │ │ │ │ + bvc ff9fe370 <__cxa_finalize@plt+0xff9fd360> │ │ │ │ + bvc ff1fe274 <__cxa_finalize@plt+0xff1fd264> │ │ │ │ + bvc fea3e134 <__cxa_finalize@plt+0xfea3d124> │ │ │ │ + bvs 9fe2b8 <__cxa_finalize@plt+0x9fd2a8> │ │ │ │ + bvs ff23e370 <__cxa_finalize@plt+0xff23d360> │ │ │ │ + blx 43e368 <__cxa_finalize@plt+0x43d358> │ │ │ │ vmov.f64 d13, #13 @ 0x40680000 3.625 │ │ │ │ vrintx.f32 s17, s13 │ │ │ │ vmov.f32 s0, #0 @ 0x40000000 2.0 │ │ │ │ ldrtmi r0, [r1], -r8, asr #20 │ │ │ │ - blhi bd97c <__cxa_finalize@plt+0xbc96c> │ │ │ │ + blhi bdaac <__cxa_finalize@plt+0xbca9c> │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00141f0 │ │ │ │ - mcr 12, 6, fp, cr8, cr13, {7} │ │ │ │ + cdp 12, 12, cr11, cr8, cr5, {3} │ │ │ │ ldrb r0, [r2, r6, lsr #20]! │ │ │ │ - bhi 7dd18 <__cxa_finalize@plt+0x7cd08> │ │ │ │ + bhi 7de48 <__cxa_finalize@plt+0x7ce38> │ │ │ │ svclt 0x0000e7c7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq sp, r1, r0, ror #17 │ │ │ │ + @ instruction: 0x0001d7b0 │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl feb598b4 <__cxa_finalize@plt+0xfeb588a4> │ │ │ │ + bl feb599e4 <__cxa_finalize@plt+0xfeb589d4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46010ff8 │ │ │ │ ldrbtmi r4, [r8], #-2116 @ 0xfffff7bc │ │ │ │ - stc 7, cr15, [r6], {254} @ 0xfe │ │ │ │ + bl 1bc07ec <__cxa_finalize@plt+0x1bbf7dc> │ │ │ │ stmdbmi r4, {r0, r1, r6, r9, fp, lr}^ │ │ │ │ ldrbtmi r4, [sl], #-2116 @ 0xfffff7bc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ - bl fffc06cc <__cxa_finalize@plt+0xfffbf6bc> │ │ │ │ + bl 19c07fc <__cxa_finalize@plt+0x19bf7ec> │ │ │ │ @ instruction: 0xf7fe200a │ │ │ │ - stmdami r1, {r1, r2, r4, r5, r6, r8, r9, fp, sp, lr, pc}^ │ │ │ │ + stmdami r1, {r1, r2, r3, r4, r6, r7, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - stmdami r0, {r1, r2, r6, sl, fp, sp, lr, pc}^ │ │ │ │ + stmdami r0, {r1, r2, r3, r5, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami pc!, {r1, r6, sl, fp, sp, lr, pc} @ │ │ │ │ + ldmdami pc!, {r1, r3, r5, r7, r8, r9, fp, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami lr!, {r1, r2, r3, r4, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami lr!, {r1, r2, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami sp!, {r1, r3, r4, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami sp!, {r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami ip!, {r1, r2, r4, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami ip!, {r1, r2, r3, r4, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami fp!, {r1, r4, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami fp!, {r1, r3, r4, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami sl!, {r1, r2, r3, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami sl!, {r1, r2, r4, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r9!, {r1, r3, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r9!, {r1, r4, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r8!, {r1, r2, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r8!, {r1, r2, r3, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r7!, {r1, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r7!, {r1, r3, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r6!, {r1, r2, r3, r4, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r6!, {r1, r2, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r5!, {r1, r3, r4, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r5!, {r1, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r4!, {r1, r2, r4, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r4!, {r1, r2, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r3!, {r1, r4, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r3!, {r1, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r2!, {r1, r2, r3, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r2!, {r1, r2, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r1!, {r1, r3, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r1!, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - andcs lr, sl, r6, lsl #24 │ │ │ │ - bl bc0760 <__cxa_finalize@plt+0xbbf750> │ │ │ │ + andcs lr, sl, lr, ror #22 │ │ │ │ + b fe5c0890 <__cxa_finalize@plt+0xfe5bf880> │ │ │ │ ldrbtmi r4, [r8], #-2094 @ 0xfffff7d2 │ │ │ │ - bl fffc0768 <__cxa_finalize@plt+0xfffbf758> │ │ │ │ + bl 19c0898 <__cxa_finalize@plt+0x19bf888> │ │ │ │ ldrbtmi r4, [r8], #-2093 @ 0xfffff7d3 │ │ │ │ - bl ffec0770 <__cxa_finalize@plt+0xffebf760> │ │ │ │ + bl 18c08a0 <__cxa_finalize@plt+0x18bf890> │ │ │ │ @ instruction: 0xf7fe200a │ │ │ │ - stmdami fp!, {r2, r5, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdami fp!, {r2, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - stmdami sl!, {r2, r4, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdami sl!, {r2, r3, r4, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - strdcs lr, [sl], -r0 │ │ │ │ - bl 64078c <__cxa_finalize@plt+0x63f77c> │ │ │ │ + andcs lr, sl, r8, asr fp │ │ │ │ + b fe0408bc <__cxa_finalize@plt+0xfe03f8ac> │ │ │ │ ldrbtmi r4, [r8], #-2087 @ 0xfffff7d9 │ │ │ │ - bl ffa40794 <__cxa_finalize@plt+0xffa3f784> │ │ │ │ + bl 14408c4 <__cxa_finalize@plt+0x143f8b4> │ │ │ │ ldrbtmi r4, [r8], #-2086 @ 0xfffff7da │ │ │ │ - bl ff94079c <__cxa_finalize@plt+0xff93f78c> │ │ │ │ + bl 13408cc <__cxa_finalize@plt+0x133f8bc> │ │ │ │ ldrbtmi r4, [r8], #-2085 @ 0xfffff7db │ │ │ │ - bl ff8407a4 <__cxa_finalize@plt+0xff83f794> │ │ │ │ + bl 12408d4 <__cxa_finalize@plt+0x123f8c4> │ │ │ │ ldrbtmi r4, [r8], #-2084 @ 0xfffff7dc │ │ │ │ - bl ff7407ac <__cxa_finalize@plt+0xff73f79c> │ │ │ │ + bl 11408dc <__cxa_finalize@plt+0x113f8cc> │ │ │ │ @ instruction: 0xf7fe200a │ │ │ │ - stmdami r2!, {r1, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdami r2!, {r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldrdcs lr, [sl], -r6 │ │ │ │ - b fffc07c0 <__cxa_finalize@plt+0xfffbf7b0> │ │ │ │ + andcs lr, sl, lr, lsr fp │ │ │ │ + b 19c08f0 <__cxa_finalize@plt+0x19bf8e0> │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ - svclt 0x0000ec18 │ │ │ │ - andeq r2, r0, r2, ror #18 │ │ │ │ - andeq r2, r0, sl, ror r9 │ │ │ │ - andeq r2, r0, r8, lsr #19 │ │ │ │ - @ instruction: 0x000029b6 │ │ │ │ - @ instruction: 0x000029b4 │ │ │ │ - ldrdeq r2, [r0], -ip │ │ │ │ - andeq r2, r0, r4, lsl #20 │ │ │ │ - andeq r2, r0, ip, lsr sl │ │ │ │ - andeq r2, r0, ip, asr sl │ │ │ │ - andeq r2, r0, r0, lsr #21 │ │ │ │ - @ instruction: 0x00002ab8 │ │ │ │ - strdeq r2, [r0], -ip │ │ │ │ - andeq r2, r0, r8, lsl fp │ │ │ │ - andeq r2, r0, r0, ror #22 │ │ │ │ - andeq r2, r0, r8, lsl #23 │ │ │ │ - andeq r2, r0, r4, asr #23 │ │ │ │ - strdeq r2, [r0], -r8 │ │ │ │ - andeq r2, r0, ip, lsl ip │ │ │ │ - andeq r2, r0, r4, asr #24 │ │ │ │ - andeq r2, r0, r4, asr ip │ │ │ │ - andeq r2, r0, r0, ror ip │ │ │ │ - muleq r0, sl, ip │ │ │ │ - @ instruction: 0x00002cbe │ │ │ │ - strdeq r2, [r0], -r8 │ │ │ │ - andeq r2, r0, ip, lsr sp │ │ │ │ - andeq r2, r0, r6, ror #26 │ │ │ │ - andeq r2, r0, lr, lsl #27 │ │ │ │ - @ instruction: 0x00002dba │ │ │ │ - andeq r2, r0, r6, ror #27 │ │ │ │ - andeq r2, r0, r8, lsl #28 │ │ │ │ + svclt 0x0000eb80 │ │ │ │ + andeq r2, r0, r2, lsr r8 │ │ │ │ + andeq r2, r0, sl, asr #16 │ │ │ │ + andeq r2, r0, r8, ror r8 │ │ │ │ + andeq r2, r0, r6, lsl #17 │ │ │ │ + andeq r2, r0, r4, lsl #17 │ │ │ │ + andeq r2, r0, ip, lsr #17 │ │ │ │ + ldrdeq r2, [r0], -r4 │ │ │ │ + andeq r2, r0, ip, lsl #18 │ │ │ │ + andeq r2, r0, ip, lsr #18 │ │ │ │ + andeq r2, r0, r0, ror r9 │ │ │ │ + andeq r2, r0, r8, lsl #19 │ │ │ │ + andeq r2, r0, ip, asr #19 │ │ │ │ + andeq r2, r0, r8, ror #19 │ │ │ │ + andeq r2, r0, r0, lsr sl │ │ │ │ + andeq r2, r0, r8, asr sl │ │ │ │ + muleq r0, r4, sl │ │ │ │ + andeq r2, r0, r8, asr #21 │ │ │ │ + andeq r2, r0, ip, ror #21 │ │ │ │ + andeq r2, r0, r4, lsl fp │ │ │ │ + andeq r2, r0, r4, lsr #22 │ │ │ │ + andeq r2, r0, r0, asr #22 │ │ │ │ + andeq r2, r0, sl, ror #22 │ │ │ │ + andeq r2, r0, lr, lsl #23 │ │ │ │ + andeq r2, r0, r8, asr #23 │ │ │ │ + andeq r2, r0, ip, lsl #24 │ │ │ │ + andeq r2, r0, r6, lsr ip │ │ │ │ + andeq r2, r0, lr, asr ip │ │ │ │ + andeq r2, r0, sl, lsl #25 │ │ │ │ + @ instruction: 0x00002cb6 │ │ │ │ + ldrdeq r2, [r0], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 43dd08 <__cxa_finalize@plt+0x43ccf8> │ │ │ │ + blhi 43de38 <__cxa_finalize@plt+0x43ce28> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 5, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4615b0d1 │ │ │ │ - bhi 183e324 <__cxa_finalize@plt+0x183d314> │ │ │ │ + bhi 183e454 <__cxa_finalize@plt+0x183d444> │ │ │ │ strmi r4, [r2], r9, lsl #13 │ │ │ │ andsls sl, r1, #425984 @ 0x68000 │ │ │ │ @ instruction: 0xf89da81b │ │ │ │ cdp 1, 11, cr4, cr0, cr8, {5} │ │ │ │ - bmi e6917c <__cxa_finalize@plt+0xe6816c> │ │ │ │ + bmi e692ac <__cxa_finalize@plt+0xe6829c> │ │ │ │ @ instruction: 0x461c9413 │ │ │ │ ldrbtmi r9, [sl], #-786 @ 0xfffffcee │ │ │ │ ldmpl r3, {r0, r1, r2, r4, r5, r8, r9, fp, lr}^ │ │ │ │ movtls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl cc0888 <__cxa_finalize@plt+0xcbf878> │ │ │ │ + b fe6c09b8 <__cxa_finalize@plt+0xfe6bf9a8> │ │ │ │ ldc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ @ instruction: 0xf7feba1a │ │ │ │ - @ instruction: 0xeeb0eaf2 │ │ │ │ + @ instruction: 0xeeb0ea5a │ │ │ │ strmi r0, [r3], r8, asr #20 │ │ │ │ @ instruction: 0xf7fe9014 │ │ │ │ - @ instruction: 0xeeb0eaf2 │ │ │ │ + @ instruction: 0xeeb0ea5a │ │ │ │ vneg.f32 s20, s0 │ │ │ │ vldr s1, [sp, #288] @ 0x120 │ │ │ │ @ instruction: 0xf7feba1b │ │ │ │ - vstrcs d14, [r0, #-440] @ 0xfffffe48 │ │ │ │ - bvc 97e038 <__cxa_finalize@plt+0x97d028> │ │ │ │ - bvs 3e49c <__cxa_finalize@plt+0x3d48c> │ │ │ │ - bpl 93df40 <__cxa_finalize@plt+0x93cf30> │ │ │ │ - bpl 23e4a0 <__cxa_finalize@plt+0x23d490> │ │ │ │ - bvc 8fdf48 <__cxa_finalize@plt+0x8fcf38> │ │ │ │ - bvs 3e3c8 <__cxa_finalize@plt+0x3d3b8> │ │ │ │ + vstrcs s28, [r0, #-856] @ 0xfffffca8 │ │ │ │ + bvc 97e168 <__cxa_finalize@plt+0x97d158> │ │ │ │ + bvs 3e5cc <__cxa_finalize@plt+0x3d5bc> │ │ │ │ + bpl 93e070 <__cxa_finalize@plt+0x93d060> │ │ │ │ + bpl 23e5d0 <__cxa_finalize@plt+0x23d5c0> │ │ │ │ + bvc 8fe078 <__cxa_finalize@plt+0x8fd068> │ │ │ │ + bvs 3e4f8 <__cxa_finalize@plt+0x3d4e8> │ │ │ │ mrc 15, 7, fp, cr0, cr8, {0} │ │ │ │ @ instruction: 0xf8d96a65 │ │ │ │ svclt 0x0018300c │ │ │ │ - bvc 117e4a0 <__cxa_finalize@plt+0x117d490> │ │ │ │ + bvc 117e5d0 <__cxa_finalize@plt+0x117d5c0> │ │ │ │ mrc 15, 5, fp, cr0, cr8, {0} │ │ │ │ vcvt.u16.f32 s14, s14, #4 │ │ │ │ vdiv.f32 s13, s12, s0 │ │ │ │ vstr s13, [sp, #668] @ 0x29c │ │ │ │ vdiv.f32 s13, s12, s28 │ │ │ │ vdiv.f32 s13, s14, s15 │ │ │ │ vstr s15, [sp, #156] @ 0x9c │ │ │ │ vstr s13, [sp, #60] @ 0x3c │ │ │ │ - blcs 21144 <__cxa_finalize@plt+0x20134> │ │ │ │ + blcs 21274 <__cxa_finalize@plt+0x20264> │ │ │ │ subshi pc, r2, #0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls sl, #47901 @ 0xbb1d │ │ │ │ movwls sl, #52000 @ 0xcb20 │ │ │ │ movwls sl, #56099 @ 0xdb23 │ │ │ │ - bge e2d620 <__cxa_finalize@plt+0xe2c610> │ │ │ │ - blcc ffffed4c <__cxa_finalize@plt+0xffffdd3c> │ │ │ │ + bge e2d750 <__cxa_finalize@plt+0xe2c740> │ │ │ │ + blcc ffffee7c <__cxa_finalize@plt+0xffffde6c> │ │ │ │ andsls sl, r6, #62, 30 @ 0xf8 │ │ │ │ rsblt pc, r0, sp, asr #17 │ │ │ │ ldrbmi sl, [r3], pc, lsr #20 │ │ │ │ @ instruction: 0x46ca9215 │ │ │ │ strbmi sl, [r1], ip, lsr #20 │ │ │ │ - bge 103e4f8 <__cxa_finalize@plt+0x103d4e8> │ │ │ │ - bls ff27e418 <__cxa_finalize@plt+0xff27d408> │ │ │ │ + bge 103e628 <__cxa_finalize@plt+0x103d618> │ │ │ │ + bls ff27e548 <__cxa_finalize@plt+0xff27d538> │ │ │ │ ldcge 14, cr10, [r2, #-236]! @ 0xffffff14 │ │ │ │ @ instruction: 0x4698ac35 │ │ │ │ - blhi 3e420 <__cxa_finalize@plt+0x3d410> │ │ │ │ + blhi 3e550 <__cxa_finalize@plt+0x3d540> │ │ │ │ smladls sl, r7, r2, r9 │ │ │ │ svclt 0x0000e0f0 │ │ │ │ svccc 0x00b504f3 │ │ │ │ svccc 0x00ac5345 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq sp, r1, r6, asr r6 │ │ │ │ + andeq sp, r1, r6, lsr #10 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ @ instruction: 0xf50d9f0b │ │ │ │ andcs r7, r0, sl, lsl #25 │ │ │ │ cdp 0, 11, cr9, cr0, cr14, {2} │ │ │ │ @ instruction: 0xf50d2b45 │ │ │ │ ldm r7, {r4, r7, r9, sl, fp, ip, sp, lr} │ │ │ │ stm ip, {r0, r1, r2} │ │ │ │ - bls 30299c <__cxa_finalize@plt+0x30198c> │ │ │ │ - bmi 11bdff8 <__cxa_finalize@plt+0x11bcfe8> │ │ │ │ - bvc 11fdffc <__cxa_finalize@plt+0x11fcfec> │ │ │ │ - bcc 117e100 <__cxa_finalize@plt+0x117d0f0> │ │ │ │ - bmi ff13e46c <__cxa_finalize@plt+0xff13d45c> │ │ │ │ - bvc ff1fe470 <__cxa_finalize@plt+0xff1fd460> │ │ │ │ - bcc ff8fe474 <__cxa_finalize@plt+0xff8fd464> │ │ │ │ + bls 302acc <__cxa_finalize@plt+0x301abc> │ │ │ │ + bmi 11be128 <__cxa_finalize@plt+0x11bd118> │ │ │ │ + bvc 11fe12c <__cxa_finalize@plt+0x11fd11c> │ │ │ │ + bcc 117e230 <__cxa_finalize@plt+0x117d220> │ │ │ │ + bmi ff13e59c <__cxa_finalize@plt+0xff13d58c> │ │ │ │ + bvc ff1fe5a0 <__cxa_finalize@plt+0xff1fd590> │ │ │ │ + bcc ff8fe5a4 <__cxa_finalize@plt+0xff8fd594> │ │ │ │ vmul.f32 s24, s8, s14 │ │ │ │ vmul.f64 d4, d7, d8 │ │ │ │ stm lr, {r3, r8, r9, fp, ip, sp, lr} │ │ │ │ cdp 0, 2, cr0, cr3, cr7, {0} │ │ │ │ stmdbls sp, {r3, r8, r9, fp, ip, sp} │ │ │ │ cdpvc 5, 9, cr15, cr6, cr13, {0} │ │ │ │ - blcs 127e1c4 <__cxa_finalize@plt+0x127d1b4> │ │ │ │ - blmi 123e478 <__cxa_finalize@plt+0x123d468> │ │ │ │ - blmi 27e1d8 <__cxa_finalize@plt+0x27d1c8> │ │ │ │ - blvc 11be480 <__cxa_finalize@plt+0x11bd470> │ │ │ │ - blvc 27e1d0 <__cxa_finalize@plt+0x27d1c0> │ │ │ │ - bcc 123e13c <__cxa_finalize@plt+0x123d12c> │ │ │ │ + blcs 127e2f4 <__cxa_finalize@plt+0x127d2e4> │ │ │ │ + blmi 123e5a8 <__cxa_finalize@plt+0x123d598> │ │ │ │ + blmi 27e308 <__cxa_finalize@plt+0x27d2f8> │ │ │ │ + blvc 11be5b0 <__cxa_finalize@plt+0x11bd5a0> │ │ │ │ + blvc 27e300 <__cxa_finalize@plt+0x27d2f0> │ │ │ │ + bcc 123e26c <__cxa_finalize@plt+0x123d25c> │ │ │ │ @ instruction: 0xeeb7c907 │ │ │ │ vcvt.f64.f32 d3, s7 │ │ │ │ vcvt.f32.f64 s4, d2 │ │ │ │ vnmul.f64 d4, d19, d4 │ │ │ │ vmov.f64 d3, #120 @ 0x3fc00000 1.5 │ │ │ │ vstr d7, [sp, #796] @ 0x31c │ │ │ │ vmov.f32 s4, s12 │ │ │ │ @@ -1669,133 +1744,133 @@ │ │ │ │ vcvt.f32.f64 s4, d2 │ │ │ │ vcvt.f32.f64 s8, d4 │ │ │ │ vstr d7, [sp, #796] @ 0x31c │ │ │ │ vstr s4, [sp, #292] @ 0x124 │ │ │ │ vstr s8, [sp, #296] @ 0x128 │ │ │ │ stm lr, {r3, r6, r9, fp, ip, sp, lr} │ │ │ │ strbtmi r0, [r0], -r7 │ │ │ │ - bmi 133e0b0 <__cxa_finalize@plt+0x133d0a0> │ │ │ │ - bvc 137e0b4 <__cxa_finalize@plt+0x137d0a4> │ │ │ │ - bcc 12fe1b8 <__cxa_finalize@plt+0x12fd1a8> │ │ │ │ - bmi ff13e524 <__cxa_finalize@plt+0xff13d514> │ │ │ │ - bvc ff1fe528 <__cxa_finalize@plt+0xff1fd518> │ │ │ │ - bcc ff8fe52c <__cxa_finalize@plt+0xff8fd51c> │ │ │ │ - blmi 23e2e4 <__cxa_finalize@plt+0x23d2d4> │ │ │ │ - blvc 23e2f4 <__cxa_finalize@plt+0x23d2e4> │ │ │ │ - blcc 23e2e8 <__cxa_finalize@plt+0x23d2d8> │ │ │ │ - blpl 127e270 <__cxa_finalize@plt+0x127d260> │ │ │ │ - blmi 123e524 <__cxa_finalize@plt+0x123d514> │ │ │ │ - blmi 27e284 <__cxa_finalize@plt+0x27d274> │ │ │ │ - blvs 27e278 <__cxa_finalize@plt+0x27d268> │ │ │ │ - blpl ff17e54c <__cxa_finalize@plt+0xff17d53c> │ │ │ │ - blmi ff13e550 <__cxa_finalize@plt+0xff13d540> │ │ │ │ - blvs ff1be554 <__cxa_finalize@plt+0xff1bd544> │ │ │ │ - bpl 133e0b0 <__cxa_finalize@plt+0x133d0a0> │ │ │ │ - bmi 137e0b4 <__cxa_finalize@plt+0x137d0a4> │ │ │ │ - bvs 12fe0b8 <__cxa_finalize@plt+0x12fd0a8> │ │ │ │ - blx fee3ea8c <__cxa_finalize@plt+0xfee3da7c> │ │ │ │ - bvc 3fe200 <__cxa_finalize@plt+0x3fd1f0> │ │ │ │ - beq 9be0c4 <__cxa_finalize@plt+0x9bd0b4> │ │ │ │ - beq 9fe1c8 <__cxa_finalize@plt+0x9fd1b8> │ │ │ │ - bvc ff9fe318 <__cxa_finalize@plt+0xff9fd308> │ │ │ │ - bvc 3be210 <__cxa_finalize@plt+0x3bd200> │ │ │ │ - bne a3e0d4 <__cxa_finalize@plt+0xa3d0c4> │ │ │ │ - bvc 19fe2a4 <__cxa_finalize@plt+0x19fd294> │ │ │ │ - bvc 43e21c <__cxa_finalize@plt+0x43d20c> │ │ │ │ - bleq 123e56c <__cxa_finalize@plt+0x123d55c> │ │ │ │ - bgt 63e124 <__cxa_finalize@plt+0x63d114> │ │ │ │ - bvc 19fe2b8 <__cxa_finalize@plt+0x19fd2a8> │ │ │ │ - bvc ff1fe594 <__cxa_finalize@plt+0xff1fd584> │ │ │ │ - bleq 23e2d8 <__cxa_finalize@plt+0x23d2c8> │ │ │ │ - bvc ff33e6a0 <__cxa_finalize@plt+0xff33d690> │ │ │ │ - bleq ff03e5a0 <__cxa_finalize@plt+0xff03d590> │ │ │ │ - beq 9fe348 <__cxa_finalize@plt+0x9fd338> │ │ │ │ - ldmdb lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bvc ff03e6c4 <__cxa_finalize@plt+0xff03d6b4> │ │ │ │ - bne 43e344 <__cxa_finalize@plt+0x43d334> │ │ │ │ + bmi 133e1e0 <__cxa_finalize@plt+0x133d1d0> │ │ │ │ + bvc 137e1e4 <__cxa_finalize@plt+0x137d1d4> │ │ │ │ + bcc 12fe2e8 <__cxa_finalize@plt+0x12fd2d8> │ │ │ │ + bmi ff13e654 <__cxa_finalize@plt+0xff13d644> │ │ │ │ + bvc ff1fe658 <__cxa_finalize@plt+0xff1fd648> │ │ │ │ + bcc ff8fe65c <__cxa_finalize@plt+0xff8fd64c> │ │ │ │ + blmi 23e414 <__cxa_finalize@plt+0x23d404> │ │ │ │ + blvc 23e424 <__cxa_finalize@plt+0x23d414> │ │ │ │ + blcc 23e418 <__cxa_finalize@plt+0x23d408> │ │ │ │ + blpl 127e3a0 <__cxa_finalize@plt+0x127d390> │ │ │ │ + blmi 123e654 <__cxa_finalize@plt+0x123d644> │ │ │ │ + blmi 27e3b4 <__cxa_finalize@plt+0x27d3a4> │ │ │ │ + blvs 27e3a8 <__cxa_finalize@plt+0x27d398> │ │ │ │ + blpl ff17e67c <__cxa_finalize@plt+0xff17d66c> │ │ │ │ + blmi ff13e680 <__cxa_finalize@plt+0xff13d670> │ │ │ │ + blvs ff1be684 <__cxa_finalize@plt+0xff1bd674> │ │ │ │ + bpl 133e1e0 <__cxa_finalize@plt+0x133d1d0> │ │ │ │ + bmi 137e1e4 <__cxa_finalize@plt+0x137d1d4> │ │ │ │ + bvs 12fe1e8 <__cxa_finalize@plt+0x12fd1d8> │ │ │ │ + blx 83ebbc <__cxa_finalize@plt+0x83dbac> │ │ │ │ + bvc 3fe330 <__cxa_finalize@plt+0x3fd320> │ │ │ │ + beq 9be1f4 <__cxa_finalize@plt+0x9bd1e4> │ │ │ │ + beq 9fe2f8 <__cxa_finalize@plt+0x9fd2e8> │ │ │ │ + bvc ff9fe448 <__cxa_finalize@plt+0xff9fd438> │ │ │ │ + bvc 3be340 <__cxa_finalize@plt+0x3bd330> │ │ │ │ + bne a3e204 <__cxa_finalize@plt+0xa3d1f4> │ │ │ │ + bvc 19fe3d4 <__cxa_finalize@plt+0x19fd3c4> │ │ │ │ + bvc 43e34c <__cxa_finalize@plt+0x43d33c> │ │ │ │ + bleq 123e69c <__cxa_finalize@plt+0x123d68c> │ │ │ │ + bgt 63e254 <__cxa_finalize@plt+0x63d244> │ │ │ │ + bvc 19fe3e8 <__cxa_finalize@plt+0x19fd3d8> │ │ │ │ + bvc ff1fe6c4 <__cxa_finalize@plt+0xff1fd6b4> │ │ │ │ + bleq 23e408 <__cxa_finalize@plt+0x23d3f8> │ │ │ │ + bvc ff33e7d0 <__cxa_finalize@plt+0xff33d7c0> │ │ │ │ + bleq ff03e6d0 <__cxa_finalize@plt+0xff03d6c0> │ │ │ │ + beq 9fe478 <__cxa_finalize@plt+0x9fd468> │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bvc ff03e7f4 <__cxa_finalize@plt+0xff03d7e4> │ │ │ │ + bne 43e474 <__cxa_finalize@plt+0x43d464> │ │ │ │ vmov.32 r9, d7[0] │ │ │ │ - b 88d51c <__cxa_finalize@plt+0x88c50c> │ │ │ │ + b 88d64c <__cxa_finalize@plt+0x88c63c> │ │ │ │ addsmi r7, r3, #536870926 @ 0x2000000e │ │ │ │ ldrmi fp, [r1], -r8, asr #31 │ │ │ │ vmovpl r9, sl, d2 │ │ │ │ - blls 668f38 <__cxa_finalize@plt+0x667f28> │ │ │ │ + blls 669068 <__cxa_finalize@plt+0x668058> │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf8da815a │ │ │ │ ldrmi r1, [r9], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0xf8dd68cb │ │ │ │ strbtmi lr, [ip], r8, lsr #32 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ muleq r7, lr, r8 │ │ │ │ andeq lr, r7, ip, lsl #17 │ │ │ │ ldm r6, {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf001000e │ │ │ │ - @ instruction: 0xf8dafb5b │ │ │ │ + @ instruction: 0xf8dafac3 │ │ │ │ strbmi r3, [fp, #-12] │ │ │ │ teqphi lr, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x2014f8da │ │ │ │ movwne lr, #39503 @ 0x9a4f │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ ldmne r0, {r2, r3, r8, r9, sl, sp}^ │ │ │ │ ldmib r0, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - blx 1fab4e <__cxa_finalize@plt+0x1f9b3e> │ │ │ │ - blx 1c7356 <__cxa_finalize@plt+0x1c6346> │ │ │ │ - blx 1ca38a <__cxa_finalize@plt+0x1c937a> │ │ │ │ + blx 1fac7e <__cxa_finalize@plt+0x1f9c6e> │ │ │ │ + blx 1c7486 <__cxa_finalize@plt+0x1c6476> │ │ │ │ + blx 1ca4ba <__cxa_finalize@plt+0x1c94aa> │ │ │ │ svcls 0x000b1c00 │ │ │ │ stm r7, {r0, r1, r2, r9, fp, lr, pc} │ │ │ │ svcls 0x000c0007 │ │ │ │ muleq r7, lr, r8 │ │ │ │ andeq lr, r7, r7, lsl #17 │ │ │ │ ldm ip, {r0, r2, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ stm r7, {r0, r1, r2} │ │ │ │ andcs r0, r0, r7 │ │ │ │ subls r9, r4, fp, lsl #30 │ │ │ │ muleq r7, r7, r8 │ │ │ │ andeq lr, r7, r6, lsl #17 │ │ │ │ - bvc f7e2f4 <__cxa_finalize@plt+0xf7d2e4> │ │ │ │ - bvs efe2f8 <__cxa_finalize@plt+0xefd2e8> │ │ │ │ + bvc f7e424 <__cxa_finalize@plt+0xf7d414> │ │ │ │ + bvs efe428 <__cxa_finalize@plt+0xefd418> │ │ │ │ vmul.f32 s18, s22, s24 │ │ │ │ svcls 0x000a7aa7 │ │ │ │ - bvc 9fe53c <__cxa_finalize@plt+0x9fd52c> │ │ │ │ - bvc fe9be4c0 <__cxa_finalize@plt+0xfe9bd4b0> │ │ │ │ + bvc 9fe66c <__cxa_finalize@plt+0x9fd65c> │ │ │ │ + bvc fe9be5f0 <__cxa_finalize@plt+0xfe9bd5e0> │ │ │ │ vnmls.f32 s24, s22, s14 │ │ │ │ stm r7, {r1, r2, r5, r9, fp, ip, sp, lr} │ │ │ │ stmdbls sp, {r0, r1, r2} │ │ │ │ stmdbgt r7, {r1, r2, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ andeq lr, r7, r8, lsl #17 │ │ │ │ - bcc fe9fe454 <__cxa_finalize@plt+0xfe9fd444> │ │ │ │ + bcc fe9fe584 <__cxa_finalize@plt+0xfe9fd574> │ │ │ │ muleq r7, r6, r8 │ │ │ │ andeq lr, r7, r5, lsl #17 │ │ │ │ - bpl 9fe460 <__cxa_finalize@plt+0x9fd450> │ │ │ │ - bvc cbe1f0 <__cxa_finalize@plt+0xcbd1e0> │ │ │ │ - bcs ff1fe69c <__cxa_finalize@plt+0xff1fd68c> │ │ │ │ - bvc d3e2f8 <__cxa_finalize@plt+0xd3d2e8> │ │ │ │ + bpl 9fe590 <__cxa_finalize@plt+0x9fd580> │ │ │ │ + bvc cbe320 <__cxa_finalize@plt+0xcbd310> │ │ │ │ + bcs ff1fe7cc <__cxa_finalize@plt+0xff1fd7bc> │ │ │ │ + bvc d3e428 <__cxa_finalize@plt+0xd3d418> │ │ │ │ muleq r7, r5, r8 │ │ │ │ andeq lr, r7, r7, lsl #17 │ │ │ │ - bvc 103e344 <__cxa_finalize@plt+0x103d334> │ │ │ │ - bvs fbe348 <__cxa_finalize@plt+0xfbd338> │ │ │ │ - blcs 23e460 <__cxa_finalize@plt+0x23d450> │ │ │ │ + bvc 103e474 <__cxa_finalize@plt+0x103d464> │ │ │ │ + bvs fbe478 <__cxa_finalize@plt+0xfbd468> │ │ │ │ + blcs 23e590 <__cxa_finalize@plt+0x23d580> │ │ │ │ muleq r7, r7, r8 │ │ │ │ - bvc fe9fe48c <__cxa_finalize@plt+0xfe9fd47c> │ │ │ │ - bvc 9fe590 <__cxa_finalize@plt+0x9fd580> │ │ │ │ + bvc fe9fe5bc <__cxa_finalize@plt+0xfe9fd5ac> │ │ │ │ + bvc 9fe6c0 <__cxa_finalize@plt+0x9fd6b0> │ │ │ │ cdp 15, 4, cr9, cr11, cr10, {0} │ │ │ │ stm r4, {r1, r2, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ cdp 0, 1, cr0, cr11, cr7, {0} │ │ │ │ stm r6, {r1, r2, r5, r9, fp, ip, sp, lr} │ │ │ │ ldm r7, {r0, r1, r2} │ │ │ │ stm r5, {r0, r1, r2} │ │ │ │ svcls 0x00150007 │ │ │ │ - bvc d3e338 <__cxa_finalize@plt+0xd3d328> │ │ │ │ - bmi fe9fe4b0 <__cxa_finalize@plt+0xfe9fd4a0> │ │ │ │ - bvs 9fe4b4 <__cxa_finalize@plt+0x9fd4a4> │ │ │ │ - bvc cbe244 <__cxa_finalize@plt+0xcbd234> │ │ │ │ - bgt ff1fe6f0 <__cxa_finalize@plt+0xff1fd6e0> │ │ │ │ + bvc d3e468 <__cxa_finalize@plt+0xd3d458> │ │ │ │ + bmi fe9fe5e0 <__cxa_finalize@plt+0xfe9fd5d0> │ │ │ │ + bvs 9fe5e4 <__cxa_finalize@plt+0x9fd5d4> │ │ │ │ + bvc cbe374 <__cxa_finalize@plt+0xcbd364> │ │ │ │ + bgt ff1fe820 <__cxa_finalize@plt+0xff1fd810> │ │ │ │ muleq r7, r5, r8 │ │ │ │ andeq lr, r7, r7, lsl #17 │ │ │ │ muleq r7, r7, r8 │ │ │ │ andeq lr, r7, r4, lsl #17 │ │ │ │ ldcl 15, cr9, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xee2c5a3c │ │ │ │ vldr d28, [sp, #32] │ │ │ │ @@ -1803,221 +1878,221 @@ │ │ │ │ cdp 0, 0, cr0, cr10, cr7, {0} │ │ │ │ vldr s11, [sp, #660] @ 0x294 │ │ │ │ @ instruction: 0xee1a6a3f │ │ │ │ vmul.f32 s6, s22, s11 │ │ │ │ vldr s0, [sp, #668] @ 0x29c │ │ │ │ vnmul.f32 s15, s22, s2 │ │ │ │ svcls 0x00177a27 │ │ │ │ - bvs fe9be47c <__cxa_finalize@plt+0xfe9bd46c> │ │ │ │ - bmi 9be4c0 <__cxa_finalize@plt+0x9bd4b0> │ │ │ │ - bvc fe1fe588 <__cxa_finalize@plt+0xfe1fd578> │ │ │ │ - beq 1fe4cc <__cxa_finalize@plt+0x1fd4bc> │ │ │ │ + bvs fe9be5ac <__cxa_finalize@plt+0xfe9bd59c> │ │ │ │ + bmi 9be5f0 <__cxa_finalize@plt+0x9bd5e0> │ │ │ │ + bvc fe1fe6b8 <__cxa_finalize@plt+0xfe1fd6a8> │ │ │ │ + beq 1fe5fc <__cxa_finalize@plt+0x1fd5ec> │ │ │ │ muleq r7, r8, r8 │ │ │ │ andeq lr, r7, r5, lsl #17 │ │ │ │ - bpl ff17e748 <__cxa_finalize@plt+0xff17d738> │ │ │ │ - bcc ff0fe74c <__cxa_finalize@plt+0xff0fd73c> │ │ │ │ - bvs ff1be750 <__cxa_finalize@plt+0xff1bd740> │ │ │ │ - bmi ff13e754 <__cxa_finalize@plt+0xff13d744> │ │ │ │ - blpl 23e510 <__cxa_finalize@plt+0x23d500> │ │ │ │ - bvc d3e3b4 <__cxa_finalize@plt+0xd3d3a4> │ │ │ │ - beq cbe2b8 <__cxa_finalize@plt+0xcbd2a8> │ │ │ │ - beq fe9fe630 <__cxa_finalize@plt+0xfe9fd620> │ │ │ │ + bpl ff17e878 <__cxa_finalize@plt+0xff17d868> │ │ │ │ + bcc ff0fe87c <__cxa_finalize@plt+0xff0fd86c> │ │ │ │ + bvs ff1be880 <__cxa_finalize@plt+0xff1bd870> │ │ │ │ + bmi ff13e884 <__cxa_finalize@plt+0xff13d874> │ │ │ │ + blpl 23e640 <__cxa_finalize@plt+0x23d630> │ │ │ │ + bvc d3e4e4 <__cxa_finalize@plt+0xd3d4d4> │ │ │ │ + beq cbe3e8 <__cxa_finalize@plt+0xcbd3d8> │ │ │ │ + beq fe9fe760 <__cxa_finalize@plt+0xfe9fd750> │ │ │ │ muleq r7, r5, r8 │ │ │ │ - blvs 23e528 <__cxa_finalize@plt+0x23d518> │ │ │ │ - bl 23e524 <__cxa_finalize@plt+0x23d514> │ │ │ │ - blmi 123e758 <__cxa_finalize@plt+0x123d748> │ │ │ │ - blmi 27e4b0 <__cxa_finalize@plt+0x27d4a0> │ │ │ │ - blpl 123e760 <__cxa_finalize@plt+0x123d750> │ │ │ │ + blvs 23e658 <__cxa_finalize@plt+0x23d648> │ │ │ │ + bl 23e654 <__cxa_finalize@plt+0x23d644> │ │ │ │ + blmi 123e888 <__cxa_finalize@plt+0x123d878> │ │ │ │ + blmi 27e5e0 <__cxa_finalize@plt+0x27d5d0> │ │ │ │ + blpl 123e890 <__cxa_finalize@plt+0x123d880> │ │ │ │ andeq lr, r7, r7, lsl #17 │ │ │ │ - bvc 9fe550 <__cxa_finalize@plt+0x9fd540> │ │ │ │ - blpl 27e4c4 <__cxa_finalize@plt+0x27d4b4> │ │ │ │ + bvc 9fe680 <__cxa_finalize@plt+0x9fd670> │ │ │ │ + blpl 27e5f4 <__cxa_finalize@plt+0x27d5e4> │ │ │ │ muleq r7, r7, r8 │ │ │ │ andeq lr, r7, r8, lsl #17 │ │ │ │ - blle 23e544 <__cxa_finalize@plt+0x23d534> │ │ │ │ + blle 23e674 <__cxa_finalize@plt+0x23d664> │ │ │ │ andeq lr, r7, r4, lsl #17 │ │ │ │ - bne ff03e79c <__cxa_finalize@plt+0xff03d78c> │ │ │ │ - bvc 10be438 <__cxa_finalize@plt+0x10bd428> │ │ │ │ - bvs be334 <__cxa_finalize@plt+0xbd324> │ │ │ │ - blmi ff13e7a8 <__cxa_finalize@plt+0xff13d798> │ │ │ │ + bne ff03e8cc <__cxa_finalize@plt+0xff03d8bc> │ │ │ │ + bvc 10be568 <__cxa_finalize@plt+0x10bd558> │ │ │ │ + bvs be464 <__cxa_finalize@plt+0xbd454> │ │ │ │ + blmi ff13e8d8 <__cxa_finalize@plt+0xff13d8c8> │ │ │ │ @ instruction: 0xeef79a11 │ │ │ │ vnmla.f64 d22, d26, d5 │ │ │ │ vmla.f32 s0, s20, s15 │ │ │ │ vldr s14, [fp, #668] @ 0x29c │ │ │ │ vstr s10, [sp, #12] │ │ │ │ @ instruction: 0xee214a3d │ │ │ │ tstls r9, #8, 22 @ 0x2000 │ │ │ │ - bvs 103e420 <__cxa_finalize@plt+0x103d410> │ │ │ │ - bvs ff1be7cc <__cxa_finalize@plt+0xff1bd7bc> │ │ │ │ - bpl ff17e7d0 <__cxa_finalize@plt+0xff17d7c0> │ │ │ │ - blvs 23e590 <__cxa_finalize@plt+0x23d580> │ │ │ │ - bcc ff83e7d8 <__cxa_finalize@plt+0xff83d7c8> │ │ │ │ - bvc ff1fe7dc <__cxa_finalize@plt+0xff1fd7cc> │ │ │ │ - blpl 23e598 <__cxa_finalize@plt+0x23d588> │ │ │ │ - blmi 11be7c8 <__cxa_finalize@plt+0x11bd7b8> │ │ │ │ - blcc 23e598 <__cxa_finalize@plt+0x23d588> │ │ │ │ - blmi 27e518 <__cxa_finalize@plt+0x27d508> │ │ │ │ - blvc 23e5b0 <__cxa_finalize@plt+0x23d5a0> │ │ │ │ - blcs 11be7d8 <__cxa_finalize@plt+0x11bd7c8> │ │ │ │ - blx 11be7de <__cxa_finalize@plt+0x11bd7ce> │ │ │ │ - blcs 27e550 <__cxa_finalize@plt+0x27d540> │ │ │ │ - blx 27e52a <__cxa_finalize@plt+0x27d51a> │ │ │ │ - blgt 117e7e8 <__cxa_finalize@plt+0x117d7d8> │ │ │ │ - blne 117e7ec <__cxa_finalize@plt+0x117d7dc> │ │ │ │ - blne 127e564 <__cxa_finalize@plt+0x127d554> │ │ │ │ - blgt 127e56c <__cxa_finalize@plt+0x127d55c> │ │ │ │ - bleq ff13e914 <__cxa_finalize@plt+0xff13d904> │ │ │ │ - blmi 117e7fc <__cxa_finalize@plt+0x117d7ec> │ │ │ │ - blmi 127e54c <__cxa_finalize@plt+0x127d53c> │ │ │ │ - blcc 123e804 <__cxa_finalize@plt+0x123d7f4> │ │ │ │ - blcc 27e564 <__cxa_finalize@plt+0x27d554> │ │ │ │ - blcs ff0be928 <__cxa_finalize@plt+0xff0bd918> │ │ │ │ - blgt ff33e82c <__cxa_finalize@plt+0xff33d81c> │ │ │ │ - blcs ff07e830 <__cxa_finalize@plt+0xff07d820> │ │ │ │ - blx ff3fe836 <__cxa_finalize@plt+0xff3fd826> │ │ │ │ - beq efe490 <__cxa_finalize@plt+0xefd480> │ │ │ │ - bcs fbe494 <__cxa_finalize@plt+0xfbd484> │ │ │ │ - bcs f3e398 <__cxa_finalize@plt+0xf3d388> │ │ │ │ - bgt ffe39c <__cxa_finalize@plt+0xffd38c> │ │ │ │ - blmi ff13e848 <__cxa_finalize@plt+0xff13d838> │ │ │ │ - blx 107e3a4 <__cxa_finalize@plt+0x107d394> │ │ │ │ - blcc ff0fe850 <__cxa_finalize@plt+0xff0fd840> │ │ │ │ - bmi 10be3ac <__cxa_finalize@plt+0x10bd39c> │ │ │ │ - bcc 10fe3b0 <__cxa_finalize@plt+0x10fd3a0> │ │ │ │ + bvs 103e550 <__cxa_finalize@plt+0x103d540> │ │ │ │ + bvs ff1be8fc <__cxa_finalize@plt+0xff1bd8ec> │ │ │ │ + bpl ff17e900 <__cxa_finalize@plt+0xff17d8f0> │ │ │ │ + blvs 23e6c0 <__cxa_finalize@plt+0x23d6b0> │ │ │ │ + bcc ff83e908 <__cxa_finalize@plt+0xff83d8f8> │ │ │ │ + bvc ff1fe90c <__cxa_finalize@plt+0xff1fd8fc> │ │ │ │ + blpl 23e6c8 <__cxa_finalize@plt+0x23d6b8> │ │ │ │ + blmi 11be8f8 <__cxa_finalize@plt+0x11bd8e8> │ │ │ │ + blcc 23e6c8 <__cxa_finalize@plt+0x23d6b8> │ │ │ │ + blmi 27e648 <__cxa_finalize@plt+0x27d638> │ │ │ │ + blvc 23e6e0 <__cxa_finalize@plt+0x23d6d0> │ │ │ │ + blcs 11be908 <__cxa_finalize@plt+0x11bd8f8> │ │ │ │ + blx 11be90e <__cxa_finalize@plt+0x11bd8fe> │ │ │ │ + blcs 27e680 <__cxa_finalize@plt+0x27d670> │ │ │ │ + blx 27e65a <__cxa_finalize@plt+0x27d64a> │ │ │ │ + blgt 117e918 <__cxa_finalize@plt+0x117d908> │ │ │ │ + blne 117e91c <__cxa_finalize@plt+0x117d90c> │ │ │ │ + blne 127e694 <__cxa_finalize@plt+0x127d684> │ │ │ │ + blgt 127e69c <__cxa_finalize@plt+0x127d68c> │ │ │ │ + bleq ff13ea44 <__cxa_finalize@plt+0xff13da34> │ │ │ │ + blmi 117e92c <__cxa_finalize@plt+0x117d91c> │ │ │ │ + blmi 127e67c <__cxa_finalize@plt+0x127d66c> │ │ │ │ + blcc 123e934 <__cxa_finalize@plt+0x123d924> │ │ │ │ + blcc 27e694 <__cxa_finalize@plt+0x27d684> │ │ │ │ + blcs ff0bea58 <__cxa_finalize@plt+0xff0bda48> │ │ │ │ + blgt ff33e95c <__cxa_finalize@plt+0xff33d94c> │ │ │ │ + blcs ff07e960 <__cxa_finalize@plt+0xff07d950> │ │ │ │ + blx ff3fe966 <__cxa_finalize@plt+0xff3fd956> │ │ │ │ + beq efe5c0 <__cxa_finalize@plt+0xefd5b0> │ │ │ │ + bcs fbe5c4 <__cxa_finalize@plt+0xfbd5b4> │ │ │ │ + bcs f3e4c8 <__cxa_finalize@plt+0xf3d4b8> │ │ │ │ + bgt ffe4cc <__cxa_finalize@plt+0xffd4bc> │ │ │ │ + blmi ff13e978 <__cxa_finalize@plt+0xff13d968> │ │ │ │ + blx 107e4d4 <__cxa_finalize@plt+0x107d4c4> │ │ │ │ + blcc ff0fe980 <__cxa_finalize@plt+0xff0fd970> │ │ │ │ + bmi 10be4dc <__cxa_finalize@plt+0x10bd4cc> │ │ │ │ + bcc 10fe4e0 <__cxa_finalize@plt+0x10fd4d0> │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0x4630adf1 │ │ │ │ - @ instruction: 0xf938f001 │ │ │ │ - bvc 3fe500 <__cxa_finalize@plt+0x3fd4f0> │ │ │ │ - beq a7e3c4 <__cxa_finalize@plt+0xa7d3b4> │ │ │ │ - beq abe4c8 <__cxa_finalize@plt+0xabd4b8> │ │ │ │ - bvc ff9fe618 <__cxa_finalize@plt+0xff9fd608> │ │ │ │ - bvc 3be510 <__cxa_finalize@plt+0x3bd500> │ │ │ │ - bne afe3d4 <__cxa_finalize@plt+0xafd3c4> │ │ │ │ - bvc 19fe5a4 <__cxa_finalize@plt+0x19fd594> │ │ │ │ + @ instruction: 0xf8a0f001 │ │ │ │ + bvc 3fe630 <__cxa_finalize@plt+0x3fd620> │ │ │ │ + beq a7e4f4 <__cxa_finalize@plt+0xa7d4e4> │ │ │ │ + beq abe5f8 <__cxa_finalize@plt+0xabd5e8> │ │ │ │ + bvc ff9fe748 <__cxa_finalize@plt+0xff9fd738> │ │ │ │ + bvc 3be640 <__cxa_finalize@plt+0x3bd630> │ │ │ │ + bne afe504 <__cxa_finalize@plt+0xafd4f4> │ │ │ │ + bvc 19fe6d4 <__cxa_finalize@plt+0x19fd6c4> │ │ │ │ @ instruction: 0xf04fe67e │ │ │ │ @ instruction: 0xe6a633ff │ │ │ │ - blmi 2555d0 <__cxa_finalize@plt+0x2545c0> │ │ │ │ + blmi 255700 <__cxa_finalize@plt+0x2546f0> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 13dce20 <__cxa_finalize@plt+0x13dbe10> │ │ │ │ + blls 13dcf50 <__cxa_finalize@plt+0x13dbf40> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ ldc 0, cr11, [sp], #324 @ 0x144 │ │ │ │ pop {r4, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7fe8ff0 │ │ │ │ - svclt 0x0000e8be │ │ │ │ - andeq sp, r1, r4, lsr #2 │ │ │ │ + svclt 0x0000e826 │ │ │ │ + strdeq ip, [r1], -r4 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl feb59fe0 <__cxa_finalize@plt+0xfeb58fd0> │ │ │ │ + bl feb5a110 <__cxa_finalize@plt+0xfeb59100> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 546d68 <__cxa_finalize@plt+0x545d58> │ │ │ │ - blmi 56f008 <__cxa_finalize@plt+0x56dff8> │ │ │ │ + bmi 546e98 <__cxa_finalize@plt+0x545e88> │ │ │ │ + blmi 56f138 <__cxa_finalize@plt+0x56e128> │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ ldmpl r3, {r3, r5, r6, r9, sl, lr}^ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x00faf7fd │ │ │ │ + svc 0x0062f7fd │ │ │ │ vadd.i8 d25, d4, d0 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ - bls 83a48 <__cxa_finalize@plt+0x82a38> │ │ │ │ + bls 83b78 <__cxa_finalize@plt+0x82b68> │ │ │ │ smlatbeq r3, r0, fp, pc @ │ │ │ │ - bls 49014 <__cxa_finalize@plt+0x48004> │ │ │ │ + bls 49144 <__cxa_finalize@plt+0x48134> │ │ │ │ tstpne r2, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ - bmi 2a9a28 <__cxa_finalize@plt+0x2a8a18> │ │ │ │ + bmi 2a9b58 <__cxa_finalize@plt+0x2a8b48> │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ ldrbtmi r4, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r2, lsl #2 │ │ │ │ - blx 140fae <__cxa_finalize@plt+0x13ff9e> │ │ │ │ - stm r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andeq sp, r1, r6, ror #1 │ │ │ │ + blx 1410de <__cxa_finalize@plt+0x1400ce> │ │ │ │ + svc 0x00eef7fd │ │ │ │ + @ instruction: 0x0001cfb6 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - strheq sp, [r1], -r2 │ │ │ │ + andeq ip, r1, r2, lsl #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb5a050 <__cxa_finalize@plt+0xfeb59040> │ │ │ │ + bl feb5a180 <__cxa_finalize@plt+0xfeb59170> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1550 @ 0x60e │ │ │ │ ldrtmi r2, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0x712b602b │ │ │ │ - svc 0x00d2f7fd │ │ │ │ + svc 0x003af7fd │ │ │ │ svclt 0x00184286 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stccc 6, cr4, [r1, #-16] │ │ │ │ @ instruction: 0xf8141d07 │ │ │ │ cmplt r6, r1, lsl #30 │ │ │ │ - ldmda r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x007ef7fd │ │ │ │ adcsmi r6, ip, #196608 @ 0x30000 │ │ │ │ eorcc pc, r6, r3, asr r8 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldcllt 1, cr13, [r8, #972]! @ 0x3cc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb5a098 <__cxa_finalize@plt+0xfeb59088> │ │ │ │ + bl feb5a1c8 <__cxa_finalize@plt+0xfeb591b8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r0, {r0, r2, r9, sl, lr} │ │ │ │ strmi fp, [r4], fp, asr #3 │ │ │ │ @ instruction: 0xf81cb180 │ │ │ │ andcs r3, r0, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf811b15b │ │ │ │ ldrmi lr, [lr, #2] │ │ │ │ mrrcne 1, 15, sp, r3, cr7 │ │ │ │ teqlt r4, ip, asr #25 │ │ │ │ @ instruction: 0xf81c461a │ │ │ │ - blcs 11acc <__cxa_finalize@plt+0x10abc> │ │ │ │ + blcs 11bfc <__cxa_finalize@plt+0x10bec> │ │ │ │ strdvs sp, [fp], -r3 @ │ │ │ │ bicsmi fp, r2, #56, 26 @ 0xe00 │ │ │ │ @ instruction: 0xf80c4663 │ │ │ │ eorvs r4, fp, r2 │ │ │ │ - blmi 13cebc <__cxa_finalize@plt+0x13beac> │ │ │ │ + blmi 13cfec <__cxa_finalize@plt+0x13bfdc> │ │ │ │ stmdbmi r4, {r0, r3, r4, r5, r6, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ - svc 0x0096f7fd │ │ │ │ - andeq r2, r0, r6, ror #27 │ │ │ │ - andeq r2, r0, r0, lsr #21 │ │ │ │ - andeq r2, r0, sl, lsr #21 │ │ │ │ + mrc 7, 7, APSR_nzcv, cr14, cr13, {7} │ │ │ │ + @ instruction: 0x00002cb6 │ │ │ │ + andeq r2, r0, r0, ror r9 │ │ │ │ + andeq r2, r0, sl, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb5a100 <__cxa_finalize@plt+0xfeb590f0> │ │ │ │ + bl feb5a230 <__cxa_finalize@plt+0xfeb59220> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ eorcs r0, r4, r8, ror #31 │ │ │ │ - @ instruction: 0xf7fe4d19 │ │ │ │ - @ instruction: 0x4604e812 │ │ │ │ + @ instruction: 0xf7fd4d19 │ │ │ │ + @ instruction: 0x4604ef7a │ │ │ │ andscs r2, r0, r1, lsl #12 │ │ │ │ @ instruction: 0x6126447d │ │ │ │ - stmda sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x0072f7fd │ │ │ │ orrslt r6, r0, r0, ror #2 │ │ │ │ strcs r2, [r0, -ip] │ │ │ │ rscvs r6, r7, r6, rrx │ │ │ │ - stmda r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x006af7fd │ │ │ │ bicslt r6, r0, r0, lsr #1 │ │ │ │ addvc pc, r6, pc, asr #8 │ │ │ │ mvnvs r6, r7, lsr #32 │ │ │ │ - svc 0x00faf7fd │ │ │ │ + svc 0x0062f7fd │ │ │ │ cmnlt r0, r0, lsr #4 │ │ │ │ @ instruction: 0x61a74620 │ │ │ │ stmdami fp, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r8], #-2827 @ 0xfffff4f5 │ │ │ │ eorcs r5, r2, #15400960 @ 0xeb0000 │ │ │ │ ldmdavs fp, {r0, r4, r5, r9, sl, lr} │ │ │ │ - svc 0x00daf7fd │ │ │ │ - @ instruction: 0xf7fe4630 │ │ │ │ - stmdami r7, {r4, r6, fp, sp, lr, pc} │ │ │ │ + svc 0x0042f7fd │ │ │ │ + @ instruction: 0xf7fd4630 │ │ │ │ + stmdami r7, {r3, r4, r5, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-2821 @ 0xfffff4fb │ │ │ │ stmdami r6, {r1, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-2819 @ 0xfffff4fd │ │ │ │ svclt 0x0000e7ee │ │ │ │ - andeq ip, r1, r0, asr #31 │ │ │ │ - muleq r0, lr, r0 │ │ │ │ + muleq r1, r0, lr │ │ │ │ + andeq r1, r0, lr, ror #30 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r2, r0, r6, lsl #1 │ │ │ │ - andeq r2, r0, lr, ror r0 │ │ │ │ + andeq r1, r0, r6, asr pc │ │ │ │ + andeq r1, r0, lr, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb5a18c <__cxa_finalize@plt+0xfeb5917c> │ │ │ │ + bl feb5a2bc <__cxa_finalize@plt+0xfeb592ac> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldmib r0, {r3, r4, r8, sl, fp, lr}^ │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ stmvs r0, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stc 2, cr4, [sp, #616] @ 0x268 │ │ │ │ vstr s1, [sp, #4] │ │ │ │ @@ -2026,28 +2101,28 @@ │ │ │ │ mrrcne 3, 0, r2, r5, cr12 │ │ │ │ movweq pc, #11011 @ 0x2b03 @ │ │ │ │ ldmdb r2, {r2, r9, fp, sp, pc} │ │ │ │ stm r3, {r0, r1, r2} │ │ │ │ eorvs r0, r5, r7 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ subseq r2, r3, r8, lsl r1 │ │ │ │ - blx 9b15e <__cxa_finalize@plt+0x9a14e> │ │ │ │ + blx 9b28e <__cxa_finalize@plt+0x9a27e> │ │ │ │ @ instruction: 0xf7fdf101 │ │ │ │ - strdvs lr, [r0], ip @ │ │ │ │ + adcvs lr, r0, r4, ror #30 │ │ │ │ stmdavs r2!, {r3, r8, ip, sp, pc} │ │ │ │ - blmi 1fcf80 <__cxa_finalize@plt+0x1fbf70> │ │ │ │ + blmi 1fd0b0 <__cxa_finalize@plt+0x1fc0a0> │ │ │ │ stmdami r7, {r1, r5, r9, sp} │ │ │ │ ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ ldmdavs fp, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ - svc 0x008ef7fd │ │ │ │ - @ instruction: 0xf7fe2001 │ │ │ │ - svclt 0x0000e804 │ │ │ │ - andeq ip, r1, r8, lsr pc │ │ │ │ + mrc 7, 7, APSR_nzcv, cr6, cr13, {7} │ │ │ │ + @ instruction: 0xf7fd2001 │ │ │ │ + svclt 0x0000ef6c │ │ │ │ + andeq ip, r1, r8, lsl #28 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r2, r0, r2 │ │ │ │ + ldrdeq r1, [r0], -r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8df461e │ │ │ │ ldmib r0, {r2, r3, r4, r6, ip, pc}^ │ │ │ │ strmi r5, [r4], -r3, lsl #6 │ │ │ │ @@ -2059,273 +2134,273 @@ │ │ │ │ andhi pc, r3, r0, asr #16 │ │ │ │ stmib ip, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8cc7601 │ │ │ │ rscvs r3, r5, ip │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ cmneq r9, fp, rrx │ │ │ │ @ instruction: 0xf7fd6123 │ │ │ │ - strhvs lr, [r0, #-254]! @ 0xffffff02 │ │ │ │ + cmnvs r0, r6, lsr #30 │ │ │ │ stmiavs r5!, {r3, r8, ip, sp, pc}^ │ │ │ │ - blmi 1fcffc <__cxa_finalize@plt+0x1fbfec> │ │ │ │ + blmi 1fd12c <__cxa_finalize@plt+0x1fc11c> │ │ │ │ stmdami r7, {r1, r5, r9, sp} │ │ │ │ ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ andcc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0xf7fd681b │ │ │ │ - andcs lr, r1, r0, asr pc │ │ │ │ - svc 0x00c4f7fd │ │ │ │ - @ instruction: 0x0001ceb4 │ │ │ │ + @ instruction: 0x2001eeb8 │ │ │ │ + svc 0x002cf7fd │ │ │ │ + andeq ip, r1, r4, lsl #27 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r1, r0, r6, lsl #31 │ │ │ │ + andeq r1, r0, r6, asr lr │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8df68c3 │ │ │ │ ldrbtmi fp, [fp], #84 @ 0x54 │ │ │ │ @ instruction: 0xf8dfb1c3 │ │ │ │ @ instruction: 0xf04fa050 │ │ │ │ stmdbvs r1, {fp}^ │ │ │ │ ldrbtmi r4, [sl], #1542 @ 0x606 │ │ │ │ - b 13d4bb0 <__cxa_finalize@plt+0x13d3ba0> │ │ │ │ + b 13d4ce0 <__cxa_finalize@plt+0x13d3cd0> │ │ │ │ strcs r1, [r0], #-1800 @ 0xfffff8f8 │ │ │ │ ldmdavs r3!, {r0, r2, r5, r7} │ │ │ │ ldmibpl r2, {r1, r3, r6, r8, fp, ip}^ │ │ │ │ andle r4, r9, #-1610612727 @ 0xa0000009 │ │ │ │ stccs 4, cr3, [r3], {1} │ │ │ │ ldmvs r3!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ stmiale lr!, {r0, r1, r6, r8, sl, lr}^ │ │ │ │ svchi 0x00f8e8bd │ │ │ │ ldrbmi r4, [r1], -r7, lsl #22 │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7fd6818 │ │ │ │ - ldmdbvs r1!, {r2, r5, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmdbvs r1!, {r2, r3, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf845440d │ │ │ │ strb r9, [r9, r7]! │ │ │ │ - andeq ip, r1, lr, lsr lr │ │ │ │ - strdeq r2, [r0], -sl │ │ │ │ + andeq ip, r1, lr, lsl #26 │ │ │ │ + andeq r2, r0, sl, asr #15 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb5a2fc <__cxa_finalize@plt+0xfeb592ec> │ │ │ │ + bl feb5a42c <__cxa_finalize@plt+0xfeb5941c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 6870a4 <__cxa_finalize@plt+0x686094> │ │ │ │ - blmi 6af310 <__cxa_finalize@plt+0x6ae300> │ │ │ │ + bmi 6871d4 <__cxa_finalize@plt+0x6861c4> │ │ │ │ + blmi 6af440 <__cxa_finalize@plt+0x6ae430> │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0x460d4e19 │ │ │ │ ldmpl r3, {r1, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmdavc sl, {r0, sp, lr, pc} │ │ │ │ @ instruction: 0x4631b992 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4603feb3 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - blmi 3d5978 <__cxa_finalize@plt+0x3d4968> │ │ │ │ + blmi 3d5aa8 <__cxa_finalize@plt+0x3d4a98> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 5d1a4 <__cxa_finalize@plt+0x5c194> │ │ │ │ + blls 5d2d4 <__cxa_finalize@plt+0x5c2c4> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ strbtmi r4, [r8], -ip, lsl #18 │ │ │ │ ldrbtmi r9, [r9], #-768 @ 0xfffffd00 │ │ │ │ mrc2 7, 4, pc, cr14, cr15, {7} │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ - mrc 14, 5, lr, cr7, cr0, {1} │ │ │ │ + mrc 13, 5, lr, cr7, cr8, {4} │ │ │ │ andcs r0, r1, r0, asr #23 │ │ │ │ - beq 3e778 <__cxa_finalize@plt+0x3d768> │ │ │ │ + beq 3e8a8 <__cxa_finalize@plt+0x3d898> │ │ │ │ @ instruction: 0xf7fde7e4 │ │ │ │ - svclt 0x0000eef0 │ │ │ │ - andeq ip, r1, sl, asr #27 │ │ │ │ + svclt 0x0000ee58 │ │ │ │ + muleq r1, sl, ip │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - @ instruction: 0x000028b0 │ │ │ │ - andeq ip, r1, r0, lsr #27 │ │ │ │ - andeq r2, r0, r6, ror r8 │ │ │ │ + andeq r2, r0, r0, lsl #15 │ │ │ │ + andeq ip, r1, r0, ror ip │ │ │ │ + andeq r2, r0, r6, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb5a388 <__cxa_finalize@plt+0xfeb59378> │ │ │ │ + bl feb5a4b8 <__cxa_finalize@plt+0xfeb594a8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs r7, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - bvs 16f7b0 <__cxa_finalize@plt+0x16e7a0> │ │ │ │ + bvs 16f8e0 <__cxa_finalize@plt+0x16e8d0> │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ strcc lr, [r1], #-4 │ │ │ │ strvc pc, [r6, #1285] @ 0x505 │ │ │ │ @ instruction: 0xd00742bc │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - svc 0x0022f7fd │ │ │ │ + mcr 7, 4, pc, cr10, cr13, {7} @ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 31b8 <__cxa_finalize@plt+0x21a8> @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 32e8 <__cxa_finalize@plt+0x22d8> @ │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ smlalbtlt r6, sl, r2, r8 │ │ │ │ - bl dd6d0 <__cxa_finalize@plt+0xdc6c0> │ │ │ │ + bl dd800 <__cxa_finalize@plt+0xdc7f0> │ │ │ │ ldmib r3, {r1, ip}^ │ │ │ │ stmib r3, {r0, r8, sp}^ │ │ │ │ tstcc r0, #268435456 @ 0x10000000 │ │ │ │ mvnsle r4, r3, lsl #5 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb5a3e0 <__cxa_finalize@plt+0xfeb593d0> │ │ │ │ + bl feb5a510 <__cxa_finalize@plt+0xfeb59500> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ stmdavs r1, {r1, r2, r7, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0006880 │ │ │ │ - stmdavs r1!, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fe6880 │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stc 8, cr6, [sp, #640] @ 0x280 │ │ │ │ vstr s1, [sp] │ │ │ │ vstr s0, [sp, #4] │ │ │ │ biclt r1, r1, r2, lsl #20 │ │ │ │ strmi r2, [r3], -ip, lsl #4 │ │ │ │ andeq pc, r1, #2048 @ 0x800 │ │ │ │ - bvs 3e95c <__cxa_finalize@plt+0x3d94c> │ │ │ │ + bvs 3ea8c <__cxa_finalize@plt+0x3da7c> │ │ │ │ ldc 3, cr3, [r3, #-48] @ 0xffffffd0 │ │ │ │ vldr s15, [r3, #-8] │ │ │ │ addsmi r7, r3, #4096 @ 0x1000 │ │ │ │ - bvs ff03ebf8 <__cxa_finalize@plt+0xff03dbe8> │ │ │ │ - bvc 183eb00 <__cxa_finalize@plt+0x183daf0> │ │ │ │ - bvc ff07ec04 <__cxa_finalize@plt+0xff07dbf4> │ │ │ │ - bvs fe738 <__cxa_finalize@plt+0xfd728> │ │ │ │ - bvc be63c <__cxa_finalize@plt+0xbd62c> │ │ │ │ - bvc 7e740 <__cxa_finalize@plt+0x7d730> │ │ │ │ - ldc 1, cr13, [pc, #936] @ 35e0 <__cxa_finalize@plt+0x25d0> │ │ │ │ + bvs ff03ed28 <__cxa_finalize@plt+0xff03dd18> │ │ │ │ + bvc 183ec30 <__cxa_finalize@plt+0x183dc20> │ │ │ │ + bvc ff07ed34 <__cxa_finalize@plt+0xff07dd24> │ │ │ │ + bvs fe868 <__cxa_finalize@plt+0xfd858> │ │ │ │ + bvc be76c <__cxa_finalize@plt+0xbd75c> │ │ │ │ + bvc 7e870 <__cxa_finalize@plt+0x7d860> │ │ │ │ + ldc 1, cr13, [pc, #936] @ 3710 <__cxa_finalize@plt+0x2700> │ │ │ │ @ instruction: 0xeef00a1b │ │ │ │ vmov.f32 s0, s0 │ │ │ │ vstr s2, [sp, #256] @ 0x100 │ │ │ │ vstr s0, [sp, #12] │ │ │ │ vstr s0, [sp, #16] │ │ │ │ - @ instruction: 0xf0000a05 │ │ │ │ - cdp 14, 11, cr15, cr5, cr5, {4} │ │ │ │ + @ instruction: 0xf7fe0a05 │ │ │ │ + cdp 14, 11, cr15, cr5, cr11, {0} │ │ │ │ stmdavs r2!, {r6, r9, fp} │ │ │ │ - blx 43ee20 <__cxa_finalize@plt+0x43de10> │ │ │ │ + blx 43ef50 <__cxa_finalize@plt+0x43df40> │ │ │ │ mrc 15, 7, fp, cr7, cr6, {0} │ │ │ │ vmov.f32 s14, #112 @ 0x3f800000 1.0 │ │ │ │ vdiv.f32 s12, s14, s0 │ │ │ │ biclt r6, r2, r0, lsl #21 │ │ │ │ smlatbcs ip, r3, r8, r6 │ │ │ │ andcc pc, r2, #1024 @ 0x400 │ │ │ │ - bvs 3e9c4 <__cxa_finalize@plt+0x3d9b4> │ │ │ │ + bvs 3eaf4 <__cxa_finalize@plt+0x3dae4> │ │ │ │ ldc 3, cr3, [r3, #-48] @ 0xffffffd0 │ │ │ │ vldr s15, [r3, #-8] │ │ │ │ addsmi r7, sl, #4096 @ 0x1000 │ │ │ │ - bvs fe1bec20 <__cxa_finalize@plt+0xfe1bdc10> │ │ │ │ - bvc 1beb28 <__cxa_finalize@plt+0x1bdb18> │ │ │ │ - bvc fe1bec2c <__cxa_finalize@plt+0xfe1bdc1c> │ │ │ │ - bvs fe7a0 <__cxa_finalize@plt+0xfd790> │ │ │ │ - bvc be6a4 <__cxa_finalize@plt+0xbd694> │ │ │ │ - bvc 7e7a8 <__cxa_finalize@plt+0x7d798> │ │ │ │ + bvs fe1bed50 <__cxa_finalize@plt+0xfe1bdd40> │ │ │ │ + bvc 1bec58 <__cxa_finalize@plt+0x1bdc48> │ │ │ │ + bvc fe1bed5c <__cxa_finalize@plt+0xfe1bdd4c> │ │ │ │ + bvs fe8d0 <__cxa_finalize@plt+0xfd8c0> │ │ │ │ + bvc be7d4 <__cxa_finalize@plt+0xbd7c4> │ │ │ │ + bvc 7e8d8 <__cxa_finalize@plt+0x7d8c8> │ │ │ │ andlt sp, r6, sl, ror #3 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb5a4b0 <__cxa_finalize@plt+0xfeb594a0> │ │ │ │ + bl feb5a5e0 <__cxa_finalize@plt+0xfeb595d0> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcs r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - bcs b938c <__cxa_finalize@plt+0xb837c> │ │ │ │ - blcs b93d8 <__cxa_finalize@plt+0xb83c8> │ │ │ │ + bcs b94bc <__cxa_finalize@plt+0xb84ac> │ │ │ │ + blcs b9508 <__cxa_finalize@plt+0xb84f8> │ │ │ │ stmdavs r4, {r1, r3, r4, r5, fp, ip, lr, pc} │ │ │ │ stmvs r0, {r2, r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ stceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ streq pc, [r4], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf8d02901 │ │ │ │ svclt 0x0008c000 │ │ │ │ - bvc 7ea1c <__cxa_finalize@plt+0x7da0c> │ │ │ │ + bvc 7eb4c <__cxa_finalize@plt+0x7db3c> │ │ │ │ stmdbcs r2, {r0, r2, ip, lr, pc} │ │ │ │ mcr 15, 0, fp, cr7, cr4, {0} │ │ │ │ vldr s25, [r0, #576] @ 0x240 │ │ │ │ - bcs 61af4 <__cxa_finalize@plt+0x60ae4> │ │ │ │ + bcs 61c24 <__cxa_finalize@plt+0x60c14> │ │ │ │ @ instruction: 0xf8d0bf08 │ │ │ │ andle lr, r4, r4 │ │ │ │ svclt 0x00142a02 │ │ │ │ @ instruction: 0xf8d046e6 │ │ │ │ - blcs 7b320 <__cxa_finalize@plt+0x7a310> │ │ │ │ + blcs 7b450 <__cxa_finalize@plt+0x7a440> │ │ │ │ @ instruction: 0xf8d0bf08 │ │ │ │ andle ip, r3, r4 │ │ │ │ svclt 0x00082b02 │ │ │ │ ldrdgt pc, [r8], -r0 │ │ │ │ and pc, r4, r0, asr #17 │ │ │ │ stcl 0, cr3, [r0, #-48] @ 0xffffffd0 │ │ │ │ @ instruction: 0xf8407a03 │ │ │ │ adcmi ip, r0, #4, 24 @ 0x400 │ │ │ │ ldclt 1, cr13, [r0, #-856] @ 0xfffffca8 │ │ │ │ adcscs r4, r5, #14336 @ 0x3800 │ │ │ │ stmdami pc, {r1, r2, r3, r8, fp, lr} @ │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ ldrbtmi r3, [r8], #-780 @ 0xfffffcf4 │ │ │ │ - ldcl 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ + ldcl 7, cr15, [r8], {253} @ 0xfd │ │ │ │ adcscs r4, r7, #12, 22 @ 0x3000 │ │ │ │ stmdami sp, {r2, r3, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ ldrbtmi r3, [r8], #-780 @ 0xfffffcf4 │ │ │ │ - stcl 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ + stcl 7, cr15, [lr], {253} @ 0xfd │ │ │ │ adcscs r4, r6, #10240 @ 0x2800 │ │ │ │ stmdami fp, {r1, r3, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ ldrbtmi r3, [r8], #-780 @ 0xfffffcf4 │ │ │ │ - ldcl 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ - muleq r0, ip, r9 │ │ │ │ - andeq r2, r0, r6, asr r6 │ │ │ │ - muleq r0, r6, r6 │ │ │ │ - andeq r2, r0, r8, lsl #19 │ │ │ │ - andeq r2, r0, r2, asr #12 │ │ │ │ - @ instruction: 0x000026ba │ │ │ │ - andeq r2, r0, r4, ror r9 │ │ │ │ - andeq r2, r0, lr, lsr #12 │ │ │ │ - andeq r2, r0, sl, lsl #13 │ │ │ │ + stcl 7, cr15, [r4], {253} @ 0xfd │ │ │ │ + andeq r2, r0, ip, ror #16 │ │ │ │ + andeq r2, r0, r6, lsr #10 │ │ │ │ + andeq r2, r0, r6, ror #10 │ │ │ │ + andeq r2, r0, r8, asr r8 │ │ │ │ + andeq r2, r0, r2, lsl r5 │ │ │ │ + andeq r2, r0, sl, lsl #11 │ │ │ │ + andeq r2, r0, r4, asr #16 │ │ │ │ + strdeq r2, [r0], -lr │ │ │ │ + andeq r2, r0, sl, asr r5 │ │ │ │ cmnlt sl, r2, lsl #16 │ │ │ │ smlabbcs ip, r3, r8, r6 │ │ │ │ andcc pc, r2, #1024 @ 0x400 │ │ │ │ - bvc 3eae0 <__cxa_finalize@plt+0x3dad0> │ │ │ │ + bvc 3ec10 <__cxa_finalize@plt+0x3dc00> │ │ │ │ movwcc r4, #50713 @ 0xc619 │ │ │ │ mrc 2, 7, r4, cr1, cr3, {4} │ │ │ │ vstr s15, [r1, #412] @ 0x19c │ │ │ │ mvnsle r7, r0, lsl #20 │ │ │ │ smlalbtlt r6, sl, r2, r8 │ │ │ │ - bl dd8b8 <__cxa_finalize@plt+0xdc8a8> │ │ │ │ + bl dd9e8 <__cxa_finalize@plt+0xdc9d8> │ │ │ │ ldmib r3, {r1, ip}^ │ │ │ │ stmib r3, {r0, r8, sp}^ │ │ │ │ tstcc r0, #268435456 @ 0x10000000 │ │ │ │ mvnsle r4, r3, lsl #5 │ │ │ │ svclt 0x00004770 │ │ │ │ cmnlt r2, r2, lsl #16 │ │ │ │ smlabbcs ip, r3, r8, r6 │ │ │ │ andcc pc, r2, #1024 @ 0x400 │ │ │ │ - bvc 7eb1c <__cxa_finalize@plt+0x7db0c> │ │ │ │ + bvc 7ec4c <__cxa_finalize@plt+0x7dc3c> │ │ │ │ addsmi r3, r3, #12, 6 @ 0x30000000 │ │ │ │ - bvc 19fef9c <__cxa_finalize@plt+0x19fdf8c> │ │ │ │ - bvc be8e8 <__cxa_finalize@plt+0xbd8d8> │ │ │ │ + bvc 19ff0cc <__cxa_finalize@plt+0x19fe0bc> │ │ │ │ + bvc bea18 <__cxa_finalize@plt+0xbda08> │ │ │ │ stmiavs r2, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdbvs r3, {r1, r3, r6, r8, ip, sp, pc}^ │ │ │ │ andne lr, r2, r3, lsl #22 │ │ │ │ ldrdcs lr, [r1, -r3] │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ addmi r3, r3, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0x4770d1f8 │ │ │ │ cmnlt r2, r2, lsl #16 │ │ │ │ smlabbcs ip, r3, r8, r6 │ │ │ │ andcc pc, r2, #1024 @ 0x400 │ │ │ │ - bvc beb54 <__cxa_finalize@plt+0xbdb44> │ │ │ │ + bvc bec84 <__cxa_finalize@plt+0xbdc74> │ │ │ │ addsmi r3, r3, #12, 6 @ 0x30000000 │ │ │ │ - bvc 19fefd4 <__cxa_finalize@plt+0x19fdfc4> │ │ │ │ - bvc 7e920 <__cxa_finalize@plt+0x7d910> │ │ │ │ + bvc 19ff104 <__cxa_finalize@plt+0x19fe0f4> │ │ │ │ + bvc 7ea50 <__cxa_finalize@plt+0x7da40> │ │ │ │ stmiavs r2, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdbvs r3, {r1, r3, r6, r8, ip, sp, pc}^ │ │ │ │ andne lr, r2, r3, lsl #22 │ │ │ │ ldrdcs lr, [r1, -r3] │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ addmi r3, r3, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0x4770d1f8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb5a638 <__cxa_finalize@plt+0xfeb59628> │ │ │ │ + bl feb5a768 <__cxa_finalize@plt+0xfeb59758> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7fd6880 │ │ │ │ - stmdbvs r0!, {r2, r8, sl, fp, sp, lr, pc}^ │ │ │ │ - stc 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ + stmdbvs r0!, {r2, r3, r5, r6, sl, fp, sp, lr, pc}^ │ │ │ │ + stcl 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ @ instruction: 0xf7fd6a20 │ │ │ │ - @ instruction: 0x4620ecfe │ │ │ │ + strtmi lr, [r0], -r6, ror #24 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ + mrrclt 7, 15, pc, lr, cr13 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 7, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0xf8dfb0d9 │ │ │ │ @ instruction: 0x460b269c │ │ │ │ @ instruction: 0x1698f8df │ │ │ │ @@ -2333,64 +2408,64 @@ │ │ │ │ @ instruction: 0xf8df4479 │ │ │ │ movwls r2, #38548 @ 0x9694 │ │ │ │ @ instruction: 0x3690f8df │ │ │ │ andls r4, sp, sl, ror r4 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9357 │ │ │ │ @ instruction: 0xf7fd0300 │ │ │ │ - stmdacs r0, {r2, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r2, r3, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ rscshi pc, sl, #0 │ │ │ │ @ instruction: 0xf7ff4682 │ │ │ │ andls pc, r3, r9, lsr #26 │ │ │ │ @ instruction: 0xf7fd2080 │ │ │ │ - strmi lr, [r5], -r2, asr #26 │ │ │ │ + strmi lr, [r5], -sl, lsr #25 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8df830f │ │ │ │ strcs r3, [r0], #1636 @ 0x664 │ │ │ │ @ instruction: 0xb660f8df │ │ │ │ @ instruction: 0x9660f8df │ │ │ │ movwls r4, #42107 @ 0xa47b │ │ │ │ @ instruction: 0xf8df44fb │ │ │ │ ldrbtmi r3, [r9], #1628 @ 0x65c │ │ │ │ movwls r4, #29819 @ 0x747b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrbmi r9, [r2], -lr, lsl #6 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stcl 7, cr15, [r4], #-1012 @ 0xfffffc0c │ │ │ │ + bl ff341608 <__cxa_finalize@plt+0xff3405f8> │ │ │ │ mls lr, r0, r9, fp │ │ │ │ strtmi r0, [r8], -r6, rrx │ │ │ │ @ instruction: 0xf7fd4631 │ │ │ │ - strmi lr, [r5], -lr, ror #26 │ │ │ │ + @ instruction: 0x4605ecd6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ cdpne 2, 6, cr8, cr0, cr3, {5} │ │ │ │ strtmi r1, [r8], #-3169 @ 0xfffff39f │ │ │ │ @ instruction: 0xf7fd4652 │ │ │ │ - stmdacs r0, {r2, r4, r6, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r2, r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4634d05d │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - strtmi lr, [r8], #-3254 @ 0xfffff34a │ │ │ │ + strtmi lr, [r8], #-3102 @ 0xfffff3e2 │ │ │ │ stccc 8, cr15, [r1], {16} │ │ │ │ mvnle r2, sl, lsl #22 │ │ │ │ strtmi r7, [sl], -fp, lsr #16 │ │ │ │ tstcs r0, r0, lsr #32 │ │ │ │ - blcs 36fad4 <__cxa_finalize@plt+0x36eac4> │ │ │ │ - blcs 2b318c <__cxa_finalize@plt+0x2b217c> │ │ │ │ + blcs 36fc04 <__cxa_finalize@plt+0x36ebf4> │ │ │ │ + blcs 2b32bc <__cxa_finalize@plt+0x2b22ac> │ │ │ │ andsvc fp, r1, r8, lsl #30 │ │ │ │ ldmdavc r3, {r0, r1, ip, lr, pc} │ │ │ │ svclt 0x00082b09 │ │ │ │ @ instruction: 0xf8127010 │ │ │ │ - blcs 13144 <__cxa_finalize@plt+0x12134> │ │ │ │ + blcs 13274 <__cxa_finalize@plt+0x12264> │ │ │ │ mrcge 1, 0, sp, cr0, cr1, {7} │ │ │ │ @ instruction: 0x46596035 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stmdacs r0, {r0, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavc r3, {r0, r1, r6, r7, ip, lr, pc} │ │ │ │ rscsle r2, r6, r0, lsl #22 │ │ │ │ - blcs 8d4d78 <__cxa_finalize@plt+0x8d3d68> │ │ │ │ - blcs 1db7854 <__cxa_finalize@plt+0x1db6844> │ │ │ │ + blcs 8d4ea8 <__cxa_finalize@plt+0x8d3e98> │ │ │ │ + blcs 1db7984 <__cxa_finalize@plt+0x1db6974> │ │ │ │ stmdavc r3, {r0, r1, r3, r6, r8, ip, lr, pc}^ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ stmdaeq r4, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46414630 │ │ │ │ stc2l 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ svcge 0x00128246 │ │ │ │ @@ -2401,663 +2476,587 @@ │ │ │ │ @ instruction: 0x4631ae13 │ │ │ │ ldc2 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldc 2, cr8, [r8, #216] @ 0xd8 │ │ │ │ vldr s1, [sp] │ │ │ │ vldr s0, [sp, #72] @ 0x48 │ │ │ │ stmdals r3, {r0, r1, r4, r9, fp, ip} │ │ │ │ - beq 53ebe0 <__cxa_finalize@plt+0x53dbd0> │ │ │ │ - beq 57ece4 <__cxa_finalize@plt+0x57dcd4> │ │ │ │ - bne 5bebe8 <__cxa_finalize@plt+0x5bdbd8> │ │ │ │ + beq 53ed10 <__cxa_finalize@plt+0x53dd00> │ │ │ │ + beq 57ee14 <__cxa_finalize@plt+0x57de04> │ │ │ │ + bne 5bed18 <__cxa_finalize@plt+0x5bdd08> │ │ │ │ stc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ @ instruction: 0x46214652 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - stmdacs r0, {r1, r2, r4, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r2, r3, r4, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ strtmi sp, [r8], -r2, lsr #3 │ │ │ │ - mcrr 7, 15, pc, r0, cr13 @ │ │ │ │ + bl fea416f0 <__cxa_finalize@plt+0xfea406e0> │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ - stmdals r3, {r3, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdals r3, {r4, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4, #-1020] @ 0xfffffc04 │ │ │ │ ldrbcs pc, [r0, #-2271] @ 0xfffff721 @ │ │ │ │ ldrcc pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 15dd650 <__cxa_finalize@plt+0x15dc640> │ │ │ │ + blls 15dd780 <__cxa_finalize@plt+0x15dc770> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ stmdals r3, {r7, r9, pc} │ │ │ │ pop {r0, r3, r4, r6, ip, sp, pc} │ │ │ │ ldmdavc fp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ tstle r4, r6, ror #22 │ │ │ │ mulhi r1, r7, r8 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blls 2776f0 <__cxa_finalize@plt+0x2766e0> │ │ │ │ + blls 277820 <__cxa_finalize@plt+0x276810> │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ stmdbls sl, {r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ - stmdacs r0, {r2, r3, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r2, r4, r6, sl, fp, sp, lr, pc} │ │ │ │ sbcshi pc, r6, r0 │ │ │ │ strne pc, [ip, #-2271] @ 0xfffff721 │ │ │ │ ldrbtmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - stcl 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ + mcrr 7, 15, pc, sl, cr13 @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf8dfaf54 │ │ │ │ - ldrbtmi r7, [pc], #-1280 @ 3638 <__cxa_finalize@plt+0x2628> │ │ │ │ + ldrbtmi r7, [pc], #-1280 @ 3768 <__cxa_finalize@plt+0x2758> │ │ │ │ stmdavc r3, {r0, sp, lr, pc} │ │ │ │ ldrtmi fp, [r9], -fp, lsr #18 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stmdacs r0, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls f7e28 <__cxa_finalize@plt+0xf6e18> │ │ │ │ + blls f7f58 <__cxa_finalize@plt+0xf6f48> │ │ │ │ ldmibvs pc, {r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ - bvs 7af354 <__cxa_finalize@plt+0x7ae344> │ │ │ │ + bvs 7af484 <__cxa_finalize@plt+0x7ae474> │ │ │ │ strls r2, [r4], #-768 @ 0xfffffd00 │ │ │ │ and r4, r5, ip, lsl r6 │ │ │ │ @ instruction: 0xf5063401 │ │ │ │ adcmi r7, r7, #140509184 @ 0x8600000 │ │ │ │ bichi pc, r8, r0 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - ldc 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ + stc 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ stcls 4, cr9, [r4], {14} │ │ │ │ andcs lr, r4, sp, lsr #14 │ │ │ │ ldrtvc pc, [r4], #2271 @ 0x8df @ │ │ │ │ - mrrc 7, 15, pc, r4, cr13 @ │ │ │ │ + bl fef417ac <__cxa_finalize@plt+0xfef4079c> │ │ │ │ ldrtcc pc, [r0], #2271 @ 0x8df @ │ │ │ │ andls r4, r4, pc, ror r4 │ │ │ │ movwls r4, #25723 @ 0x647b │ │ │ │ movwls r2, #21249 @ 0x5301 │ │ │ │ stmdavc r3, {r1, sp, lr, pc} │ │ │ │ cmple ip, r0, lsl #22 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - blx ffd416a6 <__cxa_finalize@plt+0xffd40696> │ │ │ │ + blx ffd417d6 <__cxa_finalize@plt+0xffd407c6> │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ bicshi pc, r3, r0, asr #6 │ │ │ │ - blx 1cd2ea <__cxa_finalize@plt+0x1cc2da> │ │ │ │ + blx 1cd41a <__cxa_finalize@plt+0x1cc40a> │ │ │ │ movwls pc, #25352 @ 0x6308 @ │ │ │ │ @ instruction: 0xf7fd4618 │ │ │ │ - andls lr, r5, r8, lsr ip │ │ │ │ + andls lr, r5, r0, lsr #23 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls e3e50 <__cxa_finalize@plt+0xe2e40> │ │ │ │ + blls e3f80 <__cxa_finalize@plt+0xe2f70> │ │ │ │ @ instruction: 0xf8d39a04 │ │ │ │ ldrmi lr, [r6], -r8 │ │ │ │ - bl aa2ec <__cxa_finalize@plt+0xa92dc> │ │ │ │ + bl aa41c <__cxa_finalize@plt+0xa940c> │ │ │ │ @ instruction: 0xf8560c88 │ │ │ │ strbmi r2, [r6, #-2820]! @ 0xfffff4fc │ │ │ │ and pc, r2, #7168 @ 0x1c00 │ │ │ │ stm r3, {r0, r1, r2, r9, fp, lr, pc} │ │ │ │ @ instruction: 0xf1030007 │ │ │ │ mvnsle r0, ip, lsl #6 │ │ │ │ @ instruction: 0xf1a39b06 │ │ │ │ @ instruction: 0x46380718 │ │ │ │ - ldc 7, cr15, [sl], {253} @ 0xfd │ │ │ │ + bl fe0c1820 <__cxa_finalize@plt+0xfe0c0810> │ │ │ │ stmdacs r0, {r1, r2, ip, pc} │ │ │ │ bichi pc, r0, r0 │ │ │ │ strbmi r9, [r1], -r6, lsl #28 │ │ │ │ ldrtmi r9, [r7], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf7fe4632 │ │ │ │ @ instruction: 0xf8cdfe23 │ │ │ │ strls sl, [ip], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0xf8dd46ba │ │ │ │ svcls 0x000e8010 │ │ │ │ ldmvs r3!, {r0, r1, sl, fp, ip, pc} │ │ │ │ ldmdavs r2!, {r5, r9, sl, lr}^ │ │ │ │ - blne 341884 <__cxa_finalize@plt+0x340874> │ │ │ │ + blne 3419b4 <__cxa_finalize@plt+0x3409a4> │ │ │ │ eorcc pc, r3, r8, asr r8 @ │ │ │ │ eorcs pc, r2, r8, asr r8 @ │ │ │ │ eorne pc, r1, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7ff9700 │ │ │ │ ldrbmi pc, [r6, #-3171] @ 0xfffff39d @ │ │ │ │ stmdals r4, {r0, r1, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ strge lr, [fp], #-2525 @ 0xfffff623 │ │ │ │ - bl fe041740 <__cxa_finalize@plt+0xfe040730> │ │ │ │ + b ffa41870 <__cxa_finalize@plt+0xffa40860> │ │ │ │ @ instruction: 0xf7fd9805 │ │ │ │ - stmdals r6, {r1, r2, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 1ec174c <__cxa_finalize@plt+0x1ec073c> │ │ │ │ - blge 53d258 <__cxa_finalize@plt+0x53c248> │ │ │ │ + stmdals r6, {r1, r2, r5, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + b ff8c187c <__cxa_finalize@plt+0xff8c086c> │ │ │ │ + blge 53d388 <__cxa_finalize@plt+0x53c378> │ │ │ │ andsls r9, r4, r7, lsl #18 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ andcs pc, sl, #152576 @ 0x25400 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ - blls 17e608 <__cxa_finalize@plt+0x17d5f8> │ │ │ │ + blls 17e4d8 <__cxa_finalize@plt+0x17d4c8> │ │ │ │ ldrmi r4, [r8, #1538] @ 0x602 │ │ │ │ - blls f77f0 <__cxa_finalize@plt+0xf67e0> │ │ │ │ - blx fec9d7e0 <__cxa_finalize@plt+0xfec9c7d0> │ │ │ │ + blls f7920 <__cxa_finalize@plt+0xf6910> │ │ │ │ + blx fec9d910 <__cxa_finalize@plt+0xfec9c900> │ │ │ │ submi pc, r8, #134217730 @ 0x8000002 │ │ │ │ addsmi r0, r0, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ ldmdblt r3, {r0, r8, r9}^ │ │ │ │ svclt 0x00b42a00 │ │ │ │ @ instruction: 0xf1021852 │ │ │ │ - blls 110394 <__cxa_finalize@plt+0x10f384> │ │ │ │ + blls 1104c4 <__cxa_finalize@plt+0x10f4b4> │ │ │ │ eorcs pc, r8, r3, asr #16 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blmi ff9fd59c <__cxa_finalize@plt+0xff9fc58c> │ │ │ │ + blmi ff9fd6cc <__cxa_finalize@plt+0xff9fc6bc> │ │ │ │ stmiapl fp, {r3, r8, fp, ip, pc}^ │ │ │ │ ldmdavs r8, {r1, r2, r8, fp, ip, pc} │ │ │ │ - bl feec17a4 <__cxa_finalize@plt+0xfeec0794> │ │ │ │ + bl 8c18d4 <__cxa_finalize@plt+0x8c08c4> │ │ │ │ ldrb r2, [r0, r0, lsl #4]! │ │ │ │ - b 13e97c8 <__cxa_finalize@plt+0x13e87b8> │ │ │ │ - b 13c3edc <__cxa_finalize@plt+0x13c2ecc> │ │ │ │ + b 13e98f8 <__cxa_finalize@plt+0x13e88e8> │ │ │ │ + b 13c400c <__cxa_finalize@plt+0x13c2ffc> │ │ │ │ andls r0, fp, #72, 6 @ 0x20000001 │ │ │ │ @ instruction: 0xf7fd9305 │ │ │ │ - bls 2fe7d8 <__cxa_finalize@plt+0x2fd7c8> │ │ │ │ + bls 2fe6a8 <__cxa_finalize@plt+0x2fd698> │ │ │ │ ldrb r9, [r4, r4] │ │ │ │ @ instruction: 0xf7fd980d │ │ │ │ - @ instruction: 0x4607eb56 │ │ │ │ + @ instruction: 0x4607eabe │ │ │ │ @ instruction: 0xf7fd3002 │ │ │ │ - andls lr, fp, ip, lsr #23 │ │ │ │ + andls lr, fp, r4, lsl fp │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldclne 1, cr8, [sl], #-308 @ 0xfffffecc │ │ │ │ @ instruction: 0xf7fd990d │ │ │ │ - stmdals fp, {r1, r2, r4, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b ffc417e4 <__cxa_finalize@plt+0xffc407d4> │ │ │ │ + stmdals fp, {r1, r2, r3, r4, r5, r7, r9, fp, sp, lr, pc} │ │ │ │ + b 1641914 <__cxa_finalize@plt+0x1640904> │ │ │ │ @ instruction: 0xf7fd9005 │ │ │ │ - @ instruction: 0xf8d6eb44 │ │ │ │ + @ instruction: 0xf8d6eaac │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ @ instruction: 0xf7fd4640 │ │ │ │ - ldrtmi lr, [r8], #-2878 @ 0xfffff4c2 │ │ │ │ + ldrtmi lr, [r8], #-2726 @ 0xfffff55a │ │ │ │ @ instruction: 0xf7fd3002 │ │ │ │ - blmi ff37e65c <__cxa_finalize@plt+0xff37d64c> │ │ │ │ + blmi ff37e52c <__cxa_finalize@plt+0xff37d51c> │ │ │ │ strmi r9, [r6], -r8, lsl #20 │ │ │ │ ldmpl r3, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ ldmdavs fp, {r2, r3, r8, r9, ip, pc} │ │ │ │ stmdacs r0, {r2, r8, r9, ip, pc} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ @ instruction: 0xf7fd463a │ │ │ │ - @ instruction: 0x1c78eb38 │ │ │ │ + @ instruction: 0x1c78eaa0 │ │ │ │ strbmi r2, [r1], -pc, lsr #6 │ │ │ │ ldrtmi r5, [r0], #-1523 @ 0xfffffa0d │ │ │ │ - bl 1241828 <__cxa_finalize@plt+0x1240818> │ │ │ │ + b fec41958 <__cxa_finalize@plt+0xfec40948> │ │ │ │ ldrtmi r4, [r2], -r3, asr #19 │ │ │ │ ldrbtmi r9, [r9], #-2052 @ 0xfffff7fc │ │ │ │ - bl 1cc1834 <__cxa_finalize@plt+0x1cc0824> │ │ │ │ + b ff6c1964 <__cxa_finalize@plt+0xff6c0954> │ │ │ │ ldrtmi r4, [r0], -r1, asr #19 │ │ │ │ @ instruction: 0xf7fd4479 │ │ │ │ - andls lr, r4, ip, lsr #22 │ │ │ │ + mulls r4, r4, sl │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf10d812b │ │ │ │ @ instruction: 0xf8cd085c │ │ │ │ - bls 12b94c <__cxa_finalize@plt+0x12a93c> │ │ │ │ + bls 12ba7c <__cxa_finalize@plt+0x12aa6c> │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf7fd4640 │ │ │ │ - stmdacs r0, {r2, r5, r7, r9, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r2, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf898d06e │ │ │ │ strbmi r3, [r2], -r0 │ │ │ │ cmnlt r3, r0, lsl #2 │ │ │ │ svclt 0x00182b0d │ │ │ │ svclt 0x00082b0a │ │ │ │ andle r7, r4, r1, lsl r0 │ │ │ │ - blcs 2618d0 <__cxa_finalize@plt+0x2608c0> │ │ │ │ + blcs 261a00 <__cxa_finalize@plt+0x2609f0> │ │ │ │ @ instruction: 0x2320bf04 │ │ │ │ @ instruction: 0xf8127013 │ │ │ │ - blcs 13494 <__cxa_finalize@plt+0x12484> │ │ │ │ + blcs 135c4 <__cxa_finalize@plt+0x125b4> │ │ │ │ svcge 0x0011d1f0 │ │ │ │ andhi pc, r0, r7, asr #17 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx ffe4189c <__cxa_finalize@plt+0xffe4088c> │ │ │ │ + blx ffe419cc <__cxa_finalize@plt+0xffe409bc> │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldmdavc r3, {r0, r3, r4, r6, r7, ip, lr, pc} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ sbcsle r2, r4, r3, lsr #22 │ │ │ │ stmib sp, {r1, r2, r5, r7, r8, fp, lr}^ │ │ │ │ ldrbtmi r2, [r9], #-773 @ 0xfffffcfb │ │ │ │ - bl fe6c18b0 <__cxa_finalize@plt+0xfe6c08a0> │ │ │ │ + bl c19e0 <__cxa_finalize@plt+0xc09d0> │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ bicle r2, r8, fp, asr #22 │ │ │ │ - blcs 1921a18 <__cxa_finalize@plt+0x1920a08> │ │ │ │ + blcs 1921b48 <__cxa_finalize@plt+0x1920b38> │ │ │ │ ldmvc r3, {r0, r2, r6, r7, r8, ip, lr, pc} │ │ │ │ bicle r2, r2, r0, lsl #22 │ │ │ │ ldmibvs fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ rsbsle r2, r8, r0, lsl #22 │ │ │ │ - beq 123fd14 <__cxa_finalize@plt+0x123ed04> │ │ │ │ + beq 123fe44 <__cxa_finalize@plt+0x123ee34> │ │ │ │ @ instruction: 0x46514638 │ │ │ │ @ instruction: 0xf7ff9205 │ │ │ │ - bls 182900 <__cxa_finalize@plt+0x1818f0> │ │ │ │ + bls 182a30 <__cxa_finalize@plt+0x181a20> │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0x4638ab13 │ │ │ │ andls r4, r6, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf7ff9305 │ │ │ │ - bls 1c28ec <__cxa_finalize@plt+0x1c18dc> │ │ │ │ + bls 1c2a1c <__cxa_finalize@plt+0x1c1a0c> │ │ │ │ @ instruction: 0x4638b370 │ │ │ │ shadd16mi sl, r9, r4 │ │ │ │ - blx ffd4190a <__cxa_finalize@plt+0xffd408fa> │ │ │ │ + blx ffd41a3a <__cxa_finalize@plt+0xffd40a2a> │ │ │ │ teqlt r8, #24576 @ 0x6000 │ │ │ │ @ instruction: 0xf44f9b05 │ │ │ │ svcls 0x00037286 │ │ │ │ ldmdavs r8, {r2, r4, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf8da69bb │ │ │ │ - blx b3926 <__cxa_finalize@plt+0xb2916> │ │ │ │ + blx b3a56 <__cxa_finalize@plt+0xb2a46> │ │ │ │ ldrmi pc, [sl], -r3, lsl #6 │ │ │ │ ldrmi r6, [r3], #-2619 @ 0xfffff5c5 │ │ │ │ @ instruction: 0xf8439a04 │ │ │ │ strbmi r0, [r0], -r8, lsl #24 │ │ │ │ stcne 8, cr15, [r4], {67} @ 0x43 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ stcgt 8, cr15, [ip], {67} @ 0x43 │ │ │ │ - b d41938 <__cxa_finalize@plt+0xd40928> │ │ │ │ + ldmib ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf8dd9804 │ │ │ │ @ instruction: 0xf7fda03c │ │ │ │ - stmdals fp, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ - b 1ec194c <__cxa_finalize@plt+0x1ec093c> │ │ │ │ + stmdals fp, {r4, r7, r8, fp, sp, lr, pc} │ │ │ │ + stmib r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - ldr lr, [ip, #2680]! @ 0xa78 │ │ │ │ + ldr lr, [ip, #2528]! @ 0x9e0 │ │ │ │ ldmdbmi fp!, {r2, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldrbtmi r6, [r9], #-2072 @ 0xfffff7e8 │ │ │ │ - b ff741960 <__cxa_finalize@plt+0xff740950> │ │ │ │ + b 1141a90 <__cxa_finalize@plt+0x1140a80> │ │ │ │ @ instruction: 0xf8dfe775 │ │ │ │ ldrbtmi sl, [sl], #484 @ 0x1e4 │ │ │ │ stmdavc r3, {r0, sp, lr, pc} │ │ │ │ ldrbmi fp, [r1], -fp, lsr #18 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strdls sp, [r5], -r7 │ │ │ │ - b 1e41980 <__cxa_finalize@plt+0x1e40970> │ │ │ │ + stmib r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmcs pc!, {r0, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ adchi pc, r4, r0, lsl #4 │ │ │ │ ldmib r0, {r0, r1, fp, ip, pc}^ │ │ │ │ - bvs bdb4 <__cxa_finalize@plt+0xada4> │ │ │ │ + bvs bee4 <__cxa_finalize@plt+0xaed4> │ │ │ │ andsle r4, sp, sl, lsl #5 │ │ │ │ strvc pc, [r6, pc, asr #8] │ │ │ │ - blx 1d520e <__cxa_finalize@plt+0x1d41fe> │ │ │ │ + blx 1d533e <__cxa_finalize@plt+0x1d432e> │ │ │ │ @ instruction: 0xf7fd0002 │ │ │ │ - stmdals r3, {r2, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ + stmdals r3, {r2, r4, r5, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ cmnppl lr, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - bvs ddfc0 <__cxa_finalize@plt+0xdcfb0> │ │ │ │ + bvs de0f0 <__cxa_finalize@plt+0xdd0e0> │ │ │ │ movwcc pc, #11015 @ 0x2b07 @ │ │ │ │ @ instruction: 0xf8c33201 │ │ │ │ @ instruction: 0xf8c31100 │ │ │ │ @ instruction: 0xf8c31104 │ │ │ │ orrvs r1, r2, r8, lsl #2 │ │ │ │ - blls 33d6e4 <__cxa_finalize@plt+0x33c6d4> │ │ │ │ + blls 33d814 <__cxa_finalize@plt+0x33c804> │ │ │ │ ldmdavs r8, {r0, r5, r6, r8, fp, lr} │ │ │ │ @ instruction: 0xf7fd4479 │ │ │ │ - ldr lr, [lr, -r6, lsr #21]! │ │ │ │ + ldr lr, [lr, -lr, lsl #20]! │ │ │ │ @ instruction: 0xf44f9f03 │ │ │ │ movwls r7, #20742 @ 0x5106 │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ mvnsvs r0, r2, asr r0 │ │ │ │ - b ffbc19e4 <__cxa_finalize@plt+0xffbc09d4> │ │ │ │ + b 15c1b14 <__cxa_finalize@plt+0x15c0b04> │ │ │ │ stmdacs r0, {r3, r4, r5, r9, sp, lr} │ │ │ │ ldmibvs sl!, {r0, r1, r2, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ ldrb r9, [r1, r5, lsl #22] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r9, #60420 @ 0xec04 │ │ │ │ - blmi 13bcfac <__cxa_finalize@plt+0x13bbf9c> │ │ │ │ + blmi 13bd0dc <__cxa_finalize@plt+0x13bc0cc> │ │ │ │ stmdbls r8, {r5, r9, sp} │ │ │ │ stmiapl fp, {r0, r1, r4, r6, fp, lr}^ │ │ │ │ tstcs r1, r8, ror r4 │ │ │ │ @ instruction: 0xf7fd681b │ │ │ │ - @ instruction: 0x4650ea7a │ │ │ │ - stmib r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrbmi lr, [r0], -r2, ror #19 │ │ │ │ + stmdb r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmiavs r0!, {r0, r1, sl, fp, ip, pc} │ │ │ │ - b 4c1a1c <__cxa_finalize@plt+0x4c0a0c> │ │ │ │ + ldmdb sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fd6960 │ │ │ │ - bvs 83e270 <__cxa_finalize@plt+0x83d260> │ │ │ │ - b 341a28 <__cxa_finalize@plt+0x340a18> │ │ │ │ + bvs 83e140 <__cxa_finalize@plt+0x83d130> │ │ │ │ + ldmdb r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ - movwcs lr, #2570 @ 0xa0a │ │ │ │ + movwcs lr, #2418 @ 0x972 │ │ │ │ strb r9, [fp, #771] @ 0x303 │ │ │ │ - blmi fd5b60 <__cxa_finalize@plt+0xfd4b50> │ │ │ │ + blmi fd5c90 <__cxa_finalize@plt+0xfd4c80> │ │ │ │ stcls 4, cr4, [r8], {120} @ 0x78 │ │ │ │ tstcs r1, r2, lsr #4 │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ - b 1741a48 <__cxa_finalize@plt+0x1740a38> │ │ │ │ + stmib r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fd2001 │ │ │ │ - blmi e7e5a4 <__cxa_finalize@plt+0xe7d594> │ │ │ │ - bls 20be64 <__cxa_finalize@plt+0x20ae54> │ │ │ │ + blmi e7e474 <__cxa_finalize@plt+0xe7d464> │ │ │ │ + bls 20bf94 <__cxa_finalize@plt+0x20af84> │ │ │ │ ldmpl r3, {r6, fp, lr}^ │ │ │ │ eorcs r4, r0, #120, 8 @ 0x78000000 │ │ │ │ @ instruction: 0xf7fd681b │ │ │ │ - @ instruction: 0x4650ea50 │ │ │ │ - ldmib r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x4650e9b8 │ │ │ │ + ldm lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fd9804 │ │ │ │ - ldrb lr, [r1, sl, ror #19] │ │ │ │ - blmi c15b68 <__cxa_finalize@plt+0xc14b58> │ │ │ │ + @ instruction: 0xe7d1e952 │ │ │ │ + blmi c15c98 <__cxa_finalize@plt+0xc14c88> │ │ │ │ @ instruction: 0xe7e04478 │ │ │ │ - blmi b95b6c <__cxa_finalize@plt+0xb94b5c> │ │ │ │ + blmi b95c9c <__cxa_finalize@plt+0xb94c8c> │ │ │ │ @ instruction: 0xe7dc4478 │ │ │ │ - blmi b15b70 <__cxa_finalize@plt+0xb14b60> │ │ │ │ + blmi b15ca0 <__cxa_finalize@plt+0xb14c90> │ │ │ │ @ instruction: 0xe7d84478 │ │ │ │ stmdals r8, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ - bls 355f74 <__cxa_finalize@plt+0x354f64> │ │ │ │ + bls 3560a4 <__cxa_finalize@plt+0x355094> │ │ │ │ ldrbtmi r5, [r9], #-2243 @ 0xfffff73d │ │ │ │ @ instruction: 0xf7fd6818 │ │ │ │ - strb lr, [r8, r0, asr #20] │ │ │ │ + strb lr, [r8, r8, lsr #19] │ │ │ │ ldrtmi r9, [r2], -ip, lsl #22 │ │ │ │ ldmdavs r8, {r1, r4, r5, r8, fp, lr} │ │ │ │ @ instruction: 0xf7fd4479 │ │ │ │ - smlaldx lr, ip, r8, sl │ │ │ │ + strb lr, [ip, -r0, lsr #19] │ │ │ │ ldrmi r9, [r8], fp, lsl #16 │ │ │ │ - stmib r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r3], -lr, lsr #16 │ │ │ │ ldrbtmi r2, [r8], #-564 @ 0xfffffdcc │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ - andcs lr, r1, r0, lsr #20 │ │ │ │ - b fe541ac8 <__cxa_finalize@plt+0xfe540ab8> │ │ │ │ - blmi 695b80 <__cxa_finalize@plt+0x694b70> │ │ │ │ + andcs lr, r1, r8, lsl #19 │ │ │ │ + ldmib ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blmi 695cb0 <__cxa_finalize@plt+0x694ca0> │ │ │ │ @ instruction: 0xe7b44478 │ │ │ │ andscs r9, pc, #12, 22 @ 0x3000 │ │ │ │ tstcs r1, r8, lsr #16 │ │ │ │ ldrbtmi r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ - b 441ae0 <__cxa_finalize@plt+0x440ad0> │ │ │ │ + ldmdb r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fd2001 │ │ │ │ - @ instruction: 0xf7fdea86 │ │ │ │ - blls 33e3a0 <__cxa_finalize@plt+0x33d390> │ │ │ │ + @ instruction: 0xf7fde9ee │ │ │ │ + blls 33e270 <__cxa_finalize@plt+0x33d260> │ │ │ │ stmdami r3!, {r1, r5, r9, sp} │ │ │ │ ldmdavs fp, {r0, r8, sp} │ │ │ │ @ instruction: 0xf7fd4478 │ │ │ │ - andcs lr, r1, r4, lsl #20 │ │ │ │ - b 1e41b00 <__cxa_finalize@plt+0x1e40af0> │ │ │ │ - andeq ip, r1, ip, asr sl │ │ │ │ - andeq r2, r0, r0, lsr #11 │ │ │ │ - andeq ip, r1, ip, asr #20 │ │ │ │ + andcs lr, r1, ip, ror #18 │ │ │ │ + stmib r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andeq ip, r1, ip, lsr #18 │ │ │ │ + andeq r2, r0, r0, ror r4 │ │ │ │ + andeq ip, r1, ip, lsl r9 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - andeq r2, r0, r8, asr #11 │ │ │ │ - strdeq r2, [r0], -r8 │ │ │ │ - strdeq r2, [r0], -r2 @ │ │ │ │ - strdeq r2, [r0], -r4 │ │ │ │ - strdeq ip, [r1], -r4 │ │ │ │ - andeq r2, r0, lr, asr r5 │ │ │ │ - andeq r2, r0, sl, lsl #7 │ │ │ │ - andeq r2, r0, r4, lsr r3 │ │ │ │ - andeq r2, r0, r0, lsl r3 │ │ │ │ + muleq r0, r8, r4 │ │ │ │ + andeq r2, r0, r8, asr #7 │ │ │ │ + andeq r2, r0, r2, asr #7 │ │ │ │ + andeq r2, r0, r4, asr #7 │ │ │ │ + andeq ip, r1, r4, asr #15 │ │ │ │ + andeq r2, r0, lr, lsr #8 │ │ │ │ + andeq r2, r0, sl, asr r2 │ │ │ │ + andeq r2, r0, r4, lsl #4 │ │ │ │ + andeq r2, r0, r0, ror #3 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - muleq r0, r2, r2 │ │ │ │ - ldrdeq r2, [r0], -r8 │ │ │ │ - andeq r2, r0, r2, asr r2 │ │ │ │ - strdeq r2, [r0], -sl │ │ │ │ - andeq r2, r0, lr, asr #32 │ │ │ │ - andeq r2, r0, ip, asr r1 │ │ │ │ - andeq r2, r0, r4, lsr r0 │ │ │ │ - andeq r1, r0, r4, lsr #11 │ │ │ │ - andeq r2, r0, r4 │ │ │ │ - andeq r1, r0, r8, ror #10 │ │ │ │ - andeq r1, r0, r0, ror #10 │ │ │ │ - andeq r1, r0, r8, asr r5 │ │ │ │ - andeq r1, r0, r2, lsl #31 │ │ │ │ - andeq r2, r0, r4, lsr r0 │ │ │ │ - andeq r1, r0, lr, asr #31 │ │ │ │ - andeq r1, r0, r0, lsl r5 │ │ │ │ - andeq r2, r0, sl, lsr #32 │ │ │ │ - andeq r1, r0, r8, ror #9 │ │ │ │ + andeq r2, r0, r2, ror #2 │ │ │ │ + andeq r2, r0, r8, lsr #1 │ │ │ │ + andeq r2, r0, r2, lsr #2 │ │ │ │ + andeq r2, r0, sl, asr #1 │ │ │ │ + andeq r1, r0, lr, lsl pc │ │ │ │ + andeq r2, r0, ip, lsr #32 │ │ │ │ + andeq r1, r0, r4, lsl #30 │ │ │ │ + andeq r1, r0, r4, ror r4 │ │ │ │ + ldrdeq r1, [r0], -r4 │ │ │ │ + andeq r1, r0, r8, lsr r4 │ │ │ │ + andeq r1, r0, r0, lsr r4 │ │ │ │ + andeq r1, r0, r8, lsr #8 │ │ │ │ + andeq r1, r0, r2, asr lr │ │ │ │ + andeq r1, r0, r4, lsl #30 │ │ │ │ + muleq r0, lr, lr │ │ │ │ + andeq r1, r0, r0, ror #7 │ │ │ │ + strdeq r1, [r0], -sl │ │ │ │ + @ instruction: 0x000013b8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 3, cr15, cr8, cr12, {6} │ │ │ │ - blmi febaff44 <__cxa_finalize@plt+0xfebaef34> │ │ │ │ + blmi febb0074 <__cxa_finalize@plt+0xfebaf064> │ │ │ │ strmi r4, [r4], -lr, lsr #21 │ │ │ │ stmibmi lr!, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrbtmi r9, [sl], #-771 @ 0xfffffcfd │ │ │ │ ldrbtmi r4, [r9], #-2989 @ 0xfffff453 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9367 │ │ │ │ @ instruction: 0xf7fd0300 │ │ │ │ - stmdacs r0, {r1, r4, r5, r6, r8, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r3, r4, r6, r7, fp, sp, lr, pc} │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ strmi sl, [r2], r5, lsl #26 │ │ │ │ stcmi 15, cr10, [r7], #156 @ 0x9c │ │ │ │ @ instruction: 0xf994f7ff │ │ │ │ @ instruction: 0x46064652 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ ldrbtmi r4, [ip], #-1592 @ 0xfffff9c8 │ │ │ │ - stmia r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmda lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ and r6, r1, pc, lsr #32 │ │ │ │ stmdblt fp!, {r0, r1, fp, ip, sp, lr} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf950f7ff │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrbtmi r4, [r9], #-2461 @ 0xfffff663 │ │ │ │ - ldmib sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ cmpcs r0, r0, lsl #4 │ │ │ │ ldcge 6, cr4, [r9], {80} @ 0x50 │ │ │ │ - stmdb r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stm lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #87031808 @ 0x5300000 │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - stmib lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ stmdavs r4!, {r0, r8, pc} │ │ │ │ - bleq 3fd60 <__cxa_finalize@plt+0x3ed50> │ │ │ │ + bleq 3fe90 <__cxa_finalize@plt+0x3ee80> │ │ │ │ stmdaeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r4!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrbmi r9, [r3], -r2, lsl #8 │ │ │ │ tstcs r1, r2, lsr r2 │ │ │ │ @ instruction: 0xf7fd4640 │ │ │ │ - stmdacs r0, {r1, r2, r3, r4, r5, r7, r8, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r2, r5, r8, fp, sp, lr, pc} │ │ │ │ sbchi pc, r7, r0 │ │ │ │ vtst.8 d18, d0, d17 │ │ │ │ @ instruction: 0x46c680d2 │ │ │ │ strbmi r4, [ip], -ip, asr #13 │ │ │ │ stcge 15, cr10, [sl, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ muleq pc, lr, r8 @ │ │ │ │ andeq lr, pc, ip, lsl #17 │ │ │ │ - beq ff2bc <__cxa_finalize@plt+0xfe2ac> │ │ │ │ - beq 17f3c0 <__cxa_finalize@plt+0x17e3b0> │ │ │ │ + beq ff3ec <__cxa_finalize@plt+0xfe3dc> │ │ │ │ + beq 17f4f0 <__cxa_finalize@plt+0x17e4e0> │ │ │ │ ldc 6, cr4, [r4, #192] @ 0xc0 │ │ │ │ strcc r1, [ip], #-2564 @ 0xfffff5fc │ │ │ │ - beq 3f290 <__cxa_finalize@plt+0x3e280> │ │ │ │ - beq 7f394 <__cxa_finalize@plt+0x7e384> │ │ │ │ - bne bf298 <__cxa_finalize@plt+0xbe288> │ │ │ │ + beq 3f3c0 <__cxa_finalize@plt+0x3e3b0> │ │ │ │ + beq 7f4c4 <__cxa_finalize@plt+0x7e4b4> │ │ │ │ + bne bf3c8 <__cxa_finalize@plt+0xbe3b8> │ │ │ │ @ instruction: 0xf97ef7ff │ │ │ │ strhle r4, [sp, #44]! @ 0x2c │ │ │ │ - bleq 800bc <__cxa_finalize@plt+0x7f0ac> │ │ │ │ + bleq 801ec <__cxa_finalize@plt+0x7f1dc> │ │ │ │ @ instruction: 0xf10de7cd │ │ │ │ @ instruction: 0x4c760928 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r2 │ │ │ │ ldrtmi r7, [r8], -r0, lsl #3 │ │ │ │ - @ instruction: 0xf7fd447c │ │ │ │ - @ instruction: 0xf8c9e884 │ │ │ │ + @ instruction: 0xf7fc447c │ │ │ │ + @ instruction: 0xf8c9efec │ │ │ │ and r7, r1, r0 │ │ │ │ stmdblt fp!, {r0, r1, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8ecf7ff │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrbtmi r4, [r9], #-2413 @ 0xfffff693 │ │ │ │ - ldmib r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldm lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrsle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf04f4d6b │ │ │ │ ldrbtmi r0, [sp], #-2080 @ 0xfffff7e0 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r2 │ │ │ │ ldrtmi r7, [r8], -r0, lsl #3 │ │ │ │ - stmda r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00d0f7fc │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0x463a783b │ │ │ │ cmnlt r3, r0, lsl #2 │ │ │ │ svclt 0x00182b0d │ │ │ │ svclt 0x00082b0a │ │ │ │ andle r7, r4, r1, lsl r0 │ │ │ │ - blcs 261d44 <__cxa_finalize@plt+0x260d34> │ │ │ │ + blcs 261e74 <__cxa_finalize@plt+0x260e64> │ │ │ │ @ instruction: 0xf882bf08 │ │ │ │ @ instruction: 0xf8128000 │ │ │ │ - blcs 13908 <__cxa_finalize@plt+0x128f8> │ │ │ │ + blcs 13a38 <__cxa_finalize@plt+0x12a28> │ │ │ │ stcge 1, cr13, [r6], {240} @ 0xf0 │ │ │ │ and r6, r1, r7, lsr #32 │ │ │ │ stmdblt fp!, {r0, r1, fp, ip, sp, lr} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf8bcf7ff │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrbtmi r4, [r9], #-2391 @ 0xfffff6a9 │ │ │ │ - stmdb r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmia lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ bicsle r2, r3, r0, lsl #16 │ │ │ │ strtmi sl, [r0], -r7, lsl #22 │ │ │ │ movwls r4, #9753 @ 0x2619 │ │ │ │ @ instruction: 0xf9e0f7ff │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ - bleq 840170 <__cxa_finalize@plt+0x83f160> │ │ │ │ + bleq 8402a0 <__cxa_finalize@plt+0x83f290> │ │ │ │ ldrbmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf9d8f7ff │ │ │ │ rsbsle r2, r3, r0, lsl #16 │ │ │ │ stcge 6, cr4, [r9], {32} │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blls b7f08 <__cxa_finalize@plt+0xb6ef8> │ │ │ │ + blls b8038 <__cxa_finalize@plt+0xb7028> │ │ │ │ ldcl 6, cr4, [sp, #192] @ 0xc0 │ │ │ │ vldr s0, [sp, #36] @ 0x24 │ │ │ │ vldr s2, [r3, #32] │ │ │ │ vstr s1, [r9] │ │ │ │ vstr s0, [r9, #4] │ │ │ │ vstr s2, [r9, #8] │ │ │ │ @ instruction: 0xf7ff0a00 │ │ │ │ ldrbmi pc, [r2], -r7, lsl #18 @ │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ - @ instruction: 0xf7fd4638 │ │ │ │ - stmdacs r0, {r1, r2, r4, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fc4638 │ │ │ │ + stmdacs r0, {r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ ldmdavs r3!, {r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ ldrshlt r3, [r3, #-95] @ 0xffffffa1 │ │ │ │ stcne 12, cr1, [r2], #396 @ 0x18c │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ strcc r9, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf932f7ff │ │ │ │ adcmi r6, r3, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0x4650d8f4 │ │ │ │ - svc 0x00faf7fc │ │ │ │ + svc 0x0062f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - bmi d02350 <__cxa_finalize@plt+0xd01340> │ │ │ │ + bmi d02480 <__cxa_finalize@plt+0xd01470> │ │ │ │ ldrbtmi r4, [sl], #-2859 @ 0xfffff4d5 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r7, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -r6, asr #2 │ │ │ │ pop {r0, r3, r5, r6, ip, sp, pc} │ │ │ │ stcls 15, cr8, [r2], {240} @ 0xf0 │ │ │ │ sbcsle r4, r8, r3, lsr #11 │ │ │ │ subcs r4, r0, #44032 @ 0xac00 │ │ │ │ stmdami fp!, {r0, r1, r8, fp, ip, pc} │ │ │ │ ldrbtmi r5, [r8], #-2251 @ 0xfffff735 │ │ │ │ ldmdavs fp, {r0, r8, sp} │ │ │ │ - ldm r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blmi 9bdd20 <__cxa_finalize@plt+0x9bcd10> │ │ │ │ + svc 0x00faf7fc │ │ │ │ + blmi 9bde50 <__cxa_finalize@plt+0x9bce40> │ │ │ │ stmdbls r3, {r1, r5, r9, sp} │ │ │ │ stmiapl fp, {r1, r2, r5, fp, lr}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf7fd2101 │ │ │ │ - ldrbmi lr, [r0], -r8, lsl #17 │ │ │ │ - svc 0x00cef7fc │ │ │ │ - @ instruction: 0xf7fd68b0 │ │ │ │ - ldmdbvs r0!, {r1, r5, fp, sp, lr, pc}^ │ │ │ │ - ldmda lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fd6a30 │ │ │ │ - @ instruction: 0x4630e81c │ │ │ │ - ldmda r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fc2101 │ │ │ │ + usub8mi lr, r0, r0 │ │ │ │ + svc 0x0036f7fc │ │ │ │ + @ instruction: 0xf7fc68b0 │ │ │ │ + ldmdbvs r0!, {r1, r3, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + svc 0x0086f7fc │ │ │ │ + @ instruction: 0xf7fc6a30 │ │ │ │ + ldrtmi lr, [r0], -r4, lsl #31 │ │ │ │ + svc 0x0080f7fc │ │ │ │ strb r2, [r8, r0, lsl #12] │ │ │ │ eorcs r4, r3, #24, 22 @ 0x6000 │ │ │ │ ldmdami sl, {r0, r1, r8, fp, ip, pc} │ │ │ │ ldrbtmi r5, [r8], #-2251 @ 0xfffff735 │ │ │ │ @ instruction: 0xe7e3681b │ │ │ │ eorcs r4, r5, #20, 22 @ 0x5000 │ │ │ │ ldmdami r7, {r0, r1, r8, fp, ip, pc} │ │ │ │ ldrbtmi r5, [r8], #-2251 @ 0xfffff735 │ │ │ │ bfi r6, fp, #16, #12 │ │ │ │ @ instruction: 0x46224b10 │ │ │ │ ldmdbmi r4, {r0, r1, fp, ip, pc} │ │ │ │ ldrbtmi r5, [r9], #-2243 @ 0xfffff73d │ │ │ │ - @ instruction: 0xf7fd6818 │ │ │ │ - strb lr, [r3, sl, ror #16]! │ │ │ │ - ldmda r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andeq ip, r1, r0, lsr r3 │ │ │ │ - andeq ip, r1, sl, lsr #6 │ │ │ │ - ldrdeq r1, [r0], -lr │ │ │ │ + @ instruction: 0xf7fc6818 │ │ │ │ + ubfx lr, r2, #31, #4 │ │ │ │ + svc 0x00e0f7fc │ │ │ │ + andeq ip, r1, r0, lsl #4 │ │ │ │ + strdeq ip, [r1], -sl │ │ │ │ + andeq r1, r0, lr, lsr #29 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - andeq r1, r0, r6, ror #27 │ │ │ │ - muleq r0, sl, pc @ │ │ │ │ - andeq r1, r0, r0, lsr #26 │ │ │ │ - ldrdeq r1, [r0], -sl │ │ │ │ - strdeq r1, [r0], -r2 │ │ │ │ - andeq r1, r0, r2, lsl #29 │ │ │ │ - andeq ip, r1, lr, lsl r1 │ │ │ │ + @ instruction: 0x00001cb6 │ │ │ │ + andeq r1, r0, sl, ror #28 │ │ │ │ + strdeq r1, [r0], -r0 │ │ │ │ + andeq r1, r0, sl, lsr #27 │ │ │ │ + andeq r1, r0, r2, asr #23 │ │ │ │ + andeq r1, r0, r2, asr sp │ │ │ │ + andeq fp, r1, lr, ror #31 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r1, r0, sl, lsr lr │ │ │ │ - andeq r1, r0, r0, lsl #28 │ │ │ │ - andeq r1, r0, r6, lsr #27 │ │ │ │ - andeq r1, r0, lr, ror #26 │ │ │ │ - ldrdeq r1, [r0], -r6 │ │ │ │ - stmdbcs r0, {r3, r7, ip, sp, pc} │ │ │ │ - andcs sp, ip, #5248 @ 0x1480 │ │ │ │ - bpl 3f5e8 <__cxa_finalize@plt+0x3e5d8> │ │ │ │ - bvs 7f4ec <__cxa_finalize@plt+0x7e4dc> │ │ │ │ - ldc 6, cr4, [r0, #12] │ │ │ │ - blx 8a6be <__cxa_finalize@plt+0x896ae> │ │ │ │ - cdp 1, 11, cr0, cr0, cr1, {0} │ │ │ │ - vmov.f32 s1, s11 │ │ │ │ - vmov.f32 s0, s12 │ │ │ │ - vldr s11, [r3, #260] @ 0x104 │ │ │ │ - movwcc r6, #51712 @ 0xca00 │ │ │ │ - bvc bf318 <__cxa_finalize@plt+0xbe308> │ │ │ │ - bvc 7f41c <__cxa_finalize@plt+0x7e40c> │ │ │ │ - bvs ff97faa4 <__cxa_finalize@plt+0xff97ea94> │ │ │ │ - blx 43fa9c <__cxa_finalize@plt+0x43ea8c> │ │ │ │ - bvc ff1bf9ac <__cxa_finalize@plt+0xff1be99c> │ │ │ │ - cdp 15, 15, cr11, cr0, cr8, {2} │ │ │ │ - vneg.f32 s11, s13 │ │ │ │ - vmrs pc, │ │ │ │ - svclt 0x00487ac1 │ │ │ │ - bvs 11ff9b0 <__cxa_finalize@plt+0x11fe9a0> │ │ │ │ - blx 43fab8 <__cxa_finalize@plt+0x43eaa8> │ │ │ │ - bvs ff03fac8 <__cxa_finalize@plt+0xff03eab8> │ │ │ │ - cdp 15, 11, cr11, cr0, cr8, {2} │ │ │ │ - vneg.f32 s3, s15 │ │ │ │ - mrc 10, 5, APSR_nzcv, cr4, cr0, {0} │ │ │ │ - svclt 0x00c87ae0 │ │ │ │ - beq 19bf9cc <__cxa_finalize@plt+0x19be9bc> │ │ │ │ - blx 43fad4 <__cxa_finalize@plt+0x43eac4> │ │ │ │ - bvc ff17fae4 <__cxa_finalize@plt+0xff17ead4> │ │ │ │ - cdp 15, 15, cr11, cr0, cr8, {6} │ │ │ │ - vneg.f32 s1, s14 │ │ │ │ - svclt 0x00c8fa10 │ │ │ │ - bpl 19ff9e4 <__cxa_finalize@plt+0x19fe9d4> │ │ │ │ - bicle r4, ip, fp, lsl #5 │ │ │ │ - beq 97f7ec <__cxa_finalize@plt+0x97e7dc> │ │ │ │ - beq fe1bf8f0 <__cxa_finalize@plt+0xfe1be8e0> │ │ │ │ - bne 17f7f8 <__cxa_finalize@plt+0x17e7e8> │ │ │ │ - bvc 3fb10 <__cxa_finalize@plt+0x3eb00> │ │ │ │ - beq 9ff7bc <__cxa_finalize@plt+0x9fe7ac> │ │ │ │ - beq fe9ff8c0 <__cxa_finalize@plt+0xfe9fe8b0> │ │ │ │ - bne 9ff7c8 <__cxa_finalize@plt+0x9fe7b8> │ │ │ │ - ldrbmi fp, [r0, -r8]! │ │ │ │ - bne ff5c8 <__cxa_finalize@plt+0xfe5b8> │ │ │ │ - beq 107fb10 <__cxa_finalize@plt+0x107eb00> │ │ │ │ - beq 107fa14 <__cxa_finalize@plt+0x107ea04> │ │ │ │ - ldrbmi fp, [r0, -r8]! │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - stmdbcs r0, {r2, r7, ip, sp, pc} │ │ │ │ - movwcs sp, #52521 @ 0xcd29 │ │ │ │ - bvs 63f5e4 <__cxa_finalize@plt+0x63e5d4> │ │ │ │ - tstpeq r1, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ - bvc 7f6b0 <__cxa_finalize@plt+0x7e6a0> │ │ │ │ - ldcl 0, cr3, [r0, #-48] @ 0xffffffd0 │ │ │ │ - vldr s12, [r0, #-12] │ │ │ │ - vadd.f32 s15, s14, s2 │ │ │ │ - vsub.f32 s15, s13, s1 │ │ │ │ - vsub.f32 s12, s15, s0 │ │ │ │ - vnmul.f32 s15, s14, s2 │ │ │ │ - vmla.f32 s15, s13, s15 │ │ │ │ - vmla.f32 s15, s15, s13 │ │ │ │ - vmov.f32 s15, #71 @ 0x3e380000 0.1796875 │ │ │ │ - vsqrt.f32 s15, s12 │ │ │ │ - svclt 0x00c8fa10 │ │ │ │ - bvs 19ffa60 <__cxa_finalize@plt+0x19fea50> │ │ │ │ - mvnle r4, r1, lsl #5 │ │ │ │ - bvs 103fa7c <__cxa_finalize@plt+0x103ea6c> │ │ │ │ - blx 43fb70 <__cxa_finalize@plt+0x43eb60> │ │ │ │ - cdp 4, 11, cr13, cr1, cr7, {0} │ │ │ │ - andlt r0, r4, r6, asr #21 │ │ │ │ - ldc 7, cr4, [pc, #448] @ 4178 <__cxa_finalize@plt+0x3168> │ │ │ │ - andlt r0, r4, r4, lsl #20 │ │ │ │ - mrc 7, 5, r4, cr0, cr0, {3} │ │ │ │ - andlt r0, r4, r6, asr #20 │ │ │ │ - mcrlt 7, 7, pc, cr4, cr12, {7} @ │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r1, r0, sl, lsl #26 │ │ │ │ + ldrdeq r1, [r0], -r0 │ │ │ │ + andeq r1, r0, r6, ror ip │ │ │ │ + andeq r1, r0, lr, lsr ip │ │ │ │ + andeq r1, r0, r6, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb5b1d4 <__cxa_finalize@plt+0xfeb5a1c4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 107fbc <__cxa_finalize@plt+0x106fac> │ │ │ │ stmdbmi r4, {r0, r2, r3, r4, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ ├── readelf --wide --decompress --hex-dump=.gnu_debuglink {} │ │ │ │ @@ -1,7 +1,7 @@ │ │ │ │ │ │ │ │ Hex dump of section '.gnu_debuglink': │ │ │ │ - 0x00000000 33643531 32393664 37643037 62316333 3d51296d7d07b1c3 │ │ │ │ - 0x00000010 37653633 37613630 30333139 30303735 7e637a6003190075 │ │ │ │ - 0x00000020 61623766 33372e64 65627567 00000000 ab7f37.debug.... │ │ │ │ - 0x00000030 c696cf1b .... │ │ │ │ + 0x00000000 36616461 37353861 36616138 66646235 6ada758a6aa8fdb5 │ │ │ │ + 0x00000010 38303435 37643861 62303633 62336433 80457d8ab063b3d3 │ │ │ │ + 0x00000020 31623566 32652e64 65627567 00000000 1b5f2e.debug.... │ │ │ │ + 0x00000030 f4daf999 ....