--- /srv/rebuilderd/tmp/rebuilderdtNuDVb/inputs/hnb_1.9.18+ds1-3_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdtNuDVb/out/hnb_1.9.18+ds1-3_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2020-04-19 07:01:23.000000 debian-binary │ -rw-r--r-- 0 0 0 1372 2020-04-19 07:01:23.000000 control.tar.xz │ --rw-r--r-- 0 0 0 71328 2020-04-19 07:01:23.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 71400 2020-04-19 07:01:23.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/hnb │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --relocs {} │ │ │ │ @@ -280,34 +280,34 @@ │ │ │ │ 0002e148 00000017 R_ARM_RELATIVE │ │ │ │ 0002e14c 00000017 R_ARM_RELATIVE │ │ │ │ 0002e154 00000017 R_ARM_RELATIVE │ │ │ │ 0002e158 00000017 R_ARM_RELATIVE │ │ │ │ 0002e15c 00000017 R_ARM_RELATIVE │ │ │ │ 0002e160 00000017 R_ARM_RELATIVE │ │ │ │ 0002e164 00000017 R_ARM_RELATIVE │ │ │ │ +0002e290 00000017 R_ARM_RELATIVE │ │ │ │ 0002e294 00000017 R_ARM_RELATIVE │ │ │ │ 0002e298 00000017 R_ARM_RELATIVE │ │ │ │ 0002e29c 00000017 R_ARM_RELATIVE │ │ │ │ 0002e2a0 00000017 R_ARM_RELATIVE │ │ │ │ +0002e2a4 00000017 R_ARM_RELATIVE │ │ │ │ +0002e2a8 00000017 R_ARM_RELATIVE │ │ │ │ +0002e2ac 00000017 R_ARM_RELATIVE │ │ │ │ +0002e2b0 00000017 R_ARM_RELATIVE │ │ │ │ +0002e2b4 00000017 R_ARM_RELATIVE │ │ │ │ +0002e2b8 00000017 R_ARM_RELATIVE │ │ │ │ +0002e2bc 00000017 R_ARM_RELATIVE │ │ │ │ +0002e2c0 00000017 R_ARM_RELATIVE │ │ │ │ +0002e2c4 00000017 R_ARM_RELATIVE │ │ │ │ +0002e2c8 00000017 R_ARM_RELATIVE │ │ │ │ +0002e2cc 00000017 R_ARM_RELATIVE │ │ │ │ +0002e2d8 00000017 R_ARM_RELATIVE │ │ │ │ 0002e2dc 00000017 R_ARM_RELATIVE │ │ │ │ 0002e2e0 00000017 R_ARM_RELATIVE │ │ │ │ -0002e2e8 00000017 R_ARM_RELATIVE │ │ │ │ -0002e2ec 00000017 R_ARM_RELATIVE │ │ │ │ -0002e2f0 00000017 R_ARM_RELATIVE │ │ │ │ -0002e2f4 00000017 R_ARM_RELATIVE │ │ │ │ -0002e2f8 00000017 R_ARM_RELATIVE │ │ │ │ -0002e2fc 00000017 R_ARM_RELATIVE │ │ │ │ -0002e300 00000017 R_ARM_RELATIVE │ │ │ │ -0002e304 00000017 R_ARM_RELATIVE │ │ │ │ -0002e308 00000017 R_ARM_RELATIVE │ │ │ │ -0002e30c 00000017 R_ARM_RELATIVE │ │ │ │ -0002e310 00000017 R_ARM_RELATIVE │ │ │ │ -0002e314 00000017 R_ARM_RELATIVE │ │ │ │ -0002e318 00000017 R_ARM_RELATIVE │ │ │ │ -0002e31c 00000017 R_ARM_RELATIVE │ │ │ │ +0002e2e4 00000017 R_ARM_RELATIVE │ │ │ │ 0002e320 00000017 R_ARM_RELATIVE │ │ │ │ 0002e324 00000017 R_ARM_RELATIVE │ │ │ │ 0002e608 00000017 R_ARM_RELATIVE │ │ │ │ 0002e60c 00000017 R_ARM_RELATIVE │ │ │ │ 0002e610 00000017 R_ARM_RELATIVE │ │ │ │ 0002e614 00000017 R_ARM_RELATIVE │ │ │ │ 0002e618 00000017 R_ARM_RELATIVE │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 131122a7406f233c207e3af610e63072e4618690 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 5f573dd30b6145189c0800384de45864fcd2de8a │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │┄ Ordering differences only │ │ │ │ @@ -45,45 +45,45 @@ │ │ │ │ DJ[F!HzD │ │ │ │ H IxD JyD │ │ │ │ +N~D+I0FyD │ │ │ │ u#i+@#aA │ │ │ │ +I0h+JaX+h │ │ │ │ zD #oP@F │ │ │ │ !OJ{Dq`zD*` │ │ │ │ +=J>N>KzD>H~D │ │ │ │ +H3FBF)FxD │ │ │ │ hQJRIzDyD │ │ │ │ hOJOIzDyD │ │ │ │ 3cf5IPFyD │ │ │ │ 2Zf0IPFyD │ │ │ │ "Zf*IPFyD │ │ │ │ "Zf%IPFyD │ │ │ │ + J F IzDyD │ │ │ │ M}Dbh(F!h │ │ │ │ "J"KzDx`P` │ │ │ │ -F.K/!.J{D │ │ │ │ J KzD{D │ │ │ │ - J F IzDyD │ │ │ │ -I.KyD{D │ │ │ │ X)L)M*K|D}D │ │ │ │ {D3`(K F(M{D │ │ │ │ $I F$LyD │ │ │ │ +F.K/!.J{D │ │ │ │ Mh8I(FyD │ │ │ │ !I3F2F FyD │ │ │ │ K}DRFIF(F │ │ │ │ K}DRFIF(F │ │ │ │ 2#KaX{D h │ │ │ │ 8f|D~D!F │ │ │ │ @#a|I FyD │ │ │ │ &9FBFn`&` │ │ │ │ u`t`.`.F │ │ │ │ &`&Fmhdh │ │ │ │ khN>KzD>H~D │ │ │ │ -H3FBF)FxD │ │ │ │ MJ@FMIzDyD │ │ │ │ F{DJI,3zD │ │ │ │ G@JzDSo@F │ │ │ │ -H)F#ixD │ │ │ │ +L*F+K)F+H|D{D │ │ │ │ )K)H|D{D │ │ │ │ H)F#i2hxD │ │ │ │ @@ -331,14 +331,23 @@ │ │ │ │ import_hnb %s │ │ │ │ %s does not seem to be a xml file, aborting. │ │ │ │ import_%s %s │ │ │ │ status '' │ │ │ │ status 'navigate the documentation with your cursor keys' │ │ │ │ gtk+ interface not implemented │ │ │ │ [%i] [%c] │ │ │ │ +/proc/self/stat │ │ │ │ +%*i %*s %*s %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %i │ │ │ │ +Memory used: %2.2fmb (%ib) │ │ │ │ +/proc/meminfo │ │ │ │ +%*s %*s %*s %*s %*s %*s %*s %*i %*i %i %i %i │ │ │ │ +Memory free: %2.2fmb (+buffers/cache: %2.2fmb) │ │ │ │ +nodes:%i, leaves:%i words:%i │ │ │ │ +Reports memory usage of application │ │ │ │ +Reoprts number of items, leaf items and total number of words in tree │ │ │ │ tree_changed │ │ │ │ quits hnb, no questions asked │ │ │ │ status "No action assigned to '%s'(%id) in %s-mode" │ │ │ │ autosave_check_timeout │ │ │ │ forced_up │ │ │ │ whether movement upwards is forced beyond first sibling │ │ │ │ forced_down │ │ │ │ @@ -356,14 +365,18 @@ │ │ │ │ Inserts the contents of the clipboard at the current position in the tree. │ │ │ │ usage: %i │ │ │ │ underline │ │ │ │ unknown style 'style [%s] %s %s' │ │ │ │ standout │ │ │ │ │ │ │ │ Changes the drawing style of 'element' available colors: black, blue, cyan, red, green, magenta, yellow, white and default which uses the standard colors of the terminal. Attrbutes are one or more of: standout, underline, reverse, blink, dim and bold. Available elements are: menuitem, menutext, parentnode, node, bullet, selected, parentselected and background. │ │ │ │ +percent_done │ │ │ │ +toggle_todo │ │ │ │ +Toggles visiblity and usage of the checkbox for the currently active item. │ │ │ │ +toggle_done │ │ │ │ autosave_threshold_nodes_changed 0 │ │ │ │ export_%s %s %i │ │ │ │ export_%s %s │ │ │ │ status "readonly mode, not writing to disk" │ │ │ │ │ │ │ │ att_clear │ │ │ │ att_list │ │ │ │ node_duplicate │ │ │ │ usage: %s .... │ │ │ │ no such macro defined '%s' │ │ │ │ error macro %s already exist,.. this might turn out badly,.. │ │ │ │ -usage: %s │ │ │ │ -scope limit exceeded │ │ │ │ -backspace │ │ │ │ -error in bindings %s %s %s %s │ │ │ │ -BACKSPACE │ │ │ │ - [parameter] │ │ │ │ -Binds the action, to the specified key, subsequent actions my be bound by using the virtual key '..' thus chaining them together into a small script. │ │ │ │ - │ │ │ │ -Changes context, context may be one of 'main', 'lineedit', 'nodeedit', 'confirm' or any other userdefined context. │ │ │ │ -previous │ │ │ │ -reference │ │ │ │ -scommand │ │ │ │ -smessage │ │ │ │ -soptions │ │ │ │ -sprevious │ │ │ │ -sreplace │ │ │ │ -ssupsend │ │ │ │ -backspace2 │ │ │ │ -bkill_word │ │ │ │ -bskipword │ │ │ │ -complete │ │ │ │ -kill_line │ │ │ │ -kill_to_bol │ │ │ │ -kill_to_eol │ │ │ │ -kill_word │ │ │ │ -pagedown │ │ │ │ -skipword │ │ │ │ -nodeedit │ │ │ │ -lineedit │ │ │ │ -ascii import, unable to open "%s" │ │ │ │ -ascii import, imported "%s" │ │ │ │ -ascii export, unable to open "%s" │ │ │ │ -ascii export, wrote output to "%s" │ │ │ │ -export_ascii │ │ │ │ -import_ascii │ │ │ │ -ascii_margin │ │ │ │ -the margin that ascii export wraps at (-1=no wrap) │ │ │ │ -status 'reached bottom of tree and \'%s\' not found' │ │ │ │ -status 'reached top of tree and \'%s\' not found' │ │ │ │ -usage: %s [-b|-f] │ │ │ │ -[-b|-f] │ │ │ │ -searches either -b(ackwards) or -f(orwards) in the tree for the next entry with a substring matching the specified string │ │ │ │ -percent_done │ │ │ │ -toggle_todo │ │ │ │ -Toggles visiblity and usage of the checkbox for the currently active item. │ │ │ │ -toggle_done │ │ │ │ postscript export, unable to open "%s" │ │ │ │ %%!PS %% all files must open with this header │ │ │ │ %%%%BeginResource minidict.ps │ │ │ │ %%%%Creator: byram@cappella-archive.com │ │ │ │ %%%%For: Direct PostScript Mark-up │ │ │ │ %%%%Date: 24 Feb 2002 │ │ │ │ %%%%EndComments │ │ │ │ @@ -536,23 +503,56 @@ │ │ │ │ 12 sb (hnb postscript export) c 11 ss L │ │ │ │ ( ) S 10 ss %i LM 0 a ([%s]%s ) P │ │ │ │ ( ) S 10 ss %i LM 0 a (%s ) P │ │ │ │ %%%%Trailer │ │ │ │ postscript export, saved output to "%s" │ │ │ │ export_ps │ │ │ │ Exports the current node, it's siblings and all sublevels to a postscript file suitable for printing │ │ │ │ -%s > /dev/null 2>&1 & │ │ │ │ -shelling out: %s │ │ │ │ -nothing to do │ │ │ │ - │ │ │ │ -executes an external shell according to node content, it first checks the direct children then the current node. If it contains an http:// url, the command described in browser_command is executed, if it contains a '@' the characters surrounding it is interpreted as an mail address and the mail_command is executed and if the data starts with 'exec' the rest of the data is executed verbatim. │ │ │ │ -web_command │ │ │ │ -Command executed when opening url's * is subsituted with the url │ │ │ │ -mail_command │ │ │ │ -Command executed when sending mail to a mailaddress * is substituted with the address │ │ │ │ +usage: %s │ │ │ │ +scope limit exceeded │ │ │ │ +backspace │ │ │ │ +error in bindings %s %s %s %s │ │ │ │ +BACKSPACE │ │ │ │ + [parameter] │ │ │ │ +Binds the action, to the specified key, subsequent actions my be bound by using the virtual key '..' thus chaining them together into a small script. │ │ │ │ + │ │ │ │ +Changes context, context may be one of 'main', 'lineedit', 'nodeedit', 'confirm' or any other userdefined context. │ │ │ │ +previous │ │ │ │ +reference │ │ │ │ +scommand │ │ │ │ +smessage │ │ │ │ +soptions │ │ │ │ +sprevious │ │ │ │ +sreplace │ │ │ │ +ssupsend │ │ │ │ +backspace2 │ │ │ │ +bkill_word │ │ │ │ +bskipword │ │ │ │ +complete │ │ │ │ +kill_line │ │ │ │ +kill_to_bol │ │ │ │ +kill_to_eol │ │ │ │ +kill_word │ │ │ │ +pagedown │ │ │ │ +skipword │ │ │ │ +nodeedit │ │ │ │ +lineedit │ │ │ │ +ascii import, unable to open "%s" │ │ │ │ +ascii import, imported "%s" │ │ │ │ +ascii export, unable to open "%s" │ │ │ │ +ascii export, wrote output to "%s" │ │ │ │ +export_ascii │ │ │ │ +import_ascii │ │ │ │ +ascii_margin │ │ │ │ +the margin that ascii export wraps at (-1=no wrap) │ │ │ │ +status 'reached bottom of tree and \'%s\' not found' │ │ │ │ +status 'reached top of tree and \'%s\' not found' │ │ │ │ +usage: %s [-b|-f] │ │ │ │ +[-b|-f] │ │ │ │ +searches either -b(ackwards) or -f(orwards) in the tree for the next entry with a substring matching the specified string │ │ │ │ %s %s %s │ │ │ │ no such node │ │ │ │ usage: %s [new subentry] │ │ │ │ specified parent not found │ │ │ │ usage: %s │ │ │ │ empty node added │ │ │ │ inserts an new entry at the current position │ │ │ │ @@ -617,17 +617,23 @@ │ │ │ │ February │ │ │ │ September │ │ │ │ November │ │ │ │ December │ │ │ │ status refusing to remove node after join, because it has children │ │ │ │ Invokes the node editor for the current node. │ │ │ │ we're not where we should be │ │ │ │ -Saves a copy of the current tree and selected node in memory │ │ │ │ -restore_state │ │ │ │ -Restores the copy of the tree saved with save_state │ │ │ │ +%s > /dev/null 2>&1 & │ │ │ │ +shelling out: %s │ │ │ │ +nothing to do │ │ │ │ + │ │ │ │ +executes an external shell according to node content, it first checks the direct children then the current node. If it contains an http:// url, the command described in browser_command is executed, if it contains a '@' the characters surrounding it is interpreted as an mail address and the mail_command is executed and if the data starts with 'exec' the rest of the data is executed verbatim. │ │ │ │ +web_command │ │ │ │ +Command executed when opening url's * is subsituted with the url │ │ │ │ +mail_command │ │ │ │ +Command executed when sending mail to a mailaddress * is substituted with the address │ │ │ │ binary import, unable to open "%s" │ │ │ │ binary import, header mismatch │ │ │ │ binary import - imported "%s" │ │ │ │ binary export, unable to open "%s" │ │ │ │ binary export, wrote data to "%s" │ │ │ │ export_binary │ │ │ │ import_binary │ │ │ │ @@ -1233,23 +1239,17 @@ │ │ │ │ status "hnb - hierarchical notebook http://hnb.sourceforge.net/" │ │ │ │ status "(c) │ │ │ │ yvind Kol │ │ │ │ s 2001-2003 pippin@users.sourceforge.net" │ │ │ │ macro m_about │ │ │ │ seems like your current ~/.hnbrc is outdated (it's xml the new format │ │ │ │ is plain text,.. remove it and let hnb make a new default │ │ │ │ -/proc/self/stat │ │ │ │ -%*i %*s %*s %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %*i %i │ │ │ │ -Memory used: %2.2fmb (%ib) │ │ │ │ -/proc/meminfo │ │ │ │ -%*s %*s %*s %*s %*s %*s %*s %*i %*i %i %i %i │ │ │ │ -Memory free: %2.2fmb (+buffers/cache: %2.2fmb) │ │ │ │ -nodes:%i, leaves:%i words:%i │ │ │ │ -Reports memory usage of application │ │ │ │ -Reoprts number of items, leaf items and total number of words in tree │ │ │ │ +Saves a copy of the current tree and selected node in memory │ │ │ │ +restore_state │ │ │ │ +Restores the copy of the tree saved with save_state │ │ │ │ enter string │ │ │ │ getquery │ │ │ │ │ │ │ │ Input a string from the user (put into the variable query, used by amongst other function the search function, and at least some of the export/import functions │ │ │ │ last query (also settable as a variable) │ │ │ │ hnb import, unable to open "%s" │ │ │ │ import_hnb,.. hmpf.... │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -63,15 +63,15 @@ │ │ │ │ mulne r1, fp, r8 │ │ │ │ cmnle pc, r6, ror r9 @ │ │ │ │ mulne r2, fp, r8 │ │ │ │ cmnle fp, r0, lsl #18 │ │ │ │ movwcs r3, #5121 @ 0x1401 │ │ │ │ eorvs r4, fp, r6, lsr #5 │ │ │ │ strls sp, [r5], #-3295 @ 0xfffff321 │ │ │ │ - ldc2 0, cr15, [lr, #-20] @ 0xffffffec │ │ │ │ + cdp2 0, 5, cr15, cr4, cr5, {0} │ │ │ │ @ instruction: 0x1784f8df │ │ │ │ ldrbtmi r2, [r9], #-6 │ │ │ │ svc 0x0004f7ff │ │ │ │ ldrdhi pc, [r4], -r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ cmpphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539b04 │ │ │ │ @@ -82,48 +82,48 @@ │ │ │ │ cmnphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ rsbcs r9, r4, #196608 @ 0x30000 │ │ │ │ andls pc, r3, r0, asr r8 @ │ │ │ │ addeq pc, r4, r9, lsl #2 │ │ │ │ mrc 7, 1, APSR_nzcv, cr8, cr15, {7} │ │ │ │ stmeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0064640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ orrshi pc, r7, r0 │ │ │ │ blcs 5d43c <__assert_fail@plt+0x5b514> │ │ │ │ @ instruction: 0xf0009306 │ │ │ │ @ instruction: 0xf00d829a │ │ │ │ - vstmdbvs fp!, {s30-s252} │ │ │ │ + fstmdbxvs fp!, {d15-d86} @ Deprecated │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ addcc pc, r0, r9, asr #17 │ │ │ │ blcs 20d54 <__assert_fail@plt+0x1ee2c> │ │ │ │ subhi pc, r8, #64 @ 0x40 │ │ │ │ blcs 1c35c <__assert_fail@plt+0x1a434> │ │ │ │ mrshi pc, (UNDEF: 70) @ │ │ │ │ mvneq pc, #1073741826 @ 0x40000002 │ │ │ │ @ instruction: 0x71a6f509 │ │ │ │ ldrmi r2, [r8], -r4, ror #4 │ │ │ │ mrc 7, 0, APSR_nzcv, cr4, cr15, {7} │ │ │ │ - @ instruction: 0xf976f006 │ │ │ │ + ldc2 0, cr15, [r4, #-24]! @ 0xffffffe8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00b8144 │ │ │ │ - @ instruction: 0xf8d9ff5d │ │ │ │ + @ instruction: 0xf8d9fec1 │ │ │ │ strmi fp, [r0], r0, lsl #1 │ │ │ │ svceq 0x0000f1bb │ │ │ │ orrhi pc, r1, r0 │ │ │ │ usatne pc, #8, pc, asr #17 @ │ │ │ │ svceq 0x0002f1bb │ │ │ │ ldrbtmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ mvnscs fp, #28, 30 @ 0x70 │ │ │ │ rsccc pc, r8, r9, lsl #17 │ │ │ │ - stc2l 0, cr15, [r0, #32]! │ │ │ │ + blx fe63e118 <__assert_fail@plt+0xfe63c1f0> │ │ │ │ @ instruction: 0x16d4f8df │ │ │ │ @ instruction: 0xf0084479 │ │ │ │ - @ instruction: 0xf8dffddb │ │ │ │ + @ instruction: 0xf8dffa93 │ │ │ │ ldrbtmi r1, [r9], #-1744 @ 0xfffff930 │ │ │ │ - ldc2l 0, cr15, [r6, #32] │ │ │ │ + blx fe3be12c <__assert_fail@plt+0xfe3bc204> │ │ │ │ blls 193b10 <__assert_fail@plt+0x191be8> │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ ldm pc, {r0, r1, r2, r3, r6, r7, pc}^ @ │ │ │ │ teqpeq r4, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0128012d │ │ │ │ adceq r0, sl, r2, lsr #2 │ │ │ │ bne 43d988 <__assert_fail@plt+0x43ba60> │ │ │ │ @@ -224,15 +224,15 @@ │ │ │ │ @ instruction: 0xf04f6828 │ │ │ │ @ instruction: 0x465132ff │ │ │ │ ldc 7, cr15, [r8], #1020 @ 0x3fc │ │ │ │ mvnle r2, r1, ror ip │ │ │ │ @ instruction: 0xf842f001 │ │ │ │ @ instruction: 0xf98cf00e │ │ │ │ @ instruction: 0xf00b4640 │ │ │ │ - @ instruction: 0xf8dffe77 │ │ │ │ + @ instruction: 0xf8dffddb │ │ │ │ @ instruction: 0xf50d1554 │ │ │ │ @ instruction: 0xf8df5313 │ │ │ │ @ instruction: 0x332c24d4 │ │ │ │ stmpl sl, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdavs sl, {r0, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0404051 │ │ │ │ andcs r8, r0, r9, lsl r2 │ │ │ │ @@ -268,18 +268,18 @@ │ │ │ │ andls pc, r3, r2, asr r8 @ │ │ │ │ movwcs lr, #9874 @ 0x2692 │ │ │ │ addcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8dfe6b7 │ │ │ │ ldrbtmi r0, [r8], #-1224 @ 0xfffffb38 │ │ │ │ ldcl 7, cr15, [sl], {255} @ 0xff │ │ │ │ strbmi lr, [r0], -r4, lsr #15 │ │ │ │ - stc2l 0, cr15, [lr], #32 │ │ │ │ + @ instruction: 0xf9a6f008 │ │ │ │ ldr r4, [pc, r0, lsl #13] │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ - @ instruction: 0x4680f83d │ │ │ │ + @ instruction: 0x4680f973 │ │ │ │ @ instruction: 0xffdcf000 │ │ │ │ @ instruction: 0x4641e798 │ │ │ │ @ instruction: 0xf00e6de8 │ │ │ │ @ instruction: 0x9c05f957 │ │ │ │ and r4, r5, r1, lsl #12 │ │ │ │ eoreq pc, r4, r7, asr r8 @ │ │ │ │ @ instruction: 0xf00e3401 │ │ │ │ @@ -288,15 +288,15 @@ │ │ │ │ str r4, [r7, r8, lsl #13] │ │ │ │ strcc pc, [r4], #2271 @ 0x8df │ │ │ │ ldm r3, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ blls 1023bc <__assert_fail@plt+0x100494> │ │ │ │ ldceq 8, cr15, [r8], {67} @ 0x43 │ │ │ │ ldcne 8, cr15, [r4], {3} │ │ │ │ @ instruction: 0xf00de61a │ │ │ │ - @ instruction: 0x9c03f931 │ │ │ │ + @ instruction: 0x9c03f9e3 │ │ │ │ ldrteq pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4643 │ │ │ │ tstcs r1, r8, ror #8 │ │ │ │ andlt pc, r0, r4, asr r8 @ │ │ │ │ @ instruction: 0xf8db447a │ │ │ │ @ instruction: 0xf7ff0000 │ │ │ │ andcs lr, r1, r8, lsr #26 │ │ │ │ @@ -403,50 +403,50 @@ │ │ │ │ @ instruction: 0x464849b8 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ teqlt r0, r2, lsl #22 │ │ │ │ @ instruction: 0x464849b6 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ stmdacs r0, {r2, r3, r4, r5, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ cdp 1, 1, cr13, cr8, cr13, {2} │ │ │ │ - @ instruction: 0xf0050a10 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0060a10 │ │ │ │ + stmdacs r0, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, fp, r0 │ │ │ │ @ instruction: 0x31b8f8d9 │ │ │ │ blmi febf0ce8 <__assert_fail@plt+0xfebeedc0> │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stc 1, cr2, [sp, #4] │ │ │ │ ldrbtmi r8, [fp], #-2561 @ 0xfffff5ff │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf7ff9000 │ │ │ │ @ instruction: 0x4640ec16 │ │ │ │ @ instruction: 0xf0084651 │ │ │ │ - @ instruction: 0x4680fb7f │ │ │ │ + @ instruction: 0x4680f837 │ │ │ │ ldrdlt pc, [r0], r9 │ │ │ │ svceq 0x0000f1bb │ │ │ │ stcge 4, cr15, [r3, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf000e58a │ │ │ │ strb pc, [r2, #-3443]! @ 0xfffff28d @ │ │ │ │ beq 43de34 <__assert_fail@plt+0x43bf0c> │ │ │ │ - cdp2 0, 8, cr15, cr8, cr5, {0} │ │ │ │ + blx 11be5f0 <__assert_fail@plt+0x11bc6c8> │ │ │ │ @ instruction: 0xf44f4ba0 │ │ │ │ smlabbcs r1, r0, r2, r5 │ │ │ │ stc 4, cr4, [sp, #492] @ 0x1ec │ │ │ │ @ instruction: 0xf8cd8a01 │ │ │ │ strmi r9, [r3], r0 │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ @ instruction: 0x4640ebf6 │ │ │ │ @ instruction: 0xf0084651 │ │ │ │ - @ instruction: 0xf1bbfb5f │ │ │ │ + @ instruction: 0xf1bbf817 │ │ │ │ @ instruction: 0x46803fff │ │ │ │ @ instruction: 0xf10bd0dc │ │ │ │ @ instruction: 0xf1bb3aff │ │ │ │ sbcsle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0xf10a9c05 │ │ │ │ @ instruction: 0xf00b3aff │ │ │ │ - @ instruction: 0xf1bafaff │ │ │ │ + @ instruction: 0xf1bafa63 │ │ │ │ ldrshle r3, [r8, #255]! @ 0xff │ │ │ │ strls r4, [r5], #-1664 @ 0xfffff980 │ │ │ │ stmibmi pc, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r9], #-1608 @ 0xfffff9b8 │ │ │ │ b fe9c0628 <__assert_fail@plt+0xfe9be700> │ │ │ │ @ instruction: 0xd1b42800 │ │ │ │ ldrbmi lr, [r0], -r9, lsr #15 │ │ │ │ @@ -461,15 +461,15 @@ │ │ │ │ ldmiblt fp!, {r0, r5, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf44f4b82 │ │ │ │ smlabbcs r1, r0, r2, r5 │ │ │ │ bhi 3dc98 <__assert_fail@plt+0x3bd70> │ │ │ │ @ instruction: 0x4650447b │ │ │ │ bl fee40668 <__assert_fail@plt+0xfee3e740> │ │ │ │ ldrbmi r4, [r1], -r0, asr #12 │ │ │ │ - blx 8be696 <__assert_fail@plt+0x8bc76e> │ │ │ │ + @ instruction: 0xffdaf007 │ │ │ │ str r4, [r1, r0, lsl #13]! │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ stmdals fp, {r1, r2, r4, r5, r9, sp} │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ @ instruction: 0xe71ceb1c │ │ │ │ movwls r2, #21249 @ 0x5301 │ │ │ │ movwls lr, #29908 @ 0x74d4 │ │ │ │ @@ -563,27 +563,27 @@ │ │ │ │ andeq r2, r1, r2, asr #3 │ │ │ │ @ instruction: 0x000121b4 │ │ │ │ andeq r2, r1, sl, lsr #3 │ │ │ │ muleq r1, r6, r1 │ │ │ │ muleq r0, r4, r1 │ │ │ │ andeq r0, r1, ip, ror #1 │ │ │ │ andeq r1, r1, r4, asr r3 │ │ │ │ - andeq r2, r1, r0, ror sp │ │ │ │ + andeq r4, r1, r4, lsl r5 │ │ │ │ muleq r0, r8, r1 │ │ │ │ @ instruction: 0x000125be │ │ │ │ andeq fp, r2, r4, asr #22 │ │ │ │ andeq r2, r1, lr, lsl #2 │ │ │ │ andeq r2, r1, r0, lsr r1 │ │ │ │ @ instruction: 0x000121b4 │ │ │ │ andeq r2, r1, r2, lsr #5 │ │ │ │ andeq r2, r1, r2, asr #9 │ │ │ │ strdeq r1, [r1], -r0 │ │ │ │ muleq r1, r8, r2 │ │ │ │ andeq r2, r1, r4, ror r2 │ │ │ │ - muleq r1, sl, sl │ │ │ │ + andeq r2, r1, sl, lsr #25 │ │ │ │ andeq r0, r0, r0, ror #3 │ │ │ │ andeq r2, r1, r2, lsl #5 │ │ │ │ andeq r0, r0, r4, lsr #3 │ │ │ │ strdeq r2, [r1], -r0 │ │ │ │ andeq r2, r1, r0, lsl #4 │ │ │ │ andeq r1, r1, ip, lsr #32 │ │ │ │ andeq r1, r1, ip, lsl lr │ │ │ │ @@ -678,18 +678,18 @@ │ │ │ │ ldrbtmi r0, [r9], #-2561 @ 0xfffff5ff │ │ │ │ ldmdbmi lr!, {r8, ip, pc} │ │ │ │ @ instruction: 0xf8524605 │ │ │ │ ldrbtmi r9, [r9], #-3 │ │ │ │ vmov.16 d8[0], r4 │ │ │ │ ldrbtmi r1, [fp], #-2576 @ 0xfffff5f0 │ │ │ │ strbmi r9, [r9], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf0054638 │ │ │ │ - biclt pc, r0, #4288 @ 0x10c0 │ │ │ │ + @ instruction: 0xf0064638 │ │ │ │ + biclt pc, r0, #16384 @ 0x4000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - ldc2 0, cr15, [lr, #-20]! @ 0xffffffec │ │ │ │ + @ instruction: 0xf8fcf006 │ │ │ │ bne 43e248 <__assert_fail@plt+0x43c320> │ │ │ │ @ instruction: 0xffe0f00c │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff200a │ │ │ │ @ instruction: 0x2e00ea34 │ │ │ │ @ instruction: 0xf04fdd3e │ │ │ │ ldrbmi r0, [ip], -r0, lsl #22 │ │ │ │ @@ -810,42 +810,42 @@ │ │ │ │ movwls r4, #13435 @ 0x347b │ │ │ │ stmdals r3, {r0, r2, r3, r4, r5, r6, r8, fp, lr} │ │ │ │ @ instruction: 0xf7fe4479 │ │ │ │ @ instruction: 0x4604eff2 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ cdp 0, 1, cr8, cr8, cr3, {7} │ │ │ │ strcs r0, [r0, #-2576] @ 0xfffff5f0 │ │ │ │ - @ instruction: 0xf89af00b │ │ │ │ + @ instruction: 0xfffef00a │ │ │ │ bvc 43e44c <__assert_fail@plt+0x43c524> │ │ │ │ rsbscs r4, fp, #36700160 @ 0x2300000 │ │ │ │ @ instruction: 0xf8df2101 │ │ │ │ ldrbtmi sl, [sl], #468 @ 0x1d4 │ │ │ │ ldmdami r4!, {r0, r7, r9, sl, lr}^ │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ blmi 1cbcd78 <__assert_fail@plt+0x1cbae50> │ │ │ │ movwls r4, #9339 @ 0x247b │ │ │ │ ldrbtmi r4, [fp], #-2929 @ 0xfffff48f │ │ │ │ bcc fe43e434 <__assert_fail@plt+0xfe43c50c> │ │ │ │ - @ instruction: 0xf00b4638 │ │ │ │ - blls 80e20 <__assert_fail@plt+0x7eef8> │ │ │ │ + @ instruction: 0xf00a4638 │ │ │ │ + blls 82bb0 <__assert_fail@plt+0x80c88> │ │ │ │ svclt 0x008c4283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ svclt 0x00082f00 │ │ │ │ stmdacs r0, {sp} │ │ │ │ @ instruction: 0x4638d077 │ │ │ │ - @ instruction: 0xf874f00b │ │ │ │ + @ instruction: 0xffd8f00a │ │ │ │ bls 559d8 <__assert_fail@plt+0x53ab0> │ │ │ │ andhi pc, r3, fp, asr r8 @ │ │ │ │ strmi r4, [r6], -r1, asr #12 │ │ │ │ bne fed94524 <__assert_fail@plt+0xfed925fc> │ │ │ │ - stc2 0, cr15, [ip], {5} │ │ │ │ + @ instruction: 0xffcaf005 │ │ │ │ suble r2, pc, r0, lsl #16 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - stc2 0, cr15, [r6], {5} │ │ │ │ + @ instruction: 0xffc4f005 │ │ │ │ @ instruction: 0x468042b5 │ │ │ │ svclt 0x00c8db4c │ │ │ │ ldrbcc pc, [pc, #261]! @ 2d65 <__assert_fail@plt+0xe3d> @ │ │ │ │ cdpcs 12, 0, cr13, cr0, cr14, {1} │ │ │ │ strcs fp, [r0, #-4040] @ 0xfffff038 │ │ │ │ strcc sp, [r1, #-3334] @ 0xfffff2fa │ │ │ │ andcs r4, r9, r1, lsr #12 │ │ │ │ @@ -858,15 +858,15 @@ │ │ │ │ tstcs r1, r5, asr sl │ │ │ │ @ instruction: 0x4605447a │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ stmia r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0x4638efb4 │ │ │ │ @ instruction: 0xf00a4635 │ │ │ │ - @ instruction: 0x4607ffb7 │ │ │ │ + @ instruction: 0x4607ff1b │ │ │ │ @ instruction: 0x4623e7b4 │ │ │ │ tstcs r1, r8, lsl #4 │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ adcmi lr, lr, #4, 16 @ 0x40000 │ │ │ │ mvnscc pc, #1073741825 @ 0x40000001 │ │ │ │ @ instruction: 0x461dd0d1 │ │ │ │ svclt 0x00c82d00 │ │ │ │ @@ -978,29 +978,29 @@ │ │ │ │ ldmiblt r0!, {r3, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ stmiavs r1!, {r2, r3, r4, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrbvc pc, [r7, #1615]! @ 0x64f @ │ │ │ │ eormi r6, fp, r3, lsr #18 │ │ │ │ cmplt r1, r3, lsr #2 │ │ │ │ strtmi r6, [r0], -fp, lsl #18 │ │ │ │ tstvs fp, fp, lsr #32 │ │ │ │ - cdp2 0, 13, cr15, cr8, cr10, {0} │ │ │ │ + cdp2 0, 3, cr15, cr12, cr10, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ blmi a37668 <__assert_fail@plt+0xa35740> │ │ │ │ ldmpl r3!, {r3, r5, fp, lr}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ stmdavc fp!, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ bicsle r2, r7, r1, ror #22 │ │ │ │ blcs 21154 <__assert_fail@plt+0x1f22c> │ │ │ │ @ instruction: 0x4620d1d4 │ │ │ │ - @ instruction: 0xf876f00b │ │ │ │ + @ instruction: 0xffdaf00a │ │ │ │ @ instruction: 0xf64fb140 │ │ │ │ stmdbvs r3, {r0, r1, r2, r4, r5, r6, r7, r8, sl, ip, sp, lr} │ │ │ │ tstvs r3, fp, lsr #32 │ │ │ │ - cdp2 0, 10, cr15, cr10, cr10, {0} │ │ │ │ + cdp2 0, 0, cr15, cr14, cr10, {0} │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldmdami ip, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ ldrbtmi r5, [r8], #-2291 @ 0xfffff70d │ │ │ │ @ instruction: 0x4798681b │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ ldmpl r5!, {r0, r3, r4, r8, r9, fp, lr}^ │ │ │ │ biclt r7, fp, fp, lsr #16 │ │ │ │ @@ -1043,29 +1043,29 @@ │ │ │ │ ldmiblt r0!, {r1, r2, r9, sl, fp, sp, lr, pc} │ │ │ │ ldmib r4, {r2, r3, r4, r5, r6, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0431303 │ │ │ │ @ instruction: 0x61230308 │ │ │ │ stmdbvs fp, {r0, r3, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0434620 │ │ │ │ tstvs fp, r8, lsl #6 │ │ │ │ - cdp2 0, 5, cr15, cr6, cr10, {0} │ │ │ │ + ldc2 0, cr15, [sl, #40]! @ 0x28 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ blmi 9f7768 <__assert_fail@plt+0x9f5840> │ │ │ │ stmiapl fp!, {r0, r1, r2, r5, fp, lr}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ ldmdavc r3!, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ bicsle r2, r7, r1, ror #22 │ │ │ │ blcs 21278 <__assert_fail@plt+0x1f350> │ │ │ │ @ instruction: 0x4620d1d4 │ │ │ │ - @ instruction: 0xfff4f00a │ │ │ │ + @ instruction: 0xff58f00a │ │ │ │ stmdbvs r3, {r3, r4, r5, r8, ip, sp, pc} │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ @ instruction: 0xf00a6103 │ │ │ │ - stmdacs r0, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 6b77a4 <__assert_fail@plt+0x6b587c> │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, lr}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ blmi 672598 <__assert_fail@plt+0x670670> │ │ │ │ ldmdavc r3!, {r1, r2, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf7feb1cb │ │ │ │ @@ -1232,15 +1232,15 @@ │ │ │ │ blmi c3eb4c <__assert_fail@plt+0xc3cc24> │ │ │ │ tstcs r1, r0, lsr sl │ │ │ │ andsvs r4, r9, fp, ror r4 │ │ │ │ stmiapl r2!, {r0, r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf7fe601a │ │ │ │ ldmdblt r0!, {r1, r2, r3, r4, r5, r7, sl, fp, sp, lr, pc}^ │ │ │ │ - cdp2 0, 5, cr15, cr10, cr4, {0} │ │ │ │ + @ instruction: 0xff90f004 │ │ │ │ ldmdavs r0!, {r0, r1, r3, r5, r8, fp, lr} │ │ │ │ stmdapl r1!, {r0, r1, r3, r5, r9, fp, lr}^ │ │ │ │ andvs r6, r8, fp, lsr #16 │ │ │ │ stmiapl r2!, {r0, r1, r3, r4, r9, fp, ip} │ │ │ │ ldcllt 0, cr6, [r0, #-76]! @ 0xffffffb4 │ │ │ │ movwcs r5, #6309 @ 0x18a5 │ │ │ │ @ instruction: 0xf7fee736 │ │ │ │ @@ -2218,15 +2218,15 @@ │ │ │ │ stcl 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ svclt 0x0000e094 │ │ │ │ ldrdeq sp, [r2], -r0 │ │ │ │ andeq fp, r2, r0, asr #9 │ │ │ │ andeq lr, r0, r6, lsl #20 │ │ │ │ andeq sl, r2, lr, ror #22 │ │ │ │ andeq sp, r2, lr, ror #8 │ │ │ │ - andeq r3, r1, ip, lsr #15 │ │ │ │ + andeq r4, r1, r4, asr #10 │ │ │ │ andeq sp, r2, r0, lsr #8 │ │ │ │ andeq sl, r2, r0, ror #21 │ │ │ │ ldrdeq sp, [r2], -r4 │ │ │ │ andeq r0, r1, lr, lsl #15 │ │ │ │ andeq sp, r2, r8, lsl #7 │ │ │ │ andeq lr, r0, r2, asr #22 │ │ │ │ andeq sp, r2, ip, lsr r3 │ │ │ │ @@ -3102,15 +3102,15 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi sl, [sl], r4, lsl #30 │ │ │ │ mcr 6, 0, r4, cr9, cr12, {0} │ │ │ │ @ instruction: 0xf7ff3a10 │ │ │ │ strbmi pc, [r1], -r5, ror #29 @ │ │ │ │ strmi r4, [r6], -sp, asr #12 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ - @ instruction: 0xf04ff8eb │ │ │ │ + @ instruction: 0xf04ffca9 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ ldrbtmi r4, [fp], #-2911 @ 0xfffff4a1 │ │ │ │ bcc 4407e4 <__assert_fail@plt+0x43e8bc> │ │ │ │ ldrbtmi r4, [fp], #-2910 @ 0xfffff4a2 │ │ │ │ blmi 17a9bd0 <__assert_fail@plt+0x17a7ca8> │ │ │ │ mcr 4, 0, r4, cr8, cr11, {3} │ │ │ │ @ instruction: 0x46393a90 │ │ │ │ @@ -3130,15 +3130,15 @@ │ │ │ │ cdp 8, 1, cr13, cr8, cr15, {0} │ │ │ │ stmdals r4, {r4, r7, r9, fp, ip} │ │ │ │ ldc 7, cr15, [r2, #1008]! @ 0x3f0 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0x464ad1db │ │ │ │ beq 440884 <__assert_fail@plt+0x43e95c> │ │ │ │ ldrmi r9, [r9], r0, lsl #18 │ │ │ │ - @ instruction: 0xf8e0f003 │ │ │ │ + ldc2 0, cr15, [lr], {3} │ │ │ │ stccs 6, cr4, [r1], {202} @ 0xca │ │ │ │ stmdbls r1, {r0, r4, r6, r7, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf7fc9804 │ │ │ │ stmdacs r0, {r1, r5, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ blls 39768 <__assert_fail@plt+0x37840> │ │ │ │ @ instruction: 0x46304639 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ @@ -3166,15 +3166,15 @@ │ │ │ │ @ instruction: 0xf7fc9804 │ │ │ │ blx fec40658 <__assert_fail@plt+0xfec3e730> │ │ │ │ stmdbeq sp!, {r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbmi sl!, {r0, r2, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r9], #-2052 @ 0xfffff7fc │ │ │ │ stcl 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ orrle r2, lr, r0, lsl #16 │ │ │ │ - @ instruction: 0xf9d0f003 │ │ │ │ + stc2 0, cr15, [lr, #12] │ │ │ │ strtmi r9, [sl], r0, lsl #22 │ │ │ │ movwls r3, #769 @ 0x301 │ │ │ │ str r4, [r6, r1, lsl #13] │ │ │ │ @ instruction: 0xf7fc9804 │ │ │ │ ldrtmi lr, [r9], -r8, asr #27 │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ @@ -3183,31 +3183,31 @@ │ │ │ │ ldmpl r3, {r1, r2, r3, r4, fp, lr}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdbmi sp, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ ldrbtmi r9, [r9], #-2052 @ 0xfffff7fc │ │ │ │ mrrc2 0, 0, pc, lr, cr10 @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strbmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xf9e6f003 │ │ │ │ + stc2 0, cr15, [r4, #12]! │ │ │ │ ldrmi r9, [r0], -r3, lsl #20 │ │ │ │ stc 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ @ instruction: 0xe762ed7e │ │ │ │ @ instruction: 0xf0084640 │ │ │ │ - strmi pc, [r0], sp, lsr #28 │ │ │ │ + pkhbtmi pc, r0, r1, lsl #27 @ │ │ │ │ ldmdami r2, {r0, r1, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf8d2f00b │ │ │ │ @ instruction: 0xf7fce7a8 │ │ │ │ svclt 0x0000eda0 │ │ │ │ andeq r8, r2, ip, lsr #29 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ muleq r2, r6, lr │ │ │ │ andeq sp, r0, r8, asr r2 │ │ │ │ - andeq pc, r0, lr, lsr pc @ │ │ │ │ + andeq r0, r1, lr, asr #2 │ │ │ │ andeq sp, r0, r2, lsl #5 │ │ │ │ andeq sp, r0, sl, ror #28 │ │ │ │ andeq sp, r0, r4, ror #28 │ │ │ │ andeq sp, r0, r0, ror #3 │ │ │ │ muleq r2, r8, sp │ │ │ │ andeq sp, r0, r6, lsl #27 │ │ │ │ muleq r0, r0, r1 │ │ │ │ @@ -3357,819 +3357,819 @@ │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stcge 12, cr3, [r1], {188} @ 0xbc │ │ │ │ @ instruction: 0x4631447a │ │ │ │ @ instruction: 0xf8df4620 │ │ │ │ ldmpl r3, {r2, r4, r5, r7, sl, fp, ip, lr}^ │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ - @ instruction: 0xf0020300 │ │ │ │ - @ instruction: 0xf003feeb │ │ │ │ - @ instruction: 0xf8dff84f │ │ │ │ + @ instruction: 0xf0030300 │ │ │ │ + @ instruction: 0xf003faa9 │ │ │ │ + @ instruction: 0xf8dffc0d │ │ │ │ strtmi r1, [fp], -r0, lsr #25 │ │ │ │ ldccs 8, cr15, [ip], {223} @ 0xdf │ │ │ │ ldrbtmi r5, [sl], #-2157 @ 0xfffff793 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf87cf003 │ │ │ │ + ldc2 0, cr15, [sl], #-12 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff04f002 │ │ │ │ - @ instruction: 0xf83af003 │ │ │ │ + blx ff0c13ec <__assert_fail@plt+0xff0bf4c4> │ │ │ │ + blx ffe413f2 <__assert_fail@plt+0xffe3f4ca> │ │ │ │ ldclcs 8, cr15, [ip], #-892 @ 0xfffffc84 │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0034607 │ │ │ │ - tstplt pc, fp, ror #16 @ p-variant is OBSOLETE │ │ │ │ + tstplt pc, r9, lsr #24 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf003fef3 │ │ │ │ - @ instruction: 0xf8dff829 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003fab1 │ │ │ │ + @ instruction: 0xf8dffbe7 │ │ │ │ strtmi r2, [r9], -r0, ror #24 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf85af003 │ │ │ │ + ldc2 0, cr15, [r8], {3} │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - cdp2 0, 14, cr15, cr2, cr2, {0} │ │ │ │ - @ instruction: 0xf818f003 │ │ │ │ + blx fe841430 <__assert_fail@plt+0xfe83f508> │ │ │ │ + blx ff5c1436 <__assert_fail@plt+0xff5bf50e> │ │ │ │ mcrrcs 8, 13, pc, r0, cr15 @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0034607 │ │ │ │ - tstplt pc, r9, asr #16 @ p-variant is OBSOLETE │ │ │ │ + tstplt pc, r7, lsl #24 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf003fed1 │ │ │ │ - @ instruction: 0xf8dff807 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003fa8f │ │ │ │ + @ instruction: 0xf8dffbc5 │ │ │ │ strtmi r2, [r9], -r4, lsr #24 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf838f003 │ │ │ │ + blx ffdc1466 <__assert_fail@plt+0xffdbf53e> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - cdp2 0, 12, cr15, cr0, cr2, {0} │ │ │ │ - @ instruction: 0xfff6f002 │ │ │ │ + blx 1fc1474 <__assert_fail@plt+0x1fbf54c> │ │ │ │ + blx fed4147a <__assert_fail@plt+0xfed3f552> │ │ │ │ stccs 8, cr15, [r4], {223} @ 0xdf │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0034607 │ │ │ │ - tstplt pc, r7, lsr #16 @ p-variant is OBSOLETE │ │ │ │ + smlattlt pc, r5, fp, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002feaf │ │ │ │ - @ instruction: 0xf8dfffe5 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003fa6d │ │ │ │ + @ instruction: 0xf8dffba3 │ │ │ │ strtmi r2, [r9], -r8, ror #23 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf816f003 │ │ │ │ + blx ff5414aa <__assert_fail@plt+0xff53f582> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - cdp2 0, 9, cr15, cr14, cr2, {0} │ │ │ │ - @ instruction: 0xffd4f002 │ │ │ │ + blx 17414b8 <__assert_fail@plt+0x173f590> │ │ │ │ + blx fe4c14be <__assert_fail@plt+0xfe4bf596> │ │ │ │ blcs ff243830 <__assert_fail@plt+0xff241908> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0034607 │ │ │ │ - tstplt pc, r5, lsl #16 @ p-variant is OBSOLETE │ │ │ │ + smlabtlt pc, r3, fp, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r4, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fe8d │ │ │ │ - @ instruction: 0xf8dfffc3 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003fa4b │ │ │ │ + @ instruction: 0xf8dffb81 │ │ │ │ strtmi r2, [r9], -ip, lsr #23 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xfff4f002 │ │ │ │ + blx fecc14ee <__assert_fail@plt+0xfecbf5c6> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - cdp2 0, 7, cr15, cr12, cr2, {0} │ │ │ │ - @ instruction: 0xffb2f002 │ │ │ │ + blx ec14fc <__assert_fail@plt+0xebf5d4> │ │ │ │ + blx 1c41502 <__assert_fail@plt+0x1c3f5da> │ │ │ │ blcs fe343874 <__assert_fail@plt+0xfe34194c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - smlattlt pc, r3, pc, pc @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + smlatblt pc, r1, fp, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fe6b │ │ │ │ - @ instruction: 0xf8dfffa1 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003fa29 │ │ │ │ + @ instruction: 0xf8dffb5f │ │ │ │ @ instruction: 0x46292b70 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xffd2f002 │ │ │ │ + blx fe441532 <__assert_fail@plt+0xfe43f60a> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - cdp2 0, 5, cr15, cr10, cr2, {0} │ │ │ │ - @ instruction: 0xff90f002 │ │ │ │ + blx 641540 <__assert_fail@plt+0x63f618> │ │ │ │ + blx 13c1546 <__assert_fail@plt+0x13bf61e> │ │ │ │ blcs 14438b8 <__assert_fail@plt+0x1441990> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - smlabtlt pc, r1, pc, pc @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, pc, ror fp @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r2, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fe49 │ │ │ │ - @ instruction: 0xf8dfff7f │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003fa07 │ │ │ │ + @ instruction: 0xf8dffb3d │ │ │ │ @ instruction: 0x46292b34 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xffb0f002 │ │ │ │ + blx 1bc1576 <__assert_fail@plt+0x1bbf64e> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - cdp2 0, 3, cr15, cr8, cr2, {0} │ │ │ │ - @ instruction: 0xff6ef002 │ │ │ │ + @ instruction: 0xf9f6f003 │ │ │ │ + blx b4158a <__assert_fail@plt+0xb3f662> │ │ │ │ blcs 5438fc <__assert_fail@plt+0x5419d4> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - @ instruction: 0xb10fff9f │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, sp, asr fp @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fe27 │ │ │ │ - @ instruction: 0xf8dfff5d │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f9e5 │ │ │ │ + @ instruction: 0xf8dffb1b │ │ │ │ @ instruction: 0x46292af8 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xff8ef002 │ │ │ │ + blx 13415ba <__assert_fail@plt+0x133f692> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - cdp2 0, 1, cr15, cr6, cr2, {0} │ │ │ │ - @ instruction: 0xff4cf002 │ │ │ │ + @ instruction: 0xf9d4f003 │ │ │ │ + blx 2c15ce <__assert_fail@plt+0x2bf6a6> │ │ │ │ bcs ff643940 <__assert_fail@plt+0xff641a18> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, sp, ror pc @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, fp, lsr fp @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fe05 │ │ │ │ - @ instruction: 0xf8dfff3b │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f9c3 │ │ │ │ + @ instruction: 0xf8dffaf9 │ │ │ │ @ instruction: 0x46292abc │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xff6cf002 │ │ │ │ + blx ac15fe <__assert_fail@plt+0xabf6d6> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - ldc2l 0, cr15, [r4, #8]! │ │ │ │ - @ instruction: 0xff2af002 │ │ │ │ + @ instruction: 0xf9b2f003 │ │ │ │ + blx ffa41610 <__assert_fail@plt+0xffa3f6e8> │ │ │ │ bcs fe743984 <__assert_fail@plt+0xfe741a5c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, fp, asr pc @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, r9, lsl fp @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r2, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fde3 │ │ │ │ - @ instruction: 0xf8dfff19 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f9a1 │ │ │ │ + @ instruction: 0xf8dffad7 │ │ │ │ strtmi r2, [r9], -r0, lsl #21 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xff4af002 │ │ │ │ + blx 241642 <__assert_fail@plt+0x23f71a> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - ldc2l 0, cr15, [r2, #8] │ │ │ │ - @ instruction: 0xff08f002 │ │ │ │ + @ instruction: 0xf990f003 │ │ │ │ + blx ff1c1654 <__assert_fail@plt+0xff1bf72c> │ │ │ │ bcs 18439c8 <__assert_fail@plt+0x1841aa0> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r9, lsr pc @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + strdlt pc, [pc, -r7] │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fdc1 │ │ │ │ - @ instruction: 0xf8dffef7 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f97f │ │ │ │ + @ instruction: 0xf8dffab5 │ │ │ │ strtmi r2, [r9], -r4, asr #20 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xff28f002 │ │ │ │ + blx ff9c1684 <__assert_fail@plt+0xff9bf75c> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - ldc2 0, cr15, [r0, #8]! │ │ │ │ - cdp2 0, 14, cr15, cr6, cr2, {0} │ │ │ │ + @ instruction: 0xf96ef003 │ │ │ │ + blx fe941698 <__assert_fail@plt+0xfe93f770> │ │ │ │ bcs 943a0c <__assert_fail@plt+0x941ae4> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r7, lsl pc @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + ldrdlt pc, [pc, -r5] │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fd9f │ │ │ │ - @ instruction: 0xf8dffed5 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f95d │ │ │ │ + @ instruction: 0xf8dffa93 │ │ │ │ strtmi r2, [r9], -r8, lsl #20 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xff06f002 │ │ │ │ + blx ff1416c8 <__assert_fail@plt+0xff13f7a0> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - stc2 0, cr15, [lr, #8] │ │ │ │ - cdp2 0, 12, cr15, cr4, cr2, {0} │ │ │ │ + @ instruction: 0xf94cf003 │ │ │ │ + blx fe0c16dc <__assert_fail@plt+0xfe0bf7b4> │ │ │ │ stmibcs r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - strdlt pc, [pc, -r5] │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + @ instruction: 0xb10ffab3 │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fd7d │ │ │ │ - @ instruction: 0xf8dffeb3 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f93b │ │ │ │ + @ instruction: 0xf8dffa71 │ │ │ │ strtmi r2, [r9], -ip, asr #19 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 14, cr15, cr4, cr2, {0} │ │ │ │ + blx fe8c170c <__assert_fail@plt+0xfe8bf7e4> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - stc2l 0, cr15, [ip, #-8]! │ │ │ │ - cdp2 0, 10, cr15, cr2, cr2, {0} │ │ │ │ + @ instruction: 0xf92af003 │ │ │ │ + blx 1841720 <__assert_fail@plt+0x183f7f8> │ │ │ │ stmibcs ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - ldrdlt pc, [pc, -r3] │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + @ instruction: 0xb10ffa91 │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fd5b │ │ │ │ - @ instruction: 0xf8dffe91 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f919 │ │ │ │ + @ instruction: 0xf8dffa4f │ │ │ │ @ instruction: 0x46292990 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 12, cr15, cr2, cr2, {0} │ │ │ │ + blx fe041750 <__assert_fail@plt+0xfe03f828> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - stc2l 0, cr15, [sl, #-8] │ │ │ │ - cdp2 0, 8, cr15, cr0, cr2, {0} │ │ │ │ + @ instruction: 0xf908f003 │ │ │ │ + blx fc1764 <__assert_fail@plt+0xfbf83c> │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - @ instruction: 0xb10ffeb1 │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, pc, ror #20 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fd39 │ │ │ │ - @ instruction: 0xf8dffe6f │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f8f7 │ │ │ │ + @ instruction: 0xf8dffa2d │ │ │ │ @ instruction: 0x46292954 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 10, cr15, cr0, cr2, {0} │ │ │ │ + blx 17c1794 <__assert_fail@plt+0x17bf86c> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - stc2 0, cr15, [r8, #-8]! │ │ │ │ - cdp2 0, 5, cr15, cr14, cr2, {0} │ │ │ │ + @ instruction: 0xf8e6f003 │ │ │ │ + blx 7417a8 <__assert_fail@plt+0x73f880> │ │ │ │ ldmdbcs r4!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - smlabblt pc, pc, lr, pc @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, sp, asr #20 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r2, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fd17 │ │ │ │ - @ instruction: 0xf8dffe4d │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f8d5 │ │ │ │ + @ instruction: 0xf8dffa0b │ │ │ │ @ instruction: 0x46292918 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 7, cr15, cr14, cr2, {0} │ │ │ │ + blx f417d8 <__assert_fail@plt+0xf3f8b0> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - stc2 0, cr15, [r6, #-8] │ │ │ │ - cdp2 0, 3, cr15, cr12, cr2, {0} │ │ │ │ + @ instruction: 0xf8c4f003 │ │ │ │ + @ instruction: 0xf9faf003 │ │ │ │ ldmcs r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, sp, ror #28 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, fp, lsr #20 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fcf5 │ │ │ │ - @ instruction: 0xf8dffe2b │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f8b3 │ │ │ │ + @ instruction: 0xf8dff9e9 │ │ │ │ @ instruction: 0x462928dc │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 5, cr15, cr12, cr2, {0} │ │ │ │ + blx 6c181c <__assert_fail@plt+0x6bf8f4> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - stc2l 0, cr15, [r4], #8 │ │ │ │ - cdp2 0, 1, cr15, cr10, cr2, {0} │ │ │ │ + @ instruction: 0xf8a2f003 │ │ │ │ + @ instruction: 0xf9d8f003 │ │ │ │ ldmcs ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, fp, asr #28 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, r9, lsl #20 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fcd3 │ │ │ │ - @ instruction: 0xf8dffe09 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f891 │ │ │ │ + @ instruction: 0xf8dff9c7 │ │ │ │ strtmi r2, [r9], -r0, lsr #17 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 3, cr15, cr10, cr2, {0} │ │ │ │ + @ instruction: 0xf9f8f003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - stc2l 0, cr15, [r2], {2} │ │ │ │ - ldc2l 0, cr15, [r8, #8]! │ │ │ │ + @ instruction: 0xf880f003 │ │ │ │ + @ instruction: 0xf9b6f003 │ │ │ │ stmcs r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r9, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + smlattlt pc, r7, r9, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r2, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fcb1 │ │ │ │ - @ instruction: 0xf8dffde7 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f86f │ │ │ │ + @ instruction: 0xf8dff9a5 │ │ │ │ strtmi r2, [r9], -r4, ror #16 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 1, cr15, cr8, cr2, {0} │ │ │ │ + @ instruction: 0xf9d6f003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - stc2 0, cr15, [r0], #8 │ │ │ │ - ldc2l 0, cr15, [r6, #8] │ │ │ │ + @ instruction: 0xf85ef003 │ │ │ │ + @ instruction: 0xf994f003 │ │ │ │ stmdacs r4, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r7, lsl #28 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + smlabtlt pc, r5, r9, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r2, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fc8f │ │ │ │ - @ instruction: 0xf8dffdc5 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f84d │ │ │ │ + @ instruction: 0xf8dff983 │ │ │ │ strtmi r2, [r9], -r8, lsr #16 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - ldc2l 0, cr15, [r6, #8]! │ │ │ │ + @ instruction: 0xf9b4f003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - ldc2l 0, cr15, [lr], #-8 │ │ │ │ - ldc2 0, cr15, [r4, #8]! │ │ │ │ + @ instruction: 0xf83cf003 │ │ │ │ + @ instruction: 0xf972f003 │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - smlattlt pc, r5, sp, pc @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + smlatblt pc, r3, r9, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fc6d │ │ │ │ - @ instruction: 0xf8dffda3 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f82b │ │ │ │ + @ instruction: 0xf8dff961 │ │ │ │ strtmi r2, [r9], -ip, ror #15 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - ldc2l 0, cr15, [r4, #8] │ │ │ │ + @ instruction: 0xf992f003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - mrrc2 0, 0, pc, ip, cr2 @ │ │ │ │ - ldc2 0, cr15, [r2, #8] │ │ │ │ + @ instruction: 0xf81af003 │ │ │ │ + @ instruction: 0xf950f003 │ │ │ │ @ instruction: 0x27ccf8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - smlabtlt pc, r3, sp, pc @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + smlabblt pc, r1, r9, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r0, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fc4b │ │ │ │ - @ instruction: 0xf8dffd81 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0xf003f809 │ │ │ │ + @ instruction: 0xf8dff93f │ │ │ │ @ instruction: 0x462927b0 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - ldc2 0, cr15, [r2, #8]! │ │ │ │ + @ instruction: 0xf970f003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - ldc2 0, cr15, [sl], #-8 │ │ │ │ - ldc2l 0, cr15, [r0, #-8]! │ │ │ │ + @ instruction: 0xfff8f002 │ │ │ │ + @ instruction: 0xf92ef003 │ │ │ │ @ instruction: 0x2790f8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - smlatblt pc, r1, sp, pc @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, pc, asr r9 @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r2, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fc29 │ │ │ │ - @ instruction: 0xf8dffd5f │ │ │ │ + @ instruction: 0xf003ffe7 │ │ │ │ + @ instruction: 0xf8dff91d │ │ │ │ @ instruction: 0x46292774 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - ldc2 0, cr15, [r0, #8] │ │ │ │ + @ instruction: 0xf94ef003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - ldc2 0, cr15, [r8], {2} │ │ │ │ - stc2l 0, cr15, [lr, #-8] │ │ │ │ + @ instruction: 0xffd6f002 │ │ │ │ + @ instruction: 0xf90cf003 │ │ │ │ smmlscs r4, pc, r8, pc @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, pc, ror sp @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, sp, lsr r9 @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fc07 │ │ │ │ - @ instruction: 0xf8dffd3d │ │ │ │ + @ instruction: 0xf003ffc5 │ │ │ │ + @ instruction: 0xf8dff8fb │ │ │ │ @ instruction: 0x46292738 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2l 0, cr15, [lr, #-8]! │ │ │ │ + @ instruction: 0xf92cf003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx ffdc1a06 <__assert_fail@plt+0xffdbfade> │ │ │ │ - stc2 0, cr15, [ip, #-8]! │ │ │ │ + @ instruction: 0xffb4f002 │ │ │ │ + @ instruction: 0xf8eaf003 │ │ │ │ @ instruction: 0x2718f8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, sp, asr sp @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, fp, lsl r9 @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fbe5 │ │ │ │ - @ instruction: 0xf8dffd1b │ │ │ │ + @ instruction: 0xf003ffa3 │ │ │ │ + @ instruction: 0xf8dff8d9 │ │ │ │ @ instruction: 0x462926fc │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2l 0, cr15, [ip, #-8] │ │ │ │ + @ instruction: 0xf90af003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx ff541a4a <__assert_fail@plt+0xff53fb22> │ │ │ │ - stc2 0, cr15, [sl, #-8] │ │ │ │ + @ instruction: 0xff92f002 │ │ │ │ + @ instruction: 0xf8c8f003 │ │ │ │ @ instruction: 0x26dcf8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, fp, lsr sp @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + strdlt pc, [pc, -r9] │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fbc3 │ │ │ │ - @ instruction: 0xf8dffcf9 │ │ │ │ + @ instruction: 0xf003ff81 │ │ │ │ + @ instruction: 0xf8dff8b7 │ │ │ │ strtmi r2, [r9], -r0, asr #13 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2 0, cr15, [sl, #-8]! │ │ │ │ + @ instruction: 0xf8e8f003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx fecc1a8e <__assert_fail@plt+0xfecbfb66> │ │ │ │ - stc2l 0, cr15, [r8], #8 │ │ │ │ + @ instruction: 0xff70f002 │ │ │ │ + @ instruction: 0xf8a6f003 │ │ │ │ ssatcs pc, #1, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r9, lsl sp @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + ldrdlt pc, [pc, -r7] │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r0, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fba1 │ │ │ │ - @ instruction: 0xf8dffcd7 │ │ │ │ + @ instruction: 0xf003ff5f │ │ │ │ + @ instruction: 0xf8dff895 │ │ │ │ strtmi r2, [r9], -r4, lsl #13 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2 0, cr15, [r8, #-8] │ │ │ │ + @ instruction: 0xf8c6f003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - blx fe441ad2 <__assert_fail@plt+0xfe43fbaa> │ │ │ │ - stc2l 0, cr15, [r6], {2} │ │ │ │ + @ instruction: 0xff4ef002 │ │ │ │ + @ instruction: 0xf884f003 │ │ │ │ @ instruction: 0x2664f8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - strdlt pc, [pc, -r7] │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + @ instruction: 0xb10ff8b5 │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r0, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fb7f │ │ │ │ - @ instruction: 0xf8dffcb5 │ │ │ │ + @ instruction: 0xf003ff3d │ │ │ │ + @ instruction: 0xf8dff873 │ │ │ │ strtmi r2, [r9], -r8, asr #12 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2l 0, cr15, [r6], #8 │ │ │ │ + @ instruction: 0xf8a4f003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - blx 1bc1b16 <__assert_fail@plt+0x1bbfbee> │ │ │ │ - stc2 0, cr15, [r4], #8 │ │ │ │ + @ instruction: 0xff2cf002 │ │ │ │ + @ instruction: 0xf862f003 │ │ │ │ @ instruction: 0x2628f8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - ldrdlt pc, [pc, -r5] │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + @ instruction: 0xb10ff893 │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fb5d │ │ │ │ - @ instruction: 0xf8dffc93 │ │ │ │ + @ instruction: 0xf003ff1b │ │ │ │ + @ instruction: 0xf8dff851 │ │ │ │ strtmi r2, [r9], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2l 0, cr15, [r4], {2} │ │ │ │ + @ instruction: 0xf882f003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx 1341b5a <__assert_fail@plt+0x133fc32> │ │ │ │ - stc2 0, cr15, [r2], {2} │ │ │ │ + @ instruction: 0xff0af002 │ │ │ │ + @ instruction: 0xf840f003 │ │ │ │ strbcs pc, [ip, #2271]! @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - @ instruction: 0xb10ffcb3 │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, r1, ror r8 @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fb3b │ │ │ │ - @ instruction: 0xf8dffc71 │ │ │ │ + @ instruction: 0xf003fef9 │ │ │ │ + @ instruction: 0xf8dff82f │ │ │ │ @ instruction: 0x462925d0 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2 0, cr15, [r2], #8 │ │ │ │ + @ instruction: 0xf860f003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx ac1b9e <__assert_fail@plt+0xabfc76> │ │ │ │ - stc2l 0, cr15, [r0], #-8 │ │ │ │ + cdp2 0, 14, cr15, cr8, cr2, {0} │ │ │ │ + @ instruction: 0xf81ef003 │ │ │ │ ldrcs pc, [r0, #2271]! @ 0x8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - @ instruction: 0xb10ffc91 │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, pc, asr #16 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fb19 │ │ │ │ - @ instruction: 0xf8dffc4f │ │ │ │ + @ instruction: 0xf003fed7 │ │ │ │ + @ instruction: 0xf8dff80d │ │ │ │ @ instruction: 0x46292594 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2 0, cr15, [r0], {2} │ │ │ │ + @ instruction: 0xf83ef003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx 241be2 <__assert_fail@plt+0x23fcba> │ │ │ │ - ldc2 0, cr15, [lr], #-8 │ │ │ │ + cdp2 0, 12, cr15, cr6, cr2, {0} │ │ │ │ + @ instruction: 0xfffcf002 │ │ │ │ ldrbcs pc, [r4, #-2271]! @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, pc, ror #24 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, sp, lsr #16 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002faf7 │ │ │ │ - @ instruction: 0xf8dffc2d │ │ │ │ + @ instruction: 0xf002feb5 │ │ │ │ + @ instruction: 0xf8dfffeb │ │ │ │ @ instruction: 0x46292558 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - mrrc2 0, 0, pc, lr, cr2 @ │ │ │ │ + @ instruction: 0xf81cf003 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx ff9c1c24 <__assert_fail@plt+0xff9bfcfc> │ │ │ │ - ldc2 0, cr15, [ip], {2} │ │ │ │ + cdp2 0, 10, cr15, cr4, cr2, {0} │ │ │ │ + @ instruction: 0xffdaf002 │ │ │ │ ldrcs pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, sp, asr #24 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0034607 │ │ │ │ + tstplt pc, fp, lsl #16 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r2, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fad5 │ │ │ │ - @ instruction: 0xf8dffc0b │ │ │ │ + @ instruction: 0xf002fe93 │ │ │ │ + @ instruction: 0xf8dfffc9 │ │ │ │ @ instruction: 0x4629251c │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - ldc2 0, cr15, [ip], #-8 │ │ │ │ + @ instruction: 0xfffaf002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx ff141c68 <__assert_fail@plt+0xff13fd40> │ │ │ │ - blx ffec1c6e <__assert_fail@plt+0xffebfd46> │ │ │ │ + cdp2 0, 8, cr15, cr2, cr2, {0} │ │ │ │ + @ instruction: 0xffb8f002 │ │ │ │ ldrbtcs pc, [ip], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, fp, lsr #24 @ p-variant is OBSOLETE │ │ │ │ + smlattlt pc, r9, pc, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fab3 │ │ │ │ - @ instruction: 0xf8dffbe9 │ │ │ │ + @ instruction: 0xf002fe71 │ │ │ │ + @ instruction: 0xf8dfffa7 │ │ │ │ strtmi r2, [r9], -r0, ror #9 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - ldc2 0, cr15, [sl], {2} │ │ │ │ + @ instruction: 0xffd8f002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx fe8c1cac <__assert_fail@plt+0xfe8bfd84> │ │ │ │ - blx ff641cb2 <__assert_fail@plt+0xff63fd8a> │ │ │ │ + cdp2 0, 6, cr15, cr0, cr2, {0} │ │ │ │ + @ instruction: 0xff96f002 │ │ │ │ strbcs pc, [r0], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r9, lsl #24 @ p-variant is OBSOLETE │ │ │ │ + smlabtlt pc, r7, pc, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fa91 │ │ │ │ - @ instruction: 0xf8dffbc7 │ │ │ │ + @ instruction: 0xf002fe4f │ │ │ │ + @ instruction: 0xf8dfff85 │ │ │ │ strtmi r2, [r9], -r4, lsr #9 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx ffe41ce2 <__assert_fail@plt+0xffe3fdba> │ │ │ │ + @ instruction: 0xffb6f002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx fe041cf0 <__assert_fail@plt+0xfe03fdc8> │ │ │ │ - blx fedc1cf6 <__assert_fail@plt+0xfedbfdce> │ │ │ │ + cdp2 0, 3, cr15, cr14, cr2, {0} │ │ │ │ + @ instruction: 0xff74f002 │ │ │ │ strcs pc, [r4], #2271 @ 0x8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - smlattlt pc, r7, fp, pc @ │ │ │ │ + smlatblt pc, r5, pc, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fa6f │ │ │ │ - @ instruction: 0xf8dffba5 │ │ │ │ + @ instruction: 0xf002fe2d │ │ │ │ + @ instruction: 0xf8dfff63 │ │ │ │ strtmi r2, [r9], -r8, ror #8 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx ff5c1d26 <__assert_fail@plt+0xff5bfdfe> │ │ │ │ + @ instruction: 0xff94f002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - blx 17c1d34 <__assert_fail@plt+0x17bfe0c> │ │ │ │ - blx fe541d3a <__assert_fail@plt+0xfe53fe12> │ │ │ │ + cdp2 0, 1, cr15, cr12, cr2, {0} │ │ │ │ + @ instruction: 0xff52f002 │ │ │ │ strbcs pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - smlabtlt pc, r5, fp, pc @ │ │ │ │ + smlabblt pc, r3, pc, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r2, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fa4d │ │ │ │ - @ instruction: 0xf8dffb83 │ │ │ │ + @ instruction: 0xf002fe0b │ │ │ │ + @ instruction: 0xf8dfff41 │ │ │ │ strtmi r2, [r9], -ip, lsr #8 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx fed41d6a <__assert_fail@plt+0xfed3fe42> │ │ │ │ + @ instruction: 0xff72f002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx f41d78 <__assert_fail@plt+0xf3fe50> │ │ │ │ - blx 1cc1d7e <__assert_fail@plt+0x1cbfe56> │ │ │ │ + ldc2l 0, cr15, [sl, #8]! │ │ │ │ + @ instruction: 0xff30f002 │ │ │ │ strcs pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - smlatblt pc, r3, fp, pc @ │ │ │ │ + tstplt pc, r1, ror #30 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fa2b │ │ │ │ - bmi fff44b1c <__assert_fail@plt+0xfff42bf4> │ │ │ │ + @ instruction: 0xf002fde9 │ │ │ │ + bmi fff45a14 <__assert_fail@plt+0xfff43aec> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - @ instruction: 0xb10ffb93 │ │ │ │ + tstplt pc, r1, asr pc @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fa1b │ │ │ │ - bmi ffd84afc <__assert_fail@plt+0xffd82bd4> │ │ │ │ + @ instruction: 0xf002fdd9 │ │ │ │ + bmi ffd859f4 <__assert_fail@plt+0xffd83acc> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - smlabblt pc, r3, fp, pc @ │ │ │ │ + tstplt pc, r1, asr #30 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002fa0b │ │ │ │ - bmi ffbc4adc <__assert_fail@plt+0xffbc2bb4> │ │ │ │ + @ instruction: 0xf002fdc9 │ │ │ │ + bmi ffbc59d4 <__assert_fail@plt+0xffbc3aac> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r3, ror fp @ p-variant is OBSOLETE @ │ │ │ │ + tstplt pc, r1, lsr pc @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f9fb │ │ │ │ - bmi ffa04abc <__assert_fail@plt+0xffa02b94> │ │ │ │ + @ instruction: 0xf002fdb9 │ │ │ │ + bmi ffa059b4 <__assert_fail@plt+0xffa03a8c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r3, ror #22 @ p-variant is OBSOLETE │ │ │ │ + tstplt pc, r1, lsr #30 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f9eb │ │ │ │ - bmi ff844a9c <__assert_fail@plt+0xff842b74> │ │ │ │ + @ instruction: 0xf002fda9 │ │ │ │ + bmi ff845994 <__assert_fail@plt+0xff843a6c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r3, asr fp @ p-variant is OBSOLETE @ │ │ │ │ + tstplt pc, r1, lsl pc @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f9db │ │ │ │ - bmi ff684a7c <__assert_fail@plt+0xff682b54> │ │ │ │ + @ instruction: 0xf002fd99 │ │ │ │ + bmi ff685974 <__assert_fail@plt+0xff683a4c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r3, asr #22 @ p-variant is OBSOLETE │ │ │ │ + tstplt pc, r1, lsl #30 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f9cb │ │ │ │ - bmi ff4c4a5c <__assert_fail@plt+0xff4c2b34> │ │ │ │ + @ instruction: 0xf002fd89 │ │ │ │ + bmi ff4c5954 <__assert_fail@plt+0xff4c3a2c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r3, lsr fp @ p-variant is OBSOLETE @ │ │ │ │ + strdlt pc, [pc, -r1] │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f9bb │ │ │ │ - bmi ff304a3c <__assert_fail@plt+0xff302b14> │ │ │ │ + @ instruction: 0xf002fd79 │ │ │ │ + bmi ff305934 <__assert_fail@plt+0xff303a0c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r3, lsr #22 @ p-variant is OBSOLETE │ │ │ │ + smlattlt pc, r1, lr, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f9ab │ │ │ │ - bmi ff144a1c <__assert_fail@plt+0xff142af4> │ │ │ │ + @ instruction: 0xf002fd69 │ │ │ │ + bmi ff145914 <__assert_fail@plt+0xff1439ec> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r3, lsl fp @ p-variant is OBSOLETE @ │ │ │ │ + ldrdlt pc, [pc, -r1] │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f99b │ │ │ │ - bmi fef849fc <__assert_fail@plt+0xfef82ad4> │ │ │ │ + @ instruction: 0xf002fd59 │ │ │ │ + bmi fef858f4 <__assert_fail@plt+0xfef839cc> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ + smlabtlt pc, r1, lr, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f98b │ │ │ │ - bmi fedc49dc <__assert_fail@plt+0xfedc2ab4> │ │ │ │ + @ instruction: 0xf002fd49 │ │ │ │ + bmi fedc58d4 <__assert_fail@plt+0xfedc39ac> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - strdlt pc, [pc, -r3] │ │ │ │ + @ instruction: 0xb10ffeb1 │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f97b │ │ │ │ - bmi fec049bc <__assert_fail@plt+0xfec02a94> │ │ │ │ + @ instruction: 0xf002fd39 │ │ │ │ + bmi fec058b4 <__assert_fail@plt+0xfec0398c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - smlattlt pc, r3, sl, pc @ │ │ │ │ + smlatblt pc, r1, lr, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f96b │ │ │ │ - bmi fea4499c <__assert_fail@plt+0xfea42a74> │ │ │ │ + @ instruction: 0xf002fd29 │ │ │ │ + bmi fea45894 <__assert_fail@plt+0xfea4396c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - ldrdlt pc, [pc, -r3] │ │ │ │ + @ instruction: 0xb10ffe91 │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f95b │ │ │ │ - bmi fe88497c <__assert_fail@plt+0xfe882a54> │ │ │ │ + @ instruction: 0xf002fd19 │ │ │ │ + bmi fe885874 <__assert_fail@plt+0xfe88394c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - smlabtlt pc, r3, sl, pc @ │ │ │ │ + smlabblt pc, r1, lr, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f94b │ │ │ │ - bmi fe6c495c <__assert_fail@plt+0xfe6c2a34> │ │ │ │ + @ instruction: 0xf002fd09 │ │ │ │ + bmi fe6c5854 <__assert_fail@plt+0xfe6c392c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - @ instruction: 0xb10ffab3 │ │ │ │ + tstplt pc, r1, ror lr @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r4, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f93b │ │ │ │ - bmi fe50493c <__assert_fail@plt+0xfe502a14> │ │ │ │ + @ instruction: 0xf002fcf9 │ │ │ │ + bmi fe505834 <__assert_fail@plt+0xfe50390c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - smlatblt pc, r3, sl, pc @ │ │ │ │ + tstplt pc, r1, ror #28 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f92b │ │ │ │ - bmi fe34491c <__assert_fail@plt+0xfe3429f4> │ │ │ │ + @ instruction: 0xf002fce9 │ │ │ │ + bmi fe345814 <__assert_fail@plt+0xfe3438ec> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - @ instruction: 0xb10ffa93 │ │ │ │ + tstplt pc, r1, asr lr @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f91b │ │ │ │ - bmi fe1848fc <__assert_fail@plt+0xfe1829d4> │ │ │ │ + @ instruction: 0xf002fcd9 │ │ │ │ + bmi fe1857f4 <__assert_fail@plt+0xfe1838cc> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - smlabblt pc, r3, sl, pc @ │ │ │ │ + tstplt pc, r1, asr #28 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f90b │ │ │ │ - bmi 1fc48dc <__assert_fail@plt+0x1fc29b4> │ │ │ │ + @ instruction: 0xf002fcc9 │ │ │ │ + bmi 1fc57d4 <__assert_fail@plt+0x1fc38ac> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r3, ror sl @ p-variant is OBSOLETE @ │ │ │ │ + tstplt pc, r1, lsr lr @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f8fb │ │ │ │ - bmi 1e048bc <__assert_fail@plt+0x1e02994> │ │ │ │ + @ instruction: 0xf002fcb9 │ │ │ │ + bmi 1e057b4 <__assert_fail@plt+0x1e0388c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r3, ror #20 @ p-variant is OBSOLETE │ │ │ │ + tstplt pc, r1, lsr #28 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f8eb │ │ │ │ - bmi 1c4489c <__assert_fail@plt+0x1c42974> │ │ │ │ + @ instruction: 0xf002fca9 │ │ │ │ + bmi 1c45794 <__assert_fail@plt+0x1c4386c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r3, asr sl @ p-variant is OBSOLETE @ │ │ │ │ + tstplt pc, r1, lsl lr @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf002f8db │ │ │ │ - bmi 1a8487c <__assert_fail@plt+0x1a82954> │ │ │ │ + @ instruction: 0xf002fc99 │ │ │ │ + bmi 1a85774 <__assert_fail@plt+0x1a8384c> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - svccs 0x0000fa43 │ │ │ │ + svccs 0x0000fe01 │ │ │ │ sbchi pc, ip, r0 │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ svclt 0x0000e0c8 │ │ │ │ andeq r8, r2, r4, ror sl │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ andeq r8, r2, r8, ror #20 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ @@ -4266,833 +4266,833 @@ │ │ │ │ andeq sp, r0, lr, asr #17 │ │ │ │ @ instruction: 0x0000d8b6 │ │ │ │ muleq r0, lr, r8 │ │ │ │ andeq sp, r0, r6, lsl #17 │ │ │ │ andeq sp, r0, lr, ror #16 │ │ │ │ andeq sp, r0, r6, asr r8 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf002ffff │ │ │ │ - @ instruction: 0xf8dff935 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002fbbd │ │ │ │ + @ instruction: 0xf8dffcf3 │ │ │ │ strtmi r2, [r9], -r4, asr #25 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf966f002 │ │ │ │ + stc2 0, cr15, [r4, #-8]! │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - @ instruction: 0xffeef001 │ │ │ │ - @ instruction: 0xf924f002 │ │ │ │ + blx feb42216 <__assert_fail@plt+0xfeb402ee> │ │ │ │ + stc2l 0, cr15, [r2], #8 │ │ │ │ stccs 8, cr15, [r4], #892 @ 0x37c │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r5, asr r9 @ p-variant is OBSOLETE @ │ │ │ │ + tstplt pc, r3, lsl sp @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf002ffdd │ │ │ │ - @ instruction: 0xf8dff913 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002fb9b │ │ │ │ + @ instruction: 0xf8dffcd1 │ │ │ │ strtmi r2, [r9], -r8, lsl #25 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf944f002 │ │ │ │ + stc2 0, cr15, [r2, #-8] │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - @ instruction: 0xffccf001 │ │ │ │ - @ instruction: 0xf902f002 │ │ │ │ + blx fe2c225a <__assert_fail@plt+0xfe2c0332> │ │ │ │ + stc2l 0, cr15, [r0], {2} │ │ │ │ stclcs 8, cr15, [r8], #-892 @ 0xfffffc84 │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r3, lsr r9 @ p-variant is OBSOLETE @ │ │ │ │ + strdlt pc, [pc, -r1] │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf002ffbb │ │ │ │ - @ instruction: 0xf8dff8f1 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002fb79 │ │ │ │ + @ instruction: 0xf8dffcaf │ │ │ │ strtmi r2, [r9], -ip, asr #24 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf922f002 │ │ │ │ + stc2l 0, cr15, [r0], #8 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - @ instruction: 0xffaaf001 │ │ │ │ - @ instruction: 0xf8e0f002 │ │ │ │ + blx 1a4229e <__assert_fail@plt+0x1a40376> │ │ │ │ + ldc2 0, cr15, [lr], {2} │ │ │ │ stccs 8, cr15, [ip], #-892 @ 0xfffffc84 │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r1, lsl r9 @ p-variant is OBSOLETE @ │ │ │ │ + smlabtlt pc, pc, ip, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf002ff99 │ │ │ │ - @ instruction: 0xf8dff8cf │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002fb57 │ │ │ │ + @ instruction: 0xf8dffc8d │ │ │ │ @ instruction: 0x46292c10 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf900f002 │ │ │ │ + ldc2 0, cr15, [lr], #8 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - @ instruction: 0xff88f001 │ │ │ │ - @ instruction: 0xf8bef002 │ │ │ │ + blx 11c22e2 <__assert_fail@plt+0x11c03ba> │ │ │ │ + ldc2l 0, cr15, [ip], #-8 │ │ │ │ blcs ffc4465c <__assert_fail@plt+0xffc42734> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - smlattlt pc, pc, r8, pc @ │ │ │ │ + smlatblt pc, sp, ip, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf002ff77 │ │ │ │ - @ instruction: 0xf8dff8ad │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002fb35 │ │ │ │ + @ instruction: 0xf8dffc6b │ │ │ │ @ instruction: 0x46292bd4 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf8def002 │ │ │ │ + ldc2 0, cr15, [ip], {2} │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - @ instruction: 0xff66f001 │ │ │ │ - @ instruction: 0xf89cf002 │ │ │ │ + blx 942326 <__assert_fail@plt+0x9403fe> │ │ │ │ + mrrc2 0, 0, pc, sl, cr2 @ │ │ │ │ blcs fed446a0 <__assert_fail@plt+0xfed42778> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - smlabtlt pc, sp, r8, pc @ │ │ │ │ + smlabblt pc, fp, ip, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf002ff55 │ │ │ │ - @ instruction: 0xf8dff88b │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002fb13 │ │ │ │ + @ instruction: 0xf8dffc49 │ │ │ │ @ instruction: 0x46292b98 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf8bcf002 │ │ │ │ + ldc2l 0, cr15, [sl], #-8 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xff44f001 │ │ │ │ - @ instruction: 0xf87af002 │ │ │ │ + blx c236a <__assert_fail@plt+0xc0442> │ │ │ │ + ldc2 0, cr15, [r8], #-8 │ │ │ │ blcs 1e446e4 <__assert_fail@plt+0x1e427bc> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - smlatblt pc, fp, r8, pc @ │ │ │ │ + tstplt pc, r9, ror #24 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf002ff33 │ │ │ │ - @ instruction: 0xf8dff869 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002faf1 │ │ │ │ + @ instruction: 0xf8dffc27 │ │ │ │ @ instruction: 0x46292b5c │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf89af002 │ │ │ │ + mrrc2 0, 0, pc, r8, cr2 @ │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - @ instruction: 0xff22f001 │ │ │ │ - @ instruction: 0xf858f002 │ │ │ │ + blx ff8423ac <__assert_fail@plt+0xff840484> │ │ │ │ + ldc2 0, cr15, [r6], {2} │ │ │ │ blcs f44728 <__assert_fail@plt+0xf42800> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - smlabblt pc, r9, r8, pc @ │ │ │ │ + tstplt pc, r7, asr #24 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf002ff11 │ │ │ │ - @ instruction: 0xf8dff847 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002facf │ │ │ │ + @ instruction: 0xf8dffc05 │ │ │ │ strtmi r2, [r9], -r0, lsr #22 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf878f002 │ │ │ │ + ldc2 0, cr15, [r6], #-8 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - @ instruction: 0xff00f001 │ │ │ │ - @ instruction: 0xf836f002 │ │ │ │ + blx fefc23f0 <__assert_fail@plt+0xfefc04c8> │ │ │ │ + blx ffd423f6 <__assert_fail@plt+0xffd404ce> │ │ │ │ blcs 4476c <__assert_fail@plt+0x42844> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r7, ror #16 @ p-variant is OBSOLETE │ │ │ │ + tstplt pc, r5, lsr #24 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf002feef │ │ │ │ - @ instruction: 0xf8dff825 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002faad │ │ │ │ + @ instruction: 0xf8dffbe3 │ │ │ │ strtmi r2, [r9], -r4, ror #21 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf856f002 │ │ │ │ + ldc2 0, cr15, [r4], {2} │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - cdp2 0, 13, cr15, cr14, cr1, {0} │ │ │ │ - @ instruction: 0xf814f002 │ │ │ │ + blx fe742434 <__assert_fail@plt+0xfe74050c> │ │ │ │ + blx ff4c243a <__assert_fail@plt+0xff4c0512> │ │ │ │ bcs ff1447b0 <__assert_fail@plt+0xff142888> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r5, asr #16 @ p-variant is OBSOLETE │ │ │ │ + tstplt pc, r3, lsl #24 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf002fecd │ │ │ │ - @ instruction: 0xf8dff803 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002fa8b │ │ │ │ + @ instruction: 0xf8dffbc1 │ │ │ │ strtmi r2, [r9], -r8, lsr #21 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf834f002 │ │ │ │ + blx ffcc246a <__assert_fail@plt+0xffcc0542> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - cdp2 0, 11, cr15, cr12, cr1, {0} │ │ │ │ - @ instruction: 0xfff2f001 │ │ │ │ + blx 1ec2478 <__assert_fail@plt+0x1ec0550> │ │ │ │ + blx fec4247e <__assert_fail@plt+0xfec40556> │ │ │ │ bcs fe2447f4 <__assert_fail@plt+0xfe2428cc> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r3, lsr #16 @ p-variant is OBSOLETE │ │ │ │ + smlattlt pc, r1, fp, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001feab │ │ │ │ - @ instruction: 0xf8dfffe1 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002fa69 │ │ │ │ + @ instruction: 0xf8dffb9f │ │ │ │ strtmi r2, [r9], -ip, ror #20 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf812f002 │ │ │ │ + blx ff4424ae <__assert_fail@plt+0xff440586> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - cdp2 0, 9, cr15, cr10, cr1, {0} │ │ │ │ - @ instruction: 0xffd0f001 │ │ │ │ + blx 16424bc <__assert_fail@plt+0x1640594> │ │ │ │ + blx fe3c24c2 <__assert_fail@plt+0xfe3c059a> │ │ │ │ bcs 1344838 <__assert_fail@plt+0x1342910> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf0024607 │ │ │ │ - tstplt pc, r1, lsl #16 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xb10ffbbf │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fe89 │ │ │ │ - @ instruction: 0xf8dfffbf │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002fa47 │ │ │ │ + @ instruction: 0xf8dffb7d │ │ │ │ @ instruction: 0x46292a30 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xfff0f001 │ │ │ │ + blx febc24f2 <__assert_fail@plt+0xfebc05ca> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - cdp2 0, 7, cr15, cr8, cr1, {0} │ │ │ │ - @ instruction: 0xffaef001 │ │ │ │ + blx dc2500 <__assert_fail@plt+0xdc05d8> │ │ │ │ + blx 1b42506 <__assert_fail@plt+0x1b405de> │ │ │ │ bcs 44487c <__assert_fail@plt+0x442954> │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - ldrdlt pc, [pc, -pc] │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + @ instruction: 0xb10ffb9d │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fe67 │ │ │ │ - @ instruction: 0xf8dfff9d │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002fa25 │ │ │ │ + @ instruction: 0xf8dffb5b │ │ │ │ @ instruction: 0x462929f4 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xffcef001 │ │ │ │ + blx fe342536 <__assert_fail@plt+0xfe34060e> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - cdp2 0, 5, cr15, cr6, cr1, {0} │ │ │ │ - @ instruction: 0xff8cf001 │ │ │ │ + blx 542544 <__assert_fail@plt+0x54061c> │ │ │ │ + blx 12c254a <__assert_fail@plt+0x12c0622> │ │ │ │ ldmibcs r4, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - @ instruction: 0xb10fffbd │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, fp, ror fp @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fe45 │ │ │ │ - @ instruction: 0xf8dfff7b │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002fa03 │ │ │ │ + @ instruction: 0xf8dffb39 │ │ │ │ @ instruction: 0x462929b8 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xffacf001 │ │ │ │ + blx 1ac257a <__assert_fail@plt+0x1ac0652> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - cdp2 0, 3, cr15, cr4, cr1, {0} │ │ │ │ - @ instruction: 0xff6af001 │ │ │ │ + @ instruction: 0xf9f2f002 │ │ │ │ + blx a4258e <__assert_fail@plt+0xa40666> │ │ │ │ ldmibcs r8, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - @ instruction: 0xb10fff9b │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, r9, asr fp @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fe23 │ │ │ │ - @ instruction: 0xf8dfff59 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f9e1 │ │ │ │ + @ instruction: 0xf8dffb17 │ │ │ │ @ instruction: 0x4629297c │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xff8af001 │ │ │ │ + blx 12425be <__assert_fail@plt+0x1240696> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - cdp2 0, 1, cr15, cr2, cr1, {0} │ │ │ │ - @ instruction: 0xff48f001 │ │ │ │ + @ instruction: 0xf9d0f002 │ │ │ │ + blx 1c25d2 <__assert_fail@plt+0x1c06aa> │ │ │ │ ldmdbcs ip, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - tstplt pc, r9, ror pc @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, r7, lsr fp @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fe01 │ │ │ │ - @ instruction: 0xf8dfff37 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f9bf │ │ │ │ + @ instruction: 0xf8dffaf5 │ │ │ │ strtmi r2, [r9], -r0, asr #18 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xff68f001 │ │ │ │ + blx 9c2602 <__assert_fail@plt+0x9c06da> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - ldc2l 0, cr15, [r0, #4]! │ │ │ │ - @ instruction: 0xff26f001 │ │ │ │ + @ instruction: 0xf9aef002 │ │ │ │ + blx ff942614 <__assert_fail@plt+0xff9406ec> │ │ │ │ stmdbcs r0!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - tstplt pc, r7, asr pc @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, r5, lsl fp @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fddf │ │ │ │ - @ instruction: 0xf8dfff15 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f99d │ │ │ │ + @ instruction: 0xf8dffad3 │ │ │ │ strtmi r2, [r9], -r4, lsl #18 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xff46f001 │ │ │ │ + blx 142646 <__assert_fail@plt+0x14071e> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - stc2l 0, cr15, [lr, #4] │ │ │ │ - @ instruction: 0xff04f001 │ │ │ │ + @ instruction: 0xf98cf002 │ │ │ │ + blx ff0c2658 <__assert_fail@plt+0xff0c0730> │ │ │ │ stmiacs r4!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - tstplt pc, r5, lsr pc @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + strdlt pc, [pc, -r3] │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fdbd │ │ │ │ - @ instruction: 0xf8dffef3 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f97b │ │ │ │ + @ instruction: 0xf8dffab1 │ │ │ │ strtmi r2, [r9], -r8, asr #17 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xff24f001 │ │ │ │ + blx ff8c2688 <__assert_fail@plt+0xff8c0760> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - stc2 0, cr15, [ip, #4]! │ │ │ │ - cdp2 0, 14, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xf96af002 │ │ │ │ + blx fe84269c <__assert_fail@plt+0xfe840774> │ │ │ │ stmiacs r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - tstplt pc, r3, lsl pc @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + ldrdlt pc, [pc, -r1] │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fd9b │ │ │ │ - @ instruction: 0xf8dffed1 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f959 │ │ │ │ + @ instruction: 0xf8dffa8f │ │ │ │ strtmi r2, [r9], -ip, lsl #17 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xff02f001 │ │ │ │ + blx ff0426cc <__assert_fail@plt+0xff0407a4> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - stc2 0, cr15, [sl, #4] │ │ │ │ - cdp2 0, 12, cr15, cr0, cr1, {0} │ │ │ │ + @ instruction: 0xf948f002 │ │ │ │ + blx 1fc26e0 <__assert_fail@plt+0x1fc07b8> │ │ │ │ stmdacs ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - strdlt pc, [pc, -r1] │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + smlatblt pc, pc, sl, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fd79 │ │ │ │ - @ instruction: 0xf8dffeaf │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f937 │ │ │ │ + @ instruction: 0xf8dffa6d │ │ │ │ @ instruction: 0x46292850 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 14, cr15, cr0, cr1, {0} │ │ │ │ + blx fe7c2710 <__assert_fail@plt+0xfe7c07e8> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - stc2l 0, cr15, [r8, #-4]! │ │ │ │ - cdp2 0, 9, cr15, cr14, cr1, {0} │ │ │ │ + @ instruction: 0xf926f002 │ │ │ │ + blx 1742724 <__assert_fail@plt+0x17407fc> │ │ │ │ ldmdacs r0!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - smlabtlt pc, pc, lr, pc @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + smlabblt pc, sp, sl, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fd57 │ │ │ │ - @ instruction: 0xf8dffe8d │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f915 │ │ │ │ + @ instruction: 0xf8dffa4b │ │ │ │ @ instruction: 0x46292814 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 11, cr15, cr14, cr1, {0} │ │ │ │ + blx 1f42754 <__assert_fail@plt+0x1f4082c> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - stc2l 0, cr15, [r6, #-4] │ │ │ │ - cdp2 0, 7, cr15, cr12, cr1, {0} │ │ │ │ + @ instruction: 0xf904f002 │ │ │ │ + blx ec2768 <__assert_fail@plt+0xec0840> │ │ │ │ ubfxcs pc, pc, #17, #21 │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - smlatblt pc, sp, lr, pc @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, fp, ror #20 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r2, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fd35 │ │ │ │ - @ instruction: 0xf8dffe6b │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f8f3 │ │ │ │ + @ instruction: 0xf8dffa29 │ │ │ │ @ instruction: 0x462927d8 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 9, cr15, cr12, cr1, {0} │ │ │ │ + blx 16c2798 <__assert_fail@plt+0x16c0870> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - stc2 0, cr15, [r4, #-4]! │ │ │ │ - cdp2 0, 5, cr15, cr10, cr1, {0} │ │ │ │ + @ instruction: 0xf8e2f002 │ │ │ │ + blx 6427ac <__assert_fail@plt+0x640884> │ │ │ │ sbfxcs pc, pc, #17, #25 │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - smlabblt pc, fp, lr, pc @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, r9, asr #20 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fd13 │ │ │ │ - @ instruction: 0xf8dffe49 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f8d1 │ │ │ │ + @ instruction: 0xf8dffa07 │ │ │ │ @ instruction: 0x4629279c │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 7, cr15, cr10, cr1, {0} │ │ │ │ + blx e427dc <__assert_fail@plt+0xe408b4> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - stc2 0, cr15, [r2, #-4] │ │ │ │ - cdp2 0, 3, cr15, cr8, cr1, {0} │ │ │ │ + @ instruction: 0xf8c0f002 │ │ │ │ + @ instruction: 0xf9f6f002 │ │ │ │ @ instruction: 0x277cf8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - tstplt pc, r9, ror #28 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, r7, lsr #20 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fcf1 │ │ │ │ - @ instruction: 0xf8dffe27 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f8af │ │ │ │ + @ instruction: 0xf8dff9e5 │ │ │ │ strtmi r2, [r9], -r0, ror #14 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 5, cr15, cr8, cr1, {0} │ │ │ │ + blx 5c2820 <__assert_fail@plt+0x5c08f8> │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - stc2l 0, cr15, [r0], #4 │ │ │ │ - cdp2 0, 1, cr15, cr6, cr1, {0} │ │ │ │ + @ instruction: 0xf89ef002 │ │ │ │ + @ instruction: 0xf9d4f002 │ │ │ │ @ instruction: 0x2740f8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - tstplt pc, r7, asr #28 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, r5, lsl #20 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r4, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fccf │ │ │ │ - @ instruction: 0xf8dffe05 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f88d │ │ │ │ + @ instruction: 0xf8dff9c3 │ │ │ │ strtmi r2, [r9], -r4, lsr #14 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 3, cr15, cr6, cr1, {0} │ │ │ │ + @ instruction: 0xf9f4f002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - ldc2 0, cr15, [lr], #4 │ │ │ │ - ldc2l 0, cr15, [r4, #4]! │ │ │ │ + @ instruction: 0xf87cf002 │ │ │ │ + @ instruction: 0xf9b2f002 │ │ │ │ @ instruction: 0x2704f8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - tstplt pc, r5, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + smlattlt pc, r3, r9, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r4, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fcad │ │ │ │ - @ instruction: 0xf8dffde3 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f86b │ │ │ │ + @ instruction: 0xf8dff9a1 │ │ │ │ strtmi r2, [r9], -r8, ror #13 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - cdp2 0, 1, cr15, cr4, cr1, {0} │ │ │ │ + @ instruction: 0xf9d2f002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - ldc2 0, cr15, [ip], {1} │ │ │ │ - ldc2l 0, cr15, [r2, #4] │ │ │ │ + @ instruction: 0xf85af002 │ │ │ │ + @ instruction: 0xf990f002 │ │ │ │ @ instruction: 0x26c8f8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - tstplt pc, r3, lsl #28 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + smlabtlt pc, r1, r9, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fc8b │ │ │ │ - @ instruction: 0xf8dffdc1 │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f849 │ │ │ │ + @ instruction: 0xf8dff97f │ │ │ │ strtmi r2, [r9], -ip, lsr #13 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - ldc2l 0, cr15, [r2, #4]! │ │ │ │ + @ instruction: 0xf9b0f002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - ldc2l 0, cr15, [sl], #-4 │ │ │ │ - ldc2 0, cr15, [r0, #4]! │ │ │ │ + @ instruction: 0xf838f002 │ │ │ │ + @ instruction: 0xf96ef002 │ │ │ │ pkhtbcs pc, ip, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - smlattlt pc, r1, sp, pc @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + @ instruction: 0xb10ff99f │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r4, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fc69 │ │ │ │ - @ instruction: 0xf8dffd9f │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f827 │ │ │ │ + @ instruction: 0xf8dff95d │ │ │ │ @ instruction: 0x46292670 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - ldc2l 0, cr15, [r0, #4] │ │ │ │ + @ instruction: 0xf98ef002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r5, lsl #2 │ │ │ │ - mrrc2 0, 0, pc, r8, cr1 @ │ │ │ │ - stc2 0, cr15, [lr, #4] │ │ │ │ + @ instruction: 0xf816f002 │ │ │ │ + @ instruction: 0xf94cf002 │ │ │ │ @ instruction: 0x2650f8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - @ instruction: 0xb10ffdbf │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, sp, ror r9 @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r5, sl, lsr r6 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fc47 │ │ │ │ - @ instruction: 0xf8dffd7d │ │ │ │ + @ instruction: 0xf0024620 │ │ │ │ + @ instruction: 0xf002f805 │ │ │ │ + @ instruction: 0xf8dff93b │ │ │ │ @ instruction: 0x46292634 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2 0, cr15, [lr, #4]! │ │ │ │ + @ instruction: 0xf96cf002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r5, lsl #2 │ │ │ │ - ldc2 0, cr15, [r6], #-4 │ │ │ │ - stc2l 0, cr15, [ip, #-4]! │ │ │ │ + @ instruction: 0xfff4f001 │ │ │ │ + @ instruction: 0xf92af002 │ │ │ │ @ instruction: 0x2614f8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - @ instruction: 0xb10ffd9d │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, fp, asr r9 @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r5, sl, lsr r6 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fc25 │ │ │ │ - @ instruction: 0xf8dffd5b │ │ │ │ + @ instruction: 0xf002ffe3 │ │ │ │ + @ instruction: 0xf8dff919 │ │ │ │ @ instruction: 0x462925f8 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2 0, cr15, [ip, #4] │ │ │ │ + @ instruction: 0xf94af002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - ldc2 0, cr15, [r4], {1} │ │ │ │ - stc2l 0, cr15, [sl, #-4] │ │ │ │ + @ instruction: 0xffd2f001 │ │ │ │ + @ instruction: 0xf908f002 │ │ │ │ ldrbcs pc, [r8, #2271] @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - tstplt pc, fp, ror sp @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, r9, lsr r9 @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fc03 │ │ │ │ - @ instruction: 0xf8dffd39 │ │ │ │ + @ instruction: 0xf002ffc1 │ │ │ │ + @ instruction: 0xf8dff8f7 │ │ │ │ @ instruction: 0x462925bc │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2l 0, cr15, [sl, #-4]! │ │ │ │ + @ instruction: 0xf928f002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx ffcc2a0a <__assert_fail@plt+0xffcc0ae2> │ │ │ │ - stc2 0, cr15, [r8, #-4]! │ │ │ │ + @ instruction: 0xffb0f001 │ │ │ │ + @ instruction: 0xf8e6f002 │ │ │ │ ldrcs pc, [ip, #2271] @ 0x8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - tstplt pc, r9, asr sp @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, r7, lsl r9 @ p-variant is OBSOLETE @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r4, sl, lsr r6 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fbe1 │ │ │ │ - @ instruction: 0xf8dffd17 │ │ │ │ + @ instruction: 0xf002ff9f │ │ │ │ + @ instruction: 0xf8dff8d5 │ │ │ │ strtmi r2, [r9], -r0, lsl #11 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2l 0, cr15, [r8, #-4] │ │ │ │ + @ instruction: 0xf906f002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r5, lsl #2 │ │ │ │ - blx ff442a4e <__assert_fail@plt+0xff440b26> │ │ │ │ - stc2 0, cr15, [r6, #-4] │ │ │ │ + @ instruction: 0xff8ef001 │ │ │ │ + @ instruction: 0xf8c4f002 │ │ │ │ strbcs pc, [r0, #-2271]! @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - tstplt pc, r7, lsr sp @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + strdlt pc, [pc, -r5] │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r3, sl, lsr r6 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fbbf │ │ │ │ - @ instruction: 0xf8dffcf5 │ │ │ │ + @ instruction: 0xf002ff7d │ │ │ │ + @ instruction: 0xf8dff8b3 │ │ │ │ strtmi r2, [r9], -r4, asr #10 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2 0, cr15, [r6, #-4]! │ │ │ │ + @ instruction: 0xf8e4f002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx febc2a92 <__assert_fail@plt+0xfebc0b6a> │ │ │ │ - stc2l 0, cr15, [r4], #4 │ │ │ │ + @ instruction: 0xff6cf001 │ │ │ │ + @ instruction: 0xf8a2f002 │ │ │ │ strcs pc, [r4, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - tstplt pc, r5, lsl sp @ p-variant is OBSOLETE @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + ldrdlt pc, [pc, -r3] │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fb9d │ │ │ │ - @ instruction: 0xf8dffcd3 │ │ │ │ + @ instruction: 0xf002ff5b │ │ │ │ + @ instruction: 0xf8dff891 │ │ │ │ strtmi r2, [r9], -r8, lsl #10 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2 0, cr15, [r4, #-4] │ │ │ │ + @ instruction: 0xf8c2f002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx fe342ad6 <__assert_fail@plt+0xfe340bae> │ │ │ │ - stc2l 0, cr15, [r2], {1} │ │ │ │ + @ instruction: 0xff4af001 │ │ │ │ + @ instruction: 0xf880f002 │ │ │ │ strbtcs pc, [r8], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - strdlt pc, [pc, -r3] │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + @ instruction: 0xb10ff8b1 │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r2, sl, lsr r6 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fb7b │ │ │ │ - @ instruction: 0xf8dffcb1 │ │ │ │ + @ instruction: 0xf002ff39 │ │ │ │ + @ instruction: 0xf8dff86f │ │ │ │ strtmi r2, [r9], -ip, asr #9 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2l 0, cr15, [r2], #4 │ │ │ │ + @ instruction: 0xf8a0f002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx 1ac2b1a <__assert_fail@plt+0x1ac0bf2> │ │ │ │ - stc2 0, cr15, [r0], #4 │ │ │ │ + @ instruction: 0xff28f001 │ │ │ │ + @ instruction: 0xf85ef002 │ │ │ │ strtcs pc, [ip], #2271 @ 0x8df │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - ldrdlt pc, [pc, -r1] │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + smlabblt pc, pc, r8, pc @ │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fb59 │ │ │ │ - @ instruction: 0xf8dffc8f │ │ │ │ + @ instruction: 0xf002ff17 │ │ │ │ + @ instruction: 0xf8dff84d │ │ │ │ @ instruction: 0x46292490 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2l 0, cr15, [r0], {1} │ │ │ │ + @ instruction: 0xf87ef002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx 1242b5e <__assert_fail@plt+0x1240c36> │ │ │ │ - ldc2l 0, cr15, [lr], #-4 │ │ │ │ + @ instruction: 0xff06f001 │ │ │ │ + @ instruction: 0xf83cf002 │ │ │ │ ldrbtcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - smlatblt pc, pc, ip, pc @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, sp, ror #16 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fb37 │ │ │ │ - @ instruction: 0xf8dffc6d │ │ │ │ + @ instruction: 0xf002fef5 │ │ │ │ + @ instruction: 0xf8dff82b │ │ │ │ @ instruction: 0x46292454 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - ldc2 0, cr15, [lr], {1} │ │ │ │ + @ instruction: 0xf85cf002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx 9c2ba2 <__assert_fail@plt+0x9c0c7a> │ │ │ │ - mrrc2 0, 0, pc, ip, cr1 @ │ │ │ │ + cdp2 0, 14, cr15, cr4, cr1, {0} │ │ │ │ + @ instruction: 0xf81af002 │ │ │ │ ldrtcs pc, [r4], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf0014607 │ │ │ │ - smlabblt pc, sp, ip, pc @ │ │ │ │ + @ instruction: 0xf0024607 │ │ │ │ + tstplt pc, fp, asr #16 @ p-variant is OBSOLETE │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ tstcs r2, sl, lsr r6 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ - @ instruction: 0xf001fb15 │ │ │ │ - @ instruction: 0xf8dffc4b │ │ │ │ + @ instruction: 0xf002fed3 │ │ │ │ + @ instruction: 0xf8dff809 │ │ │ │ @ instruction: 0x46292418 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - ldc2l 0, cr15, [ip], #-4 │ │ │ │ + @ instruction: 0xf83af002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx 142be6 <__assert_fail@plt+0x140cbe> │ │ │ │ - ldc2 0, cr15, [sl], #-4 │ │ │ │ + cdp2 0, 12, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xfff8f001 │ │ │ │ @ instruction: 0x46294afe │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2l 0, cr15, [ip], #-4 │ │ │ │ + @ instruction: 0xf82af002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - blx ffd42c04 <__assert_fail@plt+0xffd40cdc> │ │ │ │ - stc2 0, cr15, [sl], #-4 │ │ │ │ + cdp2 0, 11, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xffe8f001 │ │ │ │ @ instruction: 0x46294af7 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - mrrc2 0, 0, pc, ip, cr1 @ │ │ │ │ + @ instruction: 0xf81af002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx ff942c24 <__assert_fail@plt+0xff940cfc> │ │ │ │ - ldc2 0, cr15, [sl], {1} │ │ │ │ + cdp2 0, 10, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xffd8f001 │ │ │ │ @ instruction: 0x46294af0 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - mcrr2 0, 0, pc, ip, cr1 @ │ │ │ │ + @ instruction: 0xf80af002 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx ff542c44 <__assert_fail@plt+0xff540d1c> │ │ │ │ - stc2 0, cr15, [sl], {1} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xffc8f001 │ │ │ │ strtmi r4, [r9], -r9, ror #21 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - ldc2 0, cr15, [ip], #-4 │ │ │ │ + @ instruction: 0xfffaf001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx ff142c64 <__assert_fail@plt+0xff140d3c> │ │ │ │ - blx ffec2c6a <__assert_fail@plt+0xffec0d42> │ │ │ │ + cdp2 0, 8, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xffb8f001 │ │ │ │ strtmi r4, [r9], -r2, ror #21 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2 0, cr15, [ip], #-4 │ │ │ │ + @ instruction: 0xffeaf001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx fed42c84 <__assert_fail@plt+0xfed40d5c> │ │ │ │ - blx ffac2c8a <__assert_fail@plt+0xffac0d62> │ │ │ │ + cdp2 0, 7, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xffa8f001 │ │ │ │ @ instruction: 0x46294adb │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - ldc2 0, cr15, [ip], {1} │ │ │ │ + @ instruction: 0xffdaf001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - blx fe942ca4 <__assert_fail@plt+0xfe940d7c> │ │ │ │ - blx ff6c2caa <__assert_fail@plt+0xff6c0d82> │ │ │ │ + cdp2 0, 6, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xff98f001 │ │ │ │ @ instruction: 0x46294ad4 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - stc2 0, cr15, [ip], {1} │ │ │ │ + @ instruction: 0xffcaf001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx fe542cc4 <__assert_fail@plt+0xfe540d9c> │ │ │ │ - blx ff2c2cca <__assert_fail@plt+0xff2c0da2> │ │ │ │ + cdp2 0, 5, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xff88f001 │ │ │ │ strtmi r4, [r9], -sp, asr #21 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx fff42cd6 <__assert_fail@plt+0xfff40dae> │ │ │ │ + @ instruction: 0xffbaf001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx fe142ce4 <__assert_fail@plt+0xfe140dbc> │ │ │ │ - blx feec2cea <__assert_fail@plt+0xfeec0dc2> │ │ │ │ + cdp2 0, 4, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xff78f001 │ │ │ │ strtmi r4, [r9], -r6, asr #21 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx ffb42cf6 <__assert_fail@plt+0xffb40dce> │ │ │ │ + @ instruction: 0xffaaf001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx 1d42d04 <__assert_fail@plt+0x1d40ddc> │ │ │ │ - blx feac2d0a <__assert_fail@plt+0xfeac0de2> │ │ │ │ + cdp2 0, 3, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xff68f001 │ │ │ │ @ instruction: 0x46294abf │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx ff742d16 <__assert_fail@plt+0xff740dee> │ │ │ │ + @ instruction: 0xff9af001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx 1942d24 <__assert_fail@plt+0x1940dfc> │ │ │ │ - blx fe6c2d2a <__assert_fail@plt+0xfe6c0e02> │ │ │ │ + cdp2 0, 2, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xff58f001 │ │ │ │ @ instruction: 0x46294ab8 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx ff342d36 <__assert_fail@plt+0xff340e0e> │ │ │ │ + @ instruction: 0xff8af001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx 1542d44 <__assert_fail@plt+0x1540e1c> │ │ │ │ - blx fe2c2d4a <__assert_fail@plt+0xfe2c0e22> │ │ │ │ + cdp2 0, 1, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xff48f001 │ │ │ │ @ instruction: 0x46294ab1 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx fef42d56 <__assert_fail@plt+0xfef40e2e> │ │ │ │ + @ instruction: 0xff7af001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx 1142d64 <__assert_fail@plt+0x1140e3c> │ │ │ │ - blx 1ec2d6a <__assert_fail@plt+0x1ec0e42> │ │ │ │ + cdp2 0, 0, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xff38f001 │ │ │ │ strtmi r4, [r9], -sl, lsr #21 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx feb42d76 <__assert_fail@plt+0xfeb40e4e> │ │ │ │ + @ instruction: 0xff6af001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx d42d84 <__assert_fail@plt+0xd40e5c> │ │ │ │ - blx 1ac2d8a <__assert_fail@plt+0x1ac0e62> │ │ │ │ + ldc2l 0, cr15, [r2, #4]! │ │ │ │ + @ instruction: 0xff28f001 │ │ │ │ strtmi r4, [r9], -r3, lsr #21 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx fe742d96 <__assert_fail@plt+0xfe740e6e> │ │ │ │ + @ instruction: 0xff5af001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx 942da4 <__assert_fail@plt+0x940e7c> │ │ │ │ - blx 16c2daa <__assert_fail@plt+0x16c0e82> │ │ │ │ + stc2l 0, cr15, [r2, #4]! │ │ │ │ + @ instruction: 0xff18f001 │ │ │ │ @ instruction: 0x46294a9c │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx fe342db6 <__assert_fail@plt+0xfe340e8e> │ │ │ │ + @ instruction: 0xff4af001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx 542dc4 <__assert_fail@plt+0x540e9c> │ │ │ │ - blx 12c2dca <__assert_fail@plt+0x12c0ea2> │ │ │ │ + ldc2l 0, cr15, [r2, #4] │ │ │ │ + @ instruction: 0xff08f001 │ │ │ │ @ instruction: 0x46294a95 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx 1f42dd6 <__assert_fail@plt+0x1f40eae> │ │ │ │ + @ instruction: 0xff3af001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx 142de4 <__assert_fail@plt+0x140ebc> │ │ │ │ - blx ec2dea <__assert_fail@plt+0xec0ec2> │ │ │ │ + stc2l 0, cr15, [r2, #4] │ │ │ │ + cdp2 0, 15, cr15, cr8, cr1, {0} │ │ │ │ strtmi r4, [r9], -lr, lsl #21 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx 1b42df6 <__assert_fail@plt+0x1b40ece> │ │ │ │ + @ instruction: 0xff2af001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - @ instruction: 0xf9f4f001 │ │ │ │ - blx ac2e0a <__assert_fail@plt+0xac0ee2> │ │ │ │ + ldc2 0, cr15, [r2, #4]! │ │ │ │ + cdp2 0, 14, cr15, cr8, cr1, {0} │ │ │ │ strtmi r4, [r9], -r7, lsl #21 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx 1742e16 <__assert_fail@plt+0x1740eee> │ │ │ │ + @ instruction: 0xff1af001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf9e4f001 │ │ │ │ - blx 6c2e2a <__assert_fail@plt+0x6c0f02> │ │ │ │ + stc2 0, cr15, [r2, #4]! │ │ │ │ + cdp2 0, 13, cr15, cr8, cr1, {0} │ │ │ │ strtmi r4, [r9], -r0, lsl #21 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx 1342e36 <__assert_fail@plt+0x1340f0e> │ │ │ │ + @ instruction: 0xff0af001 │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf9d4f001 │ │ │ │ - blx 2c2e4a <__assert_fail@plt+0x2c0f22> │ │ │ │ + ldc2 0, cr15, [r2, #4] │ │ │ │ + cdp2 0, 12, cr15, cr8, cr1, {0} │ │ │ │ @ instruction: 0x46294a79 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx f42e56 <__assert_fail@plt+0xf40f2e> │ │ │ │ + cdp2 0, 15, cr15, cr10, cr1, {0} │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - @ instruction: 0xf9c4f001 │ │ │ │ - blx ffec2e68 <__assert_fail@plt+0xffec0f40> │ │ │ │ + stc2 0, cr15, [r2, #4] │ │ │ │ + cdp2 0, 11, cr15, cr8, cr1, {0} │ │ │ │ @ instruction: 0x46294a72 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx b42e76 <__assert_fail@plt+0xb40f4e> │ │ │ │ + cdp2 0, 14, cr15, cr10, cr1, {0} │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - @ instruction: 0xf9b4f001 │ │ │ │ - blx ffac2e88 <__assert_fail@plt+0xffac0f60> │ │ │ │ + ldc2l 0, cr15, [r2, #-4]! │ │ │ │ + cdp2 0, 10, cr15, cr8, cr1, {0} │ │ │ │ strtmi r4, [r9], -fp, ror #20 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx 742e96 <__assert_fail@plt+0x740f6e> │ │ │ │ + cdp2 0, 13, cr15, cr10, cr1, {0} │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - @ instruction: 0xf9a4f001 │ │ │ │ - blx ff6c2ea8 <__assert_fail@plt+0xff6c0f80> │ │ │ │ + stc2l 0, cr15, [r2, #-4]! │ │ │ │ + cdp2 0, 9, cr15, cr8, cr1, {0} │ │ │ │ strtmi r4, [r9], -r4, ror #20 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx 342eb6 <__assert_fail@plt+0x340f8e> │ │ │ │ + cdp2 0, 12, cr15, cr10, cr1, {0} │ │ │ │ svclt 0x0000e0c4 │ │ │ │ andeq sp, r0, r4, lsr #13 │ │ │ │ andeq sp, r0, sl, lsl #13 │ │ │ │ andeq sp, r0, r0, ror r6 │ │ │ │ andeq sp, r0, r6, asr r6 │ │ │ │ andeq sp, r0, ip, lsr r6 │ │ │ │ andeq sp, r0, r2, lsr #12 │ │ │ │ @@ -5187,72 +5187,72 @@ │ │ │ │ andeq sp, r0, r0 │ │ │ │ andeq sp, r0, r4, lsr r0 │ │ │ │ andeq sp, r0, r0, lsr #32 │ │ │ │ andeq sp, r0, ip │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf8cef001 │ │ │ │ - blx 143054 <__assert_fail@plt+0x14112c> │ │ │ │ + stc2 0, cr15, [ip], {1} │ │ │ │ + stc2l 0, cr15, [r2, #4] │ │ │ │ @ instruction: 0x46294a39 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx dc3060 <__assert_fail@plt+0xdc1138> │ │ │ │ + ldc2l 0, cr15, [r4, #4]! │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - @ instruction: 0xf8bef001 │ │ │ │ - @ instruction: 0xf9f4f001 │ │ │ │ + ldc2l 0, cr15, [ip], #-4 │ │ │ │ + ldc2 0, cr15, [r2, #4]! │ │ │ │ @ instruction: 0x46294a32 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx 9c3080 <__assert_fail@plt+0x9c1158> │ │ │ │ + stc2l 0, cr15, [r4, #4]! │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - @ instruction: 0xf8aef001 │ │ │ │ - @ instruction: 0xf9e4f001 │ │ │ │ + stc2l 0, cr15, [ip], #-4 │ │ │ │ + stc2 0, cr15, [r2, #4]! │ │ │ │ strtmi r4, [r9], -fp, lsr #20 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx 5c30a0 <__assert_fail@plt+0x5c1178> │ │ │ │ + ldc2l 0, cr15, [r4, #4] │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf89ef001 │ │ │ │ - @ instruction: 0xf9d4f001 │ │ │ │ + mrrc2 0, 0, pc, ip, cr1 @ │ │ │ │ + ldc2 0, cr15, [r2, #4] │ │ │ │ strtmi r4, [r9], -r4, lsr #20 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - blx 1c30c0 <__assert_fail@plt+0x1c1198> │ │ │ │ + stc2l 0, cr15, [r4, #4] │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ - @ instruction: 0xf88ef001 │ │ │ │ - @ instruction: 0xf9c4f001 │ │ │ │ + mcrr2 0, 0, pc, ip, cr1 @ │ │ │ │ + stc2 0, cr15, [r2, #4] │ │ │ │ @ instruction: 0x46294a1d │ │ │ │ @ instruction: 0x4607447a │ │ │ │ - @ instruction: 0xf9f6f001 │ │ │ │ + ldc2 0, cr15, [r4, #4]! │ │ │ │ movwcs fp, #271 @ 0x10f │ │ │ │ @ instruction: 0x463a613b │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf87ef001 │ │ │ │ - @ instruction: 0xf9b4f001 │ │ │ │ + ldc2 0, cr15, [ip], #-4 │ │ │ │ + ldc2l 0, cr15, [r2, #-4]! │ │ │ │ @ instruction: 0x46294a16 │ │ │ │ @ instruction: 0x4605447a │ │ │ │ - @ instruction: 0xf9e6f001 │ │ │ │ + stc2 0, cr15, [r4, #4]! │ │ │ │ movwcs fp, #269 @ 0x10d │ │ │ │ strtmi r6, [sl], -fp, lsr #2 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ - @ instruction: 0xf86ef001 │ │ │ │ + stc2 0, cr15, [ip], #-4 │ │ │ │ ldmdbvs r3!, {r1, r2, r4, r8, ip, sp, pc} │ │ │ │ strle r0, [sl], #-1883 @ 0xfffff8a5 │ │ │ │ blmi 3d9950 <__assert_fail@plt+0x3d7a28> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls e1188 <__assert_fail@plt+0xdf260> │ │ │ │ qaddle r4, sl, r7 │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ @ instruction: 0x4630bdf0 │ │ │ │ - cdp2 0, 1, cr15, cr14, cr6, {0} │ │ │ │ + stc2 0, cr15, [r2, #24] │ │ │ │ strb r4, [pc, r6, lsl #12]! │ │ │ │ ldc 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ andeq sp, r0, r0 │ │ │ │ strdeq ip, [r0], -r4 │ │ │ │ andeq sp, r0, r0, asr #1 │ │ │ │ andeq sp, r0, r4, lsr #1 │ │ │ │ andeq fp, r0, r8, lsl #2 │ │ │ │ @@ -5271,41 +5271,41 @@ │ │ │ │ mcr 4, 0, r4, cr8, cr11, {3} │ │ │ │ stmdbmi r2, {r4, r7, r9, fp, ip, sp}^ │ │ │ │ beq fe4429e8 <__assert_fail@plt+0xfe440ac0> │ │ │ │ @ instruction: 0xf7fa4479 │ │ │ │ @ instruction: 0x4605ed16 │ │ │ │ rsble r2, sl, r0, lsl #16 │ │ │ │ beq 4429fc <__assert_fail@plt+0x440ad4> │ │ │ │ - stc2l 0, cr15, [r0, #24] │ │ │ │ + stc2 0, cr15, [r4, #-24]! @ 0xffffffe8 │ │ │ │ bvs 442a04 <__assert_fail@plt+0x440adc> │ │ │ │ rsbscs r4, lr, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf8df2101 │ │ │ │ ldrbtmi fp, [fp], #232 @ 0xe8 │ │ │ │ ldmdami r9!, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa4478 │ │ │ │ blmi e427c8 <__assert_fail@plt+0xe408a0> │ │ │ │ movwls r4, #13435 @ 0x347b │ │ │ │ ldrbtmi r4, [fp], #-2871 @ 0xfffff4c9 │ │ │ │ bcc 4429e4 <__assert_fail@plt+0x440abc> │ │ │ │ @ instruction: 0xf0064630 │ │ │ │ - strmi pc, [r0, #3497] @ 0xda9 │ │ │ │ + strmi pc, [r0, #3341] @ 0xd0d │ │ │ │ andcs fp, r0, ip, lsl #31 │ │ │ │ cdpcs 0, 0, cr2, cr0, cr1, {0} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ @ instruction: 0x4630b3b8 │ │ │ │ - ldc2 0, cr15, [lr, #24] │ │ │ │ + stc2 0, cr15, [r2, #-24] @ 0xffffffe8 │ │ │ │ ldmdbvs r2!, {r0, r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf85a9202 │ │ │ │ ldrtmi r7, [r9], -r3 │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ streq lr, [r8], #-2980 @ 0xfffff45c │ │ │ │ - @ instruction: 0xf934f001 │ │ │ │ + ldc2l 0, cr15, [r2], #4 │ │ │ │ ldrtmi fp, [r9], -r8, lsr #6 │ │ │ │ @ instruction: 0xf0014630 │ │ │ │ - ldrbmi pc, [r9], -pc, lsr #18 @ │ │ │ │ + ldrbmi pc, [r9], -sp, ror #25 @ │ │ │ │ blx ff4c322a <__assert_fail@plt+0xff4c1302> │ │ │ │ strmi r2, [r7], -r0, lsl #24 │ │ │ │ @ instruction: 0xf04fdd09 │ │ │ │ @ instruction: 0xf1090900 │ │ │ │ strtmi r0, [r9], -r1, lsl #18 │ │ │ │ @ instruction: 0xf7fa2009 │ │ │ │ strbmi lr, [ip, #-3616] @ 0xfffff1e0 │ │ │ │ @@ -5313,15 +5313,15 @@ │ │ │ │ cdp 1, 1, cr2, cr8, cr1, {0} │ │ │ │ @ instruction: 0x46282a10 │ │ │ │ movwls r9, #5888 @ 0x1700 │ │ │ │ @ instruction: 0xf7fa4623 │ │ │ │ @ instruction: 0x4638edfa │ │ │ │ stcl 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf0064630 │ │ │ │ - strmi pc, [r6], -r9, ror #25 │ │ │ │ + strmi pc, [r6], -sp, asr #24 │ │ │ │ stmdals r3, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x4628e7db │ │ │ │ ldcl 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ mrc 8, 0, r4, cr8, cr4, {0} │ │ │ │ ldrbtmi r1, [r8], #-2704 @ 0xfffff570 │ │ │ │ @ instruction: 0xf834f009 │ │ │ │ beq 442ac4 <__assert_fail@plt+0x440b9c> │ │ │ │ @@ -5357,107 +5357,262 @@ │ │ │ │ @ instruction: 0xf8f0f009 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ andeq sl, r0, r2, lsl #24 │ │ │ │ @ instruction: 0xfffffe99 │ │ │ │ andeq sp, r0, r0, rrx │ │ │ │ @ instruction: 0xffffe0bd │ │ │ │ andeq sp, r0, ip, asr r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + @ instruction: 0x4615b5f0 │ │ │ │ + blhi c27b0 <__assert_fail@plt+0xc0888> │ │ │ │ + @ instruction: 0x4e3e4a3d │ │ │ │ + ldrbtmi r4, [sl], #-2878 @ 0xfffff4c2 │ │ │ │ + ldrbtmi r4, [lr], #-2110 @ 0xfffff7c2 │ │ │ │ + ldmpl r3, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ + @ instruction: 0x46314478 │ │ │ │ + movwls r6, #22555 @ 0x581b │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + mcrr 7, 15, pc, lr, cr10 @ │ │ │ │ + subsle r2, r5, r0, lsl #16 │ │ │ │ + svcge 0x00044938 │ │ │ │ + ldc 6, cr4, [pc, #16] @ 7338 <__assert_fail@plt+0x5410> │ │ │ │ + ldrbtmi r8, [r9], #-2865 @ 0xfffff4cf │ │ │ │ + @ instruction: 0xf7fa463a │ │ │ │ + @ instruction: 0x4620ec3e │ │ │ │ + stc 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ + bvc 142ab0 <__assert_fail@plt+0x140b88> │ │ │ │ + ldmdami r2!, {r2, r8, r9, fp, ip, pc} │ │ │ │ + blvc ffa02e24 <__assert_fail@plt+0xffa00efc> │ │ │ │ + movwls r4, #1144 @ 0x478 │ │ │ │ + blvc 242be8 <__assert_fail@plt+0x240cc0> │ │ │ │ + blvc 242bec <__assert_fail@plt+0x240cc4> │ │ │ │ + blvc ff202e30 <__assert_fail@plt+0xff200f08> │ │ │ │ + bvc ff202e34 <__assert_fail@plt+0xff200f0c> │ │ │ │ + blcs 6024a8 <__assert_fail@plt+0x600580> │ │ │ │ + @ instruction: 0xffb2f008 │ │ │ │ + ldrtmi r4, [r1], -sl, lsr #16 │ │ │ │ + @ instruction: 0xf7fa4478 │ │ │ │ + strmi lr, [r4], -r8, lsr #24 │ │ │ │ + stmdbmi r8!, {r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ + bge b1f80 <__assert_fail@plt+0xb0058> │ │ │ │ + ldrbtmi r9, [r9], #-1792 @ 0xfffff900 │ │ │ │ + ldc 7, cr15, [r8], {250} @ 0xfa │ │ │ │ + @ instruction: 0xf7fa4620 │ │ │ │ + ldmib sp, {r1, r5, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + stmdbls r2, {r0, r1, r9, ip, sp} │ │ │ │ + strmi r4, [fp], #-2082 @ 0xfffff7de │ │ │ │ + mcr 4, 0, r4, cr7, cr3, {0} │ │ │ │ + ldrbtmi r1, [r8], #-2704 @ 0xfffff570 │ │ │ │ + bcc 442bb4 <__assert_fail@plt+0x440c8c> │ │ │ │ + blvs ffa02e7c <__assert_fail@plt+0xffa00f54> │ │ │ │ + blvc ff202e80 <__assert_fail@plt+0xff200f58> │ │ │ │ + blvs 242c3c <__assert_fail@plt+0x240d14> │ │ │ │ + blvc 242c44 <__assert_fail@plt+0x240d1c> │ │ │ │ + blvs 242c44 <__assert_fail@plt+0x240d1c> │ │ │ │ + blvc 242c4c <__assert_fail@plt+0x240d24> │ │ │ │ + blvs ff1c2e90 <__assert_fail@plt+0xff1c0f68> │ │ │ │ + blvc ff202e94 <__assert_fail@plt+0xff200f6c> │ │ │ │ + bvs ff1c2e98 <__assert_fail@plt+0xff1c0f70> │ │ │ │ + bvc ff202e9c <__assert_fail@plt+0xff200f74> │ │ │ │ + blcs 5c2510 <__assert_fail@plt+0x5c05e8> │ │ │ │ + blvc 429fc <__assert_fail@plt+0x40ad4> │ │ │ │ + @ instruction: 0xff7cf008 │ │ │ │ + blmi 2d9c18 <__assert_fail@plt+0x2d7cf0> │ │ │ │ + ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ + blls 161440 <__assert_fail@plt+0x15f518> │ │ │ │ + qaddle r4, sl, r4 │ │ │ │ + andlt r4, r7, r8, lsr #12 │ │ │ │ + blhi c26d8 <__assert_fail@plt+0xc07b0> │ │ │ │ + @ instruction: 0xf7fabdf0 │ │ │ │ + svclt 0x0000ec3e │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + svccc 0x00500000 │ │ │ │ + andeq r6, r2, lr, lsl #22 │ │ │ │ + ldrdeq sp, [r0], -r2 │ │ │ │ + andeq r0, r0, r0, lsl #3 │ │ │ │ + andeq sp, r0, r4, lsr #11 │ │ │ │ + muleq r0, r6, r5 │ │ │ │ + ldrdeq sp, [r0], -r8 │ │ │ │ + ldrdeq sp, [r0], -r4 │ │ │ │ + ldrdeq sp, [r0], -r2 │ │ │ │ + andeq sp, r0, r6, ror #11 │ │ │ │ + andeq r6, r2, r0, asr #20 │ │ │ │ + svcmi 0x00f8e92d │ │ │ │ + @ instruction: 0x46914610 │ │ │ │ + ldc2 0, cr15, [lr, #-24] @ 0xffffffe8 │ │ │ │ + ldrbtmi r4, [ip], #-3114 @ 0xfffff3d6 │ │ │ │ + stmdacs r0, {r0, r1, r7, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7fad04b │ │ │ │ + blmi a426e0 <__assert_fail@plt+0xa407b8> │ │ │ │ + strtmi r2, [r8], r0, lsl #10 │ │ │ │ + @ instruction: 0xf854462e │ │ │ │ + strmi sl, [r7], -r3 │ │ │ │ + @ instruction: 0x46584651 │ │ │ │ + blx ff243452 <__assert_fail@plt+0xff24152a> │ │ │ │ + strmi r3, [r3], -r1, lsl #10 │ │ │ │ + eorsle r2, r4, r0, lsl #16 │ │ │ │ + @ instruction: 0x46584651 │ │ │ │ + blx ff043462 <__assert_fail@plt+0xff04153a> │ │ │ │ + ldmdavs r9!, {r0, r1, fp, ip, sp, lr} │ │ │ │ + andcs fp, r0, #28, 4 @ 0xc0000001 │ │ │ │ + andsmi pc, r4, r1, lsr r8 @ │ │ │ │ + strle r0, [r7, #-1188] @ 0xfffffb5c │ │ │ │ + andcc r7, r1, r3, asr #16 │ │ │ │ + andslt fp, ip, #-1073741790 @ 0xc0000022 │ │ │ │ + andsmi pc, r4, r1, lsr r8 @ │ │ │ │ + ldrbtle r0, [r7], #1188 @ 0x4a4 │ │ │ │ + stmdblt fp!, {r0, r9, ip, sp} │ │ │ │ + @ instruction: 0xf831e009 │ │ │ │ + @ instruction: 0xf41cc014 │ │ │ │ + mvnle r5, r0, lsl #30 │ │ │ │ + svccc 0x0001f810 │ │ │ │ + blcs 33d04 <__assert_fail@plt+0x31ddc> │ │ │ │ + @ instruction: 0xf8dbd1f5 │ │ │ │ + ldrmi r3, [r6], #-12 │ │ │ │ + @ instruction: 0x4658b193 │ │ │ │ + blx 7434be <__assert_fail@plt+0x741596> │ │ │ │ + stmdacs r0, {r0, r1, r7, r9, sl, lr} │ │ │ │ + stmdami ip, {r2, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ + @ instruction: 0x46424633 │ │ │ │ + ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ + @ instruction: 0xff06f008 │ │ │ │ + pop {r3, r6, r9, sl, lr} │ │ │ │ + stmdami r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + @ instruction: 0xe7cc4478 │ │ │ │ + stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ + strmi lr, [r5], -r9, ror #15 │ │ │ │ + strmi r4, [r6], -r0, lsl #13 │ │ │ │ + svclt 0x0000e7eb │ │ │ │ + andeq r6, r2, r6, ror #19 │ │ │ │ + @ instruction: 0x000001b0 │ │ │ │ + strdeq sp, [r0], -r6 │ │ │ │ + andeq sl, r0, ip, lsl sp │ │ │ │ + addlt fp, r4, r0, lsl r5 │ │ │ │ + andcs r4, r0, #589824 @ 0x90000 │ │ │ │ + ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ + ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ + strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ + andls r4, r3, fp, ror r4 │ │ │ │ + @ instruction: 0xffdcf008 │ │ │ │ + stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ + andlt r4, r4, r9, ror r4 │ │ │ │ + @ instruction: 0x4010e8bd │ │ │ │ + ldmdalt ip!, {r0, r3, ip, sp, lr, pc} │ │ │ │ + ldrdeq sp, [r0], -r6 │ │ │ │ + andeq sl, r0, r8, ror #25 │ │ │ │ + @ instruction: 0xfffffdf9 │ │ │ │ + andeq sp, r0, r8, asr #9 │ │ │ │ + addlt fp, r4, r0, lsl r5 │ │ │ │ + andcs r4, r0, #589824 @ 0x90000 │ │ │ │ + ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ + ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ + strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ + andls r4, r3, fp, ror r4 │ │ │ │ + @ instruction: 0xffbef008 │ │ │ │ + stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ + andlt r4, r4, r9, ror r4 │ │ │ │ + @ instruction: 0x4010e8bd │ │ │ │ + ldmdalt lr, {r0, r3, ip, sp, lr, pc} │ │ │ │ + andeq sp, r0, r2, asr #9 │ │ │ │ + andeq sl, r0, ip, lsr #25 │ │ │ │ + @ instruction: 0xfffffee5 │ │ │ │ + @ instruction: 0x0000d4b8 │ │ │ │ ldrmi r4, [r0], -r2, lsl #22 │ │ │ │ ldrbtmi r2, [fp], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0x4770601a │ │ │ │ - andeq pc, r2, r6, ror sp @ │ │ │ │ + andeq pc, r2, sl, lsl #22 │ │ │ │ orrlt fp, r8, r8, lsl #10 │ │ │ │ orrslt r6, r3, r3, lsl #16 │ │ │ │ @ instruction: 0x0711691a │ │ │ │ ldrmi sp, [r8], -r1, lsl #8 │ │ │ │ ldmvs r8, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ rscsle r2, sl, r0, lsl #16 │ │ │ │ @ instruction: 0x0712691a │ │ │ │ @ instruction: 0xf006d5f7 │ │ │ │ - strmi pc, [r3], -r3, asr #25 │ │ │ │ + @ instruction: 0x4603faf1 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ stmvs r3, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stclt 6, cr4, [r8, #-96] @ 0xffffffa0 │ │ │ │ teqlt fp, r3, lsl #16 │ │ │ │ ldrlt r6, [r0, #-2330] @ 0xfffff6e6 │ │ │ │ vrsubhn.i16 d20, q1, q2 │ │ │ │ ldrbeq r0, [r2, -r0, lsl #1] │ │ │ │ ldclt 4, cr13, [r0, #-8] │ │ │ │ @ instruction: 0x47704618 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ - eorvs pc, r0, sp, lsl #26 │ │ │ │ - stc2l 0, cr15, [r6, #-8]! │ │ │ │ + eorvs pc, r0, fp, lsr fp @ │ │ │ │ + cdp2 0, 10, cr15, cr14, cr0, {0} │ │ │ │ stmdavs r0!, {r0, r1, r8, fp, lr} │ │ │ │ @ instruction: 0xf0034479 │ │ │ │ - andcs pc, r1, fp, lsr #25 │ │ │ │ + andcs pc, r1, sp, lsr #16 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - andeq sp, r0, r4, asr r5 │ │ │ │ + andeq sp, r0, r8, ror r4 │ │ │ │ cmnlt r0, r3, lsl #12 │ │ │ │ ldreq r6, [r2, -r2, lsl #18] │ │ │ │ stmdavs r0, {r0, r1, r3, sl, ip, lr, pc}^ │ │ │ │ ldrbmi fp, [r0, -r0, lsl #2]! │ │ │ │ stmvs r0, {r3, r4, r9, sl, lr} │ │ │ │ rscsle r2, sl, r0, lsl #16 │ │ │ │ - blcs 21494 <__assert_fail@plt+0x1f56c> │ │ │ │ + blcs 21700 <__assert_fail@plt+0x1f7d8> │ │ │ │ @ instruction: 0x4618d0f9 │ │ │ │ @ instruction: 0xf0064770 │ │ │ │ - svclt 0x0000bc41 │ │ │ │ + svclt 0x0000ba6f │ │ │ │ addlt fp, r4, r0, ror r5 │ │ │ │ andcs r4, r0, #1088 @ 0x440 │ │ │ │ @ instruction: 0x46114b11 │ │ │ │ ldrbtmi r4, [sp], #-2065 @ 0xfffff7ef │ │ │ │ ldrbtmi r4, [fp], #-3601 @ 0xfffff1ef │ │ │ │ ldrbtmi r4, [r8], #-3089 @ 0xfffff3ef │ │ │ │ @ instruction: 0x9600447e │ │ │ │ movweq lr, #10701 @ 0x29cd │ │ │ │ - @ instruction: 0xf009447c │ │ │ │ - stmdals r2, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0094629 │ │ │ │ - andcs pc, r0, #14876672 @ 0xe30000 │ │ │ │ + @ instruction: 0xf008447c │ │ │ │ + stmdals r2, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0084629 │ │ │ │ + andcs pc, r0, #692 @ 0x2b4 │ │ │ │ ldrmi r4, [r1], -r0, lsr #12 │ │ │ │ strls r9, [r0], -r3, lsl #22 │ │ │ │ - @ instruction: 0xf0099402 │ │ │ │ - stmdals r2, {r0, r1, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0089402 │ │ │ │ + stmdals r2, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r4, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmlt r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ - andeq sp, r0, r6, lsr #10 │ │ │ │ + svclt 0x009ef008 │ │ │ │ + andeq sp, r0, sl, asr #8 │ │ │ │ @ instruction: 0xffffff47 │ │ │ │ - andeq sp, r0, r6, lsl r5 │ │ │ │ - andeq sl, r0, r0, lsr lr │ │ │ │ - andeq sp, r0, r4, lsr r5 │ │ │ │ + andeq sp, r0, sl, lsr r4 │ │ │ │ + andeq sl, r0, r4, asr #23 │ │ │ │ + andeq sp, r0, r8, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ @ instruction: 0x46026598 │ │ │ │ ldrcc pc, [r4, #2271] @ 0x8df │ │ │ │ ldrmi pc, [r4, #2271] @ 0x8df │ │ │ │ @ instruction: 0xf8df447e │ │ │ │ ldrbtmi r1, [fp], #-1428 @ 0xfffffa6c │ │ │ │ ldmdbpl r0!, {r0, r1, ip, pc} │ │ │ │ ldmdavs fp, {r0, r4, r5, r6, fp, ip, lr} │ │ │ │ - blcs 1f420 <__assert_fail@plt+0x1d4f8> │ │ │ │ + blcs 1f68c <__assert_fail@plt+0x1d764> │ │ │ │ @ instruction: 0xf8dfd173 │ │ │ │ @ instruction: 0xf8df1584 │ │ │ │ @ instruction: 0xf8df3584 │ │ │ │ @ instruction: 0xf8df9584 │ │ │ │ @ instruction: 0xf8dfb584 │ │ │ │ ldrbtmi sl, [r9], #1412 @ 0x584 │ │ │ │ @ instruction: 0xf1095875 │ │ │ │ @ instruction: 0xf8560920 │ │ │ │ ldrbtmi r8, [fp], #3 │ │ │ │ movwcs r4, #1274 @ 0x4fa │ │ │ │ @ instruction: 0x46294610 │ │ │ │ @ instruction: 0xf005461a │ │ │ │ - @ instruction: 0xf7fbfa61 │ │ │ │ - @ instruction: 0xf8d8ff8b │ │ │ │ + @ instruction: 0xf7fbf88f │ │ │ │ + @ instruction: 0xf8d8fe55 │ │ │ │ @ instruction: 0xf0021000 │ │ │ │ - @ instruction: 0x4604f87f │ │ │ │ + @ instruction: 0x4604fa1d │ │ │ │ @ instruction: 0xf5a26862 │ │ │ │ - blcs 6e4064 <__assert_fail@plt+0x6e213c> │ │ │ │ + blcs 6e42d0 <__assert_fail@plt+0x6e23a8> │ │ │ │ ldm pc, {r0, r2, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq pc, r3, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ andseq r0, ip, ip, lsl r0 │ │ │ │ andseq r0, ip, r5, lsl r1 │ │ │ │ rsbeq r0, r5, fp, ror r0 │ │ │ │ andseq r0, ip, sl, asr #2 │ │ │ │ sbcseq r0, r3, ip, lsl r0 │ │ │ │ @@ -5465,174 +5620,174 @@ │ │ │ │ andseq r0, ip, ip, lsl r0 │ │ │ │ andseq r0, ip, ip, lsl r0 │ │ │ │ teqeq fp, ip, lsl r0 │ │ │ │ smulbbeq r6, sl, r1 │ │ │ │ addeq r0, r5, r2, lsl #3 │ │ │ │ andseq r0, ip, ip, lsl r0 │ │ │ │ rsceq r0, r9, fp, lsl #2 │ │ │ │ - bcc 8075ec <__assert_fail@plt+0x8056c4> │ │ │ │ + bcc 807858 <__assert_fail@plt+0x805930> │ │ │ │ vpmin.s8 q1, q8, q7 │ │ │ │ @ instruction: 0x46288191 │ │ │ │ - ldcl 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ + bl 10c5704 <__assert_fail@plt+0x10c37dc> │ │ │ │ stmdane fp!, {r9, sp} │ │ │ │ subsvc r4, sl, r8, lsr #12 │ │ │ │ - ldcl 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ + bl f45710 <__assert_fail@plt+0xf437e8> │ │ │ │ strtpl r6, [fp], #-2147 @ 0xfffff79d │ │ │ │ svccs 0x0010f854 │ │ │ │ mvncc pc, #64, 4 │ │ │ │ smullle r4, r7, sl, r2 │ │ │ │ stmdals r3, {r0, r1, r3, r5, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ tstlt r8, r5, ror r1 │ │ │ │ ldrbeq r6, [fp, -r3, lsl #18] │ │ │ │ @ instruction: 0x81b6f100 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - stc2 0, cr15, [lr], {6} │ │ │ │ + blx fef4376c <__assert_fail@plt+0xfef41844> │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbls r3, {r0, r1, r2, r4, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ - strmi pc, [r2], -r7, lsl #25 │ │ │ │ + @ instruction: 0x4602fab5 │ │ │ │ @ instruction: 0xf8df9003 │ │ │ │ ldrbtmi r3, [fp], #-1212 @ 0xfffffb44 │ │ │ │ - blcs 21570 <__assert_fail@plt+0x1f648> │ │ │ │ + blcs 217dc <__assert_fail@plt+0x1f8b4> │ │ │ │ @ instruction: 0x4610d09d │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ stmdage r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xff10f7ff │ │ │ │ @ instruction: 0xf8dfb958 │ │ │ │ stmdals r3, {r2, r5, r7, sl, ip, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ tstlt r0, sl, lsr #4 │ │ │ │ tstlt r3, r3, lsl #16 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ strb r7, [r5, fp, lsr #32] │ │ │ │ strne pc, [r8], #2271 @ 0x8df │ │ │ │ ldrbtmi r6, [r9], #-2272 @ 0xfffff720 │ │ │ │ - blx 943560 <__assert_fail@plt+0x941638> │ │ │ │ + @ instruction: 0xf8eef008 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmiavs r1!, {r0, r1, r2, r3, r4, r5, r6, r8, pc}^ │ │ │ │ - @ instruction: 0xf0039803 │ │ │ │ - @ instruction: 0x4649fbb5 │ │ │ │ + @ instruction: 0xf0029803 │ │ │ │ + @ instruction: 0x4649ff37 │ │ │ │ stmiavs r0!, {r0, r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0089303 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7e6d1b0 │ │ │ │ stmdacs r0, {r0, r1, fp, ip, pc} │ │ │ │ stmdbvs r3, {r0, r1, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r0, #1887]! @ 0x75f │ │ │ │ - blx fffc358a <__assert_fail@plt+0xfffc1662> │ │ │ │ + blx b437f4 <__assert_fail@plt+0xb418cc> │ │ │ │ ldrb r9, [ip, r3] │ │ │ │ tstlt r0, r3, lsl #16 │ │ │ │ - blcs 21888 <__assert_fail@plt+0x1f960> │ │ │ │ + blcs 21af4 <__assert_fail@plt+0x1fbcc> │ │ │ │ @ instruction: 0xf8dfd1d6 │ │ │ │ ldmpl r7!, {r2, r6, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf0004639 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0014639 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdals r3, {r0, r1, r2, r3, r6, r7, ip, lr, pc} │ │ │ │ - @ instruction: 0xf0004639 │ │ │ │ - stmdavc r3, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0014639 │ │ │ │ + stmdavc r3, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf0069803 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3, {r4, r5, r8, ip, sp, pc} │ │ │ │ svclt 0x00420759 │ │ │ │ rscsvc pc, fp, #82837504 @ 0x4f00000 │ │ │ │ tstvs r3, r3, lsl r0 │ │ │ │ ldrne pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ tstls r2, r9, ror r4 │ │ │ │ - @ instruction: 0xff50f000 │ │ │ │ + @ instruction: 0xf9d8f001 │ │ │ │ ldmib sp, {r3, r4, r6, r7, r8, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf0001002 │ │ │ │ - @ instruction: 0xf8dfff4b │ │ │ │ + @ instruction: 0xf0011002 │ │ │ │ + @ instruction: 0xf8dff9d3 │ │ │ │ ldrbtmi r1, [r9], #-1024 @ 0xfffffc00 │ │ │ │ - b ff4c55bc <__assert_fail@plt+0xff4c3694> │ │ │ │ + ldmib ip, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdals r3, {r3, r7, r8, fp, ip, sp, pc} │ │ │ │ stmiavs r0, {r8, ip, sp, pc}^ │ │ │ │ ldmibmi sp!, {r2, r3, r4, r5, r6, r7, r9, fp, lr}^ │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ - @ instruction: 0xff70f000 │ │ │ │ + @ instruction: 0xf9f8f001 │ │ │ │ tstlt r0, r3, lsl #16 │ │ │ │ - bmi ffea18f0 <__assert_fail@plt+0xffe9f9c8> │ │ │ │ + bmi ffea1b5c <__assert_fail@plt+0xffe9fc34> │ │ │ │ ldrbtmi r4, [sl], #-2554 @ 0xfffff606 │ │ │ │ - @ instruction: 0xf0004479 │ │ │ │ - blls 107398 <__assert_fail@plt+0x105470> │ │ │ │ + @ instruction: 0xf0014479 │ │ │ │ + blls 106024 <__assert_fail@plt+0x1040fc> │ │ │ │ addsle r2, r5, r0, lsl #22 │ │ │ │ - blcs 21970 <__assert_fail@plt+0x1fa48> │ │ │ │ + blcs 21bdc <__assert_fail@plt+0x1fcb4> │ │ │ │ ldmdbvs sl, {r1, r4, r7, ip, lr, pc} │ │ │ │ andeq pc, r4, #66 @ 0x42 │ │ │ │ usada8 sp, sl, r1, r6 │ │ │ │ ldrtmi sl, [r8], -r3, lsl #30 │ │ │ │ mcr2 7, 4, pc, cr14, cr15, {7} @ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - blmi ffc278e4 <__assert_fail@plt+0xffc259bc> │ │ │ │ + blmi ffc27b50 <__assert_fail@plt+0xffc25c28> │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls e7c84 <__assert_fail@plt+0xe5d5c> │ │ │ │ + blls e7ef0 <__assert_fail@plt+0xe5fc8> │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe778af79 │ │ │ │ @ instruction: 0xf5b06820 │ │ │ │ @ instruction: 0xf0007f7a │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, pc} │ │ │ │ svcge 0x003af43f │ │ │ │ @ instruction: 0xf7fa9f03 │ │ │ │ - @ instruction: 0xf001ec54 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf002eb1e │ │ │ │ + stmdavs r3!, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ orr pc, r8, #14614528 @ 0xdf0000 │ │ │ │ @ instruction: 0xf5b34651 │ │ │ │ @ instruction: 0xf8d87f7a │ │ │ │ svclt 0x0004c000 │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, r7, fp, sp, lr} │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ andvc pc, lr, r6, asr r8 @ │ │ │ │ eorvc pc, ip, r7, asr r8 @ │ │ │ │ - @ instruction: 0xf0039700 │ │ │ │ - ldr pc, [pc, -sp, lsr #22] │ │ │ │ + @ instruction: 0xf0029700 │ │ │ │ + ldr pc, [pc, -pc, lsr #29] │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ stmdals r3, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorvc r2, fp, r0, lsl #6 │ │ │ │ - blx 2436aa <__assert_fail@plt+0x241782> │ │ │ │ + @ instruction: 0xf936f006 │ │ │ │ ldr r9, [r5, -r3] │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ stmdals r3, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorvc r2, fp, r0, lsl #6 │ │ │ │ - blx c36be <__assert_fail@plt+0xc1796> │ │ │ │ + @ instruction: 0xf930f006 │ │ │ │ str r9, [fp, -r3] │ │ │ │ - blcs 25758 <__assert_fail@plt+0x23830> │ │ │ │ + blcs 259c4 <__assert_fail@plt+0x23a9c> │ │ │ │ svcge 0x0008f43f │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - bls 102490 <__assert_fail@plt+0x100568> │ │ │ │ + bls 102224 <__assert_fail@plt+0x1002fc> │ │ │ │ stmdane fp!, {r8, sp} │ │ │ │ stcne 8, cr15, [r1], {3} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ ldmdbvs r3, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf57f0759 │ │ │ │ ldmdavs r3, {r0, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4610aef5 │ │ │ │ - blx 12436f6 <__assert_fail@plt+0x12417ce> │ │ │ │ + @ instruction: 0xf976f006 │ │ │ │ strbt r9, [pc], r3 │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0021f47f │ │ │ │ - blcs 2e2fc <__assert_fail@plt+0x2c3d4> │ │ │ │ + blcs 2e568 <__assert_fail@plt+0x2c640> │ │ │ │ svcge 0x001df43f │ │ │ │ - blcs 21964 <__assert_fail@plt+0x1fa3c> │ │ │ │ + blcs 21bd0 <__assert_fail@plt+0x1fca8> │ │ │ │ svcge 0x0018f47f │ │ │ │ - blmi fec8135c <__assert_fail@plt+0xfec7f434> │ │ │ │ + blmi fec815c8 <__assert_fail@plt+0xfec7f6a0> │ │ │ │ ldmpl r7!, {r0, r1, fp, ip, pc}^ │ │ │ │ - @ instruction: 0xf0004639 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0014639 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4639d079 │ │ │ │ - @ instruction: 0xf0009803 │ │ │ │ - strmi pc, [r1], -r5, lsr #29 │ │ │ │ + @ instruction: 0xf0019803 │ │ │ │ + strmi pc, [r1], -sp, lsr #18 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - blls 101fd8 <__assert_fail@plt+0x1000b0> │ │ │ │ + blls 101d6c <__assert_fail@plt+0xffe44> │ │ │ │ cmnle r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldmvs sl, {r3, r4, r7, pc}^ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andls r8, r3, #148 @ 0x94 │ │ │ │ stmdage r3, {r0, r1, r3, r4, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ @@ -5650,130 +5805,130 @@ │ │ │ │ andls sl, r3, #2736 @ 0xab0 │ │ │ │ stmdage r3, {r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ andcs r4, r1, #160768 @ 0x27400 │ │ │ │ andsvs r4, sl, fp, ror r4 │ │ │ │ svcge 0x0003e6a0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ - bmi fe6c6ee4 <__assert_fail@plt+0xfe6c4fbc> │ │ │ │ + bmi fe6c7150 <__assert_fail@plt+0xfe6c5228> │ │ │ │ eorvc r2, fp, r0, lsl #6 │ │ │ │ ldmdavs r7, {r1, r4, r5, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf77f429f │ │ │ │ - bls f31ec <__assert_fail@plt+0xf12c4> │ │ │ │ + bls f3458 <__assert_fail@plt+0xf1530> │ │ │ │ cmplt sl, r8, lsl r6 │ │ │ │ stmdbcs r0, {r0, r4, r6, fp, sp, lr} │ │ │ │ @ instruction: 0x460abf1c │ │ │ │ movwcc r2, #4097 @ 0x1001 │ │ │ │ ldrhle r4, [fp], #43 @ 0x2b │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ adcsmi r3, fp, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xe7d5d1f7 │ │ │ │ adcsmi r3, fp, #67108864 @ 0x4000000 │ │ │ │ ldrb sp, [r1, pc, asr #3] │ │ │ │ ldrbtmi r4, [r9], #-2444 @ 0xfffff674 │ │ │ │ - blx 1e437d4 <__assert_fail@plt+0x1e418ac> │ │ │ │ + ldc2l 0, cr15, [sl, #8]! │ │ │ │ ldr r9, [r6], r3, lsl #20 │ │ │ │ @ instruction: 0xf5b06820 │ │ │ │ @ instruction: 0xf0007f7a │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r7, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf7fa9f03 │ │ │ │ - @ instruction: 0xf001eb8c │ │ │ │ - stmdavs r3!, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf002ea56 │ │ │ │ + stmdavs r3!, {r0, r1, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrsb pc, [r8, #143]! @ 0x8f @ │ │ │ │ @ instruction: 0xf5b34659 │ │ │ │ @ instruction: 0xf8d87f7a │ │ │ │ svclt 0x0004c000 │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, r7, fp, sp, lr} │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ ldmdbmi sp!, {r1, r2, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - ldmib r6!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stm r0, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrmi sp, [r8], -r8, lsl #1 │ │ │ │ - @ instruction: 0xf0004639 │ │ │ │ - stmdacs r0, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0014639 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, r7, r0 │ │ │ │ stmdals r3, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - cdp2 0, 1, cr15, cr12, cr0, {0} │ │ │ │ + @ instruction: 0xf8a4f001 │ │ │ │ vst1.8 {d20-d22}, [pc], r1 │ │ │ │ strtmi r5, [r8], -r0, lsl #5 │ │ │ │ - b 174581c <__assert_fail@plt+0x17438f4> │ │ │ │ + stmdb r6!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r2, r6, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5b06818 │ │ │ │ @ instruction: 0xf47f7f03 │ │ │ │ ldrt sl, [sp], -r5, lsl #30 │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ @ instruction: 0xe67cfd75 │ │ │ │ @ instruction: 0x462a4b5d │ │ │ │ - @ instruction: 0xf00058f1 │ │ │ │ - bls 10713c <__assert_fail@plt+0x105214> │ │ │ │ + @ instruction: 0xf00158f1 │ │ │ │ + bls 105dc8 <__assert_fail@plt+0x103ea0> │ │ │ │ ldrmi lr, [r8], -pc, asr #12 │ │ │ │ - @ instruction: 0xf0004639 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0014639 │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr3, cr15, {1} @ │ │ │ │ ldrtmi r9, [r9], -r3, lsl #16 │ │ │ │ - ldc2l 0, cr15, [r8] │ │ │ │ - blcs 25880 <__assert_fail@plt+0x23958> │ │ │ │ + @ instruction: 0xf880f001 │ │ │ │ + blcs 25aec <__assert_fail@plt+0x23bc4> │ │ │ │ mrcge 4, 2, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf0069803 │ │ │ │ - stmdals r3, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3, {r4, r5, r8, ip, sp, pc} │ │ │ │ svclt 0x0042075a │ │ │ │ rscsvc pc, fp, #82837504 @ 0x4f00000 │ │ │ │ tstvs r3, r3, lsl r0 │ │ │ │ ldrbtmi r4, [r9], #-2394 @ 0xfffff6a6 │ │ │ │ - @ instruction: 0xf0009102 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0019102 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr13, cr15, {1} @ │ │ │ │ ldrdne lr, [r2], -sp │ │ │ │ - ldc2l 0, cr15, [ip] │ │ │ │ + @ instruction: 0xf864f001 │ │ │ │ ldrbtmi r4, [r9], #-2389 @ 0xfffff6ab │ │ │ │ - stmdb r4!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmda lr!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdals r3, {r1, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ stmiavs r0, {r8, ip, sp, pc}^ │ │ │ │ ldmdbmi r2, {r0, r4, r6, r9, fp, lr}^ │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ - cdp2 0, 0, cr15, cr0, cr0, {0} │ │ │ │ + @ instruction: 0xf888f001 │ │ │ │ tstlt r0, r3, lsl #16 │ │ │ │ - bmi 13e1bd0 <__assert_fail@plt+0x13dfca8> │ │ │ │ + bmi 13e1e3c <__assert_fail@plt+0x13dff14> │ │ │ │ ldrbtmi r4, [sl], #-2383 @ 0xfffff6b1 │ │ │ │ - @ instruction: 0xf0004479 │ │ │ │ - @ instruction: 0xe68efdf7 │ │ │ │ + @ instruction: 0xf0014479 │ │ │ │ + sxtab16 pc, lr, pc, ror #16 @ │ │ │ │ @ instruction: 0xf0069803 │ │ │ │ - @ instruction: 0xf006f9e3 │ │ │ │ - strdls pc, [r3], -pc @ │ │ │ │ + @ instruction: 0xf006f811 │ │ │ │ + andls pc, r3, sp, lsr #16 │ │ │ │ stmdbvs r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - blmi d1fd00 <__assert_fail@plt+0xd1ddd8> │ │ │ │ + blmi d1ff6c <__assert_fail@plt+0xd1e044> │ │ │ │ ldmpl r1!, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ - stc2l 0, cr15, [r6] │ │ │ │ - bcs 2e10c <__assert_fail@plt+0x2c1e4> │ │ │ │ + @ instruction: 0xf86ef001 │ │ │ │ + bcs 2e378 <__assert_fail@plt+0x2c450> │ │ │ │ ldclge 4, cr15, [fp, #252]! @ 0xfc │ │ │ │ stmdacs r0, {r4, r7, fp, sp, lr} │ │ │ │ ldclge 4, cr15, [r7, #252]! @ 0xfc │ │ │ │ ldrbtmi r4, [r9], #-2369 @ 0xfffff6bf │ │ │ │ - stc2 0, cr15, [r6] │ │ │ │ + @ instruction: 0xf82ef001 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdals r3, {r0, r1, r2, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ stmvs r0, {r8, ip, sp, pc} │ │ │ │ svcmi 0x003e4c3d │ │ │ │ - ldrbtmi r4, [pc], #-1148 @ 7928 <__assert_fail@plt+0x5a00> │ │ │ │ - @ instruction: 0xf0004621 │ │ │ │ - @ instruction: 0x4639fd99 │ │ │ │ - stmdb r2!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrbtmi r4, [pc], #-1148 @ 7b94 <__assert_fail@plt+0x5c6c> │ │ │ │ + @ instruction: 0xf0014621 │ │ │ │ + ldrtmi pc, [r9], -r1, lsr #16 @ │ │ │ │ + svc 0x00ecf7f9 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdals r3, {r0, r1, r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ - stc2l 0, cr15, [r2] │ │ │ │ + @ instruction: 0xf84af001 │ │ │ │ ldmdbmi r7!, {r1, r2, r4, r5, r9, fp, lr} │ │ │ │ stmdals r3, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf0004479 │ │ │ │ - bls 107040 <__assert_fail@plt+0x105118> │ │ │ │ + @ instruction: 0xf0014479 │ │ │ │ + bls 105ccc <__assert_fail@plt+0x103da4> │ │ │ │ stmdals r3, {r0, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdals r3, {r1, r2, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ stc2 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ strb r9, [r0, #3]! │ │ │ │ ldmdavs r8, {r0, r1, r5, r6, r7, fp, sp, lr} │ │ │ │ @@ -5782,443 +5937,767 @@ │ │ │ │ @ instruction: 0xf7ffe730 │ │ │ │ stmdacs r0, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r5, #252] @ 0xfc │ │ │ │ @ instruction: 0xf7ff9803 │ │ │ │ @ instruction: 0x9003fcbb │ │ │ │ stmdbmi r6!, {r0, r1, r2, r3, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ smlsldx r4, sl, r9, r4 │ │ │ │ - andeq r6, r2, r8, lsl #20 │ │ │ │ - andeq pc, r2, lr, asr ip @ │ │ │ │ + muleq r2, ip, r7 │ │ │ │ + strdeq pc, [r2], -r2 │ │ │ │ muleq r0, r0, r1 │ │ │ │ andeq r0, r0, r4, ror r1 │ │ │ │ andeq r0, r0, ip, lsr #3 │ │ │ │ andeq r0, r0, r8, lsl #3 │ │ │ │ - andeq r6, r2, lr, ror #25 │ │ │ │ - @ instruction: 0x0000d4ba │ │ │ │ - @ instruction: 0x0000d4b8 │ │ │ │ - andeq pc, r2, lr, ror #22 │ │ │ │ - andeq pc, r2, r0, asr fp @ │ │ │ │ - andeq r6, r2, r6, ror #23 │ │ │ │ + andeq r6, r2, r2, lsl #21 │ │ │ │ + ldrdeq sp, [r0], -lr │ │ │ │ + ldrdeq sp, [r0], -ip │ │ │ │ + andeq pc, r2, r2, lsl #18 │ │ │ │ + andeq pc, r2, r4, ror #17 │ │ │ │ + andeq r6, r2, sl, ror r9 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - andeq sp, r0, r4, lsr r3 │ │ │ │ - andeq ip, r0, r6, asr #8 │ │ │ │ - andeq ip, r0, r4, lsr r4 │ │ │ │ - andeq sp, r0, sl, lsl #6 │ │ │ │ - andeq sp, r0, r2, lsl #6 │ │ │ │ - andeq lr, r0, ip, asr #1 │ │ │ │ - andeq pc, r2, ip, asr #20 │ │ │ │ + andeq sp, r0, r8, asr r2 │ │ │ │ + ldrdeq ip, [r0], -sl │ │ │ │ + andeq ip, r0, r8, asr #3 │ │ │ │ + andeq sp, r0, lr, lsr #4 │ │ │ │ + andeq sp, r0, r6, lsr #4 │ │ │ │ + andeq sp, r0, r8, ror #13 │ │ │ │ + andeq pc, r2, r0, ror #15 │ │ │ │ andeq r0, r0, ip, lsl #3 │ │ │ │ andeq r0, r0, r8, ror r1 │ │ │ │ - strdeq pc, [r2], -r4 │ │ │ │ + andeq pc, r2, r8, lsl #13 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - andeq sp, r0, sl, ror #2 │ │ │ │ - ldrdeq sl, [r0], -r6 │ │ │ │ - andeq sp, r0, sl, asr r0 │ │ │ │ - andeq ip, r0, sl, ror #2 │ │ │ │ - andeq ip, r0, r4, asr r1 │ │ │ │ - andeq sp, r0, sl, lsr #32 │ │ │ │ - andeq sp, r0, r2, lsr #32 │ │ │ │ - andeq sp, r0, ip, ror #27 │ │ │ │ - ldrdeq ip, [r0], -lr │ │ │ │ - andeq ip, r0, r8, asr #31 │ │ │ │ - andeq ip, r0, lr, ror #1 │ │ │ │ - andeq ip, r0, ip, lsr #31 │ │ │ │ - andeq sp, r0, r4, ror sp │ │ │ │ - andeq sl, r0, ip, asr #16 │ │ │ │ + andeq sp, r0, lr, lsl #1 │ │ │ │ + andeq sl, r0, sl, ror #14 │ │ │ │ + andeq ip, r0, lr, ror pc │ │ │ │ + strdeq fp, [r0], -lr │ │ │ │ + andeq fp, r0, r8, ror #29 │ │ │ │ + andeq ip, r0, lr, asr #30 │ │ │ │ + andeq ip, r0, r6, asr #30 │ │ │ │ + andeq sp, r0, r8, lsl #8 │ │ │ │ + andeq ip, r0, r2, lsl #30 │ │ │ │ + andeq ip, r0, ip, ror #29 │ │ │ │ + andeq fp, r0, r2, lsl #29 │ │ │ │ + ldrdeq ip, [r0], -r0 │ │ │ │ + muleq r0, r0, r3 │ │ │ │ + andeq sl, r0, r0, ror #11 │ │ │ │ addlt fp, r3, r0, lsr r5 │ │ │ │ movwcs r4, #3084 @ 0xc0c │ │ │ │ ldrmi r4, [sl], -ip, lsl #18 │ │ │ │ ldrbtmi r4, [ip], #-2060 @ 0xfffff7f4 │ │ │ │ tstls r0, r9, ror r4 │ │ │ │ stcne 4, cr4, [r1, #-480]! @ 0xfffffe20 │ │ │ │ - ldc2 0, cr15, [r8, #-32]! @ 0xffffffe0 │ │ │ │ + stc2 0, cr15, [r2], {8} │ │ │ │ stmdami sl, {r0, r3, r8, sl, fp, lr} │ │ │ │ ldrbtmi r2, [sp], #-768 @ 0xfffffd00 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x461a4478 │ │ │ │ @ instruction: 0xf0089500 │ │ │ │ - andlt pc, r3, sp, lsr #26 │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - andeq pc, r2, r2, lsr r6 @ │ │ │ │ - andeq ip, r0, r4, lsl pc │ │ │ │ - andeq ip, r0, r4, lsl #30 │ │ │ │ - andeq ip, r0, r6, asr #30 │ │ │ │ - andeq ip, r0, r4, lsr pc │ │ │ │ - @ instruction: 0xf005b508 │ │ │ │ - @ instruction: 0xf005f9bd │ │ │ │ - @ instruction: 0xf000fafb │ │ │ │ - @ instruction: 0xf000fef3 │ │ │ │ + andeq pc, r2, r6, asr #7 │ │ │ │ + andeq ip, r0, r8, lsr lr │ │ │ │ + andeq ip, r0, r8, lsr #28 │ │ │ │ + andeq ip, r0, sl, ror #28 │ │ │ │ + andeq ip, r0, r8, asr lr │ │ │ │ + @ instruction: 0xf004b508 │ │ │ │ + @ instruction: 0xf005ffeb │ │ │ │ + @ instruction: 0xf001f929 │ │ │ │ + @ instruction: 0xf000f97b │ │ │ │ @ instruction: 0xf003f8d7 │ │ │ │ - @ instruction: 0xf7fffd67 │ │ │ │ - @ instruction: 0xf002ffcd │ │ │ │ - @ instruction: 0xf7fbff05 │ │ │ │ - @ instruction: 0xf000fad5 │ │ │ │ - @ instruction: 0xf002fc97 │ │ │ │ - @ instruction: 0xf006f883 │ │ │ │ - @ instruction: 0xf7fffd89 │ │ │ │ - @ instruction: 0xf008fc01 │ │ │ │ - @ instruction: 0xf7fbfacb │ │ │ │ - @ instruction: 0xf7fdf9a5 │ │ │ │ - @ instruction: 0xf002fc49 │ │ │ │ - @ instruction: 0xf007fd53 │ │ │ │ - @ instruction: 0xf003fb87 │ │ │ │ - @ instruction: 0xf003fcdd │ │ │ │ - @ instruction: 0xf006fd69 │ │ │ │ - @ instruction: 0xf007fbaf │ │ │ │ - @ instruction: 0xf003fed7 │ │ │ │ - @ instruction: 0xf000fcbf │ │ │ │ - @ instruction: 0xf003fdb3 │ │ │ │ - @ instruction: 0xf007fcef │ │ │ │ - @ instruction: 0xf007fced │ │ │ │ - @ instruction: 0xf7ffff25 │ │ │ │ + @ instruction: 0xf7fffb95 │ │ │ │ + @ instruction: 0xf006ffcd │ │ │ │ + @ instruction: 0xf7fbfb29 │ │ │ │ + @ instruction: 0xf000f99f │ │ │ │ + @ instruction: 0xf002ff1f │ │ │ │ + @ instruction: 0xf006fa21 │ │ │ │ + @ instruction: 0xf7fffd05 │ │ │ │ + @ instruction: 0xf008facb │ │ │ │ + @ instruction: 0xf7fbf995 │ │ │ │ + @ instruction: 0xf7fdf86f │ │ │ │ + @ instruction: 0xf001fb13 │ │ │ │ + @ instruction: 0xf007fdc5 │ │ │ │ + @ instruction: 0xf003fb03 │ │ │ │ + @ instruction: 0xf003fb0b │ │ │ │ + @ instruction: 0xf007fb97 │ │ │ │ + @ instruction: 0xf7fffdab │ │ │ │ + @ instruction: 0xf003fbd5 │ │ │ │ + @ instruction: 0xf001faed │ │ │ │ + @ instruction: 0xf003f83b │ │ │ │ + @ instruction: 0xf007fb1d │ │ │ │ + @ instruction: 0xf007fc69 │ │ │ │ + @ instruction: 0xf7fffdef │ │ │ │ @ instruction: 0xf003fc57 │ │ │ │ - @ instruction: 0xf002fd1b │ │ │ │ - @ instruction: 0xf006f8ef │ │ │ │ - @ instruction: 0xf007ff07 │ │ │ │ - @ instruction: 0xf007fcb3 │ │ │ │ - @ instruction: 0xf002fedf │ │ │ │ - @ instruction: 0xf001fb5b │ │ │ │ - @ instruction: 0xf003fed3 │ │ │ │ - @ instruction: 0xf005f853 │ │ │ │ - @ instruction: 0xf006f86f │ │ │ │ - @ instruction: 0xf001f82b │ │ │ │ - @ instruction: 0xf003f94d │ │ │ │ - pop {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf002fb49 │ │ │ │ + @ instruction: 0xf006fa8d │ │ │ │ + @ instruction: 0xf007fe83 │ │ │ │ + @ instruction: 0xf7fffc2f │ │ │ │ + @ instruction: 0xf000fbdd │ │ │ │ + @ instruction: 0xf002fca3 │ │ │ │ + @ instruction: 0xf002f871 │ │ │ │ + @ instruction: 0xf004fbd5 │ │ │ │ + @ instruction: 0xf005fe9d │ │ │ │ + @ instruction: 0xf001fe59 │ │ │ │ + @ instruction: 0xf003fbd5 │ │ │ │ + pop {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0004008 │ │ │ │ svclt 0x0000ba1f │ │ │ │ @ instruction: 0x4614b538 │ │ │ │ ldrbtmi r4, [fp], #-2825 @ 0xfffff4f7 │ │ │ │ tstlt r8, r8, lsl r8 │ │ │ │ - blx fc3b48 <__assert_fail@plt+0xfc1c20> │ │ │ │ - ldc2 0, cr15, [r2], {0} │ │ │ │ + @ instruction: 0xf86cf006 │ │ │ │ + @ instruction: 0xff1af000 │ │ │ │ ldrbtmi r4, [sp], #-3334 @ 0xfffff2fa │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0066029 │ │ │ │ - @ instruction: 0x4603fab7 │ │ │ │ + strmi pc, [r3], -r5, ror #17 │ │ │ │ eorvs r4, fp, r0, lsr #12 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - andeq pc, r2, r2, asr r5 @ │ │ │ │ - andeq pc, r2, r2, asr #10 │ │ │ │ + andeq pc, r2, r6, ror #5 │ │ │ │ + ldrdeq pc, [r2], -r6 │ │ │ │ @ instruction: 0x4614b538 │ │ │ │ - blmi 51afa8 <__assert_fail@plt+0x519080> │ │ │ │ + blmi 51b214 <__assert_fail@plt+0x5192ec> │ │ │ │ ldrbtmi r4, [fp], #-1149 @ 0xfffffb83 │ │ │ │ bicslt r6, r2, sl, lsr #16 │ │ │ │ ldmpl sl, {r1, r4, r9, fp, lr} │ │ │ │ @ instruction: 0x21bcf8d2 │ │ │ │ - bmi 474058 <__assert_fail@plt+0x472130> │ │ │ │ + bmi 4742c4 <__assert_fail@plt+0x47239c> │ │ │ │ ldmpl fp, {r0, r4, fp, lr} │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ @ instruction: 0x4620bd38 │ │ │ │ - @ instruction: 0xf8b0f006 │ │ │ │ + cdp2 0, 13, cr15, cr14, cr5, {0} │ │ │ │ stmdavs r8!, {r0, r9, sl, lr} │ │ │ │ - blx fe4c3ba4 <__assert_fail@plt+0xfe4c1c7c> │ │ │ │ + @ instruction: 0xf8c0f006 │ │ │ │ strtmi r4, [r0], -fp, lsl #18 │ │ │ │ - @ instruction: 0xf0034479 │ │ │ │ - @ instruction: 0x4620f891 │ │ │ │ + @ instruction: 0xf0024479 │ │ │ │ + @ instruction: 0x4620fc13 │ │ │ │ stmdbmi r9, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf88af003 │ │ │ │ + stc2 0, cr15, [ip], {2} │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - andeq pc, r2, ip, lsl r5 @ │ │ │ │ - @ instruction: 0x000262b2 │ │ │ │ + @ instruction: 0x0002f2b0 │ │ │ │ + andeq r6, r2, r6, asr #32 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ muleq r0, r0, r1 │ │ │ │ - strdeq ip, [r0], -ip @ │ │ │ │ - andeq ip, r0, r0, lsr #26 │ │ │ │ - @ instruction: 0x0000ceb6 │ │ │ │ + andeq ip, r0, r0, lsr #28 │ │ │ │ + andeq ip, r0, r4, asr #24 │ │ │ │ + ldrdeq ip, [r0], -sl │ │ │ │ ldrlt r4, [r8, #-2325]! @ 0xfffff6eb │ │ │ │ - blmi 558db0 <__assert_fail@plt+0x556e88> │ │ │ │ + blmi 55901c <__assert_fail@plt+0x5570f4> │ │ │ │ stmiapl fp, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x31bcf8d3 │ │ │ │ - blmi 4f6324 <__assert_fail@plt+0x4f43fc> │ │ │ │ + blmi 4f6590 <__assert_fail@plt+0x4f4668> │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf006b108 │ │ │ │ - @ instruction: 0xf000f9e5 │ │ │ │ - ldcmi 12, cr15, [r0, #-228] @ 0xffffff1c │ │ │ │ + @ instruction: 0xf000f813 │ │ │ │ + ldcmi 14, cr15, [r0, #-772] @ 0xfffffcfc │ │ │ │ @ instruction: 0x4601447d │ │ │ │ eorvs r4, r9, r0, lsr #12 │ │ │ │ - blx 17c3c0c <__assert_fail@plt+0x17c1ce4> │ │ │ │ + @ instruction: 0xf88cf006 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf006602b │ │ │ │ - stmdbmi fp, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf005602b │ │ │ │ + stmdbmi fp, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46044479 │ │ │ │ - @ instruction: 0xf858f003 │ │ │ │ + blx ff6c3e7e <__assert_fail@plt+0xff6c1f56> │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ stmdami r9, {r3, r8, r9, fp, lr} │ │ │ │ ldrbtmi r5, [r8], #-2251 @ 0xfffff735 │ │ │ │ @ instruction: 0x4798681b │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - andeq r6, r2, r8, asr #4 │ │ │ │ + ldrdeq r5, [r2], -ip │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ - andeq pc, r2, r0, lsr #9 │ │ │ │ - muleq r2, r0, r4 │ │ │ │ - @ instruction: 0x0000ccb0 │ │ │ │ + andeq pc, r2, r4, lsr r2 @ │ │ │ │ + andeq pc, r2, r4, lsr #4 │ │ │ │ + ldrdeq ip, [r0], -r4 │ │ │ │ muleq r0, r0, r1 │ │ │ │ - andeq ip, r0, r6, lsl #29 │ │ │ │ + andeq ip, r0, sl, lsr #27 │ │ │ │ addlt fp, r5, r0, lsr r5 │ │ │ │ andcs r4, r0, #1638400 @ 0x190000 │ │ │ │ @ instruction: 0x46114c19 │ │ │ │ ldrbtmi r4, [r8], #-2841 @ 0xfffff4e7 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - ldc2 0, cr15, [r2], #-32 @ 0xffffffe0 │ │ │ │ + blx fff43ee0 <__assert_fail@plt+0xfff41fb8> │ │ │ │ @ instruction: 0x4d174916 │ │ │ │ ldrbtmi r9, [r9], #-2051 @ 0xfffff7fd │ │ │ │ - ldc2 0, cr15, [r4], {8} │ │ │ │ - blmi 558e58 <__assert_fail@plt+0x556f30> │ │ │ │ + blx 17c3eee <__assert_fail@plt+0x17c1fc6> │ │ │ │ + blmi 5590c4 <__assert_fail@plt+0x55719c> │ │ │ │ ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ strls r9, [r3, #-1024] @ 0xfffffc00 │ │ │ │ - stc2 0, cr15, [r2], #-32 @ 0xffffffe0 │ │ │ │ + blx ffb43f00 <__assert_fail@plt+0xffb41fd8> │ │ │ │ @ instruction: 0x4d124911 │ │ │ │ ldrbtmi r9, [r9], #-2051 @ 0xfffff7fd │ │ │ │ - stc2 0, cr15, [r4], {8} │ │ │ │ - blmi 418e78 <__assert_fail@plt+0x416f50> │ │ │ │ + blx 13c3f0e <__assert_fail@plt+0x13c1fe6> │ │ │ │ + blmi 4190e4 <__assert_fail@plt+0x4171bc> │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ ldrbtmi r4, [fp], #-1553 @ 0xfffff9ef │ │ │ │ strls r9, [r3, #-1024] @ 0xfffffc00 │ │ │ │ - ldc2 0, cr15, [r2], {8} │ │ │ │ + blx ff743f20 <__assert_fail@plt+0xff741ff8> │ │ │ │ stmdals r3, {r2, r3, r8, fp, lr} │ │ │ │ andlt r4, r5, r9, ror r4 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldcllt 0, cr15, [r2], #-32 @ 0xffffffe0 │ │ │ │ - andeq ip, r0, sl, ror lr │ │ │ │ - muleq r0, r4, r5 │ │ │ │ + bllt f43f30 <__assert_fail@plt+0xf42008> │ │ │ │ + muleq r0, lr, sp │ │ │ │ + andeq sl, r0, r8, lsr #6 │ │ │ │ @ instruction: 0xfffffed1 │ │ │ │ - andeq ip, r0, lr, ror #28 │ │ │ │ - andeq ip, r0, r4, lsr #29 │ │ │ │ + muleq r0, r2, sp │ │ │ │ + andeq ip, r0, r8, asr #27 │ │ │ │ @ instruction: 0xffffff57 │ │ │ │ - andeq ip, r0, lr, lsl #29 │ │ │ │ - andeq ip, r0, r0, ror sp │ │ │ │ + @ instruction: 0x0000cdb2 │ │ │ │ + muleq r0, r4, ip │ │ │ │ @ instruction: 0xfffffec7 │ │ │ │ - andeq ip, r0, ip, lsr #29 │ │ │ │ + ldrdeq ip, [r0], -r0 │ │ │ │ addlt fp, r4, r0, ror r5 │ │ │ │ @ instruction: 0x46014c19 │ │ │ │ @ instruction: 0x466e4b19 │ │ │ │ andcs r4, sl, #124, 8 @ 0x7c000000 │ │ │ │ strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ ldcmi 8, cr5, [r7], {227} @ 0xe3 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stm r4, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x004ef7f9 │ │ │ │ @ instruction: 0xf88d447c │ │ │ │ stmdavc r3!, {r0, r3, ip, lr} │ │ │ │ and fp, pc, r3, lsr #18 │ │ │ │ svccc 0x0008f814 │ │ │ │ cmplt fp, r1, lsl #10 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - svc 0x0024f7f9 │ │ │ │ + stcl 7, cr15, [lr, #996]! @ 0x3e4 │ │ │ │ rscsle r2, r5, r0, lsl #16 │ │ │ │ ldrbtmi r4, [fp], #-2828 @ 0xfffff4f4 │ │ │ │ strbeq lr, [r5, #2819] @ 0xb03 │ │ │ │ and r6, r1, r8, ror #16 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - blmi 19a548 <__assert_fail@plt+0x198620> │ │ │ │ + blmi 19a7b4 <__assert_fail@plt+0x19888c> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls e1d94 <__assert_fail@plt+0xdfe6c> │ │ │ │ + blls e2000 <__assert_fail@plt+0xe00d8> │ │ │ │ qaddle r4, sl, r1 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ - svc 0x0096f7f9 │ │ │ │ - andeq r6, r2, r8, lsr r1 │ │ │ │ + mcr 7, 3, pc, cr0, cr9, {7} @ │ │ │ │ + andeq r5, r2, ip, asr #29 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r6, r2, r8, ror r4 │ │ │ │ - andeq r6, r2, r6, asr r4 │ │ │ │ - andeq r6, r2, ip, ror #1 │ │ │ │ + andeq r6, r2, ip, lsl #4 │ │ │ │ + andeq r6, r2, sl, ror #3 │ │ │ │ + andeq r5, r2, r0, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf8df2804 │ │ │ │ addlt r9, r3, r0, ror r1 │ │ │ │ ldrbtmi r4, [r9], #1559 @ 0x617 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ strcs r4, [r0, #-3673] @ 0xfffff1a7 │ │ │ │ stmdalt r1, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d1447e │ │ │ │ ldrbcc sl, [r0], -ip │ │ │ │ @ instruction: 0x46594630 │ │ │ │ - svc 0x0000f7f9 │ │ │ │ + stcl 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ @ instruction: 0x46043618 │ │ │ │ strcc fp, [r1, #-376] @ 0xfffffe88 │ │ │ │ mvnsle r2, r9, lsl #26 │ │ │ │ @ instruction: 0x46434951 │ │ │ │ andcs r4, r1, sl, asr r6 │ │ │ │ @ instruction: 0xf8cd4479 │ │ │ │ - @ instruction: 0xf7faa000 │ │ │ │ - @ instruction: 0x4638e83e │ │ │ │ + @ instruction: 0xf7f9a000 │ │ │ │ + ldrtmi lr, [r8], -r8, lsl #30 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ strdcs r8, [pc, -r0]! │ │ │ │ - @ instruction: 0xf7fa4640 │ │ │ │ - b 1401db8 <__assert_fail@plt+0x13ffe90> │ │ │ │ + @ instruction: 0xf7f94640 │ │ │ │ + b 1403b4c <__assert_fail@plt+0x1401c24> │ │ │ │ strmi r2, [r6], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8064640 │ │ │ │ @ instruction: 0xf7ff4b01 │ │ │ │ strmi pc, [r4], -fp, lsl #31 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ eorlt pc, r1, #540 @ 0x21c │ │ │ │ ldrbtmi r4, [ip], #-3139 @ 0xfffff3bd │ │ │ │ eorlt fp, r8, #536870912 @ 0x20000000 │ │ │ │ - ldmda ip, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr 7, 7, pc, cr6, cr9, {7} @ │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ tstpcs r8, #500 @ p-variant is OBSOLETE @ 0x1f4 │ │ │ │ strmi pc, [r5], #-2819 @ 0xfffff4fd │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ rsbcs pc, r0, r4, lsr #17 │ │ │ │ @ instruction: 0xff74f7ff │ │ │ │ @ instruction: 0xf8c4493b │ │ │ │ ldrbtmi fp, [r9], #-100 @ 0xffffff9c │ │ │ │ ldrbmi r4, [r0], -r3, lsl #12 │ │ │ │ rsbcc pc, r2, r4, lsr #17 │ │ │ │ - mcr 7, 5, pc, cr14, cr9, {7} @ │ │ │ │ + ldcl 7, cr15, [r8, #-996]! @ 0xfffffc1c │ │ │ │ vst4.8 {d27,d29,d31,d33}, [fp :64], r0 │ │ │ │ strbtvs r3, [r3], -r0, lsl #7 │ │ │ │ @ instruction: 0x46504935 │ │ │ │ @ instruction: 0xf7f94479 │ │ │ │ - smlaltblt lr, r0, r6, lr │ │ │ │ + hvclt 3792 @ 0xed0 │ │ │ │ andscs r4, r8, #52224 @ 0xcc00 │ │ │ │ - blx 99002 <__assert_fail@plt+0x970da> │ │ │ │ + blx 9926e <__assert_fail@plt+0x97346> │ │ │ │ cdpvs 3, 5, cr3, cr10, cr5, {0} │ │ │ │ andcc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ ldmdbmi r0!, {r1, r3, r4, r6, r9, sl, sp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1616 @ 0xfffff9b0 │ │ │ │ - mrc 7, 4, APSR_nzcv, cr6, cr9, {7} │ │ │ │ - blmi bb432c <__assert_fail@plt+0xbb2404> │ │ │ │ + stcl 7, cr15, [r0, #-996]! @ 0xfffffc1c │ │ │ │ + blmi bb4598 <__assert_fail@plt+0xbb2670> │ │ │ │ ldrbtmi r2, [fp], #-536 @ 0xfffffde8 │ │ │ │ movwcc pc, #23298 @ 0x5b02 @ │ │ │ │ @ instruction: 0xf4426e5a │ │ │ │ ldrbvs r2, [sl], -r0, lsl #5 │ │ │ │ ldrbmi r4, [r0], -sl, lsr #18 │ │ │ │ @ instruction: 0xf7f94479 │ │ │ │ - smlalbblt lr, r0, r8, lr │ │ │ │ + cmplt r0, r2, asr sp │ │ │ │ andscs r4, r8, #40, 22 @ 0xa000 │ │ │ │ - blx 9903e <__assert_fail@plt+0x97116> │ │ │ │ + blx 992aa <__assert_fail@plt+0x97382> │ │ │ │ cdpvs 3, 5, cr3, cr10, cr5, {0} │ │ │ │ andcs pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbmi r5!, {r1, r3, r4, r6, r9, sl, sp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1616 @ 0xfffff9b0 │ │ │ │ - mrc 7, 3, APSR_nzcv, cr8, cr9, {7} │ │ │ │ - blmi 8f4368 <__assert_fail@plt+0x8f2440> │ │ │ │ + stcl 7, cr15, [r2, #-996] @ 0xfffffc1c │ │ │ │ + blmi 8f45d4 <__assert_fail@plt+0x8f26ac> │ │ │ │ ldrbtmi r2, [fp], #-536 @ 0xfffffde8 │ │ │ │ movwcc pc, #23298 @ 0x5b02 @ │ │ │ │ @ instruction: 0xf4426e5a │ │ │ │ ldrbvs r1, [sl], -r0, lsl #5 │ │ │ │ @ instruction: 0x4650491f │ │ │ │ @ instruction: 0xf7f94479 │ │ │ │ - cmplt r0, sl, ror #28 │ │ │ │ + cmplt r0, r4, lsr sp │ │ │ │ andscs r4, r8, #29696 @ 0x7400 │ │ │ │ - blx 9907a <__assert_fail@plt+0x97152> │ │ │ │ + blx 992e6 <__assert_fail@plt+0x973be> │ │ │ │ cdpvs 3, 5, cr3, cr10, cr5, {0} │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stccs 6, cr6, [r8, #-360] @ 0xfffffe98 │ │ │ │ svcge 0x007df47f │ │ │ │ @ instruction: 0xf44f4b18 │ │ │ │ @ instruction: 0xf8596102 │ │ │ │ ldmdavs r8, {r0, r1, ip, sp} │ │ │ │ - svc 0x0086f7f9 │ │ │ │ + mrc 7, 2, APSR_nzcv, cr0, cr9, {7} │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbtmi r4, [r8], #-2067 @ 0xfffff7ed │ │ │ │ - blx 143edc <__assert_fail@plt+0x141fb4> │ │ │ │ + @ instruction: 0xf8cef008 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - strheq r6, [r2], -r6 @ │ │ │ │ - andeq r6, r2, r0, lsl #8 │ │ │ │ - andeq ip, r0, ip, asr #28 │ │ │ │ - andeq r6, r2, r6, lsr #7 │ │ │ │ - andeq ip, r0, r2, lsl lr │ │ │ │ - andeq ip, r0, ip, lsr #27 │ │ │ │ - andeq r6, r2, r8, asr r3 │ │ │ │ - muleq r0, sl, sp │ │ │ │ - andeq r6, r2, sl, lsr r3 │ │ │ │ - andeq ip, r0, r4, lsl #27 │ │ │ │ - andeq r6, r2, ip, lsl r3 │ │ │ │ - andeq ip, r0, lr, ror #26 │ │ │ │ - strdeq r6, [r2], -lr │ │ │ │ - andeq ip, r0, r4, asr sp │ │ │ │ - andeq r6, r2, r0, ror #5 │ │ │ │ + andeq r5, r2, sl, asr #28 │ │ │ │ + muleq r2, r4, r1 │ │ │ │ + andeq ip, r0, r0, ror sp │ │ │ │ + andeq r6, r2, sl, lsr r1 │ │ │ │ + andeq ip, r0, r6, lsr sp │ │ │ │ + ldrdeq ip, [r0], -r0 │ │ │ │ + andeq r6, r2, ip, ror #1 │ │ │ │ + @ instruction: 0x0000ccbe │ │ │ │ + andeq r6, r2, lr, asr #1 │ │ │ │ + andeq ip, r0, r8, lsr #25 │ │ │ │ + strheq r6, [r2], -r0 │ │ │ │ + muleq r0, r2, ip │ │ │ │ + muleq r2, r2, r0 │ │ │ │ + andeq ip, r0, r8, ror ip │ │ │ │ + andeq r6, r2, r4, ror r0 │ │ │ │ muleq r0, r8, r1 │ │ │ │ - ldrdeq ip, [r0], -sl │ │ │ │ + strdeq ip, [r0], -lr │ │ │ │ ldrlt r4, [r0], #-2567 @ 0xfffff5f9 │ │ │ │ ldrcs r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - blx 11ab2e <__assert_fail@plt+0x118c06> │ │ │ │ + blx 11ad9a <__assert_fail@plt+0x118e72> │ │ │ │ stmdbmi r6, {r9, sp} │ │ │ │ @ instruction: 0xf85d447b │ │ │ │ ldmdapl fp, {r2, r8, r9, fp, lr}^ │ │ │ │ ldmdavs r8, {r0, r4, r6, r9, sl, fp, sp, lr} │ │ │ │ - svclt 0x00faf7f9 │ │ │ │ - andeq r6, r2, ip, asr r2 │ │ │ │ - strdeq r5, [r2], -r8 │ │ │ │ + mcrlt 7, 6, pc, cr4, cr9, {7} @ │ │ │ │ + strdeq r5, [r2], -r0 │ │ │ │ + andeq r5, r2, ip, lsl #25 │ │ │ │ muleq r0, r8, r1 │ │ │ │ strcs fp, [r1, #-1336] @ 0xfffffac8 │ │ │ │ ldrbtmi r4, [ip], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xf9b43450 │ │ │ │ eorlt r2, r8, #42 @ 0x2a │ │ │ │ strhtne pc, [r8], -r4 @ │ │ │ │ @ instruction: 0xf7f93501 │ │ │ │ - stccs 15, cr14, [r9, #-368] @ 0xfffffe90 │ │ │ │ + stccs 14, cr14, [r9, #-152] @ 0xffffff68 │ │ │ │ ldreq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ ldclt 1, cr13, [r8, #-972]! @ 0xfffffc34 │ │ │ │ - andeq r6, r2, lr, lsr #4 │ │ │ │ + andeq r5, r2, r2, asr #31 │ │ │ │ addlt fp, r4, r0, lsl r5 │ │ │ │ andcs r4, r0, #589824 @ 0x90000 │ │ │ │ ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - blx fe843f98 <__assert_fail@plt+0xfe842070> │ │ │ │ + @ instruction: 0xf96af008 │ │ │ │ stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ andlt r4, r4, r9, ror r4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 43fa8 <__assert_fail@plt+0x42080> │ │ │ │ - muleq r0, lr, ip │ │ │ │ - andeq ip, r0, r4, lsr #25 │ │ │ │ + stmiblt sl, {r3, ip, sp, lr, pc}^ │ │ │ │ + andeq ip, r0, r2, asr #23 │ │ │ │ + andeq ip, r0, r8, asr #23 │ │ │ │ @ instruction: 0xfffffdd9 │ │ │ │ - andeq ip, r0, r4, asr #25 │ │ │ │ + andeq ip, r0, r8, ror #23 │ │ │ │ + @ instruction: 0xf000b508 │ │ │ │ + msrlt CPSR_f, r9, ror #25 │ │ │ │ + @ instruction: 0x4008e8bd │ │ │ │ + tstcs r0, sl, lsl #4 │ │ │ │ + stcllt 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ + rscscc pc, pc, pc, asr #32 │ │ │ │ + svclt 0x0000bd08 │ │ │ │ + @ instruction: 0x4610491a │ │ │ │ + addlt fp, r3, r0, lsr r5 │ │ │ │ + @ instruction: 0x46144479 │ │ │ │ + @ instruction: 0xf0009101 │ │ │ │ + ldrsblt pc, [r0, #197]! @ 0xc5 @ │ │ │ │ + strtmi r9, [r0], -r1, lsl #18 │ │ │ │ + ldc2l 0, cr15, [r0], {0} │ │ │ │ + ldrbtmi r4, [r9], #-2324 @ 0xfffff6ec │ │ │ │ + ldc 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + @ instruction: 0x4d13b9a8 │ │ │ │ + ldrbtmi r4, [sp], #-1568 @ 0xfffff9e0 │ │ │ │ + @ instruction: 0xf0004629 │ │ │ │ + orrlt pc, r8, r5, asr #25 │ │ │ │ + strtmi r4, [r0], -r9, lsr #12 │ │ │ │ + stc2l 0, cr15, [r0], {0} │ │ │ │ + ldrbtmi r4, [r9], #-2318 @ 0xfffff6f2 │ │ │ │ + stc 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + bmi 376768 <__assert_fail@plt+0x374840> │ │ │ │ + strtmi r4, [r0], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf000447a │ │ │ │ + strtmi pc, [r0], -r9, ror #25 │ │ │ │ + ldclt 0, cr11, [r0, #-12]! │ │ │ │ + strtmi r4, [r0], -r9, lsl #20 │ │ │ │ + ldrbtmi r4, [sl], #-2313 @ 0xfffff6f7 │ │ │ │ + @ instruction: 0xf0004479 │ │ │ │ + @ instruction: 0x4620fcdf │ │ │ │ + ldclt 0, cr11, [r0, #-12]! │ │ │ │ + andeq ip, r0, r4, asr r8 │ │ │ │ + ldrdeq fp, [r0], -r6 │ │ │ │ + strdeq ip, [r0], -lr │ │ │ │ + ldrdeq ip, [r0], -lr │ │ │ │ + andeq ip, r0, r8, lsl r8 │ │ │ │ + @ instruction: 0x0000ccbe │ │ │ │ + andeq ip, r0, r8, asr #25 │ │ │ │ + @ instruction: 0x4610b538 │ │ │ │ + @ instruction: 0x46144d15 │ │ │ │ + @ instruction: 0x4629447d │ │ │ │ + ldc2 0, cr15, [r2], {0} │ │ │ │ + @ instruction: 0x4629b198 │ │ │ │ + @ instruction: 0xf0004620 │ │ │ │ + ldmdbmi r1, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f94479 │ │ │ │ + ldmdblt r0, {r3, r4, r6, sl, fp, sp, lr, pc}^ │ │ │ │ + strtmi r4, [r0], -r9, lsr #12 │ │ │ │ + stc2 0, cr15, [lr, #-0] │ │ │ │ + strtmi r4, [r0], -sp, lsl #18 │ │ │ │ + @ instruction: 0xf0004479 │ │ │ │ + strtmi pc, [r0], -r9, lsr #26 │ │ │ │ + bmi 2f77c4 <__assert_fail@plt+0x2f589c> │ │ │ │ + stmdbmi fp, {r5, r9, sl, lr} │ │ │ │ + ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ + stc2 0, cr15, [sl] │ │ │ │ + stmdbmi sl, {r0, r3, r9, fp, lr} │ │ │ │ + ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ + @ instruction: 0xf0004479 │ │ │ │ + strtmi pc, [r0], -r3, lsr #25 │ │ │ │ + svclt 0x0000bd38 │ │ │ │ + andeq ip, r0, ip, asr #15 │ │ │ │ + andeq fp, r0, r0, asr r7 │ │ │ │ + andeq ip, r0, r0, ror ip │ │ │ │ + andeq fp, r0, ip, lsr #14 │ │ │ │ + muleq r0, r2, r7 │ │ │ │ + andeq ip, r0, lr, lsl #15 │ │ │ │ + andeq ip, r0, r0, asr ip │ │ │ │ + svclt 0x00004770 │ │ │ │ + ldrblt r4, [r0, #2355]! @ 0x933 │ │ │ │ + ldrbtmi fp, [r9], #-131 @ 0xffffff7d │ │ │ │ + tstls r1, r4, lsl #12 │ │ │ │ + mrrc2 0, 0, pc, r4, cr0 @ │ │ │ │ + stmdacs r0, {r0, r8, fp, ip, pc} │ │ │ │ + strtmi sp, [r0], -r1, asr #32 │ │ │ │ + mcrr2 0, 0, pc, lr, cr0 @ │ │ │ │ + ldrbtmi r4, [r9], #-2349 @ 0xfffff6d3 │ │ │ │ + ldc 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ + stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ + stmdbmi fp!, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ + ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ + @ instruction: 0xf0009101 │ │ │ │ + stmdbls r1, {r0, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + strtmi fp, [r0], -r0, asr #2 │ │ │ │ + ldc2 0, cr15, [ip], #-0 │ │ │ │ + ldrbtmi r4, [r9], #-2342 @ 0xfffff6da │ │ │ │ + stc 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ + eorsle r2, ip, r0, lsl #16 │ │ │ │ + strtmi r4, [r0], -r4, lsr #18 │ │ │ │ + tstls r1, r9, ror r4 │ │ │ │ + @ instruction: 0xff44f7ff │ │ │ │ + andcc r9, r1, r1, lsl #18 │ │ │ │ + biclt sp, ip, r2, lsr #2 │ │ │ │ + @ instruction: 0xb1bc68e4 │ │ │ │ + strtmi r2, [lr], -r0, lsl #10 │ │ │ │ + @ instruction: 0xf7ff4620 │ │ │ │ + mcrrne 15, 12, pc, r2, cr9 @ │ │ │ │ + andle r4, fp, r3, lsl #12 │ │ │ │ + svcvs 0x00faf5b3 │ │ │ │ + svclt 0x00044620 │ │ │ │ + ldrbtvc pc, [sl], -r6, lsl #10 @ │ │ │ │ + andle r3, r3, r1, lsl #10 │ │ │ │ + @ instruction: 0xffbcf7ff │ │ │ │ + strmi r3, [r6], #-1281 @ 0xfffffaff │ │ │ │ + stccs 8, cr6, [r0], {100} @ 0x64 │ │ │ │ + stmiblt r5, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ + andlt r4, r3, r8, lsr r6 │ │ │ │ + @ instruction: 0xf04fbdf0 │ │ │ │ + @ instruction: 0x463837ff │ │ │ │ + ldcllt 0, cr11, [r0, #12]! │ │ │ │ + strcs r4, [sl, -r0, lsr #12] │ │ │ │ + @ instruction: 0xff1af7ff │ │ │ │ + @ instruction: 0xf700fb07 │ │ │ │ + andlt r4, r3, r8, lsr r6 │ │ │ │ + @ instruction: 0x4629bdf0 │ │ │ │ + @ instruction: 0xf0094630 │ │ │ │ + strmi pc, [r7], -r1, lsr #18 │ │ │ │ + andlt r4, r3, r8, lsr r6 │ │ │ │ + @ instruction: 0xf44fbdf0 │ │ │ │ + @ instruction: 0x463867fa │ │ │ │ + ldcllt 0, cr11, [r0, #12]! │ │ │ │ + andeq ip, r0, r2, asr r7 │ │ │ │ + ldrdeq fp, [r0], -r2 │ │ │ │ + strdeq ip, [r0], -r6 │ │ │ │ + ldrdeq ip, [r0], -r6 │ │ │ │ + andeq ip, r0, ip, asr #23 │ │ │ │ + @ instruction: 0x4605b570 │ │ │ │ + addlt r4, r2, r5, lsr #28 │ │ │ │ + ldrbtmi r4, [lr], #-2853 @ 0xfffff4db │ │ │ │ + @ instruction: 0xf8d358f3 │ │ │ │ + teqlt fp, r0 @ │ │ │ │ + @ instruction: 0xff82f7ff │ │ │ │ + strmi r1, [r4], -r3, asr #24 │ │ │ │ + @ instruction: 0x4620d012 │ │ │ │ + ldcllt 0, cr11, [r0, #-8]! │ │ │ │ + ldrbtmi r4, [r9], #-2335 @ 0xfffff6e1 │ │ │ │ + @ instruction: 0xf0009101 │ │ │ │ + ldrdlt pc, [r8, #-179] @ 0xffffff4d │ │ │ │ + strtmi r9, [r8], -r1, lsl #18 │ │ │ │ + blx ff3c4442 <__assert_fail@plt+0xff3c251a> │ │ │ │ + ldrbtmi r4, [r9], #-2331 @ 0xfffff6e5 │ │ │ │ + bl fe64642c <__assert_fail@plt+0xfe644504> │ │ │ │ + lslslt r4, r4, #12 │ │ │ │ + @ instruction: 0x46284b19 │ │ │ │ + @ instruction: 0x462158f4 │ │ │ │ + blx ff0c445a <__assert_fail@plt+0xff0c2532> │ │ │ │ + strtmi fp, [r1], -r0, ror #2 │ │ │ │ + @ instruction: 0xf0004628 │ │ │ │ + stmdacc r1, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svccc 0x0001f810 │ │ │ │ + blcs 8348f8 <__assert_fail@plt+0x8329d0> │ │ │ │ + @ instruction: 0xf04fd0fa │ │ │ │ + @ instruction: 0xe7d834ff │ │ │ │ + streq pc, [r1], #-111 @ 0xffffff91 │ │ │ │ + stmdbmi pc, {r0, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ + ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xf0009101 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r3, r6, r7, ip, lr, pc} │ │ │ │ + @ instruction: 0xf0004628 │ │ │ │ + stmdbmi sl, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f94479 │ │ │ │ + stmdacs r0, {r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf44fbf08 │ │ │ │ + @ instruction: 0xe7c064fa │ │ │ │ + strdeq r5, [r2], -lr │ │ │ │ + andeq r0, r0, r4, lsl #3 │ │ │ │ + andeq ip, r0, lr, asr #12 │ │ │ │ + ldrdeq fp, [r0], -r2 │ │ │ │ + @ instruction: 0x000001b0 │ │ │ │ + andeq ip, r0, sl, asr #21 │ │ │ │ + andeq ip, r0, r8, lsr #21 │ │ │ │ + ldrblt r4, [r0, #-2339]! @ 0xfffff6dd │ │ │ │ + ldrbtmi fp, [r9], #-130 @ 0xffffff7e │ │ │ │ + tstls r1, r5, lsl #12 │ │ │ │ + blx fe1c44d2 <__assert_fail@plt+0xfe1c25aa> │ │ │ │ + stmdacs r0, {r0, r8, fp, ip, pc} │ │ │ │ + @ instruction: 0x4628d036 │ │ │ │ + blx fe0444de <__assert_fail@plt+0xfe0425b6> │ │ │ │ + ldrbtmi r4, [r9], #-2333 @ 0xfffff6e3 │ │ │ │ + bl 12c64c8 <__assert_fail@plt+0x12c45a0> │ │ │ │ + bllt 1a19d00 <__assert_fail@plt+0x1a17dd8> │ │ │ │ + @ instruction: 0x4628491b │ │ │ │ + tstls r1, r9, ror r4 │ │ │ │ + mcr2 7, 4, pc, cr8, cr15, {7} @ │ │ │ │ + andcc r9, r1, r1, lsl #18 │ │ │ │ + @ instruction: 0xb1add11f │ │ │ │ + orrslt r6, ip, ip, ror #17 │ │ │ │ + @ instruction: 0x46204635 │ │ │ │ + @ instruction: 0xff0ef7ff │ │ │ │ + movwcc r4, #5635 @ 0x1603 │ │ │ │ + andle r4, r3, r0, lsr #12 │ │ │ │ + @ instruction: 0xffd6f7ff │ │ │ │ + strmi r3, [r6], #-1281 @ 0xfffffaff │ │ │ │ + stccs 8, cr6, [r0], {100} @ 0x64 │ │ │ │ + stmdblt r5, {r0, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ + ldrtmi r2, [r0], -sl, lsl #12 │ │ │ │ + ldcllt 0, cr11, [r0, #-8]! │ │ │ │ + strtmi r4, [r8], -ip, lsl #18 │ │ │ │ + tstls r1, r9, ror r4 │ │ │ │ + mcr2 7, 3, pc, cr8, cr15, {7} @ │ │ │ │ + andcc r9, r1, r1, lsl #18 │ │ │ │ + @ instruction: 0x4628d0f2 │ │ │ │ + pop {r1, ip, sp, pc} │ │ │ │ + @ instruction: 0xe65f4070 │ │ │ │ + ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ + andlt r4, r2, r0, lsr r6 │ │ │ │ + svclt 0x0000bd70 │ │ │ │ + @ instruction: 0x0000c5b6 │ │ │ │ + andeq fp, r0, r6, lsr r5 │ │ │ │ + andeq ip, r0, r4, ror #20 │ │ │ │ + andeq ip, r0, r4, lsr #20 │ │ │ │ + blmi 12dae8c <__assert_fail@plt+0x12d8f64> │ │ │ │ + push {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + @ instruction: 0x468a4ff0 │ │ │ │ + addlt r4, r5, r9, asr #18 │ │ │ │ + @ instruction: 0x460558d3 │ │ │ │ + mcrrmi 4, 7, r4, r8, cr9 │ │ │ │ + movwls r6, #14363 @ 0x381b │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + mcr2 7, 2, pc, cr0, cr15, {7} @ │ │ │ │ + ldrbtmi r4, [ip], #-2373 @ 0xfffff6bb │ │ │ │ + @ instruction: 0x46064479 │ │ │ │ + @ instruction: 0xf7ff4628 │ │ │ │ + @ instruction: 0x4621fe39 │ │ │ │ + strtmi r4, [r8], -r0, lsl #13 │ │ │ │ + blx 84459e <__assert_fail@plt+0x842676> │ │ │ │ + rsble r2, r5, r0, lsl #16 │ │ │ │ + strtmi r4, [r8], -r1, lsr #12 │ │ │ │ + blx 6c45aa <__assert_fail@plt+0x6c2682> │ │ │ │ + ldrbtmi r4, [r9], #-2365 @ 0xfffff6c3 │ │ │ │ + b ff946594 <__assert_fail@plt+0xff94466c> │ │ │ │ + cmple fp, r0, lsl #16 │ │ │ │ + subsle r2, r2, r0, lsl #26 │ │ │ │ + stccs 8, cr6, [r0], {236} @ 0xec │ │ │ │ + stmdbge r2, {r0, r1, r2, r3, r6, ip, lr, pc} │ │ │ │ + strmi r4, [r7], -r3, lsl #13 │ │ │ │ + strtmi r4, [r0], -r1, lsl #13 │ │ │ │ + @ instruction: 0xf7ff9101 │ │ │ │ + stmdbls r1, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + andle r1, fp, r3, asr #24 │ │ │ │ + svcvs 0x00faf5b0 │ │ │ │ + teqle r8, r2, lsl #20 │ │ │ │ + mrrcne 3, 6, r2, r0, cr4 │ │ │ │ + strvc pc, [r2, -r3, lsl #22] │ │ │ │ + ldrmi fp, [r1], #3864 @ 0xf18 │ │ │ │ + bleq 84a18 <__assert_fail@plt+0x82af0> │ │ │ │ + stccs 8, cr6, [r0], {100} @ 0x64 │ │ │ │ + @ instruction: 0xf1bbd1e9 │ │ │ │ + eorsle r0, r2, r0, lsl #30 │ │ │ │ + svccc 0x00fff1b8 │ │ │ │ + strbmi fp, [r8], r8, lsl #30 │ │ │ │ + strbmi sp, [r8], #0 │ │ │ │ + strtmi r4, [r8], -r7, lsr #18 │ │ │ │ + andhi pc, r0, sl, asr #17 │ │ │ │ + tstls r1, r9, ror r4 │ │ │ │ + blx ff944614 <__assert_fail@plt+0xff9426ec> │ │ │ │ + teqlt r8, r1, lsl #18 │ │ │ │ + @ instruction: 0xf0004628 │ │ │ │ + stmdbmi r2!, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f94479 │ │ │ │ + cmplt r8, #696320 @ 0xaa000 │ │ │ │ + tstle r4, r3, ror ip │ │ │ │ + ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ + @ instruction: 0xfff8f008 │ │ │ │ + bmi 759e50 <__assert_fail@plt+0x757f28> │ │ │ │ + ldrbtmi r4, [sl], #-2837 @ 0xfffff4eb │ │ │ │ + ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ + subsmi r9, sl, r3, lsl #22 │ │ │ │ + @ instruction: 0x4630d11f │ │ │ │ + pop {r0, r2, ip, sp, pc} │ │ │ │ + mrrcne 15, 15, r8, r3, cr0 │ │ │ │ + bleq 84a80 <__assert_fail@plt+0x82b58> │ │ │ │ + strvc pc, [r2, -r0, lsl #22] │ │ │ │ + ldrmi fp, [r1], #3864 @ 0xf18 │ │ │ │ + @ instruction: 0xf1b8e7c6 │ │ │ │ + strdle r3, [r8], -pc @ │ │ │ │ + @ instruction: 0xf04f2700 │ │ │ │ + strb r0, [fp, r1, lsl #18] │ │ │ │ + ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ + andvs pc, r0, sl, asr #17 │ │ │ │ + @ instruction: 0xf04fe7df │ │ │ │ + strcs r0, [r0, -r1, lsl #16] │ │ │ │ + strb r4, [r1, r1, asr #13] │ │ │ │ + ldrbtvs pc, [sl], pc, asr #8 @ │ │ │ │ + @ instruction: 0xf7f9e7d7 │ │ │ │ + svclt 0x0000eaee │ │ │ │ + andeq r5, r2, ip, lsr #17 │ │ │ │ + andeq r0, r0, r0, lsl #3 │ │ │ │ + andeq ip, r0, ip, asr #19 │ │ │ │ + strdeq ip, [r0], -r6 │ │ │ │ + andeq ip, r0, r8, asr #19 │ │ │ │ + andeq fp, r0, sl, ror #8 │ │ │ │ + andeq ip, r0, ip, lsr r9 │ │ │ │ + andeq ip, r0, ip, lsl r9 │ │ │ │ + ldrdeq r5, [r2], -r6 │ │ │ │ + addlt fp, r4, r0, ror r5 │ │ │ │ + andcs r4, r0, #1088 @ 0x440 │ │ │ │ + @ instruction: 0x46114811 │ │ │ │ + ldrbtmi r4, [sp], #-3601 @ 0xfffff1ef │ │ │ │ + ldrbtmi r4, [r8], #-2833 @ 0xfffff4ef │ │ │ │ + ldcmi 4, cr4, [r1], {126} @ 0x7e │ │ │ │ + @ instruction: 0x9600447b │ │ │ │ + @ instruction: 0xf0079003 │ │ │ │ + stmdals r3, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0074629 │ │ │ │ + ldrbtmi pc, [ip], #-3927 @ 0xfffff0a9 @ │ │ │ │ + andcs r4, r0, #12, 22 @ 0x3000 │ │ │ │ + ldrmi r4, [r1], -r0, lsr #12 │ │ │ │ + @ instruction: 0x9600447b │ │ │ │ + @ instruction: 0xf0079403 │ │ │ │ + stmdals r3, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + andlt r4, r4, r9, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ + svclt 0x0046f007 │ │ │ │ + andeq ip, r0, r6, lsr #17 │ │ │ │ + muleq r0, r6, r8 │ │ │ │ + andeq r9, r0, r8, lsl fp │ │ │ │ + @ instruction: 0xfffffbdd │ │ │ │ + ldrdeq ip, [r0], -r6 │ │ │ │ + @ instruction: 0xfffffb39 │ │ │ │ @ instruction: 0xf5adb5f0 │ │ │ │ ldcmi 13, cr5, [fp], {128} @ 0x80 │ │ │ │ - bmi 6f41b8 <__assert_fail@plt+0x6f2290> │ │ │ │ + bmi 6f4934 <__assert_fail@plt+0x6f2a0c> │ │ │ │ orrpl pc, r0, #54525952 @ 0x3400000 │ │ │ │ movwcc r4, #50300 @ 0xc47c │ │ │ │ @ instruction: 0x46054919 │ │ │ │ stcge 8, cr5, [r3], {162} @ 0xa2 │ │ │ │ ldmdavs r2, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04f601a │ │ │ │ - bmi 5887c0 <__assert_fail@plt+0x586898> │ │ │ │ + bmi 588f3c <__assert_fail@plt+0x587014> │ │ │ │ @ instruction: 0x46204b16 │ │ │ │ ldrbtmi r5, [fp], #-2190 @ 0xfffff772 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1062101 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f96700 │ │ │ │ - strtmi lr, [r8], -r2, lsl #30 │ │ │ │ - blx 2c3fe2 <__assert_fail@plt+0x2c20ba> │ │ │ │ - @ instruction: 0xffd4f005 │ │ │ │ - @ instruction: 0xf0024621 │ │ │ │ - stmdbmi sp, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + strtmi lr, [r8], -r4, asr #22 │ │ │ │ + blx 2c475e <__assert_fail@plt+0x2c2836> │ │ │ │ + blx 1ec4776 <__assert_fail@plt+0x1ec284e> │ │ │ │ + @ instruction: 0xf0014621 │ │ │ │ + stmdbmi sp, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf50d4a08 │ │ │ │ ldrbtmi r5, [r9], #-896 @ 0xfffffc80 │ │ │ │ stmpl sl, {r2, r3, r8, r9, ip, sp} │ │ │ │ ldmdavs sl, {r0, r4, fp, sp, lr} │ │ │ │ qaddle r4, r1, r3 │ │ │ │ stcpl 5, cr15, [r0, #52] @ 0x34 │ │ │ │ ldcllt 0, cr11, [r0, #20]! │ │ │ │ - mcr 7, 1, pc, cr12, cr9, {7} @ │ │ │ │ - andeq r5, r2, r8, ror #28 │ │ │ │ + b 1bc676c <__assert_fail@plt+0x1bc4844> │ │ │ │ + andeq r5, r2, ip, ror #13 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r5, r2, ip, asr lr │ │ │ │ + andeq r5, r2, r0, ror #13 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ - andeq ip, r0, r6, lsl #16 │ │ │ │ - andeq r5, r2, lr, lsl lr │ │ │ │ + andeq ip, r0, sl, lsl #1 │ │ │ │ + andeq r5, r2, r2, lsr #13 │ │ │ │ ldrmi r4, [r0], -r5, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf893585b │ │ │ │ - blcs fffd43d4 <__assert_fail@plt+0xfffd24ac> │ │ │ │ + blcs fffd4b50 <__assert_fail@plt+0xfffd2c28> │ │ │ │ ldrbmi sp, [r0, -r0, lsl #2]! │ │ │ │ svclt 0x0000e7ae │ │ │ │ - andeq r5, r2, r6, ror #27 │ │ │ │ + andeq r5, r2, sl, ror #12 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ - bmi e1a524 <__assert_fail@plt+0xe185fc> │ │ │ │ + bmi e1aca0 <__assert_fail@plt+0xe18d78> │ │ │ │ ldrbtmi fp, [r9], #-1520 @ 0xfffffa10 │ │ │ │ stcpl 5, cr15, [r0, #-692] @ 0xfffffd4c │ │ │ │ addlt r4, r7, r6, lsr pc │ │ │ │ @ instruction: 0xf50d588a │ │ │ │ ldmdbmi r5!, {r8, r9, ip, lr} │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04f615a │ │ │ │ @@ -6226,681 +6705,681 @@ │ │ │ │ tstcc r4, #128, 12 @ 0x8000000 │ │ │ │ @ instruction: 0x3614587c │ │ │ │ @ instruction: 0xf44f4b30 │ │ │ │ smlabbcs r1, r0, r2, r5 │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf1044630 │ │ │ │ strls r0, [r0, -r8, ror #15] │ │ │ │ - mcr 7, 5, pc, cr10, cr9, {7} @ │ │ │ │ + b ffb467e8 <__assert_fail@plt+0xffb448c0> │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdbmi sl!, {r1, r2, r3, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdbmi sl!, {r4, r5, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - cdp2 0, 1, cr15, cr0, cr2, {0} │ │ │ │ + @ instruction: 0xff0af001 │ │ │ │ @ instruction: 0xf6466822 │ │ │ │ vqdmlal.s q11, d0, d0[6] │ │ │ │ addsmi r0, sl, #-2013265919 @ 0x88000001 │ │ │ │ vhadd.s8 d29, d7, d25 │ │ │ │ @ instruction: 0xf6c6036f │ │ │ │ addsmi r4, sl, #-1275068415 @ 0xb4000001 │ │ │ │ - blmi 8bc134 <__assert_fail@plt+0x8ba20c> │ │ │ │ + blmi 8bc8b0 <__assert_fail@plt+0x8ba988> │ │ │ │ strls sl, [r0], #-3589 @ 0xfffff1fb │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrbtmi r3, [fp], #-1256 @ 0xfffffb18 │ │ │ │ tstcs r1, r0, lsr r6 │ │ │ │ @ instruction: 0xf7f99401 │ │ │ │ - strtmi lr, [r8], -sl, lsl #29 │ │ │ │ - @ instruction: 0xff66f005 │ │ │ │ - @ instruction: 0xf0024631 │ │ │ │ - ldmdbmi sl, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + strtmi lr, [r8], -ip, asr #21 │ │ │ │ + blx 344862 <__assert_fail@plt+0x34293a> │ │ │ │ + @ instruction: 0xf0014631 │ │ │ │ + ldmdbmi sl, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf50d4a13 │ │ │ │ ldrbtmi r5, [r9], #-768 @ 0xfffffd00 │ │ │ │ stmpl sl, {r2, r4, r8, r9, ip, sp} │ │ │ │ ldmdavs sl, {r0, r4, fp, sp, lr} │ │ │ │ tstle r8, r1, asr r0 │ │ │ │ stcpl 5, cr15, [r0, #-52] @ 0xffffffcc │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - blcs 26584 <__assert_fail@plt+0x2465c> │ │ │ │ + blcs 26d00 <__assert_fail@plt+0x24dd8> │ │ │ │ @ instruction: 0x4628d1db │ │ │ │ @ instruction: 0xf005ae05 │ │ │ │ - blmi 447810 <__assert_fail@plt+0x4458e8> │ │ │ │ + blmi 446e24 <__assert_fail@plt+0x444efc> │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ strbtcc r5, [r8], #640 @ 0x280 │ │ │ │ tstcs r1, fp, ror r4 │ │ │ │ stmib sp, {r0, fp, ip, sp}^ │ │ │ │ ldrtmi r4, [r0], -r1 │ │ │ │ - mcr 7, 3, pc, cr0, cr9, {7} @ │ │ │ │ + b fe8c687c <__assert_fail@plt+0xfe8c4954> │ │ │ │ @ instruction: 0xf7f9e7d5 │ │ │ │ - svclt 0x0000eda2 │ │ │ │ - andeq r5, r2, r6, asr #27 │ │ │ │ + svclt 0x0000e9e4 │ │ │ │ + andeq r5, r2, sl, asr #12 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - @ instruction: 0x00025db4 │ │ │ │ + andeq r5, r2, r8, lsr r6 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ - andeq ip, r0, r6, lsl r6 │ │ │ │ - andeq ip, r0, sl, lsl sp │ │ │ │ - andeq ip, r0, r2, lsr #26 │ │ │ │ - andeq r5, r2, r2, lsr sp │ │ │ │ - andeq ip, r0, r4, asr #25 │ │ │ │ + muleq r0, sl, lr │ │ │ │ + andeq ip, r0, lr, lsr #15 │ │ │ │ + @ instruction: 0x0000c7b6 │ │ │ │ + @ instruction: 0x000255b6 │ │ │ │ + andeq ip, r0, r8, asr r7 │ │ │ │ stmdbmi lr, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ ldrlt r4, [r0, #-1147] @ 0xfffffb85 │ │ │ │ ldmdapl fp, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x21bcf8d3 │ │ │ │ @ instruction: 0xf893b952 │ │ │ │ - blcs fffd4500 <__assert_fail@plt+0xfffd25d8> │ │ │ │ + blcs fffd4c7c <__assert_fail@plt+0xfffd2d54> │ │ │ │ strtmi sp, [r0], -r1, lsl #2 │ │ │ │ @ instruction: 0x4620bd10 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ ldclt 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ strtmi r4, [r0], -r5, lsl #18 │ │ │ │ - @ instruction: 0xf0024479 │ │ │ │ - @ instruction: 0x4620fd9f │ │ │ │ + @ instruction: 0xf0014479 │ │ │ │ + @ instruction: 0x4620fe99 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - andeq r5, r2, r4, asr #25 │ │ │ │ + andeq r5, r2, r8, asr #10 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ - andeq ip, r0, ip, ror ip │ │ │ │ + andeq ip, r0, r0, lsl r7 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ strmi r6, [r8], -r1, lsr #32 │ │ │ │ - stc2l 0, cr15, [r2, #20] │ │ │ │ + @ instruction: 0xf968f005 │ │ │ │ ldclt 0, cr6, [r0, #-384] @ 0xfffffe80 │ │ │ │ @ instruction: 0x4604b5f8 │ │ │ │ ldrmi r4, [r6], -pc, lsl #30 │ │ │ │ streq lr, [r0, #-2512] @ 0xfffff630 │ │ │ │ strmi r4, [sp], #-1151 @ 0xfffffb81 │ │ │ │ tstlt r0, r2 │ │ │ │ eorvs r6, r0, r0, lsl #17 │ │ │ │ - ldc2 0, cr15, [r2, #20]! │ │ │ │ + @ instruction: 0xf958f005 │ │ │ │ stmdavs r0!, {r0, r2, r7, r9, lr} │ │ │ │ strdle sp, [fp], -r7 │ │ │ │ - blmi 23f1dc <__assert_fail@plt+0x23d2b4> │ │ │ │ + blmi 23f958 <__assert_fail@plt+0x23da30> │ │ │ │ ldmpl r9!, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf97ef000 │ │ │ │ ldcllt 8, cr6, [r8, #128]! @ 0x80 │ │ │ │ - ldc2 0, cr15, [r6, #20] │ │ │ │ + @ instruction: 0xf93cf005 │ │ │ │ ldrb r6, [r4, r0, lsr #32]! │ │ │ │ - stc2 0, cr15, [r4, #20] │ │ │ │ + @ instruction: 0xf92af005 │ │ │ │ ldrb r6, [r0, r0, lsr #32]! │ │ │ │ - andeq r5, r2, r8, ror #24 │ │ │ │ + andeq r5, r2, ip, ror #9 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ @ instruction: 0x4604b570 │ │ │ │ streq lr, [r0, #-2512] @ 0xfffff630 │ │ │ │ strmi r4, [sp], #-1558 @ 0xfffff9ea │ │ │ │ stmdavs r0!, {r0, r1, sp, lr, pc} │ │ │ │ stmvs r0, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0056020 │ │ │ │ - addmi pc, r5, #9024 @ 0x2340 │ │ │ │ + addmi pc, r5, #835584 @ 0xcc000 │ │ │ │ stmdavs r1!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ stcle 0, cr13, [r8], {15} │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ - stmdavs r0!, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9eef000 │ │ │ │ eorvs r4, r6, r0, lsr r6 │ │ │ │ @ instruction: 0x4608bd70 │ │ │ │ - stc2l 0, cr15, [lr, #-20]! @ 0xffffffec │ │ │ │ + @ instruction: 0xf914f005 │ │ │ │ eorvs r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0x4608e7f0 │ │ │ │ - ldc2l 0, cr15, [sl, #-20] @ 0xffffffec │ │ │ │ + @ instruction: 0xf900f005 │ │ │ │ eorvs r4, r0, r1, lsl #12 │ │ │ │ svclt 0x0000e7ea │ │ │ │ @ instruction: 0xf5adb570 │ │ │ │ stcmi 13, cr5, [r5], #-512 @ 0xfffffe00 │ │ │ │ - bmi 97444c <__assert_fail@plt+0x972524> │ │ │ │ + bmi 974bc8 <__assert_fail@plt+0x972ca0> │ │ │ │ orrpl pc, r0, #54525952 @ 0x3400000 │ │ │ │ stmdbmi r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl r2!, {r2, r8, r9, ip, sp} │ │ │ │ ldmdavs r2, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04f601a │ │ │ │ @ instruction: 0xf7f90200 │ │ │ │ - cmnlt r0, #44544 @ 0xae00 │ │ │ │ + cmnlt r0, #240, 16 @ 0xf00000 │ │ │ │ strmi sl, [r4], -r1, lsl #26 │ │ │ │ vst1.8 {d20-d22}, [pc], r2 │ │ │ │ strtmi r5, [r8], -r0, lsl #3 │ │ │ │ - ldcl 7, cr15, [r0], {249} @ 0xf9 │ │ │ │ + ldmdb r2, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mrcmi 1, 0, fp, cr11, cr0, {4} │ │ │ │ ldrbtmi r4, [lr], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf7f94631 │ │ │ │ - bllt 243430 <__assert_fail@plt+0x241508> │ │ │ │ + bllt 242cb4 <__assert_fail@plt+0x240d8c> │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r5, [r8], -r0, lsl #3 │ │ │ │ - stcl 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ + stmdb r4, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r1], -r0, lsr #2 │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - stmiblt r8!, {r5, r6, sl, fp, sp, lr, pc} │ │ │ │ + stmiblt r8!, {r1, r5, r7, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrdcs lr, [r0], -r4 │ │ │ │ + andcs lr, r0, r6, lsl sl │ │ │ │ @ instruction: 0xf50d4910 │ │ │ │ - bmi 31d0a8 <__assert_fail@plt+0x31b180> │ │ │ │ + bmi 31d824 <__assert_fail@plt+0x31b8fc> │ │ │ │ ldrbtmi r3, [r9], #-772 @ 0xfffffcfc │ │ │ │ ldmdavs r1, {r1, r3, r7, fp, ip, lr} │ │ │ │ subsmi r6, r1, sl, lsl r8 │ │ │ │ @ instruction: 0xf50dd10b │ │ │ │ andlt r5, r2, r0, lsl #27 │ │ │ │ @ instruction: 0xf04fbd70 │ │ │ │ @ instruction: 0xe7ed30ff │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0x2001edbe │ │ │ │ + andcs lr, r1, r0, lsl #20 │ │ │ │ @ instruction: 0xf7f9e7e8 │ │ │ │ - svclt 0x0000ecca │ │ │ │ - andeq r5, r2, r8, asr #23 │ │ │ │ + svclt 0x0000e90c │ │ │ │ + andeq r5, r2, ip, asr #8 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq ip, r0, r8, ror ip │ │ │ │ - andeq ip, r0, r2, lsr #10 │ │ │ │ - andeq r5, r2, r6, ror #22 │ │ │ │ + andeq ip, r0, ip, lsl #14 │ │ │ │ + andeq fp, r0, r6, lsr #27 │ │ │ │ + andeq r5, r2, sl, ror #7 │ │ │ │ @ instruction: 0xf5adb5f0 │ │ │ │ stcmi 13, cr5, [ip], #-512 @ 0xfffffe00 │ │ │ │ - bmi b34500 <__assert_fail@plt+0xb325d8> │ │ │ │ + bmi b34c7c <__assert_fail@plt+0xb32d54> │ │ │ │ orrpl pc, r0, #54525952 @ 0x3400000 │ │ │ │ stmdbmi fp!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl r2!, {r2, r8, r9, ip, sp} │ │ │ │ ldmdavs r2, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04f601a │ │ │ │ @ instruction: 0xf7f90200 │ │ │ │ - stmdacs r0, {r1, r2, r4, r6, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r3, r4, r7, fp, sp, lr, pc} │ │ │ │ cdpge 0, 0, cr13, cr1, cr0, {2} │ │ │ │ strmi r4, [r2], -r5, lsl #12 │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - movtlt lr, #3192 @ 0xc78 │ │ │ │ + movtlt lr, #2234 @ 0x8ba │ │ │ │ ldrtmi r4, [r0], -r1, lsr #30 │ │ │ │ @ instruction: 0x4639447f │ │ │ │ - ldc 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ - bllt a19b44 <__assert_fail@plt+0xa17c1c> │ │ │ │ + ldmda r4, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bllt a1a2c0 <__assert_fail@plt+0xa18398> │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ ldrtmi r5, [r0], -r0, lsl #3 │ │ │ │ - stcl 7, cr15, [r8], #-996 @ 0xfffffc1c │ │ │ │ + stmia sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r9], -r8, asr #3 │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - strmi lr, [r4], -r6, lsl #24 │ │ │ │ + strmi lr, [r4], -r8, asr #16 │ │ │ │ strtmi fp, [r8], -r0, asr #19 │ │ │ │ - ldcl 7, cr15, [r8, #-996]! @ 0xfffffc1c │ │ │ │ + ldmib sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf50d4915 │ │ │ │ - bmi 45d160 <__assert_fail@plt+0x45b238> │ │ │ │ + bmi 45d8dc <__assert_fail@plt+0x45b9b4> │ │ │ │ ldrbtmi r3, [r9], #-772 @ 0xfffffcfc │ │ │ │ ldmdavs r1, {r1, r3, r7, fp, ip, lr} │ │ │ │ subsmi r6, r1, sl, lsl r8 │ │ │ │ @ instruction: 0xf50dd115 │ │ │ │ andlt r5, r3, r0, lsl #27 │ │ │ │ @ instruction: 0x4628bdf0 │ │ │ │ - stcl 7, cr15, [r4, #-996]! @ 0xfffffc1c │ │ │ │ + stmib r6!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strb r2, [fp, r0]! │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf104ed60 │ │ │ │ + @ instruction: 0xf104e9a2 │ │ │ │ andcs r0, sl, #11 │ │ │ │ @ instruction: 0xf7f92100 │ │ │ │ - strb lr, [r1, r8, lsl #24]! │ │ │ │ + strb lr, [r1, sl, asr #16]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f9e7de │ │ │ │ - svclt 0x0000ec64 │ │ │ │ - andeq r5, r2, r8, lsl fp │ │ │ │ + svclt 0x0000e8a6 │ │ │ │ + muleq r2, ip, r3 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq ip, r0, r8, asr #23 │ │ │ │ - strdeq ip, [r0], -r8 │ │ │ │ - andeq r5, r2, lr, lsr #21 │ │ │ │ + andeq ip, r0, ip, asr r6 │ │ │ │ + andeq ip, r0, ip, lsl #11 │ │ │ │ + andeq r5, r2, r2, lsr r3 │ │ │ │ strlt r4, [r8, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf7f94479 │ │ │ │ - @ instruction: 0xb110ebfe │ │ │ │ - stcl 7, cr15, [r0, #-996] @ 0xfffffc1c │ │ │ │ + tstlt r0, r0, asr #16 │ │ │ │ + stmib r2, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stclt 0, cr2, [r8, #-4] │ │ │ │ - andeq ip, r0, r0, lsl fp │ │ │ │ + andeq ip, r0, r4, lsr #11 │ │ │ │ addlt fp, r5, r0, lsr r5 │ │ │ │ andcs r4, r0, #1114112 @ 0x110000 │ │ │ │ @ instruction: 0x46114d11 │ │ │ │ ldrbtmi r4, [r8], #-2833 @ 0xfffff4ef │ │ │ │ strls r4, [r0, #-1149] @ 0xfffffb83 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - @ instruction: 0xf868f008 │ │ │ │ + stc2 0, cr15, [sl], #28 │ │ │ │ @ instruction: 0x4c0f490e │ │ │ │ ldrbtmi r9, [r9], #-2051 @ 0xfffff7fd │ │ │ │ - @ instruction: 0xf8caf008 │ │ │ │ - blmi 3595e8 <__assert_fail@plt+0x3576c0> │ │ │ │ + stc2 0, cr15, [ip, #-28] @ 0xffffffe4 │ │ │ │ + blmi 359d64 <__assert_fail@plt+0x357e3c> │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ ldrbtmi r4, [fp], #-1553 @ 0xfffff9ef │ │ │ │ strls r9, [r3], #-1280 @ 0xfffffb00 │ │ │ │ - @ instruction: 0xf858f008 │ │ │ │ + ldc2 0, cr15, [sl], {7} │ │ │ │ stmdals r3, {r0, r3, r8, fp, lr} │ │ │ │ andlt r4, r5, r9, ror r4 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmlt r8!, {r3, ip, sp, lr, pc} │ │ │ │ - andeq pc, r0, sl, lsr r6 @ │ │ │ │ - andeq r9, r0, r0, lsl #28 │ │ │ │ + ldcllt 0, cr15, [sl], #28 │ │ │ │ + muleq r0, lr, sp │ │ │ │ + andeq r9, r0, r4, lsl #13 │ │ │ │ @ instruction: 0xfffffd65 │ │ │ │ - andeq ip, r0, lr, lsr sl │ │ │ │ - andeq ip, r0, r8, asr #20 │ │ │ │ + ldrdeq ip, [r0], -r2 │ │ │ │ + ldrdeq ip, [r0], -ip @ │ │ │ │ @ instruction: 0xfffffc23 │ │ │ │ - andeq ip, r0, r8, lsr sl │ │ │ │ + andeq ip, r0, ip, asr #9 │ │ │ │ @ instruction: 0x4616b570 │ │ │ │ cmplt ip, r4, asr r9 │ │ │ │ ldrbtmi r4, [sp], #-3333 @ 0xfffff2fb │ │ │ │ strtmi r6, [r8], -r2, ror #16 │ │ │ │ @ instruction: 0xf0076821 │ │ │ │ - stmiavs r4!, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ ldcllt 6, cr4, [r0, #-192]! @ 0xffffff40 │ │ │ │ - andeq ip, r0, r6, lsr #20 │ │ │ │ + @ instruction: 0x0000c4ba │ │ │ │ andscs r2, r8, r1, lsl #2 │ │ │ │ - bllt 1b46444 <__assert_fail@plt+0x1b4451c> │ │ │ │ + svclt 0x00aef7f8 │ │ │ │ cmnlt r0, r8, lsr r5 │ │ │ │ strmi r6, [sp], -r4, asr #18 │ │ │ │ and fp, r8, r4, lsl r9 │ │ │ │ teqlt r4, r4, lsr #17 │ │ │ │ strtmi r6, [r9], -r0, lsr #16 │ │ │ │ - bl fe04645c <__assert_fail@plt+0xfe044534> │ │ │ │ + svc 0x00c2f7f8 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ strtmi r6, [r0], -r4, ror #16 │ │ │ │ @ instruction: 0x4604bd38 │ │ │ │ svclt 0x0000e7fb │ │ │ │ stmdacs r2, {r3, r4, r5, r8, sl, ip, sp, pc} │ │ │ │ ldrmi r4, [r4], -fp, lsl #26 │ │ │ │ andle r4, r6, sp, ror r4 │ │ │ │ stmdavs r9, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf0074478 │ │ │ │ - qadd16mi pc, r0, r3 @ │ │ │ │ + @ instruction: 0x4620fb55 │ │ │ │ stmdavs r9, {r3, r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff4610 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi 17c88c <__assert_fail@plt+0x17a964> │ │ │ │ + blmi 17d008 <__assert_fail@plt+0x17b0e0> │ │ │ │ ldmdavs fp, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - andeq r5, r2, r0, lsl #19 │ │ │ │ - ldrdeq ip, [r0], -r8 │ │ │ │ + andeq r5, r2, r4, lsl #4 │ │ │ │ + andeq ip, r0, ip, ror #8 │ │ │ │ muleq r0, r0, r1 │ │ │ │ push {r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0x460d41f0 │ │ │ │ @ instruction: 0x8014f8d0 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x4644d012 │ │ │ │ stmiavs r4!, {r0, sp, lr, pc} │ │ │ │ stmdavs r0!, {r2, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7f94629 │ │ │ │ - stmdacs r0, {r1, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f84629 │ │ │ │ + stmdacs r0, {r3, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ stmdavs r0!, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bl fe1c64dc <__assert_fail@plt+0xfe1c45b4> │ │ │ │ - @ instruction: 0xf7f94638 │ │ │ │ - rsbvs lr, r0, lr, lsr #23 │ │ │ │ + svc 0x00c8f7f8 │ │ │ │ + @ instruction: 0xf7f84638 │ │ │ │ + strdvs lr, [r0], #-240 @ 0xffffff10 @ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf7f9200c │ │ │ │ - @ instruction: 0x4604ec10 │ │ │ │ + @ instruction: 0x4604e852 │ │ │ │ @ instruction: 0xf8c44638 │ │ │ │ - @ instruction: 0xf7f98008 │ │ │ │ - strmi lr, [r3], -r2, lsr #23 │ │ │ │ + @ instruction: 0xf7f88008 │ │ │ │ + strmi lr, [r3], -r4, ror #31 │ │ │ │ rsbvs r4, r3, r8, lsr #12 │ │ │ │ - bl fe746504 <__assert_fail@plt+0xfe7445dc> │ │ │ │ + svc 0x00def7f8 │ │ │ │ eorvs r6, r0, r4, ror r1 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00004770 │ │ │ │ ldrshlt fp, [r0, #88]! @ 0x58 │ │ │ │ andscs r4, r8, r7, lsl #12 │ │ │ │ - bl ffe4651c <__assert_fail@plt+0xffe445f4> │ │ │ │ + ldmda sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ lslslt r4, r5, #12 │ │ │ │ @ instruction: 0x462e6838 │ │ │ │ @ instruction: 0xf04f6879 │ │ │ │ ldmvs sl!, {sl, fp} │ │ │ │ ldmdbvs ip!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs r8!, {r0, r1, r2, r3, r9, sl, lr, pc} │ │ │ │ @ instruction: 0xc6036979 │ │ │ │ andsgt pc, r4, r5, asr #17 │ │ │ │ stmdavs r2!, {r2, r3, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffb2f7ff │ │ │ │ stccs 8, cr6, [r0], {164} @ 0xa4 │ │ │ │ @ instruction: 0x4628d1f7 │ │ │ │ - blmi 137d50 <__assert_fail@plt+0x135e28> │ │ │ │ + blmi 1384cc <__assert_fail@plt+0x1365a4> │ │ │ │ stmdbmi r4, {r0, r3, r5, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ - ldcl 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ - andeq ip, r0, r2, ror #18 │ │ │ │ - andeq ip, r0, r0, lsl r9 │ │ │ │ - andeq lr, r0, sl, ror ip │ │ │ │ + ldmdb r8, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strdeq ip, [r0], -r6 │ │ │ │ + andeq ip, r0, r4, lsr #7 │ │ │ │ + ldrdeq lr, [r0], -lr @ │ │ │ │ ldrlt r2, [r0, #-2051] @ 0xfffff7fd │ │ │ │ andle r4, r6, r4, lsl r6 │ │ │ │ stmdavs r9, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf0074478 │ │ │ │ - @ instruction: 0x4620fe93 │ │ │ │ + @ instruction: 0x4620fad5 │ │ │ │ stmvs sl, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdavs r9, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff8ef7ff │ │ │ │ ldclt 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ - strdeq ip, [r0], -r8 │ │ │ │ + andeq ip, r0, ip, lsl #7 │ │ │ │ stmdbvs r4, {r4, r5, r6, r8, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf100b1d4 │ │ │ │ @ instruction: 0x460e0514 │ │ │ │ @ instruction: 0xf104e003 │ │ │ │ stmiavs r4!, {r3, r8, sl} │ │ │ │ stmdavs r0!, {r2, r4, r7, r8, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7f94631 │ │ │ │ - stmdacs r0, {r2, r4, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f84631 │ │ │ │ + stmdacs r0, {r1, r2, r4, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ stmdavs r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bl 5465c0 <__assert_fail@plt+0x544698> │ │ │ │ - @ instruction: 0xf7f96820 │ │ │ │ - stmiavs r3!, {r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ + svc 0x0056f7f8 │ │ │ │ + @ instruction: 0xf7f86820 │ │ │ │ + stmiavs r3!, {r2, r4, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ eorvs r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 2465d4 <__assert_fail@plt+0x2446ac> │ │ │ │ + svclt 0x004af7f8 │ │ │ │ svclt 0x0000bd70 │ │ │ │ ldrlt r6, [r0, #-2371] @ 0xfffff6bd │ │ │ │ teqlt r3, r4, lsl #12 │ │ │ │ @ instruction: 0x46206819 │ │ │ │ @ instruction: 0xffd8f7ff │ │ │ │ - blcs 22b94 <__assert_fail@plt+0x20c6c> │ │ │ │ + blcs 23310 <__assert_fail@plt+0x213e8> │ │ │ │ @ instruction: 0x4620d1f8 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt ffdc65f8 <__assert_fail@plt+0xffdc46d0> │ │ │ │ + svclt 0x0038f7f8 │ │ │ │ ldrlt r2, [r0, #-2050] @ 0xfffff7fe │ │ │ │ andle r4, r6, r4, lsl r6 │ │ │ │ stmdavs r9, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf0074478 │ │ │ │ - strtmi pc, [r0], -pc, asr #28 │ │ │ │ + @ instruction: 0x4620fa91 │ │ │ │ @ instruction: 0x4610bd10 │ │ │ │ @ instruction: 0xf7ff6849 │ │ │ │ strtmi pc, [r0], -r1, asr #31 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - andeq ip, r0, r0, asr r8 │ │ │ │ + andeq ip, r0, r4, ror #5 │ │ │ │ addlt fp, r2, r0, lsl r5 │ │ │ │ andcs r4, r0, #4864 @ 0x1300 │ │ │ │ @ instruction: 0x46114b13 │ │ │ │ ldrbtmi r4, [ip], #-2067 @ 0xfffff7ed │ │ │ │ strls r4, [r0], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf0074478 │ │ │ │ - blmi 48831c <__assert_fail@plt+0x4863f4> │ │ │ │ + blmi 487ba0 <__assert_fail@plt+0x485c78> │ │ │ │ andcs r4, r0, #1114112 @ 0x110000 │ │ │ │ ldrbtmi r4, [fp], #-1553 @ 0xfffff9ef │ │ │ │ strls r4, [r0], #-1144 @ 0xfffffb88 │ │ │ │ - @ instruction: 0xff28f007 │ │ │ │ + blx 1ac4e02 <__assert_fail@plt+0x1ac2eda> │ │ │ │ stmdami pc, {r1, r2, r3, r8, r9, fp, lr} @ │ │ │ │ ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrbtmi r4, [r8], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf0079400 │ │ │ │ - blmi 3482f8 <__assert_fail@plt+0x3463d0> │ │ │ │ + blmi 347b7c <__assert_fail@plt+0x345c54> │ │ │ │ andcs r4, r0, #12, 16 @ 0xc0000 │ │ │ │ @ instruction: 0x4611447b │ │ │ │ strls r4, [r0], #-1144 @ 0xfffffb88 │ │ │ │ - @ instruction: 0xff16f007 │ │ │ │ + blx 1644e26 <__assert_fail@plt+0x1642efe> │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - muleq r0, r2, fp │ │ │ │ + andeq r9, r0, r6, lsl r4 │ │ │ │ @ instruction: 0xffffff3d │ │ │ │ - andeq ip, r0, r0, ror #16 │ │ │ │ + strdeq ip, [r0], -r4 │ │ │ │ @ instruction: 0xfffffe27 │ │ │ │ - andeq ip, r0, r8, asr r8 │ │ │ │ + andeq ip, r0, ip, ror #5 │ │ │ │ @ instruction: 0xffffffa1 │ │ │ │ - andeq ip, r0, lr, asr #16 │ │ │ │ + andeq ip, r0, r2, ror #5 │ │ │ │ @ instruction: 0xfffffdb1 │ │ │ │ - andeq ip, r0, r8, asr #16 │ │ │ │ - blmi 235b98 <__assert_fail@plt+0x233c70> │ │ │ │ + ldrdeq ip, [r0], -ip @ │ │ │ │ + blmi 236314 <__assert_fail@plt+0x2343ec> │ │ │ │ ldmdavs ip, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [r5], -ip, asr #2 │ │ │ │ stmiavs r4!, {r0, sp, lr, pc} │ │ │ │ stmdavs r1!, {r2, r3, r5, r8, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7f94628 │ │ │ │ - stmdacs r0, {r1, r2, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + stmdacs r0, {r3, r4, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - andeq lr, r2, r4, asr #19 │ │ │ │ + andeq lr, r2, r8, asr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldrbtmi r4, [pc], #-3866 @ 86e4 <__assert_fail@plt+0x67bc> │ │ │ │ + ldrbtmi r4, [pc], #-3866 @ 8e60 <__assert_fail@plt+0x6f38> │ │ │ │ strmi fp, [r6], -r0, lsr #6 │ │ │ │ - bl 13c66d0 <__assert_fail@plt+0x13c47a8> │ │ │ │ + svc 0x0090f7f8 │ │ │ │ stmdavs r5, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x46147811 │ │ │ │ @ instruction: 0xf8353201 │ │ │ │ @ instruction: 0xf4133011 │ │ │ │ mvnsle r5, r0, lsl #6 │ │ │ │ svclt 0x00042923 │ │ │ │ stmdavc r1!, {r0, r1, r4, r5, ip, sp, lr} │ │ │ │ eorsvc fp, r1, r1, lsl #18 │ │ │ │ @ instruction: 0x46204910 │ │ │ │ ldrdhi pc, [r0], #-143 @ 0xffffff71 │ │ │ │ - @ instruction: 0xf7f94479 │ │ │ │ - ldrbtmi lr, [r8], #2608 @ 0xa30 │ │ │ │ + @ instruction: 0xf7f84479 │ │ │ │ + ldrbtmi lr, [r8], #3698 @ 0xe72 │ │ │ │ ldrdpl pc, [r4], -r8 │ │ │ │ - blmi 376c24 <__assert_fail@plt+0x374cfc> │ │ │ │ + blmi 3773a0 <__assert_fail@plt+0x375478> │ │ │ │ @ instruction: 0xf8d86028 │ │ │ │ ldmpl fp!, {r3, sp}^ │ │ │ │ eorsvc r6, r0, sl, lsl r0 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf7f94620 │ │ │ │ - movwcs lr, #2704 @ 0xa90 │ │ │ │ - bleq 146854 <__assert_fail@plt+0x14492c> │ │ │ │ + @ instruction: 0xf7f84620 │ │ │ │ + movwcs lr, #3794 @ 0xed2 │ │ │ │ + bleq 146fd0 <__assert_fail@plt+0x1450a8> │ │ │ │ @ instruction: 0xf8c87033 │ │ │ │ pop {r2, ip, lr} │ │ │ │ svclt 0x000081f0 │ │ │ │ - andeq r5, r2, lr, lsr #14 │ │ │ │ - andeq ip, r0, r8, asr #24 │ │ │ │ - andeq lr, r2, r2, ror #18 │ │ │ │ + @ instruction: 0x00024fb2 │ │ │ │ + andeq sp, r0, r0, ror ip │ │ │ │ + andeq lr, r2, r6, ror #3 │ │ │ │ andeq r0, r0, r8, asr #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdpmi 8, 3, cr2, cr9, cr1, {0} │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ ldrbtmi r4, [lr], #-1556 @ 0xfffff9ec │ │ │ │ stmdacs r2, {r0, r3, r4, r5, ip, lr, pc} │ │ │ │ stmdacs r3, {r6, ip, lr, pc} │ │ │ │ strtmi sp, [r0], -r3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ ldmdbmi r3!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldrbtmi r6, [r9], #-2152 @ 0xfffff798 │ │ │ │ - ldmib r8!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc 7, 1, APSR_nzcv, cr10, cr8, {7} │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcmi 1, cr13, [sp, #-264]! @ 0xfffffef8 │ │ │ │ stmdavs fp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ suble r2, r9, r0, lsl #22 │ │ │ │ ldmvs fp, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ andcs r2, r1, ip, lsl #2 │ │ │ │ - stmib r4, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr 7, 0, pc, cr6, cr8, {7} @ │ │ │ │ adcvs r4, r8, r7, lsl #12 │ │ │ │ - @ instruction: 0xf7f94640 │ │ │ │ - vst1.16 {d30-d31}, [pc], lr │ │ │ │ + @ instruction: 0xf7f84640 │ │ │ │ + @ instruction: 0xf44fee90 │ │ │ │ eorsvs r7, r8, r0, lsl #2 │ │ │ │ - @ instruction: 0xf7f92004 │ │ │ │ - bmi 8c2eb4 <__assert_fail@plt+0x8c0f8c> │ │ │ │ + @ instruction: 0xf7f82004 │ │ │ │ + bmi 8c4738 <__assert_fail@plt+0x8c2810> │ │ │ │ ldrbtmi r4, [sl], #-2850 @ 0xfffff4de │ │ │ │ subsvs r6, r0, r8, ror r0 │ │ │ │ - blmi 85eb9c <__assert_fail@plt+0x85cc74> │ │ │ │ + blmi 85f318 <__assert_fail@plt+0x85d3f0> │ │ │ │ ldrbtmi r6, [fp], #-2056 @ 0xfffff7f8 │ │ │ │ addsvs r6, r0, fp │ │ │ │ ldmdami pc, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ ldrbtmi r6, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ - stc2l 0, cr15, [ip, #-28]! @ 0xffffffe4 │ │ │ │ + @ instruction: 0xf9aef007 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r6, [r8], -sp, asr #16 │ │ │ │ @ instruction: 0xff5cf7ff │ │ │ │ @ instruction: 0xb1a89001 │ │ │ │ stmdavs r9!, {r0, r2, r6, fp, sp, lr} │ │ │ │ adcsle r2, r6, r0, lsl #18 │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - @ instruction: 0xf855fa55 │ │ │ │ + @ instruction: 0xf0014620 │ │ │ │ + @ instruction: 0xf855fb4f │ │ │ │ strmi r1, [r4], -r4, lsl #30 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46414810 │ │ │ │ @ instruction: 0xf0074478 │ │ │ │ - str pc, [r4, sp, asr #26]! │ │ │ │ + str pc, [r4, pc, lsl #19]! │ │ │ │ strtmi r4, [r9], -lr, lsl #16 │ │ │ │ @ instruction: 0xf0074478 │ │ │ │ - ldr pc, [lr, r7, asr #26] │ │ │ │ + ldr pc, [lr, r9, lsl #19] │ │ │ │ andcs r2, r1, ip, lsl #2 │ │ │ │ - ldmdb lr!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stcl 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ eorvs r4, r8, r7, lsl #12 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - andeq r5, r2, r6, lsr #13 │ │ │ │ - muleq r0, r2, r7 │ │ │ │ - andeq lr, r2, r0, ror #17 │ │ │ │ - andeq lr, r2, lr, lsr #17 │ │ │ │ + andeq r4, r2, sl, lsr #30 │ │ │ │ + andeq ip, r0, r6, lsr #4 │ │ │ │ + andeq lr, r2, r4, ror #2 │ │ │ │ + andeq lr, r2, r2, lsr r1 │ │ │ │ andeq r0, r0, r8, asr #3 │ │ │ │ @ instruction: 0xfffffeff │ │ │ │ - andeq ip, r0, r2, lsl #14 │ │ │ │ - strdeq ip, [r0], -r8 │ │ │ │ - andeq ip, r0, r8, asr #13 │ │ │ │ + muleq r0, r6, r1 │ │ │ │ + andeq ip, r0, ip, lsl #3 │ │ │ │ + andeq ip, r0, ip, asr r1 │ │ │ │ addlt fp, r4, r0, lsl r5 │ │ │ │ andcs r4, r0, #589824 @ 0x90000 │ │ │ │ ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - cdp2 0, 1, cr15, cr8, cr7, {0} │ │ │ │ + blx 16c5020 <__assert_fail@plt+0x16c30f8> │ │ │ │ strtmi r9, [r1], -r3, lsl #16 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0074010 │ │ │ │ - svclt 0x0000be79 │ │ │ │ - andeq ip, r0, r2, ror #13 │ │ │ │ - andeq r9, r0, r0, ror #18 │ │ │ │ + svclt 0x0000babb │ │ │ │ + andeq ip, r0, r6, ror r1 │ │ │ │ + andeq r9, r0, r4, ror #3 │ │ │ │ @ instruction: 0xfffffed9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stc 8, cr2, [sp, #-4]! │ │ │ │ @ instruction: 0xf8df8b02 │ │ │ │ cdp 4, 0, cr3, cr8, cr4, {5} │ │ │ │ ldrbtmi r2, [fp], #-2576 @ 0xfffff5f0 │ │ │ │ rsble fp, ip, fp, lsl #1 │ │ │ │ andle r2, r6, r4, lsl #16 │ │ │ │ - beq 444124 <__assert_fail@plt+0x4421fc> │ │ │ │ + beq 4448a0 <__assert_fail@plt+0x442978> │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf8df8ff0 │ │ │ │ strcs r8, [r0], #-1160 @ 0xfffffb78 │ │ │ │ ldrdls pc, [r4], -r1 │ │ │ │ ldmib r1, {r3, r4, r5, r6, r7, sl, lr}^ │ │ │ │ @ instruction: 0xf1086702 │ │ │ │ strbmi r0, [r5], -r8, lsl #16 │ │ │ │ strbmi r6, [r9], -r8, lsr #16 │ │ │ │ @ instruction: 0xb11035f0 │ │ │ │ - stmdb r4, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ strcc fp, [r1], #-504 @ 0xfffffe08 │ │ │ │ mvnsle r2, sl, lsl #24 │ │ │ │ strbtcc pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ ldmvs ip, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strcs fp, [r0], #-300 @ 0xfffffed4 │ │ │ │ svccc 0x00f0f858 │ │ │ │ - blcs 15910 <__assert_fail@plt+0x139e8> │ │ │ │ + blcs 1608c <__assert_fail@plt+0x14164> │ │ │ │ @ instruction: 0x4648d1fa │ │ │ │ strbhi pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ - stmib r0!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stcl 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ ldrbtmi r2, [r8], #1008 @ 0x3f0 │ │ │ │ stmdahi r4, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ andpl pc, r8, r8, asr #17 │ │ │ │ - b ec6910 <__assert_fail@plt+0xec49e8> │ │ │ │ + mrc 7, 3, APSR_nzcv, cr12, cr8, {7} │ │ │ │ andseq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf8dfb165 │ │ │ │ rscscs r3, r0, #48, 8 @ 0x30000000 │ │ │ │ ldrbtmi r2, [fp], #-1280 @ 0xfffffb00 │ │ │ │ - blx 95562 <__assert_fail@plt+0x9363a> │ │ │ │ + blx 95cde <__assert_fail@plt+0x93db6> │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ strcc r2, [r1, #-3852] @ 0xfffff0f4 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf8df4630 │ │ │ │ - @ instruction: 0xf7f98418 │ │ │ │ - rscscs lr, r0, #2129920 @ 0x208000 │ │ │ │ + @ instruction: 0xf7f88418 │ │ │ │ + rscscs lr, r0, #196, 26 @ 0x3100 │ │ │ │ @ instruction: 0xf404fb02 │ │ │ │ - blx 91192 <__assert_fail@plt+0x8f26a> │ │ │ │ + blx 9190e <__assert_fail@plt+0x8f9e6> │ │ │ │ ldrbtmi r4, [r8], #1285 @ 0x505 │ │ │ │ strmi r4, [r3], -r5, asr #8 │ │ │ │ adcvs r4, fp, r8, lsr r6 │ │ │ │ streq lr, [r4, -r8, lsl #22] │ │ │ │ - ldmdb r2!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf7f960eb │ │ │ │ - @ instruction: 0x6128ea12 │ │ │ │ + @ instruction: 0xf7f860eb │ │ │ │ + @ instruction: 0x6128ee54 │ │ │ │ addsmi r6, r8, #966656 @ 0xec000 │ │ │ │ teqvs r8, r8, asr #31 │ │ │ │ - beq 4441ec <__assert_fail@plt+0x4422c4> │ │ │ │ + beq 444968 <__assert_fail@plt+0x442a40> │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ - bmi ffd6c958 <__assert_fail@plt+0xffd6aa30> │ │ │ │ + bmi ffd6d0d4 <__assert_fail@plt+0xffd6b1ac> │ │ │ │ ldrbtmi r4, [sl], #-2293 @ 0xfffff70b │ │ │ │ mrcmi 13, 7, r4, cr6, cr5, {7} │ │ │ │ tstpeq r8, r2, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r6, [sp], #-2071 @ 0xfffff7e9 │ │ │ │ tstls r0, lr, ror r4 │ │ │ │ strcc r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ strls r9, [r3, -r7, lsl #12] │ │ │ │ ldclmi 5, cr9, [r1], #36 @ 0x24 │ │ │ │ @ instruction: 0xf8d249f1 │ │ │ │ @ instruction: 0xf106b004 │ │ │ │ andls r0, r8, #8, 4 @ 0x80000000 │ │ │ │ ldmdbpl lr, {r1, r3, r4, fp, ip, lr} │ │ │ │ ldmdapl fp, {r0, r2, r9, ip, pc}^ │ │ │ │ - blmi ffb6d5e0 <__assert_fail@plt+0xffb6b6b8> │ │ │ │ + blmi ffb6dd5c <__assert_fail@plt+0xffb6be34> │ │ │ │ mcr 4, 0, r4, cr8, cr11, {3} │ │ │ │ movwcs r3, #2704 @ 0xa90 │ │ │ │ - beq 44423c <__assert_fail@plt+0x442314> │ │ │ │ + beq 4449b8 <__assert_fail@plt+0x442a90> │ │ │ │ mrc 6, 0, r4, cr8, cr10, {0} │ │ │ │ @ instruction: 0xf0031a90 │ │ │ │ - svcls 0x0000ff95 │ │ │ │ + svcls 0x0000fb3b │ │ │ │ strcs r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ movwcc r9, #6915 @ 0x1b03 │ │ │ │ - blls ed5fc <__assert_fail@plt+0xeb6d4> │ │ │ │ + blls edd78 <__assert_fail@plt+0xebe50> │ │ │ │ strcs r4, [r0], #-1720 @ 0xfffff948 │ │ │ │ stmdbeq r3, {r0, r2, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf989fab9 │ │ │ │ ldmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strcc lr, [r1], #-4 │ │ │ │ stmdaeq ip, {r3, r8, ip, sp, lr, pc} │ │ │ │ subsle r2, lr, r4, lsl ip │ │ │ │ svclt 0x00142c00 │ │ │ │ movwcs r4, #5707 @ 0x164b │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ rscsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ - blls 28f44 <__assert_fail@plt+0x2701c> │ │ │ │ + blls 296c0 <__assert_fail@plt+0x27798> │ │ │ │ ldmvs r9, {r9, sp} │ │ │ │ adcsmi r3, fp, #240, 6 @ 0xc0000003 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ mvnsle r4, sl, lsl #8 │ │ │ │ - @ instruction: 0xf7f94621 │ │ │ │ - mulcs r2, r0, r8 │ │ │ │ - blx 1846a44 <__assert_fail@plt+0x1844b1c> │ │ │ │ + @ instruction: 0xf7f84621 │ │ │ │ + ldrdcs lr, [r2], -r2 │ │ │ │ + @ instruction: 0xffd8f7fe │ │ │ │ addsmi r9, sp, #2048 @ 0x800 │ │ │ │ tstphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0014455c │ │ │ │ - beq 44b94 <__assert_fail@plt+0x42c6c> │ │ │ │ - beq 84a80 <__assert_fail@plt+0x82b58> │ │ │ │ + beq 45310 <__assert_fail@plt+0x433e8> │ │ │ │ + beq 851fc <__assert_fail@plt+0x832d4> │ │ │ │ @ instruction: 0xf1ba6830 │ │ │ │ svclt 0x00140f00 │ │ │ │ @ instruction: 0x2120213e │ │ │ │ - b 446a50 <__assert_fail@plt+0x444b28> │ │ │ │ - @ instruction: 0xf7ff2001 │ │ │ │ - @ instruction: 0xf8d8fa4b │ │ │ │ + mrc 7, 2, APSR_nzcv, cr2, cr8, {7} │ │ │ │ + @ instruction: 0xf7fe2001 │ │ │ │ + @ instruction: 0xf8d8ffc3 │ │ │ │ @ instruction: 0xf04f1000 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ - stmia lr, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc 7, cr15, [r0, #-992] @ 0xfffffc20 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ - stmib ip, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bne 622d78 <__assert_fail@plt+0x620e50> │ │ │ │ + stcl 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + bne 6234f4 <__assert_fail@plt+0x6215cc> │ │ │ │ cmnlt r8, r3, asr #28 │ │ │ │ strtmi r9, [pc], -r1, lsl #14 │ │ │ │ ldrmi r4, [ip], -r5, lsr #12 │ │ │ │ ldmdavs r0!, {r5, r8, sp} │ │ │ │ - @ instruction: 0xf7f93c01 │ │ │ │ - @ instruction: 0x1c61e9f6 │ │ │ │ + @ instruction: 0xf7f83c01 │ │ │ │ + stclne 14, cr14, [r1], #-224 @ 0xffffff20 │ │ │ │ @ instruction: 0x462cd1f8 │ │ │ │ svcls 0x0001463d │ │ │ │ strcc r2, [r1], #-2 │ │ │ │ - blx ac6ab0 <__assert_fail@plt+0xac4b88> │ │ │ │ + @ instruction: 0xffa2f7fe │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf1086830 │ │ │ │ svclt 0x0014080c │ │ │ │ @ instruction: 0x2120213c │ │ │ │ - stmib r2!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr 7, 1, pc, cr4, cr8, {7} @ │ │ │ │ ldmdavs r0!, {r2, r4, sl, fp, sp} │ │ │ │ strcc sp, [r1, #-416] @ 0xfffffe60 │ │ │ │ stccs 7, cr3, [sl, #-960] @ 0xfffffc40 │ │ │ │ - blls 17d10c <__assert_fail@plt+0x17b1e4> │ │ │ │ - blls 122b44 <__assert_fail@plt+0x120c1c> │ │ │ │ + blls 17d888 <__assert_fail@plt+0x17b960> │ │ │ │ + blls 1232c0 <__assert_fail@plt+0x121398> │ │ │ │ ldmdavs r9, {r0, r9, fp, ip, sp} │ │ │ │ - @ instruction: 0xf7f93901 │ │ │ │ - @ instruction: 0xf7fae83e │ │ │ │ - tstpcs r2, pc, lsr ip @ p-variant is OBSOLETE │ │ │ │ - ldc2 0, cr15, [r4, #-0] │ │ │ │ + @ instruction: 0xf7f83901 │ │ │ │ + @ instruction: 0xf7faec80 │ │ │ │ + smlabbcs r2, r1, r8, pc @ │ │ │ │ + mcrr2 0, 0, pc, sl, cr0 @ │ │ │ │ andvc pc, r1, #1862270976 @ 0x6f000000 │ │ │ │ ldrmi r6, [r3], #-2115 @ 0xfffff7bd │ │ │ │ ldmdale r3!, {r1, r2, r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a202 │ │ │ │ ldrmi r3, [sl], #-35 @ 0xffffffdd │ │ │ │ svclt 0x00004710 │ │ │ │ @ instruction: 0xfffffdb9 │ │ │ │ @@ -6925,119 +7404,119 @@ │ │ │ │ andeq r0, r0, sp, asr r0 │ │ │ │ andeq r0, r0, sp, asr r0 │ │ │ │ andeq r0, r0, sp, asr r0 │ │ │ │ andeq r0, r0, fp, rrx │ │ │ │ ldrbtmi r4, [fp], #-2952 @ 0xfffff478 │ │ │ │ @ instruction: 0xf8d3681a │ │ │ │ andls fp, r3, #4 │ │ │ │ - blls 1c2838 <__assert_fail@plt+0x1c0910> │ │ │ │ + blls 1c2fb4 <__assert_fail@plt+0x1c108c> │ │ │ │ ldrdlt pc, [r4], -r3 │ │ │ │ @ instruction: 0xf1bb681b │ │ │ │ movwls r0, #16129 @ 0x3f01 │ │ │ │ sbchi pc, r0, r0, asr #6 │ │ │ │ @ instruction: 0xf10b9b06 │ │ │ │ @ instruction: 0xf8c33bff │ │ │ │ str fp, [r2, -r4]! │ │ │ │ mvnscs r4, lr, ror sl │ │ │ │ ldrbtmi r2, [sl], #-780 @ 0xfffffcf4 │ │ │ │ - blmi 432e4 <__assert_fail@plt+0x413bc> │ │ │ │ + blmi 43a60 <__assert_fail@plt+0x41b38> │ │ │ │ andne pc, r1, r4, lsl #22 │ │ │ │ ldrmi r3, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmdacs r0, {r7, fp, sp, lr} │ │ │ │ qadd16mi fp, r0, r4 │ │ │ │ - blx 50bb2 <__assert_fail@plt+0x4ec8a> │ │ │ │ + blx 5132e <__assert_fail@plt+0x4f406> │ │ │ │ andls pc, r3, r0, lsl #2 │ │ │ │ tstpne fp, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ ldmdane r3, {r4, sp, lr}^ │ │ │ │ - blcs 22e2c <__assert_fail@plt+0x20f04> │ │ │ │ + blcs 235a8 <__assert_fail@plt+0x21680> │ │ │ │ svcge 0x0009f47f │ │ │ │ movweq pc, #33026 @ 0x8102 @ │ │ │ │ rscscc pc, pc, #-1073741822 @ 0xc0000002 │ │ │ │ @ instruction: 0xf853440b │ │ │ │ ldrmi r1, [r3], ip, lsl #26 │ │ │ │ stmdbcs r0, {r0, r9, fp, ip, sp} │ │ │ │ - blmi 1b7cfc0 <__assert_fail@plt+0x1b7b098> │ │ │ │ + blmi 1b7d73c <__assert_fail@plt+0x1b7b814> │ │ │ │ @ instruction: 0xf8c3447b │ │ │ │ ldrbt fp, [r8], r4 │ │ │ │ ldrbtmi r4, [r9], #-2411 @ 0xfffff695 │ │ │ │ - blcs 22c18 <__assert_fail@plt+0x20cf0> │ │ │ │ + blcs 23394 <__assert_fail@plt+0x2146c> │ │ │ │ ldclle 3, cr9, [r0, #-12]! │ │ │ │ - blcc 6f800 <__assert_fail@plt+0x6d8d8> │ │ │ │ + blcc 6ff7c <__assert_fail@plt+0x6e054> │ │ │ │ andvs r9, fp, r3, lsl #6 │ │ │ │ mvnscs r9, #114688 @ 0x1c000 │ │ │ │ @ instruction: 0xf8d19a03 │ │ │ │ - blx f4c16 <__assert_fail@plt+0xf2cee> │ │ │ │ + blx f5392 <__assert_fail@plt+0xf346a> │ │ │ │ movwcs pc, #49666 @ 0xc202 @ │ │ │ │ movwcs pc, #47875 @ 0xbb03 @ │ │ │ │ ldmvs r2, {r1, r3, r6, r7, fp, ip} │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ stmdbls r8, {r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ rscscc pc, pc, #-1073741822 @ 0xc0000002 │ │ │ │ @ instruction: 0xf853440b │ │ │ │ ldrmi r1, [r3], ip, lsl #26 │ │ │ │ stmdbcs r0, {r0, r9, fp, ip, sp} │ │ │ │ - blmi 16fd010 <__assert_fail@plt+0x16fb0e8> │ │ │ │ + blmi 16fd78c <__assert_fail@plt+0x16fb864> │ │ │ │ @ instruction: 0xf8c3447b │ │ │ │ ldrb fp, [r0], r4 │ │ │ │ tstcs ip, r9, asr sl │ │ │ │ ldrbtmi r2, [sl], #-1008 @ 0xfffffc10 │ │ │ │ ldrdmi lr, [r0], -r2 │ │ │ │ - bleq 85044 <__assert_fail@plt+0x8311c> │ │ │ │ + bleq 857c0 <__assert_fail@plt+0x83898> │ │ │ │ tstpne r1, r0, lsl #22 @ p-variant is OBSOLETE │ │ │ │ - blx edc5a <__assert_fail@plt+0xebd32> │ │ │ │ + blx ee3d6 <__assert_fail@plt+0xec4ae> │ │ │ │ ldrmi r1, [r3], #-772 @ 0xfffffcfc │ │ │ │ - blcs 22ec0 <__assert_fail@plt+0x20f98> │ │ │ │ + blcs 2363c <__assert_fail@plt+0x21714> │ │ │ │ @ instruction: 0xf8c2d075 │ │ │ │ ldrt fp, [ip], r4 │ │ │ │ ldrbtmi r4, [fp], #-2896 @ 0xfffff4b0 │ │ │ │ - bcs 22dcc <__assert_fail@plt+0x20ea4> │ │ │ │ + bcs 23548 <__assert_fail@plt+0x21620> │ │ │ │ mcrge 4, 1, pc, cr12, cr15, {1} @ │ │ │ │ - beq 4444cc <__assert_fail@plt+0x4425a4> │ │ │ │ + beq 444c48 <__assert_fail@plt+0x442d20> │ │ │ │ ldmdavs sp, {r4, r5, r6, r7, r8, sp} │ │ │ │ - blx 51ca6 <__assert_fail@plt+0x4fd7e> │ │ │ │ - blx 14508e <__assert_fail@plt+0x143166> │ │ │ │ + blx 52422 <__assert_fail@plt+0x504fa> │ │ │ │ + blx 14580a <__assert_fail@plt+0x1438e2> │ │ │ │ ldrmi r1, [r3], #-514 @ 0xfffffdfe │ │ │ │ ldrdlt r6, [fp], -r9 │ │ │ │ - blhi c3f78 <__assert_fail@plt+0xc2050> │ │ │ │ + blhi c46f4 <__assert_fail@plt+0xc27cc> │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmdalt r6, {r1, ip, sp, lr, pc} │ │ │ │ + ldmdblt r0, {r0, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, #48, 16 @ 0x300000 │ │ │ │ ldmvs r9, {r8, r9, fp, ip, pc} │ │ │ │ adcsmi r3, fp, #240, 6 @ 0xc0000003 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ mvnsle r4, sl, lsl #8 │ │ │ │ strtmi r3, [r1], -r1, lsl #4 │ │ │ │ svclt 0x0014455c │ │ │ │ - beq 44de8 <__assert_fail@plt+0x42ec0> │ │ │ │ - beq 84cd4 <__assert_fail@plt+0x82dac> │ │ │ │ - svc 0x0056f7f8 │ │ │ │ + beq 45564 <__assert_fail@plt+0x4363c> │ │ │ │ + beq 85450 <__assert_fail@plt+0x83528> │ │ │ │ + bl fe647410 <__assert_fail@plt+0xfe6454e8> │ │ │ │ @ instruction: 0x462ae6da │ │ │ │ @ instruction: 0xf7f84621 │ │ │ │ - andcs lr, r2, r2, asr pc │ │ │ │ - @ instruction: 0xf922f7ff │ │ │ │ - blcs 2f8d0 <__assert_fail@plt+0x2d9a8> │ │ │ │ + mulcs r2, r4, fp │ │ │ │ + mrc2 7, 4, pc, cr10, cr14, {7} │ │ │ │ + blcs 3004c <__assert_fail@plt+0x2e124> │ │ │ │ mcrge 4, 6, pc, cr2, cr15, {3} @ │ │ │ │ andcs r6, r1, #48, 16 @ 0x300000 │ │ │ │ stmdals r3, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mcrrne 3, 15, r2, r2, cr0 │ │ │ │ andcc pc, r3, r0, lsl #22 │ │ │ │ stmvs r0, {r3, sl, lr} │ │ │ │ addle r2, r9, r0, lsl #16 │ │ │ │ tstcc r8, r3, lsl #16 │ │ │ │ movwne pc, #2819 @ 0xb03 @ │ │ │ │ ldrdeq pc, [r0, #131]! @ 0x83 │ │ │ │ mvnscc r4, #17825792 @ 0x1100000 │ │ │ │ stmdacs r0, {r0, r9, ip, sp} │ │ │ │ - blmi abd4dc <__assert_fail@plt+0xabb5b4> │ │ │ │ + blmi abdc58 <__assert_fail@plt+0xabbd30> │ │ │ │ ldrbtmi r9, [fp], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0xe7796019 │ │ │ │ movwcs r9, #52227 @ 0xcc03 │ │ │ │ @ instruction: 0xf10b20f0 │ │ │ │ - blx 2c9516 <__assert_fail@plt+0x2c75ee> │ │ │ │ - blx 15122 <__assert_fail@plt+0x131fa> │ │ │ │ + blx 2c9c92 <__assert_fail@plt+0x2c7d6a> │ │ │ │ + blx 1589e <__assert_fail@plt+0x13976> │ │ │ │ stcls 0, cr15, [r6], {4} │ │ │ │ strtmi r4, [r1], #-1025 @ 0xfffffbff │ │ │ │ stmdbcs r0, {r0, r3, r7, fp, sp, lr} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr9, cr15, {1} │ │ │ │ movweq pc, #47875 @ 0xbb03 @ │ │ │ │ strmi r9, [fp], #-2313 @ 0xfffff6f7 │ │ │ │ @ instruction: 0x46936999 │ │ │ │ @@ -7046,467 +7525,350 @@ │ │ │ │ ldrbtmi r4, [fp], #-2843 @ 0xfffff4e5 │ │ │ │ andlt pc, r4, r3, asr #17 │ │ │ │ stmdacs r1, {r0, r3, r6, r9, sl, sp, lr, pc} │ │ │ │ pkhtbmi fp, r3, r8, asr #31 │ │ │ │ mcrge 7, 2, pc, cr5, cr15, {3} @ │ │ │ │ subsvs r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xe640469b │ │ │ │ - andeq r5, r2, sl, asr r5 │ │ │ │ - @ instruction: 0x0002e7b0 │ │ │ │ - andeq lr, r2, ip, lsl #15 │ │ │ │ - andeq lr, r2, lr, ror #14 │ │ │ │ - andeq lr, r2, lr, asr #14 │ │ │ │ - andeq lr, r2, r6, lsr #14 │ │ │ │ - andeq lr, r2, lr, ror #13 │ │ │ │ + ldrdeq r4, [r2], -lr │ │ │ │ + andeq lr, r2, r4, lsr r0 │ │ │ │ + andeq lr, r2, r0, lsl r0 │ │ │ │ + strdeq sp, [r2], -r2 │ │ │ │ + ldrdeq sp, [r2], -r2 │ │ │ │ + andeq sp, r2, sl, lsr #31 │ │ │ │ + andeq sp, r2, r2, ror pc │ │ │ │ @ instruction: 0x000001b4 │ │ │ │ - andeq lr, r2, r2, ror #13 │ │ │ │ - andeq lr, r2, r0, ror #13 │ │ │ │ + andeq sp, r2, r6, ror #30 │ │ │ │ + andeq sp, r2, r4, ror #30 │ │ │ │ muleq r0, r8, r1 │ │ │ │ andeq r0, r0, ip, asr #3 │ │ │ │ - andeq r9, r0, ip, lsl #16 │ │ │ │ - andeq lr, r2, r2, lsr #10 │ │ │ │ - strdeq lr, [r2], -r2 │ │ │ │ - andeq lr, r2, ip, lsr #9 │ │ │ │ - andeq lr, r2, r2, lsr #9 │ │ │ │ - andeq lr, r2, ip, asr r4 │ │ │ │ - andeq lr, r2, lr, asr #8 │ │ │ │ - andeq lr, r2, sl, lsr #8 │ │ │ │ - andeq lr, r2, sl, lsl #7 │ │ │ │ - andeq lr, r2, lr, asr #6 │ │ │ │ + muleq r0, r0, r0 │ │ │ │ + andeq sp, r2, r6, lsr #27 │ │ │ │ + andeq sp, r2, r6, ror sp │ │ │ │ + andeq sp, r2, r0, lsr sp │ │ │ │ + andeq sp, r2, r6, lsr #26 │ │ │ │ + andeq sp, r2, r0, ror #25 │ │ │ │ + ldrdeq sp, [r2], -r2 │ │ │ │ + andeq sp, r2, lr, lsr #25 │ │ │ │ + andeq sp, r2, lr, lsl #24 │ │ │ │ + ldrdeq sp, [r2], -r2 │ │ │ │ addlt fp, r2, r0, lsl r5 │ │ │ │ andcs r4, r0, #2560 @ 0xa00 │ │ │ │ ldrmi r4, [r1], -sl, lsl #22 │ │ │ │ ldrbtmi r4, [ip], #-2058 @ 0xfffff7f6 │ │ │ │ strls r4, [r0], #-1147 @ 0xfffffb85 │ │ │ │ - @ instruction: 0xf0074478 │ │ │ │ - stmdami r8, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0064478 │ │ │ │ + stmdami r8, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andsvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ ldrbtmi r2, [r8], #-256 @ 0xffffff00 │ │ │ │ andlt r3, r2, r8 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmdalt r6, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andeq r9, r0, r2, lsr #8 │ │ │ │ + mcrrlt 7, 15, pc, r8, cr8 @ │ │ │ │ + andeq r8, r0, r6, lsr #25 │ │ │ │ @ instruction: 0xfffffae5 │ │ │ │ - andeq sl, r0, r4, asr sp │ │ │ │ - @ instruction: 0x0002e2ba │ │ │ │ - strtcs fp, [pc], #-1336 @ 8df0 <__assert_fail@plt+0x6ec8> │ │ │ │ - strmi r4, [sp], -r7, lsr #22 │ │ │ │ - ldrbtmi r4, [fp], #-2599 @ 0xfffff5d9 │ │ │ │ - mulsvc ip, fp, r8 │ │ │ │ - @ instruction: 0xf944f007 │ │ │ │ - adcmi r7, r3, #196608 @ 0x30000 │ │ │ │ - stmdavc r3, {r0, r1, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ - teqle r4, r0, lsl #22 │ │ │ │ - @ instruction: 0xf0054628 │ │ │ │ - strmi pc, [r4], -r5, asr #17 │ │ │ │ - ldrbtmi r4, [r8], #-2080 @ 0xfffff7e0 │ │ │ │ - @ instruction: 0xf936f007 │ │ │ │ - blcs be6e2c <__assert_fail@plt+0xbe4f04> │ │ │ │ - cmnlt ip, #1073741836 @ 0x4000000c │ │ │ │ - ldrbtmi r4, [r8], #-2077 @ 0xfffff7e3 │ │ │ │ - @ instruction: 0xf92ef007 │ │ │ │ - strmi r7, [r3], -r2, lsl #16 │ │ │ │ - ldcmi 1, cr11, [fp, #-1000] @ 0xfffffc18 │ │ │ │ - and r4, r9, sp, ror r4 │ │ │ │ - @ instruction: 0xffe4f004 │ │ │ │ - mvnslt r4, r4, lsl #12 │ │ │ │ - @ instruction: 0xf0074628 │ │ │ │ - stmdavc r2, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - orrslt r4, r2, r3, lsl #12 │ │ │ │ - @ instruction: 0x46187819 │ │ │ │ - bcs 231dc <__assert_fail@plt+0x212b4> │ │ │ │ - sadd16mi fp, r4, r8 │ │ │ │ - strtmi r2, [r1], -pc, lsr #18 │ │ │ │ - ldmdavc fp, {r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - mvnle r2, r0, lsl #22 │ │ │ │ - @ instruction: 0xf0074628 │ │ │ │ - stmdavc r2, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ - bcs 1a67c <__assert_fail@plt+0x18754> │ │ │ │ - strtmi sp, [r0], -ip, ror #3 │ │ │ │ - @ instruction: 0x4629bd38 │ │ │ │ - @ instruction: 0xffc4f004 │ │ │ │ - ldrb r4, [r0, r4, lsl #12] │ │ │ │ - strtmi r2, [r0], -r0, lsl #8 │ │ │ │ - @ instruction: 0x4621bd38 │ │ │ │ - @ instruction: 0xffbcf004 │ │ │ │ - strb r4, [r8, r4, lsl #12] │ │ │ │ - andeq r5, r2, sl, lsl r0 │ │ │ │ - ldrdeq r0, [r0], -r0 @ │ │ │ │ - andeq r9, r0, r6, asr #7 │ │ │ │ - @ instruction: 0x000093b6 │ │ │ │ - andeq r9, r0, r8, lsr #7 │ │ │ │ - strtcs fp, [pc], #-1336 @ 8ea8 <__assert_fail@plt+0x6f80> │ │ │ │ - strmi r4, [sp], -r7, lsr #22 │ │ │ │ - ldrbtmi r4, [fp], #-2599 @ 0xfffff5d9 │ │ │ │ - mulsvc ip, fp, r8 │ │ │ │ - @ instruction: 0xf8e8f007 │ │ │ │ - adcmi r7, r3, #196608 @ 0x30000 │ │ │ │ - stmdavc r3, {r0, r1, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ - teqle r4, r0, lsl #22 │ │ │ │ - @ instruction: 0xf0054628 │ │ │ │ - strmi pc, [r4], -r9, ror #16 │ │ │ │ - ldrbtmi r4, [r8], #-2080 @ 0xfffff7e0 │ │ │ │ - @ instruction: 0xf8daf007 │ │ │ │ - blcs be6ee4 <__assert_fail@plt+0xbe4fbc> │ │ │ │ - cmnlt ip, #1073741836 @ 0x4000000c │ │ │ │ - ldrbtmi r4, [r8], #-2077 @ 0xfffff7e3 │ │ │ │ - @ instruction: 0xf8d2f007 │ │ │ │ - strmi r7, [r3], -r2, lsl #16 │ │ │ │ - ldcmi 1, cr11, [fp, #-1000] @ 0xfffffc18 │ │ │ │ - and r4, r9, sp, ror r4 │ │ │ │ - @ instruction: 0xffbef004 │ │ │ │ - mvnslt r4, r4, lsl #12 │ │ │ │ - @ instruction: 0xf0074628 │ │ │ │ - stmdavc r2, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - orrslt r4, r2, r3, lsl #12 │ │ │ │ - @ instruction: 0x46187819 │ │ │ │ - bcs 23294 <__assert_fail@plt+0x2136c> │ │ │ │ - sadd16mi fp, r4, r8 │ │ │ │ - strtmi r2, [r1], -pc, lsr #18 │ │ │ │ - ldmdavc fp, {r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - mvnle r2, r0, lsl #22 │ │ │ │ - @ instruction: 0xf0074628 │ │ │ │ - stmdavc r2, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - bcs 1a734 <__assert_fail@plt+0x1880c> │ │ │ │ - strtmi sp, [r0], -ip, ror #3 │ │ │ │ - @ instruction: 0x4629bd38 │ │ │ │ - @ instruction: 0xff9ef004 │ │ │ │ - ldrb r4, [r0, r4, lsl #12] │ │ │ │ - strtmi r2, [r0], -r0, lsl #8 │ │ │ │ - @ instruction: 0x4621bd38 │ │ │ │ - @ instruction: 0xff96f004 │ │ │ │ - strb r4, [r8, r4, lsl #12] │ │ │ │ - andeq r4, r2, r2, ror #30 │ │ │ │ - ldrdeq r0, [r0], -r0 @ │ │ │ │ - andeq r9, r0, lr, lsl #6 │ │ │ │ - strdeq r9, [r0], -lr │ │ │ │ - strdeq r9, [r0], -r0 │ │ │ │ - mvnsmi lr, sp, lsr #18 │ │ │ │ - @ instruction: 0xf8dfb082 │ │ │ │ - eorcs r8, pc, #248 @ 0xf8 │ │ │ │ - @ instruction: 0x460c4b3d │ │ │ │ - @ instruction: 0xf85844f8 │ │ │ │ - andsvc r3, sl, r3 │ │ │ │ - @ instruction: 0xf888f007 │ │ │ │ - andls r7, r1, r3, lsl #16 │ │ │ │ - teqle sl, pc, lsr #22 │ │ │ │ - blcs 27090 <__assert_fail@plt+0x25168> │ │ │ │ - ldmdami r7!, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - ldrbtmi r4, [r8], #-1573 @ 0xfffff9db │ │ │ │ - @ instruction: 0xf87cf007 │ │ │ │ - strmi r7, [r6], -r3, lsl #16 │ │ │ │ - blcs 2cf9c <__assert_fail@plt+0x2b074> │ │ │ │ - svcmi 0x0033d14e │ │ │ │ - @ instruction: 0x4638447f │ │ │ │ - @ instruction: 0xf872f007 │ │ │ │ - strmi r7, [r4], -r3, lsl #16 │ │ │ │ - movtlt fp, #53739 @ 0xd1eb │ │ │ │ - teqlt lr, #15597568 @ 0xee0000 │ │ │ │ - blcs be6fc0 <__assert_fail@plt+0xbe5098> │ │ │ │ - @ instruction: 0x4631d033 │ │ │ │ + ldrdeq sl, [r0], -r8 │ │ │ │ + andeq sp, r2, lr, lsr fp │ │ │ │ + svcmi 0x00f0e92d │ │ │ │ + stc 8, cr2, [sp, #-8]! │ │ │ │ + @ instruction: 0xf8df8b04 │ │ │ │ + cdp 2, 0, cr10, cr9, cr12, {5} │ │ │ │ + ldrbtmi r2, [sl], #2576 @ 0xa10 │ │ │ │ + @ instruction: 0xf000b085 │ │ │ │ + blmi fea29a14 <__assert_fail@plt+0xfea27aec> │ │ │ │ + movwls r4, #13435 @ 0x347b │ │ │ │ + stmdals r3, {r0, r1, r2, r5, r7, r8, fp, lr} │ │ │ │ + @ instruction: 0xf7f84479 │ │ │ │ + @ instruction: 0x4606eb14 │ │ │ │ + @ instruction: 0xf0002e00 │ │ │ │ + cdp 1, 1, cr8, cr9, cr9, {1} │ │ │ │ + @ instruction: 0xf0040a10 │ │ │ │ + bmi fe8c8228 <__assert_fail@plt+0xfe8c6300> │ │ │ │ + cdp 1, 1, cr2, cr9, cr1, {0} │ │ │ │ + ldrbtmi r4, [sl], #-2576 @ 0xfffff5f0 │ │ │ │ + ldrtmi r4, [r0], -r1, lsl #13 │ │ │ │ + ldc 7, cr15, [sl], #-992 @ 0xfffffc20 │ │ │ │ + @ instruction: 0x21014a9e │ │ │ │ + ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ + ldc 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ + @ instruction: 0x21014a9c │ │ │ │ + ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ + stc 7, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ + @ instruction: 0x4633489a │ │ │ │ + rsbsne pc, r1, #64, 4 │ │ │ │ + ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ + bl 1c475bc <__assert_fail@plt+0x1c45694> │ │ │ │ + @ instruction: 0x46334897 │ │ │ │ + addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ + ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ + bl 1a475cc <__assert_fail@plt+0x1a456a4> │ │ │ │ + @ instruction: 0x46334894 │ │ │ │ + smlattcs r1, r0, r2, r2 │ │ │ │ + @ instruction: 0xf7f84478 │ │ │ │ + ldmmi r2, {r1, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + vst1.8 {d20-d22}, [pc :256], r3 │ │ │ │ + @ instruction: 0x21017296 │ │ │ │ + @ instruction: 0xf7f84478 │ │ │ │ + stmmi pc, {r1, r3, r4, r6, r8, r9, fp, sp, lr, pc} @ │ │ │ │ + vst1.8 {d20-d22}, [pc :256], r3 │ │ │ │ + @ instruction: 0x21017293 │ │ │ │ + @ instruction: 0xf7f84478 │ │ │ │ + stmmi ip, {r1, r4, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + vst1.8 {d20-d22}, [pc :256], r3 │ │ │ │ + @ instruction: 0x2101729b │ │ │ │ + @ instruction: 0xf7f84478 │ │ │ │ + stmmi r9, {r1, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + vmin.s8 d20, d0, d19 │ │ │ │ + tstcs r1, fp, lsr #4 │ │ │ │ + @ instruction: 0xf7f84478 │ │ │ │ + stmmi r6, {r1, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + sbcscs r4, r5, #53477376 @ 0x3300000 │ │ │ │ + ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ + bl ec7628 <__assert_fail@plt+0xec5700> │ │ │ │ + ldrtmi r4, [r3], -r3, lsl #17 │ │ │ │ + addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ + bl cc7638 <__assert_fail@plt+0xcc5710> │ │ │ │ + smlabbcs r1, r0, sl, r4 │ │ │ │ + ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ + bl ff8c7644 <__assert_fail@plt+0xff8c571c> │ │ │ │ + @ instruction: 0x4633487e │ │ │ │ + @ instruction: 0x210122be │ │ │ │ + @ instruction: 0xf7f84478 │ │ │ │ + bmi 1f4430c <__assert_fail@plt+0x1f423e4> │ │ │ │ + ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ + @ instruction: 0xf7f8447a │ │ │ │ + bmi 1ec45d8 <__assert_fail@plt+0x1ec26b0> │ │ │ │ + ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ + @ instruction: 0xf7f8447a │ │ │ │ + bmi 1e445cc <__assert_fail@plt+0x1e426a4> │ │ │ │ + ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ + @ instruction: 0xf7f8447a │ │ │ │ + blmi 1dc45c0 <__assert_fail@plt+0x1dc2698> │ │ │ │ + movwls r4, #9339 @ 0x247b │ │ │ │ + ldrbtmi r4, [fp], #-2933 @ 0xfffff48b │ │ │ │ + bcc 444ec4 <__assert_fail@plt+0x442f9c> │ │ │ │ + ldrbtmi r4, [fp], #-2932 @ 0xfffff48c │ │ │ │ + bcc fe444ecc <__assert_fail@plt+0xfe442fa4> │ │ │ │ @ instruction: 0xf0044620 │ │ │ │ - @ instruction: 0x4605ff59 │ │ │ │ - mvnle r2, r0, lsl #16 │ │ │ │ - @ instruction: 0xf0044630 │ │ │ │ - blmi a48a00 <__assert_fail@plt+0xa46ad8> │ │ │ │ - @ instruction: 0xf8584622 │ │ │ │ - strmi r1, [r5], -r3 │ │ │ │ - blx 1e46fd4 <__assert_fail@plt+0x1e450ac> │ │ │ │ - @ instruction: 0xf0074638 │ │ │ │ - stmdavc r3, {r0, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ - blcs 1a7f4 <__assert_fail@plt+0x188cc> │ │ │ │ - tstlt sp, #1073741880 @ 0x40000038 │ │ │ │ - movwlt r6, #34856 @ 0x8828 │ │ │ │ - pop {r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf00441f0 │ │ │ │ - @ instruction: 0x4621bebb │ │ │ │ - @ instruction: 0xff3af004 │ │ │ │ - strb r4, [ip, r5, lsl #12] │ │ │ │ - @ instruction: 0xf0044628 │ │ │ │ - stmdavc r3!, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - strmi r2, [r5], -pc, lsr #22 │ │ │ │ - blmi 5fd040 <__assert_fail@plt+0x5fb118> │ │ │ │ - strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - andne pc, r3, r8, asr r8 @ │ │ │ │ - blx 15c7018 <__assert_fail@plt+0x15c50f0> │ │ │ │ - stmdavc r3, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 1a8f8 <__assert_fail@plt+0x189d0> │ │ │ │ - @ instruction: 0xe7c6d0bb │ │ │ │ - blcs 271b8 <__assert_fail@plt+0x25290> │ │ │ │ - @ instruction: 0xe7eed0b7 │ │ │ │ - andlt r4, r2, r8, lsr #12 │ │ │ │ - ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf0044621 │ │ │ │ - @ instruction: 0x4605ff19 │ │ │ │ - @ instruction: 0xd1aa2800 │ │ │ │ + strmi pc, [r1, #2713] @ 0xa99 │ │ │ │ + andcs fp, r0, ip, lsl #31 │ │ │ │ + stccs 0, cr2, [r0], {1} │ │ │ │ + andcs fp, r0, r8, lsl #30 │ │ │ │ + rsble r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf0044620 │ │ │ │ - blmi 248980 <__assert_fail@plt+0x246a58> │ │ │ │ - @ instruction: 0xf8584632 │ │ │ │ - strmi r1, [r5], -r3 │ │ │ │ - blx e47054 <__assert_fail@plt+0xe4512c> │ │ │ │ - svclt 0x0000e79f │ │ │ │ - andeq r4, r2, r4, lsr #29 │ │ │ │ - ldrdeq r0, [r0], -r0 @ │ │ │ │ - andeq r9, r0, r2, asr r2 │ │ │ │ - andeq r9, r0, r0, asr #4 │ │ │ │ - @ instruction: 0x000001b0 │ │ │ │ - svcmi 0x00f0e92d │ │ │ │ - strmi fp, [r1], r3, lsl #1 │ │ │ │ - cdp2 0, 5, cr15, cr0, cr4, {0} │ │ │ │ - ldrsbhi pc, [r4], #143 @ 0x8f @ │ │ │ │ - ldcmi 3, cr2, [r5], #-188 @ 0xffffff44 │ │ │ │ - ldrbtmi r4, [ip], #-1272 @ 0xfffffb08 │ │ │ │ - andcc pc, r0, r8, lsr #17 │ │ │ │ - bleq 45750 <__assert_fail@plt+0x43828> │ │ │ │ - @ instruction: 0x2000bfb8 │ │ │ │ - blmi c7fd58 <__assert_fail@plt+0xc7de30> │ │ │ │ - bmi c524a0 <__assert_fail@plt+0xc50578> │ │ │ │ - ldrbtmi r4, [sl], #-3633 @ 0xfffff1cf │ │ │ │ - stmiapl r7!, {r0, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf1bb447e │ │ │ │ - strbmi r0, [r5], #-3840 @ 0xfffff100 │ │ │ │ - strbmi fp, [ip], -r4, asr #31 │ │ │ │ - stclle 3, cr2, [r5, #-0] │ │ │ │ - movwcc r4, #5658 @ 0x161a │ │ │ │ - ldrmi fp, [fp, #820] @ 0x334 │ │ │ │ - mvnsle r6, r4, lsr #17 │ │ │ │ - @ instruction: 0x46204639 │ │ │ │ - @ instruction: 0xf9ccf7ff │ │ │ │ - cmplt r0, #136314880 @ 0x8200000 │ │ │ │ - @ instruction: 0x46204639 │ │ │ │ - @ instruction: 0xf9c6f7ff │ │ │ │ - strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldcl 7, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ - @ instruction: 0xf7f84630 │ │ │ │ - @ instruction: 0xf1bbee60 │ │ │ │ - @ instruction: 0xf04f0b01 │ │ │ │ - @ instruction: 0xf04f022f │ │ │ │ - @ instruction: 0xf1000300 │ │ │ │ - ldrtpl r0, [r2], #-1281 @ 0xfffffaff │ │ │ │ - ldrble r5, [r6, #1395] @ 0x573 │ │ │ │ - andcs r4, r0, #27648 @ 0x6c00 │ │ │ │ - ldrpl r4, [sl], #-1147 @ 0xfffffb85 │ │ │ │ - andlt r4, r3, r8, lsl r6 │ │ │ │ + blmi 1b48100 <__assert_fail@plt+0x1b461d8> │ │ │ │ + andvc pc, r3, sl, asr r8 @ │ │ │ │ + @ instruction: 0x46054639 │ │ │ │ + bl fe95af58 <__assert_fail@plt+0xfe959030> │ │ │ │ + @ instruction: 0xf7ff0509 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldrtmi sp, [r9], -r0, asr #32 │ │ │ │ + @ instruction: 0xf7ff4620 │ │ │ │ + @ instruction: 0x4607fa79 │ │ │ │ + bne 444f50 <__assert_fail@plt+0x443028> │ │ │ │ + @ instruction: 0xf7ff4620 │ │ │ │ + mrc 10, 0, APSR_nzcv, cr8, cr3, {3} │ │ │ │ + pkhbtmi r1, r0, r0, lsl #21 │ │ │ │ + @ instruction: 0xf0064638 │ │ │ │ + @ instruction: 0x2d00f955 │ │ │ │ + @ instruction: 0xf04fbfc8 │ │ │ │ + strmi r0, [r7], -r0, lsl #22 │ │ │ │ + @ instruction: 0xf10bdd07 │ │ │ │ + ldrtmi r0, [r1], -r1, lsl #22 │ │ │ │ + @ instruction: 0xf7f82009 │ │ │ │ + ldrbmi lr, [sp, #-2978] @ 0xfffff45e │ │ │ │ + tstcs r6, #-1073741763 @ 0xc000003d │ │ │ │ + @ instruction: 0xf505fb03 │ │ │ │ + svceq 0x0000f1b8 │ │ │ │ + ldmdbmi r5, {r0, r2, ip, lr, pc}^ │ │ │ │ + ldrbtmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ + b 8c7714 <__assert_fail@plt+0x8c57ec> │ │ │ │ + bmi 14f5e38 <__assert_fail@plt+0x14f3f10> │ │ │ │ + tstcs r1, fp, lsr #12 │ │ │ │ + ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ + @ instruction: 0xf7f89700 │ │ │ │ + @ instruction: 0x4638eb72 │ │ │ │ + b 174772c <__assert_fail@plt+0x1745804> │ │ │ │ + @ instruction: 0xb1256825 │ │ │ │ + @ instruction: 0xf0044620 │ │ │ │ + addmi pc, r5, #3850240 @ 0x3ac000 │ │ │ │ + @ instruction: 0x4620d054 │ │ │ │ + @ instruction: 0xf9bef004 │ │ │ │ + str r4, [r3, r4, lsl #12]! │ │ │ │ + strb r9, [r1, r2, lsl #30] │ │ │ │ + strtmi r4, [r0], -r7, asr #18 │ │ │ │ + @ instruction: 0xf7ff4479 │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavc r3, {r1, r2, r3, r6, ip, lr, pc} │ │ │ │ + suble r2, lr, r9, ror fp │ │ │ │ + ldrbtmi r4, [sl], #-2627 @ 0xfffff5bd │ │ │ │ + strtmi r9, [fp], -r0, lsl #4 │ │ │ │ + tstcs r1, r2, asr #20 │ │ │ │ + smladxls r1, r0, r6, r4 │ │ │ │ + @ instruction: 0xf7f8447a │ │ │ │ + ldrb lr, [r8, ip, asr #22] │ │ │ │ + tstcs r1, pc, lsr sl │ │ │ │ + ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ + bl 1147780 <__assert_fail@plt+0x1145858> │ │ │ │ + stmdbls r3, {r0, r2, r3, r4, r5, fp, lr} │ │ │ │ + @ instruction: 0xf0064478 │ │ │ │ + blmi f48de0 <__assert_fail@plt+0xf46eb8> │ │ │ │ + andcc pc, r3, sl, asr r8 @ │ │ │ │ + adcsmi r6, r3, #1769472 @ 0x1b0000 │ │ │ │ + ldrtmi sp, [r0], -r2 │ │ │ │ + bl 114779c <__assert_fail@plt+0x1145874> │ │ │ │ + beq 445024 <__assert_fail@plt+0x4430fc> │ │ │ │ + ldc 0, cr11, [sp], #20 │ │ │ │ + pop {r2, r8, r9, fp, pc} │ │ │ │ + stmdavs sl, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ + andls r7, r3, #1245184 @ 0x130000 │ │ │ │ + @ instruction: 0xf47f2b2d │ │ │ │ + ldmdavc r3, {r0, r3, r4, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + blmi bf5334 <__assert_fail@plt+0xbf340c> │ │ │ │ + andcc pc, r3, sl, asr r8 @ │ │ │ │ + mcrcs 8, 0, r6, cr0, cr14, {0} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr7, cr15, {3} │ │ │ │ + stmdbls r3, {r2, r3, r5, fp, lr} │ │ │ │ + @ instruction: 0xf0064478 │ │ │ │ + cdp 13, 1, cr15, cr9, cr7, {3} │ │ │ │ + andlt r0, r5, r0, lsl sl │ │ │ │ + blhi 144af4 <__assert_fail@plt+0x142bcc> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - andcc r1, r2, #21248 @ 0x5300 │ │ │ │ - ldclle 5, cr4, [r7, #620] @ 0x26c │ │ │ │ - blle ffe5a67c <__assert_fail@plt+0xffe58754> │ │ │ │ - @ instruction: 0x46204639 │ │ │ │ - @ instruction: 0xf9a2f7ff │ │ │ │ - stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ - ldcmi 1, cr13, [r2], {212} @ 0xd4 │ │ │ │ - blcc 5554 <__assert_fail@plt+0x362c> │ │ │ │ - andge pc, r0, r5, lsl #17 │ │ │ │ - @ instruction: 0x4620447c │ │ │ │ - mrc 7, 1, APSR_nzcv, cr6, cr8, {7} │ │ │ │ - mcrrne 2, 2, r2, r5, cr15 │ │ │ │ - @ instruction: 0xf8045422 │ │ │ │ - ldr sl, [r2, r5]! │ │ │ │ - @ instruction: 0x46484639 │ │ │ │ - @ instruction: 0xf98cf7ff │ │ │ │ - strbmi fp, [ip], -r8, lsl #2 │ │ │ │ - stmdbls r1, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - svclt 0x0000e7c1 │ │ │ │ - andeq lr, r2, ip, ror #18 │ │ │ │ - andeq r4, r2, sl, lsl #27 │ │ │ │ + ldrtmi r4, [r3], -r7, lsr #16 │ │ │ │ + tstcs r1, r3, lsl #4 │ │ │ │ + @ instruction: 0xf7f84478 │ │ │ │ + sbfx lr, r6, #20, #3 │ │ │ │ + ldrbtmi r4, [sl], #-2596 @ 0xfffff5dc │ │ │ │ + bmi 9436e4 <__assert_fail@plt+0x9417bc> │ │ │ │ + @ instruction: 0xe7af447a │ │ │ │ + muleq r2, r6, r8 │ │ │ │ + andeq r8, r0, r8, asr ip │ │ │ │ + andeq r8, r0, r0, asr #7 │ │ │ │ + andeq fp, r0, r2, lsl #24 │ │ │ │ + andeq fp, r0, lr, asr #26 │ │ │ │ + andeq fp, r0, r6, ror #29 │ │ │ │ + andeq ip, r0, lr, rrx │ │ │ │ + ldrdeq ip, [r0], -r2 │ │ │ │ + andeq ip, r0, r4, lsl #6 │ │ │ │ + ldrdeq ip, [r0], -r8 │ │ │ │ + strdeq ip, [r0], -r8 │ │ │ │ + andeq ip, r0, r0, lsl r6 │ │ │ │ + andeq ip, r0, r8, lsr r7 │ │ │ │ + andeq ip, r0, r6, asr r8 │ │ │ │ + andeq ip, r0, lr, lsl r9 │ │ │ │ + andeq ip, r0, r6, lsr #20 │ │ │ │ + andeq ip, r0, r8, lsl #24 │ │ │ │ + @ instruction: 0x0000ccbc │ │ │ │ + andeq ip, r0, r0, lsl #29 │ │ │ │ + @ instruction: 0x0000ceb4 │ │ │ │ + andeq r8, r0, r4, asr #22 │ │ │ │ + ldrdeq fp, [r0], -lr │ │ │ │ + andeq r4, r2, sl, ror #23 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - andeq r9, r0, lr, lsr r1 │ │ │ │ - andeq lr, r2, ip, asr #18 │ │ │ │ - strdeq lr, [r2], -r4 │ │ │ │ - andeq lr, r2, r4, asr #17 │ │ │ │ - svcmi 0x00f0e92d │ │ │ │ - stc 6, cr4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ - @ instruction: 0xf8df8b02 │ │ │ │ - ldrbtmi sl, [sl], #228 @ 0xe4 │ │ │ │ - @ instruction: 0xf004b083 │ │ │ │ - msrcs CPSR_fsxc, #12992 @ 0x32c0 │ │ │ │ - stmdacc r0, {r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - svclt 0x00b81e04 │ │ │ │ - blle 1611194 <__assert_fail@plt+0x160f26c> │ │ │ │ - @ instruction: 0xf50a4b33 │ │ │ │ - ldcmi 7, cr6, [r3, #-0] │ │ │ │ - @ instruction: 0xf8df2201 │ │ │ │ - ldrbtmi r9, [fp], #-204 @ 0xffffff34 │ │ │ │ - mcr 4, 0, r4, cr8, cr13, {3} │ │ │ │ - ldrbtmi r3, [r9], #2576 @ 0xa10 │ │ │ │ - stmdavs r0, {r0, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ - bl 1d41b4 <__assert_fail@plt+0x1d228c> │ │ │ │ - svclt 0x00c40b02 │ │ │ │ - movwcs r4, #1584 @ 0x630 │ │ │ │ - ldrmi sp, [r9], -r4, lsr #26 │ │ │ │ - bicslt r3, r0, r1, lsl #6 │ │ │ │ - stmvs r0, {r2, r3, r4, r7, r9, lr} │ │ │ │ - @ instruction: 0xf004d1f9 │ │ │ │ - @ instruction: 0x464bfdb1 │ │ │ │ - rscscc pc, pc, #79 @ 0x4f │ │ │ │ - stccc 1, cr2, [r1], {1} │ │ │ │ - ldrbmi r9, [r8], -r0 │ │ │ │ - ldcl 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ - @ instruction: 0xf7f84640 │ │ │ │ - ldrdcs lr, [pc, -lr]! @ │ │ │ │ - strtmi r1, [r8], #-3138 @ 0xfffff3be │ │ │ │ - @ instruction: 0xf88018ab │ │ │ │ - tstcs r0, r0, lsl #16 │ │ │ │ - stmdane r0, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ - mcrrne 7, 13, lr, fp, cr10 │ │ │ │ - adcmi r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ - adcmi sp, r1, #929792 @ 0xe3000 │ │ │ │ - @ instruction: 0xe7e0dbf9 │ │ │ │ - @ instruction: 0xf0044630 │ │ │ │ - mrc 13, 0, APSR_nzcv, cr8, cr1, {4} │ │ │ │ - @ instruction: 0xf04f3a10 │ │ │ │ - strdcs r3, [r1, -pc] │ │ │ │ - ldrbmi r9, [r8], -r0 │ │ │ │ - ldcl 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ - @ instruction: 0xf7f84638 │ │ │ │ - stccc 13, cr14, [r1], {190} @ 0xbe │ │ │ │ - cdpeq 0, 2, cr15, cr15, cr15, {2} │ │ │ │ - tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, r1, #0, 2 │ │ │ │ - @ instruction: 0x0c00eb0a │ │ │ │ - movweq lr, #11018 @ 0x2b0a │ │ │ │ - stmda r0, {r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ - stmdane r0, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ - blmi 2be918 <__assert_fail@plt+0x2bc9f0> │ │ │ │ - ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ - @ instruction: 0xf503181a │ │ │ │ - @ instruction: 0xf8826000 │ │ │ │ - andlt r1, r3, r0, lsl #16 │ │ │ │ - blhi c4550 <__assert_fail@plt+0xc2628> │ │ │ │ - svchi 0x00f0e8bd │ │ │ │ - andeq lr, r2, r2, ror r8 │ │ │ │ - andeq r3, r1, sl, lsr #28 │ │ │ │ - andeq lr, r2, ip, asr #16 │ │ │ │ - andeq r3, r1, r2, lsr #28 │ │ │ │ - andeq lr, r2, r6, lsr #15 │ │ │ │ - @ instruction: 0x460cb538 │ │ │ │ - @ instruction: 0x212f4b2e │ │ │ │ - ldrbtmi r4, [fp], #-2606 @ 0xfffff5d2 │ │ │ │ - mulsvc r9, fp, r8 │ │ │ │ - @ instruction: 0xff00f006 │ │ │ │ - blcs be7298 <__assert_fail@plt+0xbe5370> │ │ │ │ - stmdavc r5, {r1, r4, r5, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0xd12f2d00 │ │ │ │ - ldrbtmi r4, [r8], #-2089 @ 0xfffff7d7 │ │ │ │ - cdp2 0, 15, cr15, cr6, cr6, {0} │ │ │ │ - blcs 272ac <__assert_fail@plt+0x25384> │ │ │ │ - stcmi 1, cr13, [r7, #-232]! @ 0xffffff18 │ │ │ │ - @ instruction: 0x4628447d │ │ │ │ - cdp2 0, 14, cr15, cr14, cr6, {0} │ │ │ │ - mvnslt r7, r3, lsl #16 │ │ │ │ - stmiavs r3!, {r2, r3, r4, r8, ip, sp, pc}^ │ │ │ │ - svclt 0x00182b00 │ │ │ │ - stmdavc r3, {r2, r3, r4, r9, sl, lr} │ │ │ │ - eorle r2, r5, pc, lsr #22 │ │ │ │ - tstcs r0, sl, lsl #4 │ │ │ │ - stcl 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ - stcle 8, cr2, [r3], {-0} │ │ │ │ - stmdavs r4!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - rscle r2, r8, r0, lsl #16 │ │ │ │ - stmdacc r1, {r0, r1, r9, sl, lr} │ │ │ │ - mvnsle r2, r0, lsl #24 │ │ │ │ - rscle r2, r2, r1, lsl #22 │ │ │ │ - mvnsle r3, r2, lsl #22 │ │ │ │ - @ instruction: 0xf0064628 │ │ │ │ - stmdavc r3, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bicsle r2, pc, r0, lsl #22 │ │ │ │ - ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - tstcs r0, sl, lsl #4 │ │ │ │ - mrrc 7, 15, pc, r2, cr8 @ │ │ │ │ - ldclle 8, cr2, [r0] │ │ │ │ - teqlt ip, r1, lsl #16 │ │ │ │ - stmdacs r0, {r2, r5, r6, fp, sp, lr} │ │ │ │ - @ instruction: 0xe7cad1fa │ │ │ │ - blcs 2741c <__assert_fail@plt+0x254f4> │ │ │ │ - ldrb sp, [r5, r9, asr #1] │ │ │ │ - strb r2, [r4, r0, lsl #8] │ │ │ │ - andcs r4, sl, #42991616 @ 0x2900000 │ │ │ │ - mcrr 7, 15, pc, r0, cr8 @ │ │ │ │ - ldcle 8, cr2, [lr] │ │ │ │ - stccs 8, cr3, [r0], {1} │ │ │ │ - stmdavs r4!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ - mvnsle r2, r0, lsl #16 │ │ │ │ - svclt 0x0000e7b7 │ │ │ │ - muleq r2, r2, fp │ │ │ │ - ldrdeq r0, [r0], -r0 @ │ │ │ │ - andeq r8, r0, r6, asr #30 │ │ │ │ - andeq r8, r0, r8, lsr pc │ │ │ │ + andeq sl, r0, r6, ror #5 │ │ │ │ + @ instruction: 0x0000ceb2 │ │ │ │ + ldrdeq fp, [r0], -ip │ │ │ │ + strdeq fp, [r0], -r6 │ │ │ │ + andeq ip, r0, r0, asr #28 │ │ │ │ + andeq ip, r0, sl, ror lr │ │ │ │ + andeq ip, r0, ip, lsl #29 │ │ │ │ + @ instruction: 0x000001b8 │ │ │ │ + muleq r0, r4, r9 │ │ │ │ + andeq ip, r0, r4, lsl #28 │ │ │ │ + andeq fp, r0, lr, asr r9 │ │ │ │ + andeq fp, r0, r0, ror #18 │ │ │ │ + addlt fp, r4, r0, lsl r5 │ │ │ │ + andcs r4, r0, #589824 @ 0x90000 │ │ │ │ + ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ + ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ + strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ + andls r4, r3, fp, ror r4 │ │ │ │ + ldc2l 0, cr15, [r6, #24]! │ │ │ │ + stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ + andlt r4, r4, r9, ror r4 │ │ │ │ + @ instruction: 0x4010e8bd │ │ │ │ + cdplt 0, 5, cr15, cr6, cr6, {0} │ │ │ │ + muleq r0, sl, sp │ │ │ │ + strdeq r8, [r0], -ip │ │ │ │ + @ instruction: 0xfffffca1 │ │ │ │ + muleq r0, r4, sp │ │ │ │ @ instruction: 0x4605b570 │ │ │ │ - stc 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ + b 15c78d4 <__assert_fail@plt+0x15c59ac> │ │ │ │ svclt 0x00082801 │ │ │ │ andsle r7, r4, r8, lsr #16 │ │ │ │ strcs r4, [r0], #-2060 @ 0xfffff7f4 │ │ │ │ ldrbtmi r4, [r8], #-3596 @ 0xfffff1f4 │ │ │ │ and r4, r5, lr, ror r4 │ │ │ │ ldclcs 4, cr3, [r5], #-4 │ │ │ │ biceq lr, r4, #6144 @ 0x1800 │ │ │ │ ldmdavs r8, {r1, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7f84629 │ │ │ │ - stmdacs r0, {r2, sl, fp, sp, lr, pc} │ │ │ │ - blmi 1bdb48 <__assert_fail@plt+0x1bbc20> │ │ │ │ + stmdacs r0, {r4, r5, r8, fp, sp, lr, pc} │ │ │ │ + blmi 1be0f0 <__assert_fail@plt+0x1bc1c8> │ │ │ │ @ instruction: 0xf853447b │ │ │ │ ldcllt 0, cr0, [r0, #-208]! @ 0xffffff30 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - andeq fp, r0, sl, lsl #24 │ │ │ │ - andeq r4, r2, ip, lsl #10 │ │ │ │ - strdeq r4, [r2], -r0 │ │ │ │ + andeq ip, r0, r6, lsl #28 │ │ │ │ + andeq r3, r2, r4, ror #30 │ │ │ │ + andeq r3, r2, r8, asr #30 │ │ │ │ push {r0, fp, sp} │ │ │ │ @ instruction: 0x461641f0 │ │ │ │ - blmi 780830 <__assert_fail@plt+0x77e908> │ │ │ │ + blmi 780dd8 <__assert_fail@plt+0x77eeb0> │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ ldmdavs pc, {r0, r1, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stcle 15, cr2, [r5, #-0] │ │ │ │ strcs r4, [r0, #-3098] @ 0xfffff3e6 │ │ │ │ stccc 4, cr4, [r4], {124} @ 0x7c │ │ │ │ strcc lr, [r1, #-2] │ │ │ │ @ instruction: 0xd00c42bd │ │ │ │ svcne 0x0004f854 │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ - stmdacs r0, {r1, r3, r4, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ - blmi 53dba0 <__assert_fail@plt+0x53bc78> │ │ │ │ + stmdacs r0, {r1, r2, r8, fp, sp, lr, pc} │ │ │ │ + blmi 53e148 <__assert_fail@plt+0x53c220> │ │ │ │ ldrbtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ pop {r0, r2, r3, r4, sp, lr} │ │ │ │ stccs 1, cr8, [sp, #-960] @ 0xfffffc40 │ │ │ │ ldmdami r1, {r0, r1, r2, r3, r8, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f84478 │ │ │ │ - mulcs r0, lr, ip │ │ │ │ - ldcl 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ + andcs lr, r0, sl, asr #19 │ │ │ │ + b c7970 <__assert_fail@plt+0xc5a48> │ │ │ │ stmdavs r9, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf0064478 │ │ │ │ - ldrtmi pc, [r0], -r9, ror #30 @ │ │ │ │ + @ instruction: 0x4630fc95 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strbmi r2, [r0], -r0, lsl #10 │ │ │ │ @ instruction: 0xf7f83701 │ │ │ │ - bmi 2844b4 <__assert_fail@plt+0x28258c> │ │ │ │ + bmi 283f0c <__assert_fail@plt+0x281fe4> │ │ │ │ ldrbtmi r4, [sl], #-2825 @ 0xfffff4f7 │ │ │ │ andsvs r4, pc, fp, ror r4 @ │ │ │ │ eoreq pc, r5, r2, asr #16 │ │ │ │ svclt 0x0000e7db │ │ │ │ - andeq r4, r2, ip, ror #29 │ │ │ │ - andeq r4, r2, r4, ror #29 │ │ │ │ - andeq pc, r2, r2, lsr #32 │ │ │ │ - andeq fp, r0, r8, lsr #23 │ │ │ │ - andeq fp, r0, r0, lsl #23 │ │ │ │ - andeq r4, r2, lr, lsl #29 │ │ │ │ - andeq r4, r2, r8, lsl #29 │ │ │ │ + andeq r4, r2, r8, lsl #19 │ │ │ │ + andeq r4, r2, r0, lsl #19 │ │ │ │ + andeq lr, r2, sl, ror r0 │ │ │ │ + andeq ip, r0, r4, lsr #27 │ │ │ │ + andeq ip, r0, ip, ror sp │ │ │ │ + andeq r4, r2, sl, lsr #18 │ │ │ │ + andeq r4, r2, r4, lsr #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf8df2802 │ │ │ │ strdlt r8, [r3], ip │ │ │ │ @ instruction: 0x9701e9d1 │ │ │ │ ldrbtmi r4, [r8], #1557 @ 0x615 │ │ │ │ ldcmi 13, cr13, [ip], #-420 @ 0xfffffe5c │ │ │ │ ldmdami ip!, {r9, sl, sp} │ │ │ │ ldrbtmi r4, [r8], #-1148 @ 0xfffffb84 │ │ │ │ strbtvc pc, [fp], #-1284 @ 0xfffffafc @ │ │ │ │ strcc lr, [r1], -r4 │ │ │ │ eorsle r2, r3, ip, lsl lr │ │ │ │ - bleq 1475b0 <__assert_fail@plt+0x145688> │ │ │ │ + bleq 147b58 <__assert_fail@plt+0x145c30> │ │ │ │ @ instruction: 0xf7f84639 │ │ │ │ - stmdacs r0, {r1, r3, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r2, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4648d1f5 │ │ │ │ @ instruction: 0xf7ff4c34 │ │ │ │ @ instruction: 0xf506ff69 │ │ │ │ ldrbtmi r7, [ip], #-256 @ 0xffffff00 │ │ │ │ ldrdgt pc, [r8], #143 @ 0x8f │ │ │ │ stmdavs r4!, {r0, r1, r5, r9, sl, lr} │ │ │ │ andgt pc, ip, r8, asr r8 @ │ │ │ │ @@ -7514,1718 +7876,1278 @@ │ │ │ │ streq lr, [r4, r3, lsl #22] │ │ │ │ strcs lr, [r4], #-3012 @ 0xfffff43c │ │ │ │ ldrtmi r6, [r4], #-2174 @ 0xfffff782 │ │ │ │ @ instruction: 0x01243601 │ │ │ │ stmdaeq r4, {r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ andcs pc, r4, ip, asr #16 │ │ │ │ andne pc, r4, r8, asr #17 │ │ │ │ - bl ff647488 <__assert_fail@plt+0xff645560> │ │ │ │ + stmdb r4, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdami r7!, {r0, r1, r9, sl, lr} │ │ │ │ andcc pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf7f84478 │ │ │ │ - ldrsbtvs lr, [lr], #-178 @ 0xffffff4e │ │ │ │ + ldrshtvs lr, [lr], #-142 @ 0xffffff72 │ │ │ │ andeq pc, ip, r8, asr #17 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stcmi 6, cr4, [r1], #-288 @ 0xfffffee0 │ │ │ │ @ instruction: 0xff3cf7ff │ │ │ │ andcs pc, r6, #64, 4 │ │ │ │ stmdavs r3!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ streq lr, [r3], #2820 @ 0xb04 │ │ │ │ movwcs lr, #15299 @ 0x3bc3 │ │ │ │ ldrtmi r6, [r3], #-2150 @ 0xfffff79a │ │ │ │ tsteq fp, r1, lsl #12 │ │ │ │ ldmdami r7, {r0, r9, sl, lr} │ │ │ │ andgt pc, r0, r8, asr r8 @ │ │ │ │ - bl 31b550 <__assert_fail@plt+0x319628> │ │ │ │ + bl 31baf8 <__assert_fail@plt+0x319bd0> │ │ │ │ @ instruction: 0xf84c0803 │ │ │ │ ldrbtmi r1, [r8], #-3 │ │ │ │ andcs pc, r4, r8, asr #17 │ │ │ │ - bl feb474e0 <__assert_fail@plt+0xfeb455b8> │ │ │ │ + ldm r8, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r3, lsl #12 │ │ │ │ andcc pc, r8, r8, asr #17 │ │ │ │ - bl fe9c74ec <__assert_fail@plt+0xfe9c55c4> │ │ │ │ + ldm r2, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c86066 │ │ │ │ strtmi r0, [r8], -ip │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ stmiavs lr, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ stmdami sp, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stmdavs r9, {r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x96004478 │ │ │ │ - cdp2 0, 12, cr15, cr12, cr6, {0} │ │ │ │ + blx ffe45aee <__assert_fail@plt+0xffe43bc6> │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - andeq r4, r2, lr, asr #19 │ │ │ │ - andeq r4, r2, ip, lsl r4 │ │ │ │ - andeq fp, r0, lr, asr #22 │ │ │ │ - andeq lr, r2, sl, ror pc │ │ │ │ + andeq r4, r2, r6, lsr #8 │ │ │ │ + andeq r3, r2, r4, ror lr │ │ │ │ + andeq ip, r0, sl, asr #26 │ │ │ │ + ldrdeq sp, [r2], -r2 │ │ │ │ muleq r0, ip, r1 │ │ │ │ - andeq r8, r0, ip, lsr #26 │ │ │ │ - andeq lr, r2, r0, lsr #30 │ │ │ │ - andeq sp, r0, lr, asr #19 │ │ │ │ - andeq fp, r0, r4, lsl #21 │ │ │ │ + andeq r8, r0, r4, lsl #15 │ │ │ │ + andeq sp, r2, r8, ror pc │ │ │ │ + @ instruction: 0x0000e1be │ │ │ │ + andeq ip, r0, r0, lsl #25 │ │ │ │ ldrbtlt r4, [r0], #2592 @ 0xa20 │ │ │ │ - bl 9a748 <__assert_fail@plt+0x98820> │ │ │ │ + bl 9acf0 <__assert_fail@plt+0x98dc8> │ │ │ │ svcmi 0x001f0281 │ │ │ │ - ldrbtmi r6, [pc], #-2133 @ 9568 <__assert_fail@plt+0x7640> │ │ │ │ + ldrbtmi r6, [pc], #-2133 @ 9b10 <__assert_fail@plt+0x7be8> │ │ │ │ ldcle 13, cr2, [ip, #-0] │ │ │ │ vst1.8 {d20-d21}, [pc :64]! │ │ │ │ movwcs r6, #1151 @ 0x47f │ │ │ │ - blx 11f872 <__assert_fail@plt+0x11d94a> │ │ │ │ + blx 11fe1a <__assert_fail@plt+0x11def2> │ │ │ │ and r6, r5, r1, lsl #8 │ │ │ │ svcvc 0x007af5b2 │ │ │ │ movwcc sp, #4126 @ 0x101e │ │ │ │ mulle lr, sp, r2 │ │ │ │ stmiapl r2!, {r1, r3, r4, r8} │ │ │ │ mvnsle r4, r2, lsl #5 │ │ │ │ - bl ff05bde8 <__assert_fail@plt+0xff059ec0> │ │ │ │ + bl ff05c390 <__assert_fail@plt+0xff05a468> │ │ │ │ strmi r2, [fp], #-257 @ 0xfffffeff │ │ │ │ - bl 19f884 <__assert_fail@plt+0x19d95c> │ │ │ │ + bl 19fe2c <__assert_fail@plt+0x19df04> │ │ │ │ ldcllt 3, cr1, [r0], #12 │ │ │ │ andsvs r4, r3, r8, lsl r6 │ │ │ │ - blmi 45b368 <__assert_fail@plt+0x459440> │ │ │ │ + blmi 45b910 <__assert_fail@plt+0x4599e8> │ │ │ │ ldrbtmi r4, [fp], #-2319 @ 0xfffff6f1 │ │ │ │ ldrbvs r4, [r8], #-1562 @ 0xfffff9e6 │ │ │ │ svceq 0x0040f842 │ │ │ │ ldmdapl r9!, {r0, r1, r4, r9, sl, lr}^ │ │ │ │ ldcllt 6, cr4, [r0], #96 @ 0x60 │ │ │ │ ldrbmi r6, [r0, -sl]! │ │ │ │ smlabtcs r1, r1, fp, lr │ │ │ │ strmi r4, [fp], #-2568 @ 0xfffff5f8 │ │ │ │ movwne lr, #15110 @ 0x3b06 │ │ │ │ ldcllt 8, cr5, [r0], #740 @ 0x2e4 │ │ │ │ ldrdvs r6, [fp], -sl │ │ │ │ @ instruction: 0x46186010 │ │ │ │ svclt 0x00004770 │ │ │ │ - muleq r2, r4, lr │ │ │ │ - andeq r4, r2, sl, lsr #17 │ │ │ │ + andeq sp, r2, ip, ror #29 │ │ │ │ + andeq r4, r2, r2, lsl #6 │ │ │ │ muleq r0, ip, r1 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - andeq r4, r2, sl, ror #25 │ │ │ │ + andeq r4, r2, r6, lsl #15 │ │ │ │ @ instruction: 0x4601b538 │ │ │ │ rsbcs r4, r4, #120, 26 @ 0x1e00 │ │ │ │ @ instruction: 0xf105447d │ │ │ │ strtmi r0, [r0], -r4, asr #8 │ │ │ │ - bl 1d475e4 <__assert_fail@plt+0x1d456bc> │ │ │ │ + stmia r0!, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204975 │ │ │ │ ldrbtmi r2, [r9], #-516 @ 0xfffffdfc │ │ │ │ - mrrc 7, 15, pc, ip, cr8 @ │ │ │ │ + stmib r8, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ ldrbtmi r4, [ip], #-3186 @ 0xfffff38e │ │ │ │ umaalcc pc, r5, r4, r8 @ │ │ │ │ rsble r2, r0, r8, lsr #22 │ │ │ │ ldrbtmi r4, [fp], #-2928 @ 0xfffff490 │ │ │ │ subeq pc, r4, #-1073741824 @ 0xc0000000 │ │ │ │ umaalcc pc, r4, r3, r8 @ │ │ │ │ tstle r2, r9, asr #22 │ │ │ │ - blcs 10e7780 <__assert_fail@plt+0x10e5858> │ │ │ │ - blmi 1b3d758 <__assert_fail@plt+0x1b3b830> │ │ │ │ + blcs 10e7d28 <__assert_fail@plt+0x10e5e00> │ │ │ │ + blmi 1b3dd00 <__assert_fail@plt+0x1b3bdd8> │ │ │ │ @ instruction: 0xf103447b │ │ │ │ @ instruction: 0xf8930244 │ │ │ │ - blcs 1115754 <__assert_fail@plt+0x111382c> │ │ │ │ - blmi 1a7d724 <__assert_fail@plt+0x1a7b7fc> │ │ │ │ + blcs 1115cfc <__assert_fail@plt+0x1113dd4> │ │ │ │ + blmi 1a7dccc <__assert_fail@plt+0x1a7bda4> │ │ │ │ @ instruction: 0xf103447b │ │ │ │ @ instruction: 0xf8930244 │ │ │ │ - blcs 1555764 <__assert_fail@plt+0x155383c> │ │ │ │ + blcs 1555d0c <__assert_fail@plt+0x1553de4> │ │ │ │ ldmdavc r3, {r1, r8, ip, lr, pc}^ │ │ │ │ rsble r2, r4, r0, asr fp │ │ │ │ ldrbtmi r4, [fp], #-2916 @ 0xfffff49c │ │ │ │ subeq pc, r4, #-1073741824 @ 0xc0000000 │ │ │ │ umaalcc pc, r4, r3, r8 @ │ │ │ │ subsle r2, r3, lr, asr fp │ │ │ │ ldrbtmi r4, [fp], #-2913 @ 0xfffff49f │ │ │ │ subeq pc, r4, #-1073741824 @ 0xc0000000 │ │ │ │ umaalcc pc, r4, r3, r8 @ │ │ │ │ tstle r2, lr, asr fp │ │ │ │ - blcs 12677cc <__assert_fail@plt+0x12658a4> │ │ │ │ + blcs 1267d74 <__assert_fail@plt+0x1265e4c> │ │ │ │ mrrcmi 0, 6, sp, sp, cr12 @ │ │ │ │ ldrbtmi r4, [ip], #-2397 @ 0xfffff6a3 │ │ │ │ strbeq pc, [r4, #-260] @ 0xfffffefc @ │ │ │ │ @ instruction: 0x46284479 │ │ │ │ - b 1cc7674 <__assert_fail@plt+0x1cc574c> │ │ │ │ + svc 0x009ef7f7 │ │ │ │ rsbsle r2, r7, r0, lsl #16 │ │ │ │ umaalcc pc, r4, r4, r8 @ │ │ │ │ cmple r8, lr, asr fp │ │ │ │ umaalcc pc, r5, r4, r8 @ │ │ │ │ cmple r4, fp, asr fp │ │ │ │ umaalcc pc, r6, r4, r8 @ │ │ │ │ ldrbtmi r4, [r8], #-2132 @ 0xfffff7ac │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ ldmdavc r3, {r3, r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ bicle r2, r4, r3, asr #22 │ │ │ │ ldmdami r1, {r0, r1, r4, r7, fp, ip, sp, lr}^ │ │ │ │ - blcs 1a8a4 <__assert_fail@plt+0x1897c> │ │ │ │ + blcs 1ae4c <__assert_fail@plt+0x18f24> │ │ │ │ ldclt 1, cr13, [r8, #-764]! @ 0xfffffd04 │ │ │ │ stmdami pc, {r0, r1, r4, r7, fp, ip, sp, lr}^ @ │ │ │ │ - blcs 1a8b0 <__assert_fail@plt+0x18988> │ │ │ │ + blcs 1ae58 <__assert_fail@plt+0x18f30> │ │ │ │ ldclt 1, cr13, [r8, #-708]! @ 0xfffffd3c │ │ │ │ cmppeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ rsbcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - b fe1476c0 <__assert_fail@plt+0xfe145798> │ │ │ │ + svc 0x00b0f7f7 │ │ │ │ @ instruction: 0xf104e798 │ │ │ │ @ instruction: 0xf1040546 │ │ │ │ rsbcs r0, r1, #69 @ 0x45 │ │ │ │ - @ instruction: 0xf7f84629 │ │ │ │ - @ instruction: 0xf894ea7c │ │ │ │ - blcs a55810 <__assert_fail@plt+0xa538e8> │ │ │ │ + @ instruction: 0xf7f74629 │ │ │ │ + @ instruction: 0xf894efa8 │ │ │ │ + blcs a55db8 <__assert_fail@plt+0xa53e90> │ │ │ │ stmdami r4, {r1, r2, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8904478 │ │ │ │ - blcs a55820 <__assert_fail@plt+0xa538f8> │ │ │ │ + blcs a55dc8 <__assert_fail@plt+0xa53ea0> │ │ │ │ @ instruction: 0xf100d18c │ │ │ │ subscs r0, pc, #72, 2 │ │ │ │ - @ instruction: 0xf7f83047 │ │ │ │ - str lr, [r5, ip, ror #20] │ │ │ │ - blcs 1367864 <__assert_fail@plt+0x136593c> │ │ │ │ + @ instruction: 0xf7f73047 │ │ │ │ + @ instruction: 0xe785ef98 │ │ │ │ + blcs 1367e0c <__assert_fail@plt+0x1365ee4> │ │ │ │ ldmvc r3, {r3, r5, r7, r8, ip, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-2108 @ 0xfffff7c4 │ │ │ │ @ instruction: 0xd1a32b00 │ │ │ │ ldmvc r3, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r8], #-2106 @ 0xfffff7c6 │ │ │ │ orrsle r2, r5, r0, lsl #22 │ │ │ │ - blmi e78c14 <__assert_fail@plt+0xe76cec> │ │ │ │ + blmi e791bc <__assert_fail@plt+0xe77294> │ │ │ │ @ instruction: 0xf103447b │ │ │ │ @ instruction: 0xf8930244 │ │ │ │ - blcs 1795850 <__assert_fail@plt+0x1793928> │ │ │ │ - blmi dbd7a8 <__assert_fail@plt+0xdbb880> │ │ │ │ + blcs 1795df8 <__assert_fail@plt+0x1793ed0> │ │ │ │ + blmi dbdd50 <__assert_fail@plt+0xdbbe28> │ │ │ │ @ instruction: 0xf103447b │ │ │ │ @ instruction: 0xf8930244 │ │ │ │ - blcs 815860 <__assert_fail@plt+0x813938> │ │ │ │ + blcs 815e08 <__assert_fail@plt+0x813ee0> │ │ │ │ ldmdavc r3, {r0, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ ldmdami r2!, {r0, r1, r3, r4, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ ldclt 4, cr4, [r8, #-480]! @ 0xfffffe20 │ │ │ │ ldmdami r1!, {r0, r1, r4, r7, fp, ip, sp, lr} │ │ │ │ - blcs 1a944 <__assert_fail@plt+0x18a1c> │ │ │ │ + blcs 1aeec <__assert_fail@plt+0x18fc4> │ │ │ │ ldclt 1, cr13, [r8, #-564]! @ 0xfffffdcc │ │ │ │ cmppeq r7, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ rsbcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - b ec7754 <__assert_fail@plt+0xec582c> │ │ │ │ + svc 0x0066f7f7 │ │ │ │ ldmdavc r3, {r0, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, asr #22 │ │ │ │ stmdami sl!, {r0, r1, r4, r7, fp, ip, sp, lr} │ │ │ │ - blcs 1a964 <__assert_fail@plt+0x18a3c> │ │ │ │ + blcs 1af0c <__assert_fail@plt+0x18fe4> │ │ │ │ ldclt 1, cr13, [r8, #-884]! @ 0xfffffc8c │ │ │ │ ldrbtmi r4, [r8], #-2088 @ 0xfffff7d8 │ │ │ │ stcmi 13, cr11, [r8, #-224]! @ 0xffffff20 │ │ │ │ ldrbtmi r4, [sp], #-2344 @ 0xfffff6d8 │ │ │ │ strbeq pc, [r4], #-261 @ 0xfffffefb @ │ │ │ │ @ instruction: 0x46204479 │ │ │ │ - stmib ip!, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x0018f7f7 │ │ │ │ @ instruction: 0x4620b1b0 │ │ │ │ - b fff47788 <__assert_fail@plt+0xfff45860> │ │ │ │ + stmda r8!, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdble sp, {r0, r1, fp, sp} │ │ │ │ umaalpl pc, r4, r5, r8 @ │ │ │ │ - @ instruction: 0xf7f8b155 │ │ │ │ - strtmi lr, [r3], -ip, asr #21 │ │ │ │ + @ instruction: 0xf7f7b155 │ │ │ │ + qsub8mi lr, r3, r8 │ │ │ │ @ instruction: 0xf8526802 │ │ │ │ andsvc r2, sl, r5, lsr #32 │ │ │ │ svcpl 0x0001f813 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ ldrbtmi r4, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ ldclt 0, cr3, [r8, #-272]! @ 0xfffffef0 │ │ │ │ ldrbtmi r4, [r8], #-2074 @ 0xfffff7e6 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - strdeq lr, [r2], -r8 │ │ │ │ - ldrdeq fp, [r0], -lr │ │ │ │ - ldrdeq lr, [r2], -sl │ │ │ │ - andeq lr, r2, lr, asr #27 │ │ │ │ - @ instruction: 0x0002edb8 │ │ │ │ - andeq lr, r2, r8, lsr #27 │ │ │ │ - muleq r2, r2, sp │ │ │ │ - andeq lr, r2, r2, lsl #27 │ │ │ │ - andeq lr, r2, sl, ror #26 │ │ │ │ - andeq fp, r0, r4, ror #18 │ │ │ │ - andeq fp, r0, lr, lsr #18 │ │ │ │ - andeq fp, r0, ip, lsl #18 │ │ │ │ - strdeq fp, [r0], -ip │ │ │ │ - strdeq lr, [r2], -r4 │ │ │ │ - @ instruction: 0x0000b8b2 │ │ │ │ - andeq fp, r0, r6, lsr sp │ │ │ │ - @ instruction: 0x0002ecbc │ │ │ │ - andeq lr, r2, ip, lsr #25 │ │ │ │ - andeq fp, r0, r8, asr #16 │ │ │ │ - andeq fp, r0, r8, ror r8 │ │ │ │ - andeq fp, r0, r0, ror #16 │ │ │ │ - ldrdeq fp, [r0], -r2 │ │ │ │ - andeq lr, r2, lr, asr ip │ │ │ │ - andeq fp, r0, ip, asr r8 │ │ │ │ - andeq lr, r2, r6, lsr #24 │ │ │ │ - andeq fp, r0, sl, asr #15 │ │ │ │ + andeq sp, r2, r0, asr lr │ │ │ │ + ldrdeq ip, [r0], -sl │ │ │ │ + andeq sp, r2, r2, lsr lr │ │ │ │ + andeq sp, r2, r6, lsr #28 │ │ │ │ + andeq sp, r2, r0, lsl lr │ │ │ │ + andeq sp, r2, r0, lsl #28 │ │ │ │ + andeq sp, r2, sl, ror #27 │ │ │ │ + ldrdeq sp, [r2], -sl │ │ │ │ + andeq sp, r2, r2, asr #27 │ │ │ │ + andeq ip, r0, r0, ror #22 │ │ │ │ + andeq ip, r0, sl, lsr #22 │ │ │ │ + andeq ip, r0, r8, lsl #22 │ │ │ │ + strdeq ip, [r0], -r8 │ │ │ │ + andeq sp, r2, ip, asr #26 │ │ │ │ + andeq ip, r0, lr, lsr #21 │ │ │ │ + andeq ip, r0, r2, lsr pc │ │ │ │ + andeq sp, r2, r4, lsl sp │ │ │ │ + andeq sp, r2, r4, lsl #26 │ │ │ │ + andeq ip, r0, r4, asr #20 │ │ │ │ + andeq ip, r0, r4, ror sl │ │ │ │ + andeq ip, r0, ip, asr sl │ │ │ │ + andeq ip, r0, lr, asr #27 │ │ │ │ + @ instruction: 0x0002dcb6 │ │ │ │ + andeq ip, r0, r8, asr sl │ │ │ │ + andeq sp, r2, lr, ror ip │ │ │ │ + andeq ip, r0, r6, asr #19 │ │ │ │ ldrblt r4, [r0, #-2836]! @ 0xfffff4ec │ │ │ │ - bl daa34 <__assert_fail@plt+0xd8b0c> │ │ │ │ + bl dafdc <__assert_fail@plt+0xd90b4> │ │ │ │ cdpmi 3, 1, cr0, cr3, cr0, {4} │ │ │ │ ldrbtmi r6, [lr], #-2141 @ 0xfffff7a3 │ │ │ │ ldcle 13, cr2, [ip, #-0] │ │ │ │ @ instruction: 0xf44f4c11 │ │ │ │ andcs r6, r0, #-67108863 @ 0xfc000001 │ │ │ │ - blx dfd3a <__assert_fail@plt+0xdde12> │ │ │ │ + blx e02e2 <__assert_fail@plt+0xde3ba> │ │ │ │ and r6, r2, r0, lsl #6 │ │ │ │ addsmi r3, r5, #268435456 @ 0x10000000 │ │ │ │ ldmdavs ip, {r1, r2, r3, ip, lr, pc}^ │ │ │ │ addmi r3, ip, #16, 6 @ 0x40000000 │ │ │ │ - bl ff03e054 <__assert_fail@plt+0xff03c12c> │ │ │ │ + bl ff03e5fc <__assert_fail@plt+0xff03c6d4> │ │ │ │ strmi r2, [r2], #-0 │ │ │ │ ldmpl r0!, {r1, r4, r8} │ │ │ │ - bl f47860 <__assert_fail@plt+0xf45938> │ │ │ │ + stmda r8!, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr4, cr15, {7} │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ stmdami r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ ldcllt 4, cr4, [r0, #-480]! @ 0xfffffe20 │ │ │ │ - andeq lr, r2, ip, lsr #23 │ │ │ │ - andeq r4, r2, r2, asr #11 │ │ │ │ + andeq sp, r2, r4, lsl #24 │ │ │ │ + andeq r4, r2, sl, lsl r0 │ │ │ │ muleq r0, ip, r1 │ │ │ │ - andeq fp, r0, r6, ror r7 │ │ │ │ - andeq fp, r0, r0, ror r7 │ │ │ │ + andeq ip, r0, r2, ror r9 │ │ │ │ + andeq ip, r0, ip, ror #18 │ │ │ │ addlt fp, r4, r0, lsl r5 │ │ │ │ andcs r4, r0, #1179648 @ 0x120000 │ │ │ │ @ instruction: 0x46114c12 │ │ │ │ ldrbtmi r4, [r8], #-2834 @ 0xfffff4ee │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - ldc2l 0, cr15, [sl, #24]! │ │ │ │ + blx 9c5e86 <__assert_fail@plt+0x9c3f5e> │ │ │ │ stmdals r3, {r0, r1, r2, r3, r8, fp, lr} │ │ │ │ stcmi 4, cr4, [pc], {121} @ 0x79 │ │ │ │ - cdp2 0, 5, cr15, cr12, cr6, {0} │ │ │ │ - blmi 3db90c <__assert_fail@plt+0x3d99e4> │ │ │ │ + blx fe245e92 <__assert_fail@plt+0xfe243f6a> │ │ │ │ + blmi 3dbeb4 <__assert_fail@plt+0x3d9f8c> │ │ │ │ ldrbtmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrbtmi r4, [ip], #-1553 @ 0xfffff9ef │ │ │ │ strls r4, [r0], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf0069003 │ │ │ │ - stmdbmi fp, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi fp, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r9], #-2051 @ 0xfffff7fd │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0064010 │ │ │ │ - svclt 0x0000be49 │ │ │ │ - andeq fp, r0, lr, asr #14 │ │ │ │ - andeq fp, r0, r4, asr r7 │ │ │ │ + svclt 0x0000bb75 │ │ │ │ + andeq ip, r0, sl, asr #18 │ │ │ │ + andeq ip, r0, r0, asr r9 │ │ │ │ @ instruction: 0xfffffb71 │ │ │ │ - andeq fp, r0, r0, ror #14 │ │ │ │ - andeq fp, r0, lr, ror #15 │ │ │ │ - andeq fp, r0, sl, ror #15 │ │ │ │ + andeq ip, r0, ip, asr r9 │ │ │ │ + andeq ip, r0, sl, ror #19 │ │ │ │ + andeq ip, r0, r6, ror #19 │ │ │ │ @ instruction: 0xfffffab5 │ │ │ │ - andeq fp, r0, sl, ror #15 │ │ │ │ + andeq ip, r0, r6, ror #19 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ mcrrmi 6, 9, r4, r3, cr0 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addlt r4, r4, r2, asr #20 │ │ │ │ @ instruction: 0xf50d447c │ │ │ │ stmdacs r2, {r7, r8, r9, ip, lr} │ │ │ │ movweq pc, #49411 @ 0xc103 @ │ │ │ │ svclt 0x000858a2 │ │ │ │ ldrdls pc, [r4], -r1 │ │ │ │ andsvs r6, sl, r2, lsl r8 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8dfd002 │ │ │ │ ldrbtmi r9, [r9], #236 @ 0xec │ │ │ │ @ instruction: 0x4648493a │ │ │ │ - @ instruction: 0xf7f84479 │ │ │ │ - @ instruction: 0x4605e932 │ │ │ │ + @ instruction: 0xf7f74479 │ │ │ │ + @ instruction: 0x4605ee5e │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf10daf04 │ │ │ │ @ instruction: 0xf1a70a0c │ │ │ │ strbmi r0, [r1], -ip, lsl #12 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ - stc2 7, cr15, [lr], {254} @ 0xfe │ │ │ │ + ldc2l 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ ldrbmi r5, [r0], -r0, lsl #3 │ │ │ │ - stmdb sl, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc 7, 3, APSR_nzcv, cr6, cr7, {7} │ │ │ │ eor fp, r5, r0, lsl r9 │ │ │ │ andmi pc, r0, sl, lsl #16 │ │ │ │ - @ instruction: 0xf7f84650 │ │ │ │ - stmdacc r1, {r2, r3, r9, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f74650 │ │ │ │ + stmdacc r1, {r3, r4, r5, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ andne pc, r0, sl, lsl r8 @ │ │ │ │ svclt 0x0018290d │ │ │ │ svclt 0x000c290a │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf89ad0f0 │ │ │ │ - blcs 2559a4 <__assert_fail@plt+0x253a7c> │ │ │ │ + blcs 255f4c <__assert_fail@plt+0x254024> │ │ │ │ mrcne 1, 7, sp, cr11, cr2, {1} │ │ │ │ - blcs 879f8 <__assert_fail@plt+0x85ad0> │ │ │ │ - bcs 255db4 <__assert_fail@plt+0x253e8c> │ │ │ │ - bl 2bdd9c <__assert_fail@plt+0x2bbe74> │ │ │ │ + blcs 87fa0 <__assert_fail@plt+0x86078> │ │ │ │ + bcs 25635c <__assert_fail@plt+0x254434> │ │ │ │ + bl 2be344 <__assert_fail@plt+0x2bc41c> │ │ │ │ ldrtmi r0, [r0], -r1, lsl #4 │ │ │ │ - blx ffc479b6 <__assert_fail@plt+0xffc45a8e> │ │ │ │ + ldc2l 7, cr15, [sl], {254} @ 0xfe │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ ldrbmi r5, [r0], -r0, lsl #3 │ │ │ │ - stmdb r4!, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc 7, 2, APSR_nzcv, cr0, cr7, {7} │ │ │ │ bicsle r2, fp, r0, lsl #16 │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf1b8ea3a │ │ │ │ + @ instruction: 0xf7f74628 │ │ │ │ + @ instruction: 0xf1b8ef66 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ ldrle r0, [r7], #-1883 @ 0xfffff8a5 │ │ │ │ @ instruction: 0x46494816 │ │ │ │ @ instruction: 0xf0064478 │ │ │ │ - ldmdbmi r5, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r5, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ orrpl pc, r0, #54525952 @ 0x3400000 │ │ │ │ movwcc r4, #51727 @ 0xca0f │ │ │ │ stmpl sl, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdavs sl, {r0, r4, fp, sp, lr} │ │ │ │ tstle r2, r1, asr r0 │ │ │ │ @ instruction: 0xf50d4640 │ │ │ │ andlt r5, r4, r0, lsl #27 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xe7d24652 │ │ │ │ - @ instruction: 0xf0044640 │ │ │ │ - strmi pc, [r0], fp, lsr #19 │ │ │ │ + @ instruction: 0xf0034640 │ │ │ │ + @ instruction: 0x4680fe3b │ │ │ │ stmdami sl, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ - mrrc2 0, 0, pc, r0, cr6 @ │ │ │ │ - @ instruction: 0xf7f8e7e1 │ │ │ │ - svclt 0x0000e91e │ │ │ │ - andeq r4, r2, r8, ror #9 │ │ │ │ + @ instruction: 0xf97cf006 │ │ │ │ + @ instruction: 0xf7f7e7e1 │ │ │ │ + svclt 0x0000ee4a │ │ │ │ + andeq r3, r2, r0, asr #30 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - muleq r0, r2, r8 │ │ │ │ - andeq fp, r0, r8, ror r5 │ │ │ │ - andeq fp, r0, r4, ror #21 │ │ │ │ - andeq r4, r2, ip, lsl r4 │ │ │ │ - andeq fp, r0, r6, lsl #21 │ │ │ │ + andeq r8, r0, sl, ror #5 │ │ │ │ + andeq fp, r0, r0, ror #3 │ │ │ │ + andeq ip, r0, r0, ror #25 │ │ │ │ + andeq r3, r2, r4, ror lr │ │ │ │ + andeq ip, r0, r2, lsl #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stc 8, cr2, [sp, #-8]! │ │ │ │ @ instruction: 0xf8df8b02 │ │ │ │ cdp 1, 0, cr8, cr8, cr8, {1} │ │ │ │ ldrbtmi r2, [r8], #2704 @ 0xa90 │ │ │ │ rsbsle fp, r2, r3, lsl #1 │ │ │ │ ldrbtmi r4, [fp], #-2887 @ 0xfffff4b9 │ │ │ │ stmdbmi r7, {r0, r8, r9, ip, pc}^ │ │ │ │ ldrbtmi r9, [r9], #-2049 @ 0xfffff7ff │ │ │ │ - stmia r4!, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldcl 7, cr15, [r0, #988] @ 0x3dc │ │ │ │ cdpcs 6, 0, cr4, cr0, cr6, {0} │ │ │ │ mrc 0, 0, sp, cr8, cr5, {3} │ │ │ │ - @ instruction: 0xf0040a90 │ │ │ │ - @ instruction: 0xee18f94f │ │ │ │ + @ instruction: 0xf0030a90 │ │ │ │ + mrc 13, 0, APSR_nzcv, cr8, cr15, {6} │ │ │ │ @ instruction: 0xf8df4a90 │ │ │ │ @ instruction: 0xf8df9104 │ │ │ │ - blmi 1075e9c <__assert_fail@plt+0x1073f74> │ │ │ │ + blmi 1076444 <__assert_fail@plt+0x107451c> │ │ │ │ ldrbtmi r4, [fp], #1273 @ 0x4f9 │ │ │ │ movwls r4, #1147 @ 0x47b │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ - @ instruction: 0xf940f004 │ │ │ │ + ldc2l 0, cr15, [r0, #12] │ │ │ │ svclt 0x008c4287 │ │ │ │ andcs r2, r1, r0 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0xb3b82000 │ │ │ │ - @ instruction: 0xf0044620 │ │ │ │ - blmi e47f88 <__assert_fail@plt+0xe46060> │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + blmi e49770 <__assert_fail@plt+0xe47848> │ │ │ │ andpl pc, r3, r8, asr r8 @ │ │ │ │ strmi r4, [r2], r9, lsr #12 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - bl feac8e00 <__assert_fail@plt+0xfeac6ed8> │ │ │ │ - blls c2e4 <__assert_fail@plt+0xa3bc> │ │ │ │ + bl feac9750 <__assert_fail@plt+0xfeac7828> │ │ │ │ + blls c88c <__assert_fail@plt+0xa964> │ │ │ │ strtmi fp, [r9], -r0, lsr #2 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - strmi pc, [r3], -r7, asr #25 │ │ │ │ + @ instruction: 0x4603fdb1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ cdp 13, 0, cr13, cr8, cr11, {0} │ │ │ │ strcs r3, [r0, #-2576] @ 0xfffff5f0 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #10 │ │ │ │ - @ instruction: 0xf7f82009 │ │ │ │ - strmi lr, [sl, #2490]! @ 0x9ba │ │ │ │ + @ instruction: 0xf7f72009 │ │ │ │ + strmi lr, [sl, #3814]! @ 0xee6 │ │ │ │ mrc 1, 0, sp, cr8, cr8, {7} │ │ │ │ @ instruction: 0xf8d93a10 │ │ │ │ - bcs 11af8 <__assert_fail@plt+0xfbd0> │ │ │ │ + bcs 120a0 <__assert_fail@plt+0x10178> │ │ │ │ ldrbmi sp, [sl], -r9, lsl #22 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - ldmib r2, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0044620 │ │ │ │ - strmi pc, [r4], -r5, lsl #17 │ │ │ │ - bmi 8c3a1c <__assert_fail@plt+0x8c1af4> │ │ │ │ + mrc 7, 5, APSR_nzcv, cr14, cr7, {7} │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0x4604fd15 │ │ │ │ + bmi 8c3fc4 <__assert_fail@plt+0x8c209c> │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf7f8447a │ │ │ │ - ldrb lr, [r3, r8, lsl #19]! │ │ │ │ + @ instruction: 0xf7f7447a │ │ │ │ + @ instruction: 0xe7f3eeb4 │ │ │ │ @ instruction: 0xf8584b1f │ │ │ │ ldmdavs fp, {r0, r1, ip, sp} │ │ │ │ @ instruction: 0xd00242b3 │ │ │ │ - @ instruction: 0xf7f84630 │ │ │ │ - ldmdami ip, {r2, r3, r7, r8, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f74630 │ │ │ │ + ldmdami ip, {r3, r4, r5, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ - blx ff1c5b52 <__assert_fail@plt+0xff1c3c2a> │ │ │ │ - beq fe44539c <__assert_fail@plt+0xfe443474> │ │ │ │ + @ instruction: 0xf8f2f006 │ │ │ │ + beq fe445944 <__assert_fail@plt+0xfe443a1c> │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ stmdavs sl, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ andls r7, r1, #1245184 @ 0x130000 │ │ │ │ orrle r2, sl, sp, lsr #22 │ │ │ │ - blcs 27ca0 <__assert_fail@plt+0x25d78> │ │ │ │ - blmi 47e174 <__assert_fail@plt+0x47c24c> │ │ │ │ + blcs 28248 <__assert_fail@plt+0x26320> │ │ │ │ + blmi 47e71c <__assert_fail@plt+0x47c7f4> │ │ │ │ andcc pc, r3, r8, asr r8 @ │ │ │ │ mcrcs 8, 0, r6, cr0, cr14, {0} │ │ │ │ ldmdami r0, {r0, r3, r7, r8, ip, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ - blx feb45b86 <__assert_fail@plt+0xfeb43c5e> │ │ │ │ - beq fe4453d0 <__assert_fail@plt+0xfe4434a8> │ │ │ │ + @ instruction: 0xf8d8f006 │ │ │ │ + beq fe445978 <__assert_fail@plt+0xfe443a50> │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - @ instruction: 0x000243b6 │ │ │ │ - andeq r8, r0, sl, ror r7 │ │ │ │ - andeq r7, r0, r2, ror #29 │ │ │ │ - andeq r4, r2, r8, asr r8 │ │ │ │ - andeq fp, r0, sl, ror sl │ │ │ │ - andeq r8, r0, ip, asr #14 │ │ │ │ + andeq r3, r2, lr, lsl #28 │ │ │ │ + ldrdeq r8, [r0], -r2 │ │ │ │ + andeq r7, r0, sl, lsr r9 │ │ │ │ + strdeq r4, [r2], -r4 @ │ │ │ │ + andeq ip, r0, r6, ror ip │ │ │ │ + andeq r8, r0, r4, lsr #3 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - strdeq fp, [r0], -r4 │ │ │ │ + strdeq ip, [r0], -r0 │ │ │ │ @ instruction: 0x000001b8 │ │ │ │ - ldrdeq fp, [r0], -sl │ │ │ │ - andeq fp, r0, lr, ror r9 │ │ │ │ + ldrdeq ip, [r0], -r6 │ │ │ │ + andeq ip, r0, sl, ror fp │ │ │ │ addlt fp, r2, r0, lsl r5 │ │ │ │ andcs r4, r0, #16, 24 @ 0x1000 │ │ │ │ @ instruction: 0x46114b10 │ │ │ │ ldrbtmi r4, [ip], #-2064 @ 0xfffff7f0 │ │ │ │ strls r4, [r0], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf0064478 │ │ │ │ - blmi 3c8db0 <__assert_fail@plt+0x3c6e88> │ │ │ │ + blmi 3c8808 <__assert_fail@plt+0x3c68e0> │ │ │ │ andcs r4, r0, #917504 @ 0xe0000 │ │ │ │ strls r4, [r0], #-1553 @ 0xfffff9ef │ │ │ │ ldrbtmi r4, [r8], #-1147 @ 0xfffffb85 │ │ │ │ - ldc2l 0, cr15, [r2], #-24 @ 0xffffffe8 │ │ │ │ + @ instruction: 0xf99ef006 │ │ │ │ stmdbmi ip, {r0, r1, r3, sl, fp, lr} │ │ │ │ stmdami ip, {r8, r9, sp} │ │ │ │ ldrbtmi r4, [r9], #-1148 @ 0xfffffb84 │ │ │ │ ldrbtmi r4, [r8], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0069400 │ │ │ │ - andlt pc, r2, r7, ror #24 │ │ │ │ + mullt r2, r3, r9 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - andeq r8, r0, r6, lsl #6 │ │ │ │ + andeq r7, r0, lr, asr sp │ │ │ │ @ instruction: 0xfffffe8d │ │ │ │ - andeq fp, r0, r4, ror r9 │ │ │ │ + andeq ip, r0, r0, ror fp │ │ │ │ @ instruction: 0xfffffd49 │ │ │ │ - andeq fp, r0, r2, ror r9 │ │ │ │ - andeq fp, r0, r4, lsl #19 │ │ │ │ - andeq r4, r2, r6, lsl #14 │ │ │ │ - andeq fp, r0, lr, ror #18 │ │ │ │ + andeq ip, r0, lr, ror #22 │ │ │ │ + andeq ip, r0, r0, lsl #23 │ │ │ │ + andeq r4, r2, r2, lsr #3 │ │ │ │ + andeq ip, r0, sl, ror #22 │ │ │ │ ldrlt r2, [r8, #-2050]! @ 0xfffff7fe │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ stcle 0, cr13, [r7], {36} @ 0x24 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, fp, lr} │ │ │ │ @ instruction: 0xf0064478 │ │ │ │ - strtmi pc, [fp], -pc, asr #22 │ │ │ │ + @ instruction: 0x462bf87b │ │ │ │ ldclt 6, cr4, [r8, #-96]! @ 0xffffffa0 │ │ │ │ ldmdavc sl, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xd1282a2d │ │ │ │ stmdbcs r2!, {r0, r3, r4, r6, fp, ip, sp, lr}^ │ │ │ │ - bcs b7dcdc <__assert_fail@plt+0xb7bdb4> │ │ │ │ + bcs b7e284 <__assert_fail@plt+0xb7c35c> │ │ │ │ ldmdavc sl, {r0, r1, r5, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xd1202a66 │ │ │ │ ldmiblt r3!, {r0, r1, r3, r4, r7, fp, ip, sp, lr}^ │ │ │ │ strtmi r6, [r9], -r0, lsr #17 │ │ │ │ - @ instruction: 0xf93ef004 │ │ │ │ + stc2l 0, cr15, [lr, #12] │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ ldmdbmi sl, {r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrbtmi r6, [r9], #-2210 @ 0xfffff75e │ │ │ │ - @ instruction: 0xf83cf001 │ │ │ │ + blx 846208 <__assert_fail@plt+0x8442e0> │ │ │ │ strb r4, [r1, fp, lsr #12]! │ │ │ │ stmdavc r3, {r3, r6, fp, sp, lr} │ │ │ │ tstle r6, sp, lsr #22 │ │ │ │ - blcs 18a7d7c <__assert_fail@plt+0x18a5e54> │ │ │ │ + blcs 18a8324 <__assert_fail@plt+0x18a63fc> │ │ │ │ stmvc r2, {r0, r1, r8, ip, lr, pc} │ │ │ │ - blcs 19b80a0 <__assert_fail@plt+0x19b6178> │ │ │ │ + blcs 19b8648 <__assert_fail@plt+0x19b6720> │ │ │ │ @ instruction: 0x4629d0d0 │ │ │ │ - @ instruction: 0xf926f004 │ │ │ │ + ldc2 0, cr15, [r6, #12]! │ │ │ │ strmi fp, [r5], -r8, lsr #3 │ │ │ │ strtmi lr, [fp], -sl, asr #15 │ │ │ │ ldclt 6, cr4, [r8, #-96]! @ 0xffffffa0 │ │ │ │ stmdbcs r0, {r0, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ stmiavs r0!, {r0, r1, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ - @ instruction: 0xf0044629 │ │ │ │ - strmi pc, [r3], -r9, asr #18 │ │ │ │ + @ instruction: 0xf0034629 │ │ │ │ + @ instruction: 0x4603fdd9 │ │ │ │ bicle r2, r3, r0, lsl #16 │ │ │ │ stmiavs r2!, {r3, r8, fp, lr} │ │ │ │ - @ instruction: 0xf0014479 │ │ │ │ - @ instruction: 0x462bf817 │ │ │ │ + @ instruction: 0xf0004479 │ │ │ │ + @ instruction: 0x462bf9fb │ │ │ │ stmdbmi r6, {r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r6, [r9], #-2146 @ 0xfffff79e │ │ │ │ - @ instruction: 0xf810f001 │ │ │ │ + @ instruction: 0xf9f4f000 │ │ │ │ ldr r4, [r5, fp, lsr #12]! │ │ │ │ - andeq fp, r0, r0, ror #19 │ │ │ │ - andeq fp, r0, sl, lsr r9 │ │ │ │ - andeq fp, r0, r8, lsr #18 │ │ │ │ - andeq fp, r0, r2, ror #17 │ │ │ │ + ldrdeq ip, [r0], -ip @ │ │ │ │ + andeq ip, r0, r6, lsr fp │ │ │ │ + andeq ip, r0, r4, lsr #22 │ │ │ │ + ldrdeq ip, [r0], -lr │ │ │ │ addlt fp, r4, r0, lsl r5 │ │ │ │ andcs r4, r0, #589824 @ 0x90000 │ │ │ │ ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - blx ffa45d02 <__assert_fail@plt+0xffa43dda> │ │ │ │ + @ instruction: 0xf914f006 │ │ │ │ stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ andlt r4, r4, r9, ror r4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mcrrlt 0, 0, pc, r8, cr6 @ │ │ │ │ - andeq fp, r0, r2, asr #18 │ │ │ │ - andeq fp, r0, r8, asr #18 │ │ │ │ + ldmdblt r4!, {r1, r2, ip, sp, lr, pc}^ │ │ │ │ + andeq ip, r0, lr, lsr fp │ │ │ │ + andeq ip, r0, r4, asr #22 │ │ │ │ @ instruction: 0xffffff2d │ │ │ │ - andeq fp, r0, ip, asr #18 │ │ │ │ - @ instruction: 0xf7feb508 │ │ │ │ - msrlt (UNDEF: 56), r9 │ │ │ │ - @ instruction: 0x4008e8bd │ │ │ │ - tstcs r0, sl, lsl #4 │ │ │ │ - svclt 0x0040f7f7 │ │ │ │ - rscscc pc, pc, pc, asr #32 │ │ │ │ - svclt 0x0000bd08 │ │ │ │ - @ instruction: 0x4610491a │ │ │ │ - addlt fp, r3, r0, lsr r5 │ │ │ │ - @ instruction: 0x46144479 │ │ │ │ - @ instruction: 0xf7fe9101 │ │ │ │ - @ instruction: 0xb1f0fb95 │ │ │ │ - strtmi r9, [r0], -r1, lsl #18 │ │ │ │ - blx fe447d3a <__assert_fail@plt+0xfe445e12> │ │ │ │ - ldrbtmi r4, [r9], #-2324 @ 0xfffff6ec │ │ │ │ - svc 0x0018f7f7 │ │ │ │ - @ instruction: 0x4d13b9a8 │ │ │ │ - ldrbtmi r4, [sp], #-1568 @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf7fe4629 │ │ │ │ - orrlt pc, r8, r5, lsl #23 │ │ │ │ - strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx fe047d5a <__assert_fail@plt+0xfe045e32> │ │ │ │ - ldrbtmi r4, [r9], #-2318 @ 0xfffff6f2 │ │ │ │ - svc 0x0008f7f7 │ │ │ │ - bmi 37826c <__assert_fail@plt+0x376344> │ │ │ │ - strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf7fe447a │ │ │ │ - strtmi pc, [r0], -r9, lsr #23 │ │ │ │ - ldclt 0, cr11, [r0, #-12]! │ │ │ │ - strtmi r4, [r0], -r9, lsl #20 │ │ │ │ - ldrbtmi r4, [sl], #-2313 @ 0xfffff6f7 │ │ │ │ - @ instruction: 0xf7fe4479 │ │ │ │ - @ instruction: 0x4620fb9f │ │ │ │ - ldclt 0, cr11, [r0, #-12]! │ │ │ │ - andeq sl, r0, r0, asr #23 │ │ │ │ - ldrdeq r9, [r0], -r2 │ │ │ │ - andeq fp, r0, r2, ror r9 │ │ │ │ - andeq fp, r0, r2, asr r9 │ │ │ │ - andeq sl, r0, r4, lsl #23 │ │ │ │ - andeq fp, r0, r2, lsr r9 │ │ │ │ - andeq fp, r0, ip, lsr r9 │ │ │ │ - @ instruction: 0x4610b538 │ │ │ │ - @ instruction: 0x46144d15 │ │ │ │ - @ instruction: 0x4629447d │ │ │ │ - blx 14c7db6 <__assert_fail@plt+0x14c5e8e> │ │ │ │ - @ instruction: 0x4629b198 │ │ │ │ - @ instruction: 0xf7fe4620 │ │ │ │ - ldmdbmi r1, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f74479 │ │ │ │ - ldmdblt r0, {r1, r2, r4, r6, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ - strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx ffbc7dd2 <__assert_fail@plt+0xffbc5eaa> │ │ │ │ - strtmi r4, [r0], -sp, lsl #18 │ │ │ │ - @ instruction: 0xf7fe4479 │ │ │ │ - strtmi pc, [r0], -r9, ror #23 │ │ │ │ - bmi 2f92c8 <__assert_fail@plt+0x2f73a0> │ │ │ │ - stmdbmi fp, {r5, r9, sl, lr} │ │ │ │ - ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ - blx 1ac7dee <__assert_fail@plt+0x1ac5ec6> │ │ │ │ - stmdbmi sl, {r0, r3, r9, fp, lr} │ │ │ │ - ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf7fe4479 │ │ │ │ - strtmi pc, [r0], -r3, ror #22 │ │ │ │ - svclt 0x0000bd38 │ │ │ │ - andeq sl, r0, r8, lsr fp │ │ │ │ - andeq r9, r0, ip, asr #24 │ │ │ │ - andeq fp, r0, r4, ror #17 │ │ │ │ - andeq r9, r0, r8, lsr #24 │ │ │ │ - strdeq sl, [r0], -lr │ │ │ │ - strdeq sl, [r0], -sl @ │ │ │ │ - andeq fp, r0, r4, asr #17 │ │ │ │ - svclt 0x00004770 │ │ │ │ - ldrblt r4, [r0, #2355]! @ 0x933 │ │ │ │ - ldrbtmi fp, [r9], #-131 @ 0xffffff7d │ │ │ │ - tstls r1, r4, lsl #12 │ │ │ │ - blx 547e32 <__assert_fail@plt+0x545f0a> │ │ │ │ - stmdacs r0, {r0, r8, fp, ip, pc} │ │ │ │ - strtmi sp, [r0], -r1, asr #32 │ │ │ │ - blx 3c7e3e <__assert_fail@plt+0x3c5f16> │ │ │ │ - ldrbtmi r4, [r9], #-2349 @ 0xfffff6d3 │ │ │ │ - mrc 7, 4, APSR_nzcv, cr6, cr7, {7} │ │ │ │ - stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ - stmdbmi fp!, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf7fe9101 │ │ │ │ - stmdbls r1, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - strtmi fp, [r0], -r0, asr #2 │ │ │ │ - blx fff47e60 <__assert_fail@plt+0xfff45f38> │ │ │ │ - ldrbtmi r4, [r9], #-2342 @ 0xfffff6da │ │ │ │ - mcr 7, 4, pc, cr4, cr7, {7} @ │ │ │ │ - eorsle r2, ip, r0, lsl #16 │ │ │ │ - strtmi r4, [r0], -r4, lsr #18 │ │ │ │ - tstls r1, r9, ror r4 │ │ │ │ - @ instruction: 0xff44f7ff │ │ │ │ - andcc r9, r1, r1, lsl #18 │ │ │ │ - biclt sp, ip, r2, lsr #2 │ │ │ │ - @ instruction: 0xb1bc68e4 │ │ │ │ - strtmi r2, [lr], -r0, lsl #10 │ │ │ │ - @ instruction: 0xf7ff4620 │ │ │ │ - mcrrne 15, 12, pc, r2, cr9 @ │ │ │ │ - andle r4, fp, r3, lsl #12 │ │ │ │ - svcvs 0x00faf5b3 │ │ │ │ - svclt 0x00044620 │ │ │ │ - ldrbtvc pc, [sl], -r6, lsl #10 @ │ │ │ │ - andle r3, r3, r1, lsl #10 │ │ │ │ - @ instruction: 0xffbcf7ff │ │ │ │ - strmi r3, [r6], #-1281 @ 0xfffffaff │ │ │ │ - stccs 8, cr6, [r0], {100} @ 0x64 │ │ │ │ - stmiblt r5, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - andlt r4, r3, r8, lsr r6 │ │ │ │ - @ instruction: 0xf04fbdf0 │ │ │ │ - @ instruction: 0x463837ff │ │ │ │ - ldcllt 0, cr11, [r0, #12]! │ │ │ │ - strcs r4, [sl, -r0, lsr #12] │ │ │ │ - @ instruction: 0xff1af7ff │ │ │ │ - @ instruction: 0xf700fb07 │ │ │ │ - andlt r4, r3, r8, lsr r6 │ │ │ │ - @ instruction: 0x4629bdf0 │ │ │ │ - @ instruction: 0xf0074630 │ │ │ │ - @ instruction: 0x4607fb9f │ │ │ │ - andlt r4, r3, r8, lsr r6 │ │ │ │ - @ instruction: 0xf44fbdf0 │ │ │ │ - @ instruction: 0x463867fa │ │ │ │ - ldcllt 0, cr11, [r0, #12]! │ │ │ │ - @ instruction: 0x0000aabe │ │ │ │ - andeq r9, r0, lr, asr #23 │ │ │ │ - andeq fp, r0, sl, ror #16 │ │ │ │ - andeq fp, r0, sl, asr #16 │ │ │ │ - andeq fp, r0, r0, asr #16 │ │ │ │ - @ instruction: 0x4605b570 │ │ │ │ - addlt r4, r2, r5, lsr #28 │ │ │ │ - ldrbtmi r4, [lr], #-2853 @ 0xfffff4db │ │ │ │ - @ instruction: 0xf8d358f3 │ │ │ │ - teqlt fp, r0 @ │ │ │ │ - @ instruction: 0xff82f7ff │ │ │ │ - strmi r1, [r4], -r3, asr #24 │ │ │ │ - @ instruction: 0x4620d012 │ │ │ │ - ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - ldrbtmi r4, [r9], #-2335 @ 0xfffff6e1 │ │ │ │ - @ instruction: 0xf7fe9101 │ │ │ │ - @ instruction: 0xb148fa93 │ │ │ │ - strtmi r9, [r8], -r1, lsl #18 │ │ │ │ - blx fe3c7f3c <__assert_fail@plt+0xfe3c6014> │ │ │ │ - ldrbtmi r4, [r9], #-2331 @ 0xfffff6e5 │ │ │ │ - mrc 7, 0, APSR_nzcv, cr6, cr7, {7} │ │ │ │ - lslslt r4, r4, #12 │ │ │ │ - @ instruction: 0x46284b19 │ │ │ │ - @ instruction: 0x462158f4 │ │ │ │ - blx fe0c7f54 <__assert_fail@plt+0xfe0c602c> │ │ │ │ - strtmi fp, [r1], -r0, ror #2 │ │ │ │ - @ instruction: 0xf7fe4628 │ │ │ │ - stmdacc r1, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - svccc 0x0001f810 │ │ │ │ - blcs 8363fc <__assert_fail@plt+0x8344d4> │ │ │ │ - @ instruction: 0xf04fd0fa │ │ │ │ - @ instruction: 0xe7d834ff │ │ │ │ - streq pc, [r1], #-111 @ 0xffffff91 │ │ │ │ - stmdbmi pc, {r0, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ - ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf7fe9101 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmdbls r1, {r0, r2, r3, r6, r7, ip, lr, pc} │ │ │ │ - @ instruction: 0xf7fe4628 │ │ │ │ - stmdbmi sl, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f74479 │ │ │ │ - stmdacs r0, {r1, r2, r3, r5, r6, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf44fbf08 │ │ │ │ - @ instruction: 0xe7c064fa │ │ │ │ - strdeq r3, [r2], -sl │ │ │ │ - andeq r0, r0, r4, lsl #3 │ │ │ │ - @ instruction: 0x0000a9ba │ │ │ │ - andeq r9, r0, lr, asr #21 │ │ │ │ - @ instruction: 0x000001b0 │ │ │ │ - andeq fp, r0, lr, lsr r7 │ │ │ │ - andeq fp, r0, ip, lsl r7 │ │ │ │ - ldrblt r4, [r0, #-2339]! @ 0xfffff6dd │ │ │ │ - ldrbtmi fp, [r9], #-130 @ 0xffffff7e │ │ │ │ - tstls r1, r5, lsl #12 │ │ │ │ - blx 11c7fcc <__assert_fail@plt+0x11c60a4> │ │ │ │ - stmdacs r0, {r0, r8, fp, ip, pc} │ │ │ │ - @ instruction: 0x4628d036 │ │ │ │ - blx 1047fd8 <__assert_fail@plt+0x10460b0> │ │ │ │ - ldrbtmi r4, [r9], #-2333 @ 0xfffff6e3 │ │ │ │ - stcl 7, cr15, [r8, #988] @ 0x3dc │ │ │ │ - bllt 1a1b804 <__assert_fail@plt+0x1a198dc> │ │ │ │ - @ instruction: 0x4628491b │ │ │ │ - tstls r1, r9, ror r4 │ │ │ │ - mcr2 7, 4, pc, cr8, cr15, {7} @ │ │ │ │ - andcc r9, r1, r1, lsl #18 │ │ │ │ - @ instruction: 0xb1add11f │ │ │ │ - orrslt r6, ip, ip, ror #17 │ │ │ │ - @ instruction: 0x46204635 │ │ │ │ - @ instruction: 0xff0ef7ff │ │ │ │ - movwcc r4, #5635 @ 0x1603 │ │ │ │ - andle r4, r3, r0, lsr #12 │ │ │ │ - @ instruction: 0xffd6f7ff │ │ │ │ - strmi r3, [r6], #-1281 @ 0xfffffaff │ │ │ │ - stccs 8, cr6, [r0], {100} @ 0x64 │ │ │ │ - stmdblt r5, {r0, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - ldrtmi r2, [r0], -sl, lsl #12 │ │ │ │ - ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - strtmi r4, [r8], -ip, lsl #18 │ │ │ │ - tstls r1, r9, ror r4 │ │ │ │ - mcr2 7, 3, pc, cr8, cr15, {7} @ │ │ │ │ - andcc r9, r1, r1, lsl #18 │ │ │ │ - @ instruction: 0x4628d0f2 │ │ │ │ - pop {r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xe65f4070 │ │ │ │ - ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ - andlt r4, r2, r0, lsr r6 │ │ │ │ - svclt 0x0000bd70 │ │ │ │ - andeq sl, r0, r2, lsr #18 │ │ │ │ - andeq r9, r0, r2, lsr sl │ │ │ │ - ldrdeq fp, [r0], -r8 │ │ │ │ - muleq r0, r8, r6 │ │ │ │ - blmi 12dc990 <__assert_fail@plt+0x12daa68> │ │ │ │ - push {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0x468a4ff0 │ │ │ │ - addlt r4, r5, r9, asr #18 │ │ │ │ - @ instruction: 0x460558d3 │ │ │ │ - mcrrmi 4, 7, r4, r8, cr9 │ │ │ │ - movwls r6, #14363 @ 0x381b │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - mcr2 7, 2, pc, cr0, cr15, {7} @ │ │ │ │ - ldrbtmi r4, [ip], #-2373 @ 0xfffff6bb │ │ │ │ - @ instruction: 0x46064479 │ │ │ │ - @ instruction: 0xf7ff4628 │ │ │ │ - @ instruction: 0x4621fe39 │ │ │ │ - strtmi r4, [r8], -r0, lsl #13 │ │ │ │ - @ instruction: 0xf9e0f7fe │ │ │ │ - rsble r2, r5, r0, lsl #16 │ │ │ │ - strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9daf7fe │ │ │ │ - ldrbtmi r4, [r9], #-2365 @ 0xfffff6c3 │ │ │ │ - stcl 7, cr15, [r2, #-988]! @ 0xfffffc24 │ │ │ │ - cmple fp, r0, lsl #16 │ │ │ │ - subsle r2, r2, r0, lsl #26 │ │ │ │ - stccs 8, cr6, [r0], {236} @ 0xec │ │ │ │ - stmdbge r2, {r0, r1, r2, r3, r6, ip, lr, pc} │ │ │ │ - strmi r4, [r7], -r3, lsl #13 │ │ │ │ - strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf7ff9101 │ │ │ │ - stmdbls r1, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - andle r1, fp, r3, asr #24 │ │ │ │ - svcvs 0x00faf5b0 │ │ │ │ - teqle r8, r2, lsl #20 │ │ │ │ - mrrcne 3, 6, r2, r0, cr4 │ │ │ │ - strvc pc, [r2, -r3, lsl #22] │ │ │ │ - ldrmi fp, [r1], #3864 @ 0xf18 │ │ │ │ - bleq 8651c <__assert_fail@plt+0x845f4> │ │ │ │ - stccs 8, cr6, [r0], {100} @ 0x64 │ │ │ │ - @ instruction: 0xf1bbd1e9 │ │ │ │ - eorsle r0, r2, r0, lsl #30 │ │ │ │ - svccc 0x00fff1b8 │ │ │ │ - strbmi fp, [r8], r8, lsl #30 │ │ │ │ - strbmi sp, [r8], #0 │ │ │ │ - strtmi r4, [r8], -r7, lsr #18 │ │ │ │ - andhi pc, r0, sl, asr #17 │ │ │ │ - tstls r1, r9, ror r4 │ │ │ │ - @ instruction: 0xf9a4f7fe │ │ │ │ - teqlt r8, r1, lsl #18 │ │ │ │ - @ instruction: 0xf7fe4628 │ │ │ │ - stmdbmi r2!, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f74479 │ │ │ │ - cmplt r8, #40, 26 @ 0xa00 │ │ │ │ - tstle r4, r3, ror ip │ │ │ │ - ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 1dc6154 <__assert_fail@plt+0x1dc422c> │ │ │ │ - bmi 75b954 <__assert_fail@plt+0x759a2c> │ │ │ │ - ldrbtmi r4, [sl], #-2837 @ 0xfffff4eb │ │ │ │ - ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - subsmi r9, sl, r3, lsl #22 │ │ │ │ - @ instruction: 0x4630d11f │ │ │ │ - pop {r0, r2, ip, sp, pc} │ │ │ │ - mrrcne 15, 15, r8, r3, cr0 │ │ │ │ - bleq 86584 <__assert_fail@plt+0x8465c> │ │ │ │ - strvc pc, [r2, -r0, lsl #22] │ │ │ │ - ldrmi fp, [r1], #3864 @ 0xf18 │ │ │ │ - @ instruction: 0xf1b8e7c6 │ │ │ │ - strdle r3, [r8], -pc @ │ │ │ │ - @ instruction: 0xf04f2700 │ │ │ │ - strb r0, [fp, r1, lsl #18] │ │ │ │ - ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ - andvs pc, r0, sl, asr #17 │ │ │ │ - @ instruction: 0xf04fe7df │ │ │ │ - strcs r0, [r0, -r1, lsl #16] │ │ │ │ - strb r4, [r1, r1, asr #13] │ │ │ │ - ldrbtvs pc, [sl], pc, asr #8 @ │ │ │ │ - @ instruction: 0xf7f7e7d7 │ │ │ │ - svclt 0x0000ed6c │ │ │ │ - andeq r3, r2, r8, lsr #27 │ │ │ │ - andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq fp, r0, r0, asr #12 │ │ │ │ - andeq sl, r0, r2, ror #16 │ │ │ │ - andeq fp, r0, ip, lsr r6 │ │ │ │ - andeq r9, r0, r6, ror #18 │ │ │ │ - @ instruction: 0x0000b5b0 │ │ │ │ - muleq r0, r0, r5 │ │ │ │ - ldrdeq r3, [r2], -r2 │ │ │ │ - addlt fp, r4, r0, ror r5 │ │ │ │ - andcs r4, r0, #1088 @ 0x440 │ │ │ │ - @ instruction: 0x46114811 │ │ │ │ - ldrbtmi r4, [sp], #-3601 @ 0xfffff1ef │ │ │ │ - ldrbtmi r4, [r8], #-2833 @ 0xfffff4ef │ │ │ │ - ldcmi 4, cr4, [r1], {126} @ 0x7e │ │ │ │ - @ instruction: 0x9600447b │ │ │ │ - @ instruction: 0xf0069003 │ │ │ │ - stmdals r3, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0064629 │ │ │ │ - ldrbtmi pc, [ip], #-2517 @ 0xfffff62b @ │ │ │ │ - andcs r4, r0, #12, 22 @ 0x3000 │ │ │ │ - ldrmi r4, [r1], -r0, lsr #12 │ │ │ │ - @ instruction: 0x9600447b │ │ │ │ - @ instruction: 0xf0069403 │ │ │ │ - stmdals r3, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - andlt r4, r4, r9, lsr #12 │ │ │ │ - ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmiblt r4, {r1, r2, ip, sp, lr, pc}^ │ │ │ │ - andeq fp, r0, sl, lsl r5 │ │ │ │ - andeq fp, r0, sl, lsl #10 │ │ │ │ - andeq r8, r0, r4, lsl r0 │ │ │ │ - @ instruction: 0xfffffbdd │ │ │ │ - andeq fp, r0, sl, asr #10 │ │ │ │ - @ instruction: 0xfffffb39 │ │ │ │ - svcmi 0x00f0e92d │ │ │ │ - stc 8, cr2, [sp, #-8]! │ │ │ │ - @ instruction: 0xf8df8b04 │ │ │ │ - cdp 2, 0, cr10, cr9, cr12, {5} │ │ │ │ - ldrbtmi r2, [sl], #2576 @ 0xa10 │ │ │ │ - @ instruction: 0xf000b085 │ │ │ │ - blmi fea2a6c4 <__assert_fail@plt+0xfea2879c> │ │ │ │ - movwls r4, #13435 @ 0x347b │ │ │ │ - stmdals r3, {r0, r1, r2, r5, r7, r8, fp, lr} │ │ │ │ - @ instruction: 0xf7f74479 │ │ │ │ - @ instruction: 0x4606ecbc │ │ │ │ - @ instruction: 0xf0002e00 │ │ │ │ - cdp 1, 1, cr8, cr9, cr9, {1} │ │ │ │ - @ instruction: 0xf0030a10 │ │ │ │ - bmi fe8c97e8 <__assert_fail@plt+0xfe8c78c0> │ │ │ │ - cdp 1, 1, cr2, cr9, cr1, {0} │ │ │ │ - ldrbtmi r4, [sl], #-2576 @ 0xfffff5f0 │ │ │ │ - ldrtmi r4, [r0], -r1, lsl #13 │ │ │ │ - stcl 7, cr15, [r2, #988]! @ 0x3dc │ │ │ │ - @ instruction: 0x21014a9e │ │ │ │ - ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ - ldcl 7, cr15, [ip, #988] @ 0x3dc │ │ │ │ - @ instruction: 0x21014a9c │ │ │ │ - ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ - ldcl 7, cr15, [r6, #988] @ 0x3dc │ │ │ │ - @ instruction: 0x4633489a │ │ │ │ - rsbsne pc, r1, #64, 4 │ │ │ │ - ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ - ldc 7, cr15, [r8, #-988] @ 0xfffffc24 │ │ │ │ - @ instruction: 0x46334897 │ │ │ │ - addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ - ldc 7, cr15, [r0, #-988] @ 0xfffffc24 │ │ │ │ - @ instruction: 0x46334894 │ │ │ │ - smlattcs r1, r0, r2, r2 │ │ │ │ - @ instruction: 0xf7f74478 │ │ │ │ - ldmmi r2, {r1, r3, r8, sl, fp, sp, lr, pc} │ │ │ │ - vst1.8 {d20-d22}, [pc :256], r3 │ │ │ │ - @ instruction: 0x21017296 │ │ │ │ - @ instruction: 0xf7f74478 │ │ │ │ - stmmi pc, {r1, r8, sl, fp, sp, lr, pc} @ │ │ │ │ - vst1.8 {d20-d22}, [pc :256], r3 │ │ │ │ - @ instruction: 0x21017293 │ │ │ │ - @ instruction: 0xf7f74478 │ │ │ │ - stmmi ip, {r1, r3, r4, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ - vst1.8 {d20-d22}, [pc :256], r3 │ │ │ │ - @ instruction: 0x2101729b │ │ │ │ - @ instruction: 0xf7f74478 │ │ │ │ - stmmi r9, {r1, r4, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ - vmin.s8 d20, d0, d19 │ │ │ │ - tstcs r1, fp, lsr #4 │ │ │ │ - @ instruction: 0xf7f74478 │ │ │ │ - stmmi r6, {r1, r3, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ - sbcscs r4, r5, #53477376 @ 0x3300000 │ │ │ │ - ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ - stcl 7, cr15, [r2], #988 @ 0x3dc │ │ │ │ - ldrtmi r4, [r3], -r3, lsl #17 │ │ │ │ - addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ - ldcl 7, cr15, [sl], {247} @ 0xf7 │ │ │ │ - smlabbcs r1, r0, sl, r4 │ │ │ │ - ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ - stc 7, cr15, [sl, #988] @ 0x3dc │ │ │ │ - @ instruction: 0x4633487e │ │ │ │ - @ instruction: 0x210122be │ │ │ │ - @ instruction: 0xf7f74478 │ │ │ │ - bmi 1f4565c <__assert_fail@plt+0x1f43734> │ │ │ │ - ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf7f7447a │ │ │ │ - bmi 1ec5928 <__assert_fail@plt+0x1ec3a00> │ │ │ │ - ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf7f7447a │ │ │ │ - bmi 1e4591c <__assert_fail@plt+0x1e439f4> │ │ │ │ - ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf7f7447a │ │ │ │ - blmi 1dc5910 <__assert_fail@plt+0x1dc39e8> │ │ │ │ - movwls r4, #9339 @ 0x247b │ │ │ │ - ldrbtmi r4, [fp], #-2933 @ 0xfffff48b │ │ │ │ - bcc 445b74 <__assert_fail@plt+0x443c4c> │ │ │ │ - ldrbtmi r4, [fp], #-2932 @ 0xfffff48c │ │ │ │ - bcc fe445b7c <__assert_fail@plt+0xfe443c54> │ │ │ │ - @ instruction: 0xf0034620 │ │ │ │ - strmi pc, [r1, #3293] @ 0xcdd │ │ │ │ - andcs fp, r0, ip, lsl #31 │ │ │ │ - stccs 0, cr2, [r0], {1} │ │ │ │ - andcs fp, r0, r8, lsl #30 │ │ │ │ - rsble r2, r7, r0, lsl #16 │ │ │ │ - @ instruction: 0xf0034620 │ │ │ │ - blmi 1b496c0 <__assert_fail@plt+0x1b47798> │ │ │ │ - andvc pc, r3, sl, asr r8 @ │ │ │ │ - @ instruction: 0x46054639 │ │ │ │ - bl fe95bc08 <__assert_fail@plt+0xfe959ce0> │ │ │ │ - @ instruction: 0xf7fe0509 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - ldrtmi sp, [r9], -r0, asr #32 │ │ │ │ - @ instruction: 0xf7fe4620 │ │ │ │ - strmi pc, [r7], -r3, ror #16 │ │ │ │ - bne 445c00 <__assert_fail@plt+0x443cd8> │ │ │ │ - @ instruction: 0xf7fe4620 │ │ │ │ - mrc 8, 0, APSR_nzcv, cr8, cr13, {2} │ │ │ │ - pkhbtmi r1, r0, r0, lsl #21 │ │ │ │ - @ instruction: 0xf0054638 │ │ │ │ - vstrcs s30, [r0, #-1012] @ 0xfffffc0c │ │ │ │ - @ instruction: 0xf04fbfc8 │ │ │ │ - strmi r0, [r7], -r0, lsl #22 │ │ │ │ - @ instruction: 0xf10bdd07 │ │ │ │ - ldrtmi r0, [r1], -r1, lsl #22 │ │ │ │ - @ instruction: 0xf7f72009 │ │ │ │ - ldrbmi lr, [sp, #-3402] @ 0xfffff2b6 │ │ │ │ - tstcs r6, #-1073741763 @ 0xc000003d │ │ │ │ - @ instruction: 0xf505fb03 │ │ │ │ - svceq 0x0000f1b8 │ │ │ │ - ldmdbmi r5, {r0, r2, ip, lr, pc}^ │ │ │ │ - ldrbtmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ - bl ff2c83c0 <__assert_fail@plt+0xff2c6498> │ │ │ │ - bmi 14f6ae8 <__assert_fail@plt+0x14f4bc0> │ │ │ │ - tstcs r1, fp, lsr #12 │ │ │ │ - ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ - @ instruction: 0xf7f79700 │ │ │ │ - @ instruction: 0x4638ed1a │ │ │ │ - stc 7, cr15, [r4], {247} @ 0xf7 │ │ │ │ - @ instruction: 0xb1256825 │ │ │ │ - @ instruction: 0xf0034620 │ │ │ │ - addmi pc, r5, #12032 @ 0x2f00 │ │ │ │ - @ instruction: 0x4620d054 │ │ │ │ - stc2 0, cr15, [r2], {3} │ │ │ │ - str r4, [r3, r4, lsl #12]! │ │ │ │ - strb r9, [r1, r2, lsl #30] │ │ │ │ - strtmi r4, [r0], -r7, asr #18 │ │ │ │ - @ instruction: 0xf7fe4479 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ - stmdavc r3, {r1, r2, r3, r6, ip, lr, pc} │ │ │ │ - suble r2, lr, r9, ror fp │ │ │ │ - ldrbtmi r4, [sl], #-2627 @ 0xfffff5bd │ │ │ │ - strtmi r9, [fp], -r0, lsl #4 │ │ │ │ - tstcs r1, r2, asr #20 │ │ │ │ - smladxls r1, r0, r6, r4 │ │ │ │ - @ instruction: 0xf7f7447a │ │ │ │ - @ instruction: 0xe7d8ecf4 │ │ │ │ - tstcs r1, pc, lsr sl │ │ │ │ - ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ - stcl 7, cr15, [ip], #988 @ 0x3dc │ │ │ │ - stmdbls r3, {r0, r2, r3, r4, r5, fp, lr} │ │ │ │ - @ instruction: 0xf0054478 │ │ │ │ - blmi f4a130 <__assert_fail@plt+0xf48208> │ │ │ │ - andcc pc, r3, sl, asr r8 @ │ │ │ │ - adcsmi r6, r3, #1769472 @ 0x1b0000 │ │ │ │ - ldrtmi sp, [r0], -r2 │ │ │ │ - stcl 7, cr15, [ip], #988 @ 0x3dc │ │ │ │ - beq 445cd4 <__assert_fail@plt+0x443dac> │ │ │ │ - ldc 0, cr11, [sp], #20 │ │ │ │ - pop {r2, r8, r9, fp, pc} │ │ │ │ - stmdavs sl, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ - andls r7, r3, #1245184 @ 0x130000 │ │ │ │ - @ instruction: 0xf47f2b2d │ │ │ │ - ldmdavc r3, {r0, r3, r4, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - blmi bf5fe4 <__assert_fail@plt+0xbf40bc> │ │ │ │ - andcc pc, r3, sl, asr r8 @ │ │ │ │ - mcrcs 8, 0, r6, cr0, cr14, {0} │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - stmdbls r3, {r2, r3, r5, fp, lr} │ │ │ │ - @ instruction: 0xf0054478 │ │ │ │ - cdp 15, 1, cr15, cr9, cr15, {0} │ │ │ │ - andlt r0, r5, r0, lsl sl │ │ │ │ - blhi 1457a4 <__assert_fail@plt+0x14387c> │ │ │ │ - svchi 0x00f0e8bd │ │ │ │ - ldrtmi r4, [r3], -r7, lsr #16 │ │ │ │ - tstcs r1, r3, lsl #4 │ │ │ │ - @ instruction: 0xf7f74478 │ │ │ │ - @ instruction: 0xe7a2ebfe │ │ │ │ - ldrbtmi r4, [sl], #-2596 @ 0xfffff5dc │ │ │ │ - bmi 944394 <__assert_fail@plt+0x94246c> │ │ │ │ - @ instruction: 0xe7af447a │ │ │ │ - andeq r3, r2, r6, ror #23 │ │ │ │ - andeq r7, r0, r8, lsr #31 │ │ │ │ - andeq r7, r0, r0, lsl r7 │ │ │ │ - andeq fp, r0, r2, lsl r5 │ │ │ │ - andeq fp, r0, lr, asr r6 │ │ │ │ - strdeq fp, [r0], -r6 │ │ │ │ - andeq fp, r0, lr, ror r9 │ │ │ │ - andeq fp, r0, r2, ror #21 │ │ │ │ - andeq fp, r0, r4, lsl ip │ │ │ │ - andeq fp, r0, r8, ror #25 │ │ │ │ - andeq fp, r0, r8, lsl #28 │ │ │ │ - andeq fp, r0, r0, lsr #30 │ │ │ │ - andeq ip, r0, r8, asr #32 │ │ │ │ - andeq ip, r0, r6, ror #2 │ │ │ │ - andeq ip, r0, lr, lsr #4 │ │ │ │ - andeq ip, r0, r6, lsr r3 │ │ │ │ - andeq ip, r0, r8, lsl r5 │ │ │ │ - andeq ip, r0, ip, asr #11 │ │ │ │ - muleq r0, r0, r7 │ │ │ │ - andeq ip, r0, r4, asr #15 │ │ │ │ - muleq r0, r4, lr │ │ │ │ - muleq r0, lr, r5 │ │ │ │ - muleq r2, r2, pc @ │ │ │ │ - @ instruction: 0x000001b0 │ │ │ │ - andeq r9, r0, r6, lsr r6 │ │ │ │ - andeq ip, r0, r2, asr #15 │ │ │ │ - andeq fp, r0, r4, lsr #5 │ │ │ │ - andeq fp, r0, r6, lsl #6 │ │ │ │ - andeq ip, r0, r0, asr r7 │ │ │ │ - andeq ip, r0, sl, lsl #15 │ │ │ │ - muleq r0, ip, r7 │ │ │ │ - @ instruction: 0x000001b8 │ │ │ │ - andeq fp, r0, r4, lsr #5 │ │ │ │ - andeq ip, r0, r4, lsl r7 │ │ │ │ - andeq fp, r0, lr, ror #4 │ │ │ │ - andeq fp, r0, r0, ror r2 │ │ │ │ - addlt fp, r4, r0, lsl r5 │ │ │ │ - andcs r4, r0, #589824 @ 0x90000 │ │ │ │ - ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ - ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ - strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ - andls r4, r3, fp, ror r4 │ │ │ │ - @ instruction: 0xff9ef005 │ │ │ │ - stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ - andlt r4, r4, r9, ror r4 │ │ │ │ - @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00fef005 │ │ │ │ - andeq ip, r0, sl, lsr #13 │ │ │ │ - andeq r7, r0, ip, asr #18 │ │ │ │ - @ instruction: 0xfffffca1 │ │ │ │ - andeq ip, r0, r4, lsr #13 │ │ │ │ - stmdacs r1, {r3, r4, r5, r8, sl, ip, sp, pc} │ │ │ │ - ldrmi r4, [r4], -fp, lsl #22 │ │ │ │ - stcle 4, cr4, [r7, #-492] @ 0xfffffe14 │ │ │ │ - strmi r4, [sp], -sl, lsl #20 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r7, fp, ip, lr} │ │ │ │ - stmdavs r8, {r0, r1, r5, r8, fp, ip, sp, pc}^ │ │ │ │ - bl ff148594 <__assert_fail@plt+0xff14666c> │ │ │ │ - ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - mrc2 7, 5, pc, cr12, cr8, {7} │ │ │ │ - @ instruction: 0xf7f76868 │ │ │ │ - @ instruction: 0xf7f8ebbe │ │ │ │ - @ instruction: 0x4620fd75 │ │ │ │ - svclt 0x0000bd38 │ │ │ │ - andeq r3, r2, ip, ror #16 │ │ │ │ - andeq r0, r0, r0, ror #3 │ │ │ │ - ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ - ldcvc 5, cr15, [r6, #-692]! @ 0xfffffd4c │ │ │ │ - mrcge 13, 1, r4, cr5, cr2, {4} │ │ │ │ - @ instruction: 0x21004b92 │ │ │ │ - @ instruction: 0x4604447d │ │ │ │ - rscsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - stmiapl fp!, {r1, r2, r4, r5, fp, sp, pc}^ │ │ │ │ - @ instruction: 0x93b5681b │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf7f76031 │ │ │ │ - blmi fe3455dc <__assert_fail@plt+0xfe3436b4> │ │ │ │ - strtmi r4, [r0], -ip, lsl #19 │ │ │ │ - bmi fe31b7f8 <__assert_fail@plt+0xfe3198d0> │ │ │ │ - andhi pc, r1, r3, asr r8 @ │ │ │ │ - @ instruction: 0x4641589b │ │ │ │ - @ instruction: 0xf7fd681f │ │ │ │ - stmdacs r0, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x4641d036 │ │ │ │ - @ instruction: 0xf7fd4620 │ │ │ │ - andcs pc, r5, #29, 30 @ 0x74 │ │ │ │ - stmmi r5, {r0, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f74478 │ │ │ │ - bllt 1645764 <__assert_fail@plt+0x164383c> │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xff12f7fd │ │ │ │ - rsbsle r2, r2, r0, lsl #16 │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xff0cf7fd │ │ │ │ - blmi 1f96660 <__assert_fail@plt+0x1f94738> │ │ │ │ - andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - mrscs r9, (UNDEF: 1) │ │ │ │ - @ instruction: 0x4630447b │ │ │ │ - bl ff048638 <__assert_fail@plt+0xff046710> │ │ │ │ - blcs 2872c <__assert_fail@plt+0x26804> │ │ │ │ - sbcshi pc, fp, r0 │ │ │ │ - @ instruction: 0xf0402f00 │ │ │ │ - ldrtmi r8, [r0], -lr, lsl #1 │ │ │ │ - bl 1a4864c <__assert_fail@plt+0x1a46724> │ │ │ │ - blmi 1bdd048 <__assert_fail@plt+0x1bdb120> │ │ │ │ - ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls fed646e4 <__assert_fail@plt+0xfed627bc> │ │ │ │ - @ instruction: 0xf040405a │ │ │ │ - @ instruction: 0x463880d3 │ │ │ │ - ldcvc 5, cr15, [r6, #-52]! @ 0xffffffcc │ │ │ │ - @ instruction: 0x87f0e8bd │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - mcr2 7, 7, pc, cr6, cr13, {7} @ │ │ │ │ - suble r2, sl, r0, lsl #16 │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - mcr2 7, 7, pc, cr0, cr13, {7} @ │ │ │ │ - ldrbtmi r4, [r9], #-2410 @ 0xfffff696 │ │ │ │ - b 15c8684 <__assert_fail@plt+0x15c675c> │ │ │ │ - stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ - stmdavc r4, {r0, r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ - stmdaeq ip, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0002c00 │ │ │ │ - @ instruction: 0xf7f780b3 │ │ │ │ - strbmi lr, [r3], -r6, ror #22 │ │ │ │ - and r6, r4, r1, lsl #16 │ │ │ │ - blmi 886d4 <__assert_fail@plt+0x867ac> │ │ │ │ - svcmi 0x0001f815 │ │ │ │ - @ instruction: 0xf831b11c │ │ │ │ - ldreq r2, [r0], #20 │ │ │ │ - ldclmi 5, cr13, [lr, #-984] @ 0xfffffc28 │ │ │ │ - andsvc r2, sl, r0, lsl #4 │ │ │ │ - stmdavc fp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - adcsle r2, fp, r0, lsl #22 │ │ │ │ - ldrtmi r3, [r4], -r1, lsl #10 │ │ │ │ - eorvc lr, r3, r6 │ │ │ │ - blcc 88744 <__assert_fail@plt+0x8681c> │ │ │ │ - svccs 0x0001f804 │ │ │ │ - adcsle r2, r1, r0, lsl #22 │ │ │ │ - mvnsle r2, sl, lsr #22 │ │ │ │ - @ instruction: 0xf7f74620 │ │ │ │ - @ instruction: 0x4641eb50 │ │ │ │ - andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf7f74420 │ │ │ │ - @ instruction: 0x4629eade │ │ │ │ - @ instruction: 0xf5021a22 │ │ │ │ - @ instruction: 0xf7f77200 │ │ │ │ - stmdami lr, {r1, r3, r5, r6, r7, r9, fp, sp, lr, pc}^ │ │ │ │ - ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ - ldc2l 0, cr15, [r0, #20] │ │ │ │ - stmdami ip, {r1, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - andcc r4, r5, r8, ror r4 │ │ │ │ - strbmi lr, [r1], -sp, lsl #15 │ │ │ │ - @ instruction: 0xf7fd4620 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x4641d090 │ │ │ │ - @ instruction: 0xf7fd4620 │ │ │ │ - smlalbbcs pc, r0, pc, lr @ │ │ │ │ - bl cc8724 <__assert_fail@plt+0xcc67fc> │ │ │ │ - stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8dfd086 │ │ │ │ - ldrbtmi r9, [r9], #268 @ 0x10c │ │ │ │ - strbmi lr, [r1], -pc │ │ │ │ - @ instruction: 0xf7fd4620 │ │ │ │ - addmi pc, r5, #2064 @ 0x810 │ │ │ │ - mulge r0, r5, r8 │ │ │ │ - @ instruction: 0xf7f7d918 │ │ │ │ - stmdavs r3, {r4, r8, r9, fp, sp, lr, pc} │ │ │ │ - andscc pc, sl, r3, lsr r8 @ │ │ │ │ - ldrle r0, [r1], #-1177 @ 0xfffffb67 │ │ │ │ - strbmi r3, [r1], -r1, lsl #26 │ │ │ │ - @ instruction: 0xf7fd4620 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - strbmi sp, [r8], -r9, ror #3 │ │ │ │ - @ instruction: 0xf7f8e7eb │ │ │ │ - @ instruction: 0x4630fdd7 │ │ │ │ - b ff64876c <__assert_fail@plt+0xff646844> │ │ │ │ - @ instruction: 0xf7f82700 │ │ │ │ - strb pc, [fp, -pc, lsl #25]! @ │ │ │ │ - stmdaeq ip, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - svceq 0x0000f1ba │ │ │ │ - @ instruction: 0xf7f7d040 │ │ │ │ - @ instruction: 0x4643eaf2 │ │ │ │ - and r6, r6, r1, lsl #16 │ │ │ │ - blge 887bc <__assert_fail@plt+0x86894> │ │ │ │ - svcge 0x0001f815 │ │ │ │ - svceq 0x0000f1ba │ │ │ │ - @ instruction: 0xf831d003 │ │ │ │ - ldreq r2, [r2], #26 │ │ │ │ - stcmi 5, cr13, [r7, #-976]! @ 0xfffffc30 │ │ │ │ - andsvc r2, sl, r0, lsl #4 │ │ │ │ - @ instruction: 0xf895447d │ │ │ │ - blcs 16bd0 <__assert_fail@plt+0x14ca8> │ │ │ │ - svcge 0x0044f43f │ │ │ │ - strne pc, [r1, #-517] @ 0xfffffdfb │ │ │ │ - and r4, r7, r4, lsr r6 │ │ │ │ - @ instruction: 0xf8157023 │ │ │ │ - @ instruction: 0xf8043b01 │ │ │ │ - blcs 163ec <__assert_fail@plt+0x144c4> │ │ │ │ - svcge 0x0038f43f │ │ │ │ - mvnsle r2, sl, lsr #22 │ │ │ │ - @ instruction: 0xf7f74620 │ │ │ │ - @ instruction: 0x4641ead6 │ │ │ │ - andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf7f74420 │ │ │ │ - strtmi lr, [r9], -r4, ror #20 │ │ │ │ - @ instruction: 0xf5021a22 │ │ │ │ - @ instruction: 0xf7f77200 │ │ │ │ - ldmdami r5, {r4, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ - ldc2l 0, cr15, [r6, #-20] @ 0xffffffec │ │ │ │ - @ instruction: 0xf04fe720 │ │ │ │ - @ instruction: 0xe72737ff │ │ │ │ - ldrb r4, [r8, -r3, asr #12] │ │ │ │ - strb r4, [ip, r3, asr #12] │ │ │ │ - b 748808 <__assert_fail@plt+0x7468e0> │ │ │ │ - andeq r3, r2, r8, lsr #16 │ │ │ │ - andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r3, r2, r8, lsl #16 │ │ │ │ - @ instruction: 0x000001b0 │ │ │ │ - andeq r0, r0, r0, ror #3 │ │ │ │ - muleq r0, ip, r6 │ │ │ │ - andeq ip, r0, ip, ror r6 │ │ │ │ - muleq r2, ip, r7 │ │ │ │ - andeq ip, r0, r6, asr #12 │ │ │ │ - andeq r3, r2, r0, asr ip │ │ │ │ - ldrdeq ip, [r0], -r2 │ │ │ │ - @ instruction: 0x00007ab4 │ │ │ │ - andeq r7, r0, sl, lsl #21 │ │ │ │ - andeq r3, r2, r4, ror #22 │ │ │ │ - ldrdeq ip, [r0], -lr │ │ │ │ - @ instruction: 0x4615b538 │ │ │ │ - ldmvs r4, {r1, r3, r4, r6, r8, ip, sp, pc}^ │ │ │ │ - and fp, r8, r4, lsl r9 │ │ │ │ - teqlt r4, r4, ror #16 │ │ │ │ - @ instruction: 0xf7ff4620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x4628d1f8 │ │ │ │ - @ instruction: 0x4628bd38 │ │ │ │ - mcr2 7, 5, pc, cr6, cr15, {7} @ │ │ │ │ - rscsle r2, r8, r0, lsl #16 │ │ │ │ - ldrbtmi r4, [r8], #-2050 @ 0xfffff7fe │ │ │ │ - ldc2 0, cr15, [r6, #-20] @ 0xffffffec │ │ │ │ - ldclt 6, cr4, [r8, #-160]! @ 0xffffff60 │ │ │ │ - andeq ip, r0, r2, ror r4 │ │ │ │ - addlt fp, r5, r0, lsr r5 │ │ │ │ - andcs r4, r0, #6656 @ 0x1a00 │ │ │ │ - @ instruction: 0x46114b1a │ │ │ │ - ldrbtmi r4, [ip], #-2074 @ 0xfffff7e6 │ │ │ │ - strls r4, [r0], #-1147 @ 0xfffffb85 │ │ │ │ - ldcmi 4, cr4, [r9], {120} @ 0x78 │ │ │ │ - ldc2l 0, cr15, [lr, #20]! │ │ │ │ - blmi 65c920 <__assert_fail@plt+0x65a9f8> │ │ │ │ - ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ - ldrbtmi r4, [fp], #-1144 @ 0xfffffb88 │ │ │ │ - strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ - @ instruction: 0xf0059003 │ │ │ │ - ldmdbmi r5, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmdals r3, {r0, r2, r4, sl, fp, lr} │ │ │ │ - @ instruction: 0xf0054479 │ │ │ │ - ldrbtmi pc, [ip], #-3669 @ 0xfffff1ab @ │ │ │ │ - movwcs r4, #3347 @ 0xd13 │ │ │ │ - @ instruction: 0x46194813 │ │ │ │ - ldrbtmi r4, [sp], #-1570 @ 0xfffff9de │ │ │ │ - strls r4, [r0, #-1144] @ 0xfffffb88 │ │ │ │ - stc2l 0, cr15, [r2, #20]! │ │ │ │ - ldmdami r1, {r4, r8, sl, fp, lr} │ │ │ │ - ldrbtmi r2, [sp], #-768 @ 0xfffffd00 │ │ │ │ - addvc pc, r0, #4, 10 @ 0x1000000 │ │ │ │ - @ instruction: 0x46194478 │ │ │ │ - @ instruction: 0xf0059500 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ - svclt 0x0000bd30 │ │ │ │ - andeq ip, r0, lr, ror #8 │ │ │ │ - @ instruction: 0xfffffce9 │ │ │ │ - andeq ip, r0, r0, ror #8 │ │ │ │ - andeq r7, r0, r4, lsl r9 │ │ │ │ - andeq ip, r0, r8, ror #8 │ │ │ │ - @ instruction: 0xffffff9f │ │ │ │ - andeq ip, r0, ip, asr r4 │ │ │ │ - andeq r3, r2, lr, asr #20 │ │ │ │ - andeq ip, r0, r2, ror #11 │ │ │ │ - ldrdeq ip, [r0], -r4 │ │ │ │ - andeq ip, r0, r6, lsr #12 │ │ │ │ - andeq ip, r0, r0, lsl r6 │ │ │ │ + andeq ip, r0, r8, asr #22 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ - b b48924 <__assert_fail@plt+0xb469fc> │ │ │ │ + ldcl 7, cr15, [r4, #-988]! @ 0xfffffc24 │ │ │ │ stmdane r3!, {r3, r6, r8, ip, sp, pc} │ │ │ │ stmdacc r1, {r0, sp, lr, pc} │ │ │ │ @ instruction: 0xf813d005 │ │ │ │ - bcs bd5d5c <__assert_fail@plt+0xbd3e34> │ │ │ │ + bcs bd56cc <__assert_fail@plt+0xbd37a4> │ │ │ │ movwcs sp, #505 @ 0x1f9 │ │ │ │ strtmi r5, [r0], -r3, lsr #8 │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrmi r4, [r0], -r9, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2313 @ 0xfffff6f7 │ │ │ │ @ instruction: 0x4614b570 │ │ │ │ stmdavs lr!, {r0, r2, r3, r4, r6, fp, ip, lr} │ │ │ │ - blx 1f48972 <__assert_fail@plt+0x1f46a4a> │ │ │ │ + blx fea462ea <__assert_fail@plt+0xfea443c2> │ │ │ │ @ instruction: 0xffe2f7ff │ │ │ │ stmdami r5, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ ldrbtmi r6, [r8], #-2091 @ 0xfffff7d5 │ │ │ │ @ instruction: 0x46204798 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - andeq r3, r2, r6, lsr #9 │ │ │ │ + andeq r3, r2, r6, lsr fp │ │ │ │ muleq r0, r0, r1 │ │ │ │ - andeq fp, r0, sl, lsr #23 │ │ │ │ + andeq fp, r0, sl, ror ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0x46174610 │ │ │ │ - @ instruction: 0xf97ef003 │ │ │ │ + stc2 0, cr15, [sl], #-12 │ │ │ │ ldrbtmi r4, [sp], #-3353 @ 0xfffff2e7 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ - cmpplt r4, #2998272 @ p-variant is OBSOLETE @ 0x2dc000 │ │ │ │ + cmpplt r4, #25344 @ p-variant is OBSOLETE @ 0x6300 │ │ │ │ @ instruction: 0xf8df4b17 │ │ │ │ @ instruction: 0xf8dfa060 │ │ │ │ @ instruction: 0xf8df9060 │ │ │ │ ldrbtmi r8, [sl], #96 @ 0x60 │ │ │ │ ldrbtmi r5, [r9], #2286 @ 0x8ee │ │ │ │ strd r4, [r6], -r8 │ │ │ │ @ instruction: 0x46294815 │ │ │ │ @ instruction: 0xf0054478 │ │ │ │ - stmdavs r4!, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r4!, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4631b1bc │ │ │ │ - @ instruction: 0xf7fd4620 │ │ │ │ - ldrbmi pc, [r5], -r1, asr #26 @ │ │ │ │ + @ instruction: 0xf7fe4620 │ │ │ │ + ldrbmi pc, [r5], -r7, asr #24 @ │ │ │ │ @ instruction: 0x46034631 │ │ │ │ tstlt r3, r0, lsr #12 │ │ │ │ - ldc2 7, cr15, [sl, #-1012]! @ 0xfffffc0c │ │ │ │ + mcrr2 7, 15, pc, r0, cr14 @ │ │ │ │ stmiavs r2!, {r0, r2, r9, sl, lr}^ │ │ │ │ - bcs 1d624 <__assert_fail@plt+0x1b6fc> │ │ │ │ + bcs 1cf94 <__assert_fail@plt+0x1b06c> │ │ │ │ svclt 0x0014447b │ │ │ │ strbmi r4, [r2], -sl, asr #12 │ │ │ │ mvnle r4, r7, lsr #5 │ │ │ │ ldrbtmi r4, [fp], #-2825 @ 0xfffff4f7 │ │ │ │ ldrtmi lr, [r8], -r0, ror #15 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - andeq r3, r2, sl, ror #8 │ │ │ │ + strdeq r3, [r2], -sl │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - andeq r7, r0, lr, lsl r8 │ │ │ │ - @ instruction: 0x0000c5b6 │ │ │ │ - andeq r7, r0, r8, lsl r8 │ │ │ │ - @ instruction: 0x0000c5b4 │ │ │ │ - andeq r7, r0, r8, ror #15 │ │ │ │ - andeq r7, r0, r6, ror #9 │ │ │ │ + andeq r7, r0, lr, lsr #29 │ │ │ │ + andeq ip, r0, r6, lsr #22 │ │ │ │ + andeq r7, r0, r8, lsr #29 │ │ │ │ + andeq ip, r0, r4, lsr #22 │ │ │ │ + andeq r7, r0, r8, ror lr │ │ │ │ + andeq r7, r0, r6, ror fp │ │ │ │ stmdacs r1, {r3, r4, r5, r8, sl, ip, sp, pc} │ │ │ │ @ instruction: 0x46144d16 │ │ │ │ eorle r4, r4, sp, ror r4 │ │ │ │ stmdavc fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ andle r3, pc, lr, lsr #22 │ │ │ │ svclt 0x00181e22 │ │ │ │ - blcs 1324c <__assert_fail@plt+0x11324> │ │ │ │ + blcs 12bbc <__assert_fail@plt+0x10c94> │ │ │ │ ldrmi fp, [r3], -ip, lsl #30 │ │ │ │ stmdblt r3!, {r8, r9, sp}^ │ │ │ │ strtmi r4, [r1], -r8, lsl #12 │ │ │ │ - blx 9c8a50 <__assert_fail@plt+0x9c6b28> │ │ │ │ + blx 14c63c8 <__assert_fail@plt+0x14c44a0> │ │ │ │ stmiavs r0, {r3, r4, r6, r8, ip, sp, pc}^ │ │ │ │ ldclt 1, cr11, [r8, #-288]! @ 0xfffffee0 │ │ │ │ - blcc ba8b90 <__assert_fail@plt+0xba6c68> │ │ │ │ + blcc ba8500 <__assert_fail@plt+0xba65d8> │ │ │ │ stmvc fp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stmiavs r0!, {r1, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscle r2, pc, r0, lsl #16 │ │ │ │ - blmi 1f9f54 <__assert_fail@plt+0x1f802c> │ │ │ │ + blmi 1f98c4 <__assert_fail@plt+0x1f799c> │ │ │ │ stmiapl fp!, {r0, r1, r2, fp, lr}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ pop {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x46104038 │ │ │ │ - blt fe246a98 <__assert_fail@plt+0xfe244b70> │ │ │ │ - ldrdeq r3, [r2], -ip │ │ │ │ + ldclt 0, cr15, [r4, #-12]! │ │ │ │ + andeq r3, r2, ip, ror #20 │ │ │ │ muleq r0, r0, r1 │ │ │ │ - andeq ip, r0, r4, lsl r5 │ │ │ │ + andeq ip, r0, r4, lsl #21 │ │ │ │ stmdacs r1, {r4, r5, r6, r7, r8, sl, ip, sp, pc} │ │ │ │ addlt r4, r3, fp, lsl pc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ andsle r4, ip, pc, ror r4 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0036870 │ │ │ │ - ldrdls pc, [r1], -pc @ │ │ │ │ + andls pc, r1, fp, lsl #25 │ │ │ │ stmiavs r3, {r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf003b1db │ │ │ │ - stccs 8, cr15, [r2, #-980] @ 0xfffffc2c │ │ │ │ + vstrcs d15, [r2, #-644] @ 0xfffffd7c │ │ │ │ andle r4, r6, r3, lsl fp │ │ │ │ ldmpl r9!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ - ldc2l 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ + stc2 7, cr15, [r4], {254} @ 0xfe │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ - bmi 43a294 <__assert_fail@plt+0x43836c> │ │ │ │ + bmi 439c04 <__assert_fail@plt+0x437cdc> │ │ │ │ ldrbtmi r5, [sl], #-2297 @ 0xfffff707 │ │ │ │ - ldc2l 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ + blx fff48446 <__assert_fail@plt+0xfff4651e> │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ stmdami sp, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r6, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ - blx ffb46b02 <__assert_fail@plt+0xffb44bda> │ │ │ │ + @ instruction: 0xff34f005 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf003bdf0 │ │ │ │ - strb pc, [r2, r5, lsl #18]! @ │ │ │ │ + @ instruction: 0xe7e2fbb1 │ │ │ │ stmdami r9, {r3, r8, r9, fp, lr} │ │ │ │ ldrbtmi r5, [r8], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0x4798681b │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - andeq r3, r2, ip, ror #6 │ │ │ │ + strdeq r3, [r2], -ip │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - andeq r7, r0, r6, lsl #14 │ │ │ │ - @ instruction: 0x0000c4b6 │ │ │ │ + muleq r0, r6, sp │ │ │ │ + andeq ip, r0, r6, lsr #20 │ │ │ │ muleq r0, r0, r1 │ │ │ │ - andeq ip, r0, r2, asr #9 │ │ │ │ + andeq ip, r0, r2, lsr sl │ │ │ │ stmdacs r1, {r4, r5, r6, r8, sl, ip, sp, pc} │ │ │ │ strmi r4, [lr], -pc, lsl #26 │ │ │ │ ldrbtmi r4, [sp], #-1556 @ 0xfffff9ec │ │ │ │ stmdacs r2, {r0, r1, r4, ip, lr, pc} │ │ │ │ - blmi 37ef4c <__assert_fail@plt+0x37d024> │ │ │ │ + blmi 37e8bc <__assert_fail@plt+0x37c994> │ │ │ │ stmiapl fp!, {r0, r2, r3, fp, lr}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ - @ instruction: 0xf8b0f003 │ │ │ │ - @ instruction: 0xf8ccf003 │ │ │ │ + blx 17464c6 <__assert_fail@plt+0x174459e> │ │ │ │ + blx 1e464ca <__assert_fail@plt+0x1e445a2> │ │ │ │ ldmdavs r2!, {r0, r3, r8, r9, fp, lr}^ │ │ │ │ - @ instruction: 0xf7fd58e9 │ │ │ │ - @ instruction: 0x4620fcb9 │ │ │ │ + @ instruction: 0xf7fe58e9 │ │ │ │ + @ instruction: 0x4620fbbf │ │ │ │ stmdami r7, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r6, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ - blx fec46b7a <__assert_fail@plt+0xfec44c52> │ │ │ │ + cdp2 0, 15, cr15, cr8, cr5, {0} │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ - andeq r3, r2, r2, ror #5 │ │ │ │ + andeq r3, r2, r2, ror r9 │ │ │ │ muleq r0, r0, r1 │ │ │ │ - @ instruction: 0x0000c4b8 │ │ │ │ + andeq ip, r0, r8, lsr #20 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - andeq ip, r0, lr, ror r4 │ │ │ │ + andeq ip, r0, lr, ror #19 │ │ │ │ ldrblt fp, [r0, #-416]! @ 0xfffffe60 │ │ │ │ @ instruction: 0xf7f74606 │ │ │ │ - ldrtmi lr, [r2], -r2, lsl #18 │ │ │ │ + ldrtmi lr, [r2], -sl, asr #24 │ │ │ │ ldrmi r6, [r5], -r4, lsl #16 │ │ │ │ - blne 88bd8 <__assert_fail@plt+0x86cb0> │ │ │ │ + blne 88548 <__assert_fail@plt+0x86620> │ │ │ │ andscc pc, r1, r4, lsr r8 @ │ │ │ │ movwpl pc, #1043 @ 0x413 @ │ │ │ │ stmdbcs r3!, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ eorsvc fp, r3, r4, lsl #30 │ │ │ │ stmdblt r1, {r0, r3, r5, fp, ip, sp, lr} │ │ │ │ ldcllt 0, cr7, [r0, #-196]! @ 0xffffff3c │ │ │ │ svclt 0x00004770 │ │ │ │ - blmi b9d064 <__assert_fail@plt+0xb9b13c> │ │ │ │ + blmi b9c9d4 <__assert_fail@plt+0xb9aaac> │ │ │ │ ldrbtmi r4, [fp], #-1145 @ 0xfffffb87 │ │ │ │ tstlt r2, sl, lsl #16 │ │ │ │ stmdami ip!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ addlt fp, r4, r0, ror r5 │ │ │ │ andvs r2, lr, r1, lsl #12 │ │ │ │ ldrmi r9, [r1], -r2, lsl #4 │ │ │ │ stcmi 8, cr5, [r9], #-120 @ 0xffffff88 │ │ │ │ - blmi a9e074 <__assert_fail@plt+0xa9c14c> │ │ │ │ + blmi a9d9e4 <__assert_fail@plt+0xa9babc> │ │ │ │ ldrbtmi r4, [sp], #-1148 @ 0xfffffb84 │ │ │ │ ldrbtmi r9, [fp], #-1280 @ 0xfffffb00 │ │ │ │ - blmi a22ca8 <__assert_fail@plt+0xa20d80> │ │ │ │ + blmi a22618 <__assert_fail@plt+0xa206f0> │ │ │ │ stcmi 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xf005447b │ │ │ │ - bls c9d8c <__assert_fail@plt+0xc7e64> │ │ │ │ + bls ca41c <__assert_fail@plt+0xc84f4> │ │ │ │ ldrbtmi r4, [sp], #-2854 @ 0xfffff4da │ │ │ │ ldrmi r4, [r1], -r6, lsr #16 │ │ │ │ ldrbtmi r4, [r8], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf0059500 │ │ │ │ - stmdbmi r4!, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi r4!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcmi 6, cr4, [r4], #-128 @ 0xffffff80 │ │ │ │ - @ instruction: 0xf0054479 │ │ │ │ - bls c9f0c <__assert_fail@plt+0xc7fe4> │ │ │ │ + @ instruction: 0xf0064479 │ │ │ │ + bls c859c <__assert_fail@plt+0xc6674> │ │ │ │ ldrbtmi r4, [ip], #-2082 @ 0xfffff7de │ │ │ │ ldrmi r4, [r1], -r2, lsr #22 │ │ │ │ ldrbtmi r4, [fp], #-1144 @ 0xfffffb88 │ │ │ │ stmib sp, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0050202 │ │ │ │ - ldmdbmi pc, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + ldmdbmi pc, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r9, [r9], #-2050 @ 0xfffff7fe │ │ │ │ @ instruction: 0xf0054c1e │ │ │ │ - ldmdami lr, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdami lr, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [ip], #-2563 @ 0xfffff5fd │ │ │ │ - blmi 75be14 <__assert_fail@plt+0x759eec> │ │ │ │ + blmi 75b784 <__assert_fail@plt+0x75985c> │ │ │ │ ldmdami sp, {ip, pc} │ │ │ │ ldrbtmi r4, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0xf0054478 │ │ │ │ - bls 109d30 <__assert_fail@plt+0x107e08> │ │ │ │ + bls 10a3c0 <__assert_fail@plt+0x108498> │ │ │ │ @ instruction: 0x46204b1a │ │ │ │ ldrmi r9, [r1], -r0, lsl #10 │ │ │ │ strls r4, [r2], #-1147 @ 0xfffffb85 │ │ │ │ - ldc2 0, cr15, [r2], #-20 @ 0xffffffec │ │ │ │ + @ instruction: 0xff7af005 │ │ │ │ stmdals r2, {r0, r1, r2, r4, r8, fp, lr} │ │ │ │ andlt r4, r4, r9, ror r4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldclt 0, cr15, [r2], {5} │ │ │ │ - andeq sp, r2, r8, ror #17 │ │ │ │ - andeq r3, r2, lr, asr r2 │ │ │ │ + svclt 0x00daf005 │ │ │ │ + andeq sp, r2, r8, ror r5 │ │ │ │ + andeq r3, r2, lr, ror #17 │ │ │ │ andeq r0, r0, r8, asr #3 │ │ │ │ - andeq ip, r0, r8, lsr r4 │ │ │ │ - andeq sl, r0, sl, asr sl │ │ │ │ + andeq ip, r0, r8, lsr #19 │ │ │ │ + andeq ip, r0, lr, lsl #17 │ │ │ │ @ instruction: 0xffffffa3 │ │ │ │ @ instruction: 0xffffff41 │ │ │ │ - strdeq r7, [r0], -r2 │ │ │ │ + andeq r7, r0, r2, lsl #25 │ │ │ │ @ instruction: 0xfffffda5 │ │ │ │ - andeq r9, r0, lr, lsr #2 │ │ │ │ - andeq ip, r0, ip, lsl #8 │ │ │ │ - andeq ip, r0, sl, lsr r4 │ │ │ │ - andeq ip, r0, ip, lsr #8 │ │ │ │ + @ instruction: 0x000097be │ │ │ │ + andeq ip, r0, ip, ror r9 │ │ │ │ + andeq ip, r0, sl, lsr #19 │ │ │ │ + muleq r0, ip, r9 │ │ │ │ @ instruction: 0xfffffe83 │ │ │ │ - andeq ip, r0, r6, lsr r4 │ │ │ │ - andeq ip, r0, r2, lsl #9 │ │ │ │ - andeq ip, r0, r8, ror r4 │ │ │ │ + andeq ip, r0, r6, lsr #19 │ │ │ │ + strdeq ip, [r0], -r2 │ │ │ │ + andeq ip, r0, r8, ror #19 │ │ │ │ @ instruction: 0xfffffdef │ │ │ │ - andeq ip, r0, r8, ror #8 │ │ │ │ + ldrdeq ip, [r0], -r8 │ │ │ │ @ instruction: 0xfffffd15 │ │ │ │ - andeq ip, r0, ip, asr r4 │ │ │ │ + andeq ip, r0, ip, asr #19 │ │ │ │ @ instruction: 0x4604b538 │ │ │ │ - @ instruction: 0xf7f64608 │ │ │ │ - strtmi lr, [r1], -ip, asr #31 │ │ │ │ + @ instruction: 0xf7f74608 │ │ │ │ + @ instruction: 0x4621eb14 │ │ │ │ @ instruction: 0xf0054605 │ │ │ │ - @ instruction: 0x4604fcb7 │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - qadd8mi lr, r0, sl │ │ │ │ + @ instruction: 0x4604ffff │ │ │ │ + @ instruction: 0xf7f74628 │ │ │ │ + strtmi lr, [r0], -r2, ror #21 │ │ │ │ svclt 0x0000bd38 │ │ │ │ andcs fp, r1, #234881024 @ 0xe000000 │ │ │ │ adclt fp, r5, r0, ror r5 │ │ │ │ @ instruction: 0xf8dfad29 │ │ │ │ @ instruction: 0xf8dfe05c │ │ │ │ stcge 0, cr12, [r3], {92} @ 0x5c │ │ │ │ - blne 148e44 <__assert_fail@plt+0x146f1c> │ │ │ │ + blne 1487b4 <__assert_fail@plt+0x14688c> │ │ │ │ @ instruction: 0x460644fe │ │ │ │ strtmi r2, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf85e9501 │ │ │ │ @ instruction: 0xf8dcc00c │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc08c │ │ │ │ tstls r0, r0, lsl #24 │ │ │ │ strls r2, [r2, #-383] @ 0xfffffe81 │ │ │ │ - svc 0x008af7f6 │ │ │ │ + b ff4c8660 <__assert_fail@plt+0xff4c6738> │ │ │ │ @ instruction: 0x46214630 │ │ │ │ @ instruction: 0xf88d2300 │ │ │ │ @ instruction: 0xf7ff308b │ │ │ │ - bmi 28ac50 <__assert_fail@plt+0x288d28> │ │ │ │ + bmi 28a5c0 <__assert_fail@plt+0x288698> │ │ │ │ ldrbtmi r4, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ eorlt sp, r5, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldrbmi fp, [r0, -r3]! │ │ │ │ - svc 0x0092f7f6 │ │ │ │ - andeq r3, r2, r0, lsr #2 │ │ │ │ + b ff6c868c <__assert_fail@plt+0xff6c6764> │ │ │ │ + @ instruction: 0x000237b0 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r3, r2, sl, ror #1 │ │ │ │ - bmi c9d214 <__assert_fail@plt+0xc9b2ec> │ │ │ │ + andeq r3, r2, sl, ror r7 │ │ │ │ + bmi c9cb84 <__assert_fail@plt+0xc9ac5c> │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf5ad4479 │ │ │ │ cdpmi 13, 3, cr5, cr0, cr0, {4} │ │ │ │ stmpl sl, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ orrpl pc, r0, #54525952 @ 0x3400000 │ │ │ │ ldmdavs r2, {r1, r2, r3, r5, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f615a │ │ │ │ ldrbtmi r0, [lr], #-512 @ 0xfffffe00 │ │ │ │ tstcc r4, #44, 20 @ 0x2c000 │ │ │ │ tstcs r1, r3 │ │ │ │ ldrbtmi r5, [sl], #-2352 @ 0xfffff6d0 │ │ │ │ @ instruction: 0xac054b2a │ │ │ │ - bmi aaf584 <__assert_fail@plt+0xaad65c> │ │ │ │ + bmi aaeef4 <__assert_fail@plt+0xaacfcc> │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8df447a │ │ │ │ @ instruction: 0xf7f780a4 │ │ │ │ - stmdbmi r8!, {r2, r3, r6, fp, sp, lr, pc} │ │ │ │ + stmdbmi r8!, {r2, r4, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #2600 @ 0xa28 │ │ │ │ ldmdapl r5!, {r3, r5, r8, r9, fp, lr}^ │ │ │ │ ldmpl r6!, {r0, r1, r2, r4, r5, r7, fp, ip, lr}^ │ │ │ │ - @ instruction: 0xf7f66828 │ │ │ │ - stmdals r3, {r2, r3, r4, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f76828 │ │ │ │ + stmdals r3, {r2, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ - @ instruction: 0xf960f7fe │ │ │ │ + @ instruction: 0xf98cf000 │ │ │ │ stc2l 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ tstcs r1, r2, asr #12 │ │ │ │ strbmi r4, [r8], -r3, lsl #12 │ │ │ │ - ldmda r4!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f66828 │ │ │ │ - ldmdavs sl!, {r2, r3, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + bl 1f4870c <__assert_fail@plt+0x1f467e4> │ │ │ │ + @ instruction: 0xf7f76828 │ │ │ │ + ldmdavs sl!, {r2, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ - @ instruction: 0xf7f64620 │ │ │ │ - strtmi lr, [r0], -r0, lsr #30 │ │ │ │ - svc 0x00e4f7f6 │ │ │ │ + @ instruction: 0xf7f74620 │ │ │ │ + strtmi lr, [r0], -r8, ror #20 │ │ │ │ + bl b48724 <__assert_fail@plt+0xb467fc> │ │ │ │ andcs r9, r0, #49152 @ 0xc000 │ │ │ │ strtmi r1, [r0], -r3, lsr #16 │ │ │ │ stccs 8, cr15, [r1], {3} │ │ │ │ - stc2 0, cr15, [r8], #-20 @ 0xffffffec │ │ │ │ + @ instruction: 0xff70f005 │ │ │ │ andls r6, r3, r3, lsr r8 │ │ │ │ sbcsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xf50d4913 │ │ │ │ - bmi 21fbf8 <__assert_fail@plt+0x21dcd0> │ │ │ │ + bmi 21f568 <__assert_fail@plt+0x21d640> │ │ │ │ ldrbtmi r3, [r9], #-788 @ 0xfffffcec │ │ │ │ ldmdavs r1, {r1, r3, r7, fp, ip, lr} │ │ │ │ subsmi r6, r1, sl, lsl r8 │ │ │ │ @ instruction: 0xf50dd104 │ │ │ │ andlt r5, r7, r0, lsl #27 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - svc 0x0028f7f6 │ │ │ │ - strheq r3, [r2], -ip │ │ │ │ + b 1c48760 <__assert_fail@plt+0x1c46838> │ │ │ │ + andeq r3, r2, ip, asr #14 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r3, r2, r2, lsr #1 │ │ │ │ + andeq r3, r2, r2, lsr r7 │ │ │ │ muleq r0, r4, r1 │ │ │ │ - @ instruction: 0x000075b6 │ │ │ │ - andeq r8, r0, r8, lsl r8 │ │ │ │ - andeq ip, r0, r4, asr #6 │ │ │ │ - andeq ip, r0, lr, ror #6 │ │ │ │ + andeq r7, r0, r6, asr #24 │ │ │ │ + andeq r8, r0, r8, lsr #29 │ │ │ │ + @ instruction: 0x0000c8b4 │ │ │ │ + ldrdeq ip, [r0], -lr │ │ │ │ @ instruction: 0x000001b8 │ │ │ │ andeq r0, r0, r4, lsr #3 │ │ │ │ andeq r0, r0, ip, ror r1 │ │ │ │ - andeq r3, r2, r6, lsl r0 │ │ │ │ + andeq r3, r2, r6, lsr #13 │ │ │ │ + strtcs fp, [pc], #-1336 @ a7b8 <__assert_fail@plt+0x8890> │ │ │ │ + strmi r4, [sp], -r7, lsr #22 │ │ │ │ + ldrbtmi r4, [fp], #-2599 @ 0xfffff5d9 │ │ │ │ + mulsvc ip, fp, r8 │ │ │ │ + stc2l 0, cr15, [r0], #-20 @ 0xffffffec │ │ │ │ + adcmi r7, r3, #196608 @ 0x30000 │ │ │ │ + stmdavc r3, {r0, r1, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ + teqle r4, r0, lsl #22 │ │ │ │ + @ instruction: 0xf0034628 │ │ │ │ + strmi pc, [r4], -r5, asr #22 │ │ │ │ + ldrbtmi r4, [r8], #-2080 @ 0xfffff7e0 │ │ │ │ + mrrc2 0, 0, pc, r2, cr5 @ │ │ │ │ + blcs be87f4 <__assert_fail@plt+0xbe68cc> │ │ │ │ + cmnlt ip, #1073741836 @ 0x4000000c │ │ │ │ + ldrbtmi r4, [r8], #-2077 @ 0xfffff7e3 │ │ │ │ + mcrr2 0, 0, pc, sl, cr5 @ │ │ │ │ + strmi r7, [r3], -r2, lsl #16 │ │ │ │ + ldcmi 1, cr11, [fp, #-1000] @ 0xfffffc18 │ │ │ │ + and r4, r9, sp, ror r4 │ │ │ │ + blx 1946810 <__assert_fail@plt+0x19448e8> │ │ │ │ + mvnslt r4, r4, lsl #12 │ │ │ │ + @ instruction: 0xf0054628 │ │ │ │ + stmdavc r2, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + orrslt r4, r2, r3, lsl #12 │ │ │ │ + @ instruction: 0x46187819 │ │ │ │ + bcs 24ba4 <__assert_fail@plt+0x22c7c> │ │ │ │ + sadd16mi fp, r4, r8 │ │ │ │ + strtmi r2, [r1], -pc, lsr #18 │ │ │ │ + ldmdavc fp, {r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ + mvnle r2, r0, lsl #22 │ │ │ │ + @ instruction: 0xf0054628 │ │ │ │ + stmdavc r2, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + bcs 1c044 <__assert_fail@plt+0x1a11c> │ │ │ │ + strtmi sp, [r0], -ip, ror #3 │ │ │ │ + @ instruction: 0x4629bd38 │ │ │ │ + blx 1146850 <__assert_fail@plt+0x1144928> │ │ │ │ + ldrb r4, [r0, r4, lsl #12] │ │ │ │ + strtmi r2, [r0], -r0, lsl #8 │ │ │ │ + @ instruction: 0x4621bd38 │ │ │ │ + blx f46860 <__assert_fail@plt+0xf44938> │ │ │ │ + strb r4, [r8, r4, lsl #12] │ │ │ │ + andeq r3, r2, r2, asr r6 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + strdeq r7, [r0], -lr │ │ │ │ + andeq r7, r0, lr, ror #19 │ │ │ │ + andeq r7, r0, r0, ror #19 │ │ │ │ + strtcs fp, [pc], #-1336 @ a870 <__assert_fail@plt+0x8948> │ │ │ │ + strmi r4, [sp], -r7, lsr #22 │ │ │ │ + ldrbtmi r4, [fp], #-2599 @ 0xfffff5d9 │ │ │ │ + mulsvc ip, fp, r8 │ │ │ │ + stc2 0, cr15, [r4], {5} │ │ │ │ + adcmi r7, r3, #196608 @ 0x30000 │ │ │ │ + stmdavc r3, {r0, r1, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ + teqle r4, r0, lsl #22 │ │ │ │ + @ instruction: 0xf0034628 │ │ │ │ + strmi pc, [r4], -r9, ror #21 │ │ │ │ + ldrbtmi r4, [r8], #-2080 @ 0xfffff7e0 │ │ │ │ + blx ffdc68b2 <__assert_fail@plt+0xffdc498a> │ │ │ │ + blcs be88ac <__assert_fail@plt+0xbe6984> │ │ │ │ + cmnlt ip, #1073741836 @ 0x4000000c │ │ │ │ + ldrbtmi r4, [r8], #-2077 @ 0xfffff7e3 │ │ │ │ + blx ffbc68c2 <__assert_fail@plt+0xffbc499a> │ │ │ │ + strmi r7, [r3], -r2, lsl #16 │ │ │ │ + ldcmi 1, cr11, [fp, #-1000] @ 0xfffffc18 │ │ │ │ + and r4, r9, sp, ror r4 │ │ │ │ + blx fc68c8 <__assert_fail@plt+0xfc49a0> │ │ │ │ + mvnslt r4, r4, lsl #12 │ │ │ │ + @ instruction: 0xf0054628 │ │ │ │ + stmdavc r2, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + orrslt r4, r2, r3, lsl #12 │ │ │ │ + @ instruction: 0x46187819 │ │ │ │ + bcs 24c5c <__assert_fail@plt+0x22d34> │ │ │ │ + sadd16mi fp, r4, r8 │ │ │ │ + strtmi r2, [r1], -pc, lsr #18 │ │ │ │ + ldmdavc fp, {r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ + mvnle r2, r0, lsl #22 │ │ │ │ + @ instruction: 0xf0054628 │ │ │ │ + stmdavc r2, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bcs 1c0fc <__assert_fail@plt+0x1a1d4> │ │ │ │ + strtmi sp, [r0], -ip, ror #3 │ │ │ │ + @ instruction: 0x4629bd38 │ │ │ │ + blx 7c6908 <__assert_fail@plt+0x7c49e0> │ │ │ │ + ldrb r4, [r0, r4, lsl #12] │ │ │ │ + strtmi r2, [r0], -r0, lsl #8 │ │ │ │ + @ instruction: 0x4621bd38 │ │ │ │ + blx 5c6918 <__assert_fail@plt+0x5c49f0> │ │ │ │ + strb r4, [r8, r4, lsl #12] │ │ │ │ + muleq r2, sl, r5 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r7, r0, r6, asr #18 │ │ │ │ + andeq r7, r0, r6, lsr r9 │ │ │ │ + andeq r7, r0, r8, lsr #18 │ │ │ │ + mvnsmi lr, sp, lsr #18 │ │ │ │ + @ instruction: 0xf8dfb082 │ │ │ │ + eorcs r8, pc, #248 @ 0xf8 │ │ │ │ + @ instruction: 0x460c4b3d │ │ │ │ + @ instruction: 0xf85844f8 │ │ │ │ + andsvc r3, sl, r3 │ │ │ │ + blx fe946956 <__assert_fail@plt+0xfe944a2e> │ │ │ │ + andls r7, r1, r3, lsl #16 │ │ │ │ + teqle sl, pc, lsr #22 │ │ │ │ + blcs 28a58 <__assert_fail@plt+0x26b30> │ │ │ │ + ldmdami r7!, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ + ldrbtmi r4, [r8], #-1573 @ 0xfffff9db │ │ │ │ + blx fe64696e <__assert_fail@plt+0xfe644a46> │ │ │ │ + strmi r7, [r6], -r3, lsl #16 │ │ │ │ + blcs 2e964 <__assert_fail@plt+0x2ca3c> │ │ │ │ + svcmi 0x0033d14e │ │ │ │ + @ instruction: 0x4638447f │ │ │ │ + blx fe3c6982 <__assert_fail@plt+0xfe3c4a5a> │ │ │ │ + strmi r7, [r4], -r3, lsl #16 │ │ │ │ + movtlt fp, #53739 @ 0xd1eb │ │ │ │ + teqlt lr, #15597568 @ 0xee0000 │ │ │ │ + blcs be8988 <__assert_fail@plt+0xbe6a60> │ │ │ │ + @ instruction: 0x4631d033 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + @ instruction: 0x4605f9d9 │ │ │ │ + mvnle r2, r0, lsl #16 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + blmi a48dc8 <__assert_fail@plt+0xa46ea0> │ │ │ │ + @ instruction: 0xf8584622 │ │ │ │ + strmi r1, [r5], -r3 │ │ │ │ + @ instruction: 0xf952f7fe │ │ │ │ + @ instruction: 0xf0054638 │ │ │ │ + stmdavc r3, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blcs 1c1bc <__assert_fail@plt+0x1a294> │ │ │ │ + tstlt sp, #1073741880 @ 0x40000038 │ │ │ │ + movwlt r6, #34856 @ 0x8828 │ │ │ │ + pop {r1, ip, sp, pc} │ │ │ │ + @ instruction: 0xf00341f0 │ │ │ │ + @ instruction: 0x4621b93b │ │ │ │ + @ instruction: 0xf9baf003 │ │ │ │ + strb r4, [ip, r5, lsl #12] │ │ │ │ + @ instruction: 0xf0034628 │ │ │ │ + stmdavc r3!, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + strmi r2, [r5], -pc, lsr #22 │ │ │ │ + blmi 5fea08 <__assert_fail@plt+0x5fcae0> │ │ │ │ + strtmi r4, [r8], -r2, lsr #12 │ │ │ │ + andne pc, r3, r8, asr r8 @ │ │ │ │ + @ instruction: 0xf930f7fe │ │ │ │ + stmdavc r3, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + blcs 1c2c0 <__assert_fail@plt+0x1a398> │ │ │ │ + @ instruction: 0xe7c6d0bb │ │ │ │ + blcs 28b80 <__assert_fail@plt+0x26c58> │ │ │ │ + @ instruction: 0xe7eed0b7 │ │ │ │ + andlt r4, r2, r8, lsr #12 │ │ │ │ + ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ + @ instruction: 0xf0034621 │ │ │ │ + @ instruction: 0x4605f999 │ │ │ │ + @ instruction: 0xd1aa2800 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + blmi 248d48 <__assert_fail@plt+0x246e20> │ │ │ │ + @ instruction: 0xf8584632 │ │ │ │ + strmi r1, [r5], -r3 │ │ │ │ + @ instruction: 0xf912f7fe │ │ │ │ + svclt 0x0000e79f │ │ │ │ + ldrdeq r3, [r2], -ip │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r7, r0, sl, lsl #17 │ │ │ │ + andeq r7, r0, r8, ror r8 │ │ │ │ + @ instruction: 0x000001b0 │ │ │ │ + svcmi 0x00f0e92d │ │ │ │ + strmi fp, [r1], r3, lsl #1 │ │ │ │ + @ instruction: 0xf8d0f003 │ │ │ │ + ldrsbhi pc, [r4], #143 @ 0x8f @ │ │ │ │ + ldcmi 3, cr2, [r5], #-188 @ 0xffffff44 │ │ │ │ + ldrbtmi r4, [ip], #-1272 @ 0xfffffb08 │ │ │ │ + andcc pc, r0, r8, lsr #17 │ │ │ │ + bleq 47118 <__assert_fail@plt+0x451f0> │ │ │ │ + @ instruction: 0x2000bfb8 │ │ │ │ + blmi c81720 <__assert_fail@plt+0xc7f7f8> │ │ │ │ + bmi c53e68 <__assert_fail@plt+0xc51f40> │ │ │ │ + ldrbtmi r4, [sl], #-3633 @ 0xfffff1cf │ │ │ │ + stmiapl r7!, {r0, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf1bb447e │ │ │ │ + strbmi r0, [r5], #-3840 @ 0xfffff100 │ │ │ │ + strbmi fp, [ip], -r4, asr #31 │ │ │ │ + stclle 3, cr2, [r5, #-0] │ │ │ │ + movwcc r4, #5658 @ 0x161a │ │ │ │ + ldrmi fp, [fp, #820] @ 0x334 │ │ │ │ + mvnsle r6, r4, lsr #17 │ │ │ │ + @ instruction: 0x46204639 │ │ │ │ + @ instruction: 0xf8a6f7fe │ │ │ │ + cmplt r0, #136314880 @ 0x8200000 │ │ │ │ + @ instruction: 0x46204639 │ │ │ │ + @ instruction: 0xf8a0f7fe │ │ │ │ + strtmi r4, [r8], -r1, lsl #12 │ │ │ │ + ldmdb r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f74630 │ │ │ │ + @ instruction: 0xf1bbe97c │ │ │ │ + @ instruction: 0xf04f0b01 │ │ │ │ + @ instruction: 0xf04f022f │ │ │ │ + @ instruction: 0xf1000300 │ │ │ │ + ldrtpl r0, [r2], #-1281 @ 0xfffffaff │ │ │ │ + ldrble r5, [r6, #1395] @ 0x573 │ │ │ │ + andcs r4, r0, #27648 @ 0x6c00 │ │ │ │ + ldrpl r4, [sl], #-1147 @ 0xfffffb85 │ │ │ │ + andlt r4, r3, r8, lsl r6 │ │ │ │ + svchi 0x00f0e8bd │ │ │ │ + andcc r1, r2, #21248 @ 0x5300 │ │ │ │ + ldclle 5, cr4, [r7, #620] @ 0x26c │ │ │ │ + blle ffe5c044 <__assert_fail@plt+0xffe5a11c> │ │ │ │ + @ instruction: 0x46204639 │ │ │ │ + @ instruction: 0xf87cf7fe │ │ │ │ + stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ + ldcmi 1, cr13, [r2], {212} @ 0xd4 │ │ │ │ + blcc 6f1c <__assert_fail@plt+0x4ff4> │ │ │ │ + andge pc, r0, r5, lsl #17 │ │ │ │ + @ instruction: 0x4620447c │ │ │ │ + ldmdb r2, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcrrne 2, 2, r2, r5, cr15 │ │ │ │ + @ instruction: 0xf8045422 │ │ │ │ + ldr sl, [r2, r5]! │ │ │ │ + @ instruction: 0x46484639 │ │ │ │ + @ instruction: 0xf866f7fe │ │ │ │ + strbmi fp, [ip], -r8, lsl #2 │ │ │ │ + stmdbls r1, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + svclt 0x0000e7c1 │ │ │ │ + andeq sp, r2, r0, asr r0 │ │ │ │ + andeq r3, r2, r2, asr #7 │ │ │ │ + @ instruction: 0x000001b0 │ │ │ │ + andeq r7, r0, r6, ror r7 │ │ │ │ + andeq sp, r2, r0, lsr r0 │ │ │ │ + ldrdeq ip, [r2], -r8 │ │ │ │ + andeq ip, r2, r8, lsr #31 │ │ │ │ + svcmi 0x00f0e92d │ │ │ │ + stc 6, cr4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ + @ instruction: 0xf8df8b02 │ │ │ │ + ldrbtmi sl, [sl], #228 @ 0xe4 │ │ │ │ + @ instruction: 0xf003b083 │ │ │ │ + msrcs CPSR_fsxc, #4915200 @ 0x4b0000 │ │ │ │ + stmdacc r0, {r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + svclt 0x00b81e04 │ │ │ │ + blle 1612b5c <__assert_fail@plt+0x1610c34> │ │ │ │ + @ instruction: 0xf50a4b33 │ │ │ │ + ldcmi 7, cr6, [r3, #-0] │ │ │ │ + @ instruction: 0xf8df2201 │ │ │ │ + ldrbtmi r9, [fp], #-204 @ 0xffffff34 │ │ │ │ + mcr 4, 0, r4, cr8, cr13, {3} │ │ │ │ + ldrbtmi r3, [r9], #2576 @ 0xa10 │ │ │ │ + stmdavs r0, {r0, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ + bl 1d5b7c <__assert_fail@plt+0x1d3c54> │ │ │ │ + svclt 0x00c40b02 │ │ │ │ + movwcs r4, #1584 @ 0x630 │ │ │ │ + ldrmi sp, [r9], -r4, lsr #26 │ │ │ │ + bicslt r3, r0, r1, lsl #6 │ │ │ │ + stmvs r0, {r2, r3, r4, r7, r9, lr} │ │ │ │ + @ instruction: 0xf003d1f9 │ │ │ │ + @ instruction: 0x464bf831 │ │ │ │ + rscscc pc, pc, #79 @ 0x4f │ │ │ │ + stccc 1, cr2, [r1], {1} │ │ │ │ + ldrbmi r9, [r8], -r0 │ │ │ │ + ldmdb sl, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f74640 │ │ │ │ + strdcs lr, [pc, -sl]! │ │ │ │ + strtmi r1, [r8], #-3138 @ 0xfffff3be │ │ │ │ + @ instruction: 0xf88018ab │ │ │ │ + tstcs r0, r0, lsl #16 │ │ │ │ + stmdane r0, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ + mcrrne 7, 13, lr, fp, cr10 │ │ │ │ + adcmi r3, r3, #-2147483648 @ 0x80000000 │ │ │ │ + adcmi sp, r1, #929792 @ 0xe3000 │ │ │ │ + @ instruction: 0xe7e0dbf9 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + mrc 8, 0, APSR_nzcv, cr8, cr1, {0} │ │ │ │ + @ instruction: 0xf04f3a10 │ │ │ │ + strdcs r3, [r1, -pc] │ │ │ │ + ldrbmi r9, [r8], -r0 │ │ │ │ + ldm sl!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f74638 │ │ │ │ + stccc 8, cr14, [r1], {218} @ 0xda │ │ │ │ + cdpeq 0, 2, cr15, cr15, cr15, {2} │ │ │ │ + tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, r1, #0, 2 │ │ │ │ + @ instruction: 0x0c00eb0a │ │ │ │ + movweq lr, #11018 @ 0x2b0a │ │ │ │ + stmda r0, {r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdane r0, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ + blmi 2c02e0 <__assert_fail@plt+0x2be3b8> │ │ │ │ + ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ + @ instruction: 0xf503181a │ │ │ │ + @ instruction: 0xf8826000 │ │ │ │ + andlt r1, r3, r0, lsl #16 │ │ │ │ + blhi c5f18 <__assert_fail@plt+0xc3ff0> │ │ │ │ + svchi 0x00f0e8bd │ │ │ │ + andeq ip, r2, r6, asr pc │ │ │ │ + andeq r9, r0, lr, lsr #27 │ │ │ │ + andeq ip, r2, r0, lsr pc │ │ │ │ + andeq r9, r0, r6, lsr #27 │ │ │ │ + andeq ip, r2, sl, lsl #29 │ │ │ │ + @ instruction: 0x460cb538 │ │ │ │ + @ instruction: 0x212f4b2e │ │ │ │ + ldrbtmi r4, [fp], #-2606 @ 0xfffff5d2 │ │ │ │ + mulsvc r9, fp, r8 │ │ │ │ + blx 746c64 <__assert_fail@plt+0x744d3c> │ │ │ │ + blcs be8c60 <__assert_fail@plt+0xbe6d38> │ │ │ │ + stmdavc r5, {r1, r4, r5, r8, ip, lr, pc}^ │ │ │ │ + @ instruction: 0xd12f2d00 │ │ │ │ + ldrbtmi r4, [r8], #-2089 @ 0xfffff7d7 │ │ │ │ + blx 4c6c78 <__assert_fail@plt+0x4c4d50> │ │ │ │ + blcs 28c74 <__assert_fail@plt+0x26d4c> │ │ │ │ + stcmi 1, cr13, [r7, #-232]! @ 0xffffff18 │ │ │ │ + @ instruction: 0x4628447d │ │ │ │ + blx 2c6c88 <__assert_fail@plt+0x2c4d60> │ │ │ │ + mvnslt r7, r3, lsl #16 │ │ │ │ + stmiavs r3!, {r2, r3, r4, r8, ip, sp, pc}^ │ │ │ │ + svclt 0x00182b00 │ │ │ │ + stmdavc r3, {r2, r3, r4, r9, sl, lr} │ │ │ │ + eorle r2, r5, pc, lsr #22 │ │ │ │ + tstcs r0, sl, lsl #4 │ │ │ │ + svc 0x0088f7f6 │ │ │ │ + stcle 8, cr2, [r3], {-0} │ │ │ │ + stmdavs r4!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + rscle r2, r8, r0, lsl #16 │ │ │ │ + stmdacc r1, {r0, r1, r9, sl, lr} │ │ │ │ + mvnsle r2, r0, lsl #24 │ │ │ │ + rscle r2, r2, r1, lsl #22 │ │ │ │ + mvnsle r3, r2, lsl #22 │ │ │ │ + @ instruction: 0xf0054628 │ │ │ │ + stmdavc r3, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + bicsle r2, pc, r0, lsl #22 │ │ │ │ + ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ + tstcs r0, sl, lsl #4 │ │ │ │ + svc 0x006ef7f6 │ │ │ │ + ldclle 8, cr2, [r0] │ │ │ │ + teqlt ip, r1, lsl #16 │ │ │ │ + stmdacs r0, {r2, r5, r6, fp, sp, lr} │ │ │ │ + @ instruction: 0xe7cad1fa │ │ │ │ + blcs 28de4 <__assert_fail@plt+0x26ebc> │ │ │ │ + ldrb sp, [r5, r9, asr #1] │ │ │ │ + strb r2, [r4, r0, lsl #8] │ │ │ │ + andcs r4, sl, #42991616 @ 0x2900000 │ │ │ │ + svc 0x005cf7f6 │ │ │ │ + ldcle 8, cr2, [lr] │ │ │ │ + stccs 8, cr3, [r0], {1} │ │ │ │ + stmdavs r4!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ + mvnsle r2, r0, lsl #16 │ │ │ │ + svclt 0x0000e7b7 │ │ │ │ + andeq r3, r2, sl, asr #3 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r7, r0, lr, ror r5 │ │ │ │ + andeq r7, r0, r0, ror r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - bmi 89c69c <__assert_fail@plt+0x89a774> │ │ │ │ - blmi 8b70a8 <__assert_fail@plt+0x8b5180> │ │ │ │ + bmi 89c564 <__assert_fail@plt+0x89a63c> │ │ │ │ + blmi 8b6f70 <__assert_fail@plt+0x8b5048> │ │ │ │ ldrbtmi sl, [sl], #-3329 @ 0xfffff2ff │ │ │ │ cdpmi 15, 2, cr4, cr2, cr1, {1} │ │ │ │ ldrdhi pc, [r8], pc @ │ │ │ │ ldmpl r3, {r0, r1, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldrbtmi r4, [r8], #1150 @ 0x47e │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ @ instruction: 0x4620461a │ │ │ │ andcc pc, r4, sp, lsl #17 │ │ │ │ stc2l 0, cr15, [sl, #-4] │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ cdp2 0, 2, cr15, cr12, cr2, {0} │ │ │ │ mulcc r4, sp, r8 │ │ │ │ - bmi 5f93f8 <__assert_fail@plt+0x5f74d0> │ │ │ │ + bmi 5f92c0 <__assert_fail@plt+0x5f7398> │ │ │ │ ldrbtmi r4, [sl], #-2834 @ 0xfffff4ee │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ @ instruction: 0x4620d119 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ - @ instruction: 0xf89dff07 │ │ │ │ + @ instruction: 0xf89dfc5b │ │ │ │ strmi r3, [r4], -r4 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ - blcs 1c68f64 <__assert_fail@plt+0x1c6703c> │ │ │ │ + blcs 1c68e2c <__assert_fail@plt+0x1c66f04> │ │ │ │ stmdavc fp!, {r1, r8, ip, lr, pc}^ │ │ │ │ rscle r2, r4, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - mrc 7, 2, APSR_nzcv, cr8, cr6, {7} │ │ │ │ + mrc 7, 7, APSR_nzcv, cr4, cr6, {7} │ │ │ │ bicle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf7f6e7dd │ │ │ │ - svclt 0x0000eeca │ │ │ │ - @ instruction: 0x00022fbe │ │ │ │ + svclt 0x0000ef66 │ │ │ │ + strdeq r3, [r2], -r6 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r7, r0, r0, lsl #7 │ │ │ │ - andeq ip, r0, r8, lsr #5 │ │ │ │ - andeq r9, r0, lr, asr sl │ │ │ │ - andeq r2, r2, r2, lsl #31 │ │ │ │ + @ instruction: 0x000074b8 │ │ │ │ + andeq ip, r0, r0, asr #5 │ │ │ │ + andeq r9, r0, r6, lsr #26 │ │ │ │ + strheq r3, [r2], -sl │ │ │ │ stmdacs r1, {r3, r4, r5, r8, sl, ip, sp, pc} │ │ │ │ @ instruction: 0x46144b3b │ │ │ │ stclle 4, cr4, [r6, #-492]! @ 0xfffffe14 │ │ │ │ ldmpl sl, {r1, r3, r4, r5, r9, fp, lr} │ │ │ │ @ instruction: 0x21bcf8d2 │ │ │ │ teqle r5, r0, lsl #20 │ │ │ │ ldmdbmi r8!, {r0, r2, r3, r6, fp, sp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - mrc 7, 1, APSR_nzcv, cr4, cr6, {7} │ │ │ │ + mrc 7, 6, APSR_nzcv, cr0, cr6, {7} │ │ │ │ @ instruction: 0xb15cb998 │ │ │ │ smlaltblt r6, r8, r0, r8 │ │ │ │ cdp2 0, 14, cr15, cr4, cr2, {0} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0034629 │ │ │ │ strtmi pc, [r8], -r5, ror #16 │ │ │ │ @ instruction: 0xff20f002 │ │ │ │ strtmi r4, [r0], -pc, lsr #18 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - strtmi pc, [r0], -r1, asr #29 │ │ │ │ + @ instruction: 0x4620fc15 │ │ │ │ pushmi {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - mrc 7, 0, APSR_nzcv, cr10, cr6, {7} │ │ │ │ + mrc 7, 5, APSR_nzcv, cr6, cr6, {7} │ │ │ │ @ instruction: 0x2c00b9e0 │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, ip, lr, pc} │ │ │ │ rscle r2, sp, r0, lsl #22 │ │ │ │ stmdacs r0, {r3, r4, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf002d03e │ │ │ │ @ instruction: 0xf002fea7 │ │ │ │ strmi pc, [r5], -r3, asr #29 │ │ │ │ @@ -9233,89 +9155,89 @@ │ │ │ │ @ instruction: 0xf844f003 │ │ │ │ @ instruction: 0xf0024628 │ │ │ │ @ instruction: 0xe7ddfeff │ │ │ │ stmdami r1!, {r5, r9, fp, lr} │ │ │ │ ldrbtmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ @ instruction: 0x4798681b │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - blcs 1d69030 <__assert_fail@plt+0x1d67108> │ │ │ │ + blcs 1d68ef8 <__assert_fail@plt+0x1d66fd0> │ │ │ │ stmdavc fp!, {r0, r2, r3, r8, ip, lr, pc}^ │ │ │ │ tstle sl, r0, ror fp │ │ │ │ stmdblt r3, {r0, r1, r3, r5, r7, fp, ip, sp, lr}^ │ │ │ │ sbcle r2, fp, r0, lsl #24 │ │ │ │ stmdbcs r0, {r0, r5, fp, sp, lr} │ │ │ │ strtmi sp, [r0], -r8, asr #1 │ │ │ │ @ instruction: 0xf828f003 │ │ │ │ ldmdbmi r6, {r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - stcl 7, cr15, [r6, #984]! @ 0x3d8 │ │ │ │ + mcr 7, 4, pc, cr2, cr6, {7} @ │ │ │ │ svclt 0x00181e23 │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ ldrmi fp, [r8], -ip, lsl #30 │ │ │ │ stmdacs r0, {sp} │ │ │ │ stmdavs r1!, {r1, r2, r4, r5, r7, ip, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ stmdami lr, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r6, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ - @ instruction: 0xf97af005 │ │ │ │ + blx 5c6eac <__assert_fail@plt+0x5c4f84> │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xf0024618 │ │ │ │ @ instruction: 0x4605fe93 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ - andeq r2, r2, ip, lsl pc │ │ │ │ + andeq r3, r2, r4, asr r0 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ - andeq sl, r0, r2, asr #4 │ │ │ │ - andeq r9, r0, r0, lsl #19 │ │ │ │ - andeq sl, r0, r6, lsl r2 │ │ │ │ + andeq fp, r0, lr, lsl fp │ │ │ │ + andeq r9, r0, r8, asr #24 │ │ │ │ + strdeq fp, [r0], -r2 │ │ │ │ muleq r0, r0, r1 │ │ │ │ - andeq r9, r0, r2, lsr #22 │ │ │ │ - andeq sl, r0, lr, lsr #9 │ │ │ │ - andeq ip, r0, r6, ror r1 │ │ │ │ + andeq r9, r0, sl, ror #27 │ │ │ │ + andeq fp, r0, sl, lsl #27 │ │ │ │ + andeq ip, r0, lr, lsl #3 │ │ │ │ ldrlt r2, [r8, #-2050]! @ 0xfffff7fe │ │ │ │ tstle pc, r4, lsl r6 @ │ │ │ │ stmdavc fp!, {r0, r2, r3, r6, fp, sp, lr} │ │ │ │ andle r2, pc, r5, ror fp @ │ │ │ │ @ instruction: 0x4628493a │ │ │ │ @ instruction: 0xf7f64479 │ │ │ │ - bicslt lr, r8, lr, lsr #27 │ │ │ │ + bicslt lr, r8, sl, asr #28 │ │ │ │ @ instruction: 0x46284938 │ │ │ │ @ instruction: 0xf7f64479 │ │ │ │ - ldmiblt r8, {r3, r5, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmiblt r8, {r2, r6, r9, sl, fp, sp, lr, pc}^ │ │ │ │ stmiavs r0!, {r2, r5, r6, r8, ip, sp, pc} │ │ │ │ ldclt 1, cr11, [r8, #-320]! @ 0xfffffec0 │ │ │ │ - blcs 1c291e4 <__assert_fail@plt+0x1c272bc> │ │ │ │ + blcs 1c290ac <__assert_fail@plt+0x1c27184> │ │ │ │ stmiavc fp!, {r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdavs r0, {r1, r4, r8, ip, sp, pc} │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ ldrbtmi r4, [r8], #-2094 @ 0xfffff7d2 │ │ │ │ - @ instruction: 0xf938f005 │ │ │ │ + @ instruction: 0xf9d4f005 │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ rscsle r2, r5, r0, lsl #24 │ │ │ │ stmdacs r0, {r5, r6, fp, sp, lr} │ │ │ │ ldclt 0, cr13, [r8, #-968]! @ 0xfffffc38 │ │ │ │ strtmi r4, [r8], -r9, lsr #18 │ │ │ │ @ instruction: 0xf7f64479 │ │ │ │ - tstlt r8, #8576 @ 0x2180 │ │ │ │ + tstlt r8, #544 @ 0x220 │ │ │ │ strtmi r4, [r8], -r7, lsr #18 │ │ │ │ @ instruction: 0xf7f64479 │ │ │ │ - tstlt r8, #128, 26 @ 0x2000 │ │ │ │ + tstlt r8, #28, 28 @ 0x1c0 │ │ │ │ strtmi r4, [r8], -r5, lsr #18 │ │ │ │ @ instruction: 0xf7f64479 │ │ │ │ - teqlt r8, #7808 @ 0x1e80 │ │ │ │ + teqlt r8, #352 @ 0x160 │ │ │ │ strtmi r4, [r8], -r3, lsr #18 │ │ │ │ @ instruction: 0xf7f64479 │ │ │ │ - cmplt r8, #116, 26 @ 0x1d00 │ │ │ │ + cmplt r8, #16, 28 @ 0x100 │ │ │ │ strtmi r4, [r8], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7f64479 │ │ │ │ - cmplt r0, #7040 @ 0x1b80 │ │ │ │ + cmplt r0, #10, 28 @ 0xa0 │ │ │ │ @ instruction: 0x4628491f │ │ │ │ @ instruction: 0xf7f64479 │ │ │ │ - stmdacs r0, {r3, r5, r6, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r2, r9, sl, fp, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -ip, asr #3 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r8, #8]! │ │ │ │ sbcle r2, r5, r0, lsl #24 │ │ │ │ stmdacs r0, {r5, r6, r7, fp, sp, lr} │ │ │ │ ldclt 0, cr13, [r8, #-776]! @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ @@ -9329,35 +9251,35 @@ │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [ip, #8]! │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0024038 │ │ │ │ qsaxmi fp, r0, r3 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r0, #8] │ │ │ │ - andeq sl, r0, ip, lsr r4 │ │ │ │ - andeq sl, r0, r8, lsr #2 │ │ │ │ - andeq ip, r0, r2, lsl r1 │ │ │ │ - andeq sl, r0, ip, ror #1 │ │ │ │ - andeq ip, r0, r4, lsr r1 │ │ │ │ - andeq ip, r0, r4, lsr #2 │ │ │ │ - andeq ip, r0, r4, lsr #2 │ │ │ │ - andeq sl, r0, r0, ror #7 │ │ │ │ - andeq sl, r0, ip, lsr r3 │ │ │ │ + andeq fp, r0, r8, lsl sp │ │ │ │ + andeq fp, r0, r4, lsl #20 │ │ │ │ + andeq ip, r0, sl, lsr #2 │ │ │ │ + andeq fp, r0, r8, asr #19 │ │ │ │ + andeq ip, r0, ip, asr #2 │ │ │ │ + andeq ip, r0, ip, lsr r1 │ │ │ │ + andeq ip, r0, ip, lsr r1 │ │ │ │ + @ instruction: 0x0000bcbc │ │ │ │ + andeq fp, r0, r8, lsl ip │ │ │ │ @ instruction: 0x4614b5f8 │ │ │ │ - blmi b5e5dc <__assert_fail@plt+0xb5c6b4> │ │ │ │ + blmi b5e4a4 <__assert_fail@plt+0xb5c57c> │ │ │ │ stmiapl lr!, {r0, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ cmplt r3, r3, lsr r8 │ │ │ │ - mcr 7, 1, pc, cr8, cr6, {7} @ │ │ │ │ + mcr 7, 6, pc, cr4, cr6, {7} @ │ │ │ │ stmiapl fp!, {r1, r3, r5, r8, r9, fp, lr}^ │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf8326802 │ │ │ │ ldrbeq r2, [r2], #-19 @ 0xffffffed │ │ │ │ - blmi a00214 <__assert_fail@plt+0x9fe2ec> │ │ │ │ + blmi a000dc <__assert_fail@plt+0x9fe1b4> │ │ │ │ @ instruction: 0xf8d358eb │ │ │ │ - bllt ad7844 <__assert_fail@plt+0xad591c> │ │ │ │ + bllt ad770c <__assert_fail@plt+0xad57e4> │ │ │ │ stmdavs r3!, {r2, r4, r8, r9, ip, sp, pc} │ │ │ │ ldmvs r8, {r0, r1, r8, r9, ip, sp, pc}^ │ │ │ │ eorsle r2, r6, r0, lsl #16 │ │ │ │ stc2 0, cr15, [r2, #8]! │ │ │ │ ldc2 0, cr15, [lr, #8]! │ │ │ │ strtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ @@ -9367,50 +9289,50 @@ │ │ │ │ eorvs r6, ip, r1, asr r0 │ │ │ │ stmiavs r2!, {r0, r2, r5, r6, sp, lr} │ │ │ │ ldmdavs fp, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0024628 │ │ │ │ ldmdbmi r6, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - stc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ + blx ff8c9060 <__assert_fail@plt+0xff8c7138> │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ ldmdami r4, {r0, r1, r4, r8, r9, fp, lr} │ │ │ │ ldrbtmi r5, [r8], #-2283 @ 0xfffff715 │ │ │ │ @ instruction: 0x4798681b │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - blcs ff799e34 <__assert_fail@plt+0xff797f0c> │ │ │ │ + blcs ff799cfc <__assert_fail@plt+0xff797dd4> │ │ │ │ @ instruction: 0x4630d8f2 │ │ │ │ - ldcl 7, cr15, [r2, #984]! @ 0x3d8 │ │ │ │ + mcr 7, 4, pc, cr14, cr6, {7} @ │ │ │ │ ldmdane r3!, {r9, sp} │ │ │ │ subsvc r4, sl, r0, lsr r6 │ │ │ │ - stcl 7, cr15, [ip, #984]! @ 0x3d8 │ │ │ │ + mcr 7, 4, pc, cr8, cr6, {7} @ │ │ │ │ ldrtpl r6, [r3], #-2107 @ 0xfffff7c5 │ │ │ │ ldrmi lr, [r8], -r6, ror #15 │ │ │ │ ldc2 0, cr15, [r6, #8] │ │ │ │ strb r4, [r8, r5, lsl #12] │ │ │ │ cdple 0, 15, cr6, cr15, cr13, {3} │ │ │ │ - andeq r2, r2, r4, ror #25 │ │ │ │ + andeq r2, r2, ip, lsl lr │ │ │ │ andeq r0, r0, ip, lsr #3 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ - andeq r9, r0, sl, lsl r7 │ │ │ │ + andeq r9, r0, r2, ror #19 │ │ │ │ muleq r0, r0, r1 │ │ │ │ - strdeq r9, [r0], -r2 │ │ │ │ + @ instruction: 0x00009bba │ │ │ │ @ instruction: 0x4614b5f8 │ │ │ │ - blmi a1e69c <__assert_fail@plt+0xa1c774> │ │ │ │ + blmi a1e564 <__assert_fail@plt+0xa1c63c> │ │ │ │ stmiapl lr!, {r0, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ cmplt r3, r3, lsr r8 │ │ │ │ - ldc 7, cr15, [lr, #984]! @ 0x3d8 │ │ │ │ + mrc 7, 2, APSR_nzcv, cr10, cr6, {7} │ │ │ │ stmiapl fp!, {r0, r2, r5, r8, r9, fp, lr}^ │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf8326802 │ │ │ │ ldrbeq r2, [r2], #-19 @ 0xffffffed │ │ │ │ - blmi 8c02d4 <__assert_fail@plt+0x8be3ac> │ │ │ │ + blmi 8c019c <__assert_fail@plt+0x8be274> │ │ │ │ @ instruction: 0xf8d358eb │ │ │ │ - bllt d7918 <__assert_fail@plt+0xd59f0> │ │ │ │ + bllt d77e0 <__assert_fail@plt+0xd58b8> │ │ │ │ stmiavs r5!, {r2, r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4620b1dd │ │ │ │ ldc2 0, cr15, [sl, #-8]! │ │ │ │ stmdavs r9!, {r1, r2, r5, fp, sp, lr}^ │ │ │ │ addmi r4, r4, #36700160 @ 0x2300000 │ │ │ │ stmiavs sl!, {r2, ip, lr, pc} │ │ │ │ ldmdavs fp, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ @@ -9418,569 +9340,569 @@ │ │ │ │ addsvs r6, sl, sl, lsr #17 │ │ │ │ rsbvs r6, ip, r5, lsr #32 │ │ │ │ tstlt r1, r1, asr #32 │ │ │ │ mvnslt r6, r8 │ │ │ │ rsbsvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46204913 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - strtmi pc, [r0], -r9, lsr #26 │ │ │ │ - blmi 47aa4c <__assert_fail@plt+0x478b24> │ │ │ │ + @ instruction: 0x4620fa7d │ │ │ │ + blmi 47a914 <__assert_fail@plt+0x4789ec> │ │ │ │ stmiapl fp!, {r0, r4, fp, lr}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ - blcc 83aa5c <__assert_fail@plt+0x838b34> │ │ │ │ + blcc 83a924 <__assert_fail@plt+0x8389fc> │ │ │ │ ldmle r2!, {r1, r2, r3, r4, r6, r7, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - andcs lr, r0, #9088 @ 0x2380 │ │ │ │ + andcs lr, r0, #672 @ 0x2a0 │ │ │ │ @ instruction: 0x46301833 │ │ │ │ @ instruction: 0xf7f6705a │ │ │ │ - ldmdavs fp!, {r3, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ + ldmdavs fp!, {r2, r5, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xe7e65433 │ │ │ │ ldrb r6, [pc, lr, ror #1] │ │ │ │ - andeq r2, r2, r0, lsl ip │ │ │ │ + andeq r2, r2, r8, asr #26 │ │ │ │ andeq r0, r0, ip, lsr #3 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ - andeq r9, r0, r0, asr r6 │ │ │ │ + andeq r9, r0, r8, lsl r9 │ │ │ │ muleq r0, r0, r1 │ │ │ │ - andeq r9, r0, r8, lsr #16 │ │ │ │ + strdeq r9, [r0], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcmi 6, cr4, [r8, #-80]! @ 0xffffffb0 │ │ │ │ ldrbtmi r4, [sp], #-2856 @ 0xfffff4d8 │ │ │ │ @ instruction: 0xf8d358eb │ │ │ │ - bllt fe5a39bc <__assert_fail@plt+0xfe5a1a94> │ │ │ │ + bllt fe5a3884 <__assert_fail@plt+0xfe5a195c> │ │ │ │ ldmvs r3, {r1, r3, r8, r9, ip, sp, pc}^ │ │ │ │ - blmi 977ac0 <__assert_fail@plt+0x975b98> │ │ │ │ + blmi 977988 <__assert_fail@plt+0x975a60> │ │ │ │ stmdbmi r5!, {r4, r9, sl, lr} │ │ │ │ stmiapl sp!, {r0, r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf8d54479 │ │ │ │ eorvs r8, pc, r0 │ │ │ │ - ldc2l 7, cr15, [r8], #1020 @ 0x3fc │ │ │ │ + blx 13491ac <__assert_fail@plt+0x1347284> │ │ │ │ ldrtmi r4, [r3], -r1, lsr #18 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @ instruction: 0xf0014479 │ │ │ │ @ instruction: 0xf8c5fb0d │ │ │ │ @ instruction: 0xf7f88000 │ │ │ │ - @ instruction: 0x4639f835 │ │ │ │ - @ instruction: 0xf92af7fe │ │ │ │ + @ instruction: 0x4639f8d1 │ │ │ │ + ldc2 7, cr15, [sl], {254} @ 0xfe │ │ │ │ @ instruction: 0xf5b36843 │ │ │ │ andsle r7, fp, r2, lsl #30 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ ldmdbmi r8, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - stc2l 7, cr15, [lr], {255} @ 0xff │ │ │ │ + blx 8c91e0 <__assert_fail@plt+0x8c72b8> │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ ldmdbmi r5, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46044479 │ │ │ │ - stc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ + blx 6c91f0 <__assert_fail@plt+0x6c72c8> │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - blmi 4abaf4 <__assert_fail@plt+0x4a9bcc> │ │ │ │ + blmi 4ab9bc <__assert_fail@plt+0x4a9a94> │ │ │ │ stmiapl fp!, {r1, r4, fp, lr}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [r0], -pc, lsl #18 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - @ instruction: 0x4620fcb5 │ │ │ │ + strtmi pc, [r0], -r9, lsl #20 │ │ │ │ stc2 0, cr15, [ip, #-8] │ │ │ │ ldrbtmi r4, [r9], #-2316 @ 0xfffff6f4 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ - ldrb pc, [r5, sp, lsr #25] @ │ │ │ │ - andeq r2, r2, lr, asr #22 │ │ │ │ + ldrb pc, [r5, r1, lsl #20] @ │ │ │ │ + andeq r2, r2, r6, lsl #25 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ andeq r0, r0, r8, lsl #3 │ │ │ │ - ldrdeq fp, [r0], -ip │ │ │ │ - andeq r6, r0, ip, ror #29 │ │ │ │ - andeq fp, r0, lr, asr #29 │ │ │ │ - andeq r9, r0, ip, lsl #11 │ │ │ │ + strdeq fp, [r0], -r4 │ │ │ │ + andeq r7, r0, r4, lsr #32 │ │ │ │ + andeq fp, r0, r6, ror #29 │ │ │ │ + andeq r9, r0, r4, asr r8 │ │ │ │ muleq r0, r0, r1 │ │ │ │ - andeq r9, r0, r0, ror #14 │ │ │ │ - muleq r0, ip, lr │ │ │ │ - andeq r9, r0, sl, asr r5 │ │ │ │ + andeq r9, r0, r8, lsr #20 │ │ │ │ + @ instruction: 0x0000beb4 │ │ │ │ + andeq r9, r0, r2, lsr #16 │ │ │ │ stcmi 5, cr11, [r6, #-992]! @ 0xfffffc20 │ │ │ │ ldrbtmi r4, [sp], #-2854 @ 0xfffff4da │ │ │ │ @ instruction: 0xf8d358eb │ │ │ │ - blcs 17a8c <__assert_fail@plt+0x15b64> │ │ │ │ + blcs 17954 <__assert_fail@plt+0x15a2c> │ │ │ │ orrlt sp, sl, sl, lsr r1 │ │ │ │ smmlaeq r9, r3, r9, r6 │ │ │ │ ldrmi sp, [r4], -lr, lsl #10 │ │ │ │ movweq pc, #16515 @ 0x4083 @ │ │ │ │ - blmi 8237fc <__assert_fail@plt+0x8218d4> │ │ │ │ + blmi 8236c4 <__assert_fail@plt+0x82179c> │ │ │ │ stmdbmi r0!, {r5, r9, sl, lr} │ │ │ │ stmiapl fp!, {r9, sp}^ │ │ │ │ andsvc r4, sl, r9, ror r4 │ │ │ │ - ldc2l 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ + @ instruction: 0xf9d0f7ff │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ @ instruction: 0xf0024610 │ │ │ │ strmi pc, [r4], -sp, lsl #25 │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ stmdacs r0, {r7, fp, sp, lr} │ │ │ │ cdpmi 0, 1, cr13, cr8, cr11, {7} │ │ │ │ @ instruction: 0x4631447e │ │ │ │ - @ instruction: 0xf840f7fd │ │ │ │ + ldc2 7, cr15, [sl], {253} @ 0xfd │ │ │ │ rscle r2, r4, r0, lsl #16 │ │ │ │ shadd16mi r4, r1, r5 │ │ │ │ - ldrbtmi r6, [pc], #-2208 @ b3ec <__assert_fail@plt+0x94c4> │ │ │ │ - @ instruction: 0xf838f7fd │ │ │ │ + ldrbtmi r6, [pc], #-2208 @ b2b4 <__assert_fail@plt+0x938c> │ │ │ │ + ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ @ instruction: 0xf7f64639 │ │ │ │ - stmdacs r0, {r1, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r2, r3, r4, r6, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x463ad1d9 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf862f7fd │ │ │ │ + ldc2 7, cr15, [ip], #1012 @ 0x3f4 │ │ │ │ stmdbmi pc, {r1, r2, r3, r9, fp, lr} @ │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf7fd4479 │ │ │ │ - @ instruction: 0xe7ccf85b │ │ │ │ + @ instruction: 0xe7ccfcb5 │ │ │ │ ldrmi r4, [r4], -ip, lsl #22 │ │ │ │ stmiapl fp!, {r2, r3, fp, lr}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - andeq r2, r2, lr, ror sl │ │ │ │ + @ instruction: 0x00022bb6 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ andeq r0, r0, ip, lsr #3 │ │ │ │ - strdeq r9, [r0], -r8 │ │ │ │ - andeq r9, r0, r4, lsl r5 │ │ │ │ - andeq r8, r0, sl, lsr #12 │ │ │ │ - andeq r9, r0, sl, ror #9 │ │ │ │ - @ instruction: 0x0000a2b4 │ │ │ │ + andeq r9, r0, r0, asr #15 │ │ │ │ + ldrdeq r9, [r0], -ip │ │ │ │ + andeq r8, r0, r2, ror #14 │ │ │ │ + @ instruction: 0x000097b2 │ │ │ │ + andeq r9, r0, r4, ror ip │ │ │ │ muleq r0, r0, r1 │ │ │ │ - andeq r9, r0, ip, ror r6 │ │ │ │ + andeq r9, r0, r4, asr #18 │ │ │ │ addlt fp, r2, r0, lsl r5 │ │ │ │ andcs r4, r0, #1536 @ 0x600 │ │ │ │ ldrmi r4, [r1], -r6, lsl #22 │ │ │ │ ldrbtmi r4, [ip], #-2054 @ 0xfffff7fa │ │ │ │ strls r4, [r0], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf0054478 │ │ │ │ - andlt pc, r2, r7, lsr #16 │ │ │ │ + andlt pc, r2, r3, asr #17 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - muleq r0, lr, sp │ │ │ │ + @ instruction: 0x0000bdb6 │ │ │ │ @ instruction: 0xfffffa89 │ │ │ │ - andeq fp, r0, ip, lsl #27 │ │ │ │ + andeq fp, r0, r4, lsr #27 │ │ │ │ addlt fp, r4, r0, lsl r5 │ │ │ │ andcs r4, r0, #589824 @ 0x90000 │ │ │ │ ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - @ instruction: 0xf810f005 │ │ │ │ + @ instruction: 0xf8acf005 │ │ │ │ stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ andlt r4, r4, r9, ror r4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldmdalt r0!, {r0, r2, ip, sp, lr, pc}^ │ │ │ │ - andeq fp, r0, sl, lsl #27 │ │ │ │ - andeq fp, r0, ip, lsl #27 │ │ │ │ + stmdblt ip, {r0, r2, ip, sp, lr, pc} │ │ │ │ + andeq fp, r0, r2, lsr #27 │ │ │ │ + andeq fp, r0, r4, lsr #27 │ │ │ │ @ instruction: 0xfffffb71 │ │ │ │ - @ instruction: 0x0000bdb8 │ │ │ │ + ldrdeq fp, [r0], -r0 │ │ │ │ addlt fp, r5, r0, lsr r5 │ │ │ │ andcs r4, r0, #1114112 @ 0x110000 │ │ │ │ @ instruction: 0x46114d11 │ │ │ │ ldrbtmi r4, [r8], #-2833 @ 0xfffff4ef │ │ │ │ strls r4, [r0, #-1149] @ 0xfffffb83 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - @ instruction: 0xfff2f004 │ │ │ │ + @ instruction: 0xf88ef005 │ │ │ │ @ instruction: 0x4c0f490e │ │ │ │ ldrbtmi r9, [r9], #-2051 @ 0xfffff7fd │ │ │ │ - @ instruction: 0xf854f005 │ │ │ │ - blmi 35c6d4 <__assert_fail@plt+0x35a7ac> │ │ │ │ + @ instruction: 0xf8f0f005 │ │ │ │ + blmi 35c59c <__assert_fail@plt+0x35a674> │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ ldrbtmi r4, [fp], #-1553 @ 0xfffff9ef │ │ │ │ strls r9, [r3], #-1280 @ 0xfffffb00 │ │ │ │ - @ instruction: 0xffe2f004 │ │ │ │ + @ instruction: 0xf87ef005 │ │ │ │ stmdals r3, {r0, r3, r8, fp, lr} │ │ │ │ andlt r4, r5, r9, ror r4 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmdalt r2, {r0, r2, ip, sp, lr, pc}^ │ │ │ │ - andeq r9, r0, r2, lsl r5 │ │ │ │ - andeq r6, r0, r4, lsl sp │ │ │ │ + ldmlt lr, {r0, r2, ip, sp, lr, pc}^ │ │ │ │ + ldrdeq r9, [r0], -sl │ │ │ │ + andeq r6, r0, ip, asr #28 │ │ │ │ @ instruction: 0xfffffd29 │ │ │ │ - muleq r0, lr, sp │ │ │ │ - strdeq r9, [r0], -r0 │ │ │ │ + @ instruction: 0x0000bdb6 │ │ │ │ + @ instruction: 0x000097b8 │ │ │ │ @ instruction: 0xfffffc37 │ │ │ │ - andeq fp, r0, r8, asr #27 │ │ │ │ + andeq fp, r0, r0, ror #27 │ │ │ │ addlt fp, r4, r0, lsl r5 │ │ │ │ andcs r4, r0, #589824 @ 0x90000 │ │ │ │ ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - @ instruction: 0xffbef004 │ │ │ │ + @ instruction: 0xf85af005 │ │ │ │ stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ andlt r4, r4, r9, ror r4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldmdalt lr, {r0, r2, ip, sp, lr, pc} │ │ │ │ - ldrdeq fp, [r0], -sl │ │ │ │ - andeq r6, r0, ip, lsr #25 │ │ │ │ + ldmlt sl!, {r0, r2, ip, sp, lr, pc} │ │ │ │ + strdeq fp, [r0], -r2 │ │ │ │ + andeq r6, r0, r4, ror #27 │ │ │ │ @ instruction: 0xfffffd81 │ │ │ │ - ldrdeq fp, [r0], -r0 │ │ │ │ + andeq fp, r0, r8, ror #27 │ │ │ │ addlt fp, r4, r0, lsl r5 │ │ │ │ andcs r4, r0, #589824 @ 0x90000 │ │ │ │ ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - @ instruction: 0xffa0f004 │ │ │ │ + @ instruction: 0xf83cf005 │ │ │ │ stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ andlt r4, r4, r9, ror r4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmdalt r0, {r0, r2, ip, sp, lr, pc} │ │ │ │ - strdeq fp, [r0], -r2 │ │ │ │ - andeq r6, r0, r0, ror ip │ │ │ │ + ldmlt ip, {r0, r2, ip, sp, lr, pc} │ │ │ │ + andeq fp, r0, sl, lsl #28 │ │ │ │ + andeq r6, r0, r8, lsr #27 │ │ │ │ @ instruction: 0xfffff8d1 │ │ │ │ - andeq fp, r0, ip, ror #27 │ │ │ │ + andeq fp, r0, r4, lsl #28 │ │ │ │ addlt fp, r4, r0, lsl r5 │ │ │ │ andcs r4, r0, #589824 @ 0x90000 │ │ │ │ ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - @ instruction: 0xff82f004 │ │ │ │ + @ instruction: 0xf81ef005 │ │ │ │ stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ andlt r4, r4, r9, ror r4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00e2f004 │ │ │ │ - andeq r9, r0, sl, lsr r4 │ │ │ │ - andeq r6, r0, r4, lsr ip │ │ │ │ + ldmdalt lr!, {r0, r2, ip, sp, lr, pc}^ │ │ │ │ + andeq r9, r0, r2, lsl #14 │ │ │ │ + andeq r6, r0, ip, ror #26 │ │ │ │ @ instruction: 0xfffffddd │ │ │ │ - andeq fp, r0, r4, ror #27 │ │ │ │ + strdeq fp, [r0], -ip │ │ │ │ stmdacs r1, {r3, r4, r5, r8, sl, ip, sp, pc} │ │ │ │ ldrmi r4, [r4], -r7, lsl #22 │ │ │ │ stcle 4, cr4, [r9, #-492] @ 0xfffffe14 │ │ │ │ stmdavs r8, {r1, r2, r9, fp, lr}^ │ │ │ │ ldmdavs sp, {r0, r1, r3, r4, r7, fp, ip, lr} │ │ │ │ - bl dc95c4 <__assert_fail@plt+0xdc769c> │ │ │ │ + bl ff4c948c <__assert_fail@plt+0xff4c7564> │ │ │ │ ldrbtmi r4, [fp], #-2820 @ 0xfffff4fc │ │ │ │ eoreq pc, r5, r3, asr #16 │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - andeq r2, r2, r4, lsr r8 │ │ │ │ + andeq r2, r2, ip, ror #18 │ │ │ │ andeq r0, r0, r8, lsl #3 │ │ │ │ - andeq ip, r2, lr, lsr #29 │ │ │ │ + andeq ip, r2, r6, ror #31 │ │ │ │ @ instruction: 0x4607b5f8 │ │ │ │ mrcmi 12, 0, r4, cr5, cr4, {0} │ │ │ │ ldrbtmi r4, [lr], #-1148 @ 0xfffffb84 │ │ │ │ strbpl pc, [r6, #-1284] @ 0xfffffafc @ │ │ │ │ strcc r4, [r0], #1568 @ 0x620 │ │ │ │ strtmi r2, [r1], -r0, lsl #5 │ │ │ │ - bl ffb495f8 <__assert_fail@plt+0xffb476d0> │ │ │ │ + stc 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ ldrtmi r4, [r9], -pc, lsl #22 │ │ │ │ ldrbtmi r2, [fp], #-640 @ 0xfffffd80 │ │ │ │ subpl pc, r6, r3, lsl #10 │ │ │ │ - bl ff8c960c <__assert_fail@plt+0xff8c76e4> │ │ │ │ + ldcl 7, cr15, [lr], #-984 @ 0xfffffc28 │ │ │ │ ldrbtmi r4, [sl], #-2572 @ 0xfffff5f4 │ │ │ │ movwcc r6, #7187 @ 0x1c13 │ │ │ │ svclt 0x00c82b63 │ │ │ │ ldrvs r2, [r3], #-867 @ 0xfffffc9d │ │ │ │ ldmpl r2!, {r0, r3, r9, fp, lr} │ │ │ │ mrcne 8, 4, r6, cr1, cr2, {0} │ │ │ │ stcle 2, cr4, [r3], {153} @ 0x99 │ │ │ │ - bcc de270 <__assert_fail@plt+0xdc348> │ │ │ │ + bcc de138 <__assert_fail@plt+0xdc210> │ │ │ │ ldrvs r4, [sl], #-1147 @ 0xfffffb85 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - ldrdeq ip, [r2], -r4 │ │ │ │ - andeq r2, r2, r2, lsl #16 │ │ │ │ - @ instruction: 0x0002ceb6 │ │ │ │ - andeq ip, r2, r6, ror #28 │ │ │ │ + andeq sp, r2, ip │ │ │ │ + andeq r2, r2, sl, lsr r9 │ │ │ │ + andeq ip, r2, lr, ror #31 │ │ │ │ + muleq r2, lr, pc @ │ │ │ │ andeq r0, r0, ip, asr #3 │ │ │ │ - andeq ip, r2, r8, asr #28 │ │ │ │ + andeq ip, r2, r0, lsl #31 │ │ │ │ stmdbmi r5, {r2, r6, r8, r9, fp, lr}^ │ │ │ │ push {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46824ff0 │ │ │ │ addlt r5, r5, fp, asr r8 │ │ │ │ @ instruction: 0xf103681b │ │ │ │ @ instruction: 0x464e39ff │ │ │ │ ldrtcs fp, [ip], -fp, lsl #18 │ │ │ │ @ instruction: 0x463046b1 │ │ │ │ @ instruction: 0xf7f62400 │ │ │ │ - @ instruction: 0xf10aeb48 │ │ │ │ + @ instruction: 0xf10aebe4 │ │ │ │ @ instruction: 0x46a03aff │ │ │ │ ldrtmi r4, [r0], -r7, lsl #12 │ │ │ │ - bl 1049680 <__assert_fail@plt+0x1047758> │ │ │ │ + bl ff749548 <__assert_fail@plt+0xff747620> │ │ │ │ @ instruction: 0x46bb703c │ │ │ │ strmi r7, [r6], -r4 │ │ │ │ - bl 1ac968c <__assert_fail@plt+0x1ac7764> │ │ │ │ + stc 7, cr15, [r6], {246} @ 0xf6 │ │ │ │ @ instruction: 0xf1094621 │ │ │ │ movwls r3, #9215 @ 0x23ff │ │ │ │ ldrd pc, [r0], -r0 │ │ │ │ ldrtmi r9, [r0], -r1 │ │ │ │ svcpl 0x0001f81a │ │ │ │ stmdbne sl, {r2, r7, r8, r9, fp, ip} │ │ │ │ @ instruction: 0xf83e3201 │ │ │ │ vmov.i32 d19, #181 @ 0x000000b5 │ │ │ │ stccs 3, cr3, [r0, #-256] @ 0xffffff00 │ │ │ │ movwcs fp, #7944 @ 0x1f08 │ │ │ │ strbmi fp, [sl, #-979] @ 0xfffffc2d │ │ │ │ @ instruction: 0x46314638 │ │ │ │ ldrbmi sp, [ip], #-2580 @ 0xfffff5ec │ │ │ │ @ instruction: 0xf7f64658 │ │ │ │ - @ instruction: 0xf04feaf4 │ │ │ │ + @ instruction: 0xf04feb90 │ │ │ │ strtmi r0, [r3], r0, lsr #6 │ │ │ │ andhi pc, r0, r6, lsl #17 │ │ │ │ - blcc 89728 <__assert_fail@plt+0x87800> │ │ │ │ + blcc 895f0 <__assert_fail@plt+0x876c8> │ │ │ │ andhi pc, r1, r4, lsl #17 │ │ │ │ - blls 77e98 <__assert_fail@plt+0x75f70> │ │ │ │ + blls 77d60 <__assert_fail@plt+0x75e38> │ │ │ │ smlatbeq r7, fp, fp, lr │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ ldrb lr, [r9, r0] │ │ │ │ @ instruction: 0xff78f7ff │ │ │ │ @ instruction: 0x46384631 │ │ │ │ andhi pc, r0, r7, lsl #17 │ │ │ │ - b ff6c96f8 <__assert_fail@plt+0xff6c77d0> │ │ │ │ + bl 1dc95c0 <__assert_fail@plt+0x1dc7698> │ │ │ │ mulpl r0, sl, r8 │ │ │ │ @ instruction: 0xf04f193b │ │ │ │ @ instruction: 0xf1030220 │ │ │ │ ldrpl r0, [sl, #-2817]! @ 0xfffff4ff │ │ │ │ andhi pc, r0, r6, lsl #17 │ │ │ │ andhi pc, r1, r3, lsl #17 │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ ldrtmi pc, [r0], -r1, ror #30 @ │ │ │ │ - b 17c9720 <__assert_fail@plt+0x17c77f8> │ │ │ │ + b ffec95e8 <__assert_fail@plt+0xffec76c0> │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 15c972c <__assert_fail@plt+0x15c7804> │ │ │ │ + blt ffcc95f4 <__assert_fail@plt+0xffcc76cc> │ │ │ │ adcmi r9, r3, #2048 @ 0x800 │ │ │ │ strmi sp, [r3], -r6, lsl #26 │ │ │ │ - blpl 8976c <__assert_fail@plt+0x87844> │ │ │ │ + blpl 89634 <__assert_fail@plt+0x8770c> │ │ │ │ andhi pc, r1, r0, lsl #17 │ │ │ │ @ instruction: 0xe7ad4618 │ │ │ │ tstls r3, r8, lsr r6 │ │ │ │ @ instruction: 0xff4af7ff │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blls 8b494 <__assert_fail@plt+0x8956c> │ │ │ │ + blls 8b35c <__assert_fail@plt+0x89434> │ │ │ │ mulpl r0, sl, r8 │ │ │ │ stmdbls r3, {r4, r5, r9, sl, lr} │ │ │ │ ldrd pc, [r0], -r3 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ - muleq r2, r8, r7 │ │ │ │ + ldrdeq r2, [r2], -r0 │ │ │ │ @ instruction: 0x000001b4 │ │ │ │ stmdacs r2, {r3, r4, r5, r6, r7, r8, sl, ip, sp, pc} │ │ │ │ @ instruction: 0x460e4d17 │ │ │ │ ldrbtmi r4, [sp], #-1556 @ 0xfffff9ec │ │ │ │ stmdacs r1, {r0, r1, r4, ip, lr, pc} │ │ │ │ strtmi sp, [r0], -r1, lsl #24 │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ - blmi 4cb53c <__assert_fail@plt+0x4c9614> │ │ │ │ + blmi 4cb404 <__assert_fail@plt+0x4c94dc> │ │ │ │ ldmdavs fp, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldmdavs r0!, {r4, r8, r9, fp, lr}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ - blcs b698b8 <__assert_fail@plt+0xb67990> │ │ │ │ + blcs b69780 <__assert_fail@plt+0xb67858> │ │ │ │ ldmdavc fp!, {r1, r3, r8, ip, lr, pc}^ │ │ │ │ tstle r7, r3, ror #22 │ │ │ │ stmdblt fp!, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr} │ │ │ │ andcs r4, r0, #9216 @ 0x2400 │ │ │ │ ldrbtmi r4, [fp], #-1568 @ 0xfffff9e0 │ │ │ │ ldcllt 4, cr6, [r8, #104]! @ 0x68 │ │ │ │ ldrtmi r4, [r8], -r7, lsl #18 │ │ │ │ @ instruction: 0xf7f64479 │ │ │ │ - stmdacs r0, {r1, r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ ubfx sp, sl, #3, #18 │ │ │ │ - andeq r2, r2, r6, ror r6 │ │ │ │ + andeq r2, r2, lr, lsr #15 │ │ │ │ andeq r0, r0, r0, ror #3 │ │ │ │ muleq r0, r0, r1 │ │ │ │ - @ instruction: 0x0002ccbe │ │ │ │ - andeq fp, r0, r4, ror #23 │ │ │ │ + strdeq ip, [r2], -r6 │ │ │ │ + strdeq fp, [r0], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - bmi 99f4a4 <__assert_fail@plt+0x99d57c> │ │ │ │ + bmi 99f36c <__assert_fail@plt+0x99d444> │ │ │ │ ldrbtmi r4, [sl], #-1151 @ 0xfffffb81 │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, sl, fp, sp, lr} │ │ │ │ - blmi 942d20 <__assert_fail@plt+0x940df8> │ │ │ │ + blmi 942be8 <__assert_fail@plt+0x940cc0> │ │ │ │ cdpmi 5, 2, cr2, cr4, cr0, {0} │ │ │ │ @ instruction: 0x8090f8df │ │ │ │ ldmpl r4, {r1, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf50644f8 │ │ │ │ - blne 1261148 <__assert_fail@plt+0x125f220> │ │ │ │ + blne 1261010 <__assert_fail@plt+0x125f0e8> │ │ │ │ stmdbcc r1, {r9, sp} │ │ │ │ @ instruction: 0xf7f66820 │ │ │ │ - mulcs r1, r4, r9 │ │ │ │ - blx 1949832 <__assert_fail@plt+0x194790a> │ │ │ │ + andcs lr, r1, r0, lsr sl │ │ │ │ + ldc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmdavs r0!, {r0, r6, r9, sl, lr} │ │ │ │ - stmib r8!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b fe1496ec <__assert_fail@plt+0xfe1477c4> │ │ │ │ @ instruction: 0xf7fc2008 │ │ │ │ - @ instruction: 0xf04ffb5b │ │ │ │ + @ instruction: 0xf04ffd2d │ │ │ │ @ instruction: 0x464132ff │ │ │ │ @ instruction: 0xf7f66820 │ │ │ │ - andcs lr, r2, r0, ror #19 │ │ │ │ - blx 14c9856 <__assert_fail@plt+0x14c792e> │ │ │ │ + andcs lr, r2, ip, ror sl │ │ │ │ + stc2 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf04f4631 │ │ │ │ stmdavs r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ - ldmib r6, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 1cc9710 <__assert_fail@plt+0x1cc77e8> │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - @ instruction: 0x6c39ea96 │ │ │ │ - blne 125b27c <__assert_fail@plt+0x1259354> │ │ │ │ + @ instruction: 0x6c39eb32 │ │ │ │ + blne 125b144 <__assert_fail@plt+0x125921c> │ │ │ │ stmdbcc r1, {r0, r8, sl, ip, sp} │ │ │ │ stmdavs r0!, {r1, r7, sl, fp, ip} │ │ │ │ - stmdb ip!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 249728 <__assert_fail@plt+0x247800> │ │ │ │ @ instruction: 0xf7f66820 │ │ │ │ - @ instruction: 0x6c39eafa │ │ │ │ + @ instruction: 0x6c39eb96 │ │ │ │ stclle 2, cr4, [ip], {169} @ 0xa9 │ │ │ │ svclt 0x00c42900 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ pop {r0, r3, r4, r5, sl, sp, lr} │ │ │ │ svclt 0x000081f0 │ │ │ │ - andeq ip, r2, ip, lsl #25 │ │ │ │ - strdeq r2, [r2], -lr │ │ │ │ + andeq ip, r2, r4, asr #27 │ │ │ │ + andeq r2, r2, r6, lsr r7 │ │ │ │ muleq r0, r8, r1 │ │ │ │ - @ instruction: 0x0002ccbc │ │ │ │ - andeq r9, r0, r0, lsr r7 │ │ │ │ + strdeq ip, [r2], -r4 │ │ │ │ + andeq r9, r0, r8, ror sl │ │ │ │ stcmi 5, cr11, [r5], #-992 @ 0xfffffc20 │ │ │ │ ldrbtmi r4, [ip], #-2853 @ 0xfffff4db │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xbdf8b903 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ stmdbmi r2!, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi 8940d4 <__assert_fail@plt+0x8921ac> │ │ │ │ + blmi 893f9c <__assert_fail@plt+0x892074> │ │ │ │ stmdapl r1!, {r0, r9, sl, sp}^ │ │ │ │ stmdavs r9, {r0, r1, r2, r5, r6, r7, fp, ip, lr} │ │ │ │ stmdbcc r1, {r3, r4, r5, fp, sp, lr} │ │ │ │ - ldmdb lr!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmib sl, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fc2001 │ │ │ │ - blmi 78a528 <__assert_fail@plt+0x788600> │ │ │ │ + blmi 78ab38 <__assert_fail@plt+0x788c10> │ │ │ │ @ instruction: 0xf853447b │ │ │ │ stmdavc r9!, {r0, r2, r5, ip, lr} │ │ │ │ ands fp, fp, r9, ror r9 │ │ │ │ - blcs 1f29aa8 <__assert_fail@plt+0x1f27b80> │ │ │ │ + blcs 1f29970 <__assert_fail@plt+0x1f27a48> │ │ │ │ andcs sp, r1, r3, lsr #32 │ │ │ │ strdcs fp, [r2], -r6 │ │ │ │ - blx 498fa <__assert_fail@plt+0x479d2> │ │ │ │ + ldc2l 7, cr15, [r2], {252} @ 0xfc │ │ │ │ @ instruction: 0xf0864623 │ │ │ │ strtmi r0, [ip], -r1, lsl #12 │ │ │ │ stmdavc r1!, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ ldmdbcs ip!, {r0, r5, r6, r8, ip, sp, pc}^ │ │ │ │ streq pc, [r1], #-261 @ 0xfffffefb │ │ │ │ ldmdavs r8!, {r2, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ - b fed498fc <__assert_fail@plt+0xfed479d4> │ │ │ │ + bl 14497c4 <__assert_fail@plt+0x144789c> │ │ │ │ strtmi r4, [ip], -r3, lsr #12 │ │ │ │ stmdavc r1!, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7f66838 │ │ │ │ - pop {r1, r2, r5, r7, r9, fp, sp, lr, pc} │ │ │ │ + pop {r1, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ strdcs r4, [r8], -r8 │ │ │ │ - blt ff949930 <__assert_fail@plt+0xff947a08> │ │ │ │ - blx ff8c9934 <__assert_fail@plt+0xff8c7a0c> │ │ │ │ + ldclt 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ + ldc2 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ ldmdavs r8!, {r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f63502 │ │ │ │ - strb lr, [r0, r0, lsr #21]! │ │ │ │ - andeq r2, r2, r2, asr r5 │ │ │ │ + @ instruction: 0xe7e0eb3c │ │ │ │ + andeq r2, r2, sl, lsl #13 │ │ │ │ andeq r0, r0, r0, ror #3 │ │ │ │ andeq r0, r0, ip, asr #3 │ │ │ │ muleq r0, r8, r1 │ │ │ │ - @ instruction: 0x0002cbb0 │ │ │ │ + andeq ip, r2, r8, ror #25 │ │ │ │ strdlt fp, [r5], r0 │ │ │ │ andcs r4, r0, #1703936 @ 0x1a0000 │ │ │ │ @ instruction: 0x46114c1a │ │ │ │ ldrbtmi r4, [r8], #-2842 @ 0xfffff4e6 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ @ instruction: 0xf0044e18 │ │ │ │ - ldcmi 13, cr15, [r8, #-620] @ 0xfffffd94 │ │ │ │ + ldcmi 14, cr15, [r8, #-220] @ 0xffffff24 │ │ │ │ ldrbtmi r4, [lr], #-2328 @ 0xfffff6e8 │ │ │ │ ldrbtmi r9, [sp], #-2051 @ 0xfffff7fd │ │ │ │ svcmi 0x00174479 │ │ │ │ @ instruction: 0xf0044c17 │ │ │ │ - andcs pc, r0, #15936 @ 0x3e40 │ │ │ │ + andcs pc, r0, #2384 @ 0x950 │ │ │ │ ldrbtmi r4, [ip], #-1151 @ 0xfffffb81 │ │ │ │ @ instruction: 0x46284633 │ │ │ │ smladls r0, r1, r6, r4 │ │ │ │ @ instruction: 0xf0049603 │ │ │ │ - andcs pc, r0, #8640 @ 0x21c0 │ │ │ │ + andcs pc, r0, #560 @ 0x230 │ │ │ │ ldrmi r9, [r1], -r3, lsl #22 │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ - stc2 0, cr15, [r0, #16] │ │ │ │ + cdp2 0, 1, cr15, cr12, cr4, {0} │ │ │ │ strtmi r4, [r8], -lr, lsl #18 │ │ │ │ @ instruction: 0xf0044479 │ │ │ │ - stmdbmi sp, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi sp, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00440f0 │ │ │ │ - svclt 0x0000bddb │ │ │ │ - andeq fp, r0, r2, ror #20 │ │ │ │ - andeq fp, r0, ip, ror #20 │ │ │ │ + svclt 0x0000be77 │ │ │ │ + andeq fp, r0, sl, ror sl │ │ │ │ + andeq fp, r0, r4, lsl #21 │ │ │ │ @ instruction: 0xfffffc59 │ │ │ │ @ instruction: 0xfffffe07 │ │ │ │ - andeq fp, r0, lr, lsl #22 │ │ │ │ - andeq fp, r0, r8, ror #20 │ │ │ │ - andeq fp, r0, r8, lsl #22 │ │ │ │ - andeq fp, r0, lr, lsl fp │ │ │ │ - andeq fp, r0, r4, lsl #22 │ │ │ │ - andeq fp, r0, lr, ror fp │ │ │ │ + andeq fp, r0, r6, lsr #22 │ │ │ │ + andeq fp, r0, r0, lsl #21 │ │ │ │ + andeq fp, r0, r0, lsr #22 │ │ │ │ + andeq fp, r0, r6, lsr fp │ │ │ │ + andeq fp, r0, ip, lsl fp │ │ │ │ + muleq r0, r6, fp │ │ │ │ push {r0, fp, sp} │ │ │ │ @ instruction: 0x46904ff0 │ │ │ │ stclle 0, cr11, [r3, #-524] @ 0xfffffdf4 │ │ │ │ strcs r6, [r0, -lr, asr #16] │ │ │ │ addsls pc, r8, #14614528 @ 0xdf0000 │ │ │ │ addsge pc, r8, #14614528 @ 0xdf0000 │ │ │ │ ldrbtmi r7, [r9], #2100 @ 0x834 │ │ │ │ mcrrcs 4, 15, r4, r4, cr10 │ │ │ │ streq pc, [r1, #-262] @ 0xfffffefa │ │ │ │ addshi pc, lr, r0, lsl #4 │ │ │ │ vfma.f32 d18, d0, d15 │ │ │ │ @ instruction: 0xf1a48091 │ │ │ │ - blcs 90c6b0 <__assert_fail@plt+0x90a788> │ │ │ │ + blcs 90c578 <__assert_fail@plt+0x90a650> │ │ │ │ addhi pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ - bvs fe2ae41c <__assert_fail@plt+0xfe2ac4f4> │ │ │ │ - bhi fe2ae468 <__assert_fail@plt+0xfe2ac540> │ │ │ │ - bhi fe2ae46c <__assert_fail@plt+0xfe2ac544> │ │ │ │ - bhi fe2a2c70 <__assert_fail@plt+0xfe2a0d48> │ │ │ │ - bhi fe297c74 <__assert_fail@plt+0xfe295d4c> │ │ │ │ - bhi fe2ae478 <__assert_fail@plt+0xfe2ac550> │ │ │ │ - bhi fe2ae47c <__assert_fail@plt+0xfe2ac554> │ │ │ │ - bhi fe2ae480 <__assert_fail@plt+0xfe2ac558> │ │ │ │ - bhi fe2ae484 <__assert_fail@plt+0xfe2ac55c> │ │ │ │ + bvs fe2ae2e4 <__assert_fail@plt+0xfe2ac3bc> │ │ │ │ + bhi fe2ae330 <__assert_fail@plt+0xfe2ac408> │ │ │ │ + bhi fe2ae334 <__assert_fail@plt+0xfe2ac40c> │ │ │ │ + bhi fe2a2b38 <__assert_fail@plt+0xfe2a0c10> │ │ │ │ + bhi fe297b3c <__assert_fail@plt+0xfe295c14> │ │ │ │ + bhi fe2ae340 <__assert_fail@plt+0xfe2ac418> │ │ │ │ + bhi fe2ae344 <__assert_fail@plt+0xfe2ac41c> │ │ │ │ + bhi fe2ae348 <__assert_fail@plt+0xfe2ac420> │ │ │ │ + bhi fe2ae34c <__assert_fail@plt+0xfe2ac424> │ │ │ │ @ instruction: 0xf7f60013 │ │ │ │ - ldmdavc r4!, {r2, r4, r7, r8, fp, sp, lr, pc}^ │ │ │ │ + ldmdavc r4!, {r4, r5, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r6, [r3], r3, lsl #16 │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ andvs pc, r0, r3, lsl r4 @ │ │ │ │ tstphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f462e │ │ │ │ - bl 28e694 <__assert_fail@plt+0x28c76c> │ │ │ │ + bl 28e55c <__assert_fail@plt+0x28c634> │ │ │ │ @ instruction: 0xf84a03c7 │ │ │ │ smladxcc r1, r7, r0, fp │ │ │ │ stccs 0, cr6, [r0], {88} @ 0x58 │ │ │ │ movwcs sp, #41415 @ 0xa1c7 │ │ │ │ eorscc pc, r7, sl, asr #16 │ │ │ │ andlt r4, r3, r0, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stccs 8, cr7, [lr], #-464 @ 0xfffffe30 │ │ │ │ qadd16mi fp, fp, r5 │ │ │ │ svcmi 0x0002f816 │ │ │ │ @ instruction: 0xf04f4635 │ │ │ │ svclt 0x001c0b03 │ │ │ │ @ instruction: 0xf04f461e │ │ │ │ @ instruction: 0xf7f60b02 │ │ │ │ - stmdavs r2, {r1, r3, r5, r6, r8, fp, sp, lr, pc} │ │ │ │ + stmdavs r2, {r1, r2, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8324603 │ │ │ │ @ instruction: 0xf4100014 │ │ │ │ sbcsle r6, sl, r0 │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ movwls r4, #5680 @ 0x1630 │ │ │ │ - stmda r8!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r4, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdavc ip!, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf832681a │ │ │ │ ldreq r3, [fp, #-20] @ 0xffffffec │ │ │ │ strcc sp, [r1, #-1485] @ 0xfffffa33 │ │ │ │ svcmi 0x0001f815 │ │ │ │ andscc pc, r4, r2, lsr r8 @ │ │ │ │ ldrbtle r0, [r9], #1305 @ 0x519 │ │ │ │ strb r4, [r4, lr, lsr #12] │ │ │ │ - stmdb sl, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib r6!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdavs r3, {r2, r4, r5, r6, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8334683 │ │ │ │ @ instruction: 0xf4133014 │ │ │ │ cmple sp, r0 │ │ │ │ @ instruction: 0xf04f462e │ │ │ │ ldr r0, [r6, r4, lsl #22]! │ │ │ │ - ldmdb ip!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmib r8, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdavs r3, {r2, r4, r5, r6, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8334683 │ │ │ │ @ instruction: 0xf4133014 │ │ │ │ cmnle r2, r0 │ │ │ │ @ instruction: 0xf04f462e │ │ │ │ str r0, [r8, r8, lsl #22]! │ │ │ │ stccs 8, cr7, [r0], #-464 @ 0xfffffe30 │ │ │ │ @@ -9989,239 +9911,239 @@ │ │ │ │ asrle r4, r8, r6 │ │ │ │ @ instruction: 0xf8152000 │ │ │ │ andcc r4, r1, r1, lsl #30 │ │ │ │ rscsle r2, sl, r0, lsr #24 │ │ │ │ @ instruction: 0xf04f462e │ │ │ │ ldr r0, [r6, r0, lsl #22] │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - bleq 47c90 <__assert_fail@plt+0x45d68> │ │ │ │ - blx fedc7b6a <__assert_fail@plt+0xfedc5c42> │ │ │ │ + bleq 47b58 <__assert_fail@plt+0x45c30> │ │ │ │ + mrrc2 0, 0, pc, r2, cr4 @ │ │ │ │ @ instruction: 0x46587874 │ │ │ │ str r4, [ip, lr, lsr #12] │ │ │ │ andsle r2, pc, r9, ror #24 │ │ │ │ tstle sp, r8, ror ip │ │ │ │ - stmdb lr, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmib sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r2, r4, r5, r6, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8334683 │ │ │ │ @ instruction: 0xf4133014 │ │ │ │ mrsle r6, (UNDEF: 71) │ │ │ │ @ instruction: 0xf04f462e │ │ │ │ ldrb r0, [sl, -r9, lsl #22]! │ │ │ │ mvnle r2, r4, ror #24 │ │ │ │ - ldm lr!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmib sl, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r2, r4, r5, r6, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8334683 │ │ │ │ @ instruction: 0xf4133014 │ │ │ │ mrsle r6, (UNDEF: 74) │ │ │ │ @ instruction: 0xf04f462e │ │ │ │ strb r0, [sl, -r5, lsl #22]! │ │ │ │ - ldm r0!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib ip, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r2, r4, r5, r6, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8334683 │ │ │ │ @ instruction: 0xf4133014 │ │ │ │ mrsle r6, SPSR │ │ │ │ @ instruction: 0xf04f462e │ │ │ │ ldrb r0, [ip, -r1, lsl #22] │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf8dbefec │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf8dbe888 │ │ │ │ ldmdavc r4!, {sp}^ │ │ │ │ andscc pc, r4, r2, lsr r8 @ │ │ │ │ ldrle r0, [r5, #1307] @ 0x51b │ │ │ │ svcmi 0x0001f815 │ │ │ │ andscc pc, r4, r2, lsr r8 @ │ │ │ │ ldrbtle r0, [r9], #1310 @ 0x51e │ │ │ │ andcs lr, sl, #37224448 @ 0x2380000 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - svc 0x00d8f7f5 │ │ │ │ + ldmda r4!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ @ instruction: 0xf8327874 │ │ │ │ ldreq r3, [r9, #-20] @ 0xffffffec │ │ │ │ @ instruction: 0xf815d590 │ │ │ │ @ instruction: 0xf8324f01 │ │ │ │ ldreq r3, [fp, #-20] @ 0xffffffec │ │ │ │ @ instruction: 0xe789d4f9 │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - ldmdavc r4!, {r1, r2, r6, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + ldmdavc r4!, {r1, r5, r6, fp, sp, lr, pc}^ │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ andscc pc, r4, r2, lsr r8 @ │ │ │ │ strle r0, [fp, #1310]! @ 0x51e │ │ │ │ svcmi 0x0001f815 │ │ │ │ andscc pc, r4, r2, lsr r8 @ │ │ │ │ ldrbtle r0, [r9], #1305 @ 0x519 │ │ │ │ andcs lr, sl, #164, 14 @ 0x2900000 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - svc 0x00b2f7f5 │ │ │ │ + stmda lr, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ @ instruction: 0xf8327874 │ │ │ │ ldreq r3, [fp, #-20] @ 0xffffffec │ │ │ │ @ instruction: 0xf815d5a8 │ │ │ │ @ instruction: 0xf8324f01 │ │ │ │ ldreq r3, [lr, #-20] @ 0xffffffec │ │ │ │ @ instruction: 0xe7a1d4f9 │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - ldmdavc r4!, {r5, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + ldmdavc r4!, {r2, r3, r4, r5, fp, sp, lr, pc}^ │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ andscc pc, r4, r2, lsr r8 @ │ │ │ │ strle r0, [r3, #1310]! @ 0x51e │ │ │ │ svcmi 0x0001f815 │ │ │ │ andscc pc, r4, r2, lsr r8 @ │ │ │ │ ldrbtle r0, [r9], #1305 @ 0x519 │ │ │ │ andcs lr, sl, #156, 14 @ 0x2700000 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - svc 0x008cf7f5 │ │ │ │ + stmda r8!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ @ instruction: 0xf8327874 │ │ │ │ ldreq r3, [r9, #-20] @ 0xffffffec │ │ │ │ mcrge 5, 7, pc, cr14, cr15, {3} @ │ │ │ │ svcmi 0x0001f815 │ │ │ │ andscc pc, r4, r2, lsr r8 @ │ │ │ │ ldrbtle r0, [r9], #1307 @ 0x51b │ │ │ │ svclt 0x0000e6e6 │ │ │ │ - andeq fp, r0, r2, asr #22 │ │ │ │ - andeq r2, r2, r4, lsl fp │ │ │ │ + andeq fp, r0, sl, asr fp │ │ │ │ + andeq r2, r2, ip, asr #20 │ │ │ │ ldrblt r4, [r0, #-2841]! @ 0xfffff4e7 │ │ │ │ @ instruction: 0xb122447b │ │ │ │ - bls 11d50c <__assert_fail@plt+0x11b5e4> │ │ │ │ + bls 11d3d4 <__assert_fail@plt+0x11b4ac> │ │ │ │ strtmi fp, [r0], -sl, lsr #18 │ │ │ │ - bls 13b284 <__assert_fail@plt+0x13935c> │ │ │ │ + bls 13b14c <__assert_fail@plt+0x139224> │ │ │ │ @ instruction: 0x2001b9ba │ │ │ │ ldcmi 13, cr11, [r4, #-448] @ 0xfffffe40 │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ ldmdavs r0!, {r1, r2, r3, r4, r6, r8, fp, ip, lr} │ │ │ │ - svc 0x0044f7f5 │ │ │ │ + svc 0x00e0f7f5 │ │ │ │ @ instruction: 0xf7fc2005 │ │ │ │ - @ instruction: 0x2c00f915 │ │ │ │ + @ instruction: 0x2c00fae7 │ │ │ │ strcs sp, [r0, #-3565] @ 0xfffff213 │ │ │ │ strcc r6, [r1, #-2096] @ 0xfffff7d0 │ │ │ │ @ instruction: 0xf7f62158 │ │ │ │ - adcmi lr, ip, #208, 16 @ 0xd00000 │ │ │ │ + adcmi lr, ip, #108, 18 @ 0x1b0000 │ │ │ │ @ instruction: 0x4620dcf8 │ │ │ │ stcmi 7, cr14, [r9], {228} @ 0xe4 │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ stmdavs r0!, {r2, r3, r4, r8, fp, ip, lr} │ │ │ │ - svc 0x002ef7f5 │ │ │ │ + svc 0x00caf7f5 │ │ │ │ @ instruction: 0xf7fc2005 │ │ │ │ - stmdavs r0!, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f62158 │ │ │ │ - @ instruction: 0x2001e8be │ │ │ │ + andcs lr, r1, sl, asr r9 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - andeq r2, r2, ip, asr r1 │ │ │ │ + muleq r2, r4, r2 │ │ │ │ muleq r0, r8, r1 │ │ │ │ ldrblt r4, [r0, #-2841]! @ 0xfffff4e7 │ │ │ │ @ instruction: 0xb122447b │ │ │ │ - bls 11d57c <__assert_fail@plt+0x11b654> │ │ │ │ + bls 11d444 <__assert_fail@plt+0x11b51c> │ │ │ │ strtmi fp, [r0], -sl, lsr #18 │ │ │ │ - bls 13b2f4 <__assert_fail@plt+0x1393cc> │ │ │ │ + bls 13b1bc <__assert_fail@plt+0x139294> │ │ │ │ @ instruction: 0x2001b9ba │ │ │ │ ldcmi 13, cr11, [r4, #-448] @ 0xfffffe40 │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ ldmdavs r0!, {r1, r2, r3, r4, r6, r8, fp, ip, lr} │ │ │ │ - svc 0x000cf7f5 │ │ │ │ + svc 0x00a8f7f5 │ │ │ │ @ instruction: 0xf7fc2008 │ │ │ │ - stccs 8, cr15, [r0], {221} @ 0xdd │ │ │ │ + @ instruction: 0x2c00faaf │ │ │ │ strcs sp, [r0, #-3565] @ 0xfffff213 │ │ │ │ strcc r6, [r1, #-2096] @ 0xfffff7d0 │ │ │ │ @ instruction: 0xf7f62120 │ │ │ │ - adcmi lr, ip, #152, 16 @ 0x980000 │ │ │ │ + adcmi lr, ip, #52, 18 @ 0xd0000 │ │ │ │ @ instruction: 0x4620dcf8 │ │ │ │ stcmi 7, cr14, [r9], {228} @ 0xe4 │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ stmdavs r0!, {r2, r3, r4, r8, fp, ip, lr} │ │ │ │ - mrc 7, 7, APSR_nzcv, cr6, cr5, {7} │ │ │ │ + svc 0x0092f7f5 │ │ │ │ @ instruction: 0xf7fc2008 │ │ │ │ - stmdavs r0!, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f62120 │ │ │ │ - andcs lr, r1, r6, lsl #17 │ │ │ │ + andcs lr, r1, r2, lsr #18 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - andeq r2, r2, ip, ror #1 │ │ │ │ + andeq r2, r2, r4, lsr #4 │ │ │ │ muleq r0, r8, r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ mcrmi 6, 1, r4, cr5, cr15, {0} │ │ │ │ - blmi 97800c <__assert_fail@plt+0x9760e4> │ │ │ │ + blmi 977ed4 <__assert_fail@plt+0x975fac> │ │ │ │ ldrbtmi r2, [lr], #-1280 @ 0xfffffb00 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ ldmpl r3!, {r5, r6, r9, sp}^ │ │ │ │ stmdage r3, {r1, r3, r7, r9, sl, lr} │ │ │ │ ldmdavs fp, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ strls r0, [r2, #-768] @ 0xfffffd00 │ │ │ │ - ldmda r8, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldm r4!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f42ac │ │ │ │ ldcmi 0, cr0, [ip, #-20] @ 0xffffffec │ │ │ │ strcs fp, [r4], #-3848 @ 0xfffff0f8 │ │ │ │ - @ instruction: 0xf89ef7fc │ │ │ │ + blx 1c49c84 <__assert_fail@plt+0x1c47d5c> │ │ │ │ ldrbtmi r4, [sp], #-2842 @ 0xfffff4e6 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf10d4628 │ │ │ │ stmiapl lr!, {r3, fp}^ │ │ │ │ ldmdavs r0!, {r0, r1, r2, r4, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf7f5447d │ │ │ │ - @ instruction: 0x4638eebe │ │ │ │ + shsaxmi lr, r8, sl │ │ │ │ @ instruction: 0xff4ef001 │ │ │ │ tstcs r5, r1, lsl #4 │ │ │ │ strmi r9, [r3], -r0, lsl #10 │ │ │ │ movwls r4, #5696 @ 0x1640 │ │ │ │ @ instruction: 0xf7f62364 │ │ │ │ - blls 946028 <__assert_fail@plt+0x944100> │ │ │ │ - bmi 3fa370 <__assert_fail@plt+0x3f8448> │ │ │ │ + blls 946160 <__assert_fail@plt+0x944238> │ │ │ │ + bmi 3fa238 <__assert_fail@plt+0x3f8310> │ │ │ │ ldrbtmi r4, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r2, r3, r4, ip, sp, pc} │ │ │ │ ldmdavs r0!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @ instruction: 0xf04f4641 │ │ │ │ @ instruction: 0xf7f532ff │ │ │ │ - @ instruction: 0xe7eceefc │ │ │ │ - svc 0x001cf7f5 │ │ │ │ - andeq r2, r2, r2, ror r0 │ │ │ │ + @ instruction: 0xe7ecef98 │ │ │ │ + svc 0x00b8f7f5 │ │ │ │ + andeq r2, r2, sl, lsr #3 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r2, r2, r2, asr #32 │ │ │ │ + andeq r2, r2, sl, ror r1 │ │ │ │ muleq r0, r8, r1 │ │ │ │ - andeq fp, r0, ip, lsl #15 │ │ │ │ - andeq r2, r2, sl │ │ │ │ + andeq fp, r0, r4, lsr #15 │ │ │ │ + andeq r2, r2, r2, asr #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strmi fp, [sl], -r0, lsr #1 │ │ │ │ andls r4, r3, #128, 12 @ 0x8000000 │ │ │ │ - bmi 105d6b4 <__assert_fail@plt+0x105b78c> │ │ │ │ - blmi 105d6d4 <__assert_fail@plt+0x105b7ac> │ │ │ │ + bmi 105d57c <__assert_fail@plt+0x105b654> │ │ │ │ + blmi 105d59c <__assert_fail@plt+0x105b674> │ │ │ │ ldrbtmi sl, [sl], #-2309 @ 0xfffff6fb │ │ │ │ stclmi 14, cr9, [r0, #-152] @ 0xffffff68 │ │ │ │ ldrbtmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf8faf7fe │ │ │ │ + ldc2 7, cr15, [r4], {252} @ 0xfc │ │ │ │ andcs r4, r5, r4, lsl #12 │ │ │ │ - @ instruction: 0xf848f7fc │ │ │ │ + blx 6c9d30 <__assert_fail@plt+0x6c7e08> │ │ │ │ @ instruction: 0x46284b3a │ │ │ │ strbmi r9, [r1], -r3, lsl #20 │ │ │ │ stmdavs r8!, {r0, r2, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ - mcr 7, 3, pc, cr12, cr5, {7} @ │ │ │ │ + svc 0x0008f7f5 │ │ │ │ eorsle r2, r5, r0, lsl #24 │ │ │ │ svcvs 0x00faf5b4 │ │ │ │ stclne 0, cr13, [r2], #-160 @ 0xffffff60 │ │ │ │ ldmdbmi r4!, {r3, r4, ip, lr, pc} │ │ │ │ cmncs r4, #6, 30 │ │ │ │ ldrbtmi r2, [r9], #-513 @ 0xfffffdff │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ strls r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - ldmda r2!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmia lr, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ teqle r1, r0, lsl #28 │ │ │ │ - blmi a9e76c <__assert_fail@plt+0xa9c844> │ │ │ │ + blmi a9e634 <__assert_fail@plt+0xa9c70c> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 7e5f24 <__assert_fail@plt+0x7e3ffc> │ │ │ │ + blls 7e5dec <__assert_fail@plt+0x7e3ec4> │ │ │ │ qdaddle r4, sl, r8 │ │ │ │ eorlt r2, r0, r3 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscsle r2, r1, r0, lsl #28 │ │ │ │ movtlt r6, #30760 @ 0x7828 │ │ │ │ - blcs 262c0 <__assert_fail@plt+0x24398> │ │ │ │ + blcs 26188 <__assert_fail@plt+0x24260> │ │ │ │ ldmdbvs fp!, {r0, r2, r4, r5, ip, lr, pc} │ │ │ │ ldrle r0, [lr, #-1819] @ 0xfffff8e5 │ │ │ │ ldrbtmi r4, [r9], #-2340 @ 0xfffff6dc │ │ │ │ ands r3, r2, r4, lsr #3 │ │ │ │ rscle r2, r3, r0, lsl #28 │ │ │ │ mvnslt r6, r8, lsr #16 │ │ │ │ cmnlt r3, #16449536 @ 0xfb0000 │ │ │ │ @@ -10229,15 +10151,15 @@ │ │ │ │ @ instruction: 0xe00831b8 │ │ │ │ sbcsle r2, r9, r0, lsl #28 │ │ │ │ biclt r6, r7, r8, lsr #16 │ │ │ │ ldrshlt r6, [r3, #139] @ 0x8b │ │ │ │ ldrbtmi r4, [r9], #-2332 @ 0xfffff6e4 │ │ │ │ @ instruction: 0xf04f31b0 │ │ │ │ @ instruction: 0xf7f532ff │ │ │ │ - strb lr, [sp, r6, lsl #29] │ │ │ │ + strb lr, [sp, r2, lsr #30] │ │ │ │ ldrtmi r6, [r9], -r8, lsr #16 │ │ │ │ ldmdbmi r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x31a84479 │ │ │ │ ldmdbmi r7, {r0, r1, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rorcc r4, r9, r4 │ │ │ │ ldmdbmi r6, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x31b44479 │ │ │ │ @@ -10246,190 +10168,190 @@ │ │ │ │ ldmdbmi r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x31ac4479 │ │ │ │ ldmdbmi r3, {r0, r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rorcc r4, r9, r4 │ │ │ │ ldmdbmi r2, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x31b44479 │ │ │ │ @ instruction: 0xf7f5e7db │ │ │ │ - svclt 0x0000ee88 │ │ │ │ - @ instruction: 0x00021fb6 │ │ │ │ + svclt 0x0000ef24 │ │ │ │ + andeq r2, r2, lr, ror #1 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r1, r2, lr, lsr #31 │ │ │ │ + andeq r2, r2, r6, ror #1 │ │ │ │ muleq r0, r8, r1 │ │ │ │ - ldrdeq fp, [r0], -r2 │ │ │ │ - andeq r1, r2, ip, asr pc │ │ │ │ - andeq r2, r2, lr, asr #12 │ │ │ │ - andeq r2, r2, sl, lsr r6 │ │ │ │ - andeq r2, r2, r6, lsr #12 │ │ │ │ - andeq r2, r2, r0, lsl r6 │ │ │ │ - andeq r2, r2, r8, lsl #12 │ │ │ │ - andeq r2, r2, r0, lsl #12 │ │ │ │ - strdeq r2, [r2], -r8 │ │ │ │ - strdeq r2, [r2], -r0 │ │ │ │ - andeq r2, r2, r8, ror #11 │ │ │ │ - andeq r2, r2, r0, ror #11 │ │ │ │ + andeq fp, r0, sl, ror #13 │ │ │ │ + muleq r2, r4, r0 │ │ │ │ + andeq r2, r2, r6, lsl #11 │ │ │ │ + andeq r2, r2, r2, ror r5 │ │ │ │ + andeq r2, r2, lr, asr r5 │ │ │ │ + andeq r2, r2, r8, asr #10 │ │ │ │ + andeq r2, r2, r0, asr #10 │ │ │ │ + andeq r2, r2, r8, lsr r5 │ │ │ │ + andeq r2, r2, r0, lsr r5 │ │ │ │ + andeq r2, r2, r8, lsr #10 │ │ │ │ + andeq r2, r2, r0, lsr #10 │ │ │ │ + andeq r2, r2, r8, lsl r5 │ │ │ │ mrcne 5, 0, fp, cr4, cr0, {0} │ │ │ │ svclt 0x00084618 │ │ │ │ @ instruction: 0xf0012404 │ │ │ │ - blx 4ba96 <__assert_fail@plt+0x49b6e> │ │ │ │ + blx 4b95e <__assert_fail@plt+0x49a36> │ │ │ │ ldclt 0, cr15, [r0, #-16] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stc 6, cr4, [sp, #-608]! @ 0xfffffda0 │ │ │ │ strcs r8, [r0], -r2, lsl #22 │ │ │ │ ldrsbgt pc, [r8, #-143]! @ 0xffffff71 @ │ │ │ │ - blmi 179d7fc <__assert_fail@plt+0x179b8d4> │ │ │ │ + blmi 179d6c4 <__assert_fail@plt+0x179b79c> │ │ │ │ ldrbtmi r4, [ip], #1585 @ 0x631 │ │ │ │ adclt r4, r5, r5, lsl r6 │ │ │ │ @ instruction: 0xf85c4604 │ │ │ │ stmdage fp, {r0, r1, ip, sp} │ │ │ │ @ instruction: 0xf1052260 │ │ │ │ ldmdavs fp, {r1, r9, fp} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ strls r0, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f54e56 │ │ │ │ - ldrbtmi lr, [lr], #-3844 @ 0xfffff0fc │ │ │ │ + ldrbtmi lr, [lr], #-4000 @ 0xfffff060 │ │ │ │ @ instruction: 0xf04fb915 │ │ │ │ strcs r0, [r8, #-2570] @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf10d2005 │ │ │ │ - @ instruction: 0xf7fb0914 │ │ │ │ - blmi 148be18 <__assert_fail@plt+0x1489ef0> │ │ │ │ + @ instruction: 0xf7fc0914 │ │ │ │ + blmi 148a428 <__assert_fail@plt+0x1488500> │ │ │ │ ldrtmi r4, [sl], -r1, lsr #12 │ │ │ │ mrcmi 8, 2, r5, cr0, cr3, {7} │ │ │ │ ldrbtmi r6, [lr], #-2072 @ 0xfffff7e8 │ │ │ │ @ instruction: 0xf7f59303 │ │ │ │ - stmdbmi lr, {r1, r3, r5, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + stmdbmi lr, {r1, r2, r6, r9, sl, fp, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #20, 6 @ 0x50000000 │ │ │ │ ldrbtmi r4, [r9], #-1608 @ 0xfffff9b8 │ │ │ │ tstls r0, r1, lsl #10 │ │ │ │ - @ instruction: 0xf7f52108 │ │ │ │ - @ instruction: 0x4640ef78 │ │ │ │ + @ instruction: 0xf7f62108 │ │ │ │ + @ instruction: 0x4640e814 │ │ │ │ cdp2 0, 7, cr15, cr10, cr1, {0} │ │ │ │ eorsvc r2, r3, r0, lsl #6 │ │ │ │ svclt 0x00b81e04 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - bmi 1182d90 <__assert_fail@plt+0x1180e68> │ │ │ │ - bge 44785c <__assert_fail@plt+0x445934> │ │ │ │ + bmi 1182c58 <__assert_fail@plt+0x1180d30> │ │ │ │ + bge 447724 <__assert_fail@plt+0x4457fc> │ │ │ │ @ instruction: 0xb110f8df │ │ │ │ ldrbtmi r4, [fp], #1146 @ 0x47a │ │ │ │ - bcs fe447868 <__assert_fail@plt+0xfe445940> │ │ │ │ + bcs fe447730 <__assert_fail@plt+0xfe445808> │ │ │ │ strtmi r4, [r9], sl, asr #12 │ │ │ │ stccs 6, cr4, [r0], {21} │ │ │ │ - beq 106c6c <__assert_fail@plt+0x104d44> │ │ │ │ + beq 106b34 <__assert_fail@plt+0x104c0c> │ │ │ │ strbmi fp, [r0], -r4, asr #31 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ movwcc r4, #5658 @ 0x161a │ │ │ │ addsmi fp, ip, #200, 2 @ 0x32 │ │ │ │ mvnsle r6, r0, lsl #17 │ │ │ │ cdp2 0, 6, cr15, cr2, cr1, {0} │ │ │ │ uasxmi r4, fp, r9 │ │ │ │ - ldrbtmi r2, [pc], #-257 @ c074 <__assert_fail@plt+0xa14c> │ │ │ │ + ldrbtmi r2, [pc], #-257 @ bf3c <__assert_fail@plt+0xa014> │ │ │ │ mcrrne 12, 0, r3, r2, cr1 │ │ │ │ andls r4, r0, #80, 12 @ 0x5000000 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - mcr 7, 5, pc, cr12, cr5, {7} @ │ │ │ │ + svc 0x0048f7f5 │ │ │ │ @ instruction: 0xf7f54638 │ │ │ │ - eorcs lr, lr, #140, 28 @ 0x8c0 │ │ │ │ + eorcs lr, lr, #40, 30 @ 0xa0 │ │ │ │ ldrtpl r1, [sl], #-3139 @ 0xfffff3bd │ │ │ │ ldrbtpl r2, [sl], #512 @ 0x200 │ │ │ │ mrrcne 7, 13, lr, r3, cr11 │ │ │ │ - ble ff95cb28 <__assert_fail@plt+0xff95ac00> │ │ │ │ + ble ff95c9f0 <__assert_fail@plt+0xff95aac8> │ │ │ │ adcmi r3, r2, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xe7e1dbf9 │ │ │ │ @ instruction: 0xf0014640 │ │ │ │ cdp 14, 1, cr15, cr8, cr3, {2} │ │ │ │ @ instruction: 0x21013a90 │ │ │ │ ldrbmi r1, [r0], -r2, asr #24 │ │ │ │ @ instruction: 0xf04f9200 │ │ │ │ @ instruction: 0xf7f532ff │ │ │ │ - @ instruction: 0x4630ee90 │ │ │ │ - mcr 7, 3, pc, cr14, cr5, {7} @ │ │ │ │ + ldrtmi lr, [r0], -ip, lsr #30 │ │ │ │ + svc 0x000af7f5 │ │ │ │ @ instruction: 0xf04f3c01 │ │ │ │ @ instruction: 0xf04f012e │ │ │ │ @ instruction: 0xf1000200 │ │ │ │ ldrtpl r0, [r1], #-769 @ 0xfffffcff │ │ │ │ ldrle r5, [sl, #1266]! @ 0x4f2 │ │ │ │ - bge 44793c <__assert_fail@plt+0x445a14> │ │ │ │ + bge 447804 <__assert_fail@plt+0x4458dc> │ │ │ │ strmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrmi r4, [r9], sp, asr #12 │ │ │ │ mcrge 12, 0, r4, cr10, cr12, {0} │ │ │ │ @ instruction: 0xf8cd2364 │ │ │ │ ldrbtmi r9, [ip], #-0 │ │ │ │ strls r4, [r1], #-1617 @ 0xfffff9af │ │ │ │ smladxcs r0, r0, r6, r4 │ │ │ │ andcs r5, r1, #-1493172224 @ 0xa7000000 │ │ │ │ - svc 0x0008f7f5 │ │ │ │ + svc 0x00a4f7f5 │ │ │ │ stmdblt fp!, {r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ - blmi 31e95c <__assert_fail@plt+0x31ca34> │ │ │ │ + blmi 31e824 <__assert_fail@plt+0x31c8fc> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 8e6178 <__assert_fail@plt+0x8e4250> │ │ │ │ + blls 8e6040 <__assert_fail@plt+0x8e4118> │ │ │ │ qaddle r4, sl, sp │ │ │ │ eorlt r4, r5, r8, lsr #12 │ │ │ │ - blhi c7410 <__assert_fail@plt+0xc54e8> │ │ │ │ + blhi c72d8 <__assert_fail@plt+0xc53b0> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrtmi r9, [r1], -r3, lsl #22 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7f56818 │ │ │ │ - @ instruction: 0xe7e9ed78 │ │ │ │ - ldc 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ - andeq r1, r2, lr, asr #28 │ │ │ │ + @ instruction: 0xe7e9ee14 │ │ │ │ + mrc 7, 1, APSR_nzcv, cr4, cr5, {7} │ │ │ │ + andeq r1, r2, r6, lsl #31 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r1, r2, sl, lsr #28 │ │ │ │ + andeq r1, r2, r2, ror #30 │ │ │ │ muleq r0, r8, r1 │ │ │ │ - ldrdeq pc, [r2], -sl │ │ │ │ - andeq fp, r0, r2, ror #10 │ │ │ │ - andeq r0, r1, ip, lsl #31 │ │ │ │ - andeq r0, r1, sl, lsl #31 │ │ │ │ - andeq pc, r2, lr, ror #12 │ │ │ │ - strdeq pc, [r2], -r2 │ │ │ │ - andeq r1, r2, r8, lsl #26 │ │ │ │ + andeq pc, r2, r2, lsl r8 @ │ │ │ │ + andeq fp, r0, sl, ror r5 │ │ │ │ + andeq r8, r0, r0, lsl sl │ │ │ │ + andeq r8, r0, lr, lsl #20 │ │ │ │ + andeq pc, r2, r6, lsr #15 │ │ │ │ + andeq pc, r2, sl, lsr #14 │ │ │ │ + andeq r1, r2, r0, asr #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ mcrmi 6, 1, r4, cr5, cr8, {4} │ │ │ │ - blmi 9783dc <__assert_fail@plt+0x9764b4> │ │ │ │ + blmi 9782a4 <__assert_fail@plt+0x97637c> │ │ │ │ ldrbtmi r2, [lr], #-1280 @ 0xfffffb00 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ ldmpl r3!, {r5, r6, r9, sp}^ │ │ │ │ stmdage r3, {r1, r3, r7, r9, sl, lr} │ │ │ │ ldmdavs fp, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ strls r0, [r2, #-768] @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f59e24 │ │ │ │ - adcmi lr, ip, #48, 28 @ 0x300 │ │ │ │ + adcmi lr, ip, #204, 28 @ 0xcc0 │ │ │ │ andeq pc, r5, pc, asr #32 │ │ │ │ svcge 0x00024d1b │ │ │ │ strcs fp, [r3], #-3848 @ 0xfffff0f8 │ │ │ │ - mrc2 7, 5, pc, cr4, cr11, {7} │ │ │ │ + @ instruction: 0xf886f7fc │ │ │ │ ldrbtmi r4, [sp], #-2841 @ 0xfffff4e7 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ stmiapl sp!, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f56828 │ │ │ │ - @ instruction: 0x4640ecd8 │ │ │ │ + @ instruction: 0x4640ed74 │ │ │ │ ldc2 0, cr15, [ip, #4]! │ │ │ │ andcs r4, r1, #20, 18 @ 0x50000 │ │ │ │ tstls r0, r9, ror r4 │ │ │ │ mcrrne 1, 0, r2, r3, cr5 │ │ │ │ movwls r4, #5688 @ 0x1638 │ │ │ │ @ instruction: 0xf7f52364 │ │ │ │ - ldmdblt lr, {r1, r5, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ - blmi 2dea10 <__assert_fail@plt+0x2dcae8> │ │ │ │ + ldmdblt lr, {r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + blmi 2de8d8 <__assert_fail@plt+0x2dc9b0> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 6e6244 <__assert_fail@plt+0x6e431c> │ │ │ │ + blls 6e610c <__assert_fail@plt+0x6e41e4> │ │ │ │ qaddle r4, sl, sl │ │ │ │ andslt r4, ip, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r6, [r9], -r8, lsr #16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - ldc 7, cr15, [r4, #-980] @ 0xfffffc2c │ │ │ │ + ldc 7, cr15, [r0, #980]! @ 0x3d4 │ │ │ │ @ instruction: 0xf7f5e7ec │ │ │ │ - svclt 0x0000ed36 │ │ │ │ - andeq r1, r2, r2, lsr #25 │ │ │ │ + svclt 0x0000edd2 │ │ │ │ + ldrdeq r1, [r2], -sl │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r1, r2, lr, ror #24 │ │ │ │ + andeq r1, r2, r6, lsr #27 │ │ │ │ muleq r0, r8, r1 │ │ │ │ - andeq fp, r0, r4, asr #7 │ │ │ │ - andeq r1, r2, ip, lsr ip │ │ │ │ + ldrdeq fp, [r0], -ip │ │ │ │ + andeq r1, r2, r4, ror sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stc 6, cr4, [sp, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8df8b02 │ │ │ │ @ instruction: 0xf8df54c8 │ │ │ │ ldrbtmi r4, [sp], #-1224 @ 0xfffffb38 │ │ │ │ strbvs pc, [r4], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb0c3 │ │ │ │ @@ -10453,309 +10375,309 @@ │ │ │ │ ldrmi r4, [r6], -r7, ror #12 │ │ │ │ ldrdcs pc, [r4], -r9 │ │ │ │ @ instruction: 0xf85b4631 │ │ │ │ strbmi r7, [r0], -r7, lsr #32 │ │ │ │ strtmi r9, [r2], r0, lsl #10 │ │ │ │ ldrmi r9, [r8, r3, lsl #6]! │ │ │ │ svcvc 0x0008f859 │ │ │ │ - blls d9298 <__assert_fail@plt+0xd7370> │ │ │ │ + blls d9160 <__assert_fail@plt+0xd7238> │ │ │ │ svclt 0x00182f05 │ │ │ │ strmi r2, [r6], #-3850 @ 0xfffff0f6 │ │ │ │ ldrtmi sp, [ip], ip, ror #3 │ │ │ │ svceq 0x000af1bc │ │ │ │ ldrbmi r9, [r7], -r4, lsl #12 │ │ │ │ andle r9, r8, r7, lsl #28 │ │ │ │ ldrbne pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0x46274479 │ │ │ │ @ instruction: 0xf8513401 │ │ │ │ - bcs 29438c <__assert_fail@plt+0x292464> │ │ │ │ + bcs 294254 <__assert_fail@plt+0x29232c> │ │ │ │ cmplt r7, #1073741886 @ 0x4000003e │ │ │ │ strbmi pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ - bleq 48404 <__assert_fail@plt+0x464dc> │ │ │ │ + bleq 482cc <__assert_fail@plt+0x463a4> │ │ │ │ ldrtls pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [ip], #-1706 @ 0xfffff956 │ │ │ │ strbeq lr, [r7], #2820 @ 0xb04 │ │ │ │ strcc r4, [r4], #-1273 @ 0xfffffb07 │ │ │ │ stmdavs r2!, {r3, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf8594640 │ │ │ │ stccc 0, cr5, [r8], {33} @ 0x21 │ │ │ │ @ instruction: 0xf8cd1ab1 │ │ │ │ movwls fp, #12288 @ 0x3000 │ │ │ │ stmdavs r5!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd9b03 │ │ │ │ @ instruction: 0xf859a000 │ │ │ │ - bne c60390 <__assert_fail@plt+0xc5e468> │ │ │ │ + bne c60258 <__assert_fail@plt+0xc5e330> │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ svccc 0x000147a8 │ │ │ │ - bl fe9b2f14 <__assert_fail@plt+0xfe9b0fec> │ │ │ │ + bl fe9b2ddc <__assert_fail@plt+0xfe9b0eb4> │ │ │ │ andle r0, r3, r0, lsl #12 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ mvnle r2, r5, lsl #18 │ │ │ │ movwls r4, #13909 @ 0x3655 │ │ │ │ - bmi fff1db7c <__assert_fail@plt+0xfff1bc54> │ │ │ │ + bmi fff1da44 <__assert_fail@plt+0xfff1bb1c> │ │ │ │ ldmpl ip, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7fc4621 │ │ │ │ - blls 10a59c <__assert_fail@plt+0x108674> │ │ │ │ + blls 10b5cc <__assert_fail@plt+0x1096a4> │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strtmi r8, [r1], -r1, lsl #3 │ │ │ │ @ instruction: 0xf7fc4618 │ │ │ │ - stccs 8, cr15, [r3, #-596] @ 0xfffffdac │ │ │ │ + stccs 12, cr15, [r3, #-956] @ 0xfffffc44 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf88d9b03 │ │ │ │ @ instruction: 0x4604203c │ │ │ │ cmnphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002d02 │ │ │ │ stccs 1, cr8, [r4, #-256] @ 0xffffff00 │ │ │ │ - blcs 40828 <__assert_fail@plt+0x3e900> │ │ │ │ + blcs 406f0 <__assert_fail@plt+0x3e7c8> │ │ │ │ msrhi SPSR_sx, r0 │ │ │ │ - bcs 266c4 <__assert_fail@plt+0x2479c> │ │ │ │ + bcs 2658c <__assert_fail@plt+0x24664> │ │ │ │ msrhi SPSR_x, r0 │ │ │ │ movwls r2, #12292 @ 0x3004 │ │ │ │ - ldc2l 7, cr15, [r0, #1004] @ 0x3ec │ │ │ │ + @ instruction: 0xffa2f7fb │ │ │ │ andcs r9, r0, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xa010f8dd │ │ │ │ @ instruction: 0x1e6749e7 │ │ │ │ @ instruction: 0x46144691 │ │ │ │ andls r4, r9, #154140672 @ 0x9300000 │ │ │ │ cdp 2, 0, cr9, cr8, cr8, {0} │ │ │ │ andcs r3, r1, #144, 20 @ 0x90000 │ │ │ │ - bhi 447ba8 <__assert_fail@plt+0x445c80> │ │ │ │ + bhi 447a70 <__assert_fail@plt+0x445b48> │ │ │ │ ldrbtmi r4, [r9], #-1680 @ 0xfffff970 │ │ │ │ tstls fp, r3, lsl #12 │ │ │ │ svccs 0x0001f817 │ │ │ │ ldmdale r7, {r5, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ ldrne r1, [r6], -r0, asr #12 │ │ │ │ @ instruction: 0x16161616 │ │ │ │ @ instruction: 0x16404016 │ │ │ │ @ instruction: 0x16164016 │ │ │ │ @ instruction: 0x16161616 │ │ │ │ @ instruction: 0x16161616 │ │ │ │ @ instruction: 0x16161616 │ │ │ │ @ instruction: 0x16161616 │ │ │ │ stccs 0, cr0, [r0, #-256] @ 0xffffff00 │ │ │ │ - blcs 40710 <__assert_fail@plt+0x3e7e8> │ │ │ │ + blcs 405d8 <__assert_fail@plt+0x3e6b0> │ │ │ │ smlawt sp, r8, r1, sp │ │ │ │ stmdbls r3, {r2, r8, r9, fp, ip, pc} │ │ │ │ movwcc r4, #9307 @ 0x245b │ │ │ │ - ble 8dce00 <__assert_fail@plt+0x8daed8> │ │ │ │ + ble 8dccc8 <__assert_fail@plt+0x8dada0> │ │ │ │ movweq pc, #4363 @ 0x110b @ │ │ │ │ - bl 768e4 <__assert_fail@plt+0x749bc> │ │ │ │ + bl 767ac <__assert_fail@plt+0x74884> │ │ │ │ ldrmi r0, [r9], #-11 │ │ │ │ @ instruction: 0xf04f469b │ │ │ │ @ instruction: 0xf8000300 │ │ │ │ @ instruction: 0xf8012ccc │ │ │ │ ldmdavc fp!, {r2, r3, r6, r7, sl, fp, ip, sp} │ │ │ │ - blcs 193f8 <__assert_fail@plt+0x174d0> │ │ │ │ + blcs 192c0 <__assert_fail@plt+0x17398> │ │ │ │ stccs 1, cr13, [r3, #-816] @ 0xfffffcd0 │ │ │ │ @ instruction: 0xf0004646 │ │ │ │ - bmi ff16c8dc <__assert_fail@plt+0xff16a9b4> │ │ │ │ + bmi ff16c7a4 <__assert_fail@plt+0xff16a87c> │ │ │ │ ldrbtmi r4, [sl], #-3002 @ 0xfffff446 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r1, asr #22 │ │ │ │ msrhi SPSR_fx, r0, asr #32 │ │ │ │ sublt r4, r3, r0, lsr r6 │ │ │ │ - blhi c770c <__assert_fail@plt+0xc57e4> │ │ │ │ + blhi c75d4 <__assert_fail@plt+0xc56ac> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 2f2c2c <__assert_fail@plt+0x2f0d04> │ │ │ │ + bl 2f2af4 <__assert_fail@plt+0x2f0bcc> │ │ │ │ movwcc r0, #4874 @ 0x130a │ │ │ │ - blle 41ce74 <__assert_fail@plt+0x41af4c> │ │ │ │ - bcs 447c8c <__assert_fail@plt+0x445d64> │ │ │ │ + blle 41cd3c <__assert_fail@plt+0x41ae14> │ │ │ │ + bcs 447b54 <__assert_fail@plt+0x445c2c> │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ vstrcs d4, [r3, #-740] @ 0xfffffd1c │ │ │ │ streq lr, [r8], -r2, lsl #22 │ │ │ │ ldmpl r3, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ eorsle r6, lr, fp, lsl r8 │ │ │ │ vqsub.u8 d20, d16, d19 │ │ │ │ @ instruction: 0xf8dd80c2 │ │ │ │ stmdblt sp, {r4, sp, pc}^ │ │ │ │ - bleq 8887c <__assert_fail@plt+0x86954> │ │ │ │ + bleq 88744 <__assert_fail@plt+0x8681c> │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf88d44da │ │ │ │ @ instruction: 0xf04f303c │ │ │ │ strb r0, [r6, r0, lsl #22] │ │ │ │ - bcc 447cc4 <__assert_fail@plt+0x445d9c> │ │ │ │ + bcc 447b8c <__assert_fail@plt+0x445c64> │ │ │ │ streq lr, [r8], -r3, lsl #22 │ │ │ │ mrrcle 14, 0, r2, pc, cr0 @ │ │ │ │ andsle r2, r6, r3, lsl #26 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ adcmi r9, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf1b9bfd8 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ - bcc fe447ce4 <__assert_fail@plt+0xfe445dbc> │ │ │ │ + bcc fe447bac <__assert_fail@plt+0xfe445c84> │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldmvs fp, {r0, r1, r3, r7, pc}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ andcs r8, r7, r7, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ - blls 1863f8 <__assert_fail@plt+0x1844d0> │ │ │ │ + @ instruction: 0xff08f7fb │ │ │ │ + blls 1862c0 <__assert_fail@plt+0x184398> │ │ │ │ svclt 0x00d842a3 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - bne ff900bec <__assert_fail@plt+0xff8fecc4> │ │ │ │ - bl fea93e78 <__assert_fail@plt+0xfea91f50> │ │ │ │ + bne ff900ab4 <__assert_fail@plt+0xff8feb8c> │ │ │ │ + bl fea93d40 <__assert_fail@plt+0xfea91e18> │ │ │ │ @ instruction: 0xf04f0303 │ │ │ │ ldrbmi r0, [fp], #-2305 @ 0xfffff6ff │ │ │ │ movwls r9, #33289 @ 0x8209 │ │ │ │ @ instruction: 0xf1b9e7c6 │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ ldmibmi r5, {r2, r9, fp, ip, pc} │ │ │ │ - beq c7374 <__assert_fail@plt+0xc544c> │ │ │ │ + beq c723c <__assert_fail@plt+0xc5314> │ │ │ │ ldrbtmi r9, [r9], #-2565 @ 0xfffff5fb │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ andcs pc, r0, #12648448 @ 0xc10000 │ │ │ │ ldclle 2, cr4, [r6, #-716]! @ 0xfffffd34 │ │ │ │ svclt 0x00d82e00 │ │ │ │ @ instruction: 0xa010f8dd │ │ │ │ stmdals r6, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, lr, pc} │ │ │ │ - blmi fe353eb0 <__assert_fail@plt+0xfe351f88> │ │ │ │ + blmi fe353d78 <__assert_fail@plt+0xfe351e50> │ │ │ │ stmiapl r3, {r2, r9, fp, ip, pc}^ │ │ │ │ ldmdavs r8, {r1, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - blls 2071cc <__assert_fail@plt+0x2052a4> │ │ │ │ + blls 207304 <__assert_fail@plt+0x2053dc> │ │ │ │ @ instruction: 0xf04fa90f │ │ │ │ ldmdavs r8, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ - bl fe2ca4dc <__assert_fail@plt+0xfe2c85b4> │ │ │ │ + stc 7, cr15, [r6], #-980 @ 0xfffffc2c │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, fp, ip, sp, lr} │ │ │ │ smlatbls sl, lr, r0, sp │ │ │ │ - ldc 7, cr15, [sl], #-980 @ 0xfffffc2c │ │ │ │ - bls 1f2940 <__assert_fail@plt+0x1f0a18> │ │ │ │ + ldcl 7, cr15, [r6], {245} @ 0xf5 │ │ │ │ + bls 1f2808 <__assert_fail@plt+0x1f08e0> │ │ │ │ ldmdavs r0, {r0, r1, fp, sp, lr} │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0048049b │ │ │ │ @ instruction: 0xf7f52120 │ │ │ │ - @ instruction: 0xe79fecb2 │ │ │ │ + ldr lr, [pc, lr, asr #26] │ │ │ │ cdpne 8, 7, cr9, cr1, cr6, {0} │ │ │ │ @ instruction: 0x46524b7b │ │ │ │ ldmdavs r8, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - blls 187188 <__assert_fail@plt+0x185260> │ │ │ │ + blls 1872c0 <__assert_fail@plt+0x185398> │ │ │ │ svclt 0x00d842a3 │ │ │ │ svclt 0x000c2d04 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ - bne ff8f3170 <__assert_fail@plt+0xff8f1248> │ │ │ │ + bne ff8f3038 <__assert_fail@plt+0xff8f1110> │ │ │ │ movweq lr, #15275 @ 0x3bab │ │ │ │ - blcs 3118c <__assert_fail@plt+0x2f264> │ │ │ │ + blcs 31054 <__assert_fail@plt+0x2f12c> │ │ │ │ @ instruction: 0xf10ddd13 │ │ │ │ - blls 28ea5c <__assert_fail@plt+0x28cb34> │ │ │ │ + blls 28e924 <__assert_fail@plt+0x28c9fc> │ │ │ │ strbmi r9, [fp], #-1293 @ 0xfffffaf3 │ │ │ │ @ instruction: 0xf8dd464d │ │ │ │ strls r9, [ip], #-28 @ 0xffffffe4 │ │ │ │ @ instruction: 0xf815461c │ │ │ │ @ instruction: 0xf8d91b01 │ │ │ │ @ instruction: 0xf7f50000 │ │ │ │ - adcmi lr, r5, #132, 24 @ 0x8400 │ │ │ │ + adcmi lr, r5, #32, 26 @ 0x800 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ cdp 5, 1, cr4, cr8, cr12, {0} │ │ │ │ teqlt fp, #144, 20 @ 0x90000 │ │ │ │ @ instruction: 0xb32b68db │ │ │ │ @ instruction: 0xf7fb2007 │ │ │ │ - strht pc, [r4], -r5 @ │ │ │ │ + eor pc, r4, r7, lsl #29 │ │ │ │ @ instruction: 0xf04f2006 │ │ │ │ @ instruction: 0xf7fb0901 │ │ │ │ - strb pc, [pc, -pc, lsr #25] @ │ │ │ │ + strb pc, [pc, -r1, lsl #29] @ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ - bls 140bfc <__assert_fail@plt+0x13ecd4> │ │ │ │ + bls 140ac4 <__assert_fail@plt+0x13eb9c> │ │ │ │ stmdbls fp, {r0, r1, r4, r5, r7, r9, lr} │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - beq c7468 <__assert_fail@plt+0xc5540> │ │ │ │ + beq c7330 <__assert_fail@plt+0xc5408> │ │ │ │ ldrbmi r9, [r2], #-2565 @ 0xfffff5fb │ │ │ │ andcs pc, r4, #12648448 @ 0xc10000 │ │ │ │ strbmi sp, [r6], -r8, lsl #25 │ │ │ │ - blcs 4622c <__assert_fail@plt+0x44304> │ │ │ │ + blcs 460f4 <__assert_fail@plt+0x441cc> │ │ │ │ ldmvs sl, {r1, r2, r6, ip, lr, pc}^ │ │ │ │ suble r2, r3, r0, lsl #20 │ │ │ │ movwls r2, #12295 @ 0x3007 │ │ │ │ - ldc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + mcr2 7, 3, pc, cr6, cr11, {7} @ │ │ │ │ strb r9, [r2], r3, lsl #22 │ │ │ │ @ instruction: 0xf7fb2006 │ │ │ │ - bls 2cb828 <__assert_fail@plt+0x2c9900> │ │ │ │ - ble 49db58 <__assert_fail@plt+0x49bc30> │ │ │ │ + bls 2cbe38 <__assert_fail@plt+0x2c9f10> │ │ │ │ + ble 49da20 <__assert_fail@plt+0x49baf8> │ │ │ │ @ instruction: 0xf8ddab0f │ │ │ │ ldrmi r9, [sl], #-28 @ 0xffffffe4 │ │ │ │ strls r4, [sl], #-1115 @ 0xfffffba5 │ │ │ │ ldrmi r9, [ip], -ip, lsl #10 │ │ │ │ @ instruction: 0xf8154615 │ │ │ │ @ instruction: 0xf8d91b01 │ │ │ │ @ instruction: 0xf7f50000 │ │ │ │ - adcmi lr, ip, #64, 24 @ 0x4000 │ │ │ │ + adcmi lr, ip, #220, 24 @ 0xdc00 │ │ │ │ stcls 1, cr13, [sl], {247} @ 0xf7 │ │ │ │ ldmdavc r9!, {r2, r3, r8, sl, fp, ip, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xe72daf76 │ │ │ │ movwls r2, #12291 @ 0x3003 │ │ │ │ - stc2l 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ + mcr2 7, 2, pc, cr0, cr11, {7} @ │ │ │ │ ldr r9, [ip], r3, lsl #22 │ │ │ │ stccs 12, cr4, [r3, #-240] @ 0xffffff10 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ eorscs pc, ip, sp, lsl #17 │ │ │ │ @ instruction: 0xf47f447c │ │ │ │ svcmi 0x0039ae83 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf8c7447f │ │ │ │ @ instruction: 0xf7f52200 │ │ │ │ - blls 1074f4 <__assert_fail@plt+0x1055cc> │ │ │ │ + blls 10762c <__assert_fail@plt+0x105704> │ │ │ │ andeq pc, r4, #13041664 @ 0xc70000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe7e1ae7d │ │ │ │ movwls r2, #12294 @ 0x3006 │ │ │ │ - mrrc2 7, 15, pc, r0, cr11 @ │ │ │ │ + mcr2 7, 1, pc, cr2, cr11, {7} @ │ │ │ │ ldrbt r9, [lr], -r3, lsl #22 │ │ │ │ - bhi 107da4 <__assert_fail@plt+0x105e7c> │ │ │ │ + bhi 107c6c <__assert_fail@plt+0x105d44> │ │ │ │ stmdami fp!, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrdcs lr, [r8, -sp] │ │ │ │ stmdavs r0!, {r2, r3, r4, fp, ip, lr} │ │ │ │ - b 1c4a654 <__assert_fail@plt+0x1c4872c> │ │ │ │ + bl 34a51c <__assert_fail@plt+0x3485f4> │ │ │ │ mvnlt r9, r3, lsl #22 │ │ │ │ cmplt r2, #14286848 @ 0xda0000 │ │ │ │ @ instruction: 0xf7fb2007 │ │ │ │ - stmdavs r4!, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f54620 │ │ │ │ - sbclt lr, r1, #244, 20 @ 0xf4000 │ │ │ │ + sbclt lr, r1, #144, 22 @ 0x24000 │ │ │ │ @ instruction: 0xf7f54620 │ │ │ │ - blls 107680 <__assert_fail@plt+0x105758> │ │ │ │ + blls 1077b8 <__assert_fail@plt+0x105890> │ │ │ │ ldrdlt r6, [r3, #139] @ 0x8b │ │ │ │ @ instruction: 0xf7fb2004 │ │ │ │ - strt pc, [r8], pc, lsr #24 │ │ │ │ + strt pc, [r8], r1, lsl #28 │ │ │ │ svceq 0x000af1bc │ │ │ │ svclt 0x00089204 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ mcrge 4, 0, pc, cr2, cr15, {1} @ │ │ │ │ ldrb r4, [r5, #1556]! @ 0x614 │ │ │ │ @ instruction: 0xf7fb2006 │ │ │ │ - stmdavs r4!, {r0, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f54620 │ │ │ │ - sbclt lr, r1, #216, 20 @ 0xd8000 │ │ │ │ + sbclt lr, r1, #116, 22 @ 0x1d000 │ │ │ │ @ instruction: 0xf7f54620 │ │ │ │ - ldrdcs lr, [r3], -ip │ │ │ │ - ldc2 7, cr15, [r6], {251} @ 0xfb │ │ │ │ + andcs lr, r3, r8, ror ip │ │ │ │ + stc2l 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ andcs lr, r6, pc, lsl #13 │ │ │ │ ldrb r9, [r2, r3, lsl #6] │ │ │ │ - b fefca6bc <__assert_fail@plt+0xfefc8794> │ │ │ │ - andeq r1, r2, sl, ror #23 │ │ │ │ + bl 16ca584 <__assert_fail@plt+0x16c865c> │ │ │ │ + andeq r1, r2, r2, lsr #26 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - ldrdeq r1, [r2], -lr │ │ │ │ - strdeq r2, [r2], -r6 │ │ │ │ + andeq r1, r2, r6, lsl sp │ │ │ │ + andeq r2, r2, lr, lsr #4 │ │ │ │ @ instruction: 0x000001b4 │ │ │ │ - andeq r1, r2, lr, lsl #20 │ │ │ │ - andeq r2, r2, ip, ror r2 │ │ │ │ - andeq r2, r2, lr, asr r2 │ │ │ │ - andeq r1, r2, ip, lsr #19 │ │ │ │ + andeq r1, r2, r6, asr #22 │ │ │ │ + @ instruction: 0x000221b4 │ │ │ │ + muleq r2, r6, r1 │ │ │ │ + andeq r1, r2, r4, ror #21 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - andeq pc, r2, r6, asr r3 @ │ │ │ │ - andeq r1, r2, lr, lsl #20 │ │ │ │ + andeq pc, r2, lr, lsl #9 │ │ │ │ + andeq r1, r2, r6, asr #22 │ │ │ │ andeq r0, r0, ip, asr #3 │ │ │ │ - andeq pc, r2, r2, lsl r2 @ │ │ │ │ + andeq pc, r2, sl, asr #6 │ │ │ │ muleq r0, r8, r1 │ │ │ │ - andeq r5, r0, r0, lsr #23 │ │ │ │ - muleq r2, r8, r0 │ │ │ │ + ldrdeq r5, [r0], -r8 │ │ │ │ + ldrdeq pc, [r2], -r0 │ │ │ │ orrlt fp, r8, r8, lsl #10 │ │ │ │ orrslt r6, r3, r3, lsl #16 │ │ │ │ @ instruction: 0x0711691a │ │ │ │ ldrmi sp, [r8], -r1, lsl #8 │ │ │ │ ldmvs r8, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ rscsle r2, sl, r0, lsl #16 │ │ │ │ @ instruction: 0x0712691a │ │ │ │ @@ -10767,129 +10689,129 @@ │ │ │ │ stclt 6, cr4, [r8, #-96] @ 0xffffffa0 │ │ │ │ cmnlt r0, r3, lsl #12 │ │ │ │ ldreq r6, [r2, -r2, lsl #18] │ │ │ │ stmdavs r0, {r0, r1, r3, sl, ip, lr, pc}^ │ │ │ │ ldrbmi fp, [r0, -r0, lsl #2]! │ │ │ │ stmvs r0, {r3, r4, r9, sl, lr} │ │ │ │ rscsle r2, sl, r0, lsl #16 │ │ │ │ - blcs 26888 <__assert_fail@plt+0x24960> │ │ │ │ + blcs 26750 <__assert_fail@plt+0x24828> │ │ │ │ @ instruction: 0x4618d0f9 │ │ │ │ @ instruction: 0xf0014770 │ │ │ │ svclt 0x0000ba47 │ │ │ │ push {r0, r1, r2, r4, r6, r9, fp, lr} │ │ │ │ @ instruction: 0x460543f0 │ │ │ │ @ instruction: 0x4618461c │ │ │ │ ldrbtmi r4, [sl], #-2901 @ 0xfffff4ab │ │ │ │ ldmdbmi r5, {r0, r3, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8dfb0c7 │ │ │ │ ldmpl r3, {r2, r4, r6, r8, pc}^ │ │ │ │ svcls 0x004e4479 │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, r7, sl, lr} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ - @ instruction: 0xf7fb0300 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fc0300 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, sp, r0 │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ - stmib lr!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b fe2ca660 <__assert_fail@plt+0xfe2c8738> │ │ │ │ stmdblt r7!, {r1, r2, r9, sl, lr}^ │ │ │ │ - blmi 121f0f8 <__assert_fail@plt+0x121d1d0> │ │ │ │ + blmi 121efc0 <__assert_fail@plt+0x121d098> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 116683c <__assert_fail@plt+0x1164914> │ │ │ │ + blls 1166704 <__assert_fail@plt+0x11647dc> │ │ │ │ @ instruction: 0xf040405a │ │ │ │ eorcs r8, r8, r4, lsl #1 │ │ │ │ pop {r0, r1, r2, r6, ip, sp, pc} │ │ │ │ strdcs r8, [r8], -r0 │ │ │ │ @ instruction: 0xf7fbaf04 │ │ │ │ - blmi 114b628 <__assert_fail@plt+0x1149700> │ │ │ │ + blmi 114bc38 <__assert_fail@plt+0x1149d10> │ │ │ │ strbmi r4, [sl], -r9, lsr #12 │ │ │ │ andpl pc, r3, r8, asr r8 @ │ │ │ │ ldmdaeq r4, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f56828 │ │ │ │ - @ instruction: 0x4639e9b2 │ │ │ │ - @ instruction: 0xf7fd4620 │ │ │ │ - ldmdavs sl!, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldrtmi lr, [r9], -lr, asr #20 │ │ │ │ + @ instruction: 0xf7fb4620 │ │ │ │ + ldmdavs sl!, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00faf5b0 │ │ │ │ cmpmi r0, #29, 30 @ 0x74 │ │ │ │ tstppl pc, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ mvnne pc, #1342177292 @ 0x5000000c │ │ │ │ svclt 0x001c2001 │ │ │ │ movwne pc, #2947 @ 0xb83 @ │ │ │ │ @ instruction: 0xf04f17c0 │ │ │ │ svclt 0x00180101 │ │ │ │ rsbne lr, r3, r0, asr #23 │ │ │ │ stmib sp, {r2, r4, r5, r8, r9, fp, lr}^ │ │ │ │ subcs r0, r0, #0, 4 │ │ │ │ @ instruction: 0x4640447b │ │ │ │ - b ff44a810 <__assert_fail@plt+0xff4488e8> │ │ │ │ + bl 1b4a6d8 <__assert_fail@plt+0x1b487b0> │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmdavs r8!, {r0, r6, r9, sl, lr} │ │ │ │ - stmib sl!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b fe1ca6e4 <__assert_fail@plt+0xfe1c87bc> │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - stc2 7, cr15, [sl], {253} @ 0xfd │ │ │ │ + @ instruction: 0xff24f7fb │ │ │ │ strmi r2, [r7], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f56828 │ │ │ │ - stmdbmi sl!, {r2, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdbmi sl!, {sl, fp, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - ldc2l 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ + blx 164a71c <__assert_fail@plt+0x16487f4> │ │ │ │ eorsle r2, r9, r0, lsl #16 │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ - ldmib r8, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + b d4a70c <__assert_fail@plt+0xd487e4> │ │ │ │ @ instruction: 0xf44f4b25 │ │ │ │ smlabbcs r1, r0, r2, r7 │ │ │ │ ldrbtmi r9, [fp], #-0 │ │ │ │ strls r4, [r2, -r0, asr #12] │ │ │ │ @ instruction: 0xf7f59601 │ │ │ │ - @ instruction: 0xf04feaac │ │ │ │ + @ instruction: 0xf04feb48 │ │ │ │ @ instruction: 0x464132ff │ │ │ │ @ instruction: 0xf7f56828 │ │ │ │ - strtmi lr, [r0], -r6, asr #19 │ │ │ │ - blx fe5ca88e <__assert_fail@plt+0xfe5c8966> │ │ │ │ + strtmi lr, [r0], -r2, ror #20 │ │ │ │ + mrc2 7, 5, pc, cr0, cr11, {7} │ │ │ │ addsle r3, r5, r1 │ │ │ │ - @ instruction: 0xf7fd4620 │ │ │ │ - vmov.32 pc, d18[1] │ │ │ │ - blmi 6634b8 <__assert_fail@plt+0x661590> │ │ │ │ + @ instruction: 0xf7fb4620 │ │ │ │ + cdp 14, 11, cr15, cr2, cr11, {5} │ │ │ │ + blmi 663380 <__assert_fail@plt+0x661458> │ │ │ │ tstcs r1, sl, lsl #4 │ │ │ │ mcr 4, 0, r4, cr7, cr11, {3} │ │ │ │ @ instruction: 0x46400a90 │ │ │ │ - bvc ffa08398 <__assert_fail@plt+0xffa06470> │ │ │ │ - bvc ff208398 <__assert_fail@plt+0xff206470> │ │ │ │ - blvs 1882dc <__assert_fail@plt+0x1863b4> │ │ │ │ - blvs 47ef8 <__assert_fail@plt+0x45fd0> │ │ │ │ - b fe2ca89c <__assert_fail@plt+0xfe2c8974> │ │ │ │ + bvc ffa08260 <__assert_fail@plt+0xffa06338> │ │ │ │ + bvc ff208260 <__assert_fail@plt+0xff206338> │ │ │ │ + blvs 1881a4 <__assert_fail@plt+0x18627c> │ │ │ │ + blvs 47dc0 <__assert_fail@plt+0x45e98> │ │ │ │ + bl 9ca764 <__assert_fail@plt+0x9c883c> │ │ │ │ strbmi r6, [r1], -r8, lsr #16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - stmib r4!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + b 104a770 <__assert_fail@plt+0x1048848> │ │ │ │ @ instruction: 0xf04fe778 │ │ │ │ @ instruction: 0xe77436ff │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f5e7c6 │ │ │ │ - svclt 0x0000e9c0 │ │ │ │ - andeq r1, r2, sl, ror r6 │ │ │ │ + svclt 0x0000ea5c │ │ │ │ + @ instruction: 0x000217b2 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r8, r0, r4, lsr #30 │ │ │ │ - andeq r1, r2, r8, ror #12 │ │ │ │ - andeq r1, r2, r4, asr #12 │ │ │ │ + andeq r8, r0, r4, ror #17 │ │ │ │ + andeq r1, r2, r0, lsr #15 │ │ │ │ + andeq r1, r2, ip, ror r7 │ │ │ │ muleq r0, r8, r1 │ │ │ │ - andeq sl, r0, r0, asr sp │ │ │ │ - andeq r8, r0, sl, ror #28 │ │ │ │ - andeq sl, r0, r6, lsl sp │ │ │ │ - strdeq sl, [r0], -ip │ │ │ │ + andeq sl, r0, r8, ror #26 │ │ │ │ + andeq r8, r0, sl, lsr #16 │ │ │ │ + andeq sl, r0, lr, lsr #26 │ │ │ │ + andeq sl, r0, r4, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpmi 0, 10, cr11, cr3, cr11, {4} │ │ │ │ stcmi 6, cr4, [r3], #28 │ │ │ │ tstls r8, lr, ror r4 │ │ │ │ ldmdbpl r2!, {r1, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf8d29309 │ │ │ │ stccs 1, cr4, [r0], {180} @ 0xb4 │ │ │ │ sbchi pc, fp, r0 │ │ │ │ - blmi fe7df3ac <__assert_fail@plt+0xfe7dd484> │ │ │ │ + blmi fe7df274 <__assert_fail@plt+0xfe7dd34c> │ │ │ │ andls r5, r1, #11665408 @ 0xb20000 │ │ │ │ andge pc, r3, r6, asr r8 @ │ │ │ │ @ instruction: 0xf8da6810 │ │ │ │ - bne 6d8944 <__assert_fail@plt+0x6d6a1c> │ │ │ │ + bne 6d880c <__assert_fail@plt+0x6d68e4> │ │ │ │ strcs r4, [r0, #-2715] @ 0xfffff565 │ │ │ │ @ instruction: 0xf8df9705 │ │ │ │ @ instruction: 0xf856c26c │ │ │ │ ldcmi 0, cr11, [sl], {2} │ │ │ │ @ instruction: 0xf8cb4a9a │ │ │ │ @ instruction: 0xf8560000 │ │ │ │ ldrbtmi r0, [sl], #-12 │ │ │ │ @@ -10898,63 +10820,63 @@ │ │ │ │ @ instruction: 0xf8df8004 │ │ │ │ @ instruction: 0xf8c8e25c │ │ │ │ @ instruction: 0xf8565000 │ │ │ │ @ instruction: 0xf8c99001 │ │ │ │ @ instruction: 0xf8565000 │ │ │ │ ldmdavs r8, {r1, r2, r3, ip, sp} │ │ │ │ @ instruction: 0xf7f59302 │ │ │ │ - blls 86da0 <__assert_fail@plt+0x84e78> │ │ │ │ + blls 86ed8 <__assert_fail@plt+0x84fb0> │ │ │ │ ldmdavs sp, {r3, r4, r5, r9, sl, lr} │ │ │ │ mcr2 7, 6, pc, cr14, cr15, {7} @ │ │ │ │ strvc lr, [r3], -sp, asr #19 │ │ │ │ svcls 0x00079e05 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ ldrmi r4, [r9], -r2, lsr #12 │ │ │ │ stccs 6, cr4, [r0], {24} │ │ │ │ rschi pc, lr, r0 │ │ │ │ ldc2 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ movwcs r4, #5666 @ 0x1622 │ │ │ │ - bne b54db4 <__assert_fail@plt+0xb52e8c> │ │ │ │ + bne b54c7c <__assert_fail@plt+0xb52d54> │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strtmi pc, [r0], -sp, lsr #24 │ │ │ │ @ instruction: 0xf964f001 │ │ │ │ - bl 1e6b50 <__assert_fail@plt+0x1e4c28> │ │ │ │ + bl 1e6a18 <__assert_fail@plt+0x1e4af0> │ │ │ │ addsmi r0, lr, #1342177288 @ 0x50000008 │ │ │ │ @ instruction: 0xf8d8bf01 │ │ │ │ strtmi r3, [r6], -r0 │ │ │ │ @ instruction: 0xf8c83301 │ │ │ │ strmi r3, [r1], -r0 │ │ │ │ @ instruction: 0xf8c24620 │ │ │ │ @ instruction: 0xf7ff1208 │ │ │ │ - blls 8c478 <__assert_fail@plt+0x8a550> │ │ │ │ + blls 8c340 <__assert_fail@plt+0x8a418> │ │ │ │ @ instruction: 0xf8db681a │ │ │ │ - bne ff4d89ec <__assert_fail@plt+0xff4d6ac4> │ │ │ │ + bne ff4d88b4 <__assert_fail@plt+0xff4d698c> │ │ │ │ strmi r4, [r4], -fp, lsr #5 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldrtmi r7, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0019203 │ │ │ │ - blmi 1d0af14 <__assert_fail@plt+0x1d08fec> │ │ │ │ + blmi 1d0addc <__assert_fail@plt+0x1d08eb4> │ │ │ │ ldrbtmi r9, [fp], #-2563 @ 0xfffff5fd │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8c29b06 │ │ │ │ - blcs d230 <__assert_fail@plt+0xb308> │ │ │ │ + blcs d0f8 <__assert_fail@plt+0xb1d0> │ │ │ │ stmdbls r9, {r0, r1, r4, r6, ip, lr, pc} │ │ │ │ stmdals r1, {r0, r1, r8, r9, sp} │ │ │ │ stmdavs r0, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx ffecaa1e <__assert_fail@plt+0xffec8af6> │ │ │ │ + blx ffeca8e6 <__assert_fail@plt+0xffec89be> │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr12, cr15, {7} │ │ │ │ ldmdavs r9, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ adcmi r4, r3, #12, 8 @ 0xc000000 │ │ │ │ stclmi 13, cr13, [r6, #-144]! @ 0xffffff70 │ │ │ │ strmi r4, [r4], -r3, lsr #13 │ │ │ │ @ instruction: 0x4620447d │ │ │ │ @ instruction: 0xf001b1f4 │ │ │ │ - bl 18aecc <__assert_fail@plt+0x188fa4> │ │ │ │ + bl 18ad94 <__assert_fail@plt+0x188e6c> │ │ │ │ strtmi r0, [r2], -fp, lsl #25 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ andeq pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0001429f │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @@ -10963,28 +10885,28 @@ │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7ff4493 │ │ │ │ @ instruction: 0xf8dafe75 │ │ │ │ ldrbmi r3, [fp, #-0] │ │ │ │ ldclle 6, cr4, [lr], {4} │ │ │ │ ldmpl r3!, {r2, r4, r6, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf7fe6818 │ │ │ │ - blmi 150c6e8 <__assert_fail@plt+0x150a7c0> │ │ │ │ + blmi 150c5b0 <__assert_fail@plt+0x150a688> │ │ │ │ @ instruction: 0xf8da9a02 │ │ │ │ ldmpl r3!, {ip}^ │ │ │ │ stmdbcc r1, {r4, fp, sp, lr} │ │ │ │ - bcc 66b04 <__assert_fail@plt+0x64bdc> │ │ │ │ - stmda r0!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bcc 669cc <__assert_fail@plt+0x64aa4> │ │ │ │ + ldm ip!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c83201 │ │ │ │ movwcc r2, #4096 @ 0x1000 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ stmdals r8, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldmdb r0!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 34a95c <__assert_fail@plt+0x348a34> │ │ │ │ strmi r2, [r1], -r4, lsl #6 │ │ │ │ @ instruction: 0xf8dfe7a7 │ │ │ │ ldrbtmi r8, [r8], #276 @ 0x114 │ │ │ │ ldrsbtcc pc, [ip], r8 @ │ │ │ │ sbccc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf8d8f001 │ │ │ │ ldrdcc pc, [r0], #136 @ 0x88 │ │ │ │ @@ -10992,376 +10914,376 @@ │ │ │ │ @ instruction: 0xf8c84b32 │ │ │ │ mcrrle 0, 11, r0, r1, cr12 │ │ │ │ ldmpl r2!, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x461358f3 │ │ │ │ svclt 0x00b79201 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ - blmi b24b4c <__assert_fail@plt+0xb22c24> │ │ │ │ + blmi b24a14 <__assert_fail@plt+0xb22aec> │ │ │ │ andge pc, r3, r6, asr r8 @ │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ svcvc 0x0000f5b1 │ │ │ │ svclt 0x00a8460a │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xdd3e2900 │ │ │ │ andcs r4, r0, r1, lsr fp │ │ │ │ ldrbtmi r4, [fp], #-1684 @ 0xfffff96c │ │ │ │ movwvc pc, #5379 @ 0x1503 @ │ │ │ │ andcc lr, r1, r2 │ │ │ │ - ble 95e0ac <__assert_fail@plt+0x95c184> │ │ │ │ + ble 95df74 <__assert_fail@plt+0x95c04c> │ │ │ │ svccs 0x0004f853 │ │ │ │ @ instruction: 0xd1f84295 │ │ │ │ vstrcs d9, [r1, #-4] │ │ │ │ andsvs r4, r8, r2, ror #12 │ │ │ │ - blmi a80bdc <__assert_fail@plt+0xa7ecb4> │ │ │ │ + blmi a80aa4 <__assert_fail@plt+0xa7eb7c> │ │ │ │ ldrbtmi r2, [fp], #-1280 @ 0xfffffb00 │ │ │ │ movwvc pc, #5379 @ 0x1503 @ │ │ │ │ @ instruction: 0xf8433401 │ │ │ │ addsmi r5, r4, #4, 30 │ │ │ │ svcne 0x004bdbfa │ │ │ │ stcle 2, cr4, [r2, #-608] @ 0xfffffda0 │ │ │ │ ldrmi r9, [r8], -r1, lsl #20 │ │ │ │ stmdacs r4, {r0, r1, r4, sp, lr} │ │ │ │ - bne 2fcaa0 <__assert_fail@plt+0x2fab78> │ │ │ │ + bne 2fc968 <__assert_fail@plt+0x2faa40> │ │ │ │ andcs r9, r5, r1, lsl #20 │ │ │ │ usat r6, #11, r0 │ │ │ │ ldmdavs r3, {r1, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ movwcc r9, #4609 @ 0x1201 │ │ │ │ bfi r6, r3, #0, #3 │ │ │ │ strbtmi r2, [r2], -r1, lsl #26 │ │ │ │ - blls 80b9c <__assert_fail@plt+0x7ec74> │ │ │ │ + blls 80a64 <__assert_fail@plt+0x7eb3c> │ │ │ │ bfi r6, r8, #16, #13 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r1, r9, sl, ip, sp, lr} │ │ │ │ - blls 8685c <__assert_fail@plt+0x84934> │ │ │ │ + blls 86724 <__assert_fail@plt+0x847fc> │ │ │ │ andsvs r2, r8, r1 │ │ │ │ stccs 7, cr14, [r1, #-844] @ 0xfffffcb4 │ │ │ │ - blls 80ba4 <__assert_fail@plt+0x7ec7c> │ │ │ │ + blls 80a6c <__assert_fail@plt+0x7eb44> │ │ │ │ bfi r6, r8, #16, #9 │ │ │ │ ldrb r1, [r9, fp, asr #30] │ │ │ │ - strdeq r1, [r2], -r4 │ │ │ │ + andeq r1, r2, ip, lsr #12 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ andeq r0, r0, r4, asr #3 │ │ │ │ andeq r0, r0, ip, asr #3 │ │ │ │ andeq r0, r0, r0, asr #3 │ │ │ │ andeq r0, r0, ip, ror #2 │ │ │ │ andeq r0, r0, r8, ror r1 │ │ │ │ - andeq lr, r2, r2, lsl #27 │ │ │ │ + @ instruction: 0x0002eeba │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ muleq r0, r8, r1 │ │ │ │ - ldrdeq lr, [r2], -lr @ │ │ │ │ - andeq lr, r2, r4, lsr #25 │ │ │ │ + andeq lr, r2, r6, lsl lr │ │ │ │ + ldrdeq lr, [r2], -ip │ │ │ │ andeq r0, r0, r8, lsl #3 │ │ │ │ @ instruction: 0x000001b4 │ │ │ │ - andeq r1, r2, r2, ror #20 │ │ │ │ - andeq lr, r2, r2, asr #23 │ │ │ │ - muleq r2, lr, fp │ │ │ │ + muleq r2, sl, r9 │ │ │ │ + strdeq lr, [r2], -sl │ │ │ │ + ldrdeq lr, [r2], -r6 │ │ │ │ addlt fp, r5, r0, lsr r5 │ │ │ │ andcs r4, r0, #2752512 @ 0x2a0000 │ │ │ │ ldrmi r4, [r1], -sl, lsr #24 │ │ │ │ ldrbtmi r4, [r8], #-2858 @ 0xfffff4d6 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - mrrc2 0, 0, pc, sl, cr3 @ │ │ │ │ + ldc2l 0, cr15, [r6], #12 │ │ │ │ stmdals r3, {r0, r1, r2, r5, r8, fp, lr} │ │ │ │ stcmi 4, cr4, [r7], #-484 @ 0xfffffe1c │ │ │ │ - ldc2 0, cr15, [ip], #12 │ │ │ │ + ldc2l 0, cr15, [r8, #-12] │ │ │ │ stmdami r7!, {r1, r2, r5, r8, sl, fp, lr} │ │ │ │ movwcs r4, #1148 @ 0x47c │ │ │ │ @ instruction: 0xf104447d │ │ │ │ ldrmi r0, [r9], -r0, lsr #5 │ │ │ │ strls r4, [r0, #-1144] @ 0xfffffb88 │ │ │ │ - mcrr2 0, 0, pc, r8, cr3 @ │ │ │ │ + stc2l 0, cr15, [r4], #12 │ │ │ │ movwcs r4, #2082 @ 0x822 │ │ │ │ adceq pc, r8, #4, 2 │ │ │ │ ldrbtmi r4, [r8], #-1561 @ 0xfffff9e7 │ │ │ │ @ instruction: 0xf0039500 │ │ │ │ - ldmdami pc, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + ldmdami pc, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf1042300 │ │ │ │ ldrmi r0, [r9], -r4, lsr #5 │ │ │ │ strls r4, [r0, #-1144] @ 0xfffffb88 │ │ │ │ - ldc2 0, cr15, [r6], #-12 │ │ │ │ + ldc2l 0, cr15, [r2], {3} │ │ │ │ movwcs r4, #2075 @ 0x81b │ │ │ │ adcseq pc, r0, #4, 2 │ │ │ │ ldrbtmi r4, [r8], #-1561 @ 0xfffff9e7 │ │ │ │ @ instruction: 0xf0039500 │ │ │ │ - ldmdami r8, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdami r8, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1042300 │ │ │ │ @ instruction: 0x461902b8 │ │ │ │ strls r4, [r0, #-1144] @ 0xfffffb88 │ │ │ │ - stc2 0, cr15, [r4], #-12 │ │ │ │ + stc2l 0, cr15, [r0], {3} │ │ │ │ movwcs r4, #2068 @ 0x814 │ │ │ │ adceq pc, ip, #4, 2 │ │ │ │ ldrbtmi r4, [r8], #-1561 @ 0xfffff9e7 │ │ │ │ @ instruction: 0xf0039500 │ │ │ │ - ldmdami r1, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdami r1, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1042300 │ │ │ │ ldrbtmi r0, [r8], #-692 @ 0xfffffd4c │ │ │ │ strls r4, [r0, #-1561] @ 0xfffff9e7 │ │ │ │ - ldc2 0, cr15, [r2], {3} │ │ │ │ + stc2 0, cr15, [lr], #12 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ - @ instruction: 0x0000a9ba │ │ │ │ - andeq sl, r0, r8, asr #19 │ │ │ │ + ldrdeq sl, [r0], -r2 │ │ │ │ + andeq sl, r0, r0, ror #19 │ │ │ │ @ instruction: 0xffffedfd │ │ │ │ - andeq sl, r0, r8, asr #19 │ │ │ │ - andeq r1, r2, r8, lsl r9 │ │ │ │ - andeq r5, r0, r4, asr #11 │ │ │ │ - andeq sl, r0, r4, lsl fp │ │ │ │ - andeq sl, r0, lr, lsl #22 │ │ │ │ - andeq sl, r0, ip, lsl #22 │ │ │ │ - andeq sl, r0, r2, lsl fp │ │ │ │ - andeq sl, r0, ip, lsl fp │ │ │ │ - andeq sl, r0, r2, lsr #22 │ │ │ │ + andeq sl, r0, r0, ror #19 │ │ │ │ + andeq r1, r2, r0, asr r8 │ │ │ │ + strdeq r5, [r0], -ip │ │ │ │ + andeq sl, r0, ip, lsr #22 │ │ │ │ + andeq sl, r0, r6, lsr #22 │ │ │ │ + andeq sl, r0, r4, lsr #22 │ │ │ │ andeq sl, r0, sl, lsr #22 │ │ │ │ + andeq sl, r0, r4, lsr fp │ │ │ │ + andeq sl, r0, sl, lsr fp │ │ │ │ + andeq sl, r0, r2, asr #22 │ │ │ │ @ instruction: 0xf5adb530 │ │ │ │ stcmi 13, cr5, [r5], #-512 @ 0xfffffe00 │ │ │ │ stmdbmi r5!, {r0, r2, r7, ip, sp, pc} │ │ │ │ addpl pc, r0, #54525952 @ 0x3400000 │ │ │ │ andcc r4, ip, #124, 8 @ 0x7c000000 │ │ │ │ stmdapl r1!, {r0, r1, r5, r8, r9, fp, lr}^ │ │ │ │ stmdavs r9, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04f6011 │ │ │ │ - bmi 84d0f0 <__assert_fail@plt+0x84b1c8> │ │ │ │ + bmi 84cfb8 <__assert_fail@plt+0x84b090> │ │ │ │ @ instruction: 0xf8915899 │ │ │ │ - bcs fffd5098 <__assert_fail@plt+0xfffd3170> │ │ │ │ + bcs fffd4f60 <__assert_fail@plt+0xfffd3038> │ │ │ │ stcge 0, cr13, [r3, #-96] @ 0xffffffa0 │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ mvncc r5, r0, lsl #5 │ │ │ │ @ instruction: 0x4604447b │ │ │ │ strtmi r9, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f52101 │ │ │ │ - strtmi lr, [r0], -r6, ror #16 │ │ │ │ + strtmi lr, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf942f001 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - blmi 60cc54 <__assert_fail@plt+0x60ad2c> │ │ │ │ + blmi 60c06c <__assert_fail@plt+0x60a144> │ │ │ │ ldrbtmi r4, [fp], #-2071 @ 0xfffff7e9 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, sl, lr} │ │ │ │ - blx ff348d38 <__assert_fail@plt+0xff346e10> │ │ │ │ + blx 1a48c02 <__assert_fail@plt+0x1a46cda> │ │ │ │ ldrbtmi r4, [fp], #-2837 @ 0xfffff4eb │ │ │ │ ldmiblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcs r4, r0, #20, 22 @ 0x5000 │ │ │ │ ldrbtmi r4, [fp], #-2324 @ 0xfffff6ec │ │ │ │ stmib r3, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ - bmi 261b48 <__assert_fail@plt+0x25fc20> │ │ │ │ + bmi 261a10 <__assert_fail@plt+0x25fae8> │ │ │ │ stmpl sl, {r2, r3, r8, r9, ip, sp} │ │ │ │ ldmdavs sl, {r0, r4, fp, sp, lr} │ │ │ │ qaddle r4, r1, r6 │ │ │ │ stcpl 5, cr15, [r0, #52] @ 0x34 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ - ldm ip, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f4e7e8 │ │ │ │ - svclt 0x0000ef80 │ │ │ │ - andeq r1, r2, r4, lsr r1 │ │ │ │ + ldmdb r8!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f5e7e8 │ │ │ │ + svclt 0x0000e81c │ │ │ │ + andeq r1, r2, ip, ror #4 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r1, r2, ip, lsr #2 │ │ │ │ + andeq r1, r2, r4, ror #4 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ - andeq sl, r0, r8, asr #21 │ │ │ │ - andeq pc, r2, sl, asr #7 │ │ │ │ - @ instruction: 0x0000aab8 │ │ │ │ - andeq r1, r2, r2, asr #17 │ │ │ │ - @ instruction: 0x0002f3b2 │ │ │ │ - ldrdeq r1, [r2], -r4 │ │ │ │ + andeq sl, r0, r0, ror #21 │ │ │ │ + andeq pc, r2, r2, lsl #10 │ │ │ │ + ldrdeq sl, [r0], -r0 │ │ │ │ + strdeq r1, [r2], -sl │ │ │ │ + andeq pc, r2, sl, ror #9 │ │ │ │ + andeq r1, r2, ip, lsl #4 │ │ │ │ ldrmi r4, [r0], -r9, lsl #18 │ │ │ │ stmdavs fp, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcc r6, #6282 @ 0x188a │ │ │ │ addsmi r6, r3, #11 │ │ │ │ ldrbmi sp, [r0, -r0, lsl #20]! │ │ │ │ addlt fp, r3, r0, lsl #10 │ │ │ │ @ instruction: 0xf7ff9001 │ │ │ │ stmdals r1, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - andeq pc, r2, r8, asr r3 @ │ │ │ │ + muleq r2, r0, r4 │ │ │ │ ldrmi r4, [r0], -ip, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdbmi fp, {r1, r3, r6, r8, ip, sp, pc} │ │ │ │ ldrbtmi r6, [r9], #-2138 @ 0xfffff7a6 │ │ │ │ subsvs r3, sl, r1, lsl #4 │ │ │ │ stmdbcs r0, {r0, r3, r6, fp, sp, lr} │ │ │ │ addmi fp, sl, #24, 30 @ 0x60 │ │ │ │ ldrbmi sp, [r0, -r0, lsl #24]! │ │ │ │ addlt fp, r3, r0, lsl #10 │ │ │ │ @ instruction: 0xf7ff9001 │ │ │ │ stmdals r1, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - andeq pc, r2, ip, lsr #6 │ │ │ │ - andeq r1, r2, r6, lsr #16 │ │ │ │ + andeq pc, r2, r4, ror #8 │ │ │ │ + andeq r1, r2, lr, asr r7 │ │ │ │ addlt fp, r5, r0, lsr r5 │ │ │ │ andcs r4, r0, #2752512 @ 0x2a0000 │ │ │ │ ldrmi r4, [r1], -sl, lsr #24 │ │ │ │ ldrbtmi r4, [r8], #-2858 @ 0xfffff4d6 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - blx 14c8e22 <__assert_fail@plt+0x14c6efa> │ │ │ │ + blx ffbc8cea <__assert_fail@plt+0xffbc6dc2> │ │ │ │ stmdals r3, {r0, r1, r2, r5, r8, fp, lr} │ │ │ │ stcmi 4, cr4, [r7], #-484 @ 0xfffffe1c │ │ │ │ - blx fed48e2e <__assert_fail@plt+0xfed46f06> │ │ │ │ + mrrc2 0, 0, pc, r0, cr3 @ │ │ │ │ stmdami r7!, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrbtmi r4, [fp], #-1148 @ 0xfffffb84 │ │ │ │ ldrbtmi r9, [r8], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0034c24 │ │ │ │ - stmdbmi r4!, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi r4!, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [ip], #-2084 @ 0xfffff7dc │ │ │ │ ldrbtmi r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ tstls r0, sl, lsl r6 │ │ │ │ stcne 4, cr4, [r1, #-480]! @ 0xfffffe20 │ │ │ │ - blx dc8e5a <__assert_fail@plt+0xdc6f32> │ │ │ │ + blx ff4c8d22 <__assert_fail@plt+0xff4c6dfa> │ │ │ │ stmdami r1!, {r5, r8, sl, fp, lr} │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [sp], #-1562 @ 0xfffff9e6 │ │ │ │ strls r4, [r0, #-1144] @ 0xfffffb88 │ │ │ │ @ instruction: 0xf0034c1e │ │ │ │ - vldrmi d15, [lr, #-172] @ 0xffffff54 │ │ │ │ + vldrmi d15, [lr, #-796] @ 0xfffffce4 │ │ │ │ ldmdami lr, {r8, r9, sp} │ │ │ │ stcne 4, cr4, [r1, #-496]! @ 0xfffffe10 │ │ │ │ ldrbtmi r4, [sp], #-1562 @ 0xfffff9e6 │ │ │ │ strls r4, [r0, #-1144] @ 0xfffffb88 │ │ │ │ - blx 848e86 <__assert_fail@plt+0x846f5e> │ │ │ │ + blx fef48d4e <__assert_fail@plt+0xfef46e26> │ │ │ │ ldmdami fp, {r1, r3, r4, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf1042300 │ │ │ │ ldrmi r0, [sl], -r8, lsl #2 │ │ │ │ ldrbtmi r4, [r8], #-1149 @ 0xfffffb83 │ │ │ │ @ instruction: 0xf0039500 │ │ │ │ - vldrmi d15, [r7, #-84] @ 0xffffffac │ │ │ │ + vldrmi d15, [r7, #-708] @ 0xfffffd3c │ │ │ │ movwcs r4, #2071 @ 0x817 │ │ │ │ @ instruction: 0x4621447d │ │ │ │ @ instruction: 0x461a4478 │ │ │ │ @ instruction: 0xf0039500 │ │ │ │ - andlt pc, r5, fp, lsl #22 │ │ │ │ + andlt pc, r5, r7, lsr #23 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - andeq r7, r0, sl, lsr #21 │ │ │ │ - strdeq sl, [r0], -r4 │ │ │ │ + andeq r7, r0, r2, ror sp │ │ │ │ + andeq sl, r0, ip, lsl #20 │ │ │ │ @ instruction: 0xffffff81 │ │ │ │ - strdeq sl, [r0], -r0 │ │ │ │ - @ instruction: 0x000053b4 │ │ │ │ + andeq sl, r0, r8, lsl #20 │ │ │ │ + andeq r5, r0, ip, ror #9 │ │ │ │ @ instruction: 0xffffff8f │ │ │ │ - strdeq r7, [r0], -lr │ │ │ │ - @ instruction: 0x000217b6 │ │ │ │ - muleq r0, r6, sl │ │ │ │ - andeq sl, r0, ip, ror sl │ │ │ │ - @ instruction: 0x0000aabe │ │ │ │ - andeq sl, r0, ip, lsr #21 │ │ │ │ - andeq pc, r2, r4, lsl #5 │ │ │ │ - andeq sl, r0, lr, ror #21 │ │ │ │ - ldrdeq sl, [r0], -ip │ │ │ │ - andeq sl, r0, r4, lsl fp │ │ │ │ - strdeq sl, [r0], -lr │ │ │ │ - andeq sl, r0, ip, asr fp │ │ │ │ - andeq sl, r0, r4, lsr fp │ │ │ │ + andeq r7, r0, r6, asr #27 │ │ │ │ + andeq r1, r2, lr, ror #13 │ │ │ │ + andeq sl, r0, lr, lsr #21 │ │ │ │ + muleq r0, r4, sl │ │ │ │ + ldrdeq sl, [r0], -r6 │ │ │ │ + andeq sl, r0, r4, asr #21 │ │ │ │ + @ instruction: 0x0002f3bc │ │ │ │ + andeq sl, r0, r6, lsl #22 │ │ │ │ + strdeq sl, [r0], -r4 │ │ │ │ + andeq sl, r0, ip, lsr #22 │ │ │ │ + andeq sl, r0, r6, lsl fp │ │ │ │ + andeq sl, r0, r4, ror fp │ │ │ │ + andeq sl, r0, ip, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - bmi 14de74c <__assert_fail@plt+0x14dc824> │ │ │ │ - blmi 14d6f0c <__assert_fail@plt+0x14d4fe4> │ │ │ │ + bmi 14de614 <__assert_fail@plt+0x14dc6ec> │ │ │ │ + blmi 14d6dd4 <__assert_fail@plt+0x14d4eac> │ │ │ │ ldrbtmi fp, [sl], #-157 @ 0xffffff63 │ │ │ │ @ instruction: 0x460d4e52 │ │ │ │ ldrbtmi r5, [lr], #-2259 @ 0xfffff72d │ │ │ │ tstls fp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdavs r8!, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ - mcr 7, 2, pc, cr0, cr4, {7} @ │ │ │ │ + mrc 7, 6, APSR_nzcv, cr12, cr4, {7} │ │ │ │ ldcle 8, cr2, [r1, #-48] @ 0xffffffd0 │ │ │ │ stmdavs r9!, {r0, r1, r3, r6, fp, lr} │ │ │ │ @ instruction: 0xf0034478 │ │ │ │ - bmi 12cb65c <__assert_fail@plt+0x12c9734> │ │ │ │ + bmi 12cb794 <__assert_fail@plt+0x12c986c> │ │ │ │ ldrbtmi r4, [sl], #-2886 @ 0xfffff4ba │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ addhi pc, r1, r0, asr #32 │ │ │ │ andslt r4, sp, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ @ instruction: 0xf7f46868 │ │ │ │ - andcs lr, sl, #40, 28 @ 0x280 │ │ │ │ + andcs lr, sl, #196, 28 @ 0xc40 │ │ │ │ strmi r2, [r2], r0, lsl #2 │ │ │ │ @ instruction: 0xf7f468a8 │ │ │ │ - blmi 10087e8 <__assert_fail@plt+0x10068c0> │ │ │ │ + blmi 1008920 <__assert_fail@plt+0x10069f8> │ │ │ │ @ instruction: 0xf8d358f3 │ │ │ │ @ instruction: 0x460731bc │ │ │ │ cmnle r3, r0, lsl #22 │ │ │ │ @ instruction: 0xf10d4e3c │ │ │ │ @ instruction: 0xf5b00910 │ │ │ │ qsub8mi r6, r1, sl │ │ │ │ svclt 0x00b8447e │ │ │ │ ldrbvs pc, [sl, r0, lsl #10]! @ │ │ │ │ ldcge 6, cr4, [r1, #-288] @ 0xfffffee0 │ │ │ │ - @ instruction: 0xf902f7fb │ │ │ │ + ldc2l 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ eorne pc, sl, r6, asr r8 @ │ │ │ │ @ instruction: 0xf10a4b35 │ │ │ │ eorcs r3, r8, #16711680 @ 0xff0000 │ │ │ │ ldrbtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf10d9101 │ │ │ │ tstcs r1, r8, lsl sl │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @ instruction: 0xf7f4776c │ │ │ │ - qadd16mi lr, sl, sl │ │ │ │ + @ instruction: 0x462aefb6 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8f4f7fb │ │ │ │ + stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ andcs r4, r1, #80, 12 @ 0x5000000 │ │ │ │ andls r2, r9, #0, 6 │ │ │ │ @ instruction: 0xf04f9206 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd3307 │ │ │ │ strls r8, [fp, -r8, lsr #32] │ │ │ │ @ instruction: 0xf7f4920e │ │ │ │ - blls 2c87d4 <__assert_fail@plt+0x2c68ac> │ │ │ │ + blls 2c890c <__assert_fail@plt+0x2c69e4> │ │ │ │ @ instruction: 0xd1274598 │ │ │ │ ldrdlt pc, [ip], pc @ │ │ │ │ ldrbtmi r4, [fp], #1591 @ 0x637 │ │ │ │ ldrbmi r9, [fp], -ip, lsl #28 │ │ │ │ eorcs r9, r8, #589824 @ 0x90000 │ │ │ │ svclt 0x00182e06 │ │ │ │ @ instruction: 0xf04f2e00 │ │ │ │ - bl 1cd3f8 <__assert_fail@plt+0x1cb4d0> │ │ │ │ + bl 1cd2c0 <__assert_fail@plt+0x1cb398> │ │ │ │ andls r0, r2, r6, lsl #13 │ │ │ │ subscs fp, pc, r8, lsl #30 │ │ │ │ svclt 0x00186b76 │ │ │ │ andls r2, r1, r0, lsr #32 │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ - mcr 7, 7, pc, cr8, cr4, {7} @ │ │ │ │ + svc 0x0084f7f4 │ │ │ │ tstcs r1, sl, lsr #12 │ │ │ │ @ instruction: 0xf7fb4648 │ │ │ │ - blls 28b324 <__assert_fail@plt+0x2893fc> │ │ │ │ + blls 28c354 <__assert_fail@plt+0x28a42c> │ │ │ │ movwcc r4, #5712 @ 0x1650 │ │ │ │ @ instruction: 0xf7f49309 │ │ │ │ - blls 2c8784 <__assert_fail@plt+0x2c685c> │ │ │ │ + blls 2c88bc <__assert_fail@plt+0x2c6994> │ │ │ │ smullsle r4, fp, r8, r5 │ │ │ │ @ instruction: 0x46204910 │ │ │ │ @ instruction: 0xf7fd4479 │ │ │ │ - ldrb pc, [ip, -r3, asr #28]! @ │ │ │ │ + @ instruction: 0xe77cfb97 │ │ │ │ stmdami pc, {r1, r2, r3, r8, r9, fp, lr} @ │ │ │ │ ldrbtmi r5, [r8], #-2291 @ 0xfffff70d │ │ │ │ @ instruction: 0x4798681b │ │ │ │ @ instruction: 0xf7f4e775 │ │ │ │ - svclt 0x0000ee10 │ │ │ │ - andeq r0, r2, lr, lsl #30 │ │ │ │ + svclt 0x0000eeac │ │ │ │ + andeq r1, r2, r6, asr #32 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r0, r2, r6, lsl #30 │ │ │ │ - strdeq sl, [r0], -r4 │ │ │ │ - ldrdeq r0, [r2], -lr │ │ │ │ + andeq r1, r2, lr, lsr r0 │ │ │ │ + andeq sl, r0, ip, lsl #22 │ │ │ │ + andeq r1, r2, r6, lsl r0 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ - andeq r0, r2, r4, lsr sp │ │ │ │ - andeq sl, r0, r6, lsr #28 │ │ │ │ - andeq sl, r0, sl, asr sl │ │ │ │ - andeq r7, r0, r4, lsl #17 │ │ │ │ + andeq r0, r2, ip, ror #28 │ │ │ │ + andeq fp, r0, sl, rrx │ │ │ │ + andeq sl, r0, r2, ror sl │ │ │ │ + andeq r7, r0, ip, asr #22 │ │ │ │ muleq r0, r0, r1 │ │ │ │ - andeq r7, r0, r6, lsr sl │ │ │ │ + strdeq r7, [r0], -lr │ │ │ │ addlt fp, r2, r0, lsl r5 │ │ │ │ andcs r4, r0, #1536 @ 0x600 │ │ │ │ ldrmi r4, [r1], -r6, lsl #22 │ │ │ │ ldrbtmi r4, [ip], #-2054 @ 0xfffff7fa │ │ │ │ strls r4, [r0], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf0034478 │ │ │ │ - andlt pc, r2, r3, lsl sl @ │ │ │ │ + andlt pc, r2, pc, lsr #21 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - andeq sl, r0, sl, asr #19 │ │ │ │ + andeq sl, r0, r2, ror #19 │ │ │ │ @ instruction: 0xfffffe69 │ │ │ │ - @ instruction: 0x0000a9b8 │ │ │ │ + ldrdeq sl, [r0], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stc 6, cr4, [sp, #-80]! @ 0xffffffb0 │ │ │ │ @ instruction: 0xf44f8b02 │ │ │ │ @ instruction: 0xf8df5280 │ │ │ │ @ instruction: 0xf04f06b4 │ │ │ │ @ instruction: 0xf8df0c02 │ │ │ │ ldrbtmi r1, [r8], #-1712 @ 0xfffff950 │ │ │ │ @@ -11374,15 +11296,15 @@ │ │ │ │ movwcc r0, #16640 @ 0x4100 │ │ │ │ @ instruction: 0x3694f8df │ │ │ │ tstcs r0, r9, lsl #28 │ │ │ │ ldmpl sp!, {r4, r5, r9, sl, lr}^ │ │ │ │ strls r6, [r4, #-2091] @ 0xfffff7d5 │ │ │ │ andgt pc, r0, r5, asr #17 │ │ │ │ @ instruction: 0xf7f49303 │ │ │ │ - @ instruction: 0xf8dfee7c │ │ │ │ + @ instruction: 0xf8dfef18 │ │ │ │ ldmpl fp!, {r7, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0x31bcf8d3 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8df80d1 │ │ │ │ @ instruction: 0xf8573674 │ │ │ │ @ instruction: 0xf8988003 │ │ │ │ stccs 0, cr5, [r0, #-0] │ │ │ │ @@ -11390,76 +11312,76 @@ │ │ │ │ ldrbeq r6, [r9, -r3, lsr #18] │ │ │ │ mrshi pc, (UNDEF: 25) @ │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ @ instruction: 0xf000fdc1 │ │ │ │ @ instruction: 0xf8dffddd │ │ │ │ @ instruction: 0x46423654 │ │ │ │ @ instruction: 0x460558f9 │ │ │ │ - @ instruction: 0xf9c8f7fb │ │ │ │ + mcr2 7, 1, pc, cr2, cr11, {7} @ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8df82ce │ │ │ │ stmiavs r8!, {r2, r6, r9, sl, ip} │ │ │ │ @ instruction: 0xf7fb4479 │ │ │ │ - bicslt pc, r8, fp, lsl #19 │ │ │ │ + bicslt pc, r8, r5, ror #27 │ │ │ │ @ instruction: 0xf8df68a8 │ │ │ │ @ instruction: 0xf8df4638 │ │ │ │ ldrbtmi r6, [ip], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x4621447e │ │ │ │ - @ instruction: 0xf980f7fb │ │ │ │ + ldc2l 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf7f44631 │ │ │ │ - stmdblt r8!, {r1, r3, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + stmdblt r8!, {r1, r2, r5, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf8dff9ab │ │ │ │ + @ instruction: 0xf8dffe05 │ │ │ │ @ instruction: 0xf8df261c │ │ │ │ @ instruction: 0x4628161c │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ - @ instruction: 0xf9a2f7fb │ │ │ │ + ldc2l 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ strtmi r9, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0x160cf8df │ │ │ │ - blls de9f8 <__assert_fail@plt+0xdcad0> │ │ │ │ + blls de8c0 <__assert_fail@plt+0xdc998> │ │ │ │ andsvs r4, r3, r9, ror r4 │ │ │ │ - ldc2 7, cr15, [r0, #1012] @ 0x3f4 │ │ │ │ + blx ff94b054 <__assert_fail@plt+0xff94912c> │ │ │ │ @ instruction: 0x4620e093 │ │ │ │ - @ instruction: 0xf9c6f7fb │ │ │ │ + mcr2 7, 1, pc, cr0, cr11, {7} @ │ │ │ │ ldrbcc pc, [ip, #2271] @ 0x8df @ │ │ │ │ @ instruction: 0xf8577035 │ │ │ │ strbmi r8, [r1], -r3 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - bcs 4489d4 <__assert_fail@plt+0x446aac> │ │ │ │ - @ instruction: 0xf954f7fb │ │ │ │ + bcs 44889c <__assert_fail@plt+0x446974> │ │ │ │ + stc2 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x464180b6 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ - strmi pc, [r1], -sp, asr #18 │ │ │ │ + strmi pc, [r1], -r7, lsr #27 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - @ instruction: 0xf8dfed7c │ │ │ │ + @ instruction: 0xf8dfee18 │ │ │ │ eorcs r9, r0, #200, 10 @ 0x32000000 │ │ │ │ strbne pc, [r4, #2271] @ 0x8df @ │ │ │ │ ldrbtmi r4, [r9], #-1273 @ 0xfffffb07 │ │ │ │ - blne fe0315ec <__assert_fail@plt+0xfe02f6c4> │ │ │ │ + blne fe0314b4 <__assert_fail@plt+0xfe02f58c> │ │ │ │ ldmdane r3!, {r3, sp, lr} │ │ │ │ andcs r5, r0, #838860800 @ 0x32000000 │ │ │ │ addsvc r7, sl, sl, asr r0 │ │ │ │ ldrcc pc, [r0, #2271]! @ 0x8df │ │ │ │ movwls r4, #21627 @ 0x547b │ │ │ │ strcc pc, [ip, #2271]! @ 0x8df │ │ │ │ movwls r4, #25723 @ 0x647b │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ - blls cb788 <__assert_fail@plt+0xc9860> │ │ │ │ + blls cc7b8 <__assert_fail@plt+0xca890> │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ ldmdavs fp, {r5, r9, sl, lr} │ │ │ │ - blx 1f4b216 <__assert_fail@plt+0x1f492ee> │ │ │ │ - @ instruction: 0xf8a6f7f6 │ │ │ │ + blx 1f4b0de <__assert_fail@plt+0x1f491b6> │ │ │ │ + @ instruction: 0xf942f7f6 │ │ │ │ @ instruction: 0xf7fc2102 │ │ │ │ - stmdavs r2, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5a24605 │ │ │ │ - blcs 6e9e2c <__assert_fail@plt+0x6e7f04> │ │ │ │ + blcs 6e9cf4 <__assert_fail@plt+0x6e7dcc> │ │ │ │ tstge r2, pc, asr r8 │ │ │ │ eorcc pc, r3, r1, asr r8 @ │ │ │ │ smladmi r8, r9, r4, r4 │ │ │ │ strdeq r0, [r0], -r1 │ │ │ │ strheq r0, [r0], -r7 │ │ │ │ @ instruction: 0x000003b3 │ │ │ │ strheq r0, [r0], -r7 │ │ │ │ @@ -11487,203 +11409,203 @@ │ │ │ │ strheq r0, [r0], -r7 │ │ │ │ andeq r0, r0, pc, lsl r1 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ strcc pc, [r0, #-2271] @ 0xfffff721 │ │ │ │ @ instruction: 0xf8df4625 │ │ │ │ ldmpl fp!, {r8, sl}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ - blls 11f11c <__assert_fail@plt+0x11d1f4> │ │ │ │ - blls deb28 <__assert_fail@plt+0xdcc00> │ │ │ │ + blls 11efe4 <__assert_fail@plt+0x11d0bc> │ │ │ │ + blls de9f0 <__assert_fail@plt+0xdcac8> │ │ │ │ @ instruction: 0xf8df6013 │ │ │ │ @ instruction: 0xf50d14f0 │ │ │ │ @ instruction: 0xf8df5381 │ │ │ │ movwcc r2, #17568 @ 0x44a0 │ │ │ │ stmpl sl, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdavs sl, {r0, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0404051 │ │ │ │ strtmi r8, [r8], -r3, asr #4 │ │ │ │ stcpl 5, cr15, [r1, #52] @ 0x34 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ - bcc 8312b0 <__assert_fail@plt+0x82f388> │ │ │ │ + bcc 831178 <__assert_fail@plt+0x82f250> │ │ │ │ vpmin.s8 q9, q8, q7 │ │ │ │ stmdavs r8!, {r2, r3, r9, pc} │ │ │ │ svcvc 0x007af5b0 │ │ │ │ eorhi pc, r5, #0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7f4af7d │ │ │ │ - @ instruction: 0xf7fcedf8 │ │ │ │ - stmdavs fp!, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fcee94 │ │ │ │ + stmdavs fp!, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtne pc, [r4], #2271 @ 0x8df │ │ │ │ svcvc 0x007af5b3 │ │ │ │ svclt 0x00084479 │ │ │ │ @ instruction: 0xf8df68eb │ │ │ │ svclt 0x0008549c │ │ │ │ @ instruction: 0x4602681b │ │ │ │ @ instruction: 0xf8dfe02e │ │ │ │ ldrbtmi r1, [r9], #-1172 @ 0xfffffb6c │ │ │ │ @ instruction: 0xf64fe74a │ │ │ │ @ instruction: 0x462572fb │ │ │ │ @ instruction: 0x61234013 │ │ │ │ @ instruction: 0xf8dfe722 │ │ │ │ ldmpl fp!, {r2, r7, sl, ip, sp}^ │ │ │ │ - blcs 273b4 <__assert_fail@plt+0x2548c> │ │ │ │ + blcs 2727c <__assert_fail@plt+0x25354> │ │ │ │ svcge 0x005af6ff │ │ │ │ ldrbtcs pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ andsvs r4, r3, sl, ror r4 │ │ │ │ stmdavs r8!, {r2, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ svcvc 0x007af5b0 │ │ │ │ bicshi pc, r0, r0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7f4af4d │ │ │ │ - @ instruction: 0xf7fcedc8 │ │ │ │ - stmdavs fp!, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fcee64 │ │ │ │ + stmdavs fp!, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbne pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ svcvc 0x007af5b3 │ │ │ │ svclt 0x00084479 │ │ │ │ @ instruction: 0xf8df68eb │ │ │ │ svclt 0x0008543c │ │ │ │ @ instruction: 0x4602681b │ │ │ │ @ instruction: 0x4620597d │ │ │ │ strls r6, [r0, #-2221] @ 0xfffff753 │ │ │ │ - stc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xf9f6f7fd │ │ │ │ @ instruction: 0x4630e734 │ │ │ │ - stc 7, cr15, [r2, #-976] @ 0xfffffc30 │ │ │ │ + ldc 7, cr15, [lr, #976] @ 0x3d0 │ │ │ │ ldmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf8034620 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ @ instruction: 0xf8dffc9d │ │ │ │ ldrbtmi r3, [fp], #-1060 @ 0xfffffbdc │ │ │ │ ldcpl 8, cr6, [r3], #104 @ 0x68 │ │ │ │ @ instruction: 0xf0002b20 │ │ │ │ @ instruction: 0x4620819a │ │ │ │ stmdavs r0!, {r2, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x46414432 │ │ │ │ - @ instruction: 0xf880f7fb │ │ │ │ + ldc2l 7, cr15, [sl], {251} @ 0xfb │ │ │ │ strcc pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ tstcs r0, r0, lsr #32 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrbtpl r1, [r0], #2290 @ 0x8f2 │ │ │ │ @ instruction: 0xe7117051 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - bmi fff88764 <__assert_fail@plt+0xfff8683c> │ │ │ │ + bmi fff8889c <__assert_fail@plt+0xfff86974> │ │ │ │ ldmdavs r3, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bcc 97ec <__assert_fail@plt+0x78c4> │ │ │ │ + bcc 96b4 <__assert_fail@plt+0x778c> │ │ │ │ ldmdble fp, {r1, r3, r4, r7, r8, sl, lr} │ │ │ │ ldmne r5!, {r0, r3, r4, r6, sl, fp, ip}^ │ │ │ │ - bmi fe448c18 <__assert_fail@plt+0xfe446cf0> │ │ │ │ + bmi fe448ae0 <__assert_fail@plt+0xfe446bb8> │ │ │ │ ssatmi r6, #12, r1 │ │ │ │ strmi r9, [sp], -r6, lsl #24 │ │ │ │ and r9, r0, r7, lsl #14 │ │ │ │ strmi r6, [sl, #37]! @ 0x25 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - ldc 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ + ldcl 7, cr15, [r8, #-976] @ 0xfffffc30 │ │ │ │ svccs 0x0001f81b │ │ │ │ stmdavs r3, {r0, r8, sl, ip, sp} │ │ │ │ andscc pc, r2, r3, lsr r8 @ │ │ │ │ ldrbtle r0, [r1], #1370 @ 0x55a │ │ │ │ - bmi fe448c84 <__assert_fail@plt+0xfe446d5c> │ │ │ │ + bmi fe448b4c <__assert_fail@plt+0xfe446c24> │ │ │ │ svcls 0x0007463b │ │ │ │ - bl 1b3048 <__assert_fail@plt+0x1b1120> │ │ │ │ + bl 1b2f10 <__assert_fail@plt+0x1b0fe8> │ │ │ │ svcls 0x00050b03 │ │ │ │ and r4, sl, sp, lsl r6 │ │ │ │ - stc 7, cr15, [r8], #976 @ 0x3d0 │ │ │ │ - blcs 8b4a8 <__assert_fail@plt+0x89580> │ │ │ │ + stcl 7, cr15, [r4, #-976] @ 0xfffffc30 │ │ │ │ + blcs 8b370 <__assert_fail@plt+0x89448> │ │ │ │ stmdavs r3, {r0, r8, sl, ip, sp} │ │ │ │ andscc pc, r2, r3, lsr r8 @ │ │ │ │ strle r0, [r2], #-1371 @ 0xfffffaa5 │ │ │ │ strmi r6, [sl, #61]! @ 0x3d │ │ │ │ svcls 0x0007d8f2 │ │ │ │ @ instruction: 0x4630e6d6 │ │ │ │ - stc 7, cr15, [r4], #976 @ 0x3d0 │ │ │ │ + stcl 7, cr15, [r0, #-976] @ 0xfffffc30 │ │ │ │ ldrbtmi r4, [sl], #-2784 @ 0xfffff520 │ │ │ │ stmdacc r1, {r0, r1, r4, fp, sp, lr} │ │ │ │ svclt 0x00844298 │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ - bmi ff786f94 <__assert_fail@plt+0xff78506c> │ │ │ │ + bmi ff786e5c <__assert_fail@plt+0xff784f34> │ │ │ │ ldmdavs r3, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blcc 78f8c <__assert_fail@plt+0x77064> │ │ │ │ + blcc 78e54 <__assert_fail@plt+0x76f2c> │ │ │ │ @ instruction: 0xe6c16013 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - blmi ff6486c4 <__assert_fail@plt+0xff64679c> │ │ │ │ + blmi ff6487fc <__assert_fail@plt+0xff6468d4> │ │ │ │ stmdacc r1, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ssat r6, #26, r8 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - blmi ff5886b4 <__assert_fail@plt+0xff58678c> │ │ │ │ + blmi ff5887ec <__assert_fail@plt+0xff5868c4> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ vqsub.s8 d20, d16, d8 │ │ │ │ - bmi ff4ed8c4 <__assert_fail@plt+0xff4eb99c> │ │ │ │ + bmi ff4ed78c <__assert_fail@plt+0xff4eb864> │ │ │ │ andsvs r4, r3, sl, ror r4 │ │ │ │ ldrtmi lr, [r0], -ip, lsr #13 │ │ │ │ @ instruction: 0xf7f44dd1 │ │ │ │ - ldrbtmi lr, [sp], #-3194 @ 0xfffff386 │ │ │ │ + ldrbtmi lr, [sp], #-3350 @ 0xfffff2ea │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ ldrbmi r1, [r3, #-3651] @ 0xfffff1bd │ │ │ │ mcrge 6, 5, pc, cr2, cr15, {3} @ │ │ │ │ tstpeq r1, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmdbcs r0, {r0, r3, r5, sp, lr} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ ldrtmi r1, [r1], #-2626 @ 0xfffff5be │ │ │ │ andeq lr, sl, r6, lsl #22 │ │ │ │ - bl fe2cb4a4 <__assert_fail@plt+0xfe2c957c> │ │ │ │ + stc 7, cr15, [r6], #-976 @ 0xfffffc30 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - movwcs lr, #3172 @ 0xc64 │ │ │ │ + movwcs lr, #3328 @ 0xd00 │ │ │ │ andge pc, r0, r5, asr #17 │ │ │ │ @ instruction: 0xf8004430 │ │ │ │ str r3, [fp], r1, lsl #24 │ │ │ │ andcs r4, r0, #198656 @ 0x30800 │ │ │ │ adcsvc r2, r2, r0, lsr #2 │ │ │ │ eorshi r4, r1, fp, ror r4 │ │ │ │ pkhbt r6, r3, sl │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ stmdavs r5!, {r0, r7, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ @ instruction: 0x4630ae7d │ │ │ │ - mcrr 7, 15, pc, sl, cr4 @ │ │ │ │ + stcl 7, cr15, [r6], #976 @ 0x3d0 │ │ │ │ @ instruction: 0x46414aba │ │ │ │ @ instruction: 0x4603447a │ │ │ │ cdpne 6, 5, cr4, cr13, cr8, {1} │ │ │ │ ldrtmi r6, [r5], #-19 @ 0xffffffed │ │ │ │ - @ instruction: 0xffa0f7fa │ │ │ │ + blx ffecb3d6 <__assert_fail@plt+0xffec94ae> │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strbmi r8, [r1], -pc, lsl #2 │ │ │ │ - @ instruction: 0xf7fa6860 │ │ │ │ - @ instruction: 0x4601ff99 │ │ │ │ + @ instruction: 0xf7fb6860 │ │ │ │ + @ instruction: 0x4601fbf3 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0x4630ebd0 │ │ │ │ - ldc 7, cr15, [r2], #-976 @ 0xfffffc30 │ │ │ │ + ldrtmi lr, [r0], -ip, ror #24 │ │ │ │ + stcl 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ strmi r2, [r3], -r0, lsr #4 │ │ │ │ ldrbtpl r4, [r2], #1584 @ 0x630 │ │ │ │ - stc 7, cr15, [ip], #-976 @ 0xfffffc30 │ │ │ │ + stcl 7, cr15, [r8], {244} @ 0xf4 │ │ │ │ tstcs r0, r2, ror #16 │ │ │ │ subsvc r1, r9, r3, lsr r8 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ ldmvs r3, {r0, r8, pc}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stmibmi r7!, {r0, r2, r3, r4, r5, r6, r7, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - blx fea4b55e <__assert_fail@plt+0xfea49636> │ │ │ │ + @ instruction: 0xf8fcf7fd │ │ │ │ ldrbtmi r4, [sl], #-2725 @ 0xfffff55b │ │ │ │ usada8 r2, r3, r8, r6 │ │ │ │ - beq 448dd4 <__assert_fail@plt+0x446eac> │ │ │ │ - @ instruction: 0xf7fa4641 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + beq 448c9c <__assert_fail@plt+0x446d74> │ │ │ │ + @ instruction: 0xf7fb4641 │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, sp, r0 │ │ │ │ - beq 448de4 <__assert_fail@plt+0x446ebc> │ │ │ │ - @ instruction: 0xf7fa4641 │ │ │ │ - strmi pc, [r2], -fp, ror #30 │ │ │ │ + beq 448cac <__assert_fail@plt+0x446d84> │ │ │ │ + @ instruction: 0xf7fb4641 │ │ │ │ + strmi pc, [r2], -r5, asr #23 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xff9af7fa │ │ │ │ - beq 448df8 <__assert_fail@plt+0x446ed0> │ │ │ │ + blx ffd4b44a <__assert_fail@plt+0xffd49522> │ │ │ │ + beq 448cc0 <__assert_fail@plt+0x446d98> │ │ │ │ @ instruction: 0xf7fb4625 │ │ │ │ - blls 14b64c <__assert_fail@plt+0x149724> │ │ │ │ - blls dee0c <__assert_fail@plt+0xdcee4> │ │ │ │ + blls 14c67c <__assert_fail@plt+0x14a754> │ │ │ │ + blls decd4 <__assert_fail@plt+0xdcdac> │ │ │ │ pkhbt r6, ip, r3 │ │ │ │ - bl ffbcb57c <__assert_fail@plt+0xffbc9654> │ │ │ │ + stc 7, cr15, [sl], {244} @ 0xf4 │ │ │ │ ldrbtmi r4, [sp], #-3477 @ 0xfffff26b │ │ │ │ @ instruction: 0xf102682a │ │ │ │ stmdavs r1, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp} │ │ │ │ cmple r2, r0, lsl #20 │ │ │ │ ldmne r2!, {r8, r9, sp}^ │ │ │ │ and r2, r2, r0, lsl #10 │ │ │ │ adcmi r2, fp, #4194304 @ 0x400000 │ │ │ │ @@ -11691,41 +11613,41 @@ │ │ │ │ ldrmi r0, [ip], r1, lsl #26 │ │ │ │ @ instruction: 0xf8313b01 │ │ │ │ strbeq r0, [r0, #-16] │ │ │ │ stccs 4, cr13, [r0, #-976] @ 0xfffffc30 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr0, cr15, {1} │ │ │ │ ldrbtmi r4, [fp], #-2953 @ 0xfffff477 │ │ │ │ andgt pc, r0, r3, asr #17 │ │ │ │ - blmi fe246e14 <__assert_fail@plt+0xfe244eec> │ │ │ │ + blmi fe246cdc <__assert_fail@plt+0xfe244db4> │ │ │ │ ldrbtmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xe605601a │ │ │ │ strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - bl ff4cb5cc <__assert_fail@plt+0xff4c96a4> │ │ │ │ + stcl 7, cr15, [lr], #-976 @ 0xfffffc30 │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0x46201833 │ │ │ │ stcpl 8, cr15, [r1], {3} │ │ │ │ - @ instruction: 0xff5ef7fa │ │ │ │ + blx fee4b4c2 <__assert_fail@plt+0xfee4959a> │ │ │ │ stmdbvs r3!, {r2, r4, r5, r8, ip, sp, pc} │ │ │ │ svclt 0x0042075a │ │ │ │ rscsvc pc, fp, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0x61234013 │ │ │ │ @ instruction: 0x4620497c │ │ │ │ @ instruction: 0xf7fd4479 │ │ │ │ - ldr pc, [r5, r9, asr #22]! │ │ │ │ + @ instruction: 0xe7b5f89d │ │ │ │ ldrdlt pc, [r8, #143]! @ 0x8f │ │ │ │ @ instruction: 0xf8db44fb │ │ │ │ stccs 0, cr5, [r0, #-0] │ │ │ │ stclge 4, cr15, [r4, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf1054630 │ │ │ │ @ instruction: 0xf7f43aff │ │ │ │ - ldmdbne r1!, {r4, r5, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 194350 <__assert_fail@plt+0x192428> │ │ │ │ + ldmdbne r1!, {r2, r3, r6, sl, fp, sp, lr, pc}^ │ │ │ │ + bl 194218 <__assert_fail@plt+0x1922f0> │ │ │ │ @ instruction: 0xf7f4000a │ │ │ │ - ldrtmi lr, [r0], -lr, asr #21 │ │ │ │ - bl fe9cb624 <__assert_fail@plt+0xfe9c96fc> │ │ │ │ + ldrtmi lr, [r0], -sl, ror #22 │ │ │ │ + mcrr 7, 15, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf8cb2300 │ │ │ │ ldrtmi sl, [r0], #-0 │ │ │ │ stccc 8, cr15, [r1], {-0} │ │ │ │ @ instruction: 0xf8c5e5ce │ │ │ │ ldrtmi ip, [r2], #-0 │ │ │ │ strcs r4, [r0, #-1635] @ 0xfffff99d │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -11733,170 +11655,170 @@ │ │ │ │ @ instruction: 0xf04f3b01 │ │ │ │ eorle r0, r1, r1, lsl #10 │ │ │ │ stceq 8, cr15, [r1, #-72] @ 0xffffffb8 │ │ │ │ andseq pc, r0, r1, lsr r8 @ │ │ │ │ ldrble r0, [r5, #1344]! @ 0x540 │ │ │ │ rsble r2, r9, r0, lsl #26 │ │ │ │ ldrbtmi r4, [sl], #-2658 @ 0xfffff59e │ │ │ │ - blcs 656e0 <__assert_fail@plt+0x637b8> │ │ │ │ + blcs 655a8 <__assert_fail@plt+0x63680> │ │ │ │ ldmdavc r3!, {r0, r1, r4, r7, r8, ip, lr, pc} │ │ │ │ andscc pc, r3, r1, lsr r8 @ │ │ │ │ addvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ - blmi 1778d5c <__assert_fail@plt+0x1776e34> │ │ │ │ + blmi 1778c24 <__assert_fail@plt+0x1776cfc> │ │ │ │ ldrbtmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ str r6, [r7, #26]! │ │ │ │ stmdacc r1, {r0, r1, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ andsvs r4, r8, fp, ror r4 │ │ │ │ - bmi 16c6d44 <__assert_fail@plt+0x16c4e1c> │ │ │ │ + bmi 16c6c0c <__assert_fail@plt+0x16c4ce4> │ │ │ │ @ instruction: 0xe765447a │ │ │ │ ldrbtmi r4, [sl], #-2649 @ 0xfffff5a7 │ │ │ │ @ instruction: 0xe7796013 │ │ │ │ ldmdami r8, {r1, r4, r5, fp, ip, sp, lr}^ │ │ │ │ andscs pc, r2, r1, lsr r8 @ │ │ │ │ vst3.16 {d4-d6}, [r2 :256], r8 │ │ │ │ andvs r6, r3, r0, lsl #5 │ │ │ │ ldmdbmi r5, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - mrc2 7, 5, pc, cr14, cr10, {7} │ │ │ │ + blx 64b59a <__assert_fail@plt+0x649672> │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ strtmi sl, [r8], -sp, asr #26 │ │ │ │ strtmi lr, [r0], -pc, lsr #10 │ │ │ │ stmdavs r0!, {r2, r8, ip, sp, pc}^ │ │ │ │ strbmi r3, [r1], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf7fa4432 │ │ │ │ - strbt pc, [r3], -r5, ror #29 @ │ │ │ │ + @ instruction: 0xf7fb4432 │ │ │ │ + @ instruction: 0xe663fb3f │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ svcvc 0x0003f5b0 │ │ │ │ mcrge 4, 1, pc, cr13, cr15, {3} @ │ │ │ │ @ instruction: 0x4630e578 │ │ │ │ ldrdlt pc, [r0, -pc]! @ │ │ │ │ - bl 114b6e8 <__assert_fail@plt+0x11497c0> │ │ │ │ + bl ff84b5b0 <__assert_fail@plt+0xff849688> │ │ │ │ @ instruction: 0xf8db44fb │ │ │ │ @ instruction: 0xf10aa000 │ │ │ │ @ instruction: 0xf1ca0301 │ │ │ │ movwls r0, #28929 @ 0x7101 │ │ │ │ ldmne r0!, {r1, r9, sl, lr}^ │ │ │ │ - bl 19e758 <__assert_fail@plt+0x19c830> │ │ │ │ + bl 19e620 <__assert_fail@plt+0x19c6f8> │ │ │ │ @ instruction: 0xf7f4010a │ │ │ │ - stmdavs sl!, {r1, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + stmdavs sl!, {r1, r2, r4, r5, r6, r7, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8069b07 │ │ │ │ @ instruction: 0xf8cb200a │ │ │ │ ldrb r3, [sp, #-0] │ │ │ │ ldrbtmi r4, [r9], #-2364 @ 0xfffff6c4 │ │ │ │ stmiavs fp!, {r1, r4, r5, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5b06818 │ │ │ │ @ instruction: 0xf43f7f03 │ │ │ │ ldrb sl, [r6, #3413] @ 0xd55 │ │ │ │ @ instruction: 0xf0004610 │ │ │ │ str pc, [r3, -r7, lsl #22] │ │ │ │ ldr r4, [r6, r3, ror #12] │ │ │ │ - b 1fcb738 <__assert_fail@plt+0x1fc9810> │ │ │ │ - andeq r0, r2, r2, asr sp │ │ │ │ + bl 6cb600 <__assert_fail@plt+0x6c96d8> │ │ │ │ + andeq r0, r2, sl, lsl #29 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r0, r2, r0, asr #26 │ │ │ │ + andeq r0, r2, r8, ror lr │ │ │ │ andeq r0, r0, r8, lsl #3 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ andeq r0, r0, ip, lsr #3 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - andeq r7, r0, r8, lsr #15 │ │ │ │ - muleq r0, r6, r7 │ │ │ │ - @ instruction: 0x000068bc │ │ │ │ - andeq r7, r0, r8, ror r7 │ │ │ │ - andeq r8, r0, r2, asr #10 │ │ │ │ - andeq r7, r0, r0, lsr #14 │ │ │ │ - andeq r5, r0, r0 │ │ │ │ - andeq lr, r2, sl, lsl pc │ │ │ │ - andeq lr, r2, r4, lsl #30 │ │ │ │ - strdeq lr, [r2], -ip │ │ │ │ + andeq r7, r0, r0, ror sl │ │ │ │ + andeq r7, r0, lr, asr sl │ │ │ │ + strdeq r6, [r0], -r4 │ │ │ │ + andeq r7, r0, r0, asr #20 │ │ │ │ + andeq r7, r0, r2, lsl #30 │ │ │ │ + andeq r7, r0, r8, ror #19 │ │ │ │ + andeq r5, r0, r8, lsr r1 │ │ │ │ + andeq pc, r2, r2, asr r0 @ │ │ │ │ + andeq pc, r2, ip, lsr r0 @ │ │ │ │ + andeq pc, r2, r4, lsr r0 @ │ │ │ │ muleq r0, r0, r1 │ │ │ │ - andeq r7, r0, r4, ror #15 │ │ │ │ - andeq r0, r2, r0, asr #22 │ │ │ │ - andeq r7, r0, r0, ror #11 │ │ │ │ + andeq r7, r0, ip, lsr #21 │ │ │ │ + andeq r0, r2, r8, ror ip │ │ │ │ + andeq r7, r0, r8, lsr #17 │ │ │ │ andeq r0, r0, ip, lsl #3 │ │ │ │ - andeq r4, r0, lr, lsr #29 │ │ │ │ + andeq r4, r0, r6, ror #31 │ │ │ │ andeq r0, r0, r8, ror #3 │ │ │ │ - andeq lr, r2, r8, lsr #27 │ │ │ │ - andeq r7, r0, r0, lsl #11 │ │ │ │ - andeq lr, r2, sl, asr #26 │ │ │ │ - andeq lr, r2, r8, lsr #26 │ │ │ │ - andeq lr, r2, r4, lsl sp │ │ │ │ - muleq r2, lr, ip │ │ │ │ - andeq lr, r2, ip, lsl #25 │ │ │ │ - andeq lr, r2, r4, ror ip │ │ │ │ + andeq lr, r2, r0, ror #29 │ │ │ │ + andeq r7, r0, r8, asr #16 │ │ │ │ + andeq lr, r2, r2, lsl #29 │ │ │ │ + andeq lr, r2, r0, ror #28 │ │ │ │ + andeq lr, r2, ip, asr #28 │ │ │ │ + ldrdeq lr, [r2], -r6 │ │ │ │ + andeq lr, r2, r4, asr #27 │ │ │ │ + andeq lr, r2, ip, lsr #27 │ │ │ │ andeq r0, r0, r4, ror #2 │ │ │ │ - andeq lr, r2, r8, asr ip │ │ │ │ - andeq lr, r2, sl, asr #24 │ │ │ │ - andeq lr, r2, r8, lsl #24 │ │ │ │ - andeq lr, r2, r8, ror #23 │ │ │ │ - andeq sl, r0, sl, lsl #11 │ │ │ │ - andeq lr, r2, lr, lsl #23 │ │ │ │ - andeq lr, r2, sl, asr #22 │ │ │ │ - andeq lr, r2, r6, lsl fp │ │ │ │ - andeq lr, r2, sl, lsl #22 │ │ │ │ - muleq r0, r0, r2 │ │ │ │ - andeq lr, r2, ip, asr #21 │ │ │ │ - andeq lr, r2, sl, ror #20 │ │ │ │ - andeq lr, r2, lr, asr #20 │ │ │ │ - andeq lr, r2, r4, asr #20 │ │ │ │ - andeq r4, r0, r0, lsr #22 │ │ │ │ - andeq lr, r2, r6, lsr sl │ │ │ │ - andeq lr, r2, r8, lsr #20 │ │ │ │ - andeq r7, r0, lr, lsl #4 │ │ │ │ - andeq lr, r2, r0, ror #19 │ │ │ │ - muleq r0, r6, sl │ │ │ │ + muleq r2, r0, sp │ │ │ │ + andeq lr, r2, r2, lsl #27 │ │ │ │ + andeq lr, r2, r0, asr #26 │ │ │ │ + andeq lr, r2, r0, lsr #26 │ │ │ │ + andeq sl, r0, r2, lsr #11 │ │ │ │ + andeq lr, r2, r6, asr #25 │ │ │ │ + andeq lr, r2, r2, lsl #25 │ │ │ │ + andeq lr, r2, lr, asr #24 │ │ │ │ + andeq lr, r2, r2, asr #24 │ │ │ │ + andeq r7, r0, r8, asr r5 │ │ │ │ + andeq lr, r2, r4, lsl #24 │ │ │ │ + andeq lr, r2, r2, lsr #23 │ │ │ │ + andeq lr, r2, r6, lsl #23 │ │ │ │ + andeq lr, r2, ip, ror fp │ │ │ │ + andeq r4, r0, r8, asr ip │ │ │ │ + andeq lr, r2, lr, ror #22 │ │ │ │ + andeq lr, r2, r0, ror #22 │ │ │ │ + ldrdeq r7, [r0], -r6 │ │ │ │ + andeq lr, r2, r8, lsl fp │ │ │ │ + andeq r4, r0, lr, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stc 6, cr4, [sp, #-24]! @ 0xffffffe8 │ │ │ │ ldrmi r8, [r5], -r2, lsl #22 │ │ │ │ addlt r4, r5, pc, lsl #12 │ │ │ │ - b fea4b820 <__assert_fail@plt+0xfea498f8> │ │ │ │ + bl 114b6e8 <__assert_fail@plt+0x11497c0> │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - b 4b828 <__assert_fail@plt+0x49900> │ │ │ │ + b fe74b6f0 <__assert_fail@plt+0xfe7497c8> │ │ │ │ movweq lr, #35590 @ 0x8b06 │ │ │ │ @ instruction: 0xf8062220 │ │ │ │ andcs r2, r0, #8 │ │ │ │ addsvc r7, sl, sl, asr r0 │ │ │ │ tsteq r5, r7, lsl #20 │ │ │ │ - bmi fe6206cc <__assert_fail@plt+0xfe61e7a4> │ │ │ │ + bmi fe620594 <__assert_fail@plt+0xfe61e66c> │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ ldmpl ip, {r2, pc} │ │ │ │ cdp 12, 0, cr1, cr8, cr10, {2} │ │ │ │ stmdavs r0!, {r4, r9, fp} │ │ │ │ tstphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ - bl 21fed4 <__assert_fail@plt+0x21dfac> │ │ │ │ - bmi fe4cfca8 <__assert_fail@plt+0xfe4cdd80> │ │ │ │ + bl 21fd9c <__assert_fail@plt+0x21de74> │ │ │ │ + bmi fe4cfb70 <__assert_fail@plt+0xfe4cdc48> │ │ │ │ @ instruction: 0xf85344b0 │ │ │ │ @ instruction: 0xf853b001 │ │ │ │ ldrtmi sl, [sl], -r2 │ │ │ │ @ instruction: 0xf7f44629 │ │ │ │ - stmdavs r0!, {r1, r5, r6, r8, fp, sp, lr, pc} │ │ │ │ - b ffbcb874 <__assert_fail@plt+0xffbc994c> │ │ │ │ + stmdavs r0!, {r1, r2, r3, r4, r5, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + bl fe2cb73c <__assert_fail@plt+0xfe2c9814> │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7f46820 │ │ │ │ - andcs lr, r2, sl, asr r9 │ │ │ │ - blx acb89e <__assert_fail@plt+0xac9976> │ │ │ │ + strdcs lr, [r2], -r6 │ │ │ │ + ldc2l 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - stmib lr!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + b 12cb758 <__assert_fail@plt+0x12c9830> │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f46820 │ │ │ │ - strbmi lr, [sl], -ip, asr #18 │ │ │ │ + strbmi lr, [sl], -r8, ror #19 │ │ │ │ stmdavs r0!, {r0, r3, r5, r9, sl, lr} │ │ │ │ - stmdb r6, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib r2!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa2006 │ │ │ │ - @ instruction: 0xf898fb17 │ │ │ │ + @ instruction: 0xf898fce9 │ │ │ │ stmdavs r0!, {ip} │ │ │ │ - b ff54b8b4 <__assert_fail@plt+0xff54998c> │ │ │ │ + bl 1c4b77c <__assert_fail@plt+0x1c49854> │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ stmdavs r0!, {r0, r9, fp, ip, sp} │ │ │ │ @ instruction: 0xf7f43901 │ │ │ │ - @ instruction: 0xf7f5e936 │ │ │ │ - tstpcs r3, r7, lsr sp @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 1, pc, cr12, cr11, {7} @ │ │ │ │ + @ instruction: 0xf7f5e9d2 │ │ │ │ + ldrdcs pc, [r3, -r3] │ │ │ │ + @ instruction: 0xf99cf7fc │ │ │ │ strmi r6, [r3], -r1, asr #16 │ │ │ │ andvc pc, r0, #675282944 @ 0x28400000 │ │ │ │ ldmdale r9, {r0, r1, r3, r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ ldmne r5, {r0, r1, r2, r3, r5, r7, fp, ip}^ │ │ │ │ ldcvc 5, cr10, [r8, #-96] @ 0xffffffa0 │ │ │ │ ldrmi r5, [r6, -ip, ror #4] │ │ │ │ @@ -11907,186 +11829,186 @@ │ │ │ │ @ instruction: 0xb12b9b01 │ │ │ │ movwls r3, #6913 @ 0x1b01 │ │ │ │ stmdbeq r7, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r3, {r1, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ str r6, [sl, r0, lsr #16]! │ │ │ │ ldmibcs lr, {r5, r8, fp, ip, sp}^ │ │ │ │ movwls sp, #14586 @ 0x38fa │ │ │ │ - blls 5f20c <__assert_fail@plt+0x5d2e4> │ │ │ │ + blls 5f0d4 <__assert_fail@plt+0x5d1ac> │ │ │ │ stmdbeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ andeq lr, r9, #6144 @ 0x1800 │ │ │ │ @ instruction: 0xf7f49202 │ │ │ │ - blls 881ec <__assert_fail@plt+0x862c4> │ │ │ │ + blls 88324 <__assert_fail@plt+0x863fc> │ │ │ │ @ instruction: 0xf8cd4641 │ │ │ │ @ instruction: 0xf1c39004 │ │ │ │ ldrtmi r0, [r9], #513 @ 0x201 │ │ │ │ stmdals r2, {r1, sl, lr} │ │ │ │ - ldmdb ip!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmib r8, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ andcc pc, r0, r8, lsl #17 │ │ │ │ ldrdhi pc, [r8], -sp │ │ │ │ str r6, [sl, r0, lsr #16] │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - blls 881c0 <__assert_fail@plt+0x86298> │ │ │ │ + blls 882f8 <__assert_fail@plt+0x863d0> │ │ │ │ addmi r3, r3, #65536 @ 0x10000 │ │ │ │ movwcc sp, #4822 @ 0x12d6 │ │ │ │ - bl e7a14 <__assert_fail@plt+0xe5aec> │ │ │ │ - bl 18fdb4 <__assert_fail@plt+0x18de8c> │ │ │ │ + bl e78dc <__assert_fail@plt+0xe59b4> │ │ │ │ + bl 18fc7c <__assert_fail@plt+0x18dd54> │ │ │ │ movwls r0, #6147 @ 0x1803 │ │ │ │ @ instruction: 0x4630e77b │ │ │ │ - ldmib lr!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b fe6cb83c <__assert_fail@plt+0xfe6c9914> │ │ │ │ stmdavs r0!, {r0, r1, r6, r9, sl, fp, ip} │ │ │ │ stmdbeq r7, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r3, {r1, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrb r9, [r0, -r1, lsl #6]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - bls 8818c <__assert_fail@plt+0x86264> │ │ │ │ + bls 882c4 <__assert_fail@plt+0x8639c> │ │ │ │ addsmi r1, sl, #1072 @ 0x430 │ │ │ │ mrrcne 2, 11, sp, r1, cr12 │ │ │ │ tstls r1, r2, lsl #30 │ │ │ │ @ instruction: 0x46b046b9 │ │ │ │ - bne 10c1ca8 <__assert_fail@plt+0x10bfd80> │ │ │ │ + bne 10c1b70 <__assert_fail@plt+0x10bfc48> │ │ │ │ @ instruction: 0x46404431 │ │ │ │ - stmdb r8, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmib r4!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - movwcs lr, #2530 @ 0x9e2 │ │ │ │ + movwcs lr, #2686 @ 0xa7e │ │ │ │ @ instruction: 0xf8004430 │ │ │ │ str r3, [r9, r1, lsl #24]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ - movwcs lr, #2522 @ 0x9da │ │ │ │ + movwcs lr, #2678 @ 0xa76 │ │ │ │ @ instruction: 0xf8004430 │ │ │ │ cdp 12, 1, cr3, cr8, cr1, {0} │ │ │ │ @ instruction: 0xf7f40a10 │ │ │ │ - ldmdavc r0!, {r2, r8, fp, sp, lr, pc} │ │ │ │ + ldmdavc r0!, {r5, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 0, cr11, [sp], #20 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ shsub8mi r8, r0, r0 │ │ │ │ - stmib r8, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 194b8a8 <__assert_fail@plt+0x1949980> │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ orrsle r4, r1, r3, lsl #5 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8884630 │ │ │ │ @ instruction: 0xf0029000 │ │ │ │ - @ instruction: 0x4680fef9 │ │ │ │ + pkhbtmi pc, r0, r5, lsl #31 @ │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - ldmdb r2, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib lr!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f44640 │ │ │ │ - eorcs lr, r0, #2981888 @ 0x2d8000 │ │ │ │ + eorcs lr, r0, #335872 @ 0x52000 │ │ │ │ ldrtpl r1, [r2], #-2099 @ 0xfffff7cd │ │ │ │ @ instruction: 0xf8839001 │ │ │ │ ldrmi r9, [r8], r1 │ │ │ │ andls pc, r2, r3, lsl #17 │ │ │ │ stmdbeq r7, {r8, r9, fp, sp, lr, pc} │ │ │ │ mrc2 7, 6, pc, cr12, cr13, {7} │ │ │ │ @ instruction: 0xf7f46820 │ │ │ │ - stmdavs r0!, {r3, r4, r6, r8, fp, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r2, r4, r5, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mrc 7, 0, lr, cr8, cr13, {0} │ │ │ │ @ instruction: 0x46301a10 │ │ │ │ - ldm r4!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmib r0, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8002300 │ │ │ │ eorsvc r3, r3, r1, lsl #24 │ │ │ │ - blls 8797c <__assert_fail@plt+0x85a54> │ │ │ │ + blls 87844 <__assert_fail@plt+0x8591c> │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blcc 79804 <__assert_fail@plt+0x778dc> │ │ │ │ - bl 19f33c <__assert_fail@plt+0x19d414> │ │ │ │ + blcc 796cc <__assert_fail@plt+0x777a4> │ │ │ │ + bl 19f204 <__assert_fail@plt+0x19d2dc> │ │ │ │ movwls r0, #10499 @ 0x2903 │ │ │ │ - stmib lr, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + b acb91c <__assert_fail@plt+0xac99f4> │ │ │ │ strbmi r9, [r1], -r1, lsl #22 │ │ │ │ - bne ff09f5ac <__assert_fail@plt+0xff09d684> │ │ │ │ + bne ff09f474 <__assert_fail@plt+0xff09d54c> │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ - ldrtmi lr, [r0], -ip, lsr #17 │ │ │ │ - stmib r4, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrtmi lr, [r0], -r8, asr #18 │ │ │ │ + b 84b930 <__assert_fail@plt+0x849a08> │ │ │ │ ldrmi r9, [sl], -r2, lsl #22 │ │ │ │ - bl b26a4 <__assert_fail@plt+0xb077c> │ │ │ │ + bl b256c <__assert_fail@plt+0xb0644> │ │ │ │ movwcs r0, #2311 @ 0x907 │ │ │ │ @ instruction: 0xf8004430 │ │ │ │ stmdavs r0!, {r0, sl, fp, ip, sp} │ │ │ │ ldrshlt lr, [r0, #-99] @ 0xffffff9d │ │ │ │ @ instruction: 0x5000f9b0 │ │ │ │ @ instruction: 0x7002f9b0 │ │ │ │ movwcs lr, #1764 @ 0x6e4 │ │ │ │ ldrtmi r6, [r9], r0, lsr #16 │ │ │ │ movwls r4, #5808 @ 0x16b0 │ │ │ │ strmi lr, [sp], -r7, ror #13 │ │ │ │ ldrb r4, [fp], pc, lsl #12 │ │ │ │ - andeq r0, r2, r0, lsr #11 │ │ │ │ + ldrdeq r0, [r2], -r8 │ │ │ │ muleq r0, r8, r1 │ │ │ │ @ instruction: 0x000001b4 │ │ │ │ andeq r0, r0, ip, asr #3 │ │ │ │ andcs r4, r0, #29696 @ 0x7400 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svcmi 0x001c447b │ │ │ │ ldcmi 6, cr4, [ip], {13} │ │ │ │ ldmibpl pc, {r1, r2, r9, sl, lr}^ @ │ │ │ │ ldmdavs r9!, {r2, r3, r4, r8, fp, ip, lr} │ │ │ │ stmdbcc r2, {r5, fp, sp, lr} │ │ │ │ - ldmda r2!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmia lr, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa2001 │ │ │ │ - ldrtmi pc, [r1], -r3, lsl #20 @ │ │ │ │ + @ instruction: 0x4631fbd5 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7f46820 │ │ │ │ - stmdavs r0!, {r3, r7, fp, sp, lr, pc} │ │ │ │ - ldmib r6!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r2, r5, r8, fp, sp, lr, pc} │ │ │ │ + b 14cb9ac <__assert_fail@plt+0x14c9a84> │ │ │ │ andcs r6, r0, #3735552 @ 0x390000 │ │ │ │ stmdbcc r1, {r5, fp, sp, lr} │ │ │ │ - stmda r0!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldm ip!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa2001 │ │ │ │ - stmdbmi lr, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi lr, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrbtmi r6, [r9], #-2080 @ 0xfffff7e0 │ │ │ │ - ldmda r4!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r0, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa2002 │ │ │ │ - stmdavs r0!, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f42120 │ │ │ │ - @ instruction: 0xf04fe9a6 │ │ │ │ + @ instruction: 0xf04fea42 │ │ │ │ @ instruction: 0x462832ff │ │ │ │ pop {r0, r4, r9, sl, lr} │ │ │ │ cmpcs r0, #240, 2 @ 0x3c │ │ │ │ mrclt 7, 3, APSR_nzcv, cr4, cr15, {7} │ │ │ │ - andeq r0, r2, ip, lsr #6 │ │ │ │ + andeq r0, r2, r4, ror #8 │ │ │ │ andeq r0, r0, ip, asr #3 │ │ │ │ muleq r0, r8, r1 │ │ │ │ - andeq r3, r0, sl, lsl lr │ │ │ │ + andeq r3, r0, r2, asr pc │ │ │ │ addlt fp, r4, r0, lsl r5 │ │ │ │ andcs r4, r0, #589824 @ 0x90000 │ │ │ │ ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - ldc2 0, cr15, [ip], {2} │ │ │ │ + ldc2 0, cr15, [r8, #-8]! │ │ │ │ stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ andlt r4, r4, r9, ror r4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldcllt 0, cr15, [ip], #8 │ │ │ │ - andeq r7, r0, lr, lsl r9 │ │ │ │ - andeq r4, r0, r8, ror #12 │ │ │ │ + ldclt 0, cr15, [r8, #8] │ │ │ │ + strdeq r9, [r0], -sl │ │ │ │ + andeq r4, r0, r0, lsr #15 │ │ │ │ @ instruction: 0xfffff529 │ │ │ │ - andeq r9, r0, ip, lsr #31 │ │ │ │ + andeq r9, r0, r4, asr #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ - ldm sl!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmib r6, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldm r6!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmib r2, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stcle 2, cr4, [r2], #-672 @ 0xfffffd60 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ - ldmdavc sl!, {r1, r2, r3, r6, r7, fp, sp, lr, pc} │ │ │ │ + ldmdavc sl!, {r1, r3, r5, r6, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8536803 │ │ │ │ and r1, r2, r2, lsr #32 │ │ │ │ adcsmi r3, r5, #1, 26 @ 0x40 │ │ │ │ stmdavc r2!, {r0, r1, r2, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ ldrtmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf81ee007 │ │ │ │ @ instruction: 0xf8539f01 │ │ │ │ @ instruction: 0xf8538022 │ │ │ │ ldrmi r2, [r0, #41] @ 0x29 │ │ │ │ @ instruction: 0xf81cd1ea │ │ │ │ - bcs 197fc <__assert_fail@plt+0x178d4> │ │ │ │ + bcs 196c4 <__assert_fail@plt+0x1779c> │ │ │ │ pop {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ strdcs r8, [r0], -r8 @ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdavs r3, {r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4618b113 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -12111,15 +12033,15 @@ │ │ │ │ @ instruction: 0x461a4770 │ │ │ │ svclt 0x0000e7ee │ │ │ │ cmnlt r8, r3, lsl #12 │ │ │ │ cmplt r8, r0, lsl #16 │ │ │ │ smlalbtlt r6, fp, r3, r8 │ │ │ │ ldmdavs fp, {r3, r4, r9, sl, lr}^ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blcs 27f88 <__assert_fail@plt+0x26060> │ │ │ │ + blcs 27e50 <__assert_fail@plt+0x25f28> │ │ │ │ @ instruction: 0x4770d1f8 │ │ │ │ @ instruction: 0x47706898 │ │ │ │ svclt 0x00004770 │ │ │ │ andcs fp, r0, #64, 2 │ │ │ │ andcc fp, r1, #8, 10 @ 0x2000000 │ │ │ │ @ instruction: 0xffe8f7ff │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @@ -12129,36 +12051,36 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ strmi fp, [r3], -r8, lsr #2 │ │ │ │ stmdacs r0, {r6, fp, sp, lr} │ │ │ │ @ instruction: 0x4618d1fb │ │ │ │ @ instruction: 0x46034770 │ │ │ │ svclt 0x0000e7fb │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ - blx ff2cbcae <__assert_fail@plt+0xff2c9d86> │ │ │ │ + @ instruction: 0xf824f7fb │ │ │ │ stmib r0, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ eorvs r3, r0, r0, lsl #8 │ │ │ │ subsvs fp, r8, r3, lsl #2 │ │ │ │ addvs r6, r3, r3, lsr #17 │ │ │ │ stmiavs r2!, {r0, r1, r3, r5, r8, ip, sp, pc} │ │ │ │ ldmvs r2, {r1, r3, r4, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00084294 │ │ │ │ ldclt 0, cr6, [r0, #-864] @ 0xfffffca0 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ - blx fedcbcd6 <__assert_fail@plt+0xfedc9dae> │ │ │ │ + @ instruction: 0xf810f7fb │ │ │ │ stmib r0, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ rsbvs r4, r0, r0, lsl #6 │ │ │ │ andsvs fp, r8, r3, lsl #2 │ │ │ │ addvs r6, r3, r3, lsr #17 │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ - blx fea4bcf2 <__assert_fail@plt+0xfea49dca> │ │ │ │ + @ instruction: 0xf802f7fb │ │ │ │ stmiavs r3!, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ addvs fp, r4, r3, lsl r9 │ │ │ │ ldclt 0, cr6, [r0, #-896] @ 0xfffffc80 │ │ │ │ - svc 0x0076f7f3 │ │ │ │ + ldmda r2, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ @ instruction: 0xb1284603 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ stmvs r0, {r0, r8, r9, ip, sp} │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0x47704618 │ │ │ │ @ instruction: 0xb1284603 │ │ │ │ @@ -12174,192 +12096,192 @@ │ │ │ │ @ instruction: 0xb1284603 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ stmiavs r0, {r0, r8, r9, ip, sp}^ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0x47704618 │ │ │ │ @ instruction: 0x4604b5f8 │ │ │ │ @ instruction: 0x6700e9d0 │ │ │ │ - b 11a7f8c <__assert_fail@plt+0x11a6064> │ │ │ │ + b 11a7e54 <__assert_fail@plt+0x11a5f2c> │ │ │ │ @ instruction: 0x432b0307 │ │ │ │ stmiavs r0, {r2, r3, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ffb128 │ │ │ │ stmiavs r0!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ smlatblt r6, r5, r8, r6 │ │ │ │ tstlt r7, r7, ror r0 │ │ │ │ tstlt r5, lr, lsr r0 │ │ │ │ addsmi r6, ip, #15400960 @ 0xeb0000 │ │ │ │ strtmi sp, [r0], -r9 │ │ │ │ - stc2 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ + @ instruction: 0xf882f7fb │ │ │ │ ldrtmi fp, [r0], -lr, lsl #2 │ │ │ │ strdlt fp, [r7, #-216]! @ 0xffffff28 │ │ │ │ @ instruction: 0x4630463e │ │ │ │ @ instruction: 0x4620bdf8 │ │ │ │ cmplt pc, pc, ror #1 │ │ │ │ svclt 0x00082e00 │ │ │ │ - @ instruction: 0xf7fa463e │ │ │ │ - @ instruction: 0x4630fc19 │ │ │ │ + @ instruction: 0xf7fb463e │ │ │ │ + @ instruction: 0x4630f873 │ │ │ │ stmdami lr, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7f34478 │ │ │ │ - strb lr, [sl, r8, lsr #31]! │ │ │ │ - ldc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + @ instruction: 0xf7f44478 │ │ │ │ + strb lr, [sl, r4, asr #16]! │ │ │ │ + @ instruction: 0xf86af7fb │ │ │ │ strb r4, [r6, lr, lsr #12]! │ │ │ │ - blx fcbdc6 <__assert_fail@plt+0xfc9e9e> │ │ │ │ + @ instruction: 0xff98f7fa │ │ │ │ strmi r6, [r7], -r3, ror #16 │ │ │ │ movwmi lr, #2496 @ 0x9c0 │ │ │ │ tstlt r3, r0, rrx │ │ │ │ ldmib r4, {r3, r4, sp, lr}^ │ │ │ │ ldmdbvs fp!, {r1, sp} │ │ │ │ @ instruction: 0xf04360ba │ │ │ │ teqvs fp, r4, lsl #6 │ │ │ │ bicle r2, r2, r0, lsl #16 │ │ │ │ strb r6, [r9, r5, lsr #17] │ │ │ │ - muleq r0, r8, sp │ │ │ │ + @ instruction: 0x00009db0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ffb351 │ │ │ │ @ instruction: 0x4604fef9 │ │ │ │ movwlt r7, #47155 @ 0xb833 │ │ │ │ @ instruction: 0xf8df4f13 │ │ │ │ - ldrbtmi r8, [pc], #-80 @ de20 <__assert_fail@plt+0xbef8> │ │ │ │ + ldrbtmi r8, [pc], #-80 @ dce8 <__assert_fail@plt+0xbdc0> │ │ │ │ strd r4, [r2], -r8 │ │ │ │ stmdavs r4!, {r2, r4, r6, r7, r8, ip, sp, pc}^ │ │ │ │ ldrtmi fp, [r9], -r4, asr #3 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - @ instruction: 0x4645fb17 │ │ │ │ + @ instruction: 0x4645ff71 │ │ │ │ @ instruction: 0x46034639 │ │ │ │ tstlt r3, r0, lsr #12 │ │ │ │ - blx 44be2a <__assert_fail@plt+0x449f02> │ │ │ │ + @ instruction: 0xff6af7fa │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - svc 0x00acf7f3 │ │ │ │ + stmda r8, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r2, r3, r4, r5, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r3, r4, r6, r7, fp, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r2, [r0], -r0, lsl #8 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrb r4, [r5, ip, lsl #12] │ │ │ │ - ldrdeq r0, [r2], -sl │ │ │ │ - @ instruction: 0x000043bc │ │ │ │ + andeq r0, r2, r2, lsl r7 │ │ │ │ + strdeq r4, [r0], -r4 @ │ │ │ │ @ instruction: 0x4606b5f8 │ │ │ │ tstlt r9, #8, 12 @ 0x800000 │ │ │ │ mcr2 7, 6, pc, cr4, cr15, {7} @ │ │ │ │ ldmdavc r3!, {r2, r9, sl, lr} │ │ │ │ ldcmi 1, cr11, [r0, #-876] @ 0xfffffc94 │ │ │ │ ldrbtmi r4, [sp], #-3856 @ 0xfffff0f0 │ │ │ │ and r4, r2, pc, ror r4 │ │ │ │ stmdavs r4!, {r2, r3, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4629b19c │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - strtmi pc, [r9], -r3, ror #21 │ │ │ │ + qasxmi pc, r9, sp @ │ │ │ │ @ instruction: 0x4602463b │ │ │ │ tstlt r2, r0, lsr #12 │ │ │ │ - blx ff74be90 <__assert_fail@plt+0xff749f68> │ │ │ │ + @ instruction: 0xff36f7fa │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7f34631 │ │ │ │ - stmdacs r0, {r2, r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r8, r9, sl, fp, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -sl, ror #3 │ │ │ │ strcs fp, [r0], #-3576 @ 0xfffff208 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ ldrb r4, [ip, ip, lsl #12] │ │ │ │ - andeq r0, r2, r2, ror r7 │ │ │ │ - andeq r4, r0, r4, asr r3 │ │ │ │ + andeq r0, r2, sl, lsr #13 │ │ │ │ + andeq r4, r0, ip, lsl #9 │ │ │ │ @ instruction: 0x4606b5f8 │ │ │ │ tstlt fp, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ @ instruction: 0x4604fe9d │ │ │ │ ldcmi 1, cr11, [r1, #-960] @ 0xfffffc40 │ │ │ │ ldrbtmi r4, [sp], #-3857 @ 0xfffff0ef │ │ │ │ and r4, r3, pc, ror r4 │ │ │ │ mrc2 7, 4, pc, cr4, cr15, {7} │ │ │ │ @ instruction: 0xb1a84604 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx fed4bee0 <__assert_fail@plt+0xfed49fb8> │ │ │ │ + @ instruction: 0xff0ef7fa │ │ │ │ ldrtmi r4, [fp], -r9, lsr #12 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7fab112 │ │ │ │ - strmi pc, [r3], -sp, lsr #21 │ │ │ │ + strmi pc, [r3], -r7, lsl #30 │ │ │ │ @ instruction: 0x46314618 │ │ │ │ mcr2 7, 2, pc, cr8, cr15, {7} @ │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ rscle r2, r7, r0, lsl #22 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ strtmi r2, [r0], -r0, lsl #8 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - andeq r0, r2, r6, lsl r7 │ │ │ │ - strdeq r4, [r0], -r8 │ │ │ │ + andeq r0, r2, lr, asr #12 │ │ │ │ + andeq r4, r0, r0, lsr r4 │ │ │ │ @ instruction: 0x4606b5f8 │ │ │ │ tstlt fp, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ @ instruction: 0x4604fe95 │ │ │ │ ldcmi 1, cr11, [r1, #-960] @ 0xfffffc40 │ │ │ │ ldrbtmi r4, [sp], #-3857 @ 0xfffff0ef │ │ │ │ and r4, r3, pc, ror r4 │ │ │ │ mcr2 7, 4, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xb1a84604 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx fe14bf40 <__assert_fail@plt+0xfe14a018> │ │ │ │ + mrc2 7, 6, pc, cr14, cr10, {7} │ │ │ │ ldrtmi r4, [fp], -r9, lsr #12 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7fab112 │ │ │ │ - @ instruction: 0x4603fa7d │ │ │ │ + @ instruction: 0x4603fed7 │ │ │ │ @ instruction: 0x46314618 │ │ │ │ mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ rscle r2, r7, r0, lsl #22 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ strtmi r2, [r0], -r0, lsl #8 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - @ instruction: 0x000206b6 │ │ │ │ - muleq r0, r8, r2 │ │ │ │ + andeq r0, r2, lr, ror #11 │ │ │ │ + ldrdeq r4, [r0], -r0 │ │ │ │ @ instruction: 0xf7fab508 │ │ │ │ - tstplt r8, r3, ror #20 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xb108febd │ │ │ │ tstvs r3, r4, lsl #6 │ │ │ │ svclt 0x0000bd08 │ │ │ │ stmvs r3, {r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4618b11b │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xe62b4770 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ stmiavs r3!, {r2, r5, r8, ip, sp, pc} │ │ │ │ ldrmi fp, [ip], -fp, asr #2 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ pop {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4010 │ │ │ │ - @ instruction: 0x4620bb15 │ │ │ │ + strtmi fp, [r0], -pc, ror #30 │ │ │ │ mrc2 7, 0, pc, cr10, cr15, {7} │ │ │ │ ldmdblt r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ffe7f2 │ │ │ │ stmdavs r0!, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ pop {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4010 │ │ │ │ - svclt 0x0000bb03 │ │ │ │ - blx fecd4820 <__assert_fail@plt+0xfecd28f8> │ │ │ │ + svclt 0x0000bf5d │ │ │ │ + blx fecd46e8 <__assert_fail@plt+0xfecd27c0> │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00082900 │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ movwcs fp, #7944 @ 0x1f08 │ │ │ │ teqle r8, r0, lsl #22 │ │ │ │ addmi r6, r3, #13303808 @ 0xcb0000 │ │ │ │ stmiavs r3, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r4, r2, fp, lsl #5 │ │ │ │ ldrbtlt r6, [r0], #2123 @ 0x84b │ │ │ │ ldmib r0, {r3, r4, r7, r9, lr}^ │ │ │ │ eorle r5, sp, r0, lsl #4 │ │ │ │ - blne 1a8054 <__assert_fail@plt+0x1a612c> │ │ │ │ + blne 1a7f1c <__assert_fail@plt+0x1a5ff4> │ │ │ │ @ instruction: 0xf686fab6 │ │ │ │ addsmi r0, r1, #1933312 @ 0x1d8000 │ │ │ │ @ instruction: 0x2600bf14 │ │ │ │ streq pc, [r1], -r6 │ │ │ │ @ instruction: 0xf8d16887 │ │ │ │ - bllt 15be05c <__assert_fail@plt+0x15bc134> │ │ │ │ + bllt 15bdf24 <__assert_fail@plt+0x15bbffc> │ │ │ │ rsbvs fp, r9, r5, lsl #2 │ │ │ │ tstlt r2, sp │ │ │ │ subvs r6, sl, r1, lsl r0 │ │ │ │ ldmvs sl!, {r0, r1, r2, r3, r4, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00084290 │ │ │ │ strdvs r6, [pc], r9 │ │ │ │ rsbvs fp, r0, r4, lsl #2 │ │ │ │ @@ -12381,353 +12303,520 @@ │ │ │ │ andvs r6, sp, r9, rrx │ │ │ │ andsvs fp, r8, r3, lsl #2 │ │ │ │ movwne lr, #2496 @ 0x9c0 │ │ │ │ svccs 0x00006048 │ │ │ │ ldmvs fp!, {r0, r1, r2, r5, r6, r7, ip, lr, pc}^ │ │ │ │ svclt 0x00084298 │ │ │ │ @ instruction: 0xe7e260f9 │ │ │ │ - blmi ce097c <__assert_fail@plt+0xcdea54> │ │ │ │ + blmi ce0844 <__assert_fail@plt+0xcde91c> │ │ │ │ push {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strdlt r4, [r4], r0 │ │ │ │ @ instruction: 0x460c58d3 │ │ │ │ strcs r4, [r0], -r5, lsl #12 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx bcc0b8 <__assert_fail@plt+0xbca190> │ │ │ │ + mcr2 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ stmdaeq r4, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ sbcvs r4, r6, r1, lsr #12 │ │ │ │ stmib r0, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ andvs r6, r6, r1, lsl #12 │ │ │ │ @ instruction: 0xff86f7ff │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - ldrtmi pc, [r9], -r5, lsl #21 @ │ │ │ │ + @ instruction: 0x4639fedf │ │ │ │ @ instruction: 0xf7fa4640 │ │ │ │ - stccs 8, cr15, [r0, #-308] @ 0xfffffecc │ │ │ │ + stccs 12, cr15, [r0, #-668] @ 0xfffffd64 │ │ │ │ stmiavs sp!, {r1, r4, r5, ip, lr, pc}^ │ │ │ │ stmiavs fp!, {r0, r2, r7, r8, r9, ip, sp, pc} │ │ │ │ eorsle r2, r9, r0, lsl #22 │ │ │ │ ldmvs r2, {r1, r3, r4, r9, sl, lr} │ │ │ │ - bcs 1b90c <__assert_fail@plt+0x199e4> │ │ │ │ + bcs 1b7d4 <__assert_fail@plt+0x198ac> │ │ │ │ @ instruction: 0xf1c6d1fb │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ movwlt r0, #14848 @ 0x3a00 │ │ │ │ andcs r4, r0, #28, 12 @ 0x1c00000 │ │ │ │ andcc r6, r1, #164, 16 @ 0xa40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstle fp, #536870923 @ 0x2000000b │ │ │ │ strcc r6, [r1], #-2203 @ 0xfffff765 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - bl 28c928 <__assert_fail@plt+0x28aa00> │ │ │ │ + bl 28d958 <__assert_fail@plt+0x28ba30> │ │ │ │ strmi r0, [r2], -r4, lsl #2 │ │ │ │ - bge c883c <__assert_fail@plt+0xc6914> │ │ │ │ - bge 48848 <__assert_fail@plt+0x46920> │ │ │ │ + bge c8704 <__assert_fail@plt+0xc67dc> │ │ │ │ + bge 48710 <__assert_fail@plt+0x467e8> │ │ │ │ @ instruction: 0xf7fa4640 │ │ │ │ - @ instruction: 0x4628f851 │ │ │ │ + strtmi pc, [r8], -fp, lsr #25 │ │ │ │ stc2l 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xb1284605 │ │ │ │ - blcs 28360 <__assert_fail@plt+0x26438> │ │ │ │ + blcs 28228 <__assert_fail@plt+0x26300> │ │ │ │ stmdblt lr, {r1, r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xe7e74634 │ │ │ │ - blmi 220984 <__assert_fail@plt+0x21ea5c> │ │ │ │ + blmi 22084c <__assert_fail@plt+0x21e924> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls e81d0 <__assert_fail@plt+0xe62a8> │ │ │ │ + blls e8098 <__assert_fail@plt+0xe6170> │ │ │ │ qaddle r4, sl, r5 │ │ │ │ andlt r4, r4, r8, lsr r6 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ bfi r4, lr, (invalid: 12:8) │ │ │ │ - ldcl 7, cr15, [r4, #-972]! @ 0xfffffc34 │ │ │ │ - andeq pc, r1, ip, asr sp @ │ │ │ │ + mrc 7, 0, APSR_nzcv, cr0, cr3, {7} │ │ │ │ + muleq r1, r4, lr │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - @ instruction: 0x0001fcb0 │ │ │ │ - stcmi 5, cr11, [r7, #-224] @ 0xffffff20 │ │ │ │ - stmdavs ip!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0x4610b13c │ │ │ │ - @ instruction: 0xf7ff602a │ │ │ │ - movwcs pc, #3849 @ 0xf09 @ │ │ │ │ - eorvs r4, fp, r0, lsr #12 │ │ │ │ - @ instruction: 0x4614bd38 │ │ │ │ + andeq pc, r1, r8, ror #27 │ │ │ │ + stmdacs r1, {r3, r4, r5, r8, sl, ip, sp, pc} │ │ │ │ + ldrmi r4, [r4], -fp, lsl #22 │ │ │ │ + stcle 4, cr4, [r7, #-492] @ 0xfffffe14 │ │ │ │ + strmi r4, [sp], -sl, lsl #20 │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r7, fp, ip, lr} │ │ │ │ + stmdavs r8, {r0, r1, r5, r8, fp, ip, sp, pc}^ │ │ │ │ + mcr 7, 3, pc, cr10, cr3, {7} @ │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - andeq sp, r2, r0, ror pc │ │ │ │ - ldrblt r4, [r0, #-2843]! @ 0xfffff4e5 │ │ │ │ - @ instruction: 0x4615447b │ │ │ │ - tstlt r8, r8, lsl r8 │ │ │ │ - mrc2 7, 7, pc, cr8, cr15, {7} │ │ │ │ - @ instruction: 0xf94cf7fa │ │ │ │ - ldrbtmi r4, [lr], #-3607 @ 0xfffff1e9 │ │ │ │ - strtmi r4, [r8], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf7ff6033 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - strtmi r4, [r0], -r4, lsl #12 │ │ │ │ - @ instruction: 0xff6cf7ff │ │ │ │ - bicslt r6, ip, r0, lsr r0 │ │ │ │ - @ instruction: 0xf7ff6864 │ │ │ │ - strmi pc, [r1], -r1, lsl #27 │ │ │ │ - mvnsle r2, r0, lsl #24 │ │ │ │ - cdpmi 6, 0, cr4, cr14, cr8, {0} │ │ │ │ - ldc2 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ - @ instruction: 0xf7ff4628 │ │ │ │ - ldrbtmi pc, [lr], #-3401 @ 0xfffff2b7 @ │ │ │ │ - ldmdavs r0!, {r2, r9, sl, lr} │ │ │ │ - mcr2 7, 6, pc, cr14, cr15, {7} @ │ │ │ │ - eorsvs r3, r0, r1, lsl #24 │ │ │ │ - @ instruction: 0xf7ffd004 │ │ │ │ - stccc 13, cr15, [r1], {5} │ │ │ │ - mvnsle r6, r0, lsr r0 │ │ │ │ - ldcllt 6, cr4, [r0, #-160]! @ 0xffffff60 │ │ │ │ - stc2l 7, cr15, [r6, #-1020]! @ 0xfffffc04 │ │ │ │ - strb r4, [r5, r1, lsl #12]! │ │ │ │ - andeq sp, r2, ip, asr #30 │ │ │ │ - andeq sp, r2, sl, lsr pc │ │ │ │ - andeq sp, r2, r6, lsl #30 │ │ │ │ + @ instruction: 0xf962f7f5 │ │ │ │ + @ instruction: 0xf7f36868 │ │ │ │ + @ instruction: 0xf7f5ee64 │ │ │ │ + @ instruction: 0x4620f81b │ │ │ │ + svclt 0x0000bd38 │ │ │ │ + @ instruction: 0x0001fdb8 │ │ │ │ + andeq r0, r0, r0, ror #3 │ │ │ │ + ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ + ldcvc 5, cr15, [r6, #-692]! @ 0xfffffd4c │ │ │ │ + mrcge 13, 1, r4, cr5, cr2, {4} │ │ │ │ + @ instruction: 0x21004b92 │ │ │ │ + @ instruction: 0x4604447d │ │ │ │ + rscsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ + stmiapl fp!, {r1, r2, r4, r5, fp, sp, pc}^ │ │ │ │ + @ instruction: 0x93b5681b │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + @ instruction: 0xf7f36031 │ │ │ │ + blmi fe349b28 <__assert_fail@plt+0xfe347c00> │ │ │ │ + strtmi r4, [r0], -ip, lsl #19 │ │ │ │ + bmi fe31f2ac <__assert_fail@plt+0xfe31d384> │ │ │ │ + andhi pc, r1, r3, asr r8 @ │ │ │ │ + @ instruction: 0x4641589b │ │ │ │ + @ instruction: 0xf7fa681f │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x4641d036 │ │ │ │ + @ instruction: 0xf7fa4620 │ │ │ │ + andcs pc, r5, #8256 @ 0x2040 │ │ │ │ + stmmi r5, {r0, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f34478 │ │ │ │ + bllt 1649cb0 <__assert_fail@plt+0x1647d88> │ │ │ │ + strtmi r4, [r0], -r1, asr #12 │ │ │ │ + ldc2l 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ + rsbsle r2, r2, r0, lsl #16 │ │ │ │ + strtmi r4, [r0], -r1, asr #12 │ │ │ │ + ldc2l 7, cr15, [r0, #-1000]! @ 0xfffffc18 │ │ │ │ + blmi 1f9a114 <__assert_fail@plt+0x1f981ec> │ │ │ │ + andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + mrscs r9, (UNDEF: 1) │ │ │ │ + @ instruction: 0x4630447b │ │ │ │ + mcr 7, 3, pc, cr6, cr3, {7} @ │ │ │ │ + blcs 2c1e0 <__assert_fail@plt+0x2a2b8> │ │ │ │ + sbcshi pc, fp, r0 │ │ │ │ + @ instruction: 0xf0402f00 │ │ │ │ + ldrtmi r8, [r0], -lr, lsl #1 │ │ │ │ + mcr 7, 0, pc, cr14, cr3, {7} @ │ │ │ │ + blmi 1be0afc <__assert_fail@plt+0x1bdebd4> │ │ │ │ + ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ + blls fed68198 <__assert_fail@plt+0xfed66270> │ │ │ │ + @ instruction: 0xf040405a │ │ │ │ + @ instruction: 0x463880d3 │ │ │ │ + ldcvc 5, cr15, [r6, #-52]! @ 0xffffffcc │ │ │ │ + @ instruction: 0x87f0e8bd │ │ │ │ + strtmi r4, [r0], -r1, asr #12 │ │ │ │ + stc2l 7, cr15, [sl, #-1000] @ 0xfffffc18 │ │ │ │ + suble r2, sl, r0, lsl #16 │ │ │ │ + strtmi r4, [r0], -r1, asr #12 │ │ │ │ + stc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ + ldrbtmi r4, [r9], #-2410 @ 0xfffff696 │ │ │ │ + ldcl 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ + stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ + stmdavc r4, {r0, r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ + stmdaeq ip, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0002c00 │ │ │ │ + @ instruction: 0xf7f380b3 │ │ │ │ + strbmi lr, [r3], -ip, lsl #28 │ │ │ │ + and r6, r4, r1, lsl #16 │ │ │ │ + blmi 8c188 <__assert_fail@plt+0x8a260> │ │ │ │ + svcmi 0x0001f815 │ │ │ │ + @ instruction: 0xf831b11c │ │ │ │ + ldreq r2, [r0], #20 │ │ │ │ + ldclmi 5, cr13, [lr, #-984] @ 0xfffffc28 │ │ │ │ + andsvc r2, sl, r0, lsl #4 │ │ │ │ + stmdavc fp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ + adcsle r2, fp, r0, lsl #22 │ │ │ │ + ldrtmi r3, [r4], -r1, lsl #10 │ │ │ │ + eorvc lr, r3, r6 │ │ │ │ + blcc 8c1f8 <__assert_fail@plt+0x8a2d0> │ │ │ │ + svccs 0x0001f804 │ │ │ │ + adcsle r2, r1, r0, lsl #22 │ │ │ │ + mvnsle r2, sl, lsr #22 │ │ │ │ + @ instruction: 0xf7f34620 │ │ │ │ + @ instruction: 0x4641edf6 │ │ │ │ + andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + @ instruction: 0xf7f34420 │ │ │ │ + strtmi lr, [r9], -r4, lsl #27 │ │ │ │ + @ instruction: 0xf5021a22 │ │ │ │ + @ instruction: 0xf7f37200 │ │ │ │ + stmdami lr, {r4, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ + @ instruction: 0xf876f002 │ │ │ │ + stmdami ip, {r1, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + andcc r4, r5, r8, ror r4 │ │ │ │ + strbmi lr, [r1], -sp, lsl #15 │ │ │ │ + @ instruction: 0xf7fa4620 │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x4641d090 │ │ │ │ + @ instruction: 0xf7fa4620 │ │ │ │ + strdcs pc, [r0, #-195] @ 0xffffff3d │ │ │ │ + ldcl 7, cr15, [r8, #972] @ 0x3cc │ │ │ │ + stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8dfd086 │ │ │ │ + ldrbtmi r9, [r9], #268 @ 0x10c │ │ │ │ + strbmi lr, [r1], -pc │ │ │ │ + @ instruction: 0xf7fa4620 │ │ │ │ + addmi pc, r5, #58624 @ 0xe500 │ │ │ │ + mulge r0, r5, r8 │ │ │ │ + @ instruction: 0xf7f3d918 │ │ │ │ + stmdavs r3, {r1, r2, r4, r5, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ + andscc pc, sl, r3, lsr r8 @ │ │ │ │ + ldrle r0, [r1], #-1177 @ 0xfffffb67 │ │ │ │ + strbmi r3, [r1], -r1, lsl #26 │ │ │ │ + @ instruction: 0xf7fa4620 │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + strbmi sp, [r8], -r9, ror #3 │ │ │ │ + @ instruction: 0xf7f5e7eb │ │ │ │ + @ instruction: 0x4630f87d │ │ │ │ + ldcl 7, cr15, [lr, #-972]! @ 0xfffffc34 │ │ │ │ + @ instruction: 0xf7f42700 │ │ │ │ + @ instruction: 0xe76bff35 │ │ │ │ + stmdaeq ip, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ + svceq 0x0000f1ba │ │ │ │ + @ instruction: 0xf7f3d040 │ │ │ │ + @ instruction: 0x4643ed98 │ │ │ │ + and r6, r6, r1, lsl #16 │ │ │ │ + blge 8c270 <__assert_fail@plt+0x8a348> │ │ │ │ + svcge 0x0001f815 │ │ │ │ + svceq 0x0000f1ba │ │ │ │ + @ instruction: 0xf831d003 │ │ │ │ + ldreq r2, [r2], #26 │ │ │ │ + stcmi 5, cr13, [r7, #-976]! @ 0xfffffc30 │ │ │ │ + andsvc r2, sl, r0, lsl #4 │ │ │ │ + @ instruction: 0xf895447d │ │ │ │ + blcs 1a684 <__assert_fail@plt+0x1875c> │ │ │ │ + svcge 0x0044f43f │ │ │ │ + strne pc, [r1, #-517] @ 0xfffffdfb │ │ │ │ + and r4, r7, r4, lsr r6 │ │ │ │ + @ instruction: 0xf8157023 │ │ │ │ + @ instruction: 0xf8043b01 │ │ │ │ + blcs 19ea0 <__assert_fail@plt+0x17f78> │ │ │ │ + svcge 0x0038f43f │ │ │ │ + mvnsle r2, sl, lsr #22 │ │ │ │ + @ instruction: 0xf7f34620 │ │ │ │ + @ instruction: 0x4641ed7c │ │ │ │ + andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + @ instruction: 0xf7f34420 │ │ │ │ + strtmi lr, [r9], -sl, lsl #26 │ │ │ │ + @ instruction: 0xf5021a22 │ │ │ │ + @ instruction: 0xf7f37200 │ │ │ │ + ldmdami r5, {r1, r2, r4, r8, sl, fp, sp, lr, pc} │ │ │ │ + ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ + @ instruction: 0xfffcf001 │ │ │ │ + @ instruction: 0xf04fe720 │ │ │ │ + @ instruction: 0xe72737ff │ │ │ │ + ldrb r4, [r8, -r3, asr #12] │ │ │ │ + strb r4, [ip, r3, asr #12] │ │ │ │ + stcl 7, cr15, [r2], {243} @ 0xf3 │ │ │ │ + andeq pc, r1, r4, ror sp @ │ │ │ │ + andeq r0, r0, r0, lsl #3 │ │ │ │ + andeq pc, r1, r4, asr sp @ │ │ │ │ + @ instruction: 0x000001b0 │ │ │ │ + andeq r0, r0, r0, ror #3 │ │ │ │ + andeq r9, r0, r0, lsl #19 │ │ │ │ + andeq r9, r0, r0, ror #18 │ │ │ │ + andeq pc, r1, r8, ror #25 │ │ │ │ + andeq r9, r0, sl, lsr #18 │ │ │ │ + andeq r0, r2, r0, ror r2 │ │ │ │ + @ instruction: 0x000098b6 │ │ │ │ + andeq r4, r0, r0 │ │ │ │ + ldrdeq r3, [r0], -r6 │ │ │ │ + andeq r0, r2, r4, lsl #3 │ │ │ │ + andeq r9, r0, r2, asr #15 │ │ │ │ + @ instruction: 0x4615b538 │ │ │ │ + ldmvs r4, {r1, r3, r4, r6, r8, ip, sp, pc}^ │ │ │ │ + and fp, r8, r4, lsl r9 │ │ │ │ + teqlt r4, r4, ror #16 │ │ │ │ + @ instruction: 0xf7ff4620 │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x4628d1f8 │ │ │ │ + @ instruction: 0x4628bd38 │ │ │ │ + mcr2 7, 5, pc, cr6, cr15, {7} @ │ │ │ │ + rscsle r2, r8, r0, lsl #16 │ │ │ │ + ldrbtmi r4, [r8], #-2050 @ 0xfffff7fe │ │ │ │ + @ instruction: 0xffbcf001 │ │ │ │ + ldclt 6, cr4, [r8, #-160]! @ 0xffffff60 │ │ │ │ + andeq r9, r0, r6, asr r7 │ │ │ │ addlt fp, r5, r0, lsr r5 │ │ │ │ - andcs r4, r0, #1114112 @ 0x110000 │ │ │ │ - @ instruction: 0x46114d11 │ │ │ │ - ldrbtmi r4, [r8], #-2833 @ 0xfffff4ef │ │ │ │ - strls r4, [r0, #-1149] @ 0xfffffb83 │ │ │ │ - andls r4, r3, fp, ror r4 │ │ │ │ - @ instruction: 0xf93af002 │ │ │ │ - @ instruction: 0x4c0f490e │ │ │ │ - ldrbtmi r9, [r9], #-2051 @ 0xfffff7fd │ │ │ │ - @ instruction: 0xf99cf002 │ │ │ │ - blmi 35f444 <__assert_fail@plt+0x35d51c> │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - ldrbtmi r4, [fp], #-1553 @ 0xfffff9ef │ │ │ │ - strls r9, [r3], #-1280 @ 0xfffffb00 │ │ │ │ - @ instruction: 0xf92af002 │ │ │ │ - stmdals r3, {r0, r3, r8, fp, lr} │ │ │ │ - andlt r4, r5, r9, ror r4 │ │ │ │ - ldrhtmi lr, [r0], -sp │ │ │ │ - stmiblt sl, {r1, ip, sp, lr, pc} │ │ │ │ - andeq r8, r0, lr, lsr #31 │ │ │ │ - andeq r3, r0, r4, lsr #31 │ │ │ │ - @ instruction: 0xffffff6d │ │ │ │ - andeq r9, r0, r6, lsr r9 │ │ │ │ - andeq r9, r0, r0, ror r9 │ │ │ │ - @ instruction: 0xffffff2b │ │ │ │ - andeq r9, r0, r8, ror #18 │ │ │ │ + andcs r4, r0, #6656 @ 0x1a00 │ │ │ │ + @ instruction: 0x46114b1a │ │ │ │ + ldrbtmi r4, [ip], #-2074 @ 0xfffff7e6 │ │ │ │ + strls r4, [r0], #-1147 @ 0xfffffb85 │ │ │ │ + ldcmi 4, cr4, [r9], {120} @ 0x78 │ │ │ │ + @ instruction: 0xf8a4f002 │ │ │ │ + blmi 6603d4 <__assert_fail@plt+0x65e4ac> │ │ │ │ + ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ + ldrbtmi r4, [fp], #-1144 @ 0xfffffb88 │ │ │ │ + strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ + @ instruction: 0xf0029003 │ │ │ │ + ldmdbmi r5, {r0, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r4, sl, fp, lr} │ │ │ │ + @ instruction: 0xf0024479 │ │ │ │ + ldrbtmi pc, [ip], #-2299 @ 0xfffff705 @ │ │ │ │ + movwcs r4, #3347 @ 0xd13 │ │ │ │ + @ instruction: 0x46194813 │ │ │ │ + ldrbtmi r4, [sp], #-1570 @ 0xfffff9de │ │ │ │ + strls r4, [r0, #-1144] @ 0xfffffb88 │ │ │ │ + @ instruction: 0xf888f002 │ │ │ │ + ldmdami r1, {r4, r8, sl, fp, lr} │ │ │ │ + ldrbtmi r2, [sp], #-768 @ 0xfffffd00 │ │ │ │ + addvc pc, r0, #4, 10 @ 0x1000000 │ │ │ │ + @ instruction: 0x46194478 │ │ │ │ + @ instruction: 0xf0029500 │ │ │ │ + andlt pc, r5, sp, ror r8 @ │ │ │ │ + svclt 0x0000bd30 │ │ │ │ + andeq r9, r0, r2, asr r7 │ │ │ │ + @ instruction: 0xfffffce9 │ │ │ │ + andeq r9, r0, r4, asr #14 │ │ │ │ + andeq r3, r0, r0, ror #28 │ │ │ │ + andeq r9, r0, ip, asr #14 │ │ │ │ + @ instruction: 0xffffff9f │ │ │ │ + andeq r9, r0, r0, asr #14 │ │ │ │ + andeq r0, r2, lr, rrx │ │ │ │ + andeq r9, r0, r6, asr #17 │ │ │ │ + @ instruction: 0x000098b8 │ │ │ │ + andeq r9, r0, sl, lsl #18 │ │ │ │ + strdeq r9, [r0], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stc 8, cr2, [sp, #-8]! │ │ │ │ - blmi 17f0ea4 <__assert_fail@plt+0x17eef7c> │ │ │ │ + blmi 17f1008 <__assert_fail@plt+0x17ef0e0> │ │ │ │ andls fp, r1, #137 @ 0x89 │ │ │ │ ldrbtmi r4, [sl], #-2654 @ 0xfffff5a2 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00040300 │ │ │ │ cdp 8, 0, cr6, cr8, cr11, {2} │ │ │ │ mulle r3, r0, sl │ │ │ │ ldrbtmi r4, [fp], #-2905 @ 0xfffff4a7 │ │ │ │ - bcc fe449ae0 <__assert_fail@plt+0xfe447bb8> │ │ │ │ + bcc fe449c44 <__assert_fail@plt+0xfe447d1c> │ │ │ │ @ instruction: 0xee184958 │ │ │ │ ldrbtmi r0, [r9], #-2704 @ 0xfffff570 │ │ │ │ - ldcl 7, cr15, [r6], #-972 @ 0xfffffc34 │ │ │ │ + bl ff14c3fc <__assert_fail@plt+0xff14a4d4> │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ addshi pc, r9, r0 │ │ │ │ svcge 0x0004ab05 │ │ │ │ tstcs r4, r1, lsl #4 │ │ │ │ mcr 6, 0, r4, cr8, cr12, {0} │ │ │ │ @ instruction: 0x46033a10 │ │ │ │ @ instruction: 0xf7f34638 │ │ │ │ - ldrbmi lr, [r3], -r8, lsl #26 │ │ │ │ + @ instruction: 0x4653ec56 │ │ │ │ tstcs r4, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f34620 │ │ │ │ - blmi 1349700 <__assert_fail@plt+0x13477d8> │ │ │ │ + blmi 134959c <__assert_fail@plt+0x1347674> │ │ │ │ ldrbtmi r9, [fp], #-2308 @ 0xfffff6fc │ │ │ │ addsmi r6, r1, #1703936 @ 0x1a0000 │ │ │ │ ldmdavs fp, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ addsmi r9, sl, #20480 @ 0x5000 │ │ │ │ stmdami r8, {r0, r1, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ - mrc 15, 0, APSR_nzcv, cr8, cr9, {6} │ │ │ │ + cdp 15, 1, cr15, cr8, cr7, {1} │ │ │ │ @ instruction: 0xf10d0a10 │ │ │ │ stmdbls r1, {r2, r3, r8, fp} │ │ │ │ - bleq 24a754 <__assert_fail@plt+0x24882c> │ │ │ │ - @ instruction: 0xff34f7f9 │ │ │ │ + bleq 24a8b8 <__assert_fail@plt+0x248990> │ │ │ │ + blx 104c470 <__assert_fail@plt+0x104a548> │ │ │ │ andcs r4, r1, #87031808 @ 0x5300000 │ │ │ │ strbmi r2, [r8], -r4, lsl #2 │ │ │ │ - stcl 7, cr15, [r4], #972 @ 0x3cc │ │ │ │ + ldc 7, cr15, [r2], #-972 @ 0xfffffc34 │ │ │ │ suble r2, sl, r0, lsl #16 │ │ │ │ andcs r4, r1, #87031808 @ 0x5300000 │ │ │ │ ldrbmi r2, [r8], -r4, lsl #2 │ │ │ │ - ldcl 7, cr15, [ip], {243} @ 0xf3 │ │ │ │ + stc 7, cr15, [sl], #-972 @ 0xfffffc34 │ │ │ │ andcc lr, r2, #3620864 @ 0x374000 │ │ │ │ rscle r4, sp, r3, lsl r3 │ │ │ │ - @ instruction: 0xf886f7fa │ │ │ │ + blx fe4cc49a <__assert_fail@plt+0xfe4ca572> │ │ │ │ strmi r9, [r0], r2, lsl #22 │ │ │ │ strcs fp, [r0], -r3, lsr #7 │ │ │ │ andcs r4, r1, #87031808 @ 0x5300000 │ │ │ │ ldrtmi r2, [r8], -r4, lsl #2 │ │ │ │ - stcl 7, cr15, [ip], {243} @ 0xf3 │ │ │ │ + ldc 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ andcc r9, r1, r4, lsl #16 │ │ │ │ - stcl 7, cr15, [r0], #972 @ 0x3cc │ │ │ │ + stc 7, cr15, [lr], #-972 @ 0xfffffc34 │ │ │ │ ldrbmi r9, [r3], -r4, lsl #20 │ │ │ │ strmi r2, [r5], -r1, lsl #2 │ │ │ │ - stcl 7, cr15, [r2], {243} @ 0xf3 │ │ │ │ + ldc 7, cr15, [r0], {243} @ 0xf3 │ │ │ │ ldrbmi r9, [r3], -r4, lsl #24 │ │ │ │ tstcs r4, r1, lsl #4 │ │ │ │ strpl r4, [lr, #-1592]! @ 0xfffff9c8 │ │ │ │ - ldc 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ + stc 7, cr15, [r8], {243} @ 0xf3 │ │ │ │ andcc r9, r1, r4, lsl #16 │ │ │ │ - stcl 7, cr15, [lr], {243} @ 0xf3 │ │ │ │ + ldc 7, cr15, [ip], {243} @ 0xf3 │ │ │ │ ldrbmi r9, [r3], -r4, lsl #20 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - ldc 7, cr15, [r0], #972 @ 0x3cc │ │ │ │ + bl fffcc4c8 <__assert_fail@plt+0xfffca5a0> │ │ │ │ strtmi r9, [r2], -r4, lsl #22 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fa54e6 │ │ │ │ - @ instruction: 0x4628f891 │ │ │ │ - stc 7, cr15, [ip], #-972 @ 0xfffffc34 │ │ │ │ + @ instruction: 0x4628fb9d │ │ │ │ + bl 1ecc4dc <__assert_fail@plt+0x1eca5b4> │ │ │ │ @ instruction: 0xf7f34620 │ │ │ │ - bls c945c <__assert_fail@plt+0xc7534> │ │ │ │ + bls c92f8 <__assert_fail@plt+0xc73d0> │ │ │ │ andls r3, r2, #4096 @ 0x1000 │ │ │ │ bicle r2, fp, r0, lsl #20 │ │ │ │ - beq 449c20 <__assert_fail@plt+0x447cf8> │ │ │ │ + beq 449d84 <__assert_fail@plt+0x447e5c> │ │ │ │ stmdbls r3, {r1, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff10f7f9 │ │ │ │ - blls 8827c <__assert_fail@plt+0x86354> │ │ │ │ + blx 74c514 <__assert_fail@plt+0x74a5ec> │ │ │ │ + blls 883e0 <__assert_fail@plt+0x864b8> │ │ │ │ ldmdbvs fp, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrle r0, [r3], #-1883 @ 0xfffff8a5 │ │ │ │ mrc 8, 0, r4, cr8, cr6, {0} │ │ │ │ ldrbtmi r1, [r8], #-2704 @ 0xfffff570 │ │ │ │ - @ instruction: 0xff72f001 │ │ │ │ - blmi 360c34 <__assert_fail@plt+0x35ed0c> │ │ │ │ + cdp2 0, 12, cr15, cr0, cr1, {0} │ │ │ │ + blmi 360d98 <__assert_fail@plt+0x35ee70> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 1e8454 <__assert_fail@plt+0x1e652c> │ │ │ │ + blls 1e85b8 <__assert_fail@plt+0x1e6690> │ │ │ │ tstle r1, sl, asr r0 │ │ │ │ andlt r9, r9, r1, lsl #16 │ │ │ │ - blhi c96ec <__assert_fail@plt+0xc77c4> │ │ │ │ + blhi c9850 <__assert_fail@plt+0xc7928> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ - @ instruction: 0x9001fcb5 │ │ │ │ + andls pc, r1, r7, ror #22 │ │ │ │ stmdami ip, {r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - bne fe449c6c <__assert_fail@plt+0xfe447d44> │ │ │ │ + bne fe449dd0 <__assert_fail@plt+0xfe447ea8> │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ - ubfx pc, r9, #30, #6 │ │ │ │ - stc 7, cr15, [r6], #-972 @ 0xfffffc34 │ │ │ │ + strb pc, [r5, r7, lsr #29]! @ │ │ │ │ + bl 1d4c548 <__assert_fail@plt+0x1d4a620> │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq pc, r1, lr, ror #22 │ │ │ │ - andeq r3, r0, r2, lsr #30 │ │ │ │ - andeq r6, r0, r2, lsl #24 │ │ │ │ - andeq r0, r2, r6, lsl #6 │ │ │ │ - andeq r9, r0, ip, lsl r9 │ │ │ │ - andeq r9, r0, lr, ror #16 │ │ │ │ - andeq pc, r1, ip, lsr #20 │ │ │ │ - strdeq r9, [r0], -r8 │ │ │ │ + andeq pc, r1, sl, lsl #20 │ │ │ │ + @ instruction: 0x00003dbe │ │ │ │ + andeq r6, r0, lr, lsr #25 │ │ │ │ + andeq r0, r2, r2, lsr #3 │ │ │ │ + andeq r9, r0, r4, asr #17 │ │ │ │ + andeq r9, r0, r6, lsl r8 │ │ │ │ + andeq pc, r1, r8, asr #17 │ │ │ │ + andeq r9, r0, r0, lsr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blmi d7a660 <__assert_fail@plt+0xd78738> │ │ │ │ - bmi d72c4c <__assert_fail@plt+0xd70d24> │ │ │ │ + blmi d7a7c4 <__assert_fail@plt+0xd7889c> │ │ │ │ + bmi d72db0 <__assert_fail@plt+0xd70e88> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ subsle r2, r1, r0, lsl #18 │ │ │ │ stmdbeq r4, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq ip, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - bleq 4a5a4 <__assert_fail@plt+0x4867c> │ │ │ │ + bleq 4a708 <__assert_fail@plt+0x487e0> │ │ │ │ @ instruction: 0xf8cd6973 │ │ │ │ teqlt r3, ip │ │ │ │ ldmvs fp, {r0, r9, sp} │ │ │ │ andcc r4, r1, #17825792 @ 0x1100000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ strtmi r9, [fp], -r3, lsl #2 │ │ │ │ tstcs r4, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f34648 │ │ │ │ - @ instruction: 0x462bec1a │ │ │ │ + strtmi lr, [fp], -r8, ror #22 │ │ │ │ tstcs r4, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f34640 │ │ │ │ - ldmdbvs r4!, {r2, r4, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmdbvs r4!, {r1, r5, r6, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf10db334 │ │ │ │ stmdavs r0!, {r4, r9, fp} │ │ │ │ - ldcl 7, cr15, [lr], #-972 @ 0xfffffc34 │ │ │ │ + bl ff34c5d4 <__assert_fail@plt+0xff34a6ac> │ │ │ │ andcs r4, r1, #45088768 @ 0x2b00000 │ │ │ │ strmi r2, [r7], -r4, lsl #2 │ │ │ │ smlsdls r4, r0, r6, r4 │ │ │ │ - stc 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ + bl 14cc5e4 <__assert_fail@plt+0x14ca6bc> │ │ │ │ strtmi r9, [fp], -r4, lsl #20 │ │ │ │ stmdavs r0!, {r0, r8, sp} │ │ │ │ - bl fffcc48c <__assert_fail@plt+0xfffca564> │ │ │ │ + bl 134c5f0 <__assert_fail@plt+0x134a6c8> │ │ │ │ @ instruction: 0xf7f36860 │ │ │ │ - strtmi lr, [fp], -lr, ror #24 │ │ │ │ + @ instruction: 0x462bebbc │ │ │ │ tstcs r4, r1, lsl #4 │ │ │ │ ldrbmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7f39704 │ │ │ │ - stmdavs r0!, {r2, r4, r5, r6, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ - bls 11fd88 <__assert_fail@plt+0x11de60> │ │ │ │ + stmdavs r0!, {r1, r6, r8, r9, fp, sp, lr, pc}^ │ │ │ │ + bls 11feec <__assert_fail@plt+0x11dfc4> │ │ │ │ @ instruction: 0xf7f32101 │ │ │ │ - stmiavs r4!, {r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r2, r3, r4, r5, r8, r9, fp, sp, lr, pc} │ │ │ │ bicsle r2, sl, r0, lsl #24 │ │ │ │ strdlt r6, [r1, -r1]! │ │ │ │ strtmi r9, [r8], -r1, lsl #20 │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ ldmdavs r6!, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1b52e00 │ │ │ │ - blmi 1a0d20 <__assert_fail@plt+0x19edf8> │ │ │ │ + blmi 1a0e84 <__assert_fail@plt+0x19ef5c> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 168570 <__assert_fail@plt+0x166648> │ │ │ │ + blls 1686d4 <__assert_fail@plt+0x1667ac> │ │ │ │ qaddle r4, sl, r2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f38ff0 │ │ │ │ - svclt 0x0000eba8 │ │ │ │ + svclt 0x0000eaf6 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq pc, r1, r8, asr #19 │ │ │ │ - andeq pc, r1, r0, lsl r9 @ │ │ │ │ + andeq pc, r1, r4, ror #16 │ │ │ │ + andeq pc, r1, ip, lsr #15 │ │ │ │ stmdacs r1, {r3, r4, r5, r6, r7, r8, sl, ip, sp, pc} │ │ │ │ @ instruction: 0x46154b1c │ │ │ │ stcle 4, cr4, [r3, #-492]! @ 0xfffffe14 │ │ │ │ ldmdavc sl!, {r0, r1, r2, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xd1212a2d │ │ │ │ ldmiblt sl!, {r1, r3, r4, r5, r6, fp, ip, sp, lr}^ │ │ │ │ ldmpl fp, {r3, r4, r9, fp, lr} │ │ │ │ tstlt ip, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0x46234e17 │ │ │ │ tstcs r4, r1, lsl #4 │ │ │ │ @ instruction: 0x4630447e │ │ │ │ - bl fed4c520 <__assert_fail@plt+0xfed4a5f8> │ │ │ │ + bl cc684 <__assert_fail@plt+0xca75c> │ │ │ │ ldcne 6, cr4, [r0, #-140]! @ 0xffffff74 │ │ │ │ tstcs r4, r1, lsl #4 │ │ │ │ - bl febcc52c <__assert_fail@plt+0xfebca604> │ │ │ │ + b fff4c690 <__assert_fail@plt+0xfff4a768> │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdami pc, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ - cdp2 0, 10, cr15, cr8, cr1, {0} │ │ │ │ + ldc2l 0, cr15, [r6, #4]! │ │ │ │ ldcllt 6, cr4, [r8, #160]! @ 0xa0 │ │ │ │ - ldrbtmi r4, [pc], #-3852 @ e57c <__assert_fail@plt+0xc654> │ │ │ │ + ldrbtmi r4, [pc], #-3852 @ e6e0 <__assert_fail@plt+0xc7b8> │ │ │ │ ldrtmi r4, [r8], -ip, lsl #18 │ │ │ │ @ instruction: 0xf7f34479 │ │ │ │ - @ instruction: 0x4604eb1a │ │ │ │ + strmi lr, [r4], -r8, ror #20 │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ ldrtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ - @ instruction: 0x4628fe97 │ │ │ │ + strtmi pc, [r8], -r5, ror #27 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - andeq pc, r1, r4, ror #17 │ │ │ │ + andeq pc, r1, r0, lsl #15 │ │ │ │ @ instruction: 0x000001b8 │ │ │ │ - strheq r0, [r2], -r4 │ │ │ │ - andeq r9, r0, lr, lsl r7 │ │ │ │ - andeq r3, r0, r2, ror #24 │ │ │ │ - andeq r3, r0, ip, asr #7 │ │ │ │ - ldrdeq r9, [r0], -r8 │ │ │ │ + andeq pc, r1, r0, asr pc @ │ │ │ │ + andeq r9, r0, r6, asr #13 │ │ │ │ + strdeq r3, [r0], -lr │ │ │ │ + andeq r3, r0, r8, ror #4 │ │ │ │ + andeq r9, r0, r0, lsl #13 │ │ │ │ addlt fp, r2, r0, lsl r5 │ │ │ │ andcs r4, r0, #2560 @ 0xa00 │ │ │ │ ldrmi r4, [r1], -sl, lsl #22 │ │ │ │ ldrbtmi r4, [ip], #-2058 @ 0xfffff7f6 │ │ │ │ strls r4, [r0], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ - blmi 24e3a0 <__assert_fail@plt+0x24c478> │ │ │ │ + blmi 24e23c <__assert_fail@plt+0x24c314> │ │ │ │ andcs r4, r0, #8, 16 @ 0x80000 │ │ │ │ @ instruction: 0x4611447b │ │ │ │ strls r4, [r0], #-1144 @ 0xfffffb88 │ │ │ │ - @ instruction: 0xff6af001 │ │ │ │ + cdp2 0, 11, cr15, cr8, cr1, {0} │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - strdeq r3, [r0], -r6 │ │ │ │ + muleq r0, r2, r7 │ │ │ │ @ instruction: 0xffffff59 │ │ │ │ - andeq r9, r0, r4, ror #13 │ │ │ │ + andeq r9, r0, ip, lsl #13 │ │ │ │ @ instruction: 0xfffffcb5 │ │ │ │ - andeq r9, r0, r4, ror #13 │ │ │ │ + andeq r9, r0, ip, lsl #13 │ │ │ │ push {r0, r8, fp, sp} │ │ │ │ strdle r4, [r6], #-56 @ 0xffffffc8 │ │ │ │ ldrbvc lr, [r1, r1, lsl #22] │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ subsle r1, r2, pc, ror r0 │ │ │ │ @ instruction: 0x4604463b │ │ │ │ subsle r2, r4, r0, lsl #24 │ │ │ │ @@ -12774,176 +12863,176 @@ │ │ │ │ @ instruction: 0x463ee7b1 │ │ │ │ rsbsvs lr, r4, r4, ror #15 │ │ │ │ movwcs lr, #2020 @ 0x7e4 │ │ │ │ mrcle 0, 7, r6, cr15, cr11, {2} │ │ │ │ ldrlt r2, [r0, #-2049]! @ 0xfffff7ff │ │ │ │ addlt r4, r3, r4, lsl r6 │ │ │ │ stmdavs fp, {r0, r3, r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ - bcs b6c740 <__assert_fail@plt+0xb6a818> │ │ │ │ - bmi 8026e4 <__assert_fail@plt+0x8007bc> │ │ │ │ + bcs b6c8a4 <__assert_fail@plt+0xb6a97c> │ │ │ │ + bmi 802848 <__assert_fail@plt+0x800920> │ │ │ │ ands r4, r4, sl, ror r4 │ │ │ │ stmdbcs r1!, {r0, r3, r4, r6, fp, ip, sp, lr}^ │ │ │ │ - bcs b82794 <__assert_fail@plt+0xb8086c> │ │ │ │ + bcs b828f8 <__assert_fail@plt+0xb809d0> │ │ │ │ ldmdavc r9, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ eorle r2, ip, r4, ror #18 │ │ │ │ mvnsle r2, sp, lsr #20 │ │ │ │ - bcs 1cac860 <__assert_fail@plt+0x1caa938> │ │ │ │ + bcs 1cac9c4 <__assert_fail@plt+0x1caaa9c> │ │ │ │ ldmvc fp, {r0, r1, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrbtmi r4, [sl], #-2582 @ 0xfffff5ea │ │ │ │ - bmi 5c670c <__assert_fail@plt+0x5c47e4> │ │ │ │ + bmi 5c6870 <__assert_fail@plt+0x5c4948> │ │ │ │ @ instruction: 0x4620447a │ │ │ │ @ instruction: 0xf7ff9201 │ │ │ │ - strmi pc, [r5], -r7, asr #21 │ │ │ │ + @ instruction: 0x4605f979 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - @ instruction: 0xf7fffac3 │ │ │ │ - bls 8d36c <__assert_fail@plt+0x8b444> │ │ │ │ + @ instruction: 0xf7fff975 │ │ │ │ + bls 8cf98 <__assert_fail@plt+0x8b070> │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff3101 │ │ │ │ msrlt LR_mon, r9 │ │ │ │ tstlt sp, r5, lsr #17 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - strhtvs pc, [r8], #165 @ 0xa5 @ │ │ │ │ + rscvs pc, r8, r7, ror #18 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldmvc r9, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ bicsle r2, r0, r0, lsl #18 │ │ │ │ ldrbtmi r4, [sl], #-2567 @ 0xfffff5f9 │ │ │ │ ldmvc r9, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bicle r2, pc, r0, lsl #18 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ svclt 0x0000e7d9 │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ andeq r0, r0, r7, rrx │ │ │ │ andeq r0, r0, r5, lsr #1 │ │ │ │ andeq r0, r0, r7, rrx │ │ │ │ andeq r0, r0, r3, lsr #3 │ │ │ │ @ instruction: 0xf7f3b508 │ │ │ │ - vpadd.i8 d30, d21, d10 │ │ │ │ + vpmax.s8 q15, , q12 │ │ │ │ vorr.i32 , #22016 @ 0x00005600 │ │ │ │ - blx fe0e34d2 <__assert_fail@plt+0xfe0e15aa> │ │ │ │ - bl fe8d7380 <__assert_fail@plt+0xfe8d5458> │ │ │ │ - bl eb704 <__assert_fail@plt+0xe97dc> │ │ │ │ - bne ff00f494 <__assert_fail@plt+0xff00d56c> │ │ │ │ + blx fe0e3636 <__assert_fail@plt+0xfe0e170e> │ │ │ │ + bl fe8d74e4 <__assert_fail@plt+0xfe8d55bc> │ │ │ │ + bl eb868 <__assert_fail@plt+0xe9940> │ │ │ │ + bne ff00f5f8 <__assert_fail@plt+0xff00d6d0> │ │ │ │ stclt 8, cr3, [r8, #-4] │ │ │ │ strlt r4, [r8, #-2310] @ 0xfffff6fa │ │ │ │ - @ instruction: 0xf7f94479 │ │ │ │ - teqplt r0, r5, ror #28 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7fa4479 │ │ │ │ + teqplt r0, r1, ror r9 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ - stmib ip!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdb sl!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - andeq r6, r0, r0, lsr pc │ │ │ │ - andeq r6, r0, sl, lsl pc │ │ │ │ + andeq r6, r0, r4, asr r6 │ │ │ │ + andeq r6, r0, lr, lsr r6 │ │ │ │ ldrblt r6, [r0, #-2307]! @ 0xfffff6fd │ │ │ │ cdpmi 6, 4, cr4, cr7, cr4, {0} │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ ldmdblt r3, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - blcs 28bf0 <__assert_fail@plt+0x26cc8> │ │ │ │ + blcs 28d54 <__assert_fail@plt+0x26e2c> │ │ │ │ stmdbmi r4, {r1, r2, r3, r5, r6, ip, lr, pc}^ │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf7f99101 │ │ │ │ - stmdbls r1, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fa9101 │ │ │ │ + stmdbls r1, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r8], -r0, lsr #2 │ │ │ │ - mcr2 7, 2, pc, cr2, cr9, {7} @ │ │ │ │ + @ instruction: 0xf94ef7fa │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0x4620493e │ │ │ │ tstls r1, r9, ror r4 │ │ │ │ - mrc2 7, 1, pc, cr10, cr9, {7} │ │ │ │ + @ instruction: 0xf946f7fa │ │ │ │ stmdacs r0, {r0, r8, fp, ip, pc} │ │ │ │ ldmdbmi fp!, {r0, r1, r2, r6, ip, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xf7f99101 │ │ │ │ - stmdbls r1, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fa9101 │ │ │ │ + stmdbls r1, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r8], -r8, lsl #3 │ │ │ │ - mcr2 7, 1, pc, cr12, cr9, {7} @ │ │ │ │ + @ instruction: 0xf938f7fa │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ strtmi fp, [r8], -r0, lsr #18 │ │ │ │ @ instruction: 0xffbaf7ff │ │ │ │ teqle sl, r0, lsl #16 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi c02d08 <__assert_fail@plt+0xc00de0> │ │ │ │ + blmi c02e6c <__assert_fail@plt+0xc00f44> │ │ │ │ ldmpl r1!, {r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf7f99101 │ │ │ │ - stmdbls r1, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fa9101 │ │ │ │ + stmdbls r1, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r0], -r8, lsr #3 │ │ │ │ - @ instruction: 0xf7f99101 │ │ │ │ - stmdbls r1, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fa9101 │ │ │ │ + stmdbls r1, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [r4], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf7f94628 │ │ │ │ - orrslt pc, r0, fp, lsl #28 │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + orrslt pc, r0, r7, lsl r9 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr6, cr9, {7} @ │ │ │ │ + @ instruction: 0xf912f7fa │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f34070 │ │ │ │ - @ instruction: 0x4c21ba13 │ │ │ │ + @ instruction: 0x4c21b961 │ │ │ │ tstls r1, r8, lsr #12 │ │ │ │ - @ instruction: 0xf7f9447c │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fa447c │ │ │ │ + stmdacs r0, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmdbmi lr, {r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f34070 │ │ │ │ - strtmi fp, [r8], -r3, lsl #20 │ │ │ │ - stc2l 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ + @ instruction: 0x4628b951 │ │ │ │ + @ instruction: 0xf8f8f7fa │ │ │ │ adcsle r2, r2, r0, lsl #16 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs lr, r1, r0 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r3, r1, asr #3]! │ │ │ │ ldmpl r1!, {r0, r1, r2, r3, r8, r9, fp, lr}^ │ │ │ │ - @ instruction: 0xf7f99101 │ │ │ │ - stmdbls r1, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fa9101 │ │ │ │ + stmdbls r1, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - ldc2l 7, cr15, [r4, #996] @ 0x3e4 │ │ │ │ + @ instruction: 0xf8e0f7fa │ │ │ │ strmi r9, [r4], -r1, lsl #18 │ │ │ │ tstls r1, r8, lsr #12 │ │ │ │ - stc2l 7, cr15, [lr, #996] @ 0x3e4 │ │ │ │ + @ instruction: 0xf8daf7fa │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ ldrbtmi r4, [r9], #-2313 @ 0xfffff6f7 │ │ │ │ stcmi 7, cr14, [r9], {195} @ 0xc3 │ │ │ │ @ instruction: 0xe7f3447c │ │ │ │ - andeq pc, r1, r4, asr r6 @ │ │ │ │ - strdeq r6, [r0], -r6 @ │ │ │ │ - ldrdeq r6, [r0], -ip │ │ │ │ - andeq r6, r0, sl, asr #29 │ │ │ │ + strdeq pc, [r1], -r0 │ │ │ │ + andeq r6, r0, sl, lsl r6 │ │ │ │ + andeq r6, r0, r0, lsl #12 │ │ │ │ + andeq r6, r0, lr, ror #11 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - andeq r3, r0, r4, ror r9 │ │ │ │ - andeq r3, r0, r6, ror #18 │ │ │ │ - andeq r3, r0, r2, lsl r9 │ │ │ │ - andeq r3, r0, ip, lsl #18 │ │ │ │ + andeq r3, r0, r0, lsl r8 │ │ │ │ + andeq r3, r0, r2, lsl #16 │ │ │ │ + andeq r3, r0, lr, lsr #15 │ │ │ │ + andeq r3, r0, r8, lsr #15 │ │ │ │ strmi r4, [r8], -r3, lsl #12 │ │ │ │ smmla r7, r9, r6, r4 │ │ │ │ addlt fp, r4, r0, lsl r5 │ │ │ │ andcs r4, r0, #589824 @ 0x90000 │ │ │ │ ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - stc2l 0, cr15, [lr, #4] │ │ │ │ + ldc2 0, cr15, [ip, #-4] │ │ │ │ stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ andlt r4, r4, r9, ror r4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - cdplt 0, 2, cr15, cr14, cr1, {0} │ │ │ │ - andeq r9, r0, r2, asr #7 │ │ │ │ - andeq r9, r0, r8, asr #7 │ │ │ │ + ldcllt 0, cr15, [ip, #-4]! │ │ │ │ + andeq r9, r0, sl, ror #6 │ │ │ │ + andeq r9, r0, r0, ror r3 │ │ │ │ @ instruction: 0xfffffdb1 │ │ │ │ - andeq r9, r0, r4, asr #7 │ │ │ │ + andeq r9, r0, ip, ror #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xb1a47804 │ │ │ │ strmi r1, [r9], r6, asr #24 │ │ │ │ stmibne pc!, {r0, r2, r6, r7, r8, r9, lr} @ │ │ │ │ @ instruction: 0xf81846c8 │ │ │ │ strbmi r3, [r8], -r1, lsl #22 │ │ │ │ andle r4, fp, r3, lsr #5 │ │ │ │ - b 8cc928 <__assert_fail@plt+0x8caa00> │ │ │ │ + ldmdb r0!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movweq lr, #39848 @ 0x9ba8 │ │ │ │ addsmi r3, r8, #1 │ │ │ │ @ instruction: 0xf816d8f3 │ │ │ │ @ instruction: 0x2c004b01 │ │ │ │ strtmi sp, [r7], -sp, ror #3 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ svclt 0x000083f8 │ │ │ │ @@ -12963,35 +13052,35 @@ │ │ │ │ svclt 0x00049306 │ │ │ │ cdp 8, 0, cr6, cr8, cr11, {2} │ │ │ │ andle r3, r4, r0, lsl sl │ │ │ │ strbtcc pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ mcr 4, 0, r4, cr8, cr11, {3} │ │ │ │ @ instruction: 0xf8df3a10 │ │ │ │ svcge 0x000e1464 │ │ │ │ - beq 44a22c <__assert_fail@plt+0x448304> │ │ │ │ + beq 44a390 <__assert_fail@plt+0x448468> │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8074479 │ │ │ │ @ instruction: 0xf7f38c04 │ │ │ │ - strdls lr, [r3], -r0 │ │ │ │ + andls lr, r3, lr, lsr r8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf7f681ac │ │ │ │ - @ instruction: 0xf1a7f9c7 │ │ │ │ + @ instruction: 0xf1a7f915 │ │ │ │ ldrbmi r0, [r9], -ip, lsl #20 │ │ │ │ strbmi sl, [r1], sl, lsl #28 │ │ │ │ ldrbmi r4, [r0], -r4, lsl #12 │ │ │ │ - blx ff2cc9de <__assert_fail@plt+0xff2caab6> │ │ │ │ + mrc2 7, 6, pc, cr6, cr9, {7} │ │ │ │ ldrtcc pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ movwls r4, #17531 @ 0x447b │ │ │ │ strtcc pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ movwls r4, #38011 @ 0x947b │ │ │ │ strtcc pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ movwls r4, #21627 @ 0x547b │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf8daf7f6 │ │ │ │ + @ instruction: 0xf828f7f6 │ │ │ │ eorsle r2, fp, ip, lsl #16 │ │ │ │ @ instruction: 0xf000280e │ │ │ │ stmdacc r1, {r1, r2, r6, r8, pc} │ │ │ │ ldmle r3!, {r2, r3, fp, sp}^ │ │ │ │ @ instruction: 0xf853a302 │ │ │ │ ldrmi r2, [r3], #-32 @ 0xffffffe0 │ │ │ │ svclt 0x00004718 │ │ │ │ @@ -13007,952 +13096,863 @@ │ │ │ │ strdeq r0, [r0], -r5 │ │ │ │ strheq r0, [r0], -sp │ │ │ │ @ instruction: 0xffffffdd │ │ │ │ andeq r0, r0, r5, lsr r0 │ │ │ │ stmdaeq r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ movwls r2, #8961 @ 0x2301 │ │ │ │ @ instruction: 0xf7f34640 │ │ │ │ - ldmdavs r1!, {r2, r4, r7, r8, fp, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r1, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f9b04 │ │ │ │ strdls r3, [r0, -pc] │ │ │ │ strbmi r2, [r0], #-257 @ 0xfffffeff │ │ │ │ - stmib r8!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldm r6!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf89ef7f6 │ │ │ │ + @ instruction: 0xffecf7f5 │ │ │ │ bicle r2, r3, ip, lsl #16 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf8dbd004 │ │ │ │ smmlaeq fp, r0, r0, r3 │ │ │ │ teqphi fp, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [fp], #-3043 @ 0xfffff41d │ │ │ │ - blcs 28b1c <__assert_fail@plt+0x26bf4> │ │ │ │ + blcs 28c80 <__assert_fail@plt+0x26d58> │ │ │ │ cmpphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vadd.i8 q10, , │ │ │ │ mrc 3, 0, r0, cr8, cr8, {0} │ │ │ │ ldrbtmi r1, [r8], #-2576 @ 0xfffff5f0 │ │ │ │ @ instruction: 0xf00158e2 │ │ │ │ - @ instruction: 0x4620fbff │ │ │ │ - @ instruction: 0xf960f7f6 │ │ │ │ + strtmi pc, [r0], -sp, asr #22 │ │ │ │ + @ instruction: 0xf8aef7f6 │ │ │ │ @ instruction: 0xf50d49dc │ │ │ │ - bmi ff4a36d4 <__assert_fail@plt+0xff4a17ac> │ │ │ │ + bmi ff4a3838 <__assert_fail@plt+0xff4a1910> │ │ │ │ ldrbtmi r3, [r9], #-820 @ 0xfffffccc │ │ │ │ ldmdavs r1, {r1, r3, r7, fp, ip, lr} │ │ │ │ subsmi r6, r1, sl, lsl r8 │ │ │ │ orrshi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0xf50d4658 │ │ │ │ andlt r5, pc, r0, lsl #26 │ │ │ │ - blhi c9de4 <__assert_fail@plt+0xc7ebc> │ │ │ │ + blhi c9f48 <__assert_fail@plt+0xc8020> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x21226833 │ │ │ │ stmdaeq r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ movwls r4, #34328 @ 0x8618 │ │ │ │ - ldmdb r4, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmia r2!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi r9, [r0], -r7 │ │ │ │ - stmdb sl, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldm r8, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs lr, #31197 @ 0x79dd │ │ │ │ - bcs 1fd14 <__assert_fail@plt+0x1ddec> │ │ │ │ + bcs 1fe78 <__assert_fail@plt+0x1df50> │ │ │ │ adcshi pc, fp, r0 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf04f4bc9 │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf7f3447b │ │ │ │ - @ instruction: 0xe773e95a │ │ │ │ + ldrb lr, [r3, -r8, lsr #17]! │ │ │ │ stmdaeq r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f34640 │ │ │ │ - ldmdavs r5!, {r1, r2, r4, r5, r8, fp, sp, lr, pc} │ │ │ │ + ldmdavs r5!, {r2, r7, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4bc3 │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ strls r4, [r0, #-1147] @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7f34440 │ │ │ │ - strb lr, [r3, -sl, asr #18]! │ │ │ │ + @ instruction: 0xe763e898 │ │ │ │ stmdaeq r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f34640 │ │ │ │ - blmi fef88ff0 <__assert_fail@plt+0xfef870c8> │ │ │ │ + blmi fef88e8c <__assert_fail@plt+0xfef86f64> │ │ │ │ strbmi r4, [r2], -r9, asr #12 │ │ │ │ @ instruction: 0xf109447b │ │ │ │ ldmdahi fp, {r0, r8, fp} │ │ │ │ ldrbmi r4, [r0], -r4, lsl #13 │ │ │ │ andcc pc, ip, r8, lsr #16 │ │ │ │ - blx 5ccb56 <__assert_fail@plt+0x5cac2e> │ │ │ │ + mcr2 7, 1, pc, cr2, cr9, {7} @ │ │ │ │ @ instruction: 0xf8072300 │ │ │ │ strb r3, [sp, -r4, lsl #24] │ │ │ │ stmdaeq r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f34640 │ │ │ │ - ldmibmi r3!, {r4, r8, fp, sp, lr, pc} │ │ │ │ + ldmibmi r3!, {r1, r2, r3, r4, r6, fp, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1602 @ 0xfffff9be │ │ │ │ @ instruction: 0xc000f8b1 │ │ │ │ mul r2, r1, r8 │ │ │ │ - bl 2204b8 <__assert_fail@plt+0x21e590> │ │ │ │ + bl 22061c <__assert_fail@plt+0x21e6f4> │ │ │ │ @ instruction: 0xf8280300 │ │ │ │ ldrbmi ip, [r0], -r0 │ │ │ │ and pc, r2, r3, lsl #17 │ │ │ │ - blx fff4cb88 <__assert_fail@plt+0xfff4ac60> │ │ │ │ + mcr2 7, 0, pc, cr8, cr9, {7} @ │ │ │ │ @ instruction: 0xf8072300 │ │ │ │ ldr r3, [r3, -r4, lsl #24]! │ │ │ │ @ instruction: 0xf10d9b02 │ │ │ │ - blcs 10c84 <__assert_fail@plt+0xed5c> │ │ │ │ + blcs 10de8 <__assert_fail@plt+0xeec0> │ │ │ │ addhi pc, fp, r0, asr #32 │ │ │ │ vst2.8 {d22-d23}, [pc :256], r5 │ │ │ │ - blls 1635c0 <__assert_fail@plt+0x161698> │ │ │ │ + blls 163724 <__assert_fail@plt+0x1617fc> │ │ │ │ strbmi r2, [r0], -r1, lsl #2 │ │ │ │ ldmibcc pc!, {r0, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ - movwcs lr, #2312 @ 0x908 │ │ │ │ + movwcs lr, #2134 @ 0x856 │ │ │ │ @ instruction: 0xf8889302 │ │ │ │ ldr r3, [sp, -r0] │ │ │ │ @ instruction: 0xf10d9b02 │ │ │ │ - blcs 10cb0 <__assert_fail@plt+0xed88> │ │ │ │ + blcs 10e14 <__assert_fail@plt+0xeeec> │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ @ instruction: 0x46406835 │ │ │ │ @ instruction: 0xf44f4b9a │ │ │ │ smlabbcs r1, r0, r2, r5 │ │ │ │ ldrbtmi r9, [fp], #-1280 @ 0xfffffb00 │ │ │ │ strls r2, [r2, #-1280] @ 0xfffffb00 │ │ │ │ - ldm r0!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda lr!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a7e70a │ │ │ │ movwcs r0, #6148 @ 0x1804 │ │ │ │ strbmi r9, [r0], -r2, lsl #6 │ │ │ │ - stmia sl, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda r8, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi r6, [r0], #-2097 @ 0xfffff7cf │ │ │ │ - stmda r0!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00aef7f2 │ │ │ │ ldmdavs r5!, {r1, r2, r3, r4, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdaeq r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf44f4b8e │ │ │ │ strbmi r5, [r0], -r0, lsl #5 │ │ │ │ ldrbtmi r2, [fp], #-257 @ 0xfffffeff │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ - @ instruction: 0x4642e8d8 │ │ │ │ + strbmi lr, [r2], -r6, lsr #16 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx fecccc1c <__assert_fail@plt+0xfeccacf4> │ │ │ │ - blmi fe2487ec <__assert_fail@plt+0xfe2468c4> │ │ │ │ + ldc2 7, cr15, [lr, #996]! @ 0x3e4 │ │ │ │ + blmi fe248950 <__assert_fail@plt+0xfe246a28> │ │ │ │ stmdaeq r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrbtmi r6, [fp], #-2101 @ 0xfffff7cb │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r0], -r1, lsl #2 │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ - strbmi lr, [r2], -r6, asr #17 │ │ │ │ + @ instruction: 0x4642e814 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx fe84cc40 <__assert_fail@plt+0xfe84ad18> │ │ │ │ + stc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ movwls r2, #8960 @ 0x2300 │ │ │ │ stccc 8, cr15, [r4], {7} │ │ │ │ - blmi 1fc87c0 <__assert_fail@plt+0x1fc6898> │ │ │ │ + blmi 1fc8924 <__assert_fail@plt+0x1fc69fc> │ │ │ │ stmdaeq r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrbtmi r6, [fp], #-2101 @ 0xfffff7cb │ │ │ │ - blls c8c14 <__assert_fail@plt+0xc6cec> │ │ │ │ + blls c8d78 <__assert_fail@plt+0xc6e50> │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf1a7aecd │ │ │ │ strbmi r0, [r0], -r4, lsl #16 │ │ │ │ - stm lr, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x00dcf7f2 │ │ │ │ ldmdahi fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ andcc pc, r0, r8, lsr #16 │ │ │ │ ldrmi lr, [r8], -r2, asr #13 │ │ │ │ movwls r2, #28967 @ 0x7127 │ │ │ │ - stm sl, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x00d8f7f2 │ │ │ │ movwls r9, #2823 @ 0xb07 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ @ instruction: 0x46404b70 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-257 @ 0xfffffeff │ │ │ │ - ldm r6, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x00e4f7f2 │ │ │ │ stmdami sp!, {r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ andseq pc, r8, #805306372 @ 0x30000004 │ │ │ │ - bne 44a51c <__assert_fail@plt+0x4485f4> │ │ │ │ + bne 44a680 <__assert_fail@plt+0x448758> │ │ │ │ ldrbtmi r6, [r8], #-2099 @ 0xfffff7cd │ │ │ │ @ instruction: 0xf00158a2 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldm ip!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmda sl, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbmi r7!, {r1, r2, r3, r4, r5, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ stmdaeq r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46404479 │ │ │ │ - cdp2 0, 6, cr15, cr8, cr0, {0} │ │ │ │ + ldc2 0, cr15, [r6] │ │ │ │ strmi r4, [r2], -r9, asr #12 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 16ccccc <__assert_fail@plt+0x16cada4> │ │ │ │ + stc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - movwcs lr, #3980 @ 0xf8c │ │ │ │ + movwcs lr, #3802 @ 0xeda │ │ │ │ stccc 8, cr15, [r4], {7} │ │ │ │ ldmdbmi lr, {r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdaeq r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46404479 │ │ │ │ - cdp2 0, 5, cr15, cr4, cr0, {0} │ │ │ │ + stc2 0, cr15, [r2] │ │ │ │ strmi r4, [r2], -r9, asr #12 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 11cccf4 <__assert_fail@plt+0x11cadcc> │ │ │ │ + ldc2l 7, cr15, [r2, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - movwcs lr, #3960 @ 0xf78 │ │ │ │ + movwcs lr, #3782 @ 0xec6 │ │ │ │ stccc 8, cr15, [r4], {7} │ │ │ │ ldrbmi lr, [r8], -r2, ror #14 │ │ │ │ - @ instruction: 0xf824f7ff │ │ │ │ + mrc2 7, 6, pc, cr6, cr14, {7} │ │ │ │ ldrt r4, [pc], r3, lsl #13 │ │ │ │ @ instruction: 0x46404b52 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-257 @ 0xfffffeff │ │ │ │ - ldmda r2, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00a0f7f2 │ │ │ │ stmdami pc, {r2, r3, r5, r6, r9, sl, sp, lr, pc}^ @ │ │ │ │ - bne 44a5a0 <__assert_fail@plt+0x448678> │ │ │ │ + bne 44a704 <__assert_fail@plt+0x4487dc> │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ - @ instruction: 0xe6c1fabf │ │ │ │ - @ instruction: 0xf7ff4658 │ │ │ │ - strmi pc, [r5], -r7, lsr #18 │ │ │ │ + strb pc, [r1], sp, lsl #20 @ │ │ │ │ + @ instruction: 0xf7fe4658 │ │ │ │ + @ instruction: 0x4605ffd9 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blmi 127a814 <__assert_fail@plt+0x12788ec> │ │ │ │ + blmi 127a978 <__assert_fail@plt+0x1278a50> │ │ │ │ stmibpl r1, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ - bmi fe44a580 <__assert_fail@plt+0xfe448658> │ │ │ │ + bmi fe44a6e4 <__assert_fail@plt+0xfe4487bc> │ │ │ │ andlt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd447b │ │ │ │ @ instruction: 0xf109b018 │ │ │ │ @ instruction: 0x461c0914 │ │ │ │ stmiavs r8!, {r0, r2, r3, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f94631 │ │ │ │ - stmdavc r3, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blcs f2059c <__assert_fail@plt+0xf1e674> │ │ │ │ + stmdavc r3, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs f20700 <__assert_fail@plt+0xf1e7d8> │ │ │ │ @ instruction: 0x4628d112 │ │ │ │ - @ instruction: 0xff46f7fe │ │ │ │ + ldc2l 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmiavs r8!, {r0, r3, r4, r5, ip, lr, pc}^ │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf85b4b3a │ │ │ │ ldrtmi r6, [r1], -r3 │ │ │ │ - blx 184cd86 <__assert_fail@plt+0x184ae5e> │ │ │ │ + mcr2 7, 3, pc, cr12, cr9, {7} @ │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - ldrbtmi r4, [pc], #-3895 @ eda8 <__assert_fail@plt+0xce80> │ │ │ │ + ldrbtmi r4, [pc], #-3895 @ ef0c <__assert_fail@plt+0xcfe4> │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - blx 164cd96 <__assert_fail@plt+0x164ae6e> │ │ │ │ + mcr2 7, 3, pc, cr4, cr9, {7} @ │ │ │ │ ldrtmi fp, [r1], -r0, ror #6 │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0x4601fb53 │ │ │ │ + @ instruction: 0x4601fe5f │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7f24648 │ │ │ │ - andcs lr, r1, #520 @ 0x208 │ │ │ │ - bl fea60650 <__assert_fail@plt+0xfea5e728> │ │ │ │ + andcs lr, r1, #208, 28 @ 0xd00 │ │ │ │ + bl fea607b4 <__assert_fail@plt+0xfea5e88c> │ │ │ │ strmi r0, [r0], r0, lsl #20 │ │ │ │ orrpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ - svc 0x006cf7f2 │ │ │ │ + mrc 7, 5, APSR_nzcv, cr10, cr2, {7} │ │ │ │ rscsvc pc, pc, #10485760 @ 0xa00000 │ │ │ │ @ instruction: 0xf1084639 │ │ │ │ @ instruction: 0xf7f20001 │ │ │ │ - strbmi lr, [sl], -r4, lsl #31 │ │ │ │ + @ instruction: 0x464aeed2 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - blx 1b4cdd6 <__assert_fail@plt+0x1b4aeae> │ │ │ │ + mrc2 7, 3, pc, cr8, cr9, {7} │ │ │ │ @ instruction: 0xf7fe68e8 │ │ │ │ - @ instruction: 0x4628ffbb │ │ │ │ - @ instruction: 0xff0cf7fe │ │ │ │ + strtmi pc, [r8], -sp, ror #28 │ │ │ │ + ldc2 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ cdp 1, 1, cr13, cr8, cr5, {6} │ │ │ │ @ instruction: 0xf8dd4a90 │ │ │ │ ldrb fp, [r3], -r8 │ │ │ │ ldrbtmi r4, [r9], #-2334 @ 0xfffff6e2 │ │ │ │ @ instruction: 0xf7f2e7d4 │ │ │ │ - svclt 0x0000ef28 │ │ │ │ - andeq pc, r1, r4, lsl #9 │ │ │ │ + svclt 0x0000ee76 │ │ │ │ + andeq pc, r1, r0, lsr #6 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq pc, r1, r6, ror #8 │ │ │ │ - andeq r3, r0, r0, lsr #16 │ │ │ │ - strdeq r6, [r0], -r8 │ │ │ │ - strdeq r9, [r0], -r4 │ │ │ │ - andeq r6, r0, r0, asr r5 │ │ │ │ - ldrdeq r9, [r0], -ip │ │ │ │ - andeq sp, r2, r6, asr r6 │ │ │ │ - andeq r9, r0, lr, lsr r3 │ │ │ │ - andeq pc, r1, sl, lsr r3 @ │ │ │ │ - andeq lr, r0, ip, lsl #20 │ │ │ │ - andeq r9, r0, r4, lsr #5 │ │ │ │ - andeq r2, r0, ip, ror #27 │ │ │ │ - andeq r3, r0, r6, ror #11 │ │ │ │ - andeq r9, r0, lr, ror #3 │ │ │ │ - andeq r9, r0, lr, lsr #3 │ │ │ │ - andeq r9, r0, sl, lsl #3 │ │ │ │ + andeq pc, r1, r2, lsl #6 │ │ │ │ + @ instruction: 0x000036bc │ │ │ │ + andeq r6, r0, r4, lsr #11 │ │ │ │ + muleq r0, ip, r3 │ │ │ │ + strdeq r6, [r0], -ip │ │ │ │ + andeq r9, r0, r4, lsl #7 │ │ │ │ + andeq sp, r2, lr, ror #9 │ │ │ │ + andeq r9, r0, r6, ror #5 │ │ │ │ + ldrdeq pc, [r1], -r6 │ │ │ │ + andeq lr, r0, r8, lsr #17 │ │ │ │ + andeq r9, r0, ip, asr #4 │ │ │ │ + andeq r2, r0, r8, lsl #25 │ │ │ │ + andeq r3, r0, r2, lsl #9 │ │ │ │ + muleq r0, r6, r1 │ │ │ │ andeq r9, r0, r6, asr r1 │ │ │ │ - andeq r3, r0, r2, asr r5 │ │ │ │ - ldrdeq r9, [r0], -r6 │ │ │ │ - andeq pc, r1, r4, lsr r9 @ │ │ │ │ - andeq pc, r1, ip, lsl #18 │ │ │ │ - andeq r3, r0, sl, asr #9 │ │ │ │ - andeq r9, r0, r4, lsr r0 │ │ │ │ - strdeq r6, [r0], -r4 │ │ │ │ + andeq r9, r0, r2, lsr r1 │ │ │ │ + strdeq r9, [r0], -lr │ │ │ │ + andeq r3, r0, lr, ror #7 │ │ │ │ + andeq r9, r0, lr, ror r0 │ │ │ │ + ldrdeq pc, [r1], -r0 │ │ │ │ + andeq pc, r1, r8, lsr #15 │ │ │ │ + andeq r3, r0, r6, ror #6 │ │ │ │ + ldrdeq r8, [r0], -ip │ │ │ │ + andeq r6, r0, r0, lsr #5 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - andeq r3, r0, r6, lsr r4 │ │ │ │ - andeq r3, r0, lr, asr #7 │ │ │ │ + ldrdeq r3, [r0], -r2 │ │ │ │ + andeq r3, r0, sl, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stc 6, cr4, [sp, #-20]! @ 0xffffffec │ │ │ │ ldrmi r8, [r6], -r2, lsl #22 │ │ │ │ pkhbtmi r4, r9, r8, lsl #17 │ │ │ │ ldrbtmi r4, [r8], #-2712 @ 0xfffff568 │ │ │ │ @ instruction: 0xf5ad4998 │ │ │ │ addlt r5, r1, r1, lsl #27 │ │ │ │ @ instruction: 0xf50d5882 │ │ │ │ ldrbtmi r5, [r9], #-896 @ 0xfffffc80 │ │ │ │ ldmdavs r2, {r2, r3, r4, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf04f601a │ │ │ │ @ instruction: 0xf1b90200 │ │ │ │ rsble r0, ip, r0, lsl #30 │ │ │ │ @ instruction: 0xf10d4b91 │ │ │ │ - bmi fe451738 <__assert_fail@plt+0xfe44f810> │ │ │ │ + bmi fe45189c <__assert_fail@plt+0xfe44f974> │ │ │ │ ldmmi r1, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrbtmi r3, [r8], #-812 @ 0xfffffcd4 │ │ │ │ cdp 0, 0, cr9, cr8, cr4, {0} │ │ │ │ - blmi fe3dd718 <__assert_fail@plt+0xfe3db7f0> │ │ │ │ + blmi fe3dd87c <__assert_fail@plt+0xfe3db954> │ │ │ │ andlt pc, r2, r1, asr r8 @ │ │ │ │ movwls r4, #21627 @ 0x547b │ │ │ │ ldrbtmi r4, [fp], #-2957 @ 0xfffff473 │ │ │ │ ldrbmi r9, [r9], -r2, lsl #6 │ │ │ │ movwcs r4, #1608 @ 0x648 │ │ │ │ andcc pc, r0, sl, lsl #17 │ │ │ │ - blx fedcced8 <__assert_fail@plt+0xfedcafb0> │ │ │ │ + stc2l 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldrbmi r8, [r9], -r6, ror #1 │ │ │ │ @ instruction: 0xf7f94648 │ │ │ │ - vmlacs.f32 s30, s1, s31 │ │ │ │ + mcrcs 13, 0, pc, cr0, cr11, {5} @ │ │ │ │ stcle 6, cr4, [fp, #-512] @ 0xfffffe00 │ │ │ │ strcs r4, [r0], #-3972 @ 0xfffff07c │ │ │ │ strcc r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ andcs r4, r2, #45088768 @ 0x2b00000 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - mrc 7, 6, APSR_nzcv, cr0, cr2, {7} │ │ │ │ + mrc 7, 0, APSR_nzcv, cr14, cr2, {7} │ │ │ │ ldclle 2, cr4, [r6], #664 @ 0x298 │ │ │ │ @ instruction: 0xf8984f7f │ │ │ │ - ldrbtmi r3, [pc], #-0 @ ef28 <__assert_fail@plt+0xd000> │ │ │ │ + ldrbtmi r3, [pc], #-0 @ f08c <__assert_fail@plt+0xd164> │ │ │ │ ldmdavs ip!, {r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x4640bf18 │ │ │ │ stccs 0, cr13, [r0], {70} @ 0x46 │ │ │ │ - bmi 1f030b4 <__assert_fail@plt+0x1f0118c> │ │ │ │ + bmi 1f03218 <__assert_fail@plt+0x1f012f0> │ │ │ │ andls r4, r0, r3, asr r6 │ │ │ │ ldrbtmi r2, [sl], #-257 @ 0xfffffeff │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf898ef72 │ │ │ │ - blcs f1af4c <__assert_fail@plt+0xf19024> │ │ │ │ + @ instruction: 0xf898eec0 │ │ │ │ + blcs f1b0b0 <__assert_fail@plt+0xf19188> │ │ │ │ @ instruction: 0xf8d9d067 │ │ │ │ - blcs 1af84 <__assert_fail@plt+0x1905c> │ │ │ │ + blcs 1b0e8 <__assert_fail@plt+0x191c0> │ │ │ │ adchi pc, r1, r0 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ - svc 0x007ef7f2 │ │ │ │ + mcr 7, 6, pc, cr12, cr2, {7} @ │ │ │ │ ldrdne pc, [ip], -r9 │ │ │ │ @ instruction: 0x46281c72 │ │ │ │ @ instruction: 0xff90f7ff │ │ │ │ stcle 14, cr2, [fp, #-0] │ │ │ │ strcs r4, [r0], #-3949 @ 0xfffff093 │ │ │ │ strcc r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ andcs r4, r2, #45088768 @ 0x2b00000 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - mrc 7, 4, APSR_nzcv, cr12, cr2, {7} │ │ │ │ + stcl 7, cr15, [sl, #968]! @ 0x3c8 │ │ │ │ mvnsle r4, r6, lsr #5 │ │ │ │ mulcc r0, r8, r8 │ │ │ │ rsbsle r2, r2, ip, lsr fp │ │ │ │ ldrdls pc, [r4], -r9 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdbmi r4!, {r0, r2, r5, r7, r8, ip, lr, pc}^ │ │ │ │ orrpl pc, r0, #54525952 @ 0x3400000 │ │ │ │ tstcc ip, #356352 @ 0x57000 │ │ │ │ stmpl sl, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdavs sl, {r0, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0404051 │ │ │ │ @ instruction: 0xf50d80a2 │ │ │ │ andlt r5, r1, r1, lsl #27 │ │ │ │ - blhi ca2b0 <__assert_fail@plt+0xc8388> │ │ │ │ + blhi ca414 <__assert_fail@plt+0xc84ec> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ - mrc 7, 4, APSR_nzcv, cr0, cr2, {7} │ │ │ │ + ldcl 7, cr15, [lr, #968] @ 0x3c8 │ │ │ │ @ instruction: 0x46504958 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ movwcs pc, #3251 @ 0xcb3 @ │ │ │ │ @ instruction: 0xf80a3001 │ │ │ │ @ instruction: 0xf8983000 │ │ │ │ - blcs fdafe8 <__assert_fail@plt+0xfd90c0> │ │ │ │ - blcs 87ec48 <__assert_fail@plt+0x87cd20> │ │ │ │ + blcs fdb14c <__assert_fail@plt+0xfd9224> │ │ │ │ + blcs 87edac <__assert_fail@plt+0x87ce84> │ │ │ │ strcc fp, [r1], #-3849 @ 0xfffff0f7 │ │ │ │ strbmi r4, [r0], #-1088 @ 0xfffffbc0 │ │ │ │ stccs 0, cr6, [r0], {124} @ 0x7c │ │ │ │ mrc 1, 0, sp, cr8, cr15, {4} │ │ │ │ @ instruction: 0xf0001a10 │ │ │ │ - bmi 138e35c <__assert_fail@plt+0x138c434> │ │ │ │ + bmi 138e1f8 <__assert_fail@plt+0x138c2d0> │ │ │ │ tstcs r1, r3, asr r6 │ │ │ │ @ instruction: 0x4604447a │ │ │ │ strtmi r9, [r8], -r0 │ │ │ │ - svc 0x000cf7f2 │ │ │ │ + mrc 7, 2, APSR_nzcv, cr10, cr2, {7} │ │ │ │ @ instruction: 0xf7f24620 │ │ │ │ - @ instruction: 0xf898edf8 │ │ │ │ - blcs f1b01c <__assert_fail@plt+0xf190f4> │ │ │ │ + @ instruction: 0xf898ed46 │ │ │ │ + blcs f1b180 <__assert_fail@plt+0xf19258> │ │ │ │ mcrrmi 1, 9, sp, r6, cr7 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf7f2447c │ │ │ │ - ldrbmi lr, [r0], -r0, ror #28 │ │ │ │ + ldrbmi lr, [r0], -lr, lsr #27 │ │ │ │ strtmi r9, [r1], -r3, lsl #8 │ │ │ │ stc2 7, cr15, [r2], {255} @ 0xff │ │ │ │ andcs r9, r0, #49152 @ 0xc000 │ │ │ │ movweq lr, #2826 @ 0xb0a │ │ │ │ subsvc r4, sl, r0, asr r6 │ │ │ │ ldc2l 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ eorscs r2, lr, #-1140850688 @ 0xbc000000 │ │ │ │ andcs pc, r0, sl, lsl #16 │ │ │ │ andcc pc, r0, sl, lsl #17 │ │ │ │ ldrdcc pc, [ip], -r9 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf898af7d │ │ │ │ - blcs f1b064 <__assert_fail@plt+0xf1913c> │ │ │ │ + blcs f1b1c8 <__assert_fail@plt+0xf192a0> │ │ │ │ @ instruction: 0x4640d119 │ │ │ │ - mrc 7, 4, APSR_nzcv, cr10, cr2, {7} │ │ │ │ + stcl 7, cr15, [r8, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0xf8104440 │ │ │ │ - blcs bde07c <__assert_fail@plt+0xbdc154> │ │ │ │ + blcs bde1e0 <__assert_fail@plt+0xbdc2b8> │ │ │ │ @ instruction: 0xf898d011 │ │ │ │ - blcs 85b080 <__assert_fail@plt+0x859158> │ │ │ │ + blcs 85b1e4 <__assert_fail@plt+0x8592bc> │ │ │ │ @ instruction: 0xf89ad02f │ │ │ │ - blcs fdb088 <__assert_fail@plt+0xfd9160> │ │ │ │ - blcs 87ece8 <__assert_fail@plt+0x87cdc0> │ │ │ │ - bmi b430a8 <__assert_fail@plt+0xb41180> │ │ │ │ + blcs fdb1ec <__assert_fail@plt+0xfd92c4> │ │ │ │ + blcs 87ee4c <__assert_fail@plt+0x87cf24> │ │ │ │ + bmi b4320c <__assert_fail@plt+0xb412e4> │ │ │ │ tstcs r1, r3, asr r6 │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ - mcr 7, 6, pc, cr8, cr2, {7} @ │ │ │ │ + mrc 7, 0, APSR_nzcv, cr6, cr2, {7} │ │ │ │ strtmi lr, [r9], -r3 │ │ │ │ @ instruction: 0xf7f2200a │ │ │ │ - @ instruction: 0xf898eede │ │ │ │ - blcs f1b0a8 <__assert_fail@plt+0xf19180> │ │ │ │ + @ instruction: 0xf898ee2c │ │ │ │ + blcs f1b20c <__assert_fail@plt+0xf192e4> │ │ │ │ svcge 0x0072f47f │ │ │ │ mulcc r1, r8, r8 │ │ │ │ svclt 0x00182b3f │ │ │ │ @ instruction: 0xf47f2b21 │ │ │ │ - bmi 87ae68 <__assert_fail@plt+0x878f40> │ │ │ │ + bmi 87afcc <__assert_fail@plt+0x8790a4> │ │ │ │ ldmdavs r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ subsvs r3, r3, r1, lsl #22 │ │ │ │ cdpcs 7, 0, cr14, cr0, cr4, {3} │ │ │ │ @ instruction: 0xf8ddbfc8 │ │ │ │ @ instruction: 0xf73f8008 │ │ │ │ - blls 13ad40 <__assert_fail@plt+0x138e18> │ │ │ │ + blls 13aea4 <__assert_fail@plt+0x138f7c> │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0x4640685c │ │ │ │ @ instruction: 0xf898e729 │ │ │ │ - blcs b5b0ec <__assert_fail@plt+0xb591c4> │ │ │ │ + blcs b5b250 <__assert_fail@plt+0xb59328> │ │ │ │ ldmdami r7, {r0, r1, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ andcs r4, r5, #45088768 @ 0x2b00000 │ │ │ │ ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ - stcl 7, cr15, [r4, #968]! @ 0x3c8 │ │ │ │ + ldc 7, cr15, [r2, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf7f2e7d5 │ │ │ │ - svclt 0x0000edb6 │ │ │ │ - andeq lr, r1, r2, ror pc │ │ │ │ + svclt 0x0000ed04 │ │ │ │ + andeq lr, r1, lr, lsl #28 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq lr, r1, r2, ror #30 │ │ │ │ - andeq pc, r1, r0, asr #14 │ │ │ │ + strdeq lr, [r1], -lr @ │ │ │ │ + ldrdeq pc, [r1], -ip │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - andeq sp, r2, r2, lsr r2 │ │ │ │ - andeq r3, r0, r0, lsl #6 │ │ │ │ - strdeq r3, [r0], -sl │ │ │ │ - andeq r8, r0, r4, lsl pc │ │ │ │ - ldrdeq sp, [r2], -sl │ │ │ │ - andeq r8, r0, r6, ror #29 │ │ │ │ - andeq r8, r0, ip, lsr #29 │ │ │ │ - andeq lr, r1, ip, ror #28 │ │ │ │ - andeq r2, r0, r8, ror r9 │ │ │ │ - andeq r8, r0, r0, lsr #28 │ │ │ │ - andeq r8, r0, r4, lsl #28 │ │ │ │ - muleq r0, lr, sp │ │ │ │ - andeq sp, r2, r4, asr #32 │ │ │ │ - andeq r2, r0, lr, ror sp │ │ │ │ + andeq sp, r2, sl, asr #1 │ │ │ │ + muleq r0, ip, r1 │ │ │ │ + muleq r0, r6, r1 │ │ │ │ + @ instruction: 0x00008ebc │ │ │ │ + andeq sp, r2, r2, ror r0 │ │ │ │ + andeq r8, r0, lr, lsl #29 │ │ │ │ + andeq r8, r0, r4, asr lr │ │ │ │ + andeq lr, r1, r8, lsl #26 │ │ │ │ + andeq r2, r0, r4, lsl r8 │ │ │ │ + andeq r8, r0, r8, asr #27 │ │ │ │ + andeq r8, r0, ip, lsr #27 │ │ │ │ + andeq r8, r0, r6, asr #26 │ │ │ │ + ldrdeq ip, [r2], -ip @ │ │ │ │ + andeq r2, r0, sl, lsl ip │ │ │ │ stmdacs r2, {r3, r4, r5, r6, r7, r8, sl, ip, sp, pc} │ │ │ │ sadd16mi r4, r4, r9 │ │ │ │ andsle r4, ip, pc, ror r4 │ │ │ │ ldrbtmi r4, [lr], #-3608 @ 0xfffff1e8 │ │ │ │ @ instruction: 0x46304918 │ │ │ │ @ instruction: 0xf7f24479 │ │ │ │ - strmi lr, [r5], -ip, lsr #26 │ │ │ │ + @ instruction: 0x4605ec7a │ │ │ │ andcs fp, r0, #1073741887 @ 0x4000003f │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr14, cr15, {7} @ │ │ │ │ ldmpl fp!, {r0, r1, r4, r8, r9, fp, lr}^ │ │ │ │ adcmi r6, fp, #1769472 @ 0x1b0000 │ │ │ │ strtmi sp, [r8], -r2 │ │ │ │ - mcr 7, 3, pc, cr2, cr2, {7} @ │ │ │ │ + ldc 7, cr15, [r0, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0x46314810 │ │ │ │ - @ instruction: 0xf0014478 │ │ │ │ - @ instruction: 0x4620f89d │ │ │ │ + @ instruction: 0xf0004478 │ │ │ │ + strtmi pc, [r0], -fp, ror #31 │ │ │ │ stmdavs lr, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - blcs b6d260 <__assert_fail@plt+0xb6b338> │ │ │ │ + blcs b6d3c4 <__assert_fail@plt+0xb6b49c> │ │ │ │ ldmdavc r3!, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ ldmpl fp!, {r3, r8, r9, fp, lr}^ │ │ │ │ stccs 8, cr6, [r0, #-116] @ 0xffffff8c │ │ │ │ stmdami r8, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ - @ instruction: 0xf88af001 │ │ │ │ + @ instruction: 0xffd8f000 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - andeq lr, r1, r0, asr #25 │ │ │ │ - andeq r3, r0, r6, lsl #1 │ │ │ │ - strdeq r2, [r0], -r0 │ │ │ │ + andeq lr, r1, ip, asr fp │ │ │ │ + andeq r2, r0, r2, lsr #30 │ │ │ │ + andeq r2, r0, ip, lsl #13 │ │ │ │ @ instruction: 0x000001b8 │ │ │ │ - ldrdeq r8, [r0], -r4 │ │ │ │ - andeq r8, r0, lr, lsl #25 │ │ │ │ + andeq r8, r0, ip, ror ip │ │ │ │ + andeq r8, r0, r6, lsr ip │ │ │ │ addlt fp, r2, r0, ror r5 │ │ │ │ andcs r4, r0, #1408 @ 0x580 │ │ │ │ @ instruction: 0x46114e16 │ │ │ │ - blmi 5a03d0 <__assert_fail@plt+0x59e4a8> │ │ │ │ + blmi 5a0534 <__assert_fail@plt+0x59e60c> │ │ │ │ ldrbtmi r4, [lr], #-3094 @ 0xfffff3ea │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ ldrbtmi r9, [ip], #-1536 @ 0xfffffa00 │ │ │ │ - @ instruction: 0xf966f001 │ │ │ │ + @ instruction: 0xf8b4f001 │ │ │ │ andcs r4, r0, #19456 @ 0x4c00 │ │ │ │ ldrmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0x9600447b │ │ │ │ - @ instruction: 0xf95ef001 │ │ │ │ + @ instruction: 0xf8acf001 │ │ │ │ @ instruction: 0x46284910 │ │ │ │ @ instruction: 0xf0014479 │ │ │ │ - stmdbmi pc, {r0, r6, r7, r8, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdbmi pc, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} @ │ │ │ │ stcmi 6, cr4, [pc], {32} │ │ │ │ @ instruction: 0xf0014479 │ │ │ │ - stmdbmi lr, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi lr, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #2062 @ 0x80e │ │ │ │ ldrbtmi r4, [r9], #-1148 @ 0xfffffb84 │ │ │ │ @ instruction: 0x461a4478 │ │ │ │ @ instruction: 0xf0019400 │ │ │ │ - andlt pc, r2, r9, asr #18 │ │ │ │ + mullt r2, r7, r8 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - andeq r8, r0, r0, lsr #25 │ │ │ │ - ldrdeq r2, [r0], -lr │ │ │ │ + andeq r8, r0, r8, asr #24 │ │ │ │ + andeq r2, r0, sl, ror fp │ │ │ │ @ instruction: 0xffffff63 │ │ │ │ - muleq r0, lr, ip │ │ │ │ + andeq r8, r0, r6, asr #24 │ │ │ │ @ instruction: 0xfffff781 │ │ │ │ - muleq r0, r0, ip │ │ │ │ - andeq r8, r0, r0, asr #26 │ │ │ │ - andeq r8, r0, r4, lsl #27 │ │ │ │ - andeq ip, r2, r6, ror #29 │ │ │ │ - andeq r8, r0, r4, ror sp │ │ │ │ + andeq r8, r0, r8, lsr ip │ │ │ │ + andeq r8, r0, r8, ror #25 │ │ │ │ + andeq r8, r0, ip, lsr #26 │ │ │ │ + andeq ip, r2, lr, ror sp │ │ │ │ + andeq r8, r0, ip, lsl sp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 5, cr15, [r9, #692] @ 0x2b4 │ │ │ │ addlt r4, r4, r4, asr ip │ │ │ │ @ instruction: 0xf50d4954 │ │ │ │ ldrbtmi r5, [ip], #-649 @ 0xfffffd77 │ │ │ │ andcc r4, ip, #84992 @ 0x14c00 │ │ │ │ stmdapl r1!, {r0, r2, r9, sl, lr}^ │ │ │ │ svcmi 0x0052447b │ │ │ │ stmdavs r9, {r0, r1, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f6011 │ │ │ │ @ instruction: 0xf8df0100 │ │ │ │ - blgt 3ff784 <__assert_fail@plt+0x3fd85c> │ │ │ │ + blgt 3ff8e8 <__assert_fail@plt+0x3fd9c0> │ │ │ │ stm r4, {r0, r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs r0, #15 │ │ │ │ strtmi r9, [r0], -r7, lsl #6 │ │ │ │ stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8573308 │ │ │ │ @ instruction: 0xf8d3300c │ │ │ │ @ instruction: 0xf7f28000 │ │ │ │ - blmi 124a904 <__assert_fail@plt+0x12489dc> │ │ │ │ + blmi 124a7a0 <__assert_fail@plt+0x1248878> │ │ │ │ @ instruction: 0x463958ff │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf8d8f7f9 │ │ │ │ + blx ff94d3fa <__assert_fail@plt+0xff94b4d2> │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xf8d2f7f9 │ │ │ │ + blx ff7cd406 <__assert_fail@plt+0xff7cb4de> │ │ │ │ ldrtmi r4, [r9], -r2, lsl #13 │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf10df8cd │ │ │ │ + @ instruction: 0xf10dfbd9 │ │ │ │ @ instruction: 0xf7f2092c │ │ │ │ - ldrbmi lr, [r1], -sl, ror #26 │ │ │ │ + @ instruction: 0x4651ecb8 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc 7, cr15, [r2, #968]! @ 0x3c8 │ │ │ │ - blmi f217c8 <__assert_fail@plt+0xf1f8a0> │ │ │ │ + ldcl 7, cr15, [r0], #968 @ 0x3c8 │ │ │ │ + blmi f2192c <__assert_fail@plt+0xf1fa04> │ │ │ │ ldrbtmi r4, [r9], #-1608 @ 0xfffff9b8 │ │ │ │ strdls r2, [r0, -pc] │ │ │ │ tstcs r1, fp, ror r4 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ - @ instruction: 0xf1b8ed78 │ │ │ │ + @ instruction: 0xf1b8ecc6 │ │ │ │ teqle r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf7f24648 │ │ │ │ - ldrtmi lr, [r0], -r4, lsr #26 │ │ │ │ - mcr 7, 0, pc, cr2, cr2, {7} @ │ │ │ │ + @ instruction: 0x4630ec72 │ │ │ │ + ldcl 7, cr15, [r0, #-968] @ 0xfffffc38 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf7f2ae4b │ │ │ │ - @ instruction: 0xf44fed3a │ │ │ │ + @ instruction: 0xf44fec88 │ │ │ │ ldrtmi r5, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf7f24681 │ │ │ │ - @ instruction: 0x4632ec58 │ │ │ │ + ldrtmi lr, [r2], -r6, lsr #23 │ │ │ │ @ instruction: 0x46034639 │ │ │ │ @ instruction: 0xf8064628 │ │ │ │ @ instruction: 0xf7f98003 │ │ │ │ - @ instruction: 0x4648f8d1 │ │ │ │ - stcl 7, cr15, [ip, #968]! @ 0x3c8 │ │ │ │ + @ instruction: 0x4648fbdd │ │ │ │ + ldc 7, cr15, [sl, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf7f24620 │ │ │ │ - stmdbmi r7!, {r5, r7, sl, fp, sp, lr, pc} │ │ │ │ + stmdbmi r7!, {r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ orrpl pc, r9, #54525952 @ 0x3400000 │ │ │ │ movwcc r4, #51742 @ 0xca1e │ │ │ │ stmpl sl, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdavs sl, {r0, r4, fp, sp, lr} │ │ │ │ teqle r1, r1, asr r0 │ │ │ │ stcpl 5, cr15, [r9, #52] @ 0x34 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf8df87f0 │ │ │ │ ldrbtmi sl, [sl], #128 @ 0x80 │ │ │ │ @ instruction: 0xf7f3e7b1 │ │ │ │ - strbmi pc, [r8], -sp, ror #31 @ │ │ │ │ - stcl 7, cr15, [lr], #968 @ 0x3c8 │ │ │ │ + @ instruction: 0x4648ff3b │ │ │ │ + ldc 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - smlabtcs r0, lr, sp, lr │ │ │ │ + tstcs r0, ip, lsl sp │ │ │ │ cdpge 6, 4, cr4, cr11, cr0, {1} │ │ │ │ - stc 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ + mrrc 7, 15, pc, r2, cr2 @ │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46804631 │ │ │ │ - stc 7, cr15, [r2], #-968 @ 0xfffffc38 │ │ │ │ + bl 1c4d4ac <__assert_fail@plt+0x1c4b584> │ │ │ │ @ instruction: 0x46324639 │ │ │ │ strmi r2, [r3], -r0, lsl #14 │ │ │ │ ldrbtpl r4, [r7], #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf89cf7f9 │ │ │ │ + blx fea4d4da <__assert_fail@plt+0xfea4b5b2> │ │ │ │ @ instruction: 0xf7f24640 │ │ │ │ - @ instruction: 0x4620edb8 │ │ │ │ - stcl 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ - mcr2 7, 4, pc, cr10, cr3, {7} @ │ │ │ │ + strtmi lr, [r0], -r6, lsl #26 │ │ │ │ + bl fee4d4c8 <__assert_fail@plt+0xfee4b5a0> │ │ │ │ + ldc2l 7, cr15, [r8, #972] @ 0x3cc │ │ │ │ strtmi r4, [r8], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7fb4479 │ │ │ │ - strb pc, [r2, r7, lsl #25] @ │ │ │ │ - mrrc 7, 15, pc, sl, cr2 @ │ │ │ │ - andeq lr, r1, sl, lsr #23 │ │ │ │ + strb pc, [r2, sp, lsl #17] @ │ │ │ │ + bl fea4d4dc <__assert_fail@plt+0xfea4b5b4> │ │ │ │ + andeq lr, r1, r6, asr #20 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r8, r0, r0, lsr #29 │ │ │ │ - andeq lr, r1, ip, lsl #23 │ │ │ │ + andeq r8, r0, r8, asr #28 │ │ │ │ + andeq lr, r1, r8, lsr #20 │ │ │ │ andeq r0, r0, r0, ror #3 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - andeq pc, r1, r2, lsl #7 │ │ │ │ - andeq r8, r0, r8, ror #25 │ │ │ │ - ldrdeq lr, [r1], -r4 │ │ │ │ - andeq r2, r0, r6, lsl #29 │ │ │ │ - andeq r5, r0, ip, lsl #10 │ │ │ │ + andeq pc, r1, lr, lsl r2 @ │ │ │ │ + muleq r0, r0, ip │ │ │ │ + andeq lr, r1, r0, ror r9 │ │ │ │ + andeq r2, r0, r2, lsr #26 │ │ │ │ + andeq r5, r0, r8, lsr r5 │ │ │ │ @ instruction: 0x4615b570 │ │ │ │ - blmi 6e244c <__assert_fail@plt+0x6e0524> │ │ │ │ + blmi 6e25b0 <__assert_fail@plt+0x6e0688> │ │ │ │ stmiapl r3!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0x31bcf8d3 │ │ │ │ stmdacs r2, {r0, r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ stmdavs fp, {r1, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ - bcs b6d460 <__assert_fail@plt+0xb6b538> │ │ │ │ + bcs b6d5c4 <__assert_fail@plt+0xb6b69c> │ │ │ │ ldmdavc sl, {r1, r3, r4, r8, ip, lr, pc}^ │ │ │ │ tstle r7, r2, ror sl │ │ │ │ stmiblt fp!, {r0, r1, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ strtmi r4, [ip], -r8, lsr #12 │ │ │ │ - stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ + blx ecd56a <__assert_fail@plt+0xecb642> │ │ │ │ ldmdblt sp!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ffe011 │ │ │ │ qadd16mi pc, r0, pc @ │ │ │ │ - blx fff4d416 <__assert_fail@plt+0xfff4b4ee> │ │ │ │ + blx febcd578 <__assert_fail@plt+0xfebcb650> │ │ │ │ cmplt r0, r4, lsl #12 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - @ instruction: 0x4603fc7b │ │ │ │ + strmi pc, [r3], -sp, lsr #22 │ │ │ │ @ instruction: 0x4620429e │ │ │ │ strd sp, [r2], -r1 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strtmi pc, [r8], -pc, lsl #30 │ │ │ │ - blmi 1be9fc <__assert_fail@plt+0x1bcad4> │ │ │ │ + blmi 1beb60 <__assert_fail@plt+0x1bcc38> │ │ │ │ stmiapl r3!, {r1, r2, fp, lr}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46284798 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - andeq lr, r1, ip, lsr #20 │ │ │ │ + andeq lr, r1, r8, asr #17 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ muleq r0, r0, r1 │ │ │ │ - muleq r0, r4, fp │ │ │ │ + andeq r8, r0, ip, lsr fp │ │ │ │ addlt fp, r4, r0, lsl r5 │ │ │ │ andcs r4, r0, #917504 @ 0xe0000 │ │ │ │ ldrmi r4, [r1], -lr, lsl #24 │ │ │ │ ldrbtmi r4, [r8], #-2830 @ 0xfffff4f2 │ │ │ │ strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - @ instruction: 0xf820f001 │ │ │ │ + @ instruction: 0xff6ef000 │ │ │ │ stmdals r3, {r0, r1, r3, r8, fp, lr} │ │ │ │ stcmi 4, cr4, [fp], {121} @ 0x79 │ │ │ │ - @ instruction: 0xf882f001 │ │ │ │ + @ instruction: 0xffd0f000 │ │ │ │ stmdami fp, {r1, r3, r9, fp, lr} │ │ │ │ ldrbtmi r2, [ip], #-768 @ 0xfffffd00 │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ strls r4, [r0], #-1561 @ 0xfffff9e7 │ │ │ │ - @ instruction: 0xf810f001 │ │ │ │ + @ instruction: 0xff5ef000 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - andeq r8, r0, lr, lsl #23 │ │ │ │ - muleq r0, r4, fp │ │ │ │ + andeq r8, r0, r6, lsr fp │ │ │ │ + andeq r8, r0, ip, lsr fp │ │ │ │ @ instruction: 0xffffff69 │ │ │ │ - andeq r8, r0, ip, lsl #23 │ │ │ │ - andeq r8, r0, r2, lsr #24 │ │ │ │ - ldrdeq pc, [r1], -r4 │ │ │ │ - andeq r8, r0, lr, lsl #24 │ │ │ │ + andeq r8, r0, r4, lsr fp │ │ │ │ + andeq r8, r0, sl, asr #23 │ │ │ │ + andeq pc, r1, r0, ror r0 @ │ │ │ │ + @ instruction: 0x00008bb6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stclmi 0, cr11, [r4, #-520] @ 0xfffffdf8 │ │ │ │ ldrbtmi r4, [sp], #-3652 @ 0xfffff1bc │ │ │ │ @ instruction: 0x4628447e │ │ │ │ - stc 7, cr15, [r2], #-968 @ 0xfffffc38 │ │ │ │ + bl 1c4d5f8 <__assert_fail@plt+0x1c4b6d0> │ │ │ │ rsbsle r2, r3, r0, lsl #16 │ │ │ │ mcrrmi 6, 2, r4, r1, cr8 │ │ │ │ - ldc 7, cr15, [ip], {242} @ 0xf2 │ │ │ │ + bl 1acd604 <__assert_fail@plt+0x1acb6dc> │ │ │ │ ldrbtmi r4, [ip], #-2880 @ 0xfffff4c0 │ │ │ │ @ instruction: 0xf1042264 │ │ │ │ ldrbtmi r0, [fp], #-2180 @ 0xfffff77c │ │ │ │ @ instruction: 0xf5042101 │ │ │ │ andls r7, r0, r6, lsr #15 │ │ │ │ @ instruction: 0xf7f24640 │ │ │ │ - @ instruction: 0x4628ec76 │ │ │ │ - stc 7, cr15, [ip], {242} @ 0xf2 │ │ │ │ + strtmi lr, [r8], -r4, asr #23 │ │ │ │ + bl 16cd624 <__assert_fail@plt+0x16cb6fc> │ │ │ │ tstcs r1, r9, lsr fp │ │ │ │ ldrbtmi r4, [fp], #-3385 @ 0xfffff2c7 │ │ │ │ @ instruction: 0x4602447d │ │ │ │ andls r4, r0, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7f22264 │ │ │ │ - ldmdami r6!, {r3, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r6!, {r1, r2, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ andls r4, r0, r8, ror r4 │ │ │ │ @ instruction: 0x46194834 │ │ │ │ @ instruction: 0xf0004478 │ │ │ │ - ldmdami r3!, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdami r3!, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [r8], #-1561 @ 0xfffff9e7 │ │ │ │ @ instruction: 0xf0009500 │ │ │ │ - ldmdami r0!, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdami r0!, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1042300 │ │ │ │ ldrmi r0, [r9], -r8, ror #5 │ │ │ │ strls r4, [r0, #-1144] @ 0xfffffb88 │ │ │ │ - @ instruction: 0xffbaf000 │ │ │ │ + @ instruction: 0xff08f000 │ │ │ │ movwcs r4, #2092 @ 0x82c │ │ │ │ @ instruction: 0x4619463a │ │ │ │ strls r4, [r0, #-1144] @ 0xfffffb88 │ │ │ │ - @ instruction: 0xffb2f000 │ │ │ │ + @ instruction: 0xff00f000 │ │ │ │ movwcs r4, #2089 @ 0x829 │ │ │ │ bicsvc pc, r8, r4, lsl #10 │ │ │ │ ldrbtmi r4, [r8], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0009500 │ │ │ │ - stmdami r6!, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdami r6!, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5042300 │ │ │ │ @ instruction: 0x461a71da │ │ │ │ strls r4, [r0, #-1144] @ 0xfffffb88 │ │ │ │ - @ instruction: 0xffa0f000 │ │ │ │ + cdp2 0, 14, cr15, cr14, cr0, {0} │ │ │ │ movwcs r4, #2082 @ 0x822 │ │ │ │ bicsvc pc, ip, r4, lsl #10 │ │ │ │ ldrbtmi r4, [r8], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0009500 │ │ │ │ - ldmdami pc, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + ldmdami pc, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf5042300 │ │ │ │ @ instruction: 0x461a71de │ │ │ │ strls r4, [r0, #-1144] @ 0xfffffb88 │ │ │ │ - @ instruction: 0xff8ef000 │ │ │ │ + cdp2 0, 13, cr15, cr12, cr0, {0} │ │ │ │ @ instruction: 0x4c1c491b │ │ │ │ ldmdami ip, {r8, r9, sp} │ │ │ │ ldmdapl r1!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r8], #-1148 @ 0xfffffb84 │ │ │ │ @ instruction: 0xf0009400 │ │ │ │ - andlt pc, r2, r3, lsl #31 │ │ │ │ + ldrdlt pc, [r2], -r1 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andscs r4, fp, #23552 @ 0x5c00 │ │ │ │ tstcs r1, r7, lsl r8 │ │ │ │ ldrbtmi r5, [r8], #-2291 @ 0xfffff70d │ │ │ │ @ instruction: 0xf7f2681b │ │ │ │ - andcs lr, r1, sl, ror fp │ │ │ │ - bl ff8cd598 <__assert_fail@plt+0xff8cb670> │ │ │ │ - andeq r8, r0, lr, ror #24 │ │ │ │ - andeq lr, r1, ip, asr #18 │ │ │ │ - andeq pc, r1, r6, lsl #5 │ │ │ │ - andeq r8, r0, r2, ror ip │ │ │ │ - andeq r8, r0, r2, ror #24 │ │ │ │ - ldrdeq r2, [r0], -ip │ │ │ │ - andeq r8, r0, r4, asr ip │ │ │ │ - muleq r0, ip, r0 │ │ │ │ - andeq r8, r0, lr, asr ip │ │ │ │ - andeq r8, r0, ip, asr ip │ │ │ │ - andeq r8, r0, r4, asr #24 │ │ │ │ - andeq r8, r0, r2, asr #24 │ │ │ │ - andeq r8, r0, ip, lsr ip │ │ │ │ - andeq r8, r0, r6, lsr ip │ │ │ │ - andeq r8, r0, ip, lsr #24 │ │ │ │ + andcs lr, r1, r8, asr #21 │ │ │ │ + bl c4d6fc <__assert_fail@plt+0xc4b7d4> │ │ │ │ + andeq r8, r0, r6, lsl ip │ │ │ │ + andeq lr, r1, r8, ror #15 │ │ │ │ + andeq pc, r1, r2, lsr #2 │ │ │ │ + andeq r8, r0, sl, lsl ip │ │ │ │ + andeq r8, r0, sl, lsl #24 │ │ │ │ + andeq r2, r0, r8, ror fp │ │ │ │ + strdeq r8, [r0], -ip │ │ │ │ + andeq r7, r0, r8, lsl lr │ │ │ │ + andeq r8, r0, r6, lsl #24 │ │ │ │ + andeq r8, r0, r4, lsl #24 │ │ │ │ + andeq r8, r0, ip, ror #23 │ │ │ │ + andeq r8, r0, sl, ror #23 │ │ │ │ + andeq r8, r0, r4, ror #23 │ │ │ │ + ldrdeq r8, [r0], -lr │ │ │ │ + ldrdeq r8, [r0], -r4 │ │ │ │ andeq r0, r0, ip, ror #3 │ │ │ │ - andeq r8, r0, r0, lsr ip │ │ │ │ - andeq r8, r0, r2, lsr #24 │ │ │ │ + ldrdeq r8, [r0], -r8 @ │ │ │ │ + andeq r8, r0, sl, asr #23 │ │ │ │ muleq r0, r4, r1 │ │ │ │ - andeq r8, r0, r6, ror fp │ │ │ │ + andeq r8, r0, lr, lsl fp │ │ │ │ stmdbmi fp, {r1, r3, fp, lr} │ │ │ │ ldrlt r4, [r0, #-1144] @ 0xfffffb88 │ │ │ │ addcc r4, r4, r9, ror r4 │ │ │ │ - b ff14d5f8 <__assert_fail@plt+0xff14b6d0> │ │ │ │ + b 4cd75c <__assert_fail@plt+0x4cb834> │ │ │ │ adcsmi pc, r5, #68, 12 @ 0x4400000 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ stmdami r6, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f24478 │ │ │ │ - @ instruction: 0x4620eb3e │ │ │ │ + strtmi lr, [r0], -ip, lsl #21 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt ffecd614 <__assert_fail@plt+0xffecb6ec> │ │ │ │ - andeq pc, r1, ip, lsr r1 @ │ │ │ │ - andeq r2, r0, r4, lsr #6 │ │ │ │ - strdeq r8, [r0], -r0 │ │ │ │ + bllt 124d778 <__assert_fail@plt+0x124b850> │ │ │ │ + ldrdeq lr, [r1], -r8 │ │ │ │ + andeq r2, r0, r0, asr #3 │ │ │ │ + muleq r0, r8, fp │ │ │ │ stcmi 5, cr11, [r9], {16} │ │ │ │ strcc r4, [r4], #1148 @ 0x47c │ │ │ │ - @ instruction: 0xf7f84620 │ │ │ │ - teqplt r0, r9, ror #27 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7f94620 │ │ │ │ + teqplt r0, r5 @ @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ - bl 15cd638 <__assert_fail@plt+0x15cb710> │ │ │ │ + b fe94d79c <__assert_fail@plt+0xfe94b874> │ │ │ │ @ instruction: 0xf7f22000 │ │ │ │ - @ instruction: 0x4620eb90 │ │ │ │ - @ instruction: 0x4010e8bd │ │ │ │ - stmiblt lr!, {r0, ip, sp, lr, pc}^ │ │ │ │ - andeq pc, r1, r4, lsl #2 │ │ │ │ - andeq sp, r0, sl, ror r8 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - @ instruction: 0x4615b5f0 │ │ │ │ - blhi cab48 <__assert_fail@plt+0xc8c20> │ │ │ │ - @ instruction: 0x4e3e4a3d │ │ │ │ - ldrbtmi r4, [sl], #-2878 @ 0xfffff4c2 │ │ │ │ - ldrbtmi r4, [lr], #-2110 @ 0xfffff7c2 │ │ │ │ - ldmpl r3, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x46314478 │ │ │ │ - movwls r6, #22555 @ 0x581b │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - b fe0cd67c <__assert_fail@plt+0xfe0cb754> │ │ │ │ - subsle r2, r5, r0, lsl #16 │ │ │ │ - svcge 0x00044938 │ │ │ │ - ldc 6, cr4, [pc, #16] @ f6d0 <__assert_fail@plt+0xd7a8> │ │ │ │ - ldrbtmi r8, [r9], #-2865 @ 0xfffff4cf │ │ │ │ - @ instruction: 0xf7f2463a │ │ │ │ - @ instruction: 0x4620ea72 │ │ │ │ - bl feecd698 <__assert_fail@plt+0xfeecb770> │ │ │ │ - bvc 14ae48 <__assert_fail@plt+0x148f20> │ │ │ │ - ldmdami r2!, {r2, r8, r9, fp, ip, pc} │ │ │ │ - blvc ffa0b1bc <__assert_fail@plt+0xffa09294> │ │ │ │ - movwls r4, #1144 @ 0x478 │ │ │ │ - blvc 24af80 <__assert_fail@plt+0x249058> │ │ │ │ - blvc 24af84 <__assert_fail@plt+0x24905c> │ │ │ │ - blvc ff20b1c8 <__assert_fail@plt+0xff2092a0> │ │ │ │ - bvc ff20b1cc <__assert_fail@plt+0xff2092a4> │ │ │ │ - blcs 60a840 <__assert_fail@plt+0x608918> │ │ │ │ - stc2l 0, cr15, [r6] │ │ │ │ - ldrtmi r4, [r1], -sl, lsr #16 │ │ │ │ - @ instruction: 0xf7f24478 │ │ │ │ - @ instruction: 0x4604ea5c │ │ │ │ - stmdbmi r8!, {r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - bge ba318 <__assert_fail@plt+0xb83f0> │ │ │ │ - ldrbtmi r9, [r9], #-1792 @ 0xfffff900 │ │ │ │ - b 134d6dc <__assert_fail@plt+0x134b7b4> │ │ │ │ - @ instruction: 0xf7f24620 │ │ │ │ - ldmib sp, {r1, r2, r4, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ - stmdbls r2, {r0, r1, r9, ip, sp} │ │ │ │ - strmi r4, [fp], #-2082 @ 0xfffff7de │ │ │ │ - mcr 4, 0, r4, cr7, cr3, {0} │ │ │ │ - ldrbtmi r1, [r8], #-2704 @ 0xfffff570 │ │ │ │ - bcc 44af4c <__assert_fail@plt+0x449024> │ │ │ │ - blvs ffa0b214 <__assert_fail@plt+0xffa092ec> │ │ │ │ - blvc ff20b218 <__assert_fail@plt+0xff2092f0> │ │ │ │ - blvs 24afd4 <__assert_fail@plt+0x2490ac> │ │ │ │ - blvc 24afdc <__assert_fail@plt+0x2490b4> │ │ │ │ - blvs 24afdc <__assert_fail@plt+0x2490b4> │ │ │ │ - blvc 24afe4 <__assert_fail@plt+0x2490bc> │ │ │ │ - blvs ff1cb228 <__assert_fail@plt+0xff1c9300> │ │ │ │ - blvc ff20b22c <__assert_fail@plt+0xff209304> │ │ │ │ - bvs ff1cb230 <__assert_fail@plt+0xff1c9308> │ │ │ │ - bvc ff20b234 <__assert_fail@plt+0xff20930c> │ │ │ │ - blcs 5ca8a8 <__assert_fail@plt+0x5c8980> │ │ │ │ - blvc 4ad94 <__assert_fail@plt+0x48e6c> │ │ │ │ - ldc2 0, cr15, [r0] │ │ │ │ - blmi 2e1fb0 <__assert_fail@plt+0x2e0088> │ │ │ │ - ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 1697d8 <__assert_fail@plt+0x1678b0> │ │ │ │ - qaddle r4, sl, r4 │ │ │ │ - andlt r4, r7, r8, lsr #12 │ │ │ │ - blhi caa70 <__assert_fail@plt+0xc8b48> │ │ │ │ - @ instruction: 0xf7f2bdf0 │ │ │ │ - svclt 0x0000ea72 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - svccc 0x00500000 │ │ │ │ - andeq lr, r1, r6, ror r7 │ │ │ │ - andeq r5, r0, sl, lsr #16 │ │ │ │ - andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq sp, r0, r0, asr #17 │ │ │ │ - @ instruction: 0x0000d8b2 │ │ │ │ - strdeq sp, [r0], -r4 │ │ │ │ - strdeq sp, [r0], -r0 │ │ │ │ - andeq sp, r0, lr, ror #17 │ │ │ │ - andeq sp, r0, r2, lsl #18 │ │ │ │ - andeq lr, r1, r8, lsr #13 │ │ │ │ - svcmi 0x00f8e92d │ │ │ │ - @ instruction: 0x46914610 │ │ │ │ - blx ffbcd7ba <__assert_fail@plt+0xffbcb892> │ │ │ │ - ldrbtmi r4, [ip], #-3114 @ 0xfffff3d6 │ │ │ │ - stmdacs r0, {r0, r1, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f2d04b │ │ │ │ - blmi a4a348 <__assert_fail@plt+0xa48420> │ │ │ │ - strtmi r2, [r8], r0, lsl #10 │ │ │ │ - @ instruction: 0xf854462e │ │ │ │ - strmi sl, [r7], -r3 │ │ │ │ - @ instruction: 0x46584651 │ │ │ │ - mrc2 7, 1, pc, cr14, cr8, {7} │ │ │ │ - strmi r3, [r3], -r1, lsl #10 │ │ │ │ - eorsle r2, r4, r0, lsl #16 │ │ │ │ - @ instruction: 0x46584651 │ │ │ │ - mrc2 7, 1, pc, cr6, cr8, {7} │ │ │ │ - ldmdavs r9!, {r0, r1, fp, ip, sp, lr} │ │ │ │ - andcs fp, r0, #28, 4 @ 0xc0000001 │ │ │ │ - andsmi pc, r4, r1, lsr r8 @ │ │ │ │ - strle r0, [r7, #-1188] @ 0xfffffb5c │ │ │ │ - andcc r7, r1, r3, asr #16 │ │ │ │ - andslt fp, ip, #-1073741790 @ 0xc0000022 │ │ │ │ - andsmi pc, r4, r1, lsr r8 @ │ │ │ │ - ldrbtle r0, [r7], #1188 @ 0x4a4 │ │ │ │ - stmdblt fp!, {r0, r9, ip, sp} │ │ │ │ - @ instruction: 0xf831e009 │ │ │ │ - @ instruction: 0xf41cc014 │ │ │ │ - mvnle r5, r0, lsl #30 │ │ │ │ - svccc 0x0001f810 │ │ │ │ - blcs 3c09c <__assert_fail@plt+0x3a174> │ │ │ │ - @ instruction: 0xf8dbd1f5 │ │ │ │ - ldrmi r3, [r6], #-12 │ │ │ │ - @ instruction: 0x4658b193 │ │ │ │ - @ instruction: 0xf9ecf7fe │ │ │ │ - stmdacs r0, {r0, r1, r7, r9, sl, lr} │ │ │ │ - stmdami ip, {r2, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ - @ instruction: 0x46424633 │ │ │ │ - ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ - ldc2 0, cr15, [sl, #-0] │ │ │ │ - pop {r3, r6, r9, sl, lr} │ │ │ │ - stmdami r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - @ instruction: 0xe7cc4478 │ │ │ │ - stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strmi lr, [r5], -r9, ror #15 │ │ │ │ - strmi r4, [r6], -r0, lsl #13 │ │ │ │ - svclt 0x0000e7eb │ │ │ │ - andeq lr, r1, lr, asr #12 │ │ │ │ - @ instruction: 0x000001b0 │ │ │ │ - andeq sp, r0, r2, lsl r8 │ │ │ │ - andeq r2, r0, r4, lsl #19 │ │ │ │ - addlt fp, r4, r0, lsl r5 │ │ │ │ - andcs r4, r0, #589824 @ 0x90000 │ │ │ │ - ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ - ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ - strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ - andls r4, r3, fp, ror r4 │ │ │ │ - cdp2 0, 1, cr15, cr0, cr0, {0} │ │ │ │ - stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ - andlt r4, r4, r9, ror r4 │ │ │ │ + @ instruction: 0x4620eade │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - cdplt 0, 7, cr15, cr0, cr0, {0} │ │ │ │ - strdeq sp, [r0], -r2 │ │ │ │ - andeq r2, r0, r0, asr r9 │ │ │ │ - @ instruction: 0xfffffdf9 │ │ │ │ - andeq sp, r0, r4, ror #15 │ │ │ │ - addlt fp, r4, r0, lsl r5 │ │ │ │ - andcs r4, r0, #589824 @ 0x90000 │ │ │ │ - ldrmi r4, [r1], -r9, lsl #24 │ │ │ │ - ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ - strls r4, [r0], #-1148 @ 0xfffffb84 │ │ │ │ + ldmdblt ip!, {r0, ip, sp, lr, pc} │ │ │ │ + andeq lr, r1, r0, lsr #31 │ │ │ │ + andeq sp, r0, r2, lsr #16 │ │ │ │ + stcmi 5, cr11, [r7, #-224] @ 0xffffff20 │ │ │ │ + stmdavs ip!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ + @ instruction: 0x4610b13c │ │ │ │ + @ instruction: 0xf7fe602a │ │ │ │ + movwcs pc, #2875 @ 0xb3b @ │ │ │ │ + eorvs r4, fp, r0, lsr #12 │ │ │ │ + @ instruction: 0x4614bd38 │ │ │ │ + ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ + andeq ip, r2, r4, lsl r9 │ │ │ │ + ldrblt r4, [r0, #-2843]! @ 0xfffff4e5 │ │ │ │ + @ instruction: 0x4615447b │ │ │ │ + tstlt r8, r8, lsl r8 │ │ │ │ + blx acd81a <__assert_fail@plt+0xacb8f2> │ │ │ │ + @ instruction: 0xf9d8f7f9 │ │ │ │ + ldrbtmi r4, [lr], #-3607 @ 0xfffff1e9 │ │ │ │ + strtmi r4, [r8], -r3, lsl #12 │ │ │ │ + @ instruction: 0xf7fe6033 │ │ │ │ + ldmdavs r1!, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + strtmi r4, [r0], -r4, lsl #12 │ │ │ │ + blx fe7cd836 <__assert_fail@plt+0xfe7cb90e> │ │ │ │ + bicslt r6, ip, r0, lsr r0 │ │ │ │ + @ instruction: 0xf7fe6864 │ │ │ │ + @ instruction: 0x4601f9b3 │ │ │ │ + mvnsle r2, r0, lsl #24 │ │ │ │ + cdpmi 6, 0, cr4, cr14, cr8, {0} │ │ │ │ + @ instruction: 0xf9f0f7fe │ │ │ │ + @ instruction: 0xf7fe4628 │ │ │ │ + ldrbtmi pc, [lr], #-2427 @ 0xfffff685 @ │ │ │ │ + ldmdavs r0!, {r2, r9, sl, lr} │ │ │ │ + blx 4d85e <__assert_fail@plt+0x4b936> │ │ │ │ + eorsvs r3, r0, r1, lsl #24 │ │ │ │ + @ instruction: 0xf7fed004 │ │ │ │ + @ instruction: 0x3c01f937 │ │ │ │ + mvnsle r6, r0, lsr r0 │ │ │ │ + ldcllt 6, cr4, [r0, #-160]! @ 0xffffff60 │ │ │ │ + @ instruction: 0xf998f7fe │ │ │ │ + strb r4, [r5, r1, lsl #12]! │ │ │ │ + strdeq ip, [r2], -r0 │ │ │ │ + ldrdeq ip, [r2], -lr │ │ │ │ + andeq ip, r2, sl, lsr #17 │ │ │ │ + addlt fp, r5, r0, lsr r5 │ │ │ │ + andcs r4, r0, #1114112 @ 0x110000 │ │ │ │ + @ instruction: 0x46114d11 │ │ │ │ + ldrbtmi r4, [r8], #-2833 @ 0xfffff4ef │ │ │ │ + strls r4, [r0, #-1149] @ 0xfffffb83 │ │ │ │ andls r4, r3, fp, ror r4 │ │ │ │ - ldc2l 0, cr15, [r2] │ │ │ │ - stmdals r3, {r1, r2, r8, fp, lr} │ │ │ │ - andlt r4, r4, r9, ror r4 │ │ │ │ - @ instruction: 0x4010e8bd │ │ │ │ - cdplt 0, 5, cr15, cr2, cr0, {0} │ │ │ │ - ldrdeq sp, [r0], -lr │ │ │ │ - andeq r2, r0, r4, lsl r9 │ │ │ │ - @ instruction: 0xfffffee5 │ │ │ │ - ldrdeq sp, [r0], -r4 │ │ │ │ + cdp2 0, 0, cr15, cr8, cr0, {0} │ │ │ │ + @ instruction: 0x4c0f490e │ │ │ │ + ldrbtmi r9, [r9], #-2051 @ 0xfffff7fd │ │ │ │ + cdp2 0, 6, cr15, cr10, cr0, {0} │ │ │ │ + blmi 360aa8 <__assert_fail@plt+0x35eb80> │ │ │ │ + strtmi r2, [r0], -r0, lsl #4 │ │ │ │ + ldrbtmi r4, [fp], #-1553 @ 0xfffff9ef │ │ │ │ + strls r9, [r3], #-1280 @ 0xfffffb00 │ │ │ │ + ldc2l 0, cr15, [r8] │ │ │ │ + stmdals r3, {r0, r3, r8, fp, lr} │ │ │ │ + andlt r4, r5, r9, ror r4 │ │ │ │ + ldrhtmi lr, [r0], -sp │ │ │ │ + cdplt 0, 5, cr15, cr8, cr0, {0} │ │ │ │ + andeq r7, r0, sl, lsr #16 │ │ │ │ + andeq r2, r0, r0, asr #18 │ │ │ │ + @ instruction: 0xffffff6d │ │ │ │ + andeq sp, r0, r2, asr #15 │ │ │ │ + strdeq sp, [r0], -ip │ │ │ │ + @ instruction: 0xffffff2b │ │ │ │ + strdeq sp, [r0], -r4 │ │ │ │ stmdacs r2, {r3, r4, r5, r8, sl, ip, sp, pc} │ │ │ │ ldrmi r4, [r4], -sl, lsl #26 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ eorvc r4, sl, sp, ror r4 │ │ │ │ stmdami r8, {r1, r2, ip, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf8e6f7fe │ │ │ │ + @ instruction: 0xf84af7fe │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ strtmi r4, [r9], -fp, lsl #12 │ │ │ │ @ instruction: 0xf7fe6858 │ │ │ │ - @ instruction: 0x4620f8df │ │ │ │ + strtmi pc, [r0], -r3, asr #16 │ │ │ │ svclt 0x0000bd38 │ │ │ │ andeq ip, r2, r8, lsl #16 │ │ │ │ andeq sp, r0, sl, ror #15 │ │ │ │ addlt fp, r4, r0, lsl r5 │ │ │ │ andcs r4, r0, #917504 @ 0xe0000 │ │ │ │ ldrmi r4, [r1], -lr, lsl #24 │ │ │ │ ldrbtmi r4, [r8], #-2830 @ 0xfffff4f2 │ │ │ │ @@ -14068,15 +14068,15 @@ │ │ │ │ @ instruction: 0xf7f5461c │ │ │ │ @ instruction: 0xf1a4f93f │ │ │ │ ldrtmi r0, [r9], -ip, lsl #6 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ cdp 6, 0, cr4, cr8, cr1, {6} │ │ │ │ @ instruction: 0x46443a90 │ │ │ │ ldrmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx fcdaf2 <__assert_fail@plt+0xfcbbca> │ │ │ │ + mrc2 7, 7, pc, cr12, cr8, {7} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ blmi feab4730 <__assert_fail@plt+0xfeab2808> │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ smlsdxls r9, fp, r4, r4 │ │ │ │ bcc 44b344 <__assert_fail@plt+0x44941c> │ │ │ │ ldrbtmi r4, [fp], #-2983 @ 0xfffff459 │ │ │ │ blmi fe9f4754 <__assert_fail@plt+0xfe9f282c> │ │ │ │ @@ -14168,26 +14168,26 @@ │ │ │ │ ldrbtmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0x4798681b │ │ │ │ stmdavs r8!, {r3, r4, r6, r8, fp, lr} │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ ldrbmi pc, [r1], -sp, lsl #29 @ │ │ │ │ andls r4, r5, r2, lsl #12 │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ - bls 18ecf4 <__assert_fail@plt+0x18cdcc> │ │ │ │ + bls 18fbec <__assert_fail@plt+0x18dcc4> │ │ │ │ @ instruction: 0xf7f14610 │ │ │ │ ldmdbmi r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r9], #-1616 @ 0xfffff9b0 │ │ │ │ svc 0x0064f7f1 │ │ │ │ ldrbmi fp, [r0], -r8, lsr #2 │ │ │ │ svc 0x00a6f7f1 │ │ │ │ andls lr, r3, sl, lsr r7 │ │ │ │ bmi 13899a0 <__assert_fail@plt+0x1387a78> │ │ │ │ stmdbmi sp, {r6, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ - blx fffcdcae <__assert_fail@plt+0xfffcbd86> │ │ │ │ + @ instruction: 0xffbcf7f8 │ │ │ │ @ instruction: 0xf7f14650 │ │ │ │ @ instruction: 0xe72def9a │ │ │ │ stmdavs r9!, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ stmdbeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf7f14618 │ │ │ │ @ instruction: 0x4648eff8 │ │ │ │ @@ -14209,62 +14209,62 @@ │ │ │ │ ldrbmi r9, [r1], r7, lsl #22 │ │ │ │ svcne 0x00184935 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ blmi d4f628 <__assert_fail@plt+0xd4d700> │ │ │ │ stmiapl r9, {r3, r8, fp, ip, pc}^ │ │ │ │ strmi r4, [r4], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ - strtmi pc, [r0], -r3, asr #23 │ │ │ │ + strtmi pc, [r0], -r1, lsl #31 │ │ │ │ svc 0x005ef7f1 │ │ │ │ cdp 6, 1, cr4, cr8, cr2, {2} │ │ │ │ @ instruction: 0x46d00a90 │ │ │ │ @ instruction: 0xf7f89906 │ │ │ │ - stmdavs ip!, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs ip!, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 149a08 <__assert_fail@plt+0x147ae0> │ │ │ │ ldmdbeq ip!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ blls 1fc270 <__assert_fail@plt+0x1fa348> │ │ │ │ @ instruction: 0xf1a39a04 │ │ │ │ @ instruction: 0x23200904 │ │ │ │ andcc pc, r2, r9, lsl #16 │ │ │ │ movwls r1, #19539 @ 0x4c53 │ │ │ │ movwcs r9, #2564 @ 0xa04 │ │ │ │ andcc pc, r2, r9, lsl #16 │ │ │ │ ldrb r4, [r7], r1, lsr #13 │ │ │ │ - blx 1acdd66 <__assert_fail@plt+0x1acbe3e> │ │ │ │ + @ instruction: 0xff28f7f8 │ │ │ │ strls r9, [r3], #-2822 @ 0xfffff4fa │ │ │ │ movwls r3, #25345 @ 0x6301 │ │ │ │ strb r4, [pc], r0, lsl #13 │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ - strmi pc, [r7], -fp, ror #31 │ │ │ │ + strmi pc, [r7], -pc, asr #30 │ │ │ │ ldmdami fp, {r1, r2, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx fe44bda4 <__assert_fail@plt+0xfe449e7c> │ │ │ │ @ instruction: 0xf7f1e74b │ │ │ │ svclt 0x0000ef5e │ │ │ │ andeq lr, r1, r8, ror #6 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ andeq lr, r1, r6, asr #6 │ │ │ │ andeq r2, r0, r8, lsl #14 │ │ │ │ - andeq r5, r0, lr, ror #7 │ │ │ │ + strdeq r5, [r0], -lr │ │ │ │ andeq r2, r0, ip, lsl #9 │ │ │ │ andeq sp, r0, r2, lsl #14 │ │ │ │ - andeq r7, r0, r8, asr #13 │ │ │ │ - andeq r7, r0, r4, lsl #13 │ │ │ │ + andeq r7, r0, r8, lsr #11 │ │ │ │ + andeq r7, r0, r4, ror #10 │ │ │ │ andeq r2, r0, r2, ror #7 │ │ │ │ - andeq r7, r0, r2, lsl #12 │ │ │ │ + andeq r7, r0, r2, ror #9 │ │ │ │ andeq sp, r0, r2, lsr #12 │ │ │ │ strdeq sp, [r0], -lr │ │ │ │ andeq lr, r1, r8, asr #3 │ │ │ │ muleq r0, r0, r1 │ │ │ │ andeq sp, r0, lr, lsl #11 │ │ │ │ muleq r1, r4, ip │ │ │ │ - andeq r5, r0, r6, lsl sl │ │ │ │ + muleq r0, lr, r2 │ │ │ │ andeq r3, r0, r0, asr sp │ │ │ │ - andeq r4, r0, r6, lsr #24 │ │ │ │ - andeq r8, r0, ip, ror #1 │ │ │ │ + @ instruction: 0x00004db6 │ │ │ │ + strdeq r8, [r0], -r8 @ │ │ │ │ strdeq lr, [r1], -r4 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ andeq sp, r0, r2, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stc 6, cr4, [sp, #-20]! @ 0xffffffec │ │ │ │ stmdami ip, {r1, r8, r9, fp, pc}^ │ │ │ │ addlt r4, r5, r8, ror r4 │ │ │ │ @@ -14275,18 +14275,18 @@ │ │ │ │ ldrbtmi r3, [sl], #-812 @ 0xfffffcd4 │ │ │ │ bleq b4c23c <__assert_fail@plt+0xb4a314> │ │ │ │ vmls.f32 s8, s16, s16 │ │ │ │ @ instruction: 0xf8503a90 │ │ │ │ ldrbtmi r8, [sl], #-1 │ │ │ │ strbmi r9, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7f84648 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r1], -r4, rrx │ │ │ │ @ instruction: 0xf7f84648 │ │ │ │ - vmla.f64 d15, d8, d5 │ │ │ │ + cdp 14, 0, cr15, cr8, cr3, {6} │ │ │ │ @ instruction: 0x46290a10 │ │ │ │ @ instruction: 0xf7f1200a │ │ │ │ mcrcs 15, 0, lr, cr0, cr14, {7} │ │ │ │ strcs sp, [r0], #-3335 @ 0xfffff2f9 │ │ │ │ strtmi r3, [r9], -r1, lsl #8 │ │ │ │ @ instruction: 0xf7f12009 │ │ │ │ adcmi lr, r6, #984 @ 0x3d8 │ │ │ │ @@ -15018,15 +15018,15 @@ │ │ │ │ svclt 0x0000e94e │ │ │ │ andeq sp, r1, ip, ror #11 │ │ │ │ andeq fp, r2, r2, asr #26 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ muleq r1, r8, r5 │ │ │ │ strdeq fp, [r2], -r6 │ │ │ │ andeq ip, r0, r2, ror sp │ │ │ │ - andeq r4, r0, r0, lsr #13 │ │ │ │ + @ instruction: 0x000048b0 │ │ │ │ andeq lr, r1, ip, ror r0 │ │ │ │ andeq fp, r2, sl, ror #24 │ │ │ │ andeq fp, r2, r6, ror #24 │ │ │ │ @ instruction: 0x0000ccbe │ │ │ │ @ instruction: 0x0002bbb6 │ │ │ │ ldrblt r4, [r0, #-2836]! @ 0xfffff4ec │ │ │ │ ldmdavs ip, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -15085,15 +15085,15 @@ │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf04fe7d9 │ │ │ │ @ instruction: 0xe7e230ff │ │ │ │ ldm lr!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0001d3b0 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - andeq r4, r0, lr, asr r4 │ │ │ │ + andeq r4, r0, lr, ror #12 │ │ │ │ andeq sp, r1, r2, ror #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strbvc pc, [r0], pc, asr #8 @ │ │ │ │ @ instruction: 0xf600fb06 │ │ │ │ ldrmi r4, [r8], ip, lsl #26 │ │ │ │ ldrbtmi r4, [sp], #-1551 @ 0xfffff9f1 │ │ │ │ ldmdbpl r3!, {r2, r4, r5, r6, r8, fp, ip}^ │ │ │ ├── readelf --wide --decompress --hex-dump=.rodata {} │ │ │ │ @@ -756,2195 +756,2195 @@ │ │ │ │ 0x00014838 6d706c65 6d656e74 65640000 5b25695d mplemented..[%i] │ │ │ │ 0x00014848 205b2563 5d0a0000 00000000 00000000 [%c]........... │ │ │ │ 0x00014858 01000000 00000000 00000000 00000000 ................ │ │ │ │ 0x00014868 00000000 00000000 00000000 00000000 ................ │ │ │ │ 0x00014878 00000000 00000000 00000000 00000000 ................ │ │ │ │ 0x00014888 00000000 00000000 00000000 00000000 ................ │ │ │ │ 0x00014898 00000000 01000000 00000000 00000000 ................ │ │ │ │ - 0x000148a8 00000000 00000000 74726565 5f636861 ........tree_cha │ │ │ │ - 0x000148b8 6e676564 00000000 71756974 00000000 nged....quit.... │ │ │ │ - 0x000148c8 71756974 7320686e 622c206e 6f207175 quits hnb, no qu │ │ │ │ - 0x000148d8 65737469 6f6e7320 61736b65 64000000 estions asked... │ │ │ │ - 0x000148e8 71000000 74797065 00000000 6e6f0000 q...type....no.. │ │ │ │ - 0x000148f8 73746174 75732022 4e6f2061 6374696f status "No actio │ │ │ │ - 0x00014908 6e206173 7369676e 65642074 6f202725 n assigned to '% │ │ │ │ - 0x00014918 73272825 69642920 696e2025 732d6d6f s'(%id) in %s-mo │ │ │ │ - 0x00014928 64652200 6175746f 73617665 5f636865 de".autosave_che │ │ │ │ - 0x00014938 636b5f74 696d656f 75740000 666f7263 ck_timeout..forc │ │ │ │ - 0x00014948 65645f75 70000000 77686574 68657220 ed_up...whether │ │ │ │ - 0x00014958 6d6f7665 6d656e74 20757077 61726473 movement upwards │ │ │ │ - 0x00014968 20697320 666f7263 65642062 65796f6e is forced beyon │ │ │ │ - 0x00014978 64206669 72737420 7369626c 696e6700 d first sibling. │ │ │ │ - 0x00014988 666f7263 65645f64 6f776e00 77686574 forced_down.whet │ │ │ │ - 0x00014998 68657220 6d6f7665 6d656e74 20646f77 her movement dow │ │ │ │ - 0x000149a8 6e776172 64732069 7320666f 72636564 nwards is forced │ │ │ │ - 0x000149b8 20626579 6f6e6420 6c617374 20736962 beyond last sib │ │ │ │ - 0x000149c8 6c696e67 00000000 696e6465 6e740000 ling....indent.. │ │ │ │ - 0x000149d8 6f757464 656e7400 696e7365 72745f62 outdent.insert_b │ │ │ │ - 0x000149e8 656c6f77 00000000 70617374 65000000 elow....paste... │ │ │ │ - 0x000149f8 616c6c20 28737461 6e646172 64290000 all (standard).. │ │ │ │ - 0x00014a08 616c6c20 62757420 66697273 74206c65 all but first le │ │ │ │ - 0x00014a18 76656c20 6f662063 68696c64 72656e00 vel of children. │ │ │ │ - 0x00014a28 73686f77 2077686f 6c652074 72656500 show whole tree. │ │ │ │ - 0x00014a38 73686f77 20706174 68206f66 20637572 show path of cur │ │ │ │ - 0x00014a48 72656e74 206c6576 656c0000 73746174 rent level..stat │ │ │ │ - 0x00014a58 7573206e 6f206461 74612069 6e20636c us no data in cl │ │ │ │ - 0x00014a68 6970626f 61726400 72656164 6f6e6c79 ipboard.readonly │ │ │ │ - 0x00014a78 20666c61 67207365 742c2061 766f6964 flag set, avoid │ │ │ │ - 0x00014a88 696e6720 696e7365 7274696f 6e000000 ing insertion... │ │ │ │ - 0x00014a98 72656164 6f6e6c79 20666c61 67207365 readonly flag se │ │ │ │ - 0x00014aa8 742c2061 766f6964 696e6720 74726565 t, avoiding tree │ │ │ │ - 0x00014ab8 20636861 6e676500 636f7079 00000000 change.copy.... │ │ │ │ - 0x00014ac8 53746f72 65732074 68652063 75727265 Stores the curre │ │ │ │ - 0x00014ad8 6e74206e 6f64652c 20616e64 20697427 nt node, and it' │ │ │ │ - 0x00014ae8 73207375 62747265 6520696e 20746865 s subtree in the │ │ │ │ - 0x00014af8 20636c69 70626f61 72640000 63757400 clipboard..cut. │ │ │ │ - 0x00014b08 4d6f7665 73207468 65206375 7272656e Moves the curren │ │ │ │ - 0x00014b18 74206e6f 64652c20 616e6420 69742773 t node, and it's │ │ │ │ - 0x00014b28 20737562 74726565 20746f20 74686520 subtree to the │ │ │ │ - 0x00014b38 636c6970 626f6172 64000000 496e7365 clipboard...Inse │ │ │ │ - 0x00014b48 72747320 74686520 636f6e74 656e7473 rts the contents │ │ │ │ - 0x00014b58 206f6620 74686520 636c6970 626f6172 of the clipboar │ │ │ │ - 0x00014b68 64206174 20746865 20637572 72656e74 d at the current │ │ │ │ - 0x00014b78 20706f73 6974696f 6e20696e 20746865 position in the │ │ │ │ - 0x00014b88 20747265 652e0000 75736167 653a2025 tree...usage: % │ │ │ │ - 0x00014b98 69203c69 74656d3e 203c6667 2f62673e i │ │ │ │ - 0x00014ba8 203c6174 74733e00 756e6465 726c696e .underlin │ │ │ │ - 0x00014bb8 65000000 72657665 72736500 626c696e e...reverse.blin │ │ │ │ - 0x00014bc8 6b000000 64696d00 626f6c64 00000000 k...dim.bold.... │ │ │ │ - 0x00014bd8 756e6b6e 6f776e20 7374796c 65202773 unknown style 's │ │ │ │ - 0x00014be8 74796c65 205b2573 5d202573 20257327 tyle [%s] %s %s' │ │ │ │ - 0x00014bf8 0a000000 7374616e 646f7574 00000000 ....standout.... │ │ │ │ - 0x00014c08 7374796c 65000000 3c656c65 6d656e74 style... ..Changes │ │ │ │ - 0x00014c48 74686520 64726177 696e6720 7374796c the drawing styl │ │ │ │ - 0x00014c58 65206f66 2027656c 656d656e 74272061 e of 'element' a │ │ │ │ - 0x00014c68 7661696c 61626c65 20636f6c 6f72733a vailable colors: │ │ │ │ - 0x00014c78 20626c61 636b2c20 626c7565 2c206379 black, blue, cy │ │ │ │ - 0x00014c88 616e2c20 7265642c 20677265 656e2c20 an, red, green, │ │ │ │ - 0x00014c98 6d616765 6e74612c 2079656c 6c6f772c magenta, yellow, │ │ │ │ - 0x00014ca8 20776869 74652061 6e642064 65666175 white and defau │ │ │ │ - 0x00014cb8 6c742077 68696368 20757365 73207468 lt which uses th │ │ │ │ - 0x00014cc8 65207374 616e6461 72642063 6f6c6f72 e standard color │ │ │ │ - 0x00014cd8 73206f66 20746865 20746572 6d696e61 s of the termina │ │ │ │ - 0x00014ce8 6c2e2041 74747262 75746573 20617265 l. Attrbutes are │ │ │ │ - 0x00014cf8 206f6e65 206f7220 6d6f7265 206f663a one or more of: │ │ │ │ - 0x00014d08 20737461 6e646f75 742c2075 6e646572 standout, under │ │ │ │ - 0x00014d18 6c696e65 2c207265 76657273 652c2062 line, reverse, b │ │ │ │ - 0x00014d28 6c696e6b 2c206469 6d20616e 6420626f link, dim and bo │ │ │ │ - 0x00014d38 6c642e20 41766169 6c61626c 6520656c ld. Available el │ │ │ │ - 0x00014d48 656d656e 74732061 72653a20 6d656e75 ements are: menu │ │ │ │ - 0x00014d58 6974656d 2c206d65 6e757465 78742c20 item, menutext, │ │ │ │ - 0x00014d68 70617265 6e746e6f 64652c20 6e6f6465 parentnode, node │ │ │ │ - 0x00014d78 2c206275 6c6c6574 2c207365 6c656374 , bullet, select │ │ │ │ - 0x00014d88 65642c20 70617265 6e747365 6c656374 ed, parentselect │ │ │ │ - 0x00014d98 65642061 6e642062 61636b67 726f756e ed and backgroun │ │ │ │ - 0x00014da8 642e0000 6175746f 73617665 5f746872 d...autosave_thr │ │ │ │ - 0x00014db8 6573686f 6c645f6e 6f646573 5f636861 eshold_nodes_cha │ │ │ │ - 0x00014dc8 6e676564 20300000 6578706f 72745f25 nged 0..export_% │ │ │ │ - 0x00014dd8 73202573 20256900 6578706f 72745f25 s %s %i.export_% │ │ │ │ - 0x00014de8 73202573 00000000 73746174 75732022 s %s....status " │ │ │ │ - 0x00014df8 72656164 6f6e6c79 206d6f64 652c206e readonly mode, n │ │ │ │ - 0x00014e08 6f742077 72697469 6e672074 6f206469 ot writing to di │ │ │ │ - 0x00014e18 736b220a 00000000 3c3f686e 6220706f sk"........ │ │ │ │ - 0x00014e88 6e6f6465 2e630000 75736167 653a2025 node.c..usage: % │ │ │ │ - 0x00014e98 73203c61 74747269 62757465 3e203c76 s ...att_set. │ │ │ │ - 0x00014eb8 6174745f 67657400 6174745f 636c6561 att_get.att_clea │ │ │ │ - 0x00014ec8 72000000 6174745f 6c697374 00000000 r...att_list.... │ │ │ │ - 0x00014ed8 6e6f6465 5f647570 6c696361 74650000 node_duplicate.. │ │ │ │ - 0x00014ee8 75736167 653a2025 73202e2e 2e2e0000 usage: %s ...... │ │ │ │ - 0x00014ef8 6e6f2073 75636820 6d616372 6f206465 no such macro de │ │ │ │ - 0x00014f08 66696e65 64202725 73270000 64656669 fined '%s'..defi │ │ │ │ - 0x00014f18 6e650000 6572726f 72206d61 63726f20 ne..error macro │ │ │ │ - 0x00014f28 25732061 6c726561 64792065 78697374 %s already exist │ │ │ │ - 0x00014f38 2c2e2e20 74686973 206d6967 68742074 ,.. this might t │ │ │ │ - 0x00014f48 75726e20 6f757420 6261646c 792c2e2e urn out badly,.. │ │ │ │ - 0x00014f58 20000000 6d616372 6f000000 62726561 ...macro...brea │ │ │ │ - 0x00014f68 6b000000 75736167 653a2025 73203c63 k...usage: %s .scop │ │ │ │ - 0x00014f88 65206c69 6d697420 65786365 65646564 e limit exceeded │ │ │ │ - 0x00014f98 00000000 6261636b 73706163 65000000 ....backspace... │ │ │ │ - 0x00014fa8 6572726f 7220696e 2062696e 64696e67 error in binding │ │ │ │ - 0x00014fb8 73202573 20257320 25732025 730a0000 s %s %s %s %s... │ │ │ │ - 0x00014fc8 696e7300 64656c00 72657475 726e0000 ins.del.return.. │ │ │ │ - 0x00014fd8 74616200 65736300 5e737061 63650000 tab.esc.^space.. │ │ │ │ - 0x00014fe8 4b45595f 00000000 454e4400 4241434b KEY_....END.BACK │ │ │ │ - 0x00014ff8 53504143 45000000 3e3c0000 62696e64 SPACE...><..bind │ │ │ │ - 0x00015008 00000000 3c6b6579 3e203c61 6374696f .... [parameter].. │ │ │ │ - 0x00015028 42696e64 73207468 65206163 74696f6e Binds the action │ │ │ │ - 0x00015038 2c20746f 20746865 20737065 63696669 , to the specifi │ │ │ │ - 0x00015048 6564206b 65792c20 73756273 65717565 ed key, subseque │ │ │ │ - 0x00015058 6e742061 6374696f 6e73206d 79206265 nt actions my be │ │ │ │ - 0x00015068 20626f75 6e642062 79207573 696e6720 bound by using │ │ │ │ - 0x00015078 74686520 76697274 75616c20 6b657920 the virtual key │ │ │ │ - 0x00015088 272e2e27 20746875 73206368 61696e69 '..' thus chaini │ │ │ │ - 0x00015098 6e672074 68656d20 746f6765 74686572 ng them together │ │ │ │ - 0x000150a8 20696e74 6f206120 736d616c 6c207363 into a small sc │ │ │ │ - 0x000150b8 72697074 2e000000 636f6e74 65787400 ript....context. │ │ │ │ - 0x000150c8 3c636f6e 74657874 3e000000 4368616e ...Chan │ │ │ │ - 0x000150d8 67657320 636f6e74 6578742c 20636f6e ges context, con │ │ │ │ - 0x000150e8 74657874 206d6179 20626520 6f6e6520 text may be one │ │ │ │ - 0x000150f8 6f662027 6d61696e 272c2027 6c696e65 of 'main', 'line │ │ │ │ - 0x00015108 65646974 272c2027 6e6f6465 65646974 edit', 'nodeedit │ │ │ │ - 0x00015118 272c2027 636f6e66 69726d27 206f7220 ', 'confirm' or │ │ │ │ - 0x00015128 616e7920 6f746865 72207573 65726465 any other userde │ │ │ │ - 0x00015138 66696e65 6420636f 6e746578 742e0000 fined context... │ │ │ │ - 0x00015148 6b657900 6c656674 00000000 72696768 key.left....righ │ │ │ │ - 0x00015158 74000000 686f6d65 00000000 66310000 t...home....f1.. │ │ │ │ - 0x00015168 66320000 66330000 66340000 66350000 f2..f3..f4..f5.. │ │ │ │ - 0x00015178 66360000 66370000 66380000 66390000 f6..f7..f8..f9.. │ │ │ │ - 0x00015188 66313000 66313100 66313200 65696300 f10.f11.f12.eic. │ │ │ │ - 0x00015198 6e706167 65000000 70706167 65000000 npage...ppage... │ │ │ │ - 0x000151a8 656e7465 72000000 6c6c0000 61310000 enter...ll..a1.. │ │ │ │ - 0x000151b8 61330000 62320000 63310000 63330000 a3..b2..c1..c3.. │ │ │ │ - 0x000151c8 62656700 63616e63 656c0000 636c6f73 beg.cancel..clos │ │ │ │ - 0x000151d8 65000000 63726561 74650000 65786974 e...create..exit │ │ │ │ - 0x000151e8 00000000 66696e64 00000000 68656c70 ....find....help │ │ │ │ - 0x000151f8 00000000 6d61726b 00000000 6d657373 ....mark....mess │ │ │ │ - 0x00015208 61676500 6d6f7665 00000000 6e657874 age.move....next │ │ │ │ - 0x00015218 00000000 6f70656e 00000000 6f707469 ....open....opti │ │ │ │ - 0x00015228 6f6e7300 70726576 696f7573 00000000 ons.previous.... │ │ │ │ - 0x00015238 7265646f 00000000 72656665 72656e63 redo....referenc │ │ │ │ - 0x00015248 65000000 72656672 65736800 7265706c e...refresh.repl │ │ │ │ - 0x00015258 61636500 72657374 61727400 72657375 ace.restart.resu │ │ │ │ - 0x00015268 6d650000 73626567 00000000 7363616e me..sbeg....scan │ │ │ │ - 0x00015278 63656c00 73636f6d 6d616e64 00000000 cel.scommand.... │ │ │ │ - 0x00015288 73636f70 79000000 73637265 61746500 scopy...screate. │ │ │ │ - 0x00015298 73646300 73646c00 73656c65 63740000 sdc.sdl.select.. │ │ │ │ - 0x000152a8 73656f6c 00000000 73657869 74000000 seol....sexit... │ │ │ │ - 0x000152b8 7366696e 64000000 7368656c 70000000 sfind...shelp... │ │ │ │ - 0x000152c8 73686f6d 65000000 73696300 736c6566 shome...sic.slef │ │ │ │ - 0x000152d8 74000000 736d6573 73616765 00000000 t...smessage.... │ │ │ │ - 0x000152e8 736d6f76 65000000 736e6578 74000000 smove...snext... │ │ │ │ - 0x000152f8 736f7074 696f6e73 00000000 73707265 soptions....spre │ │ │ │ - 0x00015308 76696f75 73000000 73707269 6e740000 vious...sprint.. │ │ │ │ - 0x00015318 73726564 6f000000 73726570 6c616365 sredo...sreplace │ │ │ │ - 0x00015328 00000000 73726967 68740000 73727375 ....sright..srsu │ │ │ │ - 0x00015338 6d650000 73736176 65000000 73737570 me..ssave...ssup │ │ │ │ - 0x00015348 73656e64 00000000 73756e64 6f000000 send....sundo... │ │ │ │ - 0x00015358 73757370 656e6400 756e646f 00000000 suspend.undo.... │ │ │ │ - 0x00015368 5e410000 5e420000 5e430000 5e440000 ^A..^B..^C..^D.. │ │ │ │ - 0x00015378 5e450000 5e460000 5e470000 6261636b ^E..^F..^G..back │ │ │ │ - 0x00015388 73706163 65320000 5e4a0000 5e4b0000 space2..^J..^K.. │ │ │ │ - 0x00015398 5e4c0000 5e4e0000 5e4f0000 5e500000 ^L..^N..^O..^P.. │ │ │ │ - 0x000153a8 5e510000 5e520000 5e530000 5e540000 ^Q..^R..^S..^T.. │ │ │ │ - 0x000153b8 5e550000 5e560000 5e570000 5e580000 ^U..^V..^W..^X.. │ │ │ │ - 0x000153c8 5e590000 5e5a0000 616e7900 626b696c ^Y..^Z..any.bkil │ │ │ │ - 0x000153d8 6c5f776f 72640000 626f7474 6f6d0000 l_word..bottom.. │ │ │ │ - 0x000153e8 62736b69 70776f72 64000000 636f6d70 bskipword...comp │ │ │ │ - 0x000153f8 6c657465 00000000 636f6e66 69726d00 lete....confirm. │ │ │ │ - 0x00015408 64656c65 74650000 69676e6f 72650000 delete..ignore.. │ │ │ │ - 0x00015418 6a6f696e 00000000 6b696c6c 5f6c696e join....kill_lin │ │ │ │ - 0x00015428 65000000 6b696c6c 5f746f5f 626f6c00 e...kill_to_bol. │ │ │ │ - 0x00015438 6b696c6c 5f746f5f 656f6c00 6b696c6c kill_to_eol.kill │ │ │ │ - 0x00015448 5f776f72 64000000 70616765 646f776e _word...pagedown │ │ │ │ - 0x00015458 00000000 70616765 75700000 736b6970 ....pageup..skip │ │ │ │ - 0x00015468 776f7264 00000000 73706c69 74000000 word....split... │ │ │ │ - 0x00015478 746f7000 756e626f 756e6400 6d61696e top.unbound.main │ │ │ │ - 0x00015488 00000000 6e6f6465 65646974 00000000 ....nodeedit.... │ │ │ │ - 0x00015498 6c696e65 65646974 00000000 61736369 lineedit....asci │ │ │ │ - 0x000154a8 6920696d 706f7274 2c20756e 61626c65 i import, unable │ │ │ │ - 0x000154b8 20746f20 6f70656e 20222573 22000000 to open "%s"... │ │ │ │ - 0x000154c8 61736369 6920696d 706f7274 2c20696d ascii import, im │ │ │ │ - 0x000154d8 706f7274 65642022 25732200 61736369 ported "%s".asci │ │ │ │ - 0x000154e8 69206578 706f7274 2c20756e 61626c65 i export, unable │ │ │ │ - 0x000154f8 20746f20 6f70656e 20222573 22000000 to open "%s"... │ │ │ │ - 0x00015508 25730a00 61736369 69206578 706f7274 %s..ascii export │ │ │ │ - 0x00015518 2c207772 6f746520 6f757470 75742074 , wrote output t │ │ │ │ - 0x00015528 6f202225 73220000 6578706f 72745f61 o "%s"..export_a │ │ │ │ - 0x00015538 73636969 00000000 696d706f 72745f61 scii....import_a │ │ │ │ - 0x00015548 73636969 00000000 61736369 695f6d61 scii....ascii_ma │ │ │ │ - 0x00015558 7267696e 00000000 74686520 6d617267 rgin....the marg │ │ │ │ - 0x00015568 696e2074 68617420 61736369 69206578 in that ascii ex │ │ │ │ - 0x00015578 706f7274 20777261 70732061 7420282d port wraps at (- │ │ │ │ - 0x00015588 313d6e6f 20777261 70290000 73746174 1=no wrap)..stat │ │ │ │ - 0x00015598 75732027 72656163 68656420 626f7474 us 'reached bott │ │ │ │ - 0x000155a8 6f6d206f 66207472 65652061 6e64205c om of tree and \ │ │ │ │ - 0x000155b8 2725735c 27206e6f 7420666f 756e6427 '%s\' not found' │ │ │ │ - 0x000155c8 00000000 73746174 75732027 72656163 ....status 'reac │ │ │ │ - 0x000155d8 68656420 746f7020 6f662074 72656520 hed top of tree │ │ │ │ - 0x000155e8 616e6420 5c272573 5c27206e 6f742066 and \'%s\' not f │ │ │ │ - 0x000155f8 6f756e64 27000000 75736167 653a2025 ound'...usage: % │ │ │ │ - 0x00015608 73205b2d 627c2d66 5d203c73 7472696e s [-b|-f] ..search..[-b| │ │ │ │ - 0x00015628 2d665d20 3c737472 696e673e 00000000 -f] .... │ │ │ │ - 0x00015638 73656172 63686573 20656974 68657220 searches either │ │ │ │ - 0x00015648 2d622861 636b7761 72647329 206f7220 -b(ackwards) or │ │ │ │ - 0x00015658 2d66286f 72776172 64732920 696e2074 -f(orwards) in t │ │ │ │ - 0x00015668 68652074 72656520 666f7220 74686520 he tree for the │ │ │ │ - 0x00015678 6e657874 20656e74 72792077 69746820 next entry with │ │ │ │ - 0x00015688 61207375 62737472 696e6720 6d617463 a substring matc │ │ │ │ - 0x00015698 68696e67 20746865 20737065 63696669 hing the specifi │ │ │ │ - 0x000156a8 65642073 7472696e 67000000 79657300 ed string...yes. │ │ │ │ - 0x000156b8 70657263 656e745f 646f6e65 00000000 percent_done.... │ │ │ │ - 0x000156c8 73697a65 00000000 746f6767 6c655f74 size....toggle_t │ │ │ │ - 0x000156d8 6f646f00 546f6767 6c657320 76697369 odo.Toggles visi │ │ │ │ - 0x000156e8 626c6974 7920616e 64207573 61676520 blity and usage │ │ │ │ - 0x000156f8 6f662074 68652063 6865636b 626f7820 of the checkbox │ │ │ │ - 0x00015708 666f7220 74686520 63757272 656e746c for the currentl │ │ │ │ - 0x00015718 79206163 74697665 20697465 6d2e0000 y active item... │ │ │ │ - 0x00015728 746f6767 6c655f64 6f6e6500 5f5f5f5f toggle_done.____ │ │ │ │ - 0x00015738 00000000 444f4e45 00000000 706f7374 ....DONE....post │ │ │ │ - 0x00015748 73637269 70742065 78706f72 742c2075 script export, u │ │ │ │ - 0x00015758 6e61626c 6520746f 206f7065 6e202225 nable to open "% │ │ │ │ - 0x00015768 73220000 25252150 53202525 20616c6c s"..%%!PS %% all │ │ │ │ - 0x00015778 2066696c 6573206d 75737420 6f70656e files must open │ │ │ │ - 0x00015788 20776974 68207468 69732068 65616465 with this heade │ │ │ │ - 0x00015798 720a2525 25254265 67696e52 65736f75 r.%%%%BeginResou │ │ │ │ - 0x000157a8 72636520 6d696e69 64696374 2e70730a rce minidict.ps. │ │ │ │ - 0x000157b8 25252525 43726561 746f723a 20627972 %%%%Creator: byr │ │ │ │ - 0x000157c8 616d4063 61707065 6c6c612d 61726368 am@cappella-arch │ │ │ │ - 0x000157d8 6976652e 636f6d0a 25252525 466f723a ive.com.%%%%For: │ │ │ │ - 0x000157e8 20446972 65637420 506f7374 53637269 Direct PostScri │ │ │ │ - 0x000157f8 7074204d 61726b2d 75700a25 25252544 pt Mark-up.%%%%D │ │ │ │ - 0x00015808 6174653a 20323420 46656220 32303032 ate: 24 Feb 2002 │ │ │ │ - 0x00015818 0a252525 25456e64 436f6d6d 656e7473 .%%%%EndComments │ │ │ │ - 0x00015828 0a2f5f5a 207b202f 64656661 756c7473 ./_Z { /defaults │ │ │ │ - 0x00015838 20736176 65206465 66207d20 6465660a save def } def. │ │ │ │ - 0x00015848 2f5a5a20 7b206465 6661756c 74732072 /ZZ { defaults r │ │ │ │ - 0x00015858 6573746f 7265207d 20646566 0a2f5057 estore } def./PW │ │ │ │ - 0x00015868 207b202f 70772065 78636820 64656620 { /pw exch def │ │ │ │ - 0x00015878 7d206465 66203539 35205057 20252520 } def 595 PW %% │ │ │ │ - 0x00015888 70617065 72207769 6474680a 2f504820 paper width./PH │ │ │ │ - 0x00015898 7b202f70 68206578 63682064 6566207d { /ph exch def } │ │ │ │ - 0x000158a8 20646566 20383432 20504820 25252070 def 842 PH %% p │ │ │ │ - 0x000158b8 61706572 20686569 6768740a 00000000 aper height..... │ │ │ │ - 0x000158c8 25252044 65666175 6c74733a 20746d20 %% Defaults: tm │ │ │ │ - 0x000158d8 3d207465 78742068 65696768 743a2072 = text height: r │ │ │ │ - 0x000158e8 6d203d20 74657874 20776964 74680a2f m = text width./ │ │ │ │ - 0x000158f8 464d207b 202f666d 20657863 68206465 FM { /fm exch de │ │ │ │ - 0x00015908 66207d20 64656620 37322046 4d202525 f } def 72 FM %% │ │ │ │ - 0x00015918 20666f6f 74657220 6d617267 696e0a2f footer margin./ │ │ │ │ - 0x00015928 544d207b 202f746d 20657863 68206465 TM { /tm exch de │ │ │ │ - 0x00015938 66207d20 64656620 36383020 544d2025 f } def 680 TM % │ │ │ │ - 0x00015948 2520746f 70206d61 7267696e 0a2f524d % top margin./RM │ │ │ │ - 0x00015958 207b202f 726d2065 78636820 64656620 { /rm exch def │ │ │ │ - 0x00015968 7d206465 66203438 3020524d 20252520 } def 480 RM %% │ │ │ │ - 0x00015978 72696768 74206d61 7267696e 0a2f424d right margin./BM │ │ │ │ - 0x00015988 207b202f 626d2065 78636820 64656620 { /bm exch def │ │ │ │ - 0x00015998 7d206465 66203020 424d2025 2520626f } def 0 BM %% bo │ │ │ │ - 0x000159a8 74746f6d 206d6172 67696e0a 2f4c4d20 ttom margin./LM │ │ │ │ - 0x000159b8 7b202f6c 6d206578 63682064 6566207d { /lm exch def } │ │ │ │ - 0x000159c8 20646566 2030204c 4d202525 206c6566 def 0 LM %% lef │ │ │ │ - 0x000159d8 74206d61 7267696e 0a2f4c47 207b202f t margin./LG { / │ │ │ │ - 0x000159e8 6c672065 78636820 64656620 7d206465 lg exch def } de │ │ │ │ - 0x000159f8 66203131 204c4720 2525206c 696e6573 f 11 LG %% lines │ │ │ │ - 0x00015a08 70616369 6e670a0a 2f504720 7b202f70 pacing../PG { /p │ │ │ │ - 0x00015a18 67206578 63682064 6566207d 20646566 g exch def } def │ │ │ │ - 0x00015a28 20312050 47202525 20666972 7374206e 1 PG %% first n │ │ │ │ - 0x00015a38 756d6265 720a2f6d 61726769 6e73207b umber./margins { │ │ │ │ - 0x00015a48 20363830 20544d20 34383020 524d2030 680 TM 480 RM 0 │ │ │ │ - 0x00015a58 20424d20 30204c4d 207d2064 65660a0a BM 0 LM } def.. │ │ │ │ - 0x00015a68 00000000 2f4d4620 7b092525 20666f6e ..../MF {.%% fon │ │ │ │ - 0x00015a78 746e616d 65206e65 77666f6e 746e616d tname newfontnam │ │ │ │ - 0x00015a88 65202d3e 202d096d 616b6520 61206e65 e -> -.make a ne │ │ │ │ - 0x00015a98 7720656e 636f6465 6420666f 6e74200a w encoded font . │ │ │ │ - 0x00015aa8 2f6e6577 666f6e74 6e616d65 20657863 /newfontname exc │ │ │ │ - 0x00015ab8 68206465 66202f66 6f6e746e 616d6520 h def /fontname │ │ │ │ - 0x00015ac8 65786368 20646566 202f666f 6e746469 exch def /fontdi │ │ │ │ - 0x00015ad8 63742066 6f6e746e 616d6520 66696e64 ct fontname find │ │ │ │ - 0x00015ae8 666f6e74 20646566 202f6e65 77666f6e font def /newfon │ │ │ │ - 0x00015af8 7420666f 6e746469 63740a6d 61786c65 t fontdict.maxle │ │ │ │ - 0x00015b08 6e677468 20646963 74206465 6620666f ngth dict def fo │ │ │ │ - 0x00015b18 6e746469 6374207b 20657863 68206475 ntdict { exch du │ │ │ │ - 0x00015b28 70202f46 49442065 71207b20 706f7020 p /FID eq { pop │ │ │ │ - 0x00015b38 706f7020 7d207b20 65786368 206e6577 pop } { exch new │ │ │ │ - 0x00015b48 666f6e74 20332031 0a726f6c 6c207075 font 3 1.roll pu │ │ │ │ - 0x00015b58 74207d20 6966656c 7365207d 20666f72 t } ifelse } for │ │ │ │ - 0x00015b68 616c6c20 6e657766 6f6e7420 2f466f6e all newfont /Fon │ │ │ │ - 0x00015b78 744e616d 65206e65 77666f6e 746e616d tName newfontnam │ │ │ │ - 0x00015b88 65207075 7420656e 636f6469 6e675f76 e put encoding_v │ │ │ │ - 0x00015b98 6563746f 720a6c65 6e677468 20323536 ector.length 256 │ │ │ │ - 0x00015ba8 20657120 7b206e65 77666f6e 74202f45 eq { newfont /E │ │ │ │ - 0x00015bb8 6e636f64 696e6720 656e636f 64696e67 ncoding encoding │ │ │ │ - 0x00015bc8 5f766563 746f7220 70757420 7d206966 _vector put } if │ │ │ │ - 0x00015bd8 206e6577 666f6e74 6e616d65 206e6577 newfontname new │ │ │ │ - 0x00015be8 666f6e74 0a646566 696e6566 6f6e7420 font.definefont │ │ │ │ - 0x00015bf8 706f7020 7d206465 660a0a00 2f656e63 pop } def.../enc │ │ │ │ - 0x00015c08 6f64696e 675f7665 63746f72 205b202f oding_vector [ / │ │ │ │ - 0x00015c18 2e6e6f74 64656620 2f2e6e6f 74646566 .notdef /.notdef │ │ │ │ - 0x00015c28 202f2e6e 6f746465 66202f2e 6e6f7464 /.notdef /.notd │ │ │ │ - 0x00015c38 6566202f 2e6e6f74 64656620 2f2e6e6f ef /.notdef /.no │ │ │ │ - 0x00015c48 74646566 0a092f2e 6e6f7464 65662020 tdef../.notdef │ │ │ │ - 0x00015c58 2f2e6e6f 74646566 202f2e6e 6f746465 /.notdef /.notde │ │ │ │ - 0x00015c68 66202f2e 6e6f7464 6566202f 2e6e6f74 f /.notdef /.not │ │ │ │ - 0x00015c78 64656620 2f2e6e6f 74646566 202f2e6e def /.notdef /.n │ │ │ │ - 0x00015c88 6f746465 66202f2e 6e6f7464 65660a09 otdef /.notdef.. │ │ │ │ - 0x00015c98 2f2e6e6f 74646566 20202f2e 6e6f7464 /.notdef /.notd │ │ │ │ - 0x00015ca8 6566202f 2e6e6f74 64656620 2f2e6e6f ef /.notdef /.no │ │ │ │ - 0x00015cb8 74646566 202f2e6e 6f746465 66202f2e tdef /.notdef /. │ │ │ │ - 0x00015cc8 6e6f7464 6566202f 2e6e6f74 64656620 notdef /.notdef │ │ │ │ - 0x00015cd8 2f2e6e6f 74646566 0a092f2e 6e6f7464 /.notdef../.notd │ │ │ │ - 0x00015ce8 65662020 2f2e6e6f 74646566 202f2e6e ef /.notdef /.n │ │ │ │ - 0x00015cf8 6f746465 66202f2e 6e6f7464 6566202f otdef /.notdef / │ │ │ │ - 0x00015d08 2e6e6f74 64656620 2f2e6e6f 74646566 .notdef /.notdef │ │ │ │ - 0x00015d18 202f2e6e 6f746465 66202f2e 6e6f7464 /.notdef /.notd │ │ │ │ - 0x00015d28 65660a09 2f2e6e6f 74646566 20202f2e ef../.notdef /. │ │ │ │ - 0x00015d38 6e6f7464 6566202f 73706163 65202f65 notdef /space /e │ │ │ │ - 0x00015d48 78636c61 6d202f71 756f7465 64626c20 xclam /quotedbl │ │ │ │ - 0x00015d58 2f6e756d 62657273 69676e20 2f646f6c /numbersign /dol │ │ │ │ - 0x00015d68 6c617220 2f706572 63656e74 0a000000 lar /percent.... │ │ │ │ - 0x00015d78 2f616d70 65727361 6e642020 2f71756f /ampersand /quo │ │ │ │ - 0x00015d88 74657269 67687420 2f706172 656e6c65 teright /parenle │ │ │ │ - 0x00015d98 6674202f 70617265 6e726967 6874202f ft /parenright / │ │ │ │ - 0x00015da8 61737465 7269736b 202f706c 7573202f asterisk /plus / │ │ │ │ - 0x00015db8 636f6d6d 61202f68 79706865 6e0a092f comma /hyphen../ │ │ │ │ - 0x00015dc8 70657269 6f642020 2f736c61 7368202f period /slash / │ │ │ │ - 0x00015dd8 7a65726f 202f6f6e 65202f74 776f202f zero /one /two / │ │ │ │ - 0x00015de8 74687265 65202f66 6f757220 2f666976 three /four /fiv │ │ │ │ - 0x00015df8 65202f73 69782020 2f736576 656e202f e /six /seven / │ │ │ │ - 0x00015e08 65696768 74202f6e 696e650a 092f636f eight /nine../co │ │ │ │ - 0x00015e18 6c6f6e20 2f73656d 69636f6c 6f6e202f lon /semicolon / │ │ │ │ - 0x00015e28 6c657373 202f6571 75616c20 2f677265 less /equal /gre │ │ │ │ - 0x00015e38 61746572 20202f71 75657374 696f6e20 ater /question │ │ │ │ - 0x00015e48 2f617420 2f41202f 42202f43 202f4420 /at /A /B /C /D │ │ │ │ - 0x00015e58 2f45202f 4620202f 47202f48 0a092f49 /E /F /G /H../I │ │ │ │ - 0x00015e68 202f4a20 2f4b202f 4c202f4d 202f4e20 /J /K /L /M /N │ │ │ │ - 0x00015e78 202f4f20 2f50202f 51202f52 202f5320 /O /P /Q /R /S │ │ │ │ - 0x00015e88 2f54202f 55202f56 20202f57 202f5820 /T /U /V /W /X │ │ │ │ - 0x00015e98 2f59202f 5a202f62 7261636b 65746c65 /Y /Z /bracketle │ │ │ │ - 0x00015ea8 6674202f 6261636b 736c6173 680a0000 ft /backslash... │ │ │ │ - 0x00015eb8 2f627261 636b6574 72696768 74202f61 /bracketright /a │ │ │ │ - 0x00015ec8 73636969 63697263 756d2020 2f756e64 sciicircum /und │ │ │ │ - 0x00015ed8 65727363 6f726520 2f71756f 74656c65 erscore /quotele │ │ │ │ - 0x00015ee8 6674202f 61202f62 202f6320 2f64202f ft /a /b /c /d / │ │ │ │ - 0x00015ef8 65202f66 20202f67 202f6820 2f690a09 e /f /g /h /i.. │ │ │ │ - 0x00015f08 2f6a202f 6b202f6c 202f6d20 2f6e2020 /j /k /l /m /n │ │ │ │ - 0x00015f18 2f6f202f 70202f71 202f7220 2f73202f /o /p /q /r /s / │ │ │ │ - 0x00015f28 74202f75 202f7620 202f7720 2f78202f t /u /v /w /x / │ │ │ │ - 0x00015f38 79202f7a 202f6272 6163656c 65667420 y /z /braceleft │ │ │ │ - 0x00015f48 2f626172 0a092f62 72616365 72696768 /bar../bracerigh │ │ │ │ - 0x00015f58 74202f74 696c6465 20202f2e 6e6f7464 t /tilde /.notd │ │ │ │ - 0x00015f68 6566202f 2e6e6f74 64656620 2f2e6e6f ef /.notdef /.no │ │ │ │ - 0x00015f78 74646566 202f2e6e 6f746465 66202f2e tdef /.notdef /. │ │ │ │ - 0x00015f88 6e6f7464 6566202f 2e6e6f74 6465660a notdef /.notdef. │ │ │ │ - 0x00015f98 00000000 2f2e6e6f 74646566 202f2e6e ..../.notdef /.n │ │ │ │ - 0x00015fa8 6f746465 6620202f 2e6e6f74 64656620 otdef /.notdef │ │ │ │ - 0x00015fb8 2f2e6e6f 74646566 202f2e6e 6f746465 /.notdef /.notde │ │ │ │ - 0x00015fc8 66202f2e 6e6f7464 6566202f 2e6e6f74 f /.notdef /.not │ │ │ │ - 0x00015fd8 64656620 2f2e6e6f 74646566 0a092f2e def /.notdef../. │ │ │ │ - 0x00015fe8 6e6f7464 6566202f 2e6e6f74 64656620 notdef /.notdef │ │ │ │ - 0x00015ff8 202f2e6e 6f746465 66202f2e 6e6f7464 /.notdef /.notd │ │ │ │ - 0x00016008 6566202f 2e6e6f74 64656620 2f2e6e6f ef /.notdef /.no │ │ │ │ - 0x00016018 74646566 202f2e6e 6f746465 66202f2e tdef /.notdef /. │ │ │ │ - 0x00016028 6e6f7464 65660a09 2f2e6e6f 74646566 notdef../.notdef │ │ │ │ - 0x00016038 202f2e6e 6f746465 6620202f 2e6e6f74 /.notdef /.not │ │ │ │ - 0x00016048 64656620 2f2e6e6f 74646566 202f2e6e def /.notdef /.n │ │ │ │ - 0x00016058 6f746465 66202f2e 6e6f7464 6566202f otdef /.notdef / │ │ │ │ - 0x00016068 2e6e6f74 64656620 2f2e6e6f 74646566 .notdef /.notdef │ │ │ │ - 0x00016078 0a092f2e 6e6f7464 6566202f 2e6e6f74 ../.notdef /.not │ │ │ │ - 0x00016088 64656620 202f2e6e 6f746465 66202f73 def /.notdef /s │ │ │ │ - 0x00016098 70616365 202f6578 636c616d 646f776e pace /exclamdown │ │ │ │ - 0x000160a8 202f6365 6e74202f 73746572 6c696e67 /cent /sterling │ │ │ │ - 0x000160b8 202f6375 7272656e 6379202f 79656e0a /currency /yen. │ │ │ │ - 0x000160c8 00000000 2f62726f 6b656e62 61722020 ..../brokenbar │ │ │ │ - 0x000160d8 2f736563 74696f6e 202f6469 65726573 /section /dieres │ │ │ │ - 0x000160e8 6973202f 636f7079 72696768 74202f6f is /copyright /o │ │ │ │ - 0x000160f8 72646665 6d696e69 6e65202f 6775696c rdfeminine /guil │ │ │ │ - 0x00016108 6c656d6f 746c6566 740a092f 6c6f6769 lemotleft../logi │ │ │ │ - 0x00016118 63616c6e 6f74202f 68797068 656e202f calnot /hyphen / │ │ │ │ - 0x00016128 72656769 73746572 65642020 2f6d6163 registered /mac │ │ │ │ - 0x00016138 726f6e20 2f646567 72656520 2f706c75 ron /degree /plu │ │ │ │ - 0x00016148 736d696e 7573202f 74776f73 75706572 sminus /twosuper │ │ │ │ - 0x00016158 696f720a 092f7468 72656573 75706572 ior../threesuper │ │ │ │ - 0x00016168 696f7220 2f616375 7465202f 6d75202f ior /acute /mu / │ │ │ │ - 0x00016178 70617261 67726170 6820202f 62756c6c paragraph /bull │ │ │ │ - 0x00016188 6574202f 63656469 6c6c6120 2f6f6e65 et /cedilla /one │ │ │ │ - 0x00016198 73757065 72696f72 0a092f6f 72646d61 superior../ordma │ │ │ │ - 0x000161a8 7363756c 696e6520 2f677569 6c6c656d sculine /guillem │ │ │ │ - 0x000161b8 6f747269 67687420 2f6f6e65 71756172 otright /onequar │ │ │ │ - 0x000161c8 74657220 2f6f6e65 68616c66 202f7468 ter /onehalf /th │ │ │ │ - 0x000161d8 72656571 75617274 65727320 2f717565 reequarters /que │ │ │ │ - 0x000161e8 7374696f 6e646f77 6e0a0000 2f416772 stiondown.../Agr │ │ │ │ - 0x000161f8 61766520 2f416163 75746520 2f416369 ave /Aacute /Aci │ │ │ │ - 0x00016208 7263756d 666c6578 202f4174 696c6465 rcumflex /Atilde │ │ │ │ - 0x00016218 202f4164 69657265 73697320 2f417269 /Adieresis /Ari │ │ │ │ - 0x00016228 6e67202f 41452020 2f436365 64696c6c ng /AE /Ccedill │ │ │ │ - 0x00016238 61202f45 67726176 650a092f 45616375 a /Egrave../Eacu │ │ │ │ - 0x00016248 7465202f 45636972 63756d66 6c657820 te /Ecircumflex │ │ │ │ - 0x00016258 2f456469 65726573 6973202f 49677261 /Edieresis /Igra │ │ │ │ - 0x00016268 7665202f 49616375 7465202f 49636972 ve /Iacute /Icir │ │ │ │ - 0x00016278 63756d66 6c657820 202f4964 69657265 cumflex /Idiere │ │ │ │ - 0x00016288 73697320 2f457468 0a092f4e 74696c64 sis /Eth../Ntild │ │ │ │ - 0x00016298 65202f4f 67726176 65202f4f 61637574 e /Ograve /Oacut │ │ │ │ - 0x000162a8 65202f4f 63697263 756d666c 6578202f e /Ocircumflex / │ │ │ │ - 0x000162b8 4f74696c 6465202f 4f646965 72657369 Otilde /Odieresi │ │ │ │ - 0x000162c8 7320202f 6d756c74 69706c79 202f4f73 s /multiply /Os │ │ │ │ - 0x000162d8 6c617368 0a092f55 67726176 65202f55 lash../Ugrave /U │ │ │ │ - 0x000162e8 61637574 65202f55 63697263 756d666c acute /Ucircumfl │ │ │ │ - 0x000162f8 6578202f 55646965 72657369 73202f59 ex /Udieresis /Y │ │ │ │ - 0x00016308 61637574 65202f54 686f726e 20202f67 acute /Thorn /g │ │ │ │ - 0x00016318 65726d61 6e64626c 73202f61 67726176 ermandbls /agrav │ │ │ │ - 0x00016328 650a0000 2f616163 75746520 2f616369 e.../aacute /aci │ │ │ │ - 0x00016338 7263756d 666c6578 202f6174 696c6465 rcumflex /atilde │ │ │ │ - 0x00016348 202f6164 69657265 73697320 2f617269 /adieresis /ari │ │ │ │ - 0x00016358 6e67202f 61652020 2f636365 64696c6c ng /ae /ccedill │ │ │ │ - 0x00016368 61202f65 67726176 65202f65 61637574 a /egrave /eacut │ │ │ │ - 0x00016378 650a092f 65636972 63756d66 6c657820 e../ecircumflex │ │ │ │ - 0x00016388 2f656469 65726573 6973202f 69677261 /edieresis /igra │ │ │ │ - 0x00016398 7665202f 69616375 7465202f 69636972 ve /iacute /icir │ │ │ │ - 0x000163a8 63756d66 6c657820 202f6964 69657265 cumflex /idiere │ │ │ │ - 0x000163b8 73697320 2f657468 202f6e74 696c6465 sis /eth /ntilde │ │ │ │ - 0x000163c8 0a092f6f 67726176 65202f6f 61637574 ../ograve /oacut │ │ │ │ - 0x000163d8 65202f6f 63697263 756d666c 6578202f e /ocircumflex / │ │ │ │ - 0x000163e8 6f74696c 6465202f 6f646965 72657369 otilde /odieresi │ │ │ │ - 0x000163f8 7320202f 64697669 6465202f 6f736c61 s /divide /osla │ │ │ │ - 0x00016408 7368202f 75677261 76650a09 2f756163 sh /ugrave../uac │ │ │ │ - 0x00016418 75746520 2f756369 7263756d 666c6578 ute /ucircumflex │ │ │ │ - 0x00016428 202f7564 69657265 73697320 2f796163 /udieresis /yac │ │ │ │ - 0x00016438 75746520 2f74686f 726e2020 2f796469 ute /thorn /ydi │ │ │ │ - 0x00016448 65726573 6973200a 5d206465 660a0a00 eresis .] def... │ │ │ │ - 0x00016458 2f54696d 65732d52 6f6d616e 202f5469 /Times-Roman /Ti │ │ │ │ - 0x00016468 6d65732d 526f6d61 6e2d494c 31204d46 mes-Roman-IL1 MF │ │ │ │ - 0x00016478 0a2f5469 6d65732d 4974616c 6963202f ./Times-Italic / │ │ │ │ - 0x00016488 54696d65 732d4974 616c6963 2d494c31 Times-Italic-IL1 │ │ │ │ - 0x00016498 204d460a 2f54696d 65732d42 6f6c6420 MF./Times-Bold │ │ │ │ - 0x000164a8 2f54696d 65732d42 6f6c642d 494c3120 /Times-Bold-IL1 │ │ │ │ - 0x000164b8 4d460a2f 48656c76 65746963 61202f48 MF./Helvetica /H │ │ │ │ - 0x000164c8 656c7665 74696361 2d494c31 204d460a elvetica-IL1 MF. │ │ │ │ - 0x000164d8 2f48656c 76657469 63612d4f 626c6971 /Helvetica-Obliq │ │ │ │ - 0x000164e8 7565202f 48656c76 65746963 612d4f62 ue /Helvetica-Ob │ │ │ │ - 0x000164f8 6c697175 652d494c 31204d46 0a2f4865 lique-IL1 MF./He │ │ │ │ - 0x00016508 6c766574 6963612d 426f6c64 202f4865 lvetica-Bold /He │ │ │ │ - 0x00016518 6c766574 6963612d 426f6c64 2d494c31 lvetica-Bold-IL1 │ │ │ │ - 0x00016528 204d460a 0a000000 2f746578 74626f78 MF...../textbox │ │ │ │ - 0x00016538 207b0a6d 61726769 6e732031 3020726f {.margins 10 ro │ │ │ │ - 0x00016548 6d203132 204c4720 6c6d2074 6d206d6f m 12 LG lm tm mo │ │ │ │ - 0x00016558 7665746f 207d2064 65660a2f 6d696470 veto } def./midp │ │ │ │ - 0x00016568 61676520 7b207077 20726d20 73756220 age { pw rm sub │ │ │ │ - 0x00016578 32206469 7620666d 20747261 6e736c61 2 div fm transla │ │ │ │ - 0x00016588 74650a74 65787462 6f78206e 756d6265 te.textbox numbe │ │ │ │ - 0x00016598 72696e67 20313020 73737d20 6465660a ring 10 ss} def. │ │ │ │ - 0x000165a8 2f317570 4134207b 205f5a20 6d696e69 /1upA4 { _Z mini │ │ │ │ - 0x000165b8 64696374 20626567 696e0a2f 7031207b dict begin./p1 { │ │ │ │ - 0x000165c8 20677361 7665206d 69647061 67650a2f gsave midpage./ │ │ │ │ - 0x000165d8 6a756d70 207b2062 6d20746d 20677420 jump { bm tm gt │ │ │ │ - 0x000165e8 7b207368 6f777061 67652067 72657374 { showpage grest │ │ │ │ - 0x000165f8 6f726520 7031207d 2069660a 7d206465 ore p1 } if.} de │ │ │ │ - 0x00016608 66207d20 64656620 70310a7d 20646566 f } def p1.} def │ │ │ │ - 0x00016618 0a2f6e65 77706167 65207b20 3130206e ./newpage { 10 n │ │ │ │ - 0x00016628 65672054 4d20746d 20706f70 206a756d eg TM tm pop jum │ │ │ │ - 0x00016638 70207d20 6465660a 00000000 25252063 p } def.....%% c │ │ │ │ - 0x00016648 6c6f7365 2066696c 650a2f63 6c6f7365 lose file./close │ │ │ │ - 0x00016658 207b2073 686f7770 61676520 67726573 { showpage gres │ │ │ │ - 0x00016668 746f7265 20636c65 61722065 6e64205a tore clear end Z │ │ │ │ - 0x00016678 5a207d20 6465660a 2f6d696e 69646963 Z } def./minidic │ │ │ │ - 0x00016688 74203930 20646963 74206465 66200a6d t 90 dict def .m │ │ │ │ - 0x00016698 696e6964 69637420 62656769 6e200a2f inidict begin ./ │ │ │ │ - 0x000166a8 6773202f 67736176 65206c6f 61642064 gs /gsave load d │ │ │ │ - 0x000166b8 6566200a 2f677220 2f677265 73746f72 ef ./gr /grestor │ │ │ │ - 0x000166c8 65206c6f 61642064 6566200a 2f61207b e load def ./a { │ │ │ │ - 0x000166d8 20746d20 65786368 20737562 20544d20 tm exch sub TM │ │ │ │ - 0x000166e8 6c6d2074 6d206d6f 7665746f 207d2062 lm tm moveto } b │ │ │ │ - 0x000166f8 696e6420 6465660a 2f51207b 206c6720 ind def./Q { lg │ │ │ │ - 0x00016708 38206469 76206120 7d206465 660a2f48 8 div a } def./H │ │ │ │ - 0x00016718 207b206c 67203220 64697620 61207d20 { lg 2 div a } │ │ │ │ - 0x00016728 6465660a 2f4c207b 206c6720 61207d20 def./L { lg a } │ │ │ │ - 0x00016738 64656620 0a2f6365 6e747265 207b2064 def ./centre { d │ │ │ │ - 0x00016748 75702073 7472696e 67776964 74682070 up stringwidth p │ │ │ │ - 0x00016758 6f702032 20646976 20726d20 32206469 op 2 div rm 2 di │ │ │ │ - 0x00016768 760a6578 63682073 7562206c 6d206164 v.exch sub lm ad │ │ │ │ - 0x00016778 6420746d 206d6f76 65746f20 7d206269 d tm moveto } bi │ │ │ │ - 0x00016788 6e642064 65660a2f 6e756d62 6572696e nd def./numberin │ │ │ │ - 0x00016798 67207b20 67732072 6d203220 64697620 g { gs rm 2 div │ │ │ │ - 0x000167a8 626d2032 35207375 62206d6f 7665746f bm 25 sub moveto │ │ │ │ - 0x000167b8 0a706720 70672031 20616464 20504720 .pg pg 1 add PG │ │ │ │ - 0x000167c8 34207374 72696e67 20637673 20372073 4 string cvs 7 s │ │ │ │ - 0x000167d8 73207368 6f772067 72207d20 6465660a s show gr } def. │ │ │ │ - 0x000167e8 2f66696e 64207b20 73656172 6368207b /find { search { │ │ │ │ - 0x000167f8 20706f70 2033202d 3120726f 6c6c2031 pop 3 -1 roll 1 │ │ │ │ - 0x00016808 20616464 20332031 20726f6c 6c207d0a add 3 1 roll }. │ │ │ │ - 0x00016818 7b20706f 70206578 6974207d 20696665 { pop exit } ife │ │ │ │ - 0x00016828 6c736520 7d206465 660a0000 2f737061 lse } def.../spa │ │ │ │ - 0x00016838 6365636f 756e7420 7b203020 65786368 cecount { 0 exch │ │ │ │ - 0x00016848 20282029 207b2066 696e6420 7d206c6f ( ) { find } lo │ │ │ │ - 0x00016858 6f70207d 20646566 0a2f746f 6f666172 op } def./toofar │ │ │ │ - 0x00016868 3f207b20 28202920 73656172 63682070 ? { ( ) search p │ │ │ │ - 0x00016878 6f702064 75702073 7472696e 67776964 op dup stringwid │ │ │ │ - 0x00016888 74682070 6f700a63 75727265 6e74706f th pop.currentpo │ │ │ │ - 0x00016898 696e7420 706f7020 61646420 726d2067 int pop add rm g │ │ │ │ - 0x000168a8 74207d20 62696e64 20646566 0a2f7061 t } bind def./pa │ │ │ │ - 0x000168b8 67656a75 6d70207b 206a756d 7020746f gejump { jump to │ │ │ │ - 0x000168c8 6f666172 3f207b20 4c206a75 6d702073 ofar? { L jump s │ │ │ │ - 0x000168d8 2073207d 0a7b2073 2073207d 20696665 s }.{ s s } ife │ │ │ │ - 0x000168e8 6c736520 7d206465 660a0000 2f73202f lse } def.../s / │ │ │ │ - 0x000168f8 73686f77 206c6f61 64206465 66202525 show load def %% │ │ │ │ - 0x00016908 200a2f6e 207b2062 6d20746d 20677420 ./n { bm tm gt │ │ │ │ - 0x00016918 7b206a75 6d702073 204c207d 207b2073 { jump s L } { s │ │ │ │ - 0x00016928 204c207d 20696665 6c73657d 2062696e L } ifelse} bin │ │ │ │ - 0x00016938 64206465 660a2f63 207b2063 656e7472 d def./c { centr │ │ │ │ - 0x00016948 65207320 4c207d20 64656620 0a2f5320 e s L } def ./S │ │ │ │ - 0x00016958 7b206475 70207370 61636563 6f756e74 { dup spacecount │ │ │ │ - 0x00016968 207b2070 6167656a 756d7020 7d207265 { pagejump } re │ │ │ │ - 0x00016978 70656174 20706f70 207d2064 65660a2f peat pop } def./ │ │ │ │ - 0x00016988 50207b20 53204c20 7d206269 6e642064 P { S L } bind d │ │ │ │ - 0x00016998 6566200a 2f4a207b 2050207d 20646566 ef ./J { P } def │ │ │ │ - 0x000169a8 200a2f54 207b206c 6d20706f 7020746d ./T { lm pop tm │ │ │ │ - 0x000169b8 206d6f76 65746f20 7d206465 66202525 moveto } def %% │ │ │ │ - 0x000169c8 20746162 730a2f46 207b2066 696e6466 tabs./F { findf │ │ │ │ - 0x000169d8 6f6e7420 65786368 20736361 6c65666f ont exch scalefo │ │ │ │ - 0x000169e8 6e742073 6574666f 6e74207d 2062696e nt setfont } bin │ │ │ │ - 0x000169f8 64206465 660a2f72 6f6d207b 202f5469 d def./rom { /Ti │ │ │ │ - 0x00016a08 6d65732d 526f6d61 6e2d494c 31204620 mes-Roman-IL1 F │ │ │ │ - 0x00016a18 7d206465 660a2f69 74207b20 2f54696d } def./it { /Tim │ │ │ │ - 0x00016a28 65732d49 74616c69 632d494c 31204620 es-Italic-IL1 F │ │ │ │ - 0x00016a38 7d206465 660a2f62 6f6c207b 202f5469 } def./bol { /Ti │ │ │ │ - 0x00016a48 6d65732d 426f6c64 2d494c31 2046207d mes-Bold-IL1 F } │ │ │ │ - 0x00016a58 20646566 0a2f7373 207b202f 48656c76 def./ss { /Helv │ │ │ │ - 0x00016a68 65746963 612d494c 31204620 7d206465 etica-IL1 F } de │ │ │ │ - 0x00016a78 660a2f73 69207b20 2f48656c 76657469 f./si { /Helveti │ │ │ │ - 0x00016a88 63612d4f 626c6971 75652d49 4c31207d ca-Oblique-IL1 } │ │ │ │ - 0x00016a98 20646566 0a2f7362 207b202f 48656c76 def./sb { /Helv │ │ │ │ - 0x00016aa8 65746963 612d426f 6c642d49 4c312046 etica-Bold-IL1 F │ │ │ │ - 0x00016ab8 207d2064 65660a0a 00000000 656e6420 } def......end │ │ │ │ - 0x00016ac8 25252063 6c6f7365 206d696e 69646963 %% close minidic │ │ │ │ - 0x00016ad8 743a202a 74686973 20697320 696d706f t: *this is impo │ │ │ │ - 0x00016ae8 7274616e 742a0a25 25252520 456e6452 rtant*.%%%% EndR │ │ │ │ - 0x00016af8 65736f75 7263650a 0a0a0000 25252525 esource.....%%%% │ │ │ │ - 0x00016b08 42656769 6e506167 65536574 7570200a BeginPageSetup . │ │ │ │ - 0x00016b18 31757041 34202525 206f7065 6e207468 1upA4 %% open th │ │ │ │ - 0x00016b28 65207061 6765200a 25252525 456e6450 e page .%%%%EndP │ │ │ │ - 0x00016b38 61676553 65747570 200a3020 610a0a25 ageSetup .0 a..% │ │ │ │ - 0x00016b48 25252542 6567696e 53637269 7074200a %%%BeginScript . │ │ │ │ - 0x00016b58 31322073 69203020 610a3132 20736220 12 si 0 a.12 sb │ │ │ │ - 0x00016b68 2028686e 6220706f 73747363 72697074 (hnb postscript │ │ │ │ - 0x00016b78 20657870 6f727429 20632031 31207373 export) c 11 ss │ │ │ │ - 0x00016b88 204c0a00 28202920 53203130 20737320 L..( ) S 10 ss │ │ │ │ - 0x00016b98 2569204c 4d203020 6120285b 25735d25 %i LM 0 a ([%s]% │ │ │ │ - 0x00016ba8 73202920 500a0000 28202920 53203130 s ) P...( ) S 10 │ │ │ │ - 0x00016bb8 20737320 2569204c 4d203020 61202825 ss %i LM 0 a (% │ │ │ │ - 0x00016bc8 73202920 500a0000 20480a00 25252525 s ) P... H..%%%% │ │ │ │ - 0x00016bd8 54726169 6c657220 0a636c6f 73650a25 Trailer .close.% │ │ │ │ - 0x00016be8 25252545 4f460a00 706f7374 73637269 %%%EOF..postscri │ │ │ │ - 0x00016bf8 70742065 78706f72 742c2073 61766564 pt export, saved │ │ │ │ - 0x00016c08 206f7574 70757420 746f2022 25732200 output to "%s". │ │ │ │ - 0x00016c18 6578706f 72745f70 73000000 4578706f export_ps...Expo │ │ │ │ - 0x00016c28 72747320 74686520 63757272 656e7420 rts the current │ │ │ │ - 0x00016c38 6e6f6465 2c206974 27732073 69626c69 node, it's sibli │ │ │ │ - 0x00016c48 6e677320 616e6420 616c6c20 7375626c ngs and all subl │ │ │ │ - 0x00016c58 6576656c 7320746f 20612070 6f737473 evels to a posts │ │ │ │ - 0x00016c68 63726970 74206669 6c652073 75697461 cript file suita │ │ │ │ - 0x00016c78 626c6520 666f7220 7072696e 74696e67 ble for printing │ │ │ │ - 0x00016c88 00000000 28000000 5c280000 5c290000 ....(...\(..\).. │ │ │ │ - 0x00016c98 5c333436 00000000 5c333730 00000000 \346....\370.... │ │ │ │ - 0x00016ca8 5c333435 00000000 5c333036 00000000 \345....\306.... │ │ │ │ - 0x00016cb8 5c333330 00000000 5c333035 00000000 \330....\305.... │ │ │ │ - 0x00016cc8 65786563 20000000 2573203e 202f6465 exec ...%s > /de │ │ │ │ - 0x00016cd8 762f6e75 6c6c2032 3e263120 26000000 v/null 2>&1 &... │ │ │ │ - 0x00016ce8 68747470 3a2f2f00 7368656c 6c696e67 http://.shelling │ │ │ │ - 0x00016cf8 206f7574 3a202573 00000000 6e6f7468 out: %s....noth │ │ │ │ - 0x00016d08 696e6720 746f2064 6f000000 73797374 ing to do...syst │ │ │ │ - 0x00016d18 656d0000 3c636f6d 6d616e64 6c696e65 em.....action..exec │ │ │ │ - 0x00016d38 75746573 20616e20 65787465 726e616c utes an external │ │ │ │ - 0x00016d48 20736865 6c6c2061 63636f72 64696e67 shell according │ │ │ │ - 0x00016d58 20746f20 6e6f6465 20636f6e 74656e74 to node content │ │ │ │ - 0x00016d68 2c206974 20666972 73742063 6865636b , it first check │ │ │ │ - 0x00016d78 73207468 65206469 72656374 20636869 s the direct chi │ │ │ │ - 0x00016d88 6c647265 6e207468 656e2074 68652063 ldren then the c │ │ │ │ - 0x00016d98 75727265 6e74206e 6f64652e 20496620 urrent node. If │ │ │ │ - 0x00016da8 69742063 6f6e7461 696e7320 616e2068 it contains an h │ │ │ │ - 0x00016db8 7474703a 2f2f2075 726c2c20 74686520 ttp:// url, the │ │ │ │ - 0x00016dc8 636f6d6d 616e6420 64657363 72696265 command describe │ │ │ │ - 0x00016dd8 6420696e 2062726f 77736572 5f636f6d d in browser_com │ │ │ │ - 0x00016de8 6d616e64 20697320 65786563 75746564 mand is executed │ │ │ │ - 0x00016df8 2c206966 20697420 636f6e74 61696e73 , if it contains │ │ │ │ - 0x00016e08 20612027 40272074 68652063 68617261 a '@' the chara │ │ │ │ - 0x00016e18 63746572 73207375 72726f75 6e64696e cters surroundin │ │ │ │ - 0x00016e28 67206974 20697320 696e7465 72707265 g it is interpre │ │ │ │ - 0x00016e38 74656420 61732061 6e206d61 696c2061 ted as an mail a │ │ │ │ - 0x00016e48 64647265 73732061 6e642074 6865206d ddress and the m │ │ │ │ - 0x00016e58 61696c5f 636f6d6d 616e6420 69732065 ail_command is e │ │ │ │ - 0x00016e68 78656375 74656420 616e6420 69662074 xecuted and if t │ │ │ │ - 0x00016e78 68652064 61746120 73746172 74732077 he data starts w │ │ │ │ - 0x00016e88 69746820 27657865 63272074 68652072 ith 'exec' the r │ │ │ │ - 0x00016e98 65737420 6f662074 68652064 61746120 est of the data │ │ │ │ - 0x00016ea8 69732065 78656375 74656420 76657262 is executed verb │ │ │ │ - 0x00016eb8 6174696d 2e000000 7765625f 636f6d6d atim....web_comm │ │ │ │ - 0x00016ec8 616e6400 436f6d6d 616e6420 65786563 and.Command exec │ │ │ │ - 0x00016ed8 75746564 20776865 6e206f70 656e696e uted when openin │ │ │ │ - 0x00016ee8 67207572 6c277320 2a206973 20737562 g url's * is sub │ │ │ │ - 0x00016ef8 73697475 74656420 77697468 20746865 situted with the │ │ │ │ - 0x00016f08 2075726c 00000000 6d61696c 5f636f6d url....mail_com │ │ │ │ - 0x00016f18 6d616e64 00000000 436f6d6d 616e6420 mand....Command │ │ │ │ - 0x00016f28 65786563 75746564 20776865 6e207365 executed when se │ │ │ │ - 0x00016f38 6e64696e 67206d61 696c2074 6f206120 nding mail to a │ │ │ │ - 0x00016f48 6d61696c 61646472 65737320 2a206973 mailaddress * is │ │ │ │ - 0x00016f58 20737562 73746974 75746564 20776974 substituted wit │ │ │ │ - 0x00016f68 68207468 65206164 64726573 73000000 h the address... │ │ │ │ - 0x00016f78 282e2e29 00000000 25732025 73202573 (..)....%s %s %s │ │ │ │ - 0x00016f88 00000000 6e6f2073 75636820 6e6f6465 ....no such node │ │ │ │ - 0x00016f98 0a000000 75736167 653a2025 73203c65 ....usage: %s [new suben │ │ │ │ - 0x00016fb8 7472795d 00000000 73706563 69666965 try]....specifie │ │ │ │ - 0x00016fc8 64207061 72656e74 206e6f74 20666f75 d parent not fou │ │ │ │ - 0x00016fd8 6e640000 75736167 653a2025 73203c6e nd..usage: %s ...empt │ │ │ │ - 0x00016ff8 79206e6f 64652061 64646564 0a000000 y node added.... │ │ │ │ - 0x00017008 61646400 696e7365 72747320 616e206e add.inserts an n │ │ │ │ - 0x00017018 65772065 6e747279 20617420 74686520 ew entry at the │ │ │ │ - 0x00017028 63757272 656e7420 706f7369 74696f6e current position │ │ │ │ - 0x00017038 00000000 61646463 00000000 3c706172 ....addc.... ... │ │ │ │ - 0x00017058 696e7365 72747320 61206e65 7720656e inserts a new en │ │ │ │ - 0x00017068 74727920 756e6465 72207468 65206e6f try under the no │ │ │ │ - 0x00017078 6465206e 616d6564 20706172 656e742c de named parent, │ │ │ │ - 0x00017088 20776974 68207468 65207465 7874206f with the text o │ │ │ │ - 0x00017098 67207374 72696e67 00000000 63640000 g string....cd.. │ │ │ │ - 0x000170a8 3c706174 683e0000 70776400 6563686f ..pwd.echo │ │ │ │ - 0x000170b8 65732074 68652063 75727265 6e742070 es the current p │ │ │ │ - 0x000170c8 61746800 57656c63 6f6d6520 746f2025 ath.Welcome to % │ │ │ │ - 0x000170d8 73202573 0a747970 65203f20 6f722068 s %s.type ? or h │ │ │ │ - 0x000170e8 656c7020 666f7220 6d6f7265 20696e66 elp for more inf │ │ │ │ - 0x000170f8 6f726d61 74696f6e 0a000000 25733e00 ormation....%s>. │ │ │ │ - 0x00017108 636f6d6d 616e646c 696e6520 696e7465 commandline inte │ │ │ │ - 0x00017118 72666163 652c2065 6e746572 20626c61 rface, enter bla │ │ │ │ - 0x00017128 6e6b2063 6f6d6d61 6e642074 6f206361 nk command to ca │ │ │ │ - 0x00017138 6e63656c 00000000 75736167 653a2025 ncel....usage: % │ │ │ │ - 0x00017148 73203c6c 6566747c 72696768 747c7570 s ..usage: % │ │ │ │ - 0x00017168 73203c75 707c646f 776e7c6c 6566747c s ..back │ │ │ │ - 0x000171a8 72656375 72736500 726f6f74 00000000 recurse.root.... │ │ │ │ - 0x000171b8 73746174 75732027 6e6f6465 20686173 status 'node has │ │ │ │ - 0x000171c8 20636869 6c647265 6e2c2072 65616c6c children, reall │ │ │ │ - 0x000171d8 79207265 6d6f7665 3f270000 73617665 y remove?'..save │ │ │ │ - 0x000171e8 5f737461 74650000 6d6f7665 6e6f6465 _state..movenode │ │ │ │ - 0x000171f8 00000000 3c75707c 6c656674 7c726967 ........go.. │ │ │ │ - 0x00017218 3c75707c 646f776e 7c6c6566 747c7269 ....chan │ │ │ │ - 0x00017258 67652063 75727265 6e742070 6f736974 ge current posit │ │ │ │ - 0x00017268 696f6e20 696e2074 68652074 72656500 ion in the tree. │ │ │ │ - 0x00017278 6d6f7665 73207468 65206163 74697665 moves the active │ │ │ │ - 0x00017288 20697465 6d20616e 64207468 6520666f item and the fo │ │ │ │ - 0x00017298 6c6c6f77 696e6720 7369626c 696e6773 llowing siblings │ │ │ │ - 0x000172a8 206f6e65 206c6576 656c2074 6f207468 one level to th │ │ │ │ - 0x000172b8 65206c65 66740000 6d6f7665 73207468 e left..moves th │ │ │ │ - 0x000172c8 65206163 74697665 20697465 6d20616e e active item an │ │ │ │ - 0x000172d8 64207468 6520666f 6c6c6f77 696e6720 d the following │ │ │ │ - 0x000172e8 7369626c 696e6773 206f6e65 206c6576 siblings one lev │ │ │ │ - 0x000172f8 656c2074 6f207468 65207269 67687400 el to the right. │ │ │ │ - 0x00017308 72656d6f 76650000 52656d6f 76657320 remove..Removes │ │ │ │ - 0x00017318 74686520 61637469 7665206e 6f64652c the active node, │ │ │ │ - 0x00017328 20696620 69742068 61732063 68696c64 if it has child │ │ │ │ - 0x00017338 72656e20 6120636f 6e666972 6d617469 ren a confirmati │ │ │ │ - 0x00017348 6f6e2064 69616c6f 6720706f 70732075 on dialog pops u │ │ │ │ - 0x00017358 702e0000 636f6d6d 616e646c 696e6500 p...commandline. │ │ │ │ - 0x00017368 496e766f 6b657320 74686520 696e7465 Invokes the inte │ │ │ │ - 0x00017378 72616374 69766520 636f6d6d 616e646c ractive commandl │ │ │ │ - 0x00017388 696e6520 696e2063 75727365 73206d6f ine in curses mo │ │ │ │ - 0x00017398 64652e00 41646473 2061206e 6577206e de..Adds a new n │ │ │ │ - 0x000173a8 6f646520 696d6d65 64696174 656c7920 ode immediately │ │ │ │ - 0x000173b8 62656c6f 77207468 65206163 74697665 below the active │ │ │ │ - 0x000173c8 00000000 2d2d636c 65617200 68656c70 ....--clear.help │ │ │ │ - 0x000173d8 74657874 00000000 3c68656c 7020666f text......Defi │ │ │ │ - 0x000173f8 6e657320 74686520 68656c70 74657874 nes the helptext │ │ │ │ - 0x00017408 20666f72 20746865 20637572 72656e74 for the current │ │ │ │ - 0x00017418 20636f6e 74657874 2c207468 65206368 context, the ch │ │ │ │ - 0x00017428 61726163 74657220 7c20616c 7465726e aracter | altern │ │ │ │ - 0x00017438 61746573 20626574 7765656e 20746865 ates between the │ │ │ │ - 0x00017448 206d656e 75697465 6d20616e 64207468 menuitem and th │ │ │ │ - 0x00017458 65206d65 6e757465 78742073 74796c65 e menutext style │ │ │ │ - 0x00017468 732c207c 7c206973 20746865 20657363 s, || is the esc │ │ │ │ - 0x00017478 61706520 73657175 656e6365 20666f72 ape sequence for │ │ │ │ - 0x00017488 20612073 696e676c 65207069 70652e00 a single pipe.. │ │ │ │ - 0x00017498 73746174 75730000 3c2d637c 2d2d636c status..<-c|--cl │ │ │ │ - 0x000174a8 6561727c 6d657373 6167653e 00000000 ear|message>.... │ │ │ │ - 0x000174b8 6563686f 00000000 41646473 20276d65 echo....Adds 'me │ │ │ │ - 0x000174c8 73736167 65272061 73207468 65206e65 ssage' as the ne │ │ │ │ - 0x000174d8 77657374 20737461 74757320 6c696e65 west status line │ │ │ │ - 0x000174e8 2c206966 202d6320 6f72202d 2d636c65 , if -c or --cle │ │ │ │ - 0x000174f8 61722069 73207370 65636966 6965642c ar is specified, │ │ │ │ - 0x00017508 20616c6c 2070656e 64696e67 20737461 all pending sta │ │ │ │ - 0x00017518 74757320 6d657373 61676573 2077696c tus messages wil │ │ │ │ - 0x00017528 6c206265 20636c65 61726564 206f6666 l be cleared off │ │ │ │ - 0x00017538 20746865 20736372 65656e00 616c6961 the screen.alia │ │ │ │ - 0x00017548 7320666f 72207374 61747573 00000000 s for status.... │ │ │ │ - 0x00017558 7464206e 6f745f70 61727365 64282563 td not_parsed(%c │ │ │ │ - 0x00017568 29000000 25346900 25326925 25000000 )...%4i.%2i%%... │ │ │ │ - 0x00017578 25252569 73000000 25336900 2825692f %%%is...%3i.(%i/ │ │ │ │ - 0x00017588 25692920 00000000 73697a65 3a256920 %i) ....size:%i │ │ │ │ - 0x00017598 615f7369 7a653a25 69202569 25252000 a_size:%i %i%% . │ │ │ │ - 0x000175a8 25342e31 66200000 64697370 6c61795f %4.1f ..display_ │ │ │ │ - 0x000175b8 666f726d 61740000 3c666f72 6d617420 format...defines │ │ │ │ - 0x000175d8 686f7720 65616368 206e6f64 65206973 how each node is │ │ │ │ - 0x000175e8 20646973 706c6179 65642c20 74686520 displayed, the │ │ │ │ - 0x000175f8 64697370 6c617920 73747269 6e672073 display string s │ │ │ │ - 0x00017608 796e7461 78206973 20696e74 65727072 yntax is interpr │ │ │ │ - 0x00017618 65746564 20617320 666f6c6c 6f77733a eted as follows: │ │ │ │ - 0x00017628 20737061 63657320 7475726e 20696e74 spaces turn int │ │ │ │ - 0x00017638 6f207265 616c2073 70616365 732c2069 o real spaces, i │ │ │ │ - 0x00017648 206d6561 6e732069 6e64656e 74617469 means indentati │ │ │ │ - 0x00017658 6f6e2c20 2d206d65 616e7320 62756c6c on, - means bull │ │ │ │ - 0x00017668 65742c20 64206d65 616e7320 74686520 et, d means the │ │ │ │ - 0x00017678 7265616c 20646174 61206f66 20746865 real data of the │ │ │ │ - 0x00017688 206e6f64 652c2078 20697320 61207465 node, x is a te │ │ │ │ - 0x00017698 6d706f72 61727920 706c6163 65686f6c mporary placehol │ │ │ │ - 0x000176a8 64657220 666f7220 7570636f 6d696e67 der for upcoming │ │ │ │ - 0x000176b8 20636f6c 756d6e74 79706573 2c2e2028 columntypes,. ( │ │ │ │ - 0x000176c8 666f7220 64656275 6767696e 67206f6e for debugging on │ │ │ │ - 0x000176d8 6c792920 6920616e 64207820 63616e20 ly) i and x can │ │ │ │ - 0x000176e8 74616b65 20616e20 61726775 6d656e74 take an argument │ │ │ │ - 0x000176f8 20737065 63696679 696e6720 686f7720 specifying how │ │ │ │ - 0x00017708 6d616e79 20636861 72616374 65727320 many characters │ │ │ │ - 0x00017718 77696465 20746865 20666965 6c642073 wide the field s │ │ │ │ - 0x00017728 686f756c 64206265 00000000 62756c6c hould be....bull │ │ │ │ - 0x00017738 65745f6c 65616600 62756c6c 65745f70 et_leaf.bullet_p │ │ │ │ - 0x00017748 6172656e 74000000 62756c6c 65745f70 arent...bullet_p │ │ │ │ - 0x00017758 6172656e 745f6578 70616e64 65640000 arent_expanded.. │ │ │ │ - 0x00017768 62756c6c 65745f74 6f646f5f 70617265 bullet_todo_pare │ │ │ │ - 0x00017778 6e745f75 6e646f6e 65000000 62756c6c nt_undone...bull │ │ │ │ - 0x00017788 65745f74 6f646f5f 70617265 6e745f64 et_todo_parent_d │ │ │ │ - 0x00017798 6f6e6500 62756c6c 65745f74 6f646f5f one.bullet_todo_ │ │ │ │ - 0x000177a8 6c656166 5f756e64 6f6e6500 62756c6c leaf_undone.bull │ │ │ │ - 0x000177b8 65745f74 6f646f5f 6c656166 5f646f6e et_todo_leaf_don │ │ │ │ - 0x000177c8 65000000 6578706f 72745f68 6e622025 e...export_hnb % │ │ │ │ - 0x000177d8 737e0000 6175746f 73617665 642c2025 s~..autosaved, % │ │ │ │ - 0x000177e8 69206e6f 64657320 6368616e 6765640a i nodes changed. │ │ │ │ - 0x000177f8 00000000 5b696e63 72656d65 6e745d00 ....[increment]. │ │ │ │ - 0x00017808 75736564 20696e74 65726e61 6c6c7920 used internally │ │ │ │ - 0x00017818 746f2064 72697665 20746865 20617574 to drive the aut │ │ │ │ - 0x00017828 6f736176 65206675 6e637469 6f6e616c osave functional │ │ │ │ - 0x00017838 6974792c 20666f72 20736576 65726520 ity, for severe │ │ │ │ - 0x00017848 6368616e 6765732c 20706173 73206120 changes, pass a │ │ │ │ - 0x00017858 68696768 206e756d 62657228 31303030 high number(1000 │ │ │ │ - 0x00017868 292c2074 6f206d61 6b652073 75726520 ), to make sure │ │ │ │ - 0x00017878 74686520 72616469 63616c20 6368616e the radical chan │ │ │ │ - 0x00017888 67657320 61726520 73617665 64205f4e ges are saved _N │ │ │ │ - 0x00017898 4f575f2c 206f7468 65727769 73652064 OW_, otherwise d │ │ │ │ - 0x000178a8 6f6e2774 20706173 7320616e 20696e63 on't pass an inc │ │ │ │ - 0x000178b8 72656d65 6e740000 6175746f 73617665 rement..autosave │ │ │ │ - 0x000178c8 5f74696d 656f7574 00000000 6e756d62 _timeout....numb │ │ │ │ - 0x000178d8 6572206f 66207469 636b7320 6265666f er of ticks befo │ │ │ │ - 0x000178e8 72652061 75746f73 6176696e 67206166 re autosaving af │ │ │ │ - 0x000178f8 74657220 6368616e 67650000 6175746f ter change..auto │ │ │ │ - 0x00017908 73617665 5f73796e 63000000 77686574 save_sync...whet │ │ │ │ - 0x00017918 68657220 74686520 66696c65 73797374 her the filesyst │ │ │ │ - 0x00017928 656d2073 686f756c 64206265 2073796e em should be syn │ │ │ │ - 0x00017938 63656420 61667465 72206175 746f7361 ced after autosa │ │ │ │ - 0x00017948 76650000 6175746f 73617665 5f74696d ve..autosave_tim │ │ │ │ - 0x00017958 65720000 6e756d62 6572206f 66207469 er..number of ti │ │ │ │ - 0x00017968 636b7320 73696e63 6520756e 73617665 cks since unsave │ │ │ │ - 0x00017978 64206368 616e6765 00000000 6175746f d change....auto │ │ │ │ - 0x00017988 73617665 5f746872 6573686f 6c640000 save_threshold.. │ │ │ │ - 0x00017998 73617665 20666f72 20657672 65727920 save for evrery │ │ │ │ - 0x000179a8 6175746f 73617665 5f746872 6573686f autosave_thresho │ │ │ │ - 0x000179b8 6c64206e 6f646573 20636861 6e676564 ld nodes changed │ │ │ │ - 0x000179c8 00000000 6175746f 73617665 5f746872 ....autosave_thr │ │ │ │ - 0x000179d8 6573686f 6c645f6e 6f646573 5f636861 eshold_nodes_cha │ │ │ │ - 0x000179e8 6e676564 00000000 636f756e 74657220 nged....counter │ │ │ │ - 0x000179f8 666f7220 6e756d62 6572206f 66206368 for number of ch │ │ │ │ - 0x00017a08 616e6765 73207369 6e636520 73617665 anges since save │ │ │ │ - 0x00017a18 00000000 75736167 653a2025 73203c6d ....usage: %s .... │ │ │ │ - 0x00017a38 25732563 25303269 0a000000 696e7365 %s%c%02i....inse │ │ │ │ - 0x00017a48 72745f63 616c0000 3c6d6f6e 74683e20 rt_cal.. │ │ │ │ - 0x00017a58 3c796561 723e0000 4a616e75 61727900 ..January. │ │ │ │ - 0x00017a68 46656272 75617279 00000000 4d617263 February....Marc │ │ │ │ - 0x00017a78 68000000 41707269 6c000000 4d617900 h...April...May. │ │ │ │ - 0x00017a88 4a756e65 00000000 4a756c79 00000000 June....July.... │ │ │ │ - 0x00017a98 41756775 73740000 53657074 656d6265 August..Septembe │ │ │ │ - 0x00017aa8 72000000 4f63746f 62657200 4e6f7665 r...October.Nove │ │ │ │ - 0x00017ab8 6d626572 00000000 44656365 6d626572 mber....December │ │ │ │ - 0x00017ac8 00000000 53756e00 4d6f6e00 54756500 ....Sun.Mon.Tue. │ │ │ │ - 0x00017ad8 57656400 54687500 46726900 53617400 Wed.Thu.Fri.Sat. │ │ │ │ - 0x00017ae8 20202000 73746174 75732072 65667573 .status refus │ │ │ │ - 0x00017af8 696e6720 746f2072 656d6f76 65206e6f ing to remove no │ │ │ │ - 0x00017b08 64652061 66746572 206a6f69 6e2c2062 de after join, b │ │ │ │ - 0x00017b18 65636175 73652069 74206861 73206368 ecause it has ch │ │ │ │ - 0x00017b28 696c6472 656e0000 496e766f 6b657320 ildren..Invokes │ │ │ │ - 0x00017b38 74686520 6e6f6465 20656469 746f7220 the node editor │ │ │ │ - 0x00017b48 666f7220 74686520 63757272 656e7420 for the current │ │ │ │ - 0x00017b58 6e6f6465 2e000000 77652772 65206e6f node....we're no │ │ │ │ - 0x00017b68 74207768 65726520 77652073 686f756c t where we shoul │ │ │ │ - 0x00017b78 64206265 00000000 53617665 73206120 d be....Saves a │ │ │ │ - 0x00017b88 636f7079 206f6620 74686520 63757272 copy of the curr │ │ │ │ - 0x00017b98 656e7420 74726565 20616e64 2073656c ent tree and sel │ │ │ │ - 0x00017ba8 65637465 64206e6f 64652069 6e206d65 ected node in me │ │ │ │ - 0x00017bb8 6d6f7279 00000000 72657374 6f72655f mory....restore_ │ │ │ │ - 0x00017bc8 73746174 65000000 52657374 6f726573 state...Restores │ │ │ │ - 0x00017bd8 20746865 20636f70 79206f66 20746865 the copy of the │ │ │ │ - 0x00017be8 20747265 65207361 76656420 77697468 tree saved with │ │ │ │ - 0x00017bf8 20736176 655f7374 61746500 62696e61 save_state.bina │ │ │ │ - 0x00017c08 72792069 6d706f72 742c2075 6e61626c ry import, unabl │ │ │ │ - 0x00017c18 6520746f 206f7065 6e202225 73220000 e to open "%s".. │ │ │ │ - 0x00017c28 62696e61 72792069 6d706f72 742c2068 binary import, h │ │ │ │ - 0x00017c38 65616465 72206d69 736d6174 63680000 eader mismatch.. │ │ │ │ - 0x00017c48 62696e61 72792069 6d706f72 74202d20 binary import - │ │ │ │ - 0x00017c58 696d706f 72746564 20222573 22000000 imported "%s"... │ │ │ │ - 0x00017c68 62696e61 72792065 78706f72 742c2075 binary export, u │ │ │ │ - 0x00017c78 6e61626c 6520746f 206f7065 6e202225 nable to open "% │ │ │ │ - 0x00017c88 73220000 62696e61 72792065 78706f72 s"..binary expor │ │ │ │ - 0x00017c98 742c2077 726f7465 20646174 6120746f t, wrote data to │ │ │ │ - 0x00017ca8 20222573 22000000 6578706f 72745f62 "%s"...export_b │ │ │ │ - 0x00017cb8 696e6172 79000000 696d706f 72745f62 inary...import_b │ │ │ │ - 0x00017cc8 696e6172 79000000 736f7274 00000000 inary...sort.... │ │ │ │ - 0x00017cd8 5b2d727c 2d617c2d 645d0000 536f7274 [-r|-a|-d]..Sort │ │ │ │ - 0x00017ce8 73207468 65207369 626c696e 6773206f s the siblings o │ │ │ │ - 0x00017cf8 66207468 65206375 7272656e 746c7920 f the currently │ │ │ │ - 0x00017d08 73656c65 63746564 206e6f64 652c2074 selected node, t │ │ │ │ - 0x00017d18 68652077 61792074 6865206e 6f646573 he way the nodes │ │ │ │ - 0x00017d28 20697320 736f7274 65642063 616e2062 is sorted can b │ │ │ │ - 0x00017d38 65207370 65636966 69656420 2d613d61 e specified -a=a │ │ │ │ - 0x00017d48 7363656e 64696e67 202d643d 64657363 scending -d=desc │ │ │ │ - 0x00017d58 656e6469 6e67202d 723d7261 6e646f6d ending -r=random │ │ │ │ - 0x00017d68 28736875 66666c65 00000000 786d6c20 (shuffle....xml │ │ │ │ - 0x00017d78 696d706f 72742c20 756e6162 6c652074 import, unable t │ │ │ │ - 0x00017d88 6f206f70 656e2022 25732200 786d6c20 o open "%s".xml │ │ │ │ - 0x00017d98 696d706f 72742065 72726f72 2c207061 import error, pa │ │ │ │ - 0x00017da8 7273696e 67206f67 20272573 272c206c rsing og '%s', l │ │ │ │ - 0x00017db8 696e653a 25692025 73000000 3c3f2573 ine:%i %s...........<%s. %s= │ │ │ │ - 0x00017de8 00000000 3c2f2573 3e000000 2625733b .......&%s; │ │ │ │ - 0x00017df8 00000000 786d6c20 696d706f 7274202d ....xml import - │ │ │ │ - 0x00017e08 20696d70 6f727465 64202225 73222025 imported "%s" % │ │ │ │ - 0x00017e18 69206c69 6e657300 20200000 25732573 i lines. ..%s%s │ │ │ │ - 0x00017e28 00000000 20093e00 3c25730a 00000000 .... .>.<%s..... │ │ │ │ - 0x00017e38 786d6c20 6578706f 72742c20 756e6162 xml export, unab │ │ │ │ - 0x00017e48 6c652074 6f206f70 656e2022 25732200 le to open "%s". │ │ │ │ - 0x00017e58 786d6c20 6578706f 72742c20 77726f74 xml export, wrot │ │ │ │ - 0x00017e68 65206461 74612074 6f202225 73220000 e data to "%s".. │ │ │ │ - 0x00017e78 6578706f 72745f78 6d6c0000 696d706f export_xml..impo │ │ │ │ - 0x00017e88 72745f78 6d6c0000 4578706f 72747320 rt_xml..Exports │ │ │ │ - 0x00017e98 74686520 63757272 656e7420 6e6f6465 the current node │ │ │ │ - 0x00017ea8 2c206974 27732073 69626c69 6e677320 , it's siblings │ │ │ │ - 0x00017eb8 616e6420 616c6c20 7375626c 6576656c and all sublevel │ │ │ │ - 0x00017ec8 7320746f 20276669 6c656e61 6d652720 s to 'filename' │ │ │ │ - 0x00017ed8 61732069 66206974 20776173 20786d6c as if it was xml │ │ │ │ - 0x00017ee8 206d6172 6b75702e 286c6f61 6420616e markup.(load an │ │ │ │ - 0x00017ef8 20786d6c 2066696c 65207769 74682069 xml file with i │ │ │ │ - 0x00017f08 6d706f72 745f786d 6c206f72 20686e62 mport_xml or hnb │ │ │ │ - 0x00017f18 202d7820 66696c65 2e786d6c 20746f20 -x file.xml to │ │ │ │ - 0x00017f28 73656520 686f7720 69742073 686f756c see how it shoul │ │ │ │ - 0x00017f38 64206265 20696e73 69646520 686e622e d be inside hnb. │ │ │ │ - 0x00017f48 00000000 496d706f 72747320 2766696c ....Imports 'fil │ │ │ │ - 0x00017f58 656e616d 65272061 6e642069 6e736572 ename' and inser │ │ │ │ - 0x00017f68 74732069 74277320 636f6e74 656e7473 ts it's contents │ │ │ │ - 0x00017f78 20617420 74686520 63757272 656e7420 at the current │ │ │ │ - 0x00017f88 6c657665 6c2e0000 786d6c5f 63756464 level...xml_cudd │ │ │ │ - 0x00017f98 6c650000 6a6f696e 20746865 20646174 le..join the dat │ │ │ │ - 0x00017fa8 61207769 7468206e 6f646573 20696620 a with nodes if │ │ │ │ - 0x00017fb8 6e6f2074 61677320 77697468 696e2074 no tags within t │ │ │ │ - 0x00017fc8 61670000 25732025 73000000 72656164 ag..%s %s...read │ │ │ │ - 0x00017fd8 6f6e6c79 20666c61 67207365 742c2061 only flag set, a │ │ │ │ - 0x00017fe8 766f6964 696e6720 6368616e 67657300 voiding changes. │ │ │ │ - 0x00017ff8 7370656c 6c000000 5b2d725d 00000000 spell...[-r].... │ │ │ │ - 0x00018008 5370656c 6c636865 636b7320 74686520 Spellchecks the │ │ │ │ - 0x00018018 63757272 656e7420 6e6f6465 2c206f72 current node, or │ │ │ │ - 0x00018028 20616c6c 20636869 6c647265 6e20616e all children an │ │ │ │ - 0x00018038 6420666f 6c6c6f77 696e6720 7369626c d following sibl │ │ │ │ - 0x00018048 696e6773 20726563 75727369 76656c79 ings recursively │ │ │ │ - 0x00018058 20286966 202d7220 73706563 69666965 (if -r specifie │ │ │ │ - 0x00018068 64292c20 7573696e 67207468 6520636f d), using the co │ │ │ │ - 0x00018078 6d6d616e 64206465 66696e65 6420696e mmand defined in │ │ │ │ - 0x00018088 20277370 656c6c5f 636f6d6d 616e6427 'spell_command' │ │ │ │ - 0x00018098 00000000 7370656c 6c5f636f 6d6d616e ....spell_comman │ │ │ │ - 0x000180a8 64000000 436f6d6d 616e6420 65786563 d...Command exec │ │ │ │ - 0x000180b8 75746564 20776865 6e207370 656c6c20 uted when spell │ │ │ │ - 0x000180c8 63686563 6b696e67 2061206e 6f64652c checking a node, │ │ │ │ - 0x000180d8 20612074 656d706f 72617279 2066696c a temporary fil │ │ │ │ - 0x000180e8 65206973 20777269 7474656e 20616e64 e is written and │ │ │ │ - 0x000180f8 20706173 73656420 61732061 6e206172 passed as an ar │ │ │ │ - 0x00018108 67756d65 6e740000 2f746d70 2f686e62 gument../tmp/hnb │ │ │ │ - 0x00018118 2d585858 58585800 00000000 00000000 -XXXXXX......... │ │ │ │ - 0x00018128 00000000 00000000 484f4d45 00000000 ........HOME.... │ │ │ │ - 0x00018138 24484f4d 45206973 206e6f74 20736574 $HOME is not set │ │ │ │ - 0x00018148 2e204578 6974696e 672e0a00 25732f2e . Exiting...%s/. │ │ │ │ - 0x00018158 686e6272 63000000 25732f2e 686e6200 hnbrc...%s/.hnb. │ │ │ │ - 0x00018168 74686520 666f726d 6174206f 66207468 the format of th │ │ │ │ - 0x00018178 65206375 7272656e 74206669 6c650000 e current file.. │ │ │ │ - 0x00018188 72635f66 696c6500 64656661 756c745f rc_file.default_ │ │ │ │ - 0x00018198 64625f66 696c6500 73686f77 70657263 db_file.showperc │ │ │ │ - 0x000181a8 656e7400 66697865 64666f63 75730000 ent.fixedfocus.. │ │ │ │ - 0x000181b8 73617665 706f7300 72656164 6f6e6c79 savepos.readonly │ │ │ │ - 0x000181c8 00000000 65736364 656c6179 00000000 ....escdelay.... │ │ │ │ - 0x000181d8 686f7720 6c6f6e67 20646f65 73206375 how long does cu │ │ │ │ - 0x000181e8 72736573 20776169 74206265 666f7265 rses wait before │ │ │ │ - 0x000181f8 20697420 64656369 64657320 45534320 it decides ESC │ │ │ │ - 0x00018208 69732045 53432061 6e64206e 6f742061 is ESC and not a │ │ │ │ - 0x00018218 20636f64 6564206b 65792073 65717565 coded key seque │ │ │ │ - 0x00018228 6e636500 2320636f 6e666967 75726174 nce.# configurat │ │ │ │ - 0x00018238 696f6e20 66696c65 20666f72 20686e62 ion file for hnb │ │ │ │ - 0x00018248 0a230a23 20557365 20746162 73207768 .#.# Use tabs wh │ │ │ │ - 0x00018258 656e2065 64697469 6e672074 68697320 en editing this │ │ │ │ - 0x00018268 66696c65 2c206f72 20656469 74206974 file, or edit it │ │ │ │ - 0x00018278 20746872 6f756768 20686e62 20776974 through hnb wit │ │ │ │ - 0x00018288 680a2320 22686e62 202d6120 7e2f2e68 h.# "hnb -a ~/.h │ │ │ │ - 0x00018298 6e627263 2220746f 2074616b 65206164 nbrc" to take ad │ │ │ │ - 0x000182a8 76616e74 61676520 6f662074 68652069 vantage of the i │ │ │ │ - 0x000182b8 6e64656e 74617469 6f6e2069 6e206974 ndentation in it │ │ │ │ - 0x000182c8 2e0a230a 23205468 65726520 61726520 ..#.# There are │ │ │ │ - 0x000182d8 736f6d65 206d6163 726f7320 77686963 some macros whic │ │ │ │ - 0x000182e8 68206368 616e6765 20652e67 2e207468 h change e.g. th │ │ │ │ - 0x000182f8 65206b65 7962696e 64696e67 73206f72 e keybindings or │ │ │ │ - 0x00018308 206c6f6f 6b206f66 20686e62 2e0a2320 look of hnb..# │ │ │ │ - 0x00018318 53656172 63682066 6f722022 636f6e66 Search for "conf │ │ │ │ - 0x00018328 69677572 6174696f 6e206d61 63726f22 iguration macro" │ │ │ │ - 0x00018338 20696e20 74686973 2066696c 6520746f in this file to │ │ │ │ - 0x00018348 2066696e 64206d6f 7265206f 75742061 find more out a │ │ │ │ - 0x00018358 626f7574 20746865 6d2e0a23 20506c65 bout them..# Ple │ │ │ │ - 0x00018368 61736520 6e6f7465 20746861 74207468 ase note that th │ │ │ │ - 0x00018378 65736520 6d616372 6f73206d 75737420 ese macros must │ │ │ │ - 0x00018388 62652072 756e2061 66746572 20746865 be run after the │ │ │ │ - 0x00018398 79206861 76652062 65656e20 64656669 y have been defi │ │ │ │ - 0x000183a8 6e65642e 0a230a0a 23232323 23207573 ned..#..##### us │ │ │ │ - 0x000183b8 65722069 6e746572 66616365 0a092323 er interface..## │ │ │ │ - 0x000183c8 23232320 64697370 6c617920 666f726d ### display form │ │ │ │ - 0x000183d8 6174202f 2062756c 6c657473 0a090923 at / bullets...# │ │ │ │ - 0x000183e8 0a090923 20646973 706c6179 5f666f72 ...# display_for │ │ │ │ - 0x000183f8 6d61743a 0a090923 0a090923 20202044 mat:...#...# D │ │ │ │ - 0x00018408 6566696e 696e6720 686f7720 65616368 efining how each │ │ │ │ - 0x00018418 206e6f64 65206973 20646973 706c6179 node is display │ │ │ │ - 0x00018428 65642c20 74686520 64697370 6c617920 ed, the display │ │ │ │ - 0x00018438 73747269 6e670a09 09232020 2073796e string...# syn │ │ │ │ - 0x00018448 74617820 69732069 6e746572 70726574 tax is interpret │ │ │ │ - 0x00018458 65642061 7320666f 6c6c6f77 733a0a09 ed as follows:.. │ │ │ │ - 0x00018468 09230a09 09232020 202d2053 70616365 .#...# - Space │ │ │ │ - 0x00018478 73207475 726e2069 6e746f20 7265616c s turn into real │ │ │ │ - 0x00018488 20737061 6365732c 2069206d 65616e73 spaces, i means │ │ │ │ - 0x00018498 20696e64 656e7461 74696f6e 2c202d0a indentation, -. │ │ │ │ - 0x000184a8 09092320 20202020 6d65616e 73206275 ..# means bu │ │ │ │ - 0x000184b8 6c6c6574 2c206420 6d65616e 73207468 llet, d means th │ │ │ │ - 0x000184c8 65207265 616c2064 61746120 6f662074 e real data of t │ │ │ │ - 0x000184d8 6865206e 6f64652c 20782069 730a0909 he node, x is... │ │ │ │ - 0x000184e8 23202020 20206120 74656d70 6f726172 # a temporar │ │ │ │ - 0x000184f8 7920706c 61636568 6f6c6465 7220666f y placeholder fo │ │ │ │ - 0x00018508 72207570 636f6d69 6e672063 6f6c756d r upcoming colum │ │ │ │ - 0x00018518 6e2d7479 70657320 28666f72 0a090923 n-types (for...# │ │ │ │ - 0x00018528 20202020 20646562 75676769 6e67206f debugging o │ │ │ │ - 0x00018538 6e6c7929 2e0a0909 230a0909 23202020 nly)....#...# │ │ │ │ - 0x00018548 2d206920 616e6420 78206361 6e207461 - i and x can ta │ │ │ │ - 0x00018558 6b652061 6e206172 67756d65 6e742073 ke an argument s │ │ │ │ - 0x00018568 70656369 6679696e 6720686f 77206d61 pecifying how ma │ │ │ │ - 0x00018578 6e790a09 09232020 20202063 68617261 ny...# chara │ │ │ │ - 0x00018588 63746572 73207769 64652074 68652066 cters wide the f │ │ │ │ - 0x00018598 69656c64 2073686f 756c6420 62652e0a ield should be.. │ │ │ │ - 0x000185a8 0909230a 09092320 20202d20 556e7469 ..#...# - Unti │ │ │ │ - 0x000185b8 6c206675 72746865 72206665 61747572 l further featur │ │ │ │ - 0x000185c8 65732061 72652061 64646564 2c206f6e es are added, on │ │ │ │ - 0x000185d8 6c792074 6865206d 756c7469 706c6965 ly the multiplie │ │ │ │ - 0x000185e8 720a0909 23202020 20206166 74657220 r...# after │ │ │ │ - 0x000185f8 696e6465 6e746174 696f6e20 61637475 indentation actu │ │ │ │ - 0x00018608 616c6c79 20646f65 7320736f 6d657468 ally does someth │ │ │ │ - 0x00018618 696e672e 20232069 6e646963 61746573 ing. # indicates │ │ │ │ - 0x00018628 0a090923 20202020 20746865 206e6f64 ...# the nod │ │ │ │ - 0x00018638 65206e75 6d626572 20286163 7475616c e number (actual │ │ │ │ - 0x00018648 6c79206c 696e6520 6e756d62 65722077 ly line number w │ │ │ │ - 0x00018658 68656e20 75736564 20617320 610a0909 hen used as a... │ │ │ │ - 0x00018668 23202020 2020666f 6c64696e 67206564 # folding ed │ │ │ │ - 0x00018678 69746f72 292e0a09 09230a09 09232062 itor)....#...# b │ │ │ │ - 0x00018688 756c6c65 74733a0a 0909230a 09092320 ullets:...#...# │ │ │ │ - 0x00018698 20205768 6174206b 696e6420 6f662062 What kind of b │ │ │ │ - 0x000186a8 756c6c65 74732061 72652064 6973706c ullets are displ │ │ │ │ - 0x000186b8 61796564 20626566 6f726520 65616368 ayed before each │ │ │ │ - 0x000186c8 20697465 6d2c0a09 09232020 20706f73 item,...# pos │ │ │ │ - 0x000186d8 7369626c 65206974 656d7320 616e6420 sible items and │ │ │ │ - 0x000186e8 74686569 72206465 6661756c 74207661 their default va │ │ │ │ - 0x000186f8 6c756573 20617265 3a0a0909 230a0909 lues are:...#... │ │ │ │ - 0x00018708 23202020 2d206275 6c6c6574 5f6c6561 # - bullet_lea │ │ │ │ - 0x00018718 66202020 20202020 20202020 20202020 f │ │ │ │ - 0x00018728 2220202d 220a0909 23202020 2d206275 " -"...# - bu │ │ │ │ - 0x00018738 6c6c6574 5f706172 656e7420 20202020 llet_parent │ │ │ │ - 0x00018748 20202020 20202020 2220202b 220a0909 " +"... │ │ │ │ - 0x00018758 23202020 2d206275 6c6c6574 5f706172 # - bullet_par │ │ │ │ - 0x00018768 656e745f 65787061 6e646564 20202020 ent_expanded │ │ │ │ - 0x00018778 2220202a 220a0909 23202020 2d206275 " *"...# - bu │ │ │ │ - 0x00018788 6c6c6574 5f746f64 6f5f7061 72656e74 llet_todo_parent │ │ │ │ - 0x00018798 5f756e64 6f6e6520 225b205d 220a0909 _undone "[ ]"... │ │ │ │ - 0x000187a8 23202020 2d206275 6c6c6574 5f746f64 # - bullet_tod │ │ │ │ - 0x000187b8 6f5f7061 72656e74 5f646f6e 65202020 o_parent_done │ │ │ │ - 0x000187c8 225b585d 220a0909 23202020 2d206275 "[X]"...# - bu │ │ │ │ - 0x000187d8 6c6c6574 5f746f64 6f5f6c65 61665f75 llet_todo_leaf_u │ │ │ │ - 0x000187e8 6e646f6e 65202020 225b205d 220a0909 ndone "[ ]"... │ │ │ │ - 0x000187f8 23202020 2d206275 6c6c6574 5f746f64 # - bullet_tod │ │ │ │ - 0x00018808 6f5f6c65 61665f64 6f6e6520 20202020 o_leaf_done │ │ │ │ - 0x00018818 225b585d 220a0909 230a0909 23232323 "[X]"...#...#### │ │ │ │ - 0x00018828 23207361 6d706c65 730a0909 09236469 # samples....#di │ │ │ │ - 0x00018838 73706c61 795f666f 726d6174 20226934 splay_format "i4 │ │ │ │ - 0x00018848 2d206422 0a090909 23646973 706c6179 - d"....#display │ │ │ │ - 0x00018858 5f666f72 6d617420 2269322d 64220a09 _format "i2-d".. │ │ │ │ - 0x00018868 09092364 6973706c 61795f66 6f726d61 ..#display_forma │ │ │ │ - 0x00018878 74202223 2069342d 2064220a 09090923 t "# i4- d"....# │ │ │ │ - 0x00018888 64697370 6c61795f 666f726d 61742022 display_format " │ │ │ │ - 0x00018898 2369322d 64220a09 0909230a 09090923 #i2-d"....#....# │ │ │ │ - 0x000188a8 62756c6c 65745f70 6172656e 74202020 bullet_parent │ │ │ │ - 0x000188b8 20202020 20202022 20202b22 0a090909 " +".... │ │ │ │ - 0x000188c8 2362756c 6c65745f 70617265 6e742020 #bullet_parent │ │ │ │ - 0x000188d8 20202020 20202020 2220202a 220a0909 " *"... │ │ │ │ - 0x000188e8 09236275 6c6c6574 5f706172 656e7420 .#bullet_parent │ │ │ │ - 0x000188f8 20202020 20202020 20222020 b7220a09 " .".. │ │ │ │ - 0x00018908 09092362 756c6c65 745f7061 72656e74 ..#bullet_parent │ │ │ │ - 0x00018918 5f657870 616e6465 64202220 202a220a _expanded " *". │ │ │ │ - 0x00018928 09090923 62756c6c 65745f70 6172656e ...#bullet_paren │ │ │ │ - 0x00018938 745f6578 70616e64 65642022 20202b22 t_expanded " +" │ │ │ │ - 0x00018948 0a090909 2362756c 6c65745f 70617265 ....#bullet_pare │ │ │ │ - 0x00018958 6e745f65 7870616e 64656420 222020b7 nt_expanded " . │ │ │ │ - 0x00018968 220a0909 09236275 6c6c6574 5f6c6561 "....#bullet_lea │ │ │ │ - 0x00018978 66202020 20202020 20202020 20222020 f " │ │ │ │ - 0x00018988 2d220a09 09092362 756c6c65 745f6c65 -"....#bullet_le │ │ │ │ - 0x00018998 61662020 20202020 20202020 20202220 af " │ │ │ │ - 0x000189a8 202a220a 09090a09 096d6163 726f2064 *"......macro d │ │ │ │ - 0x000189b8 6566696e 65206275 6c6c6574 735f7374 efine bullets_st │ │ │ │ - 0x000189c8 616e6461 72640a09 09090a09 09096469 andard........di │ │ │ │ - 0x000189d8 73706c61 795f666f 726d6174 20226934 splay_format "i4 │ │ │ │ - 0x000189e8 2d206422 0a090909 0a090909 62756c6c - d"........bull │ │ │ │ - 0x000189f8 65745f6c 65616620 20202020 20202020 et_leaf │ │ │ │ - 0x00018a08 20202020 20202220 202d220a 09090962 " -"....b │ │ │ │ - 0x00018a18 756c6c65 745f7061 72656e74 20202020 ullet_parent │ │ │ │ - 0x00018a28 20202020 20202020 20222020 2b220a09 " +".. │ │ │ │ - 0x00018a38 09096275 6c6c6574 5f706172 656e745f ..bullet_parent_ │ │ │ │ - 0x00018a48 65787061 6e646564 20202020 2220202a expanded " * │ │ │ │ - 0x00018a58 220a0909 0962756c 6c65745f 746f646f "....bullet_todo │ │ │ │ - 0x00018a68 5f706172 656e745f 756e646f 6e652022 _parent_undone " │ │ │ │ - 0x00018a78 5b205d22 0a090909 62756c6c 65745f74 [ ]"....bullet_t │ │ │ │ - 0x00018a88 6f646f5f 70617265 6e745f64 6f6e6520 odo_parent_done │ │ │ │ - 0x00018a98 2020225b 585d220a 09090962 756c6c65 "[X]"....bulle │ │ │ │ - 0x00018aa8 745f746f 646f5f6c 6561665f 756e646f t_todo_leaf_undo │ │ │ │ - 0x00018ab8 6e652020 20225b5f 5d220a09 09096275 ne "[_]"....bu │ │ │ │ - 0x00018ac8 6c6c6574 5f746f64 6f5f6c65 61665f64 llet_todo_leaf_d │ │ │ │ - 0x00018ad8 6f6e6520 20202020 225b585d 220a0909 one "[X]"... │ │ │ │ - 0x00018ae8 090a0909 09656e64 0a09090a 09096d61 .....end......ma │ │ │ │ - 0x00018af8 63726f20 64656669 6e652062 756c6c65 cro define bulle │ │ │ │ - 0x00018b08 74735f61 6c746572 6e617465 0a090909 ts_alternate.... │ │ │ │ - 0x00018b18 0a090909 64697370 6c61795f 666f726d ....display_form │ │ │ │ - 0x00018b28 61742022 69322d64 220a0909 090a0909 at "i2-d"....... │ │ │ │ - 0x00018b38 0962756c 6c65745f 6c656166 20202020 .bullet_leaf │ │ │ │ - 0x00018b48 20202020 20202020 20202022 202d220a " -". │ │ │ │ - 0x00018b58 09090962 756c6c65 745f7061 72656e74 ...bullet_parent │ │ │ │ - 0x00018b68 20202020 20202020 20202020 2022202b " + │ │ │ │ - 0x00018b78 220a0909 0962756c 6c65745f 70617265 "....bullet_pare │ │ │ │ - 0x00018b88 6e745f65 7870616e 64656420 20202022 nt_expanded " │ │ │ │ - 0x00018b98 202a220a 09090962 756c6c65 745f746f *"....bullet_to │ │ │ │ - 0x00018ba8 646f5f70 6172656e 745f756e 646f6e65 do_parent_undone │ │ │ │ - 0x00018bb8 2022205f 220a0909 0962756c 6c65745f " _"....bullet_ │ │ │ │ - 0x00018bc8 746f646f 5f706172 656e745f 646f6e65 todo_parent_done │ │ │ │ - 0x00018bd8 20202022 2058220a 09090962 756c6c65 " X"....bulle │ │ │ │ - 0x00018be8 745f746f 646f5f6c 6561665f 756e646f t_todo_leaf_undo │ │ │ │ - 0x00018bf8 6e652020 2022205f 220a0909 0962756c ne " _"....bul │ │ │ │ - 0x00018c08 6c65745f 746f646f 5f6c6561 665f646f let_todo_leaf_do │ │ │ │ - 0x00018c18 6e652020 20202022 2058220a 0909090a ne " X"..... │ │ │ │ - 0x00018c28 09090965 6e640a09 090a0909 23232323 ...end......#### │ │ │ │ - 0x00018c38 2320636f 6e666967 75726174 696f6e20 # configuration │ │ │ │ - 0x00018c48 6d616372 6f202862 756c6c65 7473293a macro (bullets): │ │ │ │ - 0x00018c58 0a090923 0a090923 20546f20 73776974 ...#...# To swit │ │ │ │ - 0x00018c68 63682074 6f207468 6520616c 7465726e ch to the altern │ │ │ │ - 0x00018c78 61746976 65206275 6c6c6574 20736368 ative bullet sch │ │ │ │ - 0x00018c88 656d6520 656e6162 6c650a09 09232022 eme enable...# " │ │ │ │ - 0x00018c98 62756c6c 65745f61 6c746572 6e617465 bullet_alternate │ │ │ │ - 0x00018ca8 2220616e 64206469 7361626c 65202262 " and disable "b │ │ │ │ - 0x00018cb8 756c6c65 745f7374 616e6461 7264222e ullet_standard". │ │ │ │ - 0x00018cc8 0a090923 0a09096d 6163726f 2062756c ...#...macro bul │ │ │ │ - 0x00018cd8 6c657473 5f737461 6e646172 640a0909 lets_standard... │ │ │ │ - 0x00018ce8 236d6163 726f2062 756c6c65 74735f61 #macro bullets_a │ │ │ │ - 0x00018cf8 6c746572 6e617465 0a09090a 09232323 lternate.....### │ │ │ │ - 0x00018d08 23232066 69786564 20666f63 75730a09 ## fixed focus.. │ │ │ │ - 0x00018d18 09230a09 0923204c 6f636b20 74686520 .#...# Lock the │ │ │ │ - 0x00018d28 73656c65 6374696f 6e206261 7220746f selection bar to │ │ │ │ - 0x00018d38 20612070 6f736974 696f6e20 312f3320 a position 1/3 │ │ │ │ - 0x00018d48 646f776e 20746865 20736372 65656e2e down the screen. │ │ │ │ - 0x00018d58 0a090923 0a090923 20313d74 7275652c ...#...# 1=true, │ │ │ │ - 0x00018d68 20303d66 616c7365 2e0a0909 230a0909 0=false....#... │ │ │ │ - 0x00018d78 66697865 64666f63 75732022 30220a09 fixedfocus "0".. │ │ │ │ - 0x00018d88 090a2323 23232320 65787465 726e616c ..##### external │ │ │ │ - 0x00018d98 20636f6d 6d616e64 730a0923 23232323 commands..##### │ │ │ │ - 0x00018da8 20687474 703a2f2f 2068616e 646c6572 http:// handler │ │ │ │ - 0x00018db8 0a090923 0a090923 20576861 7420636f ...#...# What co │ │ │ │ - 0x00018dc8 6d6d616e 64206973 20657865 63757465 mmand is execute │ │ │ │ - 0x00018dd8 64207768 656e2061 20757365 72207761 d when a user wa │ │ │ │ - 0x00018de8 6e747320 61206163 74696f6e 20706572 nts a action per │ │ │ │ - 0x00018df8 666f726d 65640a09 0923206f 6e206120 formed...# on a │ │ │ │ - 0x00018e08 656e7472 7920636f 6e746169 6e696e67 entry containing │ │ │ │ - 0x00018e18 20616e20 55524c2e 0a090923 0a090923 an URL....#...# │ │ │ │ - 0x00018e28 202a2069 73207375 62737469 74757465 * is substitute │ │ │ │ - 0x00018e38 6420666f 72207468 65205552 4c0a0909 d for the URL... │ │ │ │ - 0x00018e48 230a0909 23205468 65205820 6f6e6573 #...# The X ones │ │ │ │ - 0x00018e58 20686176 65207468 65697220 6572726f have their erro │ │ │ │ - 0x00018e68 7220616e 64207374 616e6461 7264206f r and standard o │ │ │ │ - 0x00018e78 75747075 74207265 64697265 63746564 utput redirected │ │ │ │ - 0x00018e88 20746f0a 09092320 6465762f 6e756c6c to...# dev/null │ │ │ │ - 0x00018e98 20616e64 20617265 20707574 20696e74 and are put int │ │ │ │ - 0x00018ea8 6f207468 65206261 636b6772 6f756e64 o the background │ │ │ │ - 0x00018eb8 20746f20 6b656570 20686e62 2072756e to keep hnb run │ │ │ │ - 0x00018ec8 6e696e67 0a090923 20616674 65727761 ning...# afterwa │ │ │ │ - 0x00018ed8 7264732e 0a090923 0a090923 23232323 rds....#...##### │ │ │ │ - 0x00018ee8 2073616d 706c6573 0a090909 23776562 samples....#web │ │ │ │ - 0x00018ef8 5f636f6d 6d616e64 20226f70 65726120 _command "opera │ │ │ │ - 0x00018f08 2d72656d 6f746520 276f7065 6e55524c -remote 'openURL │ │ │ │ - 0x00018f18 282a2927 0909093e 202f6465 762f6e75 (*)'...> /dev/nu │ │ │ │ - 0x00018f28 6c6c2032 3e263120 26220a09 09092377 ll 2>&1 &"....#w │ │ │ │ - 0x00018f38 65625f63 6f6d6d61 6e642022 6e657473 eb_command "nets │ │ │ │ - 0x00018f48 63617065 202d7265 6d6f7465 20276f70 cape -remote 'op │ │ │ │ - 0x00018f58 656e5552 4c282a29 2709093e 202f6465 enURL(*)'..> /de │ │ │ │ - 0x00018f68 762f6e75 6c6c2032 3e263120 26220a09 v/null 2>&1 &".. │ │ │ │ - 0x00018f78 09092377 65625f63 6f6d6d61 6e642022 ..#web_command " │ │ │ │ - 0x00018f88 6e657473 63617065 202d7265 6d6f7465 netscape -remote │ │ │ │ - 0x00018f98 20276f70 656e5552 4c282a2c 6e65772d 'openURL(*,new- │ │ │ │ - 0x00018fa8 77696e64 6f772927 093e202f 6465762f window)'.> /dev/ │ │ │ │ - 0x00018fb8 6e756c6c 20323e26 31202622 0a090909 null 2>&1 &".... │ │ │ │ - 0x00018fc8 23776562 5f636f6d 6d616e64 20226d6f #web_command "mo │ │ │ │ - 0x00018fd8 7a696c6c 61202d72 656d6f74 6520276f zilla -remote 'o │ │ │ │ - 0x00018fe8 70656e55 524c282a 29270909 3e202f64 penURL(*)'..> /d │ │ │ │ - 0x00018ff8 65762f6e 756c6c20 323e2631 2026220a ev/null 2>&1 &". │ │ │ │ - 0x00019008 09090923 7765625f 636f6d6d 616e6420 ...#web_command │ │ │ │ - 0x00019018 226d6f7a 696c6c61 202d7265 6d6f7465 "mozilla -remote │ │ │ │ - 0x00019028 20276f70 656e5552 4c282a2c 6e65772d 'openURL(*,new- │ │ │ │ - 0x00019038 77696e64 6f772927 093e202f 6465762f window)'.> /dev/ │ │ │ │ - 0x00019048 6e756c6c 20323e26 31202622 0a090909 null 2>&1 &".... │ │ │ │ - 0x00019058 23776562 5f636f6d 6d616e64 20226b6f #web_command "ko │ │ │ │ - 0x00019068 6e717565 726f7220 2a090909 093e202f nqueror *....> / │ │ │ │ - 0x00019078 6465762f 6e756c6c 20323e26 31202622 dev/null 2>&1 &" │ │ │ │ - 0x00019088 0a090909 23776562 5f636f6d 6d616e64 ....#web_command │ │ │ │ - 0x00019098 20226761 6c656f6e 202d6e09 09090909 "galeon -n..... │ │ │ │ - 0x000190a8 3e202f64 65762f6e 756c6c20 323e2631 > /dev/null 2>&1 │ │ │ │ - 0x000190b8 2026220a 09090923 7765625f 636f6d6d &"....#web_comm │ │ │ │ - 0x000190c8 616e6420 226c796e 78202a22 0a090909 and "lynx *".... │ │ │ │ - 0x000190d8 23776562 5f636f6d 6d656e64 20227278 #web_commend "rx │ │ │ │ - 0x000190e8 7674202d 666e2066 69786564 202d7276 vt -fn fixed -rv │ │ │ │ - 0x000190f8 202b7362 202d6520 77336d20 2a09093e +sb -e w3m *..> │ │ │ │ - 0x00019108 202f6465 762f6e75 6c6c2032 3e263120 /dev/null 2>&1 │ │ │ │ - 0x00019118 26220a09 09092377 65625f63 6f6d6d61 &"....#web_comma │ │ │ │ - 0x00019128 6e642022 6f706572 61202d72 656d6f74 nd "opera -remot │ │ │ │ - 0x00019138 6520276f 70656e55 524c282a 2c6e6577 e 'openURL(*,new │ │ │ │ - 0x00019148 2d77696e 646f7729 27093e20 2f646576 -window)'.> /dev │ │ │ │ - 0x00019158 2f6e756c 6c20323e 26312026 220a0909 /null 2>&1 &"... │ │ │ │ - 0x00019168 7765625f 636f6d6d 616e6420 2273656e web_command "sen │ │ │ │ - 0x00019178 7369626c 652d6272 6f777365 72202a22 sible-browser *" │ │ │ │ - 0x00019188 0a09090a 09232323 2323206d 61696c40 .....##### mail@ │ │ │ │ - 0x00019198 68616e64 6c65720a 0909230a 09092320 handler...#...# │ │ │ │ - 0x000191a8 57686174 20636f6d 6d616e64 20697320 What command is │ │ │ │ - 0x000191b8 65786563 75746564 20776865 6e206120 executed when a │ │ │ │ - 0x000191c8 75736572 2077616e 74732061 20616374 user wants a act │ │ │ │ - 0x000191d8 696f6e20 70657266 6f726d65 640a0909 ion performed... │ │ │ │ - 0x000191e8 23206f6e 20612065 6e747279 20636f6e # on a entry con │ │ │ │ - 0x000191f8 7461696e 696e6720 61206d61 696c2d61 taining a mail-a │ │ │ │ - 0x00019208 64647265 73732e0a 0909230a 09092320 ddress....#...# │ │ │ │ - 0x00019218 2a206973 20737562 73746974 75746564 * is substituted │ │ │ │ - 0x00019228 20666f72 20746865 206d6169 6c2d6164 for the mail-ad │ │ │ │ - 0x00019238 64726573 730a0909 230a0909 23232323 dress...#...#### │ │ │ │ - 0x00019248 23207361 6d706c65 730a0909 09236d61 # samples....#ma │ │ │ │ - 0x00019258 696c5f63 6f6d6d61 6e642022 78746572 il_command "xter │ │ │ │ - 0x00019268 6d202d72 76207069 6e65202a 09090909 m -rv pine *.... │ │ │ │ - 0x00019278 3e202f64 65762f6e 756c6c20 323e2631 > /dev/null 2>&1 │ │ │ │ - 0x00019288 2026220a 09090923 6d61696c 5f636f6d &"....#mail_com │ │ │ │ - 0x00019298 6d616e64 20227874 65726d20 2d727620 mand "xterm -rv │ │ │ │ - 0x000192a8 2b736220 2d65206d 75747420 2a090909 +sb -e mutt *... │ │ │ │ - 0x000192b8 3e202f64 65762f6e 756c6c20 323e2631 > /dev/null 2>&1 │ │ │ │ - 0x000192c8 2026220a 09090923 6d61696c 5f636f6d &"....#mail_com │ │ │ │ - 0x000192d8 6d616e64 20227069 6e65202a 220a0909 mand "pine *"... │ │ │ │ - 0x000192e8 6d61696c 5f636f6d 6d616e64 20226d75 mail_command "mu │ │ │ │ - 0x000192f8 7474202a 220a0909 0a092323 23232320 tt *".....##### │ │ │ │ - 0x00019308 7370656c 6c206368 65636b69 6e670a09 spell checking.. │ │ │ │ - 0x00019318 09230a09 09232054 68652073 70656c6c .#...# The spell │ │ │ │ - 0x00019328 2d636865 636b6572 20757365 642e0a09 -checker used... │ │ │ │ - 0x00019338 09230a09 09232323 23232073 616d706c .#...##### sampl │ │ │ │ - 0x00019348 65730a09 09092373 70656c6c 5f636f6d es....#spell_com │ │ │ │ - 0x00019358 6d616e64 20226173 70656c6c 202d6322 mand "aspell -c" │ │ │ │ - 0x00019368 0a090909 23737065 6c6c5f63 6f6d6d61 ....#spell_comma │ │ │ │ - 0x00019378 6e642022 69737065 6c6c202d 78220a09 nd "ispell -x".. │ │ │ │ - 0x00019388 09092373 70656c6c 5f636f6d 6d616e64 ..#spell_command │ │ │ │ - 0x00019398 20226973 70656c6c 202d7820 2d64616d "ispell -x -dam │ │ │ │ - 0x000193a8 65726963 616e220a 09090923 7370656c erican"....#spel │ │ │ │ - 0x000193b8 6c5f636f 6d6d616e 64202269 7370656c l_command "ispel │ │ │ │ - 0x000193c8 6c202d78 202d6462 72697469 7368220a l -x -dbritish". │ │ │ │ - 0x000193d8 09090923 7370656c 6c5f636f 6d6d616e ...#spell_comman │ │ │ │ - 0x000193e8 64202269 7370656c 6c202d78 202d6462 d "ispell -x -db │ │ │ │ - 0x000193f8 6f6b6de5 6c220a09 09092373 70656c6c okm.l"....#spell │ │ │ │ - 0x00019408 5f636f6d 6d616e64 20226973 70656c6c _command "ispell │ │ │ │ - 0x00019418 202d7820 2d646e79 6e6f7273 6b220a09 -x -dnynorsk".. │ │ │ │ - 0x00019428 09737065 6c6c5f63 6f6d6d61 6e642022 .spell_command " │ │ │ │ - 0x00019438 69737065 6c6c202d 78220a09 090a2323 ispell -x"....## │ │ │ │ - 0x00019448 23232320 66696c65 20666f72 6d617473 ### file formats │ │ │ │ - 0x00019458 0a092323 23232320 44656661 756c7420 ..##### Default │ │ │ │ - 0x00019468 466f726d 61740a09 09230a09 09232068 Format...#...# h │ │ │ │ - 0x00019478 6e622c20 6f706d6c 2c20786d 6c2c2061 nb, opml, xml, a │ │ │ │ - 0x00019488 73636969 20206172 6520706f 73736962 scii are possib │ │ │ │ - 0x00019498 6c652063 686f6963 65730a09 09230a09 le choices...#.. │ │ │ │ - 0x000194a8 09666f72 6d617420 22686e62 220a0909 .format "hnb"... │ │ │ │ - 0x000194b8 0a092323 23232320 52656d65 6d626572 ..##### Remember │ │ │ │ - 0x000194c8 20637572 72656e74 20706f73 6974696f current positio │ │ │ │ - 0x000194d8 6e20696e 20747265 650a0909 230a0909 n in tree...#... │ │ │ │ - 0x000194e8 23205768 65746865 7220686e 62207265 # Whether hnb re │ │ │ │ - 0x000194f8 6d656d62 65727320 74686520 63757272 members the curr │ │ │ │ - 0x00019508 656e7420 706f7369 74696f6e 20696e20 ent position in │ │ │ │ - 0x00019518 61206669 6c650a09 09232028 63757272 a file...# (curr │ │ │ │ - 0x00019528 656e746c 79207375 70706f72 74656420 ently supported │ │ │ │ - 0x00019538 62792074 68652068 6e622044 5444206f by the hnb DTD o │ │ │ │ - 0x00019548 6e6c792c 20627574 206d6967 68742065 nly, but might e │ │ │ │ - 0x00019558 6173696c 790a0909 23206265 20657874 asily...# be ext │ │ │ │ - 0x00019568 656e6465 64207369 6e636520 69742066 ended since it f │ │ │ │ - 0x00019578 616b6573 20697420 77697468 20612058 akes it with a X │ │ │ │ - 0x00019588 4d4c2063 6f6d6d65 6e74292e 0a090923 ML comment)....# │ │ │ │ - 0x00019598 0a090923 20313d74 7275652c 20303d66 ...# 1=true, 0=f │ │ │ │ - 0x000195a8 616c7365 2e0a0909 230a0909 73617665 alse....#...save │ │ │ │ - 0x000195b8 706f7309 2231220a 09090a09 23232323 pos."1".....#### │ │ │ │ - 0x000195c8 2320584d 4c20666f 726d6174 0a090923 # XML format...# │ │ │ │ - 0x000195d8 23232323 20584d4c 20437564 646c696e #### XML Cuddlin │ │ │ │ - 0x000195e8 670a0909 09230a09 09092320 5768656e g....#....# When │ │ │ │ - 0x000195f8 206c6f61 64696e67 20786d6c 2066696c loading xml fil │ │ │ │ - 0x00019608 65732c20 73686f75 6c642064 61746120 es, should data │ │ │ │ - 0x00019618 62652061 6c6c6f77 6564206f 6e0a0909 be allowed on... │ │ │ │ - 0x00019628 09232074 68652073 616d6520 6c696e65 .# the same line │ │ │ │ - 0x00019638 20617320 74616773 3f0a0909 09230a09 as tags?....#.. │ │ │ │ - 0x00019648 0909786d 6c5f6375 64646c65 20223022 ..xml_cuddle "0" │ │ │ │ - 0x00019658 0a090909 0a092323 23232320 4175746f ......##### Auto │ │ │ │ - 0x00019668 73617665 0a090923 0a090923 20576865 save...#...# Whe │ │ │ │ - 0x00019678 6e206e6f 6465735f 6368616e 67656420 n nodes_changed │ │ │ │ - 0x00019688 72656163 68657320 61626f76 65207468 reaches above th │ │ │ │ - 0x00019698 72657368 6f6c642c 20696e76 6f6b650a reshold, invoke. │ │ │ │ - 0x000196a8 09092320 6175746f 73617665 2e0a0909 ..# autosave.... │ │ │ │ - 0x000196b8 230a0909 6175746f 73617665 5f746872 #...autosave_thr │ │ │ │ - 0x000196c8 6573686f 6c642022 3135220a 09096175 eshold "15"...au │ │ │ │ - 0x000196d8 746f7361 76655f74 68726573 686f6c64 tosave_threshold │ │ │ │ - 0x000196e8 5f6e6f64 65735f63 68616e67 65642022 _nodes_changed " │ │ │ │ - 0x000196f8 30220a09 090a0909 230a0909 23204966 0"......#...# If │ │ │ │ - 0x00019708 20636861 6e676520 68617320 6f636375 change has occu │ │ │ │ - 0x00019718 72726564 20627574 20697320 6c657373 rred but is less │ │ │ │ - 0x00019728 20746861 6e207468 72657368 6f6c642c than threshold, │ │ │ │ - 0x00019738 20736176 65207768 656e0a09 0923206e save when...# n │ │ │ │ - 0x00019748 756d6265 72206f66 20227469 636b7322 umber of "ticks" │ │ │ │ - 0x00019758 2f6b6579 70726573 7365732c 20696e76 /keypresses, inv │ │ │ │ - 0x00019768 6f6b6520 6175746f 73617665 2e0a0909 oke autosave.... │ │ │ │ - 0x00019778 230a0909 6175746f 73617665 5f74696d #...autosave_tim │ │ │ │ - 0x00019788 656f7574 20202020 22353022 0a090961 eout "50"...a │ │ │ │ - 0x00019798 75746f73 6176655f 74696d65 72202020 utosave_timer │ │ │ │ - 0x000197a8 20202230 220a0909 0a232323 23232043 "0"....##### C │ │ │ │ - 0x000197b8 6f6c6f72 2f737479 6c650a09 230a0923 olor/style..#..# │ │ │ │ - 0x000197c8 20436f6c 6f722073 6368656d 6520636f Color scheme co │ │ │ │ - 0x000197d8 6e666967 75726174 696f6e2c 2073796e nfiguration, syn │ │ │ │ - 0x000197e8 74617820 69733a0a 09230a09 23202273 tax is:..#..# "s │ │ │ │ - 0x000197f8 74796c65 203c6974 656d3e20 203c666f tyle "..# │ │ │ │ - 0x00019838 0a092320 4c656761 6c206974 656d7320 ..# Legal items │ │ │ │ - 0x00019848 61726520 73686f77 6e206265 6c6f772e are shown below. │ │ │ │ - 0x00019858 0a09230a 09232043 6f6c6f72 73206172 ..#..# Colors ar │ │ │ │ - 0x00019868 653a2062 6c75652c 20637961 6e2c2067 e: blue, cyan, g │ │ │ │ - 0x00019878 7265656e 2c207265 642c206d 6167656e reen, red, magen │ │ │ │ - 0x00019888 74612c20 79656c6c 6f772c20 626c6163 ta, yellow, blac │ │ │ │ - 0x00019898 6b20616e 64207768 6974652e 0a09230a k and white...#. │ │ │ │ - 0x000198a8 09232041 74747269 62757465 73206172 .# Attributes ar │ │ │ │ - 0x000198b8 653a206e 6f726d61 6c2c2072 65766572 e: normal, rever │ │ │ │ - 0x000198c8 73652c20 626f6c64 20616e64 20756e64 se, bold and und │ │ │ │ - 0x000198d8 65726c69 6e652e0a 09230a09 0a096d61 erline...#....ma │ │ │ │ - 0x000198e8 63726f20 64656669 6e652027 7374796c cro define 'styl │ │ │ │ - 0x000198f8 655f7374 616e6461 72642709 0a090973 e_standard'....s │ │ │ │ - 0x00019908 74796c65 206d656e 75697465 6d202020 tyle menuitem │ │ │ │ - 0x00019918 20202020 64656661 756c742f 64656661 default/defa │ │ │ │ - 0x00019928 756c7420 72657665 7273650a 09097374 ult reverse...st │ │ │ │ - 0x00019938 796c6520 6d656e75 74657874 20202020 yle menutext │ │ │ │ - 0x00019948 20202063 79616e2f 64656661 756c7420 cyan/default │ │ │ │ - 0x00019958 2020206e 6f726d61 6c0a0909 7374796c normal...styl │ │ │ │ - 0x00019968 65207061 72656e74 6e6f6465 20202020 e parentnode │ │ │ │ - 0x00019978 20646566 61756c74 2f646566 61756c74 default/default │ │ │ │ - 0x00019988 20626f6c 640a0909 7374796c 65206e6f bold...style no │ │ │ │ - 0x00019998 64652020 20202020 20202020 20646566 de def │ │ │ │ - 0x000199a8 61756c74 2f646566 61756c74 206e6f72 ault/default nor │ │ │ │ - 0x000199b8 6d616c0a 09097374 796c6520 62756c6c mal...style bull │ │ │ │ - 0x000199c8 65742020 20202020 20202063 79616e2f et cyan/ │ │ │ │ - 0x000199d8 64656661 756c7420 2020206e 6f726d61 default norma │ │ │ │ - 0x000199e8 6c0a0909 7374796c 65207365 6c656374 l...style select │ │ │ │ - 0x000199f8 65642020 20202020 2079656c 6c6f772f ed yellow/ │ │ │ │ - 0x00019a08 72656420 20202020 20626f6c 640a0909 red bold... │ │ │ │ - 0x00019a18 7374796c 65207061 72656e74 73656c65 style parentsele │ │ │ │ - 0x00019a28 63746564 2079656c 6c6f772f 72656420 cted yellow/red │ │ │ │ - 0x00019a38 20202020 20626f6c 640a0909 7374796c bold...styl │ │ │ │ - 0x00019a48 65206261 636b6772 6f756e64 20202020 e background │ │ │ │ - 0x00019a58 20646566 61756c74 2f646566 61756c74 default/default │ │ │ │ - 0x00019a68 206e6f72 6d616c0a 0909656e 640a096d normal...end..m │ │ │ │ - 0x00019a78 6163726f 20646566 696e6520 27737479 acro define 'sty │ │ │ │ - 0x00019a88 6c655f61 6c746572 6e617465 27090a09 le_alternate'... │ │ │ │ - 0x00019a98 09737479 6c65206d 656e7569 74656d20 .style menuitem │ │ │ │ - 0x00019aa8 20202020 20207265 642f6465 6661756c red/defaul │ │ │ │ - 0x00019ab8 74202020 20206e6f 726d616c 0a090973 t normal...s │ │ │ │ - 0x00019ac8 74796c65 206d656e 75746578 74202020 tyle menutext │ │ │ │ - 0x00019ad8 20202020 64656661 756c742f 64656661 default/defa │ │ │ │ - 0x00019ae8 756c7420 6e6f726d 616c0a09 09737479 ult normal...sty │ │ │ │ - 0x00019af8 6c652070 6172656e 746e6f64 65202020 le parentnode │ │ │ │ - 0x00019b08 20206465 6661756c 742f6465 6661756c default/defaul │ │ │ │ - 0x00019b18 7420626f 6c640a09 09737479 6c65206e t bold...style n │ │ │ │ - 0x00019b28 6f646520 20202020 20202020 20206465 ode de │ │ │ │ - 0x00019b38 6661756c 742f6465 6661756c 74206e6f fault/default no │ │ │ │ - 0x00019b48 726d616c 0a090973 74796c65 2062756c rmal...style bul │ │ │ │ - 0x00019b58 6c657420 20202020 20202020 79656c6c let yell │ │ │ │ - 0x00019b68 6f772f64 65666175 6c742020 20206e6f ow/default no │ │ │ │ - 0x00019b78 726d616c 0a090973 74796c65 2073656c rmal...style sel │ │ │ │ - 0x00019b88 65637465 64202020 20202020 79656c6c ected yell │ │ │ │ - 0x00019b98 6f772f62 6c756520 20202020 206e6f72 ow/blue nor │ │ │ │ - 0x00019ba8 6d616c0a 09097374 796c6520 70617265 mal...style pare │ │ │ │ - 0x00019bb8 6e747365 6c656374 65642079 656c6c6f ntselected yello │ │ │ │ - 0x00019bc8 772f626c 75652020 20202020 626f6c64 w/blue bold │ │ │ │ - 0x00019bd8 0a090973 74796c65 20626163 6b67726f ...style backgro │ │ │ │ - 0x00019be8 756e6420 20202020 64656661 756c742f und default/ │ │ │ │ - 0x00019bf8 64656661 756c7420 6e6f726d 616c0a09 default normal.. │ │ │ │ - 0x00019c08 09656e64 0a090a09 23232323 2320636f .end....##### co │ │ │ │ - 0x00019c18 6e666967 75726174 696f6e20 6d616372 nfiguration macr │ │ │ │ - 0x00019c28 6f202863 6f6c6f72 20736368 656d6529 o (color scheme) │ │ │ │ - 0x00019c38 3a0a0923 0a092320 546f2073 77697463 :..#..# To switc │ │ │ │ - 0x00019c48 6820746f 20746865 20616c74 65726e61 h to the alterna │ │ │ │ - 0x00019c58 74697665 20636f6c 6f722073 6368656d tive color schem │ │ │ │ - 0x00019c68 6520656e 61626c65 0a092320 22737479 e enable..# "sty │ │ │ │ - 0x00019c78 6c655f61 6c746572 6e617465 2220616e le_alternate" an │ │ │ │ - 0x00019c88 64206469 7361626c 65202273 74796c65 d disable "style │ │ │ │ - 0x00019c98 5f737461 6e646172 64222e0a 09230a09 _standard"...#.. │ │ │ │ - 0x00019ca8 6d616372 6f207374 796c655f 7374616e macro style_stan │ │ │ │ - 0x00019cb8 64617264 0a09236d 6163726f 20737479 dard..#macro sty │ │ │ │ - 0x00019cc8 6c655f61 6c746572 6e617465 0a090a23 le_alternate...# │ │ │ │ - 0x00019cd8 23232323 206b6579 2d62696e 64696e67 #### key-binding │ │ │ │ - 0x00019ce8 730a0923 0a092320 53796e74 61783a0a s..#..# Syntax:. │ │ │ │ - 0x00019cf8 09232020 20226269 6e64203c 73636f70 .# "bind │ │ │ │ - 0x00019d18 203c6b65 793e2020 203c6163 74696f6e "..#..# Multipl │ │ │ │ - 0x00019d38 65206163 74696f6e 73206361 6e206265 e actions can be │ │ │ │ - 0x00019d48 20636861 696e6564 20746f67 65746865 chained togethe │ │ │ │ - 0x00019d58 72206279 20757369 6e672074 68652076 r by using the v │ │ │ │ - 0x00019d68 69727475 616c206b 65790a09 2320222e irtual key..# ". │ │ │ │ - 0x00019d78 2e222061 73207468 6520666f 6c6c6f77 ." as the follow │ │ │ │ - 0x00019d88 696e6720 6b65792d 62696e64 696e672e ing key-binding. │ │ │ │ - 0x00019d98 0a09230a 09232323 23232323 23232323 ..#..########### │ │ │ │ - 0x00019da8 23232323 23232323 23232323 23232323 ################ │ │ │ │ - 0x00019db8 23232323 23232323 23232323 23232323 ################ │ │ │ │ - 0x00019dc8 23232323 2323230a 090a0963 6f6e7465 #######....conte │ │ │ │ - 0x00019dd8 7874206d 61696e0a 09096865 6c707465 xt main...helpte │ │ │ │ - 0x00019de8 78742022 4553437c 206d656e 75207c7c xt "ESC| menu || │ │ │ │ - 0x00019df8 207c4632 7c207361 7665207c 7c207c46 |F2| save || |F │ │ │ │ - 0x00019e08 357c2063 6f6d6d61 6e646c69 6e65207c 5| commandline | │ │ │ │ - 0x00019e18 7c207c72 65747572 6e7c2065 64697420 | |return| edit │ │ │ │ - 0x00019e28 7c0a0909 62696e64 20663120 27737461 |...bind f1 'sta │ │ │ │ - 0x00019e38 74757320 2254616b 65206120 6c6f6f6b tus "Take a look │ │ │ │ - 0x00019e48 20617420 7e2f2e68 6e627263 20746f20 at ~/.hnbrc to │ │ │ │ - 0x00019e58 63686563 6b206f75 74207468 6520636f check out the co │ │ │ │ - 0x00019e68 6e666967 75726174 696f6e22 270a0909 nfiguration"'... │ │ │ │ - 0x00019e78 62696e64 202e2e20 27737461 74757320 bind .. 'status │ │ │ │ - 0x00019e88 22746865 72652079 6f752077 696c6c20 "there you will │ │ │ │ - 0x00019e98 616c736f 2066696e 64206465 7461696c also find detail │ │ │ │ - 0x00019ea8 73206162 6f757420 74686520 61766169 s about the avai │ │ │ │ - 0x00019eb8 6c61626c 65206b65 7962696e 64696e67 lable keybinding │ │ │ │ - 0x00019ec8 732e2227 0a090962 696e6420 2e2e2027 s."'...bind .. ' │ │ │ │ - 0x00019ed8 73746174 75732022 706c6561 73652066 status "please f │ │ │ │ - 0x00019ee8 65656c20 66726565 20746f20 636f6e74 eel free to cont │ │ │ │ - 0x00019ef8 72696275 7465206d 6f726520 75736566 ribute more usef │ │ │ │ - 0x00019f08 756c206b 65796269 6e64696e 67732061 ul keybindings a │ │ │ │ - 0x00019f18 6e642068 656c7074 65787473 2e2e2e22 nd helptexts..." │ │ │ │ - 0x00019f28 270a0909 0a090962 696e6420 65736320 '......bind esc │ │ │ │ - 0x00019f38 6d656e75 0a090962 696e6420 5e512027 menu...bind ^Q ' │ │ │ │ - 0x00019f48 636f6e74 65787420 71756974 73617665 context quitsave │ │ │ │ - 0x00019f58 270a0909 0a090962 696e6420 66352027 '......bind f5 ' │ │ │ │ - 0x00019f68 636f6d6d 616e646c 696e6527 0a090962 commandline'...b │ │ │ │ - 0x00019f78 696e6420 2e2e2027 73746174 7573202d ind .. 'status - │ │ │ │ - 0x00019f88 2d636c65 6172270a 09090a09 0962696e -clear'......bin │ │ │ │ - 0x00019f98 64206636 20276d61 63726f20 6d5f7370 d f6 'macro m_sp │ │ │ │ - 0x00019fa8 656c6c63 6865636b 270a0909 096d6163 ellcheck'....mac │ │ │ │ - 0x00019fb8 726f2064 6566696e 65206d5f 7370656c ro define m_spel │ │ │ │ - 0x00019fc8 6c636865 636b0a09 09090963 6f6e7465 lcheck.....conte │ │ │ │ - 0x00019fd8 78742073 70656c6c 63686563 6b0a0909 xt spellcheck... │ │ │ │ - 0x00019fe8 09097361 76655f73 74617465 0a090909 ..save_state.... │ │ │ │ - 0x00019ff8 09737065 6c6c0a09 0909656e 640a0909 .spell....end... │ │ │ │ - 0x0001a008 0a090962 696e6420 5e452027 636f6e74 ...bind ^E 'cont │ │ │ │ - 0x0001a018 65787420 6578706f 7274270a 09096269 ext export'...bi │ │ │ │ - 0x0001a028 6e64205e 4c202763 6f6e7465 78742069 nd ^L 'context i │ │ │ │ - 0x0001a038 6d706f72 74270a09 0962696e 64205e46 mport'...bind ^F │ │ │ │ - 0x0001a048 20276d61 63726f20 6d5f7365 61726368 'macro m_search │ │ │ │ - 0x0001a058 270a0909 096d6163 726f2064 6566696e '....macro defin │ │ │ │ - 0x0001a068 65206d5f 73656172 63680a09 09090963 e m_search.....c │ │ │ │ - 0x0001a078 6f6e7465 78742073 65617263 680a0909 ontext search... │ │ │ │ - 0x0001a088 09097361 76655f73 74617465 0a090909 ..save_state.... │ │ │ │ - 0x0001a098 09676574 71756572 79202265 6e746572 .getquery "enter │ │ │ │ - 0x0001a0a8 206b6579 776f7264 20746f20 73656172 keyword to sear │ │ │ │ - 0x0001a0b8 63682066 6f72220a 09090909 73656172 ch for".....sear │ │ │ │ - 0x0001a0c8 6368202d 66202224 71756572 79220a09 ch -f "$query".. │ │ │ │ - 0x0001a0d8 0909656e 640a0909 0a090962 696e6420 ..end......bind │ │ │ │ - 0x0001a0e8 66392020 6d656e75 0a090962 696e6420 f9 menu...bind │ │ │ │ - 0x0001a0f8 66313020 27636f6e 74657874 20757365 f10 'context use │ │ │ │ - 0x0001a108 72270a09 090a0909 62696e64 205e4720 r'......bind ^G │ │ │ │ - 0x0001a118 27636f6e 74657874 20677261 62270a09 'context grab'.. │ │ │ │ - 0x0001a128 0962696e 64202e2e 20277361 76655f73 .bind .. 'save_s │ │ │ │ - 0x0001a138 74617465 270a0909 0a090962 696e6420 tate'......bind │ │ │ │ - 0x0001a148 5e412027 61637469 6f6e270a 09096269 ^A 'action'...bi │ │ │ │ - 0x0001a158 6e642075 70202020 2075700a 09096269 nd up up...bi │ │ │ │ - 0x0001a168 6e642064 6f776e20 20646f77 6e0a0909 nd down down... │ │ │ │ - 0x0001a178 62696e64 206c6566 74202072 69676874 bind left right │ │ │ │ - 0x0001a188 0a090962 696e6420 2e2e2020 20206c65 ...bind .. le │ │ │ │ - 0x0001a198 66740a09 0962696e 64202e2e 20202020 ft...bind .. │ │ │ │ - 0x0001a1a8 6c656674 0a090962 696e6420 72696768 left...bind righ │ │ │ │ - 0x0001a1b8 74207269 6768740a 09096269 6e64206e t right...bind n │ │ │ │ - 0x0001a1c8 70616765 20706167 65646f77 6e0a0909 page pagedown... │ │ │ │ - 0x0001a1d8 62696e64 20707061 67652070 61676575 bind ppage pageu │ │ │ │ - 0x0001a1e8 700a0909 62696e64 20686f6d 65202022 p...bind home " │ │ │ │ - 0x0001a1f8 676f2072 6f6f7422 0a09090a 09090a09 go root"........ │ │ │ │ - 0x0001a208 0962696e 64207265 7475726e 20656469 .bind return edi │ │ │ │ - 0x0001a218 740a0909 62696e64 2064656c 20202020 t...bind del │ │ │ │ - 0x0001a228 72656d6f 76650a09 090a0909 62696e64 remove......bind │ │ │ │ - 0x0001a238 20696e73 20202020 696e7365 72745f62 ins insert_b │ │ │ │ - 0x0001a248 656c6f77 0a090962 696e6420 2e2e2065 elow...bind .. e │ │ │ │ - 0x0001a258 6469740a 09090a09 0962696e 64207461 dit......bind ta │ │ │ │ - 0x0001a268 6220636f 6d706c65 74650a09 0962696e b complete...bin │ │ │ │ - 0x0001a278 64205e54 2020746f 67676c65 5f746f64 d ^T toggle_tod │ │ │ │ - 0x0001a288 6f0a0909 62696e64 205e4420 20746f67 o...bind ^D tog │ │ │ │ - 0x0001a298 676c655f 646f6e65 0a090962 696e6420 gle_done...bind │ │ │ │ - 0x0001a2a8 3e202020 696e6465 6e740a09 0962696e > indent...bin │ │ │ │ - 0x0001a2b8 64203c20 20206f75 7464656e 740a0909 d < outdent... │ │ │ │ - 0x0001a2c8 62696e64 20663220 20736176 650a0909 bind f2 save... │ │ │ │ - 0x0001a2d8 0a090962 696e6420 5e582073 6176655f ...bind ^X save_ │ │ │ │ - 0x0001a2e8 73746174 650a0909 62696e64 202e2e20 state...bind .. │ │ │ │ - 0x0001a2f8 6375740a 09090a09 0962696e 64205e43 cut......bind ^C │ │ │ │ - 0x0001a308 20636f70 790a0909 0a090962 696e6420 copy......bind │ │ │ │ - 0x0001a318 5e562070 61737465 0a090962 696e6420 ^V paste...bind │ │ │ │ - 0x0001a328 2e2e2064 6f776e0a 09090a09 0962696e .. down......bin │ │ │ │ - 0x0001a338 64205e53 20736176 655f7374 6174650a d ^S save_state. │ │ │ │ - 0x0001a348 09096269 6e64202e 2e20736f 72740a09 ..bind .. sort.. │ │ │ │ - 0x0001a358 090a0909 62696e64 20626163 6b737061 ....bind backspa │ │ │ │ - 0x0001a368 63650962 61636b73 70616365 0a090962 ce.backspace...b │ │ │ │ - 0x0001a378 696e6420 6261636b 73706163 65320962 ind backspace2.b │ │ │ │ - 0x0001a388 61636b73 70616365 0a09090a 09096269 ackspace......bi │ │ │ │ - 0x0001a398 6e642073 6c656674 20226d6f 76656e6f nd sleft "moveno │ │ │ │ - 0x0001a3a8 6465206c 65667422 0a090962 696e6420 de left"...bind │ │ │ │ - 0x0001a3b8 73726967 68740920 226d6f76 656e6f64 sright. "movenod │ │ │ │ - 0x0001a3c8 65207269 67687422 0a090962 696e6420 e right"...bind │ │ │ │ - 0x0001a3d8 73707265 76696f75 7320226d 6f76656e sprevious "moven │ │ │ │ - 0x0001a3e8 6f646520 7570220a 09096269 6e642073 ode up"...bind s │ │ │ │ - 0x0001a3f8 6e657874 20226d6f 76656e6f 64652064 next "movenode d │ │ │ │ - 0x0001a408 6f776e22 0a09090a 09096269 6e64202b own"......bind + │ │ │ │ - 0x0001a418 20657870 616e640a 09096269 6e64202d expand...bind - │ │ │ │ - 0x0001a428 20636f6c 6c617073 650a0909 62696e64 collapse...bind │ │ │ │ - 0x0001a438 205d2022 65787061 6e64202d 2d737562 ] "expand --sub │ │ │ │ - 0x0001a448 74726565 220a0909 62696e64 205b2022 tree"...bind [ " │ │ │ │ - 0x0001a458 636f6c6c 61707365 202d2d73 75627472 collapse --subtr │ │ │ │ - 0x0001a468 6565220a 09090a09 0962696e 64205e5a ee"......bind ^Z │ │ │ │ - 0x0001a478 20726573 746f7265 5f737461 74650a09 restore_state.. │ │ │ │ - 0x0001a488 090a0909 6d616372 6f206465 66696e65 ....macro define │ │ │ │ - 0x0001a498 206b6579 62696e64 696e675f 7374616e keybinding_stan │ │ │ │ - 0x0001a4a8 64617264 0a090909 656e640a 09090a09 dard....end..... │ │ │ │ - 0x0001a4b8 096d6163 726f2064 6566696e 65206b65 .macro define ke │ │ │ │ - 0x0001a4c8 7962696e 64696e67 5f76690a 09090973 ybinding_vi....s │ │ │ │ - 0x0001a4d8 74617475 73202020 224d7574 742f5669 tatus "Mutt/Vi │ │ │ │ - 0x0001a4e8 2d6c696b 65206b65 7962696e 64206279 -like keybind by │ │ │ │ - 0x0001a4f8 204f7361 6d752041 6f6b6920 32303034 Osamu Aoki 2004 │ │ │ │ - 0x0001a508 206f7361 6d754064 65626961 6e2e6f72 osamu@debian.or │ │ │ │ - 0x0001a518 67220a09 09096865 6c707465 78742022 g"....helptext " │ │ │ │ - 0x0001a528 4553437c 206d656e 75207c7c 207c7265 ESC| menu || |re │ │ │ │ - 0x0001a538 7475726e 7c206564 6974207c 7c207c6f turn| edit || |o │ │ │ │ - 0x0001a548 7c20696e 73657274 206c696e 65207c7c | insert line || │ │ │ │ - 0x0001a558 207c737c 20736176 65207c7c 207c717c |s| save || |q| │ │ │ │ - 0x0001a568 20736176 65267175 6974207c 7c207c3a save&quit || |: │ │ │ │ - 0x0001a578 7c20636d 646c696e 65220a09 09096269 | cmdline"....bi │ │ │ │ - 0x0001a588 6e642071 20202027 636f6e74 65787420 nd q 'context │ │ │ │ - 0x0001a598 71756974 73617665 270a0909 0962696e quitsave'....bin │ │ │ │ - 0x0001a5a8 64203a20 20202763 6f6d6d61 6e646c69 d : 'commandli │ │ │ │ - 0x0001a5b8 6e65270a 09090962 696e6420 45202020 ne'....bind E │ │ │ │ - 0x0001a5c8 27636f6e 74657874 20657870 6f727427 'context export' │ │ │ │ - 0x0001a5d8 0a090909 62696e64 204c2020 2027636f ....bind L 'co │ │ │ │ - 0x0001a5e8 6e746578 7420696d 706f7274 270a0909 ntext import'... │ │ │ │ - 0x0001a5f8 0962696e 64202f20 2020276d 6163726f .bind / 'macro │ │ │ │ - 0x0001a608 206d5f73 65617263 68270a09 09096269 m_search'....bi │ │ │ │ - 0x0001a618 6e642047 20202027 636f6e74 65787420 nd G 'context │ │ │ │ - 0x0001a628 67726162 270a0909 0962696e 64202e2e grab'....bind .. │ │ │ │ - 0x0001a638 20202773 6176655f 73746174 65270a09 'save_state'.. │ │ │ │ - 0x0001a648 09096269 6e642020 41202027 61637469 ..bind A 'acti │ │ │ │ - 0x0001a658 6f6e270a 09090962 696e6420 6b202020 on'....bind k │ │ │ │ - 0x0001a668 75700a09 09096269 6e64206a 20202064 up....bind j d │ │ │ │ - 0x0001a678 6f776e0a 09090962 696e6420 68202020 own....bind h │ │ │ │ - 0x0001a688 72696768 740a0909 0962696e 64202e2e right....bind .. │ │ │ │ - 0x0001a698 20206c65 66740a09 09096269 6e64202e left....bind . │ │ │ │ - 0x0001a6a8 2e20206c 6566740a 09090962 696e6420 . left....bind │ │ │ │ - 0x0001a6b8 6c202020 72696768 740a0909 0962696e l right....bin │ │ │ │ - 0x0001a6c8 64207a20 20207061 6765646f 776e0a09 d z pagedown.. │ │ │ │ - 0x0001a6d8 09096269 6e64205a 20202070 61676575 ..bind Z pageu │ │ │ │ - 0x0001a6e8 700a0909 0962696e 64206920 20206564 p....bind i ed │ │ │ │ - 0x0001a6f8 69740a09 09096269 6e642061 20202065 it....bind a e │ │ │ │ - 0x0001a708 6469740a 09090962 696e6420 6f202020 dit....bind o │ │ │ │ - 0x0001a718 696e7365 72745f62 656c6f77 0a090909 insert_below.... │ │ │ │ - 0x0001a728 62696e64 202e2e20 20656469 740a0909 bind .. edit... │ │ │ │ - 0x0001a738 0962696e 64204f20 20207570 0a090909 .bind O up.... │ │ │ │ - 0x0001a748 62696e64 202e2e20 20696e73 6572745f bind .. insert_ │ │ │ │ - 0x0001a758 62656c6f 770a0909 0962696e 64202e2e below....bind .. │ │ │ │ - 0x0001a768 20206564 69740a09 09096269 6e642054 edit....bind T │ │ │ │ - 0x0001a778 20202074 6f67676c 655f746f 646f0a09 toggle_todo.. │ │ │ │ - 0x0001a788 09096269 6e642044 20202074 6f67676c ..bind D toggl │ │ │ │ - 0x0001a798 655f646f 6e650a09 09096269 6e642077 e_done....bind w │ │ │ │ - 0x0001a7a8 20202073 6176650a 09090962 696e6420 save....bind │ │ │ │ - 0x0001a7b8 73202020 73617665 0a090909 62696e64 s save....bind │ │ │ │ - 0x0001a7c8 20792020 20636f70 790a0909 0962696e y copy....bin │ │ │ │ - 0x0001a7d8 64206420 20207361 76655f73 74617465 d d save_state │ │ │ │ - 0x0001a7e8 0a090909 62696e64 202e2e20 20637574 ....bind .. cut │ │ │ │ - 0x0001a7f8 0a090909 62696e64 20702020 20706173 ....bind p pas │ │ │ │ - 0x0001a808 74650a09 09096269 6e64202e 2e202064 te....bind .. d │ │ │ │ - 0x0001a818 6f776e0a 09090962 696e6420 53202020 own....bind S │ │ │ │ - 0x0001a828 73617665 5f737461 74650a09 09096269 save_state....bi │ │ │ │ - 0x0001a838 6e64202e 2e202073 6f72740a 09090962 nd .. sort....b │ │ │ │ - 0x0001a848 696e6420 48202020 226d6f76 656e6f64 ind H "movenod │ │ │ │ - 0x0001a858 65206c65 6674220a 09090962 696e6420 e left"....bind │ │ │ │ - 0x0001a868 4c202020 226d6f76 656e6f64 65207269 L "movenode ri │ │ │ │ - 0x0001a878 67687422 0a090909 62696e64 204b2020 ght"....bind K │ │ │ │ - 0x0001a888 20226d6f 76656e6f 64652075 70220a09 "movenode up".. │ │ │ │ - 0x0001a898 09096269 6e64204a 20202022 6d6f7665 ..bind J "move │ │ │ │ - 0x0001a8a8 6e6f6465 20646f77 6e220a09 09096269 node down"....bi │ │ │ │ - 0x0001a8b8 6e642075 20202072 6573746f 72655f73 nd u restore_s │ │ │ │ - 0x0001a8c8 74617465 0a090909 23205573 65202262 tate....# Use "b │ │ │ │ - 0x0001a8d8 696e6420 616e7920 69676e6f 72652220 ind any ignore" │ │ │ │ - 0x0001a8e8 696e7374 65616420 746f2073 6b697020 instead to skip │ │ │ │ - 0x0001a8f8 74686520 7761726e 696e6773 2e0a0909 the warnings.... │ │ │ │ - 0x0001a908 0962696e 6420616e 7920756e 626f756e .bind any unboun │ │ │ │ - 0x0001a918 640a0909 09656e64 0a09090a 09092323 d....end......## │ │ │ │ - 0x0001a928 23232320 636f6e66 69677572 6174696f ### configuratio │ │ │ │ - 0x0001a938 6e206d61 63726f20 286b6579 62696e64 n macro (keybind │ │ │ │ - 0x0001a948 696e6773 293a0a09 09230a09 09232054 ings):...#...# T │ │ │ │ - 0x0001a958 6f207377 69746368 20746f20 74686520 o switch to the │ │ │ │ - 0x0001a968 616c7465 726e6174 69766520 6b657962 alternative keyb │ │ │ │ - 0x0001a978 696e6469 6e677320 656e6162 6c650a09 indings enable.. │ │ │ │ - 0x0001a988 09232022 6b657962 696e6469 6e675f76 .# "keybinding_v │ │ │ │ - 0x0001a998 69222061 6e642064 69736162 6c652022 i" and disable " │ │ │ │ - 0x0001a9a8 6b657962 696e6469 6e675f73 74616e64 keybinding_stand │ │ │ │ - 0x0001a9b8 61726422 2e0a0909 230a0909 6d616372 ard"....#...macr │ │ │ │ - 0x0001a9c8 6f206b65 7962696e 64696e67 5f737461 o keybinding_sta │ │ │ │ - 0x0001a9d8 6e646172 640a0909 236d6163 726f206b ndard...#macro k │ │ │ │ - 0x0001a9e8 65796269 6e64696e 675f7669 0a09090a eybinding_vi.... │ │ │ │ - 0x0001a9f8 09636f6e 74657874 206e6f64 65656469 .context nodeedi │ │ │ │ - 0x0001aa08 740a0909 68656c70 74657874 20226564 t...helptext "ed │ │ │ │ - 0x0001aa18 6974696e 67206e6f 6465207c 20207c45 iting node | |E │ │ │ │ - 0x0001aa28 53437c20 72657665 7274207c 7c207c72 SC| revert || |r │ │ │ │ - 0x0001aa38 65747572 6e7c2063 6f6e6669 726d207c eturn| confirm | │ │ │ │ - 0x0001aa48 7c207c5e 537c2073 706c6974 207c7c20 | |^S| split || │ │ │ │ - 0x0001aa58 7c5e4a7c 206a6f69 6e220a09 0962696e |^J| join"...bin │ │ │ │ - 0x0001aa68 64207570 20202020 75700a09 0962696e d up up...bin │ │ │ │ - 0x0001aa78 6420646f 776e2020 646f776e 0a090962 d down down...b │ │ │ │ - 0x0001aa88 696e6420 6c656674 20206c65 66740a09 ind left left.. │ │ │ │ - 0x0001aa98 0962696e 64205e42 20202020 6c656674 .bind ^B left │ │ │ │ - 0x0001aaa8 0a090962 696e6420 72696768 74207269 ...bind right ri │ │ │ │ - 0x0001aab8 6768740a 09096269 6e64205e 46202020 ght...bind ^F │ │ │ │ - 0x0001aac8 20726967 68740a09 090a0909 62696e64 right......bind │ │ │ │ - 0x0001aad8 20726574 75726e20 20636f6e 6669726d return confirm │ │ │ │ - 0x0001aae8 0a090962 696e6420 65736320 20202020 ...bind esc │ │ │ │ - 0x0001aaf8 63616e63 656c0a09 090a0909 62696e64 cancel......bind │ │ │ │ - 0x0001ab08 205e5320 2073706c 69740a09 0962696e ^S split...bin │ │ │ │ - 0x0001ab18 64205e4a 20206a6f 696e0a09 090a0909 d ^J join...... │ │ │ │ - 0x0001ab28 62696e64 20626163 6b737061 63652020 bind backspace │ │ │ │ - 0x0001ab38 6261636b 73706163 650a0909 62696e64 backspace...bind │ │ │ │ - 0x0001ab48 20626163 6b737061 63653220 6261636b backspace2 back │ │ │ │ - 0x0001ab58 73706163 650a0909 0a090962 696e6420 space......bind │ │ │ │ - 0x0001ab68 5e412020 20626f6c 0a090962 696e6420 ^A bol...bind │ │ │ │ - 0x0001ab78 686f6d65 20626f6c 0a090962 696e6420 home bol...bind │ │ │ │ - 0x0001ab88 5e452020 20656f6c 0a090962 696e6420 ^E eol...bind │ │ │ │ - 0x0001ab98 656e6420 20656f6c 0a09090a 09096269 end eol......bi │ │ │ │ - 0x0001aba8 6e64205e 44202020 64656c65 74650a09 nd ^D delete.. │ │ │ │ - 0x0001abb8 0962696e 64206465 6c202064 656c6574 .bind del delet │ │ │ │ - 0x0001abc8 650a0909 2320626b 696c6c5f 776f7264 e...# bkill_word │ │ │ │ - 0x0001abd8 20697320 63757272 656e746c 79206e6f is currently no │ │ │ │ - 0x0001abe8 7420696d 706c656d 656e7465 642e0a09 t implemented... │ │ │ │ - 0x0001abf8 0962696e 64205e57 20202062 6b696c6c .bind ^W bkill │ │ │ │ - 0x0001ac08 5f776f72 640a0909 0a09636f 6e746578 _word.....contex │ │ │ │ - 0x0001ac18 74206c69 6e656564 69740a09 0968656c t lineedit...hel │ │ │ │ - 0x0001ac28 70746578 74206c69 6e656564 69740a09 ptext lineedit.. │ │ │ │ - 0x0001ac38 090a0909 62696e64 20757020 20202020 ....bind up │ │ │ │ - 0x0001ac48 2075700a 09096269 6e642064 6f776e20 up...bind down │ │ │ │ - 0x0001ac58 20202064 6f776e0a 09096269 6e64206c down...bind l │ │ │ │ - 0x0001ac68 65667420 2020206c 6566740a 09096269 eft left...bi │ │ │ │ - 0x0001ac78 6e64205e 42202020 2020206c 6566740a nd ^B left. │ │ │ │ - 0x0001ac88 09096269 6e642072 69676874 20202072 ..bind right r │ │ │ │ - 0x0001ac98 69676874 0a090962 696e6420 5e462020 ight...bind ^F │ │ │ │ - 0x0001aca8 20202020 72696768 740a0909 0a090962 right......b │ │ │ │ - 0x0001acb8 696e6420 72657475 726e2020 636f6e66 ind return conf │ │ │ │ - 0x0001acc8 69726d0a 09096269 6e642065 73632020 irm...bind esc │ │ │ │ - 0x0001acd8 20202063 616e6365 6c0a0909 62696e64 cancel...bind │ │ │ │ - 0x0001ace8 20746162 20202020 20636f6d 706c6574 tab complet │ │ │ │ - 0x0001acf8 650a0909 0a090962 696e6420 6261636b e......bind back │ │ │ │ - 0x0001ad08 73706163 65206261 636b7370 6163650a space backspace. │ │ │ │ - 0x0001ad18 09096269 6e642062 61636b73 70616365 ..bind backspace │ │ │ │ - 0x0001ad28 32206261 636b7370 6163650a 09096269 2 backspace...bi │ │ │ │ - 0x0001ad38 6e64205e 44202020 20202020 20206465 nd ^D de │ │ │ │ - 0x0001ad48 6c657465 0a090962 696e6420 64656c20 lete...bind del │ │ │ │ - 0x0001ad58 20202020 20202064 656c6574 650a0909 delete... │ │ │ │ - 0x0001ad68 2320626b 696c6c5f 776f7264 20697320 # bkill_word is │ │ │ │ - 0x0001ad78 63757272 656e746c 79206e6f 7420696d currently not im │ │ │ │ - 0x0001ad88 706c656d 656e7465 642e0a09 0962696e plemented....bin │ │ │ │ - 0x0001ad98 64205e57 20202062 6b696c6c 5f776f72 d ^W bkill_wor │ │ │ │ - 0x0001ada8 640a0909 0a090962 696e6420 5e412020 d......bind ^A │ │ │ │ - 0x0001adb8 20626f6c 0a090962 696e6420 686f6d65 bol...bind home │ │ │ │ - 0x0001adc8 20626f6c 0a090962 696e6420 5e452020 bol...bind ^E │ │ │ │ - 0x0001add8 20656f6c 0a090962 696e6420 656e6420 eol...bind end │ │ │ │ - 0x0001ade8 20656f6c 0a09090a 09636f6e 74657874 eol.....context │ │ │ │ - 0x0001adf8 20636f6e 6669726d 0a090968 656c7074 confirm...helpt │ │ │ │ - 0x0001ae08 65787420 22207920 7c207c20 6a207c20 ext " y | | j | │ │ │ │ - 0x0001ae18 7c726574 75726e7c 20636f6e 6669726d |return| confirm │ │ │ │ - 0x0001ae28 207c7c20 7c616e79 206b6579 7c206361 || |any key| ca │ │ │ │ - 0x0001ae38 6e63656c 220a0909 0a090962 696e6420 ncel"......bind │ │ │ │ - 0x0001ae48 79202020 20202063 6f6e6669 726d0a09 y confirm.. │ │ │ │ - 0x0001ae58 0962696e 64206a20 20202020 20636f6e .bind j con │ │ │ │ - 0x0001ae68 6669726d 0a090962 696e6420 72657475 firm...bind retu │ │ │ │ - 0x0001ae78 726e2063 6f6e6669 726d0a09 090a0909 rn confirm...... │ │ │ │ - 0x0001ae88 62696e64 20616e79 20202020 63616e63 bind any canc │ │ │ │ - 0x0001ae98 656c0a09 090a096d 6163726f 20646566 el.....macro def │ │ │ │ - 0x0001aea8 696e6520 27717569 74736176 655f7374 ine 'quitsave_st │ │ │ │ - 0x0001aeb8 616e6461 7264270a 0909636f 6e746578 andard'...contex │ │ │ │ - 0x0001aec8 74207175 69747361 76650a09 0968656c t quitsave...hel │ │ │ │ - 0x0001aed8 70746578 74202253 61766520 6f6e2065 ptext "Save on e │ │ │ │ - 0x0001aee8 7869743f 207c2020 20207c20 59207c65 xit? | | Y |e │ │ │ │ - 0x0001aef8 73207c20 4a207c61 207c7c20 7c204e20 s | J |a || | N │ │ │ │ - 0x0001af08 7c6f207c 7c207c45 53437c20 63616e63 |o || |ESC| canc │ │ │ │ - 0x0001af18 656c220a 09096269 6e642059 20207361 el"...bind Y sa │ │ │ │ - 0x0001af28 76650a09 0962696e 64202e2e 20717569 ve...bind .. qui │ │ │ │ - 0x0001af38 740a0909 0a090962 696e6420 79202073 t......bind y s │ │ │ │ - 0x0001af48 6176650a 09096269 6e64202e 2e207175 ave...bind .. qu │ │ │ │ - 0x0001af58 69740a09 090a0909 62696e64 204a2020 it......bind J │ │ │ │ - 0x0001af68 73617665 0a090962 696e6420 2e2e2071 save...bind .. q │ │ │ │ - 0x0001af78 7569740a 09090a09 0962696e 64206a20 uit......bind j │ │ │ │ - 0x0001af88 20736176 650a0909 62696e64 202e2e20 save...bind .. │ │ │ │ - 0x0001af98 71756974 0a09090a 09096269 6e64204e quit......bind N │ │ │ │ - 0x0001afa8 20207175 69740a09 0962696e 64206e20 quit...bind n │ │ │ │ - 0x0001afb8 20717569 740a0909 0a090962 696e6420 quit......bind │ │ │ │ - 0x0001afc8 65736320 22636f6e 74657874 206d6169 esc "context mai │ │ │ │ - 0x0001afd8 6e220a09 0962696e 6420616e 7920756e n"...bind any un │ │ │ │ - 0x0001afe8 626f756e 640a0909 0a090965 6e640a09 bound......end.. │ │ │ │ - 0x0001aff8 090a096d 6163726f 20646566 696e6520 ...macro define │ │ │ │ - 0x0001b008 27717569 74736176 655f616c 7465726e 'quitsave_altern │ │ │ │ - 0x0001b018 61746527 0a090963 6f6e7465 78742071 ate'...context q │ │ │ │ - 0x0001b028 75697473 6176650a 09096865 6c707465 uitsave...helpte │ │ │ │ - 0x0001b038 78742022 53617665 206f6e20 65786974 xt "Save on exit │ │ │ │ - 0x0001b048 3f207c20 7c726574 75726e7c 20636f6e ? | |return| con │ │ │ │ - 0x0001b058 6669726d 207c7c20 7c787c20 65786974 firm || |x| exit │ │ │ │ - 0x0001b068 20776974 686f7574 20736176 696e6720 without saving │ │ │ │ - 0x0001b078 7c7c207c 4553437c 2063616e 63656c22 || |ESC| cancel" │ │ │ │ - 0x0001b088 0a090962 696e6420 72657475 726e2073 ...bind return s │ │ │ │ - 0x0001b098 6176650a 09096269 6e64202e 2e207175 ave...bind .. qu │ │ │ │ - 0x0001b0a8 69740a09 0962696e 64207820 20717569 it...bind x qui │ │ │ │ - 0x0001b0b8 740a0909 62696e64 20657363 2022636f t...bind esc "co │ │ │ │ - 0x0001b0c8 6e746578 74206d61 696e220a 09096269 ntext main"...bi │ │ │ │ - 0x0001b0d8 6e642061 6e792075 6e626f75 6e640a09 nd any unbound.. │ │ │ │ - 0x0001b0e8 09656e64 0a09090a 09232323 23232063 .end.....##### c │ │ │ │ - 0x0001b0f8 6f6e6669 67757261 74696f6e 206d6163 onfiguration mac │ │ │ │ - 0x0001b108 726f2028 71756974 2f736176 65206469 ro (quit/save di │ │ │ │ - 0x0001b118 616c6f67 293a0a09 230a0923 20546f20 alog):..#..# To │ │ │ │ - 0x0001b128 73776974 63682074 6f207468 6520616c switch to the al │ │ │ │ - 0x0001b138 7465726e 61746976 65207361 76652f71 ternative save/q │ │ │ │ - 0x0001b148 75697420 6469616c 6f672065 6e61626c uit dialog enabl │ │ │ │ - 0x0001b158 650a0923 20227175 69747361 76655f61 e..# "quitsave_a │ │ │ │ - 0x0001b168 6c746572 6e617465 2220616e 64206469 lternate" and di │ │ │ │ - 0x0001b178 7361626c 65202271 75697473 6176655f sable "quitsave_ │ │ │ │ - 0x0001b188 7374616e 64617264 222e0a09 230a096d standard"...#..m │ │ │ │ - 0x0001b198 6163726f 20717569 74736176 655f7374 acro quitsave_st │ │ │ │ - 0x0001b1a8 616e6461 72640a09 236d6163 726f2071 andard..#macro q │ │ │ │ - 0x0001b1b8 75697473 6176655f 616c7465 726e6174 uitsave_alternat │ │ │ │ - 0x0001b1c8 650a0909 0a090a09 636f6e74 65787420 e.......context │ │ │ │ - 0x0001b1d8 7370656c 6c636865 636b0a09 0968656c spellcheck...hel │ │ │ │ - 0x0001b1e8 70746578 74202253 70656c6c 63686563 ptext "Spellchec │ │ │ │ - 0x0001b1f8 6b696e67 207c2020 207c5370 6163657c king | |Space| │ │ │ │ - 0x0001b208 206e6578 74206e6f 6465207c 4553437c next node |ESC| │ │ │ │ - 0x0001b218 2063616e 63656c20 7c46362c 52657475 cancel |F6,Retu │ │ │ │ - 0x0001b228 726e7c20 636f6e66 69726d20 6368616e rn| confirm chan │ │ │ │ - 0x0001b238 67657322 0a09090a 09096269 6e642073 ges"......bind s │ │ │ │ - 0x0001b248 70616365 2022676f 20726563 75727365 pace "go recurse │ │ │ │ - 0x0001b258 220a0909 62696e64 202e2e20 20202073 "...bind .. s │ │ │ │ - 0x0001b268 70656c6c 0a09090a 09096269 6e642064 pell......bind d │ │ │ │ - 0x0001b278 6f776e20 22676f20 72656375 72736522 own "go recurse" │ │ │ │ - 0x0001b288 0a090962 696e6420 2e2e2020 20737065 ...bind .. spe │ │ │ │ - 0x0001b298 6c6c0a09 090a0909 62696e64 20757020 ll......bind up │ │ │ │ - 0x0001b2a8 20202267 6f206261 636b7265 63757273 "go backrecurs │ │ │ │ - 0x0001b2b8 65220a09 0962696e 64202e2e 20202073 e"...bind .. s │ │ │ │ - 0x0001b2c8 70656c6c 0a09090a 09096269 6e642072 pell......bind r │ │ │ │ - 0x0001b2d8 65747572 6e202263 6f6e7465 7874206d eturn "context m │ │ │ │ - 0x0001b2e8 61696e22 0a090962 696e6420 66362022 ain"...bind f6 " │ │ │ │ - 0x0001b2f8 636f6e74 65787420 6d61696e 220a0909 context main"... │ │ │ │ - 0x0001b308 0a090962 696e6420 65736320 72657374 ...bind esc rest │ │ │ │ - 0x0001b318 6f72655f 73746174 650a0909 62696e64 ore_state...bind │ │ │ │ - 0x0001b328 202e2e20 22636f6e 74657874 206d6169 .. "context mai │ │ │ │ - 0x0001b338 6e220a09 090a0909 62696e64 20616e79 n"......bind any │ │ │ │ - 0x0001b348 20756e62 6f756e64 0a09636f 6e746578 unbound..contex │ │ │ │ - 0x0001b358 74206772 61620a09 0968656c 70746578 t grab...helptex │ │ │ │ - 0x0001b368 7420224e 6f646520 67726162 62656420 t "Node grabbed │ │ │ │ - 0x0001b378 7c20207c 72657475 726e7c20 7c737061 | |return| |spa │ │ │ │ - 0x0001b388 63657c20 64726f70 20686572 65207c7c ce| drop here || │ │ │ │ - 0x0001b398 207c4553 437c2063 616e6365 6c220a09 |ESC| cancel".. │ │ │ │ - 0x0001b3a8 0962696e 64206573 63202020 20726573 .bind esc res │ │ │ │ - 0x0001b3b8 746f7265 5f737461 74650a09 0962696e tore_state...bin │ │ │ │ - 0x0001b3c8 64202e2e 20202020 2022636f 6e746578 d .. "contex │ │ │ │ - 0x0001b3d8 74206d61 696e220a 09096269 6e642072 t main"...bind r │ │ │ │ - 0x0001b3e8 65747572 6e202263 6f6e7465 7874206d eturn "context m │ │ │ │ - 0x0001b3f8 61696e22 0a090962 696e6420 73706163 ain"...bind spac │ │ │ │ - 0x0001b408 65202022 636f6e74 65787420 6d61696e e "context main │ │ │ │ - 0x0001b418 220a0909 62696e64 206c6566 74202020 "...bind left │ │ │ │ - 0x0001b428 226d6f76 656e6f64 65206c65 6674220a "movenode left". │ │ │ │ - 0x0001b438 09096269 6e642072 69676874 2020226d ..bind right "m │ │ │ │ - 0x0001b448 6f76656e 6f646520 72696768 74220a09 ovenode right".. │ │ │ │ - 0x0001b458 0962696e 64207570 20202020 20226d6f .bind up "mo │ │ │ │ - 0x0001b468 76656e6f 64652075 70220a09 0962696e venode up"...bin │ │ │ │ - 0x0001b478 6420646f 776e2020 20226d6f 76656e6f d down "moveno │ │ │ │ - 0x0001b488 64652064 6f776e22 0a090962 696e6420 de down"...bind │ │ │ │ - 0x0001b498 616e7920 20202075 6e626f75 6e640a09 any unbound.. │ │ │ │ - 0x0001b4a8 636f6e74 65787420 6578706f 72740a09 context export.. │ │ │ │ - 0x0001b4b8 0968656c 70746578 74202245 78706f72 .helptext "Expor │ │ │ │ - 0x0001b4c8 74207c20 207c2041 207c7363 6969207c t | | A |scii | │ │ │ │ - 0x0001b4d8 7c207c20 48207c74 6d6c2020 68746d6c | | H |tml html │ │ │ │ - 0x0001b4e8 7c204320 7c737320 207c2050 207c6f73 | C |ss | P |os │ │ │ │ - 0x0001b4f8 74736372 69707420 207c204f 207c504d tscript | O |PM │ │ │ │ - 0x0001b508 4c20207c 4553437c 2063616e 63656c20 L |ESC| cancel │ │ │ │ - 0x0001b518 220a0909 096d6163 726f2064 6566696e "....macro defin │ │ │ │ - 0x0001b528 65206d5f 6578706f 72745f61 73636969 e m_export_ascii │ │ │ │ - 0x0001b538 0a090909 09736176 655f7374 6174650a .....save_state. │ │ │ │ - 0x0001b548 09090909 676f2072 6f6f740a 09090909 ....go root..... │ │ │ │ - 0x0001b558 67657471 75657279 20277768 61742066 getquery 'what f │ │ │ │ - 0x0001b568 696c6520 73686f75 6c642049 20736176 ile should I sav │ │ │ │ - 0x0001b578 65207468 65204153 43494920 6f757470 e the ASCII outp │ │ │ │ - 0x0001b588 75742069 6e3f270a 09090909 6578706f ut in?'.....expo │ │ │ │ - 0x0001b598 72745f61 73636969 20247175 6572790a rt_ascii $query. │ │ │ │ - 0x0001b5a8 09090909 72657374 6f72655f 73746174 ....restore_stat │ │ │ │ - 0x0001b5b8 650a0909 0909636f 6e746578 74206d61 e.....context ma │ │ │ │ - 0x0001b5c8 696e0a09 0909656e 640a0909 096d6163 in....end....mac │ │ │ │ - 0x0001b5d8 726f2064 6566696e 65206d5f 6578706f ro define m_expo │ │ │ │ - 0x0001b5e8 72745f68 746d6c0a 09090909 73617665 rt_html.....save │ │ │ │ - 0x0001b5f8 5f737461 74650a09 09090967 6f20726f _state.....go ro │ │ │ │ - 0x0001b608 6f740a09 09090967 65747175 65727920 ot.....getquery │ │ │ │ - 0x0001b618 27776861 74206669 6c652073 686f756c 'what file shoul │ │ │ │ - 0x0001b628 64204920 73617665 20746865 2048544d d I save the HTM │ │ │ │ - 0x0001b638 4c206f75 74707574 20696e3f 270a0909 L output in?'... │ │ │ │ - 0x0001b648 09096578 706f7274 5f68746d 6c202471 ..export_html $q │ │ │ │ - 0x0001b658 75657279 0a090909 09636f6e 74657874 uery.....context │ │ │ │ - 0x0001b668 206d6169 6e0a0909 09097265 73746f72 main.....restor │ │ │ │ - 0x0001b678 655f7374 6174650a 09090965 6e640a09 e_state....end.. │ │ │ │ - 0x0001b688 09096d61 63726f20 64656669 6e65206d ..macro define m │ │ │ │ - 0x0001b698 5f657870 6f72745f 68746d6c 6373730a _export_htmlcss. │ │ │ │ - 0x0001b6a8 09090909 73617665 5f737461 74650a09 ....save_state.. │ │ │ │ - 0x0001b6b8 09090967 6f20726f 6f740a09 09090967 ...go root.....g │ │ │ │ - 0x0001b6c8 65747175 65727920 27776861 74206669 etquery 'what fi │ │ │ │ - 0x0001b6d8 6c652073 686f756c 64204920 73617665 le should I save │ │ │ │ - 0x0001b6e8 20746865 2048544d 4c2f4353 53206f75 the HTML/CSS ou │ │ │ │ - 0x0001b6f8 74707574 20696e3f 270a0909 09096578 tput in?'.....ex │ │ │ │ - 0x0001b708 706f7274 5f68746d 6c637373 20247175 port_htmlcss $qu │ │ │ │ - 0x0001b718 6572790a 09090909 636f6e74 65787420 ery.....context │ │ │ │ - 0x0001b728 6d61696e 0a090909 09726573 746f7265 main.....restore │ │ │ │ - 0x0001b738 5f737461 74650a09 0909656e 640a0909 _state....end... │ │ │ │ - 0x0001b748 096d6163 726f2064 6566696e 65206d5f .macro define m_ │ │ │ │ - 0x0001b758 6578706f 72745f6f 706d6c0a 09090909 export_opml..... │ │ │ │ - 0x0001b768 73617665 5f737461 74650a09 09090967 save_state.....g │ │ │ │ - 0x0001b778 6f20726f 6f740a09 09090967 65747175 o root.....getqu │ │ │ │ - 0x0001b788 65727920 27776861 74206669 6c652073 ery 'what file s │ │ │ │ - 0x0001b798 686f756c 64204920 73617665 20746865 hould I save the │ │ │ │ - 0x0001b7a8 204f504d 4c206f75 74707574 20696e3f OPML output in? │ │ │ │ - 0x0001b7b8 270a0909 09096578 706f7274 5f6f706d '.....export_opm │ │ │ │ - 0x0001b7c8 6c202471 75657279 0a090909 09636f6e l $query.....con │ │ │ │ - 0x0001b7d8 74657874 206d6169 6e0a0909 09097265 text main.....re │ │ │ │ - 0x0001b7e8 73746f72 655f7374 6174650a 09090965 store_state....e │ │ │ │ - 0x0001b7f8 6e640a09 09096d61 63726f20 64656669 nd....macro defi │ │ │ │ - 0x0001b808 6e65206d 5f657870 6f72745f 70730a09 ne m_export_ps.. │ │ │ │ - 0x0001b818 09090973 6176655f 73746174 650a0909 ...save_state... │ │ │ │ - 0x0001b828 0909676f 20726f6f 740a0909 09096765 ..go root.....ge │ │ │ │ - 0x0001b838 74717565 72792027 77686174 2066696c tquery 'what fil │ │ │ │ - 0x0001b848 65207368 6f756c64 20492073 61766520 e should I save │ │ │ │ - 0x0001b858 74686520 506f7374 53637269 7074206f the PostScript o │ │ │ │ - 0x0001b868 75747075 7420696e 3f270a09 09090965 utput in?'.....e │ │ │ │ - 0x0001b878 78706f72 745f7073 20247175 6572790a xport_ps $query. │ │ │ │ - 0x0001b888 09090909 636f6e74 65787420 6d61696e ....context main │ │ │ │ - 0x0001b898 0a090909 09726573 746f7265 5f737461 .....restore_sta │ │ │ │ - 0x0001b8a8 74650a09 0909656e 640a0909 62696e64 te....end...bind │ │ │ │ - 0x0001b8b8 20657363 2022636f 6e746578 74206d61 esc "context ma │ │ │ │ - 0x0001b8c8 696e220a 09096269 6e642041 09226d61 in"...bind A."ma │ │ │ │ - 0x0001b8d8 63726f20 6d5f6578 706f7274 5f617363 cro m_export_asc │ │ │ │ - 0x0001b8e8 6969220a 09096269 6e642061 09226d61 ii"...bind a."ma │ │ │ │ - 0x0001b8f8 63726f20 6d5f6578 706f7274 5f617363 cro m_export_asc │ │ │ │ - 0x0001b908 6969220a 09096269 6e642048 2020226d ii"...bind H "m │ │ │ │ - 0x0001b918 6163726f 206d5f65 78706f72 745f6874 acro m_export_ht │ │ │ │ - 0x0001b928 6d6c220a 09096269 6e642068 2020226d ml"...bind h "m │ │ │ │ - 0x0001b938 6163726f 206d5f65 78706f72 745f6874 acro m_export_ht │ │ │ │ - 0x0001b948 6d6c220a 09096269 6e642043 2020226d ml"...bind C "m │ │ │ │ - 0x0001b958 6163726f 206d5f65 78706f72 745f6874 acro m_export_ht │ │ │ │ - 0x0001b968 6d6c6373 73220a09 0962696e 64206320 mlcss"...bind c │ │ │ │ - 0x0001b978 20226d61 63726f20 6d5f6578 706f7274 "macro m_export │ │ │ │ - 0x0001b988 5f68746d 6c637373 220a0909 62696e64 _htmlcss"...bind │ │ │ │ - 0x0001b998 204f2020 226d6163 726f206d 5f657870 O "macro m_exp │ │ │ │ - 0x0001b9a8 6f72745f 6f706d6c 220a0909 62696e64 ort_opml"...bind │ │ │ │ - 0x0001b9b8 206f2020 226d6163 726f206d 5f657870 o "macro m_exp │ │ │ │ - 0x0001b9c8 6f72745f 6f706d6c 220a0909 62696e64 ort_opml"...bind │ │ │ │ - 0x0001b9d8 20502020 226d6163 726f206d 5f657870 P "macro m_exp │ │ │ │ - 0x0001b9e8 6f72745f 7073220a 09096269 6e642070 ort_ps"...bind p │ │ │ │ - 0x0001b9f8 2020226d 6163726f 206d5f65 78706f72 "macro m_expor │ │ │ │ - 0x0001ba08 745f7073 2209090a 09096269 6e642061 t_ps".....bind a │ │ │ │ - 0x0001ba18 6e792075 6e626f75 6e640a09 636f6e74 ny unbound..cont │ │ │ │ - 0x0001ba28 65787420 696d706f 72740a09 0968656c ext import...hel │ │ │ │ - 0x0001ba38 70746578 74202249 6d706f72 74207c20 ptext "Import | │ │ │ │ - 0x0001ba48 207c2041 207c7363 6969207c 204f207c | A |scii | O | │ │ │ │ - 0x0001ba58 504d4c20 207c2048 207c686e 62202020 PML | H |hnb │ │ │ │ - 0x0001ba68 7c455343 7c206361 6e63656c 20220a09 |ESC| cancel ".. │ │ │ │ - 0x0001ba78 090a0909 62696e64 20657363 202e2e0a ....bind esc ... │ │ │ │ - 0x0001ba88 09090962 696e6420 2e2e2022 636f6e74 ...bind .. "cont │ │ │ │ - 0x0001ba98 65787420 6d61696e 220a0909 62696e64 ext main"...bind │ │ │ │ - 0x0001baa8 2041202e 2e0a0909 0962696e 64202e2e A ......bind .. │ │ │ │ - 0x0001bab8 20276765 74717565 72792022 77686174 'getquery "what │ │ │ │ - 0x0001bac8 2066696c 65207368 6f756c64 20492069 file should I i │ │ │ │ - 0x0001bad8 6d706f72 74204153 43494920 66726f6d mport ASCII from │ │ │ │ - 0x0001bae8 3f22270a 09090962 696e6420 2e2e2027 ?"'....bind .. ' │ │ │ │ - 0x0001baf8 696d706f 72745f61 73636969 20222471 import_ascii "$q │ │ │ │ - 0x0001bb08 75657279 22270a09 09096269 6e64202e uery"'....bind . │ │ │ │ - 0x0001bb18 2e202763 6f6e7465 7874206d 61696e27 . 'context main' │ │ │ │ - 0x0001bb28 0a090962 696e6420 61202e2e 0a090909 ...bind a ...... │ │ │ │ - 0x0001bb38 62696e64 202e2e20 27676574 71756572 bind .. 'getquer │ │ │ │ - 0x0001bb48 79202277 68617420 66696c65 2073686f y "what file sho │ │ │ │ - 0x0001bb58 756c6420 4920696d 706f7274 20415343 uld I import ASC │ │ │ │ - 0x0001bb68 49492066 726f6d3f 22270a09 09096269 II from?"'....bi │ │ │ │ - 0x0001bb78 6e64202e 2e202769 6d706f72 745f6173 nd .. 'import_as │ │ │ │ - 0x0001bb88 63696920 22247175 65727922 270a0909 cii "$query"'... │ │ │ │ - 0x0001bb98 0962696e 64202e2e 2027636f 6e746578 .bind .. 'contex │ │ │ │ - 0x0001bba8 74206d61 696e270a 09096269 6e64204f t main'...bind O │ │ │ │ - 0x0001bbb8 202e2e0a 09090962 696e6420 2e2e2027 ......bind .. ' │ │ │ │ - 0x0001bbc8 67657471 75657279 20227768 61742066 getquery "what f │ │ │ │ - 0x0001bbd8 696c6520 73686f75 6c642049 20696d70 ile should I imp │ │ │ │ - 0x0001bbe8 6f727420 4f504d4c 2066726f 6d3f2227 ort OPML from?"' │ │ │ │ - 0x0001bbf8 0a090909 62696e64 202e2e20 27696d70 ....bind .. 'imp │ │ │ │ - 0x0001bc08 6f72745f 6f706d6c 20222471 75657279 ort_opml "$query │ │ │ │ + 0x000148a8 00000000 00000000 2f70726f 632f7365 ......../proc/se │ │ │ │ + 0x000148b8 6c662f73 74617400 252a6920 252a7320 lf/stat.%*i %*s │ │ │ │ + 0x000148c8 252a7320 252a6920 252a6920 252a6920 %*s %*i %*i %*i │ │ │ │ + 0x000148d8 252a6920 252a6920 252a6920 252a6920 %*i %*i %*i %*i │ │ │ │ + 0x000148e8 252a6920 252a6920 252a6920 252a6920 %*i %*i %*i %*i │ │ │ │ + 0x000148f8 252a6920 252a6920 252a6920 252a6920 %*i %*i %*i %*i │ │ │ │ + 0x00014908 252a6920 252a6920 252a6920 252a6920 %*i %*i %*i %*i │ │ │ │ + 0x00014918 25690000 4d656d6f 72792075 7365643a %i..Memory used: │ │ │ │ + 0x00014928 2025322e 32666d62 20282569 62290000 %2.2fmb (%ib).. │ │ │ │ + 0x00014938 2f70726f 632f6d65 6d696e66 6f000000 /proc/meminfo... │ │ │ │ + 0x00014948 252a7320 252a7320 252a7320 252a7320 %*s %*s %*s %*s │ │ │ │ + 0x00014958 252a7320 252a7320 252a7320 252a6920 %*s %*s %*s %*i │ │ │ │ + 0x00014968 252a6920 25692025 69202569 00000000 %*i %i %i %i.... │ │ │ │ + 0x00014978 4d656d6f 72792066 7265653a 2025322e Memory free: %2. │ │ │ │ + 0x00014988 32666d62 20282b62 75666665 72732f63 2fmb (+buffers/c │ │ │ │ + 0x00014998 61636865 3a202532 2e32666d 62290000 ache: %2.2fmb).. │ │ │ │ + 0x000149a8 6e6f6465 733a2569 2c206c65 61766573 nodes:%i, leaves │ │ │ │ + 0x000149b8 3a256920 776f7264 733a2569 00000000 :%i words:%i.... │ │ │ │ + 0x000149c8 6d656d00 5265706f 72747320 6d656d6f mem.Reports memo │ │ │ │ + 0x000149d8 72792075 73616765 206f6620 6170706c ry usage of appl │ │ │ │ + 0x000149e8 69636174 696f6e00 73746174 73000000 ication.stats... │ │ │ │ + 0x000149f8 52656f70 72747320 6e756d62 6572206f Reoprts number o │ │ │ │ + 0x00014a08 66206974 656d732c 206c6561 66206974 f items, leaf it │ │ │ │ + 0x00014a18 656d7320 616e6420 746f7461 6c206e75 ems and total nu │ │ │ │ + 0x00014a28 6d626572 206f6620 776f7264 7320696e mber of words in │ │ │ │ + 0x00014a38 20747265 65000000 74726565 5f636861 tree...tree_cha │ │ │ │ + 0x00014a48 6e676564 00000000 71756974 00000000 nged....quit.... │ │ │ │ + 0x00014a58 71756974 7320686e 622c206e 6f207175 quits hnb, no qu │ │ │ │ + 0x00014a68 65737469 6f6e7320 61736b65 64000000 estions asked... │ │ │ │ + 0x00014a78 71000000 74797065 00000000 6e6f0000 q...type....no.. │ │ │ │ + 0x00014a88 73746174 75732022 4e6f2061 6374696f status "No actio │ │ │ │ + 0x00014a98 6e206173 7369676e 65642074 6f202725 n assigned to '% │ │ │ │ + 0x00014aa8 73272825 69642920 696e2025 732d6d6f s'(%id) in %s-mo │ │ │ │ + 0x00014ab8 64652200 6175746f 73617665 5f636865 de".autosave_che │ │ │ │ + 0x00014ac8 636b5f74 696d656f 75740000 666f7263 ck_timeout..forc │ │ │ │ + 0x00014ad8 65645f75 70000000 77686574 68657220 ed_up...whether │ │ │ │ + 0x00014ae8 6d6f7665 6d656e74 20757077 61726473 movement upwards │ │ │ │ + 0x00014af8 20697320 666f7263 65642062 65796f6e is forced beyon │ │ │ │ + 0x00014b08 64206669 72737420 7369626c 696e6700 d first sibling. │ │ │ │ + 0x00014b18 666f7263 65645f64 6f776e00 77686574 forced_down.whet │ │ │ │ + 0x00014b28 68657220 6d6f7665 6d656e74 20646f77 her movement dow │ │ │ │ + 0x00014b38 6e776172 64732069 7320666f 72636564 nwards is forced │ │ │ │ + 0x00014b48 20626579 6f6e6420 6c617374 20736962 beyond last sib │ │ │ │ + 0x00014b58 6c696e67 00000000 696e6465 6e740000 ling....indent.. │ │ │ │ + 0x00014b68 6f757464 656e7400 696e7365 72745f62 outdent.insert_b │ │ │ │ + 0x00014b78 656c6f77 00000000 70617374 65000000 elow....paste... │ │ │ │ + 0x00014b88 616c6c20 28737461 6e646172 64290000 all (standard).. │ │ │ │ + 0x00014b98 616c6c20 62757420 66697273 74206c65 all but first le │ │ │ │ + 0x00014ba8 76656c20 6f662063 68696c64 72656e00 vel of children. │ │ │ │ + 0x00014bb8 73686f77 2077686f 6c652074 72656500 show whole tree. │ │ │ │ + 0x00014bc8 73686f77 20706174 68206f66 20637572 show path of cur │ │ │ │ + 0x00014bd8 72656e74 206c6576 656c0000 73746174 rent level..stat │ │ │ │ + 0x00014be8 7573206e 6f206461 74612069 6e20636c us no data in cl │ │ │ │ + 0x00014bf8 6970626f 61726400 72656164 6f6e6c79 ipboard.readonly │ │ │ │ + 0x00014c08 20666c61 67207365 742c2061 766f6964 flag set, avoid │ │ │ │ + 0x00014c18 696e6720 696e7365 7274696f 6e000000 ing insertion... │ │ │ │ + 0x00014c28 72656164 6f6e6c79 20666c61 67207365 readonly flag se │ │ │ │ + 0x00014c38 742c2061 766f6964 696e6720 74726565 t, avoiding tree │ │ │ │ + 0x00014c48 20636861 6e676500 636f7079 00000000 change.copy.... │ │ │ │ + 0x00014c58 53746f72 65732074 68652063 75727265 Stores the curre │ │ │ │ + 0x00014c68 6e74206e 6f64652c 20616e64 20697427 nt node, and it' │ │ │ │ + 0x00014c78 73207375 62747265 6520696e 20746865 s subtree in the │ │ │ │ + 0x00014c88 20636c69 70626f61 72640000 63757400 clipboard..cut. │ │ │ │ + 0x00014c98 4d6f7665 73207468 65206375 7272656e Moves the curren │ │ │ │ + 0x00014ca8 74206e6f 64652c20 616e6420 69742773 t node, and it's │ │ │ │ + 0x00014cb8 20737562 74726565 20746f20 74686520 subtree to the │ │ │ │ + 0x00014cc8 636c6970 626f6172 64000000 496e7365 clipboard...Inse │ │ │ │ + 0x00014cd8 72747320 74686520 636f6e74 656e7473 rts the contents │ │ │ │ + 0x00014ce8 206f6620 74686520 636c6970 626f6172 of the clipboar │ │ │ │ + 0x00014cf8 64206174 20746865 20637572 72656e74 d at the current │ │ │ │ + 0x00014d08 20706f73 6974696f 6e20696e 20746865 position in the │ │ │ │ + 0x00014d18 20747265 652e0000 75736167 653a2025 tree...usage: % │ │ │ │ + 0x00014d28 69203c69 74656d3e 203c6667 2f62673e i │ │ │ │ + 0x00014d38 203c6174 74733e00 756e6465 726c696e .underlin │ │ │ │ + 0x00014d48 65000000 72657665 72736500 626c696e e...reverse.blin │ │ │ │ + 0x00014d58 6b000000 64696d00 626f6c64 00000000 k...dim.bold.... │ │ │ │ + 0x00014d68 756e6b6e 6f776e20 7374796c 65202773 unknown style 's │ │ │ │ + 0x00014d78 74796c65 205b2573 5d202573 20257327 tyle [%s] %s %s' │ │ │ │ + 0x00014d88 0a000000 7374616e 646f7574 00000000 ....standout.... │ │ │ │ + 0x00014d98 7374796c 65000000 3c656c65 6d656e74 style... ..Changes │ │ │ │ + 0x00014dd8 74686520 64726177 696e6720 7374796c the drawing styl │ │ │ │ + 0x00014de8 65206f66 2027656c 656d656e 74272061 e of 'element' a │ │ │ │ + 0x00014df8 7661696c 61626c65 20636f6c 6f72733a vailable colors: │ │ │ │ + 0x00014e08 20626c61 636b2c20 626c7565 2c206379 black, blue, cy │ │ │ │ + 0x00014e18 616e2c20 7265642c 20677265 656e2c20 an, red, green, │ │ │ │ + 0x00014e28 6d616765 6e74612c 2079656c 6c6f772c magenta, yellow, │ │ │ │ + 0x00014e38 20776869 74652061 6e642064 65666175 white and defau │ │ │ │ + 0x00014e48 6c742077 68696368 20757365 73207468 lt which uses th │ │ │ │ + 0x00014e58 65207374 616e6461 72642063 6f6c6f72 e standard color │ │ │ │ + 0x00014e68 73206f66 20746865 20746572 6d696e61 s of the termina │ │ │ │ + 0x00014e78 6c2e2041 74747262 75746573 20617265 l. Attrbutes are │ │ │ │ + 0x00014e88 206f6e65 206f7220 6d6f7265 206f663a one or more of: │ │ │ │ + 0x00014e98 20737461 6e646f75 742c2075 6e646572 standout, under │ │ │ │ + 0x00014ea8 6c696e65 2c207265 76657273 652c2062 line, reverse, b │ │ │ │ + 0x00014eb8 6c696e6b 2c206469 6d20616e 6420626f link, dim and bo │ │ │ │ + 0x00014ec8 6c642e20 41766169 6c61626c 6520656c ld. Available el │ │ │ │ + 0x00014ed8 656d656e 74732061 72653a20 6d656e75 ements are: menu │ │ │ │ + 0x00014ee8 6974656d 2c206d65 6e757465 78742c20 item, menutext, │ │ │ │ + 0x00014ef8 70617265 6e746e6f 64652c20 6e6f6465 parentnode, node │ │ │ │ + 0x00014f08 2c206275 6c6c6574 2c207365 6c656374 , bullet, select │ │ │ │ + 0x00014f18 65642c20 70617265 6e747365 6c656374 ed, parentselect │ │ │ │ + 0x00014f28 65642061 6e642062 61636b67 726f756e ed and backgroun │ │ │ │ + 0x00014f38 642e0000 79657300 70657263 656e745f d...yes.percent_ │ │ │ │ + 0x00014f48 646f6e65 00000000 73697a65 00000000 done....size.... │ │ │ │ + 0x00014f58 746f6767 6c655f74 6f646f00 546f6767 toggle_todo.Togg │ │ │ │ + 0x00014f68 6c657320 76697369 626c6974 7920616e les visiblity an │ │ │ │ + 0x00014f78 64207573 61676520 6f662074 68652063 d usage of the c │ │ │ │ + 0x00014f88 6865636b 626f7820 666f7220 74686520 heckbox for the │ │ │ │ + 0x00014f98 63757272 656e746c 79206163 74697665 currently active │ │ │ │ + 0x00014fa8 20697465 6d2e0000 746f6767 6c655f64 item...toggle_d │ │ │ │ + 0x00014fb8 6f6e6500 6175746f 73617665 5f746872 one.autosave_thr │ │ │ │ + 0x00014fc8 6573686f 6c645f6e 6f646573 5f636861 eshold_nodes_cha │ │ │ │ + 0x00014fd8 6e676564 20300000 6578706f 72745f25 nged 0..export_% │ │ │ │ + 0x00014fe8 73202573 20256900 6578706f 72745f25 s %s %i.export_% │ │ │ │ + 0x00014ff8 73202573 00000000 73746174 75732022 s %s....status " │ │ │ │ + 0x00015008 72656164 6f6e6c79 206d6f64 652c206e readonly mode, n │ │ │ │ + 0x00015018 6f742077 72697469 6e672074 6f206469 ot writing to di │ │ │ │ + 0x00015028 736b220a 00000000 3c3f686e 6220706f sk"........ │ │ │ │ + 0x00015098 6e6f6465 2e630000 75736167 653a2025 node.c..usage: % │ │ │ │ + 0x000150a8 73203c61 74747269 62757465 3e203c76 s ...att_set. │ │ │ │ + 0x000150c8 6174745f 67657400 6174745f 636c6561 att_get.att_clea │ │ │ │ + 0x000150d8 72000000 6174745f 6c697374 00000000 r...att_list.... │ │ │ │ + 0x000150e8 6e6f6465 5f647570 6c696361 74650000 node_duplicate.. │ │ │ │ + 0x000150f8 75736167 653a2025 73202e2e 2e2e0000 usage: %s ...... │ │ │ │ + 0x00015108 6e6f2073 75636820 6d616372 6f206465 no such macro de │ │ │ │ + 0x00015118 66696e65 64202725 73270000 64656669 fined '%s'..defi │ │ │ │ + 0x00015128 6e650000 6572726f 72206d61 63726f20 ne..error macro │ │ │ │ + 0x00015138 25732061 6c726561 64792065 78697374 %s already exist │ │ │ │ + 0x00015148 2c2e2e20 74686973 206d6967 68742074 ,.. this might t │ │ │ │ + 0x00015158 75726e20 6f757420 6261646c 792c2e2e urn out badly,.. │ │ │ │ + 0x00015168 20000000 6d616372 6f000000 5f5f5f5f ...macro...____ │ │ │ │ + 0x00015178 00000000 444f4e45 00000000 706f7374 ....DONE....post │ │ │ │ + 0x00015188 73637269 70742065 78706f72 742c2075 script export, u │ │ │ │ + 0x00015198 6e61626c 6520746f 206f7065 6e202225 nable to open "% │ │ │ │ + 0x000151a8 73220000 25252150 53202525 20616c6c s"..%%!PS %% all │ │ │ │ + 0x000151b8 2066696c 6573206d 75737420 6f70656e files must open │ │ │ │ + 0x000151c8 20776974 68207468 69732068 65616465 with this heade │ │ │ │ + 0x000151d8 720a2525 25254265 67696e52 65736f75 r.%%%%BeginResou │ │ │ │ + 0x000151e8 72636520 6d696e69 64696374 2e70730a rce minidict.ps. │ │ │ │ + 0x000151f8 25252525 43726561 746f723a 20627972 %%%%Creator: byr │ │ │ │ + 0x00015208 616d4063 61707065 6c6c612d 61726368 am@cappella-arch │ │ │ │ + 0x00015218 6976652e 636f6d0a 25252525 466f723a ive.com.%%%%For: │ │ │ │ + 0x00015228 20446972 65637420 506f7374 53637269 Direct PostScri │ │ │ │ + 0x00015238 7074204d 61726b2d 75700a25 25252544 pt Mark-up.%%%%D │ │ │ │ + 0x00015248 6174653a 20323420 46656220 32303032 ate: 24 Feb 2002 │ │ │ │ + 0x00015258 0a252525 25456e64 436f6d6d 656e7473 .%%%%EndComments │ │ │ │ + 0x00015268 0a2f5f5a 207b202f 64656661 756c7473 ./_Z { /defaults │ │ │ │ + 0x00015278 20736176 65206465 66207d20 6465660a save def } def. │ │ │ │ + 0x00015288 2f5a5a20 7b206465 6661756c 74732072 /ZZ { defaults r │ │ │ │ + 0x00015298 6573746f 7265207d 20646566 0a2f5057 estore } def./PW │ │ │ │ + 0x000152a8 207b202f 70772065 78636820 64656620 { /pw exch def │ │ │ │ + 0x000152b8 7d206465 66203539 35205057 20252520 } def 595 PW %% │ │ │ │ + 0x000152c8 70617065 72207769 6474680a 2f504820 paper width./PH │ │ │ │ + 0x000152d8 7b202f70 68206578 63682064 6566207d { /ph exch def } │ │ │ │ + 0x000152e8 20646566 20383432 20504820 25252070 def 842 PH %% p │ │ │ │ + 0x000152f8 61706572 20686569 6768740a 00000000 aper height..... │ │ │ │ + 0x00015308 25252044 65666175 6c74733a 20746d20 %% Defaults: tm │ │ │ │ + 0x00015318 3d207465 78742068 65696768 743a2072 = text height: r │ │ │ │ + 0x00015328 6d203d20 74657874 20776964 74680a2f m = text width./ │ │ │ │ + 0x00015338 464d207b 202f666d 20657863 68206465 FM { /fm exch de │ │ │ │ + 0x00015348 66207d20 64656620 37322046 4d202525 f } def 72 FM %% │ │ │ │ + 0x00015358 20666f6f 74657220 6d617267 696e0a2f footer margin./ │ │ │ │ + 0x00015368 544d207b 202f746d 20657863 68206465 TM { /tm exch de │ │ │ │ + 0x00015378 66207d20 64656620 36383020 544d2025 f } def 680 TM % │ │ │ │ + 0x00015388 2520746f 70206d61 7267696e 0a2f524d % top margin./RM │ │ │ │ + 0x00015398 207b202f 726d2065 78636820 64656620 { /rm exch def │ │ │ │ + 0x000153a8 7d206465 66203438 3020524d 20252520 } def 480 RM %% │ │ │ │ + 0x000153b8 72696768 74206d61 7267696e 0a2f424d right margin./BM │ │ │ │ + 0x000153c8 207b202f 626d2065 78636820 64656620 { /bm exch def │ │ │ │ + 0x000153d8 7d206465 66203020 424d2025 2520626f } def 0 BM %% bo │ │ │ │ + 0x000153e8 74746f6d 206d6172 67696e0a 2f4c4d20 ttom margin./LM │ │ │ │ + 0x000153f8 7b202f6c 6d206578 63682064 6566207d { /lm exch def } │ │ │ │ + 0x00015408 20646566 2030204c 4d202525 206c6566 def 0 LM %% lef │ │ │ │ + 0x00015418 74206d61 7267696e 0a2f4c47 207b202f t margin./LG { / │ │ │ │ + 0x00015428 6c672065 78636820 64656620 7d206465 lg exch def } de │ │ │ │ + 0x00015438 66203131 204c4720 2525206c 696e6573 f 11 LG %% lines │ │ │ │ + 0x00015448 70616369 6e670a0a 2f504720 7b202f70 pacing../PG { /p │ │ │ │ + 0x00015458 67206578 63682064 6566207d 20646566 g exch def } def │ │ │ │ + 0x00015468 20312050 47202525 20666972 7374206e 1 PG %% first n │ │ │ │ + 0x00015478 756d6265 720a2f6d 61726769 6e73207b umber./margins { │ │ │ │ + 0x00015488 20363830 20544d20 34383020 524d2030 680 TM 480 RM 0 │ │ │ │ + 0x00015498 20424d20 30204c4d 207d2064 65660a0a BM 0 LM } def.. │ │ │ │ + 0x000154a8 00000000 2f4d4620 7b092525 20666f6e ..../MF {.%% fon │ │ │ │ + 0x000154b8 746e616d 65206e65 77666f6e 746e616d tname newfontnam │ │ │ │ + 0x000154c8 65202d3e 202d096d 616b6520 61206e65 e -> -.make a ne │ │ │ │ + 0x000154d8 7720656e 636f6465 6420666f 6e74200a w encoded font . │ │ │ │ + 0x000154e8 2f6e6577 666f6e74 6e616d65 20657863 /newfontname exc │ │ │ │ + 0x000154f8 68206465 66202f66 6f6e746e 616d6520 h def /fontname │ │ │ │ + 0x00015508 65786368 20646566 202f666f 6e746469 exch def /fontdi │ │ │ │ + 0x00015518 63742066 6f6e746e 616d6520 66696e64 ct fontname find │ │ │ │ + 0x00015528 666f6e74 20646566 202f6e65 77666f6e font def /newfon │ │ │ │ + 0x00015538 7420666f 6e746469 63740a6d 61786c65 t fontdict.maxle │ │ │ │ + 0x00015548 6e677468 20646963 74206465 6620666f ngth dict def fo │ │ │ │ + 0x00015558 6e746469 6374207b 20657863 68206475 ntdict { exch du │ │ │ │ + 0x00015568 70202f46 49442065 71207b20 706f7020 p /FID eq { pop │ │ │ │ + 0x00015578 706f7020 7d207b20 65786368 206e6577 pop } { exch new │ │ │ │ + 0x00015588 666f6e74 20332031 0a726f6c 6c207075 font 3 1.roll pu │ │ │ │ + 0x00015598 74207d20 6966656c 7365207d 20666f72 t } ifelse } for │ │ │ │ + 0x000155a8 616c6c20 6e657766 6f6e7420 2f466f6e all newfont /Fon │ │ │ │ + 0x000155b8 744e616d 65206e65 77666f6e 746e616d tName newfontnam │ │ │ │ + 0x000155c8 65207075 7420656e 636f6469 6e675f76 e put encoding_v │ │ │ │ + 0x000155d8 6563746f 720a6c65 6e677468 20323536 ector.length 256 │ │ │ │ + 0x000155e8 20657120 7b206e65 77666f6e 74202f45 eq { newfont /E │ │ │ │ + 0x000155f8 6e636f64 696e6720 656e636f 64696e67 ncoding encoding │ │ │ │ + 0x00015608 5f766563 746f7220 70757420 7d206966 _vector put } if │ │ │ │ + 0x00015618 206e6577 666f6e74 6e616d65 206e6577 newfontname new │ │ │ │ + 0x00015628 666f6e74 0a646566 696e6566 6f6e7420 font.definefont │ │ │ │ + 0x00015638 706f7020 7d206465 660a0a00 2f656e63 pop } def.../enc │ │ │ │ + 0x00015648 6f64696e 675f7665 63746f72 205b202f oding_vector [ / │ │ │ │ + 0x00015658 2e6e6f74 64656620 2f2e6e6f 74646566 .notdef /.notdef │ │ │ │ + 0x00015668 202f2e6e 6f746465 66202f2e 6e6f7464 /.notdef /.notd │ │ │ │ + 0x00015678 6566202f 2e6e6f74 64656620 2f2e6e6f ef /.notdef /.no │ │ │ │ + 0x00015688 74646566 0a092f2e 6e6f7464 65662020 tdef../.notdef │ │ │ │ + 0x00015698 2f2e6e6f 74646566 202f2e6e 6f746465 /.notdef /.notde │ │ │ │ + 0x000156a8 66202f2e 6e6f7464 6566202f 2e6e6f74 f /.notdef /.not │ │ │ │ + 0x000156b8 64656620 2f2e6e6f 74646566 202f2e6e def /.notdef /.n │ │ │ │ + 0x000156c8 6f746465 66202f2e 6e6f7464 65660a09 otdef /.notdef.. │ │ │ │ + 0x000156d8 2f2e6e6f 74646566 20202f2e 6e6f7464 /.notdef /.notd │ │ │ │ + 0x000156e8 6566202f 2e6e6f74 64656620 2f2e6e6f ef /.notdef /.no │ │ │ │ + 0x000156f8 74646566 202f2e6e 6f746465 66202f2e tdef /.notdef /. │ │ │ │ + 0x00015708 6e6f7464 6566202f 2e6e6f74 64656620 notdef /.notdef │ │ │ │ + 0x00015718 2f2e6e6f 74646566 0a092f2e 6e6f7464 /.notdef../.notd │ │ │ │ + 0x00015728 65662020 2f2e6e6f 74646566 202f2e6e ef /.notdef /.n │ │ │ │ + 0x00015738 6f746465 66202f2e 6e6f7464 6566202f otdef /.notdef / │ │ │ │ + 0x00015748 2e6e6f74 64656620 2f2e6e6f 74646566 .notdef /.notdef │ │ │ │ + 0x00015758 202f2e6e 6f746465 66202f2e 6e6f7464 /.notdef /.notd │ │ │ │ + 0x00015768 65660a09 2f2e6e6f 74646566 20202f2e ef../.notdef /. │ │ │ │ + 0x00015778 6e6f7464 6566202f 73706163 65202f65 notdef /space /e │ │ │ │ + 0x00015788 78636c61 6d202f71 756f7465 64626c20 xclam /quotedbl │ │ │ │ + 0x00015798 2f6e756d 62657273 69676e20 2f646f6c /numbersign /dol │ │ │ │ + 0x000157a8 6c617220 2f706572 63656e74 0a000000 lar /percent.... │ │ │ │ + 0x000157b8 2f616d70 65727361 6e642020 2f71756f /ampersand /quo │ │ │ │ + 0x000157c8 74657269 67687420 2f706172 656e6c65 teright /parenle │ │ │ │ + 0x000157d8 6674202f 70617265 6e726967 6874202f ft /parenright / │ │ │ │ + 0x000157e8 61737465 7269736b 202f706c 7573202f asterisk /plus / │ │ │ │ + 0x000157f8 636f6d6d 61202f68 79706865 6e0a092f comma /hyphen../ │ │ │ │ + 0x00015808 70657269 6f642020 2f736c61 7368202f period /slash / │ │ │ │ + 0x00015818 7a65726f 202f6f6e 65202f74 776f202f zero /one /two / │ │ │ │ + 0x00015828 74687265 65202f66 6f757220 2f666976 three /four /fiv │ │ │ │ + 0x00015838 65202f73 69782020 2f736576 656e202f e /six /seven / │ │ │ │ + 0x00015848 65696768 74202f6e 696e650a 092f636f eight /nine../co │ │ │ │ + 0x00015858 6c6f6e20 2f73656d 69636f6c 6f6e202f lon /semicolon / │ │ │ │ + 0x00015868 6c657373 202f6571 75616c20 2f677265 less /equal /gre │ │ │ │ + 0x00015878 61746572 20202f71 75657374 696f6e20 ater /question │ │ │ │ + 0x00015888 2f617420 2f41202f 42202f43 202f4420 /at /A /B /C /D │ │ │ │ + 0x00015898 2f45202f 4620202f 47202f48 0a092f49 /E /F /G /H../I │ │ │ │ + 0x000158a8 202f4a20 2f4b202f 4c202f4d 202f4e20 /J /K /L /M /N │ │ │ │ + 0x000158b8 202f4f20 2f50202f 51202f52 202f5320 /O /P /Q /R /S │ │ │ │ + 0x000158c8 2f54202f 55202f56 20202f57 202f5820 /T /U /V /W /X │ │ │ │ + 0x000158d8 2f59202f 5a202f62 7261636b 65746c65 /Y /Z /bracketle │ │ │ │ + 0x000158e8 6674202f 6261636b 736c6173 680a0000 ft /backslash... │ │ │ │ + 0x000158f8 2f627261 636b6574 72696768 74202f61 /bracketright /a │ │ │ │ + 0x00015908 73636969 63697263 756d2020 2f756e64 sciicircum /und │ │ │ │ + 0x00015918 65727363 6f726520 2f71756f 74656c65 erscore /quotele │ │ │ │ + 0x00015928 6674202f 61202f62 202f6320 2f64202f ft /a /b /c /d / │ │ │ │ + 0x00015938 65202f66 20202f67 202f6820 2f690a09 e /f /g /h /i.. │ │ │ │ + 0x00015948 2f6a202f 6b202f6c 202f6d20 2f6e2020 /j /k /l /m /n │ │ │ │ + 0x00015958 2f6f202f 70202f71 202f7220 2f73202f /o /p /q /r /s / │ │ │ │ + 0x00015968 74202f75 202f7620 202f7720 2f78202f t /u /v /w /x / │ │ │ │ + 0x00015978 79202f7a 202f6272 6163656c 65667420 y /z /braceleft │ │ │ │ + 0x00015988 2f626172 0a092f62 72616365 72696768 /bar../bracerigh │ │ │ │ + 0x00015998 74202f74 696c6465 20202f2e 6e6f7464 t /tilde /.notd │ │ │ │ + 0x000159a8 6566202f 2e6e6f74 64656620 2f2e6e6f ef /.notdef /.no │ │ │ │ + 0x000159b8 74646566 202f2e6e 6f746465 66202f2e tdef /.notdef /. │ │ │ │ + 0x000159c8 6e6f7464 6566202f 2e6e6f74 6465660a notdef /.notdef. │ │ │ │ + 0x000159d8 00000000 2f2e6e6f 74646566 202f2e6e ..../.notdef /.n │ │ │ │ + 0x000159e8 6f746465 6620202f 2e6e6f74 64656620 otdef /.notdef │ │ │ │ + 0x000159f8 2f2e6e6f 74646566 202f2e6e 6f746465 /.notdef /.notde │ │ │ │ + 0x00015a08 66202f2e 6e6f7464 6566202f 2e6e6f74 f /.notdef /.not │ │ │ │ + 0x00015a18 64656620 2f2e6e6f 74646566 0a092f2e def /.notdef../. │ │ │ │ + 0x00015a28 6e6f7464 6566202f 2e6e6f74 64656620 notdef /.notdef │ │ │ │ + 0x00015a38 202f2e6e 6f746465 66202f2e 6e6f7464 /.notdef /.notd │ │ │ │ + 0x00015a48 6566202f 2e6e6f74 64656620 2f2e6e6f ef /.notdef /.no │ │ │ │ + 0x00015a58 74646566 202f2e6e 6f746465 66202f2e tdef /.notdef /. │ │ │ │ + 0x00015a68 6e6f7464 65660a09 2f2e6e6f 74646566 notdef../.notdef │ │ │ │ + 0x00015a78 202f2e6e 6f746465 6620202f 2e6e6f74 /.notdef /.not │ │ │ │ + 0x00015a88 64656620 2f2e6e6f 74646566 202f2e6e def /.notdef /.n │ │ │ │ + 0x00015a98 6f746465 66202f2e 6e6f7464 6566202f otdef /.notdef / │ │ │ │ + 0x00015aa8 2e6e6f74 64656620 2f2e6e6f 74646566 .notdef /.notdef │ │ │ │ + 0x00015ab8 0a092f2e 6e6f7464 6566202f 2e6e6f74 ../.notdef /.not │ │ │ │ + 0x00015ac8 64656620 202f2e6e 6f746465 66202f73 def /.notdef /s │ │ │ │ + 0x00015ad8 70616365 202f6578 636c616d 646f776e pace /exclamdown │ │ │ │ + 0x00015ae8 202f6365 6e74202f 73746572 6c696e67 /cent /sterling │ │ │ │ + 0x00015af8 202f6375 7272656e 6379202f 79656e0a /currency /yen. │ │ │ │ + 0x00015b08 00000000 2f62726f 6b656e62 61722020 ..../brokenbar │ │ │ │ + 0x00015b18 2f736563 74696f6e 202f6469 65726573 /section /dieres │ │ │ │ + 0x00015b28 6973202f 636f7079 72696768 74202f6f is /copyright /o │ │ │ │ + 0x00015b38 72646665 6d696e69 6e65202f 6775696c rdfeminine /guil │ │ │ │ + 0x00015b48 6c656d6f 746c6566 740a092f 6c6f6769 lemotleft../logi │ │ │ │ + 0x00015b58 63616c6e 6f74202f 68797068 656e202f calnot /hyphen / │ │ │ │ + 0x00015b68 72656769 73746572 65642020 2f6d6163 registered /mac │ │ │ │ + 0x00015b78 726f6e20 2f646567 72656520 2f706c75 ron /degree /plu │ │ │ │ + 0x00015b88 736d696e 7573202f 74776f73 75706572 sminus /twosuper │ │ │ │ + 0x00015b98 696f720a 092f7468 72656573 75706572 ior../threesuper │ │ │ │ + 0x00015ba8 696f7220 2f616375 7465202f 6d75202f ior /acute /mu / │ │ │ │ + 0x00015bb8 70617261 67726170 6820202f 62756c6c paragraph /bull │ │ │ │ + 0x00015bc8 6574202f 63656469 6c6c6120 2f6f6e65 et /cedilla /one │ │ │ │ + 0x00015bd8 73757065 72696f72 0a092f6f 72646d61 superior../ordma │ │ │ │ + 0x00015be8 7363756c 696e6520 2f677569 6c6c656d sculine /guillem │ │ │ │ + 0x00015bf8 6f747269 67687420 2f6f6e65 71756172 otright /onequar │ │ │ │ + 0x00015c08 74657220 2f6f6e65 68616c66 202f7468 ter /onehalf /th │ │ │ │ + 0x00015c18 72656571 75617274 65727320 2f717565 reequarters /que │ │ │ │ + 0x00015c28 7374696f 6e646f77 6e0a0000 2f416772 stiondown.../Agr │ │ │ │ + 0x00015c38 61766520 2f416163 75746520 2f416369 ave /Aacute /Aci │ │ │ │ + 0x00015c48 7263756d 666c6578 202f4174 696c6465 rcumflex /Atilde │ │ │ │ + 0x00015c58 202f4164 69657265 73697320 2f417269 /Adieresis /Ari │ │ │ │ + 0x00015c68 6e67202f 41452020 2f436365 64696c6c ng /AE /Ccedill │ │ │ │ + 0x00015c78 61202f45 67726176 650a092f 45616375 a /Egrave../Eacu │ │ │ │ + 0x00015c88 7465202f 45636972 63756d66 6c657820 te /Ecircumflex │ │ │ │ + 0x00015c98 2f456469 65726573 6973202f 49677261 /Edieresis /Igra │ │ │ │ + 0x00015ca8 7665202f 49616375 7465202f 49636972 ve /Iacute /Icir │ │ │ │ + 0x00015cb8 63756d66 6c657820 202f4964 69657265 cumflex /Idiere │ │ │ │ + 0x00015cc8 73697320 2f457468 0a092f4e 74696c64 sis /Eth../Ntild │ │ │ │ + 0x00015cd8 65202f4f 67726176 65202f4f 61637574 e /Ograve /Oacut │ │ │ │ + 0x00015ce8 65202f4f 63697263 756d666c 6578202f e /Ocircumflex / │ │ │ │ + 0x00015cf8 4f74696c 6465202f 4f646965 72657369 Otilde /Odieresi │ │ │ │ + 0x00015d08 7320202f 6d756c74 69706c79 202f4f73 s /multiply /Os │ │ │ │ + 0x00015d18 6c617368 0a092f55 67726176 65202f55 lash../Ugrave /U │ │ │ │ + 0x00015d28 61637574 65202f55 63697263 756d666c acute /Ucircumfl │ │ │ │ + 0x00015d38 6578202f 55646965 72657369 73202f59 ex /Udieresis /Y │ │ │ │ + 0x00015d48 61637574 65202f54 686f726e 20202f67 acute /Thorn /g │ │ │ │ + 0x00015d58 65726d61 6e64626c 73202f61 67726176 ermandbls /agrav │ │ │ │ + 0x00015d68 650a0000 2f616163 75746520 2f616369 e.../aacute /aci │ │ │ │ + 0x00015d78 7263756d 666c6578 202f6174 696c6465 rcumflex /atilde │ │ │ │ + 0x00015d88 202f6164 69657265 73697320 2f617269 /adieresis /ari │ │ │ │ + 0x00015d98 6e67202f 61652020 2f636365 64696c6c ng /ae /ccedill │ │ │ │ + 0x00015da8 61202f65 67726176 65202f65 61637574 a /egrave /eacut │ │ │ │ + 0x00015db8 650a092f 65636972 63756d66 6c657820 e../ecircumflex │ │ │ │ + 0x00015dc8 2f656469 65726573 6973202f 69677261 /edieresis /igra │ │ │ │ + 0x00015dd8 7665202f 69616375 7465202f 69636972 ve /iacute /icir │ │ │ │ + 0x00015de8 63756d66 6c657820 202f6964 69657265 cumflex /idiere │ │ │ │ + 0x00015df8 73697320 2f657468 202f6e74 696c6465 sis /eth /ntilde │ │ │ │ + 0x00015e08 0a092f6f 67726176 65202f6f 61637574 ../ograve /oacut │ │ │ │ + 0x00015e18 65202f6f 63697263 756d666c 6578202f e /ocircumflex / │ │ │ │ + 0x00015e28 6f74696c 6465202f 6f646965 72657369 otilde /odieresi │ │ │ │ + 0x00015e38 7320202f 64697669 6465202f 6f736c61 s /divide /osla │ │ │ │ + 0x00015e48 7368202f 75677261 76650a09 2f756163 sh /ugrave../uac │ │ │ │ + 0x00015e58 75746520 2f756369 7263756d 666c6578 ute /ucircumflex │ │ │ │ + 0x00015e68 202f7564 69657265 73697320 2f796163 /udieresis /yac │ │ │ │ + 0x00015e78 75746520 2f74686f 726e2020 2f796469 ute /thorn /ydi │ │ │ │ + 0x00015e88 65726573 6973200a 5d206465 660a0a00 eresis .] def... │ │ │ │ + 0x00015e98 2f54696d 65732d52 6f6d616e 202f5469 /Times-Roman /Ti │ │ │ │ + 0x00015ea8 6d65732d 526f6d61 6e2d494c 31204d46 mes-Roman-IL1 MF │ │ │ │ + 0x00015eb8 0a2f5469 6d65732d 4974616c 6963202f ./Times-Italic / │ │ │ │ + 0x00015ec8 54696d65 732d4974 616c6963 2d494c31 Times-Italic-IL1 │ │ │ │ + 0x00015ed8 204d460a 2f54696d 65732d42 6f6c6420 MF./Times-Bold │ │ │ │ + 0x00015ee8 2f54696d 65732d42 6f6c642d 494c3120 /Times-Bold-IL1 │ │ │ │ + 0x00015ef8 4d460a2f 48656c76 65746963 61202f48 MF./Helvetica /H │ │ │ │ + 0x00015f08 656c7665 74696361 2d494c31 204d460a elvetica-IL1 MF. │ │ │ │ + 0x00015f18 2f48656c 76657469 63612d4f 626c6971 /Helvetica-Obliq │ │ │ │ + 0x00015f28 7565202f 48656c76 65746963 612d4f62 ue /Helvetica-Ob │ │ │ │ + 0x00015f38 6c697175 652d494c 31204d46 0a2f4865 lique-IL1 MF./He │ │ │ │ + 0x00015f48 6c766574 6963612d 426f6c64 202f4865 lvetica-Bold /He │ │ │ │ + 0x00015f58 6c766574 6963612d 426f6c64 2d494c31 lvetica-Bold-IL1 │ │ │ │ + 0x00015f68 204d460a 0a000000 2f746578 74626f78 MF...../textbox │ │ │ │ + 0x00015f78 207b0a6d 61726769 6e732031 3020726f {.margins 10 ro │ │ │ │ + 0x00015f88 6d203132 204c4720 6c6d2074 6d206d6f m 12 LG lm tm mo │ │ │ │ + 0x00015f98 7665746f 207d2064 65660a2f 6d696470 veto } def./midp │ │ │ │ + 0x00015fa8 61676520 7b207077 20726d20 73756220 age { pw rm sub │ │ │ │ + 0x00015fb8 32206469 7620666d 20747261 6e736c61 2 div fm transla │ │ │ │ + 0x00015fc8 74650a74 65787462 6f78206e 756d6265 te.textbox numbe │ │ │ │ + 0x00015fd8 72696e67 20313020 73737d20 6465660a ring 10 ss} def. │ │ │ │ + 0x00015fe8 2f317570 4134207b 205f5a20 6d696e69 /1upA4 { _Z mini │ │ │ │ + 0x00015ff8 64696374 20626567 696e0a2f 7031207b dict begin./p1 { │ │ │ │ + 0x00016008 20677361 7665206d 69647061 67650a2f gsave midpage./ │ │ │ │ + 0x00016018 6a756d70 207b2062 6d20746d 20677420 jump { bm tm gt │ │ │ │ + 0x00016028 7b207368 6f777061 67652067 72657374 { showpage grest │ │ │ │ + 0x00016038 6f726520 7031207d 2069660a 7d206465 ore p1 } if.} de │ │ │ │ + 0x00016048 66207d20 64656620 70310a7d 20646566 f } def p1.} def │ │ │ │ + 0x00016058 0a2f6e65 77706167 65207b20 3130206e ./newpage { 10 n │ │ │ │ + 0x00016068 65672054 4d20746d 20706f70 206a756d eg TM tm pop jum │ │ │ │ + 0x00016078 70207d20 6465660a 00000000 25252063 p } def.....%% c │ │ │ │ + 0x00016088 6c6f7365 2066696c 650a2f63 6c6f7365 lose file./close │ │ │ │ + 0x00016098 207b2073 686f7770 61676520 67726573 { showpage gres │ │ │ │ + 0x000160a8 746f7265 20636c65 61722065 6e64205a tore clear end Z │ │ │ │ + 0x000160b8 5a207d20 6465660a 2f6d696e 69646963 Z } def./minidic │ │ │ │ + 0x000160c8 74203930 20646963 74206465 66200a6d t 90 dict def .m │ │ │ │ + 0x000160d8 696e6964 69637420 62656769 6e200a2f inidict begin ./ │ │ │ │ + 0x000160e8 6773202f 67736176 65206c6f 61642064 gs /gsave load d │ │ │ │ + 0x000160f8 6566200a 2f677220 2f677265 73746f72 ef ./gr /grestor │ │ │ │ + 0x00016108 65206c6f 61642064 6566200a 2f61207b e load def ./a { │ │ │ │ + 0x00016118 20746d20 65786368 20737562 20544d20 tm exch sub TM │ │ │ │ + 0x00016128 6c6d2074 6d206d6f 7665746f 207d2062 lm tm moveto } b │ │ │ │ + 0x00016138 696e6420 6465660a 2f51207b 206c6720 ind def./Q { lg │ │ │ │ + 0x00016148 38206469 76206120 7d206465 660a2f48 8 div a } def./H │ │ │ │ + 0x00016158 207b206c 67203220 64697620 61207d20 { lg 2 div a } │ │ │ │ + 0x00016168 6465660a 2f4c207b 206c6720 61207d20 def./L { lg a } │ │ │ │ + 0x00016178 64656620 0a2f6365 6e747265 207b2064 def ./centre { d │ │ │ │ + 0x00016188 75702073 7472696e 67776964 74682070 up stringwidth p │ │ │ │ + 0x00016198 6f702032 20646976 20726d20 32206469 op 2 div rm 2 di │ │ │ │ + 0x000161a8 760a6578 63682073 7562206c 6d206164 v.exch sub lm ad │ │ │ │ + 0x000161b8 6420746d 206d6f76 65746f20 7d206269 d tm moveto } bi │ │ │ │ + 0x000161c8 6e642064 65660a2f 6e756d62 6572696e nd def./numberin │ │ │ │ + 0x000161d8 67207b20 67732072 6d203220 64697620 g { gs rm 2 div │ │ │ │ + 0x000161e8 626d2032 35207375 62206d6f 7665746f bm 25 sub moveto │ │ │ │ + 0x000161f8 0a706720 70672031 20616464 20504720 .pg pg 1 add PG │ │ │ │ + 0x00016208 34207374 72696e67 20637673 20372073 4 string cvs 7 s │ │ │ │ + 0x00016218 73207368 6f772067 72207d20 6465660a s show gr } def. │ │ │ │ + 0x00016228 2f66696e 64207b20 73656172 6368207b /find { search { │ │ │ │ + 0x00016238 20706f70 2033202d 3120726f 6c6c2031 pop 3 -1 roll 1 │ │ │ │ + 0x00016248 20616464 20332031 20726f6c 6c207d0a add 3 1 roll }. │ │ │ │ + 0x00016258 7b20706f 70206578 6974207d 20696665 { pop exit } ife │ │ │ │ + 0x00016268 6c736520 7d206465 660a0000 2f737061 lse } def.../spa │ │ │ │ + 0x00016278 6365636f 756e7420 7b203020 65786368 cecount { 0 exch │ │ │ │ + 0x00016288 20282029 207b2066 696e6420 7d206c6f ( ) { find } lo │ │ │ │ + 0x00016298 6f70207d 20646566 0a2f746f 6f666172 op } def./toofar │ │ │ │ + 0x000162a8 3f207b20 28202920 73656172 63682070 ? { ( ) search p │ │ │ │ + 0x000162b8 6f702064 75702073 7472696e 67776964 op dup stringwid │ │ │ │ + 0x000162c8 74682070 6f700a63 75727265 6e74706f th pop.currentpo │ │ │ │ + 0x000162d8 696e7420 706f7020 61646420 726d2067 int pop add rm g │ │ │ │ + 0x000162e8 74207d20 62696e64 20646566 0a2f7061 t } bind def./pa │ │ │ │ + 0x000162f8 67656a75 6d70207b 206a756d 7020746f gejump { jump to │ │ │ │ + 0x00016308 6f666172 3f207b20 4c206a75 6d702073 ofar? { L jump s │ │ │ │ + 0x00016318 2073207d 0a7b2073 2073207d 20696665 s }.{ s s } ife │ │ │ │ + 0x00016328 6c736520 7d206465 660a0000 2f73202f lse } def.../s / │ │ │ │ + 0x00016338 73686f77 206c6f61 64206465 66202525 show load def %% │ │ │ │ + 0x00016348 200a2f6e 207b2062 6d20746d 20677420 ./n { bm tm gt │ │ │ │ + 0x00016358 7b206a75 6d702073 204c207d 207b2073 { jump s L } { s │ │ │ │ + 0x00016368 204c207d 20696665 6c73657d 2062696e L } ifelse} bin │ │ │ │ + 0x00016378 64206465 660a2f63 207b2063 656e7472 d def./c { centr │ │ │ │ + 0x00016388 65207320 4c207d20 64656620 0a2f5320 e s L } def ./S │ │ │ │ + 0x00016398 7b206475 70207370 61636563 6f756e74 { dup spacecount │ │ │ │ + 0x000163a8 207b2070 6167656a 756d7020 7d207265 { pagejump } re │ │ │ │ + 0x000163b8 70656174 20706f70 207d2064 65660a2f peat pop } def./ │ │ │ │ + 0x000163c8 50207b20 53204c20 7d206269 6e642064 P { S L } bind d │ │ │ │ + 0x000163d8 6566200a 2f4a207b 2050207d 20646566 ef ./J { P } def │ │ │ │ + 0x000163e8 200a2f54 207b206c 6d20706f 7020746d ./T { lm pop tm │ │ │ │ + 0x000163f8 206d6f76 65746f20 7d206465 66202525 moveto } def %% │ │ │ │ + 0x00016408 20746162 730a2f46 207b2066 696e6466 tabs./F { findf │ │ │ │ + 0x00016418 6f6e7420 65786368 20736361 6c65666f ont exch scalefo │ │ │ │ + 0x00016428 6e742073 6574666f 6e74207d 2062696e nt setfont } bin │ │ │ │ + 0x00016438 64206465 660a2f72 6f6d207b 202f5469 d def./rom { /Ti │ │ │ │ + 0x00016448 6d65732d 526f6d61 6e2d494c 31204620 mes-Roman-IL1 F │ │ │ │ + 0x00016458 7d206465 660a2f69 74207b20 2f54696d } def./it { /Tim │ │ │ │ + 0x00016468 65732d49 74616c69 632d494c 31204620 es-Italic-IL1 F │ │ │ │ + 0x00016478 7d206465 660a2f62 6f6c207b 202f5469 } def./bol { /Ti │ │ │ │ + 0x00016488 6d65732d 426f6c64 2d494c31 2046207d mes-Bold-IL1 F } │ │ │ │ + 0x00016498 20646566 0a2f7373 207b202f 48656c76 def./ss { /Helv │ │ │ │ + 0x000164a8 65746963 612d494c 31204620 7d206465 etica-IL1 F } de │ │ │ │ + 0x000164b8 660a2f73 69207b20 2f48656c 76657469 f./si { /Helveti │ │ │ │ + 0x000164c8 63612d4f 626c6971 75652d49 4c31207d ca-Oblique-IL1 } │ │ │ │ + 0x000164d8 20646566 0a2f7362 207b202f 48656c76 def./sb { /Helv │ │ │ │ + 0x000164e8 65746963 612d426f 6c642d49 4c312046 etica-Bold-IL1 F │ │ │ │ + 0x000164f8 207d2064 65660a0a 00000000 656e6420 } def......end │ │ │ │ + 0x00016508 25252063 6c6f7365 206d696e 69646963 %% close minidic │ │ │ │ + 0x00016518 743a202a 74686973 20697320 696d706f t: *this is impo │ │ │ │ + 0x00016528 7274616e 742a0a25 25252520 456e6452 rtant*.%%%% EndR │ │ │ │ + 0x00016538 65736f75 7263650a 0a0a0000 25252525 esource.....%%%% │ │ │ │ + 0x00016548 42656769 6e506167 65536574 7570200a BeginPageSetup . │ │ │ │ + 0x00016558 31757041 34202525 206f7065 6e207468 1upA4 %% open th │ │ │ │ + 0x00016568 65207061 6765200a 25252525 456e6450 e page .%%%%EndP │ │ │ │ + 0x00016578 61676553 65747570 200a3020 610a0a25 ageSetup .0 a..% │ │ │ │ + 0x00016588 25252542 6567696e 53637269 7074200a %%%BeginScript . │ │ │ │ + 0x00016598 31322073 69203020 610a3132 20736220 12 si 0 a.12 sb │ │ │ │ + 0x000165a8 2028686e 6220706f 73747363 72697074 (hnb postscript │ │ │ │ + 0x000165b8 20657870 6f727429 20632031 31207373 export) c 11 ss │ │ │ │ + 0x000165c8 204c0a00 28202920 53203130 20737320 L..( ) S 10 ss │ │ │ │ + 0x000165d8 2569204c 4d203020 6120285b 25735d25 %i LM 0 a ([%s]% │ │ │ │ + 0x000165e8 73202920 500a0000 28202920 53203130 s ) P...( ) S 10 │ │ │ │ + 0x000165f8 20737320 2569204c 4d203020 61202825 ss %i LM 0 a (% │ │ │ │ + 0x00016608 73202920 500a0000 20480a00 25252525 s ) P... H..%%%% │ │ │ │ + 0x00016618 54726169 6c657220 0a636c6f 73650a25 Trailer .close.% │ │ │ │ + 0x00016628 25252545 4f460a00 706f7374 73637269 %%%EOF..postscri │ │ │ │ + 0x00016638 70742065 78706f72 742c2073 61766564 pt export, saved │ │ │ │ + 0x00016648 206f7574 70757420 746f2022 25732200 output to "%s". │ │ │ │ + 0x00016658 6578706f 72745f70 73000000 4578706f export_ps...Expo │ │ │ │ + 0x00016668 72747320 74686520 63757272 656e7420 rts the current │ │ │ │ + 0x00016678 6e6f6465 2c206974 27732073 69626c69 node, it's sibli │ │ │ │ + 0x00016688 6e677320 616e6420 616c6c20 7375626c ngs and all subl │ │ │ │ + 0x00016698 6576656c 7320746f 20612070 6f737473 evels to a posts │ │ │ │ + 0x000166a8 63726970 74206669 6c652073 75697461 cript file suita │ │ │ │ + 0x000166b8 626c6520 666f7220 7072696e 74696e67 ble for printing │ │ │ │ + 0x000166c8 00000000 28000000 5c280000 5c290000 ....(...\(..\).. │ │ │ │ + 0x000166d8 5c333436 00000000 5c333730 00000000 \346....\370.... │ │ │ │ + 0x000166e8 5c333435 00000000 5c333036 00000000 \345....\306.... │ │ │ │ + 0x000166f8 5c333330 00000000 5c333035 00000000 \330....\305.... │ │ │ │ + 0x00016708 62726561 6b000000 75736167 653a2025 break...usage: % │ │ │ │ + 0x00016718 73203c63 6f6e7465 78746e61 6d653e00 s . │ │ │ │ + 0x00016728 73636f70 65206c69 6d697420 65786365 scope limit exce │ │ │ │ + 0x00016738 65646564 00000000 6261636b 73706163 eded....backspac │ │ │ │ + 0x00016748 65000000 6572726f 7220696e 2062696e e...error in bin │ │ │ │ + 0x00016758 64696e67 73202573 20257320 25732025 dings %s %s %s % │ │ │ │ + 0x00016768 730a0000 696e7300 64656c00 72657475 s...ins.del.retu │ │ │ │ + 0x00016778 726e0000 74616200 65736300 5e737061 rn..tab.esc.^spa │ │ │ │ + 0x00016788 63650000 4b45595f 00000000 454e4400 ce..KEY_....END. │ │ │ │ + 0x00016798 4241434b 53504143 45000000 3e3c0000 BACKSPACE...><.. │ │ │ │ + 0x000167a8 62696e64 00000000 3c6b6579 3e203c61 bind.... [paramete │ │ │ │ + 0x000167c8 725d0000 42696e64 73207468 65206163 r]..Binds the ac │ │ │ │ + 0x000167d8 74696f6e 2c20746f 20746865 20737065 tion, to the spe │ │ │ │ + 0x000167e8 63696669 6564206b 65792c20 73756273 cified key, subs │ │ │ │ + 0x000167f8 65717565 6e742061 6374696f 6e73206d equent actions m │ │ │ │ + 0x00016808 79206265 20626f75 6e642062 79207573 y be bound by us │ │ │ │ + 0x00016818 696e6720 74686520 76697274 75616c20 ing the virtual │ │ │ │ + 0x00016828 6b657920 272e2e27 20746875 73206368 key '..' thus ch │ │ │ │ + 0x00016838 61696e69 6e672074 68656d20 746f6765 aining them toge │ │ │ │ + 0x00016848 74686572 20696e74 6f206120 736d616c ther into a smal │ │ │ │ + 0x00016858 6c207363 72697074 2e000000 636f6e74 l script....cont │ │ │ │ + 0x00016868 65787400 3c636f6e 74657874 3e000000 ext.... │ │ │ │ + 0x00016878 4368616e 67657320 636f6e74 6578742c Changes context, │ │ │ │ + 0x00016888 20636f6e 74657874 206d6179 20626520 context may be │ │ │ │ + 0x00016898 6f6e6520 6f662027 6d61696e 272c2027 one of 'main', ' │ │ │ │ + 0x000168a8 6c696e65 65646974 272c2027 6e6f6465 lineedit', 'node │ │ │ │ + 0x000168b8 65646974 272c2027 636f6e66 69726d27 edit', 'confirm' │ │ │ │ + 0x000168c8 206f7220 616e7920 6f746865 72207573 or any other us │ │ │ │ + 0x000168d8 65726465 66696e65 6420636f 6e746578 erdefined contex │ │ │ │ + 0x000168e8 742e0000 6b657900 6c656674 00000000 t...key.left.... │ │ │ │ + 0x000168f8 72696768 74000000 686f6d65 00000000 right...home.... │ │ │ │ + 0x00016908 66310000 66320000 66330000 66340000 f1..f2..f3..f4.. │ │ │ │ + 0x00016918 66350000 66360000 66370000 66380000 f5..f6..f7..f8.. │ │ │ │ + 0x00016928 66390000 66313000 66313100 66313200 f9..f10.f11.f12. │ │ │ │ + 0x00016938 65696300 6e706167 65000000 70706167 eic.npage...ppag │ │ │ │ + 0x00016948 65000000 656e7465 72000000 6c6c0000 e...enter...ll.. │ │ │ │ + 0x00016958 61310000 61330000 62320000 63310000 a1..a3..b2..c1.. │ │ │ │ + 0x00016968 63330000 62656700 63616e63 656c0000 c3..beg.cancel.. │ │ │ │ + 0x00016978 636c6f73 65000000 63726561 74650000 close...create.. │ │ │ │ + 0x00016988 65786974 00000000 66696e64 00000000 exit....find.... │ │ │ │ + 0x00016998 68656c70 00000000 6d61726b 00000000 help....mark.... │ │ │ │ + 0x000169a8 6d657373 61676500 6d6f7665 00000000 message.move.... │ │ │ │ + 0x000169b8 6e657874 00000000 6f70656e 00000000 next....open.... │ │ │ │ + 0x000169c8 6f707469 6f6e7300 70726576 696f7573 options.previous │ │ │ │ + 0x000169d8 00000000 7265646f 00000000 72656665 ....redo....refe │ │ │ │ + 0x000169e8 72656e63 65000000 72656672 65736800 rence...refresh. │ │ │ │ + 0x000169f8 7265706c 61636500 72657374 61727400 replace.restart. │ │ │ │ + 0x00016a08 72657375 6d650000 73626567 00000000 resume..sbeg.... │ │ │ │ + 0x00016a18 7363616e 63656c00 73636f6d 6d616e64 scancel.scommand │ │ │ │ + 0x00016a28 00000000 73636f70 79000000 73637265 ....scopy...scre │ │ │ │ + 0x00016a38 61746500 73646300 73646c00 73656c65 ate.sdc.sdl.sele │ │ │ │ + 0x00016a48 63740000 73656f6c 00000000 73657869 ct..seol....sexi │ │ │ │ + 0x00016a58 74000000 7366696e 64000000 7368656c t...sfind...shel │ │ │ │ + 0x00016a68 70000000 73686f6d 65000000 73696300 p...shome...sic. │ │ │ │ + 0x00016a78 736c6566 74000000 736d6573 73616765 sleft...smessage │ │ │ │ + 0x00016a88 00000000 736d6f76 65000000 736e6578 ....smove...snex │ │ │ │ + 0x00016a98 74000000 736f7074 696f6e73 00000000 t...soptions.... │ │ │ │ + 0x00016aa8 73707265 76696f75 73000000 73707269 sprevious...spri │ │ │ │ + 0x00016ab8 6e740000 73726564 6f000000 73726570 nt..sredo...srep │ │ │ │ + 0x00016ac8 6c616365 00000000 73726967 68740000 lace....sright.. │ │ │ │ + 0x00016ad8 73727375 6d650000 73736176 65000000 srsume..ssave... │ │ │ │ + 0x00016ae8 73737570 73656e64 00000000 73756e64 ssupsend....sund │ │ │ │ + 0x00016af8 6f000000 73757370 656e6400 756e646f o...suspend.undo │ │ │ │ + 0x00016b08 00000000 5e410000 5e420000 5e430000 ....^A..^B..^C.. │ │ │ │ + 0x00016b18 5e440000 5e450000 5e460000 5e470000 ^D..^E..^F..^G.. │ │ │ │ + 0x00016b28 6261636b 73706163 65320000 5e4a0000 backspace2..^J.. │ │ │ │ + 0x00016b38 5e4b0000 5e4c0000 5e4e0000 5e4f0000 ^K..^L..^N..^O.. │ │ │ │ + 0x00016b48 5e500000 5e510000 5e520000 5e530000 ^P..^Q..^R..^S.. │ │ │ │ + 0x00016b58 5e540000 5e550000 5e560000 5e570000 ^T..^U..^V..^W.. │ │ │ │ + 0x00016b68 5e580000 5e590000 5e5a0000 616e7900 ^X..^Y..^Z..any. │ │ │ │ + 0x00016b78 626b696c 6c5f776f 72640000 626f7474 bkill_word..bott │ │ │ │ + 0x00016b88 6f6d0000 62736b69 70776f72 64000000 om..bskipword... │ │ │ │ + 0x00016b98 636f6d70 6c657465 00000000 636f6e66 complete....conf │ │ │ │ + 0x00016ba8 69726d00 64656c65 74650000 69676e6f irm.delete..igno │ │ │ │ + 0x00016bb8 72650000 6a6f696e 00000000 6b696c6c re..join....kill │ │ │ │ + 0x00016bc8 5f6c696e 65000000 6b696c6c 5f746f5f _line...kill_to_ │ │ │ │ + 0x00016bd8 626f6c00 6b696c6c 5f746f5f 656f6c00 bol.kill_to_eol. │ │ │ │ + 0x00016be8 6b696c6c 5f776f72 64000000 70616765 kill_word...page │ │ │ │ + 0x00016bf8 646f776e 00000000 70616765 75700000 down....pageup.. │ │ │ │ + 0x00016c08 736b6970 776f7264 00000000 73706c69 skipword....spli │ │ │ │ + 0x00016c18 74000000 746f7000 756e626f 756e6400 t...top.unbound. │ │ │ │ + 0x00016c28 6d61696e 00000000 6e6f6465 65646974 main....nodeedit │ │ │ │ + 0x00016c38 00000000 6c696e65 65646974 00000000 ....lineedit.... │ │ │ │ + 0x00016c48 61736369 6920696d 706f7274 2c20756e ascii import, un │ │ │ │ + 0x00016c58 61626c65 20746f20 6f70656e 20222573 able to open "%s │ │ │ │ + 0x00016c68 22000000 61736369 6920696d 706f7274 "...ascii import │ │ │ │ + 0x00016c78 2c20696d 706f7274 65642022 25732200 , imported "%s". │ │ │ │ + 0x00016c88 61736369 69206578 706f7274 2c20756e ascii export, un │ │ │ │ + 0x00016c98 61626c65 20746f20 6f70656e 20222573 able to open "%s │ │ │ │ + 0x00016ca8 22000000 25730a00 61736369 69206578 "...%s..ascii ex │ │ │ │ + 0x00016cb8 706f7274 2c207772 6f746520 6f757470 port, wrote outp │ │ │ │ + 0x00016cc8 75742074 6f202225 73220000 6578706f ut to "%s"..expo │ │ │ │ + 0x00016cd8 72745f61 73636969 00000000 696d706f rt_ascii....impo │ │ │ │ + 0x00016ce8 72745f61 73636969 00000000 61736369 rt_ascii....asci │ │ │ │ + 0x00016cf8 695f6d61 7267696e 00000000 74686520 i_margin....the │ │ │ │ + 0x00016d08 6d617267 696e2074 68617420 61736369 margin that asci │ │ │ │ + 0x00016d18 69206578 706f7274 20777261 70732061 i export wraps a │ │ │ │ + 0x00016d28 7420282d 313d6e6f 20777261 70290000 t (-1=no wrap).. │ │ │ │ + 0x00016d38 73746174 75732027 72656163 68656420 status 'reached │ │ │ │ + 0x00016d48 626f7474 6f6d206f 66207472 65652061 bottom of tree a │ │ │ │ + 0x00016d58 6e64205c 2725735c 27206e6f 7420666f nd \'%s\' not fo │ │ │ │ + 0x00016d68 756e6427 00000000 73746174 75732027 und'....status ' │ │ │ │ + 0x00016d78 72656163 68656420 746f7020 6f662074 reached top of t │ │ │ │ + 0x00016d88 72656520 616e6420 5c272573 5c27206e ree and \'%s\' n │ │ │ │ + 0x00016d98 6f742066 6f756e64 27000000 75736167 ot found'...usag │ │ │ │ + 0x00016da8 653a2025 73205b2d 627c2d66 5d203c73 e: %s [-b|-f] ..search.. │ │ │ │ + 0x00016dc8 5b2d627c 2d665d20 3c737472 696e673e [-b|-f] │ │ │ │ + 0x00016dd8 00000000 73656172 63686573 20656974 ....searches eit │ │ │ │ + 0x00016de8 68657220 2d622861 636b7761 72647329 her -b(ackwards) │ │ │ │ + 0x00016df8 206f7220 2d66286f 72776172 64732920 or -f(orwards) │ │ │ │ + 0x00016e08 696e2074 68652074 72656520 666f7220 in the tree for │ │ │ │ + 0x00016e18 74686520 6e657874 20656e74 72792077 the next entry w │ │ │ │ + 0x00016e28 69746820 61207375 62737472 696e6720 ith a substring │ │ │ │ + 0x00016e38 6d617463 68696e67 20746865 20737065 matching the spe │ │ │ │ + 0x00016e48 63696669 65642073 7472696e 67000000 cified string... │ │ │ │ + 0x00016e58 282e2e29 00000000 25732025 73202573 (..)....%s %s %s │ │ │ │ + 0x00016e68 00000000 6e6f2073 75636820 6e6f6465 ....no such node │ │ │ │ + 0x00016e78 0a000000 75736167 653a2025 73203c65 ....usage: %s [new suben │ │ │ │ + 0x00016e98 7472795d 00000000 73706563 69666965 try]....specifie │ │ │ │ + 0x00016ea8 64207061 72656e74 206e6f74 20666f75 d parent not fou │ │ │ │ + 0x00016eb8 6e640000 75736167 653a2025 73203c6e nd..usage: %s ...empt │ │ │ │ + 0x00016ed8 79206e6f 64652061 64646564 0a000000 y node added.... │ │ │ │ + 0x00016ee8 61646400 696e7365 72747320 616e206e add.inserts an n │ │ │ │ + 0x00016ef8 65772065 6e747279 20617420 74686520 ew entry at the │ │ │ │ + 0x00016f08 63757272 656e7420 706f7369 74696f6e current position │ │ │ │ + 0x00016f18 00000000 61646463 00000000 3c706172 ....addc.... ... │ │ │ │ + 0x00016f38 696e7365 72747320 61206e65 7720656e inserts a new en │ │ │ │ + 0x00016f48 74727920 756e6465 72207468 65206e6f try under the no │ │ │ │ + 0x00016f58 6465206e 616d6564 20706172 656e742c de named parent, │ │ │ │ + 0x00016f68 20776974 68207468 65207465 7874206f with the text o │ │ │ │ + 0x00016f78 67207374 72696e67 00000000 63640000 g string....cd.. │ │ │ │ + 0x00016f88 3c706174 683e0000 70776400 6563686f ..pwd.echo │ │ │ │ + 0x00016f98 65732074 68652063 75727265 6e742070 es the current p │ │ │ │ + 0x00016fa8 61746800 57656c63 6f6d6520 746f2025 ath.Welcome to % │ │ │ │ + 0x00016fb8 73202573 0a747970 65203f20 6f722068 s %s.type ? or h │ │ │ │ + 0x00016fc8 656c7020 666f7220 6d6f7265 20696e66 elp for more inf │ │ │ │ + 0x00016fd8 6f726d61 74696f6e 0a000000 25733e00 ormation....%s>. │ │ │ │ + 0x00016fe8 636f6d6d 616e646c 696e6520 696e7465 commandline inte │ │ │ │ + 0x00016ff8 72666163 652c2065 6e746572 20626c61 rface, enter bla │ │ │ │ + 0x00017008 6e6b2063 6f6d6d61 6e642074 6f206361 nk command to ca │ │ │ │ + 0x00017018 6e63656c 00000000 75736167 653a2025 ncel....usage: % │ │ │ │ + 0x00017028 73203c6c 6566747c 72696768 747c7570 s ..usage: % │ │ │ │ + 0x00017048 73203c75 707c646f 776e7c6c 6566747c s ..back │ │ │ │ + 0x00017088 72656375 72736500 726f6f74 00000000 recurse.root.... │ │ │ │ + 0x00017098 73746174 75732027 6e6f6465 20686173 status 'node has │ │ │ │ + 0x000170a8 20636869 6c647265 6e2c2072 65616c6c children, reall │ │ │ │ + 0x000170b8 79207265 6d6f7665 3f270000 73617665 y remove?'..save │ │ │ │ + 0x000170c8 5f737461 74650000 6d6f7665 6e6f6465 _state..movenode │ │ │ │ + 0x000170d8 00000000 3c75707c 6c656674 7c726967 ........go.. │ │ │ │ + 0x000170f8 3c75707c 646f776e 7c6c6566 747c7269 ....chan │ │ │ │ + 0x00017138 67652063 75727265 6e742070 6f736974 ge current posit │ │ │ │ + 0x00017148 696f6e20 696e2074 68652074 72656500 ion in the tree. │ │ │ │ + 0x00017158 6d6f7665 73207468 65206163 74697665 moves the active │ │ │ │ + 0x00017168 20697465 6d20616e 64207468 6520666f item and the fo │ │ │ │ + 0x00017178 6c6c6f77 696e6720 7369626c 696e6773 llowing siblings │ │ │ │ + 0x00017188 206f6e65 206c6576 656c2074 6f207468 one level to th │ │ │ │ + 0x00017198 65206c65 66740000 6d6f7665 73207468 e left..moves th │ │ │ │ + 0x000171a8 65206163 74697665 20697465 6d20616e e active item an │ │ │ │ + 0x000171b8 64207468 6520666f 6c6c6f77 696e6720 d the following │ │ │ │ + 0x000171c8 7369626c 696e6773 206f6e65 206c6576 siblings one lev │ │ │ │ + 0x000171d8 656c2074 6f207468 65207269 67687400 el to the right. │ │ │ │ + 0x000171e8 72656d6f 76650000 52656d6f 76657320 remove..Removes │ │ │ │ + 0x000171f8 74686520 61637469 7665206e 6f64652c the active node, │ │ │ │ + 0x00017208 20696620 69742068 61732063 68696c64 if it has child │ │ │ │ + 0x00017218 72656e20 6120636f 6e666972 6d617469 ren a confirmati │ │ │ │ + 0x00017228 6f6e2064 69616c6f 6720706f 70732075 on dialog pops u │ │ │ │ + 0x00017238 702e0000 636f6d6d 616e646c 696e6500 p...commandline. │ │ │ │ + 0x00017248 496e766f 6b657320 74686520 696e7465 Invokes the inte │ │ │ │ + 0x00017258 72616374 69766520 636f6d6d 616e646c ractive commandl │ │ │ │ + 0x00017268 696e6520 696e2063 75727365 73206d6f ine in curses mo │ │ │ │ + 0x00017278 64652e00 41646473 2061206e 6577206e de..Adds a new n │ │ │ │ + 0x00017288 6f646520 696d6d65 64696174 656c7920 ode immediately │ │ │ │ + 0x00017298 62656c6f 77207468 65206163 74697665 below the active │ │ │ │ + 0x000172a8 00000000 2d2d636c 65617200 68656c70 ....--clear.help │ │ │ │ + 0x000172b8 74657874 00000000 3c68656c 7020666f text......Defi │ │ │ │ + 0x000172d8 6e657320 74686520 68656c70 74657874 nes the helptext │ │ │ │ + 0x000172e8 20666f72 20746865 20637572 72656e74 for the current │ │ │ │ + 0x000172f8 20636f6e 74657874 2c207468 65206368 context, the ch │ │ │ │ + 0x00017308 61726163 74657220 7c20616c 7465726e aracter | altern │ │ │ │ + 0x00017318 61746573 20626574 7765656e 20746865 ates between the │ │ │ │ + 0x00017328 206d656e 75697465 6d20616e 64207468 menuitem and th │ │ │ │ + 0x00017338 65206d65 6e757465 78742073 74796c65 e menutext style │ │ │ │ + 0x00017348 732c207c 7c206973 20746865 20657363 s, || is the esc │ │ │ │ + 0x00017358 61706520 73657175 656e6365 20666f72 ape sequence for │ │ │ │ + 0x00017368 20612073 696e676c 65207069 70652e00 a single pipe.. │ │ │ │ + 0x00017378 73746174 75730000 3c2d637c 2d2d636c status..<-c|--cl │ │ │ │ + 0x00017388 6561727c 6d657373 6167653e 00000000 ear|message>.... │ │ │ │ + 0x00017398 6563686f 00000000 41646473 20276d65 echo....Adds 'me │ │ │ │ + 0x000173a8 73736167 65272061 73207468 65206e65 ssage' as the ne │ │ │ │ + 0x000173b8 77657374 20737461 74757320 6c696e65 west status line │ │ │ │ + 0x000173c8 2c206966 202d6320 6f72202d 2d636c65 , if -c or --cle │ │ │ │ + 0x000173d8 61722069 73207370 65636966 6965642c ar is specified, │ │ │ │ + 0x000173e8 20616c6c 2070656e 64696e67 20737461 all pending sta │ │ │ │ + 0x000173f8 74757320 6d657373 61676573 2077696c tus messages wil │ │ │ │ + 0x00017408 6c206265 20636c65 61726564 206f6666 l be cleared off │ │ │ │ + 0x00017418 20746865 20736372 65656e00 616c6961 the screen.alia │ │ │ │ + 0x00017428 7320666f 72207374 61747573 00000000 s for status.... │ │ │ │ + 0x00017438 7464206e 6f745f70 61727365 64282563 td not_parsed(%c │ │ │ │ + 0x00017448 29000000 25346900 25326925 25000000 )...%4i.%2i%%... │ │ │ │ + 0x00017458 25252569 73000000 25336900 2825692f %%%is...%3i.(%i/ │ │ │ │ + 0x00017468 25692920 00000000 73697a65 3a256920 %i) ....size:%i │ │ │ │ + 0x00017478 615f7369 7a653a25 69202569 25252000 a_size:%i %i%% . │ │ │ │ + 0x00017488 25342e31 66200000 64697370 6c61795f %4.1f ..display_ │ │ │ │ + 0x00017498 666f726d 61740000 3c666f72 6d617420 format...defines │ │ │ │ + 0x000174b8 686f7720 65616368 206e6f64 65206973 how each node is │ │ │ │ + 0x000174c8 20646973 706c6179 65642c20 74686520 displayed, the │ │ │ │ + 0x000174d8 64697370 6c617920 73747269 6e672073 display string s │ │ │ │ + 0x000174e8 796e7461 78206973 20696e74 65727072 yntax is interpr │ │ │ │ + 0x000174f8 65746564 20617320 666f6c6c 6f77733a eted as follows: │ │ │ │ + 0x00017508 20737061 63657320 7475726e 20696e74 spaces turn int │ │ │ │ + 0x00017518 6f207265 616c2073 70616365 732c2069 o real spaces, i │ │ │ │ + 0x00017528 206d6561 6e732069 6e64656e 74617469 means indentati │ │ │ │ + 0x00017538 6f6e2c20 2d206d65 616e7320 62756c6c on, - means bull │ │ │ │ + 0x00017548 65742c20 64206d65 616e7320 74686520 et, d means the │ │ │ │ + 0x00017558 7265616c 20646174 61206f66 20746865 real data of the │ │ │ │ + 0x00017568 206e6f64 652c2078 20697320 61207465 node, x is a te │ │ │ │ + 0x00017578 6d706f72 61727920 706c6163 65686f6c mporary placehol │ │ │ │ + 0x00017588 64657220 666f7220 7570636f 6d696e67 der for upcoming │ │ │ │ + 0x00017598 20636f6c 756d6e74 79706573 2c2e2028 columntypes,. ( │ │ │ │ + 0x000175a8 666f7220 64656275 6767696e 67206f6e for debugging on │ │ │ │ + 0x000175b8 6c792920 6920616e 64207820 63616e20 ly) i and x can │ │ │ │ + 0x000175c8 74616b65 20616e20 61726775 6d656e74 take an argument │ │ │ │ + 0x000175d8 20737065 63696679 696e6720 686f7720 specifying how │ │ │ │ + 0x000175e8 6d616e79 20636861 72616374 65727320 many characters │ │ │ │ + 0x000175f8 77696465 20746865 20666965 6c642073 wide the field s │ │ │ │ + 0x00017608 686f756c 64206265 00000000 62756c6c hould be....bull │ │ │ │ + 0x00017618 65745f6c 65616600 62756c6c 65745f70 et_leaf.bullet_p │ │ │ │ + 0x00017628 6172656e 74000000 62756c6c 65745f70 arent...bullet_p │ │ │ │ + 0x00017638 6172656e 745f6578 70616e64 65640000 arent_expanded.. │ │ │ │ + 0x00017648 62756c6c 65745f74 6f646f5f 70617265 bullet_todo_pare │ │ │ │ + 0x00017658 6e745f75 6e646f6e 65000000 62756c6c nt_undone...bull │ │ │ │ + 0x00017668 65745f74 6f646f5f 70617265 6e745f64 et_todo_parent_d │ │ │ │ + 0x00017678 6f6e6500 62756c6c 65745f74 6f646f5f one.bullet_todo_ │ │ │ │ + 0x00017688 6c656166 5f756e64 6f6e6500 62756c6c leaf_undone.bull │ │ │ │ + 0x00017698 65745f74 6f646f5f 6c656166 5f646f6e et_todo_leaf_don │ │ │ │ + 0x000176a8 65000000 6578706f 72745f68 6e622025 e...export_hnb % │ │ │ │ + 0x000176b8 737e0000 6175746f 73617665 642c2025 s~..autosaved, % │ │ │ │ + 0x000176c8 69206e6f 64657320 6368616e 6765640a i nodes changed. │ │ │ │ + 0x000176d8 00000000 5b696e63 72656d65 6e745d00 ....[increment]. │ │ │ │ + 0x000176e8 75736564 20696e74 65726e61 6c6c7920 used internally │ │ │ │ + 0x000176f8 746f2064 72697665 20746865 20617574 to drive the aut │ │ │ │ + 0x00017708 6f736176 65206675 6e637469 6f6e616c osave functional │ │ │ │ + 0x00017718 6974792c 20666f72 20736576 65726520 ity, for severe │ │ │ │ + 0x00017728 6368616e 6765732c 20706173 73206120 changes, pass a │ │ │ │ + 0x00017738 68696768 206e756d 62657228 31303030 high number(1000 │ │ │ │ + 0x00017748 292c2074 6f206d61 6b652073 75726520 ), to make sure │ │ │ │ + 0x00017758 74686520 72616469 63616c20 6368616e the radical chan │ │ │ │ + 0x00017768 67657320 61726520 73617665 64205f4e ges are saved _N │ │ │ │ + 0x00017778 4f575f2c 206f7468 65727769 73652064 OW_, otherwise d │ │ │ │ + 0x00017788 6f6e2774 20706173 7320616e 20696e63 on't pass an inc │ │ │ │ + 0x00017798 72656d65 6e740000 6175746f 73617665 rement..autosave │ │ │ │ + 0x000177a8 5f74696d 656f7574 00000000 6e756d62 _timeout....numb │ │ │ │ + 0x000177b8 6572206f 66207469 636b7320 6265666f er of ticks befo │ │ │ │ + 0x000177c8 72652061 75746f73 6176696e 67206166 re autosaving af │ │ │ │ + 0x000177d8 74657220 6368616e 67650000 6175746f ter change..auto │ │ │ │ + 0x000177e8 73617665 5f73796e 63000000 77686574 save_sync...whet │ │ │ │ + 0x000177f8 68657220 74686520 66696c65 73797374 her the filesyst │ │ │ │ + 0x00017808 656d2073 686f756c 64206265 2073796e em should be syn │ │ │ │ + 0x00017818 63656420 61667465 72206175 746f7361 ced after autosa │ │ │ │ + 0x00017828 76650000 6175746f 73617665 5f74696d ve..autosave_tim │ │ │ │ + 0x00017838 65720000 6e756d62 6572206f 66207469 er..number of ti │ │ │ │ + 0x00017848 636b7320 73696e63 6520756e 73617665 cks since unsave │ │ │ │ + 0x00017858 64206368 616e6765 00000000 6175746f d change....auto │ │ │ │ + 0x00017868 73617665 5f746872 6573686f 6c640000 save_threshold.. │ │ │ │ + 0x00017878 73617665 20666f72 20657672 65727920 save for evrery │ │ │ │ + 0x00017888 6175746f 73617665 5f746872 6573686f autosave_thresho │ │ │ │ + 0x00017898 6c64206e 6f646573 20636861 6e676564 ld nodes changed │ │ │ │ + 0x000178a8 00000000 6175746f 73617665 5f746872 ....autosave_thr │ │ │ │ + 0x000178b8 6573686f 6c645f6e 6f646573 5f636861 eshold_nodes_cha │ │ │ │ + 0x000178c8 6e676564 00000000 636f756e 74657220 nged....counter │ │ │ │ + 0x000178d8 666f7220 6e756d62 6572206f 66206368 for number of ch │ │ │ │ + 0x000178e8 616e6765 73207369 6e636520 73617665 anges since save │ │ │ │ + 0x000178f8 00000000 75736167 653a2025 73203c6d ....usage: %s .... │ │ │ │ + 0x00017918 25732563 25303269 0a000000 696e7365 %s%c%02i....inse │ │ │ │ + 0x00017928 72745f63 616c0000 3c6d6f6e 74683e20 rt_cal.. │ │ │ │ + 0x00017938 3c796561 723e0000 4a616e75 61727900 ..January. │ │ │ │ + 0x00017948 46656272 75617279 00000000 4d617263 February....Marc │ │ │ │ + 0x00017958 68000000 41707269 6c000000 4d617900 h...April...May. │ │ │ │ + 0x00017968 4a756e65 00000000 4a756c79 00000000 June....July.... │ │ │ │ + 0x00017978 41756775 73740000 53657074 656d6265 August..Septembe │ │ │ │ + 0x00017988 72000000 4f63746f 62657200 4e6f7665 r...October.Nove │ │ │ │ + 0x00017998 6d626572 00000000 44656365 6d626572 mber....December │ │ │ │ + 0x000179a8 00000000 53756e00 4d6f6e00 54756500 ....Sun.Mon.Tue. │ │ │ │ + 0x000179b8 57656400 54687500 46726900 53617400 Wed.Thu.Fri.Sat. │ │ │ │ + 0x000179c8 20202000 73746174 75732072 65667573 .status refus │ │ │ │ + 0x000179d8 696e6720 746f2072 656d6f76 65206e6f ing to remove no │ │ │ │ + 0x000179e8 64652061 66746572 206a6f69 6e2c2062 de after join, b │ │ │ │ + 0x000179f8 65636175 73652069 74206861 73206368 ecause it has ch │ │ │ │ + 0x00017a08 696c6472 656e0000 496e766f 6b657320 ildren..Invokes │ │ │ │ + 0x00017a18 74686520 6e6f6465 20656469 746f7220 the node editor │ │ │ │ + 0x00017a28 666f7220 74686520 63757272 656e7420 for the current │ │ │ │ + 0x00017a38 6e6f6465 2e000000 77652772 65206e6f node....we're no │ │ │ │ + 0x00017a48 74207768 65726520 77652073 686f756c t where we shoul │ │ │ │ + 0x00017a58 64206265 00000000 65786563 20000000 d be....exec ... │ │ │ │ + 0x00017a68 2573203e 202f6465 762f6e75 6c6c2032 %s > /dev/null 2 │ │ │ │ + 0x00017a78 3e263120 26000000 68747470 3a2f2f00 >&1 &...http://. │ │ │ │ + 0x00017a88 7368656c 6c696e67 206f7574 3a202573 shelling out: %s │ │ │ │ + 0x00017a98 00000000 6e6f7468 696e6720 746f2064 ....nothing to d │ │ │ │ + 0x00017aa8 6f000000 73797374 656d0000 3c636f6d o...system.....acti │ │ │ │ + 0x00017ac8 6f6e0000 65786563 75746573 20616e20 on..executes an │ │ │ │ + 0x00017ad8 65787465 726e616c 20736865 6c6c2061 external shell a │ │ │ │ + 0x00017ae8 63636f72 64696e67 20746f20 6e6f6465 ccording to node │ │ │ │ + 0x00017af8 20636f6e 74656e74 2c206974 20666972 content, it fir │ │ │ │ + 0x00017b08 73742063 6865636b 73207468 65206469 st checks the di │ │ │ │ + 0x00017b18 72656374 20636869 6c647265 6e207468 rect children th │ │ │ │ + 0x00017b28 656e2074 68652063 75727265 6e74206e en the current n │ │ │ │ + 0x00017b38 6f64652e 20496620 69742063 6f6e7461 ode. If it conta │ │ │ │ + 0x00017b48 696e7320 616e2068 7474703a 2f2f2075 ins an http:// u │ │ │ │ + 0x00017b58 726c2c20 74686520 636f6d6d 616e6420 rl, the command │ │ │ │ + 0x00017b68 64657363 72696265 6420696e 2062726f described in bro │ │ │ │ + 0x00017b78 77736572 5f636f6d 6d616e64 20697320 wser_command is │ │ │ │ + 0x00017b88 65786563 75746564 2c206966 20697420 executed, if it │ │ │ │ + 0x00017b98 636f6e74 61696e73 20612027 40272074 contains a '@' t │ │ │ │ + 0x00017ba8 68652063 68617261 63746572 73207375 he characters su │ │ │ │ + 0x00017bb8 72726f75 6e64696e 67206974 20697320 rrounding it is │ │ │ │ + 0x00017bc8 696e7465 72707265 74656420 61732061 interpreted as a │ │ │ │ + 0x00017bd8 6e206d61 696c2061 64647265 73732061 n mail address a │ │ │ │ + 0x00017be8 6e642074 6865206d 61696c5f 636f6d6d nd the mail_comm │ │ │ │ + 0x00017bf8 616e6420 69732065 78656375 74656420 and is executed │ │ │ │ + 0x00017c08 616e6420 69662074 68652064 61746120 and if the data │ │ │ │ + 0x00017c18 73746172 74732077 69746820 27657865 starts with 'exe │ │ │ │ + 0x00017c28 63272074 68652072 65737420 6f662074 c' the rest of t │ │ │ │ + 0x00017c38 68652064 61746120 69732065 78656375 he data is execu │ │ │ │ + 0x00017c48 74656420 76657262 6174696d 2e000000 ted verbatim.... │ │ │ │ + 0x00017c58 7765625f 636f6d6d 616e6400 436f6d6d web_command.Comm │ │ │ │ + 0x00017c68 616e6420 65786563 75746564 20776865 and executed whe │ │ │ │ + 0x00017c78 6e206f70 656e696e 67207572 6c277320 n opening url's │ │ │ │ + 0x00017c88 2a206973 20737562 73697475 74656420 * is subsituted │ │ │ │ + 0x00017c98 77697468 20746865 2075726c 00000000 with the url.... │ │ │ │ + 0x00017ca8 6d61696c 5f636f6d 6d616e64 00000000 mail_command.... │ │ │ │ + 0x00017cb8 436f6d6d 616e6420 65786563 75746564 Command executed │ │ │ │ + 0x00017cc8 20776865 6e207365 6e64696e 67206d61 when sending ma │ │ │ │ + 0x00017cd8 696c2074 6f206120 6d61696c 61646472 il to a mailaddr │ │ │ │ + 0x00017ce8 65737320 2a206973 20737562 73746974 ess * is substit │ │ │ │ + 0x00017cf8 75746564 20776974 68207468 65206164 uted with the ad │ │ │ │ + 0x00017d08 64726573 73000000 62696e61 72792069 dress...binary i │ │ │ │ + 0x00017d18 6d706f72 742c2075 6e61626c 6520746f mport, unable to │ │ │ │ + 0x00017d28 206f7065 6e202225 73220000 62696e61 open "%s"..bina │ │ │ │ + 0x00017d38 72792069 6d706f72 742c2068 65616465 ry import, heade │ │ │ │ + 0x00017d48 72206d69 736d6174 63680000 62696e61 r mismatch..bina │ │ │ │ + 0x00017d58 72792069 6d706f72 74202d20 696d706f ry import - impo │ │ │ │ + 0x00017d68 72746564 20222573 22000000 62696e61 rted "%s"...bina │ │ │ │ + 0x00017d78 72792065 78706f72 742c2075 6e61626c ry export, unabl │ │ │ │ + 0x00017d88 6520746f 206f7065 6e202225 73220000 e to open "%s".. │ │ │ │ + 0x00017d98 62696e61 72792065 78706f72 742c2077 binary export, w │ │ │ │ + 0x00017da8 726f7465 20646174 6120746f 20222573 rote data to "%s │ │ │ │ + 0x00017db8 22000000 6578706f 72745f62 696e6172 "...export_binar │ │ │ │ + 0x00017dc8 79000000 696d706f 72745f62 696e6172 y...import_binar │ │ │ │ + 0x00017dd8 79000000 736f7274 00000000 5b2d727c y...sort....[-r| │ │ │ │ + 0x00017de8 2d617c2d 645d0000 536f7274 73207468 -a|-d]..Sorts th │ │ │ │ + 0x00017df8 65207369 626c696e 6773206f 66207468 e siblings of th │ │ │ │ + 0x00017e08 65206375 7272656e 746c7920 73656c65 e currently sele │ │ │ │ + 0x00017e18 63746564 206e6f64 652c2074 68652077 cted node, the w │ │ │ │ + 0x00017e28 61792074 6865206e 6f646573 20697320 ay the nodes is │ │ │ │ + 0x00017e38 736f7274 65642063 616e2062 65207370 sorted can be sp │ │ │ │ + 0x00017e48 65636966 69656420 2d613d61 7363656e ecified -a=ascen │ │ │ │ + 0x00017e58 64696e67 202d643d 64657363 656e6469 ding -d=descendi │ │ │ │ + 0x00017e68 6e67202d 723d7261 6e646f6d 28736875 ng -r=random(shu │ │ │ │ + 0x00017e78 66666c65 00000000 786d6c20 696d706f ffle....xml impo │ │ │ │ + 0x00017e88 72742c20 756e6162 6c652074 6f206f70 rt, unable to op │ │ │ │ + 0x00017e98 656e2022 25732200 786d6c20 696d706f en "%s".xml impo │ │ │ │ + 0x00017ea8 72742065 72726f72 2c207061 7273696e rt error, parsin │ │ │ │ + 0x00017eb8 67206f67 20272573 272c206c 696e653a g og '%s', line: │ │ │ │ + 0x00017ec8 25692025 73000000 3c3f2573 3f3e0000 %i %s..... │ │ │ │ + 0x00017ed8 3c212573 3e000000 3c212d2d 25732d2d ...